(57)【特許請求の範囲】
【請求項１】
送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記送信転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する第１上位装置および第２上位装置と、
前記第２上位装置の出力クロックと前記第１上位装置の入力クロックとを接続するクロック線と、
前記第１上位装置の出力データと前記第２上位装置の入力データとを接続する第１のデータバスと、
前記第２上位装置の出力データと前記第１上位装置の入力データとを接続する第２のデータバスと、
前記第１上位装置の送信転送許可信号がネゲートの時に前記第２上位装置の受信転送要求信号がアサートとなるように前記第１上位装置の送信転送許可信号を変換し、変換した前記第１上位装置の送信転送許可信号と前記第２上位装置の受信転送要求信号とを接続し、前記第２上位装置の受信転送許可信号がアサートの時に前記第１上位装置の送信転送要求信号がアサートとなるように前記第２上位装置の受信転送許可信号を変換し、変換した前記第２の上位装置の受信転送許可信号と前記第１上位装置の送信転送要求信号とを接続し、前記第２上位装置の送信転送許可信号がネゲートの時に前記第１上位装置の受信転送要求信号がアサートとなるように前記第２上位装置の送信転送許可信号を変換し、変換した前記第２上位装置の送信転送許可信号と前記第１上位装置の受信転送要求信号とを接続し、前記第１上位装置の受信転送許可信号がアサートの時に前記第２上位装置の送信転送要求信号がアサートとなるように前記第１上位装置の受信転送許可信号を変換し、変換した前記第１の上位装置の受信転送許可信号と前記第２の送信転送要求信号とを接続する制御バス制御部と、
を備えたことを特徴とするデータ転送システム。
【請求項２】
前記第１および前記第２上位装置は、ＬＳＩ構造を有することを特徴とする請求項１に記載のデータ転送システム。
【請求項３】
送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する第１上位装置および第２上位装置と、
前記第２上位装置から出力されるアドレス信号の値が予め登録されている自装置のアドレス値を示している場合に、送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する下位装置と、
前記第２上位装置から出力される送信アドレス信号の値と予め登録されている前記第１上位装置のアドレス値とが一致しているか否かを判定し、前記送信アドレス信号の値と前記第１上位装置のアドレス値とが一致している場合には、前記前記第１上位装置の送信転送許可信号がネゲートの時に前記第２上位装置の受信転送要求信号がアサートとなるように前記第１上位装置の送信転送許可信号を変換して前記第２上位装置の受信転送要求信号として出力し、前記第２上位装置の受信転送許可信号がアサートの時に前記第１上位装置の送信転送要求信号がアサートとなるように変換して前記第２上位装置の受信転送許可信号を前記第１上位装置の送信転送要求信号として出力し、前記第２上位装置から出力される受信アドレス信号の値と予め登録されている前記第１上位装置のアドレス値とが一致しているか否かを判定し、前記受信アドレス信号の値と前記第１上位装置のアドレス値とが一致している場合には、前記第２上位装置の送信転送許可信号がネゲートの時に前記第１上位装置の受信転送要求信号がアサートとなるように前記第２上位装置の送信転送許可信号を変換して前記第１上位装置の受信転送要求信号として出力し、前記第１上位装置の受信転送許可信号がアサートの時に前記第２上位装置の送信転送要求信号がアサートとなるように変換して前記第１上位装置の受信転送許可信号を前記第２上位装置の送信転送要求信号として出力するアドレス制御バス制御部と、
前記第２上位装置の出力クロックと前記第１上位装置の入力クロックと前記下位装置の出力クロックとを接続するクロック線と、
前記第２上位装置の送信アドレス信号と前記アドレス制御バス制御部と前記下位装置の送信アドレス信号とを接続する第１のアドレスバスと、
前記第２上位装置の受信アドレス信号と前記アドレス制御バス制御部と前記下位装置の受信アドレス信号とを接続する第２のアドレスバスと、
前記第１上位装置の出力データと前記第２上位装置の入力データと前記下位装置の出力データとを接続する第１のデータバスと、
前記第２上位装置の出力データと前記第１上位装置の入力データと前記下位装置の入力データとを接続する第２のデータバスと、
前記第１上位装置と前記アドレス制御バス制御部とを接続する第１の制御バスと、
前記第２上位装置と前記アドレス制御バス制御部と前記下位装置とを接続する第２の制御バスと、
を備えたことを特徴とするデータ転送システム。
【請求項４】
前記第１および第２上位装置、並びに前記下位装置は、ＬＳＩ構造を有することを特徴とする請求項３に記載のデータ転送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、データ転送システムに関し、詳細には、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ：非同期転送モード）を採用して上位装置と下位装置間でデータ転送を実施するデータ転送システムに関する。
【０００２】
【従来の技術】
図８は従来例によるデータ転送システムの構成を示すブロック図である。図８に示したデータ転送システムは、上位装置８１，８２間にデータバッファ装置８３を介在させた構成である。
【０００３】
データバッファ装置８３は、下位動作制御部８３１，８３２、バッファ部８３３、及びバッファ管理部８３４を備えている。
【０００４】
下位動作制御部８３１は、上位装置８１に接続され、上位装置８１からクロック線８４Ａを介してクロックを受け取ったり、上位装置８１との間でデータバス８５Ａや制御バス８６Ａを介してデータや制御信号の授受を行う。同様に、下位動作制御部８３２は、上位装置８２に接続され、上位装置８２からクロック線８４Ｂを介してクロックを受け取ったり、上位装置８２との間でデータバス８５Ｂや制御バス８６Ｂを介してデータや制御信号の授受を行う。
【０００５】
また、データバッファ装置８３内部において、下位動作制御部８３１，８３２はいずれもバッファ部８３３とバッファ管理部８３４とに接続され、バッファ部８３３との間ではデータの授受を行い、バッファ管理部８３４との間では制御信号やクロックの授受を行う。バッファ部８３３は、上述したように下位動作制御部８３１，８３２、バッファ管理部８３４に接続され、バッファ管理部８３４の制御に従って下位動作制御部８３１，８３２間のデータ授受を行う。
【０００６】
つぎに、図８に示したデータ転送システムの動作について説明する。図８に示したデータ転送システムでは、バッファ部８３３はデータ転送可能な状態にあるか否かバッファ管理部８３４によって常時監視される。上位装置８１と上位装置８２間のデータ転送では、上述した監視状態の中でデータ転送が可能になると、バッファ管理部８３３の制御に従って上位装置８１又は８２に対して下位動作制御部８３１又は８３２を通じて転送要求が送出される。この転送要求を受け取った上位装置８１又は８２では、転送を許可する場合には転送許可が下位動作制御部８３１又は８３２に送出される。
【０００７】
バッファ管理部８３４において、下位動作制御部８３１又は８３２を通じて上位装置８１又は８２からの転送許可が確認されると、上位装置８１又は８２から供給されるクロックの転送タイミングで上位装置８１又は８２とデータバッファ装置８３間のデータ転送が行われる。その際、データバッファ装置８３内部では、下位動作制御部８３１と下位動作制御部８３２間のデータ授受の際に、そのデータをバッファ部８３３に一時蓄える動作が必要となる。
【０００８】
すなわち、データバッファ装置８３内部では、バッファ部８３３を介して下位動作制御部８３１と下位動作制御部８３２間でデータ授受が行われる。下位動作制御部８３１又は８３２では、受け取られたデータがデータバス８５Ａ又は８５Ｂを介して上位装置８１又は８２に転送される。
【０００９】
また、ＡＴＭ伝送において、業界標準団体ＡＴＭフォーラムが標準化したＵＴＯＰＩＡ規格に準拠するＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を用いて上位装置と下位装置間でデータ転送を行うシステムが一般的に利用されている。
【００１０】
このＵＴＯＰＩＡ規格は物理レイヤ処理を行うＬＳＩ（以下に物理レイヤ用ＬＳＩと称する）とＡＴＭレイヤ処理を行うＬＳＩ（以下にＡＴＭレイヤ用ＬＳＩと称する）間のインタフェースを規定する。その規定において、物理レイヤ用ＬＳＩ、ＡＴＭレイヤ用ＬＳＩはそれぞれ下位装置、上位装置と定義される。
【００１１】
このＵＴＯＰＩＡ規格についてさらに詳述する。図９は従来例によるＵＴＯＰＩＡ規格に準拠したデータ転送システムの構成を示すブロック図である。図９に示したデータ伝送システムは、ＡＴＭレイヤ用ＬＳＩ９１，９２間にバッファ用ＬＳＩ９３を介在させた構成である。ＡＴＭレイヤ用ＬＳＩ９１，９２はそれぞれ図８に示した上位装置８１，８２に相当し、バッファ用ＬＳＩ９３は図８に示したデータバッファ装置８３に相当する。
【００１２】
図９において、ＴｘＣＬＫは送信側の転送クロック、ＴｘＥｎｂは送信側の転送許可信号、ＴｘＤａｔａは送信側のデータ、ＴｘＳＯＣは送信側のデータ先頭位置表示信号をそれぞれ示している。また、ＲｘＣＬＫは受信側の転送クロック、ＲｘＥｎｂは受信側の転送許可信号、ＲｘＤａｔａは受信側のデータ、ＲｘＳＯＣは受信側のデータ先頭位置表示信号をそれぞれ示している。また、ＴｘＦｕｌｌ／Ｃｌａｖは送信側の転送要求信号を示し、ＲｘＥｍｐｔｙ／Ｃｌａｖは受信側の転送要求信号を示している。
【００１３】
つぎに、図９に示したデータ転送システムの動作について説明する。図９において、ＡＴＭレイヤ用ＬＳＩ９１とＡＴＭレイヤ用ＬＳＩ９２間のデータ転送では、バッファ用ＬＳＩ９３の監視下において、データ転送が可能になると、バッファ用ＬＳＩ９３からＡＴＭレイヤ用ＬＳＩ９１又はＡＴＭレイヤ用ＬＳＩ９２に対して転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖ又はＲｘＥｍｐｔｙ／Ｃｌａｖが送出される。この転送要求では、バッファ用ＬＳＩ９３に設けられている、前述の下位動作制御部８３１，８３２にそれぞれ相当するインタフェースが使用される。
【００１４】
このように、転送要求を受け取ったＡＴＭレイヤ用ＬＳＩ９１では、転送を許可する場合には転送許可信号ＴｘＥｎｂ又はＲｘＥｎｂがバッファ用ＬＳＩ９３に送出される。同様に、転送要求を受け取ったＡＴＭレイヤ用ＬＳＩ９２では、転送を許可する場合には転送許可信号ＴｘＥｎｂ又はＲｘＥｎｂがバッファ用ＬＳＩ９３に送出される。
【００１５】
バッファ用ＬＳＩ９３において、各インタフェースを通じてＡＴＭレイヤ用ＬＳＩ９１又は９２からの転送許可が確認されると、ＡＴＭレイヤ用ＬＳＩ９１又は９２から供給されるクロックＴｘＣｌｋ又はＲｘＣｌｋの転送タイミングでＡＴＭレイヤ用ＬＳＩ９１又はＩ９２とバッファ用ＬＳＩ９３間のデータ転送（ＴｘＤａｔａ、ＲｘＤａｔａ）が行われる。その際、バッファ用ＬＳＩ９３では、インタフェース間のデータ授受の際に、そのデータを一時蓄える動作が実行される。
【００１６】
【発明が解決しようとする課題】
上述したように従来例によるデータ転送システムでは、ＡＴＭレイヤ用ＬＳＩ９１，９２間でデータ転送を行う際に、バッファ用ＬＳＩ９３によって転送データを一時蓄積する動作が必要になるので、蓄積時間に相当する分のタイムロスが生じてデータ転送のリアルタイム性が失われるという問題点があった。
【００１７】
また、データ転送を制御するバッファ用ＬＳＩ９３に対し、一時的メモリ機能すなわちバッファ機能（バッファ部に相当する）とバッファ管理機能（バッファ管理部に相当する）とを具備させたので、システム製造時のコストアップ及び部品点数の増大という問題点があった。
【００１８】
この発明は、上述した従来例による問題を解消するため、回路構成を簡素化して廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能なデータ転送システムを得ることを目的とする。
【００１９】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するため、この発明に係るデータ転送システムは、送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記送信転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する第１上位装置および第２上位装置と、前記第２上位装置の出力クロックと前記第１上位装置の入力クロックとを接続するクロック線と、前記第１上位装置の出力データと前記第２上位装置の入力データとを接続する第１のデータバスと、前記第２上位装置の出力データと前記第１上位装置の入力データとを接続する第２のデータバスと、前記第１上位装置の送信転送許可信号がネゲートの時に前記第２上装置の受信転送要求信号がアサートとなるように前記第１上位装置の送信転送許可信号を変換し、変換した前記第１上位装置の送信転送許可信号と前記第２上位装置の受信転送要求信号とを接続し、前記第２上位装置の受信転送許可信号がアサートの時に前記第１上位装置の送信転送要求信号がアサートとなるように前記第２上位装置の受信転送許可信号を変換し、変換した前記第２の上位装置の受信転送許可信号と前記第１の送信転送要求信号とを接続し、前記第２上位装置の送信転送許可信号がネゲートの時に前記第１上装置の受信転送要求信号がアサートとなるように前記第２上位装置の送信転送許可信号を変換し、変換した前記第２上位装置の送信転送許可信号と前記第１上位装置の受信転送要求信号とを接続し、前記第１上位装置の受信転送許可信号がアサートの時に前記第２上位装置の送信転送要求信号がアサートとなるように前記第１上位装置の受信転送許可信号を変換し、変換した前記第１の上位装置の受信転送許可信号と前記第２の送信転送要求信号とを接続する制御バス制御部と、を備えたことを特徴とするものである。
【００２０】
この発明に係るデータ転送システムは、送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する第１上位装置および第２上位装置と、前記第２上位装置から出力されるアドレス信号の値が予め登録されている自装置のアドレス値を示している場合に、送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する下位装置と、前記第２上位装置から出力される送信アドレス信号の値と予め登録されている前記第１上位装置のアドレス値とが一致しているか否かを判定し、前記送信アドレス信号の値と前記第１上位装置のアドレス値とが一致している場合には、前記前記第１上位装置の送信転送許可信号がネゲートの時に前記第２上装置の受信転送要求信号がアサートとなるように前記第１上位装置の送信転送許可信号を変換して前記第２上位装置の受信転送要求信号として出力し、前記第２上位装置の受信転送許可信号がアサートの時に前記第１上位装置の送信転送要求信号がアサートとなるように変換して前記第２上位装置の受信転送許可信号を前記第１上位装置の送信転送要求信号として出力し、前記送信アドレス信号の値と前記第１上位装置のアドレス値とが不一致の場合には、前記第２上位装置から出力される受信アドレス信号の値と予め登録されている前記第１上位装置のアドレス値とが一致しているか否かを判定し、前記受信アドレス信号の値と前記第１上位装置のアドレス値とが一致している場合には、前記第２上位装置の送信転送許可信号がネゲートの時に前記第１上装置の受信転送要求信号がアサートとなるように前記第２上位装置の送信転送許可信号を変換して前記第１上装置の受信転送要求信号として出力し、前記第１上位装置の受信転送許可信号がアサートの時に前記第２上位装置の送信転送要求信号がアサートとなるように変換して前記第１上位装置の受信転送許可信号を前記第２上位装置の送信転送要求信号として出力するアドレス制御バス制御部と、前記第２上位装置の出力クロックと前記第１上位装置の入力クロックと前記下位装置の出力クロックとを接続するクロック線と、前記第２上位装置の送信アドレス信号と前記アドレス制御バス制御部と前記下位装置の送信アドレス信号とを接続する第１のアドレスバスと、前記第２上位装置の受信アドレス信号と前記アドレス制御バス制御部と前記下位装置の受信アドレス信号とを接続する第２のアドレスバスと、前記第１上位装置の出力データと前記第２上位装置の入力データと前記下位装置の出力データとを接続する第１のデータバスと、前記第２上位装置の出力データと前記第１上位装置の入力データと前記下位装置の入力データとを接続する第２のデータバスと、前記第１上位装置と前記アドレス制御バス制御部とを接続する第１の制御バスと、前記第２上位装置と前記アドレス制御バス制御部と前記下位装置とを接続する第２の制御バスと、を備えたことを特徴とするものである。
【００３２】
【発明の実施の形態】
以下に添付図面を参照して、この発明に係るデータ転送システムの好適な実施の形態を詳細に説明する。
【００３３】
（実施の形態１）
まず、実施の形態１の原理について説明する。図１はこの発明の実施の形態１によるデータ転送システムの構成を示すブロック図である。図１に示したデータ転送システムは、例えば、疑似的に下位装置として動作する上位装置（以下に疑似下位装置と称する）１、上位装置２、データバス制御部３、制御バス制御部４を備えている。
【００３４】
疑似下位装置１と上位装置２間には、クロックを転送するクロック線５、データを転送するデータバス３Ａ，３Ｂ、及び制御信号（転送要求信号や転送許可信号）を転送する制御バス４Ａ，４Ｂが接続されている。
【００３５】
また、疑似下位装置１と上位装置２間には、データバス制御部３と制御バス制御部４とが設けられている。データバス３Ａは疑似下位装置１とデータバス制御部３とを接続し、データバス３Ｂはデータバス制御部３と上位装置２とを接続する。制御バス４Ａは疑似下位装置１と制御バス制御部４とを接続し、制御バス４Ｂは制御バス制御部４と上位装置２とを接続する。
【００３６】
つぎに、以上の構成における動作原理を説明する。データ転送のためのクロックは上位装置２より疑似下位装置１に対してクロック線５を介して供給される。このクロックに従って疑似下位装置１と上位装置２間のデータ転送時の動作タイミングが決定される。
【００３７】
そこで、制御バス制御部４から疑似下位装置１に対して転送要求信号が送出されると、疑似下位装置１はその転送要求信号に応じて制御バス制御部４に対して転送許可信号を送出する。制御バス制御部４は、疑似下位装置１から転送許可信号を受け取ると、今度は上位装置２に対して転送要求信号を送出する。上位装置２はその転送要求信号に応じて制御バス制御部４に対して転送許可信号を送出する。
【００３８】
制御バス制御部４は、疑似下位装置１と同様に上位装置２からも転送許可信号を受け取ると、データ転送動作を開始する。すなわち、疑似下位装置１と上位装置２との両方から転送許可が下りると、送受信間のデータ転送条件が成立したことになる。疑似下位装置１と上位装置２間のデータ転送時には、データバス制御部３によりデータを一時的に保持しながら転送する制御が行われる。
【００３９】
続いて、実施の形態１を具体的に説明する。図２は実施の形態１においてＵＴＯＰＩＡ規格に準拠したデータ転送システムの構成を示すブロック図である。図２に示したデータ転送システムは、例えば、疑似下位装置１０１、上位装置１０２、フリップフロップ１０３，１０４、反転ゲート１０５，１０６、クロック線１０７を備えている。
【００４０】
疑似下位装置１０１は前述の疑似下位装置１に相当するＡＴＭレイヤ用ＬＳＩであり、上位装置１０２は前述の上位装置２に相当するＡＴＭレイヤ用ＬＳＩである。疑似下位装置１０１と上位装置１０２とのデータ転送は上位装置１０２のクロックに従って実施される。フリップフロップ１０３，１０４は、前述のデータバス制御部３に相当する構成であり、データ転送時にデータを一時保持しながら転送動作する。
【００４１】
反転ゲート１０５，１０６は、前述の制御バス制御部４に相当する構成であり、疑似下位装置１０１と上位装置１０２間で制御信号を一方から他方へ転送する際に読み替える動作（転送許可信号−転送要求信号変換）を実施する。クロック線１０７は前述のクロック線５に相当する伝送路であり、上位装置１０２から疑似下位装置１０１へクロックを転送する。
【００４２】
つぎに、疑似下位装置１０１と上位装置１０２間の接続関係について図２を参照して説明する。
【００４３】
上位装置１０２から出力されるクロックＴｘＣｌｋ、転送許可信号ＴｘＥｎｂは、それぞれ疑似下位装置１０１にクロックＢｕｓＣｌｋ、転送要求信号ＲｘＥｍｐｔｙ／Ｃｌａｖとして入力される。上位装置１０２から出力されるデータＴｘＤａｔａ、データ先頭位置表示信号ＴｘＳＯＣは、それぞれフリップフロップ１０３を介して疑似下位装置１０１にデータＲｘＤａｔａ、データ先頭位置表示信号ＲｘＳＯＣとして入力される。
【００４４】
上位装置１０２から出力される転送許可信号ＲｘＥｎｂは、反転ゲート１０５で転送要求信号に変換され、疑似下位装置１０１に転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖとして入力される。疑似下位装置１０１から出力される転送許可信号ＴｘＥｎｂは、上位装置１０２に転送要求信号ＲｘＥｍｐｔｙ／Ｃｌａｖとして入力される。疑似下位装置１０１から出力される転送許可信号ＲｘＥｎｂは、反転ゲート１０６で転送要求信号に変換され、上位装置１０２に転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖとして入力される。
【００４５】
疑似下位装置１０１から出力されるデータＴｘＤａｔａ、データ先頭位置表示信号ＴｘＳＯＣは、それぞれフリップフロップ１０４を介して上位装置１０２にデータＲｘＤａｔａ、データ先頭位置表示信号ＲｘＳＯＣとして入力される。
【００４６】
つぎに、動作について説明する。図３は図２に示したデータ転送システムにおける各信号及びデータのタイミングの一例を示すタイミングチャートである。まず、疑似下位装置１０１から上位装置１０２へのデータ転送動作について図３を参照して説明する。
【００４７】
疑似下位装置１０１のクロックＢｕｓＣｌｋは、上位装置１０２よりクロック線１０７を介して転送されてくるクロックＴｘＣｌｋにより生成される。疑似下位装置１０１は、このクロックＢｕｓＣｌｋにより動作タイミングを計る。疑似下位装置１０１の転送許可信号ＴｘＥｎｂがネゲート（ｎｅｇａｔｅ）されている間（図３に示した期間ＤＴ１）は、上位装置１０２の転送要求信号ＲｘＥｍｐｔｙ／Ｃｌａｖがアサート（ａｓｓｅｒｔ）される。
【００４８】
この後、上位装置１０２が転送可能な状態に移行すると、転送許可信号ＲｘＥｎｂがアサートされ（図３に示したタイミングＴＭ１）、上位装置１０２は受信可能状態となる。アサートされた転送許可信号ＲｘＥｎｂは、反転ゲート１０５に送出され、そこで反転（変換）される。
【００４９】
そして、反転ゲート１０５から疑似下位装置１０１に反転信号（転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖに相当する）が送出され、その反転信号によって転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖがアサートされる（図３に示したタイミングＴＭ２）。疑似下位装置１０１において、転送許可信号ＴｘＥｎｂがアサートされると、疑似下位装置１０１は送信可能状態となる。
【００５０】
なお、転送許可信号ＲｘＥｎｂがネゲートされると（図３に示したタイミングＴＭ５）、転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖもネゲートされることになる（図３に示したタイミングＴＭ６）。
【００５１】
疑似下位装置１０１から上位装置１０２へのデータ転送開始の条件が成立した後、データＴｘＤａｔａは、データ先頭位置表示信号ＴｘＳＯＣに同期して疑似下位装置１０１から送出され（図３に示したタイミングＴＭ３）、データＲｘＤａｔａとしてデータ先頭位置表示信号ＲｘＳＯＣに同期して順次上位装置１０２に受信される（図３に示したタイミングＴＭ４）。
【００５２】
疑似下位装置１０１から上位装置１０２へのデータ転送期間ＤＴ２（図３参照）では、データＴｘＤａｔａ及びデータ先頭位置表示信号ＴｘＳＯＣは一旦フリップフロップ１０４に保持される。このフリップフロップ１０４は、データ転送の際に、疑似下位装置１０１と上位装置１０２間のデータ転送タイミングをクロックＴｘＣｌｋによってとる。
【００５３】
なお、データ転送期間ＤＴ２には、Ｈ１〜Ｈ５、Ｐ１〜Ｐ４７までのデータがクロックＴｘＣｌｋの動作タイミングで転送される。
【００５４】
以上のデータ転送では、送信側である疑似下位装置１０１と受信側である上位装置１０２との間で上位装置１０２のクロックＲｘＣｌｋを用いて転送タイミングの整合をとる必要はなく、疑似下位装置１０１から上位装置１０２へのデータ転送に上位装置１０２からのクロックＲｘＣｌｋは不要である。
【００５５】
つぎに、上位装置１０２から疑似下位装置１０１へのデータ転送動作について説明する。なお、タイミングチャートについては、前述の疑似下位装置１０１から上位装置１０２へのデータ転送と同様のため、説明を省略する。
【００５６】
前述の疑似下位装置１０１から上位装置１０２へのデータ転送と同様に、疑似下位装置１０１のクロックＢｕｓＣｌｋは、上位装置１０２よりクロック線１０７を介して転送されてくるクロックＴｘＣｌｋにより生成される。
【００５７】
上位装置１０２の転送許可信号ＴｘＥｎｂがネゲート（ｎｅｇａｔｅ）されている間は、疑似下位装置１０１の転送要求信号ＲｘＥｍｐｔｙ／Ｃｌａｖがアサートされる。この後、疑似下位装置１０１が転送可能な状態に移行すると、転送許可信号ＲｘＥｎｂがアサートされ、疑似下位装置１０１は受信可能状態となる。アサートされた転送許可信号ＲｘＥｎｂは、反転ゲート１０６に送出され、そこで反転（変換）される。
【００５８】
そして、反転ゲート１０６から上位装置１０２に反転信号（転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖに相当する）が送出され、その反転信号によって転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖがアサートされる。上位装置１０２において、転送要求信号ＴｘＥｎｂがアサートされると、上位装置１０１は送信可能状態となる。
【００５９】
上位装置１０２から疑似下位装置１０１へのデータ転送開始の条件が成立した後、データＴｘＤａｔａは、データ先頭位置表示信号ＴｘＳＯＣに同期して上位装置１０２から送出され、データＲｘＤａｔａとしてデータ先頭位置表示信号ＲｘＳＯＣに同期して順次疑似下位装置１０１に受信される。
【００６０】
上位装置１０２から疑似下位装置１０１へのデータ転送期間では、データＴｘＤａｔａ及びデータ先頭位置表示信号ＴｘＳＯＣは一旦フリップフロップ１０３に保持される。このフリップフロップ１０３は、データ転送の際に、疑似下位装置１０１と上位装置１０２間のデータ転送タイミングをクロックＴｘＣｌｋによってとる。
【００６１】
以上説明したように、実施の形態１によれば、疑似下位装置１０１を上位装置１０２のクロックにより動作させ、反転ゲート１０５，１０６により疑似下位装置１０１と上位装置１０２間のデータ転送タイミングを計り、フリップフロップ１０３，１０４によりそのデータ転送タイミングでデータ転送を行うようにしたので、疑似下位装置１０１が疑似的に下位装置として動作することになり、見かけ上、上位装置と下位装置間のデータ転送が実現される。
【００６２】
この場合には、上位装置どうしのデータ転送とはならず、バッファ等の構成が不要となって回路構成が簡素化されることから、廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能である。また、反転ゲート１０５，１０６では転送許可信号を転送要求信号に変換して出力するようにしたので、簡素なロジックによりデータ転送タイミングを計ることが可能である。また、疑似下位装置１０１、上位装置１０２をＬＳＩ構造にしたので、安価なシステムを実現することが可能である。
【００６３】
（実施の形態２）
さて、前述の実施の形態１は、上位装置２と疑似下位装置１間の１対１でデータ転送を行うようにしていたが、以下に説明する実施の形態２のように、上位装置と複数の下位装置間のように１対複数でデータ転送を行うようにしてもよい。
【００６４】
まず、実施の形態２の原理について説明する。図４はこの発明の実施の形態２によるデータ転送システムの構成を示すブロック図である。図２に示したデータ転送システムは、例えば、疑似下位装置１１、下位装置１２、上位装置１３、データバス制御部１４、アドレス／制御バス制御部１５を備えている。
【００６５】
疑似下位装置１１、下位装置１２、上位装置１３およびデータバス制御部１４は、個々の細かい相違を除けば全体として前述の実施の形態１と同様に機能する。アドレス／制御バス制御部１５は、上位装置１３から転送されてくるアドレス信号に基づいて疑似下位装置１１又は上位装置１３の制御信号を生成する。
【００６６】
疑似下位装置１１と上位装置１３間には、クロックを転送するクロック線１７、データを転送するデータバス１４Ａ，１４Ｂ、制御信号（転送要求信号や転送許可信号）を転送する制御バス１５Ａ，１５Ｂ、及びアドレス信号を転送するアドレスバス１６が接続されている。
【００６７】
また、疑似下位装置１１と上位装置１３間には、データバス制御部１４、アドレス／制御バス制御部１５が設けられている。データバス１４Ａは疑似下位装置１１とデータバス制御部１４とを接続し、データバス１４Ｂはデータバス制御部１４と上位装置１３とを接続する。
【００６８】
制御バス１５Ａは疑似下位装置１１と制御バス制御部１５とを接続し、制御バス１５Ｂは制御バス制御部１５と上位装置１３とを接続する。アドレスバス１６はアドレス／制御バス制御部１５と上位装置１３とを接続する。そして、下位装置１２と上位装置１３とは、上述したクロック線１７、データバス１４Ｂ、制御バス１５Ｂ、アドレスバス１６によって接続される。
【００６９】
つぎに、以上の構成における動作原理を説明する。なお、この実施の形態２では、ポーリング制御が利用されることから、前述の実施の形態１と異なる動作についてのみ説明する。
【００７０】
データ転送のためのクロックは上位装置１３より疑似下位装置１１、下位装置１２に対してクロック線１７を介して供給される。このクロックに従って疑似下位装置１１、下位装置１２と上位装置１３間のデータ転送時の動作タイミングが決定される。疑似下位装置１１、下位装置１２に対して上位装置１３から転送許可とポーリング制御を行う場合には、上位装置１３からアドレスバス制御部１６に対して転送対象となる疑似下位装置１１、もしくは下位装置１２を指定するためのアドレス信号が送出される。
【００７１】
アドレス／制御バス制御部１５では、アドレス信号が受信されると、そのアドレス信号に基づくアドレス値と予め登録されている疑似下位装置１１のアドレス値とを照合して、一致か、それとも不一致かの検出が行われる。その結果、一致が検出された場合のみ、制御バス１５Ａ又は１５Ｂを介してアドレス／制御バス制御部１５から疑似下位装置１１又は上位装置１３に対して転送要求信号を送出する制御が行われる。一方、不一致が検出された場合には、アドレスバス１６を介してそのまま下位装置１２に対して転送許可信号が送出される。
【００７２】
続いて、実施の形態２を具体的に説明する。図５は実施の形態２においてＵＴＯＰＩＡ規格に準拠したデータ転送システムの構成を示すブロック図である。
【００７３】
図５に示したデータ転送システムは、例えば、疑似下位装置２０１、下位装置２０２、上位装置２０３、フリップフロップ２０４，２０５、ゲート２０６，２０７、クロック線２０８を備えている。
【００７４】
疑似下位装置２０１は前述の疑似下位装置１１に相当するＡＴＭレイヤ用ＬＳＩであり、下位装置２０２は前述の下位装置１２に相当する物理レイヤ用ＬＳＩであり、、上位装置２０３は前述の上位装置１３に相当するＡＴＭレイヤ用ＬＳＩである。疑似下位装置２０１と上位装置２０３とのデータ転送、または下位装置２０２と上位装置２０３とのデータ転送は上位装置２０３のクロックに従って実施される。
【００７５】
フリップフロップ２０４，２０５は、前述のデータバス制御部１４に相当する構成であり、データ転送時にデータを一時保持しながら転送動作する。ゲート２０６，２０７は、前述のアドレス／制御バス制御部１５に相当する構成であり、疑似下位装置２０１，下位装置２０２と上位装置２０３間で制御信号を一方から他方へ転送する際に信号を読み替える動作（転送許可信号−転送要求信号変換／アドレス信号−転送要求信号変換）を実施する。クロック線２０８は前述のクロック線１７に相当する伝送路であり、上位装置２０３から疑似下位装置２０１及び下位装置２０２へクロックを転送する。
【００７６】
つぎに、疑似下位装置２０１，下位装置２０２と上位装置２０３間の接続関係について図５を参照して説明する。
【００７７】
上位装置２０３から出力されるクロックＴｘＣｌｋは、疑似下位装置２０１にはクロックＢｕｓＣｌｋとして、下位装置２０２にはクロックＴｘＣｌｋとして入力される。
【００７８】
上位装置２０３から出力される転送許可信号ＴｘＥｎｂは、疑似下位装置２０１には、上位装置２０３のアドレス信号ＴｘＡｄｒｓが疑似下位装置２０１のアドレスを指示しているときに、ゲート２０６で反転されることで転送要求信号ＲｘＥｍｐｔｙ／Ｃｌａｖとして、下位装置２０２にはそのまま転送許可信号ＴｘＥｎｂとして出力される。
【００７９】
上位装置２０３から出力されるデータＴｘＤａｔａ、データ先頭位置表示信号ＴｘＳＯＣは、疑似下位装置２０１にはそれぞれフリップフロップ２０４を介してデータＲｘＤａｔａ、データ先頭位置表示信号ＲｘＳＯＣとして、下位装置２０２にはデータＴｘＤａｔａ、データ先頭位置表示信号ＴｘＳＯＣとして入力される。上位装置２０３から出力されるクロックＲｘＣｌｋは、下位装置２０２だけに供給される。
【００８０】
上位装置２０３から出力される転送許可信号ＲｘＥｎｂは、疑似下位装置２０１には、上位装置２０３のアドレス信号ＲｘＡｄｒｓが疑似下位装置２０１のアドレスを指示しているときに、ゲート２０７で反転されることで転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖとして、下位装置２０２にはそのまま転送許可信号ＲｘＥｎｂとして入力される。
【００８１】
疑似下位装置２０１から出力される転送許可信号ＴｘＥｎｂは、上位装置２０３には、上位装置２０３のアドレス信号ＲｘＡｄｒｓが疑似下位装置２０１のアドレスを指示しているときに、ゲート２０７で反転されることで転送要求信号ＲｘＥｍｐｔｙ／Ｃｌａｖとして入力される。疑似下位装置２０１から出力される転送許可信号ＲｘＥｎｂは、上位装置２０３には、上位装置２０３のアドレス信号ＴｘＡｄｒｓが疑似下位装置２０１のアドレスを指示しているときに、ゲート２０６で反転されることで転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖとして入力される。疑似下位装置２０１から出力されるデータＴｘＤａｔａ、データ先頭位置表示信号ＴｘＳＯＣは、上位装置２０３にはそれぞれフリップフロップ２０５を介してデータＲｘＤａｔａ、データ先頭位置表示信号ＲｘＳＯＣとして入力される。
【００８２】
下位装置２０２から出力されるデータＲｘＤａｔａ、データ先頭位置表示信号ＲｘＳＯＣは、上位装置２０３にはそのままデータＲｘＤａｔａ、データ先頭位置表示信号ＲｘＳＯＣとして入力される。下位装置２０２から出力される転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖ，ＲｘＥｍｐｔｙ／Ｃｌａｖは、いずれも上位装置２０３にはそのまま転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖ，ＲｘＥｍｐｔｙ／Ｃｌａｖとして入力される。
【００８３】
つぎに、ゲート２０６，２０７について説明する  図６はゲート回路２０６の構成例を示す回路図であり、図７はゲート回路２０７の構成例を示す回路図である。
【００８４】
ゲート２０６は、アドレス一致検出回路２０６１、ＡＮＤゲート２０６２，２０６３より構成される。この反転ゲート２０６では、上位装置２０３から送出されたアドレス信号ＴｘＡｄｒｓに基づくアドレス値と予め記憶されている疑似下位装置２０１のアドレス値とがアドレス一致検出回路２０６１によって照合される。
【００８５】
このアドレス一致検出回路２０６１では、一致の検出に応じて後段のＡＮＤゲート２０６２，２０６３に一致信号が出力される。この場合には、ＡＮＤゲート２０６２において、上位装置２０３の転送許可信号ＴｘＥｎｂが転送要求信号ＲｘＣｌａｖとして疑似下位装置２０１へ送出されたり、ＡＮＤゲート２０６３において、疑似下位装置２０１の転送許可信号ＲｘＥｎｂが転送要求信号ＴｘＣｌａｖとして上位装置２０３へ送出される。
【００８６】
ゲート２０７は、アドレス一致検出回路２０７１、ＡＮＤゲート２０７２，２０７３より構成される。この反転ゲート２０７では、上位装置２０３から送出されたアドレス信号ＲｘＡｄｒｓに基づくアドレス値と予め記憶されている疑似下位装置２０１のアドレス値とがアドレス一致検出回路２０７１によって照合される。
【００８７】
このアドレス一致検出回路２０７１では、一致の検出に応じて後段のＡＮＤゲート２０７２，２０７３に一致信号が出力される。この場合には、ＡＮＤゲート２０７２において、上位装置２０３の転送許可信号ＲｘＥｎｂが転送要求信号ＴｘＣｌａｖとして疑似下位装置２０１へ送出されたり、ＡＮＤゲート２０７３において、疑似下位装置２０１の転送許可信号ＴｘＥｎｂが転送要求信号ＲｘＣｌａｖとして上位装置２０３へ送出される。
【００８８】
つぎに、疑似下位装置２０１，下位装置２０２と上位装置２０３間のデータ転送動作について説明する。なお、代表例として、疑似下位装置２０１と上位装置２０３間のデータ転送を例に挙げる。この場合にも、全体の動作としては、前述の図３に示したタイミングで信号が処理される。
【００８９】
まず、疑似下位装置２０１から上位装置２０３へのデータ転送動作について説明する。
【００９０】
疑似下位装置２０１のクロックＢｕｓＣｌｋは、上位装置２０３よりクロック線２０８を介して転送されてくるクロックＴｘＣｌｋにより生成される。疑似下位装置２０１は、このクロックＢｕｓＣｌｋにより動作タイミングを計る。ゲート２０７において、疑似下位装置２０１の転送許可信号ＴｘＥｎｂがネゲートされ、かつ上位装置２０３のアドレス信号ＲｘＡｄｒｓが疑似下位装置２０１のアドレスを指示している時に、上位装置２０３の転送要求信号ＲｘＥｍｐｔｙ／Ｃｌａｖがアサートされる。このアドレス指示により上位装置２０３によるポーリング制御が実施される。
【００９１】
この後、上位装置２０３が転送可能な状態に移行すると直ちに、転送許可信号ＲｘＥｎｂがアサートされ、上位装置２０３は受信可能状態となる。アサートされた転送許可信号ＲｘＥｎｂは、ゲート２０７に送出され、そこで反転（変換）される。
【００９２】
ゲート２０７では、上位装置２０３の転送許可信号ＲｘＥｎｂが反転され、かつ上位装置２０３のアドレス信号ＲｘＡｄｒｓが疑似下位装置２０１を指示している時に、疑似下位装置２０１に反転信号（転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖに相当する）が送出され、その反転信号によって転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖがアサートされる。このアドレス指示により上位装置２０３によるポーリング制御が実施される。疑似下位装置２０１において、転送要求信号ＴｘＥｎｂがアサートされると、疑似下位装置２０１は送信可能状態となる。
【００９３】
なお、上位装置２０３の転送許可信号ＲｘＥｎｂがネゲートされた場合には、疑似下位装置２０１の転送要求信号ＴｘＦｕｌｌ／Ｃｌａｖもネゲートされることになる。
【００９４】
疑似下位装置２０１から上位装置２０３へのデータ転送開始の条件が成立した後、データＴｘＤａｔａは、データ先頭位置表示信号ＴｘＳＯＣに同期して疑似下位装置２０１から送出され、データＲｘＤａｔａとしてデータ先頭位置表示信号ＲｘＳＯＣに同期して順次上位装置２０３に受信される。疑似下位装置２０１から上位装置２０３へのデータ転送期間時には、データＴｘＤａｔａ及びデータ先頭位置表示信号ＴｘＳＯＣは一旦フリップフロップ２０５に保持される。
【００９５】
以上のデータ転送では、送信側である疑似下位装置２０１と受信側である上位装置２０３との間で上位装置２０３のクロックＲｘＣｌｋを用いて転送タイミングの整合をとる必要はなく、疑似下位装置２０１から上位装置２０３へのデータ転送に上位装置２０３からのクロックＲｘＣｌｋは不要である。
【００９６】
つぎに、上位装置２０３から疑似下位装置２０１へのデータ転送動作について説明する。
【００９７】
前述の疑似下位装置２０１から上位装置２０３へのデータ転送と同様に、疑似下位装置２０１のクロックＢｕｓＣｌｋは、上位装置２０３よりクロック線２０８を介して転送されてくるクロックＴｘＣｌｋにより生成される。
【００９８】
ゲート２０６において、上位装置２０３の転送許可信号ＴｘＥｎｂがネゲートされ、かつ上位装置２０３のアドレス信号ＴｘＡｄｒｓが疑似下位装置２０１のアドレスを指示している時に、疑似下位装置２０１の転送要求信号ＲｘＥｍｐｔｙ／Ｃｌａｖがアサートされる。このアドレス指示により上位装置２０３によるポーリング制御が実施される。
【００９９】
この後、疑似下位装置２０１が転送可能な状態に移行すると、転送許可信号ＲｘＥｎｂがアサートされ、疑似下位装置２０１は受信可能状態となる。アサートされた転送許可信号ＲｘＥｎｂは、ゲート２０６に送出され、そこで反転（変換）される。
【０１００】
ゲート２０６において、転送許可信号ＲｘＥｎｂがアサートされ、かつ上位装置２０３のアドレス信号ＴｘＡｄｒｓが疑似下位装置２０１を指示している時に、上位装置２０３の送要求信号ＴｘＦｕｌｌ／Ｃｌａｖはアサートされる。このアドレス指示により上位装置２０３によるポーリング制御が実施される。
【０１０１】
上位装置２０３において、転送要求信号ＴｘＥｎｂがアサートされると、上位装置２０３は送信可能状態となる。上位装置２０３から疑似下位装置２０１へのデータ転送開始の条件が成立した後、データＴｘＤａｔａは、データ先頭位置表示信号ＴｘＳＯＣに同期して上位装置２０３から送出され、データＲｘＤａｔａとしてデータ先頭位置表示信号ＲｘＳＯＣに同期して順次疑似下位装置２０１に受信される。上位装置２０３から疑似下位装置２０１へのデータ転送期間では、データＴｘＤａｔａ及びデータ先頭位置表示信号ＴｘＳＯＣは一旦フリップフロップ２０４に保持される。
【０１０２】
以上説明したように、実施の形態２によれば、疑似下位装置２０１、下位装置２０２を上位装置２０３のクロックにより動作させ、上位装置２０３のアドレス制御によりゲート２０６，２０７で指示された疑似下位装置２０１又は下位装置２０２と上位装置２０３間のデータ転送タイミングを計り、疑似下位装置２０１や下位装置２０２の指示はアドレス制御によって切り換えればよく、これによって複数の下位装置に対するポーリング制御を実現することが可能である。また、疑似下位装置２０１と上位装置２０３間のデータ転送時には、フリップフロップ２０４，２０５によりそのデータ転送タイミングでデータ転送を行うようにした。
【０１０３】
また、疑似下位装置２０１がアドレス制御された場合には、疑似下位装置２０１が疑似的に下位装置として動作することになり、見かけ上、上位装置と下位装置間のデータ転送が実現される。この場合には、上位装置どうしのデータ転送とはならず、バッファ等の構成が不要となって回路構成が簡素化されることから、廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能である。
【０１０４】
また、ゲート２０６，２０７では、疑似下位装置２０１が指示された場合にのみ、転送許可信号を転送要求信号に変換して出力するようにしたので、簡素なロジックによりデータ転送タイミングを計ることが可能である。
【０１０５】
また、疑似下位装置２０１、下位装置２０２、上位装置２０３をＬＳＩ構造にしたので、安価なシステムを実現することが可能である。
【０１０６】
【発明の効果】
以上説明したように、この発明によれば、第１上位装置を第２上位装置のクロックにより動作させ、第１上位装置と第２上位装置間のデータ転送タイミングを計り、そのデータ転送タイミングでデータ転送を行うようにしたので、第１上位装置が疑似的に下位装置として動作することになり、見かけ上、上位装置と下位装置間のデータ転送が実現される。この場合には、上位装置どうしのデータ転送とはならず、バッファ等の構成が不要となって回路構成が簡素化されることから、廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能なデータ転送システムが得られるという効果を奏する。
【０１０７】
つぎの発明によれば、第１上位装置と第２上位装置間で転送許可を転送要求に変換するようにしたので、簡素なロジックによりデータ転送タイミングを計ることが可能なデータ転送システムが得られるという効果を奏する。
【０１０８】
つぎの発明によれば、第１及び第２上位装置をＬＳＩ構造にしたので、安価なシステムを実現することが可能なデータ転送システムが得られるという効果を奏する。
【０１０９】
つぎの発明によれば、第１上位装置及び少なくとも１台の下位装置を第２上位装置のクロックにより動作させ、第２上位装置のアドレス制御で指示された第１上位装置又は下位装置と第２上位装置間のデータ転送タイミングを計り、そのデータ転送タイミングでデータ転送を行うようにしたので、第１上位装置や下位装置の指示はアドレス制御によって切り換えればよく、これによって複数の下位装置に対するポーリング制御を実現することが可能であるとともに、第１上位装置がアドレス制御された場合には、第１上位装置が疑似的に下位装置として動作することになり、見かけ上、上位装置と下位装置間のデータ転送が実現されることから、廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能なデータ転送システムが得られるという効果を奏する。
【０１１０】
つぎの発明によれば、第２上位装置によって第１上位装置が指示された場合にのみ第１上位装置と第２上位装置間で転送許可を転送要求に変換するようにしたので、簡素なロジックによりデータ転送タイミングを計ることが可能なデータ転送システムが得られるという効果を奏する。
【０１１１】
このつぎの発明によれば、第１及び第２上位装置、並びに下位装置をＬＳＩ構造にしたので、安価なシステムを実現することが可能なデータ転送システムが得られるという効果を奏する。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるデータ転送システムの構成を示すブロック図である。
【図２】  実施の形態１においてＵＴＯＰＩＡ規格に準拠したデータ転送システムの構成を示すブロック図である。
【図３】  図２に示したデータ転送システムにおける各信号及びデータのタイミングの一例を示すタイミングチャートである。
【図４】  この発明の実施の形態２によるデータ転送システムの構成を示すブロック図である。
【図５】  実施の形態２においてＵＴＯＰＩＡ規格に準拠したデータ転送システムの構成を示すブロック図である。
【図６】  図２に示したデータ転送システムにおけるゲート回路の一構成例を示す回路図である。
【図７】  図２に示したデータ転送システムにおけるゲート回路の他の構成例を示す回路図である。
【図８】  従来例によるデータ転送システムの構成を示すブロック図である。
【図９】  従来例によるＵＴＯＰＩＡ規格に準拠したデータ転送システムの構成を示すブロック図である。
【符号の説明】
１，１１，１０１，２０１  疑似下位装置、１２，２０２  下位装置、２，１３，１０２，２０３  上位装置、３，１４  データバス制御部、３Ａ，３Ｂ，１４Ａ，１４Ｂ  データバス、４，１５  アドレス／制御バス制御部、４Ａ，４Ｂ，１５Ａ，１５Ｂ  制御バス、５，１７  クロック線、１６  アドレスバス、１０３，１０４，２０４，２０５  フリップフロップ、１０５，１０６  反転ゲート、２０６，２０７  ゲート、２０６１，２０７１  アドレス一致検出回路、２０６２，２０６３，２０７２，２０７３  ＡＮＤゲート
【図１】
0003701762.tif 000002
【図２】
0003701762.tif 000003
【図３】
0003701762.tif 000004
【図４】
0003701762.tif 000005
【図５】
0003701762.tif 000006
【図６】
0003701762.tif 000007
【図７】
0003701762.tif 000008
【図８】
0003701762.tif 000009
【図９】
0003701762.tif 000010