(57)【特許請求の範囲】
【請求項１】
（１）基板上にアイランド上の半導体膜を形成する段階と、
（２）前記半導体膜を含む基板全面に絶縁層及びゲート電極層を積層して形成する段階と、
（３）前記半導体膜状のゲート電極層上にフォトレジストを形成する段階と、
（４）前記フォトレジストをマスクとして前記ゲート電極層と絶縁層の一部をエッチングにより除去してゲート電極基部を形成し、前記フォトレジスト及び前記ゲート電極基部をマスクとして前記絶縁層を前記ゲート電極基部の周縁下方までエッチングにより除去して絶縁部を形成する段階と、
（５）前記ゲート電極基部の側部をサイドエッチングにより除去して、前記ゲート電極基部の側部と前記絶縁部の側部を面一なるように加工してゲート電極を形成する段階と、
（６）前記ゲート電極と絶縁部をマスクとして前記半導体膜にイオンドーピングを行って前記絶縁部の両側の半導体膜に絶縁部の下側まで延出する延出部を有する半導体部を形成する段階と、
（７）前記半導体部の上面にシリサイド層を形成する段階と、
（８）前記シリサイド層の一側および他側にソースおよびドレイン電極を形成する段階を有することを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２】
前記ソース及びドレイン電極を含む基板の全面にパシベーション膜を形成し、パターニングして前記ソース及びドレイン電極の表面が露出されるコンタクトホールを形成する段階と、
前記コンタクトホールを通じて前記ドレイン電極と連結される画素電極を形成する段階、
を有することを特徴とする請求項１に記載の方法。
【請求項３】
絶縁膜の一部をエッチングにより除去することによって断面山形の絶縁部を形成し、イオンドーピングの際にこの絶縁部の裾部を介して半導体層にイオンを打ち込み、絶縁部の裾部の下方に半導体部の演出部を形成することを特徴とする請求項１または２に記載の薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はシリサイド層と半導体層のチャネル部との間にｎ+層などからなる延出部を介在させることで薄膜トランジスタのオフ抵抗を減少させる技術に関する
。
【０００２】
【従来の技術】
図６は、従来の薄膜トランジスタの一構成例を示すもので、この例の薄膜トランジスタＡは、基板１上に左右のｎ+層となる半導体部２、３に挟まれた状態で半導体基部４が設けられ、この半導体基部４の上に、断面山形の絶縁部５を介してゲート電極６が設けられた構造とされている。また、この例の構造においてゲート電極６は絶縁部５の上部の幅よりも大きな幅とされて絶縁部５の上端部から側方にはみ出した形状とされている。即ち、絶縁部５の上部はゲート電極６よりも幅狭に絞り込まれた形状にされている。
このような構造となる理由は、図６に示す構造の薄膜トランジスタＡを製造する場合、半導体基部４とその両側の半導体部２、３に対応する大きさのアイランド状の半導体膜を基板１上に形成し、これを覆う絶縁層とゲート電極層を積層し、このゲート電極層上にフォトレジストを設けてからこのフォトレジストをマスクとするフォトリソグラフィ工程を施して選択的エッチングを行い、不要なゲート電極層の一部を除去してゲート電極６を形成し、不要な絶縁層の一部を除去して図６に示す絶縁部５を形成する関係から、絶縁層をその厚さ方向にエッチングしている間にゲート電極６の下部側の絶縁層の側部側も同時にエッチングが進行するために、ゲート電極６の側部よりも内側まで絶縁層のエッチングが進行されることに起因している。
【０００３】
また、この例の構造の薄膜トランジスタＡにあっては、半導体部２、３と半導体基部４との境界部分の位置は、絶縁部５の底部周縁近傍にされている。
これは、半導体部２、３を形成する場合、半導体層を基板に形成し、ゲート電極６と絶縁部５をエッチングにより形成した後で、ゲート電極６と絶縁部５をマスクとしてイオンドーピングを行い、半導体層の両側部分にイオン打ち込みを行って打ち込み部分をｎ+層として半導体部２、３を形成することによっている。
【０００４】
【発明が解決しようとする課題】
図６に示す構造の薄膜トランジスタにあっては、半導体部２、３上に成膜処理と熱拡散処理を行って一方の半導体部２上にシリサイド層８を他方の半導体部３上にシリサイド層９を形成し、シリサイド層８にソース電極をシリサイド層９にドレイン電極を接続して設け、ゲート電極６が発生させる電界の作用により利得を得る構成のトランジスタとして使用される。
このようなトランジスタとしての作用は、ゲート電極６への通電により半導体層４の絶縁部５側に図７に示すようなチャネル部１０を生成させ、チャネル部１０を介してキャリア（半導体部２、３がｎ+層の場合に電子、ｐ+層の場合に正孔）が移動できるように構成し、ゲート電極６の電圧によりソースドレイン電極間に流れる電流を制御することで得られるようになっている。
【０００５】
このようにチャネル部１０においてキャリアの移動がなされる場合、図７に示す従来構造であると、シリサイド層９とチャネル部１０が極めて近接され、シリサイド層９とチャネル部１０との間に絶縁部５の周縁部分の薄い部分と半導体部３の端縁部分が存在しているので、この部分を介して正孔の移動がなされてリーク電流が流れ、結果的にトランジスタとしてのオフ時のリーク電流が生じ易い問題があった。
【０００６】
本発明は前記事情に鑑みてなされたものであり、薄膜トランジスタとしてのオフ時のリーク電流を少なくすることができて信頼性を向上できるとともに、リーク電流の少ない薄膜トランジスタを製造時の条件を従来と大きく変えることなく容易に製造できる方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の発明は前記課題を解決するために、左右の半導体部に挟まれたチャネル部を有する半導体層を基板に形成し、チャネル部の上に絶縁部を介してゲート電極を形成し、前記左右の半導体部に前記絶縁部を左右から挟むようにシリサイド層を形成し、前記半導体部に前記シリサイド層の端部よりも絶縁部側に延出する延出部を形成し、シリサイド層を半導体部の延出部を介してチャネル部に隣接してなるものである。
請求項２記載の発明は前記課題を解決するために、絶縁部を断面山形に形成し絶縁部の裾部の下方に延出部を位置させてなるものである。
請求項３記載の発明は前記課題を解決するために、左右の半導体部に挟まれたチャネル部を有する半導体層を基板に形成し、チャネル部の上に絶縁部を介してゲート電極を形成し、前記左右の半導体部に前記絶縁部を左右から挟むようにシリサイド層を形成し、前記半導体部に前記シリサイド層の端部よりも絶縁部側に延出する延出部を形成し、シリサイド層を半導体部の延出部を介してチャネル部に隣接するとともに、一方のシリサイド層にソース電極を、他方のシリサイド層にドレイン電極を介して画素電極を接続してなるものである。
請求項４記載の発明は前記課題を解決するために、絶縁部を断面山形に形成し絶縁部の裾部の下方に延出部を位置させてなるものである。
【０００８】
請求項５記載の発明は前記課題を解決するために、基板上にアイランド状の半導体膜とそれを覆う絶縁層とゲート電極層を積層し、半導体膜上のゲート電極層上にフォトレジストを形成してこれをマスクとしてゲート電極層と絶縁層の一部をエッチングにより除去するフォトリソグラフィ工程を施し、前記ゲート電極層の一部からなるゲート電極を形成するとともに、フォトリソグラフィ工程によって前記半導体膜上に絶縁層の一部からなり、半導体膜よりも幅の小さい絶縁部を形成し、次いで前記ゲート電極の側部をサイドエッチングしてゲート電極の側部と絶縁部の側部をほぼ面一に加工し、この加工後にゲート電極と絶縁部をマスクとして半導体層にイオンドーピングを行って絶縁部の両側の半導体膜に絶縁部の下側に延出する延出部を有する半導体部を形成するものである。
請求項６記載の発明は前記課題を解決するために、絶縁層の一部をエッチングにより除去することによって断面山形の絶縁部を形成し、イオンドーピングの際にこの絶縁部の裾部を介して半導体層にイオンを打ち込み、絶縁部の裾部の下方に半導体部の延出部を形成するものである。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図１（Ａ）〜（Ｃ）は本発明方法に係る薄膜トランジスタを製造する工程を説明するためのものであり、本発明方法を実施することで図１（Ｄ）に示す本発明に係る構造の薄膜トランジスタを製造することができる。
図１（Ｄ）に示す例の薄膜トランジスタＴは、絶縁材料からなる基板２０上に、ａ-Ｓｉなどの半導体層２１と、その中央部上面に形成された断面山形の絶縁部２２と、この絶縁部２２上に積層されたゲート電極２３を主体として構成されている。前記半導体層２１は、中央の半導体基部２５とその左右両側に形成された半導体部（ｎ+層）２６、２７を主体として構成されている。また、半導体部２６の上面には、シリサイド層２８が半導体部２７の上面にはシリサイド層２９がそれぞれ形成されている。
前記断面山形の絶縁部２２の一方（図面左側）の裾部３０は、半導体基部２５と半導体部２６の境界部分より外側に、他方（図面右側）の裾部３１は、半導体基部２５と半導体部２７との境界部分より外側にそれぞれ位置され、裾部３０の下方側には半導体部２６の延出部２６ａが裾部３１の下方側には半導体部２７の延出部２７ａがそれぞれ形成されている。
前記延出部２６ａ、２７ａの延出幅ａ（図２参照）は、ぞれぞれ数百〜数千Å程度の大きさにされている。
次に、前記ゲート電極２３の幅は断面山形の絶縁部２２の上部の幅とほぼ等しくされ、ゲート電極２３の側面と絶縁部２２の側面はほぼ面一になるように連続されている。
前記構成において基板２０はガラス基板等の絶縁性の材料からなり、半導体層２１はａ-Ｓｉにイオンをドーピングしてなるｎ+層からなり、絶縁部２２はＳｉＮxなどからなる絶縁層からなり、シリサイド層２８、２９は、Ｍｏ、Ｔａ、Ｗなどのシリサイド形成用元素の層からなる。
また、この種の薄膜トランジスタにおいて、通常、ゲート電極２３の厚さは１０００Å程度、半導体部２６、２７の厚さは５００Å程度、絶縁部２２の厚さは１５００Å程度、シリサイド層２８、２９の厚さは２００Å程度に形成される。
【００１０】
前記構造の薄膜トランジスタＴを製造するには、図１（Ａ）に示すように基板２０上にアイランド状のａ-Ｓｉなどからなる半導体膜４０を形成し、これを覆うように絶縁層４１とゲート電極層４２を形成する。
次にゲート電極層４２上に所定のパターンに沿ってフォトレジスト４４を被せてからエッチングを行い不要部分を削除してパターニングするフォトレジスト工程を施してゲート電極層４２からゲート電極基部４５を形成し、続いて絶縁層４１を同様にパターニングするフォトレジスト工程を施して図１（Ｂ）に示す絶縁部２２を形成する。
ここで絶縁層４１をゲート電極基部４５とフォトレジスト４４をマスクとしてエッチングする際に、絶縁層４１を厚さ方向にエッチングするとエッチング液はゲート電極基部４５の周縁部下方の絶縁層４１もそのサイド方向（面方向）にエッチングするので図１（Ｂ）に示すように断面山形の絶縁部２２が形成される。次に更にサイドエッチング処理により、ゲート電極基部４５の側部のみをエッチングしてゲート電極基部４５の周縁部分を除去すると図１（Ｃ）に示すように絶縁部２２と側部がほぼ面一にされたゲート電極２３を得ることができる。
なお、このエッチング処理を行うには、絶縁部を１０００〜５０００Å間でエッチングされるようにＨＦ系のウエットエッチングを用いて行うことができる。サイドエッチングを行ったならば、更にエッチングによりフォトレジスト４４を除去する。
【００１１】
次に、ゲート電極２３と絶縁部２２をマスクとするイオンドーピング処理により（Ｐ，Ｂ，Ａｓ）などのイオンをイオンガンにより図１（Ｃ）に示すように上から照射して注入し、半導体膜４０の両端側に半導体部２６、２７を図１（Ｃ）に示すように形成する。ここでは前記イオンは、絶縁部２２に覆われていないａ-Ｓｉからなる半導体膜４０の両側部分に対して十分に注入される結果、半導体膜４０の両端部分はほとんどｎ+層となり、半導体部２６、２７が形成される。これに対して絶縁部２２で覆われた半導体膜中央部にはイオンの注入はなされないが、絶縁部２２の周縁の裾部３０、３１は薄く、その真上にゲート電極２３も位置していないので、イオンガンからのイオンがこの絶縁部２２の裾部３０、３１を透過して半導体膜４０に注入される結果、絶縁部２２の裾部３０、３１の下方にも半導体部が形成されてこの部分にｎ+層からなる延出部２６ａ、２７ａが形成される。
【００１２】
図５は、イオンガンによりａ-Ｓｉ層とＳｉＮx層に対してＰのイオンドーピング処理を行う場合に、イオンガンの電圧とドーピング深さの関係を示したものである。この図の結果から明らかなように、同じ電圧値においては絶縁層を構成するＳｉＮx層よりも半導体層を構成するａ-Ｓｉ層の方がドーピング深さが大きくなっている。換言すると、Ｐイオンのドーピングをａ-Ｓｉの半導体膜とＳｉＮxの絶縁層に対して行うと、半導体層の方により深くまでイオン注入ができるが、いずれの場合もイオンガンの電圧調整により２００〜９００Å程度の深さまでは容易にイオン注入ができることを意味し、前記絶縁部２２の裾部３０、３１のような薄い部分を介してその下側の半導体膜４０にイオン注入できることが理解できる。なお、通常、絶縁部２２の厚さは１５００Å程度であるので、裾部３０、３１の厚さは２００〜３００Å程度となり、イオンが十分に透過できる厚さである。
【００１３】
次に、前記半導体部２６、２７の上面にＭｏ、Ｔａ、Ｗなどの元素の薄膜を形成し、熱処理を行って薄膜の元素と半導体部２６、２７の元素どうしを相互拡散させ、必要に応じて薄膜の上部をエッチング等により除去することで半導体部２６、２７の上面にシリサイド層２８、２９を形成することができる。なお、この工程においてエッチング処理を特に施さずに前記元素の薄膜を残しておいても良い。
この結果、図１（Ｄ）に示す構成の薄膜トランジスタＴを得ることができる。
【００１４】
以上説明した方法にあっては、図６と図７を基に先に説明した従来の製造工程をそのまま利用することができ、従来工程に、ゲート電極基部４５の側部をサイドエッチングする工程を付加することで実現できるので、極めて簡単に実現することができる。更に、他の特別な膜を付加することもないので、工程が複雑になることもない。
また、得られた薄膜トランジスタＴにあっては、図２に拡大して示すように、シリサイド層２９と半導体基部２５との間にｎ+層からなる延出部２７ａが形成されているので、この部分が正孔をブロックする領域となり、電子がシリサイド層２９から延出部２７ａを通過してチャネル部１０に容易に移動することができ、正孔の存在による電子の流れに影響が出にくいで、これによりリーク電流を阻止して薄膜トランジスタのオフ電流（ＩOFF）を少なくし、信頼性を向上できる
。
【００１５】
図３は図１（Ｄ）に示す構造の薄膜トランジスタにソース電極およびドレイン電極を設けた一構造例を示す。
この例の構造にあっては、シリサイド層２８にソース電極５０を接続して設けシリサイド層２９にドレイン電極５１を接続して設け、それらの上に保護用のパッシベーション膜５２を設けた構成である。パッシベーション膜５２のソース電極５０上には端子接続用のコンタクトホール５３がドレイン電極５１上にはコンタクトホール５４がそれぞれ設けられて構成されている。
【００１６】
図４は図１（Ｄ）に示す構造の薄膜トランジスタを液晶表示装置用の薄膜トランジスタアレイ基板に適用した一例を示すもので、この例の薄膜トランジスタアレイ基板にあっては、基板２０上にシリサイド層２８に接続させて２層構造のソース電極６０を設け、基板２０上にシリサイド層２９に接続させて液晶駆動用の画素電極６１をその上にドレイン電極６２をそれぞれ設け、それらを覆ってパッシベーション膜６３を設けた構成である。パッシベーション膜６３のソース電極６０上には端子接続用のコンタクトホール６４が設けられている。また、この構造の薄膜トランジスタアレイ基板にあっては、この基板に対向する基板を設け、両基板間に液晶を封入して液晶表示装置が構成されるので、パッシベーション膜６３の上方には液晶が設けられることになる。
この構成の薄膜トランジスタアレイ基板にあっては、ゲート電極２３に付加した電圧によりソースドレイン間の電流の流れを制御することでスイッチングを行い、画素電極６１により液晶分子に電界を印加するか否かを切り替え、表示と非表示を切り替えて表示用に使用することができる。
この構成の場合、先に図１（Ｄ）に記載した構造と同様に、薄膜トランジスタのオフ時のリーク電流を少なくできるので、ＩOFFの上昇を抑えることができ、これにより液晶駆動時の信頼性を向上できる。
【００１７】
【発明の効果】
以上説明したように本発明によれば、シリサイド層を有する半導体部に挟まれてチャネル部を有する半導体層上に絶縁部を介してゲート電極が設けられた構造において、半導体部にシリサイド層の絶縁部側よりも延出して絶縁部の下側に伸びる延出部を設け、シリサイド層とチャネル部との間に延出部を介在させた構成としたので、シリサイド層からチャネル部側に電子の移動がなされる場合に延出部が正孔のブロッキング領域として有効に作用し電子の流れを円滑にするので、オフ時のリーク電流を減少させることができ、信頼性の高い薄膜トランジスタを提供できる。また、この構成の薄膜トランジスタは液晶駆動用の薄膜トランジスタにも適用できる。
また、絶縁部を断面山形に形成することで、イオンドーピングにより半導体層にイオンを注入してｎ+層などからなる半導体部を形成する場合、絶縁部の裾部を介して半導体層にイオンを注入することができるようになり、半導体部の周縁部下方に確実に半導体部の延出部が形成される。
【００１８】
次に、基板上に半導体膜と絶縁層とゲート電極を積層し、ゲート電極層と絶縁層と半導体層をフォトリソグラフィ工程で加工して半導体膜上にゲート電極と絶縁部を形成し、ゲート電極をサイドエッチングして半導体部とゲート電極の側面を揃え、それからイオンドーピングにより半導体膜の両端側を半導体部とすることで、絶縁部の下側まで延出する延出部を備えた半導体部を形成することができる。この製造方法によれば、チャネル部側に延出部を介在させた構成の薄膜トランジスタを得ることができるので、半導体部からチャネル部側に電子の移動がなされる場合に延出部が正孔のブロッキング領域として有効に作用し電子の流れを円滑にするので、オフ時のリーク電流を減少させることができ、信頼性の高い薄膜トランジスタを得ることができる。また、フォトリソグラフィ工程とイオンドーピングを行って製造する従来の薄膜トランジスタの製造方法に、ゲート電極のサイドエッチング処理を付加するのみで本発明方法を実施でき、特別な装置の追加や成膜工程を付加することなく、従来工程の一部を変更するのみで実施できるので、実施も容易にできる効果がある。
また、絶縁部を断面山形に形成することで、イオンドーピングにより半導体層にイオンを注入してｎ+層などからなる半導体部を形成する場合、絶縁部の裾部を介して半導体層にイオンを注入することができ、半導体部の周縁部下方に確実に半導体部の延出部を形成することができる。
【図面の簡単な説明】
【図１】図１は本発明方法の一例を示すもので、図１（Ａ）は基板上に半導体膜と絶縁層とゲート電極層を形成した状態を示す断面図、図１（Ｂ）は絶縁層とゲート電極層をエッチングした状態を示す断面図、図１（Ｃ）はイオンドーピングを行っている状態を示す断面図、図１（Ｄ）は得られた薄膜トランジスタを示す断面図である。
【図２】図１（Ｄ）に示す薄膜トランジスタの要部拡大断面図である。
【図３】図１（Ｄ）に示す薄膜トランジスタの応用例を示す断面図である。
【図４】図１（Ｄ）に示す薄膜トランジスタを液晶表示装置用基板に適用した一例を示す断面図である。
【図５】ａ-Ｓｉ層とＳｉＮx層に対するＰイオンのドーピング深さとイオンガンの電圧の関係を示す図である。
【図６】従来の薄膜トランジスタの一例を示す断面図である。
【図７】図７に示す薄膜トランジスタの要部拡大断面図である。
【符号の説明】
Ｔ            薄膜トランジスタ
２０            基板
２１            半導体層
２２            絶縁部
２３            ゲート電極
２５            半導体基部
２６、２７      半導体部
２６ａ、２７ａ  延出部
２８、２９      シリサイド層
３０、３１      裾部
【図１】
0003647123.tif 000002
【図２】
0003647123.tif 000003
【図３】
0003647123.tif 000004
【図４】
0003647123.tif 000005
【図５】
0003647123.tif 000006
【図６】
0003647123.tif 000007
【図７】
0003647123.tif 000008