(57)【特許請求の範囲】
【請求項１】
パチンコ遊技の総括的な制御を行うメイン制御装置から送信される賞球コマンドと該賞球コマンドに合わせて送信されるストローブ信号とを受信して指定された払出数の賞品球の払出制御を行う払出制御装置を備えたパチンコ遊技機において、電源の電圧低下に応じて電圧低下信号を出力する電源電圧監視回路と、前記ストローブ信号と前記電圧低下信号との何れか一方がある場合に割込み処理用信号を出力するゲート回路とを設け、前記ゲート回路の出力端子を前記払出制御装置のＮＭＩ端子に接続し、前記ストローブ信号と前記電圧低下信号とをそれぞれ前記払出制御装置の入力ポートに入力可能に接続し、
前記払出制御装置において前記割込み処理用信号の前記ＮＭＩ端子への入力に応じてＮＭＩ割込み処理が起動される構成とした上で、前記払出制御装置は、前記ＮＭＩ割込処理で、前記電圧低下信号が前記入力ポートに入力されているか否かを判別し、前記電圧低下信号が前記入力ポートに入力されている場合、電源断と判定してデータのバックアップを行う一方、前記電圧低下信号が前記入力ポートに入力されていない場合は、前記ストローブ信号が前記入力ポートに入力されているか否かを判別し、前記ストローブ信号が前記入力ポートに入力されている場合に、前記賞球コマンドによる割込みと判定して前記賞球コマンドの受信を行うことを特徴とするパチンコ遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パチンコ遊技の総括的な制御を行うメイン制御装置から送信される賞球コマンドを受信して指定された払出数の賞品球の払出制御を行う払出制御装置を備えたパチンコ遊技機に関するものである。
【０００２】
【従来の技術】
パチンコ遊技の総括的な制御を行うメイン制御装置（メインＣＰＵ）と、メインＣＰＵからの一方向通信のみ可能に接続された払出制御装置（払出制御用のサブＣＰＵ）とを備え、メイン制御装置から送信された賞球コマンド（賞品球の指令払出数）を受けると、賞球コマンドに基いて球排出装置に対して賞品球の払出制御を行うパチンコ遊技機が知られている。
【０００３】
メインＣＰＵとサブＣＰＵとの賞球コマンドの通信は、メインＣＰＵからサブＣＰＵに対して、１ビットの制御信号、即ち、ストローブ信号（ＳＴＢ信号）と１コマンド２バイトの賞球コマンド（コマンドデータ）とを送信することにより行われている。メインＣＰＵから送信される制御信号ラインは、サブＣＰＵのＩＮＴ（マスカブル割込み）端子に接続されている。メインＣＰＵから送信される制御信号によりサブＣＰＵにＩＮＴ割込みを発生させ、サブＣＰＵはＩＮＴ割込み処理にて賞球コマンドを受信している。
【０００４】
一方、サブＣＰＵでは、賞品球払出用のステッピングモータを制御するために内蔵タイマ割込みを使用している。このように、ＩＮＴ割込みと内蔵タイマ割込みとを使用する場合、外部からＩＮＴ割込みのベクタアドレスを与えるための外付けの入出力ポート（例えば、Ｚ８０  ＰＩＯ）をサブＣＰＵに接続しなければならない。しかしながら、外付けの入出力ポートをサブＣＰＵに接続した場合、サブＣＰＵの仕様により、賞球コマンドに関する制御信号の割込みの優先順位が賞品球払出用のステッピングモータの制御用の割込みよりも下に設定されているため、賞品球払出用のステッピングモータの制御用の割込みによる割り込み処理の最中に、メイン制御装置から賞球コマンドが送信された場合、サブＣＰＵがこの賞球コマンドを受信することができず、この賞球コマンドに対応した賞品球の払出しが行われず、正確な払出しができないという問題があった。
【０００５】
なお、上述のサブＣＰＵには、ＩＮＴ端子の他にＮＭＩ端子（ノンマスカブル割込み端子）が設けられている。ＮＭＩ割込みは、ＩＮＴ割込みよりも優先度が高く設定されている。また、ＮＭＩ割込みは、ＩＮＴ割込みのように割込み許可／禁止をプログラム上で設定することはできないものとされている。
【０００６】
一方、払出制御装置の作動電源が何らかの原因により電源断となった場合、賞品球の払出処理中の必要データや受信記憶している賞球コマンド（指令払出数）等のデータ（払出制御装置のＲＡＭの全データ）が失われてしまうことになる。本出願人は、先に、電源遮断状態が発生したことに対応して払出制御装置のＲＡＭに記憶されている全データを書込み可能なＲＯＭに書き込むことでデータのバックアップを行うパチンコ遊技機を、特願平１１−１９７０９１号として提案している。
【０００７】
上記特願平１１−１９７０９１号のパチンコ遊技機は、電圧監視ＩＣにより作動電圧の監視を行い、電圧監視ＩＣが、例えば、電源断により作動電圧が低下すると、電圧低下信号を払出制御装置に入力し、応じて払出制御装置がデータのバックアップを行うものである。なお、電圧監視ＩＣから出力された電圧低下信号を払出制御装置のＩＮＴ端子に入力し、払出制御装置がＩＮＴ割込み処理にてデータのバックアップを行っている。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、メイン制御装置から送信された賞球コマンドを、払出制御装置が受信ミスなく正確に受信することを可能とし、さらに、割込み用のＮＭＩ端子を賞球コマンドの受信割込みと電源断時のデータのバックアップ用の割込みとで共用することを可能とするパチンコ遊技機を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に係るパチンコ遊技機は、パチンコ遊技の総括的な制御を行うメイン制御装置から送信される賞球コマンドと該賞球コマンドに合わせて送信されるストローブ信号とを受信して指定された払出数の賞品球の払出制御を行う払出制御装置を備えたパチンコ遊技機において、上記課題を解決するために、電源の電圧低下に応じて電圧低下信号を出力する電源電圧監視回路と、前記ストローブ信号と前記電圧低下信号との何れか一方がある場合に割込み処理用信号を出力するゲート回路とを設け、前記ゲート回路の出力端子を前記払出制御装置のＮＭＩ端子に接続し、前記ストローブ信号と前記電圧低下信号とをそれぞれ前記払出制御装置の入力ポートに入力可能に接続し、前記払出制御装置において前記割込み処理用信号の前記ＮＭＩ端子への入力に応じてＮＭＩ割込み処理が起動される構成とした上で、前記払出制御装置は、前記ＮＭＩ割込処理で、前記電圧低下信号が前記入力ポートに入力されているか否かを判別し、前記電圧低下信号が前記入力ポートに入力されている場合、電源断と判定してデータのバックアップを行う一方、前記電圧低下信号が前記入力ポートに入力されていない場合は、前記ストローブ信号が前記入力ポートに入力されているか否かを判別し、前記ストローブ信号が前記入力ポートに入力されている場合に、前記賞球コマンドによる割込みと判定して前記賞球コマンドの受信を行うことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本実施形態のパチンコ遊技機に配備されたメイン制御装置１と払出制御装置３との賞球コマンドの送受信に関わる実施形態の制御系統の要部ブロック図である。
【００１１】
パチンコ遊技の総括的な制御を行うメイン制御装置１は、メイン制御基板２に搭載されている。賞品球の払出制御を行う払出制御装置３は賞球制御基板４に搭載されている。メイン制御装置１と払出制御装置３とはメイン制御装置１から払出制御装置３への一方向通信のみ可能に接続されている。メイン制御装置１には各種の入賞検出手段（図示せず）からの入賞検出信号が入力される。メイン制御装置１は、入賞検出信号の種別により予め定めた払出数に対応する賞球コマンド（例えば、５個払出口に設定された入賞口への入賞を検出する入賞検出スイッチの入賞検出信号に応じて賞品球を５個払い出すよう指令する賞球コマンド）を払出制御装置３に対して送信する。
【００１２】
払出制御装置３は、賞品球の払出制御用のサブＣＰＵと、サブＣＰＵが行う各制御プログラムを格納したＲＯＭと、随時データの読み出し並びに書込みが可能であるＲＡＭと、メイン制御装置１から送信された賞球コマンドを受信する内蔵のＩ／Ｏポート５及び内部バス（データバスを含む）等を１チップ内に配備したマイクロコントローラにより構成されている。なお、払出制御装置３の具体的な内部構成については図示を省略する。
【００１３】
メイン制御装置１から払出制御装置３に送信される制御コマンドは、１ビットのＳＴＢ信号（ストローブ信号）と１コマンド２バイトの賞球コマンド（払出数を指令するデータ）とにより構成されている。なお、賞球コマンドは、メイン制御装置１が指令払出数１個から指令払出数１５個の範囲内で１個単位で指令払出数を設定する。従って、賞球コマンドの内容は、指令払出数が１乃至１５の範囲内のいずれかである。メイン制御装置１から送信される賞球コマンドは、払出制御装置３の内蔵Ｉ／Ｏポート５に接続されている。
【００１４】
なお、図１に図示していないが、払出制御装置３には賞品球払出用の球排出装置がドライバを介して接続され、払出制御装置３により球排出装置に対して賞品球の払出のための作動制御が行われる。また、球排出装置から払い出される賞品球を検出する排出球センサが入力ポートを通して接続されている。
【００１５】
図２は、賞球制御基板４に搭載された賞球コマンドの受信とデータのバックアップとに関わる回路構成を示すブロック図である。図２に示すように、メイン制御装置１から送信されるＳＴＢ信号は信号ラインＬ１を通じて払出制御装置３の内蔵Ｉ／Ｏポート５のＤ１端子に入力される。また、前記ＳＴＢ信号は、信号ラインＬ２を通じてアンドゲート６（アンドゲートはゲート回路の一態様である）の１Ｂ端子（入力端子）にも入力される。
【００１６】
電源電圧監視ＩＣ７は、例えば、電源断により作動電圧が低下すると、電圧低下信号（リセット信号）をそのＲＳＴ端子から出力するものである。電源電圧監視ＩＣ７から出力される電圧低下信号は、信号ラインＬ３を通じて払出制御装置３の内蔵Ｉ／Ｏポート５のＤ０端子に入力される。また、前記電圧低下信号は、信号ラインＬ４を通じてアンドゲート６の１Ａ端子（入力端子）にも入力される。
【００１７】
また、アンドゲート６の１Ｙ端子（出力端子）は、信号ラインＬ５を通じて払出制御装置３のＸＮＭＩ端子（ノンマスカブル割込み端子）に接続され、アンドゲート６の出力信号が払出制御装置３のＸＮＭＩ端子に入力されるよう構成されている。
【００１８】
さらに、電源電圧監視ＩＣ７から出力される電圧低下信号は、信号ラインＬ６を通じて遅延回路８に入力され、該遅延回路８の出力信号は信号ラインＬ７を通じて払出制御装置３のＸＳＲＳＴ端子（システムリセット端子）に入力されるよう構成されている。
【００１９】
また、払出制御装置３には、データの書込みが可能とされたＲＯＭ９が接続されている。なお、書込み可能なＲＯＭ９は、例えば、ＥＥＰＲＯＭにより構成されている。当該ＲＯＭ９には、電源断の発生に対応して払出制御装置３のＲＡＭ（図示せず）に記憶されている全データが書き込み記憶されると共に、データのバックアップを行ったこと示すフラグが書き込まれる。
【００２０】
なお、図２において、ＳＴＢ信号は、ローレベルでアクティブである。また、電圧低下信号は、ローレベルでアクティブである。ＸＮＭＩ端子及びＸＳＲＳＴ端子の先頭文字「Ｘ」は、その信号が負論理であることを表している。
【００２１】
なお、上述の払出制御装置３、アンドゲート６、電源で圧監視ＩＣ７、遅延回路８及び書き込み可能なＲＯＭ９は賞球制御基板４に搭載されている。
【００２２】
図３は、メイン制御装置１から払出制御装置３に対して送信する賞品球の払出しに関わる制御コマンドの送信タイミングを示すタイムチャートである。制御コマンドは、１コマンド２バイトで構成されており、１バイトずつ２回に分けられて送信される。図３に示すコマンドデータ１とコマンドデータ２とにより、指令払出数（１個〜１５個のうちの何れか１つ）が決定されている。
【００２３】
以上のように構成された実施形態の払出制御装置３における賞球コマンドの受信動作と電源断発生時のデータのバックアップについて説明する。図２において、払出制御装置３はＸＮＭＩ端子の入力がローレベルとなると、ＮＭＩ割込み（ノンマスカブル割込み）を発生し、ＮＭＩ割込み処理にて、賞球コマンドの受信処理と電源断発生時のデータのバックアップとの何れかを行う。また、払出制御装置３は、賞球コマンドの受信に関わる割込みか電源断に関わる割込みかの判別は、Ｄ０端子、Ｄ１端子の入力により判別する。
【００２４】
なお、図４は、アンドゲート６の各端子と払出制御装置３のＤ１端子、Ｄ０端子、ＸＮＭＩ端子のレベル状態と、賞球コマンド及び電源断発生の各状態との関係を表形式で示す図である。また、図５は、払出制御装置３が行うＮＭＩ割込み処理のフローチャートである。
【００２５】
まず、賞球コマンドの受信について説明する。なお、ＳＴＢ信号は、ローレベルでアクティブであり、電圧低下信号はローレベルでアクティブであるので、アンドゲート６の出力はハイレベルとなっている。
【００２６】
メイン制御装置１から賞球コマンド（図３のコマンドデータ１）が送信されると、ＳＴＢ信号がハイレベルからローレベルになり、アンドゲート６の１Ｂ端子と払出制御装置３のＤ１端子にそれぞれ入力される。アンドゲート６は、１Ｂ端子の入力がローレベルとなると、１Ｙ端子にローレベルを出力し、この結果、払出制御装置３のＸＮＭＩ端子にローレベルが入力される。払出制御装置３では、ＸＮＭＩ端子にローレベルが入力されるとＮＭＩ割込みが発生し、ＮＭＩ割込み処理が起動する。また、ＳＴＢ信号が払出制御装置３のＤ１端子に入力されることにより、払出制御装置３のＤ１端子にローレベルが入力される。
【００２７】
払出制御装置３は、ＮＭＩ割込み処理においてＤ０端子の入力がローレベルであるか否か、Ｄ１端子の入力がローレベルであるか否かを順に判別する（ステップＳ０１〜ステップＳ０２）。Ｄ０端子の入力がハイレベルで、Ｄ１端子の入力がローレベルである場合、払出制御装置３は、ステップＳ０１を偽と判別し、ステップＳ０２を真と判別し、即ち、賞球コマンドによる割込みと判別し、賞球コマンドの受信処理を行う（ステップＳ０３）。なお、図３に示すように賞球コマンドは２回に分けて送信されてくるので、図３に示す１回目に送信されたコマンドデータ１が受信される。
【００２８】
図３に示すようにＳＴＢ信号は、ローレベルからハイレベルに切り換わると、コマンドデータ１の送信が終了する。払出制御装置３はＮＭＩ割込み処理を一旦終了する。次いで、メイン制御装置１からコマンドデータ２が送信されると、再び、ＳＴＢ信号がハイレベルからローレベルになり、払出制御装置３では、ＸＮＭＩ端子にローレベルが入力されてＮＭＩ割込みが発生し、ＮＭＩ割込み処理が起動する。
【００２９】
払出制御装置３は、ＮＭＩ割込み処理においてＤ０端子の入力がハイレベルで、Ｄ１端子の入力がローレベルである場合、賞球コマンドによる割込みと判別し、ステップＳ０３にて賞球コマンドの受信処理を行い、図３に示す２回目に送信されたコマンドデータ２を受信する。ＳＴＢ信号は、ローレベルからハイレベルに切り換わると、コマンドデータ２の送信が終了する。なお、払出制御装置３は賞球コマンドの受信処理にてコマンドデータ１及びコマンドデータ２の受信を終えると、コマンドデータ１とコマンドデータ２の内容により決定された指令払出数をＲＡＭの所定エリアに記憶する。
【００３０】
次に、電源断が発生した場合のＲＡＭの全データのバックアップについて説明する。電源断が発生した時（電源電圧の低下が発生した場合）、電源電圧監視ＩＣのＲＳＴ端子の出力がローレベルとなる。即ち、電源電圧監視ＩＣ７から電圧低下信号が出力される。
【００３１】
該電圧低下信号は、アンドゲート６の１Ａ端子と払出制御装置３のＤ０端子と遅延回路８とにそれぞれ入力される。アンドゲート６は、１Ａ端子の入力がローレベルとなると、１Ｙ端子にローレベルを出力し、この結果、払出制御装置３のＸＮＭＩ端子にローレベルが入力される。払出制御装置３では、ＸＮＭＩ端子にローレベルが入力されるとＮＭＩ割込みが発生し、ＮＭＩ割込み処理が起動する。また、電圧低下信号が払出制御装置３のＤ０端子に入力されることにより、払出制御装置３のＤ０端子にローレベルが入力される。
【００３２】
払出制御装置３は、ＮＭＩ割込み処理においてＤ０端子の入力がローレベルであるか否かを判別し（ステップＳ０１）、Ｄ０端子の入力がローレベルである場合、ステップＳ０１を真と判別し、即ち、電源断であると判別し、バックアップ処理を行う（ステップＳ０４）。払出制御装置３は、バックアップ処理にてＲＡＭの全データを書き込み可能なＲＯＭ９に書き込んで記憶し、データのバックアップを行ったこと示すフラグを書き込む。払出制御装置３は、バックアップ処理の終了後はシステムリセットとなるまで待機状態となる。
【００３３】
一方、電源電圧信号（ローレベル）が遅延回路８に入力されると、回路で設定された遅延時間の経過後、遅延回路８から出力され、払出制御装置３のＸＳＲＳＴ端子に入力される。払出制御装置３ではＸＳＲＳＴ端子の入力がローレベルとなると、システムリセットが行われる。なお、電源断回復後、払出制御装置３は、書き込み可能なＲＯＭ９にデータのバックアップを行ったこと示すフラグが書き込まれている場合には、書き込み可能なＲＯＭ９に記憶されている全データをＲＡＭに転送し、電源断発生時のシステム状態に復旧する。
【００３４】
なお、実施形態では、ＸＮＭＩ端子に入力される賞球コマンドによる割込みと電源断発生による割込みと（２つの割込み）が同時に発生した場合、賞球コマンドによる割込みが発生し、賞球コマンド受信処理途中に電源断発生によるＮＭＩ割込みが発生した場合には、ＮＭＩ割込み処理において電源断によるバックアップ処理が優先される。すなわち、図５のフローチャートに示すように、ＮＭＩ割込み処理にてＤ０端子の入力がローレベルであるか否かの判別（ステップＳ０１参照）を、Ｄ１端子の入力がローレベルであるか否かの判別に優先して行っているので（ステップＳ０２参照）、電源低下信号の入力による電源断発生による割込み発生によるバックアップ処理が優先して行われる。
【００３５】
また、ＮＭＩ割込みが発生する場合には、Ｄ０端子及びＤ１端子が共にハイレベルとなることは起こり得ない。従って、図５のフローチャート上は、何も処理しないでリターンすることにしてある。
【００３６】
以上に述べたように、本実施形態は、メイン制御装置１から送信されるＳＴＢ信号により払出制御装置３がＮＭＩ割り込みを発生し、賞球コマンドの受信をＮＭＩ割込み処理中で行うので、ＩＮＴ割込み処理にて賞球コマンドを受信するものに比べて、払出制御装置３が他の処理を行っている最中でも、処理を中断し、最優先で賞球コマンドを受信するので、受信ミスなく賞球コマンドを正確に受信することができる。
【００３７】
また、電源断発生時に、電源電圧監視ＩＣ７から送信された電圧低下信号により払出制御装置３がＮＭＩ割り込みを発生し、ＲＡＭのデータバックアップをＮＭＩ割込み処理中で行うので、電源断発生時に確実にＲＡＭのデータをバックアップすることができる。
【００３８】
賞球コマンドのＳＴＢ信号と電圧低下信号との何れか一方がある場合に信号を出力するゲート回路（アンドゲート６）を設け、ゲート回路の出力端子を払出制御装置３のＮＭＩ端子に接続し、ＳＴＢ信号と電圧低下信号とをそれぞれ払出制御装置３に入力ポートに接続した構成とし、払出制御装置３がＮＭＩ割込み処理中に、電圧低下信号の入力の有無を判別し、電圧低下信号の入力がある場合はＲＡＭのデータをバックアップを行う一方、電圧低下信号の入力がない場合にＳＴＢ信号の入力の有無を判別し、ＳＴＢ信号の入力がある場合に、賞球コマンドを受信するようにしたので（ＮＭＩ割込み処理中に電圧低下信号の入力の有無を判別し、電圧低下信号の入力がある場合にＲＡＭのデータをバックアップを行うバックアップ処理手段と、ＮＭＩ割込み処理中に賞球コマンドのＳＴＢ信号の入力の有無を判別し、前記ＳＴＢ信号がある場合に賞球コマンドの受信を行う賞球コマンド受信処理手段とを設けた構成としたので）、ＮＭＩ端子を賞球コマンドの受信割り込みと電源断時のデータのバックアップ用の割り込みとで共用することができる。
【００３９】
バックアップ処理手段の起動を賞球コマンド受信処理手段の起動よりも優先して行うように構成したので、賞球コマンド受信処理の最中であっても、電源断発生時の割込み発生によるＲＡＭのデータのバックアップ処理を確実に行うことができる。
【００４０】
なお、実施形態ではゲート回路の一態様としてアンドゲート６を示したが、ゲート回路はアンドゲートに限定するものではなく、ストローブ信号と電圧低下信号との何れか一方がある場合に信号を出力し、払出制御装置３のＮＭＩ端子に出力した前記信号を与える回路を意味するものである。
【００４１】
なお、上記実施の形態においてはパチンコ遊技機に設けられるメイン制御装置と払出制御装置との制御関係において正確な払出し信号（賞球コマンド）をせ受信するように構成したものとして説明してあるが、メイン制御装置と外部制御装置（例えば、表示制御装置、音声制御装置）とにおける外部制御装置用の外部装置制御コマンドを外制御装置が受信ミスなく正確に受信することを可能とし、割込み用のＮＭＩ端子を外部装置制御コマンドの受信割込みと電源断時のデータバックアップ用の割込みとで共有することを可能とするために、パチンコ遊技の総括的な制御を行うメイン制御装置から送信される外部装置制御コマンドと、該外部装置制御コマンドに合わせて送信されるストローブ信号とを受信して指定された外部装置制御を行う外部制御装置をパチンコ遊技機において、電源の電圧低下に応じて電圧低下信号を出力する電源電圧監視回路と、前記ストローブ信号と前記電圧低下信号との何れか一方がある場合に、信号を出力するゲート回路とを設け、前記ゲート回路の出力端子を前記外部制御装置のＮＭＩ端子に接続し、前記ストローブ信号と前記電圧低下信号とをそれぞれ前記外部制御装置の入カポートに入力したことを特徴とするパチンコ遊技機としてもよく、パチンコ遊技機に設けられるメイン制御装置のメインＣＰＵより外部装置制御コマンドを受信するサブＣＰＵのＮＭＩ端子を外部装置制御コマンドの受信割込みと電源断時のデータバックアップ用の割込みとで共用する構成としてもよい。
【００４２】
【発明の効果】
本発明のパチンコ遊技機によれば、メイン制御装置から送信される賞球コマンドに関わるストローブ信号と電源電圧監視回路から送信される電圧低下信号との何れか一方がある場合に、ゲート回路が信号を出力して払出制御装置のＮＭＩ端子に与え、応じて払出制御装置がＮＭＩ割込みを発生し、払出制御装置がＮＭＩ割込み処理において、それぞれ入力ポートにストローブ信号と電圧低下信号との入力があるか否かに応じて賞球コマンドの受信と電源断発生時のデータのバックアップの何れかを行うので、メイン制御装置から送信された賞球コマンドを、払出制御装置が受信ミスなく正確に受信することができ、さらに、割込み用のＮＭＩ端子を賞球コマンドの受信割り込みと電源断時のデータのバックアップ用の割り込みとで共用することができる。
【図面の簡単な説明】
【図１】本実施形態のパチンコ遊技機に配備されたメイン制御装置と払出制御装置との賞球コマンドの送受信に関わる実施形態の制御系統の要部ブロック図
【図２】賞球制御基板に搭載された賞球コマンドの受信とデータのバックアップとに関わる回路構成を示すブロック図
【図３】メイン制御装置から払出制御装置に対して送信する賞品球の払出しに関わる制御コマンドの送信タイミングを示すタイムチャート
【図４】実施形態におけるアンドゲートの各端子と払出制御装置のＤ１端子、Ｄ０端子、ＸＮＭＩ端子のレベル状態と、賞球コマンド及び電源断発生の各状態との関係を表形式で示す図
【図５】払出制御装置が行うＮＭＩ割込み処理のフローチャート
【符号の説明】
１  メイン制御装置
２  メイン制御基板
３  払出制御装置
４  賞球制御基板
５  Ｉ／Ｏポート
６  アンドゲート（ゲート回路）
７  電源電圧監視ＩＣ（電源電圧監視回路）
８  遅延回路
９  書込み可能なＲＯＭ
Ｌ１  信号ライン
Ｌ２  信号ライン
Ｌ３  信号ライン
Ｌ４  信号ライン
Ｌ５  信号ライン
Ｌ６  信号ライン
【図１】
0003717354.tif 000002
【図２】
0003717354.tif 000003
【図３】
0003717354.tif 000004
【図４】
0003717354.tif 000005
【図５】
0003717354.tif 000006