(57)【特許請求の範囲】
【請求項１】
制動抵抗と制動スイッチング素子の直列接続回路がインバータの入力側直流母線間に接続されて成る制動回路の該スイッチング素子の故障検出に用いられる故障検出回路であって、前記制動回路中の制動スイッチング素子と制動抵抗との接続点と前記プラス側電源との間に高耐圧ダイオードと発光ダイオードとの直列回路がそれぞれ順方向に接続され、かつ前記発光ダイオードの発光を検知するフォトトランジスタがプラス電源側とアース間に抵抗を介して接続されて成り、前記制動スイッチング素子が導通すると前記発光ダイオードが発光して前記フォトトランジスタが導通するものにおいて、前記検出回路の検出出力端子が前記フォトトランジスタに対して、
Ａ）抵抗を介してプラス電源側に設けられた場合、
ａ１．前記制動スイッチング素子の制御信号が「有」でかつ前記検出回路の検出信号が「有」のとき、前記制動スイッチング素子がオープン故障、
ａ２．前記制動スイッチング素子の制御信号が「無」でかつ前記検出回路の検出信号が「無」のとき、前記制動スイッチング素子が短絡故障、
または、Ｂ）抵抗を介してアース側に設けられた場合、
ｂ１．前記制動スイッチング素子の制御信号が「有」でかつ前記検出回路の検出信号が「無」のとき、前記制動スイッチング素子がオープン故障、
ｂ２．前記制動スイッチング素子の制御信号が「無」でかつ前記検出回路の検出信号が「有」のとき、前記制動スイッチング素子が短絡故障、
であると判断する制動スイッチング素子のオープン故障および短絡故障の両方を検出できるようにしたことを特徴とするインバータの制動スイッチング素子の故障検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、汎用インバータに用いられる制動トランジスタ等のスイッチング素子の故障を検出し、インバータ及び制動抵抗の異常加熱を防止するものに関する。
【０００２】
【従来の技術】
一般に汎用インバータでは、発電制動および回生制動時に電動機より返流されるエネルギーを吸収するために制動抵抗を備え、この制動抵抗へ電流を流すスイッチング素子が何らかの理由で短絡故障した場合には、制動抵抗に異常な発熱を招き、最悪の場合制動抵抗が焼損してしまうと同時に周辺の部品へも二次的な損傷をおよぼす恐れがあった。
これを防ぐ手段としてたとえば制動抵抗と直列に温度ヒューズなどを取り付けて、スイッチング素子の短絡故障時には温度ヒューズが切れることで制動抵抗への電流を遮断するといった方法があるが、これは温度ヒューズと制動抵抗の温度が上昇する速さのマッチングによっては、温度ヒューズの動作が間に合わず保護手段が機能する前に制動抵抗が焼損に至ってしまうという問題があった。
そこで、制動抵抗の両端の電圧を監視することで制動抵抗に電流が流れる時間を検出する方法があった。
図５は故障検出装置が適用される主回路のブロック図である。図５において、５１は３相電源であり、これにコンバータ５２が接続されている。コンバータ５２はブリッジ接続（図示なし）されたダイオード５２ａと平滑コンデンサ５２ｂとから構成され、このコンバータ５２の出力側には交直変換された直流電圧が正極側母線１１と負極側母線１２との間に出力される。５３はこの直流電圧を３相交流に変換するインバータ部で、ブリッジ接続（図示なし）された制御用スイッチング素子を備えており、そのインバータ部５３の出力側に誘導電動機５４が接続されている。
このような主回路において、２が正極側母線１１と負極側母線１２との間に挿入された制動回路で、これは制動抵抗２１と制動トランジスタ２２との直列回路から成っている。そして４が制動トランジスタ２２の故障を検出する従来の故障検出回路で制動抵抗２１の両端に接続されている。故障検出回路４については後述する。５が論理回路で、制動トランジスタ２２のゲート信号Ｓ０と故障検出回路４の出力Ｓ２とから論理構成を求めて所定の関係にあるとき故障信号Ａ０を出力する。
【０００３】
図６が従来の故障検出回路の具体的な回路構成の１例である。
図６において、１１が正極側母線１１と、１２が負極側母線、２が正極側母線１１と負極側母線１２との間に挿入された制動回路で制動抵抗２１と制動トランジスタ２２との直列回路から成っている。４が制動トランジスタ２２の故障を検出する従来の故障検出回路であり、この故障検出回路４は制動抵抗２１の両端に接続されている。
故障検出回路４の構成は、制動抵抗２１に並列接続される抵抗４１と、この抵抗４１に抵抗４２と４３から成る直列接続回路が並列に接続されている。さらに、抵抗４３には、ツエナーダイオード４４と発光ダイオード４５ａとから成るアノード同士突き合わせの直列接続回路が並列に接続されている。一方、低電圧電源（２４Ｖ）とアース間に、抵抗４６とフォトトランジスタ４５ｂとから成る直列接続回路がそのフォトトランジスタ４５ｂのエミッタＥをアース側にして接続されている。そのコレクタ側に故障検出出力端子４７が設けられている。そして、フォトトランジスタ４５ｂは発光ダイオード４５ａと共にフォトカプラー４５を構成し、フォトトランジスタ４５ｂが発光ダイオード４５ａの光を受光すると導通するように構成されている。
ツエナーダイオード４４は、そのツエナー電圧を基準にしてそれ以上の電圧が加わったときブレークオーバーして発光ダイオード４５ａを発光させるので、通常、ツエナー電圧以下のノイズ等によっては誤発光しなくなり、発光動作を安定化させるためのものである。
抵抗４１は、制動抵抗２１が接続されない場合に制動トランジスタ２２の漏れ電流により発光ダイオード４５ａが発光しないように電流をバイバスさせる抵抗である。
【０００４】
次に、図６の従来の故障検出回路４の動作について説明する。
制動抵抗２１の両端電圧、すなわち抵抗４１の両端電圧を抵抗４２と４３から成る直列接続回路で分圧し、抵抗４３の電圧がある設定電圧以上になるとツエナーダイオード４４がブレークダウンして発光ダイオード４５ａに電流を流し、発光ダイオード４５ａが発光する。この発光をフォトトランジスタ４５ｂが受光するとフォトトランジスタ４５ｂは導通する。したがって、低電圧電源から抵抗４６およびフォトトランジスタ４５ｂを介してアース間に電流が流れる。これによって、フォトトランジスタ４５ｂの非導通時は出力端子４７の出力信号Ｓ２がハイレベルであったのがフォトトランジスタ４５ｂの導通後はローレベルとなる。
【０００５】
図７は制動トランジスタ２２のゲート信号と故障検出回路４の出力との真理値表で、図７（ａ）は図６の従来の故障検出回路の真理値表である。
いま、制動トランジスタ２２のゲート信号Ｓ０が０（ゲート信号無し。すなわち、制動トランジスタ２２は非導通。）のときは、制動抵抗２１の両端電圧はゼロなのでツエナーダイオード４４はブレークダウンせず、したがって発光ダイオード４５ａは発光せず、よってフォトトランジスタ４５ｂも受光しないので、出力端子４７の出力信号Ｓ２はハイレベル（１）のままである。これが正常である。もし制動トランジスタ２２が短絡故障を起こしているとすると、制動トランジスタ２２のゲート信号Ｓ０が０であっても制動抵抗２１の両端電圧には約線間電圧が発生するので、ツエナーダイオード４４がブレークダウンして発光ダイオード４５ａを発光させ、よってフォトトランジスタ４５ｂが導通して出力端子４７の出力信号Ｓ２をアースレベル（０）まで引き下げることとなる。
したがって、真理値表はＳ０＝０でＳ２＝１が正常、Ｓ０＝０でＳ２＝０が異常となる。
次に、制動トランジスタ２２のゲート信号Ｓ０が１（ゲート信号有り。すなわち、制動トランジスタ２２は導通。）のときは、制動抵抗２１の両端電圧には約線間電圧が発生するので、ツエナーダイオード４４がブレークダウンして発光ダイオード４５ａを発光させ、よってフォトトランジスタ４５ｂが導通して出力端子４７の出力信号Ｓ２をアースレベル（０）まで引き下げることとなる。これが正常である。
もし制動トランジスタ２２がオープン（開放）故障を起こしているとすると、制動トランジスタ２２のゲート信号Ｓ０が１であっても、制動抵抗２１の両端電圧はゼロなのでツエナーダイオード４４はブレークダウンせず、したがって発光ダイオード４５ａは発光せず、よってフォトトランジスタ４５ｂも受光しないので、出力端子４７の出力信号Ｓ２はハイレベル（１）のままである。これが異常である。
したがって、真理値表はＳ０＝１でＳ２＝０が正常、Ｓ０＝１でＳ２＝１が異常となる。
このような真理値表を図５の論理回路５に記憶させておき、信号Ｓ０とＳ２の組み合わせが異常となるときに故障検出信号Ａ０を論理回路５から出力させ、この信号Ａ０で主回路中に挿入してあるスイッチＡ１，Ａ２、又はＡ３をオフにしている。
【０００６】
【発明が解決しようとする課題】
このように、従来回路によれば制動トランジスタ２２の故障を検出することができる。
しかしながら、従来回路では、制動トランジスタ２２の故障を検出するために、制動抵抗２１の両端の電圧を監視しているので、制動トランジスタへゲートが導通している時に制動抵抗２１の両端に印加される電圧は、インバータのＤＣ母線電圧がかかり、これは非常に高い電圧であるため、抵抗４２と４３から成る直列接続回路は大きな電力容量の抵抗が必要であった。これはインバータの低コスト化、小スペース化のネックとなっていた。
従来装置では、監視している電圧が非常に高いために、電流制限用の抵抗も非常に電力の大きなものを必要とし、実装面積も大きくなっていた。
本発明はこれらの問題を解決するもので、大きな電力容量の抵抗を必要としない、インバータの低コスト化、小スペース化の可能な、また、電流制限用の抵抗も小容量のもので足り、実装面積も小さくてすむ故障検出回路を提供するものである。
【０００７】
【課題を解決するための手段】
本発明はこれらの問題を解決するためになされたもので、請求項１記載のインバータの制動スイッチング素子の故障検出回路の発明によれば、制動抵抗と制動スイッチング素子の直列接続回路がインバータの入力側直流母線間に接続されて成る制動回路の該スイッチング素子の故障検出に用いられる故障検出回路であって、前記制動回路中の制動スイッチング素子と制動抵抗との接続点と前記プラス側電源との間に高耐圧ダイオードと発光ダイオードとの直列回路がそれぞれ順方向に接続され、かつ前記発光ダイオードの発光を検知するフォトトランジスタがプラス電源側とアース間に抵抗を介して接続されて成り、前記制動スイッチング素子が導通すると前記発光ダイオードが発光して前記フォトトランジスタが導通するものにおいて、前記検出回路の検出出力端子が前記フォトトランジスタに対して、
Ａ）抵抗を介してプラス電源側に設けられた場合、
ａ１．前記制動スイッチング素子の制御信号が「有」でかつ前記検出回路の検出信号が「有」のとき、前記制動スイッチング素子がオープン故障、
ａ２．前記制動スイッチング素子の制御信号が「無」でかつ前記検出回路の検出信号が「無」のとき、前記制動スイッチング素子が短絡故障、
または、Ｂ）抵抗を介してアース側に設けられた場合、
ｂ１．前記制動スイッチング素子の制御信号が「有」でかつ前記検出回路の検出信号が「無」のとき、前記制動スイッチング素子がオープン故障、
ｂ２．前記制動スイッチング素子の制御信号が「無」でかつ前記検出回路の検出信号が「有」のとき、前記制動スイッチング素子が短絡故障、
であると判断する制動スイッチング素子のオープン故障および短絡故障の両方を検出できるようにしたことを特徴とする。
【０００８】
【発明の実施の形態】
図１は本発明の第１の実施の形態に係る故障検出装置が適用される主回路のブロック図である。図１において、５１は３相電源であり、これにコンバータ５２が接続されている。コンバータ５２はブリッジ接続（図示なし）されたダイオード５２ａと平滑コンデンサ５２ｂとから構成され、このコンバータ５２の出力側には交直変換された直流電圧が正極側母線１１と負極側母線１２との間に出力される。５３はこの直流電圧を３相交流に変換するインバータ部で、ブリッジ接続（図示なし）された制御用スイッチング素子を備えており、そのインバータ部５３の出力側に誘導電動機５４が接続されている。
このような主回路において、２が正極側母線１１と負極側母線１２との間に挿入された制動回路で、これは制動抵抗２１と制動トランジスタ２２との直列回路から成っている。そして３が制動トランジスタ２２の故障を検出する本発明に係る故障検出回路で、制動抵抗２１と制動トランジスタ２２の接続点Ｐに接続されている。この故障検出回路３については後述する。５が論理回路で、制動トランジスタ２２のゲート信号Ｓ０と故障検出回路３の出力Ｓ１との論理組み合わせが所定の関係にあるとき故障信号Ａ０を出力し、この故障信号Ａ０を用いて回路保護を行わせている。
【０００９】
図２が本発明の第１の実施の形態に係る故障検出装置である。
図２において、１１が正極側母線１１と、１２が負極側母線、２が正極側母線１１と負極側母線１２との間に挿入された制動回路で制動抵抗２１と制動トランジスタ２２との直列回路から成っている。３が制動トランジスタ２２の故障を検出する本発明の故障検出回路であり、この故障検出回路３は制動抵抗２１と制動トランジスタ２２の接続点Ｐに接続されている。
故障検出回路３の構成は、２４Ｖの低電圧電源Ｌに順方向に接続される発光ダイオード３３ａと抵抗３２と順方向に接続される高耐圧ダイオード３１とから成る直列接続回路が制動抵抗２１と制動トランジスタ２２の接続点に接続されている。
一方、低電圧電源Ｌ（２４Ｖ）とアース間に、抵抗３４とフォトトランジスタ３３ｂとから成る直列接続回路がそのフォトトランジスタ３３ｂのエミッタ側Ｅがアース側にして接続されている。そのコレクタ側Ｃに故障検出出力端子３５が設けられている。そして、フォトトランジスタ３３ｂは発光ダイオード３３ａと共にフォトカプラー３３を構成し、フォトトランジスタ３３ｂが発光ダイオード３３ａの光を受光すると導通するように構成されている。
【００１０】
次に、図２の故障検出回路の動作について説明する。
制動トランジスタ２２が非導通の時、制動トランジスタ２２のコレクタＣには抵抗２１を通してＤＣ母線電圧がそのまま印加されるので、高耐圧ダイオード３１には逆方向電圧となり、ＤＣ母線電圧が高耐圧ダイオード３１によりブロックされる。したがって、発光ダイオード３３ａは発光しないので、フォトトランジスタ３３ｂが導通せず、出力端子４７の出力信号Ｓ２１はハイレベル（１）のままである。
また、制動トランジスタ２２が導通の時は、制動トランジスタ２２のコレクタＣが約２Ｖ程度となり、高耐圧ダイオード３１が導通し、抵抗３２を経由して発光ダイオード３３ａが発光するため、この発光をフォトトランジスタ３３ｂが受光するとフォトトランジスタ３３ｂは導通する。したがって、低電圧電源から抵抗３４よびフォトトランジスタ３３ｂを介してアース間に電流が流れる。これによって、出力端子３５の出力信号Ｓ１がハイレベルであったのがフォトトランジスタ３３ｂの導通後はローレベル（０）となる。
【００１１】
図７は制動トランジスタ２２のゲート信号Ｓ０と故障検出回路４の出力Ｓ１との真理値表で、図７（ｂ）は図２の本発明に係る故障検出回路の真理値表である。
いま、制動トランジスタ２２のゲート信号Ｓ０が０（ゲート信号無し。すなわち、制動トランジスタ２２は非導通。）のときは、高耐圧ダイオード３１に逆方向電圧がかかるので高耐圧ダイオード３１は非導通となり、したがって発光ダイオード３３ａは発光せず、よってフォトトランジスタ３３ｂも受光しないので、出力端子３５の出力信号Ｓ１はハイレベル（１）のままである。これが正常である。もし制動トランジスタ２２が短絡故障を起こしているとすると、制動トランジスタ２２のゲート信号Ｓ０が０であっても高耐圧ダイオード３１には順方向電圧がかかるので高耐圧ダイオード３１は導通となり、したがって発光ダイオード３３ａは発光し、よってフォトトランジスタ３３ｂは受光して導通し、出力端子３５の出力信号Ｓ１はローレベル（０）となる。
したがって、真理値表はＳ０＝０でＳ１＝１が正常、Ｓ０＝０でＳ１＝０が異常となる。
次に、制動トランジスタ２２のゲート信号Ｓ０が１（ゲート信号有り。すなわち、制動トランジスタ２２は導通。）のときは、制動トランジスタ２２のゲート信号Ｓ０が０であっても高耐圧ダイオード３１には順方向電圧がかかるので高耐圧ダイオード３１は導通となり、したがって発光ダイオード３３ａは発光し、よってフォトトランジスタ３３ｂは受光して導通し、出力端子３５の出力信号Ｓ１はローレベル（０）となる。これが正常である。
もし制動トランジスタ２２がオープン（開放）故障を起こしているとすると、制動トランジスタ２２のゲート信号Ｓ０が１であっても、高耐圧ダイオード３１に逆方向電圧がかかるので高耐圧ダイオード３１は非導通となり、したがって発光ダイオード３３ａは発光せず、よってフォトトランジスタ３３ｂも受光しないので、出力端子３５の出力信号Ｓ１はハイレベル（１）のままである。これが異常である。
したがって、真理値表はＳ０＝１でＳ２＝０が正常、Ｓ０＝１でＳ２＝１が異常となる。
このような真理値表を図１の論理回路５に記憶させておき、信号Ｓ０とＳ１の組み合わせが異常となるときに故障検出信号Ａ０を論理回路５から出力させ、この信号Ａ０で、主回路中に挿入してあるスイッチＡ１，Ａ２、又はＡ３をただちにオフにする。その他、警報ランプを点滅させたり、警報ブザーを鳴動させるようにするとよい。
このように、本発明では制動スイッチング素子と制動抵抗との接続点に高耐圧ダイオードのカソード側を接続しかつアノード側を低電圧電源のプラス側に接続した検出回路とすることにより、従来のような大きな電力容量の抵抗４２と４３から成る直列接続回路を用いなくてすむので、インバータの低コスト化、小スペース化が可能となり、また、電流制限用の抵抗も小容量のもので足り、実装面積も小さくてすむこととなる。また、フォトカプラで一旦電気的絶縁を行って検出端子から信号を取りだしているので、安全である。
以上のトランジスタ２２の代わりに、スイッチング素子（サイリスタ、ＧＴＯ等）を用いてもよいことは言うまでもない。
【００１２】
図３は本発明の第２の実施の形態に係る故障検出装置である。
図３において、３’が制動トランジスタ２２の故障を検出する本発明の第２の実施の形態に係る故障検出回路である。他は同じなので説明は省略する。また、故障検出回路３’の構成のうち、フォトカプラ３３の発光ダイオード３３ａ側も図２と同じである。一方、フォトトランジスタ３３ｂ側は、低電圧電源Ｌ（２４Ｖ）とアース間に、抵抗３４’とフォトトランジスタ３３ｂとから成る直列接続回路がその抵抗３４’をアース側にして接続されている。また、そのフォトトランジスタ３３ｂと抵抗３４’との接続点に故障検出出力端子３５’が設けられている。そして、フォトトランジスタ３３ｂ（コレクタＣ側）が低電圧電源Ｌ（２４Ｖ）に接続されている。
そこでフォトトランジスタ３３ｂが受光するとフォトトランジスタ３３ｂは導通し、したがって低電圧電源からフォトトランジスタ３３ｂおよび抵抗３４を介してアースに電流が流れるので、出力端子３５’の出力信号Ｓ１はそれまでのローレベル（０）からハイレベル（１）となる。
したがって、真理値表は、制動トランジスタ２２のゲート信号Ｓ０が０（ゲート信号無し。すなわち、制動トランジスタ２２は非導通。）のときは発光ダイオード３３ａは発光せず、よってフォトトランジスタ３３ｂも受光しないので、出力端子３５’の出力信号Ｓ１はローレベル（０）で、これが正常である。もし制動トランジスタ２２が短絡故障を起こしているとすると、高耐圧ダイオード３１は導通となり、したがって発光ダイオード３３ａは発光し、よってフォトトランジスタ３３ｂは受光して導通し、出力端子３５’の出力信号Ｓ１はハイレベル（１）となる。
したがって、真理値表はＳ０＝０でＳ１＝０が正常、Ｓ０＝０でＳ１＝１が異常となる。
次に、制動トランジスタ２２のゲート信号Ｓ０が１（ゲート信号有り。すなわち、制動トランジスタ２２は導通。）のときは高耐圧ダイオード３１は導通となり、したがって発光ダイオード３３ａは発光し、よってフォトトランジスタ３３ｂは受光して導通し、出力端子３５’の出力信号Ｓ１はハイレベル（１）となる。これが正常である。
もし制動トランジスタ２２がオープン（開放）故障を起こしているとすると、制動トランジスタ２２のゲート信号Ｓ０が１であっても、高耐圧ダイオード３１に逆方向電圧がかかるので高耐圧ダイオード３１は非導通となり、したがってフォトトランジスタ３３ｂは受光しないので、出力端子３５’の出力信号Ｓ１はローレベル（０）のままである。これが異常である。
したがって、真理値表はＳ０＝１でＳ２＝１が正常、Ｓ０＝１でＳ２＝０が異常となる。
このような真理値表を図１の論理回路５に記憶させておき、信号Ｓ０とＳ１の組み合わせが異常となるときに故障検出信号Ａ０を論理回路５から出力させ、この信号Ａ０で主回路中に挿入してあるスイッチＡ１，Ａ２、又はＡ３をただちにオフにする。その他、警報ランプを点滅させたり、警報ブザーを鳴動させるようにするとよい。
【００１３】
図４は本発明の第３の実施の形態に係る故障検出装置である。
図４において、１１が正極側母線１１と、１２が負極側母線、２が正極側母線１１と負極側母線１２との間に挿入された制動回路で制動抵抗２１と制動トランジスタ２２との直列回路から成っている。３”が制動トランジスタ２２の故障を検出する本発明の故障検出回路であり、この故障検出回路３”は制動抵抗２１と制動トランジスタ２２の接続点Ｐに接続されている。
故障検出回路３”の構成は、２４Ｖの低電圧電源Ｌに接続される抵抗３２と順方向に接続される高耐圧ダイオード３１とから成る直列接続回路が制動抵抗２１と制動トランジスタ２２の接続点に接続され、この直列接続回路に流れる電流をカーレントトランス（ＣＴ）４８が検知し、ＣＴの一端はアース側に、他端は検出端子３５となっている。
【００１４】
次に、図４の故障検出回路の動作について説明する。
制動トランジスタ２２が非導通の時、制動トランジスタ２２のコレクタＣには抵抗２１を通してＤＣ母線電圧がそのまま印加されるが、高耐圧ダイオード３１には逆方向電圧となるのでＤＣ母線電圧が高耐圧ダイオード３１によりブロックされ、ＣＴ４８には電流は流れない。したがって、出力端子３５の出力信号Ｓ１はローレベル（０）のままである。
また、制動トランジスタ２２が導通の時、制動トランジスタ２２のコレクタＣが約２Ｖ程度となり、高耐圧ダイオード３１が導通し、ＣＴ４８には電流が流れるため、その２次側には矢印方向の誘起電圧が発生し、出力端子３５の出力信号Ｓ１はハイレベル（１）となる。
このように、制動トランジスタ２２のゲート信号Ｓ０が０（ゲート信号無し。すなわち、制動トランジスタ２２は非導通。）のときはＣＴ４８には電流が流れず、ローレベル（０）のままであり、これが正常である。もし制動トランジスタ２２が短絡故障を起こしているとすると、高耐圧ダイオード３１には順方向電圧がかかるので高耐圧ダイオード３１は導通となり、ＣＴ４８には電流が流れ、出力端子３５の出力信号Ｓ１はハイレベル（１）となる。
したがって、真理値表はＳ０＝０でＳ１＝０が正常、Ｓ０＝０でＳ１＝１が異常となる。
次に、制動トランジスタ２２のゲート信号Ｓ０が１（ゲート信号有り。すなわち、制動トランジスタ２２は導通。）のときは、高耐圧ダイオード３１には順方向電圧がかかるので高耐圧ダイオード３１は導通となり、ＣＴ４８には電流が流れ、出力端子３５の出力信号Ｓ１はハイレベル（１）となる。これが正常である。
もし制動トランジスタ２２がオープン（開放）故障を起こしているとすると、制動トランジスタ２２のゲート信号Ｓ０が１であっても、高耐圧ダイオード３１に逆方向電圧がかかるので高耐圧ダイオード３１は非導通となり、したがってＣＴ４８には電流が流れず、出力端子３５の出力信号Ｓ１はローレベル（０）である。これが異常である。
したがって、真理値表はＳ０＝１でＳ１＝１が正常、Ｓ０＝１でＳ１＝０が異常となる。
このような真理値表を同じく図１の論理回路５に記憶させておき、信号Ｓ０とＳ１の組み合わせが異常となるときに故障検出信号Ａ０を論理回路５から出力させ、この信号Ａ０で主回路中に挿入してあるスイッチＡ１，Ａ２、又はＡ３をオフにしたり、警報ランプを点滅させたり、警報ブザーを鳴動させるようにするとよい。
【００１５】
【発明の効果】
以上、本発明の第１〜第３の実施の形態によれば、制動スイッチング素子と制動抵抗との接続点に高耐圧ダイオードのカソード側を接続しかつアノード側を低電圧電源のプラス側に接続した検出回路としたので、従来のような大きな電力容量の抵抗４２と４３から成る直列接続回路を用いなくてすみ、インバータの低コスト化、小スペース化が可能となり、また、電流制限用の抵抗も小容量のもので足り、実装面積も小さくてすむこととなる。
また、このような検出回路を用いてインバータを構成することにより、インバータ内の制動スイッチング素子に故障が発生したとき、制動抵抗に流れ込む電流をただちに遮断して制動抵抗の過熱を防止でき、しかもそれが低コスト、小スペース化でインバータが実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る故障検出装置が適用される主回路のブロック図である。
【図２】本発明の第１の実施の形態に係る故障検出装置である。
【図３】本発明の第２の実施の形態に係る故障検出装置である。
【図４】本発明の第３の実施の形態に係る故障検出装置である。
【図５】従来の故障検出装置が適用される主回路のブロック図である。
【図６】従来の故障検出装置である。
【図７】スイッチング素子の制御信号と故障検出回路の出力信号との真理値表である。
【符号の説明】
１１  直流電圧正極側母線
１２  直流電圧負極側母線
２    制動回路
３、３’、３”  故障検出回路
５  論理回路
２１  制動抵抗
２２  制動トランジスタ
２１  制動抵抗
２２  制動トランジスタ
３１  高耐圧ダイオード
３２、３４  抵抗
３３  フォトカプラー
３３ａ  発光ダイオード
３３ｂ  フォトトランジスタ
３４、３４’  抵抗
３５、３５’、３５”  検出出力端子
５１  ３相電源
５２  コンバータ
５２ａ  ブリッジ接続されたダイオード
５２ｂ  平滑コンデンサ
５３  インバータ
５４  モータ
Ｓ０  制御スイッチング素子のゲート（制御）信号
Ｓ１  検出出力信号
Ａ０  故障信号
【図１】
0003663506.tif 000002
【図２】
0003663506.tif 000003
【図３】
0003663506.tif 000004
【図４】
0003663506.tif 000005
【図５】
0003663506.tif 000006
【図６】
0003663506.tif 000007
【図７】
0003663506.tif 000008