(57)【特許請求の範囲】
【請求項１】
第１領域と前記第１領域の隣の第２領域とを含み配線パターンが形成された基板と、半導体チップと、を用意する第１工程と、
前記第１領域に前記半導体チップを搭載する第２工程と、
前記第１及び第２の領域が接続されたままで、前記第１領域における前記半導体チップの搭載領域を除く部分に、前記第２領域を貼り付ける第３工程と、
前記第１領域における少なくとも前記半導体チップの搭載領域よりも外側に外部端子を設ける工程と、
を含み、
前記基板の前記第２領域には、前記半導体チップの外形以上の大きさの穴が形成されており、
前記第３工程で、前記穴に前記半導体チップを挿通して、前記第２領域を前記第１領域に貼り付ける半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第３工程後に、貼り合わされた前記第１及び第２の領域を打ち抜く工程を含む半導体装置の製造方法。
【請求項３】
請求項１又は請求項２記載の半導体装置の製造方法において、
前記基板には、前記第１領域と第２領域との間に、少なくとも１つのスリットが形成されている半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記基板には、前記スリットをまたいで前記第１及び第２の領域を接続する接続部材が形成されており、
前記第３工程前に、前記接続部材のみによって前記第１及び第２の領域が接続される状態で、前記第１及び第２領域のうち少なくとも第２領域の外形で、前記基板を打ち抜く工程を含む半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記接続部材は、前記配線パターンと同一部材で形成されている半導体装置の製造方法。
【請求項６】
第１領域と前記第１領域の隣の第２領域とを含み配線パターンが形成された基板と、半導体チップと、を用意する第１工程と、
前記第１領域に前記半導体チップを搭載する第２工程と、
前記第１及び第２の領域が接続されたままで、前記第１領域における前記半導体チップの搭載領域を除く部分に、前記第２領域を貼り付ける第３工程と、
前記第１領域における少なくとも前記半導体チップの搭載領域よりも外側に外部端子を設ける工程と、
前記第３工程後に、貼り合わされた前記第１及び第２の領域を打ち抜く工程と、
を含む半導体装置の製造方法。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、長手方向に繰り返して並んでいる半導体装置の製造方法。
【請求項８】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、幅方向に並び、
前記第１領域及び第２領域のそれぞれは、長手方向に繰り返して並んでいる半導体装置の製造方法。
【請求項９】
半導体チップが搭載される第１領域と、前記第１領域の隣の第２領域とを含む基板と、
前記基板に形成された配線パターンと、
を含み  前記基板の前記第２領域には、半導体チップの外形以上の大きさの穴が形成されており、
前記基板には、前記第１領域と第２領域との間に、少なくとも１つのスリットが形成されている配線基板。
【請求項１０】
請求項９記載の配線基板において、
前記基板には、前記スリットをまたいで前記第１及び第２の領域を接続する接続部材が形成されている配線基板。
【請求項１１】
請求項１０記載の配線基板において、
前記接続部材は、前記配線パターンと同一材料で形成されている配線基板。
【請求項１２】
請求項９から請求項１１のいずれかに記載の配線基板において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、長手方向に繰り返して並んでいる配線基板。
【請求項１３】
請求項９から請求項１１のいずれかに記載の配線基板において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、幅方向に並び、
前記第１領域及び第２領域のそれぞれは、長手方向に繰り返して並んでいる配線基板。
【請求項１４】
複数の電極が形成された半導体チップと、
配線パターンが形成されており、前記半導体チップが搭載された第１の基板と、
前記配線パターンに設けられた複数の外部端子と、
前記半導体チップを避けて前記第１の基板に貼り付けられ、前記第１の基板と同じ材料からなる第２の基板と、
前記第１の基板の端部と前記第２の基板の端部とを、屈曲した状態で接続する接続部材と、
を含み、
前記第２の基板には、前記半導体チップの外形以上の大きさの穴が形成されており、前記穴に前記半導体チップが挿通されてなる半導体装置。
【請求項１５】
請求項１４記載の半導体装置において、
前記第２の基板には導電箔が形成されており、
前記接続部材は、前記配線パターンの一部と前記導電箔とを電気的に接続する半導体装置。
【請求項１６】
複数の電極が形成された半導体チップと、
配線パターンが形成されており、前記半導体チップが搭載された第１の基板と、
前記配線パターンに設けられた複数の外部端子と、
前記半導体チップを避けて前記第１の基板に貼り付けられ、前記第１の基板と同じ材料からなる第２の基板と、
前記第１の基板の端部と前記第２の基板の端部とを、屈曲した状態で接続する接続部材と、
を含み、
前記第２の基板には導電箔が形成されており、
前記接続部材は、前記配線パターンの一部と前記導電箔とを電気的に接続し、
前記第１の基板には、複数の貫通孔が形成されており、前記貫通孔を介して前記配線パターンに前記外部端子が設けられ、前記外部端子は前記第１の基板における前記配線パターンが形成された面とは反対側の面から突出し、
前記第２の基板は、前記導電箔が形成された面を前記配線パターンに向けて、絶縁接着剤を介して、前記第１の基板に接着されている半導体装置。
【請求項１７】
請求項１５又は請求項１６記載の半導体装置において、
前記配線パターン、導電箔及び接続部材は、同一材料で形成されている半導体装置。
【請求項１８】
請求項１４から請求項１７のいずれかに記載の半導体装置が実装された回路基板。
【請求項１９】
請求項１４から請求項１７のいずれかに記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、配線基板、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置のパッケージの一形態として知られているＴ−ＢＧＡ（Tape  Ball  Grid  Array）や、Fan-Out型又はFan-In/Out  型ＣＳＰでは、パッケージサイズがチップサイズよりもわずかに大きくなっている。この形態の半導体装置では、フレキシブル基板が使用され、フレキシブル基板の半導体チップからはみ出した部分にもハンダボールが設けられている。そして、ハンダボールの平坦性（Coplanarity）を確保するためにスティフナを貼り付けることが多かった。
【０００３】
しかしながら、スティフナは、剛性や加工性などを考慮してステンレス鋼が採用されていて高価であるのみならず、必要なときだけに別部材で調達しなければならないものであった。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、高価なスティフナを省略でき、実装組立工程で使用される部材を活用して平坦性を確保できる半導体装置及びその製造方法、配線基板、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、第１領域と前記第１領域の隣の第２領域とを含み配線パターンが形成された基板と、半導体チップと、を用意する第１工程と、
前記第１領域に前記半導体チップを搭載する第２工程と、
前記第１及び第２の領域が接続されたままで、前記第１領域における前記半導体チップの搭載領域を除く部分に、前記第２領域を貼り付ける第３工程と、
前記第１領域における少なくとも前記半導体チップの搭載領域よりも外側に外部端子を設ける工程と、
を含む。
【０００６】
本発明によれば、基板の第１領域に半導体チップを搭載し、第２領域を第１領域に貼り付ける。これにより、第１領域における半導体チップの周囲の部分が第２領域によって補強され、外部端子の平坦性が確保される。また、第１及び第２領域は、いずれも実装組立工程で使用される基板から構成されるので、高価なスティフナを用意しなくてもよい。さらに、第２領域は、第１領域と接続されたままで第１領域に貼り付けられるので、その作業性に優れている。なお、本発明で、外部端子を設ける工程は、第３工程後に行うことが多いが、第３工程前に行ってもよい。
【０００７】
（２）この半導体装置の製造方法において、
前記基板の前記第２領域には、前記半導体チップの外形以上の大きさの穴が形成されており、
前記第３工程で、前記穴に前記半導体チップを挿通して、前記第２領域を前記第１領域に貼り付けてもよい。
【０００８】
こうすることで、第１領域における半導体チップの周囲の部分に、簡単に第２領域を貼り付けることができる。
【０００９】
（３）この半導体装置の製造方法において、
前記基板には、前記第１領域と第２領域との間に、少なくとも１つのスリットが形成されていてもよい。
【００１０】
スリットを形成しておくことで、第１領域と第２領域の間を折り曲げやすくなる。
【００１１】
（４）この半導体装置の製造方法において、
前記基板には、前記スリットをまたいで前記第１及び第２の領域を接続する接続部材が形成されており、
前記第３工程前に、前記接続部材のみによって前記第１及び第２の領域が接続される状態で、前記第１及び第２領域のうち少なくとも第２領域の外形で、前記基板を打ち抜く工程を含んでもよい。
【００１２】
（５）この半導体装置の製造方法において、
前記接続部材は、前記配線パターンと同一部材で形成されていてもよい。
【００１３】
これによれば、配線パターンを形成するときに、同時に接続部材を形成することができる。
【００１４】
（６）この半導体装置の製造方法において、
前記第３工程後に、貼り合わされた前記第１及び第２の領域を打ち抜く工程を含んでもよい。
【００１５】
こうすることで、半導体装置の外形を整えることができる。
【００１６】
（７）この半導体装置の製造方法において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、長手方向に繰り返して並んでいてもよい。
【００１７】
（８）この半導体装置の製造方法において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、幅方向に並び、
前記第１領域及び第２領域のそれぞれは、長手方向に繰り返して並んでいてもよい。
【００１８】
これによれば、第１及び第２領域が、テープ状の基板の幅方向に並ぶので、無駄になる部分を減らすことができる。
【００１９】
（９）本発明に係る配線基板は、半導体チップが搭載される第１領域と、前記第１領域の隣の第２領域とを含む基板と、
前記基板に形成された配線パターンと、
を含み
前記基板の前記第２領域には、半導体チップの外形以上の大きさの穴が形成されており、
前記基板には、前記第１領域と第２領域との間に、少なくとも１つのスリットが形成されている。
【００２０】
本発明に係る配線基板を使用すれば、基板の第１領域に半導体チップを搭載し、第２領域を第１領域に貼り付け、第１領域における半導体チップの周囲の部分を第２領域によって補強し、外部端子の平坦性を確保することができる。第１及び第２領域は、いずれも基板から構成されるので、高価なスティフナを用意しなくてもよい。本発明では、基板にスリットが形成されているので、第１領域と第２領域の間を簡単に折り曲げて、両者を貼り付けることができる。
【００２１】
（１０）この配線基板において、
前記基板には、前記スリットをまたいで前記第１及び第２の領域を接続する接続部材が形成されていてもよい。
【００２２】
（１１）この配線基板において、
前記接続部材は、前記配線パターンと同一材料で形成されていてもよい。
【００２３】
これによれば、配線パターンを形成するときに、同時に接続部材を形成することができる。
【００２４】
（１２）この配線基板において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、長手方向に繰り返して並んでいてもよい。
【００２５】
（１３）この配線基板において、
前記基板は、テープ状をなし、
前記第１領域及び第２領域は、幅方向に並び、
前記第１領域及び第２領域のそれぞれは、長手方向に繰り返して並んでいてもよい。
【００２６】
（１４）本発明に係る半導体装置は、上記方法によって製造される。
【００２７】
（１５）本発明に係る半導体装置は、複数の電極が形成された半導体チップと、
配線パターンが形成されており、前記半導体チップが搭載された第１の基板と、
前記配線パターンに設けられた複数の外部端子と、
前記半導体チップを避けて前記第１の基板に貼り付けられ、前記第１の基板と同じ材料からなる第２の基板と、
前記第１の基板の端部と前記第２の基板の端部とを、屈曲した状態で接続する接続部材と、
を含む。
【００２８】
本発明によれば、第１の基板に半導体チップが搭載され、第２の基板が第１の基板に貼り付けれている。これにより、第１の基板における半導体チップの周囲の部分が第２の基板によって補強され、外部端子の平坦性が確保される。また、第１及び第２の基板は、いずれも同一材料で構成されるので、高価なスティフナを用意しなくてもよい。さらに、第１及び第２の基板は、屈曲した状態の接続部材で接続されているので、製造工程での作業性に優れている。
【００２９】
（１６）この半導体装置において、
前記第２の基板には導電箔が形成されており、
前記接続部材は、前記配線パターンの一部と前記導電箔とを電気的に接続してもよい。
【００３０】
こうすることで、例えば導電箔をＧＮＤプレーンとして利用し、半導体チップに入力される信号にノイズが入ることを減少させられる。
【００３１】
（１７）この半導体装置において、
前記配線パターン、導電箔及び接続部材は、同一材料で形成されていてもよい。
【００３２】
同一材料で形成することで、これらの製造工程が簡単なものになる。
【００３３】
（１８）この半導体装置において、
前記第１の基板には、複数の貫通孔が形成されており、前記貫通孔を介して前記配線パターンに前記外部端子が設けられ、前記外部端子は前記第１の基板における前記配線パターンが形成された面とは反対側の面から突出し、
前記第２の基板は、前記導電箔が形成された面を前記配線パターンに向けて、絶縁接着剤を介して、前記第１の基板に接着されていてもよい。
【００３４】
これによれば、絶縁接着剤を介して、配線パターンに近い位置に導電箔が設けられるので、ノイズを減少させる効果が高い。
【００３５】
（１９）本発明に係る回路基板には、上記半導体装置が実装されている。
【００３６】
（２０）本発明に係る電子機器は、上記半導体装置を有する。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。本発明に係る半導体装置のパッケージ形態は、Ｔ−ＢＧＡ（Tape  Ball  Grid  Array）を含むＢＧＡ（Ball  Grid  Array）、Ｔ−ＣＳＰ（Tape  Chip  Size／Scale  Package）を含むＣＳＰ（Chip  Size／Scale  Package）、ＴＡＢ接合技術を利用して更にパッケージ化したＴＣＰ（Tape  Carrier  Package）などのいずれが適用されてもよい。本発明に係る半導体装置の製造方法で、配線パターンと半導体チップの電極との接合方法として、ＴＡＢ（Tape  Automated  Bonding）、フリップチップボンディング、例えばＣＯＦ（Chip  On  Film）などのフェースダウンボンディング、異方性導電材料を使用したボンディングなどが挙げられる。
【００３８】
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係る配線基板を示す図である。また、図１〜図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図であり、図５は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。
【００３９】
配線基板は、基板１０と配線パターン２０とを含む。基板１０は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。基板１０として、多層基板やビルドアップ型基板を用いても良い。基板１０の全体形状は特に限定されず、矩形、多角形、あるいは複数の矩形を組み合わせた形状のいずれであってもよい。基板１０の厚みは、その材質により決まることが多いが、これも限定されない。配線基板は、ＴＡＢ技術で使用されるテープキャリアやＦＰＣ（Flexible  Printed  Circuit）であってもよい。一般的なテープキャリアでは、デバイスホールが形成され、デバイスホールにインナーリードが突出しているが、デバイスホールの無いテープ状のフレキシブル基板を基板１０としてもよい。
【００４０】
以下に述べる全ての実施の形態では、耐熱性に優れるスーパーエンプラフィルム、ポリイミドフィルムなどが基板材料として最も適している。
【００４１】
基板１０は、第１領域１２と第２領域１４とを含む。第１領域１２は、半導体チップを搭載する領域であり、打ち抜かれて第１の基板４２（図５参照）となる。第２領域１４は、第１領域１２の隣に位置し、打ち抜かれて第２の基板４４（図５参照）となる。第２領域１４には、半導体チップ３０の外形以上の大きさの穴１６が形成されている。第１領域１２及び第２領域１４は接続された状態となっている。基板１０がテープ状をなす場合には、複数の第１領域１２と複数の第２領域１４とが、長手方向に沿って交互に形成されていてもよい。
【００４２】
基板１０における第１領域１２と第２領域１４との間には、少なくとも一つのスリット１１が形成されている。テープ状の基板１０の長手方向に沿って第１領域１２と第２領域とが並んでいる場合には、スリット１１は、基板１０の幅方向に延びる。スリット１１は、基板１０を第１領域１２と第２領域１４に分離しないで、両者の接続状態を維持する形状をなしている。
【００４３】
配線パターン２０は、銅で形成されることが多く、図１では詳細を省略して示してある。配線パターン２０は、第１領域１２に形成されている。配線パターン２０は、半導体チップ３０の複数の電極３２（図５参照）と、複数の外部端子４０とを接続するためのものである。配線パターン２０は、例えば電極３２が接合されるランド部２２（図５参照）と、外部端子４０が設けられるランド部２４（図５参照）と、を含んでもよい。基板１０の第１領域１２には、図５に示すように、複数の貫通孔１８が形成されている。貫通孔１８上に配線パターン２０の一部、例えばランド部２４が位置する。
【００４４】
スリット１１をまたいで、第１領域１２及び第２領域１４を接続する少なくとも１つの接続部材２６が、基板１０に形成されている。スリット１１が長く形成されている場合には、複数の接続部材２６を形成することが好ましい。接続部材２６は、配線パターン２０に接続されていてもよい。また、接続部材２６は、配線パターン２０と同じ材料で形成されていてもよい。すなわち、接続部材２６は、導電材料で形成されていてもよい。
【００４５】
また、スリット１１の幅は、後に、第２領域１４を第１領域１２に貼り合わせる時に第２領域１４に形成された穴１６と半導体チップ３０の位置合わせを行いやすいように、半導体チップ３０の厚さ以上とすることが好ましい。こうすることで、貼り合わせの位置合わせ時に、第２領域１４の動きの自由度が増し、位置合わせが容易になる。
【００４６】
第２領域１４には、導電箔２８が形成されている。導電箔２８は、第２領域１４に穴１６が形成されているときには、穴１６の周囲を囲んで形成してもよい。このとき、穴１６の端部をわずかに避けて導電箔２８を形成することで、穴１６の内側に導電箔２８が入り込むことを防ぐことができる。穴１６の内側には、図５に示すように半導体チップ３０が位置する（図５参照）。穴１６の端部をさけて導電箔２８を形成することで、半導体チップ３０と導電箔２８との接触を防ぐことができる。導電箔２８は、接続部材２６に接続されていてもよい。接続部材２６が導電材料で形成されている場合に、接続部材２６を介して、導電箔２８と配線パターン２０の一部とを電気的に接続してもよい。例えば、配線パターン２０のうち、ＧＮＤに接続される部分を導電箔２８に接続してもよい。この点に関しては、以下に述べる実施の形態でも同様である。こうすることで、導電箔２８がＧＮＤプレーンとなる。また、配線パターン２０、導電部材２６及び導電箔２８を同一材料で形成してもよい。これらの上に、相互の絶縁性確保、耐湿信頼性の向上を目的として、絶縁材料として、ソルダレジスト等の樹脂膜を形成してもよい。
【００４７】
なお、配線パターン２０には、ニッケル、金、ハンダ又はスズなどのメッキを施すことが多い。メッキを施すことで、導電性が確保される。具体的には、配線パターン２０と半導体チップ３０の電極との接合や、配線パターン２０と外部端子４０との接合が良好になり、表面の酸化が防止され、電気的な接続抵抗が低下する。メッキを施す場合には、メッキリード２９が基板１０に形成されている。メッキリード２９は、配線パターン２０の全てに電気的に接続されている。また、導電箔２８が導電部材２６に電気的に接続されており、導電部材２６が配線パターン２０に電気的に接続されている場合には、導電部材２６及び導電箔２８にもメッキを施してもよい。
【００４８】
本実施の形態に係る配線基板は、上記のように形成されており、以下、この配線基板を使用した半導体装置の製造方法について説明する。
【００４９】
（第１工程）
図１に示す配線基板と、半導体チップ３０（図５参照）とを用意する。半導体チップ３０は、その平面形状が矩形（正方形又は長方形）である場合には、少なくとも一辺（多くの場合、対向する二辺又は四辺）に沿って、半導体チップ３０の一方の面（能動面）に複数の電極３２が形成されている。あるいは、半導体チップ３０の一方の面の中央に複数の電極３２を一列に並べてもよい。図１に示す電極３２は、アルミニウムなどのパッドと、ハンダボール、金ワイヤーボール、金メッキなどからなるバンプと、を含む。パッドとバンプとの間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。あるいは、バンプを無くしてパッドだけで電極３２を構成してもよい。
【００５０】
（第２工程）
図２に示すように、半導体チップ３０を、基板１０の第１領域１２に搭載する。また、半導体チップ３０を第１領域１２に実装して、半導体チップ３０の電極３２（図５参照）と、配線パターン２０とを電気的に接続する。実装方法は、フェースアップボンディングであってもフェースダウンボンディングであってもよい。フェースアップボンディングでは、半導体チップ３０の電極３２と配線パターン２０は、ワイヤーボンディングで接続され、その後半導体チップ３０の実装部は樹脂で覆われることが多い。フェースダウンで実装される場合は、導電樹脂ペーストによるもの、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの方法があり、そのいずれの方法を用いてもよい。図５に示す半導体装置は、異方性導電材料３４を使用して半導体チップ３０がフェースダウンボンディングされたものである。
【００５１】
異方性導電材料３４は、接着剤（バインダ）に導電粒子（導電フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電材料３４は、予めシート状に形成されてから基板１０に貼り付けてもよく、あるいは液状のまま基板１０に設けてもよい。なお、異方性導電材料３４の接着剤として、熱硬化性の接着剤が使用されることが多い。異方性導電材料３４は、少なくとも配線パターン２０における半導体チップ３０とのボンディング部上に設けられる。あるいは、基板１０の第１領域１２の全体を覆うように異方性導電材料３４を設けてもよい。異方性導電材料３４は、電極３２と配線パターン２０との間で押しつぶされて、導電粒子によって両者間での電気的導通を図るようになっている。
【００５２】
また、基板１０を打ち抜く工程を含んでもよい。その場合、第１領域１２及び第２領域１４の接続状態を維持できる位置で基板１０を打ち抜く。例えば、図２に示す打ち抜き位置３６で基板１０を打ち抜いてもよい。打ち抜き位置３６は、第１領域１２及び第２領域１４のうち、少なくとも第２領域１４の外形位置である。接続部材２６だけによって、第１及び第２領域１２、１４が接続されていてもよい。基板１０にスリット１１が形成されている場合には、打ち抜き位置３６は、図２に示すようにスリット１１の少なくとも一部を通る位置であってもよい。これによれば、スリット１１の少なくともを利用して打ち抜きが行われる。接続部材２６が形成されていない場合には、スリット１１を避けて打ち抜きを行って、第１領域１２及び第２領域１４の接続状態を維持する。なお、この打ち抜き工程は、半導体チップ３０の搭載工程後であることが好ましいが、その搭載工程前であってもよい。
【００５３】
（第３工程）
図４に示すように、第１領域１２及び第２領域１４が接続されたままで、第１領域１２における半導体チップ３０の搭載領域を除く部分に、第２領域１４を貼り付ける。例えば、第１領域１２における配線パターン２０が形成された面と、第２領域１４における導電箔２８が形成された面とを対向させて、両者を貼り合わせる。このとき、接続部材２６は屈曲した状態となる。第２領域１４に形成された穴１６には、半導体チップ３０が挿通される。半導体チップ３０のボンディングに異方性導電材料３４が使用されるときには、第１領域１２における半導体チップ３０よりも外側の部分にも異方性導電材料３４を設けておき、これを、第１領域１２と第２領域１４との接着に使用してもよい。あるいは、接着剤を使用して第１領域１２及び第２領域１４を接着してもよい。接着剤は絶縁接着剤であることが好ましい。本実施の形態では、第１領域１２及び第２領域１４を接続したままで、第１領域１２及び第２領域１４を貼り合わせるので、部材がバラバラにならないため作業性がよい。
【００５４】
（外部端子を設ける工程）
図５に示すように、第１領域１２における半導体チップ３０の搭載領域よりも外側に外部端子４０を設ける。この工程は、上記第３工程後に行ってもよいが、その前に行ってもよい。また、この工程では、外部端子４０を、第１領域１２における半導体チップ３０の搭載領域の外側とともに搭載領域内にも設けてもよい。ハンダボールを外部端子４０としてもよい。あるいは、配線パターン２０の一部を貫通孔１８の内部で屈曲させて外部端子４０を形成してもよい。図５に示す例では、基板１０の第１領域１２の一方の面に配線パターン２０が形成されており、貫通孔１８を通して外部端子４０が配線パターン２０上に設けられている。そして、基板１０の第１領域１２の他方の面から外部端子４０が突出する。
【００５５】
（その他の工程）
第３工程が終了すると、図４に示すように基板１０から接続部材２６が屈曲した状態で露出する場合がある。その場合に、必要であれば接続部材２６を切断して除去してもよい。あるいは、基板１０の第１領域１２及び第２領域１４を、さらに打ち抜いてもよい。これによって、半導体装置のパッケージの外形を整えることができる。
【００５６】
以上の工程によって半導体装置を製造することができる。図５に示す半導体は、半導体チップ３０と、第１の基板４２と、第２の基板４４と、外部端子４０と、屈曲した接続部材２６と、を含む。第１の基板４２は、上述した基板１０の第１領域１２が打ち抜かれて形成されたものである。第２の基板４４は、上述した基板１０の第２領域１４が打ち抜かれて形成されたものである。第１領域１２及び第２領域１４の外形形状位置に、予めスリットを入れておき、最終的にそれらのスリット間のみ打ち抜くようにしてもよい。こうすれば、外形全体の打ち抜きに比べて打ち抜き量が減り、外形打ち抜き金型を安価にまた長寿命にすることができる。その他の構成は、配線基板及び半導体装置の製造方法で説明した通りである。これらの構成は、以下に述べる実施の形態でも共通である。
【００５７】
本実施の形態に係る半導体装置によれば、第１の基板４２に半導体チップ３０が搭載され、第１の基板４２における半導体チップ３０よりも外側の部分に外部端子４０が設けられている。また、第１の基板４２における半導体チップ３０を避ける部分には第２の基板４４が貼り付けられている。したがって、第２の基板４４がスティフナと同等の機能を果たすので、外部端子４０の平坦性を確保することができる。
【００５８】
また、第１の基板４２に形成された配線パターン２０と、第２の基板４４に形成された導電箔２８とが、接続部材２６を介して接続されている。配線パターン２０と導電箔２８とは接着剤で接着されている。この接着剤は絶縁接着剤であることが好ましく、配線パターン２０と導電箔２８との間の電気的導通が遮断されるのであれば、異方性導電材料であってもよい。また、配線パターン２０と導電箔２８との間の絶縁性を確保するために、すくなくとも一方の表面にソルダーレジストなどの絶縁樹脂層を予め形成しておいてもよい。このように、絶縁材料を介して、配線パターン２０上に導電箔２８が形成されているので、導電箔２８が配線パターン２０におけるＧＮＤ電位の部分に接続されていれば、導電箔２８によってノイズを遮断することができる。
【００５９】
本実施の形態及び以下の実施の形態で述べる本発明に係る半導体装置は、次のような形態であってもよい。
【００６０】
（１）本発明に係る半導体装置の他の形態は、
第１の基板における配線パターンが形成された面に半導体チップが搭載され、半導体チップの電極と配線パターンとがワイヤで接続されたものである。
【００６１】
これは、ワイヤボンディング型の半導体装置であって、例えばＣＳＰの一形態である場合もある。その製造方法は、半導体チップの電極と配線パターンとをワイヤで接続する工程を含む。
【００６２】
（２）本発明に係る半導体装置の他の形態は、
半導体チップと第１の基板とが間隔をあけて位置し、
第１の基板に、配線パターンに接続されているとともに第１の基板の端部から突出するリードが設けられ、
リードが、屈曲して半導体チップの電極に接続されたものである。
【００６３】
この半導体装置もＣＳＰの一形態である場合もある。なお、第１の基板と半導体チップとの間には、隙間をあけて、樹脂を充填してもよい。
【００６４】
その製造方法は、半導体チップの電極とリードと接続する工程と、を含む。なお、リードの接続には、シングルポイントボンディングを適用してもよい。
【００６５】
（３）本発明に係る半導体装置の他の形態は、
第１の基板にはデバイスホールが形成され、
配線パターンは、第１の基板からデバイスホール内に突出（オーバーハング）するインナーリードをさらに含み、半導体チップの電極とインナーリードとが接続されたものである。
【００６６】
この半導体装置は、Ｔ−ＢＧＡ（Tape−Ball  Grid  Array）の一形態である場合もある。その製造方法は、半導体チップの電極とインナーリードと接続する工程と、を含む。この製造方法には、ＴＡＢ技術を適用することができる。
【００６７】
（第２の実施の形態）
図６は、本発明を適用した第２の実施の形態に係る配線基板を示す図である。同図に示す配線基板は、基板５０に複数のスリット５２が形成されている点で、図１に示す配線基板と異なり、その他の構成は図１に示す配線基板と同じであり、この配線基板を使用した半導体装置の製造方法についても第１の実施の形態で説明した内容を適用することができる。なお、図６には、配線パターンの図示を省略してある。複数のスリット５２は、一直線上に並んで形成されている。また、基板５０がテープ状をなす場合には、スリット５２は、長手方向と直角な方向、すなわち幅方向に延びて形成されている。本実施の形態でも、第１の実施の形態と同じ効果を達成することができる。
【００６８】
（第３の実施の形態）
図７は、本発明を適用した第３の実施の形態に係る配線基板を示す図である。同図に示す配線基板は、テープ状の基板６０を含む。基板６０の第１及び第２領域６２、６４は、基板６０の幅方向に並んでいる。こうすることで、無駄になって廃棄される部分を減らして、基板６０を効率的に使用することができる。基板６０の第２領域６４には、第１の実施の形態と同様に穴６６を形成してもよい。また、複数の第１及び第２領域６２、６４を、基板６０の長手方向に繰り返して形成してもよい。また、第１領域６２と第２領域６４との間に形成されるスリット６８は、基板６０の長手方向に延びて形成されている。なお、図７には、配線パターン及び接続部材の図示を省略してある。
【００６９】
その他の構成は図１に示す配線基板と同じであり、この配線基板を使用した半導体装置の製造方法についても第１の実施の形態で説明した内容を適用することができる。
【００７０】
以上述べてきた形態以外にも、基板がフレキシブルな場合（例えば薄いポリイミドフィルムの場合）、第１領域と第２領域の間のスリットは必ずしも必要ではなく、基板自身のフレキシブル性を利用して、折り曲げる構成としてもよい。
【００７１】
図８には、本発明を適用した半導体装置１１００を実装した回路基板１０００が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置の外部端子とを機械的に接続することでそれらの電気的導通を図る。
【００７２】
そして、本発明を適用した半導体装置を備える電子機器又は上記回路基板を備える電子機器として、図９には、ノート型パーソナルコンピュータ１２００が示されている。
【００７３】
なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）の電極にバンプを形成することもできる。このような電子素子から製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。
【図６】図６は、本発明を適用した第２の実施の形態に係る配線基板を示す図である。
【図７】図７は、本発明を適用した第３の実施の形態に係る配線基板を示す図である。
【図８】図８は、本発明の実施の形態に係る回路基板を示す図である。
【図９】図９は、本発明に係る半導体装置又は回路基板を備える電子機器を示す図である。
【符号の説明】
１０  基板
１１  スリット
１２  第１領域
１４  第２領域
１６  穴
２０  配線パターン
２６  接続部材
２８  導電箔
３０  半導体チップ
４０  外部端子
【図１】
0003714388.tif 000002
【図２】
0003714388.tif 000003
【図３】
0003714388.tif 000004
【図４】
0003714388.tif 000005
【図５】
0003714388.tif 000006
【図６】
0003714388.tif 000007
【図７】
0003714388.tif 000008
【図８】
0003714388.tif 000009
【図９】
0003714388.tif 000010