(57)【特許請求の範囲】
【請求項１】
絶縁性の２枚の基板を対向配置し、
一方の基板の対向面の表示部に複数のゲートライン及びドレインラインを互いに交差するように配置し、
前記ゲートラインとドレインラインとの各交差部に表示画素を形成して行列状に配置し、
前記対向面の周縁部に沿うように、少なくとも前記ゲートラインを駆動するゲートドライバー、前記ドレインラインを駆動するドレインドライバーを有する周辺駆動回路、及び表示画像の左右反転を行うための左右切り替え回路を配置し、
前記２枚の基板をシール材にて対向接着し、
前記シール材の注入孔から前記基板の間の空間に液晶を注入して前記シール材の注入孔を密閉した駆動回路内蔵型表示装置において、
前記基板が４角形状を有し、その１つの辺に前記注入孔を配置すると共に、前記注入孔を配置した辺に対して対向する辺に前記ドレインドライバー及び前記左右切り替え回路を配置し、
更に前記基板の注入孔を配置した辺に対して対向する辺に外部接続端子を形成したことを特徴とする駆動回路内蔵型液晶表示装置。
【請求項２】
前記注入孔を配置した辺にプリチャージ回路を配置したことを特徴とする請求項１記載の駆動回路内蔵型液晶表示装置。
【請求項３】
前記注入孔を配置した辺に対して隣接する辺の少なくとも一方の辺に前記ゲートドライバーを配置したことを特徴とする請求項１記載の駆動回路内蔵型液晶表示装置。
【請求項４】
絶縁性の２枚の基板を対向配置し、
一方の基板の対向面の表示部に複数のゲートライン及びドレインラインを互いに交差するように配置し、
前記ゲートラインとドレインラインとの各交差部に表示画素を形成して行列状に配置し、
前記対向面の周縁部に沿うように、少なくとも前記ゲートラインを駆動するゲートドライバーと前記ドレインラインを駆動するドレインドライバーを有する周辺駆動回路、及び表示画像の左右反転を行うための左右切り替え回路を配置し、
前記２枚の基板をシール材にて対向接着し、
前記シール材の注入孔から前記基板の間の空間に液晶を注入して前記シール材の注入孔を密閉した駆動回路内蔵型表示装置において、
前記基板が４角形状を有し、
前記基板の１つの辺に前記注入孔を配置して、前記１つの辺をその一方端から前記注入孔を含め前記注入孔の端部までの第１のエリアと、前記注入孔を含めず前記注入孔の端部から他方端までの第２のエリアとに分割し、
前記１つの辺の第２のエリアに前記ドレインドライバー及び前記左右切り替え回路を配置すると共に、前記基板の注入孔を配置した辺に対して対向する辺に外部接続端子を形成したことを特徴とする駆動回路内蔵型液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多結晶半導体層を用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を、表示部にマトリクス状に配置すると共に、周縁部にも薄膜トランジスタによる駆動回路を配置した、駆動回路内蔵型の表示装置に関する。
【０００２】
【従来の技術】
近年、ＴＦＴのチャネル層として多結晶（ポリ）シリコン（ｐ−Ｓｉ）を用いることによって、マトリクス表示部と周辺駆動回路とを同一基板上に形成した駆動回路内蔵型のＬＣＤが開発されている。この多結晶シリコン膜は、非晶質で堆積したシリコン膜をエキシマレーザアニール法によって加熱・溶融・再結晶化させることによって製造されるもので、多結晶化したシリコン膜によるＴＦＴは、非晶質のものに比べて駆動能力が高いことから駆動回路を構成するための素子として実用化することが可能になる。
【０００３】
図５は、この様なＬＣＤパネルの外観を示す平面図である。基板１中央の表示部２にゲートライン（ＧＬ）とドレインライン（ＤＬ）とがマトリクス状に配置され、その交差部にＴＦＴと画素容量等から成る表示画素３が配置される。表示部２の周辺には基板１の周縁部に沿うようにしてゲートドライバー４、ドレインドライバー５が配置され、基板１の周縁部の１辺に設けた接続端子６から各種の信号を伝達する電極配線７が各ドライバー回路へと延在する。尚、符号８はドレインライン（ＤＬ）のプリチャージドライバーを各々示している。
【０００４】
上記の基板１は対向配置された２枚の基板から成っており、その一方の基板の対向表面に、ＴＦＴ素子による表示画素３、ゲートドライバー４、ドレインドライバー５、等が配置され、他方の基板の対向表面にはカラーフィルタと遮光膜等が配置されている。そして、２枚の基板は基板１の周縁部を延在するシール材９によって間隔を保つように固着され、その隙間の空間に液晶が密閉・保持される。シール材９の一部は解放されており、この開口部１０から基板１の内部に液晶が注入（符号１１）され、注入後に封止剤１２によって開口部１０が密閉される。
【０００５】
これらのゲートドライバー４、及びドレインドライバー５は、ＴＦＴのＣＭＯＳ回路により構成されており、画素部のＴＦＴと同様、ｐ−Ｓｉを用いて同一基板上に一体的に形成されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、基板１内部に液晶を注入すると、注入孔１０の近傍に配置されたＴＦＴ（図５の符号１３）だけが他のＴＦＴに比べてしきい値Ｖｔの変動が大きく、これがドレインドライバー５の様な高速動作を行う回路の素子である場合には、回路動作に支障を来して表示装置の製造歩留まりを低下させるという欠点があった。
【０００７】
これは、基板１の内部に液晶を注入する際に、液晶材料内に極微量含まれる水分や不純物による電荷がＴＦＴ上の絶縁膜表面に蓄積されることに起因していると考えられる。即ち、注入孔１０近傍では液晶が注入されてから充満されるまでの期間中、液晶が流れ続けることからＴＦＴの上を通過する液晶の量も多くなり、これに比例して蓄積される電荷量も多くなってＴＦＴのバックチャネルを形成し、しきい値Ｖｔを変動させると考えられる。
【０００８】
【課題を解決するための手段】
本発明は、前述の課題に鑑みて成されたもので、絶縁性の２枚の基板を対向配置し、一方の基板の対向面の表示部に複数のゲートライン及びドレインラインを互いに交差するように配置し、前記ゲートラインとドレインラインとの各交差部に表示画素を形成して行列状に配置し、前記対向面の周縁部に沿うように、少なくとも前記ゲートラインを駆動するゲートドライバー、前記ドレインラインを駆動するドレインドライバーを有する周辺駆動回路、及び表示画像の左右反転を行うための左右切り替え回路を配置し、前記２枚の基板をシール材にて対向接着し、
前記シール材の注入孔から前記基板の間の空間に液晶を注入して前記シール材の注入孔を密閉した駆動回路内蔵型表示装置において、
前記基板が４角形状を有し、その１つの辺に前記注入孔を配置すると共に、前記注入孔を配置した辺に対して対向する辺に前記ドレインドライバー及び前記左右切り替え回路を配置し、更に前記基板の注入孔を配置した辺に対して対向する辺に外部接続端子を形成することにより、しきい値変動に起因する不具合の発生を防止することを骨子とするものである。
【０００９】
【発明の実施の形態】
以下に、本発明の一実施の形態を詳細に説明する。
図１は、本発明の液晶表示装置（ＬＣＤパネル）の構成を示す平面図である。基板２１は、石英又はノンアルカリガラスから成る２枚の透明基板を間隔を隔てて重ねたものであり、短辺（符号２２）×長辺（符号２３）が例えば４０ｍｍ×５４ｍｍの４角形を成している。基板２１の中央部分に表示部２４が設けられ、該表示部２４に走査信号が印加されるゲートラインＧＬと原画信号が印加されるドレインラインＤＬとがマトリクス状にほぼ同一ピッチで配置されている。ゲートラインＧＬとドレインラインＤＬとの交差部に、ポリシリコン半導体膜を活性層とするＴＦＴと、ＩＴＯ（Indium-Tin-Oxide）膜等から成る透明な表示電極、及び補助容量等から成る表示画素２５が配置されている。
【００１０】
基板２１の周縁部、即ち表示部２４の周辺には、基板２１の長辺２３の一辺に沿うようにしてＴＦＴのＣＭＯＳ回路から成るドレインドライバー２６や、各種制御回路（図示せず）が配置され、基板２１の短辺２２に沿うようにして同じくＴＦＴのＣＭＯＳ回路から成るゲートドライバー２７が対向する２辺に配置されている。基板２１の長辺２３の残る１辺には、ドレインラインＤＬをプリチャージするためのプリチャージドライバ２８が配置される。基板２１の長辺２３の１つには接続端子２９が配置される。接続端子２９からは各ドライバ回路に各種の信号と電源電圧を供給するためのアルミニウム電極配線３０が、基板２１の周縁部に沿うようにして延在している。これらの表示画素２４、ドライバー回路２６、２７、２８、接続端子２９、及びアルミニウム電極配線３０等は、２枚の基板のうち一方の基板の対向面側に設けられており、他方の基板の対向面側には、表示画素２４の表示電極に対応する位置にＲ、Ｇ、Ｂに各々対応するカラーフィルタが配置され、該カラーフィルタを除く領域にＬＣＤパネルの背面から照射されるバックライトの光が漏れないようにするためのブラックマトリクス（いずれも図示せず）が配置されている。
【００１１】
これらＴＦＴ等を形成した一方の基板とカラーフィルタ等を形成した他方の基板とは、基板２１周縁部を囲む幅０．８ｍｍ程度のシール剤３１によって例えば３〜８μｍの隙間を隔てるように重ね合わせて固着される。シール剤３１はプリチャージドライバ２８が配置された長辺２３の片隅で途切れており、途切れた箇所の一方の基板と他方の基板との間の開口部が液晶の注入孔３２となる。尚、シール剤３１はアルミニウム配線３０上に配置されてもよい。
【００１２】
シール剤３１にて固着された基板２１は、その注入孔３２から液晶材料が注入（符号３３）され、両者の隙間内に充填される。そして、注入孔３２をエポキシ系樹脂による封止剤３４で被うことによって内部に注入した液晶を密閉し、保持する。
図２はＬＣＤパネルの回路構成を示す回路図である。中央のマトリクス回路は表示部である。走査線であるゲートラインＧＬと信号線であるドレインラインＤＬが縦横に配置され、その交差部にはＴＦＴ（ＳＥ）が形成されている。ＴＦＴ（ＳＥ）には、液晶駆動用の画素容量ＬＣの一方の電極（表示電極）及び電荷保持用の補助容量ＳＣの一方の電極が接続されている。画素容量ＬＣの他方の電極（対向電極）は、液晶層を挟んで対向配置された別の基板上に全面的に形成された共通電極から成る。すなわち、画素容量ＬＣは表示電極により液晶及び共通電極が区画され、これにスイッチング用のＴＦＴ（ＳＥ）が接続されて表示画素が構成されている。
【００１３】
表示部の周辺には、ゲートラインＧＤに走査信号電圧を印加するゲートドライバー２７と、ドレインラインＤＬに画素信号電圧を印加するドレインドライバー２６が配置されている。ゲートドライバー２７は主に垂直シフトレジスタから成り、垂直クロック信号ＶＣＫ、その反転クロック信号＊ＶＣＫ、及び垂直スタートパルスＶＳＴが供給されている。ドレインドライバー２６は、主に水平シフトレジスタと、サンプリング用トランスファゲートよりなり、外部集積回路にて作成された原画信号ＶＤＳ、水平クロック信号ＨＣＫ、その反転クロック信号＊ＨＣＫ、及び水平スタートパルスＨＳＴが供給されている。
【００１４】
そして、走査信号に応じてゲートドライバー２７により１本のゲートラインＧＬが選択され、ＴＦＴ（ＳＥ）がＯＮし、ドレインドライバ２６により１本のドレインラインＤＬ（正確には、カラーＬＣＤであればＲ、Ｇ、Ｂ用の３本を同時選択する）が選択され、これら選択されたラインの交差部に位置する表示画素２５の画素容量（ＬＣ）に原画信号ＶＤＳを供給するようになっている。この時、ドレインドライバー２６は、１本のゲートライン（ＧＬ１）が選択されている１Ｈ期間内に、水平シフトレジスタによって表示領域２４の一方端のドレインラインＤＬ１から反対端のドレインラインＤＬｎまでを順に選択するという動作をする。その為、表示領域２４に全部でｎ組のドレインラインＤＬを配置したならば、１本のドレインラインＤＬの選択期間はゲートラインＧＬの選択期間の更に１／ｎ秒という極めて短い時間となる。従って、ドレインドライバー２６はゲートドライバー２７に比べて２桁程度高い周波数で動作しており、これが、ＴＦＴのしきい値Ｖｔの変動に対してドレインドライバー２６が特に影響を受け易い要因である。
【００１５】
また、図示していない制御回路には、ドレインラインＤＬ１からドレインラインＤＬｎへシフトレジストする場合と、ドレインラインＤＬ１からＤＬｎへシフトレジストする場合とを切り替えることで表示画像の左右反転を行うための左右切り替え回路を具備する場合がある。該左右切り替え回路で同じくしきい値Ｖｔの変動があると画像の切り替え不良を生じることがあるので、これも注入孔３２近傍には配置せず、ドレインドライバー２６の近傍に配置する。
【００１６】
そして、プリチャージ回路２８は、トランスファーゲートとバッファから成り、ドレインドライバー２６に入力される原画信号に近い信号をドレインドライバ２６の逆端からドレインラインＤＬに印加することで、ドレインラインの書き込みノイズを減少させる役割を持つ。この回路は表示品位を向上させるが、画素の動作とは直接には関わりがなく、しきい値Ｖｔの変動に対する許容度が高い。従って、ドレインドライバー２６と同じ不具合はなく、注入孔３２の近傍に配置する事が可能である。
【００１７】
図３は本発明の第２の実施の形態を示す図である。同じ箇所には同じ符号を伏して説明を省略する。第２の実施の形態は、製造コスト及び表示品位に応じてプリチャージ回路２８を設けていない場合を示す。駆動回路内蔵型液晶表示装置においては、表示画素２５を行列状に配置することから、少なくとも直交する２辺にドレインドライバー２６とゲートドライバー２７を配置する必然性がある。言い換えれば、残りの２辺には周辺駆動回路を配置せずに済む場合があるということである。この様に周辺駆動回路素子を配置しない空きの辺がある場合には、該空きの辺に注入孔３２を配置する。特に空きの辺が２辺ある場合には、それらが交差する角部近傍に配置する。空きの辺に配置することによって、注入孔３２から表示画素２５までの間に、周辺駆動回路を構成するＴＦＴ素子を配置せずに済むので、動作不良の発生もない。尚、表示画素２５自体も、しきい値Ｖｔの変動に対しては許容度が高い素子であるといえる。
【００１８】
図４は、本発明の第３の実施の形態を示す図である。同じ箇所には同じ符号を伏して説明を省略する。第１と第２の実施の形態が、注入孔３２を配置した辺に対して対向する辺にドレインドライバー２６を配置したのに対し、第３の実施の形態は同じ辺にドレインドライバー２６を配置したものである。但し、注入孔３２から注入された液晶がドレインドライバー２６をまたぐことがないように、注入孔３２をできるだけ隅に配置している。ここで、辺の一方の端部から注入孔３２を含める注入孔３２端部（図示符号４０）までを第１のエリア、注入孔３２を含めない注入孔３２の端部から辺の他方の端（図示符号４１）までを第２のエリアをしたときに、ドレインドライバ２６を第２のエリア４１内に配置するようにしている。ドレインドライバ２６の端はパターンが許可する範囲で、できるだけ注入孔３２からは遠ざける。斯かる配置であれば。注入された液晶（符号３３）はドレインドライバー２６の側部を迂回して表示部２４に注入され、直接的にはドレインドライバー２６の上方を通過しないので、しきい値Ｖｔが極端に変動するＴＦＴ素子が生じることもない。尚、符号３５は前述した左右切り替え回路を示している。
【００１９】
而して、以上に説明した本実施の形態によれば、以下の作用効果を得ることができる。
（１）液晶の注入孔３２を形成した辺に対して対向する辺にドレインドライバー２６を配置したことにより、ドレインドライバー２６を構成するＴＦＴの上方を通過する液晶の量を低減できる。これによって液晶中に含まれる不純物がＴＦＴ上方の絶縁膜表面にトラップされる蓄積量を低減できる。また、注入孔３２付近では断面積が小さいために注入時の液晶の流速が速いのに対して、注入孔３２から遠方では流速が遅くなるので、静電気による電荷の蓄積も少ない。これによって、ドレインドライバー２６を構成するＴＦＴにバックチャネルが形成されることを抑制し、しきい値Ｖｔの変動を防止できる。
（２）図１と図３の構成において、基板２１の終端部から、接続端子２９、アルミニウム配線３０、そしてドレインドライバー２６と順に配置することにより、無駄な領域を作らずにドレインドライバー２６を基板２１の端から例えば５ｍｍ以上離して配置することができる。ＴＦＴの製造プロセスにおけるエキシマレーザアニール工程はＴＦＴ活性層となる非晶質のシリコン薄膜を多結晶シリコン薄膜に結晶化させる工程であり、結晶化させたシリコン薄膜の結晶粒径を測定すると、基板２１の周縁部でばらつきが大きく基板２１中央付近でばらつきが小さいことが確認されている。従って、ＴＦＴ素子特性のばらつきに対して影響を受けやすいドレインドライバー２６を少しでも基板２１の中央に近づけた配置とすることにより、更に製造歩留まりの向上を見込むことができる。接続端子２９と注入孔３２とを同じ辺に配置した場合に基板２１のブレイキング（分割）工程で支障を来すことが報告されているので、本実施の形態の配置にとっては好都合となる。
【００２０】
尚、本発明では注入孔３２の向きが図１と図３の向きに限られるものではなく、例えば図１においてゲートドライバー２７が配置された短辺２２の、図面上方に注入孔を配置（図示符号４３）してもその効果を得ることができる。
【００２１】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、ドレインドライバー２６を構成するＴＦＴのしきい値Ｖｔのシフトに起因する製品不良を大幅に減じることができ、これによって製品の製造歩留まりを大幅に向上できる利点を有する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置を示す平面図である。
【図２】液晶表示装置の回路構成を示す回路図である。
【図３】本発明の第２の実施の形態を説明するための平面図である。
【図４】本発明の第３の実施の形態を説明するための平面図である。
【図５】従来の液晶表示装置を示す平面図である。
【符号の説明】
ＧＬ                    ゲートライン
ＤＬ                    ドレインライン
２１                    基板
２４                    表示部
２５                    表示画素
２６                    ドレインドライバー
２７                    ゲートドライバー
２８                    プリチャージドライバー
２９                    接続端子
３１                    シール剤
３２                    注入孔
【図１】
0003639416.tif 000002
【図２】
0003639416.tif 000003
【図３】
0003639416.tif 000004
【図４】
0003639416.tif 000005
【図５】
0003639416.tif 000006