(57)【特許請求の範囲】
【請求項１】
下部シリコン基板と、前記下部シリコン基板に形成された逆Ｔ字状のホールに埋没された分離絶縁層によって前記下部シリコン基板と電気的に分離された上部シリコンパターンと、前記上部シリコンパターン上に形成されたゲート絶縁膜及びゲート電極と、前記ゲート電極を中心として上部シリコンパターンに形成されたソース及びドレイン領域とその間のチャンネル領域と、前記下部シリコン基板と上部シリコンパターンを電気的にコンタクトするように前記チャンネル領域の下部に形成されたシリコン層とを含んでなり、
前記シリコン層は、多孔性シリコン層であることを特徴とする部分的なＳＯＩ構造を有する半導体素子。
【請求項２】
前記上部シリコンパターン下部の分離絶縁層には空気層が形成されていることを特徴とする請求項１に記載の部分的なＳＯＩ構造を有する半導体素子。
【請求項３】
前記上部シリコンパターンは、単結晶シリコン層であることを特徴とする請求項１に記載の部分的なＳＯＩ構造を有する半導体素子。
【請求項４】
下部シリコン基板上に前記下部シリコン基板を露出させるホールを有する多孔性シリコンパターン及び上部シリコンパターンを形成する段階と、前記多孔性シリコンパターンの一部をエッチングして逆Ｔ字状のホール及び前記上部シリコンパターンの下部にアンダーカットされた多孔性シリコンパターンを形成すると同時に、前記多孔性シリコンパターンとして前記下部シリコン基板と前記上部シリコンパターンとを電気的に部分コンタクトする段階と、前記逆Ｔ字状のホールを埋め込む分離絶縁層を形成して前記下部シリコン基板と上部シリコンパターンとを電気的に分離する段階と、前記上部シリコンパターン上にゲート絶縁膜及びゲート電極を形成し、前記上部シリコンパターンにソース及びドレイン領域を形成する段階とを含むことを特徴とする部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項５】
前記ホールを有する多孔性シリコンパターン及び上部シリコンパターンを形成する段階は、前記下部シリコン基板上に多孔性シリコン層を形成する段階と、前記多孔性シリコン層上に上部シリコン層を形成する段階と、前記上部シリコン層上にマスクパターンを形成する段階と、前記マスクパターンをマスクとして前記上部シリコン層及び多孔性シリコン層を順次エッチングする段階とを含んでなることを特徴とする請求項４に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項６】
前記多孔性シリコン層を形成する段階は、前記下部シリコン基板上に不純物の含まれたシリコン層を形成する段階と、前記不純物の含まれたシリコン層からシリコンを抽出する段階とからなることを特徴とする請求項５に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項７】
前記分離絶縁層を形成する段階は、前記逆Ｔ字状のホールを埋め込む絶縁層を形成する段階と、前記絶縁層をエッチングして平坦化させると同時に、前記マスクパターンを除去する段階とからなることを特徴とする請求項５に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項８】
前記逆Ｔ字状のホールを形成する段階後に、前記逆Ｔ字状のホールの全面に熱酸化層を形成する段階をさらに含むことを特徴とする請求項４に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項９】
前記分離絶縁層の形成に際して、前記アンダーカットされた多孔性シリコン層と隣接した上部シリコン層パターンの下部に空気層が形成されることを特徴とする請求項４に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項１０】
前記アンダーカットされた多孔性シリコンパターンは、前記多孔性シリコンパターンを等方性エッチングして得られることを特徴とする請求項４に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項１１】
下部シリコン基板に前記下部シリコン基板の第１部分を露出させる多孔性シリコン層を形成する段階と、前記多孔性シリコン層及び下部シリコン基板上に上部シリコン層を形成する段階と、前記上部シリコン層及び多孔性シリコン層をパターニングして前記多孔性シリコン層下部の下部シリコン基板の第２部分を露出させるホールを有する上部シリコンパターン及び多孔性シリコンパターンを形成する段階と、前記多孔性シリコンパターンを除去して逆Ｔ字状のホールを形成すると同時に、前記上部シリコンパターン及び下部シリコン基板を前記第１部分を通じて電気的に部分コンタクトする段階と、前記逆Ｔ字状のホールを埋め込む分離絶縁層を形成して、前記下部シリコン基板と上部シリコンパターンとを電気的に分離する段階と、前記上部シリコンパターン上にゲート絶縁膜及びゲート電極を形成し、前記上部シリコンパターンにソース及びドレイン領域を形成する段階とを含むことを特徴とする部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項１２】
前記多孔性シリコン層を形成する段階は、前記下部シリコン基板上に第１マスクパターンを形成する段階と、前記第１マスクパターンをマスクとして前記下部シリコン基板の全面に不純物をイオン注入して選択的に不純物領域を形成する段階と、前記不純物領域からシリコンを抽出して多孔性シリコン層を形成する段階と、前記第１マスクパターンを除去する段階とからなることを特徴とする請求項１１に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項１３】
前記逆Ｔ字状のホールを形成する段階後に、前記逆Ｔ字状のホールの全面に熱酸化層を形成する段階をさらに含むことを特徴とする請求項１１に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項１４】
前記上部シリコンパターン及び多孔性シリコンパターンを形成する段階は、前記上部シリコン層上に前記多孔性シリコン層の上部部分を露出させる第２マスクパターンを形成する段階と、前記第２マスクパターンをマスクとして前記上部シリコン層及び多孔性シリコン層を順次エッチングする段階とからなることを特徴とする請求項１１に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項１５】
前記分離絶縁層を形成する段階は、前記逆Ｔ字状のホールを埋め込む絶縁層を形成する段階と、前記絶縁層を平坦化させると同時に、前記第２マスクパターンを除去する段階とからなることを特徴とする請求項１４に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【請求項１６】
前記分離絶縁層の形成に際して、上部シリコン層パターンの下部に空気層が形成されることを特徴とする請求項１１に記載の部分的なＳＯＩ構造を有する半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に係り、より詳細には、部分的なＳＯＩ（ｑｕａｓｉ−ＳＯＩ）構造を有する半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子はシリコン基板を広く用いている。しかし、このようなシリコン基板はソース及びドレイン領域を浅く形成し難く、かつ、シリコン基板との接合面に形成される寄生接合容量を減らし難いため、動作速度を改善し難い。
【０００３】
この理由から、ＳＯＩ構造を有する半導体素子が提案されるようになった。前記ＳＯＩ構造の半導体素子は、単位素子が形成されるシリコン層が絶縁層を用いて下部シリコン基板と電気的に完全に分離される構造を持っている。これにより、ＩＣチップ内に形成された単位素子間に現れる容量性結合が減る利点がある。このようなＳＯＩ構造の半導体素子はスレショルド傾斜が大きく、しかも２Ｖ以下の低電圧下でも素子特性の低下があまり起こらない長所を有する。特に、薄膜のＳＯＩ素子は短チャンネル効果の減少、サブ-スレショルドスイングの向上、高い移動度、及びホット-キャリア効果の減少等、既存の半導体素子に比べて優れた特性を有する。
【０００４】
しかし、ＳＯＩ構造の半導体素子は、既存の半導体素子とは異なって活性領域がシリコン基板から隔離されてボディコンタクトが形成されないため、フローティングボディ効果が発生する。フローティングボディ効果とは、素子の作動時にフローティングされたボディに過度電荷が蓄積され、これにより寄生バイポーラ-誘導ブレーキダウン及びラッチアップなどの現象が引き起こされることを言う。
【０００５】
前記問題点を解決するために、活性領域の下部に部分的にコンタクトホールを掘って過度電荷を引き出せるようにボディコンタクトを形成する部分的なＳＯＩ構造を有する半導体素子が提案されている。
【０００６】
図１は、従来の部分的なＳＯＩ構造を有する半導体素子を示す図である。
具体的に、従来の部分的なＳＯＩ構造を有する半導体素子は、ソース領域３及びドレイン領域５の下部に酸化層１０を形成して下部シリコン基板１と絶縁させ、チャンネル領域の下部のボディ領域はオープンされて下部シリコン基板１と絶縁されないため、バルク素子のような方式によりボディコンタクトの形成が可能になる。図１中、参照番号２、７及び９は各々フィールド酸化膜、ゲート酸化膜及びゲート電極を表わす。
【０００７】
ところが、従来の部分的なＳＯＩ構造を有する半導体素子の酸化層１０は、ゲート電極９をマスクとして酸素イオンをイオン注入した後、高温の熱処理を通じて作られる。このため、従来の部分的なＳＯＩ構造を有する半導体素子は、イオン注入及び熱処理によりゲート酸化膜７やチャンネル領域のイオン注入状態が影響を受けるため、実際に素子の製作に適用し難いという短所がある。
【０００８】
【発明が解決しようとする課題】
本発明は上記事情に鑑みて成されたものであり、その目的は、従来の問題点を解決しながらも、フローティングボディ効果を抑制できるボディコンタクトを具備する部分的なＳＯＩ構造を有する半導体素子を提供する所にある。
また、本発明の他の目的は、前記部分的なＳＯＩ構造を有する半導体素子を製造するのに適した方法を提供する所にある。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、本発明の部分的なＳＯＩ構造を有する半導体素子は、下部シリコン基板と、前記下部シリコン基板に形成された逆Ｔ字状のホールに埋没された分離絶縁層によって前記下部シリコン基板と電気的に分離された上部シリコンパターンとを含む。前記上部シリコンパターン上にはゲート絶縁膜及びゲート電極が形成されており、前記ゲート電極を中心として上部シリコンパターンにはソース及びドレイン領域とその間のチャンネル領域が形成されている。また、前記チャンネル領域の下部にはシリコン層または多孔性シリコン層が形成されて前記下部シリコン基板と上部シリコンパターンとを電気的に部分コンタクトする。また、前記上部シリコンパターン下部の分離絶縁層には空気層が形成されていることもできる。
【００１０】
前記他の目的を達成するために、本発明は、下部シリコン基板上に前記下部シリコン基板を露出させるホールを有する多孔性シリコンパターン及び上部シリコンパターンを形成する。次に、前記多孔性シリコンパターンの一部をエッチングして逆Ｔ字状のホール及び前記上部シリコンパターンの下部にアンダーカットされた多孔性シリコンパターンを形成すると同時に、前記下部シリコン基板と前記上部シリコンパターンとを電気的に部分コンタクトする。前記逆Ｔ字状のホールを埋め込む分離絶縁層を形成して前記下部シリコン基板と上部シリコンパターンとを電気的に分離する。次に、前記上部シリコンパターン上にゲート絶縁膜及びゲート電極を形成し、前記上部シリコンパターンにソース及びドレイン領域を形成して部分的なＳＯＩ構造を有する半導体素子を製造する.
【００１１】
前記ホールを有する多孔性シリコンパターン及び上部シリコンパターンは、前記下部シリコン基板上に多孔性シリコン層、上部シリコン層及びマスクパターンを順次形成した後に前記マスクパターンをマスクとして前記上部シリコン層及び多孔性シリコン層を順次エッチングして作られる。そして、前記多孔性シリコン層は前記下部シリコン基板上に不純物の含まれたシリコン層を形成した後に前記不純物の含まれたシリコン層からシリコンを抽出して作られる。
【００１２】
前記分離絶縁層は、前記逆Ｔ字状のホールを埋め込む絶縁層を形成した後に前記絶縁層を平坦化させると同時に、前記マスクパターンを除去して形成される。前記逆Ｔ字状のホールを形成した後に前記逆Ｔ字状のホールの全面に熱酸化層を形成することができる。前記分離絶縁層の形成に際して、前記アンダーカットされた多孔性シリコン層と隣接した上部シリコン層パターンの下部には空気層が形成される場合がある。
【００１３】
また、本発明の他の実施形態によれば、本発明は、下部シリコン基板に前記下部シリコン基板の第１部分を露出させる多孔性シリコン層を形成した後に前記多孔性シリコン層及び下部シリコン基板上に上部シリコン層を形成する。前記上部シリコン層及び多孔性シリコン層をパターニングして前記多孔性シリコン層下部の下部シリコン基板の第２部分を露出させるホールを有する上部シリコンパターン及び多孔性シリコンパターンを形成する。次に、前記多孔性シリコンパターンを除去して逆Ｔ字状のホールを形成すると同時に、前記上部シリコンパターン及び下部シリコン基板を前記第１部分を通じて電気的に部分コンタクトする。次に、前記逆Ｔ字状のホールを埋め込む分離絶縁層を形成して前記下部シリコン基板と上部シリコンパターンとを電気的に分離する。そして、前記上部シリコンパターン上にゲート絶縁膜及びゲート電極を形成し、前記上部シリコンパターンにソース及びドレイン領域を形成して部分的なＳＯＩ構造を有する半導体素子を製造する。
【００１４】
前記多孔性シリコン層の形成段階は、前記下部シリコン基板上に第１マスクパターンを形成する段階と、前記第１マスクパターンをマスクとして前記下部シリコン基板の全面に不純物をイオン注入して選択的に不純物領域を形成する段階と、前記不純物領域からシリコンを抽出して多孔性シリコン層を形成する段階と、前記第１マスクパターンを除去する段階とからなる。
前記逆Ｔ字状のホールを形成した後に、前記逆Ｔ字状のホールの全面に熱酸化層をさらに形成することができる。前記上部シリコンパターン及び多孔性シリコンパターンは、前記上部シリコン層上に前記多孔性シリコン層の上部部分を露出させる第２マスクパターンを形成した後に、前記第２マスクパターンをマスクとして前記上部シリコン層及び多孔性シリコン層を順次エッチングして形成される。
【００１５】
前記分離絶縁層は前記逆Ｔ字状のホールを埋め込む絶縁層を形成した後に前記絶縁層を平坦化させると同時に、前記第２マスクパターンを除去して形成される。前記分離絶縁層の形成に際して、上部シリコン層パターンの下部に空気層がさらに形成される場合もある。
【００１６】
本発明の部分的なＳＯＩ構造を有する半導体素子は、上部シリコン層の下部に多孔性シリコン層またはシリコン層が形成されて下部シリコン基板と部分コンタクトする。これにより、別途の設計変更なしに一般的な半導体素子と同一のボディコンタクトが製作可能になる。
【００１７】
【発明の実施の形態】
以下、本発明の好ましい実施形態を詳細に説明する。
【００１８】
図２は、本発明の第１実施形態による部分的なＳＯＩ構造を有する半導体素子を示す断面図である。
【００１９】
図２を参照すれば、図２の部分的なＳＯＩ構造を有する半導体素子はソース領域３６／ドレイン領域３７とその間のチャンネル領域が形成された上部シリコン層２５ａが分離絶縁層３３ａによって分離されており、前記チャンネル領域の形成された上部シリコン層２５ａ上にゲート絶縁膜３８及びゲート電極３９が形成されている。そして、前記上部シリコン層２５ａは分離絶縁層３３ａによって下部シリコン基板２１、下部シリコン層と分離され、前記チャンネル領域の下部には多孔性シリコン層２３ｂが形成されている。こうなると、多孔性シリコン層２３ｂが下部シリコン層２１及び上部シリコン層２５ａを部分コンタクトする通路となり、その結果、一般的な半導体素子と同一のボディコンタクトの形成が可能になる。
【００２０】
さらに、本発明の部分的なＳＯＩ構造を有する半導体素子は、前記上部シリコン層２５ａの下部の分離絶縁層３３ａ内に空気層３５が形成されてＳＯＡ（Ｓｉｌｉｃｏｎ−Ｏｎ Ａｉｒ）構造が含まれる。こうなれば、通常のＳＯＩ半導体素子で用いられる分離絶縁層の酸化膜よりも空気層３５が誘電率が低いため、効率良い素子特性を得ることができる。
【００２１】
図３は、本発明の第２実施形態による部分的なＳＯＩ構造を有する半導体素子を示す断面図である。
図３を参照すれば、図３の部分的なＳＯＩ構造を有する半導体素子は、ソース領域６１／ドレイン領域６３とその間のチャンネル領域が形成された上部シリコン層４９ａが絶縁層５７ａによって分離されており、前記チャンネル領域の形成された上部シリコン層４９ａ上にゲート絶縁膜６５及びゲート電極６７が形成されている。そして、前記上部シリコン層４９ａは前記分離絶縁層５７ａによって下部シリコン基板４１、下部シリコン層と分離され、前記チャンネル領域の下部にはシリコン層４１ａが形成されて下部シリコン基板４１と接続される。こうなれば、シリコン層４１ａが下部シリコン基板４１と上部シリコン層４９ａとを部分コンタクトする通路となり、その結果、一般的な半導体素子と同一のボディコンタクトの形成が可能になる。
【００２２】
さらに、本発明の部分的なＳＯＩ構造を有する半導体素子は、前記上部シリコン層４９ａの下部の分離絶縁層５７ａ内に空気層５９が形成されてＳＯＡ構造が含まれる。こうなれば、通常のＳＯＩ半導体素子で用いられる絶縁層である酸化膜よりも空気層５９の誘電率が低いため、より効率良い素子特性を得ることができる。
【００２３】
図４ないし図９は、図２に示された本発明による部分的なＳＯＩ構造を有する半導体素子の製造方法を示す断面図である。
【００２４】
図４を参照すれば、下部シリコン基板２１（下部シリコン層）上に多孔性シリコン層２３をアノダイジング法により形成する。すなわち、前記下部シリコン基板２１上に不純物の含まれたシリコン層（図示せず）を形成した後、前記不純物の含まれたシリコン層からシリコンのみを抽出して前記多孔性シリコン層２３を形成する。
【００２５】
次に、前記多孔性シリコン層２３上にエピタクシー法を用いて単結晶の上部シリコン層２５を形成する。前記上部シリコン層２５上にマスクパターン２７を形成する。この実施形態において、前記マスクパターン２７は前記上部シリコン層２５上に窒化膜を形成した後、フォトリソグラフィ工程を用いて形成する。
【００２６】
図５を参照すれば、前記マスクパターン２７をマスクとして前記上部シリコン層２５及び多孔性シリコン層２３をエッチングして上部シリコンパターン２５ａ及び多孔性シリコンパターン２３ａを形成する。このとき、前記下部シリコン基板２１の表面及び前記多孔性シリコンパターン２３ａの側壁を露出させるホール２９が形成される。
【００２７】
図６を参照すれば、前記多孔性シリコンパターン２３ａをシリコンに対して高いエッチング選択比を有している希釈ＨＦ混合溶液を用いて等方性エッチングする。このとき、前記上部シリコンパターン２５ａの下部に前記多孔性シリコンパターン２３ａが残るようにエッチング量を調節してアンダーカットされた多孔性シリコンパターン２３ｂ及び前記下部シリコン基板２１の表面を露出させる逆Ｔ字状のホール３０を形成する。
【００２８】
図７を参照すれば、逆Ｔ字状のホール３０の表面を熱酸化させて熱酸化層３１を形成する。すなわち、熱酸化層３１は、アンダーカットされた多孔性シリコンパターン２３ｂ、上部シリコンパターン２５ａ及び下部シリコン基板２１の表面に形成される。
【００２９】
図８を参照すれば、前記熱酸化層３１の形成された下部シリコン基板２１の全面に前記逆Ｔ字状のホール３０を埋め込む絶縁層３３、例えば、酸化層を化学気相蒸着法を用いて形成する。このとき、逆Ｔ字状のホール３０を完全に埋込できず、前記上部シリコンパターン２５ａの下部には空気層３５が形成される。
【００３０】
図９を参照すれば、前記絶縁層３３を化学機械的な研磨などの方法により平坦化させて分離絶縁層３３ａを形成する。このとき、前記マスクパターン２７をも除去する。こうなれば、下部シリコン基板２１が上部シリコンパターン２５ａと分離絶縁層３３ａとして分離され、多孔性シリコン層２３ｂが上部シリコンパターン２５ａと下部シリコン層２１とを部分的にコンタクトする部分的なＳＯＩ構造が形成される。
【００３１】
次に、図２に示されたように、上部シリコンパターン２５ａ上にゲート絶縁膜３８及びゲート電極３９を形成し、前記上部シリコンパターン２５ａにソース及びドレイン領域３６、３７を形成すれば、部分的なＳＯＩ構造を有する半導体素子が完成される。特に、本発明の半導体素子には、図８の絶縁層３３の埋没時に空気層３５が形成されてＳＯＡ構造が含まれる。こうなれば、通常のＳＯＩ半導体素子で用いられる絶縁層の酸化膜よりも空気層３５の誘電率が低いため、より効率良い素子特性を得ることができる。
【００３２】
図１０ないし図１７は、図３に示された部分的なＳＯＩ構造を有する半導体素子の製造方法を示す断面図である。
【００３３】
図１０を参照すれば、Ｐ型シリコン基板４１（下部シリコン基板）上に第１マスクパターン４３を形成する。次に、前記第１マスクパターン４３をマスクとして下部シリコン基板４１の全面にＰ型不純物をイオン注入してＰ+不純物領域４５を形成する。この実施形態では、Ｐ型シリコン基板にＰ+領域を形成したが、Ｎ型シリコン基板にＮ+領域を形成することもできる。
【００３４】
図１１を参照すれば、先ず、前記第１マスクパターン４３を除去する。次に、第１実施形態で説明したように、前記不純物領域４５からシリコンのみを抽出して下部シリコン基板４１に選択的に多孔性シリコン層４７を形成する。すなわち、下部シリコン基板４１の第１領域４１ａを除いた部分に多孔性シリコン層４７が形成される。
【００３５】
図１２を参照すれば、前記多孔性シリコン層４７の形成された下部シリコン基板４１上にエピタクシー法を用いて単結晶の上部シリコン層４９を形成する。次に、前記上部シリコン層４９上に第２マスクパターン５１を形成する。この実施形態において、前記第２マスクパターン５１は前記上部シリコン層４９上に窒化膜を形成した後に、フォトリソグラフィ工程を用いて形成する。
【００３６】
図１３を参照すれば、前記第２マスクパターン５１をマスクとして前記上部シリコン層４９及び多孔性シリコン層４７をエッチングして、上部シリコンパターン４９ａ及び多孔性シリコンパターン４７ａを形成する。このとき、前記多孔性シリコン層４７下部の下部シリコン基板４１の第２領域４１ｂ及び前記多孔性シリコンパターン４７ａの側壁を露出させるホール５３が形成される。
【００３７】
図１４を参照すれば、前記多孔性シリコンパターン４７ａをシリコンに対して高いエッチング選択比を有している希釈ＨＦ混合溶液を用いて等方性エッチングして除去する。こうなれば、前記上部シリコンパターン４９ａの間に逆Ｔ字状のホール５２が形成される。
【００３８】
図１５を参照すれば、前記逆Ｔ字状のホール５２の表面を熱酸化して熱酸化層５５を形成する。すなわち、熱酸化層５３は下部シリコン基板４１の表面、上部シリコンパターン４９ａの側面及び下面上に形成される。
【００３９】
図１６を参照すれば、前記熱酸化層５５の形成された下部シリコン基板４１の全面に前記逆Ｔ字状のホール５２を埋没する絶縁層５７、例えば酸化膜を化学気相蒸着法を用いて形成する。このとき、逆Ｔ字状のホール５２を完全に埋込みできず、前記上部シリコンパターン４９ａの下部には空気層５９が形成される。
【００４０】
図１７を参照すれば、前記絶縁層５７を化学機械的な研磨などの方法により平坦化させて分離絶縁層５７ａを形成する。このとき、第２マスクパターン５１をも除去する。こうなれば、下部シリコン基板４１が分離絶縁層５７ａとして分離され、シリコン層４１ａが上部シリコンパターン４９ａと下部シリコン基板４１とを部分コンタクトする部分的なＳＯＩ構造が形成される。
【００４１】
次に、図３に示されたように、前記下部シリコン基板４１の上部シリコンパターン４９ａ上にゲート絶縁膜６５及びゲート電極６７を形成し、前記上部シリコンパターン４９ａにソース及びドレイン領域６１、６３を形成すれば、部分的なＳＯＩ構造を有する半導体素子が完成される。特に、本発明の半導体素子には図１６の絶縁層５７の埋没時に空気層５９が形成されてＳＯＡ構造が含まれる。こうなれば、通常のＳＯＩ半導体素子で用いられる絶縁層である酸化膜よりも空気層５９の誘電率が低いため、より効率良い素子特性を得ることができる。
【００４２】
【発明の効果】
以上述べたように、本発明の部分的なＳＯＩ構造を有する半導体素子は、上部シリコン層の下部に多孔性シリコン層またはシリコン層が形成されている。これにより、前記多孔性シリコン層またはシリコン層が下部シリコン基板と部分コンタクトする通路となり、その結果、別途の設計変更なしに一般的な半導体素子などのようなボディコンタクトの形成が可能になる。
【００４３】
以上、実施形態を通じて本発明を具体的に説明したが、本発明はこれに限定されるものではなく、本発明の技術的な思想内で当分野における通常の知識を有した者にとってその変形や改良が可能である。
【図面の簡単な説明】
【図１】  従来の部分的なＳＯＩ構造を有する半導体素子を示す図である。
【図２】  本発明の第１実施形態による部分的なＳＯＩ構造を有する半導体素子を示す断面図である。
【図３】  本発明の第２実施形態による部分的なＳＯＩ構造を有する半導体素子を示す断面図である。
【図４】  図２に示された本発明の部分的なＳＯＩ構造を有する半導体素子の製造方法を示すための断面図であって、第１の段階を示す図である。
【図５】  図４で示した段階の次の段階を示す断面図である。
【図６】  図５で示した段階の次の段階を示す断面図である。
【図７】  図６で示した段階の次の段階を示す断面図である。
【図８】  図７で示した段階の次の段階を示す断面図である。
【図９】  図８で示した段階の次の段階を示す断面図である。
【図１０】  図３に示された部分的なＳＯＩ構造を有する半導体素子の製造方法を示すための断面図であって、第１の段階を示す図である。
【図１１】  図１０で示した段階の次の段階を示す断面図である。
【図１２】  図１１で示した段階の次の段階を示す断面図である。
【図１３】  図１２で示した段階の次の段階を示す断面図である。
【図１４】  図１３で示した段階の次の段階を示す断面図である。
【図１５】  図１４で示した段階の次の段階を示す断面図である。
【図１６】  図１５で示した段階の次の段階を示す断面図である。
【図１７】  図１６で示した段階の次の段階を示す断面図である。
【符号の説明】
２１、４１  下部シリコン基板
２３、２３ｂ、４７  多孔性シリコン層
２５ａ、４９、４９ａ  上部シリコン層（上部シリコンパターン）
２７  マスクパターン
３０  ホール
３１  熱酸化層
３３、３３ａ、５７ａ  分離絶縁層
３５、５９  空気層
３６、６１  ソース領域
３７、６３  ドレイン領域
３８  ゲート絶縁膜
３９、６７  ゲート電極
４３  第１マスクパターン
４５  Ｐ+不純物領域
５１  第２マスクパターン
【図１】
0003678641.tif 000002
【図２】
0003678641.tif 000003
【図３】
0003678641.tif 000004
【図４】
0003678641.tif 000005
【図５】
0003678641.tif 000006
【図６】
0003678641.tif 000007
【図７】
0003678641.tif 000008
【図８】
0003678641.tif 000009
【図９】
0003678641.tif 000010
【図１０】
0003678641.tif 000011
【図１１】
0003678641.tif 000012
【図１２】
0003678641.tif 000013
【図１３】
0003678641.tif 000014
【図１４】
0003678641.tif 000015
【図１５】
0003678641.tif 000016
【図１６】
0003678641.tif 000017
【図１７】
0003678641.tif 000018