(57)【特許請求の範囲】
【請求項１】
スパイラル平面コイルと、絶縁体およびスパイラル平面コイルを挟み込む磁性体膜とを積層して構成される平面型磁気素子において、
前記スパイラル平面コイルの導体部を磁性体膜で覆ったことを特徴とする平面型磁気素子。
【請求項２】
スパイラル平面コイルと、絶縁体およびスパイラル平面コイルを挟み込む磁性体膜とを積層して構成される平面型磁気素子において、
前記スパイラル平面コイルの導体部を、この導体部よりも高い電気抵抗率膜で覆ったことを特徴とする平面型磁気素子。
【請求項３】
スパイラル平面コイルと、絶縁体およびスパイラル平面コイルを挟み込む磁性体膜とを積層して構成される平面型磁気素子において、
前記スパイラル平面コイルの導体部を、この導体部よりも高い電気抵抗率を持つ磁性体膜で覆ったことを特徴とする平面型磁気素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、サーフェイスマイクロマシーニング技術を活用することによって平面型に製作される薄膜インダクタ（平面型インダクタ）に関する。
【０００２】
【従来の技術】
図６に最も一般的なスパイラル形状の平面積層型インダクタの斜視図（ａ）および断面図（ｂ）を示す。
これは、シリコン等の下地基板（図示なし）上に絶縁膜を形成し、その上に下部磁性膜４、平面コイル３、絶縁膜２および上部磁性膜１を順に形成する、平面コイルを磁性膜で挟み込んだものであり、いわゆる平面積層型インダクタと言われる。また、磁性体がコイルよりも外側にあり、コイルが磁性体の中にあることから、外鉄型または内部コイル型インダクタと呼ばれる。
【０００３】
平面積層型インダクタとするのは、一般に、下記のような特徴を有することによるものと言える。
（１）フォトリソグラフィやめっき法を利用したサーフェイスマイクロマシーニング技術を適用することにより、小型，薄型で高い性能係数Ｑを持つ薄膜のインダクタを容易に形成することができ、小型の電源等への適用に有利である。
（２）また、スパイラル形状の平面積層型インダクタは、つづら折れ型等の他のインダクタに比べ、単位面積当たりのインダクタンス値を最も大きくできるため、小型，薄型化に適している。
【０００４】
ところで、上記のような構造の平面型インダクタは、使用する周波数帯域において、充分に高い性能係数Ｑ値を持つことが必要である。Ｑ値はコイルの抵抗をＲ、インダクタンスをＬ、駆動周波数をｆ、角速度をωとすると、
Ｑ＝ωＬ／Ｒ（ω＝２πｆ）
で表わされる。インダクタの性能を向上させるためには、性能係数Ｑの向上、すなわちコイル抵抗Ｒを小さくし、インダクタンスＬを大きくすることが必要である。
【０００５】
図７に、スパイラル形状の平面積層型インダクタのコイルの抵抗ＲとインダクタンスＬの周波数特性（計算値）を示す。図６に示すものと同様の構造で、全体の大きさは４ｍｍ角、ターン数７、平面コイル３の導体部の膜厚２７μｍ、上部磁性膜１および下部磁性膜４の膜厚をそれぞれ３μｍ、上部磁性膜１の下面から平面コイル３の導体部の下面までの間隔を１０μｍとしている。なお、上部磁性膜１と下部磁性膜４には、コバルト（Ｃｏ）系アモルファス磁性膜を使用している。また、平面コイル３の導体部の材質は銅（Ｃｕ）である。
図７から、高周波領域になるにつれてコイル抵抗Ｒ（●印）は急激に上昇しているのに対し、インダクタンスＬ（▲印）は低下することが分かるが、これが一般的なインダクタの周波数特性である。特に、コイル抵抗Ｒ（交流抵抗Ｒａｃ）は、直流抵抗Ｒｄｃが０．８Ωであるにもかかわらず、８００ＫＨｚで１Ω以上、８ＭＨｚで１０Ω以上と急激に増加している。
【０００６】
インダクタにおける損失は、鉄損と銅損に分けられる。鉄損は磁性膜中に発生する渦電流による損失である。一方、銅損は直流抵抗Ｒｄｃおよびコイル導体を垂直に鎖交する渡り磁束で渦電流が発生することによってもたらされるものである。
鉄損を低減する方法としては、高電気抵抗率の材料を用いたり、上部磁性膜１と下部磁性膜４を絶縁膜を挟んで多層構造にしたり、または、特開平６−７７０５５号に示されるように磁性体を分割する方法なども知られている。
【０００７】
図８はＣｏ系アモルファス磁性膜を使用し、図６と同じ形状のインダクタに、０．２Ａの実効電流を通電した場合の鉄損の周波数変化を示す。高周波領域で増加することを示している。
図９は上記と同様のインダクタにおける銅損の周波数変化である。
図９から明らかなように、高周波領域における抵抗の増加には、銅損の占める割合が非常に大きいことが分かる。そこで、高いＱ値を持つインダクタを得るには、この銅損を低減することが必要不可欠な条件となる。
直流抵抗Ｒｄｃを低下するには、ターン数を減らしたり、コイルの膜厚を増したりすることが有効である。しかし、コイル導体を上下の磁性膜で挟み込んだ平面積層型インダクタで、コイル導体を垂直に鎖交する渡り磁束を低減し、渦電流の発生を抑制し銅損を低減することは難しい。
【０００８】
図１０はＣｏ系アモルファス磁性膜を使用し、図６と同じ形状，条件のインダクタに、０．２Ａの実効電流を通電した場合の磁束密度分布を計算したものである。この図から、コイル導体を垂直に鎖交する渡り磁束７の影響が大きいことが分かる。なお、図１０（ａ）は図１０（ｃ），（ｄ）のように示される平面型インダクタの右半分，上半分を示し、図１０（ｂ）はその拡大図を示す。コイルは上半分を示すことから、符号３’で示されている。
【０００９】
【発明が解決しようとする課題】
以上のことから、高周波領域で交流抵抗Ｒａｃが急激に増加し、これが銅損を大きくする原因となっていることが分かる。
したがって、この発明の課題は、従来困難とされていた銅損の低減化を図ることにある。
【００１０】
【課題を解決するための手段】
このような課題を解決すべく、請求項１の発明では、平面積層型インダクタにおける平面コイルの導体部を磁性体膜で覆うようにしている。この構造では、磁性体膜がコイル導体を垂直に鎖交する渡り磁束を回避する。つまり、磁性体膜が磁束のシールド層となり、磁束は磁性体膜内部を通過することになる。これにより、銅損が低減する。
請求項２の発明では、平面積層型インダクタにおける平面コイルの導体部を、この導体部よりも高い電気抵抗率膜で覆うようにしている。これにより、高電気抵抗率膜が渦電流の発生が抑制され、銅損が低減する。
また、請求項３の発明では、平面積層型インダクタにおける平面コイルの導体部を、この導体部よりも高い電気抵抗率を持つ磁性体膜で覆うようにしている。これにより、コイル導体を垂直に鎖交する渡り磁束が回避され、渦電流の発生が抑制されるので、銅損が低減する。
【００１１】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す構成図で、（ａ）は斜視図、（ｂ）は断面図である。
図１からも明らかなように、基本的な構造は図６に示したスパイラル形状の平面積層型インダクタと同じであるが、平面コイル３の導体部を取り囲むように磁性体膜５で覆った点が特徴である。この磁性体膜５としては磁性体であれば良いが、ニッケル（Ｎｉ），鉄（Ｆｅ），コバルト（Ｃｏ）などの軟磁性体とするのがより好ましい。
その効果を説明するために、磁性体膜５として膜厚３ｍｍのＮｉ膜を用いた場合の、有限要素法による電磁界解析の計算結果について説明する。まず、下記の表１に計算に用いたパラメータを示す。
【００１２】
［表１］
平面積層型インダクタの全体寸法〔ｍｍ〕      ４．０角
コイル導体の材質                            Ｃｕ
コイルの巻数〔ｔｕｒｎ〕                    ７
コイル導体の厚さ〔μｍ〕                    ２７
コイル導体の抵抗率〔Ω・ｍ〕                １．７×１０−８
磁性膜の材質                                Ｃｏ系アモルファス膜
磁性膜の厚さ〔ｍｍ〕                        ３
磁性膜の比透磁率                            １０００
磁性膜の抵抗率〔Ω・ｍ〕                    １．０×１０−６
磁性体膜の材質                              Ｎｉ
磁性体膜の比透磁率                          ５００
磁性体膜の抵抗率〔Ω・ｍ〕                  ７．２×１０−８
磁性体膜の厚さ〔μｍ〕                      ３
【００１３】
図２は図１の構造で各要素が表１のような材質，パラメータを持つ場合に、０．２Ａの実効電流を流した場合の磁束密度分布を示す。
これは、先の図１０に対応するものであるが、図２では渡り磁束７は磁性体膜５のＮｉ膜中を通って殆どコイル３の導体部（Ｃｕ）を鎖交しておらず、渡り磁束７が著しく低減することが分かる。
図３に０．２Ａの実効電流を通電した場合の銅損の周波数変化を示す。磁性体膜５の効果により、高周波数領域でもほぼ一定値となることが分かる。
【００１４】
図４はこの発明の第２の実施の形態を示す構成図で、（ａ）は斜視図、（ｂ）は断面図である。
基本的な構造は図１と同じであるが、平面コイル３の導体部を磁性体膜５に代えて、平面コイル３の導体部よりも高い電気抵抗率膜（非磁性体）６で覆った点が特徴である。かかる高電気抵抗率膜６として、ここでは電気抵抗率ρが７．２×１０−８Ω・ｍの非磁性体膜を用い場合の、有限要素法による電磁界解析の計算結果を基に説明する。なお、高電気抵抗率膜（非磁性体）としては、例えばめっき法を用いて製作した非磁性体のＮｉ膜が好適であるが、その他亜鉛（５．９×１０−８Ω・ｍ），アルメル（３．３×１０−７Ω・ｍ），クロム（１．７×１０−７Ω・ｍ），白金（１．０６×１０−７Ω・ｍ），鉛（２．１×１０−７Ω・ｍ）などを用いることができる。下記の表２に、計算に用いたパラメータを示す。
【００１５】
［表２］
平面積層型インダクタの全体寸法〔ｍｍ〕      ４．０角
コイル導体の材質                            Ｃｕ
コイルの巻数〔ｔｕｒｎ〕                    ７
コイル導体の厚さ〔μｍ〕                    ２７
コイル導体の抵抗率〔Ω・ｍ〕                １．７×１０−８
磁性膜の材質                                Ｃｏ系アモルファス膜
磁性膜の厚さ〔ｍｍ〕                        ３
磁性膜の比透磁率                            １０００
磁性膜の抵抗率〔Ω・ｍ〕                    １．０×１０−６
高電気抵抗率膜の材質                        非磁性体
高電気抵抗率膜の抵抗率〔Ω・ｍ〕            ７．２×１０−８
磁性体膜の厚さ〔μｍ〕                      ３
【００１６】
図５に０．２Ａの実効電流を通電した場合の銅損の周波数変化を示す。図９の場合に比べ１０ＭＨｚ付近からの銅損が低下（１０ＭＨｚで図９の場合は２００ｍＷ、図５では１８０ｍＷ）していることが分かる。これは、電気抵抗率１．７×１０−８Ω・ｍの平面コイル３の導体部（Ｃｕ）の上に、それよりも高い電気抵抗率の膜を形成することで、図１の場合について図２で説明したようにコイルを鎖交する渡り磁束の量は減らなくとも、うず電流を抑制し銅損を減らす効果がある。
【００１７】
また、図示は省略したが、図１の磁性体膜５または図４の高電気抵抗率膜６の代わりに、高電気抵抗率の磁性体膜で覆うようにすれば、平面コイル導体部の渡り磁束を低減させる効果とうず電流の抑制効果とを持つ構造の平面積層型インダクタを提供することができる。高電気抵抗率の磁性体膜としては、例えばＮｉＺｎ，Ｆｅ−Ａｌ−Ｏ，Ｆｅ−Ｂ−Ｏ，Ｆｅ−Ｈｆ−Ｏ，Ｆｅ−Ｚｒ−Ｏなどのフェライト系磁性体が好適である。
なお、以上はインダクタについて説明したが、この発明はトランスなどの他の磁気素子を平面型，薄型で形成する場合にも、同様にして適用することが可能である。
【００１８】
【発明の効果】
この発明によれば、平面コイルの導体部を磁性体膜または高電気抵抗率膜若しくは高電気抵抗率の磁性体膜により覆うことで、コイルの銅損を低減することが可能となる利点が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す構成図である。
【図２】図１の場合の渡り磁束の説明図である。
【図３】図１の場合の銅損の周波数特性図である。
【図４】この発明の第２の実施の形態を示す構成図である。
【図５】図４の場合の銅損の周波数特性図である。
【図６】平面積層型インダクタの従来例の説明図である。
【図７】図６の場合のコイル抵抗とインダクタンスの周波数特性図である。
【図８】図６の場合の鉄損の周波数特性図である。
【図９】図６の場合の銅損の周波数特性図である。
【図１０】図６の場合の磁束密度分布説明図である。
【符号の説明】
１…上部磁性膜、２…絶縁膜、３…平面コイル、４…下部磁性膜、５…磁性体膜、６…高電気抵抗膜、７…渡り磁束。
【図１】
0003620623.tif 000002
【図２】
0003620623.tif 000003
【図３】
0003620623.tif 000004
【図４】
0003620623.tif 000005
【図５】
0003620623.tif 000006
【図６】
0003620623.tif 000007
【図７】
0003620623.tif 000008
【図８】
0003620623.tif 000009
【図９】
0003620623.tif 000010
【図１０】
0003620623.tif 000011