(57)【特許請求の範囲】
【請求項１】
基板上に、少なくともＩｎＧａＡｓ系材料からなる活性層、ＡｌW Ｇａ1-W Ａｓからなる第１上側クラッド層、これに接してＧａＡｓからなる第２エッチング阻止層、Ｉｎv Ｇａ1-v Ｐからなる第１エッチング阻止層、及びＡｌY Ｇａ1-Y Ａｓからなる電流ブロック層を順次結晶成長させる工程と、
第１エッチング阻止層をエッチング阻止層として該ＡｌY Ｇａ1-Y Ａｓからなる電流ブロック層の水平方向の一部を垂直方向に対して該第１エッチング阻止層までエッチングし、ついで、該第２エッチング阻止層をエッチング阻止層として、該第１エッチング阻止層の、該電流ブロック層によりマスクされていない部分をエッチングし、該第２エッチング阻止層を露出させる工程と、
該第２エッチング阻止層の露出した部分の上に、ＡｌT Ｇａ1-T Ａｓからなる第２上側クラッド層を、電流ブロック層を構成するＡｌY Ｇａ1-Y ＡｓのＡｌ組成Ｙと、第２上側クラッド層を構成するＡｌT Ｇａ1-T ＡｓのＡｌ組成Ｔとの関係において、
Ｙ＞Ｔ
が成り立つ様に結晶成長させる工程とを含む半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体素子の製造方法に関するものであり、詳しくは、エッチング阻止層を利用して形成されるリッジ（ｒｉｄｇｅ）又はグルーブ（ｇｒｏｏｖｅ）を有する半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
リッジ又はグルーブを有する半導体素子は、活性層上に配置された上側クラッド層の一部をエッチング除去することにより製造される。斯かる半導体素子は、活性層と上側クラッド層との間にエッチング阻止層を配置する方法によって再現性良く製造することができる。そしてこのような半導体素子は、主として発光素子として好適に用いられている。
リッジ、またはグルーブを形成する際の、従来技術としては、熱塩酸等をエッチャントとして使用し、Ａｌ混晶比が０．５程度以上のＡｌＧａＡｓをエッチングし、これに対してＧａＡｓをエッチング阻止層として用いる方法が知られている。
【０００３】
また、一方で特開平５ー２５９５７４号公報には、エッチング阻止層を利用して製造される半導体発光素子として、第１導電型基板上に、順次、第１導電型下側クラッド層、活性層、Ａｌx Ｇａ1-x Ａｓからなる第２導電型第１上側クラッド層、Ａｌx Ｇａ1-x Ａｓからなる第２導電型エッチング阻止層、Ａｌx Ｇａ1-x Ａｓからなる第２導電型第２上側クラッド層を配置してなり、第１上側クラッド層のＸ（混晶比）を０．３８〜０．６、エッチング阻止層のＸを０．６以上、第２上側クラッド層のＸを０．３８〜０．６とした半導体発光素子が提案されている。  又、正確な形状のリッジ又はグルーブを形成する方法としては、ドライエッチング法も用いられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、かかる上述の方法では、さまざまな難点があった。
また、特開平５ー２５９５７４号公報には、混晶比が０．６以上のＡｌＧａＡｓが有機酸と過酸化水素との混合エッチング水溶液に対して、耐エッチング性を有することを利用し、第２上側クラッド層を上記の混合エッチング水溶液で処理するリッジ形成工程を含む方法によって製造する方法が記載されている。
しかしながらこの方法では、エッチング工程の後に混晶比０．６以上のＡｌＧａＡｓが表面に残り、酸化されやすいため、この上に再びエピタキシャル成長を行う場合、エピタキシャル層が、欠陥の多いものになりやすいという課題があった。
【０００５】
さらにドライエッチングを用いることにより、所望のリッジ形状を得ることもできるが、ドライエッチングでは、結晶欠陥を導入しやすいため、発光素子の製造には、あまり好適ではない。
このため所望のリッジ形状を品質よく製造でき、かつエッチングする層のＡｌ混晶比を自由に選択できるエッチング阻止層が望まれている。
【０００６】
本発明の目的は、リッジまたはグルーブを有する半導体発光素子の一層の多様化を図ることである。
本発明の他の目的は、任意の混晶比のＡｌY Ｇａ1-Y Ａｓからなる層をウェットエッチングして所望の形状のリッジ又はグルーブを正確に形成する方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の半導体素子の製造方法は、基板上に、少なくともＩｎＧａＡｓ系材料からなる活性層、ＡｌW Ｇａ1-W Ａｓからなる第１上側クラッド層、これに接してＧａＡｓからなる第２エッチング阻止層、Ｉｎv Ｇａ1-v Ｐからなる第１エッチング阻止層、及びＡｌY Ｇａ1-Y Ａｓからなる電流ブロック層を順次結晶成長させる工程と、
第１エッチング阻止層をエッチング阻止層として該ＡｌY Ｇａ1-Y Ａｓからなる電流ブロック層の水平方向の一部を垂直方向に対して該第１エッチング阻止層までエッチングし、ついで、該第２エッチング阻止層をエッチング阻止層として、該第１エッチング阻止層の、該電流ブロック層によりマスクされていない部分をエッチングし、該第２エッチング阻止層を露出させる工程と、
該第２エッチング阻止層の露出した部分の上に、ＡｌT Ｇａ1-T Ａｓからなる第２上側クラッド層を、電流ブロック層を構成するＡｌY Ｇａ1-Y ＡｓのＡｌ組成Ｙと、第２上側クラッド層を構成するＡｌT Ｇａ1-T ＡｓのＡｌ組成Ｔとの関係において、
Ｙ＞Ｔ
が成り立つ様に結晶成長させる工程とを含むことを特徴とする。
【００１０】
以下、本発明を詳細に説明する。
本発明の手法は、ＦＥＴ、ＨＢＴ等各種の半導体素子に適用できるが、半導体発光素子、特に半導体レーザに応用することが好ましい。
以下に、本発明の半導体素子の一例として、半導体レーザ素子の場合について説明する。
本発明の半導体素子において、基板としては、通常、所謂III −Ｖ族化合物単結晶基板（ウエハ）が使用される。III −Ｖ族化合物単結晶基板、周期律表の第III ｂ族元素と第Ｖｂ族元素との化合物のバルク結晶から切り出して得られる。本発明においてはＧａＰ、ＧａＡｓ、ＩｎＰ等の群から選択されるウエハが使用される。これらの中では、特にＧａＡｓが格子定数整合性の点から特に好適に使用される。
【００１１】
本発明の半導体素子は、基板上に少なくともＡｌW Ｇａ1-W Ａｓからなる層に接して、第２エッチング阻止層、第１エッチング阻止層、及びＡｌY Ｇａ1-Y Ａｓからなる層を順次積層してなる半導体素子であって、該ＡｌY Ｇａ1-Y Ａｓからなる層の一部、及び第１エッチング阻止層の一部が除去されている構造を有する。
また、本発明の半導体素子は、第２エッチング阻止層がＧａＡｓから、第１エッチング阻止層がＡｌx Ｇａ1-x Ａｓからなるとともに、
Ｘ−Ｙ≧０．１
の条件を満たしている。
また本発明の半導体素子は、第２エッチング阻止層がＡｌz Ｇａ1-z ＡｓまたはＧａＡｓから、第１エッチャント阻止層がＩｎv Ｇａ1-v Ｐからなっている。
なお、阻止層の除去は、ウエットエッチングにより行うことが好ましい。
【００１２】
図１は、本発明の半導体素子におけるエピタキシャル構造の一例として、レーザ素子を形成した模式的説明図であり、図中、１は基板、２はバッファ層、３は下側クラッド層、４は活性層、５は第１上側クラッド層、６は第２エッチング阻止層、７は第１エッチング阻止層、８は第２上側クラッド層、９は電流ブロック層、１０はキャップ層、１１はコンタクト層、１２，１３は電極を表す。
第１上側クラッド層５がＡｌW Ｇａ1-W Ａｓからなる層であり、電流ブロック層９にＡｌY Ｇａ1-Y Ａｓからなる層が相当する。そして、本発明の半導体素子の各層は、基板上にエピタキシャル薄膜として形成される。
【００１３】
バッファ層２は、好ましい態様として、基板バルク結晶の不完全性を緩和し、結晶軸を同一にしたエピタキシャル薄膜の形成を容易にするために使用される。バッファ層２は、基板１と同一の化合物で合成するのが好ましく、基板１としてＧａＡｓを使用した場合は、バッファ層２には主にＧａＡｓが使用される。
【００１４】
下側クラッド３は、通常、活性層４の屈折率より小さな屈折率を有する材料で構成され、バッファ層２としてＧａＡｓを使用した場合は、通常、ＡｌＧａＡｓ系材料（ＡｌV Ｇａ1-V Ａｓ）が使用され、その混晶比は、屈折率が上記の条件を満足するように適宜選択される。
【００１５】
活性層４は、ＧａＡｓ材料、ＡｌＧａＡｓ系材料、ＩｎＧａＡｓ系材料、ＩｎＧａＡｓＰ系材料などによって構成され、その構造としては、例えば、上記材料の薄膜からなる各種の量子井戸構造（ＳＱＷ、ＭＱＷ）等を採用することができる。そして、量子井戸構造には、通常、光ガイド層が併用される。光ガイド層の構造としては、活性層の両側に光ガイド層を設けた構造（ＳＣＨ構造）、光ガイド層の組成を徐々に変化させることにより屈折率を連続的に変化させた構造（ＧＲＩＮ−ＳＣＨ構造）等を採用することができる。活性層４の材料および構造は、目的とする発光波長や出力などによって適宜選択される。
【００１６】
第１上側クラッド層５は、活性層４の屈折率より小さな屈折率を有する材料で構成される。そして、第１上側クラッド層５の屈折率と、下側クラッド層３のそれとは通常同一とされる。従って、第１上側クラッド層５の材料としては、下側クラッド層３と同様に、通常、ＡｌＧａＡｓ系材料が使用され、その混晶比は、下側クラッド層３と通常同一とされる。この構造では、第１上側クラッド層５が、ＡｌW Ｇａ1-W Ａｓからなる層に相当する。
【００１７】
第２エッチング阻止層６は、ＡｌＧａＡｓ材料にて構成されるが、通常はＧａＡｓが好適に使用される。これはＭＯＣＶＤ法等で第２上側クラッド層等を再成長させる際に結晶性よく積層することができるためである。第２エッチング阻止層６の厚さは通常２ｎｍ以上が好ましい。
【００１８】
第１エッチング阻止層７の厚さは５ｎｍ以上であり、好ましくは１０ｎｍ以上である。厚さが５ｎｍ未満だと膜厚の乱れ等により、エッチングを十分阻止できなくなる可能性がある。また、その組成は、Ｉｎv Ｇａ1-v Ｐ又はＡｌx Ｇａ1-x Ａｓで表され、Ｉｎv Ｇａ1-v Ｐを用いる場合、歪みのない系（lattice matched system）でｖ＝０．５を、歪み系（strained system ）ではｖ＝０又はｖ＝１を用いることができる。一方、Ａｌx Ｇａ1-x Ａｓを用いる場合には、電流ブロック層のエッチングを十分阻止できるよう、電流ブロック層を構成するＡｌy Ｇａ1-y ＡｓとＸ−Ｙ≧０．１の関係を満たすようにＸを定めればよい。
【００１９】
電流ブロック層としては、文字通り電流をブロックして実質的に流さないことが必要であるので、その導電型は下側クラッド層と同一かあるいはアンドープとすることが好ましく、またその屈折率が第２上側クラッド層８（ＡｌT Ｇａ1 - T Ａｓ）より小さいことが好ましい。したがって混晶比としてはＹ＞Ｔになることが好ましい。
【００２０】
そして、キャップ層１０は、第１回目成長において電流ブロック層９の保護層として用いられると同時に第２上側クラッド層８の成長を容易にするために用いられ、素子構造を得る前に、一部除去される。ここで、キャップ層１０、電流ブロック層９の一部除去には、有機酸と過酸化水素水の混合液が用いられる。この時の有機酸と過酸化水素水の比率および水溶液の濃度は、電流ブロック層９と第１エッチング阻止層７の材質により定めればよく、特に制限されないが、通常、過酸化水素／有機酸の比率は、１／１０〜１／５０（重量比）の範囲から選択するのが好ましい。そして、有機酸および過酸化水素の水溶液の濃度は、通常、３０〜５０重量％とされる。なお、エッチングは、通常、常温で行われる。さらに、第２エッチング阻止層をエッチングストップ層として用い、第１エッチング阻止層の一部を除去する。その際には、既知のＡｌＧａＡｓをエッチングするエッチャントを用いることができる。
【００２１】
第２上側クラッド層８の屈折率は、通常、活性層４のそれ以下とされる。又、第２上側クラッド層８は通常下側クラッド層３及び第１上側クラッド層５と同一とされる。
第２上側クラッド層８上には電極の接触抵抗率を下げるため等の目的で使用されるコンタクト層１１が設けられる。コンタクト層１１は、通常、ＧａＡｓ材料にて構成される。この層は通常電極との接触抵抗率を低くするためにキャリア濃度を他の層より高くすることが行われる。
【００２２】
また、通常、バッファ層２の厚さは０．１〜１μｍ、下側クラッド層３の厚さは０．５〜３μｍ、活性層４の厚さは量子井戸構造の場合１層当たり０．００５〜０．０２μｍ、第１上側クラッド層５の厚さは０．０５〜０．３μｍ、第２上側クラッド層８の厚さは０．５〜３μｍ、キャップ層１０の厚さは０．００５〜０．５μｍ、電流ブロック層９の厚さは０．３〜２μｍの範囲から選択される。
図１に示す半導体発光素子は、さらに電極１２、１３を形成して構成される。電極１２はｐ型の場合、コンタクト層１１表面に例えばＴｉ／Ｐｔ／Ａｕを順次に蒸着した後、アロイ処理することによって形成される。一方、電極１３は、基板１の表面に形成され、ｎ型電極の場合、基板１表面に例えばＡｕＧｅ／Ｎｉ／Ａｕを順次に蒸着した後、アロイ処理することによって形成される。
【００２３】
次に、本発明の半導体発光素子の製造方法の一例について図１を用いて説明する。
本発明においては、ＭＯＣＶＤ法、ＭＢＥ法又はＬＰＥ法等、成長させる層の厚さに合わせて適宜基板１上に、バッファ層２、下側クラッド層３、活性層４、第１上側クラッド層５、第２エッチング阻止層６、第１エッチング阻止層７、電流ブロック層９、キャップ層１０を成長させる。この後、キャップ層１０上にＳｉＮx 等によりマスクを設け、ウェットエッチング法により電流ブロック層９とキャップ層１０の一部を第１エッチング阻止層７に到達するまで行って所望の形状を得る。
【００２４】
この時使用されるエッチャントは、第１エッチング阻止層であるＩｎx Ｇａ1-X Ｐ、Ａｌx Ｇａ1-x Ａｓをエッチングせず、電流ブロック層ＡｌY Ｇａ1-Y Ａｓの一部をエッチングするものであれば特に限定されない。第１エッチング阻止層がＩｎx Ｇａ1-X Ｐの場合、好適なものとしては、硫酸と過酸化水素と水の組み合わせがある。その混合割合は特に限定されないが、全体の容積の半分以上が水であることが、エッチング速度を過大にしないため好ましい。また、第１エッチング阻止層がＡｌx Ｇａ1-x Ａｓの場合、Ａｌx Ｇａ1-x Ａｓをエッチングせず、電流ブロック層ＡｌY Ｇａ1-Y Ａｓの一部をエッチングするように有機酸と過酸化水素水の混合比を決める。好適なものとしては、酒石酸と過酸化水素と水の組み合わせがある。この場合も、混合割合は特に限定されないが、全体の容積の半分以上が水であることが、エッチング速度を過大にしないため好ましい。
【００２５】
こうして第１エッチング阻止層までエッチングした後、今度は第１エッチング阻止層の中で、電流ブロック層９によりマスクされていない部分のみをエッチングする。この際には第２エッチング阻止層と電流ブロック層及びキャップ層を構成する材料をエッチングしないエッチャントを用いて再度エッチングを行う。
【００２６】
このエッチングのエッチャントとしては、例えば低濃度の塩酸、熱塩酸や熱リン酸等が使用できる。具体的には第１エッチング阻止層をＩｎv Ｇａ1-v Ｐで構成した場合には、低濃度の塩酸を用いて第１エッチング阻止層のみを選択的にエッチングすることが可能となる。そして電流ブロック層９が第１エッチング阻止層７のエッチングマスクとして機能するため、サイドエッチングがほとんど生ぜず、横方向の寸法を高精度に制御することが可能となる。一方、第１エッチング阻止層７をＡｌx Ｇａ1-x Ａｓで構成した場合、熱塩酸や熱リン酸等でｘ≧０．５のＡｌx Ｇａ1-x Ａｓを選択エッチングすることができる。
【００２７】
そしてその上に第２上側クラッド層８、コンタクト層１１を再びエピタキシャル成長により積層する。その上に、電極を形成して完成された半導体発光素子は、チップ単位に分割され、レーザーダイオード（ＬＤ）として利用される。以上の説明は、レーザーダイオードを例としたものであるが、本発明の半導体素子およびその製造方法は、発光ダイオード（ＬＥＤ）等他の素子であっても、正確なリッジ又はグルーブ形状を必要とする各種半導体素子に好適に使用できる。
【００２８】
【作用】
本発明は、基板上に少なくともＡｌW Ｇａ1-W Ａｓからなる層に接して、第２エッチング阻止層、第１エッチング阻止層、及びＡｌY Ｇａ1-Y Ａｓからなる層を順次積層し、ＡｌY Ｇａ1-Y Ａｓからなる層の一部、及び第１エッチング阻止層の一部が除去されている構造を有しており、所望のリッジ形状を品質よく製造でき、かつエッチングする層のＡｌ混晶比を自由に選択でき、さらに再成長させる際の再成長界面がＧａＡｓとすることができるため、再成長させた部分の結晶性を良好にすることができる。
【００２９】
【実施例】
以下、本発明を実施例により更に詳細に説明するが、本発明は、その要旨を越えない限り、以下の実施例に限定されるものではない。
（実施例１）
図１に示すグルーブ型のレーザ素子の製造を行った。この方法を図２〜６を用いて説明する。
キャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ基板１上にＭＢＥ法にて、バッファ層２として１μｍの厚さのキャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ層、下側クラッド層３としてキャリア濃度５×１０17ｃｍ-3のｎ型Ａｌ0.35Ｇａ0.65Ａｓ層、次いで厚さ６０ｎｍのアンドープＧａＡｓガイド層に挟まれた厚さ６ｎｍのアンドープＩｎ0.2 Ｇａ0.8 Ａｓの単一量子井戸（ＳＱＷ）構造を有する活性層４、第１上側クラッド層５として厚さ０．１μｍ、キャリア濃度５×１０17ｃｍ-3のｐ型Ａｌ0.35Ｇａ0.65Ａｓ層、第２エッチング阻止層６として厚さ１０ｎｍ、キャリア濃度５×１０17ｃｍ-3のｐ型ＧａＡｓ層、第１エッチング阻止層７として厚さ２０ｎｍ、キャリア濃度５×１０17ｃｍ-3のｎ型Ｉｎ0.5 Ｇａ0.5 Ｐ層、電流ブロック層９として厚さ０．７μｍ、キャリア濃度５×１０17ｃｍ-3のｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ層、キャップ層１０として厚さ１０ｎｍ、キャリア濃度５×１０17ｃｍ-3のｎ型ＧａＡｓ層、を順次積層した（図２）。
【００３０】
次に窒化シリコンのマスクを設け（図３）、第１エッチング阻止層をエッチングストップ層としてエッチングを行った（図４）。この時用いたエッチャントは、硫酸（９８ｗｔ％）、過酸化水素（３０ｗｔ％水溶液）及び水を体積比で１：１：５で混合したものを用い、２５℃で３０秒間行った。
次いで、ＨＦ（４９％）とＮＨ4 Ｆ（４０％）を１：６で混合したエッチング液に２分３０秒間浸漬して窒化シリコン層を除去し（図５）、更に第２エッチング阻止層をエッチングストップ層として、第１エッチング阻止層のエッチングを行った（図６）。この時用いたエッチャントは、塩酸（３５ｗｔ％）と水を２：１に混合したものであり、温度は２５℃、時間は２分間とした。
この後、ＭＯＣＶＤ法にて第２上側クラッド層８としてキャリア濃度１×１０18ｃｍ-3のｐ型Ａｌ0.35Ｇａ0.65Ａｓ層を埋め込み部分で１．５μｍの厚さに成るように成長させ、最後に電極との良好な接触を保つためのコンタクト層１１として、厚さ２μｍ、キャリア濃度１×19ｃｍ-3のｐ型ＧａＡｓ層を成長させ（図７）、レーザ素子を形成できた。
【００３１】
（実施例２）
実施例１に対して以下の点のみ異ならせ、他は同じ条件とした。
・アンドープＧａＡｓガイド層の厚みを４０ｎｍとした。
・第１上側クラッド層５をｐ型Ａｌ0.38Ｇａ0.62Ａｓ層とした。
・第１エッチング阻止層７をｎ型Ａｌ0.58Ｇａ0.42Ａｓ層とした。
・第１エッチング阻止層をエッチングストップ層としてのエッチングを、エッチャントとして、酒石酸（５０ｗｔ％）と過酸化水素（３０ｗｔ％水溶液）を体積比で２：１で混合したものを用い、２５℃で１２０秒間行った。
・第２エッチング阻止層をエッチングストップ層とした第１エッチング阻止層のエッチングを、エッチャントとして塩酸（３５ｗｔ％）を用い、温度７５℃、時間は１分間とした。
・コンタクト層１１の厚さを３μｍとした。
これにより、同様にレーザ素子を形成できた。
【００３２】
（実施例３）
図８に示すリッジ型レーザ素子の製造を行った。この方法を図９〜１５を用いて説明する。
キャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ基板２１上にＭＢＥ法にて、バッファ層２２として１μｍの厚さのキャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ層、下側クラッド層２３としてキャリア濃度５×１０17のｎ型Ａｌ0.35Ｇａ0.65Ａｓ層、次いで厚さ６０ｎｍのアンドープＧａＡｓガイド層に挟まれた厚さ６ｎｍのアンドープＩｎ0.2 Ｇａ0.8 Ａｓの単一量子井戸（ＳＱＷ）構造を有する活性層２４、第１上側クラッド層２５として厚さ０．１μｍ、キャリア濃度５×１０17のｐ型Ａｌ0.35Ｇａ0.65Ａｓ層、第２エッチング阻止層２６として厚さ１０ｎｍ、キャリア濃度５×１０17のｐ型ＧａＡｓ層、第１エッチング阻止層２７として厚さ２０ｎｍ、キャリア濃度５×１０17のｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ層、第２上側クラッド層２８として厚さ１μｍ、キャリア濃度１×１０18のｐ型Ａｌ0.35Ｇａ0.65Ａｓ層、キャップ層３０として厚さ１０ｎｍ、キャリア濃度５×１０17のｐ型ＧａＡｓ層、を順次積層した（図９）。
【００３３】
次に窒化シリコンのマスクを設け（図１０）、第１エッチング阻止層をエッチングストップ層としてエッチングを行った（図１１）。この時用いたエッチャントは、硫酸（９８ｗｔ％）、過酸化水素（３０ｗｔ％水溶液）及び水を体積比で１：１：５で混合したものを用い、２５℃で３０秒間行った。
更に第２エッチング阻止層をエッチングストップ層として、第１エッチング阻止層のエッチングを行った（図１２）。この時用いたエッチャントは、塩酸（３５ｗｔ％）と水を２：１に混合したものであり、温度は２５℃、時間は２分間とした。
この後、ＭＯＣＶＤ法にて電流ブロック層２９として厚さ１．５μｍ、キャリア濃度５×１０17ｃｍ-3のｎ型のＡｌ0.4 Ｇａ0.6 Ａｓ層を成長した（図１３）。この後ＳＦ6 を用いたプラズマエッチング法により窒化シリコンを除去した（図１４）。再度ＭＯＣＶＤ法によりコンタクト層３１として、厚さ２μｍ、キャリア濃度１×１０19のｐ型ＧａＡｓ層を成長させ（図１５）、レーザ素子を形成できた。
【００３４】
（実施例４）
実施例３に対して以下の点のみ異ならせ、他は同じ条件とした。
・第１エッチング阻止層２７をｐ型Ａｌ0.58Ｇａ0.42Ａｓ層とした。
・第１エッチング阻止層をエッチングストップ層としてのエッチングを、エッチャントとして、酒石酸（５０ｗｔ％）と過酸化水素（３０ｗｔ％水溶液）を体積比で２：１で混合したものを用い、２５℃で１２０秒間行った。
・第２エッチング阻止層をエッチングストップ層とした第１エッチング阻止層のエッチングを、エッチャントとして塩酸（３５ｗｔ％）を用い、温度７５℃、時間は１分間とした。
これにより同様にレーザ素子を形成できた。
【００３５】
【発明の効果】
以上のように、本発明により、リッジ又はグルーブを有する半導体素子の一層の多様化を図ることができ、また任意の混晶比のＡｌY Ｇａ1-Y Ｐｓからなる層をウェットエッチングして所望の形状のリッジ又はグルーブを正確に形成することができ、しかも再成長させる際の再成長界面がＧａＡｓとできるため、再成長させた部分の結晶性を良好にすることができる。
【図面の簡単な説明】
【図１】  本発明の半導体素子におけるグルーブ型エピ構造の一例を示す模式的説明図である。
【図２】  図１の半導体素子の製造方法を示す模式的説明図である。
【図３】  図１の半導体素子の製造方法を示す模式的説明図である。
【図４】  図１の半導体素子の製造方法を示す模式的説明図である。
【図５】  図１の半導体素子の製造方法を示す模式的説明図である。
【図６】  図１の半導体素子の製造方法を示す模式的説明図である。
【図７】  図１の半導体素子の製造方法を示す模式的説明図である。
【図８】  本発明の半導体素子におけるリッジ型エピ構造の一例を示す模式的説明図である。
【図９】  図８の半導体素子の製造方法を示す模式的説明図である。
【図１０】  図８の半導体素子の製造方法を示す模式的説明図である。
【図１１】  図８の半導体素子の製造方法を示す模式的説明図である。
【図１２】  図８の半導体素子の製造方法を示す模式的説明図である。
【図１３】  図８の半導体素子の製造方法を示す模式的説明図である。
【図１４】  図８の半導体素子の製造方法を示す模式的説明図である。
【図１５】  図８の半導体素子の製造方法を示す模式的説明図である。
【符号の説明】
１，２１…基板、２，２２…バッファ層、３，２３…下側クラッド層、４，２４…活性層、５，２５…第１上側クラッド層、６，２６…第２エッチング阻止層、７，２７…第１エッチング阻止層、８，２８…第２上側クラッド層、９，２９…電流ブロック層、１０，３０…キャップ層、１１，３１…コンタクト層、１２，１３…電極。
【図１】
0003689733.tif 000002
【図２】
0003689733.tif 000003
【図３】
0003689733.tif 000004
【図４】
0003689733.tif 000005
【図５】
0003689733.tif 000006
【図６】
0003689733.tif 000007
【図７】
0003689733.tif 000008
【図８】
0003689733.tif 000009
【図９】
0003689733.tif 000010
【図１０】
0003689733.tif 000011
【図１１】
0003689733.tif 000012
【図１２】
0003689733.tif 000013
【図１３】
0003689733.tif 000014
【図１４】
0003689733.tif 000015
【図１５】
0003689733.tif 000016