(57)【特許請求の範囲】
【請求項１】
直流電源と、この直流電源に接続され、複数種の半導体素子からなる半導体素子群と冷却フィンとを圧接した半導体スタックと、前記直流電源に並列接続され、コンデンサとダイオードとを直列接続し抵抗を前記ダイオードに並列接続したスナバ回路とを具備し、前記スナバ回路の前記コンデンサの一方の端子を前記半導体スタックの一端に設けられた冷却フィンに近接配置して接続し、当該コンデンサの他方の端子を前記ダイオードの一端に接続し、当該ダイオードの他方の端子を前記半導体スタックの他端に接続されたブスバーに取り付けられた冷却フィンに接続したことを特徴とする電力変換装置。
【請求項２】
正極、負極及び中性点を有する直流電源と、この直流電源に接続され、複数種の半導体素子からなる半導体素子群と冷却フィンとを圧接した半導体スタックと、コンデンサとダイオードとを直列接続し、抵抗を前記ダイオードに並列接続し形成され、前記直流電源の正極と中性点間の正極電源ライン及び前記直流電源の負極と中性点間の負極電源ラインのそれぞれに接続されたスナバ回路とを具備し、前記コンデンサの一端を正極又は負極電位にある前記冷却フィンに近接配置して接続し、前記コンデンサの他方の端子を前記ダイオードの一端に接続し、当該ダイオードの他方の端子は中性点電位にある前記冷却フィンに接続したことを特徴とする電力変換装置。
【請求項３】
前記コンデンサ端子の一方は、前記コンデンサのケースの一部を端子として使用し、他方の端子は複数個の接続端子を設けたことを特徴とする請求項１又は２記載の電力変換装置。
【請求項４】
前記ダイオードの端子と接続される前記冷却フィンは、前記半導体スタックの中央部に配置した前記半導体素子の電極であるブスバーに取付けられ、前記ブスバー形状は、前記ダイオードを冷却する冷却フィン平面の面積以上の幅広導体であることを特徴とする請求項１又は２記載の電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速スイッチング半導体素子を使用した電力変換装置のスナバ回路に係り、特にサージ電圧の抑制に作用するスナバ回路の配線構造に関するものである。
【０００２】
【従来の技術】
コンバータやインバータに使用される電力用半導体素子は、近年高速スイッチング化への発展が目覚しい。高速スイッチング素子としては、たとえば電流駆動型ではＧＣＴなどが、電圧駆動型では絶縁ゲート型であるＩＧＢＴ、ＩＥＧＴ（Injection Enhanced Gate Transistor）がある。これら高速スイッチング素子は、現在、電圧３ｋ〜６ｋＶ、遮断電流３ｋ〜４ｋＡが開発され実用化されはじめている。また、ターンオフ時のｄＶ／ｄｔ耐量も向上してきているので、従来の素子に比較しスナバ回路の小型化、低損失化が検討されている。
【０００３】
図７は、従来のＮＰＣ主回路図を表しスイッチング素子としてＧＴＯを使用した例であり、ＧＴＯ素子２〜５のスイッチングサージを抑制するコンデンサ、抵抗器で構成するスナバ回路２ａ〜５ａをＧＴＯ素子毎に設けている。
【０００４】
最近では高性能のＧＣＴ、ＩＧＢＴ、ＩＥＧＴの製品化によって、直流電源部に一括のスナバ回路やコンデンサを設けることが行われている。高速スイッチング素子は、その動作上１μ〜２μ秒で数ｋＡの電流はゼロまで減少することができる。この時配線インダクタンスＬ＊ｄｌ／ｄｔのサージ電圧が発生する。このサージ電圧ピークやｄＶ／ｄｔが高速スイッチング素子の電圧耐量より大きい場合には、その素子を永久破壊する場合がある。このサージ電圧はスイッチング素子の耐量以下に抑えることが重要である。
【０００５】
【発明が解決しようとする課題】
近年の大容量高速スイッチング素子を使用した大容量の変換装置では、充放電スナバやクランプスナバを各素子に設けているが、装置の外形が大きくなることや経済的でないことから中小容量の高速スイッチング素子の場合ように素子個別のスナバ回路を設けず、電源の一括スナバ回路だけでサージ電圧を押さえる工夫が望まれている。
【０００６】
そこで、本発明は、前述の点に鑑み、電源一括スナバのみでサージ電圧を抑制し、半導体素子をサージ過電圧から保護することができる電力変換装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、半導体素子と冷却フィンを串刺しにして圧接構成される半導体スタックの冷却フィンに一括スナバ回路のコンデンサ端子の一方を半導体スタックの一端に設けられた冷却フィンに直付けできる配置とし、コンデンサの他方の端子はダイオードの一端に直付けし、ダイオードの他方の端子は半導体スタックの他端に接続されたブスバーに取り付けられた他の冷却フィンに直付けすることにより一括スナバの配線ループインダクタンスを極小化するように構成したものである。
【０００８】
請求項２記載の発明は、３レベル電力変換装置において、一括スナバ回路を正極電源と中性点及び負極電源と中性点それぞれに一括スナバ回路を設け、コンデンサの一端は正極（又負極）電源電位である冷却フィンに直付け出来る位置に配置し、コンデンサの他方の端子はダイオードの一端に直付けし、ダイオードの他方の端子は中性点電位の冷却フィンに直付けすることにより一括スナバの配線ループインダクタンスを極小化したものである。
【０００９】
また、請求項３記載の発明は、コンデンサ端子の一方は、コンデンサのケースの一部を端子として使用し、他方の端子は複数個の接続端子を設けたものである。
【００１０】
更に、請求項４記載の発明は、ダイオード端子の接続と冷却を兼ねる冷却フィンの取付を、ス夕ックの中央部に配置した中性点クランプダイオードのカソード、アノード電極であるブスバーに取付、このブスバー形状は、上記スナバダイオードを冷却する冷却フィン平面の面積以上の幅広導体にしたものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
（第１の実施の形態）
本発明の第１の実施の形態であるＩＥＧＴ（Injection Enhanced Gate Transistor）を用いた３レベルＮＰＣ電力変換装置について図１乃至図５を用いて説明する。
【００１２】
図１に示すように、本実施の形態における主回路は、直流電源である平滑コンデンサ１と、ＩＥＧＴとこのＩＥＧＴに逆並列接続されたダイオードとから成る第１〜４のスイッチング素子６〜９と、第１及び第２の結合ダイオード１０，１１と、コンデンサ１２ａ（以下スナバコンデンサ）とダイオード１２ｂ（以下スナバダイオード）と放電抵抗器１２ｃとから成るスナバ回路１２とから構成されている。このグループ単位で１相とし、Ｕ相、Ｖ相、Ｗ相の３レベルＮＰＣ主回路を構成している。
【００１３】
次に、上記主回路を実装する半導体スタック１８について説明する。
一般に、主回路は、風冷または水冷により、冷却されている。
図２は、図１に示した主回路半導体素子１相分を縦列配置締結して構成する水冷式の半導体スタック１８を示している。但し、水冷用配管についての説明は省略する。
【００１４】
図２に示すように、半導体スタック１８において、第１と第２の結合ダイオード１０，１１は、中性点ブスバー１４Ｃを介して直列に半導体スタック１８の中央に配置する。結合ダイオード１０，１１の中性点の電極となるブスバー１４Ｃを境にして、図中右側になる正極側には、第１の結合ダイオード１０、絶縁スペーサ１６、第１及び第２のＩＥＧＴ６，７、ＩＥＧＴ６，７を冷却する冷却フィン１３を介して配置している。また、図中左側になる負極側には、第２の結合ダイオード１１、絶縁スペーサ１６、第３及び第４のＩＥＧＴ８，９、ＩＥＧＴ８，９を冷却する冷却フィン１３を介して配置している。
【００１５】
そして、ＩＥＧＴ、結合ダイオード、冷却フィン、絶縁スペーサは一括で所定の圧力で締結されている。
このように一括に締結した串状のスタックは以下に説明するように、直流電源に設け一括スナバ回路１２を取り付ける。
【００１６】
スナバコンデンサ１２ａのケース１２ａ１自身の材質は、導電材料である黄銅等で電極を形成しており、そのケース１２ａ１は、ＩＥＧＴ６，９を冷却する冷却フィン１３に直接取り付けている。他方の端子は複数本で構成され、碍子１２ａを有し、ケースとは電気的にで絶縁されており、スナバダイオード１２ｂの一端（アノード電極またはカソード電極に直付けしている。スナバダイオード１２ｂの他方の端子は中性点電位であり、スナバダイオード１２ｂの冷却フィン１７に直付けしている。
【００１７】
また、スナバダイオード１２ｂの端子の接続と冷却を兼ねる冷却フィン１７は、ＮＰＣ回路の中性点である中性点ブスバー１４ｃに取り付けられている。中性点ブスバー１４ｃは、半導体スタック１８の中央部に配置した結合ダイオード１０，１１のカソード電極とアノード電極との間にあり、Ｔ形形状をしている。そのＴ形の水平部分のブスバーは、スナバダイオード１２ｂを冷却する冷却フィン１７平面の面積以上の幅広導体になっている。
【００１８】
本実施の形態における中性点ブスバー１４ｃは、Ｔ形形状であるが、結合ダイオード１０，１１のアノード電極、カソード電極それぞれに接続する逆Ｌ形形状でも、Ｌの底辺部をスナバダイオード１２ｂを冷却する冷却フィン１７の平面の１／２以上の面積であれば、Ｔ形と等価の効果が得られる。
【００１９】
第１の実施の形態による半導体スタック１８でのプラス（正極）、零（中性点）、マイナス（負極）の３レベルを出力するＮＰＣ通電モードについて、図２及び図３を用いて説明する。
【００２０】
尚、マイナスレベルの出力モードについては、プラス出力モードの電流方向が反転しただけで、半導体スタック内の素子、冷却片及びブスバーに対する通電方向の関係は同じであるので、説明は省略する。
【００２１】
プラス出力の回路図での通電モードを図３のＡ矢印で示す。
直流電源である正極ブスバー１３ＰからＩＥＧＴ６→ＩＥＧＴ７→出力ブス１４Ｕの順番で電流が流れる。このＩＥＧＴ６，７を実装した半導体スタック１８においての電流の流れは、図２に示す矢印Ａの方向に、正極ブスバー１４Ｐ→冷却フィン１３→ＩＥＧＴ６→冷却フィン１３→ＩＥＧＴ７→冷却フィン１３→出力ブスバー１４Ｕの経路で流れる。
【００２２】
零出力の回路図での通電モードを図３のＢ矢印で示す。
直流電源の中性点ブスバー１４Ｃから、第１の結合ダイオード１０→ＩＥＧＴ７→出力ブスバー１４Ｕと出力ブスバー１４Ｕ→ＩＥＧＴ８→第２の結合ダイオード１１→中性点ブスバー１４Ｃの順番で電流が流れる。この結合ダイオード１０とＩＥＧＴ７を実装した半導体スタック１８においての電流の流れは、図２の矢印Ｂの方向に、中性点のブスバー１４Ｃ→結合ダイオード１０→冷却フィン１３→ブスバー１５Ｐ→冷却フィン１３→ＩＥＧＴ７→冷却フィン１３→出力ブスバー１４Ｕと出力ブスバー１５Ｎ→冷却フィン１３→ＩＥＧＴ８→冷却フィン１３→ブスバー１５Ｎ→冷却フィン１３→結合ダイオード１１→中性点ブスバー１４Ｃの経路で流れる。
【００２３】
この通電モードでのサージ電圧の発生原理について、図４を用いて説明する。今、ＩＥＧＴ６とＩＥＧＴ７がオン状態で負荷電流ＩＬが流れている時、図４の時刻ｔ１でＩＥＧＴ６のゲート電圧Ｖｇｅを負バイアスすると、ＩＥＧＴ６はオフされ電圧が上昇し、ＩＥＧＴ６を流れていた電流Ｉｃは減少する。この時の電流減少率（−ｄＩ／ｄｔ）と配線インダクタンスにより半導体素子ＩＥＧＴ６にはサージ電圧が発生する。図４の時刻ｔ１で発生するサージ電圧Ｖｓ１は以下の式で示される。サージ電圧を抑えるには配線インダクタンスの低減と過渡オン電圧の小さいダイオードが必要である。
【００２４】
【数１】
Ｖｓ１＝  Ｖｏ＋Ｌ・ｄｌ／ｄｔ＋Ｖｆｒ  ……  （１）
また、時刻ｔ２で発生する電圧Ｖｓ２は次の式で示される。
【００２５】
【数２】
Ｖｓ２＝  Ｖｏ＋（√Ｌｏ／√Ｃ）＊Ｉｃ  ……  （２）
ここで、Ｖｏ：直流電圧、Ｌｏ：電源コンデンサから一括スナバまでのＬ、Ｌ：Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５、Ｃ：スナバコンデンサ容量、Ｖｆｒ：スナバＤの過渡オン電圧を示す。
【００２６】
このように構成された第１の実施の形態によれば、スナバコンデンサケース自身の電極化、冷却フィンへの直接接続、スナバダイオードの取付ブスバー形状の構成、最小ループ面積になる近接配置により、回路の配線のインダクタンスを極小化が可能となり、３レベル動作の通電モードによるスイッチング素子に加わるサージ電圧を抑制することができ、ＩＥＧＴの個別スナバレス化が可能となる。
【００２７】
また、スナバ回路に関わる配線、構造部材を最小にでき、組立工数も削減できる。
なお、スナバダイオード１２ｂは、過渡オン電圧の小さい特性のものを用いている。図５に示すように、一般にダイオードは順方向にｄｉ／ｄｔの大きい電流が流れようとすると、ダイオード内部ペレット全域に電流が広がるまでの短時間に、過渡的に大きな順電圧Ｖｆｒが発生する。
【００２８】
従って、第１の実施例の形態で説明した（１）式のように、ＩＥＧＴに加わるサージ電圧Ｖｓ１には、スナバダイオードの過渡オン電圧Ｖｆｒは重要になる。また、上述した過渡オン電圧の小さいスナバダイオード１２ｂを複数個直並列に接続している。複数個直列にすると、１個当たりの定格電圧を低いダイオードにできる。一般的に定格電圧の低いダイオードの特性は、過渡オン電圧が大幅に低くなることが知られている。
【００２９】
スナバダイオードを並列にすると、スナバ充電流が１／並列個数に分流され、図５に示す過渡オン電圧は、約１／並列個数に低減される。
更に、ＩＥＧＴ６〜８及び結合ダイオード１０、１１を冷却する冷却フィン１３とブスバー１５Ｐ、１５Ｎ、１４Ｎは低インダクタンス配線が必要であるために、極めて近接配置が必要である。この絶縁を行うための代表的な方法として、電気的に絶縁する絶縁板を挿入した複合絶縁方式がある。
【００３０】
この方法であると、絶縁物を固定するために接着、ねじ固定の方法がある。前者は高電圧箇所で、しかも風冷等での接着材の風化等の耐候性で問題がある。後者のねじ固定は、金属ねじは使用できなく絶縁ねじになる。この絶縁ねじは長年に亘る軸力低下問題及び締め付け部分には穴があり、絶縁距離、沿面の問題でも信頼性が低下する。
【００３１】
これらの問題を回避するために、素子間を亘るブスバーに、電極部を除いて全周に亘り絶縁被覆を行っている。例えば流動浸漬によるエボキシ絶縁被覆または熱収縮チューブ等を施している。
【００３２】
このように構成された本発明の実施の形態によれば、冷却片とブスバーの間隔を最小にすることができ、極めて低いインダクタンスの実現が図れ、３レベル通電モードでのスイッチング素子へのサージ電圧を最小に押さえる作用がある。
【００３３】
また、ＩＥＧＴ及び結合ダイオードの発熱により、半導体素子及び冷却フィン等の部品は、その発熱に応じ、熱膨張が生じる。半導体スタックは、締め付けボルト（図示省略）により、半導体素子に適した所定締め付け圧力で締めつけられている。ボルトによりＩＥＧＴ、結合ダイオード及び冷却フィン等の構造物は拘束されているので、初期の圧力に更に発熱による熱応力が加わり、半導体素子の規定圧力を超え破損することがある。その状態を極力回避するためにも、スタックの一端には板ばね又は皿ばねを設けている。
【００３４】
このような状態で、素子間の接続を行うブスバーがリジットな状態では、ばねの効果は損なわれる。そのためにブスバー形状を折り曲げ形状にし、熱膨張による熱応力を緩和する効果がある。
【００３５】
また、より効果をアップするために、ブスバー自身を焼き鈍し、更に熱膨張に対しての影響を低減する。
尚、半導体スタックの素子の並びが変わった場合にも同様の考え方で、スナバ配線を構成できる。
【００３６】
（第２の実施の形態）
次に、本発明の第２の実施の形態について、図６を用いて説明する。
図６に示すように、スナバダイオード１２ｂの一方の端子の接続は、スナバーダイオード１２ｂを冷却する冷却フィン１９に行い、その冷却フィン１９は、結合ダイオード１０、１１を冷却する冷却フィンも兼ねるようにした。また、前冷却フィン１９は、図２に示した中性点出力端子１４ｃも兼ね、中性点出力ブスバー１４ｃを接続する穴を設けている。冷却フィン１９の幅は、低インダクタンス化を図るために、他の冷却フィン１３と同じく幅広い形状である。
従って、第１の実施の形態と同じく、最小配線長、最小面積が可能になり、低インダクタンス化が実現できる。
【００３７】
【発明の効果】
以上述べたように、本発明によれば、一括スナバの配線ループインダクタンスを極小化が可能となり、電力変換装置を構成する半導体素子各々個別にスナバ回路を設けることなく電源に一括スナバのみ設けるだけでサージ電圧を抑制できる。
【００３８】
また、スナバ回路を配線、実装するための配線、構造部材及び作業工数を大幅に削減できる。
従って、半導体素子へのサージ電圧を抑制することができ、経済的で信頼性の高い電力変換装置を提供することができる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態における３レベル電力変換装置の主回路を示す概要構成図。
【図２】  本発明の第１の実施の形態における半導体スタックを示す概要構成図。
【図３】  ３レベル電力変換装置の１相分の主回路におけるサージ電圧の発生原理を説明する図。
【図４】  ３レベル電力変換装置のスイッチング素子に加わるサージ電圧波形を示すタイムチャート。
【図５】  ダイオードの過渡ＯＮ電圧、過渡ＯＮ電流特性を示す図。
【図６】  本発明の第２の実施の形態における半導体スタックを示す概要構成図。
【図７】  従来のＧＴＯを用いた３レベル電力変換装置の主回路を示す概要構成図。
【符号の説明】
１…平滑コンデンサ、２〜５…ＧＴＯ、６〜９…ＩＥＧＴ、１０，１１…結合ダイオード、１２…スナバ回路、１２ａ…スナバコンデンサ、１２ｂ…スナバダイオード、１２ｃ…放電抵抗器、１３，１９…冷却フィン、１４Ｃ…中性点ブスバー、１４Ｕ，１４Ｖ，１４Ｗ…出力ブスバー、１４Ｐ…正極ブスバー、１４Ｎ…負極ブスバー、１５Ｐ…正極ブスバー、１５Ｎ…負極ブスバー、１６…絶縁スペーサ、１７…冷却フィン、１８…半導体スタック
【図１】
0003652934.tif 000002
【図２】
0003652934.tif 000003
【図３】
0003652934.tif 000004
【図４】
0003652934.tif 000005
【図５】
0003652934.tif 000006
【図６】
0003652934.tif 000007
【図７】
0003652934.tif 000008