(57)【特許請求の範囲】
【請求項１】
下部構造が形成された半導体基板にキャパシタ下部電極を形成する段階と、
前記下部電極が形成された半導体基板を下部電極の電気的特性が変化されない温度で１次急速熱窒化処理を施す段階と、
前記１次急速熱窒化処理の温度より高温で２次急速熱窒化処理を施す段階と、
前記２次急速熱窒化処理の済んだ半導体基板に５酸化２タンタル誘電体膜をデポジットする段階とを含み、
前記下部電極を形成する段階は、ＨＳＧが表面に形成された下部電極を形成する段階であることを特徴とし、さらに、
前記１次急速熱窒化処理が、８００±４０℃の温度範囲で施されることを特徴とする５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【請求項２】
前記キャパシタ下部電極を形成した後１次急速熱窒化処理前に洗浄段階をさらに経ることを特徴とする請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【請求項３】
前記１次急速熱窒化処理は、１８０±６０秒間施されることを特徴とする請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【請求項４】
前記２次急速熱窒化処理は、８５０±４０℃の温度範囲で施されることを特徴とする請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【請求項５】
前記２次急速熱窒化処理は、１８０±６０秒間施されることを特徴とする請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【請求項６】
前記１次及び２次急速熱窒化処理により前記下部電極上には７Å以上の窒化膜が形成されることを特徴とする請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【請求項７】
前記２次急速熱窒化処理の済んだ半導体基板に急速熱酸化処理段階をさらに施すことを特徴とする請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【請求項８】
前記急速熱酸化処理は、８５０±５０℃の温度範囲で施されることを特徴とする請求項７に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【請求項９】
前記急速熱酸化処理は、９０±３０秒間施されることを特徴とする請求項７に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【請求項１０】
前記急速熱酸化処理は、酸素（Ｏ２）ガスまたは亜酸化窒素（Ｎ２Ｏ）ガスの雰囲気に施されることを特徴とする請求項７に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子のキャパシタ製造方法に係り、さらに詳細には、５酸化２タンタル誘電体膜を有するキャパシタの形成方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ（Dynamic Random Acess Memory）のメモリセルは、単体のキャパシタと単体のトランジスタから成る。特に、キャパシタは、情報を記憶させる手段として使用されるために、ＤＲＡＭ装置において非常に重要な役割をする。ところが、最近半導体装置の高集積化かつ微細化が進むに従いメモリセルの寸法が小型化し、動作電圧も低くなっているため、セルを駆動させ所望の素子の特性を得るには、キャパシタのキャパシタンスを大きくするしかない。もし、キャパシタンスが不足すると、リフレッシュタイム（Refresh time）が減少し、製品の信頼度及び歩留まりの低下を招く。反面、一定レベル以上のキャパシタンスを保つと、高集積化に伴う漏れ電流の増加などが原因でデータ損失が生じるとしても、不良製品となることを防止するため、製品生産の効率性を高めることができる。
【０００３】
今までセルキャパシタンスを増加させるための方法としては、シリンダやピンなどのストレージ電極（Storage electrode）構造を採用し、キャパシタの有効面積を広める方法、高誘電物質を利用し、誘電体膜を形成する方法及び誘電体膜を薄膜化する方法などが知られている。中でも、高誘電率を有する物質を利用し、誘電体膜を形成する方法に対する先行研究が活発に進んでいるが、特に、複雑な構造の下部電極上においても良好な段差塗布性を示す５酸化２タンタル誘電体膜を含むキャパシタの製造方法において、５酸化２タンタル膜を形成する前に急速熱窒化処理を施す方法が神山などの論文（S.Kamiyama, PY.Lesaicherre, H.Suzuki, A.Sakai, L.Nishiyama and A.Ishitani, J. Electrochem. Soc.,Vol.140,No.6,1617(1993)にＮＥＣ社による"Ultrathin Tantalum Oxide Capacitor Dielectric Layer Fabricated Using Rapid Thermal Nitridation prior to Low Pressure Chemical Vapor Deposition"）に開示されている。
【０００４】
図１は、従来の技術による５酸化２タンタル誘電体膜を有するキャパシタの形成方法を説明するためのフローチャートである。
【０００５】
図１を参照すれば、先ず、下部構造が形成された半導体基板にスタック型（stack type）下部電極（storage node）を形成する後に（５１）、洗浄工程を進める（５３）。次いで、前記洗浄工程の済んだ半導体基板に７Å以上の窒化膜を形成するため、アンモニアガス（ＮＨ3 ）雰囲気下に９００℃の温度で９０秒間急速熱窒化処理（ＲＴＮ：Rapid Thermal Nitridation）を進める（５５）。前記急速熱窒化処理ＲＴＮの済んだ半導体基板に低圧化学気相蒸着（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）法により５酸化２タンタル（Ｔａ2 Ｏ5 ）膜をデポジットし（５７；deposition）、ＵＶ−オゾン（Ozone）雰囲気下に熱処理（annealing）を進める（５９）。最終に、湿式または乾式酸化（Wet or Dry Oxidation）を３０分間進め（６１）、ＴｉＮを用いた障壁層をデポジットした後に（６３）、上部電極のプレートノード（plate node）を形成する（６５）。
【０００６】
図２は、上記した急速熱窒化処理をＨＳＧ（Hemi Spherical Grain：半球形グレーン）が表面に形成された下部電極に対し施した上、測定したセルキャパシタンス値を示すグラフである。
【０００７】
図２を参照すれば、Ｘ軸は測定地点に対するセルキャパシタンス（ｆＦ／ｃｅｌｌ）を表し、Ｙ軸はキャパシタンス測定地点の分布（distribution、％）をそれぞれ表す。そして■印により連結された線は９００℃で９０秒間急速熱窒化処理を施した後に測定した結果を、かつ□印により連結された線は８５０℃で９０秒間急速熱窒化処理を施した後に測定した結果をそれぞれ示す。図２に示すグラフから分かるように、９００℃よりも低い温度の８５０℃で急速熱窒化処理を施す場合のキャパシタンスがさらに大である。
【０００８】
これは、９００℃の高温で急速熱窒化処理を施すと、下部電極の表面に形成されているＨＳＧが凝集（agglomeration）するからである。すなわち、ＨＳＧが凝集すると、下部電極の有効表面積が縮まり、結局キャパシタンスの低下につながるからである。反面、８５０℃で急速熱窒化処理を施すと、９００℃の急速熱窒化処理に比べＨＳＧ凝集現象が抑えられるので、キャパシタンスがさらに大きくなる。つまり、９００℃以上の高温で急速熱窒化処理を施す場合、下部構造物の特性が劣化することが分かる。
【０００９】
ところが、急速熱窒化処理を８５０℃で施す場合、ＨＳＧの凝集現象は抑制されるものの、窒化膜を一定厚み以上に形成できないという不都合がある。
【００１０】
図３は、８５０℃で急速熱窒化処理を施した場合、急速熱窒化処理時間に従い形成される窒化膜厚み間の関係を示すグラフである。
【００１１】
図３を参照すれば、Ｘ軸は急速熱窒化処理の時間（秒）を、Ｙ軸は形成された窒化膜厚みをそれぞれ示す。図３に図すように、８５０℃で急速熱窒化処理を施す場合、略１００秒までは窒化膜が持続的に成長するが、１００秒を超えてからは４．５Å厚みで飽和状態に達し、これ以上成長しない。ところが、下部電極を形成し、５酸化２タンタル誘電体膜をデポジットした後に進む酸化工程時に、下部電極の酸化を防止するためには、急速熱窒化処理により形成される窒化膜は少なくとも７Å厚み以上に形成することが求められる。従って、８５０℃で急速熱窒化を施すと、十分な厚みの窒化膜が形成できないので、後続する酸化工程において窒化膜が酸化障壁としての役目をまともに行えず、窒化膜の下部に誘電率の低い酸化膜が形成される。このように誘電率の低い酸化膜が成長すると、誘電体膜の全体厚みが増加してしまい、キャパシタンスが減少し、漏れ電流が増大する。
【００１２】
すなわち、急速熱窒化処理を９００℃の高温で施すと、第一、下部電極の表面のＨＳＧが凝集して、キャパシタの有効面積を縮め、これによりキャパシタンスが低下する。第二、９００℃以上の高温処理は、２５６メガ（mega）または１ギガ（giga）のＤＲＡＭ素子の電気的特性の低下を招くという問題点がある。これと異なって、急速熱窒化処理を８５０℃の低温で施すと、下部電極の表面のＨＳＧが凝集する問題点は生じないものの、窒化膜を一定厚み以上に形成できない。
【００１３】
【発明が解決しようとする課題】
本発明が果たそうとする技術的課題は、ＨＳＧ形状の下部電極と５酸化２タンタル誘電体膜を有するキャパシタ形成工程においてＨＳＧ下部電極の変形を抑え、十分な厚みの窒化膜を形成しうる５酸化２タンタル誘電体膜キャパシタの形成方法を提供することにある。
【００１４】
【課題を解決するための手段】
前記技術的課題を達成するための本発明に係る５酸化２タンタル誘電体膜キャパシタの形成方法は、最初に、下部構造が形成された半導体基板にキャパシタ下部電極を形成する。前記下部電極が形成された半導体基板に１次及び２次からなる２段階の急速熱窒化処理を進める。ここで、２次急速熱窒化処理をより高めの温度で行なう。前記２段階の急速熱窒化処理が済んだ半導体基板に５酸化２タンタル誘電体膜をデポジットする段階をさらに有することを特徴とする。
【００１５】
本発明の好適な実施例によると、前記下部電極はＨＳＧ形状を持たせて形成することが好ましく、且つ、前記下部電極を形成した後に洗浄工程（cleaning process）をさらに進めることが好ましい。
【００１６】
前記１次急速熱窒化処理は、８００±４０℃の温度条件で１８０±６０秒間進めることが好適であり、且つ、前記２次急速熱窒化処理は８５０±４０℃の温度条件で１８０±６０秒間進めることが好適である。
【００１７】
好ましくは、前記２段階の急速熱窒化処理は、窒化膜厚みが７Å以上に形成するよう進めることが好適であり、且つ、前記２段階の急速熱窒化処理が済んだ後に急速熱酸化処理をさらに進めることが好適である。
【００１８】
前記急速熱酸化処理は、酸素ガスまたは亜酸化窒素ガス（Ｎ2 Ｏ）の雰囲気下に、８５０±５０℃の温度条件で９０±３０秒間進めることが好適である。
【００１９】
上記目的を達成するための本発明は、各請求項毎に次のように構成される。
【００２０】
請求項１に記載の発明は、下部構造が形成された半導体基板にキャパシタ下部電極を形成する段階と、
前記下部電極が形成された半導体基板を下部電極の電気的特性が変化されない温度で１次急速熱窒化処理を施す段階と、
前記１次急速熱窒化処理の温度より高温で２次急速熱窒化処理を施す段階と、
前記２次急速熱窒化処理の済んだ半導体基板に５酸化２タンタル誘電体膜をデポジットする段階とを含むことを特徴とする５酸化２タンタル誘電体膜を有するキャパシタの形成方法である。
【００２１】
請求項２に記載の発明は、請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記下部電極を形成する段階が、ＨＳＧが表面に形成された下部電極を形成する段階であることを特徴とするものである。
【００２２】
請求項３に記載の発明は、請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記キャパシタ下部電極を形成した後に洗浄段階をさらに経ることを特徴とするものである。
【００２３】
請求項４に記載の発明は、請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記１次急速熱窒化処理が、８００±４０℃の温度範囲で施されることを特徴とするものである。
【００２４】
請求項５に記載の発明は、請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記１次急速熱窒化処理が、１８０±６０秒間施されることを特徴とするものである。
【００２５】
請求項６に記載の発明は、請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記２次急速熱窒化処理が、８５０±４０℃の温度範囲で施されることを特徴とするものである。
【００２６】
請求項７に記載の発明は、請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記２次急速熱窒化処理が、１８０±６０秒間施されることを特徴とするものである。
【００２７】
請求項８に記載の発明は、請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記１次及び２次急速熱窒化処理により前記下部電極上には７Å以上の窒化膜が形成されることを特徴とするものである。
【００２８】
請求項９に記載の発明は、請求項１に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記２次急速熱窒化処理の済んだ半導体基板に急速熱酸化処理段階をさらに施すことを特徴とするものである。
【００２９】
請求項１０に記載の発明は、請求項９に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記急速熱酸化処理が、８５０±５０℃の温度範囲で施されることを特徴とするものである。
【００３０】
請求項１１に記載の発明は、請求項９に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記急速熱酸化処理が、９０±３０秒間施されることを特徴とするものである。
【００３１】
請求項１２に記載の発明は、請求項９に記載の５酸化２タンタル誘電体膜を有するキャパシタの形成方法において、前記急速熱酸化処理が、酸素（Ｏ2 ）ガスまたは亜酸化窒素（Ｎ2 Ｏ）ガスの雰囲気に施されることを特徴とするものである。
【００３２】
【発明の実施の形態および実施例】
以下、添付の図面に基づいて本発明をさらに詳細に説明する。
【００３３】
この明細書において述べられるキャパシタ下部電極は広義の意味として使われており、ＨＳＧ形状の下部電極などの特定形状に限定されるものでない。よって、以下の好適な実施例において記載される内容は単なる例示的なものに過ぎず、限定される意味ではない。
【００３４】
実施例１
図４を参照すれば、まずトランジスタなどの下部構造が形成された半導体基板にＨＳＧ（Hemi Spherical Grain：半球形グレーン）形状の下部電極（以下、ＨＳＧ下部電極と称する）を形成する（１００）。次いで、前記ＨＳＧ下部電極が形成された半導体基板をフッ酸（ＨＦ）水溶液を利用し洗浄する（１０２）。次に、前記洗浄の済んだ半導体基板に１次急速熱窒化処理（RTN;Rapid Thermal Nitridation）をアンモニアガス（ＮＨ3 ）雰囲気下に８００℃±４０の温度条件で１８０±６０秒間進める（１０４）。前記１次急速熱窒化処理によりＨＳＧ下部電極の表面には略３Å厚みの窒化膜が形成される。前記１次急速熱窒化処理の済んだ半導体基板に対し１次急速熱窒化処理（ＲＴＮ）よりも高めの温度である８５０±４０℃でアンモニアガス（ＮＨ3 ）雰囲気下に１８０±６０秒間２次急速熱窒化処理（ＲＴＮ）を進める（１０６）。前記２次急速熱窒化処理の結果、略３Åの窒化膜が形成された半導体基板に略４Å以上の窒化膜がさらに形成され、全体的に７Å以上の酸化障壁の役割をする窒化膜が形成される。
【００３５】
前記１次及び２次からなる２段階の急速熱窒化処理（ＲＴＮ）が済んだ半導体基板に誘電体膜、例えば、５酸化２タンタル（Ｔａ2 Ｏ5 ）からなる誘電体膜を低圧化学気相蒸着（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）法によりデポジットする（１０８）。前記５酸化２タンタル誘電体膜が形成された半導体基板に対しＵＶ−オゾン雰囲気下の熱処理工程を進め（１１０）、湿式または乾式酸化工程を進めて（１１２）、５酸化２タンタルからなる誘電体膜内の酸素不足（oxygen vacancy）を防止し、漏れ電流（leakage current）が大きくなる問題を防止する。この時、乾式酸化を利用して５酸化２タンタル誘電体膜内の酸素不足を補う場合には、８００℃の温度で３０分間乾式酸化を進めることが好適である。ここで、上記した２段階の急速熱窒化処理を通じて窒化膜の厚みを７Å以上に厚く形成したので、前記酸化工程１１２時に窒化膜が酸化障壁の役割を立派に遂行し、窒化膜の下部において誘電率の低い酸化膜（ＳｉＯ2 ）が成長する問題点を解決しうる。従って、全体的に誘電体膜が厚くなり、キャパシタンスが低下する問題点が解決される。最終に、前記酸化処理が施された結果物上に窒化チタニウム（ＴｉＮ）からなる障壁層を形成し（１１４）、上部電極のプレートノードを形成することで、本発明の実施例１に係る５酸化２タンタル誘電体膜を有するキャパシタ形成工程を完了する。ここで、８００℃と８５０℃との２段階に分かれて進められる急速熱窒化処理（ＲＴＮ）法は、７Å以上の窒化膜を得ながらも下部電極のＨＳＧ凝集による変形を抑え、セルキャパシタンス（cell capacitance）が低くなることを防止する働きをする。
【００３６】
実施例２
前述した実施例１のように２段階に亙った急速熱窒化処理（ＲＴＮ）を進め窒化膜のみ形成した後に、連続して急速熱酸化処理を施し、窒化膜と酸化膜との複合膜からなる酸化障壁の役目をする膜を形成しうる。
【００３７】
図５は、本発明の実施例２に係る５酸化２タンタル誘電体膜を有するキャパシタの形成方法を説明するためのフローチャートである。
【００３８】
図５を参照すれば、２段階の急速熱窒化処理（２０４、２０６）の後、５酸化２タンタル誘電体膜をデポジットするのに先立って、急速熱酸化処理（ＲＴＯ;Rapid Thermal Oxidation）を加える他は、前記実施例１において述べた内容と同様であるため、重複する部分についての説明は省略する。具体的に述べると、下部電極の形成、洗浄工程及び２段階の急速熱窒化処理（２００、２０２、２０４、２０６）が進んだ半導体基板に酸素（Ｏ2 ）または亜酸化窒素（Ｎ2 Ｏ）ガスの雰囲気を造成し、８５０±５０℃の温度で９０±３０秒間急速熱酸化処理を施し（２０７）、窒化膜と酸化膜とからなる複合膜をＨＳＧ下部電極上に形成する。次いで、５酸化２タンタルからなる誘電体膜をデポジットした後に（２０８）、前記実施例１において述べた後続工程と同様な後続工程（２１０、２１２、２１４、２１６）を進めることにより、本発明の実施例２による５酸化２タンタル誘電体膜のキャパシタ形成工程を完了する。かかる構造は上述した実施例１に比較し誘電体膜の厚みの増加が原因でキャパシタンスは多少低下するが、５酸化２タンタルを誘電体膜として使用するＤＲＡＭの製造工程において容易に応用可能である。
【００３９】
本発明は下記の実験例を参考にしてさらに詳細に説明されるが、この実験例は本発明を制限するものでない。
【００４０】
実験例
図６は、従来の技術のように９００℃で、且つ一段階（one step）で急速熱窒化処理を施した時と、本発明の実施例のように８００℃と８５０℃との二段階（two step）に分けて急速熱窒化処理を施した時（実施例１）のセルキャパシタンスを測定した結果を示すグラフである。
【００４１】
図６を参照すれば、Ｙ軸は測定地点の分布（％）を、且つＸ軸はこれによるセルキャパシタンス値（ｆＦ／ｃｅｌｌ）をそれぞれ示す。従来の技術のように９００℃で一段階で急速熱窒化処理を施した場合（図面において■印により一繋ぎになった線）には、セルキャパシタンス（ｆＦ／ｃｅｌｌ）が１９〜２１．２の間の値を示す。このように低いキャパシタンスを示す原因としては、９００℃の高温処理によりＨＳＧ下部電極の表面のＨＳＧが凝集し、下部電極の表面積が全体的に縮まったことが挙げられる。しかし、本発明のように８００℃と８５０℃との二段階に分けて急速熱窒化処理を施した場合（図面において□印により一繋ぎになった線）は、セルキャパシタンス（ｆＦ／ｃｅｌｌ）が２２〜２５．５の間の上がった値を示す。このような原因は、８００〜８５０℃の相対的な低温処理が下部電極の表面に形成されたＨＳＧの凝集を抑えるからである。一般に、セルキャパシタンスの測定は、測定地点の分布が５０％の地点を基準にして測定し、互いに比較する。測定地点の分布が５０％の地点のセルキャパシタンスを比較してみると、従来技術の如き９００℃で一段階の急速熱窒化処理を施す場合のセルキャパシタンスは１９．３（ｆＦ／ｃｅｌｌ）であり、本発明の如き８００℃と８５０℃との二段階に分けて急速熱窒化処理を施した場合、セルキャパシタンスは２３．２（ｆＦ／ｃｅｌｌ）であって、略３．９（ｆＦ／ｃｅｌｌ）程度にセルキャパシタンスが改良されたことが確認できる。
【００４２】
【発明の効果】
従って、ＨＳＧ下部電極に５酸化２タンタル誘電体膜をデポジットする前に進める本発明の前処理工程によると、第一、ＨＳＧの変形が防止でき、第二、酸化防止膜としての窒化膜を十分な厚みで形成できることから、キャパシタを含む半導体素子のキャパシタンス特性を向上させることができる。
【００４３】
本発明は、前記した実施例に限定されるものでなく、本発明の属する技術的思想内で、当分野の通常の知識を有した者にとって各種の変形が可能であることは明らかである。
【図面の簡単な説明】
【図１】  従来の技術による５酸化２タンタル誘電体膜を有するキャパシタの形成方法を説明するためのフローチャートである。
【図２】  図１による５酸化２タンタル誘電膜の形成方法を適用した際のキャパシタンスの値を示すグラフである。
【図３】  ８５０℃の温度で急速熱窒化処理を通じて窒化膜を形成した際に、急速熱窒化処理時間と窒化膜厚みとの間の関係を示すグラフである。
【図４】  本発明の実施例１に係る５酸化２タンタル誘電体膜を有するキャパシタの形成方法を説明するためのフローチャートである。
【図５】  本発明の実施例２に係る５酸化２タンタル誘電体膜を有するキャパシタの形成方法を説明するためのフローチャートである。
【図６】  従来技術のように９００℃で一段階で急速熱窒化処理ＲＴＮを施した時と、本発明のように８００℃と８５０℃との二段階に分けて急速熱窒化処理を施した時とのセルキャパシタンスの変化を説明するために示すグラフである。
【図１】
0003721259.tif 000002
【図２】
0003721259.tif 000003
【図３】
0003721259.tif 000004
【図４】
0003721259.tif 000005
【図５】
0003721259.tif 000006
【図６】
0003721259.tif 000007