(57)【特許請求の範囲】
【請求項１】
１個の軸群管理器に対して複数設けられる数値制御装置であって、
前記各固有フレームから取り込んだデータを一時記憶するバッファレジスタと、
前記軸群管理器より送られてくる指令値に応じた速度指令をサーボコントローラに与える速度指令器と、を備え、
前記軸群管理器が発する前記数値制御装置に共通に対応する共通フレームと、各数値制御装置ごとに個別に対応する固有フレームとから構成される転送フォーマットの軸移動のためのデータを受取り、１個の機械的移動軸の駆動制御を行う分散型数値制御システムの数値制御装置において、
各数値制御装置は、
起動信号を受け付けるとデータ伝送周期の１サイクル内の間で早いデータ伝送が必要とされる前記数値制御装置への前記軸群管理器からの前記固有フレームの送信が終了した後にタイマ割込み信号を出力するタイマ回路と、
共通フレームを受信するたびに、前記バッファレジスタに格納されているデータによって速度指令器を起動するとともに前記タイマ回路へ起動信号を出力し、その後に前記タイマ回路からのタイマ割込み信号を受け付けたときにも前記バッファレジスタに格納されているデータによって速度指令器を起動するＣＰＵ部とを有することを特徴とする分散型数値制御システムの数値制御装置。
【請求項２】
請求項１記載の分散型数値制御システムの数値制御装置を用いたデータ伝送システムであって、軸管理器は同一周期内のデータ伝送において、所定の数値制御装置については固有フレームを２度以上送出することを特徴とするデータ伝送システム。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は工作機械、ロボットまたはそれらの統合体の各軸毎に数値制御装置を分散して配置するデータ伝送システムとその数値制御装置に関し、特に、各軸の同期運転を実現するデータ伝送システムとその数値制御装置に関する。
【０００２】
【従来の技術】
図４は分散型数値制御システムの構成を示す図である。
図４に示すシステムでは、上位の軸群管理器１０が複数の軸サーボ系２１，２２をそれぞれ駆動制御する数値制御装置３１，３２へ移動データを伝送することにより各数値制御装置３１，３２が各軸サーボ系２１，２２を独自に制御する。数値制御装置３１，３２のそれぞれは伝送インターフェース３１１，３２１、伝送インターフェース３１１，３２１を介して受信した軸群管理器１０からのデータを一時記憶するバッファレジスタ３１５，３２５、ＣＰＵ部３１２，３２２、速度指令器３１３，３２３、サーボコントローラ３１４，３２４を備え、軸サーボ系２１，２２のそれぞれはサーボコントローラ３１４，３２４により回転が制御されるモータ２１１，２２１および該モータ２１１，２２１の回転量を検出してサーボコントローラ３１４，３２４へ送出する位置検出器２２１，２２２を備えている。
【０００３】
速度指令器３１３，３２３は伝送インターフェース３１１，３２１を介して軸群管理器１０より送られてくる指令値に応じた速度指令をサーボコントローラ３１４，３２４へ与え、サーボコントローラ３１４，３２４では、位置検出器２２１，２２２の検出出力に応じてモータ２１１，２２１の速度を上記の速度指令に応じたものとするフィードバック制御が行われている。このフィードバック制御においては、サーボコントローラ３１４，３２４に対し、短時間に所望量のパルスを送出するものであり、例えば、図５に示す回路で実現することができる。
図４に示したＣＰＵ部３１２，３２２内のＣＰＵ（不図示）は、データ・バスに方向（Ｄ７）と速度データ（Ｄ０〜Ｄ５）を設定し、ＷＲＳＧ信号を発すると、前記データはＤフリップフロップ８に書込まれたバイナリ・レート・マルチ・プライヤ９をイネーブルとする。
【０００４】
バイナリ・レート・マルチ・プライヤ９は、６４パルスのＳＰを計数後、ＥＯを出力し、ＲＳフリップフロップ１０をリセットし、自分自身をディスエーブルとする。この間に入力データ分のパルスをＤ7により方向づけ、＋ＦＰまたは−ＦＰを出力する。このパルス数が移動量となる。ここでは、数値制御装置を３台備え、３軸の同期運転を実施する例について説明する。まず、転送フォーマットについて説明すると、一般に、親局（ここでは軸群管理器）から複数の子局（ここでは数値制御装置）へデータを転送する場合ハイレベル・データ・リンク・コントロール（以下、ＨＤＬＣと称する）の形式（ＪＩＳ規格Ｃ−６３６３）を用いている。ＨＤＬＣの転送フォーマットを図６に示す。１サイクルの開始と終了を表わすフラグの間に、アドレス、コマンド、データ、周期冗長検査が納められている。１サイクルをフレームと呼び、このフレームが連続的に送出される。
【０００５】
以下の説明において、フレームは、全数値制御装置に対応する共通フレーム１個と、個々の数値制御装置に対応する固有フレーム３個によって転送パターンの１サイクルが構成されるものとして説明する。
この様子を図７に示すと、Ｆｎ−１、Ｆｎ−２、Ｆｎ−３が固有フレームであり、Ｆｎ−０が共通フレームである。
次に、上述した分散型数値制御システムの具体的な動作について図８および図９を参照して説明する。
図８および図９は、図４に示した分散型数値制御システムの動作に関する要部図構成を示す図である。群管理器１０は３台の数値制御装置３１〜３３（以下、それぞれＮＣ１〜ＮＣ３と称する）を管理するもので、図７に示したＦｎ−１、Ｆｎ−２、Ｆｎ−３は、各数値制御装置ＮＣ１、ＮＣ２、ＮＣ３にそれぞれ個別に対応する情報が載り、Ｆｎ−０は、全数値制御装置ＮＣ１〜ＮＣ３に共通に対応する情報が載せられる。
【０００６】
（１）  フレームＦｎ−１のアドレスを”０００００００１”とし、数値制御ＮＣ１を指定しているものとする。よってＮＣ１はフレームＦｎ−１を受信すると前記アドレスに続くコマンドデータをバッファレジスタ３１５に取り込む。
ＮＣ２およびＮＣ３は当然ながら無視する。
（２）  フレームＦｎ−２のアドレスを”００００００１０”とし、数値制御装置ＮＣ２を指定しているものとする。よってＮＣ２はフレームＦｎ−２を受信すると前記アドレスに続くコマンドデータをバッファレジスタ３２５に取り込む。
ＮＣ１およびＮＣ３は当然ながら無視する。
（３）  フレームＦｎ−３のアドレスを”０００００１００”とし、数値制御装置ＮＣ３を指定しているものとする。よってＮＣ３はフレームＦｎ−３を受信すると前記アドレスに続くコマンドデータをバッファレジスタ３３５に取り込む。
【０００７】
ＮＣ１およびＮＣ２は当然ながら無視する。
以上の（１）〜（３）の間は、ＮＣ１〜ＮＣ３は、前サイクルに取り込んだデータによって作動中である。
（４）  フレームＦｎ−０のアドレスを”１１１１１１１１”として、全数値制御装置ＮＣ１〜ＮＣ３を指定しているものとする。
よってフレームＦｎ−０は、全数値制御装置ＮＣ１〜ＮＣ３にて受信され、ＮＣ１〜ＮＣ３は前記アドレスに続く、コマンドデータを共通に取り込む。
この取り込み中も、ＮＣ１〜ＮＣ３は依然として前サイクルに取り込んだデータによって作動中である。
（５）  取り込みが完了した時点で、各バッファレジスタ３１５，３２５，３３５の内容を速度指令器３１３，３２３，３３３に書込み、いっせいに起動する。
【０００８】
ただし、あらかじめ前記取り込みが完了する直前までは、前サイクルの速度指令演算が終了するように、各ＮＣの演算速度を調節しておく。以上述べた動作によって各軸の完全同期運転が可能となる。従来各ＮＣの演算速度に誤差があることから完全同期ができなかったが、本従来例では転送サイクル毎に演算開始時刻が完全に同期するので、１サイクル内で誤差が吸収されてしまい、軸の動作に影響しないものとなる。これは、転送の１サイクルに要する時間は図１０に示すように数ミリ秒程度であり、その時間内のクロックのばらつきは数マイクロ秒内となるからである。このオーダーでは、軸を駆動するサーボモータの運動には全く影響しない。また、再起動するまでの休止時間においても、速度指令値が休止するのみでモータには関係しない。
【０００９】
【発明が解決しようとする課題】
上述した従来のデータ伝送システムでは、２次局である複数の数値制御装置に１次局である軸群管理器が一斉放送（共通番地の指令）を送り、一斉放送を受けた各２次局がデータを取り込むことにより、各２次局が制御する各軸の動作の同期をとることが図られている。各軸の要求される応答特性はすべて同じではなく、特定の軸については、速い応答性が要求されることがあるが、従来の方法では共通番地のアドレスである一斉放送が送られてこないと、各２次局がデータの取り込みをしない。このため、一斉放送を送る周期以上にデータの伝送を行うことができず、また、特定の軸を管理する２次局に対してのみ速いデータ伝送を行うこともできないという問題点がある。
【００１０】
本発明は上述したような従来の技術が有する問題点に鑑みてなされたものであって、特定の２次局については一斉放送を送る周期以上に速いデータ伝送を行うことのできるデータ伝送システムを実現することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の分散型数値制御システムの数値制御装置は、１個の軸群管理器に対して複数設けられる数値制御装置であって、
前記各固有フレームから取り込んだデータを一時記憶するバッファレジスタと、
前記軸群管理器より送られてくる指令値に応じた速度指令をサーボコントローラに与える速度指令器と、を備え、
前記軸群管理器が発する前記数値制御装置に共通に対応する共通フレームと、各数値制御装置ごとに個別に対応する固有フレームとから構成される転送フォーマットの軸移動のためのデータを受取り、１個の機械的移動軸の駆動制御を行う分散型数値制御システムの数値制御装置において、
各数値制御装置は、
起動信号を受け付けるとデータ伝送周期の１サイクル内の間で早いデータ伝送が必要とされる前記数値制御装置への前記軸群管理器からの前記固有フレームの送信が終了した後にタイマ割込み信号を出力するタイマ回路と、
共通フレームを受信するたびに、前記バッファレジスタに格納されているデータによって速度指令器を起動するとともに前記タイマ回路へ起動信号を出力し、その後に前記タイマ回路からのタイマ割込み信号を受け付けたときにも前記バッファレジスタに格納されているデータによって速度指令器を起動するＣＰＵ部とを有することを特徴とする。
【００１２】
本発明のデータ伝送システムは、上記のように構成された分散型数値制御システムの数値制御装置を用いたデータ伝送システムであって、軸管理器は同一周期内のデータ伝送において、所定の数値制御装置については固有フレームを２度以上送出することを特徴とする。
【００１３】
【作用】
本発明の分散型数値制御システムの数値制御装置では、軸群管理器から共通フレームが送られてきたときと、タイマ回路からのタイマ割込み信号が出力されたときにＣＰＵ部はバッファレジスタに格納されているデータによって速度指令器を起動する。軸群管理器が同一周期内に所定の数値制御装置について固有フレームを２度以上送出し、かつ、１度目の固有フレーム送出後にタイマ回路からタイマ割込み信号が出力されるように構成すると、所定の数値制御装置についてのみ速度指令器が起動され、通常のサイクルよりも速いデータ伝送が行われることとなる。
【００１４】
【実施例】
次に、本発明の実施例について図面を参照して説明する。
図１は本発明の一実施例の概略構成を示すブロック図である。本実施例は、１つの１次局１００に対して９つの２次局４０〜４８が設けられたものである。
図２は図１中の１次局１００および２次局４０〜４８の構成を詳細に示すブロック図である。図２では、１次局１００は軸群管理器１１０として表わし、２次局４０〜４８については、軸サーボ系１２１を制御する数値制御装置１３１として表わしている。
図２中の軸群管理器１１０およびモータ１２１１、１２１２からなる軸サーボ系１２１の構成は、図４に示した従来の軸群管理器１０および軸サーボ系２１と同様である。
【００１５】
本実施例における数値制御装置１３１については、図４に示した従来の数値制御装置３１にタイマ回路１３１６を設けたものである。この他の伝送インターフェース１３１１、ＣＰＵ部１３１２、速度指令器１３１３、サーボコントローラ１３１４およびバッファレジスタ１３１５の構成および動作は図４に示した数値制御装置３１に設けられる伝送インターフェース３１１、ＣＰＵ部３１２、速度指令器３１３、サーボコントローラ３１４およびバッファレジスタ３１５と同様であるために説明は省略する。
タイマ回路１３１６は、一斉放送が発生した場合に、所定時間経過後にタイマ割込みを発生させるために設けられている。ＣＰＵ部１３１２は一斉放送が送られてくるとタイマの起動信号Ｓ１をタイマ回路１３１６へ送出し、該起動信号Ｓ１を受け付けたタイマ回路１３１６は、所定時間経過後にタイマ割込み信号Ｓ２をＣＰＵ部１３１２へ返送する。
【００１６】
図３は本実施例におけるデータの伝送状態を示す図である。本実施例の動作について図３を参照して説明する。
本実施例のデータ伝送においては、２次局４０〜４７については速いデータ伝送が要求され、２次局４８に対しては特に速いデータ伝送は要求されない。
１次局１００と２次局４０〜４８との間では、図３（ａ）に示すように半２重の通信が行われている。図３（ａ）において、線の上は１次局１００からの送信を示し、線の下は２次局４０〜４８からの送信を示している。例えば１次局１００が２次局４０に対してデータ送信を行うと該データ送信に対する返送が行われる。データ長および伝送周期は一定であり、一斉放送であるＦＦのアドレスが送出される間隔、すなわち、データ伝送の１サイクルは２ｍｓである。
【００１７】
１次局である軸群管理器１１０は一斉放送であるＦＦを送出後、２次局４０〜４７に対して順番に連続するデータ送信を２度行い、その後、２次局４８に対するデータ送信を行う。１次局が一斉放送を送出すると、図２にその構成が示される各２次局４０〜４８では図３（ｂ）に示すような割込みが発生する。ＣＰＵ部１３１２はこの割込みにより既にバッファレジスタ１３１５に書込まれているデータを取り込むとともにタイマ回路１３１６に起動信号Ｓ１を出力する。タイマ回路１３１６は、図３（ｃ）に示すように１／２サイクルである１ｍｓ経過後にタイマ割込み信号Ｓ２をＣＰＵ部１３１２へ返送する。タイマ割込み信号Ｓ２を受け付けたＣＰＵ部１３１２は、一斉放送による割込みと同様にバッファレジスタ１３１５に書込まれているデータを取り込む。
【００１８】
本実施例においては上述したように２次局４０〜４７に対する１次局からのデータ送信が順番に連続して２度行われており、タイマ割込み信号Ｓ２が出力されるときには２次局４０〜４７に設けられたバッファレジスタの内容は現在実行している前サイクルにて取り込んだ内容が新たな書き換えられたものとなっている。このため、タイマ割込み信号Ｓ２が取り込まれることにより２次局４０〜４７のそれぞれは新たな動作を行うことができ、２次局４０〜４７に対しては実際の伝送周期が１ｍｓのものとなっている。また、速いデータ伝送を必要としない２次局４８についてはタイマ割込み信号Ｓ２が発生したときにはそのバッファレジスタに新たな指令が書込まれていないため、２次局４８の伝送周期はタイマ回路を設けない場合と同じく２ｍｓとなっている。
【００１９】
以上説明した本実施例において、タイマ回路の遅延時間は２次局４０〜４７へのデータ伝送周期を１／２サイクルとなる１ｍｓとして説明したが、この遅延時間は１サイクル内の間で速いデータ伝送が必要とされる２次局への１度目の送信が終了した後にタイマ割込み信号が送出されるタイミングであればよく、特に限定されるものではない。
また、タイマ割込み信号Ｓ２を所定時間経過毎に送出され、１サイクル内に複数送出されるものとし、さらに１次局から各２次局固有のデータ伝送の順番を調整することにより、各２次局毎のデータ伝送周期の種類をさらに多くすることも可能である。
以上９軸の同時制御について説明したが、それ以上の多軸についても本発明は当然実施することができる。
【００２０】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載するような効果を奏する。
請求項１に記載のものにおいては、バッファレジスタに書込まれているデータの取り込みが複数回行われるため、軸管理局のデータ伝送周期よりも速い応答が可能となり、請求項２に記載の方式を合わせて行うことにより、特定の２次局についてのみ速いデータ伝送を行うことができる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の概略構成を示すブロック図である。
【図２】図１中の１次局１００および２次局４０〜４８の構成を詳細に示すブロック図である。
【図３】図１および図２に示した実施例におけるデータの伝送状態を示す図である。
【図４】分散型数値制御システムの従来例の構成を示す図である。
【図５】従来例における速度指令器の構成例を示す図である。
【図６】従来例の具体的な動作を示す図である。
【図７】従来例の具体的な動作を示す図である。
【図８】従来例の具体的な動作を示す図である。
【図９】従来例の具体的な動作を示す図である。
【図１０】従来例の具体的な動作を示す図である。
【符号の説明】
８    Ｄフリップフロップ
９    マルチプライヤ
１０    フリップフロップＲＳ
４０〜４８    ２次局
１０，１１０    軸群管理器
２１，１２１    軸サーボ系
２１1，１２１1    モータ
２１2，１２１2  位置検出器
３１，３２，３３，１３１    数値制御装置
３１1，３２1，１３１1    伝送インターフェース
３１2，３２2，１３１2    ＣＰＵ部
３１3，３２3，３３3，１３１3    速度指令器
３１4，３２4，１３１4    サーボコントローラ
３１5，３２5，３３5，１３１5    バッファレジスタ
１００    １次局
１３１6    タイマ回路
Ｓ１    起動信号
Ｓ２    タイマ割込み信号
【図１】
0003613289.tif 000002
【図２】
0003613289.tif 000003
【図３】
0003613289.tif 000004
【図４】
0003613289.tif 000005
【図５】
0003613289.tif 000006
【図６】
0003613289.tif 000007
【図７】
0003613289.tif 000008
【図８】
0003613289.tif 000009
【図９】
0003613289.tif 000010
【図１０】
0003613289.tif 000011