(57)【特許請求の範囲】
【請求項１】
単結晶シリコン基体の一主面に溝を形成し、上記溝の内面に誘電体膜を形成したのち、不純物を注入した多結晶シリコンを上記溝に充填したものを、単結晶シリコンと不純物を注入した多結晶シリコンとで酸化膜形成速度の異なる温度下で、酸化することにより、上記単結晶シリコン基体の上記主面に第１の酸化膜を、上記多結晶シリコンの表面に上記第１の酸化膜よりも厚い第２の酸化膜を形成し、上記厚い第２の酸化膜は通過せず、上記薄い第１の酸化膜は通過する条件で上記主面側から不純物注入を行なうことにより、上記単結晶シリコン基体の主面における上記溝の周辺部分に不純物層を形成することを特徴とする半導体装置の製造方法。
【請求項２】
単結晶シリコン基体の一主面上に第１の誘電体膜を形成する工程と、
上記第１の誘電体膜の少なくとも一部分に単結晶シリコン基体を露出させた開口部を形成する工程と、
上記開口部から単結晶シリコン基体を食刻して溝を形成する工程と、
少なくとも上記溝内面に第２の誘電体膜を形成する工程と、
その後、上記溝内に多結晶シリコンを埋め込み、かつ第１の不純物を注入する工程と、
上記第１の誘電体膜の開口部分に露出する上記多結晶シリコンの表面から第２の不純物を拡散する工程と、
その後、上記第１の誘電体膜を除去する工程と、
その後、単結晶シリコンと不純物を注入した多結晶シリコンとで酸化膜形成速度の異なる温度下で、酸化することにより、上記単結晶シリコン基体の主面に第１の酸化膜を、上記多結晶シリコンの表面に第１の酸化膜よりも厚い第２の酸化膜を形成する工程と、
上記厚い第２の酸化膜は通過せず、上記薄い第１の酸化膜は通過する条件で上記主面側から第３の不純物を拡散する工程と、
その後、上記第１および第２の酸化膜を除去する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
上記多結晶シリコン表面から第２の不純物を拡散する深さＴ１と、上記多結晶シリコン表面に形成する第２の酸化膜の膜厚Ｔ２との関係について、
上記多結晶シリコンに第１の不純物としてホウ素が注入されている場合であって、第２の不純物がホウ素の場合にはＴ１×５／２＞Ｔ２、第２の不純物が燐の場合はＴ１×５／２≦Ｔ２とし、
上記多結晶シリコンに第１の不純物として燐が注入されている場合であって、第２の不純物が燐の場合にはＴ１×５／２＞Ｔ２、第２の不純物がホウ素の場合にはＴ１×５／２≦Ｔ２とする、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
上記第３の不純物を拡散する方法はイオン注入法であり、そのエネルギーから決定される酸化膜中における注入不純物の平均投影飛程Ｒｐおよび標準偏差△Ｒｐと、上記第２の酸化膜の膜厚Ｔ２との関係がＲｐ＋（３×△Ｒｐ）＜Ｔ２であり、かつ上記第１の酸化膜の膜厚Ｔ４との関係がＲｐ＞Ｔ４となるように注入エネルギーを設定することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
上記第１の誘電体膜の膜厚Ｔ３と上記第２の酸化膜の膜厚Ｔ２との関係が、Ｔ３≧Ｔ２である、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項６】
単結晶シリコン基体の一主面に溝を形成し、上記溝の内面に誘電体膜を形成したのち、不純物を注入した多結晶シリコンを上記溝に充填したものに、上記主面側から不純物注入を行ない、上記単結晶シリコン基体の上記主面および上記充填された多結晶シリコンの表面に不純物層を形成したものを、単結晶シリコンと不純物を注入した多結晶シリコンとで酸化膜形成速度の異なる温度下で、酸化することによって、上記単結晶シリコン基体の上記主面に第１の酸化膜を、上記多結晶シリコンの表面に上記第１の酸化膜よりも厚い第２の酸化膜を形成し、かつ上記第２の厚い酸化膜は上記多結晶シリコンの表面に形成した不純物層を全て取り込み、上記薄い第１の酸化膜は上記主面に形成した不純物層を残すように設定することにより、上記単結晶基体の上記主面における上記溝の周辺部分に不純物層を形成することを特徴とする半導体装置の製造方法。
【請求項７】
単結晶シリコン基体の一主面上に第１の誘電体膜を形成する工程と、
上記第１の誘電体膜の少なくとも一部分に単結晶シリコン基体を露出させた開口部を形成する工程と、
上記開口部から単結晶シリコン基体を食刻して溝を形成する工程と、
少なくとも上記溝内面に第２の誘電体膜を形成する工程と、
その後、上記溝内に多結晶シリコンを埋め込み、かつ第１の不純物を注入する工程と、
その後、上記第１の誘電体膜を除去する工程と、
その後、上記単結晶シリコン基体の上記主面側から第２の不純物を拡散する工程と、
その後、単結晶シリコンと不純物を注入した多結晶シリコンとで酸化膜形成速度の異なる温度下で、かつ上記多結晶シリコンの表面に形成した第２の不純物層は全て酸化膜に取り込み、上記主面に形成した第２の不純物層は残すように設定して、酸化することにより、上記単結晶シリコン基体の主面に第１の酸化膜を、上記多結晶シリコンの表面に第１の酸化膜よりも厚い第２の酸化膜を形成する工程と、
その後、上記第１および第２の酸化膜を除去する工程と、
を備えたことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
上記単結晶シリコンと不純物を注入した多結晶シリコンとで酸化膜形成速度の異なる温度は、７００℃〜９００℃の範囲の値である、ことを特徴とする請求項１、請求項２、請求項６または請求項７の何れかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子、特にトレンチ構造を用いるＵＭＯＳ等に代表される縦形トランジスタの電極形成法に関するものである。
【０００２】
【従来の技術】
近年、電力用半導体素子においては、高性能化のため半導体基板の表面から溝を形成し、その側面をチャネルとして利用するＵＭＯＳと称される構造を代表とする素子が実用化されつつある。本出願人は、これと類似の構造を用いるも全く新しい動作機構による電力用素子を発明し、既に出願している（特開平６−２５２４０８号）。
【０００３】
図１８は、上記電力用素子の概略構造を示す断面斜視図である。図１８において、基板２１上に形成したドレイン領域２２の表面に、同じ導電型のソース領域２３を設け、ドレイン領域２２の一部と上記ソース領域２３とを挾み込むようにＵ字型の固定電位絶縁電極２６を配置する。この固定電位絶縁電極２６は基板表面から形成した溝（トレンチ）の内表面に設けた絶縁膜２５の内側に多結晶シリコン等を充填してＭＯＳ型電極２４を形成したものであり、ソース電極Ｓと同電位に保たれていて（すなわち電位が固定されている）、かつ隣接するドレイン領域２２に空乏層を形成する材料から成る。そしてこの空乏層によってソース領域２３とドレイン領域２２は電気的に遮断されるように配設する。上記の溝と溝の間、すなわち各固定電位絶縁電極相互間はチャネル領域２７となる。さらに、ドレイン領域２２と固定電位絶縁電極２６の絶縁膜２５とに接し、ソース領域２３には接しない反対導電型のゲート領域２８を設け、それに外部から任意に電位を設定できるようにしたものである。すなわち、このゲート領域２８の電位によって絶縁膜２５界面の電位を操作したり、ドレイン領域２２の伝導度を制御するものである。その他、２９はドレイン電極である。なお、上記の符号や名称などについては原文とは適宜変更して表示している。
【０００４】
上記の素子を形成する場合には、ソース領域２３はトレンチとトレンチの間の表面に形成する必要がある。そのため、上記従来技術においては、トレンチを形成する工程の前にソース領域形成用の不純物を導入しておき、その後のゲート酸化膜形成（熱酸化によって上記の絶縁膜２５を形成する）その他の熱処理において活性化させる手法を用いている。
【０００５】
【発明が解決しようとする課題】
上記の素子ではトレンチの間隔を狭め、かつトレンチ深さを浅くする程、素子の電流増幅率が向上する特性を有する。そのため、デザインルールを縮小したマスクで製造することが望ましい。しかし、上記のようにトレンチを形成する工程の前にソース領域形成用の不純物を導入しておき、その後のゲート酸化その他の熱処理において活性化させる手法を用いる方法、すなわち、不純物を拡散した後にトレンチ内壁に酸化膜を形成する方法では、ソース領域がトレンチに挟まれているため、ゲート酸化膜の形成時の酸素増速拡散効果が特に顕著となって、ソース領域の拡散長が非常に大きくなる。すなわち、酸化膜形成時に酸素が拡散し、不純物層の深さが深くなる。なお、酸素増速拡散効果に関しては、例えば、「松本智  他、“酸化雰囲気におけるシリコン中のＡｓ、Ｐ、Ｂ拡散の時間依存性の解析”半導体・集積回路技術シンポジウム講演論文集、Vol２２th、pp７２〜７７、１９８２」に記載されている。
【０００６】
図１９は、上記の現象を説明するための要部断面図であり、１は単結晶シリコン基板、２はトレンチ、３は二酸化シリコン（酸化膜）、１６は増速拡散したソース拡散層である。図１９に示すように、ソース拡散層１６が深くなると、トレンチの有効深さはＡからＢへと浅くなる。そのため、素子の耐圧を維持するためにはトレンチ２を深く設定する必要性が生じるが、これは前記のように電流増幅率の向上を阻害する要因となるので、性能向上が阻害される。
【０００７】
上記の問題を回避するためには、まず、トレンチを形成し、ＭＯＳ型電極とするための多結晶シリコンを埋め込んだ後に、ソース領域を形成する部分に不純物を導入する必要がある。その方法としては、図２０に示すように、レジストマスク１９を形成してイオン注入（例えば燐イオン）を行なう方法が考えられる。しかし、微細化するほどパターンのマスク合わせが難しくなり、図２０に示すようにマスクずれが生じた場合には、トレンチ内のホウ素がドーピングされた多結晶シリコン４に燐イオンが注入（燐イオン注入拡散層領域１７）され、電気抵抗の悪化を招いて素子の遮断特性が劣化したり、ソース領域部のマスクずれ個所にイオンの未注入部分１８が残るため、ショットキーコンタクトが形成されることによる電流増幅率低下やオン抵抗の上昇を招き、結果的に歩留の低下を引き起こすという問題があった。
【０００８】
本発明は、上記のごとき従来技術の問題点を解決するためになされたものであり、更なる微細化に対応する安定した半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては特許請求の範囲に記載するように構成している。すなわち、請求項１に記載の発明においては、単結晶シリコン基体に設けた溝内に不純物を注入した多結晶シリコンを充填した構造において、単結晶シリコンと不純物を注入した多結晶シリコンとで酸化膜形成速度の異なる温度下で酸化することにより、単結晶シリコン基体の主面に薄い第１の酸化膜を、多結晶シリコンの表面に厚い第２の酸化膜を形成し、厚い第２の酸化膜は通過せず、薄い第１の酸化膜は通過する条件で主面側から不純物注入を行なうことにより、単結晶シリコン基体の主面における溝の周辺部分に不純物層を形成するものである。
【００１０】
上記のように、酸化膜形成速度の異なる温度（例えば請求項８に記載のように７００〜９００℃程度の低温度）下で酸化することにより、単結晶シリコン基体の主面には薄い酸化膜を、多結晶シリコンの表面には厚い酸化膜を自動的に形成することが出来る。したがって薄い酸化膜は通過し、厚い酸化膜は通過しない条件で不純物を注入すれば、薄い酸化膜の部分、すなわち溝の周辺部分にのみ選択的に不純物層（例えばソース領域となる）を形成することが出来る。このようにすれば、溝内面の酸化膜形成後に不純物注入を行なうので、従来のように、酸素増速拡散効果によって不純物層が深くなってしまうという問題を生じることがなく、また、厚い第２の酸化膜は多結晶シリコンの表面にのみ形成されるので、マスクずれによる問題を生じることもなくなる。
【００１１】
次に、請求項２に記載の発明は、請求項１に記載の発明のより具体的な製造工程を示すものであり、溝の形成に用いた誘電体マスク（第１の誘電体膜）をそのまま用いて、溝内に形成した多結晶シリコン表面にのみ高濃度拡散層を形成した後、上記誘電体マスクを除去し、前記の低温酸化を行なって薄い第１の酸化膜と厚い第２の酸化膜とを形成し、その膜厚差を利用して必要個所（例えばソース領域）にのみイオン注入を行なうように構成したものである。なお、請求項１または請求項２に記載の構成は、例えば後記図１〜図１１に示す第１の実施の形態に相当する。
【００１２】
また、請求項３に記載の発明は、請求項２において、多結晶シリコン表面から第２の不純物を拡散する深さＴ１と、多結晶シリコン表面に形成する第２の酸化膜の膜厚Ｔ２との関係について規定するものであり、第１の不純物がホウ素の場合と燐の場合、第２の不純物がホウ素の場合と燐の場合の各組合せによって異なった関係となる。
【００１３】
また、請求項４に記載の発明は、請求項２において、第３の不純物を拡散する方法とそのエネルギー条件を規定するものであり、請求項４に記載のように設定することにより、不純物が第１の酸化膜は通過し、第２の酸化膜は通過しないようにすることが出来る。
【００１４】
また、請求項５に記載の発明は、第１の誘電体膜の膜厚Ｔ３と第２の酸化膜の膜厚Ｔ２との関係を規定するものであり、Ｔ３≧Ｔ２に設定することにより、酸化膜除去後に多結晶シリコンの突出部分による凹凸を少なくし、平坦性をよくすることが出来る。
なお、上記請求項３乃至請求項５に記載の内容は、後記第１の実施の形態中に記載されている。
【００１５】
また、請求項６に記載の発明は、請求項１に記載の発明における低温酸化と不純物注入との順序を逆にしたものであり、不純物注入を行なった後に、低温酸化で薄い酸化膜と厚い酸化膜とを形成し、多結晶シリコンにおける不純物層は厚い酸化膜中に全て取り込み、薄い酸化膜の下にのみ不純物層を残すように構成したものである。このように構成することにより、製造工程をより簡単化することが出来る。
【００１６】
また、請求項７に記載の発明は、請求項６に記載の発明のより具体的な製造工程を示すものである。なお、請求項６または請求項７に記載の発明は、例えば、後記図１２乃至図１４に示す第２の実施の形態に相当する。
【００１７】
また、請求項８に記載の発明は、請求項１、請求項２、請求項６または請求項７において、単結晶シリコンと不純物を注入した多結晶シリコンとで酸化膜形成速度の異なる温度として、７００℃〜９００℃の範囲の値を用いたものである。なお、上記の値は後記図１７および第１の実施の形態に記載されている。
【００１８】
【発明の効果】
本発明の製造方法によれば、溝内面の酸化膜形成後に不純物注入を行なうので、従来のように、酸素増速拡散効果によって不純物層が深くなってしまうという問題を生じることがなく、また、厚い第２の酸化膜は多結晶シリコンの表面にのみ形成されるので、マスクずれによる問題を生じることもなくなるという効果が得られる。また、一連の工程が全てレジストマスク不要のセルフアライン工程となるため、レジスト工程に付随する合わせズレから解放されされて歩留の向上が図られるのみならず、素子の性能向上のためには、溝パターンの微細化のみを考慮すればよいため、更なる微細化が著しく容易となる。
【００１９】
【発明の実施の形態】
（第１の実施の形態）
図１〜図１１は、本発明の第１の実施の形態における各工程を示す断面図であり、本発明を上記従来例（特開平６−２５２４０８号）の構造を形成する場合に適用した例を示す。なお、各図は工程の説明を容易にするためにデフォルメされており、正確な寸法比を示さない部分がある。また、実施の形態中の数値は本実施の形態を説明するための一例であり、これに限定されるものでは無く、外部条件の変動により当然変化するものである。
【００２０】
まず、図１は本発明の製造方法による構造が形成された結果を示す断面図であり、単結晶シリコン基板１上にソース領域用の拡散層７が形成されている。単結晶シリコン基板１にはトレンチ２の内表面に二酸化シリコン膜（絶縁膜）３が形成され、そのトレンチ内部に多結晶シリコン４（ＭＯＳ型電極となる）が埋め込まれている。多結晶シリコン４の上部表面には厚い二酸化シリコン膜５が形成されている。また、薄い二酸化シリコン膜６が形成されている部分がソース電極となる領域で、その下には上記のようにソース拡散層７が形成されている。以下、この構造が形成されるまでを中心に工程の詳細を説明する。なお、上記従来例（特開平６−２５２４０８号）の製造に関して、図２に示す形状以前の工程は本発明とは独立の関係にあるため説明を割愛する。
【００２１】
図２において、単結晶シリコン基板１上にはトレンチエッチング時のマスクとなる二酸化シリコンを主成分とするＰＳＧ膜（誘電体膜）８を形成し、被トレンチエッチング領域９を開孔する。ＰＳＧ膜８の厚さＴ３は４００ｎｍ、ＰＳＧ濃度は４mol％とした。
【００２２】
次に、図３に示すように、トレンチエッチングを施してトレンチ２を形成する。本実施の形態では、トレンチエッチングとして、水素化臭素（ＨＢｒ）、三弗化窒素（ＮＦ3）、酸素（Ｏ2）およびヘリウム（Ｈｅ）の混合ガスを導入し、１３.５６ＭＨｚの高周波電力を回転磁界中で印加するマグネトロン・プラズマ増速リアクティブ・イオン・エッチング（ＭＥＲＩＥ）法を用いて、深さ４μｍのトレンチ２を形成した。
【００２３】
次に、図４に示すように、トレンチ２の内面に９５０℃のドライ酸化によって厚さ１００ｎｍの二酸化シリコン膜３をゲート酸化膜として形成した。
【００２４】
次に、図５に示すように、第１の不純物としてホウ素をドーピングしながら減圧化学的気相成長法を用いて、多結晶シリコン１０を厚く形成すると、その形成時の広く知られた良好な被覆特性により表面はほぼ平坦化される。
【００２５】
次に、図６に示すように、多結晶シリコン１０をＨＢｒ、塩素（Ｃ１2）の混合ガスを用いて、トレンチエッチング時と同様のＭＥＲＩＥ法によってエッチバックすることにより、トレンチ２の内部にのみ、埋め込まれた多結晶シリコン４を残す。
【００２６】
次に、図７に示すように、多結晶シリコン４の表面に第２の不純物をドーピングして高濃度ドーピング層１１を形成する。本発明は低温酸化における高濃度ドーピング層１１における酸化膜厚が単結晶シリコンにおける酸化膜厚より厚くなる現象（詳細後述）を利用するものであり、これが製造方法のポイントの一つである。この多結晶シリコン４表面への高濃度ドーピングは、例えば第２の不純物としてホウ素をエネルギー３３ＫｅＶにて２×１０15ｃｍ~2イオン注入した後、窒素中にて９００℃、２０分の活性化を行なうことによって実施し、厚さＴ１がおよそ３００ｎｍの拡散層とした。
【００２７】
この高濃度ドーピング層１１の形成においては、用いる第２の不純物はホウ素と燐の何れでも良いが、ホウ素の場合には上記の方法の他にＢＢｒ3デポジションと呼ばれる不純物拡散による方法でもよい。また第２の不純物が燐の場合には燐のイオン注入法を用いてもよいし、ＰＯＣ13デポジションと呼ばれる不純物拡散による方法でも良い。
【００２８】
次に、図８に示すように、弗化水素酸を主成分とするエッチング液に浸漬し、トレンチエッチングマスクおよびドーピングマスクの両用に用いたＰＳＧ膜８を除去する。図８はＰＳＧ膜８を除去した後の形状を示す。
【００２９】
次に、図９に示すように、低温酸化により、高濃度ドーピング層１１を酸化した厚い二酸化シリコン膜５（厚さＴ２）と単結晶シリコン基板１の表面を酸化した薄い酸化膜６（厚さＴ４）を形成する。
【００３０】
ここで、不純物を高濃度にドーピングした多結晶シリコンと単結晶シリコンとにおいて、低温酸化時の酸化膜厚が異なる現象について説明する。
図１７は、一定時間の酸化における温度と酸化膜厚との関係の一例を示す特性図である。図１７において、一点鎖線Ａは単結晶シリコンの特性、実線Ｂはホウ素（Ｂ）を高濃度にドーピングした多結晶シリコンの特性、破線Ｃは燐（Ｐ）を高濃度にドーピングした多結晶シリコンの特性を示す。
【００３１】
図１７に示すように、一般に広く用いられる９００℃以上の酸化温度から低温にして行くに従って、単結晶シリコンの酸化膜厚Ｔ４に比較してホウ素や燐を高濃度にドーピングした多結晶シリコンの酸化膜厚（Ｔ２）が厚くなる傾向が顕著になることが判った。例えば７５０℃の場合には、膜厚がホウ素ではＴ２／Ｔ４＝２.７倍、燐ではＴ２／Ｔ４＝５.６倍となるデータが得られている。
【００３２】
従来から一般的に用いられている９００℃以上の酸化温度では、単結晶シリコンと高濃度多結晶シリコンとの酸化速度の差が小さくなる。そして７００℃付近を下回ると、形成する酸化膜厚にもよるが常識的なレベルを超える異常に長い酸化時間が必要となってくる。したがって本実施の形態のように、Ｔ２とＴ４の差を大きくし、かつ酸化時間が異常に長くならないようにするためには、温度範囲を７００℃以上かつ９００℃未満とするのが良い。そのため本実施の形態では、ホウ素による酸化であるので、ウェット酸化法にて７５０℃で９２３分間酸化して、多結晶シリコン４上に厚さ１００ｎｍの二酸化シリコン膜５を形成し、単結晶シリコン１の表面に厚さ３７ｎｍの二酸化シリコン膜６を形成した。
【００３３】
なお、高濃度ドーピング層１１を、第２の不純物としてホウ素を用いたＢＢｒ3デポジションによって形成すると、拡散深さ（Ｔ１）の管理は緩くなる。本実施の形態のように、多結晶シリコン４に予め第１の不純物としてホウ素がドーピングされ、かつ表面では金属配線と電気的接続（コンタクト）をとる構造の場合には、実質的に問題は生じない。そして工程は簡略化され、必要な酸化膜厚も厚くする必要がなくなる。
【００３４】
また、酸化膜厚は一般的に形成に消費した元のシリコン膜厚の５／２になることが知られているから、高濃度ドーピング層１１の厚さＴ１と低温酸化後の酸化膜厚Ｔ２との関係を、Ｔ１×５／２＞Ｔ２となるように設定することにより、高濃度ドーピング層１１の底部に酸化されない残留領域を残すことが出来る。この残留領域は、後にコンタクトを形成する場合に、コンタクトのための高濃度拡散層の役割を果たすので、さらに工程の簡略化が図られる。
【００３５】
一方、高濃度ドーピング層１１を形成する際の第２の不純物として、ホウ素よりも酸化速度の大きい不純物である燐をドーピングした場合には、低温酸化における多結晶シリコン４上の酸化膜厚Ｔ２と単結晶シリコン上の酸化膜厚Ｔ４との差がより大きくなる。そのため高濃度ドーピング層１１の厚さＴ１と低温酸化後の酸化膜厚Ｔ２との関係を、Ｔ１×５／２≦Ｔ２となるように設定することにより、厚めの酸化を行なう場合でも、酸化レートがより大きいので、酸化時間を短く出来るという利点がある。そしてこのような厚めの酸化を行なうことにより、酸化後に電気特性を変化させないようにすることができる。
上記のように、これらの工程の何れをも選択が可能である。
【００３６】
逆に、埋め込み多結晶シリコン４に第１の不純物として燐がドープされている場合には、電気的特性への影響排除の観点から、高濃度ドーピング層１１の第２の不純物が燐の場合はＴ１×５／２＞Ｔ２、上記第２の不純物がホウ素ではＴ１×５／２≦Ｔ２とする必要があることが判る。
【００３７】
次に、図１０に示すように、上記の２種類の膜厚Ｔ２とＴ４の差を利用してソース領域形成のためのイオン注入を行なう。この場合、多結晶シリコン４内には注入イオンが到達せずにそのほとんどが厚い酸化膜５内に留まるようにし、かつ薄い酸化膜６下の単結晶シリコン１内には注入イオンを到達させる必要がある。そのため、イオン注入条件における注入不純物の平均投影飛程Ｒｐと標準偏差△Ｒｐとの関係を、注入イオンの９９％が厚さＴ２内に収まるようにするため、
Ｒｐ＋（３×△Ｒｐ）＜Ｔ２
および
Ｒｐ＞Ｔ４
の関係を満たすように注入エネルギーを設定（例えば注入エネルギーを３４ｋｅＶにするとＲｐ＝０.０４１９、△Ｒｐ＝０.０１８４になる）すると、図１０に示すように、単結晶シリコン１内にのみ不純物が導入され、不純物層１４が形成される。
【００３８】
その後、本実施の形態では９５０℃の窒素雰囲気にて２０分の活性化アニールを施した後、コンタクト部分の酸化膜５および酸化膜６を除去し、配線層（アルミニウム膜）１５を形成すると、図１１に示すような構造が形成される。図１１の構造は、上記従来例（特開平６−２５２４０８号）の基本的構造部分であり、７はソース拡散層（不純物層１４に相当）である。なお、前記図１８に示したごとく、上記従来例の構造では、ＭＯＳ型電極２４とソース領域２３とが共通にソース電極に接続されるので、図１１では配線層１５が表面全体に形成されているが、別個の電極に接続する場合には、それぞれの電極を形成するようにエッチングすれば良い。
【００３９】
なお、配線層１５のようなコンタクト形成のためには表面の凹凸が少ないことが望ましい。そのためには、トレンチ２形成のマスクとなり、かつ多結晶シリコン４の表面からの突出高さを決定するＰＳＧ膜８の厚さＴ３を、高濃度ドーピング層１１の酸化膜厚Ｔ２と比較して、Ｔ３≧Ｔ２に設定しておくとよい。このように設定するだけで表面の凹凸は大きく改善される。
【００４０】
（第２の実施の形態）
次に、図１２〜図１４は、本発明の第２の実施の形態における工程を示す断面図である。この実施の形態は、前記第１の実施の形態を更に簡略化した工程である。なお、前記図１〜図６に示した多結晶シリコン４形成までの工程は、第１の実施の形態と同一なので説明を省略する。
【００４１】
まず、前記図６の工程の次に、図１２に示すように、ＰＳＧ膜８を除去する。
次に、図１３に示すように、まず第２の不純物のイオン注入を行なう。この場合には、図示のごとくイオン注入層１４が深い位置に形成されるように高エネルギーでイオン注入を行なう。ただし、後に行なう低温酸化工程（高温の酸化に比較して長時間を要する）を考慮すると、酸化膜厚は薄い方が望ましい。そのためには、注入エネルギーは、極力小さい方が好ましいので、エネルギーを４０ｋｅＶとして燐を２×１０5ｃｍ~2だけイオン注入し、イオン注入層１４を形成する。この際には、単結晶シリコン１の表面部分と多結晶シリコン４の表面との両方にイオンが注入される。
【００４２】
次に、図１４に示すように、第１の実施の形態と同様に低温酸化を行なう。この際に形成される酸化膜厚は、多結晶シリコン４の表面にイオン注入された第２の不純物が全て酸化膜内に取り込まれる厚さにする必要がある。
上記の関係は、イオン注入層の厚さＴ１と低温酸化後の酸化膜厚Ｔ２との関係が、Ｔ１×５／２≦Ｔ２となるから、これを満たすように本実施の形態では前記のように４０ｋｅＶで燐をイオン注入した。その結果、イオン注入層１４の深さＴ１は、Ｔ１＝Ｒｐ＋（３×△Ｒｐ）≒１１２ｎｍとなった。
【００４３】
また、酸化は燐を用いた場合であるので、７５０℃のウェット酸化法にて１９３分間酸化し、厚さ１５０ｎｍの多結晶シリコンの酸化膜５を形成した。このとき単結晶シリコン側における酸化膜６の厚さは２６ｎｍ程度であり、イオン注入時のＲｐ＝４８.６ｎｍに対しての表面側高濃度範囲であるＲｐ−△Ｒｐ＝１８.８ｎｍの範囲には僅かしか入り込まない。したがって、単結晶シリコン側における燐のイオン注入層１４の多くは酸化されずに残るので、ソース電極拡散層形成のために利用できる。なお、ボロンや燐等の不純物の拡散定数は、酸素原子のそれよりも４桁程度小さいので、拡散による上記関係の崩れを考慮する必要はない。その後、９５０℃の窒素雰囲気にて２０分の活性化アニールを行い、前記図１０に示したものと同様の構造が形成される。その後の工程は前記図１１と同じである。
【００４４】
本実施の形態においては、使用不純物の制限はあるが、第１の実施の形態と同じ効果を持ちながら、より工程を簡略化することが出来る。
【００４５】
（第３の実施の形態）
次に、図１５、図１６は本発明の第３の実施の形態における製造工程を示す断面図である。
前記のように、第１、第２の実施の形態においては、特開平６−２５２４０８号に記載の素子の製造に際して本発明を適用する場合について説明したが、本発明は上記の素子の製造に限定されるわけではない。第３の実施の形態は、他のデバイスとして、ＵＭＯＳデバイス（例えば特開平４−１４５６２８号公報に記載の素子）に本発明を適用した場合を説明する。
【００４６】
まず、図１５に示すように、トレンチの側壁の酸化膜３に接して、単結晶シリコン基板１とは反対の導電型の拡散層１３（チャネルになる部分）が形成され、トレンチ内には多結晶シリコン４が充填されている。この図１５においても前記第１および第２の実施の形態と同様に、多結晶シリコン４の表面に高濃度に不純物をドーピングし、比較的低温で酸化する工程を用いることにより、前記図７を用いて説明したと同様に２種類の膜厚の酸化膜５、６が表面に形成された構造を形成することが出来る。
【００４７】
その後、前記実施の形態と同様にイオン注入を行ってソース拡散層７を形成し、さらにアニールを施した後、コンタクトをエッチングし、引き続き配線層１５（アルミニウム膜）を形成すると、図１６に示すように、トレンチ間の狭い縦形ＵＭＯＳ構造が容易に形成される。この構造はトレンチ内の多結晶シリコン４のコンタクトおよび拡散層１３のコンタクトを別途形成する必要があるが、有効チャネル数を飛躍的に増大させることが出来るため、オン抵抗を大きく低減することが出来るという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１および第２の実施の形態で形成される構造の基本部分を示す断面図。
【図２】本発明の第１および第２の実施の形態において、トレンチを形成するためのマスクを形成した状態を示す断面図。
【図３】本発明の第１および第２の実施の形態において、単結晶シリコン上にトレンチを形成した状態を示す断面図。
【図４】本発明の第１および第２の実施の形態において、トレンチ内面にシリコン酸化膜を形成した状態を示す断面図。
【図５】本発明の第１および第２の実施の形態において、トレンチを埋める多結晶シリコンを形成した状態を示す断面図。
【図６】本発明の第１および第２の実施の形態において、トレンチ内にのみ多結晶シリコンを残した状態を示す断面図。
【図７】本発明の第１の実施の形態において、埋め込んだ多結晶シリコンの表面に高濃度の不純物ドープ層を形成した状態を示す断面図。
【図８】本発明の第１の実施の形態において、表面の誘電体膜を除去した状態を示す断面図。
【図９】本発明の第１の実施の形態において、表面を低温酸化して膜厚の異なる２種のの酸化膜を形成した状態を示す断面図。
【図１０】本発明の第１の実施の形態において、表面にイオン注入を行った状態を示す断面図。
【図１１】本発明の第１の実施の形態における素子構造が形成された状態を示す断面図。
【図１２】本発明の第２の実施の形態において、埋め込み多結晶シリコンを形成した後に誘電体膜を除去した状態を示す断面図。
【図１３】本発明の第２の実施の形態において、表面にイオン注入を行った状態を示す断面図。
【図１４】本発明の第２の実施の形態において、表面を低温酸化して多結晶シリコン内の注入イオン層を酸化膜に取り込んだ状態を示す断面図。
【図１５】本発明の第３の実施の形態において、単結晶シリコン基板内部に拡散層を形成し、表面に低温酸化による膜厚の異なる２種の酸化膜を形成した状態を示す断面図。
【図１６】本発明の第３の実施の形態において、単結晶シリコン表面にソース拡散層を形成し、配線層を形成した状態を示す断面図。
【図１７】本発明における低温酸化の条件を設定するための単結晶シリコンと多結晶シリコンの酸化データ特性を示す特性図。
【図１８】本発明を適用する従来装置の一例の断面斜視図。
【図１９】従来の製造方法の問題点の一つであるソース拡散層が酸素増速拡散している状態を示す断面図。
【図２０】従来の製造方法において、ソース領域形成イオン注入時の問題点を説明するための断面図。
【符号の説明】
１…単結晶シリコン基板              ２…溝
３…二酸化シリコン                  ４…多結晶シリコン
５…厚い二酸化シリコン膜            ６…薄い二酸化シリコン膜
７…ソース拡散層                    ８…トレンチエッチングマスク酸化膜
９…トレンチエッチング領域        １０…多結晶シリコン
１１…高濃度ドーピング層            １３…拡散領域
１４…イオン注入層                  １５…配線層
１６…酸素増速拡散したソース拡散層  １７…燐イオン注入拡散層領域
１８…ソース電極部の未注入部分      １９…レジストマスク
２１…基板                          ２２…ドレイン領域
２３…ソース領域                    ２４…ＭＯＳ型電極
２５…絶縁膜                        ２６…固定電位絶縁電極
２７…チャネル領域                  ２８…ゲート領域
２９…ドレイン電極
【図１】
0003641929.tif 000002
【図２】
0003641929.tif 000003
【図３】
0003641929.tif 000004
【図４】
0003641929.tif 000005
【図５】
0003641929.tif 000006
【図６】
0003641929.tif 000007
【図７】
0003641929.tif 000008
【図８】
0003641929.tif 000009
【図９】
0003641929.tif 000010
【図１０】
0003641929.tif 000011
【図１１】
0003641929.tif 000012
【図１２】
0003641929.tif 000013
【図１３】
0003641929.tif 000014
【図１４】
0003641929.tif 000015
【図１５】
0003641929.tif 000016
【図１６】
0003641929.tif 000017
【図１７】
0003641929.tif 000018
【図１８】
0003641929.tif 000019
【図１９】
0003641929.tif 000020
【図２０】
0003641929.tif 000021