(57)【特許請求の範囲】
【請求項１】
同一基板上にカソードとアノードとを有する電界放出型ディスプレイパネルであって、
第１基板としての第１絶縁プレートと、
前記第１絶縁プレート上で所定の等間隔で平行に配置されるように、誘電体層、側面がナノチューブエミッタ層で覆われる第１導電層、および前記ナノチューブエミッタ層の上部に形成された前記第２導電層を、連続的に設けて柱状に形成された複数のエミッタスタックと、
前記誘電体層によって互いに絶縁され、複数のエミッタスタック間に透明な物質で形成された複数の導電帯と、
前記複数のエミッタスタックのナノチューブエミッタ層から放出された電子で活性化され赤、緑、青色の光をそれぞれ発する、前記導電帯上にそれぞれ形成された複数の蛍光粉コーティング帯と、
第２基板として使用するために、前記第１絶縁プレートからスペースを空けて配置される第２絶縁プレートと、
前記第１絶縁プレートおよび前記第２絶縁プレートの周囲を一緒に結合して内部に気密のキャビティを形成する複数の側壁パネルと、
を有する電界放出型ディスプレイパネル。
【請求項２】
前記複数の導電帯は、当該導電帯と前記第１絶縁プレートとの間に反射コーティング層を有する請求項１に記載の電界放出型ディスプレイパネル。
【請求項３】
前記反射コーティング層は、金属で形成した請求項２に記載の電界放出型ディスプレイパネル。
【請求項４】
前記第１絶縁プレートおよび前記第２絶縁プレートは、透明なセラミック材料で形成した請求項１に記載の電界放出型ディスプレイパネル。
【請求項５】
前記第１導電層は、前記電界放出型ディスプレイパネルのカソードである請求項１に記載の電界放出型ディスプレイパネル。
【請求項６】
前記第１導電層および前記第２導電層は、金属粒子を含む導電ペーストである請求項１に記載の電界放出型ディスプレイパネル。
【請求項７】
前記複数の導電帯は、電界放出型ディスプレイパネルのアノードである請求項１に記載の電界放出型ディスプレイパネル。
【請求項８】
前記複数の導電帯は、酸化インジウムスズ（ＩＴＯ）で形成された請求項１に記載の電界放出型ディスプレイパネル。
【請求項９】
前記ナノチューブエミッタ層は、ナノメータ寸法の中空管ファイバと接着剤材料の混合物で形成された請求項１に記載の電界放出型ディスプレイパネル。
【請求項１０】
前記複数の蛍光粉コーティング帯は、前記複数のエミッタスタックからの電子によって活性化されたとき、直接隣接する蛍光粉コーティング帯が放出する光と異なる赤、緑、青色の光を放出する請求項１に記載の電界放出型ディスプレイパネル。
【請求項１１】
前記エミッタスタックにおける前記誘電体層は、約５μｍから約５００μｍの間の厚さを有する請求項１に記載の電界放出型ディスプレイパネル。
【請求項１２】
同一基板上にカソードとアノードとを有する電界放出型ディスプレイパネルの製造方法であって、
第１基板として使用するために、第１絶縁プレートを設けるステップと、
前記第１絶縁プレート上に透明な物質の複数の導電帯を形成するステップと、
厚膜印刷技術によって、前記第１絶縁プレート上で所定の等間隔で平行に誘電体層を形成するステップと、
前記誘電体層上に柱状に第１導電層を形成するステップと、
前記柱状の第１導電層上にナノチューブエミッタ層を配置するステップと、
前記柱状の第１導電層の側面に前記ナノチューブエミッタが垂れ下がって覆うように、前記第１基板をキュアリングするステップと、
前記ナノチューブエミッタ層の上部に第２導電層を配置するステップと、
前記ナノチューブエミッタ層から放出された電子で活性化され赤、緑、青色の光をそれぞれ発する、前記複数の導電帯上に複数の蛍光粉コーティング帯を形成するステップと、
第２基板として使用するために、前記第１絶縁プレートからスペースを空けて第２絶縁プレートを配置するステップと、
側壁パネルによって第１絶縁プレートと第２絶縁プレートとを結合して内部に気密のキャビティを形成するステップと、
を有する電界放出型ディスプレイパネルの製造方法。
【請求項１３】
前記第１絶縁プレートおよび前記第２絶縁プレートは、透明なガラス板を使用してなる請求項１２に記載の電界放出型ディスプレイパネルの製造方法。
【請求項１４】
前記第１導電層および前記第２導電層は、金属微粉を含むペーストで印刷される請求項１２に記載の電界放出型ディスプレイパネルの製造方法。
【請求項１５】
前記第１導電層および前記第２導電層のそれぞれに負電荷を印加し、前記複数の導電帯のそれぞれに正電荷を印加するステップをさらに有する請求項１２に記載の電界放出型ディスプレイパネルの製造方法。
【請求項１６】
前記ナノチューブエミッタ層は、ナノメータ寸法の中空管ファイバと接着材との混合物の印刷によって、配置される請求項１２に記載の電界放出型ディスプレイパネルの製造方法。
【請求項１７】
前記複数の導電帯は、酸化インジウムスズ（ＩＴＯ）によって形成される請求項１２に記載の電界放出型ディスプレイパネルの製造方法。
【請求項１８】
前記複数の蛍光粉コーティング帯は、厚膜印刷技術によって形成される請求項１２に記載の電界放出型ディスプレイパネルの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界放出型ディスプレイ（ＦＥＤ）パネルと、そのパネルの製造方法に関し、より詳しくは、同一基板上にカソードとアノードとを備える電界放出型ディスプレイパネルと、その製造方法に関する。
【０００２】
【従来の技術】
近年、フラットパネルディスプレイ装置は、パーソナルコンピュータのような電子機器に使用され発展している。多用されるフラットパネルディスプレイ装置の１つに、改良された解像度のアクティブマトリックス液晶ディスプレイがある。
【０００３】
しかしながら、液晶ディスプレイ装置には、さまざまな問題がある。たとえば、液晶ディスプレイは、アモーファスシリコンでガラス板をコーティングする低速のデポジションプロセス、生産の複雑さ、および、低生産性など、製造上で限界がある。さらに、液晶ディスプレイ装置（ＬＣＤ）は、発する大部分の光が無駄に浪費され高電力を消費する蛍光性バックライトを必要とする。液晶ディスプレイの画像は、明るい光の状況下または広い視角で見るのが難しく、多くの機器での使用を一層制約する。
【０００４】
近年、前記液晶ディスプレイパネルに取って代わる、他のフラットパネルディスプレイ装置が発達している。これら装置のうちの１つには、ＬＣＤのいくつかの制約を克服して、従来のＬＣＤ装置をより優れた効果を奏する電界放出型ディスプレイ装置がある。
【０００５】
たとえば、電界放出型ディスプレイ装置（ＦＥＤ）は、従来の薄膜トランジスタ（ＴＦＴ）液晶ディスプレイパネルと比較してより高いコントラスト比、より大きい視角、より高い最大輝度、より低い消費電力、および、より広い動作温度範囲を有する。ＦＥＤとＬＣＤの最も大きな相違点は、ＬＣＤと違って、ＦＥＤが色のついた蛍光体を利用して自身で光源を作り出すということである。
【０００６】
ＦＥＤは、複雑な電力消費型のバックライトおよびフィルタを必要とせず、その結果、ＦＥＤによって発せられたほとんど全ての光がユーザーに見える。さらに、ＦＥＤは薄膜トランジスタの大きな配列を必要とせず、したがって、アクティブマトリクスＬＣＤのための高コストおよび生産性の問題の主要な原因が除去される。
【０００７】
ＦＥＤでは、電子はカソードから放出されて、画像を作り出すために透明カバープレートの裏の蛍光体コーティングに当たる。このようなカソード発光プロセスは、光を作り出す最も有効な方法の一つとして知られている。従来のＣＲＴ表示装置とは逆に、ＦＥＤの各画素または放出ユニット自身が電子供給源、すなわち概して放出マイクロチップ配列を有している。
【０００８】
カソードとゲート電極との間の電圧差は、カソードから電子を取り出し、蛍光体コーティングの方へ加速する。放出電流、およびディスプレイ輝度は、放出物質の仕事関数に強く従属する。
【０００９】
ＦＥＤ内で電子が移動するために、ほとんどのＦＥＤは、１０−７トルという低圧にされ、放出された電子のための対数平均自由行路（log mean free path）を提供し、マイクロチップの汚染および劣化を予防する。ディスプレイの解像度は、マイクロチップから引き出される電子を平行にするためにフォーカスグリッドを使用することにより改良できる。
【００１０】
電界放出カソードの開発の初期には、モリブデンの金属マイクロチップエミッタが利用された。このような装置では、厚い酸化シリコン層を生成するために最初にシリコンウェーハが酸化され、その酸化物の上部に金属のゲート層が配置される。それから、その金属のゲート層は、ゲート開口を形成するためにパターニングされ、続いて、この開口の下部の酸化シリコンがエッチングされ、ゲートの下を切り取り、縦穴を生成する。ニッケルのような犠牲材料層は、エミッタの縦穴にニッケルが配置されることを防止するために配置される。
【００１１】
モリブデンは、前記開口の上に近付くまで、鋭利な点を有する円すいが縦穴内部で成長し、通常の角度で配置される。ニッケルの犠牲層が取り除かれると、エミッタの円すいが残る。
【００１２】
他の方式では、最初にシリコン上で熱酸化を行い、続いて、その酸化物をパターニングし、シリコンチップを形成するために選択的にエッチングを行うことによって、シリコンマイクロチップエミッタが生成される。さらに酸化またはエッチングが、シリコンを保護し、犠牲層を設けるように円すいの点を鋭利にする。
【００１３】
さらに他の方式では、大きな面積のフラットパネルディスプレイのための理想的な基板として、ガラスなどのような好ましい材料の基板上にマイクロチップが作られる。
【００１４】
このマイクロチップは、たとえば金属またはドープされた半導電材料などの導電材料で形成される。ＦＥＤ装置のためのこの代替方式では、中間層は、導電率を制御するように、カソードとマイクロチップとの間に配置されることが望ましい。この中間層の適切な固有抵抗は、装置に安定した状況での作動を可能にする。
【００１５】
したがって、このようなＦＥＤ装置の製造では、固有アモーファスシリコンとｎ＋ドープされたアモーファスシリコンの導電率の中間の導電性を有するアモーファスシリコン被膜を設けることが好ましい。ｎ＋ドープされたアモーファスシリコンの導電率は、被膜に含まれる燐原子の量を調整することにより制御することができる。
【００１６】
一般に、ＦＥＤ装置の製造では、該装置が、電子の放出を妨げないように、非常に低圧のキャビティを有する状態とされる。たとえば、１０−７トルの低圧が通常は必要とされる。ＦＥＤ装置を形成する２つの比較的大きいガラス基板の凹みを防ぐために、スペーサが使用され、２つの基板の間に適当なキャビティを提供し、支持する。たとえば、従来のＦＥＤ装置では、球状ガラスまたは十字状ガラスが、ＦＥＤ装置に上記キャビティを維持するために使用されている。細長いスペーサも、上記の目的に使用された。
【００１７】
はじめに、従来の電界放出型ディスプレイ装置１０の拡大された横断面図を示す図３を参照する。
【００１８】
ＦＥＤ装置１０は、ガラス基板１４上に典型的なアモーファスシリコン基膜の電気抵抗層１２を配置することにより形成される。それから誘電媒質の絶縁層１６と金属ゲート層１８が設けられ、金属のマイクロチップ２０を提供するように成形され、カソード構造２２が電気抵抗層１２によって覆われる。したがって、電気抵抗であるが、いくぶん導電性のあるアモーファスシリコン層が、ＳｉＯ２のような誘電体で形成された高い絶縁層１６の下に位置する。
【００１９】
アモーファスシリコン層の抵抗率を制御可能にすることは、マイクロチップ２０の１つが金属ゲート層１８とショートした場合、過度の電流が流れないようにする制限抵抗器として動作することになり、過度な電気抵抗にならないので重要である。
【００２０】
図４に示すように、完成したＦＥＤ装置３０は、この装置３０の頂部にアノード２８が載置されている。簡単のため、カソード層２２および電気抵抗層１２が、カソードとして単一の層２２で示されている。
【００２１】
マイクロチップ２０は、先端から、電子２６を放出するように形成されている。ゲート電極１８には、正電荷が、一方、アノード２８にはより高い正電荷が印加される。アノード２８は、燐粒子３２でコーティングされたガラス基板３６によって形成されている。
【００２２】
図５は、部分的に拡大された横断面図であるが、図５において、間欠的な導電層である酸化インジウムスズ（ＩＴＯ）層３４は、電子２６を当てられたときに、前記燐層の輝度をさらに改善するために利用される。
【００２３】
ＦＥＤ装置の全体の厚さは、約２ｍｍという薄さで、底部のガラス基板１４と頂部のガラス基板３６との間は側壁パネル３８（図４参照）によって気密に封止されている。
【００２４】
【発明が解決しようとする課題】
図３〜５に示されるマイクロチップにより形成された従来のＦＥＤ装置は、液晶ディスプレイ装置に比べて品質が改善されたフラットパネルディスプレイ装置となる。しかしながら、マイクロチップＦＥＤ装置の不利な点は、主として装置を製造するための加工工程が複雑になることである。
【００２５】
たとえば、該装置における種々の層の形成、特に、マイクロチップの形成には、写真平板法を利用する薄膜形成技術が必要となる。その結果、多数のフォトマスキング工程が、ＦＥＤの種々の構造的特徴の輪郭を定め、製造するために実行しなければならない。ＣＶＤ形成方法および写真平板法は、ＦＥＤ装置の製造コストの多大な増加を引き起こす。
【００２６】
１９９９年８月１９日に米国出願され、本発明と共通する譲受人に譲渡された０９／３７７３１５の同時係属出願では、電子放出源としてナノチューブエミッタを使用している三極管構造の電界放出型ディスプレイ装置およびその製造方法が開示されている。
【００２７】
この三極管構造ＦＥＤ装置は、第１絶縁プレートと、金属を含む材料によって第１絶縁プレート上に形成されたカソードと、高電気抵抗材料のカソードに形成された層と、カーボン、ダイヤモンド、またはダイヤモンドのようなカーボン材料の固有抵抗層上に形成されるナノチューブエミッタ層と、多重なエミッタスタックにおいて垂直に重なる誘電体層と、誘電体層の上部のゲート電極と、ゲート電極の上に重なる第２絶縁プレート上に形成されるアノードとにより構成される。ここで、カソード、抵抗層およびナノチューブエミッタ層は、隣接したエミッタスタックから絶縁リブセクションによって絶縁されたエミッタスタックを形成している。
【００２８】
提案されたＦＥＤ装置は、厚膜印刷技術によって、マイクロチップを利用しているＦＥＤに比べて、実質的により低い製造コスト、およびより高い生産効率で有利に製造することができる。しかしながら、その装置に対しては、別の加工工程で形成しなければならない、カソード、ゲート電極およびアノードという３つの分離した電極がさらに必要とされる。
【００２９】
他に、１９９９年９月１５日に米国出願され、本発明と共通する譲受人に譲渡された０９／３９６５３６の同時係属出願では、電子放出源としてナノチューブエミッタを使用しているダイオード構造装置の電界放出型ディスプレイ装置とその製造方法が開示されている。
【００３０】
このダイオード構造ＦＥＤ装置は、複数のエミッタスタックが上面に形成された第１ガラス基板によって構成されており、エミッタスタックは、それぞれ、ガラス基板の横方向に平行して形成され、銀ペーストのような導電材料層および頂部のナノチューブエミッタ層を有している。
【００３１】
第１ガラス基板は、複数のエミッタスタック間を絶縁するために、その間に絶縁材で形成した複数のリブセクションを有する。第２ガラス基板は、第１ガラス基板の上方に空間を置いて配置され、内面を酸化インジウムスズのような導電性材料の層でコーティングされている。
【００３２】
そして、多重な蛍光粉コーティング帯が、ＩＴＯ層上に形成され、複数のエミッタスタックから放出された電子によって活性化されたときに、それぞれ赤、緑、青色光を発する。
【００３３】
電界放出型ディスプレイパネルは、第１ガラス基板と第２ガラス基板の周囲を結合する多くの側壁パネルによって一緒に組み立てられ、その内部に気密のキャビティが形成される。
【００３４】
上記の出願で開示されているＦＥＤ装置は、２つの電極、すなわち、底部ガラス基板にコーティングされた第１電極と、頂部ガラス基板にコーティングされた第２電極だけで製造することができ、前記２つの基板間にゲート電極を使用することはない。この形態では、ナノチューブエミッタから発される電子は、ゲート電極が利用される場合と同程度の強さであり、頂部ガラス基板上の蛍光粉コーティング帯に衝突することはない。
【００３５】
上記の三極管およびダイオード構造ＦＥＤでは、様々な他の製造および性能上の問題がある。たとえば、三極管構造ＦＥＤでは、製造方法は、より複雑で、したがって、高信頼性の製品を製造することが困難である。絶縁誘電層の厚さ、および電極間の間隔は、信頼性を保つために、高精度に形成されなければならない。
【００３６】
ダイオード構造ＦＥＤでは、蛍光粉コーティング帯のカソードとナノチューブエミッタのアノードとの間の距離は、１００μｍより大きくなくてはならない。この制限は、駆動電圧が合理的な範囲、すなわち５００ボルトより小さい電圧にとどまるように、ナノチューブエミッタタイプのＦＥＤにおいて５ボルト／μｍの動作範囲となるように定めなくてはならない。
【００３７】
頂部基板（アノード）と底部基板（カソード）の間に許されるその小さい距離は、他に加工上の困難性を引き起こす。特に、大きい寸法のディスプレイパネルを製造する際に、２つの基板間のキャビティで高真空を達成するといった加工問題や、２つの電極だけが使用される場合、ばらついた電子が輝度を減少させ、低い画質となる。
【００３８】
また、図６に示すように、他のダイオード構造ＦＥＤでは、電界放出型ディスプレイ装置４０は、電子放出源として同じ基板上にナノチューブエミッタを使用することにより形成されたカソードおよびアノードを備えるダイオード構造を有する。ダイオード構造ＦＥＤは、底部ガラス基板４２および頂部ガラス基板４４により構成される。
【００３９】
まず、底部ガラス基板４２の上部に、厚膜印刷技術によって、金属の微粉を含んでいる導電ペーストのような第１導電材料層４６が配置される。導電ペーストは、銀微粉で形成されるものが好ましい。それから、第１導電材料層４６の上に、厚膜印刷技術によって、約５０μｍから約５００μｍの間の厚さで誘電体層４８が配置される。ここで使用される「約」は、与えられる平均値の±１０％の範囲内であることを意味する。誘電体は、酸化シリコン、窒化シリコン、シリコンオキシ窒化物または他のどの適切な誘電体であってもよい。
【００４０】
多重の誘電体が形成されたあと、導電銀ペースト層５０、または他の適切な導電ペースト材料が誘電層４８の上に印刷される。スクリーン印刷された銀ペースト層５０の厚さは、約５μｍから約１０μｍの間の範囲にある。
【００４１】
電子エミッタスタック６０の製造を完了するために、厚膜印刷技術によって銀ペースト層５０の上に、ナノチューブエミッタ層５２が約５μｍから約５０μｍの間の厚さで配置される。カーボンナノチューブ５４がナノチューブエミッタ層５２から突き出す。それから、第１導電材料層４６上には、厚膜印刷技術によって蛍光粉コーティング帯５６が配置される。蛍光粉コーティング帯５６（アノード）は、赤、緑、青色の異なる色光を発するための蛍光体のような蛍光微粉で形成される。
【００４２】
図６に示すダイオード構造ＦＥＤでは、銀ペースト層５０（カソード）に負電荷が印加されると、ナノチューブエミッタ層５２は電子５８を放出する。図６に示された構造では、第２カソード６２は、ナノチューブエミッタ層５２によって、アノードである蛍光粉コーティング帯５６へ放出される電子５８をはね返すために頂部ガラス基板４４の表面にＩＴＯのような材料でさらにコーティングされている。
【００４３】
理想的には、全ての電子５８は、アノードである蛍光粉コーティング帯５６に引きつけられ、または第２カソード６２によってアノードである蛍光粉コーティング帯５６の方へはね返されるべきである。
【００４４】
しかしながら、図６に示すように、ナノチューブエミッタ層５２の上面に形成されるカーボンナノチューブ５４により放出される電子５８は、アノードである蛍光粉コーティング帯５６の方へ放出されず、その代わりに、図示しない隣接したピクセルのアノードの方へ放出される。したがって、隣接したピクセルは意図せず輝き、ＦＥＤ装置の鮮明度を低下させる。
【００４５】
ナノチューブエミッタ層５２上のカーボンナノチューブ５４から放出される電子５８の散乱を制御することの欠如は、ＦＥＤ装置に色の鮮明度および画像の鮮明度の損失を減らすために、改良されなくてはならない。
【００４６】
本発明は、上記事情に鑑みてなされたものであり、本発明の目的は、従来のダイオード構造ＦＥＤパネルの不利益または欠点を有しないダイオード構造の電界放出型ディスプレイパネルを提供することである。
【００４７】
また、本発明の他の目的は、カソードおよびアノードがともに底部ガラス基板上に形成されるダイオード構造の電界放出型ディスプレイパネルを提供することである。
【００４８】
さらに、本発明の他の目的は、カソードとアノードが底部ガラス基板上に形成されるダイオード構造の電界放出型ディスプレイパネルを提供することである。
【００４９】
さらに、本発明の他の目的は、カソード外周の全てのナノチューブが底部ガラス基板に向かって下方に向けられるように、カソードが底部ガラス基板上に形成される電界放出型ディスプレイパネルを提供することである。
【００５０】
さらに、本発明の他の目的は、ナノチューブエミッタ層を間にはさみ込んでいる２つの導電ペースト材料の層によって形成されるカソードを有するダイオード構造の電界放出型ディスプレイパネルを提供することである。
【００５１】
さらに、本発明の他の目的は、最初に、誘電体層上に第１導電層を配置し、それから、その上部にナノチューブエミッタ層のカソード層を配置し、ナノチューブエミッタ層が第１導電層上に垂れ下がるようにカソードをキュアリングし、第２導電層でカソードを覆う、ダイオード構造の電界放出型ディスプレイパネルの製造方法を提供することである。
【００５２】
さらに、本発明の他の目的は、底部ガラス基板上にカソードとアノードを形成する、ダイオード構造の電界放出型ディスプレイパネルの製造方法を提供することである。
【００５３】
さらに、本発明の他の目的は、全てのナノチューブが底部ガラス基板上のアノードに向かって下方に向かうようにカソードの外周を覆うナノチューブエミッタ層を有するとともに、底部ガラス基板上に形成されるカソードを含むダイオード構造の電界放出型ディスプレイパネルの製造方法を提供することである。
【００５４】
【課題を解決するための手段】
本発明は、同一基板上にカソードとアノードとを有する電界放出型ディスプレイパネルであって、第１基板としての第１絶縁プレートと、前記第１絶縁プレート上で所定の等間隔で平行に配置されるように、誘電体層、側面がナノチューブエミッタ層で覆われる第１導電層、および前記ナノチューブエミッタ層の上部に形成された第２導電層を、連続的に設けて柱状に形成された複数のエミッタスタックと、前記誘電体層によって互いに絶縁され、複数のエミッタスタック間に透明な物質で形成された複数の導電帯と、前記複数のエミッタスタックのナノチューブエミッタ層から放出された電子で活性化され赤、緑、青色の光をそれぞれ発する、前記導電帯上にそれぞれ形成された複数の蛍光粉コーティング帯と、第２基板として使用するために、前記第１絶縁プレートからスペースを空けて配置される第２絶縁プレートと、前記第１絶縁プレートおよび前記第２絶縁プレートの周囲を一緒に結合して内部に気密のキャビティを形成する複数の側壁パネルと、を有する電界放出型ディスプレイパネルである。
【００５５】
前記複数の導電帯は、当該導電帯と前記第１絶縁プレートとの間に反射コーティング層を有し、前記反射コーティング層は、金属で形成され、第１および第２絶縁プレートは、透明なセラミック材料で形成されている。
【００５６】
第１導電層は、電界放出型ディスプレイパネルのためのカソードであり、第１導電層および第２導電層は金属粒子を含む導電ペーストであり、複数の導電帯は酸化インジウムスズで形成される。
【００５７】
ナノチューブエミッタ層は、ナノメータ寸法の中空管ファイバと接着剤材料の混合物で形成される。
【００５８】
複数の蛍光粉コーティング帯は、複数のエミッタスタックからの電子によって活性化されたとき、直接隣接した蛍光粉コーティング帯が放出する光と異なる赤、緑、青色の光を放出する。
【００５９】
複数のエミッタスタックにおける誘電体層は、約５μｍから約５００μｍの間の厚さを有する。
【００６０】
本発明は、同一基板上にカソードとアノードとを有する電界放出型ディスプレイパネルの製造方法であって、第１基板として使用するために、第１絶縁プレートを設けるステップと、第１絶縁プレート上に透明な物質の複数の導電帯を形成するステップと、厚膜印刷技術によって、第１絶縁プレート上で所定の等間隔で平行に誘電体層を形成するステップと、誘電体層上に柱状に第１導電層を形成するステップと、柱状の第１導電層上にナノチューブエミッタ層を配置するステップと、前記柱状の第１導電層の側面にナノチューブエミッタ層が垂れ下がり、柱形状の第１導電層の側壁表面を覆った後、第１基板をキュアリングするステップと、ナノチューブエミッタ層の上部に第２導電層を配置するステップと、ナノチューブエミッタ層から放出された電子によって活性化されて赤、緑、青色の光を発するために導電帯上に複数の蛍光粉コーティング帯を形成するステップと、第２基板として使用するために、第１絶縁プレートからスペースを空けて第２絶縁プレートを配置するステップと、側壁パネルによって第１絶縁プレートと第２絶縁プレートとを結合して内部に気密のキャビティを形成するステップと、を有する電界放出型ディスプレイパネルの製造方法である。
【００６１】
前記製造方法では、第１および第２絶縁プレートに透明なガラス板を使用している。
【００６２】
前記製造方法は、金属微粉を含む導電ペーストで前記第１導電層および前記第２導電層を印刷するステップを有する。
【００６３】
前記製造方法は、さらに、第１導電層および第２導電層のそれぞれに負電荷を印加し、複数の導電帯のそれぞれに正電荷を印加するステップを有する。
【００６４】
前記製造方法は、前記ナノチューブエミッタ層をナノメータ寸法の中空管ファイバと接着材との混合物の印刷によって、配置する。
【００６５】
前記製造方法は、さらに、酸化インジウムスズによって、複数の導電帯を形成するステップを有する。
【００６６】
前記製造方法は、さらに、厚膜印刷技術によって、前記複数の蛍光粉コーティング帯を形成するステップを有する。
【００６７】
【発明の実施の形態】
以下、図面を参照して、説明する。図１は底部ガラス基板上に積層されたカソードとアノードを組み込んだ本発明のダイオード構造のＦＥＤの拡大した横断面図、図２はナノチューブエミッタ層のために行われたキュアリング処理後のＦＥＤの拡大した横断面図である。
【００６８】
図１，２において、本発明に係るダイオード構造のＦＥＤ装置７０は、透明なセラミック材料で形成された底部ガラス基板７２と頂部ガラス基板７４とを有している。底部ガラス基板７２の上面は、導体層７６、好ましくは、導電ペーストあるいはポリマーの接着材材料に銀微粉が混ぜられた銀ペーストによって覆われている。
【００６９】
導体層７６の上部には、複数の誘電体層７８と、複数の蛍光粉コーティング帯間に配置された透明な複数の導電帯８０が形成され、前記導電帯８０は前記誘電体層７８によって絶縁されている。前記蛍光粉コーティング帯は、前記導体層上に形成されているが、複数のエミッタスタック１００からの電子によって活性化されたとき、隣接する蛍光粉コーティング帯が放出する光と異なる赤、緑、青色の光を放出するようにすることが好ましい。また、この導体層と前記底部ガラス基板７２との間には、金属で形成した反射コーティング層を有することが好ましい。
【００７０】
本発明のカソード８２は、まず、厚膜印刷技術によって、金属粒子を含む厚い導電ペーストの第１導電層８４が形成され、それから、ナノチューブエミッタ層８６が導電ペーストの第１導電層８４上に印刷される。そして、導電ペーストの第２導電層８８がナノチューブエミッタ層８６の上部に印刷され、最終的に図１に示す構造に形成する。前記ナノチューブエミッタ層８６は、ナノメータ寸法の中空管ファイバと接着剤材料の混合物で形成されている。底部ガラス基板７２に対向する頂部ガラス基板７４の表面には、カソードとしての酸化インジウムスズ材料の透明な電極層であるＩＴＯ電極９０が、選択的に配置される。
【００７１】
新規な方法である本発明の次のステップでは、約４００℃から５００℃の間の温度で、約１５分から約６０分間、好ましくは３０分間、キュアリング加工が実行される。導電ペーストの第１導電層８４は、幅が約５０μｍから約１５０μｍ、高さが約１５μｍから約２０μｍに形成される。ナノチューブエミッタ層８６は、厚さが約５μｍから約１０μｍ、幅が約１５μｍから約１００μｍに形成される。
【００７２】
金属粒子を含む導電ペーストの第２導電層８８は、導電ペーストの第１導電層８４の高さよりも非常に小さく、高さが約５μｍである。底部ガラス基板７２と頂部ガラス基板７４との間のより容易な真空排気のために、２枚のガラス基板の間には、約１．１ｍｍの適切な距離が設けられる。
【００７３】
ナノチューブエミッタ層８６は、キュアリング加工によって流動し、図２に示す最終構造を形成する。したがって、接着材材料に混合されていたナノチューブ１００は、露出され、柱状の導電ペーストの第１導電層８４の周面または側壁面をおおう。全てのナノチューブ１００がナノチューブのキュアリング加工工程の間に下方に向けられるので、ナノチューブ１００により放出される電子９８はアノードである導電帯８０の方へ向けられる。
【００７４】
負電荷が頂部ガラス基板７４上のＩＴＯ電極９０に印加されると、ＩＴＯ電極９０がアノードである導電帯８０に向かって下方へ電子９８をはねのける点に留意する必要がある。導電ペーストの第２導電層８８は、導電ペーストの第１導電層８４の頂部上に残ったいかなるナノチューブ１００も効果的に覆うので、それらのナノチューブ１００が上方向に電子を放出することを有効に防止する。
【００７５】
アノード層と同一のガラス基板上に形成された積層されたカソードを有する本発明の新規な構造は、カソードの周囲または側壁面に形成されたナノチューブの密度を増加させることによって電子の上方への飛び出しをなくす。したがって、電子の飛び出し方向は、アノードに向かって下方へ限定され、その結果、ＦＥＤパネルの鮮明度およびコントラストは改善される。
【００７６】
本発明は、ダイオード構造ＦＥＤ内で底部ガラス基板から形成される積層されたカソードとアノードを有する電界放出型ディスプレイパネルである。ＦＥＤパネルに関して、エミッタスタック８２は、誘電体層７８と、側面がナノチューブエミッタ層８６で覆う導電ペーストのような第１導電層８４と、ナノチューブエミッタ層８６の上部に配置される銀ペーストの第２導電層８８とにより形成される。導電ペースト材料の第１導電層８４および第２導電層８８は、有利にも柱形状に形成される。
【００７７】
導電ペーストの第１導電層８４上を覆うナノチューブエミッタ層８６は、導電ペーストの第１導電層８４の上部に配置され、それから、柱状の側面にナノチューブコーティング層８６を形成する導電ペーストの第１導電層８４の側面にナノチューブエミッタ１００が垂れ下がるようにキュアリングする。
【００７８】
導電ペーストの第２導電層８８は、電子がカソードの上面から放出されないように、導電ペーストの第１導電層８４の上部表面に残った全てのナノチューブエミッタ１００を覆うためにその上部に配置される。
【００７９】
キュアリング加工がナノチューブエミッタ層８６に実行されると、導電ペーストからなる柱状をした第１導電層８４の側面を覆う全てのナノチューブエミッタは、底部ガラス基板上に形成されるアノードに向かって下方に向けられる。
【００８０】
本発明の新規な構造は、アノードに向けて突出するナノチューブエミッタから全ての電子を放出し、したがって、隣接するピクセルへのいかなる電子の散乱も除去可能とする。
【００８１】
本発明の新規な装置および方法では、電子エミッタ構造は、厚膜印刷技術により形成されることができる。たとえば、より厚い、すなわち、約１０μｍから約２０μｍの厚さの銀ペーストの第１導電層８４が、まず、カソード構造上に形成され、カソードの側面に増大した周囲領域を有する。そして、ナノチューブエミッタ層８６は、銀ペーストの第１導電層８４の上部に印刷され、それから、その銀ペーストの第１導電層８４の側面に全てのナノチューブエミッタ１００が垂れ下がるようにキュアリングされる。
【００８２】
銀ペーストの第２導電層８８は、銀ペーストの第１導電層８４より薄く、カソードの上面上に残るナノチューブエミッタ１００から電子が放出されないように、カソード構造の上部に露出したナノチューブエミッタ１００を覆うために、ナノチューブエミッタ層８６の上部に配置される。
【００８３】
底部ガラス基板上に形成された積層されたカソードとアノードを有する電界放出型ディスプレイパネルの本発明の新規な装置、および、その製造方法は、上記の記載および添付の図１、図２において、十分に説明された。図面を参照する説明において用いられた専門用語は、本発明を限定するためではなく、むしろ説明のための本質的な言語であることを意図する。
【００８４】
好適な実施の形態に記載される本発明は、さらに、当業者によってさまざまなバリエーションの変更を加えることができる。
【００８５】
【発明の効果】
本発明の新規な構造は、第１に、カソードの上面より上方への電子放出を防止する。第２に、カソードの側壁表面上に形成されたナノチューブエミッタの密度を増加する。第３に、電子放出の方向を望ましい方向、すなわちアノードに向かう下方に制限できる。第４に、電界放出型ディスプレイパネルの鮮明度およびコントラストを改善できる。
【図面の簡単な説明】
【図１】  底部ガラス基板上に形成される積層されたカソードとアノードを組み込んだ本発明のダイオード構造のＦＥＤの拡大した横断面図である。
【図２】  ナノチューブエミッタ層のために行われたキュアリング処理後の、図１の本発明のダイオード構造のＦＥＤの拡大した横断面図である。
【図３】  マイクロチップを電子放出のために利用している従来の電界放出型ディスプレイ装置の拡大した横断面図である。
【図４】  封止されたチャンバを形成するアノードおよび側壁パネルをさらに有する図３の従来のＦＥＤ装置の拡大した横断面図である。
【図５】  単一のマイクロチップの構造を示す図４のＦＥＤ装置の拡大した部分的な横断面図である。
【図６】  ナノチューブエミッタ層を電子放出のために利用しているダイオード構造のＦＥＤの拡大した横断面図である。
【符号の説明】
３８…側壁パネル、
７０…ＦＥＤ装置、
７２…底部ガラス基板（第１絶縁プレート）、
７４…頂部ガラス基板（第２絶縁プレート）、
７６…導体層、
７８…誘電体層、
８０…導電帯、蛍光粉コーティング帯、
８２…エミッタスタック、
８４…第１導電層、
８６…ナノチューブエミッタ層、
８８…第２導電層、
９０…ＩＴＯ電極、
９８…電子、
１００…ナノチューブエミッタ。
【図１】
0003674844.tif 000002
【図２】
0003674844.tif 000003
【図３】
0003674844.tif 000004
【図４】
0003674844.tif 000005
【図５】
0003674844.tif 000006
【図６】
0003674844.tif 000007