(57)【特許請求の範囲】
【請求項１】
電源部と負荷の間に介設された電流検出抵抗を用いて上記電源部から上記負荷に供給される供給電流を検出する電流検出回路において、
上記電流検出抵抗の抵抗値の所定倍率である第１抵抗値を有する第１抵抗素子と、第２抵抗値を有する第２抵抗素子と、ＰＮＰトランジスタからなる第１、第２、第３及び第４トランジスタと、ＮＰＮトランジスタからなる第５トランジスタ及び第６トランジスタと、電圧検出手段とを備え、
上記第１〜第４トランジスタのトランジスタ特性は互いにほぼ等しく構成され、上記第５トランジスタと上記第６トランジスタのトランジスタ特性は互いにほぼ等しく構成されており、
上記第１トランジスタのエミッタは、上記第１抵抗素子を介して上記電流検出抵抗の電源部側に接続され、上記第１トランジスタのベースは、上記第２トランジスタのベースに接続され、上記第１トランジスタのコレクタは、上記第３トランジスタのエミッタに接続され、
上記第２トランジスタのエミッタは、上記電流検出抵抗の負荷側に接続され、上記第２トランジスタのコレクタは、上記第４トランジスタのエミッタに接続され、
上記第３トランジスタのベースは、上記第４トランジスタのベースに接続され、上記第３トランジスタのコレクタは、上記第５トランジスタのコレクタに接続され、
上記第４トランジスタのコレクタは、上記第６トランジスタのコレクタに接続され、
上記第５トランジスタのベースは、上記第６トランジスタのベースに接続され、上記第５トランジスタのエミッタは、上記第２抵抗素子を介して接地され、
上記第６トランジスタのエミッタとアースとの間の抵抗値は、上記第２抵抗値に等しくなるように構成されており、
上記第１トランジスタのベースは、当該第１トランジスタのコレクタに接続され、上記第３トランジスタのベースは、上記第４トランジスタのコレクタに接続されており、
上記電圧検出手段は、上記第５トランジスタのエミッタ及び上記第６トランジスタのエミッタの少なくとも一方の電圧値を検出するものであることを特徴とする電流検出回路。
【請求項２】
請求項１記載の電流検出回路において、上記各トランジスタは、半導体ウェハ上に形成された集積回路により構成されていることを特徴とする電流検出回路。
【請求項３】
請求項１又は２記載の電流検出回路において、更に、上記電圧検出手段により検出された電圧値を用いて上記供給電流を求める電流判定手段を備えたことを特徴とする電流検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷に供給される供給電流を精度良く検出するための電流検出回路に関するものである。
【０００２】
【従来の技術】
従来、パソコン等に用いられる２次電池の充電量を精度良く求めたり、自動車における電流分配回路を監視することなどを目的として、高精度な電流検出回路が望まれている。電流検出回路として、従来、高精度な低抵抗素子であるシャント抵抗を検出すべき電流が流れる配線に直列に介設し、該抵抗で生じる電圧降下を検出する方法が知られている。
【０００３】
例えば図４では、ＰＮＰトランジスタＱ１１，Ｑ１２と抵抗Ｒ１１を用いてシャント抵抗Ｒｓに流れる負荷電流ＩL に比例した電流Ｉ12を形成し、これを抵抗１２を用いて電圧ＶOUT に変換することにより、負荷電流ＩL を検出するようにしている。
【０００４】
また、従来、オペアンプＩＣを用いてシャント抵抗の両端に発生した電位差を差動増幅し、負荷電流に比例した電圧を出力する方法が知られている。しかし、この場合にはオペアンプＩＣが有するオフセット電圧が出力電圧に重畳されるため、特に負荷電流が小さいときの精度に問題がある。これに対して、外付端子に可変抵抗を接続することにより出力電圧の調整が可能なオペアンプＩＣも存在するが、量産には適さない。また、図５に示す回路により、オフセット電圧の影響を解消する方法が知られている。
【０００５】
図５において、オペアンプＯＰ１の増幅率が十分に大きい場合には、オペアンプＯＰ１の反転入力端子と非反転入力端子の電位差は０とみなせる。従って、
Ｉ14・Ｒ14＝(Ｉ13＋ＩL)・ＲS
≒ＩL・ＲS
となる。但し、Ｒ14は抵抗Ｒ１４の抵抗値、ＲSはシャント抵抗Ｒｓの抵抗値、Ｉ13はオペアンプＯＰ１の反転入力端子に流入する電流、Ｉ14はオペアンプＯＰ１の非反転入力端子に流入する電流である。
【０００６】
これによって、ＰＮＰトランジスタＱ１３のコレクタ電流Ｉ14は、
Ｉ14≒ＩL・ＲS／Ｒ14
となり、負荷電流ＩLに比例した電流を出力することができる。
【０００７】
【発明が解決しようとする課題】
しかし、上記図４の回路では、シャント抵抗Ｒｓを流れる負荷電流ＩL に比例した電圧が得られる電流レベルの範囲が狭いため、小電流領域をモニタする場合と、大電流領域をモニタする場合とで、例えば抵抗Ｒ１２の抵抗値を切り替えるなど、異なる回路を用いる必要があるという問題があった。
【０００８】
また、多数の回路素子を必要とするオペアンプＩＣを用いた図５の回路を使用するのは、電流検出回路のＩＣ化や製造コスト等を考慮すると好ましくない。
【０００９】
本発明は、上記問題を解決するもので、簡素な構成で電流を精度良く検出することができる電流検出回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、電源部と負荷の間に介設された電流検出抵抗を用いて上記電源部から上記負荷に供給される供給電流を検出する電流検出回路において、上記電流検出抵抗の抵抗値の所定倍率である第１抵抗値を有する第１抵抗素子と、第２抵抗値を有する第２抵抗素子と、ＰＮＰトランジスタからなる第１、第２、第３及び第４トランジスタと、ＮＰＮトランジスタからなる第５トランジスタ及び第６トランジスタと、電圧検出手段とを備え、上記第１〜第４トランジスタのトランジスタ特性は互いにほぼ等しく構成され、上記第５トランジスタと上記第６トランジスタのトランジスタ特性は互いにほぼ等しく構成されており、上記第１トランジスタのエミッタは、上記第１抵抗素子を介して上記電流検出抵抗の電源部側に接続され、上記第１トランジスタのベースは、上記第２トランジスタのベースに接続され、上記第１トランジスタのコレクタは、上記第３トランジスタのエミッタに接続され、上記第２トランジスタのエミッタは、上記電流検出抵抗の負荷側に接続され、上記第２トランジスタのコレクタは、上記第４トランジスタのエミッタに接続され、上記第３トランジスタのベースは、上記第４トランジスタのベースに接続され、上記第３トランジスタのコレクタは、上記第５トランジスタのコレクタに接続され、上記第４トランジスタのコレクタは、上記第６トランジスタのコレクタに接続され、上記第５トランジスタのベースは、上記第６トランジスタのベースに接続され、上記第５トランジスタのエミッタは、上記第２抵抗素子を介して接地され、上記第６トランジスタのエミッタとアースとの間の抵抗値は、上記第２抵抗値に等しくなるように構成されており、上記第１トランジスタのベースは、当該第１トランジスタのコレクタに接続され、上記第３トランジスタのベースは、上記第４トランジスタのコレクタに接続されており、上記電圧検出手段は、上記第５トランジスタのエミッタ及び上記第６トランジスタのエミッタの少なくとも一方の電圧値を検出するものである。
【００１１】
この構成によれば、第１トランジスタと第２トランジスタのベース・エミッタ間電圧等のトランジスタ特性が互いにほぼ等しいので、電流検出抵抗の電源部側と第１トランジスタのベースとの電位差から、第１トランジスタのエミッタ電流と第２トランジスタのエミッタ電流と電流検出抵抗に流れる供給電流と所定倍率の４値の関係が得られる。これを第１の関係とする。
【００１２】
また、第５トランジスタと第６トランジスタとは、いわゆるカレントミラー回路を構成し、第５トランジスタと第６トランジスタのベース・エミッタ間電圧等のトランジスタ特性が互いにほぼ等しく、かつ、第５トランジスタのエミッタとアースとの間の抵抗値と第６トランジスタのエミッタとアースとの間の抵抗値とは同一の第２抵抗値であるので、第５トランジスタのコレクタ電流と第６トランジスタのコレクタ電流とは等しくなる。これを第２の関係とする。
【００１３】
一方、一般にトランジスタのｈFE＝(コレクタ電流)／(ベース電流)は大きいので、各トランジスタのエミッタ電流とコレクタ電流とは等しいとみなせる。従って、第１トランジスタのエミッタ電流と、第１トランジスタのコレクタ電流（すなわち、第３トランジスタのエミッタ電流）と、第３トランジスタのコレクタ電流とは互いに等しい。これを第３の関係とする。また、第２トランジスタのエミッタ電流と、第２トランジスタのコレクタ電流（すなわち、第４トランジスタのエミッタ電流）と、第４トランジスタのコレクタ電流とは互いに等しい。これを第４の関係とする。また、第５トランジスタのコレクタ電流と、当該第５トランジスタのエミッタ電流とは互いに等しく、第６トランジスタのコレクタ電流と、当該第６トランジスタのエミッタ電流とは互いに等しい。これらを第５の関係とする。
【００１４】
第２の関係、第３の関係及び第４の関係より、第１トランジスタのエミッタ電流と第２トランジスタのエミッタ電流とが互いに等しいことになる。また、第３の関係及び第５の関係より、第１トランジスタのエミッタ電流と第５トランジスタのエミッタ電流とが互いに等しく、第２トランジスタのエミッタ電流と第６トランジスタのエミッタ電流とが互いに等しいことになる。
【００１５】
従って、電圧検出手段により、第５トランジスタのエミッタ及び第６トランジスタのエミッタの少なくとも一方の電圧値が検出されると、第２抵抗値から第１トランジスタのエミッタ電流を求めることが可能になり、これによって、第１の関係を構成する４値のうちで供給電流を除く３値が既知となるので、供給電流を求めることが可能になる。
【００１６】
このとき、第１トランジスタのベースを、第１トランジスタのコレクタに接続し、第３トランジスタのベースを、反対側の第４トランジスタのコレクタに接続するようにしたので、電源電圧の変動が、第１トランジスタのエミッタ電流と第２トランジスタのエミッタ電流とに等しく影響することとなる。
【００１７】
従って、電源電圧の変動に関わりなく、第１トランジスタのエミッタ電流と第２トランジスタのエミッタ電流とが等しくなり、検出される電圧値が供給電流に精度良く比例したものとなる。これによって、供給電流を高精度に検出することが可能になる。
【００１８】
なお、トランジスタ特性としては、少なくともコレクタ・エミッタ間電圧に対するコレクタ電流の変動特性、ベース・エミッタ間電圧特性、ｈFE特性が等しければよい。
【００１９】
また、請求項１記載の電流検出回路において、上記各トランジスタは、半導体ウェハ上に形成された集積回路により構成してもよい。この場合には、各トランジスタが集積回路によって構成されるので、半導体ウェハ上に、例えば第１〜第４トランジスタを隣接して形成し、第５トランジスタと第６トランジスタとを隣接して形成することにより、ベース・エミッタ間電圧などのトランジスタ特性を精度良く一致させることが可能になり、これによって、供給電流の検出精度が更に向上することとなる。
【００２０】
また、請求項１又は２記載の電流検出回路において、更に、上記電圧検出手段により検出された電圧値を用いて上記供給電流を求める電流判定手段を備えるようにしてもよい。この構成によれば、電圧検出手段により検出された電圧値を用いて供給電流が求められることにより、当該電圧値が供給電流に精度良く比例したものとなっているので、供給電流が精度良く求められることとなる。
【００２１】
【発明の実施の形態】
図１は本発明に係る電流検出回路の一実施形態の回路図である。
この電流検出回路Ｋは、電源部１とアースとの間に、ＦＥＴ２、シャント抵抗Ｒｓ及び負荷３が直列に接続され、駆動回路４からの駆動電圧によりＦＥＴ２がオンにされて負荷電流ＩL が電源部１から負荷３に供給されたときに、負荷電流ＩL に比例した電流を分流して電圧に変換し、これを電圧検出回路５で検出することによって、電源部１から負荷３に供給される供給電流としての負荷電流ＩL を検出するものである。シャント抵抗Ｒｓは、既知の抵抗値ＲS を有する高精度な低抵抗素子で、電流検出抵抗を構成する。
【００２２】
また、電流検出回路Ｋは、ＰＮＰトランジスタからなるトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４（第１、第２、第３、第４トランジスタ）と、ＮＰＮトランジスタからなるトランジスタＱ５，Ｑ６（第５、第６トランジスタ）と、抵抗値がＲ1 の抵抗Ｒ１（第１抵抗素子）と、抵抗値がＲ2 の抵抗Ｒ２（第２抵抗素子）及び抵抗Ｒ３とを備えている。
【００２３】
トランジスタＱ１のエミッタは、抵抗Ｒ１を介してシャント抵抗Ｒｓの電源部１側に接続され、トランジスタＱ１のベースは、トランジスタＱ２のベースに接続され、トランジスタＱ１のコレクタは、トランジスタＱ３のエミッタに接続されている。トランジスタＱ２のエミッタは、シャント抵抗Ｒｓの負荷側に接続され、トランジスタＱ２のコレクタは、トランジスタＱ４のエミッタに接続されている。
【００２４】
トランジスタＱ３のベースは、トランジスタＱ４のベースに接続され、トランジスタＱ３のコレクタは、トランジスタＱ５のコレクタに接続されている。トランジスタＱ４のコレクタは、トランジスタＱ６のコレクタに接続されている。
【００２５】
トランジスタＱ５のベースは、トランジスタＱ６のベースに接続され、トランジスタＱ５のエミッタは、抵抗Ｒ２を介して接地されている。トランジスタＱ６のエミッタは、抵抗Ｒ３を介して接地され、これによって、トランジスタＱ６のエミッタとアースとの間の抵抗値は、抵抗Ｒ２の抵抗値に等しくなるように構成されている。
【００２６】
更に、トランジスタＱ１のベースは、当該トランジスタＱ１のコレクタに接続され、トランジスタＱ３のベースは、トランジスタＱ４のコレクタに接続されている。
【００２７】
電圧検出回路５は、以下の機能を有する。
(1) トランジスタＱ３のエミッタの電圧値ＶOUT を検出する電圧検出手段としての機能。
(2) 検出した電圧値から負荷電流ＩL が正常範囲内にあるかどうかを判定する電流判定手段としての機能。
【００２８】
なお、図１の回路において、ＰＮＰトランジスタＱ１〜Ｑ４からなるトランジスタ群Ｔ１及びＮＰＮトランジスタＱ５，Ｑ６からなるトランジスタ群Ｔ２は、それぞれ、同一半導体ウェハ上の隣接トランジスタを利用すること等により、トランジスタ特性の差がほとんど無視できるような構成にしている。トランジスタ特性として、コレクタ・エミッタ間電圧ＶCEに対するコレクタ電流ＩC の変動特性、ベース・エミッタ間電圧ＶBE特性、ｈFE特性が等しく構成されている。
【００２９】
例えば、ディスクリート部品で回路を構成する場合には、隣接する２個のトランジスタを１パッケージに収容したものが市販されているので、それを利用すればよい。また、ＩＣを用いる場合には、半導体ウェハ上でトランジスタＱ１〜Ｑ４を隣接して配置し、トランジスタＱ５とトランジスタＱ６を隣接して配置することにより、それぞれ例えばベース・エミッタ間電圧ＶBEの差をほとんど無視できる程度のレベルにすることができる。
【００３０】
次に、負荷電流ＩL を求める原理について説明する。
まず、抵抗Ｒ１は、下記数１に示すように、シャント抵抗Ｒｓの抵抗値ＲS のＮ倍（所定倍率）の抵抗値Ｒ1を有するものを採用している。
【００３１】
【数１】
Ｒ1＝Ｎ・ＲS
シャント抵抗Ｒｓの電源部１側、すなわちＦＥＴ２のソースとトランジスタＱ１，Ｑ２のベースとの電位差について下記数２が得られる。
【００３２】
【数２】
Ｉ2・Ｒ1＋ＶBE(Ｑ１)
＝(Ｉ1＋ＩL)・ＲS＋ＶBE(Ｑ２)
但し、図１に示すように、Ｉ1はトランジスタＱ２のコレクタ電流、Ｉ2はトランジスタＱ１のコレクタ電流で、ＶBE(Ｑ１)はトランジスタＱ１のベース・エミッタ間電圧、ＶBE(Ｑ２)はトランジスタＱ２のベース・エミッタ間電圧である。
【００３３】
また、トランジスタＱ１とトランジスタＱ２とは、上述したように、特性がほぼ同一のトランジスタを採用しているので、下記数３が得られる。
【００３４】
【数３】
ＶBE(Ｑ１)＝ＶBE(Ｑ２)
上記数１、数３を上記数２に代入すると、第１の関係として、下記数４が得られる。
【００３５】
【数４】
Ｉ2＝(Ｉ1＋ＩL)／Ｎ
また、図１の回路において、トランジスタＱ５，Ｑ６は、いわゆるカレントミラー回路を構成している。このカレントミラー回路では、共通のエミッタ抵抗Ｒ２を接続しており、かつ、上述したように特性がほぼ同一のトランジスタを採用していることからベース・エミッタ間電圧が等しいので、第２の関係として、下記数５が得られる。
【００３６】
【数５】
ＩC(Ｑ５)＝ＩC(Ｑ６)
但し、ＩC(Ｑ５)はトランジスタＱ５のコレクタ電流、ＩC(Ｑ６)はトランジスタＱ６のコレクタ電流である。
【００３７】
ここで、一般に、トランジスタのｈFE＝(コレクタ電流)／(ベース電流)は十分に大きいので、各トランジスタのエミッタ電流とコレクタ電流は等しいとみなすことができ、第３の関係として下記数６、第４の関係として下記数７、第５の関係として下記数８が得られる。
【００３８】
【数６】
Ｉ2＝ＩC(Ｑ１)＝ＩC(Ｑ３)
【００３９】
【数７】
Ｉ1＝ＩC(Ｑ２)＝ＩC(Ｑ４)
【００４０】
【数８】
ＩC(Ｑ５)＝ＩE(Ｑ５)
ＩC(Ｑ６)＝ＩE(Ｑ６)
従って、上記数５、数６、数７より
【００４１】
【数９】
Ｉ2＝Ｉ1
となる。従って、上記数４、数９より、
【００４２】
【数１０】
Ｉ2＝Ｉ1＝ＩL／(Ｎ−１)
となる。また、上記数６、数８より、
【００４３】
【数１１】
Ｉ2＝ＩE(Ｑ３)
となる。従って、上記数１０、数１１より、電圧検出回路５への出力電圧ＶOUTは、
【００４４】
【数１２】
ＶOUT＝Ｒ2・Ｉ1
＝Ｒ2・ＩL／(Ｎ−１)
となる。従って、抵抗Ｒ２の抵抗値Ｒ2 及び数値Ｎが既知であるので、電圧検出回路５において、
【００４５】
【数１３】
ＩL＝ＶOUT・(Ｎ−１)／Ｒ2
によって、負荷電流ＩLが求められる。
【００４６】
このように、本実施形態によれば、ＰＮＰトランジスタＱ１のエミッタを抵抗Ｒ１を介してシャント抵抗Ｒｓの電源部１側に接続し、ＰＮＰトランジスタＱ２のエミッタをシャント抵抗Ｒｓの負荷３側に接続し、ＰＮＰトランジスタＱ３のエミッタをトランジスタＱ１のコレクタに接続し、ＰＮＰトランジスタＱ４のエミッタをトランジスタＱ２のコレクタに接続し、カレントミラー回路を構成するＮＰＮトランジスタＱ５，Ｑ６をそれぞれトランジスタＱ３，Ｑ４に接続することにより、負荷電流ＩL の一部を精度良く分流し、その分流した電流の出力端を抵抗Ｒ２を介して接地するようにしたので、負荷電流ＩL に比例した電圧を精度良く得ることができ、これによって、負荷電流ＩL を精度良く求めることができる。
【００４７】
また、トランジスタＱ１，Ｑ２の一対と、トランジスタＱ３，Ｑ４の一対とにおいて、トランジスタＱ１，Ｑ２のベースをトランジスタＱ１のコレクタに接続し、トランジスタＱ３，Ｑ４のベースをトランジスタＱ１と反対側のトランジスタＱ４のコレクタに接続しているので、トランジスタにおけるアーリー効果による影響を防止することができる。
【００４８】
ここで、アーリー効果による影響について説明する。
アーリー効果とは、ベース・エミッタ間の印加電圧ＶBEが等しくても、コレクタ・エミッタ間の印加電圧ＶCEが変化すると、コレクタ電流ＩC が変化する現象をいう。
【００４９】
図１の回路において、トランジスタＱ１，Ｑ４は、ベース・コレクタ間が短絡されているので常にＶCE＝ＶBEになることから、コレクタ電流ＩC はベース・エミッタ間電圧ＶBEのみによって決まる。一方、トランジスタＱ２，Ｑ３のコレクタ・エミッタ間電圧ＶCEは、電源部１の電圧変動に応じて変化するため、電源部１の電圧が変動すると、トランジスタＱ２，Ｑ３のコレクタ電流ＩC は、アーリー効果による影響を受けて変化してしまう。
【００５０】
しかし、図１の回路では、トランジスタＱ１，Ｑ２のベースを、電流Ｉ2 が流れる経路であるトランジスタＱ１のコレクタに接続し、トランジスタＱ３，Ｑ４のベースを、トランジスタＱ１と反対側の電流Ｉ1 が流れる経路であるトランジスタＱ４のコレクタに接続しており、かつ、トランジスタＱ１〜Ｑ４のコレクタ・エミッタ間電圧ＶCEに対するコレクタ電流ＩC の特性がほぼ一致しているので、電流Ｉ1 側と電流Ｉ2 側とで、アーリー効果による影響を等しく受けることとなり、アーリー効果を相殺することができる。
【００５１】
従って、図１の回路によれば、電源部１の電圧が変動した場合でも、上記数４の関係が精度良く成立するので、電源部１の電圧変動に関わりなく、電圧検出回路５の検出電圧値を負荷電流ＩL に精度良く比例させることができ、これによって負荷電流ＩL を精度良く求めることができる。
【００５２】
図２は、図１の回路において、負荷電流ＩL が変化したときの検出電圧ＶOUT の変化を示す図である。なお、Ｒs＝15(ｍΩ)、Ｒ1＝301(Ω)、Ｒ2＝2(kΩ)としている。図２に示すように、電源部１の電圧が、６(Ｖ)、12(Ｖ)、16(Ｖ)に変化した場合でも、電圧検出回路５の検出電圧ＶOUT を負荷電流ＩL に精度良く比例させることができる。
【００５３】
なお、上記実施形態において、負荷電流ＩL を精度良く検出するためにはトランジスタＱ１〜Ｑ４のトランジスタ群Ｔ１、トランジスタＱ５，Ｑ６のトランジスタ群Ｔ２の特性をそれぞれ精度良く一致させる必要があるので、トランジスタ群Ｔ１，Ｔ２は、それぞれ集積回路（Integrated Circuit、以下「ＩＣ」という。）により均質に構成することが好ましい。
【００５４】
ここで、半導体ウェハ上に形成されたＩＣにおける素子の特性のばらつきについて説明する。
ＩＣは、半導体（一般にはシリコン）のインゴットから切り出された１枚のウェハ上に公知の回路形成工程によって多数の同一回路を形成した後に、回路（チップ）毎にダイシングしてモールドすることによって製造される。
【００５５】
従って、ＩＣにおける素子の特性のばらつきは、１枚のウェハ内部のチップ間で発生するばらつきと、ウェハ間のばらつきと、ウェハを切り出したインゴット間のばらつきとに分けることができる。
【００５６】
ＩＣにおける素子の特性のばらつきは、回路形成工程におけるばらつき、すなわちエッチング工程のばらつき、露光工程のばらつき、不純物拡散工程の拡散度合いのばらつき、各工程における温度のばらつきなどの要因によって生じる。
【００５７】
この内で、上記ばらつき要因であるエッチング、露光、不純物拡散の各工程はウェハ毎に行われ、同一ウェハでは各工程の温度も同一であるので、１枚のウェハ内部のチップ間では、特性のばらつきが生じにくい。特に、同一チップ内で近接して形成される素子間におけるばらつきは、殆ど無視することができる。
【００５８】
従って、トランジスタＱ１〜Ｑ４の特性の相対的なばらつき、トランジスタＱ５，Ｑ６の特性の相対的なばらつきは、それぞれ非常に低いレベルにすることができる。
【００５９】
なお、本発明は、上記実施形態に限られず、以下の変形形態を採用することができる。
（１）上記実施形態の図１において、トランジスタＱ５のコレクタとトランジスタＱ５のベースとを直結しているが、これに代えて、図３に示すように、ＮＰＮトランジスタＱ７を備えるようにしてもよい。すなわち、トランジスタＱ７のベースをトランジスタＱ５のコレクタに接続し、エミッタをトランジスタＱ５のベースに接続し、コレクタをシャント抵抗ＲｓのＦＥＴ２側に接続する。
【００６０】
この形態によれば、トランジスタＱ５のコレクタ電流から引き抜かれる減少分が１／ｈFEになるので、トランジスタＱ５，Ｑ６からなるカレントミラー回路の特性を向上することができる。
【００６１】
（２）負荷３は、上記実施形態及び変形形態では、図１、図３に示すようにランプとしているが、これに限られない。例えば２次電池とすることにより、電源部から２次電池に供給される供給電流としての充電電流を精度良く検出することができ、２次電池の充電量を精度良く求めることができる。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、第１トランジスタを第１抵抗素子を介して電流検出抵抗の電源部側に接続し、第２トランジスタを電流検出抵抗の負荷側に接続し、第３、第４トランジスタをそれぞれ第１、第２トランジスタに接続し、カレントミラー回路を構成する第５、第６トランジスタを第３、第４トランジスタに接続することにより、電源部から負荷に供給される供給電流の一部を精度良く分流し、その分流した電流の出力端を第２抵抗素子を介して接地することにより、供給電流に比例した電圧を精度良く得ることができ、これによって、供給電流を精度良く求めることが可能になる。また、第１、第２トランジスタのベースを第１、第３トランジスタ側に接続し、第３、第４トランジスタのベースを反対側の第２、第４トランジスタ側に接続するようにしたので、電源電圧の変動に関わりなく、検出される電圧値を供給電流に精度良く比例したものとすることができる。
【００６３】
また、各トランジスタを半導体ウェハ上に形成された集積回路により構成することにより、ベース・エミッタ間電圧などのトランジスタ特性を精度良く一致させることができ、これによって、検出される電圧値を供給電流に更に精度良く比例させることができる。
【００６４】
また、更に、電圧検出手段により検出された電圧値を用いて供給電流を求める電流判定手段を備えることにより、当該電圧値が供給電流に精度良く比例したものとなっているので、供給電流を精度良く求めることができる。
【図面の簡単な説明】
【図１】本発明に係る電流検出回路の一実施形態の回路図である。
【図２】負荷電流が変化したときの検出電圧の変化を示す図である。
【図３】電流検出回路の変形形態の回路図である。
【図４】従来の電流検出回路の一例を示す回路図である。
【図５】従来の電流検出回路の一例を示す回路図である。
【符号の説明】
１  電源部
３  負荷
５  電圧検出回路（電圧検出手段、電流判定手段）
Ｒｓ  シャント抵抗（電流検出抵抗）
Ｑ１〜Ｑ６  トランジスタ（第１〜第６トランジスタ）
Ｒ１，Ｒ２  抵抗（第１、第２抵抗素子）
【図１】
0003727788.tif 000002
【図２】
0003727788.tif 000003
【図３】
0003727788.tif 000004
【図４】
0003727788.tif 000005
【図５】
0003727788.tif 000006