(57)【特許請求の範囲】
【請求項１】
マトリックス状に配置された行電極と列電極の間に、誘電異方性が正であり誘電率（垂直）が４．５以下の液晶がツイスト角θ＝１００〜３６０°の液晶層として配置され、対向する基板のカラーフィルタ側基板に行電極が設けられ、行電極と列電極の交差によって決定される各画素に対応してカラーフィルタが設けられ、カラーフィルタを覆うように被膜層が設けられ、カラーフィルタの下地側に、全面に、または行電極と直交する方向にパターンニングされて導電層が設けられ、行電極と導電層との間にカラーフィルタおよび被膜層によって等価的な抵抗と容量の並列回路が形成され、カラーフィルタの下面から被膜層の上面までの厚みが３．５〜７μｍに設けられ、画素中での行電極と下地側の導電層との重なり面積（ＳOVER）が画素の面積の５０％以上とされ、複数ライン同時選択駆動法によって液晶層が駆動されることを特徴とするカラー液晶表示装置。
【請求項２】
式（１）の関係を満足する請求項１に記載のカラー液晶表示装置。
ε（平行）×ＳPIX／ｄLC＞εALL×ＳOVER／ｄALL・・・・・・式（１）
ε（平行）：液晶（平行）の誘電率
εALL     ：カラーフィルタと被膜層の誘電率
ＳPIX     ：画素の面積
ＳOVER    ：画素中での行電極と下地側の導電層との重なり面積
ｄLC      ：液晶層のギャップ
ｄALL     ：カラーフィルタ下面から被膜層の上面までの厚み
【請求項３】
Ｎ本（Ｎは２００以上の整数）の行電極と複数の列電極とが配置され、行電極はＬ本ごと（Ｌは２、３又は４）のサブグループに分割され、そのサブグループが一括して選択され、Ｌ行Ｍ列の選択直交行列（Ａ）の選択列ベクトル（Ａ１，Ａ２，Ａ３，Ａ４）を時系列で展開した信号に基づく行選択電圧が行電極に印加されてなる請求項１又は２に記載のカラー液晶表示装置。
【請求項４】
カラーフィルタが電着法、もしくは電着レジスト法によって形成されてなる請求項１、２又は３に記載のカラー液晶表示装置。
【請求項５】
液晶層のギャップｄLC＝４〜６μｍ、ツイスト角θ＝２２０〜２６０°とした請求項１、２、３又は４に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数ライン同時選択駆動法（Ｍｕｌｔｉ  Ｌｉｎｅ  Ａｄｄｒｅｓｓｉｎｇ、マルチ・ライン・アドレッシング、以下、ＭＬＡ法と略す。例えば、特開平６−２７９０７号公報、ＵＳ５２６２８８１明細書、又は特開平８−２３４１６４号公報等参照。）によるマルチプレックス駆動を用いた単純マトリックス型カラー液晶表示装置の改良に関する。
【０００２】
特に、カラーフィルタを液晶セル内に設け、高速・動画表示を行う超ねじれネマティック（スーパーツイスティッド  ネマチック、以下ＳＴＮと略する）型カラー液晶表示装置の新規な構造、及び駆動法について説明を行う。
【０００３】
【従来の技術】
高度情報化時代の進展にともない情報表示媒体の需要はますます高まっている。種々の用途、使用に応じてさまざまな表示装置が用いられているが、液晶表示装置は薄型、軽量、低消費電力など長所を有し、半導体技術を用いた駆動回路との整合性もよく、さらに広く普及すると考えられる。
【０００４】
現在、液晶表示装置のなかでも、ＳＴＮ型液晶表示装置、及び薄膜トランジスタを各画素に設けたアクティブマトリックス液晶表示装置（以下、ＴＦＴと略記する。）が主流となっている。両者を比較するとＳＴＮはＴＦＴに比べて製造工程が簡素であり、一定の歩留と良好な生産性を安定して維持でき、また、コストパフォーマンスがよいことが長所である。
【０００５】
近年、特に高密度情報端末の仕様に適合するため、液晶表示装置の画面の大型化、高精細化、大容量表示、高速表示、及び高品質のカラー表示化が求められるようになり、それを実現するための探索が始まっている。従来、ＳＴＮで大容量表示をするためには線順次マルチプレクス駆動が用いられる。この駆動法は各行電極を１本ずつ順次選択するとともに、列電極を表示したいパターンと対応させて選択するもので、１順して全行電極が選択されることによって一画面の表示を終える（以下、本発明では走査電極を行電極と呼び、データ電極を列電極と呼ぶ。）。
【０００６】
図１０に単純マトリックス液晶表示装置の電極マトリックスと駆動方向との関係を示す。列電極であるＣ1 、Ｃ2 、Ｃ3 ・・・・Ｃn-2 、Ｃn-1 、Ｃn と行電極Ｒ4 、Ｒ5 、Ｒ6 がマトリックスを形成し、その交点に等価的にコンデンサとみなされる液晶が配置される。そして、行電極の選択、つまり各行電極に電圧を印加していく方向はＲ4 からＲ6 である。この際、駆動電圧波形が電極の位置に応じて変化する様子を図１１に示す。
【０００７】
線順次駆動法は広く用いられているが、その表示容量が大きくなるにつれて、フレーム応答と呼ばれる問題が起こる。線順次駆動法では、選択時には比較的大きく、非選択時には比較的小さい電圧が画素に印加される。この電圧比は一般に行ライン数が大きくなるほど、つまり高デューティ条件での駆動になるほど大きくなる。
【０００８】
このため、電圧比が小さいときには電圧実効値に応答していた液晶が印加波形そのものに応答するようになる。すなわち、フレーム応答は選択パルスでの振幅が大きいためオフ時の透過率が上昇し、選択パルスの周期が長いためオン時の透過率が減少し、結果としてコントラストの低下を引き起こす現象が発生する。
【０００９】
このフレーム応答の発生を抑制するために、用いるフレーム周波数を高くして選択パルスの周期を短くする方法が知られているが、これには重大な欠点がある。つまり、フレーム周波数を高くすると、印加波形の周波数スペクトルが高くなり、表示の不均一を引き起こし、消費電力が上昇する。したがって選択パルス幅が狭くなりすぎるのを防ぐことを目的として、フレーム周波数を上げることは制限がある。このように周波数スペクトルを高くせずに、フレーム応答を解消することが重要となった。
【００１０】
この問題を解決するために、複数の行電極（選択電極）を同時に選択する上記のＭＬＡ法と呼ばれる駆動法が提案された。この方法は複数の行電極を同時に選択し、かつ、列方向の表示パターンを独立に制御できる方法であり、選択幅を一定に保ったままフレーム周期を短くできる。すなわちフレーム応答を抑制した高コントラスト表示ができる。
【００１１】
ＭＬＡ法においては、列表示パターンを独立に制御するために、同時に印加される各行電極には一定の電圧パルス列が印加される。複数のラインを同時に選択するこのＭＬＡ法では、複数の行電極に同時に電圧パルスが印加されることになる。このとき、列方向の表示パターンを同時にかつ独立に制御するために、行電極には各々極性の違うパルス電圧が印加される必要がある。
【００１２】
行電極には極性を持つパルスが何回か印加され、列電極にはデータに応じた電圧が印加される。こうして、全体として各画素にはオン、オフに応じた実効電圧が印加される。
【００１３】
この各行電極に印加される選択パルス電圧群はＬ行Ｋ列の行列（これを以後、選択行列（Ａ）という）として表せる。選択パルス電圧系列は互いに直交なベクトル群として表せるため、これらを列要素として含む行列は直交行列となる。このとき行列内の各行ベクトルは互いに直交である。行の数Ｌは同時選択行本数に対応し、各行はそれぞれのラインに対応する。
【００１４】
例えば、Ｌ本の選択ラインの中のライン１には、選択行列（Ａ）の１行目の要素が適応され、１列目の要素、２列目の要素の順に選択パルスが印加される。本明細書では、選択行列（Ａ）の表記において、１は正の選択パルスを、−１は負の選択パルスを意味することとする。選択行列（Ａ）の代表的な例としてアダマール行列を図４に示す。図４（ａ）は４行４列のもの、図４（ｂ）は８行８列のもの、図４（ｃ）は８行８列のものの第１行を除いた７行８列のものである。
【００１５】
列電極には、この行列の各列要素及び列表示パターンに対応した電圧レベルが印加される。すなわち、列電極電圧系列はこの行電極電圧系列を決める行列と表示パターンによって決まる。
【００１６】
列電極に印加される電圧波形のシーケンスは以下のように決定される。図３はその概念を示した説明図である。４行４列のアダマール行列を例にとって説明する。列電極ｉ及び列電極ｊにおける表示データが図３（ａ）に示したようになっているとする。列表示パターンは図３（ｂ）に示すようにベクトル（ｄ）として表される。ここで列要素が−１の時はオン表示を表し、１はオフ表示を表す。
【００１７】
行電極に、行列の列の順に順次行電極電圧が印加されていくとすると、列電極電圧レベルは図３（ｂ）に示すベクトル（ｖ）のようになり、その波形は図３（ｃ）のようになる。図３（ｃ）において縦軸、横軸はそれぞれ任意単位である。
【００１８】
部分ライン選択の場合、液晶表示素子のフレーム応答を抑制するために、１表示サイクル内で分散して電圧印加されることが好ましい。具体的には、例えば、１番目の同時選択される行電極群（これを以下、サブグループという）に対するベクトル（ｖ）の第１番目の要素が印加された次には、２番目の同時選択される行電極群に対するベクトル（ｖ）の第１番目の要素が印加され、以下同様のシーケンスをとる。
【００１９】
したがって、実際に列電極に印加される電圧パルスシーケンスは、電圧パルスを１表示サイクル内でどのように分散するか、また同時選択される行電極群に対してそれぞれどのような選択行列（Ａ）が選ばれるかによって決定される。
【００２０】
【発明が解決しようとする課題】
ＭＬＡ法においては、表示フレーム内で行ラインあたり一つだった選択波形（従来の駆動法）に代わり、複数の選択波形を印加する。そのため非選択期間であるタイムインターバルに、選択波形が印加されるゴーストは、複数のラインが同時に選択されるために複数ライン分のゴーストが見えやすく、従来の駆動法よりもゴーストが視認しやすい。この非選択期間に選択波形が印加される要因は、行波形の波形ひずみ、及び行波形の印加時に隣接行電極に印加される微分波形である。
【００２１】
図１１を参照して説明する。図１０のような構成のマトリックス電極のうち、列電極の位置（Ｃ1 、Ｃn ）における行電極の駆動電圧波形を模式的に示す。図中、破線が実際の駆動電圧波形を示す。＋ＶＲと−ＶＲは駆動電源電位、ＶＭは中間電位（ゼロ電位）である。同じ行電極でも、列電極の二か所の位置で、駆動波形が変化している様子が示されている。Ｃ1 の位置では矩形波からそれほど変化していないが、Ｃn の位置ではかなり変化している。
【００２２】
次に、図１２を参照して、マトリックス電極間の相互作用によるゴーストの発生状態を説明する。ある列電極（Ｃn ）に対応し、かつ連続する三つの行電極Ｒ4 、Ｒ5 、Ｒ6 を想定する。各行電極の駆動波形（パルス）の立ち上がりと立ち下がりのタイミングで、急峻な電圧変化に誘起された微分波形が隣接する行電極上に現れる。この微分波形とは液晶層に直接作用し得る駆動電圧であって、隣接する行電極にとっては不要なノイズ波形である。
【００２３】
図中、ｄＶ1 、ｄＶ2 、ｄＶ3 、ｄＶ4 が微分波形である。ｄＶ1 は行波形の立ち上がりで発生し、次の行（＋１）に現れる。ｄＶ2 は行波形の立ち下がりで発生し、次の行に現れる。ｄＶ3 は行波形の立ち上がりで発生し、前の行（−１）に現れる。ｄＶ4 は行波形の立ち下がりで発生し、前の行（−１）に現れる。これらの微分波形が、ある行波形自身の波形なまりと重畳され、液晶層に実効的に作用し、視認できる光学変化（光透過率の変化）を起こす原因となる。
【００２４】
ＭＬＡ法においては、上記のゴーストと呼ばれる特殊なクロストークが存在する。ゴーストとは、ある画像がその近傍の場所にうっすらと表示されてしまう現象であり、ＴＶの電波障害によるゴーストと同様に二重像となって見える。特に、最近広く用いられているパソコンなどのウインドウ・パターン表示などを行う場合、上記のクロストーク現象が強く生じ、カラー液晶表示装置での表示上の大きな問題となった。
【００２５】
例えば、クロストークの影響が顕著な場合となって現れるのが、図２のようなウインドウ表示を行ったときである。ウインドウ表示の外枠の上部の背景部（領域Ａ）に表示むらが出現する。このとき領域Ａ＜領域Ｂという輝度差が表示むらとなって現れる。
【００２６】
このＭＬＡ法におけるゴーストは、選択波形、つまり行波形の波形歪みに起因する。本来、非選択期間であるべきタイムインターバルに、選択波形がかかってしまうために生ずる現象であり、ＭＬＡ法においては、複数のラインが同時に選択されるために複数ライン分のゴーストが見えてしまい、従来の駆動法よりもゴーストが視認しやすい構成を有している。
【００２７】
つまり、従来の線順次駆動法（以下、ＡＰＴ法と呼ぶ。）でも同様のことが発生しているが、行の選択が１ライン単位であるのでゴーストも１ライン分しか生じない。したがって、若干の像のにじみ（すなわち解像度の低下）という程度に発現するだけなので、「二重像」には見えない。したがって、ＡＰＴ法では、ゴーストはほぼ観察されないといってもよい。
【００２８】
この課題を解決する一つの手段として、上記の特開平８−２３４１６４号公報で、クロストークを低減するＭＬＡの駆動方法が提案された。直交行列を最適化しパターンにより信号電圧波形が大きく変化するのを抑制することによりクロストークの低減が達成可能であることが示された。
【００２９】
しかし、最近の動画を含むマルティメディア対応、パソコンのウインドウズ表示などのように、高解像度で高品位の画像を提供する高度な表示システムを構築するには、駆動系、液晶セル構造、液晶材料、回路設計を統合したより高度な画質改善が必要であることがわかった。
【００３０】
このゴースト発生の第１の要因である波形ひずみは、用いる駆動波形の特徴、負荷（液晶容量と電極抵抗など）及び液晶層に対する駆動系の能力、即ち電流供給電源に起因し、それらが互いに相互作用し実際に画素に印加される電圧が決定される。
【００３１】
また、第２の要因である微分波形とは、上述したように行波形の印加時に隣接行電極に印加される微分波形のことであり、それが大きければ、ゴースト低減は困難である。つまり微分波形の減少が、ゴースト低減の本質的課題である。本発明者らは液晶表示装置の構造とその駆動原理を解析し、新たな知見を得た。
【００３２】
すなわち、液晶表示素子に選択波形を印加する場合、行電極に選択波形を印加する。この際、選択行電極と隣接行電極間にカップリングが発生し、隣接行電極に微分波形が印加される。つまり隣接行電極に印加される微分波形を低減させるためには、行電極と隣接行電極間のカップリングを減少させればよい。このように、行電極と隣接行電極間のカップリングが、液晶容量と行電極と隣接行電極間の容量の比に起因することを見出した（図１３参照）。
【００３３】
表示機能を担う液晶層２（等価的にＣLCとＲLCの並列回路で表される）以外に、カラーフィルタ５と被膜層４の下地層８（等価的にＣX とＲX の並列回路で表される）が直列接続されている。電荷は下側の等価回路を通じて流れ出る。ここで、カラーフィルタを備えたカラー液晶表示装置の一般的な構成を図８の模式図に示す。電極付き対向ガラス基板上に各構成要素が設けられている。
【００３４】
行電極１、液晶層２、列電極３、被膜層４、カラーフィルタ（ＣＦ）５、導電層６が示されている。その他に、表側及び裏側配向膜、シール材、表面保護膜などがそれぞれ備えられている。なお、配向膜のように実質的に無視し得るか、全体として十分に近似できる構成要素については省略して考察する。
【００３５】
このＳＴＮにおいて、ある行電極に選択波形を印加すると、その行電極と隣接行電極間には被膜層（主としてカラーフィルタの上面側を平坦化させる目的で用いられ、平坦化層とも呼ばれる。）、及び導電層を通じて容量が発生する。特にカラーフィルタの下地側（液晶と反対側）に導電層が形成されている場合には、容量発生が著しい。
【００３６】
その場合、液晶容量と比較して行電極と隣接行電極間の容量が同程度となり、行電極に選択波形を印加する際、行電極と隣接行電極間の容量起因の微分波形が大きくなる。そのため、低い誘電率の液晶を用いることや、低抵抗の透明電極を形成することによって負荷を低減し、行波形ひずみを低減しても、ゴーストの発生が低減されない。
【００３７】
したがって、ゴーストを低減するには、行電極と隣接行電極間に発生する容量を液晶容量に対して小さく設定し、行電極と隣接行電極間のカップリングによる微分波形を減少させることが必要である。
【００３８】
ここで、液晶層の状態変化を利用して、表示を実現するカラー液晶表示装置、特にＳＴＮなどの単純マトリックス駆動方式において、負荷として作用する液晶層自身の挙動に関し詳しく説明する。
【００３９】
液晶は上述したように、容量負荷と抵抗負荷の直列結合として近似される。前者は液晶容量（オフ時とオン時）、後者は電極抵抗によるものである。表示面積、表示の解像度はこれらの負荷と強く関与し、面積が大きくなると容量負荷の増大により高周波特性が悪化し、波形歪みが増えクロストークは増大する。
【００４０】
また、解像度が高くなると駆動の高周波成分が増大することにより、こちらも、クロストークの増大につながる。一般に、現実的に問題となるのは、対角９インチサイズ以上、表示本数が２００走査ライン以上（２画面駆動の時は４００ライン以上に対応）の場合である。
【００４１】
また、解像度が高くなると、必要な行電圧（振幅値）が増大するため、使用できる駆動用ドライバー回路の実現性（主に、半導体ＩＣ技術における技術限界、例えば耐圧、電流値、スイッチング速度、消費電力など）から駆動電圧を下げる必要があり、クロストーク条件はますます厳しくなる一方であった。
【００４２】
そのため、透明電極の抵抗値の方を低下させる手段が用いられてきたが、光学的に透明性を保ったまま電気抵抗値を下げることはかなり限界に近づいてきている。また、生産コスト上昇と性能のばらつきを引き起こし、汎用品の製造に適さないことは明らかである。一般的に波形ひずみの低減は、負荷の低減（液晶誘電率低下、電極抵抗減少等）や外部供給電源の強化により改善されるが、本発明では電気的に複雑な関係を持つカラー液晶表示装置の各部の構造、及び駆動法の諸パラメータを適切に組み合わせることにより、その解決を得ようとする。
【００４３】
【課題を解決するための手段】
本発明においては、ＭＬＡ法を用いたカラー液晶表示装置であって、高品位の画像を提供するために、ゴーストの発生の要因の一つである微分波形を低減するの最適構成を示すものである。
【００４４】
すなわち、態様１の発明は、マトリックス状に配置された行電極と列電極の間に、誘電異方性が正であり誘電率（垂直）が４．５以下の液晶がツイスト角θ＝１００〜３６０°の液晶層として配置され、対向する基板のカラーフィルタ側基板に行電極が設けられ、行電極と列電極の交差によって決定される各画素に対応してカラーフィルタが設けられ、カラーフィルタを覆うように被膜層が設けられ、カラーフィルタの下地側に、全面に、または行電極と直交する方向にパターンニングされて導電層が設けられ、行電極と導電層との間にカラーフィルタおよび被膜層によって等価的な抵抗と容量の並列回路が形成され、カラーフィルタの下面から被膜層の上面までの厚みが３．５〜７μｍに設けられ、画素中での行電極と下地側の導電層との重なり面積（ＳOVER）が画素の面積の５０％以上とされ、複数ライン同時選択駆動法によって液晶層が駆動されることを特徴とするカラー液晶表示装置を提供する。
【００４５】
また、態様２の発明は、式（１）の関係を満足する態様１に記載のカラー液晶表示装置を提供する。
【００４６】
【数２】
0003691917.tif 000002
ε（平行）：液晶（平行）の誘電率
εALL     ：カラーフィルタと被膜層の誘電率
ＳPIX     ：画素の面積
ＳOVER    ：画素中での行電極と下地側の導電層との重なり面積
ｄLC      ：液晶層のギャップ
ｄALL     ：カラーフィルタ下面から被膜層の上面までの厚み
【００４７】
また、態様３の発明は、Ｎ本（Ｎは２００以上の整数）の行電極と複数の列電極とが配置され、行電極はＬ本ごと（Ｌは２、３又は４）のサブグループに分割され、そのサブグループが一括して選択され、Ｌ行Ｍ列の選択直交行列（Ａ）の選択列ベクトル（Ａ１，Ａ２，Ａ３，Ａ４）を時系列で展開した信号に基づく行選択電圧が行電極に印加されてなる態様１又は２に記載のカラー液晶表示装置を提供する。
【００４８】
また、態様４の発明は、カラーフィルタが電着法、もしくは電着レジスト法によって形成されてなる態様１、２又は３に記載のカラー液晶表示装置を提供する。
【００４９】
また、態様５の発明は、液晶層のギャップｄLC＝４〜６μｍ、ツイスト角θ＝２２０〜２６０°とした態様１、２、３又は４に記載の液晶表示装置を提供する。
【００５０】
上記の発明において、例えば、ｄALL ≧３．５μｍ、εALL ≦４．５、ＳPIX ×０．５＜ＳOVER とすることで微分波形を減少できる。好ましくは、ｄALL ≧３．８μｍ、εALL ≦４．０、ＳPIX ×０．７＜ＳOVER である。また、重なり合う面積比は７０％以上、さらには８０％以上が好ましい。
【００５１】
ゴーストを低減させるためには、行波形の波形ひずみの減少と、行波形を印加時に隣接行電極に印加される微分波形の低減が必要となるが、ＭＬＡ法の特徴を生かし、かつクロストーク低減を達成するには、波形ひずみに影響を与える液晶容量は上記の式（１）の条件を満たす場合がさらに好ましい。また、後述する表４の基本構成を備えることが必要である。
【００５２】
これらの新しい組み合わせのセル構成により、従来のＳＴＮに比べ、３〜５０％の容量負荷低減となり、透明電極を著しく低抵抗化することなく波形ひずみが低減できる。
【００５３】
また、本発明の好ましい態様においては、行電極がＮ本（Ｎは２００以上の整数）設けられ、行電極はＬ本ごと（Ｌは２、３又は４）のサブグループに分割して構成される場合、行選択電圧ならびに列電圧の極性が選択パルス幅のＳ倍の周期性を持って反転される駆動方式が用いられ、式（２）の関係を満たすことが好ましい。
【００５４】
【数３】
0003691917.tif 000003
【００５５】
また、本発明の好ましい態様においては、行電圧の電圧振幅Ｖｒ（ｐｐ）と列電圧の電圧振幅Ｖｃ（ｐｐ）が、式（３）の関係を満たすことが好ましい。
【００５６】
【数４】
0003691917.tif 000004
【００５７】
以下に、本発明について詳述する。カラーフィルタを備え、単純マトリックス駆動方式を採用したカラー液晶表示装置において、各種のクロストークの低減を図る場合、重要なのは、そのクロストークというむらが生ずるときの、波形の特徴と、負荷（液晶容量と電極抵抗など）、液晶への電流供給電源等のパラメータである。それらが強く関与し、かつ互いに相互作用して実際に画素に印加される電圧が決まるという点にある。
【００５８】
なかでも、波形の特徴や、負荷の特徴によっては、外部の電流供給電源をいかに強化してもクロストーク低減が困難となる。この意味で、波形と負荷の関係がクロストーク低減に関する本質的要素である。
【００５９】
本発明においては、ＭＬＡ法を用いたカラー液晶表示装置で高品位の画像を提供するために、ＭＬＡ法の波形を決定する要素と駆動系から見た場合の負荷として作用する液晶セルとの総合的な最適構成を示す。
【００６０】
ＭＬＡ法のクロストークに関与する波形の特徴を考える場合、まず、同時選択数が重要となる。ＭＬＡ法においては、従来表示フレーム内で行ラインあたり１つであった選択波形を複数回に分けて印加しそれに対応するように列電圧を決定する。
【００６１】
したがって、同時選択ライン数に応じて、行、列の電圧バランスが変化し、クロストークの発生状況が変化することとなる。まず、簡単な理解を促すため、オン波形とオフ波形の電圧比が理論的に最大となる最適バイアスを条件として説明する。
【００６２】
カラー液晶表示装置の中の液晶層は、一定のしきい値電圧（Ｖth，ｒｍｓ）を持つ。これを、マルチプレクス駆動で供給する場合、最終的な行、列波形の合成による実効電圧を考慮する必要がある。従来の線順次駆動法であるＡＰＴ法の、列電圧Ｖｃを１とおいたとき、ＭＬＡ法における行電圧Ｖｒ、列電圧Ｖｃの最大値は、同時選択数Ｌに対して、次の表１で与えられる。
【００６３】
【表１】
0003691917.tif 000005
【００６４】
ここで、Ｎは総選択ライン数であり、上述したように最適バイアスの場合である。表１より明らかなように、Ｌの増大につれ行電圧は低下し、列電圧は上昇する。したがって、Ｌが変化すると行方向、列方向へ発生するクロストークの種類により、その強度が変化することになる。
【００６５】
ＭＬＡ法においては、特定の列電極上の同時選択される行電極に対応する表示パターン（オフが１、オンが−１）を要素とする列電極表示パターンベクトル（ｘ）＝（ｘ１，ｘ２，ｘ３，ｘ４・・）と、選択列ベクトル（Ａｉ：ｉ＝１，２，３，４・・）の内積であるｙｉ＝（ｘ１，ｘ２，ｘ３，ｘ４・・）Ａｉに比例した電圧が列電極に印加されるので、（ｘ）のパターンが電圧を直接的に決める重要な要素である。
【００６６】
本発明者は、このような波形の特徴を検討し、液晶セルの負荷がどうあるべきか、駆動波形はどうあるべきか、そのときの駆動系、主に実際の回路構成・ドライバーなどへの影響がどうなるかなどを考慮し、それらの最適構成を得るに至った。主要な因子のクロストークなどへの影響を次の表２にまとめる。
【００６７】
【表２】
0003691917.tif 000006
【００６８】
表２の（１）、（２）は従来の液晶技術の理論からいえば明らかに矛盾する。なぜならば、液晶の駆動電圧は、液晶の誘電率異方性Δεに依存し、液晶の電圧を下げるためには、誘電率異方性Δεを大きくする必要があり、容量負荷の増大につながるからである。
【００６９】
これらより、ＭＬＡ法の特徴を生かし、かつクロストーク低減を達成できる構成を考察する。この際、ＭＬＡ法の駆動波形と負荷としての液晶セルの好ましい構成を同時に考える。表３に主要な因子を示す。
【００７０】
【表３】
0003691917.tif 000007
【００７１】
（３）と（４）とのトレードオフ関係は、ＭＬＡ法における駆動方式と液晶負荷に最適点が存在することを意味している。本発明では、これらの関係を理論的に考察し、ならびに実験的に検証し、以下のような結論に達した。
【００７２】
ＭＬＡ法によりクロストーク低減は可能で、それは次の表４の（ａ）、（ｂ）、（ｃ）の３つの条件を満たす場合である。
【００７３】
【表４】
0003691917.tif 000008
【００７４】
表４の（ａ）、（ｂ）、（ｃ）の基本構成により、従来のＳＴＮに比べて、３〜５割の容量負荷低減となり、透明電極を著しく低抵抗化することなくクロストーク全体が低減できるのである。
【００７５】
さらに、好ましくは、表４の（ｄ）駆動波形の極性反転周期Ｓを、１／２フレーム長以下とすることが有効である。これは波形の周波数成分を中間的な周波数領域に設定するためである。最後の条件は、上記の式（２）の関係を満たすことを意味する。
【００７６】
この構成は、特に高速応答を要求される場合に有効である。高速応答を達成するには、液晶自体の粘性を下げるとともに液晶に対する基板からの界面規制力を強めて高速化するのが一般的であるが、この規制力の増加は、すなわち、液晶セルのギャップを低減することであり、容量負荷の増大につながる。ギャップの低減は駆動電圧そのものはほとんど変えないので、負荷の増大にともなうクロストーク増加が非常に顕著になる。
【００７７】
本発明の構成では、駆動電圧の絶対値と負荷の大きさとを最適化したので、このように液晶セルのギャップを低減した条件下で表示を高速化するためのマージンを大きくとれる。例えば、他のパラメータが等しい場合、従来のカラー液晶表示装置の構成ではギャップｄが６．５μｍ、誘電率異方性Δε＝９（ε垂直＝４．０）であった。ＭＬＡ法と液晶セルの細部構成とを組み合わせた本発明のもとでは、ギャップｄを４．５μｍ、誘電率異方性Δε＝４．５（ε垂直＝４．０）と設定できる。
【００７８】
したがって、負荷の低減（最大負荷は約６％低下）と、最大電圧（行電圧）の低減（４ライン同時選択の場合、約３０％低下）と、高速化（応答時間を約５０％低下できる）の全てが同時に達成できる。
【００７９】
特に、液晶セルのギャップｄが４〜６μｍ、及びツイスト角θ＝２２０〜２６０°の範囲において、用いる液晶の物性値をε（垂直）≦４．５、Δε＝３．５〜６．５とすることが好ましい。さらには、Δε＝４．０〜６．０がより好ましい。
【００８０】
また、当然ながら、ＭＬＡ法の本来的な効果であるコントラスト比の増大が同時に達成され、従来は、２０：１〜３０：１程度であったが、本発明ではコントラスト比（オンとオフの輝度比）は４０：１以上が可能となった。
【００８１】
このように、ＭＬＡ法の駆動波形と、それに適合したカラー液晶表示素子の構成により、従来の駆動方式と液晶表示素子構成の場合よりも、高コントラスト、高速を達成したうえで、さらに、低クロストーク、電源最大電圧の低減が達成される。このことは、高い生産性で製品を供給できることを意味し、かつ、製品の性能も低消費電力であって、かつ従来よりも高品位の画像が提供できることを意味する。
【００８２】
本発明においては、上記のような負荷要件を採用するため、従来とは異なるバイアス比での駆動が可能となる。ここで、バイアス比とは、行電圧／列電圧の最大値で定義され、既に述べた最適バイアスでは、（Ｎ）0.5 ／Ｌとなる。ＡＰＴ法では、列電圧が極端に高くなるため、一般にバイアス比は最適バイアスより小さくして用いるのが普通であるが、ＭＬＡ法ではその波形の特徴より、むしろこの電圧比を最適バイアスより大きくして使うことが好ましい。
【００８３】
その理由は次の２点である。（１）ＡＰＴ法ではフレーム応答があるのでバイアスは小さくした方がコントラストが高いがＭＬＡ法では方式そのものでフレーム応答を抑制していること。（２）ＭＬＡ法では行電圧がＡＰＴ法よりも低いこと。
【００８４】
したがって行電圧の電圧振幅Ｖｒと列電圧の最大電圧Ｖｃ（ｍａｘ）が、式（３）の関係を満たすことが本発明のカラー液晶表示装置おいてより高品位な画像を得るためのより好ましい条件である。
【００８５】
本発明に用いる駆動法は、公知のＭＬＡ用の回路を使って簡単に実現できる。例えば、階調方式としてＦＲＣを用いる場合、空間変調ＦＲＣは、初段の多ビットデータをメモリに格納する前段にいれて、ＦＲＣ後の１ビット（１フレーム）データをメモリに格納し、それを順次読み出しＭＬＡ演算により列電極電圧波形を計算してもよい。あるいは、多ビットデータのままメモリに格納し、列電圧演算の前段で空間変調ＦＲＣのテーブルとの参照により１ビットのＦＲＣデータとしてもよい。
【００８６】
空間変調テーブルは、ＲＯＭに格納して順次読み出して用いればよいが、論理回路での構成も簡単に実現できる。これらの回路により演算された列電圧波形を複数の電圧レベルをもつ列信号ドライバに入力し液晶に電圧を印加することにより表示が達成される。
【００８７】
なお、本発明のカラー液晶表示装置の階調表示手法としては、上記のＦＲＣ以外に、ＡＭ（Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ：振幅変調）、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）などの手法を使用できる。階調の表示時には、一般には駆動波形が複雑化するためにクロストークが増大したり、電圧の変動による階調のずれが発生したりするが、本発明においてはクロストーク低減が達成されるために、階調表示時にもその表示品位を損なうことなく細やかな階調が実現できる。
【００８８】
次に、本発明におけるカラーフィルタの構造、及びＭＬＡ法による駆動法との関係について説明する。ＬＣＤのカラーフィルタとして一般に用いられるものとして顔料分散型カラーフィルタとクロムのブラックマスクを組み合わせたものが知られている。この場合、駆動電極の一方に近設された導電膜はクロムのブラックマスクが該当する。しかし、画素とブラックマスクとの重なり面積がかなり小さくすむので、視認できるようなゴーストはほとんどなく、実質的に使用できることになる。基本的な構成の断面図を模式的に図９に示す。電極の重なりが少ないことがわかる。
【００８９】
しかし、近年採用されるようになってきた電着法のカラーフィルタはその生産性のよさ、通常用いられる範囲での良好な発色性能などの特徴が評価されてきている。この場合、画素の形成方法上、画素の下方にＩＴＯを配置した構造を持っている。この場合、駆動電極と重なり合う導電層として電着用ＩＴＯが配置されているので、駆動状態に影響を与える電気的効果が無視できなくなる。電着カラーフィルタの場合、形成プロセスにもよるが、画素中の行電極と下地側の導電層との重なり面積（ＳOVER）が画素の面積の５０〜１００％程度となる。
【００９０】
図５に画素部分の模式的な一部平面図を示し、切断線Ｐ−Ｐ’における断面を図６に模式的に示す。ＬR は行電極１の幅、ＬC は列電極３の幅、ＳPIX １１は電極の交差面積、ＳOVER１０は画素中での行電極と下地側の導電層６との重なり面積を示す。図６、図８、図９において、列電極３、液晶層２、行電極１、被膜層４、カラーフィルタ５、導電層６が備えられていることが示されている。また、図１３にその断面方向における等価回路図を模式的に示す。基本的に、コンデンサと抵抗の並列回路が縦続された構造みることができる。図面の上側が液晶層２に相当し、下側がカラーフィルタと被膜層が一体化した下地層８に相当する。
【００９１】
この電極の重なり面積（ＳOVER）が大きければ、原理的にゴーストが強く生じる方向にあり、表示装置として所望の性能を得られないことになる。しかし、本発明では、用いる液晶の物性値、及び液晶セルの構造を最適化することにより、ゴーストを抑制しつつ、電着カラーフィルタを用いたカラー液晶表示装置を得ることができる。
【００９２】
まず、電着レジスト法によるカラーフィルタの製造工程に応じた、液晶セルの各断面図を図７に模式的に示す。分図（Ａ）は、基板上にＩＴＯ及びレジストが形成された状態を示す。分図（Ｂ）ではレジストのパターニング、露光、現像、剥離を示す。
【００９３】
以下同様に、分図（Ｃ）では、赤色（Ｒ）のカラーフィルタを電着で形成した状態を示す。分図（Ｄ）では、緑色（Ｇ）のカラーフィルタを電着で形成した状態を示す。分図（Ｅ）で、３色のカラーフィルタが全て形成された状態を示す。この際、ＩＴＯ６が電着の電極として機能する。また、平坦化膜として機能する被膜層４がカラーフィルタ５を覆うように形成される。
【００９４】
分図（Ｆ）では、完成したＲＧＢのカラーフィルタの層、及び被膜層４の上にクロムなどの金属膜を形成した状態を示す。分図（Ｇ）では、ＲＧＢのカラーフィルタの領域のクロムを除去し、いわゆるブラックマスクを形成した状態を示す。電着レジスト法では、このように、パターニングのレジストを１回ごと塗布して、順次電着面を露出させ、ＲＧＢ層を形成する。この方法では電着用のＩＴＯのパターニングが不要である。図１にその斜視図を示す。その構成は後述する実施例の説明のなかで行う。
【００９５】
また、カラーフィルタの製造方法として、他に電着法（非レジスト法）がある。これは、ＩＴＯをパターニングし、順次電気的に選択して、ＲＧＢのカラーフィルタ層を形成していく。その構造の一部の斜視図を図１４に示す。導電層６があらかじめカラーフィルタに対応してパターニングして形成される。本発明は、電着を用いるいずれの方法のカラーフィルタと組み合わせた場合でも有効である。以下、実施例を説明する。例１〜４が本発明の実施例である。
【００９６】
【実施例】
（例１）
ＶＧＡ（６４０×４８０×３（ＲＧＢ））サイズのカラーＳＴＮを上下２画面に分割し２画面駆動とした。１画面の行ラインは２４０であり、同時選択数Ｌ＝４（すなわちサブグループ数＝６０）でＭＬＡ法の駆動を行った。表示画面のサイズは対角１０．４インチサイズ、用いた透明電極はＩＴＯで、シート抵抗は５Ωのものであった。
【００９７】
液晶セルの構造は液晶層のギャップが４μｍ、ツイスト角θ＝２４０°、液晶の誘電率は垂直が３．７、平行が９．０（△ε＝＋５．３）のものを用いた。最大駆動電圧（Ｖｒ）は約１６Ｖとした。バイアス比は最適バイアス×１．２（３．９）とした。被膜層の厚みを２．５μｍ、カラーフィルタ厚みを１．０μｍとした。被膜層には日本合成ゴム社製のＪＳＳ−９１７（品番名：アクリレート系及びエポキシ系モノマーの混合物で、誘電率は３．５〜４．０である）を用いた。カラーフィルタと被膜層の誘電率（εALL）は４、重なり面積比は１００％であった。
【００９８】
図１に本例の液晶セルの模式的な斜視図を示す。液晶セルは、表側偏光板、表側ガラス基板、表側配向膜（以上は図示を省略している）、図の上側の列電極３（Ｃn-1 、Ｃn ・・・マトリックスを構成する電極のうちの二本を示す）、液晶層２、図の下側の行電極１（Ｒn-1 、Ｒn 、Ｒn+1 ）、被膜層４、カラーフィルタ５（本例ではカラーフィルタを電着レジスト法で形成した）、導電膜６を備えている。さらに、裏側配向膜、裏側偏光板、裏側ガラス基板、シール材などを備えている。また、駆動系（図示を省略する）として、ＭＬＡコントローラ、ＴＦＴ用の表示信号を受ける外部インターフェースが備えられている。
【００９９】
外部からはＴＦＴインターフェース信号が供給され、外部インターフェース、ＭＬＡコントローラ（データ変換などを行う。また、ＦＲＣ階調方式を採用したワンチップＩＣである。）を経由し、行駆動ドライバー、列駆動ドライバーに駆動信号が与えられる。このようにして、ＭＬＡ法によるカラー液晶表示装置の駆動が行われる。ＭＬＡ法の駆動方式で用いた直交行列は、数５に示したものであり、階調表示はＦＲＣ方式を用いた。
【０１００】
【数５】
0003691917.tif 000009
【０１０１】
ウインドウズ上でビデオ表示を行ったところ、フリッカー、ゴーストがほとんど見られない繊細な階調表示が得られた。なおフレーム周波数は１２０Ｈｚとして駆動し、コントラスト比５０：１、応答時間（立ち上がり、立ち下がりの平均）は５０ｍｓであった。このとき波形なまりと微分波形を測定したところ、印加波形に対して１．５％、１．０％であった。
【０１０２】
（例２）
液晶セルの構造は液晶層のギャップが４μｍ、液晶の誘電率は垂直が３．７、平行が９．０（△ε＝＋５．３）のものを用いた。最大駆動電圧（Ｖｒ）は約１６Ｖとした。バイアス比は最適バイアス×１．２（３．９）とした。被膜層の厚みを５．５μｍ、カラーフィルタ厚みを１．５μｍ、カラーフィルタと被膜層の誘電率（εALL）は４、重なり面積比は１００％であった。
【０１０３】
ウインドウズ上でビデオ表示を行ったところ、フリッカー、ゴーストがほとんど見られない繊細な階調表示が得られた。なおフレーム周波数は１２０Ｈｚとして駆動し、コントラスト比５０：１、応答時間（立ち上がり、立ち下がりの平均）は５０ｍｓであった。このとき波形なまりと微分波形を測定したところ、印加波形に対して１．５％、０．５％であった。
【０１０４】
（例３）
ＳＶＧＡ（８００×６００×３（ＲＧＢ））サイズのカラーＳＴＮを上下２画面に分割し２画面駆動とした。１画面の行ラインは３００であり、同時選択数Ｌ＝４（すなわちサブグループ数＝７５）でＭＬＡ法の駆動を行った。表示画面のサイズは対角１２．１インチサイズ、用いた透明電極はＩＴＯで、シート抵抗は４Ωのものであった。
【０１０５】
液晶セルの構造は液晶層のギャップが５μｍ、液晶の誘電率は垂直が３．５、平行が８．５（△ε＝＋５．０）のものを用いた。最大駆動電圧（Ｖｒ）は約１８Ｖとした。バイアス比は最適バイアス×１．２（５．２）とした。被膜層の厚みを２．５μｍ、カラーフィルタ厚みを１．０μｍ、カラーフィルタと被膜層の誘電率（εALL）は４、画素中で占める面積は１００％であった。
【０１０６】
ウインドウズ上でビデオ表示を行ったところ、ゴーストがほとんど見られない繊細な階調表示が得られた。なおフレーム周波数は１２０Ｈｚとして駆動し、コントラスト比５０：１、応答時間（立ち上がり、立ち下がりの平均）は６５ｍｓであった。このとき波形なまりと微分波形を測定したところ、印加波形に対して１．７％、０．９％であった。
【０１０７】
（例４）
液晶セルの構造は液晶層のギャップが５μｍ、液晶の誘電率は垂直が３．５、平行が８．５（△ε＝＋５．０）のものを用いた。最大駆動電圧（Ｖｒ）は約１８Ｖとした。なおバイアス比は最適バイアス×１．２（５．２）とした。被膜層の厚みを５．５μｍ、カラーフィルタ厚みを１．５μｍ、カラーフィルタと被膜層の誘電率（εALL）は４、重なり面積比は１００％であった。
【０１０８】
ウインドウズ上でビデオ表示を行ったところ、フリッカー、ゴーストがほとんど見られない繊細な階調表示が得られた。なおフレーム周波数は１２０Ｈｚとして駆動し、コントラスト比５０：１、応答時間（立ち上がり、立ち下がりの平均）は５０ｍｓであった。このとき波形なまりと微分波形を測定したところ、印加波形に対して１．７％、０．４％であった。
【０１０９】
（比較例１）
被膜層の厚みを１．０μｍ、カラーフィルタ厚みを１．０μｍとした以外は例３と同様に構成し、駆動方法も例１と同様に駆動した。
【０１１０】
ウインドウズ上でビデオ表示を行ったところ、繊細な階調表示が得られたが、ゴーストが極めて多く発生した。なおコントラスト比５０：１、応答時間（立ち上がり、立ち下がりの平均）は６５ｍｓであった。このとき波形なまりと微分波形を測定したところ、印加波形に対して１．７％、１．８％であった。
【０１１１】
（比較例２）
被膜層の厚みを１．０μｍ、カラーフィルタ厚みを１．０μｍ、重なり面積比を７５％とした以外は例１と同様に構成し、駆動方法も例１と同様に駆動した。
【０１１２】
ウインドウズ上でビデオ表示を行ったところ、繊細な階調表示が得られたが、ゴーストが極めて多く発生した。なおコントラスト比５０：１、応答時間（立ち上がり、立ち下がりの平均）は５０ｍｓであった。このとき波形なまりと微分波形を測定したところ、印加波形に対して１．７％、１．４％であった。
【０１１３】
（比較例３）
被膜層の厚みを１．０μｍ、カラーフィルタ厚みを１．０μｍとした以外は例１と同様に構成し、駆動方法は通常駆動法により駆動した。ウインドウズ上でビデオ表示を行ったところ、ゴーストの発生は小さいが、クロストークのレベルが例１より極めて悪いレベルであった。なおフレーム周波数は１２０Ｈｚとして駆動し、コントラスト比３０：１、応答時間（立ち上がり、立ち下がりの平均）は１５０ｍｓでありビデオ表示では強い残像が見られた。このとき波形なまりと微分波形を測定したところ、印加波形に対して１．７％、１．８％であった。
【０１１４】
次に、各例の構成と表示特性の結果を表５と表６にまとめて示す。表中、ｄLCとｄALL は厚みを示し単位は（μｍ）である。なお、これらの例において、カラーフィルタは電着レジスト法を用いたので、ｄALL ＝ｄOP（被膜層の厚み）となっている。また、ＢR はバイアス・レシオを示し、ＶMAX は最大駆動電圧で単位は（Ｖ）である。
【０１１５】
【表５】
0003691917.tif 000010
【０１１６】
【表６】
0003691917.tif 000011
【０１１７】
【発明の効果】
態様１の発明は、複数ライン同時選択法（ＭＬＡ）と高速液晶表示素子の性能を完全に引き出し、低クロストークの高速・高コントラスト表示を可能とした。そして、従来にない単純マトリクスでの動画・多階調表示を達成した。また、従来の駆動法に比して電源電圧の低減なども達成できた。
【０１１８】
態様２の発明では、ＭＬＡ法における特定の駆動条件の液晶セルにおいて、より高品位の表示を得ることができた。
【０１１９】
態様３の発明では、容量負荷を低減せしめることができ、透明電極を著しく低抵抗化することなくクロストーク全体を低減できた。また、電源電圧系を複雑にせず、かつ、駆動系を簡素化できた。
【０１２０】
態様４の発明では、電着法によって形成したカラーフィルタと組み合わせることで、生産性の良好な、きわめて明るく、発色の優れた、コントラスト比の高いカラー液晶表示装置を達成できた。
【０１２１】
また、本発明はその効果を損しない範囲で他の液晶表示素子に応用できる。
【図面の簡単な説明】
【図１】本発明の構成（電着レジスト法）を示す斜視図。
【図２】ゴーストの説明図。
【図３】（ａ）〜（ｃ）はＭＬＡ法での電圧印加方法を説明する概念図及び波形図。
【図４】（ａ）〜（ｃ）はアダマール行列を示す説明図。
【図５】本発明の画素部分の一部拡大平面図。
【図６】本発明の画素部分の一部切断図。
【図７】電着法によるカラーフィルタの製造工程を示す説明図。
【図８】カラー液晶表示装置の模式図。
【図９】顔料分散型カラーフィルタのカラー液晶表示装置の断面図。
【図１０】単純マトリックスＬＣＤの電極構成と駆動方向を示す模式図。
【図１１】単純マトリックスＬＣＤのロウ波形の変動を示す波形図。
【図１２】単純マトリックスＬＣＤのカラム波形の変動を示す波形図。
【図１３】本発明の電着レジスト法でカラーフィルタを形成した場合の断面方向の電気等価回路の模式図。
【図１４】本発明の別の構成（電着法のカラーフィルタ）を示す斜視図。
【符号の説明】
１：行電極
２：液晶層
３：列電極
４：被膜層
５：カラーフィルタ
６：導電層
【図１】
0003691917.tif 000012
【図２】
0003691917.tif 000013
【図３】
0003691917.tif 000014
【図４】
0003691917.tif 000015
【図５】
0003691917.tif 000016
【図６】
0003691917.tif 000017
【図７】
0003691917.tif 000018
【図８】
0003691917.tif 000019
【図９】
0003691917.tif 000020
【図１０】
0003691917.tif 000021
【図１１】
0003691917.tif 000022
【図１２】
0003691917.tif 000023
【図１３】
0003691917.tif 000024
【図１４】
0003691917.tif 000025