(57)【特許請求の範囲】
【請求項１】
半導体基板の一方の面に配置した第１の主電極と、半導体基板の他方の面に配置した第２の主電極と、該主電極間に流れる電流をスイッチング制御する制御電極と、を備えた半導体スイッチング素子において、
該半導体スイッチング素子が、
前記第１の主電極に隣接する第１導電型の第１の半導体層と、
該第１の半導体層に隣接する第２導電型の第２の半導体層と、
該第２の半導体層に隣接し、不純物濃度が第２の半導体層より低い第２導電型の第３の半導体層と、
該第３の半導体層に隣接する第１導電型の第４の半導体層と、
該第４の半導体層と前記第２主電極とで挟まれた第２導電型の第５の半導体層とを有し、
前記他方の面に、前記第５の半導体層から第３の半導体層に到達する凹部が複数個形成されていて、前記制御電極が該凹部に絶縁膜を介して配置され、
前記第１の半導体層と第２の半導体層との接合部から離間し、前記第２の半導体層から第３の半導体層にかけて形成した局所ライフタイム制御領域を備え、
使用電源電圧において、前記第３の半導体層と第４の半導体層との接合部から前記第３の半導体層に広がる空乏層の端部が前記局所ライフタイム制御領域に到達することを特徴とする半導体スイッチング素子。
【請求項２】
請求項１に記載の半導体スイッチング素子において、前記局所ライフタイム制御領域は、前記空乏層の内部、端部、及び外部を含む領域に位置することを特徴とする半導体スイッチング素子。
【請求項３】
請求項２に記載の半導体スイッチング素子において、前記使用電源電圧をＥ１（Ｖ）、前記第３の半導体層の不純物濃度をＮｎ−(cm−３)、前記第３の半導体層の厚さを
Ｗｎ−(cm)、電子の電荷量をｑ（Ｃ）、前記第３の半導体層の誘電率をεｓ(Ｆ／cm）とするとき、前記使用電源電圧をＥ１（Ｖ）が、
Ｅ１≧{(ｑ・Ｎｎ−)／(２・εｓ)}・(Ｗｎ−)２
であることを特徴とする半導体スイッチング素子。
【請求項４】
請求項３に記載の半導体スイッチング素子において、前記局所ライフタイム制御領域は、ヘリウムによってキャリアライフタイム制御が施されていることを特徴とする半導体スイッチング素子。
【請求項５】
請求項４に記載の半導体スイッチング素子において、ヘリウムが前記第１の半導体層側から前記第２の半導体層側に向かう方向に注入されたものであることを特徴とする半導体スイッチング素子。
【請求項６】
請求項１に記載の半導体スイッチング素子において、
前記第３の半導体層と第４の半導体層で挟まれた、不純物濃度が第３の半導体層より高い第２導電型の第６の半導体層を有し、
使用電源電圧において、前記第６の半導体層と第４の半導体層との接合部から前記第３の半導体層に広がる空乏層の端部が前記局所ライフタイム制御領域に到達することを特徴とする半導体スイッチング素子。
【請求項７】
ＩＧＢＴの主電極間にダイオードを逆並列に接続したＩＧＢＴモジュールにおいて、
該ＩＧＢＴが、
半導体基板の一方の面に配置した第１の主電極と、半導体基板の他方の面に配置した第２の主電極と、該主電極間に流れる電流をスイッチング制御する制御電極と、を備え、
前記第１の主電極に隣接する第１導電型の第１の半導体層と、
該第１の半導体層に隣接する第２導電型の第２の半導体層と、
該第２の半導体層に隣接し、不純物濃度が第２の半導体層より低い第２導電型の第３の半導体層と、
該第３の半導体層に隣接する第１導電型の第４の半導体層と、
該第４の半導体層と前記第２主電極とで挟まれた第２導電型の第５の半導体層とを有し、
前記他方の面に、前記第５の半導体層から第３の半導体層に到達する凹部が複数個形成されていて、前記制御電極が該凹部に絶縁膜を介して配置され、
前記第１の半導体層と第２の半導体層との接合部から離間し、前記第２の半導体層から第３の半導体層にかけて形成した局所ライフタイム制御領域を備え、
使用電源電圧において、前記第３の半導体層と第４の半導体層との接合部から前記第３の半導体層に広がる空乏層の端部が前記局所ライフタイム制御領域に到達するものであり、
前記ダイオードが、カソード電極に隣接するｎ型の第７の半導体層と、該第７の半導体層に隣接し、不純物濃度が第７の半導体層より低いｎ型の第８の半導体層と、該第８の半導体層とアノード電極とで挟まれたＰ型の第９の半導体層とを備え、前記使用電源電圧では主接合である第８の半導体層と第９の半導体層の接合部から広がる空乏層が前記第７の半導体層に達しないノンパンチスルー型ダイオードであることを特徴とするＩＧＢＴモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力変換装置に使われる半導体スイッチング素子及びＩＧＢＴモジュールに関する。
【０００２】
【従来の技術】
電力変換装置はスイッチング素子や整流素子を電流スイッチング動作させることで電力の変換を行う。このため、素子は、定常オン状態の時に大電流が流れてオン損失が発生し、定常オン状態から定常オフ状態に変化するときにターンオフ損失を発生する。
【０００３】
ＩＧＢＴのようなバイポーラ素子では、定常オフ状態の時に素子に加わる電圧を保持する役割を果たす低不純物濃度の半導体層（通常低濃度のｎ型半導体層で、以後ｎベース層と記述する。）に、電子と正孔を蓄積する事で低いオン電圧を得ており、蓄積量を多くするほどオン電圧は低くなる。しかし、その一方で蓄積電荷はターンオフ時に損失を発生することから、オン電圧を小さくするほど多くのターンオフ損失が発生する。そのため、電力変換装置に応用する上では、動作周波数や電源電圧などを考慮し、定常オン状態の時に発生するオン損失とターンオフ時に発生するターンオフ損失、さらにはオフ状態からオン状態に変化するときに発生するターンオン損失の和が最小になるようなオン電圧に設定して使用される。
【０００４】
素子のオン電圧の値は、ｎベース層のライフタイムを調整することで電子と正孔の蓄積量を加減して制御され、従来は、電子線を照射したライフタイム制御が行われていた。電子線は物質を透過しやすく、トータル厚み３００から８００
μｍ程度の半導体素子を完全に透過し、素子内に均一な結晶欠陥を作る。このため、ｎベース層内のライフタイムが均一に短くなり、オン電圧が大きくなるという問題を抱えていた。
【０００５】
これに対し、文献，電気学会研究会資料，ＥＤＤ−９６−１０７，ｐｐ．５３−５９（１９９６）のように、ヘリウムやプロトンなどの軽イオンを照射することで、局所的にライフタイムを制御しようとする検討も進められている。この中で、電子線照射法による均一ライフタイム制御よりオン電圧およびターンオン損失を共に少なくできる場合もあるが、効果のばらつきが大きいという報告がされている。
【０００６】
また、ＩＧＢＴを用いて電力変換装置を構成すると、ターンオン時に電圧振動が発生してそれがノイズとなって制御装置の誤動作を発生させる問題が発生する。詳細に調査した結果、この振動はダイオードのリカバリー電流が急激に減少することをトリガーとして、主回路中のインダクタンスとダイオードの持つ容量成分とが共振することで生じていることが明らかになった。特に、この問題は、ターンオン時間が短いパンチスルー型ＩＧＢＴ（ｎベース層中に広がる空乏層がｎバッファ層に到達する）で顕著に発生した。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、前記の問題を解決するものであって、オン損失とターンオフ損失の少ない半導体スイッチング素子を提供することにある。また、本発明の他の目的は、IGBTのオン損失とターンオフ損失を少なくでき、かつ電圧振動が発生しないＩＧＢＴモジュールを提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的は、以下に述べる半導体スイッチング素子（以下、単にスイッチング素子と記す）によって達成できる。
【０００９】
本発明のスイッチング素子は、素子内のキャリアライフタイム（以下、単にライフタイムと記す）が局所的に低減されている。さらにスイッチング素子には、局所ライフタイム制御された位置まで空乏層が広がるような電源電圧が印加される。
【００１０】
また、本発明のＩＧＢＴモジュールは、上記の局所ライフタイム制御したスイッチング素子と、電源電圧でパンチスルーしないダイオードとが逆並列に接続して使用される。
【００１１】
次に、本発明で、電力損失が低減できること、及びスイッチングノイズが低減できることについて説明する。
【００１２】
一般に、ターンオフ損失は、ターンオフ時に発生するテール電流が長いほど大きくなる。テール電流は、オン状態の時にベース中に蓄えられたキャリアと、主接合から広がる空乏層の外に残留するキャリアによって発生する。ベース中のキャリアのうち、空乏層が広がる領域のキャリアは電界により短時間に排出される。一方、空乏層外のキャリアは再結合により減少するため減少速度が緩やかである。従って空乏層外のキャリアは長時間にわたってコレクタ層からのキャリア注入を誘引する。本発明においては、比較的ライフタイムの長い領域に空乏層が広がるため、この領域に多くのキャリアが蓄積されていてもそのキャリアは空乏層電界により短時間に排出されるのでターンオフ損失には影響しない。従って、ターンオフ損失に影響無くオン電圧を低減できる。さらに、空乏層の端部が到達する位置はライフタイム制御されているので、空乏層外のキャリアが低減される。このためテール電流が小さくなり、ターンオフ損失が低減される。このように、本発明によれば、スイッチング素子のオン電圧及びターンオフ損失をともに低減できるので、電力変換装置の電力損失を大幅に低減できる。
【００１３】
また、一般に、電力変換装置においてスイッチング素子に逆並列に接続されるダイオードがリカバリーする場合、リカバリー電流がそのピーク値を過ぎ零電流状態に向って減少するときの電流変化率が大きいと、回路インダクタンスによって過電圧が発生し、これがダイオードに印加されるため、ダイオードはパンチスルーしやすくなる。パンチスルーするとダイオードは、等価的にコンデンサとして働くため、主回路配線のインダクタンスとの間で激しい共振現象を生じ、ノイズが発生する。本発明においては、電源電圧による空乏層がパンチスルーしないノンパンチスルー型ダイオードを使用するため、リカバリー時に蓄積キャリアによってリカバリー電流の減衰が緩やかになるので、ノイズの発生を抑制できる。なお、本発明におけるスイッチング素子とダイオードの並列接続は、ＩＧＢＴパワーモジュール等のモジュール型半導体装置にも適用でき、同様の作用・効果をもたらす。
【００１４】
【発明の実施の形態】
図１、図３は、本発明の実施例を説明するためのものである。図１は本発明によるスイッチング素子である絶縁ゲートバイポーラトランジスタ（以後、ＩＧＢＴと略記）の一実施例、図３は図１のＩＧＢＴの特性であり、（ａ）はオン電圧とターンオフ損失のヘリウム照射位置依存性、（ｂ）は出力特性である。
【００１５】
図１（ａ）は、本発明のＩＧＢＴで、ｎ−  導電型の半導体層２９に接するようにｐ＋  導電型の半導体層２５が、ｐ＋  導電型の半導体層に接するようにｎ＋  導電型の半導体層２４が、ｐ＋  導電型の半導体層２５とｎ＋  導電型の半導体層２４に接するようにエミッタ電極２３が、ｎ＋  導電型の半導体層２４とｐ＋  導電型の半導体層２５とｎ−  導電型の半導体層２９とに接するように絶縁層２２が、絶縁層２２に接するようにゲート電極２１が、また、ｎ−  導電型の半導体層２９に接するようにｎ導電型の半導体層２６が、ｎ導電型の半導体層２６に接するようにｐ＋  導電型の半導体層２７が、ｐ＋  導電型の半導体層２７に接するようにコレクタ電極２８が設けられている。また、図１（ｂ）は、ＩＧＢＴのオフ状態の時にｎ−  導電型の半導体層２９内に広がる空乏層３１、空乏層３１がｎ導電型の半導体層２６に到達しないときの空乏層内の電界分布２１１および空乏層３１がｎ導電型の半導体層２６に到達したときの空乏層内の電界分布２１２を示している。このようなＩＧＢＴにおいて、空乏層のコレクタ電極２８側の端に局所ライフタイム制御部２１０が設けられている。図１は、ｎ−  導電型の半導体層２９とｎ導電型の半導体層２６とを含む位置に局所ライフタイム制御部が設けられた例であり、この場所は本発明の効果を最も得られやすい場所である。
【００１６】
図２は本発明によるＩＧＢＴを電力変換装置へ使用したときに得られる効果を説明するための図である。図２（ａ）は電力変換装置の一例で、ダイオードＤＦ  と負荷インダクタンスＬＭ  からなる並列回路と、これと電源Ｅ１、主回路配線のインダクタンスＬＬ  、およびスイッチング素子ＩＧＢＴが直列に接続された回路構成となっている。この回路は、図１０に示す電力変換装置の一相分を示しており、実際は、ＤＦとＩＧＢＴで示した部分は、それぞれダイオードＤＦとＩＧＢＴが逆並列に接続された並列回路となっている。また、インダクタンスＬＭ  は三相誘導機のインダクタンスに相当する。
【００１７】
図２（ｂ）は、ＩＧＢＴのターンオフ損失の電源電圧依存性を示す図でである。後述するように、Ｖｐは図１に示したＩＧＢＴの主接合Ｊ１から広がる空乏層が、ｎ−  導電型の半導体層２９とｎ導電型の半導体層の接合Ｊ２へ到達する電圧で、パンチスルー電圧を示す。また、図２（ｂ）の縦軸は、規格化したターンオフ損失で、図１のＩＧＢＴに均一ライフタイム制御を施し、１０００Ｖの電源電圧でスイッチング動作させたときのターンオフ損失で規格化している。尚、均一ライフタイム制御とは、電子線を照射することによって、ＩＧＢＴ内のライフタイムが均一に制御されている場合をいう。一方、局所ライフタイム制御とは、図１に示したように、プロトンやヘリウムなどの軽イオンを照射することで、素子内のライフタイムが部分的に短かいことをいう。尚、局所ライフタイム制御を施す部分は、ｎ−  導電型の半導体層２９とｎ導電型の半導体層２６を含む場所にコレクタ電極２８側から照射することがよい。
【００１８】
ＩＧＢＴがオン状態のとき、電流は主回路配線のインダクタンスＬＬ  ，負荷インダクタンスのＬＭ  、およびＩＧＢＴを通って流れる。ＩＧＢＴにオフゲート信号が入力されると、ＩＧＢＴはオフ状態となり主回路電流は遮断されるが、負荷ＬＭ  を流れていた電流はフリーフォイールダイオードＤＦ  を環流して流れ続ける。次に再びＩＧＢＴがオン状態になると、インダクタンスＬＬ  ，負荷ＬＭ  およびＩＧＢＴを通って電流が流れる。電力変換装置は以上のようなＩＧＢＴのスイッチング動作によって、負荷ＬＭ  にエネルギーを伝達する役割をするが、ＩＧＢＴがオン状態からオフ状態、およびオフ状態からオン状態に移行するときに、それぞれターンオン損失とターンオフ損失を発生する。
【００１９】
ターンオフ損失と電源電圧の関係を詳細に調査すると、図２（ｂ）のような関係が得られた。局所ライフタイム制御したＩＧＢＴのターンオフ損失は、電圧の増加と共に緩やかに増加するのに対し、均一ライフタイム制御したＩＧＢＴの損失は電圧Ｖｐで急激に増加した。この電圧の意味するところを調査した結果、下記に示すようにＩＧＢＴのパンチスルー電圧に対応している。測定したＩＧＢＴのｎ−  導電型の半導体層２９の不純物濃度は１．１×１０１３ｃｍ−３  、厚み（Ｊ１からＪ２まで）は３５０μｍであり、またｐ＋  導電型の半導体層２５の不純物濃度は約１０１７ｃｍ−３と高不純物濃度であった。そのため、空乏層３１はｎ−  導電型の半導体層２９側にだけ広がる。空乏層の幅をＷｄ（ｃｍ）とすると
Ｗｄ＝（（２・εｓ・Ｖ）／（ｑ・Ｎｎ−））０．５                        …（１）
となる。ここでεｓ（Ｆ／ｃｍ）は、ＩＧＢＴ基板の誘電率、Ｖ（Ｖ）は印加電圧、ｑ（Ｃ）は電子の電荷量、Ｎｎ−（ｃｍ−３）  はｎ−  導電型の半導体層２９の不純物濃度である。誘電率が１．０５×１０−１２Ｆ／ｃｍ、電子の電荷量ｑが１．６０２×１０−１９Ｃであって印加電圧Ｖが１０００Ｖの時、空乏層幅Ｗｄは３４５μｍとなることから、Ｖｐは空乏層３１がｎ導電型の半導体層２６へ到達する電圧、すなわちパンチスルー電圧である。
【００２０】
本発明によるＩＧＢＴにおいては、ｎ−  導電型の半導体層２９とｎ導電型の半導体層２６の境界部付近に局所ライフタイム制御が施されていること、すなわち空乏層のコレクタ電極２８側の端部に局所ライフタイム制御部のあることにより、ターンオフ損失が低減される。
【００２１】
ターンオフ時、ＩＧＢＴは急激に電流を遮断することはできず、テール電流が流れる。これは、オン状態の時に素子内部に蓄積されたキャリアが素子外に吐き出されることによって流れるが、発明者の検討によると、蓄積キャリアだけでなく、ｐ＋  導電型の半導体層２７から正孔が注入されることによっても流れる。
【００２２】
ターンオフ時、空乏層３１は主接合Ｊ１からコレクタ電極２８側に向かって広り、同時に正孔はｐ＋  導電型の半導体層２５に、電子はｎ導電型の半導体層２６に移動する。空乏層３１は電源電圧Ｅ１で決まる幅まで広がり固定されるが、空乏層外のキャリアのうち正孔が空乏層３１内に移動し続けるために電子が過剰になるのを防止するようにｐ＋  導電型の半導体層２７から正孔が注入され続け、大きなターンオフ損失が発生する。空乏層３１の端部に局所ライフタイム制御部があるＩＧＢＴでは、空乏層端のキャリアが短時間のうちに低減するため、空乏層内に移動する正孔が少なくなり、ターンオフ損失が少なくなる。
【００２３】
ここで、本発明によるＩＧＢＴを使用する電源電圧は応用分野により異なることから、電源電圧に合わせて局所ライフタイム制御部の位置を変えなければならない。しかし、図１（ａ）に示す実施例のようなｎ導電型の半導体層２６を持つＩＧＢＴ構造では、その必要はない。例えば、ｎ−  導電型の半導体層２９の不純物濃度が１．１×１０１３ｃｍ−３  、厚みが３５０μｍのＩＧＢＴは、電圧１０００Ｖで空乏層３１がｎ導電型の半導体層２６へ到達する。したがって、ｎ−  導電型の半導体層２９とｎ導電型の半導体層２６の境界部を局所ライフタイム制御しておけば、１０００Ｖ以上の電源電圧であれば、空乏層の端部は局所ライフタイム制御部に位置し、ターンオフ損失を低減できることになる。このｎ−  導電型の半導体層２９の不純物濃度及び厚さを有するＩＧＢＴでは、通常３〜４ｋＶの耐圧を得ることが可能で、その場合使用される電源電圧は１２００Ｖから２５００Ｖである。したがって、ｎ−  導電型の半導体層２９とｎ導電型の半導体層２６の境界部に局所ライフタイム制御を施すことで、応用分野に依存せずターンオフ損失を低減できる。以上のように、本発明によるＩＧＢＴは、ｎ−  導電型の半導体層
２９とｎ導電型の半導体層２６の境界部を局所ライフタイム制御し、空乏層がｎ導電型の半導体層２６に到達する条件
Ｅ１≧（（ｑ・Ｎｎ−）／（２・εｓ））・Ｗｎ−２                        …（２）
を満足する電源電圧で使用することがよい。ただし、Ｗｎ−（ｃｍ）は、ｎ−  導電型の半導体層２９の厚さである。
【００２４】
図３は、図１の実施例の効果を示す測定結果である。図３（ａ）の縦軸は規格化したターンオフ損失と定常オン状態の時のオン電圧、横軸はヘリウム照射により局所ライフタイム制御を施した場所で、ｎ導電型の半導体層２６とｐ＋  導電型の半導体層２７との接合Ｊ３からの距離ｘを示している。電源電圧は１５００Ｖ、測定温度は１２５℃で、オン電圧は電流密度５０Ａ／ｃｍ２  の時の値、またターンオフ損失は損失の最小値で規格化している。尚、局所ライフタイム制御部のヘリウム分布はガウス分布的な分布を持つことから、図３の距離ｘは接合Ｊ３とヘリウム分布のピーク部との距離を示している。また、図３（ｂ）はｘ＝１０μｍと２２μｍの時の室温における出力特性である。
【００２５】
オン電圧は、局所ライフタイム制御部が−１０〜０μｍ、および３５μｍ以上でやや大きく増大する。また、ターンオフ損失は、３５μｍ以上で緩やかに、
１０μｍ以下で急激に増大する。これは、以下の理由による。尚、図中のＷｎはｎ導電型の半導体層２６の幅で２０μｍである。また、局所ライフタイム制御に使用したヘリウム分布の半値幅λは１０μｍである。
【００２６】
局所ライフタイム制御部が、ｎ導電型の半導体層２６とｐ＋  導電型の半導体層２７の接合Ｊ３にかかる１０μｍ以下になると接合部のライフタイムが短くなるため、ここでの電子と正孔が再結合しやすくなる。接合Ｊ３はｐ形とｎ形の接合であり、この部分のライフタイムが短くなると、接合Ｊ３での電子と正孔が再結合が盛んになり、ｐ＋  導電型の半導体層２７からｎ−  導電型の半導体層２９への正孔注入が急激に悪化する。そのため、図３（ｂ）の（Ａ）で示したように、出力特性に折れ曲がりが発生する。このような特性はターンオン時のノイズ発生の原因になるため望ましくない。また、本実施例では、コレクタ電極２８側からヘリウムで局所ライフタイム制御を施しているため、ヘリウムが通過した部分にも欠陥が生成され、制御部が３５μｍを越えて深くなると、ｎ−  導電型の半導体層２９にライフタイムの短い部分が広がるために、オン電圧は緩やかに増加する。さらに、局所ライフタイム制御部が１０μｍ以下になると、局所ライフタイム制御部が空乏層３１の端部から離れるので、ターンオフ損失は急激に増加する。
【００２７】
局所ライフタイム制御部が３５μｍ以上になると、オン電圧とターンオフ損失は共に増加し始める。これは以下の理由による。前述したように、局所ライフタイム制御によってターンオフ損失が低減するのは、主接合Ｊ１から広がる空乏層の端部のキャリアが短時間のうちに低減し、ｐ＋  導電型の半導体層２７からの正孔の注入がすぐに止まるからである。局所ライフタイム制御部が、ｎ導電型の半導体層２６から、ｎ−  導電型の半導体層２９側に大きく離れると局所ライフタイム制御部は空乏層３１内に含まれてしまい、ｐ＋  導電型の半導体層２７からのキャリア注入量を左右する空乏層端部のライフタイムは長くなり、端部に長時間にわたってキャリアが存在する。このため、テール電流が長くなり、結果として、ターンオフ損失が増大する。
【００２８】
本実施例では、コレクタ電極２８側からヘリウムを照射する。これは、ヘリウムが通過した場所もライフタイムが短くなるために、エミッタ電極２３側から照射した場合、ｎ−  導電型の半導体層２９のライフタイムが全体に渡って短くなり、オン電圧が大きくなるからである。これに対し、コレクタ電極２８側からであれば、ｎ−  導電型の半導体層２９のライフタイムは長いままなので、オン電圧が低く保て、ターンオフ損失だけを効果的に低減できる。
【００２９】
また、局所ライフタイムに利用するイオンとしては、ヘリウム，プロトン、およびネオンなどがあるが、この中でもヘリウムが好ましい。これは以下の理由による。耐圧が２ｋＶから６ｋＶ程度のＩＧＢＴでは、耐圧を得るためにｎ−  導電型の半導体層２９の厚みは２００〜５００μｍとなる。素子を安定に製作するためには、ウエハの厚みは５００μｍ以上とすることがよく、ウエハのサイズを大きくするほどウエハの厚さを増す必要がある。実際のウエハでは、エピタキシャル成長技術を利用して、ｐ＋  導電型の半導体層２７を厚くすることで、ウエハの厚みを制御する。また、局所ライフタイム制御部が広くなるとオン電圧が増加するので、半値幅は１０μｍ程度であることが損失低減の点で望ましい。プロトンは透過性はよいが半値幅が広くなり、またネオンは半値幅は狭いが透過性が悪い。このため、ｐ＋  導電型の半導体２７を透過しｎ導電型の半導体層２６とｎ−  導電型の半導体層２９を含む領域に打ち込み、且つ１０μｍ程度の半値幅を得るには、透過性がよく半値幅が狭いヘリウムが好ましい。
【００３０】
以上の結果から、ＩＧＢＴの電力損失を低減する局所ライフタイム制御部の場所ｘは、ｎ導電型の半導体層２６とｐ＋  導電型の半導体層２７の接合Ｊ３をｘ＝０、ｎ−  導電型の半導体層２９の方向を正とするとき、
λ≦ｘ≦（Ｗｎ＋１．５λ）                                …（３）
の範囲がよい。図３の具体的な例では１０μｍ≦ｘ≦３５μｍとなる。
【００３１】
また、局所ライフタイム制御は耐圧が２〜６ｋＶ程度の高耐圧のＩＧＢＴにより効果的で、局所ライフタイム制御としてヘリウムイオンを用いる場合、ドーズ量は０．７×１０１１ｃｍ−２  から２×１０１１ｃｍ−２程度、半値幅λは５から３０μｍに設定することで損失が最も小さくなる。尚、照射位置は、式（３）を満たす範囲である。
【００３２】
ところで、ＩＧＢＴを使用する電力変換装置の基本構成は図２に示すような回路になることがほとんどで、この場合必ずダイオードＤＦ  とともに用いられる。前述したように、ＩＧＢＴを主接合Ｊ１から広がる空乏層３１がｎ導電型の半導体層２６へ到達するような条件で使用すると、ＩＧＢＴは極めて速いターンオン速度を示す。このような場合、フリーフォイールダイオードＤＦ  はリカバリー時にノイズを発生しやすく、空乏層がパンチスルーしない特性としなければならない。これについて次に説明する。
【００３３】
図４は（ａ）ＩＧＢＴと（ｂ）フリーフォイールダイオードＤＦ  の断面構造図である。ダイオードは、ｎ−  導電型の半導体層４７と、これに接するｐ＋  導電型の半導体層４２と、ｐ＋  導電型の半導体層４２に接するアノード電極４１と、
ｎ−  導電型の半導体層４７に接するｎ＋  導電型の半導体層４４と、これに接するカソード電極４６からなる。また、図５は図２（ａ）の回路の動作波形である。スイッチング素子ＩＧＢＴのゲート電極に、時刻ｔ１において、ゲート電極に負の電圧を印加するとＩＧＢＴはオフ状態となり電流が遮断され、負荷インダクタンスＬＭ  を流れていた電流は、フリーフォイールダイオードＤＦ  へ環流する。この時、ＩＧＢＴにはテール電流が流れるが、均一ライフタイムに変わって局所ライフタイム制御を施すことで、テール電流が消滅する時間はｔ３からｔ２へと短くなり損失が低減される。
【００３４】
時刻ｔ４において、再びＩＧＢＴがオン状態になると、フリーフォイールダイオードには逆方向電圧が印加されるが、ダイオード中には順方向状態の時に蓄えられたキャリアが存在し、これがリカバリー電流として流れるために、リカバリーの初期段階ではダイオードに加わる逆方向電圧は小さいままを保つ。この時、リカバリー電流は増加し続け、最終的には負の方向に流れる。ダイオード内のキャリアの消滅とともに、リカバリー電流の増加率が減少し始め、これに伴って、フリーフォイールダイオード加わる逆方向電圧が増大し始める。リカバリー電流はピークに達したのち、素子内部のキャリアの消滅と共に減少し、最終的には零となる。また、ダイオードに加わる電圧はリカバリー電流がピークに達する時刻に電源電圧となる。
【００３５】
リカバリー電流の増加速度ｄｉ／ｄｔは、電源電圧、ターンオン時にＩＧＢＴが受け持つ電圧および主回路配線のインダクタンスＬＬ  によって決定され、ＩＧＢＴのターンオン速度が速いほど大きくなる。空乏層３１がｎ導電型の半導体層２６に到達するような条件で使用すると、図５のＶＣ  の実線のようにターンオン速度が速くなる。したがって、リカバリー電流のピーク値は、ターンオンが遅い場合の点線（１）から、点線（２）や実線（３）のピークのように大きくなり、ピーク値からの絶対値の減少速度が速くなる傾向を示す。ダイオードに逆方向電圧が印加された状態で、図４（ｂ）に示すダイオードの主接合Ｊ４１から広がる空乏層４７がｎ＋  導電型の半導体層４４へ到達すると、ダイオードを流れる電流が消滅するためにリカバリー電流は図５の点線（２）で示したように時刻ｔ５で急激に減少する。リカバリー電流はインダクタンスＬＬ  をも流れるために、ｔ５を過ぎてからのリカバリー電流の絶対値の減少速度が速いほど、インダクタンスＬＬ  によって大きな過電圧がフリーフォイールダイオードに加わり、図５に示すような振動現象が発生する。したがって、振動現象を防止するには、図５の点線（２）で示すような急激な減少を防止すればよい。
【００３６】
電源電圧でダイオードの主接合Ｊ４１から広がる空乏層４７が、ｎ＋  導電型の半導体層４４に到達しなければ、空乏層４７とｎ−  導電型の半導体層４５とｎ＋  導電型の半導体層４４の接合Ｊ４２との間にキャリアが残留し、これがダイオード外にテール電流となって流れる。したがって、この場合は、図５の（３）のように緩やかに電流が減少するために、振動現象を発生しない。以上のように、局所ライフタイム制御を施したＩＧＢＴを空乏層がパンチスルーするような電源電圧を印加して使用する場合は、電源電圧でもパンチスルーしないダイオード（以後、ノンパンチスルー型ダイオードと記述）を使用することが好ましい。
【００３７】
上記のように、局所ライフタイム制御を施したＩＧＢＴにパンチスルー電圧以上の電圧を印加して動作すると、ターンオン損失とターンオフ損失を同時に低減でき、また本ＩＧＢＴと電源電圧でもパンチスルーしないダイオードとを組み合わせて電力変換装置を構成することでノイズの発生が防止できる。この場合、局所ライフタイム制御したパンチスルー型ＩＧＢＴとノンパンチスルー型ダイオードを個々に組み合わせて回路を構成しても良いが、一般的には図６（ｂ）のようにＩＧＢＴ６６とダイオード６７が逆並列に接続されたモジュールで構成することが多い。
【００３８】
図６（ｂ）のモジュールは、図６（ａ）では６の点線で示す領域に対応する。図６（ｂ）で、６６はＩＧＢＴ、６７はダイオード、６１１はベース金属、６９は絶縁物、６５はコレクタ電極板、６４はエミッタ電極板、６１０はゲート電極板、６３はゲート電極端子、６２はコレクタ電極端子、および６１はエミッタ電極端子で、各電極板と端子とはアルミワイヤ６８で接続されている。アルミワイヤや端子は寄生のインダクタンスを有しており、図６（ａ）中のＬ６１はエミッタ電極６１とコレクタ電極６２のインダクタンス、Ｌ６８はアルミ配線のインダクタンスを示している。モジュール構成の場合、主回路配線のインダクタンスＬＬ  によって発生する跳ね上がり電圧やノイズは、スナバ回路で防止できるが、モジュール内のインダクタンスによる過電圧やノイズは防止することができない。そのため、モジュール内に局所ライフタイム制御されたＩＧＢＴとともに組み込まれるダイオードは、電源電圧でも空乏層がパンチスルーしないノンパンチスルー型のダイオードである必要がある。尚、図６（ａ）のスナバ回路は、本図のような構成に限定されるものではない。また、主回路配線のインダクタンスＬＬ  が小さく、跳ね上がり電圧やノイズの発生が問題にならないほどであれば、スナバ回路は無くても良い。
【００３９】
図７は局所ライフタイム制御を施した他の実施例を示し、図１のＩＧＢＴにｎ＋  導電型の半導体層７１１が設けられた構造となっている。ｎ＋  導電型の半導体層７１１は、素子がオン状態の時に、ｐ＋  導電型の半導体層７７から注入される正孔をせき止める役割をし、ｎ−  導電型の半導体層７９内にキャリア多くなり、オン電圧が低くなる。本スイッチング素子は、ゲート電極７１に正の電圧が印加されるとｐ＋  導電型の半導体層７５と絶縁膜７２との界面にｎ型の反転層ができ、ｎ＋  導電型の半導体層７４から電子がｎ−  導電型の半導体層７９に注入され、これがｐ＋  導電型の半導体層７７から正孔を注入することでオン状態となる。一方、ゲート電極７１に負の電圧を印加すると前記の反転層が無くなり、ｎ＋  導電型の半導体層７３からの電子の注入が無くなりオフ状態となる。このとき、接合Ｊ７１から空乏層が広がり、空乏層と接合Ｊ７３の間に残留する電子がｐ＋  導電型の半導体層７７から正孔を注入し続け、長いテール電流を発生させる。したがって、図１のＩＧＢＴの場合と同様に、空乏層のコレクタ電極７８側の端部に局所ライフタイム制御部があれば、ターンオフ損失が大幅に低減できる。尚、図７において、７３はｐ＋  導電型の半導体層７５とｎ＋  導電型の半導体層７４に接するように設けられたエミッタ電極、７１は絶縁膜７２に接するように設けられたゲート電極、７１０はｎ導電型の半導体層７６とｎ−  導電型の半導体層７９とを含むように設けられた局所ライフタイム制御部、７８はコレクタ電極を示す。本実施例であっても、ｎ導電型の半導体層７６とｎ−  導電型の半導体層７９とを含むように局所ライフタイム制御部を設けた方が良いことは図１のＩＧＢＴの実施例と同様である。
【００４０】
図８はさらに異なる他の実施例を示し、トレンチゲート電極構造のＩＧＢＴに本発明を適用したものである。（ａ）は、エミッタ電極Ｅ、ｎ＋  導電型の半導体層８３，ｐ＋  導電型の半導体層８４，ｎ−  導電型の半導体層８９，ｎ導電型の半導体層８６，ｐ＋  導電型の半導体層８７，コレクタ電極８８が縦方向に連なり、ゲート電極８１がｎ＋  導電型の半導体層８３からｐ＋  導電型の半導体層８４を貫き、ｎ−  導電型の半導体層８９に到達するような構成になっている。また、ゲート電極８１の周辺には絶縁膜８２が設けられている。このような素子に、空乏層のコレクタ電極８８側の端部が局所ライフタイム制御部となるようにし、図１のＩＧＢＴと同様に、ゲート電極へ正または負の電圧を印加して素子のスイッチング動作を行う。尚、低損失になることは前記説明から明らかなので、説明は省略するが、本実施例であっても、局所ライフタイムを施す部分は、ｎ導電型の半導体層８６とｎ−  導電型の半導体層８９を含む部分であることが望ましい。
【００４１】
（ｂ）は（ａ）にｎ導電型の半導体層８１１が追加された構造になっており、ゲート電極８１はこれを貫きｎ−  導電型の半導体層８９まで到達するように設けられている。本ＩＧＢＴは、ｎ導電型の半導体層８１１によってｐ＋  導電型の半導体層８７から注入される正孔がせき止められ、オン状態の時キャリアが蓄積しやすく低いオン電圧が得られる。動作方法は、図８（ａ）と同様であり、また、局所ライフタイム制御も同一場所に設けている。本素子においても低損失になることはこれまでの説明から明らかなので、説明を省略する。
【００４２】
図９はさらに異なる他の実施例である。この素子は、ゲート電極９３にしきい値電圧以上の電圧を印加したとき、ｎ＋  導電型の半導体層９４１，ｎ＋  導電型の半導体層９４２，ｎ＋  導電型の半導体層９４３とｎ−  導電型の半導体層９９がｎ型反転層でつながり、ｎ＋  導電型の半導体層９４３から電子が、ｐ＋  導電型の半導体層９７から正孔が、それぞれｎ−  導電型の半導体層９９注入されることによってターンオン動作が行われる。ゲート電極９３の電圧がしきい値電圧以下になると、ｎ型反転層が閉じ電子の注入が無くなり、同時に正孔の注入も止まり、素子９はオフ状態となる。本構造の素子は、ｎ＋  導電型の半導体層９４３，ｐ＋  導電型の半導体層９５，ｎ−  導電型の半導体層９９，ｎ導電型の半導体層９６、およびｐ＋  導電型の半導体層９７がサイリスタを構成しており、オン状態の時このサイリスタが動作するのでｎ−  導電型の半導体層９９内にキャリアが蓄積しやすく、低いオン電圧が得られる特徴を有している。本構造の素子においても、空乏層の端部、かつｎ−  導電型の半導体層９９とｎ導電型の半導体層９６を含む場所に局所ライフタイム制御が施されている。本素子においても低損失になることはこれまでの説明から明らかなので、説明を省略する。
【００４３】
尚、本発明は、以上で示した構造の素子に限定されるわけではなく、主接合から広がる空乏層の端部か、または空乏層の広がりをブロックするｎ導電型の半導体層を持ちこれとｎ−  導電型の半導体層を含む位置が局所的にライフタイム制御されている半導体素子に有効であることは言うまでもない。また、ｐ導電型とｎ導電型が逆になってもよいのは当然である。
【００４４】
図１０は、図３（ａ）または、図６の回路を三相誘導電動機のインバータ回路として配置した一例である。二個のスイッチング素子（例えばＩＧＢＴ１１とＩＧＢＴ１２）が直列に接続されている。また、それぞれのスイッチング素子にはフライフォイールダイオードＤＦ  が並列に接続されている。さらに、それぞれのスイッチング素子には、スイッチング時の急激な電圧の上昇からスイッチング素子を保護するために、いわゆるスナバ回路Ｓが並列に接続されている。このスナバ回路はダイオードＤＳと抵抗ＲＳの並列接続回路にコンデンサＣＳを直列に接続したものである。各相における２個のスイッチング素子の接続点は、それぞれ交流端子Ｔ３，Ｔ４，Ｔ５に接続される。各交流端子に３相誘導電動機が接続される。上アーム側のスイッチング素子のアノード端子は３個とも共通であり、直流端子Ｔ１において直流電圧源の高電位側と接続されている。下アーム側のスイッチング素子のカソード電極は３個とも共通であり直流端子Ｔ２において直流電圧源の低電位側と接続されている。このような構成の装置において各スイッチング素子のスイッチングにより直流を交流に変換し、三相誘導電動機を駆動する。
【００４５】
図１０のインバータ回路の動作は、図２（ａ）の回路の動作説明から容易に理解できるで、回路動作の説明は省略する。尚、当然のことであるが、この回路の中に使用されているスイッチング素子であるＩＧＢＴは、本発明による素子であり、各素子の遮断時に印加される電圧は、空乏層がパンチスルーする電圧以上となっている。また、ダイオードには、電源電圧でも主接合から広がる空乏層がパンチスルーしない構造のダイオードを用いている。そのため、ＩＧＢＴのスイッチング速度が速く、ターンオン損失，ターンオフ損失、およびオン損失が大幅に少なくなる。また、ＩＧＢＴがターンオンし、ダイオードがリカバリーするときに発生するリカバリーノイズが防止できる。尚、本実施例の電力変換装置は、ダイオード，抵抗、およびコンデンサからなるスナバ回路を含んだ構成となっているが、主回路配線のインダクタンスＬＬ  が小さく、スイッチング動作時に発生する跳ね上がり電圧が素子を破壊しないほどに小さければ、スナバ回路は必ずしも必要でない。
【００４６】
【発明の効果】
以上、本発明によれば、ＩＧＢＴの主接合から広がる空乏層のコレクタ電極側の端部が局所ライフタイム制御されているので、ターンオフ時にｐコレクタ層から正孔が注入されることが無くなり、オン電圧を増加させることなくターンオフ損失を大幅に低減できる。また、電源電圧でも空乏層がパンチスルーしないダイオードを組み合わせることで、速いターンオンにより発生するダイオードのリカバリーノイズが防止でき、電磁ノイズの少ない電力変換器を提供できる。
【図面の簡単な説明】
【図１】本発明のＩＧＢＴの一例で、（ａ）は素子構造、（ｂ）は素子内に広がる空乏層や電界分布の様子を示している。
【図２】本発明の電力変換器で、（ａ）は回路構成、（ｂ）は本発明の効果が得られる電源電圧を示す。
【図３】局所ライフタイム制御部の位置と損失の関係を示す。
【図４】電磁ノイズを防止するためのＩＧＢＴとダイオードの組み合わせを示し、（ａ）はＩＧＢＴ、（ｂ）はダイオードである。
【図５】図４の組み合わせにより電磁ノイズが防止できることを示す図で、図１の回路の各部の波形である。
【図６】本発明の回路構成と、ＩＧＢＴとダイオードを組み合わせたモジュールである。
【図７】本発明の他の実施例である。
【図８】本発明の異なる他の実施例である。
【図９】本発明のさらに異なる他の実施例を示す。
【図１０】本発明を三相電動誘導機を駆動するための電力変換器へ応用した実施例である。
【符号の説明】
１…ＩＧＢＴ、３…本発明の効果を説明するための回路、４…ダイオード、６…ＩＧＢＴとダイオードからなるモジュール、７…本発明のスイッチング素子、３１…空乏層、１０１…三相誘導電動機、２１０…局所ライフタイム制御部、２１１…空乏層がパンチスルーしないときの素子内の電界分布、２１２…空乏層がパンチスルーしたときの素子内の電界分布、Ｖｐ…空乏層がパンチスルーする電圧。
【図１】
0003622405.tif 000002
【図２】
0003622405.tif 000003
【図３】
0003622405.tif 000004
【図４】
0003622405.tif 000005
【図５】
0003622405.tif 000006
【図６】
0003622405.tif 000007
【図７】
0003622405.tif 000008
【図８】
0003622405.tif 000009
【図９】
0003622405.tif 000010
【図１０】
0003622405.tif 000011