(57)【特許請求の範囲】
【請求項１】
ｎ相（ｎは正整数）の交流電源の欠相を検出する電源欠相検出回路において、
前記交流電源の出力電圧を整流する整流手段と、
前記交流電源投入時における前記整流手段の出力電圧の立ち上がり時間を計測して、前記交流電源の何れかの相に異常があることを検出する欠相検出手段と、を有することを特徴とする電源欠相検出回路。
【請求項２】
前記電源欠相検出回路において、
前記欠相検出手段は、
前記整流手段の出力電圧をディジタル値に変換するアナログ／ディジタル変換手段と、
前記アナログ／ディジタル変換手段の出力に基づいて、前記交流電源の投入から該交流電源の出力電圧が所定電圧に達するまでの時間を計測する計測手段と、を有し、
前記計測手段の計測結果に基づいて、前記交流電源の何れかの相に異常があることを検出することを特徴とする請求項１記載の電源欠相検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は交流電源の電源欠相検出回路に係り、特に、安価でしかも簡単に交流電源の欠相の有無を判定し、欠相を特定できる電源欠相検出回路に関する。
【０００２】
【従来の技術】
従来の三相交流電源の電源欠相検出回路としては、例えば図４に示すようなものがある。図４において、本従来例の電源欠相検出回路は、Ｕ相、Ｖ相、Ｗ相の三相交流電源をＰ相、Ｎ相の直流電圧に変換するサイリスタ等のスイッチング素子を用いたコンバータ回路１０１と、コンバータ回路１０１の出力側に接続される平滑用のメインコンデンサ（図示せず）とを備えた回路に対して適用されるものであり、コンパレータ４０１〜４０３および３入力ＮＡＮＤゲート回路４０４を備えて構成されている。
本従来例の電源欠相検出回路は、Ｕ相、Ｖ相、Ｗ相の三相の相間全て（ＵＷ間，ＵＶ間およびＶＷ間）にそれぞれコンパレータ４０１〜４０３を挿入して、各相間電圧を監視して欠相を検出するものである。より具体的には、Ｕ相、Ｖ相、Ｗ相の三相相互の電圧を全波整流等行って交流成分を除去するフィルタ回路（図示せず）を通して、何れかのコンパレータ４０１〜４０３が異常を検出したかについて論理和を取って欠相検出信号ＳＣを生成するものである。尚、各コンパレータ４０１〜４０３の出力は、”Ｌ”レベルで異常検出を示す負論理信号であるため、論理和は３入力ＮＡＮＤゲート回路４０４によって求められることとなる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の電源欠相検出回路にあっては、三相の相間全てにコンパレータおよびフィルタ回路を必要とし、電源欠相検出回路を構成する部品点数が多く、回路コストがかかるという問題点があった。
本発明は、上記従来の問題点に鑑みてなされたものであって、安価でしかも簡単に交流電源の欠相の有無を判定し、欠相を特定できる電源欠相検出回路を提供することを目的としている。
【０００４】
【課題を解決するための手段】
上記課題を解決するために、本願の請求項１に係る発明は、ｎ相（ｎは正整数）の交流電源の欠相を検出する電源欠相検出回路において、
前記交流電源の出力電圧を整流する整流手段と、前記交流電源投入時における前記整流手段の出力電圧の立ち上がり時間を計測して、前記交流電源の何れかの相に異常があることを検出する欠相検出手段と、を有することを特徴とするものである。
また、請求項２に係る発明は、前記電源欠相検出回路において、
前記欠相検出手段は、前記整流手段の出力電圧をディジタル値に変換するアナログ／ディジタル変換手段と、前記アナログ／ディジタル変換手段の出力に基づいて、前記交流電源の投入から該交流電源の出力電圧が所定電圧に達するまでの時間を計測する計測手段と、を有し、前記計測手段の計測結果に基づいて、前記交流電源の何れかの相に異常があることを検出することを特徴とするものである。
以上のように、本発明の電源欠相検出回路では、欠相検出手段により、交流電源投入時における整流手段の出力電圧の立ち上がり時間を計測して、交流電源の何れかの相に異常があることを検出するようにしており、より具体的には、整流手段の出力電圧をアナログ／ディジタル変換手段によりディジタル値に変換し、該アナログ／ディジタル変換手段の出力に基づいて、交流電源の投入から該交流電源の出力電圧が所定電圧に達するまでの時間を計測手段によって計測し、該計測手段の計測結果に基づいて、交流電源の何れかの相に異常があることを検出するようにしているので、従って、交流電源電圧を整流して得た直流電圧は、例えばサーボドライブやインバータの電源として使用されるが、これらの装置においては、スイッチング素子の点弧制御等を行うための制御手段としてＭＰＵ（マイクロプロセッサ）等を具備しており、例えば、欠相検出手段の計測手段をソフトウェアタイマで、欠相検出手段における異常検出処理を当該ＭＰＵ等によって実行されるプログラムによって実現することとすれば、欠相検出を行うために新たに付加すべき構成要素は、アナログ／ディジタル変換手段のみであり、従来の構成と比較して、部品点数を削減することができ、安価でしかも簡単に交流電源の欠相の有無を判定し、欠相を特定できる電源欠相検出回路を実現することができる。
【０００５】
【発明の実施の形態】
以下、本発明の電源欠相検出回路の実施の形態について、図面を参照して詳細に説明する。
図１は本発明の一実施形態に係る電源欠相検出回路の構成図である。同図において、図４（従来例）と重複する部分には同一の符号を附する。
図１において、本実施形態の電源欠相検出回路は、Ｕ相、Ｖ相、Ｗ相の三相交流電源をＰ相、Ｎ相の直流電圧に変換する整流手段として、サイリスタ等のスイッチング素子を用いたコンバータ回路１０１と、コンバータ回路１０１の出力側に接続される平滑用のメインコンデンサ１０２とを備えた回路に対して適用されるものであり、Ｐ相、Ｎ相の直流電圧（ＰＮ間電圧ＶPN）をディジタル値に変換するＡ／Ｄ変換器１０３と、Ａ／Ｄ変換器１０３から取り込まれるＰＮ間電圧（ディジタル値）ＶPNに基づき、電源欠相検出処理プログラムにより、三相交流電源投入時におけるＰＮ間電圧ＶPNの立ち上がり時間を計測して、三相交流電源の何れかの相に異常があることを検出するＣＰＵ１０４とを備えて構成されている。
図２には、三相交流電源に欠相が無い正常時と欠相が有る異常時におけるＰＮ間電圧ＶPNの立ち上がり特性を例示する説明図を示す。同図に示すように、例えば、Ｖ相が断線等で欠相していると、三相交流電源は単相のみの接続となるので電源容量が１／３になることから、欠相が無い正常時におけるＰＮ間電圧ＶPNの所定電圧ＶSに達するまでの立ち上がり時間ＴS’と比較して、欠相が有る異常時におけるＰＮ間電圧ＶPNの立ち上がり時間Ｔf は、３倍の時間がかかることとなる。
ＣＰＵ１０４における電源欠相検出処理プログラムは、このような欠相が無い正常時と欠相が有る異常時におけるＰＮ間電圧ＶPNの立ち上がり特性の違いに着目したものであり、Ａ／Ｄ変換器１０３の出力（ＰＮ間電圧ＶPN）に基づいて、三相交流電源の投入からＰＮ間電圧ＶPNが所定電圧ＶSに達するまでの時間をソフトウェアタイマ等の計測手段によって計測し、該計測結果に基づいて、交流電源の何れかの相に異常があることを検出するものである。
図３に、電源欠相検出処理プログラムのフローチャートを示す。同図において、ステップＳ３０１で三相交流電源が投入されると、ステップＳ３０２でソフトウェアタイマの値Ｔmがリセットされる。
次に、ステップＳ３０３およびＳ３０４では、Ａ／Ｄ変換器１０３からＰＮ間電圧ＶPNを所定時間間隔ごとに取り込んで、該ＰＮ間電圧ＶPNが所定電圧ＶSを越えたか否かを判断する。このステップＳ３０３およびＳ３０４の処理は、ＰＮ間電圧ＶPNが所定電圧ＶSを越えるまで、繰り返し行われる。
ステップＳ３０４において、ＰＮ間電圧ＶPNが所定電圧ＶSを越えると、ステップＳ３０５に進んで、ソフトウェアタイマの値Ｔmを取り込んで、ステップＳ３０６で、該ソフトウェアタイマの値Ｔmを所定時間ＴSと比較する。ここで、所定時間ＴSは、欠相が無い正常時におけるＰＮ間電圧ＶPNの所定電圧ＶSに達するまでの立ち上がり時間ＴS’より少し大きい値が設定されている。
すなわち、ステップＳ３０６の比較判断で、ソフトウェアタイマの値Ｔmが所定時間ＴSより小さければ、三相交流電源は欠相が無い正常な状態であると判定され（ステップＳ３０７）、また、ソフトウェアタイマの値Ｔmが所定時間ＴSより大きければ、三相交流電源には欠相が有り異常な状態であると判定される（ステップＳ３０８）。
Ｕ相、Ｖ相、Ｗ相の三相交流電源電圧をコンバータ回路１０１によって整流して得た直流電圧（ＰＮ間電圧ＶPN）は、例えば、サーボドライブやインバータの電源として使用されるが、これらの装置においては、スイッチング素子（インバータ等）の点弧制御などを行うための制御手段としてＣＰＵ等を既に具備しており、本実施形態のように、欠相検出手段の計測手段をソフトウェアタイマで、欠相検出手段における異常検出処理を当該ＣＰＵ等によって実行されるプログラムによって実現することとすれば、欠相検出を行うために新たに付加すべき構成要素は、Ａ／Ｄ変換器１０３のみであり、従来の構成と比較して、部品点数を削減することができ、安価でしかも簡単に交流電源の欠相の有無を判定し、欠相を特定できる電源欠相検出回路を実現することができる。
また、サーボドライブやインバータの装置においては、整流後のＰＮ間電圧ＶPNは、レギュレーションのため、すなわち、モータの回生エネルギーの発生によって電圧が一定以上になると抵抗を通じて放電させる必要があることから、常に監視される構成となっている。このようなＰＮ間電圧ＶPNの監視機能は、従来の電源欠相検出回路と同様にコンパレータによって実現されていた。本実施形態では、Ａ／Ｄ変換器１０３の出力を取り込むことにより、常時、ＰＮ間電圧ＶPNを監視することが可能である。すなわち、本実施形態の構成によれば、電源欠相検出のみならずＰＮ間電圧ＶPNの常時監視も可能であり、結果として、装置全体の部品点数を削減することができ、装置の低コスト化を図ることができる。
【０００６】
【発明の効果】
以上説明したように、本発明の電源欠相検出回路によれば、欠相検出手段により、交流電源投入時における整流手段の出力電圧の立ち上がり時間を計測して、交流電源の何れかの相に異常があることを検出することとし、特に、整流手段の出力電圧をアナログ／ディジタル変換手段によりディジタル値に変換し、該アナログ／ディジタル変換手段の出力に基づいて、交流電源の投入から該交流電源の出力電圧が所定電圧に達するまでの時間を計測手段によって計測し、該計測手段の計測結果に基づいて、交流電源の何れかの相に異常があることを検出することとしたので、例えば、欠相検出手段の計測手段をソフトウェアタイマで、欠相検出手段における異常検出処理をＭＰＵ等によって実行されるプログラムによって実現することとすれば、ＭＰＵ等は整流手段の出力電圧を利用するシステムの制御等を行うために既に備えられていることが多いことから、欠相検出を行うために新たに付加すべき構成要素は、アナログ／ディジタル変換手段のみであり、従来の構成と比較して部品点数を削減することができ、安価でしかも簡単に交流電源の欠相の有無を判定し、欠相を特定できる電源欠相検出回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る電源欠相検出回路の構成図である。
【図２】三相交流電源に欠相が無い（正常）時と欠相がある（異常）時におけるＰＮ間電圧の立ち上がりを例示する説明図である。
【図３】実施形態のＣＰＵにおける電源欠相検出処理を説明するフローチャートである。
【図４】従来の電源欠相検出回路の構成図である。
【符号の説明】
１０１    コンバータ回路（整流手段）
１０２    メインコンデンサ
１０３    Ａ／Ｄ変換器（アナログ／ディジタル変換手段）
１０４    ＣＰＵ（欠相検出手段，計測手段）
４０１〜４０３    コンパレータ
４０４    ３入力ＮＡＮＤゲート回路
【図１】
0003700744.tif 000002
【図２】
0003700744.tif 000003
【図３】
0003700744.tif 000004
【図４】
0003700744.tif 000005