(57)【特許請求の範囲】
【請求項１】
入力信号を受けて前記入力信号の正転信号及び前記入力信号の反転信号を出力する入力回路と、同種である第１の論理ゲート及び第２の論理ゲートを有し前記正転信号を前記第１の論理ゲートを介して第１の信号として出力するとともに前記反転信号を前記第２の論理ゲートを介して第２の信号として出力する出力回路と、前記第１の信号及び前記第２の信号のうちの一方によりセットされるとともに前記第１の信号及び前記第２の信号のうちの他方によりリセットされるラッチ回路と、を備え、前記入力回路は、前記正転信号を出力するバッファと、前記反転信号を出力するインバータと、を備えることを特徴とするレベル変換装置。
【請求項２】
入力信号を受けて前記入力信号の正転信号及び前記入力信号の反転信号を出力する入力回路と、同種である第１の論理ゲート及び第２の論理ゲートを有し前記正転信号を前記第１の論理ゲートを介して第１の信号として出力するとともに前記反転信号を前記第２の論理ゲートを介して第２の信号として出力する出力回路と、前記第１の信号及び前記第２の信号のうちの一方によりセットされるとともに前記第１の信号及び前記第２の信号のうちの他方によりリセットされるラッチ回路と、を備え、前記ラッチ回路のセット側の信号遅延時間と、リセット側の信号遅延時間と、が等しいことを特徴とするレベル変換装置。
【請求項３】
入力信号を受けて前記入力信号の正転信号及び前記入力信号の反転信号を出力する入力回路と、同種である第１の論理ゲート及び第２の論理ゲートを有し前記正転信号を前記第１の論理ゲートを介して第１の信号として出力するとともに前記反転信号を前記第２の論理ゲートを介して第２の信号として出力する出力回路と、前記第１の信号及び前記第２の信号のうちの一方によりセットされるとともに前記第１の信号及び前記第２の信号のうちの他方によりリセットされるラッチ回路と、を備え、前記出力回路が、制御信号を受けて前記ラッチ回路の出力信号レベルを固定することを特徴とする請求項１記載のレベル変換装置。
【請求項４】
前記バッファの信号遅延時間と、前記インバータの信号遅延時間と、が等しいことを特徴とする請求項１乃至３記載のレベル変換装置。
【請求項５】
前記第１の論理ゲートの入力閾値と、前記第２の論理ゲートの入力閾値と、が等しいことを特徴とする請求項１乃至４記載のレベル変換装置。
【請求項６】
前記第１の論理ゲートの信号遅延時間と、前記第２の論理ゲートの信号遅延時間と、が等しいことを特徴とする請求項１乃至５記載のレベル変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レベル変換装置に関し、特に、高電圧信号を低電圧信号にレベル変換するレベル変換装置に関する。
【０００２】
【従来の技術】
従来、異なる電源電圧を有する回路間の信号インタフェースのために、高電圧信号を低電圧信号にレベル変換するレベル変換装置として、図７に示す構成が知られている。図７に示すように、従来例のレベル変換装置は、高電圧インバータ４１の電源電圧を所定の高電圧とし、低電圧インバータ４２の電源電圧を高電圧インバータ４１の電源電圧より低い所定の低電圧とし、入力端子ＩＮに与えられる高電圧信号を高電圧インバータ４１で受け、高電圧インバータ４１から出力される電源電圧振幅の高電圧信号４０１を入力閾値Ｖ４を有する低電圧インバータ４２で受け、低電圧インバータ４２から出力される低電圧信号４０２を出力端子ＯＵＴに出力して、高電圧信号の電圧振幅を低電圧信号の電圧振幅にレベル変換する構成になっている。
【０００３】
【発明が解決しようとする課題】
しかし、高電圧信号４０１が、高電圧インバータ４１の負荷容量の充放電に伴う立上り立下りの傾斜を有する波形の場合、低電圧インバータ４２の入力閾値Ｖ４を一定値としても、図８に示すように、高電圧インバータ４１の電源電圧が低電圧インバータ４２の電源電圧に比べ高いほど、低電圧インバータ４２の入力閾値Ｖ４が高電圧信号４０１の振幅中心レベルより低くなるため、高電圧信号４０１の振幅中心レベルにおけるデューティ比が５０％であっても、低電圧信号４０２のデューティ比は５０％より小さくなってしまい、一方、図９に示すように、高電圧インバータ４１の電源電圧が低電圧インバータ４２の電源電圧と同レベルであれば、低電圧インバータ４２の入力閾値Ｖ４が高電圧信号４０１の振幅中心レベルと同レベルとなるため、低電圧信号４０２のデューティ比は５０％に保たれることになる。
【０００４】
以上のように、図７に示す従来例のレベル変換装置の構成によると、低電圧インバータ４２の入力閾値Ｖ４が一定値であっても、高電圧インバータ４１の電源電圧即ち高電圧回路側の電源電圧が異なると、入力端子ＩＮ出力端子ＯＵＴ間における信号のデューティ比が変動してしまうという問題点を有し、また、入力閾値Ｖ４が変動することによっても、入力端子ＩＮ出力端子ＯＵＴ間における信号のデューティ比が変動してしまうという問題点を有する。
【０００５】
また、入力端子ＩＮ出力端子ＯＵＴ間における信号のデューティ比を一定にすることができる他の従来例のレベル変換装置として、図１０に示す特開平０１−０９７０１０号公報に記載された構成が知られている。図１０に示すように、他の従来例のレベル変換装置は、ソースフォロアをなすＮ型ＭＯＳトランジスタ５１のゲート端子に入力端子ＩＮからの入力信号を与え、ソースフォロアの出力信号をインバータ５３及びインバータ５４を介してローパスフィルタ５５に与え、ローパスフィルタ５５から出力される直流帰還電圧をソースフォロアの負荷となるＮ型ＭＯＳトランジスタ５２のゲート端子に与えることにより、ループ制御がなされて出力端子ＯＵＴの出力信号のデューティ比が一定となる構成になっている。しかし、ローパスフィルタ５５は入力パルスを積分して直流電圧に変換するため、平衡時における出力端子ＯＵＴの出力信号のデューティ比は入力端子ＩＮからの入力信号のデューティ比とは無関係の一定値となってしまい、入力端子ＩＮ出力端子ＯＵＴ間における信号のデューティ比を等しくすることができないという問題点を有する。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであって、異なる電源電圧を有する回路間の信号インタフェースを行うとき、信号のデューティ比が変動しないレベル変換装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明のレベル変換装置は、入力信号を受けて前記入力信号の正転信号及び前記入力信号の反転信号を出力する入力回路と、同種である第１の論理ゲート及び第２の論理ゲートを有し前記正転信号を前記第１の論理ゲートを介して第１の信号として出力するとともに前記反転信号を前記第２の論理ゲートを介して第２の信号として出力する出力回路と、前記第１の信号及び前記第２の信号のうちの一方によりセットされるとともに前記第１の信号及び前記第２の信号のうちの他方によりリセットされるラッチ回路と、を備え、前記入力回路は、前記正転信号を出力するバッファと、前記反転信号を出力するインバータと、を備えることを特徴とする。
【０００８】
また、前記ラッチ回路のセット側の信号遅延時間と、リセット側の信号遅延時間と、が等しいことを特徴とする。
【０００９】
また、前記出力回路が、制御信号を受けて前記ラッチ回路の出力信号レベルを固定することを特徴とする。
【００１０】
また、前記バッファの信号遅延時間と、前記インバータの信号遅延時間と、が等しいことを特徴とする。
【００１１】
また、前記第１の論理ゲートの入力閾値と、前記第２の論理ゲートの入力閾値と、が等しいことを特徴とする。
【００１２】
また、前記第１の論理ゲートの信号遅延時間と、前記第２の論理ゲートの信号遅延時間と、が等しいことを特徴とする。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態のレベル変換装置の構成図である。図１に示すように、本発明の第１の実施の形態のレベル変換装置は、入力端子ＩＮからの入力信号１００を受けて入力信号１００の正転信号１０２及び入力信号１００の反転信号１０１を出力する高電圧入力回路８と、２つの同種の論理ゲートとしての低電圧インバータ３及び低電圧インバータ４を有し正転信号１０２を低電圧インバータ４を介してセット信号１０４として出力するとともに反転信号１０１を低電圧インバータ３を介してリセット信号１０３として出力する低電圧出力回路９と、セット信号１０４によりセットされるとともにリセット信号１０３によりリセットされ、出力信号１０５を出力端子ＯＵＴに送出するＲＳラッチ回路１０と、を備える。
【００１５】
高電圧入力回路８は、入力信号１００を受けて正転信号１０２を出力する高電圧バッファ２と、入力信号１００を受けて反転信号１０１を出力する高電圧インバータ１と、を備える。
【００１６】
高電圧バッファ２及び高電圧インバータ１の電源電圧は所定の高電圧であり、高電圧バッファ２及び高電圧インバータ１は、それぞれ電源電圧振幅の信号を出力する。
【００１７】
また、高電圧バッファ２の信号遅延時間は、高電圧インバータ１の信号遅延時間と等しくされている。
【００１８】
低電圧出力回路９において、低電圧インバータ３及び低電圧インバータ４の電源電圧は、高電圧バッファ２及び高電圧インバータ１の電源電圧より低い所定の低電圧である。
【００１９】
また、低電圧インバータ３の入力閾値は、低電圧インバータ４の入力閾値と等しくされている。
【００２０】
また、低電圧インバータ３の信号遅延時間は、低電圧インバータ４の信号遅延時間と等しくされている。
【００２１】
セットリセット（以下、ＲＳと称す）ラッチ回路１０は、リセット側ＮＯＲゲート５及びセット側ＮＯＲゲート６からなり出力信号１０５を出力端子ＯＵＴに送出するフリップフロップと、ＮＯＲゲート５にリセット信号１０３を与える遅延回路としてのバッファ７と、を備える。
【００２２】
ＲＳラッチ回路１０は、論理Ｈレベルのセット信号１０４が入力されると、出力信号１０５を論理Ｈレベルとし、論理Ｈレベルのリセット信号１０３が入力されると、出力信号１０５を論理Ｌレベルとする。
【００２３】
ＲＳラッチ回路１０のセット側の信号遅延時間であるＮＯＲゲート６の信号遅延時間とＮＯＲゲート５の信号遅延時間との合計と、ＲＳラッチ回路１０のリセット側の信号遅延時間であるバッファ７の信号遅延時間とＮＯＲゲート５の信号遅延時間との合計と、が等しくなるように、バッファ７の信号遅延時間は、ＮＯＲゲート６の信号遅延時間と等しくされている。
【００２４】
次に動作を説明する。図２は、本発明の第１の実施の形態のレベル変換装置の動作説明図であり、高電圧バッファ２及び高電圧インバータ１の電源電圧が低電圧インバータ４及び低電圧インバータ３の電源電圧に比べ高く、低電圧インバータ４及び低電圧インバータ３の入力閾値Ｖ３が高電圧バッファ２及び高電圧インバータ１の振幅中心レベルＶ２より低い場合を示している。
【００２５】
入力信号１００は、高電圧バッファ２及び高電圧インバータ１の入力容量の充放電に伴う立上り立下りの傾斜を有する波形である。
【００２６】
高電圧バッファ２及び高電圧インバータ１の入力閾値Ｖ１を入力信号１００の振幅中心レベルとすると、入力信号１００が入力閾値Ｖ１と交差する時刻をｔ１、ｔ２及びｔ３として、入力信号１００のデューティ比は、（ｔ２−ｔ１）／（ｔ３−ｔ１）である。
【００２７】
高電圧バッファ２の信号遅延時間（ｔ１７−ｔ１６）は、高電圧インバータ１の信号遅延時間（ｔ１８−ｔ１６）と等しく、正転信号１０２及び反転信号１０１は、低電圧バッファ４及び低電圧インバータ３の入力容量の充放電に伴う立上り立下りの傾斜を有する波形となり、高電圧バッファ２及び高電圧インバータ１の負荷充放電能力は同じであり、低電圧インバータ４及び低電圧インバータ３の入力容量は同じであるため、正転信号１０２及び反転信号１０１の立上り立下りの傾斜は同じになる。
【００２８】
これにより、正転信号１０２及び反転信号１０１は、時刻ｔ４、ｔ５及びｔ６において、振幅中心レベルＶ２で交差するが、遅延時間（ｔ６−ｔ３）、（ｔ５−ｔ２）及び（ｔ４−ｔ１）は互いに同じになる。
【００２９】
さらに、正転信号１０２及び反転信号１０１は、時刻ｔ７、ｔ８及びｔ９において、立下り方向で低電圧インバータ４及び低電圧インバータ３の入力閾値Ｖ３に達するが、遅延時間（ｔ９−ｔ６）、（ｔ８−ｔ５）及び（ｔ７−ｔ４）は互いに同じになる。
【００３０】
そして、低電圧インバータ４は、時刻ｔ１０及びｔ１１において、論理Ｈレベルのセット信号１０４を出力し、低電圧インバータ３は、時刻ｔ１２において、論理Ｈレベルのリセット信号１０３を出力する。
【００３１】
このとき、低電圧インバータ４の信号遅延時間（ｔ１１−ｔ９）及び（ｔ１０−ｔ７）は、低電圧インバータ３の信号遅延時間（ｔ１２−ｔ８）と同じになる。
【００３２】
ＲＳラッチ回路１０は、時刻ｔ１３においてセット信号１０４により出力信号１０５を論理Ｈレベルとし、時刻ｔ１４においてリセット信号１０３により出力信号１０５を論理Ｌレベルとし、時刻ｔ１５においてセット信号１０４により再び出力信号１０５を論理Ｈレベルとするが、ＮＯＲゲート６の信号遅延時間とＮＯＲゲート５の信号遅延時間との合計時間（ｔ１３−ｔ１０）及び（ｔ１５−ｔ１１）と、バッファ７の信号遅延時間とＮＯＲゲート５の信号遅延時間との合計時間（ｔ１４−ｔ１２）とが同じになる。
【００３３】
したがって、遅延時間（ｔ１５−ｔ３）、（ｔ１４−ｔ２）及び（ｔ１３−ｔ１）は、互いに同じになり、出力信号１０５のデューティ比（ｔ１４−ｔ１３）／（ｔ１５―ｔ１３）は、入力信号１００のデューティ比（ｔ２−ｔ１）／（ｔ３−ｔ１）と等しくなる。
【００３４】
一方、図３は図２に対し、高電圧バッファ２及び高電圧インバータ１の電源電圧が低電圧インバータ４及び低電圧インバータ３の電源電圧と略同レベルであって、低電圧インバータ４及び低電圧インバータ３の入力閾値Ｖ３が高電圧バッファ２及び高電圧インバータ１の振幅中心レベルＶ２’と略同レベルである場合を示している。
【００３５】
図３における時刻ｔ１’〜ｔ１８’は、図２における時刻ｔ１〜ｔ１８にそれぞれ対応する。
【００３６】
高電圧バッファ２及び高電圧インバータ１の入力閾値Ｖ１’と、高電圧バッファ２及び高電圧インバータ１の振幅中心レベルＶ２’と、が低くなり、入力閾値Ｖ３が振幅中心レベルＶ２’と接近するが、図２の場合と同様に、遅延時間（ｔ１５’−ｔ３’）、（ｔ１４’−ｔ２’）及び（ｔ１３’−ｔ１’）は、互いに同じになり、出力信号１０５のデューティ比（ｔ１４’−ｔ１３’）／（ｔ１５’―ｔ１３’）は、入力信号１００のデューティ比（ｔ２’−ｔ１’）／（ｔ３’−ｔ１’）と等しくなる。
【００３７】
以上説明したように、本発明の第１の実施の形態のレベル変換装置の構成によれば、異なる電源電圧を有する回路間の信号インタフェースを行うとき、高電圧回路側の電源電圧に依存せず、しかも低電圧回路側の入力閾値にも依存せず、高電圧信号をデューティ比を変動させることなく低電圧信号に変換することができるという効果が得られる。
【００３８】
図４は、本発明の第２の実施の形態のレベル変換装置の構成図である。図４に示す本発明の第２の実施の形態のレベル変換装置の構成と、図１に示す本発明の第１の実施の形態のレベル変換装置の構成との相違部分は、低電圧出力回路９が低電圧出力回路１９に変更された部分のみである。他の構成部分は同じであるため、同一構成部分には同一符号を付しその説明を省略する。
【００３９】
低電圧出力回路１９は、低電圧ＮＡＮＤゲート１３及び低電圧ＮＡＮＤゲート１４を備える。
【００４０】
低電圧ＮＡＮＤゲート１３及び低電圧ＮＡＮＤゲート１４は、制御端子ＣＮＴの電圧により制御される。
【００４１】
制御端子ＣＮＴが論理Ｈレベルのとき、低電圧ＮＡＮＤゲート１３及び低電圧ＮＡＮＤゲート１４は、図１に示す本発明の第１の実施の形態のレベル変換装置における低電圧インバータ３及び低電圧インバータ４と同じ動作を行うが、制御端子ＣＮＴが論理Ｌレベルのとき、低電圧ＮＡＮＤゲート１３はリセット信号２０３を強制的に論理Ｈレベルとし、低電圧ＮＡＮＤゲート１４はセット信号２０４を強制的に論理Ｈレベルとし、出力信号２０５を論理Ｌレベルに固定する。
【００４２】
出力信号２０５を固定することにより、出力端子ＯＵＴに接続される回路の動作が停止し、消費電力を低減させることができる。
【００４３】
以上説明したように、本発明の第２の実施の形態のレベル変換装置の構成によれば、本発明の第１の実施の形態のレベル変換装置が有する効果に加えて、消費電力を低減させることができるという効果が得られる。
【００４４】
図５は、本発明の第３の実施の形態のレベル変換装置の構成図である。図５に示す本発明の第３の実施の形態のレベル変換装置の構成と、図１に示す本発明の第１の実施の形態のレベル変換装置の構成との相違部分は、ＲＳラッチ回路１０がＲＳラッチ回路３０に変更され、低電圧出力回路９が低電圧出力回路２９に変更された部分のみである。他の構成部分は同じであるため、同一構成部分には同一符号を付しその説明を省略する。
【００４５】
ＲＳラッチ回路３０は、図１に示す本発明の第１の実施の形態のレベル変換装置のＲＳラッチ回路１０におけるＮＯＲゲート５及びＮＯＲゲート６をＮＡＮＤゲート２５及びＮＡＮＤゲート２６に置き換えている。
【００４６】
これにより、ＲＳラッチ回路３０に入力されるセット信号及びリセット信号は負論理となるため、低電圧出力回路９における低電圧インバータ３及び低電圧インバータ４を低電圧バッファ２３及び低電圧バッファ２４に置き換えている。
【００４７】
以上説明したように、本発明の第３の実施の形態のレベル変換装置の構成によれば、本発明の第１の実施の形態のレベル変換装置が有する効果と同じ効果を得ることができる。
【００４８】
図６は、本発明の第４の実施の形態のレベル変換装置の構成図である。図６に示す本発明の第４の実施の形態のレベル変換装置の構成と、図５に示す本発明の第３の実施の形態のレベル変換装置の構成との相違部分は、低電圧出力回路２９が低電圧出力回路３９に変更された部分のみである。他の構成部分は同じであるため、同一構成部分には同一符号を付しその説明を省略する。
【００４９】
低電圧出力回路３９は、低電圧ＡＮＤゲート３３及び低電圧ＡＮＤゲート３４を備える。
【００５０】
低電圧ＡＮＤゲート３３及び低電圧ＡＮＤゲート３４は、制御端子ＣＮＴの電圧により制御される。
【００５１】
したがって、本発明の第４の実施の形態のレベル変換装置の構成によれば、本発明の第２の実施の形態のレベル変換装置が有する効果と同じ効果が得られる。
【００５２】
なお、本発明の第１、第２、第３及び第４の実施の形態のレベル変換装置において、高電圧入力回路８からの正転信号１０２及び反転信号１０１を逆にすれば、ＲＳラッチ回路１０及びＲＳラッチ回路３０の出力信号論理を反転させることができる。
【００５３】
【発明の効果】
本発明による効果は、異なる電源電圧を有する回路間の信号インタフェースを行うとき、高電圧回路側の電源電圧に依存せず、しかも低電圧回路側の入力閾値にも依存せず、高電圧信号をデューティ比を変動させることなく低電圧信号に変換することができ、さらに消費電力を低減することができるレベル変換装置を実現できることである。
【００５４】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のレベル変換装置の構成図である。
【図２】本発明の第１の実施の形態のレベル変換装置の動作説明図である。
【図３】本発明の第１の実施の形態のレベル変換装置の動作説明図である。
【図４】本発明の第２の実施の形態のレベル変換装置の構成図である。
【図５】本発明の第３の実施の形態のレベル変換装置の構成図である。
【図６】本発明の第４の実施の形態のレベル変換装置の構成図である。
【図７】従来例のレベル変換装置の構成図である。
【図８】従来例のレベル変換装置の動作説明図である。
【図９】従来例のレベル変換装置の動作説明図である。
【図１０】他の従来例のレベル変換装置の構成図である。
【符号の説明】
ＩＮ    入力端子
ＯＵＴ    出力端子
ＣＮＴ    制御端子
１    高電圧インバータ
２    高電圧バッファ
３、４    低電圧インバータ
５、６    ＮＯＲゲート
７    バッファ
８    高電圧入力回路
９、１９、２９、３９    低電圧出力回路
１０、３０    ＲＳラッチ回路
１３、１４    低電圧ＮＡＮＤゲート
２３、２４    低電圧バッファ
２５、２６    ＮＡＮＤゲート
３３、３４    低電圧ＡＮＤゲート
４１    高電圧インバータ
４２    低電圧インバータ
５１、５２    Ｎ型ＭＯＳトランジスタ
５３、５４    インバータ
５５    ローパスフィルタ
【図１】
0003647382.tif 000002
【図２】
0003647382.tif 000003
【図３】
0003647382.tif 000004
【図４】
0003647382.tif 000005
【図５】
0003647382.tif 000006
【図６】
0003647382.tif 000007
【図７】
0003647382.tif 000008
【図８】
0003647382.tif 000009
【図９】
0003647382.tif 000010
【図１０】
0003647382.tif 000011