(57)【特許請求の範囲】
【請求項１】
導電領域上に第１の絶縁膜及びバリア膜を備え、第１の絶縁膜及びバリア膜に開口部を備えた半導体装置の製造方法において、第１の絶縁膜に到達する第１の開口部をバリア膜に形成する工程と、第１の開口部の形成時に生じ、第１の開口部内に堆積したデポ物を除去する工程と、少なくとも第１の開口部の第１の絶縁膜上に第２の絶縁膜を形成する工程と、第１の開口部内で第１の絶縁膜と第２の絶縁膜を一括して開口して導電領域に到達する第１の開口部より小さい第２の開口部を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
第１の絶縁膜に到達する第１の開口部をバリア膜に形成する工程が、バリア膜を第３の絶縁膜で被覆する工程と、第２の開口部形成用マスクを用いてレジストパターンを形成する工程と、該レジストパターンを用いて第３の絶縁膜に第１の開口部形成用パターンを形成する工程と、該第１の開口部形成用パターンを用いてバリア膜に第１の開口部を形成する工程とからなる請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法関する。更に詳しくは、コンタクトホールエッチ工程（コンタクトホール形成のためのエッチング工程）でのバリア膜の加工に関するものである。
【０００２】
【従来の技術】
近年、半導体装置は微細化、多機能化が進んできている。それに伴い、半導体装置に形成された各種機能素子が、有害な元素や分子等により、機能劣化させられる現象も顕著になってきている。この対策として、機能素子をさまざまな保護膜（バリア膜）で、これらの有害な元素や分子等から、守る方法が行われている。これらのバリア膜の構成材料には、Ａｌ2Ｏ3（アルミナ）、ＴｉＯ2、ＴｉＮ、ＴｉＯＮ、Ｔａ2Ｏ5、ＴａＳｉＮ、ＳｉＮ等が挙げられる。これらバリア膜には、緻密な膜で有害物質の透過を阻止するものや、膜中に有害物質を取り込んで、トラップするもの等がある。ところが、これらバリア膜が、その後の加工工程において、エッチングの妨げになったり、エッチング中に反応性副生成物（デポ物）を発生させたりする問題がある。
【０００３】
以下に図３（ａ）〜（ｃ）を用いて、従来技術の一例を説明する。
【０００４】
まず、各種機能素子（図示せず）が形成されたＳｉ基板２１上にＮＳＧ膜２２、ＢＰＳＧ膜２３、アルミナ膜（バリア膜）２４、ＮＳＧ膜２５を堆積した状態で、コンタクトホール形成用のレジストパターン２６を形成する（図３（ａ））。この場合、アルミナ膜２４によってバリアされるのは、シリコン基板２１直上に形成された半導体素子に限定されるものではなく、アルミナ膜２４の下にある全ての機能素子があてはまる。
【０００５】
従来では、この後のコンタクトホールエッチは、通常のＳｉ酸化膜をエッチングする条件、例えば、ＲＩＥ等のプラズマエッチャーにてフッ素系ガスを含むガスで、アルミナ膜とＳｉ酸化膜（ＮＳＧ膜とＢＰＳＧ膜）を一括にドライエッチングしていた。既存技術の例として、アルミナ膜がバリアを目的として使用されていないが、特開平８−３１９３２号公報の実施例で、同様の工程が見られる。この場合、アルミナ膜中で、エッチングが止まってしまったり、コンタクトホール底にアルミナから発生する反応性副生成物（デポ物）２７が堆積する（図３（ｂ））。
【０００６】
このデポ物はＳｉ基板と上層のメタル配線との電気的コンタクトの妨げになるものであり、コンタクトホール内に配線を形成する前に除去しなければならない。従来の手法としては、このデポ物は、デポ物を溶解できる薬液（例えば、ＥＫＣテクノロジー社製のＥＫＣ２７０等）による処理や、Ａｒ等の不活性な分子やイオン、ラジカル等を物理的にデポ物に衝突させて飛散させること（スパッタエッチ、逆スパッタ等と称される）により除去してきた。
【０００７】
【発明が解決しようとする課題】
しかし、この従来方法には問題がある。即ち、薬液によるデポ物除去も、スパッタエッチによるデポ物除去も、コンタクトホール底のＳｉ基板に対するエッチングレートを有する（表１参照）。そのため、コンタクトホール底部（Ｓｉ基板表面）に、ダメージ２８が入ったり（図３（ｃ））、デポ物の除去状況のばらつきから、コンタクト抵抗が不安定になる等の問題が発生する。
【０００８】
【表１】
0003704030.tif 000002
【０００９】
また、別の従来技術例として特開平７−２７３１１２号公報の実施例のように、アルミナ膜のエッチングを、ガスを切り換えて、塩素を含むガス系で行う方法も考えられる。この塩素を含むガス系でのエッチングでは、アルミナ膜のエッチングレートは速く、アルミナ膜中でのエッチングストップは起こらない。しかし、デポ物が発生するメカニズムは変わらず、同様のデポ物処理が必要になるので、優位性は少ない。
【００１０】
なお、上述の従来技術、課題の説明において、アルミナ膜以外のバリア膜（ＴｉＯ2、ＴｉＮ、ＴｉＯＮ、Ｔａ2Ｏ5、ＴａＳｉＮ、ＳｉＮからなる膜）であっても同様である。
【００１１】
以上のように、バリア膜を含むコンタクトホールエッチでは、バリア膜からのデポ物が発生しないコンタクトホールエッチ条件を求めるか、デポ物をダメージなく、効果的かつ確実に除去する方法を考えなければならない。
【００１２】
【課題を解決するための手段】
本発明は、バリア膜をコンタクトホールが形成される層間絶縁膜中に用い、フォトマスクで形成したレジストパターンを用いてコンタクトホールをドライエッチングにより形成する場合に発生する課題を解決するためのものである。
【００１３】
かくして本発明によれば、導電領域上に第１の絶縁膜及びバリア膜を備え、第１の絶縁膜及びバリア膜に開口部を備えた半導体装置の製造方法において、第１の絶縁膜に到達する第１の開口部をバリア膜に形成する工程と、第１の開口部の形成時に生じ、第１の開口部内に堆積したデポ物を除去する工程と、少なくとも第１の開口部の第１の絶縁膜上に第２の絶縁膜を形成する工程と、第１の開口部内で第１の絶縁膜と第２の絶縁膜を一括して開口して導電領域に到達する第１の開口部より小さい第２の開口部を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
【００１４】
【発明の実施の形態】
本発明は、コンタクトホールエッチ時にデポ物を発生させないように、あらかじめコンタクトホール（第２の開口部）部分のアルミナ膜を除去し、コンタクトホールエッチ時には、デポ物形成の原因となるバリア膜が露出しないようにすることを特徴の１つとしている。詳細の手法について、以下に述べる。
【００１５】
本発明では、バリア膜形成後（バリア膜上に薄膜絶縁膜をバリア膜の保護層として形成することもある）、後工程でコンタクトホールが開口する部分以外をフォトレジスト（レジストパターン）で覆い、このフォトレジストをマスクにして、コンタクトホールが開口する部分のみのバリア膜をエッチングにより除去する。バリア膜除去の方法としては、ドライエッチ＋デポ物除去方法を用いる。バリア膜が除去されたエリアは、以下では第１の開口部とも称する。
【００１６】
ドライエッチには一般的な層間絶縁膜のコンタクトホールエッチ条件、例えばフッ素系ガス（ＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8、ＳＦ6等）を含むエッチングガスによるプラズマエッチや、メタル配線エッチ条件、例えば塩素系ガス（Ｃｌ2、ＢＣｌ3等）を含むエッチングガスによるプラズマエッチが適用できる。
【００１７】
上記ドライエッチでは、前述のようにデポ物が発生するが、表２のデータのように、バリア膜エッチ条件（エッチャント：ＣＦ4＋ＣＨＦ3＋Ａｒ）において、バリア膜（この場合アルミナ膜）と第１の絶縁膜（下地絶縁膜、この場合シリコン酸化膜）のエッチレートが安定していれば、バリア膜エッチ時のオーバーエッチ量を制御し、第１の絶縁膜の膜減りを抑えることは容易である。このようにして、基板等に形成される導電領域まで十分な膜厚の第１の絶縁膜が残存すれば、デポ物除去処理として、薬液処理やスパッタエッチを行っても、導電領域に直接薬液や元素が接触しないため、導電領域にダメージ等が発生する等の問題は起こらない。
【００１８】
【表２】
0003704030.tif 000003
【００１９】
バリア膜の除去エリア径（第１の開口部の径）は、第２の開口部径設計値よりも、第１の開口部のフォト時のアライメントずれ（下地層との重ね合わせがずれる現象）と第２の開口部のフォト時のアライメントずれ、第２の開口部のフォト後の径のばらつき、エッチングによる開口部径シフト等プロセス上のばらつき分大きな径を開口するのが好ましい。具体例を表３に示す。
【００２０】
【表３】
0003704030.tif 000004
【００２１】
表３のバリア膜除去エリア径以上のエリアのバリア膜を除去することにより、あらゆるプロセスばらつきに対して、コンタクトホールエッチ時にコンタクトホール内にバリア膜が露出することを防ぐことができる。
【００２２】
大きなエリアでバリア膜を除去するために、通常は広い開口エリアの、新規のフォトマスク（レジストパターン形成用のマスク）を作成する必要がある。しかし、新規マスクを作成せずに、広いエリアのバリア膜を除去する方法として、次の方法がある。まず、バリア膜が形成された後、その上に、第３の絶縁膜を形成する。その上にコンタクトホール形成用のフォトマスクを用いて、コンタクトフォトを行うことでレジストパターンを形成し、次いでレジストパターンを用いてバリア膜上の第３の絶縁膜を薬液でウエットエッチする。例えば、第３の絶縁膜がＳｉ酸化膜であればＨＦ溶液（希釈ＨＦ溶液、希釈ＢＨＦ溶液等）を用いるのが適切である。ウエットエッチにより、第３の絶縁膜を開口希望の大きさに開口させ、その後フォトレジストマスクを除去して、第３の絶縁膜をマスクに、バリア膜をドライエッチすれば、希望の径でバリア膜が除去できる。
【００２３】
本発明の方法によれば、コンタクトホールエッチ工程で、バリア膜厚分＋バリア膜除去オーバーエッチ時の第１の絶縁膜の膜減り分、第１の絶縁膜に形成されるコンタクトホールのアスペクト比を減らすことができる。その結果プロセスマージンを増加させることができる。
【００２４】
上述の方法によりバリア膜を部分的に除去した後、デポ物を薬液処理や逆スパッタにより除去し、更に第２の絶縁膜を堆積し、コンタクトフォト、ドライエッチを行うことでコンタクトホールが形成される。本発明の方法によれば、ドライエッチ中に、バリア膜が露出することがないため、バリア膜によるデポ物が発生せず、良好な形状のコンタクトホールを形成することができる。
【００２５】
なお、半導体装置の各構成要素は、当該分野で公知の材料及び膜厚を採用することができる。更に、それらの形成方法及び加工方法は、各構成要素を構成する材料及び膜厚に応じて、公知の方法から適宜選択することができる。
【００２６】
具体的には、第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜として、シリコン酸化膜、シリコン窒化膜、ＮＳＧ膜、ＢＳＧ膜、ＰＳＧ膜、ＢＰＳＧ膜等が挙げられる。更に、これら絶縁膜は、複数の層からなっていてもよい。また、第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜の厚さは、それぞれ２００〜１５００ｎｍ、１００〜１０００ｎｍ及び５０〜１０００ｎｍであることが好ましい。
【００２７】
更に、バリア膜としては、Ａｌ2Ｏ3、ＴｉＯ2、ＴｉＮ、ＴｉＯＮ、Ｔａ2Ｏ5、ＴａＳｉＮ、ＳｉＮ等からなる膜が挙げられる。バリア膜の厚さは、１０〜３００ｎｍであることが好ましい。
【００２８】
また、導電領域は、トランジスタのソース、ドレイン及びゲート等の電気的な導通が所望される領域を意味する。また、導電領域は、基板上に形成されている領域だけではなく、層間絶縁膜中に形成された導電領域も意味する。
【００２９】
【実施例】
以下に、実施例に基づいて、本発明の詳細について説明する。
実施例１
図１（ａ）〜（ｈ）は、実施例１の半導体装置の製造工程を示す概略図である。
【００３０】
まず、Ｓｉ基板１１上に、半導体素子（図示せず）を形成した後、ＮＳＧ膜１２を１００ｎｍ、ＢＰＳＧ膜１３を７００ｎｍそれぞれ常圧ＣＶＤ法にて堆積する。ＢＰＳＧ膜１３上に、機能素子（図示せず）を形成し、その上にアルミナ膜（バリア膜）１４を３０ｎｍスパッタ法にて、ＮＳＧ膜１９を常圧ＣＶＤ法にて５０ｎｍ堆積させる（図１（ａ））。ＮＳＧ膜１２とＢＰＳＧ膜１３は第１の絶縁膜に相当する。
【００３１】
次に、ＮＳＧ膜１９上にフォトレジスト膜を１μｍスピンコートにて塗布、ベークして成膜する。次いで、後のコンタクトホール径よりも、あらゆるプロセス起因のばらつき分大きな径のエリアが開口できる新規フォトマスク２０（例えば、コンタクトホール径が０．６μｍであれば、新規フォトマスクの開口径は１．０１μｍ以上）を用いてフォトレジスト膜を露光、現像することでレジストパターン１５を得る（図１（ｂ））。
【００３２】
続いて、レジストパターン１５をマスクにして、コンタクトホールエッチ条件でＮＳＧ膜１９、アルミナ膜１４、ＢＰＳＧ膜１３の一部（３０ｎｍ分）をドライエッチングする。例えば、ＲＩＥ装置で、ＲＦ  Ｐｏｗｅｒ＝７８０Ｗ、Ｐｒｅｓｓｕｒｅ＝２２５ｍＴｏｒｒ、エッチングガスとその流量ＣＦ4／ＣＨＦ3／Ａｒ＝２７／２７／４００ｓｃｃｍの条件にてエッチングした場合、ＮＳＧ膜のエッチレートが５２００Å／ｍｉｎ、アルミナ膜のエッチレートが１０３４Å／ｍｉｎ、ＢＰＳＧ膜のエッチレートが７２００Å／ｍｉｎであるとすると、エッチング時間は２６秒間程度必要となる。このエッチングにより第１の開口部が形成される。
【００３３】
次いで、アルミナから発生するデポ物を薬液にて除去する（図１（ｃ））。除去方法としては、例えばＥＫＣ２７０を７０℃に加熱し、その中にサンプルを５分間つけ込み、その後純水にて３０分間洗浄し、スピンドライヤーにて乾燥する方法が挙げられる。
【００３４】
続いて、ドライエッチ後に残留しているレジストパターン１５を除去する（図１（ｄ））。除去方法としては、例えばＯ2によるアッシングや有機洗浄や硫酸ボイル、もしくはそれらの組み合わせが挙げられる。
【００３５】
その後、ＮＳＧ膜１７を４５０ｎｍ常圧ＣＶＤ法で堆積する（図１（ｅ））。ＮＳＧ膜１９と１７は、第２の絶縁膜に相当する。
【００３６】
そして、積層されたＮＳＧ膜１７の上に、フォトレジスト膜を１μｍスピンコートにて塗布、成膜する。次いで、コンタクトホール形成用フォトマスクを用いて露光、現像することで、コンタクトホールエッチ用のレジストパターン１８が形成される（図１（ｆ））。
【００３７】
続いて、形成されたレジストパターン１８をマスクにして、ＮＳＧ膜１７、ＢＰＳＧ膜１３、ＮＳＧ膜１２のエッチングを行うことでコンタクトホール（第２の開口部）が形成される（図１（ｇ））。例えば、ＲＩＥ装置で、ＲＦ  Ｐｏｗｅｒ＝７８０Ｗ、Ｐｒｅｓｓｕｒｅ＝２２５ｍＴｏｒｒ、エッチングガスとその流量ＣＦ4／ＣＨＦ3／Ａｒ＝２７／２７／４００ｓｃｃｍの条件にてエッチングした場合、エッチング時間は２００秒間程度必要となる。この場合、先に除去されたアルミナ膜の開口エリアは、実際のコンタクトホール径より大きく、かつフォト時のアライメントがずれたり、エッチングによりコンタクトホール径が大きくなった場合等のエリアを含んでいるため、コンタクトホールエッチ中にアルミナ膜が露出することはない。
【００３８】
最後に、エッチ後のレジストパターン１８を除去する（図１（ｈ））。除去方法は、例えばＯ2によるアッシングや有機洗浄や硫酸ボイル、もしくはそれらの組み合わせが挙げられる。
実施例２
図２（ａ）〜（ｈ）は実施例２の半導体装置の製造工程を示す概略図である。
【００３９】
まず、Ｓｉ基板１１上に、半導体素子を形成した後、ＮＳＧ膜１２を１００ｎｍ、ＢＰＳＧ膜１３を７００ｎｍそれぞれ常圧ＣＶＤ法にて堆積し、この上に機能素子（図示せず）を形成する。そして、機能素子の上にアルミナ膜１４を３０ｎｍスパッタ法にて堆積させ、その上にＮＳＧ膜（第３の絶縁膜）１９を２００ｎｍ常圧ＣＶＤ法にて堆積する（図２（ａ））。
【００４０】
次にＮＳＧ膜１９上にフォトレジスト膜を１μｍスピンコート法にて塗布、成膜する。このフォトレジスト膜を、コンタクトホール形成用フォトマスク１６を用いて、露光、現像することでレジストパターン１５を形成する。次に、１０：１ＢＨＦ溶液にてＮＳＧ膜１９をウエットエッチする。ここで、１０：１ＢＨＦのＮＳＧウエットエッチレートが２００ｎｍ／ｍｉｎだとすれば、７５秒間エッチングすると、フォトレジストパターン１５の開口径より、０．５μｍ大きな径でＮＳＧ膜に開口が形成される（図２（ｂ））。
【００４１】
続いて、レジストパターン１５を除去（例えばＯ２によるアッシングや有機洗浄や硫酸ボイル、もしくはそれらの組み合わせ）する（図２（ｃ））。
【００４２】
次いで、ＮＳＧ膜１９をマスクにして、コンタクトホールエッチ条件でアルミナ膜１４、ＢＰＳＧ膜１３の一部（３０ｎｍ分）をドライエッチングする。例えば、ＲＩＥ装置で、ＲＦ  Ｐｏｗｅｒ＝７８０Ｗ、Ｐｒｅｓｓｕｒｅ＝２２５ｍＴｏｒｒ、エッチングガスとその流量ＣＦ4／ＣＨＦ3／Ａｒ＝２７／２７／４００ｓｃｃｍの条件にてエッチングした場合、ＮＳＧ膜のエッチレートが５２００Å／ｍｉｎ、アルミナ膜のエッチレートが１０３４Å／ｍｉｎ、ＢＰＳＧ膜のエッチレートが７２００Å／ｍｉｎであるとすると、エッチング時間は２０秒間程度必要となる。この場合、マスクとなったＮＳＧ膜１９は２７ｎｍ残留する。次に、アルミナから発生するデポ物を薬液にて除去する（図２（ｄ））。除去方法は、例えばＥＫＣ２７０を７０℃に加熱し、その中にサンプルを５分間つけ込む。その後純水にて３０分間洗浄し、スピンドライヤーにて乾燥する方法が挙げられる。
【００４３】
全面にＮＳＧ膜（第２の絶縁膜）１７を５００ｎｍ常圧ＣＶＤ法で堆積する（図２（ｅ））。
【００４４】
その後、ＮＳＧ膜１７の上に、フォトレジスト膜を１μｍスピンコートにて塗布、成膜する。次いで、フォトレジスト膜をコンタクトホール形成用フォトマスク１６を用いて露光、現像することで、コンタクトホールエッチ用のレジストパターン１８が形成される（図２（ｆ））。
【００４５】
続いて、形成されたレジストパターン１８をマスクにして、コンタクトホールエッチを行う（図２（ｇ））。例えば、ＲＩＥ装置で、ＲＦ  Ｐｏｗｅｒ＝７８０Ｗ、Ｐｒｅｓｓｕｒｅ＝２２５ｍＴｏｒｒ、エッチングガスとその流量ＣＦ4／ＣＨＦ3／Ａｒ＝２７／２７／４００ｓｃｃｍの条件にてエッチングした場合、エッチング時間は２００秒間程度必要となる。この場合、先に除去されたアルミナ膜の開口エリアは、実際のコンタクトホール径より大きく、かつフォト時のアライメントがずれたり、エッチングによりコンタクトホール径が大きくなった場合等、あらゆるプロセス起因のばらつきのエリアを含んでいるため、コンタクトホールエッチ中にアルミナ膜が露出することはない。
【００４６】
最後に、エッチ後のレジストパターン１８を除去する（図２（ｈ））。除去方法は、例えばＯ2によるアッシングや有機洗浄や硫酸ボイル、もしくはそれらの組み合わせが挙げられる。
【００４７】
上記実施例１では、レジストパターン１５と１８の形成に２枚のフォトマスクが必要になるが、レジストパターン１５でアルミナ膜１４とＮＳＧ膜１９を一括してエッチングできるため、工程を削減することができる。
【００４８】
また、実施例２では、アルミナ膜１４とＮＳＧ膜１９は別工程でエッチングすることとなるが、１枚のフォトマスクでレジストパターン１５と１８を形成することができる。
【００４９】
製造する半導体装置に応じてコストの低減を目的として、これら実施例１と２の方法を適宜選択することができる。
【００５０】
また、実施例１と２のいずれの方法でも、アルミナ膜エッチング後、アルミナ由来のデポ物を除去することで、後のコンタクトホール形成時にデポ物がＳｉ基板に付着することを防止することができる。その結果、デポ物がＳｉ基板に付着することによりコンタクト抵抗が不安定になる現象を防止することができる。
【００５１】
【発明の効果】
以上のようにして、コンタクトエッチ時にアルミナ膜が露出しない程度の径で、バリア膜をあらかじめドライエッチにて除去することにより、バリア膜によるデポ物が引き起こす、不良、欠陥のない、良好なコンタクトホールが形成できる。
【図面の簡単な説明】
【図１】実施例１の半導体装置の製造方法の概略工程断面図である。
【図２】実施例２の半導体装置の製造方法の概略工程断面図である。
【図３】従来の半導体装置の製造方法の概略工程断面図である。
【符号の説明】
１１、２１  Ｓｉ基板
１２、１７、１９、２２、２５  ＮＳＧ膜
１３、２３  ＢＰＳＧ膜
１４、２４  アルミナ膜
１６、２０  フォトマスク
１５、１８、２６  レジストパターン
２７  デポ物
２８  ダメージ
【図１】
0003704030.tif 000005
【図２】
0003704030.tif 000006
【図３】
0003704030.tif 000007