(57)【特許請求の範囲】
【請求項１】
出力電圧の負荷変動によりスイッチングパルスのデューティ比を変更するスイッチング電源装置において、
第１の直流電圧を受けるスイッチング手段と、
前記スイッチング手段からの出力信号を受け、前記第１の直流電圧を該第１の直流電圧の絶対値よりも小さい第２の直流電圧に変換して出力する電圧変換手段と、
前記スイッチング手段の動作を制御する制御手段と、
前記第２の直流電圧の電圧値を検出し、検出した検出信号を前記制御手段に帰還する出力電圧検出手段と、
一方の電極が前記出力電圧検出手段の出力側に接続され、他方の電極が前記スイッチング手段の出力側に接続され、前記検出信号により前記制御手段の電源電圧を生成する電源電圧生成手段とを備え、
前記制御手段は、
前記スイッチング手段に印加するスイッチング信号を生成して出力する発振部と、
前記電源電圧の値が基準値よりも大きい場合には、前記スイッチング手段への前記スイッチング信号の出力を停止し、前記電源電圧の値が基準値よりも小さい場合には、前記スイッチング手段への前記スイッチング信号の出力を開始する軽負荷検出部とを有していることを特徴とするスイッチング電源装置。
【請求項２】
入力端子に第１の直流電圧を受けるスイッチング素子と、
前記スイッチング素子からの出力信号を受け、前記第１の直流電圧を該第１の直流電圧の絶対値よりも小さい第２の直流電圧に変換して出力する電圧変換回路と、
前記スイッチング素子の動作を制御する制御回路と、
前記第２の直流電圧の電圧値を検出し、検出した検出信号を前記制御回路に帰還する出力電圧検出回路と、
陽極が前記出力電圧検出回路の出力側に接続され、陰極が前記スイッチング素子の出力側に接続され、前記制御回路の電源電圧を生成する制御回路用電源コンデンサとを備え、
前記制御回路は、
前記スイッチング素子に印加するスイッチング信号を生成して出力する発振器と、
前記発振器から出力されるパルス幅変調用信号と前記検出信号とを比較して、パルス幅決定信号を出力するパルス幅変調用比較器と、
前記パルス幅決定信号に基づいて前記スイッチング信号のパルス幅を調整するスイッチング信号制御回路と、
前記検出信号の電圧値が基準電圧値よりも大きい場合には、前記スイッチング信号制御回路に対して前記スイッチング素子への前記スイッチング信号の出力を停止し、前記検出信号の電圧値が基準電圧値よりも小さい場合には、前記スイッチング信号制御回路に対して前記スイッチング信号の出力を開始する軽負荷検出回路とを有していることを特徴とするスイッチング電源装置。
【請求項３】
前記基準電圧値は、前記スイッチング信号の出力を停止させる基準となる上限電圧値と、前記スイッチング信号の出力を開始させる基準となる前記上限電圧値よりも低い下限電圧値とに設定されていることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記上限電圧値又は前記下限電圧値を可変に設定することにより前記検出電圧値を変更する検出電圧可変手段をさらに備えていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記出力電圧検出回路は、前記スイッチング信号がオフ状態の場合に前記第２の直流電圧を検出することを特徴とする請求項２又は３に記載のスイッチング電源装置。
【請求項６】
前記出力電圧検出回路は、出力電圧設定素子とダイオードとの直列接続回路を含むことを特徴とする請求項２又は３に記載のスイッチング電源装置。
【請求項７】
前記第２の直流電圧の極性は負極性であることを特徴とする請求項２又は３に記載のスイッチング電源装置。
【請求項８】
前記第１の直流電圧の値はほぼ１００Ｖ以上であり、前記第２の直流電圧の値はほぼ２５Ｖ以下であることを特徴とする請求項２又は３に記載のスイッチング電源装置。
【請求項９】
前記スイッチング素子及び前記制御回路は、
前記スイッチング素子の入力端子及び出力端子、並びに前記制御回路における前記制御回路用電源コンデンサの陽極側の入力端子が外部接続端子となるように一つのパッケージに収容されていることを特徴とする請求項２〜８のうちのいずれか１項に記載のスイッチング電源装置。
【請求項１０】
前記スイッチング素子及び前記制御回路は、
前記スイッチング素子の入力端子及び出力端子、並びに前記制御回路における前記制御回路用電源コンデンサの陽極側の入力端子が外部接続端子となるように一つの半導体基板上に集積化されて形成されていることを特徴とする請求項２〜９のうちのいずれか１項に記載のスイッチング電源装置。
【請求項１１】
入力端子に第１の直流電圧を受けるスイッチング素子と、前記スイッチング素子からの出力信号を受け、前記第１の直流電圧を該第１の直流電圧の絶対値よりも小さい第２の直流電圧に変換して出力する電圧変換回路と、前記スイッチング素子の動作を制御する制御回路と、前記第２の直流電圧の電圧値を検出し、検出した信号を前記制御回路に帰還する出力電圧検出回路と、陽極が前記出力電圧検出回路の出力側に接続され、陰極が前記スイッチング素子の出力側に接続され、前記制御回路の電源電圧を生成する制御回路用電源コンデンサとを備えたスイッチング電源装置を制御するスイッチング電源用半導体装置であって、
前記スイッチング電源用半導体装置は、前記スイッチング素子及び前記制御回路を含み、
前記制御回路は、
前記スイッチング素子に印加するスイッチング信号を生成して出力する発振器と、
前記発振器から出力されるパルス幅変調用信号と前記検出信号とを比較して、パルス幅決定信号を出力するパルス幅変調用比較器と、
前記パルス幅決定信号に基づいて前記スイッチング信号のパルス幅を調整するスイッチング信号制御回路と、
前記検出信号の電圧値が基準電圧値よりも大きい場合には、前記スイッチング信号制御回路に対して前記スイッチング素子への前記スイッチング信号の出力を停止し、前記検出信号の電圧値が基準電圧値よりも小さい場合には、前記スイッチング信号制御回路に対して前記スイッチング信号の出力を開始する軽負荷検出回路とを有していることを特徴とするスイッチング電源用半導体装置。
【請求項１２】
前記基準電圧値は、前記スイッチング信号の出力を停止させる基準となる上限電圧値と、前記スイッチング信号の出力を開始させる基準となる前記上限電圧値よりも低い下限電圧値とに設定されていることを特徴とする請求項１１に記載のスイッチング電源用半導体装置。
【請求項１３】
前記上限電圧値又は前記下限電圧値を可変に設定することにより前記検出電圧値を変更する検出電圧可変手段をさらに備えていることを特徴とする請求項１２に記載のスイッチング電源用半導体装置。
【請求項１４】
前記出力電圧検出回路は、前記スイッチング信号がオフ状態の場合に前記第２の直流電圧を検出することを特徴とする請求項１１又は１２に記載のスイッチング電源用半導体装置。
【請求項１５】
前記出力電圧検出回路は、出力電圧設定素子とダイオードとの直列接続回路を含むことを特徴とする請求項１１又は１２に記載のスイッチング電源用半導体装置。
【請求項１６】
前記第２の直流電圧の極性は負極性であることを特徴とする請求項１１又は１２に記載のスイッチング電源用半導体装置。
【請求項１７】
前記第１の直流電圧の値はほぼ１００Ｖ以上であり、前記第２の直流電圧の値はほぼ２５Ｖ以下であることを特徴とする請求項１１又は１２に記載のスイッチング電源用半導体装置。
【請求項１８】
前記スイッチング素子及び前記制御回路は、
前記スイッチング素子の入力端子及び出力端子、並びに前記制御回路における前記制御回路用電源コンデンサの陽極側の入力端子が外部接続端子となるように一つのパッケージに収容されていることを特徴とする請求項１１〜１７のうちのいずれか１項に記載のスイッチング電源用半導体装置。
【請求項１９】
前記スイッチング素子及び前記制御回路は、
前記スイッチング素子の入力端子及び出力端子、並びに前記制御回路における前記制御回路用電源コンデンサの陽極側の入力端子が外部接続端子となるように一つの半導体基板上に集積化されて形成されていることを特徴とする請求項１１〜１８のうちのいずれか１項に記載のスイッチング電源用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関し、特に、軽負荷時の消費電力を低減できる降圧型チョッパ方式のスイッチング電源装置及びスイッチング電源用半導体装置に関する。
【０００２】
【従来の技術】
図９は従来の降圧型チョッパ方式のスイッチング電源装置の回路構成を示している。図９に示すように、従来のスイッチング電源装置は、入力端子１０１に印加される直流電圧をＮ型ＭＯＳＦＥＴからなるスイッチング素子１０２及び電圧変換回路１０３により所定の電圧値にまで降圧して出力端子１０４に出力する降圧型チョッパ方式のスイッチング電源装置である。
【０００３】
入力端子１０１には、陽極が入力端子１０１と接続され、陰極が接地された入力コンデンサ１０５が設けられている。
【０００４】
ダイオード１０３ａ、コイル１０３ｂ及びコンデンサ１０３ｃからなる電圧変換回路１０３は、スイッチング素子１０２のソースと出力端子１０４との間に設けられている。
【０００５】
また、このスイッチング電源装置は、陰極がスイッチング素子１０２のソースと接続され、陽極が出力電圧検出回路１０６の出力側と接続された制御回路用電源コンデンサ１０７と、該制御回路用コンデンサ１０７が生成する電源電圧Ｖccによって駆動される制御回路１０８とを有しており、該制御回路１０８から出力される制御信号によりスイッチング素子１０２の動作が制御される。
【０００６】
出力電圧検出回路１０６は、陰極が出力端子１０４と接続されたツェナーダイオード１０６ａ及び陰極が制御回路用電源コンデンサ１０７の陽極と接続されたスイッチングダイオード１０６ｂが直列に接続されて構成されている。
【０００７】
この構成により、制御回路用電源コンデンサ１０７の両端子間の電圧は、出力電圧検出回路１０６から供給される負荷電流によって変動して、出力端子１０４の負荷状態が反映される。
【０００８】
制御回路１０８は、スイッチング素子１０２のスイッチング周波数を決定するクロック信号ＣＬＫと、スイッチング素子１０２の最大デューティサイクルを決定する最大デューティサイクル信号ＭＤＣと、スイッチング素子１０２に印加するスイッチングパルスのパルス幅を変調（以下、ＰＷＭ制御と呼ぶ。）するための三角波信号ＴＲＷとをそれぞれ出力する発振器１１０を有している。
【０００９】
さらに、制御回路１０８は、降圧された電源電圧Ｖccが所定値を超えた場合に導通状態となるシャントレギュレータ１１１と、逆相入力端子に三角波信号ＴＲＷを受けると共に、正相入力端子に、シャントレギュレータ１１１とスイッチング素子１０２のソースと接続される抵抗器１１２との間の電位を受け、比較結果のパルス幅決定信号を出力するＰＷＭ制御用比較器１１３と、リセット端子Ｒがパルス幅決定信号を受け、セット端子Ｓがクロック信号ＣＬＫを受けるＲＳフリップフロップ１１４と、第１の入力端子に起動・停止回路１１５からの出力信号を受け、第２の入力端子に最大デューティサイクル信号ＭＤＣを受け、第３の入力端子にＲＳフリップフロップ１１４からの出力信号を受け、演算結果を出力するＮＡＮＤ回路１１６と、該ＮＡＮＤ回路１１６からの出力信号を受けて反転信号をスイッチング信号のゲートに出力するドライブ回路１１７とを有している。
【００１０】
また、ＰＷＭ制御用比較器１１３とＲＳフリップフロップ１１４との間には、一方の端子にパルス幅決定信号を受け、他方の入力端子にドレイン電流ＩＤを検出するドレイン電流検出回路１１８からの出力信号を受けるＯＲ回路１１９が設けられている。また、入力側がスイッチング素子１０２のドレインと接続され、出力側が制御回路用電源コンデンサ１０７の陽極との間にスイッチを介して接続され、電源電圧Ｖccが起動電圧よりも低いときに入力端子１０１から制御回路１０８に電源電流を供給する内部回路電流供給回路１２０が設けられている。
【００１１】
以下、前記のように構成された従来のスイッチング電源装置の動作について説明する。
【００１２】
まず、入力端子１０１に直流電圧が入力されると、制御回路１０８の内部回路電流供給回路１２０を介して制御回路用電源コンデンサ１０７に電流が供給されて、制御回路１０８の電源電圧Ｖccが上昇する。この電源電圧Ｖccが制御回路１０８の起動電圧値以上になると制御回路１０８が起動し、スイッチング素子１０２のオンオフ制御が開始される。
【００１３】
次に、制御回路１０８によるスイッチング素子１０２に対するオンオフ制御が開始されると、起動・停止回路１１５が内部回路電流供給回路１２０を介したドレインからの電流の供給を停止する。スイッチング素子１０２がオン状態になると、入力端子１０１から電圧変換回路１０３のコイル１０３ｂに電流が流れ込み、出力電圧Ｖout が上昇する。このとき、制御回路１０８の基準電位Ｖｏはスイッチング素子１０２のソースと同電位であるため、基準電位Ｖｏは入力電圧Ｖinとほぼ等しくなるので、制御回路用電源コンデンサ１０７の陽極の電位は、入力電圧Ｖinのグランド端子を基準電位とすれば、ほぼ入力電圧Ｖinと電源電圧Ｖccとの和（＝Ｖin＋Ｖcc）となり、非常に高電圧となる。
【００１４】
このとき、出力電圧検出回路１０６のスイッチングダイオード１０６ｂは、制御回路用電源コンデンサ１０７の電荷が出力端子１０４に移動しないように入力電圧Ｖin以上の耐圧を有し、リカバリ特性は高速である。そのため、電源電圧Ｖccの値は常に出力電圧Ｖout よりも高い電位を保持しながらも、出力電圧検出回路１０６を通して出力端子１０４に電流が流れることはない。
【００１５】
次に、スイッチング素子１０２がオフ状態に変化すると、入力端子１０１からの電圧変換回路１０３に対する電流の供給が停止するが、電圧変換回路１０３のダイオード１０３ａを経由してコイル１０３ｂに蓄えられていた電気エネルギーが出力端子１０４に接続される負荷に供給されるため、出力電圧Ｖout は徐々に低下する。すなわち、スイッチング素子１０２がオフ状態の場合には、制御回路１０８の基準電位Ｖｏは高電位から低電位に降下し、出力電圧Ｖout が、ダイオード１０３ａの順方向電圧Ｖf1、ツェナーダイオード１２の降伏電圧Ｖｚ、スイッチングダイオード１０６ｂの順方向電圧Ｖf2及び電源電圧Ｖccの合計値（＝Ｖｚ−Ｖf1＋Ｖf2＋Ｖcc）よりも大きい場合に、出力端子１０から出力電圧検出回路１０６を経由して制御回路用電源コンデンサ１０７に電流が流れ込み、その結果、電源電圧Ｖccが上昇することにより、出力電圧Ｖout の負荷状態が制御回路１０８にフィードバックされる。このフィードバックにより、スイッチング素子１０２の次の出力信号のオン状態の時間（＝パルス幅）が決定される。このとき、電圧変換回路１０３のダイオード１０３ａは、スイッチング素子１０２と同程度の耐圧を有しているため、そのリカバリ特性は高速である。
【００１６】
このように、制御回路１０８の電源電圧Ｖccは出力電圧Ｖout と比例関係にあり、制御回路１０８は電源電圧Ｖccの変動によりスイッチング素子１０２のＰＷＭ制御を行ない、出力電圧Ｖout が所定値となるようにスイッチング素子１０２を制御し続ける。
【００１７】
【発明が解決しようとする課題】
前記従来のスイッチング電源装置は、図１０に示すタイミングチャートに示すように、負荷電流Ｉout が減少するような負荷変動時及び待機時等の無負荷時又は軽負荷時には、出力電圧Ｖout が所定値よりも大きくなる。この出力電圧Ｖout の上昇により、ＰＷＭ制御用比較器１１３の正相入力端子に入力される電圧Ｖａが上昇して三角波信号ＴＲＷとの電位差が小さくなる。その結果、スイッチング素子１０２のオン状態のパルス幅が小さくなって、スイッチング素子１０２に流れるドレイン電流ＩＤが減少する。
【００１８】
しかしながら、前記従来のスイッチング電源装置は、無負荷・軽負荷時であってもドレイン電流ＩＤは流れ続けており、ドレイン電流ＩＤを完全に止めることができない。従って、無負荷・軽負荷時でも、スイッチング素子１０２のスイッチング動作によってドレイン電流ＩＤによる電力損失が生じる。また、負荷が小さくなる程、スイッチング素子１０２のドレイン電流ＩＤの損失の割合が大きくなって電源効率が低下するので、電源の待機時の省電力化を図れないという問題がある。
【００１９】
本発明は、前記従来の問題を解決し、その目的は、待機時等の軽負荷時のスイッチング素子の電流損失を低減して消費電力を削減し、チョッパ方式のスイッチング電源における電源効率を向上できるようにすることにある。
【００２０】
【課題を解決しようとするための手段】
前記の目的を達成するため、本発明は、スイッチング電源装置を、出力電圧検出手段により検出され且つ制御手段に帰還して生成される該制御手段の電源電圧に基づいて、スイッチング手段に対するスイッチング信号の出力を停止する構成とする。
【００２１】
具体的に、本発明に係る第１のスイッチング電源装置は、出力電圧の負荷変動によりスイッチングパルスのデューティ比を変更するスイッチング電源装置を前提とし、第１の直流電圧を受けるスイッチング手段と、スイッチング手段からの出力信号を受け、第１の直流電圧を該第１の直流電圧の絶対値よりも小さい第２の直流電圧に変換して出力する電圧変換手段と、スイッチング手段の動作を制御する制御手段と、第２の直流電圧の電圧値を検出し、検出した検出信号を制御手段に帰還する出力電圧検出手段と、一方の電極が出力電圧検出手段の出力側に接続され、他方の電極がスイッチング手段の出力側に接続され、検出信号により制御手段の電源電圧を生成する電源電圧生成手段とを備え、制御手段は、スイッチング手段に印加するスイッチング信号を生成して出力する発振部と、電源電圧の値が基準値よりも大きい場合には、スイッチング手段へのスイッチング信号の出力を停止し、電源電圧の値が基準値よりも小さい場合には、スイッチング手段へのスイッチング信号の出力を開始する軽負荷検出部とを有している。
【００２２】
第１のスイッチング電源装置によると、軽負荷時に消費される電流が減少して装置の出力電圧である第２の直流電圧が上昇するような場合に、該第２の直流電圧の電圧値を検出する出力電圧検出手段から制御手段に帰還する電流量が増える。ここで、電源電圧の値が基準値よりも大きい場合にはスイッチング手段へのスイッチング信号の出力を停止し、電源電圧の値が基準値よりも小さい場合にはスイッチング手段へのスイッチング信号の出力を開始する軽負荷検出部を有しているため、制御手段の電源電圧が上昇すると、制御手段の軽負荷検出部がスイッチング素子のスイッチング動作を停止するので、スイッチング手段における損失が減り、軽負荷時の消費電力を削減できる。このため、スイッチングパルスのデューティ比を変更する構成の、いわゆる電圧モードのＰＷＭ制御方式のスイッチング電源装置における電源効率を向上することができる。
【００２３】
本発明に係る第２のスイッチング電源装置は、入力端子に第１の直流電圧を受けるスイッチング素子と、スイッチング素子からの出力信号を受け、第１の直流電圧を該第１の直流電圧の絶対値よりも小さい第２の直流電圧に変換して出力する電圧変換回路と、スイッチング素子の動作を制御する制御回路と、第２の直流電圧の電圧値を検出し、検出した検出信号を制御回路に帰還する出力電圧検出回路と、陽極が出力電圧検出回路の出力側に接続され、陰極がスイッチング素子の出力側に接続され、制御回路の電源電圧を生成する制御回路用電源コンデンサとを備え、制御回路は、スイッチング素子に印加するスイッチング信号を生成して出力する発振器と、発振器から出力されるパルス幅変調用信号と検出信号とを比較して、パルス幅決定信号を出力するパルス幅変調用比較器と、パルス幅決定信号に基づいてスイッチング信号のパルス幅を調整するスイッチング信号制御回路と、検出信号の電圧値が基準電圧値よりも大きい場合には、スイッチング信号制御回路に対してスイッチング素子へのスイッチング信号の出力を停止し、検出信号の電圧値が基準電圧値よりも小さい場合には、スイッチング信号制御回路に対してスイッチング信号の出力を開始する軽負荷検出回路とを有している。
【００２４】
第２のスイッチング電源装置によると、軽負荷時には消費される電流が減少して装置の出力電圧である第２の直流電圧が上昇するような場合に、該第２の直流電圧の電圧値を検出する出力電圧検出回路から制御回路に帰還する電流量が増える。このとき、制御回路の電源電圧が上昇して、検出信号の電圧値が基準電圧値よりも大きい場合には、スイッチング信号制御回路に対してスイッチング素子へのスイッチング信号の出力を停止するため、スイッチング素子における損失が減り、軽負荷時の消費電力を削減できる。このため、発振器から出力されるパルス幅変調用信号と出力帰還信号である検出信号とを比較してパルス幅が決定される、いわゆる電圧モードのＰＷＭ制御方式のスイッチング電源装置における電源効率を向上することができる。
【００２５】
第２のスイッチング電源装置において、基準電圧値が、スイッチング信号の出力を停止させる基準となる上限電圧値と、スイッチング信号の出力を開始させる基準となる上限電圧値よりも低い下限電圧値とに設定されていることが好ましい。このようにすると、例えば、スイッチング素子へのスイッチング信号の出力が停止されると、第２の直流電圧の値が低下して、逆に検出信号の電圧値も低下する。ここで、検出信号が上限電圧値以下となると、軽負荷検出回路は、直ちにスイッチング信号制御回路に対してスイッチング信号の出力を開始してしまうため、スイッチング信号の出力停止期間をほとんど設定できなくなるが、検出信号が上限電圧値よりも低い下限電圧値よりも小さくなるまでの時間差であるヒステリシス特性を付与することにより、スイッチング信号の出力停止期間を確実に設定することができる。
【００２６】
第２のスイッチング電源装置は、上限電圧値又は下限電圧値を可変に設定することにより検出電圧値を変更する検出電圧可変手段をさらに備えていることが好ましい。このようにすると、待機時の負荷電流値を最適化できるため、本装置を組み込むシステムの選択の自由度を増すことができる。
【００２７】
第２のスイッチング電源装置において、出力電圧検出回路が、スイッチング信号がオフ状態の場合に第２の直流電圧を検出することが好ましい。このようにすると、高速スイッチング周波数による制御が容易となり、出力電圧である第２の直流電圧を高精度に制御できるようになる。
【００２８】
第２のスイッチング電源装置において、出力電圧検出回路が、出力電圧設定素子とダイオードとの直列接続回路を含むことが好ましい。このようにすると、例えばツェナーダイオード等からなる出力電圧設定素子を交換するだけで、第２の直流電圧値の設定又は変更が容易となるため、リニアレギュレータのように使いやすく汎用的な電源装置を実現できる。
【００２９】
第２のスイッチング電源装置において、第２の直流電圧の極性が負極性であることが好ましい。このようにすると、負極性の制御電圧源を必要とするシステムに対しても容易に対応できるようになる。
【００３０】
第２のスイッチング電源装置において、第１の直流電圧の値がほぼ１００Ｖ以上であり、第２の直流電圧の値がほぼ２５Ｖ以下であることが好ましい。このようにすると、入力電圧である第１の直流電圧が商用交流電源が変換されて入力される場合に、低コスト化、小型化及び高性能化がより顕著となる。
【００３１】
第２のスイッチング電源装置において、スイッチング素子及び制御回路が、スイッチング素子の入力端子及び出力端子、並びに制御回路における制御回路用電源コンデンサの陽極側の入力端子が外部接続端子となるように一つのパッケージに収容されていることが好ましい。このようにすると、スイッチング素子及び制御回路を１つのパッケージとして扱えるため、電源装置本体の部品点数を削減できると共に、スイッチング電源装置のサイズを小型化できる。
【００３２】
第２のスイッチング電源装置において、スイッチング素子及び制御回路が、スイッチング素子の入力端子及び出力端子、並びに制御回路における制御回路用電源コンデンサの陽極側の入力端子が外部接続端子となるように一つの半導体基板上に集積化されて形成されていることが好ましい。このようにすると、スイッチング素子及び制御回路を１チップ化できるため、部品点数を大幅に削減できると共に、スイッチング電源装置のサイズを小型化できる。
【００３３】
本発明に係るスイッチング電源用半導体装置は、入力端子に第１の直流電圧を受けるスイッチング素子と、スイッチング素子からの出力信号を受け、第１の直流電圧を該第１の直流電圧の絶対値よりも小さい第２の直流電圧に変換して出力する電圧変換回路と、スイッチング素子の動作を制御する制御回路と、第２の直流電圧の電圧値を検出し、検出した信号を制御回路に帰還する出力電圧検出回路と、陽極が出力電圧検出回路の出力側に接続され、陰極がスイッチング素子の出力側に接続され、制御回路の電源電圧を生成する制御回路用電源コンデンサとを備えたスイッチング電源装置を制御するスイッチング電源用半導体装置を対象としており、スイッチング電源用半導体装置はスイッチング素子及び制御回路を含み、制御回路は、スイッチング素子に印加するスイッチング信号を生成して出力する発振器と、発振器から出力されるパルス幅変調用信号と検出信号とを比較して、パルス幅決定信号を出力するパルス幅変調用比較器と、パルス幅決定信号に基づいてスイッチング信号のパルス幅を調整するスイッチング信号制御回路と、検出信号の電圧値が基準電圧値よりも大きい場合には、スイッチング信号制御回路に対してスイッチング素子へのスイッチング信号の出力を停止し、検出信号の電圧値が基準電圧値よりも小さい場合には、スイッチング信号制御回路に対してスイッチング信号の出力を開始する軽負荷検出回路とを有している。
【００３４】
本発明のスイッチング電源用半導体装置によると、軽負荷時には消費される電流が減少して装置の出力電圧である第２の直流電圧が上昇するような場合に、該第２の直流電圧の電圧値を検出する出力電圧検出回路から制御回路に帰還する電流量が増える。このとき、制御回路の電源電圧が上昇して、検出信号の電圧値が基準電圧値よりも大きい場合には、スイッチング信号制御回路に対してスイッチング素子へのスイッチング信号の出力を停止するため、スイッチング素子における損失が減り、軽負荷時の消費電力を削減できる。このため、発振器から出力されるパルス幅変調用信号と出力帰還信号である検出信号とを比較してパルス幅が決定される、いわゆる電圧モードのＰＷＭ制御方式のスイッチング電源装置に用いる半導体装置の電源効率を向上することができる。
【００３５】
本発明のスイッチング電源用半導体装置において、基準電圧値が、スイッチング信号の出力を停止させる基準となる上限電圧値と、スイッチング信号の出力を開始させる基準となる上限電圧値よりも低い下限電圧値とに設定されていることが好ましい。
【００３６】
本発明のスイッチング電源用半導体装置は、上限電圧値又は下限電圧値を可変に設定することにより検出電圧値を変更する検出電圧可変手段をさらに備えていることが好ましい。
【００３７】
本発明のスイッチング電源用半導体装置において、出力電圧検出回路が、スイッチング信号がオフ状態の場合に第２の直流電圧を検出することが好ましい。
【００３８】
本発明のスイッチング電源用半導体装置において、出力電圧検出回路が出力電圧設定素子とダイオードとの直列接続回路を含むことが好ましい。
【００３９】
本発明のスイッチング電源用半導体装置において、第２の直流電圧の極性が負極性であることが好ましい。
【００４０】
本発明のスイッチング電源用半導体装置において、第１の直流電圧の値がほぼ１００Ｖ以上であり、第２の直流電圧の値がほぼ２５Ｖ以下であることが好ましい。
【００４１】
本発明のスイッチング電源用半導体装置において、スイッチング素子及び制御回路が、スイッチング素子の入力端子及び出力端子、並びに制御回路における制御回路用電源コンデンサの陽極側の入力端子が外部接続端子となるように一つのパッケージに収容されていることが好ましい。このようにすると、スイッチング素子及び制御回路を１つのパッケージとして扱えるため、半導体装置本体の部品点数を削減できると共に、スイッチング電源装置全体のサイズを小型化できる。
【００４２】
本発明のスイッチング電源用半導体装置において、スイッチング素子及び制御回路が、スイッチング素子の入力端子及び出力端子、並びに制御回路における制御回路用電源コンデンサの陽極側の入力端子が外部接続端子となるように一つの半導体基板上に集積化されて形成されていることが好ましい。
【００４３】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００４４】
図１は第１の実施形態に係る降圧型チョッパ方式のスイッチング電源装置の概略的な回路構成を示している。図１に示すように、本実施形態に係るスイッチング電源装置は、入力端子１１に印加され、例えば商用交流電源の交流電圧が整流されてなる正極性の第１の直流電圧をＮ型ＭＯＳＦＥＴからなるスイッチング素子１２及び電圧変換回路１３により所定の電圧値の第２の直流電圧にまで降圧して出力端子１４に出力する降圧型チョッパ方式のスイッチング電源装置である。
【００４５】
入力端子１１には、陽極が入力端子１１と接続され、陰極が接地された入力コンデンサ１５が設けられている。
【００４６】
さらに、本実施形態に係るスイッチング電源装置は、陰極がスイッチング素子１２のソース端子Ｔｓと接続され、陽極が制御回路１６の入力端子である制御端子Ｔｃと接続された制御回路用電源コンデンサ１７と、入力側が出力端子１４と接続され、出力側が制御端子Ｔｃと接続された出力電圧検出回路１８とを備えている。
【００４７】
ここで、制御回路１６は、制御回路用電源コンデンサ１７が生成する電源電圧Ｖccによって駆動され、スイッチング素子１２は、制御回路１６から出力される制御信号により制御される。
【００４８】
また、本スイッチング電源装置は、スイッチング素子１２と制御回路１６とが一体化可能な構成、例えば、１つのパッケージに収容したり、半導体基板上にモノリシックに形成したりできる構成であることをも特徴としている。図１に符号１９として破線で囲まれた領域が一体に形成することが可能な一体化形成領域であって、該一体化形成領域１９の端部には、スイッチング素子１２のドレインと接続されるドレイン端子ＴD と、スイッチング素子１２のソースと接続されるソース端子Ｔｓと、制御回路用電源コンデンサ１７の陽極と接続される制御端子Ｔｃとの少なくとも３つの外部接続端子となる入出力端子が設けられている。
【００４９】
なお、１つのパッケージに収容する場合には、スイッチング素子１２と制御回路１６とは、必ずしも１つの半導体基板上に形成されていなくてもよく、それぞれ別の基板上に形成されていてもよい。
【００５０】
電圧変換回路１３は、陽極が接地され、陰極がソース端子Ｔｓと接続されたダイオード１３１と、該ダイオード１３１の陰極と出力端子１４との間に直列に接続されたコイル１３２と、陰極が接地され、陽極がコイル１３２の出力側と接続されたコンデンサ１３３とから構成されている。
【００５１】
出力電圧検出回路１８は、陰極が出力端子１４と接続された出力電圧設定素子としてのツェナーダイオード１８１、及び陰極が制御端子Ｔｃと接続されたスイッチングダイオード１８２が直列に接続されて構成されている。この構成により、制御回路用電源コンデンサ１７の両端子間の電圧は、出力電圧検出回路１８から供給される負荷電流によって変動して、出力端子１４の負荷状態が反映されることになる。また、出力電圧検出回路１８を、スイッチングダイオード１８２と、ツェナーダイオード１８１や抵抗器のような電圧降下型素子とを組み合わせた直列接続回路として構成することにより、電圧降下型素子を交換するだけで、出力電圧の設定及び変更が容易となり、リニアレギュレータのような使いやすさを実現できる。
【００５２】
制御回路１６は、スイッチング素子１２のスイッチング周波数、例えば１００ｋＨｚ程度のスイッチング周波数を持つクロック信号ＣＬＫと、スイッチング素子１２の最大デューティサイクルを決定する最大デューティサイクル信号ＭＤＣと、スイッチング素子１２に印加するスイッチングパルスのＰＷＭ制御を行なうための三角波信号ＴＲＷとをそれぞれ生成して出力する発振器２１と、制御端子Ｔｃに印加される電源電圧Ｖccを抵抗を介して降下させ、降下させた電圧が基準電圧Ｖco以上となるとＰＷＭ制御用電流Ｉccを生成して出力するシャントレギュレータ２２とを有している。
【００５３】
また、制御回路１６は、一端がソース端子Ｔｓと接続され、他端がシャントレギュレータ２２の出力側と接続された抵抗器２３と、ＰＷＭ制御用電流Ｉccにより抵抗器２３の他端部に生じる負荷検出電圧Ｖａを正相入力端子に受け、三角波信号ＴＲＷを逆相入力端子に受け、スイッチングパルスのパルス幅を決定するためのパルス幅決定信号を出力するパルス幅変調用（ＰＷＭ制御用）比較器２４と、パルス幅決定信号に基づいてスイッチング信号の制御電圧を調整するスイッチング信号制御回路２５と、負荷検出電圧Ｖａが上限電圧値Ｖa01 よりも大きい場合にはスイッチング信号制御回路２５に対してスイッチング素子１２へのスイッチング信号の出力を停止し、負荷検出電圧Ｖａが下限電圧値Ｖa02 よりも小さい場合にはスイッチング信号制御回路２５に対してスイッチング信号の出力を開始する軽負荷検出回路４０とを有している。
【００５４】
さらに、制御回路１６は、ドレイン端子ＶD と制御端子Ｖｃとの間に接続され制御回路１６に対して起動用の電流を供給する内部回路電流供給回路２９と、該内部回路電流供給回路２９の出力側とスイッチを介して接続され、制御回路１６の起動又は停止時にスイッチング信号制御回路２５の動作を制御する起動・停止回路３０と、ドレイン端子ＴD のドレイン電流ＶＤを検出するドレイン電流検出回路３１と、パルス幅変調用比較器２４とスイッチング信号制御回路２５との間に設けられ、一方の入力端子にパルス幅決定信号を受け、他方の入力端子にドレイン電流検出回路３１からの出力信号を受けるＯＲ回路３２とを有している。
【００５５】
スイッチング信号制御回路２５は、セット端子Ｓに軽負荷検出回路４０の出力信号を受け、リセット端子ＲにＯＲ回路３２の出力信号を受けるＲＳフリップフロップ回路２６と、第１の入力端子に起動・停止回路３０の出力信号を受け、第２の入力端子に発振器２１からの最大デューティサイクル信号ＭＤＣを受け、第３の入力端子にＲＳフリップフロップ回路２６の正相出力端子Ｑからの出力信号を受けるＮＡＮＤ回路２７と、ＮＡＮＤ回路２７の出力信号を受け、受けた出力信号を反転増幅してなる制御信号を出力するインバータからなるゲートドライバ２８とから構成されている。
【００５６】
軽負荷検出回路４０は、正相入力端子に軽負荷検出基準電圧Ｖa0を受け、逆相入力端子に負荷検出電圧Ｖａを受け、受けた負荷検出電圧Ｖａが軽負荷検出基準電圧Ｖa0と等しいかこれを超える場合にローレベルの比較結果信号を出力し、受けた負荷検出電圧Ｖａが軽負荷検出基準電圧Ｖa0よりも小さい場合にハイレベルの比較結果信号を出力する軽負荷検出用比較器４１と、一方の入力端子に負荷検出用比較器４１からの比較結果信号を受け、他方の入力端子に発振器２１からのクロック信号ＣＬＫを受けるＡＮＤ回路４２とから構成されている。
【００５７】
これにより、軽負荷検出用比較器４１は、負荷検出電圧Ｖａが軽負荷検出基準電圧Ｖa0と等しいかこれを超える場合にはローレベルの比較結果信号を出力するため、ゲートドライバ２８がスイッチング素子１２に対するスイッチングパルスの出力を停止する。逆に、軽負荷検出用比較器４１は、負荷検出電圧Ｖａが軽負荷検出基準電圧Ｖa0よりも小さい場合にはハイレベルの比較結果信号を出力するため、ゲートドライバ２８がスイッチング素子１２に対するスイッチングパルスの出力を開始する。
【００５８】
ここで、軽負荷検出用比較器４１の軽負荷検出基準電圧Ｖa0の電圧値は、軽負荷検出用比較器４１からの比較結果信号Ｖｂがハイレベルからローレベルに遷移する際に、上限電圧値Ｖa01 から下限電圧値Ｖa02 に設定され、逆に、比較結果信号Ｖｂがローレベルからハイレベルに遷移する際に、下限電圧値Ｖa02 から上限電圧値Ｖa01 に再設定されることが好ましい。このようにすると、負荷検出電圧Ｖａの値が軽負荷検出基準電圧Ｖa0の値を超える期間を延長できるため、ゲートドライバ２８からの制御信号の出力停止期間を確実に設定することができる。
【００５９】
また、ドレイン検出回路３１は、ドレイン電流ＩＤが所定値を超える場合に、スイッチング信号制御回路２５のＲＳフリップフロップ回路２６にリセット信号を送出してスイッチング素子１２のスイッチング動作を停止させる保護回路である。
【００６０】
このように、本実施形態に係るスイッチング電源装置は、三角波信号ＴＲＷの電圧値と負荷検出電圧Ｖａの値と比較することにより、スイッチングパルスのデューティ比が変更される、いわゆる電圧モードのＰＷＭ制御方式を採る。
【００６１】
本スイッチング電源装置は、入力電圧Ｖin及び出力電圧Ｖout の電圧値に規制はないが、一例として、入力電圧Ｖinの値を、例えば商用電源の１００Ｖ〜２００Ｖ程度とし、出力電圧Ｖout の値を２５Ｖ程度とすれば、一体化形成領域１９を１つのパッケージに収容したり、さらには１チップ化することによりスイッチング電源装置の部品点数を大幅に削減でき、スイッチング電源装置本体のサイズをも小さくできるので、より小型化、高性能化及び低価格化を実現できる。
【００６２】
また、スイッチング素子１２にＮ型ＭＯＳＦＥＴを用いたが、代わりにＮＰＮ型バイポーラトランジスタを用いてもよい。
【００６３】
以下、前記のように構成されたスイッチング電源装置の動作について図面を参照しながら説明する。
【００６４】
図２は本実施形態に係るスイッチング電源装置の動作タイミングを表わしている。まず、制御回路１６が起動するまでの間は、起動・停止回路３０が内部回路電流供給回路２９と制御回路用電源コンデンサ１７の陽極とを接続するようにスイッチを閉じている。
【００６５】
次に、入力端子１１に入力電圧Ｖinが印加されると、内部回路電流供給回路２９から制御回路用電源コンデンサ１７の陽極に電流が流れ込み、制御回路１６の電源電圧Ｖccが上昇する。この電源電圧Ｖccが制御回路１６の起動電圧以上となると、シャントレギュレータ２２が導通して制御回路１６が動作可能となるので、起動・停止回路３０は、スイッチを開けて、内部回路電流供給回路２９と制御回路用電源コンデンサ１７との間の接続を切断する。
【００６６】
次に、図２に示すように、例えば、待機時のように負荷電流Ｉout が減少する負荷変動が生じると、負荷に対する電力供給が過剰となって、出力電圧Ｖout の電圧値は若干上昇する。この出力電圧Ｖout の上昇により、出力電圧検出回路１６から制御回路用電源コンデンサ１７の陽極に電流が供給されて、電源電圧Ｖccも上昇する。上昇した電源電圧Ｖccの値がシャントレギュレータ２２の基準電圧Ｖcoにより決定される電圧値以上になると、シャントレギュレータ２２を介して抵抗器２３にＰＷＭ制御用電流Ｉccが流れる。
【００６７】
このＰＷＭ制御用電流Ｉccにより、軽負荷検出電圧Ｖａが上昇するため、上昇した軽負荷検出電圧Ｖａを正相入力端子に受け、三角波信号ＴＲＷを逆相入力端子に受けるパルス幅変調用比較器２４からは、ハイレベルのパルス幅決定信号が出力される期間が長くなる。その結果、ＲＳフリップフロップ回路２６はリセット端子Ｒにハイレベルのパルス幅決定信号、すなわちリセット信号を受ける期間が長くなる。これにより、図２の負荷変動時に示すように、ドレイン電流ＶＤが入力電圧Ｖinとなる期間が次第に長くなり、また、ドレイン電流ＩＤが流れる期間が次第に短くなって、スイッチング素子１２のオフ状態が次第に長くなるようなＰＷＭ制御が機能する。
【００６８】
さらに、負荷検出電圧Ｖａが上昇し、軽負荷検出用比較器４１における軽負荷検出基準電圧Ｖa0のうちの上限基準電圧値Ｖa01 以上になると軽負荷検出状態となり、軽負荷検出用比較器４１から出力される比較結果信号Ｖｂがハイレベルからローレベルに遷移する。これにより、ＡＮＤ回路４２の出力信号はローレベルに変化するため、スイッチング素子１２のスイッチング動作が停止する。
【００６９】
このとき、軽負荷検出用比較器４１の軽負荷検出基準電圧Ｖa0の電圧値は上限電圧値Ｖa01 から下限電圧値Ｖa02 に設定される。
【００７０】
次に、図２の無負荷・軽負荷時に示すように、スイッチング素子１２によるスイッチング動作が停止して、スイッチング素子１２がオフ状態になると、該スイッチング素子１２にはドレイン電流ＩＤが流れなくなる。その結果、電圧変換回路１３のコイル１３２への電力供給が行なわれなくなるため、出力端子１４への電力供給はコンデンサ１３３からのみとなり、出力電圧Ｖout が徐々に低下する。これにより、制御回路１６の電源電圧Ｖccも徐々に低下するため、負荷検出電圧Ｖａも徐々に低下する。
【００７１】
このとき、負荷検出電圧Ｖａは徐々に低下するが、スイッチング素子１２によるスイッチング動作が直ちに再開されることがないように、軽負荷検出用比較器４１の軽負荷検出基準電圧Ｖa0の電圧値を上限電圧値Ｖao1 よりも低い下限電圧値Ｖa02 に設定することにより、ヒステリシス特性を与えている。
【００７２】
さらに出力電圧Ｖout が低下して、負荷検出電圧Ｖａが下限電圧値Ｖa02 以下となると、軽負荷検出用比較器４１の比較結果信号Ｖｂがローレベルからハイレベルに遷移することにより、スイッチング素子１２のスイッチング動作が再開される。このとき、軽負荷検出用比較器４１における軽負荷検出基準電圧Ｖa0の電圧値は下限電圧値Ｖa02 から上限電圧値Ｖa01 に再設定される。
【００７３】
次に、スイッチング素子１２によるスイッチング動作が再開されると、スイッチング素子１２に流れる電流が軽負荷検出時の電流値よりも大きくなっているため、出力端子１４への電力供給が過剰となるので、出力電圧Ｖout が再び上昇し、負荷検出電圧Ｖａも上昇する。その結果、負荷検出電圧Ｖａが軽負荷検出基準電圧Ｖa0の上限電圧値Ｖa01 以上となり、軽負荷状態が検出されると、スイッチング素子１２のスイッチング動作が停止する。
【００７４】
このように、軽負荷検出用比較器４１の軽負荷検出基準電圧Ｖa0が軽負荷状態を検出している間は、負荷検出電圧Ｖａが、上限電圧値Ｖa01 ではこの上方に超える度に下限電圧値Ｖa02 に設定し、また、下限電圧値Ｖa02 ではこの下方に超える度に上限電圧値Ｖa01 に設定し直すため、軽負荷を検出している間は、スイッチング素子１２をオンオフ動作させるスイッチング制御は、スイッチング信号の出力の停止と再開とが交互に繰り返される間欠発振状態となる。
【００７５】
ここで、間欠発振状態とは、スイッチング素子１２のゲートにスイッチングパルスが印加されている状態と印加されていない状態とが交互に現われる状態をいう。出力端子１４に印加される出力電圧Ｖout は、間欠発振状態におけるスイッチングパルスの停止期間中に徐々に低下するが、この低下する度合いは出力端子１４からの負荷電流Ｉout に依存する。すなわち、出力端子１４の負荷電流Ｉout が小さくなる程、出力電圧Ｖout の低下が緩やかになる。
【００７６】
また、間欠発振状態におけるスイッチング停止期間は、負荷電流Ｉout が小さくなる程長くなる。すなわち、軽負荷となる程、スイッチング素子１２のスイッチング動作が減少することになる。
【００７７】
以上説明したように、第１の実施形態によると、電圧モードのＰＷＭ制御方式のスイッチング電源装置において、低消費電力及び高電源効率を実現できる。
【００７８】
（第１の実施形態の一変形例）
以下、本発明の第１の実施形態の一変形例について図面を参照しながら説明する。
【００７９】
図３は第１の実施形態の一変形例に係る降圧型チョッパ方式のスイッチング電源装置の概略的な回路構成を示している。図３において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００８０】
本変形例に係るスイッチング電源装置は、図３に示すように、軽負荷検出回路４０において、軽負荷検出用比較器４１からの比較結果信号Ｖｂを、発振器２１のクロック信号ＣＬＫとの論理和の演算を行なうＡＮＤ回路４２を介してＲＳフリップフロップ回路２６のセット端子Ｓに入力させるのではなく、ＮＡＮＤ回路２７に直接に入力させる構成とする。これにより、ＡＮＤ回路４２が不要となるので、さらに小型化を図ることができる。
【００８１】
スイッチング電源装置としての動作は、第１の実施形態と同様であって、軽負荷検出用比較器４１が、負荷検出電圧Ｖａによって出力端子１４の軽負荷状態を検出した際に、ハイレベルの比較結果信号Ｖｂをローレベルに遷移するため、ＮＡＮＤ回路２７の出力信号がハイレベルとなる。これにより、ゲートドライバ２８が出力する制御信号がローレベルとなるので、スイッチング素子１２のスイッチング動作が停止する。その結果、第１の実施形態と同様に、軽負荷状態を検出すると、スイッチング素子１２が、軽負荷検出用比較器４１に設定される軽負荷検出基準電圧Ｖa0の上限電圧値Ｖa01 と下限電圧値Ｖa02 との間で間欠発振状態となるので、低消費電力及び高電源効率を実現できる。
【００８２】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００８３】
図４は第２の実施形態に係る降圧型チョッパ方式のスイッチング電源装置の概略的な回路構成を示している。図４において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００８４】
図４に示すように、軽負荷検出回路４０には、軽負荷検出基準電圧Ｖa0を生成する基準電圧源４３が設けられ、軽負荷検出用比較器４１の正相入力端子は、基準電圧源４３と接続されている。
【００８５】
さらに、本スイッチング電源装置は、一端が一体化形成領域１９の端部に設けられた軽負荷検出電圧調整用端子ＴR を介して軽負荷検出用比較器４２の正相入力端子と接続され、他端がソース端子Ｔｓと接続された検出電圧可変手段としての軽負荷検出電圧調整用抵抗器５１を備えている。
【００８６】
このように、本実施形態によると、軽負荷検出基準電圧Ｖa0を可変に設定できる軽負荷検出電圧調整用抵抗器５１を有しているため、該軽負荷検出電圧調整用抵抗器５１の抵抗値を適当に調整することにより、待機時に必要とされる負荷に合わせて、スイッチング素子１２のスイッチング動作が停止及び再開する際の負荷電流Ｉout を最適に調整することができる。その結果、スイッチング素子１２及び制御回路１６が１チップ化されている場合であっても、軽負荷検出回路４０における軽負荷検出基準電圧Ｖa0の上限電圧値Ｖa01 又は下限電圧値Ｖa02 を電源装置の用途に応じて変更できるようになる。
【００８７】
なお、本実施形態においては、軽負荷検出電圧調整用抵抗器５１を一体化形成領域１９の外部に設けているが、該一体化形成領域１９の内部に設けても良い。また、軽負荷検出電圧調整用抵抗器５１を一体化形成領域１９に設けた場合には、抵抗値の調整はレーザトリミング法等のトリミング技術により行なえばよい。
【００８８】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００８９】
図５は第３の実施形態に係る降圧型チョッパ方式のスイッチング電源装置の概略的な回路構成を示している。図５において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００９０】
図５に示すように、本実施形態に係る制御回路１６は、シャントレギュレータ２２を構成するＰ型ＭＯＳＦＥＴのゲートにより電源電圧Ｖccの過電圧状態を検出する過電圧保護回路６１と、一体化形成領域１９（＝基板）の過熱状態を検出する過熱保護回路６２と、これらの出力信号をＯＲ回路６３を介してセット端子Ｓに受ける保護用ＲＳフリップフロップ回路６４と、再起動時のトリガ信号を保護用ＲＳフリップフロップ回路６４のリセット端子Ｒに出力する再起動トリガ回路６５とを備え、保護用ＲＳフリップフロップ回路６４の出力信号は、スイッチング信号制御回路２５のＮＡＮＤ回路２７に入力される。
【００９１】
このように、本実施形態に係るスイッチング電源装置は、制御回路１６の過電圧状態及び過熱状態を検出した場合に、過電圧保護回路６１又は過熱保護回路６２によってスイッチング信号制御回路２５のスイッチング素子１２に対するスイッチング動作を停止させることができると共に、再起動トリガ回路６５によってスイッチング動作を再開させることができる。
【００９２】
従って、第１の実施形態と同様に、スイッチング電源の高効率化と装置の小型化を図りながら、本スイッチング電源装置及び本スイッチング電源装置を組み込む電子機器の保護をも確実に行なえるようになる。
【００９３】
なお、第３の実施形態においても、第２の実施形態に係る基準電圧源４３及び軽負荷検出電圧調整用抵抗器５１を設けてもよい。
【００９４】
（第３の実施形態の一変形例）
以下、本発明の第３の実施形態の一変形例について図面を参照しながら説明する。
【００９５】
図６は第３の実施形態の一変形例に係る降圧型チョッパ方式のスイッチング電源装置の概略的な回路構成を示している。図６において、図５に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００９６】
本変形例に係るスイッチング電源装置は、図６に示すように、軽負荷検出回路４０において、軽負荷検出用比較器４１からの比較結果信号Ｖｂを、発振器２１のクロック信号ＣＬＫとの論理和の演算を行なうＡＮＤ回路４２を介してＲＳフリップフロップ回路２６のセット端子Ｓに入力させるのではなく、直接にＮＡＮＤ回路２７に入力させる構成とする。これにより、ＡＮＤ回路４２が不要となるので、さらに小型化を図ることができる。
【００９７】
このように、確実な保護機能を有しながら、小型化、低消費電力及び高電源効率を実現できる。
【００９８】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【００９９】
図７は第４の実施形態に係る降圧型チョッパ方式のスイッチング電源装置の概略的な回路構成を示している。図７において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１００】
図５に示すように、第４の実施形態に係るスイッチング電源装置は、電圧変換回路１３Ａの構成が図１のスイッチング電源装置における電圧変換回路１３の構成と異なっている。
【０１０１】
すなわち、電圧変換回路１３Ａは、ダイオード１３１がソース端子Ｔｓと出力端子１４との間で且つその陰極がソース端子Ｔｓと接続されるように直列に接続され、コイル１３２がコンデンサ１３３と並列で且つダイオード１３１の陰極と接続されている。
【０１０２】
このような電圧変換回路１３Ａの構成を採ることにより、入力端子１１の極性を変えることなく、出力端子１４の極性を負極性とすることができるため、負極性の制御電圧源（降圧電源）を必要とするシステムにおいても、スイッチング素子１２及び制御回路１６を有する一体化形成領域１９上の各回路の構成を変えることなく、負極性電圧源を実現できる。
【０１０３】
なお、第４の実施形態においても、第２の実施形態に係る基準電圧源４３及び軽負荷検出電圧調整用抵抗器５１を設けても良い。
【０１０４】
また、第３の実施形態に示した過電圧保護回路６１、過熱保護回路６２、ＯＲ回路６３、保護用ＲＳフリップフロップ回路６４及び再起動トリガ回路６５を設けても良い。
【０１０５】
（第４の実施形態の一変形例）
以下、本発明の第４の実施形態の一変形例について図面を参照しながら説明する。
【０１０６】
図８は第４の実施形態の一変形例に係る降圧型チョッパ方式のスイッチング電源装置の概略的な回路構成を示している。図８において、図７に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１０７】
本変形例に係るスイッチング電源装置は、図８に示すように、軽負荷検出回路４０において、軽負荷検出用比較器４１からの比較結果信号Ｖｂを、発振器２１のクロック信号ＣＬＫとの論理和の演算を行なうＡＮＤ回路４２を介してＲＳフリップフロップ回路２６のセット端子Ｓに入力させるのではなく、直接にＮＡＮＤ回路２７に入力させる構成とする。これにより、ＡＮＤ回路４２が不要となるので、さらに小型化を図ることができる。
【０１０８】
このように、小型化、低消費電力及び高電源効率を達成できる負極性電圧源を、正極性の制御回路１６の回路構成を変更することなく実現することができる。
【０１０９】
なお、各実施形態及びその変形例において、スイッチング電源装置は、出力端子１４からの出力電力の反射がない非連続モードとして説明したが、出力電力の反射が存在する連続モードにおいても同様の効果を得ることができる。
【０１１０】
【発明の効果】
本発明に係るスイッチング電源装置によると、制御回路の電源電圧の値が基準値よりも大きい場合には発振部に対してスイッチング信号の出力を停止し、電源電圧の値が基準値よりも小さい場合には発振部に対してスイッチング信号の出力を開始する軽負荷検出部を有しているため、制御手段の電源電圧が上昇すると、制御手段の軽負荷検出部がスイッチング素子のスイッチング動作を停止するので、スイッチング手段における損失が減り、軽負荷時の消費電力を削減できると共に、電力効率を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る降圧型チョッパ方式のスイッチング電源装置を示す概略的な回路図である。
【図２】本発明の第１の実施形態に係る降圧型チョッパ方式のスイッチング電源装置の動作状態を示すタイミングチャートである。
【図３】本発明の第１の実施形態の一変形例に係る降圧型チョッパ方式のスイッチング電源装置を示す概略的な回路図である。
【図４】本発明の第２の実施形態に係る降圧型チョッパ方式のスイッチング電源装置を示す概略的な回路図である。
【図５】本発明の第３の実施形態に係る降圧型チョッパ方式のスイッチング電源装置を示す概略的な回路図である。
【図６】本発明の第３の実施形態の一変形例に係る降圧型チョッパ方式のスイッチング電源装置を示す概略的な回路図である。
【図７】本発明の第４の実施形態に係る降圧型チョッパ方式のスイッチング電源装置を示す概略的な回路図である。
【図８】本発明の第４の実施形態の一変形例に係る降圧型チョッパ方式のスイッチング電源装置を示す概略的な回路図である。
【図９】従来の降圧型チョッパ方式のスイッチング電源装置を示す概略的な回路図である。
【図１０】従来の降圧型チョッパ方式のスイッチング電源装置の動作状態を示すタイミングチャートである。
【符号の説明】
１１    入力端子
１２    スイッチング素子（スイッチング手段）
１３    電圧変換回路（電圧変換手段）
１３Ａ  電圧変換回路（電圧変換手段）
１３１  ダイオード
１３２  コイル
１３３  コンデンサ
１４    出力端子
１５    入力コンデンサ
１６    制御回路（制御手段）
１７    制御回路用電源コンデンサ（電源電圧生成手段）
１８    出力電圧検出回路（出力電圧検出手段）
１８１  ツェナーダイオード（出力電圧設定素子）
１８２  スイッチングダイオード
１９    一体化形成領域
２１    発振器（発振部）
２２    シャントレギュレータ
２３    抵抗器
２４    パルス幅変調用比較器
２５    スイッチング信号制御回路
２６    ＲＳフリップフロップ回路
２７    ＮＡＮＤ回路
２８    ゲートドライバ
２９    内部回路電流供給回路
３０    起動・停止回路
４０    軽負荷検出回路（軽負荷検出部）
４１    軽負荷検出用比較器
４２    ＡＮＤ回路
４３    基準電圧源
５１    軽負荷検出電圧調整用抵抗器（検出電圧可変手段）
６１    過電圧保護回路
６２    過熱保護回路
６３    ＯＲ回路
６４    保護用ＲＳフリップフロップ回路
６５    再起動トリガ回路
Ｔｓ    ソース端子
ＴD     ドレイン端子
Ｔｃ    制御端子
ＴR     軽負荷検出電圧調整用端子
【図１】
0003647728.tif 000002
【図２】
0003647728.tif 000003
【図３】
0003647728.tif 000004
【図４】
0003647728.tif 000005
【図５】
0003647728.tif 000006
【図６】
0003647728.tif 000007
【図７】
0003647728.tif 000008
【図８】
0003647728.tif 000009
【図９】
0003647728.tif 000010
【図１０】
0003647728.tif 000011