(57)【特許請求の範囲】
【請求項１】
半導体チップと、前記半導体チップの中央領域に設けられた端子と、実装基板に接続するためのボール状端子と、前記半導体チップ上の端子と前記ボール状端子とを接続するための配線層と、実装基板との間の熱応力を緩和するための緩衝層とを備える半導体装置において、
前記緩衝層は連続気泡構造体又は３次元的網目構造体からなる層を含むことを特徴とする半導体装置。
【請求項２】
半導体チップと、前記半導体チップに取付けられた放熱及び支持のための基板と、実装基板に接続するためのボール状端子と、前記半導体チップ上の端子と前記ボール状端子とを接続するための配線層と、実装基板との間の熱応力を緩和するための緩衝層とを備える半導体装置において、
前記配線層上に形成された前記緩衝層は、前記緩衝層上の前記基板と前記配線層とを接着し、連続気泡構造体又は３次元的網目構造体からなる層を含むことを特徴とする半導体装置。
【請求項３】
請求項１又は２記載の半導体装置において、前記緩衝層は連続気泡構造体又は３次元的網目構造体からなるコア層と前記コア層の両面に設けられた接着層とを備え、前記緩衝層全体に占める前記コア層の厚さ比率が０．２以上であることを特徴とする半導体装置。
【請求項４】
請求項１、２又は３記載の半導体装置において、前記連続気泡構造体又は３次元的網目構造体は繊維状化合物が３次元的に絡み合って形成された不織布であることを特徴とする半導体装置。
【請求項５】
導体層と、絶縁層と、応力緩衝接着層とを有する配線テープにおいて、前記応力緩衝接着層は連続気泡構造体又は３次元的網目構造体よりなる層を含むこと特徴とする配線テープ。
【請求項６】
導体層と、絶縁層と、応力緩衝接着層とを有する配線テープにおいて、前記応力緩衝接着層は連続気泡構造体又は３次元的網目構造体からなるコア層と前記コア層の両面に設けられた接着層とを備え、前記応力緩衝接着層全体に占める前記コア層の厚さ比率が０．２以上であることを特徴とする配線テープ。
【請求項７】
請求項５又は６記載の配線テープにおいて、前記連続気泡構造体又は３次元的網目構造体は繊維状化合物が３次元的に絡み合って形成された不織布であることを特徴とする配線テープ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高密度実装モジュールやマルチチップモジュール等に用いられる半導体装置及びその半導体装置を作製する際に用いられる配線テープに関するものである。
【０００２】
【従来の技術】
近年、電子デバイスの小型化、高性能化に伴い、その中に用いられる半導体装置も高集積度、高密度化、処理速度の高速化が要求されてきている。これに対応して半導体装置の実装方法も、実装密度を上げるためにピン挿入型から表面実装型へ移り、また多ピン化対応のためにＤＩＰ（dual inline package）からＱＦＰ（quad flat package）やＰＧＡ（pin grid array）などのパッケージが開発されている。
【０００３】
しかし、ＱＦＰはパッケージの周辺部のみに実装基板との接続リードが集中し、リード自体が細く変形し易いため、多ピン化が進むに従い実装が困難になりつつある。また、ＰＧＡは実装基板と接続するための端子が細長く、非常に密集しているため高速化が難しく、またピン挿入型であるため表面実装できず、高密度実装において不利である。
【０００４】
最近では、これらの課題を解決し高速化対応の半導体装置を実現するため、半導体チップと配線層の間に応力緩衝層を有し、配線層の実装基板面側にボール状の接続端子を有するＢＧＡ（ball grid array）パッケージも開発されている（米国特許第５１４８２６５号）。この構造を有するパッケージは、実装基板と接続するための端子がボール状はんだであることから、ＱＦＰのようなリードの変形がなく、実装面全体に端子が分散していることから端子間のピッチも大きくとれ、表面実装が容易である。また、ＰＧＡに比べ接続端子の長さが短いために、インダクタンス成分が小さく、信号速度が速くなり高速対応可能となる。
【０００５】
【発明が解決しようとする課題】
上記ＢＧＡパッケージの応力緩衝層には弾性体が用いられている。具体的には、ポリイミドなどの支持体上に形成された配線層上にシリコーン等の低弾性のエラストマを形成し、さらに半導体チップ、放熱及び半導体装置支持のための基板を搭載した構造をとる。この緩衝層形成方法としては、メタルマスクによる印刷法と、シート状のエラストマの貼付法がある。緩衝層形成を印刷法で行う場合、印刷、加熱硬化、接着材塗布、チップ貼付の４工程を必要とする。また硬化の際、熱硬化型シリコーンエラストマ材を用いると、揮発成分等による配線層や組立装置等の汚染が問題となる。その結果、半導体チップとリードとを接続する際に、両者の確実な電気的接続が不可能になる。シート状エラストマ貼付法では、実装リフロー時に吸湿した水蒸気による水蒸気爆発が発生し、パッケージの膨れや配線層の剥離が問題となる。
【０００６】
本発明は、前記の半導体パッケージ構造を有する半導体装置において、量産性が高く、実装リフロー時に不良の発生しにくい信頼性の高い半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明においては、半導体装置と実装基板との熱応力を緩和するための緩衝層として、コア層の両側に接着層を配した３層構造からなる接着シートを用いることによって前記目的を達成する。印刷法により応力緩衝層を形成する従来法がエラストマ形成からチップ貼付まで４工程を要したのに対し、本発明の接着シートを用いることで２工程に短縮できる。また、コア層として通気性を有する連続気泡構造体又は３次元網目構造体を採用することにより、実装リフロー時に発生する水蒸気圧がこのコア層を通して外部に解放されるため、配線層の膨れや剥離を防止することができる。
【０００８】
すなわち、本発明による半導体装置は、半導体チップと、実装基板に接続するためのボール状端子と、半導体チップ上の端子とボール状端子とを接続するための配線層と、実装基板との間の熱応力を緩和するための緩衝層とを備える半導体装置において、緩衝層は連続気泡構造体又は３次元的網目構造体からなる層を含むことを特徴とする。
【０００９】
また、本発明による半導体装置は、半導体チップと、半導体チップに取付けられた放熱及び支持のための基板と、実装基板に接続するためのボール状端子と、半導体チップ上の端子とボール状端子とを接続するための配線層と、実装基板との間の熱応力を緩和するための緩衝層とを備える半導体装置において、緩衝層は連続気泡構造体又は３次元的網目構造体からなる層を含むことを特徴とする。
【００１０】
前記緩衝層は、連続気泡構造体又は３次元的網目構造体からなるコア層と前記コア層の両面に設けられた接着層とを備え、緩衝層全体に占めるコア層の厚さ比率が０．２以上であることが好ましい。連続気泡構造体又は３次元的網目構造体は繊維状化合物が３次元的に絡み合って形成された不織布とすることができる。
半導体チップは、ロジック、メモリ、ゲートアレイ等、シリコンウエハ上に所定のプロセスにより形成された半導体回路を持つシリコンチップとすることができる。放熱及び半導体装置支持のための基板は銅、アルミ、鉄、ニッケル、タングステンなどの金属又はこれらを組み合わせた合金、又はアルミナ等のセラミック材料で構成される。その一方の面に、表面積を最大にし熱放散性を高めるためのフィン状の加工がなされていても良い。
【００１１】
本発明による配線テープは、導体層と、絶縁層と、応力緩衝接着層とを有する配線テープにおいて、応力緩衝接着層は連続気泡構造体又は３次元的網目構造体よりなる層を含むこと特徴とする。
また、本発明による配線テープは、導体層と、絶縁層と、応力緩衝接着層とを有する配線テープにおいて、応力緩衝接着層は連続気泡構造体又は３次元的網目構造体からなるコア層とコア層の両面に設けられた接着層とを備え、応力緩衝接着層全体に占めるコア層の厚さ比率が０．２以上であることを特徴とする。
【００１２】
前記連続気泡構造体又は３次元的網目構造体は繊維状化合物が３次元的に絡み合って形成された不織布とすることができる。
配線テープの絶縁層としては、ポリイミド等の耐熱性が高く機械的特性に優れたエンジニアリングプラスチックが好ましく、導体層は金、銅、アルミ又はそれらの最表面上に金メッキを施したものにパターニングして形成される。この配線テープは、電気的特性を考慮し、配線の他にグラウンド層や電源層を形成してもよい。
【００１３】
実装基板とそれに装着される半導体装置とを電気的接続するためのボール状端子は、加熱により溶融し、電気的に接続する導電体であり、具体的には錫、亜鉛、鉛を含む半田合金、銀、銅又は金あるいはそれらを金で被覆しボール状に形成したものであれば、加熱溶融あるいは加熱せずに接触、振動させることで半導体装置と実装基板とを電気的に接続することができる。上記以外に、モリブデン、ニッケル、銅、白金、チタンなどの１つあるいはこれらを２つ以上組み合わせた合金もしくは２つ以上の多重膜とした構造のボール状端子でもよい。
【００１４】
接着シートに用いられる接着層は、エポキシ、マレイミド、フェノール、シアネート、レゾール、ポリアミド、ポリイミド、ポリアミドイミド、ポリエステル、ポリオレフィン、ポリウレタン等の樹脂やこれらの混合物から構成される。上記以外にも加熱、乾燥、加圧、光照射等により接着力を発現するもの材料を用いることができる。また、接着層は上記化合物単体のほか、クロス状芯材等に含浸させ、シート状に形成されたものでもよい。
【００１５】
コア層は、ポリカーボネート、ポリエステル、ポリテトラフルオロエチレン、ポリエチレン、ポリプロピレン、ポリビニリデンフロリド、酢酸セルロース、ポリスルフォン、ポリアクリロニトリル、ポリアミド、ポリイミドなどの化合物を中性子を照射し薬品でエッチングするトラックエッチング法や、結晶性ポリマに熱をかけたり可塑材で可塑化したのち延伸する延伸法や、温度により溶解度の異なる溶媒を用いた溶融層分離法や、ポリマに無機塩やシリカ等を均一混合し成膜したのち無機塩やシリカのみを抽出する抽出法や、ポリマ、良溶媒、貧溶媒等を混合し成膜したのち良溶媒のみを乾燥させる層転移法などの方法により処理することで細孔が形成された３次元的網目構造を有する構造体がよい。不織布は、上記化合物を溶媒中で繊維状に重合させたものを漉いてシート状にしたものである。上記以外にも通気性を有する連続気泡体であれば本発明のコア層として用いることが出来る。
【００１６】
上記のコア層の両側に接着層を塗布又はシート状接着層を貼合わせることで、応力緩和機構を有する接着シートを得ることが出来る。コア層の厚さ比率と半導体装置実装時の信頼性との関係を調べた結果、接着シート全体の厚さに占めるコア層の厚さ比率は０．２以上であることが望ましいことが明らかとなった。
図１はコア層の接着シート全体に占める厚さ比率と実装リフロー時の不良率との関係を示すグラフであり、横軸はコア層１の厚さと接着層２の厚さを合わせた接着シートの全厚さｂに占めるコア層１の厚さａの比率（ａ／ｂ）を表し、縦軸は実装リフロー時の不良率を表す。コア層と接着層の割合を種々変えた全体の厚さｂが１００μｍ、１５０μｍ、２００μｍの各種接着シートを用いた半導体装置実装試験体を複数個用意し、リフロー試験を行った。リフロー試験は、温度８５℃、相対湿度８５％の環境中に１６８時間放置して吸湿させた各試験体を昇温速度５℃／秒で１６０℃まで昇温し、１６０℃に６０秒間保持したのち再び昇温速度５℃／秒で２４０℃まで昇温し、２４０℃に５秒間保持したのち降温させて行った。
【００１７】
図１より、コア層厚さ比率が０．２未満において急激に不良率が増加することが分かる。よって、本発明の応力緩衝機構を持つ接着層のコア層の厚さ比率を０．２以上にすることで、半導体装置の実装信頼性を飛躍的に向上させることが出来る。吸湿した半導体装置を実装リフロー時に加熱しても、このコア層の存在により水蒸気圧が解放されるため半導体装置の破壊が防止され、実装信頼性が向上する。
【００１８】
このように、本発明の特徴は半導体チップと配線層の間に、連続気泡構造又は３次元的網目構造を有するコア層（水蒸気圧を開放することのできるコア層）と接着層の３層構造からなる応力緩衝機構を持つ接着シートを設けることにある。更に、接着シートに占めるコア層の厚さ比率を０．２以上とすることにある。
本発明によると、半導体チップと配線層の間に半導体装置と実装基板との熱応力を緩和するための緩衝層を設けた半導体装置において、３次元的網目構造を有するコア層と接着層の３層構造からなる応力緩衝機構を持つ接着シートを用いることにより、製造工程を簡略化出来るため量産性が向上する。熱硬化型のシリコーン材料を用いないので、加熱硬化時に半導体チップが汚染されない。更に、３次元的網目構造を有するコア層により実装リフロー時の水蒸気圧が解放され、配線層の膨れや剥離が発生せず実装信頼性の高い半導体装置を実現できる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
〔実施例１〕
図２は本発明の一実施例による半導体装置を表し、図２（ａ）は断面模式図、図２（ｂ）は底面図である。この半導体装置を以下の工程に従って作製した。
エポキシ系接着剤の付いた幅３８ｍｍ、厚さ５０μｍの長尺状ポリイミドフィルム３（ユーピレックス：宇部興産製）にパンチング加工を施し、チップとの接続のための窓（１．５ｍｍ×８ｍｍ）を形成した。次いで、上記ポリイミドフィルムに厚さ１８μｍの電解銅箔を１５０℃のローラーで加熱圧着した。次いで、上記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、パターンを露光現像しエッチングマスクを形成した。次いで、４０℃の塩化鉄中で銅をエッチングし、レジストを剥離させ、銅配線を形成した。この配線部分を電気金メッキし、金メッキ配線４を形成した。
【００２０】
このパターンの形成された配線基板上に、延伸法により作製した１５０μｍの３次元網目構造を持つポリテトラフルオロエチレンのコア層１の両面に厚さ３０μｍになるようにポリエーテルアミドイミドワニス（ＨＭ−１：日立化成製）を塗布し、乾燥して、接着層２が形成された接着シートを作製した。この接着シートは、コア層に１０μｍ程度接着剤がしみこんでいる。この接着シートを金型にて所定の形状に打ち抜いた後、２５０℃で２秒間加熱圧着し緩衝層を形成した。
【００２１】
この接着シート上に位置合わせを行い、半導体チップ５を２５０℃２秒で貼付けた。次に、配線層から突き出たリード６を超音波をかけて半導体チップのアルミパッド上に接続した。接続端子部をシリコーン系封止材７（ＴＳＪ３１５０：東芝シリコーン製）で封止し、１５０℃４時間加熱硬化させた。配線層の半田ボール接続部にフラックスを塗布し、φ０．６ｍｍの共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０℃５秒のＩＲリフロー加熱により半田ボール接続端子８を形成した。
【００２２】
以上のプロセスで作製された半導体装置を、温度８５℃、相対湿度８５％の雰囲気中で４８時間吸湿させた後、図１のデータ取得時と同じく２４０℃５秒のリフロー試験を実施した。また、緩衝層形成からチップ貼付までに要する時間を測定した。更にリードを半導体チップに接合する際の接合不良率も評価した。結果を、下記の表１に示す。
〔実施例２〕
図３は、本発明の一実施例の半導体装置の断面模式図である。以下の工程に従って、この半導体装置を作製した。
【００２３】
エポキシ系接着剤の付いた幅３８ｍｍ、厚さ５０μｍの長尺状ポリイミドフィルム３（ユーピレックス：宇部興産製）にパンチング加工を施し、チップとの接続のための窓（１．５ｍｍ×８ｍｍ）を形成した。次いで、上記ポリイミドフィルムに厚さ１８μｍの電解銅箔を１５０℃のローラーで加熱圧着した。次いで、上記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、パターンを露光現像しエッチングマスクを形成した。次いで、４０℃の塩化鉄中で銅をエッチングし、レジストを剥離させ、銅配線を形成した。この配線部分を電気金メッキし、金メッキ配線４を形成した。
【００２４】
このパターンの形成された配線基板上に、層転移法により作製した３次元網目構造を持つポリイミドのコア層（厚さ１２０μｍ）１の両面に３０μｍずつメチルエチルケトン溶媒にエポキシ樹脂（ＹＸ−４０００：油化シェル製）を溶かし硬化剤（Ｈ−１：明和化成製）を加え微小フィラ（Ｒ９７４：日本アエロジル製）とニトリルブタジエンゴム（ＸＥＲ−９１：日本合成ゴム）と触媒（ＴＰＰ：和光純薬製）を配合したワニスを塗布して乾燥し、３０μｍのシートを作製後、ロールラミネータでコア層と貼り合わせて接着層２が形成された接着シートを、金型にて所定の形状に打ち抜いた後、１２０℃で２秒間加熱圧着し緩衝層を形成した。
【００２５】
この接着シート上に、位置合わせを行って、半導体チップ５を１２０℃２秒で貼付けた。次に配線層から突き出たリード６を超音波をかけて半導体チップのアルミパッド上に接続した。接続端子部をエポキシ系封止材７（ＲＣ０２１Ｃ：日立化成製）で封止し、８０℃３０分、１５０℃４時間加熱硬化させた。配線層の半田ボール接続部にフラックスを塗布し、φ０．６ｍｍの共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０℃５秒のＩＲリフロー加熱により半田ボール接続端子８を形成した。
【００２６】
以上のプロセスで作製された半導体装置を、温度８５℃、相対湿度８５％の雰囲気で４８時間吸湿させた後、２４０℃５秒のリフロー試験を実施した。また、緩衝層形成からチップ貼付までに要する時間を測定した。更に、リードを半導体チップに接合する際の接合不良率も評価した。結果を下記の表１に示す。
〔実施例３〕
図４は本発明の一実施例の半導体装置を表し、図４（ａ）は断面模式図、図４（ｂ）はその底面図である。以下の工程で、この半導体装置を作製した。
【００２７】
エポキシ系接着剤の付いた幅３８ｍｍ、厚さ５０μｍの長尺状ポリイミドフィルム３（ユーピレックス：宇部興産製）にパンチング加工を施し、チップとの接続のための窓（１．５ｍｍ×８ｍｍ）を４個形成した。次いで、上記ポリイミドフィルムに厚さ１８μｍの電解銅箔を１５０℃のローラーで加熱圧着した。次いで、上記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、パターンを露光現像しエッチングマスクを形成した。次いで、４０℃の塩化鉄中で銅をエッチングし、レジストを剥離させ、銅配線を形成した。この配線部分を電気金メッキし、金メッキ配線４を形成した。
【００２８】
このパターンの形成された配線基板上に、湿式法により作製したポリイミド不織布のコア層（厚さ５０μｍ）１の両面に３０μｍずつメチルエチルケトン溶媒にエポキシ樹脂（ＹＸ−４０００：油化シェル製）を溶かし硬化剤（Ｈ−１：明和化成製）を加え微小フィラ（Ｒ９７４：日本アエロジル製）とニトリルブタジエンゴム（ＸＥＲ−９１：日本合成ゴム）と触媒（ＴＰＰ：和光純薬製）を配合したワニスを塗布し乾燥して接着層２が形成された接着シートを、金型にて所定の形状に打ち抜いた後、１２０℃で２秒間加熱圧着し、緩衝層を形成した。
【００２９】
この接着シート上に、位置合わせを行って、半導体チップ５を１２０℃２秒で貼付けた。更に、半導体支持基板９も同様の条件で貼付けた。次に、配線層から突き出たリードを超音波をかけて半導体チップのアルミパッド上に接続した。接続端子部をシリコーン系封止材７（ＴＳＪ３１５０：東芝シリコーン製）で封止し、１５０℃４時間加熱硬化させた。配線層の半田ボール接続部にフラックスを塗布し、φ０．６ｍｍの共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０℃５秒のＩＲリフロー加熱により半田ボール接続端子８を形成した。
【００３０】
以上のプロセスで作製された半導体装置を、温度８５℃、相対湿度８５％の雰囲気で４８時間吸湿させた後、２４０℃５秒のリフロー試験を実施した。また、緩衝層形成からチップ貼付までに要する時間を測定した。更に、リードを半導体チップに接合する際の接合不良率も評価した。結果を下記の表１に示す。
〔実施例４〕
図５は、本発明の一実施例の半導体装置の断面模式図である。以下の工程で、この半導体装置を作製した。
【００３１】
エポキシ系接着剤の付いた幅３８ｍｍ、厚さ５０μｍの長尺状ポリイミドフィルム３（ユーピレックス：宇部興産製）にパンチング加工を施し、チップとの接続のための窓（１．５ｍｍ×８ｍｍ）を４個形成した。次いで、上記ポリイミドフィルムに厚さ１８μｍの電解銅箔を１５０℃のローラーで加熱圧着した。次いで、上記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、パターンを露光現像してエッチングマスクを形成した。次いで、４０℃の塩化鉄中で銅をエッチングし、レジストを剥離させ、銅配線を形成した。この配線部分を電気金メッキし、金メッキ配線４を形成した。
【００３２】
このパターンの形成された配線基板上に、延伸法により作製した３次元網目構造を持つポリテトラフルオロエチレンのコア層（厚さ１００μｍ）１の両面にコア層と同様の方法で作製した３次元網目構造をもつ３０μｍポリテトラフルオロエチレンにメチルエチルケトン溶媒にエポキシ樹脂（ＹＸ−４０００：油化シェル製）を溶かし、硬化剤（Ｈ−１：明和化成製）を加え、触媒（ＴＰＰ：和光純薬製）を配合したワニスを含浸させ乾燥して作成した接着層をコア材にロールラミネータにより貼り合わせ接着層２が形成された接着シートを、金型にて所定の形状に打ち抜いた後、１２０℃で２秒間加熱圧着し、緩衝層を形成した。
【００３３】
この接着シート上に、位置合わせを行って、半導体チップ５を１２０℃２秒で貼付けた。更に、半導体支持基板９も同様の条件で貼付けた。次に、配線層から突き出たリード６を超音波をかけて半導体チップのアルミパッド上に接続した。接続端子部をエポキシ系封止材７（ＲＣ０２１Ｃ：日立化成製）で封止し、８０℃３０分、１５０℃４時間加熱硬化させた。配線層の半田ボール接続部にフラックスを塗布し、φ０．６ｍｍの共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０℃５秒のＩＲリフロー加熱により半田ボール接続端子８を形成した。
【００３４】
以上のプロセスで作製された半導体装置を、温度８５℃、相対湿度８５％の雰囲気中で４８時間吸湿させた後、２４０℃５秒のリフロー試験を実施した。また、緩衝層形成からチップ貼付までに要する時間を測定した。更に、リードを半導体チップに接合する際の接合不良率も評価した。結果を下記の表１に示す。
〔実施例５〕
以下の工程により本発明の配線テープを作製した。図６に、その工程略図を示す。
【００３５】
ａ．エポキシ系接着剤の付いた幅３８ｍｍ、厚さ５０μｍの長尺状ポリイミドフィルム３（ユーピレックス：宇部興産製）にパンチング加工を施し、半導体チップとの接続のための窓を形成した。
ｂ．上記ポリイミドフィルム３に、厚さ１８μｍの電解銅箔１０を１５０℃のローラーで加熱圧着した。
【００３６】
ｃ〜ｄ．上記圧延銅箔上に感光性レジスト１１（Ｐ−ＲＳ３００Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、パターンを露光現像し、エッチングマスクを形成した。
ｅ．４０℃の塩化鉄中で銅をエッチングし、レジストを剥離させ、銅配線を形成し、この銅配線最表面上に電気金メッキし、金メッキ配線４を形成した。
【００３７】
ｆ．このパターンの形成された配線テープ１２を位置合わせした後、２５０℃に加熱されたステージ１７上に固定し、延伸法により作製した１５０μｍのポリテトラフルオロエチレンの樹脂繊維状クロスにポリエーテルアミドイミドワニス（ＨＭ−１：日立化成製）を含浸乾燥して形成された長尺状応力緩衝接着フィルム１３を、金型１４〜１５にて所定の形状に打ち抜き、１秒間加熱圧着し、応力緩衝接着層１６を形成した。
〔比較例１〕
厚さ１５０μｍのポリイミドフィルムのコア層の両面に、実施例１と同様の接着層（厚さ３０μｍ）を有する応力緩衝層を用い、実施例１と同じ方法で半導体装置を作製した。この半導体装置を、温度８５℃、相対湿度８５％の雰囲気中で４８時間吸湿させた後、２４０℃５秒のリフロー試験を実施した。また、緩衝層形成からチップ貼付までに要する時間を測定した。更に、リードを半導体チップに接合する際の接合不良率も評価した。結果を下記の表１に示す。
〔比較例２〕
緩衝層として実施例２で用いた接着層のみを用いて１５０μｍのシートを作製し、実施例２と同じ方法で半導体装置を作製した。この半導体装置を、温度８５℃、相対湿度８５％の雰囲気中で４８時間吸湿させた後、２４０℃５秒のリフロー試験を実施した。また、緩衝層形成からチップ貼付までに要する時間を測定した。更に、リードを半導体チップに接合する際の接合不良率も評価した。結果を下記の表１に示す。
〔比較例３〕
実施例１と同様の配線層にメタルマスクを重ね、粘度が９００Ｐａ・ｓの液状付加型シリコーンエラストマ（ＴＳＥ３２２：東芝シリコーン製）をウレタンゴムのスキージを用いて印刷し、１５０℃で１時間硬化し、厚さ１５０μｍの緩衝層を形成した。この緩衝層上にスクリーン印刷でシリコーン系接着材（ＫＥ１８２０：信越化学製）を３０μｍの厚さに塗布した後、位置合わせを行い、半導体チップを１８０℃１分で貼付けた。配線層から突き出たリードを、超音波をかけて半導体チップのアルミパッド上に接続した。接続端子部をシリコーン系封止材（ＴＳＪ３１５０：東芝シリコーン製）で封止し、１５０℃４時間加熱硬化させた。配線層の半田ボール接続部にフラックスを塗布し、φ０．６ｍｍの共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０℃５秒のＩＲリフロー加熱により半田ボール接続端子を形成した。
【００３８】
以上のプロセスで作製された半導体装置を、温度８５℃、相対湿度８５％の雰囲気中で４８時間吸湿させた後、２４０℃５秒のリフロー試験を実施した。また、緩衝層形成からチップ貼付までに要する時間を測定した。更に、リードを半導体チップに接合する際の接合不良率も評価した。結果を下記の表１に示す。
【００３９】
【表１】
0003639088.tif 000002
前記各実施例に示した本発明の半導体装置は、比較例３の半導体装置と比べてリード汚染が無いため接合不良率が低い。また、プロセス時間も短い。更に、比較例１、２の半導体装置の様にリフロー試験により不良が発生しない。
【００４０】
【発明の効果】
本発明の応力緩衝エラストマ層を持つ半導体装置は緩衝層に加熱硬化型のシリコーン材料を用いないため、半導体チップとリードの接続信頼性が高く、量産性に優れる。また、緩衝層のコア層が連続気泡構造又は３次元網目構造を有するため、実装リフロー時に発生する水蒸気圧がこのコア層を介して解放され、実装時に配線部の膨れや破裂を生じることがない。
【図面の簡単な説明】
【図１】コア層の接着シート全体に占める厚さ比率と実装リフロー時の不良率との関係を示すグラフ。
【図２】本発明による半導体装置の一例を示し、（ａ）は断面模式図、（ｂ）は底面図。
【図３】本発明による半導体装置の他の例の断面模式図。
【図４】本発明による半導体装置の他の例を示し、（ａ）は断面模式図、（ｂ）は底面図。
【図５】本発明による半導体装置の他の例の断面模式図。
【図６】本発明による配線テープの作製工程を示す略図。
【符号の説明】
１…コア層、２…接着層、３…ポリイミドフィルム、４…金メッキ配線、５…半導体チップ、６…リード、７…封止材、８…半田ボール接続端子、９…半導体支持基板、１０…電解銅箔、１１…感光性レジスト、１２…配線テープ、１３…長尺状応力緩衝接着フィルム、１４〜１５…金型、１６…応力緩衝接着層、１７…ステージ
【図１】
0003639088.tif 000003
【図２】
0003639088.tif 000004
【図３】
0003639088.tif 000005
【図４】
0003639088.tif 000006
【図５】
0003639088.tif 000007
【図６】
0003639088.tif 000008