(57)【特許請求の範囲】
【請求項１】
ダウンカウンタに対して設定値を書き込むことを許可する状態を示すロードと該ダウンカウンタのカウントを開始させるためのトリガであるスタートを示すロード・スタート信号とメモリから読み込んだロードする設定値をダウンカウンタに送り、且つロードする設定値を読み込んだことを示す読込完了信号とタイマ回路をリセットするリセット信号とタイマ回路を動作させるクロックをクロックマスク回路に送り、又該ロード・スタート信号をタイムアウト信号送出回路へ送る処理回路と、
クロックを入力し、上記読込完了信号が入力すると、該クロック周期より短いがこれに近いクロックマスク信号にてマスク制御を付加したクロックを該ダウンカウンタ及び該タイムアウト信号送出回路に送り、且つ該クロックマスク信号を該タイムアウト信号送出回路に送るクロックマスク回路と、
カウントのタイムアウト時にタイムアウトを示すキャリィアウトを出力し、該ロード・スタート信号の“Ｈ”レベル入力中に設定値をロードし、且つ上記競合時に、設定値ロードを優先とするダウンカウンタと、
該クロックマスク信号入力中に該ダウンカウンタよりキャリアウト信号が入力すると、該ダウンカウンタのカウント開始を示す上記ロード・スタート信号の立下り時にタイムアウト信号を出力するタイムアウト信号送出回路とを備えたことを特徴とするダウンカウンタを用いたタイマ回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、電子，通信機器等に使用するダウンカウンタを用いたタイマ回路の改良に関する。
【０００２】
【従来の技術】
図５は従来例のダウンカウンタを用いたタイマ回路のブロック図、図６は図５の各部のタイムチャートである。
【０００３】
図５のダウンカウンタ３，フリップフロップ３２，処理回路３０には、図６（Ａ）に示す如きクロックが入力しており、ダウンカウンタ３は図６（Ｂ）に示す如くカウント値が０になると図６（Ｃ）に示す如きキャリアウト信号を出力し、ノット回路３１にて反転されフリップフロップ３２に入力する。
【０００４】
するとフリップフロップ３２ではクロックの立ち上がりでこれを検出し図６（Ｄ）に示す如きタイムアウト信号を出力しタイマがタイムアウトになったことを知らせる。
【０００５】
処理回路３０は入力するクロックの立ち上がりを監視しており、ダウンカウンタ３をタイマとして動作させる為の設定値のロードをするには、クロックの立ち上がりに依存し、少し遅れ図６（Ｅ）に示す如きロード・スタート信号を送り、図６（Ｆ）に示すタイミングで設定値を読込み、読み込むと直ぐ図６（Ｇ）に示すタイミングで設定値をダウンカウンタ３に送信しロードする。図６の場合はタイマとしての時間の長さを定める設定値を１８とした場合の例で１８をセットし、図６（Ｅ）のスタートでダウンカウンタ３のカウント動作を開始させ、カウント値が０となると先に説明せる如くキャリアウト信号によりタイムアウト信号を出力する。
【０００６】
このようにしてダウンカウンタ３を用いタイマ回路を形成している。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のダウンカウンタを用いたタイマ回路は、クロックの立ち上がりに依存して設定値をロードするので、ロードするタイミングはクロックの立ち上がりより少し遅れ、クロックの立ち上がりで、フリップフロップ３２よりタイムアウト信号は出力されるが、設定値をロードするのを、ソフト等にてクロックの立ち上がりに非同期で行うと、ロード・スタート信号は図６（Ｈ）に示す如くクロックの立ち上がりより少し前になることがあり、この場合の設定値送出は図６（Ｉ）に示す如くやはりクロックの立ち上がり前となり、キャリアウト信号は図６（Ｊ）に示す如くクロックの立ち上がり前にＨレベルになり、フリップフロップ３２よりタイムアウト信号が出力されなくなる。
【０００８】
即ち、ダウンカウンタに、クロックの立ち上がりに非同期で設定値をロードするとタイムアウト信号が出力出来ないことがあり、タイマ回路を構成出来ない問題点がある。
【０００９】
本発明は、クロックの立ち上がりに非同期で設定値をロードしてもタイムアウト信号を出力出来る、ダウンカウンタを用いたタイマ回路の提供を目的としている。
【００１０】
【課題を解決するための手段】
図１は本発明の原理ブロック図である。
図１に示す如く、ダウンカウンタ３に対して設定値を書き込むことを許可する状態を示すロードと該ダウンカウンタ３のカウントを開始させるためのトリガであるスタートを示すロード・スタート信号とメモリから読み込んだロードする設定値をダウンカウンタ３に送り、且つロードする設定値を読み込んだことを示す読込完了信号とタイマ回路をリセットするリセット信号とタイマ回路を動作させるクロックをクロックマスク回路２に送り、又該ロード・スタート信号をタイムアウト信号送出回路４へ送る処理回路１と、
クロックを入力し、上記読込完了信号が入力すると、該クロック周期より短いがこれに近いクロックマスク信号にてマスク制御を付加したクロックを該ダウンカウンタ３及び該タイムアウト信号送出回路４に送り、且つ該クロックマスク信号を該タイムアウト信号送出回路に送るクロックマスク回路２と、
カウントのタイムアウト時にタイムアウトを示すキャリィアウトを出力し、該ロード・スタート信号の“Ｈ”レベル入力中に設定値をロードし、且つ上記競合時に、設定値ロードを優先とするダウンカウンタ３と、
該クロックマスク信号入力中に該ダウンカウンタ３よりキャリアウト信号が入力すると、該ダウンカウンタ３のカウント開始を示す上記ロード・スタート信号の立下り時にタイムアウト信号を出力するタイムアウト信号送出回路４とを備えた構成とする。
【００１１】
【作用】
図２は、図１の各部のタイムチャートであり、クロックの立ち上がりに非同期で、クロックの立ち上がり前にロード・スタート信号を出力した場合のものである。
【００１２】
図１のダウンカウンタを用いたタイマ回路では、図２（Ａ）に示すクロックの立ち上がり前に、処理回路１より、図２（Ｂ）に示す如くロード・スタート信号を出力し、図２（Ｃ）に示すタイミングで設定値を読み込むと、処理回路１は読込完了信号をクロックマスク回路２に送り又直ちに図２（Ｄ）に示すタイミングで設定値を送出し、ダウンカウンタ３にロードする。
【００１３】
すると、ダウンカウンタ３のキャリアウト信号は図２（Ｇ）に示す如く設定値がロードされたのでＨレベルになりクロックの立ち上がり前に消滅する。
しかしながら、クロックマスク回路２では、読込完了信号が入力すると、図２（Ｅ）に示す如きクロック周期より短いがこれに近いクロックマスク信号を出力し、ダウンカウンタ３及びタイムアウト信号送出回路４へのクロックをクロックマスク信号送出期間マスクし、クロックマスク信号をタイムアウト信号送出回路４に送る。
【００１４】
タイムアウト信号送出回路４では、処理回路１よりのロード・スタート信号のスタート信号が入力しており、図２（Ｅ）に示すクロックマスク信号入力中に、図２（Ｇ）に示す如きキャリアウト信号が入力すると、スタート信号にて図２（Ｈ）に示す如きタイムアウト信号を出力する。
【００１５】
即ち、クロックの立ち上がりに非同期で、設定値をダウンカウンタにロードしても、タイムアウト信号を出力することが出来るようになり、タイマ回路を構成出来るようになる。
【００１６】
【実施例】
図３は本発明の実施例のダウンカウンタを用いたタイマ回路のブロック図、図４は図３の各部のタイムチャートである。
【００１７】
図中、１０，１３，１６，１８，１９，２０はフリップフロップ、１１は立ち下がりの微分回路、１２，１５，２２はオア回路、１４，１７，２１はアンド回路であり、クロックとしては図４（ａ）に示す１００Ｈｚのクロックを用い、クロックマスク回路２のフリップフロップ１０及びオア回路１５に入力している。
【００１８】
又、図４（ｂ）に示す８ＭＨｚのクロックは、フリップフロップ１０，微分回路１１及びタイムアウト信号送出回路４のフリップフロップ１６に入力している。
【００１９】
クロックマスク回路２のフリップフロップ１０に１００Ｈｚのクロックが入力すると、微分回路１１よりは図４（ｄ）に示す如き１００Ｈｚのクロックの立ち下がりを微分したパルスを出力し、アンド回路１４に入力しリセット信号をフリップフロップ１３，１８，１９に送出しリセットする。
【００２０】
ダウンカウンタ３のカウント値が図４（ｊ）に示す如く０となると、（ｋ）に示す如きキャリアウト信号を出力し、ノット回路２３にて反転され、タイムアウト信号送出回路４のフリップフロップ１６，２０に入力する。
【００２１】
一方処理回路１より図４（ｅ）に示す如きクロックの立ち上がりに非同期なロード・スタート信号を送ると、ダウンカウンタ３及びクロックマスク回路２のオア回路１２に入力し、アンド回路１４経由でフリップフロップ１３，１８，１９のリセット端子に送りフリップフロップ１３，１８，１９をリセットする。
なお、ロード・スタート信号は、信号のレベルが“１”でダウンカウンタ３への設定値ロード、“１”→“０”でダウンカウンタ３のカウント動作をスタートさせるための信号である。
即ち、ロード・スタート信号が“１”となるとダウンカウンタ３に設定値のロードを行い、また、ロード・スタート信号が“１”→“０”になると、オア回路１２、フリップフロップ１３、アンド回路１４、オア回路１５の論理にてダウンカウンタ３のＣＫに出力されるクロックが停止から出力になる。このクロックがダウンカウンタ３に供給開始されることでカウント動作がスタートする。
【００２２】
又処理回路１は、ロード・スタート信号を送出すると図４（ｆ）に示す読出完了信号のタイミングで設定値を読出す。更に読出完了信号をクロックマスク回路２のフリップフロップ１３に送り、図４（ｇ）に示す如きクロックマスク信号をオア回路１５及びアンド回路１７，２１に送り、オア回路１５よりはクロックマスク信号でマスクされた図４（ｉ）に示す如きクロックをダウンカウンタ３及びタイムアウト信号送出回路４のフリップフロップ２０に送る。なお、ここでいうマスクしたクロックとは、ＯＮ／ＯＦＦ制御（マスク制御）を施したクロックのことになる。
【００２３】
タイムアウト信号送出回路４では図４（ｇ）に示すクロックマスク信号が入力している時、ダウンカウンタ３より図４（ｋ）に示すキャリアウト信号が入力すると、フリップフロップ１６の出力は図４（ｍ）に示す如き信号となり、フリップフロップ１８及びアンド回路１７に入力し、アンド回路１７よりは図４（ｎ）に示す信号を出力し、フリップフロップ１８よりは図４（ｏ）に示す如き信号を出力し、フリップフロップ１９に入力する。
【００２４】
フリップフロップ１９にはロード・スタート信号のスタート信号が入力しているので、フリップフロップ１９よりは図４（ｐ）に示す如き信号を出力し、オア回路２２より図４（ｑ）に示す如きタイムアウト信号を出力する。
【００２５】
フリップフロップ２０の出力は、クロックマスク信号が入力している時、キャリアウト信号が入力していると図４（ｌ）に示す如くＬレベルであるが、ロード・スタート信号がクロックの立ち上がりより遅れ、クロックマスク信号が入力している時、キャリアウト信号が入力していない時は、キャリアウト信号を出力し、アンド回路２１，オア回路２２経由でタイムアウト信号を出力する。
【００２６】
尚フリップフロップ１８，１９の出力は、先に説明せる如く、図４（ｏ）（ｐ）に示す如く、微分回路１１の出力パルスにてリセットされる。
即ち、クロックの立ち上がりに非同期でダウンカウンタ３に設定値をロードしても、タイムアウト信号を出力出来、タイマ回路を構成出来るようになる。
【００２７】
尚、ダウンカウンタ３を、２つのタイマとして利用する為に、例えば設定値として１８をセットし、カウント値が１３になった時に設定値として４をセットし、カウント値が９（＝０）となれば，キャリアウト信号を出力し又カウント値が０となればキャリアウト信号を出力するようにしたものでも、本発明を適用すれば、クロックの立ち上がりに非同期でダウンカウンタ３に設定値をロードしても、タイムアウト信号を出力出来、タイマ回路を構成出来るようになる。
【００２８】
【発明の効果】
以上詳細に説明せる如く本発明によれば、それまでカウント動作していたダウンカウンタのタイムアウト直前に、非同期に新しいタイマ値をロードするという競合動作が発生した場合において、ダウンカウンタへの設定値のロード優先になったとしてもタイムアウト信号を消滅させることなく出力でき、且つ、設定値のロードも正常に行えるタイマ回路を提供できる。
【図面の簡単な説明】
【図１】は本発明の原理ブロック図、
【図２】は図１の各部のタイムチャート、
【図３】は本発明の実施例のダウンカウンタを用いたタイマ回路のブロック図、
【図４】は図３の各部のタイムチャート、
【図５】は従来例のダウンカウンタを用いたタイマ回路のブロック図、
【図６】は図５の各部のタイムチャートである。
【符号の説明】
１，３０は処理回路、
２はクロックマスク回路、
３はダウンカウンタ、
４はタイムアウト信号送出回路、
１０，１３，１６，１８，１９，２０，３２はフリップフロップ、
１１は微分回路、
１２，１５，２２はオア回路、
１４，１７，２１はアンド回路、
２３，３１はノット回路を示す。
【図１】
0003704718.tif 000002
【図２】
0003704718.tif 000003
【図３】
0003704718.tif 000004
【図４】
0003704718.tif 000005
【図５】
0003704718.tif 000006
【図６】
0003704718.tif 000007