(57)【特許請求の範囲】
【請求項１】
複数の画素セルが半導体基板に形成され、各画素セルは、半導体基板直下の不純物添加層と、さらにその直下において受光輝度に応じた信号電荷を生成する光電変換層とからなる受光領域を含むと共に、前記信号電荷の転送先である転送先領域と、前記受光領域と前記転送先領域に挟まれており前記信号電荷の転送をコントロールするゲート領域とを備えてなる固体撮像装置であって、
前記不純物添加層のうちのゲート領域の外縁と重なる部位は、前記信号電荷の転送方向と半導体基板の深さ方向とに直行するゲート幅方向に配列される２つ以上の部分を有し、そのうちの中央を含む部分は外縁部分よりも不純物密度が低く、
前記不純物密度は、前記外縁部分から前記中央部分に近づくにつれて低くなること
を特徴とする固体撮像装置。
【請求項２】
前記中央部分は、第１不純物密度を有し、前記外縁部分は、第２不純物密度を有し、
前記第１不純物密度は、前記半導体基板の表面から５０ｎｍの深さの範囲で１×１０１８atoms/cm３以上５×１０１９atoms/cm３未満であり、前記第２不純物密度は、前記半導体基板の表面から１００ｎｍの深さの範囲で１×１０１６atoms/cm３以上１×１０１８atoms/cm３未満であること
を特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、画素セルの構造に関する。
【背景技術】
【０００２】
近年、固体撮像装置の分野では、ＣＣＤイメージセンサに比べて小型化、省電力化などで有利なＭＯＳ型イメージセンサが注目されている。
ＭＯＳ型イメージセンサは、Ｐ型半導体基板（もしくはP型ウェルあるいはN型半導体基板に形成されたP型ウェル）に複数の画素セルを行列状に配列した構成となっており、各画素セルが受光輝度に応じて生成した各信号電荷を行走査及び列走査により順次読み出して１画面分の画像データを生成するものである。また、各画素セルは、受光輝度に応じて信号電荷を生成するフォトダイオード部と、フォトダイオード部で生成された信号電荷を行走査に基づいて読出部に転送するトランジスタ部とを有している。
【０００３】
上記のフォトダイオード部は、Ｐ型半導体基板の内部にＮ型半導体領域を設けることにより形成される。フォトダイオード部のＰＮ接合域では、互いのキャリアが結合して消滅し、空乏領域と呼ばれるキャリアが不在の領域が現れる。即ち、空乏領域のＮ型半導体部分では電子が不在となり、Ｐ型半導体部分ではホールが不在となっている。そのため、空乏領域では、Ｎ型半導体部分は相対的に電位が高く、Ｐ型半導体部分は相対的に電位が低くなるので、電位勾配による内部電場が発生している。
【０００４】
Ｐ型半導体基板は、一定エネルギー以上の入射光があれば、電子・ホール対を生成し得るが、特に空乏領域において生成した場合に、その内部電場により電子及びホールを互いに反対方向にドリフトさせて、電子をＮ型半導体領域（フォトダイオード部）に収集することができる。ここで収集された電子が、フォトダイオード部で生成された信号電荷となる。
【０００５】
トランジスタ部は、フォトダイオード部に隣接しており、行走査に基づいてフォトダイオード部のＮ型半導体領域に収集されている信号電荷を、読出部に転送するものである。その構造は、Ｐ型半導体基板の表面上のゲート電極と、ゲート電極の直下のＰ型半導体基板本体からなるゲート部と、ゲート部を挟んでフォトダイオード部に対向するＮ型半導体領域の読出部とからなる。つまり、フォトダイオード部のＮ型半導体領域をソース、ゲート電極をゲート、読出部をドレインとするＮＭＯＳトランジスタ構造となっている。トランジスタ部は、ゲート電極に正電圧を印加してゲート電極直下であるゲート部の電位を上げることで、信号電荷を転送するチャネルを生成し、フォトダイオード部の信号電荷を読出部に転送する。
【０００６】
ところで、一般的にＰ型半導体基板の表面直下は、イオン注入などの要因により結晶欠陥が多く存在する。上述のようにＰ型半導体基板は、一定エネルギー以上の入射光があれば、電子・ホール対を生成し得るが、結晶欠陥が存在する領域では、熱的に励起されて電子・ホール対を生成することがある。このような電子を信号電荷として収集してしまえば、その画素セルは、実際の受光輝度は低いにも関わらず高輝度であるという信号を出力する、いわゆる白傷と呼ばれる不具合を引き起こす。
【０００７】
そこで、このような不具合を解消すべく、特許文献１は、Ｐ型半導体基板の表面直下層に、高濃度のＰ型不純物を添加してフォトダイオード部の上方を覆う技術を開示している。これにより、フォトダイオード部に生成される空乏領域は表面直下には広がらず、表面直下にて生成される電子・ホール対の電子はフォトダイオード部に収集されないようになる。
【特許文献１】特開２００１−３４５４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、フォトダイオード部をＰ型不純物が高濃度の表面直下層で完全に覆ってしまえば、白傷の不具合は解消されるものの、チャネルはゲート部付近のＰ型不純物密度が高くなるほど生成されにくくなる性質があるので、フォトダイオード部の信号電荷を転送する際に読み残しのために残像が生じ、固体撮像装置の高感度化が図れないという別の問題が生じる。また、ゲート電圧を高くすればチャネルが生成されやすくなるが、これでは省電力化の要請に反することになる。
【０００９】
そこで、本発明は、省電力化の要請に応えつつ、信号電荷の読み残しの問題を解消する固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記問題を解決するために、本発明に係る固体撮像装置は、複数の画素セルが半導体基板に形成され、各画素セルは、半導体基板直下の不純物添加層と、さらにその直下において受光輝度に応じた信号電荷を生成する光電変換層とからなる受光領域を含むと共に、前記信号電荷の転送先である転送先領域と、前記受光領域と前記転送先領域に挟まれており前記信号電荷の転送をコントロールするゲート領域とを備えてなる固体撮像装置であって、前記不純物添加層のうちのゲート領域の外縁と重なる部位は、前記信号電荷の転送方向と半導体基板の深さ方向とに直行するゲート幅方向に配列される２つ以上の部分を有し、そのうちの中央を含む部分は外縁部分よりも不純物密度が低く、前記不純物密度は、前記外縁部分から前記中央部分に近づくにつれて低くなることを特徴とする。
【発明の効果】
【００１１】
上記構成によれば、固体撮像装置は、複数の画素セルを有し、各画素セルは、受光領域、転送先領域及びゲート領域を有している。さらに、受光領域は、基板表面部分に不純物添加層を有する。ここで、不純物添加層のうちのゲート領域の外縁と重なる部位における中央部分は両端部分よりも不純物密度が低い。
電子によるチャネルは、ゲート領域付近の不純物密度が高ければ生成されにくく、不純物密度が低ければ生成されやすいという性質があるので、当該画素セルでは、両端部分よりも中央部分にチャネルが生成されやすくなる。これにより、受光領域において生成され、受光領域の中央付近に蓄積されている信号電荷が、効率的に転送先領域へと転送され、信号電荷の読み残しが削減される。
【００１２】
したがって、固体撮像装置の高感度化を図ることができる。
さらに、上記構成によれば、チャネルは、両端部分から中央部分に向かうにつれて生成されやすくなる。これにより、受光領域の中央付近に向かうにつれて多く蓄積されている信号電荷が、より効率的に転送先領域へと転送され、信号電荷の読み残しが削減される。
【００１３】
また、前記中央部分は、第１不純物密度を有し、前記外縁部分は、第２不純物密度を有し、前記第１不純物密度は、前記半導体基板の表面から５０ｎｍの深さの範囲で１×１０１８atoms/cm３以上５×１０１９atoms/cm３未満であり、前記第２不純物密度は、前記半導体基板の表面から１００ｎｍの深さの範囲で１×１０１６atoms/cm３以上１×１０１８atoms/cm３未満であることとしてもよい。
【００１４】
上記構成によれば、画素セルは、ゲート領域に効率よくチャネルを生成することができる。したがって、信号電荷の読み残しが削減され、固体撮像装置の高感度化を図ることができる。
【発明を実施するための最良の形態】
【００１５】
（実施の形態）
＜概要＞
ＭＯＳ型イメージセンサは、Ｐ型半導体基板（もしくはP型ウェルあるいはN型半導体基板に形成されたＰ型ウェル）に複数の画素セルを行列状に配列した構成となっており、各画素セルが受光輝度に応じて生成した各信号電荷を行走査及び列走査により順次読み出して１画面分の画像データを生成するものである。各画素セルは、受光輝度に応じて信号電荷を生成する受光領域と、その信号電荷の転送先である転送先領域と、受光領域と転送先領域とで挟まれており受光領域で生成された信号電荷の転送をコントロールするゲート領域とを有している。本発明に係るＭＯＳ型イメージセンサは、受光領域において生成された信号電荷が受光領域の中央付近に蓄積されやすいことを考慮し、チャネルを受光領域とゲート領域との境界線の中央付近に重点的に生成するようにしている。
【００１６】
これにより、当該ＭＯＳ型イメージセンサは、低電圧駆動でも信号電荷の転送に十分なチャネルを効率よく生成することができ、省電力化の要請に応えつつ、信号電荷の読み残しの問題を解消している。
＜構成＞
図１は、本発明に係るＭＯＳ型イメージセンサにおける１画素セルの構造を示す図である。
【００１７】
なお、図１（ａ）は、基板に形成された画素セルの断面図であり、図１（ｂ）は、当該画素セルを基板の表面に垂直な方向からみたＡ−Ａ´断面における平面図である。
まず、図１（ａ）を参照して画素セルの構造を説明する。
画素セルは、受光領域９、ゲート領域１０、転送先領域１１により区分され、隣の画素セルとは素子分離領域８により分離されている。
【００１８】
素子分離領域８は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）により隣り合う画素セルを電気的に分離している。
受光領域９は、ＭＯＳ型イメージセンサの露出時に入射光を受け、受光輝度に応じて信号電荷を生成する領域である。入射光は、基板１上方のマイクロレンズ（図示せず）により集光され、カラーフィルタ（図示せず）により波長選択され、遮光膜（図示せず）の開口部を経由して受光領域９に達する。受光領域９以外の領域は遮光膜により遮光されているものとする。
【００１９】
受光領域９では、基板１の表面から深さ方向に、絶縁膜６、Ｐ型不純物（例えば、ホウ素など）が高濃度に添加された不純物添加層２、光電変換層４が順に形成されている。
光電変換層４は、Ｎ型不純物（例えば、リン、ヒ素など）が添加されたＮ型半導体からなり、当該光電変換層４を取り囲むＰ型部分（不純物添加層２、基板１）とのＰＮ接合によりフォトダイオードを形成する。フォトダイオードが受光輝度に応じて信号電荷を生成する機構は、背景技術で既述のとおり、一定エネルギー以上の入射光により電子・ホール対が生成され、空乏領域の内部電場により電子が光電変換層４に収集されることによる。ここで、光電変換層４のＮ型不純物密度は、周囲のＰ型部分のＰ型不純物密度よりも十分低く設定され、初期状態において光電変換層４のキャリアである電子が全て転送ゲートから読み出されている完全空乏化が実現されている。ここで、空乏領域は低濃度側に広がる性質があるので、不純物添加層２側よりも基板１側へ広がる傾向にある。高濃度に添加された不純物添加層２は空乏化しない。従って基板表面直下で欠陥の多い不純物添加層２において熱的な電子・ホール対生成は非常に少ない。これにより、結晶欠陥が多く存在する基板表面直下において生成される電子による白傷の問題が解消されている。
【００２０】
ゲート領域１０は、受光領域９に収集された信号電荷である電子を転送先領域１１に転送する領域であり、基板１表面上にＮ型不純物が添加された多結晶シリコンなどで形成されたゲート電極７、ゲート電極７直下の基板１本体からなる。
ゲート電極７は、ＭＯＳ型イメージセンサの行走査回路（図示せず）により、受光領域９の信号電荷を転送先領域１１に転送する転送時にはゲート電圧（例えば、３Ｖ）が印加され、非転送時にはゲート電圧（例えば、０Ｖ）が印加される。これにより、非転送時には、ゲート電極７直下の基板１にホールが満遍なく分布しているが、転送時には、ゲート電極７直下の基板１の電位が上昇するので、ホールに斥力が働いて基板１の深くに追いやられるとともに、基板１の電子に引力が働いてゲート電極７直下に集められ、チャネルが生成される。
【００２１】
転送先領域１１は、ゲート領域１０から転送された信号電荷である電子を読み出して当該画素セルの後段回路（図示せず）に出力する領域であり、基板１直下にＮ型半導体からなる読出部５を有する。
上述した受光領域９、ゲート領域１０及び転送先領域１１からなる画素セルを表面に垂直な方向からみると図１（ｂ）のようになる。
【００２２】
図１（ｂ）に示すように、受光領域９の形状の一部（境界線１２の部分）は、ゲート電極７の形状に依存している。また、受光領域９とゲート領域１０とは、端部１３及び端部１４を有する境界線１２により区分される。
本発明に係るＭＯＳ型イメージセンサの不純物添加層２は、境界線１２の中央付近にある中央近傍部分２ａ、境界線１２の端部１３、１４付近にある端部近傍部分２ｂ、それ以外の部分２ｃとに分けられ、中央近傍部分２ａは、端部近傍部分２ｂよりもＰ型不純物密度が低いことを特徴とする。
【００２３】
ゲート領域１０では、Ｐ型不純物密度が高くなるほど、ゲート電極７にゲート電圧を印加したときゲート電極７直下の基板１の電位が上昇しにくくチャネルが生成されにくいという性質がある。したがって、当該ＭＯＳ型イメージセンサでは、中央近傍部分２ａのＰ型不純物密度を端部近傍部分２ｂのＰ型不純物密度よりも低くすることにより、境界線１２の中央付近にチャネルが生成しやすくなる。
【００２４】
また、Ｐ型不純物密度は、端部近傍部分２ｂ、その他の部分２ｃが最も高く、次いで中央近傍部分２ａが高く、基板１が最も低くなっている。これにより、光電変換層４による空乏領域が基板表面直下に広がることを防止している。
上述のように、本発明は、境界線１２の中央付近に意図的にチャネルを生成しやすくしているが、その根拠を以下に述べる。
【００２５】
図２は、受光領域における電位曲線を示す図である。
なお、図２中の断面図は、図１（ｂ）のＢ−Ｂ´断面における断面図であり、電位曲線は当該断面図のＣ−Ｃ´線における電位を示す。
Ｃ−Ｃ´線は、左から、Ｐ型半導体である基板１、Ｎ型半導体である光電変換層４、Ｐ型半導体である基板１という順に通過している。
【００２６】
図２に示すように、Ｐ型半導体とＮ型半導体とのＰＮ接合域では、互いのキャリアが結合して消滅するため、光電変換層４は相対的に電位が高く、基板１は相対的に電位が低くなっている。また、光電変換層４では、ＰＮ接合域から離れるにつれて、即ち、中央に向かうにつれて電位が高くなっている。当該画素セルでは、光電変換層４のＮ型不純物密度を基板１のＰ型不純物密度よりも十分低く設定しているため、光電変換層４のキャリアである電子は全てゲート領域１０を介して転送先領域１１に読み出されて完全空乏化される（空乏領域２４）。
【００２７】
一般的に半導体では、禁止帯２２のエネルギーギャップ以上のエネルギーを有する入射光を受けると、価電子帯２１から伝導体２３に電子を励起し、その代わりに価電子帯２１にホールを生成する。このような電子・ホール対が空乏領域２４で生成された場合には、電位勾配により、電子２５は、より高電位である光電変換層４の中央に向かってドリフトし、逆にホール２６は、より低電位である基板１に向かってドリフトする。この電子２５が光電変換層４に収集されたものが信号電荷２７となる。
【００２８】
このように、信号電荷２７は、電位の高い光電変換層４の中央付近に蓄積されているので、信号電荷２７を効率的に転送させるために生成すべきチャネルの位置は、光電変換層４の中央部分ということになる。これは、図１（ｂ）における境界線１２の中央付近に該当する。別の表現をすれば、信号電荷２７が多く蓄積されている光電変換層４の中央付近と、信号電荷２７の転送先である読出部５の中央付近とを結ぶ線上にチャネルを生成すれば、効率的に信号電荷２７を転送することができるともいえる。
【００２９】
次に本発明に関わる不純物層の濃度および深さに関して説明する。半導体基板表面は界面準位やゲート加工などの半導体プロセス上のダメージのため結晶欠陥準位が多数存在する。この欠陥は半導体の伝導帯と価電子帯のバンドギャップ内に欠陥準位を形成して、この欠陥準位を介して熱的に電子が励起されて、生成された電子が、光電変換層４に収集されるために、白傷不良が発生する。
【００３０】
図１を用いて説明すると、この結果準位を非活性化するためには表面近傍の濃度の不純物濃度の濃いP型の不純物添加層２が形成されている。Ｐ型の不純物濃度が濃いと欠陥準位はホールに占有されることで電子の熱的励起はほとんど発生しない。この効果はＰ型不純物濃度が濃いほど効果があるが、そのため本発明では2b及び2cに示した特に不純物濃度の高い領域を設け光電変換層４をほぼ覆っており、白傷不良を抑圧している。
【００３１】
白傷が十分に抑圧するためにはP型の不純物添加層2b及び2cは表面から少なくとも50nmの深さまでの領域で１×１０18atoms/cm3以上が必要である。一方不純物濃度が高すぎる場合は不純物に起因する欠陥密度が増加して、転位欠陥など欠陥が成長して不純物添加層２の領域を超えて白傷が発生する。この白傷を防ぐためにP型の不純物添加層２の不純物濃度は５×１０19atoms/cm3未満が必要である。
【００３２】
前述した通り不純物添加層２の不純物濃度が高い場合は光電変換層４の信号電荷の読み出しが難しくなり、残像が発生する。そのため本発明ではゲート領域１１の近傍は2b及び2cよりも低い不純物部濃度の不純物添加層2aを設けている。この領域では白傷抑圧に十分な高い不純物濃度にすることはできないが、領域を十分小さくしておくことと不純物濃度を調整することで、実質的に白傷を抑圧することが出来る。
【００３３】
不純物添加層2aはゲート電極７の近傍にある。ゲート電極７のうち少なくとも半導体基板に接する面はＮ型のポリシリコンからなり、そのため不純物添加層2aのうちゲート電極７と接する部分はビルトイン電圧のために空乏化する。空乏化層では欠陥準位を介して熱的に電子が励起される。この電子は光電変換層に入ると白傷不良になるが、不純物添加層2aの不純物濃度をある程度高くすると空乏層の広がりが抑えられゲート電極７近傍の空乏層と光電変換層４の間にP型不純物濃度が高い領域が形成され、空乏層内で生成した電子が光電変換層４に入る事が防ぐ事が出来る。
【００３４】
この場合、空乏層で生成された電子は光電変換層４に入らずに高い電位に保たれている転送先領域１１にゲート領域１０の表面を介して排出される。このようにしてP型の不純物添加層４aの不純物濃度をある程度高くすることで白傷を抑圧する事が出来る。
この白傷抑圧のためにはP型の不純物添加層2aは少なくとも半導体表面から100nmまでの領域で不純物濃度が１×１０16atoms/cm3以上である事が必要である。一方不純物濃度が高すぎるとゲート電極７による光電変換層４に蓄積された信号電荷が完全に読み出せなくなり残像不良が発生する。この残像不良を防ぐためにP型の不純物添加層2aの不純物濃度は１×１０18atoms/cm3未満である事が必要である。
【００３５】
次にP型の不純物添加層２の形状について説明する。前述した通り高濃度のP型の不純物添加層2cは転送領域１1に近接すると光電変換層４の蓄積された電荷が完全に転送出来なくなり残像不良が発生する。そのために少なくともP型の不純物添加層2cはゲート領域の中央部分よりゲート電極の信号電荷転送方向に0.1μｍ以上は離れている必要がある。
また、ゲート電極7と素子分離の境界は応力が集中して欠陥が発生しやすく、端部13及び端部14は欠陥が多い。そのためゲート端部近傍部分の不純物添加層２bの幅は十分大きく取る事が望ましく、0.1μｍ以上であることが望ましい。
【００３６】
＜動作＞
次に、本発明に係るＭＯＳ型イメージセンサの動作を説明する。
図３は、画素セルの図１（ａ）の断面における各動作状態を示す図である。
画素セルは、受光して信号を出力するまでの１サイクルに、（ａ）初期状態、（ｂ）露出状態、（ｃ）転送状態、（ｄ）完了状態の順に状態が遷移する。
【００３７】
図３（ａ）は、画素セルの初期状態を示す図である。
初期状態では、ゲート電圧Ｖｇ＝０Ｖ、ドレイン電圧Ｖｇ＝３Ｖが与えられている。
光電変換層４の電子は周囲のＰ型領域のホールと結合して消滅し、基板１のホールは光電変換層４の電子と結合して消滅して、空乏領域２４が生成されている。なお、光電変換層４は完全空乏化されている。
【００３８】
図３（ｂ）は、画素セルの露出状態を示す図である。
露出状態では、入射光２８が入射されることにより、電子２５とホール２６との電子・ホール対が生成される。電子２５は、空乏領域２４の内部電場により光電変換層４の中央付近へとドリフトし信号電荷２７として収集され、逆にホール２６は、内部電場により基板１へとドリフトする。
【００３９】
なお、入射光２８が高輝度であれば、電子・ホール対が次々と生成されるので信号電荷２７の総電荷量が大きいが、入射光２８が低輝度であれば、信号電荷２７の総電荷量は小さい。
図３（ｃ）は、画素セルの転送状態を示す図である。
転送状態では、ゲート電圧Ｖｇ＝３Ｖが与えられる。これにより、ゲート電極７直下の基板１の電位が上昇するので、付近に存在するホールに斥力が働いて基板１の深くに追いやられるとともに、電子に引力が働いてゲート電極７直下に集められ、チャネル２９が生成される。チャネル２９が十分発達すれば、光電変換層４と読出部５とが導通状態となり、信号電荷２７が読出部５へと転送される。これにより、ドレイン電圧Ｖｄが下降する。
【００４０】
図３（ｄ）は、画素セルの完了状態を示す図である。
完了状態では、ゲート電圧Ｖｇとして再び０Ｖが与えられる。信号電荷２７は完全に読み出されており、読出部５のドレイン電圧Ｖｄは最終的に２Ｖに下降している。この電圧の下降分である１Ｖが画素セルの出力信号となる。出力信号が画素セルの後段回路により読み出されると、次のサイクルのため画素セルは（ａ）初期状態にリセットされる。
【００４１】
これまで説明したように、本発明に係るＭＯＳ型イメージセンサは、不純物添加層２において境界線１２の中央付近にある中央近傍部分２ａが、境界線１２の端部付近にある端部近傍部分２ｂよりも、Ｐ型不純物密度が低いことを特徴とする。これにより、当該ＭＯＳ型イメージセンサは、低電圧駆動でも信号電荷の転送に十分なチャネルを効率よく生成することができ、省電力化の要請に応えつつ、信号電荷の読み残しの問題を解消している。
【００４２】
なお、本願の目的達成のためには、上述のように、不純物添加層２において境界線１２の中央付近にある中央近傍部分２ａが、境界線１２の端部付近にある端部近傍部分２ｂよりも、Ｐ型不純物密度が低ければ足りるので、他の変形例も数多く考えられる。そのうちの４点を以下に紹介する。
図４は、変形例１に係る画素セルの平面図である。
【００４３】
変形例１は、不純物添加層２のうち、ゲート電極７と重なる部分は中央近傍部分２ａと同じＰ型不純物密度となる例である。これによれば、ゲート電極７を形成した後に自己整合的に端部近傍部分２ｂを形成することができるので、製造工程を削減することができる。
図５は、変形例２に係る画素セルの平面図である。
【００４４】
変形例２は、不純物添加層２とゲート電極７とが重なる領域がない例である。これによれば、ゲート電極７を形成した後に自己整合的に光電変換層４、不純物添加層２を形成することができるので、製造工程をさらに削減することができる。
図６は、変形例３に係る画素セルの平面図である。
変形例３は、ゲート電極７が屈曲している例である。
【００４５】
このように、境界線１２が屈曲していても、上述の実施の形態と同様に、不純物添加層２において境界線１２の中央付近にある中央近傍部分２ａが、境界線１２の端部１３及び端部１４付近にある端部近傍部分２ｂよりも、Ｐ型不純物密度が低ければ、中央付近でチャネルが生成しやすくなり、信号電荷の読み残しがなくなる。
図７は、変形例４に係る画素セルの平面図である。
【００４６】
変形例４は、ゲート電極７が「コ」の字形をした例である。
これも、境界線１２が屈曲しているが、変形例３と同様に境界線１２の中央付近でチャネルが生成しやすくなり、信号電荷の読み残しがなくなる。
なお、実施の形態では、中央近傍部分２ａ及び端部近傍部分２ｂのように、Ｐ型不純物密度が異なる層が２種類の場合の不純物添加層２を紹介しているが、これに限らず、さらに多種類のＰ型不純物密度を有する不純物添加層を形成してもよい。その場合、Ｐ型不純物密度を境界線１２の端部１３及び端部１４から中央に向かって順次低くしていくのが望ましい。
【００４７】
実施例では転送チャネルの外縁の両端に不純物添加層２bを設けているが片側のみに形成された場合でも同様な効果を得る事ができる。
また、実施の形態では、Ｐ型半導体基板に画素セルが形成されるように説明しているが、これに限らず、Ｐ型ウェルに画素セルが形成されてもよい。
また、実施の形態では、電子を信号電荷とする場合を説明しているが、これに限らず、ホールを信号電荷としてもよい。これは、実施の形態において説明した画素セルの全てのＰ型とＮ型とを入れ替えた画素セルを用いることにより、実現できる。
【産業上の利用可能性】
【００４８】
本発明は、デジタルカメラなど撮像機能を有する製品に応用可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明に係るＭＯＳ型イメージセンサにおける１画素セルの構造を示す図である。
【図２】受光領域における電位曲線を示す図である。
【図３】画素セルの図１（ａ）の断面における各動作状態を示す図である。
【図４】変形例１に係る画素セルの平面図である。
【図５】変形例２に係る画素セルの平面図である。
【図６】変形例３に係る画素セルの平面図である。
【図７】変形例４に係る画素セルの平面図である。
【符号の説明】
【００５０】
１    基板
２    不純物添加層
２ａ  中央近傍部分
２ｂ  端部近傍部分
４    光電変換層
５    読出部
６    絶縁膜
７    ゲート電極
８    素子分離領域
９    受光領域
１０    ゲート領域
１１    転送先領域
１２    境界線
１３    端部
１４    端部
【図１】
0003727639.tif 000002
【図２】
0003727639.tif 000003
【図３】
0003727639.tif 000004
【図４】
0003727639.tif 000005
【図５】
0003727639.tif 000006
【図６】
0003727639.tif 000007
【図７】
0003727639.tif 000008