(57)【特許請求の範囲】
【請求項１】
一対の基板間に液晶が挟持されてなり、前記一対の基板の一方の基板上には、画像信号が供給される複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記複数のデータ線と走査線に対応して設けられた複数のスイッチング素子と、前記複数のスイッチング素子に対応して設けられた複数の画素電極と、前記複数のデータ線と前記画像信号の信号源との間に夫々介在する複数の第１薄膜トランジスタを有し、該複数の第１薄膜トランジスタが夫々オンされることで、前記画像信号をサンプリングし前記複数のデータ線に夫々供給するサンプリング回路と、前記複数のデータ線と所定電圧値のプリチャージ信号が供給されるプリチャージ信号線との間に夫々介在する複数の第２薄膜トランジスタを有し、該複数の第２薄膜トランジスタが夫々オンされることで、前記複数のデータ線に前記プリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路とを備えており、
薄膜トランジスタがオンされた状態でソース、ドレイン間にかかる所定電圧に応じてチャネルを介して供給できる電流量を薄膜トランジスタの電流供給能力とした時、前記データ線一本に対する前記第１薄膜トランジスタの電流供給能力Ａ１及び前記第２薄膜トランジスタの電流供給能力Ａ２並びに前記データ線一本に対して前記第１薄膜トランジスタがオンされる時間ΔＴ１及び前記第２薄膜トランジスタがオンされる時間ΔＴ２との間に、（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２なる関係が成立するように前記第１及び第２薄膜トランジスタが夫々構成されていることを特徴とする液晶装置。
【請求項２】
一対の基板間に液晶が挟持されてなり、前記一対の基板の一方の基板上には、画像信号が供給される複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記複数のデータ線と走査線に対応して設けられた複数のスイッチング素子と、前記複数のスイッチング素子に対応して設けられた複数の画素電極と、前記複数のデータ線と前記画像信号の信号源との間に夫々介在する複数の第１薄膜トランジスタを有し、該複数の第１薄膜トランジスタが夫々オンされることで、前記画像信号をサンプリングし前記複数のデータ線に夫々供給するサンプリング回路と、前記複数のデータ線と所定電圧値のプリチャージ信号が供給されるプリチャージ信号線との間に夫々介在する複数の第２薄膜トランジスタを有し、該複数の第２薄膜トランジスタが夫々オンされることで、前記複数のデータ線に前記プリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路とを備えており、
前記第１薄膜トランジスタのチャネル長と前記第２薄膜トランジスタのチャネル長とは相等しく、
前記データ線一本に対して前記第１薄膜トランジスタがオンされる時間ΔＴ１、前記第２薄膜トランジスタがオンされる時間ΔＴ２、前記第１薄膜トランジスタのチャネル幅Ｗ１、前記第２薄膜トランジスタのチャネル幅Ｗ２との間に、（ΔＴ１／ΔＴ２）×Ｗ１≦Ｗ２なる関係が成立するように前記第１及び第２薄膜トランジスタが夫々構成されていることを特徴とする液晶装置。
【請求項３】
前記第１及び第２薄膜トランジスタは夫々ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を持ち、
前記第１薄膜トランジスタのＬＤＤ長と前記第２薄膜トランジスタのＬＤＤ長とは、前記第１及び第２薄膜トランジスタのしきい値電圧の差が前記所定の微小値未満となる程度に相等しいことを特徴とする請求項２に記載の液晶装置。
【請求項４】
前記プリチャージ回路は、前記画像信号の水平帰線期間に前記プリチャージ信号を前記複数のデータ線に同時に供給することを特徴とする請求項１から３のいずれか一項に記載の液晶装置。
【請求項５】
前記複数の第１薄膜トランジスタは、データ線駆動回路が有するシフトレジスタから順次供給される転送信号により夫々オンされて、前記画像信号を前記転送信号の周期で前記複数のデータ線に夫々供給し、
前記複数の第２薄膜トランジスタは、前記転送信号により夫々オンされて、前記プリチャージ信号を前記転送信号の周期に対応する期間だけ前記画像信号に先行して前記複数のデータ線に夫々順次供給することを特徴とする請求項１から３のいずれか一項に記載の液晶装置。
【請求項６】
請求項１から５に記載の液晶装置を備えたことを特徴とする電子機器。
【請求項７】
基板上に、画像信号が供給される複数のデータ線と、
前記複数のデータ線に交差する複数の走査線と、
前記複数のデータ線と走査線に対応して設けられた複数のスイッチング素子と、
前記複数のスイッチング素子に対応して設けられた複数の画素電極と、
前記複数のデータ線と前記画像信号の信号源との間に夫々介在する複数の第１薄膜トランジスタを有し、該複数の第１薄膜トランジスタが夫々オンされることで、前記画像信号をサンプリングした後に前記複数のデータ線に夫々供給するサンプリング回路と、
前記複数のデータ線と所定電圧値のプリチャージ信号が供給されるプリチャージ信号線との間に夫々介在する複数の第２薄膜トランジスタを有し、該複数の第２薄膜トランジスタが夫々オンされることで、前記複数のデータ線に前記プリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路とを備えており、
薄膜トランジスタがオンされた状態でソース、ドレイン間にかかる所定電圧に応じてチャネルを介して供給できる電流量を薄膜トランジスタの電流供給能力とした時、前記データ線一本に対する前記第１薄膜トランジスタの電流供給能力Ａ１及び前記第２薄膜トランジスタの電流供給能力Ａ２並びに前記データ線一本に対して前記第１薄膜トランジスタがオンされる時間ΔＴ１及び前記第２薄膜トランジスタがオンされる時間ΔＴ２との間に、（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２なる関係が成立するように前記第１及び第２薄膜トランジスタが夫々構成されていることを特徴とする液晶装置用ＴＦＴアレイ基板。
【請求項８】
基板上に、画像信号が供給される複数のデータ線と、
前記複数のデータ線に交差する複数の走査線と、
前記複数のデータ線と走査線に対応して設けられた複数のスイッチング素子と、
前記複数のスイッチング素子に対応して設けられた複数の画素電極と、
前記複数のデータ線と前記画像信号の信号源との間に夫々介在する複数の第１薄膜トランジスタを有し、該複数の第１薄膜トランジスタが夫々オンされることで、前記画像信号をサンプリングした後に前記複数のデータ線に夫々供給するサンプリング回路と、
前記複数のデータ線と所定電圧値のプリチャージ信号が供給されるプリチャージ信号線との間に夫々介在する複数の第２薄膜トランジスタを有し、該複数の第２薄膜トランジスタが夫々オンされることで、前記複数のデータ線に前記プリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路とを備えており、
前記第１薄膜トランジスタのチャネル長と前記第２薄膜トランジスタのチャネル長とは相等しく、
前記データ線一本に対して前記第１薄膜トランジスタがオンされる時間ΔＴ１、前記第２薄膜トランジスタがオンされる時間ΔＴ２、前記第１薄膜トランジスタのチャネル幅Ｗ１、前記第２薄膜トランジスタのチャネル幅Ｗ２との間に、
（ΔＴ１／ΔＴ２）×Ｗ１≦Ｗ２
なる関係が成立するように前記第１及び第２薄膜トランジスタが夫々構成されていることを特徴とする液晶装置用ＴＦＴアレイ基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴと称す）駆動によるマトリクス駆動方式の液晶装置及びこれを用いた電子機器の技術分野に属し、特に、サンプリング回路及びプリチャージ回路がＴＦＴアレイ基板上に形成される形式の液晶装置及びこれを用いた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極がＴＦＴアレイ基板上に設けられている。そして、これらに加えて、サンプリング回路、プリチャージ回路、走査線駆動回路、データ線駆動回路、検査回路などのＴＦＴを構成要素とする各種の周辺回路が、このようなＴＦＴアレイ基板上に設けられる場合がある。
【０００３】
これらの周辺回路のうち、サンプリング回路は、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給するために、画像信号をサンプリングする回路である。サンプリング回路のサンプリング能力に応じて、当該サンプリング回路に入力する画像信号の相展開の数が定まる。即ち、水平方向の画素数を固定して考えた場合には、このサンプリング能力が高い程、画像信号の相展開の数を減らすことが出来る。この結果、高解像度の表示を行うために画像信号処理回路等の画像信号の信号源にかかる負担が、サンプリング回路により軽減される。
【０００４】
プリチャージ回路は、コントラスト比の向上、データ線の電位レベルの安定、表示画面上のラインむらの低減等を目的として、データ線に対し、データ線駆動回路から上述のサンプリング回路を介して又は直接に供給される画像信号に先行するタイミングで、プリチャージ信号（画像補助信号）を供給することにより、画像信号をデータ線に書き込む際の負荷を軽減する回路である。特に液晶を交流駆動するために通常行われるデータ線の電圧極性を所定周期で反転して駆動する所謂１Ｈ反転駆動方式（走査線単位で反転する駆動方式）等においては、プリチャージ信号をデータ線に予め書き込んでおけば、画像信号をデータ線に書き込む際に必要な電荷量を顕著に少なくできる。例えば、特開平７−２９５５２０号公報に、このようなプリチャージ回路の一例が開示されている。
【０００５】
以上のように、サンプリング回路やプリチャージ回路などの周辺回路をＴＦＴアレイ基板上に設けることにより、駆動装置等のハードウエア資源にかかる負担を軽減しながら、高品位画像の表示が可能となる。
【０００６】
【発明が解決しようとする課題】
液晶パネルやこれに周辺回路を加えた液晶表示モジュールのサイズが同じであれば、マトリクス状に配置された複数の画素電極により規定される画面表示領域、即ち液晶パネル上で実際に液晶の配向状態の変化により画像が表示される領域は、表示装置の基本的要請として大きい程よいとされている。従って、周辺回路は、画面表示領域の周囲に位置するＴＦＴアレイ基板の狭く細長い周辺部分に設けられるのが一般的である。
【０００７】
しかしながら、上述したサンプリング回路及びプリチャージ回路を、何等の工夫もなく単にこのようなＴＦＴアレイ基板の狭く細長い周辺部分に設けたのでは、肝心の走査線駆動回路やデータ線駆動回路等を設けるスペースが小さくなってしまい、特定の仕様に沿うようにこれらの周辺回路を設計することが困難になるという問題点がある。
【０００８】
また特に、サンプリング回路及びプリチャージ回路は、上述の如きサンプリング機能及びプリチャージ機能を夫々発揮するためには、それらの主たる構成要素である各ＴＦＴにおいて、かなり高い電流供給能力が必要となる。更に、これらの回路を構成するＴＦＴは、電圧保持時にオフ状態でも電流が若干リークするため、そのチャネル長は、リーク電流を抑えるためにある程度長くなければならない。従って、ＴＦＴサイズを安易に小さくすることは出来ない。そして、このようにチャネル長を短くすることに制限があると、高い電流供給能力を実現するためには、実践上はＴＦＴのサイズを大きくするしかない。このように、サンプリング回路及びプリチャージ回路を設けるスペースを、それらの機能を維持しつつ、小さくすることは困難であるという問題点がある。
【０００９】
更に、このようなスペースの問題を抜きにしても、十分なプリチャージを行うためにプリチャージ回路のＴＦＴサイズを余りに大きくしてしまうと、確かに電荷供給は十分に行えるものの、ゲート容量が大きくなってしまい、プリチャージの遅延の問題が生じてしまう。
【００１０】
本発明は上述した問題点に鑑みなされたものであり、必要とされるサンプリング機能及びプリチャージ機能を夫々持つと共に基板上に占めるスペースが極力小さいサンプリング回路及びプリチャージ回路を備えており、液晶パネルや液晶表示モジュールのサイズと比較して相対的に有効表示面積が大きく且つ高品位の画像表示が可能な液晶装置及び当該液晶装置を備えた電子機器を提供することを課題とする。
【００１１】
【課題を解決するための手段】
請求項１に記載の液晶装置は上記課題を解決するために、一対の基板間に液晶が挟持されてなり、前記一対の基板の一方の基板上には、画像信号が供給される複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記複数のデータ線と走査線に対応して設けられた複数のスイッチング素子と、前記複数のスイッチング素子に対応して設けられた複数の画素電極と、前記複数のデータ線と前記画像信号の信号源との間に夫々介在する複数の第１薄膜トランジスタを有し、該複数の第１薄膜トランジスタが夫々オンされることで、前記画像信号をサンプリングし前記複数のデータ線に夫々供給するサンプリング回路と、前記複数のデータ線と所定電圧値のプリチャージ信号が供給されるプリチャージ信号線との間に夫々介在する複数の第２薄膜トランジスタを有し、該複数の第２薄膜トランジスタが夫々オンされることで、前記複数のデータ線に前記プリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路とを備えており、薄膜トランジスタがオンされた状態でソース、ドレイン間にかかる所定電圧に応じてチャネルを介して供給できる電流量を薄膜トランジスタの電流供給能力とした時、前記データ線一本に対する前記第１薄膜トランジスタの電流供給能力Ａ１及び前記第２薄膜トランジスタの電流供給能力Ａ２並びに前記データ線一本に対して前記第１薄膜トランジスタがオンされる時間△Ｔ１及び前記第２薄膜トランジスタがオンされる時間△Ｔ２との間に、（△Ｔ１／△Ｔ２）×Ａ１≦Ａ２なる関係が成立するように前記第１及び第２薄膜トランジスタが夫々構成されていることを特徴とする。
【００１２】
請求項１に記載の液晶装置によれば、先ず複数の第２ＴＦＴが夫々オンされると、プリチャージ回路により、プリチャージ信号は、画像信号に先行して複数のデータ線に夫々供給される。そして、各データ線にプリチャージ信号としての電荷が供給されると、その電荷量に応じた分だけ、その後当該データ線を介して画素電極に供給される画像信号の電荷量は少なくて済む。特に前述した１Ｈ反転駆動方式のように各画素に対して電圧極性を反転させて画像信号を供給する場合には、このようなプリチャージ信号の供給による画像信号に必要な電荷量の減少は顕著となる。次に、ＴＦＴ等の複数のスイッチング素子は、例えばそのゲート電極に入力される走査信号に応じて、データ線と画素電極との間（例えば、ソース−ドレイン間）における導通状態及び非導通状態を夫々制御する。そして、このスイッチング素子が、例えば走査信号が供給された際にこの間を導通状態とすると、サンプリング回路からの画像信号がデータ線を介して当該画素電極に供給される。すると、画素電極に印加された液晶印加電圧（例えば、他方の基板に設けられた共通電極の電位と当該画素電極の電位との差）に応じて、対応する液晶部分の配向状態が変化する。このようなプリチャージ信号、画像信号及び走査信号の供給が複数の走査線及びデータ線を介して各画素電極に対して線順次、点順次等の所定の順序で行わる。この結果、当該液晶装置において複数の画素電極により規定される画面表示領域には、液晶の配向状態の変化の分布により画像信号に対応する画像が表示される。
【００１３】
ここで特に、サンプリング回路により画素電極に画像信号を書込むのに必要な時間は、各画素電極における液晶部分に液晶印加電圧が印加される周波数であるドット周波数と、画像信号をサンプリング回路に供給するデータ線駆動回路（シフトレジスタ等）の系列数及び方式とに依存する。例えば、ＸＧＡ方式の液晶パネルで、データ線を１２本同時に駆動する場合であって、画像信号のドット周波数が６５ＭＨｚで垂直周波数が約６０Ｈｚの時には、サンプリング回路により一つの画素電極に画像信号としての電荷を書込むのに必要な時間は、約１５０ｎsec（ナノ秒）となる。これに対して、例えば水平帰線期間に全てのデータ線を同時にプリチャージする場合に、プリチャージ信号としての電荷を書込むのに必要な時間は、前段の走査線に印加される走査信号がオフして画像信号の極性が反転してから、データ線駆動回路に、そのシフトレジスタの転送動作を開始させるスタート信号が供給されるまでの間における、信号の遅延等を考慮すると、を約２μsecとなる。従って、この場合には、プリチャージ回路の第２ＴＦＴの電流供給能力Ａ２は、サンプリング回路の電流供給能力Ａ１の１／１０程度で十分であることになる。
【００１４】
そこで本発明では、より一般的に、データ線一本に対する第１ＴＦＴの電流供給能力Ａ１及び第２ＴＦＴの電流供給能力Ａ２並びにデータ線一本に対して第１ＴＦＴがオンされる時間ΔＴ１（画像信号を書込む時間）及び第２ＴＦＴがオンされる時間ΔＴ２（プリチャージ信号を書込む時間）との間に、（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２なる関係が成立するように第１及び第２ＴＦＴを夫々構成する。ここに、ＴＦＴの電流供給能力とは、オンされた状態のＴＦＴが、ソース及びドレイン間にかかる所定電圧に応じてそれらの間にあるチャネルを介して供給できる電流量であり、単位時間当りに供給可能な電荷量に等しい。従って、このような関係が成立すれば、プリチャージ回路が有する第２ＴＦＴの電流供給能力Ａ２は、サンプリング回路から供給される画像信号に対してプリチャージの効果を発揮するために必要なレベル以上となる。そして、第２ＴＦＴを、必要最低限の電流供給能力Ａ２に対応した必用最低限のサイズを持つ（即ち、（ΔＴ１／ΔＴ２）×Ａ１≒Ａ２なる関係が成立する）ように構成すれば、結局本発明により第２ＴＦＴひいてはプリチャージ回路の占有面積をほぼ限界まで小さくできることになる。
【００１５】
請求項２に記載の液晶装置は、一対の基板間に液晶が挟持されてなり、前記一対の基板の一方の基板上には、画像信号が供給される複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記複数のデータ線と走査線に対応して設けられた複数のスイッチング素子と、前記複数のスイッチング素子に対応して設けられた複数の画素電極と、前記複数のデータ線と前記画像信号の信号源との間に夫々介在する複数の第１薄膜トランジスタを有し、該複数の第１薄膜トランジスタが夫々オンされることで、前記画像信号をサンプリングし前記複数のデータ線に夫々供給するサンプリング回路と、前記複数のデータ線と所定電圧値のプリチャージ信号が供給されるプリチャージ信号線との間に夫々介在する複数の第２薄膜トランジスタを有し、該複数の第２薄膜トランジスタが夫々オンされることで、前記複数のデータ線に前記プリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路とを備えており、前記第１薄膜トランジスタのチャネル長と前記第２薄膜トランジスタのチャネル長とは相等しく、前記データ線一本に対して前記第１薄膜トランジスタがオンされる時間△Ｔ１、前記第２薄膜トランジスタがオンされる時間△Ｔ２、前記第１薄膜トランジスタのチャネル幅Ｗ１、前記第２薄膜トランジスタのチャネル幅Ｗ２との間に、（△Ｔ１／△Ｔ２）×Ｗ１≦Ｗ２なる関係が成立するように前記第１及び第２薄膜トランジスタが夫々構成されていることを特徴とする。
【００１６】
請求項２に記載の液晶装置によれば、第１ＴＦＴのチャネル長と第２ＴＦＴのチャネル長とは、第１及び第２ＴＦＴのしきい値電圧の差が所定の微小値未満となる程度に相等しくされる。このような所定の微小値は、プリチャージ回路とサンプリング回路におけるゲート遅延による当該液晶装置の表示画像への悪影響が視認不可能な範囲に収まるように、実験、理論演算、シミュレーション等により予め定められる。従って本発明では、第１ＴＦＴのチャネル長と第２ＴＦＴのチャネル長とは、ほぼ同じ長さとされる結果、ゲート遅延によるサンプリングとプリチャージとのタイミングずれが実践上生じない。このとき特に、第１ＴＦＴのチャネル幅Ｗ１と第２ＴＦＴのチャネル幅Ｗ２との間に、（ΔＴ１／ΔＴ２）×Ｗ１≦Ｗ２なる関係が成立するように第１及び第２ＴＦＴは構成されているので、チャネル幅Ｗ２にほぼ比例する第２ＴＦＴの電流供給能力Ａ２は、サンプリング回路から供給される画像信号に対してプリチャージの効果を発揮するために必要なレベル以上となる。そして、第２ＴＦＴを、必要最低限のチャネル幅Ｗ２を持つ（即ち、（ΔＴ１／ΔＴ２）×Ｗ１≒Ｗ２なる関係が成立する）ように構成すれば、結局本発明により第２ＴＦＴひいてはプリチャージ回路の占有面積をほぼ限界まで小さくできることになる。
【００１７】
請求項３に記載の液晶装置は請求項２に記載の液晶装置において、前記第１及び第２ＴＦＴは夫々ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を持ち、前記第１ＴＦＴのＬＤＤ長と前記第２ＴＦＴのＬＤＤ長とは、前記第１及び第２ＴＦＴのしきい値電圧の差が前記所定の微小値未満となる程度に相等しいことを特徴とする。
【００１８】
請求項３に記載の液晶装置によれば、ＬＤＤ構造を夫々持つ第１ＴＦＴのＬＤＤ長と第２ＴＦＴのＬＤＤ長とは、第１及び第２ＴＦＴのしきい値電圧の差が所定の微小値未満となる程度に相等しくされる。このような所定の微小値は、請求項２の場合と同様に予め定められる。従って本発明では、第１ＴＦＴのチャネル長と第２ＴＦＴのチャネル長とがほぼ同じ長さとされるだけでなく、第１ＴＦＴのＬＤＤ長と第２ＴＦＴのＬＤＤ長とも、ほぼ同じ長さとされる結果、ゲート遅延によるサンプリングとプリチャージとのタイミングずれが実践上生じない。このとき特に、第１ＴＦＴのチャネル幅Ｗ１と第２ＴＦＴのチャネル幅Ｗ２との間に、（ΔＴ１／ΔＴ２）×Ｗ１≦Ｗ２なる関係が成立するように第１及び第２ＴＦＴは構成されているので、ＬＤＤ構造を持つ第２ＴＦＴの電流供給能力Ａ２は、サンプリング回路から供給される画像信号に対してプリチャージの効果を発揮するために必要なレベル以上となる。
【００１９】
請求項４に記載の液晶装置は請求項１から３のいずれか一項に記載の液晶装置において、前記プリチャージ回路は、前記画像信号の水平帰線期間に前記プリチャージ信号を前記複数のデータ線に同時に供給することを特徴とする。
【００２０】
請求項４に記載の液晶装置によれば、プリチャージ信号は、プリチャージ回路により、画像信号の水平帰線期間に複数のデータ線に同時に供給される。従って、プリチャージ回路には、複数のデータ線に対応する比較的高い電流供給能力Ａ２が必要となるが、（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２なる関係が成立するように第１及び第２ＴＦＴが夫々構成されているので、プリチャージ回路が有する第２ＴＦＴの電流供給能力Ａ２は、サンプリング回路から供給される画像信号に対してプリチャージの効果を発揮するために必要なレベル以上となる。
【００２１】
請求項５に記載の液晶装置は請求項１から３のいずれか一項に記載の液晶装置において、前記複数の第１ＴＦＴは、データ線駆動回路が有するシフトレジスタから順次供給される転送信号により夫々オンされて、前記画像信号を前記転送信号の周期で前記複数のデータ線に夫々供給し、前記複数の第２ＴＦＴは、前記転送信号により夫々オンされて、前記プリチャージ信号を前記転送信号の周期に対応する期間だけ前記画像信号に先行して前記複数のデータ線に夫々順次供給することを特徴とする。
【００２２】
請求項５に記載の液晶装置によれば、複数の第２ＴＦＴは転送信号により夫々オンされ、プリチャージ信号は転送信号の周期に対応する期間だけ画像信号に先行して、複数のデータ線に夫々順次供給される。そして、複数の第１ＴＦＴは転送信号により夫々オンされ、画像信号は転送信号の周期で複数のデータ線に夫々供給される。従って、プリチャージ回路には、各データ線に対応する比較的低い電流供給能力Ａ２が必要となるが、（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２なる関係が成立するように第１及び第２ＴＦＴが夫々構成されているので、プリチャージ回路が有する第２ＴＦＴの電流供給能力Ａ２は、サンプリング回路から供給される画像信号に対してプリチャージの効果を発揮するために必要なレベル以上となる。
【００２３】
請求項６に記載の電子機器は、請求項１から５に記載の液晶装置を備えたことを特徴とする。
【００２４】
請求項６に記載の電子機器によれば、電子機器は、上述した本願発明の液晶装置を備えており、ドット周波数やデータ線駆動回路の系列数や方式に対してＴＦＴの電流供給能力やＴＦＴサイズの最適化がなされたサンプリング回路及びプリチャージ回路を用いることにより、液晶パネルや液晶表示モジュールのサイズと比較して有効表示面積が大きい画面上で、高品位の画像表示が行える。
【００２５】
請求項７に記載の液晶装置用ＴＦＴアレイ基板は、基板上に、画像信号が供給される複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記複数のデータ線と走査線に接続された複数のスイッチング素子と、前記複数のスイッチング素子に接続された複数の画素電極と、前記複数のデータ線と前記画像信号の信号源との間に夫々介在する複数の第１薄膜トランジスタを有し、該複数の第１薄膜トランジスタが夫々オンされることで、前記画像信号をサンプリングした後に前記複数のデータ線に夫々供給するサンプリング回路と、前記複数のデータ線と所定電圧値のプリチャージ信号が供給されるプリチャージ信号線との間に夫々介在する複数の第２薄膜トランジスタを有し、該複数の第２薄膜トランジスタが夫々オンされることで、前記複数のデータ線に前記プリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路とを備えており、薄膜トランジスタがオンされた状態でソース、ドレイン間にかかる所定電圧に応じてチャネルを介して供給できる電流量を薄膜トランジスタの電流供給能力とした時、前記データ線一本に対する前記第１薄膜トランジスタの電流供給能力Ａ１及び前記第２薄膜トランジスタの電流供給能力Ａ２並びに前記データ線一本に対して前記第１薄膜トランジスタがオンされる時間ΔＴ１及び前記第２薄膜トランジスタがオンされる時間ΔＴ２との間に、（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２なる関係が成立するように前記第１及び第２薄膜トランジスタが夫々構成されていることを特徴とする。
請求項８記載のＴＦＴアレイ基板は、基板上に、画像信号が供給される複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記複数のデータ線と走査線に対応して設けられた複数のスイッチング素子と、前記複数のスイッチング素子に対応して設けられた複数の画素電極と、前記複数のデータ線と前記画像信号の信号源との間に夫々介在する複数の第１薄膜トランジスタを有し、該複数の第１薄膜トランジスタが夫々オンされることで、前記画像信号をサンプリングした後に前記複数のデータ線に夫々供給するサンプリング回路と、前記複数のデータ線と所定電圧値のプリチャージ信号が供給されるプリチャージ信号線との間に夫々介在する複数の第２薄膜トランジスタを有し、該複数の第２薄膜トランジスタが夫々オンされることで、前記複数のデータ線に前記プリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路とを備えており、前記第１薄膜トランジスタのチャネル長と前記第２薄膜トランジスタのチャネル長とは相等しく、前記データ線一本に対して前記第１薄膜トランジスタがオンされる時間ΔＴ１、前記第２薄膜トランジスタがオンされる時間ΔＴ２、前記第１薄膜トランジスタのチャネル幅Ｗ１、前記第２薄膜トランジスタのチャネル幅Ｗ２との間に、（ΔＴ１／ΔＴ２）×Ｗ１≦Ｗ２なる関係が成立するように前記第１及び第２薄膜トランジスタが夫々構成されていることを特徴とする。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２７】
（液晶装置の構成）
液晶装置の実施の形態の構成について図１から図６に基づいて説明する。
【００２８】
先ず、液晶装置の全体構成について、図１から図４を参照して説明する。図１は、液晶装置の実施の形態におけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図であり、図２は、プリチャージ回路のタイミングチャートであり、図３は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図４は、対向基板を含めて示す図３のＨ−Ｈ’断面図である。
【００２９】
図１において、液晶装置２００は、例えば石英基板、ハードガラス等からなるＴＦＴアレイ基板１を備えている。ＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５（ソース電極線）と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１（ゲート電極線）と、各データ線３５と画素電極１１との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号に応じて夫々制御するスイッチング素子の一例としての複数のＴＦＴ３０とが形成されている。またＴＦＴアレイ基板１上には、後述の蓄積容量（図７参照）のための配線である容量線３１’（第２蓄積容量電極）が、走査線３１と平行に形成されている。
【００３０】
ＴＦＴアレイ基板１上には更に、複数のデータ線３５に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージ回路２０１と、画像信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００３１】
走査線駆動回路１０４は、外部制御回路から供給される電源、基準クロック等に基づいて、所定タイミングで走査線３１（ゲート電極線）に走査信号をパルス的に線順次で印加する。
【００３２】
データ線駆動回路１０１は、外部制御回路から供給される電源、基準クロック等に基づいて、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、例えば６本の画像入力信号線ＶＩＤ１〜ＶＩＤ６夫々について、データ線３５毎にサンプリング回路駆動信号をサンプリング回路３０１にサンプリング回路駆動信号線３０６を介して供給する。
【００３３】
プリチャージ回路２０１は、ＴＦＴ２０２を各データ線３５毎に備えており、プリチャージ信号線２０４がＴＦＴ２０２のソース電極に接続されており、プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、プリチャージ信号線２０４を介して、外部電源からプリチャージ信号を書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６を介して、各データ線３５について画像信号に先行するタイミングでプリチャージ信号を書き込むように、外部制御回路からプリチャージ回路駆動信号が供給される。プリチャージ回路２０１は、好ましくは中間階調レベルの画素データに相当するプリチャージ信号（画像補助信号）を供給する。
【００３４】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線３５毎に備えており、画像入力信号線ＶＩＤ１〜ＶＩＤ６がＴＦＴ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、画像入力信号線ＶＩＤ１〜ＶＩＤ６を介して、６つのパラレルな画像信号が入力されると、これらの画像信号をサンプリングする。また、サンプリング回路駆動信号線３０６を介して、データ線駆動回路１０１からサンプリング回路駆動信号が入力されると、６本の画像入力信号線ＶＩＤ１〜ＶＩＤ６夫々についてサンプリングされた画像信号を、６本の隣接するデータ線３５に同時に印加し、更にこのような画像信号の印加を６本のデータ線３５からなるグループ毎に順次行う。即ち、データ線駆動回路１０１とサンプリング回路３０１とは、６相展開されて画像入力信号線ＶＩＤ１〜ＶＩＤ６から入力された６つのパラレルな画像信号を、データ線３５に供給するように構成されている。
【００３５】
ここで、図２を参照して、プリチャージ回路２０１によるプリチャージについて更に説明を加える。
【００３６】
図２に示すように、データ線駆動回路１０１が有するシフトレジスタには、一画素当りの選択時間ｔ１（ドット周波数）を規定するクロック信号ＣＬＸが水平走査の基準として入力されるが、転送スタート信号ＤＸが入力されると、このシフトレジスタから転送信号Ｘ１、Ｘ２、…が順次供給される。ここで図１に示した本実施の形態の回路構成では、隣接する６本のデータ線に接続されるサンプリング回路３０１を同時に駆動するため、クロック信号の半周期の期間はドット周波数ｔ１の６倍となる。各水平走査期間において、このような転送スタート信号ＤＸの入力に先行するタイミングで、プリチャージ回路駆動信号（ＮＲＧ）が供給される。より具体的には、垂直走査の基準とされるクロック信号ＣＬＹがハイレベルとなると共に画像信号（ＶＩＤ）が信号の電圧中心値（ＶＩＤ中心）を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間ｔ３経過後に、プリチャージ回路駆動信号（ＮＲＧ）は、ハイレベルとされる。他方、プリチャージ信号（ＮＲＳ）は、画像信号（ＶＩＤ）の反転に対応して、水平帰線期間で画像信号（ＶＩＤ）と同極性の所定レベルとされる。従って、プリチャージ回路駆動信号（ＮＲＧ）がハイレベルとされる時間ｔ２において、プリチャージが行われる。そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間ｔ４だけ前に、即ち、プリチャージが終了してから画像信号が書き込まれるまでのマージンを時間ｔ４として、プリチャージ回路駆動信号（ＮＲＧ）は、ローレベルとされる。以上のように、プリチャージ回路２０１は、各水平帰線期間において、プリチャージ信号（ＮＲＳ）を画像信号に先行して複数のデータ線３５に供給する。
【００３７】
本実施の形態では特に、プリチャージ回路２０１及びサンプリング回路３０１は、図１中斜線領域で示すように且つ図３及び図４に示すように、対向基板２に形成された遮光性の周辺見切り５３に対向する位置においてＴＦＴアレイ基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面しないＴＦＴアレイ基板１の狭く細長い周辺部分上に設けられている。
【００３８】
これらのプリチャージ回路２０１、サンプリング回路３０１、データ線駆動回路１０１及び走査線駆動回路１０４は、主にＴＦＴから構成されており、例えば各ＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に光が入射すると、この領域において光電変換効果により光電流が発生してしまい当該ＴＦＴのトランジスタ特性が劣化する。このため、本実施の形態では、データ線駆動回路１０１及び走査線駆動回路１０４が形成されるＴＦＴアレイ基板１の周辺部分は、プラスチック等からなる遮光性のケースの内部に納められ、プリチャージ回路２０１及びサンプリング回路３０１は、遮光性の周辺見切り５３の下にあるＴＦＴアレイ基板１部分に少なくともその一部が形成されるのである。従って例えば、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための回路であり、やはり主にＴＦＴからなる検査回路を、同様にＴＦＴアレイ基板１の周辺部分や遮光層の下の空きスペースに設けることも可能である。その他にも、液晶表示における画質の向上、消費電力の低減、コストの低減等の観点から、ＴＦＴを用いた各種の周辺回路を、同様にＴＦＴアレイ基板１の周辺部分や周辺見切り５３の下の空きスペースに設けることも可能である。また、本実施の形態ではプリチャージ回路２０１を画面表示領域を挟んでデータ線駆動回路１０１と反対側に設けているが、データ線駆動回路１０１と同じ側に設けてもよい。更に、本実施の形態では水平帰線期間中に全てのプリチャージ回路２０１を一括して駆動させるようにしたが、隣接するデータ線数本分を時系列で順次シフトさせてプリチャージを行えるように、プリチャージ回路２０１を駆動させるための専用のシフトレジスタ回路を設けてもよいし、画像信号用のサンプリング回路３０１を駆動するためのサンプリング回路駆動信号によりプリチャージ回路を駆動してもよい。このような構成を採れば、プリチャージ回路２０１を駆動するための負荷が軽減でき、十分なプリチャージ効果が得られる。
【００３９】
図３及び図４において、ＴＦＴアレイ基板１の上には、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶パネルの領域）の周囲において両基板を貼り合わせて液晶層５０を包囲するシール部材の一例としての光硬化性樹脂からなるシール材５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール材５２との間には、遮光性の周辺見切り５３が設けられている。
【００４０】
周辺見切り５３は、後に画面表示領域に対応して開口部が設けられた遮光性のケースにＴＦＴアレイ基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えばＴＦＴアレイ基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。
【００４１】
シール材５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び実装端子１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。更に画面表示領域の上辺には、複数の配線１０５が設けられている。また、対向基板２のコーナー部の少なくとも１ヶ所で、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための導通剤からなる銀点１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２によりＴＦＴアレイ基板１に固着されている。
【００４２】
プリチャージ回路２０１及びサンプリング回路３０１は、基本的に交流駆動の回路である。このため、シール材５２により包囲され両基板間に挟持された液晶層５０に面するＴＦＴアレイ基板１部分にこれらのプリチャージ回路２０１及びサンプリング回路３０１を設けても、直流電圧印加による液晶層５０の劣化という問題は生じない。これに対して、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面することのないＴＦＴアレイ基板１の周辺部分に設けられている。従って、液晶層５０に、特に直流駆動されるデータ線駆動回路１０１や走査線駆動回路１０４からの直流電圧成分が、漏れ込んで印加されることを未然に防止できる。
【００４３】
そして、このように周辺見切り５３下に、プリチャージ回路２０１及びサンプリング回路３０１を設けることで、走査線駆動回路１０４やデータ線駆動回路１０１をＴＦＴアレイ基板１の周辺部分に余裕を持って形成することができ、特定の仕様に沿うようにこれらの周辺回路を設計することが容易になる。また、言わばデッドスペースである周辺見切り５３下に、プリチャージ回路２０１やサンプリング回路３０１を設けることで、液晶装置２００における有効表示面積の減少を招くこともなく、同時に、特に周辺見切り５３は遮光性であるので、画面表示領域を介して入射される光に対する遮光をプリチャージ回路２０１やサンプリング回路３０１を構成するＴＦＴ２０２及び３０２に施す必要も無い。加えて、シール材５２に面するＴＦＴアレイ基板１部分にプリチャージ回路２０１やサンプリング回路３０１を形成する訳ではないので、これらの回路を構成するＴＦＴ２０２及び３０２をシール材５２に混入されたスペーサにより破壊する恐れはない。更に、これらの回路を構成するＴＦＴ２０２及び３０２に対して、別途遮光層を設ける必要も無いので、このような遮光層がシール材５２の光硬化の妨げになる事態も未然に防げる。即ち、両基板のシール材５２に対向する位置には、遮光層を設ける必要はないので、シール材５２を光硬化させる工程で両基板側から光を十分に照射でき、良好に光硬化を行える。このため、基板の変形等が懸念される熱硬化性樹脂をシール材５２として使用しなくて済み有利である。
【００４４】
次に、プリチャージ回路２０１及びサンプリング回路３０１を構成するＴＦＴ２０２及び３０２の具体的な回路構成について図５及び図６を参照して夫々説明する。尚、図５は、プリチャージ回路２０１のＴＦＴ２０２を構成する各種のＴＦＴを示す回路図であり、図６は、サンプリング回路３０１のＴＦＴ３０２を構成する各種のＴＦＴを示す回路図である。
【００４５】
図５（１）に示すようにプリチャージ回路２０１のＴＦＴ２０２（図１参照）は、ｎチャネル型（ＮＭＯＳ型）のＴＦＴ２０２ａから構成されてもよいし、図５（２）に示すようにｐチャネル型（ＰＭＯＳ型）のＴＦＴ２０２ｂから構成されてもよいし、図５（３）に示すようにｎチャネル及びｐチャネルの相補型ＭＯＳ型（ＣＭＯＳ型）のＴＦＴ２０２ｃから構成されてもよい。尚、図５（１）から図５（３）において、図１に示したプリチャージ回路駆動信号線２０６を介して入力されるプリチャージ回路駆動信号２０６ａ、２０６ｂは、ゲート電圧として各ＴＦＴ２０２ａ〜２０２ｃに入力される。同じく図１に示したプリチャージ信号線２０４を介して入力されるプリチャージ信号２０６ａ、２０６ｂは、ソース電圧として各ＴＦＴ２０２ａ〜２０２ｃに入力される。ｎチャネル型のＴＦＴ２０２ａにゲート電圧として印加されるプリチャージ回路駆動信号２０６ａと、ｐチャネル型のＴＦＴ２０２ｂにゲート電圧として印加されるプリチャージ回路駆動信号２０６ｂとは、相互に反転信号である。従って、プリチャージ回路２０１をＣＭＯＳ型のＴＦＴ２０２ｃで構成する場合には、プリチャージ回路駆動信号線２０６が少なくとも２本以上必要となる。或いは、例えば、ＴＦＴ２０２ｃの手前でプリチャージ回路駆動信号２０６ａをインバータ回路により反転させて、プリチャージ回路駆動信号２０６ｂを形成してもよい。
【００４６】
図６（１）に示すようにサンプリング回路３０１のＴＦＴ３０２（図１参照）は、ｎチャネル型のＴＦＴ３０２ａから構成されてもよいし、図６（２）に示すようにｐチャネル型のＴＦＴ３０２ｂから構成されてもよいし、図６（３）に示すようにＣＭＯＳ型のＴＦＴ３０２ｃから構成されてもよい。尚、図６（１）から図６（３）において、図１に示した画像入力信号線ＶＩＤｎ（ＶＩＤ１〜ＶＩＤ６）を介して入力される６つの画像信号は、ソース電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力される。同じく図１に示したデータ線駆動回路１０１からサンプリング回路駆動信号線３０６を介して入力されるサンプリング回路駆動信号３０６ａ、３０６ｂは、ゲート電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力される。また、サンプリング回路３０１においても、前述のプリチャージ回路２０１の場合と同様に、ｎチャネル型のＴＦＴ３０２ａにゲート電圧として印加されるサンプリング回路駆動信号３０６ａと、ｐチャネル型のＴＦＴ３０２ｂにゲート電圧として印加されるサンプリング回路駆動信号３０６ｂとは、相互に反転信号である。従って、サンプリング回路３０１をＣＭＯＳ型のＴＦＴ３０２ｃで構成する場合には、サンプリング回路駆動信号３０６ａ、３０６ｂ用のサンプリング回路駆動信号線３０６が２本必要となる。
【００４７】
尚、以上説明した実施の形態では、サンプリング回路３０１は、隣接する６本のデータ線３５に対して、６相展開された画像信号をサンプリングした後に同時に印加し、更にこのような画像信号の印加を６本のデータ線３５からなるグループ毎に順次行うように構成したが、この相展開の数及び同時に印加するデータ線の数は、６に限られない。例えば、当該サンプリング回路３０１におけるサンプリング能力が高ければ、１本のデータ線３５に対して順次に、相展開されていない画像信号を供給するように構成してもよいし、若しくは、３本、１２本、２４本等のデータ線に対して３相展開、１２相展開、２４相展開等された画像信号を供給するように構成してもよい。尚、この数としては、カラー画像信号が３つの色（赤、青、黄）に係る信号からなることとの関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましい。また、少なくとも画像信号の相展開数分だけ、画像入力信号線が必要であることは言うまでもない。
【００４８】
（液晶パネルの構成）
次に、液晶装置２００が含む液晶パネル部分の具体的構成について図７及び図８を参照して説明する。ここに、図７はＴＦＴアレイ基板上のＴＦＴ素子の断面図であり、図８は図７に示したＴＦＴアレイ基板上の画面表示領域を形成する隣接した画素群の平面図である。尚、図７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４９】
図７の断面図において、液晶パネル１０は、各画素に設けられるＴＦＴ３０部分において、ＴＦＴアレイ基板１並びにその上に積層された第１層間絶縁層４１、半導体層３２、ゲート絶縁層３３、走査線３１（ゲート電極）、第２層間絶縁層４２、データ線３５（ソース電極）、第３層間絶縁層４３、画素電極１１及び配向膜１２を備えている。液晶パネル１０はまた、例えばガラス基板から成る対向基板２並びにその上に積層された共通電極２１、配向膜２２及びブラックマトリクス２３を備えている。液晶パネル１０は更に、これらの両基板間に挟持された液晶層５０を備えている。
【００５０】
ここでは先ず、これらの層のうち、ＴＦＴ３０を除く各層の構成について順に説明する。
【００５１】
ＴＦＴ３０の下地となる第１層間絶縁層４１は、１００００Å程度の厚みのＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。尚、第１層間絶縁層４１に対し、約９００℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化してもよい。更に、ＴＦＴアレイ基板１の表面が鏡面状に研磨され、洗浄等により十分に汚染防止処理がなされている場合には、第1層間絶縁層４１を設ける必要が無い。また、第２層間絶縁層４２及び第３層間絶縁層４３は夫々、５０００〜１５０００Å程度の層みを持つＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。
【００５２】
画素電極１１は例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。このような画素電極１１は、スパッタリング処理等によりＩＴＯ膜等を約５００〜２０００Åの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程を施すこと等により形成される。尚、当該液晶パネル１０を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【００５３】
配向膜１２は例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜１２は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。
【００５４】
共通電極２１は、対向基板２の全面に渡って形成されている。このような共通電極２１は、例えばスパッタリング処理等によりＩＴＯ膜等の透明性導電膜を約５００〜２０００Åの厚さに堆積して形成される。
【００５５】
配向膜２２は、例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜２２は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。
【００５６】
ブラックマトリクス２３は、ＴＦＴ３０に対向する所定領域に設けられている。このようなブラックマトリクス２３は、前述の周辺見切り５３同様に、Ｃｒ、Ｎｉ、Ａｌなどの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより形成されたり、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成される。ブラックマトリクス２３は、ＴＦＴ３０の半導体層３２の少なくともチャネル領域に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【００５７】
液晶層５０は、画素電極１１と共通電極２１とが対面するように配置されたＴＦＴアレイ基板１と対向基板２との間において、シール材５２（図３及び図４参照）により囲まれた空間に液晶が真空吸引等により封入されることにより形成される。液晶層５０は、画素電極１１からの電界が印加されていない状態で配向膜１２及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、二つの基板１及び２をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのスペーサが混入されている。
【００５８】
次に、ＴＦＴ３０に係る各層の構成について順に説明する。
【００５９】
ＴＦＴ３０は、走査線３１（ゲート電極）、走査線３１からの電界によりチャネルが形成されるポリシリコン膜等からなる半導体層３２、走査線３１と半導体層３２とを絶縁するゲート絶縁層３３、半導体層３２に形成されたソース領域３４、データ線３５（ソース電極）、及び半導体層３２に形成されたドレイン領域３６を備えている。ドレイン領域３６には、複数の画素電極１１のうちの対応する一つが接続されている。ソース領域３４及びドレイン領域３６は後述のように、半導体層３２に対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子として好適である。
【００６０】
ＴＦＴ３０を構成する半導体層３２は、例えば、下地としての第１層間絶縁層４１上にａ−Ｓｉ（アモルファスシリコン）膜を形成後、アニール処理を施して約５００〜２０００Åの厚さに固相成長させることにより形成する。この際、ｎチャネル型のＴＦＴ３０の場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを用いたイオン注入等によりドープする。また、ｐチャネル型のＴＦＴ３０の場合には、Ａｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを用いたイオン注入等によりドープする。特にＴＦＴ３０をＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）構造を持つｎチャネル型のＴＦＴとする場合、半導体層３２に、ソース領域３４及びドレイン領域３６のうちチャネル側に夫々隣接する一部にＰなどのＶ族元素のドーパントにより低濃度ドープ領域を形成し、同じくＰなどのＶ族元素のドーパントにより高濃度ドープ領域を形成する。また、ｐチャネル型のＴＦＴ３０とする場合、半導体層３２に、 ＢなどのIII族元素のドーパントを用いてソース領域３４及びドレイン領域３６を形成する。このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、ＴＦＴ３０は、低濃度ドープ領域に不純物イオンをドーパントしないオフセット構造のＴＦＴとしてもよいし、ゲート電極３１をマスクとして高濃度の不純物イオンをドーパントすることにより自己整合的にソース・ドレイン領域を形成するセルフアライン型のＴＦＴとしてもよい。
【００６１】
ゲート絶縁層３３は、半導体層３２を約９００〜１３００℃の温度により熱酸化することにより、３００〜１５００Å程度の比較的薄い厚さの熱酸化膜を形成して得る。
【００６２】
走査線３１（ゲート電極）は、減圧ＣＶＤ法等によりポリシリコン膜を堆積した後、ゲートマスクを用いたフォトリソグラフィ工程、エッチング工程等により形成される。或いは、Ｗ（タングステン）やＭｏ（モリブデン）等の金属膜又は金属シリサイド膜から形成されてもよい。この場合、走査線３１（ゲート電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００６３】
データ線３５（ソース電極）は、画素電極１１と同様にＩＴＯ膜等の透明導電性薄膜から形成してもよい。或いは、スパッタリング処理等により、約１０００〜７０００Åの厚さに堆積されたＡｌ等の低抵抗金属や金属シリサイド等から形成してもよい。
【００６４】
また、第２層間絶縁層４２には、ソース領域３４へ通じるコンタクトホール３７及びドレイン領域３６へ通じるコンタクトホール３８が夫々形成されている。このソース領域３４へのコンタクトホール３７を介して、データ線３５（ソース電極）はソース領域３４に電気的接続される。更に、第３層間絶縁層４３には、ドレイン領域３６へのコンタクトホール３８が形成されている。このドレイン領域３６へのコンタクトホール３８を介して、画素電極１１はドレイン領域３６に電気的接続される。前述の画素電極１１は、このように構成された第３層間絶縁層４３の上面に設けられている。各コンタクトホールは、例えば、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成すると、微細加工が可能となる。
【００６５】
尚、一般にはチャネルが形成される半導体層３２は、光が入射するとポリシリコン膜が有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、対向基板２には各ＴＦＴ３０に夫々対向する位置にブラックマトリクス２３が形成されているので、入射光が半導体層３２に入射することが防止される。更にこれに加えて又は代えて、ゲート電極を上側から覆うようにデータ線３５（ソース電極）をＡｌ等の不透明な金属薄膜から形成すれば、ブラックマトリクス２３と共に又は単独で、半導体層３２の少なくともチャネル領域への入射光（即ち、図７で上側からの光）の照射を効果的に防ぐことが出来る。
【００６６】
ここで、図８の平面図に示すように、以上のように構成された画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に夫々沿ってデータ線３５（ソース電極）及び走査線３１（ゲート電極）が設けられている。また、走査線３１に沿って容量線３１‘が配設されており、画面表示領域の外側に延設され、定電位線５０１とコンタクトホール５０２によって電気的に接続される。定電位線５０１は本来デッドスペースである周辺見切り５３下に形成することにより、スペースの有効利用を図るとよい。また、図８に示すようにプリチャージ信号線２０４やプリチャージ回路駆動信号線２０６を周辺見切り５３下に設けるようにしてもよい。更に、定電位線５０１はデータ線駆動回路１０１や走査線駆動回路１０４の正電位或いは負電位の電源と電気的に接続してもよいし、実装端子１０２から専用配線を設けて、自由に電位を設定してもよいことは言うまでもない。ところで、本実施の形態では、画素スイッチング用のＴＦＴ３０を単一のゲート電極３１で制御するシングルゲート構造を有するタイプの画素を示したが、同一の走査信号が供給される複数のゲート電極３１をＴＦＴ３０のソース・ドレイン間に設けてもよい。このような構成を採れば、ＴＦＴ３０のチャネル領域とドレイン領域の接合部におけるリーク電流を低減することができる。尚、図８は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図７から分かるように３次元的により複雑な構成を有している。
【００６７】
再び図７において、画素電極１１には蓄積容量７０が夫々設けられている。この蓄積容量７０は、より具体的には、半導体層３２と同一工程により形成される第１蓄積容量電極３２’、ゲート絶縁層３３と同一工程により形成される絶縁層３３’、走査線３１と同一工程により形成される容量線３１’（第２蓄積容量電極）、第２及び第３層間絶縁層４２及び４３、並びに第２及び第３層間絶縁層４２及び４３を介して容量線３１’に対向する画素電極１１の一部から構成されている。このように蓄積容量７０が設けられているため、デューティー比が小さくても高精細な表示が可能とされる。
【００６８】
図７において、液晶パネル１０には、プリチャージ回路２０１のＴＦＴ２０２（図１参照）がデータ線３５毎に設けられている。このＴＦＴ２０２は、より具体的には、半導体層３２と同一工程により形成される半導体層３２”、ゲート絶縁層３３と同一工程により形成されるゲート絶縁層３３”及び走査線３１（ゲート電極）と同一工程により形成されるプリチャージ回路駆動信号線２０６（ゲート電極）を備えている。半導体層３２”には、ＴＦＴ３０の場合と同様に、ソース領域３４”、チャネル形成領域及びドレイン領域３６”が設けられ、第２層間絶縁層４２に開けられたコンタクトホールを通じてドレイン領域３６”にはデータ線３５が接続され、ソース領域３４”にはプリチャージ信号線２０４が接続されている。そして、このような層構造を持つＴＦＴ２０２は、対向基板２に設けられた遮光性の周辺見切り５３に対向する位置において、ＴＦＴアレイ基板１上に設けられている。
【００６９】
尚、図７には図示していないが、サンプリング回路３０１のＴＦＴ３０２（図１参照）は、プリチャージ回路２０１のＴＦＴ２０２と同様に構成されており、対向基板２に設けられた遮光性の周辺見切り５３に対向する位置において、ＴＦＴアレイ基板１上に設けられている。
【００７０】
本実施の形態では特に、ＴＦＴ３０はｐ−Ｓｉ（ポリシリコン）タイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一薄膜形成工程で、サンプリング回路２０１、プリチャージ回路３０１、データ線駆動回路１０１、走査線駆動回路１０４等の同じくｐ−ＳｉＴＦＴタイプのＴＦＴ２０２、３０２等から構成された周辺回路を形成できるので製造上有利である。例えば、データ線駆動回路１０１及び走査線駆動回路１０４は、図５（３）及び図６（３）に示したプリチャージ回路２０１やサンプリング回路３０１の場合と同様に、ｎチャネル型ｐ−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから構成されるＣＭＯＳ構造の複数のＴＦＴからＴＦＴアレイ基板１上の周辺部分に形成される。
【００７１】
尚、図７には示されていないが、対向基板２の投写光が入射する側及びＴＦＴアレイ基板１の投写光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００７２】
以上説明した液晶パネル１０は、カラー液晶プロジェクタに適用されるため、３つの液晶パネル１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶パネル１０においてもブラックマトリックス２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶パネルを適用できる。
【００７３】
更に、対向基板２上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶パネルが実現できる。更にまた、対向基板２上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶パネルが実現できる。
【００７４】
液晶パネル１０において、ＴＦＴアレイ基板１側における液晶分子の配向不良を抑制するために、第３層間絶縁層４３の上に更に平坦化膜をスピンコート等で塗布してもよく、又はＣＭＰ処理を施してもよい。若しくは、第３層間絶縁層４３自体を平坦化膜にしてもよい。
【００７５】
また、液晶パネル１０のスイッチング素子は、正スタガ型又はコプラナー型のｐ−ＳｉＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやａ−ＳｉＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【００７６】
更に、液晶パネル１０においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜１２及び２２、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極１１をＡｌ等の反射率の高い金属膜から構成することにより、液晶パネル１０を反射型液晶装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶パネル１０においては、液晶層５０に対し垂直な電界（縦電界）を印加するように対向基板２の側に共通電極２１を設けているが、液晶層５０に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極１１を夫々構成する（即ち、対向基板２の側には縦電界発生用の電極を設けることなく、ＴＦＴアレイ基板１の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【００７７】
（サンプリング回路及びプリチャージ回路）
ここで、本実施の形態に係るサンプリング回路及びプリチャージ回路について、図９から図１３を参照して更に詳しく説明する。
【００７８】
図９（ａ）の平面図に示すように、サンプリング回路３０１は、画像入力信号線ＶＩＤｎ（ｎ＝１〜６）、サンプリング回路駆動信号線３０６及びデータ線３５が平行に配置されている。画像入力信号線ＶＩＤｎ（ｎ＝１〜６）は、各コンタクトホール３７ａ”を介して各ＴＦＴ３０２のソース領域に電気的接続されており、データ線３５は各コンタクトホール３８ａ”を介して各ＴＦＴ３０２のドレイン領域に電気的接続されている。また、サンプリング回路駆動信号線３０６はＴＦＴ３０２のゲート電極として、これらのソース領域とドレイン領域とを結ぶチャネル部分にゲート絶縁膜を介して対向配置されている。
【００７９】
図９（ｂ）のＡ−Ａ’断面図に示すように、 ＴＦＴ３０２はＬＤＤ構造を有し、半導体層中において、サンプリング回路駆動信号線３０６（ゲート電極）と同じ長さを持つチャネルの両脇に低濃度ドープ領域（ＬＤＤ）領域３２ａ”が設けられており、その更に両脇に高濃度ドープ領域が設けられている。
【００８０】
本実施の形態では特に、図９（ａ）の平面図及び図９（ｂ）のＡ−Ａ’断面図に示すように、ＴＦＴ３０２のゲート長をＬＡとし、ＬＤＤ長をＬＤＤＡとする。これらの長さは、後述のように最適化されている。尚、ＴＦＴ３０２は、オフセット構造のＴＦＴとしてもよいし、セルフアライン型のＴＦＴとしてもよい。
【００８１】
図１０（ａ）の平面図に示すように、プリチャージ回路２０１は、プリチャージ信号線２０４、プリチャージ回路駆動信号線２０６及びデータ線３５が平行に配置されている。プリチャージ信号線２０４は、各コンタクトホール３７ｂ”を介して各ＴＦＴ２０２のソース領域に電気的接続されており、データ線３５は各コンタクトホール３８ｂ”を介して各ＴＦＴ２０２のドレイン領域に電気的接続されている。また、プリチャージ回路駆動信号線２０６はＴＦＴ２０２のゲート電極として、これらのソース領域とドレイン領域とを結ぶチャネル部分にゲート絶縁膜を介して対向配置されている。
【００８２】
図１０（ｂ）のＢ−Ｂ’断面図に示すように、ＴＦＴ２０２はＬＤＤ構造を有し、ｐ−Ｓｉ層中において、プリチャージ回路駆動信号線２０６（ゲート電極）と同じ長さを持つチャネルの両脇に低濃度ドープ領域（ＬＤＤ）領域３２ｂ”が設けられており、その更に両脇に高濃度ドープ領域が設けられている。
【００８３】
本実施の形態では特に、図１０（ａ）の平面図及び図１０（ｂ）のＢ−Ｂ’断面図に示すように、ＴＦＴ２０２のゲート長をＬＢとし、ＬＤＤ長をＬＤＤＢとする。これらの長さは、後述のように最適化されている。尚、ＴＦＴ２０２は、オフセット構造のＴＦＴとしてもよいし、セルフアライン型のＴＦＴとしてもよい。
【００８４】
ここで図１１の表１を参照して、サンプリング回路３０１及びプリチャージ回路２０１により画素電極１１に画像信号及びプリチャージ信号を夫々書込む際の各ＴＦＴ３０２及び２０２の電流供給能力について検討する。ここに、ＴＦＴの電流供給能力とは、オンされた状態のＴＦＴが、ソース及びドレイン間にかかる所定電圧に応じてそれらの間にあるチャネルを介して供給できる電流量（単位は、例えばアンペア）であり、単位時間当りにチャネルを介して供給可能な電荷量（単位は、例えばクーロン／秒）に等しい。この電流量（電荷量）は、適当な動作条件下で、ＴＦＴのオン抵抗（単位は、例えばΩ）にほぼ反比例したり（即ち、オン導電率に比例したり）、ＴＦＴのサイズを規定するチャネル長等を固定した際のチャネル幅（単位は、例えばメートル）にほぼ比例したり、ＴＦＴのサイズを規定するチャネル幅等を固定した際のＴＦＴのチャネル長（単位は、例えばメートル）にほぼ反比例したりする性質を持つものである。
【００８５】
図１１に示した表１は、ＴＦＴ特性パラメータとしてソース−ドレイン間のオン状態における抵抗Ｒ（Ω）が異なる各種ＴＦＴにおける時定数τ（sec）の値、Ｔ／τの値、ＥＸＰ（−Ｔ／τ）の値、立ち上がり（％）及び不足電圧（ｍＶ）を夫々示したものである。ここでは全てのＴＦＴについて、書込み期間を１．００Ｅ−０７（sec）に設定し、書込み電圧を１０（Ｖ）に設定して、ソース−ドレイン間の容量Ｃ（Ｆ）を２．００Ｅ−１１（Ｆ）に設定してある。但し、Ｔは、ゲートに加えられる駆動信号のパルス幅に相当する各ＴＦＴがオンされる時間である。立ち上がり（％）としては、各時間Ｔの間にドレイン又はソースに接続された画素電極の電圧がどれだけ立ち上がったかを、飽和状態（完全に立ち上がった状態）を１００％として百分率で示してある。また、不足電圧（ｍＶ）としては、各立ち上がりに応じて、書込み電圧に対してソース−ドレインを介して供給された電荷により実際に画素電極に書込まれた電圧がどれだけ不足しているかをこれらの電圧の差として示してある。
【００８６】
この表１から分かるように、例えばＴＦＴのチャネル長を短く或いはチャネル幅を広くとることによって、ＴＦＴのオン抵抗Ｒを低くすればする程、容量一定の条件下で時定数τ（sec）を小さく出来、更に書込み電圧一定の条件下でオン電流が増加することにより十分に画素電極の電圧が立ち上がり、この結果として不足電圧が少なくなる。より一般には、単位時間当りにＴＦＴが供給可能な電荷を示すＴＦＴの電流供給能力が大きくなる程、不足電圧は少なくなる。
【００８７】
このように一般に、ＴＦＴにおいては電流供給能力が異なれば不足電圧状況が異なるので、本実施の形態の構成においても、サンプリング回路３０１のＴＦＴ３０２の電流供給能力をどのように設定するかにより、この設定に依存する不足電圧を補うためにプリチャージするプリチャージ回路２０１のＴＦＴ２０２に必要な電流供給能力が決まってくる。そこで、本実施の形態では、図９及び図１０に夫々示したサンプリング回路３０１のＴＦＴ３０２の電流供給能力と、プリチャージするプリチャージ回路２０１のＴＦＴ２０２に必要な電流供給能力との最適化を以下のように行う。
【００８８】
即ち、サンプリング回路３０１により画素電極に画像信号を書込むのに必要な時間は、各画素電極１１における液晶部分に液晶印加電圧が印加される周波数であるドット周波数と、画像信号をサンプリング回路３０１に供給するデータ線駆動回路１０１（シフトレジスタ等）の系列数及び方式とに依存する。ここで、本実施の形態に適用可能な各種の表示モードとして、ＶＧＡ方式、ＳＶＧＡ方式、ＸＧＡ方式及びＥＷＳ方式等があるが、これらの方式についてのドット周波数、水平周波数、水平帰線期間、プリチャージ時間及び画像選択時間を図１２の表２に示す。尚、ここでは、垂直周波数は全て約６０ｋＨｚに設定してあり、水平帰線期間でプリチャージを行うことを想定している。また、画像選択時間は、サンプリング回路３０１が、データ線３５を順次駆動する場合並びに６本、１２本及び２４本ずつ同時に駆動する場合について夫々示してある。
【００８９】
図１２に示す表２において、例えばドット周波数が６５ＭＨｚと比較的高いＸＧＡ方式においてデータ線３５を１２本同時に駆動する場合には、サンプリング回路３０１により一つの画素電極１１に画像信号としての電荷を書込むのに必要な時間は、１８０ｎsecの画像選択時間に対し若干のマージンを見て（前後の画像信号を書き込むことにより生じるゴースト現象を防止するため）約１５０ｎsec（ナノ秒）となる。これに対して、例えば水平帰線期間に全てのデータ線３５を同時にプリチャージする場合に、プリチャージ信号としての電荷を書込むのに必要な時間は、当該水平帰線期間約４μsec（マイクロ秒）に対し、画像信号の極性反転時の遅延やプリチャージ回路駆動信号の遅延等を考慮して、若干のマージンを見ると、約２μsecとなる。
【００９０】
従ってこの場合には、本願発明者らの考察によれば、プリチャージ回路２０１のＴＦＴ２０２の電流供給能力Ａ２は、サンプリング回路３０１のＴＦＴ３０２の電流供給能力Ａ１の１／１０程度で十分であると考えられる。同様の考え方で、図１２の表２に示したＶＧＡ方式、ＳＶＧＡ方式、ＸＧＡ方式及びＥＷＳ方式の夫々について、サンプリング回３０１路のオン電流に対する、十分にプリチャージするために必要なプリチャージ回路２０１のオン電流の比（即ち、オン電流比）を図１３の表３に示す。この場合、ＴＦＴのソース−ドレイン間に、同電圧を印加した時のオン電流比を示してある。従って、この印加電圧を変化させると、これらのオン電流比は変化する。
【００９１】
図１３に示す表３によれば、十分にプリチャージするために必要なオン電流比は、表示モード及び駆動方式に依存している。即ち、十分にプリチャージするために必要なプリチャージ回路２０１のＴＦＴ２０２の電流供給能力Ａ２は、表示モード及び駆動方式に依存する。
【００９２】
そこで本実施の形態では、データ線３５一本に対するサンプリング回路３０１のＴＦＴ３０２の電流供給能力Ａ１及びプリチャージ回路２０１のＴＦＴ２０２の電流供給能力Ａ２並びにデータ線３５一本に対してサンプリング回路３０１のＴＦＴ３０２がオンされる時間ΔＴ１（画像信号を書込む時間）及びプリチャージ回路２０１のＴＦＴ２０２がオンされる時間ΔＴ２（プリチャージ信号を書込む時間）との間には、次の式（１）に示される関係が成立するように、ＴＦＴ２０２及び３０２を構成する。
【００９３】
（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２      ……（１）
ここに、ＴＦＴの電流供給能力とは、オンされた状態のＴＦＴが、そのチャネルを介して供給できる電流量であり、単位時間当りに供給可能な電荷量に等しい。従って、このような関係が成立すれば、プリチャージ回路２０１のＴＦＴ２０２の電流供給能力Ａ２は、サンプリング回路３０１から供給される画像信号に対してプリチャージの効果を発揮するために必要なレベル以上となる。そして、プリチャージ回路２０１のＴＦＴ２０２を、必要最低限の電流供給能力Ａ２に対応した必要最低限のサイズを持つように、即ち、（ΔＴ１／ΔＴ２）×Ａ１≒Ａ２なる関係が成立するように構成すれば、プリチャージ回路２０１のＴＦＴ２０２ひいてはプリチャージ回路２０１全体の占有面積をほぼ限界まで小さくできる。
【００９４】
以上の結果、サンプリング機能及びプリチャージ機能を、ドット周波数やデータ線駆動回路１０１の系列数や方式に応じて、必要最低限度の電流供給能力や必用最低限度のＴＦＴサイズにより夫々実現するサンプリング回路３０１及びプリチャージ回路２０１が得られる。即ち、ドット周波数やデータ線駆動回路１０１の系列数や方式に対して、サンプリング回路３０１及びプリチャージ回路２０１における電流供給能力やＴＦＴサイズの最適化がなされる。
【００９５】
ところで図１４に示すように、一般にＴＦＴのチャネル長に応じてＴＦＴの立ち上がり特性は変化するため、ＴＦＴをスイッチング素子として用いる場合のしきい値電圧はチャネル長に応じて変化する。仮に異なるしきい値電圧のＴＦＴをプリチャージ回路２０１とサンプリング回路３０１とで用いると、ゲート遅延によりプリチャージ回路２０１から供給されるプリチャージ信号とサンプリング回路３０１から供給される画像信号とのタイミングを合わせるが実践上困難になってしまう。
【００９６】
そこで、本実施の形態では特に、図９に示したサンプリング回路３０１のＴＦＴ３０２のチャネル長ＬＡと図１０に示したプリチャージ回路２０１のＴＦＴ２０２のチャネル長ＬＢとは、これらのＴＦＴ３０２及び２０２のしきい値電圧の差が所定の微小値未満となる程度に相等しくされている。このような所定の微小値は、サンプリング回路３０１とプリチャージ回路２０１とにおけるチャネル長ＬＡ及びＬＢの差に起因したＴＦＴ特性の相違に基づくゲート遅延による当該液晶装置２００の表示画像への悪影響が視認不可能な範囲に収まるように、チャネル長ＬＡ及びＬＢを徐々に変化させてその影響を見たり計算したりする実験、理論演算、シミュレーション等により予め定められる。
【００９７】
このようにチャネル長ＬＡとチャネル長ＬＢとは、ほぼ同じ長さとされるが、このとき本実施の形態では更に、図９（ａ）に示したサンプリング回路３０１のＴＦＴ３０２のチャネル幅ＷＡと、図１０（ａ）に示したプリチャージ回路２０１のＴＦＴ２０２のチャネル幅ＷＢとの間には、次の式（２）に示される関係が成立するように、ＴＦＴ２０２及び３０２を構成する。
【００９８】
（ΔＴ１／ΔＴ２）×ＷＡ≦ＷＢ      ……（２）
このような関係が成立すれば、チャネル幅ＷＢにほぼ比例するプリチャージ回路２０１のＴＦＴ２０２の電流供給能力Ａ２は、サンプリング回路３０１から供給される画像信号に対してプリチャージの効果を発揮するために必要なレベル以上となる。そして、プリチャージ回路２０１のＴＦＴ２０２を、必要最低限のチャネル幅ＷＢを持つように、即ち、（ΔＴ１／ΔＴ２）×ＷＡ≒ＷＢなる関係が成立するように構成すれば、プリチャージ回路２０１のＴＦＴ２０２ひいてはプリチャージ回路２０１全体の占有面積をほぼ限界まで小さくできる。この結果、サンプリング機能及びプリチャージ機能を、ドット周波数やデータ線駆動回路１０１の系列数や方式に応じて、必要最低限度のチャネル幅ＷＡ及びＷＢにより夫々実現するサンプリング回路２０１及びプリチャージ回路３０１が得られる。即ち、サンプリング回路３０１及びプリチャージ回路２０１におけるＴＦＴチャネル幅の最適化がなされる。
【００９９】
前述のようにＴＦＴ２０２及び２０３は、オフ時にドレイン電極−ソース電極間に保持された保持電圧がチャネルを介してリークするため、チャネル長を短くするのには一定の制限が課せられるが、本実施の形態によれば、チャネル長ＬＡ及びＬＢを適当な長さでほぼ同じにしておき、プリチャージ回路２０１のＴＦＴ２０２のチャネル幅ＷＢをほぼ限界まで小さく出来る。
【０１００】
更に本実施の形態では、図９（ｂ）及び図１０（ｂ）に示したように、ＴＦＴ２０２及び３０２は、夫々ＬＤＤ構造を持つが、これらのＬＤＤ長ＬＤＤＡ及びＬＤＤＢとは、上述のチャネル長ＬＡ及びＬＢの場合と同様に、ほぼ等しくされている。そして、このとき特に、サンプリング回路３０１のＴＦＴ３０２のチャネル幅ＷＡ（図９（ａ）参照）と、プリチャージ回路２０１のＴＦＴ２０２のチャネル幅ＷＢ（図１０（ａ）参照）との間に、前述の式（２）に示される関係が成立するようにＴＦＴ３０２及び２０２は構成されているので、チャネル幅ＷＢにほぼ比例する、ＴＦＴ２０２の電流供給能力Ａ２は、サンプリング回路３０１から供給される画像信号に対してプリチャージの効果を発揮するために必要なレベル以上となる。この結果、サンプリング回路３０１及びプリチャージ回路２０１におけるＬＤＤ構造を持つＴＦＴについてのチャネル幅の最適化がなされる。尚、ＴＦＴ２０２及び３０２は夫々、オフセット構造のＴＦＴとしてもよいし、セルフアライン型のＴＦＴとしてもよいことは言うまでもない。
【０１０１】
以上の実施の形態では、プリチャージ回路２０１が、プリチャージ信号を画像信号の水平帰線期間に、複数のデータ線に対し同時に供給するように構成されている。この場合、プリチャージ回路２０１には、複数のデータ線３５に対応する比較的高い電流供給能力Ａ２が必要となるが、前述の式（１）或いは（２）に示される関係が成立するようにＴＦＴ２０２及び３０２は夫々構成されているので、この電流供給能力Ａ２は、プリチャージの効果を発揮するために必要なレベル以上となる。但し、このようにプリチャージ信号を水平帰線期間に同時に供給しなくても、上述した本願独自の電流供給能力及びＴＦＴサイズの最適化という効果は得られる。例えば、サンプリング回路３０１のＴＦＴ３０２は、データ線駆動回路１０１が有するシフトレジスタから順次供給される転送信号により夫々（例えば、１本ずつ順次に若しくは３本、６本、１２本、２４本等ずつ同時に順次に）オンされて、画像信号を転送信号の周期で複数のデータ線３５に夫々供給し、且つプリチャージ回路２０１のＴＦＴ２０２は、転送信号により夫々オンされて、プリチャージ信号を転送信号の周期に対応する期間だけ画像信号に先行して複数のデータ線３５に夫々順次供給するように構成してもよい。この場合には、プリチャージ回路２０１には、各データ線３５に対応する比較的低い電流供給能力Ａ２が必要となるが、前述の式（１）或いは（２）に示される関係が成立するようにＴＦＴ２０２及び３０２は夫々構成されているので、やはり、この電流供給能力Ａ２は、プリチャージの効果を発揮するために必要なレベル以上となる。このように構成すると、プリチャージ回路２０１の構成が若干複雑になるが電荷供給のための負荷が軽減される利点が得られる。
【０１０２】
（液晶装置の動作）
次に、以上のように構成された液晶装置２００の動作について図１及び図２を参照して説明する。
【０１０３】
先ず、走査線駆動回路１０４は、所定タイミングで走査線３１に走査信号をパルス的に線順次で印加する。
【０１０４】
これと並行して、例えば６つの画像入力信号線ＶＩＤ１〜ＶＩＤ６から６つのパラレルな画像信号を受けると、サンプリング回路３０１は、これらの画像信号をサンプリングする。データ線駆動回路１０１は、走査線駆動回路１０４がゲート電圧を印加するタイミングに合わせて、６本の画像入力信号線ＶＩＤ１〜ＶＩＤ６夫々について一つのデータ線毎にサンプリング回路駆動信号を供給して、サンプリング回路３０１のＴＦＴ３０２をオン状態とする。これにより、隣接する６本のデータ線３５に対して、サンプリング回路３０１にサンプリングされた画像信号を同時に印加し、更にこのような画像信号の印加を６本のデータ線３５からなるグループ毎に順次行う。即ち、データ線駆動回路１０１とサンプリング回路３０１により、６相展開されて画像入力信号線ＶＩＤ１〜ＶＩＤ６から入力された６つのパラレルな画像信号は、データ線３５に供給される。
【０１０５】
他方で、各画像信号に先行するタイミングで、プリチャージ回路２０１は、プリチャージ信号を各データ線３５に供給する。より具体的には、プリチャージ回路２０１は、プリチャージ信号（ＮＲＳ）をデータ線３５に書き込むための電源をプリチャージ信号線２０６から受けつつ、プリチャージ回路駆動信号線２０６を介して入力されるプリチャージ回路駆動信号（ＮＲＧ）に応じてＴＦＴ２０２をオン状態とし、プリチャージ信号（ＮＲＳ）をデータ線３５に書き込む（図２参照）。
【０１０６】
このように、走査信号（ゲート電圧）及び画像信号（ソース電圧）の両方が印加されたＴＦＴ３０においては、ソース領域３４、半導体層３２に形成されたチャネル及びドレイン領域３６を介して画素電極１１に電圧が印加される。そして、この画素電極１１の電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間だけ蓄積容量７０（図７参照）により維持される。特に本実施の形態では、液晶を交流駆動するために、１フィールド或いは１フレームといった所定周期毎にソース電圧の電圧極性が反転されるが、上述のように各画像信号がＴＦＴ３０に供給される前に、各データ線３５には、好ましくは中間階調レベルの画素データに相当するプリチャージ信号が供給されているので、画像信号を書込む際の負荷は軽減されており、データ線３５の電位レベルは、前回に印加された電圧レベルによらずに安定している。このため、今回の画像信号を各データ線３５（ソース電極）に安定した電位により供給することができる。
【０１０７】
以上のように、画素電極１１に電圧が印加されると、液晶層５０におけるこの画素電極１１と共通電極２１とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶パネル１０からは画像信号に応じたコントラストを持つ光が出射する。この際、本実施の形態では特に、多相展開された画像信号をサンプリング回路３０１によりサンプリングし、データ線３５に供給するので、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給できる。更に、プリチャージ回路２０１から画像信号に先行してプリチャージ信号が供給されているので、コントラスト比の向上、データ線３５の電位レベルの安定、表示画面上のラインむらの低減等が図られ、液晶パネル１０の画面表示領域には、高品位の画像が表示される。
【０１０８】
以上説明した液晶装置においては、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、サンプリング回路２０１、プリチャージ回路３０１及び検査回路のうちのいずれか一つのみを周辺見切り５３下に形成し、残りをＴＦＴアレイ基板１上の周辺部分に形成してもよいし、或いは周辺見切り５３の下のスペースを利用せずに、これら全ての回路をＴＦＴアレイ基板１上の周辺部分に形成してもよい。
【０１０９】
更にまた、以上の実施の形態において、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等に開示されているように、ＴＦＴアレイ基板１上においてＴＦＴ３０に対向する位置（即ち、ＴＦＴ３０の少なくともチャネル領域下側）にも、例えば高融点金属からなる遮光層を設けてもよい。このようにＴＦＴ３０の下側にも遮光層を設ければ、ＴＦＴアレイ基板１の側からの戻り光等がＴＦＴ３０に入射するのを未然に防ぐことができる。
【０１１０】
（電子機器）
次に、以上詳細に説明した液晶装置２００を備えた電子機器の実施の形態について図１５から図１９を参照して説明する。
【０１１１】
先ず図１５に、このように液晶装置２００を備えた電子機器の概略構成を示す。
【０１１２】
図１５において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む駆動回路１００４、前述のように周辺見切り下にプリチャージ回路及びサンプリング回路が設けられた液晶パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read  Only  Memory）、ＲＡＭ（Random  Access  Memory）、光ディスク装置などのメモリ、同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶パネル１０を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１１３】
次に図１６から図１９に、このように構成された電子機器の具体例を夫々示す。
【０１１４】
図１６において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶パネル１０を含む液晶表示モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１０Ｒ、１０Ｇ及び１０Ｂとして用いた投写型プロジェクタとして構成されている。液晶プロジェクタ１１００では、白色光源のランプユニット１１０２から投写光が発せられると、ライトガイド１１０４の内部で、複数のミラー１１０６を介して、２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１０Ｒ、１０Ｇ及び１０Ｂに夫々導かれる。そして、ライトバルブ１０Ｒ、１０Ｇ及び１０Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投写レンズ１１１４を介してスクリーンなどにカラー画像として投写される。
【０１１５】
図１７において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶パネル１０がトップカバーケース内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１１６】
図１８において、電子機器の他の例たるページャ１３００は、金属フレーム１３０２内に前述の駆動回路１００４がＴＦＴアレイ基板上に搭載されて液晶表示モジュールをなす液晶パネル１０が、バックライト１３０６ａを含むライトガイド１３０６、回路基板１３０８、第１及び第２のシールド板１３１０及び１３１２、二つの弾性導電体１３１４及び１３１６、並びにフィルムキャリアテープ１３１８と共に収容されている。この例の場合、前述の表示情報処理回路１００２（図１５参照）は、回路基板１３０８に搭載してもよく、液晶パネル１０のＴＦＴアレイ基板上に搭載してもよい。更に、前述の駆動回路１００４を回路基板１３０８上に搭載することも可能である。
【０１１７】
尚、図１８に示す例はページャであるので、回路基板１３０８等が設けられている。しかしながら、駆動回路１００４や更に表示情報処理回路１００２を搭載して液晶表示モジュールをなす液晶パネル１０の場合には、金属フレーム１３０２内に液晶パネル１０を固定したものを液晶装置として、或いはこれに加えてライトガイド１３０６を組み込んだバックライト式の液晶装置として、生産、販売、使用等することも可能である。
【０１１８】
また図１９に示すように、駆動回路１００４や表示情報処理回路１００２を搭載しない液晶パネル１０の場合には、駆動回路１００４や表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Tape  Carrier  Package）１３２０に、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。
【０１１９】
以上図１６から図１９を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１５に示した電子機器の例として挙げられる。
【０１２０】
以上説明したように、本実施の形態によれば、相対的に画面表示領域が大きく且つ高品位の画像表示が可能な液晶装置２００を備えた各種の電子機器を実現できる。
【０１２１】
【発明の効果】
以上詳細に説明したように請求項１に記載の液晶装置によれば、サンプリング機能及びプリチャージ機能を、ドット周波数やデータ線駆動回路の系列数や方式に応じて、必要最低限度の電流供給能力や必用最低限度のＴＦＴサイズにより夫々実現するサンプリング回路及びプリチャージ回路を得ることが可能となる。更に、このようにＴＦＴサイズを小さく抑えれば、ゲート容量の大きさに依存するプリチャージの遅延をも最小限度に抑えることができ、より正確なタイミングでサンプリングやプリチャージを行うことも可能となる。このように、本願発明により、サンプリング回路及びプリチャージ回路における電流供給能力やＴＦＴサイズの最適化が図られ、液晶パネルや液晶表示モジュールのサイズと比較して相対的に有効表示面積を大きくでき、同時に、より高品位の画像を表示することも可能となる。
【０１２２】
請求項２に記載の液晶装置によれば、サンプリング機能及びプリチャージ機能を、ドット周波数やデータ線駆動回路の系列数や方式に応じて、必要最低限度のチャネル幅により夫々実現するサンプリング回路及びプリチャージ回路を得ることが可能となる。更に、このようにチャネル幅を小さく抑えれば、ゲート容量の大きさに依存するプリチャージの遅延をも最小限度に抑えることができ、より正確なタイミングでサンプリングやプリチャージを行うことも可能となる。特に、前述のようにプリチャージ回路の第２ＴＦＴは、オフ時に保持電圧がチャネルを介してリークするため、チャネル長を短くするのには一定の制限が課せられるが、本願発明によれば、第１及び第２ＴＦＴの間でチャネル長を適当な長さでほぼ同じにしておき、第２ＴＦＴのチャネル幅をほぼ限界まで小さく出来るので、該リークの問題にも適切に対処できる。
【０１２３】
請求項３に記載の液晶装置によれば、ＬＤＤ構造を持ちショートチャネル効果が低減されたＴＦＴからなる高性能のサンプリング回路及びプリチャージ回路においてＴＦＴサイズの最適化を図ることが出来る。
【０１２４】
請求項４に記載の液晶装置によれば、画像信号の水平帰線期間に複数のデータ線に同時にプリチャージ回路を供給する比較的簡単な構成のプリチャージ回路において、ＴＦＴサイズの最適化を図ることが出来る。
【０１２５】
請求項５に記載の液晶装置によれば、データ線にプリチャージ信号を順次供給すればよいので、比較的低い電流供給能力を持つＴＦＴからなるプリチャージ回路において、ＴＦＴサイズの最適化を図ることが出来る。
【０１２６】
請求項６に記載の電子機器によれば、電子機器は、上述した本願発明の液晶装置を備えているので、電子機器の全体のサイズに対して画面表示領域が大きく且つ高品位の画像表示が可能な、液晶プロジェクタ、パーソナルコンピュータ、ページャ等の様々な電子機器を実現可能となる。
【図面の簡単な説明】
【図１】  液晶装置の実施の形態におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図２】  プリチャージ回路のタイミングチャートである。
【図３】  図１の液晶装置の全体構成を示す平面図である。
【図４】  図１の液晶装置の全体構成を示す断面図である。
【図５】  液晶装置に設けられたプリチャージ回路を構成するＴＦＴの回路図である。
【図６】  液晶装置に設けられたサンプリング回路を構成するＴＦＴの回路図である。
【図７】  液晶装置に備えられた液晶パネルを構成するＴＦＴアレイ基板上のＴＦＴ素子示す断面図である。
【図８】  図７の液晶パネルを構成するＴＦＴアレイ基板上の画面表示領域を形成する隣接した画素群の平面図である。
【図９】  液晶装置に設けられたサンプリング回路を各種寸法と共に示す平面図（ａ）及び断面図（ｂ）である。
【図１０】  液晶装置に設けられたプリチャージ回路を各種寸法と共に示す平面図（ａ）及び断面図（ｂ）である。
【図１１】  サンプリング回路を構成する各種ＴＦＴにおける不足電圧等を示す表１である。
【図１２】  液晶表示駆動に係る各種表示モードにおけるプリチャージ時間、画像選択時間等を示す表２である。
【図１３】  図１２に示した各種モードにおけるプリチャージ回路とサンプリング回路とのオン電流比を示す表３である。
【図１４】  チャネル長を変化させた場合のＴＦＴの立ち上がり特性の変化を示す特性図である。
【図１５】  本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１６】  電子機器の一例としての液晶プロジェクタを示す断面図である。
【図１７】  電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図１８】  電子機器の一例としてのページャを示す分解斜視図である。
【図１９】  電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
１０…液晶パネル
１１…画素電極
１２…配向膜
２１…共通電極
２２…配向膜
２３…ブラックマトリクス
３０…ＴＦＴ
３１…走査線（ゲート電極）
３２…半導体層
３３…ゲート絶縁層
３４…ソース領域
３５…データ線（ソース電極）
３６…ドレイン領域
３７、３８…コンタクトホール
４１…第１層間絶縁層
４２…第２層間絶縁層
４３…第３層間絶縁層
５０…液晶層
５２…シール材
５３…周辺見切り
７０…蓄積容量
１０１…データ線駆動回路
１０２…実装端子
１０４…走査線駆動回路
２００…液晶装置
２０１…プリチャージ回路
２０２…ＴＦＴ
２０４…プリチャージ信号線
２０６…プリチャージ回路駆動信号線
３０１…サンプリング回路
３０２…ＴＦＴ
【図１】
0003674273.tif 000002
【図２】
0003674273.tif 000003
【図３】
0003674273.tif 000004
【図４】
0003674273.tif 000005
【図５】
0003674273.tif 000006
【図６】
0003674273.tif 000007
【図７】
0003674273.tif 000008
【図８】
0003674273.tif 000009
【図９】
0003674273.tif 000010
【図１０】
0003674273.tif 000011
【図１１】
0003674273.tif 000012
【図１２】
0003674273.tif 000013
【図１３】
0003674273.tif 000014
【図１４】
0003674273.tif 000015
【図１５】
0003674273.tif 000016
【図１６】
0003674273.tif 000017
【図１７】
0003674273.tif 000018
【図１８】
0003674273.tif 000019
【図１９】
0003674273.tif 000020