(57)【特許請求の範囲】
【請求項１】
有機ＥＬ表示パネルの端子ピン駆動電流を発生する出力段電流源を有する有機ＥＬ駆動回路における前記端子ピン駆動電流の駆動電流値を調整する駆動電流値調整回路において、
メモリに記憶されたデータを受けてＯＮ／ＯＦＦするスイッチ回路と、
前記有機ＥＬ表示パネルの端子ピンに対応して設けられこの端子ピンを駆動するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路のＯＮ／ＯＦＦとに応じて所定の電流値の電流を生成する電流値生成回路とを備え、前記メモリは、前記データが書込まれる不揮発性メモリあるいはある不揮発性メモリの前記データが書込まれる揮発性メモリであり、前記電流値生成回路は、前記出力段電流源を駆動するドライブ段に設けられた第１のカレントミラー回路を有し、この第１のカレントミラー回路は、入力側駆動トランジスタ１個に対してこれにカレントミラー接続された第１および第２の出力側トランジスタを有し、この第２の出力側トランジスタが、前記スイッチ回路を介して前記第１の出力側トランジスタに並列に接続され、前記第１の出力側トランジスタの出力に前記所定の電流値を発生し、前記駆動電流値をこの所定の電流値の電流に応じて調整することを特徴とする有機ＥＬ駆動回路の駆動電流値調整回路。
【請求項２】
前記第２の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第１の出力側トランジスタに複数個並列に接続され、前記不揮発性メモリは、前記有機ＥＬ表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージのそれぞれが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項１記載の有機ＥＬ駆動回路の駆動電流値調整回路。
【請求項３】
前記第２の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第１の出力側トランジスタに複数個並列に接続され、前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書込まれる揮発性メモリであり、前記不揮発性メモリにはプロセッサあるいはコントローラを介して前記データが書込まれ、前記揮発性メモリは、前記有機ＥＬ表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージのそれぞれが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項１記載の有機ＥＬ駆動回路の駆動電流値調整回路。
【請求項４】
前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書込まれる揮発性メモリである請求項１記載の有機ＥＬ駆動回路の駆動電流値調整回路。
【請求項５】
請求項１から４項のいずれかの項記載の駆動電流値調整回路を有する有機ＥＬ駆動回路。
【請求項６】
さらに、前記ドライブ段として表示データを受けてある出力段電流源あるいは前記出力段電流源を駆動する駆動電流を発生するＤ／Ａ変換回路を有し、このＤ／Ａ変換回路が第２のカレントミラー回路で構成され、前記所定の電流値の電流は、このＤ／Ａ変換回路の前記第２カレントミラー回路の入力側トランジスタを駆動する電流とされる請求項５記載の有機ＥＬ駆動回路。
【請求項７】
さらに、前記第２のカレントミラー回路の入力側トランジスタが複数個パラレルに設けられ、これらの複数の入力側トランジスタの少なくとも１つに前記所定の電流値の電流が流されることで前記Ｄ／Ａ変換回路の出力に前記ピン駆動電流がピーク電流を生じる電流が発生し、前記複数の入力側トランジスタの少なくとも他の１つに前記所定の電流値の電流が分流されることで前記Ｄ／Ａ変換回路の出力に前記ピン駆動電流が定常状態の駆動電流になる電流が発生する請求項６記載の有機ＥＬ駆動回路。
【請求項８】
有機ＥＬ表示パネルと、
この有機ＥＬ表示パネルの端子ピン駆動電流を発生する出力段電流源を有する出力段と、
この出力段の前記端子ピンに対する駆動電流値を調整する有機ＥＬ駆動回路の駆動電流値調整回路とを有し、
前記駆動電流値調整回路がメモリに記憶されたデータを受けてＯＮ／ＯＦＦするスイッチ回路と、前記有機ＥＬ表示パネルの端子ピンに対応して設けられこの端子ピンを駆動するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路のＯＮ／ＯＦＦとに応じて所定の電流値の電流を生成する電流値生成回路とを備え、前記メモリは、前記データが書込まれる不揮発性メモリあるいはある不揮発性メモリの前記データが書込まれる揮発性メモリであり、前記電流値生成回路は、前記出力段電流源を駆動するドライブ段に設けられた第１のカレントミラー回路を有し、この第１のカレントミラー回路は、入力側駆動トランジスタ１個に対してこれにカレントミラー接続された第１および第２の出力側トランジスタを有し、この第２の出力側トランジスタが、前記スイッチ回路を介して前記第１の出力側トランジスタに並列に接続され、前記第１の出力側トランジスタの出力に前記所定の電流値を発生し、前記駆動電流値をこの所定の電流値の電流に応じて調整することを特徴とする有機ＥＬ表示装置。
【請求項９】
前記第２の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第１の出力側トランジスタに複数個並列に接続され、前記不揮発性メモリは、前記有機ＥＬ表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項８記載の有機ＥＬ表示装置。
【請求項１０】
前記第２の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第１の出力側トランジスタに複数個並列に接続され、前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書込まれる揮発性メモリであり、前記不揮発性メモリにはプロセッサあるいはコントローラを介して前記データが書込まれ、前記揮発性メモリは、前記有機ＥＬ表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージのそれぞれが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項８記載の有機ＥＬ表示装置。
【請求項１１】
さらに、前記ドライブ段として表示データを受けて前記出力段電流源を駆動する駆動電流を発生するＤ／Ａ変換回路を有し、このＤ／Ａ変換回路が第２のカレントミラー回路で構成され、前記所定の電流値の電流は、このＤ／Ａ変換回路の前記第２カレントミラー回路の入力側トランジスタを駆動する電流とされる請求項８記載の有機ＥＬ表示装置。
【請求項１２】
さらに、前記第２のカレントミラー回路の入力側トランジスタが複数個パラレルに設けられ、これらの複数の入力側トランジスタの少なくとも１つに前記所定の電流値の電流が流されることで前記Ｄ／Ａ変換回路の出力にピーク電流が発生し、前記複数の入力側トランジスタの少なくとも他の１つに前記所定の電流値の電流が分流されることで前記Ｄ／Ａ変換回路の出力に前記ピン駆動電流が定常状態の駆動電流になる電流が発生する請求項１１記載の有機ＥＬ表示装置。
【請求項１３】
前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書込まれる揮発性メモリである請求項８記載の有機ＥＬ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、有機ＥＬ駆動回路の駆動電流値調整回路、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機，ＰＨＳ等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を向上させることができ、特に、高輝度カラー表示に適した有機ＥＬ表示装置に関する。
【０００２】
【従来の技術】
有機ＥＬ表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される次世代表示装置として現在注目されている。この有機ＥＬ表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機ＥＬ表示装置が提案されている。例えば、特開平１０−１１２３９１号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
【０００３】
携帯電話機，ＰＨＳ用の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願２００２−８２６６２号（特願２００１−８６９６７号と特願２００１−３９６２１９号の国内優先出願，対応ＵＳ出願１０，１０２，６７１号）のように端子ピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路（基準電流分配回路）を有していて、入力段となるその手前の基準電流発生回路から基準電流を受けて端子ピン対応に多数のミラー電流を発生することで基準電流を端子ピン対応に分配して出力回路を駆動する。あるいは端子ピン対応に分配されたこのミラー電流をさらにｋ倍（ｋは２以上の整数）の電流に増幅して出力回路を駆動する。そして、そのｋ倍電流増幅回路には、端子ピン対応にＤ／Ａ変換回路を設けたこの出願人の特願２００２−３３７１９号の出願がある。これは、カラム側の端子ピン対応にＤ／Ａ変換回路が表示データを受けてこの表示データを端子ピン対応にＡ／Ｄ変換してカラム方向の駆動電流を同時に生成する。
【０００４】
ところで、有機ＥＬ表示装置では、カラム側（陽極側）の１ラインが電流吐出し側となり、ロー側（陰極走査側）が電流吸い込み側（シンク側）となって、ロー側の走査に応じてカラム側の電流駆動回路からの電流が有機ＥＬ素子（以下ＥＬ素子）の陽極側に出力される。そのため、カラム側（ＥＬ素子の陽極側）の駆動電流が表示輝度に直接影響する。
そこで、前記の特願２００２−８２６６２号においては、基準電流発生回路の基準電流をレーザトリミングの駆動電流調整回路を用いて製造工程において、駆動電流を調整している。
図４は、そのカラムライン電流駆動回路のドライブ段を中心とするブロック図である。２０は、カラムライン電流駆動回路である。このカラムライン電流駆動回路２０は、基準電流反転回路２１、レーザトリミングの駆動電流値調整回路２２、駆動電流生成回路（前記の駆動電流分配回路）２３、ｋ倍駆動電流生成回路８２、Ｎ倍出力のカレントミラー出力回路８３とからなる。なお、９１は、前段に設けられた４ビットＤ／Ａコンバータであり、Ｄ1〜Ｄ4がそのデータ入力端子である。
【０００５】
ここで、１個のカラムドライバＩＣにおいて、駆動電流生成回路（駆動電流分配回路）２３は、端子ピン対応に基準電流を分配するものであって、１個の入力側トランジスタＱaとｎ個（ｎ≧３０）の出力側トランジスタＱnとがカレントミラー接続されていて、各トランジスタＱnに対応して設けられたｎ個のｋ倍駆動電流生成回路８２にトランジスタＱnのそれぞれの出力電流が転送される。それぞれの駆動電流値は、ｎ個のｋ倍駆動電流生成回路８２とｎ個のＮ倍出力のカレントミラー出力回路８３を経てｋ×Ｎ倍に増幅されてそれぞれカラムラインのｎ個の各出力端子ピン８４（カラムラインの端子ピン）に出力される。なお、特願２００２−８２６６２号では、１個の入力側トランジスタＱaは、ｎ個（ｎ≧３０）の出力側トランジスタＱnの中央部分に配置されている。
ｎ個の各ｋ倍駆動電流生成回路８２は、スイッチングコントローラ９２により制御されて、有機ＥＬ素子を駆動するためのピーク電流の発生、表示データの設定等がなされる。
なお、図中、４は、電圧１５Ｖの電源であり、＋ＶDDは、電圧３Ｖの電源ラインであって、７は、その電源、９２は、スイッチングコントロール回路、そして５は、コントローラである。
【０００６】
また、トランジスタＱ1とトランジスタＱ2と、トランジスタＱ3とＱ4，Ｑ5、そしてトランジスタＱ6とトランジスタＱ7とは、それぞれカレントミラー回路を構成する入力側と出力側のトランジスタである。
トランジスタＱ6とトランジスタＱ7のエミッタ側には、それぞれ抵抗Ｒb1〜Ｒbnと抵抗Ｒc1〜Ｒcnの直列回路が設けられている。Ｈb1〜Ｈbn，Ｈc1〜Ｈcnは、それぞれこれら抵抗に並列に接続されたレーザトリミング用のヒューズであって、ＩＣ製造工程でこれらヒューズが選択的に遮断される。このことで駆動電流値調整回路２２で生成される駆動電流ｍＩ（トランジスタＱ7のコレクタ出力電流）が調整される。
【０００７】
【発明が解決しようとする課題】
このような駆動電流調整回路２２により入力側トランジスタ１個に対して多数（ｎ個）の出力側トランジスタを有するカレントミラー回路で構成される駆動電流分配回路２３の入力側トランジスタの駆動電流を調整する。これにより、各出力トランジスタの駆動電流を調整して製品ごとの輝度ばらつきを抑えている。
特に、特願２００２−８２６６２号では、１個の入力側トランジスタをｎ個の出力トランジスタに対して中央に配置することで、製品ごとの輝度ばらつきに加えて、各製品のＲ，Ｇ，Ｂ間の輝度の相違を調整して製品ごとの輝度むら抑えている。
しかし、１対ｎのカレントミラー回路のｎの数が多くなると、その出力側トランジスタの位置、特に、中央位置と両端の位置とにおける出力電流の差が大きくなり、それがｋ倍駆動電流生成回路８２、Ｎ倍出力のカレントミラー出力回路８４等を経て増幅されるので、最終出力段では端子ピン駆動電流が端子ピンの位置に応じて大きな差となって現れてくる。この差が輝度のばらつきあるいは輝度むらを生じ、それが問題となる。
【０００８】
このような出力端子ピンの位置に応じた輝度の差を低減するために、各出力端子ピン対応に駆動電流調整回路を設けて個別に調整することが考えられるが、そのようにすると、製品出荷のテスト段階でレーザトリミングにより調整する箇所が非常に多くなり、製品製造のスループットが低下する。しかも、回路規模も大きくならざるを得ない。
この発明の目的は、このような従来技術の問題点を解決するものであって、携帯電話機，ＰＨＳ等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を向上させることができる有機ＥＬ駆動回路の駆動電流値調整回路を提供することにある。
この発明の他の目的は、表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を向上させることができる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成するためのこの発明の特徴は、有機ＥＬ表示パネルの端子ピン駆動電流を発生する出力段電流源を有する有機ＥＬ駆動回路における端子ピン駆動電流の駆動電流値を調整する有機ＥＬ駆動回路の駆動電流値調整回路において、
メモリに記憶されたデータを受けてＯＮ／ＯＦＦするスイッチ回路と、前記有機ＥＬ表示パネルの端子ピンに対応して設けられこの端子ピンを駆動するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路のＯＮ／ＯＦＦとに応じて所定の電流値の電流を生成する電流値生成回路とを備え、前記のメモリが、前記データが書込まれる不揮発性メモリあるいはある不揮発性メモリの前記データが書込まれる揮発性メモリであり、電流値生成回路が、出力段電流源を駆動するドライブ段に設けられた第１のカレントミラー回路を有し、この第１のカレントミラー回路が入力側駆動トランジスタ１個に対してこれにカレントミラー接続された第１および第２の出力側トランジスタを有し、この第２の出力側トランジスタが前記スイッチ回路を介して第１の出力側トランジスタに並列に接続され、第１の出力側トランジスタの出力に前記所定の電流値を発生し、前記駆動電流値をこの所定の電流値の電流に応じて調整するものである。
【００１０】
このように、この発明にあっては、データの書込みが可能な不揮発性メモリから供給されるデータに従ってスイッチ回路がＯＮ／ＯＦＦすることで、このデータに応じて各端子ピンの駆動電流をそれぞれに調整することができる。そこで、輝度ばらつきあるいは輝度むらを補正するための輝度調整に必要なデータを不揮発性メモリに対して書込めば、輝度ばらつきあるいは輝度むらを低減できる。
例えば、製品出荷のテスト段階で駆動電流を調整する箇所が端子ピン数に対応して非常に多くなっていても、製品として組み立てられた装置の表示画面の輝度ばらつき、輝度むらに応じて所定のデータを不揮発性メモリに書込み、それを記憶するだけで製品出荷のテスト段階で簡単に輝度調整をすることができる。
その結果、製品製造のスループットを向上させることができ、携帯電話機，ＰＨＳ等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を上げることができる。
【００１１】
【実施例】
図１において、２０は、有機ＥＬ駆動回路のカラムドライバであって、各端子ピンに対応して設けられる、図４のｋ倍駆動電流生成回路８２とｎ個のＮ倍出力のカレントミラー出力回路８３に対応する回路ブロックである。
１０は、図４のｋ倍駆動電流生成回路８２にＤ／Ａ変換回路を設けた回路に相当するものであって、そのときどきの表示データ対応する駆動電流を生成する。１１は、そのＤ／Ａ変換回路、１２は駆動電流値調整回路、１３はカレントミラー電流出力回路、１４はピーク電流生成回路、１５はコントロール回路、１６はレジスタ、１７は不揮発性メモリ、そして、１８は、定電流源である。この定電流源１８は、図４の駆動電流分配回路２３における各端子ピン対応に設けられたトランジスタＱｎの出力電流（電流値Ｉo＝mＩ）を定電流源として表したものである。
Ｄ／Ａ変換回路１１は、Ｎチャネルの入力側トランジスタＴNaとこの入力側トランジスタＴNaに並列に接続されたカレントミラーのＮチャネルの入力側トランジスタＴNpを有している。そして、Ｎチャネルの出力側トランジスタＴNb〜ＴNn-1がこれら入力側トランジスタＴNaとトランジスタＴNpに対してカレントミラー接続されている。
【００１２】
トランジスタＴNaとトランジスタＴNpは、チャネル幅（ゲート幅）の比が１：９に設定されていて、トランジスタＴNaのソースは、抵抗Ｒaを介してグランドＧＮＤに接続され、トランジスタＴNpのソースは、抵抗Ｒpa，スイッチ回路ＳＷpaを介してグランドＧＮＤに接続されている。
なお、前記のチャネル幅（ゲート幅）の比１：９は、同一形状のＭＯＳ１個に対してペア性のよいＭＯＳ９個をパラレルに接続して構成してもよい。
２個の入力側トランジスタＴNaと入力側トランジスタＴNpは、入力端子１１ａに接続されて、この入力端子１１ａを介して駆動電流値調整回路１２から調整された電流値Ｉpの電流を受ける。
【００１３】
駆動電流値調整回路１２は、定電流源１８から電流値Ｉo（＝mＩ）の電流を受けて、自己の端子ピンに対応する調整した電流値Ｉpの駆動電流をＤ／Ａ変換回路１１の入力端子１１ａに加え、その入力側カレントミラートランジスタＴNaに送出する。入力側トランジスタＴNaにこの電流Ｉpが駆動電流として流れ、スイッチ回路ＳＷpaがＯＦＦとなっている初期には、Ｄ／Ａ変換回路１１の出力端子１１ｂに表示データに応じた出力電流Ｉaとしてピーク電流Ｉpaが発生する。また、この後、スイッチ回路ＳＷpaがＯＮとなると、入力側のトランジスタＴNaとＴNpとにこの駆動電流Ｉpが分流して流れる。このときには、Ｄ／Ａ変換回路１１の出力端子１１ｂには表示データに応じた出力電流Ｉaとして定常状態の駆動電流Ｉpa／１０が発生し、ピーク電流Ｉpaの１／１０の電流が流れる。
抵抗Ｒb〜Ｒn-1は、出力側トランジスタＴNb〜ＴNn-1のソースとトランジスタＴrb〜Ｔrn-1のドレインとの間に挿入された抵抗である。これによりＤ／Ａ変換回路１１の電流ペアリング精度を向上させることができる。
なお、トランジスタＴrb〜Ｔrn-1のゲートは、jビットの表示データが入力される入力端子ｄo〜ｄn-1に接続され、レジスタ１６から表示データを受ける。トランジスタＴrb〜Ｔrn-1のソースはグランドＧＮＤに接続されている。
【００１４】
カレントミラー電流出力回路１３は、図４のカレントミラー電流出力回路８３に対応する回路であって、駆動レベルシフト回路１３ａと出力段カレントミラー回路１３ｂとからなる。
さて、前記の駆動電流値調整回路１２は、ＮチャネルのＭＯＳトランジスタＴr1，Ｔr2からなるカレントミラー駆動回路１２ａと、これにより駆動されるＰチャネルのトランジスタＴr3〜Ｔr7からなるカレントミラー調整回路１２ｂと、不揮発性メモリ１７とから構成されている。
カレントミラー駆動回路１２ａは、その入力側トランジスタＴr1が定電流源１８にそのドレインが接続されていて、定電流源１８から電流値Ｉo（＝mＩ）の電流を受ける。このトランジスタのソース側は、抵抗Ｒ1を介してグランドＧＮＤに接続されいる。カレントミラー駆動回路１２ａの出力側トランジスタＴr2は、チャネル幅（ゲート幅）の比がトランジスタＴr1に対してＰ倍（Ｐは２以上の整数）に設定されていて、そのドレイン側がカレントミラー調整回路１２ｂの入力側トランジスタＴr3のドレインに接続され、そのソース側が抵抗Ｒ2を介してグランドＧＮＤに接続されいる。
これにより、出力側トランジスタＴr2には、Ｐ×Ｉoの電流が流れ、この電流でトランジスタＴr3が駆動される。その結果、出力側トランジスタＴr4からは、Ｐ×Ｉoのミラー電流が出力される。
【００１５】
ここで、カレントミラー接続のトランジスタＴr3〜Ｔr7は、ソース側が電源ライン＋ＶDDに接続され、出力側トランジスタＴr4は、ドレイン側がＤ／Ａ変換回路１１の入力端子１１ａに接続されている。また、出力側トランジスタＴr5〜Ｔr7は、それれのドレインがトランジスタＴr4のドレインにそれぞれスイッチ回路ＳＷ1〜ＳＷ3を介して接続されて、トランジスタＴr4に対してそれぞれがパラレル接続される。これらトランジスタＴr5〜Ｔr7は、出力側トランジスタＴr4から出力されるＰ×Ｉoのミラー電流値を補正する電流値補正回路となっている。
例えば、６ビットの階調においてその１ＬＳＢ（分解能）により表現するＤ／Ａ変換回路１１の出力側の電流値は、１μＡ以下の電流精度が要求される。このような要求に応えるためには、例えば、トランジスタＴr3に対してトランジスタＴr5〜Ｔr7のチャネル幅（ゲート幅）の比は、１／１０，１／２０，１／４０になるように設定される。
【００１６】
そこで、３つのスイッチ回路ＳＷ1〜ＳＷ3を選択的にＯＮすることで、あるいは全てをＯＮすることで、Ｐ×Ｉoの電流値にＰ×Ｉo／１０，Ｐ×Ｉo／２０，Ｐ×Ｉo／４０の組み合わせ分の電流を付加してＤ／Ａ変換回路１１の駆動電流を加算調整することができる。ここで調整された駆動電流が増幅されて、端子ピンを駆動する電流としてＤ／Ａ変換回路１１を経てカレントミラー電流出力回路１３から出力されるので、端子ピン駆動電流値がこの駆動電流値調整回路１２により調整可能になる。なお、加算調整であるので、調整前の電流値Ｐ×Ｉoを駆動電流値のばらつきの下限あるいはその近傍（例えば３σ値）に設定しておく。このことで、端子ピン対応に出力される駆動電流値を揃える調整ができる。
ここでは、３つのスイッチ回路ＳＷ1〜ＳＷ3のＯＮ／ＯＦＦの選択は、不揮発性メモリ１７の所定の領域に記憶された３ビットのデータに従って行われる。例えば、３ビットのデータが“０１０”のときには、ビット“１”に対応するスイッチ回路ＳＷ2がＯＮになり、ビット“０”に対応する位置のスイッチ回路ＳＷ1，ＳＷ3がＯＦＦとなる。
この不揮発性メモリ１７に記憶されるデータは、ＭＰＵ１９から設定される。なお、不揮発性メモリ１７は、３×ｎビット（ただし、ｎは、１個のドライバＩＣのカラムラインの総端子ピン数）か、これ以上の記憶容量のものであって、３ビットごとの各領域がそれぞれの端子ピンに対応して割り当てられている。
【００１７】
そこで、ＭＰＵ１９は、各端子ピン対応に輝度調整する３ビットのデータを生成して、合計で３×ｎビットを不揮発性メモリ１７に記憶する。この３ｎビットのデータは、ＭＰＵ１９からデータＤＡＴとしてクロックＣＬＫとともに不揮発性メモリ１７に供給される。このことで、水平走査方向の画素対応に輝度調整ができる。
なお、各端子ピン対応の３ビットのデータは、表示された画面の輝度を測定して各端子ピンの垂直走査方向の画素の平均値として生成され、総計で３ｎビットのデータＤＡＴが生成される。このとき、輝度調整が不要な端子ピンの３ビットのデータは“０００”である。そこで、各端子ピン対応の３ビットのデータは、実際には輝度調整すべき端子ピンについて３ビットのデータを生成すればよい。ここで、垂直走査ライン数をｍとすれば、不揮発性メモリ１５の容量を３×ｎ×ｍビットとして、１画面分の輝度むら補正データを不揮発性メモリ１５に記憶しておき、垂直走査に対応してそれらを読み出せばマトリックス状に配置されたすべてのピクセル回路４の輝度に対応して輝度むらを解消することもできる。これは、図２に点線で示すようにロー側走査回路７により垂直走査に応じて不揮発性メモリ１５のアドレスを更新しながらアクセスして垂直走査位置に対応した輝度補正データをその都度不揮発性メモリ１５から読出して輝度むら補正する駆動電流を生成するものである。
【００１８】
このような輝度調整は、製品が組み立てられた状態で製品の表示画面を観察して目視により輝度の異なるところの画素について前記のデータＤＡＴを生成していくことでも表示画面の輝度調整は可能である。生成されたこの３ｎビットのデータ入力と書込みは、製品出荷のテスト段階でＭＰＵ１９を介して行えばよい。これにより表示画面の輝度むらおよび製品ごとの輝度ばらつきの調整ができる。ここで、不揮発性メモリ１７としては、ＦＲＡＭ、ＭＲＡＭ、ＥＥＰＲＯＭ等を用いることができる。また、前記は、スイッチ回路ＳＷ1〜ＳＷ3が３個の場合を例にしているが、スイッチ回路は１個であってもよい。あるいは３個以上であってもよい。したがって、輝度調整するためのデータのビット数は、１ビット以上であればよい。
【００１９】
次に、カレントミラー電流出力回路１３について説明する。
駆動レベルシフト回路１３ａは、Ｄ／Ａ変換回路１１の出力を出力段カレントミラー回路１３ｂに伝達するための回路であって、ＮチャネルのＭＯＳＦＥＴトランジスタＴNvからなる。そのゲートはバイアスラインＶbに接続され、ソース側がＤ／Ａ変換回路１１の出力端子１１bに接続されている。そしてドレイン側が出力段カレントミラー回路１３ｂの入力端子１３cに接続されている。
これによりＤ／Ａ変換回路１１の表示データに応じた出力電流Ｉaに対して入力端子１３cに駆動電流Ｉaを発生することができる。
出力段カレントミラー回路１３ｂは、ＰチャネルＭＯＳＦＥＴトランジスタＴPu，ＴPwと、出力段カレントミラー回路を構成するＰチャネルＭＯＳＦＥＴトランジスタＴPx，ＴPyとを有している。出力段カレントミラー回路１３ｂのトランジスタＴPxとトランジスタＴPyのゲート幅比は１：Ｎであり、これらトランジスタのソースは、電源ライン＋ＶDDではなく、これより高い電圧、例えば、＋１５Ｖ程度の電源ライン＋Ｖccに接続され、出力側トランジスタＴPyは、カラム側の端子ピン９に接続され、駆動時にはＮ×Ｉaの駆動電流を流して端子ピン９を駆動する。この端子ピン９とグランドＧＮＤとの間には、有機ＥＬ素子８が接続されている。なお、図中のＶcもバイアスラインである。
【００２０】
ここで、入力側トランジスタＴNpと抵抗Ｒpa、スイッチ回路ＳＷpaとは、ピーク電流生成回路１４を構成していて、スイッチ回路ＳＷpaは、駆動初期の一定期間ｔpだけコントロール回路１５からコントロール信号CONTを受けけることなく、ＯＦＦにされ、一定期間ｔp後にCONTを受けてＯＮになる。
駆動開始時点では、スイッチ回路ＳＷpaがコントロール回路１５からコントロール信号CONTを受けていないので、入力側トランジスタＴNaに電流Ｉpが流れて、ｄo〜ｄn-1の各入力端子に設定されたデータに対応する倍数、例えばＭ倍の電流値Ｍ×Ｉp（＝Ｉpa）が生成されてＤ／Ａ変換回路１１の出力端子１１ｂにピーク電流Ｉa＝Ｍ×Ｉpを発生する。そして、ピーク電流発生期間ｔpだけずれてコントロール信号CONTが発生してスイッチ回路ＳＷpaがＯＮになると、入力側トランジスタＴNaに流れる電流が入力側トランジスタＴNpに分流されて、これらトランジスタのゲート幅比１：９に従って入力側トランジスタＴNaにＩp／１０が流れ、入力側トランジスタＴNpに９×Ｉp／１０の電流が流れる。その結果、出力端子１１ｂにピーク電流値Ｉpaの１／１０の電流が発生する。
なお、ピークの期間ｔpは、容量性負荷となる特性を持つ有機ＥＬ素子４がピーク電流で初期充電されればよいので、必ずしもピークの開始時点が駆動開始と一致していなくてもよい。
【００２１】
図２は、不揮発性メモリ１７をシフトレジスタ構成とした具体例の説明図である。
１７１は、３個並列に設けられたｎ段のシフトレジスタである。このシフトレジスタ１７１は、データをラッチする不揮発性ラッチのフリップフロップ１７ａ，フリップフロップ１７ｂ，…フリップフロップ１７ｎをｎ個の端子ピン９の数に対応してｎ段数従属接続して構成され、各フリップフロップ１７ａ〜１７ｎは、それぞれ３個（３ビット）パラレに配置した不揮発性メモリである。
３×ｎビットの輝度調整のためのデータＤＡＴ（輝度調整のトリミングデータ）は、フリップフロップ１７ａから３ビットパラレルでビットシリアルに入力されてＭＰＵ１９からのクロックＣＬＫに応じて各段にシフトされ、フリップフロップ１７ａ〜１７ｎにそれぞれ輝度調整データとして記憶される。
各段の３個のフリップフロップの反転側出力＊Ｑ（図面ではＱオーババー）は、３個パラレルのインバータ１７０を介して各端子ピンに対応する駆動電流値調整回路１２のスイッチ回路ＳＷ1〜ＳＷ3に出力されて、各端子ピンに対応にこれらスイッチ回路を選択的にＯＮ／ＯＦＦする。これにより各端子ピンの輝度を調整して製品ごとの輝度ばらつきを低減しあるいは表示画面の輝度むらを低減する輝度調整をする。
【００２２】
図３は、不揮発性メモリ１７を揮発性メモリとした具体例の説明図である。
図３のシフトレジスタ１７２は、３個パラレルに配置したｎ段のシフトレジスタであるが、フリップフロップ１７２ａ，フリップフロップ１７２ｂ，…フリップフロップ１７２ｎは、データをラッチする揮発性ラッチのメモリである。
フリップフロップ１７２ａに入力される、トリミングデータＤＡＴ（輝度調整データ）は、ＭＰＵ１９ではなく、コントロール回路１５からビットシリアルの３ビットパラレルに出力される。同時に、フリップフロップ１７２ａ〜１７２ｎは、コントロール回路１５からのクロックＣＬＫを受けてこれに応じて輝度調整データを記憶する。
この場合のトリミングデータＤＡＴは、コントロール回路１５に設けられた不揮発性メモリ１５ａに記憶されることになる。そして、ＭＰＵ１９が電源スイッチＳＷがＯＮされたときに、制御信号Ｓを発生してコントロール回路１５にクロックＣＬＫとトリミングデータＤＡＴを発生させてトリミングデータＤＡＴをシフトレジスタ１７２に書込む。
【００２３】
なお、不揮発性メモリ１５ａに記憶されるトリミングデータＤＡＴ（輝度調整データ）は、外部からキーボード等を介してＭＰＵ１９に入力されたデータに応じてＭＰＵ１９から書込まれる。
この場合、図２と同様にコントロール回路１５は、ＭＰＵ１９であってもよい。また、輝度調整データを記憶する揮発性メモリは、このようなシフトレジスタに限定されるものではなく、ＲＡＭ等の揮発性メモリであってよい。
ところで、有機ＥＬ表示装置では、前記したように、ロー側の走査に応じてカラム側の電流駆動回路から電流が出力される。したがって、図１の有機ＥＬ素子８は、端子ピン９とグランドＧＮＤとの間に接続されているが、実際には、有機ＥＬ素子８は、ローライン走査回路を介してグランドＧＮＤに接続される。
【００２４】
以上説明してきたが、前記したようにスイッチ回路ＳＷ1〜ＳＷ3は、複数でっても、また、１個であってもよいので、明細書および特許請求の範囲におけるスイッチ回路をＯＮ／ＯＦＦするためのデータは、１ビットだけの場合も含まれる。
実施例では、駆動電流値調整回路１２を設けているので、従来のレーザトリミングの駆動電流値調整回路２２を設けなくてもよいが、レーザトリミングの駆動電流値調整回路２２は、端子ピン対応の駆動電流ではなく、基準電流を全体的に調整するものとして設けることができる。また、レーザトリミングの駆動電流値調整回路が別に設けられていてもこの発明では差し支えがない。この発明の端子ピン対応の輝度調整は、Ｒ，Ｇ，Ｂの全体的な輝度調整も併せ持っているので、Ｒ，Ｇ，Ｂを含めた全体的な基準電流調整回路とこの発明の基準電流調整回路とが重複して設けられていても問題はない。もちろん、駆動電流値調整回路１２でだけでＲ，Ｇ，Ｂに対応する輝度調整と、さらに全体的な輝度調整とをするようにしてもよい。
【００２５】
また、駆動電流値調整回路１２の位置は、基準電流を発生する基準電流発生回路（入力段あるいは初段）と有機ＥＬパネルの端子ピンを電流駆動する出力段までの間において、各出力端子ピン対応の駆動電流が流れる箇所であれば、どの位置に配置されてもよい。また、表示データを受けるＤ／Ａ変換回路も同様であって、入力段（あるいは初段）と出力段の間に配置されていればよい。
また、この電流駆動回路は、白黒表示のものでもよいので、Ｒ，Ｇ，Ｂそれぞれに対応して設けられていなくてもよい。
なお、実施例では、ＭＯＳＦＥＴトランジスタを主体として構成しているが、バイポーラトランジスタを主体としても構成してもよいことはもちろんである。また、実施例のＮチャンネル型トランジスタ（あるいはｎｐｎ型）は、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型トランジスタは、Ｎチャンネル（あるいはｎｐｎ型）トランジスタに置き換えることができる。
【００２６】
【発明の効果】
以上説明してきたように、この発明にあっては、データの書込みが可能な不揮発性メモリから供給されるデータに従ってスイッチ回路をＯＮ／ＯＦＦすることで、各端子ピンの駆動電流をそれぞれに調整するようにしているので、製品出荷のテスト段階で駆動電流を調整する箇所がピン数に対応して非常に多くなっていても、データを不揮発性メモリに書込み、記憶するだけで簡単に輝度調整をすることができ、製品製造のスループットを向上させることができる。
その結果、携帯電話機，ＰＨＳ等の装置ごとの表示画面の輝度ばらつきを低減でき、製造効率を上げることができる。
【図面の簡単な説明】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例のカラムドライバを中心とするブロック図である。
【図２】図２は、不揮発性メモリをシフトレジスタ構成とした具体例の説明図である。
【図３】図３は、図２の不揮発性メモリを揮発性メモリのシフトレジスタ構成とした具体例の説明図である。
【図４】図４は、この発明の先行技術のカラムライン電流駆動回路のドライブ段を中心とするブロック図である。
【符号の説明】
４，７…電源、５，１５…コントローラ、
８…有機ＥＬ素子、１０…カラムドライバ、
１１…Ｄ／Ａ変換回路、１１a…入力端子、１１b…出力端子、
９…ピン、１３ａ…駆動レベルシフト回路、
１２…駆動電流値調整回路、１２ａ，１２ｂ，２２…カレントミラー回路、
１３ｂ…出力段カレントミラー回路、
１４…ピーク電流生成回路、
１５…コントロール回路、１６…レジスタ、
１７…不揮発性メモリ、１７ａ〜１７ｎ…フリップフロップ、
１８…定電流源（カレントミラー電流出力回路）、
１９…インバータ、２０…カラムライン電流駆動回路、
２１…基準電流反転回路、
２２…レーザトリミングの駆動電流値調整回路、
２３…駆動電流生成回路、８２…ｋ倍駆動電流生成回路、
８４…Ｎ倍出力のカレントミラー出力回路、
Ｔr1〜Ｔr7，ＴPa〜TPn-1，ＴNa〜TNn-1…トランジスタ。
【図１】
0003647443.tif 000002
【図２】
0003647443.tif 000003
【図３】
0003647443.tif 000004
【図４】
0003647443.tif 000005