(57)【特許請求の範囲】
【請求項１】
交流電源を整流する整流器と、整流器の直流出力端間に第１のダイオードを介して接続されそれぞれ逆並列に接続された第２のダイオードを備えるとともに交互にオンオフされる電圧応答型の２個のスイッチング素子の直列回路と、整流器と第１のダイオードとの接続点と両スイッチング素子の接続点との間に挿入される負荷回路を放電灯とともに構成する共振回路であってインダクタンス要素とキャパシタンス要素とからなる共振回路と、一方のスイッチング素子のオン時にエネルギを蓄積するとオフ時にそのエネルギを放出するエネルギ蓄積手段を備えるとともに他方のスイッチング素子に逆並列に接続された第２のダイオードをそのエネルギの放出経路に含むチョッパ回路によって充電される平滑コンデンサと、前記共振回路の共振電流が流れる１次巻線を有し２次巻線の誘起電圧により前記スイッチング素子を自励駆動する駆動トランスと、前記スイッチング素子の制御端子の電位を定電圧以下に保つように各スイッチング素子ごとに設けたツェナダイオードとを備え、前記交流電源の電源電圧の１周期において前記放電灯の両端に直流電圧成分が実質的に生じないように前記一方のスイッチング素子に対応するツェナダイオードのツェナ電圧を前記他方のスイッチング素子に対応するツェナダイオードよりも低く設定したことを特徴とする電源装置。
【請求項２】
交流電源を整流する整流器と、整流器の直流出力端間に第１のダイオードを介して接続されそれぞれ逆並列に接続された第２のダイオードを備えるとともに交互にオンオフされる電圧応答型の２個のスイッチング素子の直列回路と、整流器と第１のダイオードとの接続点と両スイッチング素子の接続点との間に挿入される負荷回路を放電灯とともに構成する共振回路であってインダクタンス要素とキャパシタンス要素とからなる共振回路と、一方のスイッチング素子のオン時にエネルギを蓄積するとオフ時にそのエネルギを放出するエネルギ蓄積手段を備えるとともに他方のスイッチング素子に逆並列に接続された第２のダイオードをそのエネルギの放出経路に含むチョッパ回路によって充電される平滑コンデンサと、前記共振回路の共振電流が流れる１次巻線を有し２次巻線の誘起電圧により前記スイッチング素子を自励駆動する駆動トランスとを備え、前記交流電源の電源電圧の１周期において前記放電灯の両端に直流電圧成分が実質的に生じないように前記一方のスイッチング素子に対応する２次巻線と１次巻線との結合度を前記他方のスイッチング素子に対応する２次巻線と１次巻線との結合度よりも大きくしたことを特徴とする電源装置。
【請求項３】
前記第１のダイオードに並列接続されたインピーダンス要素と、前記負荷回路に共振回路とともに設けられた直流カット用のコンデンサとを備えることを特徴とする請求項１または請求項２記載の電源装置。
【請求項４】
前記インダクタンス要素は第１のインダクタであって、前記平滑コンデンサは、前記整流器の直流出力端間において負荷回路と直列接続されている一方のスイッチング素子および第１のダイオードとともに直列回路を形成し、前記一方のスイッチング素子のオン時に第１のダイオードおよび平滑コンデンサを通る経路で前記整流器から流れる電流により電磁エネルギを蓄積すると前記一方のスイッチング素子のオフ時に他方のスイッチング素子に逆並列に接続された第２のダイオードを通る経路で電磁エネルギを放出させる前記エネルギ蓄積手段としての第２のインダクタが付加されていることを特徴とする請求項３記載の電源装置。
【請求項５】
前記負荷回路は、整流器と第１のダイオードとの接続点と両スイッチング素子の接続点との間に１次巻線が挿入され２次側に前記放電灯が接続される前記エネルギ蓄積手段としての出力トランスを備え、前記直流カット用のコンデンサは出力トランスの１次側と２次側とにそれぞれ設けられ、前記平滑コンデンサは、前記整流器の直流出力端間において負荷回路と直列接続されている一方のスイッチング素子および出力トランスの１次巻線および第１のダイオードとともに直列回路を形成し、かつ前記整流器の出力電圧よりも両端電圧が低い期間において前記一方のスイッチング素子のオン時には第１のダイオードと負荷回路とを通る経路で前記整流器から流れる電流により充電されるとともに、前記一方のスイッチング素子のオフ時には負荷回路に蓄積されているエネルギが放出される経路内に他方のスイッチング素子に逆並列に接続された第２のダイオードとともに挿入されることを特徴とする請求項３記載の電源装置。
【請求項６】
前記一方のスイッチング素子のオン期間の割合を、前記平滑コンデンサの両端電圧よりも前記整流器の出力電圧が高い期間においては４９％とし、低い期間においては５２％とすることを特徴とする請求項１ないし請求項５のいずれか１項に記載の電源装置。
【請求項７】
前記他制手段が前記交流電源の電源電圧の１周期における各スイッチング素子のオン時間の比率の平均値を５０％に設定することを特徴とする請求項１ないし請求項５のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源装置に関するものである。
【０００２】
【従来の技術】
従来より、特開平９−１２１５５０号公報に記載された図１２に示す構成のものが知られている。図示する電源装置は、放電灯Ｌａを負荷としたものであり、商用電源のような交流電源Ｖｓをダイオードブリッジのような整流器ＤＢで整流し、インバータ回路により直流−交流変換を行って放電灯Ｌａに高周波電力を供給するように構成されている。
【０００３】
さらに具体的に説明すると、交流電源Ｖｓは高周波阻止用のフィルタ回路Ｆを通して整流器ＤＢに入力され、整流器ＤＢにおいて全波整流される。整流器ＤＢの直流出力端間にはフィルタ用のコンデンサＣ１が接続され、このコンデンサＣ１の両端間に２個のダイオードＤ１，Ｄ２の直列回路を介してコンデンサＣ６が接続され、さらにコンデンサＣ６の両端間にインダクタＬ２と平滑コンデンサＣ５とダイオードＤ４との直列回路が接続される。ダイオードＤ４はカソードを平滑コンデンサＣ５の負極に接続してあり、インダクタＬ２は平滑コンデンサＣ５の正極に接続されている。ダイオードＤ２には電流歪低減用のコンデンサＣ３が並列接続されている。
【０００４】
さらに、インダクタＬ２と平滑コンデンサＣ５とダイオードＤ４との直列回路の両端間には２個のスイッチング素子Ｑ１，Ｑ２の直列回路が接続される。図示例ではスイッチング素子Ｑ１，Ｑ２としてＭＯＳＦＥＴを用いているから、スイッチング素子Ｑ１，Ｑ２のオフ時にもボディダイオードを通してオン時とは逆方向の電流が通過可能になっている。つまり、各スイッチング素子Ｑ１，Ｑ２はそれぞれ逆並列にダイオードが接続された形になっており、後述するようにこれらのダイオードは回生電流を流す環流用のダイオードとして機能する。なお、逆並列とはスイッチング素子Ｑ１，Ｑ２のオン時とは逆方向の電流を流す極性で並列に接続されていることを意味している。両スイッチング素子Ｑ１，Ｑ２の接続点にはダイオードＤ３のカソードが接続され、ダイオードＤ３のアノードはダイオードＤ４と平滑コンデンサＣ５との接続点に接続される。また、両スイッチング素子Ｑ１，Ｑ２の接続点とダイオードＤ１，Ｄ２の接続点との間には、共振回路を含む負荷回路が接続される。
【０００５】
負荷回路は、直流カット用のコンデンサＣ２と、インダクタンス要素としての共振用のインダクタＬ１と、放電灯Ｌａと、駆動トランスＴ２の１次巻線との直列回路および放電灯Ｌａに並列接続されたキャパシタンス要素としての共振用のコンデンサＣ４からなり、放電灯Ｌａとしては蛍光灯のようにフィラメントを有するものを用いている。コンデンサＣ４は放電灯Ｌａの両フィラメントの一端間に接続され、各フィラメントの他端にインダクタＬ１と駆動トランスＴ２の１次巻線とがそれぞれ接続される。駆動トランスＴ２は２個の２次巻線を備え、各２次巻線にはそれぞれ抵抗Ｒ１，Ｒ２が直列接続され、各抵抗Ｒ１，Ｒ２と各２次巻線との各直列回路がそれぞれスイッチング素子Ｑ１，Ｑ２のゲート−ソースに接続される。ただし、各スイッチング素子Ｑ１，Ｑ２に対して各２次巻線は互いに逆極性となるように接続され、抵抗Ｒ１，Ｒ２は抵抗値が等しく設定されている。また、各スイッチング素子Ｑ１，Ｑ２のゲート−ソースには保護用のツェナダイオードＺＤ１，ＺＤ２がそれぞれ接続される。
【０００６】
この構成においては、インバータ回路は自励発振を行っており、インダクタＬ１およびコンデンサＣ４を含む共振回路に流れる共振電流が駆動トランスＴ２の１次巻線に流れることにより、駆動トランスＴ２の１次巻線に流れる電流が増減し、これによって駆動トランスＴ２の２次巻線に流れる電流の向きが反転する。その結果、両スイッチング素子Ｑ１，Ｑ２は交互にオンオフされることになる。
【０００７】
この回路では、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも高い期間にはダイオードＤ２がオンになり、スイッチング素子Ｑ２のオン期間にエネルギ蓄積手段としてのインダクタＬ２と平滑コンデンサＣ５とダイオードＤ３とスイッチング素子Ｑ２とを通る経路で電流を流すことができる。また、スイッチング素子Ｑ２がオフになれば、インダクタＬ２に蓄積された電磁エネルギは平滑コンデンサＣ５とダイオードＤ３とスイッチング素子Ｑ１のボディダイオードとを通して放出される。つまり、スイッチング素子Ｑ２はインダクタＬ２などとともに降圧チョッパ回路を構成しており、したがって平滑コンデンサＣ５の両端電圧は整流器ＤＢの出力電圧のピーク値よりも低くなる。
【０００８】
さらに、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも高い期間においては、スイッチング素子Ｑ２のオン期間にコンデンサＣ２を通して放電灯Ｌａにも電流が流れ、スイッチング素子Ｑ１がオンになるとコンデンサＣ２からダイオードＤ２とスイッチング素子Ｑ１とを通して放電灯Ｌａに電流が流れる。つまり、放電灯Ｌａに流れる電流が交番するのであって、主としてインダクタＬ１とコンデンサＣ４と放電灯Ｌａとによって決まる共振周波数に応じた高周波電流を放電灯Ｌａに流すことになる。
【０００９】
一方、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも低い期間には、ダイオードＤ２はオフになるから、降圧チョッパ回路としての動作は停止するが、スイッチング素子Ｑ２のオン期間には、平滑コンデンサＣ５を電源とし、コンデンサＣ３およびコンデンサＣ２を通して放電灯Ｌａに電流を流し、スイッチング素子Ｑ１のオン期間には、コンデンサＣ２とコンデンサＣ３との直列回路を電源とし、放電灯Ｌａに電流を流すことができる。つまり、平滑コンデンサＣ５の両端電圧程度の電圧を放電灯Ｌａに印加することができる。
【００１０】
図１２に示す回路では上述のように、降圧チョッパ回路とインバータ回路との機能を２個のスイッチング素子で行うことができる。また、スイッチング素子Ｑ１，Ｑ２のオンオフによって整流器ＤＢの入力電流を高周波的に流すことができるから、フィルタ回路Ｆによって高周波成分を阻止することにより、交流電源Ｖｓからフィルタ回路Ｆへの入力電流をほぼ連続させることができ、入力電流歪が軽減されている。
【００１１】
同様の構成を有した電源装置として、図１３に示す構成も考えられている。図１２に示した回路構成において負荷回路におけるインダクタＬ１に代えて、リーケージトランスよりなる出力トランスＴ１を設けてあり、駆動トランスＴ２の１次巻線の一端は放電灯Ｌａではなく、出力トランスＴ１の１次巻線の一端に接続してある。また、ダイオードＤ３のカソードは、スイッチング素子Ｑ１，Ｑ２の接続点ではなく、出力トランスＴ１の１次巻線の他端とコンデンサＣ２との接続点に接続してある。平滑コンデンサＣ５にはインダクタＬ２は接続されておらず、降圧チョッパ回路の構成要素としてのインダクタには出力トランスＴ１および駆動トランスＴ２を利用して兼用している。
【００１２】
出力トランスＴ１の２次側には２本の放電灯Ｌａ１，Ｌａ２が接続されている。両放電灯Ｌａ１，Ｌａ２の一方のフィラメントの一端同士は接続され、他端同士の間にはコンデンサＣ８と出力トランスＴ１に設けた予熱巻線との直列回路が接続される。また、各放電灯Ｌａ１，Ｌａ２の他方のフィラメントの一端間には共振用のコンデンサＣ４が接続され、他端間にはコンデンサＣ７を介して出力トランスＴ１の２次巻線が接続される。コンデンサＣ７はインバータ回路の共振動作に影響しない程度に大きい容量を有している。各放電灯Ｌａ１，Ｌａ２の両フィラメントの上記他端間にはそれぞれ抵抗Ｒ４，Ｒ５が接続され、放電灯Ｌａ１とコンデンサＣ４との接続点は抵抗Ｒ３を介して整流器ＤＢとダイオードＤ１との接続点に接続されている。なお、各スイッチング素子Ｑ１，Ｑ２の保護用には、それぞれ逆直列に接続された２個ずつのツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２を用いている。
【００１３】
図１３に示す構成では、抵抗Ｒ３〜Ｒ５がフィラメントとともに直列回路を形成しているから、この直列回路に電流が流れなくなれば、放電灯Ｌａ１，Ｌａ２が外れているかフィラメントが断線している無負荷状態であると判断できる。そこで、放電灯Ｌａ２とコンデンサＣ４との接続点の電位を検出する無負荷検出回路ＳＤを設けてあり、無負荷検出回路ＳＣにおいては放電灯Ｌａ１，Ｌａ２が外れている状態、あるいはフィラメントが断線している状態を検出する。
【００１４】
この構成では、平滑コンデンサＣ５とダイオードＤ３と出力トランスＴ１とスイッチング素子Ｑ２とスイッチング素子Ｑ１のボディダイオードとにより降圧チョッパ回路が構成されている。したがって、整流器ＤＢの出力電圧のピーク付近である期間（つまり、コンデンサＣ６の両端電圧よりも整流器ＤＢの出力電圧が高い期間）には、スイッチング素子Ｑ２のオン時に、交流電源Ｖｓ−フィルタ回路Ｆ−整流器ＤＢ−ダイオードＤ１−ダイオードＤ２−平滑コンデンサＣ５−ダイオードＤ３−出力トランスＴ１−駆動トランスＴ２−スイッチング素子Ｑ２−整流器ＤＢ−フィルタ回路Ｆ−交流電源Ｖｓの経路で電流（降圧チョッパ回路の動作としての電流であるから、以下ではチョッパ電流という）が流れる。また、スイッチング素子Ｑ２がオフになると、出力トランスＴ１−駆動トランスＴ２−スイッチング素子Ｑ１のボディダイオード−平滑コンデンサＣ５−ダイオードＤ３−出力トランスＴ１の経路で回生電流が流れる。
【００１５】
図１３に示す構成においては、共振周波数が主として出力トランスＴ１のリーケージインダクタンスとコンデンサＣ４の容量とによって決まる。また、スイッチング素子Ｑ２のオン時に平滑コンデンサＣ５が充電されていなくとも、出力トランスＴ１の１次巻線を通して電流が流れることによって、平滑コンデンサＣ５を充電する突入電流は流れない。他の動作は基本的に図１２に示した構成と同様になる。
【００１６】
【発明が解決しようとする課題】
ところで、図１２や図１３に示した回路構成を用いると、負荷（放電灯Ｌａ，Ｌａ１，Ｌａ２）に印加される電圧に直流的な偏りが生じる。つまり、図１２に示す回路構成においては、スイッチング素子Ｑ２のオン時に、交流電源Ｖｓ−フィルタ回路Ｆ−整流器ＤＢ−ダイオードＤ１−コンデンサＣ２−インダクタＬ１−放電灯Ｌａ−駆動トランスＴ２−スイッチング素子Ｑ２−整流器ＤＢ−フィルタ回路Ｆ−交流電源Ｖｓの電流経路が形成され、このときコンデンサＣ２に直流電圧が発生し、したがって放電灯Ｌａにも直流電圧成分が発生する。
【００１７】
一方、図１３に示す回路構成では、コンデンサＣ６の両端電圧よりも整流器ＤＢの出力電圧が高い期間であって、スイッチング素子Ｑ２のオン期間にチョッパ電流が流れた後にスイッチング素子Ｑ１がオンになると、上述したようにスイッチング素子Ｑ１のボディダイオードに回生電流が流れる。回生電流は共振電流に重畳されるから、駆動トランスＴ２の１次巻線に流れる電流Ｉｃは、図１４（ａ）に示すように正負非対称になる。つまり、回生電流が流れるスイッチング素子Ｑ１のオン時間はスイッチング素子Ｑ２のオン時間よりも長くなる。言い換えると、図１４（ｂ）のようにスイッチング素子Ｑ１，Ｑ２のオン時間が異なる。
【００１８】
これに対して、整流器ＤＢの出力電圧が低い期間（交流電源Ｖｓの電圧のゼロクロス付近）ではチョッパ電流は流れないから、駆動トランスＴ２の１次巻線に流れる電流Ｉｃは図１５（ａ）のように正負対称になり、結果的に両スイッチング素子Ｑ１，Ｑ２のオン時間は図１５（ｂ）のように等しくなる。
【００１９】
つまり、交流電源Ｖｓの電圧変化の１周期におけるスイッチング素子Ｑ１，Ｑ２のオン時間の平均値は互いに異なることになり、コンデンサＣ７が直流電圧成分を持つ。この直流電圧成分を打ち消すために、図１３に示す回路構成においても放電灯Ｌａ１，Ｌａ２に直流電圧成分が発生する。
【００２０】
上述のように、図１２、図１３に示す回路構成では、負荷に印加される電圧に直流的な偏りが生じ、負荷の動作にとって好ましくない場合がある。たとえば、上述の例のように負荷として放電灯Ｌａ，Ｌａ１，Ｌａ２を用い、通常の放電灯Ｌａ，Ｌａ１，Ｌａ２に直流電圧が重畳された交流電圧を印加して点灯させる場合であれば、放電灯Ｌａ，Ｌａ１，Ｌａ２の内部に定常的に電位勾配が生じ、高電位側においては輝度が低下するという現象が生じる。このような現象をカタホレシス現象と呼び、正に帯電した放電灯Ｌａ，Ｌａ１，Ｌａ２内の水銀イオンが低電位側に引き寄せられることによって高電位側での水銀原子数が減少することに起因していると考えられている。低温時においては放電灯Ｌａ，Ｌａ１，Ｌａ２内の水銀蒸気圧が低いから、水銀イオンが偏在しやすくなり、カタホレシス現象がより生じやすくなる。このようなカタホレシス現象は、放電灯Ｌａ，Ｌａ１，Ｌａ２の発光部位による輝度むらを生じさせるから、照明用光源として望ましくないものである。
【００２１】
本発明は上記事由に鑑みて為されたものであり、その目的は、負荷に印加される電圧に直流的な偏りが生じるのを防止した電源装置を提供することにある。
【００２２】
【課題を解決するための手段】
請求項１の発明は、交流電源を整流する整流器と、整流器の直流出力端間に第１のダイオードを介して接続されそれぞれ逆並列に接続された第２のダイオードを備えるとともに交互にオンオフされる電圧応答型の２個のスイッチング素子の直列回路と、整流器と第１のダイオードとの接続点と両スイッチング素子の接続点との間に挿入される負荷回路を放電灯とともに構成する共振回路であってインダクタンス要素とキャパシタンス要素とからなる共振回路と、一方のスイッチング素子のオン時にエネルギを蓄積するとオフ時にそのエネルギを放出するエネルギ蓄積手段を備えるとともに他方のスイッチング素子に逆並列に接続された第２のダイオードをそのエネルギの放出経路に含むチョッパ回路によって充電される平滑コンデンサと、前記共振回路の共振電流が流れる１次巻線を有し２次巻線の誘起電圧により前記スイッチング素子を自励駆動する駆動トランスと、前記スイッチング素子の制御端子の電位を定電圧以下に保つように各スイッチング素子ごとに設けたツェナダイオードとを備え、前記交流電源の電源電圧の１周期において前記放電灯の両端に直流電圧成分が実質的に生じないように前記一方のスイッチング素子に対応するツェナダイオードのツェナ電圧を前記他方のスイッチング素子に対応するツェナダイオードよりも低く設定したものである。
【００２３】
請求項２の発明は、交流電源を整流する整流器と、整流器の直流出力端間に第１のダイオードを介して接続されそれぞれ逆並列に接続された第２のダイオードを備えるとともに交互にオンオフされる電圧応答型の２個のスイッチング素子の直列回路と、整流器と第１のダイオードとの接続点と両スイッチング素子の接続点との間に挿入される負荷回路を放電灯とともに構成する共振回路であってインダクタンス要素とキャパシタンス要素とからなる共振回路と、一方のスイッチング素子のオン時にエネルギを蓄積するとオフ時にそのエネルギを放出するエネルギ蓄積手段を備えるとともに他方のスイッチング素子に逆並列に接続された第２のダイオードをそのエネルギの放出経路に含むチョッパ回路によって充電される平滑コンデンサと、前記共振回路の共振電流が流れる１次巻線を有し２次巻線の誘起電圧により前記スイッチング素子を自励駆動する駆動トランスとを備え、前記交流電源の電源電圧の１周期において前記放電灯の両端に直流電圧成分が実質的に生じないように前記一方のスイッチング素子に対応する２次巻線と１次巻線との結合度を前記他方のスイッチング素子に対応する２次巻線と１次巻線との結合度よりも大きくしたものである。なお、直流電圧成分が実質的に生じないというのは、直流電圧成分が少なく、かつ電源電圧の１周期について平均すれば直流電圧成分が現れないことを意味する。
【００２４】
請求項３の発明は、請求項１または請求項２の発明において、前記第１のダイオードに並列接続されたインピーダンス要素と、前記負荷回路に共振回路とともに設けられた直流カット用のコンデンサとを備えるものである。
【００２５】
請求項４の発明は、請求項３の発明において、前記インダクタンス要素は第１のインダクタであって、前記平滑コンデンサは、前記整流器の直流出力端間において負荷回路と直列接続されている一方のスイッチング素子および第１のダイオードおよび平滑コンデンサを通る経路で前記整流器から流れる電流により電磁エネルギを蓄積すると前記一方のスイッチング素子のオフ時に他方のスイッチング素子に逆並列に接続された第２のダイオードを通る経路で電磁エネルギを放出させる前記エネルギ蓄積手段としての第２のインダクタが付加されているものである。
【００２６】
請求項５の発明は、請求項３の発明において、前記負荷回路が、整流器と第１のダイオードとの接続点と両スイッチング素子の接続点との間に１次巻線が挿入され２次側に負荷である放電灯が接続される前記エネルギ蓄積手段としての出力トランスを備え、前記直流カット用のコンデンサは出力トランスの１次側と２次側とにそれぞれ設けられ、前記平滑コンデンサは、前記整流器の直流出力端間において負荷回路と直列接続されている一方のスイッチング素子および出力トランスの１次巻線および第１のダイオードとともに直列回路を形成し、かつ前記整流器の出力電圧よりも両端電圧が低い期間において前記一方のスイッチング素子のオン時には第１のダイオードと負荷回路とを通る経路で前記整流器から流れる電流により充電されるとともに、前記一方のスイッチング素子のオフ時には負荷回路に蓄積されているエネルギが放出される経路内に他方のスイッチング素子に逆並列に接続された第２のダイオードとともに挿入されるものである。
【００３５】
請求項６の発明は、請求項１ないし請求項５のいずれかの発明において、前記一方のスイッチング素子のオン期間の割合を、前記平滑コンデンサの両端電圧よりも前記整流器の出力電圧が高い期間においては４９％とし、低い期間においては５２％とするものである。
【００３６】
請求項７の発明は、請求項１ないし請求項５のいずれかの発明において、前記他制手段が前記交流電源の電源電圧の１周期における各スイッチング素子のオン時間の比率の平均値を５０％に設定するものである。
【００３７】
【発明の実施の形態】
以下の各実施の形態では、放電灯を負荷とした電源装置について説明する。したがって、負荷への印加電圧の直流的な偏りを防止することによって、カタホレシス現象が生じるのを防止することを直接の目的としている。
【００３８】
（第１の実施の形態）
本実施形態は、図１に示すように、図１３に示した従来構成と同じ回路構成を有するものである。この回路構成においては、コンデンサＣ６の両端電圧よりも整流器ＤＢの出力電圧が高い期間には、スイッチング素子Ｑ１のオン時間はスイッチング素子Ｑ２のオン時間よりも長くなり、整流器ＤＢの出力電圧が低い期間には、両スイッチング素子Ｑ１，Ｑ２のオン時間は等しくなる。このように、交流電源Ｖｓの電圧変化の１周期におけるスイッチング素子Ｑ１，Ｑ２のオン時間の平均値が互いに異なることによって、コンデンサＣ７の両端電圧に直流電圧成分が生じ、この直流電圧成分がカタホレシス現象を発生させている。
【００３９】
逆に言えば、交流電源Ｖｓの電圧変化の１周期におけるスイッチング素子Ｑ１，Ｑ２のオン時間の平均値を等しくすれば、カタホレシス現象を防止することができる。そこで、本実施形態では、スイッチング素子Ｑ１，Ｑ２のオン時間を制御する要素として、駆動トランスＴ２の２次巻線とスイッチング素子Ｑ１，Ｑ２の制御端子であるゲートとの間に挿入されている抵抗Ｒ１，Ｒ２に着目し、抵抗Ｒ１の抵抗値を抵抗Ｒ２の抵抗値よりも大きく設定することによって、カタホレシス現象の発生を防止している。つまり、抵抗Ｒ１，Ｒ２を他制手段に用いている。
【００４０】
以下に、図１に示す回路構成について具体的に説明する。図１に示す回路構成は図１３に示した回路構成とは抵抗Ｒ１，Ｒ２の抵抗値のみが異なり、他の構成は一致する。すなわち、本実施形態も、交流電源Ｖｓを整流器ＤＢで全波整流し、インバータ回路により直流−交流変換を行って放電灯Ｌａに高周波電力を供給するように構成されている。
【００４１】
交流電源Ｖｓは高周波阻止用のフィルタ回路Ｆを通して整流器ＤＢに入力され、整流器ＤＢにおいて全波整流される。整流器ＤＢの直流出力端間にはフィルタ用のコンデンサＣ１が接続され、このコンデンサＣ１の両端間に２個のダイオードＤ１，Ｄ２の直列回路を介してコンデンサＣ６が接続され、さらにコンデンサＣ６の両端間に平滑コンデンサＣ５とダイオードＤ４との直列回路が接続される。ダイオードＤ４はカソードを平滑コンデンサＣ５の負極に接続してある。また、ダイオードＤ２には電流歪低減用のコンデンサＣ３がインピーダンス要素として並列接続されている。
【００４２】
コンデンサＣ６の両端間には電圧応答型のスイッチング素子であるＭＯＳＦＥＴよりなる２個のスイッチング素子Ｑ１，Ｑ２の直列回路が接続される。両スイッチング素子Ｑ１，Ｑ２の接続点とダイオードＤ１，Ｄ２の接続点との間には、直流カット用のコンデンサＣ２とリーケージトランスである出力トランスＴ１の１次巻線と駆動トランスＴ２の１次巻線との直列回路が挿入される。また、コンデンサＣ２と駆動トランスＴ２の１次巻線との接続点にはダイオードＤ３のカソードが接続され、ダイオードＤ３のアノードはダイオードＤ４と平滑コンデンサＣ５との接続点に接続される。
【００４３】
出力トランスＴ１の２次側には２本の放電灯Ｌａ１，Ｌａ２が接続される。放電灯Ｌａ１，Ｌａ２には蛍光灯のようにフィラメントを有するものを用いている。両放電灯Ｌａ１，Ｌａ２の一方のフィラメントの一端同士は接続され、他端同士の間にはコンデンサＣ８と出力トランスＴ１に設けた予熱巻線との直列回路が接続される。また、各放電灯Ｌａ１，Ｌａ２の他方のフィラメントの一端間には共振用のコンデンサＣ４が接続され、他端間には直流カット用のコンデンサＣ７を介して出力トランスＴ１の２次巻線が接続される。コンデンサＣ７はインバータ回路の共振動作に影響しない程度に大きい容量を有している。この構成によって、出力トランスＴ１のリーケージインダクタンスをインダクタンス要素とし、コンデンサＣ４をキャパシタンス要素とする共振回路が構成される。
【００４４】
各放電灯Ｌａ１，Ｌａ２の両フィラメントの上記他端間にはそれぞれ抵抗Ｒ４，Ｒ５が接続され、放電灯Ｌａ１とコンデンサＣ４との接続点は抵抗Ｒ３を介して整流器ＤＢとダイオードＤ１との接続点に接続されている。さらに、放電灯Ｌａ２とコンデンサＣ４との接続点には、この接続点の電位を測定することによって無負荷状態を検出する無負荷検出回路ＳＤを設けてあり、放電灯Ｌａ１，Ｌａ２が外れている状態やフィラメントが断線している状態を検出することができるようにしてある。
【００４５】
ところで、駆動トランスＴ２は２個の２次巻線を備え、各２次巻線にはそれぞれ抵抗Ｒ１，Ｒ２が直列接続され、各抵抗Ｒ１，Ｒ２と各２次巻線との各直列回路がそれぞれスイッチング素子Ｑ１，Ｑ２のゲート−ソースに接続される。ただし、各スイッチング素子Ｑ１，Ｑ２に対して各２次巻線は互いに逆極性となるように接続されている。また、各スイッチング素子Ｑ１，Ｑ２のゲート−ソースには保護用として、それぞれ逆直列に接続された２個ずつのツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２が接続される。これら駆動トランスＴ２、抵抗Ｒ１，Ｒ２、ツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２により各スイッチング素子Ｑ１，Ｑ２の駆動手段が構成される。本実施形態においては抵抗Ｒ１の抵抗値は抵抗Ｒ２よりも大きく設定されている。
【００４６】
次に、本実施形態の動作を簡単に説明する。この構成においては、インバータ回路は自励発振を行っており、出力トランスＴ１のリーケージインダクタンスとコンデンサＣ４とを主要素とする共振回路により生じる共振電流が駆動トランスＴ２の１次巻線に流れることにより、駆動トランスＴ２の１次巻線に流れる電流が増減し、これによって駆動トランスＴ２の２次巻線に流れる電流の向きが反転して、両スイッチング素子Ｑ１，Ｑ２が交互にオンオフされる。
【００４７】
この回路では、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも高い期間にはダイオードＤ２がオンになり、スイッチング素子Ｑ２のオン期間に、整流器ＤＢ−ダイオードＤ１−ダイオードＤ２−平滑コンデンサＣ５−ダイオードＤ３−出力トランスＴ１の１次巻線−駆動トランスＴ２の１次巻線−スイッチング素子Ｑ２−整流器ＤＢを通る経路で電流を流すことができる。また、スイッチング素子Ｑ２がオフになれば、出力トランスＴ１や駆動トランスＴ２に蓄積された電磁エネルギはスイッチング素子Ｑ１のボディダイオードと平滑コンデンサＣ５とダイオードＤ３とを通して放出される。つまり、スイッチング素子Ｑ２は出力トランスＴ１などとともに降圧チョッパ回路を構成しており、平滑コンデンサＣ５の両端電圧は整流器ＤＢの出力電圧のピーク値よりも低くなる。ここに、スイッチング素子Ｑ２のオン期間には上述のように出力トランスＴ１の１次巻線に電流が流れるから、出力トランスＴ１の２次側に設けた放電灯Ｌａ１，Ｌａ２に電力が供給される。また、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも高い期間においては、スイッチング素子Ｑ２のオン期間に、整流器ＤＢ−ダイオードＤ１−コンデンサＣ２−出力トランスＴ１−駆動トランスＴ２−スイッチング素子Ｑ２−整流器ＤＢの経路でも電流が流れてコンデンサＣ２が充電される。
【００４８】
その後、出力トランスＴ１のリーケージインダクタンスやコンデンサＣ４により構成される共振回路で発生する共振電流により、駆動トランスＴ２の１次巻線に流れる電流が減少し始めると、駆動トランスＴ２の２次巻線の誘起電圧の極性が反転し、スイッチング素子Ｑ２がオフになるとともにスイッチング素子Ｑ１がオンになる。このとき、上述のように出力トランスＴ１や駆動トランスＴ２に蓄積された電磁エネルギは平滑コンデンサＣ５の充電に利用される。つまり、出力トランスＴ１や駆動トランスＴ２がエネルギ蓄積手段として機能する。
【００４９】
出力トランスＴ１や駆動トランスＴ２に蓄積された電磁エネルギが放出された後には、コンデンサＣ２−ダイオードＤ２−スイッチング素子Ｑ１−駆動トランスＴ２−出力トランスＴ１−コンデンサＣ２の経路で電流が流れ、出力トランスＴ１の１次巻線に流れる電流の向きがスイッチング素子Ｑ２のオン時とは逆向きになる。したがって、スイッチング素子Ｑ１のオンオフに伴って出力トランスＴ１の１次巻線に流れる電流の向きが交番し、放電灯Ｌａ１，Ｌａ２にも交番電圧が印加されるのであって、主としてインダクタＬ１とコンデンサＣ４と放電灯Ｌａとによって決まる共振周波数に応じた高周波電流を放電灯Ｌａに流すことになる。
【００５０】
一方、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも低い期間には、ダイオードＤ２はオフになるから、降圧チョッパ回路としての動作は停止するが、スイッチング素子Ｑ２のオン期間には、平滑コンデンサＣ５を電源とし、コンデンサＣ３およびコンデンサＣ２を通して出力トランスＴ１と駆動トランスＴ２との１次巻線に電流を流し、スイッチング素子Ｑ１のオン期間には、コンデンサＣ２とコンデンサＣ３との直列回路を電源とし、出力トランスＴ１と駆動トランスＴ２との１次巻線に電流を流すことができる。ここに、スイッチング素子Ｑ１のオン時とスイッチング素子Ｑ２のオン時とで、出力トランスＴ１と駆動トランスＴ２との１次巻線に流れる電流の向きは反転する。つまり、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも低い期間においても、平滑コンデンサＣ５の両端電圧程度の電圧を放電灯Ｌａに印加することができる。
【００５１】
上述した動作から明らかなように、インバータ回路を構成する２個のスイッチング素子Ｑ１，Ｑ２のうちの１個は降圧チョッパ回路のスイッチング素子としても兼用されているから、降圧チョッパ回路を別に設ける場合よりもスイッチング素子の個数を低減してコストを低減することができる。また、スイッチング素子Ｑ１，Ｑ２のオンオフによって整流器ＤＢの入力電流を高周波的に流すことができるから、フィルタ回路Ｆによって高周波成分を阻止することにより、交流電源Ｖｓからフィルタ回路Ｆへの入力電流をほぼ連続させることができ、入力電流歪が低減される。
【００５２】
ところで、スイッチング素子Ｑ１，Ｑ２はＭＯＳＦＥＴであってゲート−ソース間容量を有しており、スイッチング素子Ｑ１，Ｑ２をオンにするにはゲート−ソース間容量を充電してゲート電位を閾値以上に上昇させ、スイッチング素子Ｑ１，Ｑ２をオフにするにはゲート−ソース間容量から電荷を抜いてゲート電位を閾値以下に下降させなければならない。そこで、上述したようにゲートに接続される抵抗Ｒ１，Ｒ２の抵抗値を調節することによって、ゲート−ソース間容量の充電時間および放電時間を調節することができることになる。つまり、抵抗値が大きいほど充電時間および放電時間が長くなるから、抵抗値が大きくなるほどスイッチング素子Ｑ１，Ｑ２のオン時間が短くなる。本実施形態ではスイッチング素子Ｑ２に接続された抵抗Ｒ２の抵抗値をスイッチング素子Ｑ１に接続された抵抗Ｒ１よりも小さく設定しているから、スイッチング素子Ｑ２について抵抗Ｒ２を変化させた場合についてスイッチング素子Ｑ２のオン時間の変化を図２に示す。すなわち、スイッチング素子Ｑ２にはゲート電位Ｖｇｓ（ゲート−ソース間電圧）に閾値Ｔｈがあり、この閾値Ｔｈを超える期間がスイッチング素子Ｑ２のオン期間になる。抵抗Ｒ２の抵抗値が大きいときにはゲート−ソース間容量の充放電に時間がかかるから、図２のイのようにオン時間Ｐ１が短くなり、抵抗Ｒ２の抵抗値が小さいときにはゲート−ソース間容量の充放電に要する時間が短くなる（立ち上がり、立ち下がりが急になる）から、図２のロのようにオン時間Ｐ２を長くすることができる。また、抵抗値が小さいほうがゲート電位Ｖｇｓのピーク値も増大するから、それだけ閾値Ｔｈに達する時間が短くなる。
【００５３】
従来技術として説明したように、スイッチング素子Ｑ１には降圧チョッパ回路としての動作による回生電流が流れ、この回生電流は共振電流に重畳されるから、抵抗Ｒ１，Ｒ２の抵抗値が等しく設定されているとすると、整流器ＤＢの出力電圧が平滑コンデンサＣ５の両端電圧よりも高い期間には、スイッチング素子Ｑ１のオン時間はスイッチング素子Ｑ２のオン時間よりも長くなる。これに対して本実施形態では抵抗Ｒ２は抵抗値が抵抗Ｒ１よりも小さく設定されているから、スイッチング素子Ｑ２のオン時間が相対的に延長されることになり、抵抗Ｒ１，Ｒ２の抵抗値の比率を適宜に選択すれば、交流電源Ｖｓの電圧変化の１周期の間における両スイッチング素子Ｑ１，Ｑ２のオン時間の平均値を等しくすることが可能になる。こうして、両スイッチング素子Ｑ１，Ｑ２のオン時間の平均値が等しくなれば、コンデンサＣ７の両端電圧に直流電圧成分が発生せず、結果的に放電灯Ｌａ１，Ｌａ２におけるカタホレシス現象の発生を防止することができる。なお、カタホレシス現象を防止するために、電源電圧の１周期における両スイッチング素子Ｑ１，Ｑ２のオン時間の平均値を１：１に設定（つまり、各スイッチング素子Ｑ１，Ｑ２のオン時間の割合がそれぞれ５０％にする）のが望ましい。
【００５４】
（第２の実施の形態）
本実施形態は、図３に示すように、図１に示した第１の実施の形態の回路構成とほぼ同様の回路構成を有するが、本実施形態ではダイオードＤ４と平滑コンデンサＣ５とを入れ換えてあり、さらにダイオードＤ３の極性を反転させてある。つまり、コンデンサＣ６の両端間にダイオードＤ４と平滑コンデンサＣ５との直列回路を接続し、かつ平滑コンデンサＣ５の正極をダイオードＤ４のアノードに接続してある。また、平滑コンデンサＣ５とダイオードＤ４との接続点にダイオードＤ３のカソードを接続し、コンデンサＣ２と出力トランスＴ１の１次巻線との接続点にダイオードＤ３のアノードを接続してある。
【００５５】
この構成においては、整流器ＤＢの出力電圧が平滑コンデンサＣ５の両端電圧よりも高い期間において、スイッチング素子Ｑ１のオン時に整流器ＤＢ−ダイオードＤ１−ダイオードＤ２−スイッチング素子Ｑ１−駆動トランスＴ２の１次巻線−出力トランスＴ１の１次巻線−ダイオードＤ３−平滑コンデンサＣ５−整流器ＤＢの経路でチョッパ電流が流れる。また、スイッチング素子Ｑ１がオフになると、駆動トランスＴ２と出力トランスＴ１との電磁エネルギが、ダイオードＤ３−平滑コンデンサＣ５−スイッチング素子Ｑ２のボディダイオードの経路で放出される。このように降圧チョッパ回路としての動作による回生電流はスイッチング素子Ｑ２を通過するから、抵抗Ｒ１，Ｒ２の抵抗値を等しく設定すれば、スイッチング素子Ｑ２のオン時間の平均値がスイッチング素子Ｑ１のオン時間の平均値よりも長くなる。
【００５６】
そこで、本実施形態ではカタホレシス現象の発生を防止するために、抵抗Ｒ１の抵抗値を抵抗Ｒ２の抵抗値よりも小さく設定してある。この設定によってスイッチング素子Ｑ１のオン時間を相対的に長くすることができ、電源電圧の１周期におけるスイッチング素子Ｑ１，Ｑ２のオン時間の平均値をほぼ等しくすることが可能になる。他の構成および動作は第１の実施の形態と同様である。
【００５７】
（第３の実施の形態）
本実施形態は、図４に示すように、図１に示した第１の実施の形態に対して、ダイオードＤ３のカソードの接続位置を、コンデンサＣ２と出力トランスＴ１との接続点から、出力トランスＴ１と駆動トランスＴ２との接続点に変更し、また平滑コンデンサＣ５にインダクタＬ２を直列接続したものである。他の構成は第１の実施の形態と同様である。
【００５８】
次に、本実施形態の動作について要旨となる部分を簡単に説明する。図４に示す回路では、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも高い期間には、スイッチング素子Ｑ２のオン期間に、整流器ＤＢ−ダイオードＤ１−ダイオードＤ２−インダクタＬ２−平滑コンデンサＣ５−ダイオードＤ３−駆動トランスＴ２の１次巻線−スイッチング素子Ｑ２−整流器ＤＢを通ってチョッパ電流が流れ、また、整流器ＤＢ−ダイオードＤ１−コンデンサＣ２−出力トランスＴ１の１次巻線−スイッチング素子Ｑ２−整流器ＤＢを通る経路に電流が流れる。したがって、スイッチング素子Ｑ２がオフになれば、インダクタＬ２の電磁エネルギが、平滑コンデンサＣ５−ダイオードＤ３−駆動トランスＴ２−スイッチング素子Ｑ１のボディダイオードの経路で放出され、また出力トランスＴ１の電磁エネルギが、駆動トランスＴ２−スイッチング素子Ｑ２のボディダイオード−コンデンサＣ３−コンデンサＣ２の経路で放出される。
【００５９】
また、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも低い期間には、平滑コンデンサＣ５が電源になり、スイッチング素子Ｑ２のオン時間にはインダクタＬ２−コンデンサＣ３−コンデンサＣ２−出力トランスＴ１の１次巻線−駆動トランスＴ２の１次巻線−スイッチング素子Ｑ２の経路で電流が流れる。
【００６０】
一方、整流器ＤＢの出力電圧にかかわらず、スイッチング素子Ｑ１がオンになれば、コンデンサＣ２から、コンデンサＣ３−スイッチング素子Ｑ１−駆動トランスＴ２の１次巻線−出力トランスＴ２の１次巻線の経路で電流が流れる。つまり、出力トランスＴ１の１次巻線に流れる電流の向きがスイッチング素子Ｑ１，Ｑ２のオンオフに応じて反転する。
【００６１】
本実施形態の構成においても、インバータ回路を構成する２個のスイッチング素子Ｑ１，Ｑ２のうちのスイッチング素子Ｑ２を降圧チョッパ回路のスイッチング素子として兼用しているから、抵抗Ｒ１，Ｒ２を等しく設定していると、スイッチング素子Ｑ１のオン時間の平均値がスイッチング素子Ｑ２よりも長くなる。そこで、第１の実施の形態と同様に、本実施形態においても抵抗Ｒ２の抵抗値を抵抗Ｒ１の抵抗値よりも小さくすることによって、スイッチング素子Ｑ２のオン時間を相対的に長くし、電源電圧の１周期における両スイッチング素子Ｑ１，Ｑ２のオン時間の平均値を等しくしてある。他の構成および動作は第１の実施の形態と同様である。
【００６２】
（第４の実施の形態）
本実施形態は、図５に示すように、第３の実施の形態におけるインダクタＬ２と平滑コンデンサＣ５とダイオードＤ４との位置を変更し、ダイオードＤ３の極性を逆にしたものである。つまり、平滑コンデンサＣ５の正極にダイオードＤ４のアノードを接続し、平滑コンデンサＣ５の負極にインダクタＬ２を接続してあり、ダイオードＤ４のカソードをスイッチング素子Ｑ１に接続してある。また、ダイオードＤ３はダイオードＤ４と平滑コンデンサＣ５との接続点にカソードが接続され、アノードは出力トランスＴ１の１次巻線と駆動トランスＴ２の１次巻線との接続点に接続してある。他の構成は第３の実施の形態と同様である。
【００６３】
この構成では、スイッチング素子Ｑ１が降圧チョッパ回路においてチョッパ電流が流れるスイッチング素子として機能し、スイッチング素子Ｑ２のボディダイオードに回生電流が流れるから、抵抗Ｒ１，Ｒ２が等しい場合には、スイッチング素子Ｑ２のオン時間のほうがスイッチング素子Ｑ１のオン時間よりも長くなる。そこで、抵抗Ｒ１の抵抗値を抵抗Ｒ２の抵抗値よりも小さく設定し、スイッチング素子Ｑ１のオン時間を相対的に延長している。その結果、電源電圧の１周期におけるスイッチング素子Ｑ１、Ｑ２のオン時間の平均値をほぼ等しくすることができ、カタホレシス現象の発生を防止することができる。他の構成および動作は第１の実施の形態と同様である。
【００６４】
（第５の実施の形態）
本実施形態は、図６に示すように、図１に示した第１の実施の形態と同じ回路構成を有するものであるが、駆動トランスＴ１の２個の２次巻線ｎ１，ｎ２を他制手段として用いるものである。ここでは、駆動トランスＴ２に設けた２個の２次巻線ｎ１，ｎ２の巻数を異ならせてある。第１の実施の形態について説明したように、スイッチング素子Ｑ１，Ｑ２のオン時間は、ゲート−ソース間容量の充放電の時間によって調節することができる。そこで、第１ないし第４の実施の形態においては、スイッチング素子Ｑ１，Ｑ２のゲートに接続された抵抗Ｒ１，Ｒ２の抵抗値を調節することにより、ゲート−ソース間容量との時定数を調節するようにしていた。これに対して本実施形態は、ゲートに印加する電圧を生成する駆動トランスＴ２の２次巻線ｎ１，ｎ２の巻数を調節することによって、スイッチング素子Ｑ１，Ｑ２のオン時間を調節するのである。
【００６５】
いま、スイッチング素子Ｑ２について考察すると、図７にイとして示すように、駆動トランスＴ２の２次巻線ｎ２の巻数が比較的少ないときには誘起電圧も低いから、ゲート−ソースに順方向に電圧が印加されるようになってからスイッチング素子Ｑ２のゲート電圧Ｖｇｓが閾値Ｔｈを超えるまでの立ち上がり時間が比較的長くなり、またゲート電圧Ｖｇｓが低下する際にも立ち下がり時間が長くなる。つまり、スイッチング素子Ｑ２のオン時間が比較的短くなる。これに対して２次巻線ｎ２の巻数を大きくすれば、図７にロとして示すように、駆動トランスＴ２の２次巻線ｎ２の誘起電圧が大きくなるから、立ち上がりおよび立ち下がりがともに急になり、それだけオン時間Ｐ２を長くすることができる。
【００６６】
本実施形態においては、スイッチング素子Ｑ２が降圧チョッパ回路のスイッチング素子として機能しており、このスイッチング素子Ｑ２にチョッパ電流が流れるから、スイッチング素子Ｑ２に対応する２次巻線ｎ２の巻数をスイッチング素子Ｑ１に対応する２次巻線ｎ１の巻数よりも多くすることによって、スイッチング素子Ｑ２のオン時間を相対的に延長している。このように、駆動トランスＴ２の２次巻線ｎ１，ｎ２の巻数を調節することによって両スイッチング素子Ｑ１，，Ｑ２のオン時間の平均値を等しくすることが可能になり、カタホレシス現象の発生を防止することができる。他の構成および動作は第１の実施の形態と同様である。
【００６７】
本実施形態の技術思想は第２ないし第４の実施の形態として示した回路構成においても適用することができる。
【００６８】
また、本実施形態では２個の２次巻線ｎ１，ｎ２の巻数を異ならせているが、２つの２次巻線ｎ１，ｎ２の誘起電圧を異ならせる構成を採用すれば、スイッチング素子Ｑ１，Ｑ２のオン時間を調節することが可能であるから、駆動トランスＴ２において、図８（ａ）のように、コア１のうち各２次巻線ｎ１，ｎ２を巻装する部位のコア材１ａ，１ｂを互いに異なる材料としておけば、透磁率の相違によって各２次巻線ｎ１，ｎ２の誘起電圧を異ならせることができる。また、図８（ｂ）のように、１次巻線ｎと各２次巻線ｎ１，ｎ２との距離をそれぞれ異ならせることによって各２次巻線ｎ１，ｎ２と１次巻線ｎとの結合度を異ならせることができ、このような構成でも各２次巻線ｎ１，ｎ２の誘起電圧を異ならせることができる。あるいはまた、図８（ｃ）のように各２次巻線ｎ１，ｎ２の巻ピッチ（密度）を異ならせるようにしてもよい。要するに、１次巻線と各２次巻線との結合度を異ならせる構成を採用すれば、両スイッチング素子Ｑ１，Ｑ２のオン時間の比率を調節することが可能になり、カタホレシス現象の発生を防止する調整が可能になる。
【００６９】
（第６の実施の形態）
本実施形態は、図９に示すように、図１に示した第１の実施の形態と同じ回路構成を有するものであって、スイッチング素子Ｑ１，Ｑ２のオン時間の平均値を異ならせるために、各スイッチング素子Ｑ１，Ｑ２に特性の異なるものを用いている。すなわち、第１の実施の形態において説明したように、電圧応答型のスイッチング素子Ｑ１，Ｑ２であるＭＯＳＦＥＴのオン時間を決めるパラメータの１つはゲート−ソース間容量であるから、ゲート−ソース間容量の異なるスイッチング素子Ｑ１，Ｑ２を用いることによって、両スイッチング素子Ｑ１，Ｑ２のオン時間の平均値を等しくすることが可能になる。つまり、スイッチング素子Ｑ１、Ｑ２が他制手段になる。
【００７０】
図９に示す回路構成ではスイッチング素子Ｑ１のオン時間がスイッチング素子Ｑ２のオン時間よりも長くなるから、スイッチング素子Ｑ２のオン時間を長くするために、スイッチング素子Ｑ２にはゲート−ソース間容量がスイッチング素子Ｑ１よりも小さいものを用いるようにすればよい。両スイッチング素子Ｑ１，Ｑ２のゲート−ソース間容量の比率を適宜に選択すれば、電源電圧の１周期における両スイッチング素子Ｑ１，Ｑ２のオン時間の平均値を等しくして、カタホレシス現象が発生するのを防止することができる。
【００７１】
また、スイッチング素子Ｑ１，Ｑ２として同種の素子を用いるのではなく、異種の素子を用いるようにしてもよい。たとえば、スイッチング素子Ｑ１にはＭＯＳＦＥＴを用い、スイッチング素子Ｑ２にはＩＧＢＴを用いるようにしてもよい。他の構成および動作は第１の実施の形態と同様であり、本実施形態の技術思想は第２ないし第４の実施の形態に示した回路構成にも適用可能である。
【００７２】
（第７の実施の形態）
本実施形態は、第１の実施の形態の回路構成において、駆動トランスＴ２の２次巻線ｎ２とスイッチング素子Ｑ２との間に、他制手段として図１０に示す回路を設けたものである。すなわち、駆動トランスＴ２の２次巻線ｎ２の一端とスイッチング素子Ｑ１のゲートとの間に挿入された抵抗Ｒ２にはダイオードＤ５を並列接続し、２次巻線ｎ２の他端とスイッチング素子Ｑ２のソースとの間には、コンデンサＣ９とダイオードＤ６と抵抗Ｒ６との直列回路を接続してある。また、スイッチング素子Ｑ２のゲートとソースとの間には逆直列に接続された２個のツェナダイオードＺＤ２１，ＺＤ２２の直列回路が接続される。さらに、ダイオードＤ６と抵抗Ｒ６との接続点に抵抗Ｒ８の一端を接続し、抵抗Ｒ８の他端をスイッチング素子Ｑ１のソースとコンデンサＣ９との接続点に接続してある。スイッチング素子Ｑ２のゲートには抵抗Ｒ７を介してスイッチ要素としてのトランジスタＱ３のコレクタが接続され、トランジスタＱ３のエミッタは上述したダイオードＤ６を介して抵抗Ｒ６，Ｒ８の接続点に接続してある。さらに、トランジスタＱ３のベースは抵抗Ｒ９を介して抵抗Ｒ６，Ｒ８の接続点に接続してある。
【００７３】
この構成ではスイッチング素子Ｑ２のゲート−ソース間容量にコンデンサＣ９が直列接続され、この直列回路がダイオードＤ５，Ｄ６および抵抗Ｒ６を介して駆動トランスＴ２の２次巻線ｎ２に接続されている。つまり、スイッチング素子Ｑ２のゲート−ソース間容量とコンデンサＣ９との直列回路に対して、駆動トランスＴ２の２次巻線ｎ２から充電電流を流すから、コンデンサＣ９を設けない場合よりもゲート−ソース間容量の充電時間を短縮することができる。つまり、スイッチング素子Ｑ２をオンにする際の立ち上がり時間を短くすることができる。
【００７４】
一方、ゲート電圧が立ち下がるときには２次巻線ｎ２の誘起電圧の極性が反転してトランジスタＱ３に順バイアスがかかるから、トランジスタＱ３がオンになり、スイッチング素子Ｑ２のゲート−ソース間容量の電荷を引き抜くことになる。つまり、トランジスタＱ３を設けない場合よりもゲート−ソース間容量の放電時間を短縮することができ、スイッチング素子Ｑ２をオフにする際の立ち下がり時間を短くすることができる。
【００７５】
このように、本実施形態においてはスイッチング素子Ｑ２に対して、オン時の立ち上がり時間を短縮する回路と、オフ時の立ち下がり時間を短縮する回路とを付加しているので、スイッチング素子Ｑ２のオン時間を相対的に延長することができる。つまり、電源電圧の１周期におけるスイッチング素子Ｑ１，Ｑ２のオン時間の平均値を等しくすることが可能になり、カタホレシス現象の発生を防止することができる。他の構成および動作は第１の実施の形態と同様である。なお、本実施形態の技術思想は第２ないし第４の実施の形態に示した回路構成においても適用可能である。
【００７６】
（第８の実施の形態）
本実施形態は、図１１に示すように、図１２に示した従来の回路構成の一部を変更したものである。つまり、図１２に示した回路構成では、ダイオードＤ３のカソードをスイッチング素子Ｑ１，Ｑ２の接続点に接続したのに対して、本実施形態ではダイオードＤ３のカソードを放電灯Ｌａと駆動トランスＴ２の１次巻線との接続点に接続してある。この構成ではインダクタＬ１をインダクタンス要素としコンデンサＣ４をキャパシタンス要素とする共振回路が構成される。
【００７７】
以下に、この回路の動作を簡単に説明する。整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも高い期間にはダイオードＤ２がオンになり、スイッチング素子Ｑ２のオン期間には、整流器ＤＢ−ダイオードＤ１−ダイオードＤ２−インダクタＬ２−平滑コンデンサＣ５−ダイオードＤ３−駆動トランスＴ２の１次巻線−スイッチング素子Ｑ２−整流器ＤＢの経路で電流を流すことができる。また、整流器ＤＢ−ダイオードＤ１−コンデンサＣ２−インダクタＬ１−放電灯Ｌａ−駆動トランスＴ２の１次巻線−スイッチング素子Ｑ２−整流器ＤＢの経路にも電流が流れる。
【００７８】
スイッチング素子Ｑ２がオフになれば、インダクタＬ２に蓄積された電磁エネルギは平滑コンデンサＣ５とダイオードＤ３と駆動トランスＴ２とスイッチング素子Ｑ１のボディダイオードとを通して放出される。つまり、スイッチング素子Ｑ２はインダクタＬ２などとともに降圧チョッパ回路を構成しており、したがって平滑コンデンサＣ５の両端電圧は整流器ＤＢの出力電圧のピーク値よりも低くなる。
【００７９】
一方、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも低い期間には、ダイオードＤ２はオフになるから、降圧チョッパ回路としての動作は停止し、スイッチング素子Ｑ２のオン期間には、平滑コンデンサＣ５を電源とし、コンデンサＣ３およびコンデンサＣ２を通して放電灯Ｌａに電流を流し、スイッチング素子Ｑ１のオン期間には、コンデンサＣ２とコンデンサＣ３との直列回路を電源とし、放電灯Ｌａに電流を流すことができる。
【００８０】
上述したように、スイッチング素子Ｑ２は降圧チョッパ回路の構成要素として用いられており、スイッチング素子Ｑ１のボディダイオードには降圧チョッパ回路としての動作時に回生電流が流れるから、スイッチング素子Ｑ１のオン時間はスイッチング素子Ｑ２のオン時間よりも長くなる。すなわち、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも低い期間には降圧チョッパ回路としての動作を行わないからスイッチング素子Ｑ１，Ｑ２のオン時間は１：１になるのに対して、整流器ＤＢの出力電圧がコンデンサＣ６の両端電圧よりも高い期間にはスイッチング素子Ｑ１のオン時間がスイッチング素子Ｑ２のオン時間よりも長くなり、結果的にオン時間の平均値が相違しているのであって、このことがカタホレシス現象の原因になっている。
【００８１】
そこで、本実施形態では各スイッチング素子Ｑ１，Ｑ２のゲート−ソースに接続されたツェナダイオードＺＤ１，ＺＤ２のツェナ電圧を互いに異ならせることによってスイッチング素子Ｑ１，Ｑ２のオン時間が等しくなるように調節している。すなわち、降圧チョッパ回路の構成要素として用いられチョッパ電流が流れる側のスイッチング素子Ｑ２に対応したツェナダイオードＺＤ２のツェナ電圧を、他方のスイッチング素子Ｑ１に対応したツェナダイオードＺＤ１のツェナ電圧よりも低く設定し、ツェナダイオードＺＤ１，ＺＤ２を他制手段に用いている。駆動トランスＴ２に流れる正負の電流は同一量になるから、ツェナ電圧の低いほうはオン時間が長くなり、ツェナ電圧が高いほうはオン時間が短くなる。その結果、スイッチング素子Ｑ２のオン時間を相対的に延長することが可能になり、電源電圧の１周期における両スイッチング素子Ｑ１，Ｑ２のオン時間の平均値を等しくしてカタホレシス現象の発生を防止することができる。
【００８２】
たとえば、スイッチング素子Ｑ１，Ｑ２に関する条件を等しく設定しているときに、スイッチング素子Ｑ２のオン時間の比率が、整流器ＤＢの出力電圧のピーク値付近（山部）において４７％、ゼロクロス付近（谷部）において５０％であったとすると、ツェナ電圧を調節することによって、山部で４９％、谷部で５２％などの設定が可能になり、このような設定とすれば電源電圧の１周期を通して放電灯Ｌａ１，Ｌａ２には直流電圧成分が印加されなくなる。
【００８３】
なお、本実施形態の構成において、駆動トランスＴ２に可飽和型のものを用いれば、駆動トランスＴ２が飽和した時点で両スイッチング素子Ｑ１，Ｑ２がともにオフになる期間が生じて両スイッチング素子Ｑ１，Ｑ２が同時にオンになるのを確実に防止することができる。他の構成および動作は第１の実施の形態と同様である。
【００８４】
（第９の実施の形態）
本実施形態は、図１に示した第１の実施の形態と同じ回路構成であって抵抗Ｒ１，Ｒ２については等しく設定しているものである。図１に示した回路構成では、各スイッチング素子Ｑ１，Ｑ２にそれぞれ対応して、逆直列に接続された各２個のツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２が設けられており、逆直列であることによって互いに他方のツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２の順方向電流を阻止し合う構成になっている。したがって、ツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２の順方向電流が阻止され、ツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２の順方向電流による損失および抵抗Ｒ１，Ｒ２による損失が低減されている。
【００８５】
ところで、本実施形態では、各スイッチング素子Ｑ１，Ｑ２に対応して、それぞれ逆直列に接続されている各２個のツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２のうち、ツェナダイオードＺＤ２２のツェナ電圧をツェナダイオードＺＤ１２のツェナ電圧よりも低く設定してある。この設定によって、第８の実施の形態と同様の理由によって、スイッチング素子Ｑ２のオン時間をスイッチング素子Ｑ１のオン時間よりも長くすることができる。つまり、ツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２を他制手段に用いている。ここで、２個ずつのツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２がそれぞれ逆直列に接続されているから、ツェナダイオードＺＤ１１とツェナダイオードＺＤ２２とののツェナ電圧をほぼ等しく設定するとともに、ツェナダイオードＺＤ１２とツェナダイオードＺＤ２１のツェナ電圧をほぼ等しく設定することによって、ツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２で生じる損失をほぼ均等に分配することができる。なお、ツェナダイオードＺＤ１１，ＺＤ１２はダイオードに置換可能である。
【００８６】
ツェナダイオードＺＤ１１，ＺＤ１２、ＺＤ２１，ＺＤ２２のツェナ電圧を上述のように設定することで、スイッチング素子Ｑ２のオン時間をスイッチング素子Ｑ１のオン時間に対して相対的に延長することができ、電源電圧の１周期における両スイッチング素子Ｑ１，Ｑ２のオン時間の平均値をほぼ等しくすることができ、カタホレシス現象の発生を防止することができる。他の構成および動作は第１の実施の形態と同様である。また、本実施形態の技術思想は第２ないし第４の実施の形態においても適用可能である。
【００８７】
【発明の効果】
請求項１の発明の構成によれば、一方のスイッチング素子がチョッパ回路に用いられるとともに、他方のスイッチング素子に逆並列に接続されているダイオードがチョッパ回路における回生電流を流す経路に用いられていることによって生じる両スイッチング素子のオン時間のずれを補正する構成として、前記一方のスイッチング素子に対応するツェナダイオードのツェナ電圧を前記他方のスイッチング素子に対応するツェナダイオードよりも低く設定する構成を採用しているから、ツェナダイオードの仕様のみでスイッチング素子のオン時間を調節することができ、放電灯に印加される電圧に直流的な偏りが生じるのを抑制してカタホレシスが生じるのを防止することが可能になる。
【００８８】
請求項２の発明の構成によれば、一方のスイッチング素子がチョッパ回路に用いられるとともに、他方のスイッチング素子に逆並列に接続されているダイオードがチョッパ回路における回生電流を流す経路に用いられていることによって生じる両スイッチング素子のオン時間のずれを補正する構成として、前記一方のスイッチング素子に対応する２次巻線と１次巻線との結合度を前記他方のスイッチング素子に対応する２次巻線と１次巻線との結合度よりも大きくする構成を採用しているから、駆動トランスの設計のみでスイッチング素子のオン時間を調節することができ、放電灯に印加される電圧に直流的な偏りが生じるのを抑制してカタホレシスが生じるのを防止することが可能になる。
【００８９】
請求項３ないし請求項５の発明のいずれの構成でも、請求項１の発明または請求項２の発明と同様の効果が得られる。
【０１００】
請求項６の発明のように、前記一方のスイッチング素子のオン期間の割合を、前記平滑コンデンサの両端電圧よりも前記整流器の出力電圧が高い期間においては４９％とし、低い期間においては５２％とするものでは、この設定によって放電灯に印加される電圧に直流的な偏りが生じるのを防止することができる。
【０１０１】
請求項７の発明のように、前記他制手段が前記交流電源の電源電圧の１周期における各スイッチング素子のオン時間の比率の平均値を５０％に設定するものでは、放電灯に印加される電圧に直流的な偏りが生じるのを防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】同上の動作説明図である。
【図３】本発明の第２の実施の形態を示す回路図である。
【図４】本発明の第３の実施の形態を示す回路図である。
【図５】本発明の第４の実施の形態を示す回路図である。
【図６】本発明の第５の実施の形態を示す回路図である。
【図７】同上の動作説明図である。
【図８】同上に用いる駆動トランスの構成例を示す概略図である。
【図９】本発明の第６の実施の形態を示す回路図である。
【図１０】本発明の第７の実施の形態を示す要部回路図である。
【図１１】本発明の第８の実施の形態を示す回路図である。
【図１２】従来例を示す回路図である。
【図１３】他の従来例を示す回路図である。
【図１４】従来例の動作説明図である。
【図１５】従来例の動作説明図である。
【符号の説明】
Ｃ２  （直流阻止用の）コンデンサ
Ｃ３  コンデンサ（インピーダンス要素）
Ｃ４  （共振用の）コンデンサ
Ｃ５  平滑コンデンサ
Ｃ７  （直流阻止用の）コンデンサ
Ｄ２  ダイオード
ＤＢ  整流器
Ｌ１  （共振用の）インダクタ
Ｌ２  インダクタ
Ｌａ  放電灯
Ｌａ１，Ｌａ２  放電灯
Ｑ１，Ｑ２  スイッチング素子
Ｒ１，Ｒ２  抵抗
Ｔ１  出力トランス
Ｔ２  駆動トランス
Ｖｓ  交流電源
ＺＤ１１，ＺＤ１２  ツェナダイオード
ＺＤ２１，ＺＤ２２  ツェナダイオード
ＺＤ１，ＺＤ２  ツェナダイオード
【図１】
0003684957.tif 000002
【図２】
0003684957.tif 000003
【図３】
0003684957.tif 000004
【図４】
0003684957.tif 000005
【図５】
0003684957.tif 000006
【図６】
0003684957.tif 000007
【図７】
0003684957.tif 000008
【図８】
0003684957.tif 000009
【図９】
0003684957.tif 000010
【図１０】
0003684957.tif 000011
【図１１】
0003684957.tif 000012
【図１２】
0003684957.tif 000013
【図１３】
0003684957.tif 000014
【図１４】
0003684957.tif 000015
【図１５】
0003684957.tif 000016