(57)【特許請求の範囲】
【請求項１】
ワード線と、前記ワード線に交差したビット線と、前記ワード線と前記ビット線との交差部またはその近傍に位置したメモリセルとを具備し、
前記メモリセルは、互いに対向し且つ磁化の向きが互いに等しい一対の強磁性層とそれらの間に介在した非磁性膜とを備えるとともに磁場印加の際に前記磁化の向きが変化し得るフリー層と、前記フリー層に対向した強磁性層を備えるとともに前記磁場印加の際に磁化の向きが維持される第１ピン層と、前記フリー層と前記第１ピン層との間に介在した第１非磁性層とを具備した磁気抵抗効果素子を含み、
前記非磁性膜は、モリブデンからなる厚さが０．８ｎｍ乃至１．２ｎｍの第１層、レニウムからなる厚さが１．４ｎｍ乃至１．８ｎｍの第２層、タングステンからなる厚さが０．８ｎｍ乃至１．２ｎｍの第３層、及びニオブからなる厚さが１．４ｎｍ乃至１．８ｎｍの第４層からなる群より選択されることを特徴とする磁気メモリ。
【請求項２】
ワード線と、前記ワード線に交差したビット線と、前記ワード線と前記ビット線との交差部またはその近傍に位置したメモリセルとを具備し、
前記メモリセルは、互いに対向し且つ磁化の向きが互いに等しい一対の強磁性層とそれらの間に介在した非磁性膜とを備えるとともに磁場印加の際に前記磁化の向きが変化し得るフリー層と、前記フリー層に対向した強磁性層を備えるとともに前記磁場印加の際に磁化の向きが維持される第１ピン層と、前記フリー層と前記第１ピン層との間に介在した第１非磁性層とを具備した磁気抵抗効果素子を含み、
前記非磁性膜は、シリコンからなる厚さが１．４ｎｍ乃至１．８ｎｍの第１層、ゲルマニウムからなる厚さが１．４ｎｍ乃至１．８ｎｍの第２層、Ａｌ2Ｏ3からなる厚さが１．０ｎｍの第３層、及びＡｌＮからなる厚さが０．５ｎｍ乃至１．５ｎｍの第４層からなる群より選択されることを特徴とする磁気メモリ。
【請求項３】
前記磁気抵抗効果素子は、前記フリー層を挟んで前記第１ピン層に対向した強磁性層を備えるとともに前記磁場印加の際に磁化の向きが維持される第２ピン層と、前記フリー層と前記第２ピン層との間に介在した第２非磁性層とをさらに具備したことを特徴とする請求項１または請求項２に記載の磁気メモリ。
【請求項４】
前記非磁性膜は前記第１層であることを特徴とする請求項１に記載の磁気メモリ。
【請求項５】
前記非磁性膜は前記第２層であることを特徴とする請求項１に記載の磁気メモリ。
【請求項６】
前記非磁性膜は前記第３層であることを特徴とする請求項１に記載の磁気メモリ。
【請求項７】
前記非磁性膜は前記第４層であることを特徴とする請求項１に記載の磁気メモリ。
【請求項８】
前記非磁性膜は前記第１層であることを特徴とする請求項２に記載の磁気メモリ。
【請求項９】
前記非磁性膜は前記第２層であることを特徴とする請求項２に記載の磁気メモリ。
【請求項１０】
前記非磁性膜は前記第３層であることを特徴とする請求項２に記載の磁気メモリ。
【請求項１１】
前記非磁性膜は前記第４層であることを特徴とする請求項２に記載の磁気メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気メモリに関する。
【０００２】
【従来の技術】
磁気抵抗効果素子は、例えば、一対の強磁性層を非磁性膜を介して積層した構造を有している。この磁気抵抗効果素子の抵抗値は、一方の強磁性層の磁化に対する他方の強磁性層の磁化の相対的な向きに応じて変化する。このような磁気抵抗効果を示す磁気抵抗効果素子は様々な用途への応用が可能であり、磁気ランダムアクセスメモリ（以下、ＭＲＡＭという）は磁気抵抗効果素子の主要な用途の１つである。
【０００３】
ＭＲＡＭでは、磁気抵抗効果素子などでメモリセルを構成するとともに、例えば、一方の強磁性層を磁場印加の際にその磁化の向きが変化しないピン層とし、他方の強磁性層を上記磁場印加の際にその磁化の向きが変化し得るフリー層として情報の記憶を行う。すなわち、情報を書き込む際には、ワード線に電流パルスを流すことにより発生する磁場とビット線に電流パルスを流すことにより発生する磁場との合成磁場を作用させる。これにより、フリー層の磁化を例えばピン層の磁化に対して同方向に向いた状態と逆方向に向いた状態との間で変化させる。このようにして、それら２つの状態に対応して二進情報（“０”、“１”）がメモリセルに記憶される。
【０００４】
また、書き込んだ情報を読み出す際には、磁気抵抗効果素子に電流を流す。磁気抵抗効果素子の抵抗値は上記の２つの状態間で互いに異なるため、例えば、流れた電流を検出することによりメモリセルに記憶された情報を読み出すことができる。
【０００５】
ＭＲＡＭを高集積化するうえでは磁気抵抗効果素子の小面積化が極めて有効であるが、一般に、フリー層を小面積化すると、その保磁力が大きくなる。そのため、磁気抵抗効果素子の小面積化に応じ、フリー層の磁化をピン層の磁化に対して同方向に向いた状態と逆方向に向いた状態との間で変化させるのに必要な磁場（スイッチング磁場）の強さを高めなければならない。
【０００６】
スイッチング磁場は、例えば、書き込みの際により大きな電流を書き込み配線に流すことにより強めることができる。しかしながら、この場合、消費電力が増大するのに加え、配線寿命が短くなる。したがって、弱い磁場でフリー層の磁化を反転させることが可能な磁気抵抗効果素子が望まれる。
【０００７】
ところで、フリー層として、複数の強磁性層とそれらの間に介在した非磁性膜との積層体を使用することがある。この場合、フリー層には、強磁性層同士を反強磁性的に交換結合させた構造，すなわち、強磁性層の隣り合うものの間で磁化を逆向きとした構造，を採用することができる。
【０００８】
例えば、読み出しの際に大きな出力電圧が得られるように、一対の強磁性層とそれらの間に介在した非磁性膜とでフリー層を構成するとともに、それら強磁性層同士を反強磁性的に交換結合させることがある。なお、ここでは、非磁性膜として、銅、金、銀、クロム、ルテニウム、及びアルミニウムなどの非磁性金属を使用する。（特許文献１を参照のこと。）
また、スイッチング磁場を低減するために、第１の反強磁性層／第１の強磁性層／第１のトンネル絶縁層／第２の強磁性層／第１の非磁性膜／第３の強磁性層／第２の非磁性膜／第４の強磁性層／第２のトンネル絶縁層／第５の強磁性層／第２の反強磁性層で表される積層構造を磁気抵抗効果素子に採用することがある。ここでは、第１及び第２の非磁性膜の材料として、銅、金、銀、クロム、ルテニウム、イリジウム、アルミニウム、及びそれらの合金などを使用する。（特許文献２を参照のこと。）
さらに、熱揺らぎに対する安定性を高めるために、強磁性層と中間層とを少なくとも５層以上積層するとともに隣り合う２つの強磁性層同士を反強磁性的に交換結合させた構造をフリー層に採用することがある。ここでは、中間層の材料として、例えば、クロム、ルテニウム、ロジウム、イリジウム、レニウム、及びそれらの合金を使用する。（特許文献３を参照のこと。）
フリー層として複数の強磁性層とそれらの間に介在した非磁性膜との積層体を使用する場合、フリー層には、強磁性層同士を反強磁性的に交換結合させた構造の代わりに、強磁性層同士を強磁性的に弱く交換結合させた構造を採用することもできる。すなわち、強磁性層の隣り合うものの間で磁化を同じ向きとすることができる。
【０００９】
この強磁性層同士を強磁性的に弱く交換結合させた構造は、強磁性層同士を反強磁性的に交換結合させた構造に比べて有利な特徴を幾つか有している。例えば、本発明者らのシミュレーションによると、フリー層に強磁性層同士を強磁性的に弱く交換結合させた構造を採用した場合、強磁性層同士を反強磁性的に交換結合させた構造を採用した場合に比べ、スイッチング磁場を低減するうえで有利であることが分かっている。
【００１０】
したがって、フリー層に強磁性層同士を強磁性的に弱く交換結合させた構造を採用するとともに、弱い磁場でフリー層の磁化を反転させることが可能な磁気抵抗効果素子が望まれる。
【００１１】
【特許文献１】
特開平９−２５１６２１号公報
【００１２】
【特許文献２】
特開２００１−１５６３５８号公報
【００１３】
【特許文献３】
特開２００２−１５１７５８号公報
【００１４】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、複数の強磁性層間に非磁性膜を挿入し且つそれら強磁性層間で磁化を同じ向きとした構造を採用するとともに、比較的弱い磁場でフリー層の磁化を反転させることが可能な磁気抵抗効果素子を用いた磁気メモリを提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の第１の側面によると、ワード線と、前記ワード線に交差したビット線と、前記ワード線と前記ビット線との交差部またはその近傍に位置したメモリセルとを具備し、前記メモリセルは、互いに対向し且つ磁化の向きが互いに等しい一対の強磁性層とそれらの間に介在した非磁性膜とを備えるとともに磁場印加の際に前記磁化の向きが変化し得るフリー層と、前記フリー層に対向した強磁性層を備えるとともに前記磁場印加の際に磁化の向きが維持される第１ピン層と、前記フリー層と前記第１ピン層との間に介在した第１非磁性層とを具備した磁気抵抗効果素子を含み、前記非磁性膜は、モリブデンからなる厚さが０．８ｎｍ乃至１．２ｎｍの第１層、レニウムからなる厚さが１．４ｎｍ乃至１．８ｎｍの第２層、タングステンからなる厚さが０．８ｎｍ乃至１．２ｎｍの第３層、及びニオブからなる厚さが１．４ｎｍ乃至１．８ｎｍの第４層からなる群より選択されることを特徴とする磁気メモリが提供される。
【００１６】
本発明の第２の側面によると、ワード線と、前記ワード線に交差したビット線と、前記ワード線と前記ビット線との交差部またはその近傍に位置したメモリセルとを具備し、前記メモリセルは、互いに対向し且つ磁化の向きが互いに等しい一対の強磁性層とそれらの間に介在した非磁性膜とを備えるとともに磁場印加の際に前記磁化の向きが変化し得るフリー層と、前記フリー層に対向した強磁性層を備えるとともに前記磁場印加の際に磁化の向きが維持される第１ピン層と、前記フリー層と前記第１ピン層との間に介在した第１非磁性層とを具備した磁気抵抗効果素子を含み、前記非磁性膜は、シリコンからなる厚さが１．４ｎｍ乃至１．８ｎｍの第１層、ゲルマニウムからなる厚さが１．４ｎｍ乃至１．８ｎｍの第２層、Ａｌ2Ｏ3からなる厚さが１．０ｎｍの第３層、及びＡｌＮからなる厚さが０．５ｎｍ乃至１．５ｎｍの第４層からなる群より選択されることを特徴とする磁気メモリが提供される。
【００１９】
ここで、一対の強磁性層の「磁化の向きが互いに等しい」ことは、それら磁化が鋭角を為していることを意味し、典型的にはそれら磁化の向きがほぼ完全に一致していることを意味する。また、一対の強磁性層の「磁化が逆向きである」ことは、それら磁化が鈍角を為していることを意味し、典型的にはそれら磁化の向きがほぼ平行であり且つ逆向きであることを意味する。なお、磁気抵抗効果素子に含まれる強磁性層の磁気構造は、強磁性層を露出させた状態でＭＦＭ（磁気力顕微鏡）やスピン分解ＳＥＭ（走査電子顕微鏡）などを用いて調べることができる。また、第１の側面における「それらの合金」は、先に記載の金属を２種以上含んだ合金を意味している。
【００２０】
第１及び第２の側面において、磁気抵抗効果素子は、フリー層を挟んで第１ピン層に対向した強磁性層を備えるとともに上記磁場印加の際に磁化の向きが維持される第２ピン層と、フリー層と第２ピン層との間に介在した第２非磁性層とをさらに具備していてもよい。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。なお、各図において、同様または類似する機能を有する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００２２】
図１は、本発明の一実施形態に係る磁気抵抗効果素子を概略的に示す断面図である。図１に示す磁気抵抗効果素子１は、フリー層１１、フリー層１１に対向したピン層１２、及びフリー層１１とピン層１２との間に介在した非磁性層１３を備えている。なお、参照番号１６は下部電極を示している。
【００２３】
フリー層１１は、一対の強磁性層１１ａとそれらの間に介在した非磁性膜１１ｂとを備えている。それら強磁性層１１ａの磁化の向きは互いに等しい。ここでは、それら強磁性層１１ａの磁化は、矢印で示すように図中右側を向いている。
【００２４】
本実施形態では、非磁性膜１１ｂの材料として、価電子数の少ない材料或いは伝導電子を全く有していない材料を使用する。このような材料を非磁性膜１１ｂに使用すると、比較的弱い磁場でフリー層１１の磁化を反転させることが可能となる。理論に束縛されることを望む訳ではないが、その理由は以下のように推定される。
【００２５】
図２は、図１に示す磁気抵抗効果素子について得られた交換結合定数Ｊとスイッチング磁場との関係を示すグラフである。図２において、横軸は強磁性層１１ａ間の交換結合定数Ｊを示し、縦軸はスイッチング磁場を示している。また、図２において、曲線１０１は図１に示す磁気抵抗効果素子１について得られたデータを示し、直線１０２はフリー層１１を単一の強磁性層１１ａのみで構成した磁気抵抗効果素子１について得られたデータを示している。
【００２６】
なお、図２に示すデータは、以下の条件でＬＬＧ（Ｌａｎｄａｕ−Ｌｉｆｓｈｉｔｚ−Ｇｉｌｂｅｒｔ）シミュレーションを行うことにより得られたものである。すなわち、磁気抵抗効果素子１の平面形状は０．２４μｍ×０．４８μｍの矩形状とした。強磁性層１１ａの膜厚はそれぞれ２ｎｍとし、非磁性膜１１ｂの膜厚は１ｎｍ乃至１．５ｎｍの範囲内とした。また、強磁性層１１ａの交換結合定数Ｊは非磁性膜１１ｂの膜厚により変化させた。さらに、強磁性層１１ａの一軸異方性Ｋuは１×１０4ｅｒｇ／ｃｃとし、強磁性層１１ａの飽和磁化Ｍsは１４００ｅｍｕ／ｃｃとした。
【００２７】
図２に示すように、フリー層１１に強磁性層１１ａ／非磁性膜１１ｂ／強磁性層１１ａで表される積層構造を採用した磁気抵抗効果素子１では、交換結合定数Ｊを小さくすること，すなわち、強磁性層１１ａ間の交換結合を弱めること，によりスイッチング磁場を小さくすることができる。
【００２８】
強磁性層１１ａ間の交換結合は非磁性膜１１ｂを厚くすることにより弱めることができるが、磁気抵抗変化率（以下、ＭＲ比という）の観点からは、非磁性膜１１ｂは薄いことが有利である。そのため、高いＭＲ比と十分に小さなスイッチング磁場とを同時に実現するためには、非磁性膜１１ｂが薄く且つ強磁性層１１ａ間の交換結合が十分に弱いことが求められる。
【００２９】
強磁性層１１ａ間での交換結合は、ＲＫＫＹ相互作用に起因している（スピン間の相互作用が伝導電子を介して為されている）。そのため、非磁性膜１１ｂの膜厚が一定の条件では、非磁性膜１１ｂの材料として価電子数の少ない金属を使用すると、交換結合定数Ｊが小さくなる。また、非磁性膜１１ｂの材料として伝導電子を全く有していない材料を使用すると、交換結合定数Ｊをゼロにすることができる。
【００３０】
それゆえ、非磁性膜１１ｂの材料として価電子数の少ない金属を使用すると、非磁性膜１１ｂを薄くした場合であっても強磁性層１１ａ間の交換結合を十分に弱めることができる。また、非磁性膜１１ｂの材料として伝導電子を全く有していない材料を使用すると、非磁性膜１１ｂの厚さに依存せず強磁性層１１ａ間での交換結合を断ち切ることができる。
【００３１】
しかも、本実施形態では、強磁性層１１ａ間で磁化の向きは互いに等しい。強磁性層１１ａ間で磁化が逆向きである場合、磁化のスイッチングがシャープに行われず、アステロイド曲線の形も悪くなる。これに対し、強磁性層１１ａ間で磁化の向きを互いに等しくすると、磁化のスイッチングがシャープに行われ、角型比も良くなる。さらに、アステロイド曲線の形も良くなる。
【００３２】
したがって、本実施形態によると、高いＭＲ比を実現できるのに加え、比較的弱い磁場でフリー層１１の磁化を反転させることが可能となる。
【００３３】
なお、非磁性膜１１ｂの材料に伝導電子を全く有していない材料を使用すると、上記の通り、非磁性膜１１ｂの厚さに依存せず強磁性層１１ａ間での交換結合を断ち切ることができる。この場合、それら強磁性層１１ａの間に互いの磁化の向きを拘束する力は働かず、それら磁化の向きは外部磁場の向きに応じて変化する。強磁性層１１ａの一方と他方との間で印加される磁場が逆向きとなることはないので、強磁性層１１ａはそれらの磁化を常に互いに等しい向きに保つ。
【００３４】
次に、図１の磁気抵抗効果素子１で使用可能な材料などについて説明する。
フリー層１１に含まれる強磁性層１１ａの材料としては、例えば、例えば、Ｆｅ、Ｃｏ、Ｎｉ、それらの合金、及び、ＮｉＭｎＳｂ系、ＰｔＭｎＳｂ系、Ｃｏ2ＭｎＧｅ系などのホイスラー合金等を使用することができる。強磁性層１１ａの平均膜厚は、強磁性層１１ａを連続膜として成膜可能な程度に厚く且つスイッチング磁場が過剰に大きくならない程度に薄いことが望まれる。強磁性層１１ａの平均膜厚は、通常は０．１ｎｍ乃至１００ｎｍの範囲内であり、１ｎｍ乃至１０ｎｍの範囲内とすることが好ましい。
【００３５】
フリー層１１に含まれる非磁性膜１１ｂの材料としては、Ｎｂ、Ｍｏ、Ｗ、Ｒｅを使用することができる。
【００３６】
フリー層１１に含まれる非磁性膜１１ｂの材料としては、半導体や絶縁体も使用することができる。非磁性膜１１ｂの材料として使用可能な半導体としては、ＳｉやＧｅを挙げることができる。また、非磁性膜１１ｂの材料として使用可能な絶縁体としては、例えば、Ａｌ2Ｏ3などを挙げることができる。
【００４０】
なお、本実施形態では、フリー層１１に２つの強磁性層１１ａを含む三層構造を採用したが、フリー層１１はさらに多くの強磁性層１１ａを含んでいてもよい。例えば、フリー層１１に、３つの強磁性層１１ａとそれらの隣り合う２つの間にそれぞれ介在した２つの非磁性膜１１ｂとを含む五層構造を採用してもよい。
【００４１】
ピン層１２は、強磁性層のみを含んでいてもよく、或いは、複数の強磁性層とそれらの間に介在した非磁性膜とを含んでいてもよい。ピン層１２の強磁性層には、例えば、強磁性層１２ａに関して例示した材料を使用することができる。また、ピン層１２の非磁性膜には、非磁性膜１１ｂに関して例示した材料に加え、例えば、Ｃｕ、Ａｕ、Ａｇ、Ｃｒ、Ｒｕ、Ｉｒ、Ａｌ、及びそれらの合金などを使用することができる。
【００４２】
非磁性層１３の材料としては、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＡｌＮ、ＡｌＯＮ、ＧａＯ、Ｂｉ2Ｏ3、ＳｒＴｉＯ2、及びＡｌＬａＯ3などの誘電体或いは絶縁体を使用することができる。この場合、磁気抵抗効果素子１を、強磁性トンネル接合（或いは、「ＭＴＪ」；Magnetic Tunneling Junction）素子とすることができる。また、非磁性層１３の材料としては、例えば、Ｃｕ、Ａｇ、及びＡｕなどの導電材料も使用することができる。この場合、磁気抵抗効果素子１を、界面におけるスピン依存散乱を用いた巨大磁気抵抗効果（ＧＭＲ）素子とすることができる。
【００４３】
なお、上記の磁気抵抗効果素子１がＭＴＪ素子である場合、フリー層１１とピン層１２との間に流れるトンネル電流の値は、フリー層１１の磁化とピン層１２の磁化とが為す角度の余弦に比例する。それらの磁化が逆向きの状態でトンネル抵抗値は最小となり、それらの磁化が同じ向きである状態でトンネル抵抗値は最大となる。
【００４４】
また、上記の磁気抵抗効果素子１がＧＭＲ素子である場合、その抵抗値は、フリー層１１の磁化とピン層１２の磁化とが為す角度の余弦に比例する。それらの磁化が逆向きの状態で抵抗値は最小値となり、それらの磁化が同じ向きである状態で抵抗値は最大となる。
【００４５】
本実施形態に係る磁気抵抗効果素子１は、ピン層１２上に反強磁性層をさらに備えていてもよい。反強磁性層を設けた場合、ピン層１２と反強磁性層との間の交換結合により、ピン層１２の磁化をより強固に固着させることができる。反強磁性層の材料としては、例えば、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、及びＩｒ−Ｍｎなどの合金やＮｉＯなどを使用することができる。また、ピン層１２上に反強磁性層を設ける代わりに、硬質磁性層を設けてもよい。この場合、硬質磁性層からの漏れ磁界により、ピン層１２の磁化をより強固に固着させることができる。
【００４６】
図１に示す磁気抵抗効果素子１は、下部電極１６上に、フリー層１１、非磁性層１３、及びピン層１２を順次積層した構造を有しているが、他の構造を採用することも可能である。例えば、下部電極１６上に、ピン層１２、非磁性層１３、及びフリー層１１を順次積層してもよい。また、フリー層１１を一対のピン層１２で挟み、一方のピン層１２とフリー層１１との間及び他方のピン層１２とフリー層１１との間に非磁性層１３をそれぞれ介在させてもよい。
【００４７】
本実施形態に係る磁気抵抗効果素子１は、下部電極１６に加え、図示しない保護膜などをさらに備えていてもよい。下部電極１６や保護層としては、例えば、Ｔａ、Ｔｉ、Ｐｔ、Ｐｄ、及びＡｕなどを含有した層や、Ｔｉ／Ｐｔ、Ｔａ／Ｐｔ、Ｔｉ／Ｐｄ、Ｔａ／Ｐｄ、及びＴａ／Ｒｕなどで表される積層膜を使用することができる。また、本実施形態に係る磁気抵抗効果素子１は、フリー層１１やピン層１２などを構成する各層の結晶配向性を高めるための下地層をさらに備えていてもよい。下地層の材料としては、例えば、ＮｉＦｅなどの周知の材料を挙げることができる。
【００４８】
本実施形態に係る磁気抵抗効果素子１は、例えば、基板の一主面に設けられた下地層上に各種薄膜を順次成膜することにより得られる。これら、薄膜は、各種スパッタリング法、蒸着法、及び分子線エピタキシャル法などの気相堆積法や、気相堆積と酸化や窒化などとを組み合わせた方法を用いて形成することができる。また、基板の材料としては、例えば、Ｓｉ、ＳｉＯ2、Ａｌ2Ｏ3、スピネル、及びＡｌＮなどを挙げることができる。
【００４９】
本実施形態に係る磁気抵抗効果素子１は、様々な平面形状を有し得る。例えば、上記磁気抵抗効果素子１の平面形状は、長方形状、平行四辺形状、菱形状、或いは、五角形以上の多角形状であってもよい。また、この磁気抵抗効果素子１の平面形状の端部は楕円状であってもよい。なお、平行四辺形及び菱形状の磁気抵抗効果素子１は、他の形状の磁気抵抗効果素子１に比べ、製造が容易であり且つスイッチング磁場を低減するうえで有利である。
【００５１】
図３は、図１の磁気抵抗効果素子１を用いたＭＲＡＭを概略的に示す斜視図である。図３に示すＭＲＡＭ２１は、マトリクス状に配列した磁気抵抗効果素子１を備えている。なお、これら磁気抵抗効果素子１には、ピン層１２上に反強磁性層１４が設けられている。
【００５２】
このＭＲＡＭ２１は、互いに交差するように配列したビット線２２と書き込み用のワード線２３とをさらに備えている。磁気抵抗効果素子１は、それぞれ、ビット線２２とワード線２３との間に位置している。
【００５３】
ビット線２２は、それぞれ、図中横方向に隣り合う磁気抵抗効果素子１の反強磁性層１４同士を電気的に接続している。ワード線２３は、それぞれ、図中縦方向に隣り合う磁気抵抗効果素子１と対向している。また、ワード線２３は、それぞれ、磁気抵抗効果素子１から電気的に絶縁されている。
【００５４】
このＭＲＡＭ２１は、トランジスタ２４と読み出し用のワード線２５とをさらに備えている。トランジスタ２４のソース及びドレインの一方は、それぞれ、下部電極１６を介して磁気抵抗効果素子１のフリー層１１に電気的に接続されている。このＭＲＡＭ２１では、１つの磁気抵抗効果素子と１つのトランジスタとがメモリセルを構成している。また、ワード線２５は、それぞれ、図中縦方向に配列したトランジスタ２４のゲート同士を電気的に接続している。
【００５５】
このＭＲＡＭ２１に情報を書き込む際、或る磁気抵抗効果素子１に対向した１本のビット線２２と１本のワード線２３とに書き込み電流を流し、それにより発生する合成磁場を上記の磁気抵抗効果素子１に作用させる。その磁気抵抗効果素子１のフリー層１１は、ビット線２２に流した電流の向きに応じて、その磁化の向きを反転させるか或いは維持する。このようにして、情報の書き込みを行う。
【００５６】
また、このＭＲＡＭ２１から情報を読み出す際、或る磁気抵抗効果素子１に対向したビット線２２を選択するとともに、その磁気抵抗効果素子１に対応したワード線２５に所定の電圧を印加して先の磁気抵抗効果素子１に接続されたトランジスタ２４を導通状態とする。磁気抵抗効果素子１の抵抗値はフリー層１１の磁化の向きとピン層１２の磁化の向きとが等しい場合と逆である場合とで異なるので、この状態でビット線２２と下部電極１６との間を流れる電流をセンスアンプにより検出することにより、上記の磁気抵抗効果素子１が記憶している情報を読み出すことができる。
【００５７】
図３に示すＭＲＡＭ２１では、トランジスタ２４を用いて磁気抵抗効果素子１を選択可能としたが、ダイオードのような他のスイッチング素子を用いて磁気抵抗効果素子１を選択可能としてもよい。例えば、ダイオードを使用する場合、ワード線２３とビット線２２との間で磁気抵抗効果素子１とダイオードとを直列接続すれば、ワード線２３を書き込み用及び読み出し用の双方として利用することができ、トランジスタ２４に加えてワード線２５が不要となる。
【００５８】
このように、メモリセルを１つの磁気抵抗効果素子１と１つのスイッチング素子とで構成した場合、非破壊読み出しが可能である。なお、破壊読み出しを行う場合、メモリセルはスイッチング素子を含んでいなくてもよい。
【００６４】
【実施例】
以下、本発明の実施例について説明する。
（実施例１）
図４は、本発明の実施例１に係る磁気抵抗効果素子を概略的に示す断面図である。この磁気抵抗効果素子１は、スピンバルブ型のトンネル接合素子（ＭＴＪ素子），特にはピン層１２をフリー層１１に対して基板側に配置したボトム型の強磁性１重トンネル接合素子，である。また、このＭＴＪ素子１では、一対の強磁性層１１ａの磁化の向きは互いに等しい。
【００６５】
図４に示すＭＴＪ素子１は、具体的には、図示しない基板上に、Ｔａからなる厚さ１０ｎｍの下部電極層１６、ＮｉＦｅからなる厚さ２ｎｍの下地層１７、ＩｒＭｎからなる厚さ１５ｎｍの反強磁性層１４、Ｃｏ90Ｆｅ10からなる厚さ３ｎｍのピン層１２、Ａｌ2Ｏ3からなる厚さ１．５ｎｍの非磁性層１３、Ｃｏ90Ｆｅ10からなる厚さ２ｎｍの強磁性層１１ａ、Ｍｏからなる非磁性膜１１ｂ、Ｃｏ90Ｆｅ10からなる厚さ２ｎｍの強磁性層１１ａ、Ｔａからなる厚さ５ｎｍの保護層１８、及び図示しない上部電極層を順次積層した構造を有している。なお、上部電極層は、厚さ５ｎｍのＴｉ層と厚さ２５ｎｍのＡｕ層との積層体である。また、このＭＴＪ素子１の平面形状は、約０．５μｍ×約１．５μｍの矩形状である。
【００６６】
本例では、まず、これら薄膜をマグネトロンスパッタリング装置中で順次成膜した。ここで、各薄膜の膜厚は、個々の薄膜について予め成膜レートを求めておき、形成すべき薄膜の膜厚と先の成膜レートとから算出される成膜時間により制御した。なお、それぞれの成膜レートは、膜厚が５０ｎｍ乃至１００ｎｍの範囲内にある薄膜を成膜し、その膜厚の実測値と成膜時間とから求めた。次に、それら薄膜を上記の形状へとパターニングした。その後、約５ｋＯｅの磁場中、２９０℃で１時間の熱処理を行った。以上のようにして、非磁性膜１１ｂの膜厚が互いに異なる複数のＭＴＪ素子１を作製した。
【００６７】
（比較例１）
強磁性層１１ａの一方と非磁性膜１１ｂとを設けなかったこと以外は実施例１で説明したのと同様の方法によりＭＴＪ素子１を作製した。すなわち、本例では、フリー層１１にＣｏ90Ｆｅ10からなる厚さ２ｎｍの強磁性層１１ａのみからなる単層構造を採用した。
【００６８】
（比較例２）
非磁性膜１１ｂの材料としてルテニウムを使用したこと以外は実施例１で説明したのと同様の方法によりＭＴＪ素子１を作製した。なお、本例では、非磁性膜１１ｂの膜厚が互いに異なる複数のＭＴＪ素子１を作製した。また、本例では、強磁性層１１ａ同士が強磁性結合を形成するように非磁性膜１１ｂの膜厚を設定した。但し、非磁性膜１１ｂの膜厚を設定する際、フリー層１１以外の層がフリー層１１に与える影響は無視した。
【００６９】
次に、実施例１並びに比較例１及び比較例２に係るＭＴＪ素子１について、フリー層１１の磁化容易軸に−５００Ｏｅ乃至＋５００Ｏｅの外部磁場を印加してＲＨカーブを求め、それらＲＨカーブからスイッチング磁場を求めた。その結果を図５に示す。
【００７０】
図５は、実施例１並びに比較例１及び比較例２に係るＭＴＪ素子１のスイッチング磁場を示すグラフである。図中、横軸は非磁性膜１１ｂの膜厚を示し、縦軸はスイッチング磁場を示している。なお、図中、破線は比較例１に係るＭＴＪ素子１で得られたデータを示している。
【００７１】
図５に示すように、比較例１に係るＭＴＪ素子１では、スイッチング磁場は４０Ｏｅであった。また、比較例２に係るＭＴＪ素子１では、非磁性膜１１ｂを厚くした場合には比較例１に係るＭＴＪ素子１よりもスイッチング磁場を小さくすることができたものの、非磁性膜１１ｂを薄くした場合には比較例１に係るＭＴＪ素子１よりもスイッチング磁場が大きくなった。これに対し、実施例１に係るＭＴＪ素子１では、非磁性膜１１ｂを厚くした場合だけでなく薄くした場合においても、比較例１に係るＭＴＪ素子１よりもスイッチング磁場を小さくすることができた。
【００７２】
（実施例２）
非磁性膜１１ｂの材料としてレニウムを使用したこと以外は実施例１で説明したのと同様の方法によりＭＴＪ素子１を作製した。なお、本例では、非磁性膜１１ｂの膜厚や強磁性層１１ａの膜厚が互いに異なる複数のＭＴＪ素子１を作製した。また、本例では、強磁性層１１ａ同士が強磁性結合を形成するように非磁性膜１１ｂの膜厚を設定した。但し、非磁性膜１１ｂの膜厚を設定する際、フリー層１１以外の層がフリー層１１に与える影響は無視した。
【００７３】
次に、これらＭＴＪ素子１について、先に説明したのと同様の方法によりスイッチング磁場を求めた。その結果を図６に示す。
【００７４】
図６は、実施例２に係るＭＴＪ素子１のスイッチング磁場を示すグラフである。図中、横軸は非磁性膜１１ｂの膜厚を示し、縦軸はスイッチング磁場を示している。なお、図８では、強磁性層１１ａの膜厚を１．５ｎｍ、２ｎｍ、３ｎｍとした場合に得られたデータが描かれている。また、図中、破線は比較例１に係るＭＴＪ素子１で得られたデータを示している。
【００７５】
図６に示すように、実施例２に係るＭＴＪ素子１では、非磁性膜１１ｂを厚くした場合だけでなく薄くした場合においても、スイッチング磁場を、比較例１に係るＭＴＪ素子１と同等以下とすることができた。また、図６に示すように、実施例２に係るＭＴＪ素子１では、強磁性層１１ａが薄いほどスイッチング磁場は小さくなった。
【００７６】
（実施例３）
図７は、本発明の実施例３に係る磁気抵抗効果素子を概略的に示す断面図である。この磁気抵抗効果素子１は、スピンバルブ型のトンネル接合素子（ＭＴＪ素子），特には一対のピン層１２-1，１２-2間にフリー層１１を介在させた強磁性２重トンネル接合素子，である。また、このＭＴＪ素子１では、一対の強磁性層１１ａの磁化の向きは互いに等しい。
【００７７】
図７に示すＭＴＪ素子１は、具体的には、図示しない基板上に、Ｔａからなる厚さ３０ｎｍの下部電極層１６、ＮｉＦｅからなる厚さ２ｎｍの下地層１７、ＩｒＭｎからなる厚さ１５ｎｍの反強磁性層１４-1、Ｃｏ90Ｆｅ10からなる厚さ３ｎｍのピン層１２-1、Ａｌ2Ｏ3からなる厚さ１．２ｎｍの非磁性層１３-1、Ｃｏ90Ｆｅ10からなる厚さ２ｎｍの強磁性層１１ａ、Ｗからなる非磁性膜１１ｂ、Ｃｏ90Ｆｅ10からなる厚さ２ｎｍの強磁性層１１ａ、Ａｌ2Ｏ3からなる厚さ１．２ｎｍの非磁性層１３-2、Ｃｏ90Ｆｅ10からなる厚さ２ｎｍのピン層１２-2、ＩｒＭｎからなる厚さ１５ｎｍの反強磁性層１４-2、Ｔａからなる厚さ５ｎｍの保護層１８、及び図示しない上部電極層を順次積層した構造を有している。なお、上部電極層は、厚さ５ｎｍのＴｉ層と厚さ２５ｎｍのＡｕ層との積層体である。また、このＭＴＪ素子１の平面形状は、約０．５μｍ×約１．５μｍの矩形状である。
【００７８】
本例では、上記の構造を採用したこと以外は、実施例１で説明したのと同様の方法により、非磁性膜１１ｂの膜厚が互いに異なる複数のＭＴＪ素子１を作製した。なお、本例では、強磁性層１１ａ同士が強磁性結合を形成するように非磁性膜１１ｂの膜厚を設定した。但し、非磁性膜１１ｂの膜厚を設定する際、フリー層１１以外の層がフリー層１１に与える影響は無視した。
【００７９】
（比較例３）
強磁性層１１ａの一方と非磁性膜１１ｂとを設けなかったこと以外は実施例３で説明したのと同様の方法によりＭＴＪ素子１を作製した。すなわち、本例では、フリー層１１にＣｏ90Ｆｅ10からなる厚さ２ｎｍの強磁性層１１ａのみからなる単層構造を採用した。
【００８０】
次に、実施例３及び比較例３に係るＭＴＪ素子１について、先に説明したのと同様の方法によりスイッチング磁場を求めた。また、実施例３に係るＭＴＪ素子１について、ＭＲ比を求めた。その結果を図８及び図９に示す。
【００８１】
図８は、実施例３に係るＭＴＪ素子１のスイッチング磁場を示すグラフである。図中、横軸は非磁性膜１１ｂの膜厚を示し、縦軸はスイッチング磁場を示している。なお、図中、破線は比較例３に係るＭＴＪ素子１で得られたデータを示している。
【００８２】
図８に示すように、比較例１に係るＭＴＪ素子１では、スイッチング磁場は４０Ｏｅであった。これに対し、実施例１に係るＭＴＪ素子１では、非磁性膜１１ｂを厚くした場合だけでなく薄くした場合においても、比較例３に係るＭＴＪ素子１よりもスイッチング磁場を小さくすることができた。
【００８３】
図９は、実施例３に係るＭＴＪ素子１のＭＲ比を示すグラフである。図中、横軸は非磁性膜１１ｂの膜厚を示し、縦軸はＭＲ比を示している。
図９に示すように、実施例３に係るＭＴＪ素子１では、非磁性膜１１ｂが薄いほどＭＲ比は高くなった。これは、非磁性膜１１ｂが薄いと、電子散乱が比較的抑制され、スピンを保存した伝導が維持されるためであると考えられる。
【００８４】
（実施例４）
図１０は、本発明の実施例４に係る磁気抵抗効果素子を概略的に示す断面図である。この磁気抵抗効果素子１は、スピンバルブ型のトンネル接合素子（ＭＴＪ素子），特にはフリー層１１をピン層１２に対して基板側に配置したトップ型の強磁性１重トンネル接合素子，である。また、このＭＴＪ素子１では、一対の強磁性層１１ａの磁化の向きは互いに等しい。
【００８５】
図１０に示すＭＴＪ素子１は、具体的には、図示しない基板上に、Ｔａからなる厚さ３０ｎｍの下部電極層１６、ＮｉＦｅからなる厚さ２ｎｍの第１下地層１７-1、Ｃｕからなる厚さ２ｎｍの第２下地層１７-2、Ｃｏ90Ｆｅ10からなる厚さ２ｎｍの強磁性層１１ａ、Ｎｂからなる非磁性膜１１ｂ、Ｃｏ90Ｆｅ10からなる厚さ２ｎｍの強磁性層１１ａ、Ａｌ2Ｏ3からなる厚さ１．２ｎｍの非磁性層１３、Ｃｏ90Ｆｅ10からなる厚さ３ｎｍのピン層１２、ＩｒＭｎからなる厚さ１５ｎｍの反強磁性層１４、Ｔａからなる厚さ５ｎｍの保護層１８、及び図示しない上部電極層を順次積層した構造を有している。なお、上部電極層は、厚さ５ｎｍのＴｉ層と厚さ２５ｎｍのＡｕ層との積層体である。また、このＭＴＪ素子１の平面形状は、約０．５μｍ×約１．５μｍの矩形状である。
【００８６】
本例では、上記の構造を採用したこと以外は、実施例１で説明したのと同様の方法により、非磁性膜１１ｂの膜厚が互いに異なる複数のＭＴＪ素子１を作製した。なお、本例では、強磁性層１１ａ同士が強磁性結合を形成するように非磁性膜１１ｂの膜厚を設定した。但し、非磁性膜１１ｂの膜厚を設定する際、フリー層１１以外の層がフリー層１１に与える影響は無視した。
【００８７】
次に、これらＭＴＪ素子１について、先に説明したのと同様の方法によりスイッチング磁場を求めた。その結果を図１１に示す。
【００８８】
図１１は、実施例４に係るＭＴＪ素子１のスイッチング磁場を示すグラフである。図中、横軸は非磁性膜１１ｂの膜厚を示し、縦軸はスイッチング磁場を示している。なお、図中、破線は比較例１に係るＭＴＪ素子１で得られたデータを示している。
【００８９】
図１１に示すように、本例４に係るＭＴＪ素子１では、非磁性膜１１ｂを厚くした場合だけでなく薄くした場合においても、比較例３に係るＭＴＪ素子１よりもスイッチング磁場を小さくすることができた。
【００９０】
（実施例５）
非磁性膜１１ｂの材料としてＳｉを使用したこと以外は実施例１で説明したのと同様の方法によりＭＴＪ素子１を作製した。なお、本例では、非磁性膜１１ｂの膜厚が１．４ｎｍ乃至１．８ｎｍの範囲内で互いに異なる複数のＭＴＪ素子１を作製した。また、本例では、強磁性層１１ａ同士が強磁性結合を形成するように非磁性膜１１ｂの膜厚を設定した。但し、非磁性膜１１ｂの膜厚を設定する際、フリー層１１以外の層がフリー層１１に与える影響は無視した。
【００９１】
次に、これらＭＴＪ素子１について、先に説明したのと同様の方法によりスイッチング磁場を求めた。その結果、本例に係るＭＴＪ素子１では、非磁性膜１１ｂを厚くした場合だけでなく薄くした場合においても、スイッチング磁場を、比較例１に係るＭＴＪ素子１よりも小さくすることができた。
【００９２】
（実施例６）
非磁性膜１１ｂの材料としてＧｅを使用したこと以外は実施例３で説明したのと同様の方法によりＭＴＪ素子１を作製した。なお、本例では、非磁性膜１１ｂの膜厚が１．４ｎｍ乃至１．８ｎｍの範囲内で互いに異なる複数のＭＴＪ素子１を作製した。また、本例では、強磁性層１１ａ同士が強磁性結合を形成するように非磁性膜１１ｂの膜厚を設定した。但し、非磁性膜１１ｂの膜厚を設定する際、フリー層１１以外の層がフリー層１１に与える影響は無視した。
【００９３】
次に、これらＭＴＪ素子１について、先に説明したのと同様の方法によりスイッチング磁場を求めた。その結果、本例に係るＭＴＪ素子１では、非磁性膜１１ｂを厚くした場合だけでなく薄くした場合においても、スイッチング磁場を、比較例３に係るＭＴＪ素子１よりも小さくすることができた。
【００９４】
（実施例７）
非磁性膜１１ｂの材料としてＡｌ2Ｏ3を使用したこと以外は実施例３で説明したのと同様の方法によりＭＴＪ素子１を作製した。なお、本例では、非磁性膜１１ｂの膜厚は１．０ｎｍとした。
【００９５】
次に、このＭＴＪ素子１について、先に説明したのと同様の方法によりスイッチング磁場を求めた。その結果、本例に係るＭＴＪ素子１では、スイッチング磁場を、比較例３に係るＭＴＪ素子１よりも小さくすることができた。
【００９６】
（実施例８）
非磁性膜１１ｂの材料としてＡｌＮを使用したこと以外は実施例３で説明したのと同様の方法によりＭＴＪ素子１を作製した。なお、本例では、非磁性膜１１ｂの膜厚が０．５ｎｍ乃至１．５ｎｍの範囲内で互いに異なる複数のＭＴＪ素子１を作製した。
【００９７】
次に、これらＭＴＪ素子１について、先に説明したのと同様の方法によりスイッチング磁場を求めた。その結果、本例に係るＭＴＪ素子１では、非磁性膜１１ｂを厚くした場合だけでなく薄くした場合においても、スイッチング磁場を、比較例３に係るＭＴＪ素子１よりも小さくすることができた。また、本例に係るＭＴＪ素子１では、スイッチング磁場は非磁性膜１１ｂの厚さに殆ど依存せず、ほぼ一定であった。
【００９８】
【発明の効果】
以上説明したように、本発明では、磁化の向きが互いに等しい複数の強磁性層間に非磁性膜を挿入した構造をフリー層に採用するとともに、その非磁性膜の材料として、価電子数の少ない材料或いは伝導電子を全く有していない材料を使用する。そのため、比較的弱い磁場でフリー層の磁化を反転させることが可能となる。
すなわち、本発明によると、複数の強磁性層間に非磁性膜を挿入し且つそれら強磁性層間で磁化を同じ向きとした構造を採用するとともに、比較的弱い磁場でフリー層の磁化を反転させることが可能な磁気抵抗効果素子を用いた磁気メモリが提供される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る磁気抵抗効果素子を概略的に示す断面図。
【図２】図１に示す磁気抵抗効果素子について得られた交換結合定数Ｊとスイッチング磁場との関係を示すグラフ。
【図３】図１の磁気抵抗効果素子を用いたＭＲＡＭを概略的に示す斜視図。
【図４】本発明の実施例１に係る磁気抵抗効果素子を概略的に示す断面図。
【図５】実施例１並びに比較例１及び比較例２に係る磁気抵抗効果素子のスイッチング磁場を示すグラフ。
【図６】実施例２に係る磁気抵抗効果素子のスイッチング磁場を示すグラフ。
【図７】本発明の実施例３に係る磁気抵抗効果素子を概略的に示す断面図。
【図８】実施例３に係る磁気抵抗効果素子のスイッチング磁場を示すグラフ。
【図９】実施例３に係る磁気抵抗効果素子のＭＲ比を示すグラフ。
【図１０】本発明の実施例４に係る磁気抵抗効果素子を概略的に示す断面図。
【図１１】実施例４に係る磁気抵抗効果素子のスイッチング磁場を示すグラフ。
【符号の説明】
１…磁気抵抗効果素子
１１…フリー層
１２，１２-1，１２-2…ピン層
１３，１３-1，１３-2…非磁性層
１４，１４-1，１４-2…反強磁性層
１６…下部電極
１７，１７-1，１７-2…下地層
１８…保護層
１１ａ…強磁性層
１１ｂ…非磁性膜
２１…ＭＲＡＭ
２２…ビット線
２３…ワード線
２４…トランジスタ
２５…ワード線
１０１…曲線
１０２…直線
【図１】
0003699954.tif 000002
【図２】
0003699954.tif 000003
【図３】
0003699954.tif 000004
【図４】
0003699954.tif 000005
【図５】
0003699954.tif 000006
【図６】
0003699954.tif 000007
【図７】
0003699954.tif 000008
【図８】
0003699954.tif 000009
【図９】
0003699954.tif 000010
【図１０】
0003699954.tif 000011
【図１１】
0003699954.tif 000012