(57)【特許請求の範囲】
【請求項１】
負荷（２）に負荷電流を供給する電力用トランジスタ（３）と、
前記電力用トランジスタに並列接続されてカレントミラー回路を構成する電流検出用トランジスタ（４）とを備え、
前記電流検出用トランジスタは、前記負荷電流に対し１より小さい比率の検出電流が流れるように構成されており、前記電流検出用トランジスタに流れる電流を電流検出回路（６）にて検出するようにした電流検出機能を有する負荷電流供給回路において、
前記電力用トランジスタと前記電流検出用トランジスタとが並列接続された回路部において、前記電流検出用トランジスタの配線抵抗とオン抵抗の抵抗値比率が、前記電力用トランジスタの配線抵抗とオン抵抗の抵抗値比率とほぼ等しくなるように、前記電流検出用トランジスタの配線に前記抵抗値比率を調整するための補償抵抗（５ａ、５ｂ）が挿入されていることを特徴とする負荷電流供給回路。
【請求項２】
前記電力用トランジスタおよび前記電流検出用トランジスタの配線は金属配線であって、前記補償抵抗は金属配線により形成されていることを特徴とする請求項１に記載の負荷電流供給回路。
【請求項３】
前記補償抵抗は、前記電力用トランジスタと前記電流検出用トランジスタの動作点をほぼ等しくさせるようにその抵抗値が設定されていることを特徴とする請求項１又は２に記載の負荷電流供給回路。
【請求項４】
前記補償抵抗は、前記電流検出用トランジスタの両出力端子側にそれぞれ設けられた第１、第２の補償抵抗（５ａ、５ｂ）からなることを特徴とする請求項３に記載の負荷電流供給回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力用トランジスタに流れる負荷電流を検出する、電流検出機能を有する負荷電流供給回路に関する。
【０００２】
【従来の技術】
従来、電流検出機能を有する負荷電流供給回路において、米国特許第４，５５３，０８４号公報には、電力用ＭＯＳトランジスタ（以下、フォースＴｒという）に電流検出用ＭＯＳトランジスタ（以下、センスＴｒという）を並列接続してカレントミラー回路を構成し、センスＴｒに流れる電流から負荷電流を検出するようにしたものが開示されている。この場合、センスＴｒには、フォースＴｒとセンスＴｒのセル数の比に比例した電流が流れる。例えば、フォースＴｒのセル数を１００００、センスＴｒのセル数を１０とすると、１０００：１のカレントミラー比で電流が流れる。
【０００３】
【発明が解決しようとする課題】
上記した構成においては、フォースＴｒに電流が多く流れるため、そのオン抵抗はセンスＴｒのオン抵抗に比べて抵抗値が非常に小さい。このため、配線抵抗とオン抵抗の抵抗値比率は、フォースＴｒとセンスＴｒとで異なってしまう。例えば、フォースＴｒのオン抵抗、配線抵抗の抵抗値をそれぞれ１１０ｍΩ、４０ｍΩとし、センスＴｒのオン抵抗、配線抵抗の抵抗値をそれぞれ１１０Ω、４０ｍΩとすると、図４から明らかなように、フォースＴｒの方がセンスＴｒに比べて配線抵抗の抵抗値比率が高くなる。
【０００４】
配線抵抗としては、通常、金属配線、例えばＡｌ配線が用いられ、Ａｌ配線とＭＯＳＴｒの温度特性は、例えば前者が約３０００ｐｐｍ／Ｔ、後者が約４５００ｐｐｍ／Ｔと異なっていることから、上記した抵抗値比率の相違により、カレントミラー回路の比精度は温度によって、例えば図５に示すように変化し、これにより電流検出精度が悪化するという問題がある。
【０００５】
本発明は上記問題に鑑みたもので、温度変化に対して電流検出精度を悪化させないようにすることを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、電力用トランジスタに電流検出用トランジスタを並列接続してカレントミラー回路を構成し、その並列接続した回路部において、電流検出用トランジスタの配線抵抗とオン抵抗の抵抗値比率が、電力用トランジスタの配線抵抗とオン抵抗の抵抗値比率とほぼ等しくなるように、電流検出用トランジスタの配線に抵抗値比率を調整するための補償抵抗（５ａ、５ｂ）が挿入されていることを特徴としている。
【０００７】
従って、温度変化により、電力用トランジスタおよび電流検出用トランジスタの配線抵抗とオン抵抗の抵抗値がそれぞれ変化しても、両トランジスタでの配線抵抗とオン抵抗の抵抗値比率がほぼ等しくなるように設定されているため、カレントミラー比がほぼ一定になり、電流検出精度を悪化させないようにすることができる。
【０００８】
請求項２に記載の発明においては、補償抵抗を、電力用トランジスタおよび電流検出用トランジスタの配線と同じく金属配線としているから、製造上のばらつきに対し抵抗値調整を精度よく行うことができる。
【０００９】
請求項３に記載の発明においては、電力用トランジスタと電流検出用トランジスタの動作点をほぼ等しくさせるように補償抵抗の抵抗値を設定しているから、補償抵抗を設けてもカレントミラー回路における電力用トランジスタと電流検出用トランジスタの動作点を一致させて、電流検出を精度よく行うことができる。請求項４に記載の発明においては、電流検出用トランジスタの両出力端子側に第１、第２の補償抵抗を設けているから、それらの抵抗値を適当に設定することにより、電力用トランジスタと電流検出用トランジスタの動作点を容易に一致させることができる。
【００１１】
【発明の実施の形態】
図１に本発明の一実施形態における回路構成図を示す。
電源１とグランド間には、負荷２とＮチャンネル型のフォースＴｒ３が接続されている。フォースＴｒ３は、後述する制御回路８からのゲート電圧の供給を受けて負荷２に負荷電流を供給する。
【００１２】
フォースＴｒ３には、Ｎチャンネル型のセンスＴｒ４が並列接続されている。フォースＴｒ３とセンスＴｒ４は、ゲート（制御端子）が共通接続されてカレントミラー回路を構成しており、フォースＴｒ３とセンスＴｒ４のそれぞれのセル数に応じたカレントミラー比、例えば１０００：１で、センスＴｒ４に負荷電流の一部の電流が流れる。
【００１３】
センスＴｒ４に流れる電流は、電流検出回路６にて検出される。電流検出回路６は、電流検出抵抗６ａとコンパレータ６ｂにて構成されており、コンパレータ６ｂの非反転入力端子が接地されているため、図中のＢ点を仮想グランドとして作動する。すなわち、センスＴｒ４に流れる電流の変化によりＢ点の電圧が変化しても、コンパレータ６ｂの出力電圧を変化させて、Ｂ点の電圧をグランド電圧レベルに維持するように作動する。従って、負荷電流が過電流になり、センスＴｒ４に流れる電流が増大したときには、Ｂ点の電圧が上昇するため、コンパレータ６ｂの出力電圧が低下して、Ｂ点の電圧をグランド電圧レベルに戻すようにする。
【００１４】
制御回路７は、フォースＴｒ３、センスＴｒ４へのゲート電圧を制御する。また、電流検出回路６からの出力電圧により、負荷電流が過電流になったことを検出すると、ゲート電圧を低下させて、電流制限を行うなどの制御を行う。
センスＴｒ４のソース、ドレインには、配線中に第１、第２の補償抵抗５ａ、５ｂが設けられている。ここで、Ｂ点を仮想グランドとしているため、センスＴｒ４は、Ａ点とＢ点の間においてフォースＴｒ３に並列接続されていることになる。第１、第２の補償抵抗５ａ、５ｂを設けることにより、センスＴｒ４とフォースＴｒ３が並列接続された回路部（Ａ点とＢ点の間の回路部分）において、フォースＴｒ３の配線抵抗とオン抵抗の抵抗値比率と、センスＴｒ４の配線抵抗とオン抵抗の抵抗値比率とをほぼ等しくすることができる。
【００１５】
例えば、第１、第２の補償抵抗５ａ、５ｂの抵抗値をそれぞれ２０Ωとし、センスＴｒ４のオン抵抗の抵抗値を１１０Ω、フォースＴｒ３のオン抵抗、配線抵抗の抵抗値をそれぞれ１１０ｍΩ、４０ｍΩとすると、センスＴｒ４の配線抵抗は全体で約４０Ωとなるため、配線抵抗とオン抵抗の抵抗値比率は、図２に示すように、フォースＴｒ３とセンスＴｒ４とでほぼ等しくなる。
【００１６】
このように第１、第２の補償抵抗５ａ、５ｂを挿入した結果、カレントミラー比精度の温度特性は、図３に示すようになり、その比精度を±１％にすることができた。
また、第１、第２の補償抵抗５ａ、５ｂの抵抗値を等しくすることにより、ゲート電圧に対してフォースＴｒ３とセンスＴｒ４の動作点を等しくさせることができる。すなわち、Ａ点とグランド間において、フォースＴｒ３のドレイン側の配線抵抗とソース側の配線抵抗の比率とセンスＴｒ４のドレイン側の配線抵抗（第１の補償抵抗５ａを含む）とソース側の配線抵抗（第２の補償抵抗５ｂを含む）の比率とを等しくすることにより、フォースＴｒ３とセンスＴｒ４のそれぞれのゲート−ソース間電圧を等しくすることができ、それぞれの動作点を一致させることができる。
【００１７】
なお、センスＴｒ４、フォースＴｒ３等は半導体基板上に半導体素子として形成されており、それらはＡｌ配線にて電気的に接続されている。第１、第２の補償抵抗５ａ、５ｂは、センスＴｒ４のソース、ドレインのＡｌ配線途中に、Ａｌ配線を櫛歯状にパターン形成することにより構成されている。
この場合、第１、第２の補償抵抗５ａ、５ｂをＡｌ配線でなく半導体基板内に形成した拡散抵抗を用いて構成することもできるが、Ａｌ配線で形成した方がプロセス上のばらつきをキャンセルして電流検出精度を高めることができる。
【００１８】
また、上記実施形態では、第１、第２の補償抵抗５ａ、５ｂを設けて、フォースＴｒ３とセンスＴｒ４の配線抵抗とオン抵抗の抵抗値比率をほぼ等しくするものを示したが、第１、第２の補償抵抗５ａ、５ｂを設けずに、フォースＴｒ３の配線抵抗の抵抗値を非常に小さくして、抵抗値比率をほぼ等しくするようにしてもよい。この場合、例えば、フォースＴｒ３のＡｌ配線の膜厚を厚くするなどして、低抵抗化を図ることができる。
【００１９】
さらに、センスＴｒ４の電流経路にシャント抵抗を設け、このシャント抵抗の端子間電圧を所定のしきい値電圧と比較して過電流検出を行うように電流検出回路６が構成されている場合には、シャント抵抗を含んで、センスＴｒ４とフォースＴｒ３での配線抵抗とオン抵抗の抵抗値比率がほぼ等しくなるように、第１、第２の補償抵抗５ａ、５ｂの抵抗値を設定する。
【００２０】
また、フォースＴｒ３、センスＴｒ４は、Ｎチャンネル型のものに限らずＰチャンネル型のものであってもよい。さらに、ＭＯＳトランジスタに限らず、ＩＧＢＴ等の電力用半導体素子を用いることもできる。
さらに、電流検出回路６に温度特性を持たせ、カレントミラー比の温度特性を補償させるようにしてもよい。
【００２１】
なお、特許請求の範囲等で記載した「ほぼ等しい」とは、完全に等しくなる場合の他、実質的に等しくなる場合も含むものである。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路構成図である。
【図２】図１に示す構成において、フォースＴｒとセンスＴｒそれぞれのオン抵抗と配線抵抗の抵抗値比率を示す図である。
【図３】図１に示す構成におけるカレントミラー比精度と温度特性の関係を示す図である。
【図４】従来の構成において、フォースＴｒとセンスＴｒそれぞれのオン抵抗と配線抵抗の抵抗値比率を示す図である。
【図５】従来の構成におけるカレントミラー比精度と温度特性の関係を示す図である。
【符号の説明】
１…電源、２…負荷、３…フォースＴｒ、４…センスＴｒ、
５ａ、５ｂ…補償抵抗、６…電流検出回路、７…制御回路。
【図１】
0003627385.tif 000002
【図２】
0003627385.tif 000003
【図３】
0003627385.tif 000004
【図４】
0003627385.tif 000005
【図５】
0003627385.tif 000006