(57)【特許請求の範囲】
【請求項１】
誘導性負荷に駆動電流を供給する電流制御型素子と、前記電流制御型素子を駆動する駆動回路と、を備え、
前記駆動回路は、前記電流制御型素子をオンさせる際には正の電流を前記電流制御型素子の制御端子に供給し、オフさせる際には負の電流を前記制御端子に供給し、かつ、ターンオフ時には前記負の電流を供給する前に所定時間のあいだ前記制御端子を開放状態とするように構成し、
前記電流制御型素子のターンオフ時に、前記制御端子を開放状態にした時点から開放状態を続けた場合に前記電流制御型素子のコレクタ電圧が急激に上昇を始める時点までの時間をＴ１とし、ターンオフ時におけるストレージ時間をｔｓとし、前記制御端子を開放状態に保つ所定時間をτとした場合に、前記所定時間τを  ｔｓ＜τ＜Ｔ１  の範囲の値にしたことを特徴とする電流制御型素子用駆動装置。
【請求項２】
前記電流制御型素子をオン、オフさせるタイミング指令信号を前記駆動回路へ与えて前記駆動回路を制御する制御回路を備え、前記制御回路は前記タイミング指令信号のオフ期間の最初に前記所定時間を設け、かつ、タイミング指令信号のオフ期間の最後を前記所定時間と同一時間幅だけ延長するように構成した請求項１に記載の電流制御型素子用駆動装置。
【請求項３】
前記電流制御型素子によって制御する誘導性負荷の駆動電流を検出する電流検出手段を備え、前記駆動回路は、前記検出された駆動電流の大きさに応じて前記所定時間を変えるように構成した請求項１または請求項２に記載の電流制御型素子用駆動装置。
【請求項４】
前記駆動回路は、前記検出された駆動電流が大きいほど前記所定時間を短くするように変えることを特徴とする請求項３に記載の電流制御型素子用駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘導性負荷を駆動するための電流制御型素子において、電流制御型素子を駆動するための駆動回路を小型で安価に提供する技術に関する。
【０００２】
【従来の技術】
本発明の関する従来例としては、「Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ（Ｓｅｃｏｎｄ  Ｅｄｉｔｉｏｎ）ＪＯＨＮ  ＷＩＬＥＹ＆ＳＯＮＳ  ＩＮＣ．のｐ．５５８〜」にある電流制御型素子の駆動技術がある。図８に従来例における電流制御型素子のターンオフ時の各部の電圧電流波形を示す。また図７には、この波形を得るための回路構成を示す。
まず、図７の回路について説明する。この回路は誘導性負荷２を駆動するローサイドスイッチとして電流制御型素子１（例えばパワートランジスタ）を用いた場合を示す。主電源Ｖ１と接地間に誘導性負荷２と電流制御型素子１が直列に接続されている。また、誘導性負荷２と並列に還流用ダイオード３が接続されている。電流制御型素子１の制御端子（一般的にベース端子）には駆動回路部１３が接続されている。また、コントロール部８において駆動信号（タイミング指令信号）が生成され、フォトカップラ等の絶縁信号伝達手段９を介して電気的に絶縁され、駆動回路部１３に伝えられる。駆動回路部１３はオン用のスイッチ４、オフ用のスイッチ５、駆動制御回路６、電源７から構成されている。駆動制御回路６はコントロール部８から与えられた駆動信号をもとに論理演算を行ない、オン用のスイッチ４、オフ用のスイッチ５のオン／オフを制御している。また、電流制御型素子１の制御端子に正負の電流を供給する電源７が上記スイッチ４、５に接続されている。図７においては、オン用のスイッチ４はＰＭＯＳＦＥＴ、オフ用のスイッチ５はＮＭＯＳＦＥＴとして示している。
【０００３】
図８には、上記回路での電流制御型素子１のベース電流ｉＢ（ｔ）、ベース電圧ｖＢＥ（ｔ）、コレクタ電流ｉＣ（ｔ）、コレクタ電圧ｖＣＥ（ｔ）の各波形の様子を同じ時間軸上に示している。
まず、図８（ａ）に示すように、ターンオフの前にはベース電流ｉＢ（ｔ）として一定の値ＩＢ（ｏｎ）が流れ、ベース電圧ｖＢＥ（ｔ）は一定値ＶＢＥ（ｏｎ）になっている。そしてコレクタ電流ｉＣ（ｔ）として誘導性負荷を駆動する電流Ｉ０が流れている期間は、コレクタ電圧ｖＣＥ（ｔ）はある小さな値ＶＣＥ（ｓａｔ）となっている。
ターンオフを開始すると、ベース電流はある負の傾き−ｄｉＢ／ｄｔで減少し、一定の負の値ＩＢ（ｏｆｆ）に達するとその電流がしばらく流れる。この間、ベース電圧はＶＢＥ（ｏｎ）、コレクタ電流はＩ０、コレクタ電圧はＶＣＥ（ｓａｔ）で一定値を保っている。ストレージ時間ｔｓを経過すると、コレクタ電圧が徐々に増加し始める。時間ｔｒｖ１経過後、コレクタ電圧はさらに急速に上昇を始める。そして時間ｔｒｖ２を経過すると、コレクタ電圧はＶｄまで上昇し、コレクタ電流は下降し始め、電流駆動型素子１がオフする。
【０００４】
また、同じようなターンオフ時の駆動波形として図８（ｂ）には、より急激にベース電流を切り替えた場合のものを示している。
図８（ｂ）においては、ターンオフの前にはベース電流ｉＢ（ｔ）として一定の値ＩＢ（ｏｎ）が流れ、ベース電圧ｖＢＥ（ｔ）は一定値ＶＢＥ（ｏｎ）になっている。コレクタ電流ｉＣ（ｔ）として誘導性負荷を駆動する電流Ｉ０が流れている期間は、コレクタ電圧ｖＣＥ（ｔ）はある小さな値ｖＣＥ（ｓａｔ）となっている。
ターンオフを開始すると、ベース電流が急激に減少して、一定の負の値ＩＢ（ｏｆｆ）に達し、その値の電流が流れる。ここで、負のベース電流値ＩＢ（ｏｆｆ）は、前記図８（ａ）のように“一定の傾きでゆっくりとベース電流を切り替えた場合”に比較して大きな値となる。この間、ベース電圧は最初のＶＢＥ（ｏｎ）より若干減少した値でほぼ一定値を保ち、コレクタ電流はＩ０、コレクタ電圧はＶＣＥ（ｓａｔ）の一定値を保っている。ストレージ時間ｔｓは、“一定の傾きでゆっくりとベース電流を切り替えた場合”と比較すると短くなっている。
ストレージ時間ｔｓ終了後、コレクタ電圧が徐々に増加し始める。時間ｔｒｖ１経過後、コレクタ電圧はさらに急速に上昇を始める。さらに時間ｔｒｖ２を経過すると、コレクタ電圧はＶｄまで上昇し、コレクタ電流は下降し始める。しかし、この場合には、急激に負のベース電流でターンオフさせたために電流駆動型素子１内部に引き抜き切れなかった電荷が残るので、コレクタ電流（テール電流）が時間ｔｆ２をかけて流れ続ける。そのため結果的にオフするまでに時間がかかることになる。
上記の図８（ａ）、（ｂ）を見れば判るように、電流制御型素子１をターンオフするときには大きな負のベース電流を流す必要がある。そのため図７のオフ用のスイッチ５は駆動電流が大きい、つまり素子サイズの大きいスイッチを用いる必要がある。
【０００５】
【発明が解決しようとする課題】
以上説明してきたように、図８（ａ）に示した制御においては、ベース電圧が正の値の期間に、負のベース電流としてある大きな一定値ＩＢ（ｏｆｆ）を供給し続けなければならないため、駆動回路が大型化し、発熱が大きくなるという問題点があった。また、図８（ｂ）に示した制御においては、急激にターンオフさせるためにさらに大きな負のベース電流を流す必要があるとともに、テール電流が流れるためスイッチング損失が増大してしまうという問題があった。インバータ等を駆動するパワー・モジュールにおいては、主のスイッチング素子である電流制御型素子は効果的に冷却することも可能であるが、駆動回路はその配置上の構造から冷却が難しいため、駆動回路の発熱は特に少ないものにしておくことが望まれる。
本発明は上記のごとき従来技術の問題を解決することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため本発明においては、特許請求の範囲に記載するように構成している。まず、請求項１に記載の発明においては、誘導性負荷に駆動電流を供給する電流制御型素子と、前記電流制御型素子を駆動する駆動回路と、を備え、前記駆動回路は、前記電流制御型素子をオンさせる際には正の電流を前記電流制御型素子の制御端子に供給し、オフさせる際には負の電流を前記制御端子に供給し、かつ、ターンオフ時には前記負の電流を供給する前に所定時間のあいだ前記制御端子を開放状態とするように構成している。
上記のように、ターンオフ時に、電流制御型素子の制御端子を所定時間のあいだ開放状態とし、その後に負の電流を供給する構成としたことで、電流制御型素子の制御端子が開放されている期間に素子内部に蓄積された電荷が駆動電流によって大部分が運び去られる。そのため、次に負の電流が供給されたときに引き抜くべき素子内部の電荷が極端に少なくなるので、負の電流を小さくできる。
【０００７】
また、前記電流制御型素子のターンオフ時に、前記制御端子を開放状態にした時点から開放状態を続けた場合に前記電流制御型素子のコレクタ電圧が急激に上昇を始める時点（開放状態を続けた場合に自然にターンオフしてしまう）までの時間をＴ１とし、ターンオフ時におけるストレージ時間をｔｓとし、前記制御端子を開放状態に保つ所定時間をτとした場合に、前記所定時間τを  ｔｓ＜τ＜Ｔ１  の範囲の値にしたものである。
制御端子を開放状態に保つ所定時間τを長く設定すれば、引き抜くべき素子内部の電荷が少なくなるので、負の電流を小さくできるが、所定時間τが長くなりすぎるとテール電流によるスイッチング損失が大きくなる。上記のように所定時間τの値を設定することにより、負の電流を減少させ、かつテール電流によるスイッチング損失を抑制することが出来る。
【０００８】
また、請求項２に記載の発明においては、前記電流制御型素子をオン、オフさせるタイミング指令信号を前記駆動回路へ与えて前記駆動回路を制御する制御回路を備え、前記制御回路は前記タイミング指令信号のオフ期間の最初に前記所定時間を設け、かつ、タイミング指令信号のオフ期間の最後を前記所定時間と同一時間幅だけ延長するように構成している。
上記のように、所定時間τと同じ時間幅だけオンになる時点を遅らせることにより、所定時間τを設けたことによるオン／オフ時間の比率の変化を無くすことができる。
なお、上記のようにタイミング指令信号のオフ期間の最後を所定時間と同一時間幅だけ延長してもよいし、或いは駆動回路の方で、タイミング指令信号のオン期間の最初であって前記所定時間と同一時間幅の間はタイミング指令信号をオフとみなすように構成してもよい。
【０００９】
また、請求項３に記載の発明においては、電流制御型素子によって制御する誘導性負荷の駆動電流を検出する電流検出手段を備え、前記駆動回路は、前記検出された駆動電流の大きさに応じて前記所定時間を変えるように構成している。
所定時間τの最適値は駆動電流の大きさに応じて変化する。従って上記のように構成することにより、駆動電流の大きさに関わらず、常に効果的に負の電流値を小さくできる。
【００１０】
また、請求項４に記載の発明においては、請求項３において、駆動電流が大きいほど所定時間τを短くするように構成している。スイッチング損失は駆動電流が大きいほど大きくなるので、駆動電流が大きいほど所定時間τを短くすることによりスイッチング損失を小さくすることが出来る。
【００１１】
【発明の効果】
請求項１に記載の発明においては、負の電流によって引き抜くべき素子内部の電荷が極端に少なくなるので、負の電流を小さくできる。そのため駆動回路を小型化し、発熱を小さくすることが可能になるので、駆動回路が大型化し、発熱が大きくなるという従来の問題点を解消することが出来る。
【００１２】
また、上記の効果に加えて、素子内部に残った電荷によるテール電流の発生を防止できるので、スイッチング損失を減少させることが出来る。
【００１３】
また、請求項２に記載の発明においては、所定時間τを設けたことによるオン／オフ時間の比率の変化を無くすことができるため、正確な駆動を実現することが出来る。
【００１４】
また、請求項３および請求項４に記載の発明においては、駆動電流の大きさに関わらず、常に効果的に負の電流値を小さくできる。そしてスイッチング損失を小さくすることが出来る。
【００１５】
【発明の実施の形態】
（第１の実施例）
図１は本発明における第１の実施例を示すブロック図、図２は図１におけるターンオフ時の各部の電圧電流波形図である。
図１の回路は、誘導性負荷２を駆動するローサイドスイッチとして電流制御型素子１（例えばバイポーラ型のパワートランジスタ）を用いた場合を示す。主電源Ｖ１と接地間に誘導性負荷２と電流制御型素子１が直列に接続されている。また、誘導性負荷２と並列に還流用ダイオード３が接続されている。電流制御型素子１の制御端子（一般的にベース端子）には駆動回路部１３が接続されている。また、コントロール部８において、駆動信号（タイミング指令信号）が生成され、フォトカップラ等の絶縁信号伝達手段９を介して電気的に絶縁され、駆動回路部１３に伝えられる。駆動回路部１３はオン用のスイッチ４、オフ用のスイッチ１１、駆動制御回路１０、電源７から構成されている。駆動制御回路１０はコントロール部８から与えられた駆動信号をもとに論理演算を行ない、オン用のスイッチ４、オフ用のスイッチ１１のオン／オフを制御している。また、電流制御型素子１の制御端子に正負の電流を供給する電源７が上記スイッチ４、１１に接続されている。図１においては、オン用のスイッチ４はＰＭＯＳＦＥＴ、オフ用のスイッチ１１はＮＭＯＳＦＥＴとして示している。前記図７の従来例と比較すると、駆動制御回路１０内の機能が異なり、かつ、オフ用のスイッチ１１が図７よりも小型のものになっている点が異なる。
また、図２において、ｉＢ（ｔ）はベース電流、ｖＢＥ（ｔ）はベース電圧、ｉＣ（ｔ）はコレクタ電流、ｖＣＥ（ｔ）はコレクタ電圧を示している。
【００１６】
以下、図２に基づいて図１の回路の動作を説明する。
図１の回路において、オン用のスイッチ４をオン、オフ用のスイッチ１１をオフとすれば、電流制御型素子１のベースに正のベース電流が供給され、オン用のスイッチ４をオフ、オフ用のスイッチ１１をオンとすれば、電流制御型素子１のベースから負の電流が流れる。また、スイッチ４とスイッチ１１を両方オフにすれば、電流制御型素子１のベース端子は開放状態になる。
ターンオフの直前にはベース電流ｉＢ（ｔ）は一定の値ＩＢ（ｏｎ）が流れ、ベース電圧ｖＢＥ（ｔ）は一定値ＶＢＥ（ｏｎ）になっている。コレクタ電流ｉＣ（ｔ）は誘導性負荷２を駆動する一定値Ｉ０で流れ、その期間コレクタ電圧ｖＣＥ（ｔ）はＶＣＥ（ｓａｔ）というある小さな値になっている。
【００１７】
ターンオフを開始するには、ベース端子を開放し、ベース電流をゼロとする。そのときベース電圧はＶＢＥ（ｏｎ）から若干低下するものの、依然としてコレクタ電流はＩ０、コレクタ電圧はＶＣＥ（ｓａｔ）で一定値を保っている。ベース電圧が正の値であってもベース電流が供給されていないので、駆動回路部１３としては損失が無く、発熱は起きない。この間に電流制御型素子１内部の電荷はコレクタ電流Ｉ０により運び去られていく。ストレージ時間ｔｓを経過すると、コレクタ電圧が徐々に増加し始める。そして所定時間τ経過後に、負のベース電流を供給する。この時点では素子内部の電荷の大部分がコレクタ電流により運び去られているため、負のベース電流値としては小さな値ＩＢ（ｏｆｆ）を供給すれば、十分に残りの電荷を全て引き抜くことができる。またデバイス内部に残る電荷が無いため、テール電流は観測されず、スイッチング損失が増大することは無い。その後、コレクタ電流は下降して０になり、電流駆動型素子１がオフする。
【００１８】
上記のように第１の実施例においては、ターンオフ開始時に、ベース端子を開放してベース電流をゼロとする期間を設け、その期間内に電流制御型素子内部の電荷がコレクタ電流Ｉ０によって運び去られるようにしたことにより、ターンオフに必要な負のベース電流が小さな値で済むため、駆動回路におけるオフ用のスイッチ１１を小さくできる。また、当然発熱も少なくなる。
【００１９】
また、本実施例では所定時間τはストレージ時間ｔｓより大きな値としているが、ターンオフ時にそのままベース開放を続けると、いずれはコレクタ電圧が急激に上昇し、自然にターンオフする。その場合、条件によっては、完全に素子内部の電荷を消滅させることができず、テール電流が現れてスイッチング損失が増大してしまう可能性がある。そのような事態を防止する目的で、所定時間τには上限を規定することが有効である。ここで、“ターンオフ時にそのままベース開放を続ける”と最初はコレクタ電圧がゆっくり上昇し、その後急激に上昇するが、ベースを開放した時点からコレクタ電圧が急激に上昇する時点までの時間をＴ１とすると、τ＜Ｔ１とすることで上記τの上限が規定できる。また、τの下限はストレージ時間ｔｓより大きな値で決まる。したがってベースを開放状態に保つ所定時間τは  ｔｓ＜τ＜Ｔ１  の範囲の値に設定すればよい。
このようにτを設定することで、ベース開放中に素子内部の電荷をコレクタ電流により運び去り、最後の電荷は小さな負のベース電流により完全にすばやく引き抜くことができるので、上記のテール電流によるスイッチング損失の増大を防止できるという効果がある。
【００２０】
図３は上記の内容を説明するための特性図であり、横軸は時間、縦軸は電荷量Ｑｂとスイッチング損失Ｅｓｗを示す。実線２２はベース開放時からの経過時間τに対する負のベース電流により引き抜かれる電荷の量を示し、実線２３はベース開放時からの経過時間τに対して発生するスイッチング損失を示す。ここで、２つの曲線を対等に比較評価するために、駆動回路部１３で扱う電荷２２には“モジュール内部での冷却の困難さ”として所定の大きさの係数をかけている。なお、実際の係数は設計によって容易に変わるため、ここでは概念として説明する。
【００２１】
図３から判るように、τの値が小さい場合にはターンオフ時に駆動回路部１３で扱うべき電荷量が多く、駆動回路部１３の負担が大きくなるが、スイッチング損失は小さい。それに対し、τの値が大きい場合には駆動回路部１３で扱うべき電荷量が減少し、駆動が楽になる。反面、スイッチング損失が増大する。図３中の破線２４は、前記のτの上限を規定したもので、制御端子を開放状態にした時点から開放状態を続けた場合に前記電流制御型素子のコレクタ電圧が急激に上昇を始める時点までの時間Ｔ１に相当する。この線を越えてτを長くするとテール電流による損失の増大が顕著に現れてくる。τは破線２４より短い領域（τ＜Ｔ１）で最適値が存在することが判る。
【００２２】
このようにして本実施例においては、ターンオフを開始するには、所定時間τのあいだベース端子を開放してベース電流をゼロとし、その後、負のベース電流を印加する構成としたため、ベース端子開放の期間にコレクタ電流によって素子内部の電荷が運び去られ、ターンオフに必要な負のベース電流を小さくできる。そのため駆動回路を小型化、低損失化、低コスト化できる。また、所定時間τの上限を、ベース端子を開放のままにした場合にコレクタ電圧が急激に上昇して自然にターンオフしてしまう時間Ｔ１より短い時間とすることで、無駄なスイッチング損失の増大を防ぐことができるという効果がある。
【００２３】
次に、図４は図１の構成を３相インバータ回路に適用した場合の回路ブロック図である。
図４において、Ｑ１、Ｑ１’、Ｑ２、Ｑ２’、Ｑ３、Ｑ３’はバイポーラ型のパワートランジスタ（電流制御型素子）、Ｋ１、Ｋ１’、Ｋ２、Ｋ２’、Ｋ３、Ｋ３’は図１の駆動回路部１３に相当する駆動回路部、Ｓ１、Ｓ１’、Ｓ２、Ｓ２’Ｓ３、Ｓ３’は図１のコントロール部８からそれぞれ与えられる駆動信号（タイミング指令信号）である。また、Ｍは３相交流電流により駆動されるモータ、Ｖ１はモータＭを駆動する主電源、Ｖ２は駆動回路部用の電源である。なお、Ｖ１とＶ２は同一電源でもよい。
【００２４】
各パワートランジスタＱ１とＱ１’、Ｑ２とＱ２’、Ｑ３、Ｑ３’はそれぞれ直列に接続され、それぞれの接続点からモータＭのＵ相、Ｖ相、Ｗ相にそれぞれ接続されている。また、駆動信号Ｓ１とＳ１’、Ｓ２とＳ２’、Ｓ３とＳ３’はそれぞれ相互に逆位相の信号が印加される。例えばＳ１がＨレベルの時はＳ１’はＬレベル、Ｓ１がＬレベルの時はＳ１’はＨレベルとなる。したがってＱ１、Ｑ２、Ｑ３側がＨレベルの相に電流が流れることになる。この動作は一般の３相インバータと同様である。図４においては、駆動回路部Ｋ１、Ｋ１’、Ｋ２、Ｋ２’、Ｋ３、Ｋ３’として図１の駆動回路部１３を適用した点が従来と異なる。
【００２５】
上記のような３相インバータ等の駆動装置においては、駆動回路部が６つ必要となるので、本発明を適用すれば、ターンオフ時のスイッチをそれぞれの駆動回路部で小型化できるため、システム全体にとっては多大なメリットがあることは言うまでも無い。
【００２６】
また、３相モータ駆動用ＩＰＭ（インテリジェント・パワー・モジュール）等においては、モジュール内において電流制御型素子は冷却プレート上に配置され効果的に冷却されるが、駆動回路部は通常、電流制御型素子が配置される領域の上部に３次元的に重ねて配置されるため、冷却が困難な場合が多い。そのような状況下においては、本発明のように駆動回路部での損失が低減されると非常に有効である。本発明の効果が強く望まれる所以はここにある。
【００２７】
なお、図４においては、電流制御型素子としてバイポーラ型のパワートランジスタを用いた場合を例示したが、他の形式のスイッチング素子でもよい。例えば特開平６−２５２４０８号に記載された“半導体装置（ＧＴＢＴ）”も電流制御型素子であり、本発明に極めて有効である。
【００２８】
（第２の実施例）
図５は、本発明の第２の実施例における電流波形図である。回路構成については前記図１と同様であり、駆動タイミングが多少異なる。
図５では、比較のため、従来例における駆動タイミングをベース電流波形１９、本実施例における駆動タイミングをベース電流波形２０として示している。従来の駆動タイミングに対し、本実施例ではオフ期間の最初に所定時間τの期間を設け、かつ、同じ時間幅τだけオン期間の最初をオフとしている。双方を比較して明らかなように、オン期間とオフ期間が同じになっていることが判る。つまり、設けた所定時間τと同じ時間だけ、次ぎのターンオンのタイミングにオフを設ける。この動作を連続的に続けることで全体のオン／オフ比率を従来同様に保つことが可能になる。この構成は、図１のコントロール部８で駆動信号を生成する際に、予めτだけタイミングを調整しておけば、容易に従来同様なタイミングによる駆動が可能になるという効果がある。
【００２９】
なお、上記のように駆動タイミングのオフ期間の最後を所定時間と同一時間幅だけ延長してもよいし、或いは駆動回路部１３の方で、駆動タイミングのオン期間の最初であって前記所定時間と同一時間幅の間は駆動信号（タイミング指令信号）をオフとみなすように構成してもよい。
このようにして本実施例においては、オフ期間の最初にτの期間を設け、同じ時間幅τだけ次のオン期間の最初をオフとすることで、従来同様なタイミングによる駆動が可能になるという特有の効果がある。
【００３０】
（第３の実施例）
図６は、本発明の第３の実施例のブロック図である。図６は図１の回路にコレクタ電流検出部１２を備え、コレクタ電流検出部１２の出力が、駆動制御回路１０へ入力されている。コレクタ電流検出部１２としては、例えば低抵抗を主電流経路に挿入し、その両端の電圧を検出する構成など、従来一般に用いられている構成を用いることが出来る。
第１の実施例で説明したように、所定時間τはスイッチング損失の程度を勘案して設定すべきものであり、スイッチング損失の大きさは主電流であるコレクタ電流（駆動電流）の大きさによって変わる。一般に、スイッチング損失はコレクタ電流が大きくなると大きくなる。そこで、本実施例においては、コレクタ電流検出部１２によりコレクタ電流を検出し、駆動制御回路１０ヘフィードバックをかけ、所定時間τの値を制御するようにした。例えばコレクタ電流が小さい場合には、スイッチング損失も小さいので、所定時間τを長くすることにより、駆動回路部１３によるターンオフ動作を楽にできる。逆にコレクタ電流が大きい場合には、キャリアを比較的速く引き抜くことができるので、所定時間τを短い値とすることにより、スイッチング損失を減少させることが出来る、といった対応が可能となり、より効率の良い駆動制御が可能になるという特有の効果がある。
【００３１】
なお、図６ではコレクタ電流検出部１２を電流制御型素子１のコレクタ端子に備える構成を示したが、例えば直接的に電流を検出するのが困難な場合（主電流経路に電流検出抵抗を入れたくない場合や電流センサが高価なので使いたくない場合など）には、コレクタ電圧をモニタすることで、コレクタ電流を擬似的にモニタしても構わない。また、電流制御型素子がミラー素子を備えるタイプのものであれば、ミラー素子のエミッタ端子にセンス抵抗を設けて直接電流を検出しても構わない。いずれにせよ、コレクタ電流の状態に応じて、所定時間τを変える構成とすればよい。
このようにして本実施例においては、コレクタ電流を検出し、駆動制御回路１０ヘフィードバックをかけ、所定時間τを制御する構成としたため、効率の良い駆動が可能になるという特有の効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のブロック図。
【図２】図１の回路における電圧電流波形図。
【図３】電荷量Ｑｂとスイッチング損失Ｅｓｗの時間依存性を示す特性図。
【図４】図１の回路を３相インバータ回路に適用した場合の回路ブロック図。
【図５】本発明の第２の実施例における電圧電流波形図。
【図６】本発明の第３の実施例のブロック図。
【図７】従来例のブロック図。
【図８】従来例における電圧電流波形図。
【符号の説明】
１…電流制御型素子                    ２…誘導性負荷
３…還流用ダイオード                  ４…オン用のスイッチ
５…オフ用のスイッチ                  ６…駆動制御回路
７…電源                              ８…コントロール部
９…絶縁信号伝達手段                １０…駆動制御回路
１１…オフ用のスイッチ                １２…コレクタ電流検出部
１３…駆動回路部
１９…従来例における駆動タイミングをベース電流波形
２０…本実施例における駆動タイミングをベース電流波形
Ｑ１、Ｑ１’、Ｑ２、Ｑ２’、Ｑ３、Ｑ３’…パワートランジスタ
Ｋ１、Ｋ１’、Ｋ２、Ｋ２’、Ｋ３、Ｋ３’…駆動回路部
Ｓ１、Ｓ１’、Ｓ２、Ｓ２’、Ｓ３、Ｓ３’…駆動信号
Ｍ…３相交流電流により駆動されるモータ
Ｖ１…主電源                          Ｖ２…駆動回路部用の電源
ｉＢ（ｔ）…ベース電流              ｖＢＥ（ｔ）…ベース電圧
ｉＣ（ｔ）…コレクタ電流            ｖＣＥ（ｔ）…コレクタ電圧
τ…ベース端子を開放状態に保つ所定時間
【図１】
0003627671.tif 000002
【図２】
0003627671.tif 000003
【図３】
0003627671.tif 000004
【図４】
0003627671.tif 000005
【図５】
0003627671.tif 000006
【図６】
0003627671.tif 000007
【図７】
0003627671.tif 000008
【図８】
0003627671.tif 000009