(57)【特許請求の範囲】
【請求項１】
直流電源と、この直流電源の出力に１次側巻線が接続されたトランスと、第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、前記トランスの２次側巻線に順次接続された第１の整流素子、第１の平滑回路、第１の出力端子と、その第１の出力端子の電圧を検出し１次側のスイッチング制御回路にフィードバックし前記第１のスイッチング素子を制御すると共にさらに、前記２次側巻線または他の巻線に順次接続された第２の整流素子、第２のスイッチング素子、第２の平滑回路、第２の出力端子と、前記第２のスイッチング素子出力以後の電圧と基準電圧との誤差を増幅して誤差に比例した電流によりタイミング回路内のコンデンサを放電又は充電する誤差検出回路とを備え、トランスの２次巻線電圧からエッジ検出回路により得た第１のスイッチング素子が導通を開始する時間後にパルスを発生させ、前記タイミング回路をリセットすると共に、前記タイミング回路出力を任意電圧で波形整形しドライブ回路により前記第２のスイッチング素子を制御する電源装置。
【請求項２】
エッジ検出回路は、トランスの２次側巻線または他の巻線に接続した第１の抵抗を介し、第２の抵抗とコンデンサを並列に接続し第１のトランジスタのエミッタに接続するとともに第１の抵抗と第２の抵抗の交点と第１のトランジスタのベース間にツェナーダイオードを接続し、第１のトランジスタのベースをグランドまたは電源に接続する構成としたことを特徴とする請求項１記載の電源装置。
【請求項３】
タイミング回路は、電源またはグランドに接続した第２のコンデンサを放電するスイッチと第２の平滑回路の電圧と基準電源との誤差を検出する誤差検出回路の出力で第２のコンデンサを充電する構成としたことを特徴とする請求項１記載の電源装置。
【請求項４】
第２のスイッチング素子以降で負荷電流を検出する電流検出回路とこの検出出力により上記タイミング回路をリセットする回路を含む請求項１記載の電源装置。
【請求項５】
外部の信号により上記タイミング回路をリセットし、第２の出力をオン・オフするリモート回路を含む請求項１記載の電源装置。
【請求項６】
エッジ検出回路は、トランスの２次側巻線または他の巻線電圧を分圧しコンデンサの一端を接続し他端にバイアス電圧を供給する抵抗と第１のインバータ回路の入力を接続し、この出力は抵抗とダイオードを介して入力にフィードバックすると共に遅延回路と第２のインバータ回路を接続し、この遅延回路出力と第２のインバータ回路出力の論理出力により上記タイミング回路をリセットする回路を含む請求項１記載の電源装置。
【請求項７】
上記第１の整流素子と第１の出力端子間と第２の整流素子と第２のスイッチング素子間に抵抗を接続した請求項１記載の電源装置。
【請求項８】
直流電源と、この直流電源の出力に１次側巻線が接続されたトランスと、第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、前記トランスの２次側巻線に順次接続された第１の整流素子、第１の平滑回路、第１の出力端子と、その第１の出力端子の電圧を検出し１次側のスイッチング制御回路にフィードバックし前記第１のスイッチング素子を制御すると共にさらに、前記２次側巻線または他の巻線に順次接続された第２の整流素子、第２のスイッチング素子、第２の平滑回路、第２の出力端子と、前記第２のスイッチング素子出力以後の電圧と基準電圧との誤差を増幅して誤差に比例した電流によりタイミング回路内のコンデンサを放電又は充電する誤差検出回路とを備え、トランスの２次巻線電圧からエッジ検出回路により得た第１のスイッチング素子が導通を開始する時間後にパルスを発生させ、前記タイミング回路をリセットすると共に、前記タイミング回路出力を任意電圧で波形整形しドライブ回路により前記第２のスイッチング素子を制御し、さらに、前記２次側巻線または他の巻線に順次接続された第３の整流素子、第３のスイッチング素子、第３の平滑回路、第３の出力端子と、前記第３のスイッチング素子出力以後の電圧と基準電圧との誤差を増幅して誤差に比例した電流によりタイミング回路内のコンデンサを放電又は充電する誤差検出回路とを備え、トランスの２次巻線電圧からエッジ検出回路により得た第１のスイッチング素子が導通を開始する時間後にパルスを発生させ、前記タイミング回路をリセットすると共に、前記タイミング回路出力を任意電圧で波形整形しドライブ回路により前記第２のスイッチング素子を制御する電源装置。
【請求項９】
請求項１から請求項７のいずれか一つの電源装置を使用した電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は各種ＯＡ機器などの電子機器に用いられる電源装置とそれを用いた電子機器に関するものである。
【０００２】
【従来の技術】
従来、この種電源装置の構成は、図９に示す構成となっていた。すなわち、図９に示す如く直流電源１にはトランス２の１次側巻線２Ｐが接続されている。この１次側巻線２Ｐにはスイッチング素子３とその制御用にスイッチング制御部７が接続されている。前記トランス２の２次側巻線２Ｓ１には整流素子４、平滑回路５を介して、出力端子６が接続され、平滑回路５の出力電圧をスイッチング制御部７に入力し基準電圧７ａと誤差増幅器７ｂで電圧比較しその出力に応じてＰＷＭ制御回路７ｃでＰＷＭ（パルス巾変調）信号を作りスイッチング素子３を駆動するスイッチング電源装置を構成する。例えば、この出力端子６からは２４Ｖが得られるようになっている。また、出力端子６に接続する負荷が無い時、出力電圧が規定より跳ね上がったり不安定にならないようにブリーダ抵抗１６が接続されている。
【０００３】
次に、上記スイッチング電源装置から第２の出力を得るには、上記トランス２の別の２次側巻線２Ｓ２から整流素子８と平滑用コンデンサ９を経て、トランジスタ１０と平滑コンデンサ１４を介して出力端子１５から例えば１２Ｖの出力を得る。そして、この出力端子１５に接続される負荷の変動に対し電圧を安定させるためにその出力電圧と基準電圧１３とを誤差増幅器１２で電圧比較しその出力を上記トランジスタ１０のベース端子に印加し、トランジスタ１０に流れる電流を制御し出力端子１５の電圧を安定化する。
【０００４】
しかし、トランジスタ１０の発熱により素子を破壊から守るために放熱の良い大きなトランジスタ１０と大きな放熱板１１が必要になっていた。
【０００５】
【発明が解決しようとする課題】
以上のような従来の回路では、第２の出力端子からの電流を安定して多く取るためにトランスの第２の２次側巻線電圧を高めに設定し、トランジスタで降圧する。その結果、トランジスタで不要な電力を消費させるので大きなトランジスタと大きな放熱板が必要となる欠点があった。
【０００６】
本発明はかかる点に鑑みてなされたもので、小型化を可能とする電源装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
そしてこの目的を達成するために本発明は、直流電源と、この直流電源の出力に１次側巻線が接続されたトランスと、第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、前記トランスの２次側巻線に順次接続された第１の整流素子、第１の平滑回路、第１の出力端子と、その第１の出力端子の電圧を検出し１次側のスイッチング制御回路にフィードバックし前記第１のスイッチング素子を制御すると共にさらに、前記２次側巻線または他の巻線に順次接続された第２の整流素子、第２のスイッチング素子、第２の平滑回路、第２の出力端子と、前記第２のスイッチング素子出力以後の電圧と基準電圧との誤差を増幅して誤差に比例した電流によりタイミング回路内のコンデンサを放電又は充電する誤差検出回路とを備え、トランスの２次巻線電圧からエッジ検出回路により得た第１のスイッチング素子が導通を開始する時間後にパルスを発生させ、前記タイミング回路をリセットすると共に、前記タイミング回路出力を任意電圧で波形整形しドライブ回路により前記第２のスイッチング素子を制御するように構成したものである。
【０００８】
その結果、トランスの巻線電圧等からエッジ検出回路により第１のスイッチング素子と同期して第２のスイッチング素子をオン・オフさせトランスに蓄えられたエネルギーを第１の出力端子と第２の出力端子に時間分割して振り分けることにより、損失が少なく、小さいスイッチング素子と放熱板が不要か又は数分の１とする事が可能である。
【０００９】
これにより、本発明の電源装置は小型ができ、ひいては、それを用いる電子機器は小型化され、かつ軽量化にも貢献できるものである。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、直流電源と、この直流電源の出力に１次側巻線が接続されたトランスと、第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、前記トランスの２次側巻線に順次接続された第１の整流素子、第１の平滑回路、第１の出力端子と、その第１の出力端子の電圧を検出し１次側のスイッチング制御回路にフィードバックし前記第１のスイッチング素子を制御すると共にさらに、前記２次側巻線または他の巻線に順次接続された第２の整流素子、第２のスイッチング素子、第２の平滑回路、第２の出力端子と、前記第２のスイッチング素子出力以後の電圧と基準電圧との誤差を増幅して誤差に比例した電流によりタイミング回路内のコンデンサを放電又は充電する誤差検出回路とを備え、トランスの２次巻線電圧からエッジ検出回路により得た第１のスイッチング素子が導通を開始する時間後にパルスを発生させ、前記タイミング回路をリセットすると共に、前記タイミング回路出力を任意電圧で波形整形しドライブ回路により前記第２のスイッチング素子を制御する構成とした電源装置であって、特に、トランスの２次巻線電圧からエッジ検出回路により第１のスイッチング素子と同期して第２のスイッチング素子をオン・オフさせ、トランスに蓄えられたエネルギーを第１の出力端子と第２の出力端子に時間分割して振り分けることにより、損失を少なくすることが可能となり、その結果、従来の大きなトランジスタと放熱板が不要か又は数分の１となる。
【００１１】
これにより、本発明の電源装置は小型ができ、ひいては、それを用いる電子機器は小型化され、かつ軽量化にも貢献できるものである。
【００１２】
次に、本発明の請求項２に記載の発明は、エッジ検出回路としてトランスの２次側巻線に接続した第１の抵抗、第２の抵抗とコンデンサを並列に接続し第１のトランジスタのエミッタに接続するとともに第１の抵抗と第２の抵抗の交点と第１のトランジスタのベース間にツェナーダイオードを接続し、第１のトランジスタのベースをグランドまたは電源に接続することにより第１のスイッチング素子をオンを開始したエッジを短い時間幅のパルス電流として第１のトランジスタのコレクタから簡単な回路で取り出すことができ次のタイミング回路をリセットする事が可能となる。
【００１３】
次に、本発明の請求項３に記載の発明は、タイミング回路として、電源に接続した第２のコンデンサを放電するスイッチと第２の平滑回路の電圧と基準電源との誤差を検出する誤差検出回路の出力で第２のコンデンサを充電し、前記エッジ検出回路の出力で前記スイッチをオンさせ第２のコンデンサを放電するものであり簡単な回路でタイミングパルスを発生する事が可能である。
【００１４】
次に、本発明の請求項４に記載の発明は、第２のスイッチング素子以降で負荷電流を検出する過電流検出回路とこの検出出力により上記タイミング回路をリセットする過電流保護回路であり、簡単な回路構成で電源装置の破壊を防止する事が可能である。
【００１５】
次に、本発明の請求項５に記載の発明は、外部の信号により上記タイミング回路をリセットし、第２の出力をオン・オフするリモート回路であり、簡単な回路で第２の出力をオフする事が可能となり、容易に負荷のエネルギー浪費を防ぐとともに、本電源装置の省エネルギー化も可能となる。
【００１６】
次に、本発明の請求項６に記載の発明は、エッジ検出回路としてトランスの２次側巻線または他の巻線電圧を分圧しコンデンサの一端を接続し他端にバイアス電圧を供給する抵抗と第１のインバータ回路の入力を接続し、この出力は抵抗とダイオードを介して入力にフィードバックすると共に遅延回路と第２のインバータ回路を接続し、遅延回路出力と第２のインバータ回路出力の論理出力により上記タイミング回路をリセットする回路であり入力電圧の変動や、負荷電流の変動に対して安定したタイミングパルスを発生する事が可能である。
【００１７】
次に、本発明の請求項７に記載の発明は、上記第１の整流素子と第１の出力端子間と第２の整流素子と第２のスイッチング素子間に抵抗を接続することにより、第１の出力端子に接続した負荷が無負荷のときにも電力のロスを減らしながら安定に動作させる事が可能である。
【００１８】
次に、本発明の請求項８に記載の発明は、直流電源と、この直流電源の出力に１次側巻線が接続されたトランスと、第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、前記トランスの２次側巻線に順次接続された第１の整流素子、第１の平滑回路、第１の出力端子と、その第１の出力端子の電圧を検出し１次側のスイッチング制御回路にフィードバックし前記第１のスイッチング素子を制御すると共にさらに、前記２次側巻線または他の巻線に順次接続された第２の整流素子、第２のスイッチング素子、第２の平滑回路、第２の出力端子と、前記第２のスイッチング素子出力以後の電圧と基準電圧との誤差を増幅して誤差に比例した電流によりタイミング回路内のコンデンサを放電又は充電する誤差検出回路とを備え、トランスの２次巻線電圧からエッジ検出回路により得た第１のスイッチング素子が導通を開始する時間後にパルスを発生させ、前記タイミング回路をリセットすると共に、前記タイミング回路出力を任意電圧で波形整形しドライブ回路により前記第２のスイッチング素子を制御し、さらに、前記２次側巻線または他の巻線に順次接続された第３の整流素子、第３のスイッチング素子、第３の平滑回路、第３の出力端子と、前記第３のスイッチング素子出力以後の電圧と基準電圧との誤差を増幅して誤差に比例した電流によりタイミング回路内のコンデンサを放電又は充電する誤差検出回路とを備え、トランスの２次巻線電圧からエッジ検出回路により得た第１のスイッチング素子が導通を開始する時間後にパルスを発生させ、前記タイミング回路をリセットすると共に、前記タイミング回路出力を任意電圧で波形整形しドライブ回路により前記第２のスイッチング素子を制御する多出力電源装置はより小型、軽量化が可能となり、省電力化ができるものである。
【００１９】
次に、本発明の請求項９に記載の発明は、請求項１から請求項８のいずれか一つの電源装置を使用した電子機器であり、この多出力電源装置は小型、軽量化が可能となり、省電力化ができ、それを用いる電子機器もより小型化、軽量化され、かつ省電力化にも貢献できるものである。
【００２０】
以下本発明の実施の形態を添付図面を用いて説明する。なお、説明にあたっては従来技術と同一部分は同一番号を付して説明する。
【００２１】
（実施の形態１）
図１は本発明の実施の形態１の電源装置の構成図を示すものであり、図２はその動作波形を示すものである。
【００２２】
まず、図１において、トランス２０の１次側巻線２０Ｐにはスイッチング素子３とその制御用スイッチング制御部７が接続されている。前記トランス２０の２次側巻線２０Ｓには整流素子４、平滑回路５を介して、出力端子６が接続され、平滑回路５の出力電圧をスイッチング制御部７に入力し基準電圧７ａと誤差増幅器７ｂで電圧比較しその出力に応じてＰＷＭ制御回路７ｃでＰＷＭ信号を作りスイッチング素子３を駆動するスイッチング電源装置を構成するのは従来例と同様である。
【００２３】
ここで、本実施の形態ではトランス２０の２次側巻線２０Ｓに第２の整流素子８と、第２のスイッチング素子２１、第２の平滑回路２２、第２の出力端子１７を備え、第２のスイッチング素子２１以後の電圧を誤差検出回路２５を介してタイミング回路２４に入力すると共にトランス２０の２次側巻線２０Ｓからエッジ検出回路２３により得たスイッチング素子３が導通を開始するパルスを発生させ、タイミング回路２４をリセットする。タイミング回路２４の出力を波形整形ドライブ回路２６によりスイッチング素子２１を制御する構成を有する。
【００２４】
具体的な動作を図１および図２を用いて説明する。スイッチング素子３がオンの時、直流電源１からトランス２０の１次側巻線２０Ｐを介して電流が流れ、トランス２０にエネルギーが蓄積される（図２−Ａ）のトランス２０の２次側巻線２０Ｓ電圧のｔ１期間、その後、スイッチング素子３がオフになるとトランス２０の２次側巻線２０Ｓに巻線数に比例した電圧が発生する（図２−Ａ）の如くｔ５期間に電圧が発生する、整流素子５を介して平滑回路６に電流が流れ、出力端子６から負荷に電力が供給される。
【００２５】
ここで、ＭＯＳＦＥＴ２１のゲートに波形整形ドライブ回路２６で発生させたゲート駆動電圧（図２−Ｄ）を印加すると、（図２−Ｄ）のｔ４期間の電圧でＭＯＳＦＥＴ２１が導通する。その電流波形は（図２−Ｇ）となり、平滑回路２２で直流電圧となり、出力端子１７から負荷に接続される。
【００２６】
ここで、出力端子１７から負荷電流を取り出すと、平滑回路２２の電圧が低下するが誤差検出回路２５でこの電圧低下を検出する。さらに検出電圧に応じてタイミング検出回路をセットしＭＯＳＦＥＴ２１を駆動するゲート駆動電圧（図２−Ｄ）のｔ４期間を左矢印の方向に長くする。また、トランス２０の２次側巻線２０Ｓの電圧（図２−Ａ）からスイッチング素子３がオンする時間を検出するのがエッジ検出回路２３でその出力は（図２−Ｂ）のｔ２期間の信号で、タイミング回路２４をリセットする。
【００２７】
その結果、ＭＯＳＦＥＴ２１の電流導通時間が長くなり、平滑回路２２への充電が増加し、電圧がアップし、規定の電圧に制御できる。
【００２８】
ここで、トランス２０の２次側巻線２０Ｓに流れる電流は（図２−Ｅ）であり、この電流から整流素子８とＭＯＳＦＥＴ２１に分流した残りが、整流素子４に流れる電流（図２−Ｆ）となりｔ４期間が長くなった分は減少する。その結果、平滑回路５の電圧が低下するが、スイッチング制御部７の電圧比較器７ｂにて検出しスイッチング制御部７からスイッチング素子３のオン時間を長くし、トランス２０から２次側巻線２０Ｓへの電流を増加させ、安定した出力制御を行うことが可能となる。
【００２９】
（実施の形態２）
図３は本発明の実施の形態２の電源装置の電気回路図を表す。
【００３０】
実施の形態２では図１のエッジ検出回路２３の具体例について説明する。
【００３１】
すなわち、エッジ検出回路２３は、トランス２０の２次側巻線２０Ｓに接続した抵抗３０、抵抗３１とコンデンサ３２を並列に接続しトランジスタ３４のエミッタに接続するとともに抵抗３０と抵抗３１の交点とトランジスタ３４のベース間にツェナーダイオード３３を接続し、トランジスタ３４のベースをグランドに接続することでトランジスタ３４のコレクタからエッジ検出信号を取り出すものである。
【００３２】
具体的には、図３の回路図と図４の動作説明図を用いて、機能と動作を説明する。トランス２０の２次側巻線２０Ｓの電圧は（図４−Ａ）であり、そのｔ１期間はスイッチング素子３がオンの期間で約−５０Ｖになる。この電圧は抵抗３０を介して、抵抗３１とコンデンサ３２の並列回路を通してトランジスタ３４のエミッタに接続するとともに、ツェナーダイオード３３を通してグランドに接続する。ここで、ｔ１期間の最初の立ち下がりは約＋５Ｖから−５０Ｖまで変化するため、抵抗３０に流れる電流はトランジスタ３４のエミッタからコンデンサ３２を介して流れる（図４−Ｉ）。この状態はコンデンサ３２の両端電圧とトランジスタ３４のＶbeの合計電圧がツェナーダイオード３３のツェナー電圧に達するまで流れ、その後は、ツェナーダイオード３３を介して抵抗３０に電流が流れる。その結果、コンデンサ３２の容量を小さくすることによりスイッチング素子３がオンを開始したエッジを短い時間幅のパルス電流としてトランジスタ３４のコレクタから取り出すことができる（図４−Ｂ）。ツェナーダイオード３３と抵抗３０の交点電圧は（図４−Ｈ）に示すようにｔ２時間遅れた波形となる。以上のように簡単な回路でエッジ検出信号を発生させ次のタイミング回路をリセットすることが可能となる。
【００３３】
（実施の形態３）
図３は本発明の実施の形態３の電源装置の電気回路図を表す。
【００３４】
実施の形態３では図１のタイミング回路２４と誤差検出回路２５の具体例について説明する。
【００３５】
すなわち、タイミング回路２４は、電源（Ｖｃｃ）に接続したコンデンサ３７を放電するスイッチとしてトランジスタ３６のエミッタとコレクタに接続する。これを平滑回路２２の電圧を抵抗４５と抵抗４４で分圧した電圧と、ツェナーダイオード４２の基準電源とを誤差検出回路のトランジスタ３８，３９と抵抗４０で行い、誤差検出出力で上記コンデンサ３７を充電する。
【００３６】
そして前記エッジ検出回路２３の出力でトランジスタ３６をオンさせコンデンサ３７を放電（リセット）するものである。
【００３７】
具体的には、図３の回路図と図４の動作説明図の波形で左から右への時間軸で動作を説明する。エッジ検出回路２３内のトランジスタ３４の出力電流を抵抗３５とトランジスタ３６のベースに接続するとその電圧波形は（図４−Ｂ）となり、ｔ２期間にトランジスタ３６がオンし、コンデンサ３７が放電される。コンデンサ３７端子電圧波形（図４−Ｃ）のｔ２期間である。
【００３８】
次に、平滑回路２２の電圧を抵抗４５と抵抗４４で分圧した電圧と、ツェナーダイオード４２の基準電源とが等しい場合、誤差検出回路のトランジスタ３８とトランジスタ３９には抵抗４０に流れる電流の半分がそれぞれ流れる（電流Ｉｃとする）のでトランジスタ３８のコレクタからコンデンサ３７を電流Ｉｃで充電する。その結果、コンデンサ３７の電圧は（図４−Ｃ）のｔ３期間となる。
【００３９】
更に、コンデンサ３７の両端電圧は波形整形ドライブ回路２６でパルスに波形整形する。波形整形ドライブ回路２６は、抵抗４６、抵抗４９、抵抗５１、トランジスタ４８、トランジスタ５０、ダイオード４７からなるパルスアンプで構成している。トランジスタ５０のコレクタが飽和しないようにダイオード４７でベースに帰還をかけコレクタ出力波形（図４−Ｄ）ｔ４期間の立ち下がりを鋭くしている。この出力をドライブ回路を構成するトランジスタ５２とトランジスタ５３で電流増幅し抵抗５４を介してＭＯＳＦＥＴ２１を駆動し出力電圧を一定に制御する。
【００４０】
以上のように簡単な回路でタイミングパルスを発生し、ＭＯＳＦＥＴ２１を駆動、制御することが可能である。
【００４１】
（実施の形態４）
図５は本発明の実施の形態４の電源装置の電気回路図を表す。
【００４２】
実施の形態４では図５の過電流検出回路２７の出力でタイミング回路２４をリセットすることにより過電流保護機能を構成する具体例について説明する。
【００４３】
すなわち、スイッチング素子２１がオンして平滑回路２２に流れる電流（Ｉoとする）を抵抗６３（抵抗値Ｒoとする）の電圧降下Ｉo×Ｒoとして過電流検出回路２７で検出する。
【００４４】
動作は、トランジスタ５９、トランジスタ６２のベース・エミッタ間電圧をそれぞれＶbe1、Ｖbe2とし、抵抗６０（抵抗値Ｒs）とし、トランジスタ６２のベース電流はコレクタ電流（Ｉsとする）に比べ小さいので無視すると、
Ｖbe1＝Ｉo×Ｒo＋（Ｖbe2−Ｉs×Ｒs）
ここで、Ｖbe1とＶbe2がほぼ等しい条件（周囲温度）では
Ｉo×Ｒo＝Ｉs×Ｒs    よって、
Ｉo＝Ｉs×Ｒs／Ｒo    として検出できる。
【００４５】
この検出出力は抵抗５８に電圧として検出し、抵抗５７とコンデンサ５６でフィルターをかけトランジスタ５５をオンさせる。そのトランジスタ５５のコレクタをエッジ検出回路２３の出力に接続することにより、抵抗３５に電流が流れ、トランジスタ３６をオンさせる。これはコンデンサ３７を放電（リセット）するものであり、スイッチング素子２１をオフさせ、負荷に過電流を流すことを防止することが可能となる。
【００４６】
以上のように、簡単な回路構成で電流装置の破壊を防止することが可能である。
【００４７】
（実施の形態５）
図５は本発明の実施の形態５の電源装置の電気回路図を表す。
【００４８】
実施の形態５ではリモート回路６８の機能を具体例を用いて説明する。
【００４９】
すなわち、リモート用外部信号端子６７がグランド・レベルでは抵抗６６と抵抗６５で分圧された電圧はトランジスタ６４をオフの状態のままであり、本電源装置の出力端子１７には規定の電力が供給される。ここで、リモート用外部信号端子６７がハイ・レベルでは抵抗６６と抵抗６５で分圧された電圧はトランジスタ６４をオン状態にする。そのトランジスタ６４のコレクタをエッジ検出回路２３の出力に接続することにより、抵抗３５に電流が流れ、トランジスタ３６をオンさせる。これはコンデンサ３７を放電（リセット）するものであり、スイッチング素子２１をオフさせる。その結果、出力端子１７に電力が供給されず、出力端子２３をオフすることが可能となり、外部からのリモートコントロールが可能となる。
【００５０】
上記のように、エッジ検出回路２３と過電流検出回路２７およびリモート回路６８はワイヤード・オアの倫理回路としてコンデンサ３７を放電（リセット）するもので簡単な回路で第２の出力をオフすることが可能となり、容易に負荷のエネルギー浪費を防ぐとともに、本電源装置の省エネルギー化も可能となる。
【００５１】
（実施の形態６）
図６は本発明の実施の形態６の電源装置の電気回路図を表す。
【００５２】
実施の形態６ではエッジ検出回路２３ａの機能を第２の具体例として説明する。
【００５３】
すなわち、エッジ検出回路２３ａはトランス２０の２次側巻線２０Ｓを抵抗７０と７１で分圧しコンデンサ７２で直流成分をカットする。そして、コンデンサ７２の右端にバイアス電圧を供給する抵抗７３と抵抗７４とを接続すると共にインバータ７７に入力する。このインバータ７７の出力は抵抗７６とダイオード７５を介して入力にフィードバックする。次に、インバータ７７の出力は抵抗７８とコンデンサ７９で構成する遅延回路とインバータ７７を接続し、上記遅延回路出力とインバータ７７出力をオアゲート８０で論理和を取り、その出力によりタイミング回路２４をリセットするものであり入力電圧の変動や、負荷電流の変動に対して安定したタイミングパルスを発生することが可能である。
【００５４】
具体的には、図６の回路図と図７の動作説明図を用いて、機能と動作を説明する。トランス２０の２次側巻線２０Ｓの電圧は（図７−Ａ）であり、そのｔ１期間はスイッチング素子３がオンの期間で約−５０Ｖになる。この電圧は抵抗７０と抵抗７１とで分圧し、コンデンサ７２を介して抵抗７３と抵抗７４でバイアス電圧を加えたインバータ７７入力電圧（図７−Ｋ）となる。ここで、インバータ７７がＣＭＯＳの時、電源電圧（Ｖｃｃ）の約１／２で出力が反転するので、その出力は（図７−Ｌ）となるが、抵抗７６とダイオード７５を介して入力にフィードバックするため、インバータ７７入力信号（図７−Ｋ）は→の方向に押し上げられる。その結果、出力端子６の負荷が軽くなり、（図７−Ａ）のｔ１期間が狭くなっても安定したインバータ７７出力信号（図７−Ｋ）が得られる。
【００５５】
次に、インバータ７７の出力は抵抗７８とコンデンサ７９で構成する遅延回路とインバータ７７を接続し、上記遅延回路出力（図７−Ｍ）とインバータ８０出力（図７−Ｎ）とをオアゲート８１で論理和を取り、その出力（図７−Ｂ）によりタイミング回路２４をリセットするものである。上記エッジ検出回路２３ａにより入力電力の変動や、負荷電流の変動に対して安定したタイミングパルスを発生することが可能である。
【００５６】
（実施の形態７）
図６は、本発明の実施の形態７の電源装置の電気回路図を示し、平滑回路５と出力端子６間から抵抗１８を整流素子８とスイッチング素子２１間に接続したものである。
【００５７】
出力端子６に接続する負荷がモーターの時、起動時には大電流を必要とし、逆にモーターが停止すると無負荷になる。この無負荷に安定に動作させるために抵抗１８からスイッチング素子２１にブリーダ電流を流すことで、従来グランドに垂れ流していたブリーダ電流を有効に使うことができる。ここで、出力端子１７の負荷は機器の制御用で５Ｖ等であり最小でも電力は必要であり、スイッチング素子２１で安定に制御でき、電力のロスを減らしながら安定に動作させることが可能となる。
【００５８】
（実施の形態８）
図８は、本発明の実施の形態８の電源装置の電気回路図を示し、トランス２０の２次側巻線２０Ｓとは別の２次側巻線２０Ｓ２を設け、その巻線に整流素子８、スイッチング素子２１、平滑回路２２、出力端子１７とそれを制御するエッジ検出回路２３、タイミング回路２４、誤差検出回路２５、波形整形ドライブ回路２６を接続すると共に、整流素子８８、スイッチング素子９１、平滑回路９２、出力端子９７とそれを制御するエッジ検出回路９３、タイミング回路９４、誤差検出回路９５、波形整形ドライブ回路９６を接続し、３種類の電源出力を得ることを可能としたものである。
【００５９】
ここで、トランス２０の２次側巻線２０Ｓ２から出力を取ることにより出力端子６の電圧より高い電圧を出力端子１７から取ることが可能となる。
【００６０】
次に、上記の動作であるが、スイッチング素子３がオフすると２次側巻線２０Ｓから整流素子４、平滑回路５を介して出力端子６に電流が供給され、次に、２次側巻線２０Ｓ２に接続された出力端子１７（たとえば出力電圧３８Ｖ）に電流が供給され、最後に出力端子９７（たとえば出力電圧１２Ｖ）に電流が分割される。これは、本発明のタイミング回路２４とタイミング回路９４とで出力電圧の低い方が先に制御が始まるので自動的に行われる。
【００６１】
また、波形整形ドライブ回路２６と誤差検出回路２５および波形整形ドライブ回路９６と誤差検出回路９５の信号波形を反転させると、上記電流の分割が出力電圧の低い方から始まる。
【００６２】
上記と同様に整流素子８、スイッチング素子２１、平滑回路２２およびその制御回路、出力端子を多数並列接続すれば、複数の電圧出力を出力する多出力電源装置が可能となる。
【００６３】
【発明の効果】
以上のように本発明は、直流電源と、この直流電源の出力に１次側巻線が接続されたトランスと、第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、前記トランスの２次側巻線に順次接続された第１の整流素子、第１の平滑回路、第１の出力端子と、その第１の出力端子の電圧を検出し１次側のスイッチング制御回路にフィードバックし前記第１のスイッチング素子を制御すると共にさらに、前記２次側巻線または他の巻線に順次接続された第２の整流素子、第２のスイッチング素子、第２の平滑回路、第２の出力端子と、前記第２のスイッチング素子出力以後の電圧と基準電圧との誤差を増幅して誤差に比例した電流によりタイミング回路内のコンデンサを放電又は充電する誤差検出回路とを備え、トランスの２次巻線電圧からエッジ検出回路により得た第１のスイッチング素子が導通を開始する時間後にパルスを発生させ、前記タイミング回路をリセットすると共に、前記タイミング回路出力を任意電圧で波形整形しドライブ回路により前記第２のスイッチング素子を制御する構成としたものであるので、小さいスイッチング素子と放熱板が不要か又は数分の１となる。
【００６４】
これにより、本発明の電源装置は小型化でき、ひいては、それを用いる電子機器は小型化され、かつ軽量化にも貢献でき産業的価値の大なるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１の電源装置の電気回路図
【図２】同動作説明図
【図３】本発明の実施の形態２の電源装置の電気回路図
【図４】同動作説明図
【図５】本発明の実施の形態４および５の電源装置の電気回路図
【図６】本発明の実施の形態６および７の電源装置の電気回路図
【図７】同動作説明図
【図８】本発明の実施の形態８の電源装置の電気回路図
【図９】従来の電源装置の電気回路図
【符号の説明】
１  直流電源
２、２０  トランス
３、２１、９１  スイッチング素子
４、８、８８  整流素子
５、２２、９２  平滑回路
６、１５、１７、９７  出力端子
７  スイッチング制御回路
９、１４、３７、４３、７９  コンデンサ
１０  トランジスタ
１１  放熱板
１２  誤差増幅器
１３  基準電圧
１６  ブリーダ抵抗
２３、２３ａ  エッジ検出回路
２４  タイミング回路
２５  誤差検出回路
２６  波形整形ドライブ回路
３０、３１、３５、４０、４１、４４、４５、４６  抵抗
３３、４２  ツェナーダイオード
３４、３６、３８、３９、４８、５０  トランジスタ
４７  ダイオード
４９、５１、５４、５７、５８、６０、６１、６５  抵抗
５２、５３、５５、５９、６２、６４  トランジスタ
６６、７０、７１、７３、７４、７６、７８  抵抗
６７  リモート用外部信号端子
６８  リモート回路
【図１】
0003646623.tif 000002
【図２】
0003646623.tif 000003
【図３】
0003646623.tif 000004
【図４】
0003646623.tif 000005
【図５】
0003646623.tif 000006
【図６】
0003646623.tif 000007
【図７】
0003646623.tif 000008
【図８】
0003646623.tif 000009
【図９】
0003646623.tif 000010