(57)【特許請求の範囲】
【請求項１】
ｐチャネル型ＭＯＳＦＥＴとｎチャネル型ＭＯＳＦＥＴとからなるＣＭＯＳがＳＯＳ膜（サファイア基板上の単結晶シリコン膜）に形成されている半導体装置において、
ｐチャネル型ＭＯＳＦＥＴの単結晶シリコン膜とサファイア基板との間にシリコン酸化膜を設け、
ｎチャネル型ＭＯＳＦＥＴの単結晶シリコン膜はサファイア基板の直上に設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＳ（ｓｉｌｉｃｏｎ  ｏｎ  ｓａｐｐｈｉｒｅ  ）ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｌｙ  ｍｅｔａｌ−ｏｘｉｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関する。
【０００２】
【従来の技術】
ＳＯＳＣＭＯＳは、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ：絶縁基板上の単結晶シリコン）膜の一種であるＳＯＳ（ｓｉｌｉｃｏｎ  ｏｎ  ｓａｐｐｈｉｒｅ  ）膜に形成された、ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｌｙ  ｍｅｔａｌ−ｏｘｉｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。従来のＳＯＳＣＭＯＳの構造を図３に示す。ＳＯＳ膜は、サファイア基板１の上に単結晶シリコン膜を成長させることにより得られる。この単結晶シリコン膜に不純物拡散層４１，４２を形成することにより、サファイア基板１の上に、ｐチャネル型ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ，略称「ＰＭＯＳ」）５とｎチャネル型ＭＯＳＦＥＴ（略称「ＮＭＯＳ」）６が形成される。
【０００３】
一般に、絶縁基板上の単結晶シリコン膜に形成されたＣＭＯＳは、同じゲート寸法で比較した場合に、バルクのシリコン基板上に形成されたＣＭＯＳよりも高速で動作し、消費電力も低いという利点がある。消費電力が低い理由としては、寄生容量が小さいこと、低電圧電源での動作が可能であること、トランジスタのリーク電流が小さい（すなわち、オフリーク特性が良好である）ことが挙げられる。
【０００４】
【発明が解決しようとする課題】
しかしながら、絶縁基板がサファイア基板であるＳＯＳＣＭＯＳでは、ＰＭＯＳ側のオフリーク特性に改善の余地がある。
本発明は、このような従来技術の問題点に着目してなされたものであり、ＳＯＳＣＭＯＳのＰＭＯＳ側のオフリーク特性を改善することを課題とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、本発明は、ｐチャネル型ＭＯＳＦＥＴとｎチャネル型ＭＯＳＦＥＴとからなるＣＭＯＳがＳＯＳ膜（サファイア基板上の単結晶シリコン膜）に形成されている半導体装置において、ｐチャネル型ＭＯＳＦＥＴの単結晶シリコン膜とサファイア基板との間にシリコン酸化膜を設け、ｎチャネル型ＭＯＳＦＥＴの単結晶シリコン膜はサファイア基板の直上に設けられていることを特徴とする半導体装置を提供する。
【０００６】
従来のＳＯＳＣＭＯＳでＰＭＯＳ側のオフリーク特性が良好でない原因は、ｐ型ゲート下の不純物拡散層（ｎ型拡散層）にサファイア基板から、サファイア（Ａｌ2 Ｏ3 ）の構成成分であるアルミニウム（Ａｌ）が混入することにより、ｎ型拡散層の下側部分にｐ型拡散層が形成されて、リークパス（図３の矢印）が生じるためと考えられる。このアルミニウムの混入は、ＳＯＳＣＭＯＳの製造工程で、高温処理時に、サファイア基板からアルミニウムが単結晶シリコン膜に染み出したり、単結晶シリコン膜へのイオン注入時に、サファイア基板表面がスパッタリングされることで生じると推定される。
【０００７】
本発明の半導体装置（ＳＯＳＣＭＯＳ）では、サファイア基板と単結晶シリコン膜との間に設けたシリコン酸化膜により、ＳＯＳＣＭＯＳの製造工程で、サファイア（Ａｌ２  Ｏ３  ）の構成成分であるアルミニウム（Ａｌ）がＰＭＯＳ側の単結晶シリコン膜に入ることが防止される。
【０００８】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
図１は、本発明の一実施形態に相当するＳＯＳＣＭＯＳを示す概略断面図である。
このＳＯＳＣＭＯＳにおいて、ＮＭＯＳ６はサファイア基板１の上に直接形成されているが、ＰＭＯＳ５はシリコン酸化膜３を介してサファイア基板１の上に形成されている。すなわち、ＮＭＯＳ６側では、サファイア基板１の直上に不純物拡散層（単結晶シリコン膜）４２が設けてあるが、ＰＭＯＳ５側では、サファイア基板１と不純物拡散層（単結晶シリコン膜）４１との間にシリコン酸化膜３が設けてある。なお、図１において、符号７１，８１はゲート電極であり、符号７２，８２はゲート酸化膜である。
【０００９】
このＳＯＳＣＭＯＳを製造するためには、ＰＭＯＳ５側のみを、サファイア基板１と不純物拡散層４１との間にシリコン酸化膜３を有する構造にする必要がある。そのための工程の一例を以下に説明する。
先ず、図２（ａ）に示すように、サファイア基板１の上に膜厚約１０ｎｍのシリコン膜２を形成する。この成膜は、ＳｉＨ４  系ガスを用い、約１０００℃の温度で、ＣＶＤ法により行う。次に、このシリコン膜２を熱酸化法で酸化することにより、図２（ｂ）に示すように、サファイア基板１の上に膜厚約２０ｎｍのシリコン酸化膜３を形成する。
【００１０】
次に、このシリコン酸化膜３の上に、ＰＭＯＳ５が形成される部分をマスキングするレジストパターンを形成し、このレジストパターンを介してシリコン酸化膜３をエッチングする。このエッチングとしては、フッ素系の溶液を用いたウエットエッチングを行う。エッチングの後に、レジストの除去工程と洗浄工程を行う。これにより、図２（ｃ）に示すように、ＰＭＯＳ５が形成される部分のみにシリコン酸化膜３が残る。
【００１１】
次に、このサファイア基板１上に、ＥＬＯ（Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ）法により単結晶シリコン膜４を、膜厚１０〜３０ｎｍで形成する。これにより、図２（ｄ）に示すように、ＰＭＯＳ５が形成される部分ではシリコン酸化膜３の上に、それ以外の部分ではサファイア基板１上に直接、単結晶シリコン膜４が形成される。
【００１２】
この単結晶シリコン膜４に対して、従来より公知の方法により、素子分離領域の形成、素子領域への不純物のドーピング、ゲート酸化膜の形成、ゲート電極の形成、ソースドレイン領域への不純物のドーピング等を行うことによって、図１に示すＳＯＳＣＭＯＳが形成される。
したがって、このＳＯＳＣＭＯＳでは、シリコン酸化膜３の存在により、製造工程で、サファイア基板１のアルミニウムが単結晶シリコン膜４のＰＭＯＳ５側の部分に入ることが防止される。その結果、ＰＭＯＳ側のオフリーク特性が良好になる。
【００１３】
なお、サファイア基板１の直上に不純物拡散層４２が形成されているＮＭＯＳ６側では、製造工程で、単結晶シリコン膜４にサファイア基板１のアルミニウムが混入されることが防止されないが、ＮＭＯＳ６側の不純物拡散層（ｐ型拡散層）４２にアルミニウムが混入すると、ｐ型拡散層のｐ型濃度が高くなってリーク電流は抑制される。また、ＭＯＳがサファイア基板上に直接形成された場合と、シリコン酸化膜上に形成された場合とでは、サファイア基板上に直接形成された場合の方が素子特性が良好となり、特に、ＮＭＯＳ６側ではその優位性が顕著である。
【００１４】
したがって、ＰＭＯＳ５側にのみ酸化シリコン膜３を設けて、ＮＭＯＳ６側では、サファイア基板１の直上に単結晶シリコン膜４を設けることが好ましい。
【００１５】
【発明の効果】
以上説明したように、本発明によれば、ＳＯＳＣＭＯＳのＰＭＯＳ側のオフリーク特性が良好になる。
【図面の簡単な説明】
【図１】本発明の一実施形態に相当するＳＯＳＣＭＯＳを示す概略断面図である。
【図２】図１のＳＯＳＣＭＯＳを得るための工程を示す図である。
【図３】従来のＳＯＳＣＭＯＳを示す概略断面図である。
【符号の説明】
１  サファイア基板
２  シリコン膜
３  シリコン酸化膜
４  単結晶シリコン膜
５  ＰＭＯＳ（ｐチャネル型ＭＯＳＦＥＴ）
６  ＮＭＯＳ（ｎチャネル型ＭＯＳＦＥＴ）
４１  不純物拡散層（単結晶シリコン膜）
４２  不純物拡散層（単結晶シリコン膜）
７１，８１  ゲート電極
７２，８２  ゲート酸化膜
【図１】
0003613459.tif 000002
【図２】
0003613459.tif 000003
【図３】
0003613459.tif 000004