(57)【特許請求の範囲】
【請求項１】
受信された多重ステレオ信号を処理するためのデジタルステレオ復号回路であって、前記受信された多重ステレオ信号は、そのベースバンドの和又は合成信号（Ｌ＋Ｒ）と、差信号（Ｌ−Ｒ）によって変調された副搬送波と、該副搬送波の半分の周波数を有するパイロット信号とを含んでいる、受信された多重ステレオ信号を処理するためのデジタルステレオ復号回路において、該回路は、
ローカルサンプリングクロック信号を使用して、互いに９０゜位相シフトされた第１及び第２の基準搬送波信号を発生する手段（１４）を有し、
デジタルに前記多重信号を前記第１及び第２の基準信号の各々により乗算し、これにより第１及び第２の補正されていない混合又は積信号（Ｉｍｒ１，Ｉｍｒ２）を発生するための個々の手段（２、３）を有し、
第１及び第２の補正信号（Ｇ３８ｃ、Ｃ３８ｓ）を形成するための手段を有し、該手段は、以下の手段を有する、すなわち、
基準搬送波と位相結合されたパイロット信号から、９０゜だけ相互にずらされた位相を有する第１及び第２のパイロット基準信号を発生するための手段（１６）を有し、
デジタルに多重信号を前記第１及び第２のパイロット基準信号の各々により乗算するための個々の手段（１５Ａ、１５）を有し、
これらの乗算手段の出力側に結合された個々の第１及び第２のローパスフィルタ（１７、１８）を有し、
第１のローパスフィルタ（１７）からの出力信号を二乗（２５）し、これから第２のローパスフィルタ（１８）の出力信号の二乗（２６）を減算（２８）し、第１の補正信号（Ｇ３８ｃ）を発生するための手段と、
前記第１及び第２のローパスフィルタ（１７、１８）の出力信号を互いに乗算し、この結果に２を乗算し、これによって第２の補正信号（Ｇ３８ｓ）を発生するための手段（２７、３０）を有し、
前記第１の補正信号を前記第１の補正されていない混合信号（Ｉｍｒ１）によりデジタルに乗算して第１の補正された混合信号（Ｉｍｓ１）を発生し、さらに前記第２の補正信号を前記第２の補正されていない混合信号（Ｉｍｒ２）により乗算して第２の補正された混合信号（Ｉｍｓ２）を発生するための個々の手段（４、５）を有し、
前記第１の補正された混合信号（Ｉｍｓ１）と前記第２の補正された混合信号（Ｉｍｓ２）を加算して加算器出力信号を発生する加算器（６）を有し、
前記加算器出力信号及び前記和又は合成信号を受信し、個々のオーディオ出力側（１２、１３）において、ステレオ左チャネル信号及びステレオ右チャネル信号を生成するマトリクス回路（８、９、１０、１１）を有する、受信された多重ステレオ信号を処理するためのデジタルステレオ復号回路。
【請求項２】
ローパスフィルタ（１７、１８）の二乗された出力信号を加算し、パイロット信号の振幅を表すパラメータ（Ａ）を導出するための手段（２９）を有する、請求項１記載の回路。
【請求項３】
パイロット信号振幅（Ａ）に応じて、第１及び第２の補正信号（Ｇ３８ｃ、Ｃ３８ｓ）の振幅を正規化するための手段を有する、請求項２記載の回路。
【請求項４】
第１（３４）及び第２（３５）の可変帯域幅フィルタを有し、該第１（３４）及び第２（３５）の可変帯域幅フィルタは、放送局の選局切換に応じて、初期広帯域幅モードに入り、所定の時間経過の後で、狭帯域幅モードに回復する、請求項３記載の回路。
【請求項５】
ローパスフィルタ（１７，１８）の出力信号に応じてサンプリングレートを低減するための手段を有する、請求項１記載の回路。
【請求項６】
ステレオ放送の受信がなされているか否かの表示（ＳＴＩ）を発生するために前記パイロット信号の振幅（Ａ）を閾値と比較するための手段（３１、３２）を有する、請求項２記載の回路。
【請求項７】
基準搬送波及び基準パイロット信号による乗算はテーブルから読み出される値による乗算によって行われる、請求項１記載の回路。
【請求項８】
補正された混合信号の和は乗算器（７）を介してマトリクス回路に供給され、前記乗算器（７）は受信信号の品質を指示する回路（２２）によって制御される、請求項１記載の回路。
【請求項９】
さらに、補正信号の形成のために、ローパスフィルタリングされた別の混合信号から２乗化と相互間での減算によって１つの信号が発生され、ローパスフィルタリングされた前記別の混合信号から相互間での乗算と２との乗算によってもう１つの信号が発生され、
これらの信号の各々がそれぞれパイロット信号の振幅を表す信号の逆数と乗算され、
これらの乗算の結果が補正信号である、請求項２記載の回路。
【請求項１０】
補正信号の形成のために、ローパスフィルタリングされた別の混合信号から２乗化と相互間での減算によって前記補正信号のうちの第１の補正信号が発生され、
ローパスフィルタリングされた前記別の混合信号から相互間での乗算及び２との乗算によって前記補正信号のうちの第２の補正信号が発生され、
パイロット信号の振幅を表す信号は、マトリクス回路へのこの信号の供給の前に和信号と乗算される、請求項２記載の回路。
【請求項１１】
補正信号とパイロット信号の振幅を表す信号は、ローパスフィルタ（３４、３５）を通過する、請求項１０記載の回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、受信された多重ステレオ信号を処理するためのデジタルステレオ復号回路であって、受信された多重ステレオ信号は、そのベースバンドの和又は合成信号（Ｌ＋Ｒ）と、差信号（Ｌ−Ｒ）によって変調された副搬送波と、この副搬送波の半分の周波数を有するパイロット信号とを含んでいる、受信された多重ステレオ信号を処理するためのデジタルステレオ復号回路に関する。
【０００２】
【従来の技術】
多重信号の復号化のためには一方では副搬送波周波数の差信号の復調が必要となり、他方ではそれによって生じた差信号の、和信号によるマトリクス化が必要である。多重信号の中に含まれている大抵の場合は“パイロットトーン”と称されるパイロット信号は副搬送波の生成を可能にする。そのため副搬送周波数の差信号の復調に対しては同期復調器ないし接続された復調器が用いられ得る。これに関してはアナログ回路技術分野において種々異なる回路技術が公知である。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、有利にはデジタル形式の多重信号の復号化を、デジタル回路技術における手段を用いて有利に実現させることである。
【０００４】
【課題を解決するための手段】
本発明によれば上記課題は、受信された多重ステレオ信号を処理するためのデジタルステレオ復号回路において、この回路は、
ローカルサンプリングクロック信号を使用して、互いに９０゜位相シフトされた第１及び第２の基準搬送波信号を発生する手段を有し、
デジタルに多重信号を第１及び第２の基準信号の各々により乗算し、これにより第１及び第２の補正されていない混合又は積信号を発生するための個々の手段を有し、
第１及び第２の補正信号を形成するための手段を有し、この手段は、以下の手段を有する、すなわち、基準搬送波と位相結合されたパイロット信号から、９０゜だけ相互にずらされた位相を有する第１及び第２のパイロット基準信号を発生するための手段を有し、
デジタルに多重信号を第１及び第２のパイロット基準信号の各々により乗算するための個々の手段を有し、
これらの乗算手段の出力側に結合された個々の第１及び第２のローパスフィルタを有し、
第１のローパスフィルタからの出力信号を二乗し、これから第２のローパスフィルタの出力信号の二乗を減算し、第１の補正信号を発生するための手段と、
第１及び第２のローパスフィルタの出力信号を互いに乗算し、この結果に２を乗算し、これによって第２の補正信号を発生するための手段を有し、
第１の補正信号を第１の補正されていない混合信号によりデジタルに乗算して第１の補正された混合信号を発生し、さらに第２の補正信号を第２の補正されていない混合信号により乗算して第２の補正された混合信号を発生するための個々の手段を有し、
第１の補正された混合信号と第２の補正された混合信号を加算して加算器出力信号を発生する加算器を有し、
加算器出力信号及び和又は合成信号を受信し、個々のオーディオ出力側において、ステレオ左チャネル信号及びステレオ右チャネル信号を生成するマトリクス回路を有することによって解決される。
【０００５】
本発明の回路によって得られる主な利点は、基準搬送波がデジタル処理のために生成されたサンプリングクロックと結合されることである。これにより、デジタル回路の設計仕様においてより一層の簡単化が実現され、例えば記憶されたテーブルから基準搬送波のサンプリング値を読み出すようなことが可能となる。
【０００６】
さらに本発明の回路によって得られる別の利点は、高いコストと過渡特性に関する問題とによって際立っているパイロット信号からの基準搬送波の再生が必要なくなったことである。本発明の回路装置においてはスイッチオンの直後ないし選局の直後に直ちに基準搬送波が使用可能になる。それにより差信号の復調が直ちに行われる。この復調は当然補正回路の過渡期間内においては最適には補正されていない。
【０００８】
本発明の別の有利な実施例によれば、ローパスフィルタリングされた別の混合信号は、パイロット信号の振幅を表す信号の形成のために２乗されて加算される。これにより補正信号が、パイロット信号の振幅を表す信号によってその振幅の正規化のために制御される。
【０００９】
パイロット信号の振幅を表す信号は例えば受信品質を識別するために別の方式で評価されてもよい。
【００１０】
本発明の別の有利な実施例によれば、補正信号の形成のためにさらにそれぞれ１つのフィルタが設けられ、このフィルタの帯域幅は、受信放送局の選局切換直後は大きくてその後は低減するように制御可能であり、さらに当該フィルタは補正信号の振幅の正規化のために用いられる。
【００１１】
これによりステレオ受信の迅速な検出と、選局切換後の混合信号の迅速な補正が可能になる。他方で定常状態での動作においては僅かな帯域幅がノイズの低減に寄与する。
【００１２】
補正信号の導出のためのコストは、別の混合信号のローパスフィルタリングの後でサンプリングレートの低減が行われることによって著しく低減され得る。
【００１３】
本発明のさらに別の有利な構成例及び実施例は従属請求項に記載される。とりわけ従属請求項には別の混合信号から補正信号を導出するために別の回路が含まれている。
【００１４】
【実施例】
次に本発明の実施例を図面に基づき詳細に説明する。
【００１５】
図中同じ部分には同じ符号が付されている。本発明の実施例とその実施例の一部を表したものはブロック回路図で示されている。しかしながらこれは本発明による回路が、当該ブロックに相応する個々の回路を用いての実現にのみ制限されていることを意味するものではない。それどころか本発明による回路は特に有利には大規模集積回路を用いて実現可能である。この場合適切なプログラミングの下に、ブロック回路図に示されているような処理過程を実行するデジタル信号プロセッサを用いてもよい。本発明による回路装置は集積回路内の別の回路装置と共に放送受信機の主要な構成部分を形成するものである。
【００１６】
図１によるステレオデコーダには入力側１を介してデジタル多重信号ＭＰＸが供給される。この多重信号は公知の形式で和信号Ｌ＋Ｒ、差信号Ｌ−Ｒで変調された副搬送波及びパイロット信号を含んでいる。ＶＨＦステレオ放送採用の場合、副搬送波の周波数は３８ｋＨｚであり、これに対してパイロット信号は１９ｋＨｚの周波数を有している。パイロット信号の角周波数は以下では符号ｗｐで示す。
【００１７】
搬送波周波数の信号の復調のために、図１によるステレオデコーダでは乗算器２，３，４，５と１つの加算器６が設けられている。この加算器６の出力側からは別の乗算器７を介して、復調された差信号Ｌ−Ｒが多重信号と共に２つの別の加算器８，９からなるマトリクス回路に供給される。復号化されたデジタルステレオオーディオ信号ＬとＲは２つのローパスフィルタ１０，１１を介して出力側１２，１３に達する。
【００１８】
乗算器２、３をもちいて多重信号はまず基準搬送波と乗算される。この場合３での乗算は、２での乗算に対して９０°だけ位相シフトされた基準搬送波で行われる。基準搬送波のサンプリング値はテーブル１４から読み出される。この場合基準搬送波の周波数はサンプリング周波数の整数分の１となる。このサンプリング周波数は多重信号に基づいている。サンプリング周波数はそれ自体公知の形式で放送受信機において生成される。
【００１９】
２２８ｋＨｚの有利なサンプリング周波数の下では基準搬送波の周期毎に６つのサンプリング値が得られる。多重信号ＭＰＸのサンプリング値は、
ＭＰＸｎ：＝ＭＰＸ（ｎ・Ｔ）で得られる。この場合のｎは以下に記載されるパラメータにおいて整数であり、個々のサンプリング値を表す。
【００２０】
多重信号は以下の形式を有する。
【００２１】
ＭＰＸｎ＝（Ｌｎ＋Ｒｎ）＋（Ｌｎ−Ｒｎ）・ｓｉｎ（２ｗｐｎ・Ｔ＋２α）
＋√Ａ・ｓｉｎ（ｗｐｎ・Ｔ＋α）
テーブル１４から読み出された基準搬送波の値（ｓｉｎ（２ｗｐｔ）ないしｃｏｓ（２ｗｐｔ）との乗算により以下の混合信号が得られる。
【００２２】
Ｉｍｒ１＝ＭＰＸｎ・ｓｉｎ（２ｗｐｎＴ）
＝１／２（Ｌｎ−Ｒｎ）・ｃｏｓ２α＋…，              （１）
Ｉｍｒ２＝ＭＰＸｎ・ｃｏｓ（２ｗｐｎＴ）
＝１／２（Ｌｎ−Ｒｎ）・ｓｉｎ２α＋…，              （２）
この場合αは受信されたパイロット信号と受信機内のサンプリングクロックから生成された基準パイロット信号との間の位相差である。比較的高い周波数の項は式（１）及び（２）には示されていない。なぜならこれらは後でローパスフィルタ１０，１１によってフィルタリングされてしまうからである。
【００２３】
信号Ｉｍｒ１，Ｉｍｒ２は別の乗算器４，５に供給される。この乗算器４，５の出力信号は、以下において別の混合信号と称するが、以下の式で表される。
【００２４】
Ｉｍｓ１＝Ｉｍｒ１・Ｇ３８ｃ
＝１／２（Ｌｎ−Ｒｎ）・ｃｏｓ２α・Ｇ３８ｃｎ
Ｉｍｓ２＝Ｉｍｒ２・Ｇ３８ｓ
＝１／２（Ｌｎ−Ｒｎ）・ｓｉｎ２α・Ｇ３８ｓｎ
後ほどまた記述するが、信号
Ｇ３８ｓ＝ｓｉｎ２α
Ｇ３８ｃ＝ｃｏｓ２α
である。これによりこれらの別の混合信号は：
【００２５】
Ｉｍｓ１＝１／２（Ｌｎ−Ｒｎ）・ｃｏｓ２α・ｃｏｓ２α
Ｉｍｓ２＝１／２（Ｌｎ−Ｒｎ）・ｓｉｎ２α・ｓｉｎ２α
これにより加算器６の出力信号は１／２（Ｌｎ−Ｒｎ）となる。従って乗算器７によって供給された値Ｄ＝２による適切な正規化により（Ｌｎ−Ｒｎ）となる。このＤはさらにチャンネル分離を円滑にモノラル受信からステレオ受信へクロスフェードするために用いることができる。モノラル動作の場合にはＤ＝０である。
【００２６】
加算器８，９とローパスフィルタ１０，１１から成る次のマトリクス回路はデジタル出力信号ＬないしＲを生成する。有利には有効信号より上の周波数の抑圧の他にデエンファシスを行うようにローパスフィルタを設計してもよい。
【００２７】
以下では図１に基づいて、乗算器４及び５に供給される補正信号Ｇ３８ｃ，Ｇ３８ｓの生成を説明する。この生成のために多重信号ＭＰＸはまず、９０°だけ相互に位相のずれた２つの基準パイロット信号ｓｉｎ（ｗｐｔ）及びｃｏｓ（ｗｐｔ）と乗算される。これらの基準パイロット信号はテーブル１６から読出される。乗算器１４，１５の出力信号は、ローパスフィルタ１７，１８を介して導かれて信号ＳＰＣ１ｎ＝√Ａ・ｃｏｓα及びＳＰＣ２ｎ＝√Ａ・ｓｉｎαを送出する。これらの信号の周波数はパイロット信号に比べて非常に低いのでサンプリングレートの低減が１９，２０において行われる。これにより回路網２１においての比較的高いコストが節約され得る。これらの回路の出力信号は回路網２１に供給される。この回路網２１を用いて補正信号Ｇ３８ｓとＧ３８ｃが導出される。回路網２１は以下において図２に基づき詳細に説明する。
【００２８】
入力側２３，２４を介して供給される信号ＳＰＣ１，ＳＰＣ２はそれぞれ２５，２６において２乗され、２７において相互に乗算される。２乗された信号ＳＰＣ１，ＳＰＣ２は２８において相互に減算され、２９において相互に加算される。２つの信号の積は３０において“２”で乗算される。
【００２９】
それにより全体的に以下のような信号が生じる。
【００３０】
Ａ＝（ＳＰＣ１）２＋（ＳＰＣ２）２
Ｆ３８ｃ＝（ＳＰＣ１）２−（ＳＰＣ２）２＝Ａ・ｃｏｓ２α
Ｆ３８ｓ＝２・（ＳＰＣ１・ＳＰＣ２）＝Ａ・ｓｉｎ２α
パラメータＡは受信したパイロット信号の振幅を表し、減算器３１と閾値回路３２とを用いて切換信号ＳＴＩに変換される。この切換信号ＳＴＩは出力側３３から取り出され、ステレオ受信の表示のために用いられる。
【００３１】
ステレオ復号化へのパイロット信号の振幅変化の影響が無くなるように、信号Ｆ３８ｃとＦ３８ｓは、信号Ａが供給されるフィルタ３４，３５によって成分Ａを取り除かれる。成分Ａの取り除かれた信号Ｇ３８ｃとＧ３８ｓは出力側３６，３７から取り出されて、乗算器４，５（図１）に供給される。
【００３２】
フィルタ３４、３５の実施例は図３に示されている。それは２つの加算器４１，４２、２つの乗算器４３，４４及び１つの遅延素子４５とからなる。入力側４６，４７，４８には信号Ｆ３８ｃとＡと実数μとが供給される。この実数μによってステップ幅が制御され得る。図３によるフィルタの出力側４９から得られる信号は以下のようになる。
【００３３】
Ｇ３８ｃｎ＝Ｇ３８ｃｎ−１＋μ（Ｆ３８ｃｎ−Ａ・Ｇ３８ｃ−１）ないしは
Ｇ３８ｓｎ＝Ｇ３８ｓｎ−１＋μ（Ｆ３８ｓｎ−Ａ・Ｇ３８ｓ−１）
過渡期間の後ではＧ３８ｃｎ＝ｃｏｓ２αないしはフィルタ３５（図２）の場合にはＧ３８ｓｎ＝ｓｉｎ２αとなる。数値μは固定的に設定される。しかしながらこの数値μと過渡期間を変化させることも可能である。例えば短い過渡期間をフィルタの大きな帯域幅に相応して放送局の新たな調整の直後に使用することも可能である。この大きな帯域幅はＳ／Ｎ比の向上のためにより小さな帯域幅へ低減される。
【００３４】
図１にはさらに信号Ｄを供給する回路２２が示されている。この信号Ｄは受信品質を表す。これは公知の形式で受信電界強度からか又は前述したように信号Ａから導出され得る。回路２２の出力信号Ｄは乗算器７に供給され、この結果ステレオ受信とモノラル受信との間の円滑なクロスフェーディングが可能となる。
【００３５】
【発明の効果】
本発明によれば、基準搬送波がデジタル処理のために生成されたサンプリングクロックと結合されることにより、デジタル回路の設計仕様において著しい簡単化が実現される。
【図面の簡単な説明】
【図１】  本発明による回路のブロック回路図である。
【図２】  図１によるブロック回路図中の補正信号導出用の回路装置の一部を示した図である。
【図３】  図２による回路装置において用いられるフィルタのブロック回路図である。
【符号の説明】
１    入力側
２    乗算器
３    乗算器
４    乗算器
５    乗算器
６    加算器
７    乗算器
８    加算器
９    加算器
１０  ローパスフィルタ
１１  ローパスフィルタ
１２  出力側
１３  出力側
２３  入力側
２４  入力側
２８  減算器
２９  加算器
３１  減算器
３２  閾値回路
３４  フィルタ
３５  フィルタ
【図１】
0003699492.tif 000002
【図２】
0003699492.tif 000003
【図３】
0003699492.tif 000004