(57)【特許請求の範囲】
【請求項１】
第１の抵抗を介して交流信号が入力される第１のインバータ回路と、
第２の抵抗が並列接続されており、前記第１のインバータ回路の出力側に接続された第２のインバータ回路と、
半導体基板上に並行して形成された２本のインダクタ導体とこれら２本のインダクタ導体の間に分布定数的に形成されたキャパシタとを有しており、前記２本のインダクタ導体のいずれか一方を介して前記第１のインバータ回路の出力を入力側に帰還させるとともに、前記２本のインダクタ導体のいずれか他方の一端が前記第２のインバータ回路の出力側に接続されたＬＣ素子と、
を備え、前記第１の抵抗に入力された交流信号の中から所定の周波数近傍の信号を通過させて前記第２のインバータ回路から出力することを特徴とするバンドパスフィルタ。
【請求項２】
第１の抵抗を介して交流信号が入力される第１の反転増幅器と、
第２の抵抗が並列接続されており、前記第１の反転増幅器の出力側に接続された第２の反転増幅器と、
半導体基板上に並行して形成された２本のインダクタ導体とこれら２本のインダクタ導体の間に分布定数的に形成されたキャパシタとを有しており、前記２本のインダクタ導体のいずれか一方を介して前記第１の反転増幅器の出力を入力側に帰還させるとともに、前記２本のインダクタ導体のいずれか他方の一端が前記第２の反転増幅器の出力側に接続されたＬＣ素子と、
を備え、前記第１の抵抗に入力された交流信号の中から所定の周波数近傍の信号を通過させて前記第２の反転増幅器から出力することを特徴とするバンドパスフィルタ。
【請求項３】
請求項１または２において、
前記第１の抵抗は可変抵抗であり、抵抗値を変えることにより通過帯域幅を変えることを特徴とするバンドパスフィルタ。
【請求項４】
請求項１または２において、
前記第２の抵抗は可変抵抗であり、抵抗値を変えることにより出力信号の振幅を変えることを特徴とするバンドパスフィルタ。
【請求項５】
請求項３または４において、
前記可変抵抗をＦＥＴのチャネルによって形成し、ゲート電圧を変えてチャネル抵抗を変えることを特徴とするバンドパスフィルタ。
【請求項６】
請求項３または４において、
前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型のＦＥＴとを並列接続することにより形成し、各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とするバンドパスフィルタ。
【請求項７】
請求項１〜６のいずれかにおいて、
前記ＬＣ素子は、
前記半導体基板上でほぼ同心状に隣接して配置されており、前記２本のインダクタ導体として機能する渦巻き形状の２つの電極と、
前記半導体基板の表面近傍であって前記２つの電極に沿った位置に形成され、前記２つの電極のいずれか一方にｐ領域が、他方にｎ領域が電気的に接続されており、逆バイアス電圧を印加することにより前記キャパシタとして機能する渦巻き形状のｐｎ接合層と、
を備えることを特徴とするバンドパスフィルタ。
【請求項８】
請求項１〜６のいずれかにおいて、
前記ＬＣ素子は、
前記半導体基板上に形成されたウェルと、
前記ウェル上でほぼ同心状に隣接して配置されており、前記２本のインダクタ導体として機能する渦巻き形状の２つの電極と、
前記ウェルの表面近傍であって前記２つの電極に沿った位置に形成され、前記２つの電極のいずれか一方にｐ領域が、他方にｎ領域が電気的に接続されており、逆バイアス電圧を印加することにより前記キャパシタとして機能する渦巻き形状のｐｎ接合層と、
を備え、前記ウェルの電位と、前記ウェルに接する前記ｐ領域あるいは前記ｎ領域の電位とをほぼ同じにすることを特徴とするバンドパスフィルタ。
【請求項９】
請求項７または８において、
前記ｐｎ接合層に印加する逆バイアス電圧を変えて前記ｐｎ接合層が有する静電容量を変化させることにより、通過帯域の中心周波数を変えることを特徴とするバンドパスフィルタ。
【請求項１０】
請求項１〜９のいずれかにおいて、
前記半導体基板上に構成部品を一体形成したことを特徴とするバンドパスフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、入力される交流信号の中から所定の周波数近傍の信号のみを選択的に出力するバンドパスフィルタに関する。
【０００２】
【従来の技術】
従来から、能動素子や受動素子を用いて構成される各種のバンドパスフィルタが知られている。特に最近では、オペアンプ（演算増幅器）を複数段接続した高次のアクティブフィルタによって任意の周波数特性を有するバンドパスフィルタが実現されている。
【０００３】
【発明が解決しようとする課題】
ところで、従来から知られる各種のアクティブフィルタはオペアンプを用いているため、その動作周波数による制限から高周波化には限界があった。したがって、通過域の周波数が数十ＭＨｚ以上のバンドパスフィルタを構成することは難しく、これ以上の周波数特性を得ようとすると使用するオペアンプが特殊なものとなってコストが上昇するという問題がある。また、高次のアクティブフィルタは複数のオペアンプと受動素子を含んでいるため、構成が複雑になるという問題もある。
【０００４】
さらに、高次のアクティブフィルタによって実現した従来のバンドパスフィルタは、周波数特性を変えようとすると、各段に含まれる複数の素子の素子定数を変える必要があり、周波数の変更が簡単ではなかった。
【０００５】
本発明は、このような点に鑑みて創作されたものであり、その目的は部品点数が少なく構成が単純であり、通過域の周波数の高周波化が可能なバンドパスフィルタを提供することにある。
【０００６】
また、本発明の他の目的は、通過域の周波数変更が容易なバンドパスフィルタを提供することにある。
【０００７】
【課題を解決するための手段】
各請求項の発明は、第１のインバータ回路あるいは反転増幅器の入出力間にＬＣ素子の一方のインダクタ導体を接続するとともに、第２のインバータ回路あるいは反転増幅器の出力端をこのＬＣ素子の他方のインダクタ導体に接続することにより、ＬＣ素子が有するインダクタ成分とキャパシタ成分とにより定まる所定の周波数のみを通過させることができる。本発明によれば、部品点数が少ない単純な回路構成を実現することができる。
【０００８】
特に、本発明では、第１のインバータ回路等の入力側に接続された第１の抵抗の抵抗値を変えることにより通過帯域幅を変えることができ、第２のインバータ回路等に並列接続された第２の抵抗の抵抗値を変えることにより出力信号の振幅を変えることができる。また、インダクタ導体間にｐｎ接合層を形成することによりインダクタ導体間に分布定数的に静電容量が形成された複合素子であるＬＣ素子を実現することができ、このｐｎ接合層に印加する逆バイアス電圧を変えることにより、通過帯域の中心周波数を変えることができる。したがって、構成部品の全体を半導体基板上に一体形成した場合であっても、容易に通過帯域幅や通過帯域の中心周波数あるいは信号振幅の調整が可能となる。しかも、構成部品を半導体基板上に一体形成した場合には、集積化による回路の小型化やコスト低減が可能になる。
【０００９】
【発明の実施の形態】
以下、本発明を適用した一の実施形態のバンドパスフィルタについて、図面を参照しながら具体的に説明する。
【００１０】
図１は、一の実施形態のバンドパスフィルタの構成を示す回路図である。同図に示すバンドパスフィルタ１は、入力抵抗となる可変抵抗１２と、直列に接続された２つのインバータ回路１４および１６と、後段のインバータ回路１６に並列に接続された可変抵抗１８と、インバータ回路１４および１６の各入出力端子に接続された分布定数型のＬＣ素子２０とを含んで構成されている。
【００１１】
インバータ回路１４、１６のそれぞれは、通常はデジタル信号が入力され、この入力信号の論理を反転して出力するものであるが、本実施形態ではアナログ素子として使用している。例えば、一般に市販されているＣＭＯＳの４０００シリーズ等のインバータ回路が用いられる。
【００１２】
ＬＣ素子２０は、２本のインダクタ導体を含んでおり、これら２本のインダクタ導体間に分布定数的にキャパシタが形成された複合素子である。一方のインダクタ導体の両端近傍のそれぞれには第１あるいは第２の入出力端子が接続されており、これら第１および第２の入出力端子が前段のインバータ回路１４の入出力端にそれぞれ接続されている。また、他方のインダクタ導体の一方端近傍には第３の入出力端子が接続されており、この第３の入出力端子が後段のインバータ回路１６の出力端に接続されている。
【００１３】
このような構成を有するバンドパスフィルタ１において、入力抵抗となる可変抵抗１２の一方端に交流信号が入力されると、その中から所定の周波数近傍の信号のみが選択されて後段のインバータ回路１６から出力される。
【００１４】
本出願人は、図１に示すバンドパスフィルタ１の２つの可変抵抗１２、１８の各抵抗値を無限大にした回路を実際に製作して電源を投入した場合に、この回路が正弦波発振器として動作することを確かめている。そして、その発振周波数は、ＬＣ素子２０のインダクタ導体が有するインダクタンスと２つのインダクタ導体間に現れる静電容量によって決定され、これらの値を変えると発振周波数も変化することを確かめている。
【００１５】
また、この正弦波発振器において、後段のインバータ回路１６と並列接続された可変抵抗１８の抵抗値を小さくしていくと、発振出力の振幅が次第に小さくなっていってある値以下では発振が停止する。
【００１６】
図２は、このときの可変抵抗１８の抵抗値Ｒ２と発振出力の信号振幅との関係を示す図である。同図に示すように、可変抵抗１８の抵抗値Ｒ２がＡより小さいときに発振が停止し、ＡからＢの間では抵抗値の変化に応じて振幅も変化し、Ｂ以上では出力振幅がほぼ飽和している。
【００１７】
（バンドパスフィルタの使用例１）
図１に示すバンドパスフィルタ１では、後段のインバータ回路１６に並列接続された可変抵抗１８の抵抗値Ｒ２を図２に示すＡより若干小さな値ａに設定するとともに、インバータ回路１４の入力側に設けられた可変抵抗１２の抵抗値を所定の値（有限の値）に設定している。このように各可変抵抗の抵抗値を設定することにより、バンドパスフィルタ１は、可変抵抗１２の一方端に入力された交流信号の中から、上述した正弦波発振器の発振周波数近傍の信号のみを引き込んで出力するため、発振周波数近傍の信号のみを通過させるフィルタとして動作する。
【００１８】
図３は、上述したバンドパスフィルタ１の周波数特性を示す図である。同図において、横軸は入力信号の周波数を、縦軸はゲインすなわち入出力信号間の信号振幅の比をｄＢ単位で表したものである。
【００１９】
同図に示すように、ある周波数近傍の信号のみが通過し、その中心周波数においては入力信号とほぼ振幅が等しい出力信号が出力され、それ以外の周波数では減衰される。
【００２０】
また、インバータ回路１４の前段に設けられた可変抵抗１２の抵抗値Ｒ１を変えることにより、バンドパスフィルタ１のＱ、すなわち信号の通過帯域幅を変えることができる。図３に示すように、可変抵抗１２の抵抗値Ｒ１が大きいときには上述した正弦波発振器の発振周波数近傍の極狭い周波数の信号のみを引き込むためＱが大きく通過帯域幅が狭くなる。これに対し、可変抵抗１２の抵抗値Ｒ１を小さくすると比較的広い範囲の信号を引き込むためＱが小さく通過帯域幅が広くなる。
【００２１】
（バンドパスフィルタの使用例２）
ところで、上述した説明ではインバータ回路１６に並列に接続された可変抵抗１８の抵抗値Ｒ２を、図２に示すＡより若干小さいａに設定したが、Ａ以上に設定してもよい。図２に示すＡからＢの間のｂに設定した場合とは交流信号が入力されない状態で正弦波発振が行われる状態であり、このような状態において交流信号を入力した場合であっても発振周波数近傍の信号のみが引き込まれて、この周波数近傍の信号のみが通過することが確かめられている。
【００２２】
図４は、交流信号が入力されない状態で発振するように抵抗値Ｒ２が設定されたバンドパスフィルタの周波数特性を示す図である。同図において、横軸は入力信号の周波数を、縦軸はゲインすなわち入出力信号間の信号振幅の比をｄＢ単位で表したものである。
【００２３】
同図に示す周波数特性は、基本的には図３に示した周波数特性に類似しており、バンドパスフィルタ１に入力された交流信号の中からある周波数近傍の信号のみが通過し、それ以外の周波数では減衰する。
【００２４】
また、通過帯域の中心周波数近傍ではゲインが０より大きくなって、入力信号が増幅される現象が確かめられている。したがって、入力信号がない状態で正弦波発振を行うようにしてバンドパスフィルタ１を使用した場合には、発振周波数近傍の信号のみを通過させるとともに信号の増幅を行う同調増幅器として動作させることができる。
【００２５】
なお、入力抵抗となる可変抵抗１２の抵抗値Ｒ１を可変した場合には、図３に示した特性と同様に、バンドパスフィルタのＱすなわち通過帯域幅を変化させることができる。
【００２６】
このように、上述したバンドパスフィルタ１は、インバータ回路やＬＣ素子あるいは可変抵抗といった部品で構成されており、部品点数が少なく単純な回路構成で実現でき、コスト低減を図ることができる。また、可変抵抗１２の抵抗値Ｒ１を変えるだけでバンドパスフィルタ１の通過帯域幅を変えることができ、特性変更が容易となる。
【００２７】
また、ＬＣ素子２０が有するインダクタンスや静電容量によって発振周波数、すなわちバンドパスフィルタ１の通過域の中心周波数が決まっており、別の見方をすれば、ＬＣ素子２０が有する素子定数を変更するだけで通過域の中心周波数の変更を行うことができる。
【００２８】
また、実際に商品名「フィルマック」（新潟精密株式会社製）を分布定数型のＬＣ素子２０として用いるとともに、ＣＭＯＳの４０００シリーズのインバータ回路１４、１６を用いて図１の回路を構成したところ、通過域の中心周波数が３０ＭＨｚ程度となることが確かめられている。この周波数は、ＣＭＯＳの４０００シリーズのインバータ回路１４、１６をデジタル回路として使用する場合の動作周波数をはるかに越えている。換言すれば、カタログ上の最高動作周波数がそれほど高くない安価なインバータ回路を用いてバンドパスフィルタ１を構成した場合であっても動作周波数を数十ＭＨｚ以上に設定できるため、容易に高周波化を図ることができる。したがって、例えば通過域の中心周波数を１００ＭＨｚ程度に設定する場合であっても、汎用されているプロセスを用いてバンドパスフィルタ１の全部あるいはほとんどの構成部品をチップ上に集積化することも可能となる。
【００２９】
（ＬＣ素子の具体例）
次に、ＬＣ素子２０の具体例を詳細に説明する。上述したように商品名「フィルマック」を用いてＬＣ素子２０を構成することもできるが、以下では、集積化に適しており、しかも素子定数を変更することができるＬＣ素子について説明する。
【００３０】
図５は、半導体基板上に形成されたＬＣ素子の平面図である。また、図６は図５に示したＡ−Ａ線拡大断面図である。
【００３１】
これらの図に示すＬＣ素子２０は、半導体基板であるｐ型シリコン基板（ｐ−Ｓｉ基板）２００の表面付近に形成された渦巻き形状のｎ+ 領域２０２と、さらにその一部に形成された渦巻き形状のｐ+ 領域２０４とを含んでおり、これらのｎ+ 領域２０２とｐ+ 領域２０４とによってｐｎ接合層２０６が形成されている。また、ｐ−Ｓｉ基板２００とｎ+ 領域２０２との間には逆バイアス電圧が印加されており、周回して隣接するｎ+ 領域２０２同士の間においてｐ−Ｓｉ基板２００がアイソレーション領域として機能している。
【００３２】
また、このＬＣ素子２０は、上述したｎ+ 領域２０２の表面であって、このｎ+ 領域２０２に沿った位置に渦巻き形状の第１の電極２１０が形成されている。同様に、ｐ+ 領域２０４の表面であって、ｐ+ 領域２０４に沿った位置に渦巻き形状の第２の電極２１２が形成されている。また、第１の電極２１０の両端および第２の電極２１２の一方端（例えば外周側）には、３つの入出力電極２１４、２１６、２１８がそれぞれ接続されている。なお、３つの入出力電極２１４、２１６、２１８の取付けは、図５に示すように薄いｎ+ 領域２０２あるいはｐ+ 領域２０４を傷つけないように能動領域の外側で行われる。
【００３３】
このような構造を有するＬＣ素子２０は、渦巻き形状を有している第１および第２の電極２１０、２１２のそれぞれがインダクタ導体として機能する。また、第１および第２の電極２１０、２１２のそれぞれに電気的に接続されたｐｎ接合層２０６が逆バイアスの状態で使用されると渦巻き形状のキャパシタとして機能する。したがって、第１および第２の電極２１０、２１２により形成されるインダクタとｐｎ接合層２０６によって形成されるキャパシタとが分布定数的に存在する複合素子が形成される。
【００３４】
なお、ｐ−Ｓｉ基板２００には、上述した構造を有するＬＣ素子２０の他に、図１に示したインバータ回路１４等の他の構成部品が一体形成されており、バンドパスフィルタ１の全体が１チップ上に集積化されている。
【００３５】
図７は、図５および図６に構造を示したＬＣ素子の等価回路を示す図である。同図（Ａ）に示すように、第１の電極２１０がインダクタンスＬ１を有するインダクタとして機能し、第２の電極２１２がインダクタンスＬ２を有するインダクタとして機能する。また、これら第１および第２の電極２１０、２１２の間には渦巻き形状の周回方向に沿ってｐｎ接合層２０６が形成されており、このｐｎ接合層２０６を逆バイアスで使用することにより、静電容量Ｃを有する分布定数的なキャパシタが形成されている。なお、図１に示した回路に含まれるＬＣ素子２０は、図７（Ａ）に示した等価回路を簡略化したものであり、実質的に同じものを表している。
【００３６】
図７（Ｂ）は、ＬＣ素子２０に含まれるｐｎ接合層２０６に逆バイアス電圧を印加するための構成を示す。具体的には、第１の入出力電極２１４と第３の入出力電極２１８との間に所定の逆バイアス電圧を印加するためのバイアス用電源２２０を接続するとともに、第１の入出力電極２１４に直列にキャパシタ２２２を挿入する。このキャパシタ２２２は直流電流阻止用であり、動作に影響を与えないようにインピーダンスが極めて小さく、すなわち大きな静電容量に設定されている。
【００３７】
また、図７（Ｃ）に示すように、上述したバイアス用電源２２０を逆バイアス電圧の値を任意に変更することができる逆バイアス用電源２２４に置き換えることにより、渦巻き形状のｐｎ接合層２０６によって形成されるキャパシタの静電容量をある範囲で任意に変更することができる。
【００３８】
したがって、このように分布定数的なキャパシタが有する静電容量を任意に変更可能なＬＣ素子２０を用いて図１に示すバンドパスフィルタ１を構成することにより、周波数特性をある範囲で任意に変更することができる。例えば、一般の可変容量ダイオードでは逆バイアス電圧を可変することにより静電容量を５０％程度変えることができるため、図５に構造を示すＬＣ素子２０を用いることにより、通過域の周波数を少なくとも数十％程度可変できることがわかる。
【００３９】
図８は、図５等に示したＬＣ素子２０の製造工程の一例を示す図である。図５のＢ−Ｂ線拡大断面の各製造工程毎の状態が示されている。
【００４０】
（１）エピタキシャル層の成長：
まず最初に、ｐ−Ｓｉ基板２００（ウエハ）表面の酸化膜を除去した後に、ｐ−Ｓｉ基板２００の表面全体にｎ+ 型エピタキシャル層２２６を成長させる（図８（Ａ））。
【００４１】
（２）アイソレーション領域の形成：
次に、図５に示したｎ+ 領域２０２およびｐ+ 領域２０４を除く領域をアイソレーション領域とするために、ｐ型不純物の拡散あるいはイオン注入を行う。
【００４２】
具体的には、まずエピタキシャル層２２６の表面を熱酸化して酸化膜２２８を形成する。そして、フォトリソグラフィによってｐ領域を形成すべき位置の酸化膜２２８を除去した後に、ｐ型不純物を熱拡散あるいはイオン注入により選択的に添加することにより、ｐ領域が選択的に形成される。このようにして形成されたｐ領域は、ｐ−Ｓｉ基板２００の一部となってアイソレーション領域を形成する（同図（Ｂ））。
【００４３】
このようにしてアイソレーション領域の形成が行われた結果、残されたエピタキシャル層２２６によって渦巻き形状のｎ+ 領域２０２が形成される。
【００４４】
（３）ｐｎ接合層の形成：
次に、渦巻き形状に形成されたｎ+ 領域２０２の一部にｐ型不純物を熱拡散あるいはイオン注入により導入することにより、渦巻き形状のｐ+ 領域２０４を形成する（同図（Ｃ））。
【００４５】
具体的には、まずｎ+ 領域２０２を含むｐ−Ｓｉ基板２００の表面を熱酸化して酸化膜２３０を形成する。そして、フォトリソグラフィによってｐ+ 領域２０４を形成すべき位置の酸化膜２３０を除去した後に、ｐ型不純物を熱拡散あるいはイオン注入により選択的に添加することにより、ｐ+ 領域２０４が選択的に形成される。
【００４６】
このｐ+ 領域２０４は、先に形成されたｎ+ 領域２０２中に形成する必要があるため、既に導入されているｎ型不純物の量以上のｐ型不純物を添加することにより、ｐ+ 領域２０４が形成される。
【００４７】
このようにして、ｎ+ 領域２０２とｐ+ 領域２０４とからなる渦巻き形状のｐｎ接合層２０６が形成される。
【００４８】
（４）電極の形成：
次に、熱酸化により表面に酸化膜２３２を形成した後にフォトリソグラフィによってｎ+ 領域２０２とｐ+ 領域２０４のそれぞれの表面に渦巻き形状の孔あけを行い、その後この渦巻き形状に孔あけされた部分に、例えばアルミニウムを蒸着することにより第１および第２の電極２１０、２１２を形成する（同図（Ｄ））。また、その後３つの入出力電極２１４、２１６、２１８のそれぞれをアルミニウムの蒸着により形成する。
【００４９】
上述したＬＣ素子２０を製造する工程は、基本的には通常のバイポーラトランジスタあるいはダイオードを製造する工程と類似しており、ｐｎ接合層２０６やその間のアイソレーション領域の形状等が異なるものである。したがって、一般のバイポーラトランジスタを製造する工程においてフォトマスクの形状を変更することにより対応することができ、製造が容易であるとともに小型化にも適している。
【００５０】
また、上述したＬＣ素子２０の製造工程においては、最初にエピタキシャル成長によりｎ+ 領域を表面全体に形成した後にアイソレーションを行う場合を例にとり説明したが、ｐ−Ｓｉ基板２００の表面に酸化膜を形成した後にフォトリソグラフィにより渦巻き形状のｎ+ 領域２０２に対応する孔あけを行い、この部分に熱拡散あるいはイオン注入によりｎ型不純物を導入することによりｎ+ 領域２０２を形成した後に、同様の方法により直接的にｐ+ 領域２０４を形成してもよい。また、ｐｎ接合層を形成する方法については、その他の一般的な半導体製造技術を用いることができる。
【００５１】
なお、本発明は上記の実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００５２】
例えば、上述したバンドパスフィルタ１では２つのインバータ回路１４、１６を用いて構成したが、少なくとも一方をソース接地回路等の反転増幅器で構成するようにしてもよい。
【００５３】
また、図５に示したＬＣ素子２０は、第１および第２の電極２１０、２１２のほぼ全長に対応するようにｐｎ接合層２０６を形成したが、図９に示すように部分的に対応させたＬＣ素子２０ａに置き換えてもよい。
【００５４】
また、上述したバンドパスフィルタ１には２つの可変抵抗１２、１８が含まれているが、これらは具体的に接合型あるいはＭＯＳ型のＦＥＴを用いて実現することができる。すなわち、ＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗１２、１８として使用した場合には、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させることができる。
【００５５】
また、可変抵抗１２あるいは１８をｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して構成するようにしてもよい。ゲート電圧の大きさを変えることにより抵抗値を可変することができる。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、バンドパスフィルタ１の出力信号の歪みを少なくすることができる。
【００５６】
また、上述した２つの可変抵抗１２、１８の少なくとも一方を抵抗値が固定の抵抗に置き換えるようにしてもよい。可変抵抗１２の抵抗値を固定した場合には、通過帯域幅が固定のバンドパスフィルタ１を構成することができ、可変抵抗１８の抵抗値を固定した場合には、出力振幅が固定のバンドパスフィルタ１を構成することができる。
【００５７】
また、上述したＬＣ素子２０の説明では、ｐ−Ｓｉ基板２００とｐｎ接合層２０６との間に生じる浮遊容量を無視したが、実際に図１に示した各構成部品を半導体基板上に形成するとこの浮遊容量の影響を無視することができない。この点は、シミュレーションによっても確かめられており、図３に示した特性よりもかなり変化がなだらかな特性となる。また、浮遊容量があるためｐｎ接合層２０６の静電容量を可変した際の通過中心周波数の変化の度合いも少なくなり、実用的でない。浮遊容量が発生するとこのような数々の不都合が生じるため、不要容量の発生自体を回避できれば都合がよい。
【００５８】
図１０は、浮遊容量の発生を抑えたＬＣ素子２０ｂの平面図である。また、図１１は図１０に示したＣ−Ｃ線拡大断面図である。
【００５９】
これらの図に示すＬＣ素子２０ｂは、図５に示したＬＣ素子２０に対して、ｐｎ接合層２０６をｎ−Ｓｉ基板３００の一部に形成したｐウェル３０２の表面近傍に形成した点が異なっている。また、このｐウェル３０２には、所定の電圧を印加するために電極３１０が設けられている。
【００６０】
このような構成を有するＬＣ素子２０ｂにおいて、ｐｎ接合層２０６に逆バイアス電圧を印加する際に、ｐウェル３０２の電位とこのｐウェル３０２と接するｎ+ 領域２０２の電位とがほぼ同じになるように、電極３１０に対して所定の電圧を印加する。このようにしてｐウェル３０２とｎ+ 領域２０２の電位がほぼ同じになれば、これらが隣接する境界近傍での浮遊容量の発生を抑えることができる。同様に、図１２は浮遊容量の発生を抑えたＬＣ素子２０ｃの平面図であり、図９に示したＬＣ素子２０ａに対応する構成が示されている。
【００６１】
【発明の効果】
上述したように本発明によれば、所定の周波数のみを通過させるバンドパスフィルタを部品点数が少ない単純な回路構成で実現することができる。
【００６２】
特に、本発明によれば、第１の抵抗の抵抗値を変えることにより通過帯域幅を変えることができ、第２の抵抗の抵抗値を変えることにより出力信号の振幅を変えることができる。また、インダクタ導体間にｐｎ接合層を形成することによりインダクタ導体間に分布定数的に静電容量が形成された複合素子であるＬＣ素子を実現することができ、このｐｎ接合層に印加する逆バイアス電圧を変えることにより、通過帯域の中心周波数を変えることができる。したがって、構成部品の全体を半導体基板上に一体形成した場合であっても、容易に通過帯域幅や通過帯域の中心周波数あるいは信号振幅の調整が可能となる。しかも、構成部品を半導体基板上に一体形成した場合には、集積化による回路の小型化やコスト低減が可能になる。
【図面の簡単な説明】
【図１】本発明を適用した一の実施形態のバンドパスフィルタの回路図である。
【図２】２段目のインバータ回路に並列接続された可変抵抗の抵抗値と発振出力の信号振幅の関係を示す図である。
【図３】図１に示したバンドパスフィルタの周波数特性を示す図である。
【図４】図１に示したバンドパスフィルタの周波数特性を示す図である。
【図５】半導体基板上に形成したＬＣ素子の平面図である。
【図６】図５に示したＡ−Ａ線拡大断面図である。
【図７】図５に示したＬＣ素子の等価回路を示す図である。
【図８】ＬＣ素子の製造工程の一例を示す図である。
【図９】ＬＣ素子の変形例を示す図である。
【図１０】ＬＣ素子の他の変形例を示す図である。
【図１１】図１０に示したＣ−Ｃ線拡大断面図である。
【図１２】ＬＣ素子の他の変形例を示す図である。
【符号の説明】
１  バンドパスフィルタ
１２、１８  可変抵抗
１４、１６  インバータ回路
２０  ＬＣ素子
２００  ｐ−Ｓｉ基板
２０２  ｎ+ 領域
２０４  ｐ+ 領域
２０６  ｐｎ接合層
２１０  第１の電極
２１２  第２の電極
【図１】
0003718000.tif 000002
【図２】
0003718000.tif 000003
【図３】
0003718000.tif 000004
【図４】
0003718000.tif 000005
【図５】
0003718000.tif 000006
【図６】
0003718000.tif 000007
【図７】
0003718000.tif 000008
【図８】
0003718000.tif 000009
【図９】
0003718000.tif 000010
【図１０】
0003718000.tif 000011
【図１１】
0003718000.tif 000012
【図１２】
0003718000.tif 000013