(57)【特許請求の範囲】
【請求項１】
情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムに含まれる電子機器において、
前記情報信号をパケット化して送信する情報信号パケット送信手段と、
前記制御信号をパケット化して送信する制御信号パケット送信手段とを有し、
前記情報信号パケット送信手段で生成されるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、
前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、
前記制御信号パケット送信手段は、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、送信すること
を特徴とする電子機器。
【請求項２】
前記制御信号パケット送信手段は、当該電子機器が送信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器から指定されるときは、送信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を受信することを特徴とする請求項１記載の電子機器。
【請求項３】
前記制御信号パケット送信手段は、当該電子機器が送信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器へ知らせるときは、送信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を送信することを特徴とする請求項１記載の電子機器。
【請求項４】
前記バスは、ＩＥＥＥ１３９４であり、情報信号が含まれたパケットは、アイソクロナスパケットであり、制御信号が含まれたパケットは、アシンクロナスパケットであることを特徴とする請求項１記載の電子機器。
【請求項５】
情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムに含まれる電子機器において、
パケット化された前記情報信号を受信する情報信号パケット受信手段と、
パケット化された前記制御信号を受信する制御信号パケット受信手段とを有し、
前記情報信号パケット受信手段で受信されるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、
前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、
前記制御信号パケット受信手段は、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、受信すること
を特徴とする電子機器。
【請求項６】
前記制御信号パケット受信手段は、当該電子機器が受信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器から指定されるときは、受信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を受信することを特徴とする請求項５記載の電子機器。
【請求項７】
前記制御信号パケット受信手段は、当該電子機器が受信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器へ知らせるときは、受信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を送信することを特徴とする請求項５記載の電子機器。
【請求項８】
前記バスは、ＩＥＥＥ１３９４であり、情報信号が含まれたパケットは、アイソクロナスパケットであり、制御信号が含まれたパケットは、アシンクロナスパケットであることを特徴とする請求項５記載の電子機器。
【請求項９】
情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムにおいて利用される電子機器の制御方法において、
前記情報信号をパケット化して前記バス上で送受信するとともに、前記制御信号をパケット化して前記バス上で送受信し、
前記情報信号が含まれるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、
前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、
前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、送受信すること
を特徴とする電子機器の制御方法。
【請求項１０】
前記電子機器が送信または受信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器から指定されるときは、送信または受信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を受信することを特徴とする請求項９記載の電子機器の制御方法。
【請求項１１】
前記電子機器が送信または受信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器へ知らせるときは、送信または受信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を送信することを特徴とする請求項９記載の電子機器の制御方法。
【請求項１２】
前記バスは、ＩＥＥＥ１３９４であり、情報信号が含まれたパケットは、アイソクロナスパケットであり、制御信号が含まれたパケットは、アシンクロナスパケットであることを特徴とする請求項９記載の電子機器の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＩＥＥＥ−１３９４に準拠したシリアルバス（以下ＩＥＥＥ１３９４シリアルバスという）のような、制御信号パケットと情報信号パケットとを混在させて伝送できる通信制御バスで接続された複数の電子機器間で通信を行うシステムに関し、詳細には電子機器が入出力する情報信号のフォーマットを表す制御信号の構造に関する。
【０００２】
【従来の技術】
ＩＥＥＥ１３９４シリアルバスのような制御信号パケットと情報信号パケットとを混在させて伝送できる通信制御バスによって複数の電子機器を接続し、これらの電子機器間で情報信号及び制御信号を通信するシステムが考えられている。
【０００３】
図１６にこのようなシステムの例を示す。このシステムは、カメラ一体型ビデオテープレコーダ（以下ＣＡＭという）１１と、編集機（編集コントローラ）１２と、テレビジョン受像機（以下ＴＶという）１３と、第１のビデオテープレコーダ（以下ビデオテープレコーダをＶＴＲという）１４と、第２のＶＴＲ１５とを備えている。そして、ＣＡＭ１１と編集機１２との間、編集機１２と第１のＶＴＲ１４との間、第１のＶＴＲ１４とＴＶ１３の間、及び第１のＶＴＲ１４と第２のＶＴＲ１５との間は、ＩＥＥＥ１３９４シリアルバス１６〜１９により接続されている。ここで、＃Ａ〜＃Ｅは、各々ＣＡＭ１１、編集機１２、ＴＶ１３、第１のＶＴＲ１４と、及び第２のＶＴＲ１５のシステム内のノードＩＤである。
【０００４】
システム内の各電子機器（以下「電子機器」を「機器」という）における信号の伝送は、図１７に示すように、所定の通信サイクル（例えば１２５μｓｅｃ）毎に時分割多重によって行なわれる。そして、この信号の伝送はサイクルマスターと呼ばれる機器が通信サイクルの開始時であることを示すサイクルスタートパケットをバス上へ送出することにより開始される。なお、サイクルマスターは、各機器をＩＥＥＥ１３９４シリアルバスのケーブルで接続した時に、ＩＥＥＥ−１３９４で規定する手順により自動的に決定される。
【０００５】
１通信サイクル中における通信の形態は、ビデオデータやオーディオデータなどの情報信号をアイソクロナス（以下「アイソクロナス」を「Ｉｓｏ」という）伝送するＩｓｏ通信と、接続制御コマンド等の制御信号をアシンクロナス（以下「アシンクロナス」を「Ａｓｙｎｃ」という）伝送するＡｓｙｎｃ通信の二種類である。そして、ＩｓｏパケットがＡｓｙｎｃパケットより先に伝送される。Ｉｓｏパケットそれぞれにチャンネル番号１，２，3 ，・・・ｎを付けることにより、複数のＩｓｏデータを区別することができる。Ｉｓｏパケットの送信が終了した後、次のサイクルスタートパケットまでの期間がＡｓｙｎｃパケットの伝送に使用される。
【０００６】
ＩＥＥＥ１３９４シリアルバスにＩｓｏパケットを送出しようとする機器は、まず情報信号の伝送に必要な帯域とチャンネルとを確保する。このため、ＩＥＥＥ１３９４シリアルバスのチャンネルと帯域を管理する機器であるＩＲＭ（Ｉｓｏｃｈｒｏｎｏｕｓ  Ｒｅｓｏｒｃｅ  Ｍａｎａｇｅｒ）に、チャンネル及び必要とする帯域を申請する。
【０００７】
ＩＲＭは、図１８に示すように、バスの各チャンネルの使用状態を示すレジスタ（ＣＨＡＮＮＥＬＳ  ＡＶＡＩＬＡＢＬＥ  ＲＥＧＩＳＴＥＲ）ＲＥＧ１と、バスの残りの容量を示すレジスタ（ＢＡＮＤＷＩＤＴＨ  ＡＶＡＩＬＡＢＬＥＲＥＧＩＳＴＥＲ）ＲＥＧ２とを備えている。
【０００８】
ＩＥＥＥ１３９４シリアルバスにＩｓｏパケットを送出しようとする機器は、これらのレジスタＲＥＧ１，２に対して、Ａｓｙｎｃパケットを用いて読み出し命令を送り、ＲＥＧ１，２の内容を読み出す。そして、空きチャンネルと空き容量があれば、Ａｓｙｎｃパケットを用いて自分が使用したいチャンネルと帯域をＲＥＧ１，２に書き込むための書き込み命令をＩＲＭへ送る。レジスタＲＥＧ１，２への書き込みに成功すれば、ＩＥＥＥ１３９４シリアルバスへの出力が可能となる。
【０００９】
例えば、チャンネルＮに帯域Ｘで出力したいノードは、ＲＥＧ１におけるチャンネルＮのビットを０にリセットし、かつＲＥＧ２の値を帯域Ｘ分だけ減算することによりＩＥＥＥ１３９４シリアルバスへの出力権を得る。また、ＩＥＥＥ１３９４シリアルバスへの出力権を放棄する時は、上記と逆の手順、すなわち、確保していた帯域値ＸをＲＥＧ２に加算し、かつＲＥＧ１のチャンネルＮのビットを１にセットする。これにより、使用していたチャンネルと帯域を解放する。
【００１０】
なお、ＩＲＭは、複数の機器をＩＥＥＥ１３９４シリアルバスに接続してシステムを構成した時に、ＩＥＥＥ−１３９４で規定する手法により自動的に決定される。
【００１１】
【発明が解決しようとする課題】
前述したように構成されたシステムにおいて、例えば編集機１２の制御により、ＣＡＭ１１内のビデオカセットから再生したデジタルビデオ信号及びデジタルオーディオ信号（以下ビデオとオーディオをまとめてＡＶという）を第１のＶＴＲ１４内のビデオカセットにダビングする場合には、ＣＡＭ１１の出力が第１のＶＴＲ１４へ入力されるように接続制御を行なうことが必要となる。
【００１２】
本願出願人は先にこのような入出力制御を管理するために仮想的なプラグの概念を提案した。この仮想的なプラグの実体は、機器内に設けられた例えばプラグコントロールレジスタと呼ばれるレジスタであって、機器が入出力する情報信号のチャンネル番号や帯域等をこのレジスタに書き込むことにより、機器が入出力する情報信号を管理する。そして、機器内部から仮想的な出力プラグを経てＩＥＥＥ１３９４シリアルバスへ情報信号を出力し、ＩＥＥＥ１３９４シリアルバスから仮想的な入力プラグを経て機器内部へ情報信号を入力すると考えるものである。
【００１３】
本発明は、前述した仮想的なプラグからＩＥＥＥ１３９４シリアルバスへ出力できる、又はＩＥＥＥ１３９４シリアルバスから仮想的なプラグへ入力できる情報信号の種類の問い合わせ及び指定を、そのための専用の制御信号を設けることなく可能にした機器及びその制御方法を提供するものである。
【００１４】
【課題を解決するための手段】
前記課題を解決するために、本発明は、情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムに含まれる電子機器において、前記情報信号をパケット化して送信する情報信号パケット手段と、前記制御信号をパケット化して送信する制御信号パケット送信手段とを有し、前記情報信号パケット送信手段で生成されるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、前記制御信号パケット送信手段は、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、送信することを特徴とする。
また、本発明は、情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムに含まれる電子機器において、パケット化された前記情報信号を受信する情報信号パケット受信手段と、パケット化された前記制御信号を受信する制御信号パケット受信手段とを有し、前記情報信号パケット受信手段で受信されるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、前記制御信号パケット受信手段は、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、受信することを特徴とする。
【００１５】
さらに、本発明は、情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムにおいて利用される電子機器の制御方法において、前記情報信号をパケット化して前記バス上で送受信するとともに、前記制御信号をパケット化して前記バス上で送受信し、前記情報信号が含まれるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、送受信することを特徴とする。
【００１６】
本発明によれば、機器は、他の機器が入出力をする情報信号のフォーマットを指定する際に、そのフォーマットの情報信号パケットの所定のヘッダーと同じ構造の制御信号を入れた制御信号パケットを他の機器へ送信する。
【００１７】
また、本発明によれば、機器は自分が入出力できる情報信号のフォーマットを他の機器に知らせる際に、自分が入出力できるフォーマットの情報信号パケットの所定のヘッダーと同じ構造の制御信号を入れた制御信号パケットを他の機器へ送信する。
【００１８】
なお、本発明において情報信号の入出力とは、入力又は出力の少なくとも一方を意味する。
【００１９】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しながら詳細に説明する。
図１は本発明を適用した機器の要部構成を示すブロック図である。
この図に示すように、本発明を適用した機器は、情報信号処理ブロック１と、Ｉｓｏパケットの送受信を行なうＩｓｏパケット送受信ブロック２と、Ａｓｙｎｃパケットの送受信等を行なうバスコントロールブロック３とを備えている。
【００２０】
情報信号処理ブロック１は、デジタルＡＶ信号等の情報信号を処理するブロックであって、機器がデジタルＶＴＲであればデッキ部に相当するものである。そして、情報信号処理ブロック１はバスコントロールブロック３に対して、現在処理中の情報信号の種類を知らせる。
【００２１】
Ｉｓｏパケット送受信ブロック２は、情報信号処理ブロック１から送られてくる情報信号のソースデータをＩｓｏパケットに入れてて、バスへ送出する。また、バス上のＩｓｏパケットから情報信号のソースデータを取り出し、情報信号処理ブロック１へ送る。この時、バスコントロールブロック３により、Ｉｓｏパケットの送受信がオン／オフ制御される。
【００２２】
バスコントロールブロック３は、通信システムの構造の解析、情報信号処理ブロック１から送られてくる情報信号の種類の解析、伝送帯域の獲得、プラグコントロールレジスタの設定、及びＩｓｏパケット送受信ブロック２における送受信動作のオン／オフ制御等を行なう。このとき、そのために必要な制御信号を入れたＡｓｙｎｃパケットの送受信を行う。バスコントロールブロック３にはプラグコントロールレジスタ４が設けられている。
【００２３】
次に、図１６における編集機１２の制御により、ＣＡＭ１１内のビデオカセットから再生したデジタルＡＶ信号を第１のＶＴＲ１４内のビデオカセットにダビングする場合を例にして情報信号フォーマットの問い合わせ及び指定の手順を説明する。
【００２４】
図２はＣＡＭと第１のＶＴＲ内のプラグを示す図である。ここで、図１６と対応する部分には同一の番号が付してある。この図に示すように、ＣＡＭ１１には第１の出力プラグ２１と第１の入力プラグ２２が設けられており、第１のＶＴＲ１４には第１の出力プラグ２３、第２の出力プラグ２４、第１の入力プラグ２５、及び第２の入力プラグ２６が設けられている。ここでは、デジタルＡＶ信号をＣＡＭ１１の第１の出力プラグ２１から出力させ第１のＶＴＲ１４の第１の入力プラグ２５へ入力させるものとして説明する。
【００２５】
前述した情報信号フォーマットの問い合わせ及び指定の手順はＡｓｙｎｃパケットを用いて行なわれるので、まずＡｓｙｎｃ通信について説明する。
【００２６】
Ａｓｙｎｃ通信において、ある機器が他の機器に何かを要求する制御信号をコマンドと呼び、このコマンドをパケットに入れて送る側をコントローラと呼ぶ。また、コマンドを受け取る側をターゲットと呼ぶ。ターゲットは必要に応じてコマンドの実行結果を示す制御信号（これをレスポンスと呼ぶ）を入れたパケットを、コントローラへ返信する。
【００２７】
このコマンドとレスポンスとは、一つのコントローラと一つのターゲットとの間で通信され、コマンドの送信で開始しレスポンスの返信で終了する一連のやりとりをコマンドトランザクションと呼ぶ。コントローラは、コマンドトランザクションによって、ターゲットに特定の動作を行うように要求したり、ターゲットの現在の状態を問い合わせることができる。システム内のどの機器もコマンドトランザクションを開始、終了することができる。すなわち、どの機器もコントローラにもターゲットにもなることができる。
【００２８】
図３に制御信号を含んだＡｓｙｎｃパケットの構造を示す。コマンドもレスポンスも同じ構造である。この図において、パケットのデータは上から下へ、かつ左から右へ順に伝送される。パケットは３２ビット（＝１クアドレット）単位で表される。また、パケットヘッダーとデータブロックとから構成されている。そして、パケットヘッダーのソースＩＤが示す機器からディスティネーションＩＤが示す機器のディスティネーションオフセットに示すアドレスへ、データブロックの内容を書き込む。
【００２９】
例えば、図１６において編集機１２から第１のＶＴＲ１４へコマンドを送る場合には、ソースＩＤは＃Ｂ、ディスティネーションＩＤは＃Ｄ、ディスティネーションオフセットは第１のＶＴＲ１４内においてコマンドを格納するエリアとして割り付けられたメモリ空間である。
【００３０】
図３のデータブロックにおいて、ＣＴＳ（コマンドトランザクションセット）は、コマンド言語の種類を示す。また、ＣＴ／ＲＣ（コマンドタイプ／レスポンスコード）は、コマンドの場合には要求の種類を示し、レスポンスの場合には要求に対する返事の種類を示す。ＨＡ（ヘッダーアドレス）はコマンドの場合には要求する相手が機器全体なのか機器内のサブデバイス（機能単位）なのかを示し、レスポンスの場合には、その相手が返事をするという意味で対応するコマンドと同じである。ＯＰＣ（オペレーションコード）はコマンドコード、すなわち具体的な要求を示し、それに続くＯＰＲ（オペランド）でその要求に必要なパラメータを示す。
【００３１】
図４に情報信号フォーマットの問い合わせ及び指定の手順を示す。
（１）まず、編集機１２は、ＣＡＭ１１に対して、第１の出力プラグ２１から出力できる情報信号フォーマットの問い合わせをする。図５にこの問い合わせ手順に用いる制御信号の構造を示す。図５において、ＣＴＳはＡＶ機器の制御に用いるＡＶ／Ｃ（Ａｕｄｉｏ  Ｖｉｄｅｏ／Ｃｏｎｔｒｏｌ）コマンドセットである。
【００３２】
（２）これに対して、ＣＡＭ１１は、現在第１の出力プラグ２１から出力することのできる情報信号のフォーマットを示すデータを入れたレスポンスパケットを編集機１２へ送信する。図６にこのレスポンスパケットに入れる制御信号の構造を示す。この場合は、「ＳＤ（Ｓｔａｎｄａｒｄ  Ｄｅｆｉｎｉｔｉｏｎ）−ＤＶＣＲ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｃａｓｓｅｔｅ  Ｒｅｃｏｒｄｅｒ）５２５−６０システム」であることを示す。
【００３３】
この制御信号の２クアドレット目の構造は、ＩｓｏパケットのＣＩＰ（Ｃｏｍｍｏｎ  Ｉｓｏｃｈｒｏｎｏｕｓ  Ｐａｃｋｅｔ）ヘッダーの２クアドレット目の構造と等しい。ＣＩＰヘッダーとは、Ｉｓｏパケットのデータフィールドの先頭に、その情報信号の内容を示すものとして付与するヘッダーのことである。
【００３４】
ここで、ＣＩＰヘッダーについてさらに詳細に説明する。
図７にＩｓｏパケットを示す。この図においても、図３と同様パケットのデータは上から下へ、かつ左から右へ順に伝送される。タグ（ｔａｇ）フィールドの２ビットが０１2 のときに、データフィールドの先頭に図８に示すような２クアドレットのＣＩＰヘッダーを挿入する。デジタルビデオ機器やデジタルオーディオ機器等のデジタルＡＶ信号の実時間データを扱う目的のために、タグの値を０１2 とする。
【００３５】
図８に示すように、ＣＩＰヘッダーの１番目のクアドレットは、フォーマットによってビットのアサインメントが変わらない。この１番目のクアドレットの各ビットの意味の説明は省略する。ＣＩＰヘッダーの２番目のクアドレットにおけるフォーマットＩＤフィールド（以下ＦＭＴという）は、ＩＥＥＥ１３９４シリアルバスで伝送されるフォーマットの識別に使用される。フォーマット依存フィールド（以下ＦＤＦという）はＦＭＴによりその仕様が決められる。
【００３６】
図９にＣＩＰヘッダーのＦＭＴのコード割り付けを示す。この図に示すように、ＦＭＴ＝００００００2 でＤＶＣＲ、１０００００2 でＭＰＥＧ信号伝送のフォーマットを指定している。
【００３７】
ＣＡＭ１１の第１の出力プラグ２１から出力できる情報信号が、ＤＶＣＲ信号である場合のＦＤＦの構造図を図１０に示す。そしてこの場合の５０／６０とＳＴＹＰＥ（Ｓｉｇｎａｌ  Ｔｙｐｅ）のコード割り付けを図１１に示す。図１０及び図１１から明らかなように、５０／６０が０2 、かつＳＴＹＰＥが０００００2 であれば、図６に示したとおり５２５−６０システムであることを表す。
【００３８】
図１２にＳＹＴ（Ｓｙｎｃ  Ｔｉｍｅ）の構造を示す。タイムスタンプの値が与えられるときは、ＳＹＴの１６ビットはサイクルカウントの４ビットと、サイクルオフセットの１２ビットに分ける。このサイクルカウントは、ＩＥＥＥ１３９４シリアルバス上のサイクルマスターに設けられているサイクルタイムレジスターのサイクルカウントの１３ビットの下位４ビットの値を用いる。また、サイクルオフセットの１２ビットは、サイクルタイムレジスターのサイクルオフセットの１２ビットの値をそのまま用いる。タイムスタンプの値が与えられないときは、１６ビットのすべてが１となる。
【００３９】
再び図４の説明に戻る。
（３）次に、編集機１２は、第１のＶＴＲ１４に対して同様に、第１の入力プラグ２５から入力できる情報信号フォーマットの問い合わせをする。図１３にこの問い合わせ手順に用いる制御信号の構造を示す。
【００４０】
（４）このとき、第１のＶＴＲ１４はこれに対して、図１４に示す情報信号フォーマットを示すデータをレスポンスパケットに乗せて送信する。ここでは、「ＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）  ＤＶＣＲ  １１２５−６０システム」であることを示すレスポンスを返したとする。
【００４１】
しかし、このままではＣＡＭ１１の第１の出力プラグ２１と第１のＶＴＲ１４の第１の入力プラグ２５が流せる信号フォーマットが異なるため、正しくダビングすることができない。
【００４２】
（５）そこで、編集機１２は、第１のＶＴＲ１４へ第１の入力プラグ２５の対応する信号フォーマットを、「ＳＤ−ＤＶＣＲ  ５２５−６０システム」に変更するように、コントロールコマンドを送信する。このときの制御信号の構造を図１５に示す。
【００４３】
（６）第１のＶＴＲ１４は指定されたプラグの信号フォーマット変更に対応できるならば、コントロールコマンドに対してａｃｃｅｐｔのレスポンスを返し、第１の入力プラグ２５に接続されている内部サブデバイスの対応信号フォーマットを「ＳＤ−ＤＶＣＲ  ５２５−６０」に切り換える。
【００４４】
（７）最後に、編集機１２は、ＣＡＭ１１の第１の出力プラグ２１から情報信号を出力させ、第１のＶＴＲ１４の第１の入力プラグ２５からその情報信号を入力させることによって、ＣＡＭ１１→第１のＶＴＲ１４間のダビングが成功する。
【００４５】
なお、第１のＶＴＲ１４の第２の入力プラグ２６に対しても同様に信号フォーマットの問い合わせをして、レスポンスが「ＳＤ−ＤＶＣＲ  ５２５−６０システム」であれば、ＣＡＭ１１の第１の出力プラグ２１から出力させて第１のＶＴＲ１４の第２の入力プラグ２６から入力させることによって、ダビングを行うこともできる。
【００４６】
このように、本実施の形態によれば、機器のプラグから入出力できる情報信号フォーマットの問い合わせ及びコントロールをする際に用いる制御信号の構造をそのフォーマットの情報信号のＣＩＰヘッダーと同じ構造にしている。このため、情報信号フォーマットを表すために新たにコード割り付け表を持たなくても、プラグの信号フォーマットの問い合わせ及びコントロールに関して、ＣＩＰヘッダーと同じフォーマットで制御信号をやり取りすれば、Ｉｓｏパケットを受け取れる機器ならば、ＣＩＰヘッダーの中身も理解できるため、必ず、何らかの対応をすることができる。
【００４７】
また、ＩＥＥＥ１３９４シリアルバス上に流す情報信号のフォーマットが将来追加された場合でも、ＣＩＰヘッダーさえ定義すればよく、情報信号のフォーマットのコントロール及び問い合わせの命令自体の追加、変更の必要はない。
【００４８】
【発明の効果】
以上詳細に説明したように、本発明によれば、機器が通信制御バスに対して入出力する情報信号のフォーマットを表す制御信号の構造をそのフォーマットの情報信号パケットのヘッダーと同じ構造にしたので、情報信号フォーマットを表すために新たにコード割り付け表を設ける必要がない。また、将来、情報信号フォーマットが追加された場合でも、情報信号のフォーマットのコントロール及び問い合わせの命令自体の追加、変更の必要はない。
【図面の簡単な説明】
【図１】本発明を適用した機器の要部構成を示すブロック図である。
【図２】ＣＡＭと第１のＶＴＲ内のプラグを示す図である。
【図３】制御信号を含んだＡｓｙｎｃパケットの構造を示す図である。
【図４】情報信号フォーマットの問い合わせ及び指定の手順を示す図である。
【図５】問い合わせ手順に用いる制御信号の構造の一例を示す図である。
【図６】レスポンスパケットに入れる制御信号の構造の一例を示す図である。
【図７】Ｉｓｏパケットの構造を示す図である。
【図８】ＣＩＰヘッダーの構造を示す図である。
【図９】ＣＩＰヘッダーのＦＭＴのコード割り付けを示す図である。
【図１０】ＦＤＦの構造の一例を示す図である。
【図１１】ＳＴＹＰＥのコード割り付けを示す図である。
【図１２】ＳＹＴの構造を示す図である。
【図１３】問い合わせ手順に用いる制御信号の構造の他の一例を示す図である。
【図１４】レスポンスパケットに入れる制御信号の構造の他の一例を示す図である。
【図１５】指定手順に用いる制御信号の構造の一例を示す図である。
【図１６】ＩＥＥＥ１３９４シリアルバスによって複数の機器を接続したシステムの一例を示す図である。
【図１７】ＩＥＥＥ１３９４シリアルバス上におけるデータ構造の一例を示すである。
【図１８】帯域とチャンネルを獲得する方法を説明する図である。
【符号の説明】
１…情報信号処理ブロック、２…Ｉｓｏパケット送受信ブロック、３…バスコントロールブロック、４…プラグコントロールレジスタ、１１…ＣＡＭ、１２…編集機、１３…ＴＶ、１４，１５…ＶＴＲ、１６〜１９…ＩＥＥＥ１３９４シリアルバス
【図１】
0003704773.tif 000002
【図３】
0003704773.tif 000003
【図２】
0003704773.tif 000004
【図４】
0003704773.tif 000005
【図５】
0003704773.tif 000006
【図６】
0003704773.tif 000007
【図７】
0003704773.tif 000008
【図８】
0003704773.tif 000009
【図９】
0003704773.tif 000010
【図１０】
0003704773.tif 000011
【図１１】
0003704773.tif 000012
【図１２】
0003704773.tif 000013
【図１３】
0003704773.tif 000014
【図１４】
0003704773.tif 000015
【図１５】
0003704773.tif 000016
【図１６】
0003704773.tif 000017
【図１７】
0003704773.tif 000018
【図１８】
0003704773.tif 000019