(57)【特許請求の範囲】
【請求項１】
ダイオード接続された入力側トランジスタに所定の電流が供給されて前記入力側トランジスタにカレントミラー接続された出力側トランジスタに有機ＥＬパネルの端子ピンに流す駆動電流あるいはその基礎となる電流を得るカレントミラー回路を有する有機ＥＬ駆動回路において、
前記カレントミラー回路において並列に設けられた複数の前記入力側トランジスタと、
これら複数の入力側トランジスタの１つを所定の電流で駆動してピーク電流を前記出力側トランジスタに発生させ、前記所定の電流で駆動した前記入力側トランジスタと並列に設けられた他の入力側トランジスタに前記所定の電流を分流することで前記出力側トランジスタの出力電流を前記のピーク電流から定常状態の電流にする制御を行うコントロール回路とを備え、
前記出力側トランジスタの出力電流と所定の入力データとに応じて前記駆動電流あるいはその基礎となる電流が生成され、前記端子ピンを介して接続される容量性負荷の有機ＥＬ素子あるいはこの有機ＥＬ素子の駆動電流値を記憶するコンデンサが前記ピーク電流に応じた前記駆動電流で初期充電された後に前記定常状態の電流に応じた前記駆動電流で駆動される有機ＥＬ駆動回路。
【請求項２】
さらに、前記複数の入力側トランジスタの少なくとも１つに直列に挿入されたスイッチ回路と、前記所定の電流を発生する電流源とを備え、
前記コントロール回路は、前記入力側トランジスタの１つを前記電流源からの電流により駆動し、所定の駆動開始時点から所定時間ずらせて前記スイッチ回路をＯＮにする制御をする請求項１記載の有機ＥＬ駆動回路。
【請求項３】
前記複数の入力側トランジスタは２個であり、この２個の入力側トランジスタは、動作電流比が１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯＮにする前記スイッチ回路は、動作電流比がＮの側の前記入力側トランジスタに挿入されたものである請求項２記載の有機ＥＬ駆動回路。
【請求項４】
前記スイッチ回路は、前記複数の入力側トランジスタに直列にそれぞれ挿入された複数のスイッチ回路からなり、前記コントロール回路は、前記複数のスイッチ回路の少なくとも１つをＯＮにして前記複数の入力側トランジスタの少なくとも１つを前記定電流源からの電流で駆動し、この駆動から所定時間ずらせて残りの前記スイッチ回路の少なくとも１つをＯＮにして前記定電流源からの電流を複数の前記入力側トランジスタの少なくとも１つに分流する制御をする請求項２記載の有機ＥＬ駆動回路。
【請求項５】
前記複数の入力側トランジスタは２個であり、この２個の入力側トランジスタは、動作電流比が１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯＮにする前記スイッチ回路は、動作電流比がＮの側の前記入力側トランジスタに挿入されたものである請求項４記載の有機ＥＬ駆動回路。
【請求項６】
前記カレントミラー回路は、前記所定の入力データを前記出力側トランジスタに受けてＤ／Ａ変換するＤ／Ａ変換回路を構成し、前記電流源は定電流源であり、さらに、前記有機ＥＬパネルの端子ピンに電流を出力するカレントミラー電流出力回路を有し、前記カレントミラー回路は、前記Ｄ／Ａ変換回路の出力側トランジスタの前記出力電流により前記カレントミラー電流出力回路を駆動する請求項３記載の有機ＥＬ駆動回路。
【請求項７】
前記所定時間は、前記有機ＥＬ素子の駆動開始時点からの時間であり、前記有機ＥＬ素子がピーク電流で初期充電されるための時間に対応している請求項６記載の有機ＥＬ駆動回路。
【請求項８】
前記定電流源は、基準電流を受けて前記端子ピン対応に前記基準電流を分配する回路の前記端子ピンの１つに対応する出力回路であり、前記スイッチ回路は、前記入力側トランジスタの下流に設けられている請求項７記載の有機ＥＬ駆動回路。
【請求項９】
複数の出力側トランジスタが並列にカレントミラー接続され入力側トランジスタに所定の電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが入力データのビット桁位置に対応していて前記入力データに応じて選択的に動作して、前記入力データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として出力端子に発生するＤ／Ａ変換回路を有する有機ＥＬ駆動回路であって、
並列に設けられた複数の前記入力側トランジスタと、
これら複数の入力側トランジスタに直列にそれぞれ挿入された複数のスイッチ回路と、
前記複数の入力側トランジスタを所定の電流値の定電流で駆動する電流源と、前記複数のスイッチ回路のＯＮ／ＯＦＦを制御するコントロール回路とを備え、
前記複数のスイッチ回路の少なくとも１つをＯＮにして前記複数の入力側トランジスタの少なくとも１つを前記定電流で駆動し、所定の駆動開始時点から所定時間ずらせて残りの前記スイッチ回路の少なくとも１つをＯＮにして前記所定の電流値の定電流を複数の前記入力側トランジスタの少なくとも１つに分流することにより前記出力側トランジスタにピークを持つ前記変換アナログ電流を生成することを特徴とする有機ＥＬ駆動回路。
【請求項１０】
前記複数の入力側トランジスタは２個であり、この２個の入力側トランジスタは、動作電流比が１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯＮにする前記スイッチ回路は、動作電流比がＮの側の前記入力側トランジスタに挿入されたものである請求項９記載の有機ＥＬ駆動回路。
【請求項１１】
さらに、前記入力データは表示データであり、前記有機ＥＬパネルの端子ピンに電流を出力するカレントミラー電流出力回路を有し、１：Ｎの前記２個の入力側トランジスタのうち動作電流の比が１に対応する側の入力側トランジスタに挿入されたスイッチ回路が削除されて、このスイッチ回路を介すことなく前記所定の電流値の定電流でこのトランジスタが駆動され、前記変換アナログ電流が前記カレントミラー電流出力回路の駆動電流とされる請求項１０記載の有機ＥＬ駆動回路。
【請求項１２】
ダイオード接続された入力側トランジスタに所定の電流が供給されて前記入力側トランジスタにカレントミラー接続された出力側トランジスタに有機ＥＬパネルの端子ピンに流す駆動電流あるいはその基礎となる電流を得るカレントミラー回路を有する有機ＥＬ駆動回路において、
前記カレントミラー回路において並列に設けられた第１および第２の前記入力側トランジスタと、
前記第２の入力側トランジスタに直列に挿入されたスイッチ回路と、
前記第１の入力側トランジスタを所定の電流値の定電流で駆動する定電流源と、
前記スイッチ回路のＯＮ／ＯＦＦを制御するコントロール回路とを備え、
前記第１の入力側トランジスタを前記定電流で駆動し、その後所定時間ずらせて前記スイッチ回路をＯＮにして前記所定の電流値の定電流を前記第２の入力側トランジスタに分流することによりカレントミラー入力側トランジスタ１個当たりの前記駆動電流を低減して前記出力側トランジスタにピークを持つ電流を生成し、
前記出力側トランジスタの出力電流と所定の入力データとに応じて前記駆動電流あるいはその基礎となる電流が生成され、前記端子ピンを介して接続される容量性負荷の有機ＥＬ素子あるいはこの有機ＥＬ素子の駆動電流値を記憶するコンデンサが前記ピーク電流に応じた前記駆動電流で初期充電された後に前記定常状態の電流に応じた前記駆動電流で駆動される有機ＥＬ駆動回路。
【請求項１３】
前記第１、第２入力側トランジスタの動作電流比は、１：Ｎであって（ただしＮ＞１）である請求項１２記載の有機ＥＬ駆動回路。
【請求項１４】
前記定電流源は、基準電流を受けて前記端子ピン対応に前記基準電流を分配する回路の前記端子ピンの１つに対応する出力回路であり、前記スイッチ回路は、前記入力側トランジスタの下流に設けられている請求項１３記載の有機ＥＬ駆動回路。
【請求項１５】
有機ＥＬ表示パネルと、
前記有機ＥＬパネルの端子ピンに電流を出力するカレントミラー電流出力回路と、
複数の出力側トランジスタが並列にカレントミラー接続され並列に接続された複数の入力側トランジスタに所定の電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが表示データのビット桁位置に対応していて前記表示データに応じて選択的に動作し、前記表示データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として発生して前記カレントミラー電流出力回路を駆動するＤ／Ａ変換回路と、
前記複数の入力側トランジスタの１つを所定の電流で駆動してピーク電流を前記出力側トランジスタに発生させ、前記所定の電流で駆動した前記入力側トランジスタと並列に設けられた他の入力側トランジスタに前記所定の電流を分流することで前記出力側トランジスタの出力電流を前記のピーク電流から定常状態の電流にする制御を行うコントロール回路とを備える有機ＥＬ表示装置。
【請求項１６】
さらに、前記複数の入力側トランジスタの少なくとも１つに直列に挿入されたスイッチ回路と、前記所定の電流を発生する定電流源とを備え、
前記コントロール回路は、前記入力側トランジスタの１つを前記電流源からの電流により駆動して所定時間ずらせて前記スイッチ回路をＯＮにする制御をする請求項１５記載の有機ＥＬ表示装置。
【請求項１７】
前記複数の入力側トランジスタは２個であり、この２個の入力側トランジスタは、動作電流比が１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯＮにする前記スイッチ回路は、動作電流比がＮの側の前記入力側トランジスタに挿入されたものである請求項１６記載の有機ＥＬ表示装置。
【請求項１８】
前記スイッチ回路は、前記複数の入力側トランジスタに直列にそれぞれ挿入された複数のスイッチ回路からなり、前記コントロール回路は、前記複数のスイッチ回路の少なくとも１つをＯＮにして前記複数の入力側トランジスタの少なくとも１つを前記定電流で駆動し、前記駆動開始から所定時間ずらせて残りの前記スイッチ回路の少なくとも１つをＯＮにして前記所定の電流を複数の前記入力側トランジスタの少なくとも１つに分流する制御をする請求項１６記載の有機ＥＬ表示装置。
【請求項１９】
前記カレントミラー電流出力回路の出力は、アクディブマトリックスの表示セルに設けられた電圧記憶用のコンデンサの充電電流を発生させる請求項１５記載の有機ＥＬ表示装置。
【請求項２０】
前記表示セルは、セル内にカレントミラー回路を有し、このカレントミラー回路の共通に接続されたベースあるいはゲートに前記コンデンサが接続され、このセル内のカレントミラー回路の出力側に有機ＥＬ素子が接続され、前記セル内のカレントミラー回路の入力側のトランジスタを駆動する第１のトランジスタがデータ線と走査線との間に設けられ、前記セル内のカレントミラー回路の入力側のトランジスタと前記第１のトランジスタの接続点と前記セル内のカレントミラー回路の共通に接続されたベースあるいはゲートとが第２のトランジスタを介して接続されてこの第２のトランジスタがＯＮすることで前記コンデンサがリセットされる請求項１９記載の有機ＥＬ表示装置。
【請求項２１】
前記カレントミラー電流出力回路は、前記データ線から電流をシンクさせる回路である請求項２０記載の有機ＥＬ表示装置。
【請求項２２】
有機ＥＬ表示パネルと、
前記有機ＥＬパネルの端子ピンに電流を出力するカレントミラー電流出力回路と、
複数の出力側トランジスタが並列にカレントミラー接続され並列に接続された第１および第２の入力側トランジスタに所定の電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが表示データのビット桁位置に対応していて前記表示データに応じて選択的に動作し、前記表示データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として発生して前記カレントミラー電流出力回路を駆動するＤ／Ａ変換回路と、
前記第２の入力側トランジスタに直列に挿入されたスイッチ回路と、
前記第１の入力側トランジスタを所定の電流値の定電流で駆動する定電流源と、
前記スイッチ回路のＯＮ／ＯＦＦを制御するコントロール回路とを備え、
前記第１の入力側トランジスタを前記定電流で駆動し、その後所定時間ずらせて前記スイッチ回路をＯＮにして前記所定の電流値の定電流を前記第２の入力側トランジスタに分流することによりカレントミラー入力側トランジスタ１個当たりの前記駆動電流を低減して前記出力側トランジスタにピークを持つ電流を生成することを特徴とする有機ＥＬ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、有機ＥＬ駆動回路および有機ＥＬ表示装置に関し、詳しくは、カレントミラー回路を利用したＤ／Ａ変換回路により入力デジタル値に対応する電流値を生成して有機ＥＬパネルの端子ピンに送出する電流を発生するカラムライン（有機ＥＬ素子の陽極側ドライブライン、以下同じ）の電流駆動回路において、有機ＥＬパネルを電流駆動するためのピーク電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができるような有機ＥＬ駆動回路および有機ＥＬ表示装置の改良に関する。
【０００２】
【従来の技術】
有機ＥＬ表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される次世代表示装置として現在注目されている。この有機ＥＬ表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機ＥＬ表示装置が提案されている。例えば、特開平１０−１１２３９１号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
【０００３】
携帯電話機用の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン（以下ピン）、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願２００２−８２６６２号（特願２００１−８６９６７号と特願２００１−３９６２１９号の国内優先出願）のようにピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路（基準電流分配回路）を有していて、入力段となる手前の基準電流発生回路から基準電流を受けてピン対応に多数のミラー電流を発生することで基準電流をピン対応に分配して出力回路を駆動する。あるいはピン対応に分配されたこのミラー電流をさらにｋ倍（ｋは２以上の整数）の電流に増幅して出力回路を駆動する。そして、そのｋ倍電流増幅回路には、ピン対応にＤ／Ａ変換回路を設けたこの出願人の特願２００２−３３７１９号の出願がある。これは、カラム側のピン対応にＤ／Ａ変換回路が表示データを受けてこの表示データをピン対応にＡ／Ｄ変換してカラム方向の駆動電流を同時に生成する。
この場合、容量性負荷となる特性を持つ有機ＥＬ素子を初期充電して駆動するためにピーク電流が生成される。このピーク電流生成は、前記のドライブ段の手前で基準電流として生成するものと、前記出願のようにＤ／Ａ変換回路の後で行うもの、そして電流出力段で行うものとがある。
【０００４】
まず、電流出力段で行う、有機ＥＬ表示パネルのピーク電流生成回路の一般的な例を特開平１１−４５０７１号に見ることができるので、それを図５に示す。また、この発明の先行技術として特願２００２−３３７１９「Ｄ／Ａ変換回路およびこれを用いる有機ＥＬ駆動回路」に記載されたＤ／Ａ変換回路以降にピーク電流生成回路を設けた例を図６に示す。
図５から説明すると、４は、有機ＥＬ素子であって、５は、有機ＥＬ素子４の駆動電流にピークを生成するためのパルスを発生するパルス発生回路である。図５の電流駆動回路は、パルス発生回路５で駆動パルスと同期したパルス６を生成し、このパルス６が駆動回路７の定電流源（カレントミラー出力回路）７ａの負荷抵抗に並列に設けられた初期充電回路７ｂのスイッチング素子８に加えられる。これによりスイッチング素子８がＯＮして、駆動パルスを受けて同時にＯＮなっているスイッチトランジスタ７ｃを介して有機ＥＬ素子４に大きな電流が流れてこの電流で有機ＥＬ素子４が駆動される。その結果、スイッチング素子８のＯＮ抵抗と有機ＥＬ素子４の接合容量とで決定された一定期間だけ有機ＥＬ素子４にこれの駆動開始時点で大きな電流が流れる。これにより駆動初期に有機ＥＬ素子４は、充電されてその立上がりが急峻となり、有機ＥＬ素子４の輝度が向上し、輝度むらなどが防止される。
【０００５】
図６において、１は、有機ＥＬ駆動回路のカラムドライバであって、２は、そのＤ／Ａ変換回路、３は、そのカレントミラー電流出力回路である。
カレントミラー電流出力回路３は、ドライブ段カレントミラー回路３ａと出力段カレントミラー回路３ｂとからなる。
カレントミラー回路３ａは、ピーク電流生成回路であって、ダイオード接続されたｐｎｐ型の入力側トランジスタＱsと出力側トランジスタＱtとからなり、それぞれのエミッタ側がＰチャネルＭＯＳＦＥＴトランジスタＴrs，ＮチャネルＭＯＳＦＥＴトランジスタＴrtを介して出力段カレントミラー回路３ｂの入力端子３ｃに接続されている。
入力側トランジスタＱsのコレクタは、Ｄ／Ａ変換回路２の出力端子２bに接続され、出力側トランジスタＱtのコレクタは、グランドＧＮＤに接続されている。トランジスタＱsとトランジスタＱtのエミッタ面積比は１：ｘである。ここで、Ｄ／Ａ変換回路２の出力電流をＩaとすると、これに対して入力端子３cに（ｘ＋１）Ｉaの駆動電流を発生することができる。そこで、カレントミラー回路３ａは、トランジスタＴrtがＯＮしているときには、（１＋ｘ）倍の駆動電流を生成する。トランジスタＴrsは、トランジスタＴrtに対応して設けられた負荷トランジスタであって、そのゲートはグランドＧＮＤに接続されていて、駆動ラインをバランスさせるために挿入されている。なお、トランジスタＴrtは、駆動初期の一定期間だけコントロール信号CONTを受けてＯＮになる。
【０００６】
このカレントミラー回路３ａは、出力段カレントミラー回路３ｂのｐｎｐ型の入力側トランジスタＱxをベース電流補正駆動用のｐｎｐ型のカレントミラートランジスタＱu，Ｑwを介して駆動する。その結果、入力側トランジスタＱxには、トランジスタＴrtがＯＮしてピーク駆動を行う一定期間の間は（１＋ｘ）Ｉaの電流が流れる。その後に通常駆動電流として駆動電流Ｉaが出力される。これらの電流が出力段カレントミラー回路３ｂのｐｎｐ型の出力側トランジスタＱyでさらにＮ倍に電流増幅されて、有機ＥＬパネルのピン９に出力される。
なお、出力段カレントミラー回路３ｂのトランジスタＱxとトランジスタＱyのエミッタ面積比は１：Ｎであり、これらトランジスタのエミッタは、電源ライン＋ＶDDではなく、これより高い電圧、例えば、＋１５Ｖ乃至＋２０Ｖ程度の電源ライン＋Ｖccに接続され、出力側トランジスタＱyのコレクタは、カラム側のピン９に接続されている。
そこで、ピーク電流で駆動する時にはＮ×（１＋ｘ）Ｉaの駆動電流をピン９に出力することができる。これにより容量性負荷となる特性を持つ有機ＥＬ素子４がピーク電流で初期充電されて電流駆動される。
【０００７】
Ｄ／Ａ変換回路２は、ダイオード接続の入力側ｎｐｎ型バイポーラトランジスタＱaを有し、定電流源１４ａからの電流Ｉを入力端子２ａを介してこのトランジスタのコレクタに受ける。さらにＤ／Ａ変換回路２には、このトランジスタにカレントミラー接続された出力側ｎｐｎ型バイポーラトランジスタＱb〜Ｑn-1と、各出力側トランジスタＱb〜Ｑn-1のエミッタとグランドＧＮＤ間にスイッチ回路として接続されたＮチャネルＭＯＳＦＥＴトランジスタＴrb〜Ｔrn-1とが設けられている。そして、トランジスタＴrb〜Ｔrn-1のゲートがそれぞれ各入力端子Ｄ0〜Ｄn-1に接続されている。
出力側トランジスタＱb〜Ｑn-1は、それぞれのコレクタが出力端子２ｂに接続され、トランジスタＱaのエミッタ面積に対してそれぞれのトランジスタが×１，×２，×４，…×ｎの倍数の各桁の重みに対応するエミッタ面積比を持っている。なお、入力側トランジスタＱaのエミッタは、抵抗ＲaとＮチャネル型のＭＯＳＦＥＴトランジスタＴraの直列回路を介してグランドＧＮＤに接続され、トランジスタＴraのゲートは電源ライン＋ＶDDに接続されている。
このＤ／Ａ変換回路２は、ＣＰＵ，ＭＰＵ等のプロセッサからそのときどきの表示輝度に応じたデジタル値の表示データを入力端子Ｄ0〜Ｄn-1に受けて出力端子２ｂに入力データ（表示データ）に応じたアナログの電流値を発生する。なお、この図では、ドライブ段のそれぞれの１ピン分の、基準電流分配回路の出力回路を簡略化して定電流源１４ａとして示してある。また、トランジスタＴrrとトランジスタＱrは、カレントミラー接続の共通ベースラインへベース電流を供給するベース電流供給回路であり、トランジスタＱrのエミッタは、抵抗ＲrとＮチャネル型のＭＯＳＦＥＴトランジスタＴrraの直列回路を介してグランドＧＮＤに接続され、トランジスタＴrraのゲートは電源ライン＋ＶDDに接続されている。
【０００８】
【発明が解決しようとする課題】
近年、駆動ピン数は高解像度の要請により増加する傾向にある。前記のピーク電流生成回路とＤ／Ａ変換回路は、有機ＥＬ素子を電流駆動する各ピン対応に設けられる回路であるので、集積回路規模は大きくなる一方である。そのためこれら回路をいかに小さくするかが、消費電力の低減と駆動ピン数の増加にともなう占有面積の低減に貢献する。
この発明の目的は、このような要請に応えるものであって、電流駆動のためのピーク電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機ＥＬ駆動回路および有機ＥＬ表示装置の特徴は、ダイオード接続された入力側トランジスタに所定の電流が供給されて入力側トランジスタにカレントミラー接続された出力側トランジスタに有機ＥＬパネルの端子ピンに流す駆動電流あるいはその基礎となる電流を得るカレントミラー回路を有する有機ＥＬ駆動回路において、
前記カレントミラー回路において並列に設けられた複数の前記入力側トランジスタと、
これら複数の入力側トランジスタの１つを所定の電流で駆動してピーク電流を前記出力側トランジスタに発生させ、前記所定の電流で駆動した前記入力側トランジスタと並列に設けられた他の入力側トランジスタに前記所定の電流を分流することでカレントミラー入力側トランジスタの１つについてその駆動電流を低減して前記出力側トランジスタの出力電流を前記のピーク電流から定常状態の電流にする制御を行うコントロール回路とを備えていて、
出力側トランジスタの出力電流と所定の入力データとに応じて駆動電流あるいはその基礎となる電流が生成され、端子ピンを介して接続される容量性負荷の有機ＥＬ素子あるいはこの有機ＥＬ素子の駆動電流値を記憶するコンデンサがピーク電流に応じた駆動電流で初期充電された後に定常状態の電流に応じた駆動電流で駆動されるものである。
【００１０】
また、他の発明は、前記カレントミラー回路の出力側トランジスタが複数設けられてＤ／Ａ変換回路を構成し、それぞれの出力側トランジスタがＤ／Ａ変換するための入力データのビット桁位置に対応していて、入力データに応じて選択的に出力側トランジスタが動作することで、入力データに対応する変換アナログ電流を前記の出力側トランジスタに流れる電流の合計値として出力端子に発生するＤ／Ａ変換回路を有する有機ＥＬ駆動回路であって、前記と同様にカレントミラー回路の複数の入力側トランジスタの少なくとも１つに直列にスイッチ回路を設け、さらに前記所定の電流を発生する定電流源を設ける。そして、この有機ＥＬ駆動回路は、この定電流源の電流を入力側トランジスタの１つに流してこれを駆動し、駆動開始から所定時間ずらせてスイッチ回路をＯＮにして前記定電流源からの電流をスイッチ回路を介して他の入力側トランジスタに分流することによりピークを持つ変換アナログ電流を生成するものである。
また、さらに他の発明は、前記の他の発明の有機ＥＬ駆動回路において、前記のカレントミラー回路の複数の入力側トランジスタの動作電流比を１：Ｎ（ただしＮ＞１）とした２個の入力側トランジスタとして、そのうち動作電流比が１に対応する側の入力側トランジスタに定電流源からの電流を流し、動作電流比がＮに対応する側の入力側トランジスタに前記のスイッチ回路をＯＮにして定電流源からの電流を分流するものである。
【００１１】
【発明の実施の形態】
このように、この発明にあっては、カレントミラー接続の入力側トランジスタを複数並列に設けて、そのうちの１つに直列に挿入したスイッチ回路で入力側の駆動電流を制御する。このとき、この発明は、最初に駆動した入力側トランジスタにより出力側トランジスタにピーク電流に相当する電流を発生させ、所定の駆動開始時点から、あるいは出力側トランジスタの電流発生時点から、あるいは有機ＥＬの駆動開始時点から所定時間ずらせてスイッチ回路をＯＮさせることで、複数の入力側トランジスタの１つに分流するようにしてカレントミラー入力側トランジスタ１個当たりの駆動電流を低減する。これにより、スタート時点で大きな駆動電流が流れてピーク電流に相当する電流をカレントミラー回路の出力側トランジスタに得て、所定時間後にこれよりも少ない駆動電流が流れて定常電流となり、結果として出力側トランジスタには、ピークを持つ電流を生成する。
この場合、従来のように出力段回路に抵抗を挿入したり、その両端をショートするスイッチ回路（図５に示すスイッチング素子８に相当）は不要となり、また、ピークを発生するために専用に設けられるピーク電流加算のための駆動電流源（図６のドライブ段カレントミラー回路３ａに相当）も不要になり、回路構成が簡単になる。
その結果、有機ＥＬ素子を初期駆動するためのピーク電流を持つ駆動電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができる。
【００１２】
【実施例】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のブロック図であり、図２は、その駆動制御におけるタイミングパルスの説明図、図３は、この発明の電流駆動回路をアクディブマトリックス型の有機ＥＬ表示パネルを駆動する電流駆動回路に適用した場合の実施例の説明図であって、（ａ）は、その全体的な回路構成のブロック図、（ｂ）は、その電流駆動回路の出力段を中心とするブロック図、そして、図４は、図１の実施例の具体的な回路構成例の説明図である。なお、各図においては、同一の構成要素は同一の符号を付し、それらの説明を割愛する。
図１において、１０は、有機ＥＬ駆動回路のカラムドライバであって、１１は、そのＤ／Ａ変換回路、１２は、基準電流分配回路の１ピン分の出力回路を簡略化した、図６の定電流源１４ａに対応する定電流源、１３は、カレントミラー電流出力回路、１４は、ピーク電流生成回路、そして１５は、コントロール回路である。
Ｄ／Ａ変換回路１１は、図６のＤ／Ａ変換回路２に対応しているが、バイポーラトランジスタではなく、ＭＯＳＦＥＴトランジスタで構成されている。Ｎチャネルの入力側トランジスタＴNaがＤ／Ａ変換回路２の入力側トランジスタＱaに対応し、Ｎチャネルの出力側トランジスタＴNb〜ＴNn-1が出力側トランジスタＱb〜Ｑn-1に対応し、これらトランジスタは、カレントミラー回路を構成している。このＤ／Ａ変換回路１１は、さらに入力側トランジスタＴNaに並列に接続されたカレントミラーのＮチャネルの入力側トランジスタＴNpを有している。そして、トランジスタＴNaとトランジスタＴNpは、チャネル幅（ゲート幅）の比が１：９に設定されていて、それぞれのソースはそれぞれ抵抗Ｒa，Ｒpa，スイッチ回路ＳＷa，ＳＷpaを介してグランドＧＮＤに接続されている。
なお、前記のチャネル幅（ゲート幅）の比１：９は、同一形状のＭＯＳ１個に対してペア性のよいＭＯＳトランジスタ９個をパラレルに接続して構成してもよい。
【００１３】
２個の入力側トランジスタＴNaと入力側トランジスタＴNpとは、定電流源１２から電流Ｉpを入力端子１１ａを介してそれぞれのドレインに受ける。定電流源１２は、図６の定電流源１４ａと異なり、その電流値が電流Ｉより大きい電流Ｉpに変更されている。入力側トランジスタＴNaにこの電流Ｉpが動作電流として流れたときには、Ｄ／Ａ変換回路１１の出力端子１１ｂにピーク電流Ｉa＝Ｉpaを発生する電流値に設定されている。
なお、抵抗Ｒb〜Ｒn-1は、出力側トランジスタＴNb〜ＴNn-1のソースとトランジスタＴrb〜Ｔrn-1のドレインとの間に挿入された抵抗である。これによりソース−ドレイン間の寄生容量との関係で所定の時定数を確保できるが、これらの抵抗は必ず必要なものではない。また、図６のトランジスタＴrrとトランジスタＱrに相当するベース電流供給回路はここでは削除してある。
カレントミラー電流出力回路１３は、図６のカレントミラー電流出力回路３に対応する回路であるが、これもバイポーラトランジスタではなく、ＭＯＳＦＥＴトランジスタで構成され、駆動レベルシフト回路１３ａと出力段カレントミラー回路１３ｂとからなる。ここには、図６のカレントミラー回路３ａに相当するピーク電流生成回路はない。
【００１４】
駆動レベルシフト回路１３ａは、Ｄ／Ａ変換回路１１の出力を出力段カレントミラー回路１３ｂに伝達するための回路であって、ＮチャネルトのＭＯＳＦＥＴトランジスタＴNvからなる。そのゲートはバイアスラインＶbに接続され、ソース側がＤ／Ａ変換回路１１の出力端子１１bに接続されている。そしてドレイン側が出力段カレントミラー回路１３ｂの入力端子１３cに接続されている。
これによりＤ／Ａ変換回路１１の出力電流をＩaとすると、これに対して入力端子１３cにＩaの駆動電流を発生することができる。
【００１５】
出力段カレントミラー回路１３ｂは、図６のベース電流補正駆動用のカレントミラーのトランジスタＱu，Ｑwに対応するＰチャネルＭＯＳＦＥＴトランジスタＴPu，ＴPwと、図６のカレントミラーのトランジスタＱx，Ｑyに対応するＰチャネルＭＯＳＦＥＴトランジスタＴPx，ＴPyとを有している。
出力段カレントミラー回路１３ｂのトランジスタＴPxとトランジスタＴPyのチャネル幅（ゲート幅）比は１：Ｎ（ただしＮ＞１）であり、これらトランジスタのソースは、電源ライン＋ＶDDではなく、これより高い電圧、例えば、＋１５Ｖ程度の電源ライン＋Ｖccに接続されている。出力側トランジスタＴPyの出力は、カラム側のピン９に接続され、駆動時にはＮ×Ｉaの駆動電流をピン９に流して有機ＥＬパネルを電流駆動する。このピン９とグランドＧＮＤとの間には、有機ＥＬ素子４が接続されている。なお、図中のＶcはバイアスラインである。
【００１６】
ここで、入力側トランジスタＴNpと抵抗Ｒpa、スイッチ回路ＳＷpaとは、ピーク電流生成回路１４を構成している。スイッチ回路ＳＷaは、駆動パルス信号Ｐに応じてＯＮにされ、スイッチ回路ＳＷpaは、駆動パルス信号Ｐが発生した駆動初期の一定期間ｔpだけコントロール信号CONTを受けけることなく、ＯＦＦにされ、一定期間後にCONTを受けてＯＮになる。
そのピーク電流発生動作を図２に従って説明すると、まず、ＭＰＵ等から送出されたＤ0〜Ｄn-1の各入力端子に入力するデータがレジスタ１６にラッチパルスＬp（図２（ａ）参照）に応じてセットされると、レジスタ１６を介してＤ0〜Ｄn-1の各入力端子にそのデータが設定される。コントロール回路１５は、レジスタ１６にラッチパルスＬpを送出後に、駆動パルス信号Ｐ（図２（ｃ）参照）を発生してスイッチ回路ＳＷaをＯＮにする。このとき、スイッチ回路ＳＷpaがコントロール信号CONTを受けていないので、入力側トランジスタＴNaに電流Ｉpが流れて、Ｄ／Ａ変換回路１１は、Ｄ0〜Ｄn-1の各入力端子に設定されたデータに対応する倍数ｍに従って電流値ｍ×Ｉpを生成してその出力端子１１ｂにピーク電流Ｉa＝ｍ×Ｉpを発生する。そして、ピーク電流発生期間ｔpだけずれてコントロール信号CONT（図２（ｂ）参照）が発生してスイッチ回路ＳＷpaがＯＮになると、入力側トランジスタＴNaに流れる電流が入力側トランジスタＴNpに分流されて、これらトランジスタのチャネル幅比１：９に従って入力側トランジスタＴNaにＩp／１０が流れ、入力側トランジスタＴNpに９×Ｉp／１０の電流が流れる。入力側トランジスタＴNaと入力側トランジスタＴNpとは、パラレルに接続されていて、かつ、チャネル幅比が１：９になっているので、入力側トランジスタＴNpに９×Ｉp／１０の電流が流れても、これによる出力側のトランジスタの電流増幅能力は１／９になる。したがって、各出力側にトランジスタに対しては入力側トランジスタ側の駆動電流がＩp／１０になったのと同じである。
【００１７】
すなわち、入力側トランジスタＴNaと入力側トランジスタＴNpとはパラレル駆動であるので、このとき出力側に発生するミラー電流は、入力側の駆動電流がＩp／１０となったときと同じであり、電流値Ｉaは、Ｉa＝ｍ×Ｉp／１０となる。これが通常時の入力側トランジスタの駆動電流となって、駆動パルス信号ＰがＨＩＧＨレベル（以下“Ｈ”）になっている残りの期間（Ｔ−ｔp）の間、Ｉp／１０の電流が流れる。駆動パルス信号Ｐとコントロール信号CONTとはコントロール信号CONTの立上がりから（Ｔ−ｔp）期間後にＬＯＷレベル（以下“Ｌ”）に落ちて、スイッチ回路ＳＷa，ＳＷpaがＯＦＦとなり、入力側トランジスタＴNaと入力側トランジスタＴNpの駆動電流は停止する。
このように、ピーク電流生成回路１４は、入力側トランジスタＴNaを駆動してピーク電流をカレントミラー回路の出力側トランジスタに得て、この入力側トランジスタＴNaの駆動電流をこれと並列に設けられた他の入力側トランジスタＴNpに分流することで、カレントミラー入力側トランジスタ１個当たりの駆動電流を低減して出力側トランジスタの出力電流を低減して出力電流をピーク電流から定常状態の電流に落とす動作をする。そして、入力側トランジスタＴNaの駆動開始時点は、有機ＥＬ素子４の駆動開始時点に対応している。
出力段カレントミラー回路１３ｂの入力側トランジスタＴPxにはスイッチ回路ＳＷpaがＯＦＦしている期間、すなわちピーク電流を発生させる一定期間ｔpにはＩa＝ｍ×Ｉpとして定常駆動時の１０倍の電流が流れる。そして、その後に定常駆動電流として駆動電流Ｉa＝Ｉp／１０が出力される。それらが出力段カレントミラー回路１３ｂでＮ倍に電流増幅されて、有機ＥＬパネルのピン９に出力される。
なお、ピーク電流の期間ｔpは、容量性負荷となる特性を持つ有機ＥＬ素子４がピーク電流で初期充電されればよいので、必ずしも駆動パルス信号Ｐの立上がりと一致していなくてもよい。
【００１８】
ところで、有機ＥＬ表示装置では、カラム側が電流吐出し側となり、ロー側が電流吸い込み側（シンク側）となって、ロー側の走査に応じてカラム側の電流駆動回路から電流が出力される。したがって、図１，図６の有機ＥＬ素子４は、ピン９とグランドＧＮＤとの間に接続されているが、実際には、有機ＥＬ素子４は、ローライン走査回路を介してグランドＧＮＤに接続される。
ローライン走査回路によるロー側の走査は、走査対象となるローランに“Ｌ”の出力を発生して有機ＥＬ素子４の陰極をグランドＧＮＤに落とす。この陰極がグランドＧＮＤに落ちたときに有機ＥＬ素子４に駆動電流が流れ、あるローライン走査が終了して次のローライン走査へ移る走査の切換わり期間ではカラム側の駆動電流をＯＦＦさせる“Ｈ”の期間がある。このようなロー側の走査においては、駆動電流を出力するための駆動パルス信号Ｐは不要である。これに換わってあるローラインの走査開始がカラムドライバ１０のピン９に対する電流駆動の開始点となり、そのローラインの走査の終了が駆動電流の終了点になる。したがって、前記の駆動パルス信号Ｐに相当する駆動動作はロー側の走査で行われる。そのため、実際の回路では、スイッチ回路ＳＷaは不要になる。後述する図４の実施例はこのためにスイッチ回路ＳＷaは削除されている。
【００１９】
図３は、アクディブマトリックス型の有機ＥＬ表示パネルを駆動する場合の実施例である。
図３（ａ）において、有機ＥＬ駆動回路のカラムドライバ１００は、図１のカラムドライバ１０の出力段カレントミラー回路を電流シンク型の回路としたものであり、その構成の一例を図３（ｂ）に示す。
カラムドライバ１００のカラムピン対応に設けられた出力段カレントミラー回路１０１（図３（ｂ）参照）が接続されるピン９は、アクディブマトリックス型のＸ，Ｙのマトリックス配線（データ線，走査線）うちデータ線（Ｘi電極，ｉ＝１〜ｎ、ただし、データ線はｎ本とする。）に接続されている。
図に示すように、Ｘ，Ｙのマトリックス配線（データ線Ｘi，走査線Ｙj1，Ｙj2）を接続する交点に対応して表示セル２０（その座標（Ｘi，Ｙj））が設けられている。このセル２０内には交点にソース側とゲートが接続されたＮチャネルＭＯＳトランジスタＴr1が配置されていて、ＰチャネルＭＯＳトランジスタＴr2を介して有機ＥＬ素子２１が駆動される。トランジスタＴr2のソース−ゲート間にはコンデンサＣが接続され、トランジスタＴr2のソースは電源ライン＋Ｖccに接続され、そのドレインは有機ＥＬ素子２１を介してグランドＧＮＤに接続されている。
【００２０】
トランジスタＴr1とトランジスタＴr2との間にはＰチャネルＭＯＳトランジスタＴr3とＮチャネルＭＯＳトランジスタＴr4が設けられている。トランジスタＴr3は、トランジスタＴr2とカレントミラー回路２２を構成する入力側トランジスタとなっていて、これの下流にトランジスタＴr1のドレインが接続され、トランジスタＴr3とトランジスタＴr１の接続点とカレントミラー回路２２の共通に接続されたゲート（トランジスタＴr2のゲート）との間にトランジスタＴr4のソースとドレインが接続されている。トランジスタＴr１のゲートは、走査線Ｙj1に接続され、トランジスタＴr4のゲートが走査線Ｙj2に接続されている。
走査線Ｙj1が“Ｈ”，Ｙj2が“Ｈ”の信号を受けて走査されることでトランジスタＴr1とトランジスタＴr4とがＯＮとなり、前記のピーク電流でトランジスタＴr3，Ｔr2が駆動されるとともにコンデンサＣが充電されて、所定の駆動電圧がコンデンサＣに保持される。これによりコンデンサＣに電流値を電圧として書込んで駆動電流値を記憶し、記憶されたコンデンサＣの電圧に応じてＭＯＳトランジスタＴr2が駆動される。
この場合にコンデンサＣに書込まれた電荷は、走査線Ｙj1が“Ｌ”，Ｙj2が“Ｈ”の信号を受けて走査線Ｙj2のみが走査されてトランジスタＴr4がＯＮすることで、トランジスタＴr4とトランジスタＴr3のボディダイオードを介して放電され、コンデンサＣの電圧がリセットされる。なお、走査線Ｙj1と走査線Ｙj2とはそれぞれコントロール回路１５から異なるタイミング信号Ｔ1，Ｔ2を駆動回路１７が受けて走査される。
【００２１】
図３（ｂ）は、その電流駆動回路１８の出力段を中心とするブロック図であり、定電流源１２とＤ／Ａ１１とは、図１に示す回路である。
図３（ｂ）では、図１の出力段カレントミラー回路１３ｂのＰチャネルＭＯＳＦＥＴトランジスタＴPx，ＴPyに換えてＮチャネルＭＯＳＦＥＴトランジスタＴNx，ＴNyのカレントミラー回路１８ａを出力段カレントミラー回路１３ｂのトランジスタＴPu，ＴPwの下流に設けている。これによりピン９に対してシンクする駆動電流を発生することができる。
トランジスタＴNx，ＴNyのソースは、グランドＧＮＤに接続され、トランジスタＴNxのドレインは、トランジスタＴNvを介してトランジスタＴPwのドレインに接続され、トランジスタＴNyのドレインは、ピン９に接続されている。トランジスタＴNx，ＴNyのチャネル幅比は、図１の場合とは逆にＮ：１となっている。Ｎは、１０程度である。図１の場合と同様にトランジスタＴNvは、レベル調整用のトランジスタである。
ここでは、トランジスタＴPu，ＴPwのカレントミラー回路は、各トランジスタのソース側が電源ライン＋Ｖccに直接接続され、Ｄ／Ａ１１のシンクする駆動電流を電源ライン＋Ｖccで折り返して吐き出し電流に変換する回路になる。
この吐き出し駆動電流によりトランジスタＴNxが駆動され、トランジスタＴNx，ＴNyにシンクする駆動電流が生成される。
なお、この電流駆動回路１８では、有機ＥＬ素子２１の陰極は、データ線Ｘiを介して前記したローライン走査回路１９に接続され、この回路を介してグランドＧＮＤに接続されている。
このようなアクディブマトリックス型の有機ＥＬ表示パネルの電流駆動は、駆動デューティ比に対して立ち上がり時間が無視できないときに有効である。すなわち、駆動データライン数が多数でかつ少ない駆動電流で駆動するとき、例えば、データ線数が多いＳＧＡ，ＸＧＡなどの大型、高精細度の画質の駆動に有効である。
【００２２】
図４は、図１の実施例の具体的な回路構成例である。入力側トランジスタＴNaと出力側トランジスタＴNb〜ＴNn-1とが電源ラインとグランドＧＮＤ間に従属接続で２段積み上げられたカレントミラー回路となっていて、スイッチ回路ＳＷpaは、ＭＯＳＦＥＴトランジスタＴN2で構成されている。出力段カレントミラー回路１３ｂの入力側トランジスタＴPx，出力側トランジスタＴPyの上にもカレントミラー回路が１段積み上げられている。
すなわち、出力段カレントミラー回路１３ｂは、トランジスタＴPu，ＴPwが２段の縦方向に従属接続して積上げたＰチャネルＭＯＳＦＥＴトランジスタＴPu1，ＴPw1とＰチャネルＭＯＳＦＥＴトランジスタＴPu2，ＴPw2のカレントミラー回路となっている。さらに、トランジスタＴPx，ＴPyが同様に２段の縦方向に従属接続して積上げたＰチャネルＭＯＳＦＥＴトランジスタＴPx1，ＴPy1とＰチャネルＭＯＳＦＥＴトランジスタＴPx2，ＴPy2のカレントミラー回路となっている。さらに、入力側トランジスタＴNaと出力側トランジスタＴNb〜ＴNn-1とが縦方向に従属接続されて２段積み上げられている。そのそれぞれを添え字１，２を付
けて示してある。
図４では、スイッチ回路ＳＷaに対応するＭＯＳＦＥＴトランジスタＴN1は、スイッチ回路ではなく、単にゲートがグランドＧＮＤに接続されて抵抗となっていて、スイッチ回路ＳＷaは削除されている。その結果、常時定電流源１２から電流値Ｉpが流されている。これは、先に説明したように駆動パルス信号Ｐに換わってロー側の走査回路が前記の駆動パルス信号Ｐに相当する駆動動作をするからである。
ところで、図４では、図１の場合と異なり、トランジスタＴrb〜Ｔrn-1は、ＰチャネルＭＯＳトランジスタとなっている。このようにトランジスタＴrb〜Ｔrn-1をＰチャネルＭＯＳとすることによりトランジスタＴrb〜Ｔrn-1の出力インピーダンスが低くなり、Ｄ／Ａ変換回路に表示データを設定する時に発生するスイッチングノイズを低減する効果がある。
【００２３】
以上説明してきたが、実施例では、ピーク電流を発生する回路としてカレントミラー回路で構成される電流スイッチングＤ／Ａ変換回路を中心に説明しているが、この発明は、このようなＤ／Ａ変換回路のカレントミラー回路に限定されるものではない。有機ＥＬパネルの端子ピンに流す電流あるいはその基礎となる電流を得るカレントミラー回路であれば、電流駆動回路のどこに配置されているものであってもよい。
また、実施例のカレントミラー回路は、ＭＯＳＦＥＴトランジスタを主体としているが、図６と図１の回路構成をみて分かるようにＭＯＳトランジスタの位置にバイポーラトランジスタを置くことが設計上で容易にできるので、バイポーラトランジスタを主体としてこれを構成してもよい。さらに、実施例のＮチャンネル型（あるいはｎｐｎ型トランジスタ）はＰチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタはＮチャンネル（あるいはｎｐｎ型）トランジスタに置き換えることができる。後者の場合は、通常、電源電圧は負となり、上流に設けたトランジスタは下流に設ける。
【００２４】
【発明の効果】
以上説明してきたように、この発明にあっては、カレントミラー接続の入力側トランジスタを複数並列に設けて直列に挿入したスイッチ回路で入力側の駆動電流を制御する。このとき、スイッチの１つを所定時間ずらせてＯＮさせることで、スタートから一定時間後に定電流を複数の入力側トランジスタの１つに分流するようにしてカレントミラー入力側の駆動電流を低減する。これにより、スタート時点で大きな駆動電流が流れてその後にこれよりも低い駆動電流が流れ、出力側カレントミラーには、ピークを持つ電流が発生する。
その結果、従来のように抵抗を挿入したり、その両端をショートするスイッチ回路は不要となり、また、ピークを発生するために専用に設けられるピーク電流値追加のための駆動電流源も不要になる。これにより、有機ＥＬ素子を初期駆動するためのピーク電流を持つ駆動電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができる。
【図面の簡単な説明】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のブロック図である。
【図２】図２は、その駆動制御のタイミングパルスの説明図である。
【図３】図３は、この発明の電流駆動回路をアクディブマトリックス型の有機ＥＬ表示パネルを駆動する電流駆動回路に適用した場合の実施例の説明図であって、（ａ）は、その全体的な回路構成のブロック図、（ｂ）は、その電流駆動回路の出力段を中心とするブロック図である。
【図４】図４は、図１の実施例の具体的な回路構成例である。
【図５】図５は、従来のカラムドライバの一例の説明図である。
【図６】図６は、この発明の先行技術の有機ＥＬ駆動回路のＤ／Ａ変換回路の一例の説明図である。
【符号の説明】
１，１０…カラムドライバ、２…Ｄ／Ａ変換回路、
２a…入力端子、２b…出力端子、
３，１２…カレントミラー電流出力回路、
３ａ…ドライブ段カレントミラー回路、
３b…出力段カレントミラー回路、４…有機ＥＬ素子、
５…パルス発生回路、６…駆動パルス、
７…駆動回路、７ａ…定電流源、７ｂ…初期充電回路、
７ｃ…スイッチングトランジスタ、８…スイッチング素子、
９…ピン、１２…ピーク電流生成回路、
１３ａ…駆動レベルシフト回路、
１３ｂ…出力段カレントミラー回路、
１４…ピーク電流生成回路、
１５…コントロール回路、１６…レジスタ、１７…駆動回路、
１８…電流駆動回路、１８ａ，２２…カレントミラー回路、
１９…ローライン走査回路、２０…表示セル、
Ｑ1〜Ｑm，Ｑa〜Ｑn-1，ＴPa〜TPn-1，ＴNa〜TNn-1…トランジスタ。
【図１】
0003647846.tif 000002
【図２】
0003647846.tif 000003
【図３】
0003647846.tif 000004
【図４】
0003647846.tif 000005
【図５】
0003647846.tif 000006
【図６】
0003647846.tif 000007