(57)【特許請求の範囲】
【請求項１】
実際に作成されたパターンを光学的に撮像し、第１の画像データを得る工程と、
前記画像データを、異なる層関係にある、設計データより作られた第２の画像データと位置合わせし、合成する工程と、
前記第１の画像データと前記第２の画像データとの間で第1のパターン検査を行なう工程と、
を有するパターン検査方法。
【請求項２】
前記第1のパターン検査を行なう工程は、対応する辺の存在を確認することを含む請求項1記載のパターン検査方法。
【請求項３】
前記第1のパターン検査を行なう工程は、さらに、対応する辺の間の距離を測定することを含む請求項２記載のパターン検査方法。
【請求項４】
さらに、前記パターンと同一であるべき他の検査用パターンを光学的に撮像し、第3の画像データを得る工程と、
前記第1のパターン検査と同時に、前記第1の画像データと前記第3の画像データとの間で第2のパターン検査を行なう工程と
を含む請求項1記載のパターン検査方法。
【請求項５】
第１のパターンを有する対象物の画像を撮像面上に結像するための光学系と、
前記光学系の撮像面上に配置され、前記第１のパターンの画像データを供給する撮像手段と、
データベースより画像を展開する手段を含み、前記第１のパターンとは異なる層関係にある第２のパターンの画像データを供給する画像データ供給手段と、
画像を位置合わせして合成するパターン合成回路と、
前記撮像手段より得た第１のパターンの画像データと前記画像データ供給手段より得た第２の画像データとの比較処理を行なう欠陥検出回路と
を有する欠陥検出装置。
【請求項６】
前記欠陥検出回路は、対応する辺の存在を確認できる請求項５記載の欠陥検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パターンの欠陥検査に関し、特にレチクルやマスクないしウエハ上に形成したパターンまたはそれらを表すデータベースの欠陥検査に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、半導体ウエハ上に種々のパターンを形成することが必要である。通常原図となるパターンを有するレチクルないしマスクを半導体ウエハ上に塗布したレジスト層に縮小転写または１：１転写し、現像してレジストマスクを形成する。このレジストマスクを加工マスクとして下地の加工を行なう。
【０００３】
１つの半導体装置を完成させるまでには、通常複数回のホトリソグラフィ工程があり、それぞれの工程でマスクを用いる。マスクの数をマスクの層数と呼ぶ。
【０００４】
半導体装置の高密度化、高集積化に伴い、パターンのデータ量が増大し、パターン欠陥検査に必要な時間が長くなっている。パターンの微細化により小さなパターン欠陥も回路機能に影響を与える。従って、微細なパターンの欠陥も確実に検出することが望まれる。
【０００５】
一方、パターンが微細化すると、設計パターンと実際に作成されるパターンとの間には露光時の光の干渉等による差が生じる。たとえば、パターンの角部（コーナ）は、設計上は直角の頂部を有するが、現実に作成されるパターンの角部は丸め込まれている。従って、角部に関して設計データと現実のパターンとは一般的に一致しない。
【０００６】
高感度で設計パターンと作成されたパターンとのパターン検査を行なえば、全角部に欠陥が検出されることになる。しかし、これらは現実に何ら欠陥として作用するものではなく、許容されるものである。そこで、これらを疑似欠陥と呼ぶ。疑似欠陥は存在しても良いものなので、欠陥検査で検出されないことが望ましい。欠陥検査で検出されないようにするためには、設計データの角部の丸め込み処理等が必要となる。
【０００７】
したがって、形成されたパターンをデータベース上のデータと比較して欠陥を検出するには、種々の処理が必要となり、検査に長時間を要する。
【０００８】
ところで、半導体集積回路の製造においては、通常同一パターンを有する多数の半導体チップが同一半導体ウエハ上に形成される。これらの半導体チップ（ダイ）は、同一ステッパ上で次々に露光されるため、同一のパターンを有する。したがって、同一パターンを有すべきダイとダイとを比較検査することにより、偶発的に、あるダイにのみ生じた異常パターンは明確に検出することができる。このダイとダイとの比較検査は、比較的高速に行なうことができ、高い欠陥検出感度が得られる。
【０００９】
半導体チップ露光用のレチクルにおいても、たとえば２×２のパターンが１枚のレチクル上に形成されている場合がある。この場合にも、レチクル上の同一パターンを有する複数の領域を比較検査することにより、ダイとダイの検査と同様の検査を行なうことができる。
【００１０】
さらに、単一のパターンを有するレチクルであっても、同一のパターンを有するレチクルが複数個作成されている場合には、レチクルとレチクルを比較検査することにより、高い欠陥検出回路で比較検査を行なうことができる。これらの検査は一般にプレートとプレートの検査と呼ばれている。
【００１１】
このような、ダイとダイとの比較検査またはプレートとプレートの比較検査を以下同一であるべきパターンの比較検査と呼ぶ。
【００１２】
同一であるべきパターンの比較検査は、高い欠陥検出感度で高速に行なうことができるが、たとえば、設計パターン自身が欠陥を有する場合や露光時にレチクル上にゴミが付着し、同一の欠陥を有するパターンが多数のダイ上に露光されているような場合、このような欠陥は同一であるべきのパターンの比較検査によっては検出することができない。
【００１３】
そこで、前述のような形成されたパターンと設計データから得たデータベース上のデータとを比較して欠陥を検出する処理が必要となる。ところが、データベース上のデータとレチクル上のパターンのように、種類の異なるパターンの場合には、欠陥検出感度を上げると前述のように疑似欠陥が検出され、欠陥検出作業が長時間を要してしまう。
【００１４】
たとえば、特開平３−５１７４７号公報は、３個の対物光学系を備え、その２つから撮像した画像データに基づき、ダイとダイとの比較検査を行ない、他の１つの対物光学系から得た画像データとデータベースから得た画像データとを比較してダイとデータベースとの比較検査を行なう技術を提案している。しかしながら、このようにダイとダイとの比較検査とダイとデータベースとの比較検査を同時に行なうようにしても、データベース上の画像データと実際に形成されたダイ上の画像とはその性質が異なるため、比較検査の処理に長時間を要する。
【００１５】
半導体集積回路装置の集積度の向上と共に、そのパターンも複雑化する。設計段階において、形成すべきパターンを落としたり、形成してはならないパターンを形成してしまうようなミスも生じうる。このような場合、データベース自身がミスを含んだものとなる。
【００１６】
しかしながら、データベースに忠実なマスクや半導体ウエハが形成されると、通常の欠陥検出によってはそのミスを検出することができない。このようなミスを検出し、修正するためには、長時間の作業が必要となる。そのため、設計ミスを生じさせない設計方法も提案されている。
【００１７】
たとえば、配線間を接続するコンタクトホールの設計においては、配線パターン中、幅が広くなったコンタクト部分を検出し、自動的にコンタクトホールパターンを発生させることも行なわれている。
【００１８】
しかしながら、このようにパターンを自動的に発生させる場合、パターンを形成してはならないところにも強制的にパターンを発生させてしまうことが生じうる。たとえば、１つの配線パターンが一端で下層に接続され、他端で上層に接続される場合、下層のコンタクトホールを設計する際に上層のコンタクトホールに対応するところにもコンタクトホールを形成してしまうようなミスである。
【００１９】
【発明が解決しようとする課題】
ところで、半導体デバイスの動作上重要なことは、個々のパターンの絶対精度とは限らない。しばしば絶対精度よりも重要なものに複数の層間のパターンの整合性がある。たとえば、コンタクトホールとその上に形成する配線パターンとが重ね合わされていることや、異なる配線が互いに接しないようにすることである。
【００２０】
従来は、個々のパターンの精度を上げ、欠陥を検査して、結果として異層間の重ね合わせ状態を保証していた。
【００２１】
また、データベースの信頼度は、データベース自身として検査を行い、欠陥を修正することによって向上させていた。
【００２２】
本発明の目的は、短時間でパターンの欠陥検査が行なえ、実用上十分な精度を有する欠陥検出方法を提供することである。
【００２３】
本発明の他の目的は、このような欠陥検出方法を実施することのできる欠陥検出装置を提供することである。
【００２４】
本発明の一観点によれば、  実際に作成されたパターンを光学的に撮像し、第１の画像データを得る工程と、
前記画像データを、異なる層関係にある、設計データより作られた第２の画像データと位置合わせし、合成する工程と、
前記第１の画像データと前記第２の画像データとの間で第1のパターン検査を行なう工程と、
を有するパターン検査方法が提供される。
【００２５】
第１の画像データを、異なる層関係にある第２の画像データと比較検査することにより、実用上重要な層間の整合性についての欠陥検査を行なうことができる。
【００２７】
本発明の他の観点によれば、第１のパターンを有する対象物の画像を撮像面上に結像するための光学系と、
前記光学系の撮像面上に配置され、前記第１のパターンの画像データを供給する撮像手段と、
データベースより画像を展開する手段を含み、前記第１のパターンとは異なる層関係にある第２のパターンの画像データを供給する画像データ供給手段と、
画像を位置合わせして合成するパターン合成回路と、
前記撮像手段より得た第１のパターンの画像データと前記画像データ供給手段より得た第２の画像データとの比較処理を行なう欠陥検出回路と
を有する欠陥検出装置が提供される。
【００３３】
【発明の実施の形態】
図１は、本発明の実施例による欠陥検出装置の構成を示すブロック図である。光源１からの照明光は、ＸＹステージ２上に載置されたマスク等の検査試料３（３ａ、３ｂ）上に照射される。検査試料３ａ、３ｂは、複数の検査領域を有する半導体ウエハであってもよく、また同一のパターンを有する一対のマスク（レチクルを含む）であってもよい。また、液晶表示装置のガラス基板でもよい。基板上に形成された微細パターンで検査を要するものであればよい。
【００３４】
検査試料３ａ、３ｂの上方には、一対の対物光学系４（４ａ、４ｂ）が配置され、その像面上には一対の受光素子６（６ａ、６ｂ）が配置されている。受光素子６は、たとえばＣＣＤによるラインセンサである。対物光学系４は、自動焦点合わせ機構５によってその焦点合わせを行なう。ＸＹステージ２の操作により、検査試料３を２次元的に走査することができる。対象範囲の画像が受光素子６によって撮像される。
【００３５】
受光素子６で撮像された画像データは、画像メモリ７（７ａ、７ｂ）に送られる。ここで、受光素子６ｂは常に画像メモリ７ｂに接続されているが、受光素子６ａは、切替スイッチ１１を介して選択的に画像メモリ７ａに接続される。
【００３６】
本構成においては、さらに他の画像メモリ７ｃが設けられている。画像メモリ７ｃには、データベースから取り込んだ画像データが切替スイッチ１１を介して選択的に供給される。図の構成においては、設計データまたは露光データ１５がデータ変換装置１４を介して画像展開部１２に供給され、このデータが切替スイッチ１１を介して画像メモリ７ｃに供給される。
【００３７】
画像メモリ７ａ、７ｂ、７ｃは、パターン合成回路８に接続されている。パターン合成回路８は、供給された複数の画像を位置合わせして合成することができる。
【００３８】
微小欠陥検出回路９は、複数の画像を重ね合わせて形成した合成画像から、微小欠陥を検出することのできる回路である。たとえば、画像メモリ７ａ、７ｂからそれぞれ供給された撮像データを比較し、微小な差異をも検出し、微小欠陥情報を供給する。
【００３９】
他の欠陥検出回路１７は、たとえばデザインルールに基づく検査を合成画像に対して行ない、欠陥を検出する。微小欠陥検出回路９および欠陥検出回路１７は、システム制御装置１０によって制御される。なお、システム制御装置１０は、自動焦点合わせ機構５およびＸＹステージ２の制御も行なう。
【００４０】
本構成において重要な点は、切替スイッチ１１が、受光素子６ａおよび画像展開部１２を選択的に画像メモリ７ａおよび７ｃに接続できると共に、受光素子６ａおよび画像展開部１２を同時に画像メモリ７ａおよび７ｃに接続できることと、欠陥検出回路１７が複数の画像データ間の同一性を検査することができるのみではなく、複数の画像データ間の相互の関係を検出することができることである。これらの機構により、本構成は従来と同様のダイとダイ（またはプレートとプレート）の比較検査およびダイとデータベース（プレートとデータベース）の比較検査を行なえるのみでなく、異層間の画像データの比較検査を行なえる。従来と同様のダイとダイ（またはプレートとプレート）の比較検査を行なうと同時に、この異層間の比較検査を行なうこともできる。
【００４１】
図２は、図１に示す欠陥検査装置を用いて行なう欠陥検査工程を概略的に示すフローチャートである。
【００４２】
図中左側には、データベース１５、データ変換装置１４、画像展開部１２で行なうデータベース部の工程を示し、図中右側にはその他の検査ステージ側で行なう工程を示す。まず、ステップＴ１において、設計データ（または露光データ）を読み出す。次にステップＴ２で読み出したデータを変換する。このようにして画像データと比較できる検査データ（ステップＴ３）を作成する。検査データの作成、記憶までは、画像を読み取って検査を行なう前に行なっておく検査前作業である。
【００４３】
図２右側の検査ステージ側の作業においては、ステップＳ１において作業を開始する。次にステップＳ２において、試料をセットする。試料は、複数の検査領域を有する単一試料であっても、単一の検査領域を有する複数の試料であってもよい。
【００４４】
ステップＳ３においては、検査条件を設定する。たとえば、検査範囲、欠陥検出感度、レンズ間隔、デザインルールチェックのための最小線幅の入力等を行なう。検査条件を設定した後、ステップＳ１４でデザインルールチェックを行なうか否かを判定する。デザインルールチェックを行なう場合はＹＥＳの矢印に従ってステップＳ１５に進み、最小線幅（最小線間隔）を入力する。その後、ステップＳ４に進む。デザインルールチェックを行なわない場合は、ステップＳ１４からＮＯの矢印に従って直接ステップＳ４に進む。ステップＳ４においては、検査を開始する。すなわち、受光素子６ａ、６ｂによる撮像が開始される。
【００４５】
次のステップＳ５において、ＸＹステージをスキャンし、平面的画像を画像データに変換する。
【００４６】
データベース検査をする場合は、このステージスキャン開始と同時に位置信号が供給され、図中左側に示すステップＴ４のパターンデータ読み込みが開始される。すなわち、設計データまたは露光データに基づく検査データからのパターンデータ読み込みと、試料上に作成されたパターンからの画像データ読み込みとが同時に行なわれる。
【００４７】
次のステップＳ６において、実際に作成された試料上のパターンの画像データが取り込まれる。ステップＳ７ａおよびＳ７ｂにおいては、左レンズおよび右レンズを介して取り込まれた画像データをそれぞれの画像メモリに登録する。
【００４８】
同時に、データベース検査をする場合は、図中左側のステップＴ５においては、読み込まれたパターンデータによって画像データが画像メモリに登録される。次のステップＴ６においては、データベースの検査が行なわれているか否かを判断し、行なわれている場合にはＹＥＳの矢印に従ってデータベース検査を行なうための画像データを読み出し、パターン合成回路８に供給する。
【００４９】
ステップＳ８においては、パターン合成回路８において、撮像した一対の画像データまたは／およびデータベースから読み出した画像データと実際に撮像して得た画像データとの合成を行なう。次のステップＳ９においては、ダイとダイ（またはプレートとプレート）等の欠陥検出工程を行なう。
【００５０】
次のステップＳ１６でデザインルールチェックを行なっているか否かを判定する。デザインルールチェックを行なっていない場合は、ＮＯの矢印に従って直ちにステップＳ１７へ進み、欠陥検出結果を登録する。デザインルールチェックを行なっている場合は、ＹＥＳの矢印に従ってステップＳ１８に進み、最小線幅や最小線間隔等のデザインルールをチェックする。その後、ステップＳ１７に進む。
【００５１】
なお、デザインルールに基づく欠陥検査はデータベースから読み出した画像データと、撮像装置から入力した画像データとを比較しても、データベースから読み出した画像データの代わりに、既に読み取った実パターンの画像データを用いてもよい。デザインルールに基づく欠陥検出工程においては、パターン幅がルールに基づく幅を有するか、画像パターン間に所定の間隔が保証されているか等のデザインルールチェック（最小線幅チェック）を行ない、満たされていない場合には欠陥として検出する。
【００５２】
ステップＳ１０においては、対象画面中のスキャンが終了したか否かを判断する。スキャンが終了していない時は、ＮＯの矢印に従ってステップＳ５に戻る。スキャンが終了している時はＹＥＳの矢印に従って作業を終了する。
【００５３】
以上、欠陥検出工程を概略的に説明したが、この欠陥検出工程は、スイッチ切替回路１１の状態によってその内容が変化する。
【００５４】
図３（Ａ）、（Ｂ）は、スイッチ切替回路１１の状態による欠陥検出工程を説明するための概略図である。
【００５５】
図３（Ａ）においては、切替スイッチ１１を介して受光素子６ａが画像メモリ７ａに接続されるか、または画像展開部１２が画像メモリ７ｃに接続される。受光素子６ｂで撮像された画像データは、画像メモリ７ｂに送られ、画像メモリ７ａまたは７ｃに導入された画像データとの比較検査が行なわれる。画像合成部８は、画像メモリ７ａ、７ｂ、７ｃから供給される画像データからパターン合成を行なう。微小欠陥検出回路９は、従来のダイとダイ（またはプレートとプレート）の比較検査と同等の検査を行なう。欠陥検出回路１７は、比較検査する画像パターンが異なる層に属するものである場合の間隔および同一パターンの場合の最小線幅をデザインルール等に基づき比較検査する。なお、後述のようにパターンを分割し、分割部分間の間隔もチェックできる。
【００５６】
図３（Ｂ）においては、切替スイッチ１１が受光素子６ａを画像メモリ７ａに接続すると共に、画像展開部１２を画像メモリ７ｃに接続する。パターン合成回路８は、受光素子６ａ、６ｂで撮像した画像データと共に、画像展開部１２から供給される画像データを受け、合成パターンを作成する。微小欠陥検出回路９は、受光素子６ａ、６ｂから供給された同一であるべき画像パターンに対し、従来のダイとダイ（またはプレートとプレート）の比較検査を行なう。欠陥検出回路１７は受光素子のいずれか一方から供給された画像データと画像展開部１２から供給された画像データとの比較検査または受光素子６ａ、６ｂから供給された異層関係にある画像データ間の比較検査を行なう。
【００５７】
図４（Ａ）は、図３（Ａ）の状態において、切替スイッチ１１が受光素子６ａと画像メモリ７ａを接続した場合を示す。図示の場合には、検査試料３ａと３ｂとが異なる層に所属するものであり、たとえば検査試料３ａが配線パターン、検査試料３ｂがコンタクトホールの画像データである。このように、検査試料が異なる層に所属する場合、合成パターンに対し、欠陥検出回路１７が比較検査を行なう。
【００５８】
図４（Ｂ）に示すように、パターン合成回路８は検査試料３ａと３ｂとの合成パターンを作成する。欠陥検出回路１７は、合成パターンを必要に応じて分割し、検査試料３ａ、３ｂ上のパターンの幅、対応する辺の有無およびその間の距離を検出する。
【００５９】
図示の状態においては、コンタクトホールの上下左右４辺に対する配線パターンの対応辺を検出し、その間の距離を検出している。対応する辺は、たとえば回路機能上相互の関連性が高い２つの異層画像データにおいて、重なりを有する２つのパターンを検出し、近傍に配置される２つのパターンのエッジを検出することにより判定することができる。ここで近傍とは、典型的にはデザインルールによる最小線幅の１０倍以内、より典型的には５倍以内の距離をさす。一方のパターンのエッジに対して他方のパターンの２つ以上のエッジが検出された時は、距離的に最も近いものとする。
【００６０】
図においては、対応する辺が平行であるが、必ずしも平行でなくてもよい。たとえば、干渉によって丸められたパターンとそれより広い矩形パターン等でもよい。
【００６１】
また、欠陥検出回路１７は、配線パターン３ａの残りの辺に対し、その幅を検出し、デザインルールに基づく判定を行なう。たとえば、配線パターンの幅がデザインルール上許容されないほど細い場合には、欠陥として検出する。
【００６２】
なお、異なる層に所属するパターンを同時に受光素子６ａ、６ｂから取り込む場合を説明したが、繰り返しパターンのように同一のパターンが繰り返される場合、同一種類のパターンを受光素子６ａ、６ｂで取り込むこともできる。この場合は、欠陥検出回路１７の代わりに微小欠陥検出回路９が検出パターンの一致・不一致を検出する。
【００６３】
図５は、図３（Ｂ）に示すように、切替スイッチ１１が受光素子６ａ、６ｂを画像メモリ７ａ、７ｂに接続し、かつ画像展開部１２を画像メモリ７ｃに接続する場合を示す。受光素子６ａ、６ｂは、検査試料３ａ、３ｂから同一種類のパターンを検出し、画像メモリ７ａ、７ｂに供給する。画像展開部１２は、異なる層に属するパターンを画像メモリ７ｃに供給する。パターン合成回路８では、これらの画像データに基づき、同一であるべきパターン間の比較検査および異なる層に属するパターン間の比較検査を行なうための合成画像を作成する。微小欠陥検出回路９は、同一であるべきパターン間の比較検査を行ない、欠陥検出回路１７は異なる層間のパターンの比較検査を行なう。これらの動作は、システム制御装置１０によって制御される。
【００６４】
微小欠陥検出回路９が行なう検査は、検査試料３ａ、３ｂから取り込んだ同一であるべき画像パターンに対する従来のダイとダイまたはプレートとプレートの比較検査と同等のものであり、同一パターンであるため、高速で行なうことができる。また、この検査による欠陥検出精度は高い。
【００６５】
欠陥検出回路１７は、検査試料３ａ、３ｂの画像、画像展開部１２が展開した異なる層の画像のいずれか２つの画像を比較検査する。この場合、検査項目は対応する辺の有無および対応する辺の間の距離のように極めて限られたものであり、このため検査を比較的短時間に終了させることができる。
【００６６】
図６は、検出する欠陥の種類を例示する。図６（Ａ）は正常パターンを示し、図６（Ｂ）、（Ｃ）は種々の欠陥を有するパターンを示す。図６（Ｂ）には、孤立したミスパターンであるピンドットＦ１、孤立した欠落部であるピンホールＦ２、正常パターンからの出っ張りＦ３、正常パターンの縁から内部への欠けＦ５、サイズのズレであるミスサイズＦ８が示されている。図６（Ｃ）には、分離している部分が短絡したショートＦ４、連続している部分が切れた断線Ｆ６、位置ズレＦ７、ミスサイズＦ８が示されている。
【００６７】
検出の基準は、検査対象物により変更するが、その設定方法は欠陥サイズで指定する。たとえば、０．２５μｍ以上の位置ズレや面積、凹凸を持った欠陥を検出する。表現を変えると、０．２５μｍ未満の欠陥は検出しない。これにより欠陥検出を高速化する。
【００６８】
欠陥の検出方法は、「面積の差」や「位置ズレ」等によって行なう。
デザインルールチェックにおいては、同一パターン（同一層）の場合も、異なる層の場合も指定した最小線幅以下のパターンが存在しているかどうかを検査し、発見したら欠陥としてカウントする。また、異なる層の場合は、上記以外に２つのパターンが重なってできる間隔について指定した線幅（間隔）以下の部分があるかどうかを検査し、発見したら欠陥としてカウントする。
【００６９】
なお、デザインルールチェックでは最小線幅だけをチェックする。デザインルールチェックはほとんどの場合Ｘ（左右）方向とＹ（上下）方向の２方向だけでよいが、斜め縞のパターンも存在するので、図４（Ｂ）に示したように４方向（または８方向）での線幅（間隔）が規定値より小さい場合に欠陥としてカウントする。
【００７０】
このような２種の検査を同時に行なうことにより、従来のダイとダイまたはプレートとプレートの比較検査と同様の高検出感度の比較検査を行なうことができ、かつダイとダイまたはプレートとプレートの比較検査では検出することのできない同一欠陥を、欠陥検出回路１７が行なう限られた種類の比較検査により検出することができる。
【００７１】
このように、検査試料上のパターンとデータベース上のパターンとを用い、効率的な比較検査を行い、かつその検査を短時間に終了させることが可能となる。
【００７２】
以上、実際にパターンを形成した実パターンの欠陥検査を主に説明した。以下、データベース上にミスが存在する時にも、そのミスを検出することのできる実施例を説明する。
【００７３】
図７（Ａ）は、本発明の他の実施例による欠陥検出装置の構成を概略的に示すブロック図である。図１の構成要素と同等のものには同一の参照番号を付し、その説明を省略する。
【００７４】
パターン合成回路８が、画像メモリ７ａ、７ｂ、７ｃに接続されている点は、図１の構成と同じであるが、各画像メモリ７ａ、７ｂ、７ｃは、それぞれ切換スイッチ１１ａ、１１ｂ、１１ｃを介してデータベース検出系および光学的パターン検出系に接続されている。
【００７５】
データベース検出系は、データベース１５ａ、１５ｂ、１５ｃ、データ変換装置１４ａ、１４ｂ、１４ｃ、画像展開部１２ａ、１２ｂ、１２ｃの直列回路を含む。光学的パターン検出系は、対物光学系４ａ、４ｂ、４ｃ、および受光素子６ａ、６ｂ、６ｃを含む。ここで、数字に付したアルファベット文字は、画像メモリに対応する各系統を表す。
【００７６】
また、画像メモリ７ａ、７ｂ、７ｃには、レジスタ２０ａ、２０ｂ、２０ｃが接続されている。これらのレジスタ２０ａ、２０ｂ、２０ｃは、パターン合成回路８にも接続されている。微小欠陥検出回路９および欠陥検出回路１７がパターン合成回路８およびシステム制御装置１０に接続されている点は、図１の構成と同様である。
【００７７】
欠陥検出回路１７は、同一個所での複数のパターンの重なりを検出するための比較器やパターンの連続性を検出する輪郭検出回路等を含む。
【００７８】
表示器１９は、システム制御装置１０に制御され、欠陥検出回路１７、微小欠陥検出回路９等で得られた結果および、パターン合成回路８で合成された合成パターン等を表示する。なお、自動焦点機構、光源、ＸＹステージは図示を省略している。
【００７９】
図１の構成と比較すると、図７（Ａ）の構成においては、ａ、ｂ、ｃの各系列において、それぞれパターンを光学的に検出することも、データベースから検出することもでき、かつ画像メモリに接続されたレジスタを有する点で異なっている。この構成を用い、上述のパターン検査を行なえることは自明であろう。
【００８０】
図７（Ｂ）は、図７（Ａ）に示したパターン検出装置を用いて行なう他の欠陥検出方法を示すフローチャートである。
【００８１】
ステップＳＡ１においては、パターン検査を行なう検査者が、表示器１９上等において、所望のパターンを選択する。たとえば、データベース１５ａから読み出した配線パターンにおいて、コンタクト領域を示す幅広部の１つの形態を選択する。
【００８２】
ステップＳＡ２においては、選択したパターンをレジスタ２０ａに登録する。この時、回転、ミラー反転等の対称操作によって得られるパターンも含めたい場合は、その旨を同時に登録してもよい。選択したパターンと対称操作によるパターンとを含め、同等形態のパターンと呼ぶ。
【００８３】
ステップＳＡ３においては、同一の画像データから同等形態のパターンを検出する。検出領域を任意に制限してもよい。
【００８４】
すなわち、データベース１５ａから読み出した画像データから１つのパターンを選択し、登録した後、データベース１５ａに含まれる全画像データまたは一部の画像データから同等形態のパターンを検出する。検出したパターンは、パターン合成回路８に蓄積される。
【００８５】
図８（Ａ）〜（Ｅ）は、図７（Ｂ）で説明したステップＳＡ１〜ＳＡ３を説明するための概略図である。
【００８６】
図８（Ａ）は、画像データの一例として、金属配線層ＬＭの画像データを示す。配線パターンＰ１−１、Ｐ１−２、…、Ｐ２−１、…（Ｐで総称する）が、図に示すように配置されているとする。各パターンＰは、両端に幅広のコンタクト部を有し、その間を幅狭の配線部が接続している。
【００８７】
図８（Ｂ）は、ステップＳＡ１、ＳＡ２で選択し、登録されるパターンの例を示す。図８（Ａ）に示す金属配線層ＬＭのパターンＰのいずれか１つを選択し、左側のコンタクト部Ｐａを選択したとする。ここで、コンタクト部と配線部との接続を示すために、配線部の一部も選択する。このような選択を行なえば、図８（Ａ）に示すような配線パターンにおいて、左側のコンタクト部が選択されたことが判明する。
【００８８】
図８（Ｃ）は、ステップＳＡ３において検出されるパターンを示す。図８（Ｂ）の選択、登録に基づいて、金属配線層ＬＭのパターンから、図８（Ｂ）のパターンと同一形態のパターンのみが検出され、検出金属配線ＬＭａの画像データが得られる。各配線パターンの中央部から右側の部分は検出されない。
【００８９】
図８（Ｄ）、（Ｅ）は、選択、登録するパターンを変えた場合の例を示す。図８（Ｄ）に示すように、金属配線パターンの右側のコンタクト部およびそれに接続される配線部の一部のパターンＰｂを選択し、登録したとすると、ステップＳＡ３において検出されるパターンは、図８（Ｅ）に示す検出金属配線ＬＭｂのようになる。この場合、金属配線層ＬＭの各パターンにおいて、左側のコンタクト部およびそれに接続される配線部は検出されない。このように、パターンＰａまたはＰｂを登録すると、対象とする画像データから同一形態のパターンのみを有する画像データＬＭａまたはＬＭｂが得られる。図８（Ｂ）、（Ｄ）のパターンを登録する時に、１８０°回転を含むとすれば、１８０°回転によって得られる同等形態のパターンも検出対象となり、図８（Ｃ）、（Ｄ）を加算した画像データが得られる。
【００９０】
このように、あるパターンを選択、登録し、同等形態のパターンを全画像データまたはその一部から抽出することにより、欠陥検査を行いたい領域のみを複雑な画像データから抽出することが可能となる。
【００９１】
図７（Ｂ）に戻って、ステップＳＡ４では、抽出した同等形態のパターンに対し、欠陥検査を行なうための対応する異層関係にある画像データを取出し、抽出したパターン群と合成する。たとえば、データベース１５ｂの画像データを画像メモリ７ｂを介してパターン合成回路８内に取り出す。
【００９２】
ステップＳＡ５においては、抽出したパターン群と、異層関係にある画像データとの合成から、欠陥検出回路１７を用いて欠陥判定を行なう。
【００９３】
図９（Ａ）〜（Ｅ）は、上述の欠陥検出の１つの例を示す。
図９（Ａ）は、作成すべき半導体装置の構成を示す断面図である。たとえば、ｐ型シリコン基板２１の表面に、ｎ型領域２２、２３が形成される。シリコン基板２１の表面上に絶縁層２４が形成され、ｎ型領域２２、２３に達するコンタクトホール２５、２６が開口される。このコンタクトホール２５、２６内を導電性プラグ２７で埋め込み、その上に導電性プラグ２７を接続する配線パターン２８が形成される。
【００９４】
図９（Ｂ）は、配線パターン２８の形状を概略的に示す。配線パターン２８は、両端にコンタクト部２８ａ、２８ｂを有し、両コンタクト部２８ａ、２８ｂが配線部２８ｃで接続されている。コンタクト部２８ａ、２８ｂの中央部は、その下のコンタクトホール２５、２６と整合した位置関係にある。
【００９５】
作成すべき配線パターンが、図８（Ａ）に示すものであるとする。
図９（Ｃ）は、図８（Ａ）に示す配線層と接続されるべきコンタクトホールの画像データＬＣを示す。なお、図８（Ａ）に示す配線パターンにおいて３行の配線パターンが配置されるべき領域に、図９（Ｃ）に示すコンタクトホールパターンＬＣにおいては、２行分のみの画像データが形成されているとする。すなわち、設計者の誤りにより、中間の配線層に対応するコンタクトパターンが欠落しているとする。
【００９６】
図９（Ｄ）は、配線層とコンタクトホールとの整合関係を検査するために、配線層において検出すべきパターンを示す。検査者が、図８（Ａ）に示す配線パターンの１つを取出し、その内左側のコンタクト部２８ａおよび配線部２８ｃの一部を選択し、さらにｎ×９０°回転有りの条件を選択して登録したとする。図９（Ｂ）に示す配線パターンにおいては、一対のコンタクト部は１８０°回転の関係にあるため、このような条件により全コンタクト部が検出される。すなわち、図８（Ｃ）に示すコンタクト部と、図８（Ｅ）に示すコンタクト部とが検出される。
【００９７】
図９（Ｅ）は、このようにして検出される全コンタクト部を示している。
さらに、異層関係にある他の画像データとして、図９（Ｃ）に示すコンタクトホールの画像データを選択し、先に検出した配線パターンと合成する。この状態が、図９（Ｅ）に示されている。
【００９８】
第１行および第３行の配線パターンにおいては、各コンタクト部にコンタクトホールが重ねて配置されている。第２行の配線パターンにおいては、配線パターンのみが存在し、対応するコンタクトホールが存在しない。
【００９９】
ここで、表示器１９上で配線パターンを第１の色、たとえば白で示し、コンタクトホールパターンを第２の色、たとえば黄色で示す。
【０１００】
また、検出した第１のパターン（配線パターン）と第２の画像からの対応するパターン（コンタクトホールパターン）が重なり合っている領域を正常と判断し、いずれか一方のみが存在するパターンを欠陥と判定し、表示器１９上で第３の色、たとえば赤で表示する。
【０１０１】
２つのパターンの重なり合いは、たとえば各パターンがドットで表示されている場合、同一位置に両パターンのドットが存在することにより判別することができる。
【０１０２】
このような工程は、ステップＳＡ１におけるパターンの選択、ステップＳＡ４における異層関係にある画像データの選択を除けば、全て自動的に行なうことができる。
【０１０３】
図１０（Ａ）〜（Ｇ）、図１１（Ｈ）〜（Ｋ）は、欠陥検出の他の例を示す。
図１０（Ａ）は、形成すべき半導体装置の構成を示す断面図である。ｐ型シリコン基板２１の表面にｎ型領域２２が形成されている。ｐ型シリコン基板２１の表面を覆って絶縁層２４が形成され、ｎ型領域２２に達するコンタクトホール２５が開口される。コンタクトホール２５を導電性プラグ２７で埋め込む。絶縁層２４表面上に、一端で導電性プラグ２７に接続される配線パターン２８が形成される。配線パターン２８を覆って絶縁層２９が形成され、配線パターン２８の他端に達するコンタクトホール３０が形成される。コンタクトホール３０には、他の導電性プラグ３１が形成される。
【０１０４】
なお、配線層間を導電性プラグで接続する場合を示したが、上側配線層をコンタクトホール内に埋め込んで配線層間を接続してもよい。
【０１０５】
図１０（Ｂ）は、配線パターン２８の形状を示す。両端のコンタクト部２８ａ、２８ｂが中間の幅狭の配線部２８ｃによって接続されている。
【０１０６】
図１０（Ｃ）は、配線層２８下側のコンタクトホールパターンを示す。コンタクトホール２５は、配線パターン２８の左側のコンタクト部２８ａに対応して形成される。
【０１０７】
図１０（Ｄ）は、配線層２８上側のコンタクトホールパターンを示す。コンタクトホール３０は、配線パターン２８の右側のコンタクト部２８ｂに対応して形成される。このような構成の場合、図９（Ａ）〜（Ｅ）を参照して説明したような欠陥検出を行なえば、多数の擬似欠陥が発生してしまう。すなわち、１つの配線パターンに対し、２つのコンタクトホールパターンが対応しているため、配線層を部分的に識別することが望まれる。
【０１０８】
図１０（Ｅ）は、金属配線層ＬＭのパターン形状を示す。図示された領域には、３行３列の配線パターンが配置されている。
【０１０９】
図１０（Ｆ）は、配線層より下側のコンタクトホールパターン層ＬＣ１を示す。図示した領域において、３行３列のコンタクトホールが配置されているが、第２行第１列のコンタクトホールパターンが欠落している。
【０１１０】
図１０（Ｇ）に示すように、下側のコンタクトホールパターン層ＬＣ１との対応関係を検出するため、配線パターンの左側のコンタクト部２８ａおよびそれに接続される配線部２８ｃの一部を選択し、登録する。
【０１１１】
図１０（Ｇ）に示す配線のパターンのコンタクト部と同一形態のコンタクト部を抽出し、さらに、図１０（Ｆ）に示すコンタクトホールパターンと合成する。
【０１１２】
図１１（Ｈ）は、得られた重ね合わせパターンＳＰ１を示す。各左側コンタクト部と下側コンタクトホールパターンとが重ね合わせて表示される。ところで、第２行第１列のコンタクト部には、対応するコンタクトホールパターンが存在しない。コンタクトホールパターンが欠落していることを検出し、欠陥Ｄ１と判定し、前述のように、表示器上にたとえば赤で表示する。
【０１１３】
以上の工程により、下側コンタクトホールパターンと配線パターンとの対応関係を検査できる。ところで、上側コンタクトホールパターンと配線パターンとの対応関係は未だ検査していない。
【０１１４】
図７（Ｂ）に戻って、１つの欠陥検出を終了した後、ステップＳＡ６で検出すべき全ての欠陥を検出したか否かを判定する。未だ全欠陥を検出していなければ、ＮＯの矢印に従ってステップＳＡ１に戻る。その後、次のパターンを選択し、対応する異層関係の画像データを選択し、前述同等の欠陥検出を行なう。検出したい全ての欠陥を検出した時は、ＹＥＳの矢印に従って欠陥検出工程を終了させる。
【０１１５】
図１０（Ａ）の構成において、配線パターン２８と、上側コンタクトホール３０との対応関係を検査する。
【０１１６】
図１１（Ｉ）は、上側コンタクトホールパターン層ＬＣ２を示す。図に示した領域において、第１行第１列のコンタクトホールパターンが欠落しているとする。
【０１１７】
図１１（Ｊ）に示すように、上側コンタクトホールパターンとの対応関係を検出するため、配線パターンの右側コンタクト部２８ｂおよびそれに連続する配線部２８ｃを選択し、登録する。
【０１１８】
図１１（Ｊ）のパターンを登録し、対応する異層関係の画像データとして、図１１（Ｉ）のコンタクトホールパターン層を選択すると、図１１（Ｋ）に示すような結果が得られる。すなわち、各配線パターンの右側コンタクト部および上側コンタクトホールパターンが検出され、いずれか一方のみしか存在しない領域は欠陥Ｄ２と判定され、表示器上にたとえば赤色で表示される。
【０１１９】
図１２（Ａ）〜（Ｃ）は、不要のパターンを作成してしまった場合を示す。図１２（Ａ）は、図１１（Ｉ）と同様のコンタクトホールパターン層ＬＣ２を示す。図の配置において、最も左側に示した１列のコンタクトホールパターンは、このコンタクトホール層に属するものではなく、他のコンタクトホール層に属するものであるが、誤って形成されてしまったものである。
【０１２０】
図１２（Ｂ）は、図１１（Ｊ）同様の選択、登録されるパターンを示す。すなわち、図１０（Ｂ）〜（Ｄ）に示すような構成において、上側のコンタクトホールと接続されるべき右側のコンタクト部２８ｂおよびそれに接続する配線部２８ｃの一部が登録される。
【０１２１】
図１２（Ｃ）は、配線層から抽出された同等形態のパターン群と、図１２（Ａ）に示すコンタクトホールパターンとを合成した合成画像ＳＰ２を示す。最も左側の列に示すコンタクトホールパターンは、対応する配線層のコンタクト部が存在せず、欠陥Ｄ３と判定され、表示器上に赤色等で表示される。
【０１２２】
以上、重なり合うべき２種類のパターンを検出し、一方のみが存在する領域を欠陥と判定する場合を説明した。重なり合うべきでない２種類のパターンを検出し、重なり合う領域を欠陥と判定することもできる。
【０１２３】
以上説明した欠陥検出方法において、あるパターンを選択し、登録した後、ある層の画像データ全体から同等形態のパターンを抽出する場合を説明した。全領域が広く、欠陥検出を行なう領域が限られているような場合、領域を指定し、その指定領域内においてのみ同等形態のパターンを検出してもよい。
【０１２４】
同様、異層関係にある画像データに対しても、その一部を抽出する操作を行なってもよい。その一部を抽出する操作としては、座標により領域を指定する方法、データベースがいくつかのファイルに分かれている場合、同一層を構成する複数のサブ層の一部の指定を行なう方法、画像データにその属性等を示す識別子が付与されている場合、識別子によって指定する方法等がある。パターン選択および登録を行なう第１画像データに対しても同様の選択を行なってもよい。
【０１２５】
また、同等形態のパターンを検出した後、それに重ねて表示する異層関係にある画像データとしては、同等形態のパターン群と重なり合うもののみを表示するように条件付けしてもよい。この場合、重なり合いとは必ずしも同一場所で重なり合う場合のみでなく、その近傍に配置されるような場合も含めることができる。
【０１２６】
図７（Ａ）の構成においては、３系統の画像データ検出系列を示した。このような構成によれば、配線層等の一層の画像データおよびその上下に配置される画像データを同時に検査することが可能である。配線層と下層コンタクトホールとの対応関係の検査および配線層と上層コンタクトホールの対応関係の検査を並列に行なうこともできる。
【０１２７】
図１３は、欠陥検査装置の他の形態を示す。３つのレジスタを用いる代わりに、画像合成回路８に接続された１つのレジスタ２０のみが採用され、画像合成回路８を介して画像メモリ７ａ、７ｂ、７ｃにより共通に用いられることができる。欠陥検出は、上述の場合と同様の方法で行なうことができる。
【０１２８】
図１４は、配線パターンの他の例を示す。４つのコンタクト部Ｐａ、Ｐｂ、Ｐｃ、Ｐｄが配線部Ｗａ、Ｗｂ、Ｗｃ、Ｗｄによって接続されている。４つのコンタクト部はｎ×９０°回転の関係にある。もし、コンタクト部Ｐａを選択し、＋９０°回転を含む条件を付加すると、コンタクト部ＰａおよびＰｂに対応するコンタクト部が検出される。その他、種々の条件付加が可能なことは自明であろう。上述の欠陥検査が種々のパターン形状に適用できることは、当業者に自明であろう。
【０１２９】
さらに、画像検出系の数を増加させれば、４層以上の欠陥検出を連続的にまたは同時に行なうこともできる。
【０１３０】
画像データのデータベースの欠陥を検出する場合を例にとって説明したが、実際に作成した実パターンを対物光学系４、受光素子６で読み取り、同様の欠陥検出を行なうこともできることは自明であろう。すなわち、相互に関連の強い３層の画像データに対し、欠陥検出を行なう場合、対象となる３層の画像データは全てデータベースの場合、全て実パターンの場合、および一部実パターン、一部データベースの場合の全てを含む。
【０１３１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【０１３２】
【発明の効果】
以上説明したように、本発明によれば、高感度で信頼性の高いパターン検査を短時間に行なうことができる。
【図面の簡単な説明】
【図１】本発明の実施例によるパターン検査装置の構成を示すブロック図である。
【図２】本発明の実施例によるパターン検査方法のフローチャートである。
【図３】図１に示すパターン検査装置の２つの状態を示す要部ブロック図である。
【図４】図３（Ａ）の接続状態におけるパターン検査装置の動作を説明するための概略図である。
【図５】図３（Ｂ）の接続状態におけるパターン検査装置の動作を説明するための概略図である。
【図６】作成するパターンの例と欠陥の種類を示す概略平面図である。
【図７】本発明の他の実施例による欠陥検出装置および欠陥検出方法を示すブロック図およびフローチャートである。
【図８】図７（Ｂ）に示すフローチャートの内容を説明するための概略平面図である。
【図９】欠陥検出の例を説明するための概略断面図および概略平面図である。
【図１０】欠陥検出の例を説明するための概略断面図および概略平面図である。
【図１１】欠陥検出の例を説明するための概略平面図である。
【図１２】欠陥検出の例を説明するための概略平面図である。
【図１３】欠陥検出装置の他の形態を示すブロック図である。
【図１４】配線パターンの他の形態を示す平面図である。
【符号の説明】
１  光源
２  ＸＹステージ
３  検査試料
４  対物光学系
５  自動焦点機構
６  受光素子
７  画像メモリ
８  パターン合成回路
９  微小欠陥検出回路
１０  システム制御装置
１１  切替スイッチ
１２  画像展開部
１４  データ変換装置
１５  設計（露光）データ
１７  欠陥検出回路
１９  表示器
２０  レジスタ
２１  ｐ型シリコン基板
２２、２３  ｎ型領域
２４  絶縁層
２５、２６  コンタクトホール
２７  導電性プラグ
２８  配線パターン
２９  絶縁層
３０  （上側）コンタクトホール
３１  導電性プラグ
【図１】
0003639079.tif 000002
【図２】
0003639079.tif 000003
【図３】
0003639079.tif 000004
【図４】
0003639079.tif 000005
【図５】
0003639079.tif 000006
【図６】
0003639079.tif 000007
【図７】
0003639079.tif 000008
【図８】
0003639079.tif 000009
【図９】
0003639079.tif 000010
【図１０】
0003639079.tif 000011
【図１１】
0003639079.tif 000012
【図１２】
0003639079.tif 000013
【図１３】
0003639079.tif 000014
【図１４】
0003639079.tif 000015