(57)【特許請求の範囲】
【請求項１】
高周波の電界または磁界を検出する素子と周波数解析を行う周波数解析回路を１次元または２次元アレイ状に配置し、前記周波数解析回路の出力信号を順次読み出すことにより、高周波の電界または磁界分布を画像化することを特徴とする高周波磁気イメージセンサ。
【請求項２】
請求項１記載の高周波磁気イメージセンサにおいて、前記周波数解析回路は、位相同期ループ回路とアナログ乗算器とアナログ積分器からなることを特徴とする高周波磁気イメージセンサ。
【請求項３】
請求項２記載の高周波磁気イメージセンサにおいて、信号成分検出回路と周波数解析のための前記アナログ積分器を、２次元アレイの外部に１次元アレイとして配置することを特徴とする高周波磁気イメージセンサ。
【請求項４】
請求項１記載の高周波磁気イメージセンサにおいて、各画素回路内に位相同期ループ全体でなく、電圧制御発振器と分周器のみを配置し、位相検出器やループフィルタを各列につき共通の回路として、外部の制御回路に組み込むことを特徴とする高周波磁気イメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波磁気イメージセンサに関するものである。
【０００２】
【従来の技術】
近年、ディジタル機器のクロック周波数は、ＧＨｚを超えさらに高速になりつつある。
【０００３】
その場合、クロック周波数の上昇に伴って重要となってくるのが、それらディジタル機器から発する電磁妨害波（ノイズ）に対する対策であり、有効な対策を行うために重要なのがＬＳＩやプリント基板のどの部分からノイズが発生しているかを検査し、発生源を特定することである。
【０００４】
従来は、電子回路基板やＬＳＩから発生する電磁輻射ノイズの分布を画像化するために、駆動系を用いてサーチコイルを機械的に走査する方法を採用していた。また、単にサーチコイルを並べて並列に測定する方式もある。
参考文献
〔１〕Ｍ．Ｙａｍａｇｕｃｈｉ，ｅｔ  ａｌ．，“Ｈｉｇｈ  ｓｐａｔｉａｌ  ｒｅｓｏｌｕｔｉｏｎ  ｍａｇｎｅｔｉｃ  ｆｉｅｌｄ  ｍｅａｓｕｒｅｍｅｎｔｓ  ｕｓｉｎｇ  ｔｈｉｎ−ｆｉｌｍ  ｓｈｉｅｌｄｅｄ  ｌｏｏｐ  ｃｏｉｌ，“Ｅｘｔ．Ａｂｓｔ．，１９９９  Ｉｎｔ．Ｃｏｎｆ．Ｓｏｌｉｄ−Ｓｔａｇｅ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｍａｔｅｒｉａｌｓ”，ｐｐ．５９４−５９５（１９９９）．
【０００５】
【発明が解決しようとする課題】
しかしながら、上記したような従来の方法では、１点の測定ごとに周波数解析を行っては移動する操作を繰り返す必要があったので、画像化するまでに多大な時間を必要とした。
【０００６】
また、１ＧＨｚを越える高周波信号を扱うためには、その信号を周波数解析装置まで誘導する必要があり、そのためにシステムが高価となり、調整が難しいという問題があった。
【０００７】
さらに、サーチコイルを並べて並列計測するシステムの場合、信号が高周波であるために、信号の劣化なく切り換えを行うことが困難であるという問題があった。
【０００８】
そこで、本発明は、上記状況を鑑みて、ＬＳＩ内部やプリント基板からの電磁放射分布の周波数解析結果を直接画像として高速に計測することのできる高周波磁気イメージセンサを提供することを目的とする。
【０００９】
【課題を解決するための手段】
〔１〕高周波磁気イメージセンサにおいて、高周波の電界または磁界を検出する素子と周波数解析を行う周波数解析回路を１次元または２次元アレイ状に配置し、前記周波数解析回路の出力信号を順次読み出すことにより、高周波の電界または磁界分布を画像化することを特徴とする。
【００１０】
〔２〕上記〔１〕記載の高周波磁気イメージセンサにおいて、前記周波数解析回路は、位相同期ループ回路とアナログ乗算器とアナログ積分器からなることを特徴とする。
【００１１】
〔３〕上記〔２〕記載の高周波磁気イメージセンサにおいて、信号成分検出回路と周波数解析のための前記アナログ積分器を、２次元アレイの外部に１次元アレイとして配置することを特徴とする。
【００１２】
〔４〕上記〔１〕記載の高周波磁気イメージセンサにおいて、各画素回路内に位相同期ループ全体でなく、電圧制御発振器と分周器のみを配置し、位相検出器やループフィルタを各列につき共通の回路として、外部の制御回路に組み込むことを特徴とする。
【００１３】
本発明は、高周波磁気プローブとしてのサーチコイルと、周波数解析回路を一つの単位として、これを１次元または２次元アレイ状に配置する。周波数解析回路としてＰＬＬとアナログ乗算器とアナログ積分器を用いる。２次元配置するものはＰＬＬの一部であるＶＣＯ（電圧制御発振器）と分周器とアナログ乗算器のみとし、アナログ積分器は、列方向の１次元配置、ＰＬＬの他の回路は、行方向の１次元配置とする。
【００１４】
アナログ乗算器は電流出力とし、列方向に１次元配置した信号成分検出回路により、信号成分だけを取り出した後、電流積分回路により積分を行う。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【００１６】
図１は本発明の実施例を示す高周波磁気イメージセンサのブロック図、図２はその画素回路の構成図である。
【００１７】
これらの図において、１は画素回路（ピクセル）、２は高周波磁気プローブとしてのサーチコイル、３はアナログ乗算器、４はＰＬＬ（位相同期ループ：Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）、５はＬＰＦ（低域通過フィルタ：Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、６はＶＣＯ（電圧制御発振器：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌｔｏｒ）、７は１／Ｎ分周器、８は位相検出器である。
【００１８】
各画素回路（ピクセル）１は、高周波磁気プローブ２と、周波数解析を行うためのＰＬＬ４、及びアナログ乗算器３からなる。これをＮ×Ｎの２次元アレイ状に配置した。
【００１９】
外部処理回路は、ＯＳＣ１１に接続される垂直の走査回路１２、水平の走査回路４１及びアナログ乗算器３からの出力の信号変化による成分を抽出するためのカレントミラーを用いた差分回路（信号成分検出回路）２１、及び積分器３１からなる。
【００２０】
各画素は垂直、水平の走査回路１２，４１によって１画素ずつ選択され、それぞれに周波数解析を行って結果を出力する。なお、５１は増幅器である。
【００２１】
図２の画素回路１において、ＰＬＬ４の主構成要素であるＶＣＯ６からは、極めて高い周波数をもった信号をアナログ乗算器３に送る。ＶＣＯ６を画素回路１に組み込まなければ、この出力信号がアナログ乗算器３に入力されるまでの減衰が問題となってくる。これを考慮して、ＰＬＬ４の中でも高周波信号を発する部分を画素回路１内に組み込んだ。
【００２２】
また、高周波磁気プローブ２は各画素回路１に組み込んであり、これを１次元または２次元アレイ状に配置しているため、高速に解析が行える。
【００２３】
以下、本発明の高周波イメージセンサを用いた周波数解析についての動作原理について説明する。
【００２４】
図３は本発明の高周波イメージセンサの基本的な動作模式図である。
【００２５】
例えば、プリント基板９からのノイズを高周波磁気プローブ２が拾い、ノイズと同じ周波数ωｓを持った電圧、ＶS （ｔ）＝ＶS ｓｉｎ（ωS ｔ）を出力する。
【００２６】
これとＰＬＬ４の主要構成要素である、ＶＣＯ６から任意の周波数ωo を持った電圧Ｖo （ｔ）は、
Ｖo （ｔ）＝Ｖo ｓｉｎ（ωo ｔ＋θ）をアナログ乗算器３で乗算すると、
ＶS ×Ｖo ＝ＶS Ｖo ｓｉｎ（ωS ｔ）ｓｉｎ（ωo ｔ＋θ）
Ｖout ＝ＶS Ｖo ／２〔ｃｏｓ（ωS ｔ−ωo ｔ−θ）＋ｃｏｓ（ωS ｔ＋ωo ｔ＋θ）〕
が得られる。ここでωS −ωo ＝Δωとし、出力を時間Ｔだけ積分し平均を取ることで直流分を求めると、
【００２７】
【数１】
0003639238.tif 000002
【００２８】
第２項は（ωS ＋ωo ）Ｔが大きいため無視できる。
【００２９】
位相差θ＝０であれば、上記式は、
【００３０】
【数２】
0003639238.tif 000003
【００３１】
というｓｉｎｃ（シンク）関数（ｓｉｎｘ／ｘ）になり、
Δω＝０のときは、ＶS Ｖo ／２、
Δω≠０（ΔωＴ≫１）のとき、出力はほぼ０が得られる。
【００３２】
以上により、出力ＶS Ｖo ／２のときの、ＶＣＯ６の周波数ωo から、未知の周波数ωS を知ることができ、また、ＶｓＶｏ／２の値からその成分の大きさを知ることができ、周波数解析を行うことができる。なお、図３において、１０は積分器である。
【００３３】
以下、本発明の高周波イメージセンサの回路要素とそのシミュレーションについて説明する。
【００３４】
〔ＶＣＯ（電圧制御発振器）〕
画素回路１中のＰＬＬ４の主構成要素であるＶＣＯ（電圧制御発振器）６について説明する。
【００３５】
図４はＶＣＯの差動遅延回路図、図５はそれを用いた差動リングオシレータ型ＶＣＯの回路図である。
【００３６】
図４に示すように、その差動遅延回路６０は第１段のＭＯＳトランジスタ６１（ゲートに制御電圧Ｖｃが印加され、一端はアースされる）と、一対の第２段のＭＯＳトランジスタ６３，６４（ゲートに入力電圧Ｖin+ ，入力電圧Ｖin- が印加され、一端は第１段のＭＯＳトランジスタ６１の他端に接続される）と、二対の第３段のＭＯＳトランジスタ６６，６７；６８，６９（ゲートに出力電圧Ｖout - ，Ｖout + が印加され、一端は第２段のＭＯＳトランジスタ６３，６４の他端（出力電圧Ｖout - ，Ｖout + ）に接続され、他端は電源電圧Ｖddに接続される）からなる。つまり、ＶＣＯ６には、図４に示す、差動遅延回路６０を有する。そして、図５に示すように、差動遅延回路６０Ａ，６０Ｂ，６０Ｃが縦続接続された差動リングオシレータ型ＶＣＯ７０を構成する。
【００３７】
この回路には、ダイオード接続の負荷トランジスタ、Ｖin+ 、Ｖin- が入力される一対の第２段のＭＯＳトランジスタ６３，６４からなる増幅段６２、及び、Ｖout+、Ｖout-に接続される正帰還接続の二対の第３段のＭＯＳトランジスタ６６，６７：６８，６９からからなる正帰還回路６５から構成される。
【００３８】
ＶＣＯ６は、制御電流Ｉref によって出力の発振周波数を任意に制御することができる。
【００３９】
後段の正帰還回路６５は出力信号の変化を加速する効果があり、少ない遅延回路段数で高い周波数の発振が可能となっている。
【００４０】
本発明の高周波イメージセンサにおいては、高い最高発振周波数を得られることが重要となっているため、この回路を採用した。
【００４１】
〔ＶＣＯの最高発振周波数〕
本発明の高周波イメージセンサは、１０ＧＨｚまでの周波数解析を目標としている。１０ＧＨｚまでの周波数解析を行うためには、動作原理で説明したようにＶＣＯ６の最高発振周波数として、１０ＧＨｚを得る必要がある。
【００４２】
ＶＣＯ６の最高発振周波数を大きくするために、
（１）ＰＭＯＳ及びＮＭＯＳトランジスタのチャネル幅Ｗp 、Ｗn の比率
（２）制御電流Ｉref に対する発振周波数
について検討した。
【００４３】
ＰＭＯＳとＮＭＯＳではキャリアの移動度の違いから、チャネル幅Ｗp 、Ｗn の比率によって回路の動作速度が変化する。シミュレーションによって最も高速に動作する比率を求めた。
【００４４】
シミュレーションは、本発明の高周波イメージセンサを０．３５μｍＣＭＯＳ技術によって試作することを最終目標とし、そのパラメータを用いて、回路シミュレータＨＳＰＩＣＥによりシミュレーションを行った。
【００４５】
その結果を図６に示す。図６において、横軸はチャネル幅Ｗn （ｍ）、縦軸は周波数（Ｈｚ）を示している。
【００４６】
Ｗp ＝２μｍとして、Ｗn を変化させた。制御電流Ｉref は３ｍＡで一定とした。
【００４７】
この図から明らかなように、シミュレーションの結果、Ｗn ＝４．４μｍ付近で最高の周波数が得られており、Ｗp ：Ｗn ＝１：２．２のとき最も高速に回路が動作していることが分かった。
【００４８】
次に、この比率を保ちながら、チャネル幅を変化させ、それぞれの場合について制御電流Ｉref に対する発振周波数を調べた。
【００４９】
その結果、図７に示すように、Ｗp ＝２μｍ、Ｗn ＝４．４μｍのときに、最高発振周波数として、およそ２．３ＧＨｚが得られた。なお、図７において、横軸は電流（Ａ）、縦軸は周波数（Ｈｚ）である。
【００５０】
〔アナログ乗算器〕
図８は本発明の高周波イメージセンサのアナログ乗算器の回路図である。
【００５１】
この図において、７１，７２は対をなす第１段のＭＯＳトランジスタ（ゲートにはＶＣＯ６からの出力電圧ＶO が印加され、一端はアースに接続される）、７３，７４；７５，７６は２対の第２段のＭＯＳトランジスタ（ゲートにはプローブからの出力電圧ＶS が印加され、一端は第１段のＭＯＳトランジスタ７１，７２に接続され、他端は出力である電流差ΔＩを得る）の２つの差動対からなり、それぞれについて、
【００５２】
【数３】
0003639238.tif 000004
【００５３】
が成り立つ。
【００５４】
また、トランジスタが飽和領域で動作していれば、
Ｉa ＝Ｋ2 （Ｖa −Ｖt ）2 が成り立つので、
【００５５】
【数４】
0003639238.tif 000005
【００５６】
が得られる。
【００５７】
【数５】
0003639238.tif 000006
【００５８】
プローブ、およびＶＣＯ６からの入力をＶS ，Ｖo とし、出力を電流差ΔＩで表したとき、Ｋ１＝Ｋ２＝Ｋとなるように、トランジスタを設計すれば、
ΔＩ＝ＫＶS Ｖo                                             …（５）
が得られる。
【００５９】
Ｋはトランジスタのトランスコンダクタンス係数で一定であるため、出力を決定するのは２つの入力ＶS 及びＶo で、これらの乗算が出力されていることが分かる。実際の回路では入力レベルの変化による精度への影響を考慮し、ここに定電流源を加える。
【００６０】
図９に定電流源を加えたアナログ乗算器の回路図を示す。
【００６１】
この図において、７７は定電流源、７８は定電流源７７からの電流Ｉr を制御するＭＯＳトランジスタ、７９は上記した第１段のＭＯＳトランジスタ７１，７２とアース側に挿入される電流Ｉr を制御するＭＯＳトランジスタである。
【００６２】
この図に示すように、定電流源７７が加えられたアナログ乗算器３を得ることができる。
【００６３】
〔画素回路全体の動作〕
図３に示したように、アナログ乗算器３の出力に積分器１０を接続し、入力として実際のＶＣＯ６及び高周波磁気プローブ２からの電圧を想定しての回路動作の確認を行った。この際、注意しなければならないのが、高周波磁気プローブ２からの入力電圧がどの程度のオーダーであるのかが重要であり、図１０にその模式図を示す。
【００６４】
まず、実際に出力に現れる電圧を計算する。
【００６５】
プリント基板９上の配線９Ａを流れる電流Ｉ＝Ｉ0 ｓｉｎ（ωｔ）から発生する磁界を、距離ｒ位置で高周波磁気プローブ２によって捕らえると、磁界Ｈ＝Ｉ／２πｒであるから、高周波磁気プローブ２の面積Ｓ＝πＲ2 とすれば、
ＶS ＝ｄΦ／ｄｔ
Φ＝ＢＳ＝μ0 ＨＳ＝μ0 πＲ2 Ｉ0 ｓｉｎ（ωｔ）／２πｒより、
｜ＶS ｜＝（μ0 Ｒ2 Ｉ0 ／２ｒ）／ω
と求まる。
【００６６】
本発明の高周波イメージセンサでは、プリント基板９と高周波磁気プローブ２との距離ｒ＝１ｍｍ、高周波磁気プローブ２の半径Ｒ＝５０μｍを想定しており、μ0 は真空の透磁率で、μ0 ＝４π×１０-7の値を持つ。
【００６７】
Ｉ0 ＝１０ｍＡ、ω＝２πｆ＝１ＧＨｚの電流に対してこの出力電圧の大きさ｜ＶS ｜を試算すると、およそ１８μＶが得られ、数１０μＶという非常に小さいオーダーになっていることが分かる。
【００６８】
参考として、図１１に電流Ｉ0 ＝１，３，５，７，９ｍＡのときの周波数１００Ｍ〜２ＧＨｚに対する出力電圧のグラフを示す。なお、図１１において、横軸は周波数（ＧＨｚ）、縦軸は出力電圧（μＶ）を示している。
【００６９】
グラフは上から順に電流Ｉ0 ＝９，７，５，３，１ｍＡのときの出力を示している。
【００７０】
〔シミュレーション〕
では、実際に行ったシミュレーションについて示す。
【００７１】
プローブからの入力として、振幅０．５Ｖ、周波数１ＧＨｚ、ＶＣＯ６からの入力として、振幅０．５Ｖ、周波数５００Ｍ〜２ＧＨｚを加えたときの出力結果を調べた。
【００７２】
その結果が図１２であり、２つの入力が一致する１ＧＨｚにおいてピークが現れ、期待した通りの周波数解析が行えていることが分かる。なお、図１２において、横軸は周波数（Ｈｚ）、縦軸は出力電圧（Ｖ）を示している。
【００７３】
次いで、高周波磁気プローブ２からの入力の振幅を実際の値であるμＶのオーダーまで下げていきシミュレーションを行った。
【００７４】
その結果が図１３であり、ピークの大きさは入力に応じて下がってはいるものの、周波数解析は正確に行うことができた。なお、図１３において、横軸は周波数（Ｈｚ）、縦軸は出力電圧（Ｖ）を示している。
【００７５】
〔回路の評価（分解能）〕
この周波数分析器の分解能について検討する。
【００７６】
入力として、高周波磁気プローブ２から振幅１μＶ、周波数１ＧＨｚ、ＶＣＯ６から振幅０．５Ｖ、周波数０．９９ＧＨｚ〜１．０１ＧＨｚを加えて、シミュレーションを行った。
【００７７】
その結果を図１４に示す。
【００７８】
このように出力はｓｉｎｃ関数になる。これは、動作原理で説明した、
【００７９】
【数６】
0003639238.tif 000007
【００８０】
と一致する。
【００８１】
ｓｉｎｃ関数であるＶout が初めて０になるのは、ΔωＴ＝２πΔｆＴ＝πのときである。よって、この周波数解析器の分解能Δｆは、Δｆ＝１／２Ｔとなり、積分時間によって決定される。このシミュレーションでは、分解能はおよそ５ＭＨｚとなっている。なお、図１４において、横軸は周波数（Ｈｚ）、縦軸は出力電圧（Ｖ）を示している。
【００８２】
〔分解能と積分時間〕
本発明の高周波イメージセンサでは、周波数解析結果をリアルタイムに、直接画像として計測することを目的としている。一枚の画像を描画するのに必要な時間をＴFLAME ＝３０ｍｓとすると、１画素あたりの計測にかけることのできる時間、ＴINT ＝ＴFLAME ／Ｎ×Ｎは、Ｎ＝３２ピクセルの場合、ＴINT ＝３０ｍｓ／３２×３２≒３０μｓとなり、積分時間は３０μｓより短い２０μｓであれば問題なくリアルタイムに計測が行える。
【００８３】
このときの分解能はΔｆ＝１／２Ｔ＝１／４０μ＝２５ｋＨｚとなり、分解能は先程のシミュレーションよりさらに引き上げることも可能である。
【００８４】
〔回路の評価（ゲイン）〕
高周波磁気プローブ２からの入力電圧をＶinとし、積分器１０の出力電圧をＶout としたとき、この周波数解析器全体のゲインについて計算した。
【００８５】
図１５に周波数解析器の構成を示す。
【００８６】
積分器１０の出力電圧は、
【００８７】
【数７】
0003639238.tif 000008
【００８８】
と表せる。ΔＩはアナログ乗算器３で説明した通り、ΔＩ＝ＫＶS Ｖo であり、トランスコンダクタンス係数Ｋは、
【００８９】
【数８】
0003639238.tif 000009
【００９０】
で表され、Ｗ＝１０μｍ、Ｌ＝０．４μｍのとき、およそ１．８４×１０-3となる。Ｃ＝１ｐＦ、Ｖo ＝５００ｍＶ、Ｔ＝２０μｓとして入力Ｖin＝５０μを与えると、
Ｖout ＝（Ｔ／Ｃ）ＫＶO Ｖs ＝０．９２Ｖ
が得られる。
【００９１】
数十μＶのオーダーであった入力が、およそ１Ｖにまで増幅されて出力されており、この場合の回路のゲインＧは、
0003639238.tif 000010
と求まる。
【００９２】
この大きさは容量Ｃ、ＶＣＯ６からの入力電圧Ｖo 、積分時間Ｔによって変わる。主に容量Ｃの大きさを変えることでゲインの大きさを変えることができるため、出力Ｖout の大きさを調節することが可能である。
【００９３】
〔差分検出回路〕
カレントミラーは電流の減算を行うときに有用で、その原理を図１６に示す。
【００９４】
図１６の２つのＭＯＳトランジスタ８２，８３はカレントミラー回路８１を構成する。このためＩｂ1 とＩｂ2 は常に等しい。
【００９５】
また、Ｉａは電流源であるから、Ｉout はＩout ＝Ｉａ−Ｉｂ1 となり、２つの電流の減算された出力が得られる。
【００９６】
実際にはチャネル長変調効果によって正確にＩｂ1 ＝Ｉｂ2 とならないため、減算に誤差が生じる。
【００９７】
図１７は本発明の高周波イメージセンサの差分検出回路の電流−電圧特性図であり、図１７（ａ）はシングルの場合、１７（ｂ）は縦続接続の場合を示している。
【００９８】
図１７（ａ）にＩｂ1 ＝１０μＡのときのＩｂ2 −Ｖdc特性を示す。Ｉｂ2 ＝１０μＡとなるのが望ましいが、Ｖdcの上昇とともにＩｂ2 が増加してしまっている。
【００９９】
これを解決するために、トランジスタの縦続接続を用いる。縦続接続はチャネル長変調効果の影響に強い構造となっており、チャネル長変調効果による誤差を抑えることができる。
【０１００】
図１７（ｂ）は、縦続接続を用いた場合のＩｂ2 −Ｖｄｃ特性を示す。
【０１０１】
この図に示すように、Ｉｂ2 は、Ｉｂ1 ＝１０μＡによく一致しており、縦続接続によってチャネル長変調効果による誤差が軽減されていることが分かる。
【０１０２】
このように、電流の差分検出を精度よく行うには縦続接続を行った方がよい。
【０１０３】
図１８に縦続カレントミラーを用いて構成した差分検出回路を示す。
【０１０４】
シミュレーションによってこの回路の動作を確認した。
【０１０５】
図１９は本発明の高周波イメージセンサの差分検出の結果を示す図であり、条件として、Ｉ1 に１００μＡ与え、Ｉ2 を０〜１００μＡまで変化させたときのＩ2 に対する差分出力Ｉ1 −Ｉ2 を示している。
【０１０６】
この図から全体にずれを含むが差分の検出が行えている様子が分かる。
【０１０７】
上記したように、ＬＳＩおよびプリント基板からの電磁放射分布を高速に計測するための高周波磁気イメージセンサを提供することができる。
【０１０８】
また、各回路要素についても、その回路構成を考え、それぞれの回路についてシミュレーションによる動作確認を行った。
【０１０９】
シミュレーションによって明らかになったいくつかの問題点について、改善策を検討し、結果として基板からの電磁放射の周波数を解析する周波数分析器の正常動作を確認できた。
【０１１０】
この周波数解析器の性能についても評価を行った。
【０１１１】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【０１１２】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【０１１３】
（Ａ）画像化するための走査の一部を機械的走査でなく、電気的走査で行うようにしたので、非常に高速な高周波磁気画像計測を行うことができる。例えば、従来の１０００倍以上の高周波磁気画像計測が可能である。
【０１１４】
特に、集積回路技術を用いて製作するので、積分器の時定数を小さくすることができ、短時間で周波数解析を行うことができる。また、積分器を１次元配置して並列に積分するため、より短時間で周波数解析を行うことができる。
【０１１５】
（Ｂ）サーチコイルと周波数解析回路を集積回路上で極めて短い距離で接続できるようにしたので、サーチコイルから周波数解析装置までの信号伝送の問題が完全に解決できる。
【０１１６】
（Ｃ）集積回路技術を用いて実現するようにしたので、単位画素回路のピッチを小さくすることにより従来よりも高い解像度の画像が得られる。
【図面の簡単な説明】
【図１】本発明の実施例を示す高周波磁気イメージセンサのブロック図である。
【図２】本発明の実施例を示す高周波磁気イメージセンサの画素回路の構成図である。
【図３】本発明の高周波イメージセンサの基本的な動作模式図である。
【図４】本発明の高周波イメージセンサのＶＣＯの差動遅延回路の構成図である。
【図５】本発明の高周波イメージセンサの差動リングオシレータ型ＶＣＯの構成図である。
【図６】本発明の高周波イメージセンサのＶＣＯの最高発振周波数を発生させるためのＭＯＳトランジスタのチャネル幅の比率特性図である。
【図７】本発明の高周波イメージセンサのＶＣＯの最高発振周波数を発生させるための制御電流に対する発振周波数特性図である。
【図８】本発明の高周波イメージセンサのアナログ乗算器の回路図である。
【図９】本発明の高周波イメージセンサの定電流源を加えたアナログ乗算器の回路図である。
【図１０】本発明の高周波イメージセンサのプローブの出力電圧の説明のための模式図である。
【図１１】本発明の高周波イメージセンサの電流をパラメータとした周波数に対する出力電圧特性図である。
【図１２】本発明の高周波イメージセンサのシミュレーションによる周波数に対する出力電圧（ＶS ＝０．５Ｖの解析結果）特性図である。
【図１３】本発明の高周波イメージセンサのシミュレーションによる周波数に対する出力電圧（ＶS ＝１μＶの解析結果）特性図である。
【図１４】本発明の高周波イメージセンサの１ＧＨｚ近辺の周波数解析結果を示す図である。
【図１５】本発明の高周波イメージセンサの周波数解析器の模式図である。
【図１６】本発明の高周波イメージセンサの差分検出回路を構成するカレントミラーによる電流の減算の説明図である。
【図１７】本発明の高周波イメージセンサの差分検出回路の電流−電圧特性図である。
【図１８】本発明の高周波イメージセンサの縦続カレントミラーによる差分検出回路図である。
【図１９】本発明の高周波イメージセンサの差分検出の結果を示す図である。
【符号の説明】
１    画素回路（ピクセル：ＰＩＸＥＬ）
２    高周波磁気プローブ（サーチコイル）
３    アナログ乗算器
４    ＰＬＬ（位相同期ループ）
５    ＬＰＦ（低域通過フィルタ）
６    ＶＣＯ（電圧制御発振器）
７    １／Ｎ分周器
８    位相検出器
９    プリント基板
９Ａ    配線
１０    積分器
１１    ＯＳＣ
１２    垂直の走査回路
２１    カレントミラーを用いた差分回路（信号成分検出回路）
３１    積分器
４１    水平の走査回路
６０    差動遅延回路
６０Ａ，６０Ｂ，６０Ｃ    差動遅延回路
６１，７１，７２    第１段のＭＯＳトランジスタ
６２    増幅段
６３，６４    ＭＯＳトランジスタ（増幅）
６５    正帰還回路
６６，６７；６８，６９    ＭＯＳトランジスタ（正帰還）
７０    差動リングオシレータ型ＶＣＯ
７１，７２    第１段のＭＯＳトランジスタ
７３，７４；７５，７６    二対の第２段のＭＯＳトランジスタ
７７    定電流源
７８，７９，８２，８３    ＭＯＳトランジスタ
８１    カレントミラー回路
【図１】
0003639238.tif 000011
【図２】
0003639238.tif 000012
【図３】
0003639238.tif 000013
【図４】
0003639238.tif 000014
【図５】
0003639238.tif 000015
【図６】
0003639238.tif 000016
【図７】
0003639238.tif 000017
【図８】
0003639238.tif 000018
【図９】
0003639238.tif 000019
【図１０】
0003639238.tif 000020
【図１１】
0003639238.tif 000021
【図１２】
0003639238.tif 000022
【図１３】
0003639238.tif 000023
【図１４】
0003639238.tif 000024
【図１５】
0003639238.tif 000025
【図１６】
0003639238.tif 000026
【図１７】
0003639238.tif 000027
【図１８】
0003639238.tif 000028
【図１９】
0003639238.tif 000029