(57)【特許請求の範囲】
【請求項１】
信号処理回路を実装したパネルを電子機器本体に対して挿抜する際において、前記信号処理回路の誤動作を防止するためのパワーオンクリア信号を、所定時定数をもって生成する信号生成手段を含むパワーオンクリア回路であって、前記パネルの挿抜を検出する挿抜検出手段と、この挿抜検出手段による前記パネルの挿入検出に応答して前記パワーオンクリア信号をそのまま通過せしめ、抜去検出に応答して前記パワーオンクリア信号の前記時定数に起因する異常レベルを抑止するゲート手段とを含み、
前記挿抜検出手段は、前記パネルの挿入時には第一レベルから第二レベルへ遷移し、抜去時には前記第二レベルから前記第一レベルへ遷移する挿抜検出信号を生成するよう構成されており、前記ゲート手段は、この挿抜検出信号に応じてゲート制御をなすよう構成されていることを特徴とするパワーオンクリア回路。
【請求項２】
前記挿抜検出手段は、前記パネルの上部及び下部の挿抜を夫々検出する第一及び第二の検出手段と、これ等第一及び第二の検出手段の出力の論理和を出力する論理和回路とを有し、この論理和出力を前記挿抜検出信号とすることを特徴とする請求項１記載のパワーオンクリア回路。
【請求項３】
前記信号生成手段は、前記パネルの挿入時には、前記時定数だけ遅延して前記第二レベルから前記第一レベルへ遷移する前記パワーオンクリア信号を生成し、抜去時には、前記時定数を決定する容量素子の放電時間だけ遅延して前記第一レベルから前記第二レベルへ遷移する前記パワーオンクリア信号を生成するよう構成されており、前記挿抜検出手段は、前記挿抜検出信号を反転する反転回路を更に有し、この反転回路の出力によりゲート制御をなすようにしたことを特徴とする請求項１又は２記載のパワーオンクリア回路。
【請求項４】
前記第一レベルは電源レベルであり、前記第二レベルは接地レベルであることを特徴とする請求項１〜３いずれか記載のパワーオンクリア回路。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明はパワーオンクリア回路に関し、特に信号処理回路を実装したパネルを電子機器本体に挿抜する際にこの信号処理回路をクリアするパワーオンクリア回路に関する。
【０００２】
【従来の技術】
従来より、信号処理回路を搭載したパネルを任意に挿抜可能にした電子機器が増えつつある。このような機器にあっては、パネル実装（挿入）状態で電源電圧が不安定になると、信号処理動作に悪影響を及ぼすため、パワーオンクリア信号を発生して、処理動作を中止させる等の制御を行うのが一般的である。
【０００３】
ここで、電源電圧が不安定になる要因として、電源投入やパネルの挿抜、外来ノイズ等がある。このうち、電源投入やパネルの挿抜、外来ノイズによる電源電圧の変動の際は、回路の動作は不要となる。そこで、従来より信号処理回路を搭載したパネルには、パワーオンクリア回路が設けられている。
【０００４】
図３は従来のパワーオンクリア回路の構成を示すブロック図である。図３において、電源電圧の投入の有無及びパネルの実装（挿入）／未実装（抜去）を確認するために、パネルへの電源供給のための図示せぬ電子機器本体にあるＶｃｃ電源にプルアップ抵抗１を接続するよう構成されている。このためパネル実装時にはプルアップされてハイレベル、また未実装時にはローレベルの実装状態信号がそれぞれ生成される。
【０００５】
この実装状態信号は、電圧監視回路２のＶＳ端子に送られる。この電圧監視回路２はＶＳ端子に供給される実装状態信号がローレベルの期間、およびローレベルからハイレベルに反転してから一定期間パワーオンクリア信号（ローレベル）を発生し、Ｒ端子より出力する。その出力期間はＣＴ端子及びグランド間に接続されるコンデンサ３の容量（コンデンサを含む時定数回路の充電時定数、すなわち充電時間）によって決定される。電圧監視回路２から出力されるパワーオンクリア信号は、信号処理回路４に送られる。このパワーオンクリア信号により、信号処理回路４は信号処理動作を中止する。上記パワーオンクリア信号の出力期間は、電源電圧安定期間より十分長い時間に設定される。
【０００６】
図４は従来のパワーオンクリア回路の動作を説明するためのタイミングチャートである。なお、図４（ａ）のＯＮ、ＯＦＦはそれぞれ電源のオン、オフであり、図４（ｂ）のＮＯＲ、ＣＬＲはそれぞれノーマル（通常）状態、クリア状態である。図４において、パネル実装状態で、例えば図４（ａ）（図３に示す（ａ）に対応する）に示すように電源が投入され、電源電圧が一時的に不安定状態となると、従来のパワーオンクリア回路を用いない場合、図４（ｃ）に示すように信号処理回路４が異常になる。しかし、従来のパワーオンクリア回路を用いた場合、実装状態信号が図４（ａ）に示すようにハイレベルとなり、電圧監視回路２がこれを検知して、図４（ｂ）（図３に示す（ｂ）に対応する）に示すようにコンデンサ３の容量により決定されるクリア設定時間だけ遅延することで、所定時間パワーオンクリア信号を出力する。これにより、図４（ｄ）（図３に示す（ｄ）に対応する）に示すように信号処理回路４の動作は停止する。この動作はパネルを挿入した直後についても同様である。
【０００７】
ここで、パネルを抜去するときも信号処理回路４が動作しているが、このときの動作は不要のため、動作を停止させる必要がある。しかしながら、上記構成によるパワーオンクリア回路では、パネルが抜去され（未実装状態）、図４（ａ）中Ａで示すように、実装状態信号がハイレベルからローレベルに切り替わっても、コンデンサ３の放電後でなければ電圧監視回路２はパワーオンクリア信号を出力することができない。
【０００８】
このため、図４（ｂ）中Ｂで示すように、信号処理回路４の異常発生（図４（ｃ）参照）よりも遅れてパワーオンクリア信号が出力される。よって信号処理回路４は図４（ｄ）中Ｃに示すように一時的に異常動作してしまう。このようなパワーオンクリア信号の開始の遅れは、コンデンサ３の容量（時定数回路の放電時定数）に比例する。そこで、コンデンサ３の両端にダイオード等を追加して、少しでも速くコンデンサ３を放電させる回路も推奨されている。しかし、放電時間が速くなるだけであり、パワーオンクリア信号開始時間を実装状態信号の出力反転と同時にすることは不可能である。
【０００９】
【発明が解決しようとする課題】
以上述べたように、従来のパワーオンクリア回路では、コンデンサによる放電時定数だけ遅延してパワーオンクリア信号が出力されるので、パネルを抜去する際に生じる信号処理回路の異常動作を完全に停止することができないという欠点がある。
【００１０】
本発明の目的は、パネルを抜去する際に生じる信号処理回路の異常動作を完全に停止することができるパワーオンクリア回路を提供することである。
【００１１】
【課題を解決するための手段】
本発明のパワーオンクリア回路は、信号処理回路を実装したパネルを電子機器本体に対して挿抜する際において、前記信号処理回路の誤動作を防止するためのパワーオンクリア信号を、所定時定数をもって生成する信号生成手段を含むパワーオンクリア回路であって、前記パネルの挿抜を検出する挿抜検出手段と、この挿抜検出手段による前記パネルの挿入検出に応答して前記パワーオンクリア信号をそのまま通過せしめ、抜去検出に応答して前記パワーオンクリア信号の前記時定数に起因する異常レベルを抑止するゲート手段とを含み、前記挿抜検出手段は、前記パネルの挿入時には第一レベルから第二レベルへ遷移し、抜去時には前記第二レベルから前記第一レベルへ遷移する挿抜検出信号を生成するよう構成されており、前記ゲート手段は、この挿抜検出信号に応じてゲート制御をなすよう構成されていることを特徴とする。
【００１２】
本発明の作用は次の通りである。パネル抜去時に、パネルの上部及び下部の挿抜を示すパネル上部挿抜検出信号とパネル下部挿抜検出信号との論理和出力を反転回路で反転した出力と、電圧監視回路から出力され、時定数に起因する遅延をもったパワーオンクリア信号との論理積をとることで、このパワーオンクリア信号の遅延を抑止する。この遅延を抑止されたパワーオンクリア信号により信号処理回路をクリアするようにしている。
【００１３】
【発明の実施の形態】
以下に、本発明の実施例について図面を用いて説明する。図１は本発明の実施例によるパワーオンクリア回路の構成を示すブロック図であり、図３と同等部分は同一符号にて示している。図１において、電圧監視回路２から出力されるパワーオンクリア信号はＡＮＤ（論理積）回路５の一方の入力端に供給される。また、パネル上部挿抜検出信号入力端子１０は、図示せぬパネル上部の挿抜を示すパネル上部挿抜検出信号を入力する入力端子であり、プルアップ抵抗８を介してパネルへの電源供給のための図示せぬ電子機器本体にあるＶｃｃ電源に接続されるよう構成されている。
【００１４】
パネル下部挿抜検出信号入力端子１１は、図示せぬパネル下部の挿抜を示すパネル下部挿抜検出信号を入力する入力端子であり、プルアップ抵抗９を介してＶｃｃ電源に接続されるよう構成されている。具体的には、パネル上部挿抜検出信号入力端子１０及びパネル下部挿抜検出信号入力端子１１は、パネルを電子機器本体に挿入することにより当該電子機器本体のグランドラインに接続されるようになっている。また、電子機器本体にパネルを挿抜する際に、Ｖｃｃ電源とグランドラインへのパネルの接続が時間差を有するように構成されている。このため、各々の挿抜検出信号は、パネルを電子機器本体に挿入する際には、ハイレベルからローレベルへと推移し、パネルを電子機器本体から抜去する際には、ローレベルからプルアップされてハイレベルへと推移する。
【００１５】
挿抜検出信号入力端子がパネル上部及び下部に設けられている理由は、パネルが斜めに挿入された時、挿抜検出信号入力端子が上部のみ、または下部のみの場合、挿抜検出信号が入力されるよりも先に信号処理回路が異常動作してしまうのを防止するためである。
【００１６】
このようにして生成されるパネル上部及び下部の挿抜検出信号は、ＯＲ（論理和）回路６の入力端子にそれぞれ供給される。このＯＲ回路６は両入力の論理和を演算出力する。この論理和出力はＮＯＴ（反転）回路７で反転されＡＮＤ回路５の他方の入力端に供給される。このＡＮＤ回路５は両入力の論理積の演算出力をおこない、信号処理回路４に送られる。
【００１７】
図２は本発明の実施例によるパワーオンクリア回路の動作を説明するためのタイミングチャートである。なお、図２（ａ）のＯＮ、ＯＦＦはそれぞれ電源のオン、オフであり、図２（ｃ）及び（ｄ）のＮＯＲ、ＣＬＲはそれぞれノーマル（通常）状態、クリア状態である。図２において、パネル実装状態で、例えば図２（ａ）（図１に示す（ａ）に対応する）に示すように電源が投入され、パネルの電源電圧が一時的に不安定状態となると、本実施例のパワーオンクリア回路を用いない場合、図２（ｅ）に示すように信号処理回路４に異常動作が発生する。
【００１８】
しかし、本実施例のパワーオンクリア回路を用いた場合、挿抜検出信号（パネル上部及び下部の挿抜検出信号の論理和演算出力）が図２（ｂ）（図１に示す（ｂ）に対応する）中Ａに示すように一時的にハイレベルとなり、また電圧監視回路２が実装状態を検知して、図２（ｃ）（図１に示す（ｃ）に対応する）に示すように所定時間パワーオンクリア信号を出力する。そして、ＮＯＴ回路７により反転された挿抜検出信号とパワーオンクリア信号とがＡＮＤ回路５にそれぞれ入力されて、図２（ｄ）（図１に示す（ｄ）に対応する）に示すような論理積出力が信号処理回路４に供給される。これにより、図２（ｆ）（図１に示す（ｆ）に対応する）中Ｃに示すように信号処理回路４の異常動作は停止する。この動作は、パネルを挿入した直後についても同様である。
【００１９】
また、前述したようにパネルを実装状態から抜去するときも、信号処理回路が異常動作するがこのときの動作は不要のため、動作を停止させる必要がある。しかしながら、パネルが抜去されても、電圧監視回路２は、コンデンサ３の放電後でなければパワーオンクリア信号を出力することができない。このため、電圧監視回路２からは、図２（ｃ）中Ｅに示すように、信号処理回路４が異常動作する（図２（ｅ）参照）よりも遅れてパワーオンクリア信号が出力される。よってこのままでは図２（ｆ）中Ｇに示すように一時的に信号処理回路４が異常動作してしまう。
【００２０】
ここで、パネル上部挿抜検出信号及びパネル下部挿抜検出信号は、パネルを抜去すると同時にハイレベルとなる。パワーオンクリア信号は電圧変動検出後に発生されるものであるから、図２（ｂ）中Ｄに示すように、挿抜検出信号の反転タイミングは電圧監視回路２から出力されるパワーオンクリア信号の発生タイミングより早い。つまり、ＮＯＴ回路７により反転された挿抜検出信号とパワーオンクリア信号とがＡＮＤ回路５に入力されて、この反転された挿抜検出信号は、電圧監視回路２からのパワーオンクリア信号の有無にかかわらずそのまま導出される。これにより、信号処理回路４が異常動作する前に、図２（ｄ）中Ｆに示すような論理積出力が信号処理回路４に供給されることになり、図２（ｆ）中Ｇのパネルの抜去時に発生する信号処理回路４の異常動作を確実に停止することができるのである。
【００２１】
したがって、上記構成によるパワーオンクリア回路は、パネル抜去時の挿抜検出信号の反転動作が信号処理回路４の異常動作よりも早いことを利用して、ＮＯＴ回路７により反転された挿抜検出信号を電圧監視回路２からのクリア信号の有無にかかわらずそのまま通すことで、直ちにクリア処理を実行できるようにしたので、パネル抜去時の信号処理回路４の異常動作を確実に停止することができる。
【００２２】
なお、この発明は上記実施例に限定されるものではなく、この発明の要旨を逸脱しない範囲で種々変形しても実施可能であることはいうまでもない。
【００２３】
【発明の効果】
本発明による効果は、パネルを抜去する際に発生する信号処理回路の異常動作を完全に停止することができることである。その理由は、パネル抜去時の挿抜検出信号の反転動作が信号処理回路４の異常動作よりも早いことを利用して、ＮＯＴ回路７により反転された挿抜検出信号を電圧監視回路２からのクリア信号の有無にかかわらずそのまま通すことで、直ちにクリア処理を実行できるようにしたためである。
【図面の簡単な説明】
【図１】本発明の実施例のパワーオンクリア回路の構成を示すブロック図である。
【図２】本発明の実施例のパワーオンクリア回路の動作を説明するためのタイミングチャートである。
【図３】従来のパワーオンクリア回路の構成を示すブロック図である。
【図４】従来のパワーオンクリア回路の動作とその問題点を説明するためのタイミングチャートである。
【符号の説明】
１    プルアップ抵抗
２    電圧監視回路
３    コンデンサ
４    信号処理回路
５    ＡＮＤ（論理積）回路
６    ＯＲ（論理和）回路
７    ＮＯＴ（反転）回路
８    プルアップ抵抗
９    プルアップ抵抗
１０    パネル上部挿抜検出信号入力端子
１１    パネル下部挿抜検出信号入力端子
【図１】
0003700832.tif 000002
【図２】
0003700832.tif 000003
【図３】
0003700832.tif 000004
【図４】
0003700832.tif 000005