(57)【特許請求の範囲】
【請求項１】
ＭＯＳ型の構造を有する半導体薄膜トランジスタの作成において、
加熱した透光性基板上に、シリコン酸化膜をＴＥＯＳを原料としてプラズマアシストによる化学的気相成長法により堆積して下地保護膜を形成する下地保護膜形成工程と、
形成した下地保護膜上に、ジシランを原料ガスとして低圧化学的気相成長法により堆積して非晶質半導体膜を形成する非晶質半導体膜形成工程と、
形成した非晶質半導体膜をレーザー照射により結晶化し、多結晶半導体膜を形成する結晶化工程と、
多結晶半導体膜をフォトリソグラフィ法によりパターニングする工程と、
パターニングした多結晶半導体膜を、不活性ガスで希釈した酸素雰囲気中においてＲＦプラズマにより直接酸化して、ＭＯＳ界面を形成するＭＯＳ界面形成工程と、
形成したＭＯＳ界面上に、前記ＭＯＳ界面形成工程で用いたＲＦプラズマ装置と同一の装置を用い、該ＭＯＳ界面形成工程から連続して、ＲＦプラズマを用いた化学的気相成長方法により酸化膜を堆積してゲート酸化膜を形成するゲート酸化膜形成工程と、
を含み、
前記ＭＯＳ界面形成工程は、前記結晶化工程後、Ｈ２ＳＯ４とＨ２Ｏ２とを混合して加熱した溶液に多結晶半導体膜を備える透光性基板を浸して洗浄を行う工程と、ＨＦとＨ２Ｏを混合した溶液に該透光性基板を浸して多結晶半導体膜表面の酸化膜を除去する工程と、ＨＣｌとＨ２Ｏ２とＨ２Ｏを混合して加熱した溶液に該透光性基板を浸して多結晶半導体膜表面を洗浄する工程とを含み、さらに該洗浄した透光性基板をＲＦプラズマ装置の試料台に固定し、該基板を２０℃〜６００℃に加熱した後、前記ＲＦプラズマ装置のガス供給孔より不活性ガスと酸素とを酸素量１％〜１５％として導入するとともに、前記ＲＦプラズマ装置の排気孔側で排気流量を調整して圧力１００ｍＴｏｒｒ〜４０００ｍＴｏｒｒとし、０．１Ｗ／ｃｍ２〜１．５Ｗ／ｃｍ２のＲＦ電界を印加してラジカル酸素を発生させ、多結晶半導体膜表面を酸化してＭＯＳ界面を形成する工程を備えることを特徴とする薄膜トランジスタ作成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路等に用いられる半導体薄膜トランジスタ、液晶表示装置の表示画素および液晶駆動回路の構成として利用されるＭＯＳ型の構造を有する薄膜トランジスタの作成方法及びその作成方法により作成された薄膜トランジスタに関する。
【０００２】
【従来の技術】
従来ＭＯＳ型の構造を有する薄膜トランジスタは液晶表示装置の画素電極および液晶駆動回路などに広く用いられている。そのＭＯＳ型の構造を有する薄膜トランジスタは半導体能動層の膜の原子配列構造の違いから、アモルファス薄膜トランジスタ、多結晶薄膜トランジスタに分類される。前者は原子配列の長距離的な秩序を持たない、いわゆるアモルファス半導体を能動層に用いる。現在市場ではアモルファス半導体材料としてはシリコンと水素からなる、アモルファスＳｉ：Ｈを用いたものが主流である。しかしながらアモルファス半導体を用いているため半導体能動層の電気的な特性、たとえば易動度などは低く、高速スイッチング速度、比較的大きな電流が必要な用途には不向きで、一般には液晶表示体の画素液晶の駆動に用いられている。また後者は、複数の結晶領域からなる多結晶半導体膜を半導体能動層に用いる。現在はシリコンを用いたのもが主流である。こちらは粒界部を除いては結晶性が高いため、半導体能動層の電気的な特性、たとえば易動度などは比較的高く、液晶画素駆動はもとより、高速スイッチングや大電流用途に用いることができる。多結晶半導体膜を用いたものは更にその多結晶化の過程及び界面形成過程で比較的高いプロセス温度を用いるか、比較的低いプロセス温度を用いるかによってわけられる。通常前者は高温プロセス薄膜トランジスタ、後者を低温プロセス薄膜トランジスタと称する。高温プロセスではその多結晶化過程に高温の炉内での半導体膜の固相成長を用い、界面形成過程では基本的にはＬＳＩなどの界面形成工程に用いられている熱酸化過程を用いる。また低温プロセス薄膜トランジスタではその多結晶化過程にレーザー照射による溶融凝固過程を、界面形成は結晶化した半導体膜上に直接ゲート絶縁膜を形成することにより行われる。
【０００３】
アモルファスシリコンを用いた薄膜トランジスタの構造は図３に示すように多くはボトムゲート方式と呼ばれる構造をとっている。この方式の構造的な特徴はソースとドレインの間を流れる電流を制御するゲート電極が基板上にあり、その上にゲート絶縁膜、能動層となるアモルファス半導体層がある。一方多結晶シリコンを用いた薄膜トランジスタの構造は図４に示すようにトップゲート構造が主流である。この方式の構造的な特徴は基板の上に絶縁体からなる下地層を形成し、その上に能動層となる半導体層があり、ゲート絶縁膜、ゲートの順に形成されている。
【０００４】
一般にこれらのＭＯＳ型構造を持つ薄膜トランジスタはＭＯＳ界面が非常に重要で、薄膜トランジスタの性能を発揮するためには清浄な界面が望まれる。しかしながら、アモルファス薄膜トランジスタや低温プロセス薄膜トランジスタでは、能動層上にゲート絶縁膜を堆積するものあるいは逆にゲート絶縁膜上に能動層を形成するために、プロセスの途中で界面が必ずしも清浄に保たれていない。つまり、能動層作成過程とゲート絶縁膜形成過程が別の工程で装置がことなるため、その移行過程で界面の清浄性が大きく損なわれる。また高温プロセス薄膜トランジスタにおいてはＬＳＩなどに用いられている熱酸化工程を用いているので清浄な界面形成が行われるが、非常な高温（９００℃以上）を用いるため基板材料に耐熱性が求められる。現状では石英ガラス基板が広く用いられているが、ガラスなどに比べて大きな面積を持つ基板の作成が困難で、大きな基板を用いる場合コストが非常に高い。そのため大面積に低いコストで多くの薄膜トランジスタを形成するためには、アモルファス半導体薄膜トランジスタや低温プロセス薄膜トランジスタが適しているので広く用いられており、また研究開発も精力的に行われている。
【０００５】
【発明が解決しようとする課題】
しかしながらアモルファス薄膜トランジスタや低温プロセス薄膜トランジスタは先に述べたように界面の清浄性に問題があり、薄膜トランジスタの特性向上を困難にしている。そこでいくつかの試みがなされている。その試みとして、能動層となる半導体層の表面をＥＣＲやＲＦプラズマで活性化した酸素プラズマあるいはオゾンなどで極薄く酸化し清浄界面を形成する。この状態ではゲート酸化膜の厚みがまだ非常に薄いので、さらに別の方法でゲート酸化膜を所望の膜厚まで追加堆積する。酸化膜堆積方法としてはたとえばＲＦプラズマにＴＥＯＳ等により、別の装置で行われている。
【０００６】
このようにすることにより、半導体能動層の表面ではなく、その内部に界面を形成できるので、熱酸化膜による界面形成と同様の工程となり、清浄界面が実現できる。但し、アモルファス薄膜トランジスタでは構造が従来のボトムゲート型ではなく、トップゲート型構造になる。さらに前記のように折角能動層となる半導体層の表面をＥＣＲで活性化した酸素プラズマあるいはオゾンなどで極薄く酸化し、清浄界面を形成しても、所望の膜厚を得るために別の装置に移すことが必要である。その際、装置外の不純物あるいは水分を含む雰囲気にふれることにより、ごく薄く形成されたゲート絶縁膜表面に素子動作に影響を与えるような不都合な状態を作り出してしまう。またこの時に何らかのイオンが導入された場合、素子が動作している際に可動イオンとなり、素子動作を不安定にする。
【０００７】
また別の問題として複数の装置を用いることにより、装置コスト、プロセス時間、プロセスの煩雑化の問題がある。
【０００８】
そこで本発明は上述の課題を鑑み、一つの装置内で界面形成工程とゲート絶縁膜形成工程を行うことにより、第一層目のゲート絶縁膜と第２層目のゲート絶縁膜の界面の汚染を無くし、清浄界面をもつ特性の優れた薄膜トランジスタを提供することを目的とする。さらにプロセス時間、工程の複雑さをなくす、優れた特性の薄膜トランジスタを製造する方法を提供する。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、本発明の薄膜トランジスタ作成方法は、ＭＯＳ型の構造を有する半導体薄膜トランジスタの作成において、半導体薄膜上へのＭＯＳ界面形成工程、ゲート酸化膜形成工程を同一装置内で連続的に行い、前記ＭＯＳ界面形成工程においては、不活性ガスで希釈した酸素雰囲気中においてプラズマのエネルギーを利用した酸化方法を用いることを特徴とする。ここでＭＯＳ型構造とは金属―酸化物―半導体（Metal-Oxide-Semiconductor）という構成を持っている構造のことをいう。またＭＯＳ界面形成工程とはＭＯＳ型デバイスの半導体―酸化物の界面を作成する工程を言う。ゲート酸化膜形成工程とはＭＯＳ界面形成工程で形成されたＭＯＳ界面上の薄い酸化膜の上に所望の厚みにゲート酸化膜を形成する工程を言う。ここで半導体薄膜はGe、Siなどの半導体で形成した膜である。またゲート酸化膜としては前記半導体物質と他の元素を化合したもので、たとえば二酸化珪素、窒化珪素などである。
【００１０】
また上記課題を解決するために、上記薄膜トランジスタ作成方法において、ＭＯＳ界面形成工程が、プラズマのエネルギーを利用した酸化方法を用いることを特徴とする。ここでプラズマのエネルギーを利用した酸化方法とは、ＲＦプラズマＣＶＤ装置、ＥＣＲプラズマＣＶＤ装置をなどである。
【００１１】
また上記課題を解決するために、上記薄膜トランジスタ作成方法において、ＭＯＳ界面形成工程がＲＦプラズマ酸化方法で有ることを特徴とする。
【００１２】
また上記課題を解決するために、上記薄膜トランジスタ作成方法において、ゲート絶縁膜形成工程がプラズマのエネルギーを利用した酸化膜形成工程であることを特徴とする。
【００１３】
また上記課題を解決するために、上記薄膜トランジスタ作成方法において、ゲート絶縁膜形成工程がＲＦプラズマを用いた化学的気相成長方法による酸化膜形成工程であることを特徴とする。また上記課題を解決するために、上記薄膜トランジスタ作成方法において、半導体上へのＭＯＳ界面形成工程が、ＲＦプラズマ酸化方法で、ゲート絶縁膜形成工程がプラズマのエネルギーを利用した酸化膜形成工程であることを特徴とする。
【００１４】
上記課題を解決するために、上記薄膜トランジスタ作成方法において、半導体上へのＭＯＳ界面形成工程が、プラズマのエネルギーを利用した酸化方法で、ゲート絶縁膜形成工程がＲＦプラズマを用いた化学的気相成長方法による酸化膜形成工程であることを特徴とする。
【００１５】
さらに上記課題を解決するために請求項8は請求項１〜７に記載の作成方法をその工程の一部に含むことを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態の一例を図面に基づいて詳述する。
【００１７】
まず従来の工程について図５を用いて説明する。
【００１８】
まず基板上に下地保護膜、非結晶性半導体膜を形成する。結晶化を目的とする半導体膜の材料としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、テルル（Ｔｅ）、セレン（Ｓｅ）等の材料があるが、本実施例では現在研究開発が一番勢力的に進められているＳｉを用いた。この一連の形成方法について説明する。
【００１９】
（下地保護膜層形成）
図５において、４００℃に加熱した基板３０に、下地保護層２０としてシリコン酸化膜をＴＥＯＳを原料としてプラズマアシストによる化学的気相成長法（以降ＰＥＣＶＤ法と称する）により２５０ｎｍ堆積する。
【００２０】
（非結晶性半導体膜形成工程）
続いて、非晶質半導体膜５１０を形成する。ＬＰＣＶＤ法でジシラン（Ｓｉ２Ｈ６）を原料ガスとして堆積を行う。
【００２１】
結晶化にはKrFエキシマレーザービーム（波長２４８ｎｍ）を断面が台形状のパワー分布をもつラインビームなどを用いる。
【００２２】
結晶化は上記台形ビームをビーム長手方向と垂直な方向に照射が部分的に重なるようにビームをずらしながら行い基板上の能動層全体を結晶化する。以上のようにして能動層が形成される（図５（B））。
【００２３】
次に多結晶層シリコン膜をフォトリソグラフィー技術を用いてパターニングし、後にＴＦＴの能動層となる半導体層をアイランド状５１１に形成する（図５（C））。この後に表面洗浄を行うが、汚染は十分除去されずに残ってしまう。これに引き続く形でゲート絶縁膜形成が行われる。
【００２４】
引き続いてゲート電極７０となる薄膜をＰＶＤ法またはＣＶＤ法で作製され（図５（Ｄ））、ゲート電極パターニングの後、多結晶性半導体膜５１１に不純物イオン注入を行いソース領域５１１とドレイン領域５１２を形成する（図５（Ｄ））。
【００２５】
次に層間絶縁膜５８０をＣＶＤ法で形成し（５（Ｅ））、最後にソースドレイン上に配線用のコンタクトホール６１を開孔し、ソースドレインを取り出し電極５と配線をＰＶＤ法やＣＶＤ法等形成して薄膜トランジスタが完成する（図５（Ｅ））。
【００２６】
（第一の実施形態）
本実施の形態では低温多結晶シリコン薄膜トランジスタを例として説明する。しかしながら本発明はアモルファスシリコン薄膜トランジスタにも適用できる。
【００２７】
本発明はＭＯＳ型構造を持つ薄膜トランジスタの作成に関する全工程中の一部分、界面形成工程とゲート絶縁膜形成工程に関するものである。そこでまず本発明を適用する工程の前までについて説明する。
【００２８】
（下地保護膜層形成工程）
図１において、４００℃に加熱した基板３０に、下地保護層２０としてシリコン酸化膜をＴＥＯＳを原料としてプラズマアシストによる化学的気相成長法（以降ＰＥＣＶＤ法と称する）により２５０ｎｍ堆積する。堆積はECR-CVD法、あるいはモノシラン（ＳｉＨ４）と酸素ガスを原料ガスとした常圧化学的堆積法（以降APCVD法と称する）でもあるいはスパッター法でも特に問題は無い。
【００２９】
下地保護層としてはシリコン酸化膜に限らず、窒化シリコンその他の膜でもかまわない。本発明は用途に応じて様々な基板を用いることができる。例えば、液晶表示装置では、可視光領域の光が透過できる必要があり透明な基板が望まれる。またプロセス途中に４００℃から５００℃という比較的高い温度に置かれるため耐熱性も要求される。このようなものとして、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱ガラスが上げられる。また電子回路などの用途では、透明である必要がなくなるので単結晶Si基板等も用いることができる。
【００３０】
（能動層半導体膜形成工程及びパターニング工程）
続いて非晶質半導体膜１０を形成する。この層が後に多結晶化されて能動層となる。本実施の形態では、低圧化学的気相成長法（以降LPCVD法と称する）でジシラン（Si2H6）を原料ガスとして堆積を行った。先ず下地層まで堆積した基板を堆積炉の基板ホルダーにセットし、反応室の温度を250℃一定にし、平衡状態になるまで待つ。その後ターボ分子ポンプで炉内を排気後、基板を均一に成膜温度４２５℃までゆっくり昇温する。昇温開始１０分後から、純度９９．９９９９％の窒素ガスを３００ＳＣＣＭの流量で流す。基板が成膜温度に達したところで、窒素ガス導入を停止し、原料ガスのジシラン（Si2H6）２００ＳＣＣＭと希釈用のヘリウムガス（純度99.9999以上）１０００ＳＣＣＭを導入し、非晶質半導体層の成膜をおこなう。所望の膜厚に達したところで成膜を止める。本実施例では、膜厚を５０nmとして作成した。続いて先程と同様に２００ＳＣＣＭで窒素ガスを導入し、基板を３００℃まで冷やすと同時に残ったジシランガスを十分置換した後、内部圧力を大気圧にした後、基板を取り出す。なお、非晶質半導体膜の堆積方法は他にAPCVD法やPECVD法、スパッタ法でも形成してもよい。PECVD法ではモノシランなどを原材料として基板温度が１００℃から５００℃程度で堆積可能である。またスパッタ法では基板温度を室温から４００℃程度で堆積可能である。また非晶質半導体でなくとも、上記の方法などではじめから多結晶化あるいは微結晶化した膜でもよい。
【００３１】
次に非晶質層の結晶化について説明する。なお以下の工程は、前工程で十分な特性をもつ多結晶膜が形成されている場合は省略することができる。
【００３２】
結晶化にはKrFエキシマレーザービーム（波長２４８ｎｍ）を断面が台形状のパワー分布をもつラインビームを用いた（以降台形ビームと称する）。フラット部の幅が３００μｍ、両側のなだらかにパワーが降下する部分は５０μｍのものを用いた。ラインの長さ方向は基板幅程度の４０ｃｍとした。なお断面形状は台形に限らず、ガウシアンなどでもよく、更にラインビームではなく、矩形のスポット状のビームでも結晶化に都合のよいビームならばなんでも構わない。またレーザーに関してはXeClエキシマーレーザー、Nd-YAGレーザー、Arレーザー、Co2レーザー、He−Neレーザー、GaAs系やGaN系の半導体レーザーなどでも構わないが、耐熱性の低いガラス基板を用いる場合は、エキシマーレーザー、Nd-YAGレーザー、半導体レーザーのような時間的に非常に短いパルス発振ができるレーザーが望ましい。
【００３３】
結晶化は上記台形ビームをビーム長手方向と垂直な方向に照射が部分的に重なるようにビームをずらしながら行う。本発明の実施形態では前記台形ビームを用いて、移動距離１５μｍごと（以降移動ピッチと称する）に１回パルス発振を行い、基板前面の結晶化を行った。パワーについては本発明の実施形態では、４００mJ/cm2のパワー強度で行ったものが一番特性がよかったので、このパワーを最適結晶化パワーとして結晶化した能動層を使ったが、非晶質膜の堆積条件などでこの最適パワー、移動ピッチは変わってくるが、本発明はどの場合も適用できる。以上のようにして能動層が形成される（図１（B））。
【００３４】
次に多結晶層シリコン膜をフォトリソグラフィー技術を用いてパターニングし、後にＴＦＴの能動層となる半導体層をアイランド状１０に形成する（図１（C））。
【００３５】
（ＭＯＳ界面形成工程）
以下の本発明に関わるＭＯＳ界面形成工程について詳しく述べる。
【００３６】
本実施の形態では、ＲＦプラズマによる能動層直接酸化による界面形成を行っている。
【００３７】
まず、図２に基づいてＲＦプラズマ装置について述べる。
【００３８】
図中２０１はＲＦプラズマ装置のチャンバーであり、排気孔２０２を通じて排気系に接続されている。チャンバーの底部には陽極を兼用する基板２０４を置くための試料台２０３がある。試料台は基板を加熱するための加熱機構を持っている。試料台に対向するようにチャンバー上部に陰極を兼ねるシャワーヘッド２０５が設けられている。シャワーヘッドには複数の孔２０６が設けられており、反対の側の外部からガス供給孔２０７よりガスの供給を受けチャンバー内に原料ガスを導入できるようになっている。導入管にはＲＦ電源２０９が接続されており、チャンバー内にＲＦ帯域の電界を印加できるようになっている。
【００３９】
前工程が終了した後、Ｈ２ＳＯ４とＨ２Ｏ２を１０：１で混合し９５℃に加熱した溶液に基板を１５分浸し、洗浄を行う。次にＨＦとＨ２Ｏを１：３０で混合した溶液に３０秒浸し、能動層表面の酸化膜を除去する。さらにＨＣｌとＨ２Ｏ２とＨ２Ｏを１：１：５で混合した溶液を７５℃に加熱した中に１０分間浸し、能動層を洗浄する。
【００４０】
洗浄の終了した基板をＲＦプラズマ装置の試料台に固定する。このＲＦプラズマ装置にガス供給孔７より不活性ガスに酸素を混ぜたガス（以降希釈酸素ガスと称す）を導入し、能動層の酸化を行いＭＯＳ界面を形成する。本発明の実施の形態では、不活性ガスとしてＡｒまたはＨｅを用いた。
【００４１】
まず基板加熱機構により基板を４００℃に加熱し、ガス供給孔よりＨｅと酸素の流量をそれぞれ５０００SCCM、１００SSM（酸素ガス導入量２％）で希釈酸素ガスをチャンバー内に導入し、排気孔側で排気流量を調整し、チャンバー内の圧力を１Torrとした。そこでＲＦ電界（投入電力１Ｗ／ｃｍ２）を１０分間印加し、ラジカル酸素を発生し、能動層の表面を酸化し、ＭＯＳ界面の形成を行った。不活性ガスとしてＡｒを用いた場合も流量、圧力は同じである。これにより能動層表面に６１オングストロームのシリコン酸化膜１３とＭＯＳ界面１２が形成された（図１（Ｄ））。なお、この工程の条件としては以下の範囲でも本発明は同様の効果がある。
【００４２】
希釈ガス：Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２
酸素導入量：１％から１５％
ＲＦパワー:０．１から１．５W/cm2
基板温度:２０℃から６００℃
圧力：１００から４０００ｍＴｏｒｒ
（ゲート絶縁膜形成工程）
次にゲート絶縁膜形成を行う（図１（Ｅ））。
【００４３】
前工程でＭＯＳ界面形成の終了した後、希釈ガスの導入を中止し、チャンバー内部を排気し、圧力を0.6Torrまで下げ、約１０分間保つ。その間に試料台の基板温度を４００℃で保つ。
【００４４】
続いてＲＦ電界７８０Wを印加しながらガス供給孔よりシリコン酸化膜の原料ガス、ＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ２−ＣＨ３）４）と酸素を流量をそれぞれ４２００SCCM、１４０SSMでチャンバー内に導入し、排気孔側で排気流量を調整し、チャンバー内の圧力を0.6Torrとした。 この状態でゲート絶縁膜の総厚みが１２００オングストロームになるまでゲート酸化膜を堆積することによりゲート絶縁膜１４が完成する。
【００４５】
（以降の工程）
引き続いてゲート電極７０となる薄膜をＰＶＤ法またはＣＶＤ法で作製する。通常はゲート電極とゲート配線は同一材料で同一工程で作られるので３５０℃程度の温度に対しで安定であることが必要である。本例では膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成する。タンタル薄膜を形成する際の基板温度は１８０℃、スパッタガスとしては窒素ガスを６から７％含むアルゴンガスを用いる。ゲート電極パターニングの後、能動層半導体膜に不純物イオン注入を行いソース領域１５とドレイン領域１７を形成する。この時ゲート電極７０がマスクとなり、自己整合構造となる。本発明はソース領域やドレイン領域よりもイオン打ち込み濃度が低い領域をチャネル部とドレイン部の間にもうける構造、いわゆるLightly  Doped  Drainであっても適用できる。イオン・ドーピング法のガスとしては水素希釈された濃度０．１％から１０％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。本実施例ではイオン・ドーピング装置を用い、水素中に希釈されたホスフィン（ＰＨ３）を加速電圧１００ｋｅＶで注入する。注入量は１×１０１６ｃｍー2である。
【００４６】
次に層間絶縁膜１８をＣＶＤ法或はＰＶＤ法で形成する（図１（Ｈ））。本実施例ではＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ２−ＣＨ３）４）と酸素及びＨ２Ｏを原料ガス、アルゴンを希釈ガスとして基板温度３００℃で５００ｎｍ形成する。この後注入された不純物イオンを活性化するためと、層間絶縁膜の稠密化のために、温度を３００℃以上に上げ、数十分から数時間熱処理をおこなう。不純物活性化を行う目的は以下の理由からである。打ち込まれた不純物は格子位置にいるシリコン原子と入れ代わるらないとキャリアを発生できない。打ち込まれたばかりの不純物の多くはシリコン格子間等に入ってしまう。そこでシリコンの格子位置に打ち込んだ不純物原子をきちんと置き、有効に伝導キャリアを発生するためにこの処理をおこなうのである。また通常ゲート絶縁膜と層間絶縁膜では膜質がことなり、ソースやドレインと外部との電気的な接続をとるために形成する、いわゆるコンタクトホールを開孔する際に、エッチング速度がことなり、コンタクトホールの形状が下方程広い逆テーパー形状になったり、庇が形成され、電気的な接続が不十分になるような不良が発生してしまう。それを防ぐために層間絶縁膜の密度を上げる必要がある。本例では露点が８０℃の水蒸気を含んだ酸素雰囲気１気圧下にて３００℃１時間の熱処理を施した。水蒸気を露点で３５℃から１００℃程度含んだ酸素含有気体（酸素濃度２５％から１００％）が好ましい）雰囲気下で圧力０．５気圧から１．５気圧程度として温度１００℃から４００℃程度の温度で３０分から６時間程度行うと、ゲート絶縁膜や層間絶縁膜の膜質改善が進む、エッチング速度が近くなり、前記の問題もなくなる、あるいは緩和される。
【００４７】
最後にソースドレイン上に配線用のコンタクトホール６１を開孔し、ソースドレインを取り出し、電極と配線をＰＶＤ法やＣＶＤ法等で形成してＴＦＴが完成する。
【００４８】
作成したＴＦＴについて基本特性及び信頼性を見るために、BT試験を試みた。温度１５０℃で、Vds＝５V、Vgs＝１８VのDCを印加し続けたときのIds-Vgs特性の変化を測定した。測定時間は６０分。図５に本発明による薄膜トランジスタの測定例、図７に従来技術による測定例を示す。明らかに劣化が従来例に比べて少ない。また初期特性も本発明による薄膜トランジスタの方が優れている。その点を比較するために、通常のC-V評価法による界面準位の測定を試みた。それによると、本発明では、２×１０１１［cm-2・eV-1］であり、従来例では１×１０１2［cm-2・eV-1］で明らかに前者の方が界面準位が低く特性が優れていることがわかる。
【００４９】
これらの結果からもわかるように、本発明によれば初期特性および信頼性にすぐれたＴＦＴが得られる。
【００５０】
（発明の実施形態２）
本実施の形態では低温多結晶シリコン薄膜トランジスタを例として説明する。しかしながら本発明はアモルファスシリコン薄膜トランジスタにも適用できる。
【００５１】
本発明はＭＯＳ型構造を持つ薄膜トランジスタの作成に関する全工程中の一部分、界面形成工程とゲート絶縁膜形成工程に関するものである。そこでまず本発明を適用する工程の前までについて説明する。
【００５２】
（下地保護膜層形成工程）
図３において、４００℃に加熱した基板３１０に、下地保護層３２０としてシリコン酸化膜をＴＥＯＳを原料としてプラズマアシストによる化学的気相成長法（以降ＰＥＣＶＤ法と称する）により２５０ｎｍ堆積する。堆積はECR-CVD法、あるいはモノシラン（ＳｉＨ４）と酸素ガスを原料ガスとした常圧化学的堆積法（以降APCVD法と称する）でもあるいはスパッター法でも特に問題は無い。
【００５３】
下地保護層としてはシリコン酸化膜に限らず、窒化シリコンその他の膜でもかまわない。本発明は用途に応じて様々な基板を用いることができる。例えば、液晶表示装置では、可視光領域の光が透過できる必要があり透明な基板が望まれる。またプロセス途中に４００℃から５００℃という比較的高い温度に置かれるため耐熱性も要求される。このようなものとして、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱ガラスが上げられる。また電子回路などの用途では、透明である必要がなくなるので単結晶Si基板等も用いることができる。
【００５４】
（能動層半導体膜形成工程及びパターニング工程）
続いて非晶質半導体膜３３０を形成する。この層が後に多結晶化されて能動層となる。本実施の形態では、低圧化学的気相成長法（以降LPCVD法と称する）でジシラン（Si2H6）を原料ガスとして堆積を行った。先ず基板３１０を堆積炉の基板ホルダーにセットし、反応室の温度を250℃一定にし、平衡状態になるまで待つ。その後ターボ分子ポンプで炉内を排気後、基板を均一に成膜温度４２５℃までゆっくり昇温する。昇温開始１０分後から、純度９９．９９９９％の窒素ガスを３００ＳＣＣＭの流量で流す。基板が成膜温度に達したところで、窒素ガス導入を停止し、原料ガスのジシラン（Si2H6）２００ＳＣＣＭと希釈用のヘリウムガス（純度99.9999以上）１０００ＳＣＣＭを導入し、半導体層の成膜をおこなう。所望の膜厚に達したところで成膜を止める。本実施例では、膜厚を５０nmとして作成した。続いて先程と同様に２００ＳＣＣＭで窒素ガスを導入し、基板を３００℃まで冷やすと同時に残ったジシランガスを十分置換した後、内部圧力を大気圧にした後、基板を取り出す。なお、非晶質半導体膜の堆積方法は他にAPCVD法やPECVD法、スパッタ法でも形成してもよい。PECVD法ではモノシランなどを原材料として基板温度が１００℃から５００℃程度で堆積可能である。またスパッタ法では基板温度を室温から４００℃程度で堆積可能である。また非晶質半導体でなくとも、上記の方法などではじめから多結晶化あるいは微結晶化した膜でもよい。
【００５５】
次に非晶質層の結晶化について説明する。なお以下の工程は、前工程で十分な特性をもつ多結晶膜が形成されている場合は省略することができる。
【００５６】
結晶化にはKrFエキシマレーザービーム（波長２４８ｎｍ）を断面が台形状のパワー分布をもつラインビームを用いた（以降台形ビームと称する）。フラット部の幅が３００μｍ、両側のなだらかにパワーが降下する部分は５０μｍのものを用いた。ラインの長さ方向は基板幅程度の４０ｃｍとした。なお断面形状は台形に限らず、ガウシアンなどでもよく、更にラインビームではなく、矩形のスポット状のビームでも結晶化に都合のよいビームならばなんでも構わない。またレーザーに関してはXeClエキシマーレーザー、Nd-YAGレーザー、Arレーザー、Co2レーザー、He−Neレーザー、GaAs系やGaN系の半導体レーザーなどでも構わないが、耐熱性の低いガラス基板を用いる場合は、エキシマーレーザー、Nd-YAGレーザー、半導体レーザーのような時間的に非常に短いパルス発振ができるレーザーが望ましい。
【００５７】
結晶化は上記台形ビームをビーム長手方向と垂直な方向に照射が部分的に重なるようにビームをずらしながら行う。本発明の実施形態では前記台形ビームを用いて、移動距離１５μｍごと（以降移動ピッチと称する）に１回パルス発振を行い、基板前面の結晶化を行った。パワーについては本発明の実施形態では、４００mJ/cm2のパワー強度で行ったものが一番特性がよかったので、このパワーを最適結晶化パワーとして結晶化した能動層を使ったが、非晶質膜の堆積条件などでこの最適パワー、移動ピッチは変わってくるが、本発明はどの場合も適用できる。以上のようにして能動層が形成される。
【００５８】
次に多結晶層シリコン膜をフォトリソグラフィー技術を用いてパターニングし、後にＴＦＴの能動層となる半導体層をアイランド状に形成する（図３（Ｃ））。
【００５９】
（ＭＯＳ界面形成工程）
以下の本発明に関わるＭＯＳ界面形成工程について詳しく述べる。
【００６０】
本実施の形態では、ＥＣＲプラズマによる能動層直接酸化による界面形成を行っている。
【００６１】
まず、 ＥＣＲプラズマ装置について述べる。その基本的な構造と動作を第４図を用いて説明する。
【００６２】
ＥＣＲプラズマ装置は大きく、プラズマ発生室４０１と反応室４０２からなる。反応室下方部に試料台４０３がありその上に基板４０４を置く。試料台には基板加熱機構が具備されており基板加熱ができるようになっている。また反応室周囲壁の上部にはガス導入孔４０５がある。また底部は排気系に接続されている。さらに上部はプラズマ発生室に接続されていて、そこからプラズマを導入する。プラズマ発生室は大きな磁場印加用コイル４０６に囲まれ、上部は導波路４０８と接続されていてプラズマ励起用のマイクロ波が導入される。さらにガス導入孔４０７も設けられている。
【００６３】
前工程が終了した後、Ｈ２ＳＯ４とＨ２Ｏ２を１０：１で混合し９５℃に加熱した溶液に基板を１５分浸し、洗浄を行う。次にＨＦとＨ２Ｏを１：３０で混合した溶液に３０秒浸し、能動層表面の酸化膜を除去する。さらにＨＣｌとＨ２Ｏ２とＨ２Ｏを１：１：５で混合した溶液を７５℃に加熱した中に１０分間浸し、能動層を洗浄する。
【００６４】
洗浄の終了した基板をＥＣＲプラズマ装置の試料台に固定する。このＥＣＲプラズマ装置にガス供給孔４０７より不活性ガスに酸素を混ぜたガス（以降希釈酸素ガスと称す）を導入し、能動層の酸化を行いＭＯＳ界面を形成する。本発明の実施の形態では、不活性ガスとしてＡｒまたはＨｅを用いた。
【００６５】
まず基板加熱機構により基板を４００℃に加熱し、ガス供給孔よりＨｅと酸素の流量をそれぞれ５００SCCM、2.5SSM（酸素ガス導入量２％）で希釈酸素ガスをチャンバー内に導入し、排気孔側で排気流量を調整し、チャンバー内の圧力を１Torrとした。そこでマイクロ波を１００Ｗで導入しラジカル酸素を発生し、能動層の表面を酸化しＭＯＳ界面の形成を行った。不活性ガスとしてＡｒを用いた場合も流量、圧力は同じである。これにより能動層表面にシリコン酸化膜３１３とＭＯＳ界面３１２が形成された（図３（Ｄ））。なお、この工程の条件としては前記条件以外でも本発明は有効である。
【００６６】
（ゲート絶縁膜形成工程）
次にゲート絶縁膜形成を行う。
【００６７】
前工程でＭＯＳ界面形成の終了した後、希釈ガスの導入を中止し、チャンバー内部を十分排気した後、約１０分間保つ。その間に試料台の基板温度を４００℃で保つ。
【００６８】
続いてマイクロ波を５００Ｗを印加しながらガス供給孔４０７よりシリコン酸化膜の原料ガス、ＳｉＨ４と酸素をチャンバー内に導入し、排気孔側で排気流量を調整し、チャンバー内の圧力を１Ｔorrとした。 この状態でゲート絶縁膜の総厚みが１２００オングストロームになるまでゲート酸化膜を堆積することによりゲート絶縁膜が完成する。
【００６９】
（以降の工程）
引き続いてゲート電極となる薄膜をＰＶＤ法またはＣＶＤ法で作製する。通常はゲート電極とゲート配線は同一材料で同一工程で作られるので３５０℃程度の温度に対しで安定であることが必要である。本例では膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成する。タンタル薄膜を形成する際の基板温度は１８０℃、スパッタガスとしては窒素ガスを６から７％含むアルゴンガスを用いる。ゲート電極パターニングの後、能動層半導体膜に不純物イオン注入を行いソース領域とドレイン領域を形成する。この時ゲート電極がマスクとなり、自己整合構造となる。本発明はソース領域やドレイン領域よりもイオン打ち込み濃度が低い領域をチャネル部とドレイン部の間にもうける構造、いわゆるLightly  Doped  Drainであっても適用できる。イオン・ドーピング法のガスとしては水素希釈された濃度０．１％から１０％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。本実施例ではイオン・ドーピング装置を用い、水素中に希釈されたホスフィン（ＰＨ３）を加速電圧１００ｋｅＶで注入する。注入量は１×１０１６ｃｍー2である。
【００７０】
次に層間絶縁膜をＣＶＤ法或はＰＶＤ法で形成する（図３（Ｈ））。本実施例ではＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ２−ＣＨ３）４）と酸素及びＨ２Ｏを原料ガス、アルゴンを希釈ガスとして基板温度３００℃で５００ｎｍ形成する。この後注入された不純物イオンを活性化するためと、層間絶縁膜の稠密化のために、温度を３００℃以上に上げ、数十分から数時間熱処理をおこなう。不純物活性化を行う目的は実施の形態１でのべた理由からである。本例では露点が８０℃の水蒸気を含んだ酸素雰囲気１気圧下にて３００℃１時間の熱処理を施した。水蒸気を露点で３５℃から１００℃程度含んだ酸素含有気体（酸素濃度２５％から１００％）が好ましい）雰囲気下で圧力０．５気圧から１．５気圧程度として温度１００℃から４００℃程度の温度で３０分から６時間程度行うと、ゲート絶縁膜や層間絶縁膜の膜質改善が進む、エッチング速度が近くなり、前記の問題もなくなる、あるいは緩和される。
【００７１】
最後にソースドレイン上に配線用のコンタクトホール４１０を開孔し、ソースドレインを取り出し電極４１１と配線をＰＶＤ法やＣＶＤ法等で形成してＴＦＴが完成する。
【００７２】
作成したＴＦＴについて基本特性及び信頼性を見るために、BT試験を試みた。温度１５０℃で、Vds＝５V、Vgs＝１８VのDCを印加し続けたときのIds-Vgs特性の変化を測定した。測定時間は６０分。図６に本発明による薄膜トランジスタの測定例、図７に従来技術による測定例を示す。明らかに劣化が従来例に比べて少ない。また初期特性も本発明による薄膜トランジスタの方が優れている。その点を比較するために、通常のC-V評価法による界面準位の測定を試みた。それによると、本発明では、４×１０１１［cm-2・eV-1］であり、従来例では１×１０１2［cm-2・eV-1］で明らかに前者の方が界面準位が低く特性が優れていることがわかる。
【００７３】
これらの結果からもわかるように、本発明によれば初期特性および信頼性にすぐれたＴＦＴが得られる。
【００７４】
【発明の効果】
以上述べてきたようにＭＯＳ型構造を有する薄膜トランジスタの界面形成工程およびゲート絶縁膜形成工程を同一装置内で連続しておこなうため、特性のすぐれたＭＯＳ界面およびゲート絶縁膜が形成され、優れた特性をもつ薄膜トランジスタを形成することができる。
【図面の簡単な説明】
【図１】本発明による第一の実施形態による工程の説明図。
【図２】ＲＦプラズマ装置を説明する図。
【図３】本発明による第二の実施形態による工程の説明図。
【図４】多結晶半導体膜を用いた薄膜トランジスタの構造を示す図。
【図５】従来法による工程の説明図。
【図６】本発明による第一の実施形態により作成したＴＦＴの特性曲線。
【図７】本発明による第二の実施形態により作成したＴＦＴの特性曲線。
【図８】従来法により作成したＴＦＴの特性曲線を示す図。
【符号の説明】
PｂOD■＜Vリコン膜
１１．島状シリコン膜
１２．ＭＯＳ界面
１４．ゲート絶縁膜
１５．ソース領域
１７．ドレイン領域
２０．下地層
３０．基板
６１．コンタクトホール
７０．ゲート電極
【図１】
0003684909.tif 000002
【図２】
0003684909.tif 000003
【図３】
0003684909.tif 000004
【図４】
0003684909.tif 000005
【図５】
0003684909.tif 000006
【図６】
0003684909.tif 000007
【図７】
0003684909.tif 000008
【図８】
0003684909.tif 000009