(57)【特許請求の範囲】
【請求項１】
ＭＯＳ電界効果トランジスタに於ける活性領域が、耐酸化性マスクを用いた選択酸化法を適用して半導体基板上に形成されたフィールド絶縁膜に依り画定されてなる半導体装置であって、
前記ＭＯＳ電界効果トランジスタのチャネル領域のチャネル幅方向に於けるフィールド絶縁膜との境界部全体に、チャネル不純物の導電型と反対導電型の不純物が導入されチャネル不純物を相殺して形成された、前記チャネル不純物の導電型と反対導電型の領域を備え、
前記領域が前記ＭＯＳ電界効果トランジスタのしきい値電圧を規定し実質的チャネルとして作用すること
を特徴とする半導体装置。
【請求項２】
耐酸化性マスクを用いる選択酸化法を適用してフィールド絶縁膜を形成する工程と、
次いで、耐酸化性マスクを残した状態で活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を導入して領域を形成する工程と、
次いで、耐酸化性マスクを除去してからチャネル不純物を導入する工程と、
次いで、ゲート絶縁膜及びゲート電極からなるゲートを形成する工程と、
次いで、ソース領域及びドレイン領域を形成する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【請求項３】
耐酸化性マスクを残した状態で活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を基板に対して斜め方向からイオン注入して領域を形成する工程
が含まれてなることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
耐酸化性マスクを残した状態で不純物含有被膜を形成してから固相−固相拡散に依って活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を導入して領域を形成する工程
が含まれてなることを特徴とする請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ゲート長やゲート幅などの寸法にばらつきがあっても、電気的特性が影響を受け難い構造のＭＯＳ（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタを含む半導体装置及びその製造方法に関する。
【０００２】
一般に、ＭＯＳ電界効果トランジスタを含む半導体装置を高集積化する為、ＭＯＳ電界効果トランジスタのゲート長やゲート幅を縮小することが行われているが、この際、寸法のばらつきに依って、しきい値電圧や飽和電流などデバイス特性にばらつきを生ずるので、この問題を解消しなければならない。
【０００３】
【従来の技術】
通常、ＭＯＳ電界効果トランジスタ、例えばｎチャネルＭＯＳ電界効果トランジスタに於けるゲート構造を形成する場合、概略、次のようなプロセスをとっている。
【０００４】
（１）  窒化膜を耐酸化性マスクとする選択酸化（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ：ＬＯＣＯＳ）法を適用し、シリコン基板にフィールド絶縁膜を形成する。
（２）  耐酸化性マスクを除去してから、硼素イオンを注入してチャネル・ストップ層を形成する。尚、チャネル・ストップ層は図示されていない。
（３）  チャネル領域に硼素イオンを注入してしきい値電圧の調整を行う。
（４）  ゲート絶縁膜及びゲート電極を形成する。
【０００５】
図５は前記のようにして作製したＭＯＳ電界効果トランジスタを表す要部説明図であり、（Ａ）は（Ｂ）に見られる線Ｘ−Ｘに沿った側断面、（Ｂ）は要部平面、１はシリコン半導体基板、２はＳｉＯ2 からなるフィールド絶縁膜、３はチャネル注入領域、４はＳｉＯ2 からなるゲート絶縁膜、５は不純物含有多結晶シリコンからなるゲート電極、６はｎ+ ソース領域、７はｎ+ ドレイン領域、ＷC はチャネル領域の幅をそれぞれ示している。
【０００６】
図５から明らかであるが、ゲート電極５の直下には、均一にチャネル領域（反転層）が存在することになり、このチャネル領域の幅ＷC は、フィールド絶縁膜２を形成した際の耐酸化性マスクである窒化膜の幅で決まる。
【０００７】
【発明が解決しようとする課題】
ＭＯＳ電界効果トランジスタを含む半導体装置を高集積化する為、ゲート長やゲート幅などのパターンを縮小した場合、そのパターン寸法のばらつきは、パターンを縮小した程度に対応して小さくはならない。
【０００８】
また、前記したところから明らかなように、チャネル領域の幅は、耐酸化性マスクの幅で決まるので、結局、その耐酸化性マスクの幅がしきい値電圧やドレイン電流など、デバイスの電気的特性を決めていることになり、従って、耐酸化性マスクの幅が変動するとデバイスの電気的特性が変動する。
【０００９】
従って、微細化されたＭＯＳ電界効果トランジスタを含む半導体装置では、窒化膜などの耐酸化性マスクの寸法ばらつきがデバイスの電気的特性に大きな影響を与えることになり、この電気的特性のばらつきが大きくなると、製造歩留りが低下することは勿論であり、また、そのばらつきを考慮した特殊な回路が必要になったりする。
【００１０】
本発明は、ＭＯＳ電界効果トランジスタに於けるチャネル領域の幅がフィールド絶縁膜を形成する際の選択酸化に用いる耐酸化性マスクの幅に依存しない構成にすることで、耐酸化性マスクの幅が変動しても、デバイスの電気的特性が変動することがないようにする。
【００１１】
【課題を解決するための手段】
本発明では、チャネル領域を素子の周辺部分、即ち、活性領域のエッジにのみ形成し、チャネル領域の幅がフィールド絶縁膜を形成する選択酸化のマスクとなる窒化膜の幅に依存しないようにすることが基本になっている。
【００１２】
そのようなチャネル領域を形成するには、選択酸化法でフィールド絶縁膜を形成した際に用いた窒化膜をマスクとして自己整合的に素子の周辺部分、即ち、活性領域の周辺部分にチャネル注入ドーパントとは反対導電型の不純物、例えば、ｎチャネルＭＯＳ電界効果トランジスタの場合、燐（Ｐ）或いは砒素（Ａｓ）を導入し、チャネル注入ドーパントと前記反対導電型の不純物との間で不純物濃度を補償（ｃｏｍｐｅｎｓａｔｅ）することで実効的に不純物濃度を低下させれば良い。
【００１３】
ところで、選択酸化法でフィールド絶縁膜を形成した後、窒化膜をマスクとしてイオン注入を行なう技術として、特開平５−２８３４０４号公報に開示された発明が知られている。
【００１４】
この公知発明では、選択酸化でフィールド絶縁膜を形成後、窒化膜をマスクとしてフィールド絶縁膜と活性領域との界面近傍にチャネル・ストップ注入、例えばｎチャネルＭＯＳ電界効果トランジスタの場合には硼素の注入を行ない、次いで、前記窒化膜を除去し、チャネル注入、即ち、ｎチャネルＭＯＳ電界効果トランジスタの場合には同じく硼素の注入を行ない、その後、ゲート絶縁膜の形成及びゲート電極の形成を行なっている。
【００１５】
このように、公知発明では、窒化膜をマスクとしてチャネル・ドーパントと同一導電型の不純物導入を行なっていて、チャネル領域の幅は、従来のＭＯＳ電界効果トランジスタと同じく、フィールド絶縁膜を形成する為の選択酸化のマスクとして用いる窒化膜の幅で規定されているものであるから、窒化膜の幅が変動することでＭＯＳ電界効果トランジスタの電気的特性も影響を受けるものであり、本発明とは全く別の発明であることに留意する必要がある。
【００１６】
前記したところから、本発明に依る半導体装置及びその製造方法に於いては、
（１）
ＭＯＳ電界効果トランジスタに於ける活性領域が、耐酸化性マスクを用いた選択酸化法を適用して半導体基板上に形成されたフィールド絶縁膜に依り画定されてなる半導体装置であって、前記ＭＯＳ電界効果トランジスタのチャネル領域のチャネル幅方向に於けるフィールド絶縁膜との境界部全体に、チャネル不純物の導電型と反対導電型の不純物が導入されチャネル不純物を相殺して形成された、前記チャネル不純物の導電型と反対導電型の領域を備え、前記領域が前記ＭＯＳ電界効果トランジスタのしきい値電圧を規定し実質的チャネルとして作用することを特徴とするか、又は、
（２）
耐酸化性マスク（例えば窒化膜１３）を用いる選択酸化法（例えばＬＯＣＯＳ法）を適用してフィールド絶縁膜（例えばフィールド絶縁膜１４）を形成する工程と、次いで、耐酸化性マスクを残した状態で活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物（ｎチャネルＭＯＳ電界効果トランジスタであればｐ型不純物、ｐチャネルＭＯＳ電界効果トランジスタであればｎ型不純物）を導入して領域（例えばｎ型不純物導入領域１５）を形成する工程と、次いで、耐酸化性マスクを除去してからチャネル不純物（例えばホウ素）を導入する工程と、次いで、ゲート絶縁膜（例えばゲート絶縁膜１７）及びゲート電極（例えばゲート電極１８Ｇ）からなるゲートを形成する工程と、次いで、ソース領域（例えばソース領域１９）及びドレイン領域（例えばドレイン領域２０）を形成する工程とが含まれてなることを特徴とするか、又は、
（３）
前記（２）に於いて、耐酸化性マスクを残した状態で活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を基板に対して斜め方向からイオン注入して領域を形成する工程が含まれてなることを特徴とするか、又は、
（４）
前記（２）に於いて、耐酸化性マスクを残した状態で不純物含有被膜を形成してから固相−固相拡散に依って活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を導入して領域を形成する工程が含まれてなることを特徴とする。
【００２０】
前記手段を採ることに依り、チャネル領域の幅はゲートの幅と無関係に定まるので、フィールド絶縁膜形成時の窒化膜に寸法のばらつきが存在しても、面内の各ＭＯＳ電界効果トランジスタのチャネル領域の幅は均一に維持され、電気的特性は揃ったものとなるから、微細化されて高い集積度をもつ半導体装置を高い歩留りで製造することが可能である。
【００２１】
【発明の実施の形態】
図１乃至図３は本発明の実施の形態１を説明する為の工程要所に於けるＭＯＳ電界効果トランジスタを表す要部説明図であり、図１〜図３（Ａ）までは要部切断側面、図３（Ｂ）は要部平面を示し、図１〜図３（Ａ）に見られるＭＯＳ電界効果トランジスタは、図３（Ｂ）に見られる線Ｘ−Ｘに沿って切断されたと見てて良い。尚、ここではｎチャネル・トランジスタを対象にしたが、導電型を反転することでｐチャネル・トランジスタにも適用できることは勿論である。
【００２２】
図１（Ａ）参照
１−（１）
熱酸化法並びに化学気相堆積（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、シリコン半導体基板１１上にＳｉＯ2 からなるパッド絶縁膜１２及び耐酸化性マスクとなる窒化膜１３を形成する。
【００２３】
１−（２）
リソグラフィ技術を適用することに依り、パッド絶縁膜１２及び窒化膜１３のパターニングを行なって、活性領域を覆うものを残し、他を除去する。
【００２４】
１−（３）
ＬＯＣＯＳ法を適用することに依り、窒化膜１３をマスクとする選択的熱酸化を行なって、厚さが例えば０．１〔μｍ〕乃至０．３〔μｍ〕のＳｉＯ2 からなるフィールド絶縁膜１４を形成する。
【００２５】
図１（Ｂ）参照
１−（４）
イオン注入法を適用することに依り、イオン加速エネルギを例えば２０〔ｋｅＶ〕、ドーズ量を例えば１×１０14〔cm-2〕なる条件でＡｓイオンの打ち込みを行なう。
【００２６】
前記のようにすると、窒化膜１３とフィールド絶縁膜１４との界面近傍、即ち、活性領域のエッジにｎ型不純物導入領域１５が形成される。
【００２７】
ここでイオン注入されるｎ型不純物はＡｓに限られず、例えばＰであっても良く、その場合、イオン加速エネルギは例えば１０〔ｋｅＶ〕、ドーズ量は例えば１×１０14〔cm-2〕なる条件に変える。
【００２８】
この場合のイオン注入条件は、イオン加速エネルギを１０〔ｋｅＶ〕〜５０〔ｋｅＶ〕の範囲、ドーズ量を１×１０13〔cm-2〕〜１×１０15〔cm-2〕の範囲でそれぞれ選択することができ、それ等は、フィールド絶縁膜の膜厚、しきい値電圧の設定値などを考慮して調整する。
【００２９】
イオン注入の角度は、シリコン半導体基板１１に対して垂直或いは斜め方向から行なうものとし、斜め方向から行なった場合、ｎ型不純物導入領域１５の不純物濃度や幅を調節することが可能であり、これは、しきい値電圧やドレイン電流を制御するのに有用である。
【００３０】
また、このイオン注入後、不純物の活性化を目的とする熱処理を行なっても良い。熱処理を行なった場合、不純物が熱拡散し、不純物濃度分布が変化するので、この熱処理に依っても、ｎ型不純物導入領域１５の不純物濃度や幅を調整することができる。
【００３１】
図２（Ａ）参照
２−（１）
全体を窒化物のエッチング液中に浸漬して窒化膜１３を除去する。
【００３２】
２−（２）
イオン注入法を適用することに依り、イオン加速エネルギを例えば４０〔ｋｅＶ〕、ドーズ量を例えば２×１０12〔cm-2〕としてＢイオンの打ち込みを行なってチャネル・ストップ注入領域（破線で図示）を形成する。
【００３３】
図２（Ｂ）参照
２−（３）
イオン注入法を適用することに依り、イオン加速エネルギを例えば２０〔ｋｅＶ〕、ドーズ量を例えば１×１０13〔cm-2〕としてＢイオンの打ち込みを行なってチャネル注入領域１６を形成する。
【００３４】
前記したように、Ｂイオンのチャネル注入を行なうと、ｎ型不純物導入領域１５はＢイオンに依ってコンペンセイトされるので実質的に低濃度化され、従って、そこでのしきい値電圧は低くなり、その上にゲートを形成すれば、電界効果トランジスタのチャネルとして動作可能な領域となるものである。尚、低濃度化されたｎ型不純物導入領域１５を低不純物濃度領域１５Ａとする。
【００３５】
図３参照
３−（１）
パッド絶縁膜１２を除去してから、熱酸化法を適用することに依り、温度を８００〔℃〕とした湿性酸化雰囲気中で厚さ例えば４〔ｎｍ〕のＳｉＯ2 からなるゲート絶縁膜１７を形成する。
【００３６】
３−（２）
ＣＶＤ法を適用することに依り、厚さ例えば１５０〔ｎｍ〕の多結晶シリコン膜１８を形成する。
【００３７】
３−（３）
リソグラフィ技術に於けるレジスト・プロセス、及び、エッチング・ガスをＨＢｒ（多結晶シリコン用）、ＣＨＦ3 ＋ＣＦ4 （ＳｉＯ2 用）とする反応性イオン・エッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依り、多結晶シリコン膜１８及びゲート絶縁膜１７のエッチングを行なってゲートを形成する。尚、図３（Ｂ）では、多結晶シリコンからなるゲート電極を記号１８Ｇで指示してあり、また、ゲート電極１８Ｇの直下に在る低不純物濃度領域１５Ａはチャネル領域として動作するので、特に記号１５Ｃを付与してある。
【００３８】
３−（４）
イオン注入法を適用することに依り、イオン加速エネルギを例えば１０〔ｋｅＶ〕、ドーズ量を例えば４×１０13〔cm-2〕としてＡｓイオンの打ち込みを行なって、ＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）構造を実現する為のソース領域及びドレイン領域を形成する。
【００３９】
３−（５）
ＣＶＤ法を適用することに依り、厚さ例えば４０〔ｎｍ〕のＳｉＯ2 膜を形成する。
【００４０】
３−（６）
エッチング・ガスをＣＨＦ3 ＋ＣＦ4 とするＲＩＥ法を適用することに依って、前記工程３−（５）で形成したＳｉＯ2 膜の異方性エッチングを行ない、ゲート側面にサイド・ウォールを形成する。尚、サイド・ウォールは図示しない。
【００４１】
３−（７）
イオン注入法を適用することに依り、イオン加速エネルギを例えば１０〔ｋｅＶ〕、ドーズ量を例えば１×１０15〔cm-2〕としてＡｓイオンの打ち込みを行なって、電極をコンタクトさせるソース領域１９及びドレイン領域２０を形成する。
【００４２】
３−（８）
この後、通常の技法を適用することに依り、層間絶縁膜、電極・配線、保護膜などを形成して完成する。
【００４３】
前記説明した実施の形態１では、ｎ型不純物導入領域１５を形成する際、イオン注入法を適用したが、これは他の技法、例えば固相−固相拡散法を適用しても良い。
【００４４】
図４は本発明の実施の形態２を説明する為の工程要所に於けるＭＯＳ電界効果トランジスタを表す要部切断側面図であり、図１乃至図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００４５】
図４は図１について説明した工程に対応する工程を説明する為の図であり、この実施の形態２では、窒化膜１３をマスクとする選択的熱酸化を行なって、フィールド絶縁膜１４を形成した次の段階で、ＣＶＤ法を適用することに依り、Ａｓ或いはＰを含む例えば多結晶シリコン膜２１を形成し、熱処理を行なうことで、Ａｓ或いはＰなどをシリコン半導体基板１１中に固相−固相拡散し、ｎ型不純物導入領域１５を形成するものである。
【００４６】
この場合の熱処理は、例えば温度を９００〔℃〕〜１０００〔℃〕とし、時間を１０〔秒〕〜１〔分〕程度とすることで達成され、その後、多結晶シリコン膜２１は除去する。尚、不純物を含有させる被膜としては、多結晶シリコン膜に限られることなく、アモルファス・シリコン膜やＳｉＯ2 膜を用いることも可能である。
【００４７】
【発明の効果】
本発明に依る半導体装置及びその製造方法に於いては、ＭＯＳ電界効果トランジスタに於ける活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を導入してチャネル不純物をコンペンセイトし、それに依って、しきい値電圧が規定され、実質的チャネルとして作用する領域が実現される。
【００４８】
前記構成を採ることに依り、チャネル領域の幅はゲートの幅と無関係に定まるので、フィールド絶縁膜形成時の窒化膜に寸法のばらつきが存在しても、面内の各ＭＯＳ電界効果トランジスタのチャネル領域の幅は均一に維持され、電気的特性は揃ったものとなるから、微細化されて高い集積度をもつ半導体装置を高い歩留りで製造することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態１を説明する為の工程要所に於けるＭＯＳ電界効果トランジスタを表す要部説明図である。
【図２】本発明の実施の形態１を説明する為の工程要所に於けるＭＯＳ電界効果トランジスタを表す要部説明図である。
【図３】本発明の実施の形態１を説明する為の工程要所に於けるＭＯＳ電界効果トランジスタを表す要部説明図である。
【図４】本発明の実施の形態２を説明する為の工程要所に於けるＭＯＳ電界効果トランジスタを表す要部切断側面図である。
【図５】従来の技術に依って作製したＭＯＳ電界効果トランジスタを表す要部説明図である。
【符号の説明】
１１  シリコン半導体基板
１２  パッド絶縁膜
１３  窒化膜（耐酸化性マスク）
１４  フィールド絶縁膜
１５  ｎ型不純物導入領域
１５Ａ  低不純物濃度領域
１５Ｃ  チャネル領域
１６  チャネル注入領域
１７  ゲート絶縁膜
１８  多結晶シリコン膜
１８Ｇ  ゲート電極
１９  ソース領域
２０  ドレイン領域
２１  （不純物含有）多結晶シリコン膜
【図１】
0003684520.tif 000002
【図２】
0003684520.tif 000003
【図３】
0003684520.tif 000004
【図４】
0003684520.tif 000005
【図５】
0003684520.tif 000006