(57)【特許請求の範囲】
【請求項１】
ホストコンピュータシステムに接続され、外部ソースからのコンフィギュレーション指示を受けることなく、ＡＴＡ  ＩＤＥモード、ＰＣＭＣＩＡモードおよびユニバーサルシリアルバス（ＵＳＢ）モードのうち選択された１つのオペレーティングモードでデータ保存を行うことができるフラッシュメモリーカードであって、
ａ．  書込み動作、読出し動作、消去動作を実行するためのフラッシュメモリモジュールと、
ｂ．  フラッシュメモリモジュールに接続され、ホストコンピュータシステムからのアンエンコード信号及びフラッシュメモリーカード内のエンコード信号を処理し、フラッシュメモリーカードを選択されたオペレーティングモードにコンフィギュレーションする制御装置と、
ｃ．  制御装置に接続され、ホストコンピュータシステムからのプリエンコード信号をエンコード信号に変換するためのエンコード手段と、
ｄ．  制御装置に接続され、ホストコンピュータシステムからの信号のうち、ホストコンピュータシステムがＰＣＭＣＩＡモードで動作しない場合にエンコード手段の処理対象となるプリエンコード信号と、エンコード手段の処理対象でないアンエンコード信号とをモニタするための感知手段とを備え、
エンコード手段は、ホストコンピュータシステムからのプリエンコード信号に対して限定組の予め決められたコードを適用して、ＰＣＭＣＩＡモード以外の唯一のオペレーティングモードを識別できるエンコード信号を出力し、
ＰＣＭＣＩＡモード以外は、制御装置は、感知手段によって感知された該アンエンコード信号及びエンコード手段からのエンコード信号に応じて、オペレーティングモードを選択するようにしたフラッシュメモリーカード。
【請求項２】
限定組の予め決められたコードが、制御装置内にプログラムされている請求項１記載のフラッシュメモリーカード。
【請求項３】
プリエンコード信号は、ＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８、ＨＡ９、ＨＡ１０から選択されたＡＴＡ  ＩＤＥオペレーティングモード信号ピンである請求項１記載のフラッシュメモリーカード。
【請求項４】
インターフェース装置に接続するように構成された５０ピンコネクタ端をさらに備えた請求項１記載のフラッシュメモリーカード。
【請求項５】
インターフェース装置に接続するように構成された６８のピンコネクタ端をさらに備えた請求項１記載のフラッシュメモリーカード。
【請求項６】
選択されたオペレーティングモードで周辺機器と通信可能なホストコンピュータシステムに周辺機器を接続し、該周辺機器がＡＴＡ  ＩＤＥモード、ＰＣＭＣＩＡモードおよびユニバーサルシリアルバス（ＵＳＢ）モードのうち選択された１つのオペレーティングモードを自動的に検出して該オペレーティングモードを使用できるように該周辺機器自体をコンフィギュレーションできるようにするインターフェーシングシステムであって、
ａ．  ホストコンピュータシステムに接続するように構成された第１の端と、周辺機器に接続するように構成された第２の端とを有し、該第１の端及び第２の端が選択されたオペレーティングモードでの通信をサポートするインターフェース装置と、
ｂ．  周辺機器内に組み込まれ、ホストコンピュータシステムからのアンエンコード信号及び周辺機器内のエンコード信号を処理し、周辺機器を選択されたオペレーティングモードにコンフィギュレーションする制御装置と、
ｃ．  制御装置に接続され、ホストコンピュータシステムからのプリエンコード信号をエンコード信号に変換するためのエンコード手段と、
ｄ．  制御装置に接続され、ホストコンピュータシステムからの信号のうち、ホストコンピュータシステムがＰＣＭＣＩＡモードで動作しない場合にエンコード手段の処理対象となるプリエンコード信号と、エンコード手段の処理対象でないアンエンコード信号とをモニタするための感知手段とを備え、
エンコード手段は、ホストコンピュータシステムからのプリエンコード信号に対して限定組の予め決められたコードを適用して、ＰＣＭＣＩＡモード以外の唯一のオペレーティングモードを識別できるエンコード信号を出力し、
ＰＣＭＣＩＡモード以外は、制御装置は、感知手段によって感知された該アンエンコード信号及びエンコード手段からのエンコード信号に応じて、オペレーティングモードを選択するようにしたインターフェーシングシステム。
【請求項７】
限定組の予め決められたコードが、制御装置内にプログラムされている請求項６記載のインターフェーシングシステム。
【請求項８】
周辺機器は、フラッシュメモリーカードである請求項６記載のインターフェーシングシステム。
【請求項９】
プリエンコード信号は、ＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８、ＨＡ９、ＨＡ１０から選択されたＡＴＡ  ＩＤＥオペレーティングモード信号ピンである請求項８記載のインターフェーシングシステム。
【請求項１０】
インターフェース装置の第２の端は、５０ピン接続が可能である請求項６記載のインターフェーシングシステム。
【請求項１１】
インターフェース装置の第２の端は、６８ピン接続が可能である請求項６記載のインターフェーシングシステム。
【請求項１２】
選択されたオペレーティングモードでホストコンピュータシステムと通信するために周辺機器を自動的にコンフィギュレーションする方法であって、
選択されたオペレーティングモードは、ＡＴＡ  ＩＤＥモード、ＰＣＭＣＩＡモードおよびユニバーサルシリアルバス（ＵＳＢ）モードのうちの１つであり、
周辺機器は、フラッシュメモリーカードであり、
該フラッシュメモリーカードは、フラッシュメモリモジュールと、フラッシュメモリーカードを選択されたオペレーティングモードにコンフィギュレーションする制御装置と、ホストコンピュータシステムからのプリエンコード信号をエンコード信号に変換するためのエンコード手段と、ホストコンピュータシステムからの信号のうち、ホストコンピュータシステムがＰＣＭＣＩＡモードで動作しない場合にエンコード手段の処理対象となるプリエンコード信号とエンコード手段の処理対象でないアンエンコード信号をモニタするための感知手段とを備え、
ａ．  周辺機器をホストコンピュータシステムに接続させ、周辺機器とコンピュータシステムの間に通信チャネルを確立するステップと、
ｂ．  周辺機器を起動するステップと、
ｃ．  選択されたオペレーティングモードが識別されるまで、周辺機器内で複数の信号を逐次分析するステップであって、
ｃ１．  感知手段が、ホストコンピュータからのプリエンコード信号と、ホストコンピュータからのアンエンコード信号とを感知するステップと、
ｃ２．  エンコード手段が、ホストコンピュータシステムからのプリエンコード信号に対して限定組の予め決められたコードを適用して、ＰＣＭＣＩＡモード以外の唯一のオペレーティングモードを識別できるエンコード信号を出力するステップとを含み、
ｄ．  制御装置が、感知手段によって感知された該アンエンコード信号及びエンコード手段からのエンコード信号に応じて、自動的に、周辺機器をＰＣＭＣＩＡモード以外の選択されたオペレーティングモードにコンフィギュレーションするステップとを有する方法。
【請求項１３】
プリエンコード信号をエンコードするステップの前に、周辺機器を予備オペレーティングモードにコンフィギュレーションするステップをさらに有する請求項１２記載の方法。
【請求項１４】
予備オペレーティングモードはＡＴＡ  ＩＤＥモードである請求項１３記載の方法。
【請求項１５】
プリエンコード信号は、ＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８、ＨＡ９、ＨＡ１０から選択されたＡＴＡ  ＩＤＥオペレーティングモード信号ピンである請求項１２記載の方法。
【発明の詳細な説明】
関連出願
この特許出願は、「改良コンパクトフラッシュメモリーカード及びインターフェース」と題するエスタキリ（Estakhri）らの１９９８年、３月２日に出願された、共に所有され共に出願中の米国特許出願第０９／０３４，１７３号の一部継続出願である。
技術分野
この発明はフラッシュメモリーカードの分野、及びホストコンピュータシステムとフラッシュメモリーカード間のユーザフレンドリ接続を容易にするインターフェーシングシステムの分野に関する。より詳細には、この発明は、フラッシュメモリーカードが接続されるインターフェース装置またはホストコンピュータシステムの周辺ポートのオペレーティングモードを検出することができると共に自動的にフラッシュメモリーカードをコンフィギュレーションして検出したオペレーティングモードで動作させることができるフラッシュメモリーカードの分野に関する。
発明の背景
コンピュータシステムはとどまることなく更に他の市場へ浸透しているが、これは、ユーザがコンピュータシステムを生産的に利用するよりもむしろ、コンピュータシステムに対するコスト的に有効なユーザフレンドリな適合及びコンピュータシステムをコンフィギュレーションするのに消費する資源の量を最小に抑えることに重きをおくことにより活気づけられている。コンピュータシステムが爆発的に流行すると共に、ユーザのアプリケーションデマンドを満たすコンピュータシステムと共に使用するための外部取り付け／取り外し可能な周辺機器が急増してきた。そのような周辺機器の１つがフラッシュメモリーカードである。
フラッシュメモリーカードは不揮発性記憶装置であり、コンパクトなハウジングを有し、記憶内容を保持するのに電源を必要としない。典型的なフラッシュメモリーカードは、電荷を浮遊ゲート上に保存した状態がバイナリ状態システムの第１の論理状態を表し、電荷を保存しない状態はバイナリ状態システムの第２の論理状態を表す。さらに、典型的なフラッシュメモリーカードは書き込み、読み出し、消去動作を行うことができる。
フラッシュメモリーカードは、「プラグアンドプレイ」能力を有し、電力消費が低く、携帯及び高密度保存が可能である。フラッシュメモリーカードはデジタルカメラ保存、デジタルオーディオアプリケーションなどの、携帯用ハウジングにおいて再書き込み可能な、デジタルデータ保存が必要とされるデジタルアプリケーションに良く適合する。
フラッシュメモリーカードの入力／出力端子は普及している産業標準に適合できるように構成されている。この標準では、入力／出力端子は５０ピンコネクタである必要がある。５０ピンコネクタを備えるフラッシュメモリーカードは５０ピンフラッシュソケット内、あるいは受動アダプタと共に６８ピンＰＣＭＣＩＡソケット内のいずれかに適合するように設計される。しかしながら、ホストコンピュータシステムのほとんどが５０ピンフラッシュソケット及び６８ピンＰＣＭＣＩＡソケットのいずれも有していない。ユーザがホストコンピュータシステムと共にフラッシュメモリーカードを使用することを望む場合、ユーザはホストコンピュータシステムと接続するための高価なＰＣＭＣＩＡソケットを購入しなければならない。
現在のフラッシュメモリーカード市場における他の欠点は、ユニバーサルシリアルバスモード、ＰＣＭＣＩＡモード、ＡＴＡ  ＩＤＥモード、あるいは周辺機器をホストコンピュータシステムに接続させ周辺機器をアクセスさせる他のプロトコールにおいて動作させるのに好都合なように、フラッシュメモリーカードをコンフィギュレーションすることができないことである。フラッシュメモリーカードが接続されるインターフェース装置あるいはホストコンピュータシステムの周辺ポートにより使用されているオペレーティングモードを自動的に検出し、それに合わせてコンフィギュレーションすることができるフラッシュメモリーカードが必要である。
発明者らは以前、自動的にコンフィギュレーション可能なフラッシュメモリーカードが現在ないことに着目して、フラッシュメモリーカード及びインターフェーシングシステムを提案した。そのようなフラッシュメモリーカード及びインターフェーシングシステムに関する発明は、「改良コンパクトフラッシュメモリーカード及びインターフェース」と題するエスタキリらの１９９８年、３月２日に出願され、この発明の譲受人に譲渡された米国特許出願第０９／０３４，１７３号において開示されている。
発明者らの以前のフラッシュメモリーカード及びインターフェーシングシステムを図１Ａに示す。インターフェーシングシステム１０は、フラッシュメモリーカードインターフェース装置１００と５０ピンコネクタを備えたフラッシュメモリーカード９０とを含む。フラッシュメモリーカードインターフェース装置１００はユニバーサルシリアルバスアーキテクチャーを採用する。フラッシュメモリーカードインターフェース装置１００は以下の要素、すなわち、ハウジング２０と、カードスロット３０と、ケーブル４０と、ケーブルコネクタ４５と、プラグ５０と、を含む。ケーブル４０は、標準ユニバーサルシリアルバスケーブルであることが好ましい。プラグ５０はホストコンピュータシステム上でユニバーサルシリアルバスポートと容易に接続できるように構成される。
図１Ｂはフラッシュメモリーカードインターフェース装置１００におけるハウジング２０の底切欠け図である。図１Ｃはフラッシュメモリーカードインターフェース装置１００の斜視切欠き図である。カード受けハウジング１３０は底板１１０に取付けられる。さらに、複数のコンタクトピン１６０がカード受けハウジング１３０に接続される。５０コンタクトピンであることが好ましい。カード受けハウジング１３０は、フラッシュメモリーカードが図１Ａに示されているハウジング２０内のスロット開口３０を介して挿入されると、そのフラッシュメモリーカード９０を接続させ保持するように構成される。さらに、複数のコンタクトピン１６０は、フラッシュメモリーカード９０上の対応するピン（図示せず）と電気的に接続するように構成される。
動作中は、フラッシュメモリーカードインターフェース装置１００の一端がプラグ５０を介してホストコンピュータ（図示せず）と接続され、フラッシュメモリーカードインターフェース装置１００の他端がカード受けハウジング１３０、５０ピン接続を介してフラッシュメモリーカード９０に接続される。
発明者らの従来のフラッシュメモリーカード９０は、その従来のフラッシュメモリーカードが接続されるインターフェース装置１００のオペレーティングモードを検出し、内部制御装置及びその内部制御装置に接続された感知手段を用いてそのフラッシュメモリーカードを適当なオペレーティングモードにコンフィギュレーションさせていた。図２は従来のフラッシュメモリーカード９０の内部制御装置が、従来のフラッシュメモリーカード９０が接続されるインターフェース装置１００のオペレーティングモードを検出する際に従うことができる手順を表したフローチャート図である。オペレーティングモードを検出するために内部制御装置が使用する基本機構は、従来のフラッシュメモリーカード９０の５０ピンコネクタでの信号を感知するステップのみからなる。５０のピンコネクタでは、内部制御装置は信号を変えることも追加することもせず、単に信号を感知するだけである。
オペレーティングモード検出シーケンスは、従来のフラッシュメモリーカードをフラッシュメモリーカードインターフェース装置１００に接続させることにより開始される。前記フラッシュメモリーカードインターフェース装置１００はホストコンピュータシステムに接続される。その後、従来のフラッシュメモリーカード９０を起動するブロック２００のルーチンへと進む。ブロック２００のルーチンにおける起動シーケンスの後、従来のフラッシュメモリーカード９０のＨＯＥ＿ピン端子での信号がブロック２１０において感知される。ＨＯＥ＿ピン端子での信号がＨｉｇｈ論理であれば、ブロック２２０に進み、内部制御装置は従来のフラッシュメモリーカード９０をＰＣＭＣＩＡモードにコンフィギュレーションする。しかしながら、ＨＯＥ＿ピン端子の信号がＬＯＷ論理であれば、ブロック２３０に進み、ＨＯＳＴＲＥＳＥＴ＿ピン端子の信号が感知される。ＨＯＳＴＲＥＳＥＴ＿ピン端子での信号がＬＯＷ論理であれば、オペレーティングモード検出シーケンスはブロック２３０に戻り、再びＨＯＳＴＲＥＳＥＴ＿ピン端子での信号を感知する。ＨＯＳＴＲＥＳＥＴピン端子での信号がＬＯＷ論理のままであれば、オペレーティングモード検出シーケンスは、ＨＯＳＴＲＥＳＥＴ＿ピン端子がＨＩＧＨ論理に換わるまで、ブロック２３０にループバックする。ＨＯＳＴＲＥＳＥＴ＿ピン端子での信号がＨＩＧＨ論理であれば、ブロック２４０に進み、ピン端子ＩＯＷ＿、ＩＯＲ＿、ＨＣＥ１＿、ＨＣＥ２＿での信号が感知される。これらの信号がすべてＬＯＷ論理であれば、ブロック２５０に進み、内部制御装置は従来のフラッシュメモリーカード９０をユニバーサルシリアルバスモードにコンフィギュレーションする。これらの信号の中にＨＩＧＨ論理があれば、ブロック２６０に進み、内部制御装置は従来のフラッシュメモリーカード９０をＡＴＡ  ＩＤＥモードにコンフィギュレーションする。
不都合なことに、従来のフラッシュメモリーカード９０は特別なピン端子での特別な信号を感知することだけに頼っているので、従来のフラッシュメモリーカード９０では、それが検出することができる異なるオペレーティングモードの数が限られる。さらに、数個のピン端子の感知に頼ると、間違ったオペレーティングモードを検出する可能性がある。というのは、単一の間違って感知された信号により、従来のフラッシュメモリーカード９０が間違ったオペレーティングモードにコンフィギュレーションされることがあるからである。
必要なのは、多数の異なるオペレーティングモードを検出することができるフラッシュメモリーカードである。さらに必要なのは、フラッシュメモリーカードが接続されるインターフェース装置またはホストコンピュータシステムの周辺ポートのオペレーティングモードを正確かつ自動的に検出することができると共に、フラッシュメモリーカードを検出したオペレーティングモードにコンフィギュレーションすることができるフラッシュメモリーカードである。さらに必要なのは、エンド−ユーザの観点からホストコンピュータシステムへの取付け及びフラッシュメモリーカードのコンフィギュレーションの両方を簡略化するインターフェーシングシステムである。
発明の概要
この発明は選択したオペレーティングモードでフラッシュメモリーカードをホストコンピュータシステムに接続させるためのフラッシュメモリーカードインターフェーシングシステムである。フラッシュメモリーカードインターフェーシングシステムは、周辺機器としてのフラッシュメモリーカードのホストコンピュータシステムへの接続及びコンフィギュレーションを低コストかつユーザフレンドリに行うものであり、この接続及びコンフィギュレーションプロセスにおけるエンド−ユーザの煩わしさを緩和するものである。フラッシュメモリーカードのホストコンピュータシステムへの接続の簡略化の他に、フラッシュメモリーカードインターフェーシングシステムの主な特徴としては、フラッシュメモリーカード内でのオペレーティングモード検出能力が著しく拡大されたこと、及びオペレーティングモードの間違った検出の著しい減少が挙げられる。
フラッシュメモリーカードインターフェーシングシステムはインターフェース装置とフラッシュメモリーカードとを有する。
フラッシュメモリーカードはインターフェース装置を介してコンピュータシステムに接続させるための５０ピン接続端子を有する。さらに、フラッシュメモリーカードは、フラッシュメモリモジュールと、制御装置と、エンコード回路と、感知回路とを備える。
フラッシュメモリーカードはインターフェース装置を介してコンピュータシステムに接続させると、短時間でホストコンピュータのためにデータ保存動作を実行できるように準備する。迅速に動作の準備をすることができるのは、インターフェース装置を用いて通信が開始されると直ちに、フラッシュメモリーカードにインターフェース装置の選択されたオペレーティングモードを識別するための逐次手順を実行させるからである。選択されたオペレーティングモードを識別すると、フラッシュメモリーカードは、外部ソースからのコンフィギュレーションデータを受信せずに、自動的に、選択したオペレーティングモードに自らをコンフィギュレーションする。ユニバーサルシリアルバスモード、ＰＣＭＣＩＡモード、及びＡＴＡ  ＤＩＥモードなどのオペレーティングモードを使用するインターフェース装置はフラッシュメモリーカードと共に機能的に動作することができる。さらに、周辺装置を取付け、周辺装置にアクセスするための他のプロトコールを使用するインターフェース装置もまた、それほど難なく、フラッシュメモリーカードと共に機能的に動作することができる。
一旦選択したオペレーティングモードでインターフェース装置を介してホストコンピュータシステムに接続させた場合の、フラッシュメモリーカードのオペレーティングモード検出能力の拡大は、ホストコンピュータシステムからの複数の信号を、より多くのオペレーティングモードを認識することができるように調整されたエンコード手順に割り当てることにより達成される。１つの予め決められたコードを用いて複数の信号をエンコードし、その後適用した予め決められたコードを感知することにより、複数の信号に適用した予め決められたコードと複数の信号から実際に感知されたコードとの間の変化の観察に基づいて、フラッシュメモリーカードは選択したオペレーティングモードを識別することができる。各オペレーティングモードには唯一のコードが割り当てられるので、予め決められたコードと感知したコードとの間の不一致は、選択されたオペレーティングモードが複数の信号に適用された予め決められたコードに割り当てられたオペレーティングモードとは異なることを示す。フラッシュメモリーカードは、選択されたオペレーティングコートが識別されるまで、別の予め決められたコードを適用する。
【図面の簡単な説明】
図１Ａは従来の発明の好ましい実施の形態の斜視図である。
図１Ｂは従来の発明の好ましい実施の形態の底切欠き図である。
図１Ｃは従来の発明の好ましい実施の形態の内部斜視図である。
図２は従来の発明の好ましい実施の形態のフローチャート図である。
図３はホストコンピュータシステムに接続された本発明の好ましい実施の形態の概略ブロック図である。
図４は本発明の好ましい実施の形態のフローチャート図である。
好ましい実施の形態の詳細な説明
本発明のフラッシュメモリーカードインターフェーシングシステムは、エンドユーザの立場から、選択されたオペレーティングモードでフラッシュメモリーカードを周辺機器としてホストコンピュータシステムに接続、コンフィギュレーションさせるプロセスを簡略化したものである。このフラッシュメモリーカードを接続、コンフィギュレーションさせるプロセスは、初心者のエンドユーザ及び技術的に熟練したエンドユーザのどちらにとっても容易に理解できるステップに限定されている。まず、インターフェース装置の第１の端をホストコンピュータシステムに接続させ、その一方で、フラッシュメモリーカードをそのインターフェース装置の第２の端に接続させる。その後、ホストコンピュータシステムによりあるいは異なる電源によりフラッシュメモリーカードに動力供給する。最後に、フラッシュメモリーカードは自動的にインターフェース装置の選択されたオペレーティングモードを検出し、そのフラッシュメモリーカード自体を選択されたオペレーティングモードで機能するようにコンフィギュレーションさせる。選択されたオペレーティングモードの識別には、選択されたオペレーティングモードが識別されるまでホストコンピュータシステムからの信号を逐次処理するステップを含む。エンドユーザの立場から見ると、フラッシュメモリーカードのコンフィギュレーションは、エンドユーザがフラッシュメモリーカードへコンフィギュレーション指示を送らずに、また、コンピュータハードウエア設定を操作せずに、進行する。
ホストコンピュータシステムに接続された本発明の好ましい実施の形態の概略ブロック図を図３に示す。このフラッシュメモリーカードインターフェーシングシステム３００はインターフェース装置３１０とフラッシュメモリーカード３２０とを含む。
インターフェース装置３１０は好ましくは第１の端３１４と第２の端３１５とを有する。第１の端３１４はホストコンピュータシステム３３０に接続するように構成される。第２の端３１５はフラッシュメモリーカード３２０に接続するように構成される。さらに、フラッシュメモリーカード３２０とホストコンピュータシステム３３０間の通信がより有効なものとなるように、第２の端３１５は５０ピン接続が可能なように構成される。第１の端３１４と第２の端３１５は選択されたオペレーティングモードでの通信をサポートする。このオペレーティングモードはまたホストコンピュータシステムの周辺ポート３３５によってもサポートされる。選択されたオペレーティングモードはそれぞれ、周辺装置と接続し、アクセスすることができるように、唯一のプロトコールと結合される。インターフェース装置３１０は当業者に周知な様々なプロトコールで実行することができる。プロトコールとしてはユニバーサルシリアルバス、ＰＣＭＣＩＡ、ＡＴＡ  ＩＤＥが挙げられるが、これらはホストコンピュータシステム３３０に周辺機器を取付け、アクセスさせるのに有効なプロトコールの中の数例にすぎない。フラッシュメモリーカードインターフェーシングシステム３００の低コストのユーザフレンドリな特徴を最大限引き出すためには、インターフェース装置３１０はユニバーサルシリアルバスプロトコールを採用するのが好ましい。ユニバーサルシリアルバスプロトコールでは、外部周辺機器とホストコンピュータシステム３３０間でのデータの迅速な双方向等時性伝達が非常に低コストで提供される。
実際、インターフェース装置３１０は第１の端３１４を介してホストコンピュータシステム３３０に接続するのが好ましく、一方、第２の端３１５はフラッシュメモリーカード３２０に接続される。インターフェース装置３１０において図示されている一定の要素を削除及び／または結合することは当業者にとって自明であり、本発明の範囲内である。
フラッシュメモリーカードはフラッシュメモリモジュール３２６と、制御装置３２７と、エンコード回路３２８と、感知回路３２９とを含むことが好ましい。フラッシュメモリモジュール３２６は書込み動作、読み出し動作、消去動作を実行することができる。制御装置３２７はフラッシュメモリモジュール３２６に電気的に接続されている。さらに、制御装置３２７はフラッシュメモリーカード３２０を、インターフェース装置３１０の選択されたオペレーティングモードにコンフィギュレーションさせる。エンコード回路３２８及び感知回路３２９は制御装置３２７に電気的に接続される。エンコード回路３２８及び感知回路３２９はインターフェース装置３１０の選択されたオペレーティングモードを識別するタスクを実行する。この識別回路はフラッシュメモリーカード３２０上に、あるいはフラッシュメモリーカード３２０とインターフェース装置３１０の第２端３１５との間に接続されたアダプタモジュール内に物理的に形成することができる。
フラッシュメモリーカード３２０は、図３に示されるように、５０ピンコネクタ端３２５を有することが好ましい。５０ピンはフラッシュメモリーカード３２０の入力／出力及び制御端子として機能し、信号を運搬する。しかしながら、ホストコンピュータシステム３３０との通信において１つのピンを使用する程度はフラッシュメモリーカード３２０がコンフィギュレーションされるところの選択されたオペレーティングモードに依存する。例えば、ＡＴＡ  ＩＤＥオペレーティングモードでは、ＨＡ０、ＨＡ１、ＨＡ２とラベル標識されたピン端子が活動し信号をホストコンピュータ３２０から伝達するが、ＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８、ＨＡ９、ＨＡ１０とラベル標識されたピン端子は休止する。選択されたオペレーティングモードを識別するために、フラッシュメモリーカード３２０は、選択されたオペレーティングモードの検出のために休止ピンでの信号を使用する逐次手順を実行する。この逐次手順によりフラッシュメモリーカード３２０は、正確に様々なオペレーティングモードを検出することができ、フラッシュメモリーカード３２０にはいまなお開発中のオペレーティングモードを検出する融通性が付与される。
図４はフラッシュメモリーカード３２０の制御装置３２７がインターフェース装置３１０の選択されたオペレーティングモードを決定する際に実行するステップのサンプルシーケンスを示したフローチャート図である。オペレーティングモード検出シーケンスはフラッシュメモリーカード３２０がインターフェース装置３１０に接続されると開始する。このインターフェース装置はホストコンピュータシステム３３０に接続される。その後、フラッシュメモリーカード３２０を起動するブロック４００ルーチンに進む。ブロック４００における起動後、フラッシュメモリーカード３２０のＨＯＥ＿ピン端子での信号がブロック４１０において感知される。ＨＯＥ＿ピン端子での信号はホストコンピュータシステム３３０からのものである。ＨＯＥ＿ピン端子での信号がＨＩＧＨ論理であれば、ブロック４２０に進み、制御装置３２７はフラッシュメモリーカード３２０をＰＣＭＣＩＡモードにコンフィギュレーションする。しかしながら、ＨＯＥ＿ピン端子での信号がＬＯＷ論理であれば、ブロック４３０に進み、ＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８、ＨＡ９、及びＨＡ１０とラベル標識されたピン端子でのプリエンコードされた信号を１つの予め決められたコードを用いてエンコードする。この予め決められたコードは特定の１つのオペレーティングモードを識別する。プリエンコードされた信号はフラッシュメモリーカード３２０上でエンコードされる。このエンコードプロセスによりプリエンコードされた信号がエンコード信号に変換される。引き続きブロック４４０へ進み、エンコード信号が感知される。エンコード信号が予め決められたコードを保持していれば、ブロック４５０に進み、制御装置３２７はフラッシュメモリーカード３２０を予め決められたコードに対応するオペレーティングモードにコンフィギュレーションする。しかしながら、エンコード信号が予め決められたコードを保持していなければ、オペレーションモード検出シーケンスはブロック４６０に進み、そこで制御装置３２７はフラッシュメモリーカード３２０をＡＴＡ  ＩＤＥモードにコンフィギュレーションする。
これらの特定の名前をつけたオペレーティングモードは単なる例示である。フラッシュメモリーカード３２０は追加のオペレーションモードを自動的に検出し、そのオペレーションモードで動作するようにコンフィギュレーションすることができる。
選択されたオペレーティングモードの検出を容易にするために、制御装置３２７は、ブロック４３０のエンコードシーケンスに進む前に、フラッシュメモリーカード３２０を予備オペレーティングモードにコンフィギュレーションすることが好ましい。好ましくは、予備オペレーティングモードはＡＴＡ  ＩＤＥモードである。フラッシュメモリーカード３２０を予備オペレーティングモードにコンフィギュレーションすると、エンコードプロセスの補助をすることができるが、オペレーティングモード検出手順に影響はない。
特定の１つのオペレーティングモードを識別する予め決められたコードは、間違ったオペレーティングモードの検出を最小に抑えるように選択される。予め決められたコードはそれぞれ、他の予め決められたコードのどれとも異なる。あらかじめ決められたコードの長さは、エンコードのために予定された信号の数に対応することが好ましい。フラッシュメモリーカード３２０の制御装置３２７では、限定組の予め決められたコードを用いてプログラムを作成することが好ましい。その代わりに、限定組の予め決められたコードは、フラッシュメモリーカード３２０とインターフェース装置３１０の第２の端３１５との間に接続されたアダプタモジュールにおいてプログラムすることができる。
好ましい実施の形態では、エンコードの目的のためにＡＴＡ  ＩＤＥオペレーティングモードのＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８、ＨＡ９、ＨＡ１０とラベル標識されたピン端子での信号を使用しているが、様々な他のオペレーティングモードの異なるピン端子での異なる信号を使用しても、本発明の精神及び範囲内のことである。さらに、オペレーティングモードを検出するために使用する信号の数を減少させたり増加させたりするのも本発明の精神及び範囲内のことである。
この発明について、この発明の構成及び動作の原理の理解を容易にするために、特定の実施の形態の観点から詳細に説明してきた。この中の特定の実施の形態に関するそのような説明及びその詳細は、添付の請求の範囲を限定するものではない。当業者には、説明するために選択した実施の形態において、本発明の精神及び範囲内で変更してもよいことは明らかであろう。
とりわけ、当分野において通常の技術を有するものにとっては、本発明の装置は幾つかの異なる様式で実行することができること、以上で開示した装置は本発明の好ましい実施の形態の例示にすぎず、限定しようとするものでないことは、明らかであろう。例えば、フラッシュメモリーカードインターフェーシングシステムは、フラッシュメモリーカード以外の様々な周辺機器を用いて実行することができるであろう。
【図１Ａ】
0003714969.tif 000002
【図１Ｂ】
0003714969.tif 000003
【図１Ｃ】
0003714969.tif 000004
【図２】
0003714969.tif 000005
【図３】
0003714969.tif 000006
【図４】
0003714969.tif 000007