(57)【特許請求の範囲】
【請求項１】
表面に高周波回路の主要部を構成した、誘電体または絶縁体からなるシート材または板材を、高周波グランド面を有する基材に積層して成る高周波モジュールであって、
前記基材は、誘電体板の両主面に該誘電体板を挟んで対向する一部を電極非形成部とする電極を備えることによって、当該電極非形成部を誘電体共振器とし、且つ前記電極を高周波グランド面とし、
前記高周波回路の一部を構成し、前記誘電体共振器に磁界結合する導電体パターンを前記シート材または板材に形成し、前記高周波回路の一部を構成する電子部品を前記基材上に実装または形成するとともに、その電子部品が露出する孔を前記シート材または板材に設け、前記孔を介して前記電子部品の電極と前記シート材上または板材上の導電体パターンとの間をボンディングワイアにより電気的に接続したことを特徴とする高周波モジュール。
【請求項２】
表面に高周波回路を構成した、誘電体または絶縁体からなるシート材または板材を、高周波グランド面を有する基材に積層して成る高周波モジュールであって、
前記基材は、誘電体板の両主面に該誘電体板を挟んで対向する一部を電極非形成部とする電極を備えることによって、当該電極非形成部を誘電体共振器とし、且つ前記電極を高周波グランド面とし、
前記高周波回路の一部を構成し、前記誘電体共振器に磁界結合する導電体パターンを前記シート材または板材に形成し、前記高周波回路の一部を構成する電子部品を前記基材上に実装するとともに該電子部品の電極を接続するための導電体パターンを前記基材に形成し、前記シート材または板材に、前記基材上の導電体パターンに電気的に導通する導電体パターンと、前記電子部品が貫通する孔を設けたことを特徴とする高周波モジュール。
【請求項３】
表面に高周波回路を構成した、誘電体または絶縁体からなるシート材または板材を、高周波グランド面を有する基材に積層して成る高周波モジュールであって、
前記基材は、誘電体板の両主面に該誘電体板を挟んで対向する一部を電極非形成部とする電極を備えることによって、当該電極非形成部を誘電体共振器とし、且つ前記電極を高周波グランド面とし、
前記高周波回路の一部を構成し、前記誘電体共振器に磁界結合する導電体パターンを前記シート材または板材に形成し、前記高周波回路の一部を構成する電子部品を前記基材に形成し、該電子部品の電極に電気的に導通する導電体パターンを前記シート材または板材に設けたことを特徴とする高周波モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯やミリ波帯で使用される、例えば電圧制御発振器、フィルタ、アンテナ共用器、アンテナモジュールなどの高周波モジュールに関する。
【０００２】
【従来の技術】
近年の移動体通信システムの需要の拡大および伝送情報量の拡大に伴って、通信帯域がマイクロ波帯からミリ波帯へ拡大されようとしている。このような高周波帯域においてＴＥ０１δモードの誘電体共振器を用いて誘電体フィルタや電圧制御発振器（以下ＶＣＯと言う。）を構成する場合、一般的なＴＥ０１δモードの誘電体共振器の共振周波数は円柱形状の誘電体の外径寸法で決定され、またマイクロストリップラインなどとの結合は相互間の距離によって決定されるため、高い寸法精度および位置決め精度が要求される。
【０００３】
そこで、本願出願人は特願平７−６２６２５号でこれらの問題を解消した加工精度に優れた誘電体共振器および誘電体フィルタを提案している。
【０００４】
上記出願に係る誘電体共振器および誘電体フィルタは誘電体板の両主面に電極を形成することによって、誘電体板の一部を誘電体共振器として用いるものである。このような誘電体共振器は、その誘電体板に形成されている電極を高周波グランド面として用いることができるので、他の誘電体シートなどにマイクロストリップラインを構成して上記誘電体板に積層することによって、誘電体共振器と電子部品とを含むＶＣＯなどの高周波モジュールを構成することができる。
【０００５】
その構成例を断面図として図９に示す。同図において１は誘電体板であり、その両主面に電極を形成している。２は誘電体シートであり、図における上面に４，５などで示す配線パターンを形成するとともに、所定箇所にランドＰを有するスルーホールｔｈを形成し、そのランドＰの上に２８で示すチップ状の電子部品をマウントする。そして配線パターン２３，２４との間をボンディングワイアｗで接続する。
【０００６】
【発明が解決しようとする課題】
図９に示したように、誘電体板１と誘電体シート２とから成る２層構造を採れば、誘電体板１上の電極１５を高周波グランド面として用い、誘電体シート２上の配線パターン４，５をマイクロストリップラインとして構成できる。
【０００７】
ところが、例えばＦＥＴなどの電子部品を実装する場合、その電子部品のアース接続を図９に示したスルーホールｔｈを介して行うことになるので、アース経路が長くなり、高周波特性に悪影響を与える懸念がある。またスルーホールを有するランドの上にチップ状の電子部品を実装することになるので、放熱性が悪く、発熱量の多い電子部品には適用できない、という問題もある。
【０００８】
上述の問題点は図９に示した誘電体板の１の一部に誘電体共振器を構成するものに限らず、高周波グランド面を有する基材に誘電体シートなどを積層して高周波モジュールを構成する場合に生じる共通の問題である。
【０００９】
この発明の目的は上述の問題を解消した高周波モジュールを提供することにある。
【００１０】
【課題を解決するための手段】
この発明は、請求項１に記載のとおり、表面に高周波回路の主要部を構成した、誘電体または絶縁体からなるシート材または板材を、高周波グランド面を有する基材に積層して成る高周波モジュールであって、前記基材は、誘電体板の両主面に該誘電体板を挟んで対向する一部を電極非形成部とする電極を備えることによって、当該電極非形成部を誘電体共振器とし、且つ前記電極を高周波グランド面とし、前記高周波回路の一部を構成し、前記誘電体共振器に磁界結合する導電体パターンを前記シート材または板材に形成し、前記高周波回路の一部を構成する電子部品を前記基材上に実装または形成するとともに、その電子部品が露出する孔を前記シート材または板材に設け、前記孔を介して前記電子部品の電極と前記シート材上または板材上の導電体パターンとの間をボンディングワイアにより電気的に接続する。
【００１１】
ここで、その構成例を断面図として図１に示す。同図に示すように、誘電体板１の高周波グランド面１５上に電子部品２８を直接マウントし、この電子部品２８が露出する孔１１を形成した誘電体シート２を積層し、電子部品２８の電極と誘電体シート２上の導電体パターン４，５との間をボンディングワイアｗを介して接続している。
【００１２】
この構成によって電子部品が、高周波グランド面を有する基材上に直接実装または形成することになるため、電子部品のアース接続が確実となり、アース経路が長くなることによる高周波特性の悪影響がない。また電子部品の発する熱は基材に直接伝導されるため放熱性が高く、電子部品およびその周囲の部材に対して悪影響を与えない。また電子部品が基材上に設けられるため、全体の高さ（厚み）寸法を小さくし、高周波モジュール全体を低背化することができる。更に、電子部品は誘電体シートの表面より突出しないか、またはその突出量が小さくなるため、電子部品が機械的に保護される。
【００１３】
またこの発明は、請求項２に記載のとおり、表面に高周波回路を構成した、誘電体または絶縁体からなるシート材または板材を、高周波グランド面を有する基材に積層して成る高周波モジュールであって、前記基材は、誘電体板の両主面に該誘電体板を挟んで対向する一部を電極非形成部とする電極を備えることによって、当該電極非形成部を誘電体共振器とし、且つ前記電極を高周波グランド面とし、前記高周波回路の一部を構成し、前記誘電体共振器に磁界結合する導電体パターンを前記シート材または板材に形成し、前記高周波回路の一部を構成する電子部品を前記基材上に実装するとともに該電子部品の電極を接続するための導電体パターンを前記基材に形成し、前記シート材または板材に、前記基材上の導電体パターンに電気的に導通する導電体パターンと、前記電子部品が貫通する孔を設ける。
【００１４】
また、この発明は請求項３に記載のとおり、表面に高周波回路を構成した、誘電体または絶縁体からなるシート材または板材を、高周波グランド面を有する基材に積層して成る高周波モジュールであって、前記基材は、誘電体板の両主面に該誘電体板を挟んで対向する一部を電極非形成部とする電極を備えることによって、当該電極非形成部を誘電体共振器とし、且つ前記電極を高周波グランド面とし、前記高周波回路の一部を構成し、前記誘電体共振器に磁界結合する導電体パターンを前記シート材または板材に形成し、前記高周波回路の一部を構成する電子部品を前記基材に形成し、前記電子部品の電極に電気的に導通する導電体パターンを前記シート材または板材に設ける。
【００１６】
上記請求項１および請求項３に係る高周波モジュールにおいては、基材上に直接電子部品を形成できるので、これらの電子部品を直接形成できない材質のシート材または板材を用いることも可能となる。
【００１７】
【発明の実施の形態】
この発明の第１の実施形態に係るＶＣＯの構成を図２〜図５を参照して説明する。
【００１８】
図２はその主要部の分解斜視図である。同図において１は誘電体板であり、図における上面には一部を電極非形成部１７とするＲＦグランド１５を形成している。この誘電体板１の図における下面には電極非形成部１７に対向する部分に同一形状の電極非形成部を有するＲＦグランドを形成している。上面のＲＦグランド１５には所定位置にＦＥＴ２８およびバラクタダイオード２９をマウントしている。またＲＦグランド１５の所定位置には薄膜インダクタ３０および薄膜抵抗３１を形成している。この薄膜インダクタ３０および薄膜抵抗３１の形成領域にはＲＦグランド１５を形成していない。
【００１９】
同図において２はポリテトラフルオロエチレンなどから成る誘電体シートであり、４つの孔１１，１２，１３，１４を設けている。またｔｈで示す複数のスルーホールを形成するとともに、誘電体シート２の図における上面に各種導電体パターンを形成している。
【００２０】
図３は図２に示した誘電体板１に誘電体シート２を積層した状態を示す斜視図である。このようにＦＥＴ２８、バラクタダイオード２９、薄膜インダクタ３０および薄膜抵抗３１は誘電体シート２に設けた各孔の内部に収まることになる。そして、ＦＥＴ２８は同図の部分拡大図に示すように、ボンディングワイアＷを介してマイクロストリップ線路２４，３６、ドレイン接続電極２３にそれぞれ接続している。バラクタダイオード２９についても同様に、ボンディングワイアを介して接続している。薄膜インダクタ３０および薄膜抵抗３１の両端は、図２に示した孔１３，１４の内面に形成した電極を介して、誘電体シート２上の所定の導電体パターンに接続している。
【００２１】
ポリテトラフルオロエチレンの熱伝導率は０．１〜０．３Ｗ／（ｍ・Ｋ）であるが、Ｂａ（ＳｎＭｇＴａ）Ｏ3 ，Ｂａ（ＭｇＴａ）Ｏ3 等の誘電体板の熱伝導率は２．０〜５．０Ｗ／（ｍ・Ｋ）であり、その比は１０倍以上であるので、誘電体シート上にＦＥＴ２８を実装した場合に比較して、ＦＥＴ２８の放熱性は大きく向上する。
【００２２】
図４は図３に示したＶＣＯモジュール２１とこれを収納するセラミックパッケージ５０との組み立て前の斜視図である。同図に示すように、誘電体シート２の上面には、主線路としてのマイクロストリップ線路２４と副線路としてのマイクロストリップ線路２５とをＲＦグランドの電極非形成部１７に対し透視状態で重なるように形成している。マイクロストリップ線路２４の一端は抵抗膜２６を介してアース電極２７に接続していて、他端はボンディングワイアを介してＦＥＴ２８のゲートに接続している（図３参照）。マイクロストリップ線路２５の一端はバラクタダイオード２９を介してアース電極２７に接続していて、他端は開放端としている。また、マイクロストリップ線路２５のバラクタダイオード２９に対する接続端には薄膜インダクタ３０を接続し、この薄膜インダクタ３０には薄膜抵抗３１を介してバイアス電圧を印加するためのバイアス電極３２を接続している。更にバイアス電極３２とアース電極２７との間に抵抗膜３３を形成している。
【００２３】
ＦＥＴ２８は、そのドレインをマイクロストリップ線路３４を介して入力電極３５に接続していて、ソースをマイクロストリップ線路３６の一端に接続している。また、入力電極３５とアース電極２７との間にはチップコンデンサ４０を接続している。マイクロストリップ線路３４にはＦＥＴ２８のドレインとの接続点付近に整合用のスタブ３７を設けている。なお、ドレイン接続電極２３も整合用スタブとして用いている。
【００２４】
マイクロストリップ線路３６の他端は抵抗膜３８を介してアース電極２７に接続している。またこのマイクロストリップ線路３６に対して一定の間隙を設けて他のマイクロストリップ線路３９を設け、その端部を出力電極４１としている。
【００２５】
セラミックパッケージ５０は第１のセラミック基板５１と第２のセラミック基板５２とから構成している。第１のセラミック基板５１には凹部５３を設けていて、凹部５３を取り巻くように外部端子５４を形成している。また、凹部５３の底面には導体を形成している。このセラミックパッケージ５０に対してＶＣＯモジュール２１を誘電体シート２側を下面にして収納するとともに、入力電極３５、出力電極４１、バイアス電極３２およびその他のアース電極２７を外部端子５４にそれぞれ接続し、図示しない金属板で封止することによって表面実装型のＶＣＯを構成する。
【００２６】
図５は誘電体板に構成される誘電体共振器の構造と共振モードを示す部分平面図および部分断面図である。図において、実線の矢印は電界分布、破線は磁界分布をそれぞれ示している。このように、誘電体板１を挟んで電極非形成部１７，１８を対向配置することによって、その部分にＴＥ010 モードの誘電体共振器を構成している。マイクロストリップ線路２４，２５はこの誘電体共振器とそれぞれ磁界結合する。
【００２７】
以上のようにして、誘電体共振器に主線路と副線路をそれぞれ結合させ、副線路の端部にバラクタダイオードを接続し、主線路の一端を抵抗終端し、他端にＦＥＴを接続して成る帯域反射型の発振器を構成する。
【００２８】
次に第２の実施形態に係る高周波モジュールの主要部の構造を図６を参照して説明する。
【００２９】
図６はその主要部の分解斜視図である。同図において１は誘電体板であり、図における上面には一部を電極非形成部１７とするＲＦグランド１５を形成している。この誘電体板１の図における下面には電極非形成部１７に対向する部分に同一形状の電極非形成部を有するＲＦグランドを形成している。上面のＲＦグランド１５には所定位置にＦＥＴ２８をマウントしていて、下面のＲＦグランドにはバラクタダイオードをマウントしている。また下面のＲＦグランドの所定位置には薄膜インダクタおよび薄膜抵抗を形成している。
【００３０】
同図において２，３はそれぞれポリテトラフルオロエチレンなどから成る誘電体シートであり、孔１１，１２，１３，１４を設けている。また複数のスルーホールを形成するとともに、誘電体シート２の図における上面および誘電体シート３の図における下面に各種導電体パターンをそれぞれ形成している。
【００３１】
図６を図２に対比すれば明らかなように、この第２の実施形態では、誘電体板の上下面にそれぞれ誘電体シートを張り合わせて、誘電体板の上下面に回路を構成する。この構造によれば、誘電体板の両面が有効に利用でき、全体に小型化を図ることができる。また、誘電体共振器とそれを挟むマイクロストリップ線路が対称配置されるため、誘電体板内部の不要モードの発生を抑圧することができる。
【００３２】
次に第３の実施形態に係る高周波モジュールの主要部の構造を図７を参照して説明する。
【００３３】
図７は電子部品のマウント部分における誘電体板側と誘電体シート側の構成を示す分解斜視図である。図２〜図５に示した第１の実施形態では、電子部品の電極と誘電体シート上の導電体パターンとの間をボンディングワイアで接続したが、この第３の実施形態では、誘電体シートに設けたスルーホールを介して接続する。すなわち図７において誘電体板１の図における上面には導電体パターン６１，６２，６３を形成するとともに、この形成領域を避けてＲＦグランド１５を形成している。ＦＥＴ２８はそのパッド面を下面にして導電体パターン６１，６２，６３の端部に接続（ボンディング）している。一方の誘電体シート２にはＦＥＴ２８部分を開口させた孔１１を設けるとともに、導電体パターン６１，６２，６３にそれぞれ導通するスルーホール６４，６５，６６をドレイン接続電極２３、マイクロストリップ線路３６および２４にそれぞれ設けている。この誘電体板１に誘電体シート２を積層することによってＦＥＴ２８のドレイン、ソースおよびゲートを誘電体シート２上の所定の導電体パターンに接続する。
【００３４】
次に第４の実施形態に係る高周波モジュールの主要部の構成を部分分解斜視図として図８に示す。第１・第２の実施形態では誘電体シートに孔を形成した例を示したが、この第４の実施形態では、誘電体板１に薄膜インダクタや薄膜抵抗などの電子部品を直接形成するとともに、誘電体シート上の回路との接続を誘電体シートに設けたスルーホールを介して行う。すなわち図８において誘電体板１の上面には端部に導電体パターン６７を有する薄膜インダクタ３０を設け、誘電体シート２には端部にスルーホール６８を設けたマイクロストリップ線路２５を設けていて、両者を積層することによって、マイクロストリップ線路２５の端部に薄膜インダクタ３０を電気的に接続する。このようにすれば、誘電体シート２側の材質による制限を受けることなく、誘電体板１側に任意の微細な導電体パターンを容易に形成することができる。
【００３５】
なお、上述した各実施形態では、誘電体シートを用いたが、基材としての誘電体板より相対的に薄い板状の誘電体板を上記誘電体シートに代えて用いてもよい。また、上述した各実施形態では、誘電体のシートを用いたが、誘電率の低い絶縁体のシート材または板材を用いてもよい。
【００３６】
また、各実施形態では、電圧制御発振器を例に挙げたが、本願発明はフィルタ、アンテナ共用器、アンテナモジュール等のその他の高周波モジュールにも適用できることは言うまでもない。
【００３７】
請求項１，２に記載の発明によれば、電子部品を、高周波グランド面を有する基材上に直接実装または形成することになるため、電子部品のアース接続が確実となり、アース経路が長くなることによる高周波特性の悪影響がない。また電子部品の発する熱は基材に直接伝導されるため放熱性が高く、電子部品およびその周囲の部材に対して悪影響を与えない。また電子部品が基材上に設けられるため、全体の高さ（厚み）寸法を小さくし、誘電体共振器を含む高周波モジュール全体を低背化することができる。更に、電子部品は誘電体シートの表面より突出しないか、またはその突出量が小さくなるため、電子部品が機械的に保護される。
【００３８】
また、請求項１，３に記載の発明によれば、基材上に直接電子部品を形成できるので、これらの電子部品を直接形成できない材質のシート材または板材を用いることも可能となる。
【図面の簡単な説明】
【図１】この発明の高周波モジュールの構成例を示す断面図である。
【図２】第１の実施形態に係るＶＣＯの主要部の分解斜視図である。
【図３】ＶＣＯモジュールの構成を示す斜視図である。
【図４】セラミックパッケージとＶＣＯモジュールとの関係を示す斜視図である。
【図５】誘電体板に構成される誘電体共振器の構成を示す図である。
【図６】第２の実施形態に係るＶＣＯモジュールの分解斜視図である。
【図７】第３の実施形態に係る高周波モジュールの主要部の分解斜視図である。
【図８】第４の実施形態に係る高周波モジュールの主要部の分解斜視図である。
【図９】従来技術による高周波モジュールの構成を示す断面図である。
【符号の説明】
１−誘電体板（基材）
２−誘電体シート
３−誘電体シート
４，５−マイクロストリップ線路（導電体パターン）
１１，１２，１３，１４−孔
１５−ＲＦグランド（高周波グランド面）
１６−ＲＦグランド
１７−電極非形成部
１８−電極非形成部
２１−ＶＣＯモジュール
２３−ドレイン接続電極
２４，２５−マイクロストリップ線路
２６−抵抗膜
２７−アース電極
２８−ＦＥＴ（電子部品）
２９−バラクタダイオード
３０−薄膜インダクタ
３１−薄膜抵抗
３２−バイアス電極
３３−抵抗膜
３４−マイクロストリップ線路
３５−入力電極
３６−マイクロストリップ線路
３７−スタブ
３８−抵抗膜
３９−マイクロストリップ線路
４０−チップコンデンサ
４１−出力電極
５０−セラミックパッケージ
５１−第１セラミック板
５２−第２セラミック板
５３−凹部
５４−外部端子
６１，６２，６３−導電体パターン
６４，６５，６６−スルーホール
６７−導電体パターン
６８−スルーホール
ｗ−ボンディングワイア
ｔｈ−スルーホール
ｐ−ランド
【図１】
0003663898.tif 000002
【図２】
0003663898.tif 000003
【図３】
0003663898.tif 000004
【図４】
0003663898.tif 000005
【図５】
0003663898.tif 000006
【図６】
0003663898.tif 000007
【図７】
0003663898.tif 000008
【図８】
0003663898.tif 000009
【図９】
0003663898.tif 000010