(57)【特許請求の範囲】
【請求項１】
パルス幅変調により直流電力を交流電力に変換、または、交流電力を直流電力に変換する電力半導体素子を用いて構成した電力変換器の制御装置において、交流電圧基準の周波数が所定値以下のときに、前記交流電圧基準に直流オフセット電圧を加えて、前記電力変換器を構成する電力半導体素子の損失を低減するようにしたことを特徴とする電力変換器の制御装置。
【請求項２】
交流電圧基準の全相に、同一量の直流オフセット電圧を加えることを特徴とする請求項１記載の電力変換器の制御装置。
【請求項３】
前記交流電圧基準の周波数が高くなるにつれて交流電圧基準に印加する直流オフセット電圧を漸減させることを特徴とする請求項１に記載の電力変換器の制御装置。
【請求項４】
前記直流オフセット電圧を、交流電圧基準の周波数と出力電流に応じて決定されていることを特徴とする請求項１記載の電力変換器の制御装置。
【請求項５】
前記電力半導体素子の温度を検出し、この検出温度が所定値を超えた場合に交流電圧基準に直流オフセット電圧を加算することを特徴とする請求項１または２のいずれかに記載の電力変換器の制御装置。
【請求項６】
交流電圧基準に、パルス幅変調の変調信号と直流オフセット電圧を逆極性で加算した直流成分を印加することを特徴とする請求項１記載の電力変換器の制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は直流電力を交流電力にまたは交流電力を直流電力に変換する電力変換器の制御装置に係り、特に電力変換器に使用される電力半導体素子の発生損失を低減する電力変換器の制御装置に関する。
【０００２】
【従来の技術】
従来の電力変換器の構成例を図１２（ａ）に示す。１〜６は絶縁ゲート形バイポーラトランジスタ（以下、ＩＧＢＴという）で、このＩＧＢＴ１〜６と逆並列にフライホイールダイオード（以下、ＦＷＤという）７〜１２が夫々接続され、三相ブリッジ回路を構成している。１３は直流電源、１４は電力変換器の負荷である。
【０００３】
図１２（ｂ）はパルス幅変調（ＰＷＭ）制御器を示し、図示しない制御回路から出力されるＵ相〜Ｗ相の電圧基準をパルス幅変調して前記ＩＧＢＴ１〜６の駆動信号に夫々変換する。
【０００４】
なお、ここではＩＧＢＴを用いたもので説明するが、ＧＴＯ，ＭＯＳＦＥＴ，バイポーラトランジスタなどの他の電力半導体素子を使用することができる。
【０００５】
図１３（ａ）は三相ブリッジ回路の一相分であるＵ相を示すもので、図１３（ｂ）にはＰＷＭ制御器１５の一相分の構成を示す。Ｖ相，Ｗ相についても同様の構成である。図１３（ｂ）において符号１６は、ＰＷＭキャリア信号を発生させるＰＷＭキャリア信号発生器であって、電圧基準信号とＰＷＭキャリア信号発生器１６からの信号をＰＷＭ比較器（コンパレータ）１７で比較する。
【０００６】
ＰＷＭ比較器１７の信号は信号反転器１８により反転され、ＩＧＢＴ２の信号を発生する。１９，２０はＩＧＢＴ１とＩＧＢＴ２のスイッチング動作遅れ時間によるＩＧＢＴ１とＩＧＢＴ２の同時オン状態を回避する為の夫々デッドタイム発生器である。
【０００７】
図１４は、図１３（ａ）において電流ｉｕが矢印の向きに流れているときの動作の例を時間軸で示したタイムチャートである。
【０００８】
図１４において電圧基準の周波数が零、すなわち直流通電の場合、電圧基準が正極性で、電流がｉｕの向きに流れているときには、ＩＧＢＴ１とＦＷＤ８だけに電流が流れることになる。したがって、この場合には、Ｕ相だけを考えると、ＩＧＢＴ１とＦＷＤ８には電流通電とスイッチングによる損失が発生し、ＩＧＢＴ２とＦＷＤ７には電流が流れないので、損失がほとんど発生しないことになる。
【０００９】
例えば、電流ｉｕ＝１とし、このときのＩＧＢＴ１のターンオンスイッチング１回あたりの損失をＥｏｎ、ターンオフスイッチング１回あたりの損失をＥｏｆｆ、オン電圧をＶＣＥ、ＩＧＢＴ１がオンしている時間比率（以下、デューティという。）をａ（０≦ａ≦１）、またＦＷＤ８の１回あたりのスイッチング損失をＥｄｓｗ、オン電圧をＶＦ、更にＰＷＭキャリアの周波数をｆＰＷＭとすると、ＩＧＢＴ１の損失ＰＴおよびＦＷＤ８の損失ＰＤはそれぞれ以下のようになる。
【００１０】
ＰＴ＝（Ｅｏｎ十Ｅｏｆｆ）×ｆＰＷＭ十ＶＣＥ×１×ａ
ＰＤ＝Ｅｄｓｗ×ｆＰＷＭ十ＶＦ×１×（１−ａ）
なお、前記損失Ｅｏｎ，Ｅｏｆｆ，Ｅｄｓｗ，オン電圧ＶＣＥ，ＶＦは電流Ｉによって夫々変化する。
【００１１】
【発明が解決しようとする課題】
ここで負荷１４が電動機の場合、一般的にその抵抗値は低く、各電圧基準はほぼ零となるので、各電力半導体素子はＰＷＭ周期の約１／２の期間オンし、残りの約１／２の期間オフしている（ａ≒０．５）。
【００１２】
また、一般的にＩＧＢＴのスイッチング損失Ｅｏｎ，ＥｏｆｆはＦＷＤのスイッチング損失Ｅｄｓｗに比べて大きいので、ＩＧＢＴの損失ＰＴはＦＷＤの損失ＰＤに比べて大きな値となってしまう。すなわち、ＩＧＢＴ１の損失がＦＷＤ８の損失に比べて大きくなる。
【００１３】
したがって、ＩＧＢＴ１の発熱が大きくなり、この発熱による温度上昇が過大になるとＩＧＢＴ１が破損する恐れがあるので、直流通電のときはＩＧＢＴ１の電流を低減するかまたは、この発熱を冷却するためにＩＧＢＴ１の図示しない冷却器を大きくしなければならないという問題があった。電流を低減するということは、通電能力を十分に活かせないことになる。
【００１４】
なお、電圧基準が交流であっても、その周波数が低いときは、実質的に直流とみなすことができ、上記問題が同様に存在する。
【００１５】
本発明の目的は、直流通電時または交流低周波通電時の電力半導体素子の損失を低減できる電力変換器の制御装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成する為に、請求項１の発明による電力変換器の制御装置は、パルス幅変調により直流電力を交流電力に変換、または、交流電力を直流電力に変換する電力半導体素子を用いて構成した電力変換器の制御装置において、交流電圧基準の周波数が所定値以下のときに、前記交流電圧基準に直流オフセット電圧を加えて、前記電力変換器を構成する電力半導体素子の損失を低減するようにしたことを特徴とする。
【００１７】
請求項２の発明における電力変換器の制御装置は、交流電圧基準の全相に、同一量の直流オフセット電圧を加えることを特徴とする。
【００１８】
請求項３の発明における電力変換器の制御装置は、前記交流電圧基準の周波数が高くなるにつれて交流電圧基準に印加する直流オフセット電圧を漸減させることを特徴とする。
【００１９】
請求項４の発明における電力変換器の制御装置は、前記直流オフセット電圧を、交流電圧基準の周波数と出力電流に応じて決定されていることを特徴とする。
【００２０】
請求項５の発明における電力変換器の制御装置は、前記電力半導体素子の温度を検出し、この検出温度が所定値を超えた場合に交流電圧基準に直流オフセット電圧を加算することを特徴とする。
【００２１】
請求項６の発明における電力変換器の制御装置は、交流電圧基準に、パルス幅変調の変調信号と直流オフセット電圧を逆極性で加算した直流成分を印加することを特徴とする。
【００２２】
上記夫々の電力変換器の制御装置によれば、直流通電時または交流低周波通電時の電力半導体素子の損失を低減できる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を説明するに先立ち発明の概要を図１および図２を参照して説明する。本発明では三相電圧基準に直流成分を加算することで、三相の線間電圧を一定に保ちながらデューティを変え、最も損失の大きい電力半導体素子の損失を低減する。
すなわち、各相電圧基準をＶｕ，Ｖｖ，Ｖｗとすると、これに直流オフセット電圧Ｖｄを加算して、
Ｅｕ＝Ｖｕ十Ｖｄ
Ｅｖ＝Ｖｖ十Ｖｄ
Ｅｗ＝Ｖｗ十Ｖｄ
とする。
【００２４】
このとき、各線間電圧は、
Ｖｕｖ＝Ｅｕ−Ｅｖ＝Ｖｕ−Ｖｖ
Ｖｖｗ＝Ｅｖ−Ｅｗ＝Ｖｖ−Ｖｗ
Ｖｗｕ＝Ｅｗ−Ｅｕ＝Ｖｗ−Ｖｕ
となり、直流オフセット電圧Ｖｄの加算前後で各線間電圧は変化しない。これを電圧ベクトル図で表すと図１のようになる。つまり、図１では各線間電圧を変化させることなくＵ相電圧基準を小さくすることができるので、Ｕ相での発生損失を小さくすることができる。
【００２５】
一方、電流Ｉ＝一定としたときのＩＧＢＴがオンしている時間比率即ちデューティａとＩＧＢＴの損失ＰＴおよびＦＷＤの損失ＰＤの特性例を図２に示す。直流オフセット電圧Ｖｄによってデューティａを変化させることができるので、例えば、ａ＝ａ０とすればＰＴ＝ＰＤとなり、ＩＧＢＴとＦＷＤの発生損失を等しくすることができる。このとき、各線間電圧は変化しないので、負荷に対して影響を与えることない。
【００２６】
また、ＩＧＢＴのターンオンスイッチング１回あたりの損失Ｅｏｎ，ターンオフスイッチング１回あたりの損失Ｅｏｆｆ，ＦＷＤの１回あたりのスイッチング損失Ｅｄｓｗ，ＩＧＢＴのオン電圧ＶＣＥ，およびＦＷＤのオン電圧ＶＦは電流Ｉによって変化することから、加算する直流オフセット電圧は電流の極性と振幅によって変化させることになる。
【００２７】
従って直流通電領域あるいは交流低周波領域において三相電圧基準に直流オフセット電圧を加算して電力半導体素子の発熱を低減するようにしたことに特徴がある。
【００２８】
以下本発明の具体的実施の態様について、図３を参照して説明する。三相ブリッジ回路で構成された電力変換器は、図１２で示した従来の構成と同様であり、各相のＩＧＢＴとこれらＩＧＢＴに逆並列に接続されたＦＷＤからなる電力半導体素子が使用される。ＩＧＢＴの駆動信号は、制御回路から出力されるＵ相、Ｖ相、Ｗ相の電圧基準をパルス幅変調するＰＷＭ制御器１５から与えられる。
【００２９】
直流オフセット発生器２１によって、出力周波数（電圧基準の周波数）ｆと出力位相θに応じて直流オフセット電圧Ｖｄを発生させ、この直流オフセット電圧Ｖｄと各相電圧基準とを加算器２２〜２４によって加算し、ＰＭＷ制御器１５に入力する。
【００３０】
図４（ａ）（ｂ）に直流オフセット発生器２１の例とその説明図を示した。関数器２５によって出力位相θに応じた直流オフセット電圧を発生させ、一方周波数判定器２６により出力周波数ｆが所定値ｆ０以下のときに直流オフセット電圧を各相電圧基準に加算するようになっている。
【００３１】
この場合、図５に示すように、出力位相θによって各相電流の振幅が異なるが、例えば、θ＝θ０の点では電流ｉｕが最大となり、他相に比べてＵ相の電力半導体素子の損失が大きくなるので、Ｕ相の電力半導体素子の損失に着目して直流オフセット電圧を決め、θ＝θ１の点では電流ｉｗの絶対値が最大となり、他相に比べてＷ相の電力半導体素子の損失が大きくなるので、Ｗ相の電力半導体素子の損失に着目して直流オフセット電圧を決めればよい。
【００３２】
なお、ＩＧＢＴ１〜６およびＦＷＤ７〜１２の中で最大の損失を発生する電力半導体素子の損失が、最も小さくなるように直流オフセット電圧を決めることもでき、あるいは、電力半導体素子を冷却する為の冷却器の熱抵抗を考慮して温度上昇が最大の電力半導体の温度上昇が最も低くなるように直流オフセット電圧を設定することもできる。
【００３３】
このように本発明の前記実施の態様によれば、電圧基準の周波数が低いときまたは直流のときに、直流オフセット電圧を設定することにより、電力半導体素子の損失を低減することができる。
【００３４】
本発明の他の実施の態様を図６（ａ）（ｂ）に示す。図６（ａ）は直流オフセット発生器２１の他の構成例を示す。２７は出力周波数ｆに応じてゲインを発生するゲイン発生器であり、関数器２５とゲイン発生器２７からの各出力を乗算器２８で乗算し、その出力をオフセット電圧ＶｄとしてＰＭＷ制御器１５に与えるものである。
【００３５】
この実施の態様によれば図６（ｂ）に示した特性図のように電圧基準の周波数が高くなるにつれて直流オフセット電圧を漸減していく。この構成によっても電力半導体素子の損失を低減することができる効果がある。
【００３６】
本発明の更に他の実施の態様を図７に示す。この実施の態様と先に説明した図３の実施の態様との相違は、直流オフセット発生器２９が、電圧基準の出力周波数ｆと各相電流ｉｕ，ｉｖ，ｉｗとを入力としている点である。図８は前記直流オフセット発生器２９を示した図で、関数器３０に各相電流ｉｕ，ｉｖ，ｉｗを夫々入力する。この関数器３０では、例えば、各相電流ｉｕ，ｉｖ，ｉｗの絶対値が最大のものを選択し、その値と極性に応じて直流オフセット電圧を決定する。
【００３７】
この実施の態様では先に説明した図４と同様に、電圧基準の周波数ｆで切換える方式としているが、図６の実施の態様のように電圧基準の周波数ｆに応じて漸減する方式とすることもできる。
【００３８】
なお、三相の電流が平衡していれば、ｉｕ＋ｉｖ＋ｉｗ＝０が成立つので、各相電流の内、２相分例えば電流ｉｕとｉｗを入力とし、残りの１相分の電流ｉｖは入力された他の２相の電流から演算できるので（電流ｉｖ＝一ｉｕ−ｉｗ）、この場合は入力として２相分の電流でもよい。この実施の態様によっても電力半導体素子の損失を低減することができる効果がある。
【００３９】
本発明の他の実施の態様を図９に示す。この態様では直流オフセット発生器３１が、出力位相θ、電圧基準の周波数ｆと電力半導体素子の温度Ｔを入力としている。直流オフセット発生器３１では、図１０に示す態様のように電力半導体素子の温度Ｔが所定値Ｔ０以上になったときに直流オフセット電圧Ｖｄを発生するようになっている。
【００４０】
なお、この実施の態様では電力半導体素子の温度Ｔによるスイッチを追加しているが、同様に図６などにも適用できる。この実施の態様によっても電力半導体素子の損失を低減することができる効果がある。
【００４１】
図１１は、本発明の更に他の実施の態様を示すものである。この実施の態様では、直流オフセット電圧Ｖｄを電圧基準に加算する代りに、ＰＷＭキャリア信号発生器１６の出力に加算器３２によって逆極性で加算し、その出力を電圧基準信号とＰＭＷ比較器１７で比較しＩＧＢＴの信号を発生することで、結果的に直流オフセット電圧を加算するようにしている。この実施の態様によっても電力半導体素子の損失を低減することができる効果がある。
【００４２】
なお、上述した実施の態様では三相交流について示したが、単相交流などの三相以外の交流でも同様に適用できる。
【００４３】
【発明の効果】
以上説明したように本発明によれば、直流通電あるいは交流低周波通電において特定の電力半導体素子に損失が集中するのを緩和し、電力半導体素子の能力を十分に活用できるようになる。すなわち、素子を冷却する為の冷却器を同一のものとすれば素子の通電電流を拡大でき、あるいは、同一通電電流とするものでは冷却器を小さくすることが可能である。
【図面の簡単な説明】
【図１】本発明による電力変換器の制御装置の出力電圧ベクトルを説明する図。
【図２】電力半導体素子の発生損失の変化を示す図。
【図３】本発明の電力変換器の制御装置の実施態様を示す構成図。
【図４】（ａ）（ｂ）本発明に使用される直流オフセット発生器を示す図および説明図。
【図５】本発明の基本動作を示す説明図。
【図６】（ａ）（ｂ）本発明に使用される直流オフセット発生器の他の実施の態様を示す図および特性図。
【図７】本発明による他の実施の態様を示す構成図。
【図８】直流オフセット発生器の他の実施の態様を示す図。
【図９】本発明による他の実施の態様を示す構成図。
【図１０】直流オフセット発生器の更に他の実施の態様を示す図。
【図１１】直流オフセット発生器の更に他の実施の態様を示す図。
【図１２】（ａ）（ｂ）従来の電力変換器の制御装置の構成図およびＰＷＭ制御器を示す図。
【図１３】三相ブリッジ回路の一相分回路図およびＰＷＭ制御器を示す図。
【図１４】従来の電力変換器の制御装置の基本動作を示す図。
【符号の説明】
１〜６…電力半導体素子（ＩＧＢＴ）
７〜１２…電力半導体素子（ＦＷＤ）
１３…直流電源
１４…負荷
１５…ＰＷＭ制御器
１６…ＰＷＭキャリア発生器
１７…ＰＷＭ比較器
１８…信号反転器
１９、２０…デッドタイム発生器
２１、２９、３１…直流オフセット発生器
２２、２３、２４、３２…加算器
２５、３０…関数器
２６…周波数判定器
２７…ゲイン発生器
２８…乗算器
【図１】
0003625429.tif 000002
【図２】
0003625429.tif 000003
【図３】
0003625429.tif 000004
【図４】
0003625429.tif 000005
【図５】
0003625429.tif 000006
【図６】
0003625429.tif 000007
【図７】
0003625429.tif 000008
【図８】
0003625429.tif 000009
【図９】
0003625429.tif 000010
【図１０】
0003625429.tif 000011
【図１１】
0003625429.tif 000012
【図１２】
0003625429.tif 000013
【図１３】
0003625429.tif 000014
【図１４】
0003625429.tif 000015