(57)【特許請求の範囲】
【請求項１】
バンドギャップ基準電圧を発生させるバンドギャップ基準電圧回路において、
基準電位が供給される所定のノードと接続され、起動電圧により起動され、熱電圧に比例した定電流を発生させる定電流源回路を備え、
上記定電流源回路が動作可能な供給電圧の下限値を定義する第１の素子群を含み、
さらに、
上記定電流からバンドギャップ基準電圧を発生させるバンドギャップ基準電圧発生回路と、
上記第１の素子群と同様の第２の素子群を有し、該第２の素子群によって、上記所定のノードが上記供給電圧の上記下限値に達したことを上記第１の素子群をモニタすることなく、検知する電源電圧検知回路と、
上記供給電圧が上昇を開始してから上記下限値に達するまで、上記定電流源回路の所定のノードに所定の電圧を印加することによって、上記定電流源回路を起動し、上記供給電圧が上記下限値に達したら、上記起動を解除するとともに、上記電源電圧検知回路内の貫通電流パスを遮断する起動出力回路とを備えた
ことを特徴とするバンドギャップ基準電圧回路。
【請求項２】
上記起動出力回路は、上記供給電圧が上記下限値に達したら、上記起動を制御するノードを供給電源に低インピーダンスに導通させることを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項３】
上記起動出力回路は、上記供給電圧が上昇を開始してから上記下限値に達するまで、上記所定のノードを所定の電圧にプルアップすることを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項４】
上記起動出力回路は、上記供給電圧が上昇を開始してから上記下限値に達するまで、上記所定のノードを所定の電圧にプルダウンすることを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項５】
上記下限値が、１つのｐＭＯＳトランジスタのソース・ドレイン間飽和電圧と、他の１つのｐＭＯＳトランジスタのスレッショルド電圧と、１つのｎＭＯＳトランジスタのソース・ドレイン間飽和電圧と、１つのバイポーラトランジスタのベース・エミッタ間電圧とによって定義され、
上記電源電圧検知回路における、上記第２の素子群が、２つのｐＭＯＳトランジスタと、１つのｎＭＯＳトランジスタと、１つのバイポーラトランジスタからなる
ことを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項６】
上記下限値が、１つのｐＭＯＳトランジスタのスレッショルド電圧と、１つのｎＭＯＳトランジスタのソース・ドレイン間飽和電圧と、１つのバイポーラトランジスタのベース・エミッタ間電圧とによって定義され、
上記電源電圧検知回路における、上記第２の素子群が、１つのｐＭＯＳトランジスタと、１つのｎＭＯＳトランジスタと、１つのバイポーラトランジスタからなる
ことを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項７】
上記下限値が、２つのｐＭＯＳトランジスタのソース・ドレイン間飽和電圧と、１つのｎＭＯＳトランジスタのスレッショルド電圧と、１つのバイポーラトランジスタのベース・エミッタ間電圧とによって定義され、
上記電源電圧検知回路における、上記第２の素子群が、２つのｐＭＯＳトランジスタと、１つのｎＭＯＳトランジスタと、１つのバイポーラトランジスタからなる
ことを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項８】
上記下限値が、１つのｐＭＯＳトランジスタのソース・ドレイン間飽和電圧と、１つのｎＭＯＳトランジスタのスレッショルド電圧と、１つのバイポーラトランジスタのベース・エミッタ間電圧とによって定義され、
上記電源電圧検知回路における、上記第２の素子群が、１つのｐＭＯＳトランジスタと、１つのｎＭＯＳトランジスタと、１つのバイポーラトランジスタからなる
ことを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項９】
上記定電流源回路は、上記供給電圧の上昇を負帰還させることによって上記定電流の電源電圧依存を低減する負帰還ループを有することを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項１０】
低電圧動作可能とするために上記定電流源回路に設けられた負荷が、ＭＯＳトランジスタである
ことを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バンドギャップ基準電圧を発生させるバンドギャップ基準電圧回路に関する。
【０００２】
【従来の技術】
図２１は従来のバンドギャップ基準電圧回路の回路図である。図２１のバンドギャップ基準電圧回路は、例えば特開平１１−２３１９４８号公報に記載されている。図２１の従来のバンドギャップ基準電圧回路は、熱電圧に比例した定電流を発生させ、この定電流からバンドギャップ基準電圧を発生させる基本ステージ５０と、電源投入時に基本ステージ５０を起動するスタートアップ回路６０Ａ，６０Ｂと、フィルタ回路７０Ａ，７０Ｂとを備えている。スタートアップ回路６０Ａは、電源投入時に基本ステージ５０のノード５１８をプルアップし、スタートアップ回路６０Ｂは、電源投入時に基本ステージ５０のノード５１９をプルダウンする。
【０００３】
図２１のバンドギャップ基準電圧回路において、電源が投入され、高電位電力供給Ｖccが上昇すると、ｐチャネルトランジスタＰ５１４，Ｐ５１２がオンし、スタータノード５１８は、ほぼ電圧（Ｖbe５００＋Ｖtn５００）にクランプされる。ここで、Ｖbe５００はｐｎｐバイポーラトランジスタＱ５００のベース・エミッタ間電圧を、Ｖtn５００はｎチャネルトランジスタＮ５００のスレッショルド電圧を、それぞれ表している。このように電源投入によって高電位電力供給Ｖccが上昇すると、スタートアップ回路６０Ａはノード５１８をプルアップする。
【０００４】
同様に、高電位電力供給Ｖccが上昇すると、ｐチャネルトランジスタＰ５２６，ｎチャネルトランジスタＮ５０８がオンし、スタータノード５１９は、ほぼ電圧ＶDSsatn５０８にクランプされる。ここで、ＶDSsatn５０８はＮ５０８の飽和ソース・ドレイン間電圧を表している。このように電源投入によって高電位電力供給Ｖccが上昇すると、スタートアップ回路６０Ｂはノード５１９をプルダウンする。
【０００５】
これらスタートアップ回路６０Ａ，６０Ｂの動作によって、基本ステージ５０内の電流路に電流が流れ始める。基本ステージ５０において、第１のカレントミラーステージを構成するｐチャネルトランジスタＰ５００，Ｐ５０２、および第２のカレントミラーステージを構成するｐチャネルトランジスタＰ５０４，Ｐ５０６が動作するので、スタートアップ回路６０ＡのｐチャネルトランジスタＰ５１６，Ｐ５１８はそれらに応答して停止ノード５２０に電流を供給するように動作する。これにより、停止ノード５２０に接続されたコンデンサＣ５０２が充電され始め、この停止ノード５２０の電圧が、Ｐ５１２のゲート・ソース間電圧をＰ５１２のスレッショルド電圧以下にするような電圧に達すると、Ｐ５１２はオフする。また、停止ノード５２０の電圧が、スタータノード５１８の電圧である（Ｖbe５００＋Ｖtn５００）よりもＰ５２０のスレッショルド電圧Ｖtp５２０だけ高い電圧（Ｖbe５００＋Ｖtn５００＋Ｖtp５２０）以上であれば、Ｐ５２０はオン可能なので、停止ノード５２０は、ほぼ電圧（Ｖbe５００＋Ｖtn５００＋Ｖtp５２０）にクランプされる。
【０００６】
同様に、スタートアップ回路６０ＢのｐチャネルトランジスタＰ５２４，Ｐ５２２は、高電位電力供給Ｖccの上昇の応答して停止ノード５２２に電流を供給するように動作する。これにより、停止ノード５２２に接続されたコンデンサＣ５０４が充電され始め、この停止ノード５２２が所定の電圧に達すると、ｎチャネルトランジスタＮ５０６がオンし、Ｎ５０８はオフする。
【０００７】
この図２１の従来のバンドギャップ基準電圧回路では、電力供給電圧レベルのノイズによる変動によってバンドギャップ基準電圧Ｖrefが上昇するという問題を解決のために、バンドギャップ基準電圧回路とその電力供給Ｖcc，Ｖssとの間に、フィルタ回路７０Ａ，７０Ｂを挿入している。これについて以下に説明する。
【０００８】
Ｐ５１６，Ｐ５１８は、それぞれ第１、第２のカレントミラーステージに接続されており、飽和領域で動作しているため、インピーダンスとしては高い状態になっている。この状態で、高電位電力供給Ｖccにノイズが載り、Ｖccレベルが大きく変動すると、オン状態のＰ５１４を介して、Ｐ５１２のソースにもこの変動が伝わる。一方、Ｐ５１６，Ｐ５１８は上記の通りハイインピーダンスで動作しているので、停止ノード５２０はＣ５０２との作用によりそれほど変動を受けない。その結果、Ｐ５１２のソース・ゲート間電圧がスレッショルド電圧以上になるタイミングが生じ、Ｐ５１２は、この影響でオンし、スタータノード５１８に電流を供給してしまう。
【０００９】
その結果、ｎチャネルトランジスタＮ５００，Ｎ５０２のバイアスを増加させ、Ｐ５００，Ｐ５０２のバイアスおよびＰ５０４，Ｐ５０６のバイアスも増加させてしまうことになるので、バンドギャップ基準電圧Ｖrefが上昇してしまう。このような動作は、ノイズの周期に合わせて周期的に生じる。これを解決するために、図２１のバンドギャップ基準電圧回路では、フィルタ回路を設けてＶccをフィルタリングし、Ｐ５１２のソース電圧をほぼ一定に保持し、Ｐ５１２がノイズの周期に合わせてオンしないようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら図２１のようにスタートアップ回路を備えた従来のバンドギャップ基準電圧回路では、電源投入時の高電位電力供給Ｖccの上昇の速さ（急峻に上昇するか、緩やかに上昇するか）や素子の温度特性などに依存して、Ｖccが定電流源回路の動作可能電圧に達する前に、定電流源回路を起動させる動作（定電流源回路のノードをプルアップ、プルダウンする動作）を終了してしまったり、Ｖccが上記の動作可能電圧に達したあともしばらくの間、上記の起動動作を継続してしまうことがある。
【００１１】
Ｖccが上記の動作可能電圧に達する前に上記の起動動作を終了してしまうと、定電流源回路が起動されず（動作せず）、定電流源回路は定電流を流さないので、バンドギャップ基準電圧は生成されない。逆に、Ｖccが上記の動作可能電圧に達したあともなお上記の起動動作を継続すると、終了までの間、定電流源回路が発生する定電流が過剰に流れ、バンドギャップ基準電圧が上昇してしまうとともに、消費電力が増大してしまう。
【００１２】
また、図２１の従来のバンドギャップ基準電圧回路ではフィルタ回路を挿入しているが、電源ノイズによるバンドギャップ基準電圧の上昇という問題の根本原因は、定電流源回路が起動されてバンドギャップ基準電圧を発生するようになったあとの定常動作において、図２１のノード５２０を、高電位電力供給Ｖccに完全導通させずに、Ｐ５１６，Ｐ５１８を介して高電位電力供給Ｖccに接続し、このノード５２０の電圧を、高電位電力供給Ｖccと低電位電力供給Ｖssとの中間電位であってｐチャネルトランジスタＰ５２０がスイッチングする電圧（Ｖtp５２０＋Ｖtn５００＋Ｖbe５００）にしていることにある。ここで、Ｖtp５２０はＰ５２０のスレッショルド電圧を、Ｖtn５００はＮ５００のスレッショルド電圧を、Ｖbe５００はＱ５００のベース・エミッタ間電圧を、それぞれ表している。このノード５２０の電圧（Ｖtp５２０＋Ｖtn５００＋Ｖbe５００）は、Ｖccに依存してＰ５１２がオンしてしまう可能性がある電圧である。
【００１３】
これによって、充電コンデンサＣ５０２とｐチャネルトランジスタＰ５１６，Ｐ５１８とで形成される、等価的な高電位電力供給Ｖccのノード５２０に対するローパスフィルタの時定数ｆcが低くなり、電源ノイズレベルを低減させる帯域まで広がってしまい、電源ノイズによって周期的にスタータトランジスタＰ５１２をオンさせてしまう。Ｐ５１６，Ｐ５１８は、上記の定常動作では上記の通りハイインピーダンスで動作しているので、フィルタ回路７０Ａを含んだローパスフィルタを構成してしまうことになる。このローパスフィルタは、その時定数ｆcがフィルタ回路７０Ａよりも低いのと等価なので、低周波数に関しては無防備ということになる。つまり、Ｖccの変動は、Ｐ５１２のソースに印加されてしまい、周期的にＰ５１２をオンさせてしまうので、バンドギャップ基準電圧Ｖrefが上昇してしまう。
【００１４】
また、図２１のバンドギャップ基準電圧回路では、電源ノイズによってＰ５１２を周期的にオンさせてしまうことに対しての回路的対策が何もなされていない。従って、挿入したフィルタ回路のｆc以下の電源ノイズが入力された場合には、フィルタ回路を設けない従来のバンドギャップ基準電圧回路と同様に、バンドギャップ基準電圧が徐々に上昇するという問題が発生する。
【００１５】
さらに、図２１のバンドギャップ基準電圧回路では、スタートアップ回路７０Ａにおいて、Ｐ５１６，Ｐ５１８，Ｐ５２０による貫通電流パスが存在しているため、定常動作時に不要な電流が流れてしまう。
【００１６】
以上の課題を図２１のバンドギャップ基準電圧回路が含んでいる理由は、Ｐ５１２のスイッチングを制御するノード５２０の電圧を、スタートアップノード５１８の電圧と、そのスタートアップノード５１８の電圧をゲート入力としてノード５２０と低電力供給Ｖssの間に挿入されたＰ５２０の動作とに依存させていることによる。
【００１７】
本発明は、上記従来の課題を解決するためになされたものであり、電源投入時に確実に起動してバンドギャップ基準電圧を発生し、かつ消費電力を低減できるバンドギャップ基準電圧回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の目的を達成するために本発明は、
バンドギャップ基準電圧を発生させるバンドギャップ基準電圧回路において、
基準電位が供給される所定のノードと接続され、起動電圧により起動され、熱電圧に比例した定電流を発生させる定電流源回路を備え、
上記定電流源回路が動作可能な供給電圧の下限値を定義する第１の素子群を含み、
さらに、
上記定電流からバンドギャップ基準電圧を発生させるバンドギャップ基準電圧発生回路と、
上記第１の素子群と同様の第２の素子群を有し、該第２の素子群によって、上記所定のノードが上記供給電圧の上記下限値に達したことを上記第１の素子群をモニタすることなく、検知する電源電圧検知回路と、
上記供給電圧が上昇を開始してから上記下限値に達するまで、上記定電流源回路の所定のノードに所定の電圧を印加することによって、上記定電流源回路を起動し、上記供給電圧が上記下限値に達したら、上記起動を解除するとともに、上記電源電圧検知回路内の貫通電流パスを遮断する起動出力回路とを備えた
ことを特徴とするバンドギャップ基準電圧回路を提供する。
【００１９】
【発明の実施の形態】
実施の形態１
図１は本発明の実施の形態１を示すバンドギャップ基準電圧回路の回路図である。実施の形態１のバンドギャップ基準電圧回路は、熱電圧に比例した定電流を発生させ、この定電流からバンドギャップ基準電圧を発生させる基本ステージ１０と、電源投入時に基本ステージ１０を起動するスタートアップ回路２０とを備えている。
【００２０】
［基本ステージ１０の構成］
基本ステージ１０は、定電流源回路１１と、バンドギャップ基準電圧発生回路１２とを備えている。定電流源回路１１は、熱電圧に比例した定電流Ｉ１を発生させる。バンドギャップ基準電圧発生回路１２は、上記の定電流Ｉ１からバンドギャップ基準電圧Ｖrefを発生させる。
【００２１】
定電流源回路１１は、ｐチャネルトランジスタＰ１００，Ｐ１０２からなる第１の対と、ｐチャネルトランジスタＰ１０４，Ｐ１０６からなる第２の対と、ｎチャネルトランジスタＮ１００，Ｎ１０２からなる第３の対とを備えている。Ｐ１００およびＰ１０２のソースは、高電位電力供給Ｖccに接続されている。Ｐ１００のドレインはＰ１０４のソースに、Ｐ１０２のドレインはＰ１０６のソースに、それぞれ接続されている。Ｐ１０４のドレインは、Ｎ１００のドレインに接続されている。Ｎ１００およびＮ１０２の共通ゲートは、Ｐ１０４のドレインとＮ１００のドレインの接続ノード１１８に接続されている。Ｎ１００およびＮ１０２は、互いに同一仕様である。
【００２２】
また、定電流源回路１１は、抵抗Ｒ１００，Ｒ１０２と、ｐｎｐバイポーラトランジスタＱ１００，Ｑ１０２とを備えている。Ｒ１００は、Ｐ１０６のドレインとＮ１０２のドレインとの間に接続されている。Ｑ１００は、エミッタがＮ１００のソースに、ベースが低電位電力供給Ｖssに、コレクタが基板に、それぞれ接続されている。Ｒ１０２は、Ｎ１０２のソースとＱ１０２のエミッタ間に接続されている。Ｑ１０２は、ベースが低電位電力供給Ｖssに、コレクタが基板に、それぞれ接続されている。
【００２３】
バンドギャップ基準電圧発生回路１２は、ｐチャネルトランジスタＰ１０８，Ｐ１０９、抵抗Ｒ１０４、およびｐｎｐバイポーラトランジスタＱ１０４の直列接続と、コンデンサＣ１００とを備えている。Ｐ１０８のソースは、高電位電力供給Ｖccに接続されている。Ｐ１０８のゲートは、Ｐ１０２のゲートに接続されている。Ｐ１０９のゲートは、Ｐ１０６のゲートに接続されている。Ｑ１０４のベースは、低電位電力供給Ｖssに接続されている。Ｑ１０４のコレクタは、基板に接続されている。Ｐ１１０のドレインとＲ１０４との間の接続は、出力ノード１１０を形成している。コンデンサＣ１００は、出力ノード１１０と低電位電力供給Ｖssとの間に接続されている。
【００２４】
基本ステージ１０内のＰ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６，Ｐ１０８，Ｐ１０９は、互いに同一仕様である。Ｐ１００，Ｐ１０２，Ｐ１０８は、第１のカレントミラーステージを形成する。同様に、Ｐ１０４，Ｐ１０６，Ｐ１０９は、第２のカレントミラーステージを形成する。これらの第１および第２のステージは、カスコード接続され、カスコードカレントミラー回路を構成している。この実施の形態１のカスコードカレントミラー回路では、従来のカスコードカレントミラー構成と違って、Ｐ１００，Ｐ１０２，Ｐ１０８の共通のゲートがＰ１０６のドレインに接続されている。同様に、Ｐ１０４，Ｐ１０６，Ｐ１０９の共通のゲートは、Ｐ１０６のドレインに直接接続されず、Ｒ１００を介してＰ１０６のドレインに接続されている。
【００２５】
［スタートアップ回路２０の構成］
スタートアップ回路２０は、電源電圧検知回路２１と、出力回路２２とを備えている。電源電圧検知回路２１は、高電位電圧供給Ｖccが定電流源回路１１が動作可能な高電位電圧供給Ｖccの電圧の下限値を定義する素子と同様の素子を有し、これらの素子によって、Ｖccが上記下限値に達したか否かを検知する。出力回路２２は、高電位電圧供給Ｖccが上昇を開始してから上記下限値に達するまで、定電流源回路１１を起動し、上記供給電圧が上記下限値に達したら、上記起動を解除するとともに、電源電圧検知回路２１内のｐパスを遮断する。
【００２６】
電源電圧検知回路２１は、ｐチャネルトランジスタＰ１１０，Ｐ１１１と、ｎチャネルトランジスタＮ１１０，Ｎ１１１と、ｐｎｐバイポーラトランジスタＱ１１０とを備えている。Ｐ１１０のソースは高電位電力供給Ｖccに接続されている。Ｐ１１１，Ｎ１１１，Ｑ１１０は、Ｐ１１０のドレインと基板との間に直列に接続されている。Ｎ１１０は、Ｐ１１０のドレインの接続ノードであるノード１２０と低電位電力供給Ｖssとの間に挿入されている。Ｐ１１１のゲートは、低電位電力供給Ｖssに接続されている。Ｎ１１１のゲートは、高電位電力供給Ｖccに接続されている。Ｑ１１０のベースは、低電位電力供給Ｖssに接続されている。
【００２７】
また、電源電圧検知回路２１は、ｐチャネルトランジスタＰ１１２，Ｐ１１３と、コンデンサＣ１１０とを備えている。Ｐ１１２は、ゲートがノード１２０に接続され、ソースが高電位電力供給Ｖccに接続されている。Ｐ１１３は、ゲートが高電位電力供給Ｖccに接続され、ソースがＰ１１２のドレインの接続ノードであるノード１２１に接続され、ドレインが低電位電力供給Ｖssに接続されている。コンデンサＣ１１０は、ノード１２１と低電位電力供給Ｖssとの間に挿入されている。上記のノード１２１は、電源電圧検知回路２１の出力端子になっており、出力回路２２の入力端子に接続されている。
【００２８】
この電源電圧検知回路２１のＰ１１１，Ｐ１１２は、定電流源回路１１のＰ１０２，Ｐ１０６と同一仕様であり、電源電圧検知回路２１のＮ１１１は定電流源回路１１のＮ１０２と同一仕様であり、電源電圧検知回路２１のＱ１１０は、定電流源回路１１のＱ１００と同一仕様である。
【００２９】
出力回路２２は、ｐチャネルトランジスタＰ１１４，Ｐ１１５，Ｐ１１６と、ｎチャネルトランジスタＮ１１２，Ｎ１１３とを備えている。Ｐ１１４は、ゲートがノード１２１に接続されるとともに、ソースが高電位電力供給Ｖccに接続されている。Ｎ１１２は、ゲートがノード１２１が接続されるとともに、ソースが低電位電力供給Ｖssに接続されている。Ｐ１１５は、ゲートがＰ１１４のドレインとＮ１１２のドレインとの接続点であるノード１２２に接続されるとともに、ソースが高電位電力供給Ｖccに接続されている。Ｎ１１３は、ゲートがノード１２２に接続されるとともに、ソースが低電位電力供給Ｖssに接続されている。Ｐ１１６は、ゲートがＰ１１５のドレインとＮ１１３のドレインとの接続点であるノード１２３に接続され、ソースが高電位電力供給Ｖccに接続され、ドレインがスタータノード１１８に接続されている。このＰ１１６は、スタータノード１１８を高電位にプルアップする手段であるスタータトランジスタである。ノード１２３は、電源電圧検知回路２１内のＰ１１０およびＮ１１０のゲートに入力される構成になっている。
【００３０】
［実施の形態１の動作］
図１の実施の形態１のバンドギャップ基準電圧回路の動作について以下に説明する。なお、以下の本発明の実施の形態の説明においては、ｐｎｐバイポーラトランジスタのベース・エミッタ間電圧をＶbe、ｐチャネルトランジスタＰ１００の飽和ソース・ドレイン間電圧をＶDSsatp、ｐチャネルトランジスタＰ１００のスレッショルド電圧をＶtp、ｎチャネルトランジスタＮ１００の飽和ソース・ドレイン間電圧をＶDSsatn、ｎチャネルトランジスタＮ１００のスレッショルド電圧をＶtn、とそれぞれ表記する。また、例えばｐｎｐバイポーラトランジスタＱ１００のベース・エミッタ間電圧をＶbe１００のように表記する。また、例えば、ｐチャネルトランジスタＰ１００の飽和ソース・ドレイン間電圧をＶDSsatp１００のように表記し、ｐチャネルトランジスタＰ１００のスレッショルド電圧をＶtp１００のように表記する。また、例えば、ｎチャネルトランジスタＮ１００の飽和ソース・ドレイン間電圧をＶDSsatn１００のように表記し、ｎチャネルトランジスタＮ１００のスレッショルド電圧をＶtn１００のように表記する。また、例えば抵抗Ｒ１００の抵抗値をｒ１００のように表記する。
【００３１】
［基本ステージ１０の動作］
まず、基本ステージ１０について説明する。図１の定電流源回路１１において、高電位電力供給Ｖccが定電流源回路１１を動作させるに十分な電圧であり、Ｑ１００とＱ１０２のエミッタ面積比をＱ１００：Ｑ１０２＝１：Ｎとし、Ｑ１００およびＱ１０２が拡散領域のコレクタ電流値で動作しているものとする。Ｐ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６，Ｐ１０８，Ｐ１０９は互いに同一仕様であり、Ｎ１００，Ｎ１０２も互いに同一仕様であるので、Ｐ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６，Ｐ１０８，Ｐ１０９を流れる定電流であって定電流源回路１１で発生される定電流Ｉ１は、
Ｉ１＝１／ｒ１０２＊Ｋ＊Ｔ／ｑ＊ＬＮ（Ｎ）…（１）
となる。
（１）式において、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷量である。また、ＬＮ（Ｎ）はＱ１００とＱ１０２のエミッタ面積比Ｎの自然対数を表す。ただし、（１）式においては、ｐチャネルトランジスタＰ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６，Ｐ１０８，Ｐ１０９、およびｎチャネルトランジスタＮ１００，Ｎ１０２のそれぞれのＭＯＳのドレイン電流のドレイン電圧依存（実効チンャネル長変調効果）によるＩ１の電源依存は無視している。
【００３２】
また、バンドギャップ基準電圧発生回路１２のＱ１０４が拡散領域コレクタ電流値で動作しているものとすると、バンドギャップ基準電圧発生回路１２の出力ノード１１０の電圧Ｖrefは、
Ｖref＝Ｖbe１０４＋ｒ１０４／ｒ１０２＊Ｋ＊Ｔ／ｑ＊ＬＮ（Ｎ）…（２）
となる。
ここで、（２）式中の電圧Ｖbe１０４は負温度係数を持つので、その温度係数を打ち消すように、（２）式中のｒ１０４／ｒ１０２＊ＫＴ／ｑ＊ＬＮ（Ｎ）項の抵抗比ｒ１０４／ｒ１０２と、Ｑ１００とＱ１０２のエミッタ面積比Ｎの回路定数を設定すれば、Ｖrefは温度変動がほとんどないバンドギャップ基準電圧となる。（２）式においても、（１）式と同様に、それぞれのＭＯＳのドレイン電流のドレイン電圧依存（実効チャネル長変調効果）によるＩ１の電源依存は無視している。
【００３３】
定電流源回路１１が定電流源として動作するには、定電流源回路１１内のＰ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６の全てのｐチャネルトランジスタと、Ｎ１００，Ｎ１０２の全てのｎチャネルトランジスタとが、飽和領域で動作していなければならない。従って、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖccの電圧の下限値は、Ｐ１００，Ｐ１０４，Ｎ１００，Ｑ１００の直列接続においてＰ１００，Ｐ１０４，Ｎ１００の全てが飽和領域で動作できる高電位電力供給Ｖccの電圧の下限値ＶCC１と、Ｐ１０２，Ｐ１０６，Ｒ１００，Ｎ１０２，Ｒ１０２，Ｑ１０２の直列接続においてＰ１００，Ｐ１０４，Ｎ１００の全てが飽和領域で動作できる高電位電力供給Ｖccの電圧の下限値ＶCC２との高いほうの電圧値となる。
【００３４】
上記の電圧ＶCC１は、
ＶCC１＝Ｖbc１００＋ＶDSsatp１００＋ＶDSsatp１０４＋Ｖtn１００…（３）
であり、
上記の電圧ＶCC２は、
0003678692.tif 000002
である。
なお、（４）式においては、Ｉ１＊ｒ１００＝ＶDSsatp１０２＝ＶDSsatp１０６、およびＶtp１０６＝Ｖtp１０２の最適設計２条件を満足していると仮定している。
【００３５】
実施の形態１のバンドギャップ基準電圧回路において、基本ステージ１０のみでは、パワーアップ時において、スタータノード１１８の電圧はＮ１００およびＮ１０２をターンオンさせるに十分なレベルにならない。そのため、基本ステージ１０のみではパワーアップ時に上昇する高電位電力供給Ｖccの電圧に追随して基準電圧を発生させることができない。従って、スタートアップ回路２０が必要となる。
【００３６】
実施の形態１のスタートアップ回路２０は、定電流源回路１１が定電流源として動作する高電位電力供給Ｖccの電圧下限値が（４）式の電圧値ＶCC２である場合に、パワーアップの開始から高電位電力供給Ｖccが上記の電圧値ＶCC２になるまでの期間、ノード１１８を、定電流源回路１１のＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにプルアップすることによって、定電流源回路１１を起動する。
【００３７】
［スタートアップ回路２０の動作］
スタートアップ回路２０の動作を以下に説明する。パワーアップ前、高電位電力供給Ｖccが０［Ｖ］のとき、Ｐ１１３はＭＯＳダイオード接続された状態になり、コンデンサＣ１１０に充電されていた電荷がＰ１１３を介して放電される。よって、ノード１２１はＰ１１３のスレッショルド電圧Ｖtp１１３以下となる。
【００３８】
Ｐ１１３のスレッショルド電圧Ｖtp１１３よりもＮ１１２のスレッショルド電圧Ｖtn１１２を高く設定しておき、この状態から高電位電力供給Ｖccが上昇すると、ノード１２１の電圧は高電位電力供給Ｖccの上昇前のまま保持されるので、Ｐ１１４とＮ１１２とで構成されるインバータの出力ノード１２２は“Ｈ”レベルとなり、その電圧は高電位電力供給Ｖccとともに上昇する。Ｐ１１５とＮ１１３とで構成されるインバータの出力ノード１２３は“Ｌ”レベルとなり、その電圧はスタータトランジスタＰ１１６のゲートおよび電源電圧検知回路２０内のＰ１１０およびＮ１１０のゲートに入力される。よって、スタータトランジスタＰ１１６は、オンしてスタータノード１１８を高電位にプルアップする。また、Ｎ１１０はオフしている。
【００３９】
高電位電力供給ＶccがＮ１１３の飽和ソース・ドレイン間電圧ＶDSsatn１１３とＰ１１０のスレッショルド電圧Ｖtp１１０との合計の電圧（ＶDSsatn１１３＋Ｖtp１１０）以上になると、Ｐ１１０はオン可能状態になる。ここで、Ｐ１１１の飽和ソース・ドレイン間電圧ＶDSsatp１１１と、Ｎ１１１の飽和ソース・ドレイン間電圧ＶDSsatn１１１と、Ｑ１１０のベース・エミッタ間電圧Ｖbe１１０との合計の電圧（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０）を、上記の合計電圧（ＶDSsatn１１３＋Ｖtp１１０）より大きく設定しておけば、Ｐ１１１，Ｎ１１１，Ｑ１１０がオンせず、Ｐ１１０のドレイン電圧であるノード１２０の電圧は、ほぼ高電位電力供給Ｖccの電圧にクランプされ、高電位電力供給Ｖccの上昇に伴って上昇する。この状態は、高電位電力供給Ｖccが電圧（ＶDSsatn１１３＋Ｖtp１１０）以上になってから電圧（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０）以上になるまで続く。Ｐ１１２のゲートの電位も、ほぼ高電位電力供給Ｖccと等しく、Ｐ１１２はオフのままである。
【００４０】
高電位電力供給Ｖccが上昇して電圧（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０）以上になると、Ｐ１１１，Ｎ１１１，Ｑ１１０がオンし、Ｐ１１０に電流が流れる。これにより、ノード１２０は電圧（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０）のほぼ一定電圧にクランプされるため、Ｐ１１２のソース・ゲート間には電圧（Ｖcc−（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０））が印加される。
【００４１】
さらに、高電位電力供給Ｖccが上昇し、その値が、Ｐ１１１の飽和ソース・ドレイン間電圧ＶDSsatp１１１と、Ｎ１１１の飽和ソース・ドレイン間電圧ＶDSsatn１１１と、Ｑ１１０のベース・エミッタ間電圧Ｖbe１１０と、Ｐ１１２のスレッショルド電圧Ｖtp１１２との合計の電圧（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）以上になると、Ｐ１１２は完全にオンする。Ｐ１１２がオンすると、Ｐ１１２が導通して電流を流し、コンデンサＣ１１０の充電が開始され、コンデンサＣ１１０の容量で決まる時定数の早さでノード１２１の電圧は上昇する。
【００４２】
ノード１２１の電圧が、Ｐ１１４とＮ１１２とで構成されるインバータのしきい値電圧まで上昇すると、ノード１２２は“Ｈ”から“Ｌ”に変化し、Ｐ１１５とＮ１１３とで構成されるインバータの出力ノード１２３は、“Ｌ”から“Ｈ”に変化する。上記の出力ノード１２３が“Ｌ”で開始されたワンショットパルスの出力は、上記の出力ノード１２３が“Ｈ”に変化することで終了する。
【００４３】
ノード１２３が“Ｌ”から“Ｈ”に変化することによって、スタータトランジスタＰ１１６はオフし、スタータノード１１８のプルアップが終了する。すなわち、電力供給電圧の上昇動作において、スタータノード１１８の電圧を、Ｎ１００およびＮ１０２のソース電圧よりもスレッショルド電圧Ｖtn以上高くなるようにプルアップしていた起動の動作を終了する。
【００４４】
ここで、高電位電力供給Ｖccが定電流源回路１１の動作可能電圧に達するまでに時間がかかる場合には、コンデンサＣ１１０を設けなくても、定電流源回路１１を起動することができる。しかし、Ｖccが瞬時に定電流源回路１１の動作可能電圧に達する場合には、コンデンサＣ１１０を設けないと、ノード１２３が瞬時に“Ｈ”に変化してしまい、スタートアップ回路２０は上記のプルアップの動作ができず、定電流源回路１１を起動できなくなる。そこで、コンデンサＣ１１０を設け、Ｖccが瞬時に定電流源回路１１の動作可能電圧に達しても、定電流源回路１１を確実に起動できる構成としている。
【００４５】
また、ノード１２３が“Ｌ”から“Ｈ”に変化することによって、Ｐ１１０がオフし、Ｎ１１０がオンする。Ｎ１１０がオンすることによって、ノード１２０は“Ｌ”にクランプされ、Ｐ１１２はオンしてそのまま保持される。これによって、ノード１２１は“Ｈ”にクランプされたまま保持される。
【００４６】
以上のように実施の形態１のバンドギャップ基準電圧回路では、定電流源回路１１が定電流源として動作可能な高電位電圧供給Ｖccの下限値が（４）式のＶCC２（＝Ｖbe１００＋ＶDSsatn１０２＋Ｖtp１０６＋ＶDSsatp１０２）である場合において、下限値ＶCC2を定義する定電流源回路１１の構成素子Ｐ１０２，Ｐ１０６，Ｎ１０２，Ｑ１００と同様の素子Ｐ１１１，Ｐ１１２，Ｎ１１１，Ｑ１１０を電源電圧検知回路２１に設け、下限値ＶCC2と等しい電圧値（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）を電源電圧検知回路２１によって検知し、高電位電力供給Ｖccが電圧値（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）（＝下限値ＶCC2）に達するまでの期間、出力回路２２によってノード１１８を定電流源回路１１のＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにプルアップし、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）（＝下限値ＶCC2）に達したら、上記のプルアップを終了して出力回路２２からの電流供給を停止する。
【００４７】
ここで、Ｎ１００およびＮ１０２が動作可能なスタータノード１１８の電圧の下限値は（Ｖbe１００＋Ｖtn１００）であり、スタータノード１１８が電圧値（Ｖbe１００＋Ｖtn１００）に到達するまでの期間というのは、Ｖccが電圧値（Ｖbe１１０＋ＶDSsatn１１１＋ＶDSsatp１１１＋Ｖtp１１２）（＝下限値ＶCC2）に到達するまでの期間である。スタータノード１１８を電圧値（Ｖbe１００＋Ｖtn１００）にする電圧にＶccが上昇するまでは、スタータトランジスタＰ１１６によってスタータノード１１８をプルアップし、スタータノード１１８を電圧値（Ｖbe１００＋Ｖtn１００）以上にできる電圧にＶccが上昇して定電流源回路１１の起動がなされたらすぐにスタータトランジスタＰ１１６をオフする。
【００４８】
これにより、高電位電力供給Ｖccの立ち上がりスピードによらず、また電源電圧検知回路の構成素子の温度特性などによらず、定電流源回路１１を確実に起動させてバンドギャップ基準電圧Ｖrefを必ず発生させることができるとともに、高電位電力供給Ｖccが下限値ＶCC2に達したあとの消費電力を低減し、Ｖccが下限値ＶCC2に達したあとにバンドギャップ基準電圧Ｖrefが上昇してしまうの防ぐことができる。
【００４９】
この実施の形態１のバンドギャップ基準電圧回路は、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖccの下限値が、ＶCC2（＝Ｖbe１００＋ＶDSsatn１０２＋Ｖtp１０６＋ＶDSsatp１０２）であって、ＶCC１（＝Ｖbc１００＋ＶDSsatp１００＋ＶDSsatp１０４＋Ｖtn１００）よりも高い場合、すなわち（２＊ＶDSsatp＋Ｖtn）＜（ＶDSsatn＋Ｖtp１＋ＶDSsatp）であるプロセスを使用してバンドギャップ基準電圧回路を構成する場合において、バンドギャップ基準電圧を確実に発生させたいときに有効である。
【００５０】
さらに、実施の形態１のバンドギャップ基準電圧回路では、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）（＝下限値ＶCC2）に達したら、Ｐ１１２がオンしてノード１２１が“Ｈ”に変化し、これによって出力回路２２のＮ１１２，Ｐ１１５がオンして、ノード１２２が“Ｌ”に、ノード１２３が“Ｈ”に、それぞれクランプされる。これによって、電源電圧検知回路２１のＮ１１０がオンしてノード１２０が“Ｌ”にクランプされるので、Ｐ１１２は確実にオンのまま保持され、ノード１２１を高電位電力供給Ｖccに低インピーダンスに導通させ、Ｐ１１５は確実にオンのまま保持され、ノード１２３を高電位電力供給Ｖccに低インピーダンスに導通させる。
【００５１】
これにより、定電流源回路１１が起動されたあとの定常動作において、出力回路２２の制御入力であるノード１２１、およびスタータトランジスタＰ１１６のオン／オフを制御することによって出力回路２２が定電流源回路１１を起動する動作を制御するノード１２３は、高電位電力供給Ｖccの電源ノイズに対して同相を保つことができる。従って、スタータトランジスタＰ１１６のソース電圧とゲート電圧とは、上記の電源ノイズに対して同相を保つことができる。このように電源ノイズに対してスタータトランジスタＰ１１６のソース電圧とゲート電圧とを同相に保つことができるので、高電位電力供給Ｖccが下限値ＶCC2に達したあとは、スタータトランジスタＰ１１６は、上記の電源ノイズによってオンしてしまうことなく、確実にオフのまま保持されるので、電源ノイズによってバンドギャップ基準電圧が徐々に上昇するとはない。
【００５２】
また、実施の形態１のバンドギャップ基準電圧回路では、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）（＝下限値ＶCC2）に達したら、Ｐ１１２がオンしてノード１２１が“Ｈ”に変化し、これによって出力回路２２のＮ１１２，Ｐ１１５がオンしてノード１２３が“Ｈ”にクランプされ、これよって電源電圧検知回路２１のＰ１１０がオフしてそのまま保持される。
【００５３】
これにより、定電流源回路１１が起動されたあとの定常動作において、スタートアップ回路２０内には貫通電流パスが存在しなくなるので、定常動作時に不要な電流が流れることはなく、消費電力を低減できる。
【００５４】
実施の形態１の変形例１
図２は本発明の実施の形態１の変形例１を示すバンドギャップ基準電圧回路の回路図である。図２において、図１と同じものあるいは相当するものには同じ符号を付してある。この変形例１の回路は、スタートアップ回路２０の出力回路２２が上記実施の形態１とは異なった構成になっており、基本ステージ１０および電源電圧検知回路２１は上記実施の形態１と同一構成である。
【００５５】
図２の出力回路２２は、上記実施の形態１の出力回路２２（図１参照）において、スタートアップトランジスタＰ１１６をｎチャネルトランジスタＮ１１４に変更したものである。Ｎ１１４は、ゲートがノード１２２に接続され、ソースが低電位電力供給Ｖssに接続され、ドレインがスタータノードである定電流源回路１１のノード１１７に接続されている。
【００５６】
この実施の形態１の変形例１のスタートアップ回路２０は、定電流源回路１１が定電流源として動作する高電位電力供給Ｖccの電圧下限値が上記（４）式の電圧値ＶCC２である場合に、パワーアップの開始から高電位電力供給Ｖccが上記の電圧値ＶCC２になるまでの期間、ノード１１７を、Ｐ１０４，Ｐ１０６，Ｐ１００，Ｐ１０２をターンオンさせるに十分な電圧レベルにプルダウンすることによって、定電流源回路１１を起動する。
【００５７】
上記実施の形態１では、電源投入時において、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにして、定電流源回路１１を起動していた。
【００５８】
これに対し、この実施の形態１の変形例１では、ｐチャネルトランジスタＰ１０４およびＰ１０６の共通ゲートを低電位電力供給Ｖssにプルダウンするとともに、Ｐ１００およびＰ１０２の共通ゲートもＲ１００を経て低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２の対とＰ１０４およびＰ１０６の対とからなるｐチャネルトランジスタのカスコードカレントミラーをターンオンさせるに十分な電圧レベルにして、定電流源回路１１を起動する。この変形例１は、上記実施の形態１と同様な効果を備えている。
【００５９】
実施の形態１の変形例２
図３は本発明の実施の形態１の変形例２を示すバンドギャップ基準電圧回路の回路図である。図３において、図１と同じものあるいは相当するものには同じ符号を付してある。この変形例２の回路は、基本ステージ１０およびスタートアップ回路２０の電源電圧検知回路２１が上記実施の形態１とは異なった構成になっており、出力回路２２は上記実施の形態１と同一構成である。
【００６０】
上記実施の形態１では、定電流源回路１１のｐチャネルトランジスタ側のカレントミラー回路をカスコードにて構成していたが、この変形例２では、ｐチャネルトランジスタ側のカレントミラー回路をシングルにて構成している。図３の定電流源回路１１は、上記実施の形態１の定電流源回路１１（図１参照）において、Ｐ１０４，Ｐ１０６，Ｒ１００を削除した構成になっている。また、図３のバンドギャップ基準電圧発生回路１２は、上記実施の形態１のバンドギャップ基準電圧発生回路１２（図１参照）において、Ｐ１０９を削除した構成になっている。また、図３の電源電圧検知回路２１は、上記実施の形態１の電源電圧基準回路２１（図１参照）において、Ｐ１１１を削除した構成になっている。
【００６１】
この実施の形態１の変形例２のスタートアップ回路２０は、電源投入時において、高電位電力供給Ｖccの電圧が（ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルして定電流源回路１１を起動する。
【００６２】
この実施の形態１の変形例２のバンドギャップ基準電圧回路は、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖccの下限値が（Ｖbe１００＋ＶDSsatn１０２＋Ｖtp１０２）である場合、すなわち（ＶDSsatp＋Ｖtn）＜（ＶDSsatn＋Ｖtp）であるプロセスを使用してバンドギャップ基準電圧回路を構成する場合であり、かつ上記実施の形態１よりも低い高電位電力供給Ｖccの電圧でバンドギャップ基準電圧を発生させる構成とする場合において、バンドギャップ基準電圧を確実に発生させたいときに有効である。
【００６３】
実施の形態１の変形例３
図４は本発明の実施の形態１の変形例３を示すバンドギャップ基準電圧回路の回路図である。図４において、図２および図３と同じものあるいは相当するものには同じ符号を付してある。この変形例３の回路は、基本ステージ１０および電源電圧検知回路２１が上記実施の形態１の変形例２と同一構成であり、出力回路回路２２が上記実施の形態１の変形例１と同一構成である。ただし、Ｎ１１４のドレインは、スタータノードである定電流源回路１１のノード１１９に接続されている。
【００６４】
この実施の形態１の変形例３のバンドギャップ基準電圧回路は、電源投入時において、高電位電力供給Ｖccの電圧が（ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）になるまでの期間、ｐチャネルトランジスタＰ１００およびＰ１０２の共通ゲートを低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２をターンオンさせるに十分な電圧レベルにして定電流源回路１１を起動する。この変形例３は、上記変形例２と同様の効果を備えている。
【００６５】
実施の形態２
図５は本発明の実施の形態２を示すバンドギャップ基準電圧回路の回路図である。図５において、図１と同じものあるいは相当するものには同じ符号を付してある。実施の形態２のバンドギャップ基準電圧回路は、基本ステージ１０と、スタートアップ回路２０とを備えている。この実施の形態２の回路は、スタートアップ回路２０が上記実施の形態１とは異なった構成になっており、基本ステージ１０は上記実施の形態１と同一構成である。
【００６６】
［実施の形態２のスタートアップ回路２０の構成］
図５のスタートアップ回路２０において、電源電圧検知回路２１は、ｐチャネルトランジスタＰ１１１，Ｐ１１２と、ｎチャネルトランジスタＮ１１０とを備えている。Ｎ１１０のソースは低電位電力供給Ｖssに接続されている。Ｐ１１１，Ｐ１１２は、高電位電力供給ＶccとＮ１１０のドレインの接続ノードであるノード１２０との間に直列に接続されている。Ｐ１１１，Ｐ１１２のゲートは、低電位電力供給Ｖssに接続されている。
【００６７】
また、図５の電源電圧検知回路２１は、ｎチャネルトランジスタＮ１１１，Ｎ１１５，Ｎ１１７と、ｐｎｐバイポーラトランジスタＱ１１０と、コンデンサＣ１１０とを備えている。Ｑ１１０は、コレクタが基板に接続され、ベースが低電位電力供給Ｖssに接続されている。Ｎ１１１は、ソースがＱ１１０のエミッタに接続され、ゲートがノード１２０に接続されている。Ｎ１１７は、ゲートが低電位電力供給Ｖssに接続され、ソースがＮ１１１のドレインの接続ノードであるノード１２１に接続され、ドレインが高電位電力供給Ｖccに接続されている。Ｎ１１５は、ノード１２１と低電位電力供給Ｖssとの間に挿入されている。コンデンサＣ１１０は、高電位電力供給Ｖccとノード１２１との間に挿入されている。上記のノード１２１は、電源電圧検知回路２１の出力端子になっており、出力回路２２の入力端子に接続されている。
【００６８】
この電源電圧検知回路２１のＰ１１１，Ｐ１１２は、定電流源回路１１のＰ１００，Ｐ１０４と同一仕様であり、電源電圧検知回路２１のＮ１１１は定電流源回路１１のＮ１００と同一仕様であり、電源電圧検知回路２１のＱ１１０は、定電流源回路１１のＱ１００と同一仕様である。
【００６９】
図５の出力回路２２は、ｐチャネルトランジスタＰ１１４，Ｐ１１５，Ｐ１１６と、ｎチャネルトランジスタＮ１１２，Ｎ１１３とを備えている。Ｐ１１４は、ゲートがノード１２１に接続されるとともに、ソースが高電位電力供給Ｖccに接続されている。Ｎ１１２は、ゲートがノード１２１が接続されるとともに、ソースが低電位電力供給Ｖssに接続されている。Ｐ１１５は、ゲートがＰ１１４のドレインとＮ１１２のドレインとの接続点であるノード１２２に接続されるとともに、ソースが高電位電力供給Ｖccに接続されている。Ｎ１１３は、ゲートがノード１２２に接続されるとともに、ソースが低電位電力供給Ｖssに接続されている。Ｐ１１６は、ゲートがノード１２２に接続され、ソースが高電位電力供給Ｖccに接続され、ドレインがスタータノード１１８に接続されている。このＰ１１６は、スタータノード１１８を高電位にプルアップする手段であるスタータトランジスタである。ノード１２２は、電源電圧検知回路２１内のＮ１１５のゲートに入力され、Ｐ１１５のドレインとＮ１１３のドレインとの接続点であるノード１２３は、電源電圧検知回路２１内のＮ１１０のゲートに入力される構成になっている。
【００７０】
このように実施の形態２の出力回路２２は、上記実施の形態１の出力回路２２（図１参照）において、スタータトランジスタＰ１１６のゲートを、ノード１２３ではなくノード１２２に接続するとともに、このノード１２２を電源電圧検知回路２２に入力する構成としたものである。
【００７１】
［実施の形態２の動作］
図５の実施の形態２のバンドギャップ基準電圧回路の動作について以下に説明する。図５の実施の形態２の基本ステージ１０の動作は、上記実施の形態１の基本ステージ１０（図１参照）と同じである。
【００７２】
実施の形態２のバンドギャップ基準電圧回路においても、基本ステージ１０のみでは、パワーアップ時において、スタータノード１１８の電圧は、Ｎ１００およびＮ１０２をターンオンさせるに十分なレベルにならない。そのため、基本ステージ１０のみではパワーアップ時に上昇する高電位電力供給Ｖccの電圧に追随して基準電圧を発生させることができない。従って、スタートアップ回路２０が必要となる。
【００７３】
実施の形態２のスタートアップ回路２０は、定電流源回路１１が定電流源として動作する高電位電力供給Ｖccの電圧下限値が上記（３）式の電圧値ＶCC１である場合に、パワーアップの開始から高電位電力供給Ｖccが上記の電圧値ＶCC１になるまでの期間、ノード１１８を、定電流源回路１１のＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにプルアップすることによって、定電流源回路１１を起動する。
【００７４】
図５のスタートアップ回路２０の動作を以下に説明する。パワーアップ前、高電位電力供給Ｖccが０［Ｖ］のとき、Ｎ１１７はＭＯＳダイオード接続された状態になり、コンデンサＣ１１０に充電されていた電荷がＮ１１７を介して放電される。よって、ノード１２１の高電位電力供給Ｖccに対する電圧差は、Ｎ１１７のスレッショルド電圧Ｖtn１１７以下となる。
【００７５】
Ｎ１１７のスレッショルド電圧Ｖtn１１７よりもＰ１１４のスレッショルド電圧Ｖtp１１４を高く設定しておき、この状態から高電位電力供給Ｖccが上昇すると、ノード１２１の電圧は高電位電力供給Ｖccの上昇とともに上昇するので、Ｐ１１４とＮ１１２とで構成されるインバータの出力ノード１２２は“Ｌ”レベルとなり、Ｐ１１５とＮ１１３とで構成されるインバータの出力ノード１２３は“Ｈ”レベルとなり、その電圧は高電位電力供給Ｖccとともに上昇する。ノード１２２の電圧は、電源電圧検知回路２２内のＮ１１５のゲートに入力される。よって、Ｎ１１５はオフしている。ノード１２３の電圧は、スタータトランジスタＰ１１６のゲートおよび電源電圧検知回路２０内のＮ１１０のゲートに入力される。よって、スタータトランジスタＰ１１６は、オンしてスタータノード１１８を高電位にプルアップする。
【００７６】
高電位電力供給ＶccがＰ１１５の飽和ソース・ドレイン間電圧ＶDSsatp１１５とＮ１１０のスレッショルド電圧Ｖtn１１０との合計の電圧（ＶDSsatp１１５＋Ｖtn１１０）以上になると、Ｎ１１０はオン可能状態になる。ここで、Ｎ１１０の飽和ソース・ドレイン間電圧ＶDSsatn１１０を、Ｐ１１１の飽和ソース・ドレイン間電圧ＶDSsatp１１１と、Ｐ１１２の飽和ソース・ドレイン間電圧ＶDSsatp１１２との合計の電圧（ＶDSsatp１１１＋ＶDSsatp１１２）より大きく設定しておけば、すなわちＰ１１１とＰ１１２からなるカスコードＭＯＳの能力をＮ１１０の能力よりも十分大きく設定しておけば、Ｎ１１０のドレイン電圧であるノード１２０の電圧は、高電位電力供給Ｖccよりも上記の合計電圧（ＶDSsatp１１１＋ＶDSsatp１１２）だけ低い電圧（Ｖcc−（ＶDSsatp１１１＋ＶDSsatp１１２））にクランプされ、高電位電力供給Ｖccの上昇に伴って上昇する。
【００７７】
さらに、高電位電力供給Ｖccが上昇し、その値が、Ｐ１１１の飽和ソース・ドレイン間電圧ＶDSsatp１１１と、Ｐ１１２の飽和ソース・ドレイン間電圧ＶDSsatp１１２と、Ｑ１１０のベース・エミッタ間電圧Ｖbe１１０と、Ｎ１１１のスレッショルド電圧Ｖtn１１１との合計電圧（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１２）以上になると、Ｎ１１１は完全にオンする。Ｎ１１１がオンすると、Ｎ１１１が導通して電流を流し、コンデンサＣ１１０の充電が開始され、コンデンサＣ１１０の容量で決まる時定数の早さでノード１２１の電圧は下降する。
【００７８】
ノード１２１の電圧が、Ｐ１１４とＮ１１２とで構成されるインバータのしきい値電圧まで低下すると、ノード１２２は“Ｌ”から“Ｈ”に変化し、Ｐ１１５とＮ１１３とで構成されるインバータの出力ノード１２３は“Ｈ”から“Ｌ”に変化する。上記の出力ノード１２３が“Ｈ”で開始されたワンショットパルスの出力は、上記の出力ノード１２３が“Ｌ”に変化することで終了する。
【００７９】
ノード１２２が“Ｈ”に変化することによって、Ｎ１１５はオンしてそのまま保持される。また、ノード１２３が“Ｌ”に変化することによって、Ｎ１１０はオフし、ノード１２０の電圧は“Ｈ”にクランプされるので、Ｎ１１１もオンしたまま保持される。Ｎ１１５，Ｎ１１１がオンしたまま保持されることによって、ノード１２１は“Ｌ”にクランプされたまま保持される。
【００８０】
ここで、Ｎ１１１は、オンしたときに、Ｑ１１０を介してノード１２１を低電位電圧供給Ｖssに接続するので、Ｎ１１１のみでは、ノード１２１を低電位電圧供給Ｖssに低インピーダンスに導通させることができない。そこで、Ｎ１１５を設けて、ノード１２１を低電位電圧供給Ｖssに低インピーダンスに導通させることができる構成としている。
【００８１】
また、ノード１２２が“Ｈ”に変化することによって、スタータトランジスタＰ１１６はオフし、スタータノード１１８のプルアップが終了する。すなわち、電力供給電圧の上昇動作において、スタータノード１１８の電圧を、Ｎ１００およびＮ１０２のソース電圧よりもスレッショルド電圧Ｖtn以上高くなるようにプルアップしていた起動の動作を終了する。
【００８２】
以上のように実施の形態２のバンドギャップ基準電圧回路では、定電流源回路１１が定電流源として動作可能な高電位電圧供給Ｖccの下限値が上記（３）式のＶCC１（＝Ｖbe１００＋ＶDSsatp１００＋ＶDSsatp１０４＋Ｖtn１００）である場合において、下限値ＶCC１を定義する定電流源回路１１の構成素子Ｐ１００，Ｐ１０４，Ｎ１００，Ｑ１００と同様の素子Ｐ１１１，Ｐ１１２，Ｎ１１１，Ｑ１１０を電源電圧検知回路２１に設け、下限値ＶCC１と等しい電圧値（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１１）を電源電圧検知回路２１によって検知し、高電位電力供給Ｖccが電圧値（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１１）（＝下限値ＶCC１）に達するまでの期間、出力回路２２によってノード１１８を定電流源回路１１のＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにプルアップし、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１１）（＝下限値ＶCC１）に達したら、上記のプルアップを終了して出力回路２２からの電流供給を停止する。
【００８３】
これにより、高電位電力供給Ｖccの立ち上がりスピードによらず、また電源電圧検知回路の構成素子の温度特性などによらず、定電流源回路１１を確実に起動させてバンドギャップ基準電圧Ｖrefを必ず発生させることができるとともに、高電位電力供給Ｖccが下限値ＶCC１に達したあとの消費電力を低減し、Ｖccが下限値ＶCC１に達したあとにバンドギャップ基準電圧Ｖrefが上昇してしまうの防ぐことができる。
【００８４】
この実施の形態２のバンドギャップ基準電圧回路は、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖccの下限値が、ＶCC１（＝Ｖbc１００＋ＶDSsatp１００＋ＶDSsatp１０４＋Ｖtn１００）であって、ＶCC２（＝Ｖbe１００＋ＶDSsatn１０２＋Ｖtp１０６＋ＶDSsatp１０２）よりも高い場合、すなわち（２＊ＶDSsatp＋Ｖtn）＞（ＶDSsatn＋Ｖtp１＋ＶDSsatp）であるプロセスを使用してバンドギャップ基準電圧回路を構成する場合において、バンドギャップ基準電圧を確実に発生させたいときに有効である。
【００８５】
さらに、実施の形態２のバンドギャップ基準電圧回路では、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１１）（＝下限値ＶCC１）に達したら、Ｎ１１１がオンしてノード１２１が“Ｌ”に変化し、これによって出力回路２２のＰ１１４，Ｎ１１３がオンしてノード１２２が“Ｈ”にクランプされる。これによって、電源電圧検知回路２１のＮ１１５は確実にオンのまま保持され、ノード１２１を低電位電力供給Ｖssに低インピーダンスに導通させ、Ｐ１１４は確実にオンのまま保持され、ノード１２２を高電位電力供給Ｖccに低インピーダンスに導通させる。
【００８６】
これにより、スタータトランジスタＰ１１６のオン／オフを制御することによってスタータノード１１８のプルアップをオン／オフを制御するノード１２２は、高電位電力供給Ｖccの電源ノイズに対して同相を保つことができる。従って、スタータトランジスタＰ１１６のソース電圧とゲート電圧とは、上記の電源ノイズに対して同相を保つことができる。このように電源ノイズに対してスタータトランジスタＰ１１６のソース電圧とゲート電圧とを同相に保つことができるので、高電位電力供給Ｖccが下限値ＶCC１に達したあとは、スタータトランジスタＰ１１６は、上記の電源ノイズによってオンしてしまうことなく、確実にオフのまま保持されるので、電源ノイズによってバンドギャップ基準電圧が徐々に上昇するとはない。
【００８７】
また、実施の形態２のバンドギャップ基準電圧回路では、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１１）（＝下限値ＶCC１）に達したら、Ｎ１１１がオンしてノード１２１が“Ｌ”に変化し、これによって出力回路２２のＰ１１４がオンしてノード１２２が“Ｈ”にクランプされ、これよって電源電圧検知回路２１のＮ１１０がオフしてそのまま保持される。
【００８８】
これにより、定電流源回路１１が起動されたあとの定常動作において、スタートアップ回路２０内には貫通電流パスが存在しなくなるので、定常動作時に不要な電流が流れることはなく、消費電力を低減できる。
【００８９】
実施の形態２の変形例１
図６は本発明の実施の形態２の変形例１を示すバンドギャップ基準電圧回路の回路図である。図６において、図５と同じものあるいは相当するものには同じ符号を付してある。この変形例１の回路は、スタートアップ回路２０の出力回路２２が上記実施の形態２とは異なった構成になっており、基本ステージ１０および電源電圧検知回路２１は上記実施の形態２と同一構成である。ただし、Ｎ１１４のドレインは、スタータノードである定電流源回路１１のノード１１９に接続されている。
【００９０】
図６の出力回路２２は、上記実施の形態２の出力回路２２（図５参照）において、スタートアップトランジスタＰ１１６をｎチャネルトランジスタＮ１１４に変更したものである。Ｎ１１４は、ゲートがノード１２３に接続され、ソースが低電位電力供給Ｖssに接続され、ドレインがスタータノードである定電流源回路１１のノード１１７に接続されている。
【００９１】
この実施の形態２の変形例１のスタートアップ回路２０は、定電流源回路１１が定電流源として動作する高電位電力供給Ｖccの電圧下限値が上記（３）式の電圧値ＶCC１である場合に、パワーアップの開始から高電位電力供給Ｖccが上記の電圧値ＶCC１になるまでの期間、ノード１１７を、Ｐ１０４，Ｐ１０６，Ｐ１００，Ｐ１０２をターンオンさせるに十分な電圧レベルにプルダウンすることによって、定電流源回路１１を起動する。
【００９２】
上記実施の形態２では、電源投入時において、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１２）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにして、定電流源回路１１を起動させていた。
【００９３】
これに対し、この実施の形態２の変形例１は、ｐチャネルトランジスタＰ１０４およびＰ１０６の共通ゲートを低電位電力供給Ｖssにプルダウンするとともに、Ｐ１００およびＰ１０２の共通ゲートもＲ１００を経て低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２の対とＰ１０４およびＰ１０６の対とからなるｐチャネルトランジスタのカスコードカレントミラーをターンオンさせるに十分な電圧レベルして、定電流源回路１１を起動する。この実施の形態２の変形例１は、上記実施の形態２と同様の効果を備えている。
【００９４】
実施の形態２の変形例２
図７は本発明の実施の形態２の変形例２を示すバンドギャップ基準電圧回路の回路図である。図１１において、図５と同じものあるいは相当するものには同じ符号を付してある。この変形例２の回路は、基本ステージ１０およびスタートアップ回路２０の電源電圧検知回路２１が上記実施の形態２とは異なった構成になっており、出力回路２２は上記実施の形態２と同一構成である。
【００９５】
上記実施の形態２では、定電流源回路１１のｐチャネルトランジスタ側のカレントミラー回路をカスコードにて構成していたが、この変形例２では、ｐチャネルトランジスタ側のカレントミラー回路をシングルにて構成している。図７の定電流源回路１１は、上記実施の形態２の定電流源回路１１（図５参照）において、Ｐ１０４，Ｐ１０６，Ｒ１００を削除した構成になっている。また、図７のバンドギャップ基準電圧発生回路１２は、上記実施の形態２のバンドギャップ基準電圧発生回路１２（図５参照）において、Ｐ１０９を削除した構成になっている。また、図７の電源電圧検知回路２１は、上記実施の形態２の電源電圧基準回路２１（図５参照）において、Ｐ１１１を削除した構成になっている。
【００９６】
この実施の形態２の変形例２のスタートアップ回路２０は、電源投入時において、高電位電力供給Ｖccの電圧が（ＶDSsatp１１１＋Ｖbe１１０＋Ｖtn１１１）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルして定電流源回路１１を起動する。
【００９７】
この実施の形態２の変形例２のバンドギャップ基準電圧回路は、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖccの下限値が（Ｖbe１００＋ＶDSsatp１００＋Ｖtn１００）である場合、すなわち（ＶDSsatp＋Ｖtn）＞（ＶDSsatn＋Ｖtp）であるプロセスを使用してバンドギャップ基準電圧回路を構成する場合であり、かつ上記実施の形態２よりも低い高電位電力供給Ｖccの電圧でバンドギャップ基準電圧を発生させる構成とする場合において、バンドギャップ基準電圧を確実に発生させたいときに有効である。
【００９８】
実施の形態２の変形例３
図８は本発明の実施の形態２の変形例３を示すバンドギャップ基準電圧回路の回路図である。図８において、図６および図７と同じものあるいは相当するものには同じ符号を付してある。この変形例３の回路は、基本ステージ１０および電源電圧検知回路２１が上記実施の形態２の変形例２と同一構成であり、出力回路回路２２が上記実施の形態２の変形例１と同一構成である。ただし、Ｎ１１４のドレインは、スタータノードである定電流源回路１１のノード１１９に接続されている。
【００９９】
この実施の形態２の変形例３のスタートアップ回路２０は、電源投入時において、高電位電力供給Ｖccの電圧が（ＶDSsatp１１１＋Ｖbe１１０＋Ｖtn１１１）になるまでの期間、ｐチャネルトランジスタＰ１００およびＰ１０２の共通ゲートを低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２をターンオンさせるに十分な電圧レベルにして定電流源回路１１を起動する。この実施の形態２の変形例３は、上記実施の形態２の変形例２と同様の効果を備えている。
【０１００】
実施の形態３
図９は本発明の実施の形態３を示すバンドギャップ基準電圧回路の回路図である。図９において、図１と同じものあるいは相当するものには同じ符号を付してある。実施の形態３のバンドギャップ基準電圧回路は、基本ステージ１０と、スタートアップ回路２０とを備えている。この実施の形態３の回路は、基本ステージ１０が上記実施の形態１とは異なった構成になっており、スタートアップ回路２０は上記実施の形態１と同一構成である。
【０１０１】
図９の実施の形態３の基本ステージ１０は、定電流源回路１１と、バンドギャップ基準電圧発生回路１２とを備えている。この実施の形態３の基本ステージ１０は、定電流源回路１１が上記実施の形態１の基本ステージ１０（図１参照）とは異なった構成になっており、バンドギャップ基準電圧発生回路１２は上記実施の形態１と同一構成である。
【０１０２】
［実施の形態３の基本ステージ１０の構成］
図９の基本ステージ１０において、定電流源回路１１は、ｐチャネルトランジスタＰ１００，Ｐ１０２，Ｐ１０１からなる第１の対と、ｐチャネルトランジスタＰ１０４，Ｐ１０６，Ｐ１０３からなる第２の対と、ｎチャネルトランジスタＮ１００，Ｎ１０２からなる第３の対と、ｎチャネルトランジスタＮ１０４とを備えている。Ｐ１００，Ｐ１０２，Ｐ１０１のソースは、高電位電力供給Ｖccに接続されている。Ｐ１００のドレインはＰ１０４のソースに、Ｐ１０２のドレインはＰ１０６のソースに、Ｐ１０１のドレインはＰ１０３のソースに、それぞれ接続されている。Ｐ１０４のドレインはＮ１００のドレインに、Ｐ１０６のドレインはＮ１０２のドレインに、それぞれ接続されている。Ｎ１００およびＮ１０２の共通ゲートは、Ｐ１０６のドレインとＮ１０２のドレインの接続ノード１１７に接続されている。Ｎ１０４のゲートは、Ｐ１０４のドレインとＮ１００のドレインの接続ノード１１８に接続されている。Ｎ１００，Ｎ１０２，Ｎ１０４は、互いに同一仕様である。
【０１０３】
また、定電流源回路１１は、抵抗Ｒ１００，Ｒ１０２と、ｐｎｐバイポーラトランジスタＱ１００，Ｑ１０２，Ｑ１０６と、フィードバックループの位相補償コンデンサＣ１０４とを備えている。Ｒ１００は、Ｐ１０３のドレインとＮ１０４のドレインとの間に接続されている。Ｑ１００は、エミッタがＮ１００のソースに、ベースが低電位電力供給Ｖssに、コレクタが基板に、それぞれ接続されている。Ｑ１０６は、エミッタがＮ１０４のソースに、ベースが低電位電力供給Ｖssに、コレクタが基板に、それぞれ接続されている。Ｒ１０２は、Ｎ１０２のソースとＱ１０２のエミッタ間に接続されている。Ｑ１０２は、ベースが低電位電力供給Ｖssに、コレクタが基板に、それぞれ接続されている。また、この定電流源回路１１のフィードバックループの位相補償コンデンサＣ１０４は、ノード１１８と低電位電力供給Ｖssとの間に接続されている。
【０１０４】
基本ステージ１０内のＰ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６，Ｐ１０１，Ｐ１０３，Ｐ１０８，Ｐ１０９は、互いに同一仕様である。Ｐ１００，Ｐ１０２，Ｐ１０１，Ｐ１０８は、第１のカレントミラーステージを形成する。同様に、Ｐ１０４，Ｐ１０６，Ｐ１０３，Ｐ１０９は、第２のカレントミラーステージを形成する。これらの第１および第２のステージは、カスコード接続され、カスコードカレントミラー回路を構成している。この実施の形態３のカスコードカレントミラー回路では、従来のカスコードカレントミラー構成と違って、Ｐ１００，Ｐ１０２，Ｐ１０１，Ｐ１０８の共通のゲートがＰ１０３のドレインの接続ノード１１３に接続されている。同様に、Ｐ１０４，Ｐ１０６，Ｐ１０３，Ｐ１０９の共通のゲートは、Ｎ１０４のドレインの接続ノード１１９に接続され、Ｒ１００を介してＰ１０３のドレインに接続されている。
【０１０５】
なお、図９の電源電圧検知回路２１のＰ１１１，Ｐ１１２は、定電流源回路１１のＰ１０１，Ｐ１０３と同一仕様であり、電源電圧検知回路２１のＮ１１１は定電流源回路１１のＮ１０４と同一仕様であり、電源電圧検知回路２１のＱ１１０は、定電流源回路１１のＱ１０６と同一仕様である。
【０１０６】
［実施の形態３の動作］
図９の実施の形態３のバンドギャップ基準電圧回路の動作について以下に説明する。図９の定電流源回路１１において、高電位電力供給Ｖccが定電流源回路１１を動作させるに十分な電圧であり、Ｑ１００，Ｑ１０６，Ｑ１０２のエミッタ面積比をＱ１００：Ｑ１０６：Ｑ１０２＝１：１：Ｎとし、Ｑ１００，Ｑ１０６，Ｑ１０２が拡散領域のコレクタ電流値で動作しているものとする。Ｐ１０１，Ｐ１０３，Ｐ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６，Ｐ１０８，Ｐ１０９は互いに同一仕様であり、Ｎ１０４，Ｎ１００，Ｎ１０２も互いに同一仕様であるので、Ｐ１０１，Ｐ１０３，Ｐ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６，Ｐ１０８，Ｐ１１０を流れる定電流であって定電流源回路１１で発生される定電流値Ｉ１は、上記（１）で表され、上記実施の形態１においての定電流Ｉ１と同様となる。ここにおいても、それぞれのＭＯＳのドレイン電流のドレイン電圧依存（実効チャネル長変調効果）を無視している。
【０１０７】
しかしながら、実施の形態３の定電流源回路１１は、定電流源回路１１が負帰還ループ機能を備えていることにより、Ｎ１００とＮ１０２のドレイン電圧の高電位電力供給Ｖcc依存を極力抑えられることが、上記実施の形態１の定電流源回路１１（図１参照）および従来の定電流源回路とは異なっている。なお、この高電位電力供給Ｖcc依存は、高電位電力供給Ｖccの電圧が高いときに問題になる場合がある。
【０１０８】
上記実施の形態１の定電流源回路１１において、高電位電力供給Ｖccが定電流源回路１１を動作させるに十分な電圧以上であるとき、Ｎ１００のドレイン電圧は、高電位電力供給Ｖccの電圧によらず、低電位電力供給Ｖss側から決定され、Ｑ１００のベース・エミッタ間電圧Ｖbe１００とＮ１００のスレッショルド電圧Ｖtn１００の合計の電圧（Ｖbe１００＋Ｖtn１００）のほぼ一定値である。
【０１０９】
一方、Ｎ１０２のドレイン電圧は、高電位電力供給Ｖcc側から決定され、高電位電力供給Ｖccの電圧からＰ１０２の飽和ソース・ドレイン間電圧ＶDSsatp１０２とＰ１０６のスレッショルド電圧Ｖtp１０６の合計の電圧（ＶDSsatp１０２＋Ｖtp１０６）だけ下がった電圧（Ｖcc−（ＶDSsatp１０２＋Ｖtp１０６））のほぼ一定値である。
【０１１０】
従って、高電位電力供給Ｖccが定電流源回路１１を動作させるに十分な電圧以上である場合に、Ｎ１００とＮ１０２のドレイン電圧の差は、（Ｖcc−（ＶDSsatp１０２＋Ｖtp１０６）−（Ｖbe１００＋Ｖtn１００））となり、高電位電力供給Ｖccの電圧の上昇に伴って大きくなる。Ｎ１００とＮ１０２のドレイン電圧の差が大きくなると、Ｎ１０２およびＰ１０４の実効チャネル長変調効果により、定電流源回路１１はドレイン電流が増加した状態で回路動作点の均衡を保とうとするため、ノード１１８の電圧が上昇し、実際の定電流Ｉ１は上記（１）式の定電流Ｉ１よりも高電位電力供給Ｖccの電圧の上昇に伴って増加する。
【０１１１】
これに対し、実施の形態３の定電流源回路１１は、以下に説明する負帰還ループ機能を備え、高電位電力供給Ｖccの電圧に依存したノード１１８の電圧の上昇を極力抑えている。図９の定電流源回路１１において、高電位電力供給Ｖccの電圧の上昇によって仮にノード１１８の電圧が上昇したとすると、Ｎ１０４のゲート・ソース間電圧Ｖgs１０４が上昇する。すると、Ｎ１０４のドレイン電流Ｉds１０４が増加して、Ｐ１００，Ｐ１０２，Ｐ１０１，Ｐ１０８の共通ゲート、およびＰ１０４，Ｐ１０６，Ｐ１０３，Ｐ１１０の共通ゲートの電圧が低下する。すると、Ｎ１００のドレイン電流Ｉds１００とＮ１０２のドレイン電流Ｉds１０２が同じ程度に増加する。このとき、Ｎ１０２のソースには抵抗Ｒ１０２が接続されているため、Ｎ１０２のドレイン電流Ｉds１０２の増加量ΔＩds１０２によるノード１１７の上昇電圧ΔＶ１１７は、
0003678692.tif 000003
となり、
Ｎ１００のドレイン電流Ｉds１００の増加量ΔＩds１００によるノード１１８の上昇電圧ΔＶ１１８は、
0003678692.tif 000004
となる。
【０１１２】
（５）式および（６）式において、Ｗ／ＬはＮ１００およびＮ１０２のディメンジョン、ｋはＮ１００およびＮ１０２のμn＊Ｃox、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷量、ＮはＱ１００とＱ１０２のエミッタ面積比、ＩsはＱ１００のベース・エミッタ逆方向飽和電流である。なお、上記のμｎは電子の移動度、上記のＣoxはゲート酸化膜の容量である。また、ＳＱＲＴ（ｘ）はｘの２乗根を表し、ＬＮ（ｘ）はｘの自然対数を表す。
【０１１３】
（５）式の第３項および（６）式の第２項はドレイン電流の変化に対して対数圧縮された電圧変化となるので、両式の他項と比較して小さく、これらの項を無視すると、（５）式および（６）式はそれぞれ、
0003678692.tif 000005
となる。
【０１１４】
Ｎ１００のドレイン電流Ｉds１００の増加量ΔＩds１００およびＮ１０２のドレイン電流Ｉds１０２の増加量ΔＩds１０２はほぼ等しいため、（５）’式と（６）’式とを比較すると（５）’式のほうが大きくなる。すなわち、Ｎ１００のドレイン電流Ｉds１００およびＮ１０２のドレイン電流Ｉds１０２の増加によって生じるＮ１００のゲート電圧の上昇量は、Ｎ１００のドレイン電流の増加量ΔＩds１００以上のドレイン電流を増加させる電圧である。従って、ノード１１８の電圧は低下する。ノード１１８の電圧が必要以上に低下すると、前記動作とは逆に、（５）’式と（６）’式から、Ｎ１００のドレイン電流Ｉds１００およびＮ１０２のドレイン電流Ｉds１０２の減少によって生じるＮ１００のゲート電圧の低下量は、Ｎ１００のドレイン電流の減少量ΔＩds１００以上のドレイン電流を低下させる電圧である。従って、ノード１１８の電圧は増加する。なお、この負帰還ループが正帰還ループになることを防止するために、位相補償コンデンサＣ１０４が設けられている。以上のように、図９の定電流源回路１１において、ノード１１８およびノード１１７の電圧は、負帰還ループによって回路動作点が収束して決定されているため、高電位電力供給Ｖccの電圧変化依存を極力受けない。
【０１１５】
また、図９のバンドギャップ基準電圧発生回路１２において、Ｑ１０４が拡散領域コレクタ電流値で動作しているものとすると、バンドギャップ基準電圧発生回路１２の出力ノード１１０の電圧Ｖrefは、上記（２）式で表され、上記実施の形態１においてのバンドギャップ基準電圧Ｖrefと同様となる。ここにおいても、それぞれのＭＯＳのドレイン電流のドレイン電圧依存（実効チャネル長変調効果）を無視している。
【０１１６】
図９の定電流源回路１１が定電流源として動作するには、定電流源回路１１内のＰ１０１，Ｐ１０３，Ｐ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６の全てのｐチャネルトランジスタと、Ｎ１０４，Ｎ１００，Ｎ１０２の全てのｎチャネルトランジスタとが、飽和領域で動作していなければならない。従って、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖccの電圧の下限値は、Ｐ１００，Ｐ１０４，Ｎ１００，Ｑ１００の直列接続においてＰ１００，Ｐ１０４，Ｎ１００の全てが飽和領域で動作できる高電位電力供給Ｖccの電圧の下限値ＶCC１と、Ｐ１０１，Ｐ１０３，Ｒ１００，Ｎ１０４，Ｑ１０６の直列接続においてＰ１０１，Ｐ１０３，Ｎ１０４の全てが飽和領域で動作できる高電位電力供給Ｖccの電圧の下限値ＶCC２との高いほうの電圧値となる。
【０１１７】
上記の電圧ＶCC１は、上記（３）式のＶCC１と同じである。また、上記の電圧ＶCC２は、
ＶCC２＝Ｖbe１０６＋ＶDSsatn１０４＋Ｖtp１０３＋ＶDSsatp１０１…（７）
であり、上記（４）式のＶCC２とは異なる。なお、（７）式においては、Ｉ１＊ｒ１００＝ＶDSsatp１０１＝ＶDSsatp１０３、およびＶtp１０１＝Ｖtp１０３の最適設計２条件を満足していると仮定している。
【０１１８】
実施の形態３のバンドギャップ基準電圧回路においても、基本ステージ１０のみでは、パワーアップ時において、スタータノード１１８の電圧はＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにならない。そのため、基準ステージ１０のみではパワーアップ時に上昇する高電位電力供給Ｖccの電圧に追随して基準電圧を発生させることができない。従って、スタートアップ回路２０が必要となる。
【０１１９】
実施の形態３のスタートアップ回路２０は、定電流源回路１１が定電流源として動作する高電位電力供給Ｖccの電圧下限値が（７）式の電圧値ＶCC２である場合に、パワーアップの開始から高電位電力供給Ｖccが上記の電圧値ＶCC２になるまでの期間、ノード１１８を、定電流源回路１１のＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにプルアップすることによって、定電流源回路１１を起動する。
【０１２０】
この実施の形態３のスタートアップ回路２０の動作は、上記実施の形態１のスタートアップ回路２０（図１参照）と同様である。スタートアップ回路２０によって定電流源回路１１が起動されたあとは、スタータノード１１８の電圧は、Ｎ１００およびＮ１０２のソースよりもスレッショルド電圧Ｖtn以上高いプルアップされた電圧から定常動作の電圧に遷移し、定電流源回路１１の負帰還ループ機能によって安定する。
【０１２１】
以上のように実施の形態３のバンドギャップ基準電圧回路では、定電流源回路１１が定電流源として動作可能な高電位電圧供給Ｖccの下限値が（７）式のＶCC２（＝Ｖbe１０６＋ＶDSsatn１０４＋Ｖtp１０３＋ＶDSsatp１０１）である場合において、下限値ＶCC2を定義する定電流源回路１１の構成素子Ｐ１０１，Ｐ１０３，Ｎ１０４，Ｑ１０６と同様の素子Ｐ１１１，Ｐ１１２，Ｎ１１１，Ｑ１１０を電源電圧検知回路２１に設け、下限値ＶCC2と等しい電圧値（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）を電源電圧検知回路２１によって検知し、高電位電力供給Ｖccが電圧値（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）（＝下限値ＶCC2）に達するまでの期間、出力回路２２によってノード１１８を定電流源回路１１のＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにプルアップし、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）（＝下限値ＶCC2）に達したら、上記のプルアップを終了して出力回路２２からの電流供給を停止する。
【０１２２】
これにより、上記実施の形態１と同様に、高電位電力供給Ｖccの立ち上がりスピードによらず、また電源電圧検知回路の構成素子の温度特性などによらず、定電流源回路１１を確実に起動させてバンドギャップ基準電圧Ｖrefを必ず発生させることができるとともに、高電位電力供給Ｖccが下限値ＶCC2に達したあとの消費電力を低減し、Ｖccが下限値ＶCC2に達したあとにバンドギャップ基準電圧Ｖrefが上昇してしまうの防ぐことができる。
【０１２３】
この実施の形態３のバンドギャップ基準電圧回路は、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖccの下限値が、ＶCC2（＝Ｖbe１０６＋ＶDSsatn１０４＋Ｖtp１０３＋ＶDSsatp１０１）であって、ＶCC１（＝Ｖbc１００＋ＶDSsatp１００＋ＶDSsatp１０４＋Ｖtn１００）よりも高い場合、すなわち（２＊ＶDSsatp＋Ｖtn）＜（ＶDSsatn＋Ｖtp１＋ＶDSsatp）であるプロセスを使用してバンドギャップ基準電圧回路を構成する場合において、バンドギャップ基準電圧を確実に発生させたいときに有効である。
【０１２４】
また、この実施の形態３のバンドギャップ基準電圧回路では、高電位電力供給Ｖccが下限値ＶCC2に達したあとは、ノード１２３が高電位電力供給Ｖccに低インピーダンスに導通されるので、上記実施の形態１と同様に、電源ノイズによってバンドギャップ基準電圧が徐々に上昇するとはない。また、貫高電位電力供給Ｖccが下限値ＶCC2に達したあとは、電源電圧検知回路２１のＰ１１０がオフされ、スタートアップ回路２０内には通電流パスが存在しなくなるので、上記実施の形態１と同様に、定常動作時に不要な電流が流れることはなく、消費電力を低減できる。
【０１２５】
さらに、この実施の形態３のバンドギャップ基準電圧回路では、高電位電力供給Ｖccの電圧の上昇をノード１１８に負帰還させる負帰還ループを定電流源回路１１に設けている。
【０１２６】
これにより、高電位電力供給Ｖccの電圧に依存せずにＮ１００とＮ１０２のドレイン電圧が決定されるので、高電位電力供給Ｖccの電圧変化によるＮ１００とＮ１０２のドレイン電圧の差の変化を極力なくすことができ、Ｎ１０２およびＰ１０４の実効チャネル長変調効果による定電流Ｉ１の変動を極力なくすことができる。従って、広い動作電源電圧範囲で動作を保証しなければならない場合や、ｐチャネルトランジスタおよびｎチャネルトランジスタの実効チャネル長変調効果が大きいプロセスを使用してバンドギャップ基準電圧を発生しなければならない場合に有効である。
【０１２７】
実施の形態３の変形例１
図１０は本発明の実施の形態３の変形例１を示すバンドギャップ基準電圧回路の回路図である。図１０において、図９と同じものあるいは相当するものには同じ符号を付してある。この変形例１の回路は、スタートアップ回路２０の出力回路２２が上記実施の形態３とは異なった構成になっており、基本ステージ１０および電源電圧検知回路２１は上記実施の形態３と同一構成である。
【０１２８】
図１０の出力回路２２は、上記実施の形態３の出力回路２２（図９参照）において、スタートアップトランジスタＰ１１６をｎチャネルトランジスタＮ１１４に変更したものである。Ｎ１１４は、ゲートがノード１２２に接続され、ソースが低電位電力供給Ｖssに接続され、ドレインがスタータノードである定電流源回路１１のノード１１９に接続されている。
【０１２９】
この実施の形態３の変形例１のスタートアップ回路２０は、定電流源回路１１が定電流源として動作する高電位電力供給Ｖccの電圧下限値が上記（７）式の電圧値ＶCC２である場合に、パワーアップの開始から高電位電力供給Ｖccが上記の電圧値ＶCC２になるまでの期間、ノード１１９を、Ｐ１０４，Ｐ１０６，Ｐ１００，Ｐ１０２をターンオンさせるに十分な電圧レベルにプルダウンすることによって、定電流源回路１１を起動する。
【０１３０】
上記実施の形態３では、電源投入時において、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００のドレインを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルして、定電流源回路１１を起動していた。
【０１３１】
これに対し、この実施の形態３の変形例１では、ｐチャネルトランジスタＰ１０４およびＰ１０６の共通ゲートを低電位電力供給Ｖssにプルダウンするとともに、Ｐ１００およびＰ１０２の共通ゲートもＲ１００を経て低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２の対とＰ１０４およびＰ１０６の対とからなるｐチャネルトランジスタのカスコードカレントミラーをターンオンさせるに十分な電圧レベルして、定電流源回路１１を起動する。この実施の形態３の変形例１は、上記実施の形態３と同様な効果を備えている。
【０１３２】
実施の形態３の変形例２
図１１は本発明の実施の形態３の変形例２を示すバンドギャップ基準電圧回路の回路図である。図１１において、図９と同じものあるいは相当するものには同じ符号を付してある。この変形例２の回路は、基本ステージ１０およびスタートアップ回路２０の電源電圧検知回路２１が上記実施の形態３とは異なった構成になっており、出力回路２２は上記実施の形態３と同一構成である。
【０１３３】
上記実施の形態３では、定電流源回路１１のｐチャネルトランジスタ側のカレントミラー回路をカスコードにて構成していたが、この変形例２では、ｐチャネルトランジスタ側のカレントミラー回路をシングルにて構成している。図１１の定電流源回路１１は、上記実施の形態３の定電流源回路１１（図９参照）において、Ｐ１０４，Ｐ１０６，Ｐ１０３，Ｒ１００を削除した構成になっている。また、図１１のバンドギャップ基準電圧発生回路１２は、上記実施の形態３のバンドギャップ基準電圧発生回路１２（図９参照）において、Ｐ１０９を削除した構成になっている。また、図１１の電源電圧検知回路２１は、上記実施の形態３の電源電圧基準回路２１（図９参照）において、Ｐ１１１を削除した構成になっている。
【０１３４】
この実施の形態３の変形例２のスタートアップ回路２０は、電源投入時において、高電位電力供給Ｖccが（ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００のドレインを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにして定電流源回路１１を起動する。
【０１３５】
この実施の形態３の変形例２のバンドギャップ基準電圧回路は、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖcc電圧下限値が（Ｖbe１００＋ＶDSsatn１０２＋Ｖtp１０２）である場合、すなわち（ＶDSsatp＋Ｖtn）＜（ＶＤＳＳ２１tn＋Ｖtp）であるプロセスを使用してバンドギャップ基準電圧回路を構成する場合であり、かつ上記実施の形態３よりも低い高電位電力供給Ｖccの電圧でバンドギャップ基準電圧を発生させる構成とする場合において、バンドギャップ基準電圧を確実に発生させたいときに有効である。
【０１３６】
実施の形態３の変形例３
図１２は本発明の実施の形態３の変形例３を示すバンドギャップ基準電圧回路の回路図である。図１２において、図１０および図１１と同じものあるいは相当するものには同じ符号を付してある。この変形例３の回路は、基本ステージ１０および電源電圧検知回路２１が上記実施の形態３の変形例２と同一構成であり、出力回路回路２２が上記実施の形態３の変形例１と同一構成である。
【０１３７】
この実施の形態３の変形例３のスタートアップ回路２０は、電源投入時において、高電位電力供給Ｖccの電圧が（ＶDSsatp１１１＋Ｖbe１１０＋Ｖtn１１１）になるまでの期間、ｐチャネルトランジスタＰ１００およびＰ１０２の共通ゲートを低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２をターンオンさせるに十分な電圧レベルにして定電流源回路１１を起動する。この実施の形態３の変形例３は、上記実施の形態３の変形例２と同様の効果を備えている。
【０１３８】
実施の形態４
図１３は本発明の実施の形態４を示すバンドギャップ基準電圧回路の回路図である。図１３において、図１および図９と同じものあるいは相当するものには同じ符号を付してある。実施の形態４のバンドギャップ基準電圧回路は、基本ステージ１０と、スタートアップ回路２０とを備えている。この実施の形態３の回路は、基本ステージ１０が上記実施の形態１とは異なった構成になっており、スタートアップ回路２０は上記実施の形態１と同一構成である。
【０１３９】
図１３の実施の形態４の基本ステージ１０は、定電流源回路１１と、バンドギャップ基準電圧発生回路１２とを備えている。この実施の形態４の基本ステージ１０は、定電流源回路１１が上記実施の形態１の基本ステージ１０（図１参照）および上記実施の形態３の基本ステージ１０（図９参照）とは異なった構成になっており、バンドギャップ基準電圧発生回路１２は上記実施の形態１と同一構成である。
【０１４０】
図１３の基本ステージ１０において、定電流源回路１１は、ｐチャネルトランジスタＰ１００，Ｐ１０２，Ｐ１０５からなる第１の対と、ｐチャネルトランジスタＰ１０４，Ｐ１０６，Ｐ１０３からなる第２の対と、ｎチャネルトランジスタＮ１００，Ｎ１０２からなる第３の対と、ｎチャネルトランジスタＮ１０１，Ｎ１０４とを備えている。Ｐ１００，Ｐ１０２，Ｐ１０５，Ｐ１０１のソースは、高電位電力供給Ｖccに接続されている。Ｐ１００のドレインはＰ１０４のソースに、Ｐ１０２のドレインはＰ１０６のソースに、Ｐ１０１のドレインはＰ１０３のソースに、それぞれ接続されている。Ｐ１０１のドレインはＰ１０３のソースに接続され、Ｐ１０１のゲートはＰ１０３のゲートに接続されている。Ｐ１０４のドレインはＮ１００のドレインに、Ｐ１０６のドレインはＮ１０２のドレインに、Ｐ１０５のドレインおよびゲートはＮ１０１のドレインに、Ｐ１０３のドレインおよびゲートはＮ１０２のドレインに、それぞれ接続されている。Ｎ１００およびＮ１０２の共通ゲートは、Ｐ１０６のドレインとＮ１０２のドレインの接続ノード１１７に接続されている。Ｎ１０４のゲートおよびＮ１０１のゲートは、Ｐ１０４のドレインとＮ１００のドレインの接続ノード１１８に接続されている。Ｎ１００，Ｎ１０２，Ｎ１０１，Ｎ１０４は、互いに同一仕様である。
【０１４１】
また、定電流源回路１１は、抵抗Ｒ１０２と、ｐｎｐバイポーラトランジスタＱ１００，Ｑ１０２，Ｑ１０６，Ｑ１０８と、フィードバックループの位相補償コンデンサＣ１０４とを備えている。Ｑ１００は、エミッタがＮ１００のソースに、ベースが低電位電力供給Ｖssに、コレクタが基板に、それぞれ接続されている。Ｑ１０６は、エミッタがＮ１０４のソースに、ベースが低電位電力供給Ｖssに、コレクタが基板に、それぞれ接続されている。Ｑ１０８は、エミッタがＮ１０１のソースに、ベースが低電位電力供給Ｖssに、コレクタが基板に、それぞれ接続されている。Ｒ１０２は、Ｎ１０２のソースとＱ１０２のエミッタ間に接続されている。Ｑ１０２は、ベースが低電位電力供給Ｖssに、コレクタが基板に、それぞれ接続されている。また、この定電流源回路１１のフィードバックループの位相補償コンデンサＣ１０４は、ノード１１８と低電位電力供給Ｖssとの間に接続されている。
【０１４２】
基本ステージ１０内のＰ１００，Ｐ１０２、Ｐ１０４，Ｐ１０６，Ｐ１０３，Ｐ１０８，Ｐ１０９は、互いに同一仕様である。Ｐ１００，Ｐ１０２，Ｐ１０５，Ｐ１０８の共通のゲートはＰ１０５のドレインの接続ノード１１５に接続されている。Ｐ１０４，Ｐ１０６，Ｐ１０３，Ｐ１０９の共通のゲートは、Ｐ１０３のドレインの接続ノード１１９に接続されている。Ｐ１００，Ｐ１０２，Ｐ１０５，Ｐ１０８は、第１のカレントミラーステージを形成する。同様に、Ｐ１０４，Ｐ１０６，Ｐ１０９は、第２のカレントミラーステージを形成する。第１のステージのＰ１００，Ｐ１０２，Ｐ１０８と、第２のステージのＰ１０４，Ｐ１０６，Ｐ１１０とが、カスコード接続されている。第１のステージのＰ１０５はダイオード接続されており、Ｐ１００，Ｐ１０２，Ｐ１０８の共通ゲートにバイアス電圧を発生させている。第２のステージのＰ１０１およびＰ１０３はダイオード接続されており、Ｐ１０４，Ｐ１０６，Ｐ１０９の共通ゲートにバイアス電圧を発生させている。
【０１４３】
なお、図１３の電源電圧検知回路２１のＰ１１１，Ｐ１１２は、定電流源回路１１のＰ１０１，Ｐ１０３と同一仕様であり、電源電圧検知回路２１のＮ１１１は定電流源回路１１のＮ１０４と同一仕様であり、電源電圧検知回路２１のＱ１１０は、定電流源回路１１のＱ１０６と同一仕様である。
【０１４４】
［実施の形態４の動作］
図１３の実施の形態４のバンドギャップ基準電圧回路の動作について以下に説明する。図１３の定電流源回路１１において、高電位電力供給Ｖccが定電流源回路１１を動作させるに十分な電圧であり、Ｑ１００，Ｑ１０８，Ｑ１０６，Ｑ１０２のエミッタ面積比をＱ１００：Ｑ１０８：Ｑ１０６：Ｑ１０２＝１：１：１：Ｎとし、Ｑ１００，Ｑ１０８，Ｑ１０６，Ｑ１０２が拡散領域コレクタ電流値で動作しているとする。Ｐ１０５，Ｐ１０３，Ｐ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６，Ｐ１０８，Ｐ１０９は互いに同一仕様であり、Ｎ１０４，Ｎ１０１，Ｎ１００，Ｎ１０２も互いに同一仕様であるので、Ｐ１０５，Ｐ１０３，Ｐ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６，Ｐ１０８，Ｐ１１０を流れる定電流であって定電流源回路１１で発生される定電流値Ｉ１は、上記（１）式で表され、上記実施の形態１においての定電流Ｉ１と同様となる。ここにおいても、それぞれのＭＯＳのドレイン電流のドレイン電圧依存（実効チャネル長変調効果）を無視している。
【０１４５】
しかしながら、実施の形態４の定電流源回路１１は、上記実施の形態３の定電流源回路１１と同じように負帰還ループ機能を備えている。従って、上記実施の形態３と同様に、Ｎ１００とＮ１０２のドレイン電圧の高電位電力供給Ｖcc依存を極力抑えられることが、上記実施の形態１の定電流源回路１１（図１参照）および従来の定電流源回路とは異なっている。
【０１４６】
上記第１の実施の形態の定電流源回路１１では、上記実施の形態３において説明したように、高電位電力供給Ｖccが定電流源回路１１を動作させるに十分な電圧以上である場合に、Ｎ１００とＮ１０２のドレイン電圧の差は、（Ｖcc−（ＶDSsatp１０２＋Ｖtp１０６）−（Ｖbe１００＋Ｖtn１００））となり、高電位電力供給Ｖcc電圧の上昇に伴って大きくなる。Ｎ１００とＮ１０２のドレイン電圧の差が大きくなると、Ｎ１０２およびＰ１０４の実効チャネル長変調効果により、定電流源回路１１はドレイン電流が増加した状態で回路動作点の均衡を保とうとするため、ノード１１８の電圧が上昇し、実際の定電流値Ｉ１は上記（１）式の定電流値Ｉ１よりも高電位電力供給Ｖcc電圧の上昇に伴って増加する。
【０１４７】
これに対し、実施の形態４の定電流源回路１１は、以下に説明する上記実施の形態３と同様の負帰還ループ機能を備え、高電位電力供給Ｖccの電圧に依存したノード１１８の電圧の上昇を極力抑えている。図１３の定電流源回路１１において、高電位電力供給Ｖccの電圧の上昇によってノード１１８の電圧が上昇すると、Ｎ１０４のゲート・ソース間電圧Ｖgs１０４およびＮ１０１のゲート・ソース間電圧Ｖgs１０１が上昇する。すると、Ｎ１０４のドレイン電流Ｉds１０４およびＮ１０１のドレイン電流Ｉds１０１が増加して、Ｐ１００，Ｐ１０２，Ｐ１０５，Ｐ１０８の共通ゲート、およびＰ１０４，Ｐ１０６，Ｐ１０３，Ｐ１０９の共通ゲートの電圧が低下する。すると、Ｎ１００のドレイン電流Ｉds１００とＮ１０２のドレイン電流Ｉds１０２が同じ程度に増加する。このとき、Ｎ１０２のソースには抵抗Ｒ１０２が接続されているため、Ｎ１０２のドレイン電流Ｉds１０２の増加量ΔＩds１０２によるノード１１７の上昇電圧ΔＶ１１７は、上記（５）式となり、Ｎ１００のドレイン電流Ｉds１００の増加量ΔＩds１００によるノード１１８の上昇電圧ΔＶ１１８は、上記（６）式となる。従って、上記実施の形態３と同様に、ノード１１８の電圧は低下する。なお、この負帰還ループが正帰還ループになることを防止するために位相補償コンデンサＣ１０４が設けられている。
【０１４８】
上記実施の形態３では、基本ステージ１０内のＰ１００，Ｐ１０２，Ｐ１０１，Ｐ１０８の第１のカレントミラーステージと、Ｐ１０４，Ｐ１０６，Ｐ１０３，Ｐ１１０の第２のカレントミラーステージから構成されるカスコードカレントミラーを低電圧動作可能にするために、Ｒ１００の抵抗値をＶDSsatp１０１／Ｉ１＝ＶDSsatp１０３／Ｉ１となるように設定して、第２のステージのＰ１０４，Ｐ１０６，Ｐ１０９の共通のゲート電圧を（Ｖcc−（Ｖtp＋ＶDSsatp））になるように設定している。
【０１４９】
これに対し、この実施の形態４では、ＶDSsatp１０１＝ＶDSsatp１００＝ＶDSsatp１０２となるようにＰ１０１のディメンジョンを設定して、第２のステージのＰ１０４，Ｐ１０６，Ｐ１１０の共通のゲート電圧を（Ｖcc−（Ｖtp＋ＶDSsatp））になるように設定している。
【０１５０】
図１３のバンドギャップ基準電圧発生回路１２において、Ｑ１０４が拡散領域コレクタ電流値で動作しているものとすると、バンドギャップ基準電圧発生回路１２の出力ノード１１０の電圧Ｖrefは、上記（２）式で表され、上記実施の形態１においてのバンドギャップ基準電圧Ｖrefと同様となる。ここにおいても、それぞれのＭＯＳのドレイン電流のドレイン電圧依存（実効チャネル長変調効果）を無視している。
【０１５１】
図１３の実施の形態４の定電流源回路１１が定電流源として動作するには、定電流源回路１１内のＰ１０５，Ｐ１０３，Ｐ１００，Ｐ１０２，Ｐ１０４，Ｐ１０６の全てのｐチャネルトランジスタと、Ｎ１０１，Ｎ１０４，Ｎ１００，Ｎ１０２の全てのｎチャネルトランジスタとが、飽和領域で動作していなければならない。従って、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖccの電圧の下限値は、Ｐ１００，Ｐ１０４，Ｎ１００，Ｑ１００の直列接続においてＰ１００，Ｐ１０４，Ｎ１００の全てが飽和領域で動作できる高電位電力供給Ｖccの電圧の下限値ＶCC１と、Ｐ１０１，Ｐ１０３，Ｎ１０４，Ｑ１０６の直列接続においてＰ１０１，Ｐ１０３，Ｎ１０４の全てが飽和領域で動作できる高電位電力供給Ｖccの電圧の下限値ＶCC２との高いほうの電圧値となる。上記のＶCC１は上記（３）式で表され、上記のＶCC２は上記（７）式で表される。
【０１５２】
実施の形態４のバンドギャップ基準電圧回路においても、基本ステージ１０のみでは、パワーアップ時において、スタータノード１１８の電圧はＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルにならない。そのため、基準ステージのみではパワーアップ時に上昇する電力供給電圧に追随して基準電圧を発生させることができない。従って、スタートアップ回路２０が必要となる。
【０１５３】
実施の形態４のスタートアップ回路２０の動作は、上記実施の形態１のスタートアップ回路２０（図１参照）と同様である。スタートアップ回路２０によって定電流源回路１１が起動されたあとは、スタータノード１１８の電圧は、Ｎ１００およびＮ１０２のソースよりもスレッショルド電圧Ｖtn以上高いプルアップされた電圧から定常動作の電圧に遷移し、定電流源回路１１の負帰還ループ機能によって安定する。
【０１５４】
以上のように実施の形態４のバンドギャップ基準電圧回路では、上記実施の形態３と同様に、定電流源回路１１が定電流源として動作可能な高電位電圧供給Ｖccの下限値が上記（７）式のＶCC２（＝Ｖbe１０６＋ＶDSsatn１０４＋Ｖtp１０３＋ＶDSsatp１０１）である場合において、高電位電力供給Ｖccの立ち上がりスピードによらず、また電源電圧検知回路の構成素子の温度特性などによらず、定電流源回路１１を確実に起動させてバンドギャップ基準電圧Ｖrefを必ず発生させることができるとともに、高電位電力供給Ｖccが下限値ＶCC2に達したあとの消費電力を低減し、Ｖccが下限値ＶCC2に達したあとにバンドギャップ基準電圧Ｖrefが上昇してしまうの防ぐことができる。この実施の形態４のバンドギャップ基準電圧回路は、（２＊ＶDSsatp＋Ｖtn）＜（ＶDSsatn＋Ｖtp１＋ＶDSsatp）であるプロセスを使用してバンドギャップ基準電圧回路を構成する場合において、バンドギャップ基準電圧を確実に発生させたいときに有効である。
【０１５５】
また、この実施の形態４のバンドギャップ基準電圧回路では、高電位電力供給Ｖccが下限値ＶCC2に達したあとは、ノード１２３が高電位電力供給Ｖccに低インピーダンスに導通されるので、上記実施の形態１と同様に、電源ノイズによってバンドギャップ基準電圧が徐々に上昇するとはない。また、貫高電位電力供給Ｖccが下限値ＶCC2に達したあとは、電源電圧検知回路２１のＰ１１０がオフされ、スタートアップ回路２０内には通電流パスが存在しなくなるので、上記実施の形態１と同様に、定常動作時に不要な電流が流れることはなく、消費電力を低減できる。
【０１５６】
また、この実施の形態４のバンドギャップ基準電圧回路では、上記実施の形態３と同様に、高電位電力供給Ｖccの電圧の上昇をノード１１８に負帰還させる負帰還ループを定電流源回路１１に設けており、Ｎ１０２およびＰ１０４の実効チャネル長変調効果による定電流Ｉ１の変動を極力なくすことができるので、広い動作電源電圧範囲で動作を保証しなければならない場合や、ｐチャネルトランジスタおよびｎチャネルトランジスタの実効チャネル長変調効果が大きいプロセスを使用してバンドギャップ基準電圧を発生しなければならない場合に有効である。
【０１５７】
さらに、図２１の従来のバンドギャップ基準電圧回路では、基本ステージ１０内のｐチャネルトランジスタのカスコードカレントミラー回路を低電圧動作可能とするために、Ｒ１００の抵抗値をｒ１００＝ＶDSsatp／Ｉ１に設定して、カスコードカレントミラー回路の第２のステージのｐチャネルトランジスタの共通ゲート電圧を（Ｖcc−（Ｖtp＋ＶDSsatp））とする構成であり、ｐチャネルトランジスタとは別に製造特性ばらつきを有する抵抗素子から低電圧動作可能のカスコードカレントミラー回路のバイアス電圧を発生させている。従って、製造ロットばらつきおよび動作温度によっては、Ｒ１００＜ＶDSsatp／Ｉ１となり、カスコードカレントミラー回路の第１のステージのｐチャネルトランジスタを非飽和領域で動作させてしまう危険がある。
【０１５８】
これに対し、この実施の形態４のバンドギャップ基準電圧回路では、基本ステージ１０内のＰ１００，Ｐ１０２，Ｐ１０１，Ｐ１０８の第１のカレントミラーステージと、Ｐ１０４，Ｐ１０６，Ｐ１０３，Ｐ１０９の第２のカレントミラーステージとによって構成されるカスコードカレントミラー回路を低電圧動作可能にするために、ＶDSsatp１０１＝ＶDSsatp１００＝ＶDSsatp１０２になるようにＰ１０１のディメンジョンを設定して、第２のステージのＰ１０４，Ｐ１０６，Ｐ１０９の共通ゲートの電圧を（Ｖcc−（Ｖtp＋ＶDSsatp））とする回路構成とし、ｐチャネルトランジスタとは別に製造特性ばらつきを有する素子がない回路構成によりばらつき特性依存を持たないようにしたので、カスコードカレントミラー回路の第１のステージのｐチャネルトランジスタを非飽和領域で動作させてしまう危険がない。つまり、低電圧動作可能にするために定電流源回路１１のカスコードカレントミラー回路に設けられる負荷を抵抗ではなくｐチャネルトランジスタとして、素子のばらつき特性依存をなくすことにより、第１のステージのｐチャネルトランジスタを確実に飽和領域で動作させることができる。
【０１５９】
実施の形態４の変形例１
図１４は本発明の実施の形態４の変形例１を示すバンドギャップ基準電圧回路の回路図である。図１４において、図１３と同じものあるいは相当するものには同じ符号を付してある。この変形例１の回路は、スタートアップ回路２０の出力回路２２が上記実施の形態４とは異なった構成になっており、基本ステージ１０および電源電圧検知回路２１は上記実施の形態４と同一構成である。
【０１６０】
図１４の出力回路２２は、上記実施の形態４の出力回路２２（図１３参照）において、スタートアップトランジスタＰ１１６をｎチャネルトランジスタＮ１１４，Ｎ１１５に変更したものである。Ｎ１１４は、ゲートがノード１２２に接続され、ソースが低電位電力供給Ｖssに接続され、ドレインがスタータノードである定電流源回路１１のノード１１９に接続されている。Ｎ１１５は、ゲートがノード１２２に接続され、ソースが低電位電力供給Ｖssに接続され、ドレインがもう一つのスタータノードである定電流源回路１１のノード１１５に接続されている。
【０１６１】
上記実施の形態４では、電源投入時において、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatn１１１＋Ｖbe１１０＋Ｖtp１１２）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルして、定電流源回路１１を起動していた。
【０１６２】
これに対し、実施の形態４の変形例１では、ｐチャネルトランジスタＰ１０４およびＰ１０６の共通ゲートを低電位電力供給Ｖssにプルダウンするとともに、Ｐ１００およびＰ１０２の共通ゲートも低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２の対とＰ１０４およびＰ１０６の対とからなるｐチャネルトランジスタのカスコードカレントミラーをターンオンさせるに十分な電圧レベルにして、定電流源回路１１を起動する。この実施の形態４の変形例１は、上記実施の形態４と同様の効果を備えている。
【０１６３】
実施の形態５
図１５は本発明の実施の形態５を示すバンドギャップ基準電圧回路の回路図である。図１５において、図５および図９と同じものあるいは相当するものには同じ符号を付してある。実施の形態５のバンドギャップ基準電圧回路は、基本ステージ１０と、スタートアップ回路２０とを備えている。この実施の形態５の回路は、基本ステージ１０が上記実施の形態３のものと同一構成になっており、スタートアップ回路２０が上記実施の形態２のものと同一構成になっている。
【０１６４】
なお、図１５の電源電圧検知回路２１のＰ１１１，Ｐ１１２は、定電流源回路１１のＰ１００，Ｐ１０４と同一仕様であり、電源電圧検知回路２１のＮ１１１は定電流源回路１１のＮ１００と同一仕様であり、電源電圧検知回路２１のＱ１１０は、定電流源回路１１のＱ１００と同一仕様である。
【０１６５】
実施の形態５の基本ステージ１０の動作は、上記実施の形態３の基本ステージ１０（図９参照）と同様であり、負帰還ループ機能を備える。また、実施の形態５のスタートアップ回路２０の動作は、上記実施の形態２のスタートアップ回路２０（図５参照）と同様であり、定電流源回路１１が定電流源として動作する高電位電力供給Ｖccの電圧下限値が上記（３）式の電圧値ＶCC１である場合に、電源投入時において、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１２）になるまでの期間、定電流源回路１１のｎチャネルトランジスクＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルして、定電流源回路１１を起動する。スタートアップ回路２０によって定電流源回路１１が起動されたあとは、スタータノード１１８の電圧は、Ｎ１００およびＮ１０２のソースよりもスレッショルド電圧Ｖtn以上高いプルアップされた電圧から定常動作の電圧に遷移し、定電流源回路１１の負帰還ループ機能によって安定する。
【０１６６】
以上のように実施の形態５のバンドギャップ基準電圧回路は、上記実施の形態２のスタートアップ回路２０と同様の効果、および上記実施の形態３の定電流源回路１１と同様の効果を備えている。
【０１６７】
実施の形態５の変形例１
図１６は本発明の実施の形態５の変形例１を示すバンドギャップ基準電圧回路の回路図である。図１６において、図６および図１５と同じものあるいは相当するものには同じ符号を付してある。この変形例１の回路は、スタートアップ回路２０の出力回路２２が上記実施の形態５とは異なった構成になっており、基本ステージ１０および電源電圧検知回路２１は上記実施の形態５と同一構成である。この変形例１の出力回路２２は、上記実施の形態２の変形例１の出力回路２２（図６参照）と同一構成である。
【０１６８】
上記実施の形態５では、電源時において、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１２）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップして、定電流源回路１１を起動させていた。
【０１６９】
これに対し、実施の形態５の変形例１は、ｐチャネルトランジスタＰ１０４およびＰ１０６の共通ゲートを低電位電力供給Ｖssにプルダウンさせるとともに、Ｐ１００およびＰ１０２の共通ゲートもＲ１００を経て低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２の対とＰ１０４およびＰ１０６の対とからなるｐチャネルトランジスタのカスコードカレントミラーをターンオンさせるに十分な電圧レベルして、定電流源回路１１を起動する。この変形例１は、上記実施の形態５と同様な効果を備えている。
【０１７０】
実施の形態５の変形例２
図１７は本発明の実施の形態５の変形例２を示すバンドギャップ基準電圧回路の回路図である。図１７において、図７、図１１、および図１５と同じものあるいは相当するものには同じ符号を付してある。この変形例２の回路は、基本ステージ１０およびスタートアップ回路２０の電源電圧検知回路２１が上記実施の形態５とは異なった構成になっており、出力回路２２は上記実施の形態５と同一構成である。この変形例２の基本ステージ１０は、上記実施の形態３の変形例２の基本ステージ１０（図１１参照）と同一構成であり、この変形例２の電源電圧検知回路２１は、上記実施の形態２の変形例２の電源電圧検知回路２１（図７参照）と同一構成である。
【０１７１】
上記実施の形態５では、定電流源回路１１のｐチャネルトランジスタ側のカレントミラー回路をカスコードにて構成していたが、この変形例２では、ｐチャネルトランジスタ側のカレントミラー回路をシングルにて構成している。
【０１７２】
この実施の形態５の変形例２のスタートアップ回路２０は、電源投入時において、高電位電力供給Ｖccの電圧が（ＶDSsatp１１１＋Ｖbe１１０＋Ｖtn１１１）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルして定電流源回路１１を起動する。
【０１７３】
この実施の形態５の変形例２のバンドギャップ基準電圧回路は、定電流源回路１１が定電流源として動作できる高電位電力供給Ｖccの下限値が（Ｖbe１００＋ＶDSsatp１００＋Ｖtn１００）である場合、すなわち（ＶDSsatp＋Ｖtn）＞（ＶDSsatn＋Ｖtp）であるプロセスを使用してバンドギャップ基準電圧回路を構成する場合であり、かつ上記実施の形態５よりも低い高電位電力供給Ｖccの電圧でバンドギャップ基準電圧を発生させる構成とする場合において、バンドギャップ基準電圧を確実に発生させたいときに有効である。
【０１７４】
実施の形態５の変形例３
図１８は本発明の実施の形態５の変形例３を示すバンドギャップ基準電圧回路の回路図である。図１８において、図１６および図１７と同じものあるいは相当するものには同じ符号を付してある。この変形例３の回路は、基本ステージ１０および電源電圧検知回路２１が上記実施の形態１の変形例５と同一構成であり、出力回路回路２２が上記実施の形態５の変形例１と同一構成である。
【０１７５】
この実施の形態５の変形例３のスタートアップ回路２０は、電源投入時において、高電位電力供給Ｖccの電圧が（ＶDSsatp１１１＋Ｖbe１１０＋Ｖtn１１１）になるまでの期間、ｐチャネルトランジスタＰ１００およびＰ１０２の共通ゲートを低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２をターンオンさせるに十分な電圧レベルにして定電流源回路１１を起動する。この実施の形態５の変形例３は、上記実施の形態５の変形例２と同様の効果を備えている。
【０１７６】
実施の形態６
図１９は本発明の実施の形態６を示すバンドギャップ基準電圧回路の回路図である。図１９において、図５および図１３と同じものあるいは相当するものには同じ符号を付してある。実施の形態６のバンドギャップ基準電圧回路は、基本ステージ１０と、スタートアップ回路２０とを備えている。この実施の形態６の回路は、基本ステージ１０が上記実施の形態４のものと同じ構成になっており、スタートアップ回路２０が上記実施の形態２のものと同じ構成になっている。
【０１７７】
なお、図１９の電源電圧検知回路２１のＰ１１１，Ｐ１１２は、定電流源回路１１のＰ１００，Ｐ１０４と同一仕様であり、電源電圧検知回路２１のＮ１１１は定電流源回路１１のＮ１００と同一仕様であり、電源電圧検知回路２１のＱ１１０は、定電流源回路１１のＱ１００と同一仕様である。
【０１７８】
実施の形態６の基本ステージ１０の動作は、上記実施の形態４の基本ステージ１０（図１３参照）と同様であり、負帰還ループ機能を備える。また、実施の形態６のスタートアップ回路２０の動作は、上記実施の形態２のスタートアップ回路２０（図５参照）と同様であり、定電流源回路１１が定電流源として動作する高電位電力供給Ｖccの電圧下限値が上記（３）式の電圧値ＶCC１である場合に、電源投入時において、高電位電力供給Ｖccが（ＶDSsatp１１１＋ＶDSsatp１１２＋Ｖbe１１０＋Ｖtn１１２）になるまでの期間、定電流源回路１１のｎチャネルトランジスクＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルして、定電流源回路１１を起動する。スタートアップ回路２０によって定電流源回路１１が起動されたあとは、スタータノード１１８の電圧は、Ｎ１００およびＮ１０２のソースよりもスレッショルド電圧Ｖtn以上高いプルアップされた電圧から定常動作の電圧に遷移し、定電流源回路１１の負帰還ループ機能によって安定する。
【０１７９】
以上のように実施の形態６のバンドギャップ基準電圧回路は、上記実施の形態２のスタートアップ回路２０と同様の効果、および上記実施の形態４の定電流源回路１１と同様の効果を備えている。
【０１８０】
実施の形態６の変形例１
図２０は本発明の実施の形態６の変形例１を示すバンドギャップ基準電圧回路の回路図である。図２０において、図１４および図１９と同じものあるいは相当するものには同じ符号を付してある。この変形例１の回路は、スタートアップ回路２０の出力回路２２が上記実施の形態６とは異なった構成になっており、基本ステージ１０および電源電圧検知回路２１は上記実施の形態６と同一構成である。この変形例１の出力回路２２は、上記実施の形態４の変形例１の出力回路２２（図１４参照）と同一構成である。
【０１８１】
図２０の出力回路２２は、上記実施の形態６の出力回路２２（図１９参照）において、スタートアップトランジスタＰ１１６をｎチャネルトランジスタＮ１１４，Ｎ１１５に変更したものである。Ｎ１１４は、ゲートがノード１２２に接続され、ソースが低電位電力供給Ｖssに接続され、ドレインがスタータノードである定電流源回路１１のノード１１９に接続されている。Ｎ１１５は、ゲートがノード１２２に接続され、ソースが低電位電力供給Ｖssに接続され、ドレインがもう一つのスタータノードである定電流源回路１１のノード１１５に接続されている。
【０１８２】
上記実施の形態６では、電源投入時において、高電位電力供給Ｖccが（ＶDSsatp１１１＋Ｖbe１１０＋Ｖtn１１１）になるまでの期間、定電流源回路１１のｎチャネルトランジスタＮ１００およびＮ１０２の共通ゲートを高電位電力供給Ｖccにプルアップし、これによってＮ１００およびＮ１０２をターンオンさせるに十分な電圧レベルして、定電流源回路１１を起動していた。
【０１８３】
これに対し、実施の形態６の変形例１では、ｐチャネルトランジスタＰ１０４およびＰ１０６の共通ゲートを低電位電力供給Ｖssにプルダウンするとともに、Ｐ１００およびＰ１０２の共通ゲートも低電位電力供給Ｖssにプルダウンし、これによってＰ１００およびＰ１０２の対とＰ１０４およびＰ１０６の対とからなるｐチャネルトランジスタのカスコードカレントミラーをターンオンさせるに十分な電圧レベルして、定電流源回路１１を起動する。この実施の形態６の変形例１は、上記実施の形態６と同様の効果を備えている。
【０１８４】
【発明の効果】
以上説明したように本発明によれば、電源投入時に確実に起動してバンドギャップ基準電圧を発生し、かつ消費電力を低減できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１を示すバンドギャップ基準電圧回路の回路図である。
【図２】実施の形態１の変形例１を示すバンドギャップ基準電圧回路の回路図である。
【図３】実施の形態１の変形例２を示すバンドギャップ基準電圧回路の回路図である。
【図４】実施の形態１の変形例３を示すバンドギャップ基準電圧回路の回路図である。
【図５】本発明の実施の形態２を示すバンドギャップ基準電圧回路の回路図である。
【図６】実施の形態２の変形例１を示すバンドギャップ基準電圧回路の回路図である。
【図７】実施の形態２の変形例２を示すバンドギャップ基準電圧回路の回路図である。
【図８】実施の形態２の変形例３を示すバンドギャップ基準電圧回路の回路図である。
【図９】本発明の実施の形態３を示すバンドギャップ基準電圧回路の回路図である。
【図１０】実施の形態３の変形例１を示すバンドギャップ基準電圧回路の回路図である。
【図１１】実施の形態３の変形例２を示すバンドギャップ基準電圧回路の回路図である。
【図１２】実施の形態３の変形例３を示すバンドギャップ基準電圧回路の回路図である。
【図１３】本発明の実施の形態４を示すバンドギャップ基準電圧回路の回路図である。
【図１４】実施の形態４の変形例１を示すバンドギャップ基準電圧回路の回路図である。
【図１５】本発明の実施の形態５を示すバンドギャップ基準電圧回路の回路図である。
【図１６】実施の形態５の変形例１を示すバンドギャップ基準電圧回路の回路図である。
【図１７】実施の形態５の変形例２を示すバンドギャップ基準電圧回路の回路図である。
【図１８】実施の形態５の変形例３を示すバンドギャップ基準電圧回路の回路図である。
【図１９】本発明の実施の形態６を示すバンドギャップ基準電圧回路の回路図である。
【図２０】実施の形態６の変形例１を示すバンドギャップ基準電圧回路の回路図である。
【図２１】従来のバンドギャップ基準電圧回路の回路図である。
【符号の説明】
１０  基本ステージ、  １１  定電流源回路、  １２  バンドギャップ基準電圧発生回路、  ２０  スタートアップ回路、  ２１  電源電圧検知回路、  ２２出力回路。
【図１】
0003678692.tif 000006
【図２】
0003678692.tif 000007
【図３】
0003678692.tif 000008
【図４】
0003678692.tif 000009
【図５】
0003678692.tif 000010
【図６】
0003678692.tif 000011
【図７】
0003678692.tif 000012
【図８】
0003678692.tif 000013
【図９】
0003678692.tif 000014
【図１０】
0003678692.tif 000015
【図１１】
0003678692.tif 000016
【図１２】
0003678692.tif 000017
【図１３】
0003678692.tif 000018
【図１４】
0003678692.tif 000019
【図１５】
0003678692.tif 000020
【図１６】
0003678692.tif 000021
【図１７】
0003678692.tif 000022
【図１８】
0003678692.tif 000023
【図１９】
0003678692.tif 000024
【図２０】
0003678692.tif 000025
【図２１】
0003678692.tif 000026