(57)【特許請求の範囲】
【請求項１】
入力画素の濃度データの階調を補正する画像処理装置において、
予め定められた互いに異なる補正規則を有し、前記入力画素の階調を各々が有する補正規則に従って補正する複数の階調補正手段と、
前記入力画素の存在する副走査方向の位置に応じて、前記複数の階調補正手段のうち、使用する階調補正手段を切り替える副走査方向切替手段と、
前記副走査方向切り替え手段によって切り替えられる階調補正手段を主走査方向に３画素周期で切り替える手段であって、前記３画素周期の第１の画素となる副走査方向に並ぶ入力画素列を「Ｌ」、前記３画素周期の第２の画素となる副走査方向に並ぶ入力画素列を「Ｃ」、前記３画素周期の第３の画素となる副走査方向に並ぶ入力画素列を「Ｒ」とした場合、前記入力画素列Ｌと、前記入力画素列Ｒの画素成長速度が遅くなるように補正し、前記入力画素列Ｃの画素成長速度が速くなるように補正するように、前記階調補正手段を切り替える主走査方向切替手段と
を具備することを特徴とする画像処理装置。
【請求項２】
前記副走査方向切替手段は、副走査方向に２ライン周期毎に、前記使用する階調補正手段を切り替え、
前記主走査方向切替手段は、前記２ライン周期の第１のライン上の主走査方向に並ぶ入力画素を「Ｅ」、前記２ライン周期の第２のライン上の主走査方向に並ぶ入力画素を「Ｏ」とした場合、
前記入力画素列Ｒの前記入力画素Ｏを前記入力画素列Ｌの前記入力画素Ｏより画素成長速度が遅くなるように補正するときは、前記入力画素列Ｒの前記入力画素Ｅを前記入力画素列Ｌの前記入力画素Ｅより画素成長速度が速くなるように補正し、
前記入力画素列Ｒの前記入力画素Ｏを前記入力画素列Ｌの前記入力画素Ｏより画素成長速度が速くなるように補正するときは、前記入力画素列Ｒの前記入力画素Ｅを前記入力画素列Ｌの前記入力画素Ｅより画素成長速度が遅くなるように補正することを特徴とする請求項２記載の画像処理装置。
【請求項３】
入力画素の階調をそれぞれ異なる補正規則に従って補正する複数の階調補正手段を有する画像処理装置において、入力画素の濃度データの階調を補正する画像処理方法であって、
画像処理装置が、
前記入力画素の存在する副走査方向の位置に応じて、前記複数の階調補正手段のうち、使用する階調補正手段を切り替えるとともに、
主走査方向に３画素周期となる入力画素列のうち、第１の画素となる副走査方向に並ぶ入力画素列を「Ｌ」、前記３画素周期の第２の画素となる副走査方向に並ぶ入力画素列を「Ｃ」、前記３画素周期の第３の画素となる副走査方向に並ぶ入力画素列を「Ｒ」とした場合、前記入力画素列Ｌと、前記入力画素列Ｒの画素成長速度が遅くなるように補正し、前記入力画素列Ｃの画素成長速度が速くなるように補正するように、前記階調補正手段を切り替える画像処理方法。
【請求項４】
前記画像処理装置が、
副走査方向に２ライン周期毎に、前記使用する階調補正手段を切り替えるとともに、
前記２ライン周期の第１のライン上の主走査方向に並ぶ入力画素を「Ｅ」、前記２ライン周期の第２のライン上の主走査方向に並ぶ入力画素を「Ｏ」とした場合、前記入力画素列Ｒの前記入力画素Ｏを前記入力画素列Ｌの前記入力画素Ｏより画素成長速度が遅くなるように補正するときは、前記入力画素列Ｒの前記入力画素Ｅを前記入力画素列Ｌの前記入力画素Ｅより画素成長速度が速くなるように補正し、前記入力画素列Ｒの前記入力画素Ｏを前記入力画素列Ｌの前記入力画素Ｏより画素成長速度が速くなるように補正するときは、前記入力画素列Ｒの前記入力画素Ｅを前記入力画素列Ｌの前記入力画素Ｅより画素成長速度が遅くなるように補正することを特徴とする請求項３記載の画像処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電子写真方式のデジタル複写機やプリンタ等に係り、高品位の中間調画像を出力するために用いて好適な画像処理装置に関する。
【０００２】
【従来の技術】
従来より、電子写真方式のデジタル複写機やプリンタ等において、中間調画像を出力する方式としては、網点画像再現方式と三角波比較方式とが知られている。その概要について以下に説明する。
【０００３】
＜網点画像再現方式＞
網点画像再現方式にあっては、ディザ法または濃度パターン法がある。これらの方式は、図１２に示すように、出力画素の解像度の一対一に対応する濃度しきい値マトリックスと入力画像データとを比較し、その結果に基づいて出力画素のオン／オフを制御するという構成をとる。このときの入力画像データと出力画像データとの対応が一対一か、あるいは一対複数画素かで、ディザ法と濃度パターン法とが分類される。図１３に示すように、入力画像データと出力画像データとが一対一に対応する場合がディザ法となり、一対複数画素に対応する場合が濃度パターン法となる。ここでは、このような方式の濃度しきい値マトリックスをスクリーンパターンと呼ぶ。
【０００４】
上記スクリーンパターン内の各濃度しきい値は、８ビット（０〜２５５）の入力画像信号に適用する場合には、例えば、図１３に示すスクリーンパターンが、階調範囲（０〜２５５）をサブピクセル数で等分し、線形量子化されるように設定する（端数は四捨五入）。図１３（ｂ）に示す濃度パターン法を、８ビット（０〜２５５）の入力画像信号に適用した場合、図１４（ｂ）に示すように、各濃度しきい値は、「８」、「２４」、「４０」、……になる。
【０００５】
次に、上記濃度しきい値と入力画素の濃度とが比較され、各サブピクセルのオン／オフ状態が決定される。すなわち、入力画素の濃度よりも低い濃度しきい値に対応するサブピクセルはオン状態となり、他のサブピクセルはオフ状態となる。一例として、入力画素の濃度が図１４（ａ）に示すように「１２０」であった場合、各サブピクセルのオン／オフ状態は、図１４（ｃ）に示すようになる。
【０００６】
ところで、カラー複写機等で網点画像再現方式を採用する場合には、上述した処理を各原色（Ｋ，Ｙ，Ｍ，Ｃ）毎に行えばよい。しかしながら、各色に対して同一のスクリーンパターンを用いると、僅かな位置ずれによって色ムラが生じたり、各原色の網点が重なった場合に生じる縞模様（モアレ縞）の影響が大きくなる。そこで、図１５に示すように、スクリーン角θが異なるスクリーンパターンを４種類用いて、これらを各原色に対応させて用いることが一般的である（特公昭５２−４９３６１号公報、特開昭５４−１８３０２号公報）。
【０００７】
なお、スクリーン印刷等の分野にあっては、スクリーン角θは、０゜、１５゜、４５゜および７５゜に設定すると好適であることが知られている。しかしながら、複写機等に応用するためには、同一のスクリーンパターンを繰り返し使用してメモリ容量を削減するため、スクリーン角θは有理正接で求めることができる値をとらざるを得ない。なお、図１６は、同一のスクリーンパターンを配列した状態を示す概念図である。図示する数字は、濃度しきい値番号である。
【０００８】
＜三角波比較方式＞
次に、三角波比較方式にあっては、図１７（ａ）に示すように、まず、入力画素の濃度がアナログ信号に変換される。そして、比較器によって所定周期の三角波と該アナログ信号とが比較され、出力パルス幅信号を得る。アナログ信号のレベルが三角波のレベル以上（あるいはレベル以下）となる場合には、オン状態（例えば、レーザ光の露光状態）、それ以外の場合には、オフ状態となる。すなわち、入力画素の濃度が高いほど、アナログ信号のレベルが高くなり、比較結果がオン状態になるデューティ比も高くなり、出力画像の濃度も高くなる。
【０００９】
ところで、三角波比較方式において、カラー印刷を行う場合においても、色ムラやモアレ縞による影響を抑制するため、各原色毎にスクリーン角θを付与する技術が知られている。例えば、特開昭６２−１８３６７０号公報では、副走査方向に「１」ライン進む毎に三角波の位相を一定量シフトする技術が開示されている。また、特開平２−２９６２６４号公報では、階調再現特性を副走査方向に「１」ライン進む毎に変化させる技術が開示されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来技術においては、以下のような種々の問題があった。まず、網点画像再現方式では、解像度と再現階調数との間に相反関係があった。例えば、出力装置の解像度が「４００ｄｐｉ（ドット／インチ）」であって、「２００ｌｐｉ（ライン／インチ）」の解像度を得たい場合には、スクリーンのサイズを「２×２」にする必要がある。すなわち、再現階調数は「４」になり、極めて低い階調数しか得られない。逆に、再現階調数を「６４」にするためには、スクリーンのサイズを「８×８」にする必要がある。このため、解像度は「４００／８＝５０ｌｐｉ」になり、大幅に低下する。
【００１１】
なお、スクリーン印刷を行う場合、出力装置は元々「４０００ｄｐｉ」程度の解像度を有しているので、再現階調数を大とした場合であっても、肉眼では画像の粗さは目立たない。しかしながら、電子写真方式では、「４００ｄｐｉ〜６００ｄｐｉ」程度の解像度が限界であるので、上述した問題が生じる。
【００１２】
一方、三角波比較方式では、解像度と再現階調数との間に相反関係はない。しかしながら、上述した技術によって各原色毎にスクリーン角θを付与することは実用性に乏しい。この理由を図１８を参照して説明する。図１８（ａ）において、Ｓ1は、アナログ信号であり、このアナログ信号Ｓ1は、三角波信号と比較される。三角波信号は、副走査方向の「１」ライン毎に位相が徐々に遅延される。
【００１３】
この比較結果によって得られたレーザの露光パターンを同図（ｂ）に示す。同図（ｂ）から明らかなように、副走査方向の「１」ライン毎に三角波の位相をシフトさせると、網点やスクリーン形状の崩れ、あるいは途切れ等を招きやすい。これにより、階調特性および粒状性再現に悪影響が生じ、満足できる画質を得ることが困難であった。さらに、スクリーン角θおよびスクリーン線数（解像度）についても、用いられる三角波パターンの周期に拘束され、自由度が少なかった。
【００１４】
この発明は上述した事情に鑑みてなされたもので、解像度と再現階調数との間に相反関係がなく、しかもスクリーン形状の自由度を高めることができ、より高品質な出力画像を安定して得ることができる画像処理装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
上述した問題点を解決するために、本発明では、入力画素の濃度データの階調を補正する画像処理装置において、予め定められた互いに異なる補正規則を有し、前記入力画素の階調を各々が有する補正規則に従って補正する複数の階調補正手段と、前記入力画素の存在する副走査方向の位置に応じて、前記複数の階調補正手段のうち、使用する階調補正手段を切り替える副走査方向切替手段と、前記副走査方向切り替え手段によって切り替えられる階調補正手段を主走査方向に３画素周期で切り替える手段であって、前記３画素周期の第１の画素となる副走査方向に並ぶ入力画素列を「Ｌ」、前記３画素周期の第２の画素となる副走査方向に並ぶ入力画素列を「Ｃ」、前記３画素周期の第３の画素となる副走査方向に並ぶ入力画素列を「Ｒ」とした場合、前記入力画素列Ｌと、前記入力画素列Ｒの画素成長速度が遅くなるように補正し、前記入力画素列Ｃの画素成長速度が速くなるように補正するように、前記階調補正手段を切り替える主走査方向切替手段とを具備することを特徴とする。
【００１６】
この発明によれば、副走査方向切替手段によって、入力画素の存在する副走査方向の位置に応じて、複数の階調補正手段のうち、使用する階調補正手段を切り替えることにより、入力画素の濃度データの階調を補正する。したがって、解像度と再現階調数との間に相反関係がなく、かつスクリーン形状の自由度を高めることが可能となり、より高品質な出力画像を安定して得ることが可能となる。
【００１７】
【発明の実施の形態】
次に図面を参照してこの発明の実施形態について説明する。
【００１８】
Ａ．実施形態の構成
図１は本発明の実施形態による画像処理装置の構成を示すブロック図である。図において、画像処理装置は、スクリーン角生成パターン発生回路１０、出力画素値算出回路２０、波形制御多値化回路３０、エッジ検出回路４０、エッジ用スクリーン生成パターン発生回路／出力画素値算出回路５０および切替器６０からなる。
【００１９】
Ａ−１．スクリーン角生成パターン発生回路
スクリーン角生成パターン発生回路１０は、カラープリント出力時にＣ，Ｍ，Ｙ，Ｋ毎に異なるスクリーン角の網点パターンを生成する。副走査方向アドレスカウンタ１０２は、水平同期信号Ｈ＿ＳＹＮＣをカウントし、該カウント値を出力する。また、主走査方向アドレスカウンタ１０４は、画素クロックＣＬＫをカウントし、該カウント値を出力する。
【００２０】
リセット回路１０５は、水平同期信号Ｈ＿ＳＹＮＣがスクリーン角生成パターン発生回路１０に入力された場合、あるいは主走査方向アドレスカウンタ１０４のカウント値が所定のリセット値に達した場合に主走査方向アドレスカウンタ１０４をリセットする。これにより、カウンタ値は「０」に戻る。
【００２１】
例えば、図１５に示す（ｂ）１８．４゜のスクリーンの場合には、特公昭５２−４９３６１号公報に開示されている方式により、これを展開して得られた、図１６に示す展開パターンを生成する。このときに生成されるＬ×Ｌの長方形マトリックスを主走査方向にＬ画素毎、副走査方向にはＬライン進む毎に繰り返して使用することで、所望のスクリーンパターンで埋め尽くされたスクリーンが生成できる。このときの主走査方向のリセット値は「１０」となる。
【００２２】
同様に、リセット回路１０５は、副走査方向アドレスカウンタ１０２のカウント値がリセット値（この場合、副走査方向のリセット値も「１０」となる）に達した場合、該副走査方向アドレスカウンタ１０２をリセットする。また、網点パターンメモリ１０３は、この実施形態では「１０×１０バイト」のメモリ容量を有し、上記副走査方向アドレスカウンタ１０２、主走査方向アドレスカウンタ１０４のカウント値によってアクセスされる。該網点パターンメモリ１０３には、使用されるスクリーンパターンを配列した内容が記憶されている。すなわち、上述した図１６に示すＬ×Ｌの長方形マトリックスの展開パターンが格納される。このようにして、網点パターンメモリ１０３は、副走査方向アドレスカウンタ１０２、主走査方向アドレスカウンタ１０４のカウント値に応じた網点パターン値Ｓを出力する。
【００２３】
次に、実際に使用する網点パターン値の例を図２に示す。スクリーン角θが「０゜」の網点パターンとしては、図１５に示す（ａ０）が考えられるが、本実施形態では、図１５に示す（ａ１）の網点パターンを用いる。該網点パターンでは、まず、第１の主走査方向（Ｅ）に「３（Ｌ）」、「１（Ｃ）」、「２（Ｒ）」とし、第２の主走査方向（Ｏ）に、第１の主走査方向と反対の「２（Ｌ）」、「１（Ｃ）」、「３（Ｒ）」としている。図１５の（ａ１）の網点パターンを用いることで、スクリーン角θ「０゜」の万線が千鳥状に成長することになる。図１５の（ａ０）と、同図の（ａ１）のような関係の網点パターンは、網点パターンのサイズや千鳥になる周期を変えることで、多数存在するので、その例を図１１に示す。図１１（ａ）は、２×１の万線の基本パターンであり、同図（ｄ）は、３×１の万線の基本パターンである。また、図１１（ｂ）と図１１（ｃ）は、図１１（ａ）の基本パターンから派生した千鳥パターンである。派生方法は、千鳥の周期を変えたり、成長パターンと波形パターンとを変えることにより、無限に存在するが、必要な解像度と階調性を保てるものを選択することになる。
【００２４】
次に、図１５に示す（ａ１）の網点パターンを以下に示す手順で変換した後、実際の網点パターンメモリ１０３に格納する。まず、図１５の（ａ０）に示すマトリックス内の各パターン値から「１」を引いたマトリックスを求め、次に、４×４のマトリックスから求められるステップゲイン値「８５（＝２５６／３）」を、先に求めたマトリックスに掛け合わせ、実際に網点パターンメモリ１０３に格納する網点パターンを決定する。この結果、マトリックス内のこれらの値は、その画素がオン（黒）になったときの、全体（２５６）に対する割合（重み）を示すことになる。すなわち、１個のドットがオンになった場合には、１／３×２５６＝８５、２個のドットがオンになった場合には、２／３×２５６＝１７０となる。但し、図２に示す網点パターンでは、後述する計算の簡略化のために、上述したように、図１５の（ａ１）に示すマトリックスから「１」を引いて、「０」から開始するパターンとしている。
【００２５】
次に、波形制御パターンメモリ１１１は、図１５の（ｂ）に示すスクリーンパターンが用いられる場合、図１６に示すＬ×Ｌのマトリックスを格納するために、「１０×１０ビット」のメモリ容量を有し、網点パターンメモリ１０３の各網点パターンに対応して、図３（ｂ）に示すような「０」、「１」、「２」のいずれかを示す２ビットの波形パターンを記憶する。このとき、「０」は右側からドットが成長する場合の波形パターンであり、「１」は左側から成長する場合の波形パターン、「２」は真ん中から成長する場合の波形パターンである。但し、この値に限られるわけではない。本実施形態の場合には、合計３種類のパターンであるので、１０ビット×１０ビット×２ビットの波形パターンメモリが必要となる。そして、副走査方向アドレスカウンタ１０２、主走査方向アドレスカウンタ１０４のカウント値によって、波形制御パターンメモリ１１１の波形パターンがアクセスされ、スクリーン切換信号ＳＣＳとして出力される。ここで、各網点パターンに対応する波形パターンの例を図３（ｂ）に示す。
【００２６】
次に、階調制御パターンメモリ１１２は、Ｌ×Ｌの長方形マトリックスを格納するために、「１０×１０ビット」のメモリ容量を有し、網点パターンメモリ１０３の各網点パターンに対応して、「０」または「１」のどちらかを示す「１ビット」の階調制御パターンを記憶する。副走査方向アドレスカウンタ１０２、主走査方向アドレスカウンタ１０４のカウント値によって、階調制御パターンメモリ１１２の階調制御パターンがアクセスされ、出力画素値算出回路２０へ出力される。
【００２７】
Ａ−２．出力画素値算出回路
次に、出力画素値算出回路２０の構成について図４を参照して説明する。図において、減算器２０１は、入力画像信号（画素濃度）Ｖから網点パターン信号Ｓを減算する。階調ゲインレジスタ２１０は、階調ゲインＧを記憶している。なお、階調ゲインＧは、図１５の網点パターンの最大値に等しくなるうに設定される。次に、乗算器２０２は、減算器２０１での減算値Ｎと階調ゲインＧとを乗算し、その乗算結果Ｍを出力する。比較器２０３、２０４は、各々、乗算結果Ｍが「０」より小さいか、あるいは２５５より大きいかを判定し、それぞれの判定結果１ビットづつを合わせた２ビットをデコーダ２０８に入力し、セレクタ２０９への選択信号とする。一方、乗算器２０２の結果は、それぞれ異なる特性を有する２つの階調補正用のＬＵＴ（この例では２種類のＬＵＴを用いたが、これに限られるものではない）２０５，２０６に入力され、階調補正された後にセレクタ２０９に供給される。
【００２８】
セレクタ２０９は、上記ＬＵＴ２０５，２０６からの信号と、予めレジスタにセットされている「０」または「２５５」の２つの信号との合計４つの信号を、デコーダ２０８からの２ビット信号と、階調制御パターンメモリ１１２からの階調制御パターン信号１ビットとの合計３ビットの値に応じて選択し、出力画像信号ＯＤとして送出する。セレクタ２０９は、比較器２０３、２０４の比較結果に基づいて、乗算結果Ｍが「０」以下であれば、値「０」を出力し、「２５５」以上であれば、値「２５５」を出力する。上記２つの値以外の場合には、階調制御パターン信号１ビットに従って、網点パターンに対応したＬＵＴ２０５，２０７のいずれかの階調補正用ＬＵＴの出力結果を出力する。
【００２９】
また、階調制御パターンメモリ１１２とデコーダ２０８およびセレクタ２０９の構成は、上述しものに限ったわけではなく、階調制御パターンの１ビットをデコーダ２０８に入力して、２種類のＬＵＴからの信号と、予めレジスタにセットされている「０」ないしは「２５５」の２つの信号、すなわち、合計４つの信号を選択する２ビットの信号をセレクタ２０９に入力し、セレクタ２０９がその２ビットで選択し、出力画像信号ＯＤとして送出する構成でもよい。
【００３０】
ここで、従来の２値化方式による網点化と、本発明の出力画素値算出法による網点化とをそれぞれの原理を比較して説明する。図５は、従来の２値化方式による網点化の原理を示す概念図である。図において、入力信号が１８２／２５５＝７１％の面積率を有する信号として入力された場合、図示したような４×４の合計１６個の出力画素のうち、１１個がオン（２５５）となり、残り５個がオフ（０）となる。このとき、出力信号の面積率は、（２５５×１１）／（２５５×１６）×１００％＝６９％となり、４×４＝１６階調分の量子化レベルしか確保されないため、この場合、１／１６＝６．２５％単位の量子化ステップによる量子化誤差が発生してしまうので、満足できるものではなかった。仮に、１２個までがオン（２５５）となっても、このときの出力信号の面積率は、（２５５×１２）／（２５５×１６）×１００％＝７５％となり、６％の量子化誤差が発生してしまう。
【００３１】
これに対して、図６に示す本発明の出力画素値算出法による網点では、４×４＝１６の各画素の持つ重み（その画素までがオンになったときのベタ濃度レベル「２５５」に対する割合）を表す網点パターンマトリックスを用いて後述する決定法により、フィードバック演算なしに、４×４の各出力画素の出力濃度レベルを算出する処理を行う。これによると、入出力間での再現量子化誤差を最小にするように、中間濃度レベルの出力画素制御ができるため、出力信号の面積率は、（２５５×１１＋９６）／（２５５×１６）×１００％＝７１％となり、８ビットの入出力システムに適用した場合、「２５６」の量子化ステップ、１／２５６＝０．４％以下の量子化誤差に収まる階調再現が可能になる。
【００３２】
さらに、算出方法について図４を参照して説明する。入力画像信号Ｖの値が「１８２」であって、網点パターンメモリ１０３から図１５の（ａ）に示す「０゜」の各値が出力された場合を想定して具体例を説明する。まず、入力画像信号Ｖが「１８２」であれば、網点パターンの３×２マトリックスの各パターン値Ｓ（「０」、「８５」、……、「１７０」）に対して減算器２０１でＶ−Ｓを実施し、その結果Ｎに階調ゲインＧ（この場合、２５６／８５＝３）を乗算器２０２で乗算し、乗算結果Ｍを得る。この乗算結果Ｍが「０」より小さければ、「０」を出力し、「２５５」より大きければ、「２５５」を出力することになる。網点パターン値が「１７０」のときのみ、乗算結果Ｍが「０」と「２５５」の間の「３６」の値を示す。
【００３３】
以上の結果から、セレクタ２０９は、網点パターン値が「０」、「８５」のときには「２５５」を、網点パターン値が「１７０」のときはＭ値「３６」がＬＵＴ２０５、２０６により変換されたいずれかの値の１つを、階調制御パターン信号で選択して出力する。これらの各ＬＵＴ２０５、２０６に設定する変換特性については後述するが、簡単のためにリニアなものがいずれかのＬＵＴに設定されているとすれば、乗算値Ｍからは「３６」がそのまま出力される。
【００３４】
以上説明したきたように、上記構成によれば、入力信号に忠実な量子化誤差の少ない階調再現方式が実現できるが、中間濃度レベルを再現させる手段、およびその特性によっては、原理的に実現できるものとは異なることが予想される。
【００３５】
ここで、図７（ａ），（ｂ）は、上述した構成によるスクリーン生成方式によって得られるトーン再現特性を示す概念図、および補正トーン特性の効果を示す概念図である。本方式によるトーン再現特性は、図７（ａ）に示すように、網点パターンのオン（２５５）画素が担うデジタル部分の階段的階調再現部と中間濃度レベル画素が担うアナログ部分の連続的階調再現部とが合成されたものとなる。このため、これら両者の階調再現部がともにリニアな特性とならなければ、基本的に不連続点のある階調特性となり、疑似輪郭が発生してしまう。このために、中間濃度画素値の再現を担うアナログスクリーン生成部のトーン再現性および「０」、「２５５」出力からなる階段的階調再現を担うデジタルスクリーン生成部のトーン再現性の双方を補正する手段が必要となる。
【００３６】
上記トーン再現性を補正する手段が図４に示すＬＵＴ２０５、ＬＵＴ２０６である。図７（ａ）に示すように、トーン補正前は、スクリーンパターンしきい値が作るデジタル部分の階段的階調再現域と、中間濃度画素値によるアナログ部分の連続的階調再現域との接点で、不連続点を有するゆらぎのある階調特性となる。これに対して、階段的階調再現域と連続的階調再現域との双方を適切に補正した図７（ｂ）に示すトーン再現特性は、リニアな疑似輪郭のない特性となる。
【００３７】
図８（ａ），（ｂ）は、アナログ部分の連続的階調再現を実際に補正する場合の手順を示す概念図である。図において、アナログスクリーンによるトーン再現特性が図８（ａ）であった場合、これがリニアになるように逆関数となる図８（ｂ）のトーン特性を求める。さらに、ハイライト部分でのトーンカーブの立ち上がり、および高濃度部分でのトーンカーブのｙを、できるだけ滑らかになるように決定し、これをＬＵＴにセットする。
【００３８】
ここで、問題になるのは、アナログスクリーン生成部の経時変動および環境変動である。例えば、図１５に示す（ａ０）のような網点パターンを使用して原稿がグラデーションであった場合、経時変動および環境変動によって、アナログスクリーン生成部が変動すると、パターン「１」が成長した後、パターン「２」が成長開始するとき、またはパターン「２」が成長した後、パターン「３」が成長開始するときに、疑似輪郭が非常に目立ってしまう。本実施形態では、図１５に示す（ａ１）のような千鳥網点パターンを使用することで、アナログスクリーン生成部が変動して階調再現が多少不連続になっても、疑似輪郭が生じ難くなっている。
【００３９】
図７に示すデジタル部分の階段的階調再現域については、階段の高さ（量子化ステップの幅）が均一になるように、出力画素値算出回路の前段のトーン補正手段で補正する。このような構成により、疑似輪郭のないリニアリティの高い階調再現特性の実現が可能になる。
【００４０】
Ａ−３．波形制御多値化回路
次に、図９は、波形制御多値化回路３０の構成を示すブロック図である。図において、Ｄ／Ａ変換回路３０１は、画像濃度信号ＯＤをアナログ信号に変換して出力する。パターン発生部３０２，３０３，３０４は、各々、相互に「１８０゜」位相の異なる２００線のＡ相、Ｂ相の２種類の三角波信号、および４００線の三角波信号を出力する。コンパレータ３０５，３０６，３０７は、上記三角波信号と上記アナログ信号とを各々比較し、比較結果をデジタル信号として出力する。すなわち、上記デジタル信号は、アナログ信号のレベルが三角波信号のレベル以上である場合には「１」になり、それ以外の場合には「０」となる信号である。
【００４１】
セレクタ３０５は、スクリーン切換信号ＳＣＳ（波形制御パターンメモリ１１１の内容）に基づいて、これらアナログ信号のうち、いずれか１つを画素クロックＣＬＫに同期させて選択し、出力する。この出力信号は、レーザダイオード用の出力パルス変調信号として出力される。
【００４２】
ここで、選択されるアナログ信号に対応する部分の三角波信号の波形を図３（ｃ）を参照して説明する。同図（ｂ）、（ｃ）を比較すると、スクリーン切換信号ＳＣＳ（成長パターン）が「０」である場合には、パターン発生器３０２，３０３のいずれかのうち、立ち上がりの半周期にある三角波パターンにより得られたパルス変調信号が選択回路３０８で選択され、このシステムの場合には、画素の右側から打点される。スクリーン切換信号ＳＣＳが「１」である場合には、パターン発生器３０２，３０３のいずれかのうち、立ち下がりの半周期にある三角波パターンにより得られたパルス変調信号が選択回路３０８で選択され、画素の右側から打点される。また、スクリーン切換信号ＳＣＳが「２」である場合には、パターン発生器３０４の６００線周期の三角波パターンにより得られたパルス変調信号が選択回路３０８で選択され、画素の中央から打点される。
【００４３】
したがって、相互に「１８０゜」位相の異なる２００線のＡ相、Ｂ相の２種類の三角波信号パターンを参照した、コンパレータ３０５，３０６から出力されるアナログ信号のうち、どちらが選択されるかは、スクリーン切換信号ＳＣＳのみによっては一意に決まらない。例えば、スクリーン切換信号ＳＣＳが一定値のまま、画素クロックＣＬＫが複数回入力されると、セレクタ３０５は、両アナログ信号を交互に選択することになる。また、ここで用いられる三角波波形は、パターン１、２のみならず、その１／２周期の三角波パターンやノコギリ波等を用いることも考えられる。また、三角波信号等の参照信号の周期は、上記２００線および４００線の組み合わせに限らないことは勿論であり、例えば、３００線と６００線の組み合わせでもよい。
【００４４】
このような波形制御によって打点方向を制御することにより、形状のスムーズな網点画像を生成することが可能となる。図１０は、この効果を示したもので、（ａ）は固定周期、位相の三角波パターン１による多値化の例である。これによると、上述した出力画素値算出アルゴリズムにより、中間濃度値を出力し、総和としての濃度値は保証されるものの、結果とて得られる出力網点形状は、トギレが発生し、満足されるものではない。一方、波形制御パターンに基づいて、波形制御多値化した（ｂ）では、元々の想定していたスムーズな網点形状を生成できる。
【００４５】
Ａ−４．エッジ用スクリーン生成パターン発生回路／出力画素算出回路５０
次に、エッジ用スクリーン生成パターン発生回路／出力画素算出回路５０について説明する。このエッジ用スクリーン生成パターン発生回路／出力画素算出回路５０は、上述したスクリーン生成パターン発生回路と、出力画素値算出回路の組み合わせと考えてよく、設定される網点パターン、波形制御パターン、階調ゲインＧ、補正用ＬＵＴといったパラメータがエッジ部に適した値となっている。後述するエッジ検出回路４０から供給される信号により、このエッジ用スクリーン生成パターン発生回路／出力画素算出回路５０の出力と出力画素値算出回路２０の出力とをリアルタイムに切り替えることで、エッジ部と非エッジ部で、それぞれ好ましい成長方法を選択することが可能となる。
【００４６】
文字のように階調より解像度が優先される部分は、図３に示す「エッジ」のような最小パターンで成長させることで、入力解像度のままで再現させることができる。また、エッジ検出回路４０から供給される信号が多段階であれば、それぞれに対応する網点パターンと波形制御パターンとを用意することで、エッジ部から非エッジ部で多段階の成長方法を行わせることが可能となる。本実施形態のように、図３に示す「エッジ」の１×１のパターンであれば、画像信号をそのまま出力するのと等価であり、特に、エッジ用パターンとして用意せずに、画像信号と後述する出力画素値算出回路の出力をエッジ信号によって選択するようにしてもよい。
【００４７】
Ａ−５．エッジ検出回路４０および切替部６０
次に、エッジ検出回路４０について説明する。エッジ検出回路４０は、画像のエッジ情報に基づいて、画像をエッジ部に非エッジ部にＫ（Ｋ＞１）段階に分割する信号を生成する回路である。本発明では、特に、その詳細について限定しないが、例えばエッジ検出フィルタを用いてエッジ部を検出し、所定のしきい値で分割する方法がある。また、エッジ検出とそれ以外の特徴量を組み合わせて行う場合も考えられる。例えば、Ｋ＝２のとき、図１に示すＳＥＬ信号は、１ビットとなり、切替部６０に供給される。例えば、ＳＥＬ信号「１」のとき、エッジ部とし、「０」のとき、非エッジ部とすれば、切替部６０は、ＳＥＬ信号「１」のとき、エッジ用スクリーン生成パターン発生回路／出力画素値算出回路５０の出力を選択し、「０」であれば、スクリーン角生成パターン発生回路１０の出力（スクリーン切換信号ＳＣＳ）と出力画素値算出回路１０（ＯＤ）を出力する。
【００４８】
Ｂ．実施形態の動作
次に、本実施形態の動作を説明する。本実施形態の画像処理装置を用いてカラー画像を出力する場合、最初にＫ色の出力処理が行われる。
【００４９】
まず、各メモリ、レジスタ、カウンタ等がリセットされ、図３（ａ）および（ｂ）に示す「０゜」に係る網点パターン（このときに上述した重み変換されている）および波形制御パターンが図１の網点パターンメモリ１０３および波形制御パターンメモリ１１１に各々書き込まれ、リセット回路１０５におけるリセット値は「２」に設定される。
【００５０】
さらに、該網点パターンに応じて、出力画素値算出回路２０内の階調ゲインレジスタ２１０に値「３」が書き込まれる。次に、主走査方向アドレスカウンタ１０４に画素クロックＣＬＫが供給され、出力画素値算出回路２０にはＫ色に係る入力画像信号Ｖが供給される。主走査方向アドレスカウンタ１０４は画素クロックＣＬＫをカウントするが、カウント値が「３」に達すると、該カウント値は、リセット回路１０５によってリセットされる。また、副走査方向アドレスカウンタ１０２からは「０」が出力される。
【００５１】
これにより、網点パターンメモリ１０３にあっては、「Ｙ（副走査方向）＝０、Ｘ（主走査方向）＝０」のアドレスから「Ｙ（副走査方向）＝０、Ｘ（主走査方向）＝２」までの「３」アドレスが繰り返しアクセスされ、対応する「３」種類の網点パターンＳが出力画素値算出回路２０に繰り返し供給される。出力画素値算出回路２０にあっては、比較器２０３、２０４の比較結果と階調制御パターンに基づいて、乗算器２０２から出力されたＬＵＴ後の３つの中間値、「２５５」、「０」のうち、いずれか１つの値が選択され、選択された値は画像濃度信号ＯＤとして出力される。
【００５２】
また、波形制御パターンメモリ１１１にあっては、網点パターンＳに対応したスクリーン切換信号ＳＣＳが出力される。このようにして、主走査方向の「１」ライン分のスキャンが終了すると、水平同期信号Ｈ＿ＳＹＮＣがスクリーン角生成パターン発生回路１０に供給される。これにより、副走査方向アドレスカウンタ１０２のカウント値がインクリメントされるとともに、主走査方向アドレスカウンタ１０４のカウント値がリセットされる。
【００５３】
同様にして、図１に示すエッジ用スクリーン生成パターン発生回路／出力画素値算出回路５０にも、図３の「エッジ」に示す１×１の網点パターンおよび波形制御パターンが設定され、階調ゲインレジスタには、「１」が書き込まれ、ＬＵＴにはリニアなテーブルが設定される。本設定は、画像データをそのままの状態で出力し、波形制御は常に画素の中央から打点させることになる。
【００５４】
そして、次のラインに対するスキャンが開始される。そして、「２」ライン分のスキャンが終了した後に、水平同期信号Ｈ＿ＳＹＮＣが副走査方向アドレスカウンタ１０２に入力されると、副走査方向アドレスカウンタ１０２のカウント値が「２」となる。リセット回路１０５は、この状態を検出すると、副走査方向アドレスカウンタ１０２のカウント値を「０」にリセットする。
【００５５】
以後、同様に、画素クロックＣＬＫに同期して入力画像信号Ｖが出力画素値算出回路２０に供給されると、網点パターンメモリ１０３および波形制御パターンメモリ１１１がアクセスされ、サブピクセルが出力画素値算出回路２０に供給されるとともに、その演算結果ＯＤとスクリーン切換信号ＳＣＳとが切替器６０に供給される。切替器６０は、画像データにエッジ部があれば、エッジ検出回路４０がこれを検知し、エッジ用スクリーン生成パターン発生回路／出力画素値算出回路５０の出力を選択し、非エッジ部であれば、演算結果ＯＤとスクリーン切換信号ＳＣＳが選択される。これにより、「１」ページ分のＫ色の画像濃度信号ＯＤが波形制御多値化回路３０に順次供給される。非エッジ部は、図１５の（ａ１）に示す千鳥万線で再現され、エッジ部は、入力画像のまま再現されることになる。
【００５６】
Ｋ色の出力が終了すると、次にＹ色の出力処理が行われる。まず、各メモリ、レジスタ、カウンタ等がリセットされ、図３（ａ）および（ｂ）に示す「１８゜」に係る網点パターン（このときに上述した重み変換されている）および波形制御パターンが網点パターンメモリ１０３および波形制御パターンメモリ１１１に各々書き込まれ、リセット回路１０５におけるリセット値は「１０」に設定される。
【００５７】
さらに、該網点パターンに応じて、出力画素値算出回路２０内の階調ゲインレジスタ２１０に値「１０」が書き込まれる。そして、画素クロックＣＬＫがスクリーン角生成パターン発生回路１０に供給され、Ｙ色の入力画像信号Ｖが出力画素値算出回路２０に供給されると、Ｋ色において説明したのと同様の処理が行われ、「１」ページ分のＹ色の画像濃度信号ＯＤが波形制御多値化回路３０に順次供給される。
【００５８】
Ｙ色の出力が終了すると、次にＭ色の出力処理が行われる。まず、各メモリ、レジスタ、カウンタ等がリセットされ、図３（ａ）および（ｂ）に示す「４５゜」に係る網点パターンおよび波形制御パターンが網点パターンメモリ１０３および波形制御パターンメモリ１１１に各々書き込まれ、リセット回路１０５におけるリセット値は「４」に設定される。
【００５９】
さらに、該網点パターンに応じて、出力画素値算出回路２０内の階調ゲインレジスタ２１０に値「３」が書き込まれる。そして、画素クロックＣＬＫがスクリーン角生成パターン発生回路１０に供給され、Ｍ色の入力画像信号Ｖが出力画素値算出回路２０に供給されると、Ｋ色において説明したのと同様の処理が行われ、「１」ページ分のＭ色の画像濃度信号ＯＤが波形制御多値化回路３０に順次供給される。
【００６０】
Ｍ色の出力が終了すると、次に、Ｃ色の出力処理が行われる。まず、各メモリ、レジスタ、カウンタ等がリセットされ、図３（ａ）および（ｂ）に示す「７１゜」に係る網点パターンおよび波形制御パターンが網点パターンメモリ１０３および波形制御パターンメモリ１１１に各々書き込まれ、リセット回路１０５におけるリセット値は「１０」に設定される。
【００６１】
さらに、該網点パターンに応じて、出力画素値算出回路２０内の階調ゲインレジスタ２１０に値「１０」が書き込まれる。そして、画素クロックＣＬＫがスクリーン角生成パターン発生回路１０に供給され、Ｃ色の入力画像信号Ｖが出力画素値算出回路２０に供給されると、Ｋ色において説明したのと同様の処理が行われ、「１」ページ分のＣ色の画像濃度信号ＯＤが波形制御多値化回路３０に順次供給される。
【００６２】
このような波形制御によって打点を制御することにより、形状のスムーズな網点画像が生成可能となる。図１０（ａ）〜（ｅ）は、この効果を示した概念図である。同図（ａ）は、固定周期、固定位相の三角波パターン１による多値化の例であるが、これによると、上述した出力画素値算出アルゴリズムにより、中間濃度値を出力し、総和としての濃度値は保証されるものの、結果として得られる出力網点形状にはトギレが発生し、満足されるものではない。一方、波形制御パターンに基づいて、波形制御多値化した同図（ｂ）では、もともとの想定していたスムーズな網点形状を生成できる。以下、具体的に説明する。
【００６３】
ここで、濃度しきい値Ｓおよび入力画像信号Ｖに基づいて生成される画像濃度信号ＯＤの一例を図１０（ｃ）に示す。このように、各色に係る画像濃度信号ＯＤが波形制御多値化回路３０に供給されると、該画像濃度信号ＯＤは、Ｄ／Ａ変換回路３０１を介してアナログ信号に変換される。また、パターン発生部３０２〜３０４からは位相、周期の異なる三角波信号が出力される。ここで、画像濃度信号ＯＤが「２５５」である場合は、セレクタ３０５〜３０７の出力するデジタル信号は常に「１」になるので、出力パルス変調信号のデューティ比は「１００％」になる。
【００６４】
また、画像濃度信号ＯＤが「０」である場合は、セレクタ３０５〜３０７の出力するデジタル信号は常に「０」になるので、出力パルス変調信号のデューティ比は「０％」になる。そして、画像濃度信号ＯＤが中間濃度である場合は、出力パルス変調信号のデューティ比は、該中間濃度に応じた値になる。その際、用いられる三角波信号に応じて、網点形状は、図１０（ｄ）または（ｅ）に示すものが考えられる。
【００６５】
例えば、図１０（ｄ）に示すように、単一の三角波パターンによって多値化した場合、トギレが発生し、満足されるものではない。しかし、本実施形態にあっては、図３（ｃ）に示す三角波パターンが採用されるように、選択回路３０８で切換処理が行われる。したがって、一方、波形制御パターンＳＣＳに基づいて、波形制御多値化した場合、図１０（ｅ）に示すように、元々の想定していたスムーズな網点形状を生成できる。
【００６６】
Ｃ．実施形態の効果
▲１▼以上説明したように、本実施形態によれば、「入力画像信号Ｖ＜濃度しきい値Ｓ」の条件を満たし、かつ、「値Ｎ（Ｎ＝Ｖ−Ｓ＋Ｄ）は負値ではない」という条件を満たすサブピクセルに対して、該値Ｎに応じた中間濃度が設定される。すなわち、解像度と再現階調数との間に相反関係がなく、スクリーンパターンを構成するサブピクセル数が少ない場合であっても、十分な再現階調数を得ることができる。
【００６７】
▲２▼さらに、本実施形態によれば、中間濃度の第１のサブピクセルに主走査方向に隣接し、該第１のサブピクセルよりも濃度しきい値の低い第２のサブピクセルが存在する場合には、この第１、第２のサブピクセルのオン状態の部分が連続するように、三角波信号が選択される。これにより、スクリーン形状の崩れを防止でき、高品質な出力画像を安定して得ることができる。
【００６８】
▲３▼また、本実施形態によれば、Ｋ色「０゜」の網点パターンに千鳥万線を用いたことにより、アナログスクリーン部の経時変化などによる変動によっても、疑似輪郭が生じ難く、さらに、エッジ部と非エッジ部とで、それぞれ好ましい画素成長方法をリアルタイムに選択することにより、その切り替え境界を目立たせずに、スムーズな画像再現を実現できる。
【００６９】
Ｄ．変形例
なお、本発明は、上述した第１または第２実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記第１または第２実施形態にあっては、第１および第２の三角波信号として、位相が「１８０゜」異なる三角波信号を用いたが、２種類の鋸波信号を発生させ、スクリーン切換信号ＳＣＳに基づいて、これら鋸波信号のうち、一方を参照信号として選択してもよい。
【００７０】
また、上述した第１または第２実施形態では、濃度パターン法を用いた場合の例を説明したが、ディザ法を用いる場合であっても同様に適用可能である。すなわち、上記第１または第２実施形態における「サブピクセル」をディザ法における「一画素」と考え、画像濃度信号ＯＤとしてディザ法による画像濃度信号を用いればよい。これにより、上記実施形態のものは、ｎ個の入力画素Ｑ１、Ｑ２、……、Ｑｎを、各々、対応するｎ個の出力画素Ｒ１、Ｒ２、……、Ｒｎに変換するものになる。
【００７１】
また、出力画素値算出回路２０では、減算器と乗算器とを用いて画素値を算出したが、減算器や乗算器を用いる代わりに、階調テーブルを用いてもよい。
【００７２】
【発明の効果】
以上、説明したように、この発明によれば、副走査方向切替手段によって、入力画素の存在する副走査方向の位置に応じて、複数の階調補正手段のうち、使用する階調補正手段を切り替えることにより、入力画素の濃度データの階調を補正するようにしたので、解像度と再現階調数との間に相反関係がなく、しかもスクリーン形状の自由度を高めることが可能となり、より高品質な出力画像を安定して得ることができるという利点が得られる。
【図面の簡単な説明】
【図１】  本発明の一実施形態による画像処理装置の構成を示すブロック図である。
【図２】  網点パターンの変換方法を示す概念図である。
【図３】  網点パターンの例を示す概念図である。
【図４】  出力画素値算出回路の構成を示すブロック図である。
【図５】  従来の二値化方式による網点化の原理を説明するための概念図である。
【図６】  本実施形態による網点化の原理を説明するための概念図である。
【図７】  トーン再現特性と補正トーン特性の一例を示す概念図である。
【図８】  アナログスクリーン生成器のトーン再現特性と補正トーン特性の一例を示す概念図である。
【図９】  波形制御多値化回路の構成を示すブロック図である。
【図１０】  本実施形態による効果の一例を示す概念図である。
【図１１】  本実施形態による千鳥万線パターン例を示す概念図である。
【図１２】  ディザ法の処理構成例を示すブロック図である。
【図１３】  ディザ法と濃度パターン法の比較を示す概念図である。
【図１４】  濃度パターン法の２値化例を示す概念図である。
【図１５】  スクリーン角生成セル（基本パターン）を説明するための概念図である。
【図１６】  スクリーン角生成を説明するための概念図である。
【図１７】  アナログ三角波比較方式の構成例を示すブロック図、および動作例を示す概念図である。
【図１８】  アナログ三角波比較方式の例を示す概念図である。
【符号の説明】
２０  出力画素値算出回路
３０  波形制御多値化回路
１０３  網点パターンメモリ
１１１  波形制御パターンメモリ
１１２  階調制御パターンメモリ
２０１  減算器
２０２  乗算器
２０３  比較器
２０４  比較器
２０５  ＬＵＴ
２０６  ＬＵＴ
２０８  デコーダ
２０９  セレクタ
２１０  階調ゲインレジスタ
【図１】
0003684777.tif 000002
【図２】
0003684777.tif 000003
【図３】
0003684777.tif 000004
【図４】
0003684777.tif 000005
【図５】
0003684777.tif 000006
【図６】
0003684777.tif 000007
【図７】
0003684777.tif 000008
【図８】
0003684777.tif 000009
【図９】
0003684777.tif 000010
【図１０】
0003684777.tif 000011
【図１１】
0003684777.tif 000012
【図１２】
0003684777.tif 000013
【図１３】
0003684777.tif 000014
【図１４】
0003684777.tif 000015
【図１５】
0003684777.tif 000016
【図１６】
0003684777.tif 000017
【図１７】
0003684777.tif 000018
【図１８】
0003684777.tif 000019