(57)【特許請求の範囲】
【請求項１】
通信データを位相変調する変調装置において、
入力される前記通信データを蓄積する蓄積回路と、
蓄積回路に蓄積された前記通信データを、予め定められたデータ量毎に前記複数個の前記多値信号に変換する変換回路と、
前記変換回路の変換に基づく前記多値信号を生成し出力する多値変調器と、
入力される前記通信データと出力される多値信号とのクロック速度の制御を行う桁数制御回路を備え、
ｂ、Ｃ、ｍ、Ｎを整数値とし、
入力されるＣ値信号の通信データを順次ｂ個毎に、ｍ個のＮ値信号に変換して順次出力し、
整数値である前記ｂ、Ｃ、ｍ、Ｎの各値の設定を、Ｃの値を２、Ｎの値を５以上であって２のべき乗の値以外とし、Ｎのｍ乗の値が、Ｃのｂ乗の値よりも大きくかつ十分に近い値に予め設定することを特徴とする変調装置。
【請求項２】
現在使用可能な伝送帯域と、送信する前記通信データに要求される通信速度に基づいて、前記ｂ、ｍ、Ｎの各整数値を決定し、前記決定に基づいて前記通信データを前記ｍ個のＮ値信号に変換して順次出力することを特徴とする請求項１に記載の変調装置。
【請求項３】
ｂ列にパラレルに入力される前記Ｃ値信号の通信データを、前記入力の度にｍ個のＮ値信号に順次変換し、前記変換により生成された前記ｍ個のＮ値信号を、ｍ列にパラレルなＮ値信号として順次出力することを特徴とする請求項１又は請求項２に記載の変調装置。
【請求項４】
各前記整数値をｂ＝９、Ｃ＝２、ｍ＝４、Ｎ＝５とし、
９列にパラレルに入力される２値信号の通信データを、前記入力の度に４個の５値信号に順次変換し、前記変換により生成された前記４個の５値信号を、４列にパラレルな５値信号として順次出力することを特徴とする請求項３に記載の変調装置。
【請求項５】
多値信号による通信を行なう通信システムにおいて、
通信データを多値信号に位相変調する変調装置が、入力される前記通信データを、予め定められたデータ量毎に複数個の多値信号に順次変換し、前記多値信号を復調する復調装置に対して送信し、
ｂ、Ｃ、ｍ、Ｎを整数値とし、
前記変調装置が、入力されるＣ値信号の通信データを順次ｂ個毎に、ｍ個のＮ値信号に変換して順次出力し、
整数値である前記ｂ、Ｃ、ｍ、Ｎの各値の設定を、Ｃの値を２、Ｎの値を５以上であって２のべき乗の値以外とし、Ｎのｍ乗の値が、Ｃのｂ乗の値よりも大きくかつ十分に近い値に予め設定して備えることを特徴とする通信システム。
【請求項６】
前記変調装置が、現在使用可能な伝送帯域と、送信する前記通信データに要求される通信速度に基づいて、前記ｂ、ｍ、Ｎの各整数値を決定し、前記決定に基づいて前記通信データを前記ｍ個のＮ値信号に変換して順次出力することを特徴とする請求項５に記載の通信システム。
【請求項７】
前記変調装置が、ｂ列にパラレルに入力される前記Ｃ値信号の通信データを、前記入力の度にｍ個のＮ値信号に順次変換し、前記変換により生成された前記ｍ個のＮ値信号を、ｍ列にパラレルなＮ値信号として順次出力することを特徴とする請求項５又は請求項６に記載の通信システム。
【請求項８】
前記復調装置が、前記変調装置から送信されるｍ列にパラレルな前記Ｎ値信号を受信し、前記変調装置による変調前のｂ列にパラレルなＣ値信号に復調することを特徴とする請求項７に記載の通信システム。
【請求項９】
各前記整数値をｂ＝９、Ｃ＝２、ｍ＝４、Ｎ＝５とし、
前記変調装置が、９列にパラレルに入力される２値信号の通信データを、前記入力の度に４個の５値信号に順次変換し、前記変換により生成された前記４個の５値信号を、４列にパラレルな５値信号として順次出力することを特徴とする請求項７に記載の通信システム。
【請求項１０】
コンピュータを制御することにより、通信データを位相変調する変調プログラムにおいて、
入力される前記通信データを、予め定められたデータ量毎に前記複数個の前記多値信号に変換する変換機能と、
前記変換回路の変換に基づく前記多値信号を生成し出力する多値変調機能と、
入力される前記通信データと出力される多値信号とのクロック速度の制御を行う桁数制御機能を有し、
ｂ、Ｃ、ｍ、Ｎを整数値とし、
入力される２値信号の通信データを順次ｂ個毎に、ｍ個のＮ値信号に変換して順次出力する機能を備え、
整数値であるｂ、Ｃ、ｍ、Ｎの各値の設定を、Ｃの値を２、Ｎの値を５以上であって２のべき乗の値以外とし、Ｎのｍ乗の値が、Ｃのｂ乗の値よりも大きくかつ十分に近い値に予め設定することを特徴とする変調プログラム。
【請求項１１】
ｂ列にパラレルに入力される前記Ｃ値信号の通信データを、前記入力の度にｍ個のＮ値信号に順次変換し、前記変換により生成された前記ｍ個のＮ値信号を、ｍ列にパラレルなＮ値信号として順次出力する機能を備えることを特徴とする請求項１０に記載の変調プログラム。
【請求項１２】
各前記整数値をｂ＝９、Ｃ＝２、ｍ＝４、Ｎ＝５とし、
９列にパラレルに入力される２値信号の通信データを、前記入力の度に４個の５値信号に順次変換し、前記変換により生成された前記４個の５値信号を、４列にパラレルな５値信号として順次出力する機能を備えることを特徴とする請求項１１に記載の変調プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、通信信号の変調に関し、特にデジタルマイクロ波通信において多値変調による通信を行なう変調装置、通信システム、変調プログラムに関する。
【０００２】
【従来の技術】
多値変調は、特にデジタルマイクロ波通信等で用いられている変調方式であり、従来の多値変調では、ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  ＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ：直交振幅変調、直交振幅位相変調）やＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ：位相偏移変調）があり、４ＱＡＭ、１６ＱＡＭ、３２ＱＡＭ、６４ＱＡＭ、１２８ＱＡＭ、２５６ＱＡＭ、…等や、ＢＰＳＫ（２ＰＳＫ）、ＱＰＳＫ（４ＰＳＫ）、８ＰＳＫ等が実施されている。
【０００３】
多値変調により生成され送信される多値信号は、その１つのシンボル（１クロック）において、“０”、“１”の２個のみからではなく、より多くの値（４、８、１６個、…）の中から１つを選択したデータを送信する。このため、４（＝２＾２）ＱＡＭの場合は１シンボルにて２ビットのデータを送信し、１６（＝２＾４）ＱＡＭの場合は１シンボルにて４ビットのデータを送信し、３２（＝２＾５）ＱＡＭの場合は１シンボルにて５ビットのデータを送信することができる。
【０００４】
このように従来では、一般的に回路の簡便さ等の理由からその多値信号の多値数を、２、４、８、１６…等のように２のべき乗の値としている。
【０００５】
【発明が解決しようとする課題】
上述したように従来の技術では、以下に述べるような問題点があった。
【０００６】
従来では、多値信号として取りうる各多値数の値（４、８、１６、３２…）がそれぞれ大きく離れているため、通信回線の伝送帯域を効率よく使用することが困難であった。この従来の大きく離れた多値数（４、８、１６、３２…）の間を、２のべき乗の値以外の多値数を用いて埋めることができれば、より多様な周波数と送信電力の組み合わせを採用することができ、周波数と送信電力をより効率よく有効に利用することできる。
【０００７】
また、近年の集積回路技術の進歩により、多値数を２のべき乗以外の値とする変調システムの、回路構成の複雑さによる実現の困難さは軽減されつつある。
【０００８】
この問題点に対する従来の技術としては、例えば特開平０４−１９６９４５号公報に開示された『多値変復調通信方法及びそのシステム』において、一般的な２又は２以上の数の変調シンボルに入力データ列を割り当てるシステムが提案されている。この従来技術では、２のべき乗の値以外の多値数を用いる多値変調の一般的な構成を示しているに過ぎない。
【０００９】
また例えば、特開２００１−２４６８９１号公報に開示された「多値変復調装置と多値変復調通信システム及びその変復調プログラムならびに変復調方法」においては、多値数を約２＾（ｐ＋０．５）にすることを可能とし、３ＰＳＫ、６ＰＳＫ、１２ＰＳＫ…等の多値変調を実現する技術が提案されている。
【００１０】
しかし、この特開２００１−２４６８９１号公報の従来技術では、３相位相変調の場合で１シンボル当たり１．５ビットを伝送する方式の実現方法を開示しているに過ぎず、より効率よく、３相位相変調の場合に一シンボル当たり１．５７１…（＝１１／７）ビットや、１．５８３…（＝１９／１２）ビットを伝送することはできない。
【００１１】
更に、例えば、特開２００１−２４６８９０号公報に開示された「多値変復調装置と多値変復調通信システム及びその変復調プログラムならびに変復調方法」に開示されている技術は、多値数を約２＾（ｐ＋０．２５）にすることを可能とし、１０ＱＡＭ、２０ＱＡＭ、４０ＱＡＭ…等の多値変調を実現する技術が提案されている。
【００１２】
しかし、この特開２００１−２４６８９０号公報の従来技術では、５相位相変調による通信（５ＰＳＫ、５ＱＡＭ等）は実現できない。
【００１３】
本発明の第１の目的は、上記従来技術の欠点を解決し、２のべき乗の値以外の多値数を用いて周波数や送信電力を有効利用することのできる変調装置、通信システム、変調プログラムを提供することにある。
【００１４】
本発明の第２の目的は、上記従来技術の欠点を解決し、３相位相変調の場合の１シンボル当たりに伝送される情報量を従来の１．５ビットよりも高い、１．５７１…（＝１１／７）ビットや、１．５８３…（＝１９／１２）ビットを実現する変調装置、通信システム、変調プログラムを提供することにある。
【００１５】
本発明の第３の目的は、上記従来技術の欠点を解決し、５相位相変調による通信を実現する変調装置、通信システム、変調プログラムを提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため本発明の変調装置は、通信データを位相変調する変調装置において、入力される前記通信データを蓄積する蓄積回路と、蓄積回路に蓄積された前記通信データを、予め定められたデータ量毎に前記複数個の前記多値信号に変換する変換回路と、前記変換回路の変換に基づく前記多値信号を生成し出力する多値変調器と、入力される前記通信データと出力される多値信号とのクロック速度の制御を行う桁数制御回路を備え、ｂ、Ｃ、ｍ、Ｎを整数値とし、入力されるＣ値信号の通信データを順次ｂ個毎に、ｍ個のＮ値信号に変換して順次出力し、整数値である前記ｂ、Ｃ、ｍ、Ｎの各値の設定を、Ｃの値を２、Ｎの値を５以上であって２のべき乗の値以外とし、Ｎのｍ乗の値が、Ｃのｂ乗の値よりも大きくかつ十分に近い値に予め設定することを特徴とする。
【００１７】
請求項２の本発明の変調装置は、現在使用可能な伝送帯域と、送信する前記通信データに要求される通信速度に基づいて、前記ｂ、ｍ、Ｎの各整数値を決定し、前記決定に基づいて前記通信データを前記ｍ個のＮ値信号に変換して順次出力することを特徴とする。
【００１８】
請求項３の本発明の変調装置は、ｂ列にパラレルに入力される前記Ｃ値信号の通信データを、前記入力の度にｍ個のＮ値信号に順次変換し、前記変換により生成された前記ｍ個のＮ値信号を、ｍ列にパラレルなＮ値信号として順次出力することを特徴とする。
【００１９】
請求項４の本発明の変調装置は、各前記整数値をｂ＝９、Ｃ＝２、ｍ＝４、Ｎ＝５とし、９列にパラレルに入力される２値信号の通信データを、前記入力の度に４個の５値信号に順次変換し、前記変換により生成された前記４個の５値信号を、４列にパラレルな５値信号として順次出力することを特徴とする。
【００２０】
請求項５の本発明の通信システムは、多値信号による通信を行なう通信システムにおいて、通信データを多値信号に位相変調する変調装置が、入力される前記通信データを、予め定められたデータ量毎に複数個の多値信号に順次変換し、前記多値信号を復調する復調装置に対して送信し、ｂ、Ｃ、ｍ、Ｎを整数値とし、前記変調装置が、入力されるＣ値信号の通信データを順次ｂ個毎に、ｍ個のＮ値信号に変換して順次出力し、整数値である前記ｂ、Ｃ、ｍ、Ｎの各値の設定を、Ｃの値を２、Ｎの値を５以上であって２のべき乗の値以外とし、Ｎのｍ乗の値が、Ｃのｂ乗の値よりも大きくかつ十分に近い値に予め設定して備えることを特徴とする。
【００２１】
請求項６の本発明の通信システムは、前記変調装置が、現在使用可能な伝送帯域と、送信する前記通信データに要求される通信速度に基づいて、前記ｂ、ｍ、Ｎの各整数値を決定し、前記決定に基づいて前記通信データを前記ｍ個のＮ値信号に変換して順次出力することを特徴とする。
【００２２】
請求項７の本発明の通信システムは、前記変調装置が、ｂ列にパラレルに入力される前記Ｃ値信号の通信データを、前記入力の度にｍ個のＮ値信号に順次変換し、前記変換により生成された前記ｍ個のＮ値信号を、ｍ列にパラレルなＮ値信号として順次出力することを特徴とする。
【００２３】
請求項８の本発明の通信システムは、前記復調装置が、前記変調装置から送信されるｍ列にパラレルな前記Ｎ値信号を受信し、前記変調装置による変調前のｂ列にパラレルなＣ値信号に復調することを特徴とする。
【００２４】
請求項９の本発明の通信システムは、各前記整数値をｂ＝９、Ｃ＝２、ｍ＝４、Ｎ＝５とし、前記変調装置が、９列にパラレルに入力される２値信号の通信データを、前記入力の度に４個の５値信号に順次変換し、前記変換により生成された前記４個の５値信号を、４列にパラレルな５値信号として順次出力することを特徴とする。
【００２５】
請求項１０の本発明の変調プログラムは、コンピュータを制御することにより、通信データを位相変調する変調プログラムにおいて、入力される前記通信データを、予め定められたデータ量毎に前記複数個の前記多値信号に変換する変換機能と、前記変換回路の変換に基づく前記多値信号を生成し出力する多値変調機能と、入力される前記通信データと出力される多値信号とのクロック速度の制御を行う桁数制御機能を有し、ｂ、Ｃ、ｍ、Ｎを整数値とし、入力される２値信号の通信データを順次ｂ個毎に、ｍ個のＮ値信号に変換して順次出力する機能を備え、整数値であるｂ、Ｃ、ｍ、Ｎの各値の設定を、Ｃの値を２、Ｎの値を５以上であって２のべき乗の値以外とし、Ｎのｍ乗の値が、Ｃのｂ乗の値よりも大きくかつ十分に近い値に予め設定することを特徴とする。
【００２６】
請求項１１の本発明の変調プログラムは、ｂ列にパラレルに入力される前記Ｃ値信号の通信データを、前記入力の度にｍ個のＮ値信号に順次変換し、前記変換により生成された前記ｍ個のＮ値信号を、ｍ列にパラレルなＮ値信号として順次出力する機能を備えることを特徴とする。
【００２７】
請求項１２の本発明の変調プログラムは、各前記整数値をｂ＝９、Ｃ＝２、ｍ＝４、Ｎ＝５とし、９列にパラレルに入力される２値信号の通信データを、前記入力の度に４個の５値信号に順次変換し、前記変換により生成された前記４個の５値信号を、４列にパラレルな５値信号として順次出力する機能を備えることを特徴とする。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３６】
図１は、本発明の第１の実施の形態による変調装置１００の構成を示すブロック図である。図１を参照すると、本実施の形態の変調装置は、通常の通信信号である２値信号の入力を受けてＮ値信号に位相変調して出力する装置であり、桁数制御回路１０、２値ｂ桁蓄積回路２０、２進／Ｎ進変換回路３０、Ｎ値ｍ桁蓄積回路４０、多値変調器５０を備えている。
【００３７】
ここで、ｂ、Ｎ、ｍはそれぞれ整数値を示す。例えば、出力信号の多値数であるＮに３以上の整数を用いて、ｂとｍ（≧１）の各値を、２＾ｂ≦Ｎ＾ｍでありかつ２＾ｂとＮ＾ｍとが近い値となるように定める。
【００３８】
２値ｂ桁蓄積回路２０（蓄積回路）は、入力される通信データを蓄積する回路であり、ここでは２値信号をｂ桁（ｂ個）毎に蓄積する。
【００３９】
２進／Ｎ進変換回路３０（変換回路）は、２値ｂ桁蓄積回路２０に蓄積されている２値信号の通信データをｂ桁毎に取り出して、ｍ桁（ｍ個）のＮ値信号に変換する。
【００４０】
Ｎ値ｍ桁蓄積回路４０（送信データ蓄積回路）は、２進／Ｎ進変換回路３０により変換されたＮ値信号を蓄積する。
【００４１】
多値変調器５０は、Ｎ値ｍ桁蓄積回路４０に蓄積されたＮ値信号を出力する。多値変調器５０は、例えば、ＰＳＫやＱＡＭによる多値信号として出力する。
【００４２】
桁数制御回路１０は、これら本実施の形態の変調装置１００内の各部を制御する。
【００４３】
次に、本実施の形態の変調装置１００の動作を説明する。図３は、本実施の形態による変調装置１００の動作を説明するためのフローチャートである。
【００４４】
まず、変調装置１００の入力端子に２値信号の通信データが入力され、これを２値ｂ桁蓄積回路２０が順次蓄積する。ここでは、２値ｂ桁蓄積回路２０は、２値信号としてｂ桁毎に蓄積する（ステップ３０１）。
【００４５】
そして、２進／Ｎ進変換回路３０が、２値ｂ桁蓄積回路２０に蓄積されている２値信号をｂ桁毎に、ｍ桁のＮ値信号に変換する（ステップ３０２）。
【００４６】
そして、Ｎ値ｍ桁蓄積回路４０が、この変換されたｍ桁のＮ値信号を順次蓄積し、多値変調器５０がこの蓄積されたＮ値信号を出力する（ステップ３０３）。
【００４７】
また、この一連の動作において、桁数制御回路１０は、入力される２値信号と出力するＮ値信号とのクロック速度の調節等を行なう。例えば、桁数制御回路１０は、入力される２値信号のクロック速度の（ｍ／ｂ）倍のクロック速度によりＮ値信号を出力する制御等を行なう。
【００４８】
ここで、２進／Ｎ進変換回路３０による変換が実現できるためには、ｂ個の２値信号により示される情報が、ｍ個のＮ値信号により完全に表現できることが必要である。このためｂ、Ｎ、ｍの各整数値は、２＾ｂ≦Ｎ＾ｍの条件を満たすことが必要である。また、２＾ｂがＮ＾ｍよりも大幅に少ない場合には、変換後のＮ値信号の１シンボル当たりの情報量が少なくなり通信の効率が悪いため、２＾ｂとＮ＾ｍの各値は十分に近いことが好ましい。
【００４９】
また、２進／Ｎ進変換回路３０による変換処理は、例えば、変換元のｂ個の２値信号をｂ桁の２進数とみなし、変換後のｍ個のＮ値信号をｍ桁のＮ進数とみなして、２進数からＮ進数への数値表現を変換する処理を採用することにより一意に変換することができる。
【００５０】
以上の本実施の形態の変調装置１００の一連の動作により、入力される２値信号による通常の通信データを、ｂ個毎にまとめてこれをｍ個のＮ値信号に変換し、Ｎ値信号に位相変調して出力することができる。
【００５１】
また、本実施の形態の変調装置１００は、入力される２値信号のクロック速度をＲ２と示し、出力するＮ値信号のクロック速度をＲＮと示すと、ＲＮ＝（ｍ／ｂ）＊Ｒ２の関係があり、（通常は、２＜Ｎ、ｂ＞ｍであるため）より遅いクロック速度により信号を送出することができる。またこれにより、一定の伝送帯域においてより多くの情報量を伝送することができ、帯域制限通信路において必要とする伝送帯域を（ｍ／ｂ）に圧縮できるという効果が得られる。
【００５２】
また、上記の説明においては、入力される２値信号を２値ｂ桁蓄積回路２０が順次ｂ個毎にまとめて蓄積することにより、そのｍ個のＮ値信号への変換を実現するものであるが、例えば、入力される通信データが、ｂ列にパラレルに入力される２進信号である場合には、各クロック毎にその入力されたｂ個の２値信号を順次ｍ個のＮ値信号に変換する方式を採用することもできる。また、この変換後のｍ個のＮ値信号を、ｍ列にパラレルなＮ値信号として出力させることもできる。
【００５３】
図２は、本実施の形態による通信システム３００の構成を示すブロック図である。本実施の形態の変調装置１００において位相変調され出力されるＮ値信号は、送信先の復調装置２００がこれを受信して、変調装置１００が変換する前の２値信号に位相変調する。
【００５４】
この復調装置２００によるＮ値信号から２値信号への変換処理は、本実施の形態の変調装置１００と同様にして実行することができ、例えば送信されるＮ値信号を蓄積してｍ個毎に、順次ｂ個の２値信号に変換して出力することができる。
【００５５】
この復調装置２００の変換処理においては、前述の説明のように、変換元であるｍ個のＮ値信号により示すことのできる情報は、変換後のｂ個の２値信号により示すことのできる情報よりも多いが、変換元のＮ値信号は、ｂ個毎の２値信号をｍ個のＮ値信号に変換して生成した信号であるため、変換後の信号に情報が不足することなく一意に変換することができる。この復調装置２００の変換処理においては、変調装置１００の場合と同様にして、Ｎ進数から２進数への数値表現を変換する処理を採用することができる。
【００５６】
次に、本実施の形態の変調装置の様々な実施例を説明する。
【００５７】
図４は、第１の実施例の変調装置１００ａの構成を示すブロック図であり、先に説明した各整数の値をｂ＝１１、Ｎ＝３、ｍ＝７とする場合の実施例であり、１１桁の２値信号を７桁の３値信号に変換する。
【００５８】
図４を参照すると、本実施例の変調装置１００ａは、入力される２値信号を１１桁毎に蓄積する２値１１桁蓄積回路２０ａと、２進１１桁の信号を３進７桁の信号に変換する２進３進変換回路３０ａと、この変換された７桁の３値信号を順次蓄積する３値７桁蓄積回路４０ａと、３値７桁蓄積回路４０ａに蓄積されたＮ値信号を出力する多値変調器５０ａと、これらの各回路を制御する桁数制御回路１０ａとを備える。
【００５９】
本実施例の変調装置１００ａの動作は、図３のフローチャートと同様であり、まず２値１１桁蓄積回路２０ａが、入力端子に入力される２値信号の通信データを受け付けて、２値信号として１１桁毎に蓄積する。
【００６０】
そして、２進３進変換回路３０ａが、２値１１桁蓄積回路２０ａに蓄積された２値信号を１１個毎に、７個の３値信号に変換する。この変換処理は、例えば１１桁の２進数を、７桁の３進数に変換する等の方法を用いることにより一意に変換することができる。
【００６１】
そして、３値７桁蓄積回路４０ａが、この２進３進変換回路３０ａにより変換された３値信号を蓄積し、多値変調器５０ａがその蓄積された３値信号を出力する。
【００６２】
この場合に桁数制御回路１０ａは、入力される２値信号のクロック速度の（７／１１）倍のクロック速度により３値信号を出力する制御や、２値信号及び３値信号の桁数をそれぞれ１１及び７とする制御等を行なう。
【００６３】
また、本実施例の変調装置１００ａは、１１列にパラレルに入力される２進信号の入力を受けて、各クロック毎にその入力された１１個の２値信号を順次７個の３値信号に変換し、順次７列にパラレルな３値信号として出力させてもよい。
【００６４】
図５は、図４に示される第１の実施例の動作を示すタイムチャートであり、図５を参照すると、まず入力される２値信号は、２値１１桁蓄積回路２０ａが蓄積する。そして、２進３進変換回路３０ａが、２値１１桁蓄積回路２０ａに蓄積された２値信号を１１桁毎に（１１個毎に）取り出して３進７桁の信号に変換する。そして、３値７桁蓄積回路４０ａが、この変換された７桁の３値信号を蓄積し、７桁の並列信号を時間多重して時間的に一列の３値信号を多値変調器５０ａに入力する変調信号とする。そして、多値変調器５０ａが、この変調信号を変調波として出力する。
【００６５】
従って、入力される２値信号の１１ビット相当の時間は、３値信号の７桁に相当し、この７桁の３値信号が時間的に一列に並べられるので、入力される２値信号のクロック速度をＲ２と示し、出力する３値信号のクロック速度をＲ３と示すと、Ｒ３＝（７／１１）＊Ｒ２の関係が成立し、より遅い（７／１１）倍のクロック速度により変調信号を出力することができる。従って、帯域制限通信路において伝送帯域を（７／１１）に圧縮できるという効果が得られる。
【００６６】
次に、本実施の形態の第２の実施例を説明する。第１の実施例では、Ｎ＝３、ｂ＝１１、ｍ＝７の場合について説明したが、図６に構成を示す第２の実施例の変調装置１００ｂは、Ｎ＝５、ｂ＝９、ｍ＝４とする実施例である。
【００６７】
図６を参照すると、本実施例の変調装置１００ｂは、入力される２値信号を９桁毎に蓄積する２値９桁蓄積回路２０ｂと、２進９桁の信号を５進４桁の信号に変換する２進５進変換回路３０ｂと、この変換された４桁の５値信号を順次蓄積する５値４桁蓄積回路４０ｂと、５値４桁蓄積回路４０ｂに蓄積された５値信号を出力する多値変調器５０ｂと、これらの各回路を制御する桁数制御回路１０ｂとを備える。
【００６８】
本実施例の変調装置１００ｂの動作も、図３のフローチャートと同様であり、まず２値９桁蓄積回路２０ｂが、入力端子に入力される２値信号の通信データを受け付けて、２値信号として９桁毎に蓄積する。
【００６９】
そして、２進５進変換回路３０ｂが、２値９桁蓄積回路２０ｂに蓄積された２値信号を９個毎に、４個の５値信号に変換する。この変換処理は、例えば９桁の２進数を、４桁の５進数に変換する等の方法を用いることにより一意に変換することができる。
【００７０】
そして、５値４桁蓄積回路４０ｂが、この２進５進変換回路３０ｂにより変換された５値信号を蓄積し、多値変調器５０ｂがその蓄積された３値信号を出力する。
【００７１】
この場合に桁数制御回路１０ｂは、入力される２値信号のクロック速度の（４／９）倍のクロック速度により５値信号を出力する制御や、２値信号及び５値信号の桁数をそれぞれ９及び４とする制御等を行なう。
【００７２】
従って、本実施例においては、５相位相変調を実現している。この時、ＢＰＳＫの伝送帯域を１と表すと、ＱＰＳＫの伝送帯域は（１／２）相当と示され、本実施例の５相位相変調においては伝送帯域を（１／２．２５）とすることができる。
【００７３】
従って、この本実施例等を適用することにより、伝送帯域を従来よりも効率よく利用して通信を行なうことができる。例えば、１００Ｍｂｐｓの通信速度により通信データを伝送したいが、周波数帯域４５Ｍ（ｓｙｍｂｏｌ／ｓｅｃ）相当しかない時には、従来技術では、多値変調の多値数を４、８、１６、…のようにそれぞれに大きく離れた数値の中から選択する必要があったため、８ＰＳＫでは３３．３Ｍ（ｓｙｍｂｏｌ／ｓｅｃ）となるために帯域が余りすぎ、またＱＰＳＫ（４ＰＳＫ）では５０Ｍ（ｓｙｍｂｏｌ／ｓｅｃ）となるために帯域が不足し使用することができない。
【００７４】
このような場合に、第２の実施例の５ＰＳＫを用いることにより、変調速度は４４．４Ｍ（ｓｙｍｂｏｌ／ｓｅｃ）（＝１００Ｍ＊（４／９））とできるので伝送可能となる。
【００７５】
また、帯域制限通信路においては、伝送帯域を余剰なく広く使うことで所要の符号誤り率を実現する信号対雑音比を改善できるので、一シンボル当たりの伝送ビット数を許容伝送帯域に整合させることが重要である。上記の例においては、伝送帯域を余らせて８ＰＳＫを用いた場合、符号誤り率で１０のマイナス６乗を達成するために信号対雑音比で１８．９１ｄＢを必要とするが、本願の５ＰＳＫを適用すれば１５．１ｄＢで同様の符号誤り率を達成することができる。
【００７６】
このように、伝送帯域を有効に利用することができると共に、電力の利用効率も改善できるという効果が得られる。
【００７７】
更に、本実施の形態の変調装置は、図７、図８に示す様に種々のパラメータの実施例が考えられ、３相位相変調や５相位相変調のより効率のよい通信を行なうことができる。図９に、これらの実施例について、一シンボル当たりの伝送ビット数を従来技術と対比させて示している。
【００７８】
つまり、多値変調における一シンボル当たりの伝送ビット数を、３値伝送の場合にはＬｏｇ３／Ｌｏｇ２＝１．５８４９６・・・に近い値を実現することができ、５値伝送の場合にはＬｏｇ５／Ｌｏｇ２＝２．３２１９２８・・・に近い値を実現することができる。
【００７９】
次に、本発明のその他の実施の形態を説明する。
【００８０】
図１０は、本発明の第２の実施の形態による変調装置１００ｃの構成を示すブロック図である。第１の実施の形態においては、入力される通信データを、通常の通信信号であるＣ値信号とする方式であったが、本発明はこれに限定されるものではなく、多値信号の入力を受けてこれを他の多値数の多値信号に変換して出力する方式も、同様に実施することができる。
【００８１】
本実施の形態の変調装置１００ｃは、入力されるＣ値信号をＮ値信号に位相変調して出力する。この多値数Ｃは、２、３、４、５…等の整数である。
【００８２】
本実施例の変調装置１００ｃの動作は、第１の実施の形態と同様であり、まずＣ値ｂ桁蓄積回路２０ｃが、入力端子に入力されるＣ値信号の通信データを受け付けて、Ｃ値信号としてｂ桁毎に蓄積する。
【００８３】
そして、Ｃ進Ｎ進変換回路３０ｃが、Ｃ値ｂ桁蓄積回路２０ｃに蓄積されたＣ値信号をｂ個毎に、ｍ個のＮ値信号に変換する。この変換処理は、例えばｂ桁のＣ進数を、ｍ桁のＮ進数に変換する等の方法を用いることにより一意に変換することができる。
【００８４】
そして、Ｎ値ｍ桁蓄積回路４０ｃが、このＣ進Ｎ進変換回路３０ｃにより変換されたＮ値信号を蓄積し、多値変調器５０ｃがその蓄積された３値信号を出力する。
【００８５】
この場合に桁数制御回路１０ｃは、入力されるＣ値信号のクロック速度の（ｍ／ｂ）倍のクロック速度によりＮ値信号を出力する等の制御を行なう。
【００８６】
本実施の形態により、第１の実施の形態の効果に加えて、多値信号の入力を受けてこれを他の多値数の多値信号に変換して出力することができる。
【００８７】
また、本発明の更に他の実施の形態として、変調装置自身が、現在使用可能な伝送帯域と、送信する通信データに要求される通信速度に基づいて、ｂ、ｍ、Ｎの各整数の値を決定し、その決定に基づいて通信データをｍ個のＮ値信号に変換して順次出力する形態が可能である。この、ｂ、ｍ、Ｎの各整数の値を決定する処理は、桁数制御回路等において実行させることとする。
【００８８】
本実施の形態においても、入力される通信データは２値信号に限る必要はないが、以下２値信号の入力を受ける場合を例に説明する。
【００８９】
つまり、本実施の形態において位相変調する多値数を自由に設定する機能を備えるのであって、その多値数を変更する動作は、例えば、送信データに要求される通信速度（例えば１００Ｍ（ｂｐｓ））を取得し、現在の伝送帯域の量（例えば４５Ｍ（ｓｙｍｂｏｌ／ｓｅｃ））を検出し、通信速度と伝送帯域に応じてｂ、ｍ、Ｎの各整数値を決定する。
【００９０】
この多値数を決定する処理は、前述の説明のように、２＾（１００／４５）＝４．６６６…より大きい整数値として変調後の多値数として、Ｎ＝５と決定すること等が可能である。そして、この多値数Ｎ＝５と、入力信号の多値数である２との値に基づいて、図８に示されるように使用可能なｂとｍの値を決定する。
【００９１】
ｂとｍの値は、予め各Ｎの値に対してその選択する値の設定を備える方式や（例えば、Ｎ＝５ならばｂ＝９、ｍ＝４等）、予め指定された選択方法（通信効率を重視する方式や、蓄積の必要なデータ量が少ないことを重視する方式等）に従って自動選択する方式等が可能である。このｂとｍの値は、より大きな値を設定する方が、図８に示されるようにより効率的な通信を行なうことができる。また、より小さな値を設定する方が、変調装置内に蓄積を必要とするデータを少なくすることができる。
【００９２】
そして本実施の形態の変調装置は、通信データを新たに決定されたＮ値信号に位相変調して送信する。
【００９３】
本実施の形態により、第１の実施の形態の効果に加えて、より適切に柔軟に伝送帯域を使用して通信することができる。
【００９４】
なお、上記各実施の形態、実施例の変調装置１００、１００ａ、１００ｂ、１００ｃは、桁数制御回路や変換回路の機能や、その他の機能をハードウェア的に実現することは勿論として、各機能を備えるコンピュータプログラムである変調プログラム９０、９０ａ、９０ｂ、９０ｃを、コンピュータ処理装置のメモリにロードされることで実現することができる。この変調プログラム９０、９０ａ、９０ｂ、９０ｃは、磁気ディスク、半導体メモリその他の記録媒体に格納される。そして、その記録媒体からコンピュータ処理装置にロードされ、コンピュータ処理装置の動作を制御することにより、上述した各機能を実現する。
【００９５】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【００９６】
【発明の効果】
以上説明したように本発明の変調装置、通信システム、変調プログラムによれば、以下のような効果が達成される。
【００９７】
本発明では、入力される通信データを蓄積することにより、通信データを予め定められたデータ量毎に、複数個の多値信号に変換して順次出力することができる。このため、従来の多値変調においては４ＱＡＭ、１６ＱＡＭ、３２ＱＡＭ、６４ＱＡＭ、１２８ＱＡＭ、２５６ＱＡＭ…等のように、多値変調の多値数を２の冪乗としてきたのに対して、本発明では、多値数を必ずしも２のべき乗とすることを必要とせずに、様々な多値数を柔軟に選択した多値変調を実現することができる。
【００９８】
その効果として、例えば、本発明の第１の実施の形態の第１の実施例において説明した３相位相変調は、ＱＰＳＫ（４ＰＳＫ）では周波数帯域に余裕があり過ぎだがＢＰＳＫ（２ＰＳＫ）では要求される周波数帯域に入らない場合において、その中間の変調方式として用いることができる。その結果、周波数の有効利用と共に、ＱＰＳＫに比べて少ない所用の信号対雑音比で３相位相変調が実現できるため電力の有効利用の効果も得られる。
【００９９】
本発明では、図７、図８に示す様に種々のパラメータによる位相変調を実施することができ、効率のよい通信を行なうことができる。多値変調における一シンボル当たりの伝送ビット数を、３値伝送の場合にはＬｏｇ３／Ｌｏｇ２＝１．５８４９６・・・に近い値を実現することができ、５値伝送の場合にはＬｏｇ５／Ｌｏｇ２＝２．３２１９２８・・・に近い値を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による変調装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態による通信システムの構成を示すブロック図である。
【図３】本発明の第１の実施の形態による変調装置の動作を説明するためのフローチャートである。
【図４】本発明の第１の実施例の変調装置の構成を示すブロック図である。
【図５】本発明の第１の実施例の変調装置のタイミングチャートである。
【図６】本発明の第２の実施例の変調装置の構成を示すブロック図である。
【図７】本発明の第１の実施例の変調装置のパラメータを示す図である。
【図８】本発明の第２の実施例の変調装置のパラメータを示す図である。
【図９】本発明の各実施例により実現される効果を示す図である。
【図１０】本発明の第２の実施の形態による変調装置の構成を示すブロック図である。
【符号の説明】
１００、１００ａ、１００ｂ、１００ｃ  変調装置
１０  桁数制御回路
２０  蓄積回路
３０  変換回路
４０  送信データ蓄積回路
５０  多値変調器
９０、９０ａ、９０ｂ、９０ｃ  変調プログラム
１１０  送信機
２００  復調装置
２１０  受信機
３００  通信システム
【図１】
0003613219.tif 000002
【図２】
0003613219.tif 000003
【図３】
0003613219.tif 000004
【図４】
0003613219.tif 000005
【図５】
0003613219.tif 000006
【図６】
0003613219.tif 000007
【図７】
0003613219.tif 000008
【図８】
0003613219.tif 000009
【図９】
0003613219.tif 000010
【図１０】
0003613219.tif 000011