(57)【特許請求の範囲】
【請求項１】
バックボードを介して接続され、該バックボードの信号線を通して互いに信号を送受し、それぞれ伝送装置における所定の信号操作を行う機能部を有し、且つ、主側プリント回路盤によって監視制御される複数の従側プリント回路盤と、
前記各従側プリント回路盤に対して、監視制御を行うための複数ビットから成る監視制御データを個別に送受する機能部を有する主側プリント回路盤と、
を備えた伝送装置において、
前記従側プリント回路盤は、実装されたときに前記バックボードの信号線を介して前記主側プリント回路盤へ実装状態を示す信号を出力する実装状態信号送信部と、
前記バックボードの信号線を介して他の従側プリント回路盤へ信号を送信する送信部の出力、又は前記バックボードの信号線を介して他の従側プリント回路盤から信号を受信する受信部の出力を、前記主側プリント回路盤からの監視制御データに基づいてハイインピーダンス状態に保持する手段とを備え、
前記主側プリント回路盤は、前記従側プリント回路盤の実装状態信号送信部の出力を基に、各従側プリント回路盤の状態を個別に監視し、該従側プリント回路盤の状態に応じて、該従側プリント回路盤又はその信号送受相手先の従側プリント回路盤に対して、前記送信部又は受信部の出力をハイインピーダンス状態に保持させる複数ビットから成る監視制御データを送信する手段を備えたことを特徴とする伝送装置。
【請求項２】
運用状態時に前記従側プリント回路盤の増設又は収容変更が可能な伝送装置において、前記主側プリント回路盤は、信号送受の相手先が未実装状態の従側プリント回路盤に対して、前記送信部又は受信部の出力をハイインピーダンス状態に保持させる監視制御データを送信する手段を備えたことを特徴とする請求項１  に記載の伝送装置。
【請求項３】
前記従側プリント回路盤は、自プリント回路盤の電源状態を監視する手段を備え、自プリント回路盤の電源異常時の場合は、前記実装状態信号送信部の出力を、未実装状態のときと同様にハイインピーダンス状態にする構成を有することを特徴とする請求項１又は２に記載の伝送装置。
【請求項４】
従側プリント回路盤における他の従側プリント回路盤に対する前記送信部又は受信部を、ＣＭＯＳ部品を用いたバッファ増幅回路により構成したことを特徴する請求項１乃至３の何れかに記載の伝送装置。
【請求項５】
従側プリント回路盤における前記実装状態信号送信部を、ＣＭＯＳ部品を用いたバッファ増幅回路により構成したことを特徴する請求項１乃至３の何れかに記載の伝送装置。
【請求項６】
バックボードを介して接続され、該バックボードの信号線を通して互いに信号を送受し、それぞれ所定の信号操作を行う機能部を有し、且つ、主側プリント回路盤によって監視制御される複数の従側プリント回路盤と、
前記各従側プリント回路盤に対して、監視制御を行うための複数ビットから成る監視制御データを個別に送受する機能部を有する主側プリント回路盤と、
を実装した装置のプリント回路盤二次障害防止方法において、
前記従側プリント回路盤は実装状態信号送信部から実装状態を示す信号を主側プリント回路盤に対して出力し、前記主側プリント回路盤は、個別に前記各従側プリント回路盤の状態を監視し、該従側プリント回路盤の状態に応じて、前記監視制御データを従側プリント回路盤に送信し、前記従側プリント回路盤における他の従側プリント回路盤への信号送信部又は他の従側プリント回路盤からの信号受信部を、前記主側プリント回路盤からの監視制御データを基に、ハイインピーダンス出力状態に保持させることを特徴とするプリント回路盤二次障害防止方法。
【請求項７】
前記従側プリント回路盤は、自プリント回路盤の電源状態を監視し、自プリント回路盤の電源異常時の場合は、前記実装状態信号送信部の出力を、未実装状態のときと同様にハイインピーダンス状態にすることを特徴とする請求項６に記載のプリント回路盤二次障害防止方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は伝送装置及びプリント回路盤二次障害防止方法に関し、特に、機能分割され所定の信号操作を行う複数のプリント回路盤（ＰＣＢ：Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ  ）と、該複数のプリント回路盤を監視制御するプリント回路盤とによって構成される伝送装置又はプリント回路盤実装信号処理装置等において、プリント回路盤の未実装又は異常状態時に、他のプリント回路盤に波及して発生する二次障害を防止する手段及び方法に関する。
【０００２】
【従来の技術】
図６は従来のデータ伝送装置の構成例を示す。図６において、６−１は監視制御機能部を有するプリント回路盤（ＰＣＢ）である。６−２は監視制御機能部のプリント回路盤６−１によって監視制御されるプリント回路盤（ＰＣＢ）であり、以下、監視制御機能部を有するプリント回路盤６−１を主側プリント回路基盤と称し、監視制御対象のプリント回路盤６−２を従側プリント回路盤と称す。
【０００３】
主側プリント回路盤６−１はファームウェアを搭載し、プリント回路盤実装装置全体の運用・保守情報を管理するオペレーション端末６−４からの指令に基づいて、各従側プリント回路盤に対し、運用上の各種設定、制御及び異常状態監視等を、主信号データと独立した監視制御データインタフェースにより行う。
【０００４】
従側プリント回路盤６−２は、例えば、データ伝送用クロック分配機能部を有するプリント回路盤、データのタイムスロット入替え（ＴＳＩ：Ｔｉｍｅ  Ｓｌｏｔ  Ｉｎｔｅｒｃｈａｎｇｅｒ）機能部を有するプリント回路盤、データ伝送路インタフェース機能部を有するプリント回路盤等である。
【０００５】
６−３は上記のプリント回路盤間を信号線で接続するマザーボードであり、以下、バックボードと称す。バックボードは実装されたプリント回路盤を接続するためのコネクタを複数備え、各プリント回路盤の信号端子間をプリントパターンの信号線により接続するプリント配線盤である。
【０００６】
また、従側の各プリント回路盤はバックボード６−３に装着されたときに、バックボード６−３上で論理固定された実装／未実装状態信号を受信し、バックボード６−３を介して該実装／未実装状態信号を主側プリント回路盤６−１へ通知する。主側プリント回路盤６−１は、この実装／未実装状態信号を基に、実装されたプリント回路盤に対する監視制御処理等を行う。
【０００７】
最近のデータ伝送装置は、より小型化、多機能化、高速化、低コスト化、低消費電力化することが要求され、それらの要求に対応するために、高密度実装、オンボード電源化によるプリント回路盤の効率的収容、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ）部品による低消費電力化等を図っている。
【０００８】
ＣＭＯＳ部品は、信号伝送の高速化にも有効であるため、幅広く適用されているが、高速信号伝送用の多くのＣＭＯＳ部品は、大きな駆動電流を流して高速動作を実現しているため、オーバーシュートやアンダーシュート又は反射等の信号波形歪みを引き起こしやすい。
【０００９】
このような波形歪の発生を抑止するために、図７の（ａ）に示すように、二つのプリント回路盤ＰＣＢ（Ａ）及びＰＣＢ（Ｂ）間の信号伝送において、送信側プリント回路盤ＰＣＢ（Ａ）の送信部（以下、ドライバと称す。）の出力端に電流を制限するためのダンピング抵抗Ｒ１を挿入し、プリント回路盤間のバックボードの伝送路特性インピーダンスＺ０  に整合させるように、受信側プリント回路盤ＰＣＢ（Ｂ）の受信部（以下、レシーバと称す。）の入力端に終端抵抗Ｒ２，Ｒ３を接続する必要がある。
【００１０】
ここで、図７の（ｂ）に示すように、バックボードに受信側のプリント回路盤ＰＣＢ（Ｂ）が実装されていないとき、即ち受信側の終端抵抗が非接続状態のときに、特性インピーダンスとの不整合が生じ、送信側プリント回路盤ＰＣＢ（Ａ）のドライバ出力信号に波形歪みが生じる。
【００１１】
上記ドライバ出力信号に波形歪みが生じることによって、バックボード上の他の信号線にクロストークや同時スイッチングによるグラウンドバウンス等の雑音を誘発する場合があり、誤動作の原因となる。従来のバックボードではこのような波形歪みの影響による誤動作の発生を防ぐために、プリントパターンの信号線配置に細心の注意を払わなければならなかった。
【００１２】
ところが、装置の小型化、多機能化を実現するためには、プリント回路盤とバックボード間のコネクタも高密度となり、プリント回路盤間の信号線の本数も多数となるため、バックボード上で信号線パターン間の隣接区間を少なくしても、コネクタ端で信号線パターンが密集してしまい、クロストークの発生が避けられない。クロストークを回避するためには、バックボード基板を多層構成とすればよいが、多層構成にすると高コストになってしまう。
【００１３】
上記ドライバ出力信号の波形歪みを生じないようにするには、受信側のプリント回路盤ＰＣＢ（Ｂ）を常に実装し、バックボードの信号線の特性インピーダンスＺ０  に整合するように、受信側の終端抵抗Ｒ２，Ｒ３を接続しておけばよいが、本来、動作させる必要がない回路に電流を流すため、不必要な電力消費を伴う。
【００１４】
また、オンボード電源搭載時に、オンボード電源の故障等によりプリント回路盤の電源が断となった場合、前記ＣＭＯＳ部品を用いたドライバ及びレシーバによるプリント回路盤間の信号送受において、電源電圧の回り込みによって誤動作や過負荷状態が引起こされ、他のプリント回路盤に故障等の二次障害が発生する場合がある。
【００１５】
図８はＣＭＯＳ部品の等価回路及び電源廻り込みの影響の説明図である。同図の（ａ）はＣＭＯＳ部品によるインバータの等価回路例を示し、前述のドライバ又はレシーバとして使用される回路例である。端子Ｖｃｃはオンボード電源に接続され、端子ＧＮＤは接地電位に接続され、入力端子は、ドライバにおいては送信信号、レシーバにおいては受信信号が入力され、出力端子は、ドライバにおいては送信信号、レシーバにおいては受信信号が出力される。Ｄ１，Ｄ２，Ｄ３，Ｄ４は寄生ダイオードである。
【００１６】
今、図８の（ｂ）に示すように、送信側プリント回路盤ＰＣＢ（Ａ）の電源が断となった場合、受信側プリント回路盤ＰＣＢ（Ｂ）の電源電圧Ｖｃｃが終端抵抗Ｒ２及び寄生ダイオードＤ３を介して送信側プリント回路盤ＰＣＢ（Ａ）の故障電源に回りこみ、受信側プリント回路盤ＰＣＢ（Ｂ）の電源が過負荷になると共に、受信側プリント回路盤ＰＣＢ（Ｂ）のＣＭＯＳレシーバは、該回り込み電流によって誤動作してしまう。
【００１７】
また、図８の（ｃ）に示すように、受信側プリント回路盤ＰＣＢ（Ｂ）の電源が断となった場合、送信側プリント回路盤ＰＣＢ（Ａ）の電源電圧Ｖｃｃが終端抵抗Ｒ２及びＣＭＯＳレシーバの寄生ダイオードＤ１を介して受信側プリント回路盤ＰＣＢ（Ｂ）の故障電源に回りこみ、送信側プリント回路盤ＰＣＢ（Ａ）の電源が過負荷になると共に、送信側プリント回路盤ＰＣＢ（Ａ）のドライバは、該回り込み電流によって正常な送信信号を出力することができなくなる。
【００１８】
ここで、自プリント回路盤が、データ伝送用クロック分配部のプリント回路盤やデータのタイムスロット入替え（ＴＳＩ）部のプリント回路盤等のように、複数枚のプリント回路盤に対して信号の送受を行うプリント回路盤である場合、複数枚のプリント回路盤のうちの或る１枚のプリント回路盤の電源が断となったとき、前述の回り込み電流によって過負荷又は誤動作を起こし、自プリント回路盤の電源が遮断されたり、運用中の他のプリント回路盤との通信も正常に行うことができなくなり、甚大な二次障害を引き起こす恐れがある。
【００１９】
上記のような二次障害の発生を回避するために、従来のオンボード電源搭載プリント回路盤においては、図９に示すように電源部９−１の故障を信号処理回路９−２により監視し、電源異常を検出すると、リレー駆動部９−３によりリレー接点９−４を閉じ、電源警報ランプ（発光ダイオード等）９−５を点灯させ、プリント回路盤の電源異常状態を通知していた。このような構成のものは、特開平６−１０５４５９号公報等に記されている。
【００２０】
ところが、上記の構成では電源異常状態をランプ等により視覚的に通知するだけであり、電源異常に対する対応処置は、保守者等による人為的な常時監視体制の下に行われるため、伝送装置等の保守・管理に要するコストが膨大なものとなってしまう。
【００２１】
そのため、電源異常時に自動的に二次障害発生を防止する構成が発案された。図１０及び図１１は、前述のリレー接点を利用して自動的に二次障害発生を防止する構成例を示す。図１０に示す構成例は、電源異常が検出され、前述のリレー駆動部９−３が動作すると、第２のリレー接点１０−１を閉じて地気を信号送受相手先のプリント回路盤ＰＣＢ（Ｂ）に送出し、自プリント回路盤ＰＣＢ（Ａ）の電源異常状態を、信号送受相手先のプリント回路盤ＰＣＢ（Ｂ）に通知する。
【００２２】
信号送受相手先のプリント回路盤ＰＣＢ（Ａ）の電源異常状態を通知されたプリント回路盤ＰＣＢ（Ｂ）は、相手先のプリント回路盤ＰＣＢ（Ａ）からの信号を受信するレシーバ１０−２をディセーブルにしてその出力をハイインピーダンス状態（オープン状態）にし、レシーバ１０−２の信号出力を停止する。
【００２３】
また、図１１に示す構成例は、電源異常が検出され、前述のリレー駆動部９−３が動作すると、第２のリレー接点１１−１を閉じて地気を主側（監視制御部）プリント回路盤ＰＣＢ（Ｃ）に送出し、自プリント回路盤ＰＣＢ（Ａ）の電源異常状態を、主側プリント回路盤ＰＣＢ（Ｃ）に通知する。
【００２４】
電源異常状態を通知された主側プリント回路盤ＰＣＢ（Ｃ）の中央処理部１１−２は、電源異常状態となったプリント回路盤ＰＣＢ（Ａ）の信号送受相手先であるプリント回路盤ＰＣＢ（Ｂ）のメモリ１１−３に、プリント回路盤ＰＣＢ（Ｂ）のレシーバ１１−４をディセーブルにする監視制御データを送出する。
【００２５】
主側プリント回路盤ＰＣＢ（Ｃ）からの上記の監視制御データを受けた信号送受相手先のプリント回路盤ＰＣＢ（Ｂ）は、レシーバ１１−４の出力をハイインピーダンス状態に保持し、信号出力を停止する。
【００２６】
しかし、二次障害の発生を防止する図１０又は図１１に示す構成例では、電源異常等を通知するプリント回路盤間の信号線の本数が増加するため、プリント回路盤のコネクタにおける信号線の収容が困難となり、その結果、装置の多機能化の妨げとなり、また、コネクタの端子数を増やすこと自体が装置の小型化の妨げとなる。
【００２７】
【発明が解決しようとする課題】
以上述べたように、ＣＭＯＳ部品の適用による信号送受の高速化、低消費電力化が実現され、また、オンボード電源化によりプリント回路盤を効率よく収容し、装置の小型化を図ろうとしても、プリント回路盤の未実装や電源異常による誤動作や故障の二次障害発生を回避するためには、高密度実装化のみによる装置の小型化には限界があり、また、高密度実装によって小型化を行ったとしても、信号線を増やすことができないため多機能化することができず、信号線を増やすために多層構成のバックボード基板を用いると、装置コストが高くなるといった問題を生じていた。
【００２８】
本発明は、複数のプリント回路盤が実装される装置において、一部のプリント回路盤の未実装又は電源異常によって生じる二次障害の発生を、信号線の本数及びコネクタの端子数の増加や不必要な電力消費を伴うことなく、簡易な構成で防止することを目的とする。
【００２９】
【課題を解決するための手段】
本発明の伝送装置は、（１）  バックボードを介して接続され、該バックボードの信号線を通して互いに信号を送受し、それぞれ伝送装置における所定の信号操作を行う機能部を有し、且つ、主側プリント回路盤によって監視制御される複数の従側プリント回路盤と、前記各従側プリント回路盤に対して、監視制御を行うための複数ビットから成る監視制御データを個別に送受する機能部を有する主側プリント回路盤と、を備えた伝送装置において、前記従側プリント回路盤は、実装されたときに前記バックボードの信号線を介して前記主側プリント回路盤へ実装状態を示す信号を出力する実装状態信号送信部と、前記バックボードの信号線を介して他の従側プリント回路盤へ信号を送信する送信部の出力、又は前記バックボードの信号線を介して他の従側プリント回路盤から信号を受信する受信部の出力を、前記主側プリント回路盤からの監視制御データに基づいてハイインピーダンス状態に保持する手段とを備え、前記主側プリント回路盤は、前記従側プリント回路盤の実装状態信号送信部の出力を基に、各従側プリント回路盤の状態を個別に監視し、該従側プリント回路盤の状態に応じて、該従側プリント回路盤又はその信号送受相手先の従側プリント回路盤に対して、前記送信部又は受信部の出力をハイインピーダンス状態に保持させる複数ビットから成る監視制御データを送信する手段を備えたものである。
【００３０】
この構成により、元から具備されていた信号線を用いて従側プリント回路盤の状態を監視し、且つ、元から備えられている監視制御データインタフェースを用いて、信号送受の相手先が未実装の送信部又は受信部の出力を停止しているため、信号線数及びコネクタの端子数を増加することなく、また、不必要な消費電流を流すことなく、二次障害の発生を防止することができる。
【００３１】
また、（２）運用状態時に前記従側プリント回路盤の増設又は収容変更が可能な伝送装置において、前記主側プリント回路盤は、信号送受の相手先が未実装状態の従側プリント回路盤に対して、前記送信部又は受信部の出力をハイインピーダンス状態に保持させる監視制御データを送信する手段を備えたものである。
【００３２】
また、（３）前記従側プリント回路盤は、自プリント回路盤の電源状態を監視する手段を備え、自プリント回路盤の電源異常時の場合は、前記実装状態信号送信部の出力を、未実装状態のときと同様にハイインピーダンス状態にする構成を有するものである。
【００３３】
この構成により、オンボード電源搭載の従側プリント回路盤の電源異常時に、主側プリント回路盤からの監視制御データにより、電源異常状態の従側プリント回路盤又はその信号送受相手先の従側プリント回路盤の信号送信部又は信号受信部の出力を停止し、信号線数及びコネクタの端子数を増加することなく、また、不必要な消費電流を流すことなく、更に、効率収容したプリント回路盤の小型化を妨げることなく、二次障害の発生を防止することができる。
【００３４】
また、（４）従側プリント回路盤における他の従側プリント回路盤に対する前記送信部又は受信部を、ＣＭＯＳ部品を用いたバッファ増幅回路により構成したものである。
また、（５）従側プリント回路盤における前記実装状態信号送信部を、ＣＭＯＳ部品を用いたバッファ増幅回路により構成したものである。
ＣＭＯＳ部品を用いることにより、信号送受の高速化及び低消費電力化を妨げることなく、二次障害の発生を防止することができる。
【００３５】
また、本発明のプリント回路盤二次障害防止方法は、（６）バックボードを介して接続され、該バックボードの信号線を通して互いに信号を送受し、それぞれ所定の信号操作を行う機能部を有し、且つ、主側プリント回路盤によって監視制御される複数の従側プリント回路盤と、前記各従側プリント回路盤に対して、監視制御を行うための複数ビットから成る監視制御データを個別に送受する機能部を有する主側プリント回路盤と、を実装した装置のプリント回路盤二次障害防止方法において、前記従側プリント回路盤は実装状態信号送信部から実装状態を示す信号を主側プリント回路盤に対して出力し、前記主側プリント回路盤は、個別に前記各従側プリント回路盤の状態を監視し、該従側プリント回路盤の状態に応じて、前記監視制御データを従側プリント回路盤に送信し、前記従側プリント回路盤における他の従側プリント回路盤への信号送信部又は他の従側プリント回路盤からの信号受信部を、前記主側プリント回路盤からの監視制御データを基に、ハイインピーダンス出力状態に保持させるものである。
【００３６】
また、（７）前記従側プリント回路盤は、自プリント回路盤の電源状態を監視し、自プリント回路盤の電源異常時の場合は、前記実装状態信号送信部の出力を、未実装状態のときと同様にハイインピーダンス状態にするものである。
【００３７】
【発明の実施の形態】
図１は本発明のデータ伝送装置の基本構成の説明図である。同図において、１−１は監視制御機能部を有する主側プリント回路盤（ＰＣＢ）であり、主側プリント回路盤１−１内の中央処理部１−１１は、図６に示した従来の伝送装置と同様に、ファームウェアを搭載し、装置全体の運用・保守情報を管理するオペレーション端末１−４からの指令に基づいて、装置内の従側の各プリント回路盤に対し、運用上の各種設定、制御及び異常状態監視等を、主信号データと独立した監視制御データインタフェースにより行う。
【００３８】
この場合、従側の各プリント回路盤に対する各種設定、制御及び異常状態監視等は、従側プリント回路盤内の半導体メモリへの又は該半導体メモリからの、監視制御情報データの書込み又は読出しにより行う。
【００３９】
従側プリント回路盤１−２は、図６に示した従来の伝送装置と同様に、例えば、データ伝送用クロック分配機能部を有するプリント回路盤、データのタイムスロット入替え（ＴＳＩ：Ｔｉｍｅ  Ｓｌｏｔ  Ｉｎｔｅｒｃｈａｎｇｅｒ）機能部を有するプリント回路盤、データ伝送路インタフェース機能部を有するプリント回路盤等である。
【００４０】
従側プリント回路盤１−２盤内には、実装／未実装状態を示す信号を主側プリント回路盤１−１へ出力する実装状態信号送信部１−２１と、半導体メモリ１−２３に書込まれた監視制御データにより、ドライバ１−２２Ｄ  又はレシーバ１−２２Ｒ  をディセーブルにする手段を備える。
【００４１】
バックボード（マザーボード）１−３も図６に示した従来の伝送装置と同様に、実装されたプリント回路盤間を接続するためのコネクタを複数備え、各プリント回路盤の信号端子間をプリントパターンの信号線で接続する。
【００４２】
主側プリント回路盤１−１は、従側プリント回路盤１−２の実装状態信号送信部１−２１から、バックボード１−３の信号線１−３１を介して送信される信号を基に、実装された従側プリント回路盤１−２を識別し、該従側プリント回路盤１−２に対して監視制御の処理を行う。
【００４３】
主側プリント回路盤１−１は、バックボード１−３の信号線１−３２により、各従側プリント回路盤１−２と個別に監視制御データを送受する。信号線１−３２により送受する監視制御データは、各プリント回路盤毎のプリント回路盤実装位置情報、プリント回路盤種別情報、及び個別の監視制御情報に加え、何ビットかの自由利用可能なメモリデータ領域を有するデータフォーマットの監視制御データインタフェースにより送受される。
【００４４】
従側プリント回路盤１−２内の半導体メモリ１−２３は、主側プリント回路盤１−１から送信される前述の監視制御データを受信して格納し、その自由利用可能なメモリデータ領域内に書込まれたデータ情報を取出して、そのデータ情報を１ビットずつ直流論理信号として外部に出力する。
【００４５】
半導体メモリ１−２３から１ビットずつ出力される上記直流論理信号は、ドライバ１−２２Ｄ  又はレシーバ１−２２Ｒ  をイネーブル又はディセーブルにするイネーブル／ディセーブル信号として使用され、該直流論理信号出力により、ドライバ１−２２Ｄ  又はレシーバ１−２２Ｒ  の出力停止制御（出力をハイインピーダンス状態にする制御）を行う。
【００４６】
また、前述の実装状態信号送信部１−２１は、自プリント回路盤１−２の電源電圧が正常かどうかを監視し、自プリント回路盤１−２の電源電圧が正常なときにプリント回路盤実装状態を示す論理信号と同じ論理信号を、主側プリント回路盤１−１に、バックボードの信号線１−３１を介して出力する。
【００４７】
本発明は、主側プリント回路盤１−１が、実装状態信号送信部１−２１から出力される信号を基に、未実装状態及び電源異常状態を判断し、電源異常状態の従側プリント盤のドライバの出力停止信号を送出し、また、未実装状態又は電源異常状態の従側プリント盤の信号送受相手先の従側プリント盤に対して、ドライバ又レシーバの出力停止信号を送出する。
【００４８】
こうすることにより、未実装又は電源異常の従側プリント回路盤に対する相手先の従側プリント回路盤での特性インピーダンス不整合によるクロストークや過負荷等の二次障害発生を防止するとともに、特性インピーダンス整合用に従側プリント回路盤を実装する必要がなく、必要なプリント回路盤のみを実装すればよいので、不要な消費電流の発生を防ぐことができる。
【００４９】
図２は本発明におけるドライバ又はレシーバの入出力真理値表の例を示す。図の（ａ）は相手先の従側プリント回路盤の状態に応じたドライバ又はレシーバの出力停止の真理値表の例を示し、図の（ｂ）は自プリント回路盤の電源状態に応じた実装状態信号出力の真理値表の例を示す。
【００５０】
図の（ａ）に示すように、相手先の従側プリント回路盤が電源正常及び実装状態のとき、主側プリント回路盤から監視制御データとして送信され、メモリに格納されるドライバ又はレシーバの出力停止信号は、“Ｌ”レベル（“０”）となり、相手先の従側プリント回路盤が電源異常又は未実装のとき、該ドライバ又はレシーバの出力停止信号は、“Ｈ”レベル（“１”）となる。
【００５１】
従側プリント回路盤のドライバ又はレシーバは、出力停止信号が“Ｌ”レベルのときは、入力信号に応じた信号を出力し、出力停止信号が“Ｈ”レベルのときは、入力信号のレベルに拘わらず、出力をハイインピーダンス状態にし、出力を停止する。
【００５２】
また、図の（ｂ）に示すように、各従側プリント回路盤は、自プリント回路盤の電源が正常のとき、実装状態信号送信部から“Ｌ”レベルの信号を主側プリント回路盤に出力し、自プリント回路盤の電源が異常のとき、実装状態信号送信部の出力をハイインピーダンス状態にする。
【００５３】
主側プリント回路盤は、従側プリント回路盤の実装状態信号送信部から“Ｌ”レベルの信号が出力されると、その入力端は“Ｌ”レベルとなり、該従側プリント回路盤の電源が正常であると判断する。一方、従側プリント回路盤の実装状態信号送信部の出力がハイインピーダンス状態になると、主側プリント回路盤の入力端は、プルアップ抵抗によって“Ｈ”レベルとなり、従側プリント回路盤が電源異常又は未実装であると判断する。
【００５４】
図３及び図４は本発明によるドライバ又はレシーバの出力停止処理のシーケンス図である。図３は従側プリント回路盤の未実装による出力停止処理を示し、図４は従側プリント回路盤の電源異常による出力停止処理を示す。
【００５５】
まず、従側プリント回路盤ＰＣＢ（Ａ）（ドライバ側）が未実装のとき、主側プリント回路盤は、従側プリント回路盤ＰＣＢ（Ａ）から未実装状態を示す実装／未実装状態信号“１”を受信する（３−１）。また、従側プリント回路盤ＰＣＢ（Ｂ）（レシーバ側）が未実装のとき、主側プリント回路盤は、従側プリント回路盤ＰＣＢ（Ｂ）から未実装状態を示す実装／未実装状態信号“１”を受信する（３−２）。
【００５６】
次に、従側プリント回路盤ＰＣＢ（Ａ）が実装状態になると、主側プリント回路盤は、従側プリント回路盤ＰＣＢ（Ａ）から実装状態を示す実装／未実装状態信号“０”を受信する（３−３）。また、従側プリント回路盤ＰＣＢ（Ｂ）が実装状態になると、主側プリント回路盤は、従側プリント回路盤ＰＣＢ（Ｂ）から実装状態を示す実装／未実装状態信号“０”を受信する（３−４）。このような状態のとき、主側プリント回路盤は、従側プリント回路盤ＰＣＢ（Ａ），ＰＣＢ（Ｂ）に対しては、出力停止処理は行わない。
【００５７】
ここで、従側プリント回路盤ＰＣＢ（Ｂ）が未実装状態になると、主側プリント回路盤は、実装／未実装状態信号“１”を受信し（３−５）、従側プリント回路盤ＰＣＢ（Ａ）に対して従側プリント回路盤ＰＣＢ（Ｂ）へのドライバ出力を停止させる出力停止信号“１”を送信する（３−６）。
【００５８】
なお、出力停止信号は、監視制御データ中の自由利用可能なメモリデータを使用して送信される。従側プリント回路盤ＰＣＢ（Ａ）は出力停止信号“１”を受信すると、従側プリント回路盤ＰＣＢ（Ｂ）へのドライバ出力を停止する（ハイインピーダンス状態にする）。
【００５９】
次に、従側プリント回路盤ＰＣＢ（Ｂ）が実装状態になると、主側プリント回路盤は、実装状態を示す実装／未実装状態信号“０”を受信し（３−７）、該受信により、従側プリント回路盤ＰＣＢ（Ａ）に対してドライバ出力を開始させるように、出力停止信号“０”を送信する（３−８）。プリント回路盤ＰＣＢ（Ａ）は出力停止信号“０”を受信すると、ドライバ出力を開始する。
【００６０】
次に、従側プリント回路盤ＰＣＢ（Ａ）の電源が断となった場合、図４に示すように、主側プリント回路盤は、未実装状態と同じ実装／未実装状態信号“１”を従側プリント回路盤ＰＣＢ（Ａ）から受信し（４−１）、該受信により、従側プリント回路盤ＰＣＢ（Ｂ）に対して従側プリント回路盤ＰＣＢ（Ａ）からのレシーバ出力を停止させる出力停止信号“１”を送信する（４−２）。従側プリント回路盤ＰＣＢ（Ｂ）は出力停止信号“１”を受信すると、従側プリント回路盤ＰＣＢ（Ａ）からの信号のレシーバ出力を停止する。
【００６１】
次に、従側プリント回路盤ＰＣＢ（Ａ）の電源断が復旧すると、主側プリント回路盤は、実装／未実装状態信号“０”を受信し（４−３）、該受信により、従側プリント回路盤ＰＣＢ（Ｂ）に対してレシーバ出力を開始させるように、出力停止信号“０”を送信する（４−４）。従側プリント回路盤ＰＣＢ（Ｂ）は出力停止信号“０”を受信すると、レシーバ出力を開始する。
【００６２】
次に、プリント回路盤ＰＣＢ（Ｂ）の電源が断となった場合、主側プリント回路盤は、未実装状態の場合と同じ実装／未実装状態信号“１”を従側プリント回路盤ＰＣＢ（Ｂ）から受信し（４−５）、該受信により、従側プリント回路盤ＰＣＢ（Ａ）に対して従側プリント回路盤ＰＣＢ（Ｂ）へのドライバ出力を停止させる出力停止信号“１”を送信する（４−６）。従側プリント回路盤ＰＣＢ（Ａ）は出力停止信号“１”を受信すると、従側プリント回路盤ＰＣＢ（Ｂ）へのドライバ出力を停止する。
【００６３】
次に、従側プリント回路盤ＰＣＢ（Ｂ）の電源断が復旧すると、主側プリント回路盤は、実装／未実装状態信号“０”を受信し（４−７）、該受信により、従側プリント回路盤ＰＣＢ（Ａ）に対してドライバ出力を開始させるように、出力停止信号“０”を送信する（４−８）。従側プリント回路盤ＰＣＢ（Ａ）は出力停止信号“０”の受信により、ドライバ出力を開始する。
【００６４】
上記のシーケンスにおいて、主側プリント回路盤から従側プリント回路盤への出力停止及び出力開始の制御信号は、全て、監視制御データの自由利用可能なメモリデータ領域を使用して送信される。
【００６５】
これまでの説明では説明を簡略にするために、従側プリント回路盤に具備されたドライバ又はレシーバが一つの場合について説明したが、従側プリント回路盤に具備されるドライバ又はレシーバは、一般的に一つに限らず複数備え、且つ、その数は従側プリント回路盤の種類によって異なる。
【００６６】
しかし、ドライバ又はレシーバの出力停止信号の送出に、複数ビットの自由利用可能なメモリデータ領域を用い、個々の従側プリント回路盤のハードウェア構成に応じて、主側プリント回路盤のファームウェアを作り変えることにより、任意数のドライバ又はレシーバを具備したプリント回路盤に対して容易に且つフレキシブルに対応することができる。
【００６７】
従って、図１０又は図１１に示すように、プリント回路盤間の信号線の本数を増やすことなく、また、大規模な回路変更を行うことなく、従来のデータ伝送装置に備わった機能を利用し、装置の多機能化を妨げることなく、低コストで二次障害の防止を図ることができる。
【００６８】
そのため、複数種のデータ伝送路インタフェース機能部等のプリント回路盤を用意し、装置運用状態に応じて任意にプリント回路盤の増設・収容変更を行うデータ伝送装置において、必要なプリント回路盤のみを実装し、不必要なプリント回路盤を未実装状態にしても、実装された他のプリント回路盤に波及する障害を防止することができ、且つ、不必要な電力消費を抑止することができる。
【００６９】
【実施例】
図５は本発明の一実施例の構成図を示す。図中、５−１は監視制御機能部を有する主側プリント回路盤、５−２，  ５−３は主データ信号を伝送するプリント回路盤で、主側プリント回路盤５−１の監視制御対象の従側プリント回路盤である。
【００７０】
５−４はこれらプリント回路盤間の信号をコネクタを介して相互接続するためのプリント配線盤であり、以下バックボードと称す。５−１１は監視制御部プリント回路盤内中央処理部であり、ＣＰＵ，ＲＡＭ，ＲＯＭ等で構成され、装置のオペレーション端末５−５からの制御／監視命令や、中央処理部５−１１内に搭載したファームウェアの制御命令に従い、任意の従側プリント回路盤に対し監視制御データ線５−１２を使用し、従側プリント回路盤内のメモリ５−２１，５−３１に対して監視制御データの書込み又は読出しを行う。
【００７１】
従側プリント回路盤５−２，５−３は、そのメモリ５−２１，５−３１内の制御データに従って、自プリント回路盤内の監視制御信号線５−２２，５−３２を介し、自プリント回路盤内の各種監視制御を行う。メモリ５−２１，５−３１は、例えば、２５６×２５６バイト程度の容量のＲＡＭで構成される。
【００７２】
５−２４はプリント回路盤内の電源部で、例えばオンボード電源であり、プリント回路盤が実装されると同時にバックボードから電源／ＧＮＤ線５−４１により給電されることにより、各プリント回路盤内の任意の電源電圧Ｖｃｃを生成する。
【００７３】
また、電圧監視／信号処理回路５−２３，５−３３は、プリント回路盤内の電源電圧を監視し、電源部５−２４，５−３４から正常な電圧が出力された場合、プリント回路盤内の回路初期化信号を出力する。該回路初期化信号は、電源電圧の異常時、遮断時及び初期化中は論理状態“Ｌ”を出力し、それ以外のときは論理状態“Ｈ”を出力する。
【００７４】
回路初期化信号が“Ｈ”のとき、該信号を反転した“Ｌ”の信号が、実装／未実装信号線５−１３を介して主側プリント回路盤５−１に送出され、主側プリント回路盤５−１の中央処理部５−１１は該“Ｌ”の信号を受信し、該従側プリント回路盤が実装状態で且つ電源正常であると判断する。
【００７５】
リレー駆動部５−２５，５−３５は、電圧監視／信号処理回路５−２３，５−３３からの回路初期化信号に基に、電源電圧の異常時又は遮断時にリレーを駆動し、リレー接点５−２６，５−３６によって電源警報ランプ５−２７，５−３７を点灯させる。
【００７６】
５−２８，５−３８はプリント回路盤ＰＣＢ（Ａ），ＰＣＢ（Ｂ）のドライバＩＣ、５−２９，５−３９はプリント回路盤ＰＣＢ（Ａ），ＰＣＢ（Ｂ）のレシーバＩＣであり、これらのＩＣを介してプリント回路盤ＰＣＢ（Ａ），ＰＣＢ（Ｂ）間で主データ信号を送受する。
【００７７】
主側プリント回路盤５−１において、従側プリント回路盤５−２，５−３の電圧監視／信号処理回路５−２３，５−３３からの入力信号は、実装／未実装状態の判別にも使用される。即ち、従側プリント回路盤５−２，５−３が未実装であると、電圧監視／信号処理回路５−２３，５−３３の出力は、オープン状態（ハイインピーダンス状態）となり、主側プリント回路盤５−１では、プルアップ抵抗により実装／未実装信号線５−１３が“Ｈ”状態となり、電源異常時と同様に扱われる。
【００７８】
ここで、例えば、従側プリント回路盤（Ａ）５−２の電源断時には、中央処理部５−１１に対し、従側プリント回路盤（Ａ）５−２の実装／未実装状態信号が論理状態“Ｈ”となり、従側プリント回路盤（Ａ）５−２が未実装であると見なされ、中央処理部５−１１に搭載されたファームウェアの制御命令に従い、従側プリント回路盤（Ｂ）５−３に対し、監視制御データ線５−１２を介してメモリ５−３１に制御データを送信し、従側プリント回路盤（Ｂ）５−３内の監視制御信号線５−３２によって従側プリント回路盤（Ｂ）５−３内のドライバ５−３８及びレシーバ５−３９の出力を停止する。つまり、該従側プリント回路盤の未実装時及び電源断時には、無条件に相手先従側プリント回路盤のドライバ及びレシーバの出力が停止するように自動的に動作する。
【００７９】
【発明の効果】
以上説明したように、本発明によれば、従来の伝送装置の機能部及び信号線を活用し、実装状態を示す信号線を用いて電源異常を監視し、未実装状態又は電源異常のプリント回路盤に対して、その信号送受相手先のプリント回路盤のドライバ又はレシーバの出力を停止するように監視制御データを用いて制御することにより、信号線の本数及びコネクタの端子数の増加や不必要な電力消費を伴うことなく、二次障害の発生防止することができ、近年の伝送装置等に要求される小型化、多機能化、高速化、低コスト化、低消費電力化を妨げることなく、二次障害を防止することができる。
【図面の簡単な説明】
【図１】本発明のデータ伝送装置の基本構成の説明図である。
【図２】本発明におけるドライバ又はレシーバの入出力真理値表の例を示す図である。
【図３】本発明によるドライバ又はレシーバの出力停止処理のシーケンス図である。
【図４】本発明によるドライバ又はレシーバの出力停止処理のシーケンス図である。
【図５】本発明の一実施例の構成図である。
【図６】従来のデータ伝送装置の構成例を示す図である。
【図７】プリント回路盤間の特性インピーダンス整合の説明図である。
【図８】ＣＭＯＳ部品の等価回路及び電源廻り込みの影響の説明図である。
【図９】オンボード電源搭載プリント回路盤の電源異常を通知する従来の構成例を示す図である。
【図１０】従来のオンボード電源搭載プリント回路盤の電源異常時の二次障害発生防止の構成例を示す図である。
【図１１】従来のオンボード電源搭載プリント回路盤の電源異常時の二次障害発生防止の構成例を示す図である。
【符号の説明】
１−１  監視制御機能部を有する主側プリント回路盤（ＰＣＢ）
１−１１  中央処理部
１−２  従側プリント回路盤
１−２１  実装状態信号送信部
１−２２Ｄ    ドライバ
１−２２Ｒ    レシーバ
１−２３  半導体メモリ
１−３  バックボード
１−３１  信号線
１−３２  信号線
１−４  オペレーション端末
【図１】
0003613326.tif 000002
【図２】
0003613326.tif 000003
【図３】
0003613326.tif 000004
【図４】
0003613326.tif 000005
【図５】
0003613326.tif 000006
【図６】
0003613326.tif 000007
【図７】
0003613326.tif 000008
【図８】
0003613326.tif 000009
【図９】
0003613326.tif 000010
【図１０】
0003613326.tif 000011
【図１１】
0003613326.tif 000012