(57)【特許請求の範囲】
【請求項１】
分離した端子ランドを配置した平坦な下面を持つコンピュータチップパッケージと、
チップパッケージの下面から離間され該下面と略平行な平坦な上面を備え、前記端子ランドと位置を整合させた分離した回路パッドを該上面に配置した回路基板とを有する、コンピュータチップパッケージと回路基板との間の接続システムにおいて、
複数の分離した別個の誘電性の中間部材が端子ランドと回路パッドとの間に配置され、更に、端子ランド及び回路パッドの位置が整合されたパターンに対応し且つ位置が整合されたパターンで該中間部材が配置されていることを特徴とする接続システム。
【請求項２】
前記端子ランドはコンピュータチップパッケージの壁の下面上に配置され、壁を貫通するビアによりパッケージのシリコンウェーハからのリード線に接続されている、請求項１に記載の接続システム。
【請求項３】
前記中間部材は、前記端子ランド又は回路パッドの何れか一方に接着されている、請求項１に記載の接続システム。
【請求項４】
前記分離した中間部材はそれらの間にギャップを形成し、前記中間部材は該ギャップを満たしている材料よりも誘電率が高い材料によって形成されている、請求項１に記載の接続システム。
【請求項５】
分離した端子ランドを配置した下面を持つコンピュータチップパッケージと、
チップパッケージの下面から離間され該下面と略平行な上面を備え、前記端子ランドと位置を整合させた分離した回路パッドを含む回路基板とを有する、コンピュータチップパッケージと回路基板との間の接続システムにおいて、
チップパッケージの下面と回路基板の上面との間に配置されたキャリア部材によって支持された複数の分離した誘電性の中間部材を有し、キャリア部材は、前記チップパッケージの下面と前記回路基板の上面との間で幅方向に延在し、中間部材は、前記端子ランドと回路パッドのパターンに対応し且つ略位置が整合されたパターンで前記キャリア部材上に配置され、前記キャリア部材よりも高い誘電率を有していることを特徴とする接続システム。
【請求項６】
前記端子ランドはコンピュータチップパッケージの壁の下面上に配置され、壁を貫通するビアによりパッケージのシリコンウェーハからのリード線に接続されている、請求項５に記載の接続システム。
【請求項７】
前記中間部材は平坦なキャリア部材上にオーバーモールドによって成形されたものである、請求項５に記載の接続システム。
【請求項８】
前記平坦なキャリア部材は誘電性エラストマ材料から作られたものである、請求項５に記載の接続システム。
【請求項９】
パッケージ内に配置されたコンピュータチップを有し、該コンピュータチップは、コンピュータチップの回路を他の回路に接続するためにコンピュータチップから延在する複数のリード線を備えている、コンピュータチップパッケージと回路基板との間の接続システムにおいて、
該パッケージは、所定の誘電率を持つ材料から形成された支持壁を備え、該支持壁はチップを支持するとともにパッケージを回路基板に取り付けるためのものであり、前記パッケージは、前記支持壁の上面に配置され前記チップのリード線に接続された複数の分離した導電性端子ランドを含んでおり、
前記パッケージの支持壁に近接して回路基板が配置され、この回路基板の実質的に平坦な上面には分離した回路パッドが設けられ、該回路パッドは誘電性材料を介して前記誘電性端子ランドと接続され、単一の回路パッドが前記パッケージの単一の端子ランドと位置が整合するように該回路パッドが配置されていることを特徴とする接続システム。
【請求項１０】
前記支持壁は前記パッケージの外壁を形成する、請求項９に記載の接続システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、接点を用いることなしに得られるコンピュータチップパッケージと回路基板との間の接続一般に関する。
【０００２】
【従来の技術】
半導体デバイスがより複雑になるにつれ、シリコンウェーハ即ちダイと適切な回路ハードウェア間の接続は進化し続けており、より複雑になってきている。これは、機械的な接続が困難なためである。機械的な接続が困難なのは、電子回路の小型化と高集積化にも起因している。高周波アプリケーションの場合、電子部品内の信号は、より高い速度で伝送され、半導体パッケージはより薄く、より小さくなってきている。いくつかの高周波アプリケーションでは、金属接点や端子に依存する従来の接続を使用するのが困難である。
【０００３】
【発明が解決しようとする課題】
既知の機械的接続は、従来型の端子ピンとソケット若しくはその他のオス・メス構造、又は相互係合式スプリング接続を使用する。これらの金属対金属の接続では、汚染物質や酸化物質を取り除くために端子間で拭き取り動作（wiping action ）を行わせることが欠かせない。小型の半導体の接続においては、端子が非常に小さいため、必要とされる拭き取り動作を行って相対する端子または接点の間で確実な接触力を得るのが困難である。伝統的なはんだ接続は、仮にそれを用いることが可能であったとしても、半導体の接続システムの小型化され間隔が狭められた部品のために必要となるハードツーリング（hard tooling）が極めて複雑となり、はんだ接続の使用は困難である。
【０００４】
従って、本発明は、機械的な接触に依存することなく、電界結合又は磁界結合を用いて、二つの端子又は接点の間で信号を伝達するコネクタに関する。
【０００５】
従って、本発明の全般的な目的は、コンピュータチップパッケージと回路基板との間の接続を提供するのに特に適した新規で改良された無接点接続システムを提供することである。
【０００６】
本発明の別の目的は、接続を提供するために金属対金属の接触を用いるのではなく、誘電性の材料によって分離された第一と第二の端子列間の容量結合を利用した接続構造を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一実施形態においては、コンピュータチップパッケージが、平坦な支持体に取り付けられている。この支持体上には複数のコンタクトパッド又はトレース（trace ）が形成され、チップの出力とコンタクトパッドを接続するためにリード線又はその他の接続が提供されている。コンタクトパッドは支持体の一方の面に取り付けられ、支持体のコンタクトパッドが回路基板上の対応する相手側のコンタクトパッド又はトレースと位置が整合されて対向するように支持体が回路基板上で位置決めされる。容量結合を利用して二個の対向するコンタクトパッドの間で信号を伝達する。
【０００８】
別の実施形態においては、複数のコンタクトを所定のパターンで両面に配置した平坦な支持体にコンピュータチップパッケージが取り付けられている。これらのコンタクトはビアによって相互に接続されており、その結果、パッケージは一連の分離した端子ランドをその下面に持つ。また、回路基板が提供されるが、この回路基板の上面には、コンピュータチップパッケージの下面上の端子ランドと位置が整合された複数の分離した回路パッドが設けられている。１個以上の分離した誘電性中間部材がチップパッケージの端子ランドと回路基板上の回路パッドとの間に設けられている。この中間部材は、端子ランドと回路パッドのパターンに対応したパターンで配置されており、さらに、端子ランドと回路パッドと位置が整合され、それらの間に設けられている。前記中間部材は、誘電率が比較的高い（好ましくは２００以上）材料からなる。
【０００９】
中間部材は端子ランド又は回路パッドの何れかに接着されるか、別の実施形態に記載されている様に、中間部材はチップパッケージの下面と回路基板の上面との間に配置された平坦なキャリアによって支持される。この平坦なキャリアは誘電性のエラストマ材料で作ることができ、中間部材は平坦なキャリア部材中にオーバーモールドによって成形することができる。
【００１０】
本発明の他の目的、特徴及び利点は、添付の図に関連付けて行った以下の詳細な記載から明らかになるであろう。
【００１１】
新規であると考える本発明の特徴は添付の特許請求の範囲に詳細に記載されている。本発明及びその目的と利点は添付の図面と関連づけて行った下記の記載を参照することによって最も良く理解できるであろう。
【００１２】
【発明の実施の形態】
図１は無接点接続システムの第一の実施形態を示し、その全体が１０で示されている。該無接点接続システムは、コンピュータチップパッケージ１２に対して所定の位置に位置決めした状態で示され、コンピュータチップパッケージ１２と、その下側にあるプリント回路基板等の基板１４との間の接続を提供する。図２は無接点接続システムの第二の実施形態を示し、その全体が１０Ａで示されており、チップパッケージ１２と回路基板１４との間に使用されるものである。
【００１３】
両実施形態１０、１０Ａにおけるコンピュータチップパッケージ１２は、ハウジング２２の壁２０の上面１８に取り付けられ、ハウジング２２の中に配置されたシリコンウェーハ１６を含む。分離した導電性端子ランド２４のパターンが、壁２０の上面１８上に堆積によって形成されている。シリコンウェーハ１６は、複数のリード線２６によってこれらの導電性ランド２４に接続されている。本実施形態においては、分離した導電性端子ランド即ち接触パッド３０がチップパッケージ１２の支持壁１８の下面３２に配置されており、上記端子ランド２４は、端子ランド３０の対応するパターンに個々のビア２８により支持壁１８を通して接続されている。
【００１４】
接続システム１０、１０Ａの回路基板１４は、チップパッケージ１２の下面３２と平行に配置された略平坦な上面３４を有する。分離した回路パッド３６の各々がチップパッケージ支持壁の下面３２上の端子ランド３０の内の１つと位置が整合するように、分離した回路パッド３６のパターンが上面３４上に配置されている。回路パッド２８は、慣用の方法で回路基板１４上の各々の回路に電気的に接続されている。
【００１５】
複数の分離した中間部材３８が、支持壁２０の底の端子ランド３０と、回路基板１４の上面、即ち対向する面の上に設けられた回路パッド３６との間に配置されている。本実施形態の中間部材３８、３８’は、図１、図２では水平方向に離間されているものとして示されている中間ギャップ４０、４０’によって相互に離間されており、端子ランド３０と回路パッド３６の両方のパターンに対応し略位置が整合されたパターンになっている。中間部材３８は、斜め方向にあるか或いは隣接する端子ランド３０と回路パッド３６との間の結合を避けるために、ギャップ４０内の材料の誘電率よりも高い誘電率を有する材料で作るのが好ましい。中間部材３８、３８’の誘電率は、ギャップ４０、４０’内の材料（典型的には空気）よりも少なくとも一桁大きく、中間部材３８、３８’の誘電率は少なくとも２００であることが好ましい。しかしながら、信号周波数が高くなるに従って、中間部材が持つべき誘電率は低下するであろう。これらの実施形態においては、斜め方向又は隣接するランドやパッド間の望ましくない結合を生じさせることなく、所望のランドとパッドの組の間の容量結合を確保するために、端子ランドは回路基板パッド３６と同等か等しい寸法とし、回路基板パッド３６と位置を整合させることが好ましい。
【００１６】
図１の中間部材３８は、チップパッケージの下面３２と回路基板の上面３４との間に配置された平坦であることが好ましい面のキャリア部材４２によって支持されている。このキャリア部材４２は、図示の様にコンピュータチップパッケージ１２の全長及び全幅にわたって延在し、好ましくは、プラスチック等の誘電性材料、或いはゴムやエラストマー等の誘電性で可撓性のある材料から作られる。前記中間部材は、キャリア部材４２にオーバーモールド（over-mold ）によって設けることができ、キャリア部材４２はこのオーバーモールドプロセスに適応させるための一連の穴を含む。中間部材３８の誘電率は、望ましくない選択されていない斜め方向の結合を阻止するために、キャリア部材４２の誘電率よりも一桁以上大きいことが好ましい。
【００１７】
図２は無接点接続システム１０Ａの第二の実施形態を示し、図１の第一実施形態で使用されていたキャリア部材４２が取り除かれている。本実施形態においては、端子ランド３０と回路パッド３６内の何れか一方またはそれらの両方に中間部材３８’が接着されている。例えば、中間部材は、適切な印刷方法によって端子ランド３０又は回路パッド３６の何れかに形成できる。しかし、本実施形態においても中間部材の間にギャップ４０’が設けられている。中間部材３８’の誘電率は、斜め方向の結合を避けるために、ギャップ４０’を埋める材料（例えば空気）よりも一桁以上大きくすべきである。
【００１８】
図１と図２に示す無接点接続システム１０と１０Ａの実施形態においては、中間部材３８、３８’が分離した部材であり、上記したようにギャップ４０、４０’で離間されている。前記中間部材は、位置が整合された端子ランド３０及び回路パッド３６と略同じ大きさであるのが好ましい。電気信号は、端子ランド３０から中間部材３８、３８’を介して回路パッド３６に静電的に伝達される。中間部材よりも誘電率が低い中間部材間ギャップ４０、４０’は、斜め方向の端子ランド３０と回路パッド３６との間で絶縁破壊強度を規定する。電気信号は高誘電率の材料を介して結合しやすいため、電気信号は中間部材の間のギャップ４０、４０’を通り抜けようとはしない。なぜなら、中間部材は、ギャップ４０、４０’よりも誘電率が高い材料で作られているためである。従って、分離即ち離間された中間部材は、端子ランド３０と回路パッド３６の斜め方向の組の間のクロスカップリングやクロストークを大幅に減少させる。
【００１９】
明細書及び特許請求の範囲で使用される「上側」、「下側」、「上部」、「底部」、「垂直」等の語の使用は、本発明を限定することを意図するものではない。これらの語は、図に示した発明の記述と理解を明確かつ簡潔にするために用いられているにすぎない。従って、無接点接続システム１０と１０Ａは、いかなる向きでも使用又は適用できる。
【００２０】
図３に示す本発明の第三の実施形態では、無接点接続システム１１０がコンピュータチップパッケージ１１２と回路基板等の基板１１４との間に設けられている。
【００２１】
チップパッケージ１１２は、底部支持壁１１６を有するハウジング１１５を含み、シリコンウェーハ１１８は、支持壁１１６の略平坦な上面１２０に取り付けられている。支持壁１１６は、分離した端子ランド１２２のパターンを支持している。分離した端子ランド１２２は、支持壁１１６の上面１２０上に設けられ、個々のリード線１２４によってシリコンウェーハ１１８に接続されている。端子ランド１２２のパターンは、複数のギャップ１２３を端子ランド間に形成する。本実施形態における支持壁１１６は、図１と図２の実施形態で用いた該中間部材と同じ機能を提供する。
【００２２】
システム１１０の回路基板１１４は、チップパッケージ１１２の支持壁１１６の下側に略平行に配置される。回路基板１１４は、端子ランド１２２と位置が整合された分離回路パッド１２８のパターンが形成された平坦な上面１２６を有する。分離した回路パッド１２８のパターンは、分離した端子ランド１２２のパターンにより形成されたギャップ１２３と同様な空間１２９を回路パッド１２８間に形成する。回路パッド１２８は、回路基板１１４上の各回路に電気的に接続される。
【００２３】
本発明は、コンピュータチップパッケージ１１２の支持壁１１６が、チップパッケージの端子ランド１２２と回路基板１１４の回路パッド１２８との間に直接配置されることを想定している。本実施形態においては、壁１６の下面１２１が、回路パッド１２８上に直接取り付けられる。別の実施形態においては、隣接する端子ランド１２２間のクロスカップリング及び隣接する回路パッド間のクロスカップリングを避けるために、ギャップ１２３と空間１２９を埋める材料（例えば空気）に比べて誘電率の高い材料で壁が作られている。更に別の実施形態においては、前記壁は、少なくとも誘電率が２００の材料で作られる。もちろん、種々の材料や組成物を使用することにより、その様な所望の誘電率を得ることができる。しかし、信号周波数が高くなると、壁１１６のが持つべき誘電率の大きは低下するであろう。追加の実施形態においては、端子ランド１２２間のギャップ１２３及び回路パッド１２８間の空間１２９の幅に比べて壁１１６の厚さを薄くし、位置が合わされた端子ランド１２２と回路パッド１２８との間の結合を促進し、隣接する端子ランド１２２間又は隣接する回路パッド１２８間のクロスカップリングを防止している。
【００２４】
上記からわかるように、コンピュータチップパッケージの一部（例えば壁１１６）は、シリコンウェーハ１１８と回路基板１１４との間で電磁結合を提供するために効果的に使われる。本質的に、壁１６は支持構造を提供するとともに複数のコンデンサー内の中間誘電性媒体を提供する。端子パッド１２２と回路パッド１２８は、壁１１６によって提供された中間誘電性媒体の両側で半コンデンサーとして機能する。信号は、チップパッケージの端子ランド１２２と回路基板１１４の回路パッド１２８との間で静電的に伝えられる。従って、その他の外部接続部品は全て無くすことができ、回路基板１１４は回路パッド１２８と共に、チップパッケージの支持壁１１６の底面に隣接して接続した状態で取り付けることができる。
【００２５】
本発明は、本発明の精神又は主要な特徴から逸脱することなしに、他の特定の形態で実施できることは分かるであろう。従って、上記の本実施例及び実施形態は、いかなる点においても例示であり限定的でないと考えなければならず、本発明は本明細書に記載した細部に限定されるものではない。
【図面の簡単な説明】
【図１】本発明による無接点接続システムの一実施形態の断面図である。
【図２】本発明の第二の実施形態を示すコンピュータチップパッケージの断面図である。
【図３】本発明の第三の実施形態を示すコンピュータチップパッケージの断面図である。
【図１】
0003701242.tif 000002
【図２】
0003701242.tif 000003
【図３】
0003701242.tif 000004