(57)【特許請求の範囲】
【請求項１】
複数の誘電体基板が積層されて構成された回路基板と、前記複数の誘電体基板のそれぞれに互いに１２０°の間隔で配設されると共に、上下方向において互いに一部が交叉する第１、第２、第３の中心導体と、これ等の中心導体の交叉部分の上下に配置された磁石、及びフェライトと、前記磁石の外側を覆う第１のヨークと、前記フェライトの外側を覆う第２のヨークとを備え、１２０°の間隔となる前記第一、第二、第三の中心導体の一端をそれぞれ入出力端子とし、隣接する前記入出力端子間をインダクタンス素子で接続したことを特徴とするサーキュレータ。
【請求項２】
前記各入出力端子にそれぞれ接続された導電パターンと前記各導電パターン間を接続するマイクロストリップラインとを前記回路基板上に設け、前記マイクロストリップラインを前記インダクタンス素子としたことを特徴とする請求項１に記載のサーキュレータ。
【請求項３】
前記各中心導体が交叉することによって生じる中心導体間の容量成分と前記インダクタンス素子とによって構成される並列共振回路の共振周波数を、前記入出力端子に入力される信号の周波数に一致させたことを特徴とする請求項１又は２に記載のサーキュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁界の中におかれる中心導体を回路基板に設けて構成したサーキュレータに関する。
【０００２】
【従来の技術】
従来のサーキュレータを図１１、図１２に基づいて説明すると、サーキュレータＳ２は、１２０度の間隔で配されると共に、一部が互いに交叉して配置され３個の中心導体５１をそれぞれ取り付け、積層された複数の誘電体基板５２と、中心導体５１の交叉部分の上下に配置された磁石５３、及びフェライト（図示せず）と、上部に位置する磁石５３の外部を覆うように配置された磁性体からなる第１のヨーク５４と、この第１のヨーク５４に接合され、下部に位置するフェライトの外部を覆うように配置された磁性体からなる第２のヨーク５５とで構成されている。
【０００３】
また、このサーキュレータＳ２は、第１、第２のヨーク５４、５５で磁気閉回路が形成される。そして、３個の中心導体５１の一端が入出力用の端子５１ａとなって第１、第２のヨーク５４、５５の側方から外部に突出した構成となって、サーキュレータＳ２は、単品の製品で形成されている。各中心導体５１の他端は接地される。
【０００４】
以上のような構成によるサーキュレータはいずれの入出力端子に入力された信号もファラデー効果によって一方の回転方向側の他の入出力端子には出力されるが、逆の回転方向側の他の入出力端子には出力されないようになっている。
【０００５】
そして、単品からなるサーキュレータＳ２は、回路基板５６の孔５６ａに位置させて、中心導体５１の端子５１ａ、及びアース電極（図示せず）を導電パターン５７上に載置し、これ等を半田付けにより導電パターン５７に接続されており、このような構成によって、従来のサーキュレータを備えた電子回路ユニットが形成されている。
【０００６】
【発明が解決しようとする課題】
従来のサーキュレータでは中心導体間が誘電体基板を介して対向するので、図１３に示すように、交叉点Ｐにおいて各中心導体間には大きな分布容量成分Ｃが形成される。このため、各中心導体が分布容量成分Ｃによって結合してしまい、信号が出力されないはずの逆方向の回転側の入出力端子との間では、図１４に示す等価回路となって、分布容量成分Ｃを介して信号が出力されるという問題があった。
【０００７】
そこで、本発明は、ファラデー効果によって信号が出力されないはずの入出力端子に漏れて出力される信号のレベルを極力低くすることを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明のサーキュレータは、複数の誘電体基板が積層されて構成された回路基板と、前記複数の誘電体基板のそれぞれに互いに１２０°の間隔で配設されると共に、上下方向において互いに一部が交叉する第１、第２、第３の中心導体と、これ等の中心導体の交叉部分の上下に配置された磁石、及びフェライトと、前記磁石の外側を覆う第１のヨークと、前記フェライトの外側を覆う第２のヨークとを備え、１２０°の間隔となる前記第一、第二、第三の中心導体の一端をそれぞれ入出力端子とし、隣接する前記入出力端子間をインダクタンス素子で接続した。
【０００９】
また、前記各入出力端子にそれぞれ接続された導電パターンと前記各導電パターン間を接続するマイクロストリップラインとを前記回路基板上に設け、前記マイクロストリップラインを前記インダクタンス素子とした。
【００１０】
また、前記各中心導体が交叉することによって生じる中心導体間の容量成分と前記インダクタンス素子とによって構成される並列共振回路の共振周波数を、前記入出力端子に入力される信号の周波数に一致させた。
【００１１】
【発明の実施の形態】
本発明のサーキュレータの図面を説明すると、図１は本発明のサーキュレータの要部の斜視図、図２は本発明のサーキュレータの分解斜視図、図３は本発明のサーキュレータに使用する回路基板の構成を示す説明用斜視図である。
また、図４乃至図７は本発明のサーキュレータの断面図、図８乃至図１０は本発明のサーキュレータの等価回路図である。
【００１２】
次に、本発明のサーキュレータの構成を図１〜図８に基づいて説明すると、サーキュレータＳ１に使用される回路基板１は、複数のセラミックスグリーンシートからなる誘電体基板２が積層されて構成されている。
そして、この回路基板１は、最上面に位置する第１層目の誘電体基板２の表面に所望の形状の三つの導電パターン３が設けられている。この導電パターン３はスルーホール導体（後述する）によって、回路基板１の下面に引き出されると共に、回路に接続されている。
【００１３】
また、この回路基板１の上面には、印刷によって形成されたコンデンサ４ａ、４ｂ、４ｃ等の印刷形成、及びチップ状からなる種々の電気部品（図示せず）が設けられて、所望の電子回路が形成されている。
また、コンデンサ４ａ、４ｂ、４ｃは、回路基板１の上面に設けられた導電パターン３で形成される電極３ａと、誘電体基板２を挟んで、回路基板１内に設けられた接地パターン３ｂとで構成されている。
なお、このコンデンサ４ａ、４ｂ、４ｃは、チップ型のものを使用しても良い。
【００１４】
次に、本発明におけるサーキュレータＳ１の構成を説明すると、サーキュレータＳ１は、上下方向において一部が交叉する銅箔パターン等からなる第１、第２、第３の中心導体５、６、７と、交叉部分の上下に配置された磁石８、及びフェライト９と、磁石８とフェライト９の外側を覆う磁性体からなる第１、第２のヨーク１０、１１と、第１、第２のヨーク１０、１１との間に設けられた磁性材１２、及び環状の磁性パターン１３とで形成されている。
【００１５】
そして、第１の中心導体５は、回路基板１の上面から第２層目に位置する誘電体基板２の上面に印刷等により設けられ、また、第２の中心導体６は、回路基板１の上面から第３層目に位置する誘電体基板２の上面に印刷等により設けられ、更に、第３の中心導体７は、回路基板１の上面から第４層目に位置する誘電体基板２の上面に印刷等により設けられている。
【００１６】
また、これ等の第１、第２、第３の中心導体５、６、７を設けた複数の誘電体基板２は、互いに重ね合わされた状態で積層されると共に、第１、第２、第３の中心導体５、６、７は、中央部が交叉した状態で、互いに１２０度の間隔を持って配置されている。
即ち、これ等の中心導体５、６、７は、導電パターン３を形成した第１層目の誘電体基板２より下部に位置した誘電体基板２に形成されている。
【００１７】
また、回路基板１の第１層目の誘電体基板２の下部には、第１、第２、第３の中心導体５、６、７に対向し、上部が第１層目から第４層目の誘電体基板２で塞がれた状態で、下面が開放して設けられた凹部１ａと、この凹部１ａの周囲に設けられた切り欠き部からなる肩部１ｂとを有し、この凹部１ａ内にはフェライト９が配置されると共に、回路基板１の上面には、接着剤等によって磁石８が貼着されて配置されている。
【００１８】
即ち、磁石８とフェライト９とで、第１、第２、第３の中心導体５、６、７の交叉部分を上下から挟むように配置されている。
また、図４〜図６に示すように、第１、第２、第３の中心導体５、６、７のそれぞれの一端の上部に位置する誘電体基板２には、孔１ｃが設けられ、これ等の孔１ｃには、銀等の導電ペーストからなるスルーホール導体１４が充填されて、第１，第２，第３の中心導体５、６、７のそれぞれの一端が出力端子５ａ、６ａ、７ａとなってそれぞれ各導電パターン３に接続されると共に、サーキュレータＳ１用のコンデンサ４ａ、４ｂ、４ｃの電極３ａに接続されている。
【００１９】
そして、各導電パターン３は回路基板１の上面で第一のヨークの外側に設けたたマイクロストリップライン３ｃによって互いに接続される（図１参照）。このマイクロストリップライン３ｃはインダクタンス素子として働く。
【００２０】
また、図４〜図６に示すように、第１、第２、第３の中心導体５、６、７のそれぞれの他端の下部に位置する誘電体基板２には、孔１ｄが設けられ、これ等の孔１ｄには、銀等の導電ペーストからなるスルーホール導体１５が充填されて、第１、第２、第３の中心導体５、６、７のそれぞれの他端に接続されたスルーホール導体１５が肩部１ｂの下面に露出した状態で導出されている。
【００２１】
また、回路基板１には、図４〜図７に示すように、凹部１ａを囲む同一円周上において、上下に貫通する複数個（０．４ｍｍのピッチで、約３０個）の貫通孔１ｅが設けられており、そして、上部から第１層目に位置する誘電体基板２において、第１、第２、第３の中心導体５、６、７の一端と接続される導電パターン３が形成された部分においては、導電パターン３との絶縁を図るために、貫通孔１ｅがない状態となっている。
【００２２】
また、回路基板１を構成する誘電体基板２には、図１〜図７に示すように、最上部に位置する第１層目の誘電体基板２の上面、肩部１ｂに位置する誘電体基板２の下面、及び誘電体基板２間の全てにおいて、凹部１ａを囲む同一円周上の貫通孔１ｅと一致した状態で、環状の磁性パターン１３が設けられている。
この磁性パターン１３は、銅とニッケル等を含んだペーストを誘電体基板２に印刷した後、焼成することにより形成されており、また、この磁性パターン１３は、導電パターン３が形成された第１層目の誘電体基板２と、第１、第２、第３の中心導体５、６、７が形成された第２層目、第３層目、及び第４層目の誘電体基板２において、それぞれ導電パターン３、及び第１、第２、第３の中心導体５、６、７との接触を避けるために、一部が切断された切り欠き部１３ａが設けられている。
【００２３】
そして、それぞれの貫通孔１ｅには、銅とニッケル等の磁性粉を含んだペーストからなる磁性材１２が充填されると共に、これ等の磁性材１２は、それぞれの磁性パターン１３に接触した状態で接合されて、これ等の環状の磁性パターン１３と磁性材１２によって磁路が形成されている。
また、これ等の磁性パターン１３は、第１、第２、第３の中心導体５、６、７の他端より外側、即ち、第１、第２、第３の中心導体５、６、７の他端が環状の磁性パターン１３よりも中心側に位置した状態で、スルーホール導体１５に接続された状態となっている。
【００２４】
また、第１のヨーク１０は、上壁１０ａと、この上壁１０ａの端部から直角に折り曲げられた円筒状の側壁１０ｂと、この側壁１０ｂの端部に設けられた３個の切り欠き部１０ｃとを有し、この第１のヨーク１０は、回路基板１の上面に配置された磁石８の外側を覆うと共に、切り欠き部１０ｃが導電パターン３に位置した状態で回路基板１上に載置されている。
そして、切り欠き部１０ｃを除く側壁１０ｂの端部全周が環状の磁性パターン１３に半田１８付けされて、第１のヨーク１０が回路基板１に取り付けられている。
即ち、磁性パターン１３と磁性材１２は、第１のヨーク１０の側壁１０ｂの端部に沿った状態で形成され、第１のヨーク１０が取り付けられた際、側壁１０ｂの端部は、磁性パターン１３と磁性材１２とに接触した状態となっている。
【００２５】
また、第２のヨーク１１は、円板状の磁性板からなり、この第２のヨーク１１の上面には、銅等の導電性の良い金属板からなる一枚の良導電体１９が配置されている。
そして、この第２のヨーク１１は、フェライト９の外側を覆うと共に、回路基板１の凹部１ａの開放部を塞ぐように肩部１ｂに配置され、磁性パターン１３とスルーホール導体１５に、半田２０付けによって、良導電体１９と共に回路基板１に取り付けられている。
また、半田２０は、下端部１ｂの表面に設けられた接地パターン（図示せず）にも付着して、良導電体１９とスルーホール導体１５を接地するようになっている。
【００２６】
そして、第１、第２のヨーク１０、１１が取り付けられると、第１、第２のヨーク１０、１１間には、磁性パターン１３と磁性材１２とで磁路が形成され、その結果、第１、第２のヨーク１０、１１と、磁性パターン１３、及び磁性材１２とで磁気閉回路が構成されるようになる。
また、第２のヨーク１１が取り付けられると、一つの良導電体１９が第１、第２、第３の中心導体５、６、７の他端に接続されたスルーホール導体１５のそれぞれに接触して、第１、第２、第３の中心導体５、６、７の他端の接地を良好にしている。
【００２７】
このような構成によってサーキュレータＳ１が形成され、図８の等価回路図に示すように、各中心導体５、６、７の一端側がそれぞれ入出力端子５ａ、６ａ、７ａとなり、各他端側が接地された構成となるが、各中心導体５、６、７は交叉点Ｐに介在する容量成分Ｃによって互いに結合し、さらに、各入出力端子５ａ、６ａ、７ａ間にマイクロストリップライン３ｃが接続された状態となる。
【００２８】
そして、一つの中心導体（例えば中心導体７）の入出力端子７ａに入力された信号が、ファラデー効果によってもう一つの中心導体（例えば中心導体５）に誘起してその入出力端子５ａに出力される場合の等価回路は図９に示すようになり、二つの入出力端子７ａ、５ａ間には二つの中心導体７、５とマイクロストリップライン３ｃとが並列接続された状態となる。マイクロストリップライン３ｃのインダクタンス成分は二つの中心導体（７、５）によるインダクタンス成分よりも大きいので、マイクロストリップライン３ｃのインダクタンス成分の存在は無視することが可能となり、中心導体５の入出力端子５ａに信号が出力される。
【００２９】
一方、一つの中心導体（例えば中心導体７）の入出力端子７ａに入力された信号が、ファラデー効果によって他の中心導体（例えば中心導体６）に誘起せずその入出力端子６ａに出力されない場合の等価回路は図１０に示すようになり、二つの入出力端子７ａ、６ａ間には二つの中心導体７、６の間に容量成分Ｃが介在し、さらに、マイクロストリップライン３ｃがこれらに並列に接続された状態となる。ここで、マイクロストリップライン３ｃのインダクタンス成分と容量成分とによって信号周波数に共振させれば、中心導体６の入出力端子６ａに信号が出力されず、アイソレーションが向上する。
共振周波数の調整はマイクロストリップライン３ｃをトリミングすることによって行える。
【００３０】
【発明の効果】
以上のように、本発明のサーキュレータは、１２０°の間隔で配置された三つの中心導体の一端をそれぞれ入出力端子とし、隣接する各入出力端子間をインダクタンス素子で接続したので、中心導体間に介在する容量成分とインダクタンス素子とによって並列共振回路が構成され、ファラデー効果によって信号が出力されないはずの入出力端子に漏れて出力される信号のレベルを低くすることができる。
【００３１】
また、各入出力端子にそれぞれ接続された導電パターンと各導電パターン間を接続するマイクロストリップラインとを回路基板上に設け、マイクロストリップラインをインダクタンス素子としたので、トリミングによってマイクロストリップラインのインダクタンス調整が簡単になる。
【００３２】
また、各中心導体が交叉することによって生じる中心導体間の容量成分とインダクタンス素子とによって構成される並列共振回路の共振周波数を、入出力端子に入力される信号の周波数に一致させたので、漏れて出力される信号のレベルを極めて低くすることが出来る。
【図面の簡単な説明】
【図１】本発明のサーキュレータの斜視図である。
【図２】本発明のサーキュレータの分解斜視図である。
【図３】本発明のサーキュレータに使用する回路基板の構成を示す斜視図である。
【図４】本発明のサーキュレータに関わる図３の４−４線の位置における断面図である。
【図５】本発明のサーキュレータに関わる図３の５−５線の位置における断面図である。
【図６】本発明のサーキュレータに関わる図３の６−６線の位置における断面図である。
【図７】本発明のサーキュレータに関わる図３の７−７線の位置における断面図である。
【図８】本発明のサーキュレータにおける三つの入出力端子間における等価回路図である。
【図９】本発明のサーキュレータにおける信号出力時の二つの入出力端子間の等価回路である。
【図１０】本発明のサーキュレータにおける信号非出力時の二つの入出力端子間の等価回路である。
【図１１】従来のサーキュレータの分解斜視図である。
【図１２】従来のサーキュレータの使用例を示す分解斜視図である。
【図１３】従来のサーキュレータにおける三つの入出力端子間における等価回路である。
【図１４】本発明のサーキュレータにおける信号非出力時の二つの入出力端子間の等価回路である。
【符号の説明】
１  回路基板
１ａ  凹部
１ｂ  肩部
１ｃ  孔
１ｄ  孔
１ｅ  貫通孔
２  誘電体基板
３  導電パターン
３ａ  電極
３ｂ  接地パターン
３ｃ  マイクロストリップライン（インダクタンス素子）
４ａ  コンデンサ
４ｂ  コンデンサ
４ｃ  コンデンサ
Ｓ１  サーキュレータ
５  第１の中心導体
５ａ  入出力端子
６  第２の中心導体
６ａ  入出力端子
７  第３の中心導体
７ａ  入出力端子
８  磁石
９  フェライト
１０  第１のヨーク
１０ａ  上壁
１０ｂ  側壁
１０ｃ  切り欠き部
１１  第２のヨーク
１２  磁性材
１３  磁性パターン
１３ａ  切り欠き部
１４  スルーホール導体
１５  スルーホール導体
１８  半田
１９  良導電体
２０  半田
【図１】
0003717384.tif 000002
【図２】
0003717384.tif 000003
【図３】
0003717384.tif 000004
【図４】
0003717384.tif 000005
【図５】
0003717384.tif 000006
【図６】
0003717384.tif 000007
【図７】
0003717384.tif 000008
【図８】
0003717384.tif 000009
【図９】
0003717384.tif 000010
【図１０】
0003717384.tif 000011
【図１１】
0003717384.tif 000012
【図１２】
0003717384.tif 000013
【図１３】
0003717384.tif 000014
【図１４】
0003717384.tif 000015