(57)【特許請求の範囲】
【請求項１】
強誘電体膜を備えた電界効果トランジスタの製造方法であって、
基板にソース及びドレインを形成する工程と、
前記ソース及び前記ドレインが形成された前記基板上に酸化膜を形成する工程と、
前記酸化膜表面であって、後の工程で前記強誘電体膜が形成される領域の周囲に、シランカップリング剤を用いて、該強誘電体膜の原料を含む溶液に対して非親和性を示す膜を形成する工程と、
前記酸化膜表面の前記強誘電体膜が形成される前記領域に、インクジェット方式によって前記溶液を吐出する工程と、
吐出された前記溶液を結晶化し、前記強誘電体膜を形成する工程と、
前記強誘電体膜上にゲート電極を形成する工程と、をこの順序で行う、電界効果トランジスタの製造方法。
【請求項２】
請求項１において、
前記強誘電体膜は、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3、ＢａＴｉＯ3、Ｂｉ4Ｔｉ3Ｏ12、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3のいずれかである、電界効果トランジスタの製造方法。
【請求項３】
請求項１又は２において、
前記酸化膜は、ＳｉＯ2である、電界効果トランジスタの製造方法。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記溶液を吐出する工程の前に、前記基板上に形成された前記酸化膜を成長させることで、前記強誘電体膜が形成される前記領域の周辺を囲むように溝を形成する、電界効果トランジスタの製造方法。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記溶液を吐出する工程の前に、前記強誘電体膜が形成される前記領域に、該溶液に対して親和性を示す膜を形成する工程を含む、電界効果トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜によって形成される半導体素子に係り、特にインクジェット方式等を使用する新たな半導体素子の製造技術を提供するものである。
【０００２】
【従来の技術】
従来、半導体素子の製造では、薄膜がリソグラフィー法等の半導体プロセスによって形成されてきた。例えば、「ＬＳＩハンドブック」電気通信学会編、pp253-364にはリソグラフィー法の例が記載されている。この方法はシリコンウェハ上にレジストと呼ばれる感光材を薄く塗布し、ガラス乾板に写真製版で作成した回路パターンを光で焼き付けて転写するものである。転写された回路パターンに対しイオン等を打ち込んで薄膜を形成する。異なった性質の薄膜を組み合わせて積層することで一定の機能を有する半導体素子が形成される。
【０００３】
【発明が解決しようとする課題】
しかしながら、近年メモリなど誘電体を用いた半導体素子が開発されているが、一般的に誘電体薄膜は半導体薄膜に比べてエッチングしにくいという問題があった。このためリソグラフィー法による製造が可能な工場であってもエッチングによらずに誘電体薄膜を形成する方法が好ましいと考えられる。
【０００４】
また半導体チャネル上に酸化物誘電体を形成する場合には高温下で処理を行う必要がある。このとき、半導体チャネルが高温により劣化してしまうという問題も生ずる。このため半導体チャネルを劣化させず酸化物誘電体を加熱する処理が必要となる。
【０００５】
また上記リソグラフィー法を用いた半導体素子の製造には写真製版、レジスト塗布、露光、現像等の工程を必要としていたため、設備の整った半導体工場等でなければ半導体素子の製造ができなかった。設備投資が大きく保守に手間がかかるため、大量生産でなければ製造コストを下げられないという不都合があった。特に最近は多品種少量生産の時代となってきたところであり、リソグラフィー法のみではコストダウンが図れない半導体素子が多くなってきた。
【０００６】
さらにリソグラフィー法ではエッチング工程で一度塗布した材料を除去するため、半導体材料の無駄が多いという問題もあった。このことはコスト高を招く他、産業廃液の増加を招き、環境保護の立場から好ましくなかった。
【０００７】
上記問題点に鑑み、本出願人はインクジェット方式等の吐出技術を利用した新たな半導体素子の製造方法を考案することで上記問題点を解決しうることに想到した。
【０００８】
【課題を解決するための手段】
本発明の電界効果トランジスタの製造方法は、強誘電体膜を備えた電界効果トランジスタの製造方法であって、基板にソース及びドレインを形成する工程と、前記ソース及び前記ドレインが形成された前記基板上に酸化膜を形成する工程と、前記酸化膜表面であって、後の工程で前記強誘電体膜が形成される領域の周囲に、シランカップリング剤を用いて、該強誘電体膜の原料を含む溶液に対して非親和性を示す膜を形成する工程と、前記酸化膜表面の前記強誘電体膜が形成される前記領域に、インクジェット方式によって前記溶液を吐出する工程と、吐出された前記溶液を結晶化し、前記強誘電体膜を形成する工程と、前記強誘電体膜上にゲート電極を形成する工程と、をこの順序で行う。
また、本発明の電界効果トランジスタの製造方法は、前記電界効果トランジスタの製造方法において、前記強誘電体膜は、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3、ＢａＴｉＯ3、Ｂｉ4Ｔｉ3Ｏ12、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3のいずれかである。
また、本発明の電界効果トランジスタの製造方法は、前記電界効果トランジスタの製造方法において、前記酸化膜は、ＳｉＯ2である。
また、本発明の電界効果トランジスタの製造方法は、前記電界効果トランジスタの製造方法において、前記溶液を吐出する工程の前に、前記基板上に形成された前記酸化膜を成長させることで、前記強誘電体膜が形成される前記領域の周辺を囲むように溝を形成する。
さらに、本発明の電界効果トランジスタの製造方法は、前記電界効果トランジスタの製造方法において、前記溶液を吐出する工程の前に、前記強誘電体膜が形成される前記領域に、該溶液に対して親和性を示す膜を形成する工程を含む。
【００１１】
ここで「流動体」とは、ノズルから吐出可能な粘度を備えた媒体をいう。その性質が水性であると油性であるとを問わない。ノズル等から吐出可能な流動性（粘度）を備えていれば十分で、微粒子が混入していても全体として流動体であればよい。流動性は例えばその流動体の接触角により測ることができる。例えば流動体は誘電体材料が溶解し誘電体を形成する元となる複合金属アルコキシド溶液であったり、その誘電体材料が融点以上に加熱されて溶解されたものであったり、溶媒中に誘電体材料の微粒子が拡散されたものであったりする。流動体を付着させる方法としては各種印刷法等各種の方法を適用できるが、インクジェット方式によることが好ましい。インクジェット方式によれば、安価な設備でパターン形成面の任意の場所に任意の厚さで流動体を付着させることができるからである。インクジェット方式としては、圧電体素子の体積変化により流動体を吐出させるピエゾジェット方式であっても、熱の印加により急激に蒸気が発生することにより流動体を吐出させる方式であってもよい。
【００１２】
また「下地となる面」とはガラスや石英等の基板の表面を指す他、半導体薄膜の任意の表面を指す。下地となる面は平面であることは必要なく、溝や突起物が形成されていたり曲面状であったりしてもよい。すなわち半導体形成プロセスにおける中途段階の半導体膜一般を含む。さらに下地となる面の硬度が硬い必要はなく、フィルム、紙、ゴム等可撓性を有するものの表面であってもよい。
【００２８】
【発明の実施の形態】
以下、本発明を実施するための最良の形態を、図面を参照して説明する。
（実施形態１）
本発明の実施形態１は、リソグラフィー法および拡散法により形成した半導体薄膜上にインクジェット方式を利用して誘電体薄膜を形成することにより半導体素子としてＭＦＳＦＥＴ（Metal Ferro-electric Semiconductor Field Effect Transistor）を製造するものである。
図１に、本実施形態１での製造方法によって製造されるＭＦＳＦＥＴの断面図を示す。特に本実施形態ではｎ型のＭＦＳＦＥＴについて例示してある。図１に示すように、本ＭＦＳＦＥＴは、基板１００、電極薄膜１０１、絶縁膜１０２、誘電体薄膜１０３、電極薄膜１０４を備えている。基板１００は、半導体素子を形成する土台を構成し、シリコンウェハを適当な厚みに加工して構成されている。ｎ型半導体素子では、基板に予めシリコンにホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等の元素をイオン注入あるいは熱拡散法等によりドーピングしてｐ型に形成される。電極薄膜１０１は、ＦＥＴのソースおよびドレインとなる電極周辺に不純物をドーピングすることにより形成されたものである。例えばＦＥＴをｎ型で形成するならば、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等をイオン注入でドーピングすることにより形成される。絶縁膜１０２は、例えばシリコンの表面を酸化して２０ｎｍ〜１００ｎｍ程度のＳｉＯ２膜に形成されている。ＳｉＯ２の他、Ｓｉ３Ｎ４等の窒化膜、Ａｌ２Ｏ３等の金属酸化膜が適用可能である。当該絶縁膜１０２は半導体素子表面を絶縁および保護可能に構成されている。誘電体薄膜１０３は、本発明の製造方法によって製造されている。組成としては（ＢａＳｒ）ＴｉＯ３、ＳｒＴｉＯ３等の常誘電体またはＰｂ（Ｚｒ、Ｔｉ）Ｏ３、ＢａＴｉＯ３、Ｂｉ４Ｔｉ３Ｏ１２、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３等の強誘電体のいずれかにより形成されている。強誘電体を使用した場合には、このＭＦＳＦＥＴは不揮発性メモリ用の素子となる。この誘電体薄膜はインクジェット方式により吐出された溶液、例えば複合金属アルコキシド溶液を結晶化して形成したり、予め誘電体材料の粉末を溶媒に分散させたものを結晶化させたりしたものである。電極１０４はアルミニウム等の電極材料をスパッタ法で堆積し、異方性エッチングを行って形成される。ソース電極およびドレイン電極についてはレジストマスクと異方性エッチングにより電極パターンが形成される。ゲート電極や基板側電極もスパッタ法で電極材料を堆積して構成されている。電極材料には公知材料を種々に適用可能である。
【００２９】
上記ＭＦＳＦＥＴの構成において、誘電体薄膜１０３は誘電体分子の分極方向によってドレイン電流を流すためのゲート電極に加える制御電圧が異なるというヒステリシス特性を有する。このヒステリシス特性を利用すれば誘電体分子の分極方向を反転させるに足りる制御電圧を加えることで情報の記憶をさせることができる。したがって上記ＭＦＳＦＥＴを備える半導体素子はメモリ素子として機能させることができる。
【００３０】
なお上記のようにチャネル上に形成した絶縁膜１０２上に直接誘電体薄膜１０３を形成した構成の他に、電極薄膜で挟持されたチャネル層−絶縁膜−金属薄膜−誘電体薄膜−金属薄膜という順序で下層から順に積層した構成でも良好な特性を示す。
【００３１】
図３に、本実施形態の製造方法を実施するための半導体素子製造装置の構成図を示す。この半導体素子製造装置は特に誘電体薄膜１０３の形成時に使用するものとし、それ以外の膜の形成には従来通りのリソグラフィー法やスパッタ法を実施可能な製造装置を用いるものとする。本半導体素子製造装置は、図３に示すように、インクジェット式記録ヘッド２１〜２ｎ（ｎは任意の自然数）、タンク３１〜３ｎ、駆動機構４および制御回路５を備えている。この半導体素子製造装置は基板１の表面に任意の流動体の液滴１ｘ（ｘは１〜ｎのいずれか。以下同様。）を付着させることにより、所定の薄膜を形成させることが可能に構成される。
【００３２】
インクジェット式記録ヘッド２１〜２ｎはそれぞれ同一の構造を備える。各ヘッドはインクジェット方式により薄膜材料を含む流動体を吐出可能に構成されていれば十分である。図４はインクジェット式記録ヘッドの一構成例を説明する分解斜視図である。インクジェット式記録ヘッド２ｘは、図４に示すように、ノズル２１１の設けられたノズルプレート２１０および振動板２３０の設けられた圧力室基板２２０を、筐体２５０に嵌め込んで構成されている。このインクジェット式記録ヘッド２ｘの主要部構造は、図５の斜視図一部断面図に示すように、圧力室基板２２０をノズルプレート２１０と振動板２３０で挟み込んだ構造を備える。ノズルプレート２１０は、圧力室基板２２０と貼り合わせられたときにキャビティ２２１に対応することとなる位置にノズル２１１が形成されている。圧力室基板２２０には、シリコン単結晶基板等をエッチングすることにより、各々が圧力室として機能可能にキャビティ２２１が複数設けられている。キャビティ２２１間は側壁（隔壁）２２２で分離されている。各キャビティ２２１は供給口２２４を介して共通の流路であるリザーバ２２３に繋がっている。振動板２３０は、例えば熱酸化膜等により構成される。振動板２３０にはインクタンク口２３１が設けられ、タンク３ｘから任意の流動体１ｘを供給可能に構成されている。振動板２３０上のキャビティ２２１に相当する位置には、圧電体素子２４０が形成されている。圧電体素子２４０は、ＰＺＴ素子等の圧電性セラミックスの結晶を上部電極および下部電極（図示せず）で挟んだ構造を備える。圧電体素子２４０は、制御回路５から供給される吐出信号Ｓｈｘに対応して体積変化を生ずることが可能に構成されている。
【００３３】
なお上記インクジェット式記録ヘッドは圧電体素子に体積変化を生じさせて流動体を吐出させる構成であったが、発熱体により流動体に熱を加えその膨張によって液滴を吐出させるようなヘッド構成であってもよい。
【００３４】
タンク３１〜３ｎは半導体薄膜や誘電体薄膜を形成するための原材料を含んだ流動体１１〜１ｎをそれぞれ貯蔵する。そしてパイプを通してそれぞれの流動体１１〜１ｎをインクジェット式記録ヘッド２１〜２ｎに供給可能に構成されている。本実施形態では、特に複合金属アルコキシド溶液を、誘電体薄膜を形成するための流動体１３として適用する。流動体１３はインクジェット式記録ヘッド２３により吐出される。複合金属アルコキシド溶液のほかに、予め誘電体材料を微粒子化し、その微粒子を湿潤剤としてグリセリン、ジエチレングリコールまたはエチレングリコール、溶剤としてＰＧＭＥＡ、シクロヘキサン若しくはカルビトールアセテートまたはそれらの混合液等に攪拌し分散させたものを流動体１３としてもよい。いずれの場合でも流動体はインクジェット式記録ヘッドから吐出可能な流動性を呈するように溶媒等で粘度を調整して構成される。
【００３５】
駆動機構４は、モータ４１、モータ４２および図示しない機械構造を備えている。モータ４１は駆動信号Ｓｘに応じてインクジェット式記録ヘッド２ｘをＸ軸方向（図３の横方向）に搬送可能に構成されている。モータＭ２は駆動信号Ｓｙに応じてインクジェット式記録ヘッド２ｘをＹ軸方向（図３の奥行き方向）に搬送可能に構成されている。なお、駆動機構４は基板１００に対するインクジェット式記録ヘッド２ｘの位置を相対的に変化可能な構成を備えていれば十分である。このため上記構成の他に、基板１００がインクジェット式記録ヘッド２ｘに対して動くものであっても、インクジェット式記録ヘッド２ｘ基板１とがともに動くものであってもよい。
【００３６】
制御回路５は、例えばコンピュータ装置であり図示しないＣＰＵ、メモリ、インターフェース回路等を備える。制御回路５は所定のプログラムを実行することにより当該装置に本発明の電気回路の製造方法を実施させることが可能に構成されている。すなわち流動体の液滴１ｘを吐出させる場合にはインクジェット式記録ヘッド２１〜２ｎのいずれかに吐出信号Ｓｈ１〜Ｓｈｎを供給し、当該ヘッドを移動させるときにはモータ４１または４２に駆動信号ＳｘまたはＳｙを供給可能に構成されている。
【００３７】
なおインクジェット式記録ヘッド２ｘから流動体の液滴１ｘに対し一定の雰囲気処理が必要とされる場合にはさらに固化装置６を備えていてもよい。固化装置６は半導体薄膜や誘電体薄膜の結晶化を促進するために、制御回路５から供給される制御信号Ｓpに対応して物理的、物理化学的、化学的処理を液滴１ｘまたは下地となる面に施すことが可能に構成されている。例えば熱風の吹き付け、レーザ照射、ランプ照射による加熱・乾燥処理、化学物質の投与による化学変化処理、液滴１ｘの下地となる面への付着の程度を制御する一定の表面改質処理等が考えられる。
【００３８】
（作用）
上記半導体素子製造装置の構成において、当該装置に基板１００が設置されると、制御装置５は駆動信号ＳｘまたはＳｙを出力する。モータ４１または４２は、この駆動信号ＳｘまたはＳｙに対応してインクジェット式記録ヘッド２ｘと基板１の下地となる面との相対位置を変更し、ヘッド２ｘを薄膜形成領域に移動させる。次いで形成すべき薄膜の種類に応じて流動体１１〜１ｎのいずれかを特定し、その流動体を吐出させるための吐出信号Ｓｈｘを供給する。各流動体１１〜１ｎは対応するインクジェット式記録ヘッド２ｘのキャビティ２２１に流入している。吐出信号Ｓｈｘが供給されたインクジェット式記録ヘッド２ｘではその圧電体素子２４０がその上部電極と下部電極との間に加えられた電圧により体積変化を生ずる。この体積変化は振動板２３０を変形させ、キャビティ２２１の体積を変化させる。この結果、そのキャビティ２２１のノズル穴２１１から流動体の液滴１ｘが下地となる面に向けて吐出される。流動体が吐出されたキャビティ２２１には吐出によって減った流動体が新たにタンク３ｘから供給される。
【００３９】
（製造方法）
次に図２に基づいて本実施形態の半導体素子の製造方法を説明する。パターンの形成方法として、以下の説明では紫外線転写法やＸ線転写法について説明するが、パターンを直接描画する電子線転写法によってもよい。
図２（ａ）：  まず単結晶製造装置等により製造されたシリコン単結晶基板１００に対し、イオン打ち込み装置等の不純物導入装置でホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等の元素を打ち込んでドーピングしておく。このようにして形成されたｐ型シリコン基板１００の表面を、酸化炉等を用いて酸化し、ＳｉＯ２の酸化膜１０２を形成する。この酸化膜によりシリコンの結晶欠陥が誘起されるのを防止できる。次いで選択酸化のマスクとしてＳｉ３Ｎ４等を塗布装置等により塗布してマスク膜２０１を形成する。マスク材料の塗布方法としてはスピンコート法、ダイコート法、ロールコート等公知の方法を適用する。そして素子分離領域にマスク２０２を設ける。
【００４０】
図２（ｂ）：  次いでマスク層２０１を紫外線転写装置やＸ線転写装置を用いて露光し、現像装置等を用いて現像して素子分離領域のマスク膜２０１を除去する。次いで素子分離のために気相成長装置等を使用して、１０００℃程度の温度で素子分離領域の酸化膜１０２を５００ｎｍ〜１０００ｎｍの厚さまで成長させる。その後マスク膜２０１を除去する。
【００４１】
図２（ｃ）：  次いでゲート電極領域、つまりチャネル領域上にレジスト塗布装置等を用いてレジスト２０３を設ける。次いでイオン打ち込み装置等の不純物導入装置を用いて、ドーパントとしてＰ＋等を打ち込む。この処理により電極領域がｎ型化される（図２（ｄ））。以上で本発明のインクジェット方式による誘電体薄膜を形成する下地となる面ができる。ここまでの工程を工場で生産しておき、以降の誘電体薄膜の形成を小規模の工場で形成してもよい。
【００４２】
なお誘電体材料からは金属元素が酸化膜を通してシリコン側に移動することがあり、金属元素があまりに多く移動すると半導体が劣化する。これを防止するために酸化膜上にバッファ膜を予め設けてから誘電体薄膜を形成してもよい。バッファ層は例えばＣａＦ２、ＭｇＡｌ２Ｏ４、ＣｅＯ２またはＳｒＴｉＯ３等の組成を有する。
【００４３】
図２（ｅ）：  次いで本実施形態の半導体素子製造装置を用いてインクジェット方式により誘電体薄膜を形成する。すなわち制御装置５はインクジェット式記録ヘッド２３をチャネル領域に移動させ、当該ヘッド２３から誘電体材料を含む流動体１３を吐出させる。具体的には、誘電体薄膜を常誘電体にするならば（ＢａＳｒ）ＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴＯ）等の原料を含めた流動体１３を使用する。誘電体薄膜を強誘電体にするならばＰｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）、ＢａＴｉＯ３（ＢＴＯ）、Ｂｉ４Ｔｉ３Ｏ１２（ＢＩＴ）、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３（ＰＬＺＴ）等の原料を含んだ流動体１３を用いる。誘電体材料は複合金属のアルコキシド溶液にして用いる。例えば誘電体薄膜としてＰＺＴを形成する場合、流動体１３としては、酢酸鉛、チタニウムテトライソプロポキシド、ジルコニウムテトラ−ｎ−ブトキシドを用いる。これらを適量、２−メトキシエタノールに溶解し加熱還流し、インクジェット式記録ヘッドから吐出可能な粘度となるように濃度調整し加水分解する。同一の誘電体結晶を形成可能であれば、他の化学物質を用いた溶液であってもよい。インクジェット式記録ヘッドから吐出可能な粘度としては数ｐｃ程度である。適当な厚さに吐出したら所定の温度で誘電体薄膜を乾燥し・脱脂する。この加熱処理には公知の電気炉等を用いることができるが、特にレーザ光による電磁波照射によることが好ましい。エキシマレーザ等の高エネルギーの電磁波によればスポット的な加熱が可能であるため、他の領域に熱による影響を与えず結晶化を図ることができるからである。複合金属アルコキシドと誘電体材料に吸収されやすい波長を有するレーザ光照射とを併せて使用することにより、４００℃以下という極めて低温の環境下で誘電体薄膜形成が可能となる。この温度では他の半導体薄膜等に悪影響を及ぼすおそれが少ない。乾燥により溶媒が蒸発する。脱脂により金属に配位している有機の配位子が熱分解され、金属が酸化されて金属酸化物となる。一回のインクジェット方式による流動体の吐出塗布と乾燥・脱脂によっては必要とされる厚みに達しない場合には、さらにインクジェット方式による流動体の吐出・乾燥・脱脂を繰り返す。数回この工程を繰り返した場合には、所定の雰囲気下で熱処理する。この熱処理によって誘電体薄膜１０３は結晶化が促進され良好な結晶状態を呈するようになる。また、流動体１３として、上記したような誘電性材料を微粒子として溶媒に攪拌させ分散させたものをインクジェット方式により吐出してもよい。誘電体は微粒子であっても結晶構造を有しているため、溶媒を蒸発させれば分極可能な結晶薄膜となるからである。
【００４４】
なおインクジェット方式による流動体の吐出の前に、誘電体薄膜１０３の形成領域を囲むように酸化膜をさらに成長させておくことは好ましい。酸化膜を形成しておけば、誘電体薄膜を形成する領域が溝になりインクジェット方式によって吐出された流動性の高い流動体を薄膜形状に保持するので、整った形で薄膜を形成できる。ただし吐出・乾燥・脱脂の繰り返し回数を多くし、一回当たりの吐出量を少なくすれば酸化膜を成長させなくても誘電体薄膜１０３を形成可能である。
【００４５】
図２（ｆ）：  次いでソース領域とドレイン領域の酸化膜にコンタクトホールを設け、スパッタ装置等を用いてアルミニウム等の金属を堆積させる。電極形成には公知の技術を適用する。最後に電極形状となるようにエッチング装置等を用いて異方性エッチングし、ソース電極、ドレイン電極、ゲート電極１０４を設ける。さらに基板１００の裏面にも接地電極を設ける。この後はボンディングおよび組立を行って当該ＭＦＳＦＥＴを利用した半導体素子を完成させる。
【００４６】
（表面処理）
なお、上記誘電体薄膜１０３が下地となる面と密着性が悪いと考えられる場合には、下地となる面に表面処理を施す。直接的な方法としては、流動体に対して親和性の高い材料を含んだ流動体を用いて下地層として親和性膜を形成する。流動体が下地となる面と密着性が良すぎて広がり過ぎる場合には、流動体に対して非親和性を示す膜を誘電体薄膜形成領域の周囲に設けてもよい。流動体が極性基を多く含む場合には、極性基を有する分子が表面に並んでいる膜が親和性のよい膜となり、極性基を有しない分子が表面に並んでいる膜は非親和性を示す膜となる。逆に、流動体が極性基を含まない場合には、極性基を有する分子が表面に並んでいる膜が非親和性を示す膜となり、極性基を有しない分子が表面に並んでいる膜が親和性を示す膜となる。また、新たな膜を形成しなくても、酸化膜の表面に所定の表面処理をすることによっても酸化膜の表面を親和性にしたり非親和性にしたりできる。
【００４７】
処理としては、シランカップリング剤を塗布する方法、酸化アルミニウムやシリカ等の多孔質膜を形成する方法、アルゴン等で逆スパッタをかける方法、コロナ放電処理、プラズマ処理、紫外線照射処理、オゾン処理、脱脂処理等、公知の種々の方法を適用可能である。表面処理を行えば、流動体の酸化膜に対する密着性を制御できるので、所望の形状に誘電体薄膜を形成することができる。
【００４８】
上記したように本実施形態１によれば、リソグラフィ法を使用したのではエッチングが困難な誘電体薄膜であっても容易に形成できるので、これら誘電体薄膜を使用したＭＦＳＦＥＴ等の半導体素子を製造することができる。特にインクジェット方式によれば材料の浪費がないので、製造コストを下げられる。また材料を除去することにより発生する産業廃液を減少させることができるので、環境の保護を図れる。
【００４９】
（実施形態２）
本発明の実施形態２は、上記実施形態１のインクジェット方式の一部使用を発展させ、半導体素子のほとんどの構成要素をインクジェット方式で製造するものである。本実施形態においてもＭＳＦＥＴの製造方法を例示する。
図６に本実施形態２で製造されるＭＦＳＦＥＴの断面図を示す。図６に示すように、本ＭＦＳＦＥＴは、基板１００、電極薄膜１０１、チャネル薄膜１０５、絶縁膜１０６、誘電体薄膜１０３、電極薄膜１０４を備えている。上記実施形態１と同じ構成要素に関しては同一の符号を付す。
【００５０】
本実施形態では、基板１００を除く薄膜をインクジェット方式によって形成する。基板１００については上記実施形態１と同様である。インクジェット方式は家庭用のプリンタのような比較的小型の装置であるため、基板１００の製造と残りの工程とを分離することが可能である。すなわち基板を工場で生産し、家庭に設けられるような小型の施設にこの基板を搬入し、残りの工程を処理することが可能である。
【００５１】
電極薄膜１０１は、上記実施形態１では不純物をドーピングすることにより形成されていたが、本実施形態では予め半導体材料に適量の不純物を混入させたものを下地となる面（基板１００）上に吐出し結晶化させることで形成される。もちろん純粋な半導体を形成した後、不純物であるドーパントをドーピングしてもよい。シリコンやゲルマニウム等の半導体は融点が高くインクジェット式記録ヘッドから直接吐出させるのに不適なので、上記実施形態１と同様に複合金属アルコキシド溶液または微粒子化した半導体を溶媒に攪拌させ分散させた流動体１１を基板１００上に吐出して形成する。微粒子化する場合には、予め不純物をドーピングした半導体を微粒子にして溶媒に攪拌しておく。もちろん純粋な半導体を形成した後、不純物をドーピングしてもよい。チャネル膜１０５については、基板１００と同じ材料を適用可能である。すなわち基板をｐ型半導体で整形したならば、ｐ型半導体を形成可能な複合金属アルコキシド溶液やｐ型半導体を微粒子化して溶媒に攪拌した流動体１５を吐出して形成する。絶縁膜１０６については、流動化が可能な絶縁体、例えばポリシラザンをインクジェット方式により吐出して形成する。誘電体薄膜１０３については、上記実施形態１と同様である。電極１０４については、金属微粒子、例えばアルミニウム等を溶媒に攪拌した流動体１４を吐出して形成する。またガリウムや半田など比較的低い融点の金属であれば、融点以上に加熱して液相にしたものを吐出して形成してもよい。なお基板１００の裏面の電極などのようにスパッタ法等他の方法による方が効率的と考えられる薄膜については、インクジェット方式以外の方法で形成してもよい。
【００５２】
（製造方法）
次に図７に基づいて本実施形態の半導体素子の製造方法を説明する。
図７（ａ）：  まずシリコン単結晶に対し予め不純物が導入された基板１００上において、制御装置５はインクジェット式記録ヘッド２１を電極薄膜形成領域に移動させ、ｎ型半導体を形成するための流動体１１を吐出する。具体的には上記したように、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等の不純物を微量混入させた複合金属アルコキシド溶液、または予め不純物をドーピングさせた半導体を微粒子にし、溶媒に攪拌し分散させたものを流動体１１として用いる。吐出後には熱処理を行って結晶化を促進したり溶媒成分を蒸発させたりする。熱処理は、薄膜の周囲に影響を与えないために、レーザ光等の電磁波を用いることが好ましい。一回の塗布では十分な薄膜の厚みにならない場合には、上記実施形態１の誘電体薄膜の形成と同様にして流動体の吐出・乾燥等を繰り返す。後にドーパントをドーピングする場合には、半導体薄膜にイオン注入装置等を用いて不純物を注入する。
【００５３】
図７（ｂ）：  次いで制御装置５はチャネル領域にインクジェット式記録ヘッド２５を移動させ、基板１００と同様の組成の半導体薄膜を形成させるための流動体１５を吐出させる。具体的には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等の不純物を微量混入させた複合金属アルコキシド溶液、または予め不純物をドーピングさせた半導体を微粒子にし、溶媒に攪拌し分散させたものを流動体１５として用いる。吐出後の熱処理は電極薄膜１０１の形成と同様にして行う。後にドーパントをドーピングする場合には、半導体薄膜にイオン注入装置等を用いて不純物を注入する。
【００５４】
図７（ｃ）：  次いで制御装置５は素子分離領域にインクジェット式記録ヘッド２６を移動させ、絶縁膜を形成させるための流動体１６を吐出させる。具体的には、樹脂やパラフィン等、熱を調節することでインクジェット方式により吐出可能な粘度にでき、固化後には絶縁性を発揮することができる材料を流動体１６として用いる。熱可塑性樹脂やパラフィン等を用いる場合にはタンク３６からインクジェット式記録ヘッド２６までを加熱し、吐出後に流動体１６を硬化させる。エネルギーによって硬化する樹脂を用いる場合には吐出後にレーザ光等の電磁波を照射して硬化させる。
【００５５】
図７（ｄ）：  誘電体薄膜１０３の形成については上記実施形態１と同様なので説明を省略する。特に絶縁膜１０６によって溝が形成されているので、流動体１３の流動性が高くても誘電体薄膜１０３を所望の形状に形成できる。
【００５６】
図７（ｅ）：  次いで制御装置５は電極形成領域にインクジェット式記録ヘッド２４を移動させ、絶縁膜を形成させるための流動体１４を吐出させる。具体的には、導電性材料を含んだ複合金属アルコキシド溶液や金属微粒子を溶媒に攪拌し分散させたものを流動体１４として使用する。電極領域を残して絶縁膜１０６を形成することが困難であれば、コンタクトホールを形成してから電極を形成する。なお、誘電体薄膜１０３上に設けるゲート電極や基板１００の裏面に設ける接地電極については、均一な膜を設けるのに適する他の方法、例えばスパッタ法を利用して形成してもよい。最後に、ボンディングおよび組立を行って当該ＭＦＳＦＥＴを利用した半導体素子を完成させる。
【００５７】
なお、半導体の劣化を抑えるバッファ層や誘電体薄膜等の密着性を制御する表面処理については、上記実施形態１と同様に適用可能である。
【００５８】
上記したように本実施形態２によれば、上記実施形態１と同様にエッチングが困難な誘電体薄膜を容易に形成できる他、リソグラフィ法を用いないので従来無駄にされていた半導体材料を節減し製造コストを大幅に下げることができる。特に産業廃液が大幅に減少するので環境保護の立場から優れた製造方法を提供できる。
【００５９】
（実施形態３）
本実施形態３は上記実施形態１の変形例であり、トランジスタ部分と誘電体薄膜を有するキャパシタ部分とを別の領域に設けた蓄積容量型半導体素子に関する。
図８に、本実施形態３のＭＦＳＦＥＴの断面図を示す。図９に蓄積容量型半導体素子の等価回路を示す。この蓄積容量型半導体素子は、図８および図９に示すように、基板３００上にトランジスタ３１０とキャパシタ３１１とが形成されることにより、プレーナ型メモリセルとして構成されている。トランジスタ３１０は、電極薄膜３０１およびゲート電極３０４等で構成されている。キャパシタ３１１は、誘電体薄膜３０３および電極３０６等で構成されている。電極薄膜３０１のうちドレイン側からはアルミニウム配線３０５がキャパシタ３１１の一方の電極３０６に配線されている。この構成はトランジスタ１つにキャパシタが１つという構成であったが、トランジスタやキャパシタが複数存在する構成であってもよい。
【００６０】
上記蓄積容量型半導体素子の製造方法として、誘電体薄膜３０３を除く層は、従来のＣＶＤ法、スパッタ法またはフォトリソグラフィ法等の半導体製造プロセスによって製造される。誘電体薄膜３０３は、実施形態１で詳述した方法によってインクジェット方式で流動体を塗布することによって製造される。
【００６１】
上記構成において、本実施形態では特にトランジスタ３１０とキャパシタ３１１が離れて形成されている。このため製造過程において誘電体薄膜を結晶化させるために基板を加熱してもトランジスタ３１０に直接熱が伝わることがない。このため誘電体薄膜の形成にレーザ光を用いず基板全体を加熱したとしても、トランジスタに適当な熱遮蔽を設けることによりトランジスタを劣化させずに蓄積容量型半導体素子を製造することが可能である。したがって本実施形態の蓄積容量型半導体素子の構造は製造過程においてトランジスタを劣化させにくいという利点を有する。
【００６２】
（その他の変形例）
本発明は上記実施形態によらず種々に変形して適用することが可能である。例えば上記実施形態では誘電体薄膜の形成を説明するためのＭＦＳＦＥＴや蓄積容量型半導体素子を例示してその製造方法を示したが、半導体プロセスにより従来製造されていたあらゆる半導体素子に本発明を適用可能である。例えばＰＮ接合ダイオード、サイリスタ、ダブルベースダイオード、ガンダイオード、インパットダイオード、ショットキーダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ、不揮発性ＭＯＳＦＥＴメモリ、接合型ＦＥＴ、ショットキーゲートＦＥＴ、および静電誘導形トランジスタ（ＳＩＴ）等の半導体素子並びにこれら半導体素子を集積して製造される半導体回路一般に適用可能である。また半導体障壁形光起電力素子（ホトダイオード、ＡＰＤおよびホトトランジスタ等）、光導電素子等の光電変換素子、Ｓｉホトダイオードアレービジコンおよび固体撮像素子（ＣＣＤ）等の撮像素子、ＬＥＤ、ＬＤ（Laser Diode）およびＥＬ（Electro-luminescence）等の発光素子、並びに磁電素子、熱電・感温素子および応力変換素子等の変換素子その他の変換・機能素子にも適用可能である。このとき半導体素子製造装置には、半導体の種類に応じてドーピングする量や不純物元素を変えた流動体およびインクジェット式記録ヘッドを用意しておく。上記半導体素子の積層構造と同様の層構造になるように、薄膜をインクジェット方式により積層していけばよい。
【００６３】
【発明の効果】
本発明によれば、インクジェット方式により半導体素子を製造するので、材料の無駄が少なく、材料の浪費を防止して製造コストを下げることができる。また産業廃液を大幅に減少させるので、環境保護に大きく貢献できる。
【００６４】
また本発明によれば、リソグラフィ法でエッチングが困難な誘電体薄膜であっても容易に製造できるので、従来の製法であっても誘電体を用いた半導体素子を形成する場合に有効である。その際、誘電体薄膜のみを高温化させることが可能なので、半導体チャネルを劣化させるおそれがない。
【００６５】
またリソグラフィ等の大きな設備を要する製造方法によらずに半導体素子を製造するので、設備投資を大幅に減らし、製造コストを大きく減少させることができる。
【００６６】
さらにインクジェット方式を採用したので、一般家庭に設置可能な小型の半導体素子製造装置を提供したので、一般ユーザが個人的に半導体を製造することもできるようになり、半導体産業に新たな選択枝を提供可能である。
【図面の簡単な説明】
【図１】本発明の実施形態１における半導体素子の断面図である。
【図２】実施形態１における半導体素子の製造工程断面図である。
【図３】実施形態１における半導体素子製造装置の構成図である。
【図４】半導体素子製造装置におけるインクジェット式記録ヘッドの構造を説明する分解斜視図である。
【図５】インクジェット式記録ヘッドの主要部一部断面図である。
【図６】本発明の実施形態２における半導体素子の断面図である。
【図７】実施形態２における半導体素子の製造工程断面図である。
【図８】実施形態３における半導体素子の製造工程断面図である。
【図９】実施形態３の半導体素子の等価回路図である。
【符号の説明】
１…基板
２、２ｘ、２１〜２ｎ…インクジェット式記録ヘッド
３、３ｘ、３１〜３ｎ…処理装置
４…駆動機構
５…制御回路
６…固化装置
１ｘ、１１〜１ｎ…流動体（パターン形成材料）
１００…下地となる面
１０１…電極薄膜
１０２…酸化膜
１０３…誘電体薄膜
１０４…電極
１０５…チャネル薄膜
【図１】
0003704947.tif 000002
【図２】
0003704947.tif 000003
【図３】
0003704947.tif 000004
【図４】
0003704947.tif 000005
【図５】
0003704947.tif 000006
【図６】
0003704947.tif 000007
【図７】
0003704947.tif 000008
【図８】
0003704947.tif 000009
【図９】
0003704947.tif 000010