(57)【特許請求の範囲】
【請求項１】
銅と、０．０１〜２質量％の炭素とからなり、前記炭素で飽和された界面および粒界が形成された銅合金を含み、チップおよびパッケージの電気的接続を提供するための相互接続構造。
【請求項２】
前記構造が前記粒界によって分離された結晶粒を含み、前記結晶粒の、前記粒界における前記炭素の濃度が、前記結晶粒内部の濃度の少なくとも１２０％であることを特徴とする、請求項１に記載の相互接続構造。
【請求項３】
前記構造がオンチップまたはオフチップで使用されることを特徴とする、請求項１に記載の相互接続構造。
【請求項４】
前記構造がＴＡＢ（テープ自動ボンディング）、ＢＧＡ（ボール・グリッド・アレイ）またはＰＧＡ（ピン・グリッド・アレイ）用の１個のバイア、１本の線、１個のスタッド、及び１本の配線リードからなる群から選ばれた１つの部材であることを特徴とする、請求項１に記載の相互接続構造。
【請求項５】
前記構造が、結晶粒の間に前記炭素で飽和された粒界を有する銅合金で形成されることを特徴とする、請求項１に記載の相互接続構造。
【請求項６】
前記構造がさらに、ＴａまたはＳｉ３Ｎ４で作られた接着／拡散バリア層のライナを含むことを特徴とする、請求項１に記載の相互接続構造。
【請求項７】
前記構造がさらに、酸化ケイ素、窒化ケイ素、スピンオン・ガラス、流動性酸化物、ダイアモンド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、請求項１に記載の相互接続構造。
【請求項８】
前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスタ・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた１つの工程によって基板上に付着されることを特徴とする、請求項１に記載の相互接続構造。
【請求項９】
前記相互接続構造が３〜７個のレベルを有する多段構造であることを特徴とする、請求項１に記載の相互接続構造。
【請求項１０】
前記構造が基板上に既に付着された金属ケイ化物層の上に形成されることを特徴とする、請求項１に記載の相互接続構造。
【請求項１１】
前記構造が半導体デバイス上に形成されることを特徴とする、請求項１に記載の相互接続構造。
【請求項１２】
前記構造が、ＷまたはＡｌ−Ｃｕ合金から選択される他の金属と接続されることを特徴とする、請求項１に記載の相互接続構造。
【請求項１３】
銅と０．０１〜１０質量％の炭素とからなり、かつ前記炭素で飽和された界面および粒界が形成された銅合金を有し、コンタクト・ホールを介しＴｉ／ＴｉＮ／ＣＶＤＷ接触スタッドによって金属ケイ化物と接続されることを特徴とする、チップおよびパッケージのための相互接続構造。
【請求項１４】
銅と、０．０１〜２質量％の炭素とからなる銅合金を有し、前記炭素で飽和された界面および粒界が形成された、少なくとも１０５Ａｍｐ／ｃｍ２の電流が加えられる、チップおよびパッケージのための導体。
【請求項１５】
前記導体が、前記粒界によって分離された結晶粒を含み、前記結晶粒の、前記炭素の濃度が、前記結晶粒内部における濃度の少なくとも１２０％の濃度であることを特徴とする、請求項１４に記載の導体。
【請求項１６】
前記導体が、結晶粒の間に前記炭素で飽和された粒界を有する銅合金で形成されることを特徴とする、請求項１４に記載の導体。
【請求項１７】
ＴａまたはＳｉ３Ｎ４で作られた接着／拡散バリア層のライナをさらに含むことを特徴とする、請求項１４に記載の導体。
【請求項１８】
前記構造がさらに、酸化ケイ素、窒化ケイ素、スピンオン・ガラス、流動性酸化物、ダイアモンド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、請求項１４に記載の導体。
【請求項１９】
前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスタ・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた１つの方法によって基板上に付着されることを特徴とする、請求項１４に記載の導体。
【請求項２０】
前記導体が基板上に既に付着された金属ケイ化物層の上に形成されることを特徴とする、請求項１４に記載の導体。
【請求項２１】
前記導体が半導体デバイス上に形成されることを特徴とする、請求項１４に記載の導体。
【請求項２２】
前記導体が、ＷまたはＡｌ−Ｃｕ合金から選択される他の金属と接続されることを特徴とする、請求項１４に記載の導体。
【請求項２３】
銅と、０．０１〜１０質量％の炭素とからなり、前記炭素で飽和された界面および粒界が形成された、少なくとも１０５Ａｍｐ／ｃｍ２の電流が加えられる、チップおよびパッケージに使用される導体。
【請求項２４】
本体と前記本体中に分配された結晶粒とを含み、
前記本体は、銅と、０．０１〜２質量％の炭素とからなり、前記炭素で飽和された界面が形成され、
前記結晶粒は、前記本体中に分配され、前記炭素で飽和された粒界が形成され、前記粒界における前記炭素の濃度が、前記結晶粒内部の濃度の少なくとも１２０％であることを特徴とする、電気的接続を提供するための相互接続構造。
【請求項２５】
前記構造がＴＡＢ（テープ自動ボンディング）、ＢＧＡ（ボール・グリッド・アレイ）またはＰＧＡ（ピン・グリッド・アレイ）用の１個のバイア、１本の線、１個のスタッド、及び１本の配線リードからなる群から選ばれた１つの部材であることを特徴とする、請求項２４に記載の相互接続構造。
【請求項２６】
前記構造が、結晶粒の間に前記炭素で飽和された粒界が形成された銅合金で形成されることを特徴とする、請求項２４に記載の相互接続構造。
【請求項２７】
前記構造がさらに、ＴａまたはＳｉ３Ｎ４で作られた接着／拡散バリア層のライナを含むことを特徴とする、請求項２４に記載の相互接続構造。
【請求項２８】
前記構造がさらに、酸化ケイ素、窒化ケイ素、スピンオン・ガラス、流動性酸化物、ダイアモンド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、請求項２４に記載の相互接続構造。
【請求項２９】
前記構造が３〜７個のレベルを有する多段構造であることを特徴とする、請求項２４に記載の相互接続構造。
【請求項３０】
前記構造が基板上に既に付着された金属ケイ化物層の上に形成されることを特徴とする、請求項２４に記載の相互接続構造。
【請求項３１】
前記構造が半導体デバイス上に形成されることを特徴とする、請求項２４に記載の相互接続構造。
【請求項３２】
前記構造が、ＷまたはＡｌ−Ｃｕ合金から選択される、他の金属と接続されることを特徴とする、請求項２４に記載の相互接続構造。
【請求項３３】
銅と、炭素とからなる銅合金により、前記炭素が総重量の０．０１〜２質量％を占め、かつ前記炭素が結晶粒内及び粒界内に実質的に均一に分散するように導体を形成する工程と、
前記導体を、前記炭素が前記導体の界面および前記粒界で飽和するように、熱誘導拡散過程を引き起こして前記炭素を前記粒界に向かって移動させるのに十分な温度及び時間で前記導体を加熱する工程とを含む、チップおよびパッケージに使用される導体の製造方法。
【請求項３４】
前記導体が加熱後、前記炭素の粒界における濃度を、前記結晶粒内部の濃度の少なくとも１２０％とすることを特徴とする、請求項３３に記載の方法。
【請求項３５】
前記導体がさらに、ＴａまたはＳｉ３Ｎ４で作られた接着／拡散バリア層のライナを含むことを特徴とする、請求項３３に記載の方法。
【請求項３６】
前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスタ・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた１つの工程によって基板上に付着されることを特徴とする、請求項３３に記載の方法。
【請求項３７】
前記導体が基板上に既に付着された金属ケイ化物層上に形成されることを特徴とする、請求項３３に記載の方法。
【請求項３８】
前記構造が半導体デバイス上に形成されることを特徴とする、請求項３３に記載の方法。
【請求項３９】
銅と、炭素とからなり、前記炭素の濃度が全体重量の０．０１〜２質量％であり、かつ、前記炭素が結晶粒内及び粒界内に均一に分配されている、銅合金で導体を形成する工程と、
前記導体を、前記炭素の前記粒界での濃度を前記結晶粒内部の濃度の少なくとも１２０％となるように１５０℃以上の温度で加熱して、前記炭素の拡散過程を引き起こして前記導体の界面および前記粒界に向かって移動させる工程とを含む、チップおよびパッケージの電気的接続を提供する導体を形成する方法。
【請求項４０】
前記銅合金がコリメート・スパッタリング、蒸着、イオン・クラスタ・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、化学メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた１つの工程によって基板上に付着されることを特徴とする、請求項３９に記載の方法。
【請求項４１】
チップおよびパッケージ内で銅の第１層を付着する工程と、
前記第１層の少なくとも一部分の上に炭素の第２層を付着する工程と、
少なくとも９０質量％の銅を含む前記２層の固溶体を形成するのに十分な温度で前記２層をアニールし、前記炭素で飽和された界面および粒界を形成する工程とを含む、銅の電気移動抵抗を低減する方法。
【請求項４２】
前記アニール温度が少なくとも１５０℃であることを特徴とする、請求項４１に記載の方法。
【請求項４３】
銅と、０．０１〜１０質量％の炭素とからなり、かつ前記炭素で飽和された界面および粒界が形成された銅合金を有し、表示装置上に形成されることを特徴とする、チップおよびパッケージの電気的接続を提供するための相互接続構造。
【請求項４４】
銅と、０．０１〜１０質量％の炭素とからなる銅合金であって前記銅合金は、前記炭素で飽和された界面および粒界が形成され、少なくとも１０５Ａｍｐ／ｃｍ２の電流が加えられ、表示装置上に形成されることを特徴とする、チップおよびパッケージの導体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般にチップ及びパッケージの相互接続用の銅合金及びその製造法に関し、詳細には改善された電気移動抵抗（electromigration resistance）、低い抵抗率及び良好な耐食性を得るためにカーボン、インジウム及びスズからなる群から選ばれた少なくとも１種の合金成分を０．０１〜１０重量％含有する銅合金、ならびにこうした合金の製造法に関する。
【０００２】
【従来の技術】
半導体チップ構造、平板パネル・ディスプレイ及びパッケージの応用分野で、バイア、線、及び他のリセスを設けるための相互接続を作成する技術は、多年にわたって開発されてきた。例えば超大規模集積回路（ＶＬＳＩ）構造用の相互接続技術の開発においては、単一基板上に位置する半導体領域またはデバイス中の接点及び相互接続用の主たる金属源としてアルミニウムが用いられてきた。アルミニウムはその低廉性、良好なオーム接触及び高い導電性のため好ましい材料として選択されてきた。しかしながら純粋なアルミニウムの薄膜導体には、低融点のために加工が低温に制限され、アニール中にシリコン中に拡散する可能性があり、そのために接触や接合部の不良及び電気移動を生ずるといった好ましくない性質がある。したがって、純粋なアルミニウムよりも利点のある多くのアルミニウム合金が開発されてきた。例えば米国特許第４５６６１７７号は、電気移動抵抗を改善するために開発された、３重量％までのシリコン、銅、ニッケル、クロム、及びマンガンを含むアルミニウム合金の導電層を開示している。米国特許第３６３１３０４号は同様に電気移動抵抗を改善するために用いられた酸化アルミニウムとのアルミニウム合金を開示している。
【０００３】
さらに最近開発されたＶＬＳＩ及びＵＬＳＩ技術では、極めて高い回路密度と、より早い動作速度がそのようなデバイスに必要とされるため、配線要件に対する要求がより厳しい。このため、導線がますます小さくなり、その電流密度がより高くなる。この結果、より高いコンダクタンスの配線が望まれ、アルミニウム合金導線や高いコンダクタンスを有する異なる配線材料の大きな断面のワイヤが必要となる。業界では、望ましい高電導性を有する純粋な銅を使用した後者の材料の開発を明らかに選択している。
【０００４】
バイアや線などＶＬＳＩ及びＵＬＳＩ相互接続構造の形成においては、同一基板上に位置する半導体領域またはデバイスを相互接続するために、線、バイア、または他のリセス中に銅が付着される。銅はその電気移動抵抗が低いために半導体デバイス接合部で問題が生じることが知られている。電気移動現象は、金属固体中のランダムな熱拡散への電場の重ね合わせがイオンの電流方向への正味ドリフトを引き起こす時に起こる。銅イオンのシリコン基板中への拡散はデバイスの故障を起こすことがある。さらに純粋な銅は、酸化シリコンやポリイミドなど酸素を含有する誘電体と十分に接着しない。
【０００５】
本発明の譲受人に譲渡された米国特許第５１３０２７４号は、２原子％未満の合金成分を含む銅合金を使用して、まず銅合金を相互接続構造のリセス中に付着し、次いで銅合金プラグを形成し、プラグの露出表面上に合金成分の酸化物の薄層を形成する方法を開示している。しかしながらこの技術は、臨界寸法が０．５μｍ未満のため薄膜チップ相互接続に相当な負担がかかるＵＬＳＩ構造でのより厳しい要件を満たすものではない。標準的なアルミニウム（銅）合金及び酸化シリコン誘電体をディープ・サブミクロン論理回路配線構造に用いると、主として配線接続によって大きな回路遅延が生じる。
【０００６】
他の研究者によってチップ速度を増大させるためにＵＬＳＩ配線においてＡＬ（Ｃｕ）の代わりに銅を用いることが試みられた。しかしながら銅の相互接続では、銅が腐食しやすいことや薄膜中に銅が迅速に拡散することなど多くの問題が生ずる。純粋な銅は、Ａｌ（Ｃｕ）の０．８〜０．９ｅＶに比べて０．５〜０．７５ｅＶと電気移動活性化エネルギーがより小さいことは周知である。すなわち、チップの動作条件における相互接続電気移動障害を低減するために、銅を使用することの利点が大きく損なわれる。
【０００７】
他の研究者は、電気移動抵抗を増大させるのに銅合金を使用することを試みた。例えば、米国特許第５０２３６９８号は、Ａｌ、Ｂｅ、Ｃｒ、Ｆｅ、Ｍｇ、Ｎｉ、Ｓｉ、Ｓｎ及びＺｎの群から選ばれた少なくとも１種の合金成分を含む銅合金を教示している。米国特許５０７７００５号は、Ｉｎ、Ｃｄ、Ｓｂ、Ｂｉ、Ｔｉ、Ａｇ、Ｓｎ、Ｐｂ、Ｚｒ及びＨｆから選ばれた少なくとも１種の元素を０．０００３〜０．０１重量％含む銅合金を教示している。この銅合金はＴＡＢプロセスで用いられ、またプリント回路ボード部材として用いられる。米国特許第５００４５２０号は、薄膜キャリアの応用例用の、Ｐ、Ａｌ、Ｃｄ、Ｆｅ、Ｍｇ、Ｎｉ、Ｓｎ、Ａｇ、Ｈｆ、Ｚｎ、Ｂ、Ａｓ、Ｃｏ、Ｉｎ、Ｍｎ、Ｓｉ、Ｔｅ、Ｃｒ及びＺｎから選ばれた少なくとも１種の合金成分を０．０３〜０．５重量％含有する銅フォイルを教示している。この合金は集積回路チップ取り付けにおける接続リードとして使用される。さらに米国特許第４７４９５４８号は、Ｃｒ、Ｚｒ、Ｌｉ、Ｐ、Ｍｇ、Ｓｉ、Ａｌ、Ｚｎ、Ｍｎ、Ｎｉ、Ｓｎ、Ｔｉ、Ｂｅ、Ｆｅ、Ｃｏ、Ｙ、Ｃｅ、Ｌａ、Ｎｂ、Ｗ、Ｖ、Ｔａ、Ｂ、Ｈｆ、Ｍｏ及びＣから選ばれた少なくとも１種の合金成分を含む銅合金を教示している。これらの合金成分は銅合金の強度を増すために使用される。米国特許第１９６０７４０号はさらに、銅の硬度及び耐食性を増加するために１０〜５０％のインジウムを含有する銅−インジウム合金を教示している。米国特許第５２４３２２２号及び第５１３０２７４号は、改善された付着力及び拡散バリア形成のための銅合金を教示する。
しかしながらこれらの先行技術はいずれもＶＬＳＩ及びＵＬＳＩ中の高い電気移動抵抗、低い抵抗率及び高い耐食性を有するオンチップまたはオフチップ配線相互接続に適した銅合金を教示していない。さらに、これらの先行技術はいずれも、電気移動抵抗を改善するための微細構造レベルでの構造的要件を認識しておらず、したがって、所望の特性を得るために銅合金中に必要な微細構造を教示していない。
【０００８】
【発明が解決しようとする課題】
したがって本発明の一目的は、チップ及びパッケージの相互接続に好適に使用できる、少なくとも１種の合金成分を含む銅合金を提供することである。
【０００９】
本発明の他の目的は、ＶＬＳＩ及びＵＬＳＩ応用例に特に適したチップ及びパッケージの相互接続用の、少なくとも１種の合金成分を含む銅合金を提供することである。
【００１０】
本発明の他の目的は、チップ及びパッケージの相互接続用の、少なくとも１種の合金成分を有する、改善された電気移動抵抗（electromigration resistance）、低い抵抗率及び高い耐食性を有する銅合金を提供することである。
【００１１】
本発明の他の目的は、チップ及びパッケージの相互接続用の、少なくとも１種の合金成分を０．０１〜１０重量％含有する銅合金を提供することである。
【００１２】
本発明の他の目的は、チップ及びパッケージの相互接続用の、少なくとも１種の合金成分を含み、半導体業界で使用される各種金属付着技術によって容易に加工し得る銅合金を提供することである。
【００１３】
本発明の他の目的は、オンチップ及びオフチップ相互接続の応用例用の、少なくとも１種の合金成分を含む銅合金を提供することである。
【００１４】
本発明の他の目的は、チップ及びパッケージの相互接続用の、粒界において飽和した少なくとも１種の合金成分を有する微細構造を形成する、少なくとも１種の合金成分を含む銅合金を提供することである。
【００１５】
本発明の他の目的は、チップ及びパッケージの相互接続用の、インジウム、スズ及び炭素から選ばれた少なくとも１種の合金成分を含み、粒界またはその付近の領域での、前記少なくとも１種の合金成分の濃度が、粒界に実質的に近くない領域での濃度の１２０％である微細構造を有する銅合金を提供することである。
【００１６】
本発明の目的は、チップ及びパッケージの相互接続用の、少なくとも１種の合金成分を含む合金から形成された少なくとも１０5Ａｍｐ／ｃｍ2の電流密度に耐え得る導体を提供することである。
【００１７】
【課題を解決するための手段】
本発明によれば、チップ及びパッケージの相互接続用の、インジウム、スズ及び炭素からなる群から選ばれた少なくとも１種の合金成分を有する銅合金が提供される。この銅合金は、非常に改善された電気移動抵抗、低い抵抗率及び高い耐食性を有する。
【００１８】
好ましい実施形態においては、炭素、インジウム及びスズからなる群から選ばれた少なくとも１種の合金成分を０．０１〜１０重量％含む銅合金が提供される。合金成分のより好ましい範囲は０．５〜２重量％である。この合金成分は、チップの製造工程の一部であるアニール工程後に銅の粒界で濃縮する。粒界またはその付近の領域での合金成分の濃度は粒界から離れた領域での濃度の少なくとも１２０％であることが判った。銅合金相互接続中での銅の移動速度は、銅表面、銅とそれを囲む層の界面（即ち、Ｃｕ／Ｔａ、Ｃｕ／Ｓｉ3Ｎ4）及び粒界における銅／溶質（即ち、Ｃｕ／Ｓｎ、Ｃｕ／Ｉｎ、Ｃｕ／Ｃ）の相互作用によって劇的に低下する。この結果、電気移動抵抗が増大し、応力で誘起される空隙や起伏の生成が妨げられ、銅相互接続中での酸化速度が低下する。本発明の銅合金で作られたチップ及びパッケージの相互接続は、その電気移動抵抗が高いため少なくとも１０5Ａｍｐ／ｃｍ2の高い電気密度に耐えることができる。
【００１９】
本発明はまた、集積回路チップ及びパッケージにおける電気接続を提供するための銅合金で作られた相互接続構造、及び多段半導体構造をその間にあるバイア及び線によって相互接続するための銅合金の導体をも対象とする。
【００２０】
本発明はさらに、まず炭素、スズ、及びインジウムから選ばれた少なくとも１種の合金成分を含む銅合金の導体を形成し、次いで合金成分が粒界で飽和するように合金成分の熱誘導拡散を引き起こして粒界に向かって移動させるのに十分な温度及び時間で導体を加熱することによって、多段半導体構造をその間に位置するバイア及び線によって相互接続するための導体を形成する方法をも対象とする。
【００２１】
本発明はさらに、まず銅の層と炭素、スズ、またはインジウムの合金成分の層を相互に並置して付着し、次いでそれらの層を少なくとも９０重量％の銅を含む銅合金の固溶体が形成されるのに十分な温度で加熱することによって、銅中での電気移動を低減する方法をも対象とする。
【００２２】
本発明の他の目的、特徴及び利点は明細書及び添付の図面を参照すれば明らかになるであろう。
【００２３】
【発明の実施の形態】
本発明はチップ及びパッケージの相互接続用の、インジウム、スズ及び炭素から選ばれた少なくとも１種の合金成分を含む、改善された電気移動抵抗、低い抵抗率及び改善された耐食性を有する銅合金を提供する。本発明の銅合金はＶＬＳＩ及びＵＬＳＩ構造などの先端半導体構造に特に有用である。
【００２４】
本発明による銅合金の相互接続構造は、シリコン・デバイスのコンタクト・ホールに直接またはＴｉ／ＷもしくはＣＶＤ  Ｗ接触プラグを介して接続された良好な拡散バリア層を有する銅合金の導線から出発することができる。まず本発明の銅合金でできた相互接続の模式的断面図を示す図１を参照することから始める。その構造は、図２ないし図５に示したダマシーン（Damascene）またはデュアル・ダマシーン工程によって銅の配線構造を作る最初の方法の各種加工工程によって形成される。使用する銅合金は、炭素、インジウム及びスズからなる群から選ばれた少なくとも１種の合金成分を０．０１〜１０重量％の濃度で含むものである。好ましい合金成分の濃度は約０．５〜２．０重量％である。
【００２５】
次に銅合金の相互接続構造に対する工程シーケンスを示した図２ないし図５を参照する。まず図２に示すように平板誘電体スタック１０の付着によって典型的なダマシーン・レベルを作成する。次いで誘電体スタック１０をパターン化し、標準的なリソグラフィ及び乾式エッチング技術を用いて所望の配線またはバイア・パターンを作成する。次いで、図３に示すようにＴａ−Ｃｕ合金メタラジの金属付着を行う。底部の窒化物層２２は銅の拡散を防止するための拡散バリアとしてデバイス２６の最上部に付着して用いる。最上部の窒化物層２４は所望のパターンを画定するためのエッチング・マスクとして付着し、次いでフッ素ベースのプラズマによって、ポリマー層中に相互接続用のリセスをエッチングする。その溝またはバイアを埋めるために幾つかの金属付着技術、例えばコリメート・スパッタリング法、イオン・クラスタ・ビーム法、電子サイクロトロン共鳴法、化学的気相付着法、無電解メッキ法及び電解メッキ法が成功裏に用いられてきた。銅と合金成分を同時に付着する共付着方法も本発明の銅合金を形成するために使用できることに留意されたい。これらの方法には、例えば、コスパッタリング、共化学的気相付着及び共蒸着が含まれる。
【００２６】
一般に付着工程が完了した後、化学機械式研磨法を使用して、平面化した配線及び絶縁層中に埋め込んだバイアを残してフィールド金属層を除去する。次いでマスクを酸素でエッチングによって除去し、窒化物レジストの薄層によって停止する。ポリマー層は、ダイアモンド様炭素薄層などの絶縁材料で置き換えることができる。図４及び図５はそれに続く、スパッタリングまたはコリメート・スパッタリング工程によってＴａ層を接着層として付着する工程を示す。図６に示す最後に付着された窒化層３２は、完成したデバイスを環境から保護するための不動態層として機能する。
【００２７】
チップの製造工程中、種々の層に普通なら蓄積する応力を軽減するために、徐々に組み上がる構造を、工程中に何回もアニールまたは熱処理しなければならない。アニール温度は典型的には１５０〜４５０℃の範囲であり、より好ましくは３００〜４００℃の範囲である。そのような高温では、Ｃｕ合金中の溶質（即ち、Ｓｎ、ＩｎまたはＣ）がＣｕの界面及び銅合金の粒界に拡散し、濃縮する。例えば１〜２重量％のＳｎを含むＣｕ（Ｓｎ）合金中では粒界がＳｎイオンで飽和されていることが認められた。銅合金中のＳｎの量が５重量％に増加すると、粒界において認められるＳｎの量は、単に１〜２％のＳｎが存在する場合に認められる量と同程度である。追加のＳｎは、粒界で枯渇したＳｎを補給するために結晶粒内部の貯めに保持される。Ｓｎの濃度が約１０重量％までのとき、銅合金の抵抗性はある程度損なわれるが、電気移動抵抗は改善することが、Ｓｎの状態図から期待される。溶質イオンがこのような濃度のとき、Ｃｕイオンのそのような界面または粒界を越える拡散または電気移動が有効にブロックされる。拡散のブロックは大きな電流のときでも有効である。したがって、銅合金の電気移動抵抗が実質的に改善される。次いでこの工程を繰り返すことによって、図１に示す後続のレベルが製造される。
【００２８】
ダマシーン工程においては、すべての配線レベルが各レベルにおいて平面状であり、このためウエハ収率は非平面構造の収率と比べて増大する。この工程には適切な誘電率の様々な誘電材料を使用することができ、これには酸化ケイ素、ポリマー、ダイアモンド様炭素、流動性酸化ケイ素、スピンオン・ガラス等が含まれる。
【００２９】
本発明の銅合金を利用する他の技術は乾式エッチング及びリフトオフ法である。乾式エッチング技術のうちでは、反応性イオン・エッチング（ＲＩＥ）及びイオン・ミリングが銅線のパターン化で満足に働くことが示された。金属ケイ化物中にデバイスを作成し、Ｔｉ／ＴｉＮ／ＣＶＤＷ接触スタッドを形成した後、Ｔａ／Ｃｕ合金／Ｔａの３層を次々に付着した。
【００３０】
図７ないし図１０は本発明の銅合金を利用した乾式エッチング及びリフトオフの加工シーケンスを示す。図７に示すように、まず接着／拡散層及びエッチ・ストップとしてＴａの薄い底部層４２を付着する。次いで最上部Ｔａ層４４を耐久力のあるマスク及び銅合金に対する不動態層として使用する。イオン・ビーム・エッチング技術またはＣｌ2ベースのプラズマによって銅合金線をパターン化する。リフトオフ法を使用する場合には、レジスト中に金属線の陰画像をパターン化し、次いで金属をレジストの開口部に蒸着する。レジスト上の金属は、レジストをレジスト溶剤に浸けるとリフトオフされ、所望の金属線が基板上に残る。銅線の画定後、銅合金とレベル間絶縁材料の可能な反応及び混合を防ぐために、Ｓｉ3Ｎ4などのバリア材料の薄い誘電性側壁スペーサ４６を付着する。これを図８に示す。この一連の加工工程によって完全にカプセル化された銅合金線が得られる。図９は既存のアルミニウム相互接続加工シーケンスで使用されるのと同様の方法で達成できる誘電材料の付着とそれに続く層間平面化を示す。
【００３１】
銅合金相互接続に乾式エッチングまたはリフトオフ法を使用する１つの利点は、加工工程が僅かの修正を加えるだけで標準的なＶＬＳＩ加工シーケンスと互換性のあるものになることである。この加工方法の他の利点は、ブランケット・フィルムだけが有ればよいため、銅合金メタライゼーションを多数の技術によって適当に付着できることである。図９は本技術によって作成した多段の相互接続構造を示す。合計５層の銅合金相互接続が示されている。本発明の技術は少なくとも７層の構造を作るのに使用できることが企図されている。
【００３２】
図１０は本発明に従って作成した銅合金相互接続の他の実施形態を概略的に示す。この実施形態では、銅合金が他のＡｌ（Ｃｕ）またはＷ金属相互接続と混合し得ることが判る。銅はしばしば腐食の問題を起こすので、アルミニウム・ワイアへのワイア・ボンディングにはＡｌを使用するのが有利であろう。また、シリコン・デバイスから離れた相互接続レベルでは銅合金を使用するのが望ましいであろう。銅イオンのシリコンまたはケイ化物層への移行が汚染及びそれに引き続くデバイスの中毒を引き起こし得ることは周知である。図１０は銅合金ではなく、ＷまたはＡｌ（Ｃｕ）で作られたＭ1金属層５２を示す。したがって、銅合金相互接続はチップ接続のどのレベルでも他の導体と混合して使用できる。例えば、多段銅合金相互接続は、デバイスを接続する、または異なるレベルに耐火金属の下層線を有するＡｌ合金に接続できる、Ｗの局所相互接続と組み合わせて使用できる。
【００３３】
多段相互接続に銅メタラジを使用すると、他の加工上の問題が生じる。例えば、銅は通常、ポリイミドやＳｉＯ2に対する接着力が不十分である。したがって、接着性を改善するために、良好な金属接着／拡散バリア層、即ちＴａ層が必要となる。５００℃で４時間（Ｎ2雰囲気中）の熱ストレス・サイクルを使用することにより、Ｔａが好適な誘導拡散バリアであり、（ＰＥＣＶＤで付着した）Ｓｉ3Ｎ4が有効な絶縁バリアとなることが判った。Ｉｎ、Ｓｎ、Ｃの溶質原子の銅表面での分離が接着力をさらに高める。
【００３４】
上述の実施形態にはバイアや線などの相互接続のオンチップ配線だけが示されているが、本発明の銅合金はＴＡＢ（テープ自動ボンディング）、ＢＧＡ（ボール・グリッド・アレイ）、ＰＧＡ（ピン・グリッド・アレイ）パッケージ中の配線リードなどのオフチップ応用例に使用できる。本発明の銅合金を用いることによって配線リードの電気移動抵抗が大幅に改善される。
【００３５】
金属薄膜中では特にアニール中に、原子の移動が定常的に生じ、そのため原子の拡散の乱歩過程により固溶体が均一化される。チップの製造及び動作条件下において、熱誘導機械応力、印加電圧、電流、熱勾配等の外力が加わることによって原子の非乱歩（または有向性）運動が導入される。有向性の原子運動はある場所から他の場所への質量移動が生じ、そのために信頼性の問題を生ずる。電気移動及び応力誘導空隙の外力下の原子フラックスは、原子密度及びエルンスト−アインシュタインの次の関係式を用いて求められる。
Ｊi＝ｎ（Ｄeff／ｋＴ）Ｆi
ここで、ｎは金属線に沿って有効拡散係数（Ｄeff）で拡散しうる原子の密度、Ｔは絶対温度、Ｋはボルツマン常数である。力Ｆiは電気移動についてはＺ*ｅＥで与えられ、応力誘導移動についてはΔ（δΩ）で与えられる。Ｚ*は有効荷電数、Ｅは電場（電気ポテンシャルの勾配）、δは応力、Ωは原子容である。
【００３６】
金属線中での損傷の形成及び腐食速度は原子フラックスによって制御される。
式中の力の項は、チップの製造及び動作条件によって決まり、従って原子フラックスの量は原子の拡散に直接関係する。約０．０１〜１０重量％の濃度のＳｎ、Ｉｎ及びＣなどの溶質原子は、銅の界面、表面及び粒界における銅の拡散係数を大幅に低減し、これによって応力誘導移動、電気移動損傷及び腐食が低減する。
【００３７】
本発明の銅合金はＩＣチップの寿命を延長する。銅線はＶＬＳＩの加工工程において、名目上２００〜４００℃に加熱される。この熱処理により、溶質の濃度はＣｕ結晶粒の内部よりもＣｕ結晶粒界及び表面の方が高くなる。
【００３８】
図１１は異なる銅合金について電気移動応力時間の関数として示した線抵抗の増加を示す。試験サンプルはＣｕ、Ｃｕ（０．５重量％Ｓｎ）、Ｃｕ（１重量％Ｓｎ）及びＣｕ（１重量％Ｉｎ）である。図１１から判るようにサンプル中で１％のＩｎを含む銅合金が最も良い電気移動抵抗を示した。表１にサンプルの抵抗率を示す。
0003704203.tif 000002
【００３９】
本発明の銅合金に対して使用されるＣの適切な範囲は約０．０１〜１０重量％であり、好ましくは約０．０１〜２重量％である。使用されるＳｎの適切な範囲は約０．０１〜１０重量％であり、好ましくは約０．５５〜１０重量％である。
使用されるＩｎの適切な範囲は約０．０１〜１０重量％であり、好ましくは約０．０１〜２重量％である。
【００４０】
この結果は、銅のドリフト速度（Ｄeff／ｋＴ）Ｚ*ｅＥに対する抵抗変化の相対速度がＣ、ＳｎまたはＩｎを銅中に加えることによって大幅に低減することを示している。この結果はまた銅合金相互接続中への銅の拡散性が銅−溶質相互作用によって大幅に低減することを示している。表１には低濃度の合金成分を有する合金だけが示されているが、高濃度の合金成分を含む他の銅合金も作成し、試験したことに留意されたい。合金成分を１０重量％まで含む銅合金を試験し、優れた電気移動抵抗を示すことが判明した。しかしながら合金成分が高濃度のときは電気移動抵抗は抵抗率を犠牲にして得られる。銅合金相互接続におけるあらゆる特性の良好な妥協が得られるのは、１０重量％未満という合金成分の最適濃度レベルのときである。
【００４１】
本発明を例示的に記述したが、使用した用語は限定的ではなく記述的用語の性格のものであることを理解されたい。
【００４２】
さらに本発明を１つの好ましい実施形態及びその幾つかの代替実施形態に関して記述したが、当業者ならこれらの教示を本発明の他の可能な変形例に応用するであろうことを理解されたい。例えば、改善された電気移動抵抗、低い抵抗率及び良好な耐食性という同じ所望の特性を得るために、銅合金組成中に複数の合金成分を使用することができる。本発明の銅合金は、銅及び合金成分の層を一緒に付着し、適当な温度でアニールして９０重量％までの銅を含む層の界面で銅合金の固溶体を形成させることによっても形成できる。
【００４３】
排他的所有権または特権を請求する本発明の実施形態は次のように定義される。
【００４４】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４５】
（１）銅と、炭素、スズ及びインジウムからなる群から選ばれた少なくとも１種の合金成分０．０１〜１０質量％とからなり、前記少なくとも１種の合金成分で飽和された界面および粒界を形成する銅合金を含む電気的接続を提供するための相互接続構造。
（２）前記構造が前記粒界によって分離された結晶粒を含み、前記結晶粒の、前記粒界またはその近傍における少なくとも１種の前記合金成分の濃度が、前記粒界から実質的に離れた位置にある前記結晶粒内部の濃度の少なくとも１２０％であることを特徴とする、上記（１）に記載の相互接続構造。
（３）前記構造がオンチップまたはオフチップで使用されることを特徴とする、上記（１）に記載の相互接続構造。
（４）前記構造がＴＡＢ（テープ自動ボンディング）、ＢＧＡ（ボール・グリッド・アレイ）またはＰＧＡ（ピン・グリッド・アレイ）用の１個のバイア、１本の線、１個のスタッド、及び１本の配線リードからなる群から選ばれた１つの部材であることを特徴とする、上記（１）に記載の相互接続構造。
（５）前記少なくとも１種の合金成分が０．０１〜２質量％の濃度の炭素であることを特徴とする、上記（１）に記載の相互接続構造。
（６）前記少なくとも１種の合金成分が、０．５５〜１０質量％のスズであることを特徴とする、上記（１）に記載の相互接続構造。
（７）前記少なくとも１種の合金成分が、０．０１〜２質量％のインジウムであることを特徴とする、上記（１）に記載の相互接続構造。
（８）前記構造が、結晶粒の間に前記少なくとも１種の合金成分で飽和された粒界を有する銅合金で形成されることを特徴とする、上記（１）に記載の相互接続構造。
（９）前記構造が、改善された電気移動抵抗、低い抵抗率、及び良好な耐食性を有することを特徴とする、上記（１）に記載の相互接続構造。
（１０）前記構造がさらに、１つの耐火金属またはその窒化物で作られた接着／拡散バリア層のライナを含むことを特徴とする、上記（１）に記載の相互接続構造。
（１１）前記構造がさらに、酸化ケイ素、窒化ケイ素、スピンオン・ガラス、流動性酸化物、ダイアモンド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、上記（１）に記載の相互接続構造。
（１２）前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスタ・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた１つの工程によって付着されることを特徴とする、上記（１）に記載の相互接続構造。
（１３）前記構造が３〜７個のレベルを有する多段構造であることを特徴とする、上記（１）に記載の相互接続構造。
（１４）前記構造が既に付着された金属ケイ化物層の上に形成されることを特徴とする、上記（１）に記載の相互接続構造。
（１５）前記構造が半導体デバイス上に形成されることを特徴とする、上記（１）に記載の相互接続構造。
（１６）前記構造が、コンタクト・ホールを介しＴｉ／ＴｉＮ／ＣＶＤ  Ｗスタッドによって金属ケイ化物と接続されることを特徴とする、上記（１）に記載の相互接続構造。
（１７）前記構造が、ＷまたはＡｌ（Ｃｕ）等、他の金属と接続されることを特徴とする、上記（１）に記載の相互接続構造。
（１８）銅と、０．０１〜１０質量％の炭素、スズ、及びインジウムからなる群から選ばれた少なくとも１種の合金成分とを含み、前記少なくとも１種の合金成分で飽和された界面および粒界を形成し、少なくとも１０５Ａｍｐ／ｃｍ２の電流に耐えることができる導体。
（１９）前記導体が、前記粒界によって分離された結晶粒を含み、前記結晶粒の、前記少なくとも１種の合金成分の濃度が、前記粒界から実質的に離れた位置にある前記結晶粒内部における濃度の少なくとも１２０％の濃度であることを特徴とする、上記（１８）に記載の導体。
（２０）前記導体が、結晶粒の間に前記少なくとも１種の合金成分で飽和された粒界を有する銅合金で形成されることを特徴とする、上記（１８）に記載の導体。
（２１）前記少なくとも１種の合金成分が、０．０１〜２質量％の濃度の炭素であることを特徴とする、上記（１８）に記載の導体。
（２２）前記少なくとも１種の合金成分が、０．５５〜１０質量％のスズであることを特徴とする、上記（１８）に記載の導体。
（２３）前記少なくとも１種の合金成分が、０．０１〜２質量％のインジウムであることを特徴とする、上記（１８）に記載の導体。
（２４）１つの耐火金属またはその窒化物で作られた接着／拡散バリア層のライナをさらに含むことを特徴とする、上記（１８）に記載の導体。
（２５）前記構造がさらに、酸化ケイ素、窒化ケイ素、スピンオン・ガラス、流動性酸化物、ダイアモンド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、上記（１８）に記載の導体。
（２６）前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスタ・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた１つの方法によって付着されることを特徴とする、上記（１８）に記載の導体。
（２７）前記導体が既に付着された金属ケイ化物層の上に形成されることを特徴とする、上記（１８）に記載の導体。
（２８）前記導体が半導体デバイス上に形成されることを特徴とする、上記（１８）に記載の導体。
（２９）前記導体が、ＷまたはＡｌ（Ｃｕ）等、他の金属と接続されることを特徴とする、上記（１８）に記載の導体。
（３０）本体と前記本体中に分配された結晶粒とを含み、
前記本体が、銅と、０．０１〜１０質量％の炭素、スズ、及びインジウムからなる群から選ばれた少なくとも１種の合金成分から形成され、前記少なくとも１種の合金成分で飽和された界面を形成し、
前記結晶粒が前記本体中に分配され、前記少なくとも１種の合金成分で飽和された粒界を形成し、前記粒界またはその近傍における前記少なくとも１種の合金成分の濃度が、前記粒界から実質的に離れた位置にある前記結晶粒内部の濃度の少なくとも１２０％であることを特徴とする、電気的接続を提供するための相互接続構造。
（３１）前記構造がＴＡＢ（テープ自動ボンディング）、ＢＧＡ（ボール・グリッド・アレイ）またはＰＧＡ（ピン・グリッド・アレイ）用の１個のバイア、１本の線、１個のスタッド、及び１本の配線リードからなる群から選ばれた１つの部材であることを特徴とする、上記（３０）に記載の相互接続構造。
（３２）前記少なくとも１種の合金成分が、０．０１〜２質量％の炭素であることを特徴とする、上記（３０）に記載の相互接続構造。
（３３）前記少なくとも１種の合金成分が、０．５５〜１０質量％のスズであることを特徴とする、上記（３０）に記載の相互接続構造。
（３４）前記少なくとも１種の合金成分が、０．０１〜２質量％のインジウムであることを特徴とする、上記（３０）に記載の相互接続構造。
（３５）前記構造が、結晶粒の間に前記少なくとも１種の合金成分で飽和された粒界を有する銅合金で形成されることを特徴とする、上記（３０）に記載の相互接続構造。
（３６）前記構造がさらに、１つの耐火金属またはその窒化物で作られた接着／拡散バリア層のライナを含むことを特徴とする、上記（３０）に記載の相互接続構造。
（３７）前記構造がさらに、酸化ケイ素、窒化ケイ素、スピンオン・ガラス、流動性酸化物、ダイアモンド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、上記（３０）に記載の相互接続構造。
（３８）前記構造が３〜７個のレベルを有する多段構造であることを特徴とする、上記（３０）に記載の相互接続構造。
（３９）前記構造が既に付着された金属ケイ化物層の上に形成されることを特徴とする、上記（３０）に記載の相互接続構造。
（４０）前記構造が半導体デバイス上に形成されることを特徴とする、上記（３０）に記載の相互接続構造。
（４１）前記構造が、ＷまたはＡｌ（Ｃｕ）等、他の金属と接続されることを特徴とする、上記（３０）に記載の相互接続構造。
（４２）銅と、炭素、スズ及びインジウムからなる群から選ばれた少なくとも１種の合金成分とにより、前記少なくとも１種の合金成分が総重量の０．０１〜１０質量％を占め、かつ銅合金の結晶粒内及び粒界内に実質的に均一に分散するように導体を形成する工程と、
前記導体を、前記少なくとも１種の合金成分が前記導体の界面および前記粒界またはその近傍で飽和するように、熱誘導拡散過程を引き起こして前記少なくとも１種の合金成分を前記粒界に向かって移動させるのに十分な温度及び時間で加熱する工程とを含む、導体の製造方法。
（４３）前記導体が加熱後、前記少なくとも１種の合金成分の、その粒界における濃度が前記粒界と実質的に離れた位置にある前記結晶粒内部の濃度の少なくとも１２０％である銅合金で形成されることを特徴とする、上記（４２）に記載の方法。
（４４）前記少なくとも１種の合金成分が、０．０１〜２質量％のより好ましい濃度の炭素であることを特徴とする、上記（４２）に記載の方法。
（４５）前記少なくとも１種の合金成分が、０．５５〜１０質量％のスズであることを特徴とする、上記（４２）に記載の方法。
（４６）前記少なくとも１種の合金成分が、０．０１〜２質量％のインジウムであることを特徴とする、上記（４２）に記載の方法。
（４７）前記導体がさらに、１つの耐火金属またはその窒化物で作られた接着／拡散バリア層のライナを含むことを特徴とする、上記（４２）に記載の方法。
（４８）前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスタ・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた１つの工程によって付着されることを特徴とする、上記（４２）に記載の方法。
（４９）前記導体が既に付着された金属ケイ化物層上に形成されることを特徴とする、上記（４２）に記載の方法。
（５０）前記構造が半導体デバイス上に形成されることを特徴とする、上記（４２）に記載の方法。
（５１）炭素、スズ及びインジウムからなる群から選ばれた少なくとも１種の合金成分を含み、前記少なくとも１種の合金成分の濃度が全体重量の０．０１〜１０質量％であり、かつ、銅合金の結晶粒内及び粒界内に実質的に均一に分配されている、銅合金で導体を形成する工程と、
前記導体を、前記少なくとも１種の合金成分の前記粒界またはその近傍での濃度が前記粒界と実質的に離れた位置にある前記結晶粒内部の濃度の少なくとも１２０％となるように、前記合金成分の拡散過程を引き起こして前記少なくとも１種の合金成分を前記導体の界面および前記粒界に向かって移動させるために、１５０℃以上の温度で加熱する工程とを含む、電気的接続を提供する導体を形成する方法。
（５２）前記少なくとも１種の合金成分が、０．０１〜２質量％の炭素であることを特徴とする、上記（５１）に記載の方法。
（５３）前記少なくとも１種の合金成分が、０．５５〜１０質量％のスズであることを特徴とする、上記（５１）に記載の方法。
（５４）前記少なくとも１種の合金成分が、０．０１〜２質量％のインジウムであることを特徴とする、上記（５１）に記載の方法。
（５５）前記銅合金がコリメート・スパッタリング、蒸着、イオン・クラスタ・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、化学メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた１つの工程によって付着されることを特徴とする、上記（５１）に記載の方法。
（５６）銅の第１層を付着する工程と、
前記第１層の少なくとも一部分の上に炭素、スズ及びインジウムからなる群から選ばれた物質の第２層を付着する工程と、
少なくとも９０質量％の銅を含む前記２層の固溶体を形成するのに十分な温度で前記２層をアニールし、前記炭素、スズ及びインジウムからなる群から選ばれた物質で飽和された界面および粒界を形成する工程とを含む、銅の電気移動抵抗を低減する方法。
（５７）前記アニール温度が少なくとも１５０℃であることを特徴とする、上記（５６）に記載の方法。
（５８）前記構造が表示装置上に形成されることを特徴とする、上記（１）に記載の相互接続構造。
（５９）前記導体が表示装置上に形成されることを特徴とする、上記（１８）に記載の導体。
【図面の簡単な説明】
【図１】本発明の一実施形態を利用した半導体構造の拡大略断面図である。
【図２】図１の構造を形成するために必要な加工工程を示す断面図である。
【図３】図１の構造を形成するために必要な加工工程を示す断面図である。
【図４】図１の構造を形成するために必要な加工工程を示す断面図である。
【図５】図１の構造を形成するために必要な加工工程を示す断面図である。
【図６】銅エッチング法を利用した半導体構造の加工工程を示す拡大断面図である。
【図７】銅エッチング法を利用した半導体構造の加工工程を示す拡大断面図である。
【図８】銅エッチング法を利用した半導体構造の加工工程を示す拡大断面図である。
【図９】銅エッチング法を利用した半導体構造の加工工程を示す拡大断面図である。
【図１０】本発明の銅合金を利用した他の半導体構造の拡大断面図である。
【図１１】本発明の異なる銅合金について線抵抗変化を電気移動応力時間の関数として示したグラフである。
【符号の説明】
１０  誘電体スタック
２２  窒化物層
２４  窒化物層
２６  デバイス
３２  窒化物層
４２  底部層
４４  最上部Ｔａ層
４６  側壁スペーサ
５２  金属層
【図１】
0003704203.tif 000003
【図２】
0003704203.tif 000004
【図３】
0003704203.tif 000005
【図４】
0003704203.tif 000006
【図５】
0003704203.tif 000007
【図６】
0003704203.tif 000008
【図７】
0003704203.tif 000009
【図８】
0003704203.tif 000010
【図９】
0003704203.tif 000011
【図１０】
0003704203.tif 000012
【図１１】
0003704203.tif 000013