(57)【特許請求の範囲】
【請求項１】
スタートパルス信号の伝搬方向を切り換え可能な双方向シフトレジスタを備えると共に、該双方向シフトレジスタの両側にそれぞれ設けられたスタートパルス信号の入出力端子に、入力バッファ回路及び出力バッファ回路を備えた入出力バッファ回路が設けられており、
該入出力バッファ回路は、外部より与えられる制御用の信号によって、入力バッファ回路のみを動作させる、出力バッファ回路のみを動作させる、或いは入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするうちの何れか１つの動作を行い、かつ、
上記入出力バッファ回路は、スタートパルス信号の伝搬方向を決める切換信号を上記制御用の信号として用いて、上記入力バッファ回路或いは上記出力バッファ回路のうちの何れを動作させるかを選択し、かつ、上記制御用の信号として設定信号をさらに用いて、上記出力バッファ回路を動作させると選択された状態において、出力バッファ回路を動作させるかハイインピーダンス状態とするかのさらなる選択を行うことを特徴とする表示用駆動装置の駆動用半導体素子。
【請求項２】
上記設定信号として、電源ラインの信号レベルが用いられることを特徴とする請求項１に記載の表示用駆動装置の駆動用半導体素子。
【請求項３】
スタートパルス信号の伝搬方向を切り換え可能な双方向シフトレジスタを備えると共に、該双方向シフトレジスタの両側にそれぞれ設けられたスタートパルス信号の入出力端子に、入力バッファ回路及び出力バッファ回路を備えた入出力バッファ回路が設けられており、該入出力バッファ回路が、外部より与えられる制御用の信号によって、入力バッファ回路のみを動作させる、出力バッファ回路のみを動作させる、或いは入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするうちの何れか１つの動作を行う、同一構成の駆動用半導体素子が複数個縦続接続されており、
このうちの両端に位置する駆動用半導体素子の上記入出力端子同士が接続され、該接続された上記入出力端子に共通に上記スタートパルス信号が供給され、
上記各駆動用半導体素子における上記入出力バッファの動作は、上記伝搬方向の最終段となる駆動用半導体素子における上記伝搬方向の出力側の入出力バッファ回路を除いて、上記伝搬方向に応じた動作となるように制御され、上記伝搬方向の最終段となる駆動用半導体素子における上記伝搬方向の出力側の入出力バッファ回路のみ、入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするように制御されることを特徴とする表示用駆動装置。
【請求項４】
上記入出力バッファ回路は、上記スタートパルス信号の伝搬方向を決める切換信号を上記制御用の信号として用いて、上記入力バッファ回路或いは上記出力バッファ回路のうちの何れを動作させるかを選択し、かつ、上記制御用の信号として設定信号をさらに用いて、上記出力バッファ回路を動作させると選択された状態において、出力バッファ回路を動作させるかハイインピーダンス状態とするかのさらなる選択を行うことを特徴とする請求項３に記載の表示用駆動装置。
【請求項５】
上記設定信号として、電源ラインの信号レベルが用いられることを特徴とする請求項４に記載の表示用駆動装置。
【請求項６】
スタートパルス信号の伝搬方向を切り換え可能な双方向シフトレジスタを備えると共に、該双方向シフトレジスタの両側にそれぞれ設けられたスタートパルス信号の入出力端子に、入力バッファ回路及び出力バッファ回路を備えた入出力バッファ回路が設けられており、該入出力バッファ回路が、外部より与えられる制御用の信号によって、入力バッファ回路のみを動作させる、出力バッファ回路のみを動作させる、或いは入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするうちの何れか１つの動作を行う駆動用半導体素子を１個有し、
該駆動用半導体素子における上記入出力端子同士が接続され、該接続された上記入出力端子に共通に上記スタートパルス信号が供給され、
上記伝搬方向の入力側の入出力バッファ回路は、入力バッファ回路のみを動作させるように制御され、上記伝搬方向の出力側の入出力バッファ回路は、入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするように制御されることを特徴とする表示用駆動装置。
【請求項７】
データ信号の伝搬方向に応じてスタートパルス信号の伝搬方向が設定されることを特徴とする請求項３ないし６の何れか１項に記載の表示用駆動装置。
【請求項８】
請求項３ないし７の何れか１項に記載の表示用駆動装置を備えたことを特徴とする液晶モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像の表示素子を駆動する駆動装置に係り、特にソースドライバ及びゲートドライバとして液晶モジュールに搭載される液晶ドライバの接続形態と信号供給形態とに関するものである。
【０００２】
【従来の技術】
従来の液晶モジュールにおける表示用駆動装置のシステム構成について、図１４を用いて説明する。
【０００３】
図１４に示すように、液晶パネル１００上には、液晶パネル１００におけるソースバスラインの駆動を担う駆動装置として、双方向シフトレジスタを備えるソースドライバＬＳＩ（Large Scale Integrated Circuit) からなるｎ個のソースドライバＳ…（ソースドライバＳ群と称する場合もある）が、それぞれＴＣＰ（Tape Carrier Package) １０１上に搭載された状態で実装されている。これらソースドライバＳ…は、後述するスタートパルス信号ＳＰＤ及びクロックＣＫの供給等において、縦続接続されている。
【０００４】
各ソースドライバＳを搭載した各ＴＣＰ１０１は、その液晶パネル１００への出力端子が液晶パネル１００上に設けられた入力端子（不図示）と電気的に接続されると共に、その入力端子がプリント基板１０２上に形成された配線と電気的に接続され、これにより、液晶パネル１００とプリント基板１０２とがソースドライバＳ群を介して電気的に接続されている。
【０００５】
プリント基板１０２におけるソースドライバＳ（１）側には、コントローラ１０４が接続されている。このコントローラ１０４は、ソースドライバＳ群に対して、制御信号及び電源を供給するものであって、制御信号及び電源は、プリント基板１０２上の配線及び各ＴＣＰ１０１上の配線を通して、各ソースドライバＳに供給される。なお、ここでは特に図示してはいないが、コントローラ１０４は、ゲートドライバ群に対しても同様に制御信号及び電源を供給するようになっている。
【０００６】
コントローラ１０４から供給される制御信号及び電源としては、映像信号の水平同期信号と同期を取ったスタートパルス信号ＳＰＤ、クロック信号ＣＫ、映像信号Ｖｉｄｅｏ、各ソースドライバＳ内の双方向シフトレジスタや入出力バッファ等を切り換えてソースドライバＳ内でのスタートパルス信号ＳＰＤの伝搬方向を決定する切換信号ＲＬ、及び電源ＶｃｃとＧＮＤ等がある。
【０００７】
図１４の構成では、コントローラ１０４より供給されるクロック信号ＣＫ、映像信号Ｖｉｄｅｏ、切り換え信号ＲＬ、電源Ｖｃｃ及びＧＮＤは、プリント基板１０２上及びＴＣＰ１０１上の配線を通して、１番目のソースドライバＳ（１）に、入力端子ＣＫ１、入力端子Ｖｉｄｅｏ１、入力端子ＲＬ１、電源端子Ｖｃｃ、電源端子ＧＮＤより入力する。そして、該ソースドライバＳ（１）内のアルミニウム線等からなる内部配線を伝搬し、その後、ソースドライバＳ（１）の出力端子ＣＫ２、出力端子Ｖｉｄｅｏ２、出力端子ＲＬ２、電源端子Ｖｃｃ、電源端子ＧＮＤより出力され、次段のソースドライバＳ（２）に上記と同様にして入力する。
【０００８】
なお、コントローラ１０４より供給されるこれら信号の供給ラインを、プリント基板１０２上の配線で共通線として配設し、各ソースドライバＳに個々に入力させる構成とすることもできる。
【０００９】
一方、図に示すように、スタートパルス信号ＳＰＤについては、１番目のソースドライバＳ（１）の入出力端子ＳＰＤ１に入るラインと、ｎ番目のソースドライバＳ（ｎ）の入出力端子ＳＰＤ２に入るラインとの２本が設けられており、何れか１ラインを選択して入力させる構成となっている。スタートパルス信号ＳＰＤを入力するラインを入出力端子ＳＰＤ１側とするか入出力端子ＳＰＤ２側とするかで、ソースドライバＳ群におけるスタートパルス信号ＳＰＤの伝搬方向が、ソースドライバＳ（１）→ソースドライバＳ（ｎ）、或いはソースドライバＳ（ｎ）→ソースドライバＳ（１）に切り換わることとなる。このようなスタートパルス信号ＳＰＤを入力するラインの選択は、コントローラ１０４にて行われている。
【００１０】
コントローラ１０４内のスタートパルス出力段には、制御信号ＳＰＡ（／ＳＰＡは、ＳＰＡの反転信号）で切り換えが制御されるアナログスイッチ等からなる切換スイッチＳＷ１・ＳＷ２が設けられており、該スイッチＳＷ１・ＳＷ２の切り換え制御により、スタートパルス信号ＳＰＤを出力するラインの選択が可能となる。
【００１１】
入出力端子ＳＰＤ１に入力する場合、制御信号ＳＰＡを“Ｈｉｇｈ”レベルとする。制御信号ＳＰＡが“Ｈｉｇｈ”レベルのとき、ＳＰＤ１側の切換スイッチＳＷ１が導通し、他方のＳＰＤ２側の切換スイッチＳＷ２は非導通状態となる。反対に、入出力端子ＳＰＤ２に入力する場合は、制御信号ＳＰＡを“Ｌｏｗ”レベルとする。制御信号ＳＰＡが“Ｌｏｗ”レベルのとき、ＳＰＤ１側の切換スイッチＳＷ１が非導通状態となり、他方のＳＰＤ２側の切換スイッチＳＷ２が導通することとなる。
【００１２】
制御信号ＳＰＡを“Ｈｉｇｈ”レベルとしたとき、ソースドライバＳ（１）の入出力端子ＳＰＤ１よりスタートパルス信号ＳＰＤが、クロック信号ＣＫに同期をとって入力され、ソースドライバＳ（１）内の双方向シフトレジスタを伝搬され、次段のソースドライバＳ（２）に入力し、以下、同様に縦続接続されたソースドライバＳ…を伝搬され、最終段のソースドライバＳ（ｎ）内まで伝搬される。このとき、スタートパルス信号ＳＰＤは、最終段のソースドライバＳ（ｎ）の入出力端子ＳＰＤ２より出力されるが、ＳＰＤ１への入力を選択した状態で、コントローラ１０４の切換スイッチＳＷ２が非導通であるので、コントローラ１０４内にスタートパルス信号ＳＰＤが伝搬されることはない。
【００１３】
また、制御信号ＳＰＡを“Ｌｏｗ”レベルとしたとき、上記とは逆に、スタートパルス信号ＳＰＤは、ｎ番目のソースドライバＳ（ｎ）を初段として、この入出力端子ＳＰＤ２に入力して、最終段となる１番目のソースドライバＳ（１）内まで伝搬される。このときも、スタートパルス信号ＳＰＤは、最終段となるソースドライバＳ（１）の入出力端子ＳＰＤ１より出力されるが、ＳＰＤ２への入力を選択した状態で、コントローラ１０４の切換スイッチＳＷ１が非導通であるのでコントローラ１０４内に伝搬されることはない。また、この場合、各ソースドライバＳ内でのスタートパルス信号ＳＰＤの伝搬方向を決める切換信号ＲＬも、先とは逆のレベルに設定される。
【００１４】
次に、上記図１４に示すシステム構成を、図１５（ａ)(ｂ）のブロック図を用いて、さらに詳細に説明する。図１５（ａ)(ｂ）において、ＯＳ１〜ＯＳｍは、各ソースドライバＳから液晶パネル１００ヘの出力端子である。
【００１５】
図１５（ａ）では、コントローラ１０４内の切換スイッチＳＷ１・ＳＷ２の制御信号ＳＰＡは“Ｈｉｇｈ”レベルで、ＳＰＤ１側の切換スイッチＳＷ１が導通している。この状態で、スタートパルス信号ＳＰＤは、ソースドライバＳ（１）の入出力端子ＳＰＤ１から入力され、入出力端子ＳＰＤ２から出力され、次段のソースドライバＳ（２）の入出力端子ＳＰＤ１に入力され、以下同様に伝搬される。
【００１６】
同図（ｂ）は、切換スイッチＳＷ１・ＳＷ２の制御信号ＳＰＡと切換信号ＲＬとを同図（ａ）とは逆レベルに設定し、スタートパルス信号ＳＰＤの伝搬方向を逆にしたものである。つまり、同図（ｂ）では、スタートパルス信号ＳＰＤは、ｎ番目のソースドライバＳ（ｎ）の入出力端子ＳＰＤ２から入力され、入出力端子ＳＰＤ１から出力され、次段のソースドライバＳ（ｎ−１）に入力され、以下同様に１番目のソースドライバＳ（１）まで伝搬される。
【００１７】
また、図１６（ａ)(ｂ）に、ソースドライバＳ（ｎ）の入出力端子ＳＰＤ１と接続されたラインを、ＴＣＰ１０１上の配線、及びプリント基板１０２上の配線を介して、直接コントローラ１０４に接続した例を示す（前述の図１５（ａ)(ｂ）は、ソースドライバＳ（ｎ）の入出力端子ＳＰＤ２と接続されたラインを、ＴＣＰ１０１上の配線、及びプリント基板１０２上の配線を介して、直接コントローラ１０４に接続している）。さらに、図１７に、図１６に対応する液晶モジュールの構成図を示す。
【００１８】
このような対応、即ち、各ソースドライバＳ内のシフトレジスタを双方向シフトレジスタとして、スタートパルス信号ＳＰＤの伝搬方向の切り換えを可能にすることで、同一構成のソースドライバＳで、液晶パネル１００の上側に搭載する構成にも、液晶パネル１００の下側に搭載する構成にも対応できるので、駆動用半導体素子であるソースドライバＳのコストを低減できる。
【００１９】
しかも、スタートパルス信号を出力するコントローラ１０４の搭載位置を、ソースドライバＳ群の左側に配置するかソースドライバＳ群の右側に配置するか、液晶モジュールとして考えた時も、スタートパルス信号の伝搬方向の切り換えを可能とすることで、例えば液晶パネル１００の上側に搭載されたソースドライバＳ群の右側でも左側でも対応でき、また、液晶パネル１００の下側に搭載されたソースドライバＳ群の場合もその右側でも左側でも対応でき、液晶モジュールの小型化、薄型化への設計の容易性が高まる。
【００２０】
また、図１４及び図１７に示すように、液晶パネル１００の上側と下側の何れにソースドライバＳ…を実装する構成において、同一のプリント基板１０２の流用が可能となる。
【００２１】
【発明が解決しようとする課題】
ところが、近年、液晶モジュールのさらなる小型化、薄型化、低コスト化の要請は強く、これらへの対応としてモジュール全体からの取り組みが行われている。このため、これまでのソースドライバＳ側やゲートドライバ側のみの検討ではなく、コントローラ１０４を含めた検討が必要となっている。
【００２２】
そこで、本願出願人は、上記した要請に応えるべく、従来の液晶モジュールの構成における改善点について鋭意検討した結果、以下に示す点に改善の余地があることを見い出した。
【００２３】
即ち、上記した従来の構成では、ソースドライバＳ内の双方向シフトレジスタによるスタートパルス信号ＳＰＤの伝搬方向の切り換えを可能とするために、コントローラ１０４に、初段のソースドライバＳ（１）の入出力端子ＳＰＤ１（或いは入出力端子ＳＰＤ２）への接続ラインと、ｎ番目のソースドライバＳ（ｎ）の入出力端子ＳＰＤ２（或いは入出力端子ＳＰＤ１）への接続ラインとの合計２本の配線が施されている。したがって、コントローラ１０４とソースドライバＳ群との間の配線数が増加し、必然的に小型化が阻止されている。
【００２４】
また、スタートパルス信号ＳＰＤの入力先の選択を、コントローラ１０４内部に、制御信号ＳＰＡにより導通もしくは非導通とするアナログスイッチ等からなる切換スイッチＳＷ１・ＳＷ２を設けることで対応している。そのため、コントローラ１０４側の構成を複雑化すると共に、切換スイッチＳＷ１・ＳＷ２を介して入出力端子ＳＰＤ１側と入出力端子ＳＰＤ２側とに信号を各々出力するため、コントローラ１０４側ＬＳＩの端子数が増加する。その結果、コントローラ１０４のさらなる小型化、低コスト化が阻止されている。
【００２５】
なお、ここではソースドライバＳ群を例示したが、表示装置のゲートバスラインを駆動するゲートドライバ群においても同様の問題があることは言うまでもない。
【００２６】
本発明は、上記の課題に鑑みなされたものであって、その目的は、コントローラと駆動用半導体素子群間の配線の削減、コントローラ内部の上記した切換スイッチ等の手段の削減、及びこれに伴うコントローラ側ＬＳＩの端子の削減とが可能な表示用駆動装置を提供することにある。
【００２７】
【課題を解決するための手段】
本発明の第１の表示用駆動装置においては、上記の課題を解決するために、双方向シフトレジスタを備える複数の駆動用半導体素子が縦続接続され、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、外部より供給されるスタートパルス信号の供給ラインが１本のみであり、該１本のスタートパルス信号の供給ラインが２系統に分岐されて、縦続接続された駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号の入力端子にそれぞれ接続され、駆動用半導体素子群内部で２系統のスタートパルス信号の一方を導通、他方を非導通とすることを特徴としている。
【００２８】
これによれば、外部からのスタートパルス信号の供給ラインを１本とし、これを２系統に分岐して縦続接続された駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号の入力端子に入力させ、駆動用半導体素子群内部で何れかのスタートパルス信号を導通させるようになっている。
【００２９】
したがって、従来のように、駆動用半導体素子群へ制御信号等を入力するコントローラ側にアナログスイッチ等の手段を設けて、導通・非導通の状態にするような切り換え動作を行うことなく、スタートパルス信号の伝搬方向を切り換え可能な表示用駆動装置を実現できる。
【００３０】
そして、データ信号の伝搬方向に応じてスタートパルス信号の伝搬方向を設定することで、前述したように、同一構成の駆動用半導体素子を液晶パネルの上側及び下側の何れにも搭載可能となり、さらに、スタートパルス信号を出力するコントローラの搭載位置も、例えば液晶パネルの上側に搭載された駆動用半導体素子の右側及び左側の何れにも設置でき、かつ、駆動用半導体素子が液晶パネルの下側に搭載されている場合も同様である。その結果、１種類の駆動用半導体素子で各配置に対応できるため駆動用半導体素子のコストを低減できる。
【００３１】
そしてこの場合、スタートパルス信号の伝搬方向が切り換え可能な構成を、従来よりもコントローラ側の回路数やコントローラ側に備えられる半導体装置の端子数を削減して実現できるので、このような表示用駆動装置を用いることで、液晶モジュールのさらなる小型化、低コスト化が図れる。
【００３２】
しかも、コントローラと駆動用半導体素子群との間の配線が１ラインで済むので、２本の配線が施されていた従来の構成に比べて、液晶モジュールの小型化が図れることはもちろん、小型化のために狭ピッチ化した配線パターンを広げてノイズによる影響も低減できる。さらに、コントローラからの配線が１本で済むことは、コントローラと駆動用半導体素子群との配置関係による配線変更もなく、モジュールの設計を容易にするといった利点もある。
【００３３】
本発明の第２の表示用駆動装置においては、上記課題を解決するために、双方向シフトレジスタを備える駆動用半導体素子を単体で備え、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、外部より供給されるスタートパルス信号の供給ラインが１本のみであり、該１本のスタートパルス信号の供給ラインが２系統に分岐されて、上記駆動用半導体素子両側のスタートパルス信号の入力端子にそれぞれ接続され、上記駆動用半導体素子内部で２系統のスタートパルス信号の一方を導通、他方を非導通とすることを特徴としている。
【００３４】
これは、駆動用半導体素子を単体で備える１個使いの表示用駆動装置であるが、この場合も、このようなスタートパルス信号の供給ラインを１本化したことで、先の駆動用半導体素子を複数個備えた第１の表示用駆動装置と同じ作用・効果を奏する。
【００３５】
本発明の第３の表示用駆動装置においては、上記課題を解決するために、双方向シフトレジスタを備えた複数の駆動用半導体素子が縦続接続され、各駆動用半導体素子のスタートパルス信号の入力端子及び出力端子に、外部より与えられる切換信号により入出力の切り換えが可能な入出力バッファが設けられ、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、上記データ信号の伝搬方向に対して初段となる駆動用半導体素子のスタートパルス信号の入力端子と、伝搬方向に対して最終段となる駆動用半導体素子のスタートパルス信号の出力端子とが共に接続されて両端子にスタートパルス信号が供給されると共に、最終段となる上記駆動用半導体素子におけるスタートパルス信号の出力端子からの信号出力が阻止されていることを特徴としている。
【００３６】
これによれば、データ信号の伝搬方向に対して初段となる駆動用半導体素子のスタートパルス信号の入力端子と、最終段となる駆動用半導体素子のスタートパルス信号の出力端子とが共に接続され、これら両端子にスタートパルス信号が供給されている。この場合、単に初段の駆動用半導体素子のスタートパルス信号の入力端子と、最終段の駆動用半導体素子のスタートパルス信号の出力端子とを接続しただけでは、スタートパルス信号同士の衝突が起こるが、ここでは、最終段の駆動用半導体素子のスタートパルス信号の出力端子に設けられた上記入出力バッファからの信号出力が阻止されているので、このような問題がない。
【００３７】
これにより、上述の第１の表示用駆動装置と同じ、スタートパルス信号の供給ラインを１本化したことによる作用・効果を奏する。
【００３８】
ところで、最終段となる駆動用半導体素子のスタートパルス信号の出力端子からの信号出力の阻止は、例えば該出力ラインを途中で切断しておくことでも対応可能であるが、その場合は、スタートパルス信号の伝搬方向を変える場合や、ソースドライバ群（駆動用半導体素子群）に対するコントローラの配置位置によって、ＴＣＰパターン等を変更する必要があり、コストアップの要因や、液晶モジュールの設計の容易性を阻害するといった不具合を伴う。
【００３９】
そこで、最終段となる駆動用半導体素子のスタートパルス信号の出力端子からの信号出力を阻止する構成としては、該出力端子に設けられた入出力バッファの出力バッファ回路が、該出力端子をハイインピーダンス状態に設定する構成を採用することが好ましい。これによれば、出力バッファ回路の動作状態を、駆動用半導体素子内で、出力バッファ回路に設けた論理ゲートの設定信号として電源電圧を用いて対応できる結果、以下に記載するような点で優れる。
【００４０】
まずは、これまでの入出力バッファに、設定信号に対応した回路を付加するだけで容易にハイインピーダンス状態を作り出すことができる。この場合の回路素子数の増加は微々たるものであって容易に実現でき、チップ面積の増大にはならない。また、ＴＣＰパターンの変更のみで対応可能であるため、同一の駆動用半導体素子を１種類使用するだけでよく、低コストで実現できる。また、電源（ＶＣＣ，ＧＮＤ）レベルを入力するだけで容易に切り換え可能であり、簡単な構成で実現できる。さらに、内部回路で簡単に実現可能であって外部回路は不要であるため、信頼性及び、製造コストの低減化に優れる。
【００４１】
本発明の第４の表示用駆動装置は、上記課題を解決するために、双方向シフトレジスタを備えた駆動用半導体素子を単体で備え、該駆動用半導体素子のスタートパルス信号の入力端子及び出力端子に、外部より与えられる切換信号により入出力の切り換えが可能な入出力バッファが設けられ、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、上記駆動用半導体素子のスタートパルス信号の入出力用の両端子が接続されてこれら両端子にスタートパルス信号が供給されると共に、上記データの伝搬方向にてスタートパルス信号の出力側となる端子に設けられた上記入出力バッファからの信号出力が阻止されていることを特徴としている。
【００４２】
これは、駆動用半導体素子を単体で備える１個使いの表示用駆動装置であるが、この場合も、このような構成とすることで、上述の第３の表示用駆動装置と同じ作用・効果を奏する。
【００４３】
本発明の第５の表示用駆動装置は、上記課題を解決するために、双方向シフトレジスタを備える複数の駆動用半導体素子が縦続接続され、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、各駆動用半導体素子にスタートパルス信号用の入力端子と出力端子とが２系統設けられると共に、縦続接続されたこれら駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号用の各入力端子に、外部より供給される１本のスタートパルス信号の供給ラインが２系統に分岐されて接続されていることを特徴としている。
【００４４】
これによれば、各駆動用半導体素子にスタートパルス信号の入力端子と出力端子とが２系統設けられており、縦続接続されたこれら駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号の各入力端子に、２系統に分岐されたスタートパルス信号の供給ラインが接続されている。
【００４５】
したがって、上述の第１の表示用駆動装置と同じ、スタートパルス信号の供給ラインを１本化したことによる作用・効果を奏する。
【００４６】
しかも、この構成では、駆動用半導体素子群の両側より入力されるスタートパルス信号の何れか一方を導通させ、伝搬方向最終段となる駆動用半導体素子の出力端子を接続しないことで、第３の表示用駆動装置のように、入出力バッファの動作を制御する必要が一切ない。その結果、入出力バッファの動作を制御するための信号ライン等が不要となり、各駆動用半導体素子を搭載するＴＣＰ等の設計が容易になる。
【００４７】
また、本発明の第６の表示用駆動装置は、上記課題を解決するために、双方向シフトレジスタを備える駆動用半導体素子を単体で備え、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、駆動用半導体素子にスタートパルス信号用の入力端子と出力端子とが２系統設けられると共に、該駆動用半導体素子のスタートパルス信号用の各入力端子に、外部より供給される１本のスタートパルス信号の供給ラインが２系統に分岐されて接続されていることを特徴としている。
【００４８】
これは、駆動用半導体素子を単体で備える１個使いの表示用駆動装置であるが、この場合も、このような構成とすることで、上述の第５の表示用駆動装置と同じ作用・効果を奏する。
【００４９】
【発明の実施の形態】
〔実施の形態１〕
本発明の表示用駆動装置およびそれを用いた液晶モジュールの実施の形態について図１ないし図７に基づいて説明すれば、以下の通りである。なお、以下の説明では表示用駆動装置としてソースドライバ群を例に挙げるが、その特徴点およびそれを用いた液晶モジュールの特徴点をゲートドライバ群に対しても適用可能であることは言うまでもない。
【００５０】
図１に、実施の一形態の液晶モジュールにおける表示用駆動装置のシステム構成を示す。図１に示すように、液晶パネル２には、ソースバスラインの駆動を担う駆動装置として、双方向シフトレジスタを備えるソースドライバＬＳＩからなるｎ個のソースドライバＳ…（以下、ソースドライバＳ群と称する場合もある）がそれぞれＴＣＰ１上に搭載された状態で実装されている。
【００５１】
各ソースドライバＳは、それぞれＴＣＰ１上に搭載された状態で、プリント基板３に接続された後述するコントローラ４から供給されるスタートパルス信号ＳＰＤやクロック信号ＣＫなどの各種信号の入出力端子に対して縦続接続されている。
【００５２】
各ソースドライバＳを搭載したＴＣＰ１は、その出力側が液晶パネル２と電気的に接続され、入力側がプリント基板３と電気的に接続されている。これにより、プリント基板３と液晶パネル２とは、ソースドライバＳ群を介して電気的に接続される。
【００５３】
ここで、液晶パネル２とＴＣＰ１との電気的接続は、ＴＣＰ１の出力側のアウターリード端子と、液晶パネル２のガラス基板上に設けられた図示しないＩＴＯ(Indium Tin Oxide ：インジウムすず酸化膜）配線でなる端子とを、例えば、ＡＣＦ(Anisotropic Conductive Film：異方性導電膜）を介して熱圧着されることでなされている。また、ＴＣＰ１のプリント基板３との電気的接続は、ＴＣＰ１の入力側のアウターリード端子とプリント基板３上の配線とを、ＡＣＦ、或いはハンダ付けにより電気的に接続されている。
【００５４】
上記構成では、各ソースドライバＳ間の信号のやり取りや、ソースドライバＳ群とコントローラ４との間の信号のやり取りは、ＴＣＰ１上の配線及びプリント基板３上の配線を通して行われることとなる。
【００５５】
コントローラ４は、プリント基板３におけるソースドライバＳ群のソースドライバＳ（１）側、或いはソースドライバＳ（ｎ）側に配置される。図１の液晶モジュールでは、１番目のソースドライバＳ（１）側にコントローラ４が配置されておりソースドライバＳ（１）より信号が供給される。
【００５６】
上記コントローラ４は、ソースドライバＳ群に対して、制御信号及び電源を供給するものであって、映像信号の水平同期信号と同期を取ったスタートパルス信号ＳＰＤ、クロック信号ＣＫ、映像信号Ｖｉｄｅｏ、ソースドライバＳ内の双方向シフトレジスタや入出力バッファ等を切り換えてソースドライバＳ内でのスタートパルス信号ＳＰＤの伝搬方向を決める切換信号ＲＬ、及び電源ＶｃｃとＧＮＤ等を供給するものである。なお、ここでは特に図示してはいないが、コントローラ４は、ゲートドライバ群に対しても同様に制御信号及び電源を供給するようになっている。
【００５７】
図１において、コントローラ４から供給されるクロック信号ＣＫ、映像信号Ｖｉｄｅｏ、切換信号ＲＬ、電源Ｖｃｃ及びＧＮＤは、プリント基板３上の配線及びＴＣＰ１上の配線を通して、ソースドライバＳ（１）の入力端子ＣＫ１、入力端子Ｖｉｄｅｏ１、入力端子ＲＬ１、電源端子Ｖｃｃ、電源端子ＧＮＤより入力され、ソースドライバＳ（１）内のアルミニウム線などからなる内部配線を伝搬して、ソースドライバＳ（１）の出力端子ＣＫ２、出力端子Ｖｉｄｅｏ２、出力端子ＲＬ２、電源端子Ｖｃｃ、電源端子ＧＮＤより出力され、次段のソースドライバＳ（２）に同様に入力する。なお、これらの信号供給ラインは、プリント基板３上の配線で共通線として配され、各ソースドライバＳに個々に入力する構成でも良い。
【００５８】
一方、スタートパルス信号ＳＰＤの入力であるが、前述の図１４に示した従来の液晶モジュールにおいては、コントローラ１０４からのスタートパルス信号ＳＰＤの供給用ラインとして、１番目のソースドライバＳ（１）の入出力端子ＳＰＤ１につながるラインと、ｎ番目のソースドライバＳ（ｎ）の入出力端子ＳＰＤ２につながるラインとの２つのラインが設けられた構成であり、そのため、コントローラ１０４の複雑化等の前述した問題点を有していた。
【００５９】
これに対し、図１の液晶モジュールでは、ソースドライバＳ（１）の入出力端子ＳＰＤ１と、ｎ番目のソースドライバＳ（ｎ）の入出力端子ＳＰＤ２とが、プリント基板３上の配線（各ＴＣＰ１上の配線をプリント基板３上の配線と併せて利用してもよい）により共に接続されており、コントローラ４からのスタートパルス信号ＳＰＤの供給ラインは、この共通ラインへと信号を供給する１ラインのみとなっている。
【００６０】
そして、新たに、各ソースドライバＳにおける入出力端子ＳＰＤ１と入出力端子ＳＰＤ２とに設けられた、後述する入出力バッファの出力バッファ回路の動作状態を制御するための設定信号を入力するラインとして、例えば第２の電源端子ＶＣＣ１とＧＮＤ１とが、個々のソースドライバＳ毎に設けられている。
【００６１】
これら第２の電源端子ＶＣＣ１とＧＮＤ１とから得られる電位レベルを、映像信号を伝搬させたい方向に応じて、各ソースドライバＳに設けられた入出力バッファの出力バッファ回路の設定端子に設定信号として入力することで、スタートパルス信号の伝搬方向を決定する。
【００６２】
詳細については後述するが、伝搬方向に対して最終段となるソースドライバＳを除くソースドライバＳ…の出力バッファ回路を、従来の出力バッファ回路と同じように動作させ、最終段のソースドライバＳのスタートパルス信号ＳＰＤの出力側の端子に設けられたバッファ回路のみをハイインピーダンス状態とする。
【００６３】
図２に、上記ソースドライバＳ群の中の１つのソースドライバＳにおける、入出力端子ＳＰＤ１に設けられたＳＰＤ入出力バッファＢ１と、入出力端子ＳＰＤ２に設けられたＳＰＤ入出力バッファＢ２の具体的な回路構成を示す。なお、ソースドライバＳは全て同一構成である。
【００６４】
ＳＰＤ入出力バッファＢ１は、インバータ１１、ＮＡＮＤゲート１２、ＮＯＲゲート１３、ｐチャンネルＭＯＳＦＥＴ１４、およびｎチャンネルＭＯＳＦＥＴ１５からなる入力バッファ回路１０と、インバータ２１、ＮＡＮＤゲート２２、ＮＯＲゲート２３、ｐチャンネルＭＯＳＦＥＴ２４、およびｎチャンネルＭＯＳＦＥＴ２５からなる出力バッファ回路２０とからなる。
【００６５】
入力バッファ回路１０において、インバータ１１の入力端子は入出力端子ＳＰＤ１に接続され、その出力端子は、２端子入力のＮＡＮＤゲート１２の一方の入力端子と、２端子入力のＮＯＲゲート１３の一方の入力端子とに接続されている。
【００６６】
ＮＡＮＤゲート１２の他方の入力端子には切換信号ＲＬが入力され、ＮＯＲゲート１３の他方の入力端子には、図示しないインバータを介することで切換信号／ＲＬ（／ＲＬはＲＬの反転信号）が入力される。
【００６７】
ＮＡＮＤゲート１２の出力端子はｐチャンネルＭＯＳＦＥＴ１４のゲートに接続され、ＮＯＲゲート１３の出力端子はｎチャンネルＭＯＳＦＥＴ１５のゲートに接続されている。
【００６８】
また、ｐチャンネルＭＯＳＦＥＴ１４のドレインは電源端子ＶＣＣに接続されて“Ｈｉｇｈ”レベルの電位ＶＣＣに保持されており、ｎチャンネルＭＯＳＦＥＴ１５のソースは電源端子ＧＮＤに接続されて“Ｌｏｗ”レベルの電位ＧＮＤに保持されている。
【００６９】
さらに、ｐチャンネルＭＯＳＦＥＴ１４のソースはｎチャンネルＭＯＳＦＥＴ１５のドレインに接続されており、その接続点は、図示しない双方向シフトレジスタ回路（伝搬回路）の初段のラッチ回路に接続されている。
【００７０】
出力バッファ回路２０において、インバータ２１の入力端子は先述の双方向シフトレジスタ回路の初段のラッチ回路に接続され、出力端子は４入力端子のＮＡＮＤゲート２２の一入力端子と、４入力端子のＮＯＲゲート２３の一入力端子とに接続されている。
【００７１】
ＮＡＮＤゲート２２の残り３つの入力端子には、切換信号／ＲＬ、設定信号／ＳＥＬ１（／ＳＥＬ１はＳＥＬ１の反転信号）、設定信号ＳＥＬ２が入力される。ＮＯＲゲート２３の残り３つの入力端子には、切換信号ＲＬ、設定信号ＳＥＬ１、設定信号／ＳＥＬ２（／ＳＥＬ２はＳＥＬ２の反転信号）が入力される。
【００７２】
ＮＡＮＤゲート２２の出力端子はｐチャンネルＭＯＳＦＥＴ２４のゲートに接続され、ＮＯＲゲート２３の出力端子はｎチャンネルＭＯＳＦＥＴ２５のゲートに接続されている。
【００７３】
また、ｐチャンネルＭＯＳＦＥＴ２４のドレインは電源端子ＶＣＣに接続されて“Ｈｉｇｈ”レベルの電位ＶＣＣに保持されており、ｎチャンネルＭＯＳＦＥＴ２５のソースは電源端子ＧＮＤに接続されて“Ｌｏｗ”レベルの電位ＧＮＤに保持されている。さらに、ｐチャンネルＭＯＳＦＥＴ２４のソースはｎチャンネルＭＯＳＦＥＴ２５のドレインに接続されており、その接続点は入出力端子ＳＰＤ１に接続されている。
【００７４】
次に、ＳＰＤ入出力バッファＢ２は図中右側の回路で表され、インバータ３１、ＮＡＮＤゲート３２、ＮＯＲゲート３３、ｐチャンネルＭＯＳＦＥＴ３４、およびｎチャンネルＭＯＳＦＥＴ３５からなる入力バッファ回路３０と、インバータ４１、ＮＡＮＤゲート４２、ＮＯＲゲート４３、ｐチャンネルＭＯＳＦＥＴ４４、およびｎチャンネルＭＯＳＦＥＴ４５からなる出力バッファ回路４０とからなる。
【００７５】
入力バッファ回路３０において、インバータ３１の入力端子は入出力端子ＳＰＤ２に接続され、出力端子はＮＡＮＤゲート３２の一方の入力端子とＮＯＲゲート３３の一方の入力端子とに接続されている。ＮＡＮＤゲート３２の他方の入力端子には、図示しないインバータを介することで切換信号／ＲＬが入力され、ＮＯＲゲート３３の他方の入力端子には切換信号ＲＬが入力される。
【００７６】
ＮＡＮＤゲート３２の出力端子はｐチャンネルＭＯＳＦＥＴ３４のゲートに接続され、ＮＯＲゲート３３の出力端子はｎチャンネルＭＯＳＦＥＴ３５のゲートに接続されている。
【００７７】
また、ｐチャンネルＭＯＳＦＥＴ３４のドレインは電源端子ＶＣＣに接続されて“Ｈｉｇｈ”レベルの電位ＶＣＣに保持されており、ｎチャンネルＭＯＳＦＥＴ３５のソースは電源端子ＧＮＤに接続されて“Ｌｏｗ”レベルの電位ＧＮＤに保持されている。さらに、ｐチャンネルＭＯＳＦＥＴ３４のソースはｎチャンネルＭＯＳＦＥＴ３５のドレインに接続されており、その接続点は前述した双方向シフトレジスタ回路の最終段のラッチ回路に接続されている。
【００７８】
出力バッファ回路４０において、インバータ４１の入力端子は先述の双方向シフトレジスタ回路の最終段のラッチ回路に接続され、出力端子は４端子入力のＮＡＮＤゲート４２の一入力端子と、同じく４端子入力のＮＯＲゲート４３の一入力端子とに接続されている。
【００７９】
ＮＡＮＤゲート４２の残り３つの入力端子には、切換信号ＲＬ、設定信号ＳＥＬ１、設定信号ＳＥＬ２が入力される。ＮＯＲゲート４３の残り３つの入力端子には、切換信号／ＲＬ、設定信号／ＳＥＬ１、設定信号／ＳＥＬ２が入力される。
【００８０】
ＮＡＮＤゲート４２の出力端子はｐチャンネルＭＯＳＦＥＴ４４のゲートに接続され、ＮＯＲゲート４３の出力端子はｎチャンネルＭＯＳＦＥＴ４５のゲートに接続されている。
【００８１】
また、ｐチャンネルＭＯＳＦＥＴ４４のドレインは電源端子ＶＣＣに接続されて“Ｈｉｇｈ”レベルの電位ＶＣＣに保持されており、ｎチャンネルＭＯＳＦＥＴ４５のソースは電源端子ＧＮＤに接続されて“Ｌｏｗ”レベルの電位ＧＮＤに保持されている。さらに、ｐチャンネルＭＯＳＦＥＴ４４のソースはｎチャンネルＭＯＳＦＥＴ４５のドレインに接続されており、その接続点は入出力端子ＳＰＤ２に接続されている。
【００８２】
上記構成では、切換信号ＲＬが“Ｈｉｇｈ”レベルの場合、ＳＰＤ入出力バッファＢ１は、ＳＰＤ１に“Ｈｉｇｈ”レベルが入ると、入力バッファ回路１０のｎチャンネルＭＯＳＦＥＴ１５がＯＮ状態となり、ｐチャンネルＭＯＳＦＥＴ１４がハイインピーダンス状態となる。一方、ＳＰＤ１に“Ｌｏｗ”レベルが入ると、ｎチャンネルＭＯＳＦＥＴ１５がハイインピーダンス状態となりｐチャンネルＭＯＳＦＥＴ１４がＯＮ状態となる。
【００８３】
このとき、出力バッファ回路２０においては、切換信号ＲＬが“Ｈｉｇｈ”レベルのため、インバータ２１の出力、及び、設定信号ＳＥＬ１・ＳＥＬ２のレベルに関わらず、ｐチャンネルＭＯＳＦＥＴ２４及びｎチャンネルＭＯＳＦＥＴ２５は何れもＯＦＦであり、この結果、ハイインピーダンス状態となる。したがって、ＳＰＤ入出力バッファＢ１は、入力バッファ回路１０のみ動作し、結果、入力バッファとして動作する。
【００８４】
一方、ＳＰＤ入出力バッファＢ２では、入力バッファ回路３０は、インバータ３１の入力端子に入る信号レベルに関係なく、切換信号ＲＬが“Ｈｉｇｈ”レベルにより、ｐチャンネルＭＯＳＦＥＴ３４及びｎチャンネルＭＯＳＦＥＴ３４は何れもハイインピーダンス状態となる。
【００８５】
このとき、出力バッファ回路４０においては、ＳＰＤ１に“Ｈｉｇｈ”レベルが入ると、双方向シフトレジスタを転送して、インバータ４１の入力端子に“Ｌｏｗ”レベルの入力があり、ＳＰＤ１に“Ｌｏｗ”レベルが入ると、双方向シフトレジスタを転送して、インバータ４１の入力端子に“Ｈｉｇｈ”レベルの入力となる。ここで、ｐチャンネルＭＯＳＦＥＴ４４及びｎチャンネルＭＯＳＦＥＴ４５は、ＮＡＮＤゲート４２、ＮＯＲゲート４３に入る、設定信号ＳＥＬ１・ＳＥＬ２により、何れか一方がＯＮ状態となり、他方がＯＦＦ状態となるか、或いは、両方ともＯＦＦ状態となりハイインピーダンス状態となる。したがって、ＳＰＤ入出力バッファＢ２は、ＳＰＤ１信号により何れか一方がＯＮ状態となるように設定信号ＳＥＬ１・ＳＥＬ２を設定することで、出力バッファとして動作する。
【００８６】
切換信号ＲＬが“Ｌｏｗ”レベルの場合、上記の逆となり、ＳＰＤ入出力バッファＢ１は出力バッファとして動作し、ＳＰＤ入出力バッファＢ２は入力バッファとして動作する。
【００８７】
上記の構成のＳＰＤ入出力バッファＢ１・Ｂ２における、切換信号ＲＬ、設定信号ＳＥＬ１、設定信号ＳＥＬ２の論理レベルに対する動作を表１に示す。
【００８８】
【表１】
0003691318.tif 000002
【００８９】
表１より、スタートパルス信号ＳＰＤの伝搬方向を、ソースドライバＳ（１）→ソースドライバＳ（ｎ）の方向とする場合は、ＳＰＤ入出力バッファＢ２の出力バッファ回路４０における、切換信号ＲＬ、設定信号ＳＥＬ１、設定信号ＳＥＬ２の論理レベルは、初段のソースドライバＳ（１）からソースドライバＳ（ｎ−１）までは、入出力端子ＳＰＤ１が『入力』、入出力端子ＳＰＤ２が『出力』となる表１における▲１▼の論理レベルの組合せとし、最終段のｎ番目のソースドライバＳ（ｎ）においては、入出力端子ＳＰＤ１が『入力』、入出力端子ＳＰＤ２が『ハイインピーダンス』となる、表１における▲２▼或いは▲５▼の論理レベルの組合せとなるように設定すればよい。
【００９０】
具体的には、コントローラ４からの切換信号ＲＬを“Ｈｉｇｈ”レベルとする一方、ＳＰＤ入出力バッファＢ２の出力バッファ回路４０における設定信号ＳＥＬ１・ＳＥＬ２を、初段のソースドライバＳ（１）からソースドライバＳ（ｎ−１）までは、入力端子ＳＥＬ１及びＳＥＬ２をＶＣＣラインより引き込んだ第２の電源端子ＶＣＣ１と接続して、設定信号ＳＥＬ１及び設定信号ＳＥＬ２を“Ｈｉｇｈ”レベルとする。そして、最終段のｎ番目のソースドライバＳ（ｎ）のみ、入力端子ＳＥＬ１をＧＮＤラインより引き込んだ第２の電源端子ＧＮＤ１と接続して、設定信号ＳＥＬ１を“Ｌｏｗ”レベルとすると共に、入力端子ＳＥＬ２を第２の電源端子ＶＣＣ１と接続して設定信号ＳＥＬ２は“Ｈｉｇｈ”とするか、或いは、入力端子ＳＥＬ１を第２の電源端子ＧＮＤ１或いは第２のＶＣＣ１に接続して設定信号ＳＥＬ１を“Ｌｏｗ”或いは“Ｈｉｇｈ”レベルとし、入力端子ＳＥＬ２を第２の電源端子のＧＮＤ２と接続して、設定信号ＳＥＬ２を“Ｌｏｗ”レベルとする。
【００９１】
また、スタートパルス信号ＳＰＤの伝搬方向を、ソースドライバＳ（ｎ）→ソースドライバＳ（１）の方向とする場合は、ＳＰＤ入出力バッファＢ１の出力バッファ回路２０における、切換信号ＲＬ、設定信号ＳＥＬ１、設定信号ＳＥＬ２の論理レベルは、ｎ番目のソースドライバＳ（ｎ）からソースドライバＳ（２）までは、入出力端子ＳＰＤ２が『入力』、入出力端子ＳＰＤ１が『出力』となる表１における▲４▼の論理レベルの組合せとし、１番目のソースドライバＳ（１）においては、入出力端子ＳＰＤ２が『入力』、入出力端子ＳＰＤ１が『ハイインピーダンス』となる、表１における▲３▼或いは▲６▼の論理レベルの組合せとなるように設定すればよい。
【００９２】
具体的には、コントローラ４からの切換信号ＲＬを“Ｌｏｗ”レベルとする一方、ＳＰＤ入出力バッファＢ１の出力バッファ回路２０における設定信号を、ｎ番目のソースドライバＳ（ｎ）からソースドライバＳ（２）までは、入力端子ＳＥＬ１を第２の電源端子ＧＮＤ１と接続して設定信号ＳＥＬ1 を“Ｌｏｗ”レベルとし、入力端子ＳＥＬ２を第２の電源端子ＶＣＣ１と接続して設定信号ＳＥＬ２を“Ｈｉｇｈ”レベルとする。そして、最終段となる１番目のソースドライバＳ（１）のみ、入力端子ＳＥＬ１・ＳＥＬ２共に第２の電源端子ＶＣＣ１と接続して設定信号ＳＥＬ１・ＳＥＬ２を“Ｈｉｇｈ”レベルとするか、或いは、入力端子ＳＥＬ１を第２の電源端子ＧＮＤ１或いは第２のＶＣＣ１に接続して設定信号ＳＥＬ１を“Ｌｏｗ”或いは“Ｈｉｇｈ”レベルとし、入力端子ＳＥＬ２を第２の電源端子のＧＮＤ２と接続して設定信号ＳＥＬ２を“Ｌｏｗ”レベルとする。
【００９３】
図３（ａ)(ｂ）に、図１の液晶モジュールの構成を採用した、複数のソースドライバＳ…を備えた表示用駆動装置における、スタートパルス信号ＳＰＤの伝搬方向に対する切換信号ＲＬ、設定信号ＳＥＬ１・ＳＥＬ２の供給例を示す。図３（ａ)(ｂ）において、ＯＳ１〜ＯＳｍは、各ソースドライバＳから液晶パネル２ヘの出力端子である（図４（ａ)(ｂ）、図６（ａ)(ｂ）、図７（ａ)(ｂ）においても同じ）。
【００９４】
図３（ａ）では、スタートパルス信号ＳＰＤが、ソースドライバＳ（１）へ入出力端子ＳＰＤ１より入力して、ソースドライバＳ（１）→ソースドライバＳ（ｎ）へと伝搬される。一方、同図（ｂ）では、スタートパルス信号ＳＰＤは、ｎ番目のソースドライバＳ（ｎ）の入出力端子ＳＰＤ２より入力して、ソースドライバＳ（ｎ）→ソースドライバＳ（１）へと伝搬される。
【００９５】
また、図４（ａ)(ｂ）に、ソースドライバＳを１個使用する表示用駆動装置における、スタートパルス信号ＳＰＤの伝搬方向に対する切換信号ＲＬ、設定信号ＳＥＬ１・ＳＥＬ２の供給例を示す。図４（ａ）では、スタートパルス信号ＳＰＤが、ソースドライバＳへ入出力端子ＳＰＤ１より入力して、その内部を伝搬される。一方、同図（ｂ）では、スタートパルス信号ＳＰＤは、ソースドライバＳの入出力端子ＳＰＤ２より入力して内部を伝搬される。
【００９６】
さらに、図５、図６には、前述の図１７、図１６に対応する、液晶パネル１の下側にソースドライバＳ…を実装した液晶モジュールにおいて、本発明の構成を採用した他の実施の形態の液晶モジュールの構成、及び複数のソースドライバＳ…を備えた表示用駆動装置における、スタートパルス信号ＳＰＤの伝搬方向に対する切換信号ＲＬ、設定信号ＳＥＬ１・ＳＥＬ２の供給例を示す。
【００９７】
図６（ａ）では、スタートパルス信号ＳＰＤが、ソースドライバＳ（１）の入出力端子ＳＰＤ２より入力して、ソースドライバＳ（１）→ソースドライバＳ（ｎ）へと伝搬される。同図（ｂ）では、スタートパルス信号ＳＰＤは、ソースドライバＳ（ｎ）の入出力端子ＳＰＤ１より入力して、ソースドライバＳ（ｎ）→ソースドライバＳ（１）へと伝搬される。
【００９８】
また、図７（ａ)(ｂ）に、液晶パネル１の下側にソースドライバＳを１個使用する表示用駆動装置における、スタートパルス信号ＳＰＤの伝搬方向に対する切換信号ＲＬ、設定信号ＳＥＬ１・ＳＥＬ２の供給例を示す。
【００９９】
尚、上記した図１、図５では、ＳＰＤ２側の及びＳＰＤ１側の接続ラインが、ＴＣＰ１上の配線やプリント基板３上の配線を介して直接、コントローラ４の端子まで接続された構成で示しているが、各ソースドライバＳ内の内部配線を利用してソースドライバＳ間の接続線を介して信号を伝搬させる構成でも良い。
【０１００】
また、プリント基板３を廃して、各ソースドライバＳ間の信号のやり取りや、ソースドライバＳ群とコントローラ４との信号のやり取りを、ＴＣＰ１上の配線と液晶パネル２のガラス基板上の配線（例えばＩＴＯ線）を介して行われる構成としてもよい。
【０１０１】
また、各ソースドライバＳを構成するＬＳＩ（コントローラ４のＬＳＩを含んでもよい）を、チップオンガラス（ＣＯＧ）として実装して、液晶パネル２のガラス基板上の配線（例えばＩＴＯ線）を介して信号のやり取りを行う構成でもよい。
【０１０２】
このように、本発明にかかる上記した構成を採用することで、コントローラ４側にアナログスイッチ等の手段を設けて、導通・非導通の状態にするような切り換え動作を行うことなく、スタートパルス信号ＳＰＤの伝搬方向を切り換え可能な表示用駆動装置を実現できるので、従来よりもコントローラ側の回路数やコントローラ側に備えられる半導体装置の端子数を削減し、液晶モジュールのさらなる小型化、低コスト化が図れる。
【０１０３】
しかも、コントローラ４とソースドライバＳ群との間の配線が１ラインで済むので、２本の配線が施されていた従来の構成に比べて、液晶モジュールの小型化が図れることはもちろん、小型化のために狭ピッチ化した配線パターンを広げてノイズによる影響も低減でき、その上、コントローラ４からの配線が１本で済むことで、コントローラとソースドライバＳ群との配置関係による配線変更もなく、液晶モジュールの設計が容易となる。
【０１０４】
さらに、上記のように、本実施の形態の液晶モジュールにおいては、ＳＰＤ入出力バッファＢ２・Ｂ１の各出力バッファ回路４０・２０が、出力端子（ＳＰＤ２・ＳＰＤ１）をハイインピーダンス状態に設定することで、出力端子（ＳＰＤ２・ＳＰＤ１）からのスタートパルス信号ＳＰＤの出力を阻止する構成を採用しており、出力バッファ回路４０・２０の動作状態を、ソースドライバＳ内で、出力バッファ回路４０・２０に設けた論理ゲートの設定信号として電源電圧を用いることで対応している。
【０１０５】
その結果、これまで使用されていた入出力バッファに、設定信号ＳＥＬ１・ＳＥＬ２に対応した回路を付加するだけで容易にハイインピーダンス状態を作り出すことができる。この場合の回路素子数の増加は微々たるものであり、容易に実現でき、チップ面積の増大にもならない。また、ＴＣＰ１のパターンの変更のみで対応可能であるため、同一の駆動用半導体素子を１種類使用するだけでよく、低コストで実現できる。さらに、電源（ＶＣＣ，ＧＮＤ）レベルを入力するだけで容易に切り換え可能であり、簡単な構成で実現できる上、内部回路で簡単に実現可能であって外部回路は不要であるため、信頼性に優れ、かつ、製造コストの低減化にも優れる。
【０１０６】
〔実施の形態２〕
本発明に係る実施のその他の形態について、図８ないし図１３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。また、ここでも、表示用駆動装置としてソースドライバ群を例に挙げるが、その特徴点およびそれを用いた液晶モジュールの特徴点をゲートドライバ群に対しても適用可能であることは言うまでもない。
【０１０７】
本実施の形態の液晶モジュールにおける表示用駆動装置のシステム構成を図８に示す。図８に示すシステム構成は、コントローラ４より出力される１本のスタートパルス信号ＳＰＤが２系統に分岐されて、縦続接続されたソースドライバＳ群の両端のソースドライバＳ（１）とソースドライバＳ（ｎ）の各スタートパルス信号ＳＰＤ用の端子に供給される点で、実施の形態１で説明したシステム構成（図１参照）と同じである。異なる点は、各ソースドライバＳにおけるスタートパルス信号ＳＰＤ用の端子部分にある。
【０１０８】
実施の形態１の場合、ソースドライバ群を構成する各ソースドライバＳには、スタートパルス信号ＳＰＤ用の端子として、入出力端子ＳＰＤ１・ＳＰＤ２が備えられ、ソースドライバＳ群の両端のソースドライバＳの入出力端子ＳＰＤ１・ＳＰＤ２に、２系統に分岐したスタートパルス信号ＳＰＤを供給していた。
【０１０９】
２系統に分岐したスタートパルス信号ＳＰＤの選択（導通／非導通）は、データ信号の伝搬方向に応じて、入出力端子ＳＰＤ１・ＳＰＤ２のうち何れか一方が入力端子として機能し、他方が出力端子として機能するように、入出力端子ＳＰＤ１・ＳＰＤ２に設けたＳＰＤ入出力バッファＢ１・Ｂ２の動作を制御することで行っていた。その動作制御には、双方向シフトレジスタの伝搬方向を切り換える切換信号ＲＬに加えて、新たに２種類の設定信号ＳＥＬ１・ＳＥＬ２を用いていた。
【０１１０】
これに対して、本実施の形態の場合、ソースドライバ群を構成する各ソースドライバＳには、スタートパルス信号ＳＰＤ用の端子として、伝搬方向両側に入力端子と出力端子とが１個ずつ対で備えられている。即ち、各ソースドライバには、スタートパルス信号ＳＰＤ用の入力端子と出力端子とが２系統備えられており、ソースドライバＳ群の両端のソースドライバＳ（１）とソースドライバＳ（ｎ）の入力端子ＳＰＤ▲１▼・ＳＰＤ▲４▼に、２系統に分岐したスタートパルス信号ＳＰＤを供給する構成である。
【０１１１】
これによれば、動作を制御する入出力バッファを用いる必要がないため、入出力バッファの動作を制御するための上記した設定信号ＳＥＬ１・ＳＥＬ２を必要とせず、ソースドライバＳを搭載しているＴＣＰ１上のこれらの設定信号ＳＥＬ１・ＳＥＬ２用のパターンが不要となり、簡素化を図れ、ＴＣＰ１の設計が容易になる。
【０１１２】
以下、本実施の形態の液晶モジュールにおける表示用駆動装置のシステム構成について詳細に説明する。
【０１１３】
図８のシステム構成においても、図１のシステム構成と同様に、ソースドライバＳ群は縦続接続されており、コントローラ４から供給される、クロック信号ＣＫ、映像信号Ｖｉｄｅｏ、切換信号ＲＬ、及び電源ＶｃｃとＧＮＤ等が、プリント基板３上の配線及びＴＣＰ１上の配線を通して、ソースドライバＳ（１）の入力端子ＣＫ１、入力端子Ｖｉｄｅｏ１、入力端子ＲＬ１、電源端子Ｖｃｃ、電源端子ＧＮＤより入力され、ソースドライバＳ（１）内のアルミニウム線などからなる内部配線を伝搬して、ソースドライバＳ（１）の出力端子ＣＫ２、出力端子Ｖｉｄｅｏ２、出力端子ＲＬ２、電源端子Ｖｃｃ、電源端子ＧＮＤより出力され、次段のソースドライバＳ（２）に同様に入力する。なお、実施の形態１と同様に、これらの信号供給ラインは、プリント基板３上の配線で共通線として配され、各ソースドライバＳに個々に入力する構成でも良い。
【０１１４】
一方、コントローラ４より供給されるスタートパルス信号ＳＰＤは２系統に分岐され、縦続接続されたソースドライバＳ群の両端に位置する１番目のソースドライバＳ（１）の入力端子ＳＰＤ▲１▼と、ｎ番目のソースドライバＳ（ｎ）の入力端子ＳＰＤ▲４▼との両方に、プリント基板３上及びＴＣＰ１上の配線を通じて供給される。
【０１１５】
図９に、上記ソースドライバＳ群の中の１つのソースドライバＳにおける、４つのスタートパルス信号ＳＰＤ用の端子ＳＰＤ▲１▼〜ＳＰＤ▲４▼に係わる回路ブロックを示す。なお、ソースドライバＳ群の各ソースドライバＳは全て同一構成である。
【０１１６】
この図からわかるように、ソースドライバＳ内部に備えられた双方向シフトレジスタ６０は、入力端子ＳＰＤ▲１▼から出力端子ＳＰＤ▲２▼に伝搬される第１系統と、入力端子ＳＰＤ▲４▼から出力端子ＳＰＤ▲３▼に伝搬される第２系統とから成り立っている。
【０１１７】
入力端子ＳＰＤ▲１▼・ＳＰＤ▲４▼には、ＳＰＤ入力バッファＢ１１・Ｂ１４がそれぞれ設けられ、出力端子ＳＰＤ▲２▼・ＳＰＤ▲３▼には、出力バッファＢ１２・Ｂ１３がそれぞれ設けられている。クロック信号ＣＫは、双方向シフトレジスタ６０に、入力端子ＣＫに設けられたＣＫ入力バッファＢ２０を介して入力され、出力端子ＣＫ２に設けられたＣＫ出力バッファＢ２１を介して出力される。また、切換信号ＲＬは、双方向シフトレジスタ６０内にインバータを介して、そのまま及び反転入力される。
【０１１８】
このソースドライバＳにおいて、入力端子ＳＰＤ▲１▼から入力したスタートパルス信号ＳＰＤは、入力バッファＢ１１を介して双方向シフトレジスタ６０に入り、図において左から右に内部を伝搬され、ＳＰＤ出力バッファＢ１２を介して出力端子ＳＰＤ▲２▼より出力される（第１系統）。
【０１１９】
また、入力端子ＳＰＤ▲４▼から入力したスタートパルス信号ＳＰＤは、入力バッファＢ１４を介して双方向シフトレジスタ６０に入り、図において右から左に内部を伝搬され、ＳＰＤ出力バッファＢ１３を介して出力端子ＳＰＤ▲３▼より出力される（第２系統）。
【０１２０】
図８のシステム構成では、このような図９に示すソースドライバＳをｎ個縦続接続している。即ち、１番目のソースドライバＳ（１）の出力端子ＳＰＤ▲２▼と、２番目のソースドライバ（２）の入力端子ＳＰＤ▲１▼とが接続され、２番目のソースドライバＳ（２）の出力端子ＳＰＤ▲３▼と、１番目のソースドライバ（１）の入力端子ＳＰＤ▲４▼とが接続されている。同様に、ｎ番目のソースドライバＳ（ｎ）まで接続されている。
【０１２１】
そして、ソースドライバＳ群の両端となる１番目のソースドライバＳ（１）の入力端子ＳＰＤ▲１▼と、ｎ番目のソースドライバＳ（ｎ）の入力端子ＳＰＤ▲４▼とに、スタートパルス信号ＳＰＤが供給されている。
【０１２２】
このような縦続接続されたソースドライバ群に入力される２系統のスタートパルス信号ＳＰＤのうち、いずれの系統を選択するかは、双方向シフトレジスタの転送方向を切り換える切換信号ＲＬにて、一方が導通、一方が非導通とされることで実現される。
【０１２３】
図１０に、上記２系統の双方向シフトレジスタ６０の詳細な回路図を示す。ここに示す双方向シフトレジスタ６０の回路構成は既知であるので、その詳細な説明は省略する。
【０１２４】
このような双方向シフトレジスタ６０において、切換信号ＲＬが“Ｈｉｇｈ”レベルのとき、入力端子ＳＰＤ▲４▼から入力された信号が、クロック信号ＣＫの立ち上がりに同期を取って伝搬され、出力端子ＳＰＤ▲３▼に出力される。一方、切換信号ＲＬが“Ｌｏｗ”レベルのときは、逆に入力端子ＳＰＤ▲１▼から入力された信号が、クロック信号ＣＫの立ち上がりに同期を取って伝搬され、出力端子ＳＰＤ▲２▼に出力される。
【０１２５】
図１１（ａ）に、図８のシステム構成において、切換信号ＲＬを“Ｌｏｗ”レベルとしたときの、スタートパルス信号ＳＰＤの伝搬方向を示す。切換信号ＲＬを“Ｌｏｗ”レベルとすることで、コントローラ４からのスタートパルス信号ＳＰＤは、１番目のソースドライバＳ（１）の入力端子ＳＰＤ▲１▼から入力され、内部の双方向シフトレジスタ６０を転送されて出力端子ＳＰＤ▲２▼から出力され、次段のソースドライバＳ（２）の入力端子ＳＰＤ▲１▼に入力する。以降、順次同様にして、伝搬されたスタートパルス信号ＳＰＤは伝搬方向の最終段となるｎ番目のソースドライバＳ（ｎ）の出力端子ＳＰＤ▲２▼まで到達する。この最終段となるｎ番目のソースドライバＳ（ｎ）の出力端子ＳＰＤ▲２▼は、何にも接続されていない。
【０１２６】
図１１（ｂ）は、同図（ａ）と比較して、液晶パネル２に対するソースドライバＳ群の搭載場所の違い（液晶パネル２の上側とするか下側とするかの違い）があるか、もしくは液晶パネル２への搭載場所は同じで、コントローラ４の配置位置が異なる場合である。
【０１２７】
この場合も、切換信号ＲＬは同じく“Ｌｏｗ”レベルであり、スタートパルス信号ＳＰＤは、ｎ番目のソースドライバＳ（ｎ）の入力端子ＳＰＤ▲１▼から入力され、内部の双方向シフトレジスタ６０を転送されて出力端子ＳＰＤ▲２▼から出力され、次段のソースドライバＳ（ｎ−１）の入力端子ＳＰＤ▲１▼に入力する。以降、順次同様にして、伝搬されたスタートパルス信号ＳＰＤは伝搬方向の最終段となる１番目のソースドライバＳ（１）の出力端子ＳＰＤ▲２▼まで到達する。この最終段となる１番目のソースドライバＳ（１）の出力端子ＳＰＤ▲２▼は、何にも接続されていない。
【０１２８】
図１２（ａ)(ｂ）は、切換信号ＲＬを“Ｈｉｇｈ”レベルとし、双方向シフトレジスタ６０のシフト方向を図１１（ａ)(ｂ）とは逆にしている場合である。
【０１２９】
図１２（ａ）では、スタートパルス信号ＳＰＤは、ｎ番目のソースドライバＳ（ｎ）の入力端子ＳＰＤ▲４▼から入力され、内部の双方向シフトレジスタ６０を転送されて出力端子ＳＰＤ▲３▼から出力され、次段のソースドライバＳ（ｎ−１）の入力端子ＳＰＤ▲４▼に入力する。以降、順次同様にして、伝搬されたスタートパルス信号ＳＰＤは伝搬方向の最終段となる１番目のソースドライバＳ（１）の出力端子ＳＰＤ▲３▼まで到達する。この最終段となる１番目のソースドライバＳ（１）の出力端子ＳＰＤ▲３▼は、何にも接続されていない。
【０１３０】
図１２（ｂ）は、同図（ａ）と比較して、液晶パネル２に対するソースドライバＳ群の搭載場所の違い（液晶パネル２の上側とするか下側とするかの違い）があるか、もしくは液晶パネル２への搭載場所は同じで、コントローラ４の配置位置が異なる場合である。
【０１３１】
図１２（ｂ）では、スタートパルス信号ＳＰＤは、１番目のソースドライバＳ（１）の入力端子ＳＰＤ▲４▼から入力され、内部の双方向シフトレジスタ６０を転送されて出力端子ＳＰＤ▲３▼から出力され、次段のソースドライバＳ（２）の入力端子ＳＰＤ▲４▼に入力する。以降、順次同様にして、伝搬されたスタートパルス信号ＳＰＤは伝搬方向の最終段となるｎ番目のソースドライバＳ（ｎ）の出力端子ＳＰＤ▲３▼まで到達する。この最終段となるｎ番目のソースドライバＳ（ｎ）の出力端子ＳＰＤ▲３▼は、何にも接続されていない。
【０１３２】
また、図１３（ａ)(ｂ）に、図９に示したソースドライバＳを１個使用した表示用駆動装置の例を示す。液晶パネル２へのソースドライバＳの搭載場所及びコントローラの配置の違いによる使い分けを示している。切換信号ＲＬが“Ｌｏｗ”レベルであれば、スタートパルス信号ＳＰＤは入力端子ＳＰＤ▲１▼より入力されて伝搬され、切換信号ＲＬが“Ｈｉｇｈ”レベルであれば、スタートパルス信号ＳＰＤは入力端子ＳＰＤ▲４▼より入力される。図１３（ａ)(ｂ）における出力端子ＳＰＤ▲２▼・ＳＰＤ▲３▼は、何れにも接続されていない。
【０１３３】
前述したように、このような構成とすることで、実施の形態１に比べて、設定信号ＳＥＬ１・ＳＥＬ２が不要となるため、ソースドライバＳを搭載しているＴＣＰ１上のこれらの選択信号ＳＥＬ１・ＳＥＬ２用のパターンが不要となり、簡素化が図れ、ＴＣＰ１の設計が容易になる。
【０１３４】
なお、コントローラ４からソースドライバＳ群へのスタートパルス信号ＳＰＤの供給ラインを１本化し、これを分岐して縦続接続された両端のソースドライバＳの入力端子に供給する構成による効果については、実施の形態１でのべたのと同じである。
【０１３５】
また、上述した実施の形態１，２において、表示用駆動装置の駆動用半導体素子としてソースドライバＳの例を挙げた。したがって、この場合のスタートパルス信号ＳＰＤは、液晶パネル２に表示を行うための水平同期信号、もしくは、水平同期信号から作られた信号である。
【０１３６】
一方、前述したように、同じように双方向シフトレジスタを内蔵しスタートパルス信号ＳＰＤを転送するゲートドライバにも本発明は適用できる。この場合のコントローラ４より供給されるスタートパルス信号ＳＰＤは、液晶パネル２に表示を行うための垂直同期信号、もしくは、垂直同期信号から作られた信号となる。
【０１３７】
【発明の効果】
本発明の第１の表示用駆動装置においては、以上のように、外部より供給されるスタートパルス信号の供給ラインが１本のみであり、該１本のスタートパルス信号の供給ラインが２系統に分岐されて、縦続接続された駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号の入力端子にそれぞれ接続され、駆動用半導体素子群内部で２系統のスタートパルス信号の一方を導通、他方を非導通とする構成である。
【０１３８】
これにより、従来のように、駆動用半導体素子群へ制御信号等を入力するコントローラ側にアナログスイッチ等の手段を設けて、導通・非導通の状態にするような切り換え動作を行うことなく、スタートパルス信号の伝搬方向を切り換え可能な表示用駆動装置を実現できる。
【０１３９】
その結果、データ信号の伝搬方向に応じてスタートパルス信号の伝搬方向を設定することで、１種類の駆動用半導体素子で種々の配置に対応できて、駆動用半導体素子のコスト低減が可能といった従来と同じ効果に加えて、従来よりもコントローラ側の回路数やコントローラ側に備えられる半導体装置の端子数を削減し、液晶モジュールのさらなる小型化、低コスト化が図れる。しかも、コントローラと駆動用半導体素子群との間の配線が１ラインで済むので、２本の配線が施されていた従来の構成に比べて、液晶モジュールの小型化が図れることはもちろん、小型化のために狭ピッチ化した配線パターンを広げてノイズによる影響も低減でき、その上、コントローラからの配線が１本で済むことで、コントローラと駆動用半導体素子群との配置関係による配線変更もなく、モジュールの設計が容易となる。
【０１４０】
本発明の第２の表示用駆動装置においては、以上のように、外部より供給されるスタートパルス信号の供給ラインが１本のみであり、該１本のスタートパルス信号の供給ラインが２系統に分岐されて、上記駆動用半導体素子両側のスタートパルス信号の入力端子にそれぞれ接続され、上記駆動用半導体素子内部で２系統のスタートパルス信号の一方を導通、他方を非導通とする構成である。
【０１４１】
これは、駆動用半導体素子を単体で備える１個使いの表示用駆動装置であるが、この場合も、このようなスタートパルス信号の供給ラインを１本化したことで、先の駆動用半導体素子を複数個備えた第１の表示用駆動装置と同じ効果を奏する。
【０１４２】
本発明の第３の表示用駆動装置においては、以上のように、上記データ信号の伝搬方向に対して初段となる駆動用半導体素子のスタートパルス信号の入力端子と、伝搬方向に対して最終段となる駆動用半導体素子のスタートパルス信号の出力端子とが共に接続されて両端子にスタートパルス信号が供給されると共に、最終段となる上記駆動用半導体素子におけるスタートパルス信号の出力端子からの信号出力が阻止されている構成である。
【０１４３】
これにより、上述の第１の表示用駆動装置と同じ、スタートパルス信号の供給ラインを１本化したことによる効果を奏する。
【０１４４】
また、この第３の表示用駆動装置においては、最終段となる駆動用半導体素子のスタートパルス信号の出力端子からの信号出力を阻止する構成として、該出力端子に設けられた入出力バッファの出力バッファ回路が、該出力端子をハイインピーダンス状態に設定する構成を採用することが好ましく、これによれば、出力バッファ回路の動作状態を、駆動用半導体素子内で、出力バッファ回路に設けた論理ゲートの設定信号として電源電圧を用いて対応できる結果、以下に記載するような効果を併せて奏する。
【０１４５】
まずは、これまでの入出力バッファに、設定信号に対応した回路を付加するだけで容易にハイインピーダンス状態を作り出すことができる。これに伴う回路素子数の増加は微々たるものであって容易に実現でき、チップ面積の増大にはならない。また、ＴＣＰパターンの変更のみで対応可能であるため、同一の駆動用半導体素子を１種類使用するだけでよく、低コストで実現できる。また、電源（ＶＣＣ，ＧＮＤ）レベルを入力するだけで容易に切り換え可能であり、簡単な構成で実現できる。さらに、内部回路で簡単に実現可能であって外部回路は不要であるため、信頼性及び、製造コストの低減化に優れる。
【０１４６】
本発明の第４の表示用駆動装置は、以上のように、上記駆動用半導体素子のスタートパルス信号の入出力用の両端子が接続されてこれら両端子にスタートパルス信号が供給されると共に、上記データの伝搬方向にてスタートパルス信号の出力側となる端子に設けられた上記入出力バッファからの信号出力が阻止されている構成である。
【０１４７】
これは、駆動用半導体素子を単体で備える１個使いの表示用駆動装置であるが、この場合も、このような構成とすることで、上述の第３の表示用駆動装置と同じ効果を奏する。
【０１４８】
本発明の第５の表示用駆動装置は、以上のように、各駆動用半導体素子にスタートパルス信号用の入力端子と出力端子とが２系統設けられると共に、縦続接続されたこれら駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号用の各入力端子に、外部より供給される１本のスタートパルス信号の供給ラインが２系統に分岐されて接続されている構成である。
【０１４９】
これにより、上述の第１の表示用駆動装置と同じ、スタートパルス信号の供給ラインを１本化したことによる効果を奏する。しかも、この構成では、駆動用半導体素子群の両側より入力されるスタートパルス信号の何れか一方を導通させ、伝搬方向最終段となる駆動用半導体素子の出力端子を接続しないことで、第３の表示用駆動装置のように、入出力バッファの動作を制御する必要が一切ない。その結果、入出力バッファの動作を制御するための信号ライン等が不要となり、各駆動用半導体素子を搭載するＴＣＰ等の設計が容易になるという効果を併せて奏する。
【０１５０】
本発明の第６の表示用駆動装置は、以上のように、駆動用半導体素子にスタートパルス信号用の入力端子と出力端子とが２系統設けられると共に、該駆動用半導体素子のスタートパルス信号用の各入力端子に、外部より供給される１本のスタートパルス信号の供給ラインが２系統に分岐されて接続されている構成である。
【０１５１】
これは、駆動用半導体素子を単体で備える１個使いの表示用駆動装置であるが、この場合も、このような構成とすることで、上述の第５の表示用駆動装置と同じ効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示すもので、複数のソースドライバを用いた液晶モジュールの構成を示す平面図である。
【図２】図１の液晶モジュールにおける各ソースドライバのＳＰＤ入出力バッファの構成を示す回路図である。
【図３】（ａ)(ｂ）共に、図１の液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図４】（ａ)(ｂ）共に、本発明の実施の他の形態を示すもので、１個のソースドライバを用いた液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図５】本発明の実施の他の形態を示すもので、複数のソースドライバを用いた液晶モジュールの構成を示す平面図である。
【図６】（ａ)(ｂ）共に、図５の液晶モジュールのソースドライバ群におけるスタートパルス信号の信号供給例を示すブロック図である。
【図７】（ａ)(ｂ）共に、本発明の実施の他の形態を示すもので、１個のソースドライバを用いた液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図８】本発明の実施のその他の形態を示すもので、複数のソースドライバを用いた液晶モジュールの構成を示す平面図である。
【図９】図８に示す各ソースドライバにおける双方向シフトレジスタ周囲の回路構成を示す回路ブロック図である。
【図１０】図９に示す双方向シフトレジスタの回路構成を詳細に示す回路ブロック図である。
【図１１】（ａ)(ｂ）共に、ソースドライバ複数使いによるスタートパルス信号の流通経路を示すブロック図である。
【図１２】（ａ)(ｂ）共に、ソースドライバ複数使いによるスタートパルス信号の流通経路を示すブロック図である。
【図１３】（ａ)(ｂ）共に、ソースドライバ単数使いによるスタートパルス信号の流通経路を示すブロック図である。
【図１４】従来の液晶モジュールの構成を示す平面図である。
【図１５】（ａ)(ｂ）共に、図１４の液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図１６】（ａ)(ｂ）共に、図１７の液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図１７】従来の液晶モジュールの別の構成を示す平面図である。
【符号の説明】
１        ＴＣＰ
２        液晶パネル
３        プリント基板
４        コントローラ
２０      出力バッファ回路
４０      出力バッファ回路
Ｂ１      ＳＰＤ入出力バッファ（入出力バッファ）
Ｂ２      ＳＰＤ入出力バッファ（入出力バッファ）
ＧＮＤ    電源端子
ＧＮＤ１  第２の電源端子
ＲＬ      切換信号
Ｓ        ソースドライバ（駆動用半導体素子）
ＳＥＬ１  設定信号
ＳＥＬ２  設定信号
ＳＰＤ１  入出力端子
ＳＰＤ２  入出力端子
ＳＰＤ    スタートパルス信号
ＶＣＣ    電源端子
ＶＣＣ１    第２の電源端子
ＳＰＤ▲１▼  入力端子
ＳＰＤ▲２▼  出力端子
ＳＰＤ▲３▼  出力端子
ＳＰＤ▲４▼  入力端子
【図１】
0003691318.tif 000003
【図２】
0003691318.tif 000004
【図３】
0003691318.tif 000005
【図４】
0003691318.tif 000006
【図５】
0003691318.tif 000007
【図６】
0003691318.tif 000008
【図７】
0003691318.tif 000009
【図８】
0003691318.tif 000010
【図９】
0003691318.tif 000011
【図１０】
0003691318.tif 000012
【図１１】
0003691318.tif 000013
【図１２】
0003691318.tif 000014
【図１３】
0003691318.tif 000015
【図１４】
0003691318.tif 000016
【図１５】
0003691318.tif 000017
【図１６】
0003691318.tif 000018
【図１７】
0003691318.tif 000019