(57)【特許請求の範囲】
【請求項１】
高周波伝送線路が配置されている実装用基板上に半導体チップが逆転実装されて構成される半導体装置であって、前記半導体チップの伝送線路および前記実装用基板の伝送経路がコプレナ伝送線路となっており、コプレナ伝送線路の不連続部で発生する不要モードを防止するために半導体チップの基板表面の前記伝送線路に対しその両側に配置された接地導体間をエアーブリッジにより電気的に接続し、かつ、前記実装用基板の実装領域の一部は、接続部の接続距離を短くしてその寄生インダクタンスを低減するために半導体チップの最上層部のエアーブリッジの高さからボンディングパッドの高さと接続部の接続距離とを差し引いた値よりも大きな深さに掘り込まれて、掘り込み部、または、貫通部が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記実装用基板は、掘り込み部または貫通部が形成される誘電体基板を有し、該誘電体基板上に高周波伝送線路が配置されていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、前記誘電体基板は複数の誘電体層で形成されており、少なくとも１層の誘電体層はシリコンで形成されていることを特徴とする半導体装置。
【請求項４】
高周波伝送線路が配置されている実装用基板上に半導体チップを逆転実装する半導体装置の実装方法であって、前記半導体チップの伝送線路および前記実装用基板の伝送経路をコプレナ伝送線路で形成し、かつ、コプレナ伝送線路の不連続部で発生する不要モードを防止するために半導体チップの基板表面の伝送線路に対しその両側に配置された接地導体間をエアーブリッジにより電気的に接続し、前記実装用基板の実装領域の一部に、接続部の接続距離を短くしてその寄生インダクタンスを低減するために半導体チップの最上層部のエアーブリッジの高さからボンディングパッドの高さと接続部の接続距離とを差し引いた値よりも大きな深さに掘り込まれた掘り込み部、または、貫通部を形成し、前記半導体チップの最上部層が前記実装用基板の掘り込み部または貫通部に収まるように、前記半導体チップを前記実装用基板に逆転実装することを特徴とする半導体装置の実装方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話あるいはＰＨＳなどの情報機器やＧＨｚ帯無線ＬＡＮシステムの高周波信号処理部などに利用可能な半導体装置およびその実装方法に関する。
【０００２】
【従来の技術】
一般に、マイクロ波あるいはミリ波帯の半導体装置は、ＭＥＳＦＥＴあるいはＨＥＭＴまたはＨＢＴなどの能動デバイスと、ＭＩＭキャパシタ，スパイラルインダクタなどの受動部品と、マイクロストリップ線路に代表される高周波用伝送線路とにより構成されている。
【０００３】
図６には、この種の半導体装置が示されている。図６を参照すると、この半導体装置は、伝送線路５，誘電体膜３，接地導体２および誘電体基板（シリコン基板あるいはガラス基板）６からなる実装用基板に、マイクロ波あるいはミリ波帯の半導体チップ１が実装されて、構成されている。ここで、伝送線路５は、誘電体膜３と接地導体２とで、マイクロストリップ線路（高周波伝送線路）として構成されている。
【０００４】
ところで、図６の半導体装置では、マイクロストリップ線路を有する実装用基板に半導体チップ１を実装する場合、実装用基板と半導体チップ１とはワイヤ４によるボンディングで接続されている。しかしながら、これらをワイヤボンディングで接続する場合、半導体装置で扱う信号が高周波化するに従い、ワイヤ４の寄生インダクタンスにより反射や損失が生じ、半導体チップ１の特性が乱されてしまうという問題が生じる。
【０００５】
【発明が解決しようとする課題】
このようなワイヤボンディングによる寄生インダクタンスの問題を解決するため、逆転実装法（フリップチップ実装法）と呼ばれる技術が提案されている。中でも、マイクロバンプボンディング（以後、ＭＢＢと言う）と呼ばれる技術は、半導体チップの表面を実装用基板側に向けて実装し、マイクロバンプなる非常に小さなバンプを介して、実装用基板上の線路と半導体チップ上の線路を接続するもので、ワイヤボンディング実装方式に比べて、実装用基板と半導体チップとの接続部の寄生インダクタンスを大きく低減することが期待できる。
【０００６】
例えば、特開平０８−３１６３６８号に記載の半導体装置には、図７（ａ），（ｂ）に示すように、伝送線路（高周波伝送線路）５，誘電体膜３，接地導体２および誘電体基板（シリコン基板あるいはガラス基板）６からなる実装用基板とマイクロ波あるいはミリ波帯の半導体チップ１との接続に、逆転実装法（フリップチップ実装法）を採用することが提案されている。なお、図７（ａ）は実装前の断面図であり、図７（ｂ）は実装後の断面図である。
【０００７】
図７（ａ）において、接地導体２は誘電体基板（シリコン基板あるいはガラス基板）６の一主面上に例えばＡｌＳｉＣｕなどを１μｍ程度堆積しＧＮＤプレーンとして形成されている。また、誘電体膜３は、例えばＳｉＯ２を２０μｍ程度堆積して形成されている。また、伝送線路５は、例えばＡｕ等の材料を例えば３〜５μｍ程度の厚さに形成して構成されている。
【０００８】
そして、この例では、実装用基板の伝送線路５には、ボンディング用のパッド部５１が形成され、パッド部５１には、ＭＢＢ（マイクロバンプボンディング）実装用のマイクロバンプ５３が形成されている。
【０００９】
また、半導体チップ１の表面には、チップ１上の線路（配線）９と、ボンディング用のパッド部５２とが設けられている。
【００１０】
この半導体チップ１をＭＢＢ実装技術によって実装用基板に接続すると、図７（ｂ）に示したようになる。これにより、半導体チップ１上のパッド５２と実装用基板のパッド５１とは、接続部８（マイクロバンプ５３）を介して電気的に接続される。
【００１１】
なお、実装前のバンプ５３の直径は通常１０〜２０μｍ程度、高さは数μｍ程度であるが、実装後は実装時の加圧で変形して直径が数１０μｍに広がり、高さは一部配線パッドにめり込む部分を除いて１〜２μｍ程度になる。このように、逆転実装法（フリップチップ実装法）を採用することで（実装用基板と半導体チップの両配線面を対向させて接続することで）、実装後の半導体チップ１と実装用基板との接続部８の距離（接続距離）を１〜２μｍ程度の短かいものにすることが可能になり（従来のワイヤボンディングに比べて、接続部における接続距離を短かくでき）、寄生インダクタンスの影響を減らすことが可能となる。
【００１２】
しかしながら、図７の半導体装置のように実装用基板と半導体チップ１とを極めて接近させて接続した場合、伝送線路５のインピーダンスが変化し、半導体チップ１の動作に影響が出ることが予想される。特に、伝送線路５がコプレナ伝送線路（半導体基板表面に伝送線路およびその両側に接地導体を配置した伝送線路）である場合には、線路の電界がマイクロストリップ伝送線路よりもチップ上面に漏れているため、実装用基板の誘電体膜３の影響が大きいと予想される。
【００１３】
また、実装用基板と半導体チップ１とを図７（ａ），（ｂ）に示すように接続するためには、高精度な位置合わせ精度が必要とされ、信頼性の良い半導体装置を得るためには、高価な製造装置が必要になるという問題もある。
【００１４】
また、図７のような半導体装置において、半導体チップ１の伝送線路および実装用基板の伝送線路５がコプレナ伝送線路（実装用基板表面，半導体チップ１表面に線路を配置するとともに、その両側に接地導体を配置した形式の伝送線路）である場合、コプレナ伝送線路では、線路の不連続部での不要モードの発生を防ぐために、その不連続部に接地導体間を電気的に接続するエアーブリッジを形成する必要がある。
【００１５】
図８（ａ），（ｂ）は、それぞれ、半導体チップ１に設けられるエアーブリッジの正面図，側面図である。図８（ａ），（ｂ）を参照すると、エアーブリッジ７は、一般に、厚みが２〜４μｍ，幅が２０〜３０μｍ，長さが５０〜８０μｍの金メッキで形成され、高さ３〜５μｍの空隙部３０を有している。その結果、半導体チップ１の表面ではボンディングパッドからエアーブリッジ７の最表面までの高さｙは、空隙部３０の高さ３〜５μｍとエアーブリッジの厚み２〜４μｍとを加えた５〜９μｍ程度の高さになってしまう。
【００１６】
図９には、図７（ａ），（ｂ）に示したような仕方で、５〜９μｍの高さｙのエアーブリッジ７を有する半導体チップ１を実装用基板に逆転実装する場合が示されている。なお、図９では、エアーブリッジが図８（ｂ）のような側面図として示されている。この場合、図９に示すように、半導体チップ１と実装用基板との接続部８における接続距離ｘを、エアーブリッジ７の高さ（チップ段差）ｙを考慮して５〜９μｍよりも長いものにする必要があり、逆転実装の利点を十分発揮させることが難かしいという問題がある。すなわち、接続部８における接続距離ｘが大きくなることによって、接続部８での寄生インダクタンスが大きくなるという問題が生じてしまう。
【００１７】
本発明は、マイクロ波およびミリ波帯の半導体チップを実装用基板に逆転実装する場合、伝送線路がコプレナ伝送線路であっても、高精度な位置合わせなどを必要とせずに、半導体チップと実装用基板との接続部における接続距離を十分短かいものにすることができ、接続部での寄生インダクタンスを低減することの可能な半導体装置およびその実装方法を提供することを目的としている。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、請求項１乃至請求項４記載の発明は、高周波伝送線路が配置されている実装用基板上に半導体チップを逆転実装する場合に、前記半導体チップの伝送線路および前記実装用基板の伝送経路をコプレナ伝送線路で形成し、かつ、コプレナ伝送線路の不連続部で発生する不要モードを防止するために半導体チップの基板表面の伝送線路に対しその両側に配置された接地導体間をエアーブリッジにより電気的に接続し、前記実装用基板の実装領域の一部に、接続部の接続距離を短くしてその寄生インダクタンスを低減するために半導体チップの最上層部のエアーブリッジの高さからボンディングパッドの高さと接続部の接続距離とを差し引いた値よりも大きな深さに掘り込まれた掘り込み部、または、貫通部を形成し、前記半導体チップの最上部層が前記実装用基板の掘り込み部または貫通部に収まるように、前記半導体チップを前記実装用基板に逆転実装することを特徴としている。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は本発明に係る半導体装置の構成例（第１の実施形態）を示す図（断面図）である。また、図２は図１の半導体装置の部分詳細図である。図１，図２を参照すると、この半導体装置は、伝送線路（高周波伝送線路）５，誘電体膜３，接地導体２および誘電体基板（シリコン基板あるいはガラス基板）６からなる実装用基板に、マイクロ波あるいはミリ波帯の半導体チップ１が、逆転実装法（フリップチップ実装法）により実装されて構成されている。
【００２０】
より詳細に、図２を参照すると、実装用基板の表面には、さらに、伝送線路５と接してボンディングパッド１５が形成され、また、半導体チップ１の表面には、さらに、半導体チップ１の配線（図示せず）と接してボンディングパッド１６が形成されており、実装用基板のボンディングパッド１５上のバンプ１７（例えばマイクロバンプ）によって（すなわち接続部８によって）、半導体チップ１のボンディングパッド１６が接続されて、逆転実装されている。すなわち、実装用基板のボンディングパッド１５とボンディングパッド１６とが接続部８（バンプ１７）によって接続されたものとなっている。なお、図１では、半導体チップ１側および実装用基板側のボンディングパッドは簡略化のため省略している。また、図２では、誘電体膜３，接地導体２は簡略化のため省略している。
【００２１】
また、図１，図２の例では、半導体チップ１の配線がコプレナ伝送線路となっている場合が示されており、この場合、半導体チップ１には前述のように５〜９μｍ程度の高さｙのエアーブリッジ７が形成されている。なお、図１，図２では、エアーブリッジが図８（ｂ）のような側面図として示されている。
【００２２】
半導体チップ１の表面に５〜９μｍ程度の高さのエアーブリッジ７が設けられているときには、この半導体チップ１を実装用基板に逆転実装する際、半導体チップ１と実装用基板との接続部８の接続距離ｘを短かくするのは従来難かしかったが、本発明ではこの問題を解決するため、第１の実施形態として、図１，図２に示すように、高周波伝送線路５が配置されている実装用基板の実装領域の一部をある深さまで掘り込んで、掘り込み部１０を設けている。
【００２３】
この場合、掘り込み部１０の深さｚは、半導体チップ１のエアーブリッジ７の高さｙとボンディングパッド１６の高さｄと接続部８の接続距離ｘとに対して、次式の関係を満たす大きさのものにする必要がある。
【００２４】
【数１】
ｚ≧ｙ−（ｘ＋ｄ）
【００２５】
換言すれば、掘り込み部１０の深さｚは、少なくとも、半導体チップ１の最上層部（この例では、エアーブリッジ７）の高さｙとボンディングパッドの高さｄとの差よりも大きな深さのものである必要がある。
【００２６】
このように、高周波伝送線路５が配置されている実装用基板の実装領域の一部を所定の深さｚまで掘り込んで、掘り込み部１０を設けていることにより、半導体チップ１を実装用基板に逆転実装するとき、半導体チップ１の表面に設けられている最上層部（５〜９μｍ程度の高さｙのエアーブリッジ７）は、図１，図２に示すように、実装用基板の掘り込み部１０内に収まり、半導体チップ１のボンディングパッド１６を実装用基板のボンディングパッド１５にバンプを介して密接させるときにも、５〜９μｍ程度の高さｙのエアーブリッジ７は実装用基板に当たることはなくなるので、半導体チップ１と実装用基板との接続部８における接続距離ｘを十分に短かいものにすることができ（エアーブリッジ７の高さｙを考慮せずとも良くなり）、逆転実装法の利点を維持することができる。すなわち、接続部８の寄生インダクタンスの影響を低減することが可能となり、半導体装置の高周波化を図ることができる。
【００２７】
図１の半導体装置は、例えば、図３（ａ）乃至（ｄ）に示すような作製プロセスに従って作製できる。すなわち、まず、例えば、（１００）面誘電体基板（シリコン基板）６上に、接地導体２として、例えばアルミニウムを約１μｍ程度の厚さに堆積し、次に、誘電体膜３として、例えば酸化シリコンＳｉＯ２を約１０μｍ程度の厚さに堆積する（図３（ａ））。
【００２８】
その後、基板表面の逆転実装領域の一部に掘り込み部を設けるため、この部分以外をホトレジストでマスクして、この部分の誘電体膜（ＳｉＯ２）３をふっ酸で除去する。次いで、レジストを除去し、除去されずに残されている誘電体膜（ＳｉＯ２）３をマスクにして、アルカリ系のエッチング液、例えばＫＯＨ溶液によって、誘電体膜（ＳｉＯ２）３が除去されて露出している誘電体基板（シリコン基板）６の部分をエッチングする。この時、誘電体としてのシリコンは異方性エッチングされることになり、図１，図２のような断面形状を持つ掘り込み部１０が形成される（図３（ｂ））。
【００２９】
次いで、この掘り込み部１０を有する実装用基板の表面に伝送線路５，パッド１５およびバンプ１７を形成する（図３（ｃ））。なお、図３（ｃ）では、簡単のため、パッド１５は示されていない。しかる後、半導体チップ１を逆転実装して（図３（ｄ））、図１の半導体装置を作製することができる。
【００３０】
このように、本発明では、実装用基板の実装領域の一部に、所定の深さの掘り込み部１０を形成することにより、逆転実装を行なう場合にも、半導体チップ１表面の段差（図２の例では、ｙ−（ｘ＋ｄ））の制約を受けることなく、接続部８の接続距離ｘを十分に短かいものにすることができ、接続部８での寄生インダクタンスを低減することができる。
【００３１】
図４は本発明に係る半導体装置の他の構成例（第２の実施形態）を示す図（断面図）である。図２を参照すると、この半導体装置は、図１の半導体装置と同様に、伝送線路（高周波伝送線路）５，誘電体膜３，接地導体２および誘電体基板（シリコン基板あるいはガラス基板）６からなる実装用基板とマイクロ波あるいはミリ波帯の半導体チップ１とが、逆転実装法（フリップチップ実装法）により接続されて構成されているが、図４の例では、高周波伝送線路５が配置されている実装用基板の実装領域の一部に、図１の掘り込み部１０のかわりに、実装用基板の実装領域の一部を貫通する開口，すなわち貫通部１１が設けられている。
【００３２】
このように、高周波伝送線路５が配置されている実装用基板（誘電体基板）の実装領域の一部に貫通部１１を設ける場合にも、掘り込み部１０を設ける場合と同様に、半導体チップ１を実装用基板に逆転実装するとき、半導体チップ１の最上層部（例えば、５〜９μｍ程度の高さｙのエアーブリッジ７）は、図４に示すように、実装用基板の貫通部１１内に収まり、半導体チップ１の表面を実装用基板に密接させるときにも、５〜９μｍ程度の高さｙのエアーブリッジ７は実装用基板に当たることはなくなるので、半導体チップ１と実装用基板との接続部８における接続距離ｘを十分に短かいものにすることができ（エアーブリッジ７の高さｙを考慮せずとも良くなり）、逆転実装法の利点を維持することができる。すなわち、接続部の寄生インダクタンスの影響を低減することが可能となり、半導体装置の高周波化を図ることができる。
【００３３】
すなわち、実装用基板の逆転実装領域の一部を貫通させ貫通部１１を形成することによっても、半導体チップ１表面の段差に制約されずに、半導体チップ１を実装用基板に実装することが可能となり、寄生インダクタンスの影響を低減することができる。
【００３４】
なお、図４の半導体装置は、実装用基板に誘電体膜３として１００μｍのポリイミドを使用し、逆転実装する領域の一部を機械的に切り落とし貫通部１１を形成し、次いで、ポリイミド表面にボンディングパッド１５および伝送線路５を形成し、半導体チップ１を逆転実装することで、作製できる。
【００３５】
以上の説明からわかるように、図１あるいは図４の半導体装置では、実装用基板の実装領域の一部に掘り込み部１０あるいは貫通部１１が設けられていることにより、接続部８における接続距離ｘを十分短かいものにしても、半導体チップ１の最上層部の高さ（エアーブリッジ７の高さ（チップ段差）ｙ）に影響されずに、半導体チップ１を実装用基板に逆転実装することができる。
【００３６】
なお、上述した第１の実施形態（図１）では、シリコンの異方性エッチを利用して、実装用基板に掘り込み部１０を形成するとしたが、シリコン以外の誘電体、例えば、アルミナ等を用いて化学的あるいは物理的に掘り込み部１０を形成することもでき、この場合にも、シリコンを異方性エッチして掘り込み部を形成する場合と同様な効果が得られる。
【００３７】
また、上述した第２の実施形態（図４）では、実装用基板の誘電体膜３にポリイミドを用いるとしたが、誘電体膜３に他の誘電体材料を用いても同様な効果を得られることができる。
【００３８】
また、掘り込み部１０や貫通部１１が形成される誘電体基板６には加工性の良好な材料が用いられるのが望ましいが、加工性が良好で誘電体としても良好な（誘電体損が少ない）材料は少ない。例えば、誘電体としてシリコンを使用する場合でも、不純物が少なく絶縁性の高いシリコンは高価で、かつ入手することは困難である。そこで、誘電体基板６として、掘り込み部１０や貫通部１１を形成するための第１の誘電体層と、伝送線路５を形成するための第２の誘電体層との２つの誘電体層からなるものを用いることで（２つの層に機能分離することで）、加工性の良い安価な基板とすることができる。
【００３９】
すなわち、上述の第１，第２の実施形態の説明では、実装用基板の誘電体基板６として、例えばシリコンだけの基板（シリコン基板）を用いたが、図５に示すように（なお、図５は第１の実施形態に対応したものである）、例えば、誘電体のシリコンを第１の誘電体層２１とし、該第１の誘電体層２１上に、第２の誘電体層２２としてＳｉＯ２膜を成膜したものを誘電体基板６として使用することもできる。このとき、シリコンを第１の誘電体層２１に使用することで、シリコンの異方性エッチングにより再現性良く、誘電体基板に掘り込み部（開口）１０や貫通部１１を形成できる。
【００４０】
また、誘電体基板６として２層以上の誘電体層が形成されたものを使用することにより、下地のシリコン（図５の例では、第１の誘電体層２１）の掘り込みを行なうときに、ＳｉＯ２膜（図５の例では第２の誘電体層２２）を第１の誘電体層２１に対するマスク材として用いることができる。
【００４１】
なお、上記第１の誘電体層２１としてはシリコン以外の誘電体材料を用いることもでき、また、上記第２の誘電体層２２としてＳｉＯ２以外の誘電体材料を用いることもできるが、第１の誘電体層２１としては、シリコンが用いられるのが良い。
【００４２】
また、上述の各実施形態では、実装用基板の伝送線路５，半導体チップ１の伝送線路（配線）がコプレナ伝送線路であるとしたが、これらの伝送線路がマイクロストリップ伝送線路である場合にも、本発明を同様に適用できる。すなわち、伝送線路がマイクロストリップ伝送線路である場合にも、実装用基板の実装領域の一部に掘り込み部１０あるいは貫通部１１が形成されていても良い。
【００４３】
また、上述の各実施形態では、バンプ１７を実装用基板側のパッド１５上に形成したが、半導体チップ１側のパッド１６上に設けても良い。
【００４４】
【発明の効果】
以上に説明したように、請求項１乃至請求項４記載の発明によれば、高周波伝送線路が配置されている実装用基板上に半導体チップを逆転実装するときに、前記半導体チップの伝送線路および前記実装用基板の伝送経路をコプレナ伝送線路で形成し、かつ、コプレナ伝送線路の不連続部で発生する不要モードを防止するために半導体チップの基板表面の伝送線路に対しその両側に配置された接地導体間をエアーブリッジにより電気的に接続し、前記実装用基板の実装領域の一部に、接続部の接続距離を短くしてその寄生インダクタンスを低減するために半導体チップの最上層部のエアーブリッジの高さからボンディングパッドの高さと接続部の接続距離とを差し引いた値よりも大きな深さに掘り込まれた掘り込み部、または、貫通部を形成し、前記半導体チップの最上部層が前記実装用基板の掘り込み部または貫通部に収まるように、前記半導体チップを前記実装用基板に逆転実装するので、半導体チップ，実装用基板の伝送線路がコプレナ伝送線路であるときに、高精度な位置合わせなどを必要とせずに、半導体チップと実装用基板との接続部における接続距離を十分短かいものにすることができ、従って、接続部での寄生インダクタンスを低減することが可能となり、半導体装置の高周波化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１の実施形態を示す断面図である。
【図２】図１の半導体装置の接続部の詳細を示す図である。
【図３】図１の半導体装置の作製工程例を示す図である。
【図４】本発明に係る半導体装置の第２の実施形態を示す断面図である。
【図５】図１のまたは図４の半導体装置における誘電体基板の他の構成例を示す図である。
【図６】従来の半導体装置の構成例を示す断面図である。
【図７】従来の半導体装置の他の構成例を示す断面図である。
【図８】エアーブリッジを説明するための図である。
【図９】従来の半導体装置の問題点を説明するための図である。
【符号の説明】
１              半導体チップ
２              接地導体
３              誘電体膜
５              伝送線路
６              誘電体基板
７              エアーブリッジ
８              接続部
９              チップ内配線
１０            掘り込み部
１１            貫通部
１５，１６      パッド
１７            バンプ
【図１】
0003608640.tif 000002
【図２】
0003608640.tif 000003
【図３】
0003608640.tif 000004
【図４】
0003608640.tif 000005
【図５】
0003608640.tif 000006
【図６】
0003608640.tif 000007
【図７】
0003608640.tif 000008
【図８】
0003608640.tif 000009
【図９】
0003608640.tif 000010