(57)【特許請求の範囲】
【請求項１】
第１の基板に形成された配線層に２端子型アクティブ素子を介して接続された画素電極を備え、該画素電極と第２の基板に形成された対向電極との間に液晶層を配置して電界を印加することにより表示を行うように構成された液晶表示装置において、
前記配線層は走査線であり、当該走査線を複数並列させるとともに順次選択し、
前記２端子型アクティブ素子と前記画素電極との接続点の電位が、静電容量を介して前記２端子型アクティブ素子の属している画素に対応する走査線の直前に選択された隣接画素の走査線の電位に導電接続されたことを特徴とする液晶表示装置。
【請求項２】
請求の範囲第１項において、前記２端子型アクティブ素子は、前記配線層の少なくとも一部からなる第１の導電体、前記第１の導電体上に配置される絶縁体、及び前記絶縁体上に配置される第２の導電体からなることを特徴とする液晶表示装置。
【請求項３】
請求の範囲第１項において、前記対向電極は透明導電体で形成されるとともに、前記画素電極は反射電極を兼ねた金属で形成されることを特徴とする液晶表示装置。
【請求項４】
第１の基板に形成された配線層に２端子型アクティブ素子を介して接続された画素電極を備え、該画素電極と第２の基板に形成された対向電極との間に液晶層を配置して電界を印加することにより表示を行うように構成された液晶表示装置において、
前記配線層を走査線として複数配列させ、該走査線を順次に選択し、
前記第１の基板の表面上に、所定電位を供給されるように構成された電極層を形成し、該電極層の上方に絶縁層を介して前記画素電極を形成し、前記電極層が前記２端子型アクティブ素子の属している画素に対応する走査線の直前に選択された隣接画素の走査線に導電接続されたことを特徴とする液晶表示装置。
【請求項５】
請求の範囲第４項において、前記２端子型アクティブ素子は、前記配線層の少なくとも一部からなる第１の導電体、前記第１の導電体上に配置される絶縁体、及び前記絶縁体上に配置される第２の導電体からなることを特徴とする液晶表示装置。
【請求項６】
請求の範囲第４項において、前記対向電極は透明導電体で形成されるとともに、前記画素電極は反射電極を兼ねた金属で形成されることを特徴とする液晶表示装置。
【請求項７】
請求の範囲第４項において、前記電極層は、前記隣接画素に接続される走査線の少なくとも一部が前記画素電極の下方に延長され配置された部分であることを特徴とする液晶表示装置。
【発明の詳細な説明】
〔技術分野〕
本発明は液晶表示装置に係り、特に、アクティブ素子を画素毎に備えた液晶表示装置の構成に関する。
〔背景技術〕
従来、液晶表示装置として画素毎に配線層に接続されたアクティブ素子を備えたものがあり、この装置においては、配線層の電位に基づいてアクティブ素子を介して画素電極に電圧を供給することにより、当該画素電極と対向電極との間に配置された液晶層に加える電界を制御して、当該画素の表示状態を制御するようになっている。
この場合、いわゆるアクティブマトリクス型の液晶表示装置においては、上記画素電極がマトリクス状に配列され、複数の走査線と、走査線に対して直交する方向に配列された複数の信号線とによって各画素領域の表示状態を独立して制御するようになっている。
上記アクティブ素子としては、TFT（薄膜トランジスタ）等の３端子型素子、また、MIM（金属−絶縁体−金属）素子等の２端子型素子が知られている。
第12図にはアクティブ素子として２端子型素子を備えたアクティブマトリクス型の液晶表示装置の等価回路を示す。
素子基板の内面に形成された配線層である複数の走査線11にアクティブ素子であるMIM素子13が接続され、このMIM素子13のもう一方の端子は画素電極15に接続される。画素電極15は液晶層14を介して対向基板の内面に形成された対向電極に接続される。
ここで、MIM素子13には素子容量ＣMIMが存在し、画素電極15、対向電極16及びその間の液晶層14によって構成される液晶容量ＣLCに対して直列に接続された状態となっている。
なお、MIM素子13は走査線11側に接続されているが、これとは逆に液晶層14が走査線側に接続される場合もある。
第13図に、従来のアクティブマトリクス型液晶表示装置の構造の一例を模式的に表す斜視図を示す。また、第14図に、アクティブ素子の一例としてMIM素子の断面図を示す。
一方の基板の30Aの内面には、例えば酸化Taからなり、基板とその上に形成される配線層との密着性を高める下地層30aが設けられている。
第14図に示すように、この下地層30a上に、例えばタンタルからなる走査線31と一体に第１電極部31aが設けられ、その表面には陽極酸化法によって酸化タンタルからなる絶縁膜33aが形成され、その上に例えばクロムからなる第２電極部33bが形成される。
これら第１電極部31a、絶縁膜33a及び第２電極部33bによってMIM素子33が形成される。
そして、第13図に示すように、このMIM素子33の第２電極部33bに接続されるように、例えばITO（インジウムスズ酸化物）からなる画素電極35が形成される。
対向するもう一方の基板30Bの内面には、走査線31と交差する方向（紙面水平方向）にITOからなる対向電極36が形成されており、この対向電極と画素電極と基板30Aと30Bとの間に挟持される液晶層によって表示用の画素が構成されている。
しかしながら、上記従来のアクティブ素子を備えた液晶表示装置においては、第12図に示すように素子容量ＣMIMと液晶容量ＣLCとが直列に接続された回路構成になっているため、走査線31から電位を供給する際に、素子容量に起因して、走査線31と対向電極36（信号線32）との間に印加された電圧に対するMIM素子の素子容量に印加される電圧の比ＣLC／（ＣMIM＋ＣLC）が低くなるため、MIM素子のスイッチング比が充分に取れず、充分な書き込みができない場合があるとともに、書き込み後の、MIM素子の遮断された電位保持期間においても液晶層への印加電圧が低下するという問題点がある。
これらの問題点を解決するにはMIM素子の素子容量をなるべく小さく形成すればよいのであるが、素子容量を小さくしようとすると、例えば素子面積を小さくする必要があるものの、現在よりも素子を小さくすることは製造するにあたって困難である。
そこで本発明は上記問題点を解決するものであり、MIM素子等のアクティブ素子の素子特性を改善する方法以外の手段により、充分な書き込み動作を確保するとともに液晶に対する印加電圧を低下させることのない新規の構造を提供することにある。
〔発明の開示〕
上記課題を解決するために本発明が講じた手段は、第１の基板に形成された配線層にアクティブ素子を介して接続された画素電極を備え、該画素電極と第２の基板に形成された対向電極との間に液晶層を配置して電界を印加することにより表示を行うように構成された液晶表示装置において、前記アクティブ素子と前記画素電極との接続点の電位を静電容量を介して所定電位に導電接続したことを特徴とする。
ここで、所定電位とは、少なくともアクティブ素子が動作し、画素電極への書き込みが行われ、さらに書き込み終了後の新たな書き込みが行われるまでの期間のうちのほとんどの期間において大きな電位変動がない電位であり、静電容量を介してアクティブ素子の動作及び液晶表示に悪影響を与えない程度の多少の変動があってもよいものである。
この手段によれば、所定電位に接続された静電容量を接続したことにより、所定の素子容量を備えたアクティブ素子に対して直列に接続された液晶容量の容量値を大きくした場合と同様になり、遮断状態にあるアクティブ素子に加わる印加電圧の割合が大きくなるため、アクティブ素子のスイッチング比を大きくとることが可能になり、画素電極への書き込みを確実に行うことができるとともに、書き込み終了時においてもアクティブ素子の素子容量に起因する電圧の低下を抑制することができ、液晶層への印加電圧の低下を低減することができる。
ここで、前記配線層は走査線であり、前記所定電位は前記アクティブ素子の属していない画素に対応する選択されていない走査線の電位とすることが好ましい。
この手段によれば、静電容量に接続される所定電位を他の画素の走査線から得ることができるので、所定電位を供給するための新たな配線パターンを形成することなく構成できる。
また、前記走査線を複数並列させ、前記走査線を順次に選択して駆動するマトリクス型の表示体とし、前記所定電位を前記アクティブ素子の属している画素に対応する走査線の直前に選択された隣接画素の走査線から得るように構成することが望ましい。
この手段によれば、当該画素に属する走査線の直前に選択された隣接画素の走査線から所定電位を得るように構成されているので、非選択状態の走査線の安定した電位を得ることができるとともに隣接画素の走査線に導電接続するだけでよいため、容易に接続することができる。
さらに、第１の基板に形成された配線層にアクティブ素子を介して接続された画素電極を備え、該画素電極と第２の基板に形成された対向電極との間に液晶層を配置して電界を印加することにより表示を行うように構成された液晶表示装置において、前記第１の基板の表面上に、所定電位を供給されるように構成された電極層を形成し、該電極層の上方に絶縁層を介して前記画素電極を形成したことを特徴とする。
この手段によれば、画素電極の下方に絶縁層を介して所定電位が供給される電極層が形成されているため、画素電極とアクティブ素子との接続電位が静電容量を介して所定電位に接続されていることとなるため、所定の素子容量を備えたアクティブ素子に対して直列に接続された液晶容量の容量値を大きくした場合と同様になり、遮断状態にあるアクティブ素子に加わる印加電圧の割合が大きくなるため、アクティブ素子のスイッチング比を大きくとることが可能になり、画素電極への書き込みを確実に行うことができる。さらに、書き込み終了時においてもアクティブ素子の素子容量に起因する電圧の低下を抑制することができ、液晶層への印加電圧の低下を低減することができる。
ここで、前記電極層は、定電位に接続された定電位線に導線接続されている場合がある。
また、前記配線層を走査線として複数配列させ、該走査線を順次に選択するように駆動するマトリクス型の表示体とし、前記電極層を前記アクティブ素子の属している画素に対応する走査線の直前に選択された隣接画素の走査線に導電接続することが好ましい。
この場合にはさらに、前記電極層は前記隣接画素に接続される走査線の少なくとも一部が前記画素電極の下方に延長され配置された部分であることが望ましい。この手段によれば、隣接画素の走査線を幅広に形成しただけで静電容量を構成することができるので、新たな電極部を設ける必要がなく、製造工程の変更を最小限にすることができ、容易に製造することができる。さらに、一対の基板間に液晶層を挟持してなる液晶表示装置において、一方の前記基板上に複数配置される配線層と、前記配線層の少なくとも一部からなる第１の導電体、前記第１の導電体上に配置される絶縁体、及び前記絶縁体上に形成される第２の導電体から構成される２端子型アクティブ素子と、前記配線層を覆うとともに、前記第２の導電体の少なくとも一部が露出するように配置される層間絶縁膜と、前記層間絶縁膜上に配置されるとともに、該層間絶縁膜上に露出した前記第２の導電体と導電接続されてなる画素電極とを有してなり、前記配線層は、少なくともその一部が、隣接する該配線層に接続される前記画素電極と前記層間絶縁膜を介して平面的に重なるよう配置されてなることを特徴とする。
この手段によれば、画素電極と配線層の一部が層間絶縁膜を介して平面的に重なるよう配置されることにより、アクティブ素子に対し電気的に直列に接続される静電容量を形成することができ、所定の素子容量を備えたアクティブ素子に対して直列に接続された液晶容量の容量値を大きくした場合と同様になり、アクティブ素子に加わる印加電圧の割合が大きくなるため、アクティブ素子のスイッチング比を大きくとることが可能になり、画素電極への書き込みを確実に行うことができるとともに、書き込み終了時においてもアクティブ素子の素子容量に起因する電圧の低下を抑制することができ、液晶層への印加電圧の低下を低減することができる。
そして、静電容量に接続される所定電位を他の画素の配線層から得ることができるので、所定電位を得るための新たな配線パターンを形成することなく構成できる。
さらに、一対の基板間に液晶層を挟持してなる液晶表示装置において、一方の前記基板上に複数配置される配線層と、隣合う前記配線層の間に配置される櫛歯状電極部を備えたライン状電極層と、前記配線層の少なくとも一部からなる第１の導電体、前記第１の導電体上に配置される絶縁体、及び前記絶縁体上に配置される第２の導電体から構成される２端子型アクティブ素子と、前記配線層及び前記ライン状電極を覆うとともに、前記第２の導電体の少なくとも一部が露出するように配置される層間絶縁膜と、前記層間絶縁膜上に配置されるとともに、該層間絶縁膜上に露出した前記第２の導電体と導電接続されてなる画素電極とを有してなり、前記画素電極は、少なくともその一部が、前記層間絶縁膜を介して前記櫛歯状電極部と平面的に重なるよう配置され、前記ライン状電極層は、所定電位に電気的に接続されてなることを特徴とする。
この手段によれば、画素電極とライン状電極の櫛歯状電極とが層間絶縁膜を介して平面的に重なるよう配置されることにより、アクティブ素子に対し電気的に直列に接続される静電容量を形成することができ、所定の素子容量を備えたアクティブ素子に対して直列に接続された液晶容量の容量値を大きくした場合と同様になり、アクティブ素子に加わる印加電圧の割合が大きくなるため、アクティブ素子のスイッチング比を大きくとることが可能になり、画素電極への書き込みを確実に行うことができるとともに、書き込み終了時においてもアクティブ素子の素子容量に起因する電圧の低下を抑制することができ、液晶層への印加電圧の低下を低減することができる。
ここで、前記配線層は、隣合う前記画素電極の間隙部と平面的に重なるよう配置されてなることが好ましい。
この場合、画素間の領域を遮光する非透過領域とすることができ、液晶表示装置の表示品質を向上させることができるものである。
【発明を実施するための最良の形態】
次に、添付図面を参照して本発明に係る実施形態について説明する。
（第１実施形態）
第１図は本発明に係る液晶表示装置の第１実施形態の等価回路を示すものである。走査線11には、MIM素子13が接続され、このMIM素子13には画素電極15が接続されている。本実施形態ではこのMIM素子13と画素電極15との接続部分に静電容量ＣSの一方の電極を接続し、静電容量ＣSの他方の電極を安定電位ＶSに接続している。
この安定電位ＶSは、基本的にはどのような電位でもよいが、特に当該画素に対向する対向電極の電位に等しいことが好ましい。また、安定電位は少なくともMIM素子13により当該画素電極への書き込み期間及び画素電極の電位保持期間の多くにおいて安定していればよく、また、その安定の度合いもMIM素子13のスイッチングを妨げず、液晶層14の表示に影響しない程度の安定性があれば足りるものである。
このように静電容量ＣSを設けたことにより、電圧の印加される走査線11と信号線12との間の回路構成において、素子容量ＣMIMから見て、液晶容量ＣLCと静電容量ＣSが並列に接続されたこととなるため、走査線11と信号線12との間に印加される電圧に対するMIM素子の素子容量のＣMIMに加わる電圧の比は（ＣLC＋ＣS）／（ＣLC＋ＣS＋ＣMIM）となって第12図に示す従来例よりも大きくなり、MIM素子に印加される電圧の割合が増大する。
このため、走査線11が選択され、MIM素子13の入力側に高電位パルスが印加された場合、パルス電位が同じでもMIM素子13に加わる電圧は従来よりも大きくなるため、スイッチング比が大きく取れ、充分な書き込み（電荷の移動）を図ることができる。
また、走査線11の選択期間が終了して電位が低下しMIM素子13が遮断された場合にも、静電容量の付加によって素子容量ＣMIMの相対的な容量が小さくなるため、素子容量に加わる電圧比が増大して遮断されたMIM素子の両側の電位差が大きくなり、液晶層に印加される電圧の低下を抑制でき、高電圧を保持することができる。
この安定電位ＶSは所定の定電位に接続された新たな配線を素子基板上に設け、この配線に上記静電容量の他方の電極を接続することによって供給することができる他、完全な定電位でなくとも、書き込み期間及び電荷保持期間の多くの期間においてある程度の安定な電位を備えた部分に接続することによっても供給することができる。
安定電位ＶSは走査電位との差が大きい程よいが、特に当該画素の対向電極16の電位に近くすると、液晶容量ＣLCと静電容量ＣSとが並列に接続された状態にほぼ近くなり、静電容量分だけ液晶容量を増加させたことと同様になる。
（第２実施形態）
第２図には本発明に係る第２実施形態の等価回路を示す。この実施形態においては、走査線11に接続されたMIM素子13、液晶層14、画素電極15、対向電極16を備えた画素において、MIM素子13と画素電極15との接続点に静電容量の一方の電極を接続し、静電容量の他方の電極を、当該画素の走査線11に隣接した、一つ前に選択されるように構成された隣接画素の走査線11に接続したものである。
この実施形態では、静電容量に接続される安定電位は定電位ではなく、隣接画素の走査線11の電位であるが、当該画素の書き込み期間（選択期間）においては隣接画素が非選択期間になりその走査線11はほぼ定電位になっており、また、その後の保持期間のほとんどの期間が定電位にある（当該画素の選択期間の直前に設定される隣接画素の選択期間のみ電位が変化する。）ため、当該画素に対する影響はほとんどなく実質的に充分に安定した電位であるとみなすことができる。
したがって、本実施形態においては第１実施形態と同様の効果を奏することができるが、その一方で、安定電位を新たに設ける必要がなく、しかも隣接した画素の走査線に接続するだけでよいため、接続も容易である。
（第３実施形態）
第３図は第２実施形態と同様の等価回路を備えた液晶表示装置の第３実施形態の断面構造を示し、第４図は同実施形態における素子基板10Aの平面構造を示すものである。この実施形態においては、素子基板10Aの内面上に酸化タンタルの図示しない下地層が形成され、その上にタンタルの配線層である走査線11が紙面垂直方向に複数本パターン形成され、この走査線11には第１電極部11aが一体に設けられている。この第１の電極部11aの表面には陽極酸化法により酸化タンタルからなる絶縁膜13aが形成され、その上に例えばクロムからなる第２電極部13bが形成される。この第２電極部13bには、他にアルミニウム，チタン，モリブデン等を用いてもよい。
これら、第１電極部11a,絶縁膜13a,第２電極部13bにより、導電体−絶縁体−導電体構造を有する２端子型アクティブ素子を構成している。
走査線11は通常（５〜20μｍ程度）よりも広い幅に形成され、その幅の大部分が隣接する画素と平面的に重なるように配置されている。この走査線の幅は、通常50〜200μｍ程度の走査線のピッチの範囲内で形成が可能である。
走査線11の上には層間絶縁膜17が形成され、上記第２電極部13bの一部は層間絶縁膜17の表面上に露出している。この層間絶縁膜は、SiO2,AlO3,Ta2O5,ポリミド樹脂，アクリル樹脂等を用いることができる。
層間絶縁膜17の表面上には画素電極15が形成され、画素電極15の周縁部は第２電極部13bの露出部の上に重なった状態で導電接続されている。
対向基板10Bの内面上には画素電極に対向する対向電極16が形成され、この対向電極16と上記画素電極15との間に液晶層14が介在し、表示画素を構成している。
この実施形態は反射型液晶表示装置であり、対向電極16はITO等の透明導電体で形成された透明電極であり、画素電極15は反射電極を兼ねたものとしてクロム等の金属で形成される。ここで、第２電極部13bと画素電極が同じ材質である場合は、両方を一体の形状にパターニングしてもよく、アクティブ素子を形成する工程の一部を削減することが可能である。
また、対向基板10Bの側に反射電極を配置する場合は、対向電極16をCr等の金属で形成するか、もしくは対向基板10B上にCr等により反射層を形成し、その上に透明絶縁膜を形成し、更にその上に透明導電体により対向電極を形成してもよい。
そして、この場合は、走査線11及び画素電極15をITO等の透明導電体で構成し、層間絶縁膜17をSiO2等の透明絶縁膜とすればよい。
一方、透過型液晶表示装置とする場合には、対向電極16、走査線11及び画素電極15を透明導電体で構成し、層間絶縁膜17を透明絶縁膜とすればよい。そして、この場合は、第２電極部13bと画素電極15をITO等の透明導電体により一体に形成してもよく、アクティブ素子を形成する工程の一部を削減することが可能である。
この第３実施形態においては、第１電極部11a、絶縁膜13a及び第２電極部13bによりMIM素子13が構成され、静電容量ＣSは、幅広に形成され隣接画素に対応した走査線11と、層間絶縁膜17を介して配置された画素電極15との重なり部分によって構成されている。
静電容量の容量値は周知のように走査線と画素電極との重なり部分の面積と層間絶縁膜の膜厚によって容易に設定することができる。
この実施形態では上述の第２実施形態と同様の効果を奏するが、さらに、走査線11を幅広に形成するだけの単純なパターン構成で静電容量を形成できるとともに、走査線を幅広に形成したことによって、走査線をより低抵抗化することができるため、静電容量の形成によって増加した配線の容量負荷をキャンセルできるという効果も奏する。
（第４実施形態）
第５図は第４実施形態における断面構造を示し、第６図はこの実施形態の素子基板10A上に形成された走査線及び電位供給線の概略の配線パターンを示すものである。
この実施形態では、素子基板10Aの内面土に走査線18が形成され、この走査線18と一体に形成された第１電極部の表面に絶縁膜13aが形成される。この絶縁膜13aの表面上には第２電極部13bが形成されている。
また、素子基板10Aの内面上にはライン状電極20が形成され、このライン状電極20の上に層間絶縁膜17が形成される。上記第２電極部の一部は層間絶縁膜17の表面上に露出しており、この露出部が画素電極15と導電接続されている。なお、第３実施形態と同様に、本実施形態においても素子基板10Aと、対向電極16を備えた対向基板10Bとの間に液晶層14が封入されている。
第６図は上記素子基板10Aの表面上に形成された走査線18とライン状電極20との概略の平面パターンを示すものであり、複数形成されたライン状電極20は共通の接続パターン21に接続され、この接続パターンに接続され基板端部に形成された電極パッドを電源22に接続することにより、各ラインパターンに所定に定電位が供給されるようになっている。
この実施形態では、静電容量ＣSは、層間絶縁膜17を介して画素電極15とライン状電極20とが対向し重なった部分により構成されている。ここで、画素電極15を反射層を兼ねた金属電極とする場合には反射型の液晶表示装置を構成することができる。
また、第３実施形態の場合と同様に、対向基板10B側に反射層を設けてもよい。
また、画素電極15及びライン状電極20を透明電極とし、層間絶縁膜17を透明絶縁膜とした場合には透過型の液晶表示装置とすることができる。
ここで、透過型液晶表示装置を構成した場合、走査線18を隣合う画素電極の間の領域に重なるように配置することにより、画素間の領域を非透過領域（黒色領域）として構成することができ、視認性を向上させることができる。
本実施形態においても、各配線層の形成にあたっては、第３実施形態について例示した材料を用いることができるものである。
次に、第７図を参照して上記各実施形態の作用を説明する。上記４つの実施形態は実質的に同様の作用効果を奏するものであり、第７図（ａ）、（ｂ）、（ｃ）、（ｄ）には、順に、隣接画像の走査線の電位Ｖ11’、当該画素の走査線11の電位Ｖ11、MIM素子13に加わる電圧ＶMIM、液晶層14に加わる電圧ＶLCをそれぞれ示す。ここで、第７図（ｃ）及び第７図（ｄ）に示す点線は第12図に示す従来の液晶表示装置における波形を示すものである。
第７図（ａ）は注目している画素の走査線11よりも一つ前に選択される、隣接した画素の走査線の電位を示すものであり、注目している画素にとっては静電容量に接続する安定電位として用いることができるものである。
第７図（ｂ）に示すように走査線11が選択されて高電位が印加されると、第７図（ｃ）に示すようにMIM素子13にかかる電圧ＶMIMは直ちに上昇する。
このとき、従来においては、MIM素子13の容量値によって充分に電圧がかからないが、上記各実施形態では静電容量を接続したことによってMIM素子13に印加される電圧値が従来よりも上昇し、この上昇した電圧値によってMIM素子13がオン（導通）状態となる。したがって、同じ走査線電位であっても上記各実施形態の方がMIM素子にかかる印加電圧が大きくなるため、素子のスイッチング比を実質的に大きくとることができ、各画素への書き込みを確実に行うことが可能になる。
また、当該画素への書き込みが終了して走査線11の電位が低下し、MIM素子13が遮断されると、回路中に素子容量が出現したこととなり、従来はMIM素子の素子容量と液晶層の液晶容量との値の関係により印加電圧がMIM素子と液晶層とに分配され、電荷の移動により第７図（ｄ）に点線にて示されるように、液晶層に加わる電圧が多少低下するが、上記各実施形態では静電容量の付加により、電荷の移動はあっても液晶容量と静電容量に蓄えられた電荷量が相対的に増加しているため液晶層に加わる電圧の変動はわずかなものとなる。特に、静電容量が対向電極と同電位に接続されている場合は液晶容量が静電容量分だけ増加した場合と同様の効果が得られる。
次に、アクティブ素子の駆動方法の具体例について説明する。
これまで述べた、各実施形態においては、２端子型のアクティブ素子の駆動法として、２値の選択電圧と２値のデータ電圧を用いる４値駆動法や、第１の選択電圧を走査線に与える第１のモードと、プリチャージ電圧を与えた後に第２の選択電圧を走査線に与える第２のモードとを混在させてアクティブ素子を駆動する充放電駆動法を適用することができる。
第８図に、４値駆動法の駆動波形例を示し、第９図に、充放電駆動法の駆動波形例を示す。第８図、第９図では、MIM素子及び液晶層（以下液晶素子ともいう）の両端に印加される電圧VDの波形と、液晶素子の両端に印加される電圧VICの波形が示されている。
第８図の４値駆動法では、選択期間の終了直後に液晶素子に印加される電圧ＶA1、ＶA2（時刻t1、t2でのＶLC）は、
ＶA1＝（ＶSE1＋ＶH/2−ＶON）−Ｋ・ＶSE1     （１）
ＶA2＝−｛（ＶSE1＋ＶH/2−ＶON）−Ｋ・ＶSE1｝                                            （２）
となる。ここでＶSE1は走査信号の選択電圧、±ＶH/2はデータ信号のオン電圧或いはオフ電圧である。またＫ＝ＣMIM／（ＣMIM＋ＣLC＋ＣS）である。
そして、ＶONは、選択期間終了直前においてMIM素子に印加されるＶMIMであり、その値は、MIM素子の電流−電圧特性に依存する。この、ＶONは、液晶素子への充電がほぼ停止した時（MIM素子に流れる電流が10−９〜10−８アンペア程度となった時）に、MIM素子に印加される電圧ということもできる。
本発明においては、このＫが小さくなるため、先に述べたように、液晶素子に印加される電圧の変動をわずかなものとすることができるものである。
一方、充放電駆動法では、第９図に示すように、充電モード（例えば第１のモード）においては、第１の選択電圧ＶSE1が走査線に与えられ、放電モード（例えば第２のモード）においては、ＶSE1と逆極性のプリチャージ電圧である−ＶPREが与えられた後に、−ＶPREと逆極性の第２の選択電圧ＶSE2が与えられる。
そして充電モードの選択期間の終了直後に液晶素子に印加される電圧ＶB1（時刻t1でのＶLC図示せず）は、上式（１）と同様であり、
ＶB1＝（ＶSE1＋ＶH/2−ＶON）−Ｋ・ＶSE1     （３）
となる。一方、放電モードでは、プリチャージ電圧である−ＶPREによる過剰充電の後、第２の選択電圧ＶSE2により、充電された電荷が放電され、選択期間の終了直前に液晶素子に印加される電圧はＶSE2＋ＶH/2−ＶONとなる。従って、選択期間の終了直後に液晶素子に印加される電圧ＶB2（時刻t2でのＶLC図示せず）は、
ＶB2＝−｛（ＶON−ＶSE2−ＶH/2）＋Ｋ・（ＶSE2＋ＶH）｝                                       （４）
となる。
上式（３）、（４）から明らかなように、例えばＶONがΔＶONだけ大きくなると、ＶB1の絶対値はΔＶONだけ小さくなるか、ＶB2の絶対値は逆にΔＶONだけ大きくなる。一方、ＶONかΔＶONだけ小さくなると、ＶB1の絶対値はΔＶONだけ大きくなるか、ΔＶB2の絶対値は逆にΔＶONだけ小さくなる。
このように充放電駆動法では、MIM素子のＶONが素子基板内の素子特性のバラツキにより変動しても、充電モードで液晶印加電圧に発生する誤差電圧は、放電モードで液晶印加電圧に発生する誤差電圧により実効電圧的には相殺される。
従って、MIM素子のＶONの液晶表示装置内でのバラツキがある場合に、表示ムラの発生等を有効に防止できる。第10図には、以上のことか模式的に示されている。ＶONに誤差ΔＶONか生じ、充電モードにおいて液晶印加電圧の絶対値が第10図のＥからＦに増加し、液晶素子に印加される実効電圧も増加する。これにより液晶素子の透過率が減少し、表示が暗くなる（ノーマリーホワイトの場合）。
しかしながら、この時、放電モードにおいては、液晶印加電圧の絶対値が第10図のＧからＨに減少し、液晶素子に印加される実効電圧も減少する。これにより液晶素子の透過率か増加し表示が明るくなる。この結果、１つの画素についてのトータルの表示の明るさは、ほとんど変化しないことになる。従って、MIM素子のＶONか液晶バネル内においてばらついても、表示の明るさについてはほとんどばらつかず、従って表示ムラ等が防止される。
なお充放電駆動法による駆動波形は第９図に示すものに限られるものではなく、少なくとも充電モードと放電モードとが混在するものであればよい。例えば第10図、第11図（Ａ）に示すように正極性のプリチャージを行ったり、図（Ｂ）に示すように正、負の両極性でプリチャージを行うことも可能である。
更に第１、第２の選択電圧、プリチャージ電圧を与える期間を、水平走査期間1Hの1/2にしたり、階調表示を、パルス高さ変調やパルス幅変調等により行ってもよい。また1H反転駆動（１走査ライン毎に極性反転する駆動）による駆動のみならず、例えばnH反転駆動（ｎ本の走査ライン毎に極性反転する駆動）とすることもできるし、1H反転駆動を行わず、フレーム反転駆動のみとすることも可能である。
なお、本発明の各実施形態では、アクティブ素子をMIM素子を中心として説明したが、これに限るものではなく、導電体−絶縁体−導電体構造からなる２端子型素子であればよい。
次に、これまで述べた液晶表示装置を、電子機器に適用した実施形態を以下に示す。
上述の実施形態の液晶表示装置を用いて構成される電子機器は、第15図に示す表示情報出力源1000、表示情報処理回路1002、表示駆動回路1004、液晶表示装置などの表示パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される。表示情報出力源1000は、ROM、RAMなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路1002は、クロック発生回路1008からのガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路1004は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶表示装置1006を表示駆動する。電源回路1010は、上述の各回路に電力を供給する。
このような構成の電子機器として、第16図に示す液晶プロジェクタ、第17図に示すマルチメディア対応のパーソナルコンピュータ（PC）及びエンジニアリング・ワークステーション（EWS）、第18図に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。
第16図に示す液晶プロジェクタは、透過型液晶表示装置をライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。
第16図において、プロジェクタ1100では、白色光源のランプユニット1102から射出された投写光がライトガイド1104の内部で、複数のミラー1106および２枚のダイクロイックミラー1108によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶表示装置1110R、1110Gおよび1110Bに導かれる。そして、それぞれの液晶表示装置1110R、1110Gおよび1110Bによって変調された光は、ダイクロイックプリズム1112に３方向から入射される。ダイクロイックプリズム1112では、レッドＲおよびブルーＢの光が90゜曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ1114を通してスクリーンなどにカラー画像が投写される。
第17図に示すパーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示画面1206とを有する。
第18図に示すページャ1300は、金属製フレーム1302内に、液晶表示基板1304、バックライト1306aを備えたライトガイド1306、回路基板1308、第1,第２のシールド板1310,1312、２つの弾性導電体1314,1316、及びフィルムキャリアテープ1318を有する。２つの弾性導電体1314,1316及びフィルムキャリアテープ1318は、液晶表示基板1304と回路基板1308とを接続するものである。
ここで、液晶表示基板1304は、２枚の透明基板1304a,1304bの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示装置が構成される。一方の透明基板に、第11図に示す表示駆動回路1004、あるいはこれに加えて表示情報処理回路1002を形成することができる。液晶表示基板1304に搭載されない回路は、液晶表示基板の外付け回路とされ、第14図の場合には回路基板1308に搭載できる。
第18図はページャの構成を示すものであるから、液晶表示基板1304以外に回路基板1308が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板1304である。あるいは、液晶表示基板1304を筺体としての金属フレーム1302に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム1302内に、液晶表示基板1304と、バックライト1306aを備えたライトガイド1306とを組み込んで、液晶表示装置を構成することができる。これらに代えて、第15図に示すように、液晶表示基板1304を構成する２枚の透明基板1304a,1304bの一方に、金属の導電膜が形成されたポリイミドテープ1322にICチップ1324を実装したTCP（Tape Carrier Package）1320を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
これら電子機器は、透過型液晶表示装置を用いた例を挙げて説明したが、反射型液晶表示装置を用いることも可能であり、その場合は、バックライトを用いない為、例えばパーソナルコンピュータやページャにおいては、機器の薄型化や低消費電力化を図ることができるものである。
【図面の簡単な説明】
第１図は、本発明に係る液晶表示装置の第１実施形態を示す等価回路図である。
第２図は、本発明に係る液晶表示装置の第２実施形態を示す等価回路図である。
第３図は、本発明に係る液晶表示装置の第３実施形態を示す縦断面図である。
第４図は、同第３実施形態における素子基板の構造を示す平面図である。
第５図は、本発明に係る液晶表示装置の第４実施形態を示す縦断面図である。
第６図は、同第４実施形態における素子基板の配線パターンを示す概略平面図である。
第７図は、本発明に係る各実施形態の作用を説明するための各部の電位及び電圧波形を示すグラフ（ａ）〜（ｄ）である。
第８図は、４値駆動法の駆動波形例を示す図である。
第９図は、充放電駆動法の駆動波形例を示す図である。
第10図は、表示特性の向上について説明するための図である。
第11図は、充放電駆動法の他の波形例を示す図である。
第12図は、従来の液晶表示装置の等価回路図である。
第13図は、従来の液晶表示装置の概略の構造を示す斜視図である。
第14図は、従来のアクティブ素子を示す断面図である。
第15図は、電子機器の構成例を示す図である。
第16図は、電子機器の１つであるプロジェクタの一例を示す図である。
第17図は、電子機器の１つであるパーソナルコンピュータの一例を示す図である。
第18図は、電子機器の１つであるページャの一例を示す図である。
【図１４】
0003627242.tif 000002
【図１】
0003627242.tif 000003
【図８】
0003627242.tif 000004
【図２】
0003627242.tif 000005
【図１７】
0003627242.tif 000006
【図３】
0003627242.tif 000007
【図４】
0003627242.tif 000008
【図５】
0003627242.tif 000009
【図６】
0003627242.tif 000010
【図７】
0003627242.tif 000011
【図９】
0003627242.tif 000012
【図１０】
0003627242.tif 000013
【図１１】
0003627242.tif 000014
【図１２】
0003627242.tif 000015
【図１３】
0003627242.tif 000016
【図１５】
0003627242.tif 000017
【図１６】
0003627242.tif 000018
【図１８】
0003627242.tif 000019