(57)【特許請求の範囲】
【請求項１】
直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理装置であって、
特定基板に識別情報を対応付ける第１の手段と、
前記特定基板が前記分岐箇所において前記並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の手段と、
前記特定基板の搬送された前記処理ラインを除く前記並列処理ラインの全ての処理ラインの特定の基板に対して前記識別情報を付与する第３の手段と、
前記合流箇所において前記識別情報を対応付けられた基板が前記並列処理ラインの任意の処理ラインから搬送されてきたことを認識する第４の手段と、
を備え、
前記第４の手段が前記並列処理ラインの全ての処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識することにより、ロット毎の区別を行うことを特徴とする基板処理装置。
【請求項２】
直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理装置であって、
ロットの最後尾の基板を特定基板とし、当該特定基板に識別情報を対応付ける第１の手段と、
前記特定基板が前記分岐箇所において前記並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の手段と、
前記第２の手段による前記特定基板の認識時に前記最後尾の基板の搬送された前記処理ラインを除く前記並列処理ラインの全ての処理ライン中に存在する最後尾の基板に前記識別情報を対応付ける第３の手段と、
前記合流箇所において前記識別情報を対応付けられた基板が前記並列処理ラインの任意の処理ラインから搬送されてきたことを認識する第４の手段と、
を備え、
前記合流箇所において前記識別情報を対応付けられた基板のうち最後に通過する基板についてのみ前記識別情報を有効として判定し、その他の基板に対応付けられた前記識別情報を無効にすることを特徴とする基板処理装置。
【請求項３】
請求項１または２に記載の基板処理装置において、
各処理ラインに対応した記憶領域を有する記憶手段と、
基板の搬送状況に従って、前記識別情報を前記記憶領域間で伝達する伝達手段と、
を有することを特徴とする基板処理装置。
【請求項４】
請求項１乃至３のいずれかに記載の基板処理装置において、
前記第４の手段が前記並列処理ラインの全ての処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に前記識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに基板が搬送されてきた場合にさらに搬送されてきた前記基板を一時待機させておく待機手段をさらに備えることを特徴とする基板処理装置。
【請求項５】
請求項４に記載の基板処理装置において、
前記待機手段の以前の処理ラインに存在する基板数が前記待機手段の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しを停止することを特徴とする基板処理装置。
【請求項６】
請求項１乃至５のいずれかに記載の基板処理装置において、
前記並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を異常発生前よりも長くすることを特徴とする基板処理装置。
【請求項７】
直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理方法であって、
ＣＰＵとメモリとを備えた装置によって、
特定基板に識別情報を対応付ける第１の工程と、
前記特定基板が前記分岐箇所において前記並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の工程と、
前記特定基板の搬送された前記処理ラインを除く前記並列処理ラインの全ての処理ラインの特定の基板に対して前記識別情報を対応付ける第３の工程と、
前記合流箇所において前記並列処理ラインの任意の処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識し、前記並列処理ラインの全ての処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識することにより、ロット毎の区別を行う第４の工程と、
を実行させることを特徴とする基板処理方法。
【請求項８】
直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理方法であって、
ＣＰＵとメモリとを備えた装置によって、
ロットの最後尾の基板を特定基板とし、当該特定基板に識別情報を対応付ける第１の工程と、
前記特定基板が前記分岐箇所において前記並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の工程と、
前記第２の工程による前記特定基板の認識時に前記特定基板の搬送された前記処理ラインを除く前記並列処理ラインの全ての処理ライン中に存在する最後尾の基板に前記識別情報を対応付ける第３の工程と、
前記合流箇所において前記並列処理ラインの任意の処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識し、そのうち最後に通過する基板についてのみ前記識別情報を有効として判定し、その他の基板に対応付けられた前記識別情報を無効にする第４の工程と、
を実行させることを特徴とする基板処理方法。
【請求項９】
請求項７または８に記載の基板処理方法において、
前記ＣＰＵとメモリとを備えた装置は、基板の搬送状況に従って、前記識別情報を各処理ラインに対応した記憶領域間で伝達することを特徴とする基板処理方法。
【請求項１０】
請求項７乃至９のいずれかに記載の基板処理方法において、
前記ＣＰＵとメモリとを備えた装置は、前記並列処理ラインの全ての処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に前記識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに基板が搬送されてきた場合にさらに搬送されてきた前記基板を基板収容機構に一時待機させておくことを特徴とする基板処理方法。
【請求項１１】
請求項１０に記載の基板処理方法において、
前記ＣＰＵとメモリとを備えた装置は、前記基板収容機構の以前の処理ラインに存在する基板数が前記基板収容機構の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しを停止することを特徴とする基板処理方法。
【請求項１２】
請求項７乃至１１のいずれかに記載の基板処理方法において、
前記ＣＰＵとメモリとを備えた装置は、前記並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を異常発生前よりも長くすることを特徴とする基板処理方法。
【請求項１３】
請求項１または２に記載の基板処理装置であって、
前記分岐箇所から上流側の位置において基板を下流に搬送する際に、前記基板の払い出した順番に応じた番号情報を対応付ける番号付加手段と、
前記合流箇所において下流に基板を搬送する際に、当該基板に対応付けられた前記番号情報を記憶する記憶手段と、
前記並列処理ラインから前記合流箇所に基板を導く位置に設けられた基板を収容することが可能な複数の基板収容手段と、
を備え、
前記合流箇所は、前記複数の基板収容手段から供給される基板を前記記憶手段に記憶している前記番号情報の順序に従って下流に搬送することを特徴とする基板処理装置。
【請求項１４】
請求項１３に記載の基板処理装置において、
前記基板収容手段は、収納した基板に対応付けられた前記番号情報を前記合流箇所に対して送信する番号情報送信手段を備え、
前記合流箇所は、前記番号情報送信手段から得られる当該基板の番号情報と前記記憶手段に記憶している番号情報とが所定の関係を示す場合に前記基板収容手段から当該基板を受け取り、前記番号情報送信手段から得られる当該基板の番号情報と前記記憶手段に記憶している番号情報とが前記所定の関係を示さない場合に前記基板収容手段に当該基板を待機させることを特徴とする基板処理装置。
【請求項１５】
請求項１３または１４に記載の基板処理装置において、
前記合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を認識する手段を備え、
前記合流箇所において前記識別情報を対応付けられた基板のうち最後に通過する基板についてのみ前記識別情報を有効として判定し、その他の基板に対応付けられた前記識別情報を無効にするとともに、前記有効として判定された基板を下流に搬送する際に、前記記憶手段に記憶している前記番号情報を所定値に修正することを特徴とする基板処理装置。
【請求項１６】
請求項１または２に記載の基板処理装置であって、
前記分岐箇所から上流側の位置において基板を下流に搬送する際に、ロット毎に対応付けられたロット番号と前記基板の払い出した順番に応じた番号情報とを当該基板に対応付ける番号付加手段と、
基板を収容することが可能で前記合流箇所の下流側に設けられる基板収容手段と、
前記基板収納手段から下流に基板を搬送する際に当該基板に対応付けられた前記ロット番号と前記番号情報を記憶する記憶部と、
を備え、
前記基板収容手段は、上流から供給される基板を前記記憶部に記憶している前記ロット番号と前記番号情報の順序に従って下流に搬送することを特徴とする基板処理装置。
【請求項１７】
請求項１６に記載の基板処理装置において、
前記基板収容手段は、上流から得られる基板の前記ロット番号および前記番号情報と、前記記憶部に記憶している前記ロット番号および前記番号情報とが所定の関係を示す場合に当該基板を下流に搬送し、上流から得られる基板の前記ロット番号および前記番号情報と、前記記憶部に記憶している前記ロット番号および前記番号情報とが前記所定の関係を示さない場合に当該基板を収容して待機させることを特徴とする基板処理装置。
【請求項１８】
請求項１６または１７に記載の基板処理装置において、
前記基板収容手段は、
各ロットの最後尾の基板に対応付けられた識別情報を認識する識別情報認識手段と、
上流から得られた基板についてのロット番号と番号情報と、収容して待機させている基板についてのロット番号と番号情報とを比較し、所定の条件を満たす基板を下流に搬送する条件搬送手段と、
を備え、
上流から得られた基板に前記識別情報が付加されていた場合は、前記条件搬送手段による搬送が行われるとともに、必要に応じて前記識別情報を他の基板に付け替えることを行い、前記識別情報が付加された基板を下流に搬送する際に、前記記憶部に記憶している前記番号情報を所定値に修正することを特徴とする基板処理装置。
【請求項１９】
請求項７または８に記載の基板処理方法であって、
前記ＣＰＵとメモリとを備えた装置によって、
前記分岐箇所から上流側の位置において基板を下流に搬送する際に、前記基板の払い出した順番に応じた番号情報を対応付ける番号付加工程と、
前記合流箇所において下流に基板を搬送する際に、当該基板に対応付けられた前記番号情報を記憶する記憶工程と、
前記合流箇所において上流から供給される基板を前記記憶工程において記憶した前記番号情報の順序に従って下流に搬送する搬送工程と、
をさらに実行させることを特徴とする基板処理方法。
【請求項２０】
請求項１９に記載の基板処理方法において、
前記搬送工程は、
前記ＣＰＵとメモリとを備えた装置によって、
前記合流箇所において上流から得られる基板の番号情報と前記記憶工程において記憶した番号情報とが所定の関係を示す場合に上流からの前記基板を受け取り、下流に搬送する工程と、
前記合流箇所において上流から得られる基板の番号情報と前記記憶工程において記憶した番号情報とが前記所定の関係を示さない場合に上流からの前記基板を待機させる工程と、
を実行させる工程であることを特徴とする基板処理方法。
【請求項２１】
請求項１９または２０に記載の基板処理方法において、
前記ＣＰＵとメモリとを備えた装置によって、
前記合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を認識する工程と、
前記合流箇所において前記識別情報を対応付けられた基板のうち最後に通過する基板についてのみ前記識別情報を有効として判定し、その他の基板に対応付けられた前記識別情報を無効にする工程と、
前記有効として判定された基板を下流に搬送する際に、前記記憶工程において記憶した前記番号情報を所定値に修正する工程と、
をさらに実行させることを特徴とする基板処理方法。
【請求項２２】
請求項７または８に記載の基板処理方法であって、
前記ＣＰＵとメモリとを備えた装置によって、
前記分岐箇所から上流側の位置において基板を下流に搬送する際にロット毎に対応付けられたロット番号と基板を下流に払い出した順番に応じた番号情報とを当該基板に対応付ける番号付加工程と、
前記合流箇所の下流側に設けられた基板収容部において下流に基板を搬送する際に当該基板に対応付けられた前記ロット番号と前記番号情報を記憶する記憶工程と、
前記基板収容部において上流から供給される基板を前記記憶工程で記憶した前記ロット番号と前記番号情報の順序に従って下流に搬送する搬送工程と、
をさらに実行させることを特徴とする基板処理方法。
【請求項２３】
請求項２２に記載の基板処理方法において、
前記搬送工程は、
前記ＣＰＵとメモリとを備えた装置によって、
上流から得られる基板の前記ロット番号および前記番号情報と、前記記憶工程において記憶した前記ロット番号および前記番号情報とが所定の関係を示す場合に当該基板を下流に搬送する工程と、
上流から得られる基板の前記ロット番号および前記番号情報と、前記記憶工程において記憶した前記ロット番号および前記番号情報とが前記所定の関係を示さない場合に当該基板を収容して待機させる工程と、
を実行させる工程であることを特徴とする基板処理方法。
【請求項２４】
請求項２２または２３に記載の基板処理方法において、
前記搬送工程は、
前記ＣＰＵとメモリとを備えた装置によって、
各ロットの最後尾の基板に対応付けられた識別情報を認識する工程と、
上流から得られた基板についてのロット番号と番号情報と、前記基板収容部に収容して待機させている基板についてのロット番号と番号情報とを比較し、所定の条件を満たす基板を下流に搬送する工程と、
必要に応じて前記識別情報を他の基板に付け替えることを行う工程と、
前記識別情報が付加された基板を下流に搬送する際に、前記記憶部に記憶している前記番号情報を所定値に修正する工程と、
を実行させる工程であることを特徴とする基板処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、プリント基板，半導体基板，液晶用等のガラス基板等（以下、「基板」）の製造において所定の単位（例えば、カセット単位，ロット単位等）の基板を管理するための基板処理装置及び方法に関する。
【０００２】
【従来の技術】
従来より基板に対して種々の処理を施す際は、ロット単位毎に処理を施し、そして管理を行っている。ここで「ロット単位」とは、１つのまとまりを有する複数の基板の単位を意味し、例えば、カセット単位等である。また「管理」とは、基板の製造過程において同一のロットの基板に他のロットの基板を混入しないこと、また、各ロット毎に基板の順序の逆転が起こらないことを意味する。
【０００３】
図２６は、従来の直列的に配置された直列処理ラインのみから成る基板処理装置の概念図である。この従来の基板処理装置は、基板が複数枚収容されたカセットから順次に１枚ずつ基板を払い出すローダＬと基板に対して所定の処理を行う複数の処理部群Ｐと全ての処理が終了した基板を順次に１枚ずつカセットに収容していくアンローダＵＬとから成っている。なお、処理部群Ｐにおける各処理部Ｐ１，Ｐ２，…，Ｐｎ（ｎは任意の自然数）は基板に対して行う処理の種類によって種々の形態がある。一例を挙げると、Ｐ１が塗布装置，Ｐ２が減圧乾燥装置，Ｐ３が洗浄装置，Ｐ４がベーキング装置として配置し、全体として基板の表面に成膜を行う基板処理装置がある。そして基板Ｗは図に示すＴ方向に１枚ずつ順次に払い出される。
【０００４】
このような装置において、ロット毎の管理は以下のように行われている。１ロットがｎ枚の基板から構成されている場合に、ローダＬから順次に基板Ｗを順次にｎ枚払い出した状態の一例を図２６に示している。ローダＬは基板をＷ１，Ｗ２，…，Ｗｎ−１，Ｗｎの順で払い出し、ロットの最後の基板Ｗｎを処理部Ｐ１に送り出した際に、図示しないローダＬ内のＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）が処理部Ｐ１のＣＰＵに対して当該ロットの最後の基板であることを示すロットエンド信号を送信する。そして基板Ｗは各処理部Ｐ１，Ｐ２，…，Ｐｎにおいて順次に処理され、Ｔ方向に搬送されていく。そして全ての処理が終了した基板はアンローダＵＬに入り、カセットに順次収納される。当該ロットの最後の基板Ｗｎについても同様に処理部Ｐ１の処理が終了すれば処理部Ｐ２に入る。このとき処理部Ｐ１のＣＰＵは処理部Ｐ２のＣＰＵに対してロットエンド信号を送信する。そして処理部Ｐ２における処理が終了すれば基板Ｗｎは次の処理部に搬送されるが、そのときも処理部Ｐ２のＣＰＵが次の処理部のＣＰＵに対してロットエンド信号を送信する。このような操作が繰り返され、基板Ｗｎが処理部Ｐｎにおける処理を終了し、アンローダＵＬに搬送されると略同時にロットエンド信号がアンローダＵＬに送信される。アンローダＵＬはロットエンド信号を受信するとＡＧＶ（Ａｕｔｏｍａｔｅｄ  Ｇｕｉｄｅｄ  Ｖｅｈｉｃｌｅ：無人搬送車）に信号を送り、当該ロットの基板処理が完了したことを知らせる。ＡＧＶは、この信号を受信した後、アンローダＵＬからカセットを受け取る位置まで移動し、当該ロットの基板が収納されたカセットを搬出する。
【０００５】
このように直列的に配置された直列処理ラインのみから成る基板処理装置においては、ロットの最後の基板にロットエンド信号を付与していくことによって簡単にロットの管理が行うことが可能である。
【０００６】
しかし従来より基板処理の効率化という点から図２７に示すような基板処理装置がある。この装置はローダＬが基板を送り出すと処理部Ｐ１で所定の処理がなされ、分岐装置ＦＷに搬送される。この分岐装置ＦＷは基板に対して処理を施す装置ではなく基板を処理部ＰＡおよび処理部ＰＢに振り分け搬送を行う装置である。そして処理部ＰＡと処理部ＰＢにはそれぞれ複数の処理部があり、基板の並列処理が行われる。そして処理部ＰＡまたは処理部ＰＢを経由した基板は統合装置ＦＭによって処理部Ｐ４に搬送される。そして処理部Ｐ４の処理を終えた基板はアンローダＵＬに順次に入り、カセットに収納される。
【０００７】
このような構成の基板処理装置において分岐装置ＦＷは、処理部ＰＡまたは処理部ＰＢのいずれか一方が停止している場合等を除いて基本的に処理部ＰＡと処理部ＰＢには交互に基板を送り出すように構成されており、統合装置ＦＭは、統合装置ＦＭに対して基板が搬送されてきたものから順に処理部Ｐ４に送り出している。
【０００８】
ローダＬがロットの最後の基板を処理部Ｐ１に払い出した際に、ローダＬのＣＰＵが処理部Ｐ１のＣＰＵに対してロットエンド信号を送信する。そして処理部Ｐ１から分岐装置ＦＷにロットの最後の基板が搬送されてくると同時にロットエンド信号を受けとる。図２７に示すように分岐装置ＦＷが当該ロットの最後の基板Ｗｎを処理部ＰＢに搬送する場合は、基板Ｗｎを搬送する際にロットエンド信号を処理部ＰＢのＣＰＵに送信する。そして基板Ｗｎが処理部ＰＢにおける処理を完了し、統合装置ＦＭに搬送されるとロットエンド信号も基板Ｗｎの搬送に伴って送られる。以下同様の動作が行われ、アンローダＵＬに基板Ｗｎが搬送されると同時にロットエンド信号もアンローダＵＬのＣＰＵに送信される。そしてアンローダＵＬのＣＰＵがロットエンド信号を受信するとＡＧＶに対して当該ロットが終了したことを伝える。
【０００９】
【発明が解決しようとする課題】
しかし、この処理部ＰＡおよび処理部ＰＢのように並列処理ラインが組み込まれた基板処理装置では、常に正確なロット単位の管理が行えていなかった。これを説明するために図２７で示したような場合において基板Ｗｎが処理部ＰＢに搬送された後に、処理部ＰＢに故障等が発生し、処理部ＰＢの処理が停止したような場合を考える。
【００１０】
このような場合、処理部ＰＢは停止しているがその他の装置には異常がないため、処理部ＰＡを経由する基板処理は稼働することできる。したがって処理部ＰＢのみを停止させその他の装置を稼働させて基板処理を行うが、既に当該ロットの最後の基板Ｗｎは処理部ＰＢに搬送されており、ロットエンド信号は処理部ＰＢのＣＰＵが保持している。したがって、処理部ＰＡを経由する基板処理を行ってもアンローダＵＬには当該ロットのロットエンド信号が送信されない。一方、ローダＬは既に次のロットの基板を順次処理部Ｐ１に払い出している。
【００１１】
このような状況でアンローダＵＬがロットエンド信号を次に受信するのは次のロットの最後の基板が処理部ＰＡを経由して搬送されてきたときである。そしてこのときはアンローダＵＬにおいて当該ロットの基板と次のロットの基板とが混在してしまっており、ロット毎の区別ができなくなっている。
【００１２】
また、最近、各ロットの基板の順序が入れ替わることなくロット管理を行いたいという要請が出てきているが、上記のような装置ではそれが不可能であった。
【００１３】
この発明は、上記課題に鑑みてなされたものであって、並列処理ラインを有する基板の処理形態において常に正確なロット毎の管理を行うことができる基板処理装置及び方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理装置であって、特定基板に識別情報を対応付ける第１の手段と、特定基板が分岐箇所において並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の手段と、特定基板の搬送された処理ラインを除く並列処理ラインの全ての処理ラインの特定の基板に対して識別情報を付与する第３の手段と、合流箇所において識別情報を対応付けられた基板が並列処理ラインの任意の処理ラインから搬送されてきたことを認識する第４の手段とを備えており、前記第４の手段が前記並列処理ラインの全ての処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識することにより、ロット毎の区別を行うことを特徴としている。
【００１５】
請求項２に記載の発明は、直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理装置であって、ロットの最後尾の基板を特定基板とし、当該特定基板に識別情報を対応付ける第１の手段と、特定基板が分岐箇所において並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の手段と、第２の手段による特定基板の認識時に最後尾の基板の搬送された処理ラインを除く並列処理ラインの全ての処理ライン中に存在する最後尾の基板に識別情報を対応付ける第３の手段と、合流箇所において識別情報を対応付けられた基板が並列処理ラインの任意の処理ラインから搬送されてきたことを認識する第４の手段とを備えており、合流箇所において識別情報を対応付けられた基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にすることを特徴としている。
【００１６】
請求項３に記載の発明は、請求項１または２に記載の基板処理装置において、各処理ラインに対応した記憶領域を有する記憶手段と、基板の搬送状況に従って、識別情報を記憶領域間で伝達する伝達手段とを有している。
【００１７】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の基板処理装置において、第４の手段が並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに基板が搬送されてきた場合にさらに搬送されてきた前記基板を一時待機させておく待機手段をさらに備えている。
【００１８】
請求項５に記載の発明は、請求項４に記載の基板処理装置において、待機手段の以前の処理ラインに存在する基板数が待機手段の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しを停止することを特徴としている。
【００１９】
請求項６に記載の発明は、請求項１乃至５のいずれかに記載の基板処理装置において、並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を異常発生前よりも長くすることを特徴としている。
【００２０】
請求項７に記載の発明は、直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理方法であって、ＣＰＵとメモリとを備えた装置によって、特定基板に識別情報を対応付ける第１の工程と、特定基板が分岐箇所において並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の工程と、特定基板の搬送された処理ラインを除く並列処理ラインの全ての処理ラインの特定の基板に対して識別情報を対応付ける第３の工程と、合流箇所において並列処理ラインの任意の処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識し、前記並列処理ラインの全ての処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識することにより、ロット毎の区別を行う第４の工程とを実行させる。
【００２１】
請求項８に記載の発明は、直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理方法であって、ＣＰＵとメモリとを備えた装置によって、ロットの最後尾の基板を特定基板とし、当該特定基板に識別情報を対応付ける第１の工程と、特定基板が分岐箇所において並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の工程と、第２の工程による特定基板の認識時に特定基板の搬送された処理ラインを除く並列処理ラインの全ての処理ライン中に存在する最後尾の基板に識別情報を対応付ける第３の工程と合流箇所において並列処理ラインの任意の処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識し、そのうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にする第４の工程とを実行させる。
【００２２】
請求項９に記載の発明は、請求項７または８に記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置は、基板の搬送状況に従って、識別情報を各処理ラインに対応した記憶領域間で伝達を行う。
【００２３】
請求項１０に記載の発明は、請求項７乃至９のいずれかに記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置は、並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに基板が搬送されてきた場合にさらに搬送されてきた前記基板を基板収容機構に一時待機させておく。
【００２４】
請求項１１に記載の発明は、請求項１０に記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置は、基板収容機構の以前の処理ラインに存在する基板数が基板収容機構の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しの停止を行う。
【００２５】
請求項１２に記載の発明は、請求項７乃至１１のいずれかに記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置は、並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を異常発生前よりも長くする。
【００２６】
請求項１３に記載の発明は、請求項１または２に記載の基板処理装置であって、分岐箇所から上流側の位置において基板を下流に搬送する際に、基板の払い出した順番に応じた番号情報を対応付ける番号付加手段と、合流箇所において下流に基板を搬送する際に、当該基板に対応付けられた番号情報を記憶する記憶手段と、並列処理ラインから合流箇所に基板を導く位置に設けられた基板を収容することが可能な複数の基板収容手段とを備え、合流箇所は、複数の基板収容手段から供給される基板を記憶手段に記憶している番号情報の順序に従って下流に搬送することを特徴としている。
【００２７】
請求項１４に記載の発明は、請求項１３に記載の基板処理装置において、基板収容手段は、収納した基板に対応付けられた番号情報を合流箇所に対して送信する番号情報送信手段を備え、合流箇所は、番号情報送信手段から得られる当該基板の番号情報と記憶手段に記憶している番号情報とが所定の関係を示す場合に基板収容手段から当該基板を受け取り、番号情報送信手段から得られる当該基板の番号情報と記憶手段に記憶している番号情報とが所定の関係を示さない場合に基板収容手段に当該基板を待機させることを特徴としている。
【００２８】
請求項１５に記載の発明は、請求項１３または１４に記載の基板処理装置において、合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を認識する手段を備え、合流箇所において識別情報を対応付けられた基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にするとともに、有効として判定された基板を下流に搬送する際に、記憶手段に記憶している番号情報を所定値に修正することを特徴としている。
【００２９】
請求項１６に記載の発明は、請求項１または２に記載の基板処理装置であって、分岐箇所から上流側の位置において基板を下流に搬送する際に、ロット毎に対応付けられたロット番号と基板の払い出した順番に応じた番号情報とを当該基板に対応付ける番号付加手段と、基板を収容することが可能で合流箇所の下流側に設けられる基板収容手段と、前記基板収納手段から下流に基板を搬送する際に当該基板に対応付けられたロット番号と番号情報を記憶する記憶部とを備え、基板収容手段は、上流から供給される基板を記憶部に記憶しているロット番号と番号情報の順序に従って下流に搬送することを特徴としている。
【００３０】
請求項１７に記載の発明は、請求項１６に記載の基板処理装置において、基板収容手段は、上流から得られる基板のロット番号および番号情報と、記憶部に記憶しているロット番号および番号情報とが所定の関係を示す場合に当該基板を下流に搬送し、上流から得られる基板のロット番号および番号情報と、記憶部に記憶しているロット番号および番号情報とが所定の関係を示さない場合に当該基板を収容して待機させることを特徴としている。
【００３１】
請求項１８に記載の発明は、請求項１６または１７に記載の基板処理装置において、基板収容手段は、各ロットの最後尾の基板に対応付けられた識別情報を認識する識別情報認識手段と、上流から得られた基板についてのロット番号と番号情報と、収容して待機させている基板についてのロット番号と番号情報とを比較し、所定の条件を満たす基板を下流に搬送する条件搬送手段とを備え、上流から得られた基板に識別情報が付加されていた場合は、条件搬送手段による搬送が行われるとともに、必要に応じて識別情報を他の基板に付け替えることを行い、識別情報が付加された基板を下流に搬送する際に、記憶部に記憶している番号情報を所定値に修正することを特徴としている。
【００３２】
請求項１９に記載の発明は、請求項７または８に記載の基板処理方法であって、前記ＣＰＵとメモリとを備えた装置によって、分岐箇所から上流側の位置において基板を下流に搬送する際に、基板の払い出した順番に応じた番号情報を対応付ける番号付加工程と、合流箇所において下流に基板を搬送する際に、当該基板に対応付けられた番号情報を記憶する記憶工程と、合流箇所において上流から供給される基板を記憶工程において記憶した番号情報の順序に従って下流に搬送する搬送工程とをさらに実行させる。
【００３３】
請求項２０に記載の発明は、請求項１９に記載の基板処理方法において、搬送工程は、前記ＣＰＵとメモリとを備えた装置によって、合流箇所において上流から得られる基板の番号情報と記憶工程において記憶した番号情報とが所定の関係を示す場合に上流からの基板を受け取り、下流に搬送する工程と、合流箇所において上流から得られる基板の番号情報と記憶工程において記憶した番号情報とが所定の関係を示さない場合に上流からの基板を待機させる工程とを実行させる工程である。
【００３４】
請求項２１に記載の発明は、請求項１９または２０に記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置によって、合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を認識する工程と、合流箇所において識別情報を対応付けられた基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にする工程と、有効として判定された基板を下流に搬送する際に、記憶工程において記憶した番号情報を所定値に修正する工程とをさらに実行させる。
【００３５】
請求項２２に記載の発明は、請求項７または８に記載の基板処理方法であって、前記ＣＰＵとメモリとを備えた装置によって、分岐箇所から上流側の位置において基板を下流に搬送する際にロット毎に対応付けられたロット番号と基板を下流に払い出した順番に応じた番号情報とを当該基板に対応付ける番号付加工程と、合流箇所の下流側に設けられた基板収容部において下流に基板を搬送する際に当該基板に対応付けられたロット番号と番号情報を記憶する記憶工程と、基板収容部において上流から供給される基板を記憶工程で記憶したロット番号と番号情報の順序に従って下流に搬送する搬送工程とをさらに実行させる。
【００３６】
請求項２３に記載の発明は、請求項２２に記載の基板処理方法において、搬送工程は、前記ＣＰＵとメモリとを備えた装置によって、上流から得られる基板のロット番号および番号情報と、記憶工程において記憶したロット番号および番号情報とが所定の関係を示す場合に当該基板を下流に搬送する工程と、上流から得られる基板のロット番号および番号情報と、記憶工程において記憶したロット番号および番号情報とが所定の関係を示さない場合に当該基板を収容して待機させる工程とを実行させる工程である。
【００３７】
請求項２４に記載の発明は、請求項２２または２３に記載の基板処理方法において、搬送工程は、前記ＣＰＵとメモリとを備えた装置によって、各ロットの最後尾の基板に対応付けられた識別情報を認識する工程と、上流から得られた基板についてのロット番号と番号情報と、基板収容部に収容して待機させている基板についてのロット番号と番号情報とを比較し、所定の条件を満たす基板を下流に搬送する工程と、必要に応じて識別情報を他の基板に付け替えることを行う工程と、識別情報が付加された基板を下流に搬送する際に、記憶部に記憶している番号情報を所定値に修正する工程とを実行させる工程である。
【００３８】
【発明の実施の形態】
＜１．第１の実施の形態＞
＜１．１．装置の概要＞
図１は、この発明の実施の形態を示す基板処理装置の概念図である。この装置は、ローダＬ，処理部Ｐ１，処理部Ｐ２がこの順に直列的に連設されており、処理部Ｐ２には分岐装置ＦＷが接続されている。分岐装置ＦＷは送られてきた基板を並列的に設けられた処理部ＰＡ１，ＰＢ１に交互に搬送することによって基板をＡライン及びＢラインの基板の並列処理ラインを実現している。そしてＡラインについては処理部ＰＡ１に搬送された基板は次に処理部ＰＡ２に送られ、処理部ＰＡ２の処理が終了すると統合装置ＦＭに送られる。同様にＢラインについては処理部ＰＢ１に搬送された基板は次に処理部ＰＢ２に送られ、処理部ＰＢ２の処理が終了すると統合装置ＦＭに送られる。統合装置ＦＭでは、Ａライン及びＢラインから送られてくる基板を受け取り、次の処理部Ｐ４に搬送する。すなわち統合装置ＦＭによってそれまでの並列処理ラインが直列処理ラインに変更される。ここで並列処理ラインとは、基板処理の際に基板が搬送されるＴ方向に複数の基板の経路が存在する部分のラインをいい、直列処理ラインとは、Ｔ方向に基板を搬送する際に唯一の経路しか存在しない部分をいう。なお、この装置において各処理部の処理内容は塗布液塗布，減圧乾燥，洗浄，ベーク，または単なる待機なども含むその他の任意の処理を行う装置であるとともに、処理部の数についても任意である。そして、ローダＬ，分岐装置ＦＷ，統合装置ＦＭ，アンローダＵＬ，及び各処理部はそれぞれ内部にＣＰＵとメモリを備えており、隣接するＣＰＵどうしは通信可能なように接続されている。そして通信の際には、各処理部のＣＰＵは下流の処理部に信号を伝達し、それをメモリ内に保持・記憶しておく。そしてさらに下流の処理部に伝達する際にはメモリ内から保持・記憶しておいた信号を読み出した後、ＣＰＵ間の通信によって伝達される。
【００３９】
このような装置において図２に示すようにロット毎の最後の基板（以下、「ロットエンド基板」と呼ぶ）がローダＬから処理部Ｐ１に払い出されると、そのロットエンド基板に対応させてロットエンド信号が処理部Ｐ１に送られる。例えば、１カセットを１ロットとして扱うとすると、カセット内の最上段に基板が存在する場合はこの基板の搬送を行うときにロットエンド信号を送信し、カセット内の最上段に基板が存在しない場合はローダＬが最上段に基板が存在していないことを認識し、払い出し動作を終了させる時にロットエンド信号のみを送信する。
【００４０】
そしてロットエンド信号が送られてきたことにより、処理部Ｐ１のＣＰＵは処理部Ｐ１内の基板が、ロットエンド信号が対応付けられた基板、すなわちロットエンド信号付き基板であることを認識する。すなわち、ロットエンド信号を受け取った後に搬送されてくる基板は次のロットの基板であることが判断できる。そして処理部Ｐ１の処理を終えてロットエンド信号付き基板を処理部Ｐ２に搬送すると略同時にロットエンド信号を処理部Ｐ２へ送信する。処理部Ｐ２における処理が終了すると分岐装置ＦＷにロットエンド信号付き基板が搬送されるとともに、ロットエンド信号が分岐装置ＦＷへ送信される。
【００４１】
分岐装置ＦＷの行う処理を図３により説明する。分岐装置ＦＷは、基板を受け取る（ステップＳ１０）と略同時にロットエンド信号を受信するとその受け取った基板がロットエンド信号付き基板であることを認識する（ステップＳ１１）。そして分岐装置ＦＷは、ＡラインまたはＢラインのいずれか一方の処理部にロットエンド信号付き基板を搬送する。そしてロットエンド信号付き基板の搬送と略同時にＡライン及びＢラインの両方の処理部に対してロットエンド信号を送信する（ステップＳ１２）。すなわち、ロットエンド基板をＡラインの処理部ＰＡ１に搬送した場合、ロットエンド信号はＡラインの処理部ＰＡ１及びＢラインの処理部ＰＢ１の２方向に送信され、同様にロットエンド信号付き基板をＢラインの処理部ＰＢ１に搬送した場合も、処理部ＰＡ１及び処理部ＰＢ１の２方向にロットエンド信号が送信される。また、ロットエンド信号を受信しない場合、すなわち、ロットエンド信号付き基板でない基板を搬送する際は、通常の搬送動作を行う（ステップＳ１３）。
【００４２】
ここで例えばロットエンド信号付き基板をＢラインの処理部ＰＢ１に搬送した場合の以下の処理について説明する。
【００４３】
まずＢラインにおいては、処理部ＰＢ１は基板が搬送されてくると略同時にロットエンド信号を受信するために、搬送されてきた基板はロットエンド信号付き基板であることを認識する。そして処理部ＰＢ１における処理が終了するとロットエンド信号付き基板を処理部ＰＢ２に搬送する際にロットエンド信号を処理部ＰＢ２へ送信する。そして処理部ＰＢ２での処理が終了するとロットエンド信号付き基板を統合装置ＦＭに搬送し、これと略同時にロットエンド信号を統合装置ＦＭへ送信する。統合装置ＦＭは、Ｂラインから基板を受け取る際にロットエンド信号を受信したので、この受け取った基板はロットエンド信号付き基板であることを認識する。そしてＢラインからロットエンド信号を受信したため、次にＢラインから搬送されてくる基板は次のロットの基板であることを認識する。
【００４４】
他方、Ａラインにおいては、Ｂラインへロットエンド信号付き基板が搬送されたときに、処理部ＰＡ１は、基板は搬送されて来てはいないにも関わらずロットエンド信号のみを受信する。そこで処理部ＰＡ１のＣＰＵは処理部ＰＡ１内に処理中若しくは次処理部への搬送中の基板が存在するか否かを調べる。そして処理中等の基板が存在する場合は、その基板にロットエンド信号を対応付けしてロットエンド信号付き基板とする。また、処理中等の基板が存在しなかった場合には、ロットエンド信号のみを次の処理部ＰＡ２に送信する。処理部ＰＡ２において基板の搬送を伴わずにロットエンド信号のみが処理部ＰＡ１から送信されてきたときは、処理部ＰＡ２のＣＰＵが処理部ＰＡ２内に基板が存在するかどうかを確認し、存在する場合はその基板をロットエンド信号付き基板とし、存在しない場合はロットエンド信号のみを統合装置ＦＭに送信する。
【００４５】
すなわち、Ａラインにおいては、受信したロットエンド信号をそのＡラインの中で最も上流側にある基板に対して対応づける動作を行い、対応づけられるべき基板がＡラインにない場合にはロットエンド信号のみを統合装置ＦＭへ送る動作を行う。
【００４６】
そして統合装置ＦＭの行う処理について図４を参照して説明する。統合装置ＦＭは、Ａラインから基板を受け取り（ステップＳ２０）、ロットエンド信号を受信しない場合（ステップＳ２１）は、その基板はロットエンド信号付き基板ではない、すなわちロットエンド基板ではないので、その基板を処理部Ｐ４へ搬送する動作のみを行う（ステップＳ２４）。また、ロットエンド信号を受信した場合は、この受け取った基板はロットエンド信号付き基板であることを認識する（ステップＳ２１）。またロットエンド信号のみを受信した場合は、ロットエンド基板は既に搬送されていたことになり、次にＡラインから搬送されてくる基板は次のロットの基板であることを認識する。もし、Ａラインから搬送されてきた基板がロットエンド信号を対応付けられたロットエンド信号付き基板であった場合は、他方のライン、即ちＢラインからロットエンド信号が既に送出されてきているかどうかを後述するメモリの内容により判断し（ステップＳ２２）、「ＹＥＳ」であれば、Ａラインから受け取ったそのロットエンド信号付き基板をロットエンド基板であると判断し、当該ロットエンド基板を処理部Ｐ４へ搬送する際にロットエンド信号を処理部Ｐ４へ送信する（ステップＳ２３）。また、ステップＳ２２において他のラインからまだロットエンド信号を受信していない場合には、当該片方のライン、即ちＡラインからロットエンド信号を受信したことをメモリに記憶しておき（ステップＳ２５）、その基板を処理部Ｐ４へ搬送するのみであり（ステップＳ２４）、ロットエンド信号は送信しない。すなわち、片方のラインから受け取ったロットエンド信号付き基板に対応付けられていたロットエンド信号は消去されて無効とされる。
【００４７】
なお、分岐装置ＦＷにおいて、基板の搬送を伴わずにロットエンド信号の受信だけが行われた場合に、分岐装置ＦＷ内に基板が存在していれば、その基板の搬送の際にロットエンド信号をＡラインとＢラインとに送信し、基板が存在していないならば、Ａ，Ｂ両ラインに対してロットエンド信号の送信のみを行う。
【００４８】
また統合装置ＦＭは、先述のようにＡライン及びＢラインの２経路から得られるロットエンド信号のうち先に得られるロットエンド信号を消去操作などによって無効にし、後に得られるロットエンド信号を有効にする。例えば、Ａラインからロットエンド信号を伴ってロットエンド信号付き基板が先に搬送されてきた場合、統合装置ＦＭは当該ロットエンド信号付き基板を処理部Ｐ４に搬送する際にはロットエンド信号を送信しない。したがって処理部Ｐ４においては搬送されてきた当該基板はロットエンド信号付き基板ではない通常の基板として取り扱われる。そして後にＢラインからロットエンド信号を伴ってロットエンド信号付き基板が統合装置ＦＭに搬送され、統合装置ＦＭがこのロットエンド信号付き基板を処理部Ｐ４に搬送する際には、当該基板をロットエンド基板であると判断し、当該基板を搬送するのと略同時にロットエンド信号を処理部Ｐ４へ送信する。したがって処理部Ｐ４において搬送されてきた基板はロットエンド信号を伴っているためロットエンド基板として認識される。
【００４９】
そしてアンローダＵＬにおいてロットエンド基板に伴って送信されてくるロットエンド信号を認識すると、そのロットエンド基板をカセットに収納した後にＡＧＶなどの基板搬送装置にロットの終了を伝える。また、アンローダＵＬにおいて基板の搬送を受けずにロットエンド信号の受信のみが為された場合は、それ以前に搬送されてきた基板をカセットに収納させた後にＡＧＶなどの基板搬送装置にロットの終了を伝える。
【００５０】
そして基板搬送装置がアンローダＵＬとのカセットの受け渡しを行う所定の位置まで移動し、基板処理の終了した基板を収納したカセットを受け取り搬送する。
【００５１】
ここまで説明した内容を図５を参照することにより再び簡単に説明する。図５は、この発明の基板処理装置の概念図である。図５において基板Ｗ１，Ｗ２，Ｗ３，…，Ｗｎ−１，Ｗｎはこの順にローダＬから払い出された基板である。なお、図において‘Ｅ’はロットエンド信号を表しており、このロットエンド信号‘Ｅ’が表示されている基板はロットエンド信号付き基板である。そしてこの図の例では、ローダＬから払い出された当該ロットの最後の基板Ｗｎはロットエンド信号を対応付けられることでロットエンド信号付き基板として分岐装置ＦＷによって処理部ＰＢに搬送されている。分岐装置ＦＷによってロットエンド信号付き基板Ｗｎが処理部ＰＢに搬送されると略同時にロットエンド信号‘Ｅ’は処理部ＰＡ及びＰＢの２方向に送信されている。これによって、処理部ＰＡではローダＬから払い出されたときはロットエンド基板ではなかった基板Ｗｎ−１が処理部ＰＡに送出されたロットエンド信号‘Ｅ’に対応付けられてロットエンド信号付き基板として認識されている。したがって並列処理ラインにおいては、複数のロットエンド信号付き基板が存在することになる。そしてこの状態で並列処理ラインの各部を順次に基板が搬送されていく。
【００５２】
上記のように、この発明では並列的に配置された全ての並列処理ラインにロットエンド信号を送信しているので、統合装置ＦＭにおいてはそれぞれの並列ラインからロットエンド信号が送られてくる。そして統合装置ＦＭにおいて最後に通過するロットエンド信号を有効とし、その他のロットエンド信号を削除するなどの無効とする操作によって、統合装置ＦＭより下流の処理部に対して正確にロットエンド基板に対応してロットエンド信号を送信することができる。
【００５３】
しかし、このような装置構成では常に正確なロット毎の管理が行えるとは限らない。これは、並列処理ラインにおいて一方のラインの処理部に故障等が発生し、そのラインが停止するような場合があるからである。例えば、図５に示す状態において、処理部ＰＢに故障が発生し停止した場合でもその他の処理部には異常がないため順次に処理が行われ続ける。そして処理部ＰＡにおける処理が進行してロットエンド信号付き基板として認識されている基板Ｗｎ−１が統合装置ＦＭに送られる。そして先述した手順によると統合装置ＦＭにおいては基板Ｗｎ−１は先に通過するロットエンド信号付き基板であるため基板Ｗｎ−１を処理部Ｐ４に搬送する際にはロットエンド信号を送信しない。したがって処理部Ｐ４は基板Ｗｎ−１をロットエンド基板ではないと判断する。しかし、後に通過すべきロットエンド信号付き基板Ｗｎは停止中の処理部ＰＢに存在するため統合装置ＦＭには搬送されない。一方、次のロットの基板は既にローダＬから順次に払い出され、処理部Ｐ１、分岐装置ＦＷ、処理部ＰＡを経由して搬送されている。そしてこの次のロットの基板が統合装置ＦＭに搬送されるが、統合装置ＦＭでは処理部ＰＢから依然としてロットエンド信号を受けていないため、処理部ＰＡから搬送されてくる次のロットの基板はそのまま下流の処理部Ｐ４に流される。このようにして前後のロットの基板が混入する事態が生じる不都合がある。
【００５４】
そこで、この発明の実施の形態においては、上記のような不都合を解消し、常に正確なロット毎の管理を行うためにＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）バッファを設ける。ＦＩＦＯバッファとは、内部に設けられた複数の収容棚に基板を複数枚収容することができ、先に収容された基板を先に取り出す基板収容装置である。このＦＩＦＯバッファが設けられた基板処理装置を図６に示す。
【００５５】
図６（ａ）は、分岐装置ＦＷの直前にＦＩＦＯバッファＢＦ１が、Ａラインの処理部ＰＡと統合装置ＦＭとの間にＦＩＦＯバッファＢＦ２が、Ｂラインの処理部ＰＢと統合装置ＦＭとの間にＦＩＦＯバッファＢＦ３が設けられている。このような構成とすることによって、先述の図５の例のように、Ｂラインの処理部ＰＢが停止した場合であっても、Ａラインの処理部ＰＡからロットエンド信号が送信されてきた後にＡラインから基板が搬送されてくる基板は次のロットの基板であるため、ＦＩＦＯバッファＢＦ２に次のロットの基板を収容することができる。そして統合装置ＦＭより下流の処理部には次のロットの基板を流さないのでアンローダＵＬにおいて他のロットの基板が混入することはない。そしてＢラインの処理部ＰＢが後に復旧し、稼働を再開した際に、統合装置ＦＭはＢラインから搬送されてくる基板を順次に処理部Ｐ４に搬送する。そして、Ｂラインからロットエンド信号付き基板が搬送されてきたときにロットの終了を認識し、当該ロットエンド信号付き基板をロットエンド基板として下流の処理部Ｐ４に流す。その後ＦＩＦＯバッファＢＦ２において収容されていた基板を収納された順に統合装置ＦＭに搬送し、統合装置ＦＭにおいては搬送されてくる基板を順次に処理部Ｐ４に搬送する。このようにＦＩＦＯバッファが設けられることによって常に正確にロット毎の管理を行うことが可能である。
【００５６】
このＦＩＦＯバッファは片方のラインが停止した場合だけに有効なものではない。一般的にＡラインからロットエンド信号付き基板が搬送されてきたが、Ｂラインからはまだロットエンド信号付き基板が搬送されてきていないときに、Ａラインから次のロットの基板が搬送されてきたら、ＦＩＦＯバッファＢＦ２にその基板から収容を開始し、Ｂラインについてはロットエンド信号付き基板が搬送されてくるまで下流の処理部に流す。そしてＢラインからロットエンド信号付き基板が搬送されてきて、これを下流に流すと、Ａライン及びＢラインの処理部は同一の次のロットとなり、Ａ，Ｂラインを交互に下流に払い出すことができる。
【００５７】
なお、ＦＩＦＯバッファＢＦ３はＢラインについての基板収容を行い、ＦＩＦＯバッファＢＦ１は、分岐装置ＦＷが処理部ＰＡ及び処理部ＰＢのどちらにも基板を搬送することができない場合に基板を収容するための基板収容装置である。そしてＦＩＦＯバッファＢＦ１の設置の有無はこの発明に関して問題とならない。
【００５８】
図６（ｂ）は基本的に図６（ａ）と同じである。異なる部分は統合装置ＦＭが図６（ａ）のＦＩＦＯバッファＢＦ２，ＢＦ３の機能を有していることである。したがって図６（ｂ）の動作は図６（ａ）の場合と同一である。
【００５９】
＜１．２．装置構成の一例＞
ここで、この発明の実施の形態の具体的な一例を図７に示す。なお、この発明はここで示す装置構成に限定されるものではない。図７において、処理対象である基板はＴ方向に順次搬送される。まずローダＬから基板が払い出され、ＵＶ照射装置Ｐ１１によって紫外線が照射され、次に洗浄装置Ｐ１２において洗浄される。そして赤外線ヒータＰ１３において基板が加熱乾燥され、ＵＶ照射装置Ｐ１４で再度紫外線が照射され、冷却装置Ｐ１５で常温に冷却される。その後、ＦＩＦＯバッファＢＦ１を経て分岐装置ＦＷに入る。
【００６０】
ここまでの基板の搬送は図８（ａ）に示すような搬送機構が利用されうる。図８（ａ）に示す搬送機構は複数のローラ１０がω方向に回転することによって基板ＷがＴ方向に搬送される機構となっている。
【００６１】
そして分岐装置ＦＷは搬送されてきた基板を交互に入口待機装置ＰＡ１０及びＰＢ１０に搬送する。なお、ロットエンド信号はＡ，Ｂ両ラインに送信される。ＡラインとＢラインは同様の装置構成であるために、説明はＢラインについて行う。
【００６２】
Ｂラインにおいて基板を搬送する際には図８（ｂ）に示す搬送機構が利用されうる。図８（ｂ）はコの字型の搬送アーム２０が基板Ｗの端を支持した状態で、搬送アーム駆動部３０がＴ方向に平行移動することによって基板の搬送が行われる。搬送アーム駆動部３０に複数の搬送アーム２０を備えていても良い。
【００６３】
図７に戻り、Ｂラインでは、まず基板が入口待機装置ＰＢ１０に搬送され、ここで塗布装置ＰＢ１１が次の基板を受け入れる準備が整うまで待機する。そして基板の搬送が開始される。まず塗布装置ＰＢ１１においては、処理対象の基板を搬送アーム２０（図８（ｂ））から基板を受け取ると、塗布液が塗布される。そして塗布液が塗布された基板を再び搬送アーム２０に渡し、次の処理部に搬送される。次の処理部は減圧乾燥装置ＰＢ１２であり、塗布液が乾燥される。次に端面洗浄装置ＰＢ１３によって基板の端面が洗浄され、そしてベーキング装置ＰＢ１４に搬送される。ベーキング装置ＰＢ１４によるベーク処理が終了するとＦＩＦＯバッファＢＦ２を経て統合装置ＦＭを通り、露光装置Ｐ１６に搬送されて露光処理される。このようにしてＢラインの処理が行われるが、Ａラインについても同様である。なお、ＦＩＦＯバッファＢＦ２，ＢＦ３に基板を収容する必要のない場合は、各ラインから送られてきた基板はＦＩＦＯバッファＢＦ２，ＢＦ３を単に通過し、統合装置ＦＭを経て順次に下流の処理部である露光装置Ｐ１６に搬送される。そして次に現像装置Ｐ１７によって基板の現像が行われ、ベーキング装置Ｐ１８によってベーク処理が行われ、アンローダＵＬに送られる。この露光装置Ｐ１６からアンローダＵＬまでの基板の搬送は、図８（ａ）に示す搬送機構が利用されうる。
【００６４】
このような構成の基板処理装置において、ロットエンド基板が搬送される際にロットエンド信号を次の処理部のＣＰＵに対して送信するが、分岐装置ＦＷにおてはＡ，Ｂ両ラインに送信する。また、統合装置ＦＭにおいては最後に通過するロットエンド信号付き基板、つまり、Ａ，Ｂ両ラインのうち後から運ばれてくるロットエンド信号付き基板を搬送する際にのみロットエンド信号を送信する。さらにその他の各処理部においてロットエンド信号のみが送られてきたとき、その処理部内に基板が存在すればその基板をロットエンド信号付き基板とし、基板が存在しなければロットエンド信号のみを次の処理部に送信する。
【００６５】
このように連設された各処理部のＣＰＵ間が直接ロットエンド信号を伝達する場合を説明したが、図９に示すように、この基板処理装置の全体を統括的に管理制御する統括ＣＰＵ４０が存在する場合には、実際に処理部間をロットエンド信号を送信することなく統括ＣＰＵ４０がロットエンド信号付き基板の搬送に対応付けてロットエンド信号の流れをシミュレーションすることによっても可能である。すなわち統括ＣＰＵ４０は基板処理装置のＣＰＵ群４１に接続されており、基板処理装置のＣＰＵ群４１が基板がどのように搬送されているかを統括ＣＰＵ４０に伝達し、この情報によって統括ＣＰＵ４０は基板にロットエンドフラグ等を設定し、メモリ内部でロットエンド基板の管理を行うことが可能である。
【００６６】
＜１．３．統合装置より下流に異常が発生した場合＞
この発明の基板処理装置において、統合装置よりも下流の処理部において故障などの異常が発生し、停止した場合について説明する。図１０は、統合装置より下流において異常が発生した場合の動作を示す説明図である。この基板処理装置の各処理部は異常が発生するとその処理部の上流の処理部に対してその異常を伝達する。
【００６７】
まず、統合装置ＦＭは、下流において異常が発生したことを認識すると、それをＦＩＦＯバッファＢＦ２，ＢＦ３に伝える。ＦＩＦＯバッファＢＦ２，ＢＦ３はその異常を示す信号を受け取るとすぐに基板の収容動作を開始し、それ以後に搬送されてくる基板を全てバッファ内に納めていき、統合装置ＦＭへは搬送しない。ここで例えばＦＩＦＯバッファＢＦ２，ＢＦ３はそれぞれ３０枚の基板を収容することが可能であり、ＡラインとＢラインにはそれぞれ常時１０枚の基板が存在し、順次に搬送されていくとすると、各ＦＩＦＯバッファＢＦ２，ＢＦ３のそれぞれは、供給停止設定枚数である２０枚の基板を収容したとき、それに対応して図１０に示すように分岐装置ＦＷに対して供給停止信号を送出する。この処理を図１１に示す。すなわち、ＦＩＦＯバッファＢＦ２，ＢＦ３が供給停止設定枚数の基板を収容したことを認識すると（ステップＳ３０）、ＦＩＦＯバッファＢＦ２，ＢＦ３は分岐装置ＦＷに対して供給停止信号の送信を行う（ステップＳ３１）。この供給停止設定枚数は、予めオペレータ等が図示しない入力装置などから入力設定することによって設定される。この供給停止信号の伝達は、Ａ，Ｂラインの各処理部を経由して伝達させても良いし、また、ＦＩＦＯバッファＢＦ２，ＢＦ３から分岐装置ＦＷに直接伝達することが可能であればそれでも良いし、さらに、統括ＣＰＵ等を介して伝達しても良い。
【００６８】
分岐装置ＦＷは、片方のラインのＦＩＦＯバッファＢＦ２またはＢＦ３から供給停止信号を受け取ると、当該片方のラインへの基板の搬送は行わず、他方のラインへのみ基板を搬送する（ステップＳ３２，Ｓ３３）。そして当該他方のラインからも供給停止信号を受け取ると、分岐装置ＦＷはすぐにＦＩＦＯバッファＢＦ１に対して供給停止信号を送信するとともにＦＩＦＯバッファＢＦ１はそれ以後に処理部Ｐ１から搬送されてくる基板を収容する（ステップＳ３４）。そして、ＦＩＦＯバッファＢＦ１がその供給停止設定枚数だけの基板を収容すると（ステップＳ３５）、ローダＬに対して供給停止信号を送信する（ステップＳ３６）。そしてローダＬは、この供給停止信号を受け取ると基板の払い出し動作を停止する。
【００６９】
その後、統合装置ＦＭの下流の異常が復帰し、正常動作が可能になると、統合装置ＦＭはＦＩＦＯバッファＢＦ２，ＢＦ３から交互に基板を受け取り下流の処理部Ｐ４に基板を搬送する。この際にＦＩＦＯバッファ内にロットエンド信号付き基板が存在する場合があるが、この場合の操作について例を挙げて説明する。例えばＡラインのＦＩＦＯバッファＢＦ２からロットエンド信号付き基板を受け取った場合は、ＦＩＦＯバッファＢＦ２からの基板の受け取りを中断させ、ＢラインのＦＩＦＯバッファＢＦ３からのみ基板を受け取り、そして下流に流す。そして他方のＢラインからもロットエンド信号付き基板を受け取ると、その基板を下流にロットエンド信号の送信とともに搬送し、それ以後はＡラインとＢラインから交互に基板を受け取る。
【００７０】
ここで先述の供給停止枚数をＮとすると、ＦＩＦＯバッファＢＦ２及びＢＦ３のいずれかにおいてＦＩＦＯバッファ内に収容されている基板の枚数が（Ｎ−１）枚となったときにそのＦＩＦＯバッファＢＦ２またはＢＦ３が供給停止信号を無効にする。ここで無効とは、例えば供給停止信号が「ＯＮ」または「ＯＦＦ」で認識されている場合には「ＯＦＦ」にすることである。そして、分岐装置ＦＷは供給停止信号が無効とされたことを認識するとＦＩＦＯバッファＢＦ１への供給停止信号を無効とし、再びそのラインへ基板の払い出し動作を開始する。
【００７１】
このような処理を行うことによってロット毎の管理が正確に行なうことが可能である。さらに、統合装置ＦＭの下流に異常が発生しても、稼働可能な処理部はＦＩＦＯバッファが収容することができる枚数の基板を処理することができ効率的である。
【００７２】
＜１．４．並列処理ラインの片方のラインに異常が発生した場合＞
ここでは、この発明の基板処理装置の並列処理ラインのＡラインに異常が発生し、停止した場合についての説明を行うが、Ｂラインに異常が発生した場合であっても同様である。
【００７３】
図１２においてＡラインの処理部ＰＡ１，ＰＡ２に異常が発生し、停止した場合は分岐装置ＦＷにその異常を伝える。分岐装置ＦＷは、Ａラインで異常が発生したのでＡラインの処理部ＰＡ１への基板の搬送を停止し、Ｂラインの処理部ＰＢ１にのみ基板を搬送する。そして分岐装置ＦＷはＦＩＦＯバッファＢＦ１にロングタクト信号を出力する。この処理を図１３に示す。すなわち、分岐装置ＦＷは、片方のラインが異常停止したことを表す信号を受信する（ステップＳ４０）と、その停止したラインには基板を搬送できないため、上流の装置に対してロングタクト信号を送出する（ステップＳ４１）。
【００７４】
ここでロングタクト信号とは、基板を下流の工程に向けて搬出する際に、その搬出する周期をそれ以前よりも長くすることを要求するための信号をいう。したがってこの場合のように２本の並列ラインのうち一方が停止した際のロングタクト信号は、上流の装置に対して基板を搬出する周期を２倍にすることを要求する信号である。
【００７５】
そしてＦＩＦＯバッファＢＦ１がロングタクト信号を受け取ると、分岐装置ＦＷに対する基板の搬送の周期をそれまでの２倍に変更し、これによって基板が滞留することになる場合はＦＩＦＯバッファＢＦ１内に基板を収容する。またＦＩＦＯバッファＢＦ１はロングタクト信号を受け取るとすぐにその信号をローダＬに向けて送信する。そしてローダＬがロングタクト信号を受け取ると基板の払い出し周期をそれまでの２倍に変更して払い出しを続ける。
【００７６】
ここで統合装置ＦＭは、Ｂラインから搬送されてくる基板を順次に下流の処理部Ｐ４に搬送する。そしてＢラインからロットエンド信号付き基板が搬送されてきたときに、Ａラインから既にロットエンド信号が送られてきているならば、このＢラインからのロットエンド信号付き基板を処理部Ｐ４にロットエンド基板として搬送する。しかしＡラインからはまだロットエンド信号を受信していない場合は、停止中のＡラインにロットエンド基板が存在することになるため、Ｂラインから送られてきたロットエンド信号付き基板を処理部Ｐ４に搬送する際にはロットエンド信号の送信を行わない。そしてその後にＢラインから基板が搬送されてくれば、その基板は次のロットの基板であるため、ＦＩＦＯバッファＢＦ３に収容を開始する。そしてＦＩＦＯバッファＢＦ３の基板の収容した枚数が供給停止設定枚数Ｎに達すると、ＦＩＦＯバッファＢＦ３は分岐装置ＦＷに向けて供給停止信号を送出する（図１０参照）。
【００７７】
このように供給停止信号を送出した状態において、停止中のＡラインに存在する基板を全て取り除き、そしてオペレータがＡラインの各処理部に対して基板消去操作を行った場合には、Ａラインに残っていたロットエンド信号は統合装置ＦＭまで送信される。そしてＢラインからは既にロットエンド信号が得られているので、統合装置ＦＭは処理部Ｐ４に対してロットエンド信号のみを送信する。この操作によって前のロットの基板は全て統合装置ＦＭより下流に搬送されたことになり、またそのことが確認され、統合装置ＦＭはＢラインのＦＩＦＯバッファＢＦ３に収容されていた基板を順次に受け取り次のロットとして処理部Ｐ４に搬送する。そしてＦＩＦＯバッファＢＦ３の基板の収容している枚数が（Ｎ−１）枚になると、供給停止信号を無効にする。これによってＦＩＦＯバッファＢＦ１，ローダＬは、基板を通常の２倍の周期での払い出し動作を開始する。
【００７８】
そしてＡラインが復帰し、稼働を開始すると分岐装置ＦＷはロングタクト信号を無効にし、ＦＩＦＯバッファＢＦ１，ローダＬは通常の周期で基板の払い出しを行う。そして分岐装置ＦＷは交互にＡラインとＢラインに対して基板を搬送する。
【００７９】
また、同様に供給停止信号を送出した状態において、Ａラインに存在する基板を取り除くことなくＡラインが復帰し、稼働を開始した場合には、分岐装置ＦＷはロングタクト信号を無効にし、ＡラインとＢラインとの交互の基板の搬送が可能な状態とする。また、統合装置ＦＭは、Ａラインからの基板を処理部Ｐ４に搬送し続け、ロットエンド基板が搬送されてくると、このロットエンド基板を処理部Ｐ４に搬送する際にロットエンド信号を送信する。これによって前のロットの基板が全て統合装置ＦＭより下流側に搬送されたので、統合装置ＦＭはＦＩＦＯバッファＢＦ３内に収容された基板を収容された順に処理部Ｐ４に搬送する。そしてＦＩＦＯバッファＢＦ３の基板の収容している枚数が（Ｎ−１）枚になると、供給停止信号を無効にする。そしてローダＬは、基板を通常の周期での払い出し動作を開始する。
【００８０】
このように、この発明の基板処理装置は、常に正常なロット毎の管理を行うことが可能である。
【００８１】
＜１．５．変形例＞
この発明の基板処理装置の構成は、これまでの説明において示した構成の他に、分岐装置ＦＷや統合装置ＦＭが他の機能を内蔵したものであってもよい。例えば図７の統合装置ＦＭをＦＩＦＯバッファＢＦ２，ＢＦ３と一体化したものとしてもよい。また、並列処理ラインにおいて３以上の処理が並列されていても良いし、それらの１つがさらに並列処理を有していても良い。それらの構成において分岐装置がロットエンド基板を搬送する際は全ての並列処理部に対してロットエンド信号を送信し、統合装置を最後に通過するロットエンド信号付き基板を下流の処理部に搬送する際にのみ統合装置はロットエンド信号を送信する。
【００８２】
さらに、実施の形態では、基板をロット毎に区別するために、そのロットの最後の基板を搬送する際にロットエンド信号を送信していたが、この方法はロットの最後を認識する方法である。
【００８３】
これに対して、ロットの最初を認識する方法もある。すなわち、ローダがそのロットの最初の基板を払い出す際に、その基板がロットの最初の基板（ロットファースト基板）であることを示すロットファースト信号を送信する。そして各処理部はロットファースト信号付き基板を次の処理部に搬送する際は同時にロットファースト信号を送信する。そして分岐装置において片方のラインにロットファースト信号付き基板を搬送する際にロットファースト信号を送信し、他方のラインに次の基板を搬送する際もロットファースト信号を送信する。これによって２つの並列処理が行われる場合に両方のラインにロットファースト信号付き基板を存在させる。そして統合装置において最初に通過するロットファースト信号付き基板を下流の処理部に搬送する際にのみロットファースト信号を送信し、それ以後に他のラインから搬送されてくるロットファースト信号付き基板のロットファースト信号を無効にする。このような方法によっても正確なロット毎の管理を行うことが可能である。
【００８４】
＜２．第２の実施の形態＞
＜２．１．装置の概要＞
次に、この発明の第２の実施の形態について説明する。この実施の形態は、第１の実施の形態で説明した内容に、基板番号を管理する機能を付加することにより、カセット単位などのロット管理が行えるだけではなく、それぞれのロットについて基板の順序を換えることのないロット管理を行うことができるようにするものである。例えば、カセット毎にロット管理を行う場合は、個々のカセットから払い出された基板の順番を入れ換えることなく処理を行うことができるものである。なお、この実施の形態における基板処理装置についても第１の実施の形態において図１で説明したように各処理部はそれぞれ内部にＣＰＵとメモリを備えており、隣接するＣＰＵどうしは通信可能なように接続されている。
【００８５】
図１４は、この発明の第２の実施の形態の基板処理装置の構成を示す概略図である。図に示すように、ローダＬから払い出される基板は、処理部Ｐ１を経て分岐装置ＦＷに導かれる。分岐装置ＦＷでは、搬送されてきた基板をＡラインの処理部ＰＡとＢラインの処理部ＰＢに交互に振り分けて搬送するとともに、ロットエンド信号を受信した場合にそれをＡラインとＢラインの両方へ送信する機能を有する。Ａラインに搬送された基板は、処理部ＰＡからＦＩＦＯバッファＢＦ２を経由して統合装置ＦＭに導かれる。同様に、Ｂラインに搬送された基板は、処理部ＰＢからＦＩＦＯバッファＢＦ３を経由して統合装置ＦＭに導かれる。統合装置ＦＭは、ＡラインとＢラインから搬送されてくる基板を処理部Ｐ２に搬送する。なお、統合装置ＦＭは、下流の処理部Ｐ２に搬送した基板のうちの最後に下流に搬送した基板の基板番号を基板番号情報として記憶しておく機能を備えている。この記憶は、図１に示すメモリの任意の領域を基板番号の記憶領域として確保することにより行われるが、他の記憶媒体に記憶しても良い。そして、処理部Ｐ２での処理が終了した基板は、アンローダＵＬに導かれてカセットに収容される。なお、処理部の数については任意である。
【００８６】
このような構成において、この実施の形態では、ローダＬが基板を下流の処理部Ｐ１に払い出す際に、基板番号を対応付ける。基板番号とは、１つのロット内の基板について下流に払い出された順序で対応付けられた番号である。例えば、１ロットを１カセットとして管理する場合は、１つのカセット内の基板にそれぞれ異なる基板番号が対応付けられる。また、一般的にカセット内の基板を取り出す際は、最下段に収容されている基板から順次に上段側に取り出していく場合や、最上段に収容されている基板から順次に下段側に取り出していく場合があるが、このような場合には、基板番号は最下段から順次に又は最上段から順次に対応付けられることになる。また、ローダＬは各ロットの最後の基板に対してロットエンド信号を対応付ける機能を有する。
【００８７】
そして、各処理部では、基板を下流に搬送する際に、その基板に対応付けられている基板番号についても送信する。この基板番号の下流への伝達は、第１の実施の形態で説明したロットエンド信号と同様に、各処理部のＣＰＵ間の通信によって行われる。
【００８８】
このようにして、基板番号が対応付けられた基板がローダＬから順次に払い出されると図１５に示すような状態になる。図１５において、基板を示す四角枠内に記されている番号が基板番号である。また、２重枠線で示されている基板Ｗ１９（基板番号「１９」の基板）は、ロットエンド信号が対応付けられたロットエンド基板を示している。図１５に示す基板Ｗ１，Ｗ２，…，Ｗ１９は、ローダＬにおいて、１つのカセットからこの順に払い出された基板である。従って、基板Ｗ１には基板番号「１」が、基板Ｗ２には基板番号「２」が対応付けられており、以下同様に、順次に基板番号が対応付けられている。ロットエンド基板である基板Ｗ１９については、下流に搬送される際に、ロットエンド信号と基板番号との２つの情報がＣＰＵ間の通信によって下流に伝達されるように構成されている。そして、分岐装置ＦＷでは、上流の処理部Ｐ１から搬送されてくる基板を交互にＡラインとＢラインとに搬送している。図１５の場合は、ローダＬから最初に払い出された基板Ｗ１はＡラインの処理部ＰＡに搬送されており、その後に搬送されてくる基板は処理部ＰＢと処理部ＰＡに交互に搬送されている。
【００８９】
このような状態で処理が進行していくと、基板Ｗ１はＦＩＦＯバッファＢＦ２に入り、基板Ｗ２はＦＩＦＯバッファＢＦ３に入る。各ＦＩＦＯバッファＢＦ２，ＢＦ３は、バッファ内にある任意の基板を統合装置ＦＭに搬送しようとする際に、統合装置ＦＭに対して搬送しようとしている基板の基板番号を示す。すなわち、各ＦＩＦＯバッファＢＦ２，ＢＦ３内のＣＰＵが、番号情報送信手段として機能し、統合装置ＦＭに対して基板番号を送信する。統合装置ＦＭは、ＦＩＦＯバッファから得られる基板番号を参照することにより、そのＦＩＦＯバッファが統合装置ＦＭに渡そうとしている基板を受け取るか否かの判断を行う。
【００９０】
具体的には、統合装置ＦＭは、基板を下流に搬送する際には、図１６に示すような処理を行う。図１６は、この発明の第２の実施の形態の基板処理装置における統合装置ＦＭのフローチャートである。まず、統合装置ＦＭに電源が供給されてプログラムがロードされると、メモリの基板番号情報を記憶するための記憶領域に「０」をセットする（ステップＳ５０）。すなわち、基板番号情報を初期値「０」に設定する。そして、統合装置ＦＭは、ＡラインのＦＩＦＯバッファＢＦ２又はＢラインのＦＩＦＯバッファＢＦ３から基板の基板番号を獲得（受信）するまで待つ。そしてローダから順次に払い出された基板の処理が進行し、ＦＩＦＯバッファＢＦ２，ＢＦ３に基板が搬送されると、ＦＩＦＯバッファＢＦ２，ＢＦ３は、統合装置ＦＭに対して払い出し要求を行う。この払い出し要求は、先述のように払い出そうとする基板の基板番号を統合装置ＦＭに示すことによって行われる。このようにして、統合装置ＦＭは、ＦＩＦＯバッファＢＦ２，ＢＦ３が払い出そうとしている基板の基板番号を獲得する（ステップＳ５１）。そして、統合装置ＦＭは、ＦＩＦＯバッファから獲得した基板番号がメモリに記憶している基板番号情報に対して「＋１」であるか否かを判断する（ステップＳ５２）。最初は、メモリに記憶している基板番号情報は、ステップＳ５０により「０」に設定されているため、ＦＩＦＯバッファから得られる基板番号が「１」であるか否かの判断が行われることになる。そして、ステップＳ５２で「ＹＥＳ」と判断された場合は、ステップＳ５３に進み、「ＮＯ」と判断された場合は、ステップＳ５４に進む。そして、ステップＳ５３では、払い出し要求を行ったＦＩＦＯバッファからメモリに記憶している基板番号情報の「＋１」と等しい基板番号の基板を受け取り、下流の処理部Ｐ２に搬送する。
【００９１】
一方、ステップＳ５４では、ＦＩＦＯバッファから獲得した基板番号がメモリに記憶している基板番号情報に対して「＋１」の関係ではないため、その基板を受け取らずに、並列処理ラインの他方のラインから基板番号を獲得するまで待機する。そして、他方のラインからも基板番号が得られたときに、両ラインのＦＩＦＯバッファＢＦ２，ＢＦ３から得られた基板番号を比較する（ステップＳ５５）。そして、比較の結果、基板番号の若い（小さい）基板を下流の処理部Ｐ２に搬送する基板として特定する（ステップＳ５６）。そして、ステップＳ５３に進み、ステップＳ５６で特定された基板を受け取り下流の処理部Ｐ２に搬送する。
【００９２】
そして次に、下流に搬送した基板がロットエンド基板であるか否かを調べる（ステップＳ５７）。この判断は、第１の実施形態で説明したように、ＡラインとＢラインの両方からロットエンド信号を受信したか否かによりなされる。そして、ロットエンド基板である場合にはステップＳ５８において、メモリに記憶している基板番号情報を「０」にリセットする。また、ロットエンド基板でない場合にはステップＳ５９において、メモリに記憶している基板番号情報を、処理部Ｐ２に搬送した基板の基板番号に修正する。この処理により、統合装置ＦＭのメモリには、下流の処理部Ｐ２に搬送した基板のうちの最後に下流に搬送した基板の基板番号を基板番号情報として記憶しておくことが可能となる。そして、ステップＳ６０において「ＹＥＳ」となるまで、ステップＳ５１〜Ｓ６０の処理を繰り返す。
【００９３】
例えば、図１５において、基板Ｗ２がＦＩＦＯバッファＢＦ３に運ばれるよりも先に、基板Ｗ１がＦＩＦＯバッファＢＦ２に運ばれた場合には、統合装置ＦＭに対して、基板Ｗ１の払い出し要求が先に行われる。このとき、基板Ｗ１の基板番号は「１」であるとともに、統合装置ＦＭのメモリに記憶されている基板番号情報が「０」であるため、ステップＳ５２において、「ＹＥＳ」と判断される。従って、ＦＩＦＯバッファＢＦ２から得られる基板Ｗ１が統合装置ＦＭに受け取られ、下流の処理部Ｐ２に搬送される。このとき、基板Ｗ１はロットエンド信号付き基板ではないため、統合装置ＦＭのメモリに記憶している基板番号を「１」に修正する。そうすると次に、ＢラインのＦＩＦＯバッファＢＦ３から基板番号「２」についての基板Ｗ２の払い出し要求がある。ＦＩＦＯバッファＢＦ３から得られる基板番号「２」は、メモリに記憶している基板番号情報「１」に対して「＋１」となる値であるため、このＦＩＦＯバッファＢＦ３から基板を受け取り、下流に搬送するとともに、メモリに記憶している基板番号情報を「２」に更新する。
【００９４】
また、図１５において、基板Ｗ１が統合装置ＦＭより下流に搬送された後に、基板Ｗ２がＦＩＦＯバッファＢＦ３に入るよりも先に、基板Ｗ３がＦＩＦＯバッファＢＦ２に搬送された場合は、基板Ｗ３についての払い出し要求が先に行われる。このとき、払い出し要求に伴う基板番号は「３」であるが、統合装置ＦＭのメモリに記憶している基板番号情報は「１」であり、「＋１」されても基板Ｗ３の基板番号にはならない。このようなときは、図１６のステップＳ５４〜Ｓ５６の処理によって、基板番号が入れ換わらないようにしている。すなわち、統合装置ＦＭは基板Ｗ３を受け取らずに、ＦＩＦＯバッファＢＦ２内で待機させる。そして、他方のＢラインのＦＩＦＯバッファＢＦ３から払い出し要求があるのを待つ。ＦＩＦＯバッファＢＦ３から基板Ｗ２についての払い出し要求があると、統合装置ＦＭは、基板Ｗ３と基板Ｗ２の基板番号の比較を行う。そして、基板Ｗ２の基板番号「２」の方が若い番号であるため、基板Ｗ２を受け取り、下流に搬送する。このとき、メモリに記憶している基板番号情報は「２」となる。そして、ＡラインのＦＩＦＯバッファＢＦ２からの払い出し要求は、基板番号「３」であるため、メモリに記憶している基板番号情報「２」に「＋１」した値となり、下流に搬送することが可能となる。
【００９５】
このような処理による基板の流れを図１７に示す。図１７では、基板処理装置の統合装置ＦＭが下流の処理部Ｐ２に基板Ｗ２を搬送した状態を示している。従って、統合装置ＦＭの下流に最後に搬送された基板は基板番号「２」の基板Ｗ２であるので、統合装置ＦＭのメモリに記憶している基板番号情報は「２」となっている。この状態で、基板Ｗ３と基板Ｗ４がそれぞれＡラインとＢラインのＦＩＦＯバッファＢＦ２，ＢＦ３に搬送される場合について説明する。
【００９６】
まず、基板Ｗ３が先に統合装置ＦＭに対して払い出し要求を行った場合、統合装置ＦＭは、メモリに記憶している基板番号情報「２」に対して「＋１」した基板番号であるため、基板Ｗ３を受け取り下流に搬送する。そして、メモリに記憶している基板番号情報を「３」に更新する。そして、次に基板Ｗ４が払い出し要求を行った場合には基板番号情報「３」に対して「＋１」となる基板番号であるため、基板Ｗ４を受け取り下流に搬送する。
【００９７】
また、基板Ｗ４が先に統合装置ＦＭに対して払い出し要求を行った場合は、先述したように、基板番号情報「２」に対して「＋１」の関係とならないため、統合装置ＦＭは基板Ｗ４は受け取らない。そして、基板Ｗ３についての払い出し要求があったときに、基板Ｗ４と基板Ｗ３との基板番号を比較して若い基板番号の基板Ｗ３を下流に搬送する。そして、メモリに記憶している基板番号情報を「３」に更新する。
【００９８】
このように、統合装置ＦＭにおいて基板番号情報を記憶保持し、この基板番号情報に基づいて下流に搬送する基板を特定することにより、統合装置ＦＭより下流に搬送される基板は、基板番号の小さい基板から順に搬送され、ローダからの基板の払い出し順（基板番号）が入れ換わることはない。また、統合装置ＦＭはロットエンド基板を下流に搬送すると、メモリに記憶している基板番号情報をリセットするため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となる。
【００９９】
なお、図１７において、Ａラインの処理部ＰＡとＢラインの処理部ＰＢとの両ラインにロットエンド信号付き基板が存在するが、これは、第１の実施の形態で説明したように分岐装置ＦＷが各ラインにロットエンド信号を送信したことに起因している。そして、統合装置ＦＭでは、先に下流に搬送される基板番号の若い方のロットエンド信号付き基板についてはそのロットエンド信号を無効にし、最後に下流に搬送されるロットエンド信号付き基板についてのみロットエンド信号を有効にした状態でそれらの基板を下流に搬送する。換言すれば、統合装置ＦＭから最後に払い出される基板に付与されているロットエンド信号のみが有効となり、それより前に払い出される基板にロットエンド信号が対応付けられている場合は、そのロットエンド信号は無効になる。
【０１００】
また、３以上のラインが並列に設置された並列処理ラインの場合は、最初に払い出し要求のあったラインについて基板番号が基板番号情報に対して「＋１」でない場合には、そのラインの基板を待機させる。そして、次に払い出し要求のあるラインについても基板番号が基板番号情報に対して「＋１」であるか否かを判断し、「＋１」の関係でない基板については待機させる。そして、全てのラインから払い出し要求があったときに、各ラインからの基板番号を比較し、基板番号の若い基板を下流に搬送する。このような処理にすれば、３以上のラインが並列に設置された並列処理ラインについても基板の順序を入れ換えることなく、番号の小さいものから順に下流に搬送することが可能となる。
【０１０１】
以上説明したように、この実施の形態の基板処理装置の処理内容を基板の搬送の流れに沿って示すと図１８に示すようなフローとなる。図１８に示すように、この実施の形態の基板処理装置（図１４参照）では、まずローダＬにおいて基板番号を対応付けるとともに、ロットの最後の基板に対してはロットエンド信号が対応付けられる（ステップＳ１０１）。そして、ローダＬにおいて基板を払い出す際に、基板番号を下流の処理部Ｐ１のＣＰＵに対して送信する（ステップＳ１０２）。なお、下流に搬送する基板にロットエンド信号が対応付けられている場合は、その際に当該ロットエンド信号も送信する。処理部Ｐ１では、基板を下流の分岐装置ＦＷに搬送する際に基板番号を下流に基板番号を分岐装置ＦＷのＣＰＵに対して送信するとともに、必要に応じてロットエンド信号の送信も行われる（ステップＳ１０３）。分岐装置ＦＷにおいては並列処理ラインを構成する各ラインに対して基板を交互に搬送する。そして、搬送の際に基板番号を各ラインに送信する。また第１の実施の形態で説明したように必要に応じて全ての並列処理ラインに対してロットエンド信号を送信する（ステップＳ１０４）。そして、各ラインの処理部ＰＡ，ＰＢにおいても下流に基板を搬送する際に基板番号を送信する（ステップＳ１０５）。そして、各ＦＩＦＯバッファＢＦ２，ＢＦ３は統合装置ＦＭに基板を搬送する際に、統合装置ＦＭに対して払い出し要求を行う（ステップＳ１０６）。統合装置ＦＭは払い出し要求に伴う基板番号に基づいて、記憶した基板番号＋１の基板、または基板番号の小さい方から先に受け取る。そしてその基板を下流に搬送する際に、下流に基板番号を送信する。なお、統合装置ＦＭにはロットエンド信号が全てのラインから送られてくるが、下流に搬送する際にはＡラインとＢラインの両方から受け取ったロットエンド信号のうち、統合装置から先に下流に払い出される基板番号の若い方の基板に対応したロットエンド信号は無効にし、実際にロットの最後の基板、すなわちロットエンド基板に対してのみロットエンド信号を対応付けて下流へ送信する（ステップＳ１０７）。そして、統合装置ＦＭは下流に搬送する基板の基板番号をメモリに記憶する（ステップＳ１０８）。そして、処理部Ｐ２においても下流に基板を搬送する際に基板番号を送信する（ステップＳ１０９）。最後にアンローダＵＬにおいて基板番号に基づいて基板をカセットに収容し、一連の基板処理が終了する（ステップＳ１１０）。
【０１０２】
＜２．２．基板が抜き取られた場合＞
次に、統合装置ＦＭより上流において、基板が抜き取られた場合について説明する。図１９は、基板の抜き取りがあった場合の基板の流れを説明するための説明図である。そして、図１９は、図１７に示す状態において処理部ＰＡで基板番号「１１」の基板Ｗ１１と基板番号「１３」の基板Ｗ１３とが何らかのトラブルにより抜き取られた場合を示している。
【０１０３】
基板の抜き取り操作は、オペレータによって行われる。すなわち、基板処理装置の処理部ＰＡに何らかのトラブル等が生じ、基板Ｗ１１，Ｗ１３を抜き取ることが必要になった場合に、オペレータは必要に応じてＡラインの処理を停止させる等の処理を行って、基板Ｗ１１，Ｗ１３を抜き取る。それとともに、オペレータは、基板Ｗ１１と基板Ｗ１３とに対応付けられていた基板番号「１１」，「１３」をマニュアル操作により消去する。この消去は、本実施形態では、基板Ｗ１１と基板Ｗ１３が抜き取られるときにあった処理部のＣＰＵが保持しているその基板番号を、図示しないキーボード等の入力手段を操作して消去することによりなされる。この操作により実際の基板とその基板に対応付けられたデータを消去することが可能となり、基板処理装置内を流れる基板と、データとの整合性が保たれるようになる。
【０１０４】
図１９において統合装置ＦＭは下流に基板番号「１０」の基板Ｗ１０を搬送した後であるので、メモリに記憶している基板番号情報は「１０」となっている。統合装置ＦＭは、下流に搬送した基板Ｗ１０の基板番号「１０」を基板番号情報として記憶保持しているため、次に下流に搬送する基板として基板番号「１１（＝１０＋１）」を示す基板が払い出されることを期待する。しかし、基板番号「１１」を示す基板は既に抜き取られているため、そのような基板は搬送されてこない。そして、基板Ｗ１２がＦＩＦＯバッファＢＦ３に導かれ、統合装置ＦＭに対して払い出し要求が行われる。統合装置ＦＭは、基板番号情報「１０」に「＋１」である基板番号ではないため、基板Ｗ１２を受け取らずにＦＩＦＯバッファＢＦ３内で待機させる。すると次に、ＡラインのＦＩＦＯバッファＢＦ２から基板番号「１５」の基板Ｗ１５についての払い出し要求がある。ところが、この基板番号「１５」についても基板番号情報に「＋１」となる基板ではない。
【０１０５】
このように、全ての並列処理ラインから得られた基板番号がメモリに記憶している基板番号情報に対して「＋１」となるものがない場合には、統合装置ＦＭが期待している基板番号の基板が抜き取られたことが判断できる。従って、図１６のステップＳ５６に示したように基板番号の若い（小さい）基板を下流に搬送する。これにより、基板の順序を入れ換えることなく搬送することができる。図１９の例の場合であると、基板Ｗ１２と基板Ｗ１５の基板番号を比較すると基板Ｗ１２の基板番号の方が小さいため、基板Ｗ１２を先に受け取って下流に搬送するとともに、メモリに記憶している基板番号情報を「１２」に更新する。
【０１０６】
次に、基板Ｗ１３についても抜き取られているため、統合装置ＦＭの期待する基板番号「１３」の基板は搬送されてこない。従って、基板Ｗ１４についての払い出し要求が統合装置ＦＭに対して行われたときに、統合装置ＦＭは基板Ｗ１５と基板Ｗ１４の基板番号を比較して、基板Ｗ１４をＦＩＦＯバッファＢＦ３から受け取る。そして、基板Ｗ１４が下流に搬送された後に基板番号情報が「１４」に更新される。そして、ＦＩＦＯバッファＢＦ２内で待機していた基板Ｗ１５がようやく統合装置ＦＭに受け取られて、下流の処理部Ｐ２に搬送されることになる。
【０１０７】
そして、アンローダＵＬでは、搬送されてくる基板の基板番号に基づいて基板をカセットに収容する。そして、基板番号「１」の基板は、カセットの１番目の棚に収容し、基板番号「２」の基板は、カセットの２番目の棚に収容するというような設定にすると、基板が抜き取られている場合には、その基板番号に対応する棚が空となり、どの基板が抜かれたかが判明しやすいようになる。
【０１０８】
また、途中の棚が空となることが不都合であれば、アンローダＵＬにおいて上流から搬送されてくる基板をカセットの１番目の棚から順次に収容していけば、基板が抜き取られていても途中に空の棚を生じない。
【０１０９】
以上説明したように、この実施の形態においては、ローダにおいて基板を払い出す際に、払い出した順番に応じた基板番号を対応付け、各処理部では基板を搬送する際に基板番号を対応付けて搬送する。そして、統合装置ＦＭにおいては下流に搬送した基板に対応付けられていた基板番号を基板番号情報として記憶しておき、並列処理ラインに設けられたＦＩＦＯバッファから払い出し要求があった場合には、当該基板番号情報に基づいて下流に基板を搬送する。従って、ロットの異なる基板が他のロットに混入しない正確なロット毎の管理を行うことができるとともに、１つのロットについて基板の順序を換えることなくローダからアンローダまで基板を導くことが可能となる。
【０１１０】
＜２．３．変形例＞
次に、この実施の形態についての変形例について説明する。
【０１１１】
まず、基板番号を各基板に対応付ける作業を行うところは、ローダに限定するものではない。基板の順序が入れ替わる可能性があるのは、並列処理ラインから直列処理ラインに合流する部分である。従って、並列処理ラインとなる前、すなわち、ローダＬから分岐装置ＦＷの間の任意の位置で基板番号を対応付けすることによっても基板の順序を換えることなくローダＬからアンローダＵＬに基板を導くことが可能となる。
【０１１２】
また、基板に対応付ける基板番号は、数字に限定するものでもない。すなわち、基板の順序を特定できるものであれば文字又は記号等の情報であっても良い。
【０１１３】
さらに、第１の実施の形態で説明したように、ロングタクト信号や供給停止信号を用いれば、トラブルが発生した場合等にも適切なロット管理を行うことが可能となる。
【０１１４】
＜３．第３の実施の形態＞
＜３．１．装置の概要＞
次に、この発明の第３の実施の形態について説明する。この実施の形態は、第１の実施の形態で説明した内容に、基板番号とロット番号を管理する機能を付加することにより、カセット単位などのロット管理が行えるだけではなく、それぞれのロットについて基板の順序を換えることのないロット管理を行うことができるようにするものである。例えば、カセット毎にロット管理を行う場合は、個々のカセットから払い出された順番を入れ換えることなく処理を行うことができるものである。なお、この実施の形態における基板処理装置についても第１の実施の形態において図１で説明したように各処理部はそれぞれ内部にＣＰＵとメモリを備えており、隣接するＣＰＵどうしは通信可能なように接続されている。
【０１１５】
図２０は、この発明の第３の実施の形態の基板処理装置の構成を示す概略図である。図に示すように、ローダＬから払い出される基板は、処理部Ｐ１を経て分岐装置ＦＷに導かれる。分岐装置ＦＷでは、搬送されてきた基板をＡラインの処理部ＰＡとＢラインの処理部ＰＢに交互に振り分けて搬送する。Ａラインに搬送された基板は、処理部ＰＡから統合装置ＦＭに導かれる。同様に、Ｂラインに搬送された基板は、処理部ＰＢから統合装置ＦＭに導かれる。統合装置ＦＭは、ＡラインとＢラインから搬送されて払い出されてくる基板を、基板番号の大小などに関係なく払い出しの早い順に受け取り、バッファＢＦに搬送する。そして、バッファＢＦは、下流の処理部Ｐ２に対して基板を搬送する。なお、バッファＢＦは、下流の処理部Ｐ２に搬送した基板のうちの最後に下流に搬送した基板の基板番号を基板番号情報として記憶しておくとともに、その基板のロット番号をも記憶する機能を備えている。この記憶は、図１に示したようにバッファ内のメモリの任意の領域を基板番号およびロット番号の記憶領域として確保することにより行われるが、他の記憶媒体に記憶しても良い。また、バッファＢＦは、内部に収納している複数の基板の基板番号と、新たに上流側が払い出そうとする基板の基板番号を比較し、最も小さい基板番号の基板から先に下流へ払い出す機能を有する。そして、処理部Ｐ２での処理が終了した基板は、アンローダＵＬに導かれてカセットに収容される。なお、処理部の数については任意である。
【０１１６】
このような構成において、この実施の形態では、ローダＬが基板を下流の処理部Ｐ１に払い出す際に、カセット毎にロット番号を対応付けるとともに、そのカセットについて基板を払い出した順に応じて基板番号を対応付ける。また、ロットエンド基板にはロットエンド信号を対応付ける。
【０１１７】
図２０に示す第３の実施の形態の基板処理装置が第２の実施の形態と異なる点は、統合装置ＦＭの下流にバッファＢＦが設けられてる点である。従って、ＡラインとＢラインの並列処理ラインには、第２の実施の形態で説明したようなＦＩＦＯバッファを設ける必要がない。すなわち、この実施の形態の場合、バッファの数を１個にすることができるので、基板処理装置の専有面積を小さくすることが可能となるとともに、コストの低下を実現することができる。
【０１１８】
なお、この実施の形態においても、基板番号とロット番号との下流への伝達は、第１の実施の形態で説明したロットエンド信号と同様に、各処理部のＣＰＵ間の通信によって行われる。
【０１１９】
さて、基板番号とロット番号が対応付けられた基板がローダＬから順次に払い出され、処理が進行すると、図２１に示すような状態になる。図２１において、基板を示す四角枠内に記されている数字のうち、上段に記されている数字が基板番号であり、下段に記されている数字がロット番号である。また、２重枠線で示されている基板Ｗ１３，Ｗ１４，Ｗ１８，Ｗ１９は、ロットエンド信号が対応付けられたロットエンド信号付き基板を示している。図２１に示す基板Ｗ１，Ｗ２，…，Ｗ１９は、ローダＬにおいて、２つのカセットからこの順に払い出された基板である。従って、基板Ｗ１には基板番号「１」とロット番号「１」が、基板Ｗ２には基板番号「２」とロット番号「１」が対応付けられており、以下同様に、順次に基板番号が対応付けられている。そして、基板Ｗ１３，Ｗ１４の後からは、ロット番号「２」についての基板が基板番号の小さい順に続いている。なお、第１の実施の形態で説明したように、分岐装置ＦＷにおいてロットエンド信号をＡ，Ｂの両ラインに送信しているため、各ロットごとのロットエンド信号付き基板が各ラインごとに存在している。
【０１２０】
そして、統合装置ＦＭは、Ａライン，Ｂラインから搬送されてくる基板を、通常は交互に、バッファＢＦに搬送する。なお、統合装置ＦＭは、上流側にバッファを備えていないため、処理部ＰＡ，ＰＢから払い出し要求があったときには、速やかにその基板を受け取るように構成されている。そして、ロットエンド信号付き基板を搬送する際には、同一のロットに関してＡラインとＢラインのそれぞれから受け取るロットエンド信号付き基板のうち、最後に通過する基板に対応づけられたロットエンド信号のみを有効として当該基板に対応づけて下流のバッファＢＦに基板の搬送とともに送信し、それ以外の基板に対応づけられたロットエンド信号は消去するなどして無効とし当該基板のみを下流のバッファＢＦに搬送する。
【０１２１】
そして、バッファＢＦは、統合装置ＦＭから搬送されてくる基板を受け取り、基板番号とロット番号を調べる。そして、その基板番号とロット番号とに基づいて、その基板を下流に搬送するか、又はバッファ内に収容しておくかの判断を行う。そして、バッファＢＦよりも下流に対しても基板の搬送の際に基板番号とロット番号との送信が行われる。
【０１２２】
バッファＢＦは、基板を下流の処理部Ｐ２に搬送する際には、図２２に示すような処理を行う。図２２は、この発明の第３の実施の形態の基板処理装置におけるバッファＢＦのフローチャートである。
【０１２３】
まず、バッファＢＦに電源が供給されてプログラムがロードされると、メモリの基板番号とロット番号とを記憶するための記憶領域に「０」をセットする（ステップＳ７０）。すなわち、基板番号とロット番号とを初期値「０」に設定する。そして、バッファＢＦは統合装置ＦＭから基板が搬送されてくると、基板に対応付けられている基板番号とロット番号とを読み取る（ステップＳ７１）。このとき、基板がロットエンド信号付き基板である場合にはロットエンド信号も読み取る。さらにこのとき、メモリに記憶しているロット番号が「０」であるときには、搬送されてきた基板のロット番号を記憶保持する。そして、ステップＳ７２において搬送されてきた基板がロットエンド信号付き基板であるか否かを調べる。これは、ロットエンド信号を受信しているかどうかによって行われる。そして、ロットエンド信号付き基板である場合にはステップＳ７３に進み、ロットエンド信号付き基板でない場合にはステップＳ７８に進む。
【０１２４】
搬送されてきた基板がロットエンド信号付き基板でなかった場合は、ステップＳ７８において、その基板のロット番号がメモリに記憶しているロット番号と同じであって、基板番号がメモリに記憶している基板番号に対して「＋１」となるかどうかを調べる。そして「ＹＥＳ」であればステップＳ７９に、「ＮＯ」であればステップＳ８２に進む。ステップＳ７９では、搬送されてきた基板が同一のロットであり、かつ、順序通りの基板であるのでそのまま下流の処理部Ｐ２に搬送する。そして、下流に搬送した基板の基板番号をメモリに書き込むことにより、メモリの基板番号を更新する（ステップＳ８０）。そして、ステップＳ８０で更新されたメモリの基板番号に基づいて、次に搬送すべき順序の基板がバッファ内にあるかどうかを調べる（ステップＳ８１）。「ＹＥＳ」であれば、ステップＳ７９〜Ｓ８１の処理を繰り返す。「ＮＯ」であれば、ステップＳ７１に戻る。一方、ステップＳ７８で「ＮＯ」と判断された場合は、下流に搬送すべき順序の基板ではないため、バッファ内に収容し（ステップＳ８２）、ステップＳ７１に戻る。
【０１２５】
ステップＳ７１で搬送された基板につき、ステップＳ７２においてロットエンド信号が対応付けられていると判断されると、ステップＳ７３では、バッファ内に基板を収容しているか否かを調べる。そして、バッファ内に基板が存在する場合には、今回搬送されたロットエンド信号付き基板も含めた中から、メモリに記憶しているロット番号と同じロット番号の基板であって、基板番号の若い（小さい）基板から順次に下流の処理部Ｐ２に搬送する（ステップＳ７４）。そして、最後に搬送する基板、すなわち、基板番号の最も大きい基板を下流に搬送する際に、ロットエンド信号の送信を行う（ステップＳ７５）。一方、バッファ内に基板が存在しない場合には、搬送されてきたロットエンド基板を下流に搬送するとともに、ロットエンド信号を送信するのみである（ステップＳ７６）。ステップＳ７３〜Ｓ７６の処理により、メモリに記憶しているロット番号についての基板は、全て下流に搬送したこととなるため、メモリの基板番号を「０」にリセットし、ロット番号を次のものに更新する（ステップＳ７７）。そして、処理はステップＳ８３に進む。
【０１２６】
そして、ステップＳ８３において、さらに、次のロット番号の基板が搬送されてくるかどうかを判断し、「ＹＥＳ」の場合はステップＳ７１に処理を戻し上記の処理を繰り返す。また、「ＮＯ」の場合には処理は終了する。
【０１２７】
以上説明したような処理を行うことにより、図２０に示すような構成であっても、基板の順序を入れ換えることなく基板を順次に搬送していくことができる。
【０１２８】
次に、この実施の形態の基板処理装置の処理内容を基板の搬送の流れに沿って示すと図２３に示すようなフローとなる。図２３に示すように、この実施の形態の基板処理装置（図２０参照）では、まずローダＬにおいて基板に対して基板番号とロット番号を対応付けるとともに、ロットの最後の基板に対してはロットエンド信号が対応付けられる（ステップＳ２０１）。そして、ローダＬにおいて基板を払い出す際に、基板番号とロット番号とを下流の処理部Ｐ１のＣＰＵに対して送信する（ステップＳ２０２）。なお、下流に搬送する基板にロットエンド信号が対応付けられている場合は、その際に当該ロットエンド信号も送信する。処理部Ｐ１では、基板を下流の分岐装置ＦＷに搬送する際に基板番号とロット番号とを下流の分岐装置ＦＷのＣＰＵに対して送信するとともに、必要に応じてロットエンド信号の送信も行われる（ステップＳ２０３）。分岐装置ＦＷにおいては並列処理ラインを構成する各ラインに対して基板を交互に搬送する。そして、搬送の際に基板番号とロット番号とを各ラインに送信する。また第１の実施の形態で説明したように必要に応じて全ての並列処理ラインに対してロットエンド信号を送信する（ステップＳ２０４）。そして、各ラインの処理部ＰＡ，ＰＢにおいても下流に基板を搬送する際に基板番号とロット番号とを送信する（ステップＳ２０５）。統合装置ＦＭは上流の処理部ＰＡ，ＰＢが払い出す順で基板を受け取り、基板を下流に搬送する際に、下流に基板番号とロット番号を送信する。なお、統合装置ＦＭにはロットエンド信号が全てのラインから送られてくるが、下流に搬送する際には最後に通過するロットエンド信号付き基板に対してのみロットエンド信号を対応付けて送信し、その他のロットエンド信号を無効にする（ステップＳ２０６）。そして、バッファＢＦは基板番号とロット番号に基づいて基板を下流に搬送するとともに、その搬送の際に基板の基板番号とロット番号とをメモリに記憶する（ステップＳ２０７）。このとき、受け取ったロットエンド信号付き基板の基板番号より大きい基板番号を持つ基板がバッファＢＦ内であれば、最も大きい基板番号を持つ基板へ、受け取ったロットエンド信号付き基板に対応付けられていたロットエンド信号を付け替える。そして、基板番号の小さい基板から順に下流へ搬送し、最後にロットエンド信号が対応付けられたロットエンド基板を下流へ搬送する。このロットエンド信号の付け替えの処理によりロットエンド信号の適正化を図ることができる。そして、処理部Ｐ２においても下流に基板を搬送する際に基板番号とロット番号とを送信する（ステップＳ２０８）。最後にアンローダＵＬにおいて基板番号とロット番号とに基づいて基板をカセットに収容し、一連の基板処理が終了する（ステップＳ２０９）。
【０１２９】
＜３．２．基板が抜き取られた場合＞
次に、統合装置ＦＭより上流において、基板が抜き取られた場合について説明する。図２４は、基板の抜き取りがあった場合の基板の流れを説明するための説明図である。そして、図２４は、図２１に示す状態において処理部ＰＡで基板番号「１１」の基板Ｗ１１が何らかのトラブルにより抜き取られた場合を示している。
【０１３０】
基板の抜き取り操作は、第２の実施形態と同様にオペレータによって行われ、基板Ｗ１１に対応付けられていた基板番号，ロット番号はマニュアル操作により消去される。
【０１３１】
バッファＢＦは下流に基板Ｗ８を搬送した後であるので、メモリに記憶している基板番号は「８」であり、ロット番号は「１」となっている。バッファＢＦは、下流に搬送した基板Ｗ８の基板番号「８」を記憶保持しているため、次に下流に搬送する基板としてロット番号「１」，基板番号「９（＝８＋１）」を示す基板が払い出されることをを期待する。そして、統合装置ＦＭから実際にロット番号「１」，基板番号「９」の基板Ｗ９が搬送されてくると、下流に搬送する。このときに、メモリに記憶している基板番号を「９」に更新する。同様に、基板Ｗ１０についても順序通りの基板であるため下流に搬送され、そのときにメモリに記憶している基板番号が「１０」に更新される。
【０１３２】
しかし、次に、基板番号「１１」を示す基板は既に抜き取られているため、そのような基板は搬送されてこない。そして、図２４に示すように基板Ｗ１３が先に統合装置ＦＭに導かれたとする。ここで、基板Ｗ１３に対応付けられているロットエンド信号は無効にされ、通常の基板としてバッファＢＦに搬送されることとなる。基板Ｗ１３がバッファＢＦに導かれても、基板番号が「１１（＝１０＋１）」ではないため、バッファ内に収容される。そして、次に、基板Ｗ１２がバッファＢＦに導かれても、基板番号が異なるため、バッファ内に収容される。そして、基板Ｗ１４がバッファＢＦに搬送されたときに、バッファＢＦは基板Ｗ１４がロットエンド基板であることを認識し、バッファ内に収容されている当該ロットの基板を基板番号が若い順に下流に搬送する。そして、最大の基板番号をもつ基板Ｗ１４が、ロットエンド信号が対応付けられたロットエンド基板として下流に搬送される。
【０１３３】
このように、この実施の形態の基板処理装置は、基板が抜き取られた場合であっても正常にロットの管理を行うことができるとともに、基板順序を入れ換えることがない管理が可能である。
【０１３４】
なお、以上の例では、抜き取られた基板番号「１１」の基板より後に搬送されてくる基板は、ロットエンド信号が対応づけられた基板がくるまで全てがバッファＢＦ内に収納され、ロットエンド信号付きの基板がきた時点でバッファＢＦから払い出しがなされることになる。以上の制御構成にかえて、ある基板が抜き取られたとき、その基板の基板番号（上記の例では「１１」）とロット番号とを消去することなく、第１の実施形態で説明したロットエンド信号の場合と同様に、かかる番号情報のみを下流側へ送信する構成とすれば、基板の抜き取りがあった場合でも、ロットエンド信号付き基板を待たずに基板を順次下流へ搬送できる。
【０１３５】
＜３．３．別のロットの基板が混在した場合＞
次に、バッファＢＦにおいて、異なるロットの基板が混在した場合について説明する。図２５は、異なるロットの基板が混在した場合の基板の流れを説明するための説明図である。
【０１３６】
図２５は、ロット番号「１」のロットエンド基板Ｗ１４がバッファＢＦに搬送される前に、ロット番号「２」の基板Ｗ１５が搬送された状態を示している。このようなことは、Ｂラインのトラブルなどのため、Ａラインにおける処理が相体的に早く進んだ場合などにおこり得る。バッファＢＦは、下流に基板Ｗ１２を搬送した後であるので、次に下流に搬送する基板は、基板Ｗ１３である。従って、基板Ｗ１５はバッファ内に収容されることとなり、バッファ内に収容されていた基板Ｗ１３は、下流の処理部Ｐ２に搬送される。そして次に、バッファＢＦにロット番号「２」，基板番号「３」の基板Ｗ１７が搬送された場合、バッファＢＦには未だロット番号「１」のロットエンド基板が搬送されていないので基板Ｗ１７をバッファ内に収容することとなる。そして、基板Ｗ１４がバッファＢＦに搬送されると、下流に搬送すべき適切な順序の基板であるのでロットエンド基板として処理部Ｐ２に搬送される。そして、バッファＢＦの記憶している基板番号は「０」にリセットされ、ロット番号は更新されて「２」となる。そして、バッファＢＦには既にロット番号「２」の基板が搬送されているので、基板番号「１」の基板Ｗ１５から基板番号順に下流に搬送する。
【０１３７】
このように、この実施の形態の基板処理装置は、バッファＢＦ内で異なるロットの基板が混在するような場合であっても正常にロットの管理を行うことができるとともに、基板順序を入れ換えることがない管理が可能である。
【０１３８】
＜３．４．変形例＞
次に、この実施の形態についての変形例について説明する。
【０１３９】
まず、基板番号を各基板に対応付けるのは、ローダに限定するものではない。基板の順序が入れ替わる可能性があるのは、並列処理ラインから直列処理ラインに合流する部分である。従って、基板番号は並列処理ラインとなる前、すなわち、ローダＬから分岐装置ＦＷの間の任意の位置で基板番号を対応付けすることによっても基板の順序を換えることなくローダＬからアンローダＵＬに基板を導くことが可能となる。
【０１４０】
また、基板に対応付ける基板番号は、数字に限定するものでもない。すなわち、基板の順序を特定できるものであれば文字又は記号等の情報であっても良い。
【０１４１】
さらに、第１の実施の形態で説明したように、ロングタクト信号や供給停止信号を用いれば、トラブルが発生した場合等にも適切なロット管理を行うことが可能となる。
【０１４２】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識することにより、ロット毎の区別を行うため、常に正確なロット毎の管理を行うことができる。
【０１４３】
請求項２に記載の発明によれば、合流箇所において識別情報を対応付けられた基板のうち最後に通過する基板にのみ識別情報を対応付け、その他の基板に対応付けられた識別情報を無効にするため、ロットの最後の基板を正確に認識することができ、そして常に正確なロット毎の管理を行うことができる。
【０１４４】
請求項３に記載の発明によれば、直列処理ライン及び並列処理ラインは、基板を順次に搬送するとともに当該基板に対応付けられた情報を当該基板の搬送に伴って伝達するため、常に正確にロット毎の区切りとなる基板が認識できる。
【０１４５】
請求項４に記載の発明によれば、並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに搬送されてくる基板を一時待機させておく待機手段を備えるため、次のロットの基板が前のロットの基板を追い越すことがない。
【０１４６】
請求項５に記載の発明によれば、待機手段の以前の処理ラインに存在する基板数が待機手段の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しを停止するため、処理ラインに基板を残すことなく待機手段に全ての基板を収納することができる。
【０１４７】
請求項６に記載の発明によれば、並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を長くするため、直列処理ラインとして正常に基板処理を行うことができる。
【０１４８】
請求項７に記載の発明によれば、常に正確なロット毎の管理を行うことができる。
【０１４９】
請求項８に記載の発明によれば、ロットの最後の基板を正確に認識することができ、そして常に正確なロット毎の管理を行うことができる。
【０１５０】
請求項９に記載の発明によれば、直列処理ライン及び並列処理ラインの基板を順次に搬送する際に、当該基板に対応付けられた情報を当該基板の搬送に伴って伝達するため、常に正確にロット毎の区切りとなる基板が認識できる。
【０１５１】
請求項１０に記載の発明によれば、並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに搬送されてくる基板を基板収容機構に一時待機させておくため、次のロットの基板が前のロットの基板を追い越すことがない。
【０１５２】
請求項１１に記載の発明によれば、基板収容機構の以前の処理ラインに存在する基板数が基板収容機構の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しを停止するため、処理ラインに基板を残すことなく基板収容機構に全ての基板を収納することができる。
【０１５３】
請求項１２に記載の発明によれば、並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を長くするため、直列処理ラインとして正常に基板処理を行うことができる。
【０１５４】
請求項１３に記載の発明によれば、合流箇所は、複数の基板収容手段から供給される基板を記憶手段に記憶している番号情報の順序に従って下流に搬送するため、合流箇所より下流に搬送される基板は、基板番号の小さい基板から順に搬送され、基板番号が入れ換わることはない。従って、常に正確なロット毎の管理を行うことが可能となる。
【０１５５】
請求項１４に記載の発明によれば、合流箇所は、番号情報送信手段から得られる当該基板の番号情報と記憶手段に記憶している番号情報とが所定の関係を示す場合に基板収容手段から当該基板を受け取り、番号情報送信手段から得られる当該基板の番号情報と記憶手段に記憶している番号情報とが所定の関係を示さない場合に基板収容手段に当該基板を待機させるため、合流箇所より下流には基板番号に応じた順序で搬送することができる。
【０１５６】
請求項１５に記載の発明によれば、合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を対応付けられた基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にするとともに、有効として判定された基板を下流に搬送する際に、記憶手段に記憶している番号情報を所定値に修正するため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となる。
【０１５７】
請求項１６に記載の発明によれば、基板収容手段は、上流から供給される基板を記憶部に記憶しているロット番号と番号情報の順序に従って下流に搬送するため、基板収容手段より下流に搬送される基板は、基板番号の小さい基板から順に搬送することができ、常に正確なロット毎の管理を行うことが可能となる。また、装置の専有面積を小さくすることが可能となるとともに、コストの低下を実現することができる。
【０１５８】
請求項１７に記載の発明によれば、基板収容手段は、上流から得られる基板のロット番号および番号情報と、記憶部に記憶しているロット番号および番号情報とが所定の関係を示す場合に当該基板を下流に搬送し、上流から得られる基板のロット番号および番号情報と、記憶部に記憶しているロット番号および番号情報とが所定の関係を示さない場合に当該基板を収容して待機させるため、基板収容手段より下流には基板番号に応じた順序で搬送することができるとともに異なるロットの基板が混在することを防止することができる。
【０１５９】
請求項１８に記載の発明によれば、上流から得られた基板に識別情報が付加されていた場合は、条件搬送手段による搬送が行われるとともに、必要に応じて識別情報を他の基板に付け替えることを行い、識別情報が付加された基板を下流に搬送する際に、記憶部に記憶している番号情報を所定値に修正するため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となり、常に正確なロット毎の管理を行うことが可能となる。
【０１６０】
請求項１９に記載の発明によれば、分岐箇所から上流側の位置において基板を下流に搬送する際に、基板の払い出した順番に応じた番号情報を対応付け、合流箇所において下流に基板を搬送する際に、当該基板に対応付けられた番号情報を記憶し、合流箇所において上流から供給される基板を記憶工程において記憶した番号情報の順序に従って下流に搬送するため、合流箇所より下流に搬送される基板は、基板番号の小さい基板から順に搬送され、基板番号が入れ換わることはない。従って、常に正確なロット毎の管理を行うことが可能となる。
【０１６１】
請求項２０に記載の発明によれば、合流箇所において上流から得られる基板の番号情報と記憶工程において記憶した番号情報とが所定の関係を示す場合に上流からの基板を受け取り、下流に搬送し、合流箇所において上流から得られる基板の番号情報と記憶工程において記憶した番号情報とが所定の関係を示さない場合に上流からの基板を待機させるため、合流箇所より下流には基板番号に応じた順序で搬送することができる。
【０１６２】
請求項２１に記載の発明によれば、合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を認識し、その基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にする。そして、有効として判定された基板を下流に搬送する際に、記憶している番号情報を所定値に修正するため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となる。
【０１６３】
請求項２２に記載の発明によれば、分岐箇所から上流側の位置において基板を下流に搬送する際にロット毎に対応付けられたロット番号と基板を下流に払い出した順番に応じた番号情報とを当該基板に対応付け、合流箇所の下流側に設けられた基板収容部において下流に基板を搬送する際に当該基板に対応付けられたロット番号と番号情報を記憶する。そして、基板収容部において上流から供給される基板を記憶しているロット番号と番号情報の順序に従って下流に搬送するため、基板収容部より下流に搬送される基板は、基板番号の小さい基板から順に搬送することができ、常に正確なロット毎の管理を行うことが可能となる。
【０１６４】
請求項２３に記載の発明によれば、上流から得られる基板のロット番号および番号情報と、記憶しているロット番号および番号情報とが所定の関係を示す場合に当該基板を下流に搬送し、上流から得られる基板のロット番号および番号情報と、記憶しているロット番号および番号情報とが所定の関係を示さない場合に当該基板を収容して待機させるため、基板収容部より下流には基板番号に応じた順序で搬送することができるとともに異なるロットの基板が混在することを防止することができる。
【０１６５】
請求項２４の記載の発明によれば、各ロットの最後尾の基板に対応付けられた識別情報を認識し、上流から得られた基板についてのロット番号と番号情報と、基板収容部に収容して待機させている基板についてのロット番号と番号情報とを比較し、所定の条件を満たす基板を下流に搬送する。そして、必要に応じて識別情報を他の基板に付け替えることを行い、識別情報が付加された基板を下流に搬送する際に、記憶部に記憶している番号情報を所定値に修正するため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となり、常に正確なロット毎の管理を行うことが可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す基板処理装置の概念的構成図である。
【図２】この発明の実施の形態を示す基板処理装置の概念図である。
【図３】この発明の基板処理装置の分岐装置のフローチャートである。
【図４】この発明の基板処理装置の統合装置のフローチャートである。
【図５】この発明の実施の形態を示す基板処理装置の説明図である。
【図６】この発明の実施の形態を示す基板処理装置の概念図である。
【図７】この発明の基板処理装置の一構成例を示す装置構成図である。
【図８】この発明の基板処理装置の基板の搬送機構を示す斜視図である。
【図９】この発明の基板処理装置の統括ＣＰＵを有する場合の概念図である。
【図１０】この発明の基板処理装置の統合装置より下流において異常が発生した場合の動作を示す説明図である。
【図１１】この発明の基板処理装置の統合装置，分岐装置，ＦＩＦＯバッファのフローチャートである。
【図１２】この発明の基板処理装置の片方のラインにおいて異常が発生した場合の動作を示す説明図である。
【図１３】この発明の基板処理装置の分岐装置のフローチャートである。
【図１４】この発明の第２の実施の形態を示す基板処理装置の概念的構成図である。
【図１５】この発明の第２の実施の形態についての基板番号を説明するための説明図である。
【図１６】この発明の第２の実施の形態の基板処理装置における統合装置のフローチャートである。
【図１７】この発明の第２の実施の形態の基板処理装置における基板の流れを説明するための説明図である。
【図１８】この発明の第２の実施の形態の基板処理装置の処理内容を基板の搬送の流れに沿って示すフローチャートである。
【図１９】この発明の第２の実施の形態において基板の抜き取りがあった場合の基板の流れを説明するための説明図である。
【図２０】この発明の第３の実施の形態を示す基板処理装置の概念的構成図である。
【図２１】この発明の第３の実施の形態についての基板番号とロット番号とを説明するための説明図である。
【図２２】この発明の第３の実施の形態の基板処理装置におけるバッファＢＦのフローチャートである。
【図２３】この発明の第３の実施の形態の基板処理装置の処理内容を基板の搬送の流れに沿って示すフローチャートである。
【図２４】この発明の第３の実施の形態において基板の抜き取りがあった場合の基板の流れを説明するための説明図である。
【図２５】この発明の第３の実施の形態における異なるロットの基板が混在した場合の基板の流れを説明するための説明図である。
【図２６】従来の直列的に配置された直列処理ラインのみから成る基板処理装置の概念図である。
【図２７】従来の並列的に配置された並列処理ラインを含む基板処理装置の概念図である。
【符号の説明】
Ｌ    ローダ
Ｐ１，Ｐ２，Ｐ４    任意の処理部
ＰＡ，ＰＡ１，ＰＡ２    Ａラインの任意の処理部
ＰＢ，ＰＢ１，ＰＢ２    Ｂラインの任意の処理部
ＦＷ    分岐装置
ＦＭ    統合装置
ＵＬ    アンローダ
ＢＦ    バッファ
ＢＦ１，ＢＦ２，ＢＦ３    ＦＩＦＯバッファ
Ｗ（Ｗ１，Ｗ２，…，Ｗｎ−１，Ｗｎ）    基板
【図１】
0003619346.tif 000002
【図２】
0003619346.tif 000003
【図３】
0003619346.tif 000004
【図４】
0003619346.tif 000005
【図５】
0003619346.tif 000006
【図６】
0003619346.tif 000007
【図７】
0003619346.tif 000008
【図８】
0003619346.tif 000009
【図９】
0003619346.tif 000010
【図１０】
0003619346.tif 000011
【図１１】
0003619346.tif 000012
【図１２】
0003619346.tif 000013
【図１３】
0003619346.tif 000014
【図１４】
0003619346.tif 000015
【図１５】
0003619346.tif 000016
【図１６】
0003619346.tif 000017
【図１７】
0003619346.tif 000018
【図１８】
0003619346.tif 000019
【図１９】
0003619346.tif 000020
【図２０】
0003619346.tif 000021
【図２１】
0003619346.tif 000022
【図２２】
0003619346.tif 000023
【図２３】
0003619346.tif 000024
【図２４】
0003619346.tif 000025
【図２５】
0003619346.tif 000026
【図２６】
0003619346.tif 000027
【図２７】
0003619346.tif 000028