(57)【特許請求の範囲】
【請求項１】
切替信号に基づいて画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段をそれぞれに有する複数の画像処理部と、
出力状態にある画像処理部から出力される画像信号を表示する表示部とを備えた画像表示装置において、
出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わるとき、複数の画像処理部の全ての出力が一旦同一のレベルとなることを特徴とする画像表示装置。
【請求項２】
切替信号に基づいて画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段をそれぞれに有する複数の画像処理部と、
出力状態にある画像処理部から出力される画像信号を表示する表示部とを備えた画像表示装置において、
出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わることを特徴とする画像表示装置。
【請求項３】
切替信号に基づいて画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段をそれぞれに有する複数の画像処理部と、
出力状態にある画像処理部から出力される画像信号を表示する表示部とを備えた画像表示装置において、
出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部の出力が所定のレベルとなり、その後複数の画像処理部の全ての出力が上記所定のレベルと同一のレベルとなり、その後他の一の画像処理部のデータブロック完了信号のタイミングに合わせて、上記他の一の画像処理部が出力状態に切り替わることを特徴とする画像表示装置。
【請求項４】
出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わることを特徴とする請求項１記載の画像表示装置。
【請求項５】
複数の画像処理部のいずれか１つが出力状態であるとともに、他の画像処理部が非出力状態であることを特徴とする請求項１乃至４のいずれか１項記載の画像表示装置。
【請求項６】
データブロック完了信号のタイミングに代えて、垂直同期信号のタイミングに合わせることを特徴とする請求項２乃至４のいずれか１項記載の画像表示装置。
【請求項７】
表示部と複数の画像処理部のそれぞれとの間に電流制限用の抵抗を備え、
上記複数の画像処理部のいずれか１つが故障した場合も、他の画像処理部は短絡電流により故障することなく画像信号を出力可能であることを特徴とする請求項１乃至６のいずれか１項記載の画像表示装置。
【請求項８】
複数の画像処理部はそれぞれ、他の画像処理部の電源電圧を検出し、該他の画像処理部の電源電圧が遮断した場合に、それぞれの画像信号を表示部に自動的に出力する回路を備えていることを特徴とする請求項１乃至７のいずれか１項記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は大型映像表示装置などの表示部に対し、受信したテレビ信号及び文字信号等の入力信号に所定の処理を施して得た画像信号をそれぞれ出力可能な複数の画像処理部を備え、この複数の画像処理部の出力状態を切り替え可能な画像表示装置に関するものである。
【０００２】
【従来の技術】
図１４は従来の複数の画像処理部を備えた画像表示装置である。ここでは１台の画像表示装置において１台の画像表示可能な表示部Ｙと、２台の画像処理部Ｘ１、Ｘ２とを備えた例を示す。図１４において、Ｘ１は第１の画像処理部、Ｘ２は第２の画像処理部、Ｙは画像を表示するための表示部、Ｚは複数の画像処理部Ｘ１、Ｘ２と表示部Ｙとの接続を切り替えるための切替回路であり、従来の画像表示装置はこれらの４つの部分から構成される。
【０００３】
画像処理部Ｘ１、Ｘ２において、入力されたテレビ信号と流し文字などを表示するための文字信号とが、Ａ／Ｄ変換などの処理を施された後、表示部Ｙに合った専用のフォーマットの差動信号で切替回路Ｚに送られる。
【０００４】
この切替回路Ｚには２台の画像処理部Ｘ１、Ｘ２から出力される画像信号と、スイッチなどにより生成された切替信号が入力され、この切替信号に応じて画像処理部Ｘ１、Ｘ２のいずれか一方の信号を選択して表示部Ｙに出力する。表示部Ｙでは送られてきた信号をもとにＣＲＴやＬＥＤ等の発光素子１１を発光させ、上記テレビ信号及び文字信号を表示する。
【０００５】
画像処理部Ｘ１、Ｘ２は、テレビ信号をＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分解するＲＧＢデコード回路１ａ、１ｂ、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路２ａ、２ｂ、デジタル変換された画像信号を記憶するメモリ３ａ、３ｂ、ＴＴＬ（Transistor  Transistor  Logic）信号を差動信号に変換する差動ドライバ２４ａ、２４ｂ、文字信号を受信する通信回路５ａ、５ｂ、文字コードをドットパターンに展開する文字展開回路６ａ、６ｂ、及びメモリ３ａ、３ｂの書込みと読み出しを制御するメモリ制御回路７ａ、７ｂを具備する。
【０００６】
又、切替回路Ｚは、差動信号をＴＴＬ信号に戻す差動レシーバ１８ａ、１８ｂ、２つの信号からひとつの信号を選択して出力するセレクター１９及び表示部Ｙに差動信号を出力する差動ドライバ２０から構成される。
【０００７】
又、表示部Ｙは差動レシーバ８、切替回路Ｚから送られてきた画像信号を記憶するメモリ９、このメモリ９の書き込み、読み出しを制御する制御回路２１、アレイ状に配置された発光素子１１及び該発光素子１１を直接駆動するドライバ１０から構成される。
【０００８】
次に画像表示装置の動作について説明する。図１４において画像処理部Ｘ１、Ｘ２にそれぞれ入力された第１、第２のテレビ信号は、まずＲＧＢデコード回路１ａ、１ｂでＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分解される。次に、Ａ／Ｄ変換回路２ａ、２ｂで所定のビット数にデジタル変換された後に、メモリ３ａ、３ｂに書き込まれる。
【０００９】
一方、時刻や流し文字を表示するための第１、第２の文字信号は、通信回路５ａ、５ｂで受信され、文字展開回路６ａ、６ｂにおいてドットパターンに展開された後に、メモリ制御回路７ａ、７ｂにより、メモリ３ａ、３ｂに書き込まれ、それぞれ第１、第２のテレビ信号と合成される。
【００１０】
テレビ信号と文字信号が合成された画像データは、上記メモリ制御回路７ａ、７ｂにより、メモリ３ａ、３ｂから表示部Ｙの画素配列に整合した所定の順序で読み出され、画像データの表示位置を指定するラインアドレスが付加され、その後、差動ドライバ２４ａ、２４ｂによりＴＴＬ信号から差動信号に変換されて、切替回路Ｚに出力される。ここで、ＴＴＬ信号から差動信号に変換しているのは、差動信号の方がＴＴＬ信号よりも長距離伝送に適しているからである。
【００１１】
図１５に上記画像データの伝送フォーマットを示す。図１５において、ラインアドレスは、ラインアドレスに引き続き伝送される画像データ１〜ｎの表示部Ｙにおける上下方向の位置を特定するためのデータであり、最上位のラインに対応するラインアドレスは０であり、下方向に順次増加していくものである。上記画像データはメモリ３ａ、３ｂに書き込まれたテレビ信号と文字信号が合成されたデータである。
【００１２】
ここで、最初の画像データ１は表示部の左端に表示され、画像データｎは右端に表示される。ラインアドレスから、これに引き続き伝送される画面左端に表示される画像データ１から画面右端に表示される画像データｎまでの一連のデータ群を以下、データブロックと呼ぶ。また、図１５中のデータブロック完了信号とは、このデータブロックの最後の画像データｎが送信されたことを表すための信号である。
【００１３】
また、差動ドライバ２４ａ、２４ｂは入力信号と同じ論理の信号が出力される非反転出力端子と、反転された論理の信号が出力される反転出力端子の２つの出力端子を有する。
【００１４】
また、差動レシーバ１８ａ、１８ｂは非反転入力と反転入力の２つの入力端子と１つの出力端子をもち、非反転入力と反転入力の電位を比較して、非反転入力の方が高ければハイレベルを出力し、反転入力の方が高ければローレベルを出力する。
【００１５】
又、切替回路Ｚでは、２台の画像処理部Ｘ１、Ｘ２から送られてくる差動信号を、差動レシーバ１８ａ、１８ｂで受信した後にセレクター１９に入力する。セレクター１９には手動の切替スイッチなどで作られた切替信号が入力され、切替信号に応じて、例えばローレベルであれば第１の画像処理部Ｘ１の画像信号が選択され、ハイレベルであれば第２の画像処理部Ｘ２の画像信号が選択される。選択された画像信号は再び差動ドライバ２０で差動信号に変換され表示部Ｙに送られる。
【００１６】
又、表示部Ｙでは画像信号を差動レシーバ８で受信し、制御回路２１により、受信された画像信号をメモリ９上のラインアドレスで指定されたアドレスに書込む。そして、上記メモリ９に書き込まれた画像信号は、上記制御回路２１により、テレビ信号のフィールド周期の間に所定の回数読み出され、発光素子のドライバ１０に送られる。この送られてきた画像信号が、ドライバ１０で発光素子１１に必要な電圧に変換されることで、発光素子１１は画像信号に応じた輝度で発光する。
【００１７】
以上の動作により、表示部Ｙには、切替信号で選択された画像処理部Ｘ１、Ｘ２のいずれか一方のメモリ３ａ又は３ｂに記憶された画像信号が表示される。そして、各々の画像処理部Ｘ１、Ｘ２に異なるテレビ信号、文字信号を入力し、それらを交互に切替えて表示させることができる。
【００１８】
ここで、従来の画像表示装置で画像処理部Ｘ１、Ｘ２からの画像を切替えたときの表示画面について説明する。図１６は切替時における各部分の出力画像信号を表し、上から第１の画像処理部Ｘ１、第２の画像処理部Ｘ２、切替回路Ｚの出力画像信号を示している。又、図１７はそのときの表示画像であり、左から順に第１の画像処理部Ｘ１、第２の画像処理部Ｘ２、切替回路Ｚから出力される画像を示す。実際には、表示部Ｙに表示される画像は右端の切替回路Ｚから出力される画像である。
【００１９】
図１６に示すように、第１の画像処理部Ｘ１の出力画像信号中の画像データ６の直後に、切替信号がローレベルからハイレベルに変化した場合、切替回路Ｚに入力される画像信号が、データブロックの途中で、第１の画像処理部Ｘ１の出力画像信号から第２の画像処理部Ｘ２の出力画像信号へ切り替わる。
【００２０】
そのため、第２の画像処理部Ｘ２の出力画像信号中の画像データ２以降のデータは、本来のラインアドレスとは異なるラインアドレスに書き込まれるため、上下方向に誤った位置に表示されてしまう。
【００２１】
さらに、上記第２の画像処理部Ｘ２の画像データ２以降のデータは、第１の画像処理部Ｘ１の画像データ１〜７の後に書き込まれてしまうため、左右方向にも誤った位置に表示される。
【００２２】
その結果、図１７中の表示画像８に示したように、切替え直後の画像データ（ここでは、円の最上部分）は、本来表示されるべき位置とは上下、左右とも異なる位置に表示されてしまう。ここで、図１７中の切替信号は、データブロックの途中でローレベルからハイレベルに変化している様子を表している。
【００２３】
また、垂直同期信号とは無関係に、フィールドの途中で画像信号を切替えているため、図１７の表示画像８に示したように、画像が走査の途中で途切れたり、表示画像９のように、画像が途中から始まってしまうという不具合を生じていた。
【００２４】
【発明が解決しようとする課題】
従来例では、共通の切替回路Ｚを介して画像データを表示部Ｙに出力するので、切替回路Ｚが故障した場合には、複数の画像処理部からの画像の切替が不可能になり、いずれの画像も表示出来なかった。
【００２５】
又、図１６に示すように、データブロックの途中で表示部Ｙと画像処理部Ｘ１、Ｘ２との接続が切り替わっていたため、図１７中の表示画像８に示したように、切替え直後の画像データが本来表示されるべき位置とは上下、左右とも異なる位置に表示されるため、肉眼では一瞬画像が乱れたように感じる。
【００２６】
又、図１７に示したように垂直同期信号とは無関係にフィールドの途中で切替えているため、表示画像８のように画像が途切れて他画面の一部が途中から表示されたり、表示画像９のように画面の途中から始まるため、これも肉眼では一瞬画像が乱れたように感じる。
【００２７】
さらに、従来例では、画像処理部Ｘ１、Ｘ２の切替を手動で行っていたため、画像信号を出力している画像処理部Ｘ１又はＸ２の電源回路などが故障した場合に、発見者が手動で他の画像処理部Ｘ２又はＸ１へ切替えるまで画像が表示できなかった。
【００２８】
本発明は上記のような問題点を解消するためになされたもので、共通の切替回路を要せずに複数の画像処理部からの画像信号を切替えることができ、表示部が正常であれば複数の画像処理部の全てが故障しない限り、表示を続けることができる画像表示装置を得ることを目的としている。
【００２９】
又、複数の画像処理部からの画像信号を切替える際に、表示画像に乱れを生じさせることのない画像表示装置を得ることを目的としている。
【００３０】
又、画像処理部の電源回路などが故障した場合に、故障発見者による他の画像処理部への手動切替え作業を不要とすることができる画像表示装置を得ることを目的としている。
【００３１】
【課題を解決するための手段】
この発明に係る画像表示装置は、切替信号に基づいて画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段をそれぞれに有する複数の画像処理部と、出力状態にある画像処理部から出力される画像信号を表示する表示部とを備えたものである。
【００３２】
又、上記複数の画像処理部のいずれか１つが出力状態であるとともに、他の画像処理部が非出力状態であることを特徴とするものである。
【００３３】
又、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わるとき、複数の画像処理部の全ての出力が一旦同一のレベルとなることを特徴とするものである。
【００３４】
又、上記出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わることを特徴とする
【００３５】
又、上記出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部の出力が所定のレベルとなり、その後複数の画像処理部の全ての出力が上記所定のレベルと同一のレベルとなり、その後他の一の画像処理部のデータブロック完了信号のタイミングに合わせて、上記他の一の画像処理部が出力状態に切り替わることを特徴とするものである。
【００３６】
又、上記データブロック完了信号のタイミングに代えて、垂直同期信号のタイミングに合わせることを特徴とするものである。
【００３７】
又、上記表示部と複数の画像処理部のそれぞれとの間に電流制限用の抵抗を備え、上記複数の画像処理部のいずれか１つが故障した場合も、他の画像処理部は短絡電流により故障することなく画像信号を出力可能であることを特徴とするものである。
【００３８】
又、上記複数の画像処理部はそれぞれ、他の画像処理部の電源電圧を検出し、該他の画像処理部の電源電圧が遮断した場合に、それぞれの画像信号を表示部に自動的に出力する回路を備えていることを特徴とするものである。
【００３９】
【発明の実施の形態】
実施の形態１．
図１に本発明の実施の形態１の回路構成を示す。
図１において、Ｘ１は第１の画像処理部、Ｘ２は第２の画像処理部、Ｙは表示部であり、本実施の形態における画像表示装置はこれらの３つの部分から構成される。
【００４０】
上記画像処理部Ｘ１、Ｘ２には、それぞれ、第１、第２のテレビ信号と、流し文字などを表示するための第１、第２の文字信号と、表示部Ｙへ画像信号を出力する画像処理部Ｘ１、Ｘ２のいずれかを選択するための切替信号とが入力される。
【００４１】
ここで、上記テレビ信号と文字信号は、画像処理部Ｘ１、Ｘ２において、Ａ／Ｄ変換などの処理が施された後に、表示部Ｙに合った専用のフォーマットの差動信号で表示部Ｙに送られる。ここで、２台の画像処理部Ｘ１、Ｘ２の出力画像信号は短絡され、切替信号に応じてどちらか一方の画像処理部Ｘ１又はＸ２が選択され、他の画像処理部Ｘ２又はＸ１の差動ドライバ（即ち、出力制御手段）４ｂ又は４ａはハイインピーダンス状態（即ち、非出力状態）になるように構成されている。表示部Ｙでは送られてきた信号をもとに、ＣＲＴやＬＥＤからなる発光素子１１を発光させテレビ信号及び文字信号からなる画像信号を表示する。
【００４２】
画像処理部Ｘ１、Ｘ２は、テレビ信号をＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分解するＲＧＢデコード回路１ａ、１ｂ、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路２ａ、２ｂ、デジタル変換した画像信号を記憶するメモリ３ａ、３ｂ、ＴＴＬ信号を差動信号に変換する差動ドライバ４ａ、４ｂ、文字信号を受信する通信回路５ａ、５ｂ、文字コードをドットパターンに展開する文字展開回路６ａ、６ｂ、及びメモリの書込みと読み出しを制御するメモリ制御回路７ａ、７ｂから構成される。
【００４３】
又、表示部Ｙは差動レシーバ８、切替回路Ｚから送られてきた画像信号を記憶するメモリ９、このメモリ９の書き込み、読み出しを制御する制御回路２１、アレイ状に配置された発光素子１１及び該発光素子１１を直接駆動するドライバ１０から構成される。
【００４４】
以下に実施の形態１における画像表示装置の動作について説明する。図１において画像処理部Ｘ１、Ｘ２に入力されたテレビ信号はまず、ＲＧＢデコード回路１ａ、１ｂでＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分解され、次に、Ａ／Ｄ変換回路２ａ、２ｂで所定のビット数にデジタル変換さた後、メモリ制御回路７ａ、７ｂによりメモリ３ａ、３ｂに書き込まれる。
【００４５】
一方、時刻や流し文字を表示するための文字信号は、通信回路５ａ、５ｂで受信され、文字コードからドットパターンに展開され、その後、メモリ制御回路７ａ、７ｂにより、メモリ３ａ、３ｂに書き込まれ、上記テレビ信号と合成される。
【００４６】
このテレビ信号と文字信号が合成された画像データは、メモリ３ａ、３ｂからメモリ制御回路７ａ、７ｂにより、表示部Ｙの画素配列に合った所定の順序で読み出され、画像データの表示位置を特定するラインアドレスが付加された後に、差動ドライバ４ａ、４ｂを介して表示部Ｙに出力される。
【００４７】
ここで、差動ドライバ４ａ、４ｂの構成を図２に示す。入力信号と出力制御信号が入力される２つの入力端子と、非反転出力信号と反転出力信号が出力される２つの出力端子をもつ。
【００４８】
出力制御信号をハイレベルにすると、入力信号と同じ論理の信号が非反転出力信号として出力され、異なる論理の信号が反転出力信号として出力される。出力制御信号をローレベルにすれば、入力信号に関係なく、２つの出力端子はハイインピーダンス状態になる。図３に上記差動ドライバ４ａ、４ｂの入力信号と出力信号の関係を示す。
【００４９】
図４に画像処理部Ｘ１、Ｘ２の差動ドライバ４ａ、４ｂと表示部Ｙの差動レシーバ８との間の配線を示す。第１の画像処理Ｘ１と第２の画像処理Ｘ２の差動信号の出力どうしを短絡して、表示部Ｙの差動レシーバ８に接続する。
【００５０】
ここで差動レシーバ８は、非反転出力信号と反転出力信号を入力するための２つの入力端子と、１つの出力端子をもち、非反転出力信号と反転出力信号の電位を比較して、非反転出力信号の方が高ければハイレベルを出力し、反転出力信号の方が高ければローレベルを出力するものである。
【００５１】
上記のように配線したので、第１の画像処理部の差動ドライバ４ａに入力される第１の出力制御信号φ１をハイレベルにして画像信号を出力し、第２の画像処理部の差動ドライバ４ｂに入力される第２の出力制御信号φ２をローレベルにしてハイインピーダンス状態にすることで、第１の画像処理部Ｘ１の画像信号を表示部Ｙに出力することができる。
【００５２】
又、両方の出力制御信号φ１、φ２を反転させれば第２の画像処理部Ｘ２の画像信号を表示部に出力することができる。
【００５３】
第１の画像処理部から第２の画像処理部に切り変える場合のタイミングを図５に示す。
【００５４】
ここで誤って両方の出力制御信号φ１、φ２をローレベルにした場合、両方の差動ドライバ４ａ、４ｂの出力がハイインピーダンス状態になるので、表示部の差動レシーバ８へ入力される信号レベルは不定になり、誤った信号が伝送されてしまう。
【００５５】
又、両方の出力制御信号φ１、φ２をハイレベルにし、短絡した差動ドライバ４ａ、４ｂの出力レベルが異なる場合には、短絡電流が流れるので差動ドライバ４ａ、４ｂが破損してしまう恐れがある。さらに、表示部の差動レシーバ８で受信する電圧レベルも不定になり、誤った信号が伝送されてしまう。
【００５６】
ここで、出力制御信号、入力画像信号、非反転出力、反転出力及び差動レシーバの出力信号（即ち、表示部で受信される信号）の関係を図６に示す。
【００５７】
表示部Ｙでは、画像信号を差動レシーバ８で受信し、制御回路２１により、メモリ９上のラインアドレスで指定されたアドレスに書き込む。このメモリ９に書き込まれた信号は、制御回路２１により、テレビ信号のフィールド周期の間に所定の回数読み出され発光素子のドライバ１０に送られる。ドライバ１０では入力信号を発光素子１１に必要な電圧に変換し、発光素子１１を点灯させることで、発光素子１１は画像信号に応じた輝度で発光する。
【００５８】
したがって、本実施の形態においては、従来技術における共通の切替回路を省いた構成で、複数の画像処理部Ｘ１、Ｘ２からの画像信号を切替えて表示することができ、表示部Ｙが正常であれば複数の画像処理部Ｘ１、Ｘ２の全てが故障しない限り、いずれかの画像の表示を続けることができる。また、各々の画像処理部Ｘ１、Ｘ２に異なるテレビ画像、文字情報を入力し、それらを交互に切替えて表示させることも可能である。
【００５９】
尚、本実施の形態においては、画像処理部の個数を２つの場合を示したが、画像処理部の個数は３つ以上でもよく、この場合には、切替信号のビット数を多ビットにすることで対応が可能である。
【００６０】
具体的には、切替信号を２ビットにして、（０，０）の場合に第１の画像処理部Ｘ１、（０，１）の場合に第２の画像処理部Ｘ２、（１，０）の場合に第３の画像処理部、（１，１）の場合に第４の画像処理部をそれぞれ選択するようにすれば良い。
【００６１】
同様に、切替信号のビット数を増やすことで、さらに多数の画像処理部から選択を行うことも可能となる。
【００６２】
実施の形態２．
図７に本発明の実施の形態２の回路構成を示す。
実施の形態２における画像表示装置は、実施の形態１における画像表示装置の構成部品に加えて、画像処理部Ｘ１、Ｘ２にそれぞれ、メモリ３ａ、３ｂから出力される画像データを強制的にローレベルにするゲート回路１２ａ、１２ｂと、切替信号をもとに第１、第２のゲート信号ψ１、ψ２及び第１、第２の出力制御信号φ１、φ２を生成する切替制御回路１３ａ、１３ｂとを具備したものである。表示部Ｙは実施の形態１と同様の構成である。
【００６３】
図８に本発明に係る画像表示装置の実施の形態２におけるゲート回路の回路構成を示す。図８に示すように、メモリ３ａ、３ｂから出力される画像データ１〜ｎ、並びに、２種類のラッチクロック（即ち、画像データラッチクロックおよびラインアドレスラッチクロック）はゲート回路１２ａ、１２ｂに入力される。ゲート回路１２ａ、１２ｂはＡＮＤ回路から構成されており、第１、第２のゲート信号ψ１、ψ２がローレベルであれば、画像データ１〜ｎ及び上記２種類のラッチクロックを強制的にローレベルにして、差動ドライバ４ａ、４ｂに出力するものである。
【００６４】
又、図９に本発明に係る画像表示装置の実施の形態２における切替制御回路の回路構成を示す。図９に示すように、切替制御回路１３ａ、１３ｂでは、切替信号を第１、第２の垂直同期信号や第１、第２の基本クロックでラッチすることで、切替信号から遅れた第１、第２のゲート信号ψ１、ψ２及び第１、第２の出力制御信号φ１、φ２を生成する。ここで、上記第１、第２の基本クロックは、画像処理部Ｘ１、Ｘ２が有する図示しないクロック発生回路から出力される、各画像処理部Ｘ１、Ｘ２中の回路を動作させるためのクロック信号である。
【００６５】
次に、切替信号がローレベルからハイレベルに変わり、第１の画像処理部Ｘ１から第２の画像処理部Ｘ２に切り変わる場合を例にとり動作を説明する。この時のタイミングチャートを図１０に示す。
【００６６】
まず、切替信号が変化した直後の第１の垂直同期信号のタイミングで（即ち、図中Ａで示される時点において）、第１のゲート信号ψ１をローレベルにして、ゲート回路１２ａから出力される画像データ１〜ｎの出力をローレベルに固定する。このとき、第２の画像処理部の差動ドライバ４ｂはハイインピーダンス状態にある。そのため、短絡されている差動ドライバ４ａ、４ｂの非反転出力信号はローレベルになるとともに反転出力信号はハイレベルになる、即ち、ローレベルに固定された画像信号が差動レシーバ８に出力されることになる。
【００６７】
ここで、第１の垂直同期信号は第１のデータブロック完了信号に同期しているため、データブロックの途中で画像が途切れることが無い。また、ゲート回路１２ａは第１の垂直同期信号と同じタイミングで画像データ１〜ｎをローレベルに固定するため、図１７中の画像８に示した従来技術を用いた場合のように、画像が途切れれることがなく、切替信号が変化した時点における画像を、画面単位で最後まで途切れることなく表示することができる。
【００６８】
又、次の基本クロックのタイミングで（即ち、図中Ｂで示される時点において）、第２の出力制御信号φ２をハイレベルにする。このとき第２のゲート信号ψ２はローレベルになっているため、ゲート回路１２ｂから出力される画像データ１〜ｎの出力はローレベルになる。
【００６９】
そのため、短絡されている差動ドライバ４ａ、４ｂの非反転出力信号は同じローレベルになるとともに、反転出力信号は同じハイレベルになる。したがって、ローレベルに安定した画像信号が差動レシーバ８に入力され、誤った信号が送られることも、差動ドライバ４ａ、４ｂを短絡電流により破損させることも無い。
【００７０】
又、次の基本クロックのタイミングで（即ち、図中Ｃで示される時点において）、第１の出力制御信号φ１をローレベルにして、第１の画像処理部の差動ドライバ４ａをハイインピーダンス状態にする。一方、このとき、第２の画像処理部Ｘ２の出力はローレベルに固定されたままである。
【００７１】
次に、第２の画像処理部における垂直同期信号のタイミングで（即ち、図中Ｄで示される時点において）、第２のゲート信号ψ２をハイレベルにして、第２の画像処理部Ｘ２の画像信号を出力する。
【００７２】
ここで、第２の垂直同期信号は、第２のデータブロック完了信号に同期しているため、データブロックの途中で画像が途切れることが無い。また、第２の垂直同期信号と同じタイミングで画像信号が出力されるため、図１７中の画像９に例示した従来技術を使用した場合のように、画像が途中から表示されることも無い。
【００７３】
図１１は、左から順に第１の画像処理部Ｘ１、第２の画像処理部Ｘ２、表示部Ｙに表示される画像である。この図に示すように、従来のように途中で画像が途切れることが無く、しかも、画像が途中から表示されることも無い。
【００７４】
本実施の形態においては、上記のように構成することで、途中で画像が途切れることが無く、誤った信号を伝送することも、差動ドライバを短絡電流により破損させることも無く、さらに、画像が途中から表示されることも無い。
【００７５】
したがって、本実施の形態においては、実施の形態１と同様の効果を有するとともに、一の画像処理部から他の画像処理部へ、表示画像を全く乱すことなく切替えることできる。
【００７６】
尚、本実施の形態において、切替制御回路１３ａ、１３ｂは図９に示された回路構成に限らず、他の構成であってもよく、上記のようなタイミングで第１、第２のゲート信号ψ１、ψ２及び第１、第２の出力制御信号φ１、φ２を生成するものであれば、その構成は限定されるものではない。
【００７７】
又、本実施の形態においては、画像処理部の個数を２つとした場合を示したが、画像処理部の個数は３以上でも良く、その場合においても、一旦全ての画像処理部の出力を同レベルにした後、画像信号を出力する画像処理部を切替信号を用いて選択すれば良い。このようにすることで、誤った信号を伝送することも、差動ドライバを短絡電流により破損させることも無くなる。
【００７８】
又、画像処理部の個数を３以上にした場合においても、各データブロック完了信号及び垂直同期信号に同期するように、各ゲート信号を生成することで、一の画像処理部から他の画像処理部へ、表示画像を全く乱すことなく切替えることができる。
【００７９】
実施の形態３．
図１２に本発明の実施の形態３における画像処理部の差動ドライバ４ａ、４ｂと表示部の差動レシーバ８との間の配線を示す。差動ドライバ４ａ、４ｂの出力部に電流制限用の抵抗器１４ａ〜１４ｄを設けている点を除いて、他の点は実施の形態１の場合と全く同じ構造である。
【００８０】
本実施の形態においては、実施の形態１に記載の効果を有するとともに、抵抗器１４ａ〜１４ｄを設けているため、何れかの画像処理部の差動ドライバ４ａ又は４ｂが故障して、該差動ドライバ４ａ又は４ｂの内部で、出力端子と電源Ｖｃｃ（５Ｖ）又はＶｄｄ（０Ｖ）が短絡状態になった場合においても、一方の正常な差動ドライバ４ｂ又は４ａを破損させること無く、画像信号の出力を続けることができる。
【００８１】
ここで、一方、抵抗器が無い場合においては、例えば第１の画像処理部の差動ドライバ４ａの非反転出力部が故障し、この出力端子とＶｄｄ（０Ｖ）が短絡した状態において、第２の画像処理部の差動ドライバ４ｂの非反転出力からハイレベルを出力していた場合、差動ドライバ４ｂに短絡電流が流れ、該差動ドライバ４ｂまで破損させてしまう。そのため、当然に、正常な画像信号が出力できなくなる。
本実施の形態は電流制限用の抵抗を備えているので、上記のような不具合を抑制できる効果を有する。
【００８２】
又、ここで、画像処理部の個数は２個に限らず、３以上でも同様の効果を奏することは言うまでもない。
【００８３】
実施の形態４．
図１３に本発明の実施の形態４における画像表示装置の回路構成を示す。本実施の形態における画像表示装置は、実施の形態１における回路構成部品に加えて、画像処理部Ｘ１、Ｘ２にそれぞれ、ＮＯＴ回路１６ａ、１６ｂ及びＯＲ回路１７ａ、１７ｂからなる回路２２ａ、２２ｂを具備する。
【００８４】
本実施の形態においては、実施の形態１においては明示しなかった第１の画像処理部Ｘ１内部に設けられたローカル電源１５ａの電圧５Ｖを、ＮＯＴ回路１６ｂを介してＯＲ回路１７ｂの片方の入力端子に入力する。ＯＲ回路１７ｂのもう一つの入力端子には切替信号の反転信号を入力し、該ＯＲ回路１７ｂの出力信号を、第２の出力制御信号φ２として第２の画像処理部の差動ドライバ４ｂに入力する。
【００８５】
同様に、第２の画像処理部Ｘ２内部のローカル電源１５ｂの電圧５Ｖを、ＮＯＴ回路１６ａを介してＯＲ回路１７ａの片方の入力端子に入力する。ＯＲ回路１７ａのもう一つの入力端子には切替信号を入力し、該ＯＲ回路１７ａの出力信号を、第１の出力制御信号φ１として第１の画像処理部の差動ドライバ４ａに入力する。
【００８６】
次に、動作について説明する。両方のローカル電源１５ａ、１５ｂが正常に動作し５Ｖを出力している場合、ＮＯＴ回路１６ｂ、１６ａの入力信号はハイレベルになるため、ＯＲ回路１７ｂ、１７ａへの出力信号はローレベルになる。そのため、該ＯＲ回路１７ｂ、１７ａの出力信号は、もう一つの入力端子に入力される切替信号と同じレベルになるため、切替信号に応じて差動ドライバ４ｂ、４ａの出力制御信号を変化することができる。したがって、両方のローカル電源１５ａ、１５ｂが正常に動作している場合、実施の形態１と同じ動作を実現できる。
【００８７】
それに加え、本実施の形態では、上記のように構成されているので、以下に述べるように、一方の画像処理部Ｘ１又はＸ２のローカル電源１５ａ又は１５ｂが故障した場合にも、他の画像処理部Ｘ２又はＸ１へ自動的に切替えることで、画像表示を続けることができるという効果を有する。
【００８８】
具体的には、第２の画像処理部のローカル電源１５ｂが故障して５Ｖが０Ｖになった場合に、第１の画像処理部のＮＯＴ回路１６ａへの入力信号はローレベルになるため、ＯＲ回路１７ａへの出力信号はハイレベルになる。そのため、ＯＲ回路における出力信号はもう一つの入力端子に入力される切替信号に関係なくハイレベルになるので、差動ドライバ４ａの第１の出力制御信号φ１はハイレベルになり、第１の画像処理部４ａから差動信号が出力される。
【００８９】
一方、このとき、第２の画像処理部のローカル電源１５ｂが故障しているので、第２の画像処理部の差動ドライバ４ｂはハイインピーダンス状態になるため、表示部Ｙには第１の画像処理部Ｘ１の画像が表示されることとなる。
【００９０】
反対に、第１の画像処理部Ｘ１のローカル電源１５ａの出力が０Ｖになった場合は、第２の画像処理部Ｘ２の画像が表示されることになる。
上記のように、本実施の形態においては、実施の形態１に記載の効果を有するとともに、簡易な構造の回路を用いて、一方の画像処理部の電源回路などが故障した場合に、他方の画像処理部へ自動的に切替えることができるという効果を有する。
【００９１】
尚、本実施の形態においては、画像処理部の個数が２個の場合を示したが、３個以上でも良く、各画像処理部のローカル電源の出力を他の画像処理部に接続することにより、２個の場合と同様にして、一の画像処理部の電源回路などが故障した場合に、他の画像処理部へ自動的に切替えることができるという効果を有することはことは言うまでもない。
【００９２】
【発明の効果】
この発明に係る画像表示装置は、切替信号に基づいて画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段をそれぞれに有する複数の画像処理部と、出力状態にある画像処理部から出力される画像信号を表示する表示部とを備えたので、従来のような共通の切替回路を要せずに複数の画像処理部からの画像信号を切替えることができ、表示部が正常であれば複数の画像処理部の全てが故障しない限り、表示を続けることができる効果がある。
【００９３】
この発明に係る画像表示装置は、それぞれの画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段をそれぞれ有する複数の画像処理部と、上記出力状態にある画像処理部から出力される画像信号に基づいて、画像を表示する表示部とを備え、上記複数の画像処理部のいずれか１つが出力状態であるとともに、他の画像処理部が非出力状態であることを特徴とするので、従来のような共通の切替回路を要せずに複数の画像処理部からの画像信号を切替えることができ、表示部が正常であれば複数の画像処理部の全てが故障しない限り、表示を続けることができる効果がある。
【００９４】
又、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わるとき、複数の画像処理部の全ての出力が一旦同一のレベルとなることを特徴とするので、誤った信号を伝送することも、画像処理部を短絡電流により破損させることも無くなるという効果がある。
【００９５】
又、出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わることを特徴とするので、画像がデータブロックの途中で途切れることが無く、画像がデータブロックの途中から表示されることも無い。そのため、一の画像処理部から他の画像処理部へ、表示画像を乱すことなく切替えることができる。
【００９６】
又、出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部の出力が所定のレベルとなり、その後複数の画像処理部の全ての出力が上記所定のレベルと同一のレベルとなり、その後他の一の画像処理部のデータブロック完了信号のタイミングに合わせて、上記他の一の画像処理部が出力状態に切り替わることを特徴とするので、誤った信号を伝送することも、画像処理部を短絡電流により破損させることも無く、さらに、一の画像処理部から他の画像処理部へ表示画像を乱すことなく、出力状態を切替えることもできる。
【００９７】
又、上記データブロック完了信号のタイミングに代えて、垂直同期信号のタイミングに合わせることを特徴とするので、画像が画面単位で途切れることが無く、画像が画面の途中から表示されることも無い。そのため、一の画像処理部から他の画像処理部へ、表示画像を乱すことなく切替えることできる。
【００９８】
又、上記表示部と複数の画像処理部のそれぞれとの間に電流制限用の抵抗を備え、上記複数の画像処理部のいずれか１つが故障した場合も、他の画像処理部は短絡電流により故障することなく画像信号を出力可能であることを特徴とするので、上記故障した画像処理部以外の画像処理部からの画像信号に基づいて、上記表示部に画像を表示し続けることができるという効果がある。
【００９９】
又、上記複数の画像処理部はそれぞれ、他の画像処理部の電源電圧を検出し、該他の画像処理部の電源電圧が遮断した場合に、それぞれの画像信号を表示部に自動的に出力する回路を備えていることを特徴とするので、画像処理部の故障を発見した者による手動切替え作業を要せずに、自動的に他の画像処理部の画像を表示できる効果がある。
【図面の簡単な説明】
【図１】  本発明に係る画像表示装置の実施の形態１における回路構成を示す回路構成図である。
【図２】  本発明に係る画像表示装置の実施の形態１における差動ドライバの回路構成を示す回路構成図である。
【図３】  本発明に係る画像表示装置の実施の形態１における差動ドライバの入力及び出力信号の関係図である。
【図４】  本発明に係る画像表示装置の実施の形態１における差動ドライバと差動レシーバとの間の配線を示す回路構成図である。
【図５】  本発明に係る画像表示装置の実施の形態１における差動ドライバ及び差動レシーバの入力及び出力信号の切替時におけるタイミング図である。
【図６】  本発明に係る画像表示装置の実施の形態１における差動ドライバ及び差動レシーバの入力及び出力信号の関係図である。
【図７】  本発明に係る画像表示装置の実施の形態２における回路構成を示す回路構成図である。
【図８】  本発明に係る画像表示装置の実施の形態２におけるゲート回路の回路構成を示す回路構成図である。
【図９】  本発明に係る画像表示装置の実施の形態２における切替制御回路の回路構成を示す回路構成図である。
【図１０】  本発明に係る画像表示装置の実施の形態２における差動ドライバ、ゲート回路及び切替制御回路の入力及び出力信号の切替時におけるタイミング図である。
【図１１】  本発明に係る画像表示装置の実施の形態２における表示画像を示す図である。
【図１２】  本発明に係る画像表示装置の実施の形態３における差動ドライバと差動レシーバとの間の配線を示す回路構成図である。
【図１３】  本発明に係る画像表示装置の実施の形態４における回路構成を示す回路構成図である。
【図１４】  従来の画像表示装置の回路構成を示す回路構成図である。
【図１５】  本発明に係る画像表示装置の実施の形態１における画像データの伝送フォーマットを示す概念図である。
【図１６】  従来の画像表示装置の画像処理部及び切替回路の入力及び出力信号の切替時におけるタイミング図である。
【図１７】  従来の画像表示装置の表示画像を示す図である。
【符号の説明】
１ａ、１ｂ  ＲＧＢデコード回路、 ２ａ、２ｂ  Ａ／Ｄ変換回路、
３ａ、３ｂ  メモリ、      ４ａ、４ｂ  差動ドライバ（出力制御手段）、
５ａ、５ｂ  通信回路、    ６ａ、６ｂ  文字展開回路、
７ａ、７ｂ  メモリ制御回路、        ８  差動レシーバ、
９  メモリ、    １０  ドライバ、    １１  発光素子、
１２ａ、１２ｂ  ゲート回路、        １３ａ、１３ｂ  切替制御回路、
１４ａ、１４ｂ、１４ｃ、１４ｄ  電流制限用の抵抗、
１５ａ、１５ｂ  ローカル電源、      １６ａ、１６ｂ  ＮＯＴ回路、
１７ａ、１７ｂ  ＯＲ回路、          １８ａ、１８ｂ  差動レシーバ、
１９  セレクタ、                    ２０  差動ドライバ、
２１  制御回路、    ２２ａ、２２ｂ  画像信号を自動的に出力する回路、
２４ａ、２４ｂ  差動ドライバ、
φ１  第１の出力制御信号、          φ２  第２の出力制御信号、
ψ１  第１のゲート信号、            ψ２  第２のゲート信号、
Ｘ１  第１の画像処理部、         Ｘ２  第２の画像処理部、
Ｙ  表示部、                        Ｚ  切替回路。
【図１】
0003674312.tif 000002
【図２】
0003674312.tif 000003
【図３】
0003674312.tif 000004
【図４】
0003674312.tif 000005
【図５】
0003674312.tif 000006
【図６】
0003674312.tif 000007
【図７】
0003674312.tif 000008
【図８】
0003674312.tif 000009
【図９】
0003674312.tif 000010
【図１０】
0003674312.tif 000011
【図１１】
0003674312.tif 000012
【図１２】
0003674312.tif 000013
【図１３】
0003674312.tif 000014
【図１４】
0003674312.tif 000015
【図１５】
0003674312.tif 000016
【図１６】
0003674312.tif 000017
【図１７】
0003674312.tif 000018