(57)【特許請求の範囲】
【請求項１】
第１導電型基板上に、第１導電型の第１クラッド層と、量子井戸活性層と、第２導電型の第２クラッド層と、共振器方向にリッジストライプからなる第２導電型の第３クラッド層と、第３クラッド層のリッジストライプ側面を埋め込むように構成された第１導電型の電流ブロック層と、第３クラッド層上に形成された第２導電型のキャップ層を備えた半導体レーザ素子において、
前記キャップ層上の共振器端面近傍に前記リッジストライプと直交する方向に誘電体膜が形成され、
前記量子井戸活性層の前記誘電体膜直下のバンドギャップが共振器内部のバンドギャップよりも大きく、
前記キャップ層上の前記誘電体膜の形成されていない領域に第２導電型のコンタクト層を設けたことを特徴とする半導体レーザ素子。
【請求項２】
請求項１に記載の半導体レーザ素子において、
前記キャップ層の前記誘電体膜が形成された領域及び前記誘電体膜が形成されていない領域共に第２導電型のコンタクト層が形成され、
該コンタクト層の、前記誘電体膜が形成された領域上に形成された部分と前記誘電体膜が形成されていない領域上に形成された部分の間に段差、またはモホロジーの差を設けた半導体レーザ素子。
【請求項３】
請求項１に記載の半導体レーザ素子において、
前記誘電体膜直下の量子井戸活性層のバンドギャップ波長λｗと共振器内部の量子井戸活性層のバンドギャップ波長λａとの差Δλが、１０ｎｍ≦Δλ＝λａ−λｗ≦５０ｎｍの範囲にある半導体レーザ素子。
【請求項４】
請求項１に記載の半導体レーザ素子において、
前記第２導電型のキャップ層がＡｌxＧａ1-xＡｓ（ｘ≦０．１）である半導体レーザ素子。
【請求項５】
請求項１に記載の半導体レーザ素子において、
前記第２導電型のキャップ層の膜厚が１００ｎｍ〜１０００ｎｍである半導体レーザ素子。
【請求項６】
請求項１に記載の半導体レーザ素子において、
前記共振器端面近傍に形成される誘電体膜がＳｉＯx（ｘは正の実数）である半導体レーザ素子。
【請求項７】
請求項１に記載の半導体レーザ素子において、
前記誘電体膜の厚さが１００ｎｍ〜１０００ｎｍの範囲である半導体レーザ素子。
【請求項８】
請求項１に記載の半導体レーザ素子において、
前記共振器端面近傍領域の量子井戸活性層のバンドギャップが他の領域の量子井戸活性層のバンドギャップよりも大きく、該バンドギャップが大きい領域の共振器方向の長さが１０μｍ以上６０μｍ以下である半導体レーザ素子。
【請求項９】
第１導電型基板上に、第１導電型の第１クラッド層、量子井戸活性層、第２導電型の第２クラッド層、第２導電型のエッチングストップ層、第２導電型の第３クラッド層、第２導電型のキャップ層を順次エピタキシャル成長させる工程と、
第２導電型の第３クラッド層と第２導電型のキャップ層を共振器方向にストライプ状のリッジに加工する工程と、
前記ストライプ状のリッジ側面を第１導電型の電流ブロック層で埋め込む工程と、
前記電流ブロック層を埋め込む工程において前記リッジ上に同時に形成される不要層を除去し、表面を平坦化する工程と、
前記リッジと直交する方向に誘電体膜を形成する工程と、
熱アニールによって、前記誘電体膜直下の領域の前記量子井戸活性層のバンドギャップをその他の領域の前記量子井戸活性層のバンドギャップよりも大きくする工程と、
前記誘電体膜を残したまま第２導電型のコンタクト層を形成する工程と、
光出射端面が前記量子井戸活性層のバンドギャップの大きい領域内に配設されるように共振器を形成する工程と、
を含むことを特徴とする半導体レーザ素子の製造方法。
【請求項１０】
請求項９に記載の半導体レーザ素子の製造方法において、
前記誘電体膜を形成する工程は、レジストを開口部を有するパターンに加工し、全面に誘電体膜を形成した後、前記レジスト上に形成された誘電体膜をリフトオフにより除去する半導体レーザ素子の製造方法。
【請求項１１】
請求項９に記載の半導体レーザ素子の製造方法において、
前記誘電体膜はスパッタ法またはプラズマＣＶＤ法のいづれかで形成する半導体レーザ素子の製造方法。
【請求項１２】
請求項９に記載の半導体レーザ素子の製造方法において、
前記誘電体膜の形成はプラズマＣＶＤ法を用い、ＲＦパワーを１００Ｗ以上、基板温度を２５０℃〜３５０℃とし、膜厚を１００ｎｍ以上、１０００ｎｍ未満とする半導体レーザ素子の製造方法。
【請求項１３】
請求項９に記載の半導体レーザ素子の製造方法において、
前記誘電体膜の形成はスパッタ法を用い、ＲＦパワーが２００Ｗ以上、基板温度２５０℃〜３５０℃とし、膜厚が１００ｎｍ以上、１０００ｎｍ未満である半導体レーザ素子の製造方法。
【請求項１４】
請求項１３に記載の半導体レーザ素子の製造方法において、
前記誘電体膜を形成する直前に逆スパッタ法により該誘電体膜を形成する面の清浄化を行う半導体レーザ素子の製造方法。
【請求項１５】
請求項１３に記載の半導体レーザ素子の製造方法において、
前記誘電体膜を形成する工程において、基板に２ｋＶ以上のＤＣバイアスを印加する半導体レーザ素子の製造方法。
【請求項１６】
請求項９に記載の半導体レーザ素子の製造方法において、
前記熱アニールは、昇温速度８０℃／秒以上でアニール温度まで昇温し、該アニール温度は８００℃〜１０００℃、アニール時間は１０秒〜６０秒である半導体レーザ素子の製造方法。
【請求項１７】
請求項９に記載の半導体レーザ素子の製造方法において、
前記熱アニールは、前記第１導電型基板側からのみランプ加熱を行い、前記誘電体膜を形成した面に別の基板を接触させて行う半導体レーザ素子の製造方法。
【請求項１８】
請求項９に記載の半導体レーザ素子の製造方法において、
前記熱アニールを行う工程の後に前記第１導電型基板面をバフ研磨により平滑にする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスクシステムの光源等に用いられる半導体レーザ素子及びその製造方法に関するものであり、特に高出力動作の特性に優れた窓構造半導体レーザ素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＣＤ−Ｒ/ＲＷやＤＶＤ−Ｒ/ＲＷに代表される光ディスクへの情報書込においてその書込スピードを向上させる為、光出力が１００ｍＷを超える半導体レーザの出現が期待されている。半導体レーザの高出力化とその信頼性確保に対する課題は、端面劣化の抑制並びに低電流化の実現であり、これら課題に対して活性層を量子井戸とし、端面近傍の量子井戸活性層を無秩序化した窓構造半導体レーザが提案されている。これは、従来の誘電体膜による共振器端面の保護だけではいわゆるＣＯＤ（Catastrophic Optical Damage）による端面破壊が生じ、良好な高出力特性を得ることが不可能であったためである。ＣＯＤの発生するレーザ光出力レベルを向上させるため、共振器端面を窓構造とし、端面での光吸収を無くすことによって高出力動作可能な半導体レーザ素子が実現できるというものである。このような窓構造を有する半導体レーザの従来技術として、特開平９−２３０３７号公報に記載されている半導体レーザ素子の構造を図１０に示す。
【０００３】
図１０において、（ａ）は光出射端面を含む斜視図、（ｂ）は（ａ）のＩａ−Ｉａ線における導波路の断面図、即ち、レーザ光の進行方向に平行な方向の断面を表わす図である。また、（ｃ）は（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図、即ち、レーザ光の進行方向に垂直な面を表わす図である。図１０において、１００１はＧａＡｓ基板、１００２はｎ型ＡｌＧａＡｓ下クラッド層、１００３は量子井戸活性層、１００４ａはｐ型ＡｌＧａＡｓ第１上クラッド層、１００４ｂはｐ型ＡｌＧａＡｓ第２上クラッド層、１００５はｐ型ＧａＡｓコンタクト層、１００６（斜線部）は空孔拡散領域、１００７（斜線部）はプロトン注入領域、１００８はｎ側電極、１００９はｐ側電極、１０２０レーザ共振器端面、１００３ａは量子井戸活性層１００３のレーザ発振に寄与する領域、１００３ｂは量子井戸活性層１００３のレーザ共振器端面１０２０近傍に形成された窓構造領域である。
【０００４】
次に従来の半導体レーザ素子の製造方法を図１１に示す工程図を参照して説明する。
【０００５】
ｎ型ＧａＡｓ基板１００１上にｎ型ＡｌＧａＡｓ下クラッド層１００２、量子井戸活性層１００３、ｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａを順次エピタキシャル成長する（図１１（ａ））。次にｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａ表面上にＳｉＯ2膜１０１０を形成し、レーザ共振器端面に達しない長さで、レーザ共振器方向に伸びるストライプ状の開口部１０１０ａを形成する（図１１（ｂ））。次にこのウエハをＡｓ雰囲気下、８００℃以上の温度で熱アニールすると、ＳｉＯ2膜１０１０が接するｐ型ＡｌＧａＡｓ第1上クラッド層１００４ａ表面からＧａ原子を吸い上げ、ｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａ中にＧａ空孔が生成し、この空孔が結晶内部の量子井戸層活性層１００３に達するまで拡散し、量子井戸層構造を無秩序化させる。無秩序化した活性層領域では実効的な禁制帯幅が広がるため、発振レーザ光に対し透明な窓として機能する。
【０００６】
さらに、ＳｉＯ2膜１０１０を除去し、ｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａ上にｐ型ＡｌＧａＡｓ第２上クラッド層１００４ｂ、ｐ型ＧａＡｓコンタクト層１００５を順次エピタキシャル成長させる。（図１１（ｃ））。次にｐ型ＧａＡｓコンタクト層１００５上にレジスト膜を形成し、フォトリソグラフィー技術によって前記ＳｉＯ2膜１０１０のストライプ状の開口部１０１０ａと同じ領域にストライプ状のレジスト１０１１を形成する。次にこのストライプ状のレジスト１０１１をマスクとしてｐ型ＧａＡｓコンタクト層１００５の表面側からプロトン注入を行い、電流ブロック層となる高抵抗領域１００７を形成する（図１１（ｄ））。最後にＧａＡｓ基板１００１側にｎ側電極１００８、ｐ型ＧａＡｓコンタクト層１００５上にｐ側電極１００９を形成し、ウエハをへき開して図１０の半導体レーザ素子を得る。上記の従来の半導体レーザ素子はイオン注入とそのイオンの拡散によって量子井戸構造を無秩序化させる方法と比較して窓構造を備えた半導体レーザ素子が本来有する高出力特性を可能にできると共に、ＣＯＤレベルが高く高信頼性を有する旨が同公報に記載されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の半導体レーザ素子の製造方法では、窓構造領域を形成後、開口部のあるＳｉＯ2膜を除去するので量子井戸層が無秩序化された窓構造領域と量子井戸層が無秩序化されていない活性領域の境界を判別することが困難である。そのため、電流ブロック領域を形成する際、プロトン注入マスクとなるストライプ状のレジスト領域と活性領域とを厳密に位置合わせを行う必要があるため、位置合わせ用にマーキング工程やそのアライメント工程等を新たに付加しなければならない。もし、活性領域がレーザ共振器端面に達したり、窓構造領域とプロトン注入領域にずれが生じるとレーザ素子の信頼性や諸特性が悪化するので、上記の位置合わせには高い精度が要求され、工数増加によるコストの上昇や歩留り低下の問題があった。
【０００８】
さらに、従来の半導体レーザ素子の製造方法ではＳｉＯ2膜がＡｌＧａＡｓ層又は１００Å以下のＧａＡｓ保護層の上に形成されているため、１００Å以下のＧａＡｓ保護層があったとしてもＡｌが薄いＧａＡｓ層を超えて優先的に反応を起こし、目的とするＳｉＯ2のＧａ原子を吸い上げるプロセスを阻害してしまう。その結果、Ｇａの吸い上げによるＧａ空孔の生成が不足し、ＳｉＯ2直下の量子井戸層のバンドギャップを大きくする反応が不十分となり、窓としての機能も発揮できないという問題がある。また、前記ＳｉＯ2とＡｌの反応によって、ＳｉＯ2の除去も困難となるという問題もあった。
【０００９】
本発明の目的は、ＳｉＯ2のＧａ吸い上げを阻害しないで効率よく端面近傍の窓領域の形成を行うことができ、電流非注入領域を前記窓領域に対し、特に位置合わせすること無くセルフアラインに形成することが可能で、プロセスの制御性、信頼性に優れた窓構造半導体レーザ素子とその製造方法を提供し、歩留まりの向上とコスト低減を実現することにある。
【００１０】
【課題を解決するための手段】
本発明は上記目的を達成するするためなされたものであり、本発明の半導体レーザ素子は、第１導電型基板上に、第１導電型の第１クラッド層と、量子井戸活性層と、第２導電型の第２クラッド層と、共振器方向にリッジストライプからなる第２導電型の第３クラッド層と、第３クラッド層のリッジストライプ側面を埋め込むように構成された第１導電型の電流ブロック層と、第３クラッド層上に形成された第２導電型のキャップ層を備え、該キャップ層上の共振器端面近傍にリッジストライプと直交する方向に誘電体膜が形成し、且つ該誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップよりも大きく、前記キャップ層上の前記誘電体膜の形成されていない領域に第２導電型のコンタクト層を設けた構成とする。
【００１１】
そうすることにより、共振器端面近傍の誘電体膜が量子井戸活性層のバンドギャップが大きい窓領域への電流注入を防止する為、無効電流が低減され、高出力特性や信頼性に優れた半導体レーザ素子が得られる。さらに、端面窓形成と電流非注入領域形成がセルフアラインで形成できるため、量産性に優れ、歩留り向上による低コスト化が実現できる。
【００１２】
【００１３】
また、そうすることにより前記コンタクト層形成後にも前記量子井戸活性層のバンドギャップが大きい窓領域が容易に確認でき、共振器を形成するためのへき開工程が容易になるため量産に優れ、歩留りも向上する。
【００１４】
また、好ましくは前記キャップ層の前記誘電体膜が形成された領域及び前記誘電体膜が形成されていない領域共に第２導電型のコンタクト層が形成され、該コンタクト層の、前記誘電体膜が形成された領域上に形成された部分と前記誘電体膜が形成されていない領域上に形成された部分の間に段差、またはモホロジーの差を設ける。
【００１５】
そのことにより、前記コンタクト層の、前記誘電体膜が形成された領域上に形成された部分と前記誘電体膜が形成されていない領域上に形成された部分の間に段差、またはモホロジーの差が存在することで窓領域が識別可能であり、しかも前記キャップ層の前記誘電体膜が形成された領域及び前記誘電体膜が形成されていない領域共に第２導電型のコンタクト層が形ほぼ平坦に形成することにより半導体レーザ素子をアップサイドダウンにマウントでき、放熱を促進できることから、素子の温度特性が改善できる。
【００１６】
また、好ましくは前記誘電体膜直下の量子井戸活性層のバンドギャップ波長λｗと共振器内部の量子井戸活性層のバンドギャップ波長λａとの差Δλを、１０ｎｍ≦Δλ＝λａ−λｗ≦５０ｎｍの範囲とする。
【００１７】
そうすればΔλ＝λａ−λｗが１０ｎｍ未満での光出射端面における光吸収の増加によるＣＯＤレベルの低下、およびΔλ＝λａ−λｗが５０ｎｍ以上での、端面近傍における結晶欠陥の増加とそれに伴う非発光センターの増加によるＣＯＤレベルの低下を防止して、窓構造としての機能を確保することができる。
【００１８】
また、好ましくは前記第２導電型のキャップ層をＡｌxＧａ1-xＡｓ（ｘ≦０．１）とする。
【００１９】
そうすることにより、前記誘電体膜を形成する表面に多くの比率でＡｌを含んだＡｌxＧａ1-xＡｓ（ｘ＞０．１）のような場合においても、ＡｌによるＧａの吸上げ阻害によるＧａ空孔の生成の抑制を防ぎ、効果的に量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【００２０】
また、好ましくは前記第２導電型のキャップ層の膜厚が１００ｎｍ〜１０００ｎｍの範囲とする。
【００２１】
そうすることにより、前記第２導電型のキャップ層の膜厚が１００ｎｍ未満における第３クラッド層からのＡｌの誘電体膜までの拡散によるＧａの吸上げ阻害によるＧａ空孔の生成の抑制、およびキャップ層の膜厚が１０００ｎｍ以上における誘電体膜から量子井戸層までの距離が長くなることによる量子井戸層のバンドギャップを大きくさせるための熱アニール条件をより高温、長時間行わなければならないことによる結晶内に存在するドーパントの拡散による素子特性の悪化を防止して量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【００２２】
また、好ましくは前記共振器端面近傍に形成される誘電体膜がＳｉＯxとする。
【００２３】
そうすることにより、ＳｉＯxはＧａ吸上げる機能が高いため、効果的に量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【００２４】
また、好ましくは前記誘電体膜の膜厚が１００ｎｍ〜１０００ｎｍの範囲とする。前記誘電体膜の膜厚が１００ｎｍ未満ではＧａの吸上げ効果が不十分であり、量子井戸活性層のバンドギャップを大きくさせるためのＧａ空孔量が不足する。一方、前記誘電体膜の膜厚が１０００ｎｍを超える場合は、熱アニール中に誘電体膜にクラックが生じ、熱ストレスが開放されてしまうことによって、Ｇａ空孔の拡散が阻害されてしまう。
【００２５】
従って、上記の膜厚範囲にすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることが可能である。
【００２６】
また、好ましくは前記共振器端面近傍の量子井戸活性層のバンドギャップが共振器内部の量子井戸活性層のバンドギャップよりも大きい領域の長さを１０μｍ以上、６０μｍ以下とする。
【００２７】
そうすることにより、端面への漏れ電流を抑制し、且つ自由キャリア損失による素子の効率低下を防止できる。
【００２８】
また、第１導電型基板上に、第１導電型の第１クラッド層、量子井戸活性層、第２導電型の第２クラッド層、第２導電型のエッチングストップ層、第２導電型の第３クラッド層、第２導電型のキャップ層を順次エピタキシャル成長させる工程と、第２導電型の第３クラッド層と第２導電型のキャップ層を共振器方向にストライプ状にリッジ形状に加工する工程と、前記リッジの側面を第１導電型の電流ブロック層で埋め込む工程と、前記電流ブロック層埋め込み時に前記リッジ上に同時に形成される不要層を除去し表面を平坦化する工程と、前記リッジのストライプ方向と直交する方向に誘電体膜を形成する工程と、熱アニールによって前記誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップよりも大きくする工程と、前記誘電体膜を残したまま第２導電型のコンタクト層を形成する工程と、光出射端面が共振器内部よりもバンドギャップの大きい量子井戸活性層の領域内に配設するように共振器を形成する工程とを含む。
【００２９】
そうすることにより、前記誘電体膜が、量子井戸活性層のバンドギャップの大きくされた窓領域への電流注入を防止する役割を兼備し、端面窓形成と電流非注入領域形成がセルフアラインで実現されるため、窓領域と非注入領域の位置合わせが不要となり、プロセスの簡略化が計れる。
【００３０】
また、好ましくは前記誘電体膜を形成する工程において、開口部を有するレジストパターンを形成し、全面に誘電体膜形成した後、レジスト上に形成された誘電体膜をリフトオフする。
【００３１】
リフトオフにより前記誘電体膜を形成すれば窓以外の領域は、レジストがあるため誘電体膜形成時のプラズマダメージを与えることがない。そのため、窓以外の領域の量子井戸活性層のバンドキャップ拡大を抑制し、窓領域のみ選択的にバンドギャップを大きくするための制御性が向上する。また、窓以外の領域の結晶性も劣化させることなく、窓構造形成プロセスを提供できる。
【００３２】
また、好ましくは前記誘電体膜はスパッタ法、またはプラズマＣＶＤ法のいづれかで形成する。
【００３３】
スパッタ法、またはプラズマＣＶＤ法のいづれかで前記誘電体膜を形成すれば、誘電体膜形成と同時に表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のＧａ空孔の拡散を促進できるため、効果的な窓領域の形成が実現できる。
【００３４】
前記誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜の形成をプラズマＣＶＤ法にて形成する場合の条件としては、ＲＦパワーが１００Ｗ以上、基板温度２５０℃〜３５０℃とするのが良い。また、前記誘電体膜の厚さを１００ｎｍ以上、１０００ｎｍ未満とする。
【００３５】
ＲＦパワーを１００Ｗ以上とすることでより効果的に表面にプラズマダメージによる点欠陥を生成せしめ、一層のＧａ空孔の拡散を促進でき、一方、基板温度２５０℃〜３５０℃とすることでキャップ層と誘電体膜の密着性を保つことができる。誘電体膜の膜厚を１００ｎｍ以上、１０００ｎｍ未満とすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることができる。
【００３６】
前記誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜の形成をスパッタ法にて形成する条件としては、ＲＦパワーが２００Ｗ以上、基板温度２５０℃〜３５０℃であり、誘電体形成膜厚が１００ｎｍ以上、１０００ｎｍ未満とする。
【００３７】
ＲＦパワーを２００Ｗ以上とすることでより効果的に表面にプラズマダメージによる点欠陥を生成せしめ、一層のＧａ空孔の拡散を促進できる。また、基板温度２５０℃〜３５０℃とすることでキャップ層と誘電体膜の密着性を保つことができる。さらに、誘電体膜の膜厚を１００ｎｍ以上、１０００ｎｍ未満とすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることができる。
【００３８】
また、好ましくは前記第２導電型のキャップ層上に前記誘電体膜をスパッタ法にて形成する直前に逆スパッタを行い、前記キャップ層表面の清浄化を行う工程を設ける。
【００３９】
そのことにより、ＧａのＳｉＯx中への吸い上げ反応を阻害する前記キャップ層上に形成される自然酸化膜をその場で効果的に除去できると共に、前記キャップ層表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のＧａ空孔の拡散を促進できる。
【００４０】
また、好ましくは前記第２導電型のキャップ層上に前記誘電体膜をスパッタ法にて形成する工程において、ウェハーに２ｋＶ以上のＤＣバイアスを印加する。
【００４１】
そのことにより、ＳｉＯxの形成と同時に前記キャップ層表面にプラズマダメージによる点欠陥をさらに多く生成せしめ、一層のＧａ空孔の拡散を促進できる。
【００４２】
また、好ましくは前記誘電体膜直下の領域の量子井戸活性層のバンドギャップをその他の共振器内部の領域の量子井戸活性層のバンドギャップより大きくするための熱アニール条件は、昇温速度８０℃／秒以上、処理温度８００℃〜１０００℃、処理時間１０〜６０秒で行う。
【００４３】
そのことにより、Ｇａ空孔拡散の促進と結晶内部のドーパント拡散の抑制を両立させ、半導体レーザ素子の特性を劣化させない、窓領域形成を実現できる。
【００４４】
また、好ましくは前記熱アニールは、前記第１導電型基板側からのみランプで加熱することにより行い、エピタキシャル成長面である前記キャップ層及び前記誘電体膜は別の基板と接した状態で行う。
【００４５】
そのことにより、前記キャップ層表面からのＡｓ抜けによる表面荒れ、並びに結晶性の低下を防ぐことができる。
【００４６】
また、前記熱アニール工程の後に前記第１導電型基板表面をバフ研磨し、平滑にする。ランプ加熱による、前記第１導電型基板表面からのＡｓ抜けによって発生したモホロジーの荒れをバフ研磨せずに放置しておくと、その後のフォトリソグラフィー工程におけるレジストや有機物の前記基板表面が前記基板表面に付着する。このような付着物は通常の洗浄工程では除去が困難であり、以後のＭＯＣＶＤ成長工程でエピタキシャル成長不良や結晶性の低下を招くことになる。
【００４７】
従って、前記熱アニール工程の後に前記第１導電型基板表面をバフ研磨し、平滑にすることにより、プロセスの制御性が良く、良好な再現性が得られ、素子歩留りの向上が可能となる。
【００４８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
［実施形態１］
図１は本発明の実施形態１のＡｌＧａＡｓ系半導体レーザ素子の構造を示す断面図である。図１において、（ａ）は光出射端面を含む斜視図、（ｂ）は（ａ）のＩａ−Ｉａ線における導波路の断面図、（ｃ）は（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図である。また、１はｎ型ＧａＡｓ基板、２はn型Ａｌ0.5Ｇａ0.5Ａｓ第１クラッド層、３はＡｌ0.3Ｇａ0.7Ａｓガイド層を含むノンドープ量子井戸活性層（厚さ８ｎｍのＡｌ0.1Ｇａ0.9Ａｓウエル層２層とその間の厚さ５ｎｍのＡｌ0.35Ｇａ0.65Ａｓバリア層１層で構成）、４はｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２クラッド層、５はｐ型エッチングストップ層、６はｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層、７はｐ型ＧａＡｓキャップ層で共振器方向にストライプ状に伸びるリッジ１０２を構成している。８はリッジ１０２の側面を埋め込むように形成されたｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層、９はｐ型ＧａＡｓ平坦化層、１０はリッジストライプと直交する方向にストライプ状に形成されたＳｉＯx膜、１１はｐ型ＧａＡｓコンタクト層、１２はｐ側電極、１３はｎ側電極である。また、１４は量子井戸活性層３のＳｉＯx膜１０直下の領域で、バンドギャップが共振器内部の量子井戸活性層３の他の領域のバンドギャップよりも大きい領域である。
【００４９】
次に、本半導体レーザ素子の製造方法について図２に基づいて説明する。
【００５０】
ｎ型ＧａＡｓ基板１（キャリア濃度２×１０18ｃｍ-3）上に順次、ＭＯＣＶＤ法にてｎ型Ａｌ0.5Ｇａ0.5Ａｓ第１クラッド層２（キャリア濃度８×１０17ｃｍ-3、厚さ２μｍ設定）、ガイド層を含むアンドープ量子井戸活性層３、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２クラッド層４（キャリア濃度１×１０18ｃｍ-3、厚さ０．２μｍ設定）、ｐ型エッチングストップ層５、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層６（キャリア濃度２×１０18ｃｍ-3、厚さ１．１μｍ設定）、ｐ型ＧａＡｓキャップ層７（３×１０18ｃｍ-3、厚さ０．７μｍ設定）をエピタキシャル成長させる（図２（ａ））。その後、公知のフォトリソグラフィー技術を用いてｐ型ＧａＡｓ層７上にストライプ状のレジストマスク１０１を形成し、公知のエッチング技術を用いて、ｐ型エッチングストップ層５に到達するようにｐ型ＧａＡｓ層７とｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層６を約３μｍ幅のストライプ状のリッジ１０２に加工する（図２（ｂ））。
【００５１】
次に２回目のＭＯＣＶＤ法によって、ｐ型ＧａＡｓ層７とｐ型Ａｌ0.5Ｇａ0.5Ａｓ上第２クラッド層６からなるリッジ１０２の側面をn型Ａｌ0.7Ｇａ0.3Ａｓブロック層８（キャリア濃度１×１０18ｃｍ-3、厚さ１μｍ設定）とｐ型ＧａＡｓ平坦化層９で埋め込んだ後（図２(ｃ））、リッジ１０２上部に形成された不要層を選択的に除去し、表面を平坦化する（図２（ｄ））。
【００５２】
次にＰＥＣＶＤ法とフォトリソグラフィー法によって、リッジ１０２のストライプ方向と直交する方向にストライプ状に幅４０μｍのＳｉＯx膜（厚さ５００ｎｍ）１０を形成する。プラズマＣＶＤによるＳｉＯx膜形成条件は、ＲＦパワー１００Ｗ、基板温度２８０℃で５００ｎｍの膜厚で形成した。なお、ストライプのピッチは共振器長と同じ８００μｍとした（図２（ｅ））。
【００５３】
次に、前記ＳｉＯx膜を形成したウェハーを熱アニールするが、この時、ラピッドサーマルアニール（で行う。
【００５４】
図３はＲＴＡ法によるキャップレスアニールを行うためのアニール装置断面図である。図３において３０１は処理対象のウエハ、３０１ａはエピタキシャル成長表面（キャップ層７表面）、３０１ｂは基板表面、３０２は保持基板、３０３はランプヒーター、３０４はランプ加熱窓、３０５は温度測定用パイロメーターである。このように基板１側の片面からのランプ加熱とエピタキシャル成長面は別の基板である保持基板３０２に接して行うことでエピタキシャル成長表面のキャップ層７からのＡｓ抜けによる表面荒れ並びに結晶性の低下を防ぐことができる。
【００５５】
この時の熱アニール条件は、昇温速度１００℃／秒、アニール温度９５０℃、保持時間１分で行った。昇温速度が８０℃／秒未満ではＧａ空孔を量子井戸層まで拡散させるための急激な熱ストレスが与えられず、十分なバンドギャップを大きくさせる反応が起こらないため、８０℃／秒以上の昇温速度が必要である。さらにアニール温度が８００℃未満や保持時間が１０秒以下でも、Ｇａ空孔が十分量子井戸層まで到達できない。一方、温度が１０００℃を超える場合や保持時間が６０秒を超えると結晶内部のドーピング原子まで拡散を起こしてしまい、素子の特性を劣化させてしまう。従って、本実施例におけるアニール条件としては、昇温速度８０℃／秒以上、処理温度８００℃〜１０００℃、処理時間１０〜６０秒である必要があり、より好ましくは、ＰＥＣＶＤでＳｉＯxを形成した場合、昇温速度１００℃/秒以上、処理温度８６０℃〜９６０℃、処理時間３０〜６０秒とすることで、ドーピング原子の拡散を抑制し、且つ窓領域のバンドギャップ波長シフトが得られる。
【００５６】
熱アニールによってＳｉＯx膜１０直下領域の量子井戸層１４のバンドギャップを共振器内部になる量子井戸活性層３の他の領域のバンドギャップよりも大きくする。この熱アニールにおいて、ＳｉＯx膜１０直下のｐ型ＧａＡｓ層７並びにｐ型ＧａＡｓ平坦化層９の表面からＧａ原子がＳｉＯx膜１０中に吸上げられ、ＧａＡｓ結晶内部にＧａ空孔が生成される。このＧａ空孔は拡散定数が大きく、一気にＧａＡｓ基板１方向に拡散し、量子井戸活性層１４のバンドギャップを大きくする。ＳｉＯxはＧａを吸上げる能力が高く、またＳｉＯx膜直下はＡｌやＩｎを含まないＧａＡｓであるため、Ｇａを吸上げる反応を妨げることなく効果的に量子井戸層１４のバンドギャップを大きくさせる反応を促進できた。
【００５７】
上記ＲＴＡ法による熱アニールを行ったウエハの一部を用いて、顕微フォトルミネッセンス（顕微ＰＬ）法にて、ＳｉＯx膜直下領域の量子井戸層とその他の領域にある量子井戸層のそれぞれのバンドギャップを測定した。周知のようにフォトルミネッセンスのピーク波長が長いほどバンドギャップが小さい。
【００５８】
図４は顕微ＰＬの測定結果を示す。ＳｉＯx膜直下の量子井戸層からのフォトルミネッセンスのピーク波長はＳｉＯx膜直下以外の領域にある量子井戸層からのフォトルミネッセンスのピーク波長よりも、３０ｎｍ以上短波長側に波長シフトしていることがわかる。即ち、ＳｉＯx膜直下の量子井戸層はＳｉＯx膜直下以外の領域より実効的に禁制帯幅の広い窓領域が形成されている。
【００５９】
次に、前記熱アニールを行ったウエハの裏面である基板１表面をバフ研磨によって平滑化する。ウエハの裏面はカバーされることなく直接ランプの加熱を受けるため、Ａｓ抜けによるモホロジー悪化があるとその後のフォトリソグラフィー工程でレジストや有機物が裏面の荒れた部分に吸着し、通常の洗浄工程ではその除去が困難になり、その後のＭＯＣＶＤエピタキシャル成長工程に不純物を持ち込むことなって、エピタキシャル成長不良や結晶性の低下を招く。基板の裏面をバフ研磨し、平滑にすることによって、その後の工程に不純物を持ち込むことなく、プロセスの制御性が良く、良好な再現性が得られ、素子歩留りの向上が可能となった。
【００６０】
次に、ストライプ状のＳｉＯx膜１０を除去することなく、３回目のＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層１１（キャリア濃度４×１０18ｃｍ-3、厚さ３〜５０μｍ設定）をＳｉＯx膜１０が形成されている以外の領域に選択的に形成する。ＧａＡｓキャップ層７が露出している領域のみへ選択的に成長を行うために、温度７００℃、圧力７６Ｔｏｒｒの減圧ＭＯＣＶＤ成長を行った（図２（ｆ））。さらに、上面にはｐ電極１２、下面にはｎ電極１３を形成する。
【００６１】
次に、幅４０μｍのＳｉＯx膜１０が形成されている領域を確認しながら、そのほぼ中央にスクライブラインをいれて、共振器の長さにバー状に分割し、共振器を形成する。この時、表面全面にｐ側電極が形成されていても、ＳｉＯx膜１０上にはｐ型ＧａＡｓコンタクト層１１が形成されていないことから、ウエハ上面から観測しても容易にＳｉＯx膜１０が形成されている領域が確認できる。最後にバーの両側の光出射に反射膜をコーティングし、さらにチップに分割して個別の素子にする。
【００６２】
このようにして、長さ８００μｍの共振器の光出射両端面部に約２０μｍの窓領域を有した素子が作製される。さらに、窓領域の直上はＳｉＯx膜１０が形成されたままになっているので、窓領域への電流注入を防ぎ、無効電流が低減される。
【００６３】
本実施形態の半導体レーザはストライプ状のＳｉＯx膜１０によって電流非注入領域と活性層の無秩序化された窓領域がセルフアラインで形成される。従って、両領域を別工程で形成する従来の半導体レーザ素子と比較して、両領域の精密な位置合わせが不要となり、位置ずれによる特性不良が発生しない。また、ｐ型ＧａＡｓコンタクト層１１が窓領域以外の部分に選択的に形成されていることから、ウエハ上面から観測しても容易にＳｉＯx膜１０が形成されている窓領域が確認でき、へき開による共振器形成の際にもへき開位置が電流非注入であり且つ窓領域を含む様に容易に共振器を形成できる。
【００６４】
ＳｉＯx膜１０の膜厚は厚い程その容積が増加することから、Ｇａを吸上げる量も増加し、その結果、生成されるＧａ空孔の増加につながり、量子井戸層のバンドギャップを大きくするのに有効である。しかし、層厚が１０００ｎｍを超えると前記熱アニール時にＧａＡｓとＳｉＯxとの熱膨張係数差から生じる応力によって、ＳｉＯx膜にクラックが生じるという問題が起こる。これによって、ＳｉＯx膜にクラックが入るとウエハーに働く熱応力が開放され、Ｇａ空孔の拡散を阻害してしまう。従って、ＳｉＯx膜１０の層厚としては、１００ｎｍ以上１０００ｎｍ以下で形成することが必要であり、より好ましくは３００ｎｍ以上６００ｎｍ以下で形成することが望ましい。
【００６５】
次に、光出射端面近傍に形成する窓領域の長さを変えて半導体レーザを作製した。なお、本実施形態では窓領域と電流非注入領域がセルフアラインに形成されるので、窓領域の長さは電流非注入領域の長さと一致するものである。図５に窓領域すなわち電流非注入領域の長さと半導体レーザ素子の動作電圧及びＣＯＤレベルの関係について示す。窓領域の長さが１０μｍ未満では、窓領域への漏れ電流が多く十分な非注入効果が得られないことによってＣＯＤレベルが低下している。一方、窓領域の長さが６０μｍを超えた場合、ＣＯＤレベルは高いものの、電流通路が狭くなるため動作電圧が増大した。従って、本発明の半導体レーザ素子において、光出射端面近傍に形成する量子井戸層のバンドギャップが共振器内部よりも大きくされた窓領域の長さは１０μｍ〜６０μｍにする必要があり、より好ましくは、共振器形成の容易性、並びに１つのウェハー当たりの素子取れ数の点で２０μｍ〜４０μｍとすることが望ましい。
【００６６】
また、熱アニールの条件を変化させて、ＳｉＯx膜直下の量子井戸活性層のバンドギャップ波長λｗと共振器内部の量子井戸活性層のバンドギャップ波長λａとの差Δλの異なる半導体レーザ素子を作製した。まず、熱アニールを温度８５０℃、昇温速度８０℃／秒、保持時間１分とすることでΔλ＝λａ−λｗが９ｎｍの半導体レーザ素子が作製した。しかし、光出射端面での光吸収の増加によって、１８０ｍＷでＣＯＤ劣化が生じた。
【００６７】
次に、アニール条件を温度１０００℃以上、昇温速度１００℃／秒、保持時間１分とすることでΔλが５５ｎｍの半導体レーザ素子を作製した。しかし、光出射端面近傍の結晶性の低下によって、２３０ｍＷでＣＯＤ劣化が生じた。
【００６８】
従って、本発明の半導体レーザ素子において、Δλを１０ｎｍ≦Δλ＝λａ−λｗ≦５０ｎｍの範囲にする必要があり、より好ましくは、窓領域の吸収をゼロにし、結晶性の悪化を防ぐために２０ｎｍ≦Δλ＝λａ−λｗ≦４０ｎｍとすることが望ましい。
【００６９】
図６には実施形態１の半導体レーザ素子の寿命試験結果を示す。図６より、本実施形態の半導体レーザ素子は７０℃、ＣＷ１２０ｍＷのエージング試験において１０００時間以上に渡って安定走行を続けていることを確認した。また、本実施形態の半導体レーザ素子のＣＯＤ試験を行った結果、３００ｍＷ以上の光出力においてもＣＯＤフリーであることを確認した。
［実施形態２］
図７は本発明の実施形態２の半導体レーザ素子の構造を示す断面図である。図７において、（ａ）は光出射端面を含む斜視図、（ｂ）は（ａ）のＩａ−Ｉａ線における導波路の断面図、（ｃ)は（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図である。また、図７において、７０１はｎ型ＧａＡｓ基板、７０２はｎ型Ａｌ0.5Ｇａ0.5Ａｓ第1クラッド層、７０３はＡｌ0.3Ｇａ0.7Ａｓガイド層を含むノンドープ量子井戸活性層（厚さ８ｎｍのＡｌ0.1Ｇａ0.9Ａｓウエル層２個とその間の厚さ５ｎｍのＡｌ0.35Ｇａ0.65Ａｓバリア層１個で構成）、７０４はｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２クラッド層、７０５はｐ型エッチングストップ層、７０６は共振器方向にリッジストライプからなるｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層、７０７はp型ＧａＡｓキャップ層、７０８はリッジストライプからなるｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層の側面を埋め込む様に形成されたｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層、７０９はｐ型ＧａＡｓ平坦化層、７１０はリッジストライプと直交する方向にストライプ状に形成されたＳｉＯx膜、７１１はｐ型ＧａＡｓコンタクト層、７１２はｐ側電極、７１３はｎ側電極である。７１４はＳｉＯx膜直下の量子井戸活性層７０３のバンドギャップが共振器内部の量子井戸活性層７０３のバンドギャップよりも大きい領域である。
【００７０】
次に、本実施の形態の半導体レーザ素子の製造方法について図８に基づいて説明する。
【００７１】
ｎ型ＧａＡｓ基板７０１（キャリア濃度２×１０18ｃｍ-3）上に順次、ＭＯＣＶＤ法にてｎ型Ａｌ0.5Ｇａ0.5Ａｓ第１クラッド層７０２（キャリア濃度８×１０17ｃｍ-3、厚さ２μｍ）、ガイド層を含むアンドープ量子井戸活性層７０３、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２クラッド層７０４（キャリア濃度１×１０18ｃｍ-3、厚さ０．２μｍ）、ｐ型エッチングストップ層７０５、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層７０６（キャリア濃度２×１０18ｃｍ-3、厚さ１．１μｍ）、ｐ型ＧａＡｓキャップ層７０７（キャリア濃度２×１０18ｃｍ-3、厚さ０．７μｍ）をエピタキシャル成長させる（図８（ａ））。その後、公知のフォトリソグラフィー技術とエッチング技術を用いて、ｐ型ＧａＡｓ層７０７とｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層７０６を約３μｍ幅のストライプ状のリッジ７１５に加工する（図８（ｂ））。さらにＭＯＣＶＤ法によって、ｐ型ＧａＡｓ層７０７とｐ型Ａｌ0.5Ｇａ0.5Ａｓ上第２クラッド層７０６からなるリッジの側面をｎ型Ａｌ0.7Ｇａ0.3Ａｓブロック層７０８（キャリア濃度１×１０18ｃｍ-3、厚さ１μｍ）とｐ型ＧａＡｓ平坦化層７０９で埋め込んだ（図８（ｃ））後、リッジ上部に形成された不要層を選択的に除去し、表面を平坦化する（図８（ｄ））。
【００７２】
次にプラズマＣＶＤ法とフォトリソグラフィー法によって、リッジストライプと直交する方向に幅４０μｍストライプ状にＳｉＯx膜（５００ｎｍ）７１０を形成する（図８（ｅ））。なお、ストライプのピッチは共振器長と同じ８００μｍとした。次に、ラピッドサーマルアニール（ＲＴＡ）法によるキャップレスアニールによってＳｉＯx膜７１０直下の量子井戸層７１４のバンドギャップを共振器内部の量子井戸活性層７０３のバンドギャップよりも大きくさせる。アニール条件は温度９５０℃、昇温速度１００℃／秒、保持時間１分で行った。このアニールにおいて、ＳｉＯx膜７１０直下のｐ型ＧａＡｓ層７並びにｐ型ＧａＡｓ平坦化層７０９の表面からＧａ原子がＳｉＯx膜７１０中に吸上げられ、ＧａＡｓ結晶内部にＧａ空孔が生成される。このＧａ空孔は拡散定数が大きく、一気にＧａＡｓ基板７０１方向に拡散し、量子井戸活性層７１４のバンドギャップを共振器内部の量子井戸活性層７０３のバンドギャップよりも大きくさせる。ここまでの製造プロセスは実施形態１の場合と同様である。
【００７３】
次に、ストライプ状のＳｉＯx膜７１０を除去することなく、ＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層７１１（キャリア濃度４×１０18ｃｍ-3、厚さ３〜５０μｍ設定）をＳｉＯx膜７１０が形成されている領域とｐ型ＧａＡｓ平坦化層７０９が露出している領域の全面に平坦に形成させる。即ち、成長温度６５０℃、圧力７６０Ｔｏｒｒの常圧ＭＯＣＶＤ法とすることによりでＧａＡｓキャップ層７０７上にもＳｉＯx７１０上にもほぼ同じ速度でｐ型ＧａＡｓコンタクト層７１１を形成する。さらに、上面にはｐ電極７１２、下面にはｎ電極７１３を形成する（図８（ｆ））。
【００７４】
次に、４０μｍ幅のＳｉＯx膜７１０が形成されている領域のほぼ中央に形成されたマーカー上にスクライブラインをいれて、共振器の長さにバー状に分割し、共振器を形成する。この時、ウエハの表面は、ｐ型ＧａＡｓコンタクト層７１１がほぼ平坦に形成されているものの、ＳｉＯx膜７１０上には多結晶のｐ型ＧａＡｓコンタクト層７１１が形成されていることから、この領域のみモホロジーが変化しており、また、多少の段差が存在しているため、ウエハ上面から観測しても容易ＳｉＯx膜７１０が形成されている領域が確認できる。最後にバーの両側の光出射端面に反射率の制御を兼ねる保護膜をコーティングし、チップに分割して個別の素子にする。このようにして、長さ８００μｍの共振器の光出射両端面部に約２０μｍの窓領域を有した素子が作製される。さらに、窓領域の直上はＳｉＯx膜７１０が形成されたままになっているので、窓領域への電流注入を防ぎ、無効電流が低減される。また、チップの表面は、ｐ型ＧａＡｓコンタクト層７１１が平坦に形成されているため、アップサイドダウンのマウントが可能となり、活性層とヒートシンクの距離が短縮できるため、放熱特性が向上し、素子の温度特性も向上した。素子特性は実施形態１の半導体レーザ素子と同様に、最大光出力が３００ｍＷ以上でもＣＯＤフリーであり、７０℃、ＣＷ１２０ｍＷのエージング試験において１０００時間に渡って安定走行を確認した。
［実施形態３］
実施形態３の半導体レーザ素子の作製工程は、実施形態１及び実施形態２の半導体レーザ素子の作製工程におけるストライプ状のＳｉＯx膜の形成をスパッタ法によって行ったものであり、それ以外の工程は実施形態１及び実施形態２と同一である。スパッタ法によるＳｉＯx膜形成条件は、ＲＦパワー４００Ｗ、基板温度３００℃、ガス圧力２．５ｍＴｏｒｒ、形成膜厚５００ｎｍとし、ガスはアルゴンと酸素の混合ガスを用いた。また、ウエハをスパッタ装置のチャンバーに装着し、ＳｉＯxを形成する直前に逆スパッタを行い、ウエハ表面の清浄化を行った後、引き続いてＳｉＯxを形成した。なお、逆スパッタ時にはアルゴン単独ガスを用いた。これは、大気中にウエハ表面のｐ型ＧａＡｓキャップ層上に自然酸化膜が形成されると、ＧａのＳｉＯx中への吸い上げ反応を阻害するため、ＳｉＯxを形成する直前のその場で効果的に除去すると共に、キャップ層表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のＧａ空孔の拡散を促進させるものである。
【００７５】
さらに、スパッタ法によってＳｉＯx膜を形成する時、基板に２ｋＶ以上のＤＣバイアスを印加することによって、キャップ層表面に一層のプラズマダメージを与え、キャップ層中に点欠陥をより多く生成せしめ、さらに一層のＧａ空孔の拡散を促進できる。このことによって、アニール条件が、温度８５０℃、保持時間３０秒の低温短時間アニールでも、実施形態１の場合と同様にＳｉＯ2膜直下の量子井戸層はＳｉＯ2膜直下以外の領域より約３０ｎｍ以上の波長シフトが確認され、実効的に禁制帯幅の広い窓領域が形成できた。本実施例においてスパッタ法でＳｉＯxを形成した場合のアニール条件としては、より好ましくは、昇温速度１００℃／秒以上、処理温度８００℃〜９００℃、処理時間３０〜６０秒とすることが望ましい。さらに、素子特性も実施形態１の半導体レーザ素子と同様な結果を得た。
［実施形態４］
図９は実施形態４の半導体レーザ素子の断面図である。これは発振波長６３５ｎｍ〜６８０ｎｍのＡｌＧａＩｎＰ系半導体レーザの断面図である。図９において、（ａ）は光出射端面を含む斜視図、（ｂ）は（ａ）のＩａ−Ｉａ線における導波路の断面図、（ｃ）は（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図である。ＭＯＣＶＤ法でｎ型ＧａＡｓ基板９０１（キャリア濃度２×１０18ｃｍ-3）上に、ｎ型Ｉｎ0.5 (Ａｌ0.7Ｇａ0.3) 0.5Ｐ下クラッド層９０２（キャリア濃度８×１０17ｃｍ-3、厚さ１０００ｎｍ）、ノンドープＩｎ0.5(Ａｌ0.5Ｇａ0.5)0.5Ｐ光ガイド層を含むノンドープＩｎＡｌＧａＰ多重量子井戸層９０３（厚さ７んｍのＩｎ0.5Ｇａ0.5Ｐウエル層４層と該ウェル層の間に挟まれた厚さ８ｎｍのＩｎ0.5(Ａｌ0.4Ｇａ0.6)0.5Ｐ光バリア層３層で構成）、ｐ型Ｉｎ0.5 (Ａｌ0.7Ｇａ0.3) 0.5Ｐ上第１クラッド層９０４（キャリア濃度１×１０18ｃｍ-3、厚さ３００ｎｍ）、エッチングストップ層９０５、ｐ型Ｉｎ0.5 (Ａｌ0.7Ｇａ0.3) 0.5Ｐ第２クラッド層９０６（キャリア濃度２×１０18ｃｍ-3、厚さ１０００ｎｍ）、ｐ型ＧａＡｓ層９０７（キャリア濃度３×１０18ｃｍ-3、厚さ５００ｎｍ）を形成する。その後、実施形態１の半導体レーザ素子の製造方法と同様に、公知のフォトリソグラフィー技術とエッチング技術を用いて、p型ＧａＡｓ層９０７とｐ型Ｉｎ0.5 (Ａｌ0.7Ｇａ0.3) 0.5Ｐ上第２クラッド層９０６を４〜５μｍ幅のストライプ状のリッジ９１６に加工する。次に２回目のＭＯＣＶＤ法によって、ｐ型ＧａＡｓ層９０７とｐ型Ｉｎ0.5 (Ａｌ0.7Ｇａ0.3) 0.5Ｐ上第２クラッド層９０６からなるリッジ９１６の側面をｎ型ＧａＡｓ電流ブロック層９０８（キャリア濃度１×１０18ｃｍ-3、厚さ１０００ｎｍ）とｐ型ＧａＡｓ平坦化層９０９（キャリア濃度２×１０18ｃｍ-3、厚さ５００ｎｍ）で埋め込んだ後、リッジ９１６上部に形成された不要層を選択的に除去し、表面を平坦化する。次にプラズマＣＶＤ法とフォトリソグラフィー法によって、リッジストライプ９１６と直交する方向に幅４０μｍストライプ状にＳｉＯx膜（厚さ５００ｎｍ）９１０を形成する。なお、ストライプのピッチは共振器長と同じ８００μｍとした。次に、ラピッドサーマルアニール（ＲＴＡ）法によるキャップレスアニールによってＳｉＯx膜９１０直下の量子井戸層９１４のバンドギャップを共振器内部の量子井戸活性層９０３のバンドギャップよりも大きくさせる。アニール条件は温度８５０℃、昇温速度１００℃／秒、保持時間１分とし、実施形態１と同じ方法にて実施した。実施形態１のＡｌＧａＡｓ系半導体レーザ素子の場合と同様に、このアニールにおいて、ＳｉＯx膜８１０直下のｐ型ＧａＡｓ層９０７並びにｐ型ＧａＡｓ平坦化層９０９の表面からＧａ原子がＳｉＯx膜９１０中に吸上げられ、ＧａＡｓ結晶内部にＧａ空孔が生成される。このＧａ空孔が一気にＧａＡｓ基板９０１方向に拡散し、量子井戸活性層９１４のバンドギャップを大きくさせる。次に、ストライプ状のＳｉＯx膜９１０を除去することなく、３回目のＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層９１１（４×１０18ｃｍ-3、厚さ３〜１０μｍ）を表面全面にほぼ平坦に形成する。ＧａＡｓ上にもＳｉＯx上にもほぼ同じ速度でｐ型ＧａＡｓコンタクト層９１１を形成するため、成長温度６５０℃、圧力７６０Ｔｏｒｒの常圧ＭＯＣＶＤ法で成長を行う。さらに、上面にはｐ電極９１２、下面にはｎ電極９１３を形成する。
【００７６】
次に、４０μｍ幅のＳｉＯx膜９１０が形成されている領域のほぼ中央に形成されたマーカー上にスクライブラインをいれて、共振器の長さにバー状に分割し、共振器を形成する。この時、チップの表面は、ｐ型ＧａＡｓコンタクト層９１１が平坦に形成されているものの、ＳｉＯx膜９１０上に形成されたｐ型ＧａＡｓコンタクト層９１５は多結晶となっているため、この領域のみモホロジーが変化しており、ウエハ上面から観測しても容易ＳｉＯx膜９１０が形成されている窓領域が確認できる。最後にバーの両側の光出射に反射膜をコーティングし、さらにチップに分割して個別の素子にする。このようにして、長さ８００μｍの共振器の光出射両端面部に約２０μｍの窓領域を有した素子が作製される。さらに、窓領域の直上はＳｉＯx膜９１０が形成されたままになっているので、窓領域への電流注入を防ぎ、無効電流が低減される。得られた素子特性は、最大光出力が１００ｍＷ以上でもＣＯＤフリーであり、７０℃、ＣＷ４０ｍＷのエージング試験において３０００時間に渡って安定走行を確認した。
【００７７】
なお、上記実施形態１乃至４の半導体レーザ素子においては、結晶成長はすべてＭＯＣＶＤ法によるものを記載したが、ＭＢＥ法やＡＬＥ、ＶＰＥ法のような気相成長法であって、量子井戸構造の作製が可能なものであれば、すべて適用できることはいうまでもない。
【００７８】
【発明の効果】
以上説明したように、本発明の半導体レーザ素子によれば、本発明の半導体レーザ素子は、第１導電型基板上に、第１導電型の第１クラッド層と、量子井戸活性層と、第２導電型の第２クラッド層と、共振器方向にリッジストライプからなる第２導電型の第３クラッド層と、第３クラッド層のリッジストライプ側面を埋め込むように構成された第１導電型の電流ブロック層と、第３クラッド層上に形成された第２導電型のキャップ層を備え、該キャップ層上の共振器端面近傍にリッジストライプと直交する方向に誘電体膜が形成し、且つ該誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップよりも大きい構成としたことにより、共振器端面近傍の誘電体膜が量子井戸活性層のバンドギャップが大きい窓領域への電流注入を防止する為、無効電流が低減され、高出力特性や信頼性に優れた半導体レーザ素子が得られる。さらに、端面窓形成と電流非注入領域形成がセルフアラインで形成できるため、量産性に優れ、歩留り向上による低コスト化が実現できる。
【００７９】
また、前記誘電体膜以外のキャップ層上に選択的に第２導電型のコンタクト層を設けることによりプロセス終了後に、共振器端面近傍の量子井戸活性層のバンドギャップが大きい窓領域が容易に確認でき、共振器を形成するためのへき開工程も容易になるため量産に優れ、歩留りも向上する。
【００８０】
また、前記キャップ層の前記誘電体膜が形成された領域及び前記誘電体膜が形成されていない領域共に第２導電型のコンタクト層が形成され、該コンタクト層の、前記誘電体膜が形成された領域上に形成された部分と前記誘電体膜が形成されていない領域上に形成された部分の間に段差、またはモホロジーの差を設けることで窓領域が識別可能であり、しかも誘電体膜上と誘電体膜が形成されていないキャップ層上の全面にほぼ平坦に第２導電型のコンタクト層が存在することにより半導体レーザ素子をアップサイドダウンにマウントでき、放熱を促進できることから、素子の温度特性が改善できる。
【００８１】
また、前記誘電体膜直下の量子井戸活性層のバンドギャップ波長λｗと共振器内部の量子井戸活性層のバンドギャップ波長λａとの差Δλを、１０ｎｍ≦Δλ＝λａ−λｗ≦５０ｎｍの範囲とすることによりΔλ＝λａ−λｗが１０ｎｍ未満での光出射端面における光吸収の増加によるＣＯＤレベルの低下、およびΔλ＝λａ−λｗが５０ｎｍ以上での、端面近傍における結晶欠陥の増加とそれに伴う非発光センターの増加によるＣＯＤレベルの低下を防止して、窓構造としての機能を確保することができる。
【００８２】
また、前記第２導電型のキャップ層をＡｌxＧａ1-xＡｓ（ｘ≦０．１）とすることにより前記誘電体膜を形成する表面に多くの比率でＡｌを含んだＡｌxＧａ1-xＡｓ（ｘ＞０．１）のような場合においても、ＡｌによるＧａの吸上げ阻害によるＧａ空孔の生成の抑制を防ぎ、効果的に量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【００８３】
また、前記第２導電型のキャップ層の膜厚が１００ｎｍ〜１０００ｎｍの範囲とすることにより前記第２導電型のキャップ層の膜厚が１００ｎｍ未満における第３クラッド層からのＡｌの誘電体膜までの拡散によるＧａの吸上げ阻害によるＧａ空孔の生成の抑制、およびキャップ層の膜厚が１０００ｎｍ以上における誘電体膜から量子井戸層までの距離が長くなることによる量子井戸層のバンドギャップを大きくさせるための熱アニール条件をより高温、長時間行わなければならないことによる結晶内に存在するドーパントの拡散による素子特性の悪化を防止して量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【００８４】
また、前記共振器端面近傍に形成される誘電体膜がＳｉＯxとすることにより、効果的に量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【００８５】
また、前記誘電体膜の膜厚が１００ｎｍ〜１０００ｎｍの範囲とすることにより窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることが可能である。
【００８６】
また、前記共振器端面近傍の量子井戸活性層のバンドギャップが共振器内部の量子井戸活性層のバンドギャップよりも大きい領域の長さを１０μｍ以上６０μｍ以下とすることにより、端面への漏れ電流を抑制し、且つ自由キャリア損失による素子の効率低下を防止できる。
【００８７】
また、本発明の半導体レーザ素子の製造方法を、第１導電型基板上に、第１導電型の第１クラッド層、量子井戸活性層、第２導電型の第２クラッド層、第２導電型のエッチングストップ層、第２導電型の第３クラッド層、第２導電型のキャップ層を順次エピタキシャル成長させる工程と、第２導電型の第３クラッド層と第２導電型のキャップ層を共振器方向にリッジストライプ状に加工する工程と、リッジストライプ側面を第１導電型の電流ブロック層で埋め込む工程と、前記電流ブロック層埋め込み時にリッジ上に同時に形成される電流ブロック不要層を除去し表面を平坦化する工程と、リッジストライプと直交する方向に誘電体膜を形成する工程と、熱アニールによって誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップよりも大きくする工程と、誘電体膜を残したまま第２導電型のコンタクト層を形成する工程と光出射端面が共振器内部よりもバンドギャップの大きい量子井戸活性層の領域内になるように共振器を形成する工程とを含むことにより、共振器端面近傍の量子井戸活性層のバンドギャップを大きくさせるのに用いるストライプ状の誘電体膜がそのまま量子井戸活性層のバンドギャップの大きな窓領域への電流注入を防止する役割を兼備し、端面窓形成と電流非注入領域形成がセルフアラインで形成できるため、窓領域と非注入領域の位置合わせが不要となり、プロセスの簡略化が計れる。
【００８８】
また、前記誘電体膜を形成する工程において、開口部を有するレジストパターンを形成し、全面に誘電体膜形成した後、レジスト上に形成された誘電体膜をリフトオフすることにより前記誘電体膜を形成すれば窓以外の領域は、レジストがあるため誘電体膜形成時のプラズマダメージを与えることがない。そのため、窓以外の領域の量子井戸活性層のバンドキャップ拡大を抑制し、窓領域のみ選択的にバンドギャップを大きくするための制御性が向上する。また、窓以外の領域の結晶性も劣化させることなく、窓構造形成プロセスを提供できる。
【００８９】
また、前記誘電体膜はスパッタ法、またはプラズマＣＶＤ法のいづれかで形成することにより誘電体膜形成と同時に表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のＧａ空孔の拡散を促進できるため、効果的な窓領域の形成が実現できる。
【００９０】
また、前記誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜の形成をプラズマＣＶＤ法にて形成する場合の条件としては、ＲＦパワーが１００Ｗ以上、基板温度２５０℃〜３５０℃とし、前記誘電体膜の厚さを１００ｎｍ以上、１０００ｎｍ未満とするとより効果的に表面にプラズマダメージによる点欠陥を生成せしめ、一層のＧａ空孔の拡散を促進でき、一方、基板温度２５０℃〜３５０℃とすることでキャップ層と誘電体膜の密着性を保つことができる。誘電体膜の膜厚を１００ｎｍ以上、１０００ｎｍ未満とすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることが可能である。
【００９１】
また、前記誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜の形成をスパッタ法にて形成する場合の条件としては、ＲＦパワーが２００Ｗ以上、基板温度２５０℃〜３５０℃であり、誘電体形成膜厚が１００ｎｍ以上、１０００ｎｍ未満とするとより効果的に表面にプラズマダメージによる点欠陥を生成せしめ、一層のＧａ空孔の拡散を促進でき、基板温度２５０℃〜３５０℃とすることでキャップ層と誘電体膜の密着性を保つことができる。さらに、誘電体膜の膜厚を１００ｎｍ以上、１０００ｎｍ未満とすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることが可能である。
【００９２】
また、前記第２導電型のキャップ層上にスパッタ法にて誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜を形成する直前に逆スパッタを行い、基板表面の清浄化を行う工程を設けることにより、ＧａのＳｉＯx中への吸い上げ反応を阻害するキャップ層上に形成される自然酸化膜をその場で効果的に除去できると共に、キャップ層表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のＧａ空孔の拡散を促進できる。
【００９３】
また、前記第２導電型のキャップ層上にスパッタ法にて誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜を形成する工程において、基板に２ｋＶ以上のＤＣバイアスを印加する工程を設けることにより、ＳｉＯxの形成と同時にキャップ層表面にプラズマダメージによる点欠陥をさらに多く生成せしめ、一層のＧａ空孔の拡散を促進できる。
【００９４】
また、前記誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップより大きくするための熱アニール条件として、昇温速度８０℃／秒以上、処理温度８００℃〜１０００℃、処理時間１０〜６０秒とすることにより、Ｇａ空孔拡散の促進と結晶内部のドーパント拡散の抑制を両立させ、素子の特性を劣化させることなく、窓領域を形成できる方法を実現できるものである。
【００９５】
また、好ましくは前記誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップより大きくするための熱アニール方法としては、基板裏面側の片面からのランプ加熱であり、エピタキシャル成長面は別の基板に接して行うことにより、エピタキシャル成長表面のキャップ層からのAs抜けによる表面荒れ並びに結晶性の低下を防ぐことができる。
【００９６】
また、前記熱アニール工程の後に基板裏面をバフ研磨し、平滑にすることにより、基板裏面側がランプ直接加熱によってＡｓ抜けが生じ、基板裏面にモホロジーの荒れが起こり、さらにその後のフォトリソグラフィー工程でレジストや有機物が裏面の荒れた部分に吸着し、通常の洗浄工程ではその除去が困難になり、引き続きエピタキシャル工程時に不純物を持ち込むことなって、エピタキシャル成長不良や結晶性の低下を招くということがなく、プロセスの制御性が良く、良好な再現性が得られ、素子歩留りの向上が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１の半導体レーザ素子の構造を表す斜視図である。
【図２】本発明の実施形態１の半導体レーザ素子の製造工程を説明する図である。
【図３】本発明の実施形態１の半導体レーザ素子の製造方法において、アニール工程に用いるアニール装置の断面図である。
【図４】本発明の実施形態１の半導体レーザ素子の量子井戸層の端面近傍における顕微フォトルミネッセンス（ａ）と端面近傍以外の領域の顕微フォトルミネッセンス（ｂ）を表す図である。
【図５】本発明の実施形態１の半導体レーザ素子の電流非注入幅とＣＯＤレベル及び動作電圧の関係を示す図である。
【図６】本発明の実施形態１の半導体レーザ素子のエージング試験結果を示す図である。
【図７】本発明の実施形態２の半導体レーザ素子の構造を表す斜視図である。
【図８】本発明の実施形態２の半導体レーザ素子の製造工程を説明する図である。
【図９】本発明の実施形態４の半導体レーザ素子の構造を表す斜視図である。
【図１０】従来の半導体レーザ素子の構造を表す斜視図である。
【図１１】従来の半導体レーザ素子の製造工程を説明する図である。
【符号の説明】
１、７０１  ｎ型ＧａＡｓ基板
２、７０２  ｎ型Ａｌ0.5Ｇａ0.5Ａｓ第１クラッド層
３、７０３  ガイド層を含むアンドープ量子井戸活性層
４、７０４  ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第2クラッド層
５、７０５  ｐ型エッチングストップ層
６、７０６  ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層
７、７０７、８０７  ｐ型ＧａＡｓキャップ層
８、７０８  ｎ型ＡｌＧａＡｓブロック層
９、７０９、８０９  ｎ型ＡｌＧａＡｓブロック層
１０、７１０  ＳｉＯx膜
１１、７１１、８１１  ｐ型ＧａＡｓコンタクト層
１２、７１２ ｐ側電極
１３、７１３、８１３  ｎ側電極
１４、７１４  量子井戸活性層のバンドギャップが共振器内部の量子井戸活性層のバンドギャップより大きい領域
７１５  ＳｉＯx膜上に形成された多結晶のｐ型ＧａＡｓコンタクト層
１０１  ストライプ状のレジストマスク
１０２、７１６  ｐ型ＧａＡｓ層７、７０７とｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層６、７０６からなるストライプ状のリッジ
９０１  ｎ型ＧａＡｓ基板
９０２  ｎ型Ｉｎ0.5（Ａｌ0.7Ｇａ0.3）0.5Ｐ第１クラッド層
９０３  アンドープＩｎ0.5（Ａｌ0.7Ｇａ0.3）0.5Ｐ光ガイド層を含むアンドープＩｎＡｌＧａＰ多重量子井戸層（Ｉｎ0.5Ｇａ0.5Ｐウエル層７ｎｍとＩｎ0.5（Ａｌ0.7Ｇａ0.3）0.5Ｐ光バリア層８ｎｍの４周期で構成）
９０４  ｐ型Ｉｎ0.5（Ａｌ0.7Ｇａ0.3）0.5Ｐ第２クラッド層
９０５  ｐ型エッチングストップ層
９０６  ｐ型Ｉｎ0.5（Ａｌ0.7Ｇａ0.3）0.5Ｐ第３クラッド層
９０７  ｐ型ＧａＡｓキャップ層
９０８  ｎ型ＧａＡｓブロック層
９０９  ｐ型ＧａＡｓ平坦化層
９１０  ＳｉＯx膜
９１１  ｐ型ＧａＡｓコンタクト層
９１２  ｐ側電極
９１３  ｎ側電極
９１４  量子井戸活性層のバンドギャップが共振器内部の量子井戸活性層のバンドギャップより大きい領域
９１５  ＳｉＯx膜上に形成された多結晶のｐ型ＧａＡｓコンタクト層
９１６  ｐ型ＧａＡｓ層７とｐ型Ｉｎ0.5（Ａｌ0.7Ｇａ0.3）0.5Ｐ第３クラッド層６からなるストライプ状のリッジ
１００１  ＧａＡｓ基板
１００２  ｎ型ＡｌＧａＡｓ下クラッド層
１００３  量子井戸活性層
１００３ａ  量子井戸活性層１００３のレーザ発振に寄与する領域、
１００３ｂ  量子井戸活性層１００３のレーザ共振器端面１０２０近傍に形成された窓構造領域
１００４ａ  ｐ型ＡｌＧａＡｓ第１上クラッド層
１００４ｂ  ｐ型ＡｌＧａＡｓ第２上クラッド層、
１００５  ｐ型ＧａＡｓコンタクト層
１００６  空孔拡散領域 (斜線部)
１００７  プロトン注入領域
１００８  ｎ側電極
１００９  ｐ側電極
１０１０ａ  ＳｉＯ2膜１０１１のストライプ状の開口部
１０１１  ＳｉＯ2膜１０１０のストライプ状開口部１０１０ａと同じ領域に形成したレジスト
１０２０  レーザ共振器端面
【図１】
0003608985.tif 000002
【図２】
0003608985.tif 000003
【図３】
0003608985.tif 000004
【図４】
0003608985.tif 000005
【図５】
0003608985.tif 000006
【図６】
0003608985.tif 000007
【図７】
0003608985.tif 000008
【図８】
0003608985.tif 000009
【図９】
0003608985.tif 000010
【図１０】
0003608985.tif 000011
【図１１】
0003608985.tif 000012