(57)【特許請求の範囲】
【請求項１】
入力端子、出力端子及びグランド端子を有し、入力端子と出力端子間にインダクタンス部が形成され、インダクタンス部の中間とグランド端子間にコンデンサ部が形成された３端子ローパスフィルタを、プリント配線板上に設け、前記グランド端子と前記プリント配線板のグランドとの間に、プリント配線板に形成された複数の貫通ビアを直列に接続して成るインダクタンス部を設けたことを特徴とするローパスフィルタ。
【請求項２】
入力端子、出力端子及びグランド端子を有し、入力端子と出力端子間にインダクタンス部が形成され、インダクタンス部の中間とグランド端子間にコンデンサ部が形成された３端子ローパスフィルタを、プリント配線板上に設け、前記グランド端子と前記プリント配線板のグランドとの間に、配線パターンと貫通ビアとにより形成されるインダクタンス部を設けたことを特徴とするローパスフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は各種電子機器に利用されるコイル部とコンデンサ部を有するローパスフイルタに関するものである。
【０００２】
【従来の技術】
従来から使用されている３端子ローパスフイルタは、一般的に図７に示すような等価回路で示され、コイル部Ｌとコンデンサ部Ｃをラダー回路として構成されている。Ｔ形の３端子ローパスフイルタの特性は図８に示すように高帯域で減衰極ｆａを持つ特性として示される。この減衰極ｆａは図７のＬＣによる
ｆ＝１／｛２π（ＬＣ）1/2｝
ではなく、図９のコイル部のインダクタンスＬとコイル部の浮遊容量Ｃｓで計算される
ｆａ＝１／｛２π（ＬＣｓ）1/2｝
である。
図７のＬＣによるｆ＝１／｛２π（ＬＣ）1/2｝は減衰特性のうち減衰が始まるカットオフ周波数ｆｃである。
【０００３】
従来、周波数特性を改善するために図１０に示すようなローパスフイルタ部のコイル部ＬとコンデンサＣｐを並列に接続するか、あるいは図１１のようにローパスフイルタのコンデンサＣとコイルＬｓを直列に接続する方法がとられている（例えば特開昭６０−１４８２１２号公報、特開昭６１−４３１２号公報）。
図１１の構成を実現するため、Ｔ型を構成するフイルタのコイル部に巻き線方向と同一方向に１ターン以上のアース線を巻き回しすることにより、減衰極ｆａを制御するという方法が用いられてきた。
【０００４】
【発明が解決しようとする課題】
しかし、従来のこの方法では、製造上の困難、性能が安定しないなどの問題があった。
コンデンサ部に直列インダクタンスＬｓを加えることにより、実際には、図１２に示すように共振系の次数が増加するために新しい減衰極ｆｄが発生し、この新しい減衰極をｆａと異なる周波数に設定することにより周波数特性を改善できる。
ｆａ＞ｆｄとなるように直列インダクタンスＬｓを設定した場合は減衰特性が更に急峻でなおかつｆａ〜ｆｄ間でより平坦な特性を得ることができる。
ｆａ＜ｆｄに関してはｆｄ以降の特性の平坦性が向上するというものである。
【０００５】
しかし、アース巻き線をコイル部に巻くと図１３に示すように相互インダクタンスが発生すること、コイル部の浮遊容量が変化するため、図１４に示すようにカットオフ周波数ｆｃ、減衰極ｆａ、新減衰極ｆｄが変化し、希望する特性が得られにくく、かつ製造も困難であった。
【０００６】
また、Ｔ型を構成するフイルタのコイル部に巻き線方向と同一方向に１ターン以上のアース線を巻き回しすることは巻き線の部品費用及び部品形状を大きくさせてしまう。そして、アース巻き線を使用した場合は製造時の特性のバラツキが多くなる、基本Ｔ形回路の特性変化を起こしやすくなる、あるいは電磁波などによる誘導性の雑音の影響を受けやすくなるなどの問題があった。
【０００７】
本発明は、これらの従来技術の問題点を解決することを目的とするものである。すなわち、本発明は、周波数特性が優れ、製造時の特性のバラツキが少なく、特性の変化に対する安定度が高く、電磁波などの影響を受けにくく、小型に構成できるローパスフィルタを得ることを課題とするものである。
【０００８】
【課題を解決するための手段】
本発明（請求項１）は、入力端子、出力端子及びグランド端子を有し、入力端子と出力端子間にインダクタンス部が形成され、インダクタンス部の中間とグランド端子間にコンデンサ部が形成されたローパスフィルタを、プリント配線板上に設け、前記グランド端子と前記プリント配線板のグランドとの間に、プリント配線板に形成された複数の貫通ビアを直列に接続して成るインダクタンス部を設けたローパスフィルタである。
【０００９】
又、本発明（請求項２）は、入力端子、出力端子及びグランド端子を有し、入力端子と出力端子間にインダクタンス部が形成され、インダクタンス部の中間とグランド端子間にコンデンサ部が形成されたローパスフィルタを、プリント配線板上に設け、前記グランド端子と前記プリント配線板のグランドとの間に、配線パターンと貫通ビアとにより形成されるインダクタンス部を設けたローパスフィルタである。
【００１０】
【作用】
本発明（請求項１）は、プリント配線板に部品を実装する際において、ローパスフィルタのコンデンサ部を直接グランドに接続するのではなく、インダクタンス部を介してグランドに接続するようにしたので、新たな共振点として減衰極ｆｄを生成でき、これを制御して周波数特性を改善することができる。本発明によれば、インダクタンス部品はプリント配線板に形成された複数の貫通ビアを直列に接続して成るインダクタンス部を設けたものなので、従来のアース線を巻きつけてインダクタンスを形成するのに比べ、小形で、特性のバラツキが少なく、電磁波の影響も受けにくい。
【００１１】
本発明（請求項２）は、プリント配線板に部品を実装する際において、３端子ローパスフィルタのコンデンサ部を直接グランドに接続するのではなく、プリント配線板上の配線パターンと貫通ビアとにより所定のインダクタンスを発生させ、コンデンサの容量と発生したインダクタンスによる共振点として減衰極ｆｄを生成できるので、これを制御して周波数特性を改善することができる。
又、本発明によれば、プリント配線板上の配線パターンと貫通ビアとにより所定のインダクタンスを発生させるので、従来のアース線を巻きつけてインダクタンスを形成するのに比べ、小形で、特性のバラツキが少なく、電磁波の影響も受けにくい。
配線パターンと貫通ビアとによる所定のインダクタンスの発生手段には、例えば、▲１▼多層プリント配線板で通常使用している貫通Ｖｉａを直列接続することにるもの、▲２▼多層プリント配線板での配線を渦巻き状にすることによりインダクタンスを発生させるもの、▲３▼多層プリント配線板で表面相と裏面相を貫通しないブラインドビアや、ビアの径を小さくし、実装密度を向上させるビルドアップ工法の基板において、配線との併用によりほぼ完全なスパイラル構造を実現することによりインダクタンスを発生させるもの、▲４▼配線の幅を狭くし、配線をジグザグ状に行うことによりインダクタンスを発生させるものなどがある。
【００１２】
【発明の実施の形態】
（第１の実施例）
図１は、第１の実施例によるローパスフィルタの構成を示す図で、多相プリント配線板の部品面側から視た図である。図１の（ａ）において、１１は３端子ローパスフィルタ、１１１は３端子ローパスフィルタの信号入力電極、１１２は３端子ローパスフイルタのグランド（ＧＮＤ）接続電極、１１３は３端子ローパスフイルタの信号出力電極、１２はプリント板信号配線、１３はインダクタンス部品、１４はプリント配線板のＧＮＤ面接続用ビア（Ｖｉａ）、１５はプリント基板をそれぞれ示すものである。信号入力電極１１１と信号出力電極１１３の間には図１（ｂ）の概略図に示すように、コイル部１６が形成され、その中間に容量形成用の電極１７がコイル部に対向して配置され、電極１７はグランド接続電極１１２に接続されている。コイル部１６と電極１７との間にキャパシタンスが形成されコンデンサ部１８となっている。図１（ｃ）は図１（ａ）（ｂ）のローパスフィルタの等価回路を示すものである。なお、３端子ローパスフィルタは図１（ａ）の１１の構造のものに限られるものではなく、同図（ｃ）の等価回路の１１’あるいは図７の等価回路を基本構成として含む３端子ローパスフィルタであれば、どのような形態であってもよい。
【００１３】
Ｔ形の３端子ローパスフイルタのグランド接続端子をＧＮＤに直接接続した場合には、図８のような減衰特性を示す。既に説明したが、部品の減衰の特徴を表す減衰極ｆａはインダクタンス部に並列に形成される浮遊容量Ｃｓとの間で形成される並列共振周波数を示す。すなわち、ｆａ＝１／｛２π（ＬＣｓ）1/2｝となる。
コンデンサ部に直列にインダクタンスＬｓを挿入すると容量Ｃとの直列共振が加わるため第２の減衰極ｆｄが発生する。
この第２の減衰極は、ｆｄ＝１／｛２π（Ｌ’Ｃ）1/2｝となる。この第２の減衰極ｆｄと第１の減衰極ｆａの間は新たに形成されたｆｄを与える直列共振回路が誘導性の領域になってもｆａを与える並列共振回路が容量性を示しているため、合成のインピーダンスが支配し、新たな反共振点などを発生させない。この結果、図１２の実線で示すような減衰特性となり、周波数特性が改善できる。
従来技術ではアース巻き線を利用していたが、本発明はアースを巻いた巻き線ではなく、通常のインダクタンス部品を利用するので、製造による特性のバラツキが少なく、又、外部からの電磁波の誘導による妨害を受けにくい。
【００１４】
（第２の実施例）
本発明の第２の実施例を図２に示す。本実施例は第１の実施例において、インダクタンス部品１５を取り付ける代わりとしてプリント配線板の貫通ビアによりインダクタンスを形成するように構成したものである。図２において、２１は３端子ローパスフィルタ、２２はインダクタンスを形成するための貫通ビア、２３は第１層配線層、２４は第２層配線層、２５は第３層ＧＮＤ層、２６は第４層配線層、２７はコネクタ、２８は基板上の配線である。
３端子ローパスフィルタ２１のＧＮＤ接続電極２１２をプリント基板上でＧＮＤ層２５に接続する際、プリント基板に貫通ビア（Ｖｉａ）２２を複数設置し、これらの複数の貫通ビア２２を直列に接続されるように第１層配線層２３及び第４層配線層２６に配線を施す。このことによりプリント配線板製造時にインダクタンスが形成され、部品費用を増加させることなく減衰極ｆａを制御することができる。
通常一般的に用いられている多層プリント配線板において誘電率がεｒ＝４．７の時のインダクタンスの計算値を図３に示す。
図３の表から厚さ１．６ｍｍの基板において通常一般的に使用される内径０．６のビア（Ｖｉａ）で約４．２９ｎＨである。このためプリント基板で形成されるインダクタンスは４層基板の場合においては下記のように表される。
【００１５】
Ｌ＝４．２９×Ｎ＋４．２９×（Ａ／１．６）＋Ｂ×Ｃ
Ｌ：インダクタンスの総和
Ｎ：貫通ビア（Ｖｉａ）の個数
Ａ：表面配線層もしくは裏面配線層から内層グランド面迄の距離。
Ｂ：配線長
Ｃ：単位長あたりのインダクタンス
従って貫通ビア（Ｖｉａ）を４個使用した場合は約２０ｎＨ程度発生し、これは高帯域での減衰極を得るのに必要充分なインダクタンス値である。
【００１６】
本実施例によれば、多層プリント配線板で通常使用している貫通ビアを直列接続することによりインダクタンスを発生させ、多層プリント配線板のパターンで減衰極ｆｄを制御することができる。
【００１７】
（第３の実施例）
第３の実施例を図４に示す。
ＰＣカード（ＰＣＭＣＩＡ−ＣＡＲＤ）のような薄型プリント配線板４５においては、貫通ビアを利用してもインダクタンスが充分に希望する値になりにくい。このためプリント基板の配線パターンで渦巻き状のパターン４２を形成し、中心に貫通ビア４３を配置するようにしてインダクタンスを増加させるようにしたものである。この構造とすることにより、薄形のプリント配線板においても特性改善の実行が可能となる。
【００１８】
（第４の実施例）
第４の実施例を図５に示す。この実施例では、多層の配線層５１、５２、５３、５４を有する基板に３端子ローパスフィルタ５９を搭載し、その中点は、ビア５５を介して、第２層５２に施された配線５７と、第３層に施された配線５８と、配線５７及び５８を接続する内層ブラインドビア５６により形成されたスパイラルコイルに接続されている。インダクタンスの値はスパイラルのパターンによって調節でき、減衰極ｆｄを正確に制御することができるので、製造の仕方による特性のばらつきがきわめて少なく、又、周波数特性の優れたフィルタを得ることができる。
【００１９】
（第５の実施例）
第５の実施例を図６に示す。この例は３端子フェライトフィルタ６１の中点に幅を狭くした細線をジグザグに配線した細線化ジグザグ配線部６５の一端を接続し、他端をＧＮＤ面接続ビアに接続した構成を有する。細線化ジグザグ配線部６５によりインダクタンスを発生させるので、スペースに余裕のない小型機器の配線基板でも、搭載可能となる。
【００２０】
【発明の効果】
本発明によれば、プリント配線板に部品を実装する際において、インダクタンス部とコンデンサ部からなる３端子ローパスフィルタのコンデンサ部を直接アースに接続するのではなく、インダクタンス部品を介してグランドに接続するようにし、あるいはプリント配線板上の配線パターンと貫通ビアとにより所定のインダクタンスを発生させるようにしたので、コンデンサ部の容量とインダクタンス部品のインダクタンスあるいは前記発生したインダクタンスによる共振点として減衰極ｆｄを生成できるので、これを制御して周波数特性を改善することができる。又、本発明によれば、プリント配線板上の配線パターンと貫通ビアとにより所定のインダクタンスを発生させるので、従来のアース線を巻きつけてインダクタンスを形成するのに比べ、小形で、特性のバラツキが少なく、電磁波の影響も受けにくいローパスフィルタを得ることができる。
【図面の簡単な説明】
【図１】  （ａ）〜（ｃ）は本発明の第１の実施例を示す図、
【図２】  （ａ）〜（ｂ）は本発明の第２の実施例を示す図、
【図３】  多層プリント配線板に用いられるビアのインダクタンスの値を示す図、
【図４】  本発明の第３の実施例を示す図、
【図５】  本発明の第４の実施例を示す図、
【図６】  本発明の第５の実施例を示す図、
【図７】  一般的な３端子ローパスフィルタの等価回路を示す図、
【図８】  ３端子ローパスフィルタの特性例を示す図、
【図９】  コイルの浮遊容量をも考慮した３端子ローパスフィルタの等価回路を示す図、
【図１０】  周波数改善のために並列容量ＣＰを用いる従来例の等価回路、
【図１１】  周波数改善のために直列インダクタンスを用いる従来例の等価回路、
【図１２】  直列インダクタンスによる特性改善を説明するための特性図、
【図１３】  従来例の問題点を説明するための等価回路図、
【図１４】  従来例の問題点を説明するための特性図。
【符号の説明】
Ｌ…インダクタンス部、Ｃ…コンデンサ部、ｆａ…減衰極、ｆｃ…カットオフ周波数、Ｃｓ…浮遊容量部、Ｃｐ…並列容量部、Ｌｓ…直列インダクタンス部、ｆａ…減衰極、ｆｃ…カットオフ周波数、ｆｄ…新減衰極、Ｍ…相互インダクタンス部、Ｃｍ…相互コンダクタンス、
１１…３端子ローパスフィルタ、１１１…信号入力電極、１１２…ＧＮＤ接続電極、１１３…信号出力電極、１２…プリント板信号配線、１３…インダクタンス部品、１４…プリント配線板ＧＮＤ面接続用ビア、１５…プリント基板、
２１…３端子ローパスフイルタ、２１１…信号入力電極、２１２…ＧＮＤ接続電極、２１３…信号出力電極、２２…貫通ビア、２３…第１層配線層、２４…第２層電源層、２５…第３層ＧＮＤ層、２６…第４層配線層、２７…接続コネクタ、２８…配線、
４１…３端子ローパスフイルタ、４２…渦巻き状配線、４３…貫通ビア、４４…部品からの配線、４５…ＰＣカード基板
５１…第１層、５２…第２層、５３…第３層、５４…第４層ＧＮＤ層、５５…ビア、５６…内層ブラインドビア、５７…第２層配線、５８…第３層配線、５９…３端子ローパスフイルタ、
６１…３端子ローパスフイルタ、６２…プリント基板配線、６３…細線化ジグザグ配線部、６４…ＧＮＤ面接続ビア。
【図１】
0003646540.tif 000002
【図２】
0003646540.tif 000003
【図３】
0003646540.tif 000004
【図４】
0003646540.tif 000005
【図５】
0003646540.tif 000006
【図６】
0003646540.tif 000007
【図７】
0003646540.tif 000008
【図８】
0003646540.tif 000009
【図９】
0003646540.tif 000010
【図１０】
0003646540.tif 000011
【図１１】
0003646540.tif 000012
【図１２】
0003646540.tif 000013
【図１３】
0003646540.tif 000014
【図１４】
0003646540.tif 000015