(57)【特許請求の範囲】
【請求項１】
ハイレベル信号とローレベル信号とを択一的に生成して通信線に送出する送信回路と、
送信回路を制御する制御信号を与える制御回路と、
制御信号が第１レベルの場合に通信線をハイレベルに付勢する第１のトランジスタと、
制御信号が第２レベルの場合に通信線をローレベルに付勢する第２のトランジスタと、
を備えてなる送信装置において、
ローレベル信号の電位に抵抗を介して第１のトランジスタの入力端を接続し、
ハイレベル信号の電位に抵抗を介して第２のトランジスタの入力端を接続し、
両トランジスタの入力端に接続される制御回路は、
通信線にハイレベル信号を送出する場合は、第１のトランジスタの入力端に対してハイインピーダンス状態となると共に第２のトランジスタの入力端にはローレベル信号を出力し、
通信線にローレベル信号を送出する場合は、第１のトランジスタの入力端にはハイレベル信号を出力すると共に第２のトランジスタの入力端に対してハイインピーダンス状態となる
ことを特徴とする送信装置。
【請求項２】
制御回路を３ステートバッファで構成した
ことを特徴とする請求項１記載の送信装置。
【請求項３】
第１及び第２のトランジスタはバイポーラトランジスタからなり、入力はベースである
ことを特徴とする請求項２記載の送信装置。
【請求項４】
第１及び第２のトランジスタは電界効果トランジスタからなり、入力はゲートである
ことを特徴とする請求項２記載の送信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、通信線等へ２値レベルの信号を出力する送信装置に関する。
【０００２】
【従来の技術】
特開平５−２９２１０１号公報には、ハイレベル信号およびローレベル信号を択一的に生成して通信線に出力する送信回路と、送信回路がハイレベル信号またはローレベル信号を出力するように送信回路に制御信号を入力する送信制御回路とを備えた複数個の通信ユニット間で通信線を介して信号を授受する通信装置が提案されている。
この公報には、送信回路は、制御信号が第１のレベルから第２のレベルに反転するときに所定時間だけタイミング信号を出力するタイミング回路と、そのタイミング信号に応答して通信線にハイレベルおよびローレベルのいずれか一方のレベルを出力する第１のトランジスタと、制御信号が第２のレベルから第１のレベルに反転するのに応答して通信線に他方のレベルの信号を出力する第２のトランジスタとを備えることで、通信線と接地間の浮遊容量による遅延の影響を低減し、高速な通信を行なえるようにした通信装置が提案されている。
【０００３】
一方、通信線にハイレベルの信号を出力する第１のトランジスタと信号線にローレベルの信号を出力する第２のトランジスタを電源間に直列に介設してなるいわゆるトーテムポール型の送信装置も知られている。
【０００４】
図６は、従来のトーテムポール型の送信装置の一例を示す回路構成図である。
図６は、データ入力端子１０２に供給される送信データの論理レベルと同一の論理レベルの信号を出力する非反転出力端子１０３と、データ入力端子１０２に供給される送信データの論理レベルを反転した論理レベルの信号を出力する反転出力端子１０４と、を備えた送信装置１０１を示している。
【０００５】
図６に示す従来の送信装置１０１は、データ入力端子１０２に供給された送信データの論理レベルを反転するインバータ（論理反転回路）１０５と、２組の出力回路１０６，１０７とから構成されている。
【０００６】
一方の出力回路１０６は、ＰＮＰトランジスタＱ１と、ＮＰＮトランジスタＱ２と、Ｐチャネルエンハンスメント形電界効果トランジスタＱ３と、Ｎチャネルエンハンスメント形電界効果トランジスタＱ４と、それらの周辺回路とから構成されている。
【０００７】
ＰＮＰトランジスタＱ１のエミッタは正電源Ｖ＋へ接続され、ＰＮＰトランジスタＱ１のコレクタは非反転出力端子１０３へ接続されている。
ＰＮＰトランジスタＱ１のベースはベース抵抗Ｒ１を介してインバータ１０５の出力端子へ接続されている。
【０００８】
ＮＰＮトランジスタＱ２のエミッタはグランド（または負電源）へ接続され、ＮＰＮトランジスタＱ２のコレクタは非反転出力端子１０３へ接続されている。
ＮＰＮトランジスタＱ２のベースはベース抵抗Ｒ３を介してインバータ１０５の出力端子へ接続されている。
【０００９】
非反転出力端子１０３はプルアップ抵抗Ｒ５を介して正電源Ｖ＋へ接続されている。
ＰＮＰトランジスタＱ１ならびにＮＰＮトランジスタＱ２が共にオフ状態（アイドル状態）にあるときは、プルアップ抵抗Ｒ５によって非反転出力端子１０３の論理レベルをハイレベルにしている。
【００１０】
他方の出力回路１０７は、出力端子１０４がＲ１０を介して接地側に接続されている点、及び、Ｑ５，Ｑ６のベース入力とデータ入力端子１０２との間にインバータを介していない点以外は、ほぼ同様である。
【００１１】
次に、従来の送信装置１０１の動作を説明する。
一方の出力回路１０６は、インバータ１０５の出力に基づいてＰＮＰトランジスタＱ１ならびにＮＰＮトランジスタＱ２のベース電流を制御して各トランジスタＱ１，Ｑ２のいずれか一方をオンさせる構成としている。
データ入力端子１０２に供給される送信データの論理レベルがハイレベルの場合、インバータ１０５の出力はローレベルとなる。インバータ１０５の出力がローレベルの場合、ＮＰＮトランジスタＱ２にベース電流が供給されないのでＮＰＮトランジスタＱ２はオフ状態となるとともに、ベース抵抗Ｒ１を介してＰＮＰトランジスタＱ１にベース電流が供給されＰＮＰトランジスタＱ１がオン状態となる。これにより、非反転出力端子１０３の出力はハイレベルとなる。
データ入力端子１０２に供給される送信データの論理レベルがローレベルの場合、インバータ１０５の出力はハイレベルとなる。インバータ１０５の出力がハイレベルの場合、ベース抵抗Ｒ３を介してＮＰＮトランジスタＱ２にベース電流が供給され、ＮＰＮトランジスタＱ２はオン状態になるとともに、ＰＮＰトランジスタＱ１はオフ状態となる。これにより、非反転出力端子１０３の出力はローレベルとなる。
【００１２】
ＰＮＰトランジスタ，ＮＰＮトランジスタ等のバイポーラトランジスタは、ベース電流の供給を遮断しても、ベース領域に蓄積されている電荷等の影響によってコレクタ電流が遮断されるまでに時間遅れを生ずる。
この遮断遅れ時間（ターンオフ時間）を短くするため、従来の送信装置１０１では、各トランジスタのベースとエミッタ間に電界効果トランジスタを接続し、電界効果トランジスタをオンさせることで、ベース・エミッタ間を低インピーダンスで短絡させてベース電荷を強制的に排出させるようにしている。
ベース蓄積電荷を強制的に排出させることで、遮断遅れ時間（ターンオフ時間）を短くすることができる。
【００１３】
その動作を説明すると、データ入力端子１０２に供給される送信データの論理レベルがハイレベルの場合、Ｐチャネルエンハンスメント形電界効果トランジスタＱ３はオフ状態であり、インバータ１０５のローレベル出力によってＰＮＰトランジスタＱ１がオン状態になる。
データ入力端子１０２に供給される送信データの論理レベルがハイレベルからローレベルに変化すると、Ｐチャネルエンハンスメント形電界効果トランジスタＱ３はオン状態となる。
このＰチャネルエンハンスメント形電界効果トランジスタＱ３のオンによって、ＰＮＰトランジスタＱ１のベース蓄積電荷を強制的に排出させることで、ＰＮＰトランジスタＱ１の遮断遅れ時間（ターンオフ時間）を短くしている。
【００１４】
一方、データ入力端子１０２に供給される送信データの論理レベルがローレベルの場合、Ｎチャネルエンハンスメント形電界効果トランジスタＱ４はオフ状態であり、インバータ１０５のハイレベル出力によってＮＰＮトランジスタＱ２がオン状態になる。
データ入力端子１０２に供給される送信データの論理レベルがローレベルからハイレベルに変化すると、Ｎチャネルエンハンスメント形電界効果トランジスタＱ４はオン状態となる。
このＮチャネルエンハンスメント形電界効果トランジスタＱ４のオンによって、ＮＰＮトランジスタＱ２のベース蓄積電荷を強制的に排出させることで、ＮＰＮトランジスタＱ２の遮断遅れ時間（ターンオフ時間）を短くしている。
【００１５】
図６に示した従来の送信装置１０１は、バイポーラトランジスタの遮断遅れ時間（ターンオフ時間）を短縮するために電界効果トランジスタを用いているので、各出力回路１０６，１０７を構成するディスクリート部品（個別部品）の部品点数が増加する。
そこで、バイポーラトランジスタの遮断遅れ時間（ターンオフ時間）を短縮するための回路を３ステートバッファを用いて構成をＩＣ化することが考えられる。
【００１６】
図７は３ステートバッファを用いてバイポーラトランジスタの遮断遅れ時間（ターンオフ時間）を短縮するようにした送信装置の回路構成図である。図７に示す送信装置１１１は、論理回路部１１２と、２組の出力回路１１３，１１４とから構成されている。論理回路部１１２は論理回路部分をひとまとめにしたものとしてＩＣ化可能である。
各出力回路１１３，１１４は、図６に示した各出力回路１０６，１０７から電界効果トランジスタを削除したもので、それ以外の回路構成は図６に示したものと同じである。
【００１７】
論理回路部１１２は、インバータ１０５と、４個の３ステートバッファＧ１〜Ｇ４とを備えている。第１の３ステートバッファＧ１の入力端子Ｇ１ａは、インバータ１０５の出力端子に接続している。
第１の３ステートバッファＧ１の出力端子Ｇ１ｂはＰＮＰトランジスタＱ１のベースに接続している。
第１の３ステートバッファＧ１の出力イネーブル端子Ｇ１ｃは、インバータ１０５の出力端子に接続している。
第１の３ステートバッファＧ１は、出力イネーブル端子Ｇ１ｃに供給される出力イネーブル信号の論理レベルがローレベルの場合は出力端子Ｇ１ｂを高インピーダンス状態とし、出力イネーブル端子Ｇ１ｃに供給される出力イネーブル信号の論理レベルがハイレベルの場合は入力端子Ｇ１ａに供給される入力信号の論理レベルと同一の論理レベルの信号を出力する。
第１の３ステートバッファＧ１は、出力インピーダンスがＰＮＰトランジスタＱ１のベース・エミッタ間抵抗Ｒ２の抵抗値よりも充分に小さいものを用いている。
【００１８】
第１の３ステートバッファＧ１でその動作を簡単に説明すると、データ入力端子１０２に供給される送信データの論理レベルがハイレベルの場合、インバータ１０５の出力はローレベルとなり、第１の３ステートバッファＧ１の出力イネーブル端子Ｇ１ｃはローレベルとなるので、第１の３ステートバッファＧ１の出力は高インピーダンス状態となる。
インバータ１０５のローレベル出力によってベース抵抗Ｒ１を介してＰＮＰトランジスタＱ１にベース電流が供給され、ＰＮＰトランジスタＱ１はオン状態となり、非反転出力端子１０３の出力はハイレベルとなる。
データ入力端子１０２に供給される送信データの論理レベルがハイレベルからローレベルへ変化すると、インバータ１０５の出力はローレベルからハイレベルに変化し、第１の３ステートバッファＧ１の出力イネーブル端子Ｇ１ｃならびに入力端子Ｇ１ａがハイレベルになるので、第１の３ステートバッファＧ１の出力はハイレベルとなる。
これにより、ＰＮＰトランジスタＱ１のベースは、第１の３ステートバッファＧ１内の高レベル出力用のトランジスタを介して低インピーダンスで正電源Ｖ＋側へ接続された状態となり、ＰＮＰトランジスタＱ１のベース蓄積電荷を強制的に排出させることができ、遮断遅れ時間（ターンオフ時間）を短縮させることができる。
【００１９】
【発明が解決しようとする課題】
図６ならびに図７に示したように、出力端子を駆動するバイポーラトランジスタのターンオフ時間を短縮させるために、バイポーラトランジスタのベースとエミッタ間を低インピーダンスで短絡させることのできる回路構成をとると、各出力回路と論理回路部との間にそれぞれ４本の信号線が必要となり、論理回路部と各出力回路との間のインタフェースが複雑になる。
さらに、論理回路部のＩＣ化を図る場合、出力のピン数が多くなるため望ましくない。
バイポーラトランジスタの代わりに電界効果トランジスタを用いる回路構成においても、電界効果トランジスタのゲートに対して電界効果トランジスタをオフ状態に制御するための電圧を低インピーダンスで供給することでターンオフ時間を短縮させることができるが、このような回路構成でも上述した論理回路部と各出力回路との間のインタフェースが複雑になるという課題を生ずる。
【００２０】
この発明はこのような課題を解決するためなされたもので、簡易な回路構成で出力用トランジスタのターンオフ時間を短縮することのできる送信装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
請求項１では、ハイレベル信号とローレベル信号とを択一的に生成して通信線に送出する送信回路と、送信回路を制御する制御信号を与える制御回路と、制御信号が第１レベルの場合に通信線をハイレベルに付勢する第１のトランジスタと、制御信号が第２レベルの場合に通信線をローレベルに付勢する第２のトランジスタと、を備えてなる送信装置において、ローレベル信号の電位に抵抗を介して第１のトランジスタの入力端を接続し、ハイレベル信号の電位に抵抗を介して第２のトランジスタの入力端を接続し、両トランジスタの入力端に接続される制御回路は、通信線にハイレベル信号を送出する場合は、第１のトランジスタの入力端に対してハイインピーダンス状態となると共に第２のトランジスタの入力端にはローレベル信号を出力し、通信線にローレベル信号を送出する場合は、第１のトランジスタの入力端にはハイレベル信号を出力すると共に第２のトランジスタの入力端に対してハイインピーダンス状態となることを特徴とする。
【００２２】
なお、制御回路を３ステートバッファで構成してもよい。ローレベル信号の出力、ハイレベル信号の出力、および、ハイインピーダンス状態（高インピーダンス状態）の生成を、３ステートバッファにより行うことができる。
第１及び第２のトランジスタはバイポーラトランジスタとし、入力はベースとしてもよい。ベースを入力（入力端）としてバイポーラトランジスタを制御することができる。
第１及び第２のトランジスタは電界効果トランジスタとし、入力はゲートとしてもよい。ゲートを入力（入力端）として電界効果トランジスタを制御することができる。
【００２３】
【発明の実施の形態】
以下この発明の実施の形態を添付図面に基づいて説明する。
図１はこの発明に係る送信装置の回路構成図である。
図１に示す送信装置１は、データ入力端子２に供給された送信データの論理レベルと同一の論理レベルを出力する非反転出力端子３と、データ入力端子２に供給された送信データの論理レベルに対して反転された論理レベルを出力する反転出力端子４とを備えたものである。
この送信装置１は、論理回路部５と、２組の出力回路６，７とから構成している。
【００２４】
一方の出力回路６は、ＰＮＰトランジスタＱ１と、ＮＰＮトランジスタＱ２と、それらの周辺回路とから構成している。
ＰＮＰトランジスタＱ１のエミッタは正電源Ｖ＋へ接続し、ＰＮＰトランジスタＱ１のコレクタは非反転出力端子３へ接続している。
ＰＮＰトランジスタＱ１のベースはベース抵抗Ｒ１を介してグランド（または負電源）へ接続している。ベース抵抗Ｒ１の抵抗値は、ＰＮＰトランジスタＱ１をオン状態に制御するのに充分なベース電流が供給できるよう設定している。
ＰＮＰトランジスタＱ１のベースとエミッタ間にベース・エミッタ間抵抗Ｒ２を並列に接続している。なお、ベース・エミッタ間抵抗Ｒ２は設けないでもよい。
ＰＮＰトランジスタＱ１のコレクタとエミッタ間にはＰＮＰトランジスタＱ１を逆方向電圧ならびに逆方向電流から保護するためのダイオードＤ１を設けている。
ダイオードＤ１は、ダイオードＤ１のカソードをＰＮＰトランジスタＱ１のエミッタ側に接続しており、ダイオードＤ１のアノードがＰＮＰトランジスタＱ１のコレクタ側に接続している。
【００２５】
ＮＰＮトランジスタＱ２のエミッタはグランド（または負電源）へ接続し、ＮＰＮトランジスタＱ２のコレクタは非反転出力端子３へ接続している。
ＮＰＮトランジスタＱ２のベースはベース抵抗Ｒ３を介して正電源Ｖ＋に接続している。ベース抵抗Ｒ３の抵抗値は、ＮＰＮトランジスタＱ２をオン状態に制御するのに充分なベース電流が供給できるよう設定している。
ＮＰＮトランジスタＱ２のベースとエミッタ間にベース・エミッタ間抵抗Ｒ４を並列に接続している。なお、ベース・エミッタ間抵抗Ｒ４は設けないでもよい。
ＮＰＮトランジスタＱ２のコレクタとエミッタ間にはＮＰＮトランジスタＱ２を逆方向電圧ならびに逆方向電流から保護するためのダイオードＤ２を設けている。
ダイオードＤ２は、ダイオードＤ２のカソードをＮＰＮトランジスタＱ２のコレクタ側に接続しており、ダイオードＤ２のアノードをＮＰＮトランジスタＱ２のエミッタ側に接続している。
非反転出力端子３はプルアップ抵抗Ｒ５を介して正電源Ｖ＋へ接続している。
【００２６】
他方の出力回路７は、ＰＮＰトランジスタＱ５と、ＮＰＮトランジスタＱ６と、それらの周辺回路から構成している。
ＰＮＰトランジスタＱ５のエミッタは正電源Ｖ＋へ接続し、ＰＮＰトランジスタＱ５のコレクタは反転出力端子４へ接続している。
ＰＮＰトランジスタＱ５のベースはベース抵抗Ｒ６を介してグランド（または負電源）へ接続している。ベース抵抗Ｒ６の抵抗値は、ＰＮＰトランジスタＱ５をオン状態に制御するのに充分なベース電流が供給できるよう設定している。
ＰＮＰトランジスタＱ５のベースとエミッタ間にベース・エミッタ間抵抗Ｒ７を並列に接続している。なお、ベース・エミッタ間抵抗Ｒ７は設けないでもよい。
ＰＮＰトランジスタＱ５のコレクタとエミッタ間にはＰＮＰトランジスタＱ５を逆方向電圧ならびに逆方向電流から保護するためのダイオードＤ３を設けている。
ダイオードＤ３は、ダイオードＤ３のカソードをＰＮＰトランジスタＱ５のエミッタ側に接続しており、ダイオードＤ３のアノードをＰＮＰトランジスタＱ５のコレクタ側に接続している。
【００２７】
ＮＰＮトランジスタＱ６のエミッタはグランド（または負電源）へ接続し、ＮＰＮトランジスタＱ６のコレクタは反転出力端子４へ接続している。
ＮＰＮトランジスタＱ６のベースはベース抵抗Ｒ８を介して正電源Ｖ＋へ接続している。ベース抵抗Ｒ８の抵抗値は、ＮＰＮトランジスタＱ６をオン状態に制御するのに充分なベース電流が供給できるよう設定している。
ＮＰＮトランジスタＱ６のベースとエミッタ間にベース・エミッタ間抵抗Ｒ９を並列に接続している。なお、ベース・エミッタ間抵抗Ｒ９は設けないでもよい。
ＮＰＮトランジスタＱ６のコレクタとエミッタ間にはＮＰＮトランジスタＱ６を逆方向電圧ならびに逆方向電流から保護するためのダイオードＤ４を設けている。
ダイオードＤ４は、ダイオードＤ４のカソードをＮＰＮトランジスタＱ６のコレクタ側に接続しており、ダイオードＤ４のアノードをＮＰＮトランジスタＱ６のエミッタ側に接続している。
【００２８】
反転出力端子４はプルダウン抵抗Ｒ１０を介してグランド（または負電源）へ接続している。
ＰＮＰトランジスタＱ５ならびにＮＰＮトランジスタＱ６が共にオフ状態（アイドル状態）にあるときは、プルダウン抵抗Ｒ１０によって反転出力端子４の論理レベルをローレベルにしている。
【００２９】
論理回路部５は、４個の３ステートバッファ５１，５２，５３，５４を用いて構成している。
第１の３ステートバッファ５１の入力端子５１ａはデータ入力端子２に接続している。
第１の３ステートバッファ５１の出力端子５１ｂはＰＮＰトランジスタＱ１のベースに接続している。
第１の３ステートバッファ５１の出力イネーブル端子５１ｃは、データ入力端子２に接続している。
第１の３ステートバッファ５１は、出力イネーブル端子５１ｃに供給される出力イネーブル信号の論理レベルがハイレベルの場合は出力端子５１ｂを高インピーダンス状態とし、出力イネーブル端子５１ｃに供給される出力イネーブル信号の論理レベルがローレベルの場合は入力端子５１ａに供給される入力信号の論理レベルを反転した論理レベルの信号を出力する。
第１の３ステートバッファ５１は、ハイレベルの出力として正電源Ｖ＋の電圧を低インピーダンスで出力するものを用いている。
【００３０】
第２の３ステートバッファ５２の入力端子５２ａはデータ入力端子２に接続している。
第２の３ステートバッファ５２の出力端子５２ｂはＮＰＮトランジスタＱ２のベースに接続している。
第２の３ステートバッファ５２の出力イネーブル端子５２ｃは、データ入力端子２に接続している。
第２の３ステートバッファ５２は、出力イネーブル端子５２ｃに供給される出力イネーブル信号の論理レベルがローレベルの場合は出力端子５２ｂを高インピーダンス状態とし、出力イネーブル端子５２ｃに供給される出力イネーブル信号の論理レベルがハイレベルの場合は入力端子５２ａに供給される入力信号の論理レベルを反転した論理レベルの信号を出力する。
第２の３ステートバッファ５２は、ローレベルの出力としてグランド（または負電源）の電圧を低インピーダンスで出力するものを用いている。
【００３１】
第３の３ステートバッファ５３の入力端子５３ａはデータ入力端子２に接続している。
第３の３ステートバッファ５３の出力端子５３ｂはＰＮＰトランジスタＱ５のベースに接続している。
第３の３ステートバッファ５３の出力イネーブル端子５３ｃはデータ入力端子２に接続している。
第３の３ステートバッファ５３は、出力イネーブル端子５３ｃに供給される出力イネーブル信号の論理レベルがローレベルの場合は出力端子５３ｂを高インピーダンス状態とし、出力イネーブル端子５３ｃに供給される出力イネーブル信号の論理レベルがハイレベルの場合は入力端子５３ａに供給される入力信号の論理レベルと同一の論理レベルの信号を出力する。
第３の３ステートバッファ５３は、ハイレベルの出力として正電源Ｖ＋の電圧を低インピーダンスで出力するものを用いている。
【００３２】
第４の３ステートバッファ５４の入力端子５４ａはデータ入力端子２に接続している。
第４の３ステートバッファ５４の出力端子５４ｂはＮＰＮトランジスタＱ６のベースに接続している。
第４の３ステートバッファ５４の出力イネーブル端子５４ｃはデータ入力端子２に接続している。
第４の３ステートバッファ５４は、出力イネーブル端子５４ｃに供給される出力イネーブル信号の論理レベルがハイレベルの場合は出力端子５４ｂを高インピーダンス状態とし、出力イネーブル端子５４ｃに供給される出力イネーブル信号の論理レベルがローレベルの場合は入力端子５４ａに供給される入力信号の論理レベルと同一の論理レベルの信号を出力する。
第４の３ステートバッファ５４は、ローレベルの出力としてグランド（または負電源）の電圧を低インピーダンスで出力するものを用いている。
【００３３】
次に、図１に示した送信装置１の動作を説明する。
図２は図１に示した送信装置の動作を示すタイミングチャートである。
データ入力端子２に供給される送信データ（図２（ａ）に示す入力）がハイレベルの場合、第１の３ステートバッファ５１の出力は、図２（ｂ）に示すように、高インピーダンス状態となり、第２の３ステートバッファ５２の出力は、図２（ｃ）に示すように、ローレベルとなる。
このため、ベース抵抗Ｒ１を介してＰＮＰトランジスタＱ１にベース電流が供給され、ＰＮＰトランジスタＱ１はオン状態となるとともに、ＮＰＮトランジスタＱ２はオフ状態となるので、図２（ｄ）に示すように、非反転出力端子３の出力はハイレベルとなる。
データ入力端子２に供給される送信データがローレベルの場合、第１の３ステートバッファ５１の出力は、図２（ｂ）に示すように、ハイレベルとなり、第２の３ステートバッファ５２の出力は、図２（ｃ）に示すように、高インピーダンス状態となる。
このため、ＰＮＰトランジスタＱ１はオフ状態となり、ベース抵抗Ｒ３を介してＮＰＮトランジスタＱ２にベース電流が供給され、ＮＰＮトランジスタＱ２はオン状態となるので、図２（ｄ）に示すように、非反転出力端子３の出力はローレベルとなる。
【００３４】
データ入力端子２に供給される送信データ（図２（ａ）に示す入力）がハイレベルの場合、第３の３ステートバッファ５３の出力は、図２（ｅ）に示すように、ハイレベルとなり、第４の３ステートバッファ５４の出力は、図２（ｆ）に示すように、高インピーダンス状態となる。
このため、ＰＮＰトランジスタＱ５はオフ状態となるとともに、ベース抵抗Ｒ８を介してＮＰＮトランジスタＱ６にベース電流が供給され、ＮＰＮトランジスタＱ６はオン状態となるので、図２（ｇ）に示すように、反転出力端子４の出力はローレベルとなる。
データ入力端子２に供給される送信データがローレベルの場合、第３の３ステートバッファ５３の出力は、図２（ｅ）に示すように、高インピーダンス状態となり、第４の３ステートバッファ５４の出力は、図２（ｆ）に示すように、ローレベルとなる。
このため、ベース抵抗Ｒ６を介してＰＮＰトランジスタＱ５にベース電流が供給され、ＰＮＰトランジスタＱ５はオン状態となるとともに、ＮＰＮトランジスタＱ６はオフ状態となるので、図２（ｇ）に示すように、反転出力端子４の出力はハイレベルとなる。
【００３５】
図１に示す送信装置１は、ＰＮＰトランジスタＱ１，Ｑ５がオン状態になるようベースバイアス回路を形成しておき、ＰＮＰトランジスタＱ１，Ｑ５をオフさせる際には、３ステートバッファ５１，５３から正電源Ｖ＋の電圧を低インピーダンスでＰＮＰトランジスタＱ１，Ｑ５のベースへ供給する構成としているので、１本の信号線でＰＮＰトランジスタＱ１，Ｑ５をオフ状態に制御することができるとともに、ＰＮＰトランジスタＱ１，Ｑ５のベースに正電源Ｖ＋の電圧を低インピーダンスで供給することで、ＰＮＰトランジスタＱ１，Ｑ５のベース電荷を高速に排出させることができる。よって、ＰＮＰトランジスタＱ１，Ｑ５のターンオフ時間を短縮させることができる。
同様に、ＮＰＮトランジスタＱ２，Ｑ６がオン状態になるようベースバイアス回路を形成しておき、ＮＰＮトランジスタＱ２，Ｑ６をオフさせる際には、３ステートバッファ５２，５４からグランド（または負電源）の電圧を低インピーダンスでＮＰＮトランジスタＱ２，Ｑ６のベースへ供給する構成としているので、１本の信号線でＮＰＮトランジスタＱ２，Ｑ６をオフ状態に制御することができるとともに、ＮＰＮトランジスタＱ２，Ｑ６のベースにグランド（または負電源）の電圧を低インピーダンスで供給することで、ＮＰＮトランジスタＱ２，Ｑ６のベース電荷を高速に排出させることができる。よって、ＮＰＮトランジスタＱ２，Ｑ６のターンオフ時間を短縮させることができる。
【００３６】
図３は、送信停止機能を備えた送信装置の回路構成図である。
図３に示す送信装置１１は、図１に示した送信装置１に対して、送信停止入力端子８と、送信停止入力端子８に供給される送信停止信号（アイドル信号）に基づいて全てのトランジスタＱ１，Ｑ２，Ｑ５，Ｑ６をオフ状態に制御するために、アンドゲート５５とオアゲート５６とインバータ５７を追加したものである。この送信装置１１は、送信停止入力端子８をハイレベルにすることで全てのトランジスタＱ１，Ｑ２，Ｑ５，Ｑ６をオフ状態に制御し、送信停止入力端子８をローレベルにすることでデータ入力端子２に供給される送信データの論理レベルに応じた出力を発生するようにしている。
送信停止状態では、非反転出力端子３の論理レベルはプルアップ抵抗Ｒ５を介してハイレベルに保持され、反転出力端子４の論理レベルはプルダウン抵抗Ｒ１０を介してローレベルに保持される。
送信停止状態では、全てのトランジスタＱ１，Ｑ２，Ｑ５，Ｑ６がオフ状態となるので、待機時等の消費電流を抑えることができる。
【００３７】
送信停止入力端子８がハイレベルになるとインバータ５７を介してアンドゲート５５の一方の入力がローレベルとなり、アンドゲート５５の出力はローレベルとなる。アンドゲート５５の出力は、第１の３ステートバッファ５１と第４の３ステートバッファ５４へ供給される。アンドゲート５５の出力がローレベルになると、第１の３ステートバッファ５１の出力端子５１ｂはハイレベルとなり、このハイレベル出力によってＰＮＰトランジスタＱ１はオフ状態となる。また、アンドゲート５５の出力がローレベルになると、第４の３ステートバッファ５４の出力端子はローレベルとなり、このローレベル出力によってＮＰＮトランジスタＱ６はオフ状態になる。
送信停止入力端子８がハイレベルになると、このハイレベルはオアゲート５６を介して第２の３ステートバッファ５２と第３の３ステートバッファ５３へ供給される。オアゲート５６の出力がハイレベルになると、第２の３ステートバッファ５２の出力端子５２ｂはローレベルとなり、このローレベル出力によってＮＰＮトランジスタＱ２はオフ状態となる。オアゲート５６の出力がハイレベルになると、第３の３ステートバッファ５３の出力端子５３ｂはハイレベルとなり、このハイレベル出力によってＰＮＰトランジスタＱ５はオフ状態となる。
【００３８】
図４は、送信停止機能ならびにベース駆動禁止機能を備えた送信装置の回路構成図である。
図４に示す送信装置２１は、図３に示した送信装置１１に対して、ＮＰＮトランジスタＱ２，Ｑ６へのベース電流の供給を制御するＰＮＰトランジスタＱ７と、ＰＮＰトランジスタＱ１，Ｑ５へのベース電流の供給を制御するＮＰＮトランジスタＱ８と、それらのトランジスタＱ７，Ｑ８の周辺回路を追加したものである。
【００３９】
図１ならびに図３に示した送信装置においては、電源の立ち上がり時に論理回路部５の動作が不定になり各３ステートバッファ５１〜５４の出力が全て高インピーダンス状態になった場合には、全てのトランジスタＱ１，Ｑ２，Ｑ５，Ｑ６がオンとなって電源を短絡する虞れがある。図４に示す送信装置２１では、図示しない電圧検出回路等によって電源電圧が所定の電圧に達したことを検出し、その電源電圧検出出力に基づいて第１のバイアス供給制御端子２２をローレベルにして、ベース抵抗Ｒ２１を介してエミッタが正電源Ｖ＋に接続されたＰＮＰトランジスタＱ７にベース電流を供給してＰＮＰトランジスタＱ７をオンさせ、出力用の各ＮＰＮトランジスタＱ２，Ｑ６に対してバイアス電圧を供給する構成としている。
また、図示しない電圧検出回路等によって電源電圧が所定の電圧に達したことを検出し、その電源電圧検出出力に基づいて第２のバイアス供給制御端子２３をハイレベルにすることで、ベース抵抗Ｒ２２を介してエミッタがグランド（または負電源）に接続されたＮＰＮトランジスタＱ８にベース電流を供給してＮＰＮトランジスタＱ８をオンさせて、出力用の各ＰＮＰトランジスタＱ１，Ｑ５に対してバイアス電圧を供給する構成としている。
ＰＮＰトランジスタＱ７ならびにＮＰＮトランジスタＱ８がともにオフの状態では、出力用の各トランジスタＱ１，Ｑ２，Ｑ５，Ｑ６にはバイアス電圧が供給されないので、各３ステートバッファ５１〜５４の出力状態に拘らず、全ての出力用のトランジスタＱ１，Ｑ２，Ｑ５，Ｑ６をオフ状態にすることができる。
【００４０】
Ｒ２３はＰＮＰトランジスタＱ７のベース・エミッタ間抵抗、Ｒ２４は第１のバイアス供給制御端子２２に対するプルアップ抵抗である。抵抗Ｒ２３または抵抗Ｒ２４のいずれか一方のみを備える構成としてもよい。
Ｒ２５はＮＰＮトランジスタＱ８のベース・エミッタ間抵抗、Ｒ２６は第２のバイアス供給制御端子２３に対するプルダウン抵抗である。抵抗Ｒ２５または抵抗Ｒ２６のいずれか一方のみを備える構成としてもよい。
【００４１】
また、第１のバイアス供給制御端子２２と第２のバイアス供給制御端子２３との間に図示しない定電圧ダイオード等の定電圧回路を介設して、電源電圧Ｖ＋が定電圧回路で定まる定電圧を越えた場合にＰＮＰトランジスタＱ７ならびにＮＰＮトランジスタＱ８にベース電流が供給され、各トランジスタＱ７，Ｑ８がオン状態となって、出力用の各トランジスタＱ１，Ｑ２，Ｑ５，Ｑ６へバイアス電圧を供給する構成としてもよい。この場合、プルアップ抵抗Ｒ２４ならびにプルダウン抵抗Ｒ２６は設けなくてもよい。
【００４２】
図５は、図１に示した送信装置の変形例を示す回路構成図である。
図５に示す送信装置６１は、図１に示した出力用のＰＮＰトランジスタＱ１，Ｑ５の代わりにＰチャネルエンハンスメント形電界効果トランジスタＱ２１，Ｑ２３を用い、図１に示した出力用のＮＰＮトランジスタＱ２，Ｑ６の代わりにＮチャネルエンハンスメント形電界効果トランジスタＱ２２，Ｑ２４を用いて構成したものである。
【００４３】
出力用のＰチャネルエンハンスメント形電界効果トランジスタＱ２１をオン状態に制御するために必要なゲート電圧は、電源電圧を抵抗Ｒ６１と抵抗Ｒ６２とで分圧して生成している。抵抗Ｒ６１と抵抗Ｒ６２との分圧によって生成した電圧を出力用のＰチャネルエンハンスメント形電界効果トランジスタＱ２１のゲートに供給している。
出力用のＮチャネルエンハンスメント形電界効果トランジスタＱ２２をオン状態に制御するために必要なゲート電圧は、電源電圧を抵抗Ｒ６３と抵抗Ｒ６４とで分圧して生成している。抵抗Ｒ６３と抵抗Ｒ６４との分圧によって生成した電圧を出力用のＮチャネルエンハンスメント形電界効果トランジスタＱ２２のゲートに供給している。
出力用のＰチャネルエンハンスメント形電界効果トランジスタＱ２３をオン状態に制御するために必要なゲート電圧は、電源電圧を抵抗Ｒ６５と抵抗Ｒ６６とで分圧して生成している。抵抗Ｒ６５と抵抗Ｒ６６との分圧によって生成した電圧を出力用のＰチャネルエンハンスメント形電界効果トランジスタＱ２３のゲートに供給している。
出力用のＮチャネルエンハンスメント形電界効果トランジスタＱ２４をオン状態に制御するために必要なゲート電圧は、電源電圧を抵抗Ｒ６７と抵抗Ｒ６８とで分圧して生成している。抵抗Ｒ６７と抵抗Ｒ６８との分圧によって生成した電圧を出力用のＮチャネルエンハンスメント形電界効果トランジスタＱ２４のゲートに供給している。
【００４４】
各電界効果トランジスタＱ２１〜Ｑ２４をオン状態からオフ状態に制御する際に、各電界効果トランジスタＱ２１〜Ｑ２４のゲートへ各電界効果トランジスタＱ２１〜Ｑ２４をオフ状態にするための電圧を低インピーダンスで供給することにより、各電界効果トランジスタＱ２１〜Ｑ２４のターンオフ時間を短くすることができる。
なお、図５に示したように各３ステートバッファ５１〜５４を介して各電界効果トランジスタＱ２１〜Ｑ２４をオフ状態にするためのゲート電圧を低インピーダンスで供給する構成としてもよい。
【００４５】
【発明の効果】
以上説明したようにこの発明に係る送信装置は、オン状態に駆動されているトランジスタのベースまたはゲートに対して、３ステートバッファを介してトランジスタをオフ状態に制御するための電圧を供給する構成としたので、各トランジスタに対して１本の信号線をインタフェースさせることで、トランジスタのスイッチング動作を制御することができる。
さらに、３ステートバッファからトランジスタをオフ状態に制御するための電圧を低インピーダンスで出力する構成としたので、トランジスタのターンオフ時間を短くすることができ、ハイレベル／ローレベルに変化する信号を高速で送信することができる。
【図面の簡単な説明】
【図１】この発明に係る送信装置の回路構成図
【図２】図１に示した送信装置の動作を示すタイミングチャート
【図３】送信停止機能を備えた送信装置の回路構成図
【図４】送信停止機能ならびにベース駆動禁止機能を備えた送信装置の回路構成図
【図５】図１に示した送信装置の変形例を示す回路構成図
【図６】従来の送信装置の一例を示す回路構成図
【図７】３ステートバッファを利用してトランジスタのターンオフ時間の短縮を図った送信装置の回路構成図
【符号の説明】
１，１１，２１，６１…送信装置、２…データ入力端子、３…非反転出力端子、４…反転出力端子、５…論理回路部、６，７…出力回路、５１，５２，５３，５４…スイッチ回路を構成する３ステートバッファ、Ｄ１〜Ｄ４…ダイオード、Ｑ１，Ｑ５…出力端子を駆動するＰＮＰトランジスタ、Ｑ２，Ｑ６…出力端子を駆動するＮＰＮトランジスタ、Ｑ２１，Ｑ２３…出力端子を駆動するＰチャネルエンハンスメント形電界効果トランジスタ、Ｑ２２，Ｑ２４…出力端子を駆動するＮチャネルエンハンスメント形電界効果トランジスタ、Ｒ１，Ｒ３，Ｒ６，Ｒ８…ベース抵抗、Ｒ５…プルアップ抵抗、Ｒ１０…プルダウン抵抗、Ｒ６１〜Ｒ６８…バイアス回路を構成する抵抗。
【図１】
0003727440.tif 000002
【図２】
0003727440.tif 000003
【図３】
0003727440.tif 000004
【図４】
0003727440.tif 000005
【図５】
0003727440.tif 000006
【図６】
0003727440.tif 000007
【図７】
0003727440.tif 000008