(57)【特許請求の範囲】
【請求項１】
交流電源からの交流電力を直流電力に全波整流する全波整流器と、
前記全波整流器の出力に接続され、ＬＣ共振回路および負荷を含む負荷共振回路と一対のスイッチの直列回路とにより成るインバータと、
前記インバータに直流電力を供給するための平滑コンデンサと、
前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダイオードと、
前記一対のスイッチの一方側を経由して流れる回生電流の検出を行うカレントトランスと、
前記一対のスイッチの他方および前記カレントトランスを介して前記全波整流器の出力から前記平滑コンデンサに充電電流を流すための充電用ダイオードと
を備え、
前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの他方がオンになるのを禁止する
電源装置。
【請求項２】
発振信号を生成し、この発振信号を用いて前記各スイッチのオン／オフ制御用の制御信号を生成する他励式の制御回路を備える請求項１記載の電源装置。
【請求項３】
前記カレントトランスと磁気結合する駆動巻線に誘導される起電力を用いて、前記インバータの各スイッチのオン／オフ制御を行う自励式の制御回路を備え、前記カレントトランスは前記負荷共振回路の共振電流が流れる経路に配置される請求項１記載の電源装置。
【請求項４】
前記カレントトランスおよび駆動巻線は可飽和のトランスにより構成される請求項３記載の電源装置。
【請求項５】
前記負荷共振回路と前記全波整流器の出力端子との間に接続されるインピーダンス素子を備える請求項１〜３のいずれかに記載の電源装置。
【請求項６】
前記カレントトランスと並列接続されるインピーダンス素子を備える請求項１、３または４記載の電源装置。
【請求項７】
前記平滑コンデンサを充電する複数の経路を有し、この複数の経路のうち一の経路上に前記カレントトランスが設けられる請求項１および３〜５のいずれかに記載の電源装置。
【請求項８】
前記平滑コンデンサに流れる充電電流を分けて流出させるインダクタを備え、このインダクタの一の分流経路上に前記カレントトランスが設けられる請求項１および３〜５のいずれかに記載の電源装置。
【請求項９】
交流電源からの交流電力を直流電力に全波整流する全波整流器と、
一対のスイッチの直列回路を含み、直流電圧を高周波電圧に変換するインバータと、
前記インバータに直流電力を供給するための平滑コンデンサと、
前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダイオードと、
前記インバータの出力端子と前記全波整流器の直流出力端子との間に１次巻線が挿入されるトランスと、
ＬＣ共振回路および負荷を含む負荷共振回路と、
前記全波整流器に前記負荷共振回路を接続するためのインピーダンス素子と、
前記一対のスイッチの一方がオン時にその一方のスイッチと前記負荷共振回路の一部とを介して前記平滑コンデンサに流れる充電電流が前記一対のスイッチの他方を介して回生するその回生電流を検出するカレントトランスと
を備え、
前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの一方がオンになるのを禁止する
電源装置。
【請求項１０】
交流電力を直流電力に全波整流する全波整流器と、
前記全波整流器の両出力端子間に直列接続される一対のスイッチと、
前記全波整流器の両出力端子の一方と一端が接続される直流阻止用コンデンサと、
インダクタ、このインダクタとともにＬＣ共振回路を構成するコンデンサ、およびこのコンデンサと並列接続される負荷により成り、前記一対のスイッチの接続点と前記直流阻止用コンデンサの他端との間に接続される負荷共振回路と、
前記一対のスイッチの両端のうち一方と一端が接続される平滑コンデンサと、
前記一対のスイッチの両端のうち他方と前記平滑コンデンサの他端との間に接続され、前記平滑コンデンサの放電電流を流すための放電用ダイオードと、
前記一対のスイッチの接続点と１次巻線の一端が接続され、前記一対のスイッチの一方側を経由して流れる回生電流の検出を行うカレントトランスと、
前記カレントトランスの１次巻線の他端と前記平滑コンデンサの他端との間に接続され、前記一対のスイッチの他方がオン時に前記平滑コンデンサの充電電流を流す充電用ダイオードと
を備え、
前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの他方がオンになるのを禁止する
電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電源からの交流電圧を直流電圧に変換し、この直流電圧を高周波電圧に変換して負荷共振回路に高周波電力を供給する電源装置に関するものである。
【０００２】
【従来の技術】
図１６は従来の電源装置の一例を示す概略構成図で（特開平９−９８５８０号公報参照）、この電源装置は、交流電源Ｖｓからの交流電力を直流電力に全波整流する全波整流器ＤＢと、この全波整流器ＤＢの両出力端子間に直列接続されるＦＥＴＱ１，Ｑ２と、全波整流器ＤＢの正極性出力端子と一端が接続されるインダクタＬ１と、このインダクタＬ１の他端と正極性端子が接続される平滑用のコンデンサＣ１と、ＦＥＴＱ２のドレイン・ソース間に直列接続されるコンデンサＣ２、インダクタＬ２および負荷ＬＤと、ＦＥＴＱ２のソースとコンデンサＣ１の負極性端子との間に接続されるダイオードＤ１と、コンデンサＣ１の負極性端子とＦＥＴＱ１，Ｑ２の接続点との間に接続されるダイオードＤ２と、全波整流器ＤＢの出力側に並列接続されるコンデンサＣ３とを備え、図略の他励式の制御回路によりＦＥＴＱ１，Ｑ２がオン／オフされる構成になっている。
【０００３】
この構成の電源装置の動作について概説すると、電源投入によりＦＥＴＱ２がオンになれば、交流電源Ｖｓ、全波整流器ＤＢ、インダクタＬ１、コンデンサＣ１、ダイオードＤ２、ＦＥＴＱ２、全波整流器ＤＢ、および交流電源Ｖｓの経路（経路Ａという）にコンデンサＣ１を充電する大電流が流れる。この後、ＦＥＴＱ２がオフになれば、インダクタＬ１、コンデンサＣ１、ダイオードＤ２、ＦＥＴＱ１の寄生ダイオード、およびインダクタＬ１の経路（経路Ｂという）に回生電流が流れる。
【０００４】
ここで、この回生電流は、コンデンサＣ１の充電電圧が低いので非常に長期間流れることになり、ＦＥＴＱ２が再度オンになるときに、そのような回生電流がまだ流れていることとなる。この結果、ＦＥＴＱ１の寄生ダイオードの回復時間中にＦＥＴＱ１，Ｑ２が瞬時に短絡状態となり、両ＦＥＴのｄｉ／ｄｔが大きくなって、両ＦＥＴに大きなストレスが加わるという問題が生じるのである。
【０００５】
図１７はこの問題を解決し得る従来の電源装置の概略構成図で（上記同公報参照）、この電源装置は、図１６に示す電源装置との相違点として、ＦＥＴＱ２のドレイン・ソース間に直列接続される抵抗Ｒ３およびＦＥＴＱ３と、ＦＥＴＱ１〜Ｑ３のオン／オフ制御を行う制御回路とを備えている。
【０００６】
この制御回路は、ＦＥＴＱ３を駆動する起動回路１と、この起動回路１の出力信号を利用してＦＥＴＱ１，Ｑ２を駆動する発振回路２とを備えている。
【０００７】
ここで、この電源装置による上記ストレスの低減原理について説明すると、電源が投入されると、まず起動回路１が作動してＦＥＴＱ３がオンになり、交流電源Ｖｓ、全波整流器ＤＢ、インダクタＬ１、コンデンサＣ１、ダイオードＤ２、抵抗Ｒ３、ＦＥＴＱ３、全波整流器ＤＢ、および交流電源Ｖｓの経路にコンデンサＣ１を充電する電流が流れる。これにより、コンデンサＣ１が先行充電され、充電電圧が高くなる。この後、発振回路２が作動してＦＥＴＱ２がオンになり、上記経路Ａに充電電流が流れるが、この充電電流の流れる期間は上記先行充電によって短くなる。この結果、上述のいわゆる同時オンの発生防止が可能となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図１７に示す従来の電源装置では、抵抗Ｒ１、ＦＥＴＱ３のような電力素子、およびＦＥＴＱ３を駆動する起動回路１が必要となる。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、電力素子の部品点数を増大させずにスイッチに対するストレスを低減し得る電源装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために請求項１記載の発明の電源装置は、交流電源からの交流電力を直流電力に全波整流する全波整流器と、前記全波整流器の出力に接続され、ＬＣ共振回路および負荷を含む負荷共振回路と一対のスイッチの直列回路とにより成るインバータと、前記インバータに直流電力を供給するための平滑コンデンサと、前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダイオードと、前記一対のスイッチの一方側を経由して流れる回生電流の検出を行うカレントトランスと、前記一対のスイッチの他方および前記カレントトランスを介して前記全波整流器の出力から前記平滑コンデンサに充電電流を流すための充電用ダイオードとを備え、前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの他方がオンになるのを禁止するのである。
【００１１】
この構成では、カレントトランスにより回生電流が検出される時に一対のスイッチの他方、つまり平滑コンデンサに充電電流を流すためのスイッチがオンになるのを禁止されるので、この禁止期間中に上記回生電流が低減する。この結果、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【００１２】
なお、発振信号を生成し、この発振信号を用いて前記各スイッチのオン／オフ制御用の制御信号を生成する他励式の制御回路を備える構成でも（請求項２）、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【００１３】
また、前記カレントトランスと磁気結合する駆動巻線に誘導される起電力を用いて、前記インバータの各スイッチのオン／オフ制御を行う自励式の制御回路を備え、前記カレントトランスは前記負荷共振回路の共振電流が流れる経路に配置される構成でも（請求項３）、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【００１４】
また、前記カレントトランスおよび駆動巻線は可飽和のトランスにより構成されるものでもよい（請求項４）。この構成によれば、トランスに大きな回生電流が流れると、そのトランスが磁気飽和の状態になって、駆動巻線に起電力が誘導されなくなる。この結果、インバータの各スイッチが制御回路によりオンされなくなり、そのトランスに流れる大きな回生電流が低減するようになる。
【００１５】
また、前記負荷共振回路と前記全波整流器の出力端子との間に接続されるインピーダンス素子を備える構成でもよい（請求項５）。この構成によれば、交流電源からの入力電流の引込みが改善される。この結果、入力電流歪みの改善が可能となる。
【００１６】
また、前記カレントトランスと並列接続されるインピーダンス素子を備える構成でもよい（請求項６）。この構成によれば、インピーダンス素子にも電流を流すことにより、カレントトランスに流す電流調整が可能になる。
【００１７】
また、前記平滑コンデンサを充電する複数の経路を有し、この複数の経路のうち一の経路上に前記カレントトランスが設けられる構成でもよい（請求項７）。この構成によれば、カレントトランスに流す電流調整が可能になる。
【００１８】
また、前記平滑コンデンサに流れる充電電流を分けて流出させるインダクタを備え、このインダクタの一の分流経路上に前記カレントトランスが設けられる構成でもよい（請求項８）。この構成によれば、カレントトランスに流れる電流の調整が可能になる。
【００１９】
請求項９記載の発明の電源装置は、交流電源からの交流電力を直流電力に全波整流する全波整流器と、一対のスイッチの直列回路を含み、直流電圧を高周波電圧に変換するインバータと、前記インバータに直流電力を供給するための平滑コンデンサと、前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダイオードと、前記インバータの出力端子と前記全波整流器の直流出力端子との間に１次巻線が挿入されるトランスと、ＬＣ共振回路および負荷を含む負荷共振回路と、前記全波整流器に前記負荷共振回路を接続するためのインピーダンス素子と、前記一対のスイッチの一方がオン時にその一方のスイッチと前記負荷共振回路の一部とを介して前記平滑コンデンサに流れる充電電流が前記一対のスイッチの他方を介して回生するその回生電流を検出するカレントトランスとを備え、前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの一方がオンになるのを禁止するものである。
【００２０】
この構成では、カレントトランスにより回生電流が検出される時に一対のスイッチの一方、つまり平滑コンデンサに充電電流を流すためのスイッチがオンになるのを禁止されるので、この禁止期間中に上記回生電流が低減する。この結果、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【００２１】
請求項１０記載の発明の電源装置は、交流電力を直流電力に全波整流する全波整流器と、前記全波整流器の両出力端子間に直列接続される一対のスイッチと、前記全波整流器の両出力端子の一方と一端が接続される直流阻止用コンデンサと、インダクタ、このインダクタとともにＬＣ共振回路を構成するコンデンサ、およびこのコンデンサと並列接続される負荷により成り、前記一対のスイッチの接続点と前記直流阻止用コンデンサの他端との間に接続される負荷共振回路と、前記一対のスイッチの両端のうち一方と一端が接続される平滑コンデンサと、前記一対のスイッチの両端のうち他方と前記平滑コンデンサの他端との間に接続され、前記平滑コンデンサの放電電流を流すための放電用ダイオードと、前記一対のスイッチの接続点と１次巻線の一端が接続され、前記一対のスイッチの一方側を経由して流れる回生電流の検出を行うカレントトランスと、前記カレントトランスの１次巻線の他端と前記平滑コンデンサの他端との間に接続され、前記一対のスイッチの他方がオン時に前記平滑コンデンサの充電電流を流す充電用ダイオードとを備え、前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの他方がオンになるのを禁止するものである。
【００２２】
この構成では、カレントトランスにより回生電流が検出される時に一対のスイッチの他方、つまり平滑コンデンサに充電電流を流すためのスイッチがオンになるのを禁止されるので、この禁止期間中に上記回生電流が低減する。この結果、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【００２３】
【発明の実施の形態】
図１は本発明の第１実施形態に係る電源装置の概略構成図で、この図を用いて以下に第１実施形態の説明を行う。
【００２４】
図１に示す電源装置は、交流電源Ｖｓからの交流電力を直流電力に全波整流する全波整流器ＤＢと、この全波整流器ＤＢの両出力端子間に直列接続されるＦＥＴＱ１，Ｑ２（一対のスイッチ）と、全波整流器ＤＢの負極性出力端子と一端が接続される直流阻止用のコンデンサ（インピーダンス素子）Ｃ１１と、インダクタＬ１０、このインダクタＬ１０とともにＬＣ共振回路を構成するコンデンサＣ１０、およびこのコンデンサＣ１０と並列接続される負荷ＲＬにより成り、ＦＥＴＱ１，Ｑ２の接続点とコンデンサＣ１１の他端との間に接続される負荷共振回路ＬＤ１と、ＦＥＴＱ１のドレインと正極性端子が接続される平滑用のコンデンサＣＥ１０と、このコンデンサＣＥ１０の負極性端子と一端が接続されるインダクタＬ１１と、ＦＥＴＱ２のソースとコンデンサＣＥ１０の負極性端子との間、すなわちＦＥＴＱ２のソースとインダクタＬ１１の他端との間に接続され、コンデンサＣＥ１０の放電電流を流すためのダイオード（放電用ダイオード）Ｄ１１と、ＦＥＴＱ１，Ｑ２の接続点と一端が接続される１次巻線ｎ１を有するとともに２次巻線ｎ２を有し、ＦＥＴＱ１側を経由して流れる回生電流の検出を行う可飽和のカレントトランス（以下トランスという）ＣＴ１０と、このトランスＣＴ１０の１次巻線ｎ１の他端とインダクタＬ１１の他端との間に接続され、ＦＥＴＱ２がオン時にコンデンサＣＥ１０の充電電流を流すダイオード（充電用ダイオード）Ｄ１２と、コンデンサＣＥ１０、インダクタＬ１１およびダイオードＤ１１と並列接続されるコンデンサＣ１２とを具備している。
【００２５】
ただし、ＦＥＴＱ１，Ｑ２は、それぞれ逆並列接続される寄生ダイオードＤＱ１，ＤＱ２を有している。また、ＦＥＴＱ１，Ｑ２および負荷共振回路ＬＤ１などによりインバータが構成され、このインバータには、例えばダイオードＤ１１を介してコンデンサＣＥ１０から電力が供給される。また、インバータのＦＥＴＱ２を兼用し、コンデンサＣＥ１０、インダクタＬ１１、ダイオードＤ１２、およびＦＥＴＱ２により降圧チョッパが構成される。さらに、ＦＥＴＱ１，Ｑ２をオン／オフ制御する制御回路が設けられている。
【００２６】
この制御回路は、トランスＣＴ１０の２次巻線ｎ２に接続されトランスＣＴ１０の磁気飽和の検出を行う検出回路１１と、所定の発振信号を生成する発振回路１２と、この発振回路１２からの発振信号を用いてオン／オフ用の駆動信号を生成して、この駆動信号を用いてＦＥＴＱ１，Ｑ２の駆動を行うとともに、検出回路１１によりトランスＣＴ１０の磁気飽和が検出されるとＦＥＴＱ１，Ｑ２がオンになるのを禁止する駆動回路１３とにより構成されている。ただし、この駆動回路１３は、起動時には、ＦＥＴＱ２をオンにする駆動信号を最初に送出する構成になっている。
【００２７】
図２は図１に示す電源装置の動作説明図で、この図を用いてまず第１実施形態の概略動作について説明する。
【００２８】
ＦＥＴＱ２がオンになると、図２（ａ）に示すように、降圧チョッパ側では、交流電源Ｖｓ、全波整流器ＤＢ、コンデンサＣＥ１０、インダクタＬ１１、ダイオードＤ１２、トランスＣＴ１０、ＦＥＴＱ２、全波整流器ＤＢおよび交流電源Ｖｓの経路（閉ループ）に充電電流が流れ、この充電電流によりコンデンサＣＥ１０が充電されるとともに、インダクタＬ１１に磁気エネルギーが蓄積される。一方、インバータ側では、コンデンサＣ１１、コンデンサＣ１０と負荷ＲＬの並列回路、インダクタＬ１０、ＦＥＴＱ２、およびコンデンサＣ１１の経路に共振電流が流れる。
【００２９】
この後、ＦＥＴＱ２がオフになると、図２（ｂ）に示すように、インダクタＬ１１に蓄積された磁気エネルギーによって、インダクタＬ１１、ダイオードＤ１２、トランスＣＴ１０、寄生ダイオードＤＱ１、コンデンサＣＥ１０、およびインダクタＬ１１の経路に回生電流が流れ、インダクタＬ１１に蓄積された磁気エネルギーがコンデンサＣＥ１０に放出される。一方、インダクタＬ１０、寄生ダイオードＤＱ１、コンデンサＣ１２、コンデンサＣ１１、コンデンサＣ１０と負荷ＲＬの並列回路、およびインダクタＬ１０の経路に共振電流が流れる。
【００３０】
この後、この共振電流は、図２（ｃ）に示すように転流して、コンデンサＣ１２、寄生ダイオードＤＱ１、インダクタＬ１０、コンデンサＣ１０と負荷ＲＬの並列回路、コンデンサＣ１１、およびコンデンサＣ１２の経路を流れる。なお、この共振電流は、回生電流による順方向のバイアス電流が寄生ダイオードＤＱ１に流れるので、この寄生ダイオードＱＱ１を通過できる。
【００３１】
図３は図１に示す電源装置の各部の信号波形図で、この図を用いてスイッチング素子に対するストレスの低減原理について説明する。ただし、図３において、Ｉｃは降圧チョッパ側を流れる電流、Ｖ１１は検出回路１１の出力信号、Ｖｏｓｃ  は発振回路１２の出力信号、およびＶＧ２は駆動回路１３からのＦＥＴＱ２の駆動信号の各波形を示す。
【００３２】
回路の起動時にＦＥＴＱ２がオンになると（時点ｔ１１）、降圧チョッパ側では、充電電流Ｉｃが図２（ａ）に示す実線の経路に流れる。このとき、コンデンサＣＥ１０の充電電位が低く、コンデンサＣＥ１０と交流電源Ｖｓとの電位差が大きいので、充電電流Ｉｃは大電流となる。このような大電流となる充電電流ＩｃがトランスＣＴ１０に流れると、トランスＣＴ１０は磁気飽和の状態になり、この状態を検出する検出回路１１からハイレベルとなる信号Ｖ１１が出力される（時点１２）。
【００３３】
このハイレベルの信号Ｖ１１が駆動回路１３に取り込まれると、これ以降、ＦＥＴＱ１，Ｑ２オン用の駆動信号が駆動回路１３から出力されなくなり、ＦＥＴＱ１，Ｑ２はともにオフ状態を維持する。これにより、このオフ状態の期間中、図２（ｂ），（ｃ）に示す回路動作を繰り返しつつ、降圧チョッパの回生電流Ｉｃが減少する。
【００３４】
この後、この回生電流Ｉｃが小さくなって、トランスＣＴ１０が磁気飽和の状態から解放されると、検出回路１１からローレベルとなる信号Ｖ１１が出力される（時点ｔ１３）。このローレベルの信号Ｖ１１が駆動回路１３に取り込まれると、駆動回路１３は、ＦＥＴＱ１，Ｑ２オン用の駆動信号の出力停止（禁止）を解除する。これにより、ＦＥＴＱ１，Ｑ２はオン可能となる。
【００３５】
この後、発信回路１２の信号Ｖｏｓｃ  から得られる駆動信号ＶＧ２が駆動回路１３からＦＥＴＱ２に送出されると（時点ｔ１４）、ＦＥＴＱ２がオンになる。図３に示す例では、次にＦＥＴＱ１がオンになる前に、検出回路１１からハイレベルとなる信号Ｖ１１が出力されるので（時点ｔ１５）、これ以降、ＦＥＴＱ１，Ｑ２オン用の駆動信号が駆動回路１３から出力されなくなり、ＦＥＴＱ１，Ｑ２はともにオフ状態を維持する。
【００３６】
このような動作は、コンデンサＣＥ１０の充電電流が小さくなり、トランスＣＴ１０が磁気飽和の状態にならなくなるまで繰り返され、トランスＣＴ１０が磁気飽和の状態にならなくなると、ＦＥＴＱ１，Ｑ２を交互にオン／オフさせる駆動信号ＶＧ１，ＶＧ２が駆動回路１１から出力されることとなる。
【００３７】
以上、第１実施形態によれば、ＦＥＴＱ２のオフの後、コンデンサＣＥ１０を流れる回生電流が大きいとき、この状態をトランスＣＴ１０の磁気飽和により検知して、駆動回路１３からのＦＥＴＱ２オン用の駆動信号の出力を停止することにより、寄生ダイオードＤＱ１を流れる回生電流が小さい時のみＦＥＴＱ２をオンにすることが可能になる。この結果、同時オン電流が回路に流れるのを防止可能となる。
【００３８】
また、トランジスタや抵抗などの電力素子ではなく、可飽和のカレントトランスを用いることで同時オンを防止することができる。
【００３９】
さらに、実際に回路内を流れる回生電流のレベルに応じてＦＥＴＱ２のオン停止制御が可能になる。
【００４０】
なお、第１実施形態では、ＦＥＴＱ１，Ｑ２を使用する構成になっているが、これに限らず、トランジスタなどの他のスイッチング素子が使用される構成でもよく、この場合、それら各スイッチング素子にダイオードが逆並列接続される構成であればよい。
【００４１】
図４は本発明の第２実施形態に係る電源装置の概略構成図で、この図を用いて以下に第２実施形態の説明を行う。ただし、上記実施形態と同一と認められるものには同一の符号を使用する。
【００４２】
図４に示す電源装置は、全波整流器ＤＢ、ＦＥＴＱ１，Ｑ２、コンデンサＣ１１，Ｃ１２、負荷共振回路ＬＤ１、コンデンサＣＥ１０、インダクタＬ１１およびダイオードＤ１１，Ｄ１２を第１実施形態と同様に備えているほか、第１実施形態との相違点として、負荷共振回路ＬＤ１とＦＥＴＱ１，Ｑ２の接続点との間に介在し、この接続点と一端が接続される１次巻線ｎ２１を有するとともに、２次巻線ｎ２２，ｎ２３を有するカレントトランス（以下トランスという）ＣＴ２０と、ＦＥＴＱ１，Ｑ２をオン／オフ制御する別の制御回路を備えている。
【００４３】
この制御回路は、２次巻線ｎ２２、この２次巻線ｎ２２とともにＦＥＴＱ１のゲート・ソース間に直列接続されるゲート抵抗Ｒ１、２次巻線ｎ２３、およびこの２次巻線ｎ２３とともにＦＥＴＱ２のゲート・ソース間に直列接続されるゲート抵抗Ｒ２により成るいわゆる自励式の駆動回路と、発振開始用の起動回路２０とにより構成されている。
【００４４】
この起動回路２０は、全波整流器ＤＢの両出力端子間に直列接続される抵抗ＲｇおよびコンデンサＣｇと、これらの接続点と１次巻線ｎ２１の他端との間に接続されるダイオードＤｇと、同じくその接続点と抵抗Ｒ２および２次巻線ｎ２３の接続点との間に接続されるダイアックＴｇとにより成り、電源の投入により抵抗Ｒｇを介して徐々に充電されるコンデンサＣｇの電圧値がダイアックＴｇのしきい値を越えた時点で、コンデンサＣｇの電圧をＦＥＴＱ２のゲートに印加してこれをオンにするものである。
【００４５】
ただし、上記トランスＣＴ２０は、ＦＥＴＱ１側を経由して流れる回生電流の検出も行い、この回生電流が大きいと磁気飽和の状態になる仕様となっている。また、トランスＣＴ２０の各巻線は図４に示す極性になっている。すなわち、回路共振によって、ＦＥＴＱ１，Ｑ２の各ゲートに互いに逆極性となる電圧が印加してＦＥＴＱ１，Ｑ２が交互にオン／オフする極性になっているのである。
【００４６】
図５は図４に示す電源装置の動作説明図で、この図を用いてまず第２実施形態の概略動作について説明する。ただし、図５には、起動回路２０が図示省略されている。
【００４７】
ＦＥＴＱ２がオンになると、図５（ａ）に示すように、降圧チョッパ側では、交流電源Ｖｓ、全波整流器ＤＢ、コンデンサＣＥ１０、インダクタＬ１１、ダイオードＤ１２、トランスＣＴ２０、ＦＥＴＱ２、全波整流器ＤＢ、および交流電源Ｖｓの経路に充電電流が流れ、この充電電流によりコンデンサＣＥ１０が充電されるとともに、インダクタＬ１１に磁気エネルギーが蓄積される。一方、インバータ側では、コンデンサＣ１１、コンデンサＣ１０と負荷ＲＬの並列回路、インダクタＬ１０、トランスＣＴ２０、ＦＥＴＱ２、およびコンデンサＣ１１の経路に共振電流が流れる。
【００４８】
この後、トランスＣＴ２０の２次側電圧が反転すると、ＦＥＴＱ２がオフになり、図５（ｂ）に示すように、インダクタＬ１１に蓄積された磁気エネルギーによって、インダクタＬ１１、ダイオードＤ１２、トランスＣＴ２０、寄生ダイオードＤＱ１、コンデンサＣＥ１０、およびインダクタＬ１１の経路に回生電流が流れ、インダクタＬ１１に蓄積された磁気エネルギーがコンデンサＣＥ１０に放出される。一方、負荷共振回路ＬＤ１側では、インダクタＬ１０、トランスＣＴ２０、寄生ダイオードＤＱ１、コンデンサＣ１２、コンデンサＣ１１、コンデンサＣ１０と負荷ＲＬの並列回路、およびインダクタＬ１０の経路に共振電流が流れる。
【００４９】
この後、この共振電流は、図５（ｃ）に示すように転流して、コンデンサＣ１２、寄生ダイオードＤＱ１、トランスＣＴ２０、インダクタＬ１０、コンデンサＣ１０と負荷ＲＬの並列回路、コンデンサＣ１１、およびコンデンサＣ１２の経路を流れる。
【００５０】
図６は図４に示す電源装置の各部の信号波形図で、この図を用いてスイッチング素子に対するストレスの低減原理について説明する。
【００５１】
回路の起動時に、起動回路２０によってＦＥＴＱ２がオンになると（時点ｔ２１）、降圧チョッパ側では、充電電流Ｉｃが図５（ａ）に示す実線の経路に流れる。このとき、コンデンサＣＥ１０の充電電位が低く、コンデンサＣＥ１０と交流電源Ｖｓとの電位差が大きいので、充電電流Ｉｃは大電流となる。
【００５２】
ここで、第２実施形態の制御回路を構成する駆動回路は自励式であって、インダクタＬ１０を流れる共振電流とインダクタＬ１１を流れる降圧チョッパ電流との合成電流がトランスＣＴ２０に流れ、その合成電流によりＦＥＴＱ１，Ｑ２用の駆動信号が生成される。したがって、大電流の充電電流（降圧チョッパ電流）がトランスＣＴ２０に流れると、トランスＣＴ２０が磁気飽和の状態となって２次側に起電力が生じなくなるから、ＦＥＴＱ１，Ｑ２に対する駆動信号が生成されなくなる。すなわち、ＦＥＴＱ１，Ｑ２オン用の駆動信号の出力が停止され、ＦＥＴＱ１，Ｑ２の双方のゲート電圧がゼロに降下するのである。
【００５３】
図６に示すように、ＦＥＴＱ２のゲート電圧がゼロに降下していくと、やがてＦＥＴＱ２がオフ状態になる（時点ｔ２２）。これにより、このオフ状態の期間中、図５（ｂ），（ｃ）に示す回路動作を繰り返しつつ、降圧チョッパの回生電流が減少する。
【００５４】
この後、この回生電流が小さくなって、トランスＣＴ２０が磁気飽和の状態から解放されると、ＦＥＴＱ１，Ｑ２オン用の駆動信号の出力停止が解除される。これにより、ＦＥＴＱ１，Ｑ２はオン可能となる。
【００５５】
このようなコンデンサＣＥ１０を充電する一連の動作がしばらく続くと、コンデンサＣＥ１０の充電電流が次第に小さくなり、トランスＣＴ２０が磁気飽和の状態にならなくなり、以降、発振が連続的になる。
【００５６】
以上、第２実施形態によれば、トランスＣＴ２０が発振機能および発振停止機能の双方を有するので、非常に簡単な回路構成で同時オンを抑制することが可能になる。
【００５７】
図７は本発明の第３実施形態に係る電源装置の概略構成図で、この図を用いて以下に第３実施形態の説明を行う。
【００５８】
図７に示す電源装置は、全波整流器ＤＢ、ＦＥＴＱ１，Ｑ２、コンデンサＣ１１，Ｃ１２、コンデンサＣＥ１０、インダクタＬ１１、ダイオードＤ１１，Ｄ１２、トランスＣＴ２０および制御回路を第２実施形態と同様に備えているほか、第２実施形態との相違点として、全波整流器ＤＢの負極性出力端子とＦＥＴＱ２のソースとの間に介在するコンデンサＣ１３、このコンデンサＣ１３と並列接続されるダイオードＤ１３、および負荷共振回路ＬＤ２を備えている。
【００５９】
この負荷共振回路ＬＤ２は、一対のフィラメントを有する放電灯Ｌａと、コンデンサＣ１１とトランスＣＴ２０との間に介在する１次巻線を有するとともに放電灯Ｌａの両フィラメントの各一端側と並列接続される２次巻線を有するリーケージトランス（以下トランスという）Ｔ１と、放電灯Ｌａの両フィラメントの各他端側と並列接続されるコンデンサＣ１０とにより構成されている。ただし、トランスＴ１は、第２実施形態の負荷共振回路ＬＤ１が有するインダクタＬ１０に相当する漏れインダクタンス成分を有するように設計される。すなわち、その漏れインダクタンス成分とコンデンサＣ１０とにより共振回路が構成されるように成っているのである。
【００６０】
図８は図７に示す電源装置の動作説明図で、この図を用いて第３実施形態の概略動作について説明する。ただし、図８には、起動回路２０が図示省略されている。
【００６１】
ＦＥＴＱ２がオンになると、図８（ａ）に示すように、降圧チョッパ側では、交流電源Ｖｓ、全波整流器ＤＢ、コンデンサＣＥ１０、インダクタＬ１１、ダイオードＤ１２、トランスＣＴ２０、ＦＥＴＱ２、ダイオードＤ１３、全波整流器ＤＢ、および交流電源Ｖｓの経路に充電電流が流れ、この充電電流によりコンデンサＣＥ１０が充電されるとともに、インダクタＬ１１に磁気エネルギーが蓄積される。一方、インバータ側では、コンデンサＣ１１、トランスＴ１、トランスＣＴ２０、ＦＥＴＱ２、ダイオードＤ１３、およびコンデンサＣ１１の経路に共振電流が流れる。
【００６２】
この後、トランスＣＴ２０の２次側電圧が反転すると、ＦＥＴＱ２がオフになり、図８（ｂ）に示すように、インダクタＬ１１に蓄積された磁気エネルギーによって、インダクタＬ１１、ダイオードＤ１２、トランスＣＴ２０、寄生ダイオードＤＱ１、コンデンサＣＥ１０、およびインダクタＬ１１の経路に回生電流が流れ、インダクタＬ１１に蓄積された磁気エネルギーがコンデンサＣＥ１０に放出される。一方、トランスＴ１、トランスＣＴ２０、寄生ダイオードＤＱ１、コンデンサＣ１２、ダイオードＤ１３、コンデンサＣ１１、およびトランスＴ１の経路に共振電流が流れる。
【００６３】
この後、この共振電流は、図８（ｃ）に示すように転流して、コンデンサＣ１２、寄生ダイオードＤＱ１、トランスＣＴ２０、トランスＴ１、コンデンサＣ１１、コンデンサＣ１３、およびコンデンサＣ１２の経路を流れる。この共振電流は、寄生ダイオードＤＱ１に降圧チョッパ電流が流れている限り上記経路を流れ振動する。
【００６４】
上記共振電流によって充電されたコンデンサＣ１３の充電電圧が交流電源ＶｓとコンデンサＣ１２との電位差になると、図８（ａ）の実線で示した経路に入力電流が流れ、高周波的に入力電圧に応じて入力電流が流れる。これにより、入力電流歪みの改善が可能になる。
【００６５】
ここで、上記動作において、トランスＣＴ２０を流れる、共振電流および回生電流の合成電流が、トランスＣＴ２０の磁気飽和を起こすほど大きいと、トランスＣＴ２０の２次側に誘導される共振による発振電圧が消失し、ＦＥＴＱ２をオンにすることができなくなる。すなわち、ＦＥＴＱ１，Ｑ２オン用の駆動信号の出力が停止するのである。この結果、図８（ｂ）および（ｃ）の回路動作を繰り返しつつ、降圧チョッパの回生電流が減少する。この後、この回生電流が小さくなって、トランスＣＴ２０が磁気飽和の状態から解放されると、ＦＥＴＱ１，Ｑ２オン用の駆動信号の出力停止が解除される。これにより、ＦＥＴＱ１，Ｑ２はオン可能となる。
【００６６】
以上、第３実施形態によれば、第２実施形態と同様の効果を奏することが可能になるほか、入力電流歪みの改善が可能になる。
【００６７】
図９は本発明の第４実施形態に係る電源装置の概略構成図で、この図を用いて以下に第４実施形態の説明を行う。
【００６８】
図９に示す電源装置は、ダイオードＤ１２がコンデンサＣ１１およびトランスＴ１の接続点とコンデンサＣＥ１０の負極性端子との間に接続されて、インダクタＬ１１がトランスＴ１の励磁インダクタンスに置き換えられた構成になっている以外は、第３実施形態と同様に構成される。
【００６９】
図１０は図９に示す電源装置の動作説明図で、この図を用いて第４実施形態の概略動作について説明する。ただし、図１０には、起動回路２０が図示省略されている。
【００７０】
起動回路２０によりＦＥＴＱ２がオンになると、図１０（ａ）に示すように、交流電源Ｖｓ、全波整流器ＤＢ、コンデンサＣＥ１０、ダイオードＤ１２、トランスＴ１、トランスＣＴ２０、ＦＥＴＱ２、ダイオードＤ１３、全波整流器ＤＢ、および交流電源Ｖｓの経路に充電電流が流れ、この充電電流によりコンデンサＣＥ１０が充電されるとともに、インダクタＬ１１に磁気エネルギーが蓄積される。一方、コンデンサＣ１１、トランスＴ１、トランスＣＴ２０、ＦＥＴＱ２、ダイオードＤ１３、およびコンデンサＣ１１の経路に共振電流が流れる。
【００７１】
この後、トランスＣＴ２０の２次側電圧が反転すると、ＦＥＴＱ２がオフになり、図１０（ｂ）に示すように、トランスＴ１、トランスＣＴ２０、寄生ダイオードＤＱ１、コンデンサＣＥ１０、ダイオードＤ１２、およびトランスＴ１の経路に回生電流および共振電流の合成電流が流れる。
【００７２】
この後、図１０（ｃ）に示すように、共振電流が同じ経路を転流するので、降圧チョッパ電流（回生電流）がその転流した共振電流により減少するような振動が現れる。
【００７３】
ここで、上記動作において、トランスＣＴ２０を流れる、共振電流および回生電流の合成電流が、トランスＣＴ２０の磁気飽和を起こすほど大きいと、トランスＣＴ２０の２次側に誘導される共振による発振電圧が消失し、ＦＥＴＱ２をオンにすることができなくなる。この結果、図１０（ｂ）および（ｃ）の回路動作を繰り返しつつ、降圧チョッパの回生電流が減少する。この後、この回生電流が小さくなって、トランスＣＴ２０が磁気飽和の状態から解放されると、ＦＥＴＱ１，Ｑ２オン用の駆動信号の出力停止が解除される。これにより、ＦＥＴＱ１，Ｑ２はオン可能となる。つまり、第４実施形態でも、第３実施形態と同様の効果が得られることとなる。
【００７４】
図１１は本発明の第５実施形態に係る電源装置の概略構成図で、この図を用いて以下に第５実施形態の説明を行う。
【００７５】
図１１に示す電源装置は、トランスＣＴ２０の１次巻線ｎ２１と並列接続されるインピーダンス素子Ｚをさらに備える構成になっている以外は第３実施形態と同様に構成されている。
【００７６】
上記インピーダンス素子Ｚは、例えば低域通過フィルタのような特性を有し、降圧チョッパ電流の一部のみを通過させ、トランスＣＴ２０の飽和レベルが回路動作に好適となるように、トランスＣＴ２０を流れる、共振電流および回生電流の合成電流を調整するためのものである。
【００７７】
第５実施形態でも、スイッチング素子に対するストレスを低減すべく、トランスＣＴ２０の磁気飽和の特性が利用されるのであるが、その一方で定常動作における発振を安定させる必要もあり、これら両者に対して満足となる調整をトランスＣＴ２０の特性のみに依存していると、設計が困難となる場合が生じる。
【００７８】
そこで、インピーダンス素子Ｚを設けることで降圧チョッパ電流を分流し、トランスＣＴ２０に流れる電流を調整する構成を採用するのである。これにより、トランスＣＴ２０の磁気飽和を所望の回路動作に利用する場合に余分となる電流を、インピーダンス素子Ｚの方に流すことができるので、同時オン防止の回路設計が容易になるとともに、定格点灯時の安定動作の設計も容易になる。
【００７９】
図１２は本発明の第６実施形態に係る電源装置の概略構成図で、この図を用いて以下に第６実施形態の説明を行う。
【００８０】
図１２に示す電源装置は、交流電源Ｖｓからの交流電力を直流電力に全波整流する全波整流器ＤＢと、この全波整流器ＤＢの負極性出力端子と順方向にカソードが接続されるダイオードＤ１３と、このダイオードＤ１３と並列接続されるコンデンサＣ１３と、全波整流器ＤＢの両出力端子間、すなわち全波整流器ＤＢの正極性出力端子とダイオードＤ１３のアノードとの間に直列接続されるＦＥＴＱ１，Ｑ２と、全波整流器ＤＢの負極性出力端子と一端が接続される直流阻止用のコンデンサＣ１１と、ＦＥＴＱ１，Ｑ２の接続点とコンデンサＣ１１の他端との間に接続される負荷共振回路ＬＤ２と、ＦＥＴＱ１のドレインと一端が接続されるインダクタＬ１１と、このインダクタＬ１１を介してＦＥＴＱ１のドレインと正極性端子が接続される平滑用のコンデンサＣＥ１０と、ＦＥＴＱ２のソースとコンデンサＣＥ１０の負極性端子との間に接続され、コンデンサＣＥ１０の放電電流を流すためのダイオードＤ１１と、トランスＴ１とＦＥＴＱ１，Ｑ２の接続点との間に介在し、この接続点と一端が接続される１次巻線ｎ２１を有するとともに２次巻線ｎ２２，２３を有し、ＦＥＴＱ１側を経由して流れる回生電流の検出を行うトランスＣＴ２０と、このトランスＣＴ２０の１次巻線ｎ２１の他端とコンデンサＣＥ１０の負極性端子との間に接続され、ＦＥＴＱ２がオン時にコンデンサＣＥ１０の充電電流を流すダイオードＤ１２と、制御回路とを、第１実施形態とほぼ同様に備えている。つまり、上記回路配列は、インダクタＬ１１およびコンデンサＣＥ１０の配列の順序が逆になっている以外は、第１実施形態と同一である。
【００８１】
また、上記電源装置は、インダクタＬ１１の他端と正極性端子が接続されるコンデンサＣＥ２０と、このコンデンサＣＥ２０の負極性端子とＦＥＴＱ２のソースとの間に接続され、コンデンサＣＥ２０の放電電流を流すためのダイオードＤ２１と、ＦＥＴＱ１，Ｑ２の接続点とコンデンサＣＥ２０の負極性端子との間に接続され、コンデンサＣＥ２０の充電電流を流すためのダイオードＤ２２とをさらに備えている。
【００８２】
すなわち、第６実施形態では、降圧チョッパ側のコンデンサがコンデンサＣＥ１０とコンデンサＣＥ２０とに分けられ、降圧チョッパ電流がトランスＣＴ２０を流れる経路と流れない経路とに分流する構成になっているのである。
【００８３】
この構成により、第６実施形態では第５実施形態と同様、トランスＣＴ２０を流れる、共振電流および回生電流の合成電流の調整が可能となる。この結果、同時オン防止の回路設計が容易になるとともに、定格点灯時の安定動作の設計も容易になる。
【００８４】
図１３は本発明の第７実施形態に係る電源装置の概略構成図で、この図を用いて以下に第７実施形態の説明を行う。
【００８５】
図１３に示す電源装置は、トランスＣＴ２０の一次巻線ｎ２１がトランスＴ１の２次側に介設される構成になっている以外は、第７実施形態と同様に構成されている。ただし、１次巻線ｎ２１の一端は、トランスＴ１の２次巻線に接続されているとともにＦＥＴＱ１，Ｑ２の接続点に接続されている一方、１次巻線ｎ２１の他端は、放電灯Ｌａの一方のフィラメントの一端に接続されているとともにダイオードＤ１２のカソードに接続されている。
【００８６】
このように、トランスＣＴ２０をトランスＴ１の２次側に設けることにより、トランスＣＴ２０に流れる電流が減少するので、トランスＣＴ２０の小型化が可能になり、発振回路の設計性が向上する。
【００８７】
また、降圧チョッパ側のコンデンサがコンデンサＣＥ１０とコンデンサＣＥ２０とに分けられ、降圧チョッパ電流がトランスＣＴ２０を流れる経路と流れない経路とに分流する構成になっているので、トランスＣＴ２０を流れる、共振電流および回生電流の合成電流の調整が可能となり、この結果、同時オン防止の回路設計が容易になるとともに、定格点灯時の安定動作の設計も容易になる。
【００８８】
図１４は本発明の第８実施形態に係る電源装置の概略構成図で、この図を用いて以下に第８実施形態の説明を行う。
【００８９】
図１４に示す電源装置は、交流電源Ｖｓからの交流電力を直流電力に全波整流する全波整流器ＤＢと、この全波整流器ＤＢの負極性出力端子と順方向にカソードが接続されるダイオードＤ１３と、このダイオードＤ１３と並列接続されるコンデンサＣ１３と、全波整流器ＤＢの両出力端子間、すなわち全波整流器ＤＢの正極性出力端子とダイオードＤ１３のアノードとの間に直列接続されるＦＥＴＱ１，Ｑ２と、全波整流器ＤＢの負極性出力端子と一端が接続される直流阻止用のコンデンサＣ１１と、ＦＥＴＱ１，Ｑ２の接続点とコンデンサＣ１１の他端との間に接続される負荷共振回路ＬＤ２と、ＦＥＴＱ１のドレインと正極性端子が接続される平滑用のコンデンサＣＥ１０と、中間タップを有し、コンデンサＣＥ１０の負極性端子と一端が接続されるインダクタＬ２１と、ＦＥＴＱ２のソースとコンデンサＣＥ１０の負極性端子との間、すなわちＦＥＴＱ２のソースとインダクタＬ２１の他端との間に接続され、コンデンサＣＥ１０の放電電流を流すためのダイオードＤ１１と、トランスＴ１とＦＥＴＱ１，Ｑ２の接続点との間に介在し、この接続点と１次巻線ｎ２１の一端が接続され、ＦＥＴＱ１側を経由して流れる回生電流の検出を行うトランスＣＴ２０と、インダクタＬ２１の中間タップと一端が接続されるインピーダンス素子Ｚと、１次巻線ｎ２１の他端とコンデンサＣＥ１０の負極性端子との間、すなわち１次巻線ｎ２１の他端とインピーダンス素子Ｚの他端との間に接続され、ＦＥＴＱ２がオン時にコンデンサＣＥ１０の充電電流を流すダイオードＤ１２と、ＦＥＴＱ１，Ｑ２の接続点とインダクタＬ２１の他端との間に接続され、コンデンサＣＥ１０の充電電流を流すためのダイオードＤ３２と、第３実施形態と同様の制御回路とを備えている。
【００９０】
すなわち、第８実施形態では、降圧チョッパ側のインダクタＬ２１が中間タップを有することで実質的に２つに分けられ、降圧チョッパ電流が、インダクタＬ２１の中間タップからインピーダンス素子ＺおよびダイオードＤ１２を経由してトランスＣＴ２０を流れる経路と、インダクタＬ２１の他端からダイオードＤ３２を経由してトランスＣＴ２０を流れない経路とに分流する構成になっているのである。
【００９１】
この構成では、インピーダンス素子Ｚの特性によって、トランスＣＴ２０の磁気飽和を所望の回路動作に利用する場合に好適となる電流を、トランスＣＴ２０の方に流すことができる。換言すると、トランスＣＴ２０の磁気飽和を所望の回路動作に利用する場合に余分となる電流を、ダイオードＤ３２側に流すことができるのである。この結果、同時オン防止の回路設計が容易になるとともに、定格点灯時の安定動作の設計も容易になる。また、第６実施形態よりも分流用に必要な素子数を低減することができる。
【００９２】
図１５は本発明の第９実施形態に係る電源装置の概略構成図で、この図を用いて以下に第９実施形態の説明を行う。
【００９３】
図１５に示す電源装置は、トランスＣＴ２０の一次巻線ｎ２１がトランスＴ１の２次側に介設される構成になっている以外は、第８実施形態と同様に構成されている。ただし、１次巻線ｎ２１の一端は、トランスＴ１の２次巻線に接続されているとともにＦＥＴＱ１，Ｑ２の接続点に接続されている一方、１次巻線ｎ２１の他端は、放電灯Ｌａの一方のフィラメントの一端に接続されているとともにダイオードＤ１２のカソードに接続されている。
【００９４】
この構成では、第８実施形態と同様の効果を奏することが可能になるほか、トランスＣＴ２０をトランスＴ１の２次側に設けることにより、トランスＣＴ２０に流れる電流が減少するので、トランスＣＴ２０の小型化が可能になり、発振回路の設計性が向上する。
【００９５】
【発明の効果】
請求項１記載の発明によれば、交流電源からの交流電力を直流電力に全波整流する全波整流器と、前記全波整流器の出力に接続され、ＬＣ共振回路および負荷を含む負荷共振回路と一対のスイッチの直列回路とにより成るインバータと、前記インバータに直流電力を供給するための平滑コンデンサと、前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダイオードと、前記一対のスイッチの一方側を経由して流れる回生電流の検出を行うカレントトランスと、前記一対のスイッチの他方および前記カレントトランスを介して前記全波整流器の出力から前記平滑コンデンサに充電電流を流すための充電用ダイオードとを備え、前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの他方がオンになるのを禁止するので、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【００９６】
請求項２記載の発明によれば、発振信号を生成し、この発振信号を用いて前記各スイッチのオン／オフ制御用の制御信号を生成する他励式の制御回路を備えるので、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【００９７】
請求項３記載の発明によれば、前記カレントトランスと磁気結合する駆動巻線に誘導される起電力を用いて、前記インバータの各スイッチのオン／オフ制御を行う自励式の制御回路を備え、前記カレントトランスは前記負荷共振回路の共振電流が流れる経路に配置されるので、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【００９８】
請求項４記載の発明によれば、前記カレントトランスおよび駆動巻線は可飽和のトランスにより構成されるので、トランスに流れる大きな回生電流の低減が可能になる。
【００９９】
請求項５記載の発明によれば、前記負荷共振回路と前記全波整流器の出力端子との間に接続されるインピーダンス素子を備えるので、入力電流歪みの改善が可能となる。
【０１００】
請求項６記載の発明によれば、前記カレントトランスと並列接続されるインピーダンス素子を備えるので、カレントトランスに流す電流調整が可能になる。
【０１０１】
請求項７記載の発明によれば、前記平滑コンデンサを充電する複数の経路を有し、この複数の経路のうち一の経路上に前記カレントトランスが設けられるので、カレントトランスに流す電流調整が可能になる。
【０１０２】
請求項８記載の発明によれば、前記平滑コンデンサに流れる充電電流を分けて流出させるインダクタを備え、このインダクタの一の分流経路上に前記カレントトランスが設けられるので、カレントトランスに流す電流調整が可能になる。
【０１０３】
請求項９記載の発明によれば、交流電源からの交流電力を直流電力に全波整流する全波整流器と、一対のスイッチの直列回路を含み、直流電圧を高周波電圧に変換するインバータと、前記インバータに直流電力を供給するための平滑コンデンサと、前記平滑コンデンサから前記インバータに直流電力を供給するための放電用ダイオードと、前記インバータの出力端子と前記全波整流器の直流出力端子との間に１次巻線が挿入されるトランスと、ＬＣ共振回路および負荷を含む負荷共振回路と、前記全波整流器に前記負荷共振回路を接続するためのインピーダンス素子と、前記一対のスイッチの一方がオン時にその一方のスイッチと前記負荷共振回路の一部とを介して前記平滑コンデンサに流れる充電電流が前記一対のスイッチの他方を介して回生するその回生電流を検出するカレントトランスとを備え、前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの一方がオンになるのを禁止するので、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【０１０４】
請求項１０記載の発明によれば、交流電力を直流電力に全波整流する全波整流器と、前記全波整流器の両出力端子間に直列接続される一対のスイッチと、前記全波整流器の両出力端子の一方と一端が接続される直流阻止用コンデンサと、インダクタ、このインダクタとともにＬＣ共振回路を構成するコンデンサ、およびこのコンデンサと並列接続される負荷により成り、前記一対のスイッチの接続点と前記直流阻止用コンデンサの他端との間に接続される負荷共振回路と、前記一対のスイッチの両端のうち一方と一端が接続される平滑コンデンサと、前記一対のスイッチの両端のうち他方と前記平滑コンデンサの他端との間に接続され、前記平滑コンデンサの放電電流を流すための放電用ダイオードと、前記一対のスイッチの接続点と１次巻線の一端が接続され、前記一対のスイッチの一方側を経由して流れる回生電流の検出を行うカレントトランスと、前記カレントトランスの１次巻線の他端と前記平滑コンデンサの他端との間に接続され、前記一対のスイッチの他方がオン時に前記平滑コンデンサの充電電流を流す充電用ダイオードとを備え、前記カレントトランスにより回生電流が検出される時に前記一対のスイッチの他方がオンになるのを禁止するので、電力素子の部品点数を増大させずにスイッチに対するストレスの低減が可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電源装置の概略構成図である。
【図２】図１に示す電源装置の動作説明図である。
【図３】図１に示す電源装置の各部の信号波形図である。
【図４】本発明の第２実施形態に係る電源装置の概略構成図である。
【図５】図４に示す電源装置の動作説明図である。
【図６】図４に示す電源装置の各部の信号波形図である。
【図７】本発明の第３実施形態に係る電源装置の概略構成図である。
【図８】図７に示す電源装置の動作説明図である。
【図９】本発明の第４実施形態に係る電源装置の概略構成図である。
【図１０】図９に示す電源装置の動作説明図である。
【図１１】本発明の第５実施形態に係る電源装置の概略構成図である。
【図１２】本発明の第６実施形態に係る電源装置の概略構成図である。
【図１３】本発明の第７実施形態に係る電源装置の概略構成図である。
【図１４】本発明の第８実施形態に係る電源装置の概略構成図である。
【図１５】本発明の第９実施形態に係る電源装置の概略構成図である。
【図１６】従来の電源装置の一例を示す概略構成図である。
【図１７】従来の電源装置の別例を示す概略構成図である。
【符号の説明】
ＤＢ  全波整流器
Ｑ１，Ｑ２  ＦＥＴ
Ｃ１０〜Ｃ１２  コンデンサ
ＣＥ１０  コンデンサ
Ｌ１０，Ｌ１１  インダクタ
ＲＬ  負荷
Ｌａ  放電灯
ＬＤ１，ＬＤ２  負荷共振回路
Ｄ１１，Ｄ１２  ダイオード
ＣＴ１０  トランス（カレントトランス）
【図１】
0003620331.tif 000002
【図２】
0003620331.tif 000003
【図３】
0003620331.tif 000004
【図４】
0003620331.tif 000005
【図５】
0003620331.tif 000006
【図６】
0003620331.tif 000007
【図７】
0003620331.tif 000008
【図８】
0003620331.tif 000009
【図９】
0003620331.tif 000010
【図１０】
0003620331.tif 000011
【図１１】
0003620331.tif 000012
【図１２】
0003620331.tif 000013
【図１３】
0003620331.tif 000014
【図１４】
0003620331.tif 000015
【図１５】
0003620331.tif 000016
【図１６】
0003620331.tif 000017
【図１７】
0003620331.tif 000018