(57)【特許請求の範囲】
【請求項１】
ＣＺ法のインゴット引き上げに基づいて作製された単結晶シリコン基板の表面を水素終端処理し、次いでこの水素終端処理された単結晶シリコン基板を、Ｈ２ガスを流しながら安定化時間の炉内温度が８００〜９５０℃で加熱処理し、その後、この単結晶シリコン基板の表面に、厚さ０．５μｍ以上のシリコンのエピタキシャル層を、減圧下で、かつこのＨ２アニール時の温度以下でエピタキシャル成長させる薄膜エピタキシャルウェーハの製造方法。
【請求項２】
上記Ｈ２アニール温度が９００℃である請求項１に記載の薄膜エピタキシャルウェーハの製造方法。
【請求項３】
上記単結晶シリコン基板の表面の水素終端処理は、ＳＣ１洗浄後の単結晶シリコン基板を、０．１〜１％の希ＨＦ水溶液により１〜１０分間、室温で洗浄する請求項１または請求項２に記載の薄膜エピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デバイス製造での低温化に対応して、エピタキシャル層表面のＣＯＰが少ない低温エピタキシャル成長を実現した薄膜エピタキシャルウェーハの製造方法に関する。
【０００２】
【従来の技術】
例えばＣＺ法（Ｃｚｏｃｈｒａｌｓｋｉ法）により作製されたシリコンウェーハにあっては、小さく高密度の欠陥や、大きく低密度の欠陥のいずれかが存在していた。これらの欠陥は、鏡面研磨後のアンモニア系洗浄において、その表面に、結晶に起因する凹みであるＣＯＰ（Ｃｒｙｓｔａｌ  Ｏｒｉｇｉｎａｔｅｄ  Ｐａｒｔｉｃｌｅ）となって現れる。このＣＯＰはパーティクルカウンタで検出することができる。
そして、この欠陥によりシリコンウェーハの電気的特性が損なわれていた。また、その結果として、シリコンウェーハの製造における歩留りが低下していた。
【０００３】
このことは、研磨後のシリコンウェーハの表面に、１０００℃を超える高温下で、エピタキシャル層（以下、エピタキシャルを「エピ」と略す場合がある）を、エピタキシャル成長させるエピタキシャルウェーハについても、同様であった。すなわち、エピタキシャル成長では、基板であるシリコンウェーハの表面の形状を倣って、エピタキシャル層の成長が行なわれる。このため、シリコンウェーハの表面にできた凹みは、成長条件によっては、エピタキシャル層の表面にも転写される。
ところで、ＭＯＳ用エピタキシャルウェーハの場合には、一般的にシリコンウェーハの表面に、エピタキシャル層を２μｍ以上の厚さで常圧エピタキシャル成長すると、エピタキシャル層の表面にＣＯＰが残りにくいことが知られている。これは、比較的厚くエピタキシャル成長させることにより、シリコンウェーハの表面凹みが、その成長につれて徐々に消失するからである。
【０００４】
【発明が解決しようとする課題】
しかしながら、このことは、エピタキシャルウェーハのうちでも実際に実験が行なわれたＭＯＳ用のエピタキシャルウェーハに限って判明しているだけである。
しかも、このようなＣＯＰの消失調査は、減圧下でエピタキシャル成長させるＢｉ−ＣＭＯＳ用エピタキシャルウェーハや、高集積化に伴うラッチアップ対策として、エピタキシャル層を薄膜化するという命題がある高性能ロジック用エピタキシャルウェーハに対しては、その評価がなされていなかった。例えばＢｉ−ＣＭＯＳ用薄膜エピタキシャルウェーハには埋め込み層が存在するためパーティクルカウンタによるＣＯＰ評価を行うことができないからである。
【０００５】
そこで、本願発明者らは、このものについて、実際に評価実験を行なった。この結果、減圧下で薄膜のエピタキシャル層をエピタキシャル成長させると、前述したようにシリコンウェーハ側より表面の凹みが転写され、エピタキシャル層の表面にＣＯＰが高密度で現れることがわかった。以下、この実験データについて説明する。
なお、表１には、ＭＯＳ用エピタキシャルウェーハのエピタキシャル層と、Ｂｉ−ＣＭＯＳ用、ロジック用エピタキシャルウェーハの薄膜エピタキシャル層とのエピタキシャル成長条件における比較を示す。また、図３に、一般的な常圧エピタキシャル成長と減圧エピタキシャル成長との比較を表すグラフを示す。これは、同じロットのＣＺ法に基づくシリコンウェーハ（比抵抗ρ＝１０Ωｃｍ）を、表１に示す異なる条件でエピタキシャル成長させた結果である。
【０００６】
【表１】
0003714509.tif 000002
【０００７】
図３のグラフにおいて、エピタキシャル成長前にウェーハ（口径６インチ）当たり３００〜６００個カウントされたパーティクルは、単結晶シリコン基板の表面に生成されたＣＯＰと考えられる。
（１）の常圧エピタキシャル成長では、エピタキシャル成長後にＣＯＰがほぼ消失しているのに対し、（２）の減圧エピタキシャル成長では、エピタキシャル層の表面に、基板とほぼ同数のパーティクルがカウントされた。
しかも、エピタキシャル成長後のパーティクルの９０％が、エピタキシャル成長前の単結晶シリコン基板の表面にできたパーティクルの位置と一致していた。したがって、単結晶シリコン基板側のＣＯＰは、減圧エピタキシャル成長では消失せずに残留することが明らかとなった。
【０００８】
ところで、近年、デバイスの高集積化が進み、デバイスが比較的低温の環境下で作製されている。これに対応して、デバイスの基体となるシリコンウェーハ、例えば減圧状態で作製されるＢｉ−ＣＭＯＳ用薄膜エピタキシャルウェーハにおいても、オートドーピングの抑制、金属汚染の低減という観点から、低温成長の方が好ましい。しかしながら、このように比較的低い温度でエピタキシャル成長を実施する場合、特にＨ２アニール等により自然酸化膜等を完全に除去しないと、シリコンの単結晶体であるべきエピタキシャル層が多結晶化してしまい、うまくエピタキシャル成長ができなくなるという問題が生じていた。
【０００９】
一方、発明者らは、「１９９７年春季応用物理学会予稿集３９ｐ−Ｌ−１０，１１  ｐ３１７」において、ＣＺシリコンウェーハの表面に現出したＣＯＰは、エピタキシャル成長条件により消失、残留の挙動が変化し、この条件によっては、ＣＯＰがエピタキシャル層の厚さ数μｍまで影響をおよぼすことを報告している。これは、エピタキシャル成長の前処理であるＨ２アニール時に消失しきれなかったＣＯＰが、単結晶シリコン基板上にシリコンが積層されていくとき、異方性の強いエピタキシャル成長条件下では消失し、等方性の強い条件下では残留することが原因であると考えられる。
【００１０】
そこで、この発明者らは、エピタキシャル成長前における単結晶シリコン基板のＨ２アニール時の条件に着目した。そして、鋭意研究を重ねた結果、あらかじめ単結晶シリコン基板の表面を水素終端処理してから、８００〜９５０℃の低い温度条件下でＨ２アニールを行えば、このエピタキシャル層の表面のＣＯＰが激減することを見出した。しかも、この低温のＨ２アニールを実施しておけば、後工程のエピタキシャル成長時に得られたエピタキシャル層の酸化膜耐圧特性（ＴＤＤＢ特性：Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）も向上することがわかった。したがって、水素終端処理後に低温Ｈ２アニールを行うだけで、シリコンウェーハの表面が清浄化され、前述したようなシリコンの多結晶化が起きることがなく、単結晶シリコン基板の表面に存在しているＣＯＰを、エピタキシャル成長中に十分に埋めて消失させたり、低減させられることがわかった。
【００１１】
【発明の目的】
この発明は、エピタキシャル層表面に残留ＣＯＰが少なく、しかも良好な電気的特性が得られる減圧下での低温エピタキシャル成長を実現することができ、また歩留りの向上が図れ、さらにウェーハの大口径化にも対応することができる薄膜エピタキシャルウェーハの製造方法を提供することを、その目的としている。
【００１２】
【課題を解決するための手段】
請求項１に記載した発明は、ＣＺ法のインゴット引き上げに基づいて作製された単結晶シリコン基板の表面を水素終端処理し、次いでこの水素終端処理された単結晶シリコン基板を、Ｈ２ガスを流しながら安定化時間の炉内温度が８００〜９５０℃で加熱処理し、その後、この単結晶シリコン基板の表面に、厚さ０．５μｍ以上のシリコンのエピタキシャル層を、減圧下で、かつこのＨ２アニール時の温度以下でエピタキシャル成長させる薄膜エピタキシャルウェーハの製造方法である。
単結晶シリコン基板の表面を水素終端処理する方法としては、例えば請求項３に記載したようなＳＣ１洗浄後の単結晶シリコン基板を希ＨＦ洗浄する方法の他、無水ＨＦ処理する方法などが挙げられる。
【００１３】
希ＨＦ洗浄に使用される希ＨＦ水溶液の濃度は０．１〜１％である。０．１％未満では水素終端処理に長時間を要するという不都合が生じる。また、１％を超えるとフッ素原子が多くなり、ひいてはその後の水洗でＯＨ基の吸着量が増すという不都合が生じる。
この希ＨＦ洗浄時間は１〜１０分間、特に１〜５分間が好ましい。１分間未満では水素終端処理が不十分であるという不都合が生じる。また、１０分間を超えると処理能力が低下するという不都合が生じる。この希ＨＦ洗浄は、通常、室温で行われる。
【００１４】
Ｈ２アニール（水素アニール）には、エピタキシャル炉が用いられる。すなわち、このエピタキシャル炉内で、単結晶シリコン基板のＨ２アニールと、エピタキシャル成長とが行われる。なお、Ｈ２アニールの専用炉を使用してもよい。
Ｈ２アニールの好ましい温度は、８００〜９５０℃である。８００℃未満では水素終端処理からエピタキシャル成長炉のローディングまでの間に生成した自然酸化膜、あるいは、有機物の除去が困難となる。また、９５０℃を超えると、ＣＯＰの凹み面全体にもシリコン原子が順に積層されていくため、ピット幅が広くなり、ＣＯＰは残留するという不都合が生じる。Ｈ２アニールの時間は１分間程度必要である。ガス流量を安定化させるためである。
【００１５】
単結晶シリコン基板上にエピタキシャル層を成長させるエピタキシャル成長法としては、例えば気相法（Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ；ＶＰＥ）、液相法（Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ；ＬＰＥ）、固相法（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ；ＳＰＥ）がある。特に、シリコンのエピタキシャル成長には、成長層の結晶性、量産性、装置の簡便さ、種々のデバイス構造形成の容易さなどの点から、化学的気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）が主として採用されている。
このＣＶＤ法によるシリコンのエピタキシャル成長は、例えばシリコンを含んだ原料ガスを、キャリアガス（通常Ｈ２ガス）とともに反応炉内へ導入し、１０００℃以上の高温に熱せられたシリコン単結晶の基板（ＣＺ法により作製）上に、原料ガスの熱分解または還元によって生成されたシリコンを析出させることで行なわれる。
【００１６】
単結晶シリコン基板上にシリコンをエピタキシャル成長させるためのエピタキシャル炉としては、例えば枚葉式炉、縦型炉、バレル型のバッチ炉などが挙げられる。ただし、これに限定されない。
エピタキシャル成長のソースガスとしては、例えばＳｉＨ２Ｃl２(ＤＣＳ)、ＳｉＨ４、ＳｉＨＣｌ３、ＳｉＣｌ４などが挙げられる。
エピタキシャル成長温度はＨ２アニール温度以下である。特に８００〜９００℃が好ましい。Ｈ２アニールの温度を超えると、昇温中にＣＯＰがピット幅が拡がって全体としてはＣＯＰが浅く広くなるため、ＣＯＰは残留するという不都合が生じる。
エピタキシャル成長の炉内圧力は３０〜２００Ｔｏｒｒ、特に８０Ｔｏｒｒが好ましい。エピタキシャル成長速度は、０．０１〜  ０．５μｍ／分、特に０．２μｍ／分が好ましい。
【００１７】
単結晶シリコン基板上に減圧エピタキシャル成長されるエピタキシャル層の厚さは、０．５μｍ以上であり、特に０．５〜２μｍが好ましい。０．５μｍ未満では、下層である単結晶シリコン基板においてピット幅の増加を比較的小さくすることができたＣＯＰでも、その影響がエピタキシャル層の表面にでやすいからである。
ＣＯＰの数を検出する装置としては、例えばテンコール株式会社製の高感度のパーティクルカウンタ「ＳＳ６２００」および「ＳＳ６４２０」、セイコー電子株式会社製の「ＳＰＡ３６０」などの周知のパーティクルカウンタおよび原子間力顕微鏡ＡＦＭなどが挙げられる。このうち「ＳＳ６２００」では、ヘイズの影響なしに測定することができるＣＯＰの下限値は、０．１２〜０．１３μｍである。
【００１８】
請求項２に記載の発明は、上記Ｈ２アニール温度が９００℃である請求項１に記載の薄膜エピタキシャルウェーハの製造方法である。Ｈ２アニール温度は、この９００℃が、シリコン基板の清浄化、および、ＣＯＰのピット幅の増大を抑制するという点から特に好ましい。
【００１９】
請求項３に記載した発明は、上記単結晶シリコン基板の表面の水素終端処理は、ＳＣ１洗浄後の単結晶シリコン基板を、０．１〜１％の希ＨＦ水溶液により１〜１０分間、室温で洗浄する請求項１または請求項２に記載の薄膜エピタキシャルウェーハの製造方法である。
【００２１】
【作用】
請求項１〜請求項３の薄膜エピタキシャルウェーハの製造方法によれば、ＣＺ法により引き上げられた単結晶シリコンインゴットから単結晶シリコン基板を作製後、この単結晶シリコン基板の表面を水素終端処理する。これにより、この基板表面側にあるＳｉ原子のダングリングボンドの先端はＨ基となる。
次いで、この水素終端処理された単結晶シリコン基板を炉内に装入して、Ｈ２ ガスを流しながら安定化時間（流量安定化時間）の炉内温度が８００〜９５０℃になるように、単結晶シリコン基板をＨ２アニール処理する。この結果、シリコン基板表面の清浄化を行うことができる。
【００２２】
その後、この単結晶シリコン基板を、減圧下で、シリコンソースガスを流しながら、Ｈ２アニール温度（８００〜９５０℃）以下の比較的低い温度で炉内加熱することにより、この単結晶シリコン基板上に、厚さ０．５μｍ以上のエピタキシャル層がエピタキシャル成長する。
この際、単結晶シリコン基板の表面上に残るＣＯＰは、前述したように大きさが小さいので、消失しやすくなる。また、エピタキシャル成長によるＣＯＰのピット幅の増大を抑制することができる。
【００２３】
このように、低温での減圧下・薄膜エピタキシャル成長を実現させたことで、ユーザ側におけるデバイスの低温製造にウェーハ生産工場側が対応することができるようになった。しかも、エピタキシャル層の表面に存在するＣＯＰの個数も少なくなるので、薄膜エピタキシャルウェーハの電気的特性が向上し、かつ製造時の歩留りも大きくなる。この結果、近年のウェーハの大口径化（例えばウェーハ口径３００ｍｍ）が進んでも、常に、良質の薄膜エピタキシャルウェーハをユーザ側へ提供することができる。
【００２４】
【発明の実施の形態】
以下に実施例を挙げてこの発明をより具体的に説明する。なお、この発明はこれらの実施例に限定されない。
〈実施例１，２、比較例１〜３〉
ＣＺ法によるシリコン単結晶の引き上げ工程において、引き上げ速度０．９ｍｍ／分で引き上げられた高抵抗のシリコン単結晶棒にブロック切断、ウェーハ切断、面取り、機械的化学的研磨などを施して、シリコン単結晶の結晶方位がＮ（１００）、比抵抗が１０〜２０Ωｃｍ、厚さが６２５μｍ、直径が６インチの単結晶シリコン基板を作製する。その後、この基板の表面をＳＣ１洗浄(ＮＨ４ＯＨ/Ｈ２Ｏ２/Ｈ２Ｏ)し、それから０．５％の希ＨＦ水溶液により５分間、室温で希ＨＦ洗浄することにより、この基板の表面に、Ｓｉ原子のダングリンボンドの先端がＨ基となる水素終端処理を施す。
【００２５】
次いで、この水素終端処理された単結晶シリコン基板を、枚葉式の炉内へ挿填し、続いて炉内へＨ２ガスを流しながら、９００℃〜１１５０℃の間、具体的には９００℃（実施例１），９５０℃（実施例２），１０００℃（比較例１），１１００℃（比較例２），１１５０℃（比較例３）で、Ｈ２アニールを行なった。
その後、単結晶シリコン基板上に１μｍのエピタキシャル層をエピタキシャル成長することにより、薄膜エピタキシャルウェーハを得た。このときのエピタキシャル成長条件は、ソースガスＤＣＳ(ＳｉＨ２Ｃｌ２)、エピタキシャル成長温度９００℃、エピタキシャル成長速度０．２μｍ／分、圧力８０Ｔｏｒｒである。
それから、テンコール株式会社製の「ＳＳ６２００」を用いて、直径０．１３μｍ以上のパーティクルの残痕数をカウントした。
【００２６】
この結果を、図１のＨ２アニール温度とエピタキシャル層表面のＣＯＰ数との関係を表すグラフに示す。すなわち、比較例１〜３では、エピタキシャル層の表面におけるＣＯＰ数は、６インチウェーハ１枚当たり、１００〜２４０個前後であった。これに対して、実施例１，２では、２０〜３０個程度にまで少なくなった。なお、図１において、▲はエピタキシャル層表面に付着した異物の数であり、●はこの異物にＣＯＰを加算した数である。すなわち、各実施例や比較例のＣＯＰ数は、●値から▲値を引いた値となる。
また、このときのアニール温度と平均Ｑｂｄ値との関係を図２のグラフに示す。図２のグラフから明らかなように、比較例１〜３に比べて実施例１，２の方が酸化膜耐圧が高く、良好な電気的特性が得られた。この酸化膜耐圧試験（ＴＤＤＢ試験）の条件は、酸化膜厚さ(Ｔox)が１０ｎｍ、表面積(Ａ)が０．２ｃｍ２、電流密度(Ｊ) が０．１Ａ／ｃｍ２である。
【００２７】
この際、実施例１の場合を例にとって、原子間力顕微鏡によりＨ２アニールの前後における単結晶シリコン基板上のＣＯＰの形状を比較した。この結果、両者の形状は略同じであった。これにより、ＣＯＰのピット端面では強い異方性の成長が起きたものと思われる。しかも、Ｈ２アニール後のＣＯＰは、そのピット幅が、シリコン基板のＣＯＰとほぼ同じ０．１〜０．２μｍ程度であった。この結果、Ｈ２アニール後のＣＯＰは、エピタキシャル成長時に、容易に消失するか、減少することが予想された。また、実際に、そのような結果が得られた（図１のグラフ参照）。
【００２８】
【発明の効果】
この発明に係る薄膜エピタキシャルウェーハの製造方法によれば、単結晶シリコン基板の表面を水素終端処理後、８００〜９５０℃という低温Ｈ２アニールを実施し、さらにこの単結晶シリコン基板上に、Ｈ２アニール温度以下で、０．５μｍ以上の薄いエピタキシャル層を減圧エピタキシャル成長するようにしたので、エピタキシャル層表面に残留するＣＯＰが少なく、しかも良好な電気的特性が得られる減圧・低温エピタキシャル成長を実現することができる。これによりユーザ側におけるデバイスの低温製造に対応した低温製造の薄膜エピタキシャルウェーハを製造することができる。とともに、この薄膜エピタキシャルウェーハの製造歩留り向上が図れ、さらにウェーハの大口径化にも対応することができる。
【００２９】
特に、請求項２に記載の発明によれば、Ｈ２アニール温度を９００℃としたので、シリコン基板の清浄化、および、エピタキシャル成長でのＣＯＰのピット幅の増大を抑制するという効果が得られる。
【００３０】
また、請求項３に記載の発明によれば、単結晶シリコン基板の表面の水素終端処理として、ＳＣ１洗浄された単結晶シリコン基板を、０．１〜１％の希ＨＦ水溶液により３〜５分間、室温で洗浄することを採用したので、自然酸化膜が存在しないシリコン基板が作製できるという効果が得られる。
【図面の簡単な説明】
【図１】  この発明の一実施例に係るＨ２アニール温度とエピタキシャル層表面のＣＯＰ数との関係を示すグラフである。
【図２】  この発明の一実施例に係るアニール温度と平均Ｑｂｄ値との関係を示すグラフである。
【図３】  一般的な常圧エピタキシャル成長と減圧エピタキシャル成長との比較を表すグラフである。
【図１】
0003714509.tif 000003
【図２】
0003714509.tif 000004
【図３】
0003714509.tif 000005