(57)【特許請求の範囲】
【請求項１】
記録情報を記録可能であると共に、当該記録情報が記録される記録トラックへ光ビームを誘導するためのガイドトラックに予め制御情報としてのプリピットが形成されたディスク状情報記録媒体から前記記録情報を再生又は記録するディスクプレーヤであって、
前記記録トラックに照射された光ビームの反射光を、前記記録トラックに光学的に略平行な第１の分割線と、前記記録トラックに光学的に略直交する第２の分割線により分割し、前記第１の分割線に対して前記プリピットが形成されたガイドトラック側であって、前記第２の分割線に対して前記光ビームの進行方向の反対側に位置する第１分割領域と、前記第１の分割線に対して前記プリピットが形成されたガイドトラックの反対側であって、前記第２の分割線に対して前記光ビームの進行方向の反対側に位置する第２分割領域と、前記第１の分割線に対して前記プリピットが形成されたガイドトラックの反対側であって、前記第２の分割線に対して前記光ビームの進行方向側に位置する第３分割領域と、前記第１の分割線に対して前記プリピットが形成されたガイドトラック側であって、前記第２の分割線に対して前記光ビームの進行方向側に位置する第４分割領域とが設けられ、それぞれが前記反射光を受光する受光手段と、
前記第１分割領域による検出信号の前記第３分割領域による検出信号に対する差分をとって、第１差分信号を生成する第１差分信号生成手段と、
前記第４分割領域による検出信号の前記第２分割領域による検出信号に対する差分をとって、第２差分信号を生成する第２差分信号生成手段と、
前記第1差分信号と前記第２差分信号との位相差を検出する位相差検出手段と、
前記位相差検出手段により検出された位相差に基づいて受光タイミングの遅延に対応する遅延時間を求め、前記第２差分信号を当該遅延時間だけ遅延させた補正信号を出力する補正手段と、
前記第１差分信号と前記補正信号を加算して、プリピット検出信号を出力するプリピット検出信号出力手段と、
を備えることを特徴とするディスクプレーヤ。
【請求項２】
前記補正手段は、前記第２差分信号を制御電圧に応じた遅延時間だけ遅延させる電圧制御ディレイラインを含み、前記位相差に比例する制御電圧により当該電圧制御ディレイラインを制御することを特徴とする請求項１に記載のディスクプレーヤ。
【請求項３】
前記位相差検出手段は、前記記録トラックにおける記録マークが検出されるタイミングでは位相差の検出を行わず、それ以外のタイミングで位相差の検出を行うことを特徴とする請求項１または請求項２に記載のディスクプレーヤ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＶＤに代表される記録密度の高いディスク状情報記録媒体のうち、ＤＶＤリライタブル（以下、ＤＶＤ−ＲＷと呼ぶ）などのように記録情報を書き込み可能であって、アドレス情報等の各種制御情報として予めプリピットが形成されたディスク状情報記録媒体から記録情報を再生又は記録するディスクプレーヤの技術分野に属する。
【０００２】
【従来の技術】
前述のように、ＤＶＤ−ＲＷなどのディスク状情報記録媒体においては、予めプリフォーマット段階でアドレス情報等の各種制御情報を記録したプリピットがディスク上に形成される。そして、記録情報の記録又は再生を行うに際し、プリピットを検出することにより、必要な制御情報の取得が可能となる。
【０００３】
例えば、ＤＶＤ−ＲＷにおいては、グルーブトラックに、結晶状態か非晶質状態かによって反射率を変化させることで情報ピットが形成され、ランドトラックに、凹凸形状による位相ピットとしてのプリピットが予め形成されている。
【０００４】
ところで、一般に情報をディスク状情報記録媒体に対する再生、記録を行うために用いる光ピックアップには、非点収差によるフォーカシングサーボや、プッシュプルによるトラッキングサーボを実現するために、４分割型受光素子が使用されることが多い。従って、前記プリピット検出は、このような受光素子を利用することにより行うことができる。
【０００５】
例えば、図７に示すように、グルーブトラック１上に照射されるビームスポットの反射光を、受光素子にて領域Ａ〜Ｄの４つに分割してそれぞれ検出信号を得て、ランドトラック２に形成されたプリピット３を、（Ａ−Ｂ）＋（Ｄ−Ｃ）を求めることにより検出すればよい。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記従来のプリピット検出においては、位相ピットの特性による検出信号の遅延を考慮する必要がある。すなわち、例えば、ＤＶＤ−Ｒなどのディスク状情報記録媒体では、情報ピットとプリピットは共に基板を凹凸形状にして光ビームに位相差を与え、ピットでの回折により変調された光強度を検出するものである。よって、この位相ピットでの回折効率や回折角などの特性の相違に起因して、受光素子のそれぞれの領域ごとに検出タイミングが変わってくる。
【０００７】
図８に、従来の４分割型受光素子を用いてプリピット検出を行う方法を示す。図７から明らかなように、４つの領域中、ＣとＤが光ディスクに対する光ビームの相対的な進行方向の前方に、ＡとＢが後方にそれぞれ位置するので、情報ピットの検出タイミングは、ＡとＢがΔｔ１だけ遅延している。一方、プリピットの検出タイミングは、ビームスポットがグルーブトラックにあり、プリピットがランドトラック上にあることにより、複雑な回折特性となる結果、ＢとＤが先に変化し、ＡとＣはΔｔ２だけ遅延して変化する。加えて、ＡとＤは光強度を弱める方向に変化し、ＢとＣは光強度を強める方向に変化する。
【０００８】
そして、Ａ−Ｂ、Ｄ−Ｃをそれぞれ算出すると、これらの信号中、情報ピットによる変化分はキャンセルされ、プリピットによる変化分だけが残存する。最後に、これらを加えて（Ａ−Ｂ）＋（Ｄ−Ｃ）で算出される信号によりプリピット検出を行う。このとき、図中のｍ１がプリピット検出範囲であり、検出マージンとなる。このｍ１の範囲内で適宜にスレッシュホールドを設定してプリピットが読み取られる。
【０００９】
このとき、前述の遅延時間Δｔ２がゼロである場合には、得られるプリピット検出範囲ｍ１は大きくなるはずである。ところが、実際にはΔｔ２だけの遅延があることによって、プリピットによる変化部分のピークが一致せず、ｍ１を小さくする結果になる。これにより、プリピット検出精度が制約を受けると共に、ノイズによる誤動作の影響がその分だけ大きくなってしまうことが問題である。
【００１０】
また、このような遅延時間Δｔ２は、光ディスクに対するプリピットのカッティング条件等に依存して変動するため、予め遅延Δｔ２の大きさを予測するしておくことも容易ではない。
【００１１】
そこで、本発明は上述した問題に鑑みなされたものであり、その課題は、受光素子の領域の違いによるプリピット検出遅延を高い精度で求めることができるディスクプレーヤを提供すると共に、この検出遅延によるプリピットの検出マージンの低下を防止し、高精度でノイズの影響を受けにくいプリピット検出を行うことができるディスクプレーヤを提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、請求項１に記載のディスクプレーヤによれば、記録情報を記録可能であると共に、当該記録情報が記録される記録トラックへ光ビームを誘導するためのガイドトラックに予め制御情報としてのプリピットが形成されたディスク状情報記録媒体から前記記録情報を再生又は記録するディスクプレーヤであって、前記記録トラックに照射された光ビームの反射光を、前記記録トラックに光学的に略平行な第１の分割線と、前記記録トラックに光学的に略直交する第２の分割線により分割し、前記第１の分割線に対して前記プリピットが形成されたガイドトラック側であって、前記第２の分割線に対して前記光ビームの進行方向の反対側に位置する第１分割領域と、前記第１の分割線に対して前記プリピットが形成されたガイドトラックの反対側であって、前記第２の分割線に対して前記光ビームの進行方向の反対側に位置する第２分割領域と、前記第１の分割線に対して前記プリピットが形成されたガイドトラックの反対側であって、前記第２の分割線に対して前記光ビームの進行方向側に位置する第３分割領域と、前記第１の分割線に対して前記プリピットが形成されたガイドトラック側であって、前記第２の分割線に対して前記光ビームの進行方向側に位置する第４分割領域とが設けられ、それぞれが前記反射光を受光する受光手段と、前記第１分割領域による検出信号の前記第３分割領域による検出信号に対する差分をとって、第１差分信号を生成する第１差分信号生成手段と、前記第４分割領域による検出信号の前記第２分割領域による検出信号に対する差分をとって、第２差分信号を生成する第２差分信号生成手段と、前記第1差分信号と前記第２差分信号との位相差を検出する位相差検出手段と、前記位相差検出手段により検出された位相差に基づいて受光タイミングの遅延に対応する遅延時間を求め、前記第２差分信号を当該遅延時間だけ遅延させた補正信号を出力する補正手段と、前記第１差分信号と前記補正信号を加算して、プリピット検出信号を出力するプリピット検出信号出力手段とを備えることを特徴とする。
【００１３】
請求項１に記載の発明によれば、光ビームがディスク状情報記録媒体の記録トラックに照射されると、その反射光は、記録トラックに略平行な第１の分割線と略直交する第２の分割線により分割された４つの分割領域を有する受光手段により受光される。そして、ガイドトラック側で、かつ光ビームの進行方向の反対側にある第１分割領域と、ガイドトラックの反対側で、かつ光ビームの進行方向側にある第３分割領域の検出信号の差分をとり、第１差分信号が生成される。また、ガイドトラック側で、かつ光ビームの進行方向側にある第４分割領域と、ガイドトラックの反対側で、かつ光ビームの進行方向側にある第３分割領域の検出信号の差分をとり、第２差分信号が生成される。このとき、位相差検出手段により、第１差分信号と第２差分信号との位相差が検出される。そして、位相ピットとしてのプリピット検出の受光タイミングの遅延を補正するため、補正手段により、検出された位相差に基づいて遅延時間が求められ、第２差分信号をこの遅延時間だけ遅延させた補正信号が出力される。その後、第１差分信号と補正信号とを加算して、プリピット検出信号が出力される。
【００２５】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。なお、以下の説明では、本発明をＤＶＤ−ＲＷに対して記録情報を再生又は記録するディスクプレーヤに対して適用する場合について、説明を行う。
【００２６】
最初に、本発明の第1実施形態について、主にディスクプレーヤにおけるプリピット検出回路部分の構成及び動作について、図１及び図２を参照して説明する。なお、第1実施形態に係るディスクプレーヤでは、ピックアップで用いられる４分割型受光素子の分割形状とビームスポットとの対応関係は、既に説明した図７に示す従来の分割型受光素子と同様であるものとして、以下の説明を行う。
【００２７】
図１は、第1実施形態に係るディスクプレーヤにおいて、主にプリピット検出回路部分の構成を示すブロック図である。図１に示すように、第１実施形態に係るディスクプレーヤは、減算器１０、１１と、電圧制御ディレイライン１２と、加算器１３と、コンパレータ１４、１５と、位相比較器１６と、パルス幅電圧変換部１７と、サンプルホールド部１８と、制御電圧調整部１９と、１４Ｔスペース検出部２０を備えてプリピット検出回路が構成されている。図１においては、前述の４分割型受光素子は、ディスクに照射された光ビームの反射光をＡ、Ｂ、Ｃ、Ｄの４つの領域に分割して受光し、Ａ〜Ｄの各分割領域から、それぞれ反射光による検出信号を出力して、プリピット検出回路に入力される。また、４分割形受光素子からは、ＲＦ信号が出力されて２値化された後、プリピット検出回路に入力される。
【００２８】
ここで、図２により、本第１実施形態のプリピット検出回路各部の波形パターンを説明する。図２においては、グルーブトラック１の情報ピットがない部分で、ランドトラック２のプリピット３が検出されたときの波形パターンを示している。まず、図２に示すように、プリピット３が検出され始めると、先に変化するＢとＤの信号レベルが変化する。そして、後に変化するＡとＣの信号レベルが、ＢとＤに対して遅延時間Δｔだけ遅延して信号レベルが変化する。この遅延時間Δｔは、プリピット３が凹凸形状の位相ピットであるため、光ビームの位相差に基づく回折特性の違いに起因するものである。また、図２において、プリピット３によるＡ〜Ｄごとの光強度の強弱は、図８の場合と同様に変化する。
【００２９】
なお、グルーブトラック１の情報ピットが検出された場合には、これによるＡ〜Ｄの変化は同タイミングとなり、しかも信号レベルの変化の方向及び大きさが等しくなる。そのため、後述のようなＡ−Ｃ及びＤ−Ｂの減算を行った段階で、情報ピットの変化分はキャンセルされることになる。このように情報ピットによるＡ〜Ｄの変化が同タイミングとなるのは、ＤＶＤ−ＲＷでは、情報ピットが位相ピットではなく、相変化記録を用いて、記録膜が結晶状態か非晶質状態かで異なる反射率の変化を検出するからである。そのため、上述の検出遅延が生じないのである。
【００３０】
図１に戻って、ＡとＣの検出信号は減算器１０に入力される。そして、減算器１０では、ＡとＣの検出信号の差分をとって、Ａ−Ｃに対応する差分信号が出力される。その結果、差分信号Ａ−Ｃは、図２に示すパターンで変化する。すなわち、プリピット３に対応して信号レベルが低下する波形パターンが得られる。
【００３１】
また、図１において、ＢとＤの検出信号は、減算器１１に入力される。そして、減算器１１では、ＢとＤの検出信号の差分をとって、Ｄ−Ｂに対応する差分信号が出力される。その結果、差分信号Ｄ−Ｂは、図２に示すパターンで変化し、この場合もプリピット３に対応して信号レベルが低下する波形パターンが得られる。
【００３２】
このとき、差分信号Ａ−Ｃと差分信号Ｄ−Ｂは、信号レベルの変化の方向がどちらも同じになるが、差分信号Ｄ−Ｂに対し差分信号Ａ−Ｃは、前述の遅延時間Δｔだけ遅れてピークが現れる関係になっている。そこで、第１実施形態のプリピット検出回路は、このピークの遅延に対する補正を後述の処理に従って行い、遅延時間Δｔが適切にキャンセルされるように構成される。
【００３３】
減算器１１から出力された差分信号Ｄ−Ｂは、電圧制御ディレイライン１２に入力される。電圧制御ディレイライン１２では、入力された差分信号Ｄ−Ｂが、制御電圧に従って定められる遅延時間だけ保持され、当該遅延時間だけずらした補正信号（Ｄ−Ｂ）'を出力する。このような電圧制御ディレイライン１２は、外部から制御電圧を印加し、この制御電圧にほぼ比例する遅延時間だけ信号を保持して出力するデバイスであり、ＩＣ化されて市販されている。本第１実施形態において要求される特性としては、想定される遅延時間Δｔが、電圧制御ディレイライン１２の遅延時間の制御可能範囲内にあれば十分である。
【００３４】
次に、差分信号Ａ−Ｃと差分信号Ｄ−Ｂの位相差を求め、かつ、電圧制御ディレイライン１２に与える制御電圧を生成する方法について説明する。図１において、減算器１０から出力された差分信号Ａ−Ｃはコンパレータ１４に入力され、減算器１１から出力された差分信号Ｄ−Ｂはコンパレータ１５に入力される。コンパレータ１４、１５では、それぞれ一定の基準電圧Ｖrefがプラス側入力端子に接続され、この基準電圧Ｖrefに対応するしきい値により差分信号Ａ−Ｃ、Ｄ−Ｂをそれぞれ２値化して出力する。
【００３５】
すなわち、図２に示すように、差分信号Ｄ−Ｂは、最初は信号レベルが大きいため、２値化出力がローを保つが、プリピット３が検出され始めた後のタイミングＴ０で、信号レベルがしきい値を下回るため、２値化出力はハイになる。差分信号Ａ−Ｃの２値化出力も同様に変化するが、２値化出力がハイになるタイミングＴ１は、前記タイミングＴ０から遅延時間Δｔだけ遅延している点が異なる。
【００３６】
コンパレータ１４、１５から出力された各２値化出力は、位相比較器１６に入力される。これらコンパレータ１４、１５及び位相比較器１６は、一体的に本発明の位相差検出手段として機能する。位相比較器１６では、図２に示すように、差分信号Ｄ−Ｂの２値化出力の立ち上がりから、差分信号Ａ−Ｃの２値化出力の立ち上がりにかけてハイとなる位相差パルスが出力される。すなわち、この位相差パルスは前記遅延時間Δｔのパルス幅を有する波形パターンとなる。
【００３７】
位相比較器１６から出力された位相差パルスは、パルス幅電圧変換部１７に入力される。このパルス幅電圧変換部１７では、位相差パルスを積分してパルス幅に比例したレベルを有する積分出力が生成される。そして、パルス幅電圧変換部１７からの積分出力は、サンプルホールド部１８に入力され、後述のサンプルパルスが入力されるときの積分出力のレベルにホールドされる。
【００３８】
図３は、パルス幅電圧変換部１７及びサンプルホールド部１８の具体的な回路構成を示す図である。図３に示すように、定電流源３０、第１スイッチ部３１、第２スイッチ部３２、コンデンサ３３、オペアンプ３４、第３スイッチ部３５、ホールドコンデンサ３６、オペアンプ３７を含んで全体の回路が構成されている。
【００３９】
図３のパルス幅電圧変換部１７に対応する回路部分において、一端を電源接続された定電流源３０により、第１スイッチ部３１を介してコンデンサ３３に対する充電電流が供給される。位相差パルスがハイのとき、第１スイッチ部３１がオンとなり、定電流源３０から一定の電流が流れ込み、コンデンサ３３を充電する。その結果、オペアンプ３４のプラス側入力端子の電圧が直線的に上昇し、これと同電位のマイナス側入力端子及び出力端子も同様に電圧が直線的に上昇していく。このようなパルス幅電圧変換部１７の動作により、オペアンプ３４の積分出力の波形は図２に示すように変化する。
【００４０】
このとき、リセットパルスをローからハイに変化させると、第２スイッチ部３２がオンとなる。この第２スイッチ部３２は、一端がオペアンプ３４のプラス側入力端子に接続され、他端がグランドに接続されている。従って、第２スイッチ部３２がオンになると、オペアンプ３４の入力及び出力をグランド電位に下げることができる。よって、図２に示すように、適当なタイミングでリセットパルスを印加することにより、パルス幅電圧変換回路１７の積分出力がリセットされる。なお、このリセットパルスはＣＰＵ等により出力させるか、後述の１４Ｔスペース検出部２０から出力されるサンプルパルスから生成すればよい。
【００４１】
続いて、図３のサンプルホールド部１８に対応する回路部分において、オペアンプ３４からの積分出力により、第３スイッチ部３５を介してホールドコンデンサ３６に対する充電電流が供給される。サンプルパルスがハイのとき、第３スイッチ部３５がオンとなり、オペアンプ３４から電流が流れ込み、ホールドコンデンサ３６を充電して、オペアンプ３７の各点の電圧はオペアンプ３４と同じになる。その後、サンプルパルスがローになって第３スイッチ部３５がオフされると、そのときのオペアンプ３７の電圧状態がホールドされる。その結果、オペアンプ３７から位相差パルスのパルス幅に比例するレベルの信号が出力される。
【００４２】
上述のサンプルパルスは、図１に示すように、１４Ｔスペース検出部２０により生成される。１４Ｔスペース検出部２０は、２値化ＲＦ信号に基づいてディスクのＳＹＮＣパターン中から１４Ｔスペースの存在を検出し、対応するサンプルパルスを生成してサンプルホールド部１８に出力する。すなわち、図２に示すように、２値化ＲＦ信号では、１４Ｔスペースに対応して一定の時間幅だけハイとなるパルスが得られるので、このパルス幅に基づいて１４Ｔスペースを検出することができる。
【００４３】
このように、１４Ｔスペース検出部２０の出力をサンプルパルスとして用いる結果、ディスク上の１４Ｔスペースの位置にあるプリピット３に基づいて、上述の電圧制御ディレイライン１２の制御電圧が求められる。つまり、１４Ｔスペースの位置にあるプリピット３に基づいて遅延時間Δｔが設定されることになる。この理由は次の通りである。すなわち、ディスク上の記録マークの位置では、記録マークに対応するピットによって戻り光量が減少し、結果的にその近辺に位置するプリピット３についても信号レベルが小さくなり、検出性能の劣化につながることになる。これに対し、１４Ｔスペースは比較的長い範囲にわたって未記録であり、戻り光量は十分に大きいので、その近辺に位置するプリピット３の信号レベルが大きく保たれ、検出性能の面で有利となる。そのため、上述のように１４Ｔスペースの位置で位相差検出を行って、その後の処理に反映させるようにしたのである。
【００４４】
また、ＤＶＤ−ＲＷでは、ＳＹＮＣパターンにおいて、プリピット３の先頭ピットと一致して１４Ｔマーク又は１４Ｔスペースの何れかが記録される。従って、１４Ｔスペースは、プリピット３の先頭ピットの位置に重なって、ディスク上で頻繁に現れるので、上述のように求めたプリピット３の遅延時間Δｔは、常に最適に更新されることになる。
なお、１４Ｔスペース以外であっても、記録マーク以外の範囲であって、比較的頻繁に位相差検出を行うことができれば、上述と同様の効果を得ることが可能である。
【００４５】
図１に戻って、サンプルホールド部１８からの出力パルスは、制御電圧調整部１９に入力される。この制御電圧調整部１９は、サンプルホールド部１８からの出力パルスを所定のゲインで増幅すると共に、所定のＤＣオフセットを加え、電圧制御ディレイライン１２の特性に整合させた制御電圧が生成される。この制御電圧は電圧制御ディレイライン１２に印加され、２つの差分信号どうしの位相差に正確に対応した遅延時間Δｔの設定がされることになる。
【００４６】
電圧制御ライン１２に入力された差分信号Ｄ−Ｂは、上述のように設定された遅延時間Δｔだけ保持されてから、補正信号（Ｄ−Ｂ）’として出力される。そして、減算器１０から出力された差分信号Ａ−Ｃと、電圧制御ディレイライン１２から出力された補正信号（Ｄ−Ｂ）'は、加算器１３に入力される。この加算器１３では、差分信号Ａ−Ｃと補正信号（Ｄ−Ｂ）'とが加えられて、プリピット検出信号（Ａ−Ｃ）＋（Ｄ−Ｂ）'が出力される。
【００４７】
ここで、図２に示すように、差分信号Ａ−Ｃと、補正信号（Ｄ−Ｂ）'は、プリピット３に対して同様の変化パターンを示すと共に、変化は同一タイミングであって、ピークも一致している。従って、加算器１０から出力されるプリピット検出信号(Ａ−Ｃ)＋（Ｄ−Ｂ）'も、差分信号Ａ−Ｃ、補正信号（Ｄ−Ｂ）'と同一タイミングで変化すると共に、２倍の大きさでピークが現れる。これにより、プリピット検出範囲ｍは、図８に示す従来のプリピット検出の場合のプリピット検出範囲ｍ１に比べると大きくとれることになる。
【００４８】
このプリピット検出範囲ｍにおいて、適切にスレッシュホールドを設定することにより、当該スレッシュホールドを超えるか否かで、プリピット３の判定が行われる。このとき、受光素子にて受光される光ビームの反射光の強度がノイズ等の影響で変動する場合に、プリピット検出範囲ｍが大きければ大きいほど、検出マージンが十分に確保されるため、検出信号レベルの変動の影響を受けにくくなる。よって、本第１実施形態によりプリピット検出回路を構成した場合には、従来のプリピット検出回路に比べると、同じ検出信号を用いた場合でも、検出精度が高く、良好な検出性能が得られることになる。
【００４９】
なお、上述のプリピット検出回路は、図１に示す構成に限られず、演算の順序等に応じた種々のバリエーションがある。図４に、プリピット検出回路の構成として、図１とは異なる各種のバリエーションを示す。なお、図４では、簡単のため、加算器、減算器、電圧制御ディレイラインのみを示している。
【００５０】
図４に示すように、Ａ〜Ｄに対する加算及び減算の順序及び方向、電圧制御ディレイラインの挿入位置及び個数を変えることにより、（ａ）〜（ｉ）のようにプリピット回路を構成することが可能である。何れの場合も、出力として得られるプリピット検出信号は、図１の場合のプリピット検出信号（Ａ−Ｃ）＋（Ｄ−Ｂ）’と等価であり、同様にプリピット検出を行うことができる。
次に、本発明の第２実施形態について図５及び図６を参照して説明する。この第２実施形態では、プリピット検出回路部分の構成の大部分は、第１実施形態の構成と同様であるが、差分信号Ｄ−Ｂの代わりに補正信号（Ｄ−Ｂ）'を用いて遅延時間Δｔを求める点が異なっている。なお、本第２実施形態のディスクプレーヤにおいて使用される４分割型受光素子の分割形状とビームスポットとの対応関係は、第１実施形態の場合と同様である。
【００５１】
図５は、第２実施形態に係るディスクプレーヤのプリピット検出回路部分についての図１に対応するブロック図である。図５においては、図１の場合と同様の構成要素に対しては、図１と同様の図番を付し、その説明を省略する。図５においては、減算器１０とコンパレータ１４の間に固定ディレイライン２１が加わると共に、減算器１１の出力とコンパレータ１５は接続されず、代わりに電圧制御ディレイライン１２の出力がコンパレータ１５に接続されて構成される。
【００５２】
また、図６は、本第２実施形態のプリピット検出回路各部の波形パターンを示す図である。ここでも、固定ディレイライン２１から出力される補正信号（Ａ−Ｃ）'が加わると共に、各信号のタイミングが少しづづ異なっている点を除き、図２の場合と同様である。よって、図６において、図２と同様の点については後述の説明を省略する。
【００５３】
図５において、減算器１０から出力された差分信号Ａ−Ｃは、固定ディレイライン２１に入力される。この固定ディレイライン１２は、一定の固定値としての遅延時間ΔＴだけ差分信号Ａ−Ｃを保持して、遅延された補正信号（Ａ−Ｃ）'を出力する。上述の電圧制御ディレイライン１２とは異なり遅延時間を可変することはできず、予め設定された遅延時間ΔＴが固定的に用いられる。
【００５４】
固定ディレイライン２１から出力された補正信号（Ａ−Ｃ）'は、コンパレータ１４に入力される。一方、電圧制御ディレイライン１２から出力された補正信号（Ｄ−Ｂ）’は、コンパレータ１５に入力される。従って、コンパレータ１４、１５からは、図６に示すように、補正信号（Ａ−Ｃ）’、補正信号（Ｄ−Ｂ）’がそれぞれ２値化されて出力される。
【００５５】
位相比較器１６から出力される位相差パルスは、図６に示すように、補正信号（Ｄ−Ｂ）’の２値化出力の立ち上がりから、補正信号（Ａ−Ｃ）’の２値化出力の立ち上がりにかけてハイとなる。ここで、電圧制御ディレイライン１２での補正が最適に行われるものと仮定すると、位相差パルスのパルス幅は、固定ディレイライン２１の遅延時間ΔＴにほぼ一致する。
【００５６】
ここで、固定ディレイライン２１を設けない構成にすると、差分信号（Ａ−Ｃ）と補正信号（Ｄ−Ｂ）’の位相が揃ってしまい、位相関係の先後が不定となって適切な位相差パルスを得ることができなくなる。そのため、本第２実施形態では、位相関係に対して一定のバイアスを与えるため、固定ディレイライン２１を設ける構成をとっている。
【００５７】
位相比較器１６から位相差パルスが出力された後、パルス幅電圧変換部１７、サンプルホールド部１８、制御電圧調整部１９、１４Ｔスペース検出部２０により、第１実施形態の場合と同様に処理が行われ、電圧制御ディレイライン１２に対する制御電圧が生成される。そして、加算器１３で、差分信号Ａ−Ｃと補正信号（Ｄ−Ｂ）’が加算されて、プリピット検出信号（Ａ−Ｃ）＋（Ｄ−Ｂ）’が出力される。
【００５８】
本第２実施形態では、遅延時間Δｔで遅延させた後に位相差パルスを求めるので、位相差検出に帰還がかかることになる。よって、第１実施形態と同等の応答性は得られないものの、ノイズの影響等で位相差パルスにずれを生じる場合でも、自動的にずれが修正されるので、外来ノイズの影響を受けにくいプリピット検出を行うことができる。
【００５９】
以上説明したように、上記各実施形態に係るディスクプレーヤにおいては、受光素子の分割領域ごとのプリピット検出タイミングにずれによる位相差を検出し、この位相差に基づいて遅延時間を求め、プリピット検出信号を得るようにした。その結果、位相ピットとして形成されるプリピット３に対して、プリピット検出範囲ｍが得られ、大きな検出マージンが確保される。よって、検出信号のノイズ等による変動に伴うプリピット３の誤検出の可能性を低くする。また、プリピット３のカッティング条件に応じて位相差が変動する場合でも、常に正確な位相差を検出して、高精度なプリピット検出を行うことができる。
【００６０】
なお、上述の各実施形態においては、記録情報を繰り返し記録可能なＤＶＤ−ＲＷに対して本発明を適用した場合について説明したが、これ以外にも、情報ピットが反射率の変化で記録され、プリピット３が位相ピットとして形成されるディスク状情報記録媒体に対して、本発明を適用することが可能である。
【００６１】
【発明の効果】
請求項1に記載の発明によれば、ディスク製造条件等に左右されず安定な位相差検出を行うことができ、更にプリピット検出など種々の用途に応用可能なディスクプレーヤが実現できる。
【００６２】
また、この発明によれば、プリピット検出に際して、遅延時間をキャンセルさせて、ピークを一致させた状態でプリピットの検出を行うので、検出マージンが最大化され、ノイズ等による検出信号の変動の影響を受けにくいプリピット検出が可能なディスクプレーヤが実現できる。
【００６３】
請求項２に記載の発明によれば、補正手段を電圧制御ディレイラインにより構成したので、位相差を自動的に遅延時間に変換し、変動に対して追従性がよく、正確かつ簡易なプリピット検出が可能なディスクプレーヤが実現できる。
【００６４】
請求項３に記載の発明によれば、位相差の検出を記録マーク検出タイミング以外のタイミングで行うようにしたので、反射光の受光レベルが比較的大きくなる位置において位相差検出及びプリピット検出が行われ、良好な検出性能を確保できるディスクプレーヤが実現できる。
【図面の簡単な説明】
【図１】第１実施形態に係るディスクプレーヤのプリピット検出回路の構成を示す図である。
【図２】第１実施形態に係るディスクプレーヤのプリピット検出回路各部の波形パターンを示す図である。
【図３】プリピット検出回路におけるパルス幅電圧変換部及びサンプルホールド部の回路構成を示す図である。
【図４】プリピット検出回路の構成のバリエーションを示す図である
【図５】第２実施形態に係るディスクプレーヤのプリピット検出回路の構成を示す図である。
【図６】第２実施形態に係るディスクプレーヤのプリピット検出回路各部の波形パターンを示す図である。
【図７】ディスク状情報記録媒体におけるビームスポットの反射光に対する受光素子の分割形状を示す図である。
【図８】従来のディスクプレーヤにおいてプリピット検出を行う際の波形パターンを示す図である。
【符号の説明】
１…グルーブトラック
２…ランドトラック
３…プリピット
１０、１１…減算器
１２…電圧制御ディレイライン
１３…加算器
１４、１５…コンパレータ
１６…位相比較器
１７…パルス幅電圧変換部
１８…サンプルホールド部
１９…制御電圧調整部
２０…１４Ｔスペース検出部
２１…固定ディレイライン
３０…定電流源
３１…第１スイッチ部
３２…第２スイッチ部
３３…コンデンサ
３４…オペアンプ
３５…第３スイッチ部
３６…ホールドコンデンサ
３７…オペアンプ
【図１】
0003691271.tif 000002
【図２】
0003691271.tif 000003
【図３】
0003691271.tif 000004
【図４】
0003691271.tif 000005
【図５】
0003691271.tif 000006
【図６】
0003691271.tif 000007
【図７】
0003691271.tif 000008
【図８】
0003691271.tif 000009