(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタの製造方法において、
基板上にチャンネル部となるアモルファス・シリコン薄膜を形成する工程と、
前記アモルファス・シリコン薄膜に酸素プラズマを照射して第１の絶縁膜を形成した後、真空を破ることなく連続して前記第１の絶縁膜上にプラズマＣＶＤ法によってシリコン酸化膜からなる第２の絶縁膜を堆積することによりゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜が形成された基板を熱処理することによって前記アモルファス・シリコン薄膜を結晶化する工程と、
前記熱処理する工程の後に前記ゲート絶縁膜が形成された基板を水素プラズマ処理する工程と、
前記水素プラズマ処理された前記ゲート絶縁膜上にゲート電極を形成する工程とを有し、
上記の工程最高温度が６００℃以下であることを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリックス液晶ディスプレイ等に応用される薄膜トランジスタや三次元ＬＳＩデバイスなど、絶縁性物質上に作成される薄膜トランジスタの製造方法に関するもので有り、詳しくは製造工程の最高温度が６００℃程度以下の低温プロセスで形成する薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
近年、液晶ディスプレイの大画面化、高解像度化に伴い、その駆動方式は単純マトリックス方式からアクティブマトリックス方式へ移行し、大容量の情報を表示出来るように成りつつ有る。アクティブマトリックス方式は数十万を越える画素を有する液晶ディスプレイが可能で有り、各画素毎にスイッチングトランジスタを形成するもので有る。各種液晶ディスプレイの基板としては、透過型ディスプレイを可能ならしめる溶融石英板やガラスなどの透明絶縁基板が使用されている。
【０００３】
しかしながら、表示画面の拡大化や低価格化を進める場合には絶縁基板として安価な通常ガラスを使用するのが必要不可欠で有る。従って、この経済性を維持して尚、アクティブマトリックス方式の液晶ディスプレイを動作させる薄膜トランジスタを安価なガラス基板上に安定した性能で形成する事が可能な技術が望まれていた。
【０００４】
薄膜トランジスタのチャンネル部半導体層としては、通常アモルファス・シリコンや多結晶シリコンが用いられているが、駆動回路迄一体化して薄膜トランジスタで形成しようとする場合には動作速度の速い多結晶シリコンが有利である。
【０００５】
従来この様な薄膜トランジスタを作成する場合、チャンネル部シリコン層を形成した後、ゲート絶縁層を形成するには基板を酸素（Ｏ２）、笑気ガス（Ｎ２Ｏ）、水蒸気（Ｈ２Ｏ）などを含む酸化性雰囲気下に挿入し、その温度を８００℃から１１００℃程度の高温としてチャンネル部シリコン層の一部を酸化し、ゲート絶縁層を形成する熱酸化法が用いられていた。一方、多結晶シリコンを用いた薄膜半導体装置を安価な通常ガラス基板の使用に耐え得る６００℃程度以下の工程最高温度で作成するのに種々の方法が試みられている。例えば、チャンネル部半導体層を減圧気相化学堆積法（ＬＰＣＶＤ法）で形成した後、ゲート絶縁膜を電子サイクロトロン共鳴プラズマＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）に依り形成し、更に水素プラズマ照射などの水素化処理を施す方法。或いはチャンネル部半導体層にアモルファス・シリコン薄膜を堆積し、その後６００℃、２４時間程度の熱処理を施し、次に常圧気相化学堆積法（ＡＰＣＶＤ法）にてゲート絶縁膜を形成し、水素化処理を行う方法などが有る。（Ｊａｐａｎｅｓｅ  Ｊ，  Ａｐｐｌ，Ｐｈｙｓ，３０Ｌ  ８４  ´９１）
【０００６】
【発明が解決しようとする課題】
しかしながら、先に述べた従来の方法に於いては、数多くの問題が指摘されている。まず第一に熱酸化法に依るＳｉＯ２膜の形成では、その形成に少なくとも８００℃以上の高温熱処理が伴う為、酸化膜より下部に位置する薄膜層や基板などの耐熱性が問題となる。
【０００７】
例えば大面積液晶ディスプレイのスイッチング・トランジスタを作成する場合、基板としては非常に高価な溶融石英板以外はこの様な高温に耐え得ない。又、三次元ＬＳＩ素子に於いても下層部トランジスタが高温で劣化する為、この熱酸化法は事実上使用不可能となっている。
【０００８】
次にチャンネル部半導体層をＬＰＣＶＤ法で形成し、ゲート絶縁膜をＥＣＲ−ＰＥＣＶＤ法に依り形成し、更に水素プラズマ処理を行う方法に於いては移動度が４〜５cm2 ／Ｖ．ｓｅｃと低く、薄膜半導体装置として未だ不十分で有る。加えて薄膜半導体装置の特性を向上させる為に行われている水素化処理に依り、薄膜半導体装置を構成する各種薄膜の一部がエッチングされて沢山有る薄膜半導体装置の幾つかが破壊されて仕舞うと言った問題が有る。又、チャンネル部半導体層にアモルファス・シリコン薄膜を堆積し、その後６００℃程度の熱処理を施し、ＡＰＣＶＤ法にてゲート絶縁膜を形成し、更に水素プラズマ照射等の水素化処理を行う方法に於いては、界面捕獲準位が１０12程度と大きく、又デプレッション型の半導体装置特性を示すなど、薄膜半導体装置として未だ不十分で有る。又、先と同様矢張水素化処理に伴う問題が残り、大面積に均一に且つ安定的に薄膜半導体装置を作成する事が出来なかった。
【０００９】
従って、薄膜半導体装置としては移動度が大きく、同時に清浄ＭＯＳ界面を有して界面捕獲準位が低く、且つデプレッションを呈さぬ物が求められて居り、しかもこうした薄膜半導体装置を作成する工程で水素化処理の必要が無く、先述の如き良好な薄膜半導体装置を大面積に均一且つ安定的に作成する製造方法が求められていた。
【００１０】
本発明は上記の事情に鑑みてなされた物で、その目的とする所はＭＩＳ型薄膜半導体装置に於いて、工程最高温度が６００℃程度以下と言う低温工程で良好な半導体装置特性を有する薄膜半導体装置と、この様な薄膜半導体装置を大面積に渡り均一且つ安定的に製造する方法を提供する事に有る。
【００１１】
【課題を解決するための手段】
本発明は、薄膜トランジスタの製造方法において、基板上にチャンネル部となるアモルファス・シリコン薄膜を形成する工程と、前記アモルファス・シリコン薄膜に酸素プラズマを照射して第１の絶縁膜を形成した後、真空を破ることなく連続して前記第１の絶縁膜上にプラズマＣＶＤ法によってシリコン酸化膜からなる第２の絶縁膜を堆積することによりゲート絶縁膜を形成する工程と、前記ゲート絶縁膜が形成された基板を熱処理することによって前記アモルファス・シリコン薄膜を結晶化する工程と、前記熱処理する工程の後に前記ゲート絶縁膜が形成された基板を水素プラズマ処理する工程と、前記水素プラズマ処理された前記ゲート絶縁膜上にゲート電極を形成する工程とを有し、上記の工程最高温度が６００℃以下であることを特徴とする。
【００１２】
〔実施例及び参考例〕
以下本発明の実施例及び参考例を図面を用いて詳述するが、本発明が以下の実施例及び参考例に限定されるものでは無い。
【００１３】
（参考例１）
図１（ａ）〜（ｅ）は本参考例１に於ける自己非整合型スタガード構造のＭＩＳ型電界効果トランジスタを構成するシリコン薄膜半導体装置の製造工程を断面で示した図で有る。
【００１４】
本参考例１では、下地基板１０１として２３５mm□の溶融石英ガラスを用いたが、６００℃の工程最高温度に耐え得る基板又は下地物質で有るならば、その種類や大きさは無論問われない。例えば通常ガラス基板の他にシリコンウェハーなどの半導体基板及びそれらを加工したＬＳＩ、三次元ＬＳＩや、或いはシリコン・カーバイト、アルミナ、窒化アルミニウムなどのセラミックス基板なども下地基板として可能で有る。
【００１５】
まずアセトン又はメチル・エチル・ケトン，メチル・イソ・ブチル・ケトンやシクロヘキサノンなどの有機溶剤中に下地基板１０１を浸し、超音波洗浄を行う。洗浄後窒素中又は減圧下にて乾燥を施し、更にエタノールによる超音波洗浄を行った後窒素バブリングされている純水にて水洗を施す。次に下地基板１０１を沸騰している濃度６０％の硝酸中に５分間浸し、更に窒素バブリングされている純水中で洗浄した。基板として金属など酸に依り腐食されたり、変質して仕舞う物質を用いる場合、この硝酸に依る洗浄は必要とされない。又この強酸に依る洗浄では酸として硝酸の他に硫酸なども可能で有る。
【００１６】
こうして洗浄された石英基板上に常圧気相化学堆積法（ＡＰＣＶＤ法）で下地保護膜となる二酸化硅素膜（ＳｉＯ２ 膜）１０２を２０００Å堆積した。この下地ＳｉＯ2 膜１０２は前述の如き種々多様な物質を基板として用いる際、後に堆積されるシリコン薄膜の膜質、及びそれを用いて構成される薄膜トランジスタの性能を安定化する為に必要で有る。と同時に、例えば基板１０１として通常ガラスを用いた場合、ガラス中に含まれているナトリウムなどの可動イオンが、又基板１０１として各種セラミック板を用いた際には基板中に添加されている焼結助材原料などがトランジスタ部に拡散混入するのを防ぐ役割をも演じている。又金属板を基板１０１として用いる場合は、絶縁性を確保する為に下地ＳｉＯ２ は必要不可欠で有る。又、三次元ＬＳＩ素子では、トランジスタ間や配線間の層間絶縁膜に相当している。下地ＳｉＯ２ 膜１０２堆積時の基板温度は３００℃で、窒素に依り２０％に希釈されたシラン６００SCCMを８４０SCCMの酸素と共にＡＰＣＶＤ法で堆積した。この時のＳｉＯ２膜の堆積速度は３．９Å／ｓｅｃで有った。
【００１７】
続いてドナー又はアクセプターとなる不純物を含んだシリコン薄膜１０３を減圧ＣＶＤ法にて堆積した。本参考例１ではｎ型トランジスタ作成を目指し不純物としてリンを選んだが、ｎ型ならばリン以外に５族、６族の元素、Ｐ型ならばボロンを始めとして２族、３族の元素が不純物元素として添加され得る。この不純物を含んだシリコン薄膜１０３はいずれソース・ドレイン領域となる部位で、本参考例１の如く不純物をＣＶＤ法で添加する方法の他、まず最初に不純物を含まない真性シリコン膜を形成して居き、後に気相或いは真性シリコン膜に接する固相より不純物を拡散させて添加する方法や、不純物をイオン化して真性シリコン膜に打ち込む方法などが有る。これら、真性シリコン膜を形成した後拡散法やイオン打ち込み法で不純物を添加する手法を用いると真性シリコン膜の所望の部位のみに不純物を添加する事が可能となり、これにより例えばトランジスタのゲート電極端とソース端又はドレイン端が自己整合したセルフ・アライン・トランジスタが可能となったり、不純物添加濃度を各部位で変える事に依りシリコン膜中の電流密度や比抵抗を変えて所望の部位のみに電流を流す事などが可能となる。
【００１８】
本参考例１では不純物としてリンを選んだ為、ホスフィン（ＰＨ３ ）とシランを混合したガスを用いて、不純物を含んだシリコン薄膜１０３を１５００Å堆積した。
【００１９】
本参考例１では１８４．５ｌの容積を有する減圧ＣＶＤ炉内にモノシランを２００SCCM、ヘリウムが９９．５％でホスフィンが０．５％のヘリウム・ホスフィン混合ガスを６SCCM、更にヘリウム１００SCCMを流し、堆積温度６００℃、炉内圧力１００mtorr で堆積した。この時の堆積速度は２９．６Å／ｍｉｎで、成膜直後のシート抵抗値は２，０２５Ω／□で有った。
【００２０】
次に、前記シリコン薄膜上にレジストを形成し、四弗化炭素（ＣＦ４ ）と酸素（Ｏ2） の混合プラズマに依り、前記薄膜をパターニングし、ソース・ドレイン領域１０３を形成した（図１（ａ））。続いて沸騰硝酸中に五分間浸す洗浄で残留レジストなどの不純物を取り除き、１．６７％弗化水素酸に２０秒浸してソース・ドレイン領域１０３表面上の自然酸化膜を取り除き、直ちに減圧ＣＶＤ法でチャンネル部となるシリコン薄膜を堆積した。
【００２１】
この時減圧ＣＶＤ反応炉の容積は１８４．５ｌで、基板は反応炉中央付近に水平に置かれる。原料ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガスは必要に応じて反応炉下部より炉内に導入され、反応炉上部から排気される。石英ガラスで作られた反応炉の外側には３ゾーンに分かれたヒーターが設置されて居り、それらを独立に調整する事で反応炉内中央部付近に所望の温度で均熱帯を形成する。この均熱帯は約３５０mmの高さで広がり、その範囲内での温度のずれは、例えば６００℃に設定した時０．２℃以内である。従って挿入基板間の間隔を１０mmとすれば１バッチで３５枚の基板の処理が可能で有る。本参考例１では２０mm間隔で１７枚の基板を均熱帯内に設置した。
【００２２】
排気はロータリーポンプとメカニカル・ブースターポンプを直結して行い、反応炉内の圧力は測定値がガスの種類に依存しない隔膜式圧力計（ＭＫＳ社バラトロン・マノメーター）に依り測定した。反応炉を５５０℃に保って、ガス導入用のバルブを閉じて両ポンプにて真空引きを行った場合、反応炉内圧は０ｍｔｏｒｒで有る為、背景真空度は悪くとも１０-4ｔｏｒｒ程度以下で有る。
【００２３】
ソース・ドレイン領域１０３が形成され、該領域表面上の自然酸化膜を取り除かれた基板は、表側を下向きとして直ちに減圧ＣＶＤ炉内に挿入された。挿入時の反応炉内温度は３９５℃から４００℃程度に保たれている。これはソース・ドレイン領域１０３上に自然酸化膜が形成されるのを極力少なくする為で有るから、挿入時の反応炉内温度は出来る丈低く有るのが望ましい。例えば挿入時の反応炉内温度を室温とする事も可能で有るが、この場合堆積温度迄反応炉内温度を昇温するのに数時間以上費やし、又堆積後室温に戻すのに矢張り数時間必要となる。基板挿入時に反応炉内には約４ＳＬＭ〜１０ＳＬＭの窒素を流し反応炉内を不活性雰囲気に保っている。更に反応炉内入り口付近には約６ＳＬＭ〜２０ＳＬＭの窒素で窒素カーテンを形成し、基板挿入時に空気が反応炉内に流れ込む事を最小限に止めている。反応炉内に空気中の水分や酸素が入ると、これらは反応炉内壁のＳｉ層に吸着し、又はＳｉと反応して反応炉内に残留し、チャンネル部となるシリコン膜堆積の際、脱ガスとして現れ、堆積シリコン膜の膜品質を低下させる原因となる。
【００２４】
基板挿入後、真空引き、漏洩検査を施した。漏洩検査では反応炉に通ずる全バルブを閉じて反応炉を完全に孤立させて、反応炉内圧力の変化を調べた。本参考例１では反応炉内温度が４００℃で２分間の完全孤立後、反応炉内圧力は１ｍｔｏｒｒ以下で有った。漏洩検査にて異常が無い事を確認した後、反応炉内温度を挿入温度の４００℃から堆積温度まで昇温する。本参考例１では５５０℃でチャンネル部となるシリコン薄膜を堆積した為、昇温するのに一時間費やした。炉内温度が堆積温度の５５０℃に達するには３５分間程度で済むが、反応炉壁からの脱ガスを充分放出する為にも、最短一時間以上、好ましくは数時間の昇温期間が望ましい。この昇温期間中、二つのポンプは運転状態に有り、少なくとも純度が９９．９９５％以上の不活性又は還元性ガスを流し続ける。これらのガス種は水素・ヘリウム・窒素・ネオン・アルゴン・キセノン・クリプトン等の純ガスの他、これらのガスの混合ガスも可能で有る。本参考例１では純度９９．９９９９％以上のヘリウムを３５０SCCM流し続け、反応炉内圧力は８０．７±１．２mtorr で有った。
【００２５】
堆積温度到達後、原料ガスで有る所定量のシラン又はシランと希釈ガスの混合ガスを反応炉内に導入し、シリコン薄膜１０４を堆積する。希釈ガスとしては、先の昇温期間に流したガスと同種の組み合わせが可能で有るが、望ましくは各ガスの純度はそれぞれが９９．９９９％以上が良い。本参考例１では希釈ガスを用いず、純度９９．９９９％以上のシランを１００SCCM流してシリコン薄膜１０４を堆積した。この時、反応炉内の圧力は反応炉とメカニカル・ブースターポンプの間に設置されたコンダクタンスバルヴの開閉度を調整して、３９８．６±１．９mtorr に保った。本参考例１ではチャンネル部となるシリコン薄膜１０４は２１．２Å／ｍｉｎの堆積速度で２４８Åの膜厚に堆積した（図１（ｂ））。
【００２６】
本参考例１ではシリコン薄膜の堆積をＬＰＣＶＤ法で行い、原料ガスもモノシランを用いたが、これ以外にもプラズマＣＶＤ法やＡＰＣＶＤ法やスパッター法などで堆積する事も可能で有る。又原料ガスもモノシランに限らず、ジシランやトリシランなどの高次シランやジクロールシランなども可能で有る。又、無論上記種々のＣＶＤ法と上記種々の原料の組み合わせに依ってシリコン薄膜を堆積する事も可能で有る。
【００２７】
次にこうして得られた基板に熱処理を施して、シリコン薄膜１０４の結晶化を進め、結晶粒の増大を行った。熱処理炉は縦型炉で通常４００℃に保持されて居り、純度９９．９９９％以上の窒素ガスを２０ＳＬＭ流し続けて、熱処理炉内部を不活性雰囲気に保持している。室温と温度平衡に達している基板は１７分間掛けて４００℃の縦型熱処理炉に挿入した。挿入後３０分間４００℃に保ち、基板の位置に依らず炉内が総て４００℃の均一温度に達した後、熱処理炉の温度を６００℃に昇温する。この４００℃でまず３０分間保持する事に依り基板の位置にかかわらず、どこでも同じ熱履歴を得る事が出来、シリコン薄膜の結晶化を均一に行う事が可能となる。熱処理炉には常に２０ＳＬＭの窒素が流れ続け、熱処理炉の容積は約１７６ｌで有るため、この４００℃に於ける予備加熱に依り熱処理炉内部は完全に窒素雰囲気に置換される。４００℃から６００℃への昇温は約１時間掛けて行われ、６００℃で温度平衡に達した後、７時間以上の熱処理に依り、シリコン薄膜の結晶化は進められる。本参考例１では６００℃に達した後２３時間の熱処理を施した。
【００２８】
こうして得られたシリコン薄膜は、レジストでパターニングされた後、四弗化炭素（ＣＦ４）と酸素（Ｏ２）の混合プラズマに依りエッチングされ、チャンネル部シリコン薄膜１０５を形成した。（図１（Ｃ））本参考例１で形成したシリコン薄膜はＣＦ４とＯ2の比が５０SCCM対１００SCCMで有る１５Ｐａの真空プラズマ放電で、その出力が７００Ｗの時のエッチングでは２．１Å／ｓｅｃのエッチング速度を有していた。
【００２９】
次にこの基板を沸騰している濃度６０％の硝酸にて洗浄し、更に１．６７％弗化水素酸水溶液に２０秒間浸してソース・ドレイン領域１０３とチャンネル部シリコン薄膜１０５上の自然酸化膜を取り除いて清浄なシリコン表面が出現した後、直ちに電子サイクロトロン共鳴プラズマＣＶＤ装置（ＥＣＲ−ＰＥＣＶＤ装置）にてゲート絶縁膜となるＳｉＯ２ 膜１０６を堆積した。（図１（ｄ））本参考例１で用いたＥＣＲ−ＰＥＣＶＤ装置の概要を図２に示す。ゲート絶縁膜堆積に際しては、２．４５ＧＨＺのマイクロ波が導波管２０１を通じて反応室２０２に導かれ、ガス導入管２０３より導入される１００SCCMの酸素をまずプラズマ化する。この時、マイクロ波の出力は２２５０Ｗで有り、反応室２０２の外側に設置された外部コイル２０４に依り反応室２０２内の酸素プラズマに８７５Ｇａｕｓｓの磁場を掛けてプラズマ中の電子にＥＣＲ条件を満足せしめている。この酸素プラズマは前記発散磁場に依って反応室外に引き出され、プラズマに対して垂直に置かれた基板２０５を１０秒間照射する。基板２０５の背面にはヒーター２０６が有り、基板全体を１００℃に保っていた。この時反応室内の圧力は１．８５ｍｔｏｒｒで有った。酸素プラズマ引き出し口の直後には別のガス導入管２０７が設けられて居り、１０秒間で酸素プラズマが十分安定化した後、このガス導入管２０７より純度９９．９９９％以上のシラン６０SCCMを酸素プラズマ中に混入させる。こうして得られた酸素シラン混合プラズマを３０秒間基板に照射してゲート絶縁層となるＳｉＯ2 膜１０６を１５００Å堆積した（図１（ｄ））。この時反応室の圧力は２．３５ｍｔｏｒｒで有った。
【００３０】
次にクロムをスパッター法で１５００Å堆積し、パターニングに依り、ゲート電極１０７を形成した。この時シート抵抗値は１．３５６±０．０４７Ω／□で有った。本参考例１ではゲート電極材料としてクロムを用いたが、無論これ以外の導電性物質も可能で有るし、又その形成方法もスパッター法に限らず蒸着法やＣＶＤ法なども可能で有る。続いてＡＰＣＶＤ法で層間絶縁膜１０８となるＳｉＯ2膜を５０００Å堆積した。この堆積は本参考例１で下地ＳｉＯ２膜１０２を堆積した条件と全く同一で唯一堆積時間のみを変えて行った。層間絶縁膜形成後、コンタクトホールを開け、ソース・ドレイン取り出し電極１０９をスパッター法などで形成し、トランジスタが完成する（図１（ｅ））。本参考例１ではソース・ドレイン取り出し電極材料としてアルミニウムを用いスパッター法で８０００Åの膜厚に堆積して、ソース・ドレイン取り出し電極を形成した。この時堆積アルミニウム膜のシート抵抗は４２．４８±２．０２ｍΩ／□で有った。
【００３１】
この様にして試作した薄膜トランジスタ（ＴＦＴ）の特性の一例Ｖｇｓ−Ｉｄｓ曲線を図３の３−ａに示した。ここでソース・ドレイン電流Ｉｄｓはソース・ドレイン間電圧Ｖｄｓ＝４Ｖ、温度２５℃で測定した。トランジスタサイズはチャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１０μｍで有った。Ｖｄｓ＝４Ｖ、Ｖｇｓ＝１０Ｖでトランジスタをオンさせた時のオン電流は２３５mm□の基板の中央と四角の５ヶのトランジスタを測定した所、ＩON＝４．６５±０．３９μＡと良好なトランジスタ特性を有する薄膜半導体装置が得られた。又、トランジスタの飽和電流領域より求めた電界効果移動μｏと捕獲密度Ｎｔ（Ｊ．Ｌｅｖｉｎｓｏｎ  ｅｔ  ａｌ．  Ｊ．Ａｐｐｌ．Ｐｈｙｓ  ５３．１１９３．１９８２）はそれぞれμｏ＝２５．８５±０．９６cm2 ／ｖ．ｓｅｃ、Ｎｔ＝（６．８１±０．１５）×１０11１／cm2 で有った。図３の３−ｂには比較の為に従来技術の一例に依って作成した薄膜半導体装置のトランジスタ特性を図示した。即ち、チャンネル部シリコン薄膜を減圧ＣＶＤ法にて６００℃で堆積し、２４時間の熱処理を施さぬ他は総て本参考例１と同一の工程で薄膜半導体装置を作成したもので有る。この時、減圧ＣＶＤ法でチャンネル部シリコン薄膜を堆積する装置は本参考例１で用いた装置と同一で有り、原料ガスのモノシランは１２．５SCCM流し、反応炉内圧力は９．０ｍｔｏｒｒ、堆積速度は１１．７５Å／ｍｉｎで２５６Åの膜厚に堆積した。この従来技術の一例のＴＦＴのオン電流はＩｄｓ＝０．９１±０．１２μＡで電界効果移動度はμｏ＝４．７５±０．２０cm2 ／ｖ．ｓｅｃ、捕獲密度Ｎｔ＝（５．１８±０．１３）×１０11１／cm2 で有った。この他に、チャンネル部シリコン薄膜を同様に減圧ＣＶＤ法にて６００℃モノシラン流量１２．５SCCMにて堆積し、本参考例１と同一の工程でゲート絶縁膜を堆積した後、ＥＣＲ−ＰＥＣＶＤ装置にて水素プラズマ処理を施し、それ以外は本参考例１と同一工程で薄膜半導体装置を作成した。これも水素化処理を行う従来技術の一例で有る。水素化処理は図２に示したＥＣＲ−ＰＥＣＶＤ装置にてゲート絶縁膜堆積後、真空引きを行い、更にヒーター２０６により基板２０５の温度を３００℃に１時間掛けて昇温した後に行った。純度９９．９９９９％以上の水素ガス１２５SCCMはガス導入管２０３より反応室２０２に導かれ、水素プラズマを立てた。マイクロ波出力は２０００Ｗで、反応室の圧力は２．６３ｍｔｏｒｒで有った。水素プラズマ照射は３０分間行った。こうして作成した薄膜半導体装置のＴＦＴ特性を測定した所、オン電流Ｉｄｓ＝０．９６±０．１３μＡ、電界効果移動度μｏ＝４．６８±０．２２cm2 ／ｖ．ｓｅｃ、捕獲密度Ｎｔ＝（５．１２±０．１３）×１０11１／cm2 で有った。即ち、水素プラズマ処理の有無にかかわらずチャンネル部シリコン膜を６００℃にて減圧ＣＶＤ法で堆積する従来技術に比べると、本参考例１では例えば電界効果移動度を５倍程度に高めるとのトランジスタ特性の大幅な向上をもたらす。
【００３２】
次に従来技術の別な一例と本参考例１との比較を行う。即ち従来技術の別な一例として、チャンネル部シリコン薄膜の形成は本参考例１と同様に行うものの、ゲート絶縁膜をＡＰＣＶＤ法で堆積する従来技術及びゲート絶縁膜をＡＰＣＶＤ法で堆積した後、水素プラズマ処理を行う従来技術に対する本参考例１の多大なる優位性を見る。従来技術で有るゲート絶縁膜をＡＰＣＶＤ法で堆積して薄膜半導体装置を作成する工程では、ゲート絶縁膜をＡＰＣＶＤ法で１５００Åに堆積した以外、本参考例１と同一の工程で薄膜半導体装置を作成した。ＡＰＣＶＤ法では基板温度を３００℃に保ち、窒素中に２０％シランを含んだ窒素、シラン混合ガスを３００SCCM、酸素を４２０SCCM流し、約１４０ＳＬＭの希釈用窒素をこれらの原料ガスと共に流してＳｉＯ２膜を堆積した。堆積速度は１．８５Å／ｓｅｃで有った。この様にして作成した従来技術による薄膜半導体装置のトランジスタ特性を図３の３−Ｃに示した。このトランジスタのオン電流はＩON＝１．４９±０．０５μＡ、電界効果移動度μｏ＝２４．６０±０．７２cm2／ｖ・ｓｅｃ、捕獲密度Ｎｔ＝（９．２０±０．１５）×１０11１／cm2 で有った。この従来技術と本参考例１を比較すると、本参考例１は捕獲準位を大幅に低減し、ゲート電圧Ｏｖ付近で急激に立ち上がる極めて優良な薄膜半導体装置を作成した事が明瞭となる。ＡＰＣＶＤ法でゲート絶縁膜を堆積する従来技術では、移動度丈は本参考例１並に高める事が出来たが、その実、ソース・ドレイン電流の最小値が−１１ｖ付近に有り捕獲密度も高い為、立ち上がりの傾斜もゆるやかで薄膜半導体装置として実用的ではなかった。一方更に別なる従来技術の一例を図３の３−ｄに示す。ここではチャンネル部シリコン薄膜の形成は本参考例１と同様に行うものの、ゲート絶縁膜はＡＰＣＶＤ法で堆積し、その後水素プラズマ処理を施す技術で有る。ゲート絶縁膜を前述と同一の条件で堆積し、その後直ちにＥＣＲ−ＰＥＣＶＤ装置により前述と同一の条件で水素プラズマ照射を施した他は本参考例１と同一の工程を経て薄膜半導体装置を作成した。こうして得られたＴＦＴの特性を図３の３−ｄに示した。オン電流はＩｄｓ＝２．９１±０．３０μＡ、電界効果移動度μｏ＝２４．５１±０．６７cm2 ／ｖ・ｓｅｃ、捕獲密度Ｎｔ＝（７．９４±０．１５）×１０11１／cm2 で有った。このプラズマ処理を用いた従来技術に比較しても本参考例１はあらゆるパラメーターで良好な特性を示している事が分かる。又水素プラズマ処理を施した従来技術で作成したトランジスタでは測定した５つのトランジスタの内１つが＋２Ｖ程度しきい値電圧Ｖｔｈがずれており、前述の各パラメーターの平均値と標準偏差の値にこのトランジスタの値を含ませていない。即ち水素プラズマ処理を用いた従来技術では水素プラズマ処理を行わない従来技術に対してトランジスタ特性は改善されるが、大面積に均一に同質なトランジスタを作成する事は困難で有った。加えて水素プラズマ処理を施した試料はロット間の変動が大きく、安定的な生産が困難で有る。とりわけ、しきい値電圧のずれとソース・ドレイン電流が最小となるゲート電圧値の変動がロット間で非常に大きい。これに対して本参考例１に依り、ばらつきの原因となる水素化処理を���除して尚、従来よりも優良なトランジスタを大面積上に均一に作成し得た事が分かる。
【００３３】
（参考例２）
チャンネル部となるシリコン薄膜（図１．１０４）の堆積時間を変えてシリコン薄膜１０４の堆積膜厚を変えた他は総て参考例１の本発明と同じ工程に依り薄膜半導体装置を作成した。本参考例２ではシリコン薄膜１０４を１９０Å、２８０Å、５１５Å、１０００Å、１１００Å、１６４５Åと六種の異なった膜厚とし、それぞれ薄膜半導体装置を作成した。こうして得られた薄膜半導体装置のオン電流とオフ電流の比をチャンネル部シリコン膜の膜厚に対して図示した結果が図４で有る。この図から分かる様にチャンネル部シリコン膜半導体層の膜厚が５００Å以下となる薄膜半導体装置ではオン・オフ比が急激に改善されて７桁以上を示す良好な特性が得られた。
【００３４】
（参考例３）
ソース領域或いはドレイン領域の少なくともどちらか一方の領域がゲート絶縁膜を介してゲート電極と重なり合っていない構造を有する薄膜半導体装置（オフ・セット型薄膜半導体装置）を参考例１と同一の製造方法にて作成した。本参考例３ではオフ・セット型薄膜半導体装置として図５（ａ）に示すスタガード型薄膜半導体装置をアラインメントを高精度に行う事に依り作成したが、オフ・セット型薄膜半導体装置としては無論これ以外の構造の物も可能で有る。例えば図５（ｂ）に示すようにソース・ドレイン領域５０３を真性シリコン薄膜にゲート電極５０４をマスクとして不純物イオンを打ち込んで作成する方法や図５（ｃ）に示すゲート電極５０５が下側に有る逆スタガード型薄膜半導体装置でソース・ドレイン領域５０７をマスク材５０６を用いて作成した物なども可能で有る。
【００３５】
本参考例３では下地基板として直径７５mmの溶融石英ガラスを用いた他は参考例１と同じ製造方法でオフ・セット型薄膜半導体装置を作成した。即ち、まず基板洗浄を施し、下地ＳｉＯ２ 膜をＡＰＣＶＤ法などで堆積した後、リン添加されたシリコン膜をＬＰＣＶＤ法で堆積し、更にパターニングする事に依りソース・ドレイン領域５０１を形成した。ここで後にチャンネル長Ｌとなるソース・ドレイン領域間距離は１０．５μｍで有った。次に参考例１と同様にしてチャンネル部となるシリコン薄膜を２１．２Å／ｍｉｎの堆積速度で２４８Åの膜厚に堆積した。但し、参考例１では基板の表側を下向きとして基板を反応炉に挿入したが、本参考例３では２３５mm□のダミー石英板上に直径７５mmの基板を表側を上向きに乗せて、反応炉に挿入した。以下参考例１と全く同じ製造方法で熱処理を施し、ゲート絶縁層を堆積し、更にゲート電極５０２を形成した。このゲート電極５０２の幅は１０．０μｍで、ソース・ドレイン間距離１０．５μｍの中心とゲート電極幅１０．０μｍの中心が一致するように高精度アラインメントを行った。この結果、チャンネル領域に於けるゲート電極端位置とソース領域端との距離（オフセット距離）はそれぞれ０．２５μｍとなる。その後参考例１と同様の製造方法で層間絶縁膜を堆積し、コンタクト・ホール開口後アルミニウムを用いて配線し、薄膜半導体装置が完成した。
【００３６】
この様にして作成した薄膜半導体装置のトランジスタ特性の一例Ｖｇｓ−Ｉｄｓ曲線を図６の６−ａに示した。図６の３−ａは参考例１で試作した自己非整合型スタガード構造薄膜半導体装置のトランジスタ特性で有る。図からも明確に分かる様に本参考例３ではゲート電圧が負の時に生じるリーク電流を大幅に低下させる事が可能で有る。実際本参考例３に於いてはゲート電圧が−２．５Ｖ以下ではソース・ドレイン電流を０．１ｐＡ程度に押さえている。図６の６−ｂは参考例１の従来技術に依りオフセット型薄膜半導体装置を作成した時に得られるトランジスタ特性を比較の為に示している。即ち、チャンネル部シリコン薄膜は６００℃の減圧ＣＶＤ法で堆積され、ソース・ドレイン間距離１０．５μｍの中心とゲート電極幅１０．０μｍの中心を高精度アラインメントで位置合わせしオフセット型薄膜半導体装置を作成した時に得られるトランジスタ特性で有る。これ故図６の６−ｂは従来技術の自己非整合型スタガード構造薄膜半導体装置のトランジスタ特性図６の３−ｂと直接比較し得る。従来技術に依るオフ・セット型薄膜半導体装置に於いてもリーク電流を０．１ｐＡ程度以下に低く保つ事は可能で有るが、従来技術に於いてオフセット型薄膜半導体装置を作成するとオン電流や移動度などトランジスタの正特性も低下して仕舞い、実用的では無かった。例えば従来技術に依るオフセット型薄膜半導体装置のオン電流はＩｄｓ＝０．０９０±０．０１μＡと自己非整合型薄膜半導体装置に比べてオン電流は一桁以上低下して仕舞う。又この時の移動度もμｏ＝３．３３±０．１５cm2 ／ｖ・ｓｅｃと同様に約３割劣化している。この理由に依り、従来技術に依るオフセット型薄膜半導体装置の製造はその価値が無かった。これに対し、本参考例３は図６の６−ａに示されている通り、リーク電流は低く押さえ、且つオン電流も高く維持している。本参考例３ではオン電流としてＩｄｓ＝３．７１±０．４３μＡが得られ、自己非整合型薄膜半導体装置のオン電流に比べても殆ど遜色は見られない。又本参考例３では移動度もμｏ＝２２．００±０．９５cm2／ｖ・ｓｅｃと良好な値を示した。
【００３７】
（参考例４）
参考例３では高精度アラインメントを行う事に依りオフセット型薄膜半導体装置を作成したが、無論これ以外にも参考例３は有効で有る。図５（ｂ）では真性シリコン膜を堆積し、ゲート電極をパターニングした後、不純物イオンを添加する事でオフセット型薄膜半導体装置を作成した。この方法について詳述する。
【００３８】
図７（ａ）〜（ｄ）は本参考例４に於けるオフセット型スタガード構造のＭＩＳ型電界効果トランジスタを構成するシリコン薄膜半導体装置の構造工程を断面で示した図で有る。まず参考例１と同様基板７０１を洗浄した後、下地保護膜７０２としてＳｉＯ２ 膜を２０００Å程度堆積する。続いて第一のシリコン膜を３００Å程度以上堆積し、パターニングを行う事でパッドとなるシリコン膜７０３を形成する。この第一のシリコン膜として本参考例では参考例１でチャンネル部シリコン膜を堆積したＬＰＣＶＤ装置を用いて堆積温度６００℃シラン流量１２．５SCCMで１２５０Åに堆積したが、これ以外にも同じＬＰＣＶＤ装置を用いて堆積温度５５０℃程度でシリコン膜を堆積する事も、原料ガスとしてジシラン（Ｓｉ2Ｈ6）を用いて堆積温度４５０℃程度で堆積する事も、ＰＥＣＶＤ法にて２５０℃程度でシリコン膜を堆積する事も可能で有る。工程最高温度６００℃を越えぬ膜形成温度で有るならば、如何なる方法であっても構わない。次に第二のシリコン膜７０４を堆積するが、この第二のシリコン膜の膜厚が３００Å程度以上有り、不純物注入後のソース・ドレイン領域の抵抗値がトランジスタを動作させた時のチャンネル領域の抵抗値に比べて充分低ければ、第一のシリコン膜又はパッドとなるシリコン膜７０３は必要とされない。本参考例４では第二のシリコン膜７０４を参考例１でチャンネル部となるシリコン薄膜と同じ方法で堆積した。即ちＬＰＣＶＤ法にてモノシランを原料ガスとし、堆積温度５５０℃、シラン流量１００SCCM堆積速度２１．２Å／ｍｉｎで２５０Åの膜厚に堆積した。しかし、第二のシリコン膜形成方法は第一のシリコン膜と同様、工程最高温度６００℃を越えぬ膜形成温度で有るならば、如何なる方法でも可能で有る。例えば、第二のシリコン膜も堆積温度６００℃、シラン流量１２．５SCCM、反応炉内圧力９．０mtorrで堆積しても構わぬし、又、原料ガスにジシランやトリシランなどの高次シランを用いて更に低温で膜形成する事も可能で有る。この様に何らかの方法で第二のシリコン膜７０４を形成し（図７（ｂ））、パターニングを行った後、参考例１と同様の方法でゲート絶縁層７０５を形成した。即ち、ＥＣＲ−ＰＥＣＶＤ法でＳｉＯ２ 膜を１５００Å堆積した。ゲート絶縁層７０５の形成手段としては第二のシリコン膜７０４が多結晶シリコン膜である場合、ＡＰＣＶＤ法で形成する事も出来る。次にゲート電極となる金属膜などを形成する。本参考例４ではゲート電極材料として燐を高濃度に添加したシリコン膜を用いた。ここではＬＰＣＶＤ法で堆積温度６００℃、モノシラン２００SCCM、ヘリウムが９９．５％でホスフィンが０．５％のヘリウム・ホスフィン混合ガスを６SCCM更にヘリウム１００SCCMを流し、炉内圧力１００mtorr で３０００Åの膜厚に堆積した。成膜直後のシート抵抗値は７４４Ω／□で有った。引き続いてレジストを塗布し、レジストのパターニングを行った後、ＣＦ４とＯ２の混合プラズマに依り燐添加シリコン膜のパターニングを行った。ＣＦ４とＯ２の比がそれぞれ２００SCCMと２００SCCMで入射波出力７００Ｗでパターニングを行った。この時の燐添加シリコン膜のエッチング速度は１５．４Å／ｓｅｃで５分５７秒間エッチングを行い、ゲート電極��０６を作成した。燐添加シリコン膜の膜厚は３０００Åで有ったので、このプラズマエッチングに依り、ゲート電極幅はレジスト７０７に比べて左右それぞれ２５００Å程度細められている（図７（ｃ））。次にゲート電極７０６作成に用いたレジスト７０７を剥離せずに残したまま、不純物イオンを添加する。本参考例４では不純物として燐を選びｎ型薄膜半導体装置を目指したが、無論他元素もその目的に応じて可能で有る。本参考例４では質量分析装置が付いていないイオン打ち込み装置を用いて不純物イオン添加を施した。原料ガスとして水素中に希釈された濃度５％のホスフィンを用い、加速電圧１１０ｋＶで３×１０15１／cm2 の濃度に打ち込んだ。この様にして、第一のシリコン膜と第二のシリコン膜の一部はソース・ドレイン領域７０８となり、又ゲート電極作成に用いたレジスト７０７は膜厚がおよそ２μｍ程度有るため、この下に位置する第二のシリコン膜はイオン添加されず、チャンネル部７０９を構成するに至る（図７（ｃ））。又、この方法に依り、オフセット型薄膜半導体装置が作成される。次にゲート電極作成用レジスト７０７を剥離した後、該基板に６００℃で７時間以上の熱処理を施し、添加不純物イオンの活性化及び、チャンネル部シリコン膜７０９の結晶性が不充分な場合の結晶化を促進する。本参考例４では参考例１で行った熱処理と同様窒素雰囲気下６００℃にて２３時間の熱処理を施した。続いて層間絶縁膜としてＳｉＯ2 ７１０をＡＰＣＶＤ法などで５０００Å堆積し、更に質量分析装置の付いていないイオン打ち込み装置にて、水素を加速電圧８０ｋＶで５×１０15１／cm2 打ち込んだ後、コンタクト・ホールを開口し、アルミニウムなどで配線７１１をし、オフセット型薄膜半導体装置が完成する。
【００３９】
こうして作成したオフセット型薄膜半導体装置のトランジスタ特性を測定した所、Ｌ＝Ｗ＝１０μｍ、Ｖｄｓ＝４Ｖでオン電流は３．４μＡ、ソース・ドレイン電流の最小値はＶｇｓ＝−３．５Ｖの時０．０９ｐＡ、又Ｖｇｓ＝−１０Ｖで定義したオフ電流は０．２８ｐＡと、トランジスタ・オフ時のリーク電流を低く押さえ、且つ良好なオン電流を得る事が出来た。
【００４０】
参考例３及び参考例４で述べた様にオフセット型薄膜半導体装置でソース領域・ドレイン領域が形成された後、熱処理を加える事でオン電流は高く、リーク電流の小さい薄膜半導体装置を作成可能で有るが、参考例３及び参考例４で詳述したオフセット型薄膜半導体装置の製造方法だけに限定される物では決して無い。例えば参考例４でオフセット型薄膜半導体装置を作成する方法としてゲート電極幅よりも広い幅を持つレジストを打ち込みのマスクとしたが、他にも様々な方法が有る。例えば金属をゲート電極として用い、この表面及び側面を酸化してゲート電極を細めた後に不純物イオンを打ち込む事などでもオフセット型薄膜半導体装置を作成出来る。又、図５（ｃ）に示したように逆スタガード構造に於いてもマスク材５０６の幅をゲート電極５０５よりも広げる事などでオフセット型薄膜半導体装置となる。これらあらゆる製造方法で作成されたオフセット型薄膜半導体装置に有効で有る。
【００４１】
（実施例１）
図８（ａ）〜（ｆ）はＭＩＳ型電界効果トランジスタを形成するシリコン薄膜半導体装置の製造工程を断面で示した図で有る。
【００４２】
本実施例１では絶縁性基板８０１として２３５mm□の石英ガラスを用いたが、６００℃の温度に耐え得る基板又は下地物質で有るならば、その種類や大きさは無論問われない。例えばシリコン・ウェハー上に形成された三次元ＬＳＩなども下地基板として可能で有る。まず有機洗浄及び酸洗浄した石英ガラス基板８０１上面に下地ＳｉＯ2膜８０２を常圧化学気相堆積法（ＡＰＣＶＤ法）で堆積した。下地ＳｉＯ2 膜８０２の形成は基板温度３００℃、シラン流量１２０SCCM、酸素８４０SCCM、窒素約１４０ＳＬＭで堆積した。この時の堆積速度は３．９Å／ｓｅｃで、堆積時間は８分３３秒で有った。次にドナー又はアクセプターとなる不純物を含んだシリコン薄膜８０３を減圧気相化学堆積法（ＬＰＣＶＤ法）にて堆積した（図８（ａ））。本実施例１では不純物としてリンを選び、フォスフィン（ＰＨ３）０．０３SCCM、シラン（ＳｉＨ４）２００SCCMを原料ガスとして堆積温度６００℃で１５００Å堆積した。この時の堆積速度は３０Å／ｍｉｎで成膜直後のシート抵抗値は１９５１Ω／□で有った。次に前記シリコン薄膜８０３上にレジストを形成し、四弗化炭素（ＣＦ４）、酸素（Ｏ２）、窒素（Ｎ２）等の混合プラズマでパターニングを行い、ソース・ドレイン領域８０４を形成した。続いて該領域８０４表面上の汚物・自然酸化膜を取り除いた後、直ちにアモルファス・シリコン薄膜８０５を減圧ＣＶＤ法で堆積した。（図８（ｂ））本実施例１に於ける減圧ＣＶＤ装置は１８４．５ｌで反応室は石英ガラスに依り作成されている。反応室の外側には３ゾーンに分かれたヒーターが設置されており、それら３つのヒーターを独立に調整する事で反応室内中央部付近に所望の温度で等温領域を形成する。基板はこの等温領域内に水平に設置して、アモルファス・シリコン薄膜８０５を堆積した。アモルファス・シリコン薄膜８０５は原料ガスとしてジシラン（Ｓｉ２Ｈ６）１００SCCMを用い、希釈ガスとしてヘリウム（Ｈｅ）１００SCCMを使用した。堆積温度は４５０℃であった。本実施例１のアモルファス・シリコン薄膜８０５を堆積する為に用いた減圧ＣＶＤ炉の排気はメカニカル・ブースター・ポンプとロータリー・ポンプを直結して行っている。メカニカル・ブースター・ポンプと反応炉の間にはコンダクタンス・バルブが取り付けて有り、このバルブの開閉量を調整する事で、反応室内の圧力を所望の値に調整・維持可能となる。本実施例１ではアモルファス・シリコン薄膜８０５を堆積中、反応室内の圧力を３０６mtorr に保った。堆積速度は１８．０７Å／ｍｉｎで、３０７Åの膜厚にアモルファス・シリコン薄膜８０５を堆積した。次にこの様にして作成されたアモルファス・シリコン薄膜８０５上にレジストを形成し、四弗化炭素、酸素、窒素等の混合プラズマでパターニングを行い、いずれチャンネル部となる位置に丈アモルファス・シリコン薄膜８０６を残した。
【００４３】
次に、この基板を沸騰している濃度６０％の硝酸にて洗浄し、更に１．６７％弗化水素酸水溶液に２０秒間浸してソース・ドレイン領域８０４といずれチャンネル部となる位置に残されたアモルファス・シリコン薄膜８０６上の自然酸化膜を取り除いて清浄なシリコン膜が出現した後、直ちに電子サイクロトロン共鳴プラズマＣＶＤ装置（ＥＣＲ−ＰＥＣＶＤ装置）にて酸素プラズマ８０７を照射した。（図８（ｃ））本実施例１で用いたＥＣＲーＰＥＣＶＤ装置の概要を図２に示す。酸素プラズマは２．４５ＧＨｚのマイクロ波を導波間２０１を通じて反応室２０２に導き、１００SCCMの酸素をガス導入管２０３から導入して酸素プラズマを立てた。この時反応室内の圧力は１．８４mtorr で、マイクロ波の出力は２５００Ｗで有った。反応室の外側には外部コイル２０４が設けられて居り、酸素プラズマに８７５Ｇａｕｓｓの磁場を掛けてプラズマ中の電子にＥＣＲ条件を満足せしめている。基板２０５はプラズマに対して垂直に置かれ、ヒーター２０６に依り基板温度が３００℃となる様保たれている。この条件で酸素プラズマ８０７を８分２０秒間照射して、いずれチャンネル部となる位置に残されたアモルファス・シリコン薄膜８０６の酸化を行い、ゲート絶縁層の一部位となるＳｉＯ2  膜８０８を得た。この時、ゲート絶縁層の一部位となるＳｉＯ2 膜８０８の下部には、いずれチャンネル部となるアモルファスシリコン薄膜８０９が残留している。（図８（ｄ））更に真空を破る事なく連続してゲート絶縁層となるＳｉＯ２膜８１０を堆積した。このＳｉＯ2膜８１０はマイクロ波出力が２２５０Ｗ、シラン流量６０SCCM、酸素流量１００SCCM、基板温度３００℃で、１８．７５秒間堆積した。堆積中に於ける反応室内圧力は２．６２mtorrで有った。こうして形成した多層膜を多波長分散型偏光解析法（多波長分光エリプソメトリー：ソープラ社ＭＯＳＳ−ＥＳ４Ｇ）を用いて、いずれチャンネル部となる残留しているアモルファス・シリコン膜８０９の膜厚と、アモルファス・シリコン膜を酸化して形成したＳｉＯ２膜８０８の膜厚、及びＥＣＲ−ＰＥＣＶＤ法で堆積したＳｉＯ２膜８１０の膜厚を測定した所、アモルファス・シリコン薄膜８０９が２０５Å、ＳｉＯ2膜８０８が１２０Å、ＳｉＯ２膜８１０が１５００Åで有った。又この時、波長が６３２．８ｎｍに於けるＳｉＯ２膜の屈折率は、ＳｉＯ２膜８０８が１．４２、ＳｉＯ２膜８１０が１．４０で有った。
【００４４】
次にこうして得られた基板を６００℃に保持された電熱炉に挿入し、４８時間の熱処理を施した。この時電熱炉には純度９９．９９９％以上の窒素ガスを２０ｌ／ｍｉｎ流し続け、不活性雰囲気を保持し続けた。この不活性雰囲気６００℃の熱処理に依り、チャンネル部に残留していたアモルファス・シリコン薄膜は結晶化し、チャンネル部を構成するシリコン薄膜８１１へと改変される。（図８（ｅ））続いてこの基板を再びＥＣＲ−ＰＥＣＶＤ装置に入れ、該装置を用いて熱処理が施された基板に水素プラズマを照射した。この時、基板温度は３００℃、マイクロ波出力２０００Ｗで水素を１００SCCM流して水素プラズマを立てた。この状態で反応室内の圧力は１．９７mtorr で有った。水素プラズマ照射は４５分間行った。
【００４５】
次にクロムをスパッター法で１５００Å堆積し、パターニングに依りゲート電極８１２を形成した。この時シート抵抗値は１．３６Ω／□で有った。その後、ゲート絶縁膜にコンタクトホールを開け、ソース・ドレイン取り出し電極８１３をスパッター法などで形成し、パターニングを行う事でトランジスタは完成する。（図８（ｆ））本実施例１ではソース・ドレイン取り出し電極材料として、膜厚８０００Åのアルミニウムを用いた。この時のアルミニウムのシート抵抗値は４２ｍΩ／□で有った。
【００４６】
この様にして試作した薄膜トランジスタ（ＴＦＴ）の特性の一例Ｖｇｓ−Ｉｄｓ曲線を図９の９−ａに示した。ここでＩｄｓはソース・ドレイン電圧、Ｖｄｓ＝４Ｖ、温度２５℃で測定した。トランジスタ・サイズはチャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１００μｍで有った。Ｖｄｓ＝４Ｖ，Ｖｇｓ＝１０Ｖでトランジスタをオンさせた時のオン電流はＩｄｓ＝３４．５μＡと良好なトランジスタ特性を有する薄膜半導体装置が得られた。又、このトランジスタの飽和電流領域より求めた電界効果移動度は１２．５２cm2 ／ｖ・ｓｅｃで有った。図９の９−ｂには比較の為に従来技術に依って作成した薄膜半導体装置のトランジスタ特性を図示した。即ち、従来技術では、チャンネル部シリコン薄膜を減圧ＣＶＤ法にて６００℃で堆積し、酸素プラズマ照射を施さぬ他は総て本実施例１と同一の工程で薄膜半導体装置を作成したもので有る。この時、減圧ＣＶＤ法でチャンネル部シリコン薄膜を堆積する装置は本実施例１でアモルファス・シリコン薄膜を堆積した装置と同一で有り、原料ガスのモノシランは２４SCCM流し、反応炉内圧力は１３．８mtorr、堆積速度は１９．００Å／ｍｉｎで２５２Åの膜厚に堆積した。この従来のＴＦＴのオン電流はＩｄｓ＝４．６μＡで電界効果移動度は４．４０cm／ｖ・ｓｅｃで有った。この他に、チャンネル部シリコン薄膜を同様に減圧ＣＶＤ法で６００℃にて堆積した後、ゲート絶縁膜堆積前に酸素プラズマ照射を施し、それ以外の工程は総て本実施例１と同一の工程で薄膜半導体装置を作成し、ＴＦＴ特性を測定した所、ＴＦＴ特性は酸素プラズマ照射の有無でほとんど変化せず、酸素プラズマ照射を施したＴＦＴのＶｇｓ−Ｉｄｓ曲線は図９の９−ｂと一致した。この時ＴＦＴのオン電流はＩｄｓ＝４．７μＡで、電界効果移動度は４．４４cm2 ／ｖ・ｓｅｃで有った。即ち、チャンネル部シリコン薄膜を６００℃にて減圧ＣＶＤ法で堆積する従来技術では、酸素プラズマ照射の効果は非常に小さい。図９の９−ｃには別の従来技術に依り作成された薄膜半導体装置のＴＦＴ特性を図示した。この従来技術では、本実施例１で酸素プラズマ照射を施さぬ他は総て本実施例と同一の工程で薄膜半導体装置を作成した物で有る。即ち、チャンネル部シリコン層として、まずアモルファス・シリコン薄膜を堆積し、その後６００℃の熱処理をおこなうものの、ゲート絶縁層形成前に酸素プラズマ照射を施さなかった工程で有る。この従来技術に依り、作成されたＴＦＴは−１０Ｖのデプレッションを呈しており、立ち上がり特性も良くない。この薄膜半導体装置のオン電流はＶｄｓ＝４Ｖ、Ｖｇｓ＝１０Ｖで１２．１μＡで有り、電界効果移動度は９．９４cm2／ｖ・ｓｅｃで有った。
【００４７】
こうした結果から本実施例１が示した通り、いずれチャンネル部となるアモルファス・シリコン薄膜に酸素プラズマを照射し、その後熱処理を施してチャンネル部シリコン薄膜の結晶化を進めた時のみ、薄膜半導体装置のトランジスタ特性が大幅に向上する事が分かる。これはまずアモルファス・シリコン薄膜の表面が酸素プラズマで酸化される為、清浄なＭＩＳ界面が形成され、その後、結晶化が進められた為で有る。これにより従来技術で作成した薄膜半導体装置に比べ、本発明の実施例が著しく良好な半導体特性を有する理由が分かる。
【００４８】
（参考例５）
絶縁性物質上にシリコン膜及び酸化硅素膜を形成した後、ドナー又はアクセプターとなる不純物をシリコン膜に添加して、シリコン膜に依る導電層を作成した。
【００４９】
本参考例５では基板として直径７５mmの溶融石英基板を用いた。しかし、無論６００℃程度の熱処理に耐え得る基板であるならば何で有っても構わない。例えば加工されたシリコン基板なども可能で有る。まず有機洗浄及び酸洗浄した基板上面に下地ＳｉＯ2膜をＡＰＣＶＤ法で堆積した。下地ＳｉＯ２膜の形成は基板温度３００℃、シラン流量１２０SCCM、酸素８４０SCCM、窒素約１４０SLMで堆積した。この時の堆積速度は３．９Å／ｓｅｃで堆積時間は１２分４９秒で有った。次に参考例１にてチャンネル部シリコン膜を堆積するのに用いたＬＰＣＶＤ装置を用いて参考例１と同様な方法でシリコン膜を堆積した。即ち堆積温度５５０℃、シラン流量１００SCCM、反応室内圧力を４００ｍｔｏｒｒにて１１分２０秒間シリコン膜を堆積した。こうして得られたシリコン膜の膜厚は２５２Åで有った。
【００５０】
次にこうして得られた基板に熱処理を施して、シリコン膜の結晶性を高めた。この熱処理方法は参考例１でシリコン膜１０４の結晶性を高める為に施した熱処理と同一で有る。即ち、窒素雰囲気下６００℃で２３時間の熱処理を行った。熱処理終了後、このシリコン膜はレジストでパターニングされ、さらにＣＦ４とＯ２の混合プラズマに依りエッチングされ、シリコン膜の配線パターンが作成された。
【００５１】
続いてこの基板を濃度６０％の沸騰硝酸にて洗浄し、更に１．６７％弗化水素酸水溶液に２０秒間浸して、シリコン膜上の自然酸化膜を取り除き、清浄シリコン表面を出現させた後、直ちにＥＣＲーＰＥＣＶＤ装置にて酸化硅素膜を１５００Åの厚さに堆積した。ここで酸化硅素膜の堆積は参考例１にてゲート絶縁膜を形成する方法と全く同一の方法で行った。次にイオン打ち込み装置を用いてドナー又はアクセプターとなる不純物をシリコン膜で作成した配線に添加した。本参考例５では不純物として燐を選びｎ型導電層の作成を目指したが、無論他元素もその目的に応じて可能で有る。本参考例５ではバケットタイプの質量非分離型のイオン注入装置を用いて不純物イオンの添加を施した。原料ガスとして水素中に希釈された濃度５％のホスフィンを用い、加速電圧１１０ＫＶで３×１０15１／cm2 の濃度に酸化硅素膜を通じて打ち込んだ。次にこの基板を窒素雰囲気下で３００℃に保たれている炉に挿入して熱処理を施した。熱処理時間は丁度一時間で有った。３００℃、一時間の熱処理終了後、酸化硅素膜にコンタクトホールを開穴し、アルミニウムで取り出し電極を作成した。こうして作成された不純物添加シリコン膜配線の抵抗を測定した所、シート抵抗値として、９５％の信頼係数で（７１±１５）ｋΩ／□が測定された。一般に数百Åの膜厚しか持たぬ薄膜に不純物イオンを添加して、３００℃程度の低温で添加イオンを活性化して導電層を得る事は不可能と信じられていた。しかるに、本参考例５では熱処理を施されたシリコン膜の膜質を、シリコン膜上をＥＣＲ−ＰＥＣＶＤ法で堆積した酸化硅素膜で被覆する事に依り、シリコン膜表面の捕獲密度を低減させる等のシリコン膜質改善に成功した為、電子散乱密度を低下させ、薄膜導電層の作成が初めて可能となった。この事を従来技術に依るシリコン膜と比較し、本参考例５の優位性を明らかにする。
【００５２】
まず第一にシリコン膜をＬＰＣＶＤ法にて６００℃で堆積した後、ＥＣＲーＰＥＣＶＤ法で酸化硅素膜を形成した従来技術のシリコン膜に不純物を添加し、３００℃の低温活性化でシリコン膜導電層の作成を試みた。ここではシリコン膜を６００℃で、モノシランを１２．５０SCCM流し、反応室内圧力を９．２ｍｔｏｒｒで２６３Åの膜厚に堆積した他は、本参考例５と全く同一の工程で不純物添加シリコン膜配線を作成した。こうして得られた従来技術のシリコン膜のシート抵抗は基板内５ヶ所を測定して総て１ＧΩ／□以上で事実上電流は全く流れなかった。
【００５３】
第二にシリコン膜は本参考例５と全く同様に６００℃の熱処理を施して作成し、その後ＡＰＣＶＤ法で酸化硅素膜を形成した従来技術のシリコン膜に不純物を添加し、３００℃の低温活性化でシリコン膜導電層の作成を試みた。ここで酸化硅素膜はＡＰＣＶＤ法で基板温度を３００℃に保ち、窒素中に２０％シランを含んだ窒素・シラン混合ガスを３００SCCM、酸素を４２０SCCM流し、約１４０SLMの希釈用窒素をこれらの原料ガスと共に流して、１５００Åの膜厚に堆積した。これ以外は総て、本参考例５と全く同一の工程で不純物添加シリコン膜配線を作成した。こうして得られた従来技術のシリコン膜のシート抵抗値は９５％の信頼係数で（１７５±５６）ｋΩ／□で有った。その後この基板を再度ＥＣＲ−ＰＥＣＶＤ装置に装着し、水素プラズマ処理を施した。水素プラズマ処理は基板温度３００℃で水素を１２５SCCM流し、マイクロ波出力２０００Ｗで３０分間行った。水素プラズマ処理後、基板内５ヶ所の抵抗値を測定した所、２ヶ所のシート抵抗は１ＧΩ／□で以上で有り、残りの３ヶ所の平均値は１５８ｋΩ／□で標準偏差値は６８ｋΩ／□で有った。
【００５４】
この様に６００℃以下で熱処理されたシリコン膜上をＥＣＲーＰＥＣＶＤ装置で形成された酸化硅素膜で被覆する事に依り、高膜質なシリコン膜が得られる事が分かる。この為、参考例１で示した様にシリコン膜を薄膜半導体装置のチャンネル部に用い、ＥＣＲーＰＥＣＶＤ装置で形成された酸化硅素膜をゲート絶縁層に用いると特性の良い薄膜半導体装置が得られ、又本参考例５で示した様にシリコン膜に不純物イオンを添加すると、低温で低抵抗のシリコン膜導電層を得る事が可能となる。従って参考例５のシリコン膜は単に薄膜半導体装置に有効のみならず、電荷結合装置（ＣＣＤ）のゲート電極や配線など、あらゆる電子装置に使用される非単結晶シリコン膜に取って極めて有効に利用し得る。
【００５５】
（参考例６）
参考例５でバケット型質量非分離型のイオン注入装置を用いて不純物イオンをシリコン膜に添加した工程を、質量分離型イオン注入装置に変えて質量数３１の燐の一価イオンを打ち込む事に変更した他は、総て参考例５と全く同一工程で、不純物添加シリコン膜導電層の作成を試みた。本参考例６では燐イオンを９０KVで３×１０15１／cm2 打ち込んだ。こうして得られた不純物添加シリコン膜の抵抗を測定した所、基板内５ヶ所で総て１ＧΩ／□で実質的には全く電流は流れなかった。これは参考例５では、不純物の添加を質量非分離型のイオン注入装置を用い、原料ガスとして水素・ホスフィン混合ガスを使用した為、シリコン膜に燐元素添加時には必然的に水素イオンの添加が同時に行われ、イオン添加の際生じた欠陥が水素イオンで修復される為、良質なシリコン膜に限って、低温で低抵抗シリコン導電層が作成されたので有る。
【００５６】
（参考例７）
図１０（ａ）〜（ｄ）は本参考例７に於けるセルフ・アライン型スタガード構造のＭＩＳ型電界効果トランジスタを構成するシリコン薄膜半導体装置の製造工程を断面で示した図で有る。まず参考例１と同様基板１００１を洗浄した後、下地保護膜１００２としてＳｉＯ2 膜を２０００Å程度堆積する。続いて第一のシリコン膜を１５００Å程度堆積し、パターニングを行う事でパッドとなるシリコン膜１００３を形成する（図１０（ａ））。この第一のシリコン膜として本参考例７では参考例１でチャンネル部シリコン膜を堆積したＬＰＣＶＤ装置を用いて堆積温度６００℃シラン流量１２．５SCCMで１５００Åに堆積したが、これ以外にも同じＬＰＣＶＤ装置を用いて堆積温度５５０℃程度でシリコン膜を堆積する事も、原料ガスとしてジシラン（Ｓｉ２Ｈ６）を用いて堆積温度４５０℃程度で堆積する事も、ＰＥＣＶＤ法にて２５０℃程度でシリコン膜を堆積する事も可能で有る。工程最高温度６００℃を越えぬ膜形成温度で有るならば、如何なる方法であっても構わない。次に第二のシリコン膜１００４を堆積するが、この第二のシリコン膜の膜厚が３００Å程度以上有り、不純物注入後のソース・ドレイン領域の抵抗値がトランジスタを動作させた時のチャンネル領域の抵抗値に比べて充分低ければ、第一のシリコン膜又はパッドとなるシリコン膜１００３は必要とされない。本参考例７では第二のシリコン膜１００４を参考例１でチャンネル部となるシリコン薄膜と同じ方法で堆積した。即ちＬＰＣＶＤ法にてモノシランを原料ガスとし、堆積温度５５０℃、シラン流量１００SCCM堆積速度２１．２Å／ｍｉｎで２５０Åの膜厚に堆積した。その後参考例１でシリコン膜の結晶性を高める為に行ったのと全く同一の熱処理を施した。即ち窒素雰囲気下６００℃で２３時間の熱処理を行った。（図１０（ｂ））。次に第二のシリコン膜のパターニングを行った後、参考例１と同様の方法でゲート絶縁層１００５を形成した。即ち、ＥＣＲ−ＰＥＣＶＤ法でＳｉＯ２ 膜を１５００Å堆積した。次にゲート電極となる金属膜などを形成する。本参考例７ではゲート電極材料として、２０００Åの膜厚を有するクロム膜を用いた。クロム膜は基板温度１８０℃でスパッター法に依り形成された。成膜直後のクロムのシート抵抗値は９９４ｍΩ／□で有った。引き続いてＡＰＣＶＤ法でクロム上に３００℃の基板温度でＳｉＯ２ 膜を３０００Å堆積した。その後レジストでパターニングを行い、ゲート電極１００６とＳｉＯ２ 膜に依る保護キャップ層１００７を形成し、不純物イオンを添加した。本参考例７では不純物として燐を選びｎ型薄膜半導体装置の作成を目指したが、無論他元素もその目的に応じて可能で有る。本参考例７では質量分析装置が付いていないイオン打ち込み装置を用いて不純物イオン添加を施した。原料ガスとして水素中に希釈された濃度５％のホスフィンを用い、加速電圧１１０ｋＶで５×１０15１／cm2 の濃度に打ち込んだ。この様にして、第一のシリコン膜と第二のシリコン膜の一部はソース・ドレイン領域１００８となり、又ＳｉＯ２ 膜に依る保護キャップ層１００７が有るため、この下に位置する第二のシリコン膜はイオン添加されず、チャンネル部１００９を構成するに至る（図１０（ｃ））。次に該基板を窒素雰囲気下３５０℃で２時間の熱処理を施し、添加不純物イオンの活性化を行った。その後層間絶縁膜としてＳｉＯ２ 膜１０１０を５０００Å堆積し、続いてコンタクト・ホールを開穴し、アルミニウムなどで配線１０１１をし、セルフ・アライン型薄膜半導体装置が完成する（図１０（ｄ））。
【００５７】
こうして作成したセルフ・アライン型薄膜半導体装置のトランジスタ特性を測定した所、Ｌ＝Ｗ＝１０μｍ、Ｖｄｓ＝４Ｖ、Ｖｇｓ＝１０Ｖでオン電流は４．８９μＡ、ソース・ドレイン電流の最小値はＶｇｓ＝−３．５Ｖの時０．２１ｐＡ、又Ｖｇｓ＝−１０Ｖで定義したオフ電流は２．６５ｐＡ、電界効果移動度μｏ＝２６．１cm2 ／ｖ・ｓｅｃと極めて良好なセルフ・アライン型薄膜半導体装置が出来上がった。
【００５８】
比較の為にチャンネル部シリコン膜をＬＰＣＶＤ法で６００℃で作成した他は本参考例７と全く同一の工程でセルフ・アライン型薄膜半導体装置を作成した。しかしながら参考例５で詳述した様に、従来のシリコン膜では薄膜部の添加不純物元素の活性化がなされず、薄膜部の不純物添加シリコン膜の抵抗が高過ぎ、それ故トランジスタのオン電流は４７．９ｐＡと非実用的となった。これに対し、本参考例７では特性変動の主因となる水素化プラズマ処理を排除し、且つ低温工程で窮めて良好なセルフ・アライン型薄膜半導体装置の作成に成功した。これは参考例２で示した如くチャンネル部シリコン膜半導体層の膜厚を５００Å以下の薄膜化をして、基本的な半導体特性を向上せしめても尚参考例６に依る薄膜導電性シリコン膜の作成に依り、薄膜部のソース・ドレイン領域の形成が低温で容易になされた賜物で有る。即ち、ドナー又はアクセプターとなる不純物の活性化は従来膜厚が１０００Å程度以上有るシリコン膜に５５０℃程度以上の熱処理を加えねば達成し得なかった。この為、セルフ・アライン型薄膜半導体装置ではチャンネル部の膜厚も必然的に１０００Å程度以上となり、特性も悪かった。その上、ゲート絶縁層とゲート電極が出来上がった後、添加不純物イオン活性化の目的で５５０℃程度以上の熱処理が施される為、ゲート絶縁膜の膜質劣化が生じ、水素化処理が必要不可欠で有った。又、ゲート電極として金属材の使用が困難であった為、ゲート線の抵抗が高かったり、ゲート電極とゲート線を別々に作成する必要が有った。ところが本参考例７に依り、金属材料をゲート電極として使用出来、同時にばらつきの主因で有る水素処理を排除し、より簡昜な製造方法で高特性の薄膜半導体装置を安定的に製造し得る事に成功した。
【００５９】
【発明の効果】
以上述べて来た様に、本発明に依れば、薄膜トランジスタの製造方法において、基板上にチャンネル部となるアモルファス・シリコン薄膜を形成する工程と、前記アモルファス・シリコン薄膜に酸素プラズマを照射して第１の絶縁膜を形成した後、真空を破ることなく連続して前記第１の絶縁膜上にプラズマＣＶＤ法によってシリコン酸化膜からなる第２の絶縁膜を堆積することによりゲート絶縁膜を形成する工程と、前記ゲート絶縁膜が形成された基板を熱処理することによって前記アモルファス・シリコン薄膜を結晶化する工程と、前記熱処理する工程の後に前記ゲート絶縁膜が形成された基板を水素プラズマ処理する工程と、前記水素プラズマ処理された前記ゲート絶縁膜上にゲート電極を形成する工程とを有し、上記の工程最高温度が６００℃以下であることにより、ゲート絶縁膜を熱処理された後に水素プラズマ処理を行うため、チャンネルとなるシリコン膜を緻密な膜とすることができる。従って、優良なトランジスタ特性を有する薄膜半導体装置を大面積に均一に簡便な手法にて形成する事が可能となり、ＬＳＩの多層化や薄膜トランジスタを用いたアクティブマトリックス液晶ディスプレイの高性能化や低価格化を実現すると言う多大な効果を有する。
【図面の簡単な説明】
【００６０】
【図１】  一参考例を示すシリコン薄膜半導体装置製造の各工程に於ける素子断面図。
【図２】  本発明の実施例及び参考例で用いた電子サイクロトロン共鳴プラズマＣＶＤ装置の概要を示す図。
【図３】  一参考例の効果を示す図。
【図４】  一参考例の効果を示す図。
【図５】  一参考例を示すシリコン薄膜半導体装置の素子断面図。
【図６】  一参考例の効果を示す図。
【図７】  一参考例を示すシリコン薄膜半導体装置製造の各工程に於ける素子断面図。
【図８】  本発明の一実施例を示すシリコン薄膜半導体装置製造の各工程に於ける素子断面図。
【図９】  本発明の効果を示す図。
【図１０】  一参考例を示すシリコン薄膜半導体装置製造の各工程に於ける素子断面図。
【符号の説明】
【００６１】
１０１…下地基板
１０２…下地保護膜
１０３…ソース・ドレイン領域
１０４…シリコン薄膜
１０５…チャンネル部シリコン薄膜
１０６…ゲート絶縁膜
１０７…ゲート電極
１０８…層間絶縁膜
１０９…ソース・ドレイン取り出し電極
２０１…導波管
２０２…反応室
２０３…ガス導入管
２０４…外部コイル
２０５…基板
２０６…ヒータ
２０７…ガス導入管
５０１…ソース・ドレイン領域
５０２…ゲート電極
５０３…ソース・ドレイン領域
５０４…ゲート電極
５０５…ゲート電極
５０６…マスク材
５０７…ソース・ドレイン領域
７０１…基板
７０２…下地保護膜
７０３…パッドとなるシリコン膜
７０４…第二のシリコン膜
７０５…ゲート絶縁層
７０６…ゲート電極
７０７…レジスト
７０８…ソース・ドレイン領域
７０９…チャンネル部シリコン膜
７１０…層間絶縁膜
７１１…配線
８０１…絶縁基板
８０２…下地ＳｉＯ2膜
８０３…不純物を含んだシリコン薄膜
８０４…ソース・ドレイン領域
８０５…アモルファス・シリコン薄膜
８０６…いずれチャンネル部になる位置に丈残されたアモルファス・シリコン薄膜
８０７…酸素プラズマ
８０８…アモルファス・シリコン薄膜を酸化して形成したＳｉＯ2膜８０９…いずれチャンネル部となる残留しているアモルファス・シリコン薄膜
８１０…ＥＣＲ−ＰＥＣＶＤ法で堆積したＳｉＯ2膜
８１１…チャンネル部を構成するシリコン薄膜
８１２…ゲート電極
８１３…ソース・ドレイン取り出し電極
１００１…基板
１００２…下地保護膜
１００３…パッドとなるシリコン膜
１００４…第二のシリコン膜
１００５…ゲート絶縁層
１００６…ゲート電極
１００７…保護キャップ層
１００８…ソース・ドレイン領域
１００９…チャンネル部シリコン膜
１０１０…層間絶縁膜
１０１１…配線
【図１】
0003730185.tif 000002
【図２】
0003730185.tif 000003
【図３】
0003730185.tif 000004
【図４】
0003730185.tif 000005
【図５】
0003730185.tif 000006
【図６】
0003730185.tif 000007
【図７】
0003730185.tif 000008
【図８】
0003730185.tif 000009
【図９】
0003730185.tif 000010
【図１０】
0003730185.tif 000011