(57)【特許請求の範囲】
【請求項１】
外部電界により分極反転可能な有機薄膜を下部電極と上部電極の間に具備した強誘電体キャパシタを備える不揮発性メモリ素子の製造方法において、
各メモリセル毎に設けられた下部電極を区画する仕切部材を形成し、前記仕切部材の上層を有機薄膜の材料液に対して非親和性の材料で成膜する工程と、
前記有機薄膜の材料液を当該仕切部材で区画される下部電極上に充填した後、これを固化させることで有機薄膜を形成する工程とを備えたことを特徴とする不揮発性メモリ素子の製造方法。
【請求項２】
前記非親和性の材料として、ポリイミド、アモルファスシリコン、ポリシリコン又はフッ素を有する有機化合物から成る群から選択される材料を用いることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
【請求項３】
有機薄膜の材料液として、ビニリデンフルオライドとトリフルオロエチレンの共重合体を所定の溶媒に溶かした材料液を用いることを特徴とする請求項１または２に記載の不揮発性メモリ素子の製造方法。
【請求項４】
前記有機薄膜を形成する際には、インクジェット式記録ヘッドを用いて前記下部電極上に前記有機薄膜の材料液を塗布し、これを固化させることを特徴とする請求項１〜３のいずれか１の請求項に記載の不揮発性メモリ素子の製造方法。
【請求項５】
前記上部電極を成膜する際には、インクジェット式記録ヘッドを用いて前記上部電極の微粒子を含む材料液を前記有機薄膜上に塗布し、これを固化させることを特徴とする請求項１〜４のいずれか１の請求項に記載の不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は不揮発性メモリ素子の製造技術に関わり、特に、強誘電体プロセスの改良技術に係わる。
【０００２】
【従来の技術】
スタック型セル構造を有する１Ｔ１Ｃ（１トランジスタ＋１キャパシタ）型の不揮発性強誘電体メモリ素子の断面構造を図８に示す。同図において、半導体基板１には主にゲート電極２、ソース領域３及びドレイン領域４から構成されるセルトランジスタ１７と、素子分離用絶縁膜５が形成されている。各メモリセルを構成するセルトランジスタ１７には層間絶縁膜６を介して強誘電体キャパシタ１８が接続されている。強誘電体キャパシタ１８は下部電極７、強誘電体膜１９及び上部電極９から構成され、強誘電体膜１９はＰＺＴ系或いはＳＢＴ系の強誘電体材料等から構成されている。下部電極７は層間絶縁膜６に開口されたコンタクトホールを介してドレイン領域４に接続し、上部電極９は層間絶縁膜２１に開口されたコンタクトホールを介してプレートライン２０に接続する。また、ゲート電極２はワードラインに接続し、ソース領域３はビットラインに接続している。
【０００３】
上記の構成の不揮発性強誘電体メモリ素子を製造する場合、例えば、特開平７−３３５８４０号公報、特開平１１−２１４６２６号公報に開示されているように、半導体プロセスを用いて半導体基板１上にセルトランジスタ１７を形成した後、続いてゾル・ゲル法などの強誘電体プロセスによりセルトランジスタ１７に接続する強誘電体キャパシタ１８を形成していた。ゾル・ゲル法による強誘電体膜１９の成膜法は、Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，Ｖｏｌｌ．１１６，ｐｐ７９−９３“Ｒｅｃｅｎｔ  Ｒｅｓｕｌｔ  ｏｎ  Ｓｗｉｔｃｈｉｎｇ，Ｆａｔｉｇｕｅ  ａｎｄ  Ｅｌｅｃｔｒｉｃａｌ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｏｆ  Ｓｏｌ−Ｇｅｌ  ｂａｓｅｄ  ＰＺＴ  Ｃａｐａｃｉｔｏｒｓ”に詳細に記述されている。
【０００４】
尚、本明細書において、強誘電体プロセスとは強誘電体キャパシタに用いられるキャパシタ絶縁膜、例えば、ＰＺＴやＳＢＴ等の強誘電体の他、外部電界により分極反転可能な有機薄膜等の成膜プロセスをいうものとする。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の製法を用いて多層構造の不揮発性強誘電体メモリ素子を製造する場合、セルトランジスタ１７を下層に形成した後、その上層に強誘電体キャパシタ１８を形成するため、還元性の雰囲気によって酸化物である強誘電体膜１９に酸素欠損が生じ、特性劣化を生じる問題点が従来から指摘されている。
【０００６】
また、強誘電体キャパシタ１８の酸素欠損による特性劣化は５５０℃〜６００℃の酸素雰囲気中での熱処理により修復可能であるが、アルミニウムなどの低融点金属配線工程を行った後では熱処理を行うことはできない。さらに、強誘電体膜としてＰＺＴ系材料がよく用いられているが、製造工程における鉛の拡散によるプロセスラインの汚染を考慮すると、鉛を含有しない材料で不揮発性メモリ素子を製造することが望ましい。
【０００７】
そこで本発明はセルトランジスタを形成するための半導体プロセスと整合性のとれた強誘電体プロセスを具備した不揮発性メモリ素子の製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するべく、本発明に係る不揮発性メモリ素子の製造方法は、外部電界により分極反転可能な有機薄膜を下部電極と上部電極の間に具備した強誘電体キャパシタを備える不揮発性メモリ素子の製造方法において、各メモリセル毎に設けられた下部電極を区画する仕切部材を形成し、前記仕切部材の上層を有機薄膜の材料液に対して非親和性の材料で成膜する工程と、前記有機薄膜の材料液を当該仕切部材で区画される下部電極上に充填した後、これを固化させることで有機薄膜を形成する工程とを備えたことを特徴とする。かかる製法によれば、メモリ素子の高集積化に伴うメモリセル間のクロストークを防止することができる。
【０００９】
有機薄膜の材料液として、例えば、ビニリデンフルオライドとトリフルオロエチレンの共重合体を所定の溶媒に溶かした材料液が好適である。下部電極上に有機薄膜の材料液を塗布する際にインクジェット式記録ヘッドを用いれば、高精度なパターニングが可能になる。
【００１０】
また、本発明においては、上部電極の微粒子を含む材料液を有機薄膜上に塗布し、これを固化させることで上部電極を成膜してもよい。この場合、インクジェット式記録ヘッドを用いて上部電極の材料液を塗布すれば、上部電極のパターニングと成膜を一度に、且つ高精度に行うことができる。
【００１１】
また、本発明においては、各メモリセル毎に設けられた下部電極を区画する仕切部材を形成し、有機薄膜の材料液を当該仕切部材で区画される下部電極上に充填した後、これを固化させることで有機薄膜を形成してもよい。かかる製法によれば、メモリ素子の高集積化に伴うメモリセル間のクロストークを防止することができる。
【００１２】
上記の製法においては、さらに、仕切部材の上層を有機薄膜の材料液に対して非親和性の材料で成膜することが望ましい。かかる構成により、有機薄膜の材料液の塗布が容易に行える。非親和性の材料として、例えば、ポリイミド、アモルファスシリコン、ポリシリコン又はフッ素を有する有機化合物が好適である。
【００１３】
【発明の実施の形態】
発明の実施の形態１．
以下、図１乃至図３を参照して本実施の形態について説明する。
【００１４】
図１に本実施形態に係わる不揮発性メモリ素子のセル断面構造を示す。同図に示す不揮発性メモリ素子はスタック型のセル構造を有し、半導体基板１上にはゲート電極２、ソース領域３及びドレイン領域４等から構成されるセルトランジスタ１７、素子分離用絶縁膜５が形成され、その上層には層間絶縁膜６を介して強誘電体キャパシタ１８が形成されている。強誘電体キャパシタ１８は下部電極７、有機薄膜８及び上部電極９から構成されている。有機薄膜８は自発分極を有する有機材料から成膜されており、上部電極９及び下部電極７によって有機薄膜８に印加される電圧に対応して分極反転可能である。かかる分極特性を利用して情報の読み出し／書き込みを行うことができる。
【００１５】
有機薄膜８を構成する有機材料として、例えば、国際公開ＷＯ９９／１２１７０号公報に開示されている、ビニリデンフルオライド（ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ）とトリフルオロエチレン（ｔｒｉｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）の共重合体を用いることができる。両者の混合比を変えることでその有機薄膜８の特性を調整することができ、また、上記共重合体はビニリデンフルオライドの重合体よりも小さい抗電界と、より角型のヒステリシスループを有する。
【００１６】
図２に上記不揮発性メモリ素子の平面図を示す。メモリセルアレイ１０の所定領域（メモリセル部）には所定の形状にエッチング加工された複数の下部電極７がアレイ状に配置されている。また、メモリセル部の全面にわたってこれら複数の下部電極７を被覆するように上部電極９が形成されている。かかる構成において、上部電極９は全てのメモリセルに共通する電極（共通電極）の役割を担う。また、メモリセルアレイ１０の周辺部にはドライバ等の周辺回路が各メモリセルにアクセスするためのアドレス端子、データの入出力端子等の各種接続端子１１が形成されている。
（実施例）
次に、図３を参照して不揮発性メモリ素子の製造工程を説明する。同図（Ａ）に示すように、周知の半導体プロセスを用いて半導体基板１上にシリコン酸化膜の形成、不純物イオンの打ち込み、リンを含んだ多結晶シリコンの成膜とパターニング等を行い、ゲート電極２、ソース領域３及びドレイン領域４等を形成してセルトランジスタ１７、素子分離用絶縁膜５及び層間絶縁膜６を形成した。さらに、ドレイン領域４に連通するコンタクトホールを層間絶縁膜６に開口し、層間絶縁膜６上にアルミニウム膜をスパッタ法で成膜した後、アレイ状にパターニングしてメモリセル部に複数の下部電極７を形成した。
【００１７】
次に、上述した自発分極を有する有機材料を所望の溶媒に溶かして有機薄膜材料液８０を調整し、インクジェット式記録ヘッド１５を用いてメモリセル部の全面にわたって下部電極７上に塗布した（同図（Ｂ））。有機薄膜材料液８０は次工程において有機薄膜８を得るための前駆体となるものである。有機材料を溶かす溶媒として、ＰＧＭＥＡ、シクロヘキサン、カルビトールアセテート等が挙げられる。湿潤剤又はバインダとして、グリセリン、ジエチレングリコール、エチレングリコール等を必要に応じて加えても良い。インクジェット式記録ヘッド１５から有機薄膜材料液８０を吐出するためには粘度を数ｐｃ以下、表面張力を２０ｄｙｎ／ｃｍ〜７０ｄｙｎ／ｃｍの範囲にすることが好ましい。
【００１８】
有機薄膜材料液８０を塗布する領域、即ちメモリセル部の面積は各メモリセルの占有面積に比べて大きいため、インクジェット式記録ヘッドによるパターニング塗布が可能である。インクジェット式記録ヘッドによるパターニングプロセスによれば、安価な設備でパターン形成面の任意の場所に任意の厚さで有機薄膜前駆体８０を塗布することができる。インクジェット式記録ヘッドとしては、圧電体素子の体積変化により所望の流動体を吐出させるピエゾジェット方式であっても、熱の印加により急激に蒸気が発生することにより流動体を吐出させるバブルジェット方式であってもよい。アレイ状に配置されているそれぞれの下部電極７上に有機薄膜材料液８０を塗布した後、１５０℃〜２００℃の温度での熱処理によりこれを乾燥させた。かかる工程により有機薄膜材料液８０は溶媒成分が蒸発し、固化することで有機薄膜８となる（同図（Ｃ））。
【００１９】
次に、上部電極を構成する金属、例えば、アルミニウムの微粒子を適当な溶媒に溶かして上部電極材料液９０を調整し、インクジェット式記録ヘッド１５を用いてこれを有機薄膜８上に塗布した（同図（Ｄ））。上部電極材料液９０は次工程において上部電極９を形成するための前駆体となるものである。アルミニウムの微粒子を溶かす溶媒として、ブチルカルビトールアセテート、３−ジメチル−２−イミタゾリジン、ＢＭＡ等を用いることができる。続いて、有機薄膜８上に塗布された上部電極材料液９０を熱処理し、溶媒成分を蒸発させて上部電極９を形成した（同図（Ｅ））。
【００２０】
尚、上部電極９を構成する金属として、アルミニウムの他に、ＲｕＯ２、Ｐｔ、ＩｒＯ２、ＯｓＯ２、ＭｏＯ２、ＲｅＯ２、ＷＯ２、ＹＢａ２Ｃｕ３Ｏ７−ｘ、Ａｕ、Ａｇ、Ｉｎ、Ｉｎ−Ｇａ合金、Ｇａ、半田等が挙げられる。
【００２１】
上記の製造工程で得られたメモリセルアレイ１０の接続端子１１をドライバ等の周辺回路と接続し、さらに樹脂で封止することで不揮発性メモリ素子が完成する。
【００２２】
上述の製法によれば、有機薄膜８をインクジェット式記録ヘッド１５でパターン形成することができるため、有機薄膜８の成膜温度を１５０℃〜２００℃以下に設定することができる。従って、強誘電体キャパシタ１８を６５０℃以上の熱処理を必要とするゾル・ゲル法で成膜していた従来の製法と比較してセルトランジスタ１７に与えるダメージを極力抑えることができる。その結果、インクジェット式記録ヘッド１５による有機薄膜８のパターニングプロセスはセルトランジスタを形成するための半導体プロセスと整合性がとれるため、前述した従来技術の問題点を解決することができる。
【００２３】
また、従来のゾル・ゲル法による強誘電体プロセスではリソグラフィ法による強誘電体膜１９のパターニング加工が必要であるが、本製法によれば有機薄膜８をインクジェット式記録ヘッド１５でパターニング塗布することができるため、リソグラフィ工程を省略することができる。その結果、製造工程を簡略化することができる。
【００２４】
また、従来のリソグラフィ工程では、レジスト塗布、露光、現像等の工程を必要としていたため、設備投資が大きく保守に手間がかかり、さらに、エッチング工程で一度塗布した材料を除去するため、材料の無駄が多いという問題があったが、本製造法によればインクジェット式記録ヘッド１５で有機薄膜８の成膜とパターニングを一度に行えるため、工場のような大型設備を必要とせず、さらに材料の無駄を省けるため、製造コストを大幅に下げることができる。
【００２５】
また、インクジェット式記録ヘッド１５の解像度は、例えば４００ｂｐｉと微細であるため、μｍオーダーの精度で任意のパターニング塗布が可能である。従って、メモリ素子の高集積化に対応して有機薄膜８の微細なパターニングが可能である。
【００２６】
但し、本実施形態においては有機薄膜材料液８０を塗布する手段として上述したインクジェット式記録ヘッド１５を用いる他に、各種印刷法、スピンコート法、スプレーコート法等を用いることもできる。
【００２７】
また、強誘電体膜１９としてＰＺＴ系材料を用いていた従来技術と比較すると、上述した有機薄膜８は鉛を含有しないため、鉛の拡散による製造プロセスラインの汚染を防止することができる。
発明の実施の形態２．
以下、図４乃至図７を参照して本実施の形態について説明する。
【００２８】
図４に本実施形態に係わる不揮発性メモリ素子のセル断面構造を示す。同図に示す不揮発性メモリ素子の基本的な構造は実施形態１と同様であるから、同一符号は同一部材を表すものとし、その詳細な説明は省略する。
【００２９】
本実施形態の不揮発性メモリ素子は各メモリセル毎に形成される強誘電体キャパシタ１８同士を区画するための仕切部材１４が形成されている点で実施形態１と相違する。仕切部材１４はメモリ素子の高集積化に伴うメモリセル間のクロストークを防止するために設けられたものである。
【００３０】
仕切部材１４は層間絶縁膜１２及びその上に積層される撥液層１３の２層構造になっている。撥液層１３は有機薄膜材料液８０に対する接触角が大きい性質を備えた薄膜であり、有機薄膜材料液８０と非親和性を有する。仕切部材１４の上層を有機薄膜材料液８０と非親和性を有する材料で構成することで、仕切部材１４で区画される凹部内への有機薄膜材料液８０の充填の際に、当該凹部と隣接する凹部内への漏れを防止することができる。撥液層１３の材料として、例えば、ポリイミド、アモルファスシリコン、ポリシリコン、フッ素を有する有機化合物などが好適である。また、層間絶縁膜１２としてシリコン酸化膜或いはシリコン窒化膜を用いると、これらの材料は有機薄膜材料液８０に対して親和性があるため、仕切部材１４内で区画される凹部内への有機薄膜材料液８０の充填を良好に行うことができる。また、下部電極７をアルミニウムで形成すると、有機薄膜材料液８０は下部電極７に対して親和性を有するため、凹部内への充填をさらに良好に行うことができる。
【００３１】
図５に上記不揮発性メモリ素子の平面図を示す。メモリセルアレイ１０の所定領域（メモリセル部）には仕切部材１４でアレイ状に区画された複数の下部電極７が配置されている。また、メモリセル部の全面にわたってこれらの下部電極７を被覆するように上部電極９が形成されている。かかる構成において、上部電極９は全てのメモリセルに共通する電極（共通電極）の役割を担う。また、メモリセルアレイ１０の周辺部にはドライバ等の周辺回路が各メモリセルにアクセスするためのアドレス端子、データの入出力端子等の各種接続端子１１が形成されている。
（実施例）
次に、図６及び図７を参照して不揮発性メモリ素子の製造工程を説明する。図６（Ａ）に示すように、周知の半導体プロセスを用いて半導体基板１上にゲート電極２、ソース領域３及びドレイン領域４等を形成してセルトランジスタ１７、素子分離用絶縁膜５及び層間絶縁膜６を形成した。さらに、ドレイン領域４に連通するコンタクトホールを層間絶縁膜６に開口し、層間絶縁膜６上にアルミニウム膜をスパッタ法で成膜した後、アレイ状にパターニングして下部電極７を形成した。
【００３２】
次に、下部電極７を含む層間絶縁膜６上に層間絶縁膜１２及び撥液層１３を順次積層し、下部電極７に対応する位置を選択的にエッチングして下部電極７を表面に露出した（同図（Ｂ））。この工程によりメモリセル部に仕切部材１４が形成される。層間絶縁膜１２として例えばシリコン酸化膜を成膜する場合は、有機シラン（ＴＥＯＳ）及び酸素を反応ガスとして用いたプラズマＣＶＤ法などにより成膜することができ、シリコン窒化膜を成膜する場合は、シラン系ガス及び窒素を反応ガスとして用いたプラズマＣＶＤ法などにより成膜することができる。撥液層１３としてポリイミドを成膜する場合は、リソグラフィ法や印刷法等、任意の方法を選択できる。リソグラフィ法を使用する場合は、スピンコート、スプレーコード、ロールコート、ダイコート、ディップコート等所定の方法で有機材料を塗布すればよい。
【００３３】
続いて、仕切部材１４で区画される下部電極７上に有機薄膜材料液８０を充填し（同図（Ｃ））、熱処理により溶媒成分を蒸発させて有機薄膜８を形成した（図７（Ｄ））。有機薄膜材料液８０の充填は仕切部材１４から溢れない程度の量を各メモリセル毎に塗布した。次いで、上部電極材料液９０を各メモリセル上に塗布し（同図（Ｅ））、熱処理により溶媒成分を蒸発させて上部電極９を形成した（同図（Ｆ））。以上の工程を経てメモリセルアレイ１０が形成される。
【００３４】
上述の製法によれば、各メモリセルを区画する仕切部材１４を設けた構成としたため、メモリ素子の高集積化に伴う隣接するメモリセル間のクロストークを有効に防止できる。従って、メモリ素子の高集積化が可能になる。また、仕切部材１４の上層には撥液層１３が形成されているため、仕切部材１４で区画される下部電極７上への有機薄膜材料液８０の充填を容易に行うことができる。
【００３５】
【発明の効果】
本発明によれば、自発分極を有する有機薄膜の成膜温度を１５０℃〜２００℃以下に設定することができるため、６５０℃以上の熱処理を必要とするゾル・ゲル法で強誘電体キャパシタを形成していた従来の製法と比較してセルトランジスタに与えるダメージを極力抑えることができる。その結果、本発明の強誘電体プロセスはセルトランジスタを形成するための半導体プロセスと整合性を図ることができる。
【００３６】
また、インクジェット式記録ヘッドを用いた強誘電体プロセスにより、リソグラフィ工程を省略することができ、製造工程の簡略化、製造コストの低減を実現することができる。
【００３７】
さらに、本発明によれば、各メモリセルを区画する仕切部材を設けた構成としたため、メモリ素子の高集積化に伴う隣接するメモリセル間のクロストークを有効に防止できる。従って、メモリ素子の高集積化が可能になる。
【図面の簡単な説明】
【図１】実施の形態１における不揮発性メモリ素子の断面図である。
【図２】実施の形態１における不揮発性メモリ素子の平面図である。
【図３】実施の形態１における不揮発性メモリ素子の製造工程断面図である。
【図４】実施の形態２における不揮発性メモリ素子の断面図である。
【図５】実施の形態２における不揮発性メモリ素子の平面図である。
【図６】実施の形態２における不揮発性メモリ素子の製造工程断面図である。
【図７】実施の形態２における不揮発性メモリ素子の製造工程断面図である。
【図８】従来の不揮発性メモリ素子の断面図である。
【符号の説明】
１…半導体基板、１７…セルトランジスタ、７…下部電極、８…有機薄膜、９…上部電極、１０…メモリセルアレイ、１５…インクジェット式記録ヘッド、１８…強誘電体キャパシタ
【図１】
0003622598.tif 000002
【図２】
0003622598.tif 000003
【図３】
0003622598.tif 000004
【図４】
0003622598.tif 000005
【図５】
0003622598.tif 000006
【図６】
0003622598.tif 000007
【図７】
0003622598.tif 000008
【図８】
0003622598.tif 000009