(57)【特許請求の範囲】
【請求項１】
互いに対向して電気光学的物質が挟入された一対の透明基板と、該透明基板の一方の面上に互いに平行に配された複数の第１電極と、該第１電極に直交し、互いに平行に配された複数の第２電極と、上記第１・第２電極の交差位置に配され、第１・第２電極にそれぞれ接続された複数のスイッチング素子と、該各スイッチング素子に接続され、マトリックス状に配列された複数の絵素電極と、上記第１・第２電極を駆動する第１・第２電極駆動手段と、上記第１・第２電極と静電結合する入力手段と、上記第１・第２電極駆動手段によって第１・第２電極を駆動して各スイッチング素子を選択的に動作させて電気光学的物質に画像を書き込み画像を表示する表示期間に、上記第１電極が駆動された際における入力手段による入力位置を表す第１位置情報を検出する第１位置情報検出手段と、上記表示期間外に上記第２電極を駆動した際における入力手段による入力位置を表す第２位置情報を検出する第２位置情報検出手段とを有する表示一体型タブレット装置において、
上記第１電極駆動手段は、上記第１電極を駆動するに際して、第１位置情報を検出するために、第１電極に電位変化を起こさせる走査信号を出力し、該走査信号を最低２つの第１電極に同時に入力することを特徴とする表示一体型タブレット装置。
【請求項２】
上記第１電極駆動手段に接続されると共に、上記表示期間の開始を示唆する基準信号と同期し、あるパルス幅を持つ信号を所定パルス幅を持つ表示制御信号に拡大変換するパルス幅拡大手段と、
上記表示制御信号に応じて画像表示を行うための駆動信号を生成し、最低２つの第１電極が所望の重複時間を持つように上記駆動信号を順次出力する順次出力部と、該順次出力部に接続され、上記駆動信号の一部を所定のタイミングで所定時間だけせき止めることにより上記走査信号を生成するゲート部とを有する上記第１電極駆動手段と、
上記第２電極駆動手段に接続され、画像データを上記駆動信号の重複時間分だけ遅延させる遅延手段とを備えることを特徴とする請求項１記載の表示一体型タブレット装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータやワードプロセッサ等に文字や図形等を入力する際に用いられる表示一体型タブレット装置に関するものである。
【０００２】
【従来の技術】
手書き文字や図形をコンピュータやワードプロセッサ等に入力する手段としては、例えば、液晶ディスプレイと各種タブレットとを組み合わせた座標入力装置が実用化されている。この座標入力装置は、タブレットへの入力文字や図形等が、操作者が紙に筆記用具で書いた感覚で入力され、且つ液晶ディスプレイに表示される。このような用途に用いられるタブレットとして、表示一体型タブレット装置がある。この表示一体型タブレット装置は、例えば図４１に示すように、１フレーム期間中に、タブレット上のＹ座標を検出し、且つ画像を表示する表示期間（Ｙ座標検出期間）Ｔ１’と、タブレット上のＸ座標を検出するＸ座標検出期間Ｔ２’とを設けて、座標検出と画像表示とを時分割で行うようにしている。
【０００３】
従来の表示一体型タブレット装置は、図４０に示すように、アクティブマトリリックスタイプの液晶表示パネル（以下、単に表示パネルという）１５１を有している。上記表示パネル１５１は、透明なＴＦＴ（薄膜トランジスタ）基板１６０上に互いに平行に配列された複数の行電極Ｇ１’、Ｇ２’、Ｇ３’、…、Ｇｎ’（以下、任意の行電極をＧ’と記載する）、及びこの行電極Ｇ’群と直交して互いに平行に配列された列電極Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’（以下、任意の列電極をＳ’と記載する）を有する。そして、各行電極Ｇ’と列電極Ｓ’との交差位置には、ＴＦＴ１６１を配置する。各ＴＦＴ１６１のゲート電極には行電極Ｇ’が接続される一方、ソース電極には列電極Ｓ’が接続されている。また、ＴＦＴ１６１の各々のドレイン電極には複数の絵素電極１６２が接続されている。各絵素電極１６２は、各行電極Ｇ’と列電極Ｓ’とによって囲まれた領域にマトリックス状に配列される。
【０００４】
上記ＴＦＴ基板１６０の裏面側には、このＴＦＴ基板１６０に対向して対向基板１６３が配置され、この対向基板１６３における内側の面上にＴＦＴ基板１６０と大略同面積の対向電極１６４を配設している。即ち、ＴＦＴ基板１６０と対向基板１６３との間に対向電極１６４が配されている。そして、各絵素電極１６２と対向電極１６４との間には液晶を挟入して絵素マトリックスを構成している。なお、上記対向電極１６４には、対向電極駆動回路１６５が接続されており、電源回路１６６及び対向電極駆動回路１６５を介してバイアス電圧が供給される。
【０００５】
表示一体型タブレット装置は、上記表示パネル１５１を駆動するための行電極駆動回路１５２及び列電極駆動回路１５３が設けられる。行電極駆動回路１５２には行電極Ｇ’群が接続され、列電極駆動回路１５３には列電極Ｓ’群が接続される。上記行電極駆動回路１５２及び列電極駆動回路１５３を制御するために、表示一体型タブレット装置は、さらに、表示制御回路１５４、検出制御回路１５５、及び切り替え回路１５８を有する。表示制御回路１５４は上記行電極駆動回路１５２及び列電極駆動回路１５３に表示制御信号を供給し、検出制御回路１５５は列電極駆動回路１５３に検出制御信号を供給する。切り替え回路１５８は、画像表示動作を行うか座標検出動作を行うかを後述の制御回路１５９により制御されて切り替える。
【０００６】
また、表示一体型タブレット装置は、表示パネル１５１上の位置を検出するための電子ペン１５６を有する。上記電子ペン１５６は、表示パネル１５１上の行電極Ｇ’及び列電極Ｓ’と浮遊容量で結合される入力インピーダンスの高い検出電極を先端に有している。電子ペン１５６に接続された座標検出回路１５７は、電子ペン１５６からの信号を受けて表示パネル１５１上における電子ペン１５６の先端座標を検出する。制御回路１５９は、上記座標検出回路１５７及び切り替え回路１５８を制御して画像表示動作及び座標検出動作を実施する。
【０００７】
上記行電極駆動回路１５２は、図４１に示すように、表示期間（Ｙ座標検出期間）Ｔ１’に行電極走査信号ｇ１’〜ｇｎ’（以下、任意の行電極走査信号をｇ’と記載する）の走査パルスを表示パネル１５１上の各行電極Ｇ’に順次印加して行電極Ｇ’を走査する。上記列電極駆動回路１５３は、上記行電極Ｇ’の走査に同期して、各行電極Ｇ’に係る絵素の表示内容に応じた電圧レベルを有する列電極駆動信号ｓａ１’〜ｓａｎ’の駆動パルスを列電極Ｓ’に印加する。さらに、上記行電極Ｇ’の走査とは独立して、Ｘ座標検出期間Ｔ２’に列電極走査信号ｓｂ１’〜ｓｂｎ’の走査パルスを各列電極Ｓ’に順次印加して列電極Ｓ’を走査する。この列電極駆動信号ｓａ１’〜ｓａｎ’と、列電極走査信号ｓｂ１’〜ｓｂｎ’とで列電極信号ｓ１’〜ｓｎ’が形成されている。なお、図４１は、例として行電極Ｇ’及び列電極Ｓ’がそれぞれ６本ずつのときに入力される信号を示している。
【０００８】
なお、上記行電極駆動回路１５２が生成する走査パルスと、列電極駆動回路１５３が生成する駆動パルス及び走査パルスとは、電源回路１６６からの供給電圧によって生成される。
【０００９】
上記構成によれば、行電極Ｇ’に印加された走査パルス、あるいは列電極Ｓ’に印加された走査パルスに起因して電子ペン１５６の検出電極に誘導電圧が誘起される。座標検出回路１５７は、制御回路１５９からの座標検出タイミング信号に基づいて検出電極に発生する誘導電圧の発生タイミングを検出して、電子ペン１５６の先端座標を検出する。
【００１０】
上記座標検出回路１５７によって電子ペン１５６の先端座標が検知されると、この先端座標を表すＸ座標検出信号及びＹ座標検出信号が座標検出回路１５７から出力される。そして、Ｘ座標検出信号及びＹ座標検出信号に基づいて表示パネル１５１上における電子ペン１５６の先端位置に点画像を表示するための表示データ信号が生成されて表示制御回路１５４に入力される。その結果、制御回路１５９の制御に基づいた切り替え回路１５８により表示制御回路１５４が選択され、その後、表示制御回路１５４、行電極駆動回路１５２、及び列電極駆動回路１５３の動作によって表示パネル１５１上における電子ペン１５６の先端位置に点画像が表示される。
【００１１】
こうして、ユーザがあたかも筆記用具で紙に書くように表示パネル１５１上に電子ペン１５６によって文字や記号や絵を書き込むことができる。それと共に、上記Ｘ座標検出信号及びＹ座標検出信号の変化から入力文字や入力記号が認識され、その認識結果を用いて文書作成や制御指示等を実施できる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来の表示一体型タブレット装置は次のような３つの問題を有している。
【００１３】
第１に、図４１に示すように、上記表示期間（Ｙ座標検出期間）Ｔ１’における水平同期信号Ｈの１周期の期間には、行電極走査信号ｇ’は、１本の行電極Ｇ’にしか印加していない。その上、表示パネル１５１の表示品位を良くするために、ＴＦＴ基板１６０の行電極Ｇ’の幅をできるだけ狭くして、絵素電極１６２の開口率をできるだけ大きく取るような構造にしている。そのため、１本の行電極Ｇ’と電子ペン１５６の先端部にある検出電極との静電結合容量は非常に小さい値になってしまい、結果的に検出信号が小さくなるので、Ｓ／Ｎが充分に得られず、座標検出精度の劣化を招いてしまう。
【００１４】
第２に、ＴＦＴ基板１６０の行電極Ｇ’または列電極Ｓ’と電子ペン１５６の検出電極との静電結合容量は小さいので、静電妨害ノイズ発生源が電子ペン１５６の近傍にあると、電子ペン１５６の検出座標を誤る確率が高くなる。従って、検出した座標を基にコンピュータ等によってモード切り替えを行うような場合、致命的な誤動作となってしまう。
【００１５】
第３に、表示パネル１５１と電子ペン１５６との間には、電子ペン１５６操作時の傷防止保護パネルが設けられている。この傷防止保護パネルは、電子ペン１５６を操作する際の押圧により変形するので、電子ペン１５６の検出電極と表示パネル１の電極との距離が変形する。従って、静電結合容量が変化して、座標信号のレベルが変動する。この座標信号はコンパレータに入力されて、しきい値によってパルス化された座標検出信号として抽出されているので、座標信号レベルが変動すると、パルス化された座標検出信号の中心位置も揺らいでしまう。
【００１６】
本発明は、上記従来の問題点に鑑みなされたものであって、その第１の目的は、最低２つ以上の行電極に走査信号を供給することにより、行電極と電子ペンの先端電極との間の静電結合容量が増大し得る表示一体型タブレット装置を提供することにある。また、第２の目的は、外部から混入する妨害ノイズを検出し得る表示一体型タブレット装置を提供することにある。さらに、第３の目的は、最適化された周波数透過手段を用いることにより座標検出信号の揺らぎを防ぐことのできる表示一体型タブレット装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の請求項１記載の表示一体型タブレット装置は、互いに対向して電気光学的物質が挟入された一対の透明基板（例えば、ＴＦＴ基板）と、該透明基板の一方の面上に互いに平行に配された複数の第１電極（例えば、行電極）と、該第１電極に直交し、互いに平行に配された複数の第２電極（例えば、列電極）と、上記第１・第２電極の交差位置に配され、第１・第２電極にそれぞれ接続された複数のスイッチング素子（例えば、ＴＦＴ）と、該各スイッチング素子に接続され、マトリックス状に配列された複数の絵素電極と、上記第１・第２電極を駆動する第１・第２電極駆動手段（例えば、行電極駆動回路、及び列電極駆動回路）と、上記第１・第２電極と静電結合する入力手段（例えば、電子ペン）と、上記第１・第２電極駆動手段によって第１・第２電極を駆動して各スイッチング素子を選択的に動作させて電気光学的物質に画像を書き込み画像を表示する表示期間に、上記第１電極が駆動された際における入力手段による入力位置を表す第１位置情報を検出する第１位置情報検出手段（例えば、Ｙ座標信号検出回路）と、上記表示期間外に上記第２電極を駆動した際における入力手段による入力位置を表す第２位置情報を検出する第２位置情報検出手段（例えば、Ｘ座標信号検出回路）とを有する表示一体型タブレット装置において、上記第１電極駆動手段は、上記第１電極を駆動するに際して、第１位置情報を検出するために、第１電極に電位変化を起こさせる走査信号（例えば、行電極走査信号）を出力し、該走査信号を最低２つの第１電極に同時に入力することを特徴としている。
【００１８】
上記構成によれば、表示期間に、第１・第２電極駆動手段によって第１・第２電極が駆動されて各スイッチング素子が選択的に動作され、電気光学的物質に画像が書き込まれる。その際に、第１電極駆動手段は、第１電極に電位変化を起こさせる走査信号を第１電極に入力する。第１電極と入力手段とは静電結合しているので、上記電位変化により入力手段に誘導電圧が誘起される。第１位置情報検出手段は、この誘導電圧が誘起された位置を第１位置情報として検出する。
【００１９】
このとき、上記走査信号が最低２つの第１電極に同時に入力されているので、１つの第１電極のみに走査信号が入力されていた従来のものと比べ、入力手段と第１電極との間に生成される静電結合容量を大きくすることができる。従って、入力手段に従来よりも大きな誘導電圧が誘起される。この結果、入力手段から第１位置情報検出手段に入力される信号が増大し、Ｓ／Ｎが高くなり、高精度の第１位置情報を得ることが可能となる。
【００２０】
請求項２記載の表示一体型タブレット装置は、請求項１記載の構成に加えて、上記第１電極駆動手段に接続されると共に、上記表示期間の開始を示唆する基準信号と同期し、あるパルス幅を持つ信号を所定パルス幅を持つ表示制御信号（例えば、シフトデータ信号）に拡大変換するパルス幅拡大手段（例えば、スタートパルス幅拡大回路）と、上記表示制御信号に応じて画像表示を行うための駆動信号を生成し、最低２つの第１電極が所望の重複時間を持つように上記駆動信号を順次出力する順次出力部（例えば、シフトレジスタ）と、該順次出力部に接続され、上記駆動信号の一部を所定のタイミングで所定時間だけせき止めることにより上記走査信号を生成するゲート部（例えば、ＡＮＤゲート）とを有する上記第１電極駆動手段と、上記第２電極駆動手段に接続され、画像データを上記駆動信号の重複時間分だけ遅延させる遅延手段（例えば、遅延回路）とを備えることを特徴としている。
【００２１】
上記構成によれば、パルス幅拡大手段により生成された表示制御信号は第１電極駆動手段に入力される。そして、第１電極駆動手段の順次出力部により画像表示を行うための駆動信号が生成される。ゲート部にてこの駆動信号を例えば一瞬だけ“オフ”となる期間を設けることにより、請求項１記載の電位変化を起こさせる走査信号が生成される。このとき、複数の第１電極に供給される上記駆動信号は互いにある重複時間が設けられているので、遅延手段によりこの重複した時間だけ遅らせて画像データを伝達する。即ち、画像が重ならないように表示することができる。この結果、従来の装置に簡単な構成要素を加えるだけで、請求項１記載の作用効果を容易に実現することができる。
【００２２】
本発明では、互いに対向して電気光学的物質が挟入された一対の透明基板と、該透明基板の一方の面上に互いに平行に配された複数の第１電極と、該第１電極に直交し、互いに平行に配された複数の第２電極と、上記第１・第２電極を駆動する第１・第２電極駆動手段と、上記第１・第２電極と静電結合する入力手段と、上記第１電極が駆動された際における入力手段による入力位置を表す第１位置情報を検出する第１位置情報検出手段と、上記第２電極を駆動した際における入力手段による入力位置を表す第２位置情報を検出する第２位置情報検出手段とを有する表示一体型タブレット装置において、上記第１・第２電極の駆動期間外（例えば、ノイズ検出期間）に外部から混入する妨害ノイズを検出する妨害ノイズ検出手段（例えば、ノイズ信号検出回路）を備えても構わない。
【００２３】
上記構成によれば、第１・第２電極を駆動することにより、第１電極あるいは第２電極と入力手段との間に誘導電圧が誘起される。この電圧を第１及び第２位置情報検出手段で検出することにより、透明基板上の入力手段の位置である第１・第２位置情報が得られる。このとき、第１電極あるいは第２電極と入力手段との間の静電結合容量は小さいので、静電妨害ノイズ発生源が装置の近傍にあると、上記第１・第２位置情報の誤検出の原因となる。
【００２４】
そこで、上記第１・第２電極の駆動期間外に外部から混入する妨害ノイズを検出する妨害ノイズ検出手段を設けることにより、静電妨害ノイズ発生源の有無を検出する。これにより、上記第１・第２位置情報の信頼性を判定し、静電妨害ノイズ発生源が有る場合には、妨害ノイズによって誤検出された座標の補正や補完に利用することが可能となる。
【００２５】
この構成では、上記妨害ノイズ検出手段は、所望の周波数帯域で信号を取り出す周波数透過手段（例えば、バンドパスフィルタ）を有し、該周波数透過手段は上記第１あるいは第２位置情報検出手段の構成要素でもあるとしても構わない。
【００２６】
上記構成によれば、妨害ノイズ検出手段の周波数透過手段が、第１あるいは第２位置情報検出手段の周波数透過手段と共有されているので、妨害ノイズ検出手段を備えることによって装置の構成要件が増大するのを防ぐことが可能となる。
【００２７】
本発明では、互いに対向して電気光学的物質が挟入された一対の透明基板と、該透明基板の一方の面上に互いに平行に配された複数の第１電極と、該第１電極に直交し、互いに平行に配された複数の第２電極と、上記第１・第２電極を駆動する第１・第２電極駆動手段と、上記第１・第２電極と静電結合する入力手段と、上記第１電極が駆動された際における入力手段による入力位置を表す第１位置情報を検出する第１位置情報検出手段と、上記第２電極を駆動した際における入力手段による入力位置を表す第２位置情報を検出する第２位置情報検出手段とを有する表示一体型タブレット装置において、上記２つの位置情報検出手段はそれぞれ、上記入力手段からの信号を所望の周波数帯域で取り出す周波数透過手段と、該周波数透過手段を通過した信号をしきい値と比較することにより所望の位置情報を検出する比較手段（例えば、コンパレータ）を有し、上記周波数透過手段を通過した信号の波形のしきい値付近の立ち上がり時間変化率が、上記波形のしきい値付近の立ち下がり時間変化率と極性が逆で絶対値が等しくなるように最適化されていても構わない。
【００２８】
上記構成によれば、第１・第２電極を駆動することにより、第１電極あるいは第２電極と入力手段との間に誘導電圧が誘起される。この電圧による信号を第１位置情報検出手段に入力し、周波数透過手段により所望の周波数帯域を持つ信号として取り出し、比較手段によりその信号をしきい値と比較して第１位置情報を検出する。
【００２９】
このとき、周波数透過手段を通過した信号の波形のしきい値付近の立ち上がり時間変化率が、上記波形のしきい値付近の立ち下がり時間変化率と極性が逆で絶対値が等しくなるように最適化されているので、上記波形が低周波域成分で揺らいだとしても第１位置情報の時間的な揺らぎは生じない。
【００３０】
また、第２位置情報も上記第１位置情報と同様の過程を経て得られるので、第２位置情報の時間的な揺らぎも生じない。これにより、位置情報の強度変動や低周波のノイズに対して、精度の高い座標検出が可能となる。
【００３１】
本発明では、互いに対向して電気光学的物質が挟入された一対の透明基板と、該透明基板の一方の面上に互いに平行に配された複数の第１電極と、該第１電極に直交し、互いに平行に配された複数の第２電極と、上記第１・第２電極の交差位置に配され、第１・第２電極にそれぞれ接続された複数のスイッチング素子と、該各スイッチング素子に接続され、マトリックス状に配列された複数の絵素電極と、上記第１・第２電極を駆動する第１・第２電極駆動手段と、上記第１・第２電極と静電結合する入力手段と、上記第１・第２電極駆動手段によって第１・第２電極を駆動して各スイッチング素子を選択的に動作させて電気光学的物質に画像を書き込み画像を表示する表示期間に、上記第１電極が駆動された際における入力手段による入力位置を表す第１位置情報を検出する第１位置情報検出手段と、上記表示期間外に上記第２電極を駆動した際における入力手段による入力位置を表す第２位置情報を検出する第２位置情報検出手段とを有する表示一体型タブレット装置において、上記第１電極駆動手段は、画像表示を行うための駆動信号が入力され、該駆動信号を順次出力する順次出力部と、該順次出力部に接続され、上記駆動信号の一部を所定のタイミングで所定時間だけせき止めることにより、第１電極に電位変化を起こさせ、第１位置情報を検出する走査信号を生成するゲート部とを有し、上記ゲート部が駆動信号の一部をせき止める上記所定時間よりも長い時間の間、上記第１位置情報検出手段が第１位置情報の信号を通過するように制御する制御手段（例えば、制御回路）を備えても構わない。
【００３２】
上記構成によれば、第１電極駆動手段におけるゲート部が駆動信号の一部を所定時間だけせき止めることにより、第１電極に電位変化を起こさせる走査信号が生成される。このとき、制御手段は、上記所定時間よりも長い時間の間、第１位置情報検出手段が第１位置情報の信号を通過させるように制御するので、第１電極の電位の立ち上がりと立ち下がりの両方のエネルギーを有効に活用することができる。この結果、検出される第１位置情報の信号のＳ／Ｎが増大し、検出精度が向上する。
【００３３】
本発明では、互いに対向して電気光学的物質が挟入された一対の透明基板と、該透明基板の一方の面上に互いに平行に配された複数の第１電極と、該第１電極に直交し、互いに平行に配された複数の第２電極と、上記第１・第２電極の交差位置に配され、第１・第２電極にそれぞれ接続された複数のスイッチング素子と、該各スイッチング素子に接続され、マトリックス状に配列された複数の絵素電極と、上記第１・第２電極を駆動する第１・第２電極駆動手段と、上記第１・第２電極と静電結合する入力手段と、上記第１・第２電極駆動手段によって第１・第２電極を駆動して各スイッチング素子を選択的に動作させて電気光学的物質に画像を書き込み画像を表示する表示期間に、上記第１電極が駆動された際における入力手段による入力位置を表す第１位置情報を検出する第１位置情報検出手段と、上記表示期間外に上記第２電極を駆動した際における入力手段による入力位置を表す第２位置情報を検出する第２位置情報検出手段とを有する表示一体型タブレット装置において、画像表示を行うための駆動信号を生成すると共に、画像表示の水平同期期間に等しい周期を持ち、入力手段に発生する信号の極性反転のタイミングを指示する第１基準信号（例えば、第１クロック信号）と、該第１基準信号と同周期で位相が異なり、第１位置情報を検出するタイミングを指示する第２基準信号（例えば、第２クロック信号）とを生成し、上記第１及び第２基準信号の位相差時間を上記第１位置情報の信号の過渡応答時間より長くする表示制御手段（例えば、表示制御回路）を備え、上記第１電極駆動手段は、上記駆動信号を順次出力する順次出力部と、該順次出力部に接続され、上記駆動信号の一部を上記第２基準信号のパルス幅と等しい時間だけせき止めることにより、第１電極に電位変化を起こさせ、第１位置情報を検出する走査信号を生成するゲート部とを有しても構わない。
【００３４】
上記構成によれば、表示制御手段は、駆動信号と第１及び第２基準信号とを生成する。そして、第１基準信号に同期して入力手段に発生する信号の極性が反転する一方、第２基準信号に応じて第１位置情報を検出する。このとき、第１及び第２基準信号の位相差時間が第１位置情報の信号の過渡応答時間より長いので、第１位置情報の信号が受ける極性反転の影響を最小限にすることができる。この結果、良好なＳ／Ｎを有する第１位置情報を得ることが可能となる。
【００３５】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図３９に基づいて説明すれば、以下の通りである。
【００３６】
本実施の形態の表示一体型タブレット装置は、図１に示すように、アクティブマトリックスタイプの液晶表示パネル（以下、単に表示パネルという）１を有している。上記表示パネル１は、透明基板であるＴＦＴ（薄膜トランジスタ）基板１０上に互いに平行に配列された複数の第１電極である行電極Ｇ１、Ｇ２、Ｇ３、…、Ｇｎ（以下、任意の行電極をＧと記載する）、及びこの行電極Ｇ群と直交して互いに平行に配列された第２電極である列電極Ｓ１、Ｓ２、Ｓ３、…、Ｓｎ（以下、任意の列電極をＳと記載する）を有する。そして、各行電極Ｇと列電極Ｓとの交差位置には、ＴＦＴ１１（スイッチング素子）を配置する。各ＴＦＴ１１のゲート電極には行電極Ｇが接続される一方、ソース電極には列電極Ｓが接続されている。また、ＴＦＴ１１の各々のドレイン電極には複数の絵素電極１２が接続されている。各絵素電極１２は、各行電極Ｇと列電極Ｓとによって囲まれた領域にマトリックス状に配列される。
【００３７】
上記ＴＦＴ基板１０の裏面側には、このＴＦＴ基板１０に対向して透明基板である対向基板１３が配置され、この対向基板１３における内側の面上にＴＦＴ基板１０と大略同面積の対向電極１４を配設している。即ち、ＴＦＴ基板１０と対向基板１３との間に対向電極１４が配されている。そして、各絵素電極１２と対向電極１４との間には電気光学的物質である液晶を挟入して絵素マトリックスを構成している。なお、上記対向電極１４には、対向電極駆動回路１５が接続されており、電源回路１６及び対向電極駆動回路１５を介してバイアス電圧が供給される。
【００３８】
表示一体型タブレット装置は、上記表示パネル１を駆動するための行電極駆動回路２（第１電極駆動手段）及び列電極駆動回路３（第２電極駆動手段）が設けられる。行電極駆動回路２には行電極Ｇ群が接続され、列電極駆動回路３には列電極Ｓ群が接続される。上記行電極駆動回路２及び列電極駆動回路３を制御するために、表示一体型タブレット装置は、さらに、表示制御回路４、検出制御回路５、及び切り替え回路８を有する。表示制御回路４（表示制御手段）は上記行電極駆動回路２及び列電極駆動回路３に表示制御信号を供給し、検出制御回路５は列電極駆動回路３に検出制御信号を供給する。切り替え回路８は、画像表示動作を行うか座標検出動作を行うかを後述の制御回路９により制御されて切り替える。
【００３９】
本実施の形態では、表示制御回路４と行電極駆動回路２との間にスタートパルス幅拡大回路１７（パルス幅拡大手段）を設けることにより、同時に２つの行電極Ｇに走査パルスを印加する。また、切り替え回路８と列電極駆動回路３との間に１Ｈの遅延回路１８（遅延手段）を設けることにより、表示制御回路４からの表示データを列電極駆動回路３に１Ｈだけ遅らせて伝達させる。
【００４０】
また、表示一体型タブレット装置は、表示パネル１上の位置を検出するための電子ペン６（入力手段）を有する。上記電子ペン６は、表示パネル１上の行電極Ｇ及び列電極Ｓと浮遊容量で結合される入力インピーダンスの高い後述の検出電極６１（図１２参照）を先端に有している。電子ペン６に接続された座標検出回路７は、電子ペン６からの信号を受けて表示パネル１上における電子ペン６の先端座標を検出する。制御回路９（制御手段）は、上記座標検出回路７及び切り替え回路８を制御して画像表示動作及び座標検出動作を実施する。座標検出ロジック１９は、座標検出回路７により得られた先端座標値をカウント値として検出する。
【００４１】
上記行電極駆動回路２は、図６に示す行電極走査信号ｇ１〜ｇｎ（以下、任意の行電極走査信号をｇと記載する）の走査パルスを表示パネル１上の各行電極Ｇに順次印加して行電極Ｇを走査する。上記列電極駆動回路３は、行電極Ｇの走査に同期して、各行電極Ｇに係る絵素の表示内容に応じた電圧レベルを有する列電極駆動信号ｓａ１〜ｓａｎ（以下、任意の列電極駆動信号をｓａと記載する）の駆動パルスを列電極Ｓに印加する。さらに、行電極Ｇの走査とは独立して、列電極走査信号ｓｂ１〜ｓｂｎ（以下、任意の列電極走査信号をｓｂと記載する）の走査パルスを各列電極Ｓに順次印加して列電極Ｓを走査する。この列電極駆動信号ｓａと、列電極走査信号ｓｂとで列電極信号ｓ１〜ｓｎ（以下、任意の列電極信号をｓと記載する）が形成されている。なお、図６は、例として行電極Ｇ及び列電極Ｓがそれぞれ６本ずつのときに入力される信号を示している。
【００４２】
なお、上記行電極駆動回路２が生成する走査パルスと、列電極駆動回路３が生成する駆動パルス及び走査パルスとは、電源回路１６からの供給電圧によって生成される。
【００４３】
上記構成によれば、行電極Ｇに印加された走査パルス、あるいは列電極Ｓに印加された走査パルスに起因して電子ペン６の検出電極６１に誘導電圧が誘起される。座標検出回路７は、制御回路９からの座標検出タイミング信号に基づいて検出電極６１に発生する誘導電圧の発生タイミングを検出して、電子ペン６の先端座標を検出する。
【００４４】
上記座標検出回路７によって電子ペン６の先端座標が検知されると、この先端座標を表すＸ座標検出信号ｃｘ及びＹ座標検出信号ｃｙが座標検出回路７から出力される。そして、Ｘ座標検出信号ｃｘ及びＹ座標検出信号ｃｙに基づいて表示パネル１上における電子ペン６の先端位置に点画像を表示するための表示データ信号が生成されて表示制御回路４に入力される。その結果、制御回路９の制御に基づいた切り替え回路８により表示制御回路４が選択され、その後、表示制御回路４、行電極駆動回路２、及び列電極駆動回路３の動作によって表示パネル１上における電子ペン６の先端位置に点画像が表示される。
【００４５】
こうして、ユーザがあたかも筆記用具で紙に書くように表示パネル１上に電子ペン６によって文字や記号や絵を書き込むことができる。それと共に、上記Ｘ座標検出信号ｃｘ及びＹ座標検出信号ｃｙの変化から入力文字や入力記号が認識され、その認識結果を用いて文書作成や制御指示等を実施できる。また、電子ペン６は、表示パネル１上に表示されたアイコンに対する応答手段としても使用できる。
【００４６】
上記表示一体型タブレット装置の動作を図６のタイミングチャートに基づいて詳細に説明する。
【００４７】
上記表示制御回路４、検出制御回路５、及び制御回路９に入力される同期信号には、垂直同期信号Ｖと水平同期信号Ｈとがある。垂直同期信号Ｖは１画面表示動作と座標検出動作との繰り返し周期に相当する期間を有し、水平同期信号Ｈは１水平画面表示期間に相当する周期を有している。ここで、１水平画面表示期間とは水平同期信号Ｈの１クロック周期のことで、表示パネル１では水平１ライン分の画像データを表示する期間となる。そして、本実施の形態では、水平同期信号Ｈの９周期が垂直同期信号Ｖの１周期Ｔｖに対応している。
【００４８】
上記垂直同期信号Ｖの１周期Ｔｖは、１画面の表示期間（Ｙ座標検出期間）Ｔ１、Ｘ座標検出期間Ｔ２、及びノイズ検出期間Ｔ３に分割されている。Ｘ座標検出期間Ｔ２とノイズ検出期間Ｔ３とを合わせた期間は、行電極Ｇに行電極走査信号ｇを印加しない期間である垂直ブランキング期間Ｔｂに等しくなっている。また、上記９周期の水平同期信号Ｈのうち７周期が表示期間（Ｙ座標検出期間）Ｔ１に割り当てられ、残りの２周期がＸ座標検出期間Ｔ２とノイズ検出期間Ｔ３とに割り当てられている。
【００４９】
そして、上記表示期間（Ｙ座標検出期間）Ｔ１と、Ｘ座標検出期間Ｔ２と、ノイズ検出期間Ｔ３との時分割は、切り替え回路８による表示制御回路４と検出制御回路５との切り替え選択によって実施される。
【００５０】
以下に、上記表示期間（Ｙ座標検出期間）Ｔ１、Ｘ座標検出期間Ｔ２、及びノイズ検出期間Ｔ３中における動作を図１及び図６に基づいて説明する。
【００５１】
上記切り替え回路８が制御回路９からの制御信号によって表示制御回路４側に切り替えられると、表示期間（Ｙ座標検出期間）Ｔ１となる。すると、行電極駆動回路２は、表示制御回路４からの水平同期信号Ｈの１周期に対する立ち上がり及び立ち下がりのタイミングと同期して生成された行電極走査信号ｇの走査パルスを、各行電極Ｇに水平同期信号Ｈの１周期分だけパルス幅を拡大して順次印加し、行電極Ｇを走査する。つまり、本実施の形態では、表示期間（Ｙ座標検出期間）Ｔ１の水平同期信号Ｈの１周期の期間に、同時に２本の行電極Ｇ（例えば、Ｇ１とＧ２）に走査パルスを印加することになる。
【００５２】
これにより、行電極Ｇを介してＴＦＴ１１のゲート電極に走査パルスの電圧が印加されて、ＴＦＴ１１は“オン”となる。但し、行電極Ｇに印加される走査パルスは、水平同期信号Ｈの２周期の期間中に常にＴＦＴ１１が“オン”になるように走査されるのではなく、一瞬ＴＦＴ１１が“オフ”になるように、走査パルスに水平同期信号Ｈの１周期に対して無視できる程の時間だけ切り込みが１か所ずつ、計２か所施されている。
【００５３】
一方、上記列電極駆動回路３は、上記行電極Ｇの走査に同期して、各行電極Ｇに係る絵素の表示内容に応じた電圧レベルを有する列電極駆動信号ｓａの駆動パルスを列電極Ｓに印加する。すると、列電極Ｓを介してＴＦＴ１１のソース電極に駆動パルスの電圧が印加されて、ＴＦＴ１１のドレイン電極に接続された絵素電極１２に信号電圧が印加される。このとき、ＴＦＴ１１は、上述したように行電極駆動回路２による行電極Ｇの走査によって“オン”となっている。
【００５４】
図１１に示すように、例えば、行電極Ｇ１に印加する行電極走査信号ｇ１の走査パルスは、上述のように水平同期信号Ｈの２周期の期間中ＴＦＴ１１を“オン”状態にしているが、まず、走査パルスの１周期目に列電極Ｓ１に印加された列電極駆動信号ｓａ１の電圧Ｖ２がＴＦＴ１１のドレイン電極に接続された絵素電極１２に充電される。さらに、その２周期目に列電極Ｓ１に印加された電圧Ｖ３が絵素電極１２に充電される。行電極走査信号ｇ１がＬレベル、即ち、ＴＦＴ１１が“オフ”になった後も、絵素電極１２は対向電極１４と液晶とを挟むコンデンサを形成しているので、その最終電位を保持する。つまり、絵素電極１２は上記電圧Ｖ３を保持する。
【００５５】
ここで、水平同期信号Ｈの２周期の期間に行電極Ｇに印加される走査パルスは“オン”期間中に短い“オフ”期間を有しているが、短い“オフ”期間中は絵素電極１２に充電される電荷量にほとんど影響を与えないので、短い“オフ”期間中は表示品位に影響を与えない。こうして、電圧印加内容に応じた絵素に画像が書き込まれる。
【００５６】
同時に行電極Ｇに印加される行電極走査信号ｇの走査パルスの短い“オフ”期間は、電子ペン６の検出電極６１に誘導電圧を誘起する。このとき、本実施の形態では２本の行電極Ｇを同時に電位変化させているので、検出電極６１に従来と比較してより大きい第１の誘導電圧を誘起する。そして、座標検出回路７は、この第１の誘導電圧のタイミングを検知して電子ペン６の先端におけるＹ座標を検出する。
【００５７】
即ち、上記表示期間（Ｙ座標検出期間）Ｔ１においては、行電極Ｇに順次印加された行電極走査信号ｇの走査パルスを画像表示用の走査パルスとＹ座標検出用の走査パルスとして使用するのである。
【００５８】
そして、同時に上記表示期間（Ｙ座標検出期間）Ｔ１においては、対向電極駆動回路１５が水平同期信号Ｈに同期して印加電圧の極性を反転させているので、電子ペン６には第１の誘導電圧より大きな第２の誘導電圧（極性反転信号）が発生する。従って、座標検出回路７は、上記第２の誘導電圧を検出し、これをパネル近接検出信号ｐとして座標検出ロジック１９に出力する。パネル近接検出信号ｐは、電子ペン６と表示パネル１とが近接したことを表す信号として利用される。
【００５９】
次に、上記切り替え回路８が制御回路９からの制御信号によって検出制御回路５側に切り替えられるとＸ座標検出期間Ｔ２に入る。すると、列電極駆動回路３は列電極走査信号ｓｂを生成する。そして、例えば水平同期信号Ｈの１．５周期の間に、列電極走査信号ｓｂの走査パルスを６本の列電極Ｓに順次印加走査する。つまり、列電極走査信号ｓｂのパルス幅は、水平同期信号Ｈのパルス幅の１／４である。
【００６０】
その際に、上記列電極駆動回路３から各列電極Ｓに印加された列電極走査信号ｓｂの走査パルスに起因して、電子ペン６の検出電極６１に第３の誘導電圧が誘起される。座標検出回路７は、この第３の誘導電圧の発生タイミングを検知して電子ペン６の先端のＸ座標を検出する。即ち、上記Ｘ座標検出期間Ｔ２においては、列電極Ｓに順次印加された走査パルスをＸ座標検出用の走査パルスとして使用するのである。
【００６１】
次に、上記Ｘ座標検出期間Ｔ２の走査が終了すると、ノイズ検出期間Ｔ３に移る。ノイズ検出期間Ｔ３では、後述するように、座標検出回路７によって静電的な妨害ノイズの有無を検出し、上述した座標検出信号の信頼性を判定し、検出された座標の補正や補完を行う。
【００６２】
また、液晶は、その劣化を防止するために交流電圧によって分子配列を制御する必要がある。そこで、対向電極１４の電圧を一定にして、列電極駆動回路３から出力される列電極駆動信号ｓａの電圧の対向電極１４の電圧に対するレベルを一定周期毎に反転させるのである。図６はフレーム毎に反転させたときの例であり、最下段に示すように、同一行電極ＧにＴＦＴ１１を介して接続された一行分の絵素電極１２の電位レベルがその行電極Ｇに走査パルスが印加される毎に反転し、対向電極１４の電位に対する極性が反転されるのである。
【００６３】
次に、上記表示一体型タブレット装置における各回路の具体的な構成例を述べる。
【００６４】
（１）スタートパルス幅拡大回路
スタートパルス幅拡大回路１７は、上述のように、表示期間（Ｙ座標検出期間）Ｔ１において、走査パルスを同時に印加する行電極Ｇの本数を調整する。スタートパルス幅拡大回路１７は、図７に示すように、フリップフロップ４１とＯＲゲート４２とから構成されている。フリップフロップ４１の端子Ｄ及び端子ＣＫは、表示制御回路４に接続されている。また、フリップフロップ４１の端子ＤはＯＲゲート４２の一方の入力端子に接続され、端子ＱはＯＲゲート４２の他方の入力端子に接続される。ＯＲゲート４２の出力端子は、行電極駆動回路２に接続される。
【００６５】
上記構成によれば、図８に示すように、端子Ｄには垂直同期信号Ｖに同期し、水平同期信号Ｈのパルス幅と同一のパルス幅を持つスタートパルス信号ｓｐｖが供給され、端子ＣＫには水平同期信号Ｈに同期し、所定のパルス幅を持つ第１クロック信号ｃｋ１（第１基準信号）が表示制御回路４から供給される。このとき、水平同期信号Ｈの１周期分のスタートパルス信号ｓｐｖが第１クロック信号ｃｋ１と同時にフリップフロップ４１に入力されるので、フリップフロップ４１の端子Ｑには１クロック分だけ遅延した信号が出力される。端子Ｑからの信号とスタートパルス信号ｓｐｖとはＯＲゲート４２によって合成され、シフトデータ信号ｓｐｖ２（表示制御信号）として出力される。これにより、シフトデータ信号ｓｐｖ２は２クロック分の幅を持つパルス信号として、行電極駆動回路２に供給される。
【００６６】
なお、上記スタートパルス幅拡大回路１７は、スタートパルス幅を１クロック分だけ広げる構成であるが、これに限られることはない。即ち、図９に示すように、ＯＲゲート５２と、ｎ−１個のフリップフロップ５１との構成を持つスタートパルス幅拡大回路５０としてもよい。即ち、スタートパルス信号ｓｐｖは、ｎ−１個のフリップフロップ５１を通過してＯＲゲート５２に入力される一方、各フリップフロップ５１を通過する前毎にＯＲゲート５２に入力される。ＯＲゲート５２ではＯＲゲート５２に入力されたすべての信号を合成しシフトデータ信号ｓｐｖ２として出力する。これにより、図１０に示すようにシフトデータ信号ｓｐｖ２のパルス幅をｎのクロック幅に広げることが可能となる。なお、この場合には表示信号を（ｎ−１）×Ｈだけ遅らせる必要があるため、前記遅延回路１８も１Ｈから（ｎ−１）×Ｈの遅延回路とする必要がある。
【００６７】
（２）行電極駆動回路
行電極駆動回路２は、図２に示すように、ｎ段のシフトレジスタ２１（順次出力部）と、インバータ２２・２３と、ｎ個のＡＮＤゲート２４（ゲート部）とから構成される。シフトレジスタ２１の端子Ｄは前記スタートパルス幅拡大回路１７のＯＲゲート４２の出力端子に接続されると共に、端子ＣＫは表示制御回路４に接続される。シフトレジスタ２１の端子Ｑ１〜ＱｎはＡＮＤゲート２４の各々の入力端子に接続される。また、インバータ２２・２３の入力端子は表示制御回路４にそれぞれ接続されると共に、各々の出力端子は各ＡＮＤゲート２４について、３つの内の２つの入力端子に接続される。各ＡＮＤゲート２４の出力端子は、前記行電極Ｇ１〜Ｇｎに接続される。
【００６８】
上記構成によれば、図３に示すように、シフトレジスタ２１の端子Ｄに前記シフトデータ信号ｓｐｖ２が供給され、端子ＣＫに前記第１クロック信号ｃｋ１が供給されると、端子Ｑ１から端子Ｑｎに向かって１クロックずつ遅延したシフトデータ信号ｓｐｖ２のパルスが順次現れ、それぞれ各ＡＮＤゲート２４に供給される。一方、インバータ２２には前記第１クロック信号ｃｋ１が、インバータ２３には第２クロック信号ｃｋ２（第２基準信号）が入力される。第１クロック信号ｃｋ１及び第２クロック信号ｃｋ２は、それぞれインバータ２２・２３によって反転し、ＡＮＤゲート２４に入力される。ＡＮＤゲート２４を通して前記水平同期信号Ｈの２周期に同期し、行電極Ｇ１から行電極Ｇｎに向かって水平同期信号Ｈの１周期分ずつずれた行電極走査信号ｇが得られる。行電極走査信号ｇは、行電極Ｇに印加され、ＴＦＴ１１のゲート電圧を制御する。ここで、上記第２クロック信号ｃｋ２は、第１クロック信号ｃｋ１と周期が同じで位相とパルス幅とが異なる信号であり、行電極走査信号ｇの一瞬“オフ”になるタイミングを制御している。なお、図３では行電極走査信号ｇ１〜ｇ６の波形を示している。
【００６９】
（３）遅延回路
遅延回路１８は、例えば、表示制御回路４から出力され、切り替え回路１８を介して入力される表示信号ｄが３ビット（表示信号ｄ0 ・ｄ1 ・ｄ2 ）の場合には図３３に示すような構成となる。即ち、遅延回路１８は、ＡＮＤゲート３６、ｎ個のフリップフロップ３７、ｎ個のフリップフロップ３８、及びｎ個のフリップフロップ３９からなる。
【００７０】
第１のフリップフロップ３７の端子Ｄは、切り替え回路８に接続される一方、第ｎのフリップフロップ３７の端子Ｑは列電極駆動回路３に接続される。また、ｎ個のフリップフロップ３７は、端子Ｑと端子Ｄとで各々接続されると共に、各々の端子ＣＫがＡＮＤゲート３６の出力端子に接続される。上記と同様にｎ個のフリップフロップ３８及びｎ個のフリップフロップ３９も接続される。また、ＡＮＤゲート３６の２つの入力端子は切り替え回路８に接続される。
【００７１】
上記構成によれば、図３４に示すように、表示制御回路４で発生したクロック信号ｃｋ及びクロック信号ｃｋｅｎとがＡＮＤゲート３６に入力される。そして、クロック信号ｃｋｅｎがＨレベルの間、クロック信号ｃｋのパルスがｎ個、各フリップフロップ３７に入力される。従って、第１のフリップフロップ３７に入力された表示信号ｄ0 は、ｎ個のフリップフロップ３７を通って、第ｎのフリップフロップ３７から遅延した遅延表示信号ｄｄ0 となって出力される。同様に、表示信号ｄ1 ・ｄ2 も各々フリップフロップ３８・３９を介して遅延表示信号ｄｄ1 ・ｄｄ2 として出力される。即ち、表示信号ｄ（表示信号ｄ0 ・ｄ1 ・ｄ2 ）は、遅延表示信号ｄｄ（遅延表示信号ｄｄ0 ・ｄｄ1 ・ｄｄ2 ）として出力される。
【００７２】
なお、遅延回路１８は上記に限られることはなく、図３５に示すメモリ４４を使用した遅延回路４８としてもよい。この場合、クロック信号ｃｋがＨレベルのときには３ステートバッファ４５は表示信号ｄの伝達を断接する一方、Ｌレベルのときには表示信号ｄを伝達し、メモリ４４にデータが書き込まれる。ＵＰカウンタ４３では端子Ｑよりアドレス信号を出力し、このアドレス信号に基づいて表示信号ｄが読み出され、フリップフロップ４７に入力され、遅延表示信号ｄｄとして出力される。このとき、フリップフロップ４７にはインバータ４６により反転されたクロック信号ｃｋが入力されている。
【００７３】
また、上記の方法以外に、図示されていないが、表示信号ｄを生成する側で、データの読み出しを遅延させる方法も考えられる。
【００７４】
（４）列電極駆動回路
列電極駆動回路３は、図４に示すように、シフトレジスタ回路３１、サンプリング回路３２、ホールド回路３３、レベル選択回路３４、及びＡＮＤゲート３５で構成される。シフトレジスタ回路３１及びＡＮＤゲート３５の入力端子は、それぞれ切り替え回路８に接続される。また、レベル選択回路３４の入力端子は電源回路１６に接続される。上記４つの回路はｎ個の入出力端子により互いに接続されており、レベル選択回路３４の出力端子は列電極Ｓ１〜Ｓｎに接続されている。加えて、サンプリング回路３２の入力側は遅延回路１８に接続され、ホールド回路３３の入力側はＡＮＤゲート３５に接続される。
【００７５】
上記構成による表示期間（Ｙ座標検出期間）Ｔ１における列電極駆動回路３の動作を図５のタイミングチャート及び図４に基づいて説明する。
上述のように、遅延回路１８は１Ｈ分のクロックが入力された後、遅延表示信号ｄｄを生成し、これをサンプリング回路３２に供給する。
【００７６】
一方、表示制御回路４で発生した、クロック信号ｃｋと、垂直同期信号Ｖに同期したサンプリング信号ｓｐｈと、このサンプリング信号ｓｐｈと位相の異なるホールド信号ｌｓとは、切り替え回路８を通じて列電極駆動回路３に供給される。列電極駆動回路３では、サンプリング信号ｓｐｈとクロック信号ｃｋとがシフトレジスタ回路３１に供給されると、シフトレジスタ回路３１から順次パルス信号として出力ＳＰ１〜ＳＰｎが出力される。出力ＳＰ１〜ＳＰｎがサンプリング回路３２に入力されると、サンプリング回路３２は出力ＳＰ１〜ＳＰｎのタイミングに従って遅延表示信号ｄｄを順次記憶し、出力ＳＭ１〜ＳＭｎを出す。遅延表示信号ｄｄの１ライン分のデータがサンプリング回路３２に記憶された後、ホールド信号ｌｓはＨレベルになり、ホールド回路３３は一斉に出力ＳＭ１〜ＳＭｎを取込み、ホールド回路３３から出力Ｈ１〜Ｈｎを出力する。出力Ｈ１〜Ｈｎがレベル選択回路３４に供給されると、レベル選択回路３４は各入力データの内容に対応した電圧Ｖ１〜Ｖｍを列電極Ｓ１〜Ｓｎに印加する。
【００７７】
次に、上記行電極駆動回路２及び列電極駆動回路３により、行電極Ｇ及び列電極Ｓに表示駆動電圧が印加され、液晶を駆動するまでの動作について図１１を用いて説明する。
【００７８】
上述のように、垂直同期信号Ｖに同期したスタートパルス信号ｓｐｖを供給し、水平同期信号Ｈに同期した第１クロック信号ｃｋ１が供給されると、例えば行電極Ｇ１に行電極走査信号ｇ１が現れる。一方、列電極Ｓ１には水平同期信号Ｈの１周期分だけ遅延した表示データに対応した電圧Ｖ１〜Ｖｍが印加される。最初の第１クロック信号ｃｋ１の１周期に、例えば電圧Ｖ２が列電極Ｓ１に印加されているとすると、行電極Ｇ１がＨレベルになると、ＴＦＴ１１が“オン”になり、列電極Ｓ１が絵素電極１２に接続され、電圧Ｖ２が印加される。絵素電極１２と対向電極１４とは液晶を挟みコンデンサを形成しており、列電極Ｓ１や列電極駆動回路３は通常数ｋΩのインピーダンスを有しているため、行電極Ｇ１がＨレベルの間、絵素電極１２が限りなく電圧Ｖ２に近づくように充電される。
【００７９】
しかし、上述したように行電極Ｇ１がＬレベルになると、ＴＦＴ１１は“オフ”となり、絵素電極１２と対向電極１４とで形成するコンデンサには電流が流れなくなり、絵素電極１２の電位はＴＦＴ１１が“オフ”となる直前の電位を保つ。ＴＦＴ１１が最後に“オフ”となる直前は、図１１の場合、第１クロック信号ｃｋ１の２サイクル目の終わりで、列電極Ｓ１は電圧Ｖ３となっているので、絵素電極１２は電圧Ｖ３を次の行電極Ｇ２のアクセスまで維持し続ける。第１クロック信号ｃｋ１の最初の２サイクルの間はＴＦＴ１１を一瞬“オフ”にしても、“オン”の期間を充分とることができるので、表示にはなんら影響を与えずにペン座標検出用のパルスを挿入できることがわかる。しかも、図３や図６に示す行電極走査信号ｇのように、行電極Ｇは常に２本がペアになって同時に一瞬Ｌレベルになるから、電子ペン６の先端に誘起される第１の誘導電圧も従来に比較して大きくなる。
【００８０】
（５）電子ペンの構成
電子ペン６は、図１２に示すように、ペン型容器内に表示パネル１上の座標を信号として検出するための検出電極６１と、検出された信号を増幅する増幅器６２とを有する構成である。検出電極６１の先端部はペン型容器の外部に配され、後端部は増幅器６２の入力端子に接続されている。増幅器６２の出力端子は、前記座標検出回路７に接続される。なお、検出電極６１の後端部は、入力容量６３及び入力抵抗６４を介して、それぞれペン型容器に接続される。
【００８１】
上記構成によれば、Ｙ座標検出期間Ｔ１においては、検出電極６１と行電極Ｇとの容量結合により、行電極Ｇに印加した一瞬のＬレベル状態を持つ走査パルスによる電位変動が検出電極６１に誘起される。増幅器６２は誘起された第１の誘導電圧を増幅し、前記座標検出回路７に出力する。座標検出回路７では、詳細は後述するが、上記行電極Ｇに印加した一瞬のＬレベル状態を持つ走査パルスによって誘起された第１の誘導電圧を同期検波することによりＹ座標検出信号ｃｙを得る。
【００８２】
図１２に検出電極６１と、任意の隣り合う行電極Ｇｋ・Ｇｋ＋１との静電結合の様子を示す。静電結合容量は、検出電極６１に最も近接する行電極Ｇとの静電結合容量が最も大きくなる。従って、検出電極６１が行電極Ｇｋ・Ｇｋ＋１に最も近接した場合、行電極Ｇｋ及びＧｋ＋１の電位が変化する瞬間に最大の検出電圧が得られる。なお、図１２の等価回路を示すと図１３のように書ける。例えば、ｋ＝３のとき、行電極Ｇ３と検出電極６１、行電極Ｇ４と検出電極６１で形成されるコンデンサ（図中太線部）の容量が最も大きくなる。
【００８３】
一方、Ｘ座標検出期間Ｔ２においては、検出電極６１と列電極Ｓとの容量結合により、図６に示した列電極走査信号ｓｂによる列電極Ｓの電位変動が検出電極６１に誘起される。上記と同様に、増幅器６２は誘起された第３の誘導電圧を増幅し、前記座標検出回路７に出力する。座標検出回路７はこれを受けてＸ座標検出信号ｃｘを得る。図１４に検出電極６１と、任意の隣り合う列電極Ｓｍ・Ｓｍ＋１との静電結合の様子を図示し、図１５にその等価回路を示す。ただし、図１４には列電極Ｓｍ・Ｓｍ＋１だけとの静電結合を表しているが、その周辺の列電極とも常に静電結合をしている。
【００８４】
ところで、液晶は、その劣化を防止するために交流電圧によって分子配列を制御する必要がある。本実施の形態の表示一体型タブレット装置は、交流電圧の印加方法に工夫を加えている。ＴＦＴ液晶の場合、通常は、対向電極１４は一定電圧に保ち、ソース側に印加する電圧をフレーム毎に極性が反転するようにし、各画素の液晶に印加される平均電圧が直流電圧で０Ｖとなるようにしている。本実施の形態の表示一体型タブレット装置は、対向電極１４の電位の極性を水平同期信号Ｈの１周期毎に反転させることで、電子ペン６の検出電極６１にその反転電位を誘起させている。対向電極１４の面積は充分に大きいので、検出電極６１に誘起する電圧は、後述のＹ座標信号やＸ座標信号と比較して充分に大きい。
【００８５】
検出電極６１に誘起され増幅器６２で増幅された電子ペン出力信号ｐｓｇの波形を図１６に示す。上述のように、垂直同期信号Ｖが表示制御回路４に供給されると、まずＹ座標検出期間Ｔ１になり、行電極駆動回路２は図６に示すような電圧波形で行電極Ｇ１から順に駆動し、表示制御すると共にＹ座標検出用のパルスを出力する。また同時に、水平同期信号Ｈと同一の周期で対向電極１４の電位極性が反転している。そのため、電子ペン６から出力される電子ペン出力信号ｐｓｇの波形は、図１６の拡大図に示すように、対向電極１４の極性反転による極性反転信号を有すると共に、その極性反転信号の中に埋もれたようなＹ座標信号を有している。また、Ｘ座標検出期間Ｔ２になると、対向電極駆動回路１５は極性反転動作を停止し、列電極Ｓの電位変化に応じたＸ座標信号を有する電子ペン出力信号ｐｓｇが得られる。このようにして得られた電子ペン出力信号ｐｓｇは座標検出回路７に供給される。
【００８６】
（６）座標検出回路
座標検出回路７は、Ｙ座標信号検出回路（第１位置情報検出回路）、パネル近接信号検出回路、Ｘ座標信号検出回路（第２位置情報検出回路）、及びノイズ信号検出回路（妨害ノイズ検出手段）により構成される。
【００８７】
Ｙ座標信号検出回路は、表示期間（Ｙ座標検出期間）Ｔ１に電子ペン出力信号ｐｓｇに含まれるＹ座標信号のみをパルス化して検出する回路であり、図１７に示すように、Ｙ信号分離回路７１、極性反転信号分離回路７４、第１・第２ＬＰＦ（ローパスフィルタ）７２・７５、及び第１ＣＭＰ（コンパレータ）７３を備えている。
【００８８】
また、パネル近接信号検出回路は、電子ペン６が表示パネル１に接近したことを検出する回路であり、極性反転信号分離回路７４、第２・第３ＬＰＦ７５・７６、及び第３ＣＭＰ８３を備えている。
【００８９】
Ｘ座標信号検出回路は、Ｘ座標検出期間Ｔ２に、電子ペン出力信号ｐｓｇに含まれるＸ座標信号のみをパルス化して検出する回路であり、極性反転信号分離回路７４、第２・第３ＬＰＦ７５・７６、Ｘ信号分離回路７７、第１ＢＰＦ（バンドパスフィルタ）７８、及び第２ＣＭＰ７９を備えている。
【００９０】
ノイズ信号検出回路は、ノイズ検出期間Ｔ３に、外部から混入する妨害ノイズを検出する回路であり、妨害ノイズ分離回路８０、第２ＢＰＦ８１、ノイズ検波器８２、及び第４ＣＭＰ８４を有している。
【００９１】
（６−１）Ｙ座標信号検出回路
上記Ｙ信号分離回路７１の具体的な回路図を図１８に示す。Ｙ信号分離回路７１は、入力された電子ペン出力信号ｐｓｇの中から表示期間（Ｙ座標検出期間）Ｔ１の期間だけ信号を通過させる回路である。Ｙ信号分離回路７１は、コンデンサ９１、アナログスイッチ９２・９５、抵抗器９３、及び増幅器９４で構成される。前記電子ペン６の増幅器６２の出力端子はコンデンサ９１を介してアナログスイッチ９２の入力端子に接続される。アナログスイッチ９２の出力端子は、抵抗器９３を介して接地されると共に、増幅器９４の入力端子に接続される。アナログスイッチ９５の入力端子は増幅器９４の出力端子に接続されると共に、出力端子９５ｂは前記第１ＬＰＦ７２に接続される。また、前記制御回路９は、アナログスイッチ９２・９５の入力端子にそれぞれ接続される。
【００９２】
上記構成によれば、Ｙ信号分離回路７１には、電子ペン６から電子ペン出力信号ｐｓｇが供給されると共に、制御回路９から分離制御信号ｄｙｓｂと制御信号ｄｙｆとが供給される。制御信号ｄｙｆは、図１９の２段目に示すように、水平同期信号Ｈに同期した信号で、対向電極１４の電位が反転、即ち極性反転信号が反転してからしばらくの間Ｈレベルになる信号である。制御信号ｄｙｆがＨレベルになると、アナログスイッチ９２は“オフ”となり、電子ペン出力信号ｐｓｇの伝達は阻止される。
【００９３】
一方、電子ペン出力信号ｐｓｇにおいて、対向電極１４の極性反転に起因する信号が０Ｖ近くになると、制御信号ｄｙｆはＬレベルとなり、アナログスイッチ９２は微小なＹ座標信号を通過させる。通過したＹ座標信号は、増幅器９４で反転され、アナログスイッチ９５へ出力される。このとき、アナログスイッチ９５へ供給されている分離制御信号ｄｙｓｂは、図１９の４段目に示すように、前述した行電極Ｇに印加する行電極走査信号ｇが一瞬Ｌレベルになるタイミングと同期してＨレベルになる。そして、分離制御信号ｄｙｓｂがＨレベルの期間、アナログスイッチ９５は“オン”状態となるので、アナログスイッチ９５はＹ座標信号のみを有効に取り出して出力端子９５ｂから出力することができる（図１９最下段参照）。
【００９４】
ここで、分離制御信号ｄｙｓｂのパルス幅を行電極走査信号ｇが一瞬Ｌレベルになる期間より広く取ることで、行電極Ｇの電位の立ち下がりと立ち上がりの両方のエネルギーを有効に活用することができる。例えば、図３７に示すように、行電極走査信号ｇが一瞬Ｌレベルになる期間を２μｓｅｃとすると、分離制御信号ｄｙｓｂのパルス幅は４μｓｅｃにするとよい。もし、分離制御信号ｄｙｓｂのパルス幅を行電極走査信号ｇが一瞬Ｌレベルになる期間と同様に２μｓｅｃとすると、Ｙ信号分離回路７１の出力は、行電極Ｇの電位の立ち上がりのエネルギーを失い、図３７の２・３段目中央の破線波形に示すように小さくなってしまう。
【００９５】
また、極性反転のタイミングから行電極走査信号ｇが一瞬Ｌレベルになるタイミングはできるだけ離したほうがよい。つまり、第１クロック信号ｃｋ１と第２クロック信号ｃｋ２との位相差時間ｔ１（図３・図１９参照）を、極性反転に対して対向電極１４に起因する大きな第２の誘導電圧の過渡応答時間ｔ２より長くする。そうすれば、上記第２の誘導電圧の影響が小さくなり、良好なＳ／Ｎを有するＹ座標信号が得られる。もし、位相差時間ｔ１を小さくすると、第２の誘導電圧の過渡応答時間ｔ２にＹ座標信号が埋め込まれてしまい、そのため、Ｙ信号分離回路７１の出力に極性反転の悪影響が出てしまう。
【００９６】
実験により、水平同期期間を３１．７７μｓｅｃとしたとき、極性反転のタイミングから行電極走査信号ｇが一瞬Ｌレベルになるタイミングまでの時間、即ち、上記位相差時間ｔ１を１５μｓｅｃ以上にすると良好なＹ座標信号が得られることがわかった。
【００９７】
上記極性反転信号分離回路７４の具体的な回路図を図２０に示す。極性反転信号分離回路７４は、電子ペン出力信号ｐｓｇに現れた対向電極１４の極性反転信号の大きさを検波する。極性反転信号分離回路７４は、コンデンサ１０１、アナログスイッチ１０２・１０３、抵抗器１０４・１０５、増幅器１０６・１０７・１０８、検波ダイオード１０９、放電抵抗１１０、及び検波電圧保持用コンデンサ１１１を備えている。
【００９８】
アナログスイッチ１０２・１０３の入力端子は、それぞれコンデンサ１０１を介して前記電子ペン６の増幅器６２に接続される。アナログスイッチ１０２の出力端子は、抵抗器１０４を通じて接地される一方、増幅器１０６を通して増幅器１０８のプラス入力端子に接続される。アナログスイッチ１０３の出力端子は、抵抗器１０５を通じて接地される一方、増幅器１０７を通して増幅器１０８のマイナス入力端子に接続される。増幅器１０８の出力端子は、検波ダイオード１０９を介して第２ＬＰＦ７５に接続される。なお、放電抵抗１１０及び検波電圧保持用コンデンサ１１１は並列に接続されている。また、アナログスイッチ１０２・１０３の入力端子は、それぞれ前記制御回路９に接続されている。
【００９９】
上記構成による極性反転信号分離回路７４の動作を図２１のタイミングチャートに基づいて説明する。極性反転信号分離回路７４には、電子ペン出力信号ｐｓｇが供給されると共に、制御回路９から制御信号ｄｆｒｂと制御信号ｄｆｒとが供給される。電子ペン出力信号ｐｓｇは、対向電極１４に印加される電圧の極性が反転すると、０Ｖから正電位方向に向かう大きな第２の誘導電圧（極性反転信号）を生じる。上記制御信号ｄｆｒは、水平同期期間２Ｈに同期する制御信号であり、０Ｖから正電位方向に向かう極性反転信号の瞬間にＬレベルからＨレベルに変化する。制御信号ｄｆｒがＨレベルの間、アナログスイッチ１０２は“オン”となり、電子ペン出力信号ｐｓｇは増幅器１０６に供給される。電子ペン出力信号ｐｓｇは増幅器１０６でバッファされ、さらに増幅器１０８に信号を供給する。しばらくして、電子ペン出力信号ｐｓｇの電位が０Ｖに近くなると、制御信号ｄｆｒはＬレベルになる。制御信号ｄｆｒがＬレベルの間、アナログスイッチ１０２は“オフ”となり、電子ペン出力信号ｐｓｇの伝達は遮断される。これにより、電子ペン出力信号ｐｓｇに含まれる正の極性反転信号が取り出される。
【０１００】
一方、制御信号ｄｆｒｂは、電子ペン出力信号ｐｓｇが０Ｖから負電位方向に向かう極性反転信号が現れる瞬間にＨレベルになる信号であり、上記制御信号ｄｆｒ同様に水平同期期間２Ｈに同期している。制御信号ｄｆｒｂがＨレベルの期間、アナログスイッチ１０３が“オン”になり、負の極性反転信号が増幅器１０７でバッファされ、増幅器１０８に供給される。
【０１０１】
増幅器１０８では、上記正負の極性反転信号が合成され、その後、検波ダイオード１０９、放電抵抗１１０、及び検波電圧保持用コンデンサ１１１で構成される検波回路で、図２１の５段目や図２３の３段目に示すように、合成波形のピーク値を保持した極性反転信号を出力する。
【０１０２】
図２２に上記極性反転信号分離回路７４と、Ｙ信号分離回路７１との出力特性を示す。これによると、電子ペン６と表示パネル１との距離が離れるに従って、極性反転検出レベルが低くなっていることが確認される。これは、電子ペン６の検出電極６１は、対向電極１４と静電結合しているので、電子ペン６が表示パネル１から遠ざかるとその結合容量も小さくなり、極性反転信号分離回路７４で検波される信号レベルも小さくなるからである。一方、電子ペン６が表示パネル１に近づく場合はその逆で検波される信号レベルは大きくなる。また、Ｙ座標検出レベルも、電子ペン６と表示パネル１との距離が離れるに従って低くなっていることが確認される。これは、第１ＣＭＰ７３に入力されるＹ座標信号が電子ペン６の検出電極６１と行電極Ｇとによる静電結合容量に依存するからである。
【０１０３】
図２２より明らかなように、電子ペン６の検出電極６１と表示パネル１との距離に対して、Ｙ座標信号と極性反転信号の検波レベルの比率は常に一定値になっている。従って、距離に関係なく安定してＹ座標検出信号ｃｙを得ることができる。
【０１０４】
以上によるＹ座標信号検出回路の動作を図２３のタイミングチャートと図１７に基づいて説明する。
電子ペン６の電子ペン出力信号ｐｓｇには、前述したように極性反転信号の中にＹ座標信号が埋もれている。Ｙ信号分離回路７１に電子ペン出力信号ｐｓｇが入力されると、上述のように、Ｙ座標信号のみが同期検波される。Ｙ信号分離回路７１から出力されたＹ座標信号は、第１ＬＰＦ７２で高周波成分が除去され平滑化されて図２３の４段目の実線の波形として出力され、第１ＣＭＰ７３の一方の入力端子に入力される。
【０１０５】
一方、電子ペン出力信号ｐｓｇは、極性反転信号分離回路７４にも入力される。極性反転信号分離回路７４で検波された極性反転信号は、第２ＬＰＦ７５で高周波成分が除去され、図２３の４段目の破線の波形となり、第１ＣＭＰ７３の他方の入力端子にしきい値電圧として入力される。第１ＬＰＦ７２の出力と第２ＬＰＦ７５の出力は第１ＣＭＰ７３によって波形比較され、図２３の５段目に示す波形のようにパルス化されてＹ座標検出信号ｃｙとして検出される。このＹ座標検出信号ｃｙは、座標検出ロジック１９に入力される。
【０１０６】
座標検出ロジック１９はカウンタＣＹ１とカウンタＣＹ２とを有している。検出されたＹ座標検出信号ｃｙは、垂直同期信号Ｖをリセット信号として、カウンタＣＹ１によりパルスの立ち上がりまでの時間をカウントされると共に、カウンタＣＹ２によりパルスの立ち下がりまでの時間をカウントされる。これによって、Ｙ座標値をカウント値として得ることができる。即ち、カウンタＣＹ１で得られた座標値をＹ１、カウンタＣＹ２で得られた座標値をＹ２とすると、真の座標値Ｙは、
Ｙ＝（Ｙ１＋Ｙ２）／２                …  ▲１▼
の式で与えられる。
【０１０７】
（６−２）パネル近接信号検出回路
パネル近接信号検出回路の動作を図１７に基づいて説明する。上述のように、電子ペン出力信号ｐｓｇは、極性反転信号分離回路７４及び第２ＬＰＦ７５を通過した後、極性反転信号として第３ＬＰＦ７６に入力される。第３ＬＰＦ７６は、極性反転信号の高周波成分を抑圧し第３ＣＭＰ８３の一方の入力端子に入力する。このとき、第３ＣＭＰ８３の他方の入力端子にはしきい値電圧ｔｈｐが供給されているため、電子ペン６が表示パネル１に近づくと、極性反転信号の出力はしきい値電圧ｔｈｐを越えて、第３ＣＭＰ８３の出力はＨレベルになる。従って、第３ＣＭＰ８３の出力は、電子ペン６と表示パネル１との近接を意味するパネル近接検出信号ｐとして座標検出ロジック１９へ出力される。
【０１０８】
（６−３）Ｘ座標信号検出回路
上記Ｘ信号分離回路７７の具体的な回路図を図２７に示す。Ｘ信号分離回路７７は、入力された電子ペン出力信号ｐｓｇの中からＸ座標検出期間Ｔ２の期間だけ信号を通過させる回路である。Ｘ信号分離回路７７は、コンデンサ１２１、アナログスイッチ１２２、抵抗器１２３、及び増幅器１２４を有している。前記電子ペン６の増幅器６２の出力端子はコンデンサ１２１を介してアナログスイッチ１２２の入力端子に接続される。また、前記制御回路９もアナログスイッチ１２２の制御入力端子に接続される。アナログスイッチ１２２の出力端子は、抵抗器１２３を介して接地されると共に、増幅器１２４の入力端子に接続される。増幅器１２４の出力端子は第１ＢＰＦ７８に接続される。
【０１０９】
上記構成によれば、図２６に示すように、アナログスイッチ１２２の入力端子に制御回路９からの制御信号ｄｘｐがＨレベルで供給されると、アナログスイッチ１２２は“オン”となり、電子ペン出力信号ｐｓｇにおけるＸ座標信号が増幅器１２４に供給され、増幅器１２４で増幅されて端子に出力される。制御信号ｄｘｐは、図２６の３段目に示すように、Ｘ座標検出期間Ｔ２中にＨレベルとなる信号である。一方、アナログスイッチ１２２の入力端子に制御信号ｄｘｐがＬレベルで供給されると、アナログスイッチ１２２は“オフ”となり、電子ペン出力信号ｐｓｇの伝達は断接される。
【０１１０】
以上によるＸ座標信号検出回路の動作を図２６のタイミングチャートと図１７を用いて説明する。
Ｘ信号分離回路７７には、電子ペン出力信号ｐｓｇと制御回路９からの制御信号ｄｘｐとが供給されている。上述のようにＸ信号分離回路７７により電子ペン出力信号ｐｓｇから抜き出されたＸ座標信号（図２６の４・５段目参照）は、第１ＢＰＦ７８によって信号成分が有効に取り出され、第２ＣＭＰ７９の一方の入力端子に供給される。ここで、第２ＣＭＰ７９の他方の入力端子には、前記第３ＬＰＦ７６からの出力信号、即ち、極性反転信号の大きさを検波した信号が印加されている。
【０１１１】
第２ＣＭＰ７９に入力されたＸ座標信号は、前記Ｙ座標検出信号ｃｙの検出の場合と同様に、第２ＣＭＰ７９によってしきい値付近で立ち上がり及び立ち下がりタイミングを有するＸ座標検出信号ｃｘとされ、座標検出ロジック１９に入力される。座標検出ロジック１９はカウンタＣＸ１とカウンタＣＸ２とを有している。
【０１１２】
座標検出ロジック１９では、Ｙ座標検出動作の場合と同様にして真のＸ座標値が求められる。即ち、座標検出ロジック１９のカウンタＣＸ１で得られた座標値をＸ１、カウンタＣＸ２で得られた座標値をＸ２とすると、真のＸ座標値は、
Ｘ＝（Ｘ１＋Ｘ２）／２                …  ▲２▼
で与えられる。
【０１１３】
図２５に、電子ペン６の検出電極６１と表示パネル１との距離に対する第２ＣＭＰ７９に入力するＸ座標信号及び極性反転信号の特性を示す。上記Ｙ座標検出の場合と同様に、検出電極６１と表示パネル１との距離に対して、Ｘ座標信号と極性反転信号の検波レベルの比率は常に一定値となっていることにより、電子ペン６の高さ位置（表示パネル面に対して垂直方向の位置）に関係なく安定なＸ座標検出動作が可能となることがわかる。
【０１１４】
次に、上記第１ＢＰＦ７８をＬＰＦ・ＨＰＦ（ハイパスフィルタ）・ＢＰＦにそれぞれ変えたときの出力状態の違いを調べた。
【０１１５】
ＬＰＦ・ＨＰＦ・ＢＰＦのそれぞれの周波数特性の例を図３０（ａ）〜（ｃ）に示す。ＬＰＦは信号の高周波成分を取り除く（図３０（ａ）参照）。また、ＨＰＦは信号の低周波成分を取り除く（図３０（ｂ）参照）。ＢＰＦは所定の周波数帯域を持つ信号を取り出す（図３０（ｃ）参照）。上記３つのフィルタを第１ＢＰＦ７８の位置に配すると、図３１に示すような波形が各々のフィルタから出力される。即ち、ＬＰＦの場合、出力波形Ａはしきい値を横切る瞬間の立ち上がりの勾配が立ち下がりの勾配に比べて大きくなる。逆に、ＨＰＦの場合の出力波形Ｂは、立ち上がりの勾配が立ち下がりの勾配に比べて小さくなる。一方、ＢＰＦの場合は、適当な周波数特性とすることにより、出力波形Ｃの立ち上がりの勾配と立ち下がりの勾配とを等しくすることができる。これにより、フィルタからの出力波形がしきい値を横切る立ち下がりの勾配は、フィルタの周波数特性に依存することがわかる。なお、図３１の上段の波形は電子ペン出力信号ｐｓｇの波形である。
【０１１６】
ここで、フィルタとしては、立ち上がりの勾配と立ち下がりの勾配とが等しいＢＰＦを用いることが望ましい。それは以下の理由による。図３２に示すように、例えば第１ＢＰＦ７８をＬＰＦとしたときの出力波形の立ち上がりの勾配ａ１は立ち下がりの勾配ａ２より大きい。このとき、出力波形が低域成分で揺らぎｂだけ揺らぐと、▲２▼式で求まる真のＸ座標値の計測時間の揺らぎΔＴは、
0003678801.tif 000002
だけ揺らぐことになる。但し上記Ｘ，Ｘ’は、
Ｘ＝（Ｘ１＋Ｘ２）／２
Ｘ’＝（Ｘ１’＋Ｘ２’）／２
である。一方、立ち上がりの勾配ａ１と立ち下がりの勾配ａ２とを等しくすると、出力波形が低域成分で揺らぎｂだけ揺らいでも、▲２▼式で求まる真のＸ座標値の時間揺らぎΔＴを０にすることができる。従って、フィルタとしてＢＰＦを用いることにより、ノイズに対して強い、精度の高い座標検出が可能となる。
【０１１７】
（６−４）ノイズ信号検出回路
液晶の照明に使用されるバックライトは一般に高周波点灯型の蛍光灯が採用されている。このバックライトの駆動周波数は数１０ｋＨｚ付近の周波数が用いられており、駆動回路で発生する高圧はバックライトにリード線を介して供給されるため、周囲に与える静電妨害が大きい。また、高周波点灯型の蛍光灯はいたるところで使用されており、本実施の形態の表示一体型タブレット装置をこのような静電妨害を与える機器の近傍で使用される可能性がある。このような悪条件下で使用されると、検出しようとする座標検出信号より大きなレベルで静電妨害を受け、検出精度が悪化したり、誤動作の原因となる。即ち、Ｘ座標信号のスペクトラムは２０〜１００ｋＨｚの周波数にわたって分布しているのに対して、インバータ蛍光灯は３０〜５０ｋＨｚの高周波点灯方式を用いることが多いので、Ｘ座標信号と妨害ノイズとの成分が重なりを持っている。このような場合、タブレットの動作は座標の誤検出という形で影響を受け、例えば、直線を引いても歪んだ曲線になったり、アイコン等が設けられている場合は意図しないアイコン入力操作につながったりする。ノイズ信号検出回路は、上記静電妨害を検出し、ユーザに通報したり、座標入力を無効にすることに利用される。
【０１１８】
上記妨害ノイズ分離回路８０の具体的な回路図を図２８に示す。妨害ノイズ分離回路８０は入力された電子ペン出力信号ｐｓｇの中からノイズ検出期間Ｔ３の期間だけ信号を通過させる回路である。妨害ノイズ分離回路８０は、コンデンサ１３１、アナログスイッチ１３２、抵抗器１３３、及び増幅器１３４を有しており、上記Ｘ信号分離回路７７と同様の回路構成である。
【０１１９】
上記構成によれば、電子ペン出力信号ｐｓｇは、コンデンサ１３１を介してアナログスイッチ１３２に入力される。制御回路９からの制御信号ｄｎがＨレベルのとき、アナログスイッチ１３２が“オン”となり増幅器１３４が動作する。即ち、制御信号ｄｎがＨレベルのときに検出電極６１に誘起された信号だけが増幅され、増幅器１３４の端子から出力される。上記制御信号ｄｎは、図２４に示すようにノイズ検出期間Ｔ３のみＨレベルになる信号なので、ノイズ信号のみが増幅器１３４の端子に現れる。
【０１２０】
上記妨害ノイズ検波器８２の具体的な回路図を図２９に示す。ノイズ検波器８２は、ダイオード１４１、放電抵抗１４２、及びコンデンサ１４３により構成されており、前記増幅器１３４の端子に印加されたノイズ信号の大きさを直流電圧に変換する。
【０１２１】
以上によるノイズ信号検出回路の動作を図２４のタイミングチャートと図１７とに基づいて説明する。
【０１２２】
妨害ノイズ分離回路８０には電子ペン出力信号ｐｓｇと制御信号ｄｎが供給されている。上述のように、ノイズ検出期間Ｔ３に妨害ノイズ分離回路８０により妨害ノイズのみが分離され、第２ＢＰＦ８１に供給される。妨害ノイズは、第２ＢＰＦ８１で目的とする周波数成分が有効に抽出された後、ノイズ検波器８２で整流検波され、ノイズの大きさに比例した直流電圧として第４ＣＭＰ８４の一方の端子に供給される。第４ＣＭＰ８４の他方の端子にはしきい値電圧ｔｈｎが印加されているので、第４ＣＭＰ８４はノイズ検出信号ｎを出力することができる。即ち、ノイズ検出信号ｎは、装置の近傍に大きな妨害ノイズがあると、ノイズ検波器８２の出力がしきい値電圧ｔｈｎを越えてＨレベルの信号となる。なお、上記しきい値電圧ｔｈｎは、検出したいノイズの大きさに合わせて設定する。
【０１２３】
これにより、妨害ノイズが検出される状態では、Ｘ座標検出信号ｃｘ及びＹ座標検出信号ｃｙは妨害ノイズによって不確定、つまり検出精度が悪くなっているので、この妨害ノイズを利用して座標検出ロジック１９によって座標飛びのないような補正や補完を行うことができる。
【０１２４】
なお、上記第２ＢＰＦ８１の周波数特性を第１ＢＰＦ７８の周波数特性と同様にした方がよい。この場合、Ｘ座標信号と同じ周波数スペクトラムを持つ妨害ノイズがどの程度入り込んでいるかを正確に判定することができる。即ち、上述のように、Ｘ座標検出期間Ｔ２とは時間的に分離したノイズ検出期間Ｔ３を設け、且つ第２ＢＰＦ８１及び第１ＢＰＦ７８の周波数特性を等しくすることにより、Ｘ座標信号と同じ周波数成分の妨害ノイズ成分だけを正確に評価することができる。この結果、妨害の程度が大きい場合等に適正なペン入力禁止処理を行うことができる。
【０１２５】
ただし、妨害ノイズは常時連続的に発生しているものとする。また、ここではＸ座標信号に対する妨害ノイズを検出する構成となっているが、これはＹ座標信号が同期検出され、かつ駆動電圧が比較的大きいため、Ｙ座標信号よりＸ座標信号の方が先に妨害ノイズの影響を受けるからである。
【０１２６】
以上のように、本実施の形態の表示一体型タブレット装置は、行電極駆動回路２は、行電極Ｇを駆動するに際して、Ｙ座標を検出するために、行電極Ｇに電位変化を起こさせる行電極走査信号ｇを出力し、この行電極走査信号ｇを２つの行電極Ｇに同時に入力する構成である。
【０１２７】
これにより、行電極走査信号ｇが２つの行電極Ｇに同時に入力されているので、電子ペン６と行電極Ｇとの間に生成される静電結合容量を大きくすることができる。この結果、電子ペン６に従来よりも大きな誘導電圧が誘起され、電子ペン６からＹ座標信号検出回路に入力される信号が増大し、Ｓ／Ｎが高くなり、高精度のＹ座標を得ることが可能となる。
【０１２８】
さらに、上記表示一体型タブレット装置は、上記行電極駆動回路２に接続されると共に、表示期間（Ｙ座標検出期間）Ｔ１の開始を示唆する垂直同期信号Ｖと同期し、水平同期信号Ｈと同じパルス幅を持つスタートパルス信号ｓｐｖを水平同期信号Ｈの２クロック分のパルス幅を持つシフトデータ信号ｓｐｖ２に拡大変換するスタートパルス幅拡大回路１７と、列電極駆動回路３に接続され、画像データを１クロック分だけ遅延させる遅延回路１８とを備えている。さらに、行電極駆動回路２は、上記シフトデータ信号ｓｐｖ２に応じて画像表示を行うための駆動信号を生成し、２つの行電極Ｇが１クロック分の重複時間を持つように上記駆動信号を順次出力するシフトレジスタ２１と、このシフトレジスタ２１に接続され、上記駆動信号の一部を所定のタイミングで所定時間だけせき止めることにより上記行電極走査信号ｇを生成するＡＮＤゲート２４とを有する。
【０１２９】
これにより、従来の装置に簡単な構成要素を加えるだけで、上記行電極走査信号ｇを２つの行電極Ｇに同時に入力する構成を実現することができる。
【０１３０】
また、本実施の形態の表示一体型タブレット装置は、行電極Ｇ及び列電極Ｓの駆動期間外、即ちノイズ検出期間Ｔ３に外部から混入する妨害ノイズを検出するノイズ信号検出回路を備える構成である。
【０１３１】
これにより、Ｘ・Ｙ座標信号の信頼性を判定することができる。この結果、静電妨害ノイズ発生源が有る場合には、妨害ノイズによって誤検出された座標の補正や補完に利用することが可能となる。
【０１３２】
また、本実施の形態の表示一体型タブレット装置において、Ｙ座標信号検出回路、及びＸ座標信号検出回路はそれぞれ、上記電子ペン６からの信号を所望の周波数帯域で取り出す第１ＬＰＦ７２及び第１ＢＰＦ７８と、この２つのフィルタを各々通過した信号をしきい値と比較することによりＹ・Ｘ座標を検出する第１ＣＭＰ７３及び第３ＣＭＰ８３を有する。このとき、２つのフィルタを各々通過した信号の波形のしきい値付近の立ち上がり時間変化率が、上記波形のしきい値付近の立ち下がり時間変化率と極性が逆で絶対値が等しくなるように最適化されている。
【０１３３】
これにより、２つのフィルタを通過した各々の信号の波形が低周波域成分で揺らいだとしても位置情報の時間的な揺らぎは生じないので、位置情報の強度変動や低周波のノイズに対して、精度の高い座標検出が可能となる。
【０１３４】
また、本実施の形態の表示一体型タブレット装置は、ＡＮＤゲート２４が駆動信号の一部をせき止める時間よりも長い時間の間、Ｙ座標信号検出回路がＹ座標信号を通過するように制御する制御回路９を備える構成である。
【０１３５】
これにより、第１電極の電位の立ち上がり及び立ち下がりの両方のエネルギーを有効に活用することができる。この結果、検出される第１位置情報の信号のＳ／Ｎが増大し、検出精度が向上する。
【０１３６】
また、本実施の形態の表示一体型タブレット装置は、画像表示を行うための駆動信号を生成すると共に、画像表示の水平同期期間に等しい周期を持ち、電子ペン６に発生する信号の極性反転のタイミングを指示する第１クロック信号ｃｋ１と、この第１クロック信号ｃｋ１と同周期で位相が異なり、Ｙ座標信号を検出するタイミングを指示する第２クロック信号ｃｋ２を生成し、上記第１及び第２クロック信号ｃｋ１・ｃｋ２の位相差時間を上記Ｙ座標信号の過渡応答時間より長くする表示制御回路４を備える構成である。
【０１３７】
これにより、Ｙ座標信号が受ける極性反転の影響を最小限にすることができる。この結果、良好なＳ／Ｎを有する第１位置情報を得ることが可能となる。
【０１３８】
なお、ノイズ信号検出回路は上記構成に限られることはなく、図３８に示す構成としてもよい。
ノイズ信号検出回路は、さらにＹ座標信号に対する妨害ノイズを正確に検出するために、上記妨害ノイズ分離回路８０、第２ＢＰＦ８１、ノイズ検波器８２、及び第４ＣＭＰ８４に加えて、第３ＢＰＦ８５、ノイズ検波器８６、第５ＣＭＰ８７、及びＯＲゲート８８を有している。
【０１３９】
第３ＢＰＦ８５、ノイズ検波器８６、及び第５ＣＭＰ８７の接続関係は、第２ＢＰＦ８１、ノイズ検波器８２、及び第４ＣＭＰ８４の接続関係と等しく、またそれらに対して並列になっている。第４・第５ＣＭＰ８４・８７の各出力端子は、ＯＲゲート８８の２つの入力端子に接続される。また、ＯＲゲート８８の出力端子は座標検出ロジック１９に接続される。このとき、第２ＢＰＦ８１の周波数帯域をＸ座標信号の周波数帯域に合わせて設定し、第３ＢＰＦ８５の周波数帯域をそれより狭いＹ座標信号の周波数帯域に合わせて設定する。例えば、第２ＢＰＦ８１の周波数帯域を２０〜１００ｋＨｚとし、第３ＢＰＦ８５の周波数帯域をそれより狭い範囲の３０．５〜３２．５ｋＨｚとする。
【０１４０】
上記構成によれば、前述のように、ノイズ検出期間Ｔ３に妨害ノイズ分離回路８０により分離された妨害ノイズは、第２ＢＰＦ８１を通過し、ノイズ検波器８２で検波され、第４ＣＭＰ８４でしきい値ｔｈｎ１と比較されて、“０”（Ｌレベル）または“１”（Ｈレベル）の信号に変換される。同様に、妨害ノイズは、第３ＢＰＦ８５及びノイズ検波器８６を介して、第５ＣＭＰ８７でしきい値ｔｈｎ２と比較されて、“０”または“１”の信号に変換される。これらの変換された信号はＯＲゲート８８によりノイズ検出信号ｎ’として検出される。このとき、ＯＲゲート８８への入力信号が共に“０”のときは、ノイズ検出信号ｎ’は“０”となり、それ以外の組み合わせのときには、ノイズ検出信号ｎ’は“１”となる。
【０１４１】
これにより、Ｘ・Ｙ座標信号に対する妨害ノイズが検出されるので、さらに正確な補正や補完を行うことができる。
【０１４２】
また、ノイズ信号検出回路とＸ座標信号検出回路とのＢＰＦを共用する構成としてもよい。即ち、前述では、第１ＢＰＦ７８と第２ＢＰＦ８１との周波数特性を合わせることにより、座標信号成分に有害な妨害ノイズ信号成分のみを取り出す構成であったが、図３９に示すように、ＢＰＦ９７をＸ座標信号検出回路とノイズ信号検出回路とで共用化した回路構成としもよい。
【０１４３】
この場合、Ｘ座標信号検出回路は、極性反転信号分離回路７４、第２・第３ＬＰＦ７５・７６、ＢＰＦ９７、Ｘ信号分離回路７７、及び第２ＣＭＰ７９からなる。ＢＰＦ９７の入力側は電子ペン６の増幅器６２の出力端子に接続され、出力側はＸ信号分離回路７７の入力側に接続される。さらに、Ｘ信号分離回路７７の入力側には制御回路９も接続されている。また、Ｘ信号分離回路７７の出力側は第２ＣＭＰ７９の一方の入力端子に接続される。なお、極性反転信号分離回路７４、第２・第３ＬＰＦ７５・７６及び第２ＣＭＰ７９の接続関係は上述のとおりである。
【０１４４】
ノイズ信号検出回路は、ＢＰＦ９７、妨害ノイズ分離回路８０、ノイズ検波器８２、及び第４ＣＭＰ８４からなる。妨害ノイズ分離回路８０の入力側には、上記ＢＰＦ９７の出力側が接続されると共に、制御回路９に接続される。また、妨害ノイズ分離回路８０の出力側はノイズ検波器８２の入力側に接続される。なお、ノイズ検波器８２と第４ＣＭＰ８４との接続関係は上述のとおりである。
【０１４５】
上記構成によれば、Ｘ座標信号検出回路は、電子ペン出力信号ｐｓｇに含まれるＸ座標信号のみをパルス化してＸ座標検出信号ｃｘとして出力する。また、ノイズ信号検出回路は、電子ペン出力信号ｐｓｇに含まれる妨害ノイズのみをノイズ検出信号ｎとして検出する。
【０１４６】
これにより、検出精度の高いノイズ分離が可能となる効果に加えて、座標検出回路７の回路規模を小さくすることができる。
【０１４７】
なお、本実施の形態では、Ｙ座標信号検出回路のフィルタはＬＰＦとしているが、ＢＰＦとしてもよい。また、この場合、ＢＰＦをＹ座標信号検出回路とノイズ信号検出回路とで共用することができ、座標検出回路７の回路規模を小さくすることができる。
【０１４８】
また、本実施の形態では、２本の行電極Ｇに同時に行電極走査信号ｇを印加しているが、３本以上の行電極Ｇに同時に行電極走査信号ｇを印加してもよい。この場合、遅延回路１８もそれに対応させて構成する。
【０１４９】
さらに、本実施の形態では、列電極走査信号ｓｂは、１本ずつ列電極Ｓに印加しているが、図３６に示すように、上記行電極Ｇの場合と同様に、２本以上の列電極Ｓに同時に印加してもよい。この結果、行電極Ｇの場合と同様の作用により、Ｘ座標の検出精度が向上する。ただし、この場合、列電極駆動回路３の回路構成は複雑になる。
【０１５０】
【発明の効果】
以上のように、本発明の請求項１記載の表示一体型タブレット装置は、第１電極駆動手段は、上記第１電極を駆動するに際して、第１位置情報を検出するために、第１電極に電位変化を起こさせる走査信号を出力し、該走査信号を最低２つの第１電極に同時に入力する構成である。
【０１５１】
これにより、電位変化を起こさせる走査信号が最低２つの第１電極に同時に入力されているので、入力手段と第１電極との間に生成される静電結合容量を大きくすることができる。この結果、入力手段に従来よりも大きな誘導電圧が誘起され、入力手段から第１位置情報検出手段に入力される信号が増大し、Ｓ／Ｎが高くなり、高精度の第１位置情報を得ることが可能となるという効果を奏する。
【０１５２】
請求項２記載の表示一体型タブレット装置は、上記第１電極駆動手段に接続されると共に、上記表示期間の開始を示唆する信号と同期し、あるパルス幅を持つ信号を所定パルス幅を持つ表示制御信号に拡大変換するパルス幅拡大手段と、上記表示制御信号に応じて画像表示を行うための駆動信号を生成し、最低２つの第１電極が所望の重複時間を持つように上記駆動信号を順次出力する順次出力部と、該順次出力部に接続され、上記駆動信号の一部を所定のタイミングで所定時間だけせき止めることにより上記走査信号を生成するゲート部とを有する上記第１電極駆動手段と、上記第２電極駆動手段に接続され、画像データを上記駆動信号の重複時間分だけ遅延させる遅延手段とを備える構成である。
【０１５３】
これにより、従来の装置に簡単な構成要素を加えるだけで、請求項１記載の作用効果を実現することができるという効果を奏する。
【０１５４】
本発明では、第１・第２電極の駆動期間外に外部から混入する妨害ノイズを検出する妨害ノイズ検出手段を備えても構わない。
【０１５５】
これにより、第１・第２電極の駆動期間外に外部から混入する妨害ノイズを検出する妨害ノイズ検出手段を設けることにより、第１・第２位置情報の信頼性を判定することができる。この結果、静電妨害ノイズ発生源が有る場合には、妨害ノイズによって誤検出された座標の補正や補完に利用することが可能となるという効果を奏する。
【０１５６】
また、上記妨害ノイズ検出手段は、所望の周波数帯域で信号を取り出す周波数透過手段を有し、該周波数透過手段は上記第１あるいは第２位置情報検出手段の構成要素でもあるとしても構わない。
【０１５７】
これにより、妨害ノイズ検出手段の周波数透過手段が、第１あるいは第２位置情報検出手段の周波数透過手段と共有されているので、妨害ノイズ検出手段を備えることによって装置の構成要件が増大するのを防ぐことが可能となるという効果を奏する。
【０１５８】
本発明では、２つの位置情報検出手段はそれぞれ、上記入力手段からの信号を所望の周波数帯域で取り出す周波数透過手段と、該周波数透過手段を通過した信号をしきい値と比較することにより所望の位置情報を検出する比較手段を有し、上記周波数透過手段を通過した信号の波形のしきい値付近の立ち上がり時間変化率が、上記波形のしきい値付近の立ち下がり時間変化率と極性が逆で絶対値が等しくなるように最適化されている構成でも構わない。
【０１５９】
これにより、周波数透過手段を通過した信号の波形が低周波域成分で揺らいだとしても位置情報の時間的な揺らぎは生じないので、位置情報の強度変動や低周波のノイズに対して、精度の高い座標検出が可能となるという効果を奏する。
【０１６０】
本発明では、第１電極駆動手段は、画像表示を行うための駆動信号が入力され、該駆動信号を順次出力する順次出力部と、該順次出力部に接続され、上記駆動信号の一部を所定のタイミングで所定時間だけせき止めることにより、第１電極に電位変化を起こさせ、第１位置情報を検出する走査信号を生成するゲート部とを有し、上記ゲート部が駆動信号の一部をせき止める上記所定時間よりも長い時間の間、上記第１位置情報検出手段が第１位置情報の信号を通過するように制御する制御手段を備える構成でも構わない。
【０１６１】
これにより、制御手段は、上記所定時間よりも長い時間の間、第１位置情報検出手段が第１位置情報の信号を通過させるように制御するので、第１電極の電位の立ち上がり及び立ち下がりの両方のエネルギーを有効に活用することができる。この結果、検出される第１位置情報の信号のＳ／Ｎが増大し、検出精度が向上するという効果を奏する。
【０１６２】
本発明では、画像表示を行うための駆動信号を生成すると共に、画像表示の水平同期期間に等しい周期を持ち、入力手段に発生する信号の極性反転のタイミングを指示する第１基準信号と、該第１基準信号と同周期で位相が異なり、第１位置情報を検出するタイミングを指示する第２基準信号とを生成し、上記第１及び第２基準信号の位相差時間を上記第１位置情報の信号の過渡応答時間より長くする表示制御手段を備え、上記第１電極駆動手段は、上記駆動信号を順次出力する順次出力部と、該順次出力部に接続され、上記駆動信号の一部を上記第２基準信号のパルス幅と等しい時間だけせき止めることにより、第１電極に電位変化を起こさせ、第１位置情報を検出する走査信号を生成するゲート部とを有する構成でも構わない。
【０１６３】
これにより、第１及び第２基準信号の位相差時間が第１位置情報の信号の過渡応答時間より長いので、第１位置情報の信号が受ける極性反転の影響を最小限にすることができる。この結果、良好なＳ／Ｎを有する第１位置情報を得ることが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる表示一体型タブレット装置の構成を示すブロック図である。
【図２】上記表示一体型タブレット装置における行電極駆動回路の構成例を示す回路図である。
【図３】上記行電極駆動回路の動作を示すタイミングチャートである。
【図４】上記表示一体型タブレット装置における列電極駆動回路の構成例を示す回路図である。
【図５】上列電極駆動回路の動作を示すタイミングチャートである。
【図６】上記表示一体型タブレット装置の動作を示すタイミングチャートである。
【図７】上記表示一体型タブレット装置におけるスタートパルス幅拡大回路の構成例を示す回路図である。
【図８】スタートパルス幅拡大回路の動作を示すタイミングチャートである。
【図９】上記スタートパルス幅拡大回路の他の構成例を示す回路図である。
【図１０】図９のスタートパルス幅拡大回路の動作を示すタイミングチャートである。
【図１１】上記表示一体型タブレット装置における表示パネルの液晶への充電動作を示すタイミングチャートである。
【図１２】電子ペンの構成を示すと共に、行電極走査時の電子ペンと表示パネルとの結合状態を示す構成図である。
【図１３】図１２の等価回路を示す回路図である。
【図１４】列電極走査時の電子ペンと表示パネルとの結合状態を示す説明図である。
【図１５】図１４の等価回路を示す回路図である。
【図１６】行電極走査時における電子ペンの出力波形を示す波形図である。
【図１７】上記表示一体型タブレット装置における座標検出回路の構成を示すブロック図である。
【図１８】上記座標検出回路におけるＹ信号分離回路の構成例を示す回路図である。
【図１９】上記Ｙ信号分離回路の動作を示すタイミングチャートである。
【図２０】上記座標検出回路における極性反転信号分離回路の構成例を示す回路図である。
【図２１】上記極性反転信号分離回路の動作を示すタイミングチャートである。
【図２２】Ｙ座標検出特性と極性反転検出特性とを示すグラフである。
【図２３】Ｙ座標信号検出回路及び座標検出ロジックによるＹ座標検出動作を示すタイミングチャートである。
【図２４】ノイズ信号検出回路によるノイズ信号分離動作を示すタイミングチャートである。
【図２５】Ｘ座標検出特性と極性反転検出特性とを示すグラフである。
【図２６】Ｘ座標信号検出回路及び座標検出ロジックによるＸ座標検出動作を示すタイミングチャートである。
【図２７】上記座標検出回路におけるＸ信号分離回路の構成例を示す回路図である。
【図２８】上記座標検出回路における妨害ノイズ分離回路の構成例を示す回路図である。
【図２９】上記座標検出回路におけるノイズ検波器の構成例を示す回路図である。
【図３０】（ａ）はＬＰＦの周波数特性であり、（ｂ）はＨＰＦの周波数特性であり、（ｃ）はＢＰＦの周波数特性を示すグラフである。
【図３１】第１ＢＰＦをＬＰＦ、ＨＰＦ、ＢＰＦとしたときの各々の出力波形と座標検出精度との関係を示す波形図である。
【図３２】上記第１ＢＰＦをＬＰＦとしたときの出力波形と第２ＣＭＰの出力波形との関係を示す波形図である。
【図３３】上記表示一体型タブレット装置における遅延回路の構成例を示す回路図である。
【図３４】上記遅延回路の動作を示すタイミングチャートである。
【図３５】遅延回路の他の構成例を示す回路図である。
【図３６】２本の列電極に同時に列電極走査信号を印加する場合のタイミングチャートである。
【図３７】分離制御信号のパルス幅とＹ信号分離回路の出力との関係を示すタイミングチャートである。
【図３８】上記座標検出回路におけるノイズ信号検出回路の他の構成例を示すブロック図である。
【図３９】上記座標検出回路におけるＸ座標信号検出回路及びノイズ信号検出回路の他の構成例を示すブロック図である。
【図４０】従来の表示一体型タブレット装置の構成を示すブロック図である。
【図４１】上記表示一体型タブレット装置の動作を示すタイミングチャートである。
【符号の説明】
２        行電極駆動回路（第１電極駆動手段）
３        列電極駆動回路（第２電極駆動手段）
４        表示制御回路（表示制御手段）
６        電子ペン（入力手段）
９        制御回路（制御手段）
１０        ＴＦＴ基板（透明基板）
１１        ＴＦＴ（スイッチング素子）
１２        絵素電極
１３        対向基板（透明基板）
１４        対向電極
１７        スタートパルス幅拡大回路（パルス幅拡大手段）
１８        遅延回路（遅延手段）
２１        シフトレジスタ（順次出力部）
２４        ＡＮＤゲート（ゲート部）
７８        第１ＢＰＦ（周波数透過手段）
８１        第２ＢＰＦ（周波数透過手段）
７９        第２ＣＭＰ（比較手段）
Ｇ          行電極（第１電極）
Ｓ          列電極（第２電極）
Ｔ１        表示期間（Ｙ座標検出期間）
Ｔ３        ノイズ検出期間
ｇ          行電極走査信号（走査信号）
ｓｐｖ２    シフトデータ信号（表示制御信号）
ｃｋ１      第１クロック信号（第１基準信号）
ｃｋ２      第２クロック信号（第２基準信号）
【図１】
0003678801.tif 000003
【図２】
0003678801.tif 000004
【図３】
0003678801.tif 000005
【図４】
0003678801.tif 000006
【図５】
0003678801.tif 000007
【図６】
0003678801.tif 000008
【図７】
0003678801.tif 000009
【図８】
0003678801.tif 000010
【図９】
0003678801.tif 000011
【図１０】
0003678801.tif 000012
【図１１】
0003678801.tif 000013
【図１２】
0003678801.tif 000014
【図１３】
0003678801.tif 000015
【図１４】
0003678801.tif 000016
【図１５】
0003678801.tif 000017
【図１６】
0003678801.tif 000018
【図１７】
0003678801.tif 000019
【図１８】
0003678801.tif 000020
【図１９】
0003678801.tif 000021
【図２０】
0003678801.tif 000022
【図２１】
0003678801.tif 000023
【図２２】
0003678801.tif 000024
【図２３】
0003678801.tif 000025
【図２４】
0003678801.tif 000026
【図２５】
0003678801.tif 000027
【図２６】
0003678801.tif 000028
【図２７】
0003678801.tif 000029
【図２８】
0003678801.tif 000030
【図２９】
0003678801.tif 000031
【図３０】
0003678801.tif 000032
【図３１】
0003678801.tif 000033
【図３２】
0003678801.tif 000034
【図３３】
0003678801.tif 000035
【図３４】
0003678801.tif 000036
【図３５】
0003678801.tif 000037
【図３６】
0003678801.tif 000038
【図３７】
0003678801.tif 000039
【図３８】
0003678801.tif 000040
【図３９】
0003678801.tif 000041
【図４０】
0003678801.tif 000042
【図４１】
0003678801.tif 000043