(57)【特許請求の範囲】
【請求項１】
連続視認モードでは低解像度のビデオ信号を生成し、スチールモードでは高解像度の静止画信号を生成するための電子カメラであって、
（ａ）フォトセンサの２次元配列を含み、対象のイメージを撮像して、その撮像イメージを表すピクセル電荷群を生成するイメージセンサであって、前記ピクセル電荷群を転送する垂直シフトレジスタを前記フォトセンサ群の各垂直列に隣接して垂直列１列につき１つずつ備えるイメージセンサと、
（ｂ）前記対象からの光を前記フォトセンサの配列に集束させるレンズと、
（ｃ）前記連続視認モードでは前記フォトセンサ群のうちの少なくとも２つの隣接する水平行から前記ピクセル電荷群を読み出しながら前記フォトセンサ群の次の少なくとも２つの隣接する水平行からピクセル電荷を廃棄する動作を繰り返し、前記スチールモードでは前記二次元配列のフォトセンサ群の全ての水平行からピクセル電荷を読み出すよう、前記複数の垂直シフトレジスタを制御するための信号を生成する垂直走査発生器と、
（ｄ）前記垂直走査発生器に接続され、前記連続視認モードと前記スチールモードにおける前記垂直走査発生器の動作を制御する制御システムと、
（ｅ）前記フォトセンサ群から読み出されたピクセル電荷群に応じて、ＮＴＳＣテレビジョンディスプレイを駆動するためのビデオ出力信号を生成するビデオ増幅器と、
（ｆ）前記スチールモードにおいて前記２次元配列の全てのフォトセンサから読み出されたピクセル電荷群をデジタル信号に変換するアナログ・デジタル変換器と、
（ｇ）前記スチールモードにおいて全ての前記フォトセンサから読み出されたピクセル電荷を表すデジタル値を格納するメモリと、
（ｈ）前記垂直シフトレジスタ群からシフトされてきたピクセル電荷群を水平方向にシフトして前記ビデオ増幅器又は前記アナログ・デジタル変換器へと出力する水平シフトレジスタと、
（ｉ）前記垂直シフトレジスタ群と水平シフトレジスタとの間に設けられ、垂直シフトレジスタからシフトされてきたピクセル電荷群を受け取り、受け取ったピクセル電荷群を前記制御システムからの制御に応じて廃棄するか、前記水平シフトレジスタに渡すかの動作を行う電子クロックゲートと、
を備え、前記制御システムは、前記連続視認モードでは、前記フォトセンサ群のうちの少なくとも２つの隣接する水平行のピクセル電荷群は前記水平シフトレジスタへと渡し、次の少なくとも２つの隣接する水平行のピクセル電荷群は廃棄するという動作を前記電子クロックゲートに繰り返させ、前記スチールモードでは、前記フォトセンサ群の全ての水平行のピクセル電荷群を前記水平シフトレジスタに渡させる動作を前記電子クロックゲートに行わせる、
ことを特徴とする電子カメラ。
【請求項２】
請求項１記載の電子カメラであって、前記イメージセンサは、千水平行以上のフォトセンサ群を含むことを特徴とする電子カメラ。
【請求項３】
請求項１記載の電子カメラであって、前記イメージセンサへの露光量を、前記スチールモードにおいてのみ制御し、連続視認モードでは制御しないシャッタ、を更に有する電子カメラ。
【請求項４】
請求項１記載の電子カメラであって、
前記水平シフトレジスタを２つ備え、前記スチールモードでは前記垂直走査発生器は前記垂直シフトレジスタ群からそれら２つの水平シフトレジスタへと前記フォトセンサ群の２水平行ずつのピクセル電荷群をとシフトさせ、それら２つの水平シフトレジスタに満たされた各水平行のピクセル電荷群が同時に並列して出力されることを特徴とする電子カメラ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は電子カメラ、特に高解像度カメラシステムに関する。
【０００２】
【従来の技術】
電子カメラは、捕捉したイメージを電子形態で記憶するため、伝統的なフィルムカメラに対して大きな利点を有する。電子記憶システムは、フィルムより遥かに安価である。超高密度であり、占有スペースが極めて小さい。また、フェーデイングしない。即ち、フィルムと異なりそのカラー情報はほぼ永久的である。そしてコンピュータにより容易に再生できる。現世代の電子カメラは、主にその捕捉イメージをテレビセット上に表示するよう設計されている。従って、それらはＮＴＳＣ規格と互換性をもつように製造されている。中でも、ＮＴＳＣ規格では１／６０秒のインターバルで２６２．５水平ラインのインターレースフィールドであり、これによって毎秒３０フレームの割合で５２５ラインを含む完全フレームを生成する。従って、各フィールドは、完全フレームの一本おきのラインを含み、奇数ラインフィールドと偶数ラインフィールドとが交互に現れる。
【０００３】
これらのカメラに使用される電荷結合素子（ＣＣＤ）は、特にこのサービスのために設計されたものである。例えば、一般的な素子は、７６０×４８４の個別フォトセンサ区画を有し、７６０×４８４ピクセル解像度及び４８４水平ラインを生成する。このデバイスは、また、フォトセンサ区画の各垂直列に対応した垂直シフトレジスタを備え、一つおきの各行内のピクセル電荷を対応する垂直レジスタへ同時にシフトする性能をもつ。垂直シフトレジスタ内のピクセル電荷が水平シフトレジスタ内へ順次シフトされて出力されると、ピクセル情報の一本おきのラインを含むフィールドが生成される。次のフィールドは、前フィールド内で省かれたピクセル情報のラインを含む。ＮＴＳＣ規格の同期パルスが付加されると、２６２ラインのではなく２４２ラインのフィールドであっても、テレビセットに如何なる問題も生じない。
【０００４】
結果として生じる７６０×４８４ピクセル解像度は、テレビでの視認に対しては極めて適切であるが、プリントされると標準フィルムカメラに対して著しく品質が劣る。特に商業的及び工業的な用途において、記憶されたイメージへのコンピュータアクセス及び高品質プリントを主眼として設計された高解像度電子カメラが要望されていた。少なくとも一つの新規なＣＣＤフォトセンサが、この要望に応えて開発された。コダックＫＡＩ−１０００インターラインＣＣＤセンサは、１０２４×１０２４のフォトセンサ区画のアレイ、及び１０２４個の垂直シフトレジスタを有する。コンピュータアクセス性及びプリント品質を向上するため、センサはノンインターレースモードで作動し、これによって隣接ラインが順次記憶される。動作捕捉のフレームレートを３０フレーム／秒とし且つ合理的な読み出しレートを達成するため、センサは２個の水平シフトレジスタを有する。２個の隣接ラインは、２０ＭＨｚの読み出しレートで同時に読み出される。
【０００５】
【発明が解決しようとする課題】
このセンサが提供する種類の機能への要求に加えて、イメージフィードバックが必要とされ、これによって正確な対象物フレーミングが達成される。これは、特に工業用または研究用カメラの場合に該当する。しかしながら、この種のセンサにより生成された高解像度イメージは、リアルタイムで容易に表示することはできず、高価な広帯域回路及び特別の高品位テレビ技術を必要とする。一方、通常のテレビ型表示では周知の低コスト回路を使用しているが、これにはインターレース信号が必要となる。
【０００６】
従って、低コストの装置、及び高解像度ノンインターレースカメラシステムのための低解像度リアルタイムイメージを生成する方法が要望されていた。
【０００７】
【課題を解決するための手段及び作用】
上記目的を達成するためになされた本発明は、イメージを連続列で表すピクセル情報を生成する高解像度ＣＣＤカメラシステムからの交互に奇数及び偶数フィールドを有する低解像度インターレース信号を発生するための装置に関する。この装置は、ビデオチャンネル、ピクセル情報の生成された列を選択的に廃棄するための減衰手段、ピクセル情報の生成された列をビデオチャンネル内へ転送するためのシフトレジスタ、及び第１、第２及び第３駆動手段を含む。第１駆動手段は、奇数イメージを表すピクセル情報のｎ個の連続した列から成るグループから所定の第１組を繰り返し廃棄するよう減衰手段を駆動する。第２駆動手段は減衰手段を駆動し、ピクセル情報のｎ個の連続した列から成るグループから所定の第２組を繰り返し廃棄する。第３駆動手段はレジスタを駆動し、減衰手段によって廃棄されなかったピクセル情報の各列を生成された順にビデオチャンネルへ転送する。ビデオチャンネルへ転送された奇数イメージを表すピクセル情報の列はインターレース信号の奇数フィールドを構成し、偶数イメージを表すピクセル情報の列はインターレース信号の偶数フィールドを構成する。
【０００８】
上記装置の典型的な実施例は、更に、ライン間に水平ブランキングパルス及び水平同期パルスを付加すると共に各フィールド間に垂直ブランキングパルス及び垂直同期パルスを付加し、ＮＴＳＣ規格に合致させるための同期挿入回路を含む。レジスタ及び減衰手段は、ＣＣＤセンサチップの一部とすることができ、これにはビデオ信号を生成するための安価なビデオチャンネル及び簡単なタイミング回路を付加すればよい。
【０００９】
また、上記目的を達成するためになされた本発明は、連続列でイメージを表すピクセル情報を生成する高解像度ＣＣＤカメラシステムから交互に奇数フィールド及び偶数フィールドを有する低解像度インターレース信号を発生する方法に関する。この方法は、ピクセル情報列の少なくとも一つの所定の第１組を表すビデオ情報のラインをビデオチャンネルへ繰り返し転送し、第１イメージを表すピクセル情報のｎ個の連続した列からなるグループから前記所定の第１組以外の列を廃棄して奇数フィールドを形成する第１ステップを含む。更に、前記所定の第１組とは異なる少なくとも一つの所定の第２組を表すビデオ情報ラインをビデオチャンネル内へ繰り返し転送し、第２イメージを表すピクセル情報のｎ個の連続した列から成るグループから、前記所定の第２組以外の列を廃棄する第２のステップを含み、更に、第１ステップと第２ステップとを交互に繰り返す第３ステップを含む。
【００１０】
【実施例】
図１は、照射された物体（例えばここでは人間の頭部）１２のイメージを形成するのに有用な本発明に係るカメラシステム１０をブロック図で示したものである。システム１０は、レンズ系１４、ＣＣＤセンサ１６、シャッタ１８、垂直走査発生器３８、クランプ同期挿入回路４０、ビデオディスプレイ４２、クランピングサンプルホールド（クランプＳ＆Ｈ）回路４６及び５６、アナログ／デジタル（Ａ／Ｄ）コンバータ４８及び５８、ＦＩＦＯ（first in, first out ）バッファ５０及び６０、マルチプレクサ（ＭＵＸ）５２、スイッチ３７、使用装置（プロセッサ，メモリなど）６２、及び制御システム６４を含む。
【００１１】
写真撮影される照射された物体１２からの光は、レンズ系１４を通過し、シャッタ１８を介してＣＣＤセンサ１６上に収束される。シャッタ１８はオプションであり、スチール写真を撮るための露光量の制御のために使用することができる。システム１０が記録作用のために或いは視認のために連続的に作用しているとき、シャッタ１８は通常は使用されない。ＣＣＤセンサ１６は、列及び行に配列されたフォトセンサ２０のアレイを有する。フォトセンサ２０（例：ゲート付感光性ダイオード）の列及び行の数は、全く重要な要素ではないが、便宜上センサ１６は、１０２４×１０２４フォトセンサを備えたコダック  ＫＡＩ１０００である。垂直シフトレジスタ２２がフォトセンサ２０の各列に隣接して結合されている。各垂直シフトレジスタ２２の出力端には、電子クロックゲート（ＥＣＧ）２４及び水平シフトレジスタ２６及び２８が配置されている。垂直走査発生器３０は２個の信号φＶ１及びφＶ２を生成し、これらをＣＣＤセンサ１６へ接続して垂直シフトレジスタ２２を駆動する。水平走査発生器３２は３個の信号φＨ１Ａ，φＨ１Ｂ及びφＨ２を生成し、これらをＣＣＤセンサ１６へ接続して水平シフトレジスタ２４及び２６を駆動する。水平シフトレジスタ２６の出力は、スイッチ３７の位置によって定められる２個の径路３４または３６の一方をたどる。図示のように、水平シフトレジスタ２６の出力は、スイッチ３７を介して径路（配線）３６へ接続される。径路（配線）３４は、ビデオ増幅器３８及び同期挿入回路４０を介してビデオディスプレイ４２へ接続されている。径路３６は、アナログ増幅器４４、クランピングサンプルホールド回路４６、アナログ−デジタルコンバータ（以下、Ａ／Ｄと略する）４８、及び第ＦＩＦＯバッファ（以下ＦＩＦＯと略する）５０を介してマルチプレクサ（ＭＵＸ）５２の一方の入力へ接続される。水平シフトレジスタ２８の出力は、アナログ増幅器５４、クランピングサンプルホールド回路５６、Ａ／Ｄコンバータ５８及びＦＩＦＯ６０を介してマルチプレクサ５２へ接続する径路をたどる。マルチプレクサ５２の出力は使用装置６２へ供給され、該装置６２は例えばプリンタ、メモリまたはプロセッサ等である。制御システム６４は、シャッタ１８、垂直及び水平走査発生器３０及び３２、ＥＣＧゲート２４、同期挿入回路４０及びマルチプレクサ５２によってシステムを具体的に制御する。
【００１２】
本発明に係るカメラシステム１０は、２種のモード、即ち低解像度視認モード及び高解像度記録モードで作動することができる。該両モードにおいて、各フォトセンサ２０は、受光量と露光時間との積に比例したピクセル電荷を蓄積する。露光時間が完了すると、各フォトセンサ２０からのピクセル電荷がその対応する垂直シフトレジスタ２２内へ転送される。これによってフォトセンサ２０は解放され、照射された時に新たなイメージを捕捉することとなる。全ての１０２４垂直シフトレジスタは同時に駆動され、これによってピクセル電荷を一回に１水平列ずつダウンシフトする。各水平列はイメージの１ラインを表す。記録モードにおいて、２個の水平列が垂直レジスタからシフトされ、それぞれ各水平レジスタ２６及び２８を満たす。レジスタ２６及び２８はその後同時に１度のチャージによって、それぞれ固有の出力チャンネルに読み出される。スイッチ３７によって選択されたチャンネル３６において、増幅器４４は各ピクセル電荷のアナログ値を増幅する。クランピングサンプルホールド回路４６は増幅された電荷値をクランプされた基準電圧に付加し、その結果をピクセルレートでサンプルして各ピクセルに対する離散値を得、それを保持してＡ／Ｄ４８によるデジタル数への変換に供する。Ａ／Ｄ４８のデジタル出力は、ＦＩＦＯ５０内に一時的に記憶される。レジスタ２８の出力は、ＦＩＦＯ６０内で同様に処理及び記憶される。マルチプレクサ５２は、一回に複数の入力のうちの一つを出力へ接続し、これによってまずＦＩＦＯ６０からのピクセルデータの全ラインを、ついでＦＩＦＯ５０からのピクセルデータの全ラインを使用装置６２へそれぞれ供給し、これによってイメージ処理及び記憶を行う。更に２本のラインがその後垂直レジスタから水平レジスタ内へシフトアウトされ、同時に読み出される。この処理は、１０２４×１０２４ピクセルイメージ全体が使用装置へ転送されるまで繰り返される。ピクセルデータの連続ラインが、処理または印刷に理想的な連続したノンインータレース順序で受信される。本発明の作用には必要ないが、２個の水平レジスタを使用することによって、与えられたチャンネル帯域幅に対する出力速度が２倍に成る。両チャンネルが２０ＭＨｚで作用すると、毎秒３０フレームが記録可能となる。これは、通常の動作を記録するに十分な速さである。
【００１３】
視認モードにおいて、水平レジスタ２８は使用されず、ＥＣＧレジスタ２４が使用される。垂直解像度を低減するため、半分のラインが廃棄される。更に、残存ラインは足し合わされて２本が１本にまとめられる。これを達成するため、垂直レジスタ２２からのピクセル電荷の第１列は、水平レジスタ２６へ転送される。その後、レジスタ２６が読み出しを開始する前に、第２列の電荷がレジスタ２６へ転送され、第１列の上に付加される。ＣＣＤ１６は電荷結合されているので、各レジスタセル内の第２電荷は単純に第１電荷に加えられ、１０２４ピクセルの総和電荷の一ラインを形成する。ピクセル電荷の第３及び第４列は、その後ＥＣＧゲートを介して廃棄され、レジスタ２６はスイッチ３７により選択されたビデオチャンネル３４を介して読み出される。レジスタ２６内のつぎの２ラインを総和し、つぎの２ラインを廃棄し、そしてレジスタ２６を連続して読み出す処理は、各垂直レジスタが空になるまで繰り返される。水平及び垂直シフトレジスタがシフトされる割合は、水平走査発生器３２及び垂直走査発生器３０によって発生される信号によって制御される。それらは、ラインレートがＮＴＳＣ規格と同様になるよう容易に行われる。この処理によって、２５６ラインのフィールドが生じる。
【００１４】
次のフィールドを発生するため、新たなイメージが使用される。ピクセル電荷が垂直シフトレジスタ内へ転送された後、各電荷の４列が、前述のようにシフトアウトされる。しかしながら、この場合にはインターレース効果を得るため、各４列のうちの最初の２列が廃棄され、第３列と第４列とが足し合わされてフィールドの１ラインが生成される。ビデオ増幅器３８は信号を増幅し、同期挿入回路４０は水平同期パルス、垂直同期パルス、垂直ブランキングパルス及び垂直同期パルスを適切な時間に挿入し、ビデオディスプレイ４２を駆動するためのＮＴＳＣ型信号を完成する。レジスタ２６が２０ＭＨｚレートで読み出すと、２個のインターレースフィールドを含むフレームは毎秒３０のＮＴＳＣレートで生成可能となる。従って、ビデオディスプレイ４２は、通常のテレビディスプレイを使用可能である。２０ＭＨｚのレートでは、各ライン毎にレジスタ２６から読み出された１０２４個の個別ピクセル総和値が存在するが、ビデオ増幅器３８はそのような帯域幅を有する必要はない。事実、５ＭＨｚの帯域幅の通常のテレビビデオチャンネルが、標準テレビ映像と同等のイメージを生成するのに十分なのである。
【００１５】
２種の作用モードを生成するようＣＣＤセンサ１６が制御される方法を理解するため、図２に示されたＣＣＤセンサ１６の幾つかの詳細部を考慮することが有用である。
【００１６】
図２は、各垂直シフトレジスタ及びその垂直シフトレジスタに対応するフォトセンサ２０の縦列の出力端においてＥＣＧゲート２４及び水平シフトレジスタ２６及び２８を形成する半導体物質の種々の領域を示す平面図である。水平の影を施した領域は、電荷蓄積のために使用される半導体物質内の領域を表し、対角線影を施した領域は所望方向へ電荷を案内するためのスレッショルド（threshold ）を形成する注入領域を表す。電荷の動作を制御するために電圧が印加される電極は示されていないが、影響をうける半導体領域の上部に存在している。各領域は、その領域を制御する電極に従って分類されている。
【００１７】
一般に、シフトレジスタの各セルは、２個の記憶領域を制御する２個の電極を有する。電荷は、近接電極へ一組の相補信号を印加することによって、レジスタに沿って移動する。各信号は、高値と低値との間を交互に変化し、制御された領域内において信号の高値、低値に対応して、高いフィールドと低いフィールドを形成する。各電荷は、低いフィールドの領域から高いフィールドの領域へ移動する。一般に、注入領域は、同じ電極に制御される記憶フィールドよりも低いフィールドを形成する。垂直シフトレジスタは、従って、領域Ｖ１及びＶ２を有し、水平シフトレジスタは領域Ｈ１（Ｈ１Ａ及びＨ１Ｂとして示した）およびＨ２を有する。水平シフトレジスタ２６及び２８は、個別に制御されるので、それらのＨ１領域はＨ１Ａ及びＨ１Ｂとそれぞれ分類される。
【００１８】
露光時間中、フォトセンサ（例：フォトダイオード、ゲート付感光性ダイオード）上に落ちる光は、その下方に蓄積される電荷を発生する。露光が完了すると、第３レベル転送電圧が、全領域Ｖ１を制御する電極へ印加される。転送電圧は、シフトレジスタ内における電荷をシフトさせるために使用される高値よりも遥かに高い。注入領域７４内のフィールドは、常に領域７２内のフィールドより低く、また領域７２と同じくＶ１によって制御されるが、前述の転送電圧により、結果的にフォトダイオード記憶領域内におけるフィールドよりも高くなる。従って、電荷は各フォトダイオード２０の下方から、注入領域７４を通過してその対応する領域７２へ移動する。通常の高値及び低値の相補信号がその後印加されるとき、領域７４はフォトセル領域よりも低いままであり、これによって後者が電荷を蓄積するが、このとき垂直レジスタは作動している。Ｖ１が低くなりＶ２が高くなると、領域７４は領域７２よりも更に低いフィールドを有し、電荷は領域７２から領域７６へ移動する。続いてＶ２が低くなると、もしＥＣＧ２４が高くＨ１Ａが低い場合は、電荷はＥＣＧ２４を通過してダンプダイオード７８へ伝送され、そして電源（不図示）へ達する。一方、もしＨ１Ａが高くＥＣＧが低い場合は、領域７６からの電荷は水平レジスタ２６内の領域８０へ向かう。このとき、領域８０内の電荷は、２方向のいずれかの方向に移動可能である。Ｈ１Ａが低くなるときに、もしＨ２が高ければ、電荷は水平レジスタ２６に沿って領域８２へ伝送される。一方、もしＨ１Ａが低くなるときＨ１Ｂが高ければ、電荷は水平レジスタ２８内の領域８４へ移動する。従って、ＣＣＤセンサ１６の構造により、いくらかの読み出しの多様性が得られる。
【００１９】
図３は、記録モード中においてＣＣＤセンサ１６の読み出し時間中にそれぞれ電極制御領域Ｈ１Ａ、Ｈ１Ｂ及びＶ１に印加された電圧信号φＨ１Ａ，φＨ１Ｂ，及びφＶ１の時間関係を示すタイミングチャートである。信号φＨ２及びφＶ２（不図示）は、それぞれ信号φＨ１Ｂ及びφＶ１の相補信号である。図３は事象の順序を示すタイミングチャートであり、必ずしも正確に時間スケール通りの大きさではない。時刻Ｔ１において、レジスタ２６及び２８はその各々の出力チャンネル内へその内容を空にしたところであり、信号φＨ１Ａ及びφＨ１Ｂは高いままである。φＶ１は低くなり（そしてφＶ２は高くなる）、各電荷の新たなラインを転送領域７６内へ駆動する。その後φＶ１が時刻Ｔ２で高くなりφＶ２が低くなると、各電荷のラインがφＨ１Ａによって制御された領域８０内へ転送される。時刻Ｔ３において、φＨ１Ａ及びφＶ１は共に低くなり、領域８０からの電荷を領域８４へ駆動してレジスタ２８を充填し、そして領域７２内の電荷を領域７６へ駆動する。そして、φＨ１Ａはその後高くなり、時刻Ｔ４でφＶ２が低くなると、領域７６からの電荷が領域８０へ入り、レジスタ２６を充填する。そのようにして、各水平レジスタは、φＨ１及びφＨ２が交互に高くなったり低くなったりするに従って逐次的に読み出すためのピクセル情報ラインを含む。
【００２０】
図４は、リアルタイム視認モードのためのインターレースＮＴＳＣタイプ信号を発生するために使用されるタイミングチャートを示す。図４は、必ずしも寸法通りではなく、サイクル時間は必ずしも図３のそれらと関連づけられてはいない。このモードにおいて、レジスタ２８は使用されておらず、ＥＣＧゲート２４が使用されている。従って、図４は、第１フィールドを生成するための信号φ１ＥＣＧのタイミングと、第２のインターレースフィールドを生成するためのφ２ＥＣＧのタイミングをφＨ１Ａ及びφＶ１と共に示す。φＨ１Ａの相補信号φＨ２、及びφＶ１の相補信号であるφＶ２は図示されていない。時刻Ｔ５において、レジスタ２６が完全に空になった後、φＶ１は４つのサイクル（すなわち４周期）を開始するが、一方φＨ１Ａは高いままである。これらのサイクルの最初の２サイクルの間、ＥＣＧゲート２４を制御する信号φ１ＥＣＧは低い。この結果、情報の最初の２ラインが水平レジスタ２６内へシフトされ、該レジスタ２６内でそれらは自動的に総和される。時刻Ｔ７において、その次のサイクル中φＶ１が低いが、φ１ＥＣＧは高くなりφＶ１の４つのサイクルの終端にいたるまで高いままである。これによって、ピクセル情報の第３及び第４ラインはダンプダイオード７８を介して廃棄される。レジスタ２６がその後時刻Ｔ８を起点として読み出されると、捕捉された情報の最初の２ラインを表すピクセル情報の１ラインは、ビデオチャンネル３４へ読み出される。各４ラインのうちの最初の２ラインを総和し最後の２ラインを廃棄するこのパターンは、垂直レジスタが空になるまで繰り返され、捕捉された情報の各４ラインに対して１ラインを含むフィールドを形成する。
【００２１】
その後のフィールドに対して、レジスタ２６が空になった後、φＶ１は再び４つのサイクルを開始し、垂直シフトレジスタ内で４ラインをシフトダウンする。しかしながら、この場合、時刻Ｔ６において、ゲート２４を制御するφ２ＥＣＧが高くなり、φＶ１の最初の２サイクルの終端まで高いままであり、最後の２サイクルに対して低くなる。この結果、ライン１及び２は廃棄され、ライン３及び４はフィールドの最初のラインとして出力される。各４連続ラインの最初の２ラインを廃棄し第３及び第４ラインを総和するパターンは、全てのレジスタが空になってビデオ信号の第２フィールドを形成するまで継続する。各フィールドを交互に繰り返すことによって、各フィールドに２５６ライン、各フレームに５１２ラインをもつインターレース信号が形成される。走査信号のタイミングは、容易に形成することができ、これによって同期挿入器４０によって同期パルス及びブランキングパルスを挿入するための余裕を残しながらラインレート及びフレームレートをＮＴＳＣ規格に近づけることができる。
【００２２】
このようにして、付加費用が極めて少ないノンインターレース出力を発生する高解像度カメラシステムから通常のテレビスクリーン視認のためのＮＴＳＣコンパチブル信号を発生する方法及び装置を説明した。
【００２３】
前述の視認信号を発生するための特定の方法は極めて効果的であるが、多くの他の変形でも充足することができることは明らかである。例えば、偶数フィールドを形成するための第３及び第４列及び奇数フィールドを形成するためのピクセル電荷の第１及び第２列を総和する代わりに、一つのフィールドに対する任意の２個の列を総和し、次のフィールドに対して他の２列を総和することが可能である。更に、総和の代わりに電荷の任意の単一列を使用可能である。更に、各フォトセンサの各４列に対して一つのビデオラインを読み出すことによって１０２４×１０２４センサアレイからＮＴＳＣ信号へ便宜的減少が行われる一方、特にフォトセンサの列数が著しく異なる場合には、そういう場合でも作動可能なインターレース信号を発生させるために、４列に１本の比に限らず他の比を使用可能である。これらの変形のいずれか一を実行するため、変更されなければならない全てのものは走査信号及びＥＣＧゲート信号である。更に、本発明は、上述したインターライン型の他のＣＣＤセンサでも、それがＥＣＧゲート２４及び減衰ダイオード７８の等価手段を有する限り使用可能である。
【００２４】
【発明の効果】
以上説明したとおり、本発明によれば、ノンインターレースで記録を行う高解像度ＣＣＤカメラシステムからインターレース視認信号を発生させることができる。このインターレース信号により、例えば通常のＮＴＳＣ規格のテレビにおいても、前記ノンインターレース高解像度ＣＣＤカメラの映像の視認が可能となる。
【図面の簡単な説明】
【図１】本発明の実施例のカメラシステムのブロック図である。
【図２】図１のカメラシステムに使用されるＣＣＤセンサの一部を示す図である。
【図３】記録モードにおける図１のシステムの作用説明に有用なタイミングチャートである。
【図４】視認モードにおける図１のシステムの作用説明に有用なタイミングチャートである。
【符号の説明】
１０  カメラシステム
１２  照射物体
１４  レンズシステム
１６  ＣＣＤセンサ
１８  シャッタ
３０  垂直走査発生器
３２  水平走査発生器
３８  ビデオ増幅器
４０  同期挿入回路
４２  ビデオディスプレイ
４６  クランピングサンプルホールド回路
４８  Ａ／Ｄコンバータ
５０  ＦＩＦＯバッファ
５２  マルチプレクサ
【図１】
0003668499.tif 000002
【図２】
0003668499.tif 000003
【図３】
0003668499.tif 000004
【図４】
0003668499.tif 000005