(57)【特許請求の範囲】
【請求項１】
少なくとも熱硬化性樹脂を含む複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、金属が充填されてなるビアホール導体とを具備する配線基板の表面または内部に、搭載される半導体素子と略同一の大きさの半導体素子を搭載するための空隙が設けられ、該半導体素子を搭載するための前記空隙に半導体素子が内蔵され、前記半導体素子の電極と前記ビアホール導体あるいは前記配線回路層を電気的に接続してなる半導体素子内蔵配線基板において、前記基板に内蔵される半導体素子の上下面の少なくとも一方の前記絶縁層との間に前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ樹脂層を形成したことを特徴とする半導体素子内蔵配線基板。
【請求項２】
前記樹脂層が、前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ熱硬化性樹脂と、無機化合物との複合材料であることを特徴とする請求項１記載の半導体素子内蔵配線基板。
【請求項３】
前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ熱硬化性樹脂がエポキシ系樹脂であり、無機化合物が酸化珪素である請求項２記載の半導体素子内蔵配線基板。
【請求項４】
前記樹脂層内に、前記半導体素子の電極と、前記ビアホール導体あるいは配線回路層とを電気的に接続するための導体路が形成されていることを特徴とする請求項１乃至請求項３のいずれか記載の半導体素子内蔵配線基板。
【請求項５】
熱硬化性樹脂を含有する未硬化の複数の絶縁シートの一部に所定の半導体素子を搭載するための空隙を加工する工程と、前記絶縁シートに配線回路層およびビアホール導体を形成する工程と、前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ樹脂層を形成した半導体素子を前記絶縁シートの空隙に配置して他の絶縁シートとともに積層する工程と、前記積層物を前記熱硬化性樹脂の熱硬化温度に加熱して前記絶縁シートを硬化させる工程と、を具備することを特徴とする半導体素子内蔵配線基板の製造方法。
【請求項６】
前記樹脂層を形成した半導体素子が、前記樹脂層を半導体ウエハに密着させた後に、スライス加工して作製されたものである請求項５記載の半導体素子内蔵配線基板の製造方法。
【請求項７】
前記熱硬化時に、前記半導体素子の電極と前記配線回路層あるいはビアホール導体とを電気的に接続することを特徴とする請求項５記載の半導体素子内蔵配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子が内蔵されてなる半導体素子内蔵配線基板とその製造方法の改良に関するものである。
【０００２】
【従来技術】
近年、電子機器の小型化が進み、携帯情報端末の発達や、コンピューターを持ち運んで操作する、いわゆるモバイルコンピューティングの普及によってさらに小型、薄型且つ高精細の多層配線基板が求められる傾向にある。
また、従来、多層配線基板に対して、半導体素子を搭載させるには、予め作製されたパッケージに半導体素子を気密に封入した後、そのパッケージを多層配線基板表面に実装する方法が採用されている。
【０００３】
このように、従来の半導体素子を搭載する方法では、半導体素子を気密封入したパッケージを多層配線基板表面の配線回路層と電気的に接続する工程が必要であり、半導体素子を含む電気装置を完成するまでの製造工程が多く、コスト高を招いていた。しかも、半導体素子の搭載部が多層配線基板の表面のみであるために、基板の薄層化、小型化および複数の半導体素子の高密度実装化を阻害していた。
【０００４】
また、半導体素子と配線回路層とを接続する場合においても、ワイヤボンディングによって行う場合、接続パッドは２００μｍ程度のピッチが必要なので、それより小さいピッチでの接続が難しくなり、小型化に対応できないものであった。また、個々の端子間を接続する必要があるために、接続に要する時間が長くなり、生産性が落ちるという問題があった。しかも、ワイヤボンディングによる接続はワイヤがループを描くように配線せざるを得ないため、必然的に半導体素子の厚さ方向に０．５ｍｍ程度のクリアランスを作らざるを得なくなり、半導体装置の小型化薄型化を阻害していた。
【０００５】
このような問題に対処する方法として例えば特開平９−１８６２０４号、特開平９−２８３６９７号、特開平１１−４０７４５号では半導体素子を気密封入したパッケージを積層してモジュール化することが提案されている。
【０００６】
この場合、配線基板全体の面積を少なくすることはできるが、全体厚さは逆に厚くなり、また、積層したパッケージを接続するための工程が複雑でコストがアップする傾向があった。
【０００７】
以上のような現状から、配線基板自体に半導体素子を内蔵させることが試みられている。この試みは従来のプリント配線板技術をベースとする方法とビルドアップ基板の技術をベースとする方法に大別される。
【０００８】
プリント配線板の技術をベースとする方法は、例えば特開平８−８８４７１号のようにプリント配線板を作製しその一部を機械加工して凹みをつけ、この部分に半導体素子を収納して配線板内の配線と電気的に接続し、さらにこの基板に熱プレスなどの方法で多層化を行っていく方法である。
【０００９】
ビルドアップ配線板の技術をベースとする方法は、例えば特開平９−３２１４０８号、特開平９−４６０４９号のように、プリント配線板を作製し一部を機械加工して凹みをつけ、この部分に半導体素子を配置し、その上にビルドアップ法で回路を形成することによって半導体素子を内蔵する方法である。
【００１０】
【発明が解決しようとする課題】
しかし、これらの方法はいずれも量産面に問題があった。即ち、上記プリント配線板の技術をベースとする方法では、熱プレスを行う際、片面の基板はすでに硬化済みのため、機械加工した空隙部にわずかな加工凹凸が残っていてもこの部分に応力が集中し半導体素子が割れていた。また、樹脂の硬化収縮が半導体素子の裏と表で異なるため、硬化収縮に伴う応力集中によっても半導体素子が割れる傾向があった。
【００１１】
ビルドアップ配線板の技術をベースとする方法では、このような応力の発生は少なく半導体素子の割れは発生しにくいものの、配線を形成する工程がメッキなどの湿式法であること、ビルドアップ配線板で使用する感光性樹脂が本質的に吸湿性が高いため、吸湿に起因する耐熱性不足（  はんだリフロー時のふくれなど）  、温度サイクル試験、プレッシャークッカー試験などでの信頼性の低下が大きいため、実用化が阻害されていた。
【００１２】
また、ビルドアップ配線板は、感光性樹脂よりも吸湿性が少ない、ビアホール加工を炭酸ガスなどのレーザーで加工して製造したレーザービア基板が注目されているが、この方法で半導体素子を内蔵しようとするとレーザーの熱で半導体素子上の回路が破壊されるなどの問題があった。また、シリコンの熱伝導率が大きいためレーザーの熱がシリコンに吸収され、レーザー加工後、シリコン上にスミアと呼ばれる樹脂の残滓が堆積し、電気的接続を阻害する等の問題もあり、この方法の実用化は困難である。
【００１３】
従って、本発明は、半導体素子を内蔵し、基板の小型化と、素子の実装密度を高めることのできる半導体素子内蔵配線基板を提供することを目的とするものである。さらに、本発明は、配線基板内部に半導体素子を内蔵することのできる配線基板を容易に作製することのできる半導体素子内蔵配線基板の製造方法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
本発明者は、半導体素子を内蔵した配線基板の小型化および製造の簡略化について検討を重ねた結果、半導体素子の上下面の少なくとも一方の前記絶縁層との間に、半導体素子を内蔵する配線基板における熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ樹脂層を形成することにより、半導体素子を内蔵するときの半導体素子への応力集中を緩和し、半導体素子を内蔵する工程の生産性を飛躍的に改善できることを見出した。
【００１５】
また、特に未硬化の熱硬化性樹脂を含む絶縁シート内に半導体素子を配置して絶縁シートの硬化と同時に半導体素子の内蔵化を行うことで、さらに応力集中の緩和ができることを見出した。
【００１６】
即ち、本発明の半導体素子内蔵配線基板は、少なくとも熱硬化性樹脂を含む複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、金属が充填されてなるビアホール導体とを具備する配線基板の表面または内部に、搭載される半導体素子と略同一の大きさの半導体素子を搭載するための空隙が設けられ、該半導体素子を搭載するための前記空隙に半導体素子が内蔵され、前記半導体素子の電極と前記ビアホール導体あるいは前記配線回路層を電気的に接続してなる半導体素子内蔵配線基板において、前記基板に内蔵される半導体素子の上下面の少なくとも一方の前記絶縁層との間に前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ樹脂層を形成したことを特徴とするものである。
【００１７】
また、かかる配線基板においては、前記樹脂層が、前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ熱硬化性樹脂と、無機化合物との複合材料であること、特に前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ熱硬化性樹脂がエポキシ系樹脂であり無機化合物が酸化珪素であることが望ましい。
【００１８】
また、前記樹脂層内に、前記半導体素子の電極と、前記ビアホール導体あるいは配線回路層とを電気的に接続するための導体路が形成されていることが望ましい。
【００１９】
また、本発明の半導体素子搭載配線基板の製造方法は、熱硬化性樹脂を含有する未硬化の複数の絶縁シートの一部に所定の半導体素子を搭載するための空隙を加工する工程と、前記絶縁シートに配線回路層およびビアホール導体を形成する工程と、前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ樹脂層を形成した半導体素子を前記絶縁シートの空隙に配置して他の絶縁シートとともに積層する工程と、前記積層物を前記熱硬化性樹脂の熱硬化温度に加熱して前記絶縁シートを硬化させる工程と、を具備することを特徴とするものである。
【００２０】
なお、かかる製造方法においては、前記樹脂層を形成した半導体素子が、前記樹脂層を半導体ウエハに密着させた後に、スライス加工して作製されたものであることが望ましく、また、前記熱硬化時に、前記半導体素子の電極と前記配線回路層あるいはビアホール導体とを電気的に接続することが望ましい。
【００２１】
【作用】
単結晶シリコンを始めとして半導体素子の基体材料は非常に脆い材料によって構成されている。このため、このような半導体素子を絶縁基板中に熱硬化性樹脂を含むような多層配線基板の内部に内蔵させる場合、半導体素子を上下から絶縁層によって挟み込み固定する必要がある。このような場合、基板作製時の熱硬化などの加熱によって有機樹脂を含有する配線基板の絶縁層と半導体素子との熱膨張差が非常に大きいことにより応力が発生したり、圧着時の加圧による応力によって半導体素子が破壊されることが多かった。
【００２２】
本発明の製造方法によれば、半導体素子を未硬化またはＢステージ状態の絶縁基板内に内蔵処理するために、室温から硬化開始温度までの間、絶縁基板は軟らかな状態であるために半導体素子に応力集中が生じず、素子は健全な状態が保たれる。また、絶縁基板の熱硬化性樹脂の硬化を行う時点では、半導体素子の片面または両面に密着した樹脂層のガラス転移点Ｔｇが熱硬化温度よりも低いために、熱硬化温度では、樹脂層が軟化するため、半導体素子は多層配線基板の硬化開始から硬化完了までの間、常に軟らかな材料に包まれることにより健全な状態が保たれる。その結果、熱硬化時の絶縁基板の硬化収縮などに伴う応力をこの軟化した樹脂層が吸収緩和し、半導体素子に対する応力の付加を低減することができる。
【００２３】
このような効果により多層配線基板内部への半導体素子内蔵が歩留まり良く行なわれ、従来行なわれていた、基板表面への電子部品の実装に加えて基板内部への半導体素子実装が可能となるため、電子機器の一層の小型化が可能になる。
【００２４】
【発明の実施の形態】
本発明の一例として半導体素子を内蔵した多層配線基板の製造方法について図１乃至図４をもとに説明する。なお、図１は、多層配線基板を構成する１層の配線シートの製造方法に関するもので、図２、図３は、多層配線基板の内部に収納する半導体素子の製造方法に関するもので、図４は、多層配線基板の組み立て方法を説明するための図である。
【００２５】
図１（ａ）−１に示すように、まず、未硬化の絶縁シート１を準備する。絶縁シート１としては、熱硬化性樹脂を含有する絶縁材料からなり、絶縁材料としての電気的特性、耐熱性、および機械的強度を有する熱硬化性樹脂であれば特に限定されるものでなく、例えば、フェノール樹脂、エポキシ樹脂、イミド樹脂、フェニレンエーテル樹脂、ビスマイレイドトリアジン樹脂、アリル樹脂等が、単独または組み合わせて使用できる。
【００２６】
また、上記の絶縁シート１中には、絶縁基板あるいは配線基板全体の強度を高めるために、有機樹脂に対してフィラーを複合化させることもできる。有機樹脂と複合化されるフィラーとしては、ＳｉＯ２  、Ａｌ２  Ｏ３  、ＡｌＮ、ＳｉＣ等の無機質フィラーやガラスやアラミド樹脂からなる不織布、織布などに上記樹脂を含浸させて用いてもよい。なお、有機樹脂とフィラーとは、体積比率で２５：７５〜９５：５の比率で複合化されるのが適当である。
【００２７】
特に、上記絶縁シート１としては、一般に市販されているプレプレグが好適に用いられる。なかでも熱硬化型ポリフェニレンエーテル樹脂をガラスクロスに含浸させたプリプレグは樹脂くずの発生が少ない点で有利である。
【００２８】
図１（ａ）−２に示すように、次に絶縁シート１にビアホール２を形成する。絶縁シート１へのビアホール（ビアホール）の形成は、パンチング、炭酸ガスレーザ、ＹＡＧレーザ、及びエキシマレーザ等の照射による加工など公知の方法が採用される。
【００２９】
図１（ａ）−３に示すように、次いでこのビアホール２に導電性ペーストを充填してビアホール導体３を形成する。ビアホールに充填する導体ペースト中に含まれる金属としては、錫（Ｓｎ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）など、およびこれらの合金が好適に用いられる。
【００３０】
図１（ａ）−４に示すように、その後、この絶縁シート１に配線回路層４を形成した転写フイルム５を圧着して配線回路層４を絶縁シート１の表面に転写する。配線回路層４としては、銅、アルミニウム、金、銀の群から選ばれる少なくとも１種、または２種以上の合金からなることが望ましく、特に、銅、または銅を含む合金が最も望ましい。また、場合によっては、導体組成物として回路の抵抗調整のためにＮｉ−Ｃｒ合金などの高抵抗の金属を混合、または合金化してもよい。なお、この配線回路層４は、金属箔からなることが望ましい。
【００３１】
以上で一層の配線シートＡを作製することができる。このとき、絶縁シート１を完全には硬化させないことが重要である。配線回路層転写時に加熱硬化を行うことも可能であるが、絶縁シート１が未硬化またはＢステージ状態にあって室温で柔軟性を保っていることが重要である。柔軟でなければ、基板を本硬化させるときの加圧によって後述する半導体素子内蔵時に応力が集中し、素子が破壊する場合が多いからである。
【００３２】
一方、図１（ｂ）−１に示すように、図１（ａ）−１と同様の絶縁シート１を準備し、図１（ｂ）−２に示すように、レーザー等を用いてビアホール２とともに半導体素子を内蔵するための空隙６を加工する。加工は上記と同様に炭酸ガスレーザーが好適に用いられるが、空隙部は金型による打ち抜き加工を行っても良い。図１（ｂ）−３に示すように、次いで、ビアホール２に導電性ペーストを充填し、ビアホール導体３を形成する。かかる工程図１（ｂ）−１〜３で、一層分の配線シートＢを作製することができるが、場合によっては、図１（ｂ）−３の工程に、さらに前記図１（ａ）−４と同様にして配線回路層を形成してもよい。
【００３３】
次に、配線基板内に収納する半導体素子の製造方法について図２をもとに説明する。図２によれば、まず、（ａ）に示すように、半導体回路を形成した半導体ウエハ１１を用意する。
【００３４】
（ｂ）そして、ウエハ１１に感光性樹脂からなるレジスト１２を塗布して、（ｃ）露光現像を行ってホール１３を形成し、（ｄ）そのホール内に、導体ペーストを充填するか、または部分メッキ法等によって銅などの金属を析出させビアポスト１４を形成する。次に（ｅ）このウエハ１１からレジスト１２を剥離した後、表面に、前記配線基板を形成するための絶縁シート１中の前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ軟質の樹脂層１５を圧着させ、（ｆ）樹脂層１５を研磨で除去して、ビアポスト１４を露出させる。（ｇ）そして、ウエハ１１を半導体素子個々にスライシングして（ｈ）内蔵用半導体素子Ｃを得る。
【００３５】
なお、半導体ウエハ１１の厚さが薄く、強度が低い場合には、右の（ａ’）〜（ｈ’）の方法でウエハ１１の両面に樹脂層１５を形成した内蔵用半導体素子Ｃ’を作製する。なお、このようにして作製する半導体素子としては、メモリー、ＭＰＵ、システムＬＳＩなどが挙げられ、特に、メモリーなど面積の大きいチップを内蔵することが望ましい。
【００３６】
また、別の方法を図３に示した。まず（ａ）半導体回路を形成したウエハ１１を準備する。（ｂ）別途、前記配線基板を形成するための絶縁シート１中の前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を持つ軟質の樹脂層１６を作製し、（ｃ）この樹脂層１６に、厚み方向に貫通するビアホール１７を形成し、（ｄ）そのビアホール１７内に、導体ペーストをスクリーン印刷や吸引処理しながら充填して、半導体素子接続用のビアホール導体１８を形成する。（ｅ）次に、この樹脂層１６をウエハ１１に密着させる。（ｆ）所望により樹脂層を乾燥させた後、ウエハ１１とともに所定寸法にスライシングすることにより（ｇ）内蔵用半導体素子Ｄを得る。
【００３７】
なお、半導体ウエハ１１の厚さが薄く、強度が低い場合には、図３の右の（ａ’）〜（ｇ’）の方法でウエハ１１の両面に樹脂層１６を形成した内蔵用半導体素子Ｄ’を作製する。
【００３８】
（樹脂層の材質）
なお、樹脂層１６は、この配線基板の絶縁層中の熱硬化性樹脂の硬化温度Ｔ１よりも低いガラス転移点Ｔｇを有するものであれば、特に限定されるものでなく、例えば、フェノール樹脂、エポキシ樹脂、イミド樹脂、フェニレンエーテル樹脂、ビスマイレイドトリアジン樹脂、アクリル樹脂等、アクリル樹脂、ポリプロピレン樹脂、ポリエチレン樹脂などの熱硬化性や熱可塑性の樹脂が単独または組み合わせて使用できる。特に、ガラス転移点Ｔｇが硬化温度Ｔ１よりも３０℃以上低いことが望ましい。
【００３９】
また、上記の絶縁シート１中には、絶縁基板あるいは配線基板全体の強度を高めるために、有機樹脂に対してフィラーを複合化させることもできる。有機樹脂と複合化されるフィラーとしては、ＳｉＯ２  、Ａｌ２  Ｏ３  、ＡｌＮ、ＳｉＣ等の無機質フィラーが好適に用いられる。また、ガラスやアラミド樹脂からなる不織布、織布などに上記樹脂を含浸させて用いてもよい。なお、有機樹脂とフィラーとは、体積比率で２５：７５〜９５：５の比率で複合化されるのが適当である。これらの中でもシリコンチップとの密着性の点で、エポキシ樹脂を主体とする熱硬化性樹脂とシリカとの混合物であることが最も望ましい。
【００４０】
一方、半導体素子の電極と接続されるビアホール１７内に充填する導体ペースト中に含まれる金属としては、錫（Ｓｎ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）など、およびこれらの合金が好適に用いられる。
【００４１】
次に、本発明の半導体素子内蔵配線基板の組み立て方法について、図４をもとに説明する。
図４（ｃ）に示すように、図１（ａ）と同様にして作製された配線シートＡ１の表面に、図２で作製した一方の表面に樹脂層１５が形成された半導体素子Ｃを載置し、半導体素子Ｃの裏面に形成されたビアポスト１４を配線シートＡ１におけるパッド１９と当接させる。
【００４２】
（ｄ）そして、半導体素子Ｃを搭載した絶縁シートＡ１の表面及び／または裏面に、図１（ａ）の方法で作成されたビアホール導体３や配線回路層４が形成された配線シートＡ２や、図１（ｂ）の方法で作成された半導体素子Ｃを内蔵するための空隙６やビアホール導体３が形成された配線シートＢ１、Ｂ２を用いて、半導体素子Ｃが空隙６内に収納されるように積層する。
【００４３】
（ｅ）また、所望によって、上記の積層体の表面または裏面に、転写法によって、転写フィルム２０の表面に形成した配線回路層２１を積層体の表面または裏面に押しつけ、（ｆ）転写フィルム２０のみを剥がすことにより、配線回路層２１を積層体の表面または裏面に転写する。
【００４４】
（ｇ）その後、上記のようにして作製された積層物を絶縁シート１中の熱硬化性樹脂の硬化温度Ｔ１以上に加熱することにより、積層物を完全に硬化することができる。
【００４５】
この時、半導体素子Ｃの樹脂層１５内に形成されたビアポスト１４内の導体材料および／または配線基板に設けたビアホール導体中の導体として、その融点Ｔ２が前記硬化温度Ｔ１よりも低い共晶半田などの低融点導体材料を用いることにより、半導体素子Ｃの電極とビアホール導体３、ビアポスト６とパッド１９、あるいはビアポスト１４とビアホール導体３とを当接させておくことにより、上記熱硬化時に、低融点導体材料が溶融し、上記の当接部を電気的に接続固定することができ、半導体素子の接続固定と熱硬化処理とを同時に行うことができる。
【００４６】
また、半導体素子Ｃの少なくとも一方の絶縁層との間に絶縁層中の熱硬化性樹脂の硬化温度Ｔ１よりも低いガラス転移点Ｔｇを持つ樹脂層１５、１６を形成しているために、熱硬化温度Ｔ１においては、樹脂層１５、１６は軟化した状態にあり、その結果、熱硬化時の絶縁基板の硬化収縮などに伴う応力をこの軟化した樹脂層１５、１６が吸収緩和し、半導体素子Ｃに対する応力の付加を低減することができる。
【００４７】
また、この樹脂層１５、１６は、配線基板の絶縁層と半導体素子との熱膨張差に起因する応力を吸収緩和する作用をなすものであるが、この作用を充分に発揮させる上では、この樹脂層１５、１６の厚みは、０．１ｍｍ以上であることが望ましい。
【００４８】
このようにして、本発明によれば、その結果、図４（ｇ）に示すように、半導体素子Ｃが多層配線基板の内部の密閉された空隙６中に収納搭載され、空隙６内において配線基板のビアホール導体３や配線回路層４と電気的に接続された半導体素子内蔵配線基板を作製することができる。
【００４９】
また、図５は半導体素子Ｃ’を用いた時の完成された配線基板の概略断面図である。
【００５０】
なお、本発明によれば、上記の方法を発展させて、あらゆる形態の半導体素子を内蔵した配線基板を作製することができ、例えば、多層配線基板内の同一層内、あるいは異なる層に、複数の空隙を形成して各空隙内に半導体素子を収納することにより、複数の半導体素子を内蔵した配線基板を得ることができる。
【００５１】
また、熱硬化性樹脂を硬化前に、その樹脂の最低溶融粘度を示す温度±３０℃の範囲内で５ｋｇ／ｃｍ２  の圧力を印加することで樹脂を流動させ、半導体素子Ｃの周囲の絶縁層との隙間を極力小さくすることが信頼性を高める上で望ましい。
【００５２】
また、上記の製造方法は、半導体素子を基板内部に収納した場合について述べたが、半導体素子を配線基板の一方の表面から半導体素子の表面が露出した状態で内蔵させることも可能である。
【００５３】
さらに、当然ながら、上記のように配線基板内部に半導体素子を内蔵した配線基板の表面に半導体素子を搭載させることも可能であり、その場合、半導体素子の半田ペーストロウ材などによる表面実装工程を熱硬化工程と同時に行うこともできる。
【００５４】
このように、本発明によれば、配線基板の内部に、単一のみならず、複数の半導体素子を容易に搭載することができるために、配線基板の小型化と、半導体素子の実装密度を高めることのできる半導体素子内蔵配線基板を提供できる。しかも、本発明の製造方法によれば、半導体素子の配線基板への接続と、多層配線基板との製造を同時に行うことができる結果、製造工程の簡略化が可能であり、製造の歩留りを高め、コストの低減を図ることができる。
【００５５】
【実施例】
（１）半導体回路を形成したシリコンウエハにフォトレジストを密着させ、露光現像してビアを形成し、さらに銅メッキを行ってビア内に銅が析出したビアポストを形成した。
【００５６】
一方、エポキシ樹脂（ガラス転移点Ｔｇ＝１００〜１８０℃）４０体積％、あるいはポリイミド樹脂（ガラス転移点Ｔｇ＝２５０℃）４０体積％、シリカ粉末６０体積％の割合となるように、ワニス状態の樹脂と粉末を混合しドクターブレード法により、厚さ５０μｍの絶縁シートを作製した。成形した絶縁シートを上記のシリコンウエハのビアポスト形成面に隙間無く圧着した後、研磨により絶縁シートを削り全てのビアポストを表面に露出させた。その後、半導体回路の検査を行い、ダイシングによりそれぞれの半導体素子に切り分けて、内蔵用半導体素子（耐熱温度２５０℃）を作製した。
【００５７】
（２）Ａ−ＰＰＥ（熱硬化型ポリフェニレンエーテル）樹脂（硬化温度＝２００℃）５５体積％、ガラス織布４５体積％のプリプレグを準備した。このプリプレグに炭酸ガスレーザーで直径１００μｍのビアホールを形成し、ビアホール内に表面に銀をメッキした平均粒径が５μｍの銅粉末を含む導電性ペーストを充填した。また、同じくプリプレグの一部に炭酸ガスレーザーによるトレパン加工により収納する半導体素子の大きさよりもわずかに大きい縦１０．０５ｍｍ×横１０．０５ｍｍの空隙を作製した。
【００５８】
また、ＰＰＥ（ポリフェニレンエーテル）樹脂に対しシリカ粉末５０体積％の割合となるように、ワニス状態の樹脂と粉末を混合しドクターブレード法により、厚さ１５０μｍの絶縁シートａを作製し、その絶縁シートａにパンチングで直径０．１ｍｍのビアホールを複数個形成し、そのうち、半導体素子の電極と接続されるビアホール内に表面に銀をメッキした平均粒径が５μｍの銅粉末を添加した導体ペーストを充填してビアホール導体を形成した。
【００５９】
（３）一方、ポリエチレンテレフタレート（ＰＥＴ）樹脂からなる転写シートの表面に接着剤を塗布し、厚さ１２μｍ、表面粗さ０．８μｍの銅箔を一面に接着した。そして、フォトレジスト（ドライフィルム）を塗布し露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して配線回路層を形成した。なお、作製した配線回路層は、線幅が２０μｍ、配線と配線との間隔が２０μｍの微細なパターンである。
【００６０】
（４）そして、（２）で作製した絶縁シートａの表面に、転写シートの配線回路層側を絶縁シートａに３０ｋｇ／ｃｍ２  の圧力で圧着した後、転写シートを剥がして、配線回路層を絶縁シートａに転写させた。
【００６１】
（５）次に、ビアホール導体および配線回路層が形成された絶縁シートａの表面に、前記（１）で作製した内蔵用半導体素子を載置し、素子の裏面に形成された電極とビアホール導体の端部の露出部が当接するように位置合わせし、有機系接着剤によって仮固定した。
【００６２】
（６）その後、上記と同様にしてビアホール導体または配線回路層を形成した絶縁シートｂに対して、縦１０．０５ｍｍ×横１０．０５ｍｍの空隙をパンチングによって形成し、それを半導体素子の厚さ分積層し、最後に空隙を有しない絶縁シートｃを積層し、２０ｋｇ／ｃｍ２  の圧力を印加して圧着した。
【００６３】
（７）そして、この積層物を２００℃で１時間加熱して完全硬化させて多層配線基板を作製した。なお、加熱による樹脂の流動で絶縁シートの空隙が収縮して絶縁層とチップとが密着しチップと絶縁層との隙間はほとんどなくなっていた。
【００６４】
得られた多層配線基板に対して、−５５℃〜１２５℃の熱サイクル１０００回の試験を施し、試験後の多層配線基板に対して、半導体素子と基板との接続抵抗を測定し、抵抗変化率が初期抵抗の１０％以下のものを合格品として、その合格率を表１に示した。
【００６５】
また、半田リフロー試験では、２６０℃で３０秒間保持した後、試験後の多層配線基板に対して、接続抵抗を測定し、抵抗変化率が初期抵抗の１０％以下のものを合格品として、その合格率を表１に示した。
【００６６】
【表１】
0003619395.tif 000002
【００６７】
表１のように、樹脂層を形成しなかった試料Ｎｏ．１では、熱サイクル試験や半田リフロー試験で合格品が得られず、しかも、一部の半導体素子に割れの発生が確認された。また、樹脂層を形成してもその樹脂層のガラス転移点が熱硬化温度よりも高い試料Ｎｏ．２では、樹脂層の形成による効果が全く発揮されなかった。なお、所定の樹脂層を形成した本発明の半導体素子内蔵配線基板は、断面における配線回路層やビアホール導体の形成付近を観察した結果、半導体素子と多層配線板とは良好な接続状態であり、各配線間の導通テストを行った結果、配線の断線も認められず、半導体素子の動作においても何ら問題はなかった。
【００６８】
【発明の効果】
以上詳述したとおり、本発明によれば、配線基板の内部に、単一あるいは複数の半導体素子を安定に且つ容易に搭載することができるために、配線基板の小型化と、半導体素子の実装密度を高めることのできる半導体素子内蔵配線基板を提供できる。しかも、本発明の製造方法によれば、製造時の半導体素子への応力の付与を樹脂層の形成によって緩和しつつ配線基板への接続と、多層配線基板との製造を同時に行うことができる結果、製造工程の簡略化と、製造の歩留りを高め、コストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子内蔵配線基板の配線シートを作製するための工程図である。
【図２】本発明の半導体素子内蔵配線基板の内蔵用半導体素子を作製するための工程図である。
【図３】本発明の半導体素子内蔵配線基板の内蔵用半導体素子を作製するための他の工程図である。
【図４】本発明の半導体素子内蔵配線基板の組み立て図である。
【図５】本発明の半導体素子内蔵配線基板の他の完成した概略断面図である。
【符号の説明】
１  絶縁シート
２  ビアホール
３  ビアホール導体
４  配線回路層
５  転写シート
６  空隙
１１  ウエハ
１５、１６  樹脂層
Ｃ，Ｃ’、Ｄ，Ｄ’  半導体素子
【図１】
0003619395.tif 000003
【図２】
0003619395.tif 000004
【図３】
0003619395.tif 000005
【図４】
0003619395.tif 000006
【図５】
0003619395.tif 000007