(57)【特許請求の範囲】
【請求項１】
２ポートメモリで構成される記憶領域に、第１のポートから表示データを書き込み、当該表示データを第２のポートから読み出してこれを表示装置用端子から表示装置に出力するようにした表示制御装置において、
前記表示装置用端子をデータの入力及び出力切換可能に構成すると共に、前記第２のポートからの前記記憶領域へのデータの書き込み及び前記第２のポートからの前記記憶領域の記憶データの読み出しを切換可能に構成し、前記表示装置用端子への入力データを前記第２のポートから前記記憶領域に書き込み可能に構成したことを特徴とする表示制御装置。
【請求項２】
一の前記表示装置用端子から、前記記憶領域を構成する複数のメモリセルに対してデータを書き込み可能に形成されていることを特徴とする請求項１記載の表示制御装置。
【請求項３】
前記表示装置用端子は複数設けられていることを特徴とする請求項１又は２記載の表示制御装置。
【請求項４】
前記表示制御装置は、電子機器用の表示制御装置に適用されることを特徴とする請求項１乃至３の何れかに記載の表示制御装置。
【請求項５】
前記請求項１乃至３の何れかに記載の表示制御装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等の表示装置の表示制御を行うＬＣＤドライバＩＣ等の表示制御装置及びこれを備えた電子機器に関する。
【０００２】
【従来の技術】
一般に、ＬＣＤの表示制御を行うＬＣＤドライバ等においては、例えば図６に示すように、図示しないＬＣＤのドットマトリクスに対応して、２ポートメモリから構成される複数のメモリセルＭＳが設けられ、このメモリセルＭＳは、例えば二つのインバータＩ１，Ｉ２と、第１のポートからの書き込みを行うための二つのトランジスタＴ１，Ｔ２及び第２のポートからの読み出しを行うためのスリーステートインバータＩ３とを備えて構成されている。そして、このメモリセルＭＳにコントローラ１０からＬＣＤの表示用データを書き込み、このメモリセルＭＳの記憶データを、タイミング発生回路１２からのタイミング信号にしたがってスリーステートインバータＩ３を制御することによってメモリセル毎に順次読み出し、これをバッファＢＦを介してセグメント端子からＬＣＤに出力するようにしている。
【０００３】
そして、このＬＣＤドライバを出荷する際等、ＬＣＤドライバの動作テストを行う場合には、表示用データに代えて所定のテスト用データをコントローラ１０から各メモリセルＭＳに書き込み、メモリセルＭＳに書き込んだ記憶データを第２のポートから順次読み出し、これをセグメント端子に接続したテストプローブで取り出して監視すること等によって、ＬＣＤドライバの動作確認を行うようにしている。
【０００４】
【発明が解決しようとする課題】
一般に、コントローラ１０から前記メモリセルＭＳへの書き込みは、バスを通じてメモリセルＭＳのアドレスを指定することにより行われている。通常、前記バスは４ビット、或いは８ビット程度であるため、一回の書き込みで書き込みを行うことの可能なメモリセルが制限されてしまう。このため、全てのメモリセルＭＳに書き込みを行うには、繰り返し何度も書き込みを行う必要がある。これは、出荷後の使用時には、使用者の需要を十分満足しているため、何ら問題はないが、出荷前の動作テスト時には、メモリセルＭＳへテスト用データの書き込みを行うだけで多くの時間を要することになって、テスト時間の短縮の妨げとなっている。
【０００５】
また、一般に、テストパターンの作成は、論理シミュレーションを実行し動作を確認しながら行われるため、全てのメモリセルＭＳにデータを書き込むためのテストパターンを作成すると、テストパターンが長大になるため、作成に多大な時間が必要になり、論理シミュレーションの実行にも多大な時間がかかるという問題がある。
【０００６】
そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、ＬＣＤドライバ等の表示制御装置において、その動作確認等のテストに要する所要時間を短縮することの可能な表示制御装置及びこれを備えた電子機器を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る表示制御装置は、２ポートメモリで構成される記憶領域に、第１のポートから表示データを書き込み、当該表示データを第２のポートから読み出してこれを表示装置用端子から表示装置に出力するようにした表示制御装置において、前記表示装置用端子をデータの入力及び出力切換可能に構成すると共に、前記第２のポートからの前記記憶領域へのデータの書き込み及び前記第２のポートからの前記記憶領域の記憶データの読み出しを切換可能に構成し、前記表示装置用端子への入力データを前記第２のポートから前記記憶領域に書き込み可能に構成したことを特徴としている。
【０００８】
この請求項１に係る発明では、２ポートメモリから構成される記憶領域に、第１のポートから表示データが書き込まれ、記憶領域の記憶データが第２のポートから読み出され、これが表示装置用端子からＬＣＤ等の表示装置に出力される。このとき、表示装置用端子はデータの入力及び出力が切換可能に構成され、さらに、第２のポートからの記憶領域へのデータの書き込み及び第２のポートからの記憶領域の記憶データの読み出しが切換可能に構成され、つまり、表示装置用端子への入力データを第２のポートから記憶領域へ書き込むことができるように構成されている。
【０００９】
ここで、ＬＣＤ等の表示制御装置用のデータをＲＡＭ等の記憶領域に書き込む場合等にはバスを介して書き込みが行われるが、この場合一度の書き込みで書き込み可能な領域に限りがあるため、記憶領域全体に書き込みを行うためには、繰り返し書き込みを行う必要がある。そのため、表示制御装置を通常使用する場合には何ら問題ないが、出荷前の動作確認のための動作テストを行う場合等には、テスト用データを記憶領域に書き込むだけでもかなり時間がかかってしまう。
【００１０】
しかしながら、表示装置用端子をデータ入力を可能に切り換え、また、第２のポートから記憶領域へのデータの書き込みを可能に切り換えて表示装置用端子への入力データを記憶領域に書き込むように切り換えを行い、この状態で表示装置用端子にテスト用データを入力すれば、テスト用データは記憶領域に書き込まれることになる。したがって、表示装置用端子の数単位で記憶領域への書き込みが行われることになるから、バスを介して記憶領域にテスト用データを書き込む場合に比較して、記憶領域への書き込み時間が短縮されることになり、テストに要する処理時間が短縮されることになる。
【００１１】
また、請求項２に係る表示制御装置は、一の前記表示装置用端子から、前記記憶領域を構成する複数のメモリセルに対してデータを書き込み可能に形成されていることを特徴としている。
この請求項２に係る発明では、記憶領域を構成する複数のメモリセルに対して一つの表示装置用端子からデータを書き込むことができるから、メモリセル毎に表示装置用端子を設ける必要がない。
【００１２】
また、請求項３に係る表示制御装置は、前記表示装置用端子は複数設けられていることを特徴としている。
この請求項３に係る発明では、表示装置用端子が複数設けられ、これら複数の表示装置用端子からデータを書き込むから、前記記憶領域を構成する複数のメモリセルに対して同時にデータを書き込むことが可能となる。
【００１３】
また、請求項４に係る表示制御装置は、前記表示制御装置は、電子機器用の表示制御装置に適用されることを特徴としている。
さらに、請求項５に係る電子機器は、前記請求項１乃至３の何れかに記載の表示制御装置を備えていることを特徴としている。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明を適用した表示制御装置の一例を示す概略構成図であって、例えばＬＣＤドライバＩＣ等の表示制御装置である。
図１に示すように、表示制御装置１００は、公知のＲＡＭと同様に、ＬＣＤ等の表示装置１のドットマトリクスに対応して複数のメモリセルＭＳがワード線、ビット線に接続されて配置されたＲＡＭ２と、前記メモリセルＭＳの例えば横方向の列毎に設けられた入出力切換回路２０と、ＲＡＭ２の各メモリセルＭＳへのデータの書き込み及び読み出し制御を行うコントローラ１０と、横方向に並ぶメモリセルＭＳの列からなるメモリセル列Ｌを構成するメモリセルＭＳの何れか一つと前記入出力切換回路２０とが導通状態となるようにメモリセルＭＳを切り換えるタイミング発生回路１２とから構成され、前記入出力切換回路２０はそれぞれ個別のセグメント端子（表示装置用端子）ＴＳＥＧ  に接続されている。つまり、ＲＡＭ２の横方向の同じ列に属するメモリセルＭＳの記憶データは、同一の入出力切換回路２０及びセグメント端子ＴＳＥＧ  を経て出力されるようになっている。
【００１５】
そして、図２に示すように、前記メモリセルＭＳは、それぞれ２ポートメモリで構成され、このメモリセルＭＳは、例えば互いに逆向きに並列に接続された２つのインバータＩ１，Ｉ２と、メモリセルＭＳの第１のポートからの書き込みを制御するための２つのトランジスタＴ１，Ｔ２と、第２のポートからの記憶データの読み出し及びデータの書き込みを制御するためのトランスミッションゲート等で構成される双方向スイッチＳＷとから構成されている。そして、この双方向スイッチＳＷは、入出力切換回路２０を介して、セグメント端子ＴＳＥＧ  に接続されている。
【００１６】
そして、前記トランジスタＴ１，Ｔ２はコントローラ１０により制御され、また、前記双方向スイッチＳＷのコントール信号入力端子には、タイミング発生回路１２からのタイミング信号が入力されるようになっている。
前記コントローラ１０は、公知の手順で、ワード線、ビット線を制御し各メモリセルＭＳのトランジスタＴ１，Ｔ２を制御して、各メモリセルＭＳへのデータの書き込み及び読み出し制御を行い、図示しない上位計算機から入力される所定の表示用データを所定のメモリセルＭＳに書き込む。
【００１７】
前記タイミング発生回路１２では、メモリセル列Ｌ毎に、そのメモリセルＭＳの双方向スイッチＳＷをタイムシェアリングによって所定のタイミングで順次オン状態に切り換え、メモリセル列Ｌの複数のメモリセルＭＳのうち何れか一つのメモリセルＭＳと入出力切換回路２０とが導通状態となるように、各メモリセルＭＳの双方向スイッチＳＷを切り換えるようになっている。そして、メモリセルＭＳの記憶データを順次入出力切換回路２０に出力すると共に、入出力切換回路２０からのデータをメモリセルＭＳに書き込むようになっている。
【００１８】
前記入出力切換回路２０は、出力用スリーステート回路２１と入力用スリーステート回路２２とが互いに逆向きに並列に接続して形成されている。そして、前記出力用スリーステート回路２１のコントロール信号入力端子には、図示しない上位計算機等から入力されるモード切換信号が入力され、入力用スリーステート回路２２のコントロール信号入力端子には、前記モード切換信号がインバータ２３で反転されて入力される。そして、モード切換信号に応じて、出力用スリーステート回路２１又は入力用スリーステート回路２２の何れかが有効となって、セグメント端子ＴＳＥＧ  へ信号を出力する出力回路として作動するか、セグメント端子ＴＳＥＧ  からの信号を入力する入力回路として作動するか、を切り換えるようになっている。
【００１９】
また、前記出力用スリーステート回路２１は、テストモード時にその出力をハイインピーダンス状態に制御するために、例えば図３に示すように構成されている。すなわち、例えば直列に接続されたｐチャネル型ＦＥＴＱ１  及びｎチャネル型ＦＥＴＱ２  と、直列に接続されたｐチャネル型ＦＥＴＱ３  及びｎチャネル型ＦＥＴＱ４  とが並列に接続されて電源ＶＡ  及びＶＢ  間に接続されている。そして、ＦＥＴＱ１  〜Ｑ４  はそれぞれＯＲ回路３１〜３４によって制御されるようになっている。
【００２０】
つまり、前記ＯＲ回路３１は、メモリセルＭＳの出力とモード切換信号をインバータ３６で反転した反転信号とを入力しその出力をＦＥＴＱ１  のゲート端子に入力する。前記ＯＲ回路３２は、メモリセルＭＳの出力をインバータ３７で反転した反転信号とモード切換信号の反転信号とを入力しその出力をＦＥＴＱ２  のゲート端子に入力する。前記ＯＲ回路３３は、メモリセルＭＳの出力をインバータ３８で反転した反転信号とモード切換信号の反転信号とを入力してその出力をＦＥＴＱ３  のゲート端子に入力する。前記ＯＲ回路３４は前記メモリセルＭＳの出力の反転信号をさらにインバータ３９で反転した反転信号と前記モード切換信号の反転信号とを入力しその出力をＦＥＴＱ４  のゲート端子に入力する。
【００２１】
したがって、モード切換信号としてテストモードを表す“Ｌ”レベルが設定されたときには、これがインバータ３６で反転されてＯＲ回路３１〜３４に出力され、メモリセルＭＳからの出力信号に係わらず、ＯＲ回路３１の出力は“Ｈ”レベル、ＯＲ回路３２の反転出力は“Ｌ”レベル、ＯＲ回路３３の出力は“Ｈ”レベル、ＯＲ回路３４の反転出力は“Ｌ”レベルとなり、ＦＥＴＱ１  〜Ｑ４  は非導通状態となる。すなわち、電源供給が行われないから、出力はハイインピーダンス状態となる。逆に、モード切換信号として通常モードを表す“Ｈ”レベルが設定されたときには、これがインバータ３６で反転されてＯＲ回路３１〜３４に出力されるから、ＯＲ回路３１及び３３の出力、またＯＲ回路３２及び３４の反転出力は、それぞれメモリセルＭＳからの出力信号に応じた値となる。よって、メモリセルＭＳの出力信号に応じてＦＥＴＱ１  〜Ｑ４  が作動し、メモリセルＭＳの出力に応じた信号を出力することが可能となる。
【００２２】
次に、上記実施の形態の動作を説明する。
今、ＬＣＤ等の表示装置１へ表示用データを出力する場合には、モード切換信号を通常モードを表す“Ｈ”レベルに設定する。これにより、入出力切換回路２０の出力用スリーステート回路２１はオン状態、入力用スリーステート回路２２はオフ状態となり、入出力回路２０は、メモリセルＭＳの記憶データをセグメント端子ＴＳＥＧ  に出力する出力回路として作動する。
【００２３】
この状態で、コントローラ１０を作動させると、公知と同様にしてワード線及びビット線が制御され、各メモリセルＭＳに所定の表示データが書き込まれる。一方、タイミング発生回路１２では、メモリセル列Ｌ毎に各メモリセルＭＳの双方向スイッチＳＷを所定のタイミングで、オンオフ切換する。
これによって、各メモリセル列Ｌにおいて、各双方向スイッチＳＷが順にオン状態となり、メモリセルＭＳの記憶データが双方向スイッチＳＷを介して入出力切換回路２０に出力され、このとき、出力用スリーステート回路２１が有効であるから、出力用スリーステート回路２１を介してセグメント端子ＴＳＥＧ  に出力される。そして、各メモリセル列Ｌ毎に順次各メモリセルＭＳの記憶データが読み出されて出力用スリーステート回路２１を介してセグメント端子ＴＳＥＧ  に出力され、メモリセル列Ｌを構成する各メモリセルＭＳの記憶データがこのメモリセル列Ｌに対応するセグメント端子ＴＳＥＧ  から順次出力され、これによって、ＬＣＤ等の表示装置１に所定の表示データが表示される。
【００２４】
一方、ＬＣＤドライバのテストを行う場合には、モード切換信号をテストモードを表す“Ｌ”レベルに設定する。これによって、入出力切換回路２０では、出力用スリーステート回路２１にはコントロール信号として“Ｌ”レベルが入力され、入力用スリーステート回路２２にはコントロール信号として“Ｈ”レベルが入力される。よって、入力用スリーステート回路２２が有効となり、入出力切換回路２０はセグメント端子ＴＳＥＧ  への入力データを双方向スイッチＳＷに出力する入力回路として作動する。
【００２５】
この状態で、メモリセル列Ｌ毎に設けられた各セグメント端子ＴＳＥＧ  にテスト用データを供給し、さらにタイミング発生回路１２からタイミング信号を出力して各メモリセルＭＳの双方向スイッチＳＷを順次オン状態に切り換える。
これによって、テスト用データはセグメント端子ＴＳＥＧ  から入力用スリーステート回路２２を経て各メモリセルＭＳの双方向スイッチＳＷに伝達され、双方向スイッチＳＷがオン状態となったときに、双方向スイッチＳＷを経てメモリセルＭＳに書き込まれる。
【００２６】
このようにして各メモリセルＭＳにテスト用データを書き込んだ後、モード切換信号を通常モードに変更し、入出力切換回路２０を出力回路として作動するように切り換えた後、テスト用プローブを各セグメント端子ＴＳＥＧ  に接続し、例えばタイミング発生回路１２を起動させてセグメント端子ＴＳＥＧ  の出力信号を監視すること等によって、タイミング発生回路１２のタイミング等の動作確認、双方向スイッチＳＷの動作確認等のテストを行う。
【００２７】
このように、各セグメント端子ＴＳＥＧ  はメモリセルＭＳのドットマトリクスの列毎に設けられ、セグメント端子ＴＳＥＧ  からテスト用データの書き込みを行うようにしているから、ドットマトリクスの列単位でメモリセルＭＳへのテスト用データの書き込みが行われることになる。
ここで、コントローラ１０からメモリセルＭＳにデータの書き込みを行う場合には、４ビット或いは８ビット程度のバスを介して書き込みが行われることになるため、一度に書き込みを行うことのできるメモリセルＭＳには限りがあり、全てのメモリセルＭＳに書き込みを行うには、繰り返し書き込み操作を行う必要がある。
【００２８】
これに対し、上記実施の形態においては、各セグメント端子ＴＳＥＧ  に対応するメモリセルＭＳに対して同時に書き込みを行うことができるから、セグメント端子ＴＳＥＧ  の数単位でメモリセルＭＳへの書き込みが行われることになる。
したがって、コントローラ１０からメモリセルＭＳへテスト用データを書き込む場合に比較して、メモリセルＭＳへの書き込み時間を大幅に短縮することができる。
【００２９】
また、このとき、従来のＬＣＤドライバにおいて、セグメント端子ＴＳＥＧ  への入力データをメモリセルＭＳに書き込み可能に構成するだけでよいから、ＬＣＤドライバの大幅な変更を行うことなく、容易に実現することができる。
また、従来に比較してテストパターンが短くてすむため、テストパターンの作成に要する所要時間を大幅に短縮することができ、これに伴い、論理シミュレーションの実行時間も大幅に短縮することができる。
【００３０】
また、上記実施の形態においては、テスト用データの書き込みを行う場合に、タイミング発生回路１２では、各メモリセルＭＳの双方向スイッチＳＷを順にオン状態に切り換えるようにしているため、タイミング発生回路１２の仕様変更を行うことなく、メモリセルＭＳへのテスト用データの書き込みを行うことができる。しかしながら、例えばタイミング発生回路１２においてテスト用データをメモリセルＭＳに書き込むときには、各双方向スイッチＳＷを同時にオン状態に切り換え、同一のセグメント端子ＴＳＥＧ  に対応するメモリセルＭＳには同一のテスト用データを書き込むようにしてもよく、このようにすることによって、メモリセルＭＳへの書き込み時間をより短縮することができる。
【００３１】
なお、上記実施の形態においては、横方向のメモリセルＭＳの並びをメモリセル列Ｌとし、このメモリセル列Ｌ単位でデータの書き込みを行うようにした場合について説明したが、これに限るものではなく、メモリセルＭＳの縦方向の並びを単位とし、この縦方向のメモリセル列単位で、データの書き込みを行うようにしてもよい。
【００３２】
また、列毎に入出力切換回路２０及びセグメント端子ＴＳＥＧ  を対応させるようにした場合について説明したが、例えば複数列に対し一の入出力切り換え回路２０及びセグメント端子ＴＳＥＧ  を対応させるようにしてもよく、この場合には、同一の入出力切換回路２０に接続される複数のメモリセルＭＳのうち、何れか一つのメモリセルＭＳの記憶データのみが、入出力切換回路２０に出力されるように、コントローラ１０及びタイミング発生回路１２においてワード線、ビット線の制御及び双方向スイッチＳＷのオンオフ制御を行うようにすればよい。
【００３３】
また、上記実施の形態においては、表示装置用端子としてセグメント端子を適用した場合について説明したが、これに限るものではなく、例えばデータ線用の端子、走査線用の端子を用いるようにしてもよい。
また、上記実施の形態においては、メモリセルＭＳをＣＭＯＳで構成した場合について説明したが、これに限るものではなく、例えばＴＴＬによるメモリセル、フラッシュメモリ、ＥＥＰＲＯＭ等の書き換え可能なメモリであって、２ポートによって構成されているものであれば適用することができる。
【００３４】
また、双方向スイッチＳＷとして、トランスミッションゲートを用いた場合について説明したがこれに限らず、双方向へのオンオフを制御できるものであればよく、例えば、入出力切換回路２０のように、二つのスリーステート回路を組み合わせて構成するようにしてもよい。
また、上記実施の形態においては、液晶ディスプレイＬＣＤのドライバに適用した場合について説明したが、２ポートメモリから構成されるＲＡＭを用い、２ポートメモリの記憶データをバスを介さずに読み出して表示装置に出力するようにしたドライバであれば適用することができる。
【００３５】
また、前記液晶ディスプレイとしては、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）やＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ）を用いたアクティブマトリクス型のもの、また、ＳＴＮ−ＬＣＤ（Ｓｕｐｅｒ  ＴｗｉｓｔｅｄＮｅｍａｔｉｃ−ＬＣＤ）等のパッシブマトリクス型のものであっても適用することができ、また、有機型ＥＬディスプレイ、フィールドエミッションダイオード（ＦＥＤ）パネル、プラズマディスプレイ（ＰＤＰ）パネル、平面蛍光ランプを用いたディスプレイ等に適用することも可能である。
【００３６】
また、上記実施の形態においては、白黒のＬＣＤ用のドライバに適用した場合について説明したが、これに限るものではなく、例えば階調表示可能なＬＣＤ用のドライバであっても適用することができる。
また、前記表示制御装置は、例えば、セルラー通信機能を備えた携帯端末、ＰＤＡ、携帯電話、デジタルカメラ等の電子機器に適用することができる。
【００３７】
図４は、前記表示制御装置を携帯電話機に適用した場合のシステムの一部を示すブロック図である。演算処理装置４１には、ＳＲＡＭ４２、ＥＥＰＲＯＭ４３、キーボード４４及び前記表示制御装置１００からなるＬＣＤドライバ４５がバス接続されている。また、前記ＬＣＤドライバ４５は液晶表示部４６とバス接続されている。
【００３８】
図５は、図４に示す携帯電話機のシステムを備える携帯電話機５０の斜視図である。この携帯電話機５０は、キーボード６１、液晶表示部６２、受話部６３、及びアンテナ部６４を含む本体６０と、送話部７２を含む蓋部７０とから構成されている。
【００３９】
【発明の効果】
以上説明したように、本発明に係る表示制御装置及びこれを備えた電子機器によれば、表示装置用端子への入力データをバスを介さずに、直接記憶領域に書き込みできるようにしたから、例えば表示制御装置のテストを行う際等には、記憶領域へのテスト用データの書き込み時間の短縮を図ることができ、テストに要する全体の処理時間の短縮を図ることができる。
【００４０】
また、このとき、一つの表示装置用端子から複数のメモリセルに対してデータを書き込むようにしているから、書き込み先を切り換えることによって一つの表示装置用端子から複数のメモリセルに対して書き込みを行うことができる。
さらに、複数の表示装置用端子を設けることによって、表示装置用端子の数単位で記憶領域への書き込みを行うことができる。
【図面の簡単な説明】
【図１】本発明を適用した表示制御装置の一例を示す概略構成図である。
【図２】図１の詳細を示す構成図である。
【図３】入出力切換回路の詳細を示す構成図である。
【図４】携帯電話機のシステム構成を示す構成図である。
【図５】図４のシステムを備えた携帯電話機の斜視図である。
【図６】従来の表示制御装置の一例を示す概略構成図である。
【符号の説明】
１０  コントローラ
１２  タイミング発生回路
２０  入出力切換回路
ＭＳ  メモリセル
ＴＳＥＧ      セグメント端子
【図１】
0003620427.tif 000002
【図２】
0003620427.tif 000003
【図３】
0003620427.tif 000004
【図４】
0003620427.tif 000005
【図５】
0003620427.tif 000006
【図６】
0003620427.tif 000007