(57)【特許請求の範囲】
【請求項１】
負荷への電力供給をオン・オフする半導体スイッチング素子と、
前記負荷に対する電流検出値と、過電流状態を判定する第１過電流基準値又は大電流の過電流を判定する前記第１過電流基準値より大きい第２過電流基準値とを比較して過電流を検出する過電流検出手段と、
前記電流検出値が前記第２過電流基準値より大きい大電流時に前記半導体スイッチング素子をオフ状態にする過電流遮断制御を行い、前記電流検出値が前記第１過電流基準値より大きく前記第２過電流基準値より小さい中電流時に前記半導体スイッチの繰り返しオン・オフ制御によって負荷電流を制限する電流制限制御を行う負荷電流制御手段と、
を備えたことを特徴とする半導体スイッチング装置。
【請求項２】
前記過電流検出手段は、電流検出値が前記第１過電流基準値を超えて過電流状態となったときに前記第２過電流基準値によって第１所定時間大電流の過電流検出を行い、その後前記第１過電流基準値によって中電流の過電流検出を行うことを特徴とする請求項１記載の半導体スイッチング装置。
【請求項３】
前記負荷電流制御手段は、第２所定時間前記繰り返しオン・オフ制御を行った後、前記半導体スイッチング素子をオフ状態に制御することを特徴とする請求項１記載の半導体スイッチング装置。
【請求項４】
前記半導体スイッチング素子、過電流検出手段、負荷電流制御手段は、ワンチップデバイスとして実装されることを特徴とする請求項１記載の半導体スイッチング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パワー半導体をスイッチング素子として用いて車両用ライトなどに対する比較的大電流の通電をオン・オフする半導体スイッチング装置に関し、特に、負荷の不完全短絡などでスイッチング動作時の定格負荷電流より多少大きな電流が流れた場合に電流制限によって過電流保護制御を行う半導体スイッチング装置に関する。
【０００２】
【従来の技術】
従来、リレースイッチに代えてパワーＭＯＳ・ＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ  ）をスイッチング素子として用いて比較的大電流をオン・オフする半導体スイッチング装置が周知である。このような半導体スイッチング装置として、過熱遮断保護制御回路、過電流保護制御回路を集積化して備える絶縁ゲート型の半導体スイッチング装置が知られている（例えば、特開平５−９５６３３号「電源制御装置」公報例、特開平６−２４４４１４号「半導体素子の保護回路並びにこれを有する半導体装置」公報例、特開平９−３３１６２５号「インテリジェントパワースイッチ及びスイッチング装置」公報例、特開平１１−１１３３１号「電動パワーステアリング制御装置」公報例）。
【０００３】
このような半導体スイッチング装置において、過電流保護制御回路は、負荷への電流を検出した電圧と基準電圧の閾値とを比較して、負荷側での短絡が起こった場合の過電流を判定し、この判定に基づいてスイッチング素子を強制的にオフするようなスイッチング制御を行っている。
【０００４】
このような過電流保護制御においては、負荷が完全短絡した状態では大電流が流れるため、回路保護や安全のためにスイッチング素子に対して負荷への通電を即時に遮断するオフ制御を行うようにしている。しかし、不完全短絡の状態では、スイッチング素子に対するオフ制御が動作せずに、スイッチング動作時の定格負荷電流より多少大きな電流が流れ続けることがある。このような場合、比較的大電流が無駄に流れ、電力消費が多大になってしまったり、回路の劣化や破損を促進してしまう不具合が生じる。
【０００５】
具体例として、自動車においてキースイッチの非オン状態（オルタネータの非動作状態）で、比較的大電流が流れるヘッドランプなどが点灯している状態において負荷側で不完全短絡などが発生すると、比較的大きな電流が連続して流れ、直ちにバッテリ容量不足となってしまう。
【０００６】
【発明が解決しようとする課題】
前述したように、従来の半導体スイッチング装置では、負荷側で不完全短絡などが発生しても、スイッチング素子に対する過電流保護制御のオフ制御が動作しないことがあるため、スイッチング動作時の定格負荷電流より大きな電流が無駄に流れ続けてしまい、電力消費が多大になるという問題点があった。
【０００７】
本発明は、上記事情に鑑みてなされたもので、負荷側で不完全短絡などが発生し、スイッチング動作時の電流である定格負荷電流値より多少大きな中程度の過電流が生じた場合にも、過電流の状態に応じて電流制限制御を実行することができ、無駄な電力消費を防止することが可能な半導体スイッチング装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による半導体スイッチング装置は、負荷への電力供給をオン・オフする半導体スイッチング素子と、前記負荷に対する電流検出値と、過電流状態を判定する第１過電流基準値又は大電流の過電流を判定する前記第１過電流基準値より大きい第２過電流基準値とを比較して過電流を検出する過電流検出手段と、前記電流検出値が前記第２過電流基準値より大きい大電流時に前記半導体スイッチング素子をオフ状態にする過電流遮断制御を行い、前記電流検出値が前記第１過電流基準値より大きく前記第２過電流基準値より小さい中電流時に前記半導体スイッチの繰り返しオン・オフ制御によって負荷電流を制限する電流制限制御を行う負荷電流制御手段と、を備えたことを特徴とする。
【０００９】
また、好ましくは、前記過電流検出手段は、電流検出値が前記第１過電流基準値を超えて過電流状態となったときに前記第２過電流基準値によって第１所定時間大電流の過電流検出を行い、その後前記第１過電流基準値によって中電流の過電流検出を行うこととする。
【００１０】
また、好ましくは、前記負荷電流制御手段は、第２所定時間前記繰り返しオン・オフ制御を行った後、前記半導体スイッチング素子をオフ状態に制御することとする。
【００１１】
また、好ましくは、前記半導体スイッチング素子、過電流検出手段、負荷電流制御手段は、ワンチップデバイスとして実装されることとする。
【００１２】
上記構成において、負荷側の短絡などによる過電流状態となった場合に、過電流検出手段は、第１過電流基準値より大きく第２過電流基準値より小さい中電流（中程度の過電流）又は第２過電流基準値より大きい大電流（大きな過電流）を検出する。例えば、電流検出値が第１過電流基準値を超えて過電流状態となったときに第１過電流基準値から第２過電流基準値に切り換えて第１所定時間大電流の過電流検出を行い、その後第２過電流基準値から第１過電流基準値に切り換えて中電流の過電流検出を行う。負荷電流制御手段は、大電流時に半導体スイッチング素子をオフ状態にする過電流遮断制御を行い、中電流時に半導体スイッチの繰り返しオン・オフ制御によって負荷電流を制限する電流制限制御を行う。また、電流制限制御を行って第２所定時間経過後は、半導体スイッチング素子をオフ状態にする。
【００１３】
これにより、負荷側での完全短絡などにより大電流が流れたときは即時にスイッチング素子がオフになって負荷へ流れる電流が遮断され、不完全短絡などによりスイッチング動作時の定格負荷電流値より大きくこの定格負荷電流値に近い中程度の過電流が流れたときは繰り返しオン・オフ制御による電流制限が行われる。このように、過電流の状態に応じて適切な負荷電流制御が実行されるため、スイッチング素子を経て負荷に比較的大きな無駄な電流が流れることが防止され、無駄な電力消費を抑えて消費電力の低減化が図れる。
【００１４】
また、半導体スイッチング装置をワンチップデバイスとして構成することによって、装置構成を小型化でき、実装スペースを縮小できるとともに、装置コスト削減が可能になる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は本発明の半導体スイッチング装置の一実施形態に係る基本構成を示すブロック及び回路図であり、図２は本実施形態に係る半導体スイッチング装置の主要部である負荷短絡異常検出処理回路の構成を示すブロック及び回路図である。なお、図２において、図１に対応する構成部分は、その要部のみを図示した。
【００１６】
まず、図１を照して基本構成の半導体スイッチング装置について説明する。
本実施形態の半導体スイッチング装置は、ワンチップのスイッチングデバイス１１０として構成されており、この基本構成を本出願人が特願平１１−１４０４２１号をもって提案している。
【００１７】
スイッチングデバイス１１０には、電源１０１からの供給電圧ＶＢラインが接続されるとともに、外付け素子としてのランプやモータなどの負荷１０２が接続されている。また、この負荷１０２に対するオン・オフ指示を行うためのスイッチＳＷ１及び抵抗素子Ｒ１０が設けられ、供給電圧ＶＢラインとスイッチングデバイス１１０とに接続されている。
【００１８】
スイッチングデバイス１１０は、半導体スイッチング素子としてのスイッチング機能と自己の温度保護機能とを有する温度センサ内蔵ＦＥＴ・ＱＡを備えており、電源１０１からの供給電圧ＶＢを負荷１０２に供給する経路に、温度センサ内蔵ＦＥＴ・ＱＡのドレインＤ−ソースＳが直列接続されている。スイッチングデバイス１１０は、温度センサ内蔵ＦＥＴ・ＱＡのスイッチング制御により電力供給を制御するもので、温度センサ内蔵ＦＥＴ・ＱＡに駆動制御手段、過熱保護手段及び負荷電流検出手段等を合わせて、一つのチップに集積化して実装した集積回路である。
【００１９】
スイッチングデバイス１１０は、温度センサ内蔵ＦＥＴ・ＱＡをオン・オフ制御する駆動制御手段としてチャージポンプ回路３０５及び駆動回路１１１を備えている。駆動回路１１１は、コレクタ側がチャージポンプ回路３０５の出力に接続されたソーストランジスタと、エミッタ側が接地電位に接続されたシンクトランジスタとを直列接続して備え、スイッチＳＷ１のオン・オフ切換えによる切換え信号に基づき、これらソーストランジスタ及びシンクトランジスタをオン・オフ制御して、温度センサ内蔵ＦＥＴ・ＱＡを駆動制御する信号を出力する。なお、供給電圧ＶＢが例えば１２［Ｖ］のとき、チャージポンプの出力電圧は例えばＶＢ＋１０［Ｖ］に設定される。
【００２０】
また、温度センサ内蔵ＦＥＴ・ＱＡの過熱保護手段として、遮断ラッチ回路３０６を備えている。遮断ラッチ回路３０６は、サーマルＦＥＴにも付加されている過熱遮断機能を実現するものであり、温度センサ内蔵ＦＥＴ・ＱＡが規定以上の温度まで上昇したことを内蔵の温度センサ（図示せず）によって検出した場合には、その旨の検出情報がラッチ回路に保持され、温度センサ内蔵ＦＥＴ・ＱＡのゲート−ソース間に接続されている過熱遮断用ＦＥＴ（図示せず）をオン状態に遷移させることによって、温度センサ内蔵ＦＥＴ・ＱＡを強制的にオフ制御する。なお、ラッチ回路の保持情報は端子Ｔ１４を介して出力され、ダイアグ（診断）情報信号として例えば図示しないマイクロコンピュータ等で利用可能である。
【００２１】
また、温度センサ内蔵ＦＥＴ・ＱＡの負荷電流検出手段として、過電流検出制御部３０１と過小電流検出部とを備えている。過電流検出制御部３０１は、具体的には、第２半導体スイッチング素子としてのＦＥＴ・ＱＢ、抵抗素子Ｒ１，Ｒ２，Ｒ５，Ｒｒ１、ダイオードＤ１及びコンパレータＣＭＰ１によって実現されている。すなわち、温度センサ内蔵ＦＥＴ・ＱＡ及び負荷１０２に対し並列接続されたＦＥＴ・ＱＢ及び抵抗素子Ｒｒ１は、過電流検出における第１基準電圧を発生する手段であり、ＦＥＴ・ＱＢのソースＳＢ電位がコンパレータＣＭＰ１の反転入力端子（−）に供給されている。また、コンパレータＣＭＰ１の非反転入力端子（＋）には、温度センサ内蔵ＦＥＴ・ＱＡのドレインＤ−ソースＳ間電圧ＶＤＳＡ  を抵抗素子Ｒ１とＲ２とで分圧した電圧が抵抗素子Ｒ５を介して供給されている。
【００２２】
つまり、基準電圧生成手段として、温度センサ内蔵ＦＥＴ・ＱＡのソースＳにつながる負荷の電圧とほぼ等価な電圧特性を持つ第１基準電圧を同一チップ上のＦＥＴ・ＱＢと外付け回路の抵抗素子Ｒｒ１とによって生成する。そして、コンパレータＣＭＰ１において、第１基準電圧と温度センサ内蔵ＦＥＴ・ＱＡのソースＳとグランド間の電圧とを比較してこれらの差を検出することによって、過電流検出を行っている。
【００２３】
この過電流検出制御部３０１によって、負荷１０２側で完全短絡（デッドショート）が発生したときには、コンパレータＣＭＰ１の出力が有効（ハイレベル：以下、Ｈレベルと記載する）となって、駆動回路１１１により温度センサ内蔵ＦＥＴ・ＱＡをオフ制御する。また、ある程度の短絡抵抗を持つ不完全短絡（レアショート）が発生している場合には、温度センサ内蔵ＦＥＴ・ＱＡのオン・オフ動作を繰り返すオン・オフ制御（いわゆる、電流制限制御）を行うようになっている。一般に負荷側でショートが発生した場合はデッドショートであっても配線の抵抗などがあるため、温度センサ内蔵ＦＥＴ・ＱＡはオン・オフ動作を繰り返すことが多い。温度センサ内蔵ＦＥＴ・ＱＡがオフ状態からオン状態に遷移してドレインＤ−ソースＳ間電圧ＶＤＳＡ  が飽和するまでの期間は、いわゆるＦＥＴのピンチオフ領域での動作となる。すなわち、上記のような過大電流が流れた場合は、温度センサ内蔵ＦＥＴ・ＱＡはピンチオフ領域で動作し、オン・オフ制御が繰り返される。このようなオン・オフ制御によって、電源１０１の供給電圧ＶＢラインから負荷に至る電源供給経路において、温度センサ内蔵ＦＥＴ・ＱＡを含めた回路の過大電流に対する保護が可能となる。
【００２４】
ここで、第１基準電圧の設定、即ち抵抗素子Ｒｒ１の抵抗値の設定は次のようにして行われる。すなわち、通常、温度センサ内蔵ＦＥＴ・ＱＡはｎ個のＦＥＴ（ＦＥＴ・ＱＢと同等の特性を持つ）を並列接続して構成されるので、過電流検出のためには抵抗素子Ｒｒ１を［負荷１０２の抵抗値×ｎ］、すなわち温度センサ内蔵ＦＥＴ・ＱＡとＦＥＴ・ＱＢそれぞれから見て負荷抵抗成分がほぼ等価となるように設定すれば良い。この場合、設定基準とする負荷の抵抗値として不完全短絡（レアショート）時の短絡抵抗程度の値（すなわち抵抗素子Ｒｒ１が負荷１０２の抵抗値より若干大きくなる値）を採用するのが適切である。また、図１では、コンパレータＣＭＰ１の出力を駆動回路１１１にのみ供給する構成としているが、端子を介して外部に出力するようにして、他の制御等に利用することも可能である。
【００２５】
次に、過小電流検出部は、具体的には、ＦＥＴ・ＱＣ、抵抗素子Ｒｒ２及びコンパレータＣＭＰ２によって実現されている。すなわち、ＦＥＴ・ＱＣ及び抵抗素子Ｒｒ２は、過小電流検出における第２基準電圧を発生する手段であり、ＦＥＴ・ＱＣのソースＳＣ電位がコンパレータＣＭＰ２の反転入力端子（−）に供給されている。また、コンパレータＣＭＰ２の非反転入力端子（＋）には、温度センサ内蔵ＦＥＴ・ＱＡのソースＳＡ電位が供給されている。
【００２６】
つまり、温度センサ内蔵ＦＥＴ・ＱＡのソース電圧とほぼ等価な電圧特性を持つ第２基準電圧を同一チップ上のＦＥＴ・ＱＣと外付け回路の抵抗素子Ｒｒ２とによって生成する。そして、コンパレータＣＭＰ２において、第２基準電圧と温度センサ内蔵ＦＥＴ・ＱＡのソース電圧とを比較してこれらの差を検出することによって、過小電流検出を行っている。
【００２７】
この過小電流検出部によって、負荷１０２側で断線故障等が発生したときには、コンパレータＣＭＰ２の出力が有効（ローレベル：以下、Ｌレベルと記載する）となって、負荷のオープン（例えば、ランプの断線情報）を示す信号として過小電流検出信号が端子Ｔ１５を介して外部に出力される。ここで、第２基準電圧の設定、すなわち抵抗素子Ｒｒ２の抵抗値の設定は次のようにして行われる。第１基準電圧（抵抗素子Ｒｒ１）と同様に、抵抗素子Ｒｒ２の抵抗値を［負荷１０２の抵抗値×ｎ］に設定すれば良いが、設定基準とする負荷の抵抗値として断線故障時の負荷抵抗程度の値を採用するのが適切である。
【００２８】
以上説明した駆動制御手段、過熱保護手段及び負荷電流検出手段の他に、スイッチングデバイス１１０には、電源Ｅｎａｂｌｅ３０２、突入電流の過電流判定を回避するマスキング（突入電流マスク回路）３０３、オン・オフ回数の積算による遮断制御を行うＯＮ／ＯＦＦ計数積算回路３０４も設けられている。これらの構成要素は本発明の過熱遮断制御及び過電流保護制御と直接的には関係しないので説明を省略する。
【００２９】
最後に、スイッチングデバイス１１０の特徴をまとめれば、第１に、温度センサ内蔵ＦＥＴ・ＱＡに流れる電流検出用のシャント抵抗を不要として電源供給経路の電力消費を抑制できることから大電流回路に有利である点、第２に、電流感度が高く電流検出精度が高い点、第３に、シンプルな駆動制御で温度センサ内蔵ＦＥＴ・ＱＡをオン・オフ制御することができ、過熱遮断機能やＯＮ／ＯＦＦ計数積算回路３０４によりマイクロコンピュータ等のプログラム処理に比べて高速処理が可能である点、第４に、ワンチップ化により回路構成を小型化でき、実装スペースを縮小できるとともに、装置コストを削減できる点、第５に、電流検出が温度センサ内蔵ＦＥＴ・ＱＡのドレイン−ソース間電圧ＶＤＳＡ  と第１基準電圧及び第２基準電圧との差の検出によって行われることから、同一チップ上にＦＥＴ・ＱＢ，ＱＣ及び温度センサ内蔵ＦＥＴ・ＱＡを形成することにより、電流検出における同相的誤差要因、すなわち電源電圧変動、温度ドリフト、ロット間のバラツキなどによる影響を排除することができる点、等々を挙げることができる。
【００３０】
ここで、温度センサ内蔵ＦＥＴ・ＱＡのオン・オフ動作をより詳しく説明する。温度センサ内蔵ＦＥＴ・ＱＡがオン状態に遷移すると、ドレイン電流ＩＤＱＡは回路抵抗で決まる最終負荷電流値を目指して立ち上がって行く。また、温度センサ内蔵ＦＥＴ・ＱＡのゲート−ソース間電圧ＶＴＧＳＡは、ドレイン電流ＩＤＱＡで決まる値を取り、ドレイン−ソース間電圧ＶＤＳＡ  の低下によるコンデンサ容量ＣＧＤのミラー効果でブレーキをかけられながら、これも立ち上がっていく。さらに、ＦＥＴ・ＱＢのゲート−ソース間電圧ＶＴＧＳＢは、ＦＥＴ・ＱＢがＲｒ１を負荷とするソースフォロアとして動作することにより決まる。
【００３１】
また、温度センサ内蔵ＦＥＴ・ＱＡのゲート−ソース間電圧ＶＴＧＳＡは、ドレイン電流ＩＤＱＡの増加に応じて大きくなって行くので、ゲート−ソース間電圧はＶＴＧＳＢ＜ＶＴＧＳＡとなる。また、ＶＤＳＡ  ＝ＶＴＧＳＡ＋ＶＴＧＤ  、ＶＤＳＢ  ＝ＶＴＧＳＢ＋ＶＴＧＤ  の関係があるから、ＶＤＳＡ  −ＶＤＳＢ  ＝ＶＴＧＳＡ−ＶＴＧＳＢとなる。ここで、ゲート−ソース間電圧の差ＶＴＧＳＡ−ＶＴＧＳＢは、ドレイン電流ＩＤＱＡ−ＩＤＱＢを表わすから、ＶＴＧＳＡ−ＶＴＧＳＢを検出することにより、温度センサ内蔵ＦＥＴ・ＱＡを流れる電流ＩＤＱＡとＦＥＴ・ＱＢを流れる電流ＩＤＱＢとの差を得ることができる。ＩＤＱＢはＶＤＳＢ  が小さくなるにつれて（このときはＶＤＳＡ  も小さくなっている）ＩＤＱＡに相当する電流（ＩＤＱＡ／ｎ）に近づく。
【００３２】
ＦＥＴ・ＱＢのドレイン−ソース間電圧ＶＤＳＢ  はコンパレータＣＭＰ１に直接入力され、温度センサ内蔵ＦＥＴ・ＱＡのドレイン−ソース間電圧ＶＤＳＡ  は抵抗素子Ｒ１とＲ２で分圧した値ＶＩＮがコンパレータＣＭＰ１に入力される。即ち、
ＶＩＮ＝ＶＤＳＡ  ×Ｒ１／（Ｒ１＋Ｒ２）  …（１）
がコンパレータＣＭＰ１に入力されることになる。
【００３３】
温度センサ内蔵ＦＥＴ・ＱＡがオン状態に遷移した直後は、コンパレータＣＭＰ１の入力電圧ＶＩＮはＦＥＴ・ＱＢのドレイン−ソース間電圧ＶＤＳＢ  に対してＶＤＳＢ  ＞ＶＩＮであるが、温度センサ内蔵ＦＥＴ・ＱＡのドレイン電流ＩＤＱＡが増加するに連れてＶＩＮは増加し、ついにはＶＤＳＢ  より大きくなる。このとき、コンパレータＣＭＰ１の出力はＨレベルからＬレベルに変化して、温度センサ内蔵ＦＥＴ・ＱＡをオフ状態に遷移させる。
【００３４】
温度センサ内蔵ＦＥＴ・ＱＡがオフ状態に遷移するときのドレイン−ソース間電圧ＶＤＳＡ  をしきい値ＶＤＳＡｔｈ  とすると、次式が成立する。
ＶＤＳＡｔｈ  −ＶＤＳＢ  ＝Ｒ２／Ｒ１×ＶＤＳＢ    …（２）
したがって、過電流判定値は（２）式に基づいて決まることになる。
【００３５】
つまり、温度センサ内蔵ＦＥＴ・ＱＡがオン状態に遷移してから時間が経つにつれてドレイン電流ＩＤＱＡが増加していき、過電流判定値を超えてドレイン−ソース間電圧ＶＤＳＡ  がＶＤＳＡｔｈ  より大きくなると、温度センサ内蔵ＦＥＴ・ＱＡはオフ状態に遷移する。
【００３６】
温度センサ内蔵ＦＥＴ・ＱＡがオフ状態に遷移した後は、ドレイン電流ＩＤＱＡが減少していって再びコンパレータＣＭＰ１の入力電圧ＶＩＮがＦＥＴ・ＱＢのドレイン−ソース間電圧ＶＤＳＢ  に対してＶＤＳＢ  ＞ＶＩＮとなる。このとき、コンパレータＣＭＰ１の出力はＬレベルからＨレベルに変化して、温度センサ内蔵ＦＥＴ・ＱＡをオン状態に遷移させる。以上のようにして、温度センサ内蔵ＦＥＴ・ＱＡはピンチオフ領域においてオン状態及びオフ状態への遷移を繰り返す。
【００３７】
次に、図２に示す負荷短絡異常検出処理回路２００の構成について説明する。本実施形態の半導体スイッチング装置は、図１の基本構成に加えて、図２の負荷短絡異常検出処理手段に該当する負荷短絡異常検出処理回路２００が同一のパッケージ内に集積化して実装されたものとなっている。
【００３８】
この負荷短絡異常検出処理回路２００は、リファレンス用のＦＥＴ・ＱＢのソースに直列接続された第１及び第２過電流基準値を生成するための抵抗素子Ｒ１１，Ｒ１２と、温度センサ内蔵ＦＥＴ・ＱＡの電流検出値が第１過電流基準値より大きい場合にＨレベルを出力するコンパレータＣＭＰ１とを有している。また、コンパレータＣＭＰ１からのＨレベル出力を所定の積分期間だけ積分する抵抗素子及びコンデンサ（ＲＣ）からなる積分回路２０１が設けられている。
【００３９】
また、コンパレータＣＭＰ１からのＨレベル信号に対して１ｍｓｅｃをカウントし、このカウント中にＨレベル信号を出力する１ｍｓｅｃタイマ回路２０２が設けられ、さらに、１ｍｓｅｃタイマ回路２０２の出力信号をゲートに入力し、このゲートに入力されるＨレベル（又はＬレベル）信号によって導通（非導通）して抵抗素子Ｒ１２を短絡（開放）するスイッチングＦＥＴ・ＱＳが設けられている。また、カレントミラー用のＦＥＴ・ＱＣのソースと温度センサ内蔵ＦＥＴ・ＱＡのソースとに各入力端が接続されこれらの入力電流の差動増幅を行う増幅素子２０３と、基準電圧Ｖｒｅｆ１に基づく第２過電流基準値と増幅素子２０３の出力とを比較するコンパレータＣＭＰ２とが設けられている。さらに、積分回路２０１の積分出力と基準電圧Ｖｒｅｆ２に基づく過電流積分基準値とを比較するコンパレータＣＭＰ３が設けられている。
【００４０】
さらに、コンパレータＣＭＰ１及びＣＭＰ２の比較結果の論理積出力を得るＡＮＤゲート回路２０４と、ＡＮＤゲート回路２０４の出力とコンパレータＣＭＰ３の比較結果との論理和出力を得るＯＲゲート回路２０５と、この論理和出力をラッチして駆動回路１１１に出力するラッチ回路２０６とが設けられている。
【００４１】
すなわち、ＦＥＴ・ＱＢ、スイッチングＦＥＴ・ＱＳ、抵抗素子Ｒ１１，Ｒ１２、コンパレータＣＭＰ１により過電流検出手段が構成され、駆動回路１１１、積分回路２０１、１ｍｓｅｃタイマ回路２０２、増幅素子２０３、ＡＮＤゲート回路２０４、ＯＲゲート回路２０５、ラッチ回路２０６、コンパレータＣＭＰ２，ＣＭＰ３により負荷電流制御手段が構成される。
【００４２】
なお、図２に示す負荷短絡異常検出処理回路２００は、図１に示す過電流検出制御部３０１などの構成と併設し、その一方（図１の構成又は図２の構成）が動作するようダイオードスイッチングなどを用いて切り換える構成にすることができる。また、図１に示す過電流検出制御部３０１などの構成に代えて、図２に示す負荷短絡異常検出処理回路２００のみを設けた構成としても良く、このいずれの構成も本発明に含まれる。
【００４３】
次に、本発明に対応する実施形態の動作について説明する。
図１及び図２に示したように、電源１０１の供給電圧ＶＢを負荷１０２に供給する通電経路に、半導体スイッチング素子としての温度センサ内蔵ＦＥＴ・ＱＡのドレインＤ−ソースＳが直列接続されており、スイッチＳＷ１のオン・オフに基づいて温度センサ内蔵ＦＥＴ・ＱＡのスイッチング制御を行うことによって、供給電圧ＶＢを負荷１０２に対して通電・非通電（オン・オフ）とする半導体スイッチング装置の基本動作が実行される。
【００４４】
ここで、負荷側で短絡が発生して過大な電流が流れた場合の動作を詳しく説明する。図２に示す負荷短絡異常検出処理回路２００は、負荷１０２側で短絡が発生した場合に、電流検出値の大きさに応じて、即時に温度センサ内蔵ＦＥＴ・ＱＡを遮断する過電流遮断制御か、所定期間温度センサ内蔵ＦＥＴ・ＱＡの繰り返しオン・オフ制御を行う電流制限制御のいずれかを実行する。具体的には、スイッチング動作の定格負荷電流値より多少大きい中程度の過電流（中電流、例えば５アンペア［Ａ］以上３０［Ａ］以下）の場合は、第２所定時間のあいだ電流制限制御を行った後に温度センサ内蔵ＦＥＴ・ＱＡをオフ状態にし、それよりも大きい過電流（大電流、例えば３０［Ａ］以上）の場合は即時に温度センサ内蔵ＦＥＴ・ＱＡをオフ状態に制御する。これによって、不完全短絡などが生じて中程度の過電流が流れた場合であっても、比較的大電流が継続して流れることが防止され、無駄な電力消費を削減することができる。
【００４５】
図３は負荷短絡異常検出処理回路２００の動作を示すタイミングチャートである。本実施形態では、負荷の短絡などによる過電流状態が生じたか否かを第１過電流基準値（ここでは５［Ａ］とする）により判定し、不完全短絡による中程度の過電流であるか完全短絡による大きな過電流であるかを第２過電流基準値（ここでは３０［Ａ］とする）により判定する。
【００４６】
図３（ａ）に示すように、負荷１０２で短絡などが発生し、電源供給経路に流れる電流（電流検出値）が抵抗素子Ｒ１１，Ｒ１２の合成抵抗値に基づいて設定される第１過電流基準値（５［Ａ］：スイッチング動作の定格負荷電流値より大きく、かつ、この定格負荷電流値に近い電流検出値に対応）より大きい値となると、コンパレータＣＭＰ１の出力がＬレベルからＨレベルに反転する。このとき、コンパレータＣＭＰ１のＨレベル出力が積分回路２０１に入力され、積分回路２０１のコンデンサに所定値まで積分される。また、コンパレータＣＭＰ１のＨレベル出力が１ｍｓｅｃタイマ回路２０２にも入力され、１ｍｓｅｃタイマ回路２０２が起動する。
【００４７】
１ｍｓｅｃタイマ回路２０２は、図３（ｂ）に示すように、１ｍｓｅｃのカウント期間のあいだＨレベル信号を出力し、このＨレベル信号がスイッチングＦＥＴ・ＱＳのゲートに入力されてスイッチングＦＥＴ・ＱＳがオン（導通）する。このスイッチングＦＥＴ・ＱＳのオンによって、抵抗素子Ｒ１２の両端が短絡され、過電流基準値が前記第１過電流基準値から抵抗素子Ｒ１１の抵抗値のみに基づく第２過電流基準値（３０［Ａ］：完全短絡による大電流の過電流判定に対応）に切り換わる。このとき、コンパレータＣＭＰ１の出力は一旦Ｌレベルに反転する。
【００４８】
増幅素子２０３では、温度センサ内蔵ＦＥＴ・ＱＡのソース出力とカレントミラー用のＦＥＴ・ＱＣのソース出力とが差動増幅され、この増幅素子２０３の出力がコンパレータＣＭＰ２で基準電圧Ｖｒｅｆ１（電流検出値１５［Ａ］に相当する）と比較される。ここで図３（ａ）の実線に示すように、電流検出値が１５［Ａ］より大きくなると、コンパレータＣＭＰ２の出力がＨレベルに反転する。また、さらに電流検出値が３０［Ａ］より大きくなると、前記第２過電流基準値に基づく判定によってコンパレータＣＭＰ１の出力がＨレベルに反転する。
【００４９】
コンパレータＣＭＰ１及びコンパレータＣＭＰ２の出力は、ＡＮＤゲート回路２０４に入力され、ＡＮＤゲート回路２０４の出力がＯＲゲート回路２０５を通じてラッチ回路２０６に入力される。そして、ラッチ回路２０６から駆動回路１１１にオフ制御用の制御信号が入力され、温度センサ内蔵ＦＥＴ・ＱＡが強制的かつ即時的にオフ制御される。すなわち、完全短絡により大電流が流れた場合はこれに対応して１ｍｓｅｃ以内に温度センサ内蔵ＦＥＴ・ＱＡは強制的に遮断される。
【００５０】
電流検出値が５［Ａ］以上３０［Ａ］以下の場合に、１ｍｓｅｃタイマ回路２０２が図３（ｂ）に示すようにタイムアウトすると、１ｍｓｅｃタイマ回路２０２からＬレベル信号がスイッチングＦＥＴ・ＱＳのゲートに入力され、オフ（非導通）となる。このスイッチングＦＥＴ・ＱＳのオフによって、過電流基準値が前記第２過電流基準値から抵抗素子Ｒ１１及びＲ１２の合成抵抗値に基づく第１過電流基準値（５［Ａ］相当）に切り換わる。これにより、前述したような温度センサ内蔵ＦＥＴ・ＱＡの繰り返しオン・オフ制御（電流制限制御）が行われる。このとき、積分回路２０１では、図３（ｃ）に示すように繰り返しオン・オフ制御を実行する第２所定時間に対応する積分期間のあいだコンパレータＣＭＰ１の出力が積分される。
【００５１】
積分回路２０１のコンデンサにおいて蓄積された電荷による電圧値（過電流積分値）は、コンパレータＣＭＰ３で基準電圧Ｖｒｅｆ２（過電流積分基準値：任意の電流と時間の積（例えば、電荷Ｑ＝１０［Ａ］×１０［ｍｓｅｃ］）で得られる電圧値に相当する）と比較される。ここで、積分回路２０１での過電流積分値が過電流積分基準値より大きくなる（積分期間が終了する）と、コンパレータＣＭＰ３の出力がＬレベルからＨレベルに反転する。コンパレータＣＭＰ３の出力は、ＯＲゲート回路２０５を通じてラッチ回路２０６に入力される。そして、ラッチ回路２０６から駆動回路１１１にオフ制御用の制御信号が入力され、温度センサ内蔵ＦＥＴ・ＱＡが強制的にオフ制御される。すなわち、不完全短絡により中程度の過電流が流れた場合は、第２所定時間（積分期間）経過するまで電流制限制御を行った後、温度センサ内蔵ＦＥＴ・ＱＡが強制的に遮断される。
【００５２】
前記した１０Ａ×１０ｍｓｅｃによる積分期間は、例えば、繰り返しオン・オフ制御の通電による温度センサ内蔵ＦＥＴ・ＱＡの内部温度上昇で素子破壊が生じない時間とする。この時間は、温度センサ内蔵ＦＥＴ・ＱＡ内部に設けられる遮断ラッチ回路の構造などによって適宜変更すれば良い。
【００５３】
なお、前記積分期間が終了するまでに、温度センサ内蔵ＦＥＴ・ＱＡに流れる電流検出値が５［Ａ］以下（定格負荷電流値又はそれ以下）に戻ると、コンパレータＣＭＰ１の出力が反転してＬレベルとなる。このとき、積分回路２０１のコンデンサ電圧が図示しない放電用の抵抗素子を通じて放電し、初期状態に戻る。またこの場合に、図１に示したスイッチＳＷ１のオフによるＬレベルのスイッチ切換信号がラッチ回路２０６に入力されてリセットされると、駆動回路１１１がオンして初期状態に再設定される。
【００５４】
なお、図３（ｂ）に示す１ｍｓｅｃの間では、３０［Ａ］以下の電流に対しては、コンパレータＣＭＰ１の出力がＨレベルに反転しないため駆動回路１１１がオフとならない。３０［Ａ］以上の大電流となった場合に駆動回路１１１がオフとなって温度センサ内蔵ＦＥＴ・ＱＡがオフ状態に制御される。このとき、３０［Ａ］に近い過大電流値に対して、温度センサ内蔵ＦＥＴ・ＱＡの過熱遮断温度のバラツキが原因で、過熱遮断が実行されてオフ状態となる場合がある。
【００５５】
図４は負荷短絡異常検出処理回路２００における過電流基準値生成用の抵抗素子Ｒ１１，Ｒ１２の具体的な抵抗値の設定を説明するための図である。
【００５６】
ここで、温度センサ内蔵ＦＥＴ・ＱＡとリファレンス用のＦＥＴ・ＱＢとのＦＥＴの個数比（すなわち過電流検出のセンス比）ｎを１０００とし、ＶＢ＝１２［Ｖ］とする。なお、Ｖｂ＝Ｖｒである。抵抗素子Ｒ１１のみ又は抵抗素子Ｒ１１とＲ１２の合成抵抗の抵抗値Ｒｒは、図３（ａ）に示すように負荷１０２に５［Ａ］（中程度以下の過電流検出用の第１過電流基準値に対応）以上又は３０［Ａ］（大きな過電流検出用の第２過電流基準値に対応）以上過電流が流れた場合を検出するためのものであり、次式（３）で求められる。
【００５７】
Ｒｒ＝１２［Ｖ］／（５［Ａ］／１０００）＝２．４［ｋΩ］
（５［Ａ］以上の過電流検出の場合）
Ｒｒ＝１２［Ｖ］／（３０［Ａ］／１０００）＝４００［Ω］  …（３）
（３０［Ａ］以上の過電流検出の場合）
【００５８】
上記過電流基準値生成用の抵抗値Ｒｒの切り換えは、前述したように、コンパレータＣＭＰ１、積分回路２０１及び１ｍｓｅｃタイマ回路２０２を通じたスイッチングＦＥＴ・ＱＳのオン・オフ（導通・非導通）によって実行される。この結果、過電流状態となってから１ｍｓｅｃのあいだは３０［Ａ］での大きな過電流検出による過電流遮断制御が実行され、１ｍｓｅｃ経過後は５［Ａ］での小さな過電流検出による電流制限制御（繰り返しオン・オフ制御）が実行される。
【００５９】
このように、本実施形態では、負荷側が短絡して過電流状態が検出された場合、完全短絡を判定する第１所定時間のあいだ（１ｍｓｅｃの期間）は過電流基準値を第２過電流基準値（３０［Ａ］相当）に切り換えて３０［Ａ］以上の過電流検出を行い、完全短絡などにより大きな過電流が流れた場合は温度センサ内蔵ＦＥＴ・ＱＡを強制的に即時オフ状態に制御する。そして、第１所定時間（１ｍｓｅｃ）経過後は、過電流基準値を第１過電流基準値（５［Ａ］相当）に切り換えて５［Ａ］以上の過電流検出を行い、不完全短絡などにより定格負荷電流値に近い中程度の過電流が流れた場合に温度センサ内蔵ＦＥＴ・ＱＡの繰り返しオン・オフ制御を行って負荷１０２側に流れる電流を制限する。さらに、第２所定時間（積分期間である１０Ａ×１０ｍｓｅｃ相当）のあいだ電流制限制御を行った後、温度センサ内蔵ＦＥＴ・ＱＡをオフ状態に制御する。
【００６０】
これによって、負荷側で完全短絡などが発生して大きな過電流が流れた場合は即時に過電流遮断制御が実行されて電流が遮断され、また、不完全短絡などが発生してスイッチング動作時の電流である定格負荷電流値より多少大きな中程度の過電流が生じた場合にも電流制限制御が実行され、過電流の状態に応じて適切な負荷電流制御が行われる。この結果、温度センサ内蔵ＦＥＴ・ＱＡを経て負荷に比較的大きな無駄な電流が流れることが防止されるため、消費電力の低減化が可能になる。
【００６１】
また、半導体スイッチング装置をワンチップのスイッチングデバイス１１０として構成することによって、装置構成を小型化でき、実装スペースを縮小できるとともに、装置コスト削減が可能になる。さらに、同一のスイッチングデバイス１１０上にＦＥＴ・ＱＢ，ＱＣ及び温度センサ内蔵ＦＥＴ・ＱＡを実装しているため、電源電圧変動や温度ドリフト等が同一的に発生し、半導体素子間の特性差が生じることもなく、また、生産ロット間のバラツキも発生しないので、動作誤差が生じ難く、高精度で安定した動作が得られる。
【００６２】
なお、上述した実施形態では、図２に示す負荷短絡異常検出処理回路２００を、半導体スイッチング装置本体と同一パッケージ内に実装するものとして説明したが、本発明はこれに限定されるものではなく、図１に示す半導体スイッチング装置に負荷短絡異常検出処理回路を外付回路として併設して構成することも本発明に含まれる。
【００６３】
また、実施形態の動作における１ｍｓｅｃ及び１０Ａ×１０ｍｓｅｃなどの時間は、特に限定されるものではなく、設計的事項として変更されるものである。また、Ｌレベル及びＨレベルの設定も設計的事項であり、使用する素子の極性などによって反転するものである。
【００６４】
【発明の効果】
以上説明したように本発明によれば、負荷側で不完全短絡などが発生し、スイッチング動作時の電流である定格負荷電流値より多少大きな中程度の過電流が生じた場合などにも、過電流の状態に応じて電流制限制御を実行することができ、無駄な電力消費を防止することが可能となる効果が得られる。
【図面の簡単な説明】
【図１】本発明の半導体スイッチング装置の一実施形態に係る基本構成を示すブロック及び回路図である。
【図２】本実施形態に係る半導体スイッチング装置の主要部である負荷短絡異常検出処理回路の構成を示すブロック及び回路図である。
【図３】図２の負荷短絡異常検出処理回路の動作を示すタイミングチャートである。
【図４】負荷短絡異常検出処理回路における過電流基準値生成用の抵抗素子の具体的な抵抗値の設定を説明するための図である。
【符号の説明】
１０１  電源
１０２  負荷
１１０  スイッチングデバイス
１１１  駆動回路
２００  負荷短絡異常検出処理回路
２０１  積分回路
２０２  １ｍｓｅｃタイマ回路
２０３  増幅素子
２０４  ＡＮＤゲート回路
２０５  ＯＲゲート回路
２０６  ラッチ回路
ＣＭＰ１〜ＣＭＰ３  コンパレータ
ＱＡ  温度センサ内蔵ＦＥＴ
ＱＢ，ＱＣ  ＦＥＴ
ＱＳ  スイッチングＦＥＴ
Ｒ１１，Ｒ１２  抵抗素子
ＳＷ１  スイッチ
【図１】
0003625165.tif 000002
【図２】
0003625165.tif 000003
【図３】
0003625165.tif 000004
【図４】
0003625165.tif 000005