(57)【特許請求の範囲】
【請求項１】
パイロット搬送波及び前記パイロット搬送波の低域周波数の残留側波帯、前記パイロット搬送波の高域周波数の全側波帯とを含むディジタルＴＶ信号を受信するためのディジタルＴＶ受信機であって、
周波数帯域の異なる位置でのチャンネルのうち一つを選択し、ゼロ周波数以上の最低周波数を有し、前記パイロット搬送波の低域周波数の残留側波帯と前記パイロット搬送波の高域周波数の全側波帯とを含む最終中間周波数の最終中間周波数信号のチャンネルを選択するように周波数を変換するチューナーと、
出力信号としてディジタル化された最終中間周波数信号を発生するために、前記最終中間周波数信号をディジタル化するためのアナログ−ディジタル変換器と、
前記ディジタル化された最終中間周波数信号をベースバンドにシンクロダインするためのディジタル回路とから構成されたことを特徴とするディジタルＴＶ受信機。
【請求項２】
前記ディジタル回路は、所望周波数から前記制御された周波数の差異を示すディジタル制御信号に応答して前記最終中間周波数信号の搬送波周波数を含む周波数範囲に対して制御可能な前記制御された周波数の第１及び第２サンプルを発生するためのディジタルに制御された発振器と、
前記最終中間周波数信号を供給するために前記ディジタル化された最終中間周波数信号に応答するディジタルフィルタ回路と、
前記最終中間周波数帯域の搬送波周波数を含む機能を有し、第１及び第２領域に応答する第１及び第２周波数選択性応答を供給する第１及び第２フィルタと、前記第１及び第２周波数選択性応答、前記第１及び第２サンプルとを入力し、前記最終中間周波数信号の搬送波周波数から前記制御された周波数の周波数及び位相の誤差に対応する差信号を生成する第１検出器と、
前記ディジタルに制御された発振器に前記ディジタル制御信号を供給するために前記差信号に応答する手段と、
前記第１及び第２領域と前記第１及び第２サンプルとを入力し、出力信号として前記ディジタル化された最終中間周波数信号をベースバンドにシンクロダインするための前記ディジタル回路から供給された加算信号を出力する第２検出器とで構成されたことを特徴とする請求項１記載のディジタルＴＶ受信機。
【請求項３】
前記第１検出器は、前記第１周波数選択性応答と前記第１サンプルとを受けて第１積信号を生成する第１乗算器と、
前記第２周波数選択性応答と前記第２サンプルとを受けて第２積信号を生成する前記第２乗算器と、
前記第１積信号と前記第２積信号とを結合して差信号を生成する減算器とから構成されたことを特徴とする請求項２記載のディジタルＴＶ受信機。
【請求項４】
前記第２検出器は、前記第１フィルタから発生する遅延された前記最終中間周波数信号の第１領域の待機時間と一致するように前記第１領域を遅延する第１遅延回路と、
前記第２フィルタから発生する遅延された前記最終中間周波数信号の第２領域の待機時間と一致するように前記第２領域を遅延する第２遅延回路と、
前記第２サンプルと第１被乗数信号とを受けて第３積信号を生成する第３乗算器と、
前記第１被乗数信号として前記遅延された第１領域を前記第３積信号に供給する手段と、
前記第１サンプルと第２被乗数信号とを受けて第４積信号を生成する第４乗算器と、
前記第２被乗数信号として前記遅延された第２領域を前記第４積信号に供給する手段と、
前記第３積信号と前記第４積信号を結合して加算信号を生成する加算器とから構成されたことを特徴とする請求項３記載のディジタルＴＶ受信機。
【請求項５】
前記第１サンプルは、前記制御された周波数を有するコサイン波のディジタル化されたサンプルであり、
前記第２サンプルは、前記制御された周波数を有するサイン波のディジタル化されたサンプルであり、
前記最終中間周波数信号は複素形式を有し、
前記第１領域は、実数成分の領域であり、
前記第２領域は、虚数成分の領域であることを特徴とする請求項４記載のディジタルＴＶ受信機。
【請求項６】
前記ディジタルフィルタ回路は、前記ディジタル化された最終中間周波数信号を入力して前記第１領域が出力される第１レーダー回路と、
前記ディジタル化された最終中間周波数信号を入力して前記第２領域が出力される第２レーダー回路とから構成されたことを特徴とする請求項５記載のディジタルＴＶ受信機。
【請求項７】
前記第２検出器は、前記第１フィルタから発生する遅延された前記最終中間周波数信号の第１領域の待機時間と一致するように前記第１領域を遅延する前記第１遅延回路と、
前記第２フィルタから発生する遅延された前記最終中間周波数信号の第２領域の待機時間と一致するように前記第２領域を遅延する前記第２遅延回路と、
前記第２サンプルと第１被乗数信号とを受けて第１積信号を生成する第１乗算器と、
前記第１乗算器へ前記第１被乗数信号として前記遅延された第１領域を供給するための手段と、
前記第１サンプルと第２被乗算信号を受けて第２積信号を生成する第２乗算器と、
前記第２乗算器へ前記第２被乗数信号として前記遅延された第２領域を供給するための手段と、
前記第１積信号と前記第２積信号を結合して加算信号を生成する加算器とから構成されたことを特徴とする請求項２記載のディジタルＴＶ受信機。
【請求項８】
前記第１サンプルは、前記制御された周波数を有するコサイン波のディジタル化されたサンプルであり、
前記第２サンプルは、前記制御された周波数を有するサイン波ディジタル化されたサンプルであることを特徴とする請求項２記載のディジタルＴＶ受信機。
【請求項９】
複素形式を有する前記最終中間周波数信号の搬送波周波数において、前記第１領域は、実数成分の領域であり、
前記第２領域は、虚数成分の領域であることを特徴とすることを特徴とする請求項２記載のディジタルＴＶ受信機。
【請求項１０】
第１及び第２フィルタは、前記最終中間周波数信号の搬送波周波数に合せて待機時間と類似するように出力することを特徴とする請求項２記載のディジタルＴＶ受信機。
【請求項１１】
前記ディジタルフィルタ回路は、前記ディジタル化された最終中間周波数信号を入力して前記第１領域が出力される第１レーダー回路と、前記ディジタル化された最終中間周波数信号を入力して前記第２領域が出力される第２レーダー回路とから構成されたことを特徴とする請求項２記載のディジタルＴＶ受信機。
【請求項１２】
前記ディジタル化された最終中間周波数信号をベースバンドにシンクロダインするための前記ディジタル回路は、所望周波数から前記制御された周波数の差異を示すディジタル制御信号に応答して前記最終中間周波数信号の搬送波周波数を含む周波数範囲に対して制御可能な前記制御された周波数の第１及び第２サンプルを発生するためのディジタルに制御された発振器と、
前記最終中間周波数帯域の搬送波周波数を含むように応答する機能を有し、周波数選択性応答を供給するフィルタと、
前記周波数選択性応答に応答し、前記周波数選択性応答の第１及び第２領域を含む最終中間周波数信号を供給する第１ディジタルフィルタ回路と、
前記第１及び第２領域、前記第１及び第２サンプルを入力し、前記最終中間周波数信号の搬送波周波数から前記制御された周波数の周波数及び位相の誤差に対応する差信号を生成する第１検出器と、
前記ディジタルに制御された発振器に前記ディジタル制御信号を供給するために前記差信号に応答する手段と、
前記ディジタル化された最終中間周波数信号と前記第１及び第２サンプルとを入力し、出力信号として前記ディジタル化された最終中間周波数信号をベースバンドにシンクロダインするための前記ディジタル回路から供給された加算信号を出力する第２検出器とで構成されたことを特徴とする請求項１記載のディジタルＴＶ受信機。
【請求項１３】
前記第１検出器は、前記第１領域と前記第１サンプルとを受けて第１積信号を生成する第１乗算器と、
前記第２領域と前記第２サンプルとを受けて第２積信号を生成する前記第２乗算器と、
前記第１積信号と前記第２積信号とを結合して差信号を生成する減算器とから構成されたことを特徴とする請求項１２記載のディジタルＴＶ受信機。
【請求項１４】
前記第２検出器は、前記ディジタル化された最終中間周波数信号を入力し、第１及び第２遅延領域を出力する遅延回路及びディジタルフィルタ回路と、
前記第１及び第２遅延領域と前記第１及び第２サンプルとを入力し、前記加算信号を生成する検出回路とから構成されたことを特徴とする請求項１２記載のディジタルＴＶ受信機。
【請求項１５】
前記遅延回路及びディジタルフィルタ回路は、前記フィルタ回路からの遅延周波数信号の待機時間と一致するように前記ディジタル化された最終中間周波数信号を遅延する第１遅延回路と、
前記遅延周波数信号を入力し、第１及び第２遅延領域を出力する第２ディジタルフィルタとから構成されたことを特徴とする請求項１４記載のディジタルＴＶ受信機。
【請求項１６】
前記検出回路は、前記第２サンプルと第１被乗数信号とを受けて第１積信号を生成する第１乗算器と、
前記第１被乗数信号として前記第１遅延領域を前記第１乗算器に供給する手段と、
前記第１サンプルと第２被乗数信号とを受けて第２積信号を生成する第２乗算器と、
前記第２被乗数信号として前記第２遅延領域を前記第２乗算器に供給する手段と、
前記第１積信号と前記第２積信号を結合して前記加算信号を生成する加算器とから構成されたことを特徴とする請求項１５記載のディジタルＴＶ受信機。
【請求項１７】
前記第１検出器は、前記第１領域と第１サンプルとを受けて前記第３積信号を生成する第３乗算器と、
前記第２領域と第２サンプルとを受けて第４積信号を生成する第４乗算器と、前記第３積信号と前記第４積信号を結合して差信号を生成する減算器とから構成されたことを特徴とする請求項１６記載のディジタルＴＶ受信機。
【請求項１８】
前記第１サンプルは、前記制御された周波数を有するコサイン波のディジタル化されたサンプルであり、
前記第２サンプルは、前記制御された周波数を有するサイン波のディジタル化されたサンプルであり、
前記最終中間周波数信号は複素形式を有し、
前記第１領域は、実数成分の領域であり、
前記第２領域は、虚数成分の領域であり、
前記第１遅延領域は実数成分の前記遅延周波数信号に応答し、
前記第２遅延領域は虚数成分の前記遅延周波数信号に応答することを特徴とする請求項１７記載のディジタルＴＶ受信機。
【請求項１９】
前記第１ディジタルフィルタ回路は、前記周波数選択性応答を入力して前記第１領域が出力される第１レーダー回路と、
前記周波数選択性応答を入力して前記第２領域が出力される第２レーダー回路とを有し、
前記第２ディジタルフィルタ回路は、前記遅延周波数信号を入力して前記第１遅延領域が出力される第３レーダー回路と、
前記遅延周波数信号を入力して前記第２遅延領域が出力される第４レーダー回路とで構成されたことを特徴とする請求項１８記載のディジタルＴＶ受信機。
【請求項２０】
前記第１サンプルは、前記制御された周波数を有するコサイン波のディジタル化されたサンプルであり、
前記第２サンプルは、前記制御された周波数を有するサイン波のディジタル化されたサンプルであることを特徴とする請求項１２記載のディジタルＴＶ受信機。
【請求項２１】
前記最終中間周波数信号は複素形式を有し、
前記第１領域は、実数成分の領域であり、
前記第２領域は、虚数成分の領域であり、
前記第１遅延領域は実数成分の前記遅延周波数信号に応答し、
前記第２遅延領域は虚数成分の前記遅延周波数信号に応答することを特徴とする請求項１２記載のディジタルＴＶ受信機。
【請求項２２】
前記第１ディジタルフィルタ回路は、前記周波数選択性応答を入力して前記第１領域が出力される第１レーダー回路と、
前記周波数選択性応答を入力して前記第２領域が出力される第２レーダー回路とを有し、
前記第２ディジタルフィルタ回路は、前記遅延周波数信号を入力して前記第１遅延領域が出力される第３レーダー回路と、
前記遅延周波数信号を入力して前記第２遅延領域が出力される第４レーダー回路とで構成されたことを特徴とする請求項１２記載のディジタルＴＶ受信機。
【請求項２３】
前記ディジタル化された最終中間周波数信号をベースバンドにシンクロダインするための前記ディジタル回路は、所望周波数から前記制御された周波数の差異を示すディジタル制御信号に応答して前記最終中間周波数信号の搬送波周波数を含む周波数範囲に対して制御可能な前記制御された周波数の第１及び第２サンプルを発生するためのディジタルに制御された発振器と、
第１及び第２領域を含む最終中間周波数帯域を供給するために前記ディジタル化された最終中間周波数信号に応答するディジタルフィルタ回路と、
前記第１及び第２領域、前記第１及び第２サンプルとを入力し、前記最終中間周波数信号の搬送波周波数から前記制御された周波数の周波数及び位相の誤差と対応する差信号を生成する第１検出器と、
前記ディジタルに制御された発振器に前記ディジタル制御信号を供給するために前記差信号に応答する手段と、
前記第１及び第２領域、前記第１及び第２サンプルとを入力し、出力信号として前記ディジタル化された最終中間周波数信号をベースバンドにシンクロダインするための前記ディジタル回路から供給された加算信号を出力する第２検出器とで構成されたことを特徴とする請求項１記載のディジタルＴＶ受信機。
【請求項２４】
前記ディジタル制御信号を供給する手段は、前記差信号に応答するローパスフィルタで構成されたことを特徴とする請求項２３記載のディジタルＴＶ受信機。
【請求項２５】
前記第１検出器は、前記第１領域と前記第１サンプルとを受けて第１積信号を生成する第１乗算器と、
前記第２領域と前記第２サンプルとを受けて第２積信号を生成する前記第２乗算器と、
前記第１積信号と前記第２積信号とを結合して差信号を生成する減算器とから構成されたことを特徴とする請求項２３記載のディジタルＴＶ受信機。
【請求項２６】
前記第２検出器は、前記第２サンプルと第１被乗数信号とを受けて第３積信号を生成する第３乗算器と、
前記第１被乗数信号として前記第１領域を前記第３乗算器に供給する手段と、前記第１サンプルと第２被乗数信号とを受けて第４積信号を生成する第４乗算器と、
前記第２被乗数信号として前記第２領域を前記第４乗算器に供給する手段と、前記第３積信号と前記第４積信号を結合して前記加算信号を生成する加算器とから構成されたことを特徴とする請求項２５記載のディジタルＴＶ受信機。
【請求項２７】
前記第１サンプルは、前記制御された周波数を有するコサイン波のディジタル化されたサンプルであり、
前記第２サンプルは、前記制御された周波数を有するサイン波のディジタル化されたサンプルであり、
前記最終中間周波数信号は複素形式を有し、
前記第１領域は、実数成分の領域であり、
前記第２領域は、虚数成分の領域であることを特徴とする請求項２６記載のディジタルＴＶ受信機。
【請求項２８】
前記ディジタルフィルタ回路は、前記ディジタル化された最終中間周波数信号を入力して前記第１領域が出力される第１レーダー回路と、前記ディジタル化された最終中間周波数信号を入力して前記第１領域が出力される第２レーダー回路とから構成されたことを特徴とする請求項２７記載のディジタルＴＶ受信機。
【請求項２９】
前記第２検出器は、前記第２サンプルと第１被乗数信号とを受けて第１積信号を生成する第１乗算器と、
前記第１被乗数信号として前記第１領域を前記第１乗算器に供給する手段と、前記第１サンプルと第２被乗数信号とを受けて第２積信号を生成する第２乗算器と、
前記第２被乗数信号として前記第２領域を前記第２乗算器に供給する手段と、前記第１積信号と前記第２積信号を結合して前記加算信号を生成する加算器とから構成されたことを特徴とする請求項２３記載のディジタルＴＶ受信機。
【請求項３０】
前記第１サンプルは、前記制御された周波数を有するコサイン波のディジタル化されたサンプルであり、
前記第２サンプルは、前記制御された周波数を有するサイン波のディジタル化されたサンプルであることを特徴とする請求項２３記載のディジタルＴＶ受信機。
【請求項３１】
前記最終中間周波数信号は複素形式を有し、
前記第１領域は、実数成分の領域であり、
前記第２領域は、虚数成分の領域であることを特徴とする請求項２３記載のディジタルＴＶ受信機。
【請求項３２】
前記ディジタルフィルタ回路は、前記ディジタル化された最終中間周波数信号を入力して前記第１領域が出力される第１レーダー回路と、前記ディジタル化された最終中間周波数信号を入力して前記第２領域が出力される第２レーダー回路とから構成されたことを特徴とする請求項２３記載のディジタルＴＶ受信機。
【請求項３３】
前記ディジタル化された最終中間周波数信号をベースバンドにシンクロダインするための前記ディジタル回路は、制御された周波数の第１サンプルと前記第１サンプルの所定歪曲による位相で遅延した第１遅延サンプルと、前記制御された周波数の第２サンプルと前記第２サンプルの所定歪曲による位相で遅延した第２遅延サンプルとを発生させるために、所望周波数から前記制御された周波数の差異を示すディジタル制御信号に応答して前記第１及び第２サンプル、前記第１及び第２遅延サンプル、前記最終中間周波数信号の搬送波周波数とを含む周波数範囲に対して制御可能な前記制御された周波数の第１及び第２サンプル、前記第１及び第２遅延サンプルとを発生するためのディジタルに制御された発振器と、
第１及び第２領域を含む最終中間周波数帯域を供給するために前記ディジタル化された最終中間周波数信号に応答するディジタルフィルタ回路と、前記最終中間周波数帯域の搬送波周波数を含むように応答する機能を有し、第１及び第２領域に応答する第１及び第２周波数選択性応答を供給する第１及び第２フィルタと、
前記第１及び第２周波数選択性応答、前記第１及び第２サンプルとを入力し、前記最終中間周波数信号の搬送波周波数から前記制御された周波数の周波数及び位相の誤差に対応する差信号を生成する第１検出器と、
前記ディジタルに制御された発振器に前記ディジタル制御信号を供給するために前記差信号に応答する手段と、
前記第１及び第２領域、前記第１及び第２遅延サンプルとを入力し、出力信号として前記ディジタル化された最終中間周波数信号をベースバンドにシンクロダインするための前記ディジタル回路から供給された加算信号を出力する第２検出器とで構成されたことを特徴とする請求項１記載のディジタルＴＶ受信機。
【請求項３４】
前記第１検出器は、前記第１周波数選択性応答と前記第１サンプルとを受けて第１積信号を生成する第１乗算器と、
前記第２周波数選択性応答と前記第２サンプルとを受けて第２積信号を生成する前記第２乗算器と、
前記第１積信号と前記第２積信号とを結合して差信号を生成する減算器とから構成されたことを特徴とする請求項３３記載のディジタルＴＶ受信機。
【請求項３５】
前記第２検出器は、前記第２遅延サンプルと前記第１領域とを受けて第３積信号を生成する第３乗算器と、
前記第１遅延サンプルと前記第２領域とを受けて第４積信号を生成する第４乗算器と、
前記第３積信号と前記第４積信号を結合して加算信号を生成する加算器とから構成されたことを特徴とする請求項３４記載のディジタルＴＶ受信機。
【請求項３６】
前記第１サンプルは、前記制御された周波数を有するコサイン波のディジタル化されたサンプルであり、
前記第２サンプルは、前記制御された周波数を有するサイン波のディジタル化されたサンプルであり、
前記最終中間周波数信号は複素形式を有し、
前記第１領域は、実数成分の領域であり、
前記第２領域は、虚数成分の領域であることを特徴とする請求３５記載のディジタルＴＶ受信機。
【請求項３７】
前記ディジタルフィルタ回路は、前記ディジタル化された最終中間周波数信号を入力して前記第１領域が出力される第１レーダー回路と、前記ディジタル化された最終中間周波数信号を入力して前記第２領域が出力される第２レーダー回路とから構成されたことを特徴とする請求項３６記載のディジタルＴＶ受信機。
【請求項３８】
前記第２検出器は、前記第２遅延サンプルと前記第１領域とを受けて第１積信号を生成する第１乗算器と、
前記第１サンプルと前記第２搬送波周波数の一部を受けて第２積信号を生成する第２乗算器と、
前記第１積信号と前記第２積信号を結合して加算信号を生成する加算器とから構成されたことを特徴とする請求項３３記載のディジタルＴＶ受信機。
【請求項３９】
前記第１サンプルは、前記制御された周波数を有するコサイン波のディジタル化されたサンプルであり、
前記第２サンプルは、前記制御された周波数を有するサイン波ディジタル化されたサンプルであることを特徴とする請求項３３記載のディジタルＴＶ受信機。
【請求項４０】
前記最終中間周波数信号は複素形式を有し、
前記第１領域は、実数成分の領域であり、
前記第２領域は、虚数成分の領域であることを特徴とすることを特徴とする請求項３３記載のディジタルＴＶ受信機。
【請求項４１】
第１及び第２フィルタは、前記最終中間周波数信号の搬送波周波数に合せて待機時間と類似するように出力することを特徴とする請求項３３記載のディジタルＴＶ受信機。
【請求項４２】
前記ディジタルフィルタ回路は、前記ディジタル化された最終中間周波数信号を入力して前記第１領域が出力される第１レーダー回路と、前記ディジタル化された最終中間周波数信号を入力して前記第２領域が出力される第２レーダー回路とから構成されたことを特徴とする請求項３３記載のディジタルＴＶ受信機。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はディジタル領域での残留側波帯情報の検出に関し、特に、ディジタル高密度テレビジョン（ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ  ｔｅｌｅｖｉｓｉｏｎ：ＨＤＴＶ）信号無線受信機に関する。
【０００２】
【従来の技術】
ＨＤＴＶ信号の伝送に利用される残留側波帯（ＶＳＢ）信号は変調率に従って振幅が変化し、前記変調率に相応する一定な振幅を有するパイロット搬送波により置き替えられる、それらの固有な搬送波を有する。そのようなＶＳＢ信号は米国内における無線放送で使用されるのであろうし、例えば有線放送システムでも使用されることができる。同期検出器に続くチューナーに二重変換を利用した類型である。このような信号に対するディジタルＨＤＴＶ信号無線受信機が提案されてきた。周波数合成器は、第１中間周波数（例えば、９２０ＭＨｚ搬送波）を発生するために受信されたＴＶ信号とヘテロダインされる第１局部発振を発生する。手動ＬＣ帯域フィルタは、第１中間周波数増幅器により増幅されるようにそれらの映像周波数からこのような第１中間周波数を選択し、増幅された第１中間周波数は、隣接チャンネル応答を除去する第１弾性表面波（ＳＡＷ）フィルタによりフィルタされる。第１中間周波数は、第２中間周波数（例えば、４１ＭＨｚ搬送波）を発生するために第２局部発振信号とヘテロダインされ、第２弾性表面波（ＳＡＷ）フィルタは、第２中間周波数増幅器により増幅されるようにそれらの映像及び残余隣接チャンネルの応答からこのような第２中間周波数を選択する。第２中間周波数増幅器の応答は、一定な周波数を有する第３局部発振信号とベースバンドにシンクロダインされる。
【０００３】
一定な周波数を有する第３局部発振は０°及び９０°位相に入力され、それに従って同相及び直角位相同期検出過程を遂行する。同相同期検出結果はＨＤＴＶ信号が放送されるときディジタル記号の８−レベルコーディングであり、直角位相同期検出結果は名目上ゼロ値である。アナログ領域から発生する同相及び直角位相同期検出結果をそれぞれディジタル化すると、ディジタル化以後に相互を十分に追跡（トラッキング）する同期検出結果から問題が発生し、量子化雑音は、フェーザーとして現れる複合信号で顕著な位相エラーを発生する。このような問題は、ディジタル領域で同相及び直角位相同期検出過程を遂行することにより、前記で提起された類型のＨＤＴＶ信号無線受信機では発生しない。
【０００４】
例えば、同相及び直角位相同期の検出過程はディジタル化したとき８−レベルコーディングのナイキスト周波数の二倍で第２中間周波数増幅器の応答をサンプリングすることにより遂行される。連続的なサンプルはそれらの発生順序に従って連続的にナンバーリングされ、奇数サンプル及び偶数サンプルは、それぞれの同相（または実数）及び直角位相（または虚数）同期検出結果を発生するように相互分離される。
【０００５】
ディジタル同相同期検出結果において、８−レベルコーディングは、ＮＴＳＣ信号から同一チャンネル干渉を除去するためにフィルタリングされ等化フィルタリングされる。等化フィルタ応答は、トレリスデコーダに入力信号として入力される。トレリスデコーダの応答は、データデインターリーバに入力信号として入力され、デインターリーバされたデータはリード・ソロモンデコーダに入力される。誤差訂正データは、パケットデコーダに対するデータパケットを再生するデータデランダマイザーに入力される。選択されたパケットはＨＤＴＶプログラムの音声受信領域を再生するために利用され、他の選択されたパケットは、ＨＤＴＶプログラムの映像領域を再生するために利用される。
【０００６】
同相及び直角位相同期検出に必要なシンクロダインを遂行するために、直角位相同期検出結果は、第２局部発振を発生する制御発振器に対する自動周波数位相制御（ＡＦＰＣ）信号をデベロープするように利用される。ディジタル直角位相同期検出結果は、直角位相同期検出結果の振幅を最小化するように第２局部発振の周波数及び位相を調節する自動周波数位相制御（ＡＦＰＣ）信号を発生するために低域フィルタリングされる。
【０００７】
しかしながら、実際にこの自動周波数位相制御は、同相同期検出結果に対して好適な位相安定度を提供することに不適合である。ディジタル化された同相同期検出結果の適合な等化フィルタリングは、同相及び直角位相同期検出過程に必要なシンクロダインでスタティック位相誤差を訂正できるが、等化フィルタリングのフィルタ係数における適応的な変化は、自動周波数位相制御（ＡＦＰＣ）帰還ループでの位相ジッタまたはＨＤＴＶ信号の多重受信における速い変化過程で発生する位相誤差の変化を補償するにはかなり遅い。
【０００８】
したがって、先程提示した類型のＨＤＴＶ信号無線受信機において、位相トラッカーは、ディジタル化された同相同期検出結果の等化フィルタリングに縦続接続される。等化された同相同期検出結果は、ディジタル化された形態でヒルベルト変換有限インパルス応答（ＦＩＲ）フィルタに入力される。ヒルベルト変換有限インパルス応答（ＦＩＲ）フィルタの待機時間を補償するために遅延した有限インパルス応答（ＦＩＲ）フィルタの応答及び等化同相同期検出は、複素数積を発生するために複素数乗算器信号だけ乗算されるように複素数乗算器に実数及び虚数入力信号として入力される。帰還ループは、ゼロから複素数積の虚数成分の退去が複素数乗算器信号として使用される単位オイラー（Ｅｕｌｅｒ）ベクトルの位相角を調整するために、誤差信号をデベロープすることを確認する。単位オイラーベクトルの実数値及び虚数値は、誤差信号を合成するために必要な累算器の出力によりアドレスされる判読専用メモリ（ＲＯＭ）に貯蔵されたサイン／コサインルックアップテーブル（ＬＵＴ）から類推される。この位相トラッカーに伴われた問題は、ヒルベルト変換有限インパルス応答（ＦＩＲ）フィルタがゼロ周波数の近くで必須な９０°位相偏移を提供するように多いタップを備えなければならないことである。
【０００９】
前記ＨＤＴＶ信号無線受信機の変形は、本願明細書に参考で反映された“ＤＩＧＩＴＡＬ  ＶＳＢ  ＤＥＴＥＣＴＯＲ  ＷＩＴＨ  ＢＡＮＤＰＡＳＳ  ＰＨＡＳＥ  ＴＲＡＣＫＥＲ，ＡＳ  ＦＯＲＩＮＣＬＵＳＩＯＮ  ＩＮ  ＡＮ  ＨＤＴＶ  ＲＥＣＥＩＶＥＲ”という名称で１９９４年５月２日出願された米国特許出願で発明者により説明されてクレームされた。変形されたＨＤＴＶ信号無線受信機において、第２中間周波数に変換するように第１中間周波数でヘテロダインされる第２局部発振は一定な周波数を有する。
【００１０】
したがって、制御発振器のＡＦＰＣ帰還ループでの位相ジッタは第２局部発振の発生に従う問題として除去される。第２中間周波数に対する搬送波周波数から一定な周波数オフセットでの第３局部発振は、ベースバンドにダウンコンバートされるように第２中間周波数でシンクロダインされるよりは、第３中間周波数でダウンコンバートされるように第２中間周波数でヘテロダインされる。第３中間周波数は、ベースバンドであるよりは帯域アナログ−ディジタル変換器によりディジタル化され、残りの検出過程はディジタル領域で実行される。第３中間周波数は、常にＨＤＴＶ信号の多重受信における速い変化中に発生する位相誤差においての変化を示すので位相トラッカーが望ましい。位相トラッカーは複合同期検出中に第３中間周波数で遂行され、それにより、先行技術に従う受信機のような複合同期検出及び等化フィルタリング以後に遂行されるよりは、等化フィルタリング以前に遂行される。位相トラッカーは、既存の受信機で使用されたベースバンド（または低域）位相トラッカーであるよりは帯域位相トラッカーである。
【００１１】
帯域位相トラッカーに利用される同相及び直角位相サンプリング過程は、対称側波帯構造を有するディジタル化された帯域信号の複合同期検出のために先立って利用された過程から変形された。無線放送のためのＨＤＴＶ信号は、二重側波帯（ＤＳＢ）振幅変調信号であるよりは残留側波帯（ＶＳＢ）振幅変調信号であり、非対称的な側波帯構造を有する。帯域位相トラッカーでの誤差信号をデベロープするために利用されるＨＤＴＶ信号の複合同期検出は、応答がＶＳＢ信号の非対称的な側波帯構造内に含まれた対称的な側波帯構造である帯域幅に十分に制限されなければならない。８−レベル（または１６−レベル）ＶＳＢコーディングを復旧するためのＨＤＴＶ信号の同期検出は帯域幅に制限されない。
【００１２】
【発明が解決しようとする課題】
先出願で言及された帯域位相トラッカーで発明者により利用された同相及び直角位相サンプリング過程は、例えば、Ｄ．Ｗ．Ｒｉｃｅ及びＫ．Ｈ．Ｗｕにより１９８２年１１月版Ｖｏｌ．ＡＥＳ−１８，Ｎｏ．４  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＡＥＲＯＳＰＡＣＥ  ＡＮＤ  ＥＬＥＣＴＲＯＮＩＣ  ＳＹＳＴＥＭＳの７３６−７３９ページに“Ｑｕａｄｒａｔｕｒｅ  Ｓａｍｐｌｉｎｇ  ｗｉｔｈ  Ｈｉｇｈ  Ｄｙｎａｍｉｃ  Ｒａｎｇｅ”という論文で言及された過程と通常に類似している。Ｒｉｃｅ及びＷｕは、帯域信号が帯域信号の最大周波数成分により決定されることではなく、帯域信号の帯域幅により決定されるので、ナイキスト速度やそれ以上にディジタル化以前にサンプリングされなければならないと指摘する。直角位相同期検出は、ディジタル化された帯域信号にヒルベルト変換ＦＩＲフィルタを使用して遂行され、同相同期検出は、ヒルベルト変換ＦＩＲフィルタの遅延時間に相応する補償遅延の以後に遂行される。Ｒｉｃｅ及びＷｕは、ディジタル化された帯域信号で複合同期検出を遂行するにおいて、ミキサーにより発生されたダイレクト（ｄｉｒｅｃｔ）成分が帯域フィルタにより抑圧され、ディジタル化には影響を与えない長所を有すると指摘する。帯域形態のディジタル化されたＶＳＢ信号の複合同期検出において、部分的に抑圧された搬送波から発生した複合同期検出結果のダイレクト成分はミキサーにより発生されたダイレクト成分に影響を受けなく、この事実が本願明細書で開示された発明で注目すべきである。Ｒｉｃｅ及びＷｕが指摘した以外の長所は、ディジタル化されたベースバンド信号ではないディジタル化された帯域信号をヒルベルト変換することにより発生する。ヒルベルト変換ＦＩＲフィルタは、ゼロ周波数の近くで９０°位相偏移をそれ以上提供する必要がなく、ここでは長い遅延が９０°位相偏移を提供するように要求される。ヒルベルト変換ＦＩＲフィルタは１ＭＨｚ乃至２ＭＨｚ以上で９０°位相偏移を提供しなければならないし、ここで必要な遅延は７ＭＨｚ乃至８ＭＨｚの周波数に適当である。最高応答周波数とフィルタに必要な最低応答周波数との間の比率が比較的低ければ低いほど、フィルタに必要なタップの数も比例して少なくなる。
【００１３】
先出願で、発明者は帯域位相トラッカーに利用された同相及び直角位相サンプリング過程がディジタル化された帯域信号に対する位相応答において、常数π／２差異を示す他の類型の一対の全域ディジタルフィルタにより遂行される発明のまた他の実施例が可能であることを指摘した。それらの先出願で開示されたように、１９８４年１１月版Ｖｏｌ．ＡＥＳ−２０，Ｎｏ．４  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＡＥＲＯＳＰＡＣＥ  ＡＮＤ  ＥＬＥＣＴＲＯＮＩＣＳＹＳＴＥＭＳの８２１−８２４ページに“Ａ  Ｓａｍｐｌｅ  Ｍｅｔｈｏｄｆｏｒ  Ｓａｍｐｌｉｎｇ  Ｉｎ−Ｐｈａｓｅ  ａｎｄ  Ｑｕａｄｒａｔｕｒｅ  Ｃｏｍｐｏｎｅｎｔｓ”という論文で、Ｃ．Ｍ．Ｒａｄｅｒは、ディジタル化された帯域信号で遂行される複合同期検出において改善した点を記述した。Ｒａｄｅｒは、Ｒｉｃｅ及びＷｕのヒルベルト変換ＦＩＲフィルタ及び補償遅延ＦＩＲフィルタをヤコビアンだ円関数に根拠して設計され、ディジタル化された帯域信号に対する位相応答において、常数π／２差異を示す一対の帯域ディジタルフィルタに置き替えた。好適な一対のそのような全域ディジタルフィルタは次のシステム関数を有する。
【００１４】
Ｈ１（ｚ）＝ｚ−１（ｚ−２−ａ２）／（１−ａ２ｚ−２）    ａ２＝０．５８４６８３２
Ｈ２（ｚ）＝  −（ｚ−２−ｂ２）／（１−ｂ２ｚ−２）    ｂ２＝０．１３８０２５０
Ｒａｄｅｒは、ａ２及びｂ２による単に二つの乗算を必要とするフィルタ構成成分を記述する。
【００１５】
【課題を解決するための手段】
本発明は、ディジタル信号を示す記号コードを含むＶＳＢ信号を受信するための無線受信機を利用して実施されており、ここでＨＤＴＶ信号はそのようなＶＳＢ信号の典型である。チューナーは、ＶＳＢ信号を伝送するために必要な周波数帯域での相異な位置にあるチャンネル中に一つを選択するために必要である。チューナーはまた実質にゼロ周波数以上である最低周波数を有し、アナログ−ディジタル変換器によりディジタル化される最終中間周波数信号で選択されたチャンネルの複数変換を遂行するためのミキサーを含む。位相トラッカー搬送波周波数に集中するディジタル化された最終中間周波数信号の狭帯域フィルタされた領域で作動する位相トラッカーは多重歪曲から発生したり、あるいは、周波数変換中に必要な局部発振に位相非干渉から発生する前記最終中間周波数信号の虚数領域を抑圧する。位相トラッカーは、ディジタル化された帯域信号に対する位相応答において常数π／２差異を示し、ヤコビアンだ円関数に基として設計された一対の全域ディジタルフィルタを利用する。位相トラッカーでのディジタル制御発振器は、同期検出器に最終中間周波数信号の実数領域に対する搬送波のディジタル信号を提供し、この同期検出器は、搬送波のそのようなディジタル信号に従ってディジタル化された最終中間周波数信号の実数領域を検出する。
【００１６】
【発明の実施の形態】
図１は、放送受信アンテナ６からディジタルＨＤＴＶ信号を受信するためのＶＳＢ信号受信機５を示す。この受信機５はキネスコープ７に対する駆動信号レッド（Ｒ）、グリーン（Ｇ）及びブルー（Ｂ）を復旧し、左側及び右側拡声器８及び９を駆動させるための立体音響信号を復旧する。また、ＶＳＢ信号受信機５は、有線放送受信アンテナ乃至有線放送伝送システムからディジタルＨＤＴＶ信号を受信するために連結されることができる。相異なディスプレイ装置はキネスコープ７の代わりに使用されることができ、音響復旧システムは単一なオーディオチャンネルのみで構成されたり、あるいは単純な立体音響再生システムよりさらに精巧な別個の装置であることができる。
【００１７】
素子１１−２１で構成されるチューナー１は、放送受信アンテナ６により取られるディジタルＨＤＴＶ信号のような受信されたＶＳＢ信号に対する周波数帯域における相異な位置のチャンネル中の一つを選択し、最終中間周波数帯域での最終周波数信号に従って選択チャンネルの複数変換を遂行する。特に、人間により操作可能になるように設計されたチャンネルセレクター１０は、第１局部発振器としての機能を行う周波数合成器１１が、放送受信アンテナ６または他のディジタルＨＤＴＶ信号ソースから提供される受信された信号とヘテロダインするために、第１ミキサー１２に提供する第１局部発振の周波数を決定する。第１ミキサー１２は、選択されたチャンネルに受信された信号を前記第１中間周波数（例えば、９２０ＭＨｚ搬送波）にアップコンバートし、ＬＣフィルタ１３は、第１ミキサー１２から提供されたアップコンバーション結果に伴われた不要な映像周波数を除去するために利用される。アップコンバーションによる第１中間周波数は、第１弾性表面波（ＳＡＷ）フィルタ１５を駆動するための増幅された第１中間周波数を提供する第１中間周波数増幅器１４に入力信号として入力される。多少高周波である第１中間周波数へのアップコンバーションは、多い極と零点を有する弾性表面波（ＳＡＷ）フィルタリングを容易にする。第２局部発振器１６からの第２局部発振は、第２中間周波数（例えば４１ＭＨｚ搬送波）を発生するために第１弾性表面波（ＳＡＷ）フィルタ１５の応答信号とヘテロダインするための第２ミキサー１７に入力される。第２弾性表面波（ＳＡＷ）フィルタ１８は、第２ミキサー１７から提供されたアップコンバーション結果に伴われた不必要な映像周波数を除去するために利用される。第２ＳＡＷフィルタ１８の応答は、第２中間周波数増幅器１９に入力信号として入力され、増幅された第２中間周波数信号の応答は、第３局部発振器２１からの発振信号とヘテロダインされる第３ミキサー２０に入力信号として入力される。第３ミキサー２０が先立って提起されたようなゼロ周波数搬送波を有するベースバンド信号であるよりは、１ＭＨｚ乃至２ＭＨｚの周波数までにわたっている残留側波帯及び７乃至８ＭＨｚの周波数までに達する完全側波帯を有する第３中間周波数信号の応答を提供するだけ、第３局部発振器２１からの発振周波数が選択されることを除外すると、いままで記述されたような複数変換チューナー１は、他の発明者により先程提示されたことと類似している。この第３中間周波数信号の応答はチューナー１の最終中間周波数出力信号である。
【００１８】
アナログ−ディジタル変換器（ＡＤＣ）２２は、チューナー１の最終中間周波数出力信号をサンプル化し、各アナログサンプルの持続時間は不必要なエイリアシングを避けるために最大最終中間周波数の１／２サイクルを越えなく、ＡＤＣ２２は、サンプルを１０ビット解像度程度を有するディジタルサンプルでディジタル化する。通例に従って、ＡＤＣ２２に含まれた低域フィルタは、第３ミキサー２０からの第３中間周波数信号の応答の高周波数映像を抑圧する。第２ＳＡＷフィルタ１８がディジタル化されたＡＤＣ２２に提供された第３中間周波数信号の帯域幅を制限することにより、ＡＤＣ２２は、ＶＳＢ信号をベースバンドにシンクロダインするためのディジタル回路２にディジタル化された最終ＩＦ信号を提供するための帯域アナログ−ディジタル変換器として動作する。本発明の多様な実施例に従うディジタル回路２の構造は、図２，図３，図４及び図５を参照として本明細書で継続して記述される。ディジタル化過程においてＡＤＣ２２により利用されるサンプリング速度は、ＨＤＴＶ信号に対して６ＭＨｚである帯域信号の帯域幅に対する少なくともナイキスト速度である。実際に、発明者は、ＶＳＢ  ＨＤＴＶ信号に対する記号速度の二倍のサンプリング速度乃至は１秒当たり約２１×１０６個をサンプリングする速度を選ぶ。
【００１９】
ＶＳＢ  ＨＤＴＶ信号に対する記号速度の二倍にサンプリングすることは、“アイ（ｅｙｅ）”応答を最大化するように、ＡＤＣ２２によるサンプリングを記号速度に同調させるための記号同調回路３を調節するためのものである。記号同調回路３は、Ｓ．Ｕ．Ｈ．Ｑｕｒｅｓｈｉが１９７６年１２月版“ＴｉｍｉｎｇＲｅｃｏｖｅｒｙ  ｆｏｒ  Ｅｑｕａｌｉｚｅｄ  Ｐａｒｔｉａｌ−Ｒｅｓｐｏｎｃｅ  Ｓｙｓｔｅｍｓ，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”という彼の論文１３２６−１３３０ページに、パルス振幅変調（ｐｕｌｓｅ  ａｍｐｌｉｔｕｄｅ  ｍｏｄｕｌａｔｉｏｎ：ＰＡＭ）信号を利用することで言及したような通常な類型である。記号同調回路３は、ＤＩＧＩＴＡＬ  ＶＳＢ  ＤＥＴＥＣＴＯＲ  ＷＩＴＨ  ＢＡＮＤＰＡＳＳ  ＰＨＡＳＥ  ＴＲＡＣＫＥＲ，ＡＳ  ＦＯＲ  ＩＮＣＬＵＳＩＯＮ  ＩＮ  ＡＮＤＨＤＴＶ  ＲＥＣＥＩＶＥＲという名称で先出願された米国特許出願で発明者により言及された特定な類型である。電圧制御発振器８０は通常２１ＭＨｚ周波数のシッソイダル（ｃｉｓｓｏｉｄａｌ）発振を発生する。発振器８０は、比較的狭い範囲にわたって周波数制御が可能な水晶発振器が望ましい。対称的なクリッパまたはリミッタ８１は、帯域幅を制限するためのフィルタリングの初期段階に続くディジタル化過程において、一つの段階でＡＤＣ２２によりクロック信号として利用されるシッソイダル発振に対する方形波応答を発生する。ＶＣＯ８０により発生されるシッソイダル発振の周波数及び位相を制御するための誤差信号の発生は、次に詳細に検討する。
【００２０】
ＶＳＢ信号をベースバンドにシンクロダインするためのディジタル回路２からのサンプルは量子化器８４に入力され、この量子化器は、入力信号として量子化器８４により受信されたサンプルによりかなり近接して推算された量子化レベルを提供する。この量子化レベルは、ディジタル加算器／減算器８５により量子化レベルから除かれた量子化器８４の入力信号を有する。量子化器８４の入力信号減算器８５からの差信号は、検出された記号の誤差を訂正するに必要な補正を示すが、ミスフェーズされるＶＳＢ信号受信機５でサンプリングによる誤差が早すぎるサンプリングによるものであるか、或いは遅すぎるサンプリングによるものであるかについては現われない。
【００２１】
ＶＳＢ信号をベースバンドにシンクロダインするためのディジタル回路２からのサンプルは、入力信号として平均２乗誤差傾斜検出フィルタ９０に入力される。フィルタ９０は、（１／２），１，０，（−１），（−１／２）カーネルを有する有限インパルス応答ディジタルフィルタであり、その動作は、対称的なクリッパまたはリミッタ８１により発生される方形波応答によりクロックされる。フィルタ９０の応答は減算器８５からの差信号と一時的に整列される。ディジタル乗算器８６は、ミスフェーズされるＶＳＢ信号受信機５でのサンプリングによる誤差が早すぎるサンプリングによるものであるか、あるいは遅すぎるサンプリングによるものであるかという論争を解決するために、減算器８５からの差信号をフィルタ９０の応答だけ乗算する。フィルタ９０が提供する２の補数応答の符号ビット及びその次上位ビットは、ディジタル乗算器８６の構造を単純になされる乗算に対して十分である。ディジタル乗算器８６からの積信号は、ディジタル−アナログ−変換器８８によりアナログ制御電圧に変換したディジタル制御信号を発生するために、集積のための累算器８７に入力される。狭帯域低域フィルタ８９は、アナログ制御電圧をＶＣＯ８０に入力するために利用される。
【００２２】
ＶＳＢ信号をベースバンドにシンクロダインするためのディジタル回路２のベースバンド応答は、入力信号としてクロックされた遅延ライン２８に入力され、第１サマンド入力信号として２−入力ディジタル加算器２９に入力される。クロックされた遅延ライン２８は、１２個の記号エポック（ｅｐｏｃｈ）に相応する遅延以後にラインの入力信号に応答を入力し、この遅延した応答は、加算器の第２サマンド入力信号としてディジタル加算器２９に入力される。クロックされた遅延ライン２８及びディジタル加算器２９は、ＮＴＳＣ信号からの同一チャンネル干渉を抑圧するためのＮＴＳＣ除去フィルタ３０を提供すると共に動作する。コームフィルタであるＮＴＳＣ除去フィルタ３０は、ＮＴＳＣ信号がディジタルＨＤＴＶ信号のようなチャンネル配置にわたって伝送されている間必要である。フィルタ３０は、ＮＴＳＣ輝度搬送波及び同期化情報を含む輝度搬送波の低周波側波帯を抑圧し、カラー副搬送波を除去して色側波帯を抑圧し、ＦＭ音響搬送波を抑圧する。フィルタ３０は、検出器２３からの８−コーディングレベルのディジタル同期同相検出の結果に応答して１５−コーディングレベル信号を等化器３１に入力する。正確に示されなかったが、等化フィルタ３１に対する入力信号は、サンプル速度を記号速度に減少させるために２：１デシメートされる。等化フィルタの応答は入力信号としてトレリスデコーダ３２に入力され、トレリスデコーダ３２は、ディジタルデータの流れを復旧する記号デコーディングを遂行する。等化器３１は、トレリスデコーダ３２に入力される複数レベルコーディングに調節された振幅応答を発生する等化フィルタリングを提供し、この調節された振幅応答は相互に記号干渉による記号誤差を最少化する。
【００２３】
図１に正確に示されなかったが、ＮＴＳＣ信号からの同一チャンネル干渉がある時間を感知し、ＮＴＳＣ信号からの同一チャンネル干渉のないことが感知されたときフィルタ３０をバイパスし、予想されるコーディングレベルの数に従って記号コーディングの範囲を調節するためのＶＳＢ信号受信機５において好適な回路が提供される。１５−コーディングレベルが判別されるときより８−コーディングレベルが判別されるとき記号識別に対する誤差選択の可能性が少なくなる。データ同調回路が図１に正確に示されなかったが、ＶＳＢ信号受信機５は、データフィルド及びデータラインがデータデインターリービングをタイミングするためにバイアスを提供する時間を決定するための回路を含むことをディジタルＨＤＴＶの技術に知識を有する者ならば理解できる。データフィルド同調回路は等化器３１の出力ポートから入力信号を受け、等化器３１が発明者により言及された類型であれば、このような類型は、振幅を帰還調整してゴースト消去基準信号に対する等化器の応答に従って応答する。データフィルドの初期は、等化器３１に対するゴースト消去基準信号として提供される擬似ランダムパルス列によりシグナルされる。等化器３１の入力信号であるより等化器３１の応答に存在するデータラインの初期をシグナルする記号コード順次の発生を検出するデータライン同調回路は発明者により提起された。そのようなデータライン同調回路は、コーディングレベルを決定するためにトレリスデコーダ３２が記号デコーディングのために利用されることと同一な回路を使用できる。
【００２４】
トレリスデコーダ３２のデータ応答は入力信号としてデータデインターリーバ３３に入力され、デインターリーバされたデータは、データデインターリーバからリード−ソロモンデコーダ３４に入力される。エラー訂正データは、リード・ソロモンデータからパケット分類器３６のためにデータパケットを再生するデータデランダマイザー３５に入力される。パケット分類器３６は、連続的なデータパケットのヘッダーコードに応答して相異に利用されるようにデータパケットを分類する。ＨＤＴＶプログラムの音声受信領域を示すデータパケットは、パケット分類器３６によりディジタル音響デコーダ３７に入力される。ディジタル音響デコーダ３７は、左チャンネル及び右チャンネルの立体音響信号を多数の拡声器８及び９を駆動する複数チャンネル音声増幅器３８に入力する。ＨＤＴＶプログラムの映像領域を示すデータパケットは、パケット分類器３６によりＭＰＥＧデコーダ３９に入力される。ＭＰＥＧデコーダ３９は、水平（Ｈ）及び垂直（Ｖ）同期信号をキネスコープ７の視聴スクリーンのラスター走査乃至は他のディスプレイ手段を提供するキネスコープ偏向回路４０に入力する。ＭＰＥＧデコーダ３９は増幅されたレッド（Ｒ）、グリーン（Ｇ）及びブルー（Ｂ）の駆動信号をキネスコープ７乃至他のディスプレイ手段に入力するためのキネスコープ駆動増幅器４１に入力する。
【００２５】
本発明は、ベースバンドにシンクロダインするためのディジタル回路２の特性に関するものである。Ｃ．Ｍ．Ｒａｄｅｒが記述したように、ヤコビアンだ円関数に基にして設計された有限インパルス応答ディジタルフィルタを利用した本回路の多様な実施例は、図２，図３，図４及び図５に示されている。このようなＦＩＲフィルタが提供するＨ１（ｚ）及びＨ２（ｚ）システム関数は全域であり、Ｈ１（ｚ）システム関数の位相応答は、最終中間周波数帯域にわたってπ／２ラジアンだけＨ２（ｚ）システム関数の位相応答を読出す。
【００２６】
図２は、ＶＳＢ信号をベースバンドにシンクロダインするためのディジタル回路を示す。ベースバンド内におけるアナログ−ディジタル変換器２２からのディジタル化された最終ＩＦ信号は、入力信号としてそれぞれＨ１（ｚ）及びＨ２（ｚ）システム関数を提供するＣ．Ｍ．Ｒａｄｅｒにより言及された類型のＲａｄｅｒディジタルフィルタ５０及び５１に入力される。ディジタルフィルタ５０及び５１の応答は、入力信号として搬送波帯域フィルタ５２及び５３のそれぞれに入力される。同一な帯域特性を有するフィルタ５２及び５３は、ディジタルフィルタ５０及び５１の応答により形成された複合信号において、８−レベルＶＳＢコーディングに従って変調された搬送波の側波帯から複合パイロット搬送波を分離する。ディジタルフィルタ５０及び５１の応答は、入力信号として搬送波帯域フィルタ５２及び５３のそれぞれの待機時間に相応するそれぞれの補償遅延を提供するディジタル遅延ライン５４及び５５に入力される。
【００２７】
ディジタル遅延ライン５４及び５５から入力された複合信号のための同相同期検出器２３０は、搬送波のサイン及びコサインで遅延ライン５４及び５５から入力された応答をそれぞれ乗算するためのディジタル乗算器２３１及び２３２と、ディジタル乗算器２３１及び２３２からの積信号を加算するためのディジタル加算器２３３とから構成される。複合積の虚数項が常にゼロ値であったり、あるいは実際にゼロ値であることは周知事項であるので、虚数項を発生するためにはディジタル乗算器及び減算器が必要である。加算器２３３から加算信号として提供される同相同期検出器２３０の出力信号は、入力信号としてＮＴＳＣ除去フィルタ３０に入力される。
【００２８】
直角位相同期検出器２５０は、搬送波のサイン及びコサインで搬送波帯域フィルタ５２及び５３の応答をそれぞれ乗算するためのディジタル乗算器２５１及び２５２と、ディジタル乗算器２５２の積信号からディジタル乗算器２５１の積信号を減算するための減算器２５３とから構成される。すなわち、搬送波帯域フィルタ５２及び５３により提供された分離されたパイロット搬送波の複合ディジタル信号は、直角位相搬送波の複合ディジタル信号により乗算される。複合積の実数項が常にゼロ値であったり、あるいは実際にゼロ値であることは周知事項であるので、虚数項を発生するためにはディジタル乗算器及び減算器が必要である。減算器２５３からの差動出力信号はＤＣＯ２７にＡＦＰＣ信号を提供する。
【００２９】
図２に示されたディジタル制御発振器２７は、ディジタル乗算器２３１及び２５２に１２−ビット被乗数を提供するための読出専用メモリ２７１での搬送波サインΦルックアップテーブルと、ディジタル乗算器２３２及び２５１に１２−ビット被乗数を提供するための読出専用メモリ２７１での搬送波コサインΦルックアップテーブルと、ＲＯＭｓ２７１及び２７２に対するＲＯＭアドレス発生器とから構成される。このアドレス発生器は、ＲＯＭアドレスを加算器の加算出力信号としてＲＯＭｓ２７１及び２７２に入力する２−入力ディジタル加算器２７３と、加算出力信号をＲＯＭアドレスのための累算器を満たすために、加算器２７３の第１サマンド入力に入力するためのクロックされた１−サンプル遅延素子２７４とを含む。２−入力ディジタル加算器２７５は、加算器の加算出力信号を各システムクロックサイクル度にＲＯＭアドレス累算を強化するための加算器２７３の第２サマンド入力に入力する。連続的な搬送波サンプルにおける高いアンギュラ解像度を提供する複数変換チューナー１は、サインΦ及びコサインΦ被乗数がΦの２πラジアンごと多数のサンプルを有するＲＯＭｓ２７１及び２７２から入力されるから、ＡＤＣ２２に入力された最終ＩＦ信号周波数帯域の高周波数領域よりは、その帯域の低周波数領域でＶＳＢ信号の搬送波をヘテロダインすることが望ましい。
【００３０】
ＲＯＭｓ２７１及び２７２から直角関係位相に入力されるＤＣＯ２７の発振での誤差がないとき、ＡＦＰＣ誤差信号として入力される減算器２５３からの加算出力信号はゼロ値になる。減算器２５３からの加算出力信号は加算器２７５の第１サマンド入力に入力されるが、ゼロ値であるので加算器２７５からの加算出力信号には影響を与えない。加算器２７５からの加算出力信号は、クロックされた１−サンプル遅延素子２７７により一つのサンプルずつ遅延するまた他のディジタル加算器２７６からの加算出力信号である加算器の第２サマンド入力に入力された信号と同一になる。減算器２５３からの加算出力信号は、一定な被乗数を乗算するための乗算器入力信号としてディジタル乗算器２７８に入力され、ゼロであるこの乗算器入力信号は、ディジタル乗算器２７８からの積出力信号がゼロ値になるようにする。ディジタル乗算器２７８からの積出力信号は加算器２７６の第１サマンド入力に入力されるが、ゼロ値であるので加算器２７６からの加算出力信号には影響を与えない。加算器２７６からの加算出力信号は、加算器の第２サマンド入力に入力された信号と同一になり、これは、クロックされた１−サンプル遅延素子２７７により遅延した一つのサンプルとして加算器２７６からの加算出力信号の以前のサンプル値である。加算器２５３の加算出力からのＡＦＰＣ信号がゼロ値を維持する間、システムクロックのサイクル以後に加算器２７６のループ接続及びクロックされた１−サンプル遅延素子２７７は、同一な増分を加算器２７３の第２サマンド入力に入力し、継続して加算器２７５の第２サマンド入力に入力する循環遅延ラインメモリを形成する。加算器２７３の加算出力からのＲＯＭアドレスは、このようなＲＯＭアドレスを連続的にランピングアップするサイクルをリスタートするために、オーバーフローが発生するときまで値を連続的にランプアップする。
【００３１】
加算器２５３の加算出力からのＡＦＰＣ信号が正の値であるとき、これは、ＲＯＭｓ２７１及び２７２からの直角関係位相に入力されたＤＣＯ２７の発振が適正値から位相での遅延を示す。正のＡＦＰＣ信号は加算器２７５の第１サマンド入力に入力され、加算器の加算出力信号は、ＡＦＰＣ信号がゼロ値であるときから増加する。これは、加算器２７３の加算出力から入力されたＲＯＭアドレスがランプアップする位置を即刻的に前進させたり前方に位置するようにする。このランプアップは、アドレスが単一サンプル遅延素子２７４を通過して加算器２７３の第１サマンド入力に帰還することにより継続的に発生する。正のＡＦＰＣ信号は、乗算器入力信号として一定な被乗数を乗算するためのディジタル乗算器２７８に入力され、この一定な被乗数は少量であるので、少量の正の積出力信号が加算器２７６の第１サマンド入力に入力するためのディジタル乗算器２７８により発生される。加算器２７６のループ連結及びクロックされた１−サンプル遅延素子２７７で形成された循環遅延ラインメモリに貯蔵された増分の大きさを増加させるこの低価の第１サマンド入力信号は、加算器２７６からの加算出力信号を増加させる。この大きくなった増分は、クロックされた１−サンプル遅延素子２７７により１サンプル遅延の以後に加算器２７５の第２サマンド入力に入力され、続いて加算器２７３の第２サマンド入力に入力される。この増加した増分は、加算器２７３及び加算器２７３の加算出力信号をその第１サマンド入力信号に帰還させる単一サンプル遅延素子２７７によるアドレス累算を加速化する。加算器２７３の加算出力からのＲＯＭアドレスは、そのようなＲＯＭアドレスをランプアップするサイクルをリスタートするために、オーバーフローが発生するときまで値を連続してランプアップするようになり、ランプアップは、ＡＦＰＣ信号のまた他の非ゼロ値が再びアドレス累算速度を変更するときまで増加した累積速度で発生する。
【００３２】
加算器２５３の加算出力からのＡＦＰＣ信号が負の値であるとき、これは、ＲＯＭｓ２７１及び２７２からの直角関係位相に入力されたＤＣＯ２７の発振が適正値から位相において進展することを示す。負のＡＦＰＣ信号は加算器２７５の第１サマンド入力に入力され、加算器の加算出力信号は、ＡＦＰＣ信号がゼロであるときの値から増加する。これは、加算器２７３の加算出力から入力されたＲＯＭアドレスがランプアップする位置を即刻的に遅延させたり後退させ、このランプアップは、アドレスが単一サンプル遅延素子２７４を通過して加算器２７３の第１サマンド入力に帰還することにより継続的に発生する。負のＡＦＰＣ信号は、乗算器入力信号として一定な被乗数を乗算するためのディジタル乗算器２７８に入力され、この一定な被乗数は少量であるので、少量の負の積出力信号が加算器２７６の第１サマンド入力に入力するためのディジタル乗算器２７８により発生される。加算器２７６のループ連結及びクロックされた１−サンプル遅延素子２７７で形成された循環遅延ラインメモリに貯蔵された増分の大きさを減少させるこの低価の第１サマンド入力信号は、加算器２７６からの加算出力信号を減少させる。この少なくなった増分は、クロックされた１−サンプル遅延素子２７７により１サンプル遅延の以後に加算器２７５の第２サマンド入力に入力され、続いて加算器２７３の第２サマンド入力に入力される。この減少した増分は、加算器２７３及び加算器２７３の加算出力信号をその第１サマンド入力信号に帰還させる単一サンプル遅延素子２７７によるアドレス累算速度を減少させる。加算器２７３の加算出力からのＲＯＭアドレスは、そのようなＲＯＭアドレスをランプアップするサイクルをリスタートするために、オーバーフローが発生するときまで値を連続してランプアップするようになり、ランプアップは、ＡＦＰＣ信号のまた他の非ゼロ値が再びアドレス累算速度を変更するときまで減少した累算速度で発生する。
【００３３】
次の観点から図２の回路とは区別される図３は、ＶＳＢ信号を本発明のまた他の実施例に従うベースバンドにシンクロダインするためのディジタル回路を示す。搬送波帯域フィルタ５２及び５３は、フィルタ５６の入力信号としてＡＤＣ２２からディジタル化された最終ＩＦ信号を受信し、ＡＤＣ２２からフィルタ５６の応答に対するディジタル化された搬送波を選択する単一搬送波狭帯域フィルタ５６のために除去される。フィルタ５６の応答は、入力信号としてフィルタ５６の応答と回旋のためのＨ１（ｚ）システム関数を提供するために、Ｃ．Ｍ．Ｒａｄｅｒにより記述された類型のＦＩＲディジタルフィルタ５７に入力される。フィルタ５６の応答も入力信号としてフィルタ５６の応答と回旋のためのＨ２（ｚ）システム関数を提供するために、Ｃ．Ｍ．Ｒａｄｅｒにより記述された類型のＦＩＲディジタルフィルタ５８に入力される。直角位相同期検出器２５０への接続は、ディジタル乗算器２５１及び２５２が搬送波帯域フィルタ５２及び５３の応答よりはディジタルフィルタ５７及び５８の応答を乗算するように変更する。
【００３４】
ディジタル遅延ライン５９により入力されたＡＤＣ２２からのディジタル化されたＩＦ信号に遅延した応答は、入力信号としてディジタルフィルタ５０及び５１に入力される。ディジタルフィルタ５０及び５１の応答は、直接的にディジタル乗算器２３１及びディジタル乗算器２３２にそれらそれぞれの被乗数信号として入力される。ディジタル遅延ライン５９は、二つのフィルタ５１及び５２の応答で搬送波帯域フィルタ５６の待機時間に対する補償遅延を提供する。フィルタ５０及び５１に先立って縦続接続された単一遅延ライン５９は、フィルタ５０及び５１の以後にそれぞれ縦続接続された二本の遅延ライン５４及び５５が図２で提供することと同一な応答を提供する。
【００３５】
図４は、ＶＳＢ信号を次のような観点から図２と区別される本発明のまた他の実施例に従うベースバンドにシンクロダインするためのまた他のディジタル回路を示す。搬送波帯域フィルタ５２及び５３は、それぞれのワイヤード接続に置き替えられる。図２において、搬送波帯域フィルタ５２及び５３の待機時間に相応するそれぞれの補償遅延を提供するディジタル遅延ライン５４及び５５は、それぞれワイヤード接続に置き替えられる。直角位相同期検出器２５０は、搬送波がゼロ乃至はゼロに近い周波数でヘテロダインされることにより、ＡＦＰＣ信号が低域ディジタルフィルタ５８を利用した加算器２５３の加算出力信号として選択される比較的広帯域で動作される。低域フィルタ５３は、連続的な類似している記号群と結合された周波数が除去されるように、記号周波数より数倍低いカットオフ周波数を有するように選択される。送信機に記号コーディング以前の初期段階としてデータの無作為抽出は発生可能な連続的な類似記号の数を制限し、ＡＦＰＣ信号を復旧するための直角位相同期検出の以後に低域フィルタリングを容易にする。データの無作為抽出は、図２乃至図３に従うＡＦＰＣ信号を復旧するための直角位相同期検出の以前に帯域フィルタリングを容易にする。
【００３６】
図２、図３及び図４に示されたＤＣＯ２７の簡単な変形は、２−入力加算器２７３及び２７５を単一な３−入力加算器に置き替えたＤＣＯである。サイン及びコサイン関数において対称にある多いトリックは、サインΦ及びコサインΦのテーブルルックアップに必要なＲＯＭの量を減少させるためのもので、専門的なディジタルデザイナーに知られており、ＤＣＯ２７は、そのような減少したＲＯＭデザインを利用するように変形することができる。サインΦ及びコサインΦ信号がＲＯＭから読出されることではなく、むしろ、ｓｉｎ（Ａ＋Ｂ）＝ｓｉｎＡｃｏｓＢ＋ｃｏｓＡｓｉｎＢ及びｃｏｓ（Ａ＋Ｂ）＝ｃｏｓＡｃｏｓＢ−ｓｉｎＡｓｉｎＢの三角式に従って並列に累算する配列は、本発明のまた他の実施例に従うＤＣＯ２７の変形に利用され得るまた他のＤＣＯ配列である。
【００３７】
図５は、ＶＳＢ信号を図２及び図３に示されたベースバンドにシンクロダインするためのディジタル回路の変形を示し、このような変形は、またｓｉｎ（Φ−α）ルックアップテーブルを貯蔵する読出専用メモリ２７０１及びｃｏｓ（Φ−α）ルックアップテーブルを貯蔵する読出専用メモリ２７０２を含むという点で、ＤＣＯ２７と区別されるＤＣＯ２７０を利用する。ディジタル乗算器２５２は、ＲＯＭ２７１からであるよりはＲＯＭ２７０１から乗算器の乗数信号を受信し、ディジタル乗算器２５１は、ＲＯＭ２７２からであるよりはＲＯＭ２７０２から乗算器の乗数信号を受信する。ＡＤＣ２２からディジタル化された最終ＩＦ信号は、実質的な遅延ワイヤード接続をわたって入力信号としてフィルタ５０に入力され、フィルタ５０の応答は、実質的な遅延なくワイヤード接続をわたって乗算器の被乗数入力信号としてディジタル乗算器２３１に入力される。ＡＤＣ２２からのディジタル化された最終ＩＦ信号は、実質的な遅延なくワイヤード接続をわたって入力信号としてフィルタ５１に入力され、フィルタ５１の応答は、実質的な遅延なくワイヤード接続をわたって乗算器の被乗数入力信号としてディジタル乗算器２３２に入力される。αが９０°である特別な場合において、ＲＯＭｓ２７０１及び２７０２は、ｃｏｓ（Φ−α）及びｓｉｎ（Φ−α）値がそれぞれＲＯＭ２７１から読出されたサインΦの値及びＲＯＭ２７２から読出されたｃｏｓΦの負の値であるから必要でない。
【００３８】
ディジタル信号を示す記号コードを含むＶＳＢ信号を受信するために特別に前述された無線受信機は、複合同期検出される最終中間周波数信号として第３中間周波数信号をデベロープするために三重変換チューナー１を利用するが、本発明の全般的な観点に従って、二重変換チューナー及び前記特性を有する帯域位相トラッカーを利用する受信機が実施される。もっぱら二重変換チューナーを使用する無線受信機が可能であり、チューナー内の第２中間周波数信号は最終中間周波数信号であり、三重変換チューナー１の最終中間周波数信号と同一な周波数範囲にある。選択されたＨＤＴＶチャンネルは直接的に３０−４５ＭＨｚ範囲に変換し、伴われる第１中間周波数信号を１−８ＭＨｚ範囲における最終中間周波数に変換する二重変換構造を構成することが可能である。多い制御利得中間周波数増幅器の段階が要求されることにより６０−９０ｄＢのＡＧＣ範囲がチューナーに必要である。制御利得の広帯域範囲に対して位相線形性（ｌｉｎｅａｒｉｔｙ）を維持することは、１−８ＭＨｚの範囲より高い周波数でさらに容易である。従って、最終ＩＦ信号が１−８ＭＨｚの範囲で選択されるとき、最終ミキサーの以前にＩＦ増幅器が必要な６０−９０ｄＢのＡＧＣ範囲を提供することが望ましい。二つの周波数に制御利得を提供することにより、単一周波数帯域で作動する高利得増幅器から発生する不必要な再生効果を避けるようになる。ＳＡＷフィルタリングに必要な高度の位相線形性は、３０−４０ＭＨｚの範囲より高い中間周波数でさらに容易である。従って、三重変換チューナーが一般的に望ましい。
【００３９】
図６は、複合信号フィルタの細部概略図である。図６に示すフィルタは、Ｃ．Ｍ．Ｒａｄｅｒにより記述されたようなヤコビアンだ円関数に基にして設計され、ディジタル化された帯域信号に対する位相応答において、常数π／２差を示す一対の全域ディジタルフィルタ１１０及び１２０を含む。図２，図３，図４乃至図５に示したフィルタ５０及び５１はフィルタ１１０及び１２０のように構成され得る。図３に示したフィルタ５７及び５８はフィルタ１１０及び１２０のように構成され得る。オーバーサンプルされた実数サンプルが記号同調器３内に平均方形誤差傾斜検出フィルタ９０の適合な機能を提供する。従って、発明者は、ＶＳＢ信号をシンクロダインするためのディジタル回路において遅延回路網回路にまた他のリダクションを提供するために、副サンプリングを利用するＲａｄｅｒにより記述された全域フィルタを利用することを選考しない。また、オーバーサンプルされた虚数サンプルは、ＤＣＯ２７乃至２７０の位相ロック（ｌｏｃｋ）をより容易にする。
【００４０】
十進法上ａ２＝０．５８４６８３２を示すシステム関数Ｈ１（ｚ）＝ｚ−１（ｚ−２−ａ２）／（１−ａ２ｚ−２）を提供するフィルタ１１０の構造は、図６に示す。ＡＤＣからのサンプルはノード１１９に入力するためのクロックされた遅延素子１１８で１ＡＤＣサンプルクロック持続時間だけ遅延する。ディジタル加算器１１３に加算器の第１サマンド入力信号として入力されるように、ノード１１９での信号は、縦続接続されたクロックされた遅延素子１１１及び１１２で２ＡＤＣサンプルクロック持続時間だけまた遅延する。加算器１１３の加算出力信号は、フィルタ１１０からの実数応答を提供する。減算器の減数入力信号としてノード１１９での信号を受信するディジタル減算器１１６に被減数入力信号として入力されるように、加算器１１３の加算出力信号は、縦続接続されたクロックされた遅延素子１１４及び１１５で２ＡＤＣサンプルクロック持続時間だけまた遅延する。ディジタル加算器１１６からの結果的に相異な出力信号は、乗数入力信号として２進法を利用してａ２被乗数信号を乗算するためのディジタル乗算器１１７に入力される。結果的な積出力信号は、加算器の第２サマンド信号としてディジタル加算器１１３に入力される。
【００４１】
十進法上ｂ２＝０．１３８０２５０を示すシステム関数Ｈ２（ｚ）＝−（ｚ−２−ｂ２）／（１−ｂ２ｚ−２）を提供するフィルタ１２０の構造は、図６に示す。ディジタル加算器１２３に加算器の第１サマンド信号として入力されるように、ＡＤＣ２２からのサンプルは、縦続接続されたクロックされた遅延素子１２１及び１２２で２ＡＤＣサンプルクロック持続時間だけ遅延する。加算器１２３の加算出力信号は、フィルタ１２０からの虚数応答を提供する。加算器の第２サマンド信号としてディジタル加算器１２６に入力されるように、加算器１２３の加算出力信号は、縦続接続されたクロックされた遅延素子１２４及び１２５で２ＡＤＣサンプルクロック持続時間だけまた遅延する。ディジタル加算器１２６からの結果的な加算出力信号は、乗数入力信号として２進法を利用してｂ２被乗数信号を乗算するためのディジタル乗算器１２７に入力される。結果的な積出力信号は、加算器の第２サマンド信号としてディジタル加算器１２３に入力される。
【００４２】
図７は、図６に示した複合信号フィルタを次のように変形して作られた複合信号フィルタを示す。クロックされた遅延素子１１８の位置は、ＡＤＣ２２のディジタル出力信号を遅延するよりは加算器１１３の加算出力信号を遅延するように移動され、ＡＤＣ２２のディジタル出力信号は遅延なくノード１１９に入力されることにより、実数応答が移動された同一な位置のクロックされた遅延素子１１８の出力ポートに入力される。移動された同一な位置クロック遅延素子１１１の出力ポートに入力された実数応答は、クロック遅延素子１１４の出力ポートに入力された応答と同一である。従って、実数応答は、移動された同一な位置クロック遅延素子１１１の出力ポートではなくクロックされた遅延素子１１４の出力ポートから入力され、それ以上必要でない移動された同一な位置クロック遅延素子１１１は除去される。
【００４３】
図８は、次のように図７に示した複合信号フィルタが変形して作られた複合信号フィルタを示す。加算器１１３に対する第１サマンド信号は縦続接続された遅延素子１１１及び１１２からではなく、縦続接続されたクロック遅延素子１２１及び１２２から入力される。それ以上必要でない縦続接続されたクロック遅延素子１１１及び１１２は除去される。図８に示す複合信号フィルタは重複したクロック遅延素子が除去される点で、図６及び図７の複合フィルタより望ましい。
【００４４】
図９は、増幅器のそれぞれの利得を制御するように、図１に示したＶＳＢ信号受信機の第１ＩＦ増幅器１４及び第２ＩＦ増幅器１９に利得制御信号を入力するＡＧＣ遅延回路網４２に自動利得制御（ＡＧＣ）信号を入力するための配列を示す。第１ＩＦ増幅器１４，第２ＩＦ増幅器１９及びＡＧＣ遅延回路網４２の連合動作は、先行技術の実例に従うものである。特別な長所は、ＡＧＣ入力信号がＡＧＣ遅延回路網４２に入力されるように発生する点である。ＡＧＣ信号をＡＧＣ遅延回路網４２に入力するための図９の配列は、また他の同相同期検出器４３０を含む。検出器４３０は、ディジタル乗算器２５１が搬送波のコサインで乗算した信号を搬送波のサインで乗算するためのディジタル乗算器４３１と、ディジタル乗算器２５２が搬送波のサインで乗算した信号を搬送波のコサインで乗算するためのディジタル乗算器４３２と、ディジタル乗算器４３１及び４３２から積信号を合算するためのディジタル加算器４３３とから構成される。同相同期検出器４３０のディジタル出力信号は、ディジタル−アナログ変換器（ＤＡＣ）４４によりアナログ信号に変換され、ＤＡＣ４４のアナログ出力信号は、ＡＧＣ遅延回路網４２に入力されたＡＧＣ入力信号を発生するための低域フィルタ４５により低域フィルタリングされる。ＡＧＣ遅延回路網４２はＡＧＣ入力信号に対するＡＧＣ信号増幅器を含むが、慎重に設計されると、そのようなＡＧＣ信号増幅器は不要になることができる。
【００４５】
図１０は、図１に示したＶＳＢ信号受信機に含まれたＡＧＣ遅延回路網４２にＡＧＣ信号を入力するためのまた他の配列を示す。ＤＡＣ４４は図２，図３，図４または図５の同相同期検出器２３０の応答を入力される。
【００４６】
図１１は、低域フィルタ４５の応答がＶＳＢ  ＨＤＴＶ信号に対する付加的な受信機回路に利用されるもの以外に、ＮＴＳＣ  ＴＶ信号のために付加的な受信機回路の入力信号として乃至は複合振幅変調（ＱＡＭ）搬送波上にＨＤＴＶ信号に対する付加的な受信機回路の入力信号として、乃至はこのような二つの類型の付加的な受信機回路の入力信号として、第２ＩＦ増幅器の応答を利用するＴＶ受信機内のＡＧＣ遅延回路網４２に入力される変形を示す。低域フィルタ４５の応答は、少なくとも一つの入力信号を受信するアナログＯＲ回路４６の第１入力４７に入力される。アナログＯＲ回路４６の第２入力４８は、ＮＴＳＣ  ＴＶ信号に対する付加的な受信機回路乃至は複合振幅変調（ＱＡＭ）搬送波上にＨＤＴＶ信号に対する付加的な受信機回路中の一つからＡＧＣ入力信号を入力されることができる。また、アナログＯＲ回路の第２入力４８及び第３入力４９は、ＮＴＳＣ  ＴＶ信号に対する付加的な受信機回路及び複合振幅変調（ＱＡＭ）搬送波上にＨＤＴＶ信号に対する付加的な受信機回路中の一つからそれぞれのＡＧＣ入力信号を入力されることができる。第１ＩＦ増幅器１４及び第２ＩＦ増幅器１９の利得においてなんの減少も発生しなく、アナログＯＲ回路の不必要な入力が返還される基準ポテンシャルとして言及されるＯＲ回路４６に入力されたＡＧＣ入力信号中の選択された一つとしてＡＧＣ遅延回路網４２に入力された選択されたアナログＯＲ回路４６の応答は、ＯＲ回路に入力されたＡＧＣ入力信号中に一番大きい信号に対する応答として認められる。また、第１ＩＦ増幅器１４及び第２ＩＦ増幅器１９の利得において、減少が発生するためにＡＧＣ遅延回路網４２に入力された選択されたＡＧＣ入力信号の基準ポテンシャルからの退去は実際値でなければならない。
【００４７】
臨界検出器４は、臨界値以上にＩＦ増幅器１４及び１９の利得を減少させるために基準ポテンシャルから始める低域フィルタ４５の応答に応答し、チューナー１により選択されたＶＳＢ搬送波上に伝送されたＴＶプログラムを再生するようにＴＶ受信機が作動できる信号を発生するために、その臨界値は、利得が実際に減少するところでの実際値よりかなり小さい。
【００４８】
本願明細書に記述されたディジタルＶＳＢ検出回路は、複合振幅変調（ＱＡＭ）搬送波上のＨＤＴＶ信号を受信できるように設計されたＴＶ受信機に利用される。ディジタルＶＳＢ検出回路のＤＣＯ及び全域同相同期検出器の部分はディジタルＱＡＭ検出回路に含まれることができるので、複合振幅変調（ＱＡＭ）搬送波を検出するための付加的な受信機回路に対する必要性は減少する。
【図面の簡単な説明】
【図１】本発明に従うベースバンドに記号をシンクロダインするためのディジタル回路を利用し、通常な類型の受信機であるパイロット搬送波成分を有するＶＳＢ信号に対する受信機の概略図である。
【図２】本発明の多様な実施例に従う図１に示したＶＳＢ受信機で進行するベースバンドに記号をシンクロダインするためのディジタル回路の概略図である。
【図３】図２のディジタル回路の他の例の概略図である。
【図４】図２のディジタル回路の他の例の概略図である。
【図５】図２のディジタル回路の更に他の例の概略図である。
【図６】図２，図３，図４乃至図５に示した同期検出回路で利用され得るヤコビアンだ円関数に基として設計され、ディジタル化された帯域信号に対する位相応答において、常数π／２の差異を示す一対の全域ディジタルフィルタの細部概略図である。
【図７】重複遅延を除去するために、図６のフィルタ回路を変形したフィルタ回路を示す概略図である。
【図８】図７のフィルタ回路の他の例の概略図である。
【図９】図２，図３，図４乃至図５に従うＶＳＢ信号をベースバンドにシンクロダインするためのディジタル回路を利用するように設計された図１に示したＶＳＢ信号受信機に対する自動利得制御（ＡＧＣ）配列の概略図である。
【図１０】図２，図３，図４乃至図５に従うＶＳＢ信号をベースバンドにシンクロダインするためのディジタル回路を利用するように設計された図１に示したＶＳＢ信号受信機に対するまた他のＡＧＣ配列の概略図である。
【図１１】ディジタル情報を記号形式で符号化するＶＳＢ信号を利用する類型に加え、少なくとも一つ以上の他の類型のＴＶ信号を受信するに適合なＴＶ受信機において、図８乃至図９に示したＡＧＣ配列中の一つに従って変形した配列の概略図である。
【符号の説明】
１    複数変換チューナー
２    ディジタル回路
３    記号同調回路
６    放送受信アンテナ
５    ＶＳＢ信号受信機
７    キネスコープ
８    電圧制御発振器
８    左側拡声器
９    右側拡声器
１０    チャンネルセレクター
１１    周波数合成器
１２    第１ミキサー
１３    ＬＣフィルタ
１５    第１弾性表面波（ＳＡＷ）フィルタ
１４    第１中間周波数増幅器
１６    第２局部発振器
１７    第２ミキサー
１８    第２弾性表面波（ＳＡＷ）フィルタ
１９    第２中間周波数増幅器
２０    第３ミキサー２０
２１    第３局部発振器
２２    アナログ−ディジタル変換器（ＡＤＣ）
２３    検出器
２８    遅延ライン
２９    ２−入力ディジタル加算器
３０    ＮＴＳＣ除去フィルタ
３１    等化器
３２    トレリスデコーダ
３４    リード−ソロモンデコーダ
３６    パケット分類器
３５    データデランダマイザー
３７    ディジタル音響デコーダ
３８    複数チャンネル音声増幅器
３９    ＭＰＥＧデコーダ
４０    キネスコープ偏向回路
４１    キネスコープ駆動増幅器
５０、５１、５７、５８  ＲＡＤＥＲディジタルフィルタ
８０    電圧制御発振器
８１    リミッタ
８４    量子化器
８５    ディジタル加算器／減算器
８６    ディジタル乗算器
８７    累算器
８８    ディジタル−アナログ−変換器
８９    狭帯域低域フィルタ
９０    平均２乗誤差傾斜フィルタ
【図１】
0003613520.tif 000002
【図２】
0003613520.tif 000003
【図３】
0003613520.tif 000004
【図４】
0003613520.tif 000005
【図５】
0003613520.tif 000006
【図６】
0003613520.tif 000007
【図７】
0003613520.tif 000008
【図８】
0003613520.tif 000009
【図９】
0003613520.tif 000010
【図１０】
0003613520.tif 000011
【図１１】
0003613520.tif 000012