(57)【特許請求の範囲】
【請求項１】
インバータ主回路を構成する４個のスイッチング素子と、
この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、
このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、
三角波の搬送波を発生する搬送波発生手段と、
前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段とを備えた単相インバータにおいて、
前記パルスパターン決定手段は、前記第１の電圧指令と前記搬送波とが交差する最初の点及び前記第２の電圧指令と前記搬送波とが交差する最初の点までの間において、前記第１及び第２の電圧指令をそれぞれパルスパターンが発生しない値に設定し、かつ前記パルスオンオフ指令がオフからオンに切り替わったとき第１パルスのパルス幅が所定値になるように調整すると共に、第２パルス以降は前記第１及び第２の電圧指令を本来の値に維持する手段
を具備することを特徴とする単相インバータ。
【請求項２】
インバータ主回路を構成する４個のスイッチング素子と、
この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、
このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、
三角波の搬送波を発生する搬送波発生手段と、
前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段とを備えた単相インバータにおいて、
前記パルスパターン決定手段は、前記２組のパルスパターンのうちどちらか一方の立ち上がりでのみ前記パルスオンオフ指令の入力を受け付けるように制御する手段
を具備することを特徴とする単相インバータ。
【請求項３】
インバータ主回路を構成する４個のスイッチング素子と、
この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、
このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、
三角波の搬送波を発生する搬送波発生手段と、
前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段とを備えた単相インバータにおいて、
前記搬送波発生手段は、前記パルスオンオフ指令がオフの状態では搬送波を出力せず、オンの状態になった時に搬送波を出力するように制御する手段
を具備することを特徴とする単相インバータ。
【請求項４】
インバータ主回路を構成する４個のスイッチング素子と、
この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、
このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、
三角波の搬送波を発生する搬送波発生手段と、
前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段とを備えた単相インバータにおいて、
前記搬送波発生手段は、第１パルスの出力時では所定のパルス幅が出力されるよう搬送波の周波数を下げて出力し、第１パルスが出力された後は元の周波数に戻すように制御する手段
を具備したことを特徴とする単相インバータ。
【請求項５】
インバータ主回路を構成する４個のスイッチング素子と、
この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、
このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、
三角波の搬送波を発生する搬送波発生手段と、
前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段と、
このパルスパターン決定手段の出力における第１パルスのみをマスクし、かつ第２パルス以降はそのまま出力する第１パルスマスク回路と
を具備することを特徴とする単相インバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、三角波比較ＰＷＭ制御方式の単相インバータに関し、特に、いわゆるゲートパルス欠けを防止できるようにした単相インバータに関する。
【０００２】
【従来の技術】
この種の単相インバータの従来の一例を、図８を参照して説明する。
【０００３】
図８に示すように、単相インバータは、電源１００と負荷１１０との間に接続されたインバータ主回路１と、該インバータ主回路１に接続された三角波比較ＰＷＭ制御系とからなる。
【０００４】
インバータ主回路１は、IＧＢＴ等のスイッチング素子１Ａ〜１Ｄからなり、これらはＵ相〜Ｙ相のスイッチング素子となる。また、三角波比較ＰＷＭ制御系は、スイッチング素子１Ａ〜１Ｄをオンオフするためのパルスを発生するパルス発生装置２を有する。このパルス発生装置２は、パルスパターン決定部３を介して所定のパルスパターンの発生が許可される。パルスパターン決定部３は、パルスオンオフ指令Ｐｓを発生するパルスオンオフ指令部４、三角波である搬送波Ｖｃを発生する搬送波発生部５及びパルス発生装置２により発生するパルスの幅を制御するための２つの独立した直流の電圧指令Ｖt1,Ｖt2を発生する電圧指令発生部６に接続されている。
【０００５】
図９は、パルスパターン決定部３の動作を示すものであり、このパルスパターン決定部３は、電圧指令Ｖt1，Ｖt2と搬送波Ｖcとの大小比較及びパルスオンオフ指令Ｐｓの状態に基づき、スイッチング素子Ｕ〜Ｙのオンオフを決定する。この場合、パルスパターンはＵ，Ｙ相及びＶ，Ｘ相を１組として示している。
【０００６】
図８において、Ｕ，Ｙ相のパルスパターンは、電圧指令Ｖt1と搬送波Ｖcの大小関係がＶt1＞Ｖc 、またＶ，Ｘ相のパルスパターンは電圧指令Ｖt2＜Ｖc のとき発生する。また、パルスオンオフ指令Ｐｓがオンのときのみパルス発生装置２よりパルスが出力される。
【０００７】
【発明が解決しようとする課題】
図８において、パルスオンオフ指令Ｐｓは任意のタイミングで入力されるため、タイミングによっては、Ｕ，Ｙ相又はＶ，Ｙ相のどちらかの組の第１パルスが所定の幅で出力されず、インバータ起動時における問題の一つとして挙げられている。
【０００８】
本発明の目的は、パルスオンオフ指令Ｐｓがどのようなタイミングで入力されても、パルス発生装置より発生するすべてのパルスが所定のパルス幅で出力されるようにした単相インバータを提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために請求項１に係る発明は、インバータ主回路を構成する４個のスイッチング素子と、この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、三角波の搬送波を発生する搬送波発生手段と、前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段とを備えた単相インバータにおいて、前記パルスパターン決定手段は、前記第１の電圧指令と前記搬送波とが交差する最初の点及び前記第２の電圧指令と前記搬送波とが交差する最初の点までの間において、前記第１及び第２の電圧指令をそれぞれパルスパターンが発生しない値に設定し、かつ前記パルスオンオフ指令がオフからオンに切り替わったとき第１パルスのパルス幅が所定値になるように調整すると共に、第２パルス以降は前記第１及び第２の電圧指令を本来の値に維持する手段を具備することを特徴とする。
【００１０】
上記課題を解決するために請求項２に係る発明は、インバータ主回路を構成する４個のスイッチング素子と、この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、三角波の搬送波を発生する搬送波発生手段と、  前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段とを備えた単相インバータにおいて、前記パルスパターン決定手段は、前記２組のパルスパターンのうちどちらか一方の立ち上がりでのみ前記パルスオンオフ指令の入力を受け付けるように制御する手段を具備することを特徴とする。
【００１１】
上記課題を解決するために請求項３に係る発明は、インバータ主回路を構成する４個のスイッチング素子と、この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、三角波の搬送波を発生する搬送波発生手段と、前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段とを備えた単相インバータにおいて、
前記搬送波発生手段は、前記パルスオンオフ指令がオフの状態では搬送波を出力せず、オンの状態になった時に搬送波を出力するように制御する手段を具備することを特徴とする。
【００１２】
上記課題を解決するために請求項４に係る発明は、インバータ主回路を構成する４個のスイッチング素子と、この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、三角波の搬送波を発生する搬送波発生手段と、前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段とを備えた単相インバータにおいて、前記搬送波発生手段は、第１パルスの出力時では所定のパルス幅が出力されるよう搬送波の周波数を下げて出力し、第１パルスが出力された後は元の周波数に戻すように制御する手段を具備したことを特徴とする。
【００１３】
上記課題を解決するために請求項５に係る発明は、インバータ主回路を構成する４個のスイッチング素子と、この各スイッチング素子をオンオフするためのパルスを発生するパルス発生装置と、このパルス発生装置により発生するパルスの幅を制御するための２つの独立した第１及び第２の直流電圧指令を発生する電圧指令発生手段と、三角波の搬送波を発生する搬送波発生手段と、前記第１及び第２の電圧指令と前記搬送波との各々の大小比較により２組のパルスパターンを決定し且つパルスオンオフ指令がオンのとき前記各パルスパターンの発生を許可するパルスパターン決定手段と、このパルスパターン決定手段の出力における第１パルスのみをマスクし、かつ第２パルス以降はそのまま出力する第１パルスマスク回路とを具備することを特徴とする。
【００１４】
請求項１に記載の発明によれば、前記パルスパターン決定手段のパルスオンオフ指令がオフの状態では電圧指令はパルスパターンを発生しないように設定されており、オンの状態になった時、それぞれの電圧指令を所定の幅のパルスが出力される値に設定することで、所定の幅のパルスを出力することができる。
【００１５】
請求項２に記載の発明によれば、前記パルスパターン決定手段の２つの独立した電圧指令と搬送波の大小比較により決定されるパルスパターンのうちどちらか一方の立ち上がりでのみパルスオンオフ指令の入力を受け付けることで、所定の幅のパルスを出力することができる。
【００１６】
請求項３に記載の発明によれば、パルスオンオフ指令がオフの状態では搬送波を出力せず、オンの状態になった時、搬送波を出力することで所定の幅のパルスを出力することができる。
【００１７】
請求項４に記載の発明によれば、第１パルスの出力時では所定のパルス幅が出力されるよう搬送波の周波数を下げて出力し、第１パルスが出力された後は元の周波数に戻すことで所定の幅のパルスを出力することができる。
【００１８】
請求項５に記載の発明においては、前記パルスパターン決定手段の出力に第１パルスのみをマスクする回路を付することで、所定の幅のパルスを出力することができる。
【００１９】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照し説明する。
【００２０】
図１は本実施形態の構成を示す図であり、従来例である図７と同一部分には同一符号を付し、その説明は省略するものである。
【００２１】
第１の実施形態では、図７に示す従来例と異なるパルスパターン決定部３０を有する。このパルスパターン決定部３０は、図２のステップＳ１〜Ｓ５に示すように、パルスオンオフ指令Ｐｓがオフの時は電圧指令Ｖt1，Ｖt2を、パルスパターンが出力されない値‐Ｖp，＋Ｖpに設定して、パルスオンオフ指令Ｐｓがオフからオンに切り替わったとき、区間Ａ，Ｂにて第１パルスのパルス幅が所定値Ｗ1，Ｗ２になるように調整するものであり、第２パルス以降は、本来の電圧指令Ｖt1，Ｖt2を維持する。
【００２２】
本実施形態の動作を図３を参照して説明する。パルスオンオフ指令部４からパルスオンオフ指令Ｐｓ、搬送波発生部５から三角波である搬送波Ｖｃ、電圧指令発生部６から直流の電圧指令Ｖt1,Ｖt2がパルスパターン決定部３０に与えられる。このとき、パルスオンオフ指令Ｐｓがオフの時は電圧指令Ｖt1，Ｖt2を、パルスパターンが出力されない値Ｖp，‐Ｖpに設定し、パルスパターンがオンになった時、まず電圧指令Ｖt1をパルスパターンが出力されない区間Ａで所定のパルス幅Ｗ1 が出力される当初の値に戻し、次に電圧指令Ｖt2をパルスパターンが出力されない区間Ｂで所定のパルス幅Ｗ2 が出力される値に戻すようにする。
【００２３】
このように本実施形態にあってパルスパターン決定部３０は、電圧指令発生部６からの電圧指令Ｖt1,Ｖt2の値をパルスオンオフ指令Ｐｓのオフ及びオフの期間に応じて調整することにより、パルス発生装置２より各相のスイッチング素子１Ａ〜１Ｄに与える第１パルスを、所定の幅Ｗ１，Ｗ2とすることが可能となる。
【００２４】
よって、本実施形態によれば、パルスオンオフ指令Ｐｓがどのようなタイミングで入力されても、スイッチング素子１Ａ〜１Ｄに対する第１パルスは、所定の幅Ｗ１，Ｗ2とすることができる。
【００２５】
次に図４を参照して本発明の第２の実施形態を説明する。電圧指令発生部６は、従来と同様に所定のパルス幅Ｗ1 及びＷ2 が出力される電圧指令Ｖt1及びＶt2に設定されているものとする。そして、本実施形態のパルスパターン決定部３０では、パルスオンオフ指令部４からパルスオンオフ指令Ｐｓが与られたとき、パルスパターンの立ち上がりＣ又はＤのタイミングでのみパルスオンオフ指令Ｐｓのオフからオンへの立ち上がりを受け付けるようにする。
【００２６】
このように本実施形態にあってパルスパターン決定部３０は、パルスオンオフ指令Ｐｓのオフからオンへの立ち上がりの受け付けを調整する。これにより、各相のスイッチング素子１Ａ〜１Ｄへの第１パルスを所定の幅Ｗ１，Ｗ2とすることが可能となる。
【００２７】
よって、本実施形態によれば、パルスオンオフ指令Ｐｓがどのようなタイミングで入力されても、スイッチング素子１Ａ〜１Ｄに対する第１パルスは、所定の幅Ｗ１，Ｗ2とすることができる。
【００２８】
次に図５を参照して本発明の第３の実施形態を説明する。本実施形態で、電圧指令発生部６は、従来と同様に所定のパルス幅Ｗ1 及びＷ2 が出力される電圧指令Ｖt1及びＶt2に設定されているものとする。また、搬送波発生部５は、パルスオンオフ指令Ｐｓがオフの間、搬送波Ｖｃを出力せず、パルスオンオフ指令Ｐｓがオンになった時より搬送波Ｖｃを出力するものとなっている。
【００２９】
このように本実施形態にあって搬送波発生部５は、搬送波Ｖｃの出力タイミングを調整することにより、各相のスイッチング素子１Ａ〜１Ｄへの第１パルスを所定の幅Ｗ１，Ｗ2とすることが可能となる。
【００３０】
よって、本実施形態によれば、パルスオンオフ指令Ｐｓがどのようなタイミングで入力されても、スイッチング素子１Ａ〜１Ｄに対する第１パルスは、所定の幅Ｗ１，Ｗ2とすることができる。
【００３１】
次に図６を参照して本発明の第４の実施形態を説明する。本実施形態で、電圧指令発生部６は、従来と同様に所定のパルス幅Ｗ1 及びＷ2 が出力される電圧指令Ｖt1及びＶt2に設定されているものとする。また、搬送波発生部５は、パルスオンオフ指令Ｐｓが入力された時点より所定のパルス幅が出力されるまでの区間Ｅの間、搬送波Ｖｃの周波数を下げて出力し、区間Ｅ以降は元の周波数に戻す。
【００３２】
このように本実施形態にあって搬送波発生部５は、搬送波Ｖｃの周波数を調整することにより、各相のスイッチング素子１Ａ〜１Ｄへの第１パルスを所定の幅Ｗ１，Ｗ2とすることが可能となる。
【００３３】
よって、本実施形態によれば、パルスオンオフ指令Ｐｓがどのようなタイミングで入力されても、スイッチング素子１Ａ〜１Ｄに対する第１パルスは、所定の幅Ｗ１，Ｗ2とすることができる。
【００３４】
次に図７を参照して本発明の第５の実施形態を説明する。
【００３５】
本実施形態は、従来例である図８のパルス発生装置２とパルスパターン決定部３との間に、第１パルスマスク回路７を設けている。この第１パルスマスク回路７は、パルスパターン決定部３の出力パルスのうち第１パルスのみをマスクし、第２パルス以降はそのまま出力する。
【００３６】
このように本実施形態にあって第１パルスマスク回路７は、パルスパターン決定部３の出力パルスのうち第１パルスのみをマスクし、第２パルス以降はそのまま出力することにより、各相のスイッチング素子１Ａ〜１Ｄへ与られるパルスを所定の幅Ｗ１，Ｗ2とすることが可能となる。
【００３７】
よって、本実施形態によれば、パルスオンオフ指令Ｐｓがどのようなタイミングで入力されても、スイッチング素子１Ａ〜１Ｄに対するパルスは、所定の幅Ｗ１，Ｗ2とすることができる。
【００３８】
【発明の効果】
以上詳述したように本発明によれば、パルスオンオフ指令がどのようなタイミングで入力されても所定の幅のパルスを出力することが可能な単相インバータを提供できるものである。
【図面の簡単な説明】
【図１】本発明に係る単相インバータの第１の実施形態を示すブロック図。
【図２】同実施形態におけるパルスパターン決定部の動作を示す流れ図。
【図３】同実施形態における動作を説明するための波形図。
【図４】本発明の第２の実施形態における動作を説明するための波形図。
【図５】本発明の第３の実施形態における動作を説明するための波形図。
【図６】本発明の第４の実施形態における動作を説明するための波形図。
【図７】本発明に係る単相インバータの第５の実施形態を示すブロック図。
【図８】従来の単相インバータの一例を示すブロック図。
【図９】同従来例におけるパルスパターン決定部の動作を示す波形図。
【符号の説明】
１…インバータ主回路、１Ａ〜１Ｄ…スイッチング素子、２…パルス発生装置、３０…パルスパターン決定部、４…パルスオンオフ指令部、５…搬送波発生部、６…電圧指令発生部、７…第１パルスマスク回路。
【図１】
0003646041.tif 000002
【図２】
0003646041.tif 000003
【図３】
0003646041.tif 000004
【図４】
0003646041.tif 000005
【図５】
0003646041.tif 000006
【図６】
0003646041.tif 000007
【図７】
0003646041.tif 000008
【図８】
0003646041.tif 000009
【図９】
0003646041.tif 000010