(57)【特許請求の範囲】
【請求項１】
（ａ＋ｂ）（ａ、ｂは正の整数）ビットの階調データに基づいて、信号電極を駆動する表示駆動回路であって、
駆動期間の初めの所与の期間において、信号電極と電気的に接続される出力電極を、所与のプリチャージ電圧に設定するプリチャージ回路と、
前記プリチャージ電圧に設定された前記出力電極を、前記階調データに基づく基準電圧に設定する電圧選択回路と、
前記階調データを用いて、前記基準電圧に設定された前記出力電極の電圧を調整する駆動電圧調整回路と、
を含み、
前記駆動電圧調整回路は、
ガンマ補正電圧が供給される信号線にそのソース端子が接続され、前記出力電極にそのドレイン端子が接続された少なくとも１つのガンマ補正用トランジスタを含み、
前記ガンマ補正用トランジスタのゲート電極に、
（ａ＋ｂ）ビットの階調データに基づいて生成されたゲート信号が印加されることを特徴とする表示駆動回路。
【請求項２】
請求項１において、
前記電圧選択回路は、
前記出力電極を、（ａ＋ｂ）ビットの階調データの上位ａビットに基づく基準電圧に設定することを特徴とする表示駆動回路。
【請求項３】
請求項１又は２において、
前記駆動電圧調整回路は、
所与の第１の電源電圧が供給される第１の電源線及び前記出力電極に、そのソース端子及びドレイン端子が接続された第１のトランジスタと、
所与の第２の電源電圧が供給される第２の電源線及び前記出力電極に、そのソース端子及びドレイン端子が接続された第２のトランジスタと、
を含み、
前記第１又は第２のトランジスタのゲート電極に、
（ａ＋ｂ）ビットの階調データの下位ｂビット又は該下位ｂビットと上位ａビットの少なくとも一部とに基づくパルス幅のゲート信号が印加されることを特徴とする表示駆動回路。
【請求項４】
（ａ＋ｂ）（ａ、ｂは正の整数）ビットの階調データに基づいて、信号電極を駆動する表示駆動回路であって、
駆動期間の初めの所与の期間において、信号電極と電気的に接続される出力電極を、所与のプリチャージ電圧に設定するプリチャージ回路と、
前記プリチャージ電圧に設定された前記出力電極を、前記階調データに基づく基準電圧に設定する電圧選択回路と、
前記階調データを用いて、前記基準電圧に設定された前記出力電極の電圧を調整する駆動電圧調整回路と、
を含み、
前記駆動電圧調整回路は、
所与の第１の電源電圧が供給される第１の電源線及び前記出力電極に、そのソース端子及びドレイン端子が接続された第１のトランジスタと、
所与の第２の電源電圧が供給される第２の電源線及び前記出力電極に、そのソース端子及びドレイン端子が接続された第２のトランジスタと、
ガンマ補正電圧が供給される信号線にそのソース端子が接続され、前記出力電極にそのドレイン端子が接続された少なくとも１つのガンマ補正用トランジスタと、
を含み、
前記第１又は第２のトランジスタのゲート電極に、
（ａ＋ｂ）ビットの階調データの下位ｂビット又は該下位ｂビットと上位ａビットの少なくとも一部とに基づくパルス幅のゲート信号が印加され、
前記ガンマ補正用トランジスタのゲート電極に、
（ａ＋ｂ）ビットの階調データに基づいて生成されたゲート信号が印加されることを特徴とする表示駆動回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記出力電極と電気的に接続される信号電極に、画素に対応した画素スイッチ素子を介して画素電極が接続される場合に、
前記プリチャージ電圧は、
前記画素電極の対向電極の電圧と同位相の電圧であることを特徴とする表示駆動回路。
【請求項６】
複数の走査電極及び複数の信号電極により特定される画素と、
階調データに基づいて、前記複数の信号電極を駆動する請求項１乃至５のいずれか記載の表示駆動回路と、
前記複数の走査電極を走査する走査電極駆動回路と、
を含むことを特徴とする表示パネル。
【請求項７】
複数の走査電極及び複数の信号電極により特定される画素を含む表示パネルと、
階調データに基づいて、前記複数の信号電極を駆動する請求項１乃至５のいずれか記載の表示駆動回路と、
前記複数の走査電極を走査する走査電極駆動回路と、
を含むことを特徴とする表示装置。
【請求項８】
（ａ＋ｂ）（ａ、ｂは正の整数）ビットの階調データに基づいて、信号電極を駆動する表示駆動方法であって、
駆動期間の初めの所与の期間において、信号電極と電気的に接続される出力電極を所与のプリチャージ電圧に設定し、
前記プリチャージ電圧に設定された前記出力電極を、前記階調データに基づく基準電圧に設定し、
前記階調データを用いて、前記基準電圧に設定された前記出力電極の電圧を調整し、
（ａ＋ｂ）ビットの階調データに基づいて、前記基準電圧に設定された出力電極を、所与のガンマ補正電圧に設定することを特徴とする表示駆動方法。
【請求項９】
請求項８において、
前記出力電極を、（ａ＋ｂ）ビットの階調データの上位ａビットに基づく基準電圧に設定することを特徴とする表示駆動方法。
【請求項１０】
請求項８又は９において、
（ａ＋ｂ）ビットの階調データの下位ｂビット又は該下位ｂビットと上位ａビットの少なくとも一部とに基づくパルス幅の期間だけ、所与の第１及び第２の電源電圧が供給される第１及び第２の電源線のいずれか一方と、前記基準電圧に設定された前記出力電極とを電気的に接続することを特徴とする表示駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示駆動回路、表示パネル、表示装置及び表示駆動方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
近年、携帯電話に代表される携帯型の電子機器の表示装置として、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴと略す。）型液晶装置が用いられている。そのため、ＴＦＴ型液晶装置の低消費電力化が要求されている。
【０００３】
しかしながら、ＴＦＴ型液晶装置を駆動する表示駆動回路では、画素に配置されたＴＦＴ（広義には、画素スイッチ素子）に接続される信号電極を、ボルテージフォロワ接続されたオペアンプを用いて駆動することが行われる。これにより、高い駆動能力を得ることができるが、オペアンプに定常的に電流を流し続ける必要があるため、消費電力を低減することが困難であるという問題があった。
【０００４】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、定常的に流れる電流を削減することにより、低消費電力化を図ることができる表示駆動回路、表示パネル、表示装置及び表示駆動方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために本発明は、（ａ＋ｂ）（ａ、ｂは正の整数）ビットの階調データに基づいて、信号電極を駆動する表示駆動回路であって、駆動期間の初めの所与の期間において、信号電極と電気的に接続される出力電極を、所与のプリチャージ電圧に設定するプリチャージ回路と、前記プリチャージ電圧に設定された前記出力電極を、前記階調データに基づく基準電圧に設定する電圧選択回路と、前記階調データを用いて、前記基準電圧に設定された前記出力電極の電圧を調整する駆動電圧調整回路とを含む表示駆動回路に関係する。
【０００６】
本発明によれば、駆動期間において信号電極に供給すべき電圧を、まずプリチャージ回路によりプリチャージ電圧に設定し、電圧選択回路により階調データに基づく基準電圧に大まかに設定した後、駆動電圧調整回路により調整するようにしたので、オペアンプを用いることなく、目的とする階調電圧を信号電極に印加することができる。これにより、オペアンプに定常的に流れる電流消費を削減し、表示駆動回路の低消費電力化を図ることができるようになる。
【０００７】
また本発明に係る表示駆動回路は、前記電圧選択回路は、前記出力電極を、（ａ＋ｂ）ビットの階調データの上位ａビットに基づく基準電圧に設定することができる。
【０００８】
ここで上位ａビットを用いることにより、例えば６ビットの階調データに基づく階調レベルを１６種類に分割する上位４ビットの階調データのように、（ａ＋ｂ）ビットの階調データに基づく階調レベルを大まかに区分することができる。
【０００９】
本発明によれば、上述したように、オペアンプを用いることなく目的とする階調電圧を信号電極に印加することができる表示駆動回路において、予め用意しておく基準電圧の数を減らすことができ、構成の簡素化を図ることができる。
【００１０】
また本発明に係る表示駆動回路は、前記駆動電圧調整回路は、所与の第１の電源電圧が供給される第１の電源線及び前記出力電極に、そのソース端子及びドレイン端子が接続された第１のトランジスタと、所与の第２の電源電圧が供給される第２の電源線及び前記出力電極に、そのソース端子及びドレイン端子が接続された第２のトランジスタとを含み、前記第１又は第２のトランジスタのゲート電極に、（ａ＋ｂ）ビットの階調データの下位ｂビット又は該下位ｂビットと上位ａビットの少なくとも一部とに基づくパルス幅のゲート信号が印加されてもよい。
【００１１】
本発明によれば、第１及び第２の電源線と出力電極との間に接続された第１及び第２のトランジスタを含む駆動電圧調整回路を用いるようにしたので、第１又は第２のトランジスタのＰＷＭ制御により、容量性を有する出力電極の負荷や表示パネルの階調特性に応じて目的とする階調電圧を精度よく設定することができる。
【００１２】
また本発明に係る表示駆動回路は、前記駆動電圧調整回路は、ガンマ補正電圧が供給される信号線にそのソース端子が接続され、前記出力電極にそのドレイン端子が接続された少なくとも１つのガンマ補正用トランジスタを含み、前記ガンマ補正用トランジスタのゲート電極に、（ａ＋ｂ）ビットの階調データに基づいて生成されたゲート信号が印加されてもよい。
【００１３】
本発明によれば、補正すべきガンマ補正電圧が供給される信号線と出力電極との間にガンマ補正用トランジスタを設け、該ガンマ補正用トランジスタを階調データに基づいて制御するようにしたので、ディジタル的なトランジスタ制御により、基準電圧に設定された出力電極の電圧をガンマ補正することができる。したがって、ガンマ補正電圧に駆動する期間を短くすることができ、かつ構成の簡素化を図ることができる。
【００１４】
また本発明に係る表示駆動回路は、前記駆動電圧調整回路は、所与の第１の電源電圧が供給される第１の電源線及び前記出力電極に、そのソース端子及びドレイン端子が接続された第１のトランジスタと、所与の第２の電源電圧が供給される第２の電源線及び前記出力電極に、そのソース端子及びドレイン端子が接続された第２のトランジスタと、ガンマ補正電圧が供給される信号線にそのソース端子が接続され、前記出力電極にそのドレイン端子が接続された少なくとも１つのガンマ補正用トランジスタとを含み、前記第１又は第２のトランジスタのゲート電極に、（ａ＋ｂ）ビットの階調データの下位ｂビット又は該下位ｂビットと上位ａビットの少なくとも一部とに基づくパルス幅のゲート信号が印加され、前記ガンマ補正用トランジスタのゲート電極に、（ａ＋ｂ）ビットの階調データに基づいて生成されたゲート信号が印加されてもよい。
【００１５】
本発明においては、駆動期間において信号電極に供給すべき電圧を、まずプリチャージ回路によりプリチャージ電圧に設定し、電圧選択回路により階調データに基づく基準電圧に大まかに設定した後、駆動電圧調整回路により調整するようにした。更に、補正すべきガンマ補正電圧が供給される信号線と出力電極との間にガンマ補正用トランジスタを設け、該ガンマ補正用トランジスタを階調データに基づいて制御するようにした。これにより、オペアンプを用いることなく、目的とする階調電圧を信号電極に印加することができる。したがって、オペアンプに定常的に流れる電流消費を削減し、表示駆動回路の低消費電力化を図ることができるようになる。また、同時にディジタル的なトランジスタ制御により出力電極の電圧をガンマ補正することができる。
【００１６】
また本発明に係る表示駆動回路は、前記出力電極と電気的に接続される信号電極に、画素に対応した画素スイッチ素子を介して画素電極が接続される場合に、前記プリチャージ電圧は、前記画素電極の対向電極の電圧と同位相の電圧であってもよい。
【００１７】
ここで対向電極の電圧と同位相の電圧は、対向電極の電圧と同一でなくてもよく、第１又は第２の電源電圧の一方側に微小電圧だけシフトした電圧を含むことができ、対向電極の電圧と同位相で変化すればよい。
【００１８】
本発明によれば、画素電極と対向電極との間の印加電圧の絶対値を維持したまま極性のみを変化させることができるので、一般的な極性反転駆動を行う表示駆動回路に汎用的に用いることができ、低消費電力化を図ることができる。
【００１９】
また本発明に係る表示パネルは、複数の走査電極及び複数の信号電極により特定される画素と、階調データに基づいて、前記複数の信号電極を駆動する上記いずれか記載の表示駆動回路と、前記複数の走査電極を走査する走査電極駆動回路とを含むことができる。
【００２０】
本発明によれば、信号電極を駆動する表示駆動回路に、オペアンプを用いないため、表示駆動回路を含む表示パネルの低消費電力化を図ることができる。
【００２１】
また本発明に係る表示装置は、複数の走査電極及び複数の信号電極により特定される画素を含む表示パネルと、階調データに基づいて、前記複数の信号電極を駆動する上記いずれか記載の表示駆動回路と、前記複数の走査電極を走査する走査電極駆動回路とを含むことができる。
【００２２】
本発明によれば、信号電極を駆動する表示駆動回路にオペアンプを用いないため、表示駆動回路を含む表示装置の低消費電力化を図ることができる。
【００２３】
また本発明は、（ａ＋ｂ）（ａ、ｂは正の整数）ビットの階調データに基づいて、信号電極を駆動する表示駆動方法であって、駆動期間の初めの所与の期間において、信号電極と電気的に接続される出力電極を所与のプリチャージ電圧に設定し、前記プリチャージ電圧に設定された前記出力電極を、前記階調データに基づく基準電圧に設定し、前記階調データを用いて、前記基準電圧に設定された前記出力電極の電圧を調整する表示駆動方法に関係する。
【００２４】
本発明によれば、駆動期間において信号電極に供給すべき電圧を、まずプリチャージ電圧に設定し、階調データに基づく基準電圧に大まかに設定した後、階調データに基づく調整を行うようにしたので、オペアンプを用いることなく、目的とする階調電圧を信号電極に印加することができる。これにより、オペアンプに定常的に流れる電流消費を削減し、表示駆動の低消費電力化を図ることができるようになる。
【００２５】
また本発明に係る表示駆動方法は、前記出力電極を、（ａ＋ｂ）ビットの階調データの上位ａビットに基づく基準電圧に設定することができる。
【００２６】
ここで上位ａビットを用いることにより、例えば６ビットの階調データに基づく階調レベルを１６種類に分割する上位４ビットの階調データのように、（ａ＋ｂ）ビットの階調データに基づく階調レベルを大まかに区分することができる。
【００２７】
本発明によれば、上述したように、オペアンプを用いることなく目的とする階調電圧を信号電極に印加することができるので、予め用意しておく基準電圧の数を減らし、構成の簡素化を図ることができる。
【００２８】
また本発明に係る表示駆動方法は、（ａ＋ｂ）ビットの階調データの下位ｂビット又は該下位ｂビットと上位ａビットの少なくとも一部とに基づくパルス幅の期間だけ、所与の第１及び第２の電源電圧が供給される第１及び第２の電源線のいずれか一方と、前記基準電圧に設定された前記出力電極とを電気的に接続することができる。
【００２９】
本発明によれば、ＰＷＭ制御により、第１及び第２の電源線と出力電極とを電気的に接続するようにしたので、容量性を有する出力電極の負荷や表示パネルの階調特性に応じて目的とする階調電圧を精度よく設定することができる。
【００３０】
また本発明に係る表示駆動方法は、（ａ＋ｂ）ビットの階調データに基づいて、前記基準電圧に設定された出力電極を、所与のガンマ補正電圧に設定することができる。
【００３１】
本発明によれば、階調データに基づいて、基準電圧に設定された出力電極をガンマ補正電圧に設定するようにしたので、ガンマ補正電圧に駆動する期間を短くすることができ、かつ構成の簡素化を図ることができる。
【００３２】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３３】
１．  液晶装置
図１に、液晶装置の構成の概要を示す。
【００３４】
液晶装置（広義には、電気光学装置、表示装置）１０は、ＴＦＴ型液晶装置である。液晶装置１０は、液晶パネル（広義には、表示パネル）２０を含む。
【００３５】
液晶パネル２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査電極（ゲートライン）Ｇ１〜ＧＮ（Ｎは、２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号電極（ソースライン）Ｓ１〜ＳＭ（Ｍは、２以上の自然数）とが配置されている。走査電極Ｇｎ（１≦ｎ≦Ｎ、ｎは自然数）と信号電極Ｓｍ（１≦ｍ≦Ｍ、ｍは自然数）との交差位置に対応して、画素（画素領域）が配置されている。該画素は、ＴＦＴ（広義には、画素スイッチ素子）２２ｎｍを含む。
【００３６】
ＴＦＴ２２ｎｍのゲート電極は、走査電極Ｇｎに接続されている。ＴＦＴ２２ｎｍのソース電極は、信号電極Ｓｍに接続されている。ＴＦＴ２２ｎｍのドレイン電極は、液晶容量（広義には液晶素子）２４ｎｍの画素電極２６ｎｍに接続されている。
【００３７】
液晶容量２４ｎｍにおいては、画素電極２６ｎｍに対向する対向電極２８ｎｍとの間に液晶が封入されて形成され、これら電極間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極２８ｎｍには、対向電極電圧Ｖｃｏｍが供給される。
【００３８】
液晶装置１０は、信号ドライバＩＣ３０を含むことができる。信号ドライバＩＣ３０として、本実施形態における表示駆動回路を用いることができる。信号ドライバＩＣ３０は、画像データに基づいて、液晶パネル２０の信号電極Ｓ１〜ＳＭを駆動する。
【００３９】
液晶装置１０は、走査ドライバＩＣ（広義には、走査電極駆動回路）３２を含むことができる。走査ドライバＩＣ３２は、一垂直走査期間内に、液晶パネル２０の走査電極Ｇ１〜ＧＮを順次駆動する。
【００４０】
液晶装置１０は、電源回路３４を含むことができる。電源回路３４は、信号電極の駆動に必要な電圧を生成し、信号ドライバＩＣ３０に対して供給する。また電源回路３４は、走査電極の駆動に必要な電圧を生成し、走査ドライバＩＣ３２に対して供給する。
【００４１】
液晶装置１０は、コモン電極駆動回路３６を含むことができる。コモン電極駆動回路３６は、電源回路３４によって生成された対向電極電圧Ｖｃｏｍが供給され、該対向電極電圧Ｖｃｏｍを液晶パネル２０の対向電極に出力する。
【００４２】
液晶装置１０は、信号制御回路３８を含むことができる。信号制御回路３８は、図示しない中央処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：以下、ＣＰＵと略す。）等のホストにより設定された内容にしたがって、信号ドライバＩＣ３０、走査ドライバＩＣ３２、電源回路３４を制御する。例えば、信号制御回路３８は、信号ドライバＩＣ３０及び走査ドライバＩＣ３２に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路３４に対し、極性反転タイミングの制御を行う。
【００４３】
なお図１では、液晶装置１０に電源回路３４、コモン電極駆動回路３６又は信号制御回路３８を含めて構成するようにしているが、これらのうち少なくとも１つを液晶装置１０の外部に設けて構成するようにしてもよい。或いは、液晶装置１０に、ホストを含めるように構成することも可能である。
【００４４】
また、図２に示すように、信号ドライバＩＣ３０の機能を有する信号ドライバ（広義には、表示駆動回路）４０、及び走査ドライバＩＣ３２の機能を有する走査ドライバ（広義には、走査電極駆動回路）４２を、液晶パネル４４が形成されたガラス基板上に形成し、液晶パネル４４を液晶装置１０に含む構成にしてもよい。また、信号ドライバ４０のみを液晶パネル４４が形成されたガラス基板上に形成するように構成してもよい。
【００４５】
２．  信号ドライバＩＣ
図３に、信号ドライバＩＣ３０の構成の概要を示す。
【００４６】
信号ドライバＩＣ３０は、入力ラッチ回路５０、シフトレジスタ５２、ラインラッチ回路５４、ラッチ回路５６を含むことができる。
【００４７】
入力ラッチ回路５０は、図１に示す信号制御回路３８から供給される例えば各６ビットのＲＧＢ信号からなる階調データを、クロック信号ＣＬＫに基づいてラッチする。クロック信号ＣＬＫは、信号制御回路３８から供給される。
【００４８】
入力ラッチ回路５０でラッチされた階調データは、シフトレジスタ５２において、クロック信号ＣＬＫに基づき順次シフトされる。シフトレジスタ５２で順次シフトされて入力された階調データは、ラインラッチ回路５４に取り込まれる。
【００４９】
ラインラッチ回路５４に取り込まれた階調データは、ラッチパルス信号ＬＰのタイミングでラッチ回路５６にラッチされる。ラッチパルス信号ＬＰは、水平走査周期タイミングで入力される。
【００５０】
信号ドライバＩＣ３０は、オペアンプを用いることなく、（ａ＋ｂ）（ａ、ｂは正の整数）ビットの階調データに基づいて、信号電極を駆動する。より具体的には、信号ドライバＩＣ３０は、駆動タイミングを３つのステージに分け、（ａ＋ｂ）ビットの階調データを用いて信号電極を駆動する。そこで、信号ドライバＩＣ３０は、信号電極駆動制御回路５８、基準電圧発生回路６０、信号電極駆動回路６２を含むことができる。
【００５１】
信号電極駆動制御回路５８は、ラッチ回路５６によりラッチされた階調データを用いて、水平走査期間（広義には、選択期間、駆動期間）において、上述の３ステージに対応した駆動制御信号を生成し、信号電極駆動回路６２に供給する。
【００５２】
基準電圧発生回路６０は、（ａ＋ｂ）ビットの階調データのうち上位ａビットに基づいて、複数の基準電圧を発生する。
【００５３】
例えば、階調データが６（ａ＝４、ｂ＝２）ビットである場合、高電位側のシステム電源電圧ＶＤＤＨＳと低電位側のシステム接地電源電圧ＶＳＳＨＳとの間に、６４階調の各階調レベルに対応する基準電圧が必要とされる。基準電圧発生回路６０は、上位４ビットの階調データに対応する１６種類の基準電圧Ｖ４、Ｖ８、・・・、Ｖ６４（＝ＶＤＤＨＳ）を発生する。これら基準電圧Ｖ４、Ｖ８、・・・、Ｖ６４は、信号電極駆動回路６２に供給される。
【００５４】
信号電極駆動回路６２は、基準電圧発生回路６０から供給された基準電圧と、信号電極駆動制御回路５８から供給される駆動制御信号とを用いて、出力電極Ｖｏｕｔ１〜ＶｏｕｔＭを駆動する。出力電極Ｖｏｕｔ１〜ＶｏｕｔＭは、それぞれ信号電極Ｓ１〜ＳＭと電気的に接続される。
【００５５】
図４に、信号電極駆動回路６２の原理構成の概要を示す。
【００５６】
ここでは、出力電極Ｖｏｕｔ１〜ＶｏｕｔＭのうち１つの出力電極についての構成を示している。また以下では、（ａ＋ｂ）ビットの階調データについて、ａが「４」、ｂが「２」として説明する。
【００５７】
信号電極駆動回路６２は、プリチャージ回路７０、ＤＡＣ回路（広義には、電圧選択回路）７２、駆動電圧調整回路７４を含む。
【００５８】
プリチャージ回路７０は、一水平走査期間（１Ｈ）（広義には、選択期間、駆動期間）の初めの期間である第１ステージにおいて、出力電極Ｖｏｕｔを所与のプリチャージ電圧にプリチャージする。信号ドライバＩＣ３０により、液晶容量に印加される電圧の極性をフレーム、ライン或いはドット単位に反転させる極性反転駆動が行われる場合には、プリチャージ電圧として、極性反転駆動の中心電圧である対向電極電圧Ｖｃｏｍと同位相の電圧ＶＣＯＭを採用することができる。例えば対向電極電圧Ｖｃｏｍが−０．５Ｖ〜４．５Ｖの範囲で極性反転周期で変化する場合、０．０Ｖ〜５Ｖ（ＶＳＳＨＳ〜ＶＤＤＨＳ）の範囲の電圧ＶＣＯＭを対向電極電圧Ｖｃｏｍと同位相で変化させることができる。
【００５９】
ＤＡＣ回路７２は、信号電極駆動制御回路５８から供給される駆動制御信号に含まれる選択信号に基づいて、基準電圧発生回路６０から供給される複数の基準電圧から１つの基準電圧を選択し、第１ステージに続く第２ステージにおいて、出力電極Ｖｏｕｔを、選択した基準電圧に設定する。このような選択信号は、信号電極駆動制御回路５８において、６ビットの階調データの上位ビット（例えば、６ビットの階調データの上位４ビット）に基づいて生成される。
【００６０】
駆動電圧調整回路７４は、第２ステージに続く第３ステージにおいて、信号電極駆動制御回路５８から供給される駆動制御信号に含まれる制御信号（ゲート信号）に基づいて、出力電極Ｖｏｕｔの電圧を調整する。このような制御信号は、信号電極駆動制御回路５８において、６ビットの階調データの下位ビット又は該下位ビットと上位ビットの少なくとも一部（例えば、６ビットの階調データの下位２ビット、又は６ビットの階調データ）に基づいて生成される。
【００６１】
このように構成することで、例えば極性反転駆動のように出力電極の印加電圧を変化させる場合、まず第１ステージでプリチャージ電圧に設定された出力電極を、第２ステージで上位４ビットの階調データに対応する大まかな目的電圧に設定した後、続く第３ステージで６ビットの階調データに対応する階調電圧に調整することができる。したがって、オペアンプを用いることなく、目的とする階調電圧を信号電極に印加することができるので、オペアンプに定常的に流れる電流消費を削減し、低消費電力化を図ることができるようになる。
【００６２】
以下では、このような信号電極駆動回路６２の具体的な構成について説明する。
【００６３】
２．１  第１の実施形態
第１の実施形態では、駆動電圧調整回路７４として、６ビットの階調データの下位２ビット又は該下位２ビットと上位４ビットの少なくとも一部とに基づくパルス幅変調（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：以下、ＰＷＭと略す。）制御により出力電極の電圧を調整するＰＷＭ回路が用いられている。
【００６４】
図５に、第１の実施形態における信号電極駆動回路６２の構成例を示す。
【００６５】
プリチャージ回路７０は、プリチャージ用ｐ型ＭＯＳトランジスタＴｐｒを含む。プリチャージ用ｐ型ＭＯＳトランジスタＴｐｒのソース端子は、電圧ＶＣＯＭ（広義には、プリチャージ電圧）が供給されているプリチャージ線に接続され、そのドレイン端子は出力電極Ｖｏｕｔに接続される。プリチャージ用ｐ型ＭＯＳトランジスタＴｐｒのゲート電極には、プリチャージ信号ＰＣが印加される。プリチャージ信号ＰＣは、信号電極駆動制御回路５８において、例えばラッチパルス信号ＬＰにより規定される１Ｈの初めの所与の期間（第１ステージの期間）だけアクティブになるように生成される。
【００６６】
なお、極性反転駆動により、負極性から正極性に極性反転が行われる場合、プリチャージ電圧として、電圧ＶＣＯＭを、より正極性側にシフトして目的とする階調電圧に近い電圧を用いるようにしてもよい。この場合、目的とする階調電圧にいち早く到達させることができる。また極性反転駆動により、正極性から負極性に極性反転が行われる場合、プリチャージ電圧として、電圧ＶＣＯＭを、より負極性側にシフトして目的とする階調電圧に近い電圧を用いるようにしてもよい。この場合でも、目的とする階調電圧にいち早く到達させることができる。
【００６７】
ＤＡＣ回路（広義には、電圧選択回路）７２は、電圧選択用ｐ型ＭＯＳトランジスタＴｐ１〜Ｔｐ１６を含む。電圧選択用ｐ型ＭＯＳトランジスタＴｐｊ（１≦ｊ≦１６）のソース端子は、基準電圧発生回路６０から供給された基準電圧Ｖ（４ｊ）（＝Ｖ４、Ｖ８、・・・、Ｖ６４）が印加される基準電圧供給線に接続され、そのドレイン端子は出力電極Ｖｏｕｔに接続される。電圧選択用ｐ型ＭＯＳトランジスタＴｐｊのゲート電極には、選択信号ｃｊが印加される。選択信号ｃ（４ｊ）（＝ｃ４、ｃ８、・・・、ｃ６４）は、例えば信号電極駆動制御回路５８において生成される。
【００６８】
駆動電圧調整回路７４は、第１及び第２のトランジスタＴｐｐｗｍ、Ｔｎｐｗｍを含む。第１のトランジスタＴｐｐｗｍは、ｐ型ＭＯＳトランジスタにより実現することができる。第２のトランジスタＴｎｐｗｍは、ｎ型ＭＯＳトランジスタにより構成することができる。
【００６９】
第１のトランジスタＴｐｐｗｍのソース端子は、高電位側のシステム電源電圧ＶＤＤＨＳ（広義には、第１の電源電圧）が供給される第１の電源線に接続され、そのドレイン端子は出力電極Ｖｏｕｔに接続される。第１のトランジスタＴｐｐｗｍのゲート電極には、ゲート信号ｃｐｐが印加される。ゲート信号ｃｐｐは、例えば信号電極駆動制御回路５８において生成される。
【００７０】
第２のトランジスタＴｎｐｗｍのソース端子は、低電位側のシステム接地電源電圧ＶＳＳＨＳ（広義には、第２の電源電圧）が供給される第２の電源線に接続され、そのドレイン端子は出力電極Ｖｏｕｔに接続される。第２のトランジスタＴｎｐｗｍのゲート電極には、ゲート信号ｃｐｎが印加される。ゲート信号ｃｐｎは、例えば信号電極駆動制御回路５８において生成される。
【００７１】
このように駆動電圧調整回路７４は、第１のトランジスタＴｐｐｗｍを介して出力電極と高電位側のシステム電源電圧ＶＤＤＨＳとを電気的に接続させ、又は第２のトランジスタＴｎｐｗｍを介して出力電極と低電位側のシステム接地電源電圧ＶＳＳＨＳとを電気的に接続させる。これにより、第１又は第２のトランジスタＴｐｐｗｍ、Ｔｎｐｗｍの導通期間に応じて、容量性の出力電極の電圧を高くしたり、低くしたりして電圧調整を行うことができるようになっている。第１及び第２のトランジスタＴｐｐｗｍ、Ｔｎｐｗｍの導通期間は、ゲート信号ｃｐｐ、ｃｐｎのパルス幅により制御される。
【００７２】
ここで階調データが、例えば図６に示すように６ビット構成の階調データＤ５〜Ｄ０であり、上位４（ａ＝４）ビットの階調データＤ５〜Ｄ２、下位２（ｂ＝２）ビットの階調データＤ１〜Ｄ０により構成されるものとする。
【００７３】
例えば液晶パネル２０の階調特性は、図７に示すような特性を示す。すなわち、画素の透過率が高い範囲と低い範囲では、信号電極の印加電圧の変化に対する透過率の変化率が小さいが、画素の透過率が中間のところでは、信号電極の印加電圧の変化に対する透過率の変化率が大きくなる。そのため、階調データに基づいて信号電極に印加する階調電圧Ｖｇについては、この階調特性を考慮した電圧に設定する必要がある。
【００７４】
そこで画素の透過率が０％から１００％の間を６４の階調レベルに区分したとき、上位４ビット分の階調データに対応する１６種類の基準電圧を用意しておく。
【００７５】
そして、出力電極Ｖｏｕｔを、階調データに基づく階調電圧Ｖｇに設定する場合には、まず第１ステージにおいて、６ビットの階調データが入力されたとき、出力電極Ｖｏｕｔをプリチャージ電圧にプリチャージする。次の第２ステージでは、予め用意された階調レベルｘ（０≦ｘ≦６０、ｘは整数）と階調レベル（ｘ＋４）の間にある６ビットの階調データに対し、目的電圧を電圧Ｖｘ（又は電圧Ｖｘ＋４）として、該目的電圧Ｖｘ（又は目的電圧Ｖｘ＋４）を選択するための選択信号ｃｘ（又はｃｘ＋４）を生成する。次の第３ステージでは、階調電圧Ｖｇに調整するために、目的電圧Ｖｘに設定された出力電極Ｖｏｕｔの電圧を階調電圧Ｖｇに引き上げるのに必要とされるパルス幅のゲート信号ｃｐｐ（又は目的電圧Ｖｘ＋４に設定された出力電極Ｖｏｕｔの電圧を階調電圧Ｖｇに引き下げるのに必要とされるパルス幅のゲート信号ｃｐｎ）を生成する。このようなゲート信号ｃｐｐ、ｃｐｎのパルス幅は、駆動対象の表示パネルの負荷を考慮して設定される。
【００７６】
例えば、図８（Ａ）に示すように、信号電極駆動制御回路５８において、６ビットの階調データに対応して、第２ステージの目的電圧、第３ステージの調整方向（引き上げ又は引き下げ）及びパルス幅（より具体的には、該パルス幅に対応したパルス数）をデコード出力させるようにすることができる。これにより、６ビットの階調データＤ５〜Ｄ０が入力されたときに、信号電極駆動制御回路５８において、第２ステージの目的電圧Ｖｘを選択するための選択信号ｃｘを生成することができる。また６ビットの階調データＤ５〜Ｄ０が入力されたときに、信号電極駆動制御回路５８において、当該階調データに基づくパルス数に対応したパルス幅のゲート信号を、第３ステージの調整用のパルス幅を有するゲート信号ｃｐｐ（又はゲート信号ｃｐｎ）として生成することができる。
【００７７】
その結果、図８（Ｂ）に示すように、水平走査期間の初めの第１ステージにおいて出力電極はプリチャージ回路７０により電圧ＶＣＯＭに設定され、続く第２ステージにおいてＤＡＣ回路７２により目的電圧Ｖｘに設定される。そして、第３ステージにおいて、駆動電圧調整回路（ＰＷＭ回路）７４によりゲート信号ｃｐｐ又はゲート信号ｃｐｎのパルス幅に対応した期間だけ、出力電極が第１又は第２の電源線に接続されて、出力電圧の調整が行われる。
【００７８】
図９に、第１の実施形態における信号電極駆動回路６２の動作タイミングの一例を示す。
【００７９】
ここでは、６ビットの階調データＤ５〜Ｄ０が「１００１１０」であり、極性反転駆動で負極性から正極性に反転されて階調電圧Ｖ３８が出力される場合について説明する。
【００８０】
信号電極駆動制御回路５８は、ラッチパルス信号ＬＰにより規定される一水平走査期間の初めの期間だけプリチャージ信号ＰＣをアクティブにする。これにより、プリチャージ回路７０において、出力電極Ｖｏｕｔの電圧は、プリチャージ線に供給されている電圧ＶＣＯＭに設定される（第１ステージ）。
【００８１】
続いて、ラッチ回路５６から該階調データが入力された信号電極駆動制御回路５８は、該階調データに基づいて目的電圧がＶ４０であることを示す選択信号ｃ４０をアクティブにする。これにより、ＤＡＣ回路７２において、電圧選択用ｐ型ＭＯＳトランジスタＴｐ４０のみが導通し、基準電圧発生回路６０から供給される複数の基準電圧のうち基準電圧Ｖ４０が供給される基準電圧信号線と、出力電極Ｖｏｕｔとが電気的に接続される。そして、出力電極Ｖｏｕｔの電圧は、基準電圧Ｖ４０に設定される（第２ステージ）。
【００８２】
次に、ラッチ回路５６から該階調データが入力された信号電極駆動制御回路５８は、図８（Ａ）に示すように、該階調データに基づき液晶パネル２０の信号電極の負荷を考慮したパルス幅ｔｎｉを有するゲート信号ｃｐｎを生成する。これにより、駆動電圧調整回路（ＰＷＭ回路）７４において、第２のトランジスタＴｎｐｗｍが導通し、第２の電源線と出力電極Ｖｏｕｔとが、パルス幅ｔｎｉに相当する期間だけ電気的に接続される。そして、出力電極Ｖｏｕｔの電圧は、階調電圧Ｖ３８に調整されることになる。
【００８３】
このように第１の実施形態によれば、液晶パネル２０の信号電極に接続される出力電極を、オペアンプを用いることなく駆動するようにしたので、オペアンプに定常的に流れる電流消費を削減し、低消費電力化を図ることができる。また駆動電圧調整回路としてＰＷＭ回路を用いるようにしたので、表示パネルの階調特性に応じて出力すべき最適な階調電圧に調整を精度よく行うことができる。
【００８４】
なおＤＡＣ回路７２の選択信号ｃ４〜ｃ６４を、上位４ビットの階調データのみに基づいてデコード出力させることも可能である。また、ゲート信号ｃｐｐ、ｃｐｎを下位２ビットの階調データのみに対応したパルス幅の信号として出力させることも可能である。
【００８５】
２．２  第２の実施形態
第２の実施形態では、駆動電圧調整回路としてガンマ（γ）補正回路が用いられている。このガンマ補正回路は、出力電極Ｖｏｕｔの電圧を、６ビットの階調データに基づいて補正すべき電圧に補正することができる。
【００８６】
図１０に、第２の実施形態における信号電極駆動回路の構成例を示す。
【００８７】
ただし、第１の実施形態における信号電極駆動回路６２と同一部分は同一符号を付し、適宜説明を省略する。
【００８８】
第２の実施形態における信号電極駆動回路１００は、第１の実施形態における信号電極駆動回路６２と同様のプリチャージ回路７０及びＤＡＣ回路７２を含む。信号電極駆動回路１００は、駆動電圧調整回路１１０を含み、駆動電圧調整回路１１０としてガンマ補正回路が用いられている。このような信号電極駆動回路１００は、図３に示す信号ドライバＩＣの信号電極駆動回路として採用することができる。
【００８９】
ガンマ補正回路１１０は、補正すべきガンマ補正電圧が供給されている信号線と、出力電極Ｖｏｕｔとの間に、少なくとも１つのガンマ補正用トランジスタが接続される。そして、ガンマ補正用トランジスタのゲート電極に印加されるゲート信号により、出力電極の電圧がガンマ補正された電圧に調整される。
【００９０】
ガンマ補正回路１１０が、ｐ型ＭＯＳトランジスタの第１のガンマ補正用トランジスタＴγ１のみを含む場合、第１のガンマ補正用トランジスタＴγ１のソース端子は、第１のガンマ補正電圧Ｖγ１が供給されている信号線に接続され、そのドレイン端子は出力電極Ｖｏｕｔに接続される。第１のガンマ補正用トランジスタＴγ１のゲート電極には、ゲート信号ｃγ１が印加される。ゲート信号ｃγ１は、信号電極駆動制御回路５８において生成される。この場合、ガンマ補正電圧を切り替えて信号線に供給することで、出力電極の電圧を複数のガンマ補正電圧のうちいずれかにガンマ補正することができる。
【００９１】
ガンマ補正回路１１０が、ｐ型ＭＯＳトランジスタである第１〜第ｊ（ｊは２以上の整数）のガンマ補正用トランジスタＴγ１〜Ｔγｊを含む場合、第１〜第ｊのガンマ補正用トランジスタＴγ１〜Ｔγｊのソース端子は、それぞれ第１〜第ｊのガンマ補正電圧Ｖγ１〜Ｖγｊが供給されている信号線に接続され、そのドレイン端子はそれぞれ出力電極Ｖｏｕｔに接続される。第１〜第ｊのガンマ補正用トランジスタＴγ１〜Ｔγｊのゲート電極には、それぞれゲート信号ｃγ１〜ｃγｊが印加される。ゲート信号ｃγ１〜ｃγｊは、信号電極駆動制御回路５８において生成される。
【００９２】
このように駆動電圧調整回路１１０は、ガンマ補正用トランジスタを介して、補正すべきガンマ補正電圧が供給される信号線と出力電極とを電気的に接続させる。これにより、ゲート信号によるディジタル的な制御により、非常に簡素な構成で液晶パネル２０の階調表示を実現することができるようになる。
【００９３】
この場合、信号電極駆動制御回路５８では、図１１に示すように、６ビットの階調データに対応して、第２ステージの目的電圧、第３ステージの補正すべきガンマ補正電圧とをデコード出力させるようにすることができる。これにより、６ビットの階調データＤ５〜Ｄ０が入力されたときに、信号電極駆動制御回路５８において、第２ステージの目的電圧Ｖｘを選択するための選択信号ｃｘと、第３ステージで補正すべきガンマ補正電圧Ｖγｘに補正するためのガンマ補正用トランジスタのゲート信号ｃγｘとを生成することができる。
【００９４】
図１２に、第２の実施形態における信号電極駆動回路１００の動作タイミングの一例を示す。
【００９５】
ここでは、６ビットの階調データＤ５〜Ｄ０が「０１１１００」であり、階調電圧Ｖγｘを、極性反転駆動で負極性から正極性に反転されて出力される場合について説明する。
【００９６】
信号電極駆動制御回路５８は、ラッチパルス信号ＬＰにより規定される一水平走査期間の初めの期間だけプリチャージ信号ＰＣをアクティブにする。これにより、プリチャージ回路７０において、出力電極Ｖｏｕｔの電圧は、プリチャージ線に供給されている電圧ＶＣＯＭに設定される（第１ステージ）。
【００９７】
続いて、ラッチ回路５６から該階調データが入力された信号電極駆動制御回路５８は、該階調データに基づいて目的電圧がＶ２８であることを示す選択信号ｃ２８をアクティブにする。これにより、ＤＡＣ回路７２において、電圧選択用ｐ型ＭＯＳトランジスタＴｐ２８のみが導通し、基準電圧発生回路６０から供給される複数の基準電圧のうち基準電圧Ｖ２８が供給される基準電圧信号線と、出力電極Ｖｏｕｔとが電気的に接続される。そして、出力電極Ｖｏｕｔの電圧は、基準電圧Ｖ２８に設定される（第２ステージ）。
【００９８】
次に、ラッチ回路５６から該階調データが入力された信号電極駆動制御回路５８は、該階調データに基づき、ガンマ補正電圧Ｖγｘに補正するためのゲート信号ｃγｘを生成する。これにより、駆動電圧調整回路（ガンマ補正回路）１１０において、ゲート信号ｃγｘがゲート電極に印加されるガンマ補正用トランジスタが導通し、ガンマ補正電圧Ｖγｘと出力電極Ｖｏｕｔとが電気的に接続される。そして、出力電極Ｖｏｕｔの電圧は、ガンマ補正電圧Ｖγｘに調整されることになる。
【００９９】
このように第２の実施形態によれば、液晶パネル２０の信号電極に接続される出力電極を、オペアンプを用いることなく駆動するようにしたので、オペアンプに定常的に流れる電流消費を削減し、低消費電力化を図ることができる。また駆動電圧調整回路としてガンマ補正回路を用いるようにしたので、非常に簡素な構成で、表示パネルの階調表示を実現することができる。
【０１００】
２．３  第３の実施形態
第３の実施形態では、駆動電圧調整回路として、第１の実施形態におけるＰＷＭ回路と第２の実施形態におけるガンマ補正回路とが用いられている。
【０１０１】
図１３に、第３の実施形態における信号電極駆動回路の構成例を示す。
【０１０２】
ただし、第１及び第２の実施形態における信号電極駆動回路６２、１００と同一部分は同一符号を付し、適宜説明を省略する。
【０１０３】
第３の実施形態における信号電極駆動回路１２０は、第１の実施形態における信号電極駆動回路６２と同様のプリチャージ回路７０及びＤＡＣ回路７２を含む。信号電極駆動回路１２０は、駆動電圧調整回路１３０を含む。駆動電圧調整回路１３０は、ＰＷＭ回路１３２とガンマ補正回路１３４とを含む。このような信号電極駆動回路１２０は、図３に示す信号ドライバＩＣの信号電極駆動回路として採用することができる。
【０１０４】
第３の実施形態における駆動電圧調整回路１３０については、ＰＷＭ回路１３２とガンマ補正回路１３４が第１及び第２の実施形態と同様であるため詳細な説明を省略する。
【０１０５】
このように第３の実施形態では、駆動電圧調整回路１３０として、第１の実施形態における駆動電圧調整回路７４と同等の機能を有するＰＷＭ回路１３２と、第２の実施形態における駆動電圧調整回路１１０と同等の機能を有するガンマ補正回路１３４とを用いるようにしたので、ＰＷＭ回路１３２による電圧調整の際に、ガンマ補正回路１３４によりバイアス電流を流してガンマ補正を合わせて行うことができる。
【０１０６】
３．  その他
上述の実施の形態においては、ＴＦＴを用いた液晶パネルを備える液晶装置を例に説明したが、これに限定されるものではない。例えば、出力電極Ｖｏｕｔに設定した電圧を、所与の電流変換回路により電流に変えて、電流駆動型の素子に供給するようにしてもよい。このようにすれば、例えば信号電極及び走査電極により特定される画素に対応して設けられた有機ＥＬ素子を含む有機ＥＬパネルを表示駆動する信号ドライバＩＣにも適用することができる。
【０１０７】
図１４に、このような信号ドライバＩＣにより駆動される有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例を示す。
【０１０８】
有機ＥＬパネルは、信号電極Ｓｍと走査電極Ｇｎとの交差点に、駆動ＴＦＴ８００ｎｍと、スイッチＴＦＴ８１０ｎｍと、保持キャパシタ８２０ｎｍと、有機ＬＥＤ８３０ｎｍとを有する。駆動ＴＦＴ８００ｎｍは、ｐ型トランジスタにより構成される。
【０１０９】
駆動ＴＦＴ８００ｎｍと有機ＬＥＤ８３０ｎｍとは、電源線に直列に接続される。
【０１１０】
スイッチＴＦＴ８１０ｎｍは、駆動ＴＦＴ８００ｎｍのゲート電極と、信号電極Ｓｍとの間に挿入される。スイッチＴＦＴ８１０ｎｍのゲート電極は、走査電極Ｇｎに接続される。
【０１１１】
保持キャパシタ８２０ｎｍは、駆動ＴＦＴ８００ｎｍのゲート電極と、キャパシタラインとの間に挿入される。
【０１１２】
このような有機ＥＬ素子において、走査電極Ｇｎが駆動されスイッチＴＦＴ８１０ｎｍがオンになると、信号電極Ｓｍの電圧が保持キャパシタ８２０ｎｍに書き込まれると共に、駆動ＴＦＴ８００ｎｍのゲート電極に印加される。駆動ＴＦＴ８００ｎｍのゲート電圧Ｖｇｓは、信号電極Ｓｍの電圧によって決まり、駆動ＴＦＴ８００ｎｍに流れる電流が定まる。駆動ＴＦＴ８００ｎｍと有機ＬＥＤ８３０ｎｍとは直列接続されているため、駆動ＴＦＴ８００ｎｍに流れる電流がそのまま有機ＬＥＤ８３０ｎｍに流れる電流となる。
【０１１３】
したがって、保持キャパシタ８２０ｎｍにより信号電極Ｓｍの電圧に応じたゲート電圧Ｖｇｓを保持することによって、例えば１フレーム期間中において、ゲート電圧Ｖｇｓに対応した電流を有機ＬＥＤ８３０ｎｍに流すことで、当該フレームにおいて光り続ける画素を実現することができる。
【０１１４】
図１５（Ａ）に、信号ドライバＩＣを用いて駆動される有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例を示す。図１５（Ｂ）に、この画素回路の表示制御タイミングの一例を示す。
【０１１５】
この場合も、有機ＥＬパネルは、駆動ＴＦＴ９００ｎｍと、スイッチＴＦＴ９１０ｎｍと、保持キャパシタ９２０ｎｍと、有機ＬＥＤ９３０ｎｍとを有する。
【０１１６】
図１４に示した２トランジスタ方式の画素回路と異なる点は、定電圧の代わりにスイッチ素子としてのｐ型ＴＦＴ９４０ｎｍを介して定電流源９５０ｎｍからの定電流Ｉｄａｔａを画素に供給するようにした点と、電源線にスイッチ素子としてのｐ型ＴＦＴ９６０ｎｍを介して保持キャパシタ９２０ｎｍ及び駆動ＴＦＴ９００ｎｍと接続するようにした点である。
【０１１７】
このような有機ＥＬ素子において、まずゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０をオフにして電源線を遮断し、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０ｎｍとスイッチＴＦＴ９１０ｎｍをオンにして、定電流源９５０ｎｍからの定電流Ｉｄａｔａを駆動ＴＦＴ９００ｎｍに流す。
【０１１８】
駆動ＴＦＴ９００ｎｍに流れる電流が安定するまでの間に、保持キャパシタ９２０ｎｍには定電流Ｉｄａｔａに応じた電圧が保持される。
【０１１９】
続いて、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０ｎｍとスイッチＴＦＴ９１０ｎｍをオフにし、更にゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０ｎｍをオンにし、電源線と駆動ＴＦＴ９００ｎｍ及び有機ＬＥＤ９３０ｎｍを電気的に接続する。このとき、保持キャパシタ９２０ｎｍに保持された電圧により、定電流Ｉｄａｔａとほぼ同等か、又はこれに応じた大きさの電流が有機ＬＥＤ９３０ｎｍに供給される。
【０１２０】
このような有機ＥＬ素子では、例えば、走査電極をゲート電圧Ｖｓｅｌが印加される電極、信号電極をデータ線として構成することができる。
【０１２１】
有機ＬＥＤは、透明アノード（ＩＴＯ）の上部に発光層を設け、更にその上部にメタルカソードを設けるようにしても良いし、メタルアノードの上部に、発光層、光透過性カソード、透明シールを設けるようにしても良く、その素子構造に限定されるものではない。
【０１２２】
以上説明したような有機ＥＬ素子を含む有機ＥＬパネルを表示駆動する信号ドライバＩＣを、上述したように構成することによって、有機ＥＬパネルについて汎用的に用いられる信号ドライバＩＣを提供することができる。
【０１２３】
また、有機ＥＬ素子の他に、マイクロミラーデバイス（ＭＭＤ）を表示素子として設けた表示パネルを駆動する場合に適用することができる。
【０１２４】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、プラズマディスプレイ装置にも適用可能である。
【図面の簡単な説明】
【図１】液晶装置の構成の概要を示す構成図である。
【図２】液晶パネルの構成の一例を示す構成図である。
【図３】信号ドライバＩＣの構成の概要を示すブロック図である。
【図４】信号電極駆動回路の原理構成の概要を示すブロック図である。
【図５】第１の実施形態における信号電極駆動回路の構成例を示す回路図である。
【図６】階調データについて説明するための説明図である。
【図７】階調特性について説明するための説明図である。
【図８】図８（Ａ）は、第１の実施形態において、階調データと、第２ステージの目的電圧及び第３ステージのゲート信号との関係を説明するための説明図である。図８（Ｂ）は、出力電極の電圧変化を説明するための説明図である。
【図９】第１の実施形態における出力電圧の変化の一例を示すタイミング図である。
【図１０】第２の実施形態における信号電極駆動回路の構成例を示す回路図である。
【図１１】第２の実施形態において、階調データと、第２ステージの目的電圧及び第３ステージのゲート信号との関係を説明するための説明図である。
【図１２】第２の実施形態における出力電圧の変化の一例を示すタイミング図である。
【図１３】第３の実施形態における信号電極駆動回路の構成例を示す回路図である。
【図１４】有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例を示す構成図である。
【図１５】図１５（Ａ）は、有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例を示す回路構成図である。図１５（Ｂ）は、画素回路の表示制御タイミングの一例を示すタイミング図である。
【符号の説明】
１０  液晶装置（表示装置）
２０、４４  液晶パネル（表示パネル）
２２ｎｍ  ＴＦＴ
２４ｎｍ  液晶容量
２６ｎｍ  画素電極
２８ｎｍ  対向電極
３０  信号ドライバＩＣ（表示駆動回路）
３２  走査ドライバＩＣ
３４  電源回路
３６  コモン電極駆動回路
３８  信号制御回路
４０  信号ドライバ（表示駆動回路）
４２  走査ドライバ（走査電極駆動回路）
５０  入力ラッチ回路
５２  シフトレジスタ
５４  ラインラッチ回路
５６  ラッチ回路
５８  信号電極駆動制御回路
６０  基準電圧発生回路
６２、１００、１２０  信号電極駆動回路
７０  プリチャージ回路
７２  ＤＡＣ回路（電圧選択回路）
７４  駆動電圧調整回路（ＰＷＭ回路）
１１０  駆動電圧調整回路（ガンマ補正回路）
１３０  駆動電圧調整回路
１３２  ＰＷＭ回路
１３４  ガンマ補正回路
【図１】
0003627710.tif 000002
【図２】
0003627710.tif 000003
【図３】
0003627710.tif 000004
【図４】
0003627710.tif 000005
【図５】
0003627710.tif 000006
【図６】
0003627710.tif 000007
【図７】
0003627710.tif 000008
【図８】
0003627710.tif 000009
【図９】
0003627710.tif 000010
【図１０】
0003627710.tif 000011
【図１１】
0003627710.tif 000012
【図１２】
0003627710.tif 000013
【図１３】
0003627710.tif 000014
【図１４】
0003627710.tif 000015
【図１５】
0003627710.tif 000016