(57)【特許請求の範囲】
【請求項１】
通常周波数のクロックで動作する通常動作モードと極低周波数のクロックで動作する極低速モードとを有するマイクロコントローラにおいて、
前記極低速モードにおいては、セルフリフレッシュモードで動作することによりデータを保持するＤＲＡＭと、
前記ＤＲＡＭの動作モードを制御するＤＲＡＭ制御回路と、
前記極低速モードで動作するＲＯＭと、
前記極低速モード或いは通常動作モードに対応するクロックの情報を格納するクロックモード指定レジスタを備えたクロック制御回路と、
プログラムを実行するアドレス空間を制御するリマップ制御回路と、
アドレス変更回路と、
を備え、
通常動作モード時に極低速モードが指定された時に、前記クロックモード指定レジスタに極低周波数に対応する値を設定することにより、前記クロック制御回路から出力される第１制御信号に基づいて前記ＤＲＡＭ制御回路が前記ＤＲＡＭをセルフリフレッシュモード動作に移行させると共に、ＤＲＡＭがセルフリフレッシュモードに移行したことを示す確認信号を出力し、前記リマップ制御回路は、当該確認信号に基づいて、前記アドレス変更回路を制御し、プログラムの実行アドレスを前記ＤＲＡＭから前記ＲＯＭのアドレスに切り換える第２の制御信号を出力することを特徴とするマイクロコントローラ。
【請求項２】
前記極低速モード指定時に、前記ＤＲＡＭ上の一つの命令を実行することにより前記クロックモード指定レジスタの値を設定している間に、前記第１及び第２の制御信号と前記確認信号が出力され、前記第２の制御信号により当該一つの命令の次の命令がＲＯＭ上で実行されるように前記アドレス変更回路が制御されることを特徴とする請求項１記載のマイクロコントローラ。
【請求項３】
請求項１記載のマイクロコントローラは、更に、割り込み制御回路を備え、極低速モードによる動作中に、通常動作モードへの復帰を指示する割り込み信号が前記割り込み制御回路に入力されると、該割り込み制御回路は、前記クロックモード指定レジスタの値を通常動作モードに対応するクロックの情報に書き換えることにより、前記クロック制御回路が前記第１制御信号を無効化し、これを受けてＤＲＡＭ制御回路は前記ＤＲＡＭのセルフリフレッシュモードを解除すると共に前記リマップ制御回路に対して前記確認信号の無効化を通知し、これを受けた前記リマップ制御回路は、前記第２の制御信号を切り換えることにより、前記アドレス変更回路を制御して、プログラムの実行アドレスをＲＯＭからＤＲＡＭのアドレスに変更することを特徴とする請求項１記載のマイクロコントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロプロセッサを通常のクロック周波数で動作する通常動作モードと、極低速のクロック周波数で動作する極低速動作モードとの間で切り換え可能とするための制御機能を備えたマイクロコントローラに関する。
【０００２】
【従来の技術】
近年、移動電話等の携帯機器の普及に伴って、マイクロプロセッサを低消費電力で長期間動作させる必要が生じており、電池寿命の長期化及びプロセッサの動作クロックをその動作モードに応じて動的に変化させ、低消費電力化を図る技術が注目されている。しかしながら、クロック周波数の低速化が促進されることにより、携帯機器に与える影響も大きく成ってきている。例えば、現在のメモリの主流であるＤＲＡＭは、一定の周波数以上でリフレッシュを行う必要があるため、この周波数以下の極低速のクロックで動作させることはできない。
【０００３】
図５は、極低速モードを有する従来のマイクロコントローラの構成例であり、データバス４０１に、ＣＰＵ４１５、ＤＲＡＭ４０２、ＳＲＡＭ４０３、割り込み制御回路４１６及びクロックモード指定レジスタ４０５を内蔵するクロック制御回路が接続されている。尚、図示していないがＲＯＭも接続されている。
【０００４】
ＤＲＡＭ４０２は微少キャパシタを用いてデータを保持しているので、定期的に内容を保存するためのリフレッシュ動作を行わないとそのデータを消失してしまう。このリフレッシュの為の最下限のクロック周波数が存在し、与えられたクロック周波数がこの最下限の周波数より低い周波数の場合には、そのデータを保持するためにセルフリフレッシュモードで動作させる必要がある。
【０００５】
ＳＲＡＭ４０３は、高速かつ低電圧で動作するが、ビット当たりのパターン面積が大きいため高価であり、マイクロプロセッサなどのチップ上には小容量のＳＲＡＭしか搭載できないという制限がある。
【０００６】
命令キュー４０４は、通常ＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  ，Ｆｉｒｓｔ  Ｏｕｔ）で構成され、順番に実行される命令を蓄えておき、次に実行する命令を命令レジスタＩＲ４０６に送る。尚、プログラムカウンタ４０９は、次に実行する命令のアドレスを指定するためのレジスタであり、命令のバイト数に従ってカウントする。そのアドレスは、アドレスバス４１０に出力され、ＤＲＡＭ４０２のアドレスＤｒａｍＡｄｒ及びＳＲＡＭ４０３のアドレスＳｒａｍＡｄｒを供給する。また、ＲＯＭのアドレスＲｏｍＡｄｒも供給される。
【０００７】
通常、ＤＲＡＭ４０２が極低速モードへ移行する方法として、クロックモード指定レジスタ４０５に動作モードに対応した値を設定することによりクロック制御回路４０７を介してＣＰＵを極低速モードに移行させる方法がある。この指定を受けたクロック制御回路４０７は、マイクロコントローラの各部に、この指定に対応した周波数のクロックを供給する。クロック制御回路４０７が極低速クロックモード指定信号ＭｏｄｅＲｅｑをＤＲＡＭ制御回路４０８に入力すると、ＤＲＡＭ制御回路４０８はＤＲＡＭをセルフリフレッシュモードへ移行させる。
【０００８】
割り込み制御回路４１６は、内部もしくは外部からの割り込み要求信号ＩｎｔＲｅｑを受けるとＣＰＵ４１５に対して割り込み信号Ｉｎｔを出力する。この要求を受けたＣＰＵ４１５は、割り込み処理ルーチンにジャンプし、その割り込み要因に応じた処理を行う。割り込み要因については内部要因による割り込み、例えば、メモリ異常などにより実行不可能な命令を実行しようとした場合の割り込み、もしくは外部要因による割り込み、例えば、タイマー割り込みやキーボードからの割り込み等が考えられる。ここでは、極低速モードで動作中のＣＰＵ４１５を通常動作モードに復帰させるのに使用する。
【０００９】
図５に示す従来のマイクロコントローラが極低速クロックで動作するまでのプロセスを説明する。図６は、図５の従来のマイクロコントローラが動作するアドレス空間を示す概念図である。図６において、アドレス空間は、最下位のアドレスが０ｘ００００から始まり、最上位のアドレスが０ｘｆｆｆｆである。本来ＲＯＭ上に置かれたプログラムはローダによりＤＲＡＭにコピーされ、高速に実行される。しかし、極低速クロックではＤＲＡＭはセルフリフレッシュモードに移行するので、このままではプログラムの実行が不可能となる。そこで、極低速モードに移行するために、ＳＲＡＭ４０３上の極低速モード移行ルーチンにジャンプさせる。即ち、ＤＲＡＭ上のジャンプ命令のアドレスＤｒａｍＡｄｒからＳＲＡＭ上の極低速モード移行ルーチンの先頭アドレスＳｒａｍＡｄｒにジャンプさせる。極低速モード移行ルーチンでは、その移行に必要な処理を行い、そのモードが解除されるまで、ＳＲＡＭ上でプログラムを実行する。従って、ＳＲＡＭ上のプログラムは、ＤＲＡＭ上のプログラムと同一にすることができる。極低速モードの解除はＳＲＡＭ上の命令で解除することもできるし、ＣＰＵ４１５に対する割り込みルーチンで処理することもできる。但し、この割り込み処理ルーチンはＳＲＡＭ上に置く必要がある。極低速モードに移行する別の方法は、極低速クロックでも動作するＲＯＭ上にジャンプさせる方法である。この場合は、ＲＯＭ上の対応する処理ルーチンの先頭アドレスＲｏｍＡｄｒにジャンプさせる。
【００１０】
【発明が解決しようとする課題】
従来の極低速モードでは、高価で小容量しかチップ上に搭載できないＳＲＡＭ４０３を用いることも多かった。仮に殆どのＤＲＡＭ上のプログラムと同一のコピーをＳＲＡＭ４０３上に置くことが出来たにしても、相当容量のＳＲＡＭを消費することになり現実的ではない。また、マイクロコントローラの外部にＳＲＡＭを置く方法は、高価で、かつ複雑なシステムになってしまう。この点ＲＯＭを使用する場合は、低価格で、大容量にすることが容易である。
【００１１】
しかしながら、何れの方法を用いたとしても、極低速モードと通常モードとの間の移行に際して、相当数の処理ステップを実行する必要があり、即時性が無いことに変わりはない。このことを具体例により説明する。例えば、極低速モードで動作中に、外部要因（高速なデータ受信）によりデータを取り出す必要がある場合、割り込み処理を実行して通常動作モードに戻す処理を行った後、通常モードによる動作でデータを受信するようになる。この場合、通常モード（２０ＭＨｚのクロックによる動作モード）に戻すまでは、極低速モード（２ＭＨｚのクロックによる動作モード）でプログラムを実行するため、割り込み処理ルーチンが３０ステップ、通常モードに戻す処理が２０ステップの命令から構成されているとすると、極低速モード時には２５μＳの時間がかかることになり、５００Ｋｂｐｓ（データ長８ビット、スタートビット１、ストップビット１の場合、データ周期２０μＳ）で通信を行っているシリアル通信があるとすると、極低速モードでは、通信エラーを起こしてしまう。
このように、従来の極低速モードと通常動作モード間の動作モード移行処理を、ソフト的な割り込み処理により実行しようとすると、即時性が失われるため処理が間に合わす、誤動作を生じるという問題点がある。
【００１２】
この発明は、上記課題を解決して、即時性を失うことのなく極低速モードと通常動作モードとの間の動作モード移行を行うことが出来るマイクロコントローラを提供することを目的とする。
【００１３】
【課題を解決するための手段】
そのために、この発明のマイクロコントローラにおいては、極低速モードにおいては、セルフリフレッシュモードで動作することによりデータを保持するＤＲＡＭと、ＤＲＡＭの動作モードを制御するＤＲＡＭ制御回路と、極低速モードで動作するＲＯＭと、極低速モード或いは通常動作モードに対応するクロックの情報を格納するクロックモード指定レジスタを備えたクロック制御回路と、プログラムを実行するアドレス空間を制御するリマップ制御回路と、アドレス変更回路と、を備え、通常動作モード時に極低速モードが指定された時に、クロックモード指定レジスタに極低周波数に対応する値を設定することにより、クロック制御回路から出力される第１制御信号に基づいてＤＲＡＭ制御回路がＤＲＡＭをセルフリフレッシュモード動作に移行させると共に、ＤＲＡＭがセルフリフレッシュモードに移行したことを示す確認信号を出力し、リマップ制御回路は、この確認信号に基づいて、アドレス変更回路を制御し、プログラムの実行アドレスをＤＲＡＭからＲＯＭのアドレスに切り換える第２の制御信号を出力する。
【００１４】
また、この発明のマイクロコントローラにおいては、更に、割り込み制御回路を備え、極低速モードによる動作中に、通常動作モードへの復帰を指示する割り込み信号が割り込み制御回路に入力されると、割り込み制御回路は、クロックモード指定レジスタの値を通常動作モードに対応するクロックの情報に書き換えることにより、クロック制御回路が前記第１制御信号を無効化し、これを受けてＤＲＡＭ制御回路はＤＲＡＭのセルフリフレッシュモードを解除すると共にリマップ制御回路に対して確認信号の無効化を通知し、これを受けたリマップ制御回路は、第２の制御信号を切り換えることにより、アドレス変更回路を制御して、プログラムの実行アドレスをＲＯＭからＤＲＡＭのアドレスに変更する。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図１は、本発明の実施の形態の形態におけるマイクロコントローラの構成図である。図１において、データバス１０１に、ＣＰＵ１１５、ＤＲＡＭ１０２、ＲＯＭ１０３、割り込み制御回路１１６及びクロックモード指定レジスタ１０５を内蔵するクロック制御回路が接続されており、ＳＲＡＭ等も接続されているがここでは省略している。
【００１６】
ＤＲＡＭ１０２は、図５のものと基本的には同一であるが、クロックモード指定レジスタ１０５の指定を受けてクロック制御回路１０７が出力するＭｏｄｅＲｅｑ信号に対して、セルフリフレッシュモードに移行した旨の確認信号ＭｏｄｅＡｃｋを出力する点が異なっている。
【００１７】
ＲＯＭ１０３は、低電圧で動作し、かつ、ビット当たりのパターン面積が小さいので、大容量にすることができる。
【００１８】
命令キュー１０４は、通常ＦＩＦＯで構成され、順番に実行される命令を蓄積しておき、次に実行する命令を命令レジスタＩＲ１０６に送る。この命令キュー１０４は制御回路を含んでいる。
【００１９】
この実施の形態におけるリマップ制御回路１１１は、主にアドレス空間上でＤＲＡＭとＲＯＭ間での移行を制御する機能を有している。図２は、この実施の形態におけるアドレス空間の説明図であり、リマップ制御回路１１１は、ＤＲＡＭ１０２が極低速モード（セルフリフレッシュモード）に移行した旨の確認信号ＭｏｄｅＡｃｋを受領した後、アドレス変更回路１１４内部のマルチプレクサＭＰＸ１１２を制御する信号Ｒｏｍｓｅｌを出力する。
【００２０】
この信号Ｒｏｍｓｅｌは、オフセットアドレスｏｆｓＡｄｒか“０”かをマルチプレクサＭＰＸ１１２において選択する信号で、オフセットアドレスｏｆｓＡｄｒを選択した場合には、実行アドレスはＤＲＡＭ１０２上に移行し、“０”が選択されると、実行アドレスはＲＯＭ１０３上に移行する。これは、パワーオンリセット時などのリセット時において、前記ＲｏｍＳｅｌ信号が無効の時に（即ち“０”が選択されている時に）ＲＯＭ１０３上のプログラム実行させるようにしたためである。
【００２１】
別個に置かれたローダもしくはＲＯＭ上のローダは、ＲＯＭ上のプログラムをＤＲＡＭ１０２上にコピーし、プログラムを高速で実行するために制御をＤＲＡＭ１０２上に移行させる。従って図２に示したように、同一内容のプログラムがオフセットアドレスｏｆｓＡｄｒを隔ててアドレス空間上に併存している。
【００２２】
この実施の形態では、リマップ制御回路１１１から出力されるＣｌｋＣｔｒは、クロック制御回路１０７に入力され、実際にクロックを極低速から通常クロックに移行したり、その逆の制御を行うのに使用される。
【００２３】
尚、前述のオフセットアドレスｏｆｓＡｄｒ等の加算は加算器ＡＤＤ１１３において行われ、その加算値はアドレスバス１１０に出力され、これによりＤＲＡＭ１０２上のアドレスＤｒａｍＡｄｒ及びＲＯＭ１０３上のアドレスＲｏｍＡｄｒを供給する。尚、命令キュー１０４中にジャンプ命令が存在しても、この実施の形態においては、その命令が有するアドレスが直接プログラムカウンタにセットされるわけではないので、相対アドレスであれ絶対アドレスであれ問題はおこらない。
【００２４】
図５に示した従来のマイクロコントローラにおいては、ＲＯＭ上で極低速モードから通常モードへの移行ルーチンを実行したので、この移行に即時性がなく通信エラーなどの障害が発生していた。しかしながら、本実施の形態においては、通常モードへの移行を指定してから、実際にこのモードに移行するまでの処理をゲートレベルの遅延時間で行うことができる。
【００２５】
ＤＲＡＭ１０２上で最後に実行された命令がクロックモード指定レジスタ１０５に極低速モードに対応するクロック周波数に関連する情報をセットすると、クロック制御回路１０７は極低速モード指定信号ＭｏｄｅＲｅｑをＤＲＡＭ制御回路１０８に入力し、ＤＲＡＭ１０２はこの指定をうけて極低速モードに移行する。
【００２６】
この移行の完了を通知する為にＤＲＡＭ制御回路１０８は、確認信号ＭｏｄｅＡｃｋを出力する。尚、モード変更指示を受けてから、実際に動作クロック周波数が極低速周波数に移行し、上記確認信号が出力されるまでの間に、新たな命令が実行されることはなく、上記処理がすべてハードウェアのゲートレベルの遅延時間内に終了することから、次の命令はＤＲＡＭ１０２上の最後の命令アドレスＤｒａｍＡｄｒに対してＲＯＭ上のアドレスＲｏｍＡｄｒ＝ＤｒａｍＡｄｒ−ｏｆｓＡｄｒ＋１の命令を実行することができる。
【００２７】
尚、このゲート処理遅延時間が、動作クロックの周期に対して十分な空き時間がとれないような場合には、ＣＰＵに対して待機時間を持つ命令を実行させるとよい。しかし、既に、極低速モードに移行した後であるので、通常ＲＯＭ１０３からの命令読み出しには十分な余裕が生じる。
【００２８】
本実施の形態においては、極低速モードから通常モードに復帰する際に、ＣＰＵ１１５に対して割り込むのではなく、割り込み制御回路１１６からクロック制御回路１０７内部のクロックモード指定レジスタ１０５に対して、その保持データを書き換えるＣｌｋＲｅｇＷｒ信号を出力することを特徴としている。
【００２９】
従来技術の説明でも述べたように、極低速モードのＲＯＭ上でプログラムを実行しているＣＰＵに対して、ソフト的に割り込み処理を行う時間的余裕が無い場合には、割り込み要求信号ＩｎｔＲｅｑを受けた割り込み制御回路１１６が、内部の割り込み要因判別回路６１７（図４参照）でその要因を判別し、制御信号ＣｌｋＲｅｇＷｒを出力する。この信号によりクロックモード指定レジスタ１０５が保持するデータを通常モードに対応するデータに書き換える。
【００３０】
図４は、本発明の実施の形態における割り込み制御回路１１６の構成図である。この割り込み制御回路１１６では、割り込み要求信号ＩｎｔＲｅｑを受けた割り込み要求識別回路６１７がその割り込みの種類と優先度に応じて二つの信号を出力する。第一の信号Ｉｎｔ１は割り込み許可フラグ６１８からの割り込み許可信号ＩｎｔＥｎを受けてゲートＧ１の出力として割り込み信号ＩｎｔをＣＰＵ１１５に対して出力する。これは、通常の割り込みである。
【００３１】
これに対して、第二の出力Ｉｎｔ２は、クロック変更許可フラグ６１９からのクロック変更許可信号ＣｌｋＣｈｇＥｎを受けてゲートＧ２の出力として、クロックモード指定レジスタ１０５を制御する信号ＣｌｋＲｅｇＷｒを出力する。これらの割り込み信号Ｉｎｔ及びＣｌｋＲｅｇＷｒはそれぞれ独立しているので、ＣＰＵ１１５に対する割り込み処理ルーチンと極低速クロックとは独立して設定することができる。従って、本実施の形態におけるマイクロコントローラが、極低速モードから通常動作モードに復帰した後に、通常のクロックモードで割り込みルーチンを処理することも可能である。
【００３２】
ＲＯＭ１０３上の命令を実行する極低速モードから通常動作モードにおけるＤＲＡＭ１０２上の命令の実行に復帰するには以下のような過程をとる。ＲＯＭ１０３上の最後の命令がクロックモード指定レジスタ１０５に対して、極低速モードの解除を行うための値を設定すると、クロック制御回路１０７はＤＲＡＭ制御回路１０８に対して極低速モード指定信号ＭｏｄｅＲｅｑを無効にする。これを受けたＤＲＡＭ制御回路１０８は、ＤＲＡＭの極低速モード（セルフリフレッシュモード）を解除し、この解除完了を通知するために、確認信号ＭｏｄｅＡｃｋを無効とする。また、リマップ制御回路１１１は、確認信号ＭｏｄｅＡｃｋの無効化を受けて、アドレス変更回路１１４のマルチプレクサＭＰＸ１１２の制御信号ＲｏｍＳｅｌを切り換えて、アドレスｏｆｓＡｄｒを選択させ、アドレスがＤＲＡＭ１０２上のアドレスに切り替わるように制御する。また、制御信号ＣｌｋＣｔｒはクロック制御回路１０７に入力され、クロック周波数が通常のクロック周波数に復帰する。
【００３３】
図３は、本発明の実施の形態における動作モード遷移フローチャートであり、スタート（３０１）した後、ＣＰＵはＲＯＭ上のローダを実行し、ＲＯＭの内容をＤＲＡＭ１０２上にコピーし、制御をＤＲＡＭ上に移す。従って、本実施の形態においては、リセット直後の動作モードは極低速モードではない。この後、極低速モードの指定があるまで、通常動作モードを継続する（３０２）。ステップ３０２で動作モードの変更指定があると、ステップ３０３において、極低速モードの指定か否かが判定され、その結果に応じて、処理が分岐する。
【００３４】
先ず、極低速モードが指定された場合は、ＤＲＡＭ１０２はセルフリフレッシュモードに移行する（３０４）。その確認信号ＭｏｄｅＡｃｋを受けて、リマップ制御回路１１１は、アドレス変更回路１１４がオフセットアドレス“０”を選択するように制御信号を出力し（３０５）、その結果ＲＯＭ１０３上でプログラムが実行される（３０６）。
【００３５】
ステップ３０３の指定が極低速モードの指定でない場合、即ち通常モードへの復帰指定である場合、ＤＲＡＭ１０２はセルフリフレッシュモードを解除し（３０７）、その確認信号ＭｏｄｅＡｃｋの無効化を受けて、リマップ制御回路１１１は、アドレス変更回路がオフセットアドレスｏｆｓＡｄｒを選択するように制御信号を切り換える（３０８）。その結果再びＤＲＡＭ１０２上でプログラムが実行される（３０９）。
【００３６】
【発明の効果】
以上、詳細に説明したように、この発明によれば、極低速モードにおいては、セルフリフレッシュモードで動作することによりデータを保持するＤＲＡＭと、ＤＲＡＭの動作モードを制御するＤＲＡＭ制御回路と、極低速モードで動作するＲＯＭと、極低速モード或いは通常動作モードに対応するクロックの情報を格納するクロックモード指定レジスタを備えたクロック制御回路と、プログラムを実行するアドレス空間を制御するリマップ制御回路と、アドレス変更回路と、を備え、通常動作モード時に極低速モードが指定された時に、クロックモード指定レジスタに極低周波数に対応する値を設定することにより、クロック制御回路から出力される第１制御信号に基づいてＤＲＡＭ制御回路がＤＲＡＭをセルフリフレッシュモード動作に移行させると共に、ＤＲＡＭがセルフリフレッシュモードに移行したことを示す確認信号を出力し、リマップ制御回路は、この確認信号に基づいて、アドレス変更回路を制御し、プログラムの実行アドレスをＤＲＡＭからＲＯＭのアドレスに切り換える第２の制御信号を出力する構成とし、更にこの発明のマイクロコントローラにおいては、割り込み制御回路を備え、極低速モードによる動作中に、通常動作モードへの復帰を指示する割り込み信号が割り込み制御回路に入力されると、割り込み制御回路は、クロックモード指定レジスタの値を通常動作モードに対応するクロックの情報に書き換えることにより、クロック制御回路が前記第１制御信号を無効化し、これを受けてＤＲＡＭ制御回路はＤＲＡＭのセルフリフレッシュモードを解除すると共にリマップ制御回路に対して確認信号の無効化を通知し、これを受けたリマップ制御回路は、第２の制御信号を切り換えることにより、アドレス変更回路を制御して、プログラムの実行アドレスをＲＯＭからＤＲＡＭのアドレスに変更する構成としている。従って、極低速モードに移行して、ＤＲＡＭがセルフリフレッシュモードで動作し通常のメモリとしての動作ができない場合にも高価なＳＲＡＭを大量に使用することなく、ＲＯＭ上でプログラムを実行することができる。また、通常モードから極低速モードに移行する時間はゲート遅延程度の時間で済むので、次の命令から極低速モードで実行することができる。極低速モードから通常モードに復帰する場合も同様である。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるマイクロコントローラの構成図である。
【図２】本発明の実施の形態におけるアドレス空間の説明図である。
【図３】本発明の実施の形態における動作モード遷移フローチャートである。
【図４】本発明の実施の形態における割り込み制御回路の構成図である。
【図５】従来のマイクロコントローラの構成図である。
【図６】従来のマイクロコントローラにおけるアドレス空間の説明図である。
【符号の説明】
１０１，４０１    データバス
１０２，４０２    ＤＲＡＭ
１０３            ＲＯＭ
１０４，４０４    命令キュー
１０５，４０５    クロックモード指定レジスタ
１０６，４０６    命令レジスタ
１０７、４０７    クロック制御回路
１０８，４０８    ＤＲＡＭモード制御回路
１０９，４０９    プログラムカウンタ
１１０，４１０    アドレスバス
１１１            リマップ制御回路
１１２            マルチプレクサ
１１３            加算器
１１４            アドレス変更回路
１１５，４１５    ＣＰＵ
１１６，４１６    割り込み制御回路
４０３            ＳＲＡＭ
６１７            割り込み要因識別回路
６１８            割り込み許可フラグ
６１９            クロック変更許可フラグ
【図１】
0003699947.tif 000002
【図２】
0003699947.tif 000003
【図３】
0003699947.tif 000004
【図４】
0003699947.tif 000005
【図５】
0003699947.tif 000006
【図６】
0003699947.tif 000007