(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板に形成された多数の第２導電型の半導体層と、
前記半導体層を形成した側の前記半導体基板表面に、前記半導体基板に接続する第１導電側コンタクト電極およびこの第１導電側コンタクト電極に接続する第１導電側パッド電極からなる第１導電側電極と、
前記半導体層を形成した側の前記半導体基板表面に、前記第２導電型の半導体層に接続する第２導電側コンタクト電極およびこの第２導電側コンタクト電極に接続する第２導電側パッド電極からなる第２導電側電極とを有するＬＥＤアレイにおいて、
前記第２導電側電極は、前記第２導電型の半導体層列に対して第２導電側パッド電極と同じ側に設けられた該第２導電側電極と交差するマトリクス配線と選択的に接続されたマトリクス配線構造を有し、
前記第１導電側電極は、前記第１導電側コンタクト電極と前記第１導電側パッド電極とを同一導電膜により一体形成した層構造であり、前記第１導電側コンタクト電極が、前記第２導電型の半導体層列に対して第２導電側パッド電極と反対側に設けられ、前記第１導電側パッド電極が、前記第１導電側コンタクト電極から前記第２導電型の半導体層列に対して第２導電側パッド電極と同じ側に引き出されて設けられている
ことを特徴とするＬＥＤアレイ。
【請求項２】
前記半導体層に接続する第２導電側電極が、前記半導体基板の前記半導体層形成側の表面に形成されており、
前記第１導電側電極と前記第２導電側電極とが、同じ導電膜材料からなる
ことを特徴とする請求項１記載のＬＥＤアレイ。
【請求項３】
前記導電膜が、Ａｕ膜またはＡｕ合金膜である
ことを特徴とする請求項１記載のＬＥＤアレイ。
【請求項４】
前記Ａｕ合金膜が、ＡｕとＴｉとＰｔとを含む合金膜、あるいはＡｕとＧｅとＮｉを含む合金膜である
ことを特徴とする請求項３記載のＬＥＤアレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＥＤ（発光ダイオード）を同一半導体基板に複数形成したＬＥＤアレイに関し、特に第１導電型の半導体基板に接続する電極と、第２導電型の半導体層に接続する電極とを、ＬＥＤが形成される側の半導体基板表面に形成したＬＥＤアレイに関する。
【０００２】
【従来の技術】
発光ダイオード（以下、単にＬＥＤと記す）アレイは、電子写真プリンタにおける感光ドラムの露光光源（プリントヘッド）等に用いられる。図２８は従来のＬＥＤアレイの構造の一例を示す図であり、（ａ）は上面図、（ｂ）は（ａ）におけるＡ−Ａ’間の断面図である。図２８に示すＬＥＤアレイは、６００［ＤＰＩ］（［Dot／Inch ］）以下に対応するものであり、ｎ型半導体基板１０２にＬＥＤ１１０を一列に配置した構成である。
【０００３】
図２８において、ｎ型半導体基板１０２には、複数のｐ型半導体層１１３が形成されており、ｎ型半導体基板１０２表面には開口部１１６を有する層間絶縁膜１１２が形成されている。この層間絶縁膜１１２上には、開口部１１６においてｐ型半導体層１１３に個別に接続する複数のｐ側電極（個別電極）１１４が形成されている。また、ｎ型半導体基板１０２の裏面全面には、ｎ側電極（共通電極）１１５が形成されている。ＬＥＤ１１０は、ｐ側電極１１４とｎ側電極１１５との間に電圧を印加すると、ｎ型半導体基板１０２とｐ型半導体層１１３の接合面で発光現象を生じ、この発光光をｐ型半導体層１１３表面から外部に放射する。ｐ側電極１１４はアルミ（Ａｌ）膜あるいはＡｌ合金膜により形成され、またｎ側電極１１５は金（Ａｕ）膜あるいはＡｕ合金膜により形成される。
【０００４】
しかし、１２００［ＤＰＩ］以上の超高密度のＬＥＤアレイになると、ｐ側電極のピッチおよびｐ側電極の引き回しのためのスペースが狭くなるため、ｐ側電極ごとにボンディングパッド（ｐ側パッド電極）を設けることが困難となる。そこで、１２００［ＤＰＩ］対応のＬＥＤアレイにおいては、図２９に示すような構造を採用してｐ側パッド電極数を減らしている。図２９（ａ）は１２００［ＤＰＩ］対応の従来のＬＥＤアレイの一例を示す上面図である。図２９（ｂ）は（ａ）のＡ−Ａ’間の断面図であり、図２９（ｃ）は（ａ）のＢ−Ｂ’間の断面図である。
【０００５】
図２９に示すＬＥＤアレイは、高抵抗半導体基板１３２および分離溝１０３により互いに素子分離された複数のｎ型半導体ブロック１１１にそれぞれ複数のＬＥＤを形成したものである。ｎ型半導体ブロック１１１には、複数のｐ型半導体層１１３と、ｐ型半導体層１１３に個別に接続するｐ側電極１４４と、ｎ型半導体ブロック１１１に接続するｎ側コンタクト電極１４５ａと、ｎ側コンタクト電極１４５ａに接続するｎ側パッド電極１４５ｂが形成されている。ブロック内の複数のｐ側電極１４４のうち、所定数のｐ側電極だけがｐ側パッド電極１４４ｂを有する（図２９では、１ブロックにつき１つのｐ側パッド電極１４４ｂを形成している）。ｎ側コンタクト電極１４５ａおよびｎ側パッド電極１４５ｂにより構成されるｎ側電極１４５は、ブロック内のＬＥＤに共通の電極である。さらに、ブロック間の所定のｐ側電極１４４にビアホール１２１において接続するｐ側マトリクス配線１０４を形成し、このｐ側マトリクス配線１０４により、ｐ側パッド電極を持たないｐ側電極１４４を他のｎ型半導体ブロック１１１のｐ側パッド電極を有するｐ側電極１４４に接続している。ｎ型半導体ブロック１１１とｐ側マトリクス配線１０４の間には、第１層間絶縁膜１４２が形成されており、またｐ側マトリクス配線１０４とｐ側電極１４４の間には、第２層間絶縁膜１４８が形成されている。
【０００６】
【発明が解決しようとする課題】
しかしながら上記従来のＬＥＤアレイにおいては、ｐ側電極とｎ側電極とを異なった導電膜材料で別々に形成し、また図２９に示すＬＥＤアレイにおいては、ｎ側コンタクト電極と、ｎ側パッド電極とをさらに別々に形成するため、製造工程数が多くなり、製造コストが高くなるという問題があった。
【０００７】
本発明はこのような従来の問題を解決するものであり、低コスト化および製造エ程の簡略化を図ることができるＬＥＤアレイおよびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために本発明のＬＥＤアレイは、第１導電型の半導体基板に形成された多数の第２導電型の半導体層と、前記半導体層を形成した側の前記半導体基板表面に、前記半導体基板に接続する第１導電側コンタクト電極およびこの第１導電側コンタクト電極に接続する第１導電側パッド電極からなる第１導電側電極と、前記半導体層を形成した側の前記半導体基板表面に、前記第２導電型の半導体層に接続する第２導電側コンタクト電極およびこの第２導電側コンタクト電極に接続する第２導電側パッド電極からなる第２導電側電極とを有するＬＥＤアレイにおいて、前記第２導電側電極は、前記第２導電型の半導体層列に対して第２導電側パッド電極と同じ側に設けられた該第２導電側電極と交差するマトリクス配線と選択的に接続されたマトリクス配線構造を有し、前記第１導電側電極は、前記第１導電側コンタクト電極と前記第１導電側パッド電極とを同一導電膜により一体形成した層構造であり、前記第１導電側コンタクト電極が、前記第２導電型の半導体層列に対して第２導電側パッド電極と反対側に設けられ、前記第１導電側パッド電極が、前記第１導電側コンタクト電極から前記第２導電型の半導体層列に対して第２導電側パッド電極と同じ側に引き出されて設けられていることを特徴とする。もちろん、第１導電側コンタクト電極と第１導電側パッド電極と第２導電側電極とを同一導電膜により形成しても良い。また上記の導電膜としては、例えばＡｕ膜またはＡｕ合金膜を用いる。
【００１２】
【発明の実施の形態】
第１の実施形態
図１は本発明の第１の実施形態のＬＥＤアレイ１の構造を示す上面図である。ＬＥＤアレイ１は、半導体基板２上に一列に配置されたｎ型半導体ブロック１１に、ＬＥＤ１０を複数個ずつ形成した、１２００［ＤΡＩ］対応のＬＥＤアレイである。またＬＥＤアレイ１は、ＬＥＤ１０のｐ側電極１４とｎ側電極１５とを、半導体基板２の同一面に形成した構造である。半導体基板２は、高抵抗半導体基板２ｂ上にエピタキシャル層等のｎ型半導体基板２ａを形成したものである。ｎ型半導体ブロック１１は、ｎ型半導体基板２ａを分割したものである。このｎ型半導体ブロック１１は、高抵抗半導体基板２ｂと分離溝（エッチング溝）３により互いに電気的に分離されている。なお、ＬＥＤアレイ１は、第１導電型をｎ型、第２導電型をｐ型としたＬＥＤアレイである。
【００１３】
ｎ型半導体ブロック１１には、一列にＮ（Ｎは正の整数）個のＬＥＤ１０が形成されている。図１では、Ｎ＝３である。ｎ型半導体ブロック１１には、拡散法等によるｐ型半導体層（ｐ型半導体領域）１３が一列にＮ個形成されている。また、ｎ型半導体ブロック１１上には、第１層間絶縁膜１２が形成されている。この第１層間絶縁膜１２には、ｐ型半導体層１３のほぼ表面全域を露出させる第１開口部１６ａと、ｎ型半導体ブロック１１表面を露出させるｎ側開口部１７とが形成されている。
【００１４】
第１層間絶縁膜１２上には、Ｎ個のｐ側電極１４と、ｎ側コンタクト電極１５ａと、ｎ側パッド電極１５ｂとが形成されている。ｐ側電極１４は、第１開口部１６ａにおいてｐ型半導体層１３と接続している。ｎ側コンタクト電極１５ａは、ｎ側開口部１７上に形成されており、ｎ型半導体ブロック１１と接続している。ｎ側パッド電極１５ｂは、その一部がｎ側コンタクト電極１５ａにオーバーラップし、ｎ側コンタクト電極１５ａに接続するように形成されている。ｎ側コンタクト電極１５ａとｎ側パッド電極１５ｂとは、積層構造のｎ側電極１５を構成している。
【００１５】
ｐ側電極１４およびｎ側電極１５が形成された第１層間絶縁膜１２上には、第２層間絶縁膜１８が形成されている。この第２層間絶縁膜１８には、第１開口部１６ａのほぼ全域を露出させる第２開口部１６ｂと、ｐ側電極１４のパッド電極を露出させるｐ側パッド開口部１９と、ｎ側パッド電極１５ｂを露出させるｎ側パッド開口部２０と、ｐ側電極１４の第１層間絶縁膜１２上に形成された部分を露出させるヴィアホール２１とが形成されている。第１開口部１６ａと第２開口部１６ｂとは、ｐ側開口部１６を構成している。また、第２層間絶縁膜１８上には、Ｍ（ＭはＮ以上の整数）本のｐ側マトリクス配線４が形成されている。図１のＬＥＤアレイ１においては、Ｍ＝９である。このｐ側マトリクス配線４は、全てのｎ型半導体ブロック１１に渡って形成されており、ヴィアホール２１においてｐ側電極１４と接続している。
【００１６】
ＬＥＤ１０は、Ｎ個のＬＥＤ１０に共通なｎ型半導体ブロック１１と、このｎ型半導体ブロック１１に個別に形成されたｐ型半導体層１３と、ｐ型半導体層１３に個別に形成されたｐ型電極１４と、ｎ型半導体ブロック１１内のＮ個のＬＥＤ１０に共通に形成されたｎ型電極１５とにより構成されている。ｐ型半導体層１３の深さ寸法は、ｎ型半導体ブロック１１の厚さ寸法よりも小さい。従って、ｐ型半導体層１３は、ｎ型半導体ブロック１１に浮島状に形成されている。ｐ型電極１４とｎ型電極１５の間に電圧を印加すると、ｐ型半導体層１３とｎ型半導体ブロック１１との接合面で発光現象が起こり、この発光光がｐ型半導体層１３の表面から外部に放射される。
【００１７】
ＬＥＤアレイ１は、ｐ側電極１４とｎ側コンタクト電極１５とを同一の導電膜材料により形成しており、この点が従来のＬＥＤアレイとは異なる。ｐ側電極１４およびｎ側コンタクト電極１５となる導電膜としては、ｐ型半導体層１３とｎ型半導体ブロック１１のいずれにも、オーミックコンタクトできる導電膜、例えばＡｕ膜あるいはＡｕ合金膜を用いる。ここで、Ａｕ合金膜には積層金属膜あるいは積層合金膜も含まれる。上記のＡｕ合金膜としては、チタン（Ｔｉ）と白金（Ｐｔ）とＡｕとの積層金属膜（以下、Ｔｉ／Ｐｔ／Ａｕ膜と表記する）、またはΑｕ、ゲルマニウム（Ｇｅ）、ニッケル（Ｎｉ）の合金膜とＡｕ膜との積層合金膜（以下、ΑｕＧｅＮｉ／Ａｕ膜と表記する）、またはΑｕとＧｅの合金膜とＮｉ膜とＡｕ膜の積層合金膜（ΑｕＧｅ／Ｎｉ／Ａｕ膜と表記する）、等がある。
【００１８】
図１に示す第１の実施形態のＬＥＤアレイ１の製造工程を以下に説明する。図２ないし図１３はＬＥＤアレイ１の製造工程の一例を示す図である。それぞれの図において、（ａ）は上面図であり、（ｂ）は（ａ）におけるＡ−Ａ’間の断面図である。また図８（ｃ）は図８（ａ）におけるＢ−Ｂ’間の断面図であり、図１０（ｃ）は図１０（ａ）におけるＢ−Ｂ’間の断面図である。
【００１９】
まず図２に示すように、高抵抗半導体基板２ｂ上にｎ型半導体基板２ａを有する半導体基板２を作製する。ここでは、高抵抗半導体基板２ｂとして半絶縁性ＧａＡｓ基板を用いる。また、この半絶縁性ＧａＡｓ基板上に、ｎ型のＡｌＧａＡｓ層をエピタキシャル成長させ、このＡｌＧａＡｓエピタキシャル層をｎ型半導体基板２ａとする。ｎ型半導体基板２ａ（ｎ型エピタキシャル層）の厚さは、例えば約３［μｍ］とする。
【００２０】
次に図３に示すように、ｎ型半導体基板２ａの表面に拡散マスク２５となる第１層間絶縁膜１２を成膜し、この第１層間絶縁膜１２をホトリソおよびエッチング法によりパターニングして第１開口部１６ａおよび拡散マスク２５を形成する。第１層間絶縁膜１２（拡散マスク２５）としては、例えばアルミ窒化膜（ＡｌＮ膜）を用いる。このＡｌＮ膜はスパッタ法により成膜され、その膜厚は、例えば５００〜３０００［Å］程度である。
【００２１】
次に図４ないし図６に示すように、ｎ型半導体２ａにｐ型半導体層１３を形成する。ここではＺｎ固相拡散法を用いる。すなわち、第１開口部１６ａの形成が済んだｎ型半導体基板２ａの表面に、Ζｎ拡散源膜２６を成膜し、さらにその上にアニールキャップ膜２７を成膜する。Ζｎ拡散源膜２６としては、例えばＺｎＯ−ＳｉＯ2 混合膜を成膜する。このＺｎＯ−ＳｉＯ2 混合膜は、酸化亜鉛（ＺｎＯ）と酸化シリコン（ＳｉＯ2 ）とを１：１に混合した膜であり、スパッタ法により成膜される。アニールキャップ膜２７としては、例えばＣＶＤ法により成膜されるシリコン窒化膜（ＳｉＮ膜）を用いる。上記のＺｎＯ−ＳｉＯ2 混合膜の膜厚は、例えば５００〜３０００［Å］程度であり、また上記のＳｉＮ膜の膜厚は、例えば５００〜３０００［Å］程度である。
【００２２】
続いて、アニーリングキャップ膜２７の形成が済んだｎ型半導体基板２ａに高温アニールを施し、Ζｎ拡散源膜２６からｎ型半導体基板２ａ中にＺｎを拡散させる。第１開口部１６ａにおいてはＺｎがｎ型半導体基板２ａ中に拡散するが、拡散マスク２５が形成されている領域においては、Ｚｎは拡散しないので、ｎ型半導体基板２ａの第１開口部１６ａに対応する領域に選択的にｐ型半導体層１３が形成される。上記の高温アニールの条件は、例えば窒素大気圧下においてアニール温度７００［℃］、アニール時間２時間である。このアニール条件により深さが約１［μｍ］、表面Ｚｎ濃度が１０20［ｃｍ3 ］のｐ型半導体層１３が形成される。ｎ型半導体基板２ａの厚さは上述のように約３［μｍ］であるから、ｐ型半導体層の深さ寸法は、ｎ型半導体基板２ａの厚さ寸法よりも小さい。なお、アニールキャップ膜２７は、Ｚｎがアニール雰囲気中に拡散してしまうのを防止する。
【００２３】
次に図７に示すように、ｐ型半導体層１３の形成が済んだｎ型半導体基板２ａにおいて、表面に形成されている拡散源膜２６およびアニールキャップ膜２７を例えば選択的なウエットエッチング法により全面的に除去し、第１層間絶縁膜１２（拡散マスク２５）のみを残す。エッチング液としては、第１層間絶縁膜１２が選択的にエッチングされないもの、例えばバッファードフッ酸を用いる。
【００２４】
次に図８に示すように、拡散源膜２６およびアニールキャップ膜２７の除去が済んだｎ型半導体基板２ａにおいて、層間絶縁膜１２にホトリソおよびエッチング法によりｎ側開口部１７を形成する。このｎ側開口部１７は、ｎ型コンタクト電極１５ａの形成予定領域内に形成され、このあと形成されるｎ型コンタクト電極１５ａをｎ型半導体基板２ａに接続するためのものである。これにより、層間絶縁膜１２には、ｐ型半導体層１３表面を開口する第１開口部１６ａと、ｎ型半導体基板２ａ表面を開口するｎ側開口部１７とが形成されたことになる。
【００２５】
次に図９に示すように、ｎ側開口部１７の形成が済んだｎ型半導体基板２ａ全面に、ｐ側電極１４およびｎ側コンタクト電極１５ａとなる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、ｐ側電極１４およびｎ側コンタクト電極１５ａを形成する。すなわち、ｐ側電極１４およびｎ側コンタクト電極１５ａの形成予定領域以外の領域を抜きパターンとするホトレジストパターンを形成し、その上全面にｐ側電極１４およびｎ側コンタクト電極１５ａとなる導電膜を成膜し、上記のホトレジストおよびその上に成膜された導電膜をリフトオフして、ｐ側電極１４およびｎ型コンタクト電極１５ａを形成する。ｐ側電極１４は、その一部が第１開口部１６ａのｐ半導体層１３表面にオーバーラップするように形成され、またｎ型コンタクト電極１５ａは、ｎ側開口部１７全面を覆うように形成される。ｐ側電極１４およびｎ型コンタクト電極１５ａとなる導電膜としては、例えば上述したＡｕ合金膜を用いる。このあと、ｐ側電極１４を第１開口部１６ａにおいてｐ型半導体層１３にオーミック接続させ、ｎ側コンタクト電極１５ａをｎ側開口部１７においてｎ型半導体基板２ａにオーミック接続させるためのシンター処理（熱処理）を施す。
【００２６】
このように、ＬＥＤアレイ１の製造工程は、同一の導電膜材料（この例ではＡｕ合金）により、ｐ側電極１４およびｎ側コンタクト電極１５ａを同時に形成するという点が、従来のＬＥＤアレイの製造工程とは異なる。従来のように、ｐ側電極とｎ側コンタクト電極を異なる導電膜材料で形成する場合には、導電膜を成膜し、パターニングするという工程を２回実施する必要があったが、ＬＥＤアレイ１のようにｐ側電極１４およびｎ側コンタクト電極１５ａを同一の導電膜材料で形成すれば、上記成膜およびパターニング工程は１回で済み、工程を簡略化することができる。
【００２７】
次に図１０に示すように、ｐ型電極１４およびｎ型コンタクト電極１５ａの形成が済んだｎ型半導体基板２ａに、ｎ側パッド電極１５ｂとなる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、ｎ側パッド電極１５ｂを形成する。このあとシンター処理を施す。ｎ側パッド電極１５ｂは、その一部がｎ側コンタクト電極１５ａとオーバーラップするように形成されており、オーバーラップ部において、ｎ側コンタクト電極１５ａにオーミック接続している。ｎ側コンタクト電極１５ａとｎ側パッド電極１５ｂとは、積層構造のｎ側電極１５を構成する。
【００２８】
ｎ側パッド電極１５ｂとなる導電膜としては、例えばｎ側コンタクト電極１５ａと同じＡｕ合金膜を用いる。もちろん、ｎ型電極パッド電極１５ｂには、Ａｕ膜、ｎ側コンタクト電極１５ａと異なる他のＡｕ合金膜、あるいはＡｕ合金以外の金属または合金を用いても良い。ただし、ｎ側コンタクト電極１５ａとオーミック接続でき、かつｎ側コンタクト電極１５ａとの接続部において、エレクトロマイグレーション等により断線を生じないあるいはｎ側コンタクト電極１５ａに断線を生じさせないものである必要がある。例えば、Ａｕ合金膜のｎ側コンタクト電極１５ａに対し、Ａｌ膜を用いてｎ側コンタクト電極１５ａを形成すると、このあとの熱処理（具体的には、図１２に示す第２層間絶縁膜１８の形成工程における熱処理）により、Ａｕ合金膜とＡｌ膜の接続部においてＡｕがＡｌ側に拡散して断線を生じることがある。
【００２９】
次に図１１に示すように、ｎ側電極１５の形成が済んだｎ型半導体基板２ａに高抵抗半導体基板２ｂに至る分離溝３を形成し、ｎ型半導体基板２ａをｎ型半導体ブロック１１に分割する。すなわち、ホトリソおよびエッチング法により分離溝形成予定領域にある第１層間絶縁膜１２およびその下のｎ型半導体基板２ａをエッチングし、高抵抗半導体基板１１ｂを露出させる。これにより、ｎ型半導体ブロック１１は、分離溝３および高抵抗半導体基板２ｂにより、互いに電気的に分離されたものとなる。厚さ約３［μｍ］のｎ型半導体ブロック１１（ｎ型半導体基板２ａ）および膜厚５００〜３０００［Å］程度の第１層間絶縁膜１２に対し、分離溝３の深さは、例えば約３．５［μｍ］とする。また分離溝３の幅は、ｐ型半導体層１３の間隔により制限される。１２００［ＤＰＩ］のＬＥＤアレイにおいては、ｐ型半導体層１３のピッチ寸法は約２１［μｍ］であり、ｐ型半導体層１３の幅を約８［μｍ］とすると、分離溝３の幅は１３［μｍ］未満でなければならない。
【００３０】
次に図１２に示すように、分離溝３の形成が済んだ半導体基板２の全面に、第２層間絶縁膜１８を形成し、この第２層間絶縁膜１８に、ほぼ第１開口部１６ａと同じ領域を開口する第２開口部１６ｂと、ｐ側電極１４のパッド電極部を開口するｐ側パッド開口部１９と、ｎ側パッド電極１５ｂを開口するｎ側パッド開口部２０と、ｐ側電極１４に至るヴィアホール２１とを形成する。第２層間絶縁膜１８としては、例えばポリイミド膜を用いる。ポリイミド膜は、例えばホトレジストの現像液（アルカリ性溶液）に溶解するポリイミドを用いて以下のように形成およびパターニングする。ポリイミドソースを半導体基板２（ウエハ）にスピンコートし、１００［℃］程度でプリベークする。次に、プリベークが済んだポリイミド膜の上にホトレジストをスピンコートし、このホトレジストに上記の開口部およびヴィアホール２１が抜きパターンとなるような露光を施す。ホトレジストの現像の際に、レジストが形成されていないポリイミド膜領域も除去され、ポリイミド膜がパターニングされる。次に残ったレジストを剥離し、パターニングされたポリイミド膜を３５０［℃］程度で焼成する。
【００３１】
最後に図１３に示すように、第２層間絶縁膜１８のパターニングが済んだ半導体基板２全面に、ｐ側マトリクス配線４となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、ｐ側マトリクス配線４を形成する。このあとシンター処理を施し、ヴィアホール２１においてｐ側マトリクス配線４をｐ側電極１４にオーミック接続させる。ｐ型マトリクス配線４となる導電膜としては、例えばＡｕ合金膜を用いる。もちろん、ｐ側マトリクス配線４となる導電膜は、ｐ側電極１４にオーミック接続でき、接続部で断線を生じないものであれば、Ａｕ合金膜でなくても良い。以上のようにして、図１に示すＬＥＤアレイ１が製造される。
【００３２】
次に、ＬＥＤアレイ１の動作について簡単に説明する。ｎ型半導体ブロック１１を図１の右側から順に１１−１、１１−２、１１−３…とする。また、ｎ型半導体ブロック１１内において、ＬＥＤ１０を図１の右側から順に１０−１、１０−２、１０−３とし、ｐ側電極１４を図１の右側から順に１４−１、１４−２、１４−３とし、ｐ側パッド電極１４ｂを図１の右側から順に１４ｂ−１、１４ｂ−２とする。また、ｐ側マトリクス配線４を図１の下側から順に４−１、４−２…４−９とする。
【００３３】
ｎ型半導体ブロック１１−１において、ｐ側電極１４−１はｐ側マトリクス配線４−１に接続し、ｐ側電極１４−２はｐ側マトリクス配線４−２に接続し、またｐ側電極１４−３はｐ側マトリクス配線４−３に接続している。ｎ型半導体ブロック１１−２においてｐ側電極１４−１はｐ側マトリクス配線４−４に接続し、またｎ型半導体ブロック１１−３においてｐ側電極１４−１はｐ側マトリクス配線４−７に接続している。さらに図示しないｎ型半導体ブロック１１−４においては、ｎ型半導体ブロック１１−１と同じように、ｐ側電極１４−１はｐ側マトリクス配線４−１に接続し、ｐ側マトリクス配線４−２に接続し、またｐ側電極１４−３はｐ側マトリクス配線４−３に接続している。
【００３４】
ｎ型半導体ブロック１１−１〜１１−３においては、ｐ側電極１４−１および１４−２がｐ側パッド電極を有する。また図示しないｎ型半導体ブロック１１−４〜１１−６においてはｐ側電極１４−２および１４−３がｐ側パッド電極を有し、図示しないｎ型半導体ブロック１１−７〜１１−９においてはｐ側電極１４−１および１４−３がｐ側パッド電極を有する。
【００３５】
例えば、ｎ型半導体ブロック１１−１のＬＥＤ１０−１を点灯させるには、ｎ型半導体ブロック１１−１のｐ側電極１４−１（そのｐ側パッド電極１４ｂ−１）と、ｎ型半導体ブロック１１−１のｎ側電極１５（そのｎ側パッド電極１５ｂ）との間に電圧を印加する。このとき、図示しないｎ型半導体ブロック１１−４のＬＥＤ１０−１を同時に点灯させるのであれば、ｎ型半導体ブロック１１−４のｎ側電極１５をｎ型半導体ブロック１１−１のｎ側電極１５と同じ電位にすれば良い。なぜならば、ｎ型半導体ブロック１１−４のｐ側電極１４−１は、ｐ側マトリクス配線４−１により、ｎ型半導体ブロック１１−１のｐ側電極１４−１と接続しているからである。ｎ型半導体ブロック１１−１のＬＥＤ１０−１を点灯させているときに、ｎ型半導体ブロック１１−４のＬＥＤ１０−１を消灯させるのであれば、ｎ型半導体ブロック１１−４のｎ側電極１５を開放とすれば良い。
【００３６】
また、ｎ型半導体ブロック１１−１のＬＥＤ１０−３を点灯させるには、ｐ側マトリクス配線４−３に接続し、かつｐ側パッド電極１４ｂを有する他のｎ型半導体ブロック１１のｐ側電極１４、すなわち例えば図示しないｎ型半導体ブロック１１−４のｐ側電極１４−３と、ｎ型半導体ブロック１１−１のｎ側電極１５との間に電圧を印加する。
【００３７】
このように第１の実施形態によれば、ｐ側電極１４とｎ側コンタクト電極１５ａとを同一の導電膜により同一の工程で形成することにより、製造工程の簡略化を図ることができ、従って低コストを実現することができる。また、ｐ側電極１４とｎ側コンタクト電極１５ａとを同一の工程で形成することにより、基板（ウエハ）間での特性ばらつきを減少させることができる。
【００３８】
なお、上記第１の実施形態のＬＥＤアレイ１はｐ側電極とｎ側パッド電極がｐ型半導体層に対して反対側に形成されている構造であるが、ｎ側パッド電極をｐ型半導体層に対してｐ側電極と同じ側に設けても良い。
【００３９】
第２の実施形態
図１４は本発明の第２の実施形態のＬＥＤアレイ３１の構造を示す上面図である。なお、図１４において、図１と同じものには同一符号を付してある。ＬＥＤアレイ３１は、図１に示した第１の実施形態のＬＥＤアレイ１において、ｎ側パッド電極１５ｂを、ｐ型半導体層１３に対してｐ側電極１４と同じ側に設けたものである。これに従って、ｎ型半導体ブロック１１における３個のｐ側電極１４のうち、ｐ側パッド電極１４ｂを有するｐ側電極１４が２個から１個に減っている。すなわち、ｎ型半導体ブロック１１においてｐ側電極１４−１だけがｐ側パッド電極１４ｂを有する。ｎ型半導体ブロック１１−１のｐ側電極１４−１はｐ側マトリクス配線４−１に接続され、ｎ型半導体ブロック１１−２のｐ側電極１４−１はｐ側マトリクス配線４−２に接続される。同様に、図示しないｎ型半導体ブロック１１−９のｐ側電極１４−１はｐ側マトリクス配線４−９に接続される。また、ｎ型半導体ブロック１１−１において、ｐ側電極１４−２はｐ側マトリクス配線４−４に接続され、ｐ側電極１４−３はｐ側マトリクス配線４−５に接続される。同様に、図示しないｎ型半導体ブロック１１−４において、ｐ側電極１４−２はｐ側マトリクス配線４−７に接続され、ｐ側電極１４−３はｐ側マトリクス配線４−８に接続され、また図示しないｎ型半導体ブロック１１−５において、ｐ側電極１４−２はｐ側マトリクス配線４−９に接続され、ｐ側電極１４−３はｐ側マトリクス配線４−１に接続される。なお、ＬＥＤアレイ３１の製造工程は、上記第１の実施形態と同様である。
【００４０】
このように第２の実施形態によれば、ｎ側パッド電極１５ｂをｐ型半導体層１３に対してｐ側電極１４と同じ側に設けた構造とすることにより、上記第１の実施形態よりもチップサイズを小さくすることができる。
【００４１】
第３の実施形態
図１５は本発明の第３の実施形態のＬＥＤアレイ４１の構造を示す上面図である。なお、図１５において、図１および図１４と同じものには同一符号を付してある。第３の実施形態のＬＥＤアレイ４１は、図１に示すＬＥＤアレイ１において、ｎ側電極１５をｎ側コンタクト電極５５ａとｎ側パッド電極５５ｂからなるｎ側電極５５とし、またｐ側電極１４をｐ側電極５４とし、ｐ側マトリクス配線４をｐ側マトリクス配線４４としたものである。
【００４２】
ＬＥＤアレイ４１は、ｎ側電極５５のｎ側コンタクト電極５５ａとｎ側パッド電極５５ｂとを同一の導電膜材料により一体形成することにより、ｎ側電極５５を単一層構造としている点が従来のＬＥＤアレイとは異なる。ｎ側コンタクト電極５５ａおよびｎ側パッド電極５５ｂとなる導電膜としては、ｎ型半導体ブロック１１にオーミックコンタクトできる導電膜、例えばＡｕ膜あるいはＡｕ合金膜を用いる。上記のＡｕ合金膜としては、Ｔｉ／Ｐｔ／Ａｕ膜、またはΑｕＧｅＮｉ／Ａｕ膜、またはΑｕＧｅ／Ｎｉ／Ａｕ膜、等がある。また、ｐ側電極５４には、ｎ側電極５５と同じ導電膜材料を用いても良いし、異なる導電膜材料を用いても良い。なお、ＬＥＤアレイ４１の動作は、上記第１の実施形態のＬＥＤアレイ１と同じである。
【００４３】
図１５に示す第３の実施形態のＬＥＤアレイ４１の製造工程を以下に説明する。図１６ないし図２０はＬＥＤアレイ４１の製造工程の一例を示す図である。それぞれの図において、（ａ）は上面図、（ｂ）は（ａ）におけるＡ−Ａ’間の断面図、（ｃ）は（ａ）におけるＢ−Ｂ’間の断面図である。
【００４４】
まず図１６に示すように、上記第１の実施形態における図２ないし図８に示した製造工程と同様にして、半絶縁性ＧａＡｓ基板からなる高抵抗半導体基板２ｂ上にｎ型のＡｌＧａＡｓエピタキシャル層からなるｎ型半導体基板２ｂを形成した半導体基板２を作製し、ｎ型半導体基板２ａの表面に、拡散マスク２５（第１層間絶縁膜１２）、および第１開口部１６ａを形成し、Ｚｎ固相拡散法によりｎ型半導体基板２ａの第１開口部１６ａの領域にｐ型半導体層１３を形成し、さらに第１層間絶縁膜１２にｎ側開口部１７を形成する。
【００４５】
次に図１７に示すように、ｎ側開口部１７の形成が済んだｎ型半導体基板２ａ表面に、ｐ側電極５４となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、ｐ型電極５４を形成する。このあと、シンター処理を施す。上記の導電膜としては、例えばＡｌ膜を用いる。もちろん、上記第１の実施形態のようにＡｕ合金を用いても良い。
【００４６】
次に図１８に示すように、ｐ型電極５４の形成が済んだｎ型半導体基板２ａ表面に、ｎ側電極５５（ｎ側コンタクト電極５５ａおよびｎ側パッド電極５５ｂ）となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、単一層構造のｎ側電極５５を形成する。このあと、シンター処理を施す。ｎ側コンタクト電極５５ａは、ｎ側開口部１７全面を覆うように形成され、ｎ側開口部１７においてｎ型半導体基板２ａにオーミック接続している。またｎ側コンタクト電極５５ａと一つながりのｎ側パッド電極５５ｂは、ｐ型半導体層１３に対してｐ側電極５４と反対側の第１層間絶縁膜１２上に形成されている。ｎ型電極５５となる導電膜としては、例えば上述したＡｕ合金膜を用いる。
【００４７】
このように、ＬＥＤアレイ４１の製造工程は、同一の導電膜材料（この例ではＡｕ合金）により、ｎ側コンタクト電極５５ａおよびｎ側パッド電極５５ｂを同時に一体形成し、ｎ側電極５５を積層構造ではなく単一層構造に形成するという点が、従来のＬＥＤアレイの製造工程とは異なる。従来のように、ｎ側電極を積層形成する場合には、導電膜を成膜し、パターニングするという工程を２回実施する必要があったが、ＬＥＤアレイ４１のようにｎ側コンタクト電極５５ａおよびｎ側パッド電極５５ｂを同一の導電膜材料で形成し、ｎ側電極５５を単一層構造とすれば、上記成膜およびパターニング工程は１回で済み、工程を簡略化することができる。
【００４８】
次に図１９に示すように、上記第１の実施形態の図１１および図１２に示した手順と同様にして、ｎ型電極５５の形成が済んだ半導体基板２に、ブロック分離溝３を形成し、この上に第２層間絶縁膜１８を形成し、この第２層間絶縁膜１８に第２開口部１６ｂと、ｐ側パッド開口部１９と、ｎ側パッド開口部２０と、ヴィアホール２１とを形成する。
【００４９】
最後に図２０に示すように、第２層間絶縁膜１８のパターニングが済んだ半導体基板２全面に、ｐ側マトリクス配線４４となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、ｐ側マトリクス配線４４を形成する。このあとシンター処理を施す。ｐ型マトリクス配線４４となる導電膜としては、例えばＡｌ膜を用いる。もちろん、ｐ側マトリクス配線４４となる導電膜は、ｐ側電極５４にオーミック接続でき、接続部で断線を生じないものであれば、Ａｌ膜でなくても良い。以上のようにして、図１５に示すＬＥＤアレイ４１が製造される。
【００５０】
このように第３の実施形態によれば、ｎ側コンタクト電極５５ａとｎ側パッド電極５５ｂとを同一の導電膜により同一の工程で一体形成し、ｎ側電極５５を単一層構造とすることにより、製造工程の簡略化を図ることができ、従って低コストを実現することができる。また、ｎ側コンタクト電極５５ａとｎ側パッド電極５５ｂとを同一の工程で形成することにより、基板（ウエハ）間での特性ばらつきを減少させることができる。
【００５１】
なお、上記第３の実施形態のＬＥＤアレイ４１はｐ側電極とｎ側パッド電極がｐ型半導体層に対して反対側に形成されている構造であるが、ｎ側パッド電極をｐ型半導体層に対してｐ側電極と同じ側に設けても良い。
【００５２】
第４の実施形態
図２１は本発明の第４の実施形態のＬＥＤアレイ５１の構造を示す上面図である。なお、図２１において、図１、図１４、図１５と同じものには同一符号を付してある。ＬＥＤアレイ５１は、図１５に示した第３の実施形態のＬＥＤアレイ４１において、ｎ側パッド電極５５ｂを、ｐ型半導体層１３に対してｐ側電極５４と同じ側に設けたものである。これに従い、図１４に示した上記第２の実施形態のＬＥＤアレイ３１と同様に、ｎ型半導体ブロック１１における３個のｐ側電極５４のうち、ｐ側パッド電極５４ｂを有するｐ側電極５４が２個から１個に減っている。すなわち、ｎ型半導体ブロック１１においてｐ側電極５４−１だけがｐ側パッド電極１４ｂを有する。なお、ＬＥＤアレイ５１の動作は、上記第２の実施形態のＬＥＤアレイ３１と同じである。また、ＬＥＤアレイ５１の製造工程は、上記第３の実施形態と同様である。
【００５３】
このように第４の実施形態によれば、ｎ側パッド電極５５ｂをｐ型半導体層１３に対してｐ側電極５４と同じ側に設けた構造とすることにより、上記第３の実施形態よりもチップサイズを小さくすることができる。
【００５４】
第５の実施形態
図２２は本発明の第５の実施形態のＬＥＤアレイ６１の構造を示す上面図である。なお、図２２において、図１、図１４、図１５、図２１と同じものには同一符号を付してある。第５の実施形態のＬＥＤアレイ６１は、図１に示すＬＥＤアレイ１において、ｎ側電極１５をｎ側コンタクト電極５５ａとｎ側パッド電極５５ｂからなるｎ側電極５５としたものである。
【００５５】
ＬＥＤアレイ６１は、ｎ側電極５５のｎ側コンタクト電極５５ａとｎ側パッド電極５５ｂとを同一の導電膜材料により一体形成することにより、ｎ側電極５５を単一層構造とし、かつｎ側電極５５とｐ側電極１４と同一の導電膜材料により形成している点が従来のＬＥＤアレイとは異なる。ｎ側コンタクト電極５５ａ、ｎ側パッド電極５５ｂ、およびｐ側電極１４となる導電膜としては、ｎ型半導体ブロック１１とｐ型半導体層１３のいずれにも、オーミックコンタクトできる導電膜、例えばＡｕ膜あるいはＡｕ合金膜を用いる。上記のＡｕ合金膜としては、Ｔｉ／Ｐｔ／Ａｕ膜、またはΑｕＧｅＮｉ／Ａｕ膜、またはΑｕＧｅ／Ｎｉ／Ａｕ膜、等がある。なお、ＬＥＤアレイ６１の動作は、上記第１の実施形態のＬＥＤアレイ１と同じである。
【００５６】
図２２に示す第５の実施形態のＬＥＤアレイ６１の製造工程を以下に説明する。図２３ないし図２６はＬＥＤアレイ６１の製造工程の一例を示す図である。それぞれの図において、（ａ）は上面図、（ｂ）は（ａ）におけるＡ−Ａ’間の断面図、（ｃ）は（ａ）におけるＢ−Ｂ’間の断面図である。
【００５７】
まず図２３に示すように、上記第１の実施形態における図２ないし図８に示した製造工程と同様にして、半絶縁性ＧａＡｓ基板からなる高抵抗半導体基板２ｂ上にｎ型のＡｌＧａＡｓエピタキシャル層からなるｎ型半導体基板２ｂを形成した半導体基板２を作製し、ｎ型半導体基板２ａの表面に、拡散マスク２５（第１層間絶縁膜１２）、および第１開口部１６ａを形成し、Ｚｎ固相拡散法によりｎ型半導体基板２ａの第１開口部１６ａの領域にｐ型半導体層１３を形成し、さらに第１層間絶縁膜１２にｎ側開口部１７を形成する。
【００５８】
次に図２４に示すように、ｎ側開口部１７の形成が済んだｎ型半導体基板２ａ表面に、ｎ側電極５５（ｎ側コンタクト電極５５ａおよびｎ側パッド電極５５ｂ）およびｐ側電極１４となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、ｎ側電極５５およびｐ側電極１４を形成する。このあと、シンター処理を施す。上記の導電膜としては、例えば上述したＡｕ合金膜を用いる。
【００５９】
このように、ＬＥＤアレイ６１の製造工程は、同一の導電膜材料（この例ではＡｕ合金）により、ｎ側コンタクト電極５５ａ、ｎ側パッド電極５５ｂ、およびｐ側電極１４を同時に形成し、ｎ側電極５５を単一層構造に形成するという点が、従来のＬＥＤアレイの製造工程とは異なる。従来は、ｐ側電極および積層構造のｎ側電極を形成するのに、導電膜を成膜し、パターニングするという工程を計３回実施する必要があったが、ＬＥＤアレイ６１のようにｎ側電極５５およびｐ側電極１４を同一の導電膜材料で形成し、ｎ側電極５５を単一層構造とすれば、上記成膜およびパターニング工程は１回で済み、工程を簡略化することができる。
【００６０】
次に図２５に示すように、上記第１の実施形態の図１１および図１２に示した手順と同様にして、ｎ型電極５５の形成が済んだｎ型半導体基板２ａに、ブロック分離溝３を形成し、この上に第２層間絶縁膜１８を形成し、この第２層間絶縁膜１８に第２開口部１６ｂと、ｐ側パッド開口部１９と、ｎ側パッド開口部２０と、ヴィアホール２１とを形成する。
【００６１】
最後に図２６に示すように、第２層間絶縁膜１８のパターニングが済んだ半導体基板２全面に、ｐ側マトリクス配線４となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、ｐ側マトリクス配線４を形成する。このあとシンター処理を施す。以上のようにして、図２２に示すＬＥＤアレイ６１が製造される。
【００６２】
このように第５の実施形態によれば、ｐ側電極１４とｎ側コンタクト電極５５ａとｎ側パッド電極５５ｂとを同一の導電膜により同一工程材料で形成することにより、上記第１ないし第４の実施形態よりもさらに製造工程の簡略化を図ることができ、従って低コストを実現することができる。また、ｐ側電極１４とｎ側コンタクト電極５５ａとｎ側パッド電極５５ｂとを同一の工程で形成することにより、基板（ウエハ）間での特性ばらつきをさらに減少させることができる。
【００６３】
第６の実施形態
図２７は本発明の第６の実施形態のＬＥＤアレイ７１の構造を示す上面図である。なお、図２７において、図１、図１４、図１５、図２１、図２２と同じものには同一符号を付してある。ＬＥＤアレイ７１は、半導体基板２上に複数のＬＥＤ８０を一列に配置した、６００［ＤΡＩ］対応のＬＥＤアレイである。またＬＥＤアレイ７１は、ＬＥＤ８０のｐ側電極１４とｎ側電極５５とを、半導体基板２の同一面に形成した構造である。この６００［ＤΡＩ］対応のＬＥＤアレイ７１においては、上記第１の実施形態のＬＥＤアレイ１のような１２００［ＤΡＩ］のＬＥＤアレイと異なり、全てのｐ側電極がｐ側パッド電極を有する構成であるため、分離溝、ｐ側マトリクス配線、および第２層間絶縁膜を形成する必要がない。なお、ＬＥＤアレイ７１は、第１導電型をｎ型、第２導電型をｐ型としたＬＥＤアレイである。
【００６４】
半導体基板２のｎ型半導体基板２ａには、一列にＱ（Ｑは正の整数）個のＬＥＤ１０が形成されている。図２７では、Ｑ＝９である。ｎ型半導体基板２ａには、図１に示す上記第１の実施形態のＬＥＤアレイ１と同様に、ｐ型半導体層１３が一列にＱ個形成されている。また、ｎ型半導体基板２ａ上には、第１開口部１６ａとｎ側開口部１７とを有する第１層間絶縁膜１２が形成されている。第１層間絶縁膜１２上には、Ｑ個のｐ側電極１４と、ｎ側コンタクト電極５５ａと、ｎ側パッド電極５５ｂとが形成されている。ｐ側電極１４は、第１開口部１６ａにおいてｐ型半導体層１３と接続している。ｎ側コンタクト電極５５ａは、ｎ側開口部１７全面を覆うように形成され、ｎ側開口部１７においてｎ型半導体基板２ａにオーミック接続している。またｎ側コンタクト電極５５ａと一つながりのｎ側パッド電極５５ｂは第１層間絶縁膜１２上に形成されている。ｎ側コンタクト電極５５ａとｎ側パッド電極５５ｂとは、単一層構造のｎ側電極５５を構成している。
【００６５】
ＬＥＤ８０は、Ｑ個のＬＥＤ８０に共通なｎ型半導体基板２ａと、このｎ型半導体基板２ａに個別に形成されたｐ型半導体層１３と、ｐ型半導体層１３に個別に形成されたｐ型電極１４と、Ｑ個のＬＥＤ８０に共通に形成されたｎ型電極５５とにより構成されている。ｐ型電極１４とｎ型電極５５の間に電圧を印加すると、ｐ型半導体層１３とｎ型半導体基板２ａとの接合面で発光現象が起こり、この発光光がｐ型半導体層１３の表面から外部に放射される。
【００６６】
従来、６００［ＤＰＩ］以下のＬＥＤアレイにおいては、高抵抗半導体基板がないｎ型半導体基板を用い、このｎ型半導体基板の表面にｐ型半導体層およびｐ側電極を形成し、ｎ型半導体基板の裏面を研磨し、この裏面全面にｐ型電極と異なる導電膜によりｎ側電極を形成していた。しかし、ＬＥＤアレイ７１においては、半導体基板２の同一面に、同一の導電膜材料からなるｐ側電極１４とｎ側電極５５とを同時に、すなわち１回の導電膜成膜工程およびそのパターニング工程により形成する。これにより、半導体基板の裏面を研磨する工程、および半導体基板の裏面にｎ側電極となる導電膜を形成する工程を省略することができる。ｐ側電極１４およびｎ側電極５５となる導電膜としては、ｐ型半導体層１３とｎ型半導体基板２ａのいずれにもオーミックコンタクトできる導電膜、例えばＡｕ膜あるいはＡｕ合金膜を用いる。上記のＡｕ合金膜としては、Ｔｉ／Ｐｔ／Ａｕ膜、またはΑｕＧｅＮｉ／Ａｕ膜、またはΑｕＧｅ／Ｎｉ／Ａｕ膜、等がある。
【００６７】
このように第６の実施形態によれば、従来ｎ型半導体基板の裏面に形成していたｎ側電極をｐ側電極およびｐ型半導体層と同じ面に形成し、ｐ側電極１４とｎ側電極５５とを同一の導電膜により同一工程で形成することにより、製造工程を簡略化することができ、従って低コスト化を実現することができる。
【００６８】
本発明の実施の形態においては、ＬＥＤアレイのｐｎ接合構造として、同一結晶から構成されているホモ接合構造について述べたが、異なる材料が結合したヘテロ接合構造についても、本発明は適用できる。
【００６９】
【発明の効果】
以上説明したように本発明のＬＥＤアレイによれば、ｎ側コンタクト電極とｎ側パッド電極、あるいはｎ側コンタクト電極とｎ側パッド電極とｐ側電極を同一の導電膜により同一工程で形成することにより、製造工程を簡略化することができ、従って低コスト化を実現することができるという効果がある。また、基板（ウエハ）間での特性ばらつきを減少させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のＬＥＤアレイの構造を示す上面図である。
【図２】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その１）。
【図３】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その２）。
【図４】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その３）。
【図５】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その４）。
【図６】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その５）。
【図７】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その６）。
【図８】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その７）。
【図９】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その８）。
【図１０】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その９）。
【図１１】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その１０）。
【図１２】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その１１）。
【図１３】本発明の第１の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その１２）。
【図１４】本発明の第２の実施形態のＬＥＤアレイの構造を示す上面図である。
【図１５】本発明の第３の実施形態のＬＥＤアレイの構造を示す上面図である。
【図１６】本発明の第３の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その１）。
【図１７】本発明の第３の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その２）。
【図１８】本発明の第３の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その３）。
【図１９】本発明の第３の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その４）。
【図２０】本発明の第３の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その５）。
【図２１】本発明の第４の実施形態のＬＥＤアレイの構造を示す上面図である。
【図２２】本発明の第５の実施形態のＬＥＤアレイの構造を示す上面図である。
【図２３】本発明の第５の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その１）。
【図２４】本発明の第５の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その２）。
【図２５】本発明の第５の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その３）。
【図２６】本発明の第５の実施形態のＬＥＤアレイの製造工程の一例を示す図である（その４）。
【図２７】本発明の第６の実施形態のＬＥＤアレイの構造を示す上面図である。
【図２８】従来の６００［ＤＰＩ］以下対応のＬＥＤアレイの構造を示す図である。
【図２９】従来の１２００［ＤＰＩ］対応のＬＥＤアレイの構造を示す図である。
【符号の説明】
１，３１，４１，５１，６１，７１  ＬＥＤアレイ、  ２ａ  ｎ型半導体基板、  １３  ｐ型半導体層、  １４，５４  ｐ側電極、  １５，５５  ｎ側電極、１５ａ，５５ａ  ｎ側コンタクト電極、  １５ｂ，５５ｂ  ｎ側パッド電極。
【図１】
0003701102.tif 000002
【図２】
0003701102.tif 000003
【図３】
0003701102.tif 000004
【図４】
0003701102.tif 000005
【図５】
0003701102.tif 000006
【図６】
0003701102.tif 000007
【図７】
0003701102.tif 000008
【図８】
0003701102.tif 000009
【図９】
0003701102.tif 000010
【図１０】
0003701102.tif 000011
【図１１】
0003701102.tif 000012
【図１２】
0003701102.tif 000013
【図１３】
0003701102.tif 000014
【図１４】
0003701102.tif 000015
【図１５】
0003701102.tif 000016
【図１６】
0003701102.tif 000017
【図１７】
0003701102.tif 000018
【図１８】
0003701102.tif 000019
【図１９】
0003701102.tif 000020
【図２０】
0003701102.tif 000021
【図２１】
0003701102.tif 000022
【図２２】
0003701102.tif 000023
【図２３】
0003701102.tif 000024
【図２４】
0003701102.tif 000025
【図２５】
0003701102.tif 000026
【図２６】
0003701102.tif 000027
【図２７】
0003701102.tif 000028
【図２８】
0003701102.tif 000029
【図２９】
0003701102.tif 000030