(57)【特許請求の範囲】
【請求項１】
複数の単位回路で構成され、駆動パルスに従って前記単位回路からパルス電圧が順次出力される信号伝送回路であって、前記単位回路は、
前記駆動パルスをドレインに入力して、前記パルス電圧としてソースから出力する出力トランジスタと、
前記出力トランジスタのゲートとソースとの間に接続されたブートストラップ容量と、
前記ブートストラップ容量を充電するために、ソースが前記出力トランジスタのゲートに接続された充電トランジスタと、
ドレインが前記出力トランジスタのゲートに接続され、ゲートが、当該単位回路に入力される駆動パルスと同一の駆動パルスが入力される別の単位回路における出力トランジスタのソースまたはソース出力によりドライブされた出力に接続された誤動作防止用トランジスタとを備えたことを特徴とする信号伝送回路。
【請求項２】
請求項１記載の信号伝送回路を備えたことを特徴とする固体撮像装置。
【請求項３】
請求項２記載の固体撮像装置を搭載したことを特徴とするカメラ。
【請求項４】
請求項１記載の信号伝送回路を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳイメージセンサ、カメラ、デイスプレイなどを駆動するためのシフトレジスタに適用され、低電圧で駆動できる信号伝送回路に関する。
【０００２】
【従来の技術】
図４は、従来の信号伝送回路の一構成例を示す回路図である。なお、図４には、説明の便宜上、多数段構成のうち３段部分のみを示している。この信号伝送回路は、次段への出力トランジスタＴ１２、Ｔ２２、Ｔ３２と、ブートストラップ容量Ｃ１１、Ｃ２１、Ｃ３１と、ブートストラップ容量を充電する充電トランジスタＴ１１、Ｔ２１、Ｔ３１と、放電トランジスタＴ１３、Ｔ１４、Ｔ２３、Ｔ２４、Ｔ３３、Ｔ３４とで構成され、電源電圧ＶＤＤ、駆動パルスＶ１、Ｖ２、およびスタートパルスＶＳＴが供給される。
【０００３】
次に、このように構成された従来の信号伝送回路の動作について説明する。
【０００４】
スタートパルスＶＳＴが論理「Ｈｉｇｈ」レベルになると、初段の充電トランジスタＴ１１がオンになり、ブートストラップ容量Ｃ１１が電源電圧ＶＤＤへと充電され、ブートストラップ容量Ｃ１１の充電電圧が出力トランジスタＴ１２の閾値電圧レベルを超えると、初段の出力トランジスタＴ１２がオンする。
【０００５】
その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、駆動パルスＶ１の電圧とブートストラップ容量Ｃ１１両端の電位差とが足されて印加されることとなり、出力トランジスタＴ１２のゲート電位が駆動パルスＶ１の電位よりも上昇すると、駆動パルスＶ１がノードＮ１２から出力パルスＯＵＴ１として利用される。
【０００６】
また同時に、ノードＮ１２の電圧が、２段目の充電トランジスタＴ２１のゲートに印加されて、トランジスタＴ２１がオンになり、ブートストラップ容量Ｃ２１が電源電圧ＶＤＤへと充電され、ブートストラップ容量Ｃ２１の充電電圧が出力トランジスタＴ２２の閾値電圧レベルを超えると、２段目の出力トランジスタＴ２２がオンする。
【０００７】
その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ２が出力トランジスタＴ２２のドレインに入力すると、出力トランジスタＴ２２のゲートには、駆動パルスＶ２の電位とブートストラップ容量Ｃ２１の両端の電位差とが足されて印加されることとなり、出力トランジスタＴ２２のゲート電位が駆動パルスＶ２の電位よりも上昇すると、駆動パルスＶ２がノードＮ２２から出力パルスＯＵＴ２として利用される。
【０００８】
また同時に、ノードＮ２２の電圧が、３段目の充電トランジスタＴ３１のゲートに印加されて、充電トランジスタＴ３１がオンになり、ブートストラップ容量Ｃ３１が電源電圧ＶＤＤへと充電され、ブートストラップ容量Ｃ３１の充電電圧が出力トランジスタＴ３２の閾値電圧レベルを超えると、３段目の出力トランジスタＴ２２がオンする。
【０００９】
このような動作が繰り返されることで、信号伝送回路は、さらに出力パルスＯＵＴ３以降の出力を順次出力することになる。
【００１０】
【発明が解決しようとする課題】
上記従来の信号伝送回路の問題点について、図５を参照して説明する。
【００１１】
図５は、ＮＭＯＳのみを用いた従来の信号伝送回路における各部のパルス電圧を示すタイミングチャートである。この回路は５Ｖ系の回路であり、駆動パルスＶ１、Ｖ２の電圧振幅、および電源電圧ＶＤＤが５Ｖの場合を示す。
【００１２】
図５において、時刻ｔ０において、スタートパルスＶＳＴが５Ｖに立ち上がると、初段の充電トランジスタＴ１１がオンになり、ブートストラップ容量Ｃ１１が電源電圧ＶＤＤである５Ｖに向かって充電されていくが、ここで充電トランジスタＴ１１がエンハンスメント型のＮＭＯＳの場合には、トランジスタＴ１１の閾値電圧Ｖｔの影響で、出力トランジスタＴ１２のゲートが接続されたノードＮ１１の電圧ＶＮ１１は、電源電圧ＶＤＤである５ＶからΔＨ０だけ低い電圧（５Ｖ−ΔＨ０）となり、この状態で出力トランジスタＴ１２がオンする。
【００１３】
次に、時刻ｔ１において、５Ｖの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲート（ノードＮ１１）には、駆動パルスＶ１の電圧５Ｖとブートストラップ容量Ｃ１１の両端の電位差（５Ｖ−ΔＨ０）が加算された電圧ＨＢ１が印加され、ノードＮ１２から振幅Ｈ１のパルスが出力されることとなる。
【００１４】
また同時に、ノードＮ１２の振幅Ｈ１のパルス電圧が、２段目の充電トランジスタＴ２１のゲートに印加されて、充電トランジスタＴ２１がオンになるが、トランジスタＴ２１の閾値電圧ＶＴの影響により、出力トランジスタＴ２２のゲートが接続されたノードＮ２１の電圧は、電圧Ｈ１からΔＨ１だけ低い電圧（Ｈ１−ΔＨ１）となり、ブートストラップ容量Ｃ２１が電圧（Ｈ１−ΔＨ１）へと充電されることとなる。
【００１５】
同様に、時刻ｔ２、ｔ３の場合も、時刻ｔ１の動作を繰り返すこととなる。
【００１６】
このように、従来の信号伝送回路の場合、充電トランジスタのゲートには最大でも５Ｖ未満の電圧しか加わらないため、ブートストラップ容量は、電源電圧ＶＤＤである５Ｖよりも低い電圧にしか充電できないこととなる。したがって、ノードＮ２１、Ｎ３１の電圧が次第に降下して、信号伝送回路は、何段か先では出力パルスを生成することができなくなる。
【００１７】
特に、回路の電源系の低電圧化、たとえば３Ｖ系の回路などになると動作がより難しくなる。
【００１８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、回路電源を高速化または低電圧化しても安定な動作が可能で、高速化または低消費電力化に適した信号伝送回路、およびかかる信号伝送回路が適用される固体撮像装置、かかる固体撮像装置を搭載したカメラ、および上記信号伝送回路が適用される表示装置を提供することにある。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る信号伝送回路は、複数の単位回路で構成され、駆動パルスに従って前記単位回路からパルス電圧が順次出力される信号伝送回路であって、前記単位回路は、前記駆動パルスをドレインに入力して、前記パルス電圧としてソースから出力する出力トランジスタと、前記出力トランジスタのゲートとソースとの間に接続されたブートストラップ容量と、前記ブートストラップ容量を充電するために、ソースが前記出力トランジスタのゲートに接続された充電トランジスタと、ドレインが前記出力トランジスタのゲートに接続され、ゲートが、当該単位回路に入力される駆動パルスと同一の駆動パルスが入力される別の単位回路における出力トランジスタのソースまたはソース出力によりドライブされた出力に接続された誤動作防止用トランジスタとを備えたことを特徴とする。
【００２２】
この構成によれば、単位回路のブートストラップ容量と充電トランジスタとの間を０Ｖ付近にして、当該単位回路の出力トランジスタからパルス電圧が出ないようにすることができる。これにより、出力トランジスタの閾値電圧が低い場合でも誤動作を防止でき、閾値電圧の範囲を広くとることができる。
【００４７】
前記の目的を達成するため、本発明に係る固体撮像装置は、上記構成の信号伝送回路を備えたことを特徴とする。
【００４８】
前記の目的を達成するため、本発明に係るカメラは、上記構成の固体撮像装置を搭載したことを特徴とする。
【００４９】
前記の目的を達成するため、本発明に係る表示装置は、上記構成の信号伝送回路を備えたことを特徴とする。
【００５０】
上記の構成によれば、回路電源を低電圧化しても安定な動作を保証することができ、特に低消費電力化を図る必要のある携帯用機器に適用される、固体撮像装置、それを搭載したカメラ、および液晶表示装置において効果を発揮することができる。
【００５１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照して説明する。
【００５２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る信号伝送回路の一構成例を示す回路図である。なお、本実施形態が図４に示す従来例と異なる点は、前段の放電トランジスタのゲートが次段の出力トランジスタのソースに共通に接続され、共通の出力パルス電圧が印加される点にある。その他の構成については、図５の従来例と同じであり、図１において同一の符号を付す。
【００５３】
図１において、スタートパルスＶＳＴが論理「Ｈｉｇｈ」レベルになると、初段における第１のブートストラップ容量Ｃ１１を充電する第１の充電トランジスタＴ１１がオンになり、第１のブートストラップ容量Ｃ１１が電源電圧ＶＤＤにより充電され、第１のブートストラップ容量Ｃ１１の充電電圧が出力トランジスタＴ１２の閾値電圧レベルを超えると、初段の出力トランジスタＴ１２がオンする。
【００５４】
その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、駆動パルスＶ１の電圧と第１のブートストラップ容量Ｃ１１両端の電位差とが足されて印加されることとなり、出力トランジスタＴ１２のゲート電位が駆動パルスＶ１の電位よりも上昇すると、駆動パルスＶ１が初段の出力ノードＮ１２から出力パルスＯＵＴ１として利用される。
【００５５】
また同時に、駆動パルスＶ１がノードＮ１２に出力されると、ノードＮ１２にゲートが接続された２段目の第１の充電トランジスタＴ２１がオンになり、第１のブートストラップ容量Ｃ２１が電源電圧ＶＤＤにより充電され、第１のブートストラップ容量Ｃ２１の充電電圧が出力トランジスタＴ２２の閾値電圧レベルを超えると、２段目の出力トランジスタＴ２２がオンする。
【００５６】
その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ２が出力トランジスタＴ２２のドレインに入力すると、出力トランジスタＴ２２のゲートには、駆動パルスＶ２の電位と第１のブートストラップ用容量Ｃ２１両端の電位差とが足されて印加されることとなり、出力トランジスタＴ２２のゲート電位が駆動パルスＶ２の電位よりも上昇すると、駆動パルスＶ２が２段目の出力ノードＮ２２から出力パルスＯＵＴ２として利用される。
【００５７】
この出力パルスＯＵＴ２が、初段における第１の放電トランジスタＴ１３および第２の放電トランジスタＴ１４のゲートに共通に印加されるので、２段目の出力ノードＮ２２に駆動パルスＶ２が出力された時に、初段の第１のブートストラップ容量Ｃ１１両端の電荷が高速かつ同時に放電されることになる。
【００５８】
ここで、本実施形態による信号伝送回路の利点は、第１のブートストラップ容量Ｃ１１の両端の電荷を高速かつ同時に放電することで、回路電源を高速化しても安定な動作が可能で、高速化に適した信号伝送回路を実現することができる。
【００５９】
また同時に、駆動パルスＶ２がノードＮ２２に出力されると、ノードＮ２２にゲートが接続された３段目の第１の充電トランジスタＴ３１がオンになり、第１のブートストラップ容量Ｃ３１が電源電圧ＶＤＤにより充電され、第１のブートストラップ容量Ｃ３１の充電電圧が出力トランジスタＴ３２の閾値電圧レベルを超えると、３段目の出力トランジスタＴ３２がオンする。
【００６０】
その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ１が出力トランジスタＴ３２のドレインに入力すると、出力トランジスタＴ３２のゲートには、駆動パルスＶ１の電位と第１のブートストラップ用容量Ｃ３１両端の電位差とが足されて印加されることとなり、出力トランジスタＴ３２のゲート電位が駆動パルスＶ１の電位よりも上昇すると、駆動パルスＶ１が３段目の出力ノードＮ３２から出力パルスＯＵＴ３として利用される。
【００６１】
この出力パルスＯＵＴ３が、２段目における第１の放電トランジスタＴ２３および第２の放電トランジスタＴ２４のゲートに共通に印加されるので、３段目の出力ノードＮ３２に駆動パルスＶ１が出力された時に、２段目の第１のブートストラップ容量Ｃ２１両端の電荷が高速かつ同時に放電されることになる。
【００６２】
このような動作が繰り返されることで、信号伝送回路は、さらに出力パルスを順次出力することになる。
【００６３】
なお、第１および第２の放電トランジスタのそれぞれのソースは接地電位（０Ｖ）としているが、各ソース電圧は、出力トランジスタの閾値電圧よりも小さい値であれば、０Ｖでなくても同様の効果が得られる。
【００６４】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る信号伝送回路の一構成例を示す回路図である。本実施形態が第１の実施形態と異なる点は、２段目以降の単位回路において、第２のブートストラップ容量（Ｃ２２、Ｃ３２）と、第２のブートストラップ容量を充電する第２の充電トランジスタ（Ｔ２５、Ｔ３５）と、第２のブートストラップ容量の両端の電荷を放電する第３の放電トランジスタ（Ｔ２６、Ｔ３６）と、３段目以降の単位回路において、第１のブートストラップ容量（Ｃ３１）のプラス側端子（ノードＮ３１）にドレインが、前々段の出力ノード（Ｎ１２）にゲートが接続され、ソースが接地される誤動作防止用トランジスタ（Ｔ３８）とを追加し、第２のブートストラップ容量のプラス側端子（ノードＮ２５、Ｎ３５）を自身の段における第１の充電トランジスタ（Ｔ２１、Ｔ３１）のゲートに接続し、また第２のブートストラップ容量のマイナス側端子（ノードＮ１２、Ｎ２２）を次段における第２の充電トランジスタ（Ｔ２５、Ｔ３５）のゲートに接続した点にある。
【００６５】
図２において、スタートパルスＶＳＴ２が論理「Ｈｉｇｈ」レベルになると、初段における第１のブートストラップ容量Ｃ１１を充電する第１の充電トランジスタＴ１１がオンになり、第１のブートストラップ容量Ｃ１１が電源電圧ＶＤＤにより充電され、第１のブートストラップ容量Ｃ１１の充電電圧が出力トランジスタＴ１２の閾値電圧レベルを超えると、初段の出力トランジスタＴ１２がオンする。
【００６６】
また、スタートパルスＶＳＴ１が論理「Ｈｉｇｈ」レベルになると、２段目における第２のブートストラップ容量Ｃ２２を充電する第２の充電トランジスタＴ２５がオンになり、第２のブートストラップ容量Ｃ２２が電源電圧ＶＤＤにより充電される。
【００６７】
その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、駆動パルスＶ１の電圧と第１のブートストラップ容量Ｃ１１両端の電位差とが足されて印加されることとなり、出力トランジスタＴ１２のゲート電位が駆動パルスＶ１の電位よりも上昇すると、駆動パルスＶ１が初段の出力ノードＮ１２から出力パルスＯＵＴ１として利用される。
【００６８】
ここで、本実施形態による信号伝送回路の利点は、充電された第２のブートストラップ容量Ｃ２２のプラス側端子のノードＮ２５に接続された２段目の第１の充電トランジスタＴ２１のゲートには、出力ノードＮ１２に出力された駆動パルスＶ１の電圧と第２のブートストラップ容量Ｃ２２両端の電位差とが足されて印加されることとなり、第１の充電トランジスタＴ２１のゲート電位がドレイン電位である電源電圧ＶＤＤよりも上昇するため、２段目の第１のブートストラップ容量Ｃ２１を電源電圧ＶＤＤに充電することができる点にある。
【００６９】
これによって、２段目の第１のブートストラップ用容量Ｃ２１を充電する第１の充電トランジスタＴ２１が、たとえエンハンスメント型のＮＭＯＳであっても、第１のブートストラップ容量Ｃ２１を電源電圧ＶＤＤに確実に充電でき、出力トランジスタＴ２２をオンにすることができる。
【００７０】
また、出力ノードＮ１２に駆動パルスＶ１が出力される時、同時に、出力ノードＮ１２にゲートが接続された３段目の第２の充電トランジスタＴ３５がオンし、３段目の第２のブートストラップ容量Ｃ３２が充電される。
【００７１】
その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ２が出力トランジスタＴ２２のドレインに入力すると、出力トランジスタＴ２２のゲートには、駆動パルスＶ２の電位と第１のブートストラップ容量Ｃ２１両端の電位差とが足されて印加されることとなり、出力トランジスタＴ２２のゲート電位が駆動パルスＶ２の電位よりも上昇すると、駆動パルスＶ２が２段目の出力ノードＮ２２から出力パルスＯＵＴ２として利用される。
【００７２】
また同時に、第２のブートストラップ容量Ｃ３２のプラス側端子であるノードＮ３５に接続された３段目の第１の充電トランジスタＴ３１のゲートには、出力ノードＮ２２に出力された駆動パルスＶ２の電圧と第２のブートストラップ容量Ｃ３２両端の電位差とが足されて印加されることとなり、第１の充電トランジスタＴ３１のゲート電位がドレイン電位である電源電圧ＶＤＤよりも上昇するため、３段目の第１のブートストラップ容量Ｃ３１が電源電圧ＶＤＤに確実に充電され、出力トランジスタＴ３２がオンする。
【００７３】
このような動作が繰り返されることで、信号伝送回路は、さらに出力パルスＯＵＴ３以降を順次出力することになる。
【００７４】
このようにして、全ての信号伝送段において、第１のブートストラップ容量が確実に電源電圧ＶＤＤに充電できることとなり、電圧降下の無い低電圧の出力パルスを生成可能な信号伝送回路を実現できる。
【００７５】
また、ブートストラップ容量に充電した電圧を放電する手段として、回路のトランジスタや電源を少なくするために、２段目における第１のブートストラップ容量Ｃ２１の場合は、第１の放電トランジスタＴ２３のドレインを第１のブートストラップ容量Ｃ２１のプラス側端子に接続し、第２の放電トランジスタＴ２４のドレインを第１のブートストラップ容量Ｃ２１のマイナス側端子に接続し、第１の放電トランジスタＴ２３および第２の放電トランジスタＴ２４のゲートに、次段である３段目の出力トランジスタＴ３２のソースに接続された出力ノードＮ３２を接続する。これにより、３段目の出力ノードＮ３２に駆動パルスＶ１が出力された時に、２段目における第１のブートストラップ容量Ｃ２１が放電されることになる。
【００７６】
一方、２段目における第２のブートストラップ容量Ｃ２２の場合は、第３の放電トランジスタＴ２６のドレインを第２のブートストラップ容量Ｃ２２のプラス側端子に接続し、第３の放電トランジスタＴ２６のゲートに、自身である２段目の出力トランジスタＴ２２のソースに接続された出力ノードＮ２２を接続する。これにより、２段目の出力ノードＮ２２に駆動パルスＶ２が出力された時に、２段目における第２のブートストラップ容量Ｃ２２が放電されることになる。
【００７７】
この構成により、放電トランジスタを３個追加するだけで、第１および第２のブートストラップ容量を放電でき、他の外部入力パルスなどが無い規模の小さい回路構成でも、本実施形態の信号伝送回路を実現することができる。
【００７８】
また、３段目における第１のブートストラップ容量Ｃ３１のプラス側端子（ノードＮ３１）にドレインが接続され、初段における出力ノードＮ１２にゲートが接続され、ソースが接地された誤動作防止用トランジスタＴ３８を設けている。３段目における第２のブートストラップ容量Ｃ３２が充電された時、第１の充電トランジスタＴ３１がノードＮ３５の電位により、多少オンする。そして、第１のブートストラップ容量Ｃ３１が多少充電されるため、出力トランジスタＴ３２の閾値電圧が低い場合には、出力トランジスタＴ３２が若干ではあるがオンしてしまう。この時、初段の出力ノードＮ１２に駆動パルスＶ１が出力された時に、同時に３段目の出力ノードＮ３２にも駆動パルスＶ１が出力される可能性がある。
【００７９】
出力ノードＮ３２に駆動パルスＶ１が出力されることを防ぐために、誤動作防止用トランジスタＴ３８を設けて、初段の出力ノードＮ１２に駆動パルスＶ１が出力されている時に、誤動作防止用トランジスタＴ３８をオンして、ノードＮ３１を０Ｖ付近にして、３段目の出力ノードＮ３２に駆動パルスＶ１が出力されないようにする。
【００８０】
このとき、３段目における第１の充電トランジスタＴ３１のコンダクタンスを誤動作防止用トランジスタＴ３８のコンダクタンスよりも小さくすることで、第１のブートストラップ容量Ｃ３１のプラス端子側をより０Ｖに近づけることができ、誤動作をより確実に防止することができる。
【００８１】
このように、３段目以降の各段に誤動作防止用トランジスタを設けて、誤動作防止用トランジスタのゲートに、前々段の出力パルスを印加することで、出力トランジスタの閾値電圧が低い場合でも誤動作を防止でき、閾値電圧の範囲を広くとることができる。
【００８２】
また、誤動作防止用トランジスタのゲートに前々段の出力トランジスタのソースを接続するように構成したことで、他の外部入力パルスなどが無い規模の小さい回路構成の場合でも、本実施形態による信号伝送回路を実現することができる。
【００８３】
なお、放電トランジスタおよび誤動作防止用トランジスタのそれぞれのソースは接地電位（０Ｖ）としているが、各ソース電圧は、出力トランジスタの閾値電圧よりも小さい値であれば、０Ｖでなくても同様の効果が得られる。
【００８４】
また、第１および第２の充電トランジスタのドレインには、電源電圧ＶＤＤとしてＤＣ電圧が印加されるため、誤動作が起こる可能性が発生し、誤動作防止用トランジスタを組み込む必要があるが、充電トランジスタのドレインに、電源電圧ＶＤＤとしてパルス電圧を印加することで誤動作を防止することができる。すなわち、出力トランジスタのソースに出力電圧が発生している期間、次段の充電トランジスタのドレインを「Ｈｉｇｈ」レベルとし、次次段の充電トランジスタのドレインを「Ｌｏｗ」レベルにすることで、誤動作防止用トランジスタを省略することができる。
【００８５】
図３は、ＮＭＯＳのみを用いた図２の信号伝送回路における各部のパルス電圧を示すタイミングチャートである。この回路は３Ｖ系の回路であり、駆動パルスＶ１、Ｖ２の電圧振幅、および電源電圧ＶＤＤが３Ｖの場合を示す。ただし、スタートパルスＶＳＴ２の電圧振幅は５Ｖ、スタートパルスＶＳＴ１の電圧振幅は３Ｖとする。ここで、スタートパルスＶＳＴ２の電圧振幅のみ５Ｖとするのは、スタートパルスＶＳＴ２が入力される初段の第１の充電トランジスタＴ１１の場合のみ、前段からの高い電圧が供給できないため、スタートパルスＶＳＴ２のみ駆動パルスＶ１、Ｖ２の電圧振幅である３Ｖよりも高い５Ｖで第１の充電トランジスタＴ１１を駆動することにより、第１の充電トランジスタＴ１１による電圧降下を防止し、第１のブートストラップ容量Ｃ１１を電源電圧ＶＤＤである３Ｖに充電可能にするためである。
【００８６】
図３において、時刻ｔ０において、スタートパルスＶＳＴ２の電圧が５Ｖに立ち上がり、エンハンスメント型のＮＭＯＳである第１の充電トランジスタＴ１１の閾値電圧Ｖｔがあった場合でも、トランジスタＴ１１を介して第１のブートストラップ容量Ｃ１１が電源電圧ＶＤＤである３Ｖに充電され、出力トランジスタＴ１２がオンする。
【００８７】
同時に、スタートパルスＶＳＴ１の電圧が３Ｖに立ち上がり、第２の充電トランジスタＴ２５を介して第２のブートストラップ容量Ｃ２２が充電される。
【００８８】
次に、時刻ｔ１において、駆動パルスＶ１が３Ｖに立ち上がり、出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、駆動パルスＶ１の電圧３Ｖとブートストラップ容量Ｃ１１両端の電位差３Ｖとが足された高い電圧ＨＢ１電圧が印加されるため、出力ノードＮ１２から３Ｖ振幅の駆動パルスＶ１が出力パルスＯＵＴ１として確実に出力されることになる。
【００８９】
そして同時に、第２のブートストラップ容量Ｃ２２のプラス側端子に接続されたノードＮ２５の高電圧ＨＢ２５が、第１の充電トランジスタＴ２１のゲートに入力され、トランジスタＴ２１がオンして、第１のブートストラップ容量Ｃ２１が確実に電源電圧ＶＤＤである３Ｖに充電されることになる。
【００９０】
また、この時、ノードＮ３５は３Ｖより低い電圧（３Ｖ−ΔＨ３５）が充電され、第１の充電トランジスタＴ３１のゲートにも同じ電圧が印加される。この場合、第１の充電トランジスタＴ３１のソースに接続されたノードＮ３１の電位が第１の充電トランジスタＴ３１の閾値電圧以上にならないように、誤動作防止トランジスタＴ３８をオンしてノードＮ３１を接地電位の方向に近づけることで、時刻ｔ１に、ノードＮ３２に駆動パルスＶ１が出力されることを防ぐことができる。
【００９１】
同様にして、時刻ｔ２、ｔ３の場合も、時刻ｔ１の動作を繰り返すこととなる。
【００９２】
以上のように、本実施形態によれば、第１の充電トランジスタのゲートには常に、第２のブートストラップ容量のプラス側端子電圧が加わるため、第１のブートストラップ容量を確実に電源電圧３Ｖに充電できることとなり、電圧降下の無い、３Ｖの低電圧の出力パルスを生成可能な信号伝送回路を実現できる。
【００９３】
また、本実施形態では、NＭＯＳトランジスタの場合について例示および説明したが、全てPＭＯＳトランジスタである場合についても、同様な効果を得ることができる。
【００９４】
また、本実施形態では、出力トランジスタのソース電圧を、ドライブ回路を用いて振幅を大きくし電圧を上げることができる。
【００９５】
【発明の効果】
以上説明したように、本発明によれば、次段のブートストラップ容量を電源電圧ＶＤＤに充電することができ、ブートストラップ容量への充電電圧の降下を防ぐことができる。したがって、伝送段数が増えることにより、出力パルス電圧が次第に低下したり、何段か先で出力パルスが出なくなることを防止することができる。これによって、安定な低電圧駆動が可能な信号伝送回路を実現することができる。
【００９６】
また、かかる信号伝送回路は、液晶デイスプレイ、ＭＯＳ型撮像装置の低電圧駆動実現の要請に沿いながら、信号伝送回路をシフトレジスタに使用して、低電圧化を実現とするものであって、産業上極めて有用である。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態に係る信号伝送回路の一構成例を示す回路図
【図２】  本発明の第２の実施形態に係る信号伝送回路の一構成例を示す回路図
【図３】  図２の信号伝送回路における各部のパルス電圧を示すタイミングチャート
【図４】  従来の信号伝送回路の一構成例を示す回路図
【図５】  図４の信号伝送回路における各部のパルス電圧を示すタイミングチャート
【符号の説明】
Ｃ１１、Ｃ２１、Ｃ３１  第１のブートストラップ容量
Ｃ２２、Ｃ３２  第２のブートストラップ容量
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３  出力パルス（走査パルス）
Ｔ１１、Ｔ２１、Ｔ３１  第１の充電トランジスタ
Ｔ２５、Ｔ３５  第２の充電トランジスタ
Ｔ１２、Ｔ２２、Ｔ３２  出力トランジスタ
Ｔ１３、Ｔ２３、Ｔ３３  第１の放電トランジスタ
Ｔ１４、Ｔ２４、Ｔ３４  第２の放電トランジスタ
Ｔ２６、Ｔ３６  第３の放電トランジスタ
Ｔ３８  誤動作防止用トランジスタ
Ｖ１、Ｖ２  駆動パルス
ＶＤＤ  電源電圧
ＶＳＴ、ＶＳＴ１、ＶＳＴ２  スタートパルス
【図１】
0003699674.tif 000002
【図２】
0003699674.tif 000003
【図３】
0003699674.tif 000004
【図４】
0003699674.tif 000005
【図５】
0003699674.tif 000006