(57)【特許請求の範囲】
【請求項１】
半導体集積回路を構成する、１つの機能をまとめた回路を設けた標準セルと配線パターンを設けた配線セルのセル・ライブラリデータ及び前記回路間の接続関係を示す結線データが記述された回路接続情報を入力する工程と、
前記回路接続情報に従って複数の前記標準セルを選択し、配置する工程と、
前記回路接続情報に従って前記配置された標準セル間に前記配線セルを配置する工程と、
前記配置された標準セルおよび配線セルから前記半導体集積回路のレイアウト・パターンを生成する工程
とを含むことを特徴とする半導体集積回路の設計方法。
【請求項２】
前記回路は、多層配線構造を有することを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項３】
前記配線セルは、あらかじめ設計基準が満たされるように最適設計されていることを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項４】
前記配線セルは、少なくともセルサイズおよび外部接続端子の位置が標準化されていることを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項５】
前記配線セルのデータは、データベース化されていることを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項６】
半導体集積回路を構成する、１つの機能をまとめた回路を設けた標準セルと配線パターンを設けた配線セルのセル・ライブラリデータ及び前記回路間の接続関係を示す結線データが記述された回路接続情報を入力する工程と、
前記回路接続情報に従って複数の前記標準セルを選択し、配置する工程と、
前記回路接続情報に従って前記配置された標準セル間に前記配線セルを配置する工程と、
前記配置された標準セルおよび配線セルから前記半導体集積回路のレイアウト・パターンを生成する工程と、
前記レイアウト・パターンからマスクパターンを生成する工程と、
前記マスクパターンを用いて前記半導体集積回路のチップを半導体基板上に製造する工程
とを含むことを特徴とする半導体集積回路の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の設計方法および半導体集積回路の製造方法に関し、特に、あらかじめ最適設計された配線セルを用いてセル間やブロック間の配線経路を決定する半導体集積回路の自動レイアウト技術に関する。
【０００２】
【従来の技術】
半導体集積回路が大規模になるにつれて、人手によってすべてを設計することが困難となり、そのためコンピュータによる自動設計であるセミカスタム設計手法が一般的に利用されるようになってきている。このセミカスタム設計手法とは、標準の基本回路（論理セル）をあらかじめ複数準備し、これらの論理セルをコンピュータにより自動設計して希望の回路を開発する手法であり、その代表例としてゲートアレイ方式やスタンダードセル方式がある。
【０００３】
図６は、半導体チップ上にセルＡ及びＢが配置された半導体集積回路の一例を示す。簡単化のため、ここでは２つのセルで構成された半導体集積回路について説明する。たとえばセルＡおよびＢはスタンダードセルや高機能化したブロック（マクロ・セル）等である。図６に示すように、半導体チップ上に、セルＡおよびセルＢが並べられ、セルＡとセルＢの間にはセルＡとセルＢを結ぶための配線の通路（配線領域）が設けられており、配線接続だけを行うことにより目的の回路を短期間に開発することができる。
【０００４】
【発明が解決しようとする課題】
セル間やブロック間の配線処理は、製造プロセスからの制限（配線層の数や設計基準（デザインルール）など）、ＬＳＩ動作速度からの遅延時間制限、電源配線インピーダンスなどを考慮して実行される。近年の微細化技術および多層配線技術によって半導体集積回路の高集積化、大規模化が進み、配線数は増大する一方である。このため、この配線処理を行う計算機の負荷は膨大なものとなっている。
【０００５】
また、大規模集積回路を設計する場合、システムの機能を適切なブロックに分割し、それぞれのブロックを、機能設計、ゲートレベル設計、回路設計、…といった設計段階に分けて、段階的に詳細な設計が行われる。通常、セル間やセルとブロック間を結ぶ配線に設計基準違反があるか否かの検証は、具体的な素子レベルの構造と配置、配線が決まってから、計算機を用いて行われる。しかし、上記同様、配線数の増大によってこの検証処理の計算量は大きくなり、その結果、検証に要する時間は増大することになる。また、検証の結果、不具合が出れば、配線処理がやり直され、同様に長時間に及ぶ検証処理が再度繰り返されることになる。さらに、配線データの増大から、レイアウトデータからマスク・データへの変換処理時間の増加も招いている。
【０００６】
大規模ＬＳＩ等は研究・開発から製品化までの期間の短さを競っているのが半導体産業における現実である。したがって、設計工期の長期化は製品開発の遅れを招く要因となり、工業的不利益は非常に大きなものとなる。
【０００７】
本発明は、このような課題を解決し、あらかじめ最適設計された配線セルを用いることにより、設計工期を短縮し、半導体集積回路の製造期間を短縮することができる半導体装置の設計方法を提供することを目的とする。
【０００８】
本発明の他の目的は、上記の半導体集積回路の設計方法を用いて、設計工期を短縮し、さらには製造期間を短縮することができる半導体集積回路の設計方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明は、半導体集積回路を構成する回路の接続関係が記述された回路接続情報を入力する工程と、回路接続情報に従って複数の標準セルを組み合わせて配置する工程と、回路接続情報に従って配置された標準セル間に複数の配線セルを組み合わせて配置する工程と、配置された標準セルおよび配線セルから半導体集積回路のレイアウトを生成する工程とを含む半導体集積回路の設計方法であることである。
【００１０】
本発明の特徴によれば、標準セル間を結ぶ配線の基本的なパターンをセル化し、その配線セルをあらかじめ最適設計してセルライブラリとしてあらかじめ登録し、実際の配線工程においては、この配線セルを組み合わせるだけで配線経路を決定する。このため、各配線セルは最適設計されているので、配線経路の検証処理は不要となり、その結果、配線処理に要する時間を大幅に短縮することができる。
【００１１】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について説明する。図１は、本発明の実施の形態に係るレイアウト設計装置のブロック図である。図２は、本発明の実施の形態に係る半導体集積回路のレイアウト設計方法の基本的な処理手順を示すフローチャートである。図１に示すように、この実施の形態に係るレイアウト設計装置１０は、スタンダードセルや高機能化したブロック（マクロ・セル）等（以下、「標準セル」と呼ぶ）を配置する手段１２と、配線セルを配置する手段１４とで構成される。
【００１２】
標準セルは半導体集積回路を設計するときの単位であり、１つの機能をまとめた回路である。具体的には、上記のようなスタンダードセルや高機能化したブロック（マクロ・セル）等であり、ＡＮＤやＯＲなどの基本セル、ＡＬＵやマルチプレクサといった、基本セルを大規模化、高機能化したマクロ・セルがある。標準セルはあらかじめ最適設計され、コンピュータのデータベースに登録されている。一般に、標準セルを登録したデータベースはセル・ライブラリ（CellLibrary）と呼ばれる。そして、セル・ライブラリに登録された標準セルの種類が豊富なほど、無駄の少ない半導体集積回路を設計することができる。一方、本発明の特徴部分である配線セルは、複数の配線層および配線層間を結ぶ接続孔（コンタクトホール）をまとめた配線パターンである。配線セルはあらかじめ設計基準が満たされるように最適設計されており、上記標準セルと同様、コンピュータのデータベースに登録されている。配線セルは標準セルと共に同じセル・ライブラリに登録しても良いし、標準セルとは異なるセル・ライブラリに登録しても構わない。各種の標準セル、配線セルが登録されたセル・ライブラリは、各セルのデータを合理的に無駄を省いて整理し、データを構造化して、異なるユーザが共有できるように、また各データの検索や更新などが効率よく高速にできるように組織化している。この実施の形態に係るレイアウト設計装置１０は、複数の回路の接続情報から成る回路接続情報１６を入力し、レイアウト結果であるレイアウト・ブロック（パターン）１８を出力する。
【００１３】
次に、本発明の実施の形態に係るレイアウト設計方法について図２を用いて説明する。図２に示すように、まずステップＳ１０１において、論理設計によって得られた回路間の結線データとセル・ライブラリデータが入力される。これらのデータは計算機のメモリ上に格納される。回路間の結線データは、論理設計終了後、論理回路データベースなどから回路接続情報として出力される。回路接続情報は標準セル名、端子名および信号名を記述して回路間の結線情報を表現する。同一信号名が記述された端子間は配線によって結線される。
【００１４】
次に、ステップＳ１０２において、回路接続情報に記述されている標準セルをセル・ライブラリから選択して、複数の標準セルを配置する。この配置処理においてはいかに効率よく最適配置できるかが非常に重要な事柄である。というのは、標準セルの配置は、大規模・高機能のＬＳＩの実現の際、チップ面積の最小化、配線長最小化等の課題に大きく影響するからである。この自動配置の手法としては種々のものが挙げられるが、大別して、初期配置での構成的配置法と、配置改善における繰り返し改善法がある。初期配置での構成的配置法としては、たとえばペア・リンキング法、クラスタ成長法、ミンカット法がある。ペア・リンキング法は、配置済み標準セルと未配置標準セルの中から、最も強く結合している標準セル・ペアに注目して、仮想配線長の増分が最も小さくなるような位置に未配置標準セルを配置していく処理方法である。クラスタ成長法は、すでに配置されているすべての標準セルともっとも強く結合している標準セルを選び出し、仮想配線長の増分が最小な位置に配置していく手法である。ミンカット法は、配置された標準セル平面をＸ，Ｙ方向のカットラインで細分化し、カット・ラインを横切る配線数が最小になるように、標準セルを入れ替えていく手法である。一方、配置改善における繰り返し改善法としては、たとえばペア交換法がある。ペア交換法は、ある初期配置に基づき、任意の標準セル・ペアに対して一時的な交換を行い、仮想配線長が減少すれば実際に交換し、減少しなければそのままとする処理を順次続ける手法である。
【００１５】
次に、ステップＳ１０３において、回路接続情報に記述されている端子名、信号名を参照して配置された標準セル間の配線のレイアウトを行う。配線のレイアウトは、セル・ライブラリに登録された各種の配線セルを自動配置して行われる。従来技術においては、この配線処理は、上述したように、製造プロセスからの制限（配線層の数や設計基準など）、ＬＳＩ動作速度からの遅延時間制限、電源配線インピーダンスなどを考慮して実行されていた。そして、その実際の計算機処理においては、配線数が膨大であることから、大まかなグローバル配線と詳細配線の２段階によって進められていた。しかしながら、本発明では、製造プロセスからの制限（配線層の数や設計基準など）、ＬＳＩ動作速度からの遅延時間制限、電源配線インピーダンスなどを考慮して最適設計された配線セルをセル・ライブラリにあらかじめ登録し、実際の配線処理では回路接続情報にしたがって登録された配線セルを組み合わせて配置してレイアウト・パターンを生成する。
【００１６】
最後に、ステップＳ１０４において、標準セルおよび標準セル間の配線セルのレイアウトに基づきマスクパターンを生成する。生成されたマスクパターンは半導体製造のための後処理に渡される。
【００１７】
図３は、本発明の実施の形態に係る配線セルのレイアウトを示す図である。図３に示した配線セルでは、水平方向に第１層配線が、垂直方向に第２層配線が割り当てられた２層配線構造を有している。そして、第１層配線と第２層配線の接続はコンタクトホールを介して行われる。配線セルＡは第２層配線のみのパターン、配線セルＢは第１層配線のみのパターン、配線セルＣ〜配線Ｆは第１層配線と第２層配線をコンタクトホールを介して直角に接続した配線パターン、配線セルＧ〜配線Ｊは第１層配線と第２層配線をＴ型に接続した配線パターン、配線セルＫは第１層配線と第２層配線を十字型に接続した配線パターン、配線セルＬは第１層配線と第２層配線を十字交差させて電気的に接続されない配線パターン、配線セルＭは未配線領域である。
【００１８】
図３の配線セルは、そのセルサイズと外部接続端子が標準化されている。このため、配線セルを配線領域に格子状に配置しても、配線セル間、配線セルと標準セル間の接続端子の接続ずれは生じない。したがって、配線経路の接続確認は配線セルレベルの接続確認だけすれば良いことになる。
【００１９】
図４は、図６に示した従来技術に係る半導体集積回路に本発明を適用した例を示す図である。図４に示すように、図３に示した配線セルＡ〜配線セルＭを配置することで、従来と同様の配線パターンを実現することができる。
【００２０】
図５は、図４に示した半導体集積回路において配線セルＡ〜配線セルＭを外形（セル枠）のみで示した例である。図５に示すように、各配線セルは標準セルと同様、外形のみで取り扱うことが可能となる。このため、設計段階で扱われるデータ量が大幅に低減される。したがって、自動設計を行う計算機の負荷はその分だけ軽減され、設計期間が短縮されることになる。
【００２１】
このように、本発明の実施の形態によれば、セル間やセルと周辺回路間を結ぶ配線の基本的なパターンをセル化し、その配線セルをあらかじめ最適設計してセルライブラリとして登録しておく。このため、実際の配線工程においては、この配線セルを組み合わせるだけで配線経路を決定することができる。また、各配線セルは最適設計されているので、配線経路の検証処理は不要となり、その結果、配線処理に要する時間が大幅に短縮されることになる。
【００２２】
したがって、本発明の実施の形態によれば、半導体集積回路の設計から試作・開発までのループの周期が飛躍的に短縮され、工業的利益およびその重要性は極めて高い。
【００２３】
【発明の効果】
本発明によれば、設計工期を短縮し、半導体集積回路の製造期間を短縮することができる半導体装置の設計方法を提供できる。
【００２４】
本発明によれば、設計工期を短縮し、さらには製造期間を短縮することができる半導体集積回路の設計方法を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るレイアウト設計装置のブロック図である。
【図２】本発明の実施の形態に係る半導体集積回路のレイアウト設計方法の基本的な処理手順を示すフローチャートである。
【図３】本発明の実施の形態に係る配線セルのレイアウトを示す図である。
【図４】図６に示した半導体集積回路に本発明を適用した例を示す図である。
【図５】図４に示した半導体集積回路において配線セルＡ〜配線セルＭを外形（セル枠）のみで示した例である。
【図６】半導体チップ上にセルＡ及びＢが配置された半導体集積回路の一例を示す図である。
【符号の説明】
１０  レイアウト設計装置
１２  標準セルを配置する手段
１４  配線セルを配置する手段
１６  回路接続情報
１８  レイアウトブロック
【図１】
0003647686.tif 000002
【図２】
0003647686.tif 000003
【図３】
0003647686.tif 000004
【図４】
0003647686.tif 000005
【図５】
0003647686.tif 000006
【図６】
0003647686.tif 000007