(57)【特許請求の範囲】
【請求項１】
ＣＡＴＶ局への上り回線用のデータ信号を送出するためのアップストリーム回路を有するとともに、上記上り回線用のデータ信号を除去するハイパスフィルタを介して導出した下り信号を受信するため、多波の入力受信信号を周波数帯域により少なくとも２系統に選択出力する選択回路と、上記選択回路で選択出力した各受信信号を各系統においてそれぞれ所望の周波数に同調させる高周波増幅入力同調回路と、上記各高周波増幅入力同調回路の出力信号を各系統においてそれぞれ増幅する高周波増幅回路と、上記各高周波増幅回路の出力信号を各系統においてそれぞれ所望の周波数に同調させる高周波増幅出力同調回路と、上記各高周波増幅出力同調回路の出力を各系統において所望の中間周波数の信号に変換する周波数変換回路と、上記各周波数変換回路で周波数変換した受信信号を増幅する中間周波増幅回路とを備えたケーブルモデム用チューナにおいて、
上記選択回路では、前記受信信号を周波数の低い第１の帯域と、周波数の高い第３の帯域と、周波数が第１の帯域と第３の帯域の間である第２の帯域のうち、上記第１及び第２の帯域と、上記第３の帯域との２系統に選択出力し、前記第１及び第２の帯域の系統における上記高周波増幅入力同調回路及び上記高周波増幅出力同調回路ではスイッチング素子を用いて上記第１及び第２の帯域の違いで同調素子を変更するようにし、
上記第３の帯域の系統の高周波増幅入力同調回路を、ハイパスフィルタと、同調コイル、可変容量ダイオード、該可変容量ダイオードへの同調電圧印加回路で構成した同調回路と、インピーダンス整合用可変容量ダイオードと、次段の高周波増幅回路に抵抗を介してバイアス電圧を供給するバイアス回路で構成したことを特徴とするケーブルモデム用チューナ。
【請求項２】
ＣＡＴＶ局への上り回線用のデータ信号を送出するためのアップストリーム回路を備えるとともに、上記上り回線用のデータ信号を除去するハイパスフィルタを介して導出した下り信号を受信するため、多波の入力受信信号を周波数帯域により少なくとも２系統に選択出力する選択回路と、上記選択回路で選択出力した各受信信号を各系統においてそれぞれ所望の周波数に同調させる高周波増幅入力同調回路と、上記各高周波増幅入力同調回路の出力信号を各系統においてそれぞれ増幅する高周波増幅回路と、上記各高周波増幅回路の出力信号を各系統においてそれぞれ所望の周波数に同調させる高周波増幅出力同調回路と、上記各高周波増幅出力同調回路の出力を各系統において所望の中間周波数の信号に変換する周波数変換回路と、上記各周波数変換回路で周波数変換した受信信号を増幅する中間周波増幅回路とを備えたケーブルモデム用チューナにおいて
上記選択回路では、前記受信信号を５０ＨＭＨｚ〜１７０ＭＨｚの第１の帯域と、１７０〜４７０ＭＨｚの第２の帯域と、４７０ＭＨｚ〜８６０ＭＨｚの第３の帯域のうち、上記第１及び第２の帯域と、上記第３の帯域との２系統に選択出力し、前記第１及び第２の帯域の系統における上記高周波増幅入力同調回路及び上記高周波出力同調回路ではスイッチング素子を用いて上記第１及び第２の帯域の違いで同調素子を変更するようにし、
一方、上記第３の帯域の系統の高周波増幅入力同調回路を、ハイパスフィルタと、同調コイル、可変容量ダイオード、該可変容量ダイオードへの同調電圧印加回路で構成した同調回路と、インピーダンス整合用可変容量ダイオードと、次段の高周波増幅回路に抵抗を介してバイアス電圧を供給するバイアス回路で構成したことを特徴とするケーブルモデム用チューナ。
【請求項３】
上記同調回路を構成する可変容量ダイオードを、同一特性の可変容量ダイオードが並列接続された回路を直列接続したことを特徴とする請求項１又は請求項２に記載のケーブルモデム用チューナ。
【請求項４】
ＣＡＴＶ局への上り回線用のデータ信号を送出するためのアップストリーム回路と、上記上り回線用のデータ信号を除去するハイパスフィルタを介して導出した下り信号を受信するため、多波の入力受信信号を周波数帯域により少なくとも２系統に選択出力する選択回路、上記選択回路で選択出力した各受信信号を各系統においてそれぞれ所望の周波数に同調させる高周波増幅入力同調回路、上記各高周波増幅入力同調回路の出力信号を各系統においてそれぞれ増幅する高周波増幅回路、上記各高周波増幅回路の出力信号を各系統においてそれぞれ所望の周波数に同調させる高周波増幅出力同調回路、上記各高周波増幅出力同調回路の出力を各系統において所望の中間周波数の信号に変換する周波数変換回路、上記各周波数変換回路で周波数変換した受信信号を増幅する中間周波増幅回路とを備えたケーブルモデム用チューナにおいて、
上記選択回路では、前記受信信号を５０ＨＭＨｚ〜１７０ＭＨｚの第１の帯域と、１７０〜４７０ＭＨｚの第２の帯域と、４７０ＭＨｚ〜８６０ＭＨｚの第３の帯域との３系統に選択出力するようになっていること、及び
上記第１及び第２の帯域の系統の各高周波増幅入力同調回路を第１の同調コイルと第１の可変容量ダイオードで構成した第１の共振回路と、上記第１の同調コイルに結合する第２の同調コイルと第２の可変容量ダイオードで構成した第２の共振回路と、上記第１及び第２の可変容量ダイオードに同調電圧を印加する同調電圧印加回路とを備えた複同調型入力回路と、隣接する回路とのインピーダンスの整合を行なうインピーダンス整合用可変容量ダイオードと、後段の高周波増幅回路に抵抗を介してバイアス電圧を印加するバイアス回路を設けたことを特徴とするケーブルモデム用チューナ。
【請求項５】
上記第１の可変容量ダイオードを実質的に同一特性の可変容量ダイオードが並列接続したものを直列接続した回路で構成することを特徴とする請求項４に記載のケーブルモデム用チューナ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ケーブルテレビの空チャネルを利用して家庭で高速データ通信を行わせるためのケーブルモデムに用いるケーブルモデム用チューナに関するものである。
【０００２】
【従来の技術】
ケーブルテレビ（以下ＣＡＴＶという）では家庭への引き込み線を同軸ケーブルのままにしておき、幹線ネットワークを光ファイバ化したＨＦＣ（Ｈｙｂｒｉｄ  Ｆｉｂｅｒ／Ｃｏａｘ）の導入が進められている。家庭に数Ｍビット／秒の広帯域データ通信サービスを提供しようとしているためで、もはや先端技術ではない６４ＱＡＭでも、帯域幅６ＭＨｚで伝送速度３０Ｍビット／秒の高速データラインを作ることができる。これにケーブルモデムが使用される。ケーブルテレビの空チャネルを利用して４Ｍビット／秒〜２７Ｍビット／秒の高速データ通信が実現できる。
【０００３】
図７は、ケーブルモデム用チューナの従来例のブロック図である。ＣＡＴＶ信号は局側に向けて送信される上り信号が５ＭＨｚ〜４２ＭＨｚ、局側よりケーブルモデム用チューナに向けて送信される下り信号が５４ＭＨｚ〜８６０ＭＨｚにて運用され、チューナの入力端子１１を介してケーブルの回線に接続される。ケーブルモデムより送信された上り信号はＣＡＴＶ局（システムオペレータ）のデータレシーバにて受信され、センターのコンピュータに入る。また、ケーブルモデムの内部では上り信号はデータ端子１０にＱＰＳＫ送信機からの直交位相変位変調（ＱＰＳＫ）されたデータ信号が導入される。このデータ信号は、アップストリーム回路９を介し、更にＣＡＴＶ入力端子１１を介してＣＡＴＶ局に送信される。
【０００４】
下り信号はＣＡＴＶ局にて受信したデータ信号を６４ＱＡＭ変調後、ケーブル回線に送出し、ＣＡＴＶ入力端子１１を介しケーブルモデムに入る。モデム内部ではチューナにて希望信号を選局し、６４ＱＡＭ復調後ＭＰＥＧ再生を行い、ＣＰＵにて処理したデータ信号をモデムに接続されているコンピュータに導出する。
【０００５】
一方チューナ内部での下り信号の処理は次のようになる。ＣＡＴＶ入力端子１１に入力した下り信号は広帯域増幅器１を通過後、第一混合回路２と第一局部発振回路７により第一中間周波数９５０ＭＨｚに変換される。選局は第一局部発振回路７をＰＬＬ選局回路１３によりマイコン制御される。第一中間周波数に変換されたＩＦ信号は、第一中間周波増幅入力同調回路３で同調がとられた後、第一中間周波増幅回路４で増幅され、第一中間周波出力同調回路５で選局が行われた後、第二混合回路６に導入される。
【０００６】
第二混合回路６では第二局部発振回路８により第二中間周波数信号に変換し、変換した第二中間周波数信号をＩＦ出力端子１２に導出する。第二局部発振回路８は第一局部発振回路７と同様にＰＬＬ選局回路１３でＰＬＬ制御される。第二中間周波数は通常４４ＭＨｚが適用される。チューナ出力端子から導出される第二中間周波数は、この後、５ＭＨｚのベースバンドに変換され、さらにＡ／Ｄ変換された後、６４ＱＡＭ復調され、ＭＰＥＧ処理の後データ信号として導出される。
【０００７】
【発明が解決しようとする課題】
ケーブルモデム用チューナは、常時待機受信を行うようにするため、低消費電力が要求されるが、上記従来のダブルコンバージョン方式のケーブルモデム用チューナでは、待機状態での消費電力が１〜２Ｗを要し、作動時の消費電力に比べて大きな値になる。特に第一混合回路及び第一局部発振回路での消費電力が全消費電力の７０％程度となり、高い値になる。
【０００８】
また、上記従来の回路は、第一局部発振回路及び第二局部発振回路の２回路によるダブルコンバージョン方式を採用しているため、各回路の干渉を防ぐことが必要になり、電気的に厳重なシールド構造をなす筺体設計を施す必要があるとともに、空間距離を設け、さらに干渉を軽減するシャーシ設計を行わなければならず、外形形状が大きくなる。また、各局部発振器間の干渉によりローカルスプリアス妨害が発生し易くなり、通信エラーが起こり易い。
【０００９】
また、従来例では高周波増幅回路の入力回路が希望信号に対し、同調回路となっておらず広帯域増幅器となっている。このためＣＡＴＶ信号全波入力の場合、混信による歪みが発生しやすくなり、電力利得を高く、又雑音指数を下げることは困難となり、通信エラーが発生しやすくなる。
【００１０】
また、第一局部発振周波数が１ＧＨｚ〜２ＧＨｚ帯に存在しているためＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）としてのフェイズノイズ及びマイクロホニック雑音の改善に難点がある。この現象は製品において通信エラー（ＢＥＲＴの劣化現象）となる。
【００１１】
【課題を解決するための手段】
本発明の第１の構成では、ケーブルモデムチューナは、ＣＡＴＶ局への上り回線用のデータ信号を送出するためのアップストリーム回路と、上記上り回線用のデータ信号を除去するハイパスフィルタを介して導出した下り信号を受信するための以下の（１）〜（６）を備えている、
（１）多波の入力受信信号を周波数帯域により少なくとも２系統に選択出力する選択回        路、
（２）上記選択回路で選択した各受信信号を各系統においてそれぞれ所望の周波数に同        調させる高周波増幅入力同調回路、
（３）上記各高周波増幅入力回路の出力信号を各系統においてそれぞれ増幅する高周波        増幅回路、
（４）上記各高周波増幅回路の出力信号を各系統においてそれぞれ所望の周波数に同調        させる高周波増幅出力同調回路、
（５）上記各高周波増幅出力同調回路の出力を各系統において所望の中間周波数の信号        に変換する周波数変換回路、
（６）上記各周波数変換回路で周波数変換した受信信号を増幅する中間周波増幅回路。
そして、上記選択回路では、前記受信信号を周波数の低い第１の帯域と、周波数の高い  第３の帯域と、周波数が第１の帯域と第３の帯域の間である第２の帯域のうち、上記第  １及び第２の帯域と、上記第３の帯域との２系統に選択出力し、前記第１及び第２の帯  域の系統における上記高周波増幅入力同調回路及び上記高周波増幅出力同調回路ではス  イッチング素子を用いて上記第１及び第２の帯域の違いで同調素子を変更するようにな  っている。
また、上記第３の帯域の系統の高周波増幅入力同調回路を、ハイパスフィルタと、同 調コイル、可変容量ダイオード、該可変容量ダイオードへの同調電圧印加回路で構成し た同調回路と、インピーダンス整合用可変容量ダイオードと、次段の高周波増幅回路に 抵抗を介してバイアス電圧を供給するバイアス回路で構成している。
【００１２】
従って、上り回線用データ信号はアップストリーム回路を介してＣＡＴＶ局へ送出され、また、ＣＡＴＶ局からの下り回線用データ信号はハイパスフィルタで上り回線用データ信号が除去されて選択回路に入力する。該選択回路では、受信信号を各系統にそれぞれ選択出力し、この出力される各帯域の信号はそれぞれ各系統において高周波増幅入力同調回路に入り、ここで所望の周波数の信号に同調した信号を導出する。
【００１３】
導出された各信号は、その後、各系統において高周波増幅回路で増幅された後、それぞれ高周波増幅出力同調回路に供給され、ここで所望の周波数に同調した信号を取り出される。そして、それぞれ次段の周波数変換回路に供給されて中間周波数の信号に変換される。周波数変換回路は例えば混合回路と局部発振回路から成る。中間周波数の信号に変換された受信信号は、その後、中間周波増幅回路で増幅され、出力信号として導出される。
なお、下り回線用のデータ信号は選択回路に従って上述の２系統に選択出力される。第３の帯域の系統では中間周波数に変換される。一方、第１及び第２の帯域の系統では、スイッチングダイオード等のスイッチング素子を用いてコイル及びコンデンサ等の同調素子の変更を行って同調を行う。これにより、周波数帯域の変化比が大きいために高周波増幅入力同調回路と高周波増幅出力同調回路において単独の同調素子では同調を行うのに対処する。
【００２２】
また、本発明の第２の構成では、上記第１の構成において、上記選択回路では、前記受信信号を５０ＭＨｚ〜１７０ＭＨｚの第１の帯域と、１７０ＭＨｚ〜４７０ＭＨｚの第２の帯域と、４７０ＭＨｚ〜８６０ＭＨｚの第３の帯域のうち、上記第１及び第２の帯域と、上記第３の帯域の２系統とに選択出力し、前記第１及び第２の帯域における上記高周波増幅入力同調回路及び上記高周波増幅出力同調回路ではスイッチング素子を用いて上記第１及び第２の帯域の違いで同調素子を変更するようにしている。そして、上記第３の帯域の系統の高周波増幅入力同調回路を、ハイパスフィルタと、同調コイル、可変容量ダイオード、該可変容量ダイオードへの同調電圧印加回路で構成した同調回路と、インピーダンス整合用可変容量ダイオードと、次段の高周波増幅回路に抵抗を介してバイアス電圧を供給するバイアス回路で構成している。
【００２３】
従って、下り回線用のデータ信号は選択回路に従って上述の２系統に選択出力される。第３の帯域の系統では前述の構成と同様に中間周波数に変換される。一方、第１及び第２の帯域の系統では、スイッチングダイオード等のスイッチング素子を用いてコイル及びコンデンサ等の同調素子の変更を行って同調を行う。これにより、周波数帯域の変化比が大きいために高周波増幅入力同調回路と高周波増幅出力同調回路において単独の同調素子では同調を行うのに対処する。
【００２５】
また、第１，第２の構成では、選択回路より選択された第３の帯域（４７０〜８６０MHｚ／UHFバンド）の受信信号は高周波増幅入力同調回路に供給されると、４００MHｚを遮断周波数とするハイパスフィルタで低域の信号が除去された後、同調コイルと可変容量ダイオードで構成した共振回路に導かれ、同調電圧印加回路より印加される同調電圧に応じた所望の周波数に同調する。
【００２６】
そして、この所望の周波数に同調した信号は次段の高周波増幅回路に供給されるが、この高周波増幅器の入力にはバイアス抵抗を介して、上記第３の帯域（ＵＨＦバンド）の電源電圧が印加される。従って、上記高周波増幅回路の入力端子にはインダクタンスがないので、高周波増幅回路の入力容量とで、上記４００ＭＨｚ近辺での共振回路が形成されることがなく、妨害信号の影響が軽減される。
【００２７】
また、本発明の第３の構成では、上記第１又は第２の構成において、上記同調回路を構成する可変容量ダイオードを、同一特性の可変容量ダイオードが並列接続された回路を直列接続した構成としている。
【００２８】
従って、可変容量ダイオードは直列接続されているので、１個の可変容量ダイオードの両端にかかる電圧は１／２になり、入力する多波のＣＡＴＶ信号が７５ｄＢμ以上等の強信号レベルであっても歪の発生を低減することができる。また、単に可変容量ダイオードを直列接続しただけでは、可変容量ダイオードの内部抵抗（直列抵抗）が２倍になるので、共振回路の実効Ｑ（尖鋭度）が下り、選択特性が劣化する。しかし、この構成では可変容量ダイオードを並列接続したものを直列接続しているので、可変容量ダイオードの内部抵抗の合成値、容量変化比及び同調容量の最小値を同一にすることができ、選択特性の劣化も防止することができる。
【００２９】
また、本発明の第４の構成では、ＣＡＴＶ局への上り回線用のデータ信号を送出するためのアップストリーム回路と、上記上り回線用のデータ信号を除去するハイパスフィルタを介して導出した下り信号を受信するため、多波の入力受信信号を周波数帯域により少なくとも２系統に選択出力する選択回路、上記選択回路で選択出力した各受信信号を各系統においてそれぞれ所望の周波数に同調させる高周波増幅入力同調回路、上記各高周波増幅入力同調回路の出力信号を各系統においてそれぞれ増幅する高周波増幅回路、上記各高周波増幅回路の出力信号を各系統においてそれぞれ所望の周波数に同調させる高周波増幅出力同調回路、上記各高周波増幅出力同調回路の出力を各系統において所望の中間周波数の信号に変換する周波数変換回路、上記各周波数変換回路で周波数変換した受信信号を増幅する中間周波増幅回路とを備えたケーブルモデム用チューナにおいて、
上記選択回路では、前記受信信号を５０ＨＭＨｚ〜１７０ＭＨｚの第１の帯域と、１７０〜４７０ＭＨｚの第２の帯域と、４７０ＭＨｚ〜８６０ＭＨｚの第３の帯域との３系統に選択出力するようになっているとともに、
上記第１及び第２の帯域の系統の各高周波増幅入力同調回路を第１の同調コイルと第１の可変容量ダイオードで構成した第１の共振回路と、上記第１の同調コイルに結合する第２の同調コイルと第２の可変容量ダイオードで構成した第２の共振回路と、上記第１及び第２の可変容量ダイオードに同調電圧を印加する同調電圧印加回路とを備えた複同調型入力回路と、隣接する回路とのインピーダンスの整合を行なうインピーダンス整合用可変容量ダイオードと、後段の高周波増幅回路に抵抗を介してバイアス電圧を印加するバイア  ス回路を設けている。
【００３０】
従って、選択回路で選択された第１の帯域（ＶＨＦハイバンド）と第２の帯域（ＶＨＦローバンド）の受信信号はそれぞれインピーダンス整合用可変容量ダイオードでインピーダンス整合がとられて高周波増幅入力同調回路に供給される。高周波増幅入力同調回路に供給されたＶＨＦハイバンド及びＶＨＦローバンドの受信信号は第１の同調コイルと第１の可変容量ダイオードで構成した第１の共振回路に導かれ、同調電圧印加回路より印加される同調電圧に応じた所望の周波数の信号を導出する。上記第１の共振回路で同調した信号は第１の同調コイルに結合する第２の同調コイルに供給され、第２の同調コイルと第２の可変容量ダイオードで構成した第２の共振回路に導かれ、上記同調電圧印加回路より印加される同調電圧に応じて再度所望の周波数に同調する。
【００３１】
そして、上記所望の周波数に同調したＶＨＦハイバンド及びＶＨＦローバンドの信号は次段の高周波増幅回路に供給されるが、この高周波増幅回路の入力にはバイアス抵抗を介して上記第１の帯域（ＶＨＦハイバンド）及び第２の帯域（ＶＨＦローバンド）の電源電圧が印加される。従って、上記高周波増幅回路の入力端子にバイアス電圧を印加するバイアス回路にはインダクタンスがないので、上記高周波増幅回路の入力容量とで共振回路を形成することがなく、共振回路による発振等の妨害信号の発生を防止することができる。
【００３２】
また、本発明の第５の構成では、上記第４の構成において、上記第１の可変容量ダイオードを実質的に同一特性の可変容量ダイオードが並列接続したものを直列接続した回路で構成している。
【００３３】
従って、同調回路を構成する可変容量ダイオードは２個の素子を並列接続したものを直列接続されているので、各可変容量ダイオードの両端にかかる電圧は１／２になり、入力する多波のＣＡＴＶ信号が強入力レベルの信号であっても歪の発生を低減することができる。上記可変容量ダイオードの内部抵抗の合成値、容量変化比および同調容量の最小値は１個の素子の場合と同一になり、共振回路の実効Ｑを低下させることがなく、選択特性が劣化することはない。
【００３４】
【本発明の実施の形態】
（実施形態１）
図１は、本発明の実施形態１のブロック図である。データ端子１０より供給される上り信号は、ＱＰＳＫ変調されたデータ信号をアップストリーム回路９を通じてＣＡＴＶ入力端子１１に供給され、ＣＡＴＶ局に向けて送出される。他方、ＣＡＴＶ入力端子１１より供給される下り信号はハイパスフィルタ１００を通過の後、入力選択回路１０１、１０２、１０３に入り、ＵＨＦバンド、ＶＨＦ・ＨＩＧＨバンド、ＶＨＦ・ＬＯＷバンドの各回路に切り換えられる。
【００３５】
上記ハイパスフィルタ１００は５〜４６ＭＨｚが減衰域で、５４ＭＨｚ以上を通過域とする特性のフィルタである。上記ＵＨＦバンドとは４７０〜８６０ＭＨｚ、ＶＨＦ・ＨＩＧＨバンドとは１７０〜４７０ＭＨｚ、ＶＨＦ・ＬＯＷバンドとは５４〜１７０ＭＨｚを指すが、特にその範囲は規定されない。入力選択回路１０１、１０２、１０３は一般的にはスイッチングダイオードによる切り換え方法、又は帯域分割によるフィルタにより切り換える方法等が用いられる。本実施形態では、スイッチングダイオードによる方法を採用している。
【００３６】
上記各バンドは各々受信チャンネルに応じて動作状態となり、他のバンドは動作しない機能となっている。例えばＵＨＦバンドのチャンネル受信時は、ＵＨＦバンド系統の入力選択回路１０１、高周波増幅入力同調回路１０４、高周波増幅器１０７、高周波増幅出力同調回路１１０、混合回路１１３および局部発振回路１１６が動作状態になり、ＶＨＦ・ＨＩＧＨバンドとＶＨＦ・ＬＯＷバンド系統の入力選択回路１０２、１０３、高周波増幅入力同調回路１０５、１０６、高周波増幅器１０８、１０９、高周波増幅出力同調回路１１１、１１２、混合回路１１４、１１５、局部発振回路１１７、１１８は動作を停止する。
【００３７】
同様にＶＨＦ・ＨＩＧＨバンドの受信時は、ＶＨＦ・ＨＩＧＨバンド系統の入力選択回路１０２、高周波増幅入力同調回路１０５、高周波増幅器１０８、高周波増幅出力同調回路１１１、混合回路１１４および局部発振回路１１７が動作状態になり、ＵＨＦバンドとＶＨＦ・ＬＯＷバンド系統の入力選択回路１０１、１０３、高周波増幅入力同調回路１０４、１０６、高周波増幅器１０７、１０９、高周波増幅出力同調回路１１０、１１２、混合回路１１３、１１５および局部発振回路１１６、１１８は動作を停止する。
【００３８】
また、ＶＨＦ・ＬＯＷバンドの受信時はＶＨＦ・ＬＯＷバンド系統の入力選択回路１０３、高周波増幅入力同調回路１０６、高周波増幅器１０９、高周波増幅出力同調回路１１２、混合回路１１５および局部発振回路１１８が動作状態になり、ＵＨＦバンドとＶＨＦ・ＨＩＧＨバンド系統の入力選択回路１０１、１０２、高周波増幅入力同調回路１０４、１０５、高周波増幅器１０７、１０８、高周波増幅出力同調回路１１０、１１１、混合回路１１３、１１４および局部発振回路１１６、１１７は動作を停止する。
【００３９】
上記アップストリーム回路９、ハイパスフィルタ１００、ＩＦ増幅器１１９、１２１、ＳＡＷフィルタ１２０およびＣＰＵ１２２等の共通回路は、バンド切り換えとは無関係に常時動作状態になる。そして、この一連の動作は、ＣＰＵ１２２よりＰＬＬ選局回路に選局データが送出されるのに伴って起る。上記選局データに基づき、チャンネル選局が行われると、これと同時に選局されるバンド情報に応じ、入力選択回路１０１、１０２、１０３が作動して、各系統の回路への電源供給の切り換えが行われる。
【００４０】
次に各バンドの動作を説明する。ＣＡＴＶ信号は上述するようにハイパスフィルタ１００を通過した後、入力選択回路１０１、１０２、１０３に入り、バンドの切り換えが行われる。そして、その出力はそれぞれ高周波増幅入力同調回路１０４、１０５、１０６に導かれて、チャンネルの選局が行われる。チャンネル選局が行われた信号は高周波増幅器１０７、１０８、１０９で増幅された後、高周波増幅出力同調回路１１０、１１１、１１２に供給され、ここで受信信号を導出する。
【００４１】
その後、選択された受信信号は混合回路１１３、１１４、１１５及び局部発振回路１１６、１１７、１１８で中間周波信号に変換され、中間周波増幅回路１１９で増幅されてＳＡＷフィルタ１２０を通過した後、再度中間周波増幅回路１２１で増幅され、ＩＦ出力としてＩＦ出力端子１２３より導出される。
【００４２】
図７に示す従来技術においては、広帯域増幅器１にＣＡＴＶ信号の多波信号を受信するため歪みが発生しやすい。この問題を解決するため、増幅器のデバイスに多くの電流を流す必要がある。また、第一混合回路２には＋１０ｄＢμ以上の局部発振信号が必要なことから、第一局部発振回路７の局部発振信号を増幅する回路に多くの電流が必要である。
【００４３】
上述する実施形態１においては、希望信号を受信すべく同調回路を、高周波増幅器の入力回路である高周波増幅入力同調回路１０４、１０５、１０６に設けることにより、多波信号が増幅器に直接加わることがなく、歪みを押さえることが可能となり、結果として多くの電流を流す必要がなくなる。また、上記図７に示す従来の技術では、広帯域増幅回路１の歪を改善するため、電力利得を１０ｄＢμ前後の低い値にしているが、実施形態１のように、入力回路に同調回路を設けることにより、歪を改善するための高利得にすることが容易になり、結果として低雑音化が可能になる。
【００４４】
周波数変換回路を各バンド毎に１回路で構成しているので、図７に示す従来のダブルコンバージョン方式に比べ、発振回路間の干渉によるローカルスプリアスの発生がなくなり、回路の配置を離したり、干渉を防止するためのシールドを厳重に行う必要がなく、外形寸法を小型にできるとともに、シールド構造を簡単にすることができる。
【００４５】
また、図７に示す従来技術では第１局部発振回路７の局部発振周波数は１〜２ＧＨｚとなり高く、ＶＣＯのフェイズノイズやマイクロホニック雑音が発生し易いが、実施形態１では局部発振回路１１６、１１７、１１８の局部発振周波数は、受信周波数に対して中間周波数だけ高い値でよいので１ＧＨｚ雑音になり、上記フェイズノイズやマイクロホニックノイズ等の発生を抑制することができる。
【００４６】
（実施形態２）
本実施形態を説明するにあたり、上記第１の実施形態との差異を明確にするため、再度上記第１の実施形態について詳述する。上記第１の実施形態のケーブルモデム用チューナは図８に示すように４７０〜８６０ＭＨｚを受信するＵＨＦバンド（Ｂ３バンド）、１７０ＭＨｚ〜４７０ＭＨｚを受信するＶＨＦ・ＨＩＧＨバンド（Ｂ２バンド）、５４〜１７０ＭＨｚを受信するＶＨＦ・ＬＯＷバンド（Ｂ１バンド）に分割され、各バンドごとの受信回路を設けたものである。但し、この場合、バンド分割は特に規定されるものではなく、適宜に設定される。
【００４７】
下り信号はＩＦフィルタ（ハイパスフィルタ）２０を通過後、入力切り換え回路に入り、上述するＵＨＦバンド、ＶＨＦ・ＨＩＧＨバンド、ＶＨＦ・ＬＯＷバンドの各回路に切り替えられる。上記ＩＦフィルタ２０は、５〜４６ＭＨｚの減衰域、５４ＭＨｚ以上を通過域とするハイパスフィルタである。上記の各バンドはそれぞれ受信チャネルに応じて選択的に動作状態となり、選択されない他のバンドは動作しないようになっている。
【００４８】
例えば、ＵＨＦバンドのチャネル受信時は、高周波スイッチングダイオード（ＰＩＮダイオード）２１、高周波増幅入力同調回路２４、高周波増幅器２７、高周波増幅出力同調回路３０、混合回路３３、局部発振回路３６、ＩＦ増幅回路３９、ＳＡＷフィルタ４０及びＩＦ増幅回路４１等より成る回路の機能が動作状態となり、高周波スイッチングダイオード（ＰＩＮダイオード）２２，２３、高周波増幅入力同調回路２５，２６、高周波増幅器２８，２９、高周波増幅出力同調回路３１，３２、混合回路３４，３５、局部発振回路３７，３８より成るＶＨＦ
ＨＩＧＨバンドおよびＶＨＦ  ＬＯＷバンドの回路の動作が停止する。
【００４９】
次に上記各バンドの動作状態を説明する。ＣＡＴＶ信号は高周波スイッチングダイオード２１，２２，２３、抵抗４２，４３，４４，４５、コンデンサ４６，４７，４８，４９及び各バンドの電源電圧＋Ｂ１，＋Ｂ２，＋Ｂ３を供給する電源端子５０，５１，５２より成る入力切り替え回路で選択された後、高周波増幅入力同調回路２４，２５，２６に入り、高周波増幅器２７，２８，２９で増幅され、高周波増幅出力同調回路３０，３１，３２にて受信信号を導出する。
【００５０】
混合回路３３，３４，３５と局部発振回路３６，３７，３８で高周波増幅出力同調回路３０，３１，３２より導出された信号は周波数変換され、中間周波増幅回路３９に入りＳＡＷフィルタ４０を通過した後、再度中間周波増幅回路４１にて増幅され、ＩＦ出力端子５１に導出される。当該動作は各バンドにおいて共通である。
【００５１】
上記入力切り替え回路は、各バンドの動作状態では電源端子５０，５１，５２より電源供給を受ける。ＵＨＦバンド受信時には電源端子５０に電圧＋Ｂ１が印加されバイアス抵抗４３，４２で高周波スイッチングダイオード２１にバイアスを供給してＯＮ状態となり、ＵＨＦ信号を通過させる。一方、高周波スイッチングダイオード２２，２３はＶＨＦ  ＨＩＧＨバンド、ＶＨＦ  ＬＯＷバンドの電源端子５１，５２に電源が供給されていないため、ＯＦＦ状態となり、これらのバンドの信号は通過しない。当該動作は各バンドに共通である。
【００５２】
ＡＧＣ端子５３に供給されるＲＦのＡＧＣ電圧は、バイアス抵抗５４，５５，５６を通して高周波増幅器２７，２８，２９の第２ゲートに印加される。高周波増幅器２７，２８，２９は一般的にデュアルゲート型ＭＯＳＦＥＴが使用されており、第１ゲートには入力信号が供給され、第２ゲートにはリバースＡＧＣ電圧が印加される。
【００５３】
上記のように、図８に示すケーブルモデム用チューナにおいては、高周波増幅器２７，２８，２９にデュアルゲート型ＭＯＳＦＥＴ素子が適用され、第１のゲートには入力信号が、また第２のゲートにはＡＧＣ電圧が印加されるので、入力信号レベルが６０ｄＢμ以下においては、フルゲインにて動作し、また６０ｄＢμ以上の入力信号レベルにおいては、チューナの出力レベルが常に一定レベルとなるようＡＧＣ端子５３にＤＣ電圧が印加されている。このＤＣ電圧はデュアルゲート型ＭＯＳＦＥＴの第２のゲートに供給されており、リバース方向にＤＣ電圧を印加することにより高周波増幅器の電力利得が低下する機能を有している。
【００５４】
ＣＡＴＶ信号は１００チャネル前後の多くの信号からなり同一レベルの信号が同時にチューナの入力端子１１に導入される。この入力信号は高周波増幅入力同調回路２４，２５，２６を経由して希望信号を導出し、高周波増幅器２７，２８，２９を構成するデュアルゲート型ＭＯＳＦＥＴの第１のゲートに印加されるが、入力信号レベルが６０ｄＢμ以上になると相互変調歪（Ｉｎｔｅｒ  ｍｏｄｕｒａｔｉｏｎ）であるＣＳＯ（Ｃｏｍｐｏｓｉｔ  ｓｅｃｏｎｄ  ｏｒｄｅｒ  ｂｅａｔ）や、ＣＴＢ（Ｃｏｍｐｏｓｉｔ  ｔｒｉｐｌｅ  ｂｅａｔ）が発生したり、また混変調歪が発生しやすいという問題があった。
【００５５】
また、上述する図８において、ＵＨＦバンドの高周波増幅入力同調回路２４は、図９に示すようになっている。図９において、６０及び６３はＤＣカットコンデンサ、６１はインピーダンス整合コイルである。このＤＣカットコンデンサ６０，６３とインピーダンス整合コイル６１で、前段の入力信号切り換え回路７２及び後段の高周波増幅器２７と高周波増幅入力同調回路２４間のインピーダンス整合を行う。
【００５６】
６４は同調コイル、６５は可変容量ダイオード、６６は容量変化比抑制コンデンサであり、これらにより同調回路を形成する。この同調回路の同調点は端子７０よりバイアス抵抗６７を介して、上記可変容量ダイオード６５に供給される同調電圧によって調整される。
【００５７】
次段の高周波増幅器２７へは、端子７１より、ＵＨＦバンドの所定のバイアス電圧が高周波チョークコイル６８を介して供給される。６９はバイパスコンデンサである。なお、上記の高周波増幅器２７は一般にデュアルゲート型ＭＯＳＦＥＴが使用され、第１のゲートには入力信号が、また第２のゲートにはリバースＡＧＣ電圧が印加される。
【００５８】
図９に示す構成の高周波増幅入力同調回路２４では、次段の高周波増幅器２７へのバイアスを高周波チョークコイル６８を介して供給しているため、高周波チョークコイル６８と次段の高周波増幅器２７の入力容量により共振回路が形成される。この共振回路は、４００ＭＨｚ近辺で共振するようにしているので、希望信号の受信時、妨害信号の影響を受け易いという問題があった。尚、この図９における問題に関しては後述するように第４の実施形態で解決が図られている。
【００５９】
また、図９に示す構成の高周波増幅入力同調回路では、多波のＣＡＴＶ入力信号が７５ｄＢμ以上の強信号レベルで印加されると、可変容量ダイオード６５において相互変調歪や混変調歪が発生しやすいという問題があった。
【００６０】
図２は実施形態２の回路図であり、上記図８に対応する部分は同一符号を付し説明を省略する。この実施形態２は、図１における各バンドの入力選択回路１０１、１０２、１０３を高周波スイッチングダイオード（ＰＩＮダイオード）で構成し、この高周波スイッチングダイオードを後段の高周波増幅器２７と、同様ＡＧＣ電圧で制御して、高周波増幅回路の非直線歪を改善するものである。
【００６１】
図２において、ＵＨＦバンドは、高周波スイッチングダイオード（ＰＩＮダイオード）２１、ＤＣカットコンデンサ４７、高周波増幅入力同調回路２４、高周波増幅器２７、高周波増幅出力同調回路３０、混合回路３３、局部発振回路３６、バイアス抵抗７５、８８、ＡＧＣバイアス抵抗８１、８４及びインバータ７８を備える。
【００６２】
またＶＨＦ  ・ＨＩＧＨバンドは、高周波スイッチングダイオード（ＰＩＮダイオード）２２、ＤＣカットコンデンサ４８、高周波増幅入力同調回路２５、高周波増幅器２８、高周波増幅出力同調回路３１、混合回路３４、局部発振回路３７、バイアス抵抗７６、８９、ＡＧＣバイアス抵抗８２、８５及びインバータ７９を備える。
【００６３】
更にＶＨＦ・ＬＯＷバンドは、高周波スイッチングダイオード（ＰＩＮダイオード）２３、ＤＣカットコンデンサ４９、高周波増幅入力同調回路２６、高周波増幅器２９、高周波増幅出力同調回路３２、混合回路３５、局部発振回路３８、バイアス抵抗７７、９０、ＡＧＣバイアス抵抗８３、８６及びイバータ８０を備えた構成より成り、ハイパスフィルタ２０、アップストリーム回路５８、中間周波数増幅回路３９、４１及びＳＡＷフィルタ４０は各バンド共通の回路になっている。
【００６４】
ＣＡＴＶ入力信号は入力端子１１に導入され、５〜４６ＭＨｚの上り信号を除去するハイパスフィルタ（ＨＰＦ）２０を通過の後、ＤＣカットコンデンサ４６を経てＰＩＮダイオード２１、２２、２３に印加される。このＰＩＮダイオード２１、２２、２３は衆知のごとくアノードからカソードの方向に電流を制御することにより高周波抵抗が変化する特性を利用しアッテネータ回路によく用いられる。
【００６５】
本例ではバイアス抵抗４２と、７５、７６、７７によりＰＩＮダイオード２１、２２、２３にバイアスを供給し、その電流をトランジスタで構成したインバータ７８、７９、８０で制御する。上記各ＰＩＮダイオード２１、２２、２３に印加するバイアス電圧は、電源９２、９３、９４より供給される。インバータ７８、７９、８０はＡＧＣ抵抗８１、８２、８３を通じＡＧＣ端子９１より供給されるＡＧＣ電圧により制御される。
【００６６】
従って、各バンドの選択は、上記ＰＩＮダイオード２１、２２、２３に供給するバイアス電圧によって行うことができる。例えば、電源９２に電圧が印加されると、ＰＩＮダイオード２１にバイアスがかかり、ＵＨＦバンドの回路が作動する。この場合、電源９３、９４には電圧が印加されないように制御するので、ＰＩＮダイオード２２、２３は無限大の抵抗となり、ＶＨＦ・ＨＩＧＨバンド及びＶＨＦ・ＬＯＷバンドの回路はＯＦＦ状態になる。ＶＨＦ・ＨＩＧＨバンド及びＵＨＦ・ＬＯＷバンドの回路が選択的に動作する場合も同様である。
【００６７】
ＣＡＴＶ信号は上記のようにして、ＰＩＮダイオード２１、２２、２３により制御された後、ＤＣカットコンデンサ４７、４８、４９を通過し、高周波増幅入力同調回路２４、２５、２６に供給される。高周波増幅入力同調回路２４、２５、２６に入力したＣＡＴＶ信号は、希望信号に同調した後、高周波増幅器２７、２８、２９で増幅され、局部発振回路３６、３７、３８及び混合回路３３、３４、３５で中間周波信号に変換され、ＩＦ増幅回路３９に導出される。ＩＦ増幅回路３９以降は従来例と同様に動作する。
【００６８】
次に、遅延ＡＧＣについて説明する。本実施形態２においては、高周波増幅回路での歪みを改善するため、ＰＩＮダイオード２１、２２、２３でのＡＧＣ動作を高周波増幅器２７、２８、２９でのＡＧＣ動作より早く動作するよう、ＡＧＣバイアスを設定する。これにより高周波増幅器２７、２８、２９に導入されるＣＡＴＶ信号は歪が発生する入力レベルに設定することが可能となる。ＡＧＣのバイアス設定はＰＩＮダイオード２１、２２、２３のバイアス抵抗４２、７５、７６、７７によりＲＦ・ＡＧＣ動作開始点に設定する。
【００６９】
次にＰＩＮダイオード２１、２２、２３の利得減衰量に応じて高周波増幅器２７、２８、２９のＡＧＣが動作するようバイアス抵抗８４、８８、８５、８９、８６、９０によりＡＧＣ電圧を設定する。例えばＣＡＴＶ信号の入力レベルが６０〜９０ｄＢμに対してＲＦ・ＡＧＣが動作するように設定するには、まず６０ｄＢμでＡＧＣ動作を開始するようＰＩＮダイオード２１、２２、２３のバイアスを設定し、次にＰＩＮダイオード２１、２２、２３の利得減衰量を−１５ｄＢとした場合、７５ｄＢμの入力レベルとなった時に高周波増幅器２７、２８、２９のＡＧＣが動作開始となるようＡＧＣバイアス抵抗８４、８５、８８、８９、８６、９０を定め所望のＡＧＣバイアスを設定する。
【００７０】
（実施形態３）
図３は実施形態３の回路図である。図３において、図２に示す実施形態２に対応する部分は同一符号を付し、説明を省略する。実施形態２と相違する点は、ＰＩＮダイオード２１、２２、２３をＡＧＣ制御せず、上記ＰＩＮダイオード２１、２２、２３の前段にＰＩＮアッテネータ回路９５を設け、このＰＩＮアッテネータ回路９５をＡＧＣ制御するようにしたものである。
【００７１】
即ち、この実施形態３は、図７に示す通常の回路を大幅に変更することなく、チューナの入力回路にＰＩＮアッテネータ回路９５を設け、各バンド共通の電源９７よりインバータ９６を介して、ＰＩＮアッテネータ回路９５にバイアスを供給する。９８は、ＡＧＣ抵抗である。ＡＧＣ電圧は、ＡＧＣ端子５３よりＡＧＣ抵抗９８を介してインバータ９６に供給され、ＰＩＮアッテネータ回路９５の減衰量を制御する。高周波増幅器２７、２８、２９のＡＧＣバイアスは、上述する実施形態２の場合と同様にして設定される。以上のようにして、この実施形態３も上記の実施形態２と同様に遅延ＡＧＣ動作を行わせることができ、歪みの改善が可能になる。
【００７２】
（実施形態４）
図４は、実施形態４の回路図であり、図２および図３に対応する部分には同一符号を付し、説明を省略する。この実施形態４は、上記実施形態における高周波増幅入力同調回路の改良に関するものであり、特にＵＨＦバンドの特性改善を図るものである。
【００７３】
図４において、コンデンサ１３０とコイル１３１は４００ＭＨｚを遮断周波数とするハイパスフィルタを構成する。６１はインピーダンス整合用コイル、６４は同調コイル、１３２、１３３は可変容量ダイオード、１３４は容量変化比抑制コンデンサ、１３５、１３６はバイアス抵抗、１３９はＤＣカットコンデンサ、１３７はバイアス抵抗、１３８はバイパスコンデンサである。
【００７４】
上記コンデンサ１３０とコイル１３１でハイパスフィルタを構成し、同調コイル６４、可変容量ダイオード１３２及び容量変化比抑制コンデンサ１３４で同調回路を構成する。インピーダンス整合用コイル６１と整合用可変容量ダイオード１３３は同調回路への整合をとる。可変容量ダイオード１３２、１３３へのバイアス電圧は同調電圧供給用バイアス抵抗１３５、１３６を介して供給され、高周波増幅器２７のバイアスは、バイアス供給用抵抗１３７及びバイパスコンデンサ１３８により供給される。
【００７５】
図９に示す回路では、高周波増幅器２７の入力側に設けた高周波チョークコイル６８と高周波増幅器２７の入力容量により４００ＭＨｚ近辺にて共振回路を形成しているため、希望信号受信時、妨害信号の影響を受けやすい欠点があるが、この実施形態４では高周波増幅器２７へのバイアスは抵抗により供給しているため、共振回路が形成されることはなく、妨害信号の影響をかなり軽減することができる。
【００７６】
図６は本実施形態４における高周波増幅入力同調回路の歪を従来技術と比較したものであり、相互変調歪であるＣＳＯ（Ｃｏｍｐｏｓｉｔｅ    Ｓｅｃｏｎｄ    Ｏｒｄｅｒ    ｂｅａｔ）や、ＣＴＢ（Ｃｏｍｐｏｓｉｔｅ    Ｔｒｉｐｌｅ    Ｂｅａｔ）が１５ｄＢ以上改善され、また、混変調歪が１０ｄＢ以上改善される。また同時にイメージ比及び局部発振信号漏れにおいて、選択度・特性が改善され選択特性の改善による電力利得や雑音指数の劣化が少なくなる。
【００７７】
（実施形態５）
図５は実施形態５の回路図であり、図４に示す実施形態に対応する部分には同一符号を付し、説明を省略する。図５において、図４と相違する点は図４に示す同調用の可変容量ダイオード１３２の代わりに同じ可変容量ダイオードを並列接続したものを逆向きに直列接続した可変容量ダイオード回路１５０を用いたものである。
【００７８】
次に高周波増幅入力同調回路の同調用コンデンサである可変容量ダイオードについて説明をする。同調用コンデンサは、上述する図４に示すように可変容量ダイオード素子１個で、その機能を果たしているが、多波のＣＡＴＶ信号が７５ｄＢμ以上の強入力となった場合、特に可変容量ダイオードに印加されるバイアスが浅い場合には大振幅モードとなり検波作用を呈することは周知である。
【００７９】
これらの欠点を低減すべき本発明では可変容量ダイオードを直列接続することにより、その両端に加わる信号レベルが１／２となることに着目し、歪の発生を低減している。しかし、単にダイオードを直列接続した場合、可変容量ダイオードの内部抵抗（直列抵抗）が直列接続され共振回路としての実効Ｑが下がり選択度特性が劣化する。
【００８０】
これを解決するため同一特性のダイオードを並列接続し、これを更に直列接続する。同一特性のダイオードを並列接続することにより内部抵抗が１／２となり、且つ容量変化比は変更前と同一となる。またこの方法により同調容量の最小値をも変更前と同じにすることができる。さらに可変容量ダイオードの特性を同一としたのは局部発振回路及び高周波増幅出力回路の共振回路（同調回路）とのトラッキングエラーを防ぐためである。
【００８１】
（実施形態６）
本実施形態を説明するにあたり、上述の実施形態との差異を明確にするため、図８に示す回路を重複説明する。上述する図８において、ＶＨＦハイバンド及びＶＨＦローバンドの高周波増幅入力回路２５及び２６は図１２に示すようになっている。図１２において、図８に対応する部分には同一符号を付し説明を省略する。
【００８２】
図１２において、１４０、１４１はインピーダンス整合コイルであり、１４２、１４３は同調コイル、１４４、１４５は可変容量ダイオード、１４６、１４７はコンデンサであって、上記同調コイル１４２、１４３、可変容量ダイオード１４４、１４５及びコンデンサ１４６、１４７でそれぞれＶＨＦハイバンド及びＶＨＦローバンドの同調回路を形成している。上記インピーダンス整合コイル１４０、１４１と結合用コンデンサ１４８、１４９は高周波増幅入力同調回路２５、２６を前段の入力信号切換回路と後段の高周波増幅器２８、２９に整合させるためのものである。
【００８３】
同調電圧は同調電圧入力端子１５５、１５６よりバイアス抵抗１５１、１５２を介して可変容量ダイオード１４４、１４５に印加される。そして、この可変容量ダイオード１４４、１４５に印加される同調電圧によって同調回路の同調点が調整される。
【００８４】
また、高周波増幅器２８、２９へのバイアスはＶＨＦハイバンド及びＶＨＦローバンドのバイアス電源端子１５７、１５８よりバイアス抵抗１５３、１５４を介して供給される。上記高周波増幅器２８、２９を構成するデュアルゲート型ＭＯＳＦＥＴのゲート１には上記高周波増幅入力同調回路からの入力信号が供給され、ゲート２にはＡＧＣ端子５３より抵抗５５、５６を介してリバースＡＧＣ電圧が印加される。
【００８５】
従って、上記高周波増幅器２８、２９の入力信号レベルが６０ｄＢμ以下においてはフルゲインで動作し、また６０ｄＢμ以上の入力信号レベルにおいてはチューナの出力レベルが常に一定レベルとなるようＡＧＣ端子５３にＤＣ電圧が印加されている。このＤＣ電圧はデュアルゲート型ＭＯＳＦＥＴのゲート２に接続されているので、リバース方向にＤＣ電圧を印加することにより高周波増幅器の電力利得が低下する機能を有している。
【００８６】
ＣＡＴＶ信号は１００チャンネル前後の多くの信号からなり、同一レベルで同時にチューナの入力端子に導入される。この信号は入力同調回路を経由して希望信号を導出し、高周波増幅器である上記デュアルゲート型ＭＯＳＦＥＴのゲート１に印加されるが、入力信号レベルが６０ｄＢμ以上になると、相互変調歪（Ｉｎｔｅｒ  ｍｏｄｕｌａｔｉｏｎ）であるＣＳＯ（Ｃｏｍｐｏｓｉｔｅ  ｓｅｃｏｎｄ  ｏｒｄｅｒ  ｂｅａｔ）やＣＴＢ（Ｃｏｍｐｏｓｉｔｅ  ｔｒｉｐｌｅ  ｂｅａｔ）の他、混変調歪が発生しやすくなるという欠点があった。
【００８７】
また、高周波増幅入力同調回路２５、２６に多波のＣＡＴＶ入力信号が入力信号レベル７５ｄＢμ以上の信号として印加されると、可変容量ダイオード１４４、１４５において相互変調歪、混変調歪が発生しやすくなるという問題があった。
【００８８】
本実施形態は上記課題を解決を図るものである。図１０は実施形態６の回路図であり、図４あるいは図５に示す実施形態４あるいは５に対応する部分には同一符号を付し説明を省略する。図１０に示す実施形態６は高周波増幅入力同調回路の歪の改良に係り、特にＶＨＦハイバンドおよびＶＨＦローバンドにおける高周波増幅入力同調回路の相互変調歪の特性改善を図るもので、ＣＡＴＶ信号である多チャンネルの信号が６０ｄＢμ以上の強信号の入力レベルで入力した場合にも歪の発生を抑制するようにしたものである。
【００８９】
また、高周波増幅入力同調回路の後段に設けられる高周波増幅器はデュアルゲート型ＭＯＳＦＥＴで構成されるが、このデュアルゲート型ＭＯＳＦＥＴは６０ｄＢμ以上の入力レベルの多波信号が入力すると、歪が発生しやすくなるので、このような信号が入力しないように高周波増幅入力同調回路の特性改善を図るものである。また、入力同調回路の可変容量ダイオードの１素子当りに加わる信号レベルを低減させるようにして、同調回路での歪を改善するようにしたものである。
【００９０】
ＶＨＦハイバンドとＶＨＦローバンドの高周波増幅入力同調回路は回路定数が相違するが、回路構成は実質的に同一であるので、以下両回路を併せて説明する。図１０において、１６０、１６１及び１６２、１６３は同調コイル、１６４及び１６６は可変容量ダイオード回路、１６５及び１６７は可変容量ダイオード、１６８、１６９及び１７０、１７１は容量変化比抑制コンデンサであり、上記同調コイルと可変容量ダイオードと容量変化比抑制コンデンサでそれぞれ同調回路を構成する。
【００９１】
１７２、１８０及び１７３、１８１は前段の回路とのインピーダンス整合を図るための整合用可変容量ダイオード、１７４及び１７５は後段の回路とのインピーダンス整合を図るための整合用の可変容量ダイオード、１７６、１７７及び１７８、１７９は直流遮断コンデンサ、１８２、１８３、１８４及び１８５、１８６、１８７は同調電圧入力端子１５５及び１５６より可変容量ダイオード１６４、１７２、１８０及び１６６、１７３、１８１にバイアス電圧として同調電圧を供給する同調電圧供給用バイアス抵抗である。
【００９２】
また、１８８および１８９は次段の高周波増幅器２８および２９にバイアス電源端子１５７及び１５８からバイアス電圧を供給するためのバイアス供給用抵抗、１９０、１９１および１９２、１９３はバイパスコンデンサである。そして、上記の構成により、ＶＨＦハイバンド及びＶＨＦローバンドの高周波増幅入力同調回路は複同調型入力回路を形成する。
【００９３】
従って、ＰＩＮダイオードより成る選択回路２２、２３で選択されたＶＨＦハイバンド及びＶＨＦローバンドの受信信号は整合用可変容量ダイオード１７２、１８０及び１７３、１８１で整合がとられた後、可変容量ダイオード回路１６４及び１６６、コイル１６０及び１６２、容量変化比抑制コンデンサ１６８及び１７０より成る同調回路に導かれ、ここで同調電圧入力端子１５５および１５６より入力される同調電圧により決まる周波数の信号に同調される。
【００９４】
そして、上記同調回路で同調された信号は上記コイル１６０及び１６２と結合する同調用コイル１６１及び１６３に導かれ該コイル１６１及び１６３、可変容量ダイオード１６５及び１６７、容量変化比抑制コンデンサ１６９および１７１より成る同調回路で上記同調電圧入力端子１５５及び１５６より入力される同調電圧により再び同調がとられる。
【００９５】
そして、この同調信号は次段の回路との整合をとる整合用可変容量ダイオード１７４及び１７５を介し、更に直流遮断コンデンサ１７７及び１７９を介して次段の高周波増幅器２８及び２９の入力端子に供給される。上記高周波増幅器２８及び２９の入力端子には抵抗１８８及び１８９を介してバイアス電圧が印加され、強い入力信号の入力に対してＡＧＣ制御が行なわれる。
【００９６】
次に、上記の高周波増幅入力同調回路における同調用コンデンサである可変容量ダイオード回路１６４及び１６６について説明する。従来、同調用コンデンサは可変容量ダイオード１素子で構成しているが、多波のＣＡＴＶ信号が７５ｄＢμ以上の強入力となった場合、特に可変容量ダイオードに印加されるバイアスが浅い場合には、大振幅モードとなり検波作用を呈することがある。かかる問題に対処するため本実施形態では、２個の可変容量ダイオードを直列接続し、その両端に加わる信号レベルが１／２となるようにして歪の発生を低減している。
【００９７】
しかし、単にダイオードを直列接続したものでは可変容量ダイオードの内部抵抗（直列抵抗）が直列接続され、共振回路としての実効Ｑ（尖鋭度）が下がり、選択度特性が劣化する。これを解決するため同一特性のダイオードを並列接続し、この並列接続したものを直列接続する。このように、同一特性のダイオードを並列接続することにより内部抵抗が１／２となり、且つ容量変化比は変更前と同一となる。
【００９８】
また、この構成により同調容量の最小値をも変更前と同じにすることができ、さらに可変容量ダイオードの特性を同一にすることにより局部発振回路及び高周波増幅出力回路の共振回路（同調回路）とのトラッキングエラーを防ぐことができる。同調回路との整合用可変容量ダイオード１７２及び１７３においても歪が発生しやすいので、上述する同調用の可変容量ダイオード回路１６４及び１６６と同様に可変容量ダイオードを直並列接続することにより歪の低減を図っている。
【００９９】
図１１は相互変調歪及び混変調歪が従来例より改善されていることを示すグラフである。図１１より明らかなように相互変調歪であるＣＳＯ、ＳＴＢは従来例のｌ（小文字のエル）に比べて本実施形態ではＬになり１５ｄＢ以上改善され、混変調歪は従来例のｍに比べて本実施形態ではＭになり、１０ｄＢ以上改善される。また、イメージ比及び局部発振信号漏れの特性改善による選択度特性が改善され、選択度特性の改善による電力利得・雑音指数の劣化度を小さくすることができる。
【０１００】
（実施形態７）
図１３は本発明の第７の実施形態のブロック図である。本実施形態では２系統の回路構成とすることにより回路規模を上述の図８に示すケーブルモデム用チューナよりも小さくしている。ＱＰＳＫ変調された上りの信号はデータ端子４１よりアップストリーム回路４０に入力され、アップストリーム回路４０より入力端子１を介してＣＡＴＶ局に向けて送出される。他方、入力端子１に入力される下りの信号はハイパスフィルタ２を通過した後に入力選択回路１８、１９に入力される。ハイパスフィルタ２は５〜４６ＭＨｚを減衰域とし、５４ＭＨｚ以上を通過域とするもので、アップストリーム回路４０より出力される上りの信号を遮断する。
【０１０１】
入力選択回路１８、１９は後述するようにスイッチングダイオードで構成されており、ＵＨＦバンドとＶＨＦバンドによりハイパスフィルタ２を通過後の信号をそれぞれ各バンド系統の回路に切り換える。ＵＨＦバンドとは４７０〜８６０ＭＨｚをいう。ＶＨＦバンドとは５４〜１７０ＭＨｚのＶＨＦハイバンドと１７０〜４７０ＭＨｚのＶＨＦローバンドをいうが、各バンドの範囲は特に規定されない。尚、入力選択回路１８、１９はフィルタにより帯域分割して出力を切り換えるものでもよい。
【０１０２】
ＵＨＦバンドのチャンネル受信時には、ＵＨＦバンド系統の入力選択回路１８、高周波増幅入力同調回路３、高周波増幅器（高周波増幅回路）６、高周波増幅出力同調回路２１、混合回路９及び局部発振回路１０が動作状態となり、ＶＨＦバンド系統の入力選択回路１９、高周波増幅入力同調回路４、５、高周波増幅器７、高周波増幅出力同調回路２２、２３、混合回路１３、局部発振回路１２、１４が動作を停止する。
【０１０３】
ＶＨＦハイバンドのチャンネル受信時には、ＶＨＦバンド系統の入力選択回路１９、高周波増幅入力同調回路５、高周波増幅器７、高周波増幅出力同調回路２３、混合回路１３及び局部発振回路１２が動作状態となり、ＵＨＦバンド系統の入力選択回路１８、高周波増幅入力同調回路３、高周波増幅器６、高周波増幅出力同調回路２１、混合回路９及び局部発振回路１０は動作が停止する。このとき、切り換え用のスイッチングダイオード３１〜３３はＯＦＦ状態であり、高周波増幅入力同調回路４と高周波増幅出力同調回路２２は動作しない。
【０１０４】
ＶＨＦローバンドのチャンネル受信時には、スイッチングダイオード３１〜３３がＯＮし、ＶＨＦバンド系統の入力選択回路１９、高周波増幅入力同調回路４、５、高周波増幅器７、高周波増幅出力同調回路２２、２３、混合回路１３及び局部発振回路１４が動作状態となり、ＵＨＦバンド系統の入力選択回路１８、高周波増幅入力同調回路３、高周波増幅器６、高周波増幅出力同調回路２１、混合回路９及び局部発振回路１０は動作が停止する。
【０１０５】
アップストリーム回路４０、ハイパスフィルタ２、中間周波増幅回路４２、４４、ＳＡＷフィルタ４３及びＰＬＬ選局回路４５等の共通回路はバンドの切り換えとは無関係に常時動作する。ＰＬＬ選局回路４５はＣＰＵからの選局データを受けることにより動作し、局部発振回路１０、１２、１４の発振周波数を制御する。また、上記ＣＰＵはバンドに応じて入力選択回路１８、１９及びスイッチングダイオード３１〜３３を制御して回路の切り換えを行う。
【０１０６】
次に各バンドでの動作状態を説明する。ＣＡＴＶ信号は上述のようにＩＦフィルタ（ハイパスフィルタ）２を通過した後、入力選択回路１８、１９に入り、バンドに応じて切り換えが行われる。そして、高周波増幅入力同調回路３又は４、５で入力選択回路１８又は１９の各出力信号の同調が行われる。そして、高周波増幅器６又は７で信号の増幅が行われ、高周波増幅出力同調回路２１又は２２、２３で受信信号の導出が行われる。
【０１０７】
その後、受信信号は混合回路９又は１３及び局部発振回路１０又は１２、１４で周波数変換されて中間周波数の信号となり中間周波増幅回路４２で増幅される。そして、ＳＡＷフィルタ４３を通過した後に、再度中間周波増幅回路４４で増幅され、出力端子１５より導出される。
【０１０８】
本実施形態は特にＶＨＦバンド系統に特徴を有するものであり、図１４にＶＨＦバンド系統の具体的な回路を示す。ＶＨＦバンドのチャンネル受信時にはＣＰＵの制御により電源端子ＢＬに電圧が印加されるためバイアス抵抗Ｒ７、Ｒ８によりスイッチングダイオードＤ１２にバイアスが供給されてＯＮ状態となり、ハイパスフィルタ２からの信号が通過する。一方、ＵＨＦバンドのチャンネル受信時には電源端子ＢＬに電圧が印加されないので、スイッチングダイオードＤ１２がＯＦＦ状態となり、信号を遮断する。スイッチングダイオードＤ１は図１３における入力選択回路１９に対応している。
【０１０９】
ＶＨＦハイバンドのチャンネル受信時には更に電源端子ＢＨに電圧が印加されるため、整合用コイルＬ１３を介してスイッチングダイオードＤ１０をＯＮ状態とし、更にダイオードＤ１０からコイルＬ１０を介してスイッチングダイオードＤ１１をＯＮ状態とする。ダイオードＤ１１のカソードはダイオードＤ１２のアノードに接続されている。
【０１１０】
また、電源端子ＢＨに電圧が印加されることによりスイッチングダイオードＤ６をＯＮ状態とし、バイアス抵抗Ｒ５及びコイルＬ７を介してスイッチングダイオードＤ５をＯＮ状態とする。更にダイオードＤ５のアノード側には整合用コイルＬ５を介してスイッチングダイオードＤ１をＯＮする。また、抵抗Ｒ５とコイルＬ７の接続中点には整合用コイルＬ４を介してスイッチングダイオードＤ２が接続されており、電源端子ＢＨに電圧が印加されることによりＯＮ状態となる。
【０１１１】
これにより、同調コイルＬ９、Ｌ１３及び可変容量ダイオードＤ８が同調回路を形成する。この同調回路の同調点は端子ＢＴより抵抗Ｒ１４を介して可変容量ダイオードＤ８に印加される同調電圧によって調整される。この同調回路は同調電圧印加回路（図示せず）より供給される。Ｌ１１、Ｌ１２が整合用コイルである。これにより、選局された信号は高周波増幅器７で増幅されて高周波増幅出力同調回路２２、２３（図１３参照）に出力される。
【０１１２】
高周波増幅出力同調回路２２、２３では、スイッチングダイオードＤ６、Ｄ７、Ｄ１、Ｄ２がＯＮ状態となり、可変容量ダイオードＤ３と同調コイルＬ６により１次側同調回路が形成され、可変容量ダイオードＤ４とコイルＬ６に結合している同調コイルＬ５により２次側同調回路が形成される。Ｌ３及びＬ４は混合回路１３との整合用コイルである。Ｃ１０〜Ｃ１２は容量変化比抑制コンデンサコンデンサである。
【０１１３】
ＶＨＦローバンドのチャンネル受信時には電源端子ＢＨに電圧が印加されず、スイッチングダイオードＤ１、Ｄ２、Ｄ５、Ｄ６、Ｄ１０、Ｄ１１がＯＦＦ状態となる。そのため、高周波増幅入力同調回路４、５ではＤ８、Ｌ９、Ｌ１０、Ｌ１２、Ｌ１３により同調回路が形成される。
【０１１４】
高周波増幅出力同調回路２２、２３ではＤ３、Ｌ６、Ｌ８により１次側同調回路が形成され、Ｄ４、Ｌ５、Ｌ７により２次側同調回路が形成される。コイルＬ５、Ｌ７はコイルＬ６、Ｌ８と結合している。混合回路１３へはＬ１、Ｌ３及びＬ２、Ｌ４の整合用コイルで結合する。可変容量ダイオードＤ７は高周波増幅入力同調回路４、５への整合用に挿入されている。可変容量ダイオードＤ９とイメージトラップコンデンサＣ１３により可変型イメージトラップが形成されている。これにより、イメージ周波数が除去され、混合回路１３で信号の歪の発生が防止される。
【０１１５】
ＡＧＣ電圧はＡＧＣ制御回路（図示せず）よりＡＧＣ端子に入力され、抵抗Ｒａを介して高周波増幅器７に供給される。高周波増幅器７はデュアルゲート型ＭＯＳＦＥＴが使用されており、第１ゲートには同調回路４、５からの信号が供給され、第２ゲートにはＡＧＣ電圧が供給される。尚、Ｃ１〜Ｃ９は直流遮断コンデンサである。Ｃ１４〜Ｃ１７はバイパスコンデンサである。
【０１１６】
以上説明したように本実施形態では、３系統に分けられた図８に示すケーブルモデム用チューナと比較すると、ＶＨＦバンド系統では高周波増幅器７と混合回路１３をＶＨＦハイバンド及びＶＨＦローバンドで共通に使用して２系統で構成されているので上記従来のケーブルモデム用チューナ（図８参照）よりも回路の規模が小さくなり、コストを約２０％低減する。高周波増幅器６、７の個数が減少して２個となるため消費電力の低減も可能となる。
【０１１７】
（実施形態８）
図１５は本発明の第８の実施形態の回路図であり、図１３と対応する部分については同一符号を付し説明を省略する。尚、ＰＬＬ選局回路４５（図１３参照）は図面を見やすくするために図１５では図示されていない。本実施形態では入力選択回路１８、１９をスイッチングダイオードで構成し、このスイッチングダイオード（ＰＩＮダイオード）を後段の高周波増幅器６、７と同様にＡＧＣ電圧で制御して、高周波増幅回路６、７の非直線歪を改善するものである。
【０１１８】
図１５において、ＵＨＦバンド系統にはスイッチングダイオード１８、直流遮断コンデンサ４７、高周波増幅入力同調回路３、高周波増幅器６、高周波増幅出力同調回路２１、混合回路９、局部発振回路１０、バイアス抵抗７５、８８、ＡＧＣバイアス抵抗８１、８４及びＮＰＮトランジスタ７８が設けられている。
【０１１９】
ＶＨＦバンド系統にはスイッチングダイオード１９、直流遮断コンデンサ４８、高周波増幅入力同調回路４、５、高周波増幅器７、高周波増幅出力同調回路２２、２３、混合回路１３、局部発振回路１２、１４、バイアス抵抗７７、９０、ＡＧＣバイアス抵抗８３、８６及びＮＰＮトランジスタ８０が設けられている。高周波増幅器６、７はデュアルゲート型ＭＯＳＦＥＴであり、第１のゲートには高周波増幅入力同調回路３又は４、５より出力される信号が入力され、第２のゲートには抵抗８４又は８６を介してＡＧＣ端子９１より入力される信号が入力される。
【０１２０】
端子１に入力されたＣＡＴＶ信号は５〜４６ＭＨｚの上り信号を除去するハイパスフィルタ２を通過した後に直流遮断コンデンサ４６を経てＰＩＮダイオード１８、１９に送られる。一般にＰＩＮダイオードはアノードからカソードへの電流を制御することにより高周波抵抗が変化する特性を有しており、アッテネータ回路等に用いられている。
【０１２１】
バイアス抵抗４２と、７５、７７によりＰＩＮダイオード１８、１９にバイアスを供給し、その電流をＮＰＮトランジスタ７８、８０で制御する。トランジスタ７０、８０の各コレクタはそれぞれ電源端子９２、９４に接続され、各エミッタよりＰＩＮダイオード１８、１９にバイアスを供給する。トランジスタ７０、８０の各ベースはＡＧＣ抵抗８１、８３を介してＡＧＣ端子９１に接続されており、ＡＧＣ制御回路（図示せず）よりＡＧＣ端子９１に供給されるＡＧＣ電圧によりバイアスを制御する。
【０１２２】
したがって、ＵＨＦバンドとＶＨＦバンドの選択は電源端子９２、９４に印加される電圧により行われる。例えば、電源端子９２に電圧が印加され、電源端子９４に電圧が印加されないようにすると、ＵＨＦバンド系統の回路にＣＡＴＶ信号が導入され、一方、ＶＨＦバンド系統の回路にはＣＡＴＶ信号が導入されない。逆に、電源端子９２に電圧が印加されず、電源端子９４に電圧が印加されるようにすると、ＵＨＦバンド系統の回路に信号が導入されず、ＶＨＦバンド系統の回路に信号が導入される。このとき、上述のようにＶＨＦハイバンドとＶＨＦローバンドの違いによりＣＰＵによりスイッチングダイオード３１〜３３をＯＮ／ＯＦＦする。
【０１２３】
ＣＡＴＶ信号は上記のようにＰＩＮダイオード１８、１９により選択された後、直流遮断コンデンサ４７、４８のいずれかを通過し、それぞれ高周波増幅入力同調回路３又は４、５に供給される。高周波増幅入力同調回路３又は４、５で希望信号に同調した各信号は、高周波増幅器６又は７で増幅され、高周波増幅出力同調回路２１又は２２、２３で再度同調を行う。混合回路９又は１３と局部発振回路１０又は１２、１４で中間周波信号に変換される。
【０１２４】
ＶＨＦハイバンドのチャンネル受信時には局部発振回路１２が動作状態となり、局部発振回路１４はＯＦＦ状態となる。一方、ＶＨＦローバンドのチャンネル受信時には局部発振回路１２がＯＦＦ状態となり、局部発振回路１４が動作状態となる。中間周波信号は中間周波増幅回路４２で増幅され、ＳＡＷフィルタ４３を通過し、中間周波増幅回路４４で増幅され、端子１５より出力される。
【０１２５】
本実施形態においては高周波増幅回路６、７での歪を改善するため、ＰＩＮダイオード１８、１９でのＡＧＣ動作を高周波増幅器６、７でのＡＧＣ動作より早く動作するようにバイアスを設定する。これにより、強いレベルのＣＡＴＶ信号が入力されても、ＰＩＮダイオード１８、１９で減衰されるので高周波増幅器６、７に強いレベルの信号が入力されることがないので歪みの発生が抑制される。
【０１２６】
ＡＧＣのバイアスの設定はバイアス抵抗４２、７５、７７によりＲＦ・ＡＧＣ動作開始点に設定する。次にＰＩＮダイオード１８、１９の利得減衰量に応じて高周波増幅器６、７がＡＧＣ動作するようにバイアス抵抗８４、８８、８６、９０により第２ゲートに入力されるＡＧＣ電圧を設定する。
【０１２７】
例えばＣＡＴＶ信号の入力レベルが６０〜９０ｄＢμに対してＲＦ・ＡＧＣが動作するように設定するにはまず６０ｄＢμでＡＧＣ動作を開始するようにＰＩＮダイオード１８、１９を設定し、次にＰＩＮダイオード１８、１９の利得減衰量を−１５ｄＢとした場合、７５ｄＢμの入力レベルとなったときに高周波増幅器６、７のＡＧＣ動作が開始するようにバイアス抵抗８４、８８、８６、９０を定める。
【０１２８】
（実施形態９）
図１６は本発明の第９の実施形態の回路図であり、図１３と対応する部分については同一符号を付し説明を省略する。尚、ＰＬＬ選局回路４５（図１３参照）は図面を見やすくするために図１６でも図示されていない。本実施形態ではＰＩＮダイオード１８、１９をＡＧＣ制御せず、ＰＩＮダイオード１８、１９の前段に設けられているＰＩＮアッテネータ回路９５をＡＧＣ制御する。
【０１２９】
ＰＩＮアッテネータ回路９５には各バンド共通の電源端子９７よりＮＰＮトランジスタ９６を介してバイアスが供給される。トランジスタ９６のベースはＡＧＣ抵抗９８を介してＡＧＣ端子５３に接続され、コレクタは電源端子９７に接続される。トランジスタ９６のエミッタよりＰＩＮアッテネータ回路９５にバイアスが供給される。
【０１３０】
ＰＩＮアッテネータ回路９５にはＰＩＮダイオードが設けられており、これに流れる電流を制御することにより高周波抵抗が変化するので利得減衰量を制御している。高周波増幅器６、７のＡＧＣバイアスは抵抗８４、８８、８６、９０を用いて上述の第２の実施形態の場合と同様に設定されている。これにより、本実施形態でも上記第２の実施形態と同様に遅延ＡＧＣ動作を行うことができる。尚、スイッチングダイオード１８をＯＮ状態とするには電源端子５０を電圧を印加してバイアス抵抗５５、９９に電流が流れるようにする。一方、スイッチングダイオードをＯＮ状態とするには電源端子５２に電圧を印加してバイアス抵抗５５、９９に電流が流れるようにする。
【０１３１】
（実施形態１０）
図１７は本発明の第１０の実施形態の回路図であり、図１３に対応する部分には同一符号を付し説明を省略する。本実施形態は高周波増幅入力同調回路の改良に係り、特にＵＨＦバンド系統での特性改善を図るものである。
【０１３２】
図１７においてコンデンサ１３０とコイル１３１は４００ＭＨｚを遮断周波数とするハイパスフィルタを構成する。６１は前記ハイパスフィルタの後段に設けられているインピーダンス整合用コイル、６４は同調コイル、１３２、１３３は可変容量ダイオード、１３４は容量変化比抑制コンデンサ、１３５、１３６はバイアス抵抗、１３９は直流遮断コンデンサ、１３７はバイアス抵抗、１３８はバイパスコンデンサである。
【０１３３】
同調コイル６４、可変容量ダイオード１３２及び容量変化比抑制コンデンサ１３４により同調回路が構成されている。インピーダンス整合用コイル６１と整合用可変容量ダイオード１３３は上記同調回路への整合をとるために挿入されている。可変容量ダイオード１３２、１３３への各バイアス電圧はそれぞれ同調電圧供給用バイアス抵抗１３５、１３６を介して供給される。高周波増幅器６のバイアスは、抵抗１３７とバイパスコンデンサ１３８を介して供給される。尚、言うまでもなく高周波増幅器６、７はＡＧＣ制御されるものであり、入力選択回路１８、１９も例えば図１５に示すようにＡＧＣ動作するように構成されるものである。
【０１３４】
これにより、相互変調であるＣＳＯやＣＴＢが１５ｄＢ以上改善され、また、混変調歪が１０ｄＢ以上改善される。また、同時にイメージ比及び局部発振信号漏れにおいて選択度特性が改善され、電力利得や雑音指数の劣化が少なくなる。
【０１３５】
（実施形態１１）
図１８は本発明の第１１の実施形態の回路図であり、図１７に対応する部分には同一符号を付し説明を省略する。本実施形態と上記第１０の実施形態との相違点は図１８に示す同調用の可変容量ダイオード１３２の代わりに同じ特性を有する可変容量ダイオードを並列接続したものを逆向きに直列接続した可変容量ダイオード１５０を用いたところである。
【０１３６】
図１８では１個の同調用コンデンサ１３２でその機能を果たしているが、多波のＣＡＴＶ信号が７５ｄＢμ以上の強入力となった場合、特に可変容量ダイオードに印加されるバイアスが浅い場合には大振幅モードとなり検波作用を呈することがある。本実施形態では可変容量ダイオードを直列に接続すると１個の可変容量ダイオードの両端に加えられる信号レベルが１／２となることに着目し、歪みの発生を低減しようとしている。しかし、単に可変容量ダイオードを直列接続しただけでは可変容量ダイオードの内部抵抗（直列抵抗）により、共振回路としての実効Ｑが下がり選択度特性が劣化してしまう。
【０１３７】
そこで、本実施形態のように同一特性のダイオードを並列接続し、これを更に直列接続する。同一特性のダイオードを並列接続することにより合成抵抗が内部抵抗の１／２となり、且つ容量変化比は変更前と同一となる。また、この方法により同調容量の最小値も変更前と同じにすることができる。可変容量ダイオードの特性を同一としたのは局部発振回路及び高周波増幅出力同調回路とのトラッキングエラーを防ぐためである。
【０１４３】
【発明の効果】
請求項１、２の構成によれば、スイッチング素子を用いて第１及び第２の帯域を１つの系統で中間周波数の信号に変換することができるので、回路規模が縮小されてコストダウンとなる。また、高周波増幅回路を少なくしているので消費電力を低減することもできる。
【０１４４】
また、高周波増幅入力同調回路は、ハイパスフィルタ、同調コイルと可変容量ダイオードより成る同調回路及び次段の高周波増幅回路にバイアス電圧を印加するバイアス抵抗で構成される。従って、請求項１の効果に加え次の効果を得ることができる。高周波チョークコイルを介してバイアス電圧を供給するものに比べ、上記高周波チョークコイルと上記高周波増幅回路の入力容量による共振回路が形成されることがないので、上記ハイパスフィルタの遮断周波数との間で生じる干渉による妨害信号の影響を回避することができる。その結果相互変調歪によるＣＳＯ、ＣＴＢ及び混変調歪を改善することができ、選択特性の改善を図ることができる。
【０１４５】
また、請求項３及び請求項５によれば、ＵＨＦバンド（Ｂ３バンド）及びＶＨＦハイバンド（Ｂ２バンド）、ＶＨＦローバンド（Ｂ１バンド）における上記高周波増幅入力同調回路において同調回路を構成する可変容量ダイオードに代え、同一可変容量ダイオードが並列接続されたものを、逆方向に直列接続した回路にするので、請求項１や請求項２による効果に加えて次の効果を得ることができる。強入力レベルのＣＡＴＶ信号を受信した場合でも１個の可変容量ダイオードに印加される電圧レベルが低くなり歪みの発生を抑制することができる。
【０１４６】
また、可変容量ダイオードが直列に接続されているので、回路のインピーダンスを上昇させることがなく、同調回路の実効Ｑを低下させることもない。その結果、相互変調歪であるＣＳＯ、ＣＴＢおよび混変調歪が改善され、イメージ比、局部発振信号漏れにおいて、選択度特性が改善される。また、選択度特性の改善による電力利得および雑音指数の劣化を抑制することができる。
【０１４７】
請求項４によれば、ＶＨＦハイバンド及びＶＨＦローバンドの高周波増幅入力回路は第１及び第２の共振回路より成る複同調型入力回路を形成し、可変容量ダイオードで隣接する回路とのインピーダンス整合を図り、しかも次段の高周波増幅器の入力端子に与えるバイアス電圧を抵抗結合で供給するようにしているので、歪の少ない特に相互変調歪の改善された回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のブロック図。
【図２】本発明の第２の実施形態の回路図。
【図３】本発明の第３の実施形態の回路図。
【図４】本発明の第４の実施形態の回路図。
【図５】本発明の第５の実施形態の回路図。
【図６】本発明の実施形態の特性図である。
【図７】従来例のブロック図。
【図８】本発明の他の実施形態の回路図。
【図９】図８の要部の回路図。
【図１０】本発明の第６の実施形態の回路図。
【図１１】本発明の第６の実施形態の特性図。
【図１２】本発明の他の実施形態の回路図。
【図１３】本発明の第７の実施形態のブロック図。
【図１４】その主要部の回路図。
【図１５】本発明の第８の実施形態の回路図。
【図１６】本発明の第９の実施形態の回路図。
【図１７】本発明の第１０の実施形態の回路図。
【図１８】本発明の第１１の実施形態の回路図。
【符号の説明】
２０    ハイパスフィルタ
２１、２２、２３    ＰＩＮダイオード
２４、２５、２６    高周波増幅同調回路
２７、２８、２９    高周波増幅器
３０、３１、３２    高周波増幅出力同調回路
３３、３４、３５    混合回路
３６、３７、３８    局部発振回路
３９、４１    中間周波増幅回路
４０    ＳＡＷフィルタ
５８    アップストリーム回路
７５、７６、７７、１３５、１３６、１３７    バイアス抵抗
７８、７９、８０、９６    インバータ
８１、８２、８３、８４、８５、８６    ＡＧＣ抵抗
８８、８９、９０、９８    バイアス抵抗
１３０    コンデンサ
１３１    コイル
１３２、１３３、１３４    可変容量ダイオード
１３８、１９１、１９３    バイパスコンデンサ
１３９、１７６、１７７、１７８、１７９    ＤＣカットコンデンサ
１５０、１６４、１６６    可変容量ダイオード回路
１６０、１６１、１６２、１６３    同調コイル
【図１】
0003627783.tif 000002
【図２】
0003627783.tif 000003
【図３】
0003627783.tif 000004
【図４】
0003627783.tif 000005
【図５】
0003627783.tif 000006
【図６】
0003627783.tif 000007
【図７】
0003627783.tif 000008
【図８】
0003627783.tif 000009
【図９】
0003627783.tif 000010
【図１０】
0003627783.tif 000011
【図１１】
0003627783.tif 000012
【図１２】
0003627783.tif 000013
【図１３】
0003627783.tif 000014
【図１４】
0003627783.tif 000015
【図１５】
0003627783.tif 000016
【図１６】
0003627783.tif 000017
【図１７】
0003627783.tif 000018
【図１８】
0003627783.tif 000019