(57)【特許請求の範囲】
【請求項１】
回路形成面とこの回路形成面に対向する裏面とを有する半導体基板と、前記回路形成面上に配設された複数の電極パッドと、前記回路形成面上に形成され、前記複数の電極パッドを露出する絶縁層と、前記絶縁層上にそれぞれ形成され、一端が前記電極パッドにそれぞれ接続され、他端が前記複数の電極パッドの間隔よりも広い間隔をおいて配置された複数の再配線と、前記各再配線の他端において鍍金により柱状に突出形成された複数の金属ポストと、を有する半導体チップと、
チップ搭載面とこれに対向する実装面とを有する基材と、前記チップ搭載面上において前記複数の金属ポストの先端に対応して配設され、且つ前記複数の金属ポストの先端が金属接合された複数の基板パッドと、前記実装面上において前記複数の基板パッドの間隔よりも広い間隔をおいて配設され、前記複数の基板パッドに接続された複数の外部端子と、を有する基板と、
前記基板のチップ搭載面と前記半導体チップの回路形成面との間と、前記半導体チップの側面、または前記半導体チップの側面及び裏面と、に充填された封止樹脂と、
を備えたことを特徴とする半導体装置。
【請求項２】
第１の回路形成面とこの第１の回路形成面に対向する第１の裏面とを有する第１の半導体基板と、前記第１の回路形成面上に配設された複数の第１の電極パッドと、前記第１の回路形成面上に形成され、前記複数の第１の電極パッドを露出する絶縁層と、前記絶縁層上にそれぞれ形成され、一端が前記第１の電極パッドにそれぞれ接続され、他端が前記複数の第１の電極パッドの間隔よりも広い間隔をおいて配置された複数の再配線と、前記各再配線の他端において鍍金により柱状に突出形成された複数の金属ポストと、を有する第１の半導体チップと、
複数の第２の電極パッドが形成された第２の回路形成面と、前記第２の回路形成面に対向し前記第１の裏面に接着された第２の裏面と、を有する第２の半導体チップと、
チップ搭載面とこれに対向する実装面とを有する基材と、前記チップ搭載面上において前記複数の金属ポストの先端に対応して配設され、且つ前記複数の金属ポストの先端が金属接合された複数の基板パッドと、前記チップ搭載面上において前記複数の基板パッドの外側に配設され、且つ前記複数の第２の電極パッドに金属細線で接続された複数のボンディングポストと、前記実装面上において前記複数の基板パッドの間隔よりも広い間隔をおいて配設され、前記複数の基板パッド及び前記複数のボンディングポストに接続された複数の外部端子と、を有する基板と、
前記基板のチップ搭載面と前記第１の半導体チップの回路形成面との間と、前記第１及び第２の半導体チップの露出する外面と、前記金属細線及び前記金属細線の接続箇所と、に充填された封止樹脂と、
を備えたことを特徴とする半導体装置。
【請求項３】
半導体ウエハ上に複数の集積回路を一括して形成すると共に、前記各集積回路上にそれぞれ複数の電極パッドを一括して形成する回路形成工程と、
前記複数の電極パッドを露出させて前記複数の集積回路の表面に絶縁層を形成する絶縁層形成工程と、
複数の再配線の一端が前記電極パッドにそれぞれ接続され、前記複数の再配線の他端が前記複数の電極パッドの間隔よりも広い間隔をおいて配置されるように、前記複数の再配線を前記絶縁層上に形成する再配線工程と、
前記各再配線の他端上において鍍金により柱状に突出された金属ポストをそれぞれ形成するポスト形成工程と、
前記金属ポストが形成された前記半導体ウエハを切断して個々の半導体チップに個片分割する第１の切断工程と、
チップ搭載面とこれに対向する実装面をそれぞれ有する複数の基板が、絶縁性の基体上に形成され、前記各チップ搭載面には、前記複数の金属ポストの先端に対応して複数の基板パッドがそれぞれ配設され、前記各実装面には、前記複数の基板パッドの間隔よりも広い間隔をおいて配置され、且つ前記複数の基板パッドに接続された複数の外部端子がそれぞれ設けられた前記絶縁性の基体を用い、前記複数の基板パッド上に前記複数の金属ポストの先端をそれぞれ金属接合して、前記複数の半導体チップを前記複数の基板上にそれぞれ搭載する搭載工程と、
前記基体の表面、前記基体の表面と前記複数の半導体チップとの間、及び前記複数の半導体チップを一括して樹脂で封止する封止工程と、
前記半導体チップが樹脂で封止された前記基体を切断して個々の半導体装置に個片分割する第２の切断工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に再配線や金属ポストを有する表面実装型の半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開平１１−２１９９８４号公報（図１）
【０００４】
携帯機器の小型化に伴い、これに搭載される半導体装置の小型化が要求されている。この要求に応えるため、半導体チップの外形寸法とほぼ同じサイズを有するＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）と称される半導体装置が出現している。ＣＳＰの形態として、ＷＣＳＰ（Ｗａｆｅｒ−ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ／Ｓｃａｌｅ  Ｐａｃｋａｇｅ）や、複数の半導体チップを１つのパッケージに収容したＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）がある。
【０００５】
図２は、上記特許文献１に記載された従来のＭＣＰ構造の半導体装置を示す概略の断面図である。図２は概略の断面図であるので、説明の都合上、この図２における参照符号と前記特許文献１における参照符号とは一致していない。
【０００６】
この半導体装置は、第１チップ１０と第２チップ２０を有し、これらを基板３０上に重ねて搭載して、その表面を樹脂封止したＭＣＰ型のものである。
【０００７】
第１チップ１０は、半導体基板１１の表面、即ち回路形成面に設けられたボンディングパッド１２上に、接続用の金バンプ１３が形成されたものである。第２チップ２０は、半導体基板２１の回路形成面にボンディングパッド２２が形成されたものである。
【０００８】
基板３０は、第１チップ１０と第２チップ２０を搭載すると共に、プリント配線板等に電気的・機械的に接続するためのもので、絶縁性の基材３１のチップ搭載面にボンディングパッド３２が形成され、外部接続面にボールパッド３３が形成されている。ボンディングパッド３２とボールパッド３３は、基材３１を挟んで対向して形成され、これらの間が導電性のビアポスト３４で接続されている。また、ボールパッド３３上には、プリント配線板等に接続するための半田バンプ３５が形成されている。
【０００９】
基板３０には、第１チップ１０がフリップチップ接続されている。即ち、基板３０のチップ搭載面に第１チップ１０の回路形成面が向き合うように搭載され、基板３０側のボンディングパッド３２と、第１チップ側のボンディングパッド１２が金バンプ１３によって電気的に接続されている。さらに、基板３０と第１チップ１０は、異方導電性または非導電性の接着剤４１で固定されている。
【００１０】
第１チップ１０の裏面には、接着剤４２によって第２チップ２０の裏面が固定されている。第２チップ２０表面のボンディングパッド２２と、基板３０のボンディングパッド３２との間は、ワイヤボンディング技術を使用して、金線等のワイヤ４３で接続されている。ボンディングパッド２２上には、ワイヤボンディングの際に生ずる金球２３が形成されている。そして、第１チップ１０、第２チップ２０及びワイヤ４３等は、封止樹脂４４で封止され、外部環境から保護されるようになっている。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、次のような２つの課題があった。
【００１２】
第１の課題は、第１チップ１０を基板３０に固定するために、接着剤４１を使用していることである。接着剤４１は一般的に吸湿性を有しているため、パッケージの製造過程や完成後のパッケージの使用環境下において水分を吸収していまい、剥がれ易くなる。更に、このような半導体装置をプリント配線板等に搭載して、リフローによって接続するときに、接着剤４１に吸収されていた水分がリフローの熱で水蒸気となって爆発し、半導体装置が破損したり、基板３０と第１チップ１０との間の接続が切れてしまうという問題があった。また、接着剤４１を硬化させるために圧力と温度を加えた長い加工時間が必要となり、量産性に劣るという問題があった。
【００１３】
第２の課題は、第１チップ１０を、基板３０にフリップチップ接続していることである。このため、第１チップ１０のボンディングパッド１２と基板３０のボンディングパッド３２の位置を１：１に対応させる必要がある。第１チップ１０のボンディングパッド１２の間隔は、集積度の増加や外部接続用の信号線の数によって狭くなる傾向にあるが、基板３０のボンディングパッド３２の間隔を狭くするには限界がある（一般の基板では１００μｍ程度、ビルドアップ基板では７０μｍ程度である）。このため、第１チップ１０のボンディングパッド１２の数が多く、そのピッチが狭い場合には、図２のようなフリップチップ構造を採用することができないという問題があった。
【００１４】
本発明は、前記従来技術が持っていた課題を解決し、耐湿性及び耐リフロー性に優れ、かつ、多数の端子を確実に接続することができる半導体装置とその製造方法を提供するものである。
【００１５】
【課題を解決するための手段】
前記課題を解決するために、本発明の内の第１の発明の半導体装置では、半導体チップと、基板と、封止樹脂とを備えている。
前記半導体チップは、回路形成面とこの回路形成面に対向する裏面とを有する半導体基板と、前記回路形成面上に配設された複数の電極パッドと、前記回路形成面上に形成され、前記複数の電極パッドを露出する絶縁層と、前記絶縁層上にそれぞれ形成され、一端が前記電極パッドにそれぞれ接続され、他端が前記複数の電極パッドの間隔よりも広い間隔をおいて配置された複数の再配線と、前記各再配線の他端において鍍金により柱状に突出形成された複数の金属ポストとを有している。
【００１６】
前記基板は、チップ搭載面とこれに対向する実装面とを有する基材と、前記チップ搭載面上において前記複数の金属ポストの先端に対応して配設され、且つ前記複数の金属ポストの先端が金属接合された複数の基板パッドと、前記実装面上において前記複数の基板パッドの間隔よりも広い間隔をおいて配設され、前記複数の基板パッドに接続された複数の外部端子とを有している。更に、前記封止樹脂は、前記基板のチップ搭載面と前記半導体チップの回路形成面との間と、前記半導体チップの側面、または前記半導体チップの側面及び裏面と、に充填されている。
【００１７】
第２の発明の半導体装置では、第１、第２の半導体チップと、基板と、封止樹脂とを備えている。
前記第１の半導体チップは、第１の回路形成面とこの第１の回路形成面に対向する第１の裏面とを有する第１の半導体基板と、前記第１の回路形成面上に配設された複数の第１の電極パッドと、前記第１の回路形成面上に形成され、前記複数の第１の電極パッドを露出する絶縁層と、前記絶縁層上にそれぞれ形成され、一端が前記第１の電極パッドにそれぞれ接続され、他端が前記複数の第１の電極パッドの間隔よりも広い間隔をおいて配置された複数の再配線と、前記各再配線の他端において鍍金により柱状に突出形成された複数の金属ポストとを有している。前記第２の半導体チップは、複数の第２の電極パッドが形成された第２の回路形成面と、前記第２の回路形成面に対向し前記第１の裏面に接着された第２の裏面とを有している。
【００１８】
前記基板は、チップ搭載面とこれに対向する実装面とを有する基材と、前記チップ搭載面上において前記複数の金属ポストの先端に対応して配設され、且つ前記複数の金属ポストの先端が金属接合された複数の基板パッドと、前記チップ搭載面上において前記複数の基板パッドの外側に配設され、且つ前記複数の第２の電極パッドに金属細線で接続された複数のボンディングポストと、前記実装面上において前記複数の基板パッドの間隔よりも広い間隔をおいて配設され、前記複数の基板パッド及び前記複数のボンディングポストに接続された複数の外部端子とを有している。更に、前記封止樹脂は、前記基板のチップ搭載面と前記第１の半導体チップの回路形成面との間と、前記第１及び第２の半導体チップの露出する外面と、前記金属細線及び前記金属細線の接続箇所とに充填されている。
【００１９】
第３の発明の半導体装置の製造方法では、先ず、回路形成工程において、半導体ウエハ上に複数の集積回路を一括して形成すると共に、前記各集積回路上にそれぞれ複数の電極パッドを一括して形成し、絶縁層形成工程において、前記複数の電極パッドを露出させて前記複数の集積回路の表面に絶縁層を形成する。再配線工程において、複数の再配線の一端が前記電極パッドにそれぞれ接続され、前記複数の再配線の他端が前記複数の電極パッドの間隔よりも広い間隔をおいて配置されるように、前記複数の再配線を前記絶縁層上に形成し、ポスト形成工程において、前記各再配線の他端上において鍍金により柱状に突出された金属ポストをそれぞれ形成し、第１の切断工程において、前記金属ポストが形成された前記半導体ウエハを切断して個々の半導体チップに個片分割する。
【００２０】
次に、搭載工程において、チップ搭載面とこれに対向する実装面をそれぞれ有する複数の基板が、絶縁性の基体上に形成され、前記各チップ搭載面には、前記複数の金属ポストの先端に対応して複数の基板パッドがそれぞれ配設され、前記各実装面には、前記複数の基板パッドの間隔よりも広い間隔をおいて配置され、且つ前記複数の基板パッドに接続された複数の外部端子がそれぞれ設けられた前記絶縁性の基体を用い、前記複数の基板パッド上に前記複数の金属ポストの先端をそれぞれ金属接合して、前記複数の半導体チップを前記複数の基板上にそれぞれ搭載する。その後、封止工程において、前記基体の表面、前記基体の表面と前記複数の半導体チップとの間、及び前記複数の半導体チップを一括して樹脂で封止し、第２の切断工程において、前記半導体チップが樹脂で封止された前記基体を切断して個々の半導体装置に個片分割する。
【００２１】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）〜（ｃ）は、本発明の第１の実施形態を示す半導体装置の構成図であり、同図（ａ）は断面図、同図（ｂ）は半導体チップのポスト側から見た平面図、及び同図（ｃ）は外部端子側から見た平面図である。但し、本発明の特徴となる箇所を誇張表示しているため、図における寸法比は一定ではない。
【００２２】
この半導体装置は、半導体チップ５０とこれをプリント配線板等に実装するための基板６０を封止樹脂７２で封止してパッケージを構成したものである。
【００２３】
半導体チップ５０は、半導体基板５１の回路形成面に所定の論理回路が形成されたもので、その周囲には電極パッドである端子用の複数の周辺パッド５２が、例えば５０μｍ間隔で設けられている。半導体基板５１の回路形成面には、周辺パッド５２を開口するようにほぼ全面に絶縁層５３が形成され、この絶縁層５３の表面に各周辺パッド５２に接続する複数の再配線５４が形成されている。
【００２４】
各再配線５４の先端は、半導体チップ５０と基板６０との接合箇所の金属ポスト５５の位置まで延長され、この再配線５４の先端部に高さ１００μｍ程度の柱状の金属ポスト５５が突設されている。なお、金属ポスト５５は、例えば３００μｍ間隔で格子状に設けられている。
【００２５】
一方、基板６０は、例えば厚さ３１０μｍのガラス・エポキシ樹脂による基材６１のチップ搭載面に、半導体チップ５０の金属ポスト５５に対応するパッド６２を形成すると共に、プリント配線板等への実装面に外部端子を構成するランド６３と半田ボール６４を形成したものである。半田ボール６４等の外部端子は、例えば５００μｍ間隔で格子状に設けられている。チップ搭載面のパッド６２と対応する実装面のランド６３との間は、このチップ搭載面に形成された内部配線６５と、基材６１を貫通して形成されたスルーホール６６を介して電気的に接続されている。
【００２６】
更に、半導体チップ５０の各金属ポスト５５の先端と、これに対応する基板６０の各パッド６２の間は、それぞれ内部接合部７１によって電気的及び機械的に固定接続されている。そして、基板６０のチップ搭載面とこのチップ搭載面上に搭載された半導体チップ５０は、内部接合部７１を含めてパッケージの外形を形成するように、封止樹脂７２によって封止されている。
【００２７】
図３は、図１の半導体装置の製造方法を示す工程図である。以下、この図３を参照しつつ、図１の半導体装置の製造方法を説明する。
【００２８】
（１）  工程１
ウエハ状の半導体基板５１の回路形成面に、複数の半導体チップ５０に対応した所定の論理回路を形成すると共に、その論理回路の周囲に端子用の複数の周辺パッド５２を、通常の回路形成方法によって形成する。
【００２９】
次に、半導体基板５１のほぼ上面全体に、周辺パッド５２を開口するように、絶縁層５３を形成する。この絶縁層５３は、感光性を持つワニスの塗布、仮硬化、フォトリソグラフィ、現像及び本硬化などの処理を順次行うことによって形成する。
【００３０】
更に、周辺パッド５２及び絶縁層５３の表面に、スパッタ法などで再配線５４を形成した後、この再配線５４の先端部の所定の位置に、鍍金法などで金属ポスト５５を形成する。
【００３１】
（２）  工程２
ダイヤモンドの微小粒を表面に固着した極薄のブレードを用いたスクライブ法などで、ウエハ状の半導体基板５１を切断し、個々の半導体チップ５０に個片化する。
【００３２】
これとは別に、チップ搭載面にパッド６２と内部配線６５を、実装面にランド６３をそれぞれ形成し、これらの内部配線６５とランド６３の間をスルーホール６６で接続した複数のパターンを有するガラス・エポキシ樹脂による基材６１を用意しておき、個片化した半導体チップ５０の金属ポスト５５を、対応するパッド６２に位置合わせして接続する。
【００３３】
金属ポスト５５とパッド６２の接続方法は、例えば、次のいずれの方法を用いても良い。
【００３４】
▲１▼  Ｃｕによる金属ポスト５５と、Ｎｉ／Ａｕメッキを施したＣｕによるパッド６２を用い、ボンディング前に接合面をＡｒＦＡＢ（Ｆａｓｔ  Ａｔｏｍ  Ｂｅａｍ）やＡｒプラズマ処理で正常な面を出した後、高真空での常温接合あるいは低真空〜定圧での高温加圧接合により、Ｃｕ−Ａｕ接合による内部接合部７１を形成する。
【００３５】
▲２▼  先端部にＮｉ／Ａｕメッキを施したＣｕによる金属ポスト５５と、Ｃｕによるパッド６２を用い、▲１▼と同じ方法でＣｕ−Ａｕ接合による内部接合部７１を形成する。
【００３６】
▲３▼  Ｓｎによる金属ポスト５５及びパッド６２を用い、高温加圧によって内部接合部７１を形成する。
【００３７】
▲４▼  Ｃｕの先端に（必要に応じてＮｉによるバリアメタル層を介して）Ａｕ層を形成した金属ポスト５５またはＡｕによる金属ポスト５５と、Ｎｉ／Ａｕ層を形成したパッド６２を用い、高温加圧あるいは超音波併用により内部接合部７１を形成する。
【００３８】
▲５▼  Ｓｎ−Ａｇ層を形成した金属ポスト５５と、Ｎｉ／Ａｕ層を形成したパッド６２を用い、高温加圧あるいは超音波併用により内部接合部７１を形成する。
【００３９】
▲６▼  Ｃｕの先端に（必要に応じてＮｉによるバリアメタル層を介して）Ａｕ層を形成した金属ポスト５５と、Ｓｎ−Ａｇ層を形成したパッド６２を用い、高温加圧あるいは超音波併用により内部接合部７１を形成する。
【００４０】
（３）  工程３
半導体チップ５０が接続された基板６０のチップ搭載面に、この半導体チップ５０と内部接合部７１とを覆うように、封止樹脂７２を流し込んで一括封止する。あるいは、個々のキャビティを持つ金型を用い、これに封止樹脂７２を注入して個片封止する。
【００４１】
封止処理の後、基板６０の実装面のランド６３上に、ボール状の半田を搭載し、リフローなどにより、外部端子としての半田ボール６４を形成する。
【００４２】
（４）  工程４
ダイヤモンドの微小粒を表面に固着した極薄のブレードを用いたスクライブ法などで、封止樹脂７２と基板５０を切断・個片化し、個々の半導体装置が完成する。
【００４３】
このような半導体装置は、組み込まれる装置のプリント配線板等に外部端子の半田ボール６４によって実装される。そして、プリント配線板からの信号や電源は、半田ボール６４、ランド６３、スルーホール６６、内部配線６５、パッド６２、内部接合部７１、金属ポスト５５、再配線５４、周辺パッド５２を順次伝搬され、半導体チップ５０の集積回路に入力される。また、集積回路から出力される信号は、同じ経路を逆に伝搬されてプリント配線板に与えられる。
以上のように、この第１の実施形態の半導体装置は、次のような利点を有する。
【００４４】
（ｉ）  半導体チップ５０では、狭ピッチで配列された端子用の周辺パッド５２を、再配線５４によって３００μｍ程度のピッチに拡張して配置された金属ポスト５５に接続し、この金属ポスト５５によって基板６０側のパッド６２に固定接続するようにしている。これにより、基板６０の接続箇所の間隔を広くできるため、ワイヤボンディング等を行う必要がなく、絶縁層を介して複数の配線層を形成したビルドアップ基板等の高価な基板を必要とせずに、一般的な安価な基板６０を使用でき、電気特性に優れた性能を持たせることができる。
【００４５】
（ｉｉ）  基板６０の実装面には、プリント配線板等に実装するために５００μｍ程度のピッチに拡張して配置された外部端子を設け、この外部端子と基板６０のチップ搭載面上のパッド６２との間を内部配線６５及びスルーホール６６で接続している。これにより、多数の端子を有する高密度の半導体チップ５０でも、プリント配線板等に確実に実装することができる。
【００４６】
（ｉｉｉ）  半導体チップ５０と基板６０の間は、接着剤を用いずに金属ポスト５５によって固定接続している。これにより、接着剤等の中に含まれる水分の影響を受けることがなく、耐湿性及び耐リフロー性に優れた半導体装置が得られる。
【００４７】
（ｉｖ）  半導体チップ５０と基板６０の間は、金属ポスト５５で接続され、この金属ポスト５５を含めて基板６０上の半導体チップ５０全体を封止樹脂７２で封止している。これにより、信頼性の高い半導体装置が得られる。
【００４８】
（第２の実施形態）
図４は、本発明の第２の実施形態を示す半導体装置の断面図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００４９】
この半導体装置は、第１の半導体チップ５０の上に第２の半導体チップ８０を搭載したものである。半導体チップ８０は、接着剤７３によって半導体チップ５０と背中合わせに張り合わされており、回路形成面上には端子用のパッド８１が設けられている。
【００５０】
一方、この半導体装置の基板６０Ａは、図１中の基板６０よりも一回り大きく形成されており、その拡張された箇所に半導体チップ８０のパッド８１を外部に接続するための外部端子を構成するランド６３Ａと半田ボール６４Ａが設けられている。基板６０Ａのチップ搭載面には、ランド６３Ａに対応するボンディングポスト６７が形成され、このランド６３Ａとボンディングポスト６７の間は、スルーホール６６Ａによって接続されている。
【００５１】
また、図示していないが、基板６０Ａのチップ搭載面には、第２の半導体チップ８０のパッド８１と第１の半導体チップ５０の金属ポスト５５との間の内部接続を行うために、配線パターンやボンディングポストが設けられている。
【００５２】
半導体チップ８０のパッド８１と基板６０Ａの対応するボンディングポスト６７との間は、金属細線７４で結線されている。その他の構造は、図１と同様である。そして、半導体チップ５０，８０、及び金属細線７４は、封止樹脂７５で封止されている。
【００５３】
このような半導体装置は、複数の基板６０Ａのパターンが形成されたガラス・エポキシ樹脂の基材６１のチップ搭載面に第１の半導体チップ５０を固定接続した後、この半導体チップ５０の上に第２の半導体チップ８０を接着剤７３で張り合わせ、この半導体チップ８０のパッド８１と基板６０Ａのボンディングポスト６７の間を金属細線７４でボンディング接続した後、封止樹脂７５で封止することによって製造される。
【００５４】
この半導体装置は、第１の実施形態と同様に、組み込まれる装置のプリント配線板等に外部端子の半田ボール６４，６４Ａによって実装される。そして、プリント配線板からの信号や電源は、半田ボール６４、ランド６３、スルーホール６６、内部配線６５、パッド６２、内部接合部７１、金属ポスト５５、再配線５４、周辺パッド５２の順に伝搬され、第１の半導体チップ５０の集積回路に入力される。また、この集積回路から出力される信号は、同じ経路を逆に伝搬されてプリント配線板に与えられる。
【００５５】
一方、第２の半導体チップ８０に対する信号等は、プリント配線板から半田ボール６４Ａ、ランド６３Ａ、スルーホール６６Ａ、ボンディングポスト６７、金属細線７４、パッド８１の順に伝搬され、この第２の半導体チップ８０の集積回路に入力される。また、この集積回路から出力される信号は、同じ経路を逆に伝搬されてプリント配線板に与えられる。
【００５６】
以上のように、この第２の実施形態の半導体装置は、２つの半導体チップ５０，８０を背中合わせに張り合わせて基板６０Ａに搭載している。これにより、実装面積をほとんど増加せずに、第１の実施形態と同様の利点を有する回路規模の大きな半導体装置を構成することができる。
【００５７】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
【００５８】
（ａ）  図３の工程２では、半導体チップ５０を基板６０に搭載する際に、金属ポスト５５とパッド６２の金属同士を直接接触させて内部接合部７１を形成する方法を用いているが、導電性ペーストを使用して、金属ポスト５５とパッド６２を電気的及び機械的に接続するようにしても良い。
【００５９】
これにより、導電性ペーストによって金属ポスト５５の高さのばらつきを吸収することができ、接続の歩留まり向上と高信頼性が可能になる。また、常温低圧で接続することができるので、半導体チップ５０に対するダメージを低減できる。更に、搭載時に加圧時間を必要としないので、生産性の向上が期待できる。
【００６０】
（ｂ）  図３の工程２では、半導体チップ５０の金属ポスト５５と基板６０のパッド６２を直接接触させて内部接合部７１を形成する方法を用いているが、半田ペーストを使用して、リフローなどの方法で金属ポスト５５とパッド６２を電気的及び機械的に接続し、その後必要に応じてフラックス成分を洗浄して除去するようにしても良い。
【００６１】
これにより、半田によって金属ポスト５５の高さのばらつきを吸収することができ、接続の歩留まり向上と高信頼性が可能になる。また、搭載時に加圧する必要がないので、半導体チップ５０に対するダメージを低減することができると共に、加圧時間を必要としないので、生産性の向上が期待できる。更に、半田接合のため、導通抵抗が小さく電気的に優れた特性を得ることができる。
【００６２】
（ｃ）  基板６０の実装面に、外部端子として半田ボール６４を形成したＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）構造について説明したが、半田ボールのないＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）構造にも適用可能である。
【００６３】
（ｄ）  基板と封止部の縦横の寸法が同一であるソーカット・タイプの半導体装置について説明したが、封止部が基板の外形よりも小さくなる個別キャビティを具備した金型でモールド封止するタイプの半導体装置にも適用可能である。
【００６４】
（ｅ）  封止樹脂７２による封止方法として、固形状樹脂を用いて金型に樹脂を注入（注入温度で樹脂は液状）するトランスファーモールドによる方法を説明したが、固形状の樹脂を用いた加圧成型法（成型温度では液状）、液状樹脂を用いたキャスティング法、印刷法、真空印刷法なども適用できる。
【００６５】
（ｆ）  図１の半導体チップ５０の裏面は封止樹脂７２で覆われているが、裏面を露出した構造にしても良い。これにより、熱抵抗の低下の効果が期待できる。
【発明の効果】
以上詳細に説明したように、第１の発明の半導体装置によれば、半導体チップに設けられた複数の電極パッドの間隔よりも広い間隔をおいて再配線の他端が配置され、この再配線の他端に突設された金属ポストの先端が基板パッドに金属接合され、この基板パッドが、該基板パッドの間隔よりも広い間隔をおいて配設された外部端子に接続されているので、半導体チップの電極パッドの間隔が狭くても、高価な基板を使用せずに外部端子の間隔を容易に広くすることができ、その上、外部端子の間隔をプリント基板等のパッドの間隔に容易に合わせることが可能になり、多数の端子を確実に接続することができる。しかも、再配線の他端に鍍金により突出形成された金属ポストの先端が、基板パッドに金属接合され、この接合部分と半導体チップとが封止樹脂により同時に樹脂封止されているので、耐湿性及び耐リフロー性に優れている。
【００６６】
第２の発明の半導体装置によれば、第１と第２の半導体チップが背中合わせに接着され、この第１の半導体チップから突出する金属ポストの先端が基板パッドに金属接合され、この接合部分及び第１、第２の半導体チップが封止樹脂により同時に樹脂封止されているので、第１の発明の効果に加えて、搭載面積をほとんど増加させずに、回路規模の大きな半導体装置を構成することができるという効果がある。
【００６８】
第３の発明の半導体装置の製造方法によれば、半導体チップに突設された金属ポストの先端を基板パッドに金属接合し、この接合部分と半導体チップとを封止樹脂により一括して樹脂封止した後、基体を切断して個々の半導体装置に個片分割するようにしたので、基板と半導体チップの間が樹脂で封止されて水分を含む接着剤等が存在せず、耐湿性及び耐リフロー性に優れた信頼性の高い半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体装置の構成図である。
【図２】従来のＭＣＰ構造の半導体装置を示す概略の断面図である。
【図３】図１の半導体装置の製造方法を示す工程図である。
【図４】本発明の第２の実施形態を示す半導体装置の断面図である。
【符号の説明】
５０，８０    半導体チップ
５１    半導体基板
５２    周辺パッド
５３    絶縁層
５４    再配線
５５    金属ポスト
６０，６０Ａ    基板
６１    基材
６２    パッド
６３，６３Ａ    ランド
６４，６４Ａ    半田ボール
６５，６５Ａ    内部配線
６６，６６Ａ    スルーホール
６７    ボンディングポスト
７１    内部接合部
７２，７５    封止樹脂
７３    接着剤
７４    金属細線
【図１】
0003625815.tif 000002
【図２】
0003625815.tif 000003
【図３】
0003625815.tif 000004
【図４】
0003625815.tif 000005