(57)【特許請求の範囲】
【請求項１】
配線基板の表面に配線電極が形成され、上記配線電極に対しベアチップがフリップチップ実装されるとともに表面実装部品が半田付けされ、上記半田付け部を除く部位がソルダーレジスト膜で覆われた電子回路装置において、
上記ベアチップ搭載部に対応するソルダーレジスト膜の部位に空所を設けるとともに、上記ベアチップを上記ベアチップ搭載部に金属バンプの固相拡散によってバンプ接合してなり、
上記ベアチップ搭載部の周囲のソルダーレジスト膜の膜厚は、ベアチップの下面と配線基板の表面との隙間より大きいことを特徴とする電子回路装置。
【請求項２】
上記金属バンプはＡｕを主成分とする金属で形成されていることを特徴とする請求項１に記載の電子回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は混成集積回路のように、配線基板上にベアチップと表面実装部品とが混在して実装された複合型の電子回路装置に関するものである。
【０００２】
【従来の技術】
従来、混成集積回路において、プリント配線基板などのエポキシ樹脂等を基材とする配線基板に、ベアチップをはんだバンプ技術を用いて搭載する場合、図１に示す方法がとられていた（特開平５−２１８１３５号公報）。すなわち、１は配線基板、２はベアチップであり、配線基板１上に形成された電極３上にベアチップ２がはんだバンプ４を介して接合され、フリップチップ実装されている。配線基板１の電極３は、はんだの不要な濡れ拡がりを防止するためソルダーレジスト膜５によって被覆されている。このソルダーレジスト膜５はベアチップ２の周囲だけでなくベアチップ２の下面側にも設けられている。
なお、図１では説明を簡単にするため、配線基板１上にベアチップ２のみが実装されているが、実際にはベアチップ２に隣接してチップコンデンサやチップ抵抗などの他の表面実装部品が実装される。
【０００３】
【発明が解決しようとする課題】
上記のような混成集積回路では、はんだの不要な拡がりを防止してはんだバンプ４の形状を整えるとともに、ベアチップ２の沈み込みを防止し、かつはんだバンプ４同士がブリッジするのを防止するため、ベアチップ２の下面側にレジスト膜５ａ設けられている。つまり、はんだバンプ４が電極３と確実に接合されるように、レジスト膜５ａの膜厚以上のバンプ高さが維持されていなければならない。しかし、レジスト膜５ａの膜厚は膜形成方法などによって異なるため、はんだバンプ４の厚みを一々調整しなければならず、煩雑であった。また、はんだバンプ４を必要以上に厚肉に形成すると、隣接するバンプ４同士がブリッジを起こす恐れがある。
【０００４】
そこで、本発明の目的は、ソルダーレジスト膜の膜厚とは関係なく、バンプ接合の接合強度の向上と確実な導通性とを確保できる電子回路装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、配線基板の表面に配線電極が形成され、上記配線電極に対しベアチップがフリップチップ実装されるとともに表面実装部品が半田付けされ、上記半田付け部を除く部位がソルダーレジスト膜で覆われた電子回路装置において、上記ベアチップ搭載部に対応するソルダーレジスト膜の部位に空所を設けるとともに、上記ベアチップをベアチップ搭載部に金属バンプの固相拡散によってバンプ接合したものである。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、配線基板の表面に配線電極が形成され、上記配線電極に対しベアチップがフリップチップ実装されるとともに表面実装部品が半田付けされ、上記半田付け部を除く部位がソルダーレジスト膜で覆われた電子回路装置において、上記ベアチップ搭載部に対応するソルダーレジスト膜の部位に空所を設けるとともに、上記ベアチップをベアチップ搭載部に金属バンプの固相拡散によってバンプ接合してなり、上記ベアチップ搭載部の周囲のソルダーレジスト膜の膜厚は、ベアチップの下面と配線基板の表面との隙間より大きいことを特徴とする電子回路装置を提供する。
【０００７】
本発明では、はんだバンプに代えて固相拡散によって接合される金属バンプを用いたので、はんだ流れを起こす恐れがなく、しかも隣接するバンプ同士がブリッジを起こす心配もない。また、レジスト膜の膜厚に関係なく背の低いバンプでも実装でき、かつ実装時に十分な荷重を付加できるので、接合強度の上昇が望める。
【０００８】
従来では、ソルダーレジスト膜の膜厚とはんだバンプの厚みを厳密に管理する必要があったが、本発明ではソルダーレジスト膜の膜厚をベアチップの下面と配線基板の表面との隙間より高くしても全く支障がない。ベアチップの下面と配線基板の表面との隙間には封止樹脂を充填する場合があるが、請求項２のように、ベアチップ搭載部の周囲のソルダーレジスト膜の膜厚を大きくしておくことで、レジスト膜がダムの役割をなし、樹脂の溢れ出しを有効に防止できる。
【０００９】
従来では、ソルダーレジスト膜の膜厚とはんだバンプの厚みを厳密に管理する必要があったが、本発明ではソルダーレジスト膜の膜厚をベアチップの下面と配線基板の表面との隙間より高くしても全く支障がない。ベアチップの下面と配線基板の表面との隙間には封止樹脂を充填する場合があるが、本発明では、ベアチップ搭載部の周囲のソルダーレジスト膜の膜厚を大きくしておくことで、レジスト膜がダムの役割をなし、樹脂の溢れ出しを有効に防止できる。
【００１０】
【発明の実施の形態】
図２〜図５は本発明にかかる電子回路装置の一例である混成集積回路を示す。図において、１０はプリント配線基板であり、その上面には配線電極１１がパターン形成されている。配線基板１０の上面はベアチップ搭載部１２と表面実装部品の半田付け部１３，１４を残してソルダーレジスト膜１５で覆われている。すなわち、ベアチップ搭載部１２および半田付け部１３，１４はソルダーレジスト膜１５の空所で構成されている。ソルダーレジスト膜１５の材質としては、例えば熱硬化型のメラミン樹脂，エポキシ樹脂、紫外線硬化型のエポキシ樹脂，ポリイミド樹脂などを用いることができる。ソルダーレジスト膜１５の膜厚ｔは例えば１０〜１００μｍ程度の厚みに形成されている。
【００１１】
図４に示すように、ベアチップ搭載部１２には電極１１の一部が露出しており、これら電極１１の露出部にＩＣチップなどのベアチップ２０がフリップチップ実装されている。すなわち、ベアチップ２０の下面にはチップ電極２１が設けられ、これらチップ電極２１にはそれぞれ金属バンプ２２が形成されている。金属バンプ２２としては、Ａｕ，Ｃｕなど公知の金属材料が使用されるが、ここでは公知のワイヤーバンピング法で容易にバンプ形成できるＡｕワイヤーを用いている。この実施例では、バンプ２２の接合前の高さは約４０〜５０μｍである。
【００１２】
上記金属バンプ２２が電極１１の露出部に熱圧着、超音波圧着、熱／超音波併用による圧着などの固相拡散により接合されている（図５参照）。接合状態において、バンプ高さは１０〜２０μｍに押し潰されるが、ベアチップ２０の下側にはソルダーレジスト膜１５が形成されていないので、ベアチップ２０とソルダーレジスト膜１５とが干渉しない。そのため、背の低いバンプ２２でも実装でき、かつ接合時に十分な荷重を付加できるので、接合強度の上昇が望める。上記のようにベアチップ２０をフリップチップ実装した後、ベアチップ２０と配線基板１０との隙間にエポキシ樹脂などの封止樹脂（図示せず）を注入し、毛細管現象により浸透させ、固化させる。このとき、ベアチップ搭載部１２の周壁を構成するソルダーレジスト膜１５は、樹脂の拡がりを防止するダムとしての役割を有する。特に、バンプ接合後のベアチップ２０と配線基板１０との隙間ｄよりソルダーレジスト膜１５の膜厚ｔを大きくしておけば、樹脂流れの防止効果が高く、注入樹脂量のバラツキを吸収できる。
【００１３】
また、半田付け部１３，１４にも電極１１が露出しており、これら電極１１の露出部にコンデンサなどの表面実装部品２３，２４が半田２５，２６によって接続されている。この場合には、ソルダーレジスト膜１５が半田流れを防止する役割を有する。
【００１４】
上記実施例では、図４のようにベアチップ２０のチップ電極２１に金属バンプ２２を形成したが、これに限るものではなく、図６のように配線基板１０の配線電極１１上に金属バンプ２２を形成してもよい。この場合も、金属バンプ２２とチップ電極２１とが熱圧着などの固相拡散により接合される。
【００１５】
なお、本発明の金属バンプは、ワイヤーバンピング法で形成されたものに限らず、メッキ法などの他の公知の方法で形成することができる。
【００１６】
【発明の効果】
以上の説明で明らかなように、本発明によれば、ソルダーレジスト膜のベアチップ搭載部に対応する箇所を空所としておき、ベアチップとレジスト膜との干渉を防止したので、レジスト膜の膜厚に関係なく背の低いバンプでも実装でき、かつ実装時に十分な荷重を付加できるので、接合強度を高めることができる。
また、本発明では、はんだバンプに代えて固相拡散によって接合される金属バンプを用いたので、強く圧着しても、はんだ流れを起こす恐れがなく、しかも隣接するバンプ同士がブリッジを起こす心配もない。
さらに、本発明では、ベアチップ搭載部の周囲のソルダーレジスト膜の膜厚をベアチップの下面と配線基板の表面との隙間より大きくしたので、レジスト膜がダムの役割をなし、樹脂の溢れ出しを有効に防止できる。
【図面の簡単な説明】
【図１】従来のベアチップの実装構造を示す断面図である。
【図２】本発明にかかる電子回路装置の一例の平面図である。
【図３】図２の電子回路装置の断面図である。
【図４】ベアチップの実装前の拡大断面図である。
【図５】ベアチップの実装後の拡大断面図である。
【図６】ベアチップの実装前の他の例の拡大断面図である。
【符号の説明】
１０        配線基板
１１        電極
１２        ベアチップ搭載部（空所）
１３，１４  半田付け部
１５        ソルダーレジスト膜
２０        ベアチップ
２２        金属バンプ
２３，２４  表面実装部品
【図１】
0003646500.tif 000002
【図２】
0003646500.tif 000003
【図３】
0003646500.tif 000004
【図４】
0003646500.tif 000005
【図５】
0003646500.tif 000006
【図６】
0003646500.tif 000007