(57)【特許請求の範囲】
【請求項１】
入力ビデオライン源と、第１の制御信号（Ｓ１’）および第２の制御信号（Ｓ２’）の制御信号源と、メモリ（２０）とを有するマトリクスディスプレイの制御装置であって、
前記入力ビデオラインは全画像持続時間（Ｔｂ）中に第１の部分（Ｔｂ−Ｔｂａ）と第２の部分（Ｔｂａ）を含み、
前記第１の部分（Ｔｂ−Ｔｂａ）には画像情報がなく、かつ該第１の部分はＣＲＴの偏向サイクルの帰線部分と互換性があり、
前記第２の部分（Ｔｂａ）には画像情報があり、かつ該第２の部分は前記偏向サイクルの掃引部分と互換性があり、
前記第１の制御信号（Ｓ１’）は第１の周波数（ｆｔ）であり、前記第２の制御信号（Ｓ２’）は前記第１の周波数より低い第２の周波数（ｆｔ’）であり、
該第２の周波数は、第１の周波数と定数値の商に等しく（ｆｔ’＝ｆｔ／ｋ１，ｋ２，ｋ３）、
前記メモリ（２０）は前記第１の制御信号（Ｓ１’）に応答し、前記第２の部分の入力ビデオラインを第１の周波数により決定される第１の画素速度で連続的に記憶し、
前記メモリは前記第１の部分のすべての入力ビデオラインの数に等しい複数の入力ビデオラインを同時に記憶する記憶容量を有し、
前記メモリはさらに第２の制御信号（Ｓ２’）に応答し、前記記憶されたビデオラインは前記第１の画素速度よりも低い第２の画素速度で読み出され、それぞれ画像情報を含む出力ビデオラインが形成され、
前記第２の画素速度は第２の周波数により決定され、
前記第１の部分（Ｔｂ−Ｔｂａ）の持続時間と前記第２の部分（Ｔｂａ）のビデオラインすべての持続時間とを占める出力ビデオラインを、マトリクスディスプレイの複数の表示ラインに表示することができ、
該複数の表示ラインの数は、前記第２の部分の入力ビデオラインの総数よりも多い、
ことを特徴とするマトリクスディスプレイの制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクスディスプレイの制御装置に関する。
【０００２】
【従来の技術】
画像再生のために、ＣＲＴの他にいわゆるマトリクス表示器またはマトリクスディスプレイが多く使用されていることは周知である。マトリクスディスプレイは、液晶表示器（ＬＣＤディスプレイ）、プラズマ表示器（プラズマディスプレイ）等として構成することができる。
【０００３】
マトリクスディスプレイは、Ｍ×Ｎ個の画素（いわゆるピクセル）の配置構成体から成る。ここでＭは、走査線当たりの画素数であり、Ｎは走査線の数である。
【０００４】
画素の制御は通常、走査線毎に行われる。すなわち、画像走査線の情報を含む１つのアナログビデオ信号がまずＭ回サンプリングされる。Ｍ個のサンプリング値が先行する信号処理から既に存在することも考えられる。
【０００５】
サンプリング値は直／並ライン変換され、それによりＭ個のサンプリング値すべてが同時に表示走査線の制御に使用される。相応の表示走査線がアドレシングされ、これによりパラレルに使用し得るサンプリング値を相応の表示走査線に書き込むことができる。
【０００６】
信号処理装置が例えば上記の直／並ライン変換を行い、マトリクスディスプレイを制御する。この信号処理装置を制御するためのクロック周波数ｆｔは、走査線当たりの表示すべき画素数Ｍ’により定められる。
【０００７】
ｆｔ＝Ｍ’／Ｔza        （１）
Ｔzaは、１つの走査線で表示すべきビデオ信号の持続時間である。
【０００８】
【発明が解決しようとする課題】
本発明の課題は、比
ｆｔ／ｚａ            （２）
を小さくすることである。
【０００９】
ここでｆｔは信号処理およびマトリクスディスプレイの制御のためのクロック周波数、ｚａは表示すべき走査線の数である。
【００１０】
比を小さくすることは、表示すべき走査線の数ｚａが所定の場合はクロック周波数を低減することを意味し、クロック周波数ｆｔが所定の場合は表示すべき走査線の数Ｚａを高めることを意味する。
【００１１】
同様に、ｆｔとＺａの両方が式（２）に表される比が小さくなるように変化することも考えられる。
【００１２】
【課題を解決するための手段】
この課題は、入力ビデオライン源と、第１の制御信号および第２の制御信号の制御信号源と、メモリとを有するマトリクスディスプレイの制御装置であって、
前記入力ビデオラインは全画像持続時間中に第１の部分と第２の部分を含み、
前記第１の部分には画像情報がなく、かつ該第１の部分はＣＲＴの偏向サイクルの帰線部分と互換性があり、
前記第２の部分には画像情報があり、かつ該第２の部分は前記偏向サイクルの掃引部分と互換性があり、
前記第１の制御信号は第１の周波数であり、前記第２の制御信号は前記第１の周波数より低い第２の周波数であり、
該第２の周波数は、第１の周波数と定数値の商に等しく、
前記メモリは前記第１の制御信号に応答し、前記第２の部分の入力ビデオラインを第１の周波数により決定される第１の画素速度で連続的に記憶し、
前記メモリは前記第１の部分のすべての入力ビデオラインの数に等しい複数の入力ビデオラインを同時に記憶する記憶容量を有し、
前記メモリはさらに第２の制御信号に応答し、前記記憶されたビデオラインは前記第１の画素速度よりも低い第２の画素速度で読み出され、それぞれ画像情報を含む出力ビデオラインが形成され、
前記第２の画素速度は第２の周波数により決定され、
前記第１の部分の持続時間と前記第２の部分のビデオラインすべての持続時間とを占める出力ビデオラインを、マトリクスディスプレイの複数の表示ラインに表示することができ、
該複数の表示ラインの数は、前記第２の部分の入力ビデオラインの総数よりも多い、
ことを特徴とするマトリクスディスプレイの制御装置により解決される。
【００１３】
【発明の実施の形態】
本発明によれば、マトリクスディスプレイを制御するための信号処理アルゴリズムを実行する時間が、送信器または記憶手段から伝送されるビデオ信号が画像情報を含まない時間へ拡張される。その際有利には、水平帰線消去期間、垂直帰線消去期間および／またはオーバーライト期間が使用される。
【００１４】
この関連から、信号処理の実行はビデオ信号の処理およびマトリクス表示器の制御であると理解すべきである。
【００１５】
本発明は以下の知識に基づくものである。
【００１６】
従来の通常の画像再生装置、例えばテレビジョン装置、モニタ等に使用されるＣＲＴの制御のためは、各個別の画像走査線を掃引した後に電子ビームを次の画像走査線開始部にフライバックしなければならない。このフライバックには所定の時間が必要である。従って各走査線内には水平帰線消去期間が設けられ、この期間内には表示すべき画像が導出されるアクティブビデオ信号が存在しない。
【００１７】
さらにＣＲＴの制御の際には、各画像の最後の走査線を掃引した後、電子ビームを最初の走査線の開始部にフライバックしなければならない。そのために必要な時間は垂直帰線消去期間と呼ばれ、処理すべきビデオ信号では可視されないフライバック走査線によって考慮される。
【００１８】
さらにＣＲＴでは製造工程、老化等により生じる公差があるから、水平方向および垂直方向でオーバーライトするのが普通である。しかしこれにより表示すべき画像領域が水平方向でも垂直方向でも低減される。
【００１９】
これに対しマトリクス表示器の制御の際には、水平および垂直帰線消去期間を考慮する必要がない。
【００２０】
これにより、当該の期間を前記の信号処理アルゴリズムのために使用し、関連のクロック周波数を低減することができる。
【００２１】
クロック周波数を低減することには、信号処理のためのデジタル構成素子およびアナログ構成素子に対する要求が低減され、高周波の不要輻射が減少するという利点がある。
【００２２】
また表示すべき走査線の数Ｚａを、クロック周波数ｆｔを相応に上昇させることなく増加することができる。
【００２３】
【実施例】
本発明の他の利点および詳細を図面に基づき実施例で説明する。
【００２４】
図１は、それ自体公知のビデオ走査線１０の経過を概略的に示す。ビデオ走査線１０はアクティブ部１１と非アクティブ部１２からなる。走査線１０の全持続時間はＴｚであり、そのうちアクティブ部１１が持続時間Ｔｚａを占める。
【００２５】
図２は、ビデオ画像、ないし走査線飛越信号を使用した場合のフィールド画像の時間的構成を示す。この画像は総数Ｚの走査線からなり、そのうちＺａがアクティブである。すなわち、画像情報を含んでいる。
【００２６】
これら走査線の各々は図１に示したような経過を有する。前記の走査線のそれぞれの持続時間はＴｚである。単に画像情報を受け取る走査線だけを見るならば、その数はＺａであり、アクティブ走査線を伝送するための持続時間はＴｚａである。
【００２７】
図２に単純なハッチングで示した時間間隔では、ＣＲＴを有する画像再生装置では電子ビームの後続の走査線開始部へのフライバックが行われる。前記の時間間隔は、
Ｔｚ−Ｔｚａ        （３）
の差から得られる。
【００２８】
図２で２重にハッチングして示した時間間隔では、ＣＲＴを有する画像再生装置では電子ビームの最初の走査線の開始部へのフライバックが行われる。この時間間隔は、
Ｔｂ−Ｔｂａ        （４）
の差から得られる。
【００２９】
図２に示された走査線は、図１に示されたのとは異なる経過を有することもできる。重要なことは単に、アクティブ部の他に非アクティブ部が設けられており、この非アクティブ部がそれぞれのテレビジョン形式に依存して同期パルス、例えば“ｓｙｎｃ”，“ｂｕｒｓｔ”等を含むことができることである。
【００３０】
第１実施例による装置が図３に示されている。画像源１３は、記録担体または送信器から伝送された信号を処理し、例えば受信器、カラーデコードおよびアナログ／デジタル変換器を有する。画像源１３は走査線毎にビデオ信号を走査線メモリ１４のデータ入力側に出力する。この走査線メモリは第１の制御入力側１５と第２の制御入力側１６を有する。
【００３１】
第１の制御入力側１５には第１の走査線制御信号Ｓ１が印加される。この信号によってビデオ走査線データの記憶（書き込み）が制御される。第２の制御入力側１６には第２の走査線制御信号Ｓ２が印加される。この信号によってビデオ走査線データの読出しが制御される。
【００３２】
走査線メモリ１４から読出された信号は信号処理装置１７に出力される。信号処理装置１７により処理された信号は走査線−直／並ライン変換器１８に供給され、その出力信号はマトリクスディスプレイ１９を走査線毎に制御する。
【００３３】
冒頭に述べたように、マトリクスディスプレイを制御するために、ビームをフライバックするための時間を設ける必要はないので、図２に単純なハッチングにより示された時間間隔をマトリクスディスプレイの制御の際には付加的に、信号処理アルゴリズムの実行およびマトリクスディスプレイ１９の制御のために使用することができる。
【００３４】
水平帰線消去期間Ｔｚ−Ｔｚａを使用することにより、画像処理アルゴリズムに対して付加的に使用される時間は、係数ｋ１だけ拡張することができる。ここでｋ１は１．２３より小さいか、または１．２３と同じである。
【００３５】
マトリクスディスプレイ１９の制御のために付加的に、１走査線当たりの初期化時間Ｔｉが考慮される。これにより、走査線の読出し、処理および表示に使用される持続時間としてＴｚａ＊が得られる。
【００３６】
Ｔｚａ＊≦Ｔｚ−Ｔｉ      （５）
走査線当たりの表示すべき画素数Ｍ’はこの実施例では、マトリクスディスプレイの幾何構造により定められる走査線当たりの画素数Ｍと同じである。
【００３７】
従って第１の走査線制御信号Ｓ１は第１のクロック周波数ｆｔを有し、その値は
ｆｔ＝Ｍ／Ｔｚａ        （６）
から得られる。
【００３８】
第２の走査線制御信号Ｓ２は第１の低減されたクロック周波数ｆｔ’を有し、その値は
ｆｔ’＝Ｍ／Ｔｚａ＊        （７）
ないし
ｆｔ’＝ｆｔ／ｋ１          （８）
すなわち
Ｔｚａ＊＝Ｔｚａ・ｋ１        （９）
から得られる。
【００３９】
これにより段１７、１８に対して必要な、マトリクスディスプレイ１９を制御するためのクロック周波数は、表示すべき走査線の数Ｚａが同じ場合は低くなる。
【００４０】
第２実施例の装置が図４に示されている。図３の第１実施例と同じ機能を果たす手段には同じ参照符号が付してあり、理解に必要な場合だけ説明する。
【００４１】
画像源１３はその出力信号を画像メモリ２０に送出する。画像メモリは第１の制御入力側２１と第２の制御入力側２２を有する。
【００４２】
第１の制御入力側２１には第１の画像制御信号Ｓ１’が印加され、この信号はビデオ画像データの記憶（書き込み）を制御する。第２の制御入力側２２には第２の画像制御信号Ｓ２’が印加され、この信号はビデオ画像データの読出しを制御する。
【００４３】
制御信号Ｓ１’，Ｓ２’の経過によって、種々異なるバージョンを実現することができる。
【００４４】
水平帰線消去と垂直帰線消去の両方を考慮すれば、信号処理に使用される時間は３３％まで拡大される。これは係数ｋ２に相応し、ｋ２は１．３３より小さいか、または１．３３と同じである。
【００４５】
これに加えて、第１の画像制御信号Ｓ１’により制御されて、画像源１３から出力されたアクティブ信号は画像メモリ２０に次の値で書き込まれる。すなわち
ｆｔ＝Ｍ／Ｔｚａ        （６）
に相応するクロック周波数ｆｔ、および
ｆｚ＝Ｚ／Ｔｂ      （１０）
に相応する走査線周波数ｆｚにより書き込まれる。
【００４６】
ここで画像持続時間Ｔｂ＝１／ｆＢであり、ｆＢは画像周波数（通常は５０ないし６０Ｈｚ）である。
【００４７】
画像データの読出しは、第２の画像制御信号により制御され、垂直帰線消去期間まで拡張して行われる。
【００４８】
Ｚａ個の走査線を表示するのに使用される時間はＴｂａ’により示される。
【００４９】
Ｔｂａ≦Ｔｂａ’≦Ｔｂ        （１１）
Ｚａ個の走査線を表示するための時間が拡大されたので、これにより走査線周波数の低減が得られる。
【００５０】
画像情報を有する走査線の数Ｚａは、ビデオ信号により伝送される全走査線の数Ｚ（図２参照）よりも少ないから、表示すべき走査線に対する持続時間Ｔｚ’は延長される。
【００５１】
Ｔｚ’＝Ｔｂａ’／Ｚａ        （９）
従って低減された走査線周波数ｆｚ’が得られる。
【００５２】
ｆｚ’＝１／Ｔｚ’      （１２）
１ラインのマトリクスディスプレイの制御に対しては、全体で使用される走査線持続時間Ｔｚａ’として
Ｔｚａ’≦Ｔｚ’−Ｔｉ      （１３）
が得られる。
【００５３】
この実施例に適する低減されたクロック周波数ｆｔ’は
ｆｔ’＝Ｍ／Ｔｚａ’        （１４）
である。
【００５４】
ここで注意すべきことは、低減されたクロック周波数ｆｔ’は低減された走査線周波数ｆｚ’の整数倍であることである。
【００５５】
第２実施例による画像形成が図５に示されている。
【００５６】
各走査線１０（図１参照）のアクティブ部１１および画像情報を有する走査線の数Ｚａから生じる表示すべき画像情報に対して、全体でほぼ元の画像持続時間Ｔｂが使用されることがわかる。
【００５７】
注意すべきことは時間Ｔｂ（ハッチングされた領域とハッチングされない領域の縁取られたすべての面に相当する）は図２でも図５でも同じであることである。
【００５８】
図５からさらに、時間ＴＢ’は必ずしも偶数の走査線ＴＢ／Ｔｚ’に分割する必要のないことがわかる。
【００５９】
この実施例の変形では単に、垂直帰線消去期間Ｚ−Ｚａ（図２参照）だけが考慮される。これにより、信号処理アルゴリズムに使用される時間Ｔｚａ＋は、これまで公知の装置に比較して係数ｋ３だけ小さく、ｋ３は１．０９より小さいか、または１．０９と同じである。
【００６０】
Ｔｚ＋＝Ｔｚ・ｋ３        （１５）
ここから相応するクロック周波数ｆｔ＋が得られる。
【００６１】
ｆｔ＋＝ｆｔ／ｋ３        （１６）
この変形実施例では、第１の画像制御信号Ｓ１’がクロック周波数ｆｔにより変調され、第２の画像制御信号Ｓ２’が低減されたクロック周波数ｆｔ＋により変調される。
【００６２】
さらに、ＣＲＴで画像領域のオーバーライトによって失われる画像領域を諦めるならば、低減された画像内容に対してさらに多くの時間がマトリクスディスプレイ１９の制御に使用される。これによりクロック周波数をさらに低減することが可能である。
【００６３】
図６は、図４の画像メモリ２０に対する記憶および読出し過程を説明するものである。
【００６４】
既に述べたように、記憶は読出しよりも高い周波数で行われる。全画像持続時間を通じ、アクティブ画像持続時間内にだけこの持続時間で記憶される画像情報が存在する。
【００６５】
アクティブ画像持続時間とは、係数ｋ２＝１．３３だけ低減されたクロック周波数を使用する装置では、図２でハッチングされていない面に相応する時間である。
【００６６】
これに対し読出しは、初期化時間Ｔｉを考慮すれば実質的にほぼ全画像持続時間Ｔｂに相応し得る時間内で行われる。
【００６７】
画像メモリの所要の大きさは、画像表示が垂直方向で拡大される領域によって定められる。この領域とは、
Ｔｂ−Ｔｂａ
である。
【００６８】
５７５のアクティブ走査線を有するプログレッシブ６２５走査線システムを基本とすれば、これはほぼ５０走査線の最大記憶領域に相当する。
【００６９】
別の実施例では、クロック周波数ｆｔが前の実施例で説明した程度には低減されない。しかしその代りに、画像メモリ２０に記憶されたビデオ情報は、画像情報を含む走査線の数Ｚａと比較して多数の走査線にわたって表示される。このことは走査線数Ｚａの垂直上昇補間に相応する。
【００７０】
従って画像情報を含むアクティブビデオ画像はメモリ２０に同じクロック周波数を使用して書き込みおよび読出しされる。
【００７１】
ビームフライバックのための時間は、段２３、２４による処理のため、並びにマトリクスディスプレイ１９による表示のために付加的に使用される。この時間は当該のテレビジョン規格によるものより多くのマトリクスディスプレイ走査線を制御するために使用することができる。このことにより可視となる走査線構造が低減される。
【００７２】
画像ひずみを低減または回避するため、表示すべき画像は例えばその水平寸法を拡張することができる。これによりマトリクスディスプレイ１９の水平寸法からはみ出す部分は切断（トリミング）することができる。
【００７３】
以下の適用も考えられる。
【００７４】
例えば５６０ラインを有するマトリクスディスプレイを使用し、約４８２のアクティブ走査線を有するＭ規格（米国規格）に従ってビデオ画像を処理する場合、表示すべき画像を５６０ラインに拡張することができる。
【００７５】
これにより走査線構造が比較的に見えなくなり、また比較的に多数のラインを有するマトリクスディスプレイをさらに有効に使用するようになる。ディスプレイの最大走査線数に適合された光学系を使用する場合、全マトリクスディスプレイを制御することによって光量の増大が得られる。
【００７６】
前記実施例の別の変形として少なくとも以下の構成がある。
【００７７】
・マトリクスディスプレイ１９を間接制御するために、時間的に“拡張された画像”を記憶する記憶手段を設けることができる。この記憶手段から読出された情報はマトリクスディスプレイ１９の制御に使用される。
【００７８】
・表示すべき画素数Ｍ’が、マトリクスディスプレイ１９の幾何構造により設定される走査線当たりの画素数Ｍに相応しない。その代りに、ビデオ信号の走査線メモリないし画像メモリへの記憶および／または読出しを比較的に低い分解能で行うことができる。このようにして得られる画像情報によってマトリクスディスプレイ１９の隣接する画素を共通に制御することができる。それによりこのマトリクスディスプレイはほぼその全面に比較的解像度の低いビデオ画像を表示する。画像情報をマトリクスディスプレイ１９の部分領域にだけ供給することも考えられる。これは例えば“ピクチャーインピクチャー”システムの場合と同じである。同様に垂直解像度も低減することができる。
【００７９】
・ただ１つのビデオ画像（ないしその一部）を記憶する代わりに、連続して複数のマトリクスディスプレイに表示または記録することのできる複数のビデオ画像を記憶する。
【００８０】
・マトリクスディスプレイを直接制御する代わりに、同様に間接制御も可能である。直接制御とはこの関連から、ビデオ信号により伝送された画像情報を“オンライン”で表示することである。間接制御では、画像情報の記録がメモリ１４ないし２０の後で行われ、マトリクスディスプレイ１９が別個に制御される。
【図面の簡単な説明】
【図１】図１は、慣用のカラービデオ信号の経過を示す線図である。
【図２】図２は、従来の技術による時間的画像構成を説明するための線図である。
【図３】図３は、本発明の第１実施例による装置のブロック回路図である。
【図４】図４は、本発明の第２実施例による装置のブロック回路図である。
【図５】図５は、第２実施例による時間的画像形成を説明するための線図である。
【図６】図６は、第２実施例による記憶および読出し過程を説明する概略図である。
【符号の説明】
１０  ビデオ画像走査線
１１  アクティブ部分
１２  非アクティブ部分
１３  画像源
１４  走査線メモリ
１７  信号処理装置
１８  走査線−直／並ライン変換器
１９  マトリクスディスプレイ
【図１】
0003727631.tif 000002
【図２】
0003727631.tif 000003
【図３】
0003727631.tif 000004
【図４】
0003727631.tif 000005
【図５】
0003727631.tif 000006
【図６】
0003727631.tif 000007