(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板に回路素子を形成し、
（ｂ）該半導体基板の上に第１の層間絶縁膜を設け、コンタクトホールを介して前記回路素子と電気的に接続するように第１の配線パターンを形成し、
（ｃ）前記第１の配線パターンを形成した後に、該配線パターンのモニター用パッドを介して前記半導体基板に形成される回路素子による電気特性を測定し、
（ｄ）該第１の配線パターン上に第２の層間絶縁膜を設け、
（ｅ）前記電気特性の測定の結果により前記第１の配線パターンと接続するために第２の層間絶縁膜に設けるコンタクトホールの形成場所を調整し、一定のコンタクトホール形成用のマスクの上にさらにコンタクトホール形成場所調整用のマスクを重ねて露光することによりコンタクトホールを形成し、
（ｆ）前記第２の層間絶縁膜の上に第２の配線パターンを形成する
ことを特徴とする半導体装置の製法。
【請求項２】
（ａ）半導体基板に回路素子を形成し、
（ｂ）該半導体基板の上に第１の層間絶縁膜を設け、コンタクトホールを介して前記回路素子と電気的に接続するように第１の配線パターンを形成し、
（ｃ）前記第１の配線パターンを形成した後に、該配線パターンのモニター用パッドを介して前記半導体基板に形成される回路素子による電気特性を測定し、
（ｄ）該第１の配線パターン上に第２の層間絶縁膜を設け、
（ｅ）前記電気特性の測定の結果により前記第１の配線パターンと接続するために第２の層間絶縁膜に設けるコンタクトホールの形成場所を調整してコンタクトホールを形成し、
（ｆ）前記第２の層間絶縁膜の上に第２の配線パターンを形成する
半導体装置の製法であって、ウェハを複数個のチップからなるブロックに分割し、各ブロック内の１個のチップにより前記電気特性の測定を行い、該測定の結果により各ブロックごとに前記第２の層間絶縁膜のコンタクトホールの形成場所を定めることを特徴とする半導体装置の製法。
【請求項３】
前記ウェハを分割するブロックがステッパにより１回に露光するエリアである請求項２記載の半導体装置の製法。
【請求項４】
前記コンタクトホールの形成場所の調整を一定のコンタクトホール形成用のマスクの上にさらにコンタクトホール形成場所調整用のマスクを重ねて露光することにより行う請求項２または３記載の半導体装置の製法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は製造工程でのバラツキを補正しながら一定の電気的特性を有し、または特別に一部の仕様を変更した電気特性を有する半導体装置の製法に関する。さらに詳しくは、電気的特性の調整を能率的に行い、かつ、安定した調整を行うことができる半導体装置の製法に関する。
【０００２】
【従来の技術】
従来半導体装置は半導体基板にダイオード、トランジスタ、抵抗などの回路素子が形成され、さらに半導体基板の表面に設けられる絶縁膜上に抵抗膜やコンデンサなどが形成される場合がある。そしてその上に設けられる各層間絶縁膜上に配線パターンが形成され、層間絶縁膜に設けられるコンタクトホールを介して層間絶縁膜の下の回路素子や配線パターンと接続して、所望の回路素子を接続した集積回路が形成されている。
【０００３】
この半導体装置において、抵抗膜やコンデンサなどの絶縁膜上に形成される回路素子や半導体基板内に形成されるトランジスタや抵抗などの回路素子は、その製造工程でのバラツキなどにより、ウェハにより、または同じウェハ内でもその異なる場所のチップにより、その電気的特性が異なることがある。また、ユーザからの依頼により電気特性を一部変更した類似の商品を要求される場合がある。この製造上のバラツキを補正して電気的特性を一定化させたり、電気特性の仕様を一部変更する場合、従来は製造工程の最終段階でその電気的特性を測定しながら１個１個のチップごとにその調整が行われている。
【０００４】
このような調整は、たとえば図４に、抵抗およびコンデンサの場合の調整の原理の説明図が示されるように、抵抗Ｒ１〜Ｒ３やコンデンサＣ１〜Ｃ３と並列に逆方向に接続されたツェナーダイオード（ツェナーザップ）Ｄを回路内に作り込んでおき、そのツェナーダイオードＤを１個ごと過電流でショートさせたり、配線などをレーザ光の照射によるレーザトリミングといわれる方法で切断する（Ａ点）ことによりなされる。すなわち、抵抗Ｒ１〜Ｒ３またはコンデンサＣ１〜Ｃ３と並列に接続されたツェナーダイオードＤをショートさせることにより、回路両端の抵抗値を下げたり容量値を大きくすることができる（図４（ａ）〜（ｂ）参照）。また、並列に接続された抵抗Ｒ０やコンデンサＣ１〜Ｃ３の一部の配線などを切断（Ａ点）させることにより、両端の抵抗値を大きくしたり、容量値を小さくすることができる（図４（ｃ）〜（ｄ）参照）。この調整は、抵抗やコンデンサに限らず、トランジスタなどの接続の変更や、バイアスの変更などにより回路定数の調整をすることもできる。
【０００５】
【発明が解決しようとする課題】
従来の半導体装置の製法においては、ウェハに形成されたたくさんのチップをウェハの状態で、または各チップに分離した後に、１個１個のチップごとにすべて電気特性を調べながら調整しなければならず、非常に工数がかかり、コストアップになるという問題がある。
【０００６】
しかも、ダイオードを過電流によりショートさせたり、レーザ光の照射により配線または部品の一部を切断して調整するため、そのショートや断線の状態が一定にならず、その後にショートさせたところがオープンになったり、切断したところがショートしたりして特性が変動し、信頼性に欠けるという問題がある。
【０００７】
本発明はこのような問題を解決し、少ない調整工数で、しかも品質的に安定した調整をして電気的性能が一定した信頼性の高い半導体装置が得られると共に、半導体装置の僅かな仕様変更に対しても機敏に対応することができる半導体装置の製法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体装置の製法は、（ａ）半導体基板に回路素子を形成し、（ｂ）該半導体基板の上に第１の層間絶縁膜を設け、コンタクトホール（スルーホール）を介して前記回路素子と電気的に接続するように第１の配線パターンを形成し、（ｃ）前記第１の配線パターンを形成した後に、該配線パターンのモニター用パッドを介して前記半導体基板に形成される回路素子による電気特性を測定し、（ｄ）該第１の配線パターン上に第２の層間絶縁膜を設け、（ｅ）前記電気特性の測定の結果により前記第１の配線パターンと接続するために第２の層間絶縁膜に設けるコンタクトホールの形成場所を調整し、一定のコンタクトホール形成用のマスクの上にさらにコンタクトホール形成場所調整用のマスクを重ねて露光することによりコンタクトホールを形成し、（ｆ）前記第２の層間絶縁膜の上に第２の配線パターンを形成することを特徴とする。
【０００９】
本発明による半導体装置の製法の他の形態は、（ａ）半導体基板に回路素子を形成し、（ｂ）該半導体基板の上に第１の層間絶縁膜を設け、コンタクトホールを介して前記回路素子と電気的に接続するように第１の配線パターンを形成し、（ｃ）前記第１の配線パターンを形成した後に、該配線パターンのモニター用パッドを介して前記半導体基板に形成される回路素子による電気特性を測定し、（ｄ）該第１の配線パターン上に第２の層間絶縁膜を設け、（ｅ）前記電気特性の測定の結果により前記第１の配線パターンと接続するために第２の層間絶縁膜に設けるコンタクトホールの形成場所を調整してコンタクトホールを形成し、（ｆ）前記第２の層間絶縁膜の上に第２の配線パターンを形成する半導体装置の製法であって、ウェハを複数個のチップからなるブロックに分割し、各ブロック内の１個のチップにより前記電気特性の測定を行い、該測定の結果により各ブロックごとに前記第２の層間絶縁膜のコンタクトホールの形成場所を定めることを特徴とする。そうすることにより、特性の近いブロック内のチップをまとめて調整することができるため、チップ１個１個の調整をするより遥かに効率的に調整をすることができる。
【００１０】
前記ウェハを分割するブロックがステッパにより１回に露光するエリアであれば、ステッパにより露光する単位でマスクを調整することができると共に、各チップの電気的特性も殆ど同じ性能で製造されているため一層効率的である。
【００１１】
前記コンタクトホールの形成場所の調整を一定のコンタクトホール形成用のマスクの上にさらにコンタクトホール形成場所調整用のマスクを重ねて露光することにより、本来のコンタクトホール形成用のマスクを変更することなく、所望の調整をすることができる。
【００１２】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体装置の製法について説明をする。
【００１３】
本発明の半導体装置の製法は、図１に一工程のウェハの状態の平面説明図およびその１つのチップの斜視説明図が示されるように、まず、半導体基板１に図示しないトランジスタや抵抗などの回路素子を半導体層および必要により絶縁膜（図示せず）上に形成し、その上に第１の層間絶縁膜２を形成する。この層間絶縁膜２はチッ化ケイ素膜や酸化ケイ素膜の０.３〜１μｍ程度の厚さのものが用いられる。そして、層間絶縁膜２に図示しないコンタクトホールを形成してから第１の配線パターン３を形成し、前述の図示しない回路素子を配線により接続する。すなわち、コンタクトホールは図示しない回路素子と第１の配線パターン３との接続のために設けられている。第１の配線パターン３の主要部には、モニター用パッド３ａが複数個同時に形成されており、このモニター用パッド３ａにプローブ電極を接触させることにより、所望の回路間の電気的特性をチェックすることができるようになっている。
【００１４】
そして、所望の電気的特性の測定により、第１の配線パターン３をどのように接続すればよいかをチェックし、たとえば第１の配線パターン３の端部配線３ｃを接続しなければ抵抗などの一部が接続されなくて所望の電気特性が得られるという結果を得る。この後、図２に示されるように、第１の配線パターン３の表面に第２の層間絶縁膜４を形成する。この層間絶縁膜４も前述と同様にチッ化ケイ素膜や酸化ケイ素膜の０.５〜１μｍ程度の厚さのものが用いられる。そして、その表面に図示しないレジスト膜を形成し、通常の設計通りのコンタクトホール形成用マスク５を重ね、さらに前述の測定結果に基づき得られるコンタクトホール調整用マスク６を重ねる。このコンタクトホール形成用マスク５は、いわゆる露光のためのフォトマスク（レチクル）で、ガラスや石英ガラスなどに遮光用の金属スパッタ膜５ｂが設けられ、露光する部分のみに開口部５ａ、５ｃが形成されている。また、コンタクトホール調整用マスク６は、たとえば前述の電気特性の測定結果により端部配線３ｃを接続しないという場合には、図２に示されるように、端部配線３ｃ上にコンタクトホールが形成されないように、コンタクトホール形成用マスク５の端部のパターン開口部５ｃのみを覆うような遮光パターン６ｃが形成されたガラスなどからなっている。このコンタクトホール調整用マスク６は、コンタクトホール形成用マスク５の開口部５ａのどれかを覆う種々のケースを想定したパターンを作製しておくことにより、電気特性の結果に応じて所望のパターンが重なるようにマスクを重ねればよい。その後、ステッパにより露光し、レジスト膜をパターニングしてエッチングすることにより、コンタクトホール形成用マスク５の開口部５ａに沿ってコンタクトホール（図示せず）が形成される。
【００１５】
その後、Ａｌを蒸着などにより全面に設けてパターニングすることにより、図３に示されるように、コンタクトホール４ａを介して第１の配線パターン３と接続された第２の配線パターン７が形成される。このとき、第１の配線パターン３の端部配線３ｃは、コンタクトホール調整用マスク６によりコンタクトホール形成用マスク５の端部のパターン開口部５ｃがブラインドされているため、端部にはコンタクトホールが形成されておらず、図３（ｂ）に（ａ）のＢ−Ｂ線断面図が示されるように、端部配線３ｃと第２の配線パターン７の端部配線７ｃとは接続されない。その結果、所望の電気特性が得られる。
【００１６】
以上の説明は、１チップについての説明であったが、ウェハ内での製造工程上のバラツキがあっても、隣接する近いエリアでは殆ど同じ電気的特性が得られる。したがって、図１に示されるように、ウェハ内でのあるブロックＧを１つの単位としてそのブロック内で１個のチップをモニターとして電気特性を測定し、その測定結果に基づいてそのブロックＧ全体のチップの露光パターンを調整することにより、測定による時間を節約しながら沢山のチップの電気特性を一度に調整することができる。この場合、前述のモニター用パッド３ａは全部のチップに設けてもよいが、各ブロックの電気特性をチェックするチップ、たとえば端部の１個のみに設けてもよい。前述のブロックＧは、ステッパによるショット（１回で露光するエリア）ごとにブロック化することが、コンタクトホール調整用マスクにより露光の調整をするため、露光に合せて調整用マスクを重ね合せることができて好ましい。
【００１７】
本発明の方法によれば、製造工程が終ってからそれぞれのチップの電気特性の測定を行いながら調整を行うのではなく、製造工程の途中の段階でチップの電気特性のチェックを行いながら、層間絶縁膜のコンタクトホールを介して配線パターンの接続を調整しているため、後から部品をショートさせたり、配線などを切断するのとは異なり、安定した調整が得られ、経時変化による信頼性の低下がない。また、製造段階での異常の原因をいち早くフィードバックすることができ、品質管理を充分に行うことができて歩留りの向上にも寄与する。
【００１８】
さらに、ウェハ内のチップをブロックに分割して、ブロックごとに１個のチップの測定だけで、そのブロックをまとめて調整をすることにより、数十個単位のチップを一度に調整することができるため、１個１個測定をしながら調整をするのに比べて非常に短時間で多数のチップの電気特性を調整することができる。しかも、ウェハの状態で電気特性の近い近隣のチップ同志をまとめて調整しているため、品質も均一に揃い、大量生産の場合でも効率的にその電気特性を調整することができる。また、このブロック単位は、たとえばステッパのショット単位で行うことにより、コンタクトホール形成場所の調整をショット単位のコンタクトホール調整用マスクにより効率よく行うことができる。しかも、ショット数分のブラインドプログラムだけでほぼウェハ全体を効率よく調整することができ、安定した電気特性の半導体装置を安価に大量生産することができる。
【００１９】
さらに前述の例では、第１の層間絶縁膜２には第１の配線パターンのみが形成された例であったが、この第１の層間絶縁膜２上に抵抗膜やコンデンサなどが形成されて、その接続箇所を第２の層間絶縁膜に設けるコンタクトホールの調整によりその抵抗値や容量値などを調整することもできる。
【００２０】
【発明の効果】
本発明によれば製造工程の途中で電気特性をチェックしながらコンタクトホールの形成場所を調整することにより行っているため、調整の信頼性が非常に高い。しかも、ブロックごとにまとめて調整を行うことにより、すべてのチップの電気特性を測定しながら調整をしなくてもよいため、非常に少ない工数で調整をすることができる。その結果、製造上のバラツキやユーザからの仕様の変更要求に対しても短時間、かつ、ローコストで回路定数を自由に変更することができ、電気特性を改善することができる。
【００２１】
さらに、製造段階でフィードバックをすることができるため、異常の発生に対する対応を即座に行うことができ、調整作業の簡略化につながると共に、優れた品質管理を行うことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製法の一実施形態の一製造工程の説明図である。
【図２】本発明の半導体装置の製法の一実施形態の一製造工程の説明図である。
【図３】本発明の半導体装置の製法の一実施形態の一製造工程の説明図である。
【図４】電気特性の調整の原理を説明する図である。
【符号の説明】
１    半導体基板
２    第１の層間絶縁膜
３    第１の配線パターン
３ａ  モニタ用パッド
４    第２の層間絶縁膜
６    コンタクトホール調整用マスク
７    第２の配線パターン
【図１】
0003641348.tif 000002
【図２】
0003641348.tif 000003
【図３】
0003641348.tif 000004
【図４】
0003641348.tif 000005