(57)【特許請求の範囲】
【請求項１】
半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
前記開口部のセンターに前記半導体集積回路が搭載され、前記半導体集積回路は前記ベースの電極パターンと複数のバンプにより接合されてなり、
前記圧電振動子がマウントされる積層部が前記半導体集積回路の周囲を囲み、かつ少なくとも第１層と該第１層の上に配置される第２層の２層で形成されており、前記第１層の開口部が前記第２層の開口部より大きく形成されていることを特徴とする圧電デバイス。
【請求項２】
半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
前記開口部のセンターに前記半導体集積回路が搭載され、前記半導体集積回路は前記ベースの電極パターンと複数のバンプにより接合されてなり、
前記半導体集積回路の各辺に対向する少なくとも１つ以上のベースの側壁に、凸部を形成したことを特徴とする圧電デバイス。
【請求項３】
前記半導体集積回路の長手方向の２辺に対向するベースの側壁に、凸部を形成したことを特徴とする請求項２に記載の圧電デバイス。
【請求項４】
前記ベースの側壁に形成した凸部が、前記半導体集積回路と同じ高さかあるいはそれ以上であることを特徴とする請求項２に記載の圧電デバイス。
【請求項５】
前記ベースの側壁に形成した凸部と前記半導体集積回路との隙間が、０．０５〜０．１５ｍｍとなるようにしたことを特徴とする請求項２に記載の圧電デバイス。
【請求項６】
半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースに開口部が形成され、複数のバンプが前記半導体集積回路の能動素子面の対向する２辺に形成され、前記開口部に前記半導体集積回路が搭載され、前記半導体集積回路は前記ベースの電極パターンと前記複数のバンプにより接合されてなり、
前記圧電振動子がマウントされる積層部が前記半導体集積回路の周囲を囲み、かつ少なくとも第１層と該第１層の上に配置される第２層の２層で形成されており、前記第１層の開口部が前記第２層の開口部より大きく形成されていることを特徴とする圧電デバイス。
【請求項７】
半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
複数のバンプが前記半導体集積回路の能動素子面の対向する２辺に形成され、前記開口部のセンターに前記半導体集積回路が搭載され、該半導体集積回路に形成された複数のバンプと前記電極パターンとが前記半導体集積回路を通じて印加される荷重と超音波によって固相接合されてなり、
前記半導体集積回路に印加される超音波の振動方向が、前記複数のバンプが形成された前記半導体集積回路の能動素子面の対向する２辺に対し、垂直方向であることを特徴とする圧電デバイス。
【請求項８】
半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
複数のバンプが前記半導体集積回路の能動素子面の対向する２辺に形成され、前記開口部のセンターに前記半導体集積回路が搭載され、該半導体集積回路に形成された複数のバンプと前記電極パターンとが前記半導体集積回路を通じて印加される荷重と超音波によって固相接合されてなり、
前記ベースの電極パターンの印刷方向と前記半導体集積回路に印加される超音波の振動方向が同一方向であることを特徴とする圧電デバイス。
【請求項９】
半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
複数のバンプが前記半導体集積回路の能動素子面の対向する２辺に形成され、前記開口部のセンターに前記半導体集積回路が搭載され、該半導体集積回路に形成された複数のバンプと前記電極パターンとが前記半導体集積回路を通じて印加される荷重と超音波によって固相接合されてなり、
前記ベースの電極パターンの長手方向と、前記半導体集積回路に印加される超音波の振動方向とが同一方向であることを特徴とする圧電デバイス。
【請求項１０】
前記半導体集積回路に形成された複数のバンプの直径が、それぞれ前記半導体集積回路の能動素子面のパッドの開口部の１辺の０．８〜０．９倍及び０．４〜０．４５倍の２段形状のバンプで形成されていることを特徴とする請求項７乃至請求項９のいずれか１項に記載の圧電デバイス。
【請求項１１】
前記半導体集積回路に形成された複数のバンプの形状が、それぞれ直径８０〜９０μｍ、高さ３０〜３５μｍ、及び直径４０〜４５μｍ、高さ３０〜３５μｍの２段形状のバンプで形成されていることを特徴とする請求項７乃至請求項９のいずれか１項に記載の圧電デバイス。
【請求項１２】
前記ベースがセラミックの積層基板からなることを特徴とする請求項７乃至請求項９のいずれか１項に記載の圧電デバイス。
【請求項１３】
前記半導体集積回路に形成された複数のバンプがＡｕバンプであることを特徴とする請求項７乃至請求項９のいずれか１項に記載の圧電デバイス。
【請求項１４】
前記半導体集積回路は能動素子面にダミーバンプが形成されていることを特徴とする請求項７乃至請求項９のいずれか１項に記載の圧電デバイス。
【請求項１５】
前記半導体集積回路に形成されたダミーバンプが、前記ベースの電極パターンに接続されていることを特徴とする請求項１４に記載の圧電デバイス。
【請求項１６】
半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
複数のバンプが前記半導体集積回路の能動素子面に形成され、前記開口部のセンターに前記半導体集積回路が搭載され、前記バンプと前記ベースの電極パターンと超音波接合されてなり、
前記半導体集積回路にバンプを形成する際の超音波の振動方向と、前記半導体集積回路を前記パッケージに接合する際の超音波の振動方向とが異なる方向であることを特徴とする圧電デバイス。
【発明の詳細な説明】
【技術分野】
本発明は、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスに関するものである。
【背景技術】
近年、ＨＤＤ（ハード・ディスク・ドライブ）、モバイルコンピュータ、あるいはＩＣカード等の小型の情報機器や、携帯電話や自動車電話等の移動体通信機器において装置の小型薄型化がめざましく、それらに用いられる圧電発振器や電圧制御発振器（ＶＣＸＯ）や温度補償発振器（ＴＣＸＯ）やＳＡＷ発振器、あるいはリアルタイムクロックモジュール等の圧電デバイスも小型薄型化が要求されている。又、それとともに、装置の回路基板に両面実装が可能な表面実装タイプの圧電デバイスが求められている。
そこで、従来の圧電デバイスの一例を、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた第１６図（ａ）、第１６図（ｂ）の構造図で示される水晶発振器を用いて説明する。
第１６図（ａ）、第１６図（ｂ）の従来の水晶発振器の構成において、発振回路を有するＩＣチップ１０１は、セラミック絶縁基板で形成されたベース１０２の底面に導電性接着剤等により接着固定され、Ａｕワイヤーボンディング線１０３により、ベース１０２の底面外周部にＷ（タングステン）あるいはＭｏ（モリブデン）等の金属でメタライズされ、ＮｉメッキとＡｕメッキで多層メッキされた入出力用電極１０４等に電気的に接続されている。具体的に説明すると、ＩＣチップ１０１には複数の電極１０８が設けられており、これらの電極１０８がワイヤーボンディング線１０３によって上述の入出力用電極１０４等に電気的に接続される。
又、矩形タイプのＡＴカット水晶振動子１０５が、ベース１０２のマウント部１０６に導電性接着剤等で電気的に接続され固定されている。そして、Ｎ２（窒素）雰囲気あるいは真空雰囲気に内部を保ち、ベース１０２の最上部のメッキ層と、金属製のリッド１０７とをリッド１０７に形成された半田等の金属クラッド材を高温にて溶融させて接合し気密に封止している。
以上に示す従来の水晶発振器は、ＩＣチップ１０１の周囲にＡｕワイヤーボンディング線１０３を配線するエリアが必要であること、又、パッケージの厚み方向でも、Ａｕワイヤーボンディング線１０３のループ高さの確保や、Ａｕワイヤーボンディング線１０３とＡＴカット水晶振動子１０５との隙間の確保が必要であること等、この構成が水晶発振器を小型薄型にするための制約となっている。本発明の目的は、上記課題を解消して、機械的な衝撃に強く、小型薄型サイズで主に厚み１ｍｍ以下の水晶発振器等の圧電デバイスを安価に提供すること及びその製造方法を提供することである。
【発明の開示】
本発明の圧電デバイスは、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
前記開口部のセンターに前記半導体集積回路が搭載され、前記半導体集積回路は前記ベースの電極パターンと複数のバンプにより接合されてなり、
前記圧電振動子がマウントされる積層部が前記半導体集積回路の周囲を囲み、かつ少なくとも第１層と該第１層の上に配置される第２層の２層で形成されており、前記第１層の開口部が前記第２層の開口部より大きく形成されていることを特徴とする。
また、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
前記開口部のセンターに前記半導体集積回路が搭載され、前記半導体集積回路は前記ベースの電極パターンと複数のバンプにより接合されてなり、
前記半導体集積回路の各辺に対向する少なくとも１つ以上のベースの側壁に、凸部を形成したことを特徴とする。
また、前記半導体集積回路の長手方向の２辺に対向するベースの側壁に、凸部を形成したことを特徴とする。
また、前記ベースの側壁に形成した凸部が、前記半導体集積回路と同じ高さかあるいはそれ以上であることを特徴とする。
また、前記ベースの側壁に形成した凸部と前記半導体集積回路との隙間が、０．０５〜０．１５ｍｍとなるようにしたことを特徴とする。
さらに、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースに開口部が形成され、複数のバンプが前記半導体集積回路の能動素子面の対向する２辺に形成され、前記開口部に前記半導体集積回路が搭載され、前記半導体集積回路は前記ベースの電極パターンと前記複数のバンプにより接合されてなり、
前記圧電振動子がマウントされる積層部が前記半導体集積回路の周囲を囲み、かつ少なくとも第１層と該第１層の上に配置される第２層の２層で形成されており、前記第１層の開口部が前記第２層の開口部より大きく形成されていることを特徴とする。
さらには、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
複数のバンプが前記半導体集積回路の能動素子面の対向する２辺に形成され、前記開口部のセンターに前記半導体集積回路が搭載され、該半導体集積回路に形成された複数のバンプと前記電極パターンとが前記半導体集積回路を通じて印加される荷重と超音波によって固相接合されてなり、
前記半導体集積回路に印加される超音波の振動方向が、前記複数のバンプが形成された前記半導体集積回路の能動素子面の対向する２辺に対し、垂直方向であることを特徴とする。
また、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
複数のバンプが前記半導体集積回路の能動素子面の対向する２辺に形成され、前記開口部のセンターに前記半導体集積回路が搭載され、該半導体集積回路に形成された複数のバンプと前記電極パターンとが前記半導体集積回路を通じて印加される荷重と超音波によって固相接合されてなり、
前記ベースの電極パターンの印刷方向と前記半導体集積回路に印加される超音波の振動方向が同一方向であることを特徴とする。
さらに、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
複数のバンプが前記半導体集積回路の能動素子面の対向する２辺に形成され、前記開口部のセンターに前記半導体集積回路が搭載され、該半導体集積回路に形成された複数のバンプと前記電極パターンとが前記半導体集積回路を通じて印加される荷重と超音波によって固相接合されてなり、
前記ベースの電極パターンの長手方向と、前記半導体集積回路に印加される超音波の振動方向とが同一方向であることを特徴とする。
また、前記半導体集積回路に形成された複数のバンプの直径が、それぞれ前記半導体集積回路の能動素子面のパッドの開口部の１辺の０．８〜０．９倍及び０．４〜０．４５倍の２段形状のバンプで形成されていることを特徴とする。
また、前記半導体集積回路に形成された複数のバンプの形状が、それぞれ直径８０〜９０μｍ、高さ３０〜３５μｍ、及び直径４０〜４５μｍ、高さ３０〜３５μｍの２段形状のバンプで形成されていることを特徴とする。
また、前記ベースがセラミックの積層基板からなることを特徴とする。
また、前記半導体集積回路に形成された複数のバンプがＡｕバンプであることを特徴とする。
また、前記半導体集積回路は能動素子面にダミーバンプが形成されていることを特徴とする。
また、前記半導体集積回路に形成されたダミーバンプが、前記ベースの電極パターンに接続されていることを特徴とする。
また、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、
入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、
複数のバンプが前記半導体集積回路の能動素子面に形成され、前記開口部のセンターに前記半導体集積回路が搭載され、前記バンプと前記ベースの電極パターンと超音波接合されてなり、
前記半導体集積回路にバンプを形成する際の超音波の振動方向と、前記半導体集積回路を前記パッケージに接合する際の超音波の振動方向とが異なる方向であることを特徴とする。
【発明を実施するための最良の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
本発明の圧電デバイスの実施の一形態を、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた、水晶発振器を例として図面に基づいて説明する。
（実施例１）
第１図は、本発明の一実施例を示す表面実装タイプの水晶発振器の構造図である。
第１図（ａ）の平面図及び第１図（ｂ）の正面図に示すように、少なくとも３層からなるセラミック絶縁基板と、Ｆｅ−Ｎｉ合金等で枠状に型抜きされたシールリングとで形成されたベース１の第１層に、半導体集積回路（ＩＣチップ：以下ＩＣチップと記す）２と接続するための電極パターン３が、Ｗ（タングステン）あるいはＭｏ（モリブデン）等の金属配線材料で印刷等によりメタライズされている。そして、その上には、Ｎｉメッキ及びＡｕメッキ等が施されている。
又、ＩＣチップ２の電極パッドにはＡｕ等の金属のバンプ４が形成され、フリップチップボンディング工法によりベース１に形成された電極パターン３と接続されている。このフリップチップボンディング工法には、種々の加工法があるが、本実施例で用いている工法は超音波によるＡｕ−Ａｕの固相接合を用いた加工方法である。
又、ＡＴカット水晶振動子６は、その支持部７をベース１の第２層５に設けられたマウント部８に導電性接着剤９で接続固定されている。
更に、金属製のリッド（蓋）１１をベース１のＦｅ−Ｎｉ合金等で枠状に型抜きされたシールリング１２に位置合わせして固定し、シーム溶接により気密に封止している。
以上により、小型薄型の表面実装パッケージの水晶発振器１３が完成する。
次に、ＩＣチップ２にＡｕ等で形成されたバンプ４を形成するバンプ形成プロセスと、ＩＣチップ２をベース１に形成された電極パターン３に接続する、フリップチップボンディングのプロセスについて詳細に説明する。
例えば、第２図に示すように例えば４インチ〜６インチのウェハー状態のＩＣチップ２の各パッド１４に、その線径が例えばΦ２５〜３５μｍ程度のＡｕボンディング細線を用いて超音波バンプボンディングにより、複数のバンプ４を形成する。
ここで、バンプ４の形状は種々考えられるが、本実施例では第３図に示すように２段形状のバンプ４を形成している。
そのバンプ４の形状は、ＩＣチップ２のパッド１４のパッド開口部１５の一辺をＡとすると、バンプ４の直径が、それぞれ例えばΦ０．８〜０．９Ａ及びΦ０．４〜０．４５Ａの２段形状となっている。
更に、具体的な数値で示すと、バンプ４は、例えば一般的なパッド１４のパッド開口部１５の一辺の長さを１００μｍとすると、直径Φ８０〜９０μｍ、高さ３０〜３５μｍ、及び直径Φ４０〜４５μｍ、高さ３０〜３５μｍの２段形状であることが望ましい。
又、ウェハー状態で複数個（数千個程度）のＩＣチップ２にバンプ形成加工を行うため、このバンプ形成加工の温度は低いことが望ましく、本実施例では１８０℃前後の温度でバンプ加工を行っている。この温度については、接合強度及び共晶の程度の評価実験により例えば１８０℃〜２３０℃程度の範囲が適当である。
又、バンプ４の２段目の先端部についてはその平坦度を良くするために、第４図に示すようにバンプ４の先端部を潰してレベリングを施した形状を用いてもよい。
次に、以上の形状でバンプ４が形成されたＩＣチップ２を、ベース１にフリップチップボンディングするプロセスについて詳細に説明する。
第５図は、フリップチップボンディングの加工工程図を示す。
ウェハー上のＩＣチップ２は、角錐コレット等のノズルによりピックアップされ、反転されて、超音波ホーンの先端ノズルに受け渡しされる。そして、フリップチップボンディング装置に設けられた画像認識等のシステムにより、ＩＣチップ２がアライメントされて精度良くベース１のマウントエリアにチップマウントされる。
更に、ＩＣチップ２がベース１の電極パターン３上に接しフリップチップボンディング装置がその負荷を検出すると、１バンプ当たり１００ｇｒ前後の荷重を印加し、そして同時に超音波を印加してバンプ４と電極パターン３のＡｕ同士を固相接合する。超音波の条件は、超音波のパワーと超音波を加える時間により設定される。又、この接合には適度の熱も必要であり、ベース１にはあらかじめ例えば１５０℃〜２００℃前後の熱が加えられている。又、超音波加工中にもベース１には同様な熱が加えられている。
又、フリップチップボンディング装置には、ＩＣチップ２の高さ方向を検出するセンサーが設けられており、その高さ方向のデータを管理しながらバンプ４の高さを均一な状態で加工することが可能である。
ここで、本実施例で用いている加工条件は、１バンプ当たり百グラム前後の荷重を印加し、超音波の条件については、ＩＣチップ２のサイズや、バンプ４の数により設定された条件値を用いている。
第６図は、ＦＥＭ（Ｆｉｎｉｔｅ Ｅｌｅｍｅｎｔ Ｍｅｔｈｏｄ）解析を用いたリフロー時や温度サイクル試験等の熱応力が水晶発振器１３に加わった時のＩＣチップ２及びバンプ４周辺の応力分布図を示す。
この応力分布図よりバンプ４の配置位置により応力値が異なり、特にＩＣチップ２のコーナー部のバンプ４周辺、又バンプ４が少ない箇所等に強い応力集中が働いていることが確認できる。
このように、バンプ４周辺に応力が発生するとバンプ４と電極パターン３とがオープンになるという不良が発生しやすい。このような不良は、特にリフロー時等の高温が急激に水晶発振器１３に加わる場合や、長期のエージング等、あるいは水晶発振器１３を内蔵した携帯機器等の製品の落下、振動等の機械的ショックにより発生しやすい。
この熟応力又は落下、振動等の機械的な応力はベース１の構造全体が関係しており、バンプ４周辺に応力が集中しないような水晶発振器１３の構造を提供することも本発明の目的である。以下にその構造のポイントについて説明する。
第１図に示すように、ベース１のセンターに開口部１６が形成され、開口部１６のセンターにＩＣチップ２が搭載された構造を用いている。従って、水晶発振器１３が何らかの応力を受けた時、この構造により応力はＩＣチップ２に均一に加わり、特定の部位に応力が集中するということがない。
次に、ダミーバンプ１７が形成されている構造について説明する。このダミーバンプ１７は、ベース１にレイアウトされた電極パターン１８と接合している。本実施例においては、この電極パターン１８は入出力用の端子には接続されておらず、電気的には浮いた状態で構成されている。
このように、ダミーバンプ１７が形成される構造により、バンプ４の配列が対向する２辺において均一となりバンプ４周辺に発生する応力値も等分化される。従って、特定の部位に応力が集中するということがなく、熱応力や機械的な応力に対しバランスの良い接合特性が得られる構造となっている。
次に、超音波の印加方向とバンプ４の変形について説明する。
超音波を印加してバンプ４と電極パターン３のＡｕ同士を固相接合するプロセスにおいて、第３図に示すバンプ４の２段形状のイニシャル形状を変形させて接合する。この時に隣接するバンプ４同士がショートしないように、また全てのバンプ４と電極パターン３との接合が均一に行われるように、超音波の印加方向に対するバンプ４の配列の仕方や、ベース１に印刷する電極パターン３の印刷方向及び超音波の印加方向を規定している。
即ち、具体的には、ＩＣチップ２に印加される超音波の振動方向が、複数のバンプ４が形成されたＩＣチップ２の能動素子面の対向する２辺に対し、おおむね垂直方向であるようにして接合加工が行われる。
第１３図は、電極パターン３とバンプ４の接合部の断面図を示している。電極パターン３は、電極材料を厚膜印刷するためにその両端はダレており、このような部分ではバンプ４と電極パターン３とは接合されない。
従って、電極パターン３の長手方向と直角の方向に超音波の振動方向を合わせて加工すると、接合が均一には行われず十分な接合力が得られないという課題がある。そのため、本実施例においては、ベース１の電極パターン３の長手方向及び電極パターン３の印刷方向と、ＩＣチップ２に印加される超音波の振動方向が同一方向であるようにして接合加工を行っている。
次に、ＡＴカット水晶振動子６をベース１にマウントするプロセスについて説明する。
第１図に示すように、ＡＴカット水晶振動子６は、ベース１の第２層５に設けられたマウント部８のマウント用電極２１、２２に導電性接着剤９により接続固定される。
そして、導電性接着剤９の硬化を含めてＩＣチップ２及びＡＴカット水晶振動子６を内蔵したパッケージ全体は、高温でアニール処理される。これは、導電性接着剤９やベース１等からのアウトガスを除去する効果もあり、一般的には例えば２００℃〜３００℃の高温下で１〜２時間の処理が行われる。
この熱処理により、バンプ４部のＡｌ−Ａｕ共晶反応や、Ａｕ−Ａｕ固相接合の反応や、接合部の応力緩和等が進み、バンプ４の接合強度等の接合特性が変化する。本実施例では、このようなフリップチップボンディング以降の熱履歴を踏まえて、バンプ４の形成条件やフリップチップボンディング条件等を決定している。
更に、金属製のリッド１１は、ベース１のＦｅ−Ｎｉ合金等で枠状に型抜きされたシールリング１２に位置合わせして固定され、シーム溶接により気密に封止している。
（実施例２）
第７図は、本発明の他の実施例の水晶発振器の構造を示す平面図である。
この水晶発振器は、複数のバンプ４がＩＣチップ２の能動素子面のセンター周辺に半導体集積回路の対向する２つの辺を結ぶ垂線に線対称に形成されている構成である。
このような構成にすることにより、バンプ４に加わる応力を均一化することができ、バンプ４と電極パターン３とのオープン不良の発生がない。また、このような構成にすることにより、超音波による接合加工がバランス良く行え、ＩＣチップ２が傾いて実装されるというような不良も発生しない。
（実施例３）
第８図は、本発明のさらに他の実施例の水晶発振器の構造を示す平面図である。
この水晶発振器は、ＩＣチップ２に形成された複数のバンプ４がＩＣチップ２の能動素子面のセンターを中心として、同心円上に形成されている構成である。実施例２と同様に、バンプ４に加わる応力を均一化することができ、バンプ４と電極パターン３とのオープン不良の発生がない。また超音波による接合加工がバランス良く行え、ＩＣチップ２が傾いて実装されるというような不良も発生しない。
（実施例４）
第９図は、本発明のさらに他の実施例の水晶発振器の構造を示す構造図である。
この水晶発振器では、ＩＣチップ２の裏面を覆うようにしてアンダーフィル材２３が塗布されている。このアンダーフィル材２３は、接合の信頼性を高めるとともに、熱伝導性を良くしてＩＣチップ２の発熱を外部に逃がす役目も兼ねている。
更に、アンダーフィル材２３がバンプ４の接合部に十分に浸透するように、ＡＴカット水晶振動子６がマウントされる第２層５が、ａ層２４（第１層）、ｂ層２５（第２層）の２層で形成されており、ａ層２４の開口部が、ｂ層２５の開口部より大きく形成されている。このように第２層５を形成することにより、アンダーフィル材２３がバンプ４の接合部まで十分に浸透して、信頼性の高い接合構造となる。
（実施例５）
第１０図（ａ）、第１０図（ｂ）は、本発明のさらに他の実施例の水晶発振器の構造を示す構造図である。
第１０図（ａ）に示すように、この水晶発振器では、例えばＩＣチップ２の長手方向の２辺に対向するベース１の側壁に、凸部３１が形成されている。そして、ＩＣチップ２と凸部３１の隙間３２が、例えば０．０５〜０．１５ｍｍとなるように設定されている。本実施例では、隙間３２は例えば０．１５ｍｍとなるように設定している。
実施例１と同様にＩＣチップ２の電極パッドにはＡｕ等の金属のバンプ４が形成され、フリップチップボンディング工法によりベース１に形成された電極パターン３と接続されている。
次に、第１１図（ａ）、第１１図（ｂ）に示すようにＩＣチップ２の裏面にアンダーフィル材２３を塗布して、ＩＣチップ２のバンプ４側にこのアンダーフィル材２３を隙間なく完全に浸透させる方法について詳細に説明する。
ディスペンサー等の塗布装置からＩＣチップ２に塗布されたアンダーフィル材２３は、第１１図（ｂ）に示すように表面張力が働きＩＣチップ２の裏面内に広がるだけで、ＩＣチップ２の側面からバンプ４側に流れていくことはない。
そこで、第１１図（ａ）に示すように、ＩＣチップ２の長手方向の２辺に対向するベース１の側壁には、凸部３１が形成されている。これにより、ディスペンサー等の塗布装置から塗布されたアンダーフィル材２３は、その周辺部が凸部３１に接触して広がり、更にＩＣチップ２と凸部３１の隙間３２を浸透してＩＣチップ２のバンプ４側にこのアンダーフィル材２３が隙間なく完全に浸透する。
ここで、凸部３１の幅Ｌは、ＩＣチップ２の幅Ｌ０の１／３〜１／２の寸法に設定している。凸部３１の形状をこのような幅寸法に設定することにより、アンダーフィル材２３がマウント部８等へ回り込むことを防止している。更にアンダーフィル材２３が、早くＩＣチップ２のバンプ４側に回り込む役目も果たしている。
また、第１０図（ｂ）に示すように、凸部３１はＩＣチップ２の裏面Ｒより高く、更にバンプ４が接続するベース１の接合面Ｓまで形成されている。このように凸部３１を形成することにより、ベース１の側壁をアンダーフィル材２３が這い上がることや、ＡＴカット水晶振動子６のマウント部８への回り込み等を防止できる。また、凸部３１を形成することにより、ベース１の接合面にアンダーフィル材２３が早く浸透する役目も兼ねている。
隙間３２は、少なくともアンダーフィル材２３の粒子以上の間隔があればよく、種々のアンダーフィル材２３の浸透特性実験から理想的には０．０５ｍｍ程度が適している。
凸部３１の形状は、第１２図に示すように溝部３３が形成されているような形状でもよい。
以上により、第１０図（ｂ）に示すように、アンダーフィル材２３がＩＣチップ２のバンプ４側の隙間に完全に浸透して、バンプ４の周囲を被覆する。
このアンダーフィル材２３は、接合の信頼性を高めるとともに、熱伝導性を良くしてＩＣチップ２の発熱を外部に逃がす役目も兼ねている。
以上、セラミック及び金属といった信頼性が高く、かつ安価な構成部品を用いることにより、例えば横２〜３．２ｍｍ、幅２〜２．５ｍｍ、厚さ０．７〜１．０ｍｍという小型薄型の高信頼性の圧電発振器が安価に提供できる。
（実施例６）
第１４図は、本発明のさらに他の実施例の水晶発振器の構造を示す構造図であり、第１５図は、第１４図の部分ＡＲの構成例を示す拡大平面図である。
バンプ形成工程は、第２図に示すように例えば４インチ〜６インチのウェハー状態のＩＣチップ２の各パッド１４に、その線径が例えばΦ２５〜３５μｍ程度のＡｕボンディング細線を用いて超音波バンプボンディングにより、複数のバンプ４を形成する。
また、ＦＣＢ工程は、第５図のフリップチップボンディングの加工工程図に示すように、ウェハー上のＩＣチップ２が角錐コレット等のノズルによりピックアップされ、反転して超音波ホーンの先端ノズルに受け渡しされる。そして、フリップチップボンディング装置に設けられた画像認識等のシステムにより、ＩＣチップ２がアライメントされて精度良くベース１のマウントエリアにチップマウントされる。
このようにバンプ４を形成したパッド１４には、荷重と超音波による負荷が繰り返し加えられパッド１４に、ダメージが発生する可能性が一見ありそうであるが、本実施形態では以下のようにしてこれを防止している。
本実施例では、第１５図に示すようなＩＣチップ２にバンプを形成する超音波接合の超音波の振動方向ＵＳ２と、第１４図に示すようなＩＣチップ２をベース１に超音波接合する超音波の振動方向ＵＳ１とが異なる方向、好ましくは例えば９０°異なる方向となるように設定されている。
このように振動方向ＵＳ１と振動方向ＵＳ２を異なる方向にすることにより、超音波による負荷が繰り返し加えられパッド１４にダメージが発生するのを防止することができる。
本発明は、上記実施の形態に限定されず、特許請求の範囲を逸脱しない範囲で種々の変更を行うことができる。
例えば、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた水晶発振器を例に述べてきたが、本発明はそれに限定されることなく、例えば電圧制御水晶発振器（ＶＣＸＯ）、温度補償水晶発振器（ＴＣＸＯ）、ＳＡＷ発振器あるいはリアルタイムクロックモジュール等の半導体集積回路を内蔵した圧電デバイス全てに適用できる。更に、本発明は、水晶振動子チップやＳＡＷチップをパッケージにフリップチップボンディングにより実装する圧電デバイスにも同様に適用できる。
以上説明したように本発明によれば、入出力用の電極パターンが形成されたベースのセンターに開口部が形成され、開口部のセンターに半導体集積回路が搭載され、半導体集積回路はベースの電極パターンと複数のバンプにより接合されている構造により、応力は半導体集積回路に均一に加わることになり特定のバンプへ応力が集中することがなくなる。これにより、バンプと電極パターンとの接合不良のない構造的に優れた圧電発振器を提供できる。
また、本発明によれば、半導体集積回路は半導体集積回路の能動素子面にダミーバンプが形成されており、そのダミーバンプが、ベースの電極パターンに接続されている構造により、バンプに加わる応力を均一化することができる。また、超音波による接合加工がバランス良く行え、半導体集積回路が傾いて実装されることもなく、高品質の圧電発振器を提供できる。
また、本発明によれば、アンダーフィル材を半導体集積回路の裏面を含み、半導体集積回路全体を覆うようにして半導体集積回路の周囲に形成することにより、半導体集積回路とベースの接合の信頼性を高めるとともに、半導体集積回路の発熱をアンダーフィル材を伝導させてパッケージ外部に逃がすことができる。
また、本発明によれば、半導体集積回路に印加される超音波の振動方向を規定することにより、隣接するバンプ同士のショートを防止し、あるいは、全てのバンプと電極パターンとの接合が均一に行われる等の安定した超音波接合を行うことができ、高品質で歩留まりの良い圧電発振器を提供できる。
また、本発明によれば、半導体集積回路に形成された複数のバンプの形状を、それぞれ例えば直径Φ８０〜９０μｍ、高さ３０〜３５μｍ、及び直径Φ４０〜４５μｍ、高さ３０〜３５μｍの２段形状のバンプに形成することにより、半導体集積回路とベースのギャップを数十μｍ（約３０μｍ前後）に保つことができ、ショートや接合ズレ等の発生しない安定した超音波接合を行うことができる。また、本発明によれば、半導体集積回路の各辺に対向する少なくとも１つ以上のベースの側壁に凸部を形成したことにより、ディスペンサー等の塗布装置から塗布されたアンダーフィル材を、完全に半導体集積回路のバンプ部の隙間に浸透させることができ、アンダーフィル材でバンプ部を確実に被覆することが可能となる。また、この構造により、必要なだけの少量のアンダーフィル材を塗布することが可能となり、アンダーフィル材がＡＴカット水晶振動子等に付着して、発振停止や発振周波数のバラツキ等の不具合を発生させることを防止することができる。
また、本発明によれば、半導体集積回路にバンプを形成する超音波接合の超音波の振動方向と、半導体集積回路をパッケージに超音波接合する超音波の振動方向とを異なる方向とすることにより、超音波による負荷が繰り返し加えられてパッドにダメージが発生するのを防止することができる。
【産業上の利用可能性】
このように、本発明は、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイス及びその製造方法として用いるのに適している。
【図面の簡単な説明】
【図１】本発明の圧電デバイスの構造図。
【図２】本発明の圧電デバイスのウェハーへのバンプ形成図。
【図３】本発明の圧電デバイスのバンプ形状図。
【図４】本発明の圧電デバイスの他のバンプ形状図。
【図５】本発明のフリップチップボンディングプロセスを示す工程図。
【図６】ＦＥＭ解析による応力分布図。
【図７】本発明の他の実施例を示す構造図。
【図８】本発明の他の実施例を示す構造図。
【図９】本発明の他の実施例を示す構造図。
【図１０】本発明の他の実施例を示す平面図及び正面図。
【図１１】本発明の他の実施例を示す平面図及び正面図。
【図１２】本発明の他の実施例を示す構造図。
【図１３】本発明の接合部の断面を示す構造図。
【図１４】本発明のさらに他の実施例の水晶発振器の構造を示す構造図。
【図１５】第１４図の部分ＡＲの構成例を示す拡大平面図。
【図１６】従来の圧電デバイスの構造図。
【図１】
0003678148.tif 000002
【図２】
0003678148.tif 000003
【図３】
0003678148.tif 000004
【図４】
0003678148.tif 000005
【図５】
0003678148.tif 000006
【図６】
0003678148.tif 000007
【図７】
0003678148.tif 000008
【図８】
0003678148.tif 000009
【図９】
0003678148.tif 000010
【図１０】
0003678148.tif 000011
【図１１】
0003678148.tif 000012
【図１２】
0003678148.tif 000013
【図１３】
0003678148.tif 000014
【図１４】
0003678148.tif 000015
【図１５】
0003678148.tif 000016
【図１６】
0003678148.tif 000017