(57)【特許請求の範囲】
【請求項１】
基板の一面に半導体素子の一部である少なくとも配線が形成され、該基板の他面には半導体素子の配線接続用の金属膜が形成される半導体装置の製造方法において、前記基板の他面に配線接続用の金属膜を形成後、該金属膜表面に形成された酸化膜をドライエッチングにより除去するパッド形成工程と、前記金属膜表面のダメージを回復させる熱処理工程と、前記基板の一面に配線を形成する前に該基板の配線形成面を研磨して溶液洗浄を行う研磨工程と、順次行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記金属膜は、アルミニウムで形成され、前記熱処理工程は、４００°Ｃ〜４５０°Ｃの温度範囲で熱処理することを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳細には、基板の一面に半導体素子の一部の配線が形成され、基板の他面に半導体素子の配線接続用の金属膜が形成された半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、リソグラフィ技術等を用いて基板上に微細な回路が多数集積形成された半導体装置を製造している。
【０００３】
この種の半導体装置の製造方法では、導電膜や絶縁膜等をＣＶＤ（化学気相成長：Chmical Vapour Deposition)等を用いて形成する成膜工程、感光性のレジストを使って所定のパターンから成るマスクをフォトリソグラフィ技術等を用いて形成するマスク形成工程、該マスクを使って下地層を選択的に除去するエッチング工程、所定位置の半導体層に対して不純物を選択的に添加（例えば、不純物拡散やイオン注入）してＰ型あるいはＮ型の半導体領域を形成する不純物添加工程、熱処理を施すことによりイオン注入による結晶欠陥等を回復させる熱処理（アニール）工程、基板表面を研磨する研磨工程、あるいは基板表面の汚染物質を洗浄して除去する洗浄工程等が繰り返し用いられ、多層構造の半導体装置を形成していた。
【０００４】
例えば、大電力用の縦型のパワーＭＯＳ（Metal Oxide Semiconductor ）デバイスなどでは、半導体基板（以下、ウエハともいう）の裏面側にドレイン電極等が形成され、表面側に外部の配線と接続するＡｌ（アルミニウム）等の金属膜から成るパッド開口部が形成されている。このような構造から成るパワーＭＯＳデバイスの製造工程では、その一部の工程フローが示される図５のように、パッドを構成する金属膜（Ａｌ）を所定膜厚に堆積させた後（パットデポ工程）、その金属膜上にパッシベーション膜であるＰＳＧ（燐ケイ酸ガラス：Phospho-Silicate Glass）等を形成し、さらにその上にフォトレジストを塗布して、パッド開口部以外を残すパターン形状にフォトリソグラフィ技術によりマスクを形成し（写真製版工程）、そのフォトレジストをマスクとしてドライエッチングを行ってパッシベーション膜を選択的に除去するとともに、金属膜（Ａｌ）表面の自然酸化膜を除去すべくオーバーエッチを行い（酸化膜ドライエッチング工程）、パッシベーション膜上のフォトレジストが除去される（レジスト除去工程）。これにより、外部の配線と接続を行う金属膜（Ａｌ）から成るパッド開口部が形成されるため、上述した一連の製造工程をパット形成工程と称する。
【０００５】
さらに、パワーＭＯＳデバイスの製造工程では、ウエハの裏面側にドレイン電極を形成する前にウエハの裏面研磨を行い（裏面研磨工程）、ドレイン電極形成前にウエハ裏面に発生した自然酸化膜を除去すべく、希ＨＦ（フッ酸）溶液等で前洗浄を行い（前洗浄工程）、ウエハの裏面側にドレイン電極を形成していた（裏面メタルデポ工程）。
【０００６】
このような半導体装置（パワーＭＯＳデバイス）の製造方法については、例えば、特開平５−１３６０８０号公報等に記載されたものなどがある。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来の半導体装置の製造方法にあっては、ウエハ裏面側の電極形成前の希ＨＦ（フッ酸）溶液等による前洗浄工程が行われると、ウエハ表面側のパッド開口部の金属膜（ここでは、Ａｌ）が変色してしまい、ひどい時には黒色化するという外観上の異常が発生する。このように、パッド開口部の金属膜が変色した半導体チップでは、製品として出荷することができなくなるため、多大な損失を発生するという不都合があった。
【０００８】
そこで、請求項１記載の発明は、パッド形成工程と研磨工程との間に金属膜表面に生じたダメージを回復させる熱処理工程を追加することにより、その後に行われる研磨工程で溶液洗浄がなされても配線接続用の金属膜表面を変色させないようにすることが可能な半導体装置の製造方法を提供することを目的としている。
【０００９】
また、請求項２記載の発明は、請求項１記載の半導体装置の製造方法に用いる金属膜をアルミニウムとし、熱処理工程での温度範囲を４００°Ｃ〜４５０°Ｃとすることにより、アルミニウム表面に生じたダメージを確実に回復させ、アルミニウムのスパイクが基板に対して発生しないようにすることができる半導体装置の製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明の半導体装置の製造方法は、基板の一面に半導体素子の一部である少なくとも配線が形成され、該基板の他面には半導体素子の配線接続用の金属膜が形成される半導体装置の製造方法において、前記基板の他面に配線接続用の金属膜を形成後、該金属膜表面に形成された酸化膜をドライエッチングにより除去するパッド形成工程と、前記金属膜表面のダメージを回復させる熱処理工程と、前記基板の一面に配線を形成する前に該基板の配線形成面を研磨して溶液洗浄を行う研磨工程と、順次行うことにより、上記目的を達成している。
【００１１】
ここで、配線接続用の金属膜とは、例えば半導体素子のパッド（ｐａｄ）のように外部の配線と半導体素子とを接続するための金属膜をいう。
【００１２】
パッド形成工程は、半導体素子のパッド開口部等の形成工程であり、通常、パッド開口部以外は保護膜であるパッシベーション膜で覆われているため、パッド開口部を形成する場合、パットに相当する金属膜上にパッシベーション膜を形成した後、マスクを使ってドライエッチング（異方性エッチング）によりパッシベーション膜を選択的に除去して、パッシベーション膜の下にある金属膜を露出させて形成する。パッシベーション膜をエッチングして金属膜を露出させる場合、パッシベーション膜を除去するだけでなく、金属膜の表面も削るオーバーエッチングが行われる。これは、金属膜表面を確実に露出させるとともに、金属膜表面に生成された自然酸化膜を除去するためである。
【００１３】
研磨工程は、基板上に配線を形成する前に基板面を研磨するとともに、その基板面の配線形成面に発生した自然酸化膜等を除去する目的で行われる溶液洗浄を含む工程である。これは、基板面を研磨して平坦化し、所定の基板厚に調整するとともに、基板面に発生した自然酸化膜等の絶縁膜を洗浄して除去することにより、基板上に形成する電極配線等を基板に対して電気的に確実に接続するためである。
【００１４】
熱処理工程は、パッド形成工程のドライエッチング処理で金属膜表面が受けたダメージを熱処理（アニール）を施して回復させる工程である。ここで金属膜表面のダメージとは、ドライエッチングでオーバーエッチする際に金属膜表面に生じた微細な傷等を指し、この状態でフッ酸（ＨＦ）溶液等による溶液洗浄が行われると、金属膜表面と洗浄溶液とが反応して表面荒れが起こり、金属膜を変色させる原因となるものをいう。この熱処理工程における処理温度は、一定ではなく、使用される金属膜の種類によってダメージを修復するのに必要な温度が異なってくる。
【００１５】
上記構成によれば、パッド形成工程と研磨工程との間に金属膜表面のダメージを回復させる熱処理工程を行っているので、その後の研磨工程で溶液洗浄が行われても金属膜表面のダメージが除去されて洗浄溶液と反応しなくなり、配線接続用の金属膜の変色を防止することができる。
【００１６】
この場合、例えば、請求項２に記載するように、前記金属膜は、アルミニウムで形成され、前記熱処理工程は、４００°Ｃ〜４５０°Ｃの温度範囲で熱処理するようにしてもよい。
【００１７】
ここで、金属膜にアルミニウムを用いた場合は、処理温度が３５０°Ｃ程度の低い温度ではダメージを回復させる効果が無く、４００°Ｃ以上の温度が必要となる。また、処理温度が４５０°Ｃを越えるとアルミニウムが基板へ入り込むスパイク現象が発生し易くなるため、上記の両方の条件を満足する一定範囲の温度条件下で熱処理を行うことが必要となる。
【００１８】
上記構成によれば、金属膜をアルミニウムとし、パッド形成工程と研磨工程との間の熱処理工程で４００°Ｃ〜４５０°Ｃの範囲で熱処理しているので、アルミニウム膜表面のダメージを回復させて変色が防止されるとともに、アルミニウムの基板へのスパイクが発生しないようにすることができる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００２０】
図１〜図３は、本発明の半導体装置の製造方法を説明する各製造工程中における半導体素子の断面図であり、本実施の形態では、半導体素子として縦型パワーＭＯＳ  ＦＥＴ（電界効果トランジスタ：Field Effect Transistor ）に適用したものである。また、図４は、縦型パワーＭＯＳ  ＦＥＴの製造工程のうち本発明に関係する部分の工程フローを示す図である。
【００２１】
そして、図１から図３を図４との関係で説明すると、図１は、図４におけるパッド形成工程中の酸化膜ドライエッチング工程終了後の素子断面図であり、図２は、図４におけるアニール（熱処理）工程終了後の素子断面図であり、図３は、図４における裏面メタルデポ工程終了後の素子断面図である。
【００２２】
以下、これらの図面を用いて本発明に係る半導体装置の製造方法を作用とともに説明する。
【００２３】
まず、図１に示されるように、本実施の形態の縦型パワーＭＯＳ  ＦＥＴ１０は、従来と同様の製造工程を経てシリコン基板１２中に種々の不純物濃度から成るＰ＋、Ｐ−、Ｎ−、Ｎ＋の各領域が形成されるとともに、チャネル領域上にはゲート酸化膜１４を介してポリシリコンから成るゲート電極１６が形成されており、そのゲート電極１６上にはＢＰＳＧ（Boron-doped Phospho Silicate Glass）膜１８が所定膜厚形成され、更にその上にパッド開口部２０の金属膜であるアルミニウム（Ａｌ）膜２２がＣＶＤ法等により形成される（パットデポ工程）。なお、このアルミニウム膜２２は、縦型パワーＭＯＳ  ＦＥＴ１０のソース電極側に接続されている。
【００２４】
次に、アルミニウム膜２２上には、パッシベーション膜であるＰＳＧ（Phospho Silicate Glass）膜２４が全面に形成され、さらにそのＰＳＧ膜２４上にフォトレジスト２６が塗布され、フォトリソグラフィ技術によりマスクパターンが形成される（写真製版工程）。
【００２５】
そして、パッド開口部２０を形成する場合は、図１に示されるように、フォトレジスト２６をエッチングマスクとしてプラズマエッチング（ドライエッチング）を行い、ＰＳＧ膜２４を除去するとともに、その下のアルミニウム膜２２の表面をオーバーエッチするようにする。これにより、ＰＳＧ膜２４が確実に除去され、また、アルミニウム膜２２の表面に生成された自然酸化膜も除去されるため、良好な接続性を有するパッド開口部２０を得ることができる。本実施の形態におけるプラズマエッチングの条件は、エッチングガスとしてＣＦ4 、Ｃ2 Ｆ6 、あるいはＣＨＦ3 等を用い、ガス圧を１．５〜２．０ Torr としてエッチングが行われる。
【００２６】
このように、ドライエッチングによりアルミニウム膜２２がオーバーエッチされると、図１に示されるアルミニウム膜２２表面にダメージ層２８が形成される。このダメージ層２８は、本発明者らが調査及び解析した結果によると、後述するシリコン基板１２の裏面側にドレイン電極（図３のドレイン電極３０参照）を形成する前に希ＨＦ溶液等により溶液洗浄が行われると（前洗浄工程）、上記のアルミニウム膜２２表面のダメージ層２８と洗浄溶液である希ＨＦ溶液とが反応して表面荒れが起こり、アルミニウム膜２２表面を変色（ひどい場合は黒色化）させる原因となることがわかってきた。
【００２７】
このため、本実施の形態における半導体装置の製造方法は、図４に示されるパッドデポ工程〜レジスト除去工程までのパッド形成工程とシリコン基板１２の裏面側を研磨する裏面研磨工程との間に、アルミニウム膜２２の表面のダメージ層２８を回復させるための熱処理（アニール）工程が追加された点に特徴を有する。図２では、この熱処理工程後の状態が示されている。
【００２８】
図２では、ＰＳＧ膜２４上のフォトレジスト膜２６が除去され（レジスト除去工程）、所定の処理温度によるアニールが行われる。この熱処理工程の処理温度は、本発明者らの実験結果によると、３５０°Ｃ程度の温度ではアルミニウム膜２２表面のダメージ層２８を回復させる効果はなく、４００°Ｃ以上の温度が必要であることが判明した。また、逆に処理温度を４５０°Ｃ以上にすると、アルミニウム膜２２がシリコン基板１２に入り込むスパイク現象が発生するため、スパイクが発生しない条件出しを行う必要がある。
【００２９】
この条件出しについては、処理温度や処理時間をそれぞれ振った複数のサンプルに対して、表面エッチングを行った後、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）を使ってアルミニウムのスパイクがシリコン基板に入っているか否かを観察することにより、処理温度の最適パラメータを求めるものである。この走査型電子顕微鏡は、集束された電子線を試料（ここでは、シリコン基板）表面上で走査して、試料の各走査点から放出される電子を検出器で受けて増幅し、これを試料上の走査と同期させてブラウン管等に映し出すことにより観察することができる。その観察の結果、熱処理工程における処理温度が４００°Ｃ〜４５０°Ｃで、熱処理時間が３０分〜６０分であれば、ダメージ層２８を回復させつつ、アルミニウムのスパイクの発生が抑えられることが分かった。例えば、上記複数のサンプルのうち、４２０°Ｃの処理温度を４５分間熱処理したサンプルについて、アルミニウムのスパイクが発生していないことが確認されているため、本実施の形態における熱処理工程では、これ以下の熱処理条件である４２０°Ｃの処理温度で３０分間程度の熱処理を施すようにした。これにより、図１に示されるアルミニウム膜２２表面のダメージ層２８は、図２に見られるように除去（回復）され、また、アルミニウムのスパイクがシリコン基板に入るのを確実に防止することができる。
【００３０】
そして、図３に示されるように、シリコン基板１２の裏面を研磨して基板の厚さを３００〜４００μｍとした後（裏面研磨工程）、ドレイン電極となるメタルデポ前にシリコン基板１２を希フッ酸（ＨＦ）溶液で洗浄する（前洗浄工程）。この前洗浄工程は、通常、フッ化水素（ＨＦ）溶液を５０〜１００：１の割合で希釈した希フッ酸溶液を用いて、１０〜３０秒程度の洗浄時間で行われる。この洗浄工程により、シリコン基板１２の裏面側のメタルデポ面に生成された自然酸化膜等を除去することができる。
【００３１】
この洗浄工程終了後は、シリコン基板１２の裏面側のメタルデポ面にドレイン電極であるＴｉ（チタン）／Ｎｉ（ニッケル）／Ａｇ（銀）、又はＴｉ／Ｎｉ／Ａｕ（金）から成る金属膜が形成される。
【００３２】
上述したように、従来例の場合は、前洗浄工程においてパッド開口部２０のアルミニウム膜２２が変色していたが、本実施の形態では、前洗浄工程以前に行われる熱処理工程によりアルミニウム膜２２表面のダメージ層２８が除去されるため、希フッ酸溶液と反応して表面荒れを起こすようなことが無くなり、パッド開口部２０の変色の発生を防止することができる。
【００３３】
また、上記実施の形態によれば、熱処理工程における処理温度を４００°Ｃ〜４５０°Ｃとし、処理時間を３０分〜６０分の範囲内で行うようにしたため、ダメージ層２８が除去されるとともに、アルミニウムのシリコン基板へのスパイクの発生が防止され、製品の歩留りを向上させることができる。
【００３４】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３５】
例えば、上記実施の形態においては、パワーＭＯＳデバイスについての例を記したが、必ずしもこれに限定されるものではなく、パワーＭＯＳデバイス以外の半導体装置であっても、金属膜をドライエッチングした後にＨＦ溶液等による溶液洗浄が行われるプロセスのある半導体装置であればその金属膜表面が変色する可能性があるため、同様に適用することが可能である。
【００３６】
また、上記実施の形態においては、パッド開口部の金属膜にアルミニウム（Ａｌ）を用いたため、熱処理工程における最適な処理温度を４００°Ｃ〜４５０°Ｃとし、処理時間を３０分〜６０分としたが、これらの条件は普遍的なものではなく、使用する金属膜に応じて異なるので、各金属膜毎に条件出しを行い、当該金属膜に応じた条件下で熱処理を行ってダメージ層の回復等を行うようにすれば良い。
【００３７】
【発明の効果】
請求項１記載の発明の半導体装置の製造方法によれば、パッド形成工程と研磨工程との間に金属膜表面のダメージを回復させる熱処理工程を行っているので、その後の研磨工程で溶液洗浄が行われても金属膜表面のダメージが除去されて洗浄溶液と反応しなくなり、配線接続用の金属膜の変色を防止することができる。
【００３８】
請求項２記載の発明の半導体装置の製造方法によれば、金属膜をアルミニウムとし、パッド形成工程と研磨工程との間の熱処理工程で４００°Ｃ〜４５０°Ｃの範囲で熱処理しているので、アルミニウム膜表面のダメージを回復させて変色が防止されるとともに、アルミニウムの基板へのスパイクが発生しないようにすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一実施の形態の半導体装置の製造方法のパッド形成工程中の酸化膜ドライエッチング工程終了後の素子断面図。
【図２】本発明の半導体装置の製造方法の一実施の形態の半導体装置の製造方法の熱処理工程終了後の素子断面図。
【図３】本発明の半導体装置の製造方法の一実施の形態の半導体装置の製造方法の裏面メタルデポ工程終了後の素子断面図。
【図４】本発明の半導体装置の製造方法の一実施の形態の半導体装置の製造方法に関連する縦型パワーＭＯＳ  ＦＥＴの製造工程のうちの一部の工程フローを示す図。
【図５】従来のパワーＭＯＳデバイスの製造工程のうちの一部の工程フローを示す図。
【符号の説明】
１０  縦型パワーＭＯＳ  ＦＥＴ（半導体素子）
１２  シリコン基板（基板）
２２  アルミニウム膜（金属膜）
２８  ダメージ層（ダメージ）
３０  ドレイン電極（配線）
【図１】
0003647187.tif 000002
【図２】
0003647187.tif 000003
【図３】
0003647187.tif 000004
【図４】
0003647187.tif 000005
【図５】
0003647187.tif 000006