(57)【特許請求の範囲】
【請求項１】
半絶縁性基板の上に少なくともチャネル層と電子供給層とゲートコンタクト層とキャップ層との積層体よりなるメサ状積層部が配置されるとともに、前記メサ状積層部の上面に帯状のリセスが形成され、同リセスは底面が前記ゲートコンタクト層に至り、かつ前記メサ状積層部の端部に達し、さらに、ゲート電極がメサ状積層部におけるリセス内から前記半絶縁性基板の上面に延設されるとともに、前記メサ状積層部の上面において前記ゲート電極を挟んでソース及びドレイン電極が前記キャップ層の上に配置された半導体装置の製造方法であって、
半絶縁性基板の上にメサ状積層部を形成した状態において、第１のレジストを塗布するとともに、このレジストに対しメサ状積層部の端部でのリセス長・相当長さがメサ状積層部の内方でのリセス長・相当長さより長くなったリセス形成用開口部を形成する第１回レジストパターン形成工程と、
前記第１のレジストを用いてエッチングを行いリセスを形成するリセスエッチング工程と、
第２のレジストを塗布するとともに、このレジストに対しゲート電極形成用開口部を形成する第２回レジストパターン形成工程と、
前記第２のレジストを用いたリフトオフにてゲート電極を形成する電極形成工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１回レジストパターン形成工程でのリセス形成用開口部は、リセス長・相当長さがメサ状積層部の内方からメサ状積層部の端部に近づくにつれて徐々に長くなっている請求項１に記載の半導体装置の製造方法。
【請求項３】
前記リセス形成用開口部は、リセス長・相当長さがドレイン電極側のみ徐々に長くなっている請求項２に記載の半導体装置の製造方法。
【請求項４】
前記リセス形成用開口部は、リセス長・相当長さがソース電極側に比べドレイン電極側の方が長くなっている請求項２に記載の半導体装置の製造方法。
【請求項５】
半絶縁性基板の上に少なくともチャネル層と電子供給層とゲートコンタクト層とキャップ層との積層体よりなるメサ状積層部が配置されるとともに、前記メサ状積層部の上面に帯状のリセスが形成され、同リセスは底面が前記ゲートコンタクト層に至り、かつ前記メサ状積層部の端部に達し、さらに、ゲート電極がメサ状積層部におけるリセス内から前記半絶縁性基板の上面に延設されるとともに、前記メサ状積層部の上面において前記ゲート電極を挟んでソース及びドレイン電極が前記キャップ層の上に配置された半導体装置の製造の際に使用されるマスク材であって、
メサ状積層部の端部でのリセス長・相当長さがメサ状積層部の内方でのリセス長・相当長さより長くなったパターンを有するリセス形成用ガラスマスクと、
ゲート電極形成用のパターンを有するゲート電極形成用ガラスマスクと、
を具備したことを特徴とするマスク材。
【請求項６】
前記リセス形成用ガラスマスクのパターンは、リセス長・相当長さがメサ状積層部の内方からメサ状積層部の端部に近づくにつれて徐々に長くなっている請求項５に記載のマスク材。
【請求項７】
前記パターンは、リセス長・相当長さがドレイン電極側のみ徐々に長くなっている請求項６に記載のマスク材。
【請求項８】
前記パターンは、リセス長・相当長さがソース電極側に比べドレイン電極側の方が長くなっている請求項６に記載のマスク材。
【請求項９】
前記リセス形成用ガラスマスクのパターンは、メサ状積層部の端部から半絶縁性基板の上に端部での幅と同一幅でリセスの延設方向に延びる帯状部を有するものである請求項６に記載のマスク材。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、リセスゲート構造を有するショットキー接合電解効果型トランジスタ（Ｍetal  Ｓemiconductor  Ｆield  Ｅffect Ｔtansistor ；ＭＥＳＦＥＴ）の製造方法に関するもので、高周波で用いられる高電子移動度トランジスタ（Ｈigh Ｅlectoron  Ｍobility Ｔransistor ；以下、ＨＥＭＴと記す）等の半導体プロセスに利用されるものである。
【０００２】
【従来の技術】
ＨＥＭＴは、半導体層にオーミック接触したソース電極とドレイン電極との間に、半導体層にショットキー接触したゲート電極を形成し、ゲート電極の電解効果によりドレイン電流を調整するものであり、半導体材料にＧａＡｓ等の高い移動度を有する材料を用いることにより高周波半導体素子として用いられている。また最近では、半導体へテロ接合を利用し、キャリアを発生する電子供給層とキャリアが走行するチャネル層を分離することにより、より高周波での動作を可能にしたＨＥＭＴの開発も盛んである。
【０００３】
ＨＥＭＴの結晶成長法は、分子線エピタキシャル法（以下、ＭＢＥ法と略記）が主流であり、ウェハ全面に結晶成長したエピタキシャル膜をメサエッチングにて素子間分離している。
【０００４】
以下、この種のＨＥＭＴについて、図２０の平面図および図２０のＤ−Ｄ断面を示す図２１を用いて説明する。通常、ＨＥＭＴは、半絶縁性基板４１の主面上にメサ状積層部５６が形成され、このメサ状積層部５６は、高純度のバッファ層４２、チャネル層４３、スペーサ層４４、電子供給層４５、ゲートコンタクト層４６、キャップ層４７を積層したものである。キャップ層４７上には、オーム性接触よりなるソース電極４８およびドレイン電極４９が形成され、ソース電極４８とドレイン電極４９に挟まれたリセス５０内にショットキー接触よりなるゲート電極５１が配置され、同ゲート電極５１は半絶縁性基板４１上に延設されている。
【０００５】
従来、化合物半導体よりなるＨＥＭＴの構造は、相互コンダクタンスｇm や遮断周波数ｆmax を高くする必要がある。このためにはゲート電極５１のゲート長はできるだけ短く、かつソース・ドレイン電極４８，４９に接近している方が望ましい。さらに、ゲート耐圧を高くする必要性もある。
【０００６】
この構造を作製する方法に、リセス５０における底部から側壁にかけてのみ円弧形を描くようにリセスエッチングを行うことでゲート耐圧を確保する、シングルリセス工程（特開昭６１−５４６７７号公報）や、シングルレジストマスクでドライエッチングとウェットエッチングを多用しダブルリセス構造にし耐圧向上を図る工程（特開平４−６２９３９号公報）が提案されている。
【０００７】
【発明が解決しようとする課題】
しかし、寄生抵抗を小さくすべく図２１のゲート電極５１の端部とキャップ層４７の端部を接近させると、ゲート耐圧が低下することとなり、相反する関係がある。
【０００８】
また、リセス５０の断面形状の角部を無くすことで電界集中を緩和しゲート耐圧を向上しようとしても、図２０に示す平面形状でのゲート電極５１とキャップ層４７の端部の接近によるゲート耐圧の低下という課題が残る。
【０００９】
以下、これをより詳しく説明する。図２０に示すように、半絶縁性基板４１上のメサ状積層部５６からゲート電極５１がメサ状積層部５６の端部５６ａ，５６ｂを経て半絶縁性基板４１上に延設されるが、これを、リセスエッチング用およびゲート電極形成用の同一マスクで行うと（シングルマスク工程においては）、次のようになる。まず、図２２に示すように、半絶縁性基板４１の上にバッファ層４２、チャネル層４３、スペーサ層４４、電子供給層４５、ゲートコンタクト層４６、キャップ層４７を積層し、図２０のようにメサ状にエッチングし積層部５６とする。さらに、基板の上に図２２のレジスト５３を配置するとともに、図２３に示すようにアルカリ処理にてレジスト５３の表面処理を行う。そして、図２４に示すように、ガラスマスク５４を用いて露光する。引き続き、図２５に示すように、現像にて所定領域のレジスト５３を除去し、図２６に示すように、リセスエッチングを行った後、図２７に示すように、ゲート電極形成用金属膜５５の蒸着を行い、最後に、リフトオフを行いレジスト５３およびその上のゲート電極形成用金属膜５５を同時に除去する。その結果、図２８に示すように、リセス５０内にゲート電極５１が配置される。
【００１０】
しかしながら、リセスエッチングとゲート電極形成を同一マスク５４で作製する場合、ゲート長をメサ状積層部５６上で一定の長さにする必要があるため、一定のゲート長でガラスマスク５４を作製する。しかし、ウェットにて行うリセスエッチングは、サイドエッチング量がメサ状積層部５６上とその端部（メサ段差部）５６ａ，５６ｂ付近（図２０のＣ部）で不均一となる不具合が発生した。
【００１１】
これは、ウェットエッチングの場合、フォト工程のポストベークによりメサ状積層部の端部（メサ段差部）５６ａ，５６ｂのレジスト５３に応力が集中し、基板とレジスト５３の密着性が局部的に増加することで、リセスエッチング液の横方向のエッチングレートが低下したためと考えられる。
【００１２】
この結果、図２０のＣ部のように、ゲート電極５１の端部とキャップ層４７の端部が、メサ状積層部５６上よりもメサ状積層部５６の端部（メサ段差部）５６ａ，５６ｂにおいて接近した。この構造のゲート電極５１に電圧を印加した場合、メサ段差部５６ａ，５６ｂにおけるゲート電極５１の端部とキャップ層４７の端部に電界が集中しゲート耐圧の低下を引き起こす。
【００１３】
そこで、この発明の目的は、メサ構造における段差部のゲート電極端部とキャップ層端部の電界集中を緩和し、ゲート耐圧を向上させることができる半導体装置の製造方法およびマスク材を提供することにある。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明によれば、半絶縁性基板の上にメサ状積層部を形成した状態において、第１回レジストパターン形成工程により、第１のレジストが塗布されるとともに、このレジストに対しメサ状積層部の端部でのリセス長・相当長さがメサ状積層部の内方でのリセス長・相当長さより長くなったリセス形成用開口部が形成される。そして、リセスエッチング工程により、第１のレジストを用いてエッチングが行われリセスが形成される。引き続き、第２回レジストパターン形成工程により、第２のレジストが塗布されるとともに、このレジストに対しゲート電極形成用開口部が形成される。そして、電極形成工程により、第２のレジストを用いたリフトオフにてゲート電極が形成される。
【００１５】
このように、リセスエッチングのマスクパターンを形成するフォト工程とゲート電極を形成するフォト工程を２回に分けたダブルマスク工程を採用する。また、リセスのサイドエッチング量が低下するメサ状積層部の端部（メサ段差部）において、サイドエッチング量が低下する分を見込んで予めガラスマスクのパターンとしてリセス長・相当長さを長くしておく。つまり、請求項５に記載のように、メサ状積層部の端部でのリセス長・相当長さがメサ状積層部の内方でのリセス長・相当長さより長くなったパターンを有するリセス形成用ガラスマスクを用いる。
【００１６】
このガラスマスクを用いてリセスエッチング用レジストマスク開口部を形成することにより、エッチング後のリセス長をメサ状積層部の端部（メサ段差部）とメサ状積層部上で等しく、または、メサ状積層部の端部（メサ段差部）のリセス長をメサ状積層部上よりも長くすることができる。
【００１７】
このようにして、メサ構造における段差部のゲート電極端部とキャップ層端部の電界集中を緩和し、ゲート耐圧を向上させることができる。
ここで、前記第１回レジストパターン形成工程でのリセス形成用開口部として、請求項２に記載のようにリセス長・相当長さをメサ状積層部の内方からメサ状積層部の端部に近づくにつれて徐々に長くすると、実用上好ましいものとなる。
【００１８】
さらに、リセス形成用開口部として、請求項３に記載のようにリセス長・相当長さをドレイン電極側のみ徐々に長くしたり、請求項４に記載のように、リセス長・相当長さをソース電極側に比べドレイン電極側の方を長くすると、更に実用上好ましいものとなる。
【００１９】
また、前記リセス形成用ガラスマスクのパターンとして、請求項６に記載のようにリセス長・相当長さをメサ状積層部の内方からメサ状積層部の端部に近づくにつれて徐々に長くすると、実用上好ましいものとなる。
【００２０】
さらに、前記パターンとして、請求項７に記載のようにリセス長・相当長さをドレイン電極側のみ徐々に長くしたり、請求項８に記載のようにリセス長・相当長さをソース電極側に比べドレイン電極側の方を長くすると、更に実用上好ましいものとなる。
【００２１】
また、請求項９に記載のように前記リセス形成用ガラスマスクのパターンを、メサ状積層部の端部から半絶縁性基板の上に端部での幅と同一幅でリセスの延設方向に延びる帯状部を有するものとすると、ガラスマスクのアライメントずれがリセスの延設方向に発生してもメサ状積層部の端部でリセス長・相当長さを短縮させることなくエッチングできる。
【００２２】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１には、本実施形態におけるＨＥＭＴの平面図を示し、図２には図１のＡ−Ａ線に沿う断面図を、図３には図１のＢ−Ｂ線に沿う断面図を示す。
【００２３】
図２，３において、半絶縁性ＩｎＰ基板１上に、厚さ１００ｎｍのノンドープ（ｉ型）Ｉｎ0.52Ａｌ0.48Ａｓバッファ層２と、厚さ２０ｎｍのノンドープＩｎ0.8 Ｇａ0.2 Ａｓチャネル層３と、厚さ５ｎｍのＩｎ0.52Ａｌ0.48Ａｓスペーサ層４と、シリコン（Ｓｉ）を８．０×１０12ｃｍ-2プレーナドープしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層５と、厚さ２０ｎｍのノンドープＩｎ0.52Ａｌ0.48Ａｓゲートコンタクト層６と、シリコン（Ｓｉ）を１．０×１０19ｃｍ-3ドープした厚さ２０ｎｍのｎ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層７とが順に積層されている。この積層体は、図１に示すように、半絶縁性ＩｎＰ基板１上にメサ状に形成され、メサ状積層部８となっている。
【００２４】
メサ状積層部８の上面にはリセス９が形成されている。このリセス９は図１に示すように帯状をなし、直線的に延設され、両端部がメサ状積層部８の端部８ａ，８ｂに達している。図２に示すように、リセス９の底面にはゲートコンタクト層６が露出しており、この露出部には帯状のゲート電極１０が配置されている。ゲート電極１０はゲートコンタクト層６とショットキー接触している。ゲート電極１０において、一方の端部が、図１に示すように、リセス９内からメサ状積層部８の端部８ａを経て更に半絶縁性ＩｎＰ基板１の上面に延設されている。また、ゲート電極１０の他方の端部がリセス９内からメサ状積層部８の端部８ｂを経て更に半絶縁性ＩｎＰ基板１の上面に延設され、この半絶縁性ＩｎＰ基板１の上面において幅広部１０ａが形成されている。ゲート電極１０の幅広部１０ａの上には、ボンディングパッド用金属膜１５が形成されている（図３参照）。
【００２５】
また、図１，２に示すように、メサ状積層部８の上面においてゲート電極１０を挟んでソース電極１１とドレイン電極１２がキャップ層７の上に配置されている。ソース電極１１とドレイン電極１２はキャップ層７とオーミック接触している。さらに、ソース電極１１とドレイン電極１２の外周側には各電極のボンディングパッド用金属膜１３，１４が形成されている。
【００２６】
次に、製造方法を図４〜図１４の断面模式図を用いて説明する。
まず、図４に示すように、半絶縁性ＩｎＰ基板１上にＭＢＥ法などにより厚さ１００ｎｍのノンドープ（ｉ型）Ｉｎ0.52Ａｌ0.48Ａｓバッファ層２、厚さ２０ｎｍのノンドープＩｎ0.8 Ｇａ0.2 Ａｓチャネル層３、厚さ５ｎｍのＩｎ0.52Ａｌ0.48Ａｓスペーサ層４、シリコン（Ｓｉ）を８．０×１０12ｃｍ-2プレーナドープしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層５、厚さ２０ｎｍのノンドープＩｎ0.52Ａｌ0.48Ａｓゲートコンタクト層６、シリコン（Ｓｉ）を１．０×１０19ｃｍ-3ドープした厚さ２０ｎｍのｎ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層７を順次結晶成長する。
【００２７】
そして、硫酸および過酸化水素水の混合液を用いたウェットエッチングにより、図１に示すメサ状積層部８の形状を残したメサエッチングを行う。つまり、メサ状積層部８の形成領域以外の部分はエピタキシャル膜を全てエッチングし、この工程で素子間分離を行う。さらに、メサ状積層部８でのキャップ層７の上面における所定領域にソース電極１１とドレイン電極１２を配置する。
【００２８】
その後、メサ状積層部８の上を含めた半絶縁性ＩｎＰ基板１の上にレジスト（第１のレジスト）２０を塗布する。より詳しくは、ウェハ全面に厚さ１μｍのｉ線ポジレジスト２０を塗布する。
【００２９】
そして、図５に示すように、リセス形成用ガラスマスク２１を配置する。図１５にはリセス形成用ガラスマスク２１を示す。このガラスマスク２１にはリセスパターンが形成されており、このリセスパターン（クロム薄膜の無い領域）２２は、直線的に延びる第１帯状部２２ａと、その両端の斜状部２２ｂ，２２ｃと、その両端の第２帯状部２２ｄ，２２ｅを有している。第１帯状部２２ａはメサ状積層部８の上に位置し一定幅（リセス長・相当長さ）Ｌ１となっている。より具体的には、Ｌ１＝０．６μｍである。斜状部２２ｂは、メサ状積層部８の端部８ａから内側への距離Ｌ３（＝１．０μｍ）の箇所から端部８ａに向かってソース電極側およびドレイン電極側に直線的に０．２μｍずつ拡がっており、メサ状積層部８の端部８ａにおいて幅（リセス長・相当長さ）がＬ２（＝１．０μｍ）となり、前述のＬ１より大きくなっている。同様に、斜状部２２ｃは、メサ状積層部８の端部８ｂから内側への距離Ｌ３（＝１．０μｍ）の箇所から端部８ｂに向かってソース電極側およびドレイン電極側に直線的に０．２μｍずつ拡がっており、メサ状積層部８の端部８ｂにおいて長さ（リセス長・相当長さ）がＬ２（＝１．０μｍ）となり、前述のＬ１より大きくなっている。このように、ガラスマスク２１におけるパターン２２はリセス長・相当長さがメサ状積層部８の内方からメサ状積層部の端部８ａ，８ｂに近づくにつれて直線的に徐々に長くなっている。
【００３０】
また、リセスパターン２２の第２帯状部２２ｄ，２２ｅは、半絶縁性ＩｎＰ基板１の上に位置し一定幅（リセス長・相当長さ）Ｌ２となっている。つまり、第２帯状部２２ｄ，２２ｅは、メサ状積層部８の端部８ａ，８ｂからＩｎＰ基板１の上に端部８ａ，８ｂでの幅と同一幅でリセスの延設方向に延びている。これは、ガラスマスク２１のアライメントずれが図１５に示すＸ方向（リセスの延設方向）に発生してもメサ段差部８ａ，８ｂでリセス長・相当長さを短縮させることなくエッチングできるよう安全側に考慮したものである。
【００３１】
このリセス用ガラスマスク２１を用いて図５のようにｉ線ステッパで露光する。
次に、現像を行い、図６に示すように、ウェハ上にレジストマスク（２０）を作製する。つまり、レジスト２０における所定領域を除去してリセス形成用開口部２３を形成する。ここで、リセス形成用開口部２３の形状は、図１５のパターン２２が転写され、メサ状積層部の端部８ａ，８ｂでのリセス長・相当長さＬ２がメサ状積層部８の内方でのリセス長・相当長さＬ１より長くなっており、より詳しくは、リセス長・相当長さがメサ状積層部８の内方からメサ状積層部の端部８ａ，８ｂに近づくにつれて徐々に長くなっている。
【００３２】
そして、ポストベークを行ってレジスト２０と基板の密着性を強化する。
その後、リセスエッチング液の親水性を高めウェハ面内のエッチングばらつきを低減する目的で酸素ディスカムを行う。そして、図７に示すように、レジスト２０をマスクとしてクエン酸と過酸化水素水の混合液を用いてキャップ層７に対するエッチングを行いリセス９を形成する。
【００３３】
引き続き、図８に示すように、レジスト２０を除去（剥離）し、図９に示すように、再度、基板上に厚さ０．７μｍの電極形成用ｉ線ポジレジスト２４を塗布する。そして、図１０に示すように、レジスト２４の表面２４ａをアルカリ処理する。つまり、露光前にレジスト表面の現像レートを低下させる目的で基板をアルカリ性の現像液に浸漬する（アルカリ処理）。
【００３４】
さらに、図１１に示すように、電極形成用ガラスマスク２５を配置する。電極形成用ガラスマスク２５の平面図を図１６に示す。このガラスマスク２５には電極形成用パターンが形成されており、この電極形成用パターン（クロム薄膜の無い領域）２６はゲート電極の形成のための形状となっている。
【００３５】
この電極形成用ガラスマスク２５を用いて図１１のレジスト２４をｉ線ステッパで露光する。そして、図１２に示すように、現像を行う。つまり、レジスト２４における所定領域を除去して電極形成用開口部２７を形成する。ここで、前述のアルカリ処理の結果、レジスト２４の表面２４ａが難溶化されており、図１２に示すように、レジストパターンの断面形状が逆テーパ形状になる。
【００３６】
その後、ゲートコンタクト層６が露出している部分の自然酸化膜を除去する目的で、クエン酸水溶液にてライトエッチングを行う。さらに、図１３に示すように、電極形成用金属膜２８としてＴｉ／Ｐｔ／Ａｕ（チタン／白金／金）をウェハ全面に蒸着して、リフトオフ工程にてレジスト２４およびその上に堆積した電極形成用金属膜２８を除去する（金属ごとレジスト剥離する）。その結果、図１４に示すように、リセス９内にゲート電極１０が配置される。
【００３７】
このように２枚のガラスマスク２１，２５を用いたダブルマスク工程にてＨＥＭＴが製造される。このように製造されたＨＥＭＴにおいては、図１に示すように、レジスト２０を用いたリセスエッチング後においてメサ状積層部の端部（メサ段差部）８ａ，８ｂのリセス長Ｌ２’がメサ状積層部８上のリセス長Ｌ１’よりも長くなっている。これにより、メサ状積層部の端部（メサ段差部）８ａ，８ｂにおけるゲート電極１０の端部とキャップ層７の端部の電界集中が緩和され、ゲート耐圧を向上させることができる。
【００３８】
つまり、レジスト２０の開口部パターン形成後におけるポストベークによりメサ状積層部の端部（メサ段差部）８ａ，８ｂのレジスト２０に応力が集中し、基板とレジスト２０の密着性が局部的に増加しリセスエッチング液の横方向のエッチングレートが低下して、ゲート電極１０の端部とキャップ層７の端部がメサ状積層部８上よりもメサ状積層部８の端部（メサ段差部）８ａ，８ｂにおいて接近しようとする。ところが、図１５のリセス形成用ガラスマスク２１のパターン２２はメサ状積層部の端部８ａ，８ｂでのリセス長・相当長さＬ２がメサ状積層部８の内方でのリセス長・相当長さＬ１より長くなっており、レジスト２０に対しメサ状積層部の端部８ａ，８ｂでのリセス長・相当長さＬ２がメサ状積層部８の内方でのリセス長・相当長さＬ１より長くなったリセス形成用開口部２３が形成される。よって、レジスト２０のポストベークを経たリセスエッチング後においてもメサ状積層部の端部（メサ段差部）８ａ，８ｂのリセス長Ｌ２’がメサ状積層部８上のリセス長Ｌ１’よりも長くなり、製造されたＨＥＭＴにおいてゲート電極１０に電圧を印加した際に、メサ段差部８ａ，８ｂにおけるゲート電極１０の端部とキャップ層７の端部に電界が集中することなくゲート耐圧の低下を回避できる。
【００３９】
なお、リセスエッチング後において、メサ状積層部の端部（メサ段差部）８ａ，８ｂのリセス長Ｌ２’が、メサ状積層部８上のリセス長Ｌ１’と等しくなっていてもよい。
【００４０】
以下に、ゲート耐圧の低下現象を間接的に実験にて調査した結果を示す。
図１７には、ＨＥＭＴのゲート長を０．５μｍに固定し、リセス長Ｌ１’を０．６μｍから１．０μｍまで変化させたＴＥＧ（Ｔest Ｅlement  Ｇroup）のゲートリーク電流の測定結果を示す。つまり、図１７の横軸にリセス長をとり、縦軸にゲートリーク電流をとっている。
【００４１】
測定条件は、ゲート電極に−３ボルトを加え、ソース・ドレイン電極を接地した状態でゲートリーク電流を測定した。
図１７から、リセス長が短くなるほどゲートリーク電流が増加していることが分かる。これは、ゲート電極の端部とキャップ層の端部が接近すればするほどゲートリーク電流が増加していることを示し、リーク経路は縦方向のショットキー界面より横方向に大きく依存していることが分かる。
【００４２】
以上の結果から、局所的にゲート電極の端部とキャップ層の端部が接近すると（例えば図２０のＣ部のような形状になると）、電界集中が発生しゲートリーク電流が増加することが予想できる。
【００４３】
従って、図１５に示すように、リセスのサイドエッチング量が低下するメサ段差部８ａ，８ｂにおいて、サイドエッチング量が低下する分を見込んで予めガラスマスク２１のリセスパターン２２ｂ，２２ｃを広げておき、このガラスマスク２１を用いて図６のリセスエッチング用レジストマスク開口部２３を形成することにより、均一に接近したゲート電極１０端部とキャップ層７の端部が形成でき、寄生抵抗が小さく、かつゲート耐圧が確保できることとなる。
【００４４】
このように本実施の形態は、下記の特徴を有する。
（イ）図５に示すように半絶縁性ＩｎＰ基板１の上にメサ状積層部８を形成した状態において、第１のレジスト２０を塗布するとともに、図６に示すように、このレジスト２０に対しメサ状積層部の端部８ａ，８ｂでのリセス長・相当長さＬ２がメサ状積層部８の内方でのリセス長・相当長さＬ１より長くなったリセス形成用開口部２３を形成し（第１回レジストパターン形成工程）、図７に示すように、第１のレジスト２０を用いてエッチングを行いリセス９を形成し（リセスエッチング工程）、図９に示すように、第２のレジスト２４を塗布するとともに、このレジスト２４に対し図１２に示すようにゲート電極形成用開口部２７を形成し（第２回レジストパターン形成工程）、図１３に示すように第２のレジスト２４を用いたリフトオフにてゲート電極１０を形成した（電極形成工程）。
【００４５】
このように、リセスエッチングのマスクパターンを形成するフォト工程とゲート電極を形成するフォト工程を２回に分けたダブルマスク工程を採用するとともに、リセス９のサイドエッチング量が低下するメサ状積層部８の端部（メサ段差部）８ａ，８ｂにおいて、サイドエッチング量が低下する分を見込んで予めガラスマスク２１のパターンとしてリセス長・相当長さを長くした。つまり、図１５に示すように、メサ状積層部の端部８ａ，８ｂでのリセス長・相当長さＬ２がメサ状積層部８の内方でのリセス長・相当長さＬ１より長くなったパターン２２を有するリセス形成用ガラスマスク２１を用い、このガラスマスク２１を用いてリセスエッチング用レジストマスク開口部２３を形成することにより、エッチング後のリセス長をメサ状積層部の端部（メサ段差部）８ａ，８ｂとメサ状積層部８上で等しく、または、メサ状積層部の端部（メサ段差部）８ａ，８ｂのリセス長をメサ状積層部８上よりも長くすることができる。
【００４６】
このようにして、メサ構造における段差部のゲート電極端部とキャップ層端部の電界集中を緩和し、ゲート耐圧を向上させることができる。
（ロ）図１５に示すリセス形成用ガラスマスク２１のパターン２２は、メサ状積層部８の端部８ａ，８ｂからＩｎＰ基板１の上に端部８ａ，８ｂでの幅と同一幅でリセスの延設方向に延びる帯状部２２ｄ，２２ｅを有するので、ガラスマスク２１のアライメントずれがリセスの延設方向（図１５のＸ方向）に発生してもメサ状積層部８の端部８ａ，８ｂでリセス長・相当長さを短縮させることなくエッチングできる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４７】
本実施の形態においては、図１５のリセス形成用ガラスマスクではなく、図１８に示す形状のリセス形成用ガラスマスクを用いている。
以下、ゲート耐圧向上を達成するためのリセス形成用ガラスマスクの形状について、図１５と図１８を比較して相違点を説明する。
【００４８】
図１５においては、メサ段差部８ａ，８ｂにおけるガラスマスクのパターン２２ｂを段差部８ａに接近するにつれて、ゲート電極１０端部からソース電極１１側とドレイン電極１２側に等間隔で広げている。
【００４９】
これに対し、図１８はドレイン電極１２側のみ広げた形状としている。
実際、ＨＥＭＴを動作させる場合は、ドレイン電極１２に正バイアス（例えば２ボルト）を印加し、ソース電極１１はグランドに接地（０ボルト）した状態で、ゲート電極１０に入力波形を印加する。入力波の最小電圧が例えば−３ボルトの場合、ゲート・ソース間は３ボルトの電位差が発生するのに対し、ゲート・ドレイン間は５ボルトの電位差が発生するため、図１８のようにドレイン側とゲートとの間隔を広げてゲート・ドレイン間の耐圧向上の向上を図る。
【００５０】
このように本実施形態においては、リセス形成用ガラスマスクのパターンとして、リセス長・相当長さをドレイン電極側のみ徐々に長くした。つまり、レジストにおけるリセス形成用開口部として、リセス長・相当長さをドレイン電極側のみ徐々に長くした。このようにすると、実用上好ましいものとなる。
（第３の実施の形態）
次に、第３の実施の形態を、第１，２の実施の形態との相違点を中心に説明する。
【００５１】
本実施の形態においては、図１５，１８のリセス形成用ガラスマスクではなく、図１９に示す形状のリセス形成用ガラスマスクを用いている。
ゲート耐圧向上と寄生抵抗低減を両立させる目的でリセスを形成するために、リセス形成用ガラスマスクのパターン形状をメサ段差部８ａ，８ｂにおいて図１９のように、ゲート電極１０の端部とソース電極１１側の間隔Ｌs よりドレイン電極側の間隔Ｌd を大きくして広く間隔としている。
【００５２】
これは、各電極（ゲート〜ソース間、ゲート〜ドレイン）間の電位差と電極間隔を考慮し耐圧を保持し、かつ寄生抵抗を低減するために、ゲート電極１０の端部からソース電極１１側のリセス形状として極力接近させた形状とし、また、ゲート電極１０の端部とドレイン電極１２側のリセス形状として極力離間させて電界集中を緩和する形状にしたものである。
【００５３】
このように本実施形態においては、リセス形成用ガラスマスクのパターンとして、リセス長・相当長さをソース電極側に比べドレイン電極側の方を長くした。つまり、レジストにおけるリセス形成用開口部として、リセス長・相当長さをソース電極側に比べドレイン電極側の方を長くした。このようにすると、実用上好ましいものとなる。
【図面の簡単な説明】
【図１】  第１の実施の形態におけるＨＥＭＴの平面図。
【図２】  図１のＡ−Ａ線に沿う断面図。
【図３】  図１のＢ−Ｂ線に沿う断面図。
【図４】  製造工程を説明するためのＨＥＭＴの断面図。
【図５】  製造工程を説明するためのＨＥＭＴの断面図。
【図６】  製造工程を説明するためのＨＥＭＴの断面図。
【図７】  製造工程を説明するためのＨＥＭＴの断面図。
【図８】  製造工程を説明するためのＨＥＭＴの断面図。
【図９】  製造工程を説明するためのＨＥＭＴの断面図。
【図１０】  製造工程を説明するためのＨＥＭＴの断面図。
【図１１】  製造工程を説明するためのＨＥＭＴの断面図。
【図１２】  製造工程を説明するためのＨＥＭＴの断面図。
【図１３】  製造工程を説明するためのＨＥＭＴの断面図。
【図１４】  製造工程を説明するためのＨＥＭＴの断面図。
【図１５】  リセス形成用ガラスマスクの平面図。
【図１６】  電極形成用ガラスマスクの平面図。
【図１７】  リセス長とゲートリーク電流の測定結果を示す図。
【図１８】  第２の実施の形態におけるガラスマスクの平面図。
【図１９】  第３の実施の形態におけるガラスマスクの平面図。
【図２０】  従来技術を説明するためのＨＥＭＴの平面図。
【図２１】  図２０のＤ−Ｄ断面図。
【図２２】  従来のＨＥＭＴの製造工程を説明するための断面図。
【図２３】  同じくＨＥＭＴの製造工程を説明するための断面図。
【図２４】  同じくＨＥＭＴの製造工程を説明するための断面図。
【図２５】  同じくＨＥＭＴの製造工程を説明するための断面図。
【図２６】  同じくＨＥＭＴの製造工程を説明するための断面図。
【図２７】  同じくＨＥＭＴの製造工程を説明するための断面図。
【図２８】  同じくＨＥＭＴの製造工程を説明するための断面図。
【符号の説明】
１…半絶縁性ＩｎＰ基板、３…Ｉｎ0.8 Ｇａ0.2 Ａｓチャネル層、５…ｎ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層、６…Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層、７…ｎ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層、８…メサ状積層部、８ａ，８ｂ…端部、９…リセス、１０…ゲート電極、１１…ソース電極、１２…ドレイン電極、２０…レジスト、２１…ガラスマスク、２２…リセスパターン、２３…開口部、２４…レジスト、２５…ガラスマスク、２６…電極形成用パターン、２７…開口部
【図１】
0003674812.tif 000002
【図２】
0003674812.tif 000003
【図３】
0003674812.tif 000004
【図４】
0003674812.tif 000005
【図５】
0003674812.tif 000006
【図６】
0003674812.tif 000007
【図７】
0003674812.tif 000008
【図８】
0003674812.tif 000009
【図９】
0003674812.tif 000010
【図１０】
0003674812.tif 000011
【図１１】
0003674812.tif 000012
【図１２】
0003674812.tif 000013
【図１３】
0003674812.tif 000014
【図１４】
0003674812.tif 000015
【図１５】
0003674812.tif 000016
【図１６】
0003674812.tif 000017
【図１７】
0003674812.tif 000018
【図１８】
0003674812.tif 000019
【図１９】
0003674812.tif 000020
【図２０】
0003674812.tif 000021
【図２１】
0003674812.tif 000022
【図２２】
0003674812.tif 000023
【図２３】
0003674812.tif 000024
【図２４】
0003674812.tif 000025
【図２５】
0003674812.tif 000026
【図２６】
0003674812.tif 000027
【図２７】
0003674812.tif 000028
【図２８】
0003674812.tif 000029