(57)【特許請求の範囲】
【請求項１】
複数の多重レベル記号を含むデータ信号を発生する発生手段と、
各多重レベル記号に応答して、データ信号を特徴付ける最低パスメトリックを決定する決定手段と、
最低パスメトリックに応答してスライス値の複数のセットの１つを選択する選択手段と、
選択したスライス値のセットに応答して多重レベル記号をスライスするスライス手段と、
を備えるデータプロセッサ。
【請求項２】
請求項１記載のデータプロセッサにおいて、スライス値の複数のセットのおのおのはいくつかのスライス値を持ち、多重レベル記号は値の数により特徴付けられ、各スライス値セットのスライス値の数は多重レベル記号を特徴付ける値の数の半分より少ないデータプロセッサ。
【請求項３】
請求項１または２記載のデータプロセッサにおいて、各スライス値セットの隣接するスライス値は相互に離隔され、スライス値のセットの１つのセットのスライス値はスライス値のセットの他の１つのセットのスライス値からずらされるデータプロセッサ。
【請求項４】
請求項１または２記載のデータプロセッサにおいて、各スライス値セットの隣接するスライス値はほぼ等しい量だけ相互に離隔され、スライス値のセットの１つのセットのスライス値はスライス値のセットの他の１つのセットの対応するスライス値からほぼ等しい量だけずらされるデータプロセッサ。
【請求項５】
請求項１または２記載のデータプロセッサにおいて、データ信号は４状態エンコーダにより符号化された複数の８レベル記号を有し、決定手段は各記号に応答して、エンコーダのそれぞれの状態におのおの対応する４つのパスメトリックを計算する手段を備えるデータプロセッサ。
【請求項６】
請求項５記載のデータプロセッサにおいて、４状態エンコーダはコンボリューションエンコーダであるデータプロセッサ。
【請求項７】
請求項６記載のデータプロセッサにおいて、選択手段はスライス値の２つのセットの１つを選択する手段を備え、各スライス値セットは３つのスライス値を含むデータプロセッサ。
【発明の詳細な説明】
発明の技術的分野
本発明は、データ送信および受信装置で送信および受信される多重レベル記号をスライスするためのスライス装置に関するものである。
発明の背景
トレリスエンコーダにより行われる変調などの、多重レベル変調はデータ送信および受信装置の性能を向上させるための周知の技術である。たとえば、多重レベル変調により、所与の電力レベルにおけるデータ送信および受信装置の信号対雑音（Ｓ／Ｎ）性能が向上する結果となる。あるいは、多重レベル変調により、所与の信号対雑音性能を達成するために要する送信される電力レベルを低くできる。
要するに、トレリス符号化された変調（ＴＣＭ）はデータビットの入力列のｋ入力データビットのおのおのをｋ＋ｎ出力データビットに変換するために、多状態コンボリューションエンコーダを使用することを含み、したがって、それはレートｋ／（ｋ＋ｎ）コンボリューションエンコーダと呼ばれている。その後で、データ送信のために、出力ビットは変調された搬送波の個別多重レベル記号の列にマップされる。各多重レベル記号は２(k+n)個の値の１つを通常有する。それらの値は位相値と振幅値の少なくとも１つにできる。入力データビットを状態依存順次的なやり方で符号化することにより、受信器に最高可能性デコーダ（たとえば、ビタビデコーダ）を用いる場合に、許容できる送信された列の間の増加した最小ユークリッド距離を達成して、誤りの確率を減少するようにできる。
多重レベル変調を用いるデータ送信および受信装置の例では、引き続くデータビット対Ｘ1，Ｘ2が、８レベル、一次元記号として送信するために符号化される。更に詳しくいえば、４状態コンボリューションエンコーダを用いてビットＸ1をコンボリューション的に符号化してビットＺ0，Ｚ1を発生し、Ｘ2を予めコード化してビットＺ2を発生する。ビットＺ2，Ｚ1，Ｚ0は一次元記号コンステレーション（ｃｏｎｓｔｅｌｌａｔｉｏｎ）を用いてそれぞれ８レベル記号にマップされる。例として、一次元記号コンステレーションのために２(k+n)個の振幅値−７，−５，−３，−１，＋１，＋３，＋５および＋７を使用できる。８レベル記号は、適切な同期信号の挿入の後で、搬送波抑制残留側波帯（ＶＳＢ）信号の形で送信される。
この信号は受信器により受信される。その受信器は、入力側に、チューナと、ＩＦ復調器と、アナログ−デジタル（Ａ／Ｄ）変換器と、チャネル等化器とを含むことができる。デコーダは、引き続くデータビット対Ｘ1，Ｘ2を回復するために多重レベル記号を復号する。受信器は、位相雑音誤差と振幅に関連する誤差を減少するために、位相追跡器を含むこともできる。すなわち、データ送信および受信装置で用いられ、かつ搬送波抑制ＶＳＢ信号を受信するために設計された、テレビジョン受像機などの、多くの信号受信器は受信器の入力側に二重変換チューナを使用する。そのようなチューナの第１の局部発振器が、復調されたデータ中に比較的高いレベルの位相雑音を通常示す。また、復調されたデータは振幅に関連する誤差により劣化させられることがあり、その結果として、復調されたデータには、望ましくないずれと、望ましくない利得レベルとの少なくとも１つが伴う。それらの位相雑音誤差と振幅に関連する誤差により、とくにきつくパックされたデータのコンステレーションの場合には、誤差が修正されなければ許容できない誤差率になることがある。位相雑音誤差と振幅に関連する誤差に起因する誤差率を最小にするために、多重レベル記号を位相追跡器により処理できる。そのような位相追跡器の例が米国特許第５，４０６，５８７号明細書に開示されている。
等化器および位相追跡器などの回路は連続して値を付けられた信号からスライスされたデータ信号を通常計算する。従来のスライサは７スライスレベルのセットに従って８レベル記号をスライスして、８つの量子化された出力値の１つを生ずる。このスライスするやり方は理論的には完全に満足できるものであるが、多重レベル記号の振幅を、送信中と受信中とに含まれるようになった雑音のためにのみ、スライスレベルと交差させる雑音の多い条件の下では、従来のスライサの性能は通常低下させられる。
たとえば、＋５の値をもともと有する記号の振幅の、位相追跡器の出力端子における値を＋６．１にできるように、その振幅を（上記−７，−５，−３，−１，＋１，＋３，＋５および＋７コンステレーションを用いて）小さくできる。したがって、受けた信号を−６，−４，−２，０，＋２，＋４および＋６においてスライスするスライス装置が、位相追跡器が使用するための適切に量子化された値＋５ではなくて不正確な量子化された値＋７を生ずる。
本発明は上記諸問題の１つまたは複数個を解決するものである。
発明の概要
一つの請求項に係る発明は、データプロセッサが受信手段と、選択手段と、スライス手段とを有する。受信手段は複数の多重レベル記号を受ける。選択手段は複数のスライス値のセットの１つを選択する。各スライス値セットは最低３つのスライス値を有する。スライス手段は選択されたスライス値セットに応答して多重レベル記号をスライスする。
他の請求項に係る発明は、データプロセッサは受信手段と、選択手段と、スライス手段とを有する。受信手段は複数の多重レベル記号を受ける。選択手段はただ２つのスライス値のセットの１つを選択する。ただ２つのスライス値のセットのおのおのは複数のスライス値を有する。スライス手段は選択されたスライス値セットに応答して多重レベル記号をスライスする。
さらに、他の請求項に係る発明は、データプロセッサは受信手段と、選択手段と、スライス手段とを有する。受信手段は複数の多重レベル記号を受ける。選択手段はただ５つのスライス値のセットの１つを選択する。ただ５つのスライス値のセットのおのおのは複数のスライス値を有する。スライス手段は選択されたスライス値セットに応答して多重レベル記号をスライスする。
もう一つ他の請求項に係る発明は、データプロセッサは発生手段と、決定手段と、選択手段と、スライス手段とを有する。発生手段は複数の多重レベル記号を含むデータ信号を発生する。決定手段は、データ信号を特徴付ける最低パスメトリックを決定するために各多重レベル記号に応答する。選択手段は最低パスメトリックに応答して複数のスライス値のセットの１つを選択する。スライス手段は選択されたスライス値セットに応答して多重レベル記号をスライスする。
【図面の簡単な説明】
本発明のそれらの特徴およびその他の特徴、並びにそれらの利点およびその他の利点は、図面を参照した時に本発明の詳細な説明から一層明らかになるであろう。
第１図は多重レベル記号データ送信および受信装置において有用で、プリコーダおよびトレリスエンコーダを含む送信器のブロック図である。
第２図は多重レベル記号データ送信および受信装置において有用で、チャネル等化器および位相追跡器を含む受信器のブロック図である。
第３図は第１図のプリコーダおよびトレリスエンコーダを示すブロック図である。
第４図は本発明を実現し、かつ第２図のチャネル等化器および位相追跡器にとって有用なスライス装置である。
第５図は、多重レベル記号データ送信および受信装置の受信器で、くし形フィルタが使用されない場合の第４図に示すスライサのための２つのスライスレベルのセットを示す。
第６図はトレリス符号化プロセスの動作を示す状態表である。
第７図は第３図のトレリスエンコーダのための、第６図を基にした、トレリス線図である。
第８図は多重レベル記号データ送信および受信装置に関連して使用した時に、くし形フィルタの出力を特徴付ける７つの独特の共同セットを示す。
第９図は多重レベル記号データ送信および受信装置の受信器にくし形フィルタを使用した場合の、第４図に示すフィルタの５つのスライス値のセットを示す。
第１０図は多重レベル記号データ送信および受信装置の受信器にくし形フィルタを使用した場合の、第４図に示すフィルタの２つのスライス値のセットを示す。
第１１図ないし第１３図は本発明の定義を示す。
第１４図はトレリスエンコーダとくし形フィルタを組合わせて使用した場合の、第７図に示すトレリス線図に類似するトレリス線図である。
詳細な説明
第１図および第２図は、それらは参照することによりここに含まれる、米国特許第５，０８７，９７５号明細書および１９９６年１月２５日に公開された国際特許出願ＰＣＴ／ＵＳ９５／０８１７４号公開明細書に開示されている種類の多重レベルＶＳＢ高品位テレビジョン（ＨＤＴＶ）送信および受信装置に応用した多重レベル記号データ送信及び受信装置を全体として示す。しかし、本発明の好適な実施形態で多重レベルＶＳＢ  ＨＤＴＶを応用することを意図しているが、本発明は性質がより一般的であるために、低解像度ビデオ装置及び非ビデオをベースとするデータ装置を含めた、他の種類の送信及び受信装置に応用できる。
したがって、第１図に示すように、多重レベル記号データ送信および受信装置の送信器１０がデータソース１２を含む。このデータソースは一連のデータバイトおよび複数のタイミング信号を供給する。たとえば、データバイトはバイト当り８ビットを含むことができ、圧縮したＨＤＴＶ信号と、ＮＴＳＣ解像度の圧縮したテレビジョン信号、またはその他の任意のデータ信号を構成できる。
データバイトは連続するフィールドに配列することが好ましいが、必ずしもそうする必要はない。各フィールドはフィールドセグメントと、３１２のフィールド同期およびデータセグメントとを含む。各フィールド同期およびデータセグメントは、約１０．７６Ｍｓｙｍｂｏｌｓ／ｓｅｃの記号レートで生ずる８２８の８レベル記号と、４つの２レベルデータセグメント同期記号とを含む。データソース１２からのデータバイトは、フォーワード誤り修正符号化のためにリードソロモンエンコーダ１４に加えられ、その後でバイトインターリーバ１６に加えられる。バイトインターリーバ１６は、多重レベル記号データ送信および受信装置がバースト雑音の影響を受けやすいことを減少するために、フレーム全体にわたってデータバイトを並べ替える。
バイトインターリーバ１６からのインターリーブされたデータバイトは記号インターリーバ１８に加えられる。記号インターリーバ１８はたとえば２つの出力ビット流Ｘ1とＸ2を記号レートで供給する。上述したように、各ビット対Ｘ1とＸ2は対応する多重レベル記号に変換される。とくに、受信器にくし形フィルタ（後で詳しく説明する）が存在するために、各データセグメントのビット対Ｘ1とＸ2を１２のサブセグメントの間にインターリーブすることが望ましい。したがって、各サブセグメントは、たとえば、６８個の記号を有する。この記号インターリーブは国際特許出願ＰＣＴ／ＵＳ９５／０８１７４号公開明細書に詳しく記述されている。
後で詳しく説明するように、３つの出力ビットに変換するために、記号インターリーバ１８からのビット対Ｘ1とＸ2の流れはプリコーダおよびトレリスエンコーダ２０に結合される。プリコーダおよびトレリスエンコーダ２０は１２記号分の遅延を特徴とするから、記号インターリーバ１８により発生された各サブセグメントが１２個の並列エンコーダのそれぞれ１つにより処理されるように、プリコーダおよびトレリスエンコーダ２０は記号クロックレートの１／１２でおのおの動作する１２個の並列エンコーダを含む。プリコーダおよびトレリスエンコーダ２０の出力端子に発生された３ビット出力ビットの流れが記号マッパー２２に加えられ、そこからマルチプレクサ２３に加えられる。マルチプレクサ２３はマッパー２２の出力をフィールド同期記号およびセグメント同期記号で多重化する。フィールド同期記号およびセグメント同期記号はフィールド構造を構成する。マルチプレクサ２３により多重化される、マッパー２２によりマップされた記号と、フィールド同期記号と、セグメント同期記号とは、複数の多重レベル記号として送信するためにＶＳＢ変調器に接続される。
第２図に示すように、多重レベル記号データ送信および受信装置の受信器２６はＶＳＢ変調器２４により送信された信号を受信し、チューナ、デコーダ、およびＡ／Ｄ変換器２８を含む。チューナ、デコーダ、およびＡ／Ｄ変換器２８は希望のチャネルを選局し、選局して受信された信号を中間周波数信号に変換し、中間周波数信号をベースバンドアナログ信号に復調し、更に処理するためにそのベースバンドアナログ信号をデジタル信号に変換する。このデジタル信号は多ビット、多重記号の流れを有する。その流れは送信器１０により送信され、多極スイッチ３０により第１の信号処理経路と第２の信号処理経路とに加えられる。
第１の信号処理経路はくし形フィルタ３２と、チャネル等化器３４と、位相追跡器３６と、ビタビデコーダ３８とを含む。第２の信号処理経路はチャネル等化器３４と、位相追跡器３６と、ビタビデコーダ４０と、ポストコーダ４２とを含む。ビタビデコーダ３８の出力、またはポストコーダ４２の出力は信号デインターリーバ４４と、バイトデインターリーバ４６と、リードソロモンデコーダ４８とに接続される。リードソロモンデコーダ４８の出力は受信器２６の図示していない素子によって更に処理される。くし形フィルタ３２は、直線加算器と１２記号遅延素子を含むフィードフォーワードフィルタを有することができる。
それらの異なる第１の信号処理経路と第２の信号処理経路を設ける理由は、同一チャネル干渉の可能性があるためである。すなわち、前記米国特許第５，０８７，９７５号明細書に詳細に記載されているように、くし形フィルタ３２は、各受信信号から１２の記号間隔分だけ早く受けた記号を差し引くことにより、ＮＴＳＣ同一チャネル干渉を減少するために動作できる。送信器で行われる記号インターリーブによって、Ａ1−Ａ0，Ｂ1−Ｂ0，．．．Ａ2−Ａ1，Ｂ2−Ｂ1，．．．Ａ56−Ａ55，Ｂ56−Ｂ55，．．．の形でくし形濾波された引き続く出力を供給するために、くし形フィルタ３２はデータセグメントの１２のサブセグメントのおのおので独立に動作する。
ＨＤＴＶデジタル信号および標準ＮＴＳＣ信号の両方を受信できる領域において、くし形フィルタ３２は望ましい。いくつかの期間に対して、隣接するまたは近くのテレビジョンサービス地域における同じ放送チャネルの少なくともいくつかが、ＮＴＳＣ送信とＨＤＴＶ送信に割り当てられる傾向がある。この重畳割り当ての結果として、近くのまたは隣接するテレビジョンサービス地域で、ＨＤＴＶ送信とＮＴＳＣ送信が同じチャネルで行われる場合に、同一チャネル干渉が起きることがある。従って、くし形フィルタ３２は、受信したＨＤＴＶ信号からＮＴＳＣ同一チャネル干渉を減少することを意図するものである。従って、そのようなサービス地域で受信器２６を使用するものとすると、くし形フィルタ３２とビタビデコーダ３８を含む第１の経路に沿うチューナ、デコーダおよびＡ／Ｄ変換器２８からの出力を処理するために、多極スイッチ３０が動作させられる。そのようなサービス地域で受信器２６が使用されないとすると、チューナ、デコーダおよびＡ／Ｄ変換器２８の出力を、くし形フィルタ３２とビタビデコーダ３８を側路して、代わりにビタビデコーダ４０とポストコーダ４２を用いて信号を処理する第２の経路に沿って処理できる。受信したデータ信号の処理がくし形フィルタ３２により２倍複雑になるから、第２の経路に沿う処理はより簡単である。
第３図に示すように、プリコーダおよびトレリスエンコーダ２０はプリコーダ５０とトレリスエンコーダ５２を含む。プリコーダ５０はモジュロ２、帰還プリコーダであって、多重レベル記号（各記号がビットＸ1，Ｘ2として識別されている）を記号インターリーバ１８から受けて、中間ビットＹ1，Ｙ2を発生する。更に詳しくいえば、プリコーダ５０はモジュロ２加算器５４を含む。この加算器の第１の入力端子がビットＸ2を受けるために接続される。モジュロ２加算器５４の出力端子は中間ビットＹ2を供給する。その出力端子はマルチプレクサ５６の第１の（Ａ）入力端子に接続される。マルチプレクサ５６の出力端子は１２記号遅延素子５８に接続される。１２記号遅延素子５８の出力端子はモジュロ２加算器５４の第２の入力端子に接続され、かつマルチプレクサ５６の第２の（Ｂ）入力端子にも接続される。プリコーダ５０により発生された中間ビットＹ2は、出力ビットＺ2として記号マッパー２２の第１の入力端子に加えられる。中間ビットＹ1はビットＸ1の符号化されていない形であって、トレリスエンコーダ５２に供給される。
トレリスエンコーダ５２はレート１／２、４状態系統帰還コンボリューションエンコーダを含む。そのエンコーダは中間ビットＹ1を出力ビットＺ1とＺ0に変換する。したがって、トレリスエンコーダ５２は中間ビットＹ1を出力ビットＺ1として記号マッパー２２の第２の入力端子に直接加えるための信号経路６０を含む。また、トレリスエンコーダ５２はモジュロ２加算器６２を含む。その加算器は信号経路６０からの中間ビットＹ1をそれの第１の入力端子に受ける。モジュロ２加算器６２の出力端子はマルチプレクサ６４の第１の（Ａ）入力端子に接続される。そのマルチプレクサの出力端子は１２記号遅延素子６６に接続される。１２記号遅延素子６６の出力端子は記号マッパー２２と、マルチプレクサ６４の第２の（Ｂ）入力端子と、マルチプレクサ６８の第１の（Ａ）入力端子とに接続される。１２記号遅延素子６６は状態ビットＱ0を発生する。その状態ビットは特定の時刻におけるトレリスエンコーダ５２の状態を定めるために用いられ、出力ビットＺ0として供給される。マルチプレクサ６８の出力端子は１２記号遅延素子７０に接続され、状態ビットＱ1を発生する。その状態ビットも特定の時刻におけるトレリスエンコーダ５２の状態を定めるために用いられる。１２記号遅延素子７０の出力はモジュロ２加算器６２への第２の入力として接続され、かつ、マルチプレクサ６８の第２の（Ｂ）入力端子へ帰還される。１２記号遅延素子５８，６６および７０のために、データセグメントの各サブセグメントはプリコーダ５０とトレリスエンコーダ５２により独立に処理される。マルチプレクサ５６，６４，および６８は同期挿入を行えるようにするために設けられる。その時間中はそれらのマルチプレクサのそれぞれの第２の（Ｂ）入力端子が選択される。他の全ての時間には、マルチプレクサ５６，６４および６８の第１の（Ａ）入力端子が選択される。
出力ビットＺ2，Ｚ1，Ｚ0は記号マッパー２２に供給される。記号マッパー２２はそれら３つの出力ビットを８つの信号レベルの対応する１つにマップして、多重レベル記号を形成する。それらの８つの信号レベルを第５図の欄ＡとＢに示す。第５図の欄Ｃは出力ビットＺ2，Ｚ1，Ｚ0の種々の組合わせを示す。たとえば、Ｚ2＝０、Ｚ1＝１、Ｚ0＝１であれば、マッパー２２は出力ビットＺ2，Ｚ1，Ｚ0を−１の多重レベル記号にマップする。第５図からわかるように、記号マッパー２２の出力端子に発生された８レベル記号は零レベルを中心として対称的である。受信器２６による信号獲得を容易にするためには、パイロット成分を提供するために各記号を所与の量（たとえば、＋１単位）だけずらすことが好ましい。その後で、多重レベル記号、および使用するならばパイロット成分、がマルチプレクサ２３の第１の入力端子を通じてＶＳＢ変調器２４に加えられる。ＶＳＢ変調器２４は、前記米国特許第５，０８７，９７５号明細書に記載されているように、搬送波抑制ＶＳＢの形で送信するために、多重レベル記号（およびパイロット成分）を選択した搬送波において変調する。記号マッパー２２の出力はＲＡＭ７４の入力端子にも加えられる。そのＲＡＭの出力はマルチプレクサ２３の第２の入力端子に供給される。マルチプレクサ２３の第３の入力がセグメントおよびフレーム同期信号源７６から供給される。
また、第５図に示すように、多重レベル記号の８つのレベルが４つのサブセットａ，ｂ，ｃ，ｄに分割される。それら４つのサブセットのおのおのは出力ビットＺ1，Ｚ0の特定の状態により識別される。そうすると、出力ビットＺ1，Ｚ0の状態が００であると、それらのビットの状態はサブセットｄに対応し、出力ビットＺ1，Ｚ0の状態が０１であると、それらのビットの状態はサブセットｂに対応し、出力ビットＺ1，Ｚ0の状態が１０であると、それらのビットの状態はサブセットｂに対応し、出力ビットＺ1，Ｚ0の状態が１１であると、それらのビットの状態はサブセットａに対応する。
第４図は第２図に示す受信器２６の一部の本発明に従う変更を示す。第４図に示すように、出力ビットＺ2，Ｚ1，Ｚ0を表す受信多重レベル記号の流れ（１０．７６ＭＨｚに等しいレートで）がチャネル等化器３４に供給される。多重レベル記号はチャネル等化器３４により等化され、その後で位相追跡器３６により処理されて望ましくない位相雑音を除去する。位相追跡器３６は前記米国特許第５，０８７，９７５号明細書に開示されている種類のものとすることができる。
くし形フィルタ３２による処理が不必要であると、位相追跡器３６の出力端子が多極スイッチ３０の１つの極を介してビタビデコーダ４０に接続されて、元のデータビットＸ1，Ｘ2の見積もりを得る。前記国際特許出願ＰＣＴ／ＵＳ９５／０８１７４号公開明細書に開示されているように、ＬＳＩ  Ｌｏｇｉｃ  Ｃｏｒｐ．，により製造されたビタビデコーダなどの、ビタビデコーダがブランチメトリック発生器（ＭＮＧ）を含む。このブランチメトリック発生器は受信多重レベル記号に応答してブランチメトリックを発生し、それを加算、比較、および選択（ＡＣＳ）ユニットに加える。ＡＣＳユニットはパスメトリック蓄積メモリ（図示せず）に双方向に結合され、トレースバック（ｔｒａｃｅｂａｃｋ）メモリを供給もする。
ビタビデコーダのＡＣＳユニットはＢＭＧにより発生されたブランチメトリックに応答して、各多重レベル記号のための複数のパスメトリックを発生する。各パスメトリックはコンボリューションエンコーダの選択された状態に対応する。本発明で用いるコンボリューションエンコーダ（すなわち、トレリスエンコーダ５２）は、第６図に示す状態表のＱ1Ｑ0（ｎ）欄により示すように４つの状態を有する。それらの４つの状態のおのおのは４回繰り返される。その理由は、第６図のＹ2Ｙ1（ｎ）欄に示されている中間ビットＹ1，Ｙ2の４つの可能な状態のためである。Ｚ2Ｚ1Ｚ0（ｎ）欄がＱ1Ｑ0（ｎ）欄およびＹ2Ｙ1（ｎ）欄から得られる。すなわち、第３図に示すように、出力ビットＺ2は中間ビットＹ2に常に等しく、出力ビットＺ1は中間ビットＹ1に常に等しく、出力ビットＺ0は状態ビット中間ビットＱ0に常に等しい。サブセット（ｎ）欄は４つのサブセット｛ａ，ｂ，ｃまたはｄ｝のどれにポイントがあるかを示す。Ｒ（ｎ）欄は、Ｚ2，Ｚ1，Ｚ0ビットを出力データレベルにマップすることにより決定される。次の状態Ｑ1Ｑ0（ｎ＋１）は現在の状態Ｑ1Ｑ0（ｎ）と現在の入力ビットＹ1（ｎ）との組合わせにより定められる。
第６図の状態表における情報は第７図のトレリス線図により表すこともできる。そこに示すように、ＡＣＳユニットにより維持される４つのパスメトリックが４つのエンコーダ状態に対応する。第５図、第６図および第７図に示すように、エンコーダが状態００または状態１０にある時は、現在の出力期間中の記号出力はサブセットｂまたはサブセットｄにあり、およびエンコーダが状態０１または状態１１にある時は、現在の出力期間中の記号出力はサブセットａまたはサブセットｃにある。更に、最小値を持つパスメトリックがエンコーダの現在の状態についての最良の見積もりを提供する。すなわち、ＡＣＳユニットにより発生された最小パスメトリックがエンコーダの現在の状態の見積もりを提供し、以後の記号がどのサブセットにあるか予測できるようにする。
上記のように、第４図に示すようにスライスされた信号が、チャネル等化器３４の出力を基にしてその等化器のために決定され、第４図に示すようにスライスされた信号が、位相追跡器３６の出力を基にしてその位相追跡器のために決定される。８レベル記号をスライスするための７スライスレベルの１つのセットにより特徴づけられる従来のスライサを用いて、スライスを行うことができる。７つのレベルを第５図の欄Ｅに示す。したがって、＋６より正であるレベルを持つ記号が、チャネル等化器３４または位相追跡器３６へ量子化された値＋７として帰還され、＋４と＋６の間のレベルを持つ記号が量子化された値＋５として帰還され、＋２と＋４の間のレベルを持つ記号が量子化された値＋３として帰還され、０と＋２の間のレベルを持つ記号が量子化された値−１として帰還され、−２と−４の間のレベルを持つ記号が量子化された値−３として帰還され、−４と−６の間のレベルを持つ記号が量子化された値−５として帰還され、−６以下のレベルを持つ記号が量子化された値−７として帰還される。
このやり方は理論的には完全に満足できるが、送信中及び受信中に混じった雑音のためにのみ、記号レベルの振幅がスライスレベルと交差するような雑音の多い条件の下では、それの性能が低下することがある。上記例では、＋５の値をもともと持つ記号の振幅は雑音により小さくされることがあり、そのために位相追跡器３６の出力端子またはチャネル等化器の出力端子におけるそれの値は＋６．１である。雑音がないと＋５の記号は従来のスライサによりそれの適切に等化された値＋５まで正しくスライスされる。しかし、雑音が存在すると＋５の記号は従来のスライサにより、不正確な等化された＋７に不適切にスライスされる。
したがって、従来のスライサとは異なって、本発明のスライサは下記の目的のために複数のスライスレベルセットを蓄積する。それらのスライサの１つ、スライサ７４（第４図）、をチャネル等化器とともに用いる。スライサ７８は出力を（スイッチ３０を通じて）チャネル等化器３４と、加算器７９の負入力端子とに提供し、入力をチャネル等化器３４の出力端子ばかりでなく、部分ビタビデコーダ８０のＡＣＳユニットからも受ける。（たとえば、スライサ７０の出力が帰還フィルタに供給され、加算器７９の出力が訓練アルゴリズムに供給されるように、チャネル等化器３４は帰還フィルタと訓練アルゴリズムを有する種類のものとすることができる。）チャネル等化器３４の出力端子は加算器７９の正入力端子にも接続される。部分ビタビデコーダ８０のためにＡＣＳユニットとビタビデコーダのＢＭＧのみが求められる。同様に、従来のスライサの代わりに、スライサ８２が位相追跡器３６と共に用いられる。スライサ８２は記号入力端子８４と、セット選択入力端子８６と、出力端子とを有する。記号入力端子は位相追跡器３６の出力端子に接続され、セット選択入力端子はビタビデコーダ４０のＡＣＳユニットに接続される。スライサ８２の出力端子は加算器８７の負入力端子に接続される。加算器８７の正入力端子は記号入力端子８４に接続される。加算器８７の出力端子は多極スイッチ３０の他の極を通じて位相追跡器３６に接続される。位相追跡器３６が前記米国特許第５，０８７，９７５号明細書に開示されている位相追跡器であるならば、スライサ８２はそこに開示されているマッパー３４に組み込まれる。くし形フィルタ３２がアクティブでない時はスライサ７８と８２はアクティブである。
加算器７８と、位相追跡器３６と、ビタビデコーダ４０とで使用されるスライサ８２は３つのスライスレベルの２つのセットを蓄積する。３つのスライスレベルの１つのセットを第５図の欄Ｆに示す。そのセットは、ビタビデコーダ４０のＡＣＳユニットにより供給された最低パスメトリックがエンコーダ状態０１または１１に対応する時に、スライサ８２により使用される。３つのスライスレベルの他のセットを第５図の欄Ｇに示す。そのセットは、ビタビデコーダ４０のＡＣＳユニットにより供給された最低値パスメトリックがエンコーダ状態００または１０に対応する時に、スライサ８２により使用される。
いいかえると、ビタビデコーダ４０のＡＣＳユニットにより供給された最低値パスメトリックがエンコーダ状態０１または１１に対応するならば、対応する量子化されたレベルを得るために、第５図の欄Ｆにおける３つのスライスレベル８８，９０，９２のみを使用する必要があるように、位相追跡器３６の出力端子における多重レベル記号がサブセットａまたはサブセットｃに属すると仮定される。したがって、位相追跡器３６の出力端子に生じて、スライサ８２に供給される多重レベル記号が＋５より正であるならば、この多重レベル記号は＋７の値に量子化される。多重レベル記号が＋５と＋１の間であれば、この多重レベル記号は＋３に量子化される。多重レベル記号が＋１と−３の間であれば、この多重レベル記号は−１に量子化される。多重レベル記号が−３より負であるならば、この多重レベル記号は−５の値に量子化される。
同様に、最低パスメトリックがエンコーダ状態００または１０に対応するならば、多重レベル記号がサブセットｂまたはサブセットｄに属すると仮定されるから、欄Ｆに関連して上で述べたように、スライサ８２により加算器８７に供給される量子化されたレベルを得るために、第５図の欄Ｇにおけるただ３つのスライスレベルが用いられる。したがって、位相追跡器３６の出力端子に生じて、スライサ８２に供給される多重レベル記号が＋３より正であるならば、この多重レベル記号は＋５の値に量子化される。多重レベル記号が−１と＋３の間であれば、この多重レベル記号は＋１に量子化される。多重レベル記号が−５と−１の間であれば、この多重レベル記号は−３に量子化される。多重レベル記号が−５より負であるならば、この多重レベル記号は−７の値に量子化される。
欄Ｆと欄Ｇのいずれを使用しても、隣接するスライスレベルの間の距離は欄Ｅの従来のスライスレベルのそれの２倍であり、それによりスライス装置は大幅に頑丈になる。雑音により＋６．１レベルの記号に悪化された公称＋５レベルの記号について説明した上の例では、本発明がないと、その記号はそれの正確な値である５の代わりに＋７の値に量子化される。しかし、本発明では、ビタビデコーダ４０のＡＣＳユニットにより発生された最低パスメトリックが適切なスライスレベル、すなわち、欄Ｇにおけるスライスレベルのセット、の使用を指示するから、適切な結果が生じさせられる。
位相追跡器３６の適切な素子に加えられる誤差信号を発生するために、加算器８７はスライサ８２により発生された量子化された値を位相追跡器３６の出力端子における多重レベル記号から差し引く。
等化器３４に組合わされたスライサ７８はスライサ８２に類似するようにして動作できる。
スライサ８２および加算器８７の動作の伝達特性を第１１図に示す。この図示の実施形態においては３つのスライス値の例、−３，＋１および＋５を示す。ビタビデコーダ４０のＡＣＳユニットにより発生された最低値パスメトリックにより指示されているように、スライス値と、位相追跡器３６の出力とが、たとえば、＋５であるならば、零誤差値が発生される。スライス値が−５で、位相追跡器３６の出力が＋５．５であるならば、誤差値＋０．５が発生される、等である。位相追跡器３６が前記米国特許第５，０８７，９７５号明細書に開示されている位相追跡器であれば、この特許に開示されているマッパー３４はそれの差を発生するためにこの誤差値を使用する。
しかし、データ（たとえば、位相追跡器３６の出力）が２つのスライス値の中間に近い（約＋３などの）とすると、データを＋１または＋５の値にスライスするについて不確実性が存在するから、そのデータを不正確にスライスすることが有り得る。不正確なスライスによって誤差が生じ、悪い向きへの修正が行われることがある。そのような状況では、スライスの決定が、おそらく悪い方向に修正するのではなくて、不正確になりがちであるような領域において小さい修正が試みられるように、重み付けられた誤差信号を発生する方がより良いことがある。それらの状況において重み付けられた誤差信号を正確に発生するために、スライサ８２と加算器８７を単一の誤差ルックアップ・テーブルに組合わせて、第１２図に示す応答などの、希望する任意の応答を発生できる。第１２図に示すように、誤差信号零がスライス値の中間に発生される。他のデータ値での誤差信号が、第１２図の特性に従って同様に修正される。
第１２図の特性を実現するための好適な技術は、スライサおよびそれの対応する加算器の代わりに、第３図に示すように、誤差ＬＵＴ１００を使用することである。誤差ＬＵＴ１００は多数のルックアップ・テーブルを蓄積する。それらのルックアップ・テーブルでは、ビタビデコーダ４０のＡＣＳユニットにより発生された最低値パスメトリックに応答してアクティブなルックアップ・テーブルが選択される。そうすると、入力データの各値は選択されたルックアップ・テーブル内の記憶場所をアドレスし、その記憶場所に記憶されている誤差が対応する誤差信号として読出される。
ビタビデコーダ４０とともに動作するスライサ８２についての上の説明は、受信器２６の第２の処理経路に沿ってデータ処理が行われる場合、すなわち、データを処理するためにくし形フィルタ３２を使用しない場合に適用する。しかし、データ処理が第１の処理経路に沿って行われる場合、すなわち、データを処理するためにくし形フィルタ３２を使用する場合には、ビタビデコーダ３８のＡＣＳユニットに接続されるセット選択入力端子を有するスライサ８２′をスライサ８２の代わりに用いる。データが第１の処理経路に沿って処理されるように多極スイッチ３０が動作させられると、スライサ８２′はアクティブである。スライサ８２′の出力端子は加算器８３に接続される。その加算器は加算器８７と同様に動作する。同様に、スライサ７８′の出力端子は加算器８７に類似する加算器に接続され、部分ビタビデコーダ８０に類似する、部分ビタビデコーダがスライサ７８′とともに用いられる。
くし形フィルタ３２はＮＴＳＣチャネル干渉を減少するという所望の効果を持つが、くし形フィルタ３２は受信器のビタビデコーダを複雑にもする。すなわち、最適なビタビデコーダはトレリスエンコーダの状態ばかりでなく、くし形フィルタ３２の遅延素子の状態も考慮しなければならない。トレリスエンコーダ５２には４つのエンコーダ状態と、くし形フィルタ３２の遅延素子の４つの可能な状態とがあるから、最適なビタビデコーダは１６状態トレリスを処理しなければならない。前記国際特許出願ＰＣＴ／ＵＳ９５／０８１７４号公開明細書は、くし形フィルタとともに使用すべきビタビデコーダの複雑さを減少するための技術を示す。そのように簡単にされたビタビデコーダは、ビタビデコーダ３８および部分ビタビデコーダ９４のために使用できる。
ビタビデコーダ３８と部分ビタビデコーダ９４との各ＢＭＧは７つのブランチメトリックを発生する。７つのブランチメトリックのおのおのはくし形フィルタ３２の出力端子における記号レベルと、７つの共同セットＡ，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２のおのおのの３つの値の最も近い１つとの間の二乗ユークリッド距離を表す。それらの共同セットと、各共同セットのための３つの値（黒い丸として示す）とをこの明細書の第８図に示す。
第８図に示すそれらの共同セットは以下の説明に従って第９図に示すように配列され直す。トレリスエンコーダ５２が特定の状態にあると、第７図に示すようにそれの出力は４つのサブセットのただ２つにあることができる。たとえば、トレリスエンコーダ５２が状態００にあると、次の記号はサブセットｂまたはｃに必ずある。トレリスエンコーダ５２の状態の現在の見積もりを用いて、それら２つのサブセットのどれに次の記号があることができることを予測できる。したがって、スライサ８２は、サブセットｂとサブセットｄの少なくとも一方を構成する４つの振幅の１つに信号を量子化できる。
くし形フィルタ３２がアクティブであると類似の手順が行われる。トレリスエンコーダ５２とくし形フィルタ３２との組合わせが特定の状態にあると、くし形フィルタ３２の出力が、第８図に示す７つのサブセットのただ２つのうちの１つにあることを、第１４図から示すことができる（第１４図は前記国際特許出願ＰＣＴ／ＵＳ９５／０８１７４号公開明細書から再現されるものであって、くし形フィルタ３２がアクティブである場合のトレリス線図である）。したがって、（ｉ）トレリスエンコーダ５２とくし形フィルタ３２との組合わせが状態０にあると、次の記号はサブセットＡまたはサブセットＣ２に必ずあり、（ｉｉ）トレリスエンコーダ５２とくし形フィルタ３２との組合わせが状態１にあると、次の記号はサブセットＡまたはサブセットＣ１に必ずあり、（ｉｉｉ）トレリスエンコーダ５２とくし形フィルタ３２との組合わせが状態２にあると、次の記号はサブセットＢ２またはサブセットＤ２に必ずあり、（ｉｖ）トレリスエンコーダ５２とくし形フィルタ３２との組合わせが状態３にあると、次の記号はサブセットＢ１またはサブセットＤ２に必ずあり、（ｖ）トレリスエンコーダ５２とくし形フィルタ３２との組合わせが状態４にあると、次の記号はサブセットＢ１またはサブセットＤ１に必ずあり、（ｖｉ）トレリスエンコーダ５２とくし形フィルタ３２との組合わせが状態５にあると、次の記号はサブセットＢ１またはサブセットＤ２に必ずあり、（ｖｉｉ）トレリスエンコーダ５２とくし形フィルタ３２との組合わせが状態６にあると、次の記号はサブセットＡまたはサブセットＣ１に必ずあり、（ｖｉｉｉ）トレリスエンコーダ５２とくし形フィルタ３２との組合わせが状態７にあると、次の記号はサブセットＡまたはサブセットＣ２に必ずある。
遷移（ｉ）と（ｖｉｉｉ）との出力共同セット（ＡとＣ２）が同じであること、遷移（ｉｉ）と（ｖｉｉ）との出力共同セットが同じであること、遷移（ｉｖ）と（ｖｉ）との出力共同セットが同じであることが注目される。したがって、トレリスエンコーダ５２／くし形フィルタ３２の組合わせに対して、くし形フィルタ３２の出力が２つの共同セットの５つのグループの１つの中になければならないように、それらの７つの共同セットはそれらの５つのグループに再配列できる。ビタビデコーダ３８により見積もられるトレリスエンコーダ５２およびくし形フィルタ３２の状態を用いて、それら５つのグループのどれに次の記号があることができるかを予測できる。
それら５つのグループを第９図に示す。各グループは５つのスライスレベルを持つ。同様に、グループＡとＣ１とはスライスレベル＋６，＋２，−２，−６および−１０を持ち、グループＢ２とＤ２とはスライスレベル＋１２，＋８，＋４，０および−４を持ち、グループＢ１とＤ２とはスライスレベル＋８，＋４，０，−４および−８を持ち、グループＢ１とＤ１とはスライスレベル＋４，０，−４，−８および−１２を持つ。したがって、ビタビデコーダ３８のＡＣＳユニットにより発生された最低パスメトリックは、第９図に示す５つのグループの内の１つのグループのスライスレベルを選択する。その後で、選択されたスライスレベルのセットをスライサ８２′が用いて、位相追跡器３６の出力をスライスし、加算器８３に供給する量子化された値を発生し、または選択されたスライスレベルのセットをスライサ７８′が用いて、位相追跡器３４の出力をスライスする。
第９図に示すスライスレベルの５つのセットを第１０図に示すスライスレベルの２つのセットに再編成できる。第１０図に示すそれらのスライスレベルの２つのセットは第９図に示すスライスレベルの５つのセットより多少頑丈さに欠けるが、それら２つのセットの選択処理はそれより簡単になる。スライス値の第１のセットＡ，Ｃ１，Ｃ２は６つのスライスレベルを持ち、スライス値の第２のセットＢ１，Ｂ２，Ｄ１，Ｄ２は７つのスライスレベルを持つ。スライサ７８′と８２′は第８図に示す７つのスライスレベルグループ、第９図に示す５つのスライスレベルグループ、または第１０図に示す２つのスライスレベルグループをそれぞれに適切に蓄積する。
それらの蓄積されたスライスレベルで、スライサ８２がビタビデコーダ４０のＡＣＳユニットからの最低パスメトリックに応答するのと同様にして、スライサ８２′はビタビデコーダ３８のＡＣＳユニットからの最低パスメトリックに応答し、スライサ８２がビタビデコーダ４０のＡＣＳユニットに応答するのと同様にして、スライサ７８′はビタビデコーダ９４のＡＣＳユニットからの最低パスメトリックに応答する。同様に、スライサ８２がビタビデコーダ４０のＡＣＳユニットに応答するのと同様にして、スライサ７８はビタビデコーダ８０のＡＣＳユニットからの最低パスメトリックに応答する。
本発明のいくつかの限定について上で説明した。他の変更を本発明の技術の当業者は行えるであろう。たとえば、トレリスエンコーダ５２は、本発明から逸脱することなしに、第３図に示すもの以外の他の態様を取ることができる。たとえば、エンコーダの状態の数を図示の数とは異ならせることができ、開示した帰還ではなくてフィードフォーワード・アーキテクチャを使用でき、帰還構成またはフィードフォーワード構成のいずれにも非系統的符号化を採用できる。
また、たとえば、直角振幅偏重（ＱＡＭ）および復調を用いるものなどの、ＶＳＢ以外の変調技術と復調技術を使用できる。
更に、８レベル記号に関連して本発明を説明したが、本発明は任意の数のレベルを持つ記号に使用できることを理解すべきである。
したがって、本発明の説明は、単なる例示として理解すべきであり、かつ当業者に本発明を実施する最良の態様を教示する目的のためのものである。本発明の要旨から逸脱することなく細部を大幅に変更でき、添付した請求の範囲の範囲内にある全ての変更の排他的な使用を留保する。
【図１】
0003717941.tif 000002
【図２】
0003717941.tif 000003
【図３】
0003717941.tif 000004
【図４】
0003717941.tif 000005
【図５】
0003717941.tif 000006
【図６】
0003717941.tif 000007
【図７】
0003717941.tif 000008
【図８】
0003717941.tif 000009
【図９】
0003717941.tif 000010
【図１０】
0003717941.tif 000011
【図１１】
0003717941.tif 000012
【図１２】
0003717941.tif 000013
【図１３】
0003717941.tif 000014
【図１４】
0003717941.tif 000015