(57)【特許請求の範囲】
【請求項１】
半導体素子と、
該半導体素子を底部に搭載すると共に、該底部の周囲にその位置よりも高い段部を形成した搭載部金属膜と、
該搭載部金属膜の周囲に離間して位置し、前記半導体素子の信号用電極部と電気的に接続した接続部金属膜と、
前記搭載部金属膜及び前記接続部金属膜の実装面側を露出させて前記半導体素子、搭載部金属膜及び接続部金属膜を樹脂封止した樹脂封止部を具備し、
前記搭載部金属膜の段部と前記半導体素子のグランド用電極部とを電気的に接続したことを特徴とする半導体装置。
【請求項２】
前記搭載部金属膜及び前記接続部金属膜は、実装面側より金層、パラジウム層、ニッケル層、及びパラジウム層の四層膜により形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置の製造に用いられるキャリア基板であって、金属基材の一面側に、中央部に向けて段状に低くなるように形成された搭載用凹部と、該搭載用凹部の周囲に離間して形成された接続用凹部とが形成され、前記搭載用凹部及び接続用凹部内に搭載部金属膜及び接続部金属膜がそれぞれ形成されていることを特徴とするキャリア基板。
【請求項４】
請求項３記載のキャリア基板の製造方法において、
前記金属基材の両面にエッチングレジストを塗布する工程と、
前記エッチングレジストに、前記金属基材の搭載用凹部に対応する部位に、中央抜きパターン及び該中央抜きパターンを囲むリング状抜きパターンをそれぞれ形成すると共に、前記金属基材の接続用凹部に対応する部位に、接続用抜きパターンを形成する工程と、
前記エッチングレジストをマスクとして前記金属基材をハーフエッチングし、前記リング状抜きパターンと中央抜きパターンとの間の金属基材をサイドエッチングにより除去して中央部よりも高いワイヤ接続用の段部を有する搭載用凹部を形成すると共に、該搭載用凹部の周囲に離間してワイヤ接続用の接続用凹部を形成する工程と、
前記エッチングレジストを金属膜形成用のマスクとして搭載用凹部及び接続用凹部に、搭載部金属膜及び接続部金属膜をそれぞれ形成する工程と、
前記金属膜形成用のマスクとして用いたエッチングレジストを除去する工程と含むことを特徴とするキャリア基板の製造方法。
【請求項５】
請求項３記載のキャリア基板を用いた半導体装置の製造方法において、
前記キャリア基板の搭載部金属膜に半導体素子を搭載する工程と、
前記半導体素子のグランド用電極部と前記搭載部金属膜の段部とをワイヤボンディング接続により電気的に接続すると共に、前記半導体素子の信号用電極部と前記接続部金属膜とをワイヤボンディング接続により電気的に接続する工程と、
前記搭載部金属膜、前記接続部金属膜及び前記半導体素子を封止して樹脂封止部を形成する工程と、
前記キャリア基板から前記樹脂封止部を前記搭載部金属膜及び接続部金属膜と共に分離する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記半導体素子を搭載部金属膜に搭載した後、前記キャリア基板の前記搭載部金属膜及び接続部金属膜上にスタッドバンプを形成する工程を有することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記金属基材をエッチングにより除去して前記キャリア基板から前記樹脂封止部を分離することを特徴とする請求項５又は６記載の半導体装置の製造方法。
【請求項８】
前記樹脂封止部を前記キャリア基板から引き剥がして分離することを特徴とする請求項５又は６記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する利用分野】
本発明は半導体装置及びその製造方法並びにキャリア基板及びその製造方法に関する。
【０００２】
【従来の技術】
今日、携帯電話などの小型の電子機器の普及により、該電子機器に装備されている半導体装置にも、小型化、低コスト化が求められている。従来のリードフレームに半導体素子を搭載した樹脂封止してなる半導体装置は、インナーリードからアウターリードへの引き回し面積や、実装面積が大きい。また、ＢＧＡ（Ball・Grid・Array）タイプの半導体装置は、半導体素子を搭載する基板を用いるため製造コストが高くなるなどの課題があった。
【０００３】
そこで、半導体装置を小型化して実装面積を縮小し、低コスト化を図ることを意図して、例えば特開平９−１６２３４８号公報に示す半導体装置が提案されている。この特開平９−１６２３４８号公報に示す半導体装置は、素子固定樹脂に搭載された半導体素子と、該半導体素子がエポキシ樹脂により封止されてなる樹脂パッケージと、該樹脂パッケージの実装面側に形成された樹脂突起を覆う金属膜とを有し、半導体素子の電極部と金属膜とがワイヤボンディングにより電気的に接続されている。この半導体装置は、リードフレームを用いた場合のような、インナーリードやアウターリードが不要であり、ＢＧＡタイプのような搭載基板が不要であり、金属膜が熱放散性を向上させたり、基板実装する際に接続端子と同様の機能を果たすため実装性が良い。
【０００４】
上記半導体装置のうち高周波用の半導体素子を搭載するものにおいては、ノイズの混入等を防止して電気的特性を安定させるため半導体素子を搭載する搭載部金属膜をグランド用端子として使用することが望ましい。よって、半導体素子のグランド用電極部と搭載部金属膜とを電気的に接続する必要がある。
例えば、図４に示す半導体装置５１において、半導体素子５２を搭載した搭載部金属膜５３及び半導体素子５２と電気的に接続された接続部金属膜５４は、実装面側に膨出して形成されている。この搭載部金属膜５３の周縁部には、グランド用接続部５５が外側に延設して形成されている。半導体素子５２のグランド用電極部とグランド用接続部５５とはワイヤ５６により電気的に接続されており、信号用電極部と接続部金属膜５４とはワイヤ５８により電気的に接続されている。
【０００５】
また、搭載部金属膜５３を可能な限りコンパクトに設計し、ワイヤ５６の長さを可能な限り短くするためには、グランド用接続部５５を半導体素子５２の直近に設けることが好ましい。このため、搭載部金属膜５３を段状に形成したいという要望があった。この搭載部金属膜５３を段状に形成するため、半導体装置５１の製造用のキャリア基板の製造方法について、図５（ａ）〜（ｈ）及び図６（ａ）（ｂ）を参照して説明する。尚、図５においては、接続部金属膜５４については、図示を省略するものとし、搭載部金属膜５３の形成工程を中心に説明する。
【０００６】
図５（ａ）において、例えば銅板などの金属基材６０の両面にエッチングレジスト（感光性レジスト）６１を塗布する。次に、図５（ｂ）において、所要の大きさに中央抜きパターン６２を形成すべくフォトマスクを重ね合わせて露光現像を行いレジストパターンを形成する（図６（ａ）参照）。次に、図５（ｃ）において、１段目のハーフエッチングを行い（金属基材６０の板厚の約１／４）、接続用凹部６３を形成する。この場合、金属基材６０に銅板を用いた場合には、エッチング液は塩化第２鉄などが好適に用いられる。次に、図５（ｄ）において、エッチングレジスト６１を剥離して、金属基材６０に接続用凹部６３が形成される。
【０００７】
図５（ｅ）において、接続用凹部６３が形成された金属基材６０に、再度エッチングレジスト（感光性レジスト）６１を塗布して、所要の大きさに中央抜きパターン６４を形成すべくフォトマスクをアライメントして重ね合わせて露光現像を行いレジストパターンを形成する（図６（ｂ）参照）。次に、図５（ｆ）において、２段目のハーフエッチングを行い（金属基材６０の板厚の約１／２）、搭載用凹部６５を形成する。次に、図５（ｇ）において、エッチングレジスト６１を剥離して、金属基材６０に深さの異なる接続用凹部６３と搭載用凹部６５が段状に形成される。尚、ハーフエッチングの面積や深さはフォトマスクの中央抜きパターンのデザインを変えることで、自在に調整できる。
【０００８】
次に、図５（ｈ）において、金属基材６０の接続用凹部６３と搭載用凹部６５以外の部位を図示しないレジストで覆って、電解めっき法、蒸着法或いはスパッタリング法などにより金属膜を多層形成する。これによって、搭載部金属膜５３が段状に形成されたキャリア基板６６が形成される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記キャリア基板６６の搭載部金属膜５３を段状に形成するために、金属基材６０に対してエッチングレジスト６１の塗布から露光現像を経てハーフエッチングを行うまでの工程を複数回繰り返すのは、製造工程が複雑になり、製造コストが増加する。また、例えばエッチングレジスト６１を露光現像して、大きさが異なる１回目の中央抜きパターン６２と２回目の中央抜きパターン６４とを重なる位置で形成する場合、高度なアライメント精度が要求されるため、不良品が多発して歩留まりが低下するおそれがあった。
【００１０】
本発明の目的は、上記従来技術の課題を解決し、製造工程を簡略化して、低コストで量産可能な半導体装置を及びその製造方法並びに該半導体装置に用いられるキャリア基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
即ち、半導体装置においては、半導体素子と、該半導体素子を底部に搭載すると共に、該底部の周囲にその位置よりも高い段部を形成した搭載部金属膜と、該搭載部金属膜の周囲に離間して位置し、半導体素子の信号用電極部と電気的に接続した接続部金属膜と、搭載部金属膜及び接続部金属膜の実装面側を露出させて半導体素子、搭載部金属膜及び接続部金属膜を樹脂封止した樹脂封止部とを具備し、搭載部金属膜の段部と半導体素子のグランド用電極部とを電気的に接続したことを特徴とする。
また、搭載部金属膜及び接続部金属膜は、実装面側より金層、パラジウム層、ニッケル層、及びパラジウム層の四層膜により形成されていることを特徴とする。
【００１２】
上記半導体装置の製造に用いられるキャリア基板においては、金属基材の一面側に、中央部に向けて段状に低くなるように形成された搭載用凹部と、該搭載用凹部の周囲に離間して形成された接続用凹部とが形成され、搭載用凹部及び接続用凹部内に搭載部金属膜及び接続部金属膜がそれぞれ形成されていることを特徴とする。
また、キャリア基板の製造方法においては、金属基材の両面にエッチングレジストを塗布する工程と、エッチングレジストに、金属基材の搭載用凹部に対応する部位に、中央抜きパターン及び該中央抜きパターンを囲むリング状抜きパターンをそれぞれ形成すると共に、金属基材の接続用凹部に対応する部位に、接続用抜きパターンを形成する工程と、エッチングレジストをマスクとして金属基材をハーフエッチングし、リング状抜きパターンと中央抜きパターンとの間の金属基材をサイドエッチングにより除去して中央部よりも高いワイヤ接続用の段部を有する搭載用凹部を形成すると共に、該搭載用凹部の周囲に離間してワイヤ接続用の接続用凹部を形成する工程と、エッチングレジストを金属膜形成用のマスクとして搭載用凹部及び接続用凹部に、搭載部金属膜及び接続部金属膜をそれぞれ形成する工程と、金属膜形成用のマスクとして用いたエッチングレジストを除去する工程と含むことを特徴とする。
【００１３】
また、上記キャリア基板を用いた半導体装置の製造方法においては、キャリア基板の搭載部金属膜に半導体素子を搭載する工程と、半導体素子のグランド用電極部と前記搭載部金属膜の段部とをワイヤボンディング接続により電気的に接続すると共に、前記半導体素子の信号用電極部と前記接続部金属膜とをワイヤボンディング接続により電気的に接続する工程と、搭載部金属膜、接続部金属膜及び半導体素子を封止して樹脂封止部を形成する工程と、キャリア基板から樹脂封止部を搭載部金属膜及び接続部金属膜と共に分離する工程とを含むことを特徴とする。
【００１４】
また、半導体装置の製造方法において、半導体素子を搭載部金属膜に搭載した後、キャリア基板の搭載部金属膜及び接続部金属膜上にスタッドバンプを形成する工程を有していても良い。
また、キャリア基板から樹脂封止部を搭載部金属膜及び接続部金属膜と共に分離する場合、金属基材をエッチングにより除去してキャリア基板から樹脂封止部を分離したり、或いは樹脂封止部をキャリア基板から引き剥がして分離しても良い。
【００１５】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面と共に詳述する。
本実施例では、携帯電話などの電子機器に用いられる高周波アナログ用ＩＣを搭載した半導体装置及びその製造方法について説明するものとする。図１（ａ）〜（ｊ）は半導体装置の製造工程を示す説明図、図２は金属膜の一例を示す断面説明図、図３は図１（ｂ）の矢印Ｃ−Ｃ矢視図である。
【００１６】
先ず、半導体装置の概略構成について説明する。図１（ｊ）において、１は半導体装置であり、以下の構成を有する。半導体素子２は接着剤層３を介して段状に形成された搭載部金属膜４の底部に搭載されている。この接着剤層３としては、熱放散性及び導電性を有する材料、例えば銀の粒子を含んだ導電性エポキシ樹脂剤が好適に用いられる。半導体素子２の電極部２ａのうちグランド用電極部は、搭載部金属膜４の底部の周囲に形成された該底部よりも高い段部４ａに金線などのワイヤ６により電気的に接続されている。また、半導体素子２の電極部２ａのうち信号用電極部は、搭載部金属膜４の周囲に離間して形成された接続部金属膜５と金線などのワイヤ６により電気的に接続されている。半導体素子２、該半導体素子２を搭載した搭載部金属膜４及び接続部金属膜５はエポキシ樹脂による樹脂封止部７に封止されている。搭載部金属膜４や接続部金属膜５は、樹脂封止部７の実装面側に突出して露出形成されている。本実施例では、搭載部金属膜４は半導体装置１のダイパッド、放熱板及びグランド端子部を兼用しており、接続部金属膜５は信号ラインとなる接続端子部として各々機能している。
【００１７】
また、搭載部金属膜４や接続部金属膜５は多層形成された金属膜により構成されている。本実施例では、図２に示すように、外層となる実装面側より金層９、パラジウム層１０、ニッケル層１１、及びパラジウム層１２の四層膜により形成されている。外層は基板端子とのはんだ接合性、内層はワイヤ６との接合性を考慮して様々な金属膜による組み合わせが適用可能である。
【００１８】
次に半導体装置１の製造工程について図１（ａ）〜（ｊ）及び図３を参照して説明する。
図１（ａ）において、銅板などの金属基材１３を用いてその両面にエッチングレジスト１４を塗布する。このエッチングレジスト１４には、例えば感光性樹脂が好適に用いられる。このエッチングレジスト１４上にフォトマスクを重ね合わせて露光現像することにより、金属膜形成部位に対応するエッチングレジスト１４を除去して図１（ｂ）に示すレジストパターン１５を形成する。具体的には、図３に示すように、金属基材１３の搭載用凹部１６に対応する部位に、中央抜きパターン２０及び該中央抜きパターン２０を囲むリング状抜きパターン２１を各々形成する。また、図１（ｂ）に示すように、金属基材１３の接続用凹部１７に対応する部位に、接続用抜きパターン２２を形成する。
【００１９】
次に、図１（ｃ）において、エッチングレジスト１４をマスクとして金属基材１３をハーフエッチングして搭載用凹部１６と接続用凹部１７を形成する。具体的には、リング状抜きパターン２１と中央抜きパターン２０間の金属基材１３をサイドエッチングにより除去して中央部よりも一段高い段部を有する搭載用凹部１６を形成すると共に、該搭載用凹部１６の周囲に離間して接続用凹部１７を形成する。
このように、搭載用凹部１６とその周囲に離間して接続用凹部１７が１回の露光エッチング工程でそれぞれ形成される。この場合、ハーフエッチングの面積や深さは、リング状抜きパターン２１と中央抜きパターン２０の大きさや形状などのフォトマスクのデザインを変えることで自在に調整できる。また、金属基材１３として銅板を用いた場合には、エッチング液には塩化第２鉄等が好適に用いられる。
【００２０】
次に、図１（ｄ）において、エッチングレジスト１４をマスクとして搭載用凹部１６及び接続用凹部１７内に電解めっきにより金属膜を多層形成して、搭載部金属膜４及び接続部金属膜５をそれぞれ形成する。前述したように実装面側より金層９、パラジウム層１０、ニッケル層１１、及びパラジウム層１２の四層膜にて形成する。
また、上記各金属膜は電解めっき法に限らず、蒸着法或いはスパッタリング法により形成しても良い。尚、各金属膜と金属基材１３との分離性を高めるため、予め、搭載用凹部１６及び接続用凹部１７に導電ペーストなどの分離性を高める部材を塗布しておいても良い。
【００２１】
次に、図１（ｅ）において、金属基材１３の両面を覆うエッチングレジストを除去してキャリア基板１８が形成される。キャリア基板１８の中央部には搭載部金属膜４が段状（本実施例では２段）に形成され、その周囲には接続部金属膜５が離間して多数形成されている。
【００２２】
次に、図１（ｆ）において、キャリア基板１８に形成された搭載部金属膜４に接着剤層３を介して半導体素子２を搭載する。接着剤層３としては、熱放散性及び導電性を考慮して銀の粒子を含んだエポキシ樹脂剤（銀ペースト）が好適に用いられる。
次いで、図１（ｇ）において、搭載部金属膜４の段部４ａ及び接続部金属膜５に、例えば金バンプなどのスタッドバンプ１９を形成する。このスタッドバンプ１９は、例えば特開平１０−７９４４８号に開示されたように、キャピラリを用いてパラジウム層１２に超音波溶接により金ボールをボールボンディングし、該金ボールをキャピラリの下動により一旦押し潰してから上動させて金ワイヤを切断することにより形成される。このように金ボールを押し潰すことにより、パラジウム層１２に強固に接合させることができる。また、スタッドバンプ１９とワイヤ６とは同一材質であるため、接合性を向上させることができる。尚、このスタッドバンプ１９は、ワイヤ６を直接接続部金属膜５や段部４ａに接合可能な場合には省略することも可能である。
【００２３】
次に、図１（ｈ）において、半導体素子２の電極部２ａと、搭載部金属膜４及び接続部金属膜５に形成されたスタッドバンプ１９とをワイヤ６により電気的に接続する。このとき、ワイヤボンディングはキャピラリにより先ずワイヤ６の一端を電極部２ａ側に接合してから他端をスタッドバンプ１９に接合する。或いは先ずワイヤ６の一端をスタッドバンプ１９に接合に接合してから他端を電極部２ａ側に接合しても良い。この場合には、ワイヤループの低背化を図ることができる。尚、高密度配線に伴うショート等の不具合を防止するため、金ワイヤ６は、絶縁材料により被覆された被覆ワイヤであっても良い。
【００２４】
次に、図１（ｉ）において、キャリア基板１８を図示しない樹脂封止装置に搬入して、エポキシ樹脂により樹脂封止する。キャリア基板１８の一面側に搭載された半導体素子２や搭載部金属膜４及び接続部金属膜５の半導体素子搭載面側は樹脂封止部７により覆われている。
【００２５】
次に、図１（ｊ）において、キャリア基板１８から樹脂封止部７を搭載部金属膜４及び接続部金属膜５と共に分離する。分離工程は、搭載部金属膜４及び接続部金属膜５に相当する各金属膜を残して金属基材１３をエッチングにより除去することにより分離しても良いし、或いは樹脂封止部７をキャリア基板１８から機械的に引き剥がすことにより分離しても良い。
【００２６】
このように、半導体装置１の搭載部金属膜４をハーフエッチングにより段状に形成したので、半導体素子２の直近に形成された段部４ａと半導体素子２のグランド用電極部とをワイヤ６により最短距離で接続できる。これによって、搭載部金属膜４をグランド端子部に形成することができ、半導体素子２へのノイズの侵入を抑えてシールド効果を高めることができる。
また、搭載部金属膜４を１回の露光エッチング工程を経て段状に形成できるので、半導体装置１の製造工程を大幅に簡略化して、低コストで量産化を図ることが可能である。
また、半導体装置１に用いられるキャリア基板１８及びその製造方法によれば、搭載部金属膜４を１回の露光エッチング工程を経て段状に形成できるので、２回目以降の露光エッチング工程を行う際に１回目に形成されたエッチングパターンに対してフォトマスクを高精度にアライメントする必要もないので、不良品の発生率を低減させて歩留まりを向上させることができる。
【００２７】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述した各実施例に限定されるのものではなく、例えば多層に形成した各金属膜の構成や材質は適宜変更可能であり、段状に形成した搭載部金属膜４の段部４ａの数などは任意に変更可能である等、発明の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【００２８】
【発明の効果】
本発明に係る半導体装置及びその製造方法を用いると、半導体装置の搭載部金属膜をハーフエッチングにより段状に形成したので、半導体素子の直近に形成された段部と半導体素子のグランド用電極部とをワイヤにより最短距離で接続できる。これによって、搭載部金属膜をグランド端子部に形成することができ、半導体素子へのノイズの侵入を抑えてシールド効果を高めることができる。
また、搭載部金属膜を１回の露光エッチング工程を経て段状に形成できるので、半導体装置の製造工程を大幅に簡略化して、低コストで量産化を図ることが可能である。
また、半導体装置に用いられるキャリア基板及びその製造方法によれば、搭載部金属膜を１回の露光エッチング工程を経て段状に形成できるので、２回目以降の露光エッチング工程を行う際に１回目に形成されたエッチングパターンに対してフォトマスクを高精度にアライメントする必要もないので、不良品の発生率を低減させて歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】半導体装置の製造工程を示す説明図である。
【図２】金属膜の一例を示す断面説明図である。
【図３】図１（ｂ）の矢印Ｃ−Ｃ矢視図である。
【図４】従来の半導体装置の断面説明図である。
【図５】従来のキャリア基板の製造工程を示す説明図である。
【図６】従来のエッチングレジストを示す説明図である。
【符号の説明】
１  半導体装置
２  半導体素子
２ａ  電極部
３  接着剤層
４  搭載部金属膜
４ａ  段部
５  接続部金属膜
６  ワイヤ
７  樹脂封止部
９  金層
１０，１２  パラジウム層
１１  ニッケル層
１３  金属基材
１４  エッチングレジスト
１５  レジストパターン
１６  搭載用凹部
１７  接続用凹部
１８  キャリア基板
１９  スタッドバンプ
２０  中央抜きパターン
２１  リング状抜きパターン
２２  接続用抜きパターン
【図１】
0003691993.tif 000002
【図２】
0003691993.tif 000003
【図３】
0003691993.tif 000004
【図４】
0003691993.tif 000005
【図５】
0003691993.tif 000006
【図６】
0003691993.tif 000007