(57)【特許請求の範囲】
【請求項１】
外部から、相互に異なるｍ個（但し、ｍは３以上の整数）の外部電圧Ｖｉ（但し、ｉは０≦ｉ＜ｍ−１のｍ個の整数）が供給されて、前記外部電圧ＶｉとＶｉ＋１との間のそれぞれの電圧を、内部に設けられた分圧回路によって、複数個の電圧にそれぞれ分圧することにより、前記ｍ個の外部電圧を含む２ｎ個（但し、ｎは階調を示すディジタルの映像信号のビット数であり、３以上の整数）の基準電圧を生成して出力する１つの基準電圧源と、前記ディジタルの映像信号に応じて該基準電圧源にて生成される１つの基準電圧を選択して出力する基準電圧選択回路をそれぞれ備えた複数の駆動回路とを有する液晶表示装置のＬＳＩにおいて、
前記外部電圧Ｖｒ−ｋからＶｒ＋ｋ（但し、ｋは１以上の整数、ｒは０≦ｒ−ｋ、ｒ＋ｋ≦ｉを満足する任意の整数）までの電圧によって生成される複数個の前記基準電圧と前記液晶表示装置における階調表示とが線形とみなされる関係であり、
前記基準電圧源は、前記外部電圧Ｖｒ−ｋとＶｒ＋ｋとの間の２ｋ−１個の前記外部電圧の供給を省略し、前記外部電圧Ｖｒ−ｋとＶｒ＋ｋとの間の電圧を前記基準電圧として生成する構成であり、
該基準電圧選択回路によって選択される電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファアンプを介して前記液晶表示装置に供給されることを特徴とする液晶表示装置のＬＳＩ。
【請求項２】
請求項１に記載のＬＳＩを用いたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、階調を示すディジタルの映像信号をＤ／Ａ変換して階調ごとに電圧の異なるアナログ駆動信号を出力する表示装置のＬＳＩ及びそれを用いた表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置等のように応答速度の遅い表示装置では、各絵素ごとにシリアルに送られて来る映像信号をソースドライバＬＳＩの各駆動回路が一定期間保持して出力し続けることができるようになっている。カラー液晶表示装置に使用されるこのようなソースドライバＬＳＩの構成を図７に示す。
【０００３】
ＲＧＢの各色の映像信号は、それぞれ３ビットずつのディジタルデータによって構成され、これによって各色ごとに８段階の階調を表示できるようになっている。また、この３ビットずつのディジタルデータは、ＲＧＢの各色ごとに９ビットずつ順次シリアルに送られて来る。
【０００４】
駆動回路１は、上記映像信号におけるＲＧＢの３色に対応して３個ずつ設けられ、図ではこれらを４０組、即ち１２０個備えた回路を示している。各駆動回路１は、サンプリングパルスＴSMP1〜ＴSMP40によって３ビットのディジタルデータをそれぞれサンプリングし保持すると共に、出力パルスＯＥによってこの３ビットのディジタルデータをＤ／Ａ変換し、８段階の基準電圧Ｖ0〜Ｖ7のいずれかの電圧を有するアナログ駆動信号Ｏ1〜Ｏ120に変換して出力することができるようになっている。
【０００５】
上記サンプリングパルスＴSMP1〜ＴSMP40は、図示しないシフトクロック回路によって一定周期ごとに発生される４０種類のパルスであり、この一定周期の間に順次異なるタイミングで出力されるそれぞれのサンプリングパルスＴSMP1〜ＴSMP40が各組の３個の駆動回路１に入力されるようなっている。従って、各組の駆動回路１では、このサンプリングパルスＴSMP1〜ＴSMP40によってＲＧＢの各色のディジタルデータをサンプリングし保持する。
【０００６】
また、上記出力パルスＯＥは、サンプリングパルスＴSMP1〜ＴSMP40の１周期ごとに発せられるパルスである。従って、全ての駆動回路１は、それぞれのタイミングでサンプリングしたディジタルデータを、この出力パルスＯＥによって一斉にアナログ駆動信号Ｏ1〜Ｏ120に変換し、この駆動信号Ｏ1〜Ｏ120の出力を次の出力パルスＯＥが発せられるまで保持することができる。
【０００７】
上記ソースドライバＬＳＩにおける第ｎ番目の駆動信号Ｏnを出力する従来の駆動回路１を図８に示す。
【０００８】
３ビットのディジタルデータＤ0〜Ｄ2は、サンプリングフリップフロップ１１に入力され、サンプリングパルスＴSMPnの立ち上がり時にラッチされるようになっている。また、このサンプリングフリップフロップ１１にラッチされたディジタルデータＤ0〜Ｄ2は、出力パルスＯＥの立ち上がり時にホールドフリップフロップ１２にラッチされるようになっている。従って、このホールドフリップフロップ１２は、一旦ラッチしたディジタルデータＤ0〜Ｄ2を次の出力パルスＯＥの立ち上がり時まで出力し続けることができ、サンプリングフリップフロップ１１は、この間に次のディジタルデータＤ0〜Ｄ2のサンプリングを行うことができる。
【０００９】
上記ホールドフリップフロップ１２が出力するディジタルデータＤ0〜Ｄ2は、デコーダ１３に入力されるようになっている。デコーダ１３は、３ビットのディジタルデータＤ0〜Ｄ2を復号して、８つの出力のうち１つのみを選択する回路である。そして、このデコーダ１３の８つの出力は、８個のアナログスイッチ１４の制御入力にそれぞれ接続されている。従って、デコーダ１３は、入力されたディジタルデータＤ0〜Ｄ2の値に対応する１個のアナログスイッチ１４のみを選択して導通させることになる。また、各アナログスイッチ１４には、それぞれ８段階の電圧を有する基準電圧Ｖ0〜Ｖ7が入力されると共に、これら各アナログスイッチ１４の出力が一括されて駆動回路１の出力を構成するようになっている。従って、デコーダ１３によって１個のアナログスイッチ１４が選択されて導通すると、このアナログスイッチ１４を介していずれか１つの基準電圧Ｖ0〜Ｖ7のみが駆動回路から出力されることになり、これによってＤ／Ａ変換したアナログ駆動信号Ｏnの出力を得ることができる。
【００１０】
【発明が解決しようとする課題】
ところが、上記従来の駆動回路１では、基準電圧Ｖ0〜Ｖ7がアナログスイッチ１４を介してそのまま表示装置に送られるので、この基準電圧Ｖ0〜Ｖ7を供給する電源が直接各絵素を駆動することになる。しかも、液晶表示装置等では、上記のように多数の駆動回路１が一斉にアナログ駆動信号Ｏnを出力するため、この駆動電流が大きなものとなる。
【００１１】
このため、従来の駆動回路１では、基準電圧Ｖ0〜Ｖ7における８段階の各電圧ごとに大容量の電源が必要となり、電源回路が複雑かつ高価なものになるという問題があった。しかも、映像信号の階調を表すディジタルデータのビット数が増加すれば、この基準電圧の段階数も指数的に増大する。従って、より豊富な階調を有する映像信号を取り扱う駆動回路では、大容量の電源がさらに多数必要となるだけでなく、これらの駆動回路を集積化した場合に、外部から供給する電源の入力端子数が多くなりすぎ、実質的にＬＳＩの製造が不可能になるという問題も生じていた。
【００１２】
本発明は、上記事情に鑑み、駆動回路の出力に電流増幅回路を設けることにより、容量の小さな電源によって基準電圧を供給することができるＬＳＩ及びそれを用いた表示装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本発明の液晶表示装置のＬＳＩは、外部から、相互に異なるｍ個（但し、ｍは３以上の整数）の外部電圧Ｖｉ（但し、ｉは０≦ｉ＜ｍ−１のｍ個の整数）が供給されて、前記外部電圧ＶｉとＶｉ＋１との間のそれぞれの電圧を、内部に設けられた分圧回路によって、複数個の電圧にそれぞれ分圧することにより、前記ｍ個の外部電圧を含む２ｎ個（但し、ｎは階調を示すディジタルの映像信号のビット数であり、３以上の整数）の基準電圧を生成して出力する１つの基準電圧源と、前記ディジタルの映像信号に応じて該基準電圧源にて生成される１つの基準電圧を選択して出力する基準電圧選択回路をそれぞれ備えた複数の駆動回路とを有する液晶表示装置のＬＳＩにおいて、前記外部電圧Ｖｒ−ｋからＶｒ＋ｋ（但し、ｋは１以上の整数、ｒは０≦ｒ−ｋ、ｒ＋ｋ≦ｉを満足する任意の整数）までの電圧によって生成される複数個の前記基準電圧と前記液晶表示装置における階調表示とが線形とみなされる関係であり、前記基準電圧源は、前記外部電圧Ｖｒ−ｋとＶｒ＋ｋとの間の２ｋ−１個の前記外部電圧の供給を省略し、前記外部電圧Ｖｒ−ｋとＶｒ＋ｋとの間の電圧を前記基準電圧として生成する構成であり、該基準電圧選択回路によって選択される電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファアンプを介して前記液晶表示装置に供給されることを特徴としており、そのことにより上記目的が達成される。
【００１６】
本発明の液晶表示装置は、上記ＬＳＩを用いたことを特徴としており、そのことにより上記目的が達成される。
【００１７】
以下に作用を説明する。
【００１８】
電流増幅器は入力インピーダンスが大きく出力インピーダンスが小さいため、入力側に僅かな電流を供給するだけで、表示装置が必要とする大きな電流を出力させることができる。従って、基準電圧源は、ほとんど電流を供給する必要がなくなり、容量の小さい電源でも足りるようになる。
【００１９】
この結果、本発明によれば、大容量の電源を各階調に対応する電圧ごとにそれぞれ用意するという必要がなくなり、電流増幅器にのみ大容量の電源を供給すればよくなるので、電源の構成を簡素化することができるようになる。
【００２０】
また、例えば従来の駆動回路の多数の基準電圧を抵抗等による分圧によって得たとすると、ここから大きな電流を供給すれば、各抵抗等での電圧降下が変化して出力電圧も大きく変動することになる。ところが、このように基準電圧源からほとんど電流を供給する必要がなくなると、各階調に対応する多数の基準電圧をそれよりも少ない数の電源電圧を分圧して得たものとしても、出力電圧が変動するようなことはなくなる。また、基準電圧選択回路が１又は２の基準電圧を選択し、１つの基準電圧を選択した場合にこの電圧を出力し、２つの基準電圧を選択した場合にはこれらの電圧を分圧した中間の電圧を出力するようにしたとしても、出力電圧が変動するということがなくなる。そして、これらいずれの場合にも少ない種類の電圧に基づいて各階調に対応する多数の出力電圧を得ることができるようになる。
【００２１】
この結果、本発明によれば、駆動回路を集積化した場合に、外部から供給する電源の種類を少なくして入力端子数を削減することができるようになる。しかも、階調数は、ディジタルの映像信号のビット数の増加に応じて指数的に増加するので、このビット数が大きくなると、各階調に対応する電源電圧をそれぞれ別個にＬＳＩに供給することはほとんど不可能となる。このため、上記のようにして外部から供給する電源の種類を少なくすることができれば、多数ビットによる豊富な階調の映像信号を取り扱うことができる駆動回路のＬＳＩを容易に作成することができるようになる。
【００２２】
しかも、基準電圧源と電流増幅器との間の基準電圧選択回路にも僅かな電流しか流れないため、ここで使用するアナログスイッチ等のインピーダンスが高い場合にも電圧降下がほとんど生じないので、出力電圧に影響を与えるようなことがなくなる。従って、駆動回路を集積化した場合に、基準電圧選択回路にチップ上での占有面積が小さい素子を使用することができ、これによって電流増幅器を増設するための回路スペースを確保して、ＬＳＩのチップ面積が増加するのを防止することもできる。
【００２３】
【発明の実施の形態】
本発明を実施例について以下に説明する。
【００２４】
図１に本発明の第１実施例にかかる駆動回路のブロック図を示す。なお、前記図８に示した従来例と同様の機能を有する構成部材には同じ番号を付記する。
【００２５】
本実施例は、カラー液晶表示装置のソースドライバＬＳＩに用いられ、前記図７と同様に、３ビットのディジタルデータを８段階のアナログ駆動信号に変換して出力する駆動回路１について説明する。
【００２６】
３ビットのディジタルデータＤ0〜Ｄ2は、サンプリングフリップフロップ１１にパラレルに入力されるようになっている。サンプリングフリップフロップ１１は、３個のＤフリップフロップをパラレルに配置した回路であり、各Ｄフリップフロップのデータ入力ＤにディジタルデータＤ0〜Ｄ2の各ビットが入力されるようになっている。また、各Ｄフリップフロップのクロック入力ＣＫには、対応するサンプリングパルスＴSMPnがそれぞれ入力されるようになっている。従って、このサンプリングフリップフロップ１１は、サンプリングパルスＴSMPnの立ち上がり時に３ビットのディジタルデータＤ0〜Ｄ2をラッチしてサンプリングし、以降次のサンプリングパルスＴSMPnの立ち上がりまでラッチしたディジタルデータＤ0〜Ｄ2を出力Ｑから出力することになる。
【００２７】
上記サンプリングフリップフロップ１１から出力される３ビットのディジタルデータＤ0〜Ｄ2は、ホールドフリップフロップ１２にパラレルに入力されるようになっている。ホールドフリップフロップ１２も、３個のＤフリップフロップをパラレルに配置した回路であり、各Ｄフリップフロップのデータ入力ＤにディジタルデータＤ0〜Ｄ2の各ビットが入力されるようになっている。また、各Ｄフリップフロップのクロック入力ＣＫには、出力パルスＯＥがそれぞれ入力されるようになっている。従って、このホールドフリップフロップ１２は、出力パルスＯＥの立ち上がり時に３ビットのディジタルデータＤ0〜Ｄ2をラッチし、以降次の出力パルスＯＥの立ち上がりまでラッチしたディジタルデータＤ0〜Ｄ2を出力Ｑから出力し続けることになる。
【００２８】
上記ホールドフリップフロップ１２から出力される３ビットのディジタルデータＤ0〜Ｄ2は、デコーダ１３にパラレルに入力されるようになっている。デコーダ１３は、３ビットのディジタルデータＤ0〜Ｄ2を復号し、８つの出力のうちこのディジタルデータＤ0〜Ｄ2の値（１０進法で０から７の値をとる）に１対１で対応する１つの出力の論理値のみを“１”として選択し、他の７つの出力の論理値を“０”とする回路である。また、このデコーダ１３の８つの出力は、８個のアナログスイッチ１４の制御入力にそれぞれ接続されている。アナログスイッチ１４は、ＭＯＳ・ＦＥＴを使用した無接点スイッチ回路であり、制御入力の論理値が“１”となる場合に入出力間を導通させるようになっている。
【００２９】
上記８個のアナログスイッチ１４の入力には、それぞれ基準電圧源から供給される８種類の基準電圧Ｖ0〜Ｖ7が入力されるようになっている。この基準電圧Ｖ0〜Ｖ7は、各電圧がＶ0＜Ｖ1＜Ｖ2＜Ｖ3＜Ｖ4＜Ｖ5＜Ｖ6＜Ｖ7の関係にあるＤ／Ａ変換のためのアナログ基準電圧である。また、８個のアナログスイッチ１４の出力は、一括されて電流増幅器１５の入力に接続されている。電流増幅器１５は、入力インピーダンスが大きく出力インピーダンスが小さいバッファアンプであり、入力電圧がそのまま出力電圧となるが、入力側にはほとんど電流が流入せず、出力側から大きな電流を取り出すことができるようになっている。そして、この電流増幅器１５の出力がアナログ駆動信号Ｏnとして駆動回路１から出力されることになる。
【００３０】
上記構成の駆動回路１の動作を説明する。
【００３１】
３ビットのディジタルデータＤ0〜Ｄ2は、サンプリングパルスＴSMPnの立ち上がり時にサンプリングフリップフロップ１１にラッチされサンプリングが行われる。また、このサンプリングフリップフロップ１１にラッチされたディジタルデータＤ0〜Ｄ2は、出力パルスＯＥの立ち上がり時にホールドフリップフロップ１２にラッチされる。そして、このホールドフリップフロップ１２は、次の出力パルスＯＥが立ち上がるまでラッチしたディジタルデータＤ0〜Ｄ2の出力を保持し続ける。また、サンプリングフリップフロップ１１は、この間に再びサンプリングパルスＴSMPnが立ち上がり次のディジタルデータＤ0〜Ｄ2をラッチして順次サンプリングを行う。
【００３２】
上記ホールドフリップフロップ１２から出力されるディジタルデータＤ0〜Ｄ2は、デコーダ１３に入力される。デコーダ１３は、このディジタルデータＤ0〜Ｄ2の値に対応するいずれか１つの出力のみを“１”として、この出力に制御入力が接続するアナログスイッチ１４を導通させる。すると、このアナログスイッチ１４に入力されるいずれかの基準電圧Ｖ0〜Ｖ7が電流増幅器１５に入力される。そして、この電流増幅器１５から出力されるアナログ駆動信号Ｏnが駆動回路１の出力として図示しない液晶表示装置の絵素に送られることになる。
【００３３】
ここで、電流増幅器１５は、入力インピーダンスが大きく出力インピーダンスが小さいため、入力側にほとんど電流が流入することなく、液晶表示装置の絵素に十分の大きさの電流を供給することができる。従って、基準電圧Ｖ0〜Ｖ7を供給する基準電圧源は、電流増幅器１５に僅かな電流を供給するだけでいいので、容量の小さい電源でも足りるようになる。
【００３４】
この結果、本実施例によれば、基準電圧源は、８段階の各基準電圧Ｖ0〜Ｖ7ごとに大容量の電源を用意する必要がなくなり、この基準電圧Ｖ0〜Ｖ7を電流増幅する電流増幅器１５にのみ大容量の電源を供給すればよくなるので、電源の構成を簡素化することができるようになる。
【００３５】
また、従来は、各アナログスイッチ１４に大きな駆動電流がそのまま流れていたため、ＯＮ抵抗をできるだけ小さくする必要があった（例えば３ｋΩ以下）。しかしながら、本実施例では、アナログスイッチ１４にほとんど電流が流れないため、ＯＮ抵抗が大きくなっても電圧降下は僅かとなるので問題が生じない。従って、各アナログスイッチ１４のＬＳＩチップ上に占めるレイアウト面積を縮小することができるので、これによって電流増幅器１５の占有面積の増加分を補い、ソースドライバＬＳＩが従来よりも大きくなるのを防止することができる。
【００３６】
図２及び図３に本発明の第２実施例を示す。図２は駆動回路のブロック図、図３は図２の駆動回路を組み合わせたソースドライバＬＳＩのブロック図である。なお、上記図７，図８及び図１に示した従来例及び第１実施例と同様の機能を有する構成部材には同じ番号を付記する。
【００３７】
本実施例は、カラー液晶表示装置のソースドライバＬＳＩに用いられ、４ビットのディジタルデータを１６段階のアナログ駆動信号に変換して出力する駆動回路１について説明する。
【００３８】
４ビットのディジタルデータＤ0〜Ｄ3は、サンプリングフリップフロップ１１及びホールドフリップフロップ１２を介してデコーダ１３にパラレルに入力されるようになっている。そして、サンプリングフリップフロップ１１及びホールドフリップフロップ１２は、それぞれ４個のＤフリップフロップをパラレルに配置した回路であり、また、デコーダ１３も４ビットのディジタルデータＤ0〜Ｄ3を復号し１６の出力を選択する回路であるという点を除き、上記図１に示した第１実施例と同様の構成である。
【００３９】
上記デコーダ１３の１６の出力は、１６個のアナログスイッチ１４の制御入力にそれぞれ接続されている。この１６個のアナログスイッチ１４の入力には、それぞれ分圧回路２から供給される１６段階の基準電圧Ｖ0〜Ｖ15が入力されるようになっている。また、この１６個のアナログスイッチ１４の出力は、一括されて電流増幅器１５の入力に接続されている。このアナログスイッチ１４及び電流増幅器１５も、図１に示した第１実施例と同様のものである。そして、この電流増幅器１５の出力がアナログ駆動信号Ｏnとして駆動回路１から出力されることになる。
【００４０】
上記基準電圧Ｖ0〜Ｖ15は、各電圧がＶ0＜Ｖ1＜Ｖ2＜〜＜Ｖ14＜Ｖ15の関係にあるＤ／Ａ変換のためのアナログ基準電圧であり、外部の電源から供給される５種類の電圧Ｖ0、Ｖ4、Ｖ8、Ｖ12、Ｖ15に基づき分圧回路２によって生成されたものである。分圧回路２は、１５個の抵抗Ｒを直列に接続し、各抵抗Ｒ間のノード及びこれら直列接続された抵抗Ｒの両端のノードにそれぞれ電流増幅器２１を接続した回路である。そして、外部からの５種類の電圧Ｖ0、Ｖ4、Ｖ8、Ｖ12、Ｖ15は、それぞれ電圧Ｖ0、Ｖ4の間、電圧Ｖ4、Ｖ8の間及び電圧Ｖ8、Ｖ12の間に４個の抵抗Ｒを介すと共に、電圧Ｖ12、Ｖ15の間に３個の抵抗Ｒを介するように、これら１５個の抵抗Ｒの直列回路に入力されるようになっている。また、この分圧回路２における各電流増幅器２１の出力が上記基準電圧Ｖ0〜Ｖ15として、駆動回路１に供給されることになる。
【００４１】
ソースドライバＬＳＩは、図３に示すように、映像信号におけるＲＧＢの３色にそれぞれ対応して上記駆動回路１を３個ずつ１組とし、合計で４０組、即ち１２０個備えている。ＲＧＢの各色の映像信号は、それぞれ４ビットずつのディジタルデータによって構成され、これによって各色ごとに１６段階の階調を表示できるようになっている。また、この４ビットずつのディジタルデータは、ＲＧＢの各色ごとにそれぞれの駆動回路１に１２ビットずつ順次シリアルに送られるようになっている。
【００４２】
サンプリングパルスＴSMP1〜ＴSMP40は、図示しないシフトクロック回路によって一定周期ごとに発生される４０種類のパルスであり、この一定周期の間に順次異なるタイミングで出力されるそれぞれのサンプリングパルスＴSMP1〜ＴSMP40が各組の３個の駆動回路１に入力されるようなっている。従って、各組の駆動回路１では、このサンプリングパルスＴSMP1〜ＴSMP40によってＲＧＢの各色のディジタルデータを４ビットずつ順にサンプリングし保持する。
【００４３】
また、出力パルスＯＥは、サンプリングパルスＴSMP1〜ＴSMP40の１周期ごとに発せられるパルスである。従って、全ての駆動回路１は、それぞれのタイミングでサンプリングしたディジタルデータを、この出力パルスＯＥによって一斉にアナログ駆動信号Ｏ1〜Ｏ120に変換し、この駆動信号Ｏ1〜Ｏ120の出力を次の出力パルスＯＥが発せられるまで保持することができる。
【００４４】
分圧回路２は、全ての駆動回路１に共通して１個だけ設けられ、図２に示すように外部の電源から供給される電圧Ｖ0、Ｖ4、Ｖ8、Ｖ12、Ｖ15に基づいて１６段階の基準電圧Ｖ0〜Ｖ15を生成し、電流増幅器２１を介して各駆動回路１に供給するようになっている。
【００４５】
上記構成の駆動回路１の動作を説明する。
【００４６】
図２に示すように、ディジタルデータＤ0〜Ｄ3は、サンプリングフリップフロップ１１でサンプリングされホールドフリップフロップ１２で保持されて、デコーダ１３及びアナログスイッチ１４によってＤ／Ａ変換され、電流増幅器１５を介しアナログ駆動信号Ｏnとして駆動回路１から出力される。そして、入力されるディジタルデータＤ0〜Ｄ3が４ビットであり、出力されるアナログ駆動信号Ｏnが１６段階の階調を有する点以外は、上記図１に示した実施例の場合と同様である。
【００４７】
ただし、本実施例では、外部の電源が供給する５種類の電圧Ｖ0、Ｖ4、Ｖ8、Ｖ12、Ｖ15に基づいて１６段階の基準電圧Ｖ0〜Ｖ15を生成する。即ち、基準電圧Ｖ0、Ｖ4、Ｖ8、Ｖ12、Ｖ15は、外部からの電圧をそのまま出力したものであるが、基準電圧Ｖ1〜Ｖ3、Ｖ5〜Ｖ7、Ｖ9〜Ｖ11は、それぞれ４個の抵抗Ｒによって分圧されたものとなる。また、基準電圧Ｖ13、Ｖ14は、３個の抵抗Ｒによって分圧されたものとなる。従って、これら１６段階の各基準電圧Ｖ0〜Ｖ15は、５種類の電圧Ｖ0、Ｖ4、Ｖ8、Ｖ12、Ｖ15に基づきそれぞれ表１の値を示すことになる。
【００４８】
【表１】
0003727014.tif 000002
【００４９】
そして、このようにして生成された基準電圧Ｖ0〜Ｖ15は、それぞれ電流増幅器２１を介して各アナログスイッチ１４に入力されることになる。
【００５０】
ここで、上記基準電圧Ｖ0〜Ｖ15は、分圧回路２の電流増幅器２１と駆動回路１の電流増幅器１５を介して出力されることになる。従って、電流増幅器２１の入力にほとんど電流を供給することなく、電流増幅器１５の出力から大きな電流を取り出すことができるので、各基準電圧Ｖ0〜Ｖ15を分圧回路２の抵抗Ｒで分圧して生成することが可能となる。
【００５１】
この結果、本実施例の場合には、基準電圧源の電流容量が小さなもので足りるだけでなく、外部の電源から５種類の電圧Ｖ0、Ｖ4、Ｖ8、Ｖ12、Ｖ15を供給するだけで、ソースドライバＬＳＩ内部で１６段階の基準電圧Ｖ0〜Ｖ15を生成することができるようになるので、ＬＳＩの入力端子数を削減することができるようになる。即ち、図１に示した第１実施例では、８段階の基準電圧Ｖ0〜Ｖ7で足りたが、本実施例のように１６段階の基準電圧Ｖ0〜Ｖ15を使用する場合には、そのままではこの基準電圧Ｖ0〜Ｖ15の入力のために１６の入力端子が必要となる。そして、さらにディジタルデータのビット数を増やすと、階調数も指数的に増加することになり、それに応じた数の入力端子を設けることは、現実にはほとんど不可能となる。このため、本実施例のようにして外部から電源が供給する電圧の種類を少なくすることができれば、入力端子数に制約されることなく、多数ビットによる豊富な階調の映像信号を取り扱うソースドライバＬＳＩを作成できるようになる。
【００５２】
なお、本実施例では、分圧回路２における各基準電圧Ｖ0〜Ｖ15の出力にそれぞれ電流増幅器２１を設けたが、駆動回路１の電流増幅器１５の入力インピーダンスが十分に大きい場合には、これらの電流増幅器２１を省略することもできる。
【００５３】
図４乃至図６に本発明の第３実施例を示す。図４は駆動回路のブロック図、図５及び図６はそれぞれアナログスイッチのＯＮ時における等価回路である。なお、上記図７，図８及び図１〜図３に示した従来例及び実施例と同様の機能を有する構成部材には同じ番号を付記する。
【００５４】
本実施例は、図１に示した第１実施例と同様に、カラー液晶表示装置のソースドライバＬＳＩに用いられ、３ビットのディジタルデータを８段階のアナログ駆動信号に変換して出力する駆動回路１について説明する。
【００５５】
３ビットのディジタルデータＤ0〜Ｄ2は、図１に示した第１実施例と同様に、サンプリングフリップフロップ１１及びホールドフリップフロップ１２を介してデコーダ１３にパラレルに入力されるようになっている。
【００５６】
ただし、本実施例のデコーダ１３は、５つの出力によって構成され、ディジタルデータＤ0〜Ｄ2の値に対応して出力を１つ又は２つだけ“１”とするようになっている。従って、このデコーダ１３の出力に制御入力が接続されるアナログスイッチ１４も５個設けられ、各アナログスイッチ１４には、５種類の基準電圧Ｖ0、Ｖ2、Ｖ4、Ｖ6、Ｖ7がそれぞれ入力されるようになっている。そして、ディジタルデータＤ0〜Ｄ2がデコーダ１３に入力されると、１個又は２個のアナログスイッチ１４が導通して５種類の基準電圧Ｖ0、Ｖ2、Ｖ4、Ｖ6、Ｖ7のいずれか１又は２種類を出力することになる。
【００５７】
また、上記各アナログスイッチ１４は、ＯＮ抵抗が共に抵抗値Ｒとして等しくなるように形成されているが、基準電圧Ｖ0を入力するアナログスイッチ１４のみＯＮ抵抗が２倍の抵抗値２Ｒとなるように形成されている。そして、この５個のアナログスイッチ１４の出力は、一括されて電流増幅器１５の入力に接続され、この電流増幅器１５の出力がアナログ駆動信号Ｏnとして駆動回路１から出力されることになる。
【００５８】
上記構成の駆動回路１の動作を説明する。
【００５９】
図１に示した第１実施例と同様に、ディジタルデータＤ0〜Ｄ2は、サンプリングフリップフロップ１１でサンプリングされホールドフリップフロップ１２で保持されてデコーダ１３に送られるようになっている。
【００６０】
ただし、本実施例では、デコーダ１３がこのディジタルデータＤ0〜Ｄ2に対応して１個又は２個のアナログスイッチ１４を導通させる。ここで、ＯＮ抵抗が同じ抵抗値Ｒとなるアナログスイッチ１４が同時に導通した場合には、例えば図５に示すように、これらのアナログスイッチ１４に入力される基準電圧が等分に分圧された電圧が出力されることになる。また、例えば図６に示すように、ＯＮ抵抗が２倍の抵抗値２Ｒとなるアナログスイッチ１４と他のアナログスイッチ１４とが同時に導通した場合には、これらのアナログスイッチ１４に入力される基準電圧が２対１に分圧された電圧が出力されることになる。そして、このデコーダ１３に入力するディジタルデータＤ0〜Ｄ2の各値に応じた出力電圧は、表２に示す通りとなる。
【００６１】
【表２】
0003727014.tif 000003
【００６２】
この結果、本実施例の場合にも、基準電圧源の電流容量が小さなもので足りるだけでなく、図２に示した第２実施例と同様に、外部の電源から５種類の電圧Ｖ0、Ｖ2、Ｖ4、Ｖ6、Ｖ7を供給するだけで、ソースドライバＬＳＩ内部で８段階の電圧を出力することができるようになるので、ＬＳＩの入力端子数を削減することができるようになる。
【００６３】
なお、本実施例で電圧Ｖ0を入力するアナログスイッチ１４のＯＮ抵抗のみを他のアナログスイッチ１４の２倍に設定したのは、液晶表示装置の低電圧部分での特性が非線形となるので、これを補償するためである。また、上記第２実施例や本実施例では、それぞれ基準電圧源から５種類の電圧を供給するようにしているが、これは、液晶表示装置における入力電圧と階調表示との関係の非線形性の補正やガンマ補正を外部からこれらの電圧を調整して行うことができるようにするためである。従って、外部の電源が供給する電圧の種類はさらに少なくすることが可能であり、例えば第２実施例における電圧Ｖ4と電圧Ｖ12との間の特性が実用上線形とみなしてよいとすれば、電圧Ｖ8を省略して４種類の電圧を供給するだけでよくなる。
【００６４】
【発明の効果】
以上の説明から明らかなように、本発明によれば、各階調ごとに大容量の電源を用意する必要がなくなり、電源回路を簡素化することができるようになる。また、分圧によって各階調に対応する多数の電圧を得ることができるので、駆動回路を集積化した場合にも、電源用の入力端子数を少なくすることができるようになる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すものであって、駆動回路のブロック図である。
【図２】本発明の第２実施例を示すものであって、駆動回路のブロック図である。
【図３】本発明の第２実施例を示すものであって、図２の駆動回路を組み合わせたソースドライバＬＳＩのブロック図である。
【図４】本発明の第３実施例を示すものであって、駆動回路のブロック図である。
【図５】本発明の第３実施例を示すものであって、アナログスイッチのＯＮ時における等価回路である。
【図６】本発明の第３実施例を示すものであって、アナログスイッチのＯＮ時における等価回路である。
【図７】従来例を示すものであって、ソースドライバＬＳＩのブロック図である。
【図８】従来例を示すものであって、駆動回路のブロック図である。
【符号の説明】
１    駆動回路
２    分圧回路
１３  デコーダ
１４  アナログスイッチ
１５  電流増幅器
【図１】
0003727014.tif 000004
【図２】
0003727014.tif 000005
【図３】
0003727014.tif 000006
【図４】
0003727014.tif 000007
【図５】
0003727014.tif 000008
【図６】
0003727014.tif 000009
【図７】
0003727014.tif 000010
【図８】
0003727014.tif 000011