(57)【特許請求の範囲】
【請求項１】
制御信号の電位レベルの状態に応じて互いに電位レベルの異なる第１、第２の基準電位を選択的に出力する基準電位回路と、
抵抗素子と上記抵抗素子の一端に接続された容量素子とを含み、上記制御信号の電位レベルの状態に応じて、上記抵抗素子を介して上記容量素子の充電放電を行って充電電荷に応じた電位レベルの信号を出力するＣＲ時定数回路と、
上記ＣＲ時定数回路からの出力と上記基準電位回路からの出力との電位レベルを比較して判定出力を発生する比較回路と、
上記比較回路の判定出力に基づいて電位レベルの異なる２つの状態を有する上記制御信号を発生して、この制御信号を上記基準電位回路に供給する制御回路とを具備し、更に上記制御信号はバッファ回路を介して上記抵抗素子の他端に出力されることを特徴とするＣＲ発振回路。
【請求項２】
上記制御回路は上記比較回路の判定出力が反転するごとに、制御信号の状態を反転保持して、上記基準電位回路による第１、第２の基準電位の切り替えを行うもので、この切り替えから特定時間の間は上記制御信号の状態反転動作を禁止する禁止回路を有していることを特徴とする請求項１記載のＣＲ発振回路。
【請求項３】
上記制御回路は、上記制御信号を反転保持するフリップフロップ回路と、このフリップフロップ回路からの出力を上記特定時間分遅延する遅延回路と、この遅延回路の出力と上記比較回路からの判定出力とに基づいて上記フリップフロップ回路の反転保持動作を禁止する論理回路とからなる上記禁止回路とを有することを特徴とする請求項２記載のＣＲ発振回路。
【発明の詳細な説明】
【０００１】
【発明の技術分野】
本発明はＣＲ発振回路に関するものである。
【０００２】
【従来の技術】
従来のＣＲ発振回路は図５に示すような構成をとっていた。５１は基準電源であり、電源端子ＶＤＤ、ＶＳＳ間に抵抗ｒ１、ｒ２およびｒ３を直列に接続し、抵抗ｒ１、ｒ２の接続点から第１の基準電位Ｖ１を、抵抗ｒ２、ｒ３の接続点から第２の基準電位Ｖ２（ここでＶ２＞Ｖ１＞０とする。）を得るようにしてある。５２はＣＲ時定数回路であり、バッフッア回路５３の出力と電源端子ＶＳＳとの間に直列に接続された抵抗ｒ４、コンデンサｃ１とからなり、バッファ回路５３の出力レベルに応じてコンデンサｃ１を充放電する。コンデンサｃ１と抵抗ｒ４との接続点を出力端子Ｏｕｔ１としてある。５４、５５は第１、第２のＯＰ（Ｏｐｅｒａｔｉｏｎａｌ）アンプ回路であり、第１のＯＰアンプ回路５４は−入力端子に基準電位Ｖ１を受け、＋入力端子をＣＲ時定数回路の出力端子Ｏｕｔ１の電位を受ける。第２のＯＰアンプ回路５５は＋入力端子に基準電位Ｖ２を受け、−入力端子に出力端子Ｏｕｔ１の電位を受ける。ｆ１、ｆ２は縦続に接続されたフリップフロップ回路であり、フリップフロップ回路ｆ１のセット入力端子Ｓバー、リセット端子Ｒバーにはそれぞれ第２のＯＰアンプ回路５５の出力、第１のＯＰアンプ回路５４の出力が印加され、フリップフロップ回路ｆ２の出力端子Ｑ’バーはインバータ５６に接続されている。インバータ５６の出力はバッファ回路５３の入力となり、バッフア回路５３はこれにより、発振出力を発生する。現在、以上のようなＣＲ発振回路では抵抗ｒ４、コンデンサｃ１以外を集積化し、抵抗ｒ４、コンデンサｃ１を外付けとしたものが一般的である。
【０００３】
このＣＲ発振回路の発振動作は次のようなものである。例えば、図６（ａ）のタイミングｔ１においてＣＲ時定数回路５２が放電動作中であれば、第１のＯＰアンプ回路５４、第２のＯＰアンプ回路５５はともに出力が“Ｈ”である。これにより、フリップフロップ回路ｆ１、ｆ２はその出力状態を保持している。放電が進み、タイミングｔ２に出力端子Ｏｕｔ１の電位が基準電位Ｖ１より低くなると第１のＯＰアンプ回路５４は出力を反転し“Ｌ”とする。これにより、フリップフロップ回路ｆ１の出力端子Ｑ、Ｑバーはそれぞれ、“Ｌ”、“Ｈ”となってフリップフロップ回路ｆ２の出力端子Ｑ’Ｑ’バーはそれぞれ、“Ｈ”、“Ｌ”となる。これによってインバータ５６は出力を“Ｈ”とし、バッフア回路５３の出力を“Ｈ”とし、ＣＲ時定数回路５２は放電動作を止めて充電動作を開始する。この後、充電によって出力端子Ｏｕｔ１の電位が基準電位Ｖ１より高くなり、第１のＯＰアンプ回路５４の出力は“Ｈ”に戻るが、フリップフロップ回路ｆ１、ｆ２はその出力状態を保持し、充電動作は続けられる。さらに、充電がすすみタイミングｔ３に出力端子Ｏｕｔ１の電位が基準電位Ｖ２より高くなると、第２のＯＰアンプ回路５５は出力を反転し“Ｌ”とする。これにより、フリップフロップ回路ｆ１の出力端子Ｑ、Ｑバーはそれぞれ、“Ｈ”、“Ｌ”となってフリップフロップ回路ｆ２の出力端子Ｑ’Ｑ’バーはそれぞれ、“Ｌ”、“Ｈ”となる。これによってＣＲ時定数回路５２は充電動作を止めて放電動作を開始する。この直後、充電によって出力端子Ｏｕｔ１の電位が基準電位Ｖ２より低くなり、第２のＯＰアンプ回路５５の出力は“Ｈ”に戻るが、フリップフロップ回路ｆ１、ｆ２はその出力状態を保持し、放電動作は続けられる。このような一連の動作を繰り返すことにより、バッファ回路５３の出力端子Ｏｕｔ２より、図６（ａ）のＯｕｔ２に示すような発振出力が得られる。
【０００４】
【発明が解決しようとする課題】
図５に示すＣＲ発振回路の動作は理想的には上述のとおりであるが、実際は第１のＯＰアンプ回路５４、第２のＯＰアンプ回路５５は入力オフセット特性を有し、それぞれ単純に図６（ａ）に示したように出力端子Ｏｕｔ１の電位と基準電位Ｖ１、Ｖ２とを比較するものではない。すなわち、ＯＰアンプ回路のオフセット特性により、＋入力端子に基準にして−入力端子側の入力電位を例えばオフセット電圧Ｖｏだけ下げる（ここでは、下げるものとするが、逆に上げる場合もある。）。このため、出力端子Ｏｕｔ１の電位を、第１のＯＰアンプ回路５４、第２のＯＰアンプ回路５５においてそれぞれ逆極性の入力端子、＋入力端子、−入力端子に入力した場合、図６（ｂ）に示すように、出力端子Ｏｕｔ１の電位は第１のＯＰアンプ回路５４では、基準電位Ｖ１よりオフセット電圧Ｖｏだけ低い電位Ｖ１’と比較され、第２のＯＰアンプ回路５５では逆に基準電位Ｖ２よりオフセット電圧Ｖｏだけ高い電位Ｖ２’と比較されることとなる。このため、所定の放電電位である第１の基準電位Ｖ１、所定の充電電位である第２の基準電位Ｖ２となってもさらに放電、充電がすすまなければ判定出力が生じず、放電完了、充電完了両方の判定出力が遅れることとなる。このため、図６（ｂ）の発振出力波形を示すＯｕｔ２は、図６（ａ）のＯｕｔ２のような理想的な波形に比べ、周期が長い（周波数が低い）ものとなる。このようにＣＲ発振回路の発振周波数に影響を及ぼすオフセット電圧は、集積化の際にコントロールすることが難しく、ＣＲ発振回路の周波数設定を難しくする要因の一つであった。
【０００５】
【課題を解決するための手段】
そこで、本発明では、ＣＲ時定数の充電放電動作を制御する制御信号の電位レベルに応じて比較に用いる第１、第２の基準電位を選択的に出力する基準電位回路を設け、ＣＲ時定数回路の充電電荷に対応した電位のレベル判定に用いる比較回路を１つとし、一方の入力にＣＲ時定数回路の充電電荷に対応した電位を入力し、他方の入力には選択的に出力される第１、第２の基準電位を入力してこれらを比較し、この判定出力に基づいて電位レベルの異なる２つの状態を有する上記制御信号を発生する制御回路を設ける。これにより、オフセット電圧によってそれぞれ第１、第２の基準電位からずれた比較動作において実際に基準とされる電位のそれぞれのずれのベクトルを同じくし、所定の充電および放電完了時の電位を同じベクトルのずれをもって判定可能として入力オフセット電圧が発振周波数に及ぼす影響を少なくしてＣＲ発振回路の周波数設定を容易にし、ひいては、高精度の周波数設定が可能なＣＲ発振回路を提供する。
【０００６】
【発明の実施の形態】
御信号の電位レベルの状態に応じて互いに電位レベルの異なる第１、第２の基準電位を選択的に出力する基準電位回路と、抵抗素子と容量素子とを含み、上記制御信号の電位レベルの状態に応じて、上記抵抗を介して上記容量素子の充電放電を行って充電電荷に応じた電位レベルの信号を出力するＣＲ時定数回路と、
上記ＣＲ時定数回路からの出力と上記基準電位回路からの出力との電位レベルを比較して判定出力を発生する比較回路と、上記比較回路の判定出力に基づいて電位レベルの異なる２つの状態を有する上記制御信号を発生する制御回路とを具備するこＣＲ発振回路を構成することが好ましい。
【０００７】
また、上記制御回路は上記比較回路の判定出力が反転するごとに、制御信号の状態を反転保持して、上記基準電位回路による第１、第２の基準電位の切り替えを行うもので、この切り替えから特定時間の間は上記制御信号の状態反転動作を禁止する禁止回路を有することも好ましい。
【０００８】
また、上記制御回路は、上記制御信号を反転保持するフリップフロップ回路と、このフリップフロップ回路からの出力を上記特定時間分遅延する遅延回路と、この遅延回路の出力と上記比較回路からの判定出力とに基づいて上記フリップフロップ回路の反転保持動作を禁止する論理回路とからなる上記禁止回路とを有することも好ましい。
【０００９】
【実施例】
次に本発明の一実施例のＣＲ発振回路について説明する。まず、本例の構成について図１を参照しながら説明する。なお、同図において図５と同じ符号で示したものは図５のものと同様のものである。
【００１０】
同図において、１は基準電位回路であり、電源端子ＶＳＳ、ＶＤＤ間で直列に接続された抵抗ｒ１、ｒ２およびｒ３と、一方の端子をそれぞれ抵抗ｒ１、ｒ２との接続点、抵抗ｒ２、ｒ３との接続点に接続され、他端を共通の出力端子Ｏｕｔ０に接続した第１、第２のトランスミッションゲートｔｒ１、ｔｒ２とからなる。第１、第２のトランスミッションゲートｔｒ１、ｔｒ２はそれぞれれ第１の基準電位Ｖ１、Ｖ２を通過させるものであり、出力端子Ｏｕｔ０からは後述する制御信号に応じて第１の基準電位Ｖ１、Ｖ２が選択的に出力される。
【００１１】
２はＣＲ時定数回路であり、抵抗ｒ４とコンデンサｃ１とからなる。時定数回路２は後述する制御信号によって充電放電動作を制御され、出力端子Ｏｕｔ１からは充電電荷に応じた電位が出力される。
【００１２】
３はＯＰアンプ回路であり、＋入力にＣＲ時定数回路２の出力端子Ｏｕｔ１の電位が印加され、−入力には出力端子Ｏｕｔ０からの第１または第２の基準電位が印加されており、理想的には出力端子Ｏｕｔ１の電位が出力端子Ｏｕｔ０の電位を越える毎に出力を“Ｈ”とし、すなわち、判定出力を発生する。しかしながら、一般的にＯＰアンプ回路３はオフセット電圧を有しており、ここでは、ＯＰアンプ回路３は、＋入力端子を基準にして−入力端子側の入力電位を例えばオフセット電圧Ｖｏだけ下げる入力特性をもち、実際には出力端子Ｏｕｔ１の電位が出力端子Ｏｕｔ０の電位からオフセット電圧Ｖｏだけ低い電位を越える毎に判定出力“Ｈ”を発生するものとする。
【００１３】
４は制御回路であり、インバータ回路ｉ１〜ｉ４と、フリップフロップ回路ｆ１と、遅延回路ｄ１と、ＮＡＮＤゲートｎａ１と、ＮＯＲゲートｎｏ１とからなる。フリップフロップ回路ｆ１は、出力端子Ｑバーから制御信号を発生し、これを反転保持する。この制御信号は端子Ｎ１バーから出力され、トランスミッションゲートｔｒ１、ｔｒ２においてそれぞれＮチャネルＭＯＳトランジスタ、ＰチャネルＭＯＳトランジスタのゲートに印加される。また、この制御信号はインバータｉ１により反転され、その出力端子Ｎ１から出力され、トランスミッションゲートｔｒ１、ｔｒ２において、それぞれＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタのゲートに印加されるものである。すなわち、制御信号により、トランスミッションゲートｔｒ１、ｔｒ２が交互に開閉され、第１、第２の基準電位Ｖ１、Ｖ２の切り替えが行われるのである。遅延回路ｄ１はインバータｉ１、ｉ２を介して制御信号を受け、制御信号を特定時間Ｔ０だけ遅延する。ＮＡＮＤゲートｎａ１とＮＯＲゲートｎｏ１の一方の入力端子にはインバータ回路ｉ３を介してＯＰアンプ回路３からの判定出力が入力され、他方の端子には遅延回路ｄ１からの遅延出力が入力される。ＮＡＮＤゲートｎａ１、とＮＯＲゲートｎｏ１はそれぞれフリップフロップ回路ｆ１のセット用、リセット用のものであり、ＮＡＮＤゲートｎａ１からの出力はフリップフロップ回路ｆ１のセット端子Ｓバーに、ＮＯＲゲートｎｏｒ１からの出力はインバータｉ４を介してフリップフロップ回路ｆ１のリセット端子Ｒバーに入力されている。これら遅延回路ｄ１、ＮＡＮＤゲートｎａ１、ＮＯＲゲートｎｏ１、インバータｉ３、ｉ４により、第１、第２の基準電位Ｖ１、Ｖ２のの切り替えから特定時間の間、上記制御信号の状態反転動作を禁止する禁止回路４０が構成される。
【００１４】
５はバッファ回路であり、インバータｉ１、ｉ２、ｉ５を介した制御信号を受けて出力を“Ｈ”、“Ｌ”とする。バッファ回路５の出力端子と電源端子ＶＳＳとの間にはＣＲ時定数回路２を構成する抵抗ｒ４、コンデンサｃ１が直列に接続され、コンデンサｃ１はバッファ回路５の出力レベルに応じて充電放電される。
【００１５】
なお、本例においては、ＣＲ時定数回路２以外の上記構成要素を１つのチップに集積化し、このチップに抵抗ｒ４、コンデンサｃ１を外付けしてＣＲ時定数回路２を構成することとする。
【００１６】
次に本例の動作について、図１および図２、３に示す図１の各端子の波形を示す波形図を参照しながら説明する。
【００１７】
図２においてはＣＲ発振回路２の出力端子Ｏｕｔ１の波形および発振出力とされるインバータｉ１を介した制御信号、すなわち発振出力Ｎ１を１周期分示してある。図３は図２のタイミングＴ１〜Ｔ２、Ｔ３〜Ｔ４における各端子の波形を詳細に説明するためのものであり、図２に比べ特に時間軸を拡大して示してある。
【００１８】
まず、図２のタイミングＴ１〜Ｔ２における動作、すなわち、ＣＲ時定数回路２においてコンデンサｃ１への充電が進み、出力端子Ｏｕｔ１が第２の基準電位Ｖ２からオフセット電位Ｖｏだけ低い電位Ｖ２’を越えるタイミングの前後の動作について説明する。このとき、フリップフロップ回路ｆ１の出力端子Ｑバーの出力、すなわち制御信号は“Ｌ”に保持され、バッファ回路５の出力を“Ｈ”としてコンデンサｃ１が充電されている。
【００１９】
タイミングＴ１においてはＯＰアンプ回路３の出力端子Ｎ２は“Ｌ”、インバータｉ３の出力端子Ｎ３は“Ｈ”、遅延回路ｄ１の出力端子Ｎ４は“Ｌ”となっている。ＮＡＮＤゲートｎａ１、ＮＯＲゲートｎｏ１は、ともに一方の入力として出力端子Ｎ３の出力を受け、他方の入力として出力端子Ｎ４の出力を受けており、ここではそれぞれ“Ｈ”、“Ｌ”を出力している。また、ＮＯＲゲートｎｏ１の出力“Ｌ”はインバータｉ４を介して“Ｈ”に反転される。これらにより、フリップフロップ回路ｆ１のセット端子Ｓバー、リセット端子Ｒバーはともに“Ｈ”となっており、フリップフロップ回路ｆ１は出力端子Ｑバーの制御信号を“Ｌ”に保持しているのである。
【００２０】
タイミングＴ１１においてコンデンサｃ１への充電が進み、出力端子Ｏｕｔ１が電位Ｖ２’を越えると、ＯＰアンプ回路３の出力端子Ｎ２の出力は“Ｈ”、インバータｉ３の出力端子Ｎ３の出力は“Ｌ”となる。ＮＡＮＤゲートｎａ１は一方に入力されている遅延回路ｄ１の出力端子Ｎ４の出力“Ｌ”により、他方の入力を無効としてあり、出力端子Ｎ３からの出力が“Ｌ”となっても出力“Ｈ”を保持しており、これにより、セット端子Ｓバーは“Ｈ”に保持されている。ＮＯＲゲートｎｏ１は、出力端子Ｎ３からの出力が“Ｌ”となることにより、出力を“Ｈ”とする。これにより、リセット端子Ｒバー１は“Ｌ”となり、フリップフロップ回路ｆ１は出力を反転し、出力端子Ｑバーは“Ｈ”となる。これによって、インバータｉ１の出力端子Ｎ１からの出力が“Ｌ”となり、第２のトランスミッションゲートｔｒ２がオフ、第１のトランスミッションゲートｔｒ１がオンとなり、出力端子Ｏｕｔ０からの出力が第２の基準電位Ｖ２から第１の基準電位Ｖ１に切り替わる。この切り替え時に出力端子Ｏｕｔ０の出力にスイッチングノイズがのる。図３では便宜上、このようなノイズをタイミングＴ１１より遅れたタイミングＴ１２におけるｎ１として示してある。また、出力端子Ｑバーからの制御信号“Ｈ”はインバータｉ１、ｉ２、ｉ５を介してバッファ回路５の出力を“Ｌ”とし、これによりコンデンサｃ１の放電が開始される。
【００２１】
タイミングＴ１２においてはノイズｎ１の影響で、ＯＰアンプ回路３の出力Ｎ２およびインバータｉ３の出力Ｎ３は急激に“Ｈ”、“Ｌ”を繰り返す。しかしながら、フリップフロップ回路ｆ１をセットするＮＡＮＤゲートｎａ１は、その他方の入力である遅延回路ｄ１の出力Ｎ４が制御信号Ｑバーに対して特定時間Ｔ０の遅れを持っており、制御信号Ｑバーが“Ｈ”となってから特定時間Ｔ０の間は制御信号Ｑバーを“Ｌ”として保持している、すなわち出力Ｎ４が“Ｌ”に保持されているので、この間インバータｉ３からの出力Ｎ３の入力を無効とされる。また、ＮＯＲゲートｏｒ１の出力は“Ｈ”、“Ｌ”を繰り返すが、フリップフロップ回路ｆ１に対しては再リセット、保持を指定するものとなるため、出力端子Ｑバーからの出力は“Ｈ”に保持される。このように、基準電位切り替えの際のノイズによるＯＰアンプ回路３の出力Ｎ２の反転に対して制御信号が反転することは禁止され、ノイズによる寄生発振は防止される。
【００２２】
また、タイミングＴ１３において、基準電位の切り替えから特定時間Ｔ０が経過し、遅延回路ｄ１の出力Ｎ４も“Ｈ”となる。これにより、ＮＡＮＤゲートｎａ１においてはインバータｉ３の出力Ｎ３の入力が有効となる。このタイミングは、基準電位の切り替えによるノイズの発生が既に無くなっていると見なせるように設定されたタイミングであり、出力端子Ｏｕｔ０は第１の基準電位Ｖ１を安定して出力しており、ＯＰアンプ回路３の出力Ｎ２は安定して“Ｈ”である。このため、ＮＡＮＤゲートｎａ１においてインバータｉ３の出力Ｎ３の入力を有効としてもノイズの影響を受ける危険性はない。また、ＮＯＲゲートｎｏ１においては逆にインバータｉ３の出力Ｎ３の入力が無効になり、出力を“Ｌ”に保持し、これにより、ＯＰアンプ回路３の出力Ｎ２に関わらず、フリップフロップ回路ｆ１のリセット端子Ｒバーが“Ｈ”に保持される。
【００２３】
次に図２のタイミングＴ３〜Ｔ４の動作、すなわち、ｃ１の放電が進み、出力端子Ｏｕｔ１が第１の基準電位Ｖ１からオフセット電位Ｖｏだけ低い電位Ｖ１’を越えるタイミングの前後の動作について説明する。
【００２４】
タイミングＴ１３と同様の放電動作状態にあるタイミングＴ３の状態から、コンデンサｃ１の放電が進み、タイミングＴ３１に出力端子Ｏｕｔ１の電位が第１の基準電位Ｖ１からオフセット電位Ｖｏだけ低い電位Ｖ１’を越えて低くなると、ＯＰアンプ回路３の出力Ｎ２は“Ｌ”となる。これによってＮＡＮＤゲートｎａ１の出力の電位は“Ｌ”となり、すなわち、フリップフロップ回路ｆ１のセット端子Ｓバーの電位は“Ｌ”となり、フリップフロップ回路ｆ１がセットされ、出力端子Ｑバーは“Ｌ”となる。これにより、第１のトランスミッションゲートｔｒ１がオフ、第２のトランスミッションゲートｔｒ２がオンとなり、基準電位が第１の基準電位Ｖ１から第２の基準電位Ｖ２に切り替わる。この切り替え時にも出力端子Ｏｕｔ０にスイッチングノイズがのる。ここでは、これをタイミングＴ３２におけるｎ２で示してある。また、出力端子Ｑバーからの制御信号“Ｌ”により、コンデンサｃ１の充電が開始される。
【００２５】
タイミングＴ３２におけるノイズｎ２の影響でＯＰアンプ回路３の出力Ｎ２およびインバータｉ３の出力Ｎ３は急激に“Ｈ”、“Ｌ”を繰り返す。しかしながら、基準電位の切り替えから特定時間が経過するまで、フリップフロップ回路ｆ１をリセットするＮＯＲゲートｎｏ１は、遅延回路ｄ１の出力端子Ｎ４の出力“Ｈ”により、インバータｉ３の出力Ｎ３の入力を無効とされている。これにより、制御信号の反転は禁止される。この後、基準電位の切り替えから特定時間Ｔ０が満了するタイミングＴ３３においては、出力端子Ｎ４からの出力が“Ｌ”となり、フリップフロップ回路ｆ１をリセットするＮＯＲゲートｎｏ１はインバータｉ３の出力Ｎ３の入力を有効とされる。これ以降のタイミングＴ４においてはタイミングＴ１と同様の充電動作状態となる。
【００２６】
以上の動作を繰り返すことにより、出力端子Ｏｕｔ１からは図２のＯｕｔ１に示すような波形が、出力端子Ｎ１からは同図のＮ１に示すような波形が得られる。本例では、１つのＯＰアンプ回路３の一方の入力端子にはＣＲ時定数回路２の出力端子Ｏｕｔ１からの充電電荷に応じた電位を入力し、他方の端子には、これと比較するための第１の基準電位Ｖ１、第２の基準電位Ｖ２を選択的に入力するように構成した。これにより、実際に出力端子Ｏｕｔ１と比較される電位Ｖ１’、Ｖ２’はともに第１、第２の基準電位Ｖ１、Ｖ２からオフセット電圧Ｖｏだけ低電位側にずれたものとなる。これにより、所定の充電および放電完了時の電位を同じベクトルのずれをもって判定可能となり、入力オフセット電圧による発振周波数への影響を少なくすることができる。これにより、ＣＲ発振回路の周波数設定を容易にし、ひいては、高精度の周波数設定が可能なＣＲ発振回路を提供する。また、ＯＰアンプ回路が１つですみ、規模の縮小、簡素化を進めることができる。
【００２７】
また、基準電位の切り替えから特定時間が満了するまでＯＰアンプ回路３の判定出力に応じて制御信号が反転することを禁止したので、基準電位の切り替えによるノイズの影響をうけることのない安定した発振動作を可能としている。
【００２８】
なお、このようなノイズの影響を抑えるためには、制御回路４を用いず図４に示すように構成することも可能である。同図においてはインバータｉ３の出力端子Ｎ３の出力を図１における端子Ｎ１の出力と置き替え、ＯＰアンプ回路３の出力端子Ｎ２の出力を端子Ｎ１バーの出力と置き替えて用いており、インバータｉ３の出力をインバータｉ６を介してインバータｉ５に出力している。また、ＣＲ時定数回路６を出力端子Ｏｕｔ０に接続してノイズを吸収するようにしてある。ただし、この場合、ノイズを効果的に吸収するため、ＣＲ時定数回路の抵抗ｒ５、コンデンサｃ２のサイズを適当に大きく設定する必要がある。
【００２９】
【発明の効果】
本発明によれば、１つの比較回路を、その基準電位を切り替えて用いるようにしたため、比較回路の入力オフセット電圧による発振周波数への影響を少なくすることができ、ＣＲ発振回路の周波数設定を容易とする。ひいては、高精度の周波数設定が可能なＣＲ発振回路を提供することが可能となる。
【００３０】
また、禁止回路を設けることにより、基準電位の切り替えに伴う寄生発振を防止することができる。このため、安定した発振動作が可能なＣＲ発振回路を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例のＣＲ発振回路の構成を説明するための説明図。
【図２】図１の動作説明のための波形図。
【図３】図１の動作説明のための波形図。
【図４】本発明の他の例を説明するための説明図。
【図５】従来のＣＲ発振回路の構成を示す説明図。
【図６】図５の動作説明のための波形図。
【符号の説明】
１      基準電位回路
２      ＣＲ時定数回路
３      ＯＰアンプ回路（比較回路）
４      制御回路
４０    禁止回路
【図１】
0003622102.tif 000002
【図２】
0003622102.tif 000003
【図３】
0003622102.tif 000004
【図４】
0003622102.tif 000005
【図５】
0003622102.tif 000006
【図６】
0003622102.tif 000007