(57)【特許請求の範囲】
【請求項１】
１周期が水平方向の１画素に対応する画像クロック信号と位相ロックした水平同期信号を含み、前記画像クロック信号に同期してレベルが変化するアナログ画像信号を、前記水平同期信号に位相ロックしたサンプリングクロック信号を用いてサンプリングし、ディジタル信号に変換するＡ／Ｄ変換手段を有し、前記ディジタル信号に応じて表示素子を駆動して画像を表示する画像表示装置において、
前記Ａ／Ｄ変換手段の出力信号のレベルが所定閾値より大きいか否かに応じて、前記出力信号を２値化し、該２値化した信号の値が変化する変化点を検出する変化点検出手段と、
検出した変化点の数を所定期間単位でカウントするカウント手段と、
静止画像信号を入力した状態で、前記サンプリングクロック信号の周波数ｆｓ及び前記水平同期信号に対する位相φを変更して、前記カウント手段の出力が最大値に飽和する周波数ｆｓ０及び位相φ０を探索する飽和点探索手段とを備え、
前記サンプリングクロック信号の周波数ｆｓ及び位相φを、それぞれ前記周波数ｆｓ０及び位相φ０に設定することを特徴とする画像表示装置。
【請求項２】
前記飽和点探索手段は、前記静止画像信号の垂直方向の画素数を検出することにより探索範囲を決定する探索範囲決定手段を有し、該探索範囲決定手段により決定された探索範囲内で前記周波数ｆｓを変化させることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記カウント手段は、検出した変化点の数を１フレーム単位でカウントすることを特徴とする請求項１または２に記載の画像表示装置。
【請求項４】
前記カウント手段は、１水平同期期間の前記変化点を画素単位で記憶するラインメモリを有し、１水平同期期間内の同じ位置の変化点は重複してカウントしないことを特徴とする請求項３に記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータがそのディスプレイに表示するために生成する画像信号（以下「ＰＣ画像信号」という）のように、画素単位でディジタル的に生成された画像信号を表示する画像表示装置に関する。
【０００２】
【従来の技術】
パーソナルコンピュータのディスプレイに表示される画像を拡大して表示するために、画像信号を大型の画面に投射するプロジェクタ装置が広く使用されている。この場合、パーソナルコンピュータからはアナログのＰＣ画像信号（ＲＧＢ信号）がプロジェクタ装置に入力される。そして、プロジェクタ装置では、入力されるＲＧＢ信号をＡ／Ｄ変換し、それにより得られるディジタル信号で例えば液晶ライトバルブを駆動することにより、ＰＣ画像信号を投射するようにしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＰＣ画像信号は、解像度（表示画素数）の違いによりＶＧＡ信号（水平６４０×垂直４８０画素）、ＳＶＧＡ信号（水平８００×垂直６００画素）、ＸＧＡ信号（水平１０２４×垂直７６８）など、異なる規格の信号があり、またＶＧＡ信号、ＳＶＧＡ信号等であっても水平同期周波数が少しずつ異なるなる信号が存在するため、以下のような問題がある。
【０００４】
図４は、この問題点を説明するための図であり、プロジェクタ装置に入力されるもとのＰＣ画像信号ＳＯＲＧは、一例として水平方向の画素毎に白黒反転する信号として示している（同図（ａ））。このＰＣ画像信号ＳＯＲＧは、水平同期信号と位相ロックした画像クロック信号を基準として生成されるので、信号ＳＯＲＧが反転する位相も水平同期信号と位相ロックしている。ここで、ＰＣ画像信号ＳＯＲＧを、上記信号生成時に使用された画像クロック信号の周波数ｆＣＬＧより低い周波数ｆｓ１のサンプリングクロック信号ＣＬＳ１（同図（ｂ））を用いてサンプリングすると、サンプリングされる信号ＳＳ１は同図（ｃ）に示すようになる一方、周波数ｆＣＬＧより高い周波数ｆｓ２のサンプリングクロック信号ＣＬＳ２（同図（ｄ））を用いてサンプリングすると、サンプリングされる信号ＳＳ２は同図（ｅ）に示すようになり、いずれも元の信号を忠実に再現できないことになる。また、サンプリングクロック信号の位相φがずれても、サンプリングされる信号はその波形が変化する。
【０００５】
同図（ｆ）は、周波数及び位相が元の画像クロック信号とほぼ一致したサンプリングクロック信号を示し、これを用いてサンプリングすることにより、元のＰＣ画像信号を忠実にサンプリングすることができる。
【０００６】
したがって、従来のプロジェクタ装置では、サンプリングクロック信号の周波数ｆｓ及び位相φを、使用者が手動で調整するための調整機構が設けられている。そのため使用者は、表示するＰＣ画像信号の仕様が変わるたびに、例えば縦縞の画像を表示して周波数ｆｓ及び位相φを最適値に調整する必要がある。
【０００７】
本発明はこの点に着目してなされたものであり、仕様の異なるＰＣ画像信号が入力された場合でも、サンプリングクロック信号の周波数及び位相を自動的に最適値に設定できるようにした画像表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため請求項１に記載の発明は、１周期が水平方向の１画素に対応する画像クロック信号と位相ロックした水平同期信号を含み、前記画像クロック信号に同期してレベルが変化するアナログ画像信号を、前記水平同期信号に位相ロックしたサンプリングクロック信号を用いてサンプリングし、ディジタル信号に変換するＡ／Ｄ変換手段を有し、前記ディジタル信号に応じて表示素子を駆動して画像を表示する画像表示装置において、前記Ａ／Ｄ変換手段の出力信号のレベルが所定閾値より大きいか否かに応じて、前記出力信号を２値化し、該２値化した信号の値が変化する変化点を検出する変化点検出手段と、検出した変化点の数を所定期間単位でカウントするカウント手段と、静止画像信号を入力した状態で、前記サンプリングクロック信号の周波数ｆｓ及び前記水平同期信号に対する位相φを変更して、前記カウント手段の出力が最大値に飽和する周波数ｆｓ０及び位相φ０を探索する飽和点探索手段とを備え、前記サンプリングクロック信号の周波数ｆｓ及び位相φを、それぞれ前記周波数ｆｓ０及び位相φ０に設定することを特徴とする。
【０００９】
請求項２に記載の発明は、前記飽和点探索手段は、前記静止画像信号の垂直方向の画素数を検出することにより探索範囲を決定する探索範囲決定手段を有し、該探索範囲決定手段により決定された探索範囲内で前記周波数ｆｓを変化させることを特徴とする。
【００１０】
請求項３に記載の発明は、前記カウント手段は、検出した変化点の数を１フレーム単位でカウントすることを特徴とする。
請求項４に記載の発明は、前記カウント手段は、１水平同期期間の前記変化点を画素単位で記憶するラインメモリを有し、１水平同期期間内の同じ位置の変化点は重複してカウントしないことを特徴とする。
【００１１】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
図１は、本発明の一実施形態にかかるプロジェクタ装置の光学系の構成を模式的に示す図である。この装置は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応した液晶ライトバルブを備える３板式の透過型プロジェクタ装置であり、この装置の光学系は、光源１と、ダイクロイックミラー２、３、６、８と、全反射ミラー４、７と、画像ソースとしての液晶ライトバルブ５Ｒ、５Ｇ、５Ｂと、ズーム機能を有する投射レンズユニット９とを備えている。
【００１２】
この光学系によれば、光源１から出射された光が、ダイクロイックミラー２及び３によりＲＧＢの３色に分光され、それぞれ液晶ライトバルブ５Ｒ、５Ｇ、５Ｂに入射される。液晶ライトバルブ５Ｒ〜５Ｂに入射された光は、プロジェクタ装置に入力される画像データに応じた強度の変調が行われる。強度変調されＲＧＢの３色の光がダイクロイックミラー６、８によって合成され、投射レンズユニット９を介して画像表示面１０に拡大投射される。
【００１３】
図２は、図１に示すプロジェクタ装置の電気回路系のうち、入力されるアナログＲＧＢ信号に応じて、サンプリングクロック信号の周波数ｆｓ及び位相φを最適値に設定し、入力ＲＧＢ信号のＡ／Ｄ変換（アナログ−ディジタル変換）を行うＡ／Ｄ変換部のブロック図である。このＡ／Ｄ変換部は、ＲＧＢ信号のそれぞれに対応したＡ／Ｄ変換回路１１Ｒ，１１Ｇ，１１Ｂと、ディジタル化されたＲＧＢ信号を、２値化する２値化回路１２Ｒ，１２Ｇ，１２Ｂと、２値化回路１２Ｒ，１２Ｇ，１２Ｂの出力信号の変化点を検出する変化点検出回路１３Ｒ，１３Ｇ，１３Ｂと、論理和（ＯＲ）回路１４と、検出された変化点の水平方向の画素位置を記憶するラインメモリと、入力画像信号の水平同期信号ＨＳＹＮＣに位相ロックした基準クロック信号を生成するＰＬＬ発振回路１７と、ＰＬＬ発振回路１７の出力信号を分周する分周回路１８と、分周回路１８の出力信号の位相補正を行う位相補正回路１９と、周波数ｆｓ（すなわち、分周回路１８の分周比Ｎ）及び位相φの最適値の探索を行う制御部１６とを備えている。ＰＬＬ発振回路１７には、入力画像信号から分離された水平同期信号ＨＳＹＮＣが供給され、制御部１６には、入力画像信号から分離された水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給される。
【００１４】
Ａ／Ｄ変換回路１１Ｒ，１１Ｇ，１１Ｂの出力信号は、表示信号処理部２０に供給され、表示信号処理部２０は、ディジタル化されたＲＧＢ信号に応じて液晶ライトバルブ５Ｒ，５Ｇ，５Ｂを駆動し、入力されるＲＧＢ信号に対応する画像の投射を行う。
【００１５】
２値化回路１２Ｒ，１２Ｇ，１２Ｂは、中間的なレベルに対応する閾値ＬＴＨより大きなレベルを「１」、閾値ＬＴＨより小さなレベルを「０」に対応させる２値化処理を行い、処理後の信号を変化点検出回路１３Ｒ，１３Ｇ，１３Ｂに入力する。変化点検出回路１３Ｒ，１３Ｇ，１３Ｂは、２値化された画素データを１つ前の画素データと比較することにより変化点を検出し、変化点を検出したとき「１」を出力し、それ以外のときは、「０」を出力する。ＯＲ回路１４は、変化点検出回路１３Ｒ，１３Ｇ，１３Ｂの出力の論理和演算を行い、水平方向の画素位置（アドレス）に対応させてラインメモリ１５に書き込む。ラインメモリ１５は、垂直同期信号ＶＳＹＮＣに同期して入力されるリセット信号ＲＳによりすべての記憶値が「０」にリセットされ、変化点が検出されると対応する画素位置のビットが「１」となる。その画素位置のビットがすでに「１」であるときは、「１」の値が維持される。すなわち、記憶値と、ＯＲ回路１４から入力される変化点検出データとの論理和が、ラインメモリ１５の各ビットの新たな記憶値となるように、書き込み制御がなされる。
【００１６】
制御部１６は、後述する手法により、分周回路１８の分周比ｎ及び位相補正回路１９の位相φを設定し、各回路１８、１９に供給する。これにより、ＰＬＬ発振回路１７の出力信号が分周比ｎで分周されるとともに、水平同期信号ＨＳＹＮＣを基準とした位相φに設定されて、サンプリングクロック信号ＣＬＳが生成される。生成されたサンプリングクロック信号ＣＬＳは、Ａ／Ｄ変換回路１１Ｒ，１１Ｇ，１１Ｂに供給される。
【００１７】
図３は、制御部１６により実行される、サンプリングクロック信号ＣＬＳの周波数ｆｓを決定する分周比ｎ及び位相φの最適値を求める最適値探索処理のフローチャートである。この処理は、例えば使用者がスイッチにより実行を指示することにより実行される。このとき入力画像信号は静止画像信号とする。この静止画像信号は、特別のテスト信号である必要なく、通常のメニュー画面などの信号でよい。
【００１８】
ステップＳ１では、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づいて、１垂直期間（１フレーム）内の走査線数（すなわち垂直方向の画素数）を検出し、入力信号が例えばＶＧＡ信号（総画素数：水平８００〜８６４画素×垂直５００〜５２５画素）か、ＳＶＧＡ信号（総画素数：水平１０２４〜１１５２画素×垂直６２５〜６６７画素）か、ＸＧＡ信号（総画素数：水平１２６４〜１４５６画素×垂直８００〜９１５画素）か，ＳＸＧＡ信号（総画素数：水平１６８８画素×垂直１０６６画素）かを判別することにより、分周比ｎの最小値ｎｍｉｎ及び最大値ｎｍａｘ、すなわち最適値を探索する範囲を決定する。ここで、最小値ｎｍｉｎ及び最大値ｎｍａｘは、入力信号の種類（ＶＧＡ，ＳＶＧＡ等のうちのいずれであるか）によって想定される最適値の範囲より、それぞれ若干小さい値及び若干大きい値に設定する。
【００１９】
次いで、分周比ｎをｎｍａｘに、また位相φを変化させるためのパラメータｋを「１」に設定する（ステップＳ２）。位相φは、１つの周波数について例えば１０点（０度、３６度、７２度、…３２６度）のデータを計測する。
【００２０】
ステップＳ３では、位相φをφ（ｋ）に設定し、垂直同期信号ＶＳＹＮＣの入力タイミングでラインメモリ１５の記憶値が「１」であるビットをカウントし、そのカウント値Ｍ（ｎ，ｋ）を記憶し、その後リセット信号ＲＳを出力する。これにより、制御部１６は、１フレーム単位で、ＲＧＢ信号のいずれかが閾値ＬＴＨに対して反転する変化点の数をカウントする。この場合、ラインメモリ１５の同一アドレス（水平方向の同一位置）にある変化点は、１フレーム内に２個以上あっても、１個とカウントされる。すなわち、例えば垂直方向の１本の直線がある場合、変化点の個数は１フレーム内で２個となる。
【００２１】
次いでパラメータｋを「１」だけインクリメントし（ステップＳ５）、その値が最大値ｋｍａｘ（例えば１０）を越えたか否かを判別する（ステップＳ６）。ｋ≦ｋｍａｘであるときは、ステップＳ３に戻り、ｋ＞ｋｍａｘとなると、ステップＳ７に進んで、分周比ｎを所定減算値ｄｎ（例えば８）だけデクリメントし、分周比ｎが最小値ｎｍｉｎより小さくなったか否かを判別する。ｎ≧ｎｍｉｎであるときは、パラメータｋを「１」に戻してステップＳ３に戻り、ｎ＜ｎｍｉｎとなると、ステップＳ１０に進む。
【００２２】
ステップＳ１０では、記憶したカウント値Ｍ（ｎ，ｋ）から最大値ＭＭＡＸを決定し、Ｍ（ｎ，ｋ）＝ＭＭＡＸとなる、（ｎ，ｋ）の組み合わせのうち分周比ｎが最大でパラメータｋが最小の組を選択し、それを最大値ＭＭＡＸに飽和する分周比ｎ０及びパラメータｋ０とする。そして、分周比ｎ及びパラメータｋをそれぞれｎ０及びｋ０に設定して（ステップＳ１１）、本処理を終了する。
【００２３】
図４に示すように、サンプリングクロック信号の周波数ｆｓが、画像クロック信号の周波数より低いと、変化点の数は元の信号ＳＯＲＧより少ない信号ＳＳ１となり、周波数ｆｓを増加させると変化点の数が増加し、元の信号ＳＯＲＧの変化点の数と等しくなったところで飽和する。図３の手法はこの点に着目して最適値を探索するものである。
【００２４】
以上のように本実施形態では、入力信号を静止画像信号として、サンプリングクロック信号の分周比ｎ、すなわち周波数ｆｓおよび位相φを変化させて、Ａ／Ｄ変換後のディジタル信号の変化点の数をカウントし、カウント値が最大値に飽和する周波数及び位相を探索して、サンプリングクロック信号ＣＬＳの周波数ｆｓ及び位相φを決定するようにしたので、仕様の異なるＰＣ画像信号が入力された場合でも、サンプリングクロック信号の周波数及び位相を自動的に最適値に設定することができる。
【００２５】
また本実施形態では、１フレーム内の変化点の数をカウントするようにしたので、特別のテスト信号を使用しなくても、最適値を探索することができる。
また入力信号が、ＶＧＡ信号、ＳＶＧＡ信号、ＸＧＡ信号またはＳＸＧＡ信号のいずれであるかを判別し、分周比ｎ（周波数ｆｓ）の探索範囲を限定するようにしたので、探索処理の時間を低減することができる。
【００２６】
さらに１水平同期期間の変化点を画素単位で記憶するラインメモリ１５により、変化点の画素を記憶し、１水平同期期間内の同じ画素位置の変化点は重複してカウントしないようにしたので、１フレーム内の変化点の数をすべてカウントする場合に比べて、ハード構成を簡略化することができる。
【００２７】
なお本発明は上述した実施形態に限るものではなく、種々の変形が可能である。例えば、変化点のカウントは、１フレーム単位で行うこと必ずしも必要でなく、垂直相関性の高い入力信号（例えば、縦縞模様の信号）を使用する場合は、１水平同期期間内の変化点の数をカウントすればよい。さらに、水平方向にも相関性の高い信号（例えば図４の信号ＳＯＲＧ）の場合には、水平同期期間の一部の期間内の変化点の数をカウントするようにしてもよい。最適値探索を行うときの入力信号としては、変化点の数が少なすぎる信号（例えば１フレーム内に縦線１本の信号）は好ましくない。
【００２８】
また、上述した実施形態では、変化点の検出は、Ａ／Ｄ変換により得られたディジタル信号を２値化して行うようにしたが、これに限るものではなく、Ａ／Ｄ変換による得られたディジタル信号そのものの値が、所定値以上変化する箇所を検出するようにしてもよい。２値化することにより、ハード構成を簡略化することができる。
【００２９】
また、上述した実施形態では、プロジェクタ装置を示したが、通常の液晶表示装置やＣＲＴ表示装置であってもよい。
【００３０】
【発明の効果】
以上詳述したように請求項１に記載の発明によれば、Ａ／Ｄ変換された信号のレベルが所定閾値より大きいか否かに応じて、Ａ／Ｄ変換された信号が２値化され、該２値化された信号の値が変化する変化点が検出され、検出された変化点の数が所定期間単位でカウントされ、静止画像信号を入力した状態で、サンプリングクロック信号の周波数ｆｓ及び水平同期信号に対する位相φを変更することにより、前記変化点のカウント値が最大値に飽和する周波数ｆｓ０及び位相φ０が探索され、サンプリングクロック信号の周波数ｆｓ及び位相φが、それぞれ前記周波数ｆｓ０及び位相φ０に設定されるので、仕様の異なるＰＣ画像信号が入力された場合でも、サンプリングクロック信号の周波数及び位相を自動的に最適値に設定することができる。
【００３１】
請求項２に記載の発明によれば、前記静止画像信号の垂直方向の画素数を検出することにより周波数ｆｓの探索範囲が決定され、この探索範囲内で最適値が探索されるので、探索時間を低減することができる。
【００３２】
請求項３に記載の発明によれば、検出した変化点の数が１フレーム単位でカウントされるので、特別のテスト信号を入力画像信号としなくても、最適値の探索を行うことができる。
【００３３】
請求項４に記載の発明によれば、ラインメモリに１水平同期期間の変化点が画素単位で記憶され、１水平同期期間内の同じ位置の変化点は重複してカウントされないので、カウント手段の構成を簡略なものとすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかるプロジェクタ装置の光学系の構成を説明するための模式図である。
【図２】図１に示すプロジェクタ装置の電気回路系のＡ／Ｄ変換部の構成を示すブロック図である
【図３】図２の制御部で実行される処理のフローチャートである。
【図４】従来技術の問題点を説明するための図である。
【符号の説明】
１１Ｒ，１１Ｇ，１１Ｂ  Ａ／Ｄ変換回路（Ａ／Ｄ変換手段）
１２Ｒ，１２Ｇ，１２Ｂ  ２値化回路（変化点検出手段）
１３Ｒ，１３Ｇ，１３Ｂ  変換点検出回路（変化点検出手段）
１４  ＯＲ回路（カウント手段）
１５  ラインメモリ（カウント手段）
１６  制御部（カウント手段、飽和点探索手段）
１７  ＰＬＬ発振回路（Ａ／Ｄ変換手段）
１８  分周回路
１９  位相補正回路
【図１】
0003721738.tif 000002
【図２】
0003721738.tif 000003
【図３】
0003721738.tif 000004
【図４】
0003721738.tif 000005