(57)【特許請求の範囲】
【請求項１】
第１シリコン基板上に酸化膜を介して第２シリコン基板が設けられたＳＯＩウエハと、
該ＳＯＩウエハにおける第２シリコン基板の所定領域に設けられており、該第２シリコン基板の表面にＳｉＧｅ層によって構成された受光層を有するフォトダイオードと、
前記ＳＯＩウエハの第２シリコン基板における前記フォトダイオードとは素子分離された領域に設けられた該フォトダイオードの信号処理回路と、
前記受光層の表面に設けられた反射防止膜とを備え、
前記受光層を構成するＳｉＧｅ層は、表面側のＧｅ濃度が内部側の濃度よりも小さくなっていることを特徴とする回路内蔵受光素子。
【請求項２】
前記受光層を構成するＳｉＧｅ層は、前記信号処理回路が形成された後に形成される請求項１に記載の回路内蔵受光素子。
【請求項３】
前記信号処理回路が高速トランジスタであり、その高速トランジスタは、前記第２シリコン基板の表面に設けられたＳｉＧｅ層を含んで構成されている請求項１に記載の回路内蔵受光素子。
【請求項４】
前記フォトダイオードの前記受光層を構成するＳｉＧｅ層と、前記高速トランジスタのＳｉＧｅ層とが同時に形成される請求項３に記載の回路内蔵受光素子。
【請求項５】
前記ＳＯＩウエハにおける前記前記第１シリコン基板と酸化膜との間に反射膜が設けられている請求項１に記載の回路内蔵受光素子。
【請求項６】
前記反射膜が高融点金属膜によって形成されている請求項５に記載の回路内蔵受光素子。
【請求項７】
前記反射防止膜が、ＳｉＮ膜である請求項１に記載の回路内蔵受光素子。
【請求項８】
前記ＳｉＮ膜が、前記受光層であるＳｉＧｅ層の表面に形成された熱酸化膜上に設けられている請求項７に記載の回路内蔵受光素子。
【請求項９】
前記反射防止膜が、アモルファスカーボン膜である請求項１に記載の回路内蔵受光素子。
【請求項１０】
前記受光層の表面から入射される光と、該受光層を通って前記第２シリコン基板の底面にて反射される反射光との位相差が、該受光層に入射される光の波長の１／２とされる請求項１に記載の回路内蔵受光素子。
【請求項１１】
前記受光層がトレンチ型の分離層によって、複数の受光領域に分割されている請求項１に記載の回路内蔵受光素子。
【請求項１２】
前記受光層が、選択エピタキシャル層によって、複数の受光領域に分割された状態で形成されている請求項１１に記載の回路内蔵受光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ（Silicon  on  Insulator）ウエハを用いた光半導体装置である回路内蔵受光素子に関し、特に、高感度であって、低消費電力化が可能になった回路内蔵受光素子に関する。
【０００２】
【従来の技術】
回路内蔵受光素子は、光ピックアップ、光空間伝送、フォトカプラ等の光センサ等として幅広く使用されており、近年、いずれの用途においても、高感度化、高速化、低消費電力化が強く要望されている。
【０００３】
図８は、従来の回路内蔵受光素子の構成の一例を示す断面図である。図８に示す回路内蔵受光素子３０は、Ｐ型シリコン基板１と、このＰ型シリコン基板１上にエピタキシャル成長によって積層されたＮ型シリコン層４との積層構造を有しており、この積層構造内に、フォトダイオード２７と、このフォトダイオード２７から出力される信号の処理回路であるバイポーラトランジスタ２８とが、一体的に設けられている。Ｎ型シリコン層４は、Ｐ型分離拡散層１３にて複数の領域に分離されており、フォトダイオード２７およびバイポーラトランジスタ２８は、Ｐ型分離拡散層１３にて分離された領域内に、それぞれ、設けられている。
【０００４】
フォトダイオード２７は、Ｐ型シリコン基板１とＮ型シリコン層４との積層構造によって形成されたＰＮ接合型である。
【０００５】
バイポーラトランジスタ２８は、Ｎ型シリコン基板４の表面近傍に形成されたｐ型拡散層７を有しており、ｐ型拡散層７の中に、Ｎ型拡散層８が形成されている。また、Ｎ型シリコン基板４内には、Ｎ型シリコン基板４の表面からＮ型拡散層３に達するＮ型拡散層６が設けられている。
【０００６】
Ｎ型シリコン基板４の表面には、酸化膜層９が設けられており、酸化膜層９上に、Ｎ型拡散層６に接続された配線１０ａと、ｐ型拡散層７に接続された配線１０ｂと、ｐ型拡散層７の表面近傍に埋め込まれているＮ型拡散層８に接続された配線１０ｃとが、それぞれ設けられている。
【０００７】
このような構成の回路内蔵受光素子３０では、フォトダイオード２７の受光部の光感度が、ＰＮ接合部における光感度に依存するとともに、フォトダイオード２７の大きさおよび厚みに対応した光吸収量に依存する。
【０００８】
光ピックアップとして使用される回路内蔵受光素子では、通常、ＤＶＤ用として６３５ｎｍ程度、ＣＤ用として７８０ｎｍ程度、光空間伝送用として８５０ｎｍ程度、フォトカプラ等の光センサ用として９５０ｎｍ程度の波長の光が使用される。これらの波長に対するシリコン（Ｓｉ）の光吸収係数およびシリコンへの光侵入長を表１に示す。
【０００９】
【表１】
0003717104.tif 000002
表１に示すように、これらの波長の光がシリコンに対する侵入する長さは、４μｍ以上と大きく、通常、回路内蔵受光素子３０を構成するＮ型シリコン層４の厚さよりも大きくなっているために、これらの波長の光を確実に吸収するためには、Ｎ型シリコン層４およびＰ型のシリコン基板１におけるＰＮ接合を利用して、フォトダイオード２７の光感度を向上させている。
【００１０】
一方、バイポーラトランジスタ２８の高速化および低消費電力化には、例えば、特開平６−６１４３４号公報に開示されているように、ＳＯＩ（Silicon  on  Insulator）ウエハを使用するとともに、光吸収性にすぐれたＳｉＧｅ層をベース層として使用することが有効である。
【００１１】
図９は、ＳＯＩウエハを使用した回路内蔵受光素子の一例を示す断面図である。この回路内蔵受光素子３０は、シリコン基板１と、表面にＮ型拡散層３が形成されたＮ型シリコン基板４が、酸化膜２を介して貼り合わせたＳＯＩウエハ２９が使用されている。
【００１２】
ＳＯＩウエハ２９のＮ型シリコン基板４は、トレンチ型の分離層５にて複数の領域に分離されており、トレンチ型の分離層５にて分離された領域内に、フォトダイオード２７およびトランジスタ２８がそれぞれ設けられている。トレンチ型の分離層５は、Ｎ型シリコン基板４の表面から、Ｎ型拡散層３を貫通して、酸化膜２に達している。
【００１３】
フォトダイオード２７には、活性層であるＮ型シリコン基板４の表面近傍に、Ｐ型拡散層７ａが形成されており、また、Ｎ型シリコン基板４の表面からＮ型拡散層３に達するＮ型拡散層６が設けられている。
【００１４】
フォトダイオード２７の信号処理回路であるＮＰＮ型のバイポーラトランジスタ２８は、Ｎ型シリコン基板４の表面近傍に、ＳｉＧｅ層によって構成されたベース層７ｂが、Ｐ型拡散層として埋め込まれており、ベース層７ｂの表面近傍に、Ｎ型拡散層８が設けられている。また、Ｎ型シリコン基板４には、Ｎ型シリコン基板４の表面からＮ型拡散層３に達するＮ型拡散層６が設けられている。
【００１５】
Ｎ型シリコン基板４の表面には、酸化膜９が設けられており、酸化膜９上に、Ｎ型拡散層６に接続された電極１０ａと、ベース層７ｂに接続されたベース電極１０ｂと、ベース層７ｂの表面近傍に埋め込まれているＮ型拡散層８に接続された電極１０ｃとが、それぞれ設けられている。
【００１６】
【発明が解決しようとする課題】
このような構成の回路内蔵受光素子３０では、フォトダイオード２７における受光部を構成する活性層としてのシリコン層７ａは、通常、１μｍ程度の厚さであり、光吸収量が少ないという問題がある。なお、表１に、活性層としてのシリコン層７ａの厚さが１μmの場合における各波長の光の光吸収率をそれぞれ併記しており、６５０ｎｍの波長の光では２２％、７８０ｎｍの波長の光では１１％、８５０ｎｍの波長の光では８％、９５０ｎｍの波長の光では４％になっている。
【００１７】
このように、フォトダイオード２７は、シリコン層によって構成された受光層３ａ、４ａ、７ａでの光吸収量が少ないために、光感度が小さくなっている。
【００１８】
また、光感度が低いフォトダイオード２７の出力は、信号処理回路でゲインを補うことができる。しかしながら、このように、光出力のゲインを補う場合には、信号処理回路の応答速度の低下、Ｓ／Ｎの低下等が生じるおそれがある。
【００１９】
本発明は、このような問題を解決するものであり、その目的は、高光感度であって高速処理が可能であり、さらには、低消費電力であって、Ｓ／Ｎが低下するおそれのない回路内蔵受光素子を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の回路内蔵受光素子は、第１シリコン基板上に酸化膜を介して第２シリコン基板が設けられたＳＯＩウエハと、該ＳＯＩウエハにおける第２シリコン基板の所定領域に設けられており、該第２シリコン基板の表面にＳｉＧｅ層によって構成された受光層を有するフォトダイオードと、前記ＳＯＩウエハの第２シリコン基板における前記フォトダイオードとは素子分離された領域に設けられた該フォトダイオードの信号処理回路と、前記受光層の表面に設けられた反射防止膜とを備え、前記受光層を構成するＳｉＧｅ層は、表面側のＧｅ濃度が内部側の濃度よりも小さくなっていることを特徴とする。
【００２１】
前記受光層を構成するＳｉＧｅ層は、前記信号処理回路が形成された後に形成される。
【００２３】
前記信号処理回路が高速トランジスタであり、その高速トランジスタは、前記第２シリコン基板の表面に設けられたＳｉＧｅ層を含んで構成されている。
【００２４】
前記フォトダイオードの前記受光層を構成するＳｉＧｅ層と、前記高速トランジスタのＳｉＧｅ層とが同時に形成される。
【００２５】
前記ＳＯＩウエハにおける前記前記第１シリコン基板と酸化膜との間に反射膜が設けられている。
【００２６】
前記反射膜が高融点金属膜によって形成されている。
【００２８】
前記反射防止膜が、ＳｉＮ膜である。
【００２９】
前記ＳｉＮ膜が、前記受光層であるＳｉＧｅ層の表面に形成された熱酸化膜上に設けられている。
【００３１】
前記反射防止膜が、アモルファスカーボン膜である。
【００３２】
前記受光層の表面から入射される光と、該受光層を通って前記第２シリコン基板の底面にて反射される反射光との位相差が、該受光層に入射される光の波長の１／２とされる請求項１に記載の回路内蔵受光素子。
【００３３】
前記受光層がトレンチ型の分離層によって、複数の受光領域に分割されている。
【００３４】
前記受光層が、選択エピタキシャル層によって、複数の受光領域に分割された状態で形成されている。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３６】
図１は、本発明の回路内蔵受光素子の実施の形態の一例を示す断面図である。図１に示す回路内蔵受光素子３０は、ＳＯＩ（Silicon  on  Insulator）ウエハ２９を使用して形成されている。シリコン基板１上に、表面にＮ型拡散層３が形成されたＮ型シリコン基板４が、酸化膜２を介して、貼り合わされて構成されている。ＳＯＩウエハ２９は、寄生容量が小さいために、このようなＳＯＩウエハ２９を使用した回路内蔵受光素子３０は、高速化および省電力化が可能になる。
【００３７】
ＳＯＩウエハ２９には、光を受光する受光層１７ａがＳｉＧｅ層によって構成されたフォトダイオード２７と、その信号処理回路であるバイポーラトランジスタ２８とが、Ｎ型シリコン基板４に設けられたトレンチ型の分離層５によって相互に分離された領域内にそれぞれ形成されている。トレンチ型の分離層５は、Ｎ型シリコン基板４の表面から、Ｎ型拡散層３を貫通して、酸化膜２に達している。
【００３８】
フォトダイオード２７におけるＮ型シリコン基板４の表面近傍内には、ＳｉＧｅ層によって構成された受光層１７ａが形成されている。受光層１７ａは、Ｎ型シリコン基板４の表面近傍部分を、その受光層１７ａの厚さ分だけエッチング除去して形成された凹部３５内に、ＳｉＧｅを結晶成長させることによって形成されており、この受光層１７ａがフォトダイオード２７の受光領域になっている。また、フォトダイオード２７を構成するＮ型シリコン基板４には、Ｎ型シリコン基板４の表面からＮ型拡散層３に達するＮ型拡散層６が設けられている。
【００３９】
フォトダイオード２７の受光層１７ａは、Ｎ型シリコン基板４に設けられた凹部３５内に埋め込まれていることにより、受光層１７ａの表面は、Ｎ型シリコン基板４の表面と同一平面に位置するように平坦化され、その表面に対する配線も平坦化される。
【００４０】
フォトダイオード２７の信号処理回路であるバイポーラトランジスタ２８は、Ｎ型シリコン基板４の表面近傍にＳｉＧｅ層によって構成されたベース層１７ｂが形成されており、ベース層１７ｂの中に、Ｎ型拡散層８が形成されている。また、Ｎ型シリコン基板４の表面からＮ型拡散層３に達するＮ型拡散層６が設けられている。
【００４１】
Ｎ型シリコン基板４の表面には、酸化膜層９が設けられており、酸化膜層９上に、Ｎ型拡散層６に接続されたメタル配線１０ａと、ベース層１７ｂに接続されたメタル配線１０ｂと、ベース層１７ｂの中に形成されているＮ型拡散層８に接続されたメタル配線１０ｃとが、それぞれ設けられている。
【００４２】
このような構成の回路内蔵受光素子３０は、フォトダイオード２７の受光領域として、光吸収率にすぐれたＳｉＧｅ層によって構成された受光層１７ａが設けられているために、フォトダイオード２７の光感度が著しく向上する。また、バイポーラトランジスタ２８のベース層１７ｂもＳｉＧｅ層によって構成されているために、バイポーラトランジスタ２８のキャリアの注入効率が上昇し、電流増幅率ｈｆｅを高くすることができ、高速処理が可能になる。
【００４３】
図２は、ＳｉＧｅ層のＳｉおよびＧｅの組成比と、バンドギャップとの関係を示すグラフ、図３は、Ｓｉ層およびＧｅ層に照射される光の波長と光吸収係数との関係を示すグラフである。図２に示すように、ＳｉＧｅ層のバンドギャップは、ＳｉおよびＧｅの組成比によって変化し、Ｓｉに対するＧｅ濃度の割合が増加すると、ＳｉＧｅ層のバンドギャップが狭くなる。このようにバンドギャップが狭くなると、光吸収係数が上昇するために、ＳｉＧｅ層が受光層１７ａになっているフォトダイオード２７は光感度が向上し、高速動作が可能になる。
また、図３に示すように、Ｓｉ層およびＧｅ層では、光吸収係数が異なっており、所定の波長に対しては、ＳｉおよびＧｅを混晶したＳｉＧｅ層とすることにより、Ｓｉ（シリコン）単体に比べて、大幅に光吸収係数が増加する。
図１に示す回路内蔵受光素子３０において、フォトダイオード２７の受光層１７ａは、結晶性の点から、最大１μｍ程度の厚さであるために、このような１μｍ程度の厚さの受光層１７ａにおいて、光を（１−１／ｅ）だけ吸収するためには、光吸収係数は、１００００ｃｍ-1程度が必要である。従って、図１に示す、フォトダイオード２７の光感度を高めるためには、受光する光の波長域での光吸収係数が、１００００ｃｍ-1以上となるように、受光層１７ａにおけるのＳｉおよびＧｅの組成比を設定する。
フォトダイオード２７における活性層である受光層１７ａを構成するＳｉＧｅ層と、バイポーラトランジスタ２８のベース層１７ｂを構成するＳｉＧｅ層とは、それぞれ、Ｎ型シリコン基板４の表面近傍部にそれぞれ設けられているために、各ＳｉＧｅ層を、それぞれ同時に形成される。これにより、図１に示す回路内蔵受光素子３０は、製造に際して、工程数が増加するおそれがない。
【００４４】
なお、各ＳｉＧｅ層は、多層膜あるいは超格子層としてもよく、多層膜あるいは超格子層とすることにより、厚みを増加させることなく、キャリア注入効率を向上させることができる。
【００４５】
また、ＳｉＧｅ層は、形成された後に高温熱処理すると、組成、特性が変動するために、ＳｉＧｅ層が形成された後に熱処理することを避けることが好ましい。このために、図１に示す回路内蔵受光素子３０では、バイポーラトランジスタ２８の熱拡散工程が終了した後に、ＳｉＧｅ層である受光層１７ａおよびベース層１７ｂをそれぞれ形成することが好ましい。
【００４６】
図４は、本発明の回路内蔵受光素子３０の実施形態の他の例を示す断面図である。図４に示す回路内蔵受光素子３０も、シリコン基板１上に、表面にＮ型拡散層３を形成したＮ型シリコン基板４を、酸化膜２を介在して貼り合せて形成されたＳＯＩウエハ２９が使用されて形成されている。
【００４７】
ＳＯＩウェハ２９には、光を受光する受光層１７ａがＳｉＧｅ層によって構成されたフォトダイオード２７と、その信号処理回路であるバイポーラトランジスタ２８とが、Ｎ型シリコン基板４に設けられたトレンチ型の分離層５によって相互に分離された領域内にそれぞれ形成されている。トレンチ型の分離層５は、Ｎ型シリコン基板４の表面から、Ｎ型拡散層３を貫通して、酸化膜２に達している。フォトダイオード２７およびバイポーラトランジスタ２８がそれぞれ形成される領域内には、各トレンチ型の分離層５に沿って、Ｎ型拡散層６がそれぞれ設けられている。
【００４８】
フォトダイオード２７は、Ｎ型シリコン基板４の表面上には、ＳｉＧｅ層によって構成された受光層１７ａが積層されており、この受光層１７ａ上に反射防止膜２１が積層されている。積層状態になった受光層１７ａおよび反射防止膜２１の側方には、フォトダイオード２７のアノードを取り出すために、Ｐ型不純物をドーピングしたポリシリコン層１６が、Ｎ型シリコン基板４の表面上に設けられており、受光層１７ａおよび反射防止膜２１の積層部分以外の領域が酸化絶縁膜１５によって覆われている。受光層１７ａおよび反射防止膜２１の各側縁部上には、サイドウォールスペーサー１８がそれぞれ設けられている。
【００４９】
酸化絶縁膜１５には、ポリシリコン層１６およびＮ型拡散層６にそれぞれ接触するように酸化絶縁膜１５を貫通する電極としてのメタル配線２２ｄおよび２２ｅがそれぞれ設けられている。
【００５０】
バイポーラトランジスタ２８は、Ｎ型シリコン基板４の表面上にＳｉＧｅ層によって構成されたベース層１７ｂが積層されており、ベース層１７ｂの各側方には、バイポーラトランジスタ２８のベース電極を取り出すために、Ｐ型不純物をドーピングしたポリシリコン層１６が、Ｎ型シリコン基板４上にそれぞれ積層されている。ベース層１７ｂおよびポリシリコン層１６以外の部分は、酸化絶縁膜１５によって覆われている。
【００５１】
ベース層１７ｂ上には、エミッタとなるＮ型不純物をドープしたポリシリコン層１９が積層状態で設けられている。ベース層１７ｂの各側部とポリシリコン層１９との間には、サイドウオールスペーサー１８がそれぞれ介在されており、ポリシリコン層１９の各側部が、酸化絶縁層１５内にそれぞ埋設されている。ポリシリコン層１９の表面も、酸化絶縁膜１５によって覆われている。
【００５２】
酸化絶縁膜１５には、Ｎ型拡散層６、ベース層１７ｂおよびポリシリコン層１６にそれぞれ接触するように酸化絶縁膜１５を貫通する電極としてのメタル配線２２ａ、２２ｂおよび２２ｃがそれぞれ設けられている。
【００５３】
なお、図４では、回路内蔵受光素子３０に設けられる多層配線、保護膜等を省略して示している。
受光層１７ａおよびベース層１７ｂは、ＳｉＧｅ層の多層膜あるいは超格子層によって構成してもよい。
【００５４】
図５Ａ〜図５Ｆは、図４に示す回路内蔵受光素子３０の製造工程を示す断面図であり、図５Ａ〜図５Ｆに基づいて、この回路内蔵受光素子３０の製造方法を説明する。
【００５５】
まず、図５Ａに示すように、シリコン基板１上に、表面にＮ型拡散層３を形成したＮ型シリコン基板４を、酸化膜２を介在して貼り合せて、ＳＯＩウエハ２９を形成する。
【００５６】
なお、ＳＯＩウエハ２９に形成されるバイポーラトランジスタ２８がＣＭＯＳの場合は、Ｎ型拡散層３は不要になり、Ｎ型シリコン基板４は、Ｎ型である必要はなく、Ｐ型であってもよい。また、ＳＯＩウエハ２９は、シリコン基板１とＮ型シリコン基板４とを貼り合せる方法に限らず、ＳＩＭＯＸ等の方法によって形成してもよい。
【００５７】
次に、図５Ｂに示すように、フォトダイオード２７およびトランジスタ２８がそれぞれ形成されるＮ型シリコン基板４の領域の境界部分に、トレンチ型の分離層５をそれぞれ形成する。各分離層５は、それぞれＮ型シリコン基板４の表面からＮ型拡散層３を通って酸化膜２に達するように、Ｎ型シリコン基板４の厚さ方向に沿って形成される。各分離層５がそれぞれ形成されると、フォトダイオード２７およびバイポーラトランジスタ２８がそれぞれ形成される領域内に、各トレンチ型の分離層５に沿って、Ｎ型拡散層６をそれぞれ形成する。その後、Ｎ型シリコン基板４の表面全体に、酸化膜１５を形成する。
【００５８】
このような状態になると、フォトダイオード２７およびパイポーラトランジスタ２８がそれぞれ形成される領域内における中央部の酸化膜１５をそれぞれエッチング除去して、Ｎ型シリコン基板４の表面を露出させる。そして、フォトダイオード２７の領域における露出したＮ型シリコン基板４の表面に、フォトダイオード２７のアノードを取り出すために、Ｐ型不純物をドーピングしたポリシリコン層１６（図５Ｃ参照）を形成するとともに、バイポーラトランジスタ２７の領域における露出したＮ型シリコン基板４に、バイポーラトランジスタ２８のベース電極を取り出すために、Ｐ型不純物をドーピングしたポリシリコン層１６（図５Ｃ参照）をそれぞれ形成する。
【００５９】
次いで、Ｎ型シリコン基板４の表面全体に、酸化膜１５を形成した後に、図５Ｃに示すように、フォトダイオード２７が形成される領域内に設けられたポリシリコン層１６におけるＮ型拡散層６の遠方側の側部が残った状態で、Ｎ型シリコン基板４の表面が露出するように、酸化膜１５およびポリシリコン層１６をエッチング除去するとともに、バイポーラトランジスタ２８が形成される領域内に設けられたポリシリコン層１６の両側の側部が残った状態で、Ｎ型シリコン基板４の表面が露出するように、酸化膜１５およびポリシリコン層１６をエッチング除去する。
【００６０】
このような状態になると、図５Ｄに示すように、フォトダイオード２７およびパイポーラトランジスタ２８がそれぞれ形成される領域内にて、それぞれ露出したＮ型シリコン基板４の表面に、ＭＢＥ等の方法によって、ＳｉＧｅ層をそれぞれ同時に選択成長させ、フォトダイオード２７の受光領域としての受光層１７ａと、バイポーラトランジスタ２８のベース層１７ｂとを同時に形成する。このように、ＳｉＧｅ層によって構成された受光層１７ａおよびベース層１７ｂを、それぞれ同時に形成することにより、製造工程数が増加することを抑制することができる。
【００６１】
次に、図５Ｅに示すように、受光層１７ａおよびベース層１７ｂのそれぞれの各側縁部に、サイドウォールスペーサー１８をそれぞれ設けて、バイポーラトランジスタ２８の形成領域におけるベース層１７ｂ上、および、ベース層１７ｂの両側の側方の酸化膜１５上に、エミッタとなるＮ型不純物をドープしたポリシリコン層１９を形成する。
【００６２】
このような状態になると、図５Ｆに示すように、フォトダイオード２７形成領域における受光層１７ａ上に反射防止膜２１を形成して、この反射防止膜２１以外の部分に酸化膜２０をＣＶＤ等によって形成する。
【００６３】
また、ＳｉＧｅ層によって構成された受光層１７ａの表面側のＧｅ濃度を、内部側よりも小さくすることによって、ポテンシャルバリヤを形成し、表面再結合を抑制して光感度の低下を抑制する。
【００６４】
受光層１７ａを構成するＳｉＧｅ層のＧｅ濃度を低くすることによって表面再結合を抑制でき、受光層１７ａ表面上にＳｉＮ膜を反射防止膜２１として形成することができる構成、受光層１７ａの表面上に予めＳｉＯ２等の熱酸化膜を形成した後に積層されたＳｉＮ膜によって形成する構成、低温形成が可能なアモルファスカーボン膜によって形成する構成等とすることもできる。
【００６５】
その後、フォトダイオード２７の形成領域における酸化膜１５に、フォトダイオード２７の形成領域におけるポリシリコン層１６およびＮ型拡散層６の表面にそれぞれ達するコンタクト孔をそれぞれ形成して、各コンタクト孔に電極となるメタル配線２２ｄおよび２２ｅをそれぞれ形成するとともに、バイポーラトランジスタ２８の形成領域における一方のポリシリコン層１６、ベース層１７ｂ上のポリシリコン層およびＮ型拡散層６にそれぞれ達するコンタクト孔をそれぞれ形成して、各コンタクト孔内に電極となるメタル配線２２ａ〜２２ｃをそれぞれ設ける。これにより、図４に示す回路内蔵受光素子３０が得られる。
【００６６】
このような構成の回路内蔵受光素子３０は、フォトダイオード２７の受光領域として、光吸収率にすぐれたＳｉＧｅ層によって構成された受光層１７ａが設けられているために、フォトダイオード２７の光感度が著しく向上する。また、バイポーラトランジスタ２８のベース層１７ｂも、ＳｉＧｅ層によって構成されているために、バイポーラトランジスタ２８キャリアの注入効率が上昇し、電流増幅率ｈｆｅを高くすることができ、高速処理が可能になる。
【００６７】
しかも、フォトダイオード２７の受光層１７ａ上に、反射防止膜２１が設けられているために、受光層１７ａに対する入射光を効果的に吸収することができ、これによっても、フォトダイオード２７の光感度を向上させることができる。
【００６８】
なお、受光層１７ａ上に設けられる反射防止膜２１としては、１００℃以下の低温にて成長が可能なアモルファスカーボン膜が特に好適である。受光層１７ａを構成するＳｉＧｅは、高温熱処理をすることにより、組成が変動して特性が変化するために、１００℃以下の低温にてアモルファスカーボン膜を成長させると、受光層１７ａを構成するＳｉＧｅの組成が変動するおそれがない。
【００６９】
また、受光層１７ａの表面における光の反射を低減させるために、ＳｉＧｅによって構成された受光層１７ａに入射される光と、受光層１７ａを通ってシリコン基板４の底面にて反射する光との位相差が、λ／２だけずれるように、受光層１７ａおよびシリコン基板４の厚さを、λ／４ｎ（λ：光の波長、ｎ：ＳｉＧｅの屈折率）の整数倍となるように調整するようにしてもよい。これにより、フォトダイオード２７の光感度をさらに向上させることができる。
【００７０】
図６は、本発明の回路内蔵受光素子の実施の形態のさらに他の例を示す断面図である。この回路内蔵受光素子３０は、シリコン基板１上に、高融点金属膜によって構成された反射膜２３が設けられている。受光層１７ａを透過した光は、反射膜２３によって反射されて受光層１７ａ内に戻されるために、受光層１７ａは、厚さが２倍のときと同様の光感度を得ることができる。なお、反射膜２３を構成する高融点金属膜は、ＳＯＩウエハ２９を形成する際に貼り合せられるシリコン基板１およびＮ型シリコン基板４のいずれか一方の表面に、スパッタ等で形成すれば良い。
【００７１】
ＳｉＧｅによって構成された受光層１７ａの光吸収係数を高くするために、Ｇｅ組成を多くしすぎると、Ｓｉ層との歪みが大きくなって結晶性が悪くなる。従って、受光層１７ａはあまり厚くすることができず、受光層において光を十分に吸収することができないおそれがあるが、このような反射膜２３を設けることによって、薄い受光層１７によっても、十分に光を吸収することができる。
【００７２】
なお、上記各実施の形態では、受光層１７ａが分割されていない単体のフォトダイオード２７について、それぞれ説明したが、図７に示すように、ＳＯＩウエハ２９におけるＮ型シリコン基板４およびＳｉＧｅによって構成された受光層１７ａをトレンチ型の分離層５によって複数の受光領域に分割することにより、光ピックアップ用あるいは撮像装置用として好適に使用される分割フォトダイオードとしてもよい。このように、トレンチ型の分離層５によってフォトダイオード２７の受光領域を複数に分割することにより、フォトダイオード２７は、クロストークがなく高解像度を実現することができる。なお、ＳｉＧｅ層によって構成された受光層１７ａは、選択エピタキシャル成長によって形成することができるために、選択エピタキシャル成長によって受光層１７ａを形成する際に、受光層１７ａを複数の領域に分割するようにしてもよい。
【００７３】
【発明の効果】
以上のように、本発明の回路内蔵受光素子は、低消費電力化が可能なＳＯＩウエハ上に、ＳｉＧｅによって構成された受光層を有するフォトダイオードと信号処理回路とが設けられているために、フォトダイオードは、高い光感度が得られ、信号処理回路のゲインは低くできる。従って、信号処理回路における応答速度の低下、Ｓ／Ｎ低下等を防止することができる。また、同一のＳＯＩウエハ上に、信号処理回路として、ＳｉＧｅによって構成された部分を有する高速トランジスタを設けることにより、信号処理の高速化が可能となり、高速、高光感度、低消費電力化を実現することができる。
【図面の簡単な説明】
【図１】本発明の回路内蔵受光素子の実施の形態の一例を示す断面図である。
【図２】ＳｉＧｅ層の組成比と、バンドギャップとの関係を示す図である。
【図３】照射される光の波長と、ＳｉおよびＧｅ層の吸収係数との関係を示す図である。
【図４】本発明の回路内蔵受光素子の実施の形態の他の例を示す断面図である。
【図５Ａ】その回路内蔵受光素子の製造方法の一工程を示す断面図である。
【図５Ｂ】その回路内蔵受光素子の製造方法の一工程を示す断面図である。
【図５Ｃ】その回路内蔵受光素子の製造方法の一工程を示す断面図である。
【図５Ｄ】その回路内蔵受光素子の製造方法の一工程を示す断面図である。
【図５Ｅ】その回路内蔵受光素子の製造方法の一工程を示す断面図である。
【図５Ｆ】その回路内蔵受光素子の製造方法の一工程を示す断面図である。
【図６】本発明の回路内蔵受光素子の実施の形態のさらに他の例を示す断面図である。
【図７】本発明の回路内蔵受光素子の実施の形態のさらに他の例を示す断面図である。
【図８】従来の回路内蔵受光素子の一例を示す断面図である。
【図９】従来のＳＯＩ構造の回路内蔵受光素子の一例を示す断面図である。
【符号の説明】
１      シリコン基板
４      Ｎ型シリコン基板
５      分離層
１７ａ  受光層
１７ｂ  ベース層
２１    反射防止膜
２３    反射膜
２７    フォトダイオード
２８    バイポーラトランジスタ
２９    ＳＯＩウエハ
３０    回路内蔵受光素子
【図１】
0003717104.tif 000003
【図２】
0003717104.tif 000004
【図３】
0003717104.tif 000005
【図４】
0003717104.tif 000006
【図５Ａ】
0003717104.tif 000007
【図５Ｂ】
0003717104.tif 000008
【図５Ｃ】
0003717104.tif 000009
【図５Ｄ】
0003717104.tif 000010
【図５Ｅ】
0003717104.tif 000011
【図５Ｆ】
0003717104.tif 000012
【図６】
0003717104.tif 000013
【図７】
0003717104.tif 000014
【図８】
0003717104.tif 000015
【図９】
0003717104.tif 000016