(57)【特許請求の範囲】
【請求項１】
基板上にゲート電極を備えるゲート配線及びゲート配線と直交する方向に、該ゲート配線と重ならないように分断された不連続のソース配線と、
線状の第１の画素電極を同時に形成する段階と、
前記基板の前面に絶縁膜を形成する段階と、
前記ゲート電極上部の絶縁膜上に半導体能動層及びｎ＋層を形成する段階と、
前記ｎ＋層上にシリサイド層を形成する段階と、
前記ソース配線の表面の所定部分が露出されるように前記絶縁膜を選択的に除去してコンタクトホールを形成する段階と、
前記基板の前面に透明導電層を形成する段階と、
前記半導体能動膜の表面の所定部分が露出されるように前記透明導電層、シリサイド層、ｎ＋層を選択的に除去してドレイン電極及びソース電極を形成すると共に、前記コンタクトホールを通じて前記分断されたソース配線を連結する橋絡部、ソース電極、及び線状の第２の画素電極を形成する段階を含めてなることを特徴とする薄膜トランジスタ型液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタが形成されている液晶表示素子とその製造方法に関わり、更に詳しくは、フォトリソ工程の際に用いるマスクの使用枚数を少なくすることができる技術に関する。
【０００２】
【従来の技術】
図１２と図１３は、従来の薄膜トランジスタ型液晶表示装置において、ゲート配線Ｇとソース配線Ｓなどの部分構成を基板上に備えた薄膜トランジスタアレイ基板の一構造例を示すものである。図１２と図１３に示す薄膜トランジスタアレイ基板において、ガラスなどの透明の基板６上に、ゲート配線Ｇとソース配線Ｓとがマトリクス状に配線されている。また、ゲート配線Ｇとソース配線Ｓとの交差部分の近傍に薄膜トランジスタ３が設けられている。
【０００３】
図１２と図１３に示す薄膜トランジスタ３はエッチストッパ型の一般的な構成のものであり、ゲート配線Ｇとこのゲート配線Ｇから引き出して設けたゲート電極８上に、ゲート絶縁膜９を設け、このゲート絶縁膜９上にアモルファスシリコン（ａ−Ｓｉ）からなる半導体膜１０を設け、更にこの半導体膜１０上に導電材料からなるドレイン電極１１とソース電極１２とを相互に対向させて設けて構成されている。なお、半導体膜１０の最上層にはリンなどのドナーとなる不純物を高濃度にドープしたアモルファスシリコンなどのオーミックコンタクト膜１０ａが形成され、その上にドレイン電極１１とソース電極１２とで挟まれた状態でエッチングストッパー１３が形成されている。また、ゲート電極８は上層部のゲート絶縁膜８ａと下層部のゲート配線８ｂとからなる二重構造にされるとともに、ドレイン電極１１の上からドレイン電極１１の側方側にかけて透明電極材料からなる透明画素電極１５が形成されている。
【０００４】
そして、前記ゲート絶縁膜９と透明画素電極１５とソース電極１２などの上を覆ってこれらの上にパッシベーション膜１６が設けられている。このパッシベーション膜１６上には図示略の配向膜が形成され、この配向膜上方に液晶が設けられてアクティブマトリクス液晶表示装置が構成されていて、前記透明画素電極１５によって液晶の分子に電界を印加すると液晶分子の配向制御ができるようになっている。
ところで従来、前記構造の薄膜トランジスタアレイ基板を製造するには、以下に示す表１に記載の工程を基に製造していた。
【０００５】
【表１】
0003622934.tif 000002
【０００６】
まず、ガラスなどの透明基板を用意したならば、この上に表面安定化層を形成し、この基板に対してゲート配線用金属膜を被覆し、この金属膜を第１のフォトリソ工程▲１▼でエッチングしてゲート配線を形成する。次にゲート配線上に例えばＴａ金属膜を被覆し、次いで第２のフォトリソ工程▲２▼でエッチングしてゲート電極を形成する。
【０００７】
次にこのゲート電極の表面部分をＴａＯｘとしてゲート電極の絶縁性向上処理を行い、それらの上にゲート絶縁膜と半導体膜とエッチングストッパ用の絶縁膜を形成し、第３のフォトリソ工程▲３▼でエッチングしてゲート電極上にエッチングストッパーを形成する。
次に基板表面にオーミックコンタクト膜を形成し、第４のフォトリソ工程▲４▼で半導体膜やオーミックコンタクト膜をパターニングしてゲート電極上方に他の部分と分離状態の半導体部を形成し、更に基板表面に金属膜を形成する。
【０００８】
次に、前記金属膜を第５のフォトリソ工程▲５▼でパターニングしてソース電極とドレイン電極を形成する。次いで、ソース電極とドレイン電極とをマスクとしてオーミックコンタクト膜にエッチング加工を施してチャネル部を形成する。次いで、基板表面に透明導電膜を形成し、第６のフォトリソ工程▲６▼で透明導電膜を加工して透明画素電極を形成し、更に基板表面に保護膜を形成する。
次に前記保護膜をパターニングしてソース端子用のコンタクトホールとゲート端子用のコンタクトホールとを形成する第７のフォトリソ工程▲７▼を行って薄膜トランジスタアレイ基板を完成させている。
【０００９】
【発明が解決しようとする課題】
しかしながら前述の方法で薄膜トランジスタアレイ基板を製造すると、７回のフォトリソ工程を行う必要があり、フォトリソ工程が多く、フォトリソ工程の度にレジスト材の形成と剥離を行わなくてはならないために、それだけ歩留まりへの影響が大きく、製造コストが高くなる問題があった。
【００１０】
次に、この種の薄膜トランジスタアレイ基板を製造する場合、種々の薄膜を積層し、積層膜の一部にコンタクトホールを形成し、このコンタクトホールに導電膜を形成して上層の膜と下層の膜を導電膜を介して電気的に接続する構造を採用することがある。
図１４は、この種の断面構造の一例を示すもので、この例の構造は、基板上に形成したＴｉなどの金属膜１７の上にＳｉＮｘなどからなる絶縁膜１８とＩＴＯからなる導電性酸化膜１９を積層し、絶縁膜１８に形成したコンタクトホール１８ａを介して導電性酸化膜１９を金属膜１７に接続した構造になっている。
【００１１】
この例の構造において、コンタクトホール１８ａを形成するには、絶縁膜１８を成膜した後でその上に所定パターンのレジストを被せ、次いでＳＦ６＋Ｏ２ガスなどを用いたドライエッチングにより絶縁膜１８をエッチングしてコンタクトホール１８ａを形成した後、Ｏ２プラズマでレジストを剥離し、その後に導電性酸化膜１９を成膜する方法を行っている。ところが、この方法を行う途中にコンタクトホール１８ａを介して金属膜１７が酸化性雰囲気にさらされるために、金属膜１７が酸化されるおそれがある。
【００１２】
このため従来では、導電性酸化膜１９に対して良好なコンタクトをとれる金属であってＯ２プラズマ雰囲気により酸化されにくい金属としてＴｉを用いており、Ｔｉよりも酸化され易いＡｌ等の薄膜を用いることができない状況にあり、金属膜１７の使用材料に制限を生じていた。ちなみに、接続部分のコンタクト面積を７μｍ２に設定してコンタクト部分を１６００段形成した構造のコンタクトチェーンを成膜した場合、ＩＴＯの薄膜に対するＡｌの薄膜のコンタクト抵抗は１０１０〜１０１２Ωであるのに対し、ＩＴＯの薄膜に対するＴｉの薄膜のコンタクト抵抗は、１０４〜１０５Ωとなり、明らかにＴｉの薄膜の方がコンタクト性に優れている。これは、Ｔｉに比べて導電率の優れたＡｌであっても、前記Ｏ２プラズマ雰囲気に曝されることにより接続部分の界面に酸化物皮膜が形成され、この酸化物皮膜の存在によりコンタクト抵抗が逆転したものと思われる。
また、前述の金属膜１７としてＴｉの薄膜を用いた場合、この構造を薄膜トランジスタアレイ基板に適用し、金属膜１７でゲート配線を形成した場合、Ｔｉの金属膜１７ではＴｉ自体の比抵抗が高いために、通常の使用に供することはできるが、ゲート配線の信号遅延の基となる可能性があり、液晶パネルの大型化に不利な問題がある。
【００１３】
本発明は前記事情に鑑みてなされたもので、分断形成されたゲート配線あるいはソース配線を電気的に接続する橋絡部を画素部と同一材料で構成することで製造工程を簡略化し、必要マスク枚数を従来の製造方法よりも少なくして歩留まりの向上をなし得るようにするとともに、分断されたゲート配線あるいはソース配線を接続する場合に絶縁膜に設けた孔を介して橋絡部を形成することで良好にコンタクトすることができる薄膜トランジスタ型の液晶表示装置の提供を目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る第１の基本構成の液晶表示装置は、前記課題を解決するために、一対の基板を対向配置して前記一対の基板間に液晶が配設されるとともに、一方の基板上に複数のゲート配線と複数のソース配線とがマトリクス状に形成され、前記ゲート配線とソース配線とで囲まれる各領域に画素部が形成されてなり、前記ゲート配線とソース配線との交差部における前記ゲート配線またはソース配線のいずれか一方が分断した形に形成され、前記分断したゲート配線またはソース配線間を電気的に接続する橋絡部と前記画素部を構成する画素電極とが同一の導電材料で同時形成されたことを特徴とするものである。
このような構成とすることにより、画素電極と橋絡部を１つの成膜工程とパターニング処理で同時に形成できるので必要マスク枚数を少なくして工程の簡略化を実現できる。
【００１５】
また、本発明に係る第２の基本構成の液晶表示装置は、前記課題を解決するために、一対の基板を対向配置して前記一対の基板間に液晶が配設されるとともに、一方の基板上に複数のゲート配線と複数のソース配線とがマトリクス状に形成され、前記ゲート配線とソース配線とで囲まれる各領域に画素部が形成されてなり、前記画素部が、平行に設けられた複数の第１の画素電極と、これら第１の画素電極と平行にかつ各第１の画素電極に対応してこれら対応電極と協同して電位を発生するよう第１の画素電極と交互に設けた第２の画素電極とからなり、前記ゲート配線とソース配線との交差部における前記ゲート配線またはソース配線のいずれか一方が分断した形に形成され、前記分断したゲート配線またはソース配線間を電気的に接続する橋絡部と前記画素部を構成する第１の画素電極とが同一の導電材料で同時形成されたものである。
このような構成とすることにより、第１の画素電極と第２の画素電極を備える構成においても、第１の画素電極と橋絡部を１つの成膜工程とパターニング処理で同時に形成できるので、必要マスク枚数を少なくして工程の簡略化を実現できる。
【００１６】
次に、本発明において、前記画素電極を電気的にオンオフする薄膜トランジスタを構成するドレイン電極と前記画素電極とが一体的に形成されてなる構成とすることができる。これにより、画素電極と橋絡部に加えてドレイン電極をも１つの成膜工程とパターニング処理で同時に形成できるので必要マスク枚数を少なくして工程の簡略化を実現できる。
また、本発明において、前記第１の画素電極を電気的にオンオフする薄膜トランジスタを構成するドレイン電極と前記第１の画素電極とが一体的に形成されてなる構成とすることができる。これにより、第１と第２の画素電極と橋絡部に加えてドレイン電極をも１つの成膜工程とパターニング処理で同時に形成できるので必要マスク枚数を少なくして工程の簡略化を実現できる。
【００１７】
本発明において、前記画素電極を電気的にオンオフする薄膜トランジスタを構成するソース電極と前記橋絡部とが一体的に形成されてなる構成とすることもできる。これにより、画素電極、あるいは、第１の画素電極と、橋絡部と、ドレイン電極に加えてソース電極をも１つの成膜工程とパターニング処理で同時に形成できるので必要マスク枚数を更に少なくして工程の簡略化を実現できる。
また、前記橋絡部が、前記分断したゲート配線またはソース配線上に形成した絶縁膜に前記分断した配線のそれぞれに対応して設けた孔を介して、前記分断した配線に電気的に接続されてなることを特徴とするものでも良い。これにより、分断されているゲート配線あるいはソース配線が、電気的に確実に連結されて一体化される。
【００１８】
次に、第１の基本構成において前記画素電極が、平行に設けられた複数の第１の画素電極と、これら第１の画素電極と平行にかつ各第１の画素電極に対応してこれら対応電極と協同して電位を発生するよう第１の画素電極と交互に設けた第２の画素電極とからなるものでも良い。このような第１の電極と第２の電極により協同して液晶に電界を印加することができ、液晶に電界を印加するか否かを切り替えることで光の透過状態を変化させ所望の表示を行うことができる。
【００１９】
第１の基本構成において、前記分断したゲート配線またはソース配線の表面がクロムまたはモリブデンから形成され、前記橋絡部と画素電極とが酸化物透明導電材料から形成されてなるものでも良い。
第２の基本構成において、前記分断したゲート配線またはソース配線の表面がクロムまたはモリブデンから形成され、前記橋絡部と前記第１の画素電極とが酸化物透明導電材料から形成されてなるものでも良い。
これらのクロムまたはモリブデンで配線の表面部が構成されていると、配線上の絶縁膜に孔を形成して酸化物透明導電材料からなる画素電極あるいは橋絡部を形成する場合の処理時に配線の表面部を酸化させるおそれが少なくなり、コンタクト抵抗が低減する。
【００２０】
【発明の実施の形態】
以下に本発明の各実施の形態を詳細に説明する。
第１図（Ａ）〜第２図（Ｃ）は本発明に係る薄膜トランジスタ型液晶表示装置の第１の例を製造する方法を説明するためのもので、この例の薄膜トランジスタ型液晶表示装置Ａにあっては、基本的には図２（Ｂ）と図２（Ｃ）に示すように対向する透明の基板２０、２１間に液晶２２が配設されて構成され、一方の基板２１上にゲート配線２３とソース配線２４が絶縁膜２５を介して交差状態でマトリクス状に設けられ、更に交差部分の近傍にそれぞれ薄膜トランジスタＴ１と画素部（画素電極）２６が設けられて薄膜トランジスタアレイ基板２７が構成されていて、図１２あるいは図１３で説明した従来の液晶表示装置と同様に液晶２２に電界を印加するか否かの切り換えにより光の透過状態を切り換える表示装置とされている。
【００２１】
図２（Ｂ）と図２（Ｃ）に示すようにこの第１の例の液晶表示装置Ａにあっては、一方の基板２１上にゲート配線２３と同一平面上にゲート配線２３と直交する方向にゲート配線２３と接触しないように分断された不連続のソース配線２４が形成され、ゲート配線２３とソース配線２４の接近部分の近傍のゲート配線２３上に半導体能動膜２８をドレイン電極３０とソース電極３１で挟んでなる薄膜トランジスタＴ１が形成されている。半導体能動膜２８は、この例ではａ−Ｓｉから形成され、ドレイン電極３０およびソース電極３１と半導体能動膜２８とのコンタクト部分には、ｎ＋のａ−Ｓｉからなる底部コンタクト膜３２とシリサイド層３３を積層してなるコンタクト層３４が介在されている。前記シリサイド層３３はＭｏ、Ｔａ、Ｗ等のシリサイド構成元素の膜を半導体能動膜２８上に成膜してから熱処理して元素拡散を行って形成されたものである。なお、図２（Ｂ）に示す断面構造は、図２（Ｃ）のＡ３−Ａ４線に沿う断面を示す。
【００２２】
そして、前記薄膜トランジスタＴ１のドレイン電極３０が透明導電材料から形成されて透明画素電極２６に接続され、前記薄膜トランジスタＴ１のソース電極３１が透明導電材料から形成されている。また、前記ゲート電極２３の近傍のソース配線各端部上の絶縁膜２５に孔（コンタクトホール）３５が形成され、これらのコンタクトホール３５を介して分断されている各ソース配線２４を連結して導通させる酸化物透明導電材料からなる橋絡部３６が設けられ、前記薄膜トランジスタＴ１のソース電極３１が各々の薄膜トランジスタ近傍の橋絡部３６に接続されている。  なお、図５に示す液晶表示装置Ａにおいては、他側の基板２０に形成されるコモン電極とブラックマスク、カラーフィルタ等は省略して基板２０のみを記載してある。
また、図３に、この例の液晶表示装置Ａの等価回路を示すが、図３に示すように、分断された複数のソース配線２４を複数の橋絡部３６により接続させた状態のソース配線２４が複数設けられ、それらのソース配線２４に対してマトリクス状に配置されたゲート配線２３とが設けられている。ここで各ソース配線２４は信号供給回路３７に、各ゲート配線２３は走査回路３８に接続されている。
【００２３】
以上の構造のトランジスタアレイ基板２７を製造するには、まず、図１（Ａ）に示すように基板２１上にＣｒ、Ｍｏ等の導電性金属材料製の導電膜を形成し、次いでレジストを塗布してパターン露光し、エッチングにより不要部分を除去した後にレジストを剥離するパターニングを施して図１（Ａ）に断面構造を図１（Ｂ）に平面構造を示すゲート配線２３とソース配線２４を形成する。ここで形成するゲート配線２３とソース配線２４は、製造するべき液晶表示装置の表示画面の大きさに合わせて必要本数形成するので、図１（Ｂ）では１本ずつのみ記載しているが、実際には図１（Ｂ）の上下方向に複数のゲート配線２３が、図１（Ｂ）の左右方向に複数のソース配線２４が必要本数並設される。なお、図１（Ａ）に示す断面構造は、図１（Ｂ）のＡ１−Ａ２線に沿う断面を示す。
なお、前記のパターニングの際に、ソース配線２４をゲート配線２３に対して直角向きに形成するが、ソース配線２４の端部２４ａをゲート配線２３にショートさせないようにゲート配線２３と微小間隔をあけた位置に配置させるので、結果的にソース配線２４をゲート配線２３と直角な方向にゲート配線２３と接触しないように分断した不連続状態に形成するものとする。
【００２４】
次に、基板２１の表面とゲート配線２３とソース配線２４を覆うＳｉＮＸなどの絶縁材料製の絶縁膜２５を基板２１上に成膜し、更にその上に、ａ−Ｓｉの半導体能動膜準備層とａ−Ｓｉのｎ＋準備層を積層し前述と同様にレジストを用いたパターニングを行ってソース配線２４の近傍の薄膜トランジスタを形成するべき位置に図１（Ａ）と図１（Ｂ）に示すアイランド状の半導体能動膜２８とａ−Ｓｉのｎ＋層２９を形成する。
次に、ｎ＋層２９上にＭｏ、Ｔａ、Ｗ等からなる薄膜を形成し、熱処理することでシリサイド準備層４１を図１（Ｃ）に示すように形成する。この後、シリサイド準備層４１とならなかった前記金属からなる薄膜の部分のみをレジストを用いずに、例えば、ヨウ素酸、フッ酸、及び酢酸混合液からなるエッチング液を用いて選択的に除去する。また、前記と同様にレジストを用いたパターニングを行ってゲート配線２３の近傍の各ソース配線２４の端部２４ａ上の絶縁膜２５にそれぞれ孔（コンタクトホール）３５を形成する。
【００２５】
次いでＩＴＯなどの酸化物透明導電材料からなる透明導電層４２を前記絶縁膜２５とシリサイド準備層４１を覆うようにこれらの上に図２（Ａ）に示すように形成する。なおここで、ＩＴＯを成膜する条件は酸化雰囲気であるので、コンタクトホール３５の下に位置するソース配線２４の表面をＡｌ等よりも酸化し難いＣｒ、Ｍｏ等の材料で形成することが好ましい。
続いて前記と同様にレジストを用いたパターニングを行って図２（Ｂ）に示すように半導体能動膜２８の中央部上方のｎ＋層２９の一部とシリサイド準備層４１と透明導電層４２の一部を除去することにより、半導体能動膜２８をその両側から挟んで対向するドレイン電極３０とソース電極３１を形成し、同時に透明導電層４２の不要部分を除去することにより、ゲート配線２３とソース配線２４に囲まれた領域に図２（Ｂ）と図２（Ｃ）に示すように画素電極２６を形成し、同時にこの画素電極２６にドレイン電極３０を接続させ、ソース配線２４の端部２４ａを接続する透明導電膜製の橋絡部３６を形成し、この橋絡部３６をソース電極３１と接続することにより、図２（Ｂ）と図２（Ｃ）に示す構造の薄膜トランジスタアレイ基板２７を得ることができる。
【００２６】
以上説明したような製造工程を採用することで、全工程でマスクを４枚使用してパターニングを行うことで薄膜トランジスタアレイ基板２７を製造することができるので、例え全面に保護膜を形成し、ソース端子出し及びゲート端子出しのためのフォトリソ工程を追加したとしても、マスクを６〜７枚必要としていた従来方法に比べてマスクの必要枚数を削減できるとともに、パターニング工程を少なくすることで製造工程の簡略化をなし得、製造歩留まりを向上させることができる。
【００２７】
第４図（Ａ）ないし第５図（Ｃ）は本発明に係る液晶表示装置の第２の例を製造する方法を説明するためのもので、この例の液晶表示装置にあっては、基本的には図５（Ｂ）と図５（Ｃ）に示すように対向する透明の基板５０、５１間に液晶５２が挟持されて構成され、一方の基板５１上にゲート配線５３とソース配線５４が絶縁膜５５を介して交差状態で設けられ、更に、交差部分の近傍にそれぞれ薄膜トランジスタＴ２と画素部（画素電極）５６が設けられて薄膜トランジスタアレイ基板５７が構成されていて、図１２で説明した従来の液晶表示装置と同様に液晶５２に電界を印加するか否かの切り換えにより光の透過状態を切り換える液晶表示装置Ｂとされている。
【００２８】
図５（Ｂ）と図５（Ｃ）に示すようにこの第２の例の液晶表示装置Ｂにあっては、一方の基板５１上の絶縁膜５５内にゲート配線５３と直交する方向にゲート配線５３と接触しないように分断されたソース配線５４が不連続的に形成され、ゲート配線５３とソース配線５４の接近部分の近傍のゲート配線５３上に薄膜トランジスタＴ２が形成されている。前記のゲート配線５３はＡｌなどの良導電性金属材料からなる基部導電層５３Ａとその上に形成されたＣｒ、Ｍｏ等の配線用金属材料からなる副導電層５３Ｂとからなる２重構造とされ、ソース配線５４も同様に良導電性金属からなる基部導電層５４Ａとその上に形成された配線用材料からなる副導電層５４Ｂとからなる２重構造とされている。なお、図５（Ｂ）に示す断面構造は、図５（Ｃ）のＡ７−Ａ８線に沿う断面である。
【００２９】
前記の薄膜トランジスタＴ２は、左右のｎ＋層となる半導体部６３、６４に挟まれて半導体基部６５が設けられ、半導体基部６５上に絶縁膜６６を介してゲート電極６７が形成され、半導体部６３、６４上にシリサイド層６８がそれぞれ形成され、半導体基部６５の上部で半導体部６３、６４に挟まれた部分にチャネル部６９が形成されるようになっている。
次に、各シリサイド層６８上の絶縁膜５５には、各々コンタクトホール８０が形成され、このコンタクトホール８０を介してＩＴＯなどの酸化物透明導電材料製のドレイン電極６０とソース電極６１が各シリサイド層６８に接触するように設けられ、ドレイン電極６０にはゲート配線５３とソース配線５４とに囲まれた領域に設けられた酸化物透明導電材料製の画素電極５６が接続され、ソース電極６１にはソース配線５４が接続されている。
更に、分断されたソース配線５４においてゲート配線５３に近い部分の各端部５４ａ上の絶縁膜５５には孔（コンタクトホール）８１が各々形成されていて、これらのコンタクトホール８１を介して設けられた酸化物透明導電材料製の橋絡部７２によって分断されたソース配線５４が導通されている。
【００３０】
以上の構成の薄膜トランジスタＴ２は、ゲート配線５３とソース配線５４の交差部分近傍のゲート配線５３を含むように形成されていて、ゲート配線５３の一部がゲート電極６７を兼ねるように設けられ、ゲート電極６７によって薄膜トランジスタＴ２のスイッチングの切り換えがなされるようになっている。
【００３１】
以上の構造のトランジスタアレイ基板５７を製造するには、まず、基板５１上に水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）からなる半導体予備膜を形成し、これにレジストを塗布してパターン露光し、エッチングにより不要部分を除去した後にレジストを剥離するパターニングを施して図４（Ａ）に断面構造を示すアイランド状の半導体準備膜７５を形成する。なお、この半導体準備膜７５を形成する位置は、基板５１上において目的とする薄膜トランジスタの半導体部を形成しようとする位置とする。
次に、図４（Ｂ）に示すように半導体準備膜７５と基板５１を覆うようにＳｉＮｘなどからなる絶縁膜７４を形成し、更にその上に、Ａｌ等の良導電材料からなる基部導電膜７６とＣｒ、Ｍｏ等の配線材料からなる副導電膜７７を形成する。  次に、絶縁膜７４と基部導電膜７６と副導電膜７７にパターニングを施して図４（Ｃ）に断面構造を図９（Ｄ）に平面構造を示すゲート配線５３とソース配線５４を形成し、半導体準備膜７５上のゲート配線５３をゲート電極６７とする。なお、図４（Ｃ）に示す断面構造は、図４（Ｄ）に示すＡ５−Ａ６線に沿う断面を示す。また、前記のパターニングにあたり、各ゲート配線５３とソース配線５４はパターニングされた絶縁膜７４を介して基板５１上あるいは半導体準備膜７５上に設けられた状態となる。
次に、ここで形成するゲート配線５３とソース配線５４は、それぞれ２層構造とされ、製造するべき液晶表示装置の画面の大きさに合わせて必要数形成されるので、図４（Ｄ）では１本ずつのみ記載しているが、実際には図４（Ｄ）の上下方向に複数のゲート配線５３が図４（Ｄ）の左右方向に複数のソース配線５４が並設されている。
なお、前記のパターニングの際に、ソース配線５４をゲート配線５３に対して直角向きに形成するが、ソース配線５４の端部５４ａをゲート配線５３にショートさせないようにゲート配線５３と微小間隔をあけた位置に配置させるので、結果的にソース配線５４をゲート配線５３と直角な方向にゲート配線５３と接触しないように分断した不連続状態に形成するものとする。
【００３２】
次に、ゲート電極６７とその下方の絶縁膜７４をマスクとして半導体準備膜７５にイオンドーピング処理を行ってｎ＋層を形成し、半導体部６３、６４に挟まれた半導体基部６５を形成するとともに、この後に半導体部６３、６４上にＭｏ、Ｔａ、Ｗ等のシリサイド層形成用の薄膜を形成し、熱処理して半導体部６３、６４との間に元素拡散を行って半導体部６３、６４上にシリサイド層６８、６８を図５（Ａ）に示すように形成する。また、前記第１の例の液晶表示装置Ａを製造する際と同様にＭｏ、Ｔａ、Ｗ等の金属薄膜部分のみをマスクを用いずに選択的に除去する。
次いでこれらの膜の上にＳｉＮｘ等からなる絶縁膜５５を被覆し、更に、前記と同様にマスクを用いたパターニングを行ってシリサイド層６８上の絶縁膜５５にコンタクトホール８０を形成するとともにゲート配線５３の近傍の各ソース配線５４の端部５４ａ上の絶縁膜５５にそれぞれ孔（コンタクトホール）８１を形成する。
【００３３】
次いで、ＩＴＯなどの酸化物透明導電材料からなる透明導電層をこれらの上に形成するとともに、パターニングを行って、ソース配線５４とゲート配線５３に囲まれた領域に画素電極５６を形成し、ソース配線５４間にコンタクトホール８１、８１を介してこれらを接続する橋絡部７２を形成するとともに、この橋絡部７２と半導体部６３上のシリサイド層６８をコンタクトホール８０を介して接続させて透明導電層製のソース電極６１を形成し、半導体部６４上のシリサイド層６８と画素電極５６を接続させて透明導電層製のドレイン電極５６を形成する。これにより、図５（Ａ）と図５（Ｂ）に示す構造の薄膜トランジスタアレイ基板５７を得ることができる。
【００３４】
以上説明したような製造工程を採用することで、全工程でマスクを４枚使用してパターニングを行うことで薄膜トランジスタアレイ基板５７を製造することができるので、前記第１の例と同様にマスクを６〜７枚必要としていた従来方法に比べてマスクの必要枚数を削減できるとともに、パターニング工程を少なくすることで製造工程の簡略化をなし得、製造歩留まりを向上させることができる。更に、ゲート配線５３とソース配線５４をＣｒ、Ｍｏ等から成る副導電層５４ＢとＡｌ等からなる基部導電層５４Ａから構成しているので、絶縁膜５５に孔コンタクトホール８１を形成する際にＯ２プラズマ雰囲気でエッチングする処理を行っても、Ｏ２プラズマ雰囲気で酸化されにくい副導電層５４Ｂの一部が酸化されるのみであり、ソース配線５４の導電率を支配する良導電性の基部導電層５４Ａは酸化されないので、ソース配線５４の配線抵抗を低く抑えることができる。
【００３５】
図６（Ａ）ないし図７（Ｃ）は本発明に係る液晶表示装置の第３の例を製造する方法を説明するためのもので、この例の液晶表示装置にあっては、基本的には図７（Ｂ）と図７（Ｃ）に示すように対向する透明の基板９０、９１間に液晶９２が挟持されて構成され、一方の基板９１上にゲート配線９３とソース配線９４が絶縁膜９５を介して交差状態で設けられ、更に交差部分の近傍にそれぞれ薄膜トランジスタＴ３と線状電極９６Ａ、Ｂが設けられて薄膜トランジスタアレイ基板９７が構成されていて、図１２を基に先に説明した従来の液晶表示装置と同様に液晶９２に電界を印加するか否かの切り換えにより光の透過状態を切り換える液晶表示装置Ｃとされている。ただし、この例で用いた構成における液晶の駆動機構は先に説明した第１の例と第２の例のものとは全く異なり、線状電極９６Ａ、９６Ｂにより発生させた電界で液晶を配向させるものであり、線状電極９６Ａ、９６Ｂによる液晶の駆動機構については後に詳述する。
【００３６】
図７（Ｂ）と図７（Ｃ）に示すようにこの第３の例の液晶表示装置Ｃにあっては、一方の基板９１上にゲート配線９３と同一平面上にゲート配線９３と直交する方向にゲート配線９３と接触しないように分断されたソース配線９４が不連続的に形成され、ゲート配線９３とソース配線９４の接近部分の近傍のゲート配線９３上に半導体能動膜９８をドレイン電極１００とソース電極１０１で挟んでなる薄膜トランジスタＴ３が形成されている。なお、半導体能動膜９８はこの例ではａ−Ｓｉから形成され、ドレイン電極１００およびソース電極１０１と半導体能動膜９８とのコンタクト部分には、ｎ＋のａ−Ｓｉからなる底部コンタクト膜１０２とシリサイド層１０３を積層してなるコンタクト層１０４が介在されている。なおまた、シリサイド層１０３はＭｏ、Ｔａ、Ｗ等のシリサイド構成元素の膜を半導体能動膜９８上に成膜してから熱処理して元素拡散を行って形成されたものである。
【００３７】
そして、前記薄膜トランジスタＴ３のドレイン電極１００が酸化物透明導電材料から形成されて酸化物透明導電材料製でソース配線９４と平行に設けられた線状電極（第１の画素電極）９６Ａに接続され、薄膜トランジスタＴ３のソース電極１０１が酸化物透明導電材料から形成されている。また、ゲート電極９３の近傍のソース配線各端部上の絶縁膜９５に孔（コンタクトホール）１０５が形成され、これらのコンタクトホール１０５を介して分断された各ソース配線９４を連結して導通する酸化物透明導電材料からなる橋絡部１０６が設けられ、前記薄膜トランジスタＴ３のソース電極１０１が各薄膜トランジスタ近傍の橋絡部１０６に接続されている。なお、図７（Ｂ）に示す断面構造は図７（Ｃ）のＡ９−Ａ１０線に沿う断面構造である。
【００３８】
更に、線状電極（第２の画素電極）９６Ｂは線状電極９６Ａを挟む位置に線状電極９６Ａと平行に２本形成され、それらが基端部９６Ｃで連結されて図７（Ｃ）に示すように平面コ字状に形成されていて、基端部９６Ｃにおいてソース配線９４の近傍部分に突起状の接続部９６Ｄが形成されている。また、図７（Ｃ）に示す示すゲート配線９３とソース配線９４に囲まれた領域に線状電極９６Ａ、９６Ｂが形成されているが、この領域に隣接する他の領域にもそれぞれ線状電極９６Ａ、９６Ｂが形成されていて、左右に隣接する基端部９６Ｃの接続部９６Ｄどうしが、以下に説明するように酸化物透明導電材料製の導体接続部１０８で接合されている。
即ち、接続部９６Ｄ上の絶縁膜９５には各々コンタクトホール１０７が形成され、これらのコンタクトホール１０７を介して接続部９６Ｄに連結する導体接続部１０８が、ソース配線９４上を横切るように設けられて各基端部９６Ｃが連結されている。
なお、図７（Ｃ）に示す液晶表示装置Ｃにおいては、他側の基板９０に形成されるブラックマスク、カラーフィルタ等は省略して基板９０のみを記載した。
【００３９】
以上の構造のトランジスタアレイ基板９７を製造するには、まず、図６（Ａ）に示すように基板９１上に、下地がＡｌで表層がＣｒ、Ｍｏ等の導電性金属材料製の導電膜を形成し、次いでレジストを塗布してパターン露光し、エッチングにより不要部分を除去した後にレジストを剥離するパターニングを施して図６（Ａ）に断面構造を図６（Ｂ）に平面構造を示すゲート配線９３とソース配線９４と線状電極９６Ｂ、９６Ｂを形成する。なお、図６（Ａ）に示す断面構造は、図６（Ｂ）のＡ１１−Ａ１２線に沿う断面である。
ここで形成するゲート配線９３とソース配線９４は、製造するべき液晶表示装置の画面の大きさに合わせて必要本数形成するので、図６（Ｂ）では１本ずつのみ記載しているが、実際には図６（Ｂ）の上下方向に複数のゲート配線９３が図６（Ｂ）の左右方向に複数のソース配線９４が並設される。
なお、前記のパターニングの際に、ソース配線９４をゲート配線９３に対して直角向きに形成するが、ソース配線９４の端部９４ａをゲート配線９３にショートさせないようにゲート配線９３と微小間隔をあけた位置に配置させるので、結果的にソース配線９４をゲート配線９３と直角な方向にゲート配線９３と接触しないように分断した不連続状態に形成するものとする。
【００４０】
次に、基板９１の表面とゲート配線９３とソース配線９４と線状電極９６Ｂを覆うＳｉＮＸなどの絶縁材料製の絶縁膜９５を基板９１上に成膜し、更にその上にａ−Ｓｉの半導体能動膜準備層とａ−Ｓｉのｎ＋準備層を積層し前述と同様にマスクを用いたパターニングを行ってソース配線９４の近傍の薄膜トランジスタを形成するべき位置に図６（Ａ）と図６（Ｂ）に示すアイランド状の半導体能動膜９８とａ−Ｓｉのｎ＋層９９を形成する。
次に、ｎ＋層９９上にＭｏ、Ｔａ、Ｗ等からなる薄膜を形成し、熱処理することでシリサイド準備層１１０を図６（Ｃ）に示すように形成する。この後、前記第１の例と同様に処理し、Ｍｏ、Ｔａ、Ｗ等からなる薄膜をレジストを用いずに選択的に除去する。また、前記と同様にマスクを用いたパターニングを行ってゲート配線９３の近傍の各ソース配線９４の端部９４ａ上の絶縁膜９５にそれぞれコンタクトホール１０５を図７（Ａ）に示すように形成するとともに、線状電極９６Ｂの接合部９６Ｄ上の絶縁膜９５にもコンタクトホール１０７を形成する。
【００４１】
次いで、ＩＴＯなどの酸化物透明導電材料からなる透明導電層１０９を前記絶縁膜９５とシリサイド準備層１１０等を覆うようにこれらの上に形成する。
続いて前記と同様にマスクを用いたパターニングを行って半導体能動膜９８の中央部上方のｎ＋層９９の一部とシリサイド準備層１１０と透明導電層の一部を除去することにより、半導体能動膜９８をその両側から挟んで対向するドレイン電極１００とソース電極１０１を形成し、同時に透明導電層の不要部分を除去することにより、ゲート配線９３とソース配線９４に囲まれた領域に図７（Ｂ）と図７（Ｃ）に示すように線状電極９６Ａを形成し、同時にこの線状電極９６Ａにドレイン電極１００を接続させ、ソース配線９４の端部９４ａを接続する橋絡部１０６を形成し、この橋絡部１０６をソース電極１０１と接続し、更に、隣接する線状電極９６Ｂの接続部９６Ｄどうしを接合する導体接続部１０８をソース配線９４上を横切るように形成することで図７（Ｂ）と図７（Ｃ）に示す構造の薄膜トランジスタアレイ基板９７を得ることができる。
【００４２】
以上説明したような製造工程を採用することで、全工程でマスクを４枚使用してパターニングを行うことで薄膜トランジスタアレイ基板２７を製造することができるので、前記第１の例と同様にマスクを６〜７枚必要としていた従来方法に比べてマスクの必要枚数を削減できるとともに、パターニング工程を少なくすることで製造工程の簡略化をなし得、製造歩留まりを向上させることができる。
【００４３】
続いて図７（Ｂ）と図７（Ｃ）に示す構造の液晶表示装置Ｃの偏光板の偏光方向と配向膜のラビング処理方向並びに液晶駆動機構について説明するが、その前に一般的なツイステッドネマティックモード（ＴＮモード）のアクティブマトリクス型液晶表示装置について以下に説明する。
【００４４】
この種の一般的なＴＮモードの液晶表示素子は、偏光板と透明な電極と配向膜を具備した２枚のガラス基板を互いの配向膜の配向方向が９０゜異なるように間隔をあけて対向配置し、その間にネマティック液晶を９０゜ねじって配列できるように設けて構成されている。
【００４５】
ところが、近年、この種のＴＮモードの液晶表示素子にあっては、その視野角依存性が問題となっている。
この問題を解決できる構造が、線状電極９６Ａ、９６Ｂを用いた図７（Ｂ）に示す液晶表示装置Ｃである。前述の構成の液晶表示装置Ｃにおいて、配向膜の配向方向と液晶９２を構成する液晶分子９２Ａの向き等をまとめて図８と図９に示す。
液晶表示装置Ｃにあっては、液晶を挟む上下両側の基板にそれぞれ液晶駆動用の電極を設けるのではなく、図７（Ｂ）に示す下方の基板９１側のみに異なる極の２種の線状電極９６Ａ…、９６Ｂ…を互いに離間させて設け、上方の基板９０に電極を設けない構成とし、電圧の印加により、両線状電極９６Ａ、９６Ｂ間に発生した電界の方向に沿って液晶分子９２Ａ…を配向させることができるようになっている。図８に線状電極９６Ａ、９６Ｂとスイッチング素子としての薄膜トランジスタＴ３および電源１１９の接続関係を示す。また、図９（Ａ）に示すように上の基板９０の液晶側の面に配向膜を形成してβ方向に液晶分子９２Ａが並ぶように配向処理が施され、下の基板９１の液晶側の面に配向膜を形成して前記β方向と平行なγ方向に液晶分子９２Ａが並ぶように配向処理が施され、それぞれの基板９０、９１の外側に従来の一般的な構成の場合と同様の偏光板が配置される。
【００４６】
以上のような構成によれば、線状電極９６Ａ、９６Ｂ間に電圧が印加されていない状態で液晶分子９２Ａ６…は、図９（Ａ）に示すように一律に同方向にホモジニアス配向する。そして、この状態で下の基板９１を通過した光線は、偏光板によりα方向に偏光されており、液晶分子９２Ａの層をそのまま透過し、上の基板９０の異なるβ方向の偏光板に到達するので、その偏光板で遮断され、光線は液晶表示素子を透過することがないので、液晶表示素子は暗状態となる。（ノーマリーブラックモード）
次に、線状電極９６Ａ、９６Ｂ間に電圧を印加すると、液晶分子のうち、下の基板９１に接近した液晶分子９２Ａほどその配向方向が線状電極９６Ａ、９６Ｂの長手方向に対して垂直に変換される。即ち、線状電極９６Ａ、９６Ｂの長手方向に対し垂直な方向の電気力線が発生し、下の基板９１に形成されていた配向膜によってγ方向に長手方向を向けて配向していた液晶分子９２Ａが、配向膜の規制力よりも強い電界の規制力によってγ方向とは垂直なα方向に配向方向が変換される。
よって、線状電極９６Ａ、９６Ｂ間に電圧が印加されると、図９（Ｂ）に示すように９０゜ツイスト配向がなされる。この状態であると、下の基板９１を透過し、α方向に偏光した偏光光線は、ツイストした液晶９２Ａ…によってその偏光方向が変換され、α方向とは異なるβ方向の偏光板の設けられた上の基板９０を透過できるようになり、液晶表示素子は明状態となる。ここで図９（Ａ）に示す状態の液晶分子９２Ａ…に対して図９（Ｃ）に示すように異なった方向から透過光線が入射しても透過光線の角度によって屈折率ｎ１’とｎ２’が同じになるために視野角依存性は生じ難くなる。なお、図９（Ｂ）に示すように線状電極９６Ａ、９６Ｂの直上に存在する液晶分子９２Ａ…は電気力線に沿って起立した状態となるが、この状態は明状態であり、起立した液晶分子９２Ａ…は透過光を通過させるような働きをするので、表示状態に悪影響はない。
【００４７】
図１０（Ａ）ないし図１１（Ｃ）は本発明に係る液晶表示装置の第４の例を製造する方法を説明するためのもので、この例の液晶表示装置にあっては、基本的には図１１（Ｂ）と図１１（Ｃ）に示すように対向する透明の基板１３０、１３１間に液晶１３２が挟持されて構成され、一方の基板１３１上にゲート配線１３３とソース配線１３４が絶縁膜１３５を介して交差状態で設けられ、更に交差部分の近傍にそれぞれ薄膜トランジスタＴ４と線状電極１３６Ａ、１３６Ｂが設けられて薄膜トランジスタアレイ基板１３７が構成されていて、図７（Ｂ）あるいは図７（Ｃ）で説明した液晶表示装置Ｃと同様に液晶１３２に電界を印加するか否かの切り換えにより光の透過状態を切り換える液晶表示装置Ｄとされている。
【００４８】
図１１（Ｂ）と図１１（Ｃ）に示すようにこの第４の例の液晶表示装置Ｄにあっては、一方の基板１３１上の絶縁膜１３５内にゲート配線１３３と直交する方向にゲート配線１３３と接触しないように分断されているソース配線１３４が不連続的に形成され、ゲート配線１３３とソース配線１３４の接近部分の近傍のゲート配線１３３上に薄膜トランジスタＴ４が形成されている。なお、図１１（Ｂ）に示す断面構造は、図１１（Ｃ）に示すＡ１３−Ａ１４線に沿う断面である。
前記のゲート配線１３３はＡｌなどの良導電性金属からなる基部導電層１３３Ａと、その上に形成されたＣｒ、Ｍｏ等の配線用金属材料からなる副導電層１３３Ｂとからなる２重構造とされ、ソース配線１３４も同様にＡｌ等の良導電性金属からなる基部導電層１３４Ａとその上に形成されたＣｒ、Ｍｏ等の配線用材料からなる副導電層１３４Ｂとからなる２重構造とされている。
【００４９】
前記の薄膜トランジスタＴ４は、左右のｎ＋層となる半導体部１４３、１４４に挟まれて半導体基部１４５が設けられ、半導体基部１４５上に絶縁膜１４６を介してゲート電極１４７が形成され、半導体部１４３、１４４上にシリサイド層１４８がそれぞれ形成され、半導体基部１４５の上部で半導体部１４３、１４４に挟まれた部分にチャネル部１４９が形成されるようになっている。
次に、各シリサイド層１４８上の絶縁膜１４５には各々コンタクトホール１５０が形成され、このコンタクトホール１５０を介してＩＴＯなどの酸化物透明導電材料製のドレイン電極１６０とソース電極１６１が各シリサイド層１４８に接触するように設けられ、ドレイン電極１６０にはゲート配線１３３とソース配線１３４とに囲まれた領域に設けられた酸化物透明導電材料製の線状電極１３６Ａが接続され、ソース電極１６１にはソース配線１３４が接続されている。
【００５０】
更に、分断されたソース配線１３４においてゲート配線１３３に近い部分の各端部１３４ａ上の絶縁膜１３５にはコンタクトホール１７１が各々形成されていて、これらのコンタクトホール１７１を介して設けられた酸化物透明導電材料製の橋絡部１７２によって前記の分断されたソース配線１３４が導通されている。また、ゲート配線１３３とソース配線１３４とで囲まれた領域に設けられている線状電極１３６Ａはこの例ではゲート配線１３３と平行に配置され、さらにこの線状電極１３６Ａの幅方向両側にはこれを挟むように一対の線状電極１３６Ｂ、１３６Ｂが線状電極１３６Ａと平行に設けられ、各線状電極１３６Ｂは基端部１３６Ｃにて一体化され、一方の線状電極１３６Ｂの端部がソース配線１３４の近傍まで延長されている。そして、ソース配線１３４とゲート配線１３３とで囲まれた線状電極１３６Ｂが設けられた領域に隣接する他の領域の線状電極１３６Ｂの端部もソース配線１３４の近傍まで延出されていて、ソース配線１３４を挟んでその両側に位置する線状電極１３６Ｂの端部どうしが、それらの上の絶縁膜１３５に形成されたコンタクトホール１７３を介してソース配線１３４上を横切って設けられた導体接続部１７４によって接続されている。
【００５１】
以上の構成の薄膜トランジスタＴ４は、ゲート配線１３３とソース配線１３４の交差部分近傍のゲート配線１３３を含むように形成されていて、ゲート配線１３３の一部がゲート電極１４７を兼ねるように設けられ、ゲート電極１４７によって薄膜トランジスタＴ４のスイッチングの切り換えがなされるようになっている。
【００５２】
以上の構造のトランジスタアレイ基板１３７を製造するには、まず、基板１３１上に水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）からなる薄膜を形成し、これにレジストを塗布してパターン露光し、エッチングにより不要部分を除去した後にレジストを剥離するパターニングを施して図１０（Ａ）に断面構造を示すアイランド状の半導体準備膜１８０を形成する。なお、この半導体準備膜１８０を形成する位置は、基板１３１上において目的とする薄膜トランジスタの半導体部を形成しようとする位置とする。
次に、図１０（Ｂ）に示すように半導体準備膜１８０と基板１３１を覆うようにＳｉＮｘなどからなる絶縁膜１８４を形成し、更にその上にＡｌ等の良導電材料からなる基部導電膜１８６とＣｒ、Ｍｏ等の配線材料からなる副導電膜１８７を形成する。
次に、絶縁膜１８４と基部導電膜１８６と副導電膜１８７にパターニングを施して図１０（Ｃ）に断面構造を図１０（Ｄ）に平面構造を示すゲート配線１３３とソース配線１３４を形成し、半導体準備膜１８０上のゲート配線１３３をゲート電極１４７とする。また、前記のパターニングにあたり、各ゲート配線１３３とソース配線１３４はパターニングされた絶縁膜１８９を介して基板１３１上あるいは半導体準備膜１８０上に設けられた状態となる。
次に、ここで形成するゲート配線１３３とソース配線１３４は、それぞれ２層構造とされ、製造するべき液晶表示装置の画面の大きさに合わせて必要数形成されるので、図１０（Ｄ）では１本ずつのみ記載しているが、実際には図１０（Ｄ）の上下方向に複数のゲート配線１３３が図１０（Ｄ）の左右方向に複数のソース配線１３４が並設される。なお、図１０（Ｃ）に示される断面構造は、図１０（Ｄ）のＡ１５−Ａ１６線に沿う断面である。
前記のパターニングの際に、ソース配線１３４をゲート配線１３３に対して直角向きに形成するが、ソース配線１３４の端部１３４ａをゲート配線１３３にショートさせないようにゲート配線１３３と微小間隔をあけた位置に配置させるので、結果的にソース配線１３４をゲート配線１３３と直角な方向にゲート配線１３３と接触しないように分断された不連続状態に形成するものとする。
【００５３】
次に、ゲート電極１４７とその下方の絶縁膜１８９をマスクとして半導体準備膜１８０にイオンドーピング処理を行ってｎ＋層を形成し、半導体部１４３、１４４に挟まれた半導体基部１４５を形成するとともに、この後に半導体部１４３、１４４上にＭｏ、Ｔａ、Ｗ等のシリサイド層形成用の薄膜を形成し、熱処理して半導体部１４３、１４４との間に元素拡散を行って半導体部１４３、１４４上にシリサイド層１４８、１４８を図１１（Ａ）に示すように形成する。この後、前記第１の例と同様にシリサイド化していないＭｏ、Ｔａ、Ｗ等からなる金属薄膜をレジストを用いずに選択的に除去する。
次いでこれらの膜の上にＳｉＮｘ等からなる絶縁膜１３５を被覆し、更に、前記と同様にマスクを用いたパターニングを行ってシリサイド層１４８上の絶縁膜１３５にコンタクトホール１５０を形成するとともにゲート配線１３３の近傍の各ソース配線１３４の端部１３４ａ上の絶縁膜１３５にそれぞれ孔（コンタクトホール）１７１を形成する。
【００５４】
次いで、ＩＴＯなどの酸化物透明導電材料からなる透明導電層をこれらの上に形成するとともにパターニングを行って、ソース配線１３４とゲート配線１３３に囲まれた領域で線状電極１３６Ｂ、１３６Ｂ間に線状電極１３６Ａを形成し、ソース配線１３４の端部１３４ａ上の絶縁膜１３５に孔（コンタクトホール）１７１、１７１を介してこれらを接続する橋絡部１７２を形成するとともに、この橋絡部１７２と半導体部１４３上のシリサイド層１４８をコンタクトホール１５０を介して接続させて酸化物透明導電材料製のソース電極１６１を形成し、半導体部１４４上のシリサイド層１４８と線状電極１３６Ａを接続させて酸化物透明導電材料製のドレイン電極１６０を形成するとともに、隣接する線状電極１３６Ｂの接合部どうしを接合する導体接続部１７４をソース配線１３４上を横切るように形成することで隣接する領域どうしの線状電極１３６Ｂを接続する。
これにより、図１１（Ｂ）と図１１（Ｃ）に示す構造の薄膜トランジスタアレイ基板１３７を得ることができる。
【００５５】
以上説明したような製造工程を採用することで、全工程でマスクを４枚使用してパターニングを行うことで薄膜トランジスタアレイ基板５７を製造することができるので、前記第１の例と同様に、マスクを６〜７枚必要としていた従来方法に比べてマスクの必要枚数を削減できるとともに、パターニング工程を少なくすることで製造工程の簡略化をなし得、製造歩留まりを向上させることができる。また、この例の構造の液晶表示装置Ｄにあっては、線状電極１３６Ａ、１３６Ｂを用いて先の第３の例の場合と同様に視野角依存性の少ない高品質の表示状態を得ることができる。
【００５６】
ところで、以上説明した構造においては２本の線状電極と１本の線状電極を異なる極の対電極としたが、３本あるいはそれ以上の本数の線状電極を互いに対になるように設けても良いのは勿論である。
また、分断した形で形成するのは、ソース配線に限らず、ゲート配線であっても良い。従ってゲート配線を分断した形で形成した場合は、ソース配線を分断していない連続状態に形成し、このソース配線に接触しないように分断状態に不連続させてゲート配線を形成し、その上に形成した絶縁膜に孔（コンタクトホール）を形成し、それらのコンタクトホールを介して絶縁膜上に橋絡部を形成することで分断されたゲート配線を１本に連続させることができる。本発明においてはこのような構造を採用することもできる。
【００５７】
【発明の効果】
以上説明したように本発明によれば、ソース配線とゲート配線の一方を分断した形に形成し、ソース配線とゲート配線の一方を導電材料製の橋絡部で導通させるとともに、画素部を橋絡部と同じ導電材料で形成したので、画素部を構成する場合の成膜処理とパターニング処理で橋絡部を同時に形成することができ、工程の簡略化をなすことができるとともに、パターニングに際して使用するマスク枚数を従来方法より少なく、必要最低限に抑えることができる。よって工程の簡略化と歩留まりの向上効果を得ることができる。
また、画素部を第１と第２の画素電極を組み合わせて用いる構成にあっても、ソース配線とゲート配線の一方を分断した形に形成し、ソース配線あるいはゲート配線を導電材料製の橋絡部で導通させ、同時に橋絡部と同一の導電材料で第１の画素電極を形成した構成なので、第１の画素電極を構成する場合の成膜処理とパターニング処理で橋絡部を同時に形成することができ、工程の簡略化をなすことができるとともに、パターニングに際して使用するマスク枚数を従来方法より少なく、必要最低限に抑えることができる。よって工程の簡略化と歩留まりの向上効果を得ることができる。
【００５８】
次に、画素電極を電気的にオンオフする薄膜トランジスタのドレイン電極を画素電極と一体的に形成するならば、あるいは、第１の画素電極を電気的にオンオフする薄膜トランジスタのドレイン電極と第１の画素電極を一体的に形成するならば、画素電極とドレイン電極を、あるいは、第１の画素電極とドレイン電極を同時に同じ導電材料で形成することができ、これにより工程の簡略化と歩留まりの向上効果を得ることができる。
また、画素電極を電気的にオンオフする薄膜トランジスタのソース電極を橋絡部と一体的に形成するならば、橋絡部とソース電極を同時に同じ導電材料で形成することができ、これにより工程の簡略化と歩留まりの向上効果を得ることができる。
【００５９】
更に、ソース配線とゲート配線の一方を分断状態に形成し、これらを連結する橋絡部と画素電極とを同一導電材料で構成し、更に、前記画素電極を協同して電位を発生させる第１の画素電極と第２の画素電極とから構成した場合に、第１あるいは第２の画素電極を構成する場合の成膜処理とパターニング処理で橋絡部を同時に形成することができ、工程の簡略化をなすことができるとともに、パターニングに際して使用するマスク枚数を従来方法より少なく、必要最低限に抑えることができる。よって工程の簡略化と歩留まりの向上効果を得ることができる。
【００６０】
次に、分断したゲート配線あるいはソース配線の表面をクロムまたはモリブデンから構成することで、それらの上に絶縁膜を形成し、この絶縁膜に孔を設けて橋絡部で分断したゲート配線あるいはソース配線を接続する構成とした場合に、酸化物透明導電材料で橋絡部を構成しても、ゲート配線あるいはソース配線の接続部分を酸化させてコンタクト抵抗を増加させてしまうおそれは少なくなり、分断されたゲート配線あるいはソース配線を良好な接続状態にすることができる。
【図面の簡単な説明】
【図１】図１（Ａ）は、本発明に係る液晶表示装置の第１の例を製造する方法において基板上にゲート配線とソース配線と絶縁膜と半導体層とｎ＋層を形成した状態を示す断面図、図１（Ｂ）は、図１に示す状態の要部を示す平面図、図１（Ｃ）は、第１の例を製造する方法においてｎ＋層上にシリサイド層を形成した状態を示す断面図である。
【図２】図２（Ａ）は、第１の例を製造する方法において絶縁膜とシリサイド層上に透明導電層を形成した状態を示す断面図、図２（Ｂ）は、本発明に係る液晶表示装置の第１の例を示す断面図、図２（Ｃ）は、図１（Ｂ）に示す液晶表示装置の第１の例の要部を示す平面図である。
【図３】第１の例の液晶表示素子の等価回路の一例を示す図。
【図４】図４（Ａ）は、本発明に係る液晶表示装置の第２の例を製造する方法において基板上に半導体予備膜を形成した状態を示す断面図、図４（Ｂ）は基板上と半導体膜上に２層構造の導電層を形成した状態を示す断面図、図４（Ｃ）は、図４（Ｂ）に示す２層構造の導電層と絶縁膜をパターニングした状態を示す断面図、図４（Ｄ）は図４（Ｃ）の状態の要部を示す平面図である。
【図５】図５（Ａ）は、第２の例を製造する方法において半導体膜に半導体部と半導体基部を形成した状態を示す断面図、図５（Ｂ）は、第２の例を示す断面図、図５（Ｃ）は、第２の例の液晶表示装置の要部を示す平面図である。
【図６】図６（Ａ）は、本発明に係る液晶表示装置の第３の例を製造する方法において基板上に各種配線と絶縁膜と半導体膜を形成した状態を示す断面図であり、図６（Ｂ）は、図６（Ａ）に示す状態の要部を示す平面図、図６（Ｃ）は、半導体膜の上にシリサイド層を形成した状態を示す断面図である。
【図７】図７（Ａ）は、第３の例を製造する方法において絶縁膜にコンタクトホールを形成し、シリサイド層上と絶縁膜上とコンタクトホールに透明導電層を形成した状態を示す断面図、図７（Ｂ）は、発明に係る液晶表示装置の第３の例を示す断面図、図７（Ｃ）は、図７（Ｂ）に示す構造の要部を示す平面図である。
【図８】図８（Ａ）は第３の例における線状電極と配向方向と電源の関係を示す図、図８（Ｂ）は線状電極間の液晶分子の配向状態を示す図。
【図９】図９（Ａ）は線状電極を用いていない一般の液晶表示装置構造において、電界を印加していない状態の液晶分子の配向状態を示す図、図９（Ｂ）は電界を印加した状態の液晶分子の配向状態を示す図、図９（Ｃ）は液晶分子の配向状態と透過光屈折率を説明するための図。
【図１０】図１０（Ａ）は、本発明に係る液晶表示装置の第４の例を製造する方法において基板上に半導体膜を形成した状態を示す断面図、図１０（Ｂ）は、基板上と半導体膜上に２層構造の導電層を形成した状態を示す断面図、図１０（Ｃ）は２層の導電層と絶縁膜をパターニングした状態を示す断面図、図１０（Ｄ）は、図の状態の要部を示す平面図。
【図１１】図１１（Ａ）は、第４の例を製造する方法において半導体膜に半導体部と半導体基部とシリサイド層を形成した状態を示す断面図、図１１（Ｂ）は、本発明に係る液晶表示装置の第４の例を示す断面図、図１１（Ｃ）は、第４の例の液晶表示装置の要部を示す平面図である。
【図１２】従来の薄膜トランジスタアレイ基板の一構造例を示す平面図である。
【図１３】従来の薄膜トランジスタアレイ基板の一構造例の断面図である。
【図１４】従来の一例を示す接続回路図である。
【符号の説明】
基板                        ２１、５１、９１、１３１、
液晶                        ２２、５２、９２、１３２、
ゲート配線                  ２３、５３、９３、１３３、
ソース配線                  ２４、５４、９４、１３４、
絶縁膜                      ２５、５５、９５、１３５、
画素部（画素電極）          ２６、５６、
薄膜トランジスタ            Ｔ１、Ｔ２、Ｔ３、Ｔ４、
薄膜トランジスタアレイ基板  ２７、５７、９７、１３７、
半導体能動膜                ２８、９８、
ドレイン電極                                ３０、６０、１００、１６０、
ソース電極                                    ３１、６１、１０１、１６１、
孔（コンタクトホール）      ３５、８１、１０５、１０７、１７１、１７３、
橋絡部                      ３６、７２、１０６、１７２、
ｎ＋層                        ２９、９９、
シリサイド層                ３３、１０３、
コンタクト層                ３４、１０４、
半導体準備膜                ７５、１８０、
導体接続部                  １０８、１７３、
【図１】
0003622934.tif 000003
【図２】
0003622934.tif 000004
【図３】
0003622934.tif 000005
【図４】
0003622934.tif 000006
【図５】
0003622934.tif 000007
【図６】
0003622934.tif 000008
【図７】
0003622934.tif 000009
【図８】
0003622934.tif 000010
【図９】
0003622934.tif 000011
【図１０】
0003622934.tif 000012
【図１１】
0003622934.tif 000013
【図１２】
0003622934.tif 000014
【図１３】
0003622934.tif 000015
【図１４】
0003622934.tif 000016