(57)【特許請求の範囲】
【請求項１】
回路形成面に電極が形成された半導体素子と、実装基板に接続される外部接続端子と、一端に前記半導体素子が接合される素子接続用端子部が形成され、他端部に前記外部端子が接合される端子接続用端子部が形成された配線パターンを有するインターポーザとを具備する半導体装置の製造方法であって、
前記インターポーザに設けられた貫通孔にはんだペーストを充填した後加熱処理を行なうことにより前記半導体素子の電極と前記素子接続用端子部とを接合し前記半導体素子と前記インターポーザを接合する素子接合工程と、
前記外部接続端子を前記端子接続用端子部に接合し前記インターポーザに接合する端子接合工程とを有し、
かつ、前記素子接合工程と前記端子接合工程とを同時に行なうことを特徴とする半導体装置の製造方法。
【請求項２】
回路形成面に電極が形成された半導体素子と、実装基板に接続される外部接続端子と、一端に前記半導体素子が接合される素子接続用端子部が形成され、他端部に前記外部端子が接合される端子接続用端子部が形成された配線パターンを有するインターポーザとを具備する半導体装置の製造方法であって、
前記インターポーザに設けられた貫通孔にはんだボールを装着した後加熱処理を行なうことにより前記半導体素子の電極と前記素子接続用端子部とを接合し前記半導体素子と前記インターポーザを接合する素子接合工程と、
前記外部接続端子を前記端子接続用端子部に接合し前記インターポーザに接合する端子接合工程とを有し、
かつ、前記素子接合工程と前記端子接合工程とを同時に行なうことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記はんだボールを前記貫通孔に装着した際、前記貫通孔内に延出形成された素子接続用端子部は前記はんだボールにより弾性変形し、
その後、前記加熱処理により前記はんだボールを溶融することにより、前記素子接続用端子部がスプリングバックにより弾性復元するようにしたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特にインターポーザを内設すると共に小型薄型化が図られた半導体装置の製造方法に関する。
近年の電子機器の小型軽量化に伴い半導体装置の小型化、高密度実装対応への要求は日々強まってきている。このため、チップサイズとほぼ同等の半導体装置（ＣＳＰ）が提供されるようになってきている。このＣＳＰ構造の半導体装置においても更なる小型薄型化を図り、また製造方法においてはより高効率化を図る必要がある。
【０００２】
【従来の技術】
近年の半導体装置に対する小型化及び高密度実装化に対応するため、端子ピッチの狭ピッチ化が急激な勢いで進んでいる。これに伴う実装工法の高難易化による問題から、パッケージの周辺にリード（外部接続端子）を持つＱＦＰ(Quad
Ｆｌａｔ  Ｐａｃｋａｇｅ）或いはＳＯＰ(Small Outline Package) 構造の半導体装置から、パッケージの実装基板と対向する面にエリアアレイ状に外部接続端子（主に、バンプ）を持つ半導体装置にパッケージ構造が移ってきている。
【０００３】
この構造の小型パッケージは、半導体素子（チップ），外部接続端子（バンプ），及び半導体素子と外部接続端子を電気的に接続するインターポーザとを具備することを基本的構造としている。この種の半導体装置は、インターポーザの一面に実装基板と接続される外部接続端子がエリアアレイ状に配設され、またインターポーザの他面に半導体素子が搭載された構造が一般的である。
【０００４】
また、インターポーザと半導体素子との電気的接続は、ワイヤボンディング方法、フリップチップボンディング方法、或いはＴＡＢ(Tape Automated Bonding)技術を利用した方法で行うのが一般的であった。
【０００５】
【発明が解決しようとする課題】
しかるに、上記した半導体素子とインターポーザの各接続方法には一長一短があった。
先ず、ワイヤボンディング方法については、ワイヤボンディング方法は従来から確立されたワイヤボンディング技術で接続処理を行えるという長所があるものの、以下に述べるような問題が存在する。
【０００６】
即ち、半導体素子の回路形成面（機能面）がインターポーザに対向しない構造（いわゆる、半導体素子をフェイスアップでインターポーザに搭載する構造）のワイヤボンディング方法では、ワイヤボンディングを行なうボンディングパッドをインターポーザ上のチップ周辺に設ける必要がある。従って、インターポーザは、少なくとも半導体素子の搭載領域に加えてワイヤボンディングパッドを設ける領域が必要となり、それ以上の小型化（ジャストチップサイズ）は図れないという問題点が生じる。
【０００７】
また、半導体素子の回路形成面（機能面）がインターポーザに対向した構造（いわゆる、半導体素子をフェイスダウンでインターポーザに搭載する構造）のワイヤボンディング方法では、周辺パッド方式の半導体素子に対しては、▲１▼半導体素子よりも小さいインターポーザを半導体素子の回路形成面に配設し、インターポーザ周辺部にボンディングパッドを設けワイヤボンディング接続を行う方法か、或いは、▲２▼半導体素子の中央付近にパッドが存在する場合（いわゆる、センターパッド構造の場合）は、その付近をくり抜く等の加工をしたインターポーザを回路形成面に配設しワイヤボンディングを行う方法が一般的である。
【０００８】
上記の▲１▼或いは▲２▼の場合、ボンディングされたワイヤを封止保護する必要があるが、インターポーザの主部分は実装基板と接続を行なう外部接続端子（バンプ）がエリアアレイ状に配置されているため、このバンプを避けて樹脂封止する必要がある。また、樹脂封止部の高さに関しても、実装時に問題とならないように低く抑える必要がある。従って、高度な封止技術が必要となり、半導体装置の製造が困難で多工程を有するものになってしまうという問題点がある。
【０００９】
更に、ＴＡＢを利用した方法及びフリップチップボンディング方法では、ワイヤボンディング方法で必要とされた半導体素子周辺のボンディング領域の確保や特殊な封止技術は不要であるが、共にワイヤボンディング方法と比較して工法的に高度な技術を必要とするという問題点がある。
本発明は上記の点に鑑みてなされたものであり、小型化及び高密度化に対応しうると共に製造工程の簡略化を図りうる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
回路形成面に電極が形成された半導体素子と、実装基板に接続される外部接続端子と、一端に前記半導体素子が接合される素子接続用端子部が形成され、他端部に前記外部端子が接合される端子接続用端子部が形成された配線パターンを有するインターポーザとを具備する半導体装置の製造方法であって、
前記インターポーザに設けられた貫通孔にはんだペーストを充填した後加熱処理を行なうことにより前記半導体素子の電極と前記素子接続用端子部とを接合し前記半導体素子と前記インターポーザを接合する素子接合工程と、
前記外部接続端子を前記端子接続用端子部に接合し前記インターポーザに接合する端子接合工程とを有し、
かつ、前記素子接合工程と前記端子接合工程とを同時に行なうことを特徴とするものである。
【００１３】
また、請求項２記載の発明は、
回路形成面に電極が形成された半導体素子と、実装基板に接続される外部接続端子と、一端に前記半導体素子が接合される素子接続用端子部が形成され、他端部に前記外部端子が接合される端子接続用端子部が形成された配線パターンを有するインターポーザとを具備する半導体装置の製造方法であって、
前記インターポーザに設けられた貫通孔にはんだボールを装着した後加熱処理を行なうことにより前記半導体素子の電極と前記素子接続用端子部とを接合し前記半導体素子と前記インターポーザを接合する素子接合工程と、
前記外部接続端子を前記端子接続用端子部に接合し前記インターポーザに接合する端子接合工程とを有し、
かつ、前記素子接合工程と前記端子接合工程とを同時に行なうことを特徴とするものである。
【００１４】
また、請求項３記載の発明は、
請求項２記載の半導体装置の製造方法において、
前記はんだボールを前記貫通孔に装着した際、前記貫通孔内に延出形成された素子接続用端子部は前記はんだボールにより弾性変形し、
その後、前記加熱処理により前記はんだボールを溶融することにより、前記素子接続用端子部がスプリングバックにより弾性復元するようにしたことを特徴とするものである。
【００２０】
上記した各手段は、次のように作用する。
請求項１記載の発明によれば、
半導体素子の電極とインターポーザを接合する素子接合工程と、外部接続端子をインターポーザに接合する端子接合工程とを同時に行なうことにより、半導体装置の製造工程の簡略化を図ることができる。また、素子接合工程において、インターポーザに設けられた貫通孔に導電性接合材となるはんだペーストを充填した後、加熱処理を行なうことにより電極とインターポーザとを接合することにより、はんだペーストの充填に際し、例えばスクリーン印刷法等の容易かつ安価な充填方法を用いることが可能となり、製造工程の簡単化及び製品コストの低減を図ることができる。
【００２１】
また、請求項２記載の発明によれば、
半導体素子の電極とインターポーザを接合する素子接合工程と、外部接続端子をインターポーザに接合する端子接合工程とを同時に行なうことにより、半導体装置の製造工程の簡略化を図ることができる。また、素子接合工程において、インターポーザに設けられた貫通孔に導電性接合材となるはんだボールを装着した後、加熱処理を行なうことにより電極とインターポーザとを接合することにより、装着処理は単に球状のはんだボールを貫通孔内に入れ込むだけでよいため、前記したスクリーン印刷法を適用する方法に比べ、更に製造工程の容易化及び効率化を図ることができる。
【００２２】
また、請求項３記載の発明によれば、
はんだボールを貫通孔に装着する時は、素子接続用端子部ははんだボールに付勢されて弾性変形するため、素子接続用端子部がはんだボールの装着処理の邪魔になるようなことはない。また、加熱処理後は、はんだボールが溶融することにより、素子接続用端子部はスプリングバックにより弾性復元するため、はんだボールと素子接続用端子部との接合面積は広くなり、よって半導体素子の電極と素子接続用端子部との電気的接続を確実に行なうことができる。
【００２３】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図１及び図２は、本発明の一実施例である半導体装置１０を示している。図１は半導体装置１０の要部を拡大して示す断面図であり、また図２は半導体装置１０の要部を拡大して示す底面図である。
【００２４】
半導体装置１０は、大略すると半導体素子１１，インターポーザ１２，及びはんだバンプ１３等により構成されている。半導体素子１１は、回路形成面１４にエリアアレイ状に複数の電極１５を形成している。半導体素子１１は、高密度化された素子であり、よって各電極１５間のピッチは狭ビッチ化が図られている。インターポーザ１２は、上記構成とされた半導体素子１１の回路形成面１４と対向するよう配設される。
【００２５】
インターポーザ１２は、樹脂フィルム１６，配線パターン１７，ソルダーレジスト２０，及び貫通孔２１等により構成されている。樹脂フィルム１６は例えばポリイミドフィルムであり、その片面に配線パターン１７が形成されている。また、インターポーザ１２を半導体素子１１に配設した状態において、半導体素子１１に設けられた電極１５と対向する位置には、樹脂フィルム１６を貫通する貫通孔２１が形成されている。
【００２６】
配線パターン１７は銅箔を所定のパターンで形成したものであり、一端部に素子接続用端子部１８が形成されると共に、他端部にバンプ接続用端子部１９（端子接続用端子部）が形成されている。
素子接続用端子部１８は、前記した貫通孔２１の配設位置（即ち、半導体素子１１の電極１５と対向する位置）に形成されており、その一端部は貫通孔２１の内部に延出した構成とされている。また、バンプ接続用端子部１９は、貫通孔２１の配設位置と異なる位置（離間した位置）に配設位置が選定されている。このバンプ接続用端子部１９には、実装時において実装基板（図示せず）と接合されるはんだバンプ１３が配設される。
【００２７】
ソルダーレジスト２０は絶縁性樹脂材よりなり、前記した素子接続用端子部１８及びバンプ接続用端子部１９の形成位置を除き形成されている。このソルダーレジスト２０は、素子接続用端子部１８及びバンプ接続用端子部１９を除く位置において、配線パターン１７を保護する機能を奏する。
上記した構成のインターポーザ１２は、半導体素子１１に接着剤２２を用いて機械的に固定される。この際、インターポーザ１２は半導体素子１１の回路形成面１４と対向するよう配設され、また配線パターン１７が樹脂フィルム１６の外側面（即ち、接着剤２２により接合される面に対し反対側面）に位置するよう配設される。
【００２８】
前記のように貫通孔２１の形成位置は電極１５の形成位置と対応するよう構成されているため、インターポーザ１２を半導体素子１１に固定した状態において電極１５と貫通孔２１は対向した状態となる。また、配線パターン１７に形成された素子接続用端子部１８は貫通孔２１内に延出するよう形成されているため、この素子接続用端子部１８も電極１５と対向した状態となる。
【００２９】
本実施例では、貫通孔２１内にはんだ２３（導電性接合材）を配設し、このはんだ２３により電極１５（半導体素子１１）と素子接続用端子部１８（インターポーザ１２）とを電気的及び機械的に接合したことを特徴としている。
このように、電極１５と素子接続用端子部１８とが貫通孔２１に配設されたはんだ２３により電気的及び機械的に接合される構成としたことにより、従来採用されていたワイヤボンディング方法で必要とされた半導体素子周辺のボンディング領域を不要とすることができ、よって半導体装置１０の小型化を図ることができる。
【００３０】
また、電極１５と素子接続用端子部１８は、一般に広く用いられている半田を用いて接合されるため、簡単かつ確実に接合処理を行なうことができる。また、後述するように、貫通孔２１にハンダ２３を形成する方法としては、例えばスクリーン印刷法等の安価な方法を用いることができるため、従来のＴＡＢ方式やフリップチップ方式に比べ、半導体装置１０の低コスト化を図ることができる。
【００３１】
更に、上記したようにインターポーザ１２上において、はんだバンプ１３が配設されるバンプ接続用端子部１９の形成位置は、貫通孔２１の配設位置に対し離間した位置に設定されている。よって、半導体装置１０を実装基板に実装した後に実装基板から外力や応力が印加されても、この外力や応力は貫通孔２１から離間したバンプ接続用端子部１９に印加され、直接貫通孔２１に設けられたはんだ２３に印加されるようなことはない。これにより、インターポーザ１２を有すると共に小型薄型化を図った半導体装置１０であっても、実装後における信頼性を高めることができる。
【００３２】
続いて、上記構成とされた半導体装置１０の製造方法について説明する。
図３乃至図５は、本発明の第１実施例である半導体装置１０の製造方法を説明するための図である。
尚、半導体装置１０は、複数の製造工程を経ることにより製造されるが、本発明の特徴は、この製造工程の内、電極１５とインターポーザ１２とを接合する素子接合工程及びはんだバンプ１３をインターポーザ１２に接合する端子接合工程にあり、他の製造工程については周知の製造方法を用いている。よって、以下の説明では、素子接合工程及び端子接合工程についてのみ説明し、他の製造工程についての説明は省略するものとする。
【００３３】
端子接合工程では、先ず図３に示すように、マスク２４をインターポーザ１２上に配置する。このマスク２４には、貫通孔２１の形成位置に対応して形成された第１の開口パターン２５と、バンプ接続用端子部１９の形成位置に対応して形成された第２の開口パターン（図示せず）が形成されている。また、このマスク２４をインターポーザ１２に配置する際、第１の開口パターン２５と貫通孔２１、及び第２の開口とバンプ接続用端子部１９が精度よく一致するように位置決め処理が行なわれる。
【００３４】
上記のようにインターポーザ１２上にマスク２４が配設されると、続いてスクリーン印刷法を用いて貫通孔２１の内部にはんだペースト２６が充填されると共に、バンプ接続用端子部１９上に内にはんだペースト２６が配設される。本実施例では、このように貫通孔２１の内部にはんだペースト２６を充填するのにスクリーン印刷法を用いているため、容易，安価，かつ効率的にはんだペースト２６を貫通孔２１の内部に充填することができる。
【００３５】
図４は、貫通孔２１内にはんだペースト２６が充填され、その後にマスク２４を取り外したた状態を示している。同図に示すように、貫通孔２１の内部にはんだペースト２６が充填された状態において、素子接続用端子部１８ははんだペースト２６の内部に位置するよう構成されている。
上記のようにはんだペースト２６のスクリーン印刷が終了すると、図示しないが、バンプ接続用端子部１９に配設されたはんだペースト２６にはんだバンプ１３となるはんだボール体（図示せず）が仮止めされる。
【００３６】
ところで、はんだペースト２６はフラックス内にはんだ粒を混入した構成とされている。本実施例では、このはんだペースト２６に混入されたはんだ粒の融点（Ｗ１℃）が、はんだバンプ１３となるはんだボール体の融点（Ｗ２℃）と等しいか、或いはそれ以下となるよう選定されている（Ｗ１≦Ｗ２）。
上記のように、はんだペースト２６の装填処理及びはんだボール体の仮止め処理が終了すると、続いてインターポーザ１２が装着された半導体素子１１をリフロー炉に入れて加熱処理を実施する。図５は、この加熱処理が終了した状態を示している。
【００３７】
加熱処理を行なうことにより、はんだペースト１２のフラックスは気化し、またはんだ粒は溶融する。よって、図５に示されるような、下端が電極１５に接合され、また上端近傍が素子接続用端子部１８に接合されたはんだ２３が形成される。このはんだ２３により、半導体素子１１とインターポーザ１２は電気的及び機械的に接合された状態となる。
【００３８】
またこの加熱処理の際、上記したようにはんだペースト２６に混入されたはんだ粒の融点（Ｗ１℃）は、はんだバンプ１３となるはんだボール体の融点（Ｗ２℃）以下とされているため、加熱温度をボール体の融点（Ｗ２℃）以上とすることにより、はんだ２３による電極１５と素子接続用端子部１８との接合処理（素子接合工程）と、はんだバンプ１３をバンプ接続用端子部１９に接合する処理（端子接合工程）を同時に行なうことが可能となる。よって、半導体装置１０の製造効率を向上させることができる。
【００３９】
図６は、上記した製造方法の変形例を示している。上記した製造方法では、貫通孔２１内にはんだ２３が形成される構成としたが、図６に示す変形例では、はんだ２３に代えて導電性接着剤２７を用いたことを特徴とするものである。このように、電極１５と素子接続用端子部１８との接合を行なう導電性接合材ははんだ２３に限定されるものではなく、導電性接着剤２７等の他の導電性接合材を用いることも可能である。
【００４０】
また、本変形例では、素子接続用端子部１８の一部が貫通孔２１の内壁に延在する構成としている（この延在部分を延出部３０という）。このように貫通孔２１の内壁に素子接続用端子部１８と一体的な構成とされた延出部３０を設けることにより、素子接続用端子部１８と導電性接着剤２７との接合面積を増大することができる。これにより、電極１５と素子接続用端子部１８の間の電気的接続信頼性を向上させることができる。
【００４１】
図７乃至図９は、本発明の第２実施例である半導体装置の製造方法を説明するための図である。
前記した第１実施例の製造方法では、電極１５と素子接続用端子部１８とを電気的及び機械的に接続するはんだ２３を形成する際、先ずスクリーン印刷法を用いて貫通孔２１内にはんだペースト２６を充填し、その後にこのはんだペースト２６を加熱し、はんだ２３を形成する方法が採られていた。
【００４２】
これに対して本実施例では、図７及び図８に示すように、導電性接合材としてはんだボール２８を用いたことを特徴としている。このはんだボール２８は、インターポーザ１２に設けられた貫通孔２１内に装着され、その後にリフロー炉内を通す等により加熱処理される。これにより、図９に示すように、電極１５と素子接続用端子部１８ははんだ２３（はんだボール２８が溶融したもの）により電気的及び機械的に接合される。
【００４３】
本実施例の製造方法によれば、貫通孔２１内にはんだ２３を形成するに際し、単に球状のはんだボール２８を貫通孔２１内に入れ込むだけでよい。このため、前記したスクリーン印刷法を適用する第１実施例に係る製造方法に比べ、更に製造工程の容易化及び効率化を図ることができる。
また、はんだボール２８を貫通孔２１内に装着する際、図７に示すように、素子接続用端子部１８ははんだボール２８に付勢されて下方に弾性変形する。このため、素子接続用端子部１８がはんだボール２８の装着処理の邪魔になるようなことはない。
【００４４】
また、加熱処理後ははんだボール２８は溶融し軟化するため、図９に示すように、素子接続用端子部１８はスプリングバックにより弾性復元する。よって、はんだ２３と素子接続用端子部１８との接合面積は広くなり、よって半導体素子１１の電極１５と素子接続用端子部１８との電気的接続を確実に行なうことができる。
【００４５】
図１０は、本発明に適用しうる素子接続用端子の各種変形例を示している。
図１０（Ａ）〜図１０（Ｄ）は、開口部２１の形状が矩形状のものであり、また図１０（Ｅ）〜図１０（Ｈ）は、開口部２１の形状が円形状のものである。
図１０（Ａ）及び図１０（Ｅ）に示された素子接続用端子部１８Ａ，１８Ｅは、貫通孔２１内に向け突出した一対の凸部２９を設けた構成である。また図１０（Ｂ）及び図１０（Ｆ）に示された素子接続用端子部１８Ｂ，１８Ｆは、貫通孔２１を横架するブリッジ部３１を設けたことを特徴とするものである。
【００４６】
また、図１０（Ｃ）及び図１０（Ｇ）に示された素子接続用端子部１８Ｃ，１８Ｇは、貫通孔２１内に向け突出した二対の凸部２９を設けた構成である。また図１０（Ｄ）及び図１０（Ｈ）に示された素子接続用端子部１８Ｄ，１８Ｈは、貫通孔２１を十字状に横架する十字状ブリッジ部３２を設けたことを特徴とするものである。
【００４７】
上記した各構成のように、貫通孔２１内に凸部２，ブリッジ部３１，或いは十字状ブリッジ部３２等を設けることにより、導電性接合材（はんだ２３，導電性接着剤２７等）と素子接続用端子部１８Ａ〜１８Ｈの接合面積を増大させることができる、よって電気的接続性及び機械的接合強度の向上を図ることができる。尚、素子接続用端子部の形状は、図１０に示した形状に限定されるものではなく、導電性接合材との接合性を向上できるものであれば、他の形状，構成としてもよい。
【００４８】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
請求項１記載の発明によれば、半導体装置の製造工程の簡略化及び製品コストの低減を図ることができる。
また、請求項２記載の発明によれば、はんだボールの装填処理は単に球状のはんだボールを貫通孔内に入れ込むだけでよいため、前記したスクリーン印刷法を適用する方法等に比べ、更に製造工程の容易化及び効率化を図ることができる。
【００５１】
また、請求項４及び請求項５記載の発明によれば、半導体装置の製造工程の簡略化及び製品コストの低減を図ることができる。
また、請求項６記載の発明によれば、はんだボールの装填処理は単に球状のはんだボールを貫通孔内に入れ込むだけでよいため、前記したスクリーン印刷法を適用する方法等に比べ、更に製造工程の容易化及び効率化を図ることができる。
【００５２】
また、請求項３記載の発明によれば、はんだボールを貫通孔に装填する時は素子接続用端子部がはんだボールの装填処理の邪魔になるようなことはなく、また加熱処理後においては、素子接続用端子部は弾性復元しはんだボールと素子接続用端子部との接合面積は広くなるため、半導体素子の電極と素子接続用端子部との電気的接続を確実に行なうことができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の要部を拡大して示す断面図である。
【図２】本発明の一実施例である半導体装置の要部を拡大して示す底面図である。
【図３】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、マスクをインターポーザに配設した状態を示す断面図である。
【図４】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、はんだペーストを配設した状態を示す断面図である。
【図５】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、加熱処理が終了した状態を示す断面図である。
【図６】導電性接合材として導電性接着剤を用いた構成を説明するための図である。
【図７】本発明の第２実施例である半導体装置の製造方法を説明するための図であり、はんだボールを配設した状態を示す断面図である。
【図８】本発明の第２実施例である半導体装置の製造方法を説明するための図であり、はんだボールを配設した状態を示す底面図である。
【図９】本発明の第２実施例である半導体装置の製造方法を説明するための図であり、加熱処理が終了した状態を示す断面図である。
【図１０】本発明に適用しうる素子接続用端子の各種変形例を示す図である。
【符号の説明】
１０  半導体装置
１１  半導体素子
１２  インターポーザ
１３  はんだバンプ
１４  回路形成面
１５  電極
１６  樹脂フィルム
１７  配線パターン
１８，１８Ａ〜１８Ｈ  素子接続用端子部
１９  バンプ接続用端子部
２０  ソルダーレジスト
２１  貫通孔
２２  接着剤
２３  はんだ
２６  はんだペースト
２７  導電性接着剤
２８  はんだボール
【図１】
0003647665.tif 000002
【図２】
0003647665.tif 000003
【図３】
0003647665.tif 000004
【図４】
0003647665.tif 000005
【図５】
0003647665.tif 000006
【図６】
0003647665.tif 000007
【図７】
0003647665.tif 000008
【図８】
0003647665.tif 000009
【図９】
0003647665.tif 000010
【図１０】
0003647665.tif 000011