(57)【特許請求の範囲】
【請求項１】
被検査対象物に製造過程で付着または形成された異物もしくはパターン欠陥の位置と大きさを検出する検査装置と、
前記被検査対象物の不良原因を特定するために、前記被検査対象物上の前記異物もしくはパターン欠陥を選択的に画像観察する画像観察装置と、
前記画像観察装置が優先的に画像観察すべき前記異物もしくはパターン欠陥を選択する解析ユニットとを備え、
該解析ユニットは、
前記検査装置および前記画像観察装置とネットワークを介して接続されており、
前記検査装置が検出した検査データと、ＣＡＤシステムにて設計された前記被検査対象物の回路レイアウトデータとを記憶する手段と、
前記回路レイアウトデータ上に同一径の仮想欠陥をランダムな位置に発生させて、前記被検査対象物が不良となる原因になると予測される仮想欠陥の割合(不良確率)をシミュレーションにより求め、前記仮想欠陥の径を変化させて前記不良確率と前記仮想欠陥の径との関係を表すデータを前記回路レイアウトデータの回路ブロック毎、またはレイヤ毎に作成する手段と、
前記検査装置が検出した異物もしくはパターン欠陥の検査データのそれぞれを、前記不良確率と前記仮想欠陥の径との関係を表すデータに当てはめて、対応する不良確率を算出する手段と、
前記算出した不良確率が所定値以上となる異物もしくはパターン欠陥を選択する選択手段とを備え、
前記画像観察装置が該解析ユニットが選択した異物もしくはパターン欠陥の画像を取得して観察するように構成したことを特徴とする検査システム。
【請求項２】
製造工程前に、ＣＡＤシステムにて設計されたウエハに製造される半導体デバイスの回路レイアウトデータを記憶し、前記回路レイアウトデータ上に同一径の仮想欠陥をランダムな位置に発生させて、前記半導体デバイスが不良となる原因になると予測される仮想欠陥の割合(不良確率)をシミュレーションにより求め、前記仮想欠陥の径を変化させて前記不良確率と前記仮想欠陥の径との関係を表すデータを前記回路レイアウトデータの回路ブロック毎、またはレイヤ毎に作成して記憶する工程と、
製造工程において回路パターンが形成されたウエハ上に付着した異物もしくはウエハ上に形成されたパターン欠陥の位置と大きさを検出する検査工程と、
前記検査工程において検出した異物もしくはパターン欠陥の検査データのそれぞれを、前記不良確率と前記仮想欠陥の径との関係を表すデータに当てはめて、対応する不良確率を算出する工程と、
前記算出した不良確率が所定値以上となる異物もしくはパターン欠陥を選択し、前記選択された異物もしくはパターン欠陥の位置データに基き、拡大した画像を取得して観察を行なう工程とを有することを特徴とする半導体デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路など電子デバイスの製造過程における検査システムとこれを用いた電子デバイスの製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路を代表とする電子デバイスの製造においては、異物検査装置や外観検査装置で欠陥を検出した後、検出した個々の欠陥を分析する目的で、電子顕微鏡などを搭載した画像取得装置、例えばレビュー装置を用いることがある。なお、異物検査装置はウエハに付着した異物を検出し、外観検査装置はウエハに形成されたパターン欠陥を検出するものであるが、以後、異物とパターン欠陥を総称して単に欠陥と呼ぶこととする。
【０００３】
レビュー装置は、異物検査装置や外観検査装置に比べて、個々の欠陥の位置を高分解能な画像として撮像する。そのため、レビュー装置では、検査装置で検出したすべての欠陥位置を撮像するのではなく、ウェーハ面内での欠陥位置のサンプリングを行い、数箇所に限定して画像を撮像する。このサンプリングは、従来、ランダムサンプリング、すなわち、検出した欠陥から無作為に欠陥を選出することが行われていた。
【０００４】
また、特開平１０−２１４８６６号公報に記載があるように、傷や密集欠陥などのクラスタ状欠陥が存在する場合に、検査装置が検出した欠陥をクラスタ状欠陥の内部と外部に分類する技術であるが、この場合でもクラスタ状欠陥の内部から数箇所をランダムサンプリング、また、外部から数箇所をランダムサンプリングしていた。
【０００５】
【発明が解決しようとする課題】
従来のランダムサンプリングでは、統計的に欠陥の傾向を把握することはできるが、これでは効率よく必要な欠陥をレビューすることとはならず、例えば、電気的に不良になる致命欠陥を優先的に対策することができず、効果的に歩留りを向上させることは困難であった。
【０００６】
本発明の目的は、優先的にレビューを実施すべき欠陥を判断して検査効率を向上させた検査システムを提供することにある。また、これによって半導体デバイスの歩留まりを向上させることにある。
【０００７】
【課題を解決するための手段】
我々は、欠陥分布とＬＳＩチップのレイアウトとの関係に着目して優先的にレビューを実施すべき欠陥を選択するようにした。
【０００８】
図１０は、検査装置で検出される欠陥のチップ内位置分布である。
【０００９】
図は、ＬＳＩチップの設計回路レイアウトの概略図３２に検査装置で検出した欠陥のデータ３５をプロットしたものである。すなわち、検出した欠陥をウェーハ上の各ＬＳＩチップ内の位置座標で打点したものである。黒丸が個々の欠陥を表わす。Ｂ１からＢ７の四角い枠は、それぞれＬＳＩブロック１からＬＳＩブロック７の位置である。ここで、ＬＳＩブロックとは、例えば、携帯電話用のＬＳＩ であれば、Ａ／Ｄ変換ブロック、Ｄ／Ａ変換ブロック、メモリブロック、プロセッサブロックなどである。ＬＳＩブロックは、一般に回路ブロックと呼ばれ、ＬＳＩの内部で独立の機能を有し、配置も配線の接続以外は分かれている。
【００１０】
同図から分かるように、検査装置が検出した欠陥の分布は、回路レイアウトと密接に関連があり、次に示す傾向がある。
【００１１】
（１）欠陥の密度は、回路レイアウトの粗密度によって違う。回路レイアウトが粗な領域では、密な領域より、検査装置で欠陥が多めに検出される。一般にＬＳＩブロック毎に回路パターンの粗密度は異なり、例えば、メモリブロックよりもプロセッサブロックの方がその配線幅が狭く、レイアウトは密である。よって、メモリブロックよりもプロセッサブロックの方が、欠陥が多めに検出される。
【００１２】
（２）回路レイアウトのＬＳＩブロック端部（輪郭部）では、多数の欠陥が検出されている。この現象は、実際には欠陥ではないものを、検査装置が欠陥として誤って検出しているものであることが多い。検査装置は、回路パターンの凹凸の差が大きい部分で、このような誤った検出をしやすい。ここで端部（輪郭部）とは、各回路ブロックと回路ブロックの境界であり、数十から数百マイクロメータの幅を有している。
【００１３】
従って、レビューすべき欠陥を単純なランダムサンプリングにより選択すると、次の問題が生じ、効率よくレビューすべき欠陥、例えば電気的に不良になる可能性が高い欠陥をサンプリングすることにはならないことが分かった。
【００１４】
以上を鑑み、本発明は、上記目的を達成するために、ＬＳＩの設計レイアウトを用いてレビューすべき欠陥を選択することとした。すなわち、ＬＳＩの設計レイアウト情報を用いてＬＳＩブロック輪郭部近傍にない欠陥を優先的にレビューしたり、配線幅の密なＬＳＩブロックにある欠陥を優先的にレビューすることとした。
【００１５】
また、LSIブロック毎に欠陥サイズに対する不良発生率を求め、この不良発生率の高い欠陥をレビューすることとした。これによって歩留まりに影響を与える可能性の高い欠陥から効率よくレビューでき、影響を与える直接の要因を短時間で究明しやすくなり、不良品を作り込む時間が短くなり、歩留まりを向上させるものである。特にシステムＬＳＩのように、一つのＬＳＩの中に様々な回路ブロックが存在する品種では、レビューを優先的に実施すべき欠陥を判断することは、歩留りの早期向上に重要である。
【００１６】
より具体的には、特許請求の範囲に記載の通りに構成したものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面により説明する。
【００１８】
図２は、本発明のシステム構成の一例を示すブロック図である。
【００１９】
５１は検査装置、５２はレビュー装置、５３はレイアウトＣＡＤである。６０は検査システムであり、演算部６１、主記憶装置６２、補助記憶装置６３、ユーザインターフェイス６４、ネットワークインターフェース６５を有する計算機システムである。検査装置５１、レビュー装置５２、レイアウトＣＡＤ５３、検査システム６０は、ローカルエリアネットワーク５４で結ばれ、必要に応じてデータのやり取りを行う。
【００２０】
検査装置５１は、異物検査装置や外観検査装置などであり、ウェーハ面内の欠陥の座標位置と大きさの情報を出力する。検査装置５１の検査結果である欠陥マップデータは、品種名、ロット番号、ウェーハ番号、レイヤ名などと共に、ローカルエリアネットワーク５４、検査システム６０のネットワークインターフェース６５、主記憶装置６２を介して、補助記憶装置６３の検査データベースに格納される。図３は、その検査装置で検出した欠陥マップデータの一例である。欠陥マップデータ２１は、欠陥毎にウェーハ面内の座標位置と大きさの情報を有する。本実施例に於いては、欠陥マップデータ２１は、欠陥毎に欠陥番号、チップ列、チップ行、Ｘ座標、Ｙ座標、欠陥直径が記されている。欠陥番号は、検査装置で検出した欠陥に付した通し番号である。チップ列、チップ行、Ｘ座標、Ｙ座標は、欠陥の座標位置である。チップ行、チップ列はウエハ内におけるチップの位置を示し、Ｘ座標、Ｙ座標はチップ内の欠陥の位置を示す。すなわち、図４、５に示す状態を記述させるものである。図４は、図３の欠陥マップデータ２１を、二次元マップとして描いたものである。円２２は、ウェーハを表わし、２２の内側の四角い枠は、それぞれチップを表わす。欠陥マップデータ２１のチップ列、チップ行は、ウェーハ端からのチップの配列を示している。１０１から１１０の黒い打点は、２１の欠陥番号１から１０をチップ列、チップ行、Ｘ座標、Ｙ座標に基づいた欠陥の位置である。図５は、図４のチップ列１、チップ行１のチップを拡大したものである。３１の四角い枠がチップであり、左下端を原点として２１のＸ座標、Ｙ座標に基づき、欠陥番号１の位置を打点したものが１０１である。
【００２１】
一方、レイアウトＣＡＤ５３で設計を完了した回路レイアウトデータは、品種名、レイヤ名とともに、ローカルエリアネットワーク５４、検査システム６０のネットワークインターフェイス６５、主記憶装置６２を介して、補助記憶装置６３に格納される。例えば、回路レイアウトデータから、チップにおけるブロック、Ｂ１〜Ｂ７の位置情報を生成し、レイアウトデータとして補助記憶装置６３に記憶する。なお、このレイアウトデータは必ずしもレイアウトＣＡＤから生成する必要はなく、品種名、レイヤ名とともに補助記憶装置６３に記憶されていればよい。
【００２２】
図９は、レイアウトデータの一例である。図９に示すレイアウトデータファイル７２では、品種名ＬＯＧＩＣ２３４、レイヤ名ＭＥＴＡＬ１、ブロック名ｍ１の不良確率データとともにＬＳＩブロックｍ１の位置情報が格納されており、その座標は、チップ内のＸ＝５、Ｙ＝８０と、Ｘ＝２０、Ｙ＝９５を対角の頂点座標とする長方形であることを意味する。また、このファイルでは、欠陥直径と不良確率との関係が記述されている。このレイアウトデータファイルは、図１０に示した各ＬＳＩブロックＢ１〜Ｂ７毎に形成する。
【００２３】
ここで、回路レイアウトデータを用いて、欠陥直径に応じて不良確率を算出する一例を説明する。
【００２４】
図６は、回路レイアウトデータの一例である。回路レイアウトデータとは、ＬＳＩの露光装置で回路パターンを転写する際のマスクパターンの２次元図形データである。３２は回路レイアウトの概略図であり、Ｂ１からＢ７の四角い枠は、それぞれＬＳＩブロック１からＬＳＩブロック７の位置である。Ｂ６内の一部（四角い枠内に斜線で示した部分）の拡大図が、３３である。３３の白い部分は、回路パターンがない部分、３３の灰色の部分は、回路パターンである。
【００２５】
図７は、回路レイアウトデータから不良確率データの算出方法を示す図である。この方法は、特開昭４８−４０３７６号公報、特開平８−１６２５１０号公報や雑誌IBM Journal of Research and Developmentの1984年、Vol.28、No.4に掲載された著者C.H.Stapperの論文“Modeling of defects in integrated circuit photolithographic”などに記載の歩留り予測手法に適用されている。すなわち、回路レイアウトデータの各レイヤの回路パターンに対して、モンテカルロ・シミュレーションで、丸い同じ直径の仮想欠陥をランダムな位置に発生させる。３４は、回路パターンと仮想欠陥を照合した拡大図である。この例では１２１、１２２の丸枠に斜線をした仮想欠陥が電気的な短絡不良となり、１２３から１２９の白抜きの丸の仮想欠陥は、電気的な不良にはならない。この部分の不良確率は９分の２で、縦軸を不良確率、横軸を欠陥直径として、打点したものが、白抜きのひし形の打点である。このようなシミュレーションを、いろいろな直径の仮想欠陥で行い、白抜きの三角を打点する。三角の打点とひし形の打点を通る曲線が、不良確率データ曲線７１である。図８は、不良確率データの集合を表わす模式図である。図７で示したシミュレーションを、品種毎、レイヤ毎に、ＬＳＩブロック別、チップ全面あるいは２次元領域別に行い、それぞれ不良確率データを算出したものである。そして、これに基づいて図９に示したレイアウトデータファイル７２を各ＬＳＩブロック別に得ることとなる。
【００２６】
補助記憶装置６３には、その他、後述するレビューすべき欠陥を選択するためのレビュー条件、後述するレビューすべき欠陥を選択するまでのプログラムなどが記憶されている。
【００２７】
次に、レビューすべき欠陥を選択する一連の処理フローを図１を用いて説明する。
【００２８】
まず、検査装置５１で検査が完了したウェーハが、レビュー装置５２にセットされると、ウェーハＩＤがレビュー装置５２で読み取られる（ステップ１０１）。また、そのレイヤ名が設定される。
【００２９】
ウエハＩＤとレイヤ名が入力されると、これらの情報はローカルエリアネットワーク５４、ネットワークインターフェース６５を介して検査システム６０の主記憶装置６２に送信される。なお、ウエハＩＤは品種名、ロット番号、ウェーハ番号を示す情報である。
【００３０】
主記憶装置６２では、受信したウェーハＩＤとレイヤ名の情報から、補助記憶装置６３に記憶される該当する欠陥マップデータ（図３参照）を検索し、その検索した欠陥マップデータを主記憶装置６２に格納する（ステップ１０２）。
【００３１】
次に、主記憶装置６２に格納したウェーハＩＤ、レイヤ名からレイアウトデータ７２（図９参照）の集合を補助記憶装置６３から読み出し、主記憶装置６２に格納する（ステップ１０３）。
【００３２】
次に、ステップ１０２において主記憶装置６２に格納された欠陥マップデータから欠陥数を算出し（ステップ１０４）、欠陥番号１〜Ｎまでのそれぞれについて以下の処理を実行する（ステップ１０５）。
【００３３】
欠陥マップデータの個々の欠陥に対して、その欠陥のＸ、Ｙ座標と、レイアウトデータブロック座標とを比較し、欠陥の属するブロック名を判定するとともに、その欠陥の位置がブロック端か否かを判定し、判定結果を主記憶装置６２に格納する（ステップ１０６）。ここで、欠陥がブロック端か否かは、欠陥からＬＳＩブロック端までの距離が指定しきい値より小さければ、その欠陥はブロック端に存在するように判定すれば良い。距離を許容範囲を示した座標により表現し、その座標内か否かで判断してもよい。本実施例では、欠陥の位置座標をウエハ座標ではなくチップ座標で設定しているので、全てのチップに対して上記のレイアウトデータブロック座標との比較が容易に実現できる。１ウエハの中に複数種類のＬＳＩが形成されるのであれば、それぞれに応じてレイアウトデータを設定して比較するようにすれば良い。
【００３４】
次に、主記憶装置６２に格納された欠陥マップデータの欠陥直径から該当するレイアウトデータ７２に規定される不良確率を算出し、その算出結果を主記憶装置６２に格納する（ステップ１０７）。
【００３５】
次に、ステップ１０６〜１０８で算出した主記憶装置６２に記憶されるブロック名、ブロック端か否か、不良確率を読み出し、不良確率付き欠陥マップデータを作成する（ステップ１０８）。図１１は、不良確率付き欠陥マップデータの一例である。不良確率付き欠陥マップデータ２３では、図３に示す欠陥マップデータ２１に、属するＬＳＩブロック、ＬＳＩブロック端か否か、不良確率を求めた結果が附加されたものである。これらの処理を全ての欠陥について繰り返す（ステップ１０９）。
【００３６】
次に、主記憶装置６２に格納したウェーハＩＤ、レイヤ名から補助記憶装置６３内のレビュー条件ファイルを読み出し、主記憶装置６２に格納する（ステップ１１０）。ここでレビュー条件は、ユーザが自由に設定できるものであって、例えば、不良確率が所定値以上の欠陥だけを抽出するような条件、ブロック端にない欠陥を抽出するような条件、欠陥サイズが所定値以上もしくは所定値以下の欠陥だけを抽出するような条件、所定のブロックだけに存在する欠陥だけを抽出するような条件、各ブロックから所定個数づつ抽出するような条件などが挙げられる。また、これらを組合わせるような条件であっても良い。これらのメリットは、検査装置で多数検出された欠陥から、電気的な不良の原因となる欠陥を効率的に選出できることである。実用的な意味有るレビュー条件は、歩留りに影響しない欠陥をレビュー対象から除外し、歩留りに影響しそうな欠陥を選出することである。
【００３７】
図１６は、レビュー条件ファイルの一例である。４１は、検査システム６０のユーザインターフェース６４から欠陥解析担当者がレビュー条件を設定し、補助記憶装置６３に格納したファイルの例である。この例では、品種名ＬＯＧＩＣ２３４、レイヤ名ＭＥＴＡＬ１のレビューは、最大２０個までレビュー対象とすることができ、不良確率０．３０以上の欠陥で、かつＬＳＩブロックＢ５に属するものを除き、かつＬＳＩブロックＢ１、Ｂ２のブロック端にあるものを除いた欠陥をレビューするように指示している。検査装置５１で検出した欠陥で、この条件に合うものをレビュー装置５２でレビューすることとなる。
【００３８】
次に、主記憶装置６２内の不良確率付き欠陥マップデータ２３を不良確率が大きい欠陥から順に整列し、主記憶装置に格納する（ステップ１１１）。図１２は、不良確率で整列した欠陥マップデータ２４である。図１１の不良確率付き欠陥マップデータ２３を不良確率が高いものから順に整列したものである。なお、不良確率に無関係にレビューをするのであれば、当然のことながら、このステップ、さらには不良確率を算出するステップ、付随する構成は不要でとなる。しかしながら、不良確率は、致命欠陥を端的に示す指標でもあるので、最も致命となりうる欠陥をレビューする上ではこの不良確率の大きい欠陥をレビューすることが効果的といえる。
【００３９】
次に、主記憶装置６２内のレビュー条件で、対象とする欠陥と、非対象とする欠陥のフィルタリングを行い、レビュー対象の欠陥を選出し、結果を主記憶装置６２に格納する（ステップ１１２）。
【００４０】
図１３は、欠陥マップデータ２３からレビュー対象を選出した一例である。２６は、不良確率で整列した欠陥マップデータ２３から、ＬＳＩブロック端であると判定された欠陥を除外して、上位５個の欠陥をレビュー対象とした例である。メリットは、ＬＳＩブロック端から検出される欠陥は、非致命である可能性が高く、それを除外できることである。
【００４１】
図１４は、欠陥マップデータ２４からレビュー対象を選出した別の一例である。２７は、不良確率で整列した欠陥マップデータ２４から、ＬＳＩブロックｍ５に属する欠陥を除外して、上位５個の欠陥をレビュー対象とした例である。メリットは、ｍ５で発生する欠陥は、経験的に非致命であることがわかっている場合に、それを除外できることである。
【００４２】
図１５は、欠陥マップデータ２３からレビュー対象を選出したさらに別の一例である。２５は、不良確率で整列した欠陥マップデータ２４の上位５個の欠陥をレビュー対象とした例である。上位何個の欠陥をレビュー対象とするかは、レビュー装置の処理速度やＬＳＩウェーハの生産量などから決める。これもレイアウト、すなわちブロック毎の粗密に応じて算出する不良確率を変えているので、結果としてレイアウトに応じて致命欠陥になりやすい欠陥をレビューさせることが可能となる。
【００４３】
最後に、主記憶装置６２内のレビュー対象選出結果を、ネットワークインターフェイス６５、ローカルエリアネットワーク５４を介して、レビュー装置５２に転送する（ステップ１１３）。レビュー装置５２では、受信したレビュー対象選出結果に基づいて、優先順位の高い欠陥からレビューを実施する。そのとき、欠陥の座標は、このレビュー対象選出結果のなかで規定されているので、この情報に基づいてレビュー装置５２を駆動することができる。また、レビュー対象選出結果によりレビューすべき欠陥が選出されたのであれば、効率よくレビューするために、レビューすべき欠陥の順序をその中で再選択するようにしてもよい。これはレビュー装置５２、検査システム６０のいずれで実施してもよい。
【００４４】
図１７は、回路レイアウトデータの構造の一例を示す図である。一つのＬＳＩの回路レイアウトデータは、一般に同図のように、ＬＳＩブロック毎に階層構造になっている。ルートとは、ＬＳＩ全体を意味し、Ｂ１からＢ７は、ＬＳＩブロックである。さらに、Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２、Ｂ４１、Ｂ５１、Ｂ５２、Ｂ５３、Ｂ６１、Ｂ６２、Ｂ１２１、Ｂ２２１、Ｂ５３１、Ｂ５３２、Ｂ５３２１は、ＬＳＩブロックのサブブロック、あるいはサブブロックのさらなるサブブロックである。この例では、ＬＳＩブロックのＢ１からＢ７がルートに含まれている。また、ＬＳＩブロックＢ１にはＢ１１とＢ１２のサブブロックが含まれている。さらに、Ｂ１２のサブブロックとして、Ｂ１２１が含まれている。ここで、ＬＳＩブロックの階層構造は、機能面での階層であり、ＬＳＩのレイヤを意味するものではない。同じブロックやサブブロックに、複数のレイヤが存在する。また、異なるブロックに同じレイヤの回路パターンが含まれている。そのため、図７で説明した不良確率を求めるシミュレーションは、この構造の各ブロックから同じレイヤの回路パターンを切り出して、レイヤ毎のデータを作成して行う。
【００４５】
図１８は、検査システム６０の表示画面の一例である。同図は、品種名ＬＯＧＩＣ２３４、ロット番号ＬＯＴ５５、ウェーハ番号１０のレイヤ名ＭＥＴＡＬ１の欠陥マップデータを表示したものである。ここで、図９で示したレビュー条件４１を適用してレビュー対象欠陥を選出した結果である。８１は欠陥マップデータをチップ内の座標で打点した欠陥位置分布を表示したもので、回路レイアウトの概略図と照合して表示している。８２は欠陥マップデータをウェーハレベルで表示したものである。どちらも同じ欠陥マップデータを表示したものである。８１と８２で、黒三角が、レビュー対象欠陥として選出された結果である。ここでは、レビュー条件４１を満たす欠陥が３個であった。白抜きの丸は、レビュー条件４１で不良確率に関係なく対象外になった欠陥、黒丸は、不良確率が0.30未満のためにレビュー対象欠陥にならなかった欠陥である。このように、レビュー対象として選出した欠陥を、ウェーハレベルだけでなく、チップ内の欠陥分布や回路レイアウトと同時に表示することで、対象欠陥を分かりやすく把握できる。ここで、８１のように、回路レイアウトの概略図を表示するとき、図１７で説明した詳細な回路レイアウトデータは必要がない。そこで、回路レイアウトデータのチップ全体を瞬時に表示するために、回路レイアウトデータをビットマップデータとして圧縮して補助記憶装置６３に格納しておくことが有効である。
【００４６】
図１９は、検査システム６０の画面の別の一例である。同図は、図１８と同じ欠陥マップデータを表示したものであり、同様にレビュー条件４１を適用してレビュー対象欠陥を選出した結果である。８１は図１８と同じである。８３はカーソル８４を８１内の一つの欠陥に合わせて、クリックしたときに、その近傍の回路レイアウトデータを検索し、表示した結果である。８３では欠陥の位置を中心に、欠陥の大きさに合わせて、丸枠８５を描き、レビューする前に欠陥と回路パターンの関係を簡単に把握することができる。また、８６は、カーソル８４でクリックした欠陥が存在するＬＳＩブロックの不良確率データ曲線を描いたグラフであり、８７がクリックした欠陥の大きさである。このように欠陥の大きさと不良確率データを表示することで、このレビュー欠陥として選出した理由を確認することができる。ここで、レビュー条件は、図１８や図１９を用いて、検査や条件なしでレビューした結果に基づき、レビュー不要な回路ブロックを選択したり、ブロック端を選択したり、あるいは、不良確率を定めて決定する。
【００４７】
これまではウエハ上のチップの位置に無関係に同一のレイアウトデータファイル（図９）を使用していたが、ウエハ面内で致命欠陥の発生確率が、異なる場合が多い。特にウエハの大口径化は、その現象を顕著にする。この現象に対応する目的で、例えば、従来のランダムサンプリングと、上述した不良確率での欠陥の選出方法を、組み合わせて欠陥の選出を行う。すなわち、従来のランダムサンプリングにより欠陥をレビューすることと、上述した不良確率での欠陥の選出方法を用いてレビューすることとの両方を実施する。これにより、ウェハ上の欠陥を均等に選出することもできる。また、所定値以上の不良確率の結果の中からランダムサンプリングして抽出したり、ブロック端にない欠陥の中からランダムサンプリングしたりして対応してもよい。もしくはチップの座標を用いてウエハ全面を所定のエリアに分割して、その分割した各エリアから欠陥を抽出するようにしてもよい。この場合、エリアを細かくするほど、ウエハ全面を均等にレビューすることになることは言うまでもない。
【００４８】
以上説明したように、電子デバイスを形成するワークの異物やパターン欠陥の検査において、電気的に不良になる可能性が高い欠陥をサンプリングし、その欠陥を優先的にレビューすることで、従来よりも効率よく検査することができる。また、同様に電気的に不良になる可能性が高い欠陥をレビューすることもできる。
【００４９】
【発明の効果】
本発明によれば、レイアウト情報を用いることで、レビューを優先的に実施すべき欠陥を判断して検査効率を向上させることができる。また、これによって歩留まりが向上する。
【図面の簡単な説明】
【図１】レビュー対象欠陥の選出に適用した処理の手順の一例
【図２】ハードウェアの構成を示すブロック図の一例
【図３】欠陥マップデータの一例
【図４】図３の欠陥マップデータの二次元マップの一例
【図５】図４のチップ列１チップ行１の拡大図
【図６】回路レイアウトデータの一例
【図７】不良確率データの算出方法の一例
【図８】不良確率データの集合の一例
【図９】レイアウトデータのファイルの一例
【図１０】チップ内の欠陥分布と回路レイアウトの関係図の一例
【図１１】不良確率付き欠陥マップデータの一例
【図１２】不良確率で整列した不良確率付き欠陥マップデータの一例
【図１３】レビュー対象欠陥の選出結果の一例
【図１４】レビュー対象欠陥の選出結果の一例
【図１５】レビュー対象欠陥の選出結果の一例
【図１６】レビュー条件ファイルの一例
【図１７】回路レイアウトの構造を示すブロック図の一例
【図１８】検査システムの画面の一例
【図１９】検査システムの画面の一例
【符号の説明】
２１…欠陥マップデータ、２２…ウェーハ欠陥マップ、２３…不良確率付き欠陥マップデータ、２４…不良確率で整列した欠陥マップデータ、２５、２６、２７…レビュー対象の欠陥マップデータ、３１…チップ列１チップ行１のチップの欠陥マップ、３２…回路レイアウトの概略、３３…回路レイアウトの一部の拡大図、３４…回路レイアウトの一部の拡大図と仮想欠陥の照合、３５…チップ内の欠陥座標分布、３６…チップ内の欠陥座標分布と回路レイアウトの照合、４１…レビュー条件ファイル、５１…検査装置、５２…レビュー装置、５３…レイアウトＣＡＤ、５４…ローカルエリアネットワーク、６０…検査システム、６１…演算部、６２…主記憶装置、６３…補助記憶装置、６４…ユーザインターフェース、６５…ネットワークインターフェース、８１…チップ内の欠陥座標分布と回路レイアウトの照合表示、８２…欠陥マップデータの表示、８３…回路レイアウトの部分拡大表示、８４…マウスカーソル、８５…欠陥位置と大きさを示す表示、８６…不良確率データ曲線、８７…欠陥の大きさ、９１…欠陥マップデータの表示、１０１〜１１０…欠陥データの打点、１１３…回路ブロック名の表示、１１４…ブロック端表示、１２１、１２２…電気的不良になる欠陥、１２３〜１２９…電気的不良になる欠陥。
【図１】
0003678133.tif 000002
【図２】
0003678133.tif 000003
【図３】
0003678133.tif 000004
【図４】
0003678133.tif 000005
【図５】
0003678133.tif 000006
【図６】
0003678133.tif 000007
【図７】
0003678133.tif 000008
【図８】
0003678133.tif 000009
【図９】
0003678133.tif 000010
【図１０】
0003678133.tif 000011
【図１１】
0003678133.tif 000012
【図１２】
0003678133.tif 000013
【図１３】
0003678133.tif 000014
【図１４】
0003678133.tif 000015
【図１５】
0003678133.tif 000016
【図１６】
0003678133.tif 000017
【図１７】
0003678133.tif 000018
【図１８】
0003678133.tif 000019
【図１９】
0003678133.tif 000020