(57)【特許請求の範囲】
【請求項１】
疑似正弦波信号と前記疑似正弦波信号とそれぞれ略９０°，略１８０°の位相差を有する２相の疑似正弦波信号の計３相の疑似正弦波信号を生成する原信号生成手段、前記原信号生成手段によって生成される３相の疑似正弦波信号を抵抗分割による演算を実行することによって互いに位相の異なる複数の疑似正弦波信号を生成する正弦波信号生成手段、前記正弦波信号生成手段にて生成された位相の異なる複数の疑似正弦波信号をそれぞれ二値化する比較手段、前記比較手段によって二値化された信号を論理処理により逓倍信号を得る信号逓倍手段を有するインクリメンタル型エンコーダにおいて、前記正弦波信号生成手段と前記比較手段の間に配置され、前記正弦波信号生成手段の出力の各信号線の出力インピーダンスを整合するインピーダンス整合手段を各信号線に直列に挿入された抵抗器によって形成したインクリメンタル型エンコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＣサーボモータなどの回転位置センサとして用いられるインクリメンタル型エンコーダの信号逓倍装置に関するものである。
【０００２】
【従来の技術】
一般に光学式エンコーダは、位置検出方法の違いによりインクリメンタル型とアブソリュート型の二種に大別される。
【０００３】
近年、設備機器の高性能化にともないＡＣサーボモータはインクリメンタル型エンコーダの信号を逓倍し、高分解能化を図っている。
【０００４】
以下、従来の逓倍式インクリメンタル型エンコーダの一般的な例について説明する。
【０００５】
図４において、疑似正弦波信号と、疑似正弦波信号とおよそ９０°、およそ１８０°の位相差を有する２相の疑似正弦波信号の合計３相の疑似正弦波信号を生成する原信号生成手段１０１、原信号生成手段１０１によって生成される３相の疑似正弦波信号を抵抗分割による演算を実行することによって位相の異なる複数の疑似正弦波信号を生成する正弦波信号生成手段１０２、正弦波信号生成手段１０２にて生成された位相の異なる複数の疑似正弦波信号をそれぞれ二値化する比較手段１０３、比較手段１０３によって二値化された信号を論理処理することにより逓倍信号を得る信号逓倍手段１０４を有している。
【０００６】
原信号生成手段１０１はさらに、発光素子１０１１、モータ軸に固定され、明暗のスリットを有する回転板１０１２、モータブラケットに固定され、回転板１０１２と同様のスリットを少なくとも４セグメント有する固定板１０１３、少なくとも固定板１０１３のセグメントに対応する受光部を有する受光素子１０１４、受光素子からの出力電流を電圧に変換する電流電圧変換部１０１５、電流電圧変換部１０１５にて電圧変換された信号の差算を実行する差動回路部１０１６からなっている。発光素子１０１１から出射された光が回転板１０１２と固定板１０１３のスリットを透過して受光素子１０１４に入射し、入射光に応じた電流が出力される。回転板１０１２が回転することにより出力される電流がおよそ９０°の２相の疑似正弦波信号ａとｂ及びそれらの逆相信号／ａと／ｂとなるよう、回転板１０１２のスリット及び固定板１０１３の各セグメントのスリットを構成しておく。受光素子１０１４から出力された２相の疑似正弦波信号及びそれらの逆相信号は電流電圧変換部１０１５によってリファレンス電圧を基準とした電圧信号に変換される。さらに光信号のオフセット成分を消すために差動回路部１０１６においてリファレンス電圧を基準としてａ−／ａ（＝ＣＡ）、ｂ−／ｂ（＝ＣＢ）、／ａ−ａ（＝−ＣＡ）の演算がなされ、ＣＡ及びＣＢがおよそ９０°、ＣＡ及び−ＣＡがおよそ１８０°の位相差を有する計３相の疑似正弦波信号として出力される。正弦波信号生成手段１０２は抵抗分割部１０２１により構成されている。正弦波信号生成手段１０２においては、ＣＡとＣＢ、ＣＢと（−ＣＡ）をそれぞれ抵抗分割することにより演算を行い、位相の異なる複数の疑似正弦波信号ｄｎ（ｎ：整数）を得る。
【０００７】
一般にエンコーダの出力信号であるＡ相信号、Ｂ相信号という逓倍信号を得るために必要な疑似正弦波信号の数は偶数であり、例えば、エンコーダの出力として４逓倍信号を得る場合の抵抗分割部１０２１の詳細図（図５）とタイミングチャート（図６）を示す。
【０００８】
この場合、ｎ＝０，１，，，，，７とし、ＣＡからの位相ずれをそれぞれｎ×３６０°／１６とするように抵抗分割部１０２１の回路定数比を決定する。
【０００９】
また、エンコーダの出力として８逓倍信号を得る場合は、ｎ＝０，１，，，，１５とし、ＣＡからの位相ずれをそれぞれｎ×３６０°／３２とするように抵抗分割部の回路定数比を決定する。
【００１０】
次に比較手段１０３においては、位相の異なる複数の疑似正弦波信号ｄｎをリファレンス電圧にて二値化処理を行い、デジタル信号Ｄｎ（ｎ＝０，１，，，，７）を得る。そして信号逓倍手段１０４においてＤｎを論理処理することにより、原信号生成手段１０１によって生成された疑似正弦波信号を二値化した信号の周期の１／４の周期をもち、互いにおよそ９０°の位相差を有する信号すなわち逓倍信号であるＡ相信号、Ｂ相信号が得られる。
【００１１】
【発明が解決しようとする課題】
しかしながら従来の方式においては、正弦波信号生成手段内の抵抗分割部の出力である各疑似正弦波信号の信号線の出力インピーダンスが異なっており、次段の比較手段の入力容量とのＣＲ結合に応じて発生する時間遅れが、各信号間において異なり、特に高速回転時や高分解能信号生成時といった最終出力信号である逓倍信号の周期が小さい場合に、時間遅れの差異の影響が大きくなり、ひいては逓倍信号の位相がアンバランスになるという問題を有している。
【００１２】
本発明は上記従来例の課題を解決するものであり、特に高速回転時や、高分解能信号生成時といった最終出力信号である逓倍信号の周期が小さい場合にも、逓倍信号の位相の安定したインクリメンタル型エンコーダを提供することを目的とする。
【００１３】
【課題を解決するための手段】
この課題を解決するために本発明は、正弦波信号生成手段と比較手段の間に配置され、前記正弦波信号生成手段の出力の各信号線の出力インピーダンスを整合するインピーダンス整合手段を各信号線に直列に挿入された抵抗器によって形成したインクリメンタル型エンコーダである。
【００１４】
【発明の実施の形態】
この課題を解決するために本発明は、疑似正弦波信号と前記疑似正弦波信号とそれぞれ略９０°，略１８０°の位相差を有する２相の疑似正弦波信号の計３相の疑似正弦波信号を生成する原信号生成手段、前記原信号生成手段によって生成される３相の疑似正弦波信号を抵抗分割による演算を実行することによって互いに位相の異なる複数の疑似正弦波信号を生成する正弦波信号生成手段、前記正弦波信号生成手段にて生成された位相の異なる複数の疑似正弦波信号をそれぞれ二値化する比較手段、前記比較手段によって二値化された信号を論理処理により逓倍信号を得る信号逓倍手段を有するインクリメンタル型エンコーダにおいて、前記正弦波信号生成手段と前記比較手段の間に配置され、前記正弦波信号生成手段の出力の各信号線の出力インピーダンスを整合するインピーダンス整合手段を各信号線に直列に挿入された抵抗器によって形成したインクリメンタル型エンコーダである。
【００１５】
このように、正弦波信号生成手段内の抵抗分割部の出力である各疑似正弦波信号の信号線の出力インピーダンスを整合するインピーダンス整合手段に抵抗器を備えているために、出力インピーダンスと次段の比較手段の入力容量とのＣＲ結合に応じて発生する時間遅れを整合させることができ、その結果、最終出力信号である逓倍信号の周期が小さい場合にも、逓倍信号の位相が安定するという作用を有する。
【００１６】
【実施例】
以下、本発明の実施例について図を用いて説明する。
【００１７】
図１において、１は疑似正弦波信号とそれぞれおよそ９０°、およそ１８０°の位相差を有する２相の疑似正弦波信号の計３相の疑似正弦波信号を生成する原信号生成手段、２は原信号生成手段１によって生成される３相の疑似正弦波信号を演算することによって互いに位相の異なる複数の疑似正弦波信号を生成する正弦波信号生成手段、３は正弦波信号生成手段２にて生成された互いに位相の異なる複数の疑似正弦波信号をそれぞれ二値化する比較手段、４は比較手段３によって二値化された信号を論理処理することにより逓倍信号を得る信号逓倍手段である。５は正弦波信号生成手段２と比較手段３の間に配置され、正弦波信号生成手段２の出力の各信号線の出力インピーダンスを整合するインピーダンス整合手段である。
【００１８】
次にそれらの作用について説明する。まず、原信号生成手段１は図４における従来例と同等の作用にて、ＣＡ、ＣＡとおよそ９０°の位相差を有するＣＢ、ＣＡとおよそ１８０°の位相差を有する−ＣＡの計３相の疑似正弦波信号を出力する。次に、従来例の抵抗分割部と同様の正弦波信号生成手段２内の抵抗分割部２１において、ＣＡとＣＢ，ＣＢと−ＣＡをそれぞれ抵抗分割することにより、互いに位相の異なる複数の疑似正弦波信号ｄｎを生成する。
【００１９】
例えば、エンコーダの出力として４逓倍信号を得る場合、抵抗分割部２１の回路図は図５と同等、タイミングチャートは図６と同等である。
【００２０】
この場合も、ｎ＝０，１，，，７とし、ＣＡからの位相ずれをそれぞれｎ×３６０°／１６とするように抵抗分割部２１の回路定数比を決定することも同等である。
【００２１】
次に、インピーダンス整合手段の作用について説明する。図２において、原信号生成手段１の差動回路部１６、抵抗分割部２１、抵抗器を用いたインピーダンス整合手段５で、疑似正弦波信号ＣＡ，ＣＢ，−ＣＡの差動回路部１６の出力インピーダンスをＺ、抵抗分割部２１の出力信号のｄｎ（ｎ＝０，１，，，７）の信号線の出力インピーダンスをＺｎ、インピーダンス整合手段５の出力信号のｄｎ’（ｎ＝０，１，，，７）の信号線の出力インピーダンスをＺｎ’とすると、Ｚｎは下記式にて表わされる。
【００２２】
Ｚ０＝Ｚ                                                    （式１）
Ｚ１＝（Ｚ＋Ｒ０１）//（Ｚ＋Ｒ１２＋Ｒ２３＋Ｒ３４）        （式２）
Ｚ２＝（Ｚ＋Ｒ０１＋Ｒ１２）//（Ｚ＋Ｒ２３＋Ｒ３４）        （式３）
Ｚ３＝（Ｚ＋Ｒ０１＋Ｒ１２＋Ｒ２３）//（Ｚ＋Ｒ３４）        （式４）
Ｚ４＝Ｚ                                                    （式５）
Ｚ５＝（Ｚ＋Ｒ４５）//（Ｚ＋Ｒ５６＋Ｒ６７＋Ｒ７８）        （式６）
Ｚ６＝（Ｚ＋Ｒ４５＋Ｒ５６）//（Ｚ＋Ｒ６７＋Ｒ７８）        （式７）
Ｚ７＝（Ｚ＋Ｒ４５＋Ｒ５６＋Ｒ６７）//（Ｚ＋Ｒ７８）        （式８）
ここで、（）//（）は、（）内のインピーダンスの並列の合成インピーダンスを示す。またＺｎ’は下式にて表わされる。
【００２３】
Ｚ０’＝Ｚ＋Ｒ０                                            （式９）
Ｚ１’＝（Ｚ＋Ｒ０１）//（Ｚ＋Ｒ１２＋Ｒ２３＋Ｒ３４）＋Ｒ１（式１０）
Ｚ２’＝（Ｚ＋Ｒ０１＋Ｒ１２）//（Ｚ＋Ｒ２３＋Ｒ３４）＋Ｒ２（式１１）
Ｚ３’＝（Ｚ＋Ｒ０１＋Ｒ１２＋Ｒ２３）//（Ｚ＋Ｒ３４）＋Ｒ３（式１２）
Ｚ４’＝Ｚ＋Ｒ４                                            （式１３）
Ｚ５’＝（Ｚ＋Ｒ４５）//（Ｚ＋Ｒ５６＋Ｒ６７＋Ｒ７８）＋Ｒ５（式１４）
Ｚ６’＝（Ｚ＋Ｒ４５＋Ｒ５６）//（Ｚ＋Ｒ６７＋Ｒ７８）＋Ｒ６（式１５）
Ｚ７’＝（Ｚ＋Ｒ４５＋Ｒ５６＋Ｒ６７）//（Ｚ＋Ｒ７８）＋Ｒ７（式１６）
通常は、Ｒ０１〜Ｒ７８の抵抗器に流れる電流が差動回路部１６の出力電流容量以下となるように、Ｒ０１〜Ｒ７８は数百Ω〜数十ｋΩの抵抗値が使用され、また、差動回路部１６にはオペアンプの差動増幅回路が使用されるため、その出力インピーダンスＺは数Ω以下である。すなわちＲ０１〜Ｒ７８に比べてＺは十分小さく無視できるため、（式１）〜（式１６）は下記式と近似できる。
【００２４】
Ｚ０＝０                                                    （式１７）
Ｚ１＝（Ｒ０１）//（Ｒ１２＋Ｒ２３＋Ｒ３４）                （式１８）
Ｚ２＝（Ｒ０１＋Ｒ１２）//（Ｒ２３＋Ｒ３４）                （式１９）
Ｚ３＝（Ｒ０１＋Ｒ１２＋Ｒ２３）//（Ｒ３４）                （式２０）
Ｚ４＝０                                                    （式２１）
Ｚ５＝（Ｒ４５）//（Ｒ５６＋Ｒ６７＋Ｒ７８）                （式２２）
Ｚ６＝（Ｒ４５＋Ｒ５６）//（Ｒ６７＋Ｒ７８）                （式２３）
Ｚ７＝（Ｒ４５＋Ｒ５６＋Ｒ６７）//（Ｒ７８）                （式２４）
Ｚ０’＝Ｒ０                                                （式２５）
Ｚ１’＝（Ｒ０１）//（Ｒ１２＋Ｒ２３＋Ｒ３４）＋Ｒ１        （式２６）
Ｚ２’＝（Ｒ０１＋Ｒ１２）//（Ｒ２３＋Ｒ３４）＋Ｒ２        （式２７）
Ｚ３’＝（Ｒ０１＋Ｒ１２＋Ｒ２３）//（Ｒ３４）＋Ｒ３        （式２８）
Ｚ４’＝Ｒ４                                                （式２９）
Ｚ５’＝（Ｒ４５）//（Ｒ５６＋Ｒ６７＋Ｒ７８）＋Ｒ５        （式３０）
Ｚ６’＝（Ｒ４５＋Ｒ５６）//（Ｒ６７＋Ｒ７８）＋Ｒ６        （式３１）
Ｚ７’＝（Ｒ４５＋Ｒ５６＋Ｒ６７）//（Ｒ７８）＋Ｒ７        （式３２）
この時、インピーダンス整合手段５の出力信号の信号線の出力インピーダンスを整合するためにはＺｎ’が全て等しくなるようにＲｎを決定すれば良く、Ｒ０＝Ｒとすると、Ｒｎは下式の値となる。
【００２５】
Ｒ０＝Ｒ                                                    （式３３）
Ｒ１＝Ｒ−（Ｒ０１）//（Ｒ１２＋Ｒ２３＋Ｒ３４）            （式３４）
Ｒ２＝Ｒ−（Ｒ０１＋Ｒ１２）//（Ｒ２３＋Ｒ３４）            （式３５）
Ｒ３＝Ｒ−（Ｒ０１＋Ｒ１２＋Ｒ２３）//（Ｒ３４）            （式３６）
Ｒ４＝Ｒ                                                    （式３７）
Ｒ５＝Ｒ−（Ｒ４５）//（Ｒ５６＋Ｒ６７＋Ｒ７８）            （式３８）
Ｒ６＝Ｒ−（Ｒ４５＋Ｒ５６）//（Ｒ６７＋Ｒ７８）            （式３９）
Ｒ７＝Ｒ−（Ｒ４５＋Ｒ５６＋Ｒ６７）//（Ｒ７８）            （式４０）
このようにＲｎを決定すると出力インピーダンスが整合され、各ｄｎ’信号の時間遅れが同一となる。以降の信号処理方法及びタイミングチャートは従来例と同様である。各ｄｎ’信号の時間遅れが同一となると比較手段３において各ｄｎ’信号を二値化して得られる各Ｄｎ信号の時間遅れも同一となり、信号逓倍手段４において各Ｄｎ信号を論理処理して生成される逓倍信号のＡ相信号、Ｂ相信号の位相差が安定する。
【００２６】
なお、インピーダンス整合手段５の抵抗器と比較手段３の入力段に一般的に使用されている入力抵抗器を合成し、１つの抵抗器として構成しても同様の効果が得られる。
【００２７】
次に、インピーダンス整合手段にバッファー回路を用いた参考実施例を図３に示す。
【００２８】
ここで、疑似正弦波信号ＣＡ，ＣＢ，−ＣＡの差動回路部１６の出力インピーダンスをＺ、抵抗分割部２１の出力信号のｄｎ（ｎ＝０，１，，，７）の信号線の出力インピーダンスをＺｎ、インピーダンス整合手段５１の出力信号のｄｎ’（ｎ＝０，１，，，７）の信号線の出力インピーダンスをＺｎ’とすることは上述の図２の場合と同じであり、バッファー回路として出力インピーダンスをＺ’の回路を用いると、
Ｚｎ’＝Ｚ’＝０，１，，，７）                              （式４１）となり、インピーダンスが整合される。出力インピーダンスが整合されると、抵抗器を用いたインピーダンス整合手段の場合と同様にして逓倍信号のＡ相信号、Ｂ相信号の位相差が安定する。
【００２９】
ここで、バッファー回路としては、オペアンプを用いた反転増幅回路や非反転増幅回路等が用いられるのが一般的であるが、アナログのバッファー回路としてインピーダンスを変換できるのであれば、特に回路構成は問わない。
【００３０】
なお、Ｚ＝Ｚ’となるようにバッファー回路を決定すると、ｄ０，ｄ４の信号ラインのバッファー回路はなくても出力インピーダンスは整合され、同様の効果が得られる。
【００３１】
【発明の効果】
上記の実施例から明らかなように本発明によれば、正弦波信号生成手段内の抵抗分割部の出力である各ｄｎの信号線の出力インピーダンスを整合するインピーダンス整合手段を備えているために、出力インピーダンスと次段の比較手段の入力容量のＣＲ結合に応じて発生する時間遅れが整合され、その結果、特に高速回転時や、高分解能信号生成時といった最終出力信号である逓倍信号の周期が小さい場合にも、逓倍信号の位相が安定するという効果を有する。
【図面の簡単な説明】
【図１】  本発明の実施例を示すブロック図
【図２】  本発明の実施例の要部回路図
【図３】  本発明の参考実施例の要部回路図
【図４】  従来例のブロック図
【図５】  従来の実施例の要部回路図
【図６】  従来の実施例のタイミングチャート
【符号の説明】
１  原信号生成手段
２  正弦波信号生成手段
３  比較手段
４  信号逓倍手段
５  インピーダンス整合手段
【図１】
0003678066.tif 000002
【図２】
0003678066.tif 000003
【図３】
0003678066.tif 000004
【図４】
0003678066.tif 000005
【図５】
0003678066.tif 000006
【図６】
0003678066.tif 000007