(57)【特許請求の範囲】
【請求項１】
入力電圧を、メインスイッチ素子を介して磁性素子の主巻線に受け、前記磁性素子に発生する交流電圧を整流平滑して出力電圧に変換するスイッチングコンバータであって、
前記磁性素子に設けた補助巻線と、この補助巻線に直列に接続されたインダクタ、ダイオード、メインスイッチをゼロ電圧でターンオンさせるＺＶＴスイッチ素子とよりなるＺＶＴ回路と、前記メインスイッチ素子並びに前記ＺＶＴスイッチ素子をオンオフ制御するためのスイッチング制御回路と、前記磁性素子に並列に接続された、リセットスイッチ素子とコンデンサとの直列回路で構成されるアクティブクランプ回路とを具備し、
前記ＺＶＴスイッチ素子のターンオンが前記メインスイッチ素子のターンオンより早く、前記ＺＶＴスイッチ素子のターンオフが前記メインスイッチ素子のターンオフより早くなるように前記両スイッチ素子が同期してオンオフ制御され、
前記リセットスイッチ素子は、前記メインスイッチ素子と同時オンの期間がないように同時オフの期間が設けられて逆位相に駆動され、かつ、前記ＺＶＴスイッチ素子のターンオンは、前記リセットスイッチのターンオフよりも早くなるように制御され、前記ＺＶＴスイッチ素子のターンオフは、前記メインスイッチの素子のターンオフよりも早くなるように制御される
ことを特徴とするスイッチングコンバータ。
【請求項２】
前記メインスイッチ素子及び前記ＺＶＴスイッチ素子をオンオフ制御する前記スイッチング制御回路が、共通電位点に接続されたことを特徴とする請求項１記載のスイッチングコンバータ。
【請求項３】
前記ＺＶＴスイッチ素子のターンオンから前記リセットスイッチ素子のターンオフまでの時間は、前記スイッチングコンバータの入力が大きい場合は長くなるように変化させ、前記スイッチングコンバータの入力が小さい場合は短くなるように変化させ、前記スイッチングコンバータの負荷が大きい場合は長くなるように変化させ、前記スイッチングコンバータの負荷が小さい場合は短くなるように変化させることを特徴とする請求項１記載のスイッチングコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチングコンバータにおけるＺＶＴ（Zero-Voltage-Transition）回路の改善に関する。
【０００２】
【従来の技術】
図８は、U.S.Patent 5418704に開示されているＺＶＴ回路を、フォワード型スイッチングコンバータへ適用した場合の基本回路構成を示す。この回路の特徴は、メインスイッチ素子Ｓをゼロ電圧でターンオンさせるためのＺＶＴスイッチＳ１と、トランスＬｒが増設配置されている点である。
ＺＶＴスイッチＳ１を制御することにより、Zero-Voltage-Transitionの動作が実現される。
【発明が解決しようとする課題】
図８の構成において、トランス手段（磁性部品）Ｌｒの形状が大きく、小型化の障害になり、コスト高となる欠点がある。また、ＺＶＴスイッチＳ１には高耐圧のものが要求され、コスト高となるという欠点がある。
本発明は、専用のトランス手段を増設することなく、Zero-Voltage-Transitionの動作を小型安価な回路で実現することを目的とする。
【０００３】
【課題を解決するための手段】
このような課題を達成するために、本発明の特徴は、入力電圧を、メインスイッチ素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を整流平滑して出力電圧に変換するスイッチングコンバータにおいて、前記トランス手段に設けた３次巻線と、この３次巻線に直列に接続されたインダクタ、ダイオード、メインスイッチ素子をゼロ電圧でターンオンさせるＺＶＴスイッチ素子の直列回路とよりなるＺＶＴ回路と、前記メインスイッチ素子並びに前記ＺＶＴスイッチ素子をオンオフ制御するためのスイッチング制御回路と、を具備せしめた点にある。
【０００４】
また、本発明の特徴は、前記ＺＶＴスイッチ素子のターンオンが前記メインスイッチ素子のターンオンより早く、前記ＺＶＴスイッチ素子のターンオフが前記メインスイッチ素子のターンオフより早くなるように前記両スイッチ素子が同期してオンオフ制御される点にある。
【０００５】
さらに、本発明の特徴は、前記インダクタとして、前記１次巻線と前記３次巻線間の漏れインダクタンスを利用するように構成されている点にある。
【０００６】
また、本発明の特徴は、前記１次巻線に並列に接続された、リセットスイッチ素子とコンデンサとの直列回路で構成されるアクティブクランプ回路を具備する点にある。
【０００７】
さらに、本発明の特徴は、前記リセットスイッチ素子は、前記メインスイッチ素子と同時オンの期間がないように同時オフの期間が設けられて逆位相に駆動され、かつ、前記ＺＶＴスイッチ素子のターンオンは、前記リセットスイッチのターンオフよりも早くなるように制御され、前記ＺＶＴスイッチ素子のターンオフは、前記メインスイッチ素子のターンオフより早くなるように制御される点にある。
【０００８】
また、本発明の特徴は、前記メインスイッチ素子、ＺＶＴスイッチ素子、リセットスイッチ素子がＭＯＳ型ＦＥＴにより実現される点にある。
【０００９】
さらに、本発明の特徴は、前記メインスイッチ素子及び前記ＺＶＴスイッチ素子をオンオフ制御する前記スイッチング制御回路が、共通電位点に接続されてなる点にある。
【００１０】
また、本発明の特徴は、前記スイッチングコンバータの負荷に応じて前記ＺＶＴスイッチ素子のターンオンから前記リセットスイッチ素子のターンオフまでの時間を変化させる点にある。
【００１１】
さらに、本発明の特徴は、入力電圧を、メインスイッチ素子を介して磁性素子の主巻線に受け、前記磁性素子に発生する交流電圧を整流平滑して出力電圧に変換するスイッチングコンバータであって、前記磁性素子に設けた補助巻線と、この補助巻線に直列に接続されたインダクタ、ダイオード、メインスイッチをゼロ電圧でターンオンさせるＺＶＴスイッチ素子とよりなるＺＶＴ回路と、前記メインスイッチ素子並びに前記ＺＶＴスイッチ素子をオンオフ制御するためのスイッチング制御回路と、を具備した点にある。
【００１２】
また、本発明の特徴は、前記ＺＶＴスイッチ素子のターンオンが前記メインスイッチ素子のターンオンより早く、前記ＺＶＴスイッチ素子のターンオフが前記メインスイッチ素子のターンオフより早くなるように前記両スイッチ素子が同期してオンオフ制御される点にある。
【００１３】
さらに、本発明の特徴は、前記インダクタとして、前記主巻線と前記補助巻線の漏れインダクタンスを利用するように構成されている点にある。
【００１４】
また、本発明の特徴は、前記磁性素子に並列に接続された、リセットスイッチ素子とコンデンサとの直列回路で構成されるアクティブクランプ回路を具備する点にある。
【００１５】
さらに、本発明の特徴は、前記メインスイッチ素子と前記磁性素子の中点に発生する電圧を整流平滑して出力電圧に変換する昇圧形コンバータをなす点にある。
【００１６】
また、本発明の特徴は、前記リセットスイッチ素子は、前記メインスイッチ素子と同時オンの期間がないように同時オフの期間が設けられて逆位相に駆動され、かつ、前記ＺＶＴスイッチ素子のターンオンは、前記リセットスイッチのターンオフよりも早くなるように制御され、前記ＺＶＴスイッチ素子のターンオフは、前記メインスイッチの素子のターンオフよりも早くなるように制御される点にある。
【００１７】
さらに、本発明の特徴は、前記メインスイッチ素子、ＺＶＴスイッチ素子、リセットスイッチ素子がＭＯＳ型ＦＥＴにより実現される点にある。
【００１８】
また、本発明の特徴は、前記メインスイッチ素子及び前記ＺＶＴスイッチ素子をオンオフ制御する前記スイッチング制御回路が、共通電位点に接続されてなる点にある。
【００１９】
さらに、本発明の特徴は、前記スイッチングコンバータの入力又は負荷に応じて前記ＺＶＴスイッチ素子のターンオンから前記リセットスイッチ素子のターンオフまでの時間を、入力又は負荷が大きい場合は長くなるようにし、小さい場合は短くなるように、変化させる点にある。
【００２０】
【発明の実施の形態】
以下本発明実施態様を、図面を用いて説明する。図１は、本発明をフォワード型スイッチングコンバータに適用した具体的実施例を示す。入力端子１、２間に導かれる直流入力電圧Ｖｉはコンデンサ３に印加され、トランス手段４の１次巻線Ｎ１とＭＯＳ型ＦＥＴよりなるメインスイッチ素子Ｑ１の直列回路に印加される。後述のスイッチ素子Ｑ２乃至Ｑ５も、ＭＯＳ型ＦＥＴで実現されている。
【００２１】
トランス手段４の２次巻線Ｎ２には、同期整流用スイッチ素子Ｑ４、Ｑ５が接続され、整流出力が低域フィルタ６、７を介して出力端子８、９に直流出力電圧Ｖ０を供給している。
更に、トランスのリセットのために、リセットスイッチ素子Ｑ２とコンデンサ５の直列回路よりなるアクティブクランプ回路が１次巻線Ｎ１と並列に接続されている。
【００２２】
点線のブロック１０は、本発明の特徴部であるＺＶＴ回路である。この回路の構成は、トランス手段４の３次巻線Ｎ３と、この３次巻線に接続される、インダクタ１１、ダイオード１２、ＺＶＴスイッチ素子Ｑ３よりなる直列回路よりなる。
３次巻線Ｎ３とＺＶＴスイッチ素子Ｑ３の接続点とメインスイッチ素子Ｑ１のソース側とは、入力端子の負電位側２（Ａ点で示す）の共通電位点に接続されている。
【００２３】
１３はメインスイッチ素子Ｑ１並びにＺＶＴスイッチ素子Ｑ３のオンオフを制御する第１スイッチング制御回路であり、前記共通電位点Ａをベースとした制御信号をＱ１，Ｑ３の各ゲートに供給する。
１４はリセットスイッチ素子Ｑ２のオンオフを制御する第２スイッチング制御回路であり、前記共通電位点Ａより所定の電位シフトしてた電位点をベースとした制御信号をＱ２のゲートに供給する。
【００２４】
図２は、メインスイッチ素子Ｑ１、リセットスイッチ素子Ｑ２、ＺＶＴスイッチ素子Ｑ３のオンオフ制御信号のタイミングを示す波形図である。メインスイッチ素子Ｑ１の制御信号は、所定の直流出力電圧Ｖ０が得られるようにオンとオフの期間が第１スイッチング制御回路１３により調整される。
【００２５】
リセットスイッチ素子Ｑ２の制御信号は、メインスイッチ素子Ｑ１と動作が逆位相となるように設定される。この時、メインスイッチ素子Ｑ１とリセットスイッチ素子Ｑ２は同時オンの期間がないように同時オフの期間を設けてある。
【００２６】
ＺＶＴスイッチ素子Ｑ３のターンオンは、リセットスイッチ素子Ｑ２のターンオフよりも早くなるように構成している。更に、ＺＶＴスイッチ素子Ｑ３のターンオフは、メインスイッチ素子Ｑ１のターンオンよりは遅く、ターンオフよりは早くなるようにタイミング関係が設定されている。
【００２７】
図３は、ＺＶＴ回路においてインダクタ１１、ダイオード１２、ＺＶＴスイッチ素子Ｑ３よりなる直列回路を流れる電流ｉとメインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓの関係を示す波形図であり、この電流ｉの作用によりZero-Voltage-Transitionが実現される。
【００２８】
図４乃至図６により本発明動作を詳細に説明する。図４は、図２及び図３の波形図をまとめ、各信号のタイミング関係を分かりやすく表示したものである。（Ａ）はメインスイッチ素子Ｑ１のゲート信号、（Ｂ）はリセットスイッチ素子Ｑ２のゲート信号、（Ｃ）はＺＶＴスイッチ素子Ｑ３のゲート信号、（Ｄ）はＺＶＴ回路１０直列回路を流れる電流ｉの波形図、（Ｅ）はメインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓの波形図である。
【００２９】
図４において、オン状態のＱ１がターンオフ、これに同期してオフ状態のＱ２がターンオンする時刻ｔ１までの期間をＴ１、この時刻ｔ１よりＱ３がターンオンする時刻ｔ２までの期間をＴ２、この時刻ｔ２からＱ２が再びターンオフする時刻ｔ３までの期間をＴ３、この時刻ｔ３よりＱ１が再びターンオンするまでの時刻ｔ４までの期間をＴ４、この時刻ｔ４よりＱ３が再びターンオフする時刻ｔ５までの期間をＴ５で示す。
【００３０】
ＺＶＴ回路１０直列回路を流れる電流ｉは、期間Ｔ３乃至Ｔ５で（Ｄ）に図示されるように台形状に流れ、メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓは（Ｅ）に図示されるように期間Ｔ４の間にゼロまで降下し、Ｖｄｓ＝０の状態でｔ４のタイミングでＱ１がターンオンする。
【００３１】
以下、各期間Ｔ１乃至Ｔ５における動作を図５、図６により説明する。図５は本発明の動作に関連する主要部を図１から抽出した回路構成図である。
図６（Ａ）乃至（Ｅ）は、期間Ｔ１乃至Ｔ５における図５の要素のオンオフ状態を表す説明図であり、理解を容易にするために、オンの場合は短絡線で、オフの場合は図５の要素のままを表示している。
【００３２】
期間Ｔ１の動作（図６（Ａ参照））：
メインスイッチ素子Ｑ１がオン、リセットスイッチ素子Ｑ２がオフ、ＺＶＴスイッチ素子Ｑ３がオフの場合、トランス手段４の１次巻線Ｎ１には入力電圧Ｖｉが印加される。この時、トランス手段４の３次巻線Ｎ３、インダクタ１１とダイオード１２、ＺＶＴスイッチ素子Ｑ３の直列回路において、ダイオード１２は逆バイアスされオフとなっている。
【００３３】
期間Ｔ２の動作（図６（Ｂ）参照）：
メインスイッチ素子Ｑ１がオフとなり、リセットスイッチＱ２がオン、ＺＶＴスイッチ素子Ｑ３がオフの場合、トランス手段４の１次巻線Ｎ１にはリセット用コンデンサ５の電圧Ｖｃが印加される。この時、トランス手段４の３次巻線Ｎ３、インダクタ１１とダイオード１２とＺＶＴスイッチ素子Ｑ３の直列回路において、オフであるＺＶＴスイッチ素子Ｑ３に電圧が発生している。
【００３４】
期間Ｔ３の動作（図６（Ｃ）参照）：
ＺＶＴスイッチ素子Ｑ３がオンとなり、メインスイッチ素子Ｑ１がオフ、リセットスイッチ素子Ｑ２がオンの場合、トランス手段４の３次巻線Ｎ３には、巻線数をＮ１、Ｎ３とする時、Ｖｃ*Ｎ３/Ｎ１の電圧が発生し、これがインダクタ１１に印加される。ＺＶＴスイッチ素子Ｑ３はゼロ電流でターンオンし、インダクタ１１の電流ｉは、図４（Ｄ）に示すように直線的に増加する。
【００３５】
期間Ｔ４の動作（図６（Ｄ）参照）：
次に、リセットスイッチ素子Ｑ２がオフとなり、メインスイッチ素子Ｑ１がオフ、ＺＶＴスイッチ素子Ｑ３がオンの場合、インダクタ１１は流れる電流ｉを一定に保持しようとする（図４（Ｄ））。
これが、メインスイッチ素子Ｑ１の出力容量の電荷を引き抜くことになり、メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓをゼロ電圧まで引き下げる。これに伴い、トランス手段４の１次巻線Ｎ１の電圧は、入力電圧Ｖｉまで変化する。
【００３６】
期間Ｔ５の動作（図６（Ｅ）参照）：
メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓをゼロ電圧となったところで、インスイッチ素子Ｑ１をオンに制御すれば、メインスイッチ素子Ｑ１はゼロ電圧でターンオンする。
リセットスイッチ素子Ｑ２はオフ、ＺＶＴスイッチ素子はオンの場合、トランス手段４の３次巻線Ｎ３には、Ｖｉ*Ｎ３/Ｎ１の電圧が発生し、これがインダクタ１１に印加される。インダクタ１１の電流ｉは、図４（Ｄ）に示すように直線的に減少し、ゼロに達するとダイオード１２が逆バイアスとなり流れなくなる。
【００３７】
時刻ｔ５では、ＺＶＴスイッチ素子Ｑ３はオフとなり、メインスイッチ素子Ｑ１がオン、リセットスイッチＱ２がオフとなって、Ｔ１の状態に戻り、以下この動作が繰り返される。これらの一連の動作においてＺＶＴスイッチ素子Ｑ３は、ゼロ電圧、ゼロ電流でターンオフする。
【００３８】
以上説明した実施例において、トランス手段４の１次巻線Ｎ１と３次巻線Ｎ３の結合が悪く、この間に漏れインダクタンスが存在する場合は、この漏れインダクタンスはインダクタンス１１と加算して考えることができる。漏れインダクタンスが十分大きい場合には、インダクタンス１１を省略することができるので、意図的に結合状態を疎とする設計により、インダクタンス１１を不用とするコスト削減も可能である。
【００３９】
また、図４（Ｄ）に示すように、ＺＶＴスイッチ素子Ｑ３がターンオンするタイミングｔ２からリセットスイッチ素子Ｑ２がターンオフするタイミングｔ３までの期間Td（期間Ｔ３と一致する）は、ＺＶＴスイッチ素子Ｑ３を流れる電流ｉのピーク値ｉｐと比例関係にある。
【００４０】
スイッチングコンバータが重負荷の時に期間Tdを最適化した状態で軽負荷にすると、ＺＶＴスイッチ素子Ｑ３を流れる電流ｉで損失が無駄に増加してしまう問題がある。この場合は、負荷電流に比例して期間Tdを調整し、ピーク値ｉｐを変化させて損失を低く抑える補助回路を設けることが有効である。
【００４１】
本発明では、ＺＶＴスイッチ素子Ｑ３は、３次巻線Ｎ３のターン数でそこで必要な耐圧を調節することができるので、素子選択の幅が広がる。従って、設計により安価な低耐圧品を使うことが可能である。
【００４２】
本発明の他の実施例を説明する。
図１の実施例では、スイッチングコンバータは1次巻線と2次巻線および3次巻線を有するトランスを有し、2次巻線より出力を得る構成になっている。
この実施例では、トランスの損失が発生するため、電源の仕様によっては高い効率が得られないことがある。これは、トランスが理想的な特性でないことによる。
入力電流の力率改善用のコンバータとしては、設計仕様として絶縁を必要としない場合も多い。以下に説明する他の実施例は、非絶縁の昇圧形コンバータを利用して高い変換効率を得られ、しかもノイズを低減した実施例である。
【００４３】
図７は本発明の他の実施例を示した構成図である。
図７で、磁性素子Mの主巻線MmとメインスイッチＱ６とダイオード２０は昇圧形コンバータを構成する。図７のスイッチングコンバータは、入力電圧を、メインスイッチ素子Ｑ６を介して磁性素子Mの主巻線Mmに受け、磁性素子Mに発生する交流電圧と入力電圧の和、つまりメインスイッチ素子Ｑ６と磁性素子Mの中点に発生する電圧（メインスイッチ素子Ｑ６に発生する電圧）を整流平滑して出力電圧に変換する。
【００４４】
ＺＶＴ回路３０は、磁性素子Mに設けた補助巻線Ma、この補助巻線Maに直列に接続されたインダクタ２１、ダイオード２２、メインスイッチをゼロ電圧でターンオンさせるＺＶＴスイッチ素子Ｑ７とから構成されている。
また、メインスイッチ素子Ｑ６及びＺＶＴスイッチ素子Ｑ７の駆動電圧の基準電位が共通となるように接続されている。
スイッチング制御回路４０はメインスイッチ素子Ｑ６とＺＶＴスイッチ素子Ｑ７をオンオフ制御する。スイッチング制御回路４０は、ＺＶＴスイッチ素子Ｑ７のターンオンがメインスイッチ素子Ｑ６のターンオンより早く、ＺＶＴスイッチ素子Ｑ７のターンオフがメインスイッチ素子Ｑ６のターンオフより早くなるように両スイッチ素子が同期してオンオフ制御する。
【００４５】
図７の実施例の動作を説明する。時間の経過に従って次の順に動作する。
（ａ）まず、メインスイッチ素子Ｑ６がオンでＺＶＴスイッチ素子Ｑ７がオフの時、ダイオード２０はオフとなり磁性素子Mは励磁される。
（ｂ）次に、ＺＶＴスイッチ素子Ｑ７はオフを維持しメインスイッチ素子Ｑ６がオフとなると、ダイオード２０はオンとなり、これに電流が流れる。
（ｃ）メインスイッチ素子Ｑ６はオフを維持しＺＶＴスイッチ素子Ｑ７がオンとなると、ＺＶＴ回路３０には電流が流れはじめる。ＺＶＴスイッチ素子Ｑ７はゼロ電流でターンオンする。インダクタ２１があるため、ＺＶＴ回路３０の電流は徐々に増加していく。これに伴い、ダイオード２０の電流は減少し、やがてターンオフする。変化が急峻でないためリカバリは低く抑えられる。その結果、ノイズ、サージ、損失が低減する。
（ｄ）ＺＶＴスイッチ素子Ｑ７がオンを維持しメインスイッチ素子Ｑ６がオンになると、磁性素子M の電圧は反転し、ＺＶＴ回路３０の電流は減少するようになる。やがてダイオード２２がオフとなり電流が流れなくなる。ダイオード２０はオフを維持する。
（ｅ）メインスイッチ素子Ｑ６がオンを維持しＺＶＴスイッチ素子Ｑ７がオフとなる。この時、ＺＶＴスイッチ素子Ｑ７は、ゼロ電圧でターンオフする。また、ダイオード２０はオフを維持する。
以上の動作が繰り返される。
【００４６】
図７の実施例では、トランスの代わりに昇圧形コンバータを用いているため、高い変換効率が得られる。また、ダイオード２０の電流の変化は急峻でないためリカバリは低く抑えられ、その結果、ノイズを低減できる。
【００４７】
なお、本発明は、昇圧形コンバータのみでなく、降圧形コンバータや昇降圧形コンバータ等のあらゆる変換方式を適用してもよい。
【００４８】
【発明の効果】
以上説明したように、本発明によればスイッチングコンバータにおいて、専用のトランス手段を増設することなく、Zero-Voltage-Transitionの動作を簡易な回路で実現でき、小型で低コストのスイッチングコンバータを実現できる。
【００４９】
更に、本発明によれば、Zero-Voltage-Transitionに必要なインダクタにトランスの漏れインダクタンスが有効利用できるため、このインダクタを小形化又は省略することができ、更に小型化で低コスト化に貢献できる。
【００５０】
ＺＶＴスイッチ素子Ｑ３は、３次巻線のターン数でそこで必要な耐圧を調節することができるので、素子選択の幅が広がり、低耐圧品採用による低コスト化に貢献できる。
【００５１】
メインスイッチ素子Ｑ１と、ＺＶＴスイッチ素子Ｑ３のオンオフ制御に、同電位のスイッチング制御回路を使うことができるので、回路構成が簡素となり、小形化、低コスト化に貢献できる。
【００５２】
トランスの代わりに非絶縁の昇圧形コンバータを利用することによって、高い変換効率を得られ、しかもノイズを低減したコンバータを実現できる。
【図面の簡単な説明】
【図１】本発明をフォワード型スイッチングコンバータに適用した具体的実施例を示す回路構成図である。
【図２】メインスイッチ素子、ＺＶＴスイッチ素子、リセットスイッチ素子の駆動信号のタイミング波形図である。
【図３】ＺＶＴスイッチ素子の電流と、メインスイッチ素子のドレイン・ソース間電圧の波形図である。
【図４】図２及び図３の波形図をまとめ、各信号のタイミング関係を分かりやすく表示した波形図である。
【図５】本発明の動作を説明するための、主要部を抽出した回路構成図である。
【図６】図４で示した期間Ｔ１乃至Ｔ５における、図５の各要素のオンオフ関係を示す説明図である。
【図７】本発明の他の実施例を示した構成図である。
【図８】ＺＶＴ回路を有する従来のフォワード型スイッチングコンバータの構成図である。
【符号の説明】
１，２   入力端子
３      コンデンサ
４      トランス手段
５      リセット用コンデンサ
６，７  低域フィルタ
８，９  出力
１０，３０    ＺＶＴ回路
１１，２１    インダクタ
１２，２０，２２    ダイオード
１３    第１スイッチング制御回路
１４    第２スイッチング制御回路
４０    スイッチング制御回路
Ｑ１，Ｑ６    メインスイッチ素子
Ｑ２    リセットスイッチ素子
Ｑ３，Ｑ７    ＺＶＴスイッチ素子
Ｑ４，Ｑ５  同期整流用スイッチ素子
Ｎ１    １次巻線
Ｎ２    ２次巻線
Ｎ３    ３次巻線
M    磁性素子
Mm    主巻線
Ma    補助巻線
【図１】
0003700844.tif 000002
【図２】
0003700844.tif 000003
【図３】
0003700844.tif 000004
【図４】
0003700844.tif 000005
【図５】
0003700844.tif 000006
【図６】
0003700844.tif 000007
【図７】
0003700844.tif 000008
【図８】
0003700844.tif 000009