(57)【特許請求の範囲】
【請求項１】
入力電圧を絶対値レベルで昇圧する昇圧回路部と、
前記昇圧回路部に駆動用クロックを供給することにより、前記昇圧回路部で発生した電圧を所定レベルに保持するクロックバッファ部と、
前記昇圧回路部から出力される昇圧電圧レベルを検出する電圧検出部と、
前記電圧検出部による検出結果に対応して前記クロックバッファ部のクロック振幅を変化させる制御量を小ステップ単位で切り換える制御量決定部と、
前記制御量決定部で決定された制御量に対応するフィードバック信号を前記クロックバッファ部に供給し、前記クロックバッファ部のクロック振幅を制御するレベルシフタ部とを有し、
前記制御量決定部は、前記電圧検出部からの検出結果に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量を切り換えるためのカウント値を増減するアップ／ダウンカウンタと、前記アップ／ダウンカウンタによるカウント値に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量を決定して前記レベルシフタ部に供給するＤ／Ａコンバータとを有する、
ことを特徴とする電圧変換制御回路。
【請求項２】
前記昇圧回路部は、キャパシタとダイオードとで構成される複数段のポンピングパケットよりなるチャージポンプ型昇圧回路であることを特徴とする請求項１記載の電圧変換制御回路。
【請求項３】
前記クロックバッファ部は、前記昇圧回路部のポンピングパケットにキャパシタ駆動用クロックを印加して昇圧回路部における昇圧量を制御することを特徴とする請求項２記載の電圧変換制御回路。
【請求項４】
前記電圧検出部は、前記昇圧回路部から出力される昇圧電圧レベルを基準レベルと比較するコンパレータを有することを特徴とする請求項１記載の電圧変換制御回路。
【請求項５】
前記レベルシフタ部は、前記クロックバッファ部の電源側電圧または接地側電圧の電圧レベルを前記フィードバック信号によってシフトすることにより、前記クロック振幅を制御することを特徴とする請求項１記載の電圧変換制御回路。
【請求項６】
入力電圧を絶対値レベルで昇圧する昇圧回路部と、前記昇圧回路部に駆動用クロックを供給することにより、前記昇圧回路部で発生した電圧を所定レベルに保持するクロックバッファ部とを有する昇圧回路の電圧変換制御方法であって、
前記昇圧回路部から出力される昇圧電圧レベルをコンパレータによって基準レベルと比較し、この比較結果に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量を切り換えるためのカウント値をアップ／ダウンカウンタによって増減し、この増減したカウント値に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量をＤ／Ａコンバータによって決定することにより、前記クロックバッファ部のクロック振幅を変化させる制御量を小ステップ単位で切り換え、この制御量に対応するフィードバック信号を前記クロックバッファ部に供給し、前記クロックバッファ部のクロック振幅を制御する、
ことを特徴とする電圧変換制御方法。
【請求項７】
前記昇圧回路部は、キャパシタとダイオードとで構成される複数段のポンピングパケットよりなるチャージポンプ型昇圧回路であることを特徴とする請求項６記載の電圧変換制御方法。
【請求項８】
前記クロックバッファ部は、前記昇圧回路部のポンピングパケットにキャパシタ駆動用クロックを印加して昇圧回路部における昇圧量を制御することを特徴とする請求項７記載の電圧変換制御方法。
【請求項９】
前記クロックバッファ部の電源側電圧または接地側電圧の電圧レベルを前記フィードバック信号によってシフトすることにより、前記クロック振幅を制御することを特徴とする請求項６記載の電圧変換制御方法。
【請求項１０】
入力電圧を絶対値レベルで昇圧する昇圧回路部と、
前記昇圧回路部に駆動用クロックを供給することにより、前記昇圧回路部で発生した電圧を所定レベルに保持するクロックバッファ部と、
前記昇圧回路部から出力される昇圧電圧レベルを検出する電圧検出部と、
前記電圧検出部による検出結果に対応して前記クロックバッファ部のクロック振幅を変化させる制御量を小ステップ単位で切り換える制御量決定部と、
前記制御量決定部で決定された制御量に対応するフィードバック信号を前記クロックバッファ部に供給し、前記クロックバッファ部のクロック振幅を制御するレベルシフタ部とを有し、
前記制御量決定部は、前記電圧検出部からの検出結果に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量を切り換えるためのカウント値を増減するアップ／ダウンカウンタと、前記アップ／ダウンカウンタによるカウント値に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量を決定して前記レベルシフタ部に供給するＤ／Ａコンバータとを有する、
ことを特徴とする電子機器。
【請求項１１】
前記昇圧回路部は、キャパシタとダイオードとで構成される複数段のポンピングパケットよりなるチャージポンプ型昇圧回路であることを特徴とする請求項１０記載の電子機器。
【請求項１２】
前記クロックバッファ部は、前記昇圧回路部のポンピングパケットにキャパシタ駆動用クロックを印加して昇圧回路部における昇圧量を制御することを特徴とする請求項１１記載の電子機器。
【請求項１３】
前記電圧検出部は、前記昇圧回路部から出力される昇圧電圧レベルを基準レベルと比較するコンパレータを有することを特徴とする請求項１０記載の電子機器。
【請求項１４】
前記レベルシフタ部は、前記クロックバッファ部の電源側電圧または接地側電圧の電圧レベルを前記フィードバック信号によってシフトすることにより、前記クロック振幅を制御することを特徴とする請求項１０記載の電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばチャージポンプ型昇圧回路等に用いられる電圧変換制御回路に関する。
【０００２】
【従来の技術】
従来より、例えばフラッシュメモリの書き込み・消去用の電圧を発生させるため、あるいは、ビデオカメラ、デジタルカメラなどの液晶表示用の高電圧発生回路等で使用されるチャージポンプ型昇圧回路が知られている。
このチャージポンプ型昇圧回路は、１つのキャパシタとダイオードとで構成されるポンピングパケットを複数段、直列に接続し、各ポンピングパケットの昇圧により、例えばＬＳＩチップの電源電圧ＶDDよりも高い電圧を発生するものである（なお、この場合の昇圧とは絶対値レベルでの昇圧という意味であり、電源電圧が正極性の場合にはプラス側に昇圧し、電源電圧が負極性の場合にはマイナス側に昇圧することになる）。
ところで、このチャージポンプ型昇圧回路では、ポンピング動作時に、ポンピングクロック用のクロックバッファやポンピングキャパシタを駆動する時に発生するノイズ（ポンピングノイズ）の問題がある。
このため、例えば撮像素子のアナログ信号に昇圧回路のポンピングノイズが影響し、画像上のノイズとなって撮像画面に現れたり、あるいはフラッシュメモリ等の書き込み時にポンピングノイズの影響で書き込み分布にばらつきが生じたりすることが懸念される。
【０００３】
例えば、図４は、一般的な昇圧回路の構成例を示すブロック図である。
図示のように、この昇圧回路は、キャパシタＣ１〜Ｃ４とダイオードＤ１〜Ｄ５で構成されるチャージポンプ型昇圧回路部１０と、複数のインバータ型バッファアンプＩ１〜Ｉ５で構成されるクロックバッファ部２０とを有している。なお、各インバータ型バッファアンプＩ１〜Ｉ５において、ＶDDは電源側電圧を示し、ＶSSは接地側電圧を示している。
このような昇圧回路では、例えばキャパシタＣ１にクロック信号が入力されるとノードＮＤ１の電圧はキャパシタＣ１の容量結合で電圧ＶDD分（理想値）だけたたき上げられる。
そのときのＮＤ１の電圧（Ｖ１）は、理想的に考えると、
Ｖ１＝ＶDD＋α
となる。なお、αはノードＮＤ１の初期電位である。
ここで、初期電位αは各ノードＮＤ１〜ＮＤ４において、ダイオードＤ１〜Ｄ４の閾値電圧の変化や初期状態等によって異なるが、たたき上げ電圧はＶDDと共通である。
このＶDDが昇圧電圧の変化分となり、所望の昇圧電位になるまで、ＶDDステップで変化する。
なお、ここでは正極電圧を昇圧する場合を説明したが、負極電圧を絶対値レベルで昇圧する場合には同様のクロックバッファによって各ノードＮＤ１〜ＮＤ４の電圧をたたき下げることになる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のような従来の昇圧回路において、ＶDD電圧幅のクロックを用いて昇圧回路のキャパシタをたたき上げたり、たたき下げたりすると、所望の電位に近い部分でもＶDD幅（ＶDD−ＶSS）の電位変化が起こり、レギュレータで制御したとしても、ＶDD幅で電位が動くことになる。
また、ＶDD電圧でキャパシタとクロックバッファ部を駆動することで、無駄な電力が生じ、また、大きなノイズ源として影響が出てしまう。
さらに、ＶDD幅の電位変化＝ＶDDステップでしか昇降電圧をコントロールできないということになる。
したがって、小ステップで電圧をコントロールして昇降電圧のばらつき幅を抑制し、さらに、キャパシタのたたき上げ時、または、たたき下げ時のノイズ、ならびにクロックバッファのノイズを抑えることが望まれている。
【０００５】
そこで本発明の目的は、昇圧回路の制御用クロックを小ステップでコントロールでき、各種ノイズの発生を抑えることができる電圧変換制御回路及び方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は前記目的を達成するため、入力電圧を絶対値レベルで昇圧する昇圧回路部と、前記昇圧回路部に駆動用クロックを供給することにより、前記昇圧回路部で発生した電圧を所定レベルに保持するクロックバッファ部と、前記昇圧回路部から出力される昇圧電圧レベルを検出する電圧検出部と、前記電圧検出部による検出結果に対応して前記クロックバッファ部のクロック振幅を変化させる制御量を小ステップ単位で切り換える制御量決定部と、前記制御量決定部で決定された制御量に対応するフィードバック信号を前記クロックバッファ部に供給し、前記クロックバッファ部のクロック振幅を制御するレベルシフタ部とを有し、前記制御量決定部は、前記電圧検出部からの検出結果に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量を切り換えるためのカウント値を増減するアップ／ダウンカウンタと、前記アップ／ダウンカウンタによるカウント値に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量を決定して前記レベルシフタ部に供給するＤ／Ａコンバータとを有することを特徴とする。
【０００７】
また本発明は、入力電圧を絶対値レベルで昇圧する昇圧回路部と、前記昇圧回路部に駆動用クロックを供給することにより、前記昇圧回路部で発生した電圧を所定レベルに保持するクロックバッファ部とを有する昇圧回路の電圧変換制御方法であって、前記昇圧回路部から出力される昇圧電圧レベルをコンパレータによって基準レベルと比較し、この比較結果に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量を切り換えるためのカウント値をアップ／ダウンカウンタによって増減し、この増減したカウント値に基づいて前記クロックバッファ部のクロック振幅を変化させる制御量をＤ／Ａコンバータによって決定することにより、前記クロックバッファ部のクロック振幅を変化させる制御量を小ステップ単位で切り換え、この制御量に対応するフィードバック信号を前記クロックバッファ部に供給し、前記クロックバッファ部のクロック振幅を制御することを特徴とする。
【０００８】
本発明の電圧変換制御回路及び方法では、昇圧回路部から出力される昇圧電圧レベルを検出し、この検出結果に対応してクロックバッファ部のクロック振幅を変化させる制御量を小ステップ単位で切り換え、この制御量に対応するフィードバック信号をクロックバッファ部に供給し、クロックバッファ部のクロック振幅を制御することから、昇圧回路部の制御用クロック振幅を小ステップでコントロールでき、各種ノイズの発生を抑えることができる。
【０００９】
【発明の実施の形態】
以下、本発明による電圧変換制御回路及び方法の実施の形態例について説明する。
図１は、本発明の実施の形態例による電圧変換制御回路を適用した昇圧回路の構成を示すブロック図である。
この昇圧回路は、外部電源電圧を絶対値レベルで昇圧する昇圧回路部１００と、この昇圧回路部１００を制御する昇圧電圧フィードバック部２００と、クロックバッファ部３００とを有するものである。
そして、本例の昇圧回路は、昇圧電圧フィードバック部２００の制御量決定部としてＤ／Ａコンバータを用いること、及びクロックバッファ部３００の電源電圧をコントロールすることにより、昇圧電位を制御する点を主な特徴としている。
【００１０】
以下、本例の昇圧回路の構成について説明する。
まず、昇圧回路部１００の構成は一般的なものであり、例えば図４に示した昇圧回路部１０と同様に、キャパシタＣ１〜Ｃ４とダイオードＤ１〜Ｄ５で構成されるチャージポンプ型昇圧回路が用いられている。
また、電圧フィードバック部２００は、電圧検出部２１０、コントロール部２２０、アップ／ダウンカウンタ部２３０、セレクタ部２４０、Ｄ／Ａコンバータ部２５０、及びレベルシフタ部２６０等で構成される。
電圧検出部２１０は、昇圧回路部１００の出力電圧レベルをモニタするものであり、レベルシフト回路２１１、比較器２１２、インバータ２１３とを有する。そして、昇圧回路部１００の出力電圧レベルをレベルシフト（抵抗分圧）回路２１１によって適切なレベルに変換し、この変換後のレベルを比較器２１２によって基準電圧レベルＶREF と比較し、その比較結果（昇圧レベルが高ければ０（＝Ｌ）、昇圧レベルが低ければ１（＝Ｈ））をインバータ２１３を介してアップ／ダウンカウンタ部２３０に出力するものである。
【００１１】
コントロール部２２０は、動作クロックＣＫに基づいてアップ／ダウンカウンタ部２３０のカウント動作を制御するものであり、アップ／ダウンカウンタ部２３０は、電圧検出部２１０からの比較結果（０または１（ＬまたはＨ））を最大８ビットまでカウントするものであり、そのカウント値を８ビット幅のセレクタ部２４０を介してＤ／Ａコンバータ部２５０に出力する。
Ｄ／Ａコンバータ部２５０は、セレクタ部２４０を介して８ビット２進数のカウント値（すなわち、２５６段階のレベルを示す）を入力し、そのカウント値に応じたアナログ信号（クロックバッファ部３００のクロック振幅を変化させる制御量）を出力する。これにより、昇圧回路部１００の出力に応じて２５６段階のアナログ信号（制御量）が生成される。なお、ここで１段階毎のアナログ信号の差をｄｉｇｉｔという。
レベルシフタ部２６０は、Ｄ／Ａコンバータ部２５０の出力に基づいて、適切なレベルに変換した電圧信号をフィードバック電圧としてクロックバッファ部３００に出力する。
【００１２】
クロックバッファ部３００は、基本的には図４で示したクロックバッファ部と同様の構成を有するクロックバッファ３１０、３２０より構成されているが、図２に示すように、クロックバッファを構成するインバータ型バッファアンプＩ１１〜Ｉ１４の電源側電圧ＶDDまたは接地側電圧ＶSSがレベルシフタ部２６０によるフィードバック電圧によって可変制御されるものである。
例えば、電源電圧が正極性であり、入力電圧を昇圧したい場合には、レベルシフタ部２６０のフィードバック電圧をクロックバッファ部３００の電源側に接続し、接地側電圧ＶSSを所定値に固定した状態で、電源側電圧ＶDDの電位をフィードバック電圧によって変化させるような構成とする。
この結果、クロックバッファ部３００からのクロック信号はＬレベルが０ｖで、Ｈレベルが任意の電圧（ＶDD以下の２５６段階の電圧）のクロック信号が出力され、たたき上げる電圧幅を任意に変化させることができる。
【００１３】
また、図５は図１に示す回路を降圧回路（マイナス側に昇圧する回路）として用いる場合の昇圧回路部の構成例を示すブロック図である。
入力電圧を降圧（マイナス側に昇圧）したい場合には、昇圧回路部を図５に示すような構成とし、また、レベルシフタ部２６０のフィードバック電圧をクロックバッファ部３００の接地側に接続し、電源側電圧ＶDDを所定値に固定した状態で、接地側電圧ＶSSの電位をフィードバック電圧によって変化させるような構成とする。
この結果、クロックバッファ部３００からのクロック信号はＨレベルが所定の電源電圧ＶDDで、Ｌレベルが任意の電圧（ＶDD以下の２５６段階の電圧）のクロック信号が出力され、たたき下げる電圧幅を変化させることができる。
すなわち、必要とする電圧の極性によって、昇圧回路部とフィードバック電圧の接続構造を変更することにより、ほぼ同様の回路構成で極性の異なる電源回路に適用することが可能となる。
なお、図１に示す例では、位相をずらした２つのクロック（ＣＫ１、ＣＫ２）を用いた例を示しているが、本発明の特徴には直接関係しないため説明は省略する。
【００１４】
図３は、本実施の形態例による正側に昇圧する時の電圧変換制御回路の動作例を示すフローチャートである。
まず、昇圧回路部１００で動作が起動し（ステップＳ１）、この昇圧回路部１００の出力を電圧検出部２１０のレベルシフト回路２１１に取り込み（ステップＳ２）、レベルシフト後の電圧値を比較器２１２により判定する（ステップＳ３）。
ここで昇圧レベルが高ければ（昇圧ＯＫ）、アップ／ダウンカウンタ部２３０に比較結果信号０（Ｌ）を出力し、アップ／ダウンカウンタ部２３０をダウンカウントする（ステップＳ４）。
これにより、Ｄ／Ａコンバータ部２５０の出力電圧が１段階（１ｄｉｇｉｔ分）降下し（ステップＳ５）、その分、レベルシフタ部２６０によるレベルシフト出力電圧（フィードバック電圧）が降下する（ステップＳ６）。
したがって、クロックバッファ部３００における電源側電圧ＶDDまたは接地側電圧ＶSSは、レベルシフタ部２６０からのフィードバック電圧によって変化し、クロック振幅を小さくする方向に制御される（ステップＳ７）。
【００１５】
一方、ステップ３で昇圧レベルが低ければ（昇圧ＮＧ）、アップ／ダウンカウンタ部２３０に比較結果信号１（Ｈ）を出力し、アップ／ダウンカウンタ部２３０をアップカウントする（ステップＳ８）。
これにより、Ｄ／Ａコンバータ部２５０の出力電圧が１段階（１ｄｉｇｉｔ分）上昇し（ステップＳ９）、その分、レベルシフタ部２６０によるレベルシフト出力電圧（フィードバック電圧）が上昇する（ステップＳ１０）。
したがって、クロックバッファ部３００における電源側電圧ＶDDまたは接地側電圧ＶSSは、レベルシフタ部２６０からのフィードバック電圧によって変化し、クロック振幅を大きくする方向に制御される（ステップＳ１１）。
この後、ステップＳ１に戻って昇圧回路部１００の動作を繰り返す。
【００１６】
なお、クロック信号の振幅を変える方法としては、例えば特開2001-231249 号によるものが提案されている。
しかし、これは昇圧キャパシタを直列接続してＶDD以下の振幅を得るものであり、このような方法では、電圧ステップ幅も０．５ＶDD程度であるため、本発明に比較してステップ幅は粗いものとなる。また、０．５ＶDD以下のステップ幅を実現しようとすれば、多くのキャパシタを必要とし、本発明の実施の形態例で説明したように、２５６段階といった多段階のステップをキャパシタの組み合わせによって実現するには、多くの昇圧キャパシタが必要となり、例えばレイアウト面積が大幅に増大してしまい非現実的なものとなる。
この点、本発明は、簡易な構成で多段階のステップによりクロック信号の振幅を変えることが可能となり、極めて有効な作用効果を得ることができるものである。
【００１７】
以上のような本実施の形態例による電圧変換制御回路では、次のような作用効果を得ることが可能となる。
（１）昇圧電圧のレベルに応じて、電源電圧ＶDDより小さな電圧ステップで昇圧（降圧）電位をコントロールできる。
（２）昇圧レベルに応じてクロックバッファ部の駆動電圧を変えるため、昇圧電位が低いときはクロックバッファ部の出力振幅を大きくしてすばやく昇圧を行い、昇圧電位が高くなったときはクロックバッファ部の出力振幅を小さくして電位変化を抑えることが可能である。
【００１８】
（３）上記（２）の動作状態を実現することで、昇圧電位が高いとき（= 他の回路もアクティブ状態のとき）に、クロック駆動振幅が小さいため、ポンピングノイズが抑えられ、他の回路に対するノイズの影響を有効に抑えられる。
（４）上記（２）の動作状態を実現することで、例えば回路が動き出したとき、最初のダミーサイクルでクロックバッファの振幅を大きくして昇圧電位を立ち上げることが可能である。このときポンピングノイズが発生するが、ダミーサイクル中に行うことで、実動作では問題ない。
（５）昇圧レベルに応じたクロックバッファ部の駆動電圧を用いるということは、回路効率（昇圧変換効率）も高いため、消費電力を小さくできる。
（６）設計的には、既存の昇圧回路のコントロール部とクロックバッファ部の電源部を変えるだけで実現できるため、大きな修正を必要としない。これが上述の特開2001-231249 号で説明したように昇圧キャパシタを増やす方法をとると、昇圧回路本体の修正となり、レイアウトの大幅変更になる。
【００１９】
なお、以上の実施の形態は、本発明を昇圧回路の電圧変換制御回路単体の適用した場合について説明したが、本発明は、このような電圧変換制御回路を電源部に設けた各種の電子機器、例えばパソコン、携帯通信端末、デジタルカメラ、表示パネル等に適用することにより、各部のノイズを生じることなく、低電源電圧を有効に昇圧することが可能となり、各機器の小型化等に寄与できるものであり、これらの電子機器についても本発明の範囲に含まれるものとする。
【００２０】
【発明の効果】
以上説明したように本発明の電圧変換制御回路及び方法では、昇圧回路部によって絶対値レベルで昇圧された昇圧電圧レベルを検出し、この検出結果に対応してクロックバッファ部のクロック振幅を変化させる制御量を小ステップ単位で切り換え、この制御量に対応するフィードバック信号をクロックバッファ部に供給し、クロックバッファ部のクロック振幅を制御することから、昇圧回路部の制御用クロック振幅を小ステップでコントロールでき、各種ノイズの発生を抑えることができる。
また、同様の電圧変換制御回路を電子機器に搭載することにより、低電源電圧の電子機器において各種のノイズを抑制した状態で有効な駆動電圧を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態による電圧変換制御回路を適用した昇圧回路の構成例を示すブロック図である。
【図２】図１に示す電圧変換制御回路のクロックバッファ部の構成例を示すブロック図である。
【図３】図１に示す電圧変換制御回路の動作例を示すフローチャートである。
【図４】一般的な昇圧回路の構成例を示すブロック図である。
【図５】図１に示す電圧変換制御回路の昇圧回路部の他の構成例を示すブロック図である。
【符号の説明】
１００……昇圧回路部、２００……電圧フィードバック部、２１０……電圧検出部、２２０……コントロール部、２３０……アップ／ダウンカウンタ部、２４０……セレクタ部、２５０……Ｄ／Ａコンバータ部、２６０……レベルシフタ部、３００……クロックバッファ部、３１０、３２０……クロックバッファ。
【図１】
0003700173.tif 000002
【図２】
0003700173.tif 000003
【図３】
0003700173.tif 000004
【図４】
0003700173.tif 000005
【図５】
0003700173.tif 000006