(57)【特許請求の範囲】
【請求項１】
バイポーラトランジスタと誘電体膜を有する容量素子とを半導体基板に形成する半導体装置の製造方法において、
前記容量素子の誘電体膜を形成する工程は、
前記基板上に半導体膜を形成した後、前記半導体膜と結合して絶縁膜を形成する元素を導入する工程と、
前記半導体膜に吸収される波長を有する光を前記半導体膜に照射してアニールする工程とからなり、
前記アニール工程は、前記半導体基板に導入された不純物を拡散して前記バイポーラトランジスタの真性ベース領域を形成するとともに、不純物を含むポリシリコン膜からの固相拡散により前記真性ベース領域表層にエミッタ領域を形成し、かつ不純物を含む別のポリシリコン膜からの固相拡散により前記真性ベース領域の両側にベース電極取り出し領域を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に絶縁膜を形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＡＶ機器、パーソナル通信装置等のＩＣ回路では、電子機器の小型化、軽量化、高性能化、多機能化の進展に伴って、外付けフィルタ回路をオンチップ化したり、無調整化を実現できる高精度な容量素子を負荷したいという要請がある。そして従来では、このような高精度、高品位な容量素子として、単位面積あたりの容量値の大きさと制御性の良さとから、窒化シリコン（ＳｉＮ）膜からなる絶縁膜を誘電体膜として用いたＭＩＳキャパシタが採用されている。
【０００３】
ところで、従来の半導体装置の製造方法では、酸化シリコン（ＳｉＯ2）膜や上記ＳｉＮ膜等の絶縁膜を形成する方法として、シリコン（Ｓｉ）層を酸化あるいは窒化する、またはＣＶＤ法あるいはＰＶＤ法等により堆積させる方法が一般的に用いられている。
また近年では、ＳｉＯ2層に高ドーズ量、例えば１×１０17ｃｍ-2程度の酸素（Ｏ）をイオン注入し、１２５０℃程度の高温アニールによってＳｉＯ2膜からなる絶縁膜を形成する方法が検討されている。この方法では、イオン注入後、裾を引いた状態で半導体基板に分布している酸素を、上記高温アニールにより析出あるいは表面からアウトディフュージョンさせ、このことによりその分布を急峻にして酸化膜を形成するとともに、高ドーズのイオン注入により生じた欠陥を回復させている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法では、Ｓｉ層を酸化あるいは窒化して絶縁膜を形成する場合、高温の熱処理を伴うため、その熱処理の際に半導体基板に導入されている不純物が必要以上に拡散してしまい、接合を浅くあるいは薄く形成する、いわゆるジャンクションのシャロー化を阻害したり、スリップライン等の欠陥が発生する等の不具合が生じている。
またＣＶＤ法あるいはＰＶＤ法により絶縁膜を形成する場合には、本来必要としない領域をも含めて半導体基板全面に絶縁膜が形成されるので、場合によってはこの絶縁膜をリソグラフイおよびエッチングによってパターニングするという加工処理が必要となってしまう。
【０００５】
さらに酸素をイオン注入した後に、高温アニールを行って酸化膜を形成する場合には、高温の熱処理を必要とするため、前述のＳｉ層を酸化あるいは窒化する方法と同様の不具合があるうえ、この高温の熱処理によっても、高ドーズのイオン注入により生じた欠陥を回復するには不十分であり、実用化には問題がある。
したがって、上記不具合を発生させることなく絶縁膜を形成できる新たな半導体装置の製造方法の開発が切望されている。
【０００６】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法では、バイポーラトランジスタと誘電体膜を有する容量素子とを半導体基板に形成する半導体装置の製造方法において、前記容量素子の誘電体膜を形成する工程は、前記半導体基板上に半導体膜を形成した後、前記半導体膜と結合して絶縁膜を形成する元素を導入する工程と、前記半導体膜に吸収される波長を有する光を前記半導体膜に照射してアニールする工程とからなり、前記アニール工程は、前記半導体基板に導入された不純物を拡散して前記バイポーラトランジスタの真性ベース領域を形成するとともに、不純物を含むポリシリコン膜からの固相拡散により前記真性ベース領域表層にエミッタ領域を形成し、かつ不純物を含む別のポリシリコン膜からの固相拡散により前記真性ベース領域の両側にベース電極取り出し領域を形成する。
【０００７】
この発明では、半導体膜に吸収される光を半導体基板に照射することから、半導体膜のみが高温アニールされるため、スリップライン等の欠陥が発生し難くなるとともに、半導体膜が不純物が導入されている半導体基板上に形成されていてもこの不純物を必要以上に拡散させない。またアニールに先立ち、半導体膜には半導体膜と結合してこれを絶縁化する元素が導入されているため、上記アニールでは半導体膜と元素とが結合反応して半導体膜が絶縁化され、絶縁膜が形成される。
また半導体膜が非常に高温でアニールされるため、イオン注入による上記元素の導入によって欠陥が生じても、その欠陥が回復する。さらに用途によっては、その他の半導体素子の形成に用いる半導体膜を利用し、これを絶縁化して絶縁膜を形成することが可能となり、また光の照射によるアニールを拡散層形成を兼ねて行えるため、半導体膜に選択的に元素を導入する工程を追加するだけで、加工処理を行うことなく所定の箇所に絶縁膜を形成することが可能となる。
【０００８】
【発明の実施の形態】
本発明に係る半導体装置の製造方法の実施形態を、図１および図２を用いて説明する。ここでは、ｎｐｎパイポーラトランジスタ（以下、Ｂｉｐトランジスタと記す）とＭＩＳ容量素子とを備えた半導体装置の製造に適用し、特に不純物を含むポリシリコンからの固相拡散とＭＩＳ容量素子の誘電体膜の形成を同時に行う例について説明する。
【０００９】
まず、以下の工程により半導体基体１０を形成する。
すなわち図１（a）に示すように、ｎ+埋め込み領域１２が形成されたｐ形Ｓｉ基板１１上に、ｎ+埋め込み領域１２を介してｎ形Ｓｉ層１３をエピタキシャル成長させる。次いで、選択酸化（ＬＯＣＯＳ）により、Ｂｉｐトランジスタの形成予定領域（図示略）とＭＩＳ容量素子の形成予定領域（図示略）とを囲むようにして、Ｓｉ基板１１に厚いＳｉＯ2層からなる分離領域１４を形成する。続いてＢｉｐトランジスタの形成予定領域のｎ形Ｓｉ層１３に、ｎ+埋め込み領域１２に到達するｎ+コレクタ電極取り出し領域１５を形成するとともに、ＭＩＳ容量素子の形成予定領域のｎ形Ｓｉ層１３に、ｎ+下部電極取り出し領域１６を形成する。さらに、分離領域１４の直下位置のｎ形Ｓｉ層１３にＳｉ基板１１に到達するｐ+領域１７を形成し、半導体基体１０を得る。
【００１０】
次に、こうして得られた半導体基体１０上にＳｉＯ2膜等からなる第１絶縁膜１８を形成した後、Ｂｉｐトランジスタの形成予定領域における第１絶縁膜１８を選択的エッチングして開口し、Ｂｉｐトランジスタの形成予定領域における第１絶縁膜１８上にこの開口１８aを覆うようにして、ベース電極となるｐ形不純物を含む第１ポリシリコン（Poly−Ｓｉ）膜１９を形成する。そして、第１Poly−Ｓｉ膜１９を覆うようにして第１絶縁膜１８全面に、ＳｉＯ2膜等の第２絶縁膜２０を形成する。
【００１１】
次に図１（ｂ）に示すように、最終的にＢｉｐトランジスタの真性ベース領域を形成する部分の第２絶縁膜２０と第１Poly−Ｓｉ膜１９とを選択的にエッチングして開口し、窓２１を設けるとともに、ＭＩＳ容量素子の形成予定領域の第１絶縁膜１８、第２絶縁膜２０とを選択的にエッチングして開口し、窓２２を設ける。
【００１２】
続いて窓２１のみを露出させ、かつその他の箇所を覆うようにフォトレジスト膜（図示略）で選択的に形成し、この後、Ｐ形不純物のイオン、例えばニフッ化ホウ素イオン（ＢＦ2 + ）またはホウ素イオン（Ｂ+）を半導体基体１０のｎ形Ｓｉ層１３にイオン注入する。このｐ形不純物イオン注入領域が、後に真性ベース領域２９となる。また後述するアニールにより、真性ベース領域２９となる領域の両側には、後にｐ+ベース電極取り出し領域３０が形成されることになる。
【００１３】
次いで、例えばＣＶＤ法により全面にＳｉＯ2膜（図示略）を堆積した後、ＲＩＥ等の異方性エッチングによって、各窓２１、２２の側壁にＳｉ０2側壁部２３を形成する。
そして全面に、本発明の発明に係る半導体膜となる、例えばと素（Ａｓ）、リン（Ｐ）等のｎ形不純物を含む第２Poly−Ｓｉ膜２４を形成する。あるいは不純物を含まないPoly−Ｓｉ膜を形成した後、Ａｓ、Ｐ等のｎ形不純物をこのPoly−Ｓｉ膜にイオン注入して第２Poly−Ｓｉ膜２４を得る。
【００１４】
次に図１（c）に示すように、ＭＩＳ容量素子の形成予定領域の第２Poly−Ｓｉ膜２４を露出させ、かつその他の箇所の第２Poly−Ｓｉ膜２４を覆うようにフォトレジスト膜２５を選択的に形成する。その後、第２Poly−Ｓｉ膜２４と結合してこれを絶縁化する元素として窒素２６を、加速エネルギーを３０ｋｅｖ〜１００ｋｅｖ程度、ドーズ量を１．０×１０17ｃｍ-2〜１．０×１０19ｃｍ-2程度とした条件でイオン注入する。
【００１５】
続いて図２（ｄ）に示すように、第２Poly−Ｓｉ膜２４に吸収される波長を有する光として、波長が３０８ｎｍ程度、パワーが１０００ｍＪ／ｃｍ2〜２０００ｍＪ／ｃｍ2程度のエキシマレーザ光２８を全面に照射してアニールする。このことにより、ｎ形Ｓｉ層１３にイオン注入されたｐ形不純物が拡散してｐ形真性ベース領域２９が形成されると同時に、第１Poly−Ｓｉ膜１９からｐ形不純物がｎ形Ｓｉ層１３の表層側に拡散して、真性ベース領域２９の両側にｐ+ベース電極取り出し領域３０が形成される。また第２Poly−Ｓｉ膜２４からｎ形Ｓｉ層１３の表層側にｎ形不純物が拡散して、真性ベース領域２９内にｎ形エミッタ領域３１が形成されると同時に、第２Poly−Ｓｉ膜２４とこの第２Poly−Ｓｉ膜２４に導入された窒素２６とが結合反応し、ＭＩＳ容量素子の誘電体膜となるＳｉＮ膜３２が形成される。
【００１６】
次に、図２（ｅ）に示すように、第２Poly−Ｓｉ膜２４をエミッタ電極のパターンに形成し、また第２絶縁膜２０に、ベース電極となる第１Poly−Ｓｉ膜１９に到達するコンタクトホール３３を形成する。さらに第１絶縁膜１８と第２絶縁膜２０とに、ｎ+コレクタ電極取り出し領域１５に到達するコンタクトホール３４と、ｎ+下部電極取り出し領域１６に到達するコンタクトホール３５とをそれぞれ形成する。
【００１７】
そして、バターニングされた第２Poly−Ｓｉ膜２４上にエミッタ金属電極３６を形成するとともに、第２絶縁膜２０上に、コンタクトホール３３を介して第１Poly−Ｓｉ膜１９に電気的に接続するベース金属電極２７と、コンタクトホール３４を介してｎ+コレクタ電極取り出し領域１５に電気的に接続するコレクタ金属電極３８を形成する。またＳｉＮ膜３２上にＭＩＳ容量素子の上部金属電極３９を形成するとともに、第２絶縁膜２０上に、コンタクトホール３５を介してｎ+下部電極取り出し領域１６に電気的に接続するＭＩＳ容量素子のｎ+下部金属電極４０を形成する。これらの金属電極３６〜４０の形成材料としては、例えばＡｌ、Ａｌ−Ｓｉ合金、Ａｌ−ＳｉＣu合金等を用いることができる。
【００１８】
以上の工程により、ｎ形Ｓｉ層１３からなるコレクタ領域４１と、Ｐ形真性ベース領域２９およびｐ+ベース電極取り出し領域３０からなるp形ベース領域４２と、ｎ形エミッタ領域３１とから構成されるｎｐｎＢｉｐトランジスタ４３と、ＳｉＮ膜３２を誘電体膜とするＭＩＳ容量素子４４とを備えた半導体装置４５が得られる。
【００１９】
この実施形態では、第２Poly−Ｓｉ膜２４による吸収が大きいエキシマレーザ光２８の照射により高温短時間アニールを行うので、前述した実施形態と同様、スリップライン等の欠陥の発生を抑えつつ、かつジャンクションのシャロー化を阻害することなくＳｉＮ膜３２を形成することができる。また、高ドーズの窒素２６のイオン注入によって生じた欠陥を回復させることができる。
【００２０】
またエミッタ電極を形成するための第２Poly−Ｓｉ膜２４を、ＭＩＳ容量素子４３のＳｉＮ膜３２を形成するための半導体膜として利用し、かつエキシマレーザ光２８の照射によるアニールを、ベース領域４２、コレクタ領域４１およびエミッタ領域３１の形成と、ＭＩＳ容量素子４４の形成予定領域における第２Poly−Ｓｉ膜２４の絶縁化とを兼ねて行っている。よって、ＭＩＳ容量素子４４の形成予定領域における第２Poly−Ｓｉ膜２４に、窒素２６を選択的にイオン注入する工程を追加するだけで、従来のようにＳｉＮ膜を加工処理する等の工程を行うことなく、所定の箇所に誘電体膜としてのＳｉＮ膜３２を形成することができる。
したがってこの実施形態によれば、高精度および高品位のＭＩＳ容量素子４４と高性能のＢｉｐトランジスタ４３とを備えた半導体装置４５を容易に製造することができる。
【００２１】
また半導体膜への元素の導入にイオン注入法を用いた場合、形成する絶縁膜（誘電体膜）の膜厚を、イオン注入の際のエネルギー量、ドーズ量を変えることによって自由に選択することができる。
【００２２】
また、本実施形態では、Ｓｉ基板やPoly−Ｓｉ膜に導入する元素として窒素を用い、ＳｉＮ膜からなる絶縁膜（誘電体膜）を形成する例について述べたが、半導体基板あるいは半導体膜と結合してこれを絶縁化する元素であればよく、本実施形態に限定されない。例えば、Ｓｉ基板やPoly−Ｓｉ膜に導入する元素として酸素を用いることにより、ＳｉＯ2膜からなる絶縁膜を形成することができ、またＳｉ基板に導入する元素として酸素および窒素を用いることにより、酸窒化膜（ＳｉＯＮ膜）からなる絶縁膜を形成することができる。
【００２３】
さらに本実施形態では、半導体基板や半導体膜に照射する光としてエキシマレーザ光を用いた例を説明したが、半導体基板あるいは半導体膜による吸収が大きく、よって半導体基板表層部または半導体膜に吸収される波長を有する光であればいずれの光を用いることができる。例えば半導体基板または半導体膜をＳｉxＧｅ1-x とした場合、光として３００ｎｍ〜４００ｎｍ程度の波長を有するレーザ光を用いることができ、また半導体基板または半導体膜をＧａＡｓとした場合、光として２００ｎｍ〜３００ｎｍ程度の波長を有するレーザ光を用いることができる。
【００２４】
また上記実施形態では、ＳｉＮ膜を有するＭＩＳ容量素子を備えた半導体装置を製造する場合について説明したが、その他、本発明によりゲート酸化膜を有するＭＯＳトランジスタを形成することもでき、またインダクタンス素子となるコイル素子等を形成することも可能である。
【００２５】
【発明の効果】
以上説明したように本発明に係る半導体装置の製造方法によれば、半導体膜に吸収される波長を有する光を半導体基板に照射することから、半導体膜のみを高温アニールできるので、アニールの際にスリップライン等の欠陥を発生させることなく、かつジャンクションのシャロー化を阻害することなく、半導体膜を絶縁膜に形成することができる。また半導体膜を高温アニールできるので、イオン注入により元素を導入することによって欠陥が生じても、その欠陥を回復させることができる。また光の照射によるアニールを拡散層形成を兼ねて行うことができるので、半導体膜に選択的に元素を導入する工程を追加するだけで、所定の箇所に絶縁膜を形成することができる。
したがって本発明によれば、高性能、高密度、高集積、高信頼性のＬＳＩデバイスを実現することが可能となる。
【図面の簡単な説明】
【図１】  （ａ）〜（ｃ）は、本発明に係る半導体装置の製造方法の一実施形態を工程順に説明するための要部側断面図（その１）である。
【図２】  （ｄ）、（ｅ）は、本発明に係る半導体装置の製造方法の一実施形態を工程順に説明するための要部側断面図（その２）である。
【符号の説明】
２６  窒素
２８  エキシマレーザ光
３２  ＳｉＮ膜
４５  半導体装置
【図１】
0003700210.tif 000002
【図２】
0003700210.tif 000003