(57)【特許請求の範囲】
【請求項１】
第１の弛張発振器と第２の弛張発振器とを備える発振回路であって、
前記第１の弛張発振器は、
第１のコンデンサと第１の定電流源とを有し、該第１の定電流源により該第１のコンデンサを充電させ、該第１のコンデンサの電圧を出力する第１の積分回路と、
第１入力端子と第２入力端子と出力端子とを有し、前記第１の積分回路の出力を該第１入力端子に入力し、該第１入力端子に入力される電圧と該第２入力端子に入力される電圧とを大小比較して当該比較結果を出力する第１の差動増幅器と、
前記第１のコンデンサと並列に接続され、前記第１の差動増幅器の出力レベルに基づいて開閉し、当該開閉状態により前記第１のコンデンサの充電及び放電を制御する第２のスイッチ素子と、
前記第１の差動増幅器の出力レベルに基づいて、該第１の差動増幅器において第１入力端子に入力される電圧が第２入力端子に入力される電圧よりも大きい場合に所定の電圧を出力し、該第１の差動増幅器において第１入力端子に入力される電圧が第２入力端子に入力される電圧よりも小さい場合に当該所定の電圧よりも小さい電圧を出力し、当該出力を前記第１の差動増幅器の第２入力端子に入力させる第１のバイアス回路とを含んで構成され、
前記第２の弛張発振器は、
第２のコンデンサと、第３の定電流源と、該第２のコンデンサと該第３の定電流源との間に接続され前記第１の差動増幅器の出力レベルに基づいて開閉し当該開閉状態により前記第２のコンデンサへの充電を制御する第１のスイッチ素子とを有し、該第１のスイッチ素子を介して該第２の定電流源により該第２のコンデンサを充電させ、該第２のコンデンサの電圧を出力する第２の積分回路と、
第１入力端子と第２入力端子と出力端子とを有し、前記第２の積分回路の出力を該第１入力端子に入力し、該第１入力端子に入力される電圧と該第２入力端子に入力される電圧とを大小比較して当該比較結果を電圧として出力する第２の差動増幅器と、
前記第２のコンデンサと並列に接続され、前記第２の差動増幅器の出力レベルに基づいて開閉し、当該開閉状態により前記第２のコンデンサの充電及び放電を制御する第３のスイッチ素子と、
前記第２の差動増幅器の出力レベルに基づいて、該第２の差動増幅器において第１入力端子に入力される電圧が第２入力端子に入力される電圧よりも大きい場合に所定の電圧を出力し、該第２の差動増幅器において第１入力端子に入力される電圧が第２入力端子に入力される電圧よりも小さい場合に当該所定の電圧よりも小さい電圧を出力し、当該出力を前記第２の差動増幅器の第２入力端子に入力させる第２のバイアス回路とを含んで構成される
ことを特徴とする発振回路。
【請求項２】
前記第２の差動増幅器における入力はＭＯＳＦＥＴ入力であることを特徴とする請求項１記載の発振装置。
【請求項３】
前記第１のバイアス回路は、電源と、その一端がグランドに接続された第２の定電流源回路と、該第２の定電流源回路と該電源との間に接続された抵抗と、該第２の定電流源回路と並列に接続された第４のスイッチ素子とを含んで構成され、該第２の定電流源回路と該抵抗との接続点における電圧を前記第１の差動増幅器の第２入力端子に入力させ、
前記第４のスイッチ素子は、前記第１の差動増幅器の出力レベルに基づいて開閉し、閉状態であるときに前記第２の定電流源回路の電流を分流させることにより前記第１のバイアス回路の電圧を制御し、
前記第２のバイアス回路は、電源と、その一端がグランドに接続された第４の定電流源回路と、該第４の定電流源回路と該電源との間に接続された抵抗と、該第４の定電流源回路と並列に接続された第５のスイッチ素子とを含んで構成され、該第４の定電流源回路と該抵抗との接続点における電圧を前記第２の差動増幅器の第２入力端子に入力させ、
前記第５のスイッチ素子は、前記第２の差動増幅器の出力レベルに基づいて開閉し、閉状態であるときに前記第４の定電流源回路の電流を分流させることにより前記第２のバイアス回路の電圧を制御する
ことを特徴とする請求項１記載の発振回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、デューティ比が非常に大きい弛張発振器に関するものであり、特に、簡単な構成で非常に大きなデューティ比が要求されるような場合、例えば、２線式光電スイッチにおいて発光素子の駆動信号用のクロック信号を得るための発振回路に用いるのに好適なものである。
【０００２】
【従来の技術】
従来、シリコン集積化光センサは、従来のバイポーラプロセスを利用してＰＮホトダイオードを形成するものとの概念が強く、そのため、バイポーラの製造工程で制約されたＰＮホトダイオードが形成されていたため、分光感度が悪く、寄生容量も大きく、空乏層の広がりも狭いため、単体のホトダイオードと比較してはるかに劣る性能であった。そのため、応用分野も制限され、集積化光センサの発展の障害になっていた。そこで、本願発明者らは、従来の光センサの性能上の課題を克服するデバイスとして、独自に集積化ＰＩＮホトダイオードセンサを開発した（Ｍ．Ｋｙｏｕｍａｓｕ，Ｈ．Ｎａｋａｍｕｒａ，Ｔ．Ｓｕｚｕｋｉ，Ｋ．Ｋａｔｏ  ａｎｄ  Ｍ．Ｓａｈａｒａ：”Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｏｌｉｄ−Ｓｔａｔｅ  ｓｅｎｓｏｒ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  ｐｐ．２８９−２９２    ；京増幹雄，加藤  要，中村浩康，佐原  正哲：”モノリシック化ＰＩＮホトダイオードとその諸特性”  信学論ｖｏｌ．ｊ７４−ｃ−２  Ｎｏ．５  ｐｐ．４７７−４８７（１９９１）  ）。
【０００３】
【発明が解決しようとする課題】
この発明者らによるデバイスは、高速応答，高分光感度特性等の特徴を有し、発明者らはこれを利用し、２線式光電スイッチ用ホトＩＣを開発する事とした。
【０００４】
２線式光電スイッチ用ホトＩＣは、モジュールの入出力が信号線とグランド線の２つで構成され、信号線を通してモジュールの電力供給と信号出力（センサに光が入るとセンサ内部で設定されている電圧までインピーダンスを下げ、信号線の電圧を”Ｌ”レベルにすることで、信号を伝える機能を有している）  を同時に行い、従来の３線式光電スイッチと比較し、配線が減少することにより、シーケンサなどとの接続が容易になるという利点がある。
【０００５】
光電スイッチはＦＡ分野で多く利用され、この分野では雑音耐力を向上させるために、１２Ｖ系や２４Ｖ系の高電圧系がよく使われている。そのため、２線式光電スイッチ用ホトＩＣ内部のセンサ回路は３Ｖから２６．５Ｖで動作し、信号線の”Ｌ”の出力時は３Ｖ以下であることが必要である。したがって、内部回路を定電圧で駆動するとしてもこのような低い電圧で動作するものでなければならない。
【０００６】
また、スイッチとして利用するものであるので、オフの時の電流が０であるのが理想であるが、内部回路を動作させているにしてもできるだけ小さいのが望ましく、平均消費電流はＬＥＤのドライブ電流も含めて０．８ｍＡ以下と小さく、通常のシーケンサなどにも十分接続可能な近接スイッチを構成する必要がある。したがって、ＬＥＤからの光を検出したホトダイオードからの信号の前置増幅器は、低電圧、低消費電力で大きな増幅度が要求される一方、発光素子であるＬＥＤの発光出力が十分に大きく、十分に良好な感度を持つようにする必要がある。そのためにはＬＥＤをパルス駆動するのが最良の方法であり、低消費電力で十分な発光出力を得るためにパルス駆動する場合の駆動信号用のクロックとしてはデューティ比が非常に大きいのが望ましい。
【０００７】
デューティ比が非常に大きいクロック信号を得るための回路として広く知られているものに、方形波を多段のカウンタで分周し、それをデコードしてデューティ比の大きな方形波を得るような回路がある。このような回路では、ＣＭＯＳＩＣを用いることによって低消費電力化は可能ではあるが、デューティ比が大きくなればなるほど多くのカウンタを必要とする。そのため、回路の規模が大きく、回路構成が複雑化し、モジュールのサイズを大きくしてしまう。また、シフトレジスタを用いてデューティ比の大きな方形波を得るような回路を構成し得るが、この場合も同様の問題がある。
【０００８】
上述の回路のほかに、回路の規模を小さくし、同時に低消費電力を図るような方形波発振器として、非安定マルチバイブレータ、ブロッキング発振器や弛張発振器が知られている。弛張発振器はコンデンサの充電・放電を繰り返すことにより発振する回路であり、その例として、ＵＪＴ、ＰＵＴなどの負性抵抗素子を用いたものなどが知られている。これらの回路は、構成は簡単であるが、デューティ比の大きな方形波を得るには限界がある。また、上記光電スイッチのように、バイポーラでできるだけモノリシック化しようとするには適さない。
【０００９】
そこで、本発明は、簡単な構成で非常に大きなデューティ比の発振出力を得ることができる発振回路を提供することをその目的とするとともに、上述のような用途に好適な発振回路を提供とすることをその目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の発振回路は、第１の弛張発振器と第２の弛張発振器とを備える発振回路であって、第１の弛張発振器は、第１のコンデンサと第１の定電流源とを有し、該第１の定電流源により該第１のコンデンサを充電させ、該第１のコンデンサの電圧を出力する第１の積分回路と、第１入力端子と第２入力端子と出力端子とを有し、第１の積分回路の出力を該第１入力端子に入力し、該第１入力端子に入力される電圧と該第２入力端子に入力される電圧とを大小比較して当該比較結果を出力する第１の差動増幅器と、第１のコンデンサと並列に接続され、第１の差動増幅器の出力レベルに基づいて開閉し、当該開閉状態により第１のコンデンサの充電及び放電を制御する第２のスイッチ素子と、第１の差動増幅器の出力レベルに基づいて、該第１の差動増幅器において第１入力端子に入力される電圧が第２入力端子に入力される電圧よりも大きい場合に所定の電圧を出力し、該第１の差動増幅器において第１入力端子に入力される電圧が第２入力端子に入力される電圧よりも小さい場合に当該所定の電圧よりも小さい電圧を出力し、当該出力を第１の差動増幅器の第２入力端子に入力させる第１のバイアス回路とを含んで構成され、第２の弛張発振器は、第２のコンデンサと、第３の定電流源と、該第２のコンデンサと該第３の定電流源との間に接続され第１の差動増幅器の出力レベルに基づいて開閉し当該開閉状態により第２のコンデンサへの充電を制御する第１のスイッチ素子とを有し、該第１のスイッチ素子を介して該第２の定電流源により該第２のコンデンサを充電させ、該第２のコンデンサの電圧を出力する第２の積分回路と、第１入力端子と第２入力端子と出力端子とを有し、第２の積分回路の出力を該第１入力端子に入力し、該第１入力端子に入力される電圧と該第２入力端子に入力される電圧とを大小比較して当該比較結果を電圧として出力する第２の差動増幅器と、第２のコンデンサと並列に接続され、第２の差動増幅器の出力レベルに基づいて開閉し、当該開閉状態により第２のコンデンサの充電及び放電を制御する第３のスイッチ素子と、第２の差動増幅器の出力レベルに基づいて、該第２の差動増幅器において第１入力端子に入力される電圧が第２入力端子に入力される電圧よりも大きい場合に所定の電圧を出力し、該第２の差動増幅器において第１入力端子に入力される電圧が第２入力端子に入力される電圧よりも小さい場合に当該所定の電圧よりも小さい電圧を出力し、当該出力を第２の差動増幅器の第２入力端子に入力させる第２のバイアス回路とを含んで構成されることを特徴とする。
【００１２】
第２の差動増幅器の入力はＭＯＳＦＥＴ入力であることを特徴としても良い。
【００１３】
第１のバイアス回路は、電源と、その一端がグランドに接続された第２の定電流源回路と、該第２の定電流源回路と該電源との間に接続された抵抗と、該第２の定電流源回路と並列に接続された第４のスイッチ素子とを含んで構成され、該第２の定電流源回路と該抵抗との接続点における電圧を第１の差動増幅器の第２入力端子に入力させ、第４のスイッチ素子は、第１の差動増幅器の出力レベルに基づいて開閉し、閉状態であるときに第２の定電流源回路の電流を分流させることにより第１のバイアス回路の電圧を制御し、第２のバイアス回路は、電源と、その一端がグランドに接続された第４の定電流源回路と、該第４の定電流源回路と該電源との間に接続された抵抗と、該第４の定電流源回路と並列に接続された第５のスイッチ素子とを含んで構成され、該第４の定電流源回路と該抵抗との接続点における電圧を第２の差動増幅器の第２入力端子に入力させ、第５のスイッチ素子は、第２の差動増幅器の出力レベルに基づいて開閉し、閉状態であるときに第４の定電流源回路の電流を分流させることにより第２のバイアス回路の電圧を制御することを特徴としても良い。
【００１５】
【作用】
本発明の発振回路において、第１の弛張発振器は、第１のコンデンサの容量とその充電電流に応じた周波数で発振し、この発振出力が第２の弛張発振器の第１のスイッチ素子に与えられている。第２の弛張発振器は、第２のコンデンサの容量とその充電電流に応じた周波数で発振するのであるが、第１の弛張発振器の発振出力に応じて第１のスイッチ素子が第２のコンデンサへの充電電流を断続的に制御するため、第２のコンデンサへの充電電流の平均値が減少することになる。このことは、第２のコンデンサへの充電電流が第１のスイッチ素子で断続されずに第２の弛張発振器が発振する場合と比較して、第２のコンデンサの充電時間が増加し、第２の弛張発振器の発振出力はデューティ比が大きいものになる。
【００１６】
こうして、第１の弛張発振器の発振出力に応じてデューティ比が大きい発振出力を得ることができる。
【００１７】
第１および第２の弛張発振器が差動増幅器を用いて構成されている場合、次のようになる。まず、第１の弛張発振器では、第１の積分回路の積分電圧が増加し、第１のバイアス回路から与えられる電圧を越えたときに、第１の差動増幅器の出力が反転する。第１の差動増幅器の出力が変化することにより、第２のスイッチ素子が第１のコンデンサの電荷を放電する。この放電により、第１の積分回路の積分電圧が下がり、第１のバイアス回路から与えられる電圧が変化する。そして、第１の積分回路の積分電圧が第１のバイアス回路から与えられる電圧よりも小さくなったときに、第１の差動増幅器の出力が反転する。こうして、第１の差動増幅器の出力が第１のコンデンサを充電する状態に戻り、上記動作が繰り返されて、第１のコンデンサの充電・放電を繰り返すことにより発振する。
【００１８】
第２の弛張発振器でも、同様の動作により第２のコンデンサの充電・放電を繰り返すことにより発振するのであるが、第２のコンデンサの充電電流が第１の弛張発振器の発振出力に応じて第１のスイッチ素子が第２のコンデンサへの充電電流を断続的に制御するため、第２のコンデンサへの充電電流の平均値が減少し、第２のコンデンサの充電時間が増加し、デューティ比が大きくなる。
【００１９】
この様に、差動増幅器を用いて構成することが可能であり、差動増幅器で構成可能であることから、バイポーラ素子を用いて低電圧動作が可能な本発明の発振回路を得ることができる。
【００２０】
また、第２の差動増幅器の入力をＭＯＳＦＥＴ入力とすることで、第２のコンデンサで充電された電荷のリークを抑えることができるので、第１の弛張発振器のデューティ比と第２の弛張発振器のデューティ比との積に近い非常に大きなデューティ比の発振出力を得ることができる。
【００２１】
【実施例】
本発明の実施例を図面を参照して説明する。
【００２２】
図１は、本発明にかかる発振回路の基本構成例を示したものである。図１の発振回路は、第１の弛張発振器１１０  と第２の弛張発振器１２０  とで構成され、弛張発振器１１０  と弛張発振器１２０  との間にはインバータ１３０  が設けられている。
【００２３】
弛張発振器１１０  は、第１のコンデンサＣ１の充電・放電を繰り返すことにより発振する回路であり、差動増幅器１１３  を用いて構成されている。差動増幅器１１３  はその非反転入力の方がその反転入力よりも電圧が高い場合「Ｈ」レベルを出力し、その非反転入力の方がその反転入力よりも低い場合「Ｌ」レベルを出力する回路であり、ＯＰアンプやコンパレータなどで構成できる。
【００２４】
弛張発振器110 の定電流源回路QP10及びこれに直列接続されたコンデンサC1は、コンデンサC1の充電電流を積分する第１の積分回路を構成し、コンデンサC1の充電電流を積分して得られた積分電圧（コンデンサC1の端子電圧）は、差動増幅器113 の一方の入力である非反転入力に与えられている。
【００２５】
コンデンサＣ１に並列に接続されたトランジスタＱＮ１９及びこれに直列接続された抵抗Ｒ７２  は、差動増幅器１１３  の出力に応じて第１のコンデンサＣ１の電荷を放電するためのものである。第２のスイッチ素子であるトランジスタＱＮ１９は、差動増幅器１１３  の出力が「Ｈ」レベルのときにオンとなってコンデンサＣ１の電荷を放電し、「Ｌ」レベルのときにオフ状態になり、定電流源回路ＱＰ１０からの電流がコンデンサＣ１に積分される。なお、トランジスタＱＮ１９とアースの間に接続された抵抗Ｒ７２  によって、コンデンサＣ１の放電電流が決められる。
【００２６】
電源Ｖｃｃ  と差動増幅器１１３  の間に接続された抵抗Ｒ６，アースとトランジスタＱＮ１４の間に接続されたＲ９９  ，抵抗Ｒ６およびトランジスタＱＮ１４に並列に接続された定電流源回路ＱＮ１３およびトランジスタＱＮ１４は、コンデンサＣ１の充電の際と放電の際とで差動増幅器１１３  の他方の入力である反転入力に異なる電圧を与える第１のバイアス回路を構成する。第４のスイッチであるトランジスタＱＮ１４は、差動増幅器１１３  の出力が「Ｌ」レベルのときにオフ状態になり、差動増幅器１１３  の反転入力には抵抗Ｒ６，定電流源回路ＱＮ１３で決められる電圧が与えられる。差動増幅器１１３  の出力が「Ｈ」レベルのときにトランジスタＱＮ１４はオン状態となり、このときの差動増幅器１１３  の反転入力への電圧は抵抗Ｒ６，Ｒ９９  ，定電流源回路ＱＮ１３で決められるので、オフ状態の場合よりも低い電圧が差動増幅器１１３  の反転入力に与えられる。こうして、このバイアス回路は、第１の差動増幅器１１３  の出力に応じて第１のコンデンサＣ１の充電の際と放電の際とで第１の差動増幅器１１３  の反転入力に異なる電圧を与える。
【００２７】
差動増幅器１１３  の出力すなわち弛張発振器１１０  の出力にはインバータ１３０  が設けられており、インバータ１３０  は弛張発振器１１０  の発振出力を反転して第１のスイッチ素子であるＭＯＳＦＥＴＭ１のゲートに与えるためのものである。
【００２８】
弛張発振器１２０  は、第２のコンデンサＣ２の充電・放電を繰り返すことにより発振する回路であり、差動増幅器１２３  を用いて構成されている。差動増幅器１２３  はその非反転入力の方がその反転入力よりも電圧が高い場合「Ｈ」レベルを出力し、その非反転入力の方がその反転入力よりも低い場合「Ｌ」レベルを出力する回路であり、ＯＰアンプやコンパレータなどで構成できるが、特に、入力インピーダンスが高いＭＯＳＦＥＴ入力になっているのが望ましい。
【００２９】
弛張発振器１２０  への入力がゲートに与えられるＭＯＳＦＥＴＭ１、ＭＯＳＦＥＴＭ１と電源Ｖｃｃ  の間に接続された定電流源回路ＱＰ１１及びＭＯＳＦＥＴＭ１とアースの間に接続されたコンデンサＣ２は、コンデンサＣ２の充電電流を積分する第２の積分回路を構成し、コンデンサＣ２の充電電流を積分して得られた積分電圧（コンデンサＣ２の端子電圧）は、差動増幅器１２３  の一方の入力である非反転入力に与えられている。ＭＯＳＦＥＴＭ１は、インバータ１３０  の出力即ち弛張発振器１１０  の発振出力に応じてコンデンサＣ２への充電電流を断続的に制御するためのスイッチであり、インバータ１３０  の出力が「Ｌ」レベルのときにオン状態になる。このとき、定電流源回路ＱＰ１１からの充電電流が流れるようになり、この電流はコンデンサＣ２で積分される。インバータ１３０  の出力が「Ｈ」レベルのときに、ＭＯＳＦＥＴＭ１はオフ状態となり、定電流源回路ＱＰ１１からの充電電流は流れなくなる。
【００３０】
コンデンサＣ２に並列に接続されたトランジスタＱＮ２６及び抵抗Ｒ１１１は、差動増幅器１２３  の出力に応じてコンデンサＣ２の電荷を放電するためのものである。第３のスイッチ素子であるトランジスタＱＮ２６は、差動増幅器１２３  の出力が「Ｈ」レベルのときにオンとなってコンデンサＣ２の電荷を放電する。差動増幅器１２３  の出力が「Ｌ」レベルのときにトランジスタＱＮ２６はオフ状態になり、ＭＯＳＦＥＴＭ１がオン状態であれば定電流源回路ＱＰ１１からの電流がコンデンサＣ２に充電され、ＭＯＳＦＥＴＭ１がオフ状態であればコンデンサＣ２にたまった電荷が保持される。差動増幅器１２３  がＭＯＳＦＥＴ入力であると、コンデンサＣ２に保持された電荷のリークが非常に少なくなるので、コンデンサＣ２の積分電圧の変化を抑えることができる。
【００３１】
一端が電源Ｖｃｃ  に接続された抵抗Ｒ９，一端がアースされた抵抗Ｒ１１  ，トランジスタＱＮ２１および抵抗Ｒ１１  に並列接続された定電流源回路ＱＮ２０，抵抗Ｒ９と抵抗Ｒ１１  の間に接続されたトランジスタＱＮ２１は、コンデンサＣ２の充電の際と放電の際とで差動増幅器１２３  の他方の入力である反転入力に異なる電圧を与える第２のバイアス回路を構成する。ゲートが差動増幅器１２３  の出力に接続されたトランジスタＱＮ２１は、差動増幅器１２３  の出力が「Ｌ」レベルのときにオフ状態になり、差動増幅器１２３  の反転入力には抵抗Ｒ９，定電流源回路ＱＮ２０で決められる電圧が与えられる。差動増幅器１２３  の出力が「Ｈ」レベルのときにトランジスタＱＮ２１はオン状態となり、このときの差動増幅器１２３  の反転入力への電圧は抵抗Ｒ９，Ｒ１１  ，定電流源回路ＱＮ２０で決められるので、オフ状態よりも低い電圧が差動増幅器１２３  の反転入力に与えられる。こうして、このバイアス回路は、第２の差動増幅器１２３  の出力に応じて第２のコンデンサＣ２の充電の際と放電の際とで第２の差動増幅器１２３  の反転入力に異なる電圧を与える。
【００３２】
図２は、本発明にかかる発振回路をバイポーラＩＣで構成する場合の例を示したものであり、図１とほぼ同様の構成を持つ。なお、前述の図１と同一または同等のものについては同一の符号を付し、その説明を簡略化し若しくは省略するものとする。
【００３３】
トランジスタＱＮ１３，ＱＮ１７，ＱＮ２４，ＱＮ２０のベースにはバイアス電圧ＶＢ２が与えられ、トランジスタＱＰ１０，ＱＰ１１のベースにはバイアス電圧ＶＢ３が与えられ、また、トランジスタＱＰ１６，ＱＰ２０のベースにはバイアス電圧ＶＢ４が与えられている。これら各トランジスタはバイアス電圧ＶＢ２，ＶＢ３，ＶＢ４によって定電流源回路として動作をする。
【００３４】
弛張発振器１１０  のトランジスタＱＰ１２，ＱＰ１３，ＱＮ１５，ＱＮ１６，ＱＮ１７，ＱＰ１４，ＱＰ１５，ＱＮ８０１  ，ＱＮ１８，抵抗Ｒ８０１は、第１の差動増幅器を構成し、この差動増幅器の反転入力がトランジスタＱＮ１５のベース、非反転入力がトランジスタＱＮ１６のベース、出力がトランジスタＱＮ８０１  のエミッタになっている。トランジスタＱＰ１２，ＱＰ１３，ＱＮ１５，ＱＮ１６，ＱＮ１７は、トランジスタＱＮ１５，ＱＮ１６をコモンに接続した一般的な差動入力を持つ増幅用ＩＣの初段の回路と等価であり、この初段の回路の出力をトランジスタＱＰ１４，ＱＰ１５，ＱＮ８０１  ，ＱＮ１８，抵抗Ｒ８０１で反転するとともにレベルシフトさせて出力するようになっている。
【００３５】
バイアス電圧ＶＢ１はコンデンサＣ１に電荷がたまっていない起動状態において、第１の差動増幅器の非反転入力にバイアス電圧ＶＢ１を与えてこの差動増幅器を起動させるためのものであり、回路が動作状態になっているときはグランドに接続するのと同じ動作をする。
【００３６】
弛張発振器１１０  の出力に接続されたトランジスタＱＮ１２及びこのトランジスタのコレクタに接続された抵抗Ｒ５はインバータを構成し、図１のインバータ１３０  に相当する。
【００３７】
弛張発振器１２０  のＰＭＯＳＦＥＴＭ２，Ｍ３，トランジスタＱＰ２０，ＱＰ１６、ＱＰ１７，ＱＰ１８，ＱＮ２２，ＱＮ２３，ＱＮ２４，ＱＰ１９，ＱＰ２１，ＱＮ２５５  ，ＱＮ１０，抵抗Ｒ７３  は、第２の差動増幅器を構成し、この差動増幅器の反転入力がＦＥＴＭ３のゲート、非反転入力がＦＥＴＭ２のゲート、出力がトランジスタＱＮ２５５  のエミッタになっている。
【００３８】
トランジスタQP20，QP16、QP17，QP18，QN22，QN23，QN24は、トランジスタQN22，QN23をコモンに接続した一般的な差動入力を持つ増幅用ＩＣの初段の回路と等価である。トランジスタQN23のベースが非反転入力に相当し、ＰＭＯＳＦＥＴM3によるソースフォロア回路を介してコンデンサC2の電位が与えられるようになっている。また、トランジスタQN22のベースが反転入力に相当し、ＰＭＯＳＦＥＴM2によるソースフォロア回路を介して差動増幅器への入力が与えられるようになっている。そして、この初段の回路の出力をトランジスタQP19，QP21，QN255，QN10，抵抗R73 で反転するとともにレベルシフトさせて出力するようになっている。
【００３９】
ＭＯＳＦＥＴＭ１と定電流源回路を構成するトランジスタＱＰ１１の接続位置は、図１の場合と異なってはいるが、ＭＯＳＦＥＴＭ１を電源の側に接続することにより、ＭＯＳＦＥＴＭ１をオンにするためのゲート−ソース間電圧を十分に大きくするとともに、ＭＯＳＦＥＴＭ１がオフになっている場合、トランジスタＱＰ１１のエミッタをほぼオープン状態にすることで定電流源回路の動作を停止してトランジスタＱＰ１１を飽和させないようにしている。ＭＯＳＦＥＴＭ１がオフの時にトランジスタＱＰ１１を飽和させないことにより、上記インバータからの信号に対する応答が速いものになる。
【００４０】
このようにバイポーラＩＣ上に回路を構成することが可能であり、このようなＩＣ上の回路構成を採ることにより、２線式光電スイッチのように低い電圧でかつ低消費電力で動作するようになっている。
【００４１】
図３は、図１及び図２の発振回路の動作を模式的に示すタイミングチャートである。図３（ａ）の実線は弛張発振器１１０  において第１の差動増幅器１１３  の反転入力への入力電圧を示し、図３（ａ）の点線は第１の差動増幅器１１３  の非反転入力への入力電圧を示している。図３（ｂ）は、第１の差動増幅器１１３  の出力電圧を示し、図３（ｃ）はインバータの出力を弛張発振器１２０  の動作に合わせて示したものである。図３（ｄ）の実線は弛張発振器１２０  において第２の差動増幅器１２３  の反転入力への入力電圧を示し、図３（ｄ）の点線は第２の差動増幅器１２３  の非反転入力への入力電圧を示している。図３（ｅ）は、第２の差動増幅器１２３  の出力電圧を示している。
【００４２】
図３（ａ），（ｂ）を用いて弛張発振器１１０  の発振動作を説明すると次のようになる。
【００４３】
初期状態（ｔ0 ）において、コンデンサC1には電荷がたまっていないことから、第１の差動増幅器113 の非反転入力の電圧は反転入力よりも低く、第１の差動増幅器113 の出力は「Ｌ」状態になっている。定電流源回路QP10からの充電電流がコンデンサC1に積分されるに従い、コンデンサC1の積分電圧即ち第１の差動増幅器113 の非反転入力の電圧が高くなっていく。
【００４４】
そして、第１の差動増幅器１１３  の非反転入力の電圧が反転入力よりも高くなると（ｔ１  ）、第１の差動増幅器１１３  の出力は反転し「Ｈ」状態になる。このとき、トランジスタＱＮ１９，ＱＮ１４はオン状態になり、トランジスタＱＮ１９を通ってコンデンサＣ１にたまった電荷が放電され、第１の差動増幅器１１３  の非反転入力の電圧がさがる。また、第１のバイアス回路から第１の差動増幅器１１３  の反転入力に与えられる電圧は低くなる。
【００４５】
第１の差動増幅器１１３  の非反転入力の電圧が反転入力よりも低くなると（ｔ２  ）、第１の差動増幅器１１３  の出力は反転し「Ｌ」状態になる。トランジスタＱＮ１９，ＱＮ１４はオフ状態になり、再び定電流源回路ＱＰ１０からの充電電流がコンデンサＣ１に積分され始め、第１の差動増幅器１１３  の非反転入力の電圧が高くなっていく。また、第１のバイアス回路から第１の差動増幅器１１３  の反転入力に与えられる電圧は高くなる。
【００４６】
再び、第１の差動増幅器１１３  の非反転入力の電圧が反転入力よりも高くなると（ｔ３  ）、第１の差動増幅器１１３  の出力は反転し「Ｈ」状態になる。ｔ１  の時と同様に、第１の差動増幅器１１３  の非反転入力の電圧がさがり、差動増幅器１１３  の反転入力に与えられる電圧は低くなる。
【００４７】
このような動作が繰り返されて弛張発振器110 が発振する。弛張発振器110 の発振出力がハイの時の間隔Ｔ1 はトランジスタQN19及び抵抗R6の放電電流によって第１の差動増幅器113 の非反転入力の電圧が反転入力よりも低くなるまでの時間であり、発振出力がローの時の間隔Ｔ2 は定電流源回路QP10からの充電電流によって非反転入力の電圧が反転入力よりも高くなるまでの時間であることから、弛張発振器110 の発振出力のデューティ比は、上記充電電流、上記放電電流及び第１の差動増幅器113 の反転入力に与えられる電圧の変化によって決まる。
【００４８】
次に、図３（ｃ），（ｄ），（ｅ）を用いて弛張発振器１２０  の発振動作を説明すると次のようになる。
【００４９】
コンデンサＣ２の電荷が放電された状態においては（ｔ５  ）、第２の差動増幅器１２３  の反転入力の電圧は非反転入力よりも低く、第２の差動増幅器１２３  の出力は「Ｌ」状態になっている。
【００５０】
定電流源回路ＱＰ１０からの充電電流は、インバータの出力が「Ｌ」の時（弛張発振器１１０  の出力が「Ｌ」の時）に流れてコンデンサＣ２に積分されるが、インバータの出力が「Ｈ」の時（弛張発振器１１０  の出力が「Ｈ」の時）はＦＥＴＭ１がオフ状態であるので、コンデンサＣ２にたまった電荷は保持されたままであり、コンデンサＣ２の積分電圧は一定になっている。インバータを経た弛張発振器１１０  の出力により、定電流源回路ＱＰ１１からの充電電流が断続的に流れることにより、コンデンサＣ２の積分電圧即ち第２の差動増幅器の非反転入力の電圧は徐々に高くなっていく。
【００５１】
ここで、図２のように第２の差動増幅器がＦＥＴ入力であると、ＦＥＴＭ１がオフ状態のときに、コンデンサＣ２にたまった電荷のリークが少なくなるために、コンデンサＣ２の積分電圧を略一定に保持することが可能になる。そのため、第２の差動増幅器の非反転入力の電圧が不要に変動してしまうのを抑えることができる。
【００５２】
第２の差動増幅器１２３  の非反転入力の電圧が反転入力よりも高くなると（ｔ６  ）、第２の差動増幅器１２３  の出力は反転し「Ｈ」状態になる。このとき、トランジスタＱＮ２１，ＱＮ２６はオン状態になり、コンデンサＣ２にたまった電荷が放電され、第２の差動増幅器１２３  の非反転入力の電圧がさがる。また、第２のバイアス回路から第２の差動増幅器１２３  の反転入力に与えられる電圧は低くなる。
【００５３】
第２の差動増幅器１２３  の非反転入力の電圧が反転入力よりも低くなると（ｔ７  ）、第２の差動増幅器１２３  の出力は反転し「Ｌ」状態になる。トランジスタＱＮ２１，ＱＮ２６はオフ状態になり、再び定電流源回路ＱＰ１１からの充電電流がコンデンサＣ２に積分され始め、第２の差動増幅器１２３  の非反転入力の電圧が高くなっていく。また、第２のバイアス回路から第２の差動増幅器１２３  の反転入力に与えられる電圧は高くなる。
【００５４】
このように弛張発振器１１０  と同様の動作が繰り返されて弛張発振器１２０  が発振する。弛張発振器１２０  の発振出力がハイの時の間隔Ｔ１’は定電流源回路ＱＰ１１からの充電電流の平均値と第２の差動増幅器１２３  の反転入力に与えられる電圧の差とによって決まり、発振出力がローの時の間隔Ｔ２’はトランジスタＱＮ１９及び抵抗Ｒ６の放電電流と反転入力に与えられる電圧の差とによって決まる。弛張発振器１１０  の発振出力のデューティ比は、上記充電電流の平均値、上記放電電流及び第１の差動増幅器１１３  の反転入力に与えられる電圧の変化によって決まる。
【００５５】
上記充電電流の平均値は、弛張発振器１１０  の発振出力のデューティ比によって決まるため、弛張発振器１２０  の発振出力のデューティ比は、弛張発振器１１０  の発振出力のデューティ比と、ＦＥＴＭ１がオン状態のときの弛張発振器１２０  の発振出力のデューティ比で与えられる。
【００５６】
弛張発振器１１０  では差動増幅器１１３  の反転入力に与えられる電圧の差を小さくすると発振の安定性が悪くなり、抵抗Ｒ７２  を小さくしてトランジスタＱＮ１９による放電電流を大きくすると定電流回路ＱＰ１０が飽和してしまうので動作が不安定になる。従って、弛張発振器１１０  だけではデューティ比に限界があり、１：１０００というデューティ比の非常に大きい発振出力は得られないのである。しかし、本発明の構成を採ることにより、弛張発振器１２０  の発振出力のデューティ比は非常に大きいものになり、１：１０００〜２０００というデューティ比を非常に大きくすることができる。
【００５７】
しかも、前述したようなＣＭＯＳロジックで上記デューティ比を得ようとするならばカウンタが１０個以上必要であることから、ＣＭＯＳロジックによる回路構成と比較して簡単なものであり、図２のように、バイポーラトランジスタを用いて差動増幅器で構成し得ることから、低電圧・低消費電力の回路を構成することが可能になり、またバイポーラプロセスでＩＣ上に構成することが可能になる。
【００５８】
本発明は前述の実施例に限らず様々な変形が可能である。
【００５９】
例えば、差動増幅器１１３  の反転入力、非反転入力を入れ替えて、差動増幅器１１３  の出力をＦＥＴＭ１に与えるとともに、この出力を反転してトランジスタＱＮ１９，ＱＮ１４に与えるようにしても良い。この点に付いては第２の差動増幅器１２３  についても同様である。
【００６０】
また、図１の各定電流源回路では、抵抗に置き換えることができる。定電流源回路ＱＰ１１とＭＯＳＦＥＴＭ１とは直列に接続されていれば良いので、どちらを電源Ｖｃｃ  の側に接続しても良い。
【００６１】
図２の発振回路において、弛張発振器１２０  のＰＭＯＳＦＥＴＭ２，Ｍ３でソースフォロア回路を構成して、第２の差動増幅器をＭＯＳＦＥＴ入力にしたが、トランジスタＱＮ２２，ＱＮ２３にかえてＭＯＳＦＥＴをコモンに接続してＭＯＳＦＥＴ入力の差動増幅器を構成するようにしても良い。
【００６２】
【発明の効果】
以上の通り本発明の発振回路によれば、第１の弛張発振器の発振出力に応じて第１のスイッチ素子が第２のコンデンサへの充電電流を断続的に制御するため、第２のコンデンサへの充電電流の平均値が減少するので、第２のコンデンサの充電時間が増加し、デューティ比が大きい発振出力を得ることができる。
【図面の簡単な説明】
【図１】本発明にかかる発振回路の基本構成例を示した図。
【図２】本発明にかかる発振回路をバイポーラＩＣで構成する場合の例を示した図。
【図３】図１及び図２の発振回路の動作を模式的に示すタイミングチャート。
【符号の説明】
１１０，１２０…弛張発振器、１１３，１２３…差動増幅器、ＱＮ１３，ＱＮ２０，ＱＰ１０，ＱＰ１１…トランジスタ若しくは定電流源回路、ＱＮ１４，ＱＮ１９，ＱＮ２１，ＱＮ２６…トランジスタ、Ｒ１１  ，Ｒ９９  …抵抗、Ｍ１，Ｍ２，Ｍ３…ＰＭＯＳＦＥＴ。
【図１】
0003608819.tif 000002
【図２】
0003608819.tif 000003
【図３】
0003608819.tif 000004