(57)【特許請求の範囲】
【請求項１】
オーバードレインを備える第１導電型トランジスタを含む半導体装置の製造方法であって、
（Ａ）前記オーバードレインの形成領域の上方を含む領域にSi3N4を形成する工程と、
（Ｂ）少なくとも、第１導電型チャネルストッパーの形成領域及び前記オーバードレインの形成領域の上方が開口されたレジストパターンを形成する工程と、
（Ｃ）前記レジストパターンをマスクとして、前記オーバードレインの形成領域上方の前記Si3N4を貫通しないように第１導電型不純物を導入することにより、前記第１導電型チャネルストッパーの形成領域に第１チャネルストッパーを形成する工程と、
（Ｄ）前記レジストパターンをマスクとして、前記オーバードレインの形成領域上方の前記Si3N4を貫通するように第１導電型不純物を導入することにより、前記第１導電型チャネルストッパーの形成領域に前記第１チャネルストッパーを含む第２チャネルストッパー、及び、前記オーバードレインの形成領域に前記オーバードレインを形成する工程と、
（Ｅ）前記Si3N4をマスクとして選択酸化を行い、LOCOS酸化膜を形成する工程と、
（Ｆ）前記第１導電型トランジスタのゲート酸化膜を形成する工程と、
（Ｇ）前記ゲート酸化膜上にゲート電極を形成する工程と、
（Ｈ）前記第１導電型トランジスタのソース及びドレインを形成する工程と、
を含む、半導体装置の製造方法。
【請求項２】
請求項１において、
前記工程（Ｄ）において、さらに、第２導電型トランジスタのチャネル部に、該第１導電型不純物を導入する、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ型高耐圧トランジスタの形成および同一ウェルもしくは基板上にＭＯＳ型高耐圧トランジスタとＭＯＳ型高速動作を形成する半導体装置に関する。
【０００２】
【従来の技術】
従来の所定の条件により図１に示すウェル部の形成を行い、次に素子分離を行うためウェハ表面の酸化を行い、チャンネル部とＬｏｃｏｓ部を分離するため、選択酸化膜であるＳｉ３Ｎ４のデポを行う。次にフォトマスクのパターン形成を行い、Ｓｉ３Ｎ４の除去を行いチャンネル部とＬｏｃｏｓ部の形成を行う。このときの断面概略図を図２に示す。
【０００３】
次にチャンネルスットパー形成工程を行う。このときの従来のチャンネルストッパー導入を行う。Ｐｃｈ側を図３、Ｎｃｈ側を図４に概略図を示す。従来の方法は、チャンネルストッパーマスクは、不純物導入を行うＷｅｌｌ全域にレジストの開口を行い、不純物導入を行う。不純物注入は、イオン注入装置で行われ条件は、Ｓｉ３Ｎ４を不純物が貫通しない注入エネルギーを選択する。このとき、チャンネルストッパーは、レジストパターンおよびＳｉ３Ｎ４の存在しないところに導入される。次にＬｏｃｏｓ酸化を行い、Ｓｉ３Ｎ４を除去を行う。このときの概略図を図５に示す。次にゲート酸化膜、ゲート電極形成を行い、コンベンショナル構造・ＤＤＤ構造・ＬＤＤ構造などのトランジスタ構造のソース・ドレインの形成を行う。ＤＤＤ構造トランジスタ形成を例とすると、フォトマスクを使用しＰｃｈ領域のソース・ドレインにオーバードレインとなる１回目の不純物導入を行う。Ｎｃｈ側も同様に不純物の導入を行い、熱処理を行い導入した不純物の拡散を行う。フォトマスクを使用しＰｃｈ、Ｎｃｈそれぞれのソース・ドレイン部に不純物の導入をし、ＤＤＤ構造のソースドレインが形成される。このときの概略図を図６に示す。
【０００４】
半導体製造装置のＭＯＳ型高耐圧トランジスタの耐圧は、不純物の曲率半径とジャンクション濃度で決定している。トランジスタ構造は、不純物の曲率半径・ジャンクション濃度に密接に関係している。高耐圧を実現するトランジスタ構造として、ＤＤＤ、ＬＤＤ、Ｌｏｃｏｓオフセット構造などが知られており、ＤＤＤ、ＬＤＤはゲート電極形成後ドレインのジャンクション不純物濃度プロファイル・曲率半径の形成を行うのに対し、Ｌｏｃｏｓオフセットは素子分離工程でドレインのジャンクション不純物濃度プロファイル・曲率半径の形成を行い、ジャンクション濃度の最適化・曲率半径を設定し高耐圧トランジスタを実現している。ＤＤＤ、ＬＤＤ構造はゲート電極形成後不純物濃度プロファイルを形成するため、曲率半径を大きくできず大幅な耐圧向上は望めない。また、ＭＯＳ型高耐圧トランジスタのジャンクション濃度の一端はウェルもしくは基板であり、高耐圧を実現するためにはウェル濃度を薄く設定する必要がある。一方、ＭＯＳ型高速動作トランジスタの高速動作にもっとも有効なのはチャンネル長をシュリンクすることである。チャンネル長をシュリンクするためには、パンチスルーを防止する必要があるため、ウェル濃度を上げ・ゲート酸化膜を薄くする必要がある。このため、ＭＯＳ型高速動作トランジスタとＭＯＳ型高耐圧トランジスタを簡便に同一ウェル内に形成することが困難である。
【０００５】
【発明が解決しようとする課題】
本発明はＭＯＳ型高耐圧トランジスタのドレイン不純物の曲率半径を大きくすることにより耐圧向上を行う簡便な方法と同一Ｗｅｌｌもしくは基板濃度内に高速動作トランジスタと高耐圧トランジスタを形成する半導体装置を提供する。
【０００６】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、オーバードレインを備える第１導電型トランジスタを含む半導体装置の製造方法であって、（Ａ）前記オーバードレインの形成領域の上方を含む領域にSi3N4を形成する工程と、（Ｂ）少なくとも、第１導電型チャネルストッパーの形成領域及び前記オーバードレインの形成領域の上方が開口されたレジストパターンを形成する工程と、（Ｃ）前記レジストパターンをマスクとして、前記オーバードレインの形成領域上方の前記Si3N4を貫通しないように第１導電型不純物を導入することにより、前記第１導電型チャネルストッパーの形成領域に第１チャネルストッパーを形成する工程と、（Ｄ）前記レジストパターンをマスクとして、前記オーバードレインの形成領域上方の前記Si3N4を貫通するように第１導電型不純物を導入することにより、前記第１導電型チャネルストッパーの形成領域に前記第１チャネルストッパーを含む第２チャネルストッパー、及び、前記オーバードレインの形成領域に前記オーバードレインを形成する工程と、（Ｅ）前記Si3N4をマスクとして選択酸化を行い、LOCOS酸化膜を形成する工程と、（Ｆ）前記第１導電型トランジスタのゲート酸化膜を形成する工程と、（Ｇ）前記ゲート酸化膜上にゲート電極を形成する工程と、（Ｈ）前記第１導電型トランジスタのソース及びドレインを形成する工程と、 を含む。
また、本発明の半導体装置の製造方法において、前記半導体装置の製造方法において、  前記工程（Ｄ）において、さらに、第２導電型トランジスタのチャネル部に、該第１導電型不純物を導入する。
【０００７】
【作用】
トランジスタ特性に大きく影響を与える熱工程の変更・追加を行わず、異なるトランジスタ構造による耐圧向上を行う方法を提供する。また、同一ウェルまたは基板内に高耐圧トランジスタと高速動作トランジスタの形成する方法を提供する。
【０００８】
【発明の実施の形態】
ウェハ上に所定の濃度のＰウェル・Ｎウェルを形成する。もしくは、片側のウェル形と基板を使用することも可能である。図７の断面概略図は、Ｐウェル・Ｎウェル形成したときのものである。次に素子分離を行うためウェハ表面の酸化を行い、チャンネル部とＬｏｃｏｓ部を分離するため、選択酸化膜であるＳｉ３Ｎ４２０４のデポを行う。次にフォトマスクのパターン形成を行い、Ｓｉ３Ｎ４の除去を行いチャンネル部とＬｏｃｏｓ部の形成を行う。このときの断面概略図を図８に示す。Ｐｃｈチャンネルストッパー３０６を行うときのフォトマスクパターン３０５概略図を図９に示す。フォトマスクパターンは、チャンネルストッパーおよびオーバードレイン形成を行う個所の開口を行う。チャンネルストッパーおよびオーバードレインの不純物導入を行う際のイオン注入時の打込エネルギーはＳｉ３Ｎ４膜を貫通可能に設定を行い、不純物の導入を行う。Ｎｃｈも同様の処置を行い不純物の導入を行う。このときの断面概念図を図１０に示す。次にＬｏｃｏｓ酸化を行うが、このときの熱により、先に導入した不純物の拡散が行われ、チャンネルストッパー・オーバードレインの拡散が行われる。Ｌｏｃｏｓ酸化を行いＳｉ３Ｎ４を剥離したときの断面概念図を図１１に示す。ゲート膜、ゲート電極の形成を行い。Ｐｃｈ、Ｎｃｈのソース・ドレイン部に不純物導入を行うことにより、ＤＤＤ構造のトランジスタの形成が行える。この方法で形成するオーバードレインは、Ｌｏｃｏｓ酸化工程前で不純物の導入を行うため、高温拡散処理を行えるメリットがあり、オーバードレインの曲率半径を大きくでき、オーバードレインの不純物濃度も薄く設定できるため、トランジスタ耐圧の向上が図れる。
【０００９】
また、Ｌｏｃｏｓ酸化以降の熱処理が変わらないため、従来のソース・ドレイン形成方法によるコンベンショナル・ＤＤＤ・ＬＤＤ構造を同時に形成可能である。図１３には、上記方法で形成したＤＤＤ構造トランジスタと従来方法で形成したＤＤＤ構造トランジスタのＰｃｈ領域の断面概念図を示す。
【００１０】
Ｌｏｃｏｓオフセット構造のトランジスタにオーバードレインを追加で行うため、チャンネルストッパーのフォトマスクパターンの開口をチャンネルストッパー領域とＬｏｃｏｓオフセット構造トランジスタのオーバードレイン形成領域に行う。チャンネルストッパー不純物のイオン注入は、チャンネルストッパー領域、オーバードレイン領域の２回に分け不純物導入を行う。チャンネルストッパー領域に不純物導入を行うときのイオン注入条件は、Ｓｉ３Ｎ４膜を不純物が貫通しないドーズエネルギー量を設定する。このため、不純物は、レジストとＳｉ３Ｎ４が存在しない領域に導入される。このときのＰｃｈ領域の断面概念図を図１４に示す。
【００１１】
オーバードレイン領域に不純物導入を行うときのイオン注入条件は、Ｓｉ３Ｎ４膜を不純物が貫通可能なドーズエネルギー設定とする。このため、不純物はレジストの存在しない領域すべてに不純物が導入される。このときのＰｃｈ領域の断面概念図を図１５に示す。
【００１２】
同様にＮｃｈ領域の処理を行うことにより、チャンネルストッパー・オーバードレインの不純物導入が行われる。この工程以降の処理を従来条件でＬｏｃｏｓ酸化膜・ゲート酸化膜・ゲート電極・ソース・ドレイン形成することにより、Ｌｏｃｏｓオフセット構造のトランジスタにオーバードレインの形成が可能となる。このときの断面概念図を図１６に示す。
【００１３】
高耐圧トランジスタと高速動作トランジスタを同一ウェル内に形成するには、上記オーバードレイン用チャンネルストッパーを高速動作トランジスタのチャンネル部に導入を行う。このときの断面概念図を図１７に示す。高速動作トランジスタのウェル領域を局所的に高濃度に設定できる。高速動作トランジスタのチャンネル長シュリンクを行うことができ、さらに上記方法により形成した高耐圧トランジスタを同一濃度内ウェルに両立することが可能となる。
【００１４】
【発明の効果】
素子分離工程とチャンネルストッパー工程を流用することにより、ＤＤＤ構造のトランジスタを形成することができる。前記方法で作成したＤＤＤ構造のトランジスタは、従来方法で形成するコンベンショナル・ＤＤＤ・ＬＤＤ構造のトランジスタの特性に影響を与えないため、異なる耐圧のトランジスタを容易に形成することが可能となる。また、Ｓｉ３Ｎ４とチャンネルストッパー時のフォトレジストパターンを使用し、不純物注入条件を変更することにより、不純物を注入する領域をコントロールすることが可能であり、Ｌｏｃｏｓオフセット構造のトランジスタにオーバードレインを形成し、耐圧向上を行うことが可能になる。さらに、前記方法で高速動作トランジスタのチャンネル部のウェル濃度を上昇させることにより、高耐圧トランジスタと高速動作トランジスタを簡便に形成することが可能である。
【図面の簡単な説明】
【図１】従来技術のウェル形成断面概略図。
【図２】従来技術の素子分離工程断面概略図。
【図３】従来技術のＰｃｈチャンネルストッパー概略図。
【図４】従来技術のＮｃｈチャンネルストッパー概略図。
【図５】従来技術のＬｏｃｏｓ形成概略図。
【図６】従来技術のトランジスタ概略図。
【図７】本発明のウェル形成断面概略図。
【図８】本発明の素子分離工程断面概略図。
【図９】本発明のＰｃｈチャンネルストッパー導入領域概略図。
【図１０】本発明のＮｃｈチャンネルストッパー導入領域概略図。
【図１１】本発明のＬｏｃｏｓ形成概略図。
【図１２】本発明のトランジスタ概略図。
【図１３】本発明のＤＤＤ構造と従来技術によるＤＤＤ構造トランジスタの形成概念図。
【図１４】本発明のＬｏｃｏｓオフセット構造トランジスタのチャンネルストッパー不純物導入時の概念図。
【図１５】本発明のＬｏｃｏｓオフセット構造トランジスタのオーバードレイン不純物導入時の概念図。
【図１６】本発明のＬｏｃｏｓオフセット構造トランジスタの断面概念図。
【図１７】高耐圧トランジスタと高速動作トランジスタ形成時の概念図。
【符号の説明】
１０１  ウェハ基盤
１０２  Ｐｃｈウェル領域
１０３  Ｎｃｈウェル領域
２０４  Ｓｉ３Ｎ４
３０５  Ｐｃｈチャンネルストッパーレジスト
３０６  Ｐｃｈチャンネルストッパ
４０７  Ｎｃｈチャンネルストッパーレジスト
４０８  Ｎｃｈチャンネルストッパ
５０９  Ｌｏｃｏｓ酸化膜
６１０  ゲート電極
６１１  Ｐｃｈオーバードレイン
６１３  Ｐｃｈソース・ドレイン
６１２  Ｎｃｈオーバードレイン
６１４  Ｎｃｈソース・ドレイン
３１５  Ｐｃｈオーバードレインチャンネルストッパー
６１６  Ｎｃｈオーバードレインチャンネルストッパー
【図１】
0003627518.tif 000002
【図２】
0003627518.tif 000003
【図３】
0003627518.tif 000004
【図４】
0003627518.tif 000005
【図５】
0003627518.tif 000006
【図６】
0003627518.tif 000007
【図７】
0003627518.tif 000008
【図８】
0003627518.tif 000009
【図９】
0003627518.tif 000010
【図１０】
0003627518.tif 000011
【図１１】
0003627518.tif 000012
【図１２】
0003627518.tif 000013
【図１３】
0003627518.tif 000014
【図１４】
0003627518.tif 000015
【図１５】
0003627518.tif 000016
【図１６】
0003627518.tif 000017
【図１７】
0003627518.tif 000018