(57)【特許請求の範囲】
【請求項１】
内蔵するＲＡＭから所与の読み出し周期で読み出される表示データに基づいて表示部を表示駆動する表示ドライバであって、
表示データが圧縮されたものであって、前記読み出し周期より長い周期で入力される圧縮データを順次記憶し、その記憶順序に従って出力する先入れ先出し記憶手段と、
前記先入れ先出し記憶手段から出力された圧縮データの伸張処理を行う伸張処理手段と、
前記伸張処理手段によって前記読み出し周期で出力された表示データを、少なくとも１フレーム分記憶するＲＡＭと、
前記ＲＡＭに記憶された表示データに基づいて、前記表示部を表示駆動する表示駆動手段と、
前記圧縮データが入力される入力端子と、
前記ＲＡＭに記憶された表示データに基づいて、前記表示部を表示駆動するための信号を出力する出力端子とを含み、
前記入力端子に入力される圧縮データは、１又は複数の種類の圧縮データが多重化された多重化データから分離された圧縮データであって、
前記伸張処理手段は、前記多重化データから分離された圧縮データについて伸張処理を行うことを特徴とする表示ドライバ。
【請求項２】
請求項１において、
前記伸張処理手段によって伸張処理された表示データの前記ＲＡＭへの書き込みは、前記表示駆動手段による前記ＲＡＭからの表示データの１走査ライン単位の読み出しよりも少なくとも１走査ライン先行して行われ、かつ前記読み出し速度以上で行われることを特徴とする表示ドライバ。
【請求項３】
請求項１において、
各フレームの表示データを書き込む場合において、表示する走査ラインに対応するＲＡＭの記憶領域への当該フレームの表示データの書き込みが、その記憶領域から当該表示データの読み出しに先行して行われることを特徴とする表示ドライバ。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記伸張処理手段は所与の動作クロックに基づいて動作するものであって、
前記伸張処理手段によって伸張された表示データが前記ＲＡＭに対して少なくとも１フレーム分出力された場合、前記動作クロックを停止する手段を含むことを特徴とする表示ドライバ。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記伸張処理手段は、前記ＲＡＭから１フレーム分の表示データの読み出し開始を示す垂直同期信号に基づいて、前記先入れ先出し記憶手段から出力された圧縮データの伸張処理を開始することを特徴とする表示ドライバ。
【請求項６】
内蔵するＲＡＭから所与の読み出し周期で読み出される表示データに基づいて表示部を表示駆動する表示ドライバであって、
表示データが圧縮されたものであって、前記読み出し周期より長い周期で入力される圧縮データの伸張処理を行う伸張処理手段と、
前記伸張処理手段によって伸張された表示データを順次記憶し、その記憶順序に従って前記読み出し周期で出力する先入れ先出し記憶手段と、
前記先入れ先出し記憶手段から出力された表示データを少なくとも１フレーム分記憶するＲＡＭと、
前記ＲＡＭに記憶された表示データに基づいて、前記表示部を表示駆動する表示駆動手段と、
前記圧縮データが入力される入力端子と、
前記ＲＡＭに記憶された表示データに基づいて、前記表示部を表示駆動するための信号を出力する出力端子とを含み、
前記入力端子に入力される圧縮データは、１又は複数の種類の圧縮データが多重化された多重化データから分離された圧縮データであって、
前記伸張処理手段は、前記多重化データから分離された圧縮データについて伸張処理を行うことを特徴とする表示ドライバ。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記圧縮データは、所与の圧縮規格にしたがって圧縮処理されることを特徴とする表示ドライバ。
【請求項８】
請求項７において、
前記所与の圧縮規格は、ＭＰＥＧ規格であることを特徴とする表示ドライバ。
【請求項９】
請求項１乃至８のいずれか記載の表示ドライバと、
前記表示ドライバによって表示駆動される表示部と、
を含むことを特徴とする表示ユニット。
【請求項１０】
請求項９において、
前記表示部は、複数の第１の電極と第２の電極により駆動される電気光学素子を有するパネルであって、
前記複数の第１の電極を駆動する請求項１乃至８のいずれか記載の表示ドライバと、
前記複数の第２の電極を走査駆動する走査駆動ドライバと、
を含むことを特徴とする表示ユニット。
【請求項１１】
請求項１乃至８のいずれか記載の表示ドライバと、
１又は複数の種類の圧縮データが多重化された多重化データから、前記表示ドライバに対応する圧縮データを分離し、前記表示ドライバに当該圧縮データを供給する分離手段と、
前記表示ドライバによって表示駆動される表示部と、
を含むことを特徴とする電子機器。
【請求項１２】
表示ドライバと、
１又は複数の種類の圧縮データが多重化された多重化データから、前記表示ドライバに対応する圧縮データを分離し、前記表示ドライバに当該圧縮データを供給する分離手段と、
前記表示ドライバによって表示駆動される表示部とを含み、
前記表示ドライバは、内蔵するＲＡＭから所与の読み出し周期で読み出される表示データに基づいて表示部を表示駆動する表示ドライバであって、
表示データが圧縮されたものであって、前記読み出し周期より長い周期で入力される圧縮データを順次記憶し、その記憶順序に従って出力する先入れ先出し記憶手段と、
前記先入れ先出し記憶手段から出力された圧縮データの伸張処理を行う伸張処理手段と、
前記伸張処理手段によって前記読み出し周期で出力された表示データを、少なくとも１フレーム分記憶するＲＡＭと、
前記ＲＡＭに記憶された表示データに基づいて、前記表示部を表示駆動する表示駆動手段とを含むことを特徴とする電子機器。
【請求項１３】
表示ドライバと、
１又は複数の種類の圧縮データが多重化された多重化データから、前記表示ドライバに対応する圧縮データを分離し、前記表示ドライバに当該圧縮データを供給する分離手段と、
前記表示ドライバによって表示駆動される表示部とを含み、
前記表示ドライバは、内蔵するＲＡＭから所与の読み出し周期で読み出される表示データに基づいて表示部を表示駆動する表示ドライバであって、
表示データが圧縮されたものであって、前記読み出し周期より長い周期で入力される圧縮データの伸張処理を行う伸張処理手段と、
前記伸張処理手段によって伸張された表示データを順次記憶し、その記憶順序に従って前記読み出し周期で出力する先入れ先出し記憶手段と、
前記先入れ先出し記憶手段から出力された表示データを少なくとも１フレーム分記憶するＲＡＭと、
前記ＲＡＭに記憶された表示データに基づいて、前記表示部を表示駆動する表示駆動手段とを含むことを特徴とする電子機器。
【請求項１４】
請求項１１乃至１３のいずれかにおいて、
前記多重化データを所与の通信ネットワークを介して送受信する手段を含むことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、動画を表示駆動する表示ドライバ、これを備えた表示ユニット及び電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
近年の通信技術、実装技術等の発達により、携帯型の電子機器の表示部に、数字や文字といったキャラクタ文字のみならず、静止画像や動画像等のユーザにとって情報性の高い各種データが表示できるようになった。
【０００３】
このような電子機器に表示されるデータついては、種々のデータ形式が提案されている。携帯電話機を例に挙げれば、ＭＰＥＧ（Moving Picture Experts Group）の規格により圧縮して符号化された画像データを受信又は送信する技術が提案されている。
【０００４】
例えば、ＭＰＥＧ−４の規格は、インターネット等を介したストリーム分配、携帯マルチメディア情報端末、マルチメディア放送等の各種アプリケーションを想定し、従来のＭＰＥＧ−１、ＭＰＥＧ−２の規格による符号化効率を高めると共に、コンピュータグラフフィックス（Computer Graphics：ＣＧ）画像や音楽の合成等を実現するオブジェクト操作等を可能にするマルチメディア符号化方式として規格化されている。
【０００５】
このＭＰＥＧ−４の規格では、ＱＣＩＦ（Quarter Common Intermediate Format）から高解像度テレビ（High Definition TeleVision：ＨＤＴＶ）までの多様な映像フォーマットに柔軟に対応し、６４ｋｂｐｓ（bit per second）未満の低ビットレートから１．５Ｍｂｐｓ以上の高ビットレートまでを網羅すると共に、モバイルでの応用を含む無線環境を考慮して、エラー耐性が強化されている。
【０００６】
このようなＭＰＥＧ−４の規格は、統合規格として、種々のアプリケーションに最適なプロファイルが規格化されている。モバイルでの応用向けに規格化されたシンプル・プロファイルは、最もコンパクトな規格として全てのプロファイルに共通化されるビデオ符号化及びエラー耐性についてのみ規定される。
【０００７】
ＭＰＥＧ−４の規格におけるビデオ符号化は、ＭＰＥＧ−１の規格やＭＰＥＧ−２の規格と同様に、動き補償フレーム間予測符号化方式（Motion Compensated Interframe Prediction Coding：ＭＣ）と、離散コサイン変換（Discrete Cosine Transform：ＤＣＴ）とを組み合わせ、ハフマン符号化により効率的な符号化が行われる。
【０００８】
ＭＰＥＧ−４の規格におけるエラー耐性は、例えば符号化されたデータをパケット化し、パケットごとに再同期信号を挿入したり、リバーシブル可変長符号（Reversible Variable Length Code：ＲＶＬＣ）の採用により無線環境によりデータの欠落が予想される符号化データ列（ビットストリーム）に対して逆方向の復号化を可能にしたりして、そのデータ回復機能を担保する。
【０００９】
ＭＰＥＧ−４の規格により符号化されたビデオや音声の信号は、一般に多重化された状態で伝送される。この多重化は、互いに同期化される必要があるビデオ信号とオーディオ信号との間で行われたり、これら信号と他のＣＧデータやテキストデータ等と多重化される。
【００１０】
従って、デコード側で多重化されたビットストリームから各種信号（ビデオ信号やオーディオ信号等）を分離することが行われ、それぞれ対応する再生装置（表示装置や音声出力装置）に対して供給することによって、各種マルチメディア情報の出力を行うことができる。
【００１１】
従来、デコード側では、多重化されたビットストリームから、例えばビデオ符号化データとオーディオ符号化データを分離していた。そして、分離した各符号化データを、それぞれＭＰＥＧ−４の該当する規格のデコード回路に供給する。ＭＰＥＧ−４の規格のビデオ符号化データのデコード回路は、復号化したビデオ信号を表示部に出力する。ＭＰＥＧ−４の規格のオーディオ符号化データのデコード回路は、復号化した音声信号をスピーカに出力する。
【００１２】
このようなＭＰＥＧ−４の規格の各種符号化データのデコード回路を備えたデコーダＩＣが１チップ化されており、各デコード回路で復号化されたデータが対応する再生装置に供給され、マルチメディア情報の出力等を可能にしている。
【００１３】
しかしながら、例えば再生装置として液晶パネル等からなる表示装置を考えた場合、例えば毎秒１５分の１秒ごとに１フレームの表示データが圧縮された圧縮データがデコーダ回路に供給されるため、液晶パネル等を含む表示部の表示領域に表示される動画像について、前のフレームとのつながりに違和感が生ずるという問題があった。
【００１４】
これは、液晶パネル等の表示部を表示駆動するために表示データを記憶させるフレームバッファからは、人間の視覚特性を考慮して固定的に６０分の１秒ごとに表示データが読み出されるにもかかわらず、フレームバッファにはこの読み出しタイミングと非同期で、デコードされた表示データが書き込まれることに起因する。すなわち、フレームバッファに記憶される１フレーム分の表示データには、前後のフレームの表示データが混在する状態となるためである。従って、人間の視覚特性を考慮して固定的に６０分の１秒ごとに表示データが読み出された場合に、前後のフレームのつながりに違和感が生ずることになる。
【００１５】
さらに、モバイルの応用として、例えば携帯電話機内で１チップ化されたＭＰＥＧデコーダＩＣを適用する場合、復号化された表示データが伝送されるバスで機器を構成する各ＩＣが接続されることになる。従って、各ＩＣにおいて、外部のバスに伝送される復号化された多量のデータを駆動するために電流が消費されることになり、消費電力が大きくなってしまう。
【００１６】
特に、モバイルの応用では、通常ＭＰＥＧ−４の規格のデコード回路として汎用的な１チップ化されたＩＣを適用する場合、一般にオーバスペックとなって機器の大型化、コスト高及び消費電力の増大を招くことになり、ユーザのニーズに合わせた最適な構成の電子機器を提供することが困難となるため、マルチメディア情報を構成する各メディア情報に最適なデコーダ回路のみを備えることが望ましい。
【００１７】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、内蔵ＲＡＭからの表示データの読み出し周期より長い周期で次のフレームの表示データが生成された場合でも、違和感のない動画表示を低消費電力で実現できる表示ドライバ、これを備えた表示ユニット及び電子機器を提供することにある。
【００１８】
【課題を解決するための手段】
上記課題を解決するために本発明は、内蔵するＲＡＭから所与の読み出し周期で読み出される表示データに基づいて表示部を表示駆動する表示ドライバであって、表示データが圧縮されたものであって、前記読み出し周期より長い周期で入力される圧縮データを順次記憶し、その記憶順序に従って出力する先入れ先出し記憶手段と、前記先入れ先出し記憶手段から出力された圧縮データの伸張処理を行う伸張処理手段と、前記伸張処理手段によって前記読み出し周期で出力された表示データを、少なくとも１フレーム分記憶するＲＡＭと、前記ＲＡＭに記憶された表示データに基づいて、前記表示部を表示駆動する表示駆動手段とを含むことを特徴とする。
【００１９】
ここで、表示データは、動画データのみならず、静止画データをも含んでも良い。
【００２０】
本発明によれば、表示駆動手段によって表示駆動される表示データを内蔵するＲＡＭから読み出すための読み出し周期は、人間の視覚特性によって例えば毎秒６０フレームとして固定的に決められているときに、この固定的な読み出し周期よりも長い周期で入力される圧縮データを、一旦先入れ先出し記憶手段に格納する。そして、伸張処理手段により、先入れ先出し記憶手段に格納された圧縮データを伸張処理を行う際に、この伸張結果の出力周期を読み出し周期とし、少なくとも１フレーム分の表示データを記憶するＲＡＭに書き込む。これにより、固定的に決められる読み出し周期に同期して、フレームバッファとしてのＲＡＭに次のフレームの表示データを書き込むことができるので、ＲＡＭに前後のフレームの表示データが混在した状態で、ＲＡＭからの読み出しが行われる状況を回避することができ、動画表示の視認性を大幅に向上させることができる。
【００２１】
なお、ＲＡＭへの書き込み周期として読み出し周期としたが、読み出し周期と同等であれば良い。従って、伸張処理手段の伸張処理周期がどのような周期であってもよく、結果的にＲＡＭに書き込まれる表示データが生成される周期が、当該読み出し周期と同等であればよい。
【００２２】
また本発明は、前記伸張処理手段によって伸張処理された表示データの前記ＲＡＭへの書き込みは、前記表示駆動手段による前記ＲＡＭからの表示データの１走査ライン単位の読み出しよりも少なくとも１走査ライン先行して行われ、かつ前記読み出し速度以上で行われることを特徴とする。
【００２３】
ここで、読み出し速度というのは、表示部の表示領域の１走査ラインに対応するＲＡＭの記憶領域の１走査ライン分の表示データの読み出し速度をいう。
【００２４】
従って本発明によれば、表示データの書き込みが行われる場合、この書き込みを読み出しに先行させ、かつ１走査ライン分の書き込み速度が１走査ライン分の読み出し速度以上とすることでメモリへの書き込みが読み出しに追い越されることがなくなり、ＲＡＭから読み出される表示データは常に新しいフレームの表示データであることが保証される。これにより、前のフレームとのつながりに違和感がなくなり、特に動画の視認性を大幅に向上させることができるようになる。
【００２５】
また本発明は、各フレームの表示データを書き込む場合において、表示する走査ラインに対応するＲＡＭの記憶領域への当該フレームの表示データの書き込みが、その記憶領域から当該表示データの読み出しに先行して行われることを特徴とする。
【００２６】
本発明によれば、表示される走査ラインに着目した場合、各フレームにおいて、読み出しが行われる記憶領域に記憶された表示データは、既に書き込みが行われているため、読み出される表示データは常に当該フレームにおいて新しい表示データであることが保証される。これは、１走査ラインずつ読み出される場合に限らず、例えば４ライン同時選択のＭＬＳ（Multi Line Selection）駆動によって４走査ラインの表示データが同時に読み出される場合であっても、同様である。したがって、表示部が液晶パネルであった場合に、ＴＦＴやアクティブマトリックス方液晶表示パネルであってもよし、単純マトリクス型液晶表示パネルの表示駆動にも適用することができる。
【００２７】
また本発明は、前記伸張処理手段は所与の動作クロックに基づいて動作するものであって、前記伸張処理手段によって伸張された表示データが前記ＲＡＭに対して少なくとも１フレーム分出力された場合、前記動作クロックを停止する手段を含むことを特徴とする。
【００２８】
本発明によれば、ＲＡＭからの読み出し周期よりも長い周期でしか、伸張処理手段の伸張処理対象となる圧縮データが供給されないため、伸張処理を行わない期間だけ、動作クロックを停止させることによって、伸張処理結果が不要な期間の動作に伴う電流の消費を低減させることができる。
【００２９】
また本発明は、前記伸張処理手段は、前記ＲＡＭから１フレーム分の表示データの読み出し開始を示す垂直同期信号に基づいて、前記先入れ先出し記憶手段から出力された圧縮データの伸張処理を開始することを特徴とする。
【００３０】
ここで、垂直同期信号は、１フレーム分の表示駆動を開始すべく、ＲＡＭに記憶された表示データの読み出し開始を意味する信号である。
【００３１】
本発明によれば、この垂直同期信号に基づいて伸張処理手段の出力タイミングを容易に制御することができるので、ＲＡＭからの読み出しタイミングと、ＲＡＭへの書き込みタイミング制御を簡素化して実現することができる。
【００３２】
また本発明は、内蔵するＲＡＭから所与の読み出し周期で読み出される表示データに基づいて表示部を表示駆動する表示ドライバであって、表示データが圧縮されたものであって、前記読み出し周期より長い周期で入力される圧縮データの伸張処理を行う伸張処理手段と、前記伸張処理手段によって伸張された表示データを順次記憶し、その記憶順序に従って前記読み出し周期で出力する先入れ先出し記憶手段と、前記先入れ先出し記憶手段から出力された表示データを少なくとも１フレーム分記憶するＲＡＭと、前記ＲＡＭに記憶された表示データに基づいて、前記表示部を表示駆動する表示駆動手段とを含むことを特徴とする。
【００３３】
本発明によれば、表示駆動手段によって表示駆動される表示データを内蔵するＲＡＭから読み出すための読み出し周期は、人間の視覚特性によって例えば毎秒６０フレームとして固定的に決められているときに、この固定的な読み出し周期よりも長い周期で入力される圧縮データを、伸張処理手段で伸張処理してから一旦先入れ先出し記憶手段に格納する。そして、この先入れ先出し記憶手段の出力周期を読み出し周期とし、少なくとも１フレーム分の表示データを記憶するＲＡＭに書き込む。これにより、固定的に決められる読み出し周期に同期して、フレームバッファとしてのＲＡＭに、次のフレームの表示データを書き込むことができるので、ＲＡＭに前後のフレームの表示データが混在した状態で、ＲＡＭからの読み出しが行われる状況を回避することができ、動画表示の視認性を大幅に向上させることができる。
【００３４】
なお、ＲＡＭへの書き込み周期として読み出し周期としたが、読み出し周期と同等であれば良い。従って、伸張処理手段の伸張処理周期がどのような周期であってもよく、結果的にＲＡＭに書き込まれる表示データが生成される周期が、当該読み出し周期と同等であればよい。
【００３５】
また本発明は、前記圧縮データが入力される入力端子と、前記ＲＡＭに記憶された表示データに基づいて、前記表示部を表示駆動するための信号を出力する出力端子とを含むことを特徴とする。
【００３６】
本発明によれば、上述した表示ドライバを半導体装置に集積するように構成した。これにより、伸張処理手段をＲＡＭとともに内蔵することによって、復号化された表示データが伝送されるバスで機器を構成する各ＩＣが接続されることがなくなり、復号化された多量のデータの駆動に伴う電流消費を大幅に削減することができる。
【００３７】
また本発明は、前記入力端子に入力される圧縮データは、１又は複数の種類の圧縮データが多重化された多重化データから分離された圧縮データであって、前記伸張処理手段は、前記多重化データから分離された圧縮データについて伸張処理を行うことを特徴とする。
【００３８】
本発明によれば、一般的に各種メディアに対応した符号化データが多重化された多重化データが入力された場合であっても、機器内の他のメディアに対応した部分を変更することなく、例えば表示部に好適の規格の伸張処理手段を内蔵させるだけでよいので、マルチメディア情報の処理が可能な電子機器の構成を簡素化することができる。
【００３９】
また本発明は、前記圧縮データは、所与の圧縮規格にしたがって圧縮処理されることを特徴とする。
【００４０】
また本発明は、前記所与の圧縮規格は、ＭＰＥＧ規格であることを特徴とする。
【００４１】
本発明によれば、圧縮データの圧縮処理方法が規格に従って行われる汎用的な圧縮処理、或いは伸張処理を実現すればよいため、本発明にかかる電子機器を低コストで提供することができる。
【００４２】
また本発明に係る表示ユニットは、上記いずれか記載の表示ドライバと、前記表示ドライバによって表示駆動される表示部とを含むことを特徴とする。
【００４３】
また本発明は、前記表示部は、複数の第１の電極と第２の電極により駆動される電気光学素子を有するパネルであって、前記複数の第１の電極を駆動する上記いずれか記載の表示ドライバと、前記複数の第２の電極を走査駆動する走査駆動ドライバとを含むことを特徴とする。
【００４４】
本発明によれば、低消費電力化を実現し、視認性に優れた表示ユニットを提供することができる。
【００４５】
また本発明に係る電子機器は、上記いずれか記載の表示ドライバと、１又は複数の種類の圧縮データが多重化された多重化データから、前記表示ドライバに対応する圧縮データを分離し、前記表示ドライバに当該圧縮データを供給する分離手段と、前記表示ドライバによって表示駆動される表示部とを含むことを特徴とする。
【００４６】
本発明によれば、一般的に各種メディアに対応した符号化データが多重化された多重化データが入力された場合であっても、機器内の他のメディアに対応した部分を変更することなく、例えば表示部に好適の規格の伸張処理手段を内蔵させるだけでよいので、マルチメディア情報の処理に最適な構成の電子機器を提供することができる。
【００４７】
また本発明は、前記多重化データを所与の通信ネットワークを介して送受信する手段を含むことを特徴とする。
【００４８】
これにより、低コスト化、低消費電力化が可能な携帯電話機や携帯情報端末機器を提供することができる。
【００４９】
なお本発明としては、以下のようにしても良い。
【００５０】
すなわち本発明は、少なくとも１フレーム分の表示データを記憶するメモリと、所与の表示タイミングを生成するタイミング生成回路とを有する表示コントローラにより、３フレーム以上連続した同一画像を含む画像を表示するための表示データに基づいて表示部を表示駆動するための表示コントロール方法であって、各フレームの表示データを書き込む場合において、表示する走査ラインに対応するメモリの記憶領域への当該フレームの表示データの書き込みが、その記憶領域から当該表示データの読み出しに先行して行われることを特徴とする。
【００５１】
ここで、３フレーム以上連続した同一画像を含む画像の表示データというのは、例えば１秒間に６０フレームずつ（フレーム周波数が６０Ｈｚの状態で）メモリから表示データが読み出されている場合、１秒間に２０フレームから２５フレーム程度以下のフレーム数がメモリに書き込まれるときの表示データを意味する。すなわち、上述したフレーム周波数で表示データを読み出す必要があるため、メモリに記憶された表示データを複数フレーム以上連続して同一のフレーム画像が読み出されることになる。
【００５２】
また本発明は、前記表示データの書き込みは、少なくとも１走査ライン以上前記読み出しに先行することを特徴とする。
【００５３】
また本発明は、制御対象の走査ラインに対して前記表示データの書き込みが行われた後、当該走査ラインの表示データが読み出されることを特徴とする。
【００５４】
また本発明は、所与のフレーム同期タイミングを基準に1フレーム分の表示データの書き込みが終了後、次のフレーム同期タイミングまで前記表示データの書き込みを停止することを特徴とする。
【００５５】
また本発明は、少なくとも１フレーム分の表示データを記憶するメモリと、所与の表示タイミングを生成するタイミング生成回路とを有する表示コントローラにより、３フレーム以上連続した同一画像を含む画像を表示するための表示データに基づいて表示部を表示駆動するための表示コントロール方法であって、各フレームの表示データを書き込む場合において、表示する走査ラインに対応するメモリの記憶領域への当該フレームの表示データの書き込みが、その記憶領域から当該表示データの読み出しに先行して行われることを特徴とする。
【００５６】
また本発明は、前記表示データの読み出しは、少なくとも１走査ライン以上の表示データの書き込みに先行することを特徴とする。
【００５７】
また本発明は、制御対象の走査ラインに対して前記表示データの読み出しが行われた後、当該走査ラインの表示データが書き込まれることを特徴とする。
【００５８】
また本発明は、前記メモリに書き込まれる表示データは、前記表示コントローラによって生成された表示タイミングに同期して入力されることを特徴とする。
【００５９】
また本発明は、３フレーム以上連続した同一画像を含む画像を表示するための表示データに基づいて、表示部を表示駆動するための表示コントローラであって、所与の表示タイミングを生成するタイミング生成回路と、少なくとも１フレーム分の表示データを記憶するメモリと、前記表示部を表示駆動するために、前記表示タイミングに基づいて前記メモリに記憶された１走査ライン分の表示データの読み出しを制御する第１の制御回路と、前記読み出しに先行して、前記表示タイミングとは非同期で入力される１走査ライン分の表示データを、前記メモリに記憶された前記表示データの読み出し速度以上の速度で前記メモリに書き込む第２の制御回路とを含むことを特徴とする。
【００６０】
また本発明は、前記第２の制御回路は、少なくとも１走査ライン以上前記読み出しに先行することを特徴とする。
【００６１】
また本発明は、制御対象の走査ラインに対して前記表示データの書き込みが行われた後、当該走査ラインの表示データが読み出されることを特徴とする。
【００６２】
また本発明は、所与のフレーム同期タイミングを基準に1フレーム分の表示データの書き込みが終了後、次のフレーム同期タイミングまで前記表示データの書き込みを停止することを特徴とする。
【００６３】
また、本発明は、３フレーム以上連続した同一画像を含む画像を表示するための表示データに基づいて、表示部を表示駆動するための表示コントローラであって、所与の表示タイミングを生成するタイミング生成回路と、少なくとも１フレーム分の表示データを記憶するメモリと、前記表示部を表示駆動するために、前記表示タイミングに基づいて前記メモリに記憶された１走査ライン分の表示データの読み出しを制御する第１の制御回路と、前記読み出しに先行して、前記表示タイミングとは非同期で入力される１走査ライン分の表示データを、前記メモリに記憶された前記表示データの読み出し速度以上の速度で前記メモリに書き込む第２の制御回路とを含み、各フレームの表示データを書き込む場合において、表示する走査ラインに対応するメモリの記憶領域への当該フレームの表示データの書き込みが、その記憶領域から当該表示データの読み出しに先行して行われることを特徴とする。
【００６４】
また本発明は、前記第１の制御回路は、少なくとも１走査ライン以上前記書き込みに先行することを特徴とする。
【００６５】
また本発明は、制御対象の走査ラインに対して前記表示データの読み出しが行われた後、当該走査ラインの表示データが書き込まれることを特徴とする。
【００６６】
また本発明は、前記表示タイミングを出力する手段を含むことを特徴とする。
【００６７】
また本発明は、複数の第１の電極と複数の第２の電極により駆動される電気光学素子を有するパネルと、前記複数の第１の電極を駆動するための上記いずれかに記載の表示コントローラと、前記複数の第２の電極を走査駆動する走査駆動ドライバとを含むことを特徴とする。
【００６８】
また本発明は、上記記載の表示ユニットと、前記表示ユニットに対し、前記表示データを供給する回路とを含むことを特徴とする。
【００６９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００７０】
１．  本実施形態における表示ドライバ
本実施形態における表示ドライバは、フレームバッファとして表示データを記憶する表示データＲＡＭを内蔵し、ＭＰＥＧ−４の規格で表示データが圧縮された圧縮データを伸張するＭＰＥＧデコード回路と、表示データＲＡＭからの表示データの読み出し周期よりも長い周期で供給される圧縮データの緩衝バッファとして先入れ先出し記憶装置（First-In First-Out Memory：以下、ＦＩＦＯメモリと略す。）とを含んで、１チップ化されていることを特徴としている。
【００７１】
１．１  構成
図１に、本実施形態における表示ドライバが適用されたＲＡＭ内蔵表示ドライバＩＣの構成の概要を示す。
【００７２】
本実施形態におけるＲＡＭ内蔵ドライバＩＣ１００は、少なくとも１フレーム分の表示データを記憶する表示データＲＡＭ１０２と、入力端子１０４を介してＩＣ外部から入力される圧縮データを伸張（デコード）するＭＰＥＧデコーダ回路１０６とを含み、液晶ディスプレイ（Liquid Crystal Display：以下、ＬＣＤと略す。）タイミングコントロール回路１０８によって制御される。
【００７３】
表示データＲＡＭ１０２の記憶領域は、表示部としてＩＣ外部に設けられた液晶パネル１１０の表示領域と対応している。そのため、表示領域の走査ラインと、当該走査ラインに対応した表示データＲＡＭ１０２の記憶領域における走査ラインとはそれぞれ関連付けられる。
【００７４】
ＲＡＭ内蔵表示ドライバＩＣ１００は、液晶駆動回路を内蔵し、ＬＣＤタイミングコントロール回路１０８によって読み出し周期として例えば６０分の１秒ごとに生成される表示タイミングにしたがって、表示データＲＡＭ１０２から読み出された表示データに対応する駆動電圧を、液晶パネル１１０を表示駆動するための出力端子としての信号電極１１２を介して液晶パネル１１０に印加する。ここでは、信号電極のみを設けて信号駆動用のＸドライバＩＣとして説明するが、走査用のＹドライバＩＣの機能を含めて構成するようにしても良い。
【００７５】
ＭＰＥＧデコーダ回路１０６は、ＭＰＥＧ−４の規格により圧縮されたビデオ符号化データを、表示データＲＡＭから読み出して表示駆動する周期である例えば６０分の１秒周期と同等の周期で１フレーム分の表示データとしてデコード出力することができるようになっている。
【００７６】
この際、ＭＰＥＧデコーダ回路１０６は、バッファ１１４に、前フレームのデコード結果を格納し、適宜当該前フレームのデコード結果を参照しながら順次後続するフレームの表示データのデコードを行う。
【００７７】
本実施形態におけるＲＡＭ内蔵ドライバＩＣ１００は、表示データＲＡＭ１０２から読み出される周期である６０分の１秒より長い周期で入力される圧縮データをバッファリングするためのＦＩＦＯメモリ１１６が設けられている。
【００７８】
ＦＩＦＯメモリ１１６は、ＩＣ外部から表示データが圧縮された圧縮データとしてビットストリームを順次記憶する。このビットストリームは、例えば１５分の１秒ごとに１フレーム分の表示データが圧縮された圧縮データとなるように供給される。従って、ＦＩＦＯメモリ１１６は、例えば１５分の１秒ごとに、１フレーム分の表示データが圧縮された圧縮データをＭＰＥＧデコーダ回路１０６に対して供給する。
【００７９】
ＭＰＥＧデコーダ回路１０６は、ＬＣＤタイミングコントロール回路１０８から指示されたタイミングで、ＦＩＦＯメモリ１１６から供給された圧縮データのデコードを行い、１５分の１秒ごとに６０分の１秒の間、１フレーム分の表示データをデコード出力する。
【００８０】
ＭＰＥＧデコーダ回路１０６によって伸張された表示データは、ＲＧＢ変換回路１１８により、ＹＵＶ形式からＲＧＢ形式の表示データに変換され、表示データＲＡＭから読み出して表示駆動する周期である例えば６０分の１秒周期と同等の周期で表示すべき領域に対応した表示データＲＡＭ１０２の記憶領域に書き込まれる。
【００８１】
すなわち、ＭＰＥＧデコーダ回路１０６からデコード出力は、表示データＲＡＭ１０２からの読み出し周期に同期して、新しいフレームの表示データが書き込まれる。
【００８２】
１．２  動作タイミング
図２に、本実施形態のＲＡＭ内蔵表示ドライバＩＣの動作タイミングの一例を示す。
【００８３】
ここでは、表示データＲＡＭ１０２から表示駆動用に表示データが読み出される６０分の１秒単位で動作タイミングを示す。
【００８４】
周期Ｔ1の１５分の１秒で、外部からＦＩＦＯメモリ１１６にビットストリームが順次入力された結果、１フレーム分の表示データが圧縮された圧縮データが完成すると、ＦＩＦＯメモリ１１６はＭＰＥＧデコーダ回路１０６に当該圧縮データを出力する。
【００８５】
ＬＣＤタイミングコントロール回路１０８は、６０分の１秒単位で周期的に表示用垂直同期信号Ｖｓｙｎｃを生成し、この表示用Ｖｓｙｎｃに同期して、表示データＲＡＭ１０２から１フレーム分の表示データを読み出させ、図示しない液晶駆動回路により液晶パネル１１０を表示駆動させる。
【００８６】
また、ＬＣＤタイミングコントロール回路１０８は、この表示用Ｖｓｙｎｃに基づいて、ＦＩＦＯメモリ１１６から圧縮データを順次供給する１５分の１秒単位のスタートパルスをＭＰＥＧデコーダ回路１０６に供給する。
【００８７】
さらに、ＬＣＤタイミングコントロール回路１０８は、このスタートパルスの立ち上がりから次の表示用Ｖｓｙｎｃの立ち上がりまで論理レベル「Ｈ」となるデコード制御信号をＭＰＥＧデコーダ回路１０６に供給する。
【００８８】
ＭＰＥＧデコーダ回路１０６は、ＬＣＤタイミングコントロール回路１０８から供給されるスタートパルスをトリガにして、ＦＩＦＯメモリ１１６から供給された圧縮データのデコードを開始する。
【００８９】
またＭＰＥＧデコード回路１０６は、所与の動作クロックに同期してデコードを行うようになっており、当該動作クロックがデコード制御信号によってマスク制御されるようになっている。
【００９０】
すなわち、ＬＣＤタイミングコントロール回路１０８から供給されたデコード制御信号の論理レベルが「Ｈ」のとき、ＭＰＥＧデコード回路１０６において、動作クロックはマスクされず圧縮データの伸張処理を行う。一方、ＭＰＥＧデコード回路１０６は、デコード制御信号の論理レベルが「Ｌ」とのき、動作クロックがマスクされ、供給される動作クロックが停止状態となることで、伸張処理動作が停止する。
【００９１】
これにより、伸張処理対象となる圧縮データが１５分の１秒ごとにしか供給されないため、残りの時間にＭＰＥＧデコード回路１０６のデコード処理の動作は無駄となることから、ほぼ６０分の１秒の伸張処理後の残りの時間は動作を停止させて、消費電力の低減を図る。
【００９２】
ＭＰＥＧデコーダ回路１０６は、スタートパルスをトリガにしてデコードを開始すると共に、デコード結果を順次ＲＧＢ変換回路１１８で変換後、表示データＲＡＭ１０２に書き込む。
【００９３】
このデコードした表示データの表示データＲＡＭ１０２への書き込みのための書き込みクロックは、ＬＣＤタイミングコントロール回路１０８によって生成される。ＬＣＤタイミングコントロール回路１０８は、ＭＰＥＧデコーダ回路１０６のデコード開始を制御するため、予め決められるデコード出力タイミングに応じた書き込みクロックを生成することができる。
【００９４】
ＬＣＤタイミングコントロール回路１０８によって生成される書き込みクロックは、６０分の１秒ごとに固定的に生成される表示データＲＡＭ１０２からの表示データの読み出しクロックに対して、わずかに先行して開始され、かつ表示データの書き込みがその読み出しより早く完了するように生成される。
【００９５】
図３に、本実施形態におけるＲＡＭ内蔵ドライバＩＣ１００の表示データＲＡＭ１０２の書き込み及び読み出しタイミングの一例を示す。
【００９６】
ＬＣＤタイミングコントロール回路１０８は、内部で生成された発振回路の発振出力に基づいて１フレーム単位に生成される表示用Ｖｓｙｎｃのエッジを基準に、書き込みクロックの出力を開始する。この書き込みクロックにより、１フレームの表示データが、順次１走査ラインずつ表示データＲＡＭ１０２の表示領域に対応した記憶領域に書き込まれる。
【００９７】
一方、表示用Ｖｓｙｎｃのエッジを基準に走査用ラッチパルスＬＰの出力が開始され、フレーム同期信号としての表示用Ｖｓｙｎｃに対して１走査ライン分だけ遅延させた２つ目のラッチパルスＬＰに同期して、表示データＲＡＭ１０２の表示領域に対応した記憶領域から、順次その読み出しが行われる。すなわち、書き込みを１走査ライン先行させてから、読み出しが行われる。
【００９８】
書き込みクロックは、例えば表示データＲＡＭ１０２の表示領域に対応した記憶領域のサイズがＮ走査ラインであるものとすると、Ｎ走査ラインの書き込みが終了すると、論理レベル「Ｈ」に固定され、書き込みクロックの動作が停止される。
【００９９】
これ以降、表示データＲＡＭ１０２に対し表示データの書き込みが行われる場合、１フレーム毎に書き込みタイミングと読み出しタイミングとは同様の関係をもって表示データＲＡＭ１０２へのアクセスが行われる。
【０１００】
この結果、先行して書き込みが終了した走査ラインの表示データが順次読み出される。
【０１０１】
例えば、図２に示すように周期Ｔ1のＦ11〜Ｆ14で入力されたビットストリームにより１フレーム分の表示データが圧縮された第１の圧縮データは、ＭＰＥＧデコード回路１０６によってＦ21のスタートパルスをトリガにしてデコードが開始され、ＲＧＢ変換後の非圧縮データとしての第１の表示データに変換される。
【０１０２】
ＬＣＤタイミングコントロール回路１０８は、Ｆ21のスタートパルスに同期して、図３に示したような書き込みクロックを生成し、第１の表示データを表示データＲＡＭ１０２に順次書き込む。
【０１０３】
ＬＣＤタイミングコントロール回路１０８は、内部で生成された発振回路の発振出力に基づいて例えば６０分の１秒ごとに１フレーム単位に生成される表示用Ｖｓｙｎｃのエッジを基準に、表示データＲＡＭ１０２に記憶された表示データを読み出して、液晶パネル１１０を表示駆動する。
【０１０４】
その結果、周期Ｔ2のＦ21〜Ｆ24では第１の表示データに基づいて、４フレーム連続して液晶パネル１１０を表示駆動する。
【０１０５】
同様に、本実施形態におけるＲＡＭ内蔵表示ドライバＩＣ１００は、図２に示すように周期Ｔ2のＦ21〜Ｆ24で入力されたビットストリームにより１フレーム分の第２の表示データが圧縮された第２の圧縮データに基づいて、周期Ｔ3のＦ31〜Ｆ34において、第２の表示データに従って４フレーム連続して液晶パネル１１０を表示駆動する。
【０１０６】
このように本実施形態におけるＲＡＭ内蔵表示ドライバＩＣ１００は、内蔵する表示データＲＡＭ１０２の読み出し周期よりも長い周期で供給される圧縮データを、内蔵するＭＰＥＧデコーダ回路１０６を介して、ほぼ表示データＲＡＭ１０２の読み出し周期と同等の周期で伸張した表示データを生成するようにしている。
【０１０７】
これにより、表示データＲＡＭ１０２の読み出しタイミングと書き込みタイミングとを同期させることができるので、これら両タイミングを制御することによって、表示データＲＡＭ１０２に新旧フレームの表示データを混在させる状態の発生を大幅に低減することができる。
【０１０８】
また、表示データＲＡＭ１０２からの表示データの読み出しよりも先行し、かつ早く終了するように当該表示データを表示データＲＡＭ１０２に書き込むようにしたので、表示データＲＡＭ１０２に新旧フレームの表示データが混在する状況を皆無にすることができる。その結果、表示データＲＡＭ１０２から人間の視覚特性を考慮して固定的に６０分の１秒ごとに表示データが読み出された場合であっても、前後のフレームのつながりに違和感が生ずるといった問題がなくなり、視認性に優れた動画を表示することができるようになる。
【０１０９】
１．３  比較例
ここで、図１に示した本実施形態のＲＡＭ内蔵表示ドライバＩＣ１００について、次に示す比較例を参照しながら説明する。
【０１１０】
図４に、ＭＰＥＧ−４規格のデコードＩＣが適用されて表示部を表示駆動する電子機器の構成の概要を示す。
【０１１１】
電子機器１５０は、ＭＰＥＧデコーダＩＣ（広義には、半導体装置）１５２、ＲＧＢ変換回路１５４、ＲＡＭ内蔵表示ドライバＩＣ１５６、液晶パネル１５８を含む。
【０１１２】
ここでは、電子機器１５０に内蔵された図示しない多重分離回路により、ＭＰＥＧ−４の規格の各種符号化データが多重化された多重化データから、表示用のビデオ符号化データであるＭＰＥＧ圧縮データが分離され、ＭＰＥＧデコーダＩＣ１５２に供給されている場合を示している。
【０１１３】
ＭＰＥＧデコーダＩＣ１５２は、ＭＰＥＧ−４の規格のビデオ符号化データやオーディオ符号化データ等の各種符号化データのデコード回路を備えた１チップ化されたＩＣである。
【０１１４】
ＭＰＥＧデコーダＩＣ１５２は、ＭＰＥＧ−４の規格に従って、分離されたＭＰＥＧ圧縮データをデコードする。その際、ＭＰＥＧデコーダＩＣ１５２の内部或いは外部に設けられたバッファ１６０に、前フレームのデコード結果を格納し、適宜当該前フレームのデコード結果を参照しながら順次後続するフレームの表示データのデコードを行う。
【０１１５】
ＲＧＢ変換回路１５４は、ＭＰＥＧデコーダＩＣ１５２によってデコードされた非圧縮データであるＹＵＶ形式の表示データをＲＧＢ形式の表示データに変換し、ＲＡＭ内蔵表示ドライバＩＣ１５６に供給する。
【０１１６】
ＲＡＭ内蔵表示ドライバＩＣ１５６は、液晶パネル１５８の表示領域に対応した記憶領域を有する表示データＲＡＭ１６２を含む。ＲＡＭ内蔵表示ドライバＩＣ１５６は、内蔵する図示しないＬＣＤタイミングコントロール回路によって生成される例えば６０分の１秒周期の読み出しタイミングで、表示データＲＡＭ１６２から１フレーム分の表示データを読み出し、液晶パネル１５８を表示駆動する。
【０１１７】
ＲＡＭ内蔵表示ドライバＩＣ１５６が内蔵するＲＡＭから表示データを読み出す周期は、人間の視覚特性を考慮した値である。従って、例えば通信スピードの関係で十分なデータ転送が行えず、ＭＰＥＧ−４規格のような圧縮データは伸張処理のために当該読み出し周期（概略６０分の１秒周期）で、液晶パネル１５８の表示すべき領域に対応した表示データＲＡＭ１６２に表示データを書き込むことができない場合、複数フレームにわたって同一画像を連続して読み出すことが行われる。
【０１１８】
このように図４に示した構成では、復号化された表示データは、ＩＣ外部のバスを通して、各ＩＣに接続されることになる。従って、各ＩＣにおいて、外部のバスに伝送される復号化された多量のデータを駆動するために電流が消費されることになり、消費電力が大きくなってしまう。
【０１１９】
特に、モバイルの応用では、通常ＭＰＥＧ−４の規格のデコード回路として汎用的な１チップ化されたＩＣを適用する場合、一般にオーバスペックとなって機器の大型化、コスト高及び消費電力の増大を招くことになり、ユーザのニーズに合わせた最適な構成の電子機器を提供することが困難となるため、マルチメディア情報を構成する各メディア情報に最適なデコーダ回路のみを備えることが望ましい。
【０１２０】
これに対して、図１に示した本実施形態におけるＲＡＭ内蔵表示ドライバＩＣ１００は、ＭＰＥＧデコーダ回路を内蔵するようにしたので、各ＩＣを接続するバス上には、復号前の圧縮データのみが伝送されることになり、例えば復号前のデータに比べて４分の１から数１０分の１のデータ量で済むことから、復号化された多量のデータの駆動に伴う電流消費を大幅に削減することができる。
【０１２１】
しかも、一般的に各種メディアに対応した符号化データが多重化された多重化データが入力された場合であっても、機器内の他のメディアに対応した部分を変更することなく、例えば液晶パネル１１０に好適の規格のデコーダ回路を内蔵させるだけでよいので、最適な構成の電子機器を提供することができる。
【０１２２】
１．４  表示ユニットへの適用
図５に、本実施形態におけるＲＡＭ内蔵表示ドライバＩＣ１００をＸドライバＩＣとして適用して表示ユニットを構成した場合の構成例の一例を示す。
【０１２３】
この表示ユニット２００は、ＭＰＵ（マイクロプロセッサユニット）２１０によって生成される静止画データ、或いはＭＰＥＧ圧縮データに対応した画像を表示パネル１１０に表示させる。
【０１２４】
ＭＰＵ２１０は、例えば移動体通信網等の通信ネットワークを介して受信したＭＰＥＧ−４の規格の各メディアの符号化データが多重化された多重化データから、ビデオ符号化データをしてＭＰＥＧ圧縮データとして表示ユニット２００に供給する。
【０１２５】
また、ＭＰＵ２１０は、テキストデータ等の静止画データを生成し、表示ユニット２００に供給する。
【０１２６】
表示ユニット２００は、液晶パネル１１０と、この液晶パネル１１０の信号駆動用で図１で示したＲＡＭ内蔵表示ドライバＩＣ１００と同等の構成を有するＲＡＭ内蔵表示ドライバＩＣ２２０と、走査駆動用のＹドライバＩＣ２３０とを含む。
【０１２７】
液晶パネル１１０は、例えば電気光学素子を有するマトリクスパネルであり、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。液晶パネル１１０としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極（第１の電極）が形成された第１基板と、コモン電極（第２の電極）が形成された第２基板との間に、液晶が封入される。液晶パネル１１０は薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（ＴＦＤ）等の三端子素子、二端子素子を用いたアクティブマトリクスパネルであっても良い。これらのアクティブマトリクスパネルも、ＲＡＭ内蔵表示ドライバＩＣ２２０により駆動される複数の信号電極（第１の電極）と、走査駆動用のＹドライバＩＣ２３０により走査駆動される複数の走査電極（第２の電極）を有する。
【０１２８】
液晶パネル１１０には静止画と動画とを同時に表示可能である。この場合、ＭＰＵ２１０によって供給された動画データの画像サイズによって定められる動画表示領域と、それ以外の静止画表示領域（テキストデータ表示領域）の各領域が液晶パネル１１０に対して、ＭＰＵ２１０からの表示コマンドにより設定される。
【０１２９】
ＲＡＭ内蔵表示ドライバＩＣ２２０は、走査駆動用ＹドライバＩＣ２３０用の制御回路を備え、ＹドライバＩＣ２３０に対して走査タイミングを指示すると共に、ＭＰＵ２１０によって表示コマンドによって指示された静止画表示領域に対応した表示データＲＡＭ１０２の記憶領域に、直接静止画データを書き込むことができるようになっている。
【０１３０】
１．５  表示ドライバの他の構成例
上述したような表示データＲＡＭ１０２から人間の視覚特性を考慮して固定的に６０分の１秒ごとに表示データが読み出された場合であっても、前後のフレームのつながりに違和感をなくすことができるＲＡＭ内蔵表示ドライバＩＣの構成は、図１に示したものに限定されることはない。
【０１３１】
図６に、本実施形態におけるＲＡＭ内蔵表示ドライバＩＣの他の構成例を示す。
【０１３２】
ただし、図１に示したＲＡＭ内蔵表示ドライバＩＣ１００と同一部分には同一符号を付し、適宜説明を省略する。
【０１３３】
このＲＡＭ内蔵ドライバＩＣ３００は、表示データＲＡＭ１０２と、ＭＰＥＧデコーダ回路３０２とを含み、ＬＣＤタイミングコントロール回路３０４によって制御される。
【０１３４】
このＲＡＭ内蔵表示ドライバＩＣ３００は、液晶駆動回路を内蔵し、ＬＣＤタイミングコントロール回路３０４によって読み出し周期として例えば６０分の１秒ごとに生成される表示タイミングにしたがって、表示データＲＡＭ１０２から読み出された表示データに対応する駆動電圧を、液晶パネル１１０を表示駆動するための出力端子としての信号電極１１２を介して液晶パネル１１０に印加する。ここでは、信号電極のみを設けて信号駆動用のＸドライバＩＣとして説明するが、走査用のＹドライバＩＣの機能を含めて構成するようにしても良い。
【０１３５】
ＭＰＥＧデコーダ回路３０２は、ＭＰＥＧ−４の規格により圧縮されたビデオ符号化データを、１フレーム分の表示データとしてデコード出力する。
【０１３６】
この際、ＭＰＥＧデコーダ回路３０２は、バッファ１１４に、前フレームのデコード結果を格納し、適宜当該前フレームのデコード結果を参照しながら順次後続するフレームの表示データのデコードを行う。
【０１３７】
ＭＰＥＧデコーダ回路３０２は、一般的にＭＰＥＧ−４の規格により各メディアの圧縮データが多重化された多重化データが１５分の１秒ごとに供給されることから、ほぼ１５分の１秒単位でデコード出力する。
【０１３８】
ＦＩＦＯメモリ１１６は当該デコード出力をＲＧＢ変換回路１１８によって変換されたＲＧＢ形式の表示データを順次記憶し、ＬＣＤタイミングコントロール回路３０４からの指示によって、６０分の１秒ごとに記憶した表示データが出力され表示データＲＡＭ１０２に書き込みが行われる。
【０１３９】
この場合も、図３に示したように、表示データの書き込みは読み出しに少なくとも１走査ライン先行し、１走査ラインの書き込み速度が１走査ラインの読み出し速度よりも速く行われる。
【０１４０】
このような構成のＲＡＭ内蔵表示ドライバＩＣ３００も、図５で示した表示ユニットに対して、同様に適用することが可能である。
【０１４１】
２．  本実施形態における電子機器の構成例
図７（Ａ）に、本実施形態における多重化データの多重分離の原理的な概念図を示し、図７（Ｂ）に従来における多重化データの多重分離の原理的な概念図を示す。
【０１４２】
本実施形態では、図７（Ａ）に示すように例えば所与の圧縮規格で圧縮された音声圧縮データ、オーディオ圧縮データ及びビデオ圧縮データが多重化された多重化データ４００が、多重分離回路４０２で音声圧縮データ、オーディオ圧縮データ、ビデオ圧縮データに分離される。
【０１４３】
例えば分離された音声圧縮データは、音声出力インタフェース部４０４において、所与の圧縮規格にしたがって音声復号化され、ＩＦ回路を介してスピーカ４０６に出力される。また、分離されたビデオ圧縮データは、画像出力インタフェース部４０８において、例えばＭＰＥＧ−４の規格に従ってビデオ復号化され、ＩＦ回路を介して表示部４１０に出力される。
【０１４４】
一方、カメラ４１２によって入力された音声信号は、画像入力インタフェース部４１４において、ＩＦ回路を介してエンコーダで例えばＭＰＥＧ−４の規格にしたがってビデオ符号化され、多重分離回路４０２に供給される。
【０１４５】
多重分離回路４０２は、この画像入力インタフェース部４１４から入力されたビデオ圧縮データを多重化して、多重化データ４００を生成する。
【０１４６】
これに対して従来では、図７（Ｂ）に示すように例えば所与の圧縮規格で圧縮された音声圧縮データ、オーディオ圧縮データ及びビデオ圧縮データが多重化された多重化データ４００が、多重分離回路及び各圧縮データのデコーダ及びエンコーダを含む圧縮伸張回路４２０に入力される。
【０１４７】
圧縮伸張回路４２０の多重分離回路は、多重化データ４００から音声圧縮データ、オーディオ圧縮データ、ビデオ圧縮データを分離する。
【０１４８】
例えば分離された音声圧縮データは、圧縮伸張回路４００のデコーダにより、所与の圧縮規格にしたがって音声復号化され、ＩＦ回路４２２に伝送され、スピーカ４０６に出力される。また、分離されたビデオ圧縮データは、圧縮伸張回路４２０のデコーダにより、例えばＭＰＥＧ−４の規格に従ってビデオ復号化され、ＩＦ回路４２４に伝送され表示部４１０に出力される。
【０１４９】
一方、カメラ４１２によって入力された音声信号は、ＩＦ回路４２６を介して圧縮伸張回路４２０に伝送され、圧縮伸張回路４２０のエンコーダにより、例えばＭＰＥＧ−４の規格にしたがってビデオ符号化される。
【０１５０】
このビデオ符号化されたビデオ圧縮データは、圧縮伸張回路４２０の多重分離回路により、多重化され、多重化データ４００が生成される。
【０１５１】
このように、従来では図７（Ｂ）に示すように汎用的、若しくはオーバスペックのデコーダ又はエンコーダを内蔵する圧縮伸張回路が設けられ、しかも非圧縮データが各ＩＦ回路に伝送されるのに対して、本実施形態では図７（Ａ）に示すように各インタフェース部に対して、データ量の少ない圧縮データを伝送すればよいため、バス駆動に伴う電流消費を低減することができる。
【０１５２】
また、スピーカ４０６、マイク４１２、表示部４１０等の入出力装置に合わせた規格のデコーダ又はエンコーダを、各インタフェース部に設けることができるので、装置構成の最適化が可能となる。
【０１５３】
以下、このような電子機器の構成について具体的に説明する。
【０１５４】
２．１  第１の構成例
図８に、本実施形態におけるＲＡＭ内蔵表示ドライバＩＣを適用した電子機器の第１の構成例を示す。
【０１５５】
電子機器５００は、表示ユニット５０２と、音声処理ＩＣ５０４と、ＣＭＯＳ−ＣＣＤインタフェース回路５０６と、多重分離回路５０８と、制御回路５１０を含む。
【０１５６】
表示ユニット５０２は、電気光学素子を有するマトリクスパネル例えばカラー液晶パネル（広義には、表示部）１１０と、図１又は図６に示したＲＡＭ内蔵表示ドライバＩＣ５１２含む。
【０１５７】
液晶パネル１１０には、図５で説明したように、静止画と動画とを同時に表示可能である。この場合、液晶パネル１１０の表示領域には、動画データの画像サイズによって定められる動画表示領域と、それ以外の静止画表示領域（テキストデータ表示領域）の各領域が設定され、ＲＡＭ内蔵表示ドライバＩＣ５１２に含まれる表示データＲＡＭから例えば６０分の１秒ごとに１フレームの表示データが読み出されて動画及び静止画が表示される。
【０１５８】
ＲＡＭ内蔵表示ドライバＩＣ５１２は、少なくとも１フレーム分の表示データを記憶する表示データＲＡＭを含み、この表示データＲＡＭに多重分離回路５０８から供給されるビデオ圧縮データをＭＰＥＧ−４の規格のビデオ復号化により伸張し、動画データ若しくは静止画データとして格納する。また、ＲＡＭ内蔵表示ドライバＩＣ５１２は、制御回路５１０により、表示データとしてのテキストデータの供給や、動画表示領域及び静止画表示領域の設定が行われる。
【０１５９】
音声処理ＩＣ５０４は、オーディオインタフェース回路５１４と、音声インタフェース回路５１６とを含む。
【０１６０】
より具体的には、オーディオインタフェース回路５１４は、多重分離回路５０８から供給されたＭＰＥＧ−４規格のオーディオ或いはＭＰ３（MPeg audio layer３）のオーディオ圧縮データの復号化を行って非圧縮データを生成し、これをＤ／Ａ変換によってアナログ信号に変換して、例えば出力端子５１８、５２０を介して接続されるヘッドホン５２２やスピーカ５２４に対してオーディオ信号を出力する。
【０１６１】
また、音声インタフェース回路５１６は、ＧＳＭ−ＡＭＲ（Global System for Mobile communication-Adaptive Multi-Rate coding）やＴｗｉｎＶＱ（Transform domain Weighted INterleave Vector Quantization）による音声圧縮データの復号化を行って非圧縮データを生成し、これをＤ／Ａ変換によってアナログ信号に変換して、例えば出力端子５２０を介してスピーカ５２４に音声信号を出力する。さらに、音声インタフェース回路５１６は、例えば入力端子５２６を介して入力されるマイク５２８からの音声信号を、Ａ／Ｄ変換によってディジタル信号に変換して、ＧＳＭ−ＡＲＭやＴｗｉｎＶＱによる音声圧縮データに符号化して圧縮データを生成し、多重分離回路５０８に出力する。
【０１６２】
この音声処理ＩＣ５０４は、電子機器５００に着脱自在のメモリカード５３０が接続され、ＧＳＭ−ＡＭＲやＴｗｉｎＶＱによる音声圧縮データを記憶させるようにしても良い。このメモリカード５３０には、種々の規格のものが適用可能である。
【０１６３】
ＭＰＥＧ−４エンコードＣＭＯＳ−ＣＣＤ（Charge Coupled Device：電荷結合素子）インタフェース回路５０６は、例えば入力端子５３２を介して入力されるＣＭＯＳ−ＣＣＤカメラ５３４からの映像信号を、ＭＰＥＧ−４の規格のビデオ符号化を行ってビデオ圧縮データを生成し、多重分離回路５０８に出力する。
【０１６４】
多重分離回路５０８は、各種メディアに対応する圧縮データが多重化された多重化圧縮データから表示ユニット５０２の表示データが圧縮されたビデオ圧縮データ、音声処理ＩＣ５０４に供給されるオーディオ圧縮データ若しくは音声圧縮データを分離する。また、多重分離回路５０８は、ＭＰＥＧ−４エンコードＣＭＯＳ−ＣＣＤインタフェース回路５０６によって圧縮されたビデオ圧縮データ、音声処理ＩＣ５０４によって圧縮されたオーディオ圧縮データ若しくは音声圧縮データを多重して、多重化圧縮データを生成する。
【０１６５】
電子機器５００は、携帯電話機の通信機能と同等の機能として、このような多重分離回路５０８に対して入出される多重化圧縮データを、例えば移動体通信網といった無線通信ネットワークを介して送受信することができるようになっている。
【０１６６】
このため、電子機器５００は、キー操作による操作情報が入力される操作入力部５４０、近距離無線通信技術であるＢｌｕｅｔｏｏｔｈ等による無線操作を行うための無線操作部５４２を含み、制御回路５１０によってこれら各部が制御される。
【０１６７】
制御回路５１０には、図示しないＣＰＵとメモリとを含み、メモリに記憶された制御プログラムに従って、無線通信ネットワークを介して一連の送受信処理を行うことができるようになっている。電子機器５００でのデータ送受信等の必要な操作情報は、操作入力部５４０を介して入力される。
【０１６８】
この電子機器５００には、アンテナ５４４を介して受信された信号を復調し、或いはアンテナ５４４を介して送信される信号を変調する変復調回路５４６が設けられている。そして、アンテナ５４４からは、例えばＭＰＥＧ−４の規格にて符号化された動画データを送受信可能となっている。
【０１６９】
アンテナ５４４から入力される信号は、変復調回路５４６を介して復調されて、コーデック回路５４８により復号化される。この結果、例えば多重分離回路５０８に供給される多重化圧縮データ、或いは制御回路５１０で受信処理される受信データが生成される。
【０１７０】
変復調回路５４６、アンテナ５４４を介して送信されるデータは、コーデック回路５４８によって制御回路５１０からの送信データ、或いは多重分離回路５０８からの多重化圧縮データが符号化される。
【０１７１】
上述したように制御回路５１０は、制御プログラムに基づき、操作入力部５４０或いは無線操作部５４２を介して入力される指示内容に従って、変復調回路５４６、コーデック回路５４８を制御して、データの送受信を行う。例えば、制御回路５１０は、例えばコーデック回路５４８からの受信データに基づいて表示ユニット５０２に対するテキストデータの出力や表示領域の設定を行ったり、操作入力部５４０等からの指示内容に応じて生成した送信データをコーデック回路５４８に対して出力してアンテナ５４４から送信させたりする。
【０１７２】
このような構成の電子機器５００では、無線通信ネットワークを介してアンテナ５４４で受信された信号がコーデック回路５４８により復号化された受信データが上述した多重化圧縮データの場合、多重分離回路５０８はビットストリームデータとして、各メディアに対応した圧縮データに分離し、対応する出力インタフェースＩＣに供給する。
【０１７３】
例えば、入力インタフェースＩＣとしてのＲＡＭ内蔵表示ドライバＩＣ５１２は、例えば１５分の１秒ごとに多重分離回路５０８によって分離されるビデオ圧縮データを、図１又は図６で示したようにＦＩＦＯメモリを用いてデコードし、かつより高速で行われる書き込みを読み出しに先行させて表示データＲＡＭに書き込むことで、６０分の１秒ごとに内蔵する表示データＲＡＭから読み出される表示データＲＡＭに新旧フレームの表示データの混在を回避することができる。
【０１７４】
一方、入力インタフェースＩＣによってエンコードされた圧縮データは、多重分離回路５０８で多重化され、例えば操作入力部５４０からの指示により、コーデック回路５４８で符号化されてアンテナ５４４を介して無線通信ネットワークに送出される。
【０１７５】
従って、無線通信ネットワークを介して受信した信号が多重化圧縮データの場合、例えばＭＰＥＧ−４の規格による圧縮が行われた状態で分離され、そのまま表示部或いは各入出力装置のインタフェース用ＩＣまで伝送される。すなわち、伝送されるデータ量を少なくした状態で機器内の各ＩＣを接続することができるので、バスを駆動することにより消費される電流を大幅に削減することが可能となる。
【０１７６】
特に、各インタフェース用ＩＣにＭＰＥＧ−４の規格によるデコード回路及びエンコード回路を含んで構成するようにしたので、各メディアに対応した非圧縮データが伝送されるバスを削減し、効果的に低消費電力化を図ることが可能となる。
【０１７７】
また、各インタフェース用ＩＣにデコード回路或いはエンコード回路を含んで構成することは、接続される入出力装置に応じたＭＰＥＧ−４規格のプロファイルに対応したデコード回路或いはエンコード回路を適用することができ、機器の小型化及び構成の最適化を容易に図ることができる。
【０１７８】
２．２  第２の構成例
図９に、本実施形態におけるＲＡＭ内蔵表示ドライバＩＣを適用した電子機器の第２の構成例を示す。
【０１７９】
ただし、図８に示した第１の構成例における電子機器と同一部分には同一符号を付し、適宜説明を省略する。
【０１８０】
第２の構成例における電子機器６００は、表示ユニット５０２と、音声処理ＩＣ５４と、多重分離回路６０２と、制御回路５１０を含む。
【０１８１】
電子機器６００が第１の構成例における電子機器５００と異なる点は、ＣＭＯＳ−ＣＣＤカメラインタフェース回路５０６及びこれに対応する入力端子５３２が設けられていない点である。
【０１８２】
従って、第２の構成例における多重分離回路６０２は、各種メディアに対応する圧縮データが多重化された多重化圧縮データから表示ユニット５０２の表示データが圧縮されたビデオ圧縮データ、音声処理ＩＣ５０４によって出力されるオーディオ圧縮データ若しくは音声圧縮データを分離する。また、多重分離回路６０２は、音声処理ＩＣ５０４によって圧縮されたオーディオ圧縮データ若しくは音声圧縮データを多重して、多重化圧縮データを生成する。
【０１８３】
このような構成の電子機器６００では、無線通信ネットワークを介して受信した信号が多重化圧縮データであるビットストリームの場合、例えばＭＰＥＧ−４の規格による圧縮が行われた状態で分離され、そのまま表示部或いは各入出力装置のインタフェース用ＩＣまで伝送されるため、バスを駆動することにより消費される電流を大幅に削減することが可能となる。
【０１８４】
特に、各インタフェース用ＩＣにＭＰＥＧ−４の規格によるデコード回路及びエンコード回路を含んで構成するようにしたので、各メディアに対応した非圧縮データが伝送されるバスを削減し、効果的に低消費電力化を図ることが可能となる。
【０１８５】
また、各インタフェース用ＩＣにデコード回路或いはエンコード回路を含んで構成することは、接続される入出力装置に応じたＭＰＥＧ−４規格のプロファイルに対応したデコード回路或いはエンコード回路を適用することができ、機器の小型化及び構成の最適化を容易に図ることができる。
【０１８６】
２．３  第３の構成例
図１０に、本実施形態におけるＲＡＭ内蔵表示ドライバＩＣを適用した電子機器の第３の構成例を示す。
【０１８７】
ただし、図８に示した第１の構成例における電子機器と同一部分には同一符号を付し、適宜説明を省略する。
【０１８８】
この電子機器７００は、表示ユニット５０２と、音声処理ＩＣ７０２と、ＣＭＯＳ−ＣＣＤインタフェース回路５０６と、多重分離回路７０４と、制御回路５１０を含む。
【０１８９】
電子機器７００が第１の構成例における電子機器５００と異なる点は、音声処理ＩＣ７０２がオーディオインタフェース回路５１４を含まず、これに対応する出力端子５１８が設けられていない点である。
【０１９０】
従って、音声処理ＩＣ７０２は、音声インタフェース回路５１６により、ＧＳＭ−ＡＭＲやＴｗｉｎＶＱによる音声圧縮データの復号化を行って非圧縮データを生成し、これをＤ／Ａ変換によってアナログ信号に変換して、例えば出力端子５２０を介してスピーカ５２４に音声信号を出力すると共に、例えば入力端子５２６を介して入力されるマイク５２８からの音声信号を、Ａ／Ｄ変換によってディジタル信号に変換して、ＧＳＭ−ＡＲＭやＴｗｉｎＶＱによる音声圧縮データに符号化して圧縮データを生成し、多重分離回路７０４に出力する。
【０１９１】
この音声処理ＩＣ７０２は、電子機器７００に着脱自在のメモリカード５３０が接続され、ＧＳＭ−ＡＭＲやＴｗｉｎＶＱによる音声圧縮データを記憶させるようにしても良い。
【０１９２】
多重分離回路７０４は、各種メディアに対応する圧縮データが多重化された多重化圧縮データから表示ユニット５０２の表示データが圧縮されたビデオ圧縮データ、音声処理ＩＣ７０２によってデコードされるオーディオ圧縮データ若しくは音声圧縮データを分離する。また、多重分離回路７０４は、ＭＰＥＧ−４エンコードＣＭＯＳ−ＣＣＤインタフェース回路５０６によって圧縮されたビデオ圧縮データ、音声処理ＩＣ７０２によって圧縮されたオーディオ圧縮データ若しくは音声圧縮データを多重して、多重化圧縮データを生成する。
【０１９３】
このような構成の電子機器７００では、無線通信ネットワークを介して受信した信号が多重化圧縮データであるビットストリームの場合、例えばＭＰＥＧ−４の規格による圧縮が行われた状態で分離され、そのまま表示部或いは各入出力装置のインタフェース用ＩＣまで伝送されるため、バスを駆動することにより消費される電流を大幅に削減することが可能となる。
【０１９４】
特に、各インタフェース用ＩＣにＭＰＥＧ−４の規格によるデコード回路及びエンコード回路を含んで構成するようにしたので、各メディアに対応した非圧縮データが伝送されるバスを削減し、効果的に低消費電力化を図ることが可能となる。
【０１９５】
また、各インタフェース用ＩＣにデコード回路或いはエンコード回路を含んで構成することは、接続される入出力装置に応じたＭＰＥＧ−４規格のプロファイルに対応したデコード回路或いはエンコード回路を適用することができ、機器の小型化及び構成の最適化を容易に図ることができる。
【０１９６】
２．４  第４の構成例
図１１に、本実施形態におけるＲＡＭ内蔵表示ドライバＩＣを適用した電子機器の第４の構成例を示す。
【０１９７】
ただし、図８に示した第１の構成例における電子機器と同一部分には同一符号を付し、適宜説明を省略する。
【０１９８】
電子機器８００は、表示ユニット５０２と、音声処理ＩＣ７０２と、多重分離回路８０２と、制御回路５１０を含む。
【０１９９】
電子機器８００が第１の構成例における電子機器５００と異なる点は、第１にＣＭＯＳ−ＣＣＤカメラインタフェース回路５０６及びこれに対応する入力端子５３２が設けられていない点と、第２に音声処理ＩＣ７０２がオーディオインタフェース回路５１４を含まず、これに対応する出力端子５１８が設けられていない点である。
【０２００】
従って、多重分離回路８０２は、各種メディアに対応する圧縮データが多重化された多重化圧縮データから表示ユニット５０２の表示データが圧縮されたビデオ圧縮データ、音声処理ＩＣ７０２によってデコードされるオーディオ圧縮データ若しくは音声圧縮データを分離する。また、多重分離回路８０２は、音声処理ＩＣ７０２によって圧縮された音声圧縮データを多重して、多重化圧縮データを生成する。
【０２０１】
このような構成の電子機器８００では、無線通信ネットワークを介して受信した信号が多重化圧縮データの場合、例えばＭＰＥＧ−４の規格による圧縮が行われた状態で分離され、そのまま表示部或いは各入出力装置のインタフェース用ＩＣまで伝送される。すなわち、伝送されるデータ量を少なくした状態で機器内の各ＩＣを接続することができるので、バスを駆動することにより消費される電流を大幅に削減することが可能となる。
【０２０２】
特に、各インタフェース用ＩＣにＭＰＥＧ−４の規格によるデコード回路及びエンコード回路を含んで構成するようにしたので、各メディアに対応した非圧縮データが伝送されるバスを削減し、効果的に低消費電力化を図ることが可能となる。
【０２０３】
また、各インタフェース用ＩＣにデコード回路或いはエンコード回路を含んで構成することは、接続される入出力装置に応じたＭＰＥＧ−４規格のプロファイルに対応したデコード回路或いはエンコード回路を適用することができ、機器の小型化及び構成の最適化を容易に図ることができる。
【０２０４】
本発明は本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０２０５】
また本実施形態では、表示データＲＡＭまでの部分と、液晶パネルに対して表示駆動を行う液晶駆動回路とを同一ＩＣ内に含むように構成されているものとして説明したが、これに限定されるものではない。例えば、表示データＲＡＭまでの部分と、液晶駆動回路とを２チップ化構成するようにしても良い。この場合、高耐圧性が必要とされる液晶駆動回路を分離することで、表示データＲＡＭまでの部分の構造の簡素化が可能となり、低コスト化及び低消費電力化を図ることも可能となる。
【０２０６】
さらに本実施形態は、ＦＩＦＯメモリの構成に限定されるものではない。
【０２０７】
さらにまた、本実施形態では、表示領域の１走査ラインごとに、対応する表示データＲＡＭの記憶領域から１走査ライン分の表示データを読み出すものとして説明したが、これに限定されるものではない。例えば、ＭＬＳ駆動法のように複数の走査ラインに対応した表示データを同時に読み出す場合についても適用することができる。この場合、各フレームの表示データを書き込む場合において、表示する走査ラインに対応するＲＡＭの記憶領域への当該フレームの表示データの書き込みが、その記憶領域から当該表示データの読み出しに先行して行われれば良い。すなわち、表示される走査ラインに着目した場合、各フレームにおいて、読み出しが行われる記憶領域に記憶された表示データは、既に書き込みが行われているため、読み出される表示データは常に当該フレームにおいて新しい表示データであることが保証される。この条件を満たす限り、表示部が液晶パネルであった場合に、ＴＦＴやアクティブマトリックス方液晶表示パネルであってもよし、単純マトリクス型液晶表示パネルの表示駆動にも適用することができることを意味する。
【図面の簡単な説明】
【図１】本実施形態における表示ドライバが適用されたＲＡＭ内蔵表示ドライバＩＣの構成の概要を示す構成図である。
【図２】本実施形態のＲＡＭ内蔵表示ドライバＩＣの動作タイミングの一例を示すタイミング図である。
【図３】本実施形態におけるＲＡＭ内蔵ドライバＩＣの表示データＲＡＭの書き込み及び読み出しタイミングの一例を示すタイミング図である。
【図４】比較例としてＭＰＥＧ−４規格のデコードＩＣが適用されて表示部を表示駆動す電子機器の構成の概要を示す構成図である。
【図５】本実施形態における表示ユニットを構成した場合の構成例の一例を示す構成図である。
【図６】本実施形態におけるＲＡＭ内蔵表示ドライバＩＣの他の構成例を示す説明図である。
【図７】図７（Ａ）、（Ｂ）は、本実施形態と従来における多重化データの多重分離の原理的な概念図を示す説明図である。
【図８】本実施形態におけるＲＡＭ内蔵表示ドライバＩＣを適用した電子機器の第１の構成例を示すブロック図である。
【図９】本実施形態におけるＲＡＭ内蔵表示ドライバＩＣを適用した電子機器の第２の構成例を示すブロック図である。
【図１０】本実施形態におけるＲＡＭ内蔵表示ドライバＩＣを適用した電子機器の第３の構成例を示すブロック図である。
【図１１】本実施形態におけるＲＡＭ内蔵表示ドライバＩＣを適用した電子機器の第４の構成例を示すブロック図である。
【符号の説明】
１００、１５６、２２０、３００、５１２  ＲＡＭ内蔵表示ドライバＩＣ
１０２、１６２  表示データＲＡＭ
１０４、５２６、５３２  入力端子
１０６、３０２  ＭＰＥＧデコーダ回路
１０８、３０４  ＬＣＤタイミングコントロール回路
１１０、１５８  液晶パネル
１１２、５１８、５２０  出力端子
１１４、１６０  バッファ
１１６  ＦＩＦＯメモリ
１１８、１５４  ＲＧＢ変換回路
１５０、５００、６００、７００、８００  電子機器
１５２  ＭＰＥＧデコーダＩＣ
２００、５０２  表示ユニット
２１０  ＭＰＵ
２３０  ＹドライバＩＣ
４００  多重化データ
４０２、５０８、６０２、７０４、８０２  多重分離回路
４０４  音声出力インタフェース部
４０６、５２４  スピーカ
４０８  画像出力インタフェース部
４１０  表示部
４１２、５３４  カメラ
４１４  画像入力インタフェース部
４２０  圧縮伸張回路
４２２〜４２６  ＩＦ回路
５０４  音声処理ＩＣ
５０６  ＭＰＥＧ−４エンコードＣＭＯＳ−ＣＣＤインタフェース回路
５１０  制御回路
５１４  オーディオインタフェース回路
５１６、７０２  音声インタフェース回路
５２２  ヘッドホン
５２８  マイク
５３０  メモリカード
５４０  操作入力部
５４２  無線操作部
５４４  アンテナ
５４６  変復調回路
５４８  コーデック回路
【図１】
0003674495.tif 000002
【図２】
0003674495.tif 000003
【図３】
0003674495.tif 000004
【図４】
0003674495.tif 000005
【図５】
0003674495.tif 000006
【図６】
0003674495.tif 000007
【図７】
0003674495.tif 000008
【図８】
0003674495.tif 000009
【図９】
0003674495.tif 000010
【図１０】
0003674495.tif 000011
【図１１】
0003674495.tif 000012