(57)【特許請求の範囲】
【請求項１】
半導体素子基板の端部を切断し、一方の半導体素子基板の切断端面と他方の半導体素子基板の切断端面を接続して構成する複数の接続半導体素子基板よりなる半導体装置において、
複数の接続半導体素子基板の接続部には、一方の半導体素子基板の端部に形成された位置合わせマークと、他方の半導体素子基板の端部に形成された位置合わせマークを連結させた連結位置合わせマークが形成されると共に、
連結位置合わせマークは基板端縁部を介して矩形状をなす基準線と、矩形体の各角の二等分線に沿って形成する階段状線とを有し、
連結した矩形状の各辺の基準線は直線を形成すると共に、連結矩形体内に形成される階段線の階段数は接続半導体素子基板の接続部に形成される連結位置合わせマークにおいて同一である半導体装置。
【請求項２】
位置合わせマークの階段線の各辺は同一寸法である請求項１記載の半導体装置。
【請求項３】
各半導体素子基板の端部に形成される位置合わせマークは、正方形状の基準線と、四隅角の二等分線に沿って形成する階段状の階段線を有し、基準線と階段線は中央線に対して対称形状である請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、複写機やイメージスキャナ、ファクシミリ等に使用される半導体装置に関し、特に複数の半導体基板を接続させるタイプの半導体装置における切断、組立のための位置合わせマーク、切断位置精度確認のためのマークを付設した半導体装置に関する。
【０００２】
【従来の技術】
従来、複数の半導体素子基板を接続して構成する半導体装置は、接続すべき基板の両端を所望の位置で切断する。そして、切断した半導体素子基板を接続して半導体装置を構成するためには、切断した半導体素子基板の切断精度を測定し、接続すべき基板を選別して組み合わせていた。この場合、先ず半導体素子基板を切断する際に切断位置を合わせるためのマークが必要であり、また切断された複数の半導体素子基板を接続する際には、切断された半導体素子基板の切断位置精度を測定する必要があった。さらに、切断された半導体素子基板を接続するにあたり、接続位置を合わせる位置合わせマークが必要であった。
【０００３】
この種の半導体装置の半導体素子基板の位置合わせマークについては、例えば特公昭６１−３５６９３号公報（半導体装置の製造方法）に開示されている。これによると、図８に示す十字形状の位置合わせマーク１０で位置合わせを行っている。
ただし、この位置合わせマーク１０を用いて切断位置を合わせることは可能であるが、切断後の切断位置精度はこれとは別に測定を行なわなければならなかった。
そこで、切断する行程に際しては特開平２−５４５４７号公報に記載されている半導体集積回路のように、位置検出マークをスクライブライン上に配置する方法が行なわれていた。
【０００４】
また、特開昭５６−１５２２４８号公報には、切断して分割した際の検査を容易にする方法が開示されている。
ところが、これらの開示されている方法によれば半導体素子基板の切断時のみの位置合わせを目的とするならばこれで十分であるが、切断された半導体素子基板を接続して半導体装置を構成する接続の位置合わせをする場合、切断用の位置合わせマークと接続用の位置合わせマークが別々に必要であり、さらに切断された半導体素子基板を接続するにあたり切断された半導体素子基板の切断位置精度を確認しておく必要もあった。
【０００５】
【発明が解決しようとする課題】
上記のように従来の技術では半導体素子基板を切断し、接続して半導体装置を構成する場合、半導体素子基板上に位置合わせマークが何ヵ所も必要であり、また組立の工数も多く、工数削減に支障をきたしていた。
そこで、この発明は半導体素子基板を切断した後、切断した複数の半導体素子基板を接続して構成する半導体装置に関し、半導体素子基板の切断位置合わせと切断精度の確認と接続の際の位置合わせを一つの位置合わせマークにより行うと共に、特に切断精度の確認を簡素化できる半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は上記の問題点を鑑みてなされたもので、半導体素子基板の端部を切断し、一方の半導体素子基板の切断端面と他方の半導体素子基板の切断端面を接続して構成する複数の接続半導体素子基板の連結体よりなる半導体装置は、接続半導体素子基板の接続部に、一方の半導体素子基板の端部に形成された位置合わせマークと、他方の半導体素子基板の端部に形成された位置合わせマークを連結させた連結位置合わせマークが形成されると共に、連結位置合わせマークは基板端縁部を介して矩形状をなす基準線と、矩形体の各角の二等分線に沿って形成する階段状線とを有し、連結した矩形状の各辺の基準線は直線を形成すると共に、連結矩形体内に形成される階段線（各辺は同一寸法）の階段数は接続半導体基板の接続部に形成される連結位置合わせマークにおいて同一である構成を具備する。
【０００７】
【作用】
半導体素子基板に形成する位置合わせマークは半導体素子基板端部を切断する際に切断に用いるスライサの切断ラインの位置合わせとする。切断後はこの合わせマークの残り形状を観察することで切断線のずれ量が判定でき、接続すべき半導体素子基板の選定に同量ずれて切断された基板を選ぶことができる。接続の際は接続する半導体素子基板の位置合わせマークの切断線方向と直角方向の基準線を合わせて位置合わせを行うことにより、複数の半導体素子基板を接続して構成する半導体装置の位置精度の高い装置が構成される。
【０００８】
【実施例】
以下、図面に示す実施例に基づいて、本発明を具体的に説明する。
図１は本発明の位置合わせマークの平面図、図２は半導体素子基板の端部の平面図、図３は半導体装置の接続部分の拡大平面図である。
半導体素子基板５０はガラス材で形成された長尺の板状体である。半導体素子基板５０の端部には位置合わせマーク６０が印刷等の手段により形成されている。この実施例においては、半導体素子基板５０の両側縁端部分に２個所位置合わせマーク６０を形成している。長尺の基板５０の端部を切断線ＣＲにてガラス切断用スライサで切断し、この切断した半導体素子基板を複数枚接続して半導体装置を構成する。半導体素子基板５０の切断は切断線ＣＲが両端部分に形成する位置合わせマーク６０の中央部分を貫通するように切断する。
【０００９】
次に半導体素子基板５０の端部に形成する位置合わせマーク６０を説明する。ガラス切断用のスライサとして刃の厚さ２００μｍのスライサを用いた場合、マーク６０は縦ｙ、横ｘの寸法を３４０〜３８０μｍとする。そして、スライサにより切断される切断幅が２００μｍとしたとき、１辺を３４０〜３８０μｍとする正方形の４隅の内部および対角線の交点６７０に１辺を２０μｍとする５つの小四角形６０ａ，６０ｂ，６０ｃ，６０ｄ，６０ｅを形成する。そして、小四角形６０ａ，６０ｂ，６０ｃ，６０ｄ，６０ｅの内側辺を形成する２辺を延長して第１の基準線６２ａ，第２の基準線６２ｂ，第３の基準線６２ｃ，第４の基準線６２ｄを引線し、矩形状図形（正方形）を形成する。また、この矩形体の四隅の角を二等分する二等分線６７を引線する。このとき、矩形が正方形であるので、二等分線６７は対角線に相当する。そして、この二等分線（対角線）６７に沿って、１辺ｚを１０μｍとする階段６３１，６３２，６３３……で形成される階段線６３、階段６４１，６４２，６４３……で形成される階段線６４，階段６８１，６８２，６８３……で形成される階段線６８，階段６９１，６９２，６９３……で形成される階段線６９を形成する。
【００１０】
このように形成した位置合わせマーク６０は中心線６５に対して対称形となっている。
このように形成する位置合わせマーク６０を形成した複数の半導体素子基板から構成する半導体装置を説明する。
【００１１】
切断工程
半導体素子基板５０の端部を切断する場合を説明すると、ガラス切断用のスライサのモニタの下部に半導体素子基板５０の端部を位置させ、位置合わせマーク６０の中心線６５上をスライサの刃が位置するように設定し、切断する。ここで、スライサの切断幅は２０μｍとする。
（ａ）  半導体素子基板が、設定通りに切断された場合（図４参照）。
半導体素子基板５０が設定通りに第１の基板５０１と第２の基板５０２に切断された場合、位置合わせマーク６０は中央部の小四角形６０ｅがなくなった状態となる。そして、切断された第１の基板５０１の切断端面に残った位置合わせマーク６０１と、第２の基板５０２の切断端面に残った位置合わせマーク６０２は対称形状となる。
（ｂ）  半導体素子基板が設定からずれて切断された場合（図６参照）。
半導体素子基板５０が設定からずれて第１の基板５０３と第２の基板５０４に切断された場合、切断された第１の基板５０３の切断端面に残った位置合わせマーク６０３と、第２の基板５０４の切断端面に残った位置合わせマーク６０４は対称形状とならず、端部よりにずれて切断された場合は、第１の基板５０３のマーク６０３が大きくなっている。
【００１２】
しかし、位置合わせマーク６０は１辺ｚを一定長（１０μｍ）とする階段を連続させた階段線６３、６４，６８，６９を形成しているので、基板端部に残った位置合わせマークをみればどれくらいづれて切断されたかがわかる。
例えば、図６の場合は切断線ＣＲが第２の基板５０４のマーク６０４の階段線６３，６８の階段６３２，６８２を貫通しているので、この切断は半導体素子基板５０において、端部側に１階段（１０μｍ）ずれていることがわかる。
一般的に複数個の半導体素子基板を接続してなる半導体装置は±１０μｍの接続精度が必要である。本発明の位置合わせマーク６０で判定した切断位置精度はこれを満足するレベルにある。
【００１３】
このようにこの位置合わせマーク６０を形成した半導体素子基板５０を切断するとき、切断位置精度を測長機付き顕微鏡で測定する必要がなくなり、端部に残った位置合わせマーク６０１，６０２，６０３，６０４の階段線６３，６４，６８，６９の階段数により容易に切断位置が判定でき、切断位置精度測定の工程が省略できる。
【００１４】
接続工程
次に切断した半導体素子基板を接続して半導体装置を構成する工程を説明する。
まず、切断された半導体素子基板の切断位置精度を判定する。
切断された半導体素子基板の切断端部の位置合わせマークを観察する。そして、半導体素子基板を組み合わせたとき、組合せ基板により構成される位置合わせマークが形成する階段数が一定（同一）となるように接続する基板を選別する。
（ａ）  設定通りに切断された半導体素子基板５０１には設定通りに切断された半導体素子基板を接続する（図５参照）。
半導体素子基板のうち、切断端部の位置合わせマーク７１０を観察し、切断用スライサの刃が位置合わせマーク７１０の中央を通った半導体素子基板７０１と半導体素子基板５０１を組み合わせ、連結したマークで形成する片側の階段線６４，７１４で構成する階段数、および階段線６９，７１９とで構成する階段数を１０段とする。
【００１５】
（ｂ）  切断用スライサの刃が位置合わせマークの中央より半導体素子基板の端部寄りに１階段線分ずれて切断した半導体素子基板６０３には同量ずれて切断された半導体素子基板を接続する（図７参照）。
切断用スライサの刃が位置合わせマークの中央より１階段線分半導体素子基板の中央よりずれた位置合わせマーク７２０を有する半導体素子基板７０２を組み合わせ、マーク６０３とマーク７２０を連結して形成する片側の階段線６４、７２４で構成する階段数、および階段線６９，７２９で構成する階段数を１０段とする。
この際、接続の位置合わせはスライサの刃が通る方向と直角方向の正方形を結ぶ線である位置合わせマークの基準線６２ａ，６２０ａ，７２０ａを使用し、基準線６２ａ，６２０ａ、および基準線６２ａ，７２０ａが直線となるように接続する。
【００１６】
以上説明したように、半導体素子基板を複数枚接続する際は、接続して形成する階段数が一定（同一）となり、切断の結果によって切断端部に残った位置合わせマークの基準線が直線となるように位置を合わせる。こうすることによって、接続する２枚の半導体素子基板は接続の位置合わせが半導体素子基板のＸ方向、Ｙ方向の両方について位置合わせができる。
【発明の効果】
本発明の複数の半導体素子基板を切断し、端面同志を接続してなる半導体装置は、半導体素子基板を切断する際の位置合わせマークと、切断された半導体素子基板の切断精度を判定する切断精度判定マークと、切断された半導体素子基板を接続する際の位置合わせマークを一つの位置合わせマークで行なっているので、従来の半導体装置のようにマークを多数配設する必要がない。さらに、切断された半導体素子基板の切断精度を判定する際に測長機付き顕微鏡で測定することなく切断位置精度を判定でき、半導体装置の構成工程を短縮することができ、位置精度の高い半導体装置が容易に構成できる。
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体素子基板の位置合わせマークの平面図。
【図２】半導体素子基板の端部平面図。
【図３】半導体装置の接続部分の平面図。
【図４】切断された半導体素子基板の位置合わせマークの上平面図。
【図５】半導体装置の接続部分の平面図。
【図６】切断された半導体素子基板の位置合わせマークの上平面図。
【図７】半導体装置の接続部分の平面図。
【図８】従来の位置合わせマークの平面図。
【符号の説明】
５０，５１，５０１，５０２，５０３，５０４，７０１，７０２  半導体素子基板、  ６０，６０１，６０２，６０３，６０４，７１０，７２０  位置合わせマーク、  ６２ａ，６２０ａ，７２０ａ  基準線、  ６３，６４，６８，６９  階段線。
【図１】
0003627275.tif 000002
【図２】
0003627275.tif 000003
【図３】
0003627275.tif 000004
【図４】
0003627275.tif 000005
【図５】
0003627275.tif 000006
【図６】
0003627275.tif 000007
【図７】
0003627275.tif 000008
【図８】
0003627275.tif 000009