(57)【特許請求の範囲】
【請求項１】
所定数のデジタルデータで構成されるデータパケットについて、スクランブルをかけ、これを通常のＦＭ放送に多重して放送するＦＭ多重放送における受信機で用いられるスクランブル解除のための装置において、
伝送されてくるデータパケット内の第１の所定位置から抽出された第１キーデータを保持する第１キーデータ保持回路と、
伝送されてくるデータパケット内の第２の所定位置から抽出された第２キーデータを保持する第２キーデータ保持回路と、
第１キーデータ保持回路に保持された第１キーデータに基づいて、同一の第１キーを複数回発生する第１キー発生回路と、
第２キーデータ保持回路に保持された第２キーデータに基づいて、第２キーを発生する第２キー発生回路と、
第１及び第２キー発生回路で発生される第１及び第２キーを論理演算処理し、スクランブルキーを発生する論理回路と、
この論理回路で発生されるスクランブルキーを初期値として乱数を発生する乱数発生器と、
この乱数発生器からの乱数に基づいて伝送データのスクランブルを解除する論理回路と、
伝送されてくるデータパケット内のデータの受信タイミングに応じてタイミング信号を出力するタイミング発生回路と、
を有し、
上記第１キー発生回路は、上記タイミング発生回路からのタイミング信号に応じて、第１キーの発生タイミングを制御し、同一の第１キーの各回の発生を所定の期間にのみ限定することで、上記スクランブルキーを所定の期間のみに発生させることを特徴とするスクランブル解除装置。
【請求項２】
請求項１に記載の装置において、
スクランブルキーは、スクランブルが掛けられたデータがスクランブル解除処理に入る直前に発生することを特徴とするスクランブル解除装置。
【請求項３】
所定数のデジタルデータで構成されるデータパケットについて、スクランブルをかけ、これを通常のＦＭ放送に多重して放送するＦＭ多重放送における受信機で用いられるスクランブル解除のための装置において、
伝送されてくるデータパケット内の第１の所定位置から抽出された第１キーデータを保持する第１キーデータ保持回路と、
伝送されてくるデータパケット内の第２の所定位置から抽出された第２キーデータを保持する第２キーデータ保持回路と、
第１キーデータ保持回路に保持された第１キーデータに基づいて、第１キーを複数回発生する第１キー発生回路と、
第２キーデータ保持回路に保持された第２キーデータに基づいて、第２キーを発生する第２キー発生回路と、
第１及び第２キー発生回路で発生される第１及び第２キーを論理演算処理し、スクランブルキーを発生する論理回路と、
この論理回路で発生されるスクランブルキーを初期値として乱数を発生する乱数発生器と、
この乱数発生器からの乱数に基づいて伝送データのスクランブルを解除する論理回路と、
伝送されてくるデータパケット内のデータの受信タイミングに応じてタイミング信号を出力するタイミング発生回路と、
を有し、
上記第１キー発生回路は、上記タイミング発生回路からのタイミング信号に応じ
第１キーの発生タイミングを制御し、同一の第１キーの各回の発生を所定の期間にのみ限定することで、上記スクランブルキーを所定の期間のみに発生させることを特徴とするスクランブル解除装置。
【請求項４】
請求項３に記載の装置において、
上記第１キー発生回路は、第２キーが発生した後でかつスクランブルが掛けられたデータがスクランブル解除処理に入る直前に、第１キーを発生することを特徴とするスクランブル解除装置。
【請求項５】
請求項１〜４に記載の装置において、
上記タイミング発生回路は、伝送データにおけるデータパケットのプリフィックスデータの解析手段を有し、この解析手段によって検出したプリフィックスデータの内容に基づいて、スクランブル解除の動作を制御することを特徴とするスクランブル解除装置。
【請求項６】
請求項１〜４に記載の装置において、
上記タイミング発生回路は、データパケット内の各データの位置を認識するビット位置認識回路を有し、該ビット位置認識回路の認識結果に基づいて、スクランブル解除動作を制御することを特徴とするスクランブル解除装置。
【請求項７】
請求項１〜４に記載の装置において、
上記タイミング発生回路は、伝送データにおけるデータパケットのプリフィックスデータの解析手段と、データパケット内の各データの位置を認識するビット位置認識回路とを有し、上記検出手段によって解析したプリフィックスデータの内容と、上記ビット位置認識回路の認識結果の両方に基づいて、スクランブル解除動作を制御することを特徴とするスクランブル解除装置。
【請求項８】
請求項１〜７に記載の装置において、
前記乱数発生器は、スクランブルキーを初期値として受け入れる所定ビット数のシフトレジスタと、このシフトレジスタの所定の複数ビットの出力の論理演算を行い演算結果を帰還する論理帰還回路と、を含むことを特徴とするスクランブル解除装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、所定数のデジタルデータで構成されるデータパケットについて、スクランブルをかけ、これを通常のＦＭ放送に多重して放送するＦＭ多重放送における受信機で用いられるスクランブル解除のためのスクランブル解除装置、特にスクランブルを解除するためのキーデータが伝送データ中に含まれているＦＭ多重放送の受信機に用いられるものに関する。
【０００２】
【従来の技術】
ＦＭ放送の放送波にデジタルデータを重畳するＦＭ多重放送が、実用化されており、これにより文字データが伝送されている。このＦＭ多重放送では、渋滞情報などの提供も計画されており、送られてくるデジタルデータの渋滞情報を車両のナビゲーションシステムが取り込み、経路案内などに利用する交通情報サービス（ＶＩＣＳ）についても検討が進んでいる。
【０００３】
ここで、このＶＩＣＳについて、そのサービス対象を会員のみに限定することが提案されており、この場合にはスクランブルをかけたデータを送信する。このようなスクランブルの方式としては、例えば１９９３年６月に放送技術開発協議会から刊行された「衛星放送によるデータ放送に関する技術的条件」に記載されたものがある。そして、この刊行物には、衛星放送における具体的なスクランブル及びデスクランブル（スクランブル解除）の方法が記載されている。
【０００４】
このため、衛星放送におけるスクランブル、デスクランブルは、上記刊行物に記載の方法によって、達成できると考えられる。しかし、ＦＭ多重放送において伝送するデータパケットの構成は、衛星放送のデータパケットとは異なっている。そこで、ＦＭ多重放送に適したスクランブル、デスクランブルの方式を開発する必要がある。
【０００５】
「関連技術」
本出願人は、特願平７−７２７４０号において、ＦＭ多重放送に適したスクランブル及びデスクランブルの方式について提案した。この方式では、まずデータパケットの一部に含ませるキーデータを決定し、このキーデータに基づいて、スクランブルキーを発生する。次に、このスクランブルキーを初期値として所定の所定の乱数を発生し、これをデータをスクランブルするためのＰＮ符号にする。そして、得られたＰＮ符号によって伝送すべきデータパケットの所定範囲をスクランブルする。なお、キーデータは、スクランブルされない部分に含ませておく。
【０００６】
一方、受信側では、受信した伝送データの中からキーデータを取り出し、これに基づいて、送信側と同様の手法で、スクランブルキー、ＰＮ符号を発生する。そして、得られたＰＮ符号で受信したデータパケットの所定範囲のデータをデスクランブルする。
【０００７】
これによって、ＦＭ多重放送における好適なスクランブル、デスクランブルを行うことができる。
【０００８】
【発明が解決しようとする課題】
このようなシステムでは、スクランブルキーはスクランブルを解除するための重要なデータであり、この秘匿性を高める必要がある。しかし、従来のシステムでは、データパケット毎に送られてくるキーデータからスクランブルキーを生成され、これが信号として出力される。そして、得られたスクランブルキーは、次のデータパケットが受信され、キーデータが更新されるまで、変更されない。従って、この間入力のキーデータと、スクランブルデータが一定となり、キーデータからスクランブルデータを生成する論理が解読されやすなってしまうという問題点があった。特に、このような装置は、半導体集積回路（ＬＳＩ）で構成される場合が多いが、この場合でも、これを開封し、信号の状態を観測することで、スクランブルデータを解読されやすいという問題点があった。
【０００９】
本発明は、上記課題に鑑みなされたものであり、デスクランブルの構成が解読されにくいスクランブル解除装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、所定数のデジタルデータで構成されるデータパケットについて、スクランブルをかけ、これを通常のＦＭ放送に多重して放送するＦＭ多重放送における受信機で用いられるスクランブル解除のための装置において、伝送されてくるデータパケット内の第１の所定位置から抽出された第１キーデータを保持する第１キーデータ保持回路と、伝送されてくるデータパケット内の第２の所定位置から抽出された第２キーデータを保持する第２キーデータ保持回路と、第１キーデータ保持回路に保持された第１キーデータに基づいて、同一の第１キーを複数回発生する第１キー発生回路と、第２キーデータ保持回路に保持された第２キーデータに基づいて、第２キーを発生する第２キー発生回路と、第１及び第２キー発生回路で発生される第１及び第２キーを論理演算処理し、スクランブルキーを発生する論理回路と、この論理回路で発生されるスクランブルキーを初期値として乱数を発生する乱数発生器と、この乱数発生器からの乱数に基づいて伝送データのスクランブルを解除する論理回路と、伝送されてくるデータパケット内のデータの受信タイミングに応じてタイミング信号を出力するタイミング発生回路と、を有し、上記第１キー発生回路は、上記タイミング発生回路からのタイミング信号に応じて、第１キーの発生タイミングを制御し、同一の第１キーの各回の発生を所定の期間にのみ限定することで、上記スクランブルキーを所定の期間のみに発生させることを特徴とする。このように、本発明では、スクランブルキーの発生タイミングがタイミング発生回路によって、制御される。そこで、スクランブルキーの発生を所望のもの、すなわち必要な期間のみに限定することでき、スクランブルの秘匿性を改善することができ、信号の観察によって、スクランブルキーが観測される時間が短く、解読されにくい。
【００１１】
また、上記第１キー発生回路は、第２キーが発生した後でかつスクランブルが掛けられたデータがスクランブル解除処理に入る直前に、第１キーを発生することを特徴とする。
【００１２】
また、本発明は、所定数のデジタルデータで構成されるデータパケットについて、スクランブルをかけ、これを通常のＦＭ放送に多重して放送するＦＭ多重放送における受信機で用いられるスクランブル解除のための装置において、伝送されてくるデータパケット内の第１の所定位置から抽出された第１キーデータを保持する第１キーデータ保持回路と、伝送されてくるデータパケット内の第２の所定位置から抽出された第２キーデータを保持する第２キーデータ保持回路と、第１キーデータ保持回路に保持された第１キーデータに基づいて、第１キーを複数回発生する第１キー発生回路と、第２キーデータ保持回路に保持された第２キーデータに基づいて、第２キーを発生する第２キー発生回路と、第１及び第２キー発生回路で発生される第１及び第２キーを論理演算処理し、スクランブルキーを発生する論理回路と、この論理回路で発生されるスクランブルキーを初期値として乱数を発生する乱数発生器と、この乱数発生器からの乱数に基づいて伝送データのスクランブルを解除する論理回路と、伝送されてくるデータパケット内のデータの受信タイミングに応じてタイミング信号を出力するタイミング発生回路と、を有し、上記第１キー発生回路は、上記タイミング発生回路からのタイミング信号に応じ第１キーの発生タイミングを制御し、同一の第１キーの各回の発生を所定の期間にのみ限定することで、上記スクランブルキーを所定の期間のみに発生させることを特徴とする。このように、２種類のキーデータを設けることによって、スクランブルがより高度なものになる。そして、第１キーの発生を制御することによって、比較的簡単な手段で、確実なスクランブルキー発生の制御が行える。
【００１３】
また、上記第１キー発生回路は、第２キーが発生した後でかつスクランブルが掛けられたデータがスクランブル解除処理に入る直前に、第１キーを発生することを特徴とする。
【００１４】
また、上記タイミング発生回路は、伝送データにおけるデータパケットのプリフィックスデータの解析手段を有し、この解析手段によって解析したプリフィックスデータ内容に基づいて、スクランブル解除動作を制御することを特徴とする。プリフィックスデータには、データパケット番号が入っている。そして、データパケットの中には、スクランブルをかけないものが存在する。そこで、プリフィックスの内容によって、スクランブルキーの発生を制御して、スクランブル解除の動作を制御することによって、不要なスクランブル解除動作を停止することができる。
【００１５】
また、上記タイミング発生回路は、データパケット内の各データの位置を認識するビット位置認識回路を有し、該ビット位置認識回路の認識結果に基づいて、スクランブル解除動作を制御することを特徴とする。各データパケットのビット位置によって、スクランブルをかける場所と、かけない場所がある。ビット位置の認識によって、スクランブル解除の動作を制御できる。
【００１６】
また、上記タイミング発生回路は、伝送データにおけるデータパケットのプリフィックスデータの解析手段と、データパケット内の各データの位置を認識するビット位置認識回路とを有し、上記解析手段によって解析したプリフィックスデータの内容と、上記ビット位置認識回路の認識結果の両方に基づいて、スクランブル解除動作を制御することを特徴とする。
【００１７】
また、前記乱数発生器は、スクランブルキーを初期値として受け入れる所定ビット数のシフトレジスタと、このシフトレジスタの所定の複数ビットの出力の論理演算を行い演算結果を帰還する論理帰還回路と、を含むことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明に好適な実施の形態について、図面に基づいて説明する。
【００１９】
「構成」
図１は、実施形態の構成を示すブロック図であり、ＦＭ多重受信機で受信され、バンドパスフィルタによって取り出された多重データは、データの復調・誤り訂正を行うＬＳＩにおいて、処理を受け、所定の形式として、データ入力端ＤＩＮからパケット解析回路１０１に入力される。なお、多重データの復調・誤り訂正までの構成は従来より知られており、ここでは説明を省略する。パケット解析回路１０１は、入力されたデータ（データはパケットを単位としている）からその中の定められた位置にあるプリフィックスを取り出す。そして、取り出したプリフィックスをプリフィックス解析回路１０２に供給する。プリフィックス解析回路１０２は、プリフィックスのデータ内容からデータパケット番号等を解析する。
【００２０】
パケット解析回路１０１は、パケットデータをビット位置認識回路１０３に供給する。ビット位置認識回路１０３は、入力されるデータからパケット内データの各データのビット位置を認識する。
【００２１】
一方、パケット解析回路１０１は、データパケットの所定ビット位置に含まれている第１キーデータを取り出し、これを第１キーデータレジスタ１０４に供給し、またデータパケットの他の所定ビット位置に含まれている第２キーデータを取り出し、これを第２キーデータレジスタ１０５に供給する。そして、第１キーデータレジスタ１０４が、この第１キーデータを保持し、第２キーデータレジスタ１０５が第２キーデータを保持する。
【００２２】
第１キーデータレジスタ１０４に保持されている第１キーデータは、第１キー発生回路１０６に供給され、この第１キー発生回路１０６は、第１キーデータに基づいて、これに対し所定の関係を有する第１キーを発生する。また、第２キーデータレジスタ１０５に保持されている第２キーデータは、第２キー発生回路１０７に供給され、ここで第２キーが発生される。
【００２３】
第１キー発生回路１０６及び第２キー発生回路１０７からの第１及び第２キーはエクスクルーシブオア回路１０８に供給され、ここで両者の排他的論理和演算が行われる。なお、排他的論理和演算は、デジタルデータの加算と同一であるため、エクスクルーシブオア回路１０８を図において加算器で示してある。
【００２４】
このエクスクルーシブオア回路１０８の出力がスクランブルキー（ＫＤＡＴＡ）であり、このスクランブルキーが乱数発生器１０９に供給される。乱数発生器１０９は、スクランブルキーを初期値として、スクランブル解除用符号（ＰＮＯＵＴ）を発生する。
【００２５】
また、タイミング発生回路１１０は、プリフィックス解析回路１０２から供給されるデータパケット番号と、ビット位置認識回路１０３から供給されるデータパケット中のビット位置を認識し、第１キー発生回路１０６の動作制御用の制御信号（ＣＯＮ）、乱数発生器１０９の初期値ロード信号（ＬＯＡＤ）、乱数発生用クロック（ＣＫ）を発生する。なお、タイミング発生回路１１０には、クロック発生回路１１１からのクロック信号が供給されており、このクロック信号に基づいて動作する。
【００２６】
そして、第１キー発生回路１０６は、制御信号（ＣＯＮ）に応じて、乱数発生器１０９に初期値をロードするタイミングに対応する所定の期間にのみ第１キーを発生する。また、乱数発生器１０９は初期値ロード信号（ＬＯＡＤ）で決定されるタイミングで、シフトレジスタにスクランブルキーを取り込み、乱数発生用クロック（ＣＫ）に応じてシフトレジスタのデータをシフトして、所定の乱数を発生する。
【００２７】
乱数発生器１０９の出力であるＰＮＯＵＴはエクスクルーシブオア回路１１２に供給されるが、このエクスクルーシブオア回路１１２には、パケット解析回路１０１からのパケットデータも供給されており、両者は同期している。そこで、このエクスクルーシブオア回路１１２によって、デスクランブルが行われ、スクランブル解除後のデータＤＯＵＴがここから出力される。なお、デスクランブルが不要なデータの出力の際には、乱数発生器１０９が乱数を発生しないため、エクスクルーシブオア回路１１２からパケットデータがそのまま出力される。
【００２８】
「動作」
次に、本実施形態の動作について、図２及び図３のフローチャートに基づいて、説明する。
【００２９】
まず、受信されたデータパケットが、パケット解析回路１０１に入力される（Ｓ１）と、パケット解析回路１０１は、データパケットの０〜３２ビットに位置するプリフィックスの内容から当該データパケットが第１パケットまたは第２パケットであるかを判定する（Ｓ２）。ここで、データパケットは、受信したデータブロックからブロック識別符号及び誤り訂正符号を除いた１７６ビットのデータをいい、このデータパケットは、図４に示すように、前から３２ビットがプリフィックス、その後１７６ビットがデータブロックである。なお、データブロックが複数パケット分あわされて、データグループが構成され、このデータグループ内のデータグループデータの先頭部分にデータヘッダが設けられている。
【００３０】
Ｓ２において、第１または第２パケットであった場合には、第１キーデータが存在するかを判定し（Ｓ３）、第１キーデータがが存在した場合には、第１キーデータを第１キーデータレジスタ１０４に記憶する（Ｓ４）。なお、第１キーデータは、上述のデータグループデータのデータヘッダの直後の４ビットが割り当てられており、図４に示すように第２パケットに位置する。そして、この位置は、データ内容から分かるため、この場所のデータを取り出せばよい。また、この場所に第１キーデータを挿入しないデータ形式も考えられ、この場合には、該当する場所から第１キーデータを取り出せばよい。また、その第１キーデータについて、予め定められた簡易スクランブルがかけられている場合には、この簡易スクランブルを解除してから第１キーデータを取り出し、第１キーデータレジスタ１０４に格納する。
【００３１】
Ｓ４において、第１キーデータを格納した場合及びＳ２及びＳ３において、ＮＯであった場合には、第３パケット以降であるかを判定する（Ｓ５）。第３パケット以降でなければ、Ｓ１に戻り、次のデータパケットを入力する。第３パケット以降であった場合には、第２キーデータを第２キーデータレジスタ１０５に記憶する（Ｓ６）。この第２キーデータは、図４に示すように、第３〜第７パケット（パケット番号としては２〜６になる）の所定位置に設定されている。例えば、プリフィックスのデータグループ番号、データパケット番号などを第２キーデータとする。
【００３２】
第２キーデータを格納した場合には、ビット位置が４０かを判定する（Ｓ７）。これは、スクランブルがかかっているのは、第３〜第７パケットの４１ビット〜１７６ビットの範囲であり、スクランブル解除範囲を認識するためである。
【００３３】
ビット位置が４０ビット目であれば、第２キー発生回路１０７により、第２キーを発生する（Ｓ８）。この第２キーは、例えば、第２キーデータに基づいて所定の手法で乱数化することによって行う。
【００３４】
次に、第１キー発生回路１０６により、第１キーを発生する（Ｓ９）。この第１キーは、例えば第１キーデータを番号として予め記憶されたよりビット数の大きなデータに変換することによって発生する。
【００３５】
そして、第１キー及び第２キーの排他的論理和演算によりスクランブルキー（ＫＤＡＴＡ）を発生し、これを乱数発生器１０９に初期値として入力する（Ｓ１０）。そして、このスクランブルキーの入力が終了した場合には、第１キーに無効なデータを発生し、第１キーを消滅させる（Ｓ１１）。
【００３６】
一方、乱数発生器１０９では、スクランブルキー（ＫＤＡＴＡ）を初期値として、乱数（スクランブル解除符号）を発生し、これが実際に送信データのスクランブルに利用されている符号であり、このスクランブル解除乱数を利用してパケットデータをシフトしながらスクランブル解除をパケットの最終ビットまで行う（Ｓ１２〜Ｓ１４）。
【００３７】
「タイミングチャート」
図５は、本実施形態の動作を示すタイミングチャートである。データパケット２〜４が入力されてくる状況を示している。第１キーデータは、通常第２パケットにあり、第３パケットの入力の時点で確定し、第１キーデータレジスタ１０４の記憶内容が切り替わる。第２キーは、第３〜第７パケットのプリフィックスの入力の時点でデータが確定する。このため、各パケットにおいて、この時点で第２キーデータレジスタ１０５の記憶内容が切り替わる。
【００３８】
そして、第キー発生回路１０６は、ビット位置４０から４１の期間のみ、第１キーを発生する。一方、第２キーは、ビット位置４０までに確定し切り替わる。スクランブルキー（ＫＤＡＴＡ）は、第１キーが発生している期間のみ出力される。
【００３９】
乱数発生回路１０９へのスクランブルキーの発生タイミングを指示するロード信号（ＬＯＡＤ）は、ビット位置が４０ビット目になったことを受けて発生される。また、第１キー発生回路１０６は、このロード信号（ＬＯＡＤ）がＨの時のみ第１キーを発生するように制御される。
【００４０】
また、スクランブル解除、すなわち乱数発生器１０９の出力をパケットデータに加算する（排他的論理和をとる）動作は、スクランブルがかけられている第３パケット〜第７パケットの４１ビット目〜１７６ビット目に対し実行される。
【００４１】
このように、本実施形態では、第１キーを所定の短期間のみ発生することで、スクランブルキー（ＫＤＡＴＡ）が発生する期間も短期間のみになる。従って、スクランブルキー解除機能を持つＩＣを開封して内部の信号の動作を観測されても、スクランブル解除にきわめて重要なスクランブルキーを解読されにくい。従って、第１キーの発生を制御するという比較的簡単な手段で、スクランブル処理の安全性を高めることができる。
【００４２】
「第１キー発生回路の構成」
図６に、第１キー発生回路１０６の構成例を示す。この例では、第１キー発生回路１０６は、インバータ６０１、６０４と、ナンドゲート６０２、６０５と、エクスクルーシブオアゲート６０３、６０６から構成されており、２ビットのキーデータＡ０，Ａ１から４ビットの第１キーＢ０，Ｂ１，Ｂ２，Ｂ３を出力する。
【００４３】
ナンドゲート６０２には、Ａ１と、インバータ６０１で反転されたＡ０が入力される。エクスクルーブオアゲート６０３には、ナンドゲート６０２の出力と、制御信号ＣＯＮが入力される。また、ナンドゲート６０５には、Ａ０と、インバータ６０４で反転されたＡ１が入力され、このナンドゲート６０５の出力と、制御信号ＣＯＮがエクスクルーシブオアゲート６０６に入力される。そして、エクスクルーシブオアゲート６０６の出力がＢ０，Ｂ１、エクスクルーシブオアゲート６０３の出力がＢ２，Ｂ３とされている。
【００４４】
このような第１キー発生回路１０６の真理値は、図７に示すようになる。そして、制御信号ＣＯＮが０の時が、無効出力である。この回路によって、２ビットのキーデータから４ビットの第１キーが得られる。そして、制御信号ＣＯＮによって、所定の期間のみ有効な第１キーを得ることができる。
【００４５】
なお、この例では、２ビットの第１キーデータから４ビットの第１キーを得る構成を示したが、実際には１６ビットのマスターキー番号から３２ビットのマスターキーを得る構成としている。
【００４６】
「乱数発生器の構成」
図８に、乱数発生器１０９の構成例を示す。スクランブルキー（ＫＤＡＴＡ）はこれを保持する乱数発生データレジスタ３００に入力される。この乱数発生データレジスタ３００の所定部分のデータｋ１，ｋ２，・・・ｋｎは、ｎ個の乱数発生部３０１〜３０ｎにそれぞれ供給される。この乱数発生部３０１〜３０ｎは、シフトレジスタで構成されており、これらにはクロックＣＫが供給されている。そして、このクロックＣＫにより、それぞれの初期値に応じた乱数ＮＯＵＴ１〜ＮＯＵＴｎが出力される。この乱数ＮＯＵＴ１〜ＮＯＵＴｎは、それぞれゲート回路３１１〜３１ｎに入力される。これらのゲート回路３１１〜３１ｎは、アンド・オア等の論理回路で構成されており、各パケット中のデータパケット番号の一部（例えば４ビット）が修正制御データとして供給されている。従って、ゲート回路３１１〜３１ｎにおいて、乱数ＮＯＵＴ１〜ＮＯＵＴｎが修正される。
【００４７】
各ゲート回路３１１〜３１ｎの出力は、ゲート回路３２０に入力され、ここおいて、各ビット毎にすべての出力が加算され、スクランブル解除のための符号ＰＮＯＵＴがビット毎に出力される。
【００４８】
このような構成により、スクランブルキーから所定のスクランブル解除のための符号ＰＮが得られる。そして、乱数発生データレジスタ３００が必要なときのみに正しいデータｋ１〜ｋｎを出力し、各乱数発生部３０１〜３０ｎにロードするように構成するとよい。例えば、乱数発生データレジスタ３００がロード信号（ＬＯＡＤ）の立ち上がりで、スクランブルキー（ＫＤＡＴＡ）を取り込み、ロード信号の立ち下がりで、乱数発生部３０１〜３０ｎがデータｋ１〜ｋｎを取り込み、ビット位置４１ビット目で、次の無効なスクランブルキーを取り込んでもよい。
【００４９】
図９に、乱数発生部３０１〜３０ｎの構成例を示す。この例では、ｍ個のシフトレジスタ４０１〜４０ｍを有しており、前段の出力Ｑが順次次段の入力Ｄに入力され、最終段の出力Ｑがエクスクルーシブオアゲート４１０を介し、１段目の入力Ｄに入力されている。また、エクスクルーシブオアゲート４１０の他端には、シフトレジスタ４０１〜４０ｍの予め設定された１つのレジスタ４０ｉ（ｉは、１〜ｍのいずれか）の出力Ｑが入力されている。
【００５０】
そして、各シフトレジスタには、ｍビットのスクランブルキーデータｋ（この例ではｋ１）が、供給されており、このデータｋ１がロード信号（ＬＯＡＤ）によって、各シフトレジスタに初期値として取り込まれる。また、各シフトレジスタ４０１〜４０ｍには、クロックＣＫが入力されており、このクロックＣＫによって、データがシフトされ、所定の出力ＮＯＵＴ（この例ではＮＯＵＴ１）が出力に得られる。
【００５１】
「その他の構成」
なお、上述のようなスクランブル解除符号は、送信側において、使用したスクランブルの符号と同一であることが目的であり、その値を決定するための構成は、送信側においても全く同一である。但し、送信側の構成では、第１キーの発生を所定の期間のみに限定する構成は不要である。
【００５２】
また、ＶＩＣＳのサービスでは各種のサービスがある。そして、サービスの種別によっては、スクランブルをかけない方がよいものもあり、スクランブルがかけられずに送信されるものもあると考えられる。そこで、プリフィックスにおけるサービス識別データの内容に応じて、スクランブル解除動作を制御するとよい。すなわち、サービス識別が所定のもの（スクランブルがかけられないサービス）であった場合には、スクランブル解除のための符号ＰＮＯＵＴを発生しないようにするとよい。
【図面の簡単な説明】
【図１】実施形態の全体構成を示すブロック図である。
【図２】実施形態の動作を示すフローチャートである。
【図３】実施形態の動作を示すフローチャートである。
【図４】データパケットの構成を示す図である。
【図５】実施形態の動作タイミングを示すタイミングチャートである。
【図６】第１キー発生回路の構成を示す図である。
【図７】第１キー発生回路の真理値を示す図である。
【図８】乱数発生器の構成を示すブロック図である。
【図９】乱数発生部の構成を示すブロック図である。
【符号の説明】
１０１  パケット解析回路、１０２  プリフィックス解析回路、１０３  ビット位置認識回路、１０４  第１キーデータレジスタ、１０５  第２キーデータレジスタ、１０６  第１キー発生回路、１０７  第２キー発生回路、１０８  エクスクルーシブオア回路、１０９  乱数発生器、１１０  タイミング発生回路。
【図１】
0003625540.tif 000002
【図２】
0003625540.tif 000003
【図３】
0003625540.tif 000004
【図４】
0003625540.tif 000005
【図５】
0003625540.tif 000006
【図６】
0003625540.tif 000007
【図７】
0003625540.tif 000008
【図８】
0003625540.tif 000009
【図９】
0003625540.tif 000010