(57)【特許請求の範囲】
【請求項１】
各種データを記憶し、かつ設定パスワードが書込まれている設定パスワード記憶領域を有する半導体メモリと、リーダライタ装置と結合するためのコネクタ部と、前記コネクタ部を介して入力されたリーダライタ装置からの指示に従って前記半導体メモリ内のデータの読みだしおよび前記半導体メモリ内へのデータの書き込みを制御するメモリ制御部とからなる半導体記憶装置において、
前記半導体記憶装置は前記コネクタ部から入力されたアドレス信号が設定パスワード記憶領域を指している場合にメモり制御部に一致信号を出力する設定パスワードアドレス比較部と、
前記メモリ制御部から出力された設定パスワードと前記コネクタ部から入力された入力パスワードが一致した場合前記メモリ制御部へ一致信号を出力するパスワード照合部とを有し、
前記メモリ制御部は設定パスワードアドレス比較部からの一致信号を受けた場合前記半導体メモリの設定パスワード記憶領域から設定パスワードを読み出しパスワード照合部に出力し、パスワード照合部からの一致信号を受けるまで前記半導体メモリへのアクセスを禁止すると共に、コネクタ部からの書き込み制御信号を読みだし制御信号に変換して前記半導体メモリの設定パスワード記憶領域から設定パスワードを読み出しパスワード照合部に出力することを特徴とする半導体記憶装置。
【請求項２】
請求項１記載において、
前記半導体記憶装置は、前記コネクタ部から入力されたアドレス信号が選択情報記憶領域を指している場合にメモリ制御部に一致信号を出力する選択情報アドレス比較部を有し、
前記半導体メモリは標準モードとパスワード照合モードのいずれかを指示する選択情報が書き込まれている選択情報記憶領域を有し、
前記メモリ制御部は前記選択情報アドレス比較部からの一致信号を受けた場合に該選択情報を参照し、標準モードである場合前記半導体メモリへのアクセス禁止を解除することを特徴とする半導体記憶装置。
【請求項３】
請求項２において、前記選択情報記憶領域を前記半導体メモリのアドレス‘０（Ｈ）’番地または、アドレス‘０（Ｈ）’番地から始まる無効データの次のアドレスにもつことを特徴とする半導体記憶装置。
【請求項４】
請求項３において、前記半導体メモリの前記選択情報記憶領域の内容を１バイトで表し、標準モードはデータ‘００（Ｈ）’、データ‘０１（Ｈ）’またはデータ‘ＦＦ（Ｈ）’のいずれかとし、パスワード照合モードはデータ‘００（Ｈ）’、データ‘０１（Ｈ）’およびデータ‘ＦＦ（Ｈ）’以外のいずれかとすることを特徴とする半導体記憶装置。
【請求項５】
請求項１において、前記パスワード照合部の照合結果により、半導体メモリ２の書込みまたは読出し禁止状態を解除した後は、前記半導体メモリに書込まれている設定パスワードの変更および読出しが自由にできることを特徴とした半導体記憶装置。
【請求項６】
請求項１において、前記パスワード照合部に照合回数を数えるカウンタ手段を付加し、一定回数以上の照合動作を行った場合は、それ以後設定パスワードと入力パスワードが一致しても、前記メモリ制御部に特定信号を出力しないことを特徴とした半導体記憶装置。
【請求項７】
請求項１において、前記半導体メモリの一部分または全部を電池でバックアップした揮発性メモリとし、この電池をはずすことで、揮発性メモリのデータ内容は消えるが、同時に半導体メモリ２の書込みまたは外部への読出し禁止状態をも解除できることを特徴とする半導体記憶装置。
【請求項８】
請求項１において、前記半導体メモリはフラッシュメモリであって、前記半導体記憶装置はさらにリセットコマンド比較回路とリセット回路とを備え、上記リセットコマンド比較回路はリーダライタから入力されたコマンドが所定のリセットコマンドと一致した場合に一致信号を出力し、上記リセット回路は上記一致信号の出力で上記半導体メモリの記憶内容をリセットすることを特徴とする半導体記憶装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、コンピュ−タ等の補助記憶装置として使用する半導体記憶装置に係わり、特にパスワ−ドを使用して、半導体メモリの書込みおよび読出しを禁止する手段に関する。
【０００２】
【従来の技術】
コンピュータなどの補助記憶装置として半導体記憶素子を搭載したＩＣカードが使用されている。このＩＣカードにはＣＰＵを搭載したものとメモリ素子だけを搭載した半導体記憶装置であるメモリカードがある。
【０００３】
メモリカードはコンパクトで記憶容量が大きいと言うメリットがあるが、メモリカード内のデータをだれでも読みだすことができるため、秘密保護の点で問題があり、まただれでも書き込むことができることから、一旦書き込まれたデータが誤って消去されたり、上書きされたりする恐れがあった。
【０００４】
一方、ＩＣカードはカード本体にマイクロプロセッサと半導体メモリを内蔵しており、予めパスワードを記憶しておき外部から入力されたデータと一致したときのみＩＣカードでのデータの書き込み或いは読みだしを可能とするものである。
【０００５】
そこで、上記メモリカードにおける問題点を解消するために、メモリカードにマイクロプロセッサを搭載してパスワ−ドの照合を行なわせることが可能である。しかし、この場合マイクロプロッセッサはパスワ−ドの照合しか行なわないため、マイクロプロセッサを有効に使用しているとは言えず、コストパ−フォ−マンスが非常に低い。また、一般的にメモリカードは、できるだけコンパクトで、しかも記憶容量が大きいことが必要である。このため、メモリカードにマイクロプロセッサを搭載すれば、当然半導体メモリの搭載スペ−スが減り、コンパクト化、大容量化に対し不利になる。その上、マイクロプロセッサを搭載すると、これを動作させるためのプログラム等を記憶させるための半導体メモリも必要になり、さらに不利となる。
【０００６】
【発明が解決しようとする課題】
本発明は上述した従来技術の欠点に鑑みてなされたものであって、その第１の目的はマイコンを有しないいわゆるメモリカードにおいて、内部にマイコンを有するＩＣカードと同様にデータ保護の機能を持たせることを目的とする。
【０００７】
また、本発明の第２の目的は、簡単な回路を付加するだけで、パスワードを使用して、半導体メモリの書込みおよび読出しができる半導体記憶装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明は、各種データを記憶し、かつ設定パスワードが書込まれている設定パスワード記憶領域を有する半導体メモリと、リーダライタ装置と結合するためのコネクタ部と、前記コネクタ部を介して入力されたリーダライタ装置からの指示に従って前記半導体メモリ内のデータの読みだしおよび前記半導体メモリ内へのデータの書き込みを制御するメモリ制御部とからなる半導体記憶装置において、前記半導体記憶装置は前記コネクタ部から入力されたアドレス信号が設定パスワード記憶領域を指している場合にメモり制御部に一致信号を出力する設定パスワードアドレス比較部と、前記メモリ制御部から出力された設定パスワードと前記コネクタ部から入力された入力パスワードが一致した場合前記メモリ制御部へ一致信号を出力するパスワード照合部とを有し、前記メモリ制御部は設定パスワードアドレス比較部からの一致信号を受けた場合前記半導体メモリの設定パスワード記憶領域から設定パスワードを読み出しパスワード照合部に出力し、パスワード照合部からの一致信号を受けるまで前記半導体メモリへのアクセスを禁止すると共に、コネクタ部からの書き込み制御信号を読みだし制御信号に変換して前記半導体メモリの設定パスワード記憶領域から設定パスワードを読み出しパスワード照合部に出力することを要旨とするものである。
【００１０】
【作用】
このような構成によれば、半導体記憶装置がリーダライタ装置に接続された状態で電源が投入されるとメモリ制御部は半導体メモリへのアクセスが禁止される禁止モードにあり、リーダライタ装置から半導体メモリに記憶されるフラグの読み出し指示が入力され、そのフラグが所定値である場合許可モードに移行し、それ以外の場合禁止モードが継続する。
【００１１】
また、半導体記憶装置がリーダライタ装置に接続された状態で電源が投入されるとメモリ制御部が半導体メモリへのアクセスを禁止し、リーダライタ装置から設定パスワード記憶領域のアドレスと入力パスワードが入力されると、設定パスワードアドレス比較部からの一致信号に基づきメモリ制御部が半導体メモリから設定パスワードを読みだし、パスワード照合部に出力し、パスワード照合部において入力パスワードとの一致を判定すると、パスワード照合部からの一致信号にもとづきメモリ制御部が半導体メモリへのアクセス禁止を解除する。
【００１２】
【実施例】
以下、本発明の実施例を図面によって説明する。図１は本発明によるメモリカード１００の第一の実施例を示す回路図である。この図は見やすくするために、一部の回路は、ブロックで示し、電源、グランド等は省略している。図１の１はコネクタ部、２は半導体メモリ、３はメモリ制御部、４はパスワ−ド照合部、５は設定パスワードアドレス比較部である。
【００１３】
コネクタ部１は、該メモリカード１００とこのリ−ダライタ装置２００とを結合させるものであり、外部からアドレス信号をうける端子１ａ、デ−タ信号のやりとりを行う端子１ｅ、書き込み用制御信号をうける端子１ｂ、読み出し用制御信号をうける端子１ｃ、書き込み読み出し用以外の制御信号をうける端子１ｄ等から成る。尚、本発明を非接触式メモリカードに適用した場合、上記端子は、コイル或いは送光・受光手段等から構成される。
【００１４】
半導体メモリ２は、揮発性、不揮発性のいずれでもよく、また、２ａはアドレス信号をうける端子、２ｅはデ−タ信号をやりとりする端子、２ｃは読み出し用制御信号をうける端子（この説明ではＬｏｗ信号で読み出すこととする）、２ｂは書き込み用制御信号をうける端子（この説明ではＬｏｗ信号で書き込むこととする）である。この半導体メモリ２は、図４に示すように設定パスワ−ドを書き込む設定パスワ−ド記憶領域２０１、データを記憶するデータ記憶領域２０２から構成され、設定パスワード記憶領域２０１には、あらかじめ設定パスワ−ドが書かれている。
【００１５】
メモリ制御部３は、外部からの書き込み用および読み出し用等の制御信号を受けてデ−タ信号の入出力を制御する入出力制御回路１２と、ゲ−ト１４〜２１から構成されている。
【００１６】
設定パスワ−ドアドレス比較部５は外部から入力されたアドレスと半導体メモリ２内の設定パスワ−ド記憶領域２０１のアドレスとを比較し一致した場合にＬｏｗ信号を出力し、一致しない場合にＨｉｇｈ信号を出力する設定パスワードアドレス比較回路１１から構成される。
【００１７】
設定パスワ−ドアドレス比較回路１１の一実施例を図２にしめす。パスワードアドレス比較回路１１の入力であるアドレス信号１ａはバスであり、その構成要素を１ａ（Ａ０），１ａ（Ａ１）〜１ａ（Ａｘ）とする。１ａ（Ａ０），１ａ（Ａ１）〜１ａ（Ａｘ）は、ＯＲゲート３０１〜ゲート３０ｘに入力されている。またこの図では設定パスワ−ドアドレスを′００（Ｈ）′番地とし、ＯＲゲ−ト３０１〜ゲ−ト３０ｘの片方の入力をＧＮＤ(グランド)としている。設定パスワ−ドアドレスが′００（Ｈ）′番地以外の時は、これらのゲ−トの入力を設定パスワ−ドアドレスに従って変えれば良いということは言うまでもない。ゲ−ト３１１の出力が、パスワ−ドアドレス比較回路１１の出力となる。
【００１８】
パスワ−ド照合部４は、外部からデ−タ信号を通して入力される入力パスワ−ドと半導体メモリ２から出力された設定パスワ−ドを比較し、一致した場合にはそれ以後Ｌｏｗ信号を出力し、一致しない場合にはＨｉｇｈ信号を出力するパスワ−ド照合回路１３から構成される。
【００１９】
パスワ−ド照合回路１３の一実施例を図３（ａ）に示す。１ｅ（Ｄ０）〜１ｅ（Ｄ７）は、パスワ−ド照合回路１３のコネクタ部１からのデ−タ信号１ｅを構成している各デ−タ信号であり、２ｅ（Ｄ０）〜２ｅ（Ｄ７）は、半導体メモリ２からのデ−タ信号２ｅを構成している各デ−タ信号である。これらの信号をゲ−ト４０１〜ゲ−ト４０８の入力とし、これらのゲ−トの出力をゲ−ト４１１の入力にすることにより、デ−タの照合がなされる。
【００２０】
ゲート４１２〜ゲート４１５及びコンデンサ４１７、抵抗４１６で構成される回路は、パスワードの照合結果であるゲート４１１の信号を電源遮断時即ち、メモリカード抜去まで、維持するための回路である。抵抗４１６の一端は、図示しないコネクタ部１のリーダライタ装置から電源の供給をうける電源端子に接続され、コンデンサ４１７の一端はグランドに接続されている。
【００２１】
コンデンサ４１７、抵抗４１６はメモリカードのリーダライタ装着時に一時的にゲート４１３にＬｏｗ信号を出力し、その後Ｈｉｇｈ信号を出力する働きをする。このように構成することにより、メモリカードがリーダライタ装置に接続され、電源が供給されると、パスワード照合回路１３は、Ｈｉｇｈ信号を出力し、その後パスワードが一致した場合、Ｌｏｗ信号を出力しつづけ、不一致の場合はＨｉｇｈ信号を出力しつづける。
【００２２】
この回路ではデ−タの幅を８ビットとしたが、１６ビット、３２ビット等にする場合はゲ−ト４０１〜ゲ−ト４０８の数を増やせば簡単に実現できることは言うまでもない。また、設定パスワ−ドを複数語にした場合は、図３（ａ）の回路を組合わせて実現すればよい。
【００２３】
図１で、具体的な回路の動作の説明をする。電源投入後、パスワ−ド照合回路１３と設定パスワ−ドアドレス比較回路１１からはＨｉｇｈ信号が出力され、これが、ゲ−ト１６、ゲ−ト１７、ゲ−ト１８に入力される。ゲ−ト１６、ゲ−ト１７、ゲ−ト１８の出力は、他方の入力に係わらずＨｉｇｈ信号を出力する。ゲ−ト１９は、ゲ−ト１６、ゲ−ト１７からのＨｉｇｈ信号の入力を受け、Ｈｉｇｈ信号を出力する。この結果ゲ−ト１９、ゲ−ト１８からのＨｉｇｈ信号の出力が、半導体メモリ２の読み出し用制御信号２ｃ、書き込み用制御信号２ｂに伝達され、半導体メモリ２は書き込み読み出しとも禁止状態になる。この回路では説明を簡単にするために、半導体メモリ２の全ての領域について書き込みと外部への読み出しを禁止しているが、半導体メモリ２をブロック分けして接続するなど回路を一部変更して半導体メモリ２の一部の領域のみを禁止したり、書込みと外部への読出しのどちらか一方だけを禁止することが可能なことは言うまでもない。
【００２４】
次に、この禁止状態を解除するためのパスワ−ド照合方法について説明する。まず外部から、理ーだライタ装置２００を介して半導体メモリ２にある設定パスワ−ド記憶領域２０１に、入力パスワ−ドを書き込む動作を行なう。つまりコネクタ部１で、アドレス信号端子１ａに半導体メモリ２にある設定パスワ−ド記憶領域２０１のアドレスを、デ−タ信号端子１ｅには入力パスワ−ドを、書き込み用制御信号端子１ｂにはＬｏｗ信号を入力する。  しかしながらこの時点では、前述の通り半導体メモリ２の書き込み用制御信号端子２ｂにはＨｉｇｈ信号が入力されているため、半導体メモリ２の内容が書き変ることはない。アドレス信号端子１ａに入力されたアドレスは、設定パスワ−ドアドレス比較回路１１に伝達され、入力アドレスと設定パスワ−ド記憶領域２０１のアドレスが一致すると、設定パスワ−ドアドレス比較回路１１からＬｏｗ信号が出力される。このＬｏｗ信号の信号がゲ−ト１６の入力に伝達される。ゲ−ト１６の他の入力は、書き込み用制御信号１ｂからのＬｏｗ信号、パスワ−ド照合回路１３からのＨｉｇｈ信号が入力されるため、ゲ−ト１６の出力はＬｏｗ信号となる。このＬｏｗ信号がゲ−ト１９に伝達され、これによりゲ−ト１９の出力がＬｏｗ信号となる。このＬｏｗ信号の出力が半導体メモリ２の読み出し用制御信号端子２ｃに伝達され、半導体メモリ２は読み出し状態となり、設定パスワ−ドが半導体メモリ２の端子２ｅから出力される。つまり、外部からの書き込み用制御信号をメモリ制御部３内で読み出し用制御信号に変換して、半導体メモリ２に伝達したことになる。
【００２５】
尚、ここで注意すべき点は、デ−タ信号上でデ−タの衝突がないことである。パスワ−ド照合回路１３の出力がＨｉｇｈ信号であるため、このＨｉｇｈ信号がゲ−ト１４、ゲ−ト１５の入力に伝達され、この２つのゲ−トの出力が両方Ｈｉｇｈ信号となり、このＨｉｇｈ信号の信号がデータ入出力制御部３０のゲ−ト２０と２１のハイインピ−ダンス制御端子に入力される。これによりデ−タ信号線１ｅと２ｅがゲ−ト２０とゲ−ト２１で電気的に切れた状態になり、この結果、半導体メモリ２から出力された設定パスワ−ドとコネクタ部１から入力された入力パスワ−ドが、デ−タ信号上でぶつかることはない。この設定パスワ−ドと入力パスワ−ドが、パスワ−ド照合回路１３で照合され、照合結果が一致の場合は、以後、パスワ−ド照合回路１３からＬｏｗ信号を出力し続ける。このＬｏｗ信号の出力が、ゲ−ト１４、ゲ−ト１５、ゲ−ト１６、ゲ−ト１７、ゲ−ト１８に入力され、これにより半導体メモリ２の書き込みおよび外部への読み出し禁止状態が解除される。
【００２６】
以上パスワ−ド照合による、読み出し書き込み禁止状態解除の動作は図５のフローチャートのように表わすことができる。
【００２７】
該メモリカード１００は、電源投入後（Ｓ５１）、半導体メモリ２の一部または全部の領域が、書込みと外部への読出しの両方またはどちらか一方が禁止状態である（Ｓ５２）。この禁止状態を解除するために、半導体メモリ２の設定パスワ−ド記憶領域に入力パスワ−ドを書き込む作業をおこなう（Ｓ５３）。この作業をおこなうことにより、メモリ制御部３とパスワ−ド照合部４が、入力パスワ−ドと設定パスワ−ドの照合をおこない（Ｓ５４）一致していれば禁止状態を解除する（Ｓ５５）が不一致の場合は読み出し、書き込み禁止状態が継続する。一度解除した後は、この状態は電源を遮断するまで継続する。この場合電源遮断後、再度電源を投入すると初期状態にもどり、半導体メモリ２の読み出し、書き込み禁止状態になる。
【００２８】
ところで、上記実施例においては、パスワードが一致すれば電源を遮断するまで読み書き禁止状態が継続するように構成しているが、このパスワ−ド照合作業を、読み出し書き込みごとにおこなうようにすることも可能である。この場合、パスワード照合回路は図３（ａ）の出力端子ｅ（ｏｕｔ）を図３（ｂ）に示される４ビットシフトレジスタで構成される回路の端子ｅ（ｉｎ）に接続した構成となる。これにより、データのセキュリティはさらに向上する。
【００２９】
尚、設定パスワ−ドの変更は、前述のように禁止状態が解除されると、半導体メモリ２のすべての記憶領域が書込及び読込みが可能となるため、半導体メモリ２の設定パスワ−ド記憶領域のアドレスを指定してその内容を書き換えることによりおこなう。
【００３０】
次に第２実施例を図６に基いて説明する。図６において、図１と同じ部品は同一記号で示している。第一実施例では、電源投入後は、必ずパスワ−ドの照合作業を行なわないと半導体メモリ２の書き込みおよび外部への読み出し禁止状態は解除されない。これを改良したのが本実施例である。
【００３１】
半導体メモリ２は、図７に示すように、設定パスワ−ド記憶領域２０１、データ記憶領域２０２以外に、パスワ−ド照合回路１３の照合結果により半導体メモリ２の一部または全部の領域の書込みと外部への読出しの両方またはどちらか一方の禁止状態を解除するパスワード照合モードか、または前記照合結果によらずこの半導体メモリ２の全部の領域の書込みと外部への読出しの両方を始めから解除する標準モードか、の２つのモードを選択するための選択情報記憶領域２０３をもつ。
【００３２】
また、回路的には、外部から入力されたアドレスと半導体メモリ内の選択情報記憶領域２０３のアドレスとを比較し、一致した場合にＬｏｗ信号を出力する選択情報アドレス比較回路２２からなる選択情報アドレス比較部３を有し、メモリ制御部３には、半導体メモリ２から読み出した選択情報の内容が、パスワ−ド照合回路１３の照合結果によらず２の半導体メモリの書込みと外部への読出しの両方を始めから解除することであれば、それ以後Ｌｏｗ信号を出力する選択情報照合回路２５と、ゲ−ト２３、ゲ−ト２４を有するものである。
【００３３】
尚、選択情報アドレス比較部３は、設定パスワードアドレス比較回路１１とほぼ同一の回路構成で実現可能であり、説明は省略する。また、選択情報照合回路２５もまた’００（Ｈ）’を標準モードとする場合、ゲートの入力をデータ信号端子２ｅとするだけで設定アドレスアドレス比較回路１１とほぼ同一の回路構成で実現可能である。
【００３４】
電源が投入されると、パスワ−ド照合回路１３と設定パスワ−ドアドレス比較回路１１からはＨｉｇｈ信号が出力され、これが、ゲ−ト１６、ゲ−ト１７、ゲ−ト１８に入力される。ゲ−ト１６、ゲ−ト１７、ゲ−ト１８の出力は、他方の入力に係わらずＨｉｇｈ信号を出力する。ゲ−ト１９は、ゲ−ト１６、ゲ−ト１７からのＨｉｇｈ信号の入力を受け、Ｈｉｇｈ信号を出力する。この結果ゲ−ト１９、ゲ−ト１８からのＨｉｇｈ信号の出力が、半導体メモリ２の読み出し用制御信号端子２ａ、書き込み用制御信号端子２ｂに伝達され、半導体メモリ２は書き込み読み出しとも禁止状態になる。
【００３５】
次に、リーダライタ装置２００は半導体メモリ２にある選択情報記憶領域のアドレスを指定してその内容を読み出す作業を行なう。この禁止状態でも、半導体メモリ２にある選択情報記憶領域２０３の読み出しは選択情報アドレス比較回路２２がＬｏｗ信号を出力するため可能である。
【００３６】
具体的には、コネクタ部１で、アドレス信号入力端子１ａに選択情報記憶領域２０３のアドレスを、読み出し用制御信号入力端子１ｃにはＬｏｗ信号を入力し、デ−タ信号入出力端子１ｅから選択情報記憶領域２０３の内容を読み出す。
【００３７】
アドレス信号入力端子１ａに入力された選択情報記憶領域２０３のアドレスは、選択情報アドレス比較回路２２に伝達され、一致すればＬｏｗ信号を出力する。このＬｏｗ信号の出力を受けたゲ−ト２３は、パスワ−ド照合回路１３からの入力に係わらず出力がＬｏｗ信号となる。このＬｏｗ信号の出力と読み出し用制御信号からのＬｏｗ信号を受けたゲ−ト１７の出力は、Ｌｏｗ信号となり、ゲ−ト１９を通って半導体メモリ２の読み出し用制御信号端子２ｃにＬｏｗ信号として伝達される。また、ゲ−ト２３のＬｏｗ信号の出力と、入出力制御回路１２からのＬｏｗ信号の出力を受けたゲ−ト１５の出力がＬｏｗ信号となり、ゲ−ト２１のハイインピ−ダンス制御端子に入力される。これによりデ−タ信号は出力方向となる。このようにして、２の半導体メモリにある選択情報記憶領域の内容が、コネクタ部１を通してリーダライタ装置２００に出力される。
【００３８】
また、同時にこの選択情報記憶領域の内容は、選択情報照合回路２５に伝達され、この選択情報記憶領域の内容が、標準モードを指示するものであれば、選択情報照合回路２５がＬｏｗ信号を出力する。このＬｏｗ信号の出力は、ゲ−ト２４に伝達され、ゲ−ト２４の出力をＬｏｗ信号にし、その後段のゲ−ト１４、ゲ−ト１６、ゲ−ト１７、ゲ−ト１８、ゲ−ト２３、ゲ−ト１５の入力をＬｏｗ信号にする。これによりコネクタ部１から入力される書き込み制御信号端子１ｂ、読み出し用制御信号端子１ｃの入力レベルが、そのまま半導体メモリ２の書き込み用制御信号端子２ｂ、読み出し用制御信号端子２ｃに伝達されることになり、半導体メモリ２の書き込みおよび外部への読み出し禁止状態が解除される。
【００３９】
また、この選択情報記憶領域の内容が、パスワ−ド照合モードを指示するものであれば、この選択情報照合回路２５の出力はＨｉｇｈ信号となり、禁止状態の解除はパスワ−ド照合回路１３の照合結果によることとなる。
【００４０】
以上の動作は図８のフローチャートのように表すことができる。メモリカード１００は、電源投入後（Ｓ８１）、半導体メモリ２の一部または全部の領域が、書込みと外部への読出しの両方またはどちらか一方が禁止状態である（Ｓ８２）。
【００４１】
次に半導体メモリ２にある選択情報記憶領域の内容を読み出し（Ｓ８３）、この内容が標準モードを指示するものであれば、パスワ−ドの照合作業をとばし、すぐに読み出し書き込み禁止状態を解除する（Ｓ８７）。パスワ−ド照合モードを指示するものあれば、図５と同じ動作をおこなう（Ｓ８５〜Ｓ８７）。
【００４２】
日本電子工業振興協会発行の半導体記憶装置の一種であるメモリカ−ドの標準規格（例えば、ＩＣメモリカ−ドガイドラインＶｅｒ．４．１）には、電源投入後、最初にメモリカ−ドの属性情報等が記憶されているアトリビュ−トメモリの先頭アドレスである′０（Ｈ）′番地を読み出すことになっている。そしてこのアドレス′０（Ｈ）′番地には、デバイス情報すタプルＩＤであるデ−タ′０１（Ｈ）′か、無効のタプルＩＤであるデ−タ′００（Ｈ）′か、タプル連鎖終了タプルＩＤであるデ−タ′ＦＦ（Ｈ）′のどれかであることが規定されている。もしアドレス′０（Ｈ）′番地のデ−タが、無効のタプルＩＤであるデ−タ′００（Ｈ）′であれば、次のアドレスである′０１（Ｈ）′番地のデ−タを読み出すことになり、このデ−タも前述の３種類でなければならない。
【００４３】
このためメモリカ−ドを使ったシステムでは、必ずまず最初にアドレス′０（Ｈ）′番地を読み出すことになる。従って、選択情報記憶領域２０３を図７に示すように半導体メモリ２の先頭アドレスである′０（Ｈ）′番地に配置すれば、特にリーダライタ装置２００のソフトの変更を行なわなくてもアドレス′０（Ｈ）′番地を最初に読み出し、選択情報記憶領域の内容を選択情報照合回路２５に伝達することができる。アドレス′０（Ｈ）′番地に無効のタプルＩＤであるデ−タ′００（Ｈ）′を書いて、アドレス′０１（Ｈ）′番地に選択情報を書いても同じ効果が得られる。
【００４４】
また、選択情報記憶領域の内容が、デ−タ′０１（Ｈ）′の時、パスワ−ド照合回路１３の照合結果によらずこの半導体メモリの一部または全部の領域の書込みと外部への読出しの両方またはどちらか一方を始めから解除するという意味にすれば、この選択情報記憶領域を読み出したシステムはこのメモリカ−ドを標準規格のメモリカ−ドとして認識し、しかもこの作業により同時に禁止状態の解除もできる。
【００４５】
従って、１台のリーダライタ装置でソフトの変更をすることなく、本発明のメモリカードと前記規格仕様のメモリカードの双方に使用することができるというメリットがある。
【００４６】
この場合当然、選択情報のデ−タが、デ−タ′０１（Ｈ）′以外の時は、パスワ−ド照合回路１３の照合結果によりこの半導体メモリの書込みと読出しの禁止状態を解除するという意味になる。同様に、デ−タ′００（Ｈ）′またはデ−タ′ＦＦ（Ｈ）′を、パスワ−ド照合回路１３の照合結果によらずこの半導体メモリ２の全部の領域の書込みと読出しを始めから解除するという意味にし、デ−タ′００（Ｈ）′以外、またはデ−タ′ＦＦ（Ｈ）′以外の時に、パスワ−ド照合回路１３の照合結果によりこの半導体メモリの書込みと読出しの禁止状態を解除するという意味にしても、同じ効果が得られる。
【００４７】
図９は本発明の第３実施例を表すものであり、第１実施例に、パスワ−ドの照合作業の回数をカウントするカウンタ２６とゲート２７をパスワ−ド照合部４に付加し、一定回数以上照合作業をおこなうと、それ以後は、たとえ照合結果が一致しても禁止状態を解除できなくしたものである。図９において、図１と同一部品は同じ記号で示している。カウンタ２６はその出力が、一定回数未満の時はＬｏｗ信号出力、一定回数以上の時はＨｉｇｈ信号出力となるように構成されている。
【００４８】
これにより、パスワ−ドを知らない人が、何回もパスワ−ドの入力を試みることにより正しいパスワ−ドを知り、メモリカードのデ−タを不正に読み出したり書き込んだりする行為を防ぐことができる。
【００４９】
尚、前述した第２実施例に、本実施例におけるカウンタ回路２６、ゲート２７を付加することも可能である。
【００５０】
図１０は、本発明の第４実施例を示すものであり半導体メモリ２に電池でのバックアップが必要な揮発性メモリを用いたものであり、この電池をはずすことで、揮発性メモリのデ−タ内容は消えるが、同時に半導体メモリ２の書込みまたは外部への読出し禁止状態を解除できるようにしたメモリカードの回路図である。図１０において、図１と同一部品は同じ記号で示している。
【００５１】
ここで、コネクタ部１の電源端子１ｆは半導体メモリ２の電源端子２ｆにダイオード３３を介して接続されている。この端子２ｆには電池３１もダイオードを介して接続されている。電池３１にはさらにゲート２９を介して、パスワード照合回路１３の出力を入力とするゲート２８に接続され、ゲート２８の出力はゲート１４〜１８に供給されるように構成されている。
【００５２】
電池３１をはずすと、ゲ−ト２９の出力がＨｉｇｈ信号からＬｏｗ信号になる。この出力を受けたゲ−ト２８の出力がＬｏｗ信号となり、禁止状態が解除される。これによりパスワ−ドを忘れた場合、電池をはずすことにより揮発性の半導体メモリの内容は消えてしまうが、これにより書き込みおよび読み出し禁止状態が解除されるので、メモリカード自体は再度使用することができる。揮発性の半導体メモリの内容が消えるので、この揮発性の半導体メモリの内容が他人に知れることもない。
【００５３】
ダイオ−ド３２は電池３１とコネクタ部１の電源端子１ｆから供給される電源とを切換える働きをし、これにより半導体メモリ２の電源２ｆにどちらかの電圧が供給される。またダイオ−ド３３は、電池３１の電流がコネクタ部１の電源１ｆに逆流することを防止している。抵抗３０は、電池３１をはずした時にゲ−ト２９の入力をＬｏｗ信号にする。
【００５４】
尚、本実施例について、第２実施例のごとき選択情報でモードをきりかえる構成や第３実施例の如き誤り回収を記録するカウンタ回路を設ける構成を付加することで、さらに高機能なメモリカードを実施することも可能である。
【００５５】
上記実施例では、書き込み用制御信号入力端子１ｂを利用して設定パスワ−ドの入力を行なったが、信号線に余裕があれば、書き込み用制御信号入力端子１ｂとは別に設定パスワ−ド入力信号用端子１ｇ（図示せず）をコネクタ部１に設け、これにより設定パスワ−ドの入力をおこなっても同じ効果が得られる。
【００５６】
図１１は御発明の第５実施例を示すものであり、メモリ２にデータの読み書き可能な不揮発性メモリを用いたものである。なお、本図において、前記第１実施例と同一部品については同一記号で示してある。
【００５７】
本実施例が第１実施例と異なる点は半導体メモリ２にフラッシュメモリを用いた点と、リセットコマンド比較回路３２に、リセット回路３３を設けた点にある。
【００５８】
リセットコマンド比較回路３２はリーダライタ装置２００から入力されたコマンドが、リセットコマンドか否かを判定し、一致した場合、一致信号を出力するものであり、データ信号のやりとりを行う端子１ｅとリセット回路３３に接続されている。
【００５９】
リセット回路３３はリセットコマンド比較回路３２の一致信号に応じて半導体メモリ２のデータ記憶領域２０２と設定パスワード記憶領域２０１の内容を消去するものであり、ＣＰＵとリセットフローの記憶されたメモリとから構成されている。リセット回路はアドレス信号端子２ａ、データ信号端子２ｅ、書き込み制御信号線２ｂ及び読み出し制御信号線２ｃとパスワード照合部４に接続されている。
【００６０】
次に本実施例の動作について図１１及び図１２を用いて説明する。
【００６１】
まず、リーダライタ装置２００よりリセットコマンドを半導体メモリ２に書き込む動作が指示された場合、リセットコマンド比較回路３２はデータＩ／Ｏ端子１ｅからのデータがリセットコマンドか否かを判定する。リセットコマンド比較回路３２において、入力データがリセットコマンドと判定された場合、一致信号をリセット回路３３に送出する。リセット回路３３はリセットコマンド比較回路３２からの一致信号を受領すると、その内部のＣＰＵは図１２に示されるフローに従って動作する。なお、リセット回路３３は通常パスワード照合部４に対してＨＩＧＨ信号を出力している。
【００６２】
まず、リセット回路３３はチップイレイズコマンドをフラッシュメモリ２に送出する（Ｓ１０１）。これにより、フラッシュメモリ２の内部ではパスワード並びにデータの消去処理が開始される。そして、消去処理が完了したか否かをメモリからの状態信号を監視することにより判定する（Ｓ１０２）。完了してないと判断した場合、フラッシュメモリの消去処理中にエラーが発生したか否かを判定し（Ｓ１０５）、エラーが発生していないと判定した場合、Ｓ１０２に戻り、監視を継続する。
【００６３】
Ｓ１０２において消去処理が完了したと判定された場合、パスワード照合部４にＬＯＷ信号を出力し（Ｓ１０３）、処理を終了する。これにより書き込み読みだしの禁止状態が強制的に解除される。
【００６４】
一方、Ｓ１０５において、エラーが発生したと判定された場合、パスワード照合部４にＨＩＧＨ信号を出力し続け、読み書き禁止状態が継続する。
【００６５】
このように、本実施例では、フラッシュメモリ２の全体の消去を行うことにより、強制的に読み書き禁止状態を解除するように構成されているため、仮にカード所有者がパスワードを忘れても、記憶データの消去と引替えにカードの使用を復活できる。
【００６６】
以上、本発明をメモリカードに適用した実施例について説明してきたが、本発明はこれに限定されるものでなく、メモリパック、半導体ディスク等いわゆる半導体装置一般に適用できることはいうまでもない。
【００６７】
【発明の効果】
以上説明したように本発明によれば、簡単、小型、安価な回路手段で、マイコンを有しないいわゆるメモリカードにおいて、内部にマイコンを有するＩＣカードと同様にデータ保護の機能を持たせることできる。また、パスワ−ドを使用したデ−タの書き込み及び読み出しの保護が実現でき、これにより記憶デ−タの機密保守、記憶デ−タの破壊等の防止を可能とした大記憶容量でコンパクトな半導体記憶装置を安価に提供することができる。
【図面の簡単な説明】
【図１】本発明によるメモリカードの第１実施例を示すブロック図である。
【図２】設定パスワ−ドアドレス比較回路の一実施例を示す回路図である。
【図３】パスワ−ド照合回路の一実施例を示す回路図である。
【図４】メモリカードの半導体メモリのメモリ構成図である。
【図５】メモリカードの処理手順を示すフロ−図である。
【図６】メモリカードの第２実施例を示すブロック図である。
【図７】メモリカードの半導体メモリのメモリ構成図である。
【図８】メモリカードの処理手順を示すフロ−図である。
【図９】メモリカードの第３実施例を示すブロック図である。
【図１０】半導体記憶装置の第４実施例を示すブロック図である。
【図１１】半導体記憶装置の第５実施例を示すブロック図である。
【図１２】第５実施例の処理手順を示すフロー図である。
【符号の説明】
１  コネクタ部
２  半導体メモリ
３  メモリ制御部
４  パスワ−ド照合部
１１  設定パスワ−ド比較回路
１２  入出力制御回路
１００  メモリカード
２００  メモリカード用リ−ダライタ装置
２２  選択情報アドレス比較回路
２５  選択情報照合回路
２６  カウンタ回路
３０  電池
３１  抵抗
【図１】
0003668514.tif 000002
【図２】
0003668514.tif 000003
【図３】
0003668514.tif 000004
【図４】
0003668514.tif 000005
【図５】
0003668514.tif 000006
【図６】
0003668514.tif 000007
【図７】
0003668514.tif 000008
【図８】
0003668514.tif 000009
【図９】
0003668514.tif 000010
【図１０】
0003668514.tif 000011
【図１１】
0003668514.tif 000012
【図１２】
0003668514.tif 000013