(57)【特許請求の範囲】
【請求項１】
第１の接地戻り回路から第２の接地戻り回路へのアナログ信号を変換する、トランシーバの送信回路内の接地変換回路において、
ａ）前記第１の接地戻り回路に関連した、入力されるアナログ電圧波形を入力端子において受信する第１の電圧／電流変換装置であって、前記第１の電圧／電流変換装置は、電流減少トランジスタ回路の入力ループに接続された出力を有する電圧差測定回路を有し、前記電圧差測定回路は、前記電流減少トランジスタ回路の出力ループに入力される帰還ループを有し、前記電流減少トランジスタ回路は、前記電圧差測定回路の第２の入力端子に印加される比較アナログ電圧波形を生成する波形生成回路を含み、前記電圧差測定回路は、入力されるアナログ電圧波形と前記比較アナログ電圧波形との差に比例するアナログ電圧信号を出力ポートにおいて生成し、前記アナログ電圧信号は、前記電流減少トランジスタ回路の出力ループにおいて行われる電流減少の量を調整するベースアナログ電流信号を供給する前記電流減少トランジスタ回路の入力ループに送られ、前記電流減少トランジスタ回路のベース電圧の変化は、前記電流減少トランジスタ回路のエミッタ抵抗に印加されるエミッタ電圧における対応する変化を引き起こし、前記エミッタ抵抗の一端は、前記電流減少トランジスタ回路のエミッタに接続され、前記エミッタ抵抗の他端は、前記第１の接地戻り回路に接続されている、前記第１の電圧／電流変換装置と、
ｂ）前記第１の接地戻り回路から分離された前記第２の接地戻り回路に関連する単線バスと、
ｃ）第１のカレントミラー回路であって、
（ｉ）未調整電源からの直流（DC）電圧を受け取る第１の入力端子及び第２の入力端子と、
（ii）各トランジスタのベース端子が相互接続された、整合した一対のトランジスタであって、前記整合した一対のトランジスタの第１のトランジスタは、エミッタ抵抗を通じて前記第１の入力端子に接続されたエミッタ端子、及び、前記相互接続されたベース端子に接続されたコレクタ端子を有する、関連したダイオードとして構成されて、前記第１のトランジスタのコレクタ端子から流出するアナログ電流のための第１の出力接続点を提供し、前記整合した一対のトランジスタの第２のトランジスタは、DC電圧を受け取るために他のエミッタ抵抗を通じて前記第２の入力端子に接続されたエミッタ端子、及び、前記第１のトランジスタのコレクタ端子から流出するのと同量のアナログ電流を供給するコレクタ端子を有し、前記第１の出力接続点は、前記電流減少トランジスタ回路の出力ループに電流を供給するために前記電流減少トランジスタ回路のコレクタに接続されている、前記整合した一対のトランジスタと、
（iii）関連したダイオードとして構成された第１の独立トランジスタであって、コレクタが第２の接続点のベースに直接接続され、前記第１の独立トランジスタのエミッタがエミッタ抵抗を通じて前記第２の接地戻り回路に接続され、前記第２の接続点は、前記整合した一対のトランジスタの前記第２のトランジスタのコレクタ端子に接続されて、前記第２の接続点は、前記整合した一対のトランジスタの前記第１のトランジスタのコレクタ端子から流出するのと同量のアナログ電流を受け取る、前記第１の独立トランジスタと、
を備えた前記第１のカレントミラー回路と、
ｄ）前記第２の接地戻り回路に関連するDC電圧を受け取るためにコレクタ抵抗を通じて接続されたコレクタ端子、及び、前記第１のカレントミラー回路の前記第２の接続点に接続されたベース端子を有する第２の独立トランジスタ、並びに、前記第２の独立トランジスタのエミッタ端子と前記第２の接地戻り回路との間に接続されて、前記第１の接地戻り回路に関連する入力されるアナログ電圧波形に応じて、前記単線バスの電圧の変化をもたらす第１の終端抵抗により構成されるバス駆動回路であって、前記第１のカレントミラー回路の前記整合した一対のトランジスタの前記第２のトランジスタの前記出力ループのアナログ電流は、前記第２の独立トランジスタのベース端子から流入し前記第２の独立トランジスタのエミッタ端子から流出して前記単線バスを流れるアナログ電流の量を調整する、前記バス駆動回路と、
ｅ）前記トランシーバの受信回路を形成するアクティブ負荷であって、
（１）前記単線バスに接続された一つの入力端子、及び、第２の終端抵抗の一端に接続された第２の端子を有する電圧差動回路を有する第２の電圧／電流変換装置であって、前記第２の終端抵抗の他端は前記第２の接地戻り回路に接続され、前記電圧差動回路は、第２の電流減少トランジスタ回路のベース端子にアナログ電圧を供給し、前記第２の電圧／電流変換装置は、前記単線バス上のアナログ電圧波形と前記第２の接地戻り回路に関連する前記第２の終端抵抗の電圧との間に存在する電位差を規定するために使用され、前記第２の電圧／電流変換装置は、前記第２の接地戻り回路に関連する前記第２の電流減少トランジスタ回路の前記ベース端子に送るアナログ電圧を出力端子において生成する、前記第２の電圧／電流変換装置と、
（２）一対の入力端子を有し、前記第１の接地戻り回路に関連し、前記一対の入力端子の一つの入力端子に印加される選択された電位の関連する電圧を有する電圧比較器と、
（３）前記第２の電圧／電流変換装置と前記電圧比較器との間に接続された第２のカレントミラー回路であって、
（ｉ）DC電圧を受け取るための第１の入力端子及び第２の入力端子と、
（ii）各トランジスタのベース端子が相互接続された、整合した一対のトランジスタであって、前記整合した一対のトランジスタの第１のトランジスタは、前記相互接続されたベース端子に接続されたコレクタ端子、及び、エミッタ抵抗を通じて前記第２のカレントミラー回路の前記第１の入力端子に接続されたエミッタ端子を有する、関連したダイオードとして構成されて、前記コレクタ端子から流出して前記第２の電流減少トランジスタ回路のコレクタ端子へ流入するアナログ電流を送る第３の出力接続点を提供し、前記整合した一対のトランジスタの第２のトランジスタは、DC電圧を受け取るために他のエミッタ抵抗を通じて前記第２のカレントミラー回路の前記第２の入力端子に接続されたエミッタ端子、及び、前記第２のカレントミラー回路の前記第１のトランジスタのコレクタ端子から流出して前記電圧比較器の第２の入力端子へ流入するのと同量のアナログ電流を供給するコレクタ端子を有し、前記アナログ電流は、前記第１の接地戻り回路に関連する前記電圧比較器の前記第２の入力端子に抵抗を通じて供給され、前記電圧比較器は、入力端子の対に印加される二つの入力電圧信号の比較結果として、前記単線バス上に存在するアナログ信号を表すディジタルパルス信号としての形態において、出力信号を供給する、前記整合した一対のトランジスタと、
を備えた前記第２のカレントミラー回路と、
を備えたアクティブ負荷と、
を備えていることを特徴とする、トランシーバの送信回路内の接地変換回路。
【請求項２】
前記第１の接地戻り回路から前記第２の接地戻り回路への入力されるアナログ波形の変換は前記第１のカレントミラー回路において行われ、前記第２の接地戻り回路から前記第１の接地戻り回路へ戻されて前記バスから出力されるアナログ波形の変換は前記第２のカレントミラー回路において行われることを特徴とする請求項１に記載の回路。
【請求項３】
前記第１の接地戻り回路は前記トランシーバの信号接地戻り回路であり、前記第２の接地戻り回路は前記バスの接地戻り回路であることを特徴とする請求項２に記載の回路。
【請求項４】
前記トランシーバ内の前記アナログ波形のパルス幅は、送信回路の入力端子から受信回路の出力端子までを通じて一定のままであることを特徴とする請求項３に記載の回路。
【請求項５】
乗り物の複数の他のノードに対して単線バス上で可変パルス幅変調（VPWM）符号情報の送信及び受信を行うための乗り物通信ネットワークのノードのトランシーバにおいて、前記符号情報は、送信中に一定の時間情報を維持し、各ノードは、乗り物用バッテリから未調整DC電圧を受け取り、各ノードは、信号電力及び信号戻りを供給する調整電源を含み、マイクロコントローラが信号電力のオフ動作を行い、ノード間のVPWM符号情報の双方向通信を支持する符号エンコーダ及びデコーダ（SED）装置もまた信号電力のオフ動作を行う、接地変換回路であって、
ａ）トランシーバ内の信号条件設定回路からの信号戻りに関連した電圧波形としての符号信号を入力端子において受信し、前記電圧波形をアナログ電流信号に変換した後、前記入力端子におけるアナログ電圧波形のパルス幅を維持するアナログ電流波形を、電流減少トランジスタ回路の出力ループにおいて生成する第１の電圧／電流変換装置と、
ｂ）各トランジスタのベース端子が相互接続された、等しく整合した一対のトランジスタを有するカレントミラー回路であって、前記整合した一対のトランジスタの第１のトランジスタは、エミッタ抵抗を通じて未調整DC電圧を受け取るために接続されたエミッタ端子、及び、前記相互接続されたベース端子に接続されたコレクタ端子を有する、関連したダイオードとして構成され、前記整合した一対のトランジスタの前記第１のトランジスタから前記第１の電圧／電流変換装置の前記出力ループにアナログ電流信号を送信するための第１のポートを有して、前記第１の電圧／電流変換装置が動作するときに、信号戻りのために前記出力ループに入力されてくるアナログ電流信号を前記第１の電圧／電流変換装置が減少させるようにし、前記アナログ電流信号の減少は、前記整合した一対のトランジスタの前記第１のトランジスタのベース−エミッタ間電圧を、その回路温度における、そのトランジスタタイプに対するアナログ電流信号に適合させ、前記整合した一対のトランジスタの他方のトランジスタは、コレクタ端子を通じて前記カレントミラー回路の出力端子に同量のアナログ電流を供給する未調整DC電圧を受け取るために接続された他のエミッタ抵抗を有し、前記カレントミラー回路はまた、前記カレントミラー回路の前記出力端子を形成する前記他方のトランジスタの前記コレクタ端子が接続点に接続されている、他の関連したダイオードも有しており、前記他の関連したダイオードのエミッタが、独立接地戻り回路に抵抗を通じて接続されている、前記カレントミラー回路と、
ｃ）前記独立接地戻り回路に関連する未調整DC電圧を受け取るために接続されたコレクタ端子、及び、前記カレントミラー回路の前記出力端子に接続されたベース端子を有し、前記ベース端子に印加される、前記独立接地戻り回路に関連する電圧の変化に応じて、エミッタ端子から前記単線バス上へのアナログ電流信号の供給を制御する独立トランジスタ、並びに、前記独立トランジスタのエミッタ端子と前記独立接地戻り回路との間に接続されて、前記単線バス上の電圧の変化をもたらす第１の終端抵抗により構成されるバス駆動回路と、
ｄ）前記単線バス上に存在して前記独立接地戻り回路に関連する電圧の変化を受け取るために、前記単線バスに接続された前記トランシーバの受信回路であって、
（ｉ）前記単線バスと前記独立接地戻り回路との間に存在する電位差を変換する第２の電圧／電流変換装置であって、前記電位差は、前記独立接地戻り回路に関連した前記第２の電圧／電流変換装置の出力ループにおける他の終端抵抗に現れる、前記第２の電圧／電流変換装置と、
（ii）信号戻りに関連する電圧比較器と、
（iii）前記第２の電圧／電流変換装置と前記電圧変換器との間に接続され、前記乗り物用バッテリから未調整DC電圧を受け取るために接続された第２のカレントミラー回路であって、前記第２のカレントミラー回路もまた、各トランジスタのベース端子が相互接続された、整合した一対のトランジスタを有し、前記整合した一対のトランジスタの第１のトランジスタは、第１のエミッタ抵抗を通じて未調整DC電圧を受け取るために接続されたエミッタ端子、及び、前記相互接続されたベース端子に接続されたコレクタ端子を有する、関連したダイオードとして構成され、前記整合した一対のトランジスタの前記第１のトランジスタから前記第２の電圧／電流変換装置の前記出力ループにアナログ電流信号を送信するための第１のポートを有して、前記第２の電圧／電流変換装置が動作するときに、前記独立接地戻り回路へ前記第２の電圧／電流変換装置の前記出力ループに入力されてくるアナログ電流信号を前記第２の電圧／電流変換装置が減少させるようにし、前記アナログ電流信号の減少は、前記整合した一対のトランジスタの前記第１のトランジスタのベース−エミッタ間電圧を、その回路温度における、そのトランジスタタイプに対するアナログ電流信号に適合させ、前記第１のトランジスタに整合した他方のトランジスタは、信号戻りのためにコレクタ抵抗を通じてコレクタ端子に及び前記電圧比較器の第１の入力端子に同量のアナログ電流信号を供給する未調整DC電圧に第２のエミッタ抵抗を通じて接続されたエミッタ端子を有し、前記電圧比較器の第２の入力端子は、信号戻りに関連した選択された電位の固定電圧源からDC電流信号を受信して、前記電圧比較器が出力端子において、前記第１の電圧／電流変換装置の入力に印加されるアナログ電圧信号のパルス幅に等しいパルス幅を有するディジタルパルスを生成するようにする、前記第２のカレントミラー回路と、
を備えた前記受信回路と、
を備えていることを特徴とする接地変換回路。
【発明の詳細な説明】
多重化手法によって一のノードから他のノードへパルス信号を伝送する通信ネットワークにおいては、通常、接地ループがノイズ源となる。ノイズは、特に、複数の接地点を区分する距離が長い場合や、低レベルのアナログ回路の試用期間中にもたらされる。それ故、接地路ノイズ、及び直流オフセット電圧に対する何らかの形態の識別又は分離を提供することが必要になる。
マルチノードシステムでノードの接地を行うと、例えば、シャーシ接地点及び信号用接地点間のような異なる地点間に異なる電位をもたらすことになる。乗り物における接地要素には、この接地のアプローチが必要となる。これは、通常、ネットワークにおいて望ましくないノイズ電圧を発生させる。ネットワークにおけるノイズ電圧に比較される信号レベルの大きさは、SN比と呼ばれる。もし、このSN比がネットワークの動作に悪影響を及ぼすのならば、このSN比を改善する努力が実行されなければならない。
これまでのノイズ低減対策は、２つの基本的なアプローチを含んでいる。それは、１）基準接地点の１つを除去し、システムを１点接地のネットワークに転換させることであり（これは、直流電流による非常に大きな電圧降下を引き起こすので、非実用的な対策である。）、２）２つ又はそれ以上の回路に分離することにより、多重接地の影響を無くすか最小にすることである。この分離は、１）トランス、２）コモンモード・チョーク、３）光学カプラ、４）平衡回路などを使用することにより行うことができる。
そのような技術は種々の成果をもたらすことができるけれども、多数の分離要素を必要とする。そのような要素は高価であって、全体としては予測不能な他の悪影響を及ぼす事になるかもしれない。
マルチノードネットワークにおける分離の問題を最小化しようとする試みの中で、マルチノードネットワーク中の接地ループ電流を分離する他の手段を見つけるための調査が行われた。この調査により、マルチノードネットワークの接地点間でのノイズ電位を本質的に除去するという本発明がもたらされたのである。
本発明は、多重通信システムに設置される各ノードのトランシーバ内部及びトランシーバ間における接地ノイズとの戦いに関するものである。各トランシーバにおいては、カレントミラー回路及びプログラム制御回路の技術により、ディジタル及びアナログ信号接地回路から接地バスに接続された回路へアナログ符号信号を変換して転送することができる。この転送により、信号中になんらかの電圧ゲインがもたらされるけれども、接地ノイズに起因するどのような電圧オフセットも生じることはなく、また、符号信号の完全性が失われることもない。
図１（Ａ−Ｅ）は、マルチノードネットワークにおける接地ループ電流の問題を最小化するための従来の手段の構成を示すブロック線図である。
図２は、本発明の回路が適用されたマルチノードネットワークを示すものである。
図３は、本発明の変換手段を使用したトランシーバを示す概略構成図である。
図１（接地ループ回路の問題を解決するための従来例）を参照してみると、図1Aは、信号接地点とシャーシ接地点との間に電位差（Vg）を有する異なる２地点が接地されたシステムを示している。
図1Bに示されている１つのノイズ分離対策はトランスを必要としている。ここでは、接地ノイズ電圧は回路の入力部ではなく、トランスの巻き線間に現れている。このようなトランスは高価であり、回路が多くなると多くのトランスが必要となる。
図1Cの従来技術では、コモンモード・チョーク（縦型チョーク、中性化トランス、又は平衡不平衡トランスとも呼ばれている。）として接続されているトランスによって分離された２つの回路が示されている。このトランスを配設すると、コモンモード・ノイズ電流に対して高インピーダンスを提供する一方で、直流差動モード信号が出力されることになる。
図1Dは、コモンモード・ノイズを除去するための手段としての光学カプラを示している。このようなカプラは２つの接地点間の導体経路を遮断するけれども、カプラを経由すると満足な線形性が得られないために、通常は充分に機能を発揮することができない。このような回路では、双方向通信を行うために、２方向のネットワークが必要となる。
図1Eには、平衡回路が示されている。この回路において、コモンモード電圧は平衡回路の半分ずつに等分の電流を誘起させる。そして、平衡した受信機は、２つの入力間の差電圧に対してのみ応答する。この平衡状態が良好な程、コモンモード除去比の合計は大きくなる。
これらの従来の解決方法は、ネットワークにおける分離を展開するための特別な要素を必要としている。これらの特別な要素は、意図された通りの分離機能を発揮するけれども、通常は、パルス出力特性を向上させることはない。
図２は、本発明のトランシーバに含まれる新しい分離手段を有する多重ネットワークを示している。バッテリ２は、負側端子が乗り物のシャーシに接地されており、ネットワークのノードにバッテリ電圧（＋Vbatt）を供給する。
ノード４〜４の各５ボルト安定化直流電源３は、この電圧Vbattを入力し、出力端子から、複数の信号条件設定回路に対して、適切に安定化された５ボルトの電圧Vdcを供給する。各ノード４は、安定化電源３に加えて、好ましくは８ビットで１チップのマイクロコントローラ（MCU）５と、適切な符号エンコーダ／デコーダ（SED）７と、トランシーバ10と、終端回路網11と、を有している。
MCU5はセンサ又はスイッチ信号を入力して、これらの信号を用いることにより、SED7が複数のメッセージ符号を適切なVPWM形式で生成するように制御するための制御信号を発生する。終端回路網11を介してバス18に接続されているトランシーバ10は、SED7からメッセージ符号を入力して、信号接地戻り回路について関連付けられているメッセージ符号を、バス接地戻り回路について関連付けられているメッセージ符号に変換する。次いで、トランシーバ10は、これらのメッセージを、アナログVPWM形式でバス18を介して他のノード４〜４に出力する。
各トランシーバ10は、波形を整形し、バス転送を行う回路を有している。分離した接地戻りライン（信号接地戻りライン12）は波形整形回路に関連し、一方、独立の接地ライン19はバス転送回路に関連している。このトランシーバの波形整形回路は、本願の発明者の係属中の特許出願である、1992年９月28日付提出の米国出願NO.07/951988号に開示されている。
バス18は、従来の単線バスと異なり、多数の捻りを有するツイスト線やシールド材料に依存してノイズを最小化しようとするものではない。バス18は、小さな領域全体に小領域ネットワークを形成しており、各ノードにつながりを有する非ツイスト線延長部に非ツイスト線が配設されたものである。いくつかのノイズ制御は、トランシーバ10の送受信部で受信されたVPWM信号の整形からもたらされる。
また、図２におけるブロック図は、トランシーバ10を使用している他のいくつかのノード４〜４も示している。単線バス18は、他のノード４〜４を相互接続するために配設されている。トランシーバ10は、送信部（TRMTR）16及び受信部（RCVR）20の回路を有している。本発明は、送信部16及び受信部20における接地変換回路を開示するものである。
さて、図３を参照すると、これは部分ブロック線図及び概略ブロック線図の形式で、本発明のトランシーバ10を示している。図２のSED7は、適切なVPWM方形波形式で複数のメッセージ符号を生成する。この方形波信号は、図３のポートＡからバッファ22に入力され、それからポートＢを通り抜けて有界積分器24に入力される。
積分器24は、方形波信号の変換及び積分を行い、それから対称な台形波信号を出力ポートＣに生成する。この台形波信号は、立ち上がり及び立ち下がり時間が延長され、振幅が低減され、トリガ点電圧が確立されているエッジ部を有するパルスを搬送する。この確立されたトリガ点電圧は、入力方形波の波形により表されている符号のパルス幅についての各符号長さをそれぞれ等しくなるように維持する。
有界波形整形器36は、有界積分器24からの出力信号をＣ点から入力する。波形整形器36は、選択された期間にわたる各エッジ部先端における両方のパルスコーナー部分を再整形する。波形整形器36は、それから入力波形と同位相の他の台形波信号をポートＤに出力する。この入力波形は、歪みが大きいコーナー部分を有し且つトリップ点電圧についての振幅が大きなパルスを含んでいるものである。
ポートＤの再成形された台形波信号は、電圧／電流変換装置54に入力され、そしてバッファトランジスタ60の入力ループに対する制御電圧に変換される。
電圧／電流変換装置54は、演算増幅器（オペアンプ）58及びトランジスタ60を含んでいる。ポートＤの再整形された台形波信号は、オペアンプ58の非反転入力端子に出力される。オペアンプ58は、反転入力端子に接続されているフィードバック付き回路70から発生された比較波形との電圧偏差の測定を行う。オペアンプ58の出力信号すなわちアナログ信号は増幅され、そして、ベース抵抗62を通ってトランジスタ60のベースに出力される。これにより、このトランジスタの入力ループにベース電流が供給される。カレントミラー回路80からのバッテリ電流は、コレクタ端子を通ってトランジスタ60の出力ループに入力される。この出力ループは、カレントミラー回路80から送られてくるポートＥの電流を減少させるためのプログラム電流減少回路を形成している。トランジスタ60は、コレクタ及びエミッタ端子間の電流減少の総量を制御する。ベース電圧の変化に対応して、エミッタ抵抗64両端間のエミッタ電圧が変化する。
この実施形態ではバッテリに直接接続されているカレントミラー回路80は、この回路80の出力端子の１つが接続されている電圧／電流変換装置54内のバッファトランジスタ60の電流制御信号に対して反応する。カレントミラー装置80は、整合された対をなすPNPトランジスタ82,84の整合されたベース・エミッタバイアスの技術を用いて、制御された電流信号を反映した電流減出力を生成する。整合した一対のトランジスタのうちトランジスタ82は、そのベース端子がコレクタ端子に短絡されており、基準ダイオードとして動作する。
基準ダイオード82の電流出力経路は、装置54のバッファトランジスタ60のコレクタにつながっており、そして信号接地線12に戻っている。トランジスタ60が動作した場合、信号接地線に流れる基準ダイオードの電流は減少する。これは、この回路の温度、及びこのタイプのトランジスタに対して適切な電流となるように、トランジスタ82のVbeを生じさせることになる。それ故、トランジスタ82と組み合わされたトランジスタ84は、基準ダイオードとして接続されている他のトランジスタ92に対して同じ電流を出力する。トランジスタ92のエミッタは、エミッタ抵抗95を通して、信号接地線12とは独立となっているバス戻り線19に電流を戻している。
トランジスタ92が第２の基準ダイオードとして接続されているので、抵抗95を介した電圧は、ポートＦに現れる電圧よりも１つのダイオード電圧降下分だけ低く固定される。
抵抗95と独立の接地線19とに跨るパルス電圧は、例えば約8.0ボルトppであり、これは抵抗64と信号接地線12とに跨るパルス電圧の約４倍である。両パルス信号のパルス幅は、ネットワークの各ノードにおける接地電位の変化に拘わらず、例えばトリップ点では64μｓの一定値に維持される。それ故、各ノードにおける信号接地線及びバス接地線のどのような電圧オフセットもバスを通って転送されるメッセージの符号化のタイミングの内容に影響を与えることはない。
上述したように、ポートＦに現れる電圧は装置54の抵抗64両端間のパルス電圧の約４倍であり、これはバス駆動回路90のエミッタフォロワ接続されたトランジスタ97にベース電圧として供給される。トランジスタ97のエミッタ電圧はベース電圧に追従する。それ故、トランジスタ97は独立のバス戻り線19と関連しているバス18に対して電流を出力する。抵抗96及びキャパシタ98は、バス18のための終端回路網を形成している。
バス18の接続点21からの、バス戻り線19に関連するバス電流、及び符号情報は、直ちに、アクティブ負荷である受信部20の入力端子に送られる。ここでは、演算増幅器102及びバッファトランジスタ104を含んでいる他の電圧／電流変換回路100が、他の電流ミラー回路106の入力部のパルス電流を制御する。
基準ダイオード108及び出力トランジスタ110を含んで構成されているカレントミラー回路106は、出力回路の信号接地線12と関連している負荷抵抗112に対してプログラムによるパルス電流を供給する。バス戻り線19からの信号の信号戻り線12の信号への変換は、電流ミラー回路106において行われる。比較器114は、抵抗112を介した電圧を、固定された基準電圧と比較する。比較器114の出力は、信号接地線についてのディジタルパルス信号として図２のSED7に対して供給される。SED7は、パルスから符号情報を抽出するためにこのディジタル信号を利用する。
上記した実施形態が主として本発明の原理を説明していると理解されるべきである。ディスクリート要素と積分回路とが組み合わされた実施形態が示されているけれども、積分回路とファームウエアやソフトウエアとの組合せにより同等のものを構成することも可能である。当業者であればここに開示された実施形態に対して変更及び修正を加えることが可能であり、権利範囲及び本質的特性を逸脱することなく別の実施形態を案出することが可能である。
【図１Ａ】
0003647458.tif 000002
【図１Ｂ】
0003647458.tif 000003
【図１Ｃ】
0003647458.tif 000004
【図１Ｄ】
0003647458.tif 000005
【図１Ｅ】
0003647458.tif 000006
【図２】
0003647458.tif 000007
【図３】
0003647458.tif 000008