(57)【特許請求の範囲】
【請求項１】
液晶層を介して対向配置される２枚の基板のうちの一方の内面に形成された、複数本のコモン電極、前記複数本のコモン電極に交差する複数本のゲート電極、及び、前記コモン電極ごとにそれぞれ当該コモン電極にそって設けられたドレイン電極と、
前記複数本のコモン電極と前記複数本のゲート電極とのそれぞれの交点に対応して、スイッチング素子と、当該交点に対応するコモン電極に接続された液晶セルとで構成される複数の画素と、
走査ラインを指示する走査ライン信号のアクティブを、１走査期間ずつ、前記複数本のコモン電極に順次印加する走査信号駆動回路と、
前記走査ライン信号が印加されるコモン電極に対応するドレイン電極に、当該走査ライン信号がアクティブな場合には当該アクティブな走査ライン信号を、当該走査ライン信号が非アクティブな場合には当該非アクティブな走査ライン信号と同じ電位を基準電位とする電圧を、階調電圧として印加する階調電圧回路と、
前記走査ライン信号のアクティブが印加される画素に対応するゲート電極に、当該画素の表示データの階調情報にしたがって、これに応じたパルス幅の階調電圧制御信号を印加するデータ信号駆動回路と、
を有し、
前記各画素のスイッチング素子は、当該画素に対応するドレイン電極に接続された第１の端子と、当該画素の液晶セルに接続された第２の端子と、当該画素に対応するゲート電極に接続された第３の端子と、を有する
ことを特徴とする、アクティブマトリクス型液晶表示装置。
【請求項２】
請求項１記載のアクティブマトリクス型液晶表示装置であって、
前記階調電圧回路は、
あらかじめ定めた特性で時間と共に変化する波形の電圧を発生させる電圧波形発生回路と、
各走査ライン毎に配置され、当該走査ラインが選択されている場合には該階調電圧制御信号のパルス幅に応じた期間だけ、該電圧波形発生回路の発生させる電圧波形を該ドレイン電極へ印加する、複数の階調電圧選択回路と、
を備えることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項３】
請求項１または２記載のアクティブマトリクス型液晶表示装置であって、
前記複数本のコモン電極、前記複数本のゲート電極、前記複数本のドレイン電極及び前記複数の画素と前記走査信号駆動回路、階調電圧回路及びデータ信号駆動回路とは、同一の基板上で一体形成される、
ことを特徴とするアクティブマトリクス型液晶表示装置。
【請求項４】
アクティブマトリクス型液晶表示装置の駆動方法であって、
前記アクティブマトリクス型液晶表示装置は、
液晶層を介して対向配置される２枚の基板のうちの一方の内面に形成された、複数本のコモン電極、前記複数本のコモン電極に交差する複数本のゲート電極、及び、前記コモン電極ごとにそれぞれ当該コモン電極にそって設けられたドレイン電極と、
前記複数本のコモン電極と前記複数本のゲート電極のそれぞれの交点に対応して、スイッチング素子と、当該交点に対応するコモン電極に接続された液晶セルとで構成される複数の画素と、
を有し、
前記各画素のスイッチング素子は、当該画素に対応するドレイン電極に接続された第１の端子と、当該画素の液晶セルに接続された第２の端子と、当該画素に対応するゲート電極に接続された第３の端子と、を有し、
当該アクティブマトリクス型液晶表示装置の駆動方法は、
前記複数本のコモン電極へは、走査ラインを指示する走査ライン信号のアクティブを、１走査期間ずつ、順次印加し、
前記走査ライン信号が印加されるコモン電極に対応するドレイン電極へは、当該走査ライン信号がアクティブな場合には当該アクティブな走査ライン信号を、当該走査ライン信号が非アクティブな場合には当該非アクティブな走査ライン信号と同じ電位を基準電位とする電圧を、階調電圧として印加し、
前記走査ライン信号のアクティブが印加される画素の表示データの階調情報にしたがい、これに応じたパルス幅の階調電圧制御信号を、当該画素に対応するゲート電極に印加する、
ことを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
【請求項５】
請求項４記載の、アクティブマトリクス型液晶表示装置の駆動方法であって、
前記ドレイン電極へ印加される階調電圧は、１走査期間の前半と後半とで該基準電位に対する極性が異なり、
前記ゲート電極へ印加される前記階調電圧制御信号のパルス幅は、前記１走査期間の前半および後半のいずれかの期間を対象に生成され、
前記対象となる期間は、隣合う前記ゲート電極間で異なる、
ことを特徴とする、アクティブマトリクス型液晶表示装置の駆動方法。
【請求項６】
請求項４記載の、アクティブマトリクス型液晶表示装置の駆動方法であって、
前記コモン電極へ印加される走査ライン信号として、２種類のアクティブの電位が存在し、
前記２種類の電位がライン毎に交互に印加される、
ことを特徴とする、アクティブマトリクス型液晶表示装置の駆動方法。
【請求項７】
請求項４記載の、アクティブマトリクス型液晶表示装置の駆動方法であって、
前記階調電圧は、ランプ波形、および、前記液晶の印加電圧−透過率特性に対応した特性カーブを有する波形のいずれかである、
ことを特徴とする、アクティブマトリクス型液晶表示装置の駆動方法。
【請求項８】
請求項４記載の、アクティブマトリクス型液晶表示装置の駆動方法であって、
前記階調電圧として、前記基準電位から正極性、負極性の方向へ変化する、対称的な２種類の波形が存在し、
前記２種類の波形は、１走査期間毎に交互に出力され、
１フレームのある１走査期間に着目した場合、１フレーム毎に該２種類の波形が交互に出力され、
１走査期間の初めと終わりの期間では電位が一定である、
ことを特徴とする、アクティブマトリクス型液晶表示装置の駆動方法。
【請求項９】
請求項１記載のアクティブマトリクス型液晶表示装置であって、
前記データ信号駆動回路は、
１ライン分の前記表示データを取り込むラッチ回路と、
前記表示データの階調数に応じた数の異種のパルス幅信号を発生する、データパルス生成回路と、
前記パルス幅信号の基準クロックを発生する基準クロック生成部と、
階調数分の前記パルス幅信号群から、表示データの階調情報に従い、１個のパルス幅信号を選択して出力するデータパルスセレクタと、
前記データパルスセレクタが出力する前記パルス幅信号の’ハイ’と’ロウ’の電位を、あらかじめ定めた電位へ変換し、前記階調電圧制御信号として出力する出力バッファと、
を備える、
ことを特徴とするアクティブマトリクス型液晶表示装置。
【請求項１０】
縦横方向に行列配置された複数の画素と、縦方向の画素共通のゲート電極と、横方向の画素共通のドレイン電極及びコモン電極と、を備える液晶表示装置において、
走査ラインを指示する走査ライン信号のアクティブを、１走査期間ずつ、前記複数のコモン電極に順次印加する走査信号駆動回路と、
前記走査ライン信号が印加されるコモン電極に対応するドレイン電極に、当該走査ライン信号がアクティブな場合には当該アクティブな走査ライン信号を、当該走査ライン信号が非アクティブな場合には当該非アクティブな走査ライン信号と同じ電位を基準電位とする電圧を、階調電圧として印加する階調電圧回路と、
前記走査ライン信号のアクティブが印加される画素に対応するゲート電極に、当該画素の表示データの階調情報にしたがって、これに応じたパルス幅の階調電圧制御信号を印加するデータ信号駆動回路と、
を備え、
前記各画素は、１個のＭＯＳ型トランジスタと、当該画素に対応するコモン電極に接続された液晶セルとを備え、
前記各画素のＭＯＳ型トランジスタは、当該画素に対応するゲート電極に接続されたゲートと、当該画素に対応するドレイン電極に接続されたドレインと、当該画素の液晶セルを介して、当該画素に対応するコモン電極に接続されたソースと、を有する
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶表示装置、およびその駆動方法に関する。
【０００２】
【従来の技術】
印加する電圧の実効値で各画素の透過率（明るさ）を制御するアクティブマトリクス型液晶表示装置は、図２に示すように、１つの画素を１個のＭＯＳ型のトランジスタで構成し、ゲートは横方向の画素共通のゲート電極、ドレインは縦方向の画素共通のドレイン電極、ソースは液晶セルを介して対向側にある全画素共通のコモン電極に接続する。その駆動方法としては図３に示すように、ゲート電極へは走査ラインを示す走査ライン信号のアクティブ（図３では‘ハイ’）を、各ゲート電極へ時分割で印加し、ドレイン電極へは走査ライン信号がアクティブとなるラインの表示データの階調情報に従い、複数レベルの中から１レベルの階調電圧を選択して印加する。また、コモン電極へは基準となる電圧を印加する。これにより、各液晶セルには、ゲートオン状態の最後に印加される階調電圧が線順次に保持される。つまり、各画素の印加電圧実効値（明るさ）を、表示データに応じて制御することが可能となる。
【０００３】
また、その他の駆動方法としては、特開平１０−５４９９８記載の方法がある。この方法は、図４に示すように、１つの画素を２個のＭＯＳトランジスタで構成し、例えば第１のＭＯＳトランジスタにおけるゲートは縦方向の画素共通の第１ゲート電極、ドレインは全画素共通のドレイン電極、ソースは第２のトランジスタのドレインへ接続する。また、第２のトランジスタのゲートは横方向の画素共通の第２ゲート電極、ソースは液晶セルを介して対向側にある全画素共通のコモン電極に接続する。その駆動方法としては図５に示すように、まず第２ゲート電極へは走査ラインを示す走査ライン信号のアクティブ（図５では‘ハイ’）を、各ゲート電極へ時分割で印加し、第１ゲート電極へは走査ライン上における表示データの階調情報に従い、これに応じたパルス幅の階調電圧制御信号を印加する。さらにドレイン電極へは１ラインの走査期間に同期した例えばランプ波形の階調電圧を印加し、コモン電極へは基準となる電圧を印加する。これにより、各液晶セルへは第１、第２ゲートが共にゲートオンとなる状態の最後に到達する階調電圧レベルが線順次に保持される。したがって、前者の方法と同様に、各画素の印加電圧実効値を、表示データに応じて制御することが可能となる。
【０００４】
【発明が解決しようとする課題】
従来の技術において、先に述べた方法は、表示する階調数（色数）の増加に伴い用意する階調電圧のレベル数が増加する。このため、階調電圧生成用の出力アンプの数や、階調電圧を選択するためのスイッチが増加し、コストが上昇する課題があった。
【０００５】
また、例えば、周辺駆動回路と画素を一体形成する液晶表示表示装置にこの方法を用いると、周辺駆動回路部に上記の出力アンプや選択スイッチを形成することになるが、この素子のばらつきで画質が劣化する課題があった。
【０００６】
また、後に述べた従来技術の方法は、各液晶セルの透過率を階調電圧制御信号のパルス幅で制御できるため、階調数が増えても回路規模の上昇が少ない利点がある。さらに、周辺回路を全てデジタル回路で構成できるため、上記したばらつきに対し、抑制効果がある。しかし、１つの画素に２個のＭＯＳトランジスタを配置することから、画素の透過率の低下、および歩留まりの低下といった新たな課題が発生する。
【０００７】
本発明の目的は、上記の課題を解決するアクティブマトリクス型液晶表示装置およびその駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記した課題を解決するにあたり、まず画素のＭＯＳトランジスタの動作について考えてみると、例えばＭＯＳトランジスタがＮ型の場合、ゲートの電位がソースの電位よりも一定値以上高ければゲートがオン状態となり、ドレインとソース間に電流が流れるため、ドレイン電極とコモン電極間の電圧が液晶セルへ印加される。一方、ゲートの電位がソースとドレインの電位よりも低ければゲートがオフ状態となり、ドレインとソース間に電流が流れないため、液晶セルへはゲートオン時の印加電圧が保持される。
【０００９】
本発明ではこの特性を利用し、走査ライン上にある画素のゲートをオンし、その他の非走査ライン上にある画素のゲートをオフすることで、線順次走査を可能としている。
【００１０】
一方、上記した特開平１０−５４９９８記載の、階調情報に従ったパルス幅の階調電圧制御信号をゲート電極へ印加する方法においても、走査ライン上の画素に対してのみ階調電圧を印加する制御が必要である。このため、第２のＭＯＳトランジスタを用いて、この制御を実現している。
【００１１】
しかし第２のＭＯＳトランジスタを用いなくても、例えばコモン電極を横方向のラインに対応するように分離し、走査するラインのコモン電極へは階調電圧制御信号の‘ハイ’でゲートがオン状態となる電位を与え、その他の非走査ラインのコモン電極とドレイン電極へは階調電圧制御信号の‘ハイ’よりも高い電位を与えることで、走査ライン上の画素に対してのみ階調電圧を印加することができる。
【００１２】
本発明は上述した点を鑑み、パルス幅を利用したアクティブマトリクス液晶表示装置およびその駆動方法を実現するものである。
【００１３】
すなわち、本発明の液晶表示装置は、１つの画素を例えば１個のＮ型のＭＯＳ型のトランジスタで構成し、ゲートは縦方向の画素共通のゲート電極、ドレインは横方向の画素共通のドレイン電極、ソースは液晶セルを介して対向側にある横方向の画素共通のコモン電極に接続されていることを特徴とする。
【００１４】
本発明の液晶表示装置の駆動方法としては、コモン電極へは走査ラインを示す走査ライン信号のアクティブを各コモン電極へ時分割で印加し、ゲート電極へは走査ライン上における表示データの階調情報に従い、これに応じたパルス幅の階調電圧制御信号を印加する。
【００１５】
ここで、ＭＯＳトランジスタがＮ型の場合、走査ライン信号のアクティブは‘ロウ’であり、その電位は、階調電圧制御信号が‘ハイ’でＭＯＳトランジスタのゲートがオン状態になる電位に等しい。また、走査ライン信号の非アクティブは‘ハイ’であり、その電位は、階調電圧制御信号の‘ハイ’の電位よりも高い。
【００１６】
一方、ＭＯＳ型のトランジスタがＰ型の場合、走査ライン信号のアクティブは‘ハイ’であり、その電位は、階調電圧制御信号が‘ロウ’でＭＯＳトランジスタのゲートがオン状態になる電位に等しい。また、走査ライン信号の非アクティブは‘ロウ’であり、その電位は、階調電圧制御信号の‘ロウ’の電位よりも低い。
【００１７】
さらに、前記ドレイン電極に与える階調電圧は、同じ画素に印加される走査ライン信号の‘ハイ’と‘ロウ’と同じ電位を基準電位とする、ことを特徴とする。
【００１８】
以上、本発明のアクティブマトリクス型液晶表示装置およびその駆動方法によれば、１つの画素に１個のＭＯＳトランジスタを配置し、かつ各液晶セルの透過率を階調電圧制御信号のパルス幅で制御できる。
【００１９】
したがって、上記した課題を解決することが可能である。
【００２０】
本発明はまた、液晶層を介して対向配置される２枚の基板の一方の内面に、互いに交差する複数本のコモン電極とゲート電極、および該コモン電極に並ぶ複数本のドレイン電極と、該複数本のコモン電極とゲート電極のそれぞれの交点に３端子のスイッチング素子と液晶セルとで構成される複数の画素とを有する表示画素部を備え、該各スイッチング素子の第１の端子は該ドレイン電極に接続され、該各スイッチング素子の第２の端子は対向側が該コモン電極に接続されている該液晶セルに接続され、該各スイッチング素子の第３の端子は該ゲート電極に接続される、アクティブマトリクス型液晶表示装置において、該各スイッチング素子は、該ゲート電極と該コモン電極に印加する電圧の電位差がある特定の規定値になるとオン状態となり、該スイッチング素子のオン状態には、該液晶セルに該ドレイン電極とコモン電極に印加される電圧の電位差が印加され、該オン状態の最後に印加される電位差が、次のオン状態まで保持されることを特徴とする。
【００２１】
ここで、上記本発明のアクティブマトリクス型液晶表示装置は、該コモン電極へ走査ラインを指示する走査ライン信号のアクティブを１走査期間ずつ順次印加する走査信号駆動回路と、該ドレイン電極へ階調電圧を印加する階調電圧部と、該ゲート電極へ走査ライン信号のアクティブが印加される画素の表示データの階調情報に従い、これに応じたパルス幅の階調電圧制御信号を印加するデータ信号駆動回路とを備える周辺回路部をさらに有し、前記階調電圧部が、あらかじめ定めた特性で時間と共に変化する波形の電圧を発生させる電圧波形発生回路と、各走査ライン毎に配置され、当該走査ラインが選択されている場合には該階調電圧制御信号のパルス幅に応じた期間だけ、該電圧波形発生回路の発生させる電圧波形を該ドレイン電極へ印加する、複数の階調電圧選択回路とを備えることが好ましい。
【００２２】
また、前記表示画素部と前記周辺回路部とは、同一の基板上で一体形成されることが好ましい。
【００２３】
さらにまた本発明は、液晶層を介して対向配置される２枚の基板の一方の内面に、互いに交差する複数本のコモン電極とゲート電極、および該コモン電極に並ぶ複数本のドレイン電極と、該複数本のコモン電極とゲート電極のそれぞれの交点に３端子のスイッチング素子と液晶セルとで構成される複数の画素とを有し、該各スイッチング素子の第１の端子は該ドレイン電極に接続され、該各スイッチング素子の第２の端子は対向側が該コモン電極に接続されている該液晶セルに接続され、該各スイッチング素子の第３の端子は該ゲート電極に接続される、アクティブマトリクス型液晶表示装置の駆動方法において、該コモン電極へは、走査ラインを指示する走査ライン信号のアクティブを１走査期間ずつ順次印加し、該ドレイン電極へは、同一画素に印加される該走査ライン信号のアクティブと非アクティブの電位と、同じ電位を基準電位とする階調電圧を印加し、該ゲート電極へは、走査ライン信号のアクティブが印加される画素の表示データの階調情報に従い、これに応じたパルス幅の階調電圧制御信号を印加することを特徴とする。
【００２４】
ここで、該ドレイン電極へ印加される階調電圧は、１走査期間の前半と後半で該基準電位に対する極性が異なり、該ゲート電極へ印加される該階調電圧制御信号のパルス幅が該１走査期間の前半および後半のいずれかの期間を対象に生成され、該対象となる期間が隣合う該ゲート電極間で異なる構成としてもよい。
【００２５】
また、該コモン電極へ印加される走査ライン信号として２種類のアクティブの電位が設け、該２種類の電位をライン毎に交互に印加する構成としてもよい。
【００２６】
また、前記階調電圧は、ランプ波形、および、当該液晶の印加電圧−透過率特性（γ特性）等に対応したあらかじめ定めた特性カーブをもつ波形のいずれかとすることが好ましい。
【００２７】
さらにまた、前記階調電圧として、前記基準電位から正極性、負極性の方向へ変化する対称的な２種類の波形を設け、該２種類の波形を１走査期間毎に交互に出力し、１フレームのある１走査期間に着目した場合には１フレーム毎に該２種類の波形が交互に出力され、１走査期間の初めと終わりの期間で電位が一定であるようにする構成としてもよい。
【００２８】
また、前記階調電圧において該基準電位から最後に到達する電位が、当該液晶の透過率が最大または最小となるように予め設定することが好ましい。
【００２９】
さらにまた本発明は、入力として、表示データ、表示データに同期した信号、１走査期間に同期した信号、表示データの有効期間を示す信号を受け取り、該表示データの階調情報をパルス幅情報に変換し、複数のチャンネルに対して出力するデータ信号駆動回路において、１ライン分の表示データを取り込むラッチ回路と、該表示データの階調数に応じた数の異種のパルス幅信号を発生する、データパルス生成回路と、該パルス幅信号の基準クロックを発生する基準クロック生成部と、階調数分の該パルス幅信号群から、表示データの階調情報に従い、１個のパルス幅信号を選択して出力する、データパルスセレクタと、該データパルスセレクタが出力する該パルス幅信号の‘ハイ’と‘ロウ’の電位を、あらかじめ定めた電位へ変換し、階調電圧制御信号として出力する、出力バッファとを備えることを特徴とする。
【００３０】
前記データ信号駆動回路は、また、１ライン分の表示データを取り込むラッチ回路と、該表示データの階調数に応じた数の異種のパルス幅信号を奇数チャンネル、偶数チャンネル毎に発生するデータパルス生成回路と、該パルス幅信号の基準クロックを発生する基準クロック生成部と、階調数分の該奇数チャンネル用のパルス幅信号群から、表示データの階調情報に従い、１個のパルス幅信号を選択して出力する奇数チャンネル用のデータパルスセレクタと、階調数分の該偶数チャンネル用のパルス幅信号群から、表示データの階調情報に従い、１個のパルス幅信号を選択して出力する偶数チャンネル用のデータパルスセレクタと、該奇数、偶数チャンネル用データパルスセレクタが出力する該パルス幅信号のハイ’と‘ロウ’の電位を、所望する電位へ変換し、階調電圧制御信号として出力する、出力バッファとで構成され、該奇数チャンネル用のパルス幅信号が該１走査期間の後半の期間を対象に生成され、該偶数チャンネル用のパルス幅信号が該１走査期間の前半の期間を対象に生成され、あるいは、この関係が逆であることを特徴とする構成としてもよい。
【００３１】
前記データ信号駆動回路は、さらにまた、出力するチャンネルを指示する出力チャンネルセレクタと、該表示データをパルス幅信号に逐次変換するデータパルス変換回路と、該パルス幅信号の基準クロックを発生する基準クロック生成部と、該出力チャンネルセレクタが指示するチャンネルに、該パルス幅信号を出力する出力制御回路と、出力制御回路が出力する、該パルス幅信号のハイ’と‘ロウ’の電位を、所望の電位へ変換し、階調電圧制御信号として出力する出力バッファとで構成してもよい。
【００３２】
ここで、前記パルス幅信号のパルス幅は、表示データの階調情報の他に、液晶の印加電圧−透過率特性（γ特性）等に合わせて設定されることが好ましい。
【００３３】
【発明の実施の形態】
以下、本発明第１の実施の形態を、図１および図６〜８を用いて説明する。図１は本発明第１の実施の形態に係るアクティブマトリクス型液晶表示装置の構成を示す図である。
【００３４】
本実施形態における各画素は、例えばＮ型のＭＯＳトランジスタで構成され、それぞれのゲートには縦方向の画素共通のゲート電極、ドレインには横方向共通のドレイン電極、ソースには液晶セルを介して対向側にある横方向の画素共通のコモン電極が接続される。
【００３５】
ゲート電極へはデータ信号駆動回路１０１の出力する階調電圧制御信号（Ｖｘ１、Ｖｘ２、・・・）、ドレイン電極へは階調電圧選択回路１０２が出力する階調電圧（Ｖｄ１、Ｖｄ２、・・・）、コモン電極へは走査信号駆動回路１０３の出力する走査ライン信号（Ｖｙ１、Ｖｙ２、・・・）が印加される。
【００３６】
なお、図１では液晶セルと並列に容量を設けているが、これは液晶セルへの印加電圧を安定化するためである。
【００３７】
周辺回路は、階調電圧制御信号を出力するデータ信号駆動回路１０１、階調電圧を出力する階調電圧選択回路１０２、走査ライン信号を出力する走査信号駆動回路１０３、および基準となる電圧波形（Ｖｒａｍｐ）を出力する電圧波形発生回路１０４を備えて構成される。
【００３８】
ここで、階調電圧選択回路１０２は、走査ラインと同じ数のブロックに分かれており、それぞれの入力はＶｒａｍｐと各走査ラインに対応した走査ライン信号であり、セレクト信号は走査ライン信号である。
【００３９】
また、上述した画素および周辺回路で構成される本実施形態の液晶表示装置は、例えば、液晶層を介して対向して配置される２枚の基板の一方の内面に、互いに直交する複数本のコモン電極とゲート電極、および該コモン電極に平行した複数本のドレイン電極を形成した横電界型液晶表示装置で構成することが好ましい。
【００４０】
また、前記画素および周辺回路は、同一の基板上で一体形成される構成とすることが好ましい。
【００４１】
次に、データ信号駆動回路１０１、階調電圧選択回路１０２、および走査信号駆動回路１０３、電圧波形発生回路１０４の動作を、図６を用いて説明する。
【００４２】
走査信号駆動回路１０３は、各コモン電極へ走査ライン信号（Ｖｙ１、Ｖｙ２、・・・）を出力し、それぞれの走査ライン信号は、１フレーム期間に１回、１走査期間の間‘ロウ’となる。その出力タイミングは、線順次走査における走査ラインを指示するタイミングと等しく、例えば、走査ライン信号Ｖｙ１の次にＶｙ２、その次にＶｙ３が‘ロウ’になる。
【００４３】
データ信号駆動回路１０１は、各ゲート電極へ階調電圧制御信号（Ｖｘ１、Ｖｘ２、・・・）を出力し、それぞれの階調電圧制御信号は、走査ライン上の表示データの階調情報に応じた期間‘ハイ’となる。
【００４４】
一例として、図１における液晶セル１１に着目し、この画素の階調情報が４０（任意単位）である場合について考える。この場合、Ｖｙ１が‘ロウ’の期間中、階調情報４０に対応するｔ４０の期間だけＶｘ１が‘ハイ’となる。また、液晶セル２２に着目し、この画素の階調情報が８０である例を考えると、Ｖｙ２が‘ロウ’の期間中、階調情報８０に対応するｔ８０の期間だけＶｘ２が‘ハイ’となる。なお、上記した走査ライン信号が‘ロウ’（ＶｃｏｍＳ）、階調電圧制御信号が‘ハイ’の時、Ｎ型のＭＯＳトランジスタのゲートがオン状態となり、また、走査ライン信号の‘ハイ’電位は、階調電圧制御信号の‘ハイ’電位よりも高くなるように、それぞれの電位は予め設定されている。
【００４５】
電圧波形発生回路１０４は、階調電圧選択回路１０２へ、基準となる電圧波形Ｖｒａｍｐを出力する。この電圧波形は例えばランプ波形であり、上記した走査ライン信号の‘ロウ’に等しい電位を基準電位（ＶｃｏｍＳ）とし、ここから正極性、負極性の方向へ変化する２種類の傾きがある。この２種類のランプ波形は１走査期間毎に交互に出力され、また、１フレーム中のある１走査期間（例えば、Ｖｙ１が‘ロウ’の期間）に着目すると、１フレーム毎に２種類のランプ波形が交互に出力される。
【００４６】
なお、本実施形態ではランプ波形として電圧が時間と共に単調増加あるいは減少する波形を用いることとしたが、本発明で用いることができるランプ波形は例はこれに限定されるものではなく、あらかじめ知られた傾きで変化するものであれば、曲線や階段状の波形を用いる構成としてもよい。
【００４７】
階調電圧選択回路１０２は、セレクト信号である走査ライン信号が‘ハイ’時、走査ライン信号の‘ハイ’をそのまま出力し、走査ライン信号が‘ロウ’の時、Ｖｒａｍｐを選択して出力する。
【００４８】
以上説明した動作を用いると、液晶セルのＭＯＳトランジスタは、走査ライン信号が‘ロウ’、かつ階調電圧制御信号が‘ハイ’の時にゲートがオンとなり、この時、階調電圧と走査ライン信号間の電位差が液晶セルへ印加される。そして、階調電圧制御信号の‘ハイ’期間の最後で到達する電位差が保持され、次フレームまでの液晶セルへの印加電圧となる。
【００４９】
一例をあげて説明すると、例えば液晶セル１１の場合、走査ライン信号Ｖｙ１が‘ロウ’、かつ階調電圧制御信号Ｖｘ１が‘ハイ’の時にゲートがオンとなり、この時の階調電圧（Ｖｄ１）が液晶セルへ印加される。そして、階調電圧制御信号の‘ハイ’期間の最後で到達する電位（Ｖ４０）が保持され、次フレームまでの液晶セルへの印加電圧となる。このことから、液晶セル１１の画素の階調情報４０が、液晶印加電圧Ｖ４０へ変換されていることが判る。したがって、表示データに応じて各画素の印加電圧実効値を制御可能であり、アクティブマトリクス型液晶表示装置を実現することができる。
【００５０】
なお、２種類のランプ波形（Ｖｒａｍｐ）を１走査期間毎に交互に与える理由は、あるラインと次のラインにおける液晶印加電圧の極性を異ならせる、いわゆるライン反転駆動を実現するためである。また、１フレーム毎に２種類のランプ波形を交互に与える理由は、液晶印加電圧の極性をフレーム毎に反転させるためである。
【００５１】
さらに、図６で示したように、階調電圧は、１走査期間の初めと終わりの期間では電位が一定となっており、これに合わせ、階調電圧制御信号は、１走査期間の初めは表示データの階調情報とは無関係に‘ハイ’、１走査期間の終わりは‘ロウ’となっている。この理由は、１走査期間の前後に時間的な余裕をもたせることで、信号の遅延等で発生するミス、例えば前後の走査期間の階調電圧を印加してしまうといったミスを防止するためである。
【００５２】
次に、本発明第１の実施の形態に係るデータ信号駆動回路１０１の構成およびその動作を、図７〜８を用いてより詳細に説明する。
【００５３】
まず、図７は本発明第１の実施の形態に係るデータ信号駆動回路１０１の構成を示すブロック図である。図７に示すように、データ信号駆動回路１０１の入力は、表示データの転送に同期したＤＣＬＫ、有効表示データの期間を示すＤＴＭＧ、１走査期間に同期したＨＳＹＮＣ、および表示データＤＡＴＡであり、表示データは６ビット（６４種類）の階調情報を有するものとする。一方、出力は先に述べた階調電圧制御信号であり、液晶表示装置の横方向の解像度に応じて、本実施例ではＶｘ１からＶｘｎまでのチャンネルがある。
【００５４】
次に、データ信号駆動回路１０１の構成としては、ＤＡＴＡをラッチするチャンネルを指示するラッチチャンネルセレクタ７０１、Ｖｘ１からＶｘｎに対応するＤＡＴＡをラッチするラッチ回路（１）７０２およびラッチ回路（２）７０３、階調情報に対応した６４種類のパルス幅信号Ｐ０〜Ｐ６３を生成するデータパルス生成回路７０４、パルス幅信号Ｐ０〜Ｐ６３の基準クロックを生成する基準クロック生成部７０５、６４種類のパルス幅信号Ｐ０〜Ｐ６３から１つを選択するデータパルスセレクタ７０６、および出力バッファ７０７となっている。
【００５５】
次に各ブロックの動作について説明する。
【００５６】
ラッチチャンネルセレクタ７０１は、ＨＳＹＮＣのアクティブ期間でリセットされ、ＤＴＭＧがアクティブの期間、ＤＣＬＫに同期したチャンネルセレクト信号を出力する。その際、Ｖｘ１からＶｘｎの方向へ順次‘ハイ’がシフトするように動作する。
【００５７】
ラッチ回路（１）７０２は、チャンネルセレクト信号が‘ハイ’の期間でＤＡＴＡをラッチする。この動作により、ラッチ回路（１）７０２は、Ｖｘ１からＶｘｎに対応したＤＡＴＡを、所望のチャンネルでラッチする。
【００５８】
ラッチ回路（２）７０３は、ＨＳＹＮＣのアクティブ期間で、ラッチ回路（１）７０２の出力を再びラッチする。これにより、ラッチ回路（２）７０３は、全チャンネルのＤＡＴＡを同時に出力する。
【００５９】
データパルス出力回路７０４は、カウンタおよびパルス幅信号Ｐ０〜Ｐ６３を生成するデコーダで構成され、カウンタは図８に示すように、ＨＳＹＮＣのアクティブ期間でリセットされ、ＤＴＭＧがアクティブの期間、基準クロック生成部７０５から出力されるクロックＰＣＬＫをカウントする。ここで、ＰＣＬＫの周波数は、ＤＴＭＧがアクティブの期間の最後でカウント値が‘６４’になるように、予め設定されている。デコーダは、ＰＣＬＫのカウント値に応じて‘ハイ’の期間を設定する。例えば、Ｐ０ではカウント値０を、Ｐ１ではカウント値０〜１を、Ｐ６３ではカウント値０〜６３を‘ハイ’に設定する。
【００６０】
データパルスセレクタ７０６は、ラッチ回路（２）７０３が出力する各チャンネルのＤＡＴＡの値に応じ、パルス幅信号Ｐ０〜Ｐ６３から１つを選択して出力する。例えば、あるチャンネルのＤＡＴＡ値が１００００１（＝３３）ならば、そのチャンネルにはＰ３３を選択して出力し、また、他チャンネルのＤＡＴＡ値が０００１００（＝４）ならば、そのチャンネルにはＰ４を選択して出力する。
【００６１】
出力バッファ７０７は、データパルスセレクタ７０６の出力する信号の‘ハイ’と‘ロウ’の電位を、走査ライン信号の電位に対する先に述べた関係となるように変換し、階調電圧制御信号として出力する。
【００６２】
以上説明した、データ信号駆動回路１０１の構成と動作により、図６に示した階調電圧制御信号の波形を実現することができる。
【００６３】
なお、走査ライン信号を出力する走査信号駆動回路１０３は、ＶＳＹＮＣのアクティブ期間でリセットされ、ＤＴＭＧがアクティブの期間、ＨＳＹＮＣに同期した走査ライン信号を出力する。その際、Ｖｙ１からＶｙｎの方向へ順次‘ロウ’がシフトするように動作する。
【００６４】
また、電圧波形発生回路１０４は、先に述べた特徴である、１走査期間の初めと終わりの期間において、階調電圧の電位を一定にする制御を実現するため、上記データパルス生成回路７０４内のカウンタが動作している期間（本実施の形態ではＤＴＭＧがアクティブの期間）のみ、傾きを持つランプ波形を出力する。さらに、ＤＴＭＧがアクティブの期間の最後に到達する階調電圧の電位は、液晶の透過率が実質的に最大（または最小）となるように予め設定されている。このように設定することにより、コントラストにおけるダイナミックレンジを最大とすることができる。
【００６５】
以上、本発明第１の実施の形態によれば、各液晶セルの透過率を階調電圧制御信号のパルス幅で制御できる。したがって、従来の技術と比べ、階調数が増えても回路規模の上昇が少ない。
【００６６】
さらに本発明第１の実施形態によれば、周辺回路を全てデジタル回路で構成できるため、素子のばらつきに起因した画質劣化に対し、これを抑制可能である。
【００６７】
さらに本発明第１の実施形態によれば、１つの画素に１個のＭＯＳトランジスタを配置する構成であることから、画素の透過率や歩留まりを、低下させることがない。
【００６８】
以下、本発明第２の実施の形態を図９〜１１を用いて説明する。
【００６９】
本発明第２の実施の形態は、液晶印加電圧の極性を隣合う画素で異ならせる、いわゆるドット反転駆動を実現する方法を示したものである。考え方としては、図９に示すように、ランプ波形（Ｖｒａｍｐ）を１走査期間の中間で基準電圧を通過するように与えると、１走査期間の前半と後半で階調電圧の基準電圧に対する極性が反転する。そして、どちらの極性の階調電圧を選ぶかは、階調電圧制御信号のパルス幅を、１走査期間の前半と後半のどちらに対応させるかによって決定することができる。つまり、この階調電圧制御信号のパルス幅の与え方を、隣合う画素ごとに異ならせれば、ドット反転駆動を実現することができる。
【００７０】
次に、本発明第２の実施の形態の構成と動作についてより詳細に説明する。
【００７１】
本発明第２の実施の形態の基本構成は、図１に示した本発明第１の実施の形態の構成と同じである。特に、各画素、走査階調電圧選択回路１０２、走査信号駆動回路１０３の構成と動作は、本発明第１の実施の形態のそれと同じであるため、ここではその説明を省略し、主に動作の異なるデータ信号駆動回路１００１について説明する。
【００７２】
図１０は本発明第２の実施の形態に係るデータ信号駆回路１００１の構成を示すブロック図である。
【００７３】
データ信号駆動回路１００１の入力は、本発明第１の実施の形態に係るデータ信号駆動回路１０１と同じである。また、その構成においても、ＤＡＴＡをラッチするチャンネルを指示するラッチチャンネルセレクタ７０１、Ｖｘ１からＶｘｎに対応するＤＡＴＡをラッチするラッチ回路（１）７０２およびラッチ回路（２）７０３、出力バッファ７０７は、データ信号駆動回路１０１と同じものであり、同じ動作を行う。
【００７４】
上記本発明第１の実施の形態と異なるブロックは、階調情報および偶奇数の出力チャンネルに対応した、各６４種類のパルス幅信号ＰＡ０〜ＰＡ６３、ＰＢ０〜ＰＢ６３を生成するデータパルス生成回路１００２、パネル幅信号の基準クロックを生成する基準クロック生成部１００３、６４種類のパルス幅信号ＰＡ０〜ＰＡ６３から１つを選択する、奇数列用データパルスセレクタ１００４、６４種類のパルス幅信号ＰＢ０〜ＰＢ６３から１つを選択する、偶数列用データパルスセレクタ１００５である。
【００７５】
データパルス生成回路１００２は、カウンタおよびパルス幅信号ＰＡ０〜ＰＡ６３およびＰＢ０〜ＰＢ６３を生成するデコーダで構成される。カウンタは図１１に示すように、ＨＳＹＮＣのアクティブ期間で例えば‘６４’にセットされ、ＤＴＭＧがアクティブの期間、基準クロック生成部１００３から出力されるクロックをダウンカウントする。そして、カウンタの値が‘０’になったら、今度はＰＣＬＫのカウント動作をアップカウントに切り替える。
【００７６】
ここで、ＰＣＬＫの周波数は、階調電圧が基準電圧を通過する時間（１走査期間の中間）でカウント値の値が‘０’となり、ＤＴＭＧがアクティブの期間の最後でカウント値‘６４’になるように、予め設定されている。
【００７７】
デコーダは、ＰＬＣＫのカウント値に応じて‘ハイ’の期間を設定し、例えば、ＰＡ０ではアップカウント時のカウント値０を、ＰＡ１ではカウント値０〜１を、ＰＡ６３ではカウント値０〜６３を‘ハイ’に設定する。また、ＰＢ０ではダウンカウント時のカウント値１〜６４を、ＰＢ１ではカウント値２〜６４を、ＰＢ６３ではカウント値６４を‘ハイ’に設定する。
【００７８】
奇数列用データパルスセレクタ１００４は、ラッチ回路（２）７０３が出力する奇数チャンネルのＤＡＴＡの値に応じ、パルス幅信号ＰＡ０〜ＰＡ６３から１つを選択して出力する。例えば、ある奇数チャンネルのＤＡＴＡ値が１００００１（＝３３）ならば、そのチャンネルにはＰＡ３３を選択して出力し、また、他の奇数チャンネルのＤＡＴＡ値が０００１００（＝４）ならば、そのチャンネルにはＰＡ４を選択して出力する。一方、偶数列用データパルスセレクタ１００５の動作も同様であり、ラッチ回路（２）７０３が出力する偶数チャンネルのＤＡＴＡの値に応じ、パルス幅信号ＰＢ０〜ＰＢ６３から１つを選択して出力する。
【００７９】
以上説明した、データ信号駆動回路１００１の構成と動作により、図９に示した階調電圧制御信号の波形を実現することができる。
【００８０】
なお、本発明第２の実施の形態に係る電圧波形発生回路は、本発明第１の実施の形態に係る電圧波形発生回路１０４と同様、データパルス生成回路１００２内のカウンタが動作している期間（本実施の形態ではＤＴＭＧがアクティブの期間）のみ、傾きを持つランプ波形を出力する。さらに、ランプ波形が最後に到達する階調電圧の電位は、液晶の透過率が最大（または最小）となるように、予め設定されている。
【００８１】
以上、本発明第２の実施の形態によれば、本発明第１の実施の形態と同様の効果に加え、液晶印加電圧の極性を隣合う画素で異ならせる、いわゆるドット反転駆動を実現できるため、更なる高画質化、低消費電力化が可能である。
【００８２】
以下、本発明第３の実施の形態を図１２を用いて説明する。
【００８３】
本発明第３の実施の形態は、Ｖｒａｍｐ波形の振幅をより小さくし、かつライン毎に液晶印加電圧の極性を異ならせる方法を示したものである。
【００８４】
これを実現するには、まず、図１２に示すように、走査ライン信号の‘ロウ’の電位を２種類（ＶｃｏｍＳＡ、ＶｃｏｍＳＢ）設け、この２種類の‘ロウ’の電位は、ライン毎交互に印加されるようにする。この際、ＶｃｏｍＳＡの電位は、図６で示したランプ波形の基準電位ＶｃｏｍＳと等しく、ＶｃｏｍＳＢの電位は、ランプ波形が基準電位から正極性へ変化する際に到達する電位と等しくなるように、予め定めておく。
【００８５】
そしてＶｒａｍｐは、走査ライン信号がＶｃｏｍＳＡを出力するタイミングでは、ＶｃｏｍＳＡからＶｃｏｍＳＢへ変化するランプ波形とし、一方ＶｃｏｍＳＢを出力するタイミングでは、ＶｃｏｍＳＢからＶｃｏｍＳＡへ変化する波形とする。
【００８６】
この動作により、走査ライン信号がＶｃｏｍＳＡを出力するライン上の画素の液晶セルは、ＶｃｏｍＳＡが基準となるため正極性の電圧（Ｖ１１）が印加され、一方ＶｃｏｍＳＢを出力するライン上の画素の液晶セルは、ＶｃｏｍＳＢが基準となるため負極性の電圧（Ｖ２２）が印加されることになる。これは、図６に示した本発明第１の実施の形態における液晶印加電圧の波形と等しい。
【００８７】
なお、本発明第３の実施の形態は、図１２で示すように、ＶｃｏｍＳＡとＶｃｏｍＳＢの出力ラインを、フレーム毎に変えている。これは、液晶印加電圧の極性を反転させるためである。
【００８８】
また、走査ライン信号を出力する走査信号駆動回路は、本発明第１の実施の形態に係る走査信号駆動回路１０３と、基本的な動作は同じである。異なる点としては、先に述べた様に、‘ロウ’の電位が２種類存在し、ライン毎に２種類の‘ロウ’電位を切替えて出力する点である。
【００８９】
以上、本発明第３の実施の形態によれば、走査ライン信号の‘ロウ’の電位を２種類設けることで、本発明第１の実施の形態と同様の効果に加え、Ｖｒａｍｐの振幅を半分にすることが可能である。
【００９０】
以下、本発明第４の実施の形態を図１３〜１４を用いて説明する。
【００９１】
本発明第４の実施の形態は、解像度が比較的低い液晶表示装置において、データ信号駆動回路の回路規模を更に削減可能な方法を示したものである。
【００９２】
まず、上記第１の実施の形態に係るデータ信号駆動回路では、１ライン分の表示データＤＡＴＡを一旦各ラッチ回路で取り込み、その後同時に階調電圧制御信号へ変換していた。これに対し、本発明第３の実施の形態では、階調電圧制御信号へ変換を、ＤＡＴＡが転送される度にシリアルで処理することを特徴とする。
【００９３】
図１３は、第４の実施の形態に係るデータ信号駆動回路１３０１の構成を示すブロック図であり、図１３に示すように、データ信号駆動回路１３０１の入力は、本発明第１の実施の形態で示した入力と同じである。
【００９４】
次に、データ信号駆動回路１３０１の構成としては、ＤＡＴＡを階調電圧制御信号へ変換するチャンネルを指示する出力チャンネルセレクタ１３０２、入力される６ビットのＤＡＴＡをパルス幅信号Ｐへ変換するデータパルス変換回路１３０３、パルス幅信号Ｐの基準クロックを生成する基準クロック生成部１３０４、パルス幅信号の出力チャンネルを決定する出力制御回路１３０５、および出力バッファ１３０６となっている。
【００９５】
次に各ブロックの動作を図１４を用いて説明する。
【００９６】
出力チャンネルセレクタ１３０２は、ＨＳＹＮＣのアクティブ期間でリセットされ、ＤＴＭＧがアクティブの期間、ＤＣＬＫに同期したチャンネルセレクト信号Ａ１〜Ａｎを出力する。その際、Ｖｘ１からＶｘｎの方向へ順次‘ハイ’がシフトするように動作する。
【００９７】
データパルス変換回路１３０３は、カウンタおよびパルス幅信号Ｐを生成するデコーダで構成され、カウンタはＤＣＬＫの立ち上りでリセットされ、基準クロック生成部１３０４から出力されるクロックＰＣＬＫをカウントする。ここで、カウンタはリセット後の数クロックはカウント動作を行わず、またカウント値が‘６４’になるとカウント動作を停止するように動作する。
【００９８】
また、ＰＣＬＫの周波数は、1走査期間の終わりから数クロック前に、上記カウント値が‘６４’となるように、予め設定されている。デコーダは、ＰＣＬＫのカウント値に応じてパルス幅信号Ｐの‘ハイ’の期間を設定する。例えば、ＤＡＴＡが‘３’ではカウント値０〜３を、‘６２’ではカウント値０〜６２を‘ハイ’に設定する。
【００９９】
出力制御回路１３０５は、出力チャンネルセレクタ１３０２の出力するチャンネルセレクト信号が‘ロウ’の場合は‘ロウ’を出力し、‘ハイ’の場合はパルス幅信号Ｐを出力する。
【０１００】
出力バッファ１３０６は、本発明第１および第２の実施の形態に係る出力バッファと同様、出力制御回路１３０５が出力する信号の‘ハイ’と‘ロウ’の電位を、本発明第１の実施の形態と同様に、所望する電位に変換し、階調電圧制御信号として出力する。
【０１０１】
以上説明した動作をまとめると、データ信号駆動回路１３０１は、ＤＣＬＫの１周期の期間で表示データＤＡＴＡを階調電圧制御信号へ変換し、これを表示データＤＡＴＡの表示位置に合せたチャンネル（Ｖｘ１、Ｖｘ２・・・Ｖｘｎ）に出力する。
【０１０２】
なお、本発明第４の実施の形態に係る走査信号駆動回路は、本発明第１のおよび第２の実施の形態に係る走査信号駆動回路１０２と同じ構成、動作であり、ＶＳＹＮＣのアクティブ期間でリセットされ、ＤＴＭＧがアクティブの期間、ＨＳＹＮＣに同期した走査ライン信号を出力する。その際、Ｖｙ１からＶｙｎの方向へ順次‘ロウ’がシフトするように動作する。
【０１０３】
また、本発明第４の実施の形態に係る電圧波形発生回路は、本発明第１の実施の形態に係る電圧波形発生回路１０３と同様、データパルス生成回路１３０３のカウンタが動作している期間のみ、傾きを持つランプ波形を出力する。さらに、ランプ波形が最後に到達する階調電圧の電位は、液晶の透過率が最大（または最小）となるように、予め設定されている。
【０１０４】
ここで、ランプ波形は上記した走査ライン信号および階調電圧制御信号の‘ロウ’（ＶｃｏｍＳ）に等しい電位を基準電位とし、ここから正極性、負極性の方向へ変化する２種類の傾きがある。この２種類のランプ波形はＤＣＬＫの１周期毎に交互に出力され、あるＤＣＬＫの１周期のみに着目すると、１フレーム毎に２種類のランプ波形が交互に出力される。この動作により、本発明第２の実施の形態で示したドット反転駆動、および１フレーム毎の液晶印加電圧の交流化を実現することができる。
【０１０５】
以上説明した本発明第４の実施の形態によれば、走査ライン信号が‘ロウ’の期間において、階調電圧制御信号がＶｘ１からＶｘｎの方向へ順次‘ハイ’が出力される。これに応じで各液晶セルのＭＯＳトランジスタのゲートがオンとなり、この時、階調電圧と走査ライン信号間の電位差が液晶セルへ印加される。そして、各チャンネルの階調電圧制御信号の‘ハイ’期間の最後で到達する電位差が保持され、次フレームまでの液晶セルへの印加電圧となる。したがって、表示データに応じて各画素の印加電圧実効値を制御可能であり、アクティブマトリクス型液晶表示装置を実現することができる。
【０１０６】
ここで、本発明第４の実施の形態では、ＤＣＬＫの周期で階調電圧のランプ波形を高速に変化させる必要があり、また、ＤＣＬＫよりも高周波数のＰＣＬＫが必要となる。このため、本発明第４の実施の形態は、比較的ＤＣＬＫの周波数が低い、低解像度の液晶表示装置に向いているといえる。しかし、例えば、本発明第４の実施の形態に係るデータ信号駆動回路１３０１を複数個用いて分割駆動する方法も考えられ、この場合ＰＣＬＫの周波数を低減できるため、より解像度の高い液晶表示装置にも適用することが可能となる。したがって、提供する液晶表示装置の解像度や駆動周波数に応じ、上記の方法を使い分けることが好ましい。
【０１０７】
以上、本発明第４の実施の形態よれば、本発明第１の実施の形態と同様の効果に加え、データ信号駆動回路の回路規模を更に削減可能とするという非常に大きな効果が得られる。
【０１０８】
上記本発明第１から第４の実施の形態では、階調電圧の波形をランプ波形としたが、これに限られるわけではなく、液晶の印加電圧−透過率特性（γ特性）等に合わせ、曲線などの直線以外の傾きを持たせる構成としてもよい。また、これと同様の効果を持たせるために、階調電圧制御信号のパルス幅をＰＣＬＫのカウント値で１次的に決めるのではなく、γ特性等も考慮して設定する構成としてもよい。
【０１０９】
また、本発明を適用したカラーの液晶表示装置を提供する場合には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）毎に、異なる階調電圧の波形、または階調電圧制御信号のパルス幅を設定することが好ましい。
【０１１０】
また、本発明の液晶表示装置およびその駆動方法は、現在広く使用されているアモルファスシリコンＴＦＴ液晶へ適用可能であるが、本発明の効果をより高めるには、周辺回路と画素を一体形成可能な、低温ポリシリコンＴＦＴ液晶への適用が望ましい。
【０１１１】
また、本発明の液晶表示装置は、コモン電極を走査ライン毎に分離した構造である。これはＳｏｃｉｅｔｙ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ（ＳＩＤ）学会発行、Ａｓｉａ  Ｄｉｓｐｌａｙ‘９５ダイジェストＰ７０７−７１０に記載の、横電界液晶表示装置におけるコモン電極構造と共通した特徴的構成を備えている。したがって本発明は、横電界液晶表示装置への適用が容易であるという有利な効果がある。
【０１１２】
【発明の効果】
本発明によれば、印加する電圧の実効値で各画素の透過率（明るさ）を制御する、アクティブマトリクス型の液晶表示装置において、各液晶セルの透過率を階調電圧制御信号のパルス幅で制御できるため、階調数が増えても回路規模の上昇が少ない。
【０１１３】
さらに本発明によれば、液晶表示装置の周辺回路を全てデジタル回路で構成できるため、素子のばらつきに起因した画質劣化に対し、これを抑制可能である。
【０１１４】
さらに本発明によれば、１つの画素に１個のＭＯＳトランジスタを配置する構成であることから、画素の透過率や歩留まりを、低下させることがない。
【０１１５】
また、本発明によれば、液晶印加電圧の極性を隣合う画素で異ならせる、いわゆるドット反転駆動を実現できるため、高画質化、低消費電力化が可能である。
【０１１６】
さらに本発明によれば、解像度が比較的低い液晶表示装置において、データ信号駆動回路の回路規模を削減可能である。
【図面の簡単な説明】
【図１】本発明第１の実施の形態に係わる、液晶表示装置の画素構造を示すブロック図である。
【図２】従来の液晶表示装置の画素構造を示すブロック図である。
【図３】従来の液晶表示装置の駆動方法を示すタイミングチャートである。
【図４】従来の液晶表示装置の画素構造を示すブロック図である。
【図５】従来の液晶表示装置の駆動方法を示すタイミングチャートである。
【図６】本発明第１の実施の形態に係わる、液晶表示装置の駆動方法を示すタイミングチャートである。
【図７】本発明第１の実施の形態に係わる、データ信号駆動回路の構成を示すブロック図である。
【図８】本発明第１の実施の形態に係わる、データ信号駆動回路の動作を示すタイミングチャートである。
【図９】本発明第２の実施の形態に係わる、液晶表示装置の駆動方法を示すタイミングチャートである。
【図１０】本発明第２の実施の形態に係わる、データ信号駆動回路の構成を示すブロック図である。
【図１１】本発明第２の実施の形態に係わる、データ信号駆動回路の動作を示すタイミングチャートである。
【図１２】本発明第３の実施の形態に係わる、液晶表示装置の駆動方法を示すタイミングチャートである。
【図１３】本発明第４の実施の形態に係わる、データ信号駆動回路の構成を示すブロック図である。
【図１４】本発明第４の実施の形態に係わる、データ信号駆動回路の動作を示すタイミングチャートである。
【符号の説明】
１０１…データ信号駆動回路
１０２…階調電圧選択回路
１０３…走査信号駆動回路
１０４…電圧波形発生回路
７０１…ラッチチャンネルセレクタ
７０２…ラッチ回路（１）
７０３…ラッチ回路（２）
７０４…データパルス生成回路
７０５…基準クロック生成部
７０６…データパルスセレクタ
７０７…出力バッファ
１００１…データ信号駆動回路
１００２…データパルス生成回路
１００４…奇数列用データパルスセレクタ
１００５…偶数列用データパルスセレクタ
１３０１…データ信号駆動回路
１３０２…出力チャンネルセレクタ
１３０３…データパルス変換回路
１３０５…出力制御回路
１３０６…出力バッファ。
【図１】
0003668394.tif 000002
【図２】
0003668394.tif 000003
【図３】
0003668394.tif 000004
【図４】
0003668394.tif 000005
【図５】
0003668394.tif 000006
【図６】
0003668394.tif 000007
【図７】
0003668394.tif 000008
【図８】
0003668394.tif 000009
【図９】
0003668394.tif 000010
【図１０】
0003668394.tif 000011
【図１１】
0003668394.tif 000012
【図１２】
0003668394.tif 000013
【図１３】
0003668394.tif 000014
【図１４】
0003668394.tif 000015