(57)【特許請求の範囲】
【請求項１】
凹凸形状のパターンを有する基板（２）に備えられた第１の膜（３）上に第２の膜（４）を配置し、前記第１の膜（３）をストッパとして前記第２の膜（４）を研磨することで、前記第２の膜（４）の表面を平坦化する半導体装置の製造方法であって、
前記基板（２）の第１の領域内における第１パターン密度を算出すると共に、前記基板（２）のうち前記第１の領域の４倍以上の面積を持つ第２の領域内の第２パターン密度を算出し、少なくとも前記第１パターン密度と前記第２パターン密度の２つのパラメータによって研磨後の平坦性を予測し、この予測された平坦性に基づいて前記第２の膜の研磨状態を制御することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の領域を１辺が１０００μｍの四角形の領域とすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記凹凸形状のパターンを複数個の所定パターンの繰り返しによって構成し、
前記第２の領域を前記所定パターンの１つの全面とすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１の膜（３）として前記第２の膜（４）よりも研磨速度の遅い膜を用いることを特徴とする請求項１乃至３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記第１の膜（３）としてシリコン窒化膜を用い、前記第２の膜（４）としてシリコン酸化膜を用いることを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記第１の膜（３）としてＴｉ膜又はＴｉＮ膜を用い、前記第２の膜（４）としてタングステン膜を用いることを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
前記第１の膜（３）としてＴａ膜又はＴａＮ膜を用い、前記第２の膜（４）としてＣｕ膜を用いることを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置の製造方法。
【請求項８】
前記第１の膜（３）としてシリコン酸化膜を用い、前記第２の膜（４）としてポリシリコン膜を用いることを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置の製造方法。
【請求項９】
前記研磨の研磨材として、シリカ、アルミナセラミックス、酸化セリウムのいずれかを用いることを特徴とする請求項１乃至８のいずれか１つに記載の半導体装置の製造方法。
【請求項１０】
前記研磨を研磨パッド（１１）によって行い、該研磨パッドとしてポリウレタン材料のものを用いることを特徴とする請求項１乃至９のいずれか１つに記載の半導体装置の製造方法。
【請求項１１】
前記予測された平坦性に基づいて、前記基板（１）にダミーパターンを形成することにより、前記第２の膜（３）の研磨状態を制御することを特徴とする請求項１乃至１０のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の表面を研磨して平坦化する半導体装置の製造方法に関するもので、例えば、ＳＴＩ（Shallow  Trench  Isolation）技術による素子分離構造を有する半導体装置の製造方法に用いて好適である。
【０００２】
【従来の技術】
半導体装置の研磨加工においては、研磨加工精度のパターン依存が発生するため、パターンが変わると研磨条件および設計条件をその都度条件設定しなければならないという問題がある。特に、ＳＴＩ技術による素子分離構造を形成する際には、ストッパ膜を用いた異種材料の同時研磨による平坦化が行われるため、このパターン依存が非常に大きな問題となっている。
【０００３】
このため、従来より、研磨加工精度のパターン依存をシミュレーションする方法がいくつか考えられている。
【０００４】
例えば、特開平９−８０３８号公報や特開平１０−４４０２８号公報に示されるように、パターン密度の値を利用して微小時間研磨を行った後の段差量と加工速度の関係をシミュレーションによって求める方法が提案されている。
【０００５】
具体的に説明すると、前者は、特定領域内のパターン密度により、その領域における加工圧力が代表されることから、この代表された加工圧力に基づいて研磨後の段差量と加工速度の関係をシミュレートしており、後者は、厳密なシミュレーションではなくテストパターンのパターン密度と研磨後の段差量の関係だけを求めておき、パターン密度により加工後の段差量をシミュレートしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、特開平９−８０３８号公報に示された方法では、単一材料の研磨方法に対しては比較的厳密にシミュレートできるが、異種材料の同時研磨への適用に際してはその加工メカニズムが厳密に判っていないこともあり、実験的に正確にシミュレートすることができない。また、特開平１０−４４０２８号公報に示された方法においても異種材料の同時研磨に関しては実験的に段差量の推定が困難である。
【０００７】
本発明は上記点に鑑みて、異種材料の同時研磨を行う場合においても平坦性のシミュレーションが行えるようにすることを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、凹凸形状のパターンを有する基板（２）に備えられた第１の膜（３）上に第２の膜（４）を配置し、第１の膜をストッパとして第２の膜を研磨することで、第２の膜の表面を平坦化する半導体装置の製造方法であって、基板の第１の領域内における第１パターン密度を算出すると共に、基板のうち第１の領域の４倍以上の面積を持つ第２の領域内の第２パターン密度を算出し、少なくとも第１パターン密度と第２パターン密度の２つのパラメータによって研磨後の平坦性を予測し、この予測された平坦性に基づいて第２の膜の研磨状態を制御することを特徴としている。
【０００９】
このように、第１の領域における第１パターン密度から求められるパラメータ（例えば、パターン密度に対する第２の膜の研磨量を示すパラメータ）と、第２の領域における第２パターン密度から求められるパラメータ（例えば、パターン密度に対する第１の膜と第２の膜の選択比を示すパラメータ）との２つのパラメータを用いることにより、第２の膜の平坦性をシミュレーションすることができる。このため、このシミュレーション結果に基づいて第２の研磨状態を制御すれば、ディッシングを低減することができる。
【００１０】
例えば、請求項８に示すように、予測された平坦性に基づいて、基板にダミーパターンを形成することにより、第２の膜の研磨状態を制御することができる。
【００１１】
請求項２に記載の発明では、第１の領域を１辺が１０００μｍの四角形の領域とすることを特徴としている。このようにすれば、シミュレーションによる平坦性と実際に研磨したときの平坦性との誤差を少なくすることができる。
【００１２】
また、請求項３に示すように、凹凸形状のパターンを複数個の所定パターンの繰り返しによって構成する場合、第２の領域を所定パターンの１つの全面とすることができる。
【００１３】
なお、請求項４に示すように、第１と第２の膜種が異なり、第１の膜の方が第２の膜の研磨速度より遅い場合に適用できる。例えば、請求項５に示すように第１の膜としてシリコン窒化膜を用い、第２の膜としてシリコン酸化膜を用いることができる。また、請求項６に示すように第１の膜としてＴｉ膜又はＴｉＮ膜を用い、第２の膜としてタングステン（Ｗ）を用いることができる。また、請求項７に示すように第１の膜としてＴａ膜又はＴａＮ膜を用いることができ、第２の膜としてＣｕ膜を用いることができる。さらに、請求項８に示すように第１の膜としてシリコン酸化膜を用い、第２の膜としてポリシリコン膜を用いることができる。
【００１４】
また、研磨の研磨材としては、請求項９に示すようにシリカ、アルミナセラミックス、酸化セリウムを用いることができる。また、請求項１０に示すように研磨にはポリウレタン材料で構成された研磨パッド（１１）を用いることができる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１６】
【発明の実施の形態】
（第１実施形態）
図１に、半導体基板表面の研磨に使用されるＣＭＰ（Chemical  mechanical  polish）装置１０の概略図を示す。また、図２に、図１に示すＣＭＰ装置を用いてＣＭＰ研磨を行った際のヘッド１３近傍の断面図を示す。
【００１７】
図１、図２に示すように、ＣＭＰ装置１０は、ポリウレタン製の柔らかい研磨布１１ａと硬い研磨布１１ｂとが積層された研磨布（研磨パッド）１１と、研磨布１１が貼られている定盤１２と、半導体基板１を取り付けるヘッド１３と、研磨布１１の状態を整えるコンディショナ１４と、アルカリ液（例えばＫＯＨ水溶液）とシリカ砥粒のコロイド溶液であるスラリ１５ａを滴下するスラリ供給部１５とを備えている。
【００１８】
そして、半導体基板１のうち平坦化する表面が研磨布１１側に位置するように半導体基板１をヘッド１３に固定したのち、スラリ供給部１５によってスラリ１５ａを供給しつつ、ヘッド１３によって半導体基板１を定盤１２に押圧させた状態で定盤１２及びヘッド１３を図中の矢印のように回転させることで、研磨布１１によって半導体基板１の表面を平坦化できるようになっている。
【００１９】
このように構成されたＣＭＰ装置１０を用いて、シリコン基板にＳＴＩ構造による素子分離構造を形成することを目的とした平坦化工程を施す。
【００２０】
図２に示すように、研磨対象となる半導体基板１は、シリコン基板２表面にシリコン窒化膜（第１の膜）３を形成したのち、シリコン基板２表面に選択的に溝部を形成し、この溝部内を埋め込むようにシリコン窒化膜３上にシリコン酸化膜（第２の膜）４を配置することによって形成される。
【００２１】
このような構成の半導体基板１のうち、シリコン酸化膜４側の表面を研磨布１１側に向け、例えば、加工圧力（ヘッド１３を定盤１２に押圧する圧力）を０．０２ＭＰａ〜０．０５ＭＰａとし、定盤１２とヘッド１３の回転速度を共に６０〜１２０ｒｐｍとしてシリコン窒化膜３をストッパとしたＣＭＰ研磨を行う。
【００２２】
この際、パターンに疎密があるため、図３に示すようなパターン依存によるディッシングが発生し得る。このディッシングが半導体装置の歩留まり低下等の問題を発生させることがあるため、ディッシングを事前にシミュレートする必要がある。
【００２３】
そこで、以下の方法により、ディッシングのシミュレーションを行った。このシミュレーション方法の詳細について説明する。
【００２４】
まず、図１に示すＣＭＰ装置を用いて異なる２種類のパターン（Ａパターン、Ｂパターン）が形成された半導体基板１を研磨し、それぞれのパターンに対して例えば１０００μｍ□の領域内のパターン密度を求め、加工後のストッパ膜の残膜厚との関係を求めた。その結果、図４に示す関係が得られた。
【００２５】
この図に示されるように、パターン密度が同等であっても、パターンが異なると加工後のシリコン窒化膜３の膜厚（以下、ストッパ膜厚という）が異なるという結果となった。このため、単一のパターン密度パラメータだけでは加工後の平坦性をシミュレートすることができない。
【００２６】
続いて、パターン密度とストッパ膜厚との関係を調べたときの第１の領域（１０００μｍ□）よりも大きい第２の領域、例えば５０００μｍ□の領域内のパターン密度を求め、実験的にシリコン酸化膜４とシリコン窒化膜３の選択比との関係を求めた。具体的には、異なるパターンが形成された半導体基板１を研磨し、加工圧力を一定として、所定の膜厚となるまでにかかった時間を計測することによって上記選択比の高低を測った。その結果、図５に示す関係が得られた。
【００２７】
この図から判るように、シリコン酸化膜４とシリコン窒化膜３の選択比とパターン密度とが相関関係にあることが認められる。この選択比とパターン密度との相関関係について様々な実験を行ったところ、好適に上記関係を測定するためには、パターン密度とストッパ膜厚との関係を調べたときの第１の領域よりも大きな第２の領域におけるパターン密度に基づいて行う必要があり、好ましくは第２の領域が第１の領域の４倍の面積となるようにすればよいことが判った。
【００２８】
従って、加工圧力を代表する第１の領域内のパターン密度の値と、選択比を代表させることができる第１の領域よりも大きな第２の領域内のパターン密度の値の２つのパラメータを用いることにより、ストッパ膜を用いる場合における研磨の平坦性予測が可能となる。
【００２９】
すなわち、これら２つのパラメータを用い、上記選択比の結果と研磨後のストッパ膜厚との相関を取ることで、第１の領域内のパターン密度の値と第２の領域内のパターン密度の値の２つのパラメータを用いたマップを作成することが可能となる。
【００３０】
そこで、第１の領域を１０００μｍ□、第２の領域を５０００μｍとして、パターン密度が異なる複数種の半導体基板を用いた実験を行った。例えば、１０００μｍ□でのパターン密度が同一であるが、５０００μｍ□でのパターン密度が異なる半導体基板に対して、研磨条件を一定としたＣＭＰ研磨を行い、加工後のストッパ膜厚をプロットするという実験を行った。
【００３１】
これにより、図６に示すように、第１の領域内のパターン密度の値と第２の領域内のパターン密度の値の２つのパラメータを用いたマップが作成され、このマップを用いて平坦性をシミュレートすることが可能となる。
【００３２】
このように、研磨による平坦性がシミュレーションによって予測できれば、製品パターンのレイアウトを変更してパターン密度を増減させたり、ダミーパターンを挿入することによってパターン密度を増加させたり、研磨加工条件を変更したりすることにより、研磨による平坦性を向上させることが可能となる。
【００３３】
なお、第１の領域の面積を変えてストッパ膜厚の推定値と出来映えの誤差を調べたところ、図７に示す結果が得られた。この図から判るように、第１の領域の面積が１０００μｍ□程度となる時に最も誤差が小さくなる。このことから、第１の領域の面積を１０００μｍ□程度とするのが好ましいといえる。
【００３４】
（他の実施形態）
上記実施形態では第１の領域を１０００μｍ□、第２の領域を５０００μｍ□の領域としたが研磨のパラメータ等によりこれらの値はそれぞれに最適な値が存在するため値自体を限定する必要はない。ただし、様々な大きさの領域について実験した結果、少なくとも第１の領域の４倍以上の面積を持つ第２の領域を設定することで好適に研磨状態をシミュレーションすることが可能であった。
【００３５】
なお、上記実施形態では研磨布１１を柔らかい研磨布１１ａと硬い研磨布１１ｂとの積層体で構成したが、硬い研磨布１１ｂの単体であっても良い。また、研磨剤としてシリカ系のスラリ１５ａを用いたが、シリカ系のもの以外、例えばアルミナセラミックス、酸化セリウム等を用いてもよい。
【００３６】
また、本案は異種材料の同時研磨であればタングステン（Ｗ）、Ｃｕ、ポリシリコン等の材料の研磨に対しても適用可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に適用されるＣＭＰ装置を示す模式図である。
【図２】図１に示すＣＭＰ装置を用いたときの研磨の様子を示す図である。
【図３】図１に示すＣＭＰ装置を用いて研磨を行った後のディッシングを説明するための図である。
【図４】パターン密度と加工後ストッパ膜厚との関係を実験により調べた結果を示す図である。
【図５】パターン密度と選択比との関係を実験により調べた結果を示す図である。
【図６】第１、第２の領域におけるパターン密度と加工後ストッパ膜厚との関係を実験により調べた結果を示す図である。
【図７】ストッパ膜厚と出来映えの誤差との関係を示す図である。
【符号の説明】
１…半導体基板、２…シリコン基板、３…シリコン窒化膜、４…シリコン酸化膜、１０…ＣＭＰ装置。
【図１】
0003727509.tif 000002
【図２】
0003727509.tif 000003
【図３】
0003727509.tif 000004
【図４】
0003727509.tif 000005
【図５】
0003727509.tif 000006
【図６】
0003727509.tif 000007
【図７】
0003727509.tif 000008