(57)【特許請求の範囲】
【請求項１】
プラズマおよび表面技術装置へのバイポーラ電流供給のために、
制御可能な整流回路を有しており、
該整流回路の正負の出力端が電力スイッチから成るブリッジ回路の入力端に接続されており、電力スイッチは制御信号処理回路（１２、１３）に接続されており、
ブリッジ回路の出力側はプラズマおよび表面技術装置の負荷に接続されており、
ブリッジ回路の正の出力電圧Ｕ＋を形成する電力スイッチと負の出力電圧Ｕ−を形成する電力スイッチとに対して個別の制御信号処理回路（１２、１３）および電流検出回路（９、１０）が設けられており、これにより正負の出力信号ＵＡが正負の出力に対して個別に制御可能となり、
さらに制御部（１８）が設けられており、該制御部（１８）による統合的な制御のもとで個別の制御信号処理回路（１２，１３）を介して前記正負の出力信号ＵＡが相互独立に制御される
ことを特徴とするプラズマおよび表面技術装置に対する電源用の回路装置。
【請求項２】
シャント（８）が前記プラズマおよび表面技術装置の負荷へ直列に接続されており、かつ前記ブリッジ回路の出力端へも接続されており、該シャント（８）の出力が前記電流検出回路（９，１０）に接続されている、請求項１記載の装置。
【請求項３】
フライホイール分岐（ＦＺ）を備えた電流上昇制限部（ＳＢ）が電力スイッチから成る分岐部（Ｉ，Ｉ’，ＩＩ，ＩＩ’）に配置されており、該分岐部に正の出力信号および負の出力信号を測定するための電流センサ（８−１，８−２）が配置されており、該電流センサの出力が前記電流検出回路（９，１０）にそれぞれ接続され、個別の制御信号処理回路（１２，１３）がマイクロプロセッサから成る制御部（１８）およびアナログの演算増幅器（１９）によって制御され、マイクロプロセッサから成る制御部（１８）およびアナログの演算増幅器（１９）が各１つずつのインタフェースを介してプロセス計算機（２１）に接続される、請求項１記載の装置。
【請求項４】
電流検出回路（９、１０）が監視回路（１１）に接続されており、該監視回路により最大電流、平均電流、プロセス温度およびプロセス補助電圧が監視され、該監視回路にさらに中断時間部、リセット部および表示増幅器が設けられている、請求項１から３までのいずれか記載の装置。
【請求項５】
監視回路（１１）がマイクロプロセッサ（１４）に接続されており、インタフェース（１５）を介して制御信号処理回路（１２、１３）が制御される、請求項４記載の装置。
【請求項６】
制御信号処理回路（１２、１３）にシュミットトリガ、周波数制限部、伝送駆動部、および電力スイッチを制御するためのラッチが設けられている、請求項１から５までのいずれか１項記載の装置。
【請求項７】
電力スイッチはＭＯＳＦＥＴにより形成されている、請求項１から６までのいずれか１項記載の装置。
【請求項８】
電力スイッチとしてバイポーラトランジスタＩＢＧＴまたは他の急速にスイッチングする電子出力半導体を使用する、請求項１または請求項３から７までのいずれか１項記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプラズマおよび表面技術装置に対する電源用の回路装置に関する。
【０００２】
【従来の技術】
プラズマ技術では容器内にガス放電を生じさせるプロセスが周知である。こうした乾式の放電により、処理すべき部材の表面を無接触で変成したり活性化したり被覆したりすることができる。こうしたプロセスでは所望の硬化は物理蒸着法ＰＶＤあるいは化学蒸着法ＣＶＤで達成される。
【０００３】
プラズマを発生するための放電を高周波発生器で形成することが知られている。高周波発生器、例えば１３．６５ＭＨｚの高周波発生器は高エネルギの分野で使用されるが、コストが嵩む。しかも人間に対する安全性の要請が非常に高い。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、低コストかつ安全であり、正確に制御可能なプラズマおよび表面技術装置に対する電源用の回路装置を提供することである。
【０００５】
【課題を解決するための手段】
この課題は、制御可能な整流回路を有しており、整流回路の正負の出力端が電力スイッチから成るブリッジ回路の入力端に接続されており、電力スイッチは制御信号処理回路に接続されており、ブリッジ回路の出力側はプラズマおよび表面技術装置の負荷に接続されており、ブリッジ回路の正の出力電圧Ｕ＋を形成する電力スイッチと負の出力電圧Ｕ−を形成する電力スイッチとに対して個別の制御信号処理回路および電流検出回路が設けられており、これにより正負の出力信号ＵＡが正負の出力に対して個別に制御可能となり、さらに制御部が設けられており、制御部による統合的な制御のもとで個別の制御信号処理回路を介して前記正負の出力信号ＵＡが相互独立に制御される構成により解決される。
【０００６】
【発明の実施の形態】
本発明の有利な実施形態では、シャントがプラズマおよび表面技術装置の負荷へ直列に接続されており、かつブリッジ回路の出力端へも接続されており、このシャントの出力が電流検出回路に接続されている。
【０００７】
本発明の別の有利な実施形態では、フライホイール分岐を備えた電流上昇制限部が電力スイッチから成る分岐部に配置されており、この分岐部に正の出力信号および負の出力信号を測定するための電流センサが配置されており、電流センサの出力が前記電流検出回路にそれぞれ接続され、個別の制御信号処理回路がマイクロプロセッサから成る制御部およびアナログの演算増幅器によって制御され、マイクロプロセッサから成る制御部およびアナログ演算増幅器が各１つずつのインタフェースを介してプロセス計算機に接続される。
【０００８】
本発明の別の有利な実施形態では、電流検出回路が監視回路に接続されており、この監視回路により最大電流、平均電流、プロセス温度およびプロセス電圧が監視され、監視回路にはさらに中断時間部、リセット部および表示増幅器が設けられている。
【０００９】
ここで特に有利には、監視回路がマイクロプロセッサに接続されており、インタフェースを介して制御信号処理回路が制御される。
【００１０】
本発明の別の有利な実施形態では、制御信号処理回路にシュミットトリガ、周波数制限部、伝送駆動部、および電力スイッチを制御するためのラッチが設けられている。
【００１１】
本発明の別の有利な実施形態では、電力スイッチはＭＯＳＦＥＴにより形成されている。また、電力スイッチとしてバイポーラトランジスタＩＢＧＴまたは他の急速にスイッチングする電子出力半導体を使用してもよい。
【００１２】
【実施例】
以下図面に基づき好適な実施例に関して本発明を詳細に説明する。
【００１３】
図１には本発明のバイポーラ電源の回路装置の基本図が示されており、ここでは整流回路１の正の出力側２と負の出力側３とが制御電子回路を含むＭＯＳＦＥＴブリッジ回路４の入力側に接続されている。ブリッジ回路４の出力端５，５ａはプラズマチャンバに接続されている。
【００１４】
図２および図４からわかるように、上述のブリッジ回路は橋絡された２組のＭＯＳＦＥＴで構成されている。このブリッジ回路の入力側には整流回路１の出力側２，３が接続されているので、制御調節可能な電圧Ｕｅがブリッジに導入される。ＭＯＳＦＥＴから成るブリッジ回路の一方の出力側は電流検出部６に接続されており、さらに一方の出力端５へ通じている。ブリッジ回路の他方の出力側は他方の出力端５ａに接続されている。ＭＯＳＦＥＴの制御電極を適切に制御すれば、任意のパルス電圧を出力端５，５ａに発生させることができる。ここではブリッジが対角状に接続されているので、出力端５，５ａの極性が切り替わる。図２に示されているように分岐部（スイッチ部）Ｉ，Ｉ’が動作しているときには、分岐部ＩＩ，ＩＩ’は動作しない。一方の分岐部から他方の分岐部へ切り換えるには、少なくとも５μｓの休止時間が必要である。電流の流れは破線で示してある。図４では分岐部ＩＩ，ＩＩ’が動作しているので逆転電流が流れるが、この流れも破線で示してある。インダクタンスＬは動作している各ＭＯＳＦＥＴを急激な電流上昇に対して保護し、ＤＬはフリーホイールダイオードまたは逆流ダイオードとして働く。
【００１５】
図３には最も短い周期を有するパルスパターンＵａ（ｔ）が示してある。時間ｔ１〜ｔ４は自由に設定できる。各ＭＯＳＦＥＴは上部の正の電圧時間面積または下部の負の電圧時間面積のいずれかのみで選択的に動作し、その場合それぞれ対角状の分岐部Ｉ，Ｉ’またはＩＩ，ＩＩ’の一方のみが動作する。
【００１６】
出力パルスは２５００Ｖまでの電圧値で１０ｋＷのパルス出力が可能である。これに反して１２００Ｖまでの電圧値で１５０ｋＷのパルス出力が可能である。上限周波数は５０ｋＨｚであった。通常動作においてプラズマ中に電圧スパークあるいは短絡が発生するときには、電流検出部６が実際の電流を検出し、インダクタンスＬが電流上昇を制限する（ＭＯＳＦＥＴを保護するため有限のｄｉ／ｄｔとなっている）。電流検出部６は過電流時には動作しているほうの分岐部を遮断する。短絡電流が鎮静してその値が０Ａ近くになってから駆動が再開される。
【００１７】
図５には本発明の回路装置の完全なブロック回路図が示してある。ＭＯＳＦＥＴから成る分岐部Ｉ，Ｉ’およびＩＩ，ＩＩ’がブリッジ接続されており、電流検出部がシャント８として構成されている。シャントの中間タップは２つの電流検出回路９，１０に接続されている。２つの電流検出回路はそれぞれバイポーラのＩｍａｘ比較器、Ｉｍａｘアナログ部およびＩｍｉｔアナログ部を有する。
【００１８】
電流検出回路の出力側は監視回路１１に接続されている。この監視回路は最大電流、平均電流、温度および補助電圧を監視するために使用され、中断時間部、リセット部および表示増幅器を備えている。監視回路１１は第１の制御信号処理回路１２と第２の制御信号処理回路１３とに接続されており、マイクロプロセッサ１４はこの監視回路の情報からインタフェース１５を介して制御信号処理回路１２，１３を制御する。制御信号処理回路はシュミットトリガ、周波数制限部、伝送駆動部およびラッチを含む。全ての電子回路の電源として電源１６を示してある。
【００１９】
制御信号は制御信号処理回路１２，１３から個別のモジュールドライバ１７を介して分岐部Ｉ，Ｉ’およびＩＩ，ＩＩ’へ導入される。マイクロプロセッサのプログラムに応じて、所望のバイポーラパルス電流が発生される。
【００２０】
図６には図５に示したものと同様の回路装置の一部が示してある。ブリッジに適切な数（ｎ個まで）のモジュールドライバ１７およびＭＯＳＦＥＴがあってもよい。ここでは２５００Ｖまでの電圧を得るために直列回路を使用している。
【００２１】
本発明の回路装置を備えたバイポーラパルス電源には種々の利点がある。高周波によって発生するプラズマは局部的に放射特性に関連している。バイポーラパルスのプラズマはチャンバ内（ケースと基板とのあいだ）に完全な空間プラズマを形成し、任意の形状の材料を完全に取り囲む。さらにバイポーラパルスのプラズマは現行では１５０ｋＷのパルス出力まで高エネルギにでき、大きな装置でも産業上採用できる。
【００２２】
さらに直流電圧または非バイポーラパルスで発生するプラズマではバイポーラパルス電源のような可能性を提供できない。例えば半導体と不導体とのあいだに被膜を形成することができない。
【００２３】
例えば１３．５６ＭＨｚの高周波プラズマおよびその発生手段は、高エネルギの装置において使用され、コストがかかり、人に対する安全性の要求もきわめて高い。バイポーラパルス電源は０〜５０ｋＨｚのキロヘルツ範囲で動作するので、安全状況および設備コストは大幅に低くなる。
【００２４】
図７の回路装置は図５の回路装置の変形形態である。この場合、ブリッジの電力スイッチとしては、利用できる全ての電子部品、つまりＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴなどを使用することができる。このことは図５の回路装置にも当てはまる。
【００２５】
電流上昇速度は、図５のように終段のインダクタンスＬによって制限されるのではなく、各分岐部にあるインダクタンスから成る各電流上昇制限部ＳＢとダイオードから成る各フライホイール分岐ＦＺによって制限される。電流検出は各分岐部内の電流センサによって行われ、応答閾値の点で相互に独立している。マイクロプロセッサ制御部１８は電流検出回路９，１０に応答して、アナログの演算増幅器１９と２つの制御信号処理回路１２，１３を介して電力スイッチの出力駆動部２０を制御する。マイクロプロセッサ制御部１８およびアナログの演算増幅器１９はインタフェースを介してプロセス計算機２１に接続されている。
【００２６】
この回路装置を用いると、バイポーラパルス電源の投入出力、場所および時間に応じて、プラズマの強度を制御することができる。バイポーラパルス電源は自由に調節や選択を行えるため、制御調節機能をＤＣ＋，ＤＣ−，単極＋，単極−およびバイポーラにでき、これらの機能によって導体材料、半導体材料および不導体材料をプラズマ処理することができる。
【００２７】
図８には導電面Ａ，Ｂのあいだのプラズマに関して位置ＸＹＺと時間ｔおよび投入出力Ｐの関数としてプラズマ強度を制御する様子が示してある。基板は導電面ＡまたはＢによって形成される。半導体基板および不導体の基板ＳＵは、図８に示されているように、面Ａ，Ｂの外でプラズマチャンバ内の任意に選択可能な場所にある。面Ａ，Ｂは真空系のチャンバの壁または処理すべき部材自体であってもよい。
【００２８】
プロセス計算機２１からのプロセスベクトルＰ（Ｐ１，．．．，ＰＰ）を含む指令が制御信号処理回路１２，１３へ伝達される。プラズマの制御および調節は制御ベクトルＲ（Ｒ１，．．．，ＲＲ）により、駆動回路としてのバイポーラパルスユニットを用いて行われる。こうして、任意に形成できる数学操作により、迅速な調節が可能になる。高感度、高精度およびとりわけ不安定になりやすいプラズマプロセス（アークの発生）に対して、図８に示すように、任意に形成できる数学操作を自由選択的に使用することが必要である。実測値としては電気量ｕａ（ｔ）すなわちｕ（＋）（ｔ），ｕ（−）（ｔ）とｉａ（ｔ）すなわちｉ（＋）（ｔ），ｉ（−）（ｔ）とが使用される。ここで（＋）は正のパルス、（−）は負のパルスを意味する。
【００２９】
これらの量からある測定サイクルτ（τは任意に多数の測定周期に拡張できる）内で既知のアナログの演算増幅器１９（加算器、減算器、積分器、微分器、ＰＩ‐ＰＩＤ調節器など）によって以下の量が求まる。
【００３０】
【表１】
0003639605.tif 000002
【００３１】
１）電圧、２）電流、３）出力の調整を行うために適切な目標値調節はプロセスベクトルＰまたはマニュアル調節を介して可能になる。プラズマ技術の応用、例えば
エッチング（洗浄）
硬化
被膜形成
注入
加熱（硬化なし）
スパッタリング
に応じて前述の１）〜３）の選択が行える。プラズマを電気量ｕａ（ｔ），ｉａ（ｔ），Ｐａ（ｔ）によって直接制御する上述の方式によれば、パルス時間面積（＋），（−）を制御することによりμｓ〜ｓの範囲で非常に正確に制御することができる。例えばプロセス計算機で制御するプラズマ強度＝関数（ｘ，ｙ，ｚ，ｔ，ｕ（＋），ｕ（−），ｉ（＋），ｉ（−），θ，Ｕｐｏｔ，．．．）は基板の加工あるいは非常に複雑なプロセスの処理に関連する。適切な検知、例えば温度分布θまたは電位分布Ｕｐｏｔも付加的な制御量として一緒に使用できる。このことは図８に示してある。
【００３２】
適切な制御によって高出力の電気パルス測定値ｕａ（ｔ），ｉａ（ｔ），Ｐａ（ｔ）が使用され、プラズマプロセスに対する電子流およびイオン流が最適に制御される。正負のパルス成分を独立に制御調節することによりバイポーラ技術でホローカソード効果を消去することができる。グロー放電からアーク放電へ急激に移行する際のアーク感度も低減あるいは除去できる。
【００３３】
この発明による装置は、プラズマ支援のプロセス、例えば以下のような方法に採用できる。すなわち
ＰＶＤ技術
ＣＶＤ技術
プラズマＣＶＤ
プラズマ窒化
陰極スパッタリング
表面洗浄（プラズマエッチング）
プラズマ技術処理（被膜形成、洗浄）
イオン注入
などである。
【００３４】
【発明の効果】
前述したように、本発明の回路装置を使用すると、約１３．６５ＭＨｚの高価な高周波電源を０〜５０ｋＨｚのバイポーラパルス電流電源で置換できるという利点が得られる。またバイポーラパルス電源を使用する重要な利点は、プラズマ技術で電子およびイオンの影響をより良く簡単に制御可能な交番電界を発生できることにある。
【図面の簡単な説明】
【図１】  本発明のバイポーラパルス電源の回路装置の基本図である。
【図２】  ＭＯＳＦＥＴのブリッジの第１の状態を示す図である。
【図３】  バイポーラパルス電源のパルス波形を示す図である。
【図４】  ＭＯＳＦＥＴのブリッジの第２の状態を示す図である。
【図５】  本発明の第１の実施例のブロック回路図である。
【図６】  多数のＭＯＳＦＥＴを有する分岐部を示した図である。
【図７】  本発明の第２の実施例のブロック回路図である。
【図８】  プロセス計算機および数学的操作による制御部と真空系とを備える本発明を用いたシステムを示す図である。
【符号の説明】
１  整流回路
２，３  整流回路の出力側
４  ブリッジ回路
５，５ａ  出力端
６  電流検出部
Ｉ，Ｉ’，ＩＩ，ＩＩ’  分岐部（スイッチ部）
Ｌ  インダクタンス
ＤＬ  フリーホイールダイオード
８  シャント
８−１，８−２  電流センサ
９，１０  電流検出回路
１１  監視回路
１２，１３  制御信号処理回路
１４  マイクロプロセッサ
１５  インタフェース
１６  電源
１７  モジュールドライバ
１８  マイクロプロセッサ制御部
１９  演算増幅器
２０  電力スイッチの出力駆動部
２１  プロセス計算機
【図１】
0003639605.tif 000003
【図２】
0003639605.tif 000004
【図３】
0003639605.tif 000005
【図４】
0003639605.tif 000006
【図５】
0003639605.tif 000007
【図６】
0003639605.tif 000008
【図７】
0003639605.tif 000009
【図８】
0003639605.tif 000010