(57)【特許請求の範囲】
【請求項１】
活性層上に、平坦部および当該平坦部上のストライプ状のリッジ部を有するクラッド層が設けられ、前記クラッド層上に半導体層が設けられることにより前記リッジ部の上方における前記半導体層の上面にストライプ状の凸部が形成されるとともに、前記凸部の両側における前記半導体層の上面が前記凸部と同じかまたは前記凸部よりも高い段差部を有し、前記半導体層の上面の前記段差部上から前記凸部上に至る領域に電極が形成された半導体レーザ素子において、
前記活性層、前記クラッド層および前記半導体層は立方晶系半導体からなり、前記リッジ部は前記立方晶系半導体の〈０１１〉方向に平行に形成された逆メサ形状であり、前記段差部は前記立方晶系半導体の〈０１-1〉方向にほぼ平行な側面を有する鋸歯状パターンまたは複数の島状パターンを有するとともに、前記段差部の側面と上面とのなす角が直角よりも大きいことを特徴とする半導体レーザ素子。
【請求項２】
前記クラッド層は、前記平坦部上における前記リッジ部の両側に隆起した支持部を有することを特徴とする請求項１記載の半導体レーザ素子。
【請求項３】
前記半導体層は、前記リッジ部の側面上、前記平坦部上および前記支持部上に形成された電流ブロック層を含むことを特徴とする請求項２に記載の半導体レーザ素子。
【請求項４】
前記半導体層は、前記リッジ部上および前記電流ブロック層上に形成されたコンタクト層をさらに含むことを特徴とする請求項３記載の半導体レーザ素子。
【請求項５】
前記支持部の側面と上面とのなす角が直角よりも大きいことを特徴とする請求項２〜４のいずれかに記載の半導体レーザ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はリッジ型の半導体レーザ素子に関するものである。
【０００２】
【従来の技術】
従来より、横モード制御を行うために活性層上のクラッド層に順メサ形状（台形状）または逆メサ形状（逆台形状）のリッジ部が設けられたリッジ型の半導体レーザ素子が開発されている。図１２は従来のリッジ型の半導体レーザ素子の一例を示す模式的断面図である。
【０００３】
図１２に示す半導体レーザ素子１００においては、基板１０１上に、クラッド層１０２および活性層１０３が順に形成されている。活性層１０３上にクラッド層１０４およびキャップ層１０６が形成され、キャップ層１０６およびクラッド層１０４がエッチングされて逆メサ形状のリッジ部１０５が形成されている。
【０００４】
キャップ層１０６の上部に開口部を有するようにリッジ部１０５の両側面およびリッジ部１０５の両側のクラッド層１０４の平坦部上に電流ブロック層１０７が形成され、キャップ層１０６上および電流ブロック層１０７上にコンタクト層１０８が形成される。
【０００５】
コンタクト層１０８上に電極１０９が形成され、基板１０１の裏面に電極１１０が形成される。この半導体レーザ素子１００においては、電極１０９，１１０を介して供給される電流が電流ブロック層１０７によりリッジ部１０５に狭窄され、活性層１０３に注入される。
【０００６】
【発明が解決しようとする課題】
半導体レーザ素子１００の高出力化のためには、リッジ部１０５の高さを高くする必要がある。その場合、図１２に示すように、リッジ部１０５の上方におけるコンタクト層１０８の上面にはストライプ状の凸部１１１が形成される。
【０００７】
上記のような凸部１１１を有する半導体レーザ素子１００を、図１３に示すように、基板１００と反対側の電極１０９を下に向けてはんだ１１３でサブマウント１１２上に取り付けた場合、凸部１１１により半導体レーザ素子１００が傾斜する。それにより、電極１０９とサブマウント１１２との接触面積が小さくなり、接着強度の低下および放熱の不均一化が生じる。また、半導体レーザ素子１００のダイボンドおよびワイヤボンドの際に凸部１１１を介して半導体レーザ素子１００のリッジ部１０５に局所的な応力が加わる。これらの結果、半導体レーザ素子１００およびそれを用いた装置の信頼性が低下する。
【０００８】
そこで、コンタクト層１０８の上面を平坦化するために、リッジ部１０５の両側を埋め込み層で埋め込む方法や、リッジ部１０５の高さと同程度まで電流ブロック層１０７の厚さを大きくする方法が考えられる。
【０００９】
例えば、第１の方法として、図１４に示すように、逆メサ形状のリッジ部１０５の上面にＳｉＯ2 膜からなる選択成長マスク１２１を形成し、リッジ部１０５の両側における電流ブロック層１０７上に埋め込み層１２２を成長させ、その後、リッジ部１０５上および埋め込み層１２２上に図１２のコンタクト層１０８を形成する。
【００１０】
しかし、この方法では、リッジ部１０５の高さを高くした場合、リッジ部１０５の付け根１２３付近に気相からの原料の拡散不足に起因する溝または空洞が形成されやすい。それにより、半導体レーザ素子１００の信頼性が低下する。
【００１１】
また、埋め込み層１２２の厚さが厚くなると、選択成長マスク１２１の端部近傍における埋め込み層１２２の部分に段差が発生し、逆に、埋め込み層１２２の厚さが薄いと、埋め込み層１２２の上面とリッジ部１０５の上面とを同じ高さにすることができない。さらに、この方法では、埋め込み層１２２の成長という余分な工程が必要となる。
【００１２】
このように、埋め込み層１２２を設ける方法でも、コンタクト層１０８の上面を容易に平坦化することは困難である。
【００１３】
次に、第２の方法として、図１５に示すように、順メサ形状のリッジ部１０５の上面にＳｉＯ2 膜からなる選択成長マスク１２１を形成し、リッジ部１０５の両側における電流ブロック層１０７の厚さをリッジ部１０５の厚さと同程度まで厚くし、その後、リッジ部１０５上および電流ブロック層１０７上に図１２のコンタクト層１０８を形成する。
【００１４】
しかし、この方法では、選択成長マスク１２１の面積をリッジ部１０５の上面の面積と同程度にすると、電流ブロック層１０７の厚さが厚くなるに従って、選択成長マスク１２１上にも電流ブロック層１０７が成長する。この場合、選択成長マスク１２１上に成長した電流ブロック層１０７をエッチングにより除去してキャップ層１０６を露出させる工程が余分に必要となる。
【００１５】
逆に、選択成長マスク１２１の面積をリッジ部１０５の上面の面積よりも大きくすると、電流ブロック層１０７が選択成長マスク１２１上に成長しにくくなるが、リッジ部１０５の側面上の電流ブロック層１０７の厚さが薄くなり、十分な電流阻止特性を得ることができない。
【００１６】
コンタクト層１０８の上面を平坦化するためには、リッジ部１０５の高さに応じて電流ブロック層１０７の厚さおよび選択成長マスク１２１の寸法を高精度に制御する必要がある。
【００１７】
このように、電流ブロック層１０７を厚く成長させる方法でも、コンタクト層１０８の上面を容易に平坦化することは困難である。
【００１８】
垂直な側面を有するリッジ部の場合でも、逆メサ形状および順メサ形状のリッジ部１０５の場合と同様に、コンタクト層１０８の上面を平坦化することは困難である。
【００１９】
本発明の目的は、製造工程を複雑化することなくリッジ部側の電極を所定の取り付け面に安定かつ確実に取り付けることができる信頼性の高いリッジ型の半導体レーザ素子を提供することである。
【００２０】
【課題を解決するための手段および発明の効果】
第１の発明に係る半導体レーザ素子は、活性層上に、平坦部および当該平坦部上のストライプ状のリッジ部を有するクラッド層が設けられ、クラッド層上に半導体層が設けられることによりリッジ部の上方における半導体層の上面にストライプ状の凸部が形成されるとともに、凸部の両側における半導体層の上面が凸部と同じかまたは凸部よりも高い段差部を有し、半導体層の上面の段差部上から凸部上に至る領域に電極が形成された半導体レーザ素子において、活性層、クラッド層および半導体層は立方晶系半導体からなり、記リッジ部は立方晶系半導体の〈０１１〉方向に平行に形成され、段差部は立方晶系半導体の〈０１-1〉方向にほぼ平行な側面を有する鋸歯状パターンまたは複数の島状パターンを有するとともに、段差部の側面と上面とのなす角が直角よりも大きいものである。
また、第２の発明に係る半導体レーザ素子は、活性層上に、平坦部および当該平坦部上のストライプ状のリッジ部を有するクラッド層が設けられ、クラッド層上に半導体層が設けられることによりリッジ部の上方における半導体層の上面にストライプ状の凸部が形成されるとともに、凸部の両側における半導体層の上面が凸部と同じかまたは凸部よりも高い段差部を有し、半導体層の上面の段差部上から凸部上に至る領域に電極が形成された半導体レーザ素子において、活性層、クラッド層および半導体層は立方晶系半導体からなり、リッジ部は立方晶系半導体の〈０１-1〉方向に平行に形成され、段差部は立方晶系半導体の〈０１-1〉方向に平行な側面を有するとともに、段差部の側面と上面とのなす角が直角よりも大きいものである。
【００２１】
本発明に係る半導体レーザ素子においては、半導体層の上面の凸部の両側に段差部が設けられているので、半導体層の上面に形成された電極がリッジ部およびその両側の凸部に対応する形状を有する。そのため、半導体レーザ素子の半導体層上の電極を所定の取り付け面に取り付けた場合には、凸部の両側の段差部で電極が取り付け面に当接する。
【００２２】
それにより、半導体レーザ素子が取り付け面に対して傾斜することなく安定かつ確実に取り付けられる。したがって、電極と取り付け面との接触面積が大きくなり、取り付け強度が向上するとともに放熱性が良好となる。また、半導体層の凸部を介してリッジ部に局所的な応力が加わることが防止される。その結果、半導体レーザ素子およびそれを用いた装置の信頼性が向上する。また、半導体層の上面を平坦化する工程が必要ないので、製造工程が複雑化しない。
【００２３】
クラッド層は、平坦部上におけるリッジ部の両側に隆起した支持部を有してもよい。それにより、クラッド層におけるリッジ部の両側の支持部に対応して半導体層の上面に段差部が形成される。この場合、クラッド層のリッジ部と同じ工程によりクラッド層に支持部を形成することにより製造工程を簡略化することができる。
【００２４】
半導体層は、リッジ部の側面上、平坦部上および支持部上に形成された電流ブロック層を含んでもよい。この場合、電流ブロック層はクラッド層におけるリッジ部の両側の支持部に対応する形状を有する。それにより、半導体層の上面に段差部が形成される。
【００２５】
半導体層は、リッジ部上および電流ブロック層上に形成されたコンタクト層をさらに含んでもよい。この場合、電流ブロック層がクラッド層におけるリッジ部の両側の支持部に対応する形状を有し、電流ブロック層上のコンタクト層の上面が支持部に対応する形状の段差部を有する。
【００２６】
支持部の側面と上面とのなす角が直角よりも大きくてもよい。それにより、支持部上に形成される半導体層の段差被覆性が良好となる。
【００２７】
リッジ部は、順メサ形状、逆メサ形状または垂直な側面を有する形状に形成されてもよい。
【００２８】
活性層、クラッド層および半導体層は立方晶系半導体からなり、リッジ部は立方晶系半導体の〈０１１〉方向に平行に形成され、段差部は立方晶系半導体の〈０１-1〉方向にほぼ平行な側面を有する鋸歯状パターンまたは複数の島状パターンを有することが好ましい。
【００２９】
立方晶系半導体の〈０１１〉方向に平行に形成された凸部は逆メサ形状となり、立方晶系半導体の〈０１-1〉方向に平行に形成された凸部は順メサ形状となる。したがって、上記の場合、リッジ部が逆メサ形状を有するとともに、段差部の側面と上面とのなす角が直角よりも大きくなる。それにより、半導体層の段差部での段差被覆性が良好となる。
【００３２】
本発明に係る半導体レーザ素子の製造方法は、活性層上に、平坦部および当該平坦部上のストライプ状のリッジ部を有するクラッド層を形成する工程と、リッジ部の上方に凸部を有しかつ当該凸部の両側に凸部と同じかまたは凸部よりも高い段差部を備えた上面を有する半導体層を形成する工程と、半導体層の上面の段差部上から凸部上に至る領域に電極を形成する工程とを備えるものである。
【００３３】
本発明に係る半導体レーザ素子の製造方法によれば、半導体層の上面の凸部の両側に段差部が設けられているので、半導体層の上面に形成された電極がリッジ部およびその両側の凸部に対応する形状を有する。そのため、半導体レーザ素子の半導体層上の電極を所定の取り付け面に取り付けた場合には、凸部の両側の段差部で電極が取り付け面に当接する。
【００３４】
それにより、半導体レーザ素子が取り付け面に対して傾斜することなく安定かつ確実に取り付けられる。したがって、電極と取り付け面との接触面積が大きくなり、取り付け強度が向上するとともに放熱性が良好となる。また、半導体層の凸部を介してリッジ部に局所的な応力が加わることが防止される。その結果、半導体レーザ素子およびそれを用いた装置の信頼性が向上する。また、半導体層の上面を平坦化する工程が必要ないので、製造工程が複雑化しない。
【００３５】
クラッド層を形成する工程は、リッジ部とともに平坦部上におけるリッジ部の両側に隆起した支持部を形成する工程を含んでもよい。それにより、クラッド層におけるリッジ部の両側の支持部に対応して半導体層の上面に段差部が形成される。この場合、クラッド層のリッジ部と同じ工程によりクラッド層に支持部を形成することにより製造工程を簡略化することができる。
【００３６】
半導体層を形成する工程は、リッジ部の側面上、平坦部上および支持部上に電流ブロック層を形成する工程を含むことが好ましい。この場合、電流ブロック層はクラッド層におけるリッジ部の両側の支持部に対応する形状を有する。それにより、半導体層の上面に段差部が形成される。
【００３７】
【発明の実施の形態】
図１（ａ）は第１の実施例におけるリッジ型半導体レーザ素子の模式的平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った模式的断面図である。
【００３８】
図１の半導体レーザ素子１においては、ｎ型ＧａＡｓ基板２の（１００）面上に厚さ３μｍのｎ型ＡｌＧａＡｓ第１クラッド層３、厚さ０．１μｍの多重量子井戸（以下ＭＱＷと呼ぶ）活性層４、厚さ０．１５μｍのｐ型ＡｌＧａＡｓ第２クラッド層５および厚さ０．０２μｍのエッチングストップ層６が順に形成されている。ＭＱＷ活性層４はＡｌＧａＡｓからなる複数の量子障壁層とＧａＡｓからなる複数の量子井戸層とが交互に積層されてなる。ｎ型ＧａＡｓ基板２の〈０１１〉方向の長さＬ１は６００μｍ、〈０１-1〉方向の幅Ｗ１は２５０μｍである。
【００３９】
エッチングストップ層６上に、厚さ３μｍのｐ型ＡｌＧａＡｓ第３クラッド層７および厚さ０．７μｍのｐ型ＧａＡｓキャップ層８が順に形成され、ｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８がエッチングされて逆メサ形状のリッジ部１１およびリッジ部１１の両側の支持部１２が形成されている。
【００４０】
さらに、リッジ部１１の上面にストライプ状開口部を有する厚さ２μｍのｎ型ＡｌＧａＡｓ電流ブロック層１３がエッチングストップ層６上および支持部１２上に形成され、ｎ型ＡｌＧａＡｓ電流ブロック層１３上および開口部内のｐ型ＧａＡｓキャップ層８上に厚さ５μｍのｐ型ＧａＡｓコンタクト層１４が形成されている。それにより、リッジ部１１の上方におけるｐ型ＧａＡｓコンタクト層１４の上面にストライプ状の凸部１５が形成され、支持部１２の上方におけるｐ型ＧａＡｓコンタクト層１４の上面に凸部１５よりも高い段差部１６が形成されている。
【００４１】
ｐ型ＧａＡｓコンタクト層１４の上面の凸部１５および凸部１５の両側の段差部１６を含む領域にｐ電極１７が形成されている。また、ｎ型ＧａＡｓ基板２の裏面にｎ電極１８が形成されている。
【００４２】
リッジ部１１は、立方晶系半導体であるｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８の〈０１１〉方向に平行にストライプ状に形成されている。リッジ部１１の上端の幅は４．５μｍであり、下端の幅は３．５μｍである。
【００４３】
支持部１２は、鋸歯状の平面形状を有し、ｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８の〈０１-1〉方向にほぼ平行な側面を有している。鋸歯状の平面形状の各歯は、リッジ部１１に向かって先が細くなっており、幅ｄ１が５μｍ、長さｄ２が２０μｍである。支持部１２の側面と上面とのなす角は直角よりも大きくなっている。
【００４４】
図２は半導体レーザ素子１における支持部１２の拡大断面図であり、図２（ａ）は支持部１２の上面と側面とのなす角が直角よりも大きい場合を示し、図２（ｂ）は支持部１２の上面と側面とのなす角が直角よりも小さい場合を示す。
【００４５】
本実施例の半導体レーザ素子１においては、支持部１２の上面と側面とのなす角が直角よりも大きくなるので、電流ブロック層１３の段差被覆性が良好となり、支持部１２の上面と側面との境界１２ａ付近においても十分な膜厚が得られる。したがって、電流ブロック層１３による電流阻止が確実に行われる。
【００４６】
一方、図２（ｂ）に示すように、支持部１２の上面と側面とのなす角が直角よりも小さい場合には、電流ブロック層１３の段差被覆性が低下し、支持部１２の上面と側面との境界１２ｂにおいて十分な膜厚が得られない。それにより、電流ブロック層１３による電流阻止特性が不十分になる場合がある。なお、図２（ｂ）の場合にも、電流ブロック層１３の膜厚を大きくすることにより、電流ブロック層１３の段差被覆性を向上させることが可能である。
【００４７】
図３はサブマウントへの図１の半導体レーザ素子１の取り付け方法を示す模式的断面図である。図３に示すように、ＧａＡｓ基板２と反対側のｐ電極１７を下に向けて半導体レーザ素子１をはんだ２０でサブマウント１９に取り付ける場合には、凸部１５の両側における段差部１６上のｐ電極１７の部分がサブマウント１９の上面に当接し凸部１５上のｐ電極１７の部分はサブマウント１９の上面に当接しない。
【００４８】
本実施例の半導体レーザ素子１においては、段差部１６の高さが凸部１５の高さよりも高いため、凸部１５上のｐ電極１７はサブマウント１９に当接しない。それにより、半導体レーザ素子１がサブマウント１９上に傾斜することなく安定かつ確実に取り付けられる。したがって、ｐ電極１７とサブマウント１９の上面との接触面積が大きくなり、接着強度が向上するとともに放熱性が良好となる。また、凸部１５を介してリッジ部１１に局所的な応力が加わることが防止される。その結果、半導体レーザ素子１およびそれを用いた光ピックアップ等の信頼性が向上する。
【００４９】
図４は図１に示す半導体レーザ素子の製造方法の第１の例を示す模式的工程断面図である。
【００５０】
まず、減圧有機金属気相成長法（ＯＭＶＰＥ法）によってｎ型ＧａＡｓ基板２の（１００）面上に、ｎ型ＡｌＧａＡｓ第１クラッド層３、ＭＱＷ−活性層４、ｐ型ＡｌＧａＡｓ第２クラッド層５、エッチングストップ層６、ｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８を順に成長させ、図４（ａ）に示す積層基板を形成する。
【００５１】
次に、図４（ａ）に示す積層基板上に熱ＣＶＤ法（化学的気相成長法）によりＳｉＯ2 膜を形成する。ＳｉＯ2 膜上にレジストを塗布し、フォトリソグラフィ法によりストライプ状のレジストパターンを〈０１１〉方向に平行に形成する。このレジストパターンをマスクとしてバッファ弗酸によりＳｉＯ2 膜を選択エッチングして図４（ｂ）に示すストライプ状ＳｉＯ2 膜９を形成し、残余のレジストを除去する。
【００５２】
次に、ストライプ状のＳｉＯ2 膜９が形成された積層基板上にレジストを塗布し、フォトリソグラフィ法によりＳｉＯ2 膜９の両側に〈０１１〉方向に延びる鋸歯状のレジストパターン１０を図４（ｂ）に示すように形成する。図１に示したように、鋸歯状のレジストパターン１０は、ほぼ〈０１-1〉方向に平行な側面を有する。
【００５３】
次に、ストライプ状のＳｉＯ2 膜９および鋸歯状のレジストパターン１０の形成領域を除く領域をｐ型ＧａＡｓキャップ層８からエッチングストップ層６までエッチングする。それにより、図４（ｃ）に示すようなｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８からなるリッジ部１１が形成される。
【００５４】
また同時に、鋸歯状のレジストパターン１０の下にｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８からなる鋸歯状の支持部１２が形成される。この場合、ＧａＡｓ系半導体層の〈０１-1〉方向には、順メサ形状の側面を形成するようにエッチングが進行する。支持部１２は、レジストパターン１０と同様にほぼ〈０１-1〉と平行な側面を有する。そのため、支持部１２の側面と上面とのなす角は直角よりも大きくなる。エッチング後、支持部１２上のレジストパターン１０を剥離液により除去する。
【００５５】
次に、ストライプ状のＳｉＯ2 膜９を選択成長マスクとして用い、ＯＭＶＰＥ法により厚さ２μｍのｎ型ＡｌＧａＡｓ電流ブロック層１３を図４（ｄ）に示すように結晶成長させる。ｎ型ＡｌＧａＡｓ電流ブロック層１３の厚さは、リッジ部１１の側面付近が原料の供給不足で薄く形成される場合には２μｍよりも厚く形成してもよい。また、ｎ型ＡｌＧａＡｓ電流ブロック層１３の代わりにアンドープのＡｌＧａＡｓ膜とｎ型ＧａＡｓ膜とを組み合わせた多層膜を用いてもよい。
【００５６】
最後に、バッファ弗酸を用いてストライプ状のＳｉＯ2 膜９を除去し、ＯＭＶＰＥ法により、図４（ｅ）に示すように、ｎ型ＡｌＧａＡｓ電流ブロック層１３のストライプ状開口部内のｐ型ＧａＡｓキャップ層８上およびｎ型ＡｌＧａＡｓ電流ブロック層１３上にｐ型ＧａＡｓコンタクト層１４を成長させる。それにより、リッジ部１１上のｐ型ＧａＡｓコンタクト層１４の上面に凸部１５が形成されるとともに支持部１２上のｐ型ＧａＡｓコンタクト層１４上面に段差部１６が形成される。この場合、支持部１２上にｎ型ＡｌＧａＡｓ電流ブロック層１３が形成されているので、凸部１５よりも段差部１６の方が高くなっている。
【００５７】
上記の製造方法においては、ｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８からなるリッジ部１１が形成されると同時に支持部１２が形成されるので、追加の工程を必要とすることなく段差部１６を形成することができる。したがって、製造工程が複雑化しない。
【００５８】
図５および図６は図１に示す半導体レーザ素子の製造方法の第２の例を示す模式的工程断面図である。図４に示す製造方法においては、選択成長法によりｎ型ＡｌＧａＡｓ電流ブロック層１３を形成している。それに対し、図５および図６に示す製造方法においては、ｎ型ＡｌＧａＡｓ層を全面に形成した後、リッジ部１１上のｎ型ＡｌＧａＡｓ層をエッチングすることにより、ｎ型ＡｌＧａＡｓ電流ブロック層１３を形成する。
【００５９】
まず、図５（ａ）に示すように、図４（ａ）に示す積層基板と同じ積層基板を形成する。
【００６０】
次に、図５（ｂ）に示すように、図５（ａ）に示す積層基板上にレジストを塗布し、フォトリソグラフィ法により、中央部にストライプ状のレジストパターン１０ａを〈０１１〉方向に平行に形成するとともに、ストライプ状のレジストパターン１０ａの両側に〈０１１〉方向に延びる鋸歯状のレジストパターン１０ｂを形成する。ストライプ状のレジストパターン１０ａは図４（ｂ）に示したＳｉＯ2 膜９と同じ平面形状を有し、鋸歯状のレジストパターン１０ｂは図４（ｂ）に示した鋸歯状のレジストパターン１０と同じ平面形状を有する。
【００６１】
次に、ストライプ状のレジストパターン１０ａおよび鋸歯状のレジストパターン１０ｂの形成領域を除く領域をｐ型ＧａＡｓキャップ層８からエッチングストップ層６までエッチングする。それにより、図４（ｃ）と同様に、図５（ｃ）に示すようなリッジ部１１および鋸歯状の支持部１２が形成される。
【００６２】
図５（ｃ）に示す工程の後、レジストパターン１０ａ，１０ｂを除去する。その後、図６（ｄ）に示すように、ｎ型ＡｌＧａＡｓ層２０をエッチングストップ層６の露出面上およびリッジ部１１および支持部１２のｐ型ＧａＡｓキャップ層８上の全面に結晶成長させる。
【００６３】
次に、図６（ｅ）に示すように、リッジ部１１上の領域を除くｎ型ＡｌＧａＡｓ層２０の上にレジスト２１を形成する。
【００６４】
レジスト２１をマスクして、ｎ型ＡｌＧａＡｓ層２０のエッチングを行って、リッジ部１１のｐ型ＧａＡｓキャップ層８表面のｎ型ＡｌＧａＡｓ層２０を除去する。それにより、図６（ｆ）に示すｎ型ＡｌＧａＡｓ電流ブロック層１３が形成される。さらに、図６（ｆ）に示すように、ＯＭＶＰＥ法によりｎ型ＡｌＧａＡｓ電流ブロック層１３のストライプ状開口部内のｐ型ＧａＡｓキャップ層８上およびｎ型ＡｌＧａＡｓ電流ブロック層１３上にｐ型ＧａＡｓコンタクト層１４を成長させる。その後、電極１７，１８を形成することにより図１に示す半導体レーザ素子１が形成される。
【００６５】
上記の製造方法においては、ｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８からなるリッジ部１１が形成されると同時に支持部１２が形成されるので、追加の工程を必要とすることなく段差部１６を形成することができる。したがって、製造工程が複雑化しない。
【００６６】
ここで、図７を用いて鋸歯状のレジストパターンを用いたエッチングについて説明する。図７（ａ）は鋸歯状のレジストパターン１０の平面図、図７（ｂ）は鋸歯状のレジストパターン１０下の支持部１２のエッチング状態を示す平面図、図７（ｃ）は図７（ｂ）のＣ−Ｃ線断面図である。
【００６７】
図１に示す支持部１２を形成する場合には、図７（ａ）に示すようにレジストパターン１０を鋸歯状にする。図７（ｂ）に示すように支持部１２がサイドエッチングされると、支持部１２の側面に〈０１１〉方向に平行な側面１２ｃが形成される。そのため、支持部１２の側面１２ｃと支持部１２の上面とのなす角が直角よりも小さくなってしまう。それにより、ｎ型ＡｌＧａＡｓ電流ブロック層１３の段差被覆性が低下する。次に説明する実施例では、ｎ型ＡｌＧａＡｓ電流ブロック層１３の段差被覆性の向上が図られる。
【００６８】
図８は本発明の第２の実施例における半導体レーザ素子の模式的平面図である。
【００６９】
図８に示す半導体レーザ素子２１においては、図１に示した半導体レーザ素子１の支持部１２とは平面形状の異なる支持部２３が形成されている。第２の実施例の半導体レーザ素子２１の支持部２３以外の部分については、図１に示す第１の実施例の半導体レーザ素子１と同様に構成される。第２の実施例の半導体レーザ素子２１の支持部２３は、図８に示すように、複数の島状パターンを有している。各島状パターンは、リッジ部１１に向かって先が細くなっており、幅ｄ３が５μｍ、長さｄ４が３０μｍである。支持部１２はｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８の〈０１-1〉方向にほぼ平行な側面を有しているので支持部１２の側面と上面とのなす角は直角よりも大きくなっている。
【００７０】
図８に示すように、本実施例の半導体レーザ素子２１においては、支持部２３が島状パターンに形成されているので、サイドエッチングによっても〈０１１〉方向と平行な側面が形成されない。それにより、支持部２３の上面と側面とのなす角を直角よりも大きく形成できる。その結果、電流ブロック層１３の段差被覆性が良好となる。
【００７１】
なお、第１の実施例の半導体レーザ素子１においても、支持部２３のサイドエッチングが生じないようにエッチング条件を選択することにより、支持部２３の上面と側面とのなす角が直角よりも小さくなることを防止することができる。その結果、電流ブロック層１３の段差被覆性を確保することができる。
【００７２】
図９（ａ）は本発明の第１の参考例における半導体レーザ素子の模式的平面図、図９（ｂ）は図９（ａ）に示す半導体レーザ素子のＢ−Ｂ線に沿った模式的断面図である。
【００７３】
図９の半導体レーザ素子３１においては、ｎ型ＧａＡｓ基板２の（１００）面上に、減圧有機金属気相成長法（ＯＭＶＰＥ法）によりｎ型ＡｌＧａＡｓ第１クラッド層３、ＭＱＷ−活性層４、ｐ型ＡｌＧａＡｓ第２クラッド層５およびエッチングストップ層６が順に形成されている。ｎ型ＧａＡｓ基板２の〈０１-1〉方向の長さＬ２は６００μｍ、〈０１１〉方向の幅Ｗ２は２５０μｍである。
【００７４】
エッチングストップ層６上に、ｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８が形成され、ｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８がエッチングされて順メサ形状のリッジ部３３およびリッジ部３３の両側の支持部３４が形成されている。
【００７５】
さらに、エッチングストップ層６上および支持部３４上に、リッジ部３３の上面にストライブ状開口部を有するｎ型ＡｌＧａＡｓ電流ブロック層１３が形成され、開口部内のｐ型ＧａＡｓキャップ層８上およびｎ型ＡｌＧａＡｓ電流ブロック層１３上にｐ型ＧａＡｓコンタクト層１４が形成されている。そのため、リッジ部３３上のｐ型ＧａＡｓコンタクト層１４の上面にストライプ状の凸部３６が形成され、支持部３４上のｐ型ＧａＡｓコンタクト層１４の上面に凸部３６よりも高い段差部３７が形成されている。
【００７６】
ｐ型ＧａＡｓコンタクト層１４の上面の凸部３６および凸部３６の両側の段差部３７を含む領域にｐ電極１７が形成されている。また、ｎ型ＧａＡｓ基板２の裏面にｎ電極１８が形成されている。
【００７７】
リッジ部３３は立方晶系半導体であるｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８が〈０１-1〉方向に平行にストライプ状に形成されている。
【００７８】
支持部３４はリッジ部３３の両側に〈０１-1〉方向に平行にストライプ状に形成されている。そのため、支持部３４の側面と上面とをなす角が直角よりも大きくなる。その結果、電流ブロック層１３の段差被覆性が向上する。
【００７９】
ＧａＡｓ基板２と反対側のｐ電極１７を下に向けて半導体レーザ素子３１をはんだでサブマウントに取り付ける場合には、凸部３６の両側における段差部３７上のｐ電極１７の部分がサブマントの上面に当接し、凸部３６上のｐ電極１７の部分はサブマウントの上面に当接しない。
【００８０】
本参考例の半導体レーザ素子３１においては、段差部３７の高さが凸部３６の高さよりも高いため、凸部３６上のｐ電極１７はサブマウントに当接しない。それにより、半導体レーザ素子３１がサブマウント上に傾斜することなく安定かつ確実に取り付けられる。したがって、ｐ電極１７とサブマントの上面との接触面積が大きくなり、接着強度が向上するとともに放熱性が良好となる。また、凸部３６を介してリッジ部３３に局所的な応力が加わることが防止される。その結果、半導体レーザ素子３１およびそれを用いた光ピックアップ等の信頼性が向上する。
【００８１】
図１０は図９の半導体レーザ素子の製造方法を示す模式的工程断面図である。
まず、減圧有機金属気相成長法（ＯＭＶＰＥ法）によってｎ型ＧａＡｓ基板２の（１００）面上に、ｎ型ＡｌＧａＡｓ第１クラッド層３、ＭＱＷ−活性層４、ｐ型ＡｌＧａＡｓ第２クラッド層５、エッチングストップ層６、ｐ型ＡｌＧａＡｓ第３クラッド層７、ｐ型ＧａＡｓキャップ層８を順に成長させ、図１０（ａ）に示す積層基板を形成する。
【００８２】
次に、図１０（ａ）に示す積層基板上に熱ＣＶＤ法によりＳｉＯ2 膜を積層する。ＳｉＯ2 膜上にレジストを塗布し、フォトリソグラフィ法により図１０（ａ）に示す〈０１-1〉方向に平行なストライプ状のレジストパターンを形成する。このレジストパターンをマスクとしてバッファ弗酸によりＳｉＯ2 膜を選択的にエッチングして図１０（ｂ）に示すストライプ状のＳｉＯ2 膜３１を形成し、残余のレジストを除去する。
【００８３】
次に、ストライプ状のＳｉＯ2 膜３１が形成された積層基板上にレジストを塗布し、フォトリソグラフィ法によりストライプ状のＳｉＯ2 膜３１の両側に〈０１-1〉方向に延びるストライプ状のレジストパターン３２を図１０（ｂ）に示すように形成する。
【００８４】
次にストライプ状のＳｉＯ2 膜３１およびストライプ状のレジストパターン３２の形成領域を除く領域をｐ型ＧａＡｓキャップ層８からエッチングストップ層６までエッチングする。それにより、図１０（ｃ）に示すようなｐ型ＧａＡｓキャップ層８およびｐ型ＡｌＧａＡｓ第３クラッド層７からなるリッジ部３３が形成される。
【００８５】
また同時に、ストライプ状のレジストパターン３２の下にｐ型ＧａＡｓキャップ層８およびｐ型ＡｌＧａＡｓ第３クラッド層７からなる支持部３４が形成される。この場合、ＧａＡｓ系半導体層の〈０１-1〉方向には、順メサ形状の側面を形成するようにエッチングが進行する。支持部３４はレジストパターン３２と同様に〈０１-1〉と平行な側面を有する。そのため、支持部３４の側面と上面とのなす角は直角よりも大きくなる。エッチング後、支持部３４上のレジストパターン３２を剥離液により除去する。
【００８６】
次に、ストライプ状のＳｉＯ2 膜３１を選択成長マスクとして用い、ＯＭＶＰＥ法によりｎ型ＡｌＧａＡｓ電流ブロック層１３が形成される。
【００８７】
最後にバッファ弗酸を用いてストライプ状のＳｉＯ2 膜３１を除去し、ＯＭＶＰＥ法により、図１０（ｅ）に示すように、ｎ型ＡｌＧａＡｓ電流ブロック層１３の開口部内のｎ型ＧａＡｓキャップ層８の上面およびｎ型ＡｌＧａＡｓ電流ブロック層１３上にｐ型ＧａＡｓコンタクト層１４を成長させる。
【００８８】
それにより、リッジ部３３上のｐ型ＧａＡｓコンタクト層１４の上面に凸部３６が形成されるとともに支持部３４上のｐ型ＧａＡｓコンタクト層１４上面に段差部３７が形成される。この場合、支持部３４上にｎ型ＡｌＧａＡｓ電流ブロック層１３が形成されているので、凸部３６よりも段差部３７の方が高い。
【００８９】
上記の製造方法においては、ｐ型ＡｌＧａＡｓ第３クラッド層７およびｐ型ＧａＡｓキャップ層８からなるリッジ部３３が形成されると同時に支持部３４が形成されるので、追加の工程を必要とすることなく段差部３７を形成することができる。したがって、製造工程が複雑化しない。
【００９０】
図１１は本発明の第２の参考例における半導体レーザ素子の製造方法を示す模式的工程断面図である。
【００９１】
まず、減圧有機金属気相成長法（ＯＭＶＰＥ法）によってｎ型ＧａＡｓ基板４１の（１００）面上に、厚さ１．５μｍのｎ型ＡｌＧａＩｎＰクラッド層４２、厚さ０．１μｍのＭＱＷ−活性層４３、厚さ０．１５μｍのｐ型ＡｌＧａＩｎＰ第２クラッド層４４、厚さ０．０２μｍのエッチングストップ層４５、厚さ１．５μｍのｐ型ＡｌＧａＩｎＰ第３クラッド層４６、厚さ１００ｎｍのｐ型ＧａＩｎＰコンタクト層４７、および厚さ１００ｎｍのｐ型ＧａＡｓキャップ層４８を順に成長させ、図１１（ａ）に示す積層基板を形成する。ＭＱＷ−活性層４３はＡｌＧａＩｎＰからなる量子障壁層とＧａＩｎＰからなる量子井戸層とが交互に積層されてなる。
【００９２】
次に、図１１（ａ）に示す積層基板上に熱ＣＶＤ法によりＳｉＯ2 膜を積層する。ＳｉＯ2 膜上にレジストを塗布し、フォトリソグラフィ法により〈０１-1〉方向に平行なストライプ状のレジストパターンを形成する。このレジストパターンをマスクとしてバッファ弗酸によりＳｉＯ2 膜を選択的にエッチングして図１１（ｂ）に示すストライプ状のＳｉＯ2 膜４９を形成し、残余のレジストを除去する。
【００９３】
次に、ストライプ状のＳｉＯ2 膜４９が形成された積層基板上にレジストを塗布し、図１１（ｂ）に示すように、フォトリソグラフィ法によりストライプ状のＳｉＯ2 膜４９の両方に〈０１-1〉方向に延びるストライプ状のレジストパターン５０を形成する。
【００９４】
次に、ストライプ状のＳｉＯ2 膜４９およびストライプ状のレジストパターン５０の形成領域を除く領域をｐ型ＧａＡｓキャップ層４８からエッチングストップ層４５までエッチングする。それにより、図１１（ｃ）に示すように、ｐ型ＡｌＧａＩｎＰ第３クラッド層４６、ｐ型ＧａＩｎＰコンタクト層４７およびｐ型ＧａＡｓキャップ層４８からなるリッジ部５１が形成される。リッジ部５１の上端の幅は２μｍ、リッジ部の下端の幅は４μｍである。
【００９５】
また同時に、ストライプ状のレジストパターン５０の下にｐ型ＡｌＧａＩｎＰ第３クラッド層４６、ｐ型ＧａＩｎＰコンクタクト層４７およびｐ型ＧａＡｓキャップ層４８からなる支持部５２が形成される。この場合、ＧａＡｓ系半導体層およびＧａＩｎＰ系半導体層の〈０１-1〉方向には、順メサ形状の側面を形成するようにエッチングが進行する。支持部５２はレジストパターン５０と同様に〈０１-1〉と平行な側面を有する。そのため、支持部５２の側面と上面とのなす角は直角よりも大きくなる。エッチング後、支持部５２上のレジストパターン５０が剥離液により除去される。
【００９６】
次に、ストライプ状のＳｉＯ2 膜４９を選択成長マスクとして用い、ＯＭＶＰＥ法により厚さ１．５μｍのｎ型ＧａＡｓ電流ブロック層５３が形成される。
【００９７】
最後にバッファ弗酸を用いてストライプ状のＳｉＯ2 膜４９を除去し、ＯＭＶＰＥ法により、図１１（ｅ）に示すようにｎ型ＧａＡｓ電流ブロック層５３の開口部内のｎ型ＧａＡｓキャップ層４８の上面およびｎ型ＧａＡｓ電流ブロック層５３上に厚さ０．２μｍのｐ型ＧａＩｎＰコンタクト層５４Ａを、その上に厚さ３μｍのｐ型ＧａＡｓコンタクト層５４Ｂを成長させる。
【００９８】
それにより、リッジ部５１上のｐ型ＧａＡｓコンタクト層５４Ｂの上面に凸部５６が形成されるとともに支持部５２上のｐ型ＧａＡｓコンタクト層５４Ｂ上面に段差部５７が形成される。この場合、支持部５２上にｎ型ＧａＡｓ電流ブロック層５３が形成されているので、凸部５６よりも段差部５７の方が高い。
【００９９】
図１１（ｅ）の構成に電極を形成することにより図９に示す半導体レーザ素子と同様の半導体レーザ素子を形成することができる。
【０１００】
そのように形成された半導体レーザ素子においては、段差部５７の高さが凸部５６の高さよりも高いため、凸部５６上のｐ電極はサブマウントに当接しない。それにより、半導体レーザ素子がサブマウント上に傾斜することなく安定かつ確実に取り付けられる。したがって、ｐ電極とサブマントの上面との接触面積が大きくなり、接着強度が向上するとともに放熱性が良好となる。また、凸部５６を介してリッジ部５１に局所的な応力が加わることが防止される。その結果、半導体レーザ素子およびそれを用いた光ピックアップ等の信頼性が向上する。
【０１０１】
上記の製造方法においては、ｐ型ＡｌＧａＩｎＰ第３クラッド層４６、ｐ型ＧａＩｎＰコンタクト層４７およびｐ型ＧａＡｓキャップ層４８からなるリッジ部５１が形成されると同時に支持部５２が形成されるので、追加の工程を必要とすることなく段差部５７を形成することができる。したがって、製造工程が複雑化しない。
【図面の簡単な説明】
【図１】本発明の第１の実施例における半導体レーザ素子の構成を示す模式的平面図および模式的断面図である。
【図２】段差部の被覆について説明するための図である。
【図３】図１の半導体レーザ素子をサブマウントに取り付けた状態を示す模式的断面図である。
【図４】図１の半導体レーザ素子の製造方法の第１の例を示す模式的工程断面図である。
【図５】図１の半導体レーザ素子の製造方法の第２の例を示す模式的工程断面図である。
【図６】図１の半導体レーザ素子の製造方法の第２の例を示す模式的工程断面図である。
【図７】鋸歯状パターンのエッチングについて説明するための図である。
【図８】本発明の第２の実施例における半導体レーザ素子の構成を示す模式的平面図である。
【図９】  本発明の第１の参考例における半導体レーザ素子の構成を示す模式的断面図である。
【図１０】図９の半導体レーザ素子の製造方法を示す模式的工程断面図である。
【図１１】  本発明の第２の参考例における半導体レーザ素子の製造方法を示す模式的工程断面図である。
【図１２】従来のリッジ型の半導体レーザ素子の一例を示す模式的断面図である。
【図１３】半導体レーザ素子の取り付けの問題を説明するための図である。
【図１４】埋め込み層を用いたコンタクト層の平坦化を説明するための図である。
【図１５】電流ブロック層を厚くすることによるコンタクト層の平坦化を説明するための図である。
【符号の説明】
１，２１，３１  半導体レーザ素子
１１，３３，５１  リッジ部
１２，２３，３４，５２  支持部
１５，３６，５６  凸部
１６，３７，５７  段差部
【図１】
0003663096.tif 000002
【図２】
0003663096.tif 000003
【図３】
0003663096.tif 000004
【図４】
0003663096.tif 000005
【図５】
0003663096.tif 000006
【図６】
0003663096.tif 000007
【図７】
0003663096.tif 000008
【図８】
0003663096.tif 000009
【図９】
0003663096.tif 000010
【図１０】
0003663096.tif 000011
【図１１】
0003663096.tif 000012
【図１２】
0003663096.tif 000013
【図１３】
0003663096.tif 000014
【図１４】
0003663096.tif 000015
【図１５】
0003663096.tif 000016