(57)【特許請求の範囲】
【請求項１】
疑似信号入力手段と、出力データ収集手段と、制御手段と、評価手段とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバを、ドライバ特性を変化させつつ疑似信号を入力して出力データを取得し該出力データと出力期待値とを比較して評価する記録媒体ドライバのシミュレータ装置であって、
前記ドライバ特性を設定する設定データを該ドライバに対応した所定形式でファイルしたデータ設定ファイルを設け、
該制御手段は、該ファイルを参照しつつ該設定データを該ドライバに転送してシミュレーションを遂行することを特徴とする記録媒体ドライバのシミュレータ装置。
【請求項２】
該制御手段と該記録媒体ドライバとの間にバッファ手段を設け、データ設定期間以外は該バッファ手段の出力を高インピーダンスに設定して該制御手段と該記録媒体ドライバとの間を絶縁することを特徴とする請求項１記載の記録媒体ドライバのシミュレータ装置。
【請求項３】
疑似信号入力手段と、出力データ収集手段と、制御手段と、評価手段とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバを、ドライバ特性を変化させつつ疑似信号を入力して出力データを取得し該出力データと出力期待値とを比較して評価する記録媒体ドライバのシミュレータ装置であって、
該記録媒体ドライバから出力されるリードクロックと所定のタイミング信号に基づき、出力データをデータブロック単位に取込むクロックを生成する取込みクロック生成手段を設け、
該出力データ収集手段は該取込みクロック生成手段から出力されるクロックに基づき出力データを収集することを特徴とする記録媒体ドライバのシミュレータ装置。
【請求項４】
疑似信号入力手段と、出力データ収集手段と、制御手段と、評価手段とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバを、ドライバ特性を変化させつつ疑似信号を入力して出力データを取得し該出力データと出力期待値とを比較して評価する記録媒体ドライバのシミュレータ装置であって、
該読取回路への疑似信号を媒体読取ヘッド特性に対応した波形に変換する変換テーブルファイルを設け、
該疑似信号入力手段は、該変換テーブルファイルを参照して媒体読取りヘッドに対応した疑似信号を入力することを特徴とする記録媒体ドライバのシミュレータ装置。
【請求項５】
疑似信号入力手段と、出力データ収集手段と、制御手段と、評価手段とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバを、ドライバ特性を変化させつつ疑似信号を入力して出力データを取得し該出力データと出力期待値とを比較して評価する記録媒体ドライバのシミュレータ装置であって、
疑似信号の先頭に所定のパターンデータを挿入し、該評価手段は、該データ収集手段に収集された出力データ中、該パターンデータをサーチして出力データの先頭を認識することを特徴とする記録媒体ドライバのシミュレータ装置。
【請求項６】
疑似信号入力手段と、出力データ収集手段と、制御手段と、評価手段とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバを、ドライバ特性を変化させつつ疑似信号を入力して出力データをその変化点を検出して取得するとともに該出力データと出力期待値とを比較して評価する記録媒体ドライバのシミュレータ装置であって、
該出力データの変化点間の時間分布を求めて該データのデータレートを決定するデータレート検出部を設け、
該データレイトに基づき収集したデータを解析することを特徴とする記録媒体ドライバのシミュレータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記録媒体ドライバ、例えばＨＤＤ（ハードディスクドライバ）のシミュレータ装置の改良に関する。
【０００２】
近年、ハードディスク等、媒体の書込み回路，読取回路はＩＣ化されつつあるが、種々のヘッド，媒体種別，リードライト速度等に対応できるよう、各部回路の特性が外部から設定できるようになっている。そしてドライバ（以下、リードライト回路部分で、ＩＣ，またはモジュールと称する）の特性を種々設定するとともにヘッド等の特性に応じた疑似信号を入力してエラーレートを測定し、開発したＩＣの評価、特定のヘッド等装置条件に対する特性設定条件の評価等を行っている。
【０００３】
この評価システムは、パソコン（ＰＣ）を制御装置として、読取疑似信号を発生する任意波形発生装置、タイミング信号および書込み信号を発生するパターンジェネレータ，出力信号を取り込むロジックアナライザ等で構成されるが、ＩＣの種々の特性で評価するために、特性設定に時間がかかるとか、ノイズの影響を受けると評価に狂いが生じるとか、データ収集のメモリ容量が不足するとか、実際のヘッド特性に対応した非線型な疑似信号を簡易に得ることが困難であるなど、種々の課題がある。このため、上記課題を解決した記録媒体ドライバのシミュレータ装置が求められている。
【０００４】
【従来の技術】
図１２はＨＤＤドライバ回路例を表す図、図１３は従来例のシミュレータ構成図である。
【０００５】
図１２は、磁気ディスク用のリード／ライト回路例を示したもので、図１２− (1)はリードヘッドからのリード信号をＮＲＺデータに復調するまでの回路ブロック図、図１２−(2) はＮＲＺライトデータをライトヘッドへのライト信号に変調するまでの回路ブロック図を示したものである。
【０００６】
リード回路は、図１２− (1)に示すように、ＡＧＣ回路，前置フィルタ回路、サンプルホルダー回路、イコライザ回路、最尤検出回路、デコーダ、Ｓ／Ｐ変換回路等から構成されており、リードヘッドにより読み取られたアナログ信号をＮＲＺデータに変換する。
【０００７】
一方、ライト回路は、Ｐ／Ｓ変換回路，エンコーダ，プリコーダ，ライトプリコンペ回路，ダイレクトライト制御回路，ライトＦＦ等より構成され、ＮＲＺ書き込みデータをライトヘッドへのライト信号に変換する。
【０００８】
このリード回路とライト回路とは、Ｐ／Ｓ変換回路とＳ／Ｐ変換回路、エンコーダとデコーダ等が一体化され、ＮＲＺバスが双方向に構成されるように、それぞれＩＣ化され、ドライバとしてモジュール化されている。
【０００９】
図１３は、前述したリード回路とライト回路を一体化したモジュールを機能別（リード機能をリード回路モジュール1a、ライト機能をライト回路モジュール1b) にシミュレーションする構成例を示したものである。
【００１０】
シミュレータは、制御装置としてのパソコンＰＣ 2, 読取り疑似信号を発生する任意波形発生器11, ライト用ＮＲＺデータおよびゲート信号等のタイミング信号を発生するパターンジェネレータ12, 出力データを取得時間とともに取込み記録するロジックアナライザ9,および直流電源より構成され、ＧＰＩＢバスでそれぞれ接続される。
【００１１】
リード機能をシミュレーションする場合、先ず複数の内部レジスタ（以下レジスタ）10a に特性データを設定する。レジスタ10a への設定は、例えばＡＧＣならば引込み時間の設定、等価フィルタならば周波数の設定など数十項目あり、この設定はＰＣ２よりオペレータが操作入力して設定する。この設定が終了するとシミュレーションの準備が完了し、パターンジェネレータ12に指示してリードゲート信号を出力させてモジュールをリード状態に設定し、任意波形発生器11に、例えばＰＣＭ信号を出力して読取り疑似信号を出力させる。
【００１２】
リード回路モジュール1aは、レジスタ10a に設定されたデータに基づき特性が設定されており、この設定された特性に基づいて、受信した疑似信号を復調し、ＮＲＺデータを出力する。リード回路モジュール1aは出力データとともにリードクロックRclockを出力するので、ロジックアナライザ９はこのクロックに同期させてリードゲート信号の立ち上がりをスタート信号として出力データを取込み、内部メモリに時間データとともにログする。
【００１３】
このようにして、ＰＣ２は、レジスタ10aへのデータ設定を順次変更するとともに、レジスタ設定ごとに、任意波形発生器11に種々のビット列の組み合わせを持つ一連のブロックデータの読取り疑似信号を一定のギャップを設けて発生させてロジックアナライザ９に収集させ、得られたデータと期待値とを比較して、エラーレートを検証し、入力した疑似信号の波形に最適なレジスタ設定データを求める。
【００１４】
なお、任意波形発生器11の出力波形は、使用される媒体, ヘッド等により決定される。
ライト機能のシミュレーションも同様にしてレジスタ10bに特性データをセットし、セットごとにパターンジェネレータ12より種々のＮＲＺパターンデータを入力し、出力されるライトデータ（ＷＤ）を収集して期待値と比較しライト回路モジュール1bを評価する。但しこの場合は、クロックが出力されないので、ロジックアナライザ９の収集モードを変え、エッジ検出でライトデータＷＤを収集させており、予めＰＣ上でユーザが設定したクロック間隔でデータを識別している
。
【００１５】
【発明が解決しようとする課題】
以上説明したように、装置条件、例えば使用されるヘッド，媒体等に応じて記録媒体ドライバの特性が設定されるが、その設定データは前述したシミュレーションにより決定されるため、より精密なシミュレーションが必要となる。同様に新たに開発されたモジュールの評価も厳密に行う必要がある。
【００１６】
しかし、シミュレーション対象のドライバに外部回路からデータを入力させたり、外部回路でデータを収集するので、装置条件とは相違し、精密なシミュレーションが妨げられる恐れがある。これは例えば、▲１▼シミュレーションを行うためには、数十項目のデータを設定する必要があるが、オペレータの操作入力では設定に時間を要する、▲２▼ノイズ等の影響で正しくデータが設定されない場合が生じ、評価に狂いが生じる、▲３▼有効なデータのみを収集しないとロジックアナライザのメモリ容量が不足する、▲４▼リード信号は一般には非線形であり、実際に則した疑似信号の発生は極めて困難である、▲５▼不要データが収集されるとブロックデータ間の識別が困難である、▲６▼出力データがクロックとともに出力されない場合はエッジ検出でデータを収集するが、データレートが変動するとデータ識別に誤りが生じ易い、等である。
【００１７】
本発明は、上記課題に鑑み、簡易な方法で精密にシミュレーションを行うことのできる記録媒体ドライバのシミュレータ装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記課題を解決するため、本発明は、図１本発明の原理図に示すように、以下のように構成される。
(1) 第１の発明
第１の発明は、疑似信号入力手段31と、出力データ収集手段40と、制御手段36と、評価手段37とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバ30を、ドライバ特性を変化させつつ疑似信号を入力して出力データを取得しその出力データと出力期待値とを比較して評価する記録媒体ドライバ30のシミュレータ装置であって、
前記ドライバ特性を設定する設定データをドライバ30に対応した所定形式でファイルしたデータ設定ファイル34を設け、
制御手段36は、ファイル34を参照しつつ設定データをドライバ30に転送してシミュレーションを遂行する。
【００１９】
以上のごとく、ドライバ特性を設定する設定データをドライバ対応のデータ形式でデータ設定ファイル34にファイルしておき、そのファイル34を参照しつつドライバ特性を設定してシミュレーションを行うので、レジスタへのデータ設定時間が大幅に短縮され、シミュレーションの効率化が図れる。
(2) 第２の発明
第２の発明は、前記第１の発明において、制御手段36と記録媒体ドライバ30との間にバッファ手段35を設け、データ設定期間以外は高インピーダンスに設定して制御手段36と記録媒体ドライバ30との間を絶縁する。
【００２０】
以上により、設定データを送出する時間以外は制御手段36と記録媒体ドライバ30との間が絶縁されるので、送出側装置, 線路等に起因するノイズが除去され、設定ミスが大幅に削減される。
(3) 第３の発明
第３の発明は、疑似信号入力手段31と、出力データ収集手段40と、制御手段36と、評価手段37とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバ30を、ドライバ特性を変化させつつ疑似信号を入力して出力データを取得しその出力データと出力期待値とを比較して評価する記録媒体ドライバ30のシミュレータ装置であって、
記録媒体ドライバ30から出力されるリードクロックと所定のタイミング信号に基づき、出力データをデータブロック単位に取込むクロックを生成する取込みクロック生成手段39を設け、
出力データ収集手段40は取込みクロック生成手段39から出力されるクロックに基づき出力データを収集する。
【００２１】
以上により、不要データが取り除かれるので、出力データ収集手段40（ロジックアナライザ等）の持つメモリ容量が節約され、シミュレーションの効率化が達成される。
(4) 第４の発明
第４の発明は、疑似信号入力手段31と、出力データ収集手段40と、制御手段36と、評価手段37とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバ30を、ドライバ特性を変化させつつ疑似信号を入力して出力データを取得しその出力データと出力期待値とを比較して評価する記録媒体ドライバ30のシミュレータ装置であって、
該読取回路への疑似信号を媒体読取ヘッド特性に対応した波形に変換する変換テーブルファイル33を設け、
疑似信号入力手段31は、変換テーブルファイル33を参照して媒体読取りヘッドに対応した疑似信号を入力する。
【００２２】
以上のように、変換テーブルファイル33により理想波形の疑似信号を実際の疑似信号を変換することができ、装置条件に則したシミュレーションを行うことができる。
(5) 第５の発明
第５の発明は、疑似信号入力手段31と、出力データ収集手段40と、制御手段36と、評価手段37とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバ30を、ドライバ特性を変化させつつ疑似信号を入力して出力データを取得しその出力データと出力期待値とを比較して評価する記録媒体ドライバ30のシミュレータ装置であって、
疑似信号の先頭に所定のパターンデータを挿入し、評価手段37は、出力データ収集手段40に収集された出力データ中、該パターンデータをサーチして出力データの先頭を認識する。
(6) 第６の発明
第６の発明は、疑似信号入力手段31と、出力データ収集手段40と、制御手段36と、評価手段37とを有し、媒体読取信号を復調する読取回路およびまたは媒体書込データを変調して出力する書込回路を有する記録媒体ドライバ30を、ドライバ特性を変化させつつ疑似信号を入力して出力データをその変化点を検出して取得するとともに該出力データと出力期待値とを比較して評価する記録媒体ドライバ30のシミュレータ装置であって、
出力データの変化点間の時間分布を求めて該データのデータレートを決定するデータレート検出部38を設け、
検出した該データレイトに基づき収集した出力データを解析する。
【００２３】
以上により、出力データがクロックとともに出力されない場合も、正しく出力データを読み取ることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の一形態例を図を用いて詳細に説明する。なお、全図を通じて同一符号は同一対象物を表す。
【００２５】
図２は一実施例の構成図、図３はレジスタ設定ファイル例を表す図、図４はバッファ回路例を表す図、図５は図４のタイムチャート図、図６はデータ取込み例を表す図、図７は取込みクロック生成回路例を表す図、図８は図７のタイムチャート図、図９は取込みデータの先頭認識方法例を表す図、図１０はデータレート決定方法説明図、図１１は補正説明図である。
【００２６】
以下、ＨＤＤドライバのシミュレータについて説明する。図２はシミュレータの一構成図で、図示破線で示す手段は、リードシミュレーションを行う際に必要な手段で、他の部分はライトシミュレーションと共通の手段である。
【００２７】
図２において、11は任意波形発生部で、ディジタルアナログ変換機能を有し、ＰＣ２の疑似信号生成部５から出力されるＰＣＭ信号をアナログ信号に変換して読取り疑似信号を出力する。
【００２８】
１は、リード回路およびライト回路から構成されるシミュレーション対象ドライバのモジュールで、図１２で示すような構成を有し、リードゲート信号ＲＧが入力されたときはリードモードに、ライトゲート信号ＷＧが入力されたときはライトモードに設定され、それぞれリード動作, ライト動作を行う。
【００２９】
12はパターンジェネレータで、モジュール１をリードモードに設定するときはＰＣ２の指示に基づきリードゲート信号ＲＧを出力するとともに、後述する取込みタイミング信号を出力する。モジュール１をライトモードに設定するときはライトゲート信号ＷＧを出力する。ライトモードのときは、同時にＰＣ２から指示されて、ＮＲＺパターンデータを出力する。
【００３０】
２はシミュレータの制御および評価処理を行うパソコンＰＣで、後述するレジスタ設定ファイル（図１のデータ設定ファイル34に対応する）3a，変換テーブルファイル3bと、入力データおよび対応する出力データ期待値とを対比したデータ出力データ期待値ファイル3c等のファイルと、モジュール１のレジスタ10にデータ設定を行うデータ設定部４、変換テーブルファイル3bにより補正した読取り疑似信号を発生させる疑似信号生成部５、ライトモード時に収集したデータのデータレートを決定するデータレート検出部６とを有する。
【００３１】
７はバッファ回路で、レジスタ10に設定するデータを送出する期間以外は、ＰＣ２の出力するゲート信号により、出力インピーダンスを高インピーダンス（Ｈｉ−Ｚ）にしてＰＣ２とモジュール１との間を絶縁する。
【００３２】
９はロジックアナライザで、取り込みクロックに同期してモジュール１からの出力データを取込み、内部メモリに格納する。もしくは出力データの変化点を時間データとして記録する。８は取込みクロック生成回路で、取込みタイミング信号により有効なデータをデータブロック単位に取込むためのクロックをリードクロックより生成する。
【００３３】
以上構成のシミュレータにより、例えばリード機能のシミュレーションを行う場合、次の手順でシミュレーションが行われる。
リードシミュレーションの場合、シミュレーション開始指示で先ずモジュール１の最初のレジスタ設定が行われる。データ設定部４はレジスタ設定ファイル3aより設定データを読み出して、指定されたデータを指定されたデータフォーマットでバッファ回路７に出力する。
【００３４】
バッファ回路７ではＰＣ２から同時に出力されるゲート信号でレジスタ設定データをゲートし、モジュール１に出力する。
レジスタ設定が完了すると、パターンジェネレータ12よりＰＣ２の指示によりリードゲート信号ＲＧが出力されて、モジュール１はリードモードになる。続いてＰＣ２はディジタルな疑似信号（ＰＣＭ）を任意波形発生部11に出力し、任意波形発生部11はこのディジタル信号をアナログ信号に変換して読取り疑似信号としてモジュール１の読取り信号入力端子に出力する。これにより、モジュール１のリード回路は、読取り疑似信号をＮＲＺデータに復調しＮＲＺデータバスにリードクロックRclockとともに出力する。
【００３５】
このＮＲＺデータとともに出力されるリードクロックRclockは、取込みクロック生成回路８で取込みクロックとして生成されてロジックアナライザ９に入力される。これによりロジックアナライザ９は取込みクロックに同期してモジュール１から出力されるＮＲＺデータを収集し、時間データとともに自装置内メモリに格納する。
【００３６】
なお、読取り疑似信号は、それぞれ異なるビットデータを組み合せた複数のブロック信号で構成され、所定ギャップ間隔で入力される。ブロック信号は、例えば出力データ期待値ファイル3cの入力データを格納順に読みだして理想波形のＰＣＭデータ列に変換し、変換テーブルファイル3bにより実際の波形に疑似させたものを使用する。
【００３７】
このようにして、一連のブロックデータでデータ収集が終了すると、レジスタ10が再設定されて前述した処理と同様の次のシミュレーションが行われる。
ライトシミュレーションの場合は、前述したレジスタ設定後にパターンジェネレータ12より、ＰＣ２の指定した書込み用の一連のＮＲＺパターンデータが出力されるので、モジュール１のライト回路はエンコード等の処理を施した後にＷＤ端子にライトデータＷＤを出力する。この場合はリードクロックRclockは出力されないので、ロジックアナライザ９はライトデータＷＤのエッジを検出し、その時間データを記録する。
【００３８】
以上の結果、ロジックアナライザ９に出力データが収集された後、ＰＣ２の評価部20で評価処理が行われる。この処理では、収集された出力データの先頭を認識するとともに、出力データ期待値ファイル3c内の期待値と対応するそれぞれの出力データとを比較してエラーレート等で性能を評価する。その際、ライトデータについてはデータレート検出部６でデータレートを求めて得られたデータを識別する。
【００３９】
以上のようにして、リードライトシミュレーションが行われるが、発明部分の詳細を以下に説明する。
図３は、レジスタ設定ファイル3aの内容を示したものである。ここで、ファイル3aの１行目の〔ＦＦ：ＦＦＦ〕は、図３の下記項目の記述形式を表す行であり、２行目以降に、モジュール１のレジスタ10の〔アドレス：データ〕を指定している。１行目によれば、２行目以降のデータは、
Ａｄｒｅｓｓ長：８ビット，Ｄａｔａ長：８ビット
Ａｄｒｅｓｓ：ＭＢＳ  Ｆａｓｔ，Ｄａｔａ：ＬＳＢ  Ｆａｓｔ
Ａｄｒｅｓｓ：＋（Ｈｉｇｈ  ａｃｔｉｖｅ）
Ｄａｔａ：＋（Ｈｉｇｈ  ａｃｔｉｖｅ）
その他の信号極性（クロック，ゲート）：−（Ｌｏｗ  Ａｃｔｉｖｅ）
転送方法：Ｐａｒａｌｌｅｌ
である。これらのデータに基づき、レジスタ設定データは、データ設定部４により、クロック, ゲート信号とともに出力される。
【００４０】
図４はバッファ回路例を表したもので、信号線ごとにゲート7aが設けられており、ゲート信号▲１▼により、入力データ（レジスタ設定データ）▲２▼が出力されている期間以外はゲート7aの出力は高インピーダンス（Ｈｉ−ｚ）となる。この結果、ＰＣ２とモジュール１との間が絶縁されるので、不要データによるノイズの影響が軽減される。図５は図４のタイムチャート図を示したもので、ゲート信号▲１▼により、有効データ（入力データ）の前後の僅かな期間以外の不要データがゲート信号により除去され、このレジスタ設定データ（出力データ▲３▼）が、モジュール１に入力されることが示されている。この結果、モジュール１内のＩ／Ｏポートまで不要データが除去されたレジスタ設定データが入力されることになるので、モジュール内部でゲート信号により入力データを切り取る場合と比較して、ノイズによる誤設定がさらによりよく防止できる。
【００４１】
図６はデータ取込み例を示したものである。
この図は、リードゲート信号▲１▼とは別に必要なデータ部分だけを示す取込みゲート信号▲３▼を作り、その信号▲３▼とモジュール１から出力されるリードクロックRclock▲２▼とアンドをとり、その出力を取込み区間クロック▲４▼としてロジックアナライザ９に対するRclockとして入力するもので、必要なデータ部分のみRclockを出力するので、ギャップ部分等の不要データを取り込まずに済み、ロジックアナライザ９の内部メモリを節約することができる。
【００４２】
しかし、このようにした場合、ロジックアナライザ９はリードゲート信号ＲＧの終了は通常認識しないので、ギャップ部分のデータを取込まないと、次のデータブロックとの境をロジックアナライザ９は認識できず、次のブロックも連続したデータとして混同する危険が生じる。
【００４３】
この対策としてリードクロックの終わりを取込みタイミング信号から数クロック遅らせる方法がある。図７はこの回路例を示したもので、Ｄ−ＦＦ１６，１７により、図８に示すように、取込みタイミング信号の後縁を２クロック分（２Ｄ）遅らせている。このようにすることによりデータブロック間を認識することが可能となる。なお、遅延時間は２クロックに限るものではなく、要はデータブロックが識別できる長さであればよい。
【００４４】
図９は、データブロックを識別する他の方法を示したものである。この方法はデータの先頭にＳＢ（Ｓｙｎｃｈｒｏ  ｂｙｔｅ）パターンを付加しておき、この出力期待値と収集したデータとを比較してデータの先頭を認識する。ＳＢパターンとしてＦＦ 11111111 とした場合、データは数バイト前から取込みゲートがイネーブルされ、取込まれたデータに対して 11111111 をサーチして、これ以降をデータとして認識する。
【００４５】
次にライトシミュレーションにおいて、書込みデータＷＤをロジックアナライザ９に取込む際はRclockが出力されないので、出力データの変化点のみを認識させてログさせる。この場合、データレート検出部６は、その変化点間の時間間隔を統計的に処理してデータレートを検出する。図１０は取得した各データの時間間隔の統計を表したもので、最初のピーク値の時間をＴとすれば、１／Ｔがこのデータのデータレートとなる。正確には、Ｔ１，Ｔ２，Ｔ３が整数倍の関係を保ち、それぞれのピーク値に対する誤差がＭｉｎとなる１／Ｔをデータレートとする。
【００４６】
以上のごとく、出力データの変化点をログする場合に、時間間隔の統計的処理によりデータレートを正確に計算することができ、モジュール１の評価を精密に行うことができる。
【００４７】
図１１は、リードシミュレーションに用いる疑似信号の補正方法を示したものである。（イ）に示すテーブルのようにＸ値とＹ値の対応表を伝達特性ファイルとし、疑似信号生成部５に読み込ませることにより、実際の磁気記録系の特性を加味できるようにする。実施例では、（ロ）に示す変換テーブルによって（ハ）に示すように▲１▼の理想波形の入力に対し、▲２▼のような伝達特性が加味された補正波形を出力させる。なお、（ロ）のサンプル間は直線，または曲線近似等により補完される。
【００４８】
以上のごとく、シミュレーション対象モジュールのレジスタ設定データを簡易に、且つノイズを除去して入力することができ、有効出力データのみデータブロック識別可能に取込んでメモリ容量を節約することができ、疑似信号を実際の信号に近づけることができる。これにより、実際に則した精密なシミュレーションを簡易に行うことが可能となる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、▲１▼設定データをファイルしてシミュレーション対象モジュールの特性を自動的に設定する、▲２▼多数の設定データをノイズを排除して入力する、▲３▼有効出力データのみ取込んでメモリ容量を節約する、▲４▼疑似入力信号を実際の信号に近づけることにより、精密にシミュレーションを遂行する、▲５▼ログデータの変化点でデータ収集する場合には収集したデータの統計的処理によりデータレートを精密に測定しデータを認識する、▲６▼収集したブロックデータの先頭を簡易に識別する、等の手段を有するので、記録媒体ドライバ（リードライト回路）のシミュレーションおよび装置条件に応じたドライバ特性の設定データ取得のためのシミュレーションを簡易に、且つ精密に行うことが可能となる。
【図面の簡単な説明】
【図１】  本発明の原理図
【図２】  一実施例の構成図
【図３】  レジスタ設定ファイル例を表す図
【図４】  バッファ回路例を表す図
【図５】  図４のタイムチャート図
【図６】  データ取込み例を表す図
【図７】  取込みクロック生成回路例を表す図
【図８】  図７のタイムチャート図
【図９】  取込みデータの先頭認識方法例を表す図
【図１０】  データレート決定方法説明図
【図１１】補正説明図
【図１２】ＨＤＤドライバ回路例を表す図
【図１３】従来例のシミュレータ構成図
【符号の説明】
１  モジュール                            ２  ＰＣ
３  ファイル                              3a  レジスタ設定ファイル
3b  変換テーブルファイル                  3c  出力データ期待値ファイル
４  データ設定部                          ５  疑似信号生成部
６  データレート検出部                    ７  バッファ回路
7a  ゲート                                ８  取込みクロック生成回路
９  ロジックアナライザ                    10  レジスタ
10a,10b レジスタ                          11  任意波形発生部
12  パターンジェネレータ                  15,18 ナンド回路
16,17   Ｄ・ＦＦ                          19  アンド回路
20  出力データ期待値ファイル              30  記録媒体ドライバ
31  信号入力手段                          32  内部レジスタ
33  変換テーブルファイル                  34  データ設定ファイル
35  バッファ手段                          36  制御手段
37  評価手段                              38  データレート検出手段
39  取込みクロック生成手段                40  出力データ収集手段
【図１】
0003684821.tif 000002
【図２】
0003684821.tif 000003
【図３】
0003684821.tif 000004
【図４】
0003684821.tif 000005
【図５】
0003684821.tif 000006
【図６】
0003684821.tif 000007
【図７】
0003684821.tif 000008
【図８】
0003684821.tif 000009
【図９】
0003684821.tif 000010
【図１０】
0003684821.tif 000011
【図１１】
0003684821.tif 000012
【図１２】
0003684821.tif 000013
【図１３】
0003684821.tif 000014