(57)【特許請求の範囲】
【請求項１】
ＵＳＢ(Universal Serial Bus)ケーブル内の２本のデータ線に対してデータの送受を行うトランシーバと、
前記２本のデータ線に供給されるデータに対応する第１および第２の制御信号を前記トランシーバに供給する制御回路と、を備え、
前記第１の制御信号が第１の論理の場合には、前記第２の制御信号の論理に応じて前記２本のデータ線の論理を変化させ、かつ、前記第１の制御信号が第２の論理の場合には、前記２本のデータ線の論理を固定にするＵＳＢ制御装置において、
前記制御回路は、前記第１の制御信号の信号レベルと前記第２の制御信号の信号レベルとが略同時に変化しないように、前記第１および第２の制御信号の前記トランシーバへの供給タイミングを制御するタイミング制御手段を有することを特徴とするＵＳＢ制御装置。
【請求項２】
前記２本のデータ線には、複数ビットからなるパケットを単位としてデータが伝送され、各パケットの終了位置にはパケットの終了を示すＥＯＰ(End Of Packet)が設けられ、
前記タイミング制御手段は、前記２本のデータ線に前記ＥＯＰを伝送する際、前記第１の制御信号の信号レベルと前記第２の制御信号の信号レベルとが略同時に変化しないように、前記第１および第２の制御信号の前記トランシーバへの供給タイミングを制御することを特徴とする請求項１に記載のＵＳＢ制御装置。
【請求項３】
前記ＥＯＰは、前記２本のデータ線をともにローレベルにする第１の状態が複数ビット続いた後に、前記２本のデータ線のうち１本をハイレベルにして他の１本をローレベルにする第２の状態が少なくとも１ビット続いた場合であり、
前記タイミング制御手段は、前記第１の状態から前記第２の状態に切り替わるときに前記第１および第２の制御信号の信号レベルが同時に変化しないように、前記第１および前記第２の制御信号の前記トランシーバへの供給タイミングを制御することを特徴とする請求項２に記載のＵＳＢ制御装置。
【請求項４】
請求項１〜３のいずれかに記載のＵＳＢ制御装置を内蔵するプリンタ。
【請求項５】
ＵＳＢ(Universal Serial Bus)ケーブル内の２本のデータ線に供給されるデータに対応する第１および第２の制御信号をトランシーバに供給するＵＳＢ制御方法であって、
前記第１の制御信号が第１の論理の場合には、前記第２の制御信号の論理に応じて前記２本のデータ線の論理を変化させ、かつ、前記第１の制御信号が第２の論理の場合には、前記２本のデータ線の論理を固定にするＵＳＢ制御方法において、
前記第１の制御信号の信号レベルと前記第２の制御信号の信号レベルとが略同時に変化しないように、前記第１および第２の制御信号の前記トランシーバへの供給タイミングを制御することを特徴とするＵＳＢ制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＵＳＢ(Universal Serial Bus)ケーブルを用いてデータ伝送を行うＵＳＢ制御装置に関する。
【０００２】
【従来の技術】
コンピュータと周辺機器とを接続するための標準インタフェースの規格として、ＵＳＢ(Universal Serial Bus)と呼ばれるものがある。ＵＳＢは、最大１２７台までの周辺機器を接続でき、各周辺機器との間で最大１２Ｍビット／秒の伝送速度でデータ伝送を行うことができる。また、ＵＳＢは、コンピュータや周辺機器に電源を供給したたまま接続／取り外しを行えるホットプラグに対応しており、キーボード、マウス、モデム、プリンタ、スキャナなどの多数の周辺機器のインタフェースとして標準的に用いられることが予想される。
【０００３】
ＵＳＢのケーブルは、図５に示すように、ヨリ対線からなる２本のデータ線と、電源線Ｖcc，Ｖddとを合わせた４本の線を有する。データ線には、互いに論理が異なる差動信号が伝送される。
【０００４】
ＵＳＢでは、一方のデータ線信号Ｄ＋のレベルが他方のデータ線信号Ｄ−のレベルよりも大きい「差動１」レベルと、データ線信号Ｄ＋のレベルがデータ線信号Ｄ−のレベルよりも小さい「差動０」レベルと、データ線信号Ｄ＋およびＤ−のレベルがともに０．８Ｖよりも小さい「シングルエンド０」レベルとの３つのレベルを用いて通信を行う。
【０００５】
図６は従来のＵＳＢ制御装置の概略構成を示すブロック図であり、プリンタ内部に設けられるＵＳＢ制御装置の構成を示している。図６のＵＳＢ制御装置１は、ホストコンピュータ２との間でＵＳＢケーブル３を介してデータの送受信を行う。図６のＵＳＢ制御装置１は、信号レベルの変換を行うトランシーバ４と、トランシーバ４との間でデータの送受信を行う制御ＩＣ５と、ＣＰＵ６とを備える。
【０００６】
トランシーバ４の内部には、送信バッファと受信バッファとが設けられる。送信バッファは、制御ＩＣ５からのデータをＵＳＢの規格にあった差動信号Ｄ＋，Ｄ−に変換してデータ線に供給する。受信バッファは、ホストコンピュータ２からＵＳＢケーブル３を介して伝送されてきた差動信号Ｄ＋，Ｄ−をロジックレベルのデータに変換して制御ＩＣ５に供給する。
【０００７】
ＵＳＢケーブル３を介してデータを伝送する手法として、いくつかのモードがある。以下では、代表的な第一のモードと第二のモードについて説明する。
【０００８】
第一のモードでは、Ｄ＋制御信号とＤ−制御信号とをそれぞれ個別に制御することを特徴とする。図８は第一のモードにおける信号波形を示す図である。図示のように、Ｄ＋制御信号とＤ−制御信号との位相を互いに反転させた場合は、差動信号Ｄ＋はＤ＋制御信号と同論理になり、差動信号Ｄ−はＤ−制御信号と同論理になる。一方、Ｄ＋制御信号とＤ−制御信号とをともにローレベルにした場合は、差動信号Ｄ＋，Ｄ−はともにローレベルになる。
【０００９】
【発明が解決しようとする課題】
しかしながら、Ｄ＋制御信号とＤ−制御信号の伝搬遅延時間は必ずしも同一ではなく、図７に示すように、Ｄ＋制御信号とＤ−制御信号との間に遅延時間の差が生じる。この遅延時間の差により、差動信号Ｄ＋，Ｄ−の交差電圧が信号振幅の中心値からずれてしまう。
【００１０】
一方、第二のモードは、第一のモードのような不具合がないことを特徴とする。第二のモードでは、制御ＩＣ５からトランシーバ４に対してシングルエンド０制御信号と差動１制御信号を送信することにより、差動信号Ｄ＋，Ｄ−を生成する。
【００１１】
図８は第二のモードにおける信号波形を示す図である。図示のように、トランシーバ４は、シングルエンド０制御信号がローレベルの間は、制御ＩＣ５から供給された差動１制御信号に基づいて差動信号Ｄ＋，Ｄ−を生成する。具体的には、信号Ｄ＋の論理を差動１制御信号とほぼ同じにし、かつ、信号Ｄ−の論理を差動１制御信号とは逆にする。一方、シングルエンド０制御信号がハイレベルになると、差動信号Ｄ＋，Ｄ−をともにローレベルにする。
【００１２】
このように、第二のモードの場合、シングルエンド０制御信号がローレベルの間は、差動信号Ｄ＋，Ｄ−は差動１制御信号の論理にのみ依存する。したがって、差動信号Ｄ＋，Ｄ−の交差電圧は、信号振幅の略中間電圧になり、信号品質を保証することができる。
【００１３】
しかしながら、図示の時刻Ｔ６に示すように、シングルエンド０制御信号が変化する時刻と差動１制御信号が変化する時刻とが近接している場合、信号Ｄ−が立ち上がろうとするときに、シングルエンド０制御信号がハイレベルになるため、信号Ｄ−に不所望のグリッジが発生し、信号品質が劣化してしまう。
【００１４】
本発明は、このような点に鑑みてなされたものであり、その目的は、ＵＳＢケーブル内のデータ線にグリッジが重畳されないようにしたＵＳＢ制御装置を提供することにある。
【００１５】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、ＵＳＢ(Universal Serial Bus)ケーブル内の２本のデータ線に対してデータの送受を行うトランシーバと、前記２本のデータ線に供給されるデータに対応する第１および第２の制御信号を前記トランシーバに供給する制御回路と、を備え、前記第１の制御信号が第１の論理の場合には、前記第２の制御信号の論理に応じて前記２本のデータ線の論理を変化させ、かつ、前記第１の制御信号が第２の論理の場合には、前記２本のデータ線の論理を固定にするＵＳＢ制御装置において、前記制御回路は、前記第１の制御信号の信号レベルと前記第２の制御信号の信号レベルとが略同時に変化しないように、前記第１および第２の制御信号の前記トランシーバへの供給タイミングを制御するタイミング制御手段を有する。
【００１６】
請求項１の発明では、第１の制御信号の信号レベルと第２の制御信号の信号レベルとが略同時に変化しないように、第１および第２の制御信号のタイミング制御を行う。
【００１７】
請求項２の発明では、第１および第２の制御信号のタイミング制御を行うことにより、ＵＳＢケーブル内の２本のデータ線にＥＯＰを伝送する際に、グリッジが発生しないようにする。
【００１８】
請求項３の発明では、ＥＯＰを生成する過程でＵＳＢケーブル内のデータ線にグリッジが重畳されないように、第１および第２の制御信号のタイミングを調整する。
【００１９】
請求項４の発明では、プリンタとホストコンピュータとの間でＵＳＢ伝送する際に、グリッジが発生しないようにするため、印字品質の向上が図れる。
【００２０】
請求項５の発明は、ＵＳＢ(Universal Serial Bus)ケーブル内の２本のデータ線に供給されるデータに対応する第１および第２の制御信号をトランシーバに供給するＵＳＢ制御方法であって、前記第１の制御信号が第１の論理の場合には、前記第２の制御信号の論理に応じて前記２本のデータ線の論理を変化させ、かつ、前記第１の制御信号が第２の論理の場合には、前記２本のデータ線の論理を固定にするＵＳＢ制御方法において、前記第１の制御信号の信号レベルと前記第２の制御信号の信号レベルとが略同時に変化しないように、前記第１および第２の制御信号の前記トランシーバへの供給タイミングを制御する。
【００２１】
【発明の実施の形態】
以下、本発明に係るＵＳＢ制御装置、プリンタおよびＵＳＢ制御方法について、図面を参照しながら具体的に説明する。以下では、プリンタに内蔵されるＵＳＢ制御装置について主に説明する。
【００２２】
本実施形態は、ＵＳＢケーブル３を介して伝送される差動信号Ｄ＋，Ｄ−にグリッジが発生しないようにしたことを特徴とする。
【００２３】
本発明に係るＵＳＢ制御装置１は、図６と同様に、トランシーバ４と、制御ＩＣ５と、ＣＰＵ６とを備える。ＵＳＢ制御装置１は、ホストコンピュータ２との間で、ＵＳＢケーブル３を介してデータの送受信を行う。ホストコンピュータ２からＵＳＢ制御装置１に送られるデータは、例えば印刷データであり、ＵＳＢ制御装置からホストコンピュータ２に送られるデータは、例えばプリンタのステータス情報である。
【００２４】
上述した第二のモードでＵＳＢ伝送を行う場合は、制御ＩＣ５は、トランシーバ４に対して、差動１制御信号とシングルエンド０制御信号を供給する。これらの制御信号に基づいて、トランシーバ４は、ＵＳＢケーブル３内の２本のデータ線に供給するための差動信号Ｄ＋，Ｄ−を生成する。
【００２５】
以下では、上述した第二のモードにてデータの送受信を行う例について説明する。
【００２６】
図１は制御ＩＣ５の処理動作を示すフローチャート、図２は本発明に係るＵＳＢ制御装置のタイミング図、図３はＵＳＢ制御装置１内のトランシーバ４の内部構成を示す図である。
【００２７】
トランシーバ４は、図３に示すように、差動１制御信号とシングルエンド０制御信号とに基づいて所定の論理演算を行うＡＮＤゲートＧ１，Ｇ２およびインバータＩＶ１，ＩＶ２（論理演算回路１１）と、ＡＮＤゲートＧ１，Ｇ２の出力をＵＳＢの電圧レベルにレベル変換してＵＳＢケーブル３に供給する送信バッファ１２ａ，１２ｂと、ＵＳＢケーブル３から伝送されてきたデータをロジックレベルにレベル変換する受信バッファ１３ａ，１３ｂとを有する。
【００２８】
制御ＩＣ５は、トランシーバ４に対して、差動１制御信号とシングルエンド０制御信号とを供給する。シングルエンド０制御信号がハイレベルのときは、トランシーバ４内のＡＮＤゲートＧ１，Ｇ２の出力は常にローレベルになる。また、シングルエンド０制御信号がローレベルのときは、ＡＮＤゲートＧ１は差動１制御信号と同論理の信号を出力し、ＡＮＤゲートＧ２は差動１制御信号の反転信号を出力する。
【００２９】
図４はＵＳＢケーブル３を介して伝送されるデータの構造を示す図である。図示のように、ＵＳＢ規格では、複数ビット（例えば、８ビット、１６ビット、３２ビット、６４ビット）からなるパケットを単位としてデータを伝送する。各パケットは、パケットの先頭を示すＳＯＰ(Start Of Packet)と、データ本体と、パケットの終了を示すＥＯＰ(End Of Packet)とで構成される。
【００３０】
ＥＯＰは、２ビット時間のシングルエンド０と、それに続く１ビット時間の差動１とで構成される。ここで、シングルエンド０とは、ＵＳＢケーブル３中の信号Ｄ＋，Ｄ−が双方とも０．８Ｖ未満の場合を指し、差動１とは、信号Ｄ＋の信号レベルが信号Ｄ−の信号レベルよりも大きい場合を指す。
【００３１】
以下、図１のフローチャートに基づいて、制御ＩＣ５の動作を説明する。まず、制御ＩＣ５は、ＵＳＢケーブルを介してホストコンピュータにデータを伝送する必要が生じたか否かを判定する（ステップＳ１）。
【００３２】
データを伝送する必要が生じていない場合はステップＳ１に留まり、データを伝送する必要が生じた場合は、第二のモード伝送用の差動１制御信号とシングルエンド０制御信号を生成する（ステップＳ２）。このとき、後述するように、差動１制御信号の論理とシングルエンド０制御信号の論理とが同時に変化しないようにする。次に、生成した差動１制御信号とシングルエンド０制御信号をトランシーバに伝送する（ステップＳ３）。
【００３３】
図２は、制御ＩＣ５が出力する差動１制御信号、シングルエンド０制御信号、およびデータ線のタイミング波形図であり、時刻Ｔ１〜Ｔ５まではパケットのデータ本体を伝送し、時刻Ｔ５以降にＥＯＰを伝送する例を示している。
【００３４】
従来は、ＥＯＰを伝送する際、図８に示すように、差動１制御信号の論理とシングルエンド０制御信号の論理とがほぼ同時に変化するおそれがあったが、本実施形態の場合、差動１制御信号の論理とシングルエンド０制御信号の論理とが同時に変化しないようにしている。具体的には、図２の時刻Ｔ６に示すように、シングルエンド０制御信号がハイレベルのうちに差動１制御信号の論理を切り替え、その後、シングルエンド０制御信号がローレベルに変化するときに（図２の時刻Ｔ７）は、差動１制御信号の論理を固定にしている。これにより、信号Ｄ＋，Ｄ−にグリッジが発生しなくなる。
【００３５】
このように、本実施形態の制御回路は、差動１制御信号の論理とシングルエンド０制御信号の論理とを同時に変化させないようにするため、トランシーバ４内部で差動信号Ｄ＋，Ｄ−を生成する際に、図８の時刻Ｔ６に示すような不所望のグリッジが発生しなくなる。したがって、ＵＳＢ伝送の信号品質が向上し、受信側の装置の誤動作が起きにくくなる。
【００３６】
上述した実施形態では、プリンタに内蔵されるＵＳＢ制御装置を例に取って説明したが、本発明は、プリンタ以外のＵＳＢインタフェースを有する各種の電子機器にも適用可能である。
【００３７】
【発明の効果】
以上詳細に説明したように、本発明によれば、ＵＳＢ伝送する際に、第１の制御信号の信号レベルと第２の制御信号の信号レベルとが同時に変化しないようにするため、ＵＳＢケーブル内のデータ線にグリッジ（ハザード）が発生しなくなる。したがって、信号品質が向上し、ＵＳＢ伝送時の誤動作を防止できる。
【図面の簡単な説明】
【図１】制御ＩＣ５の処理動作を示すフローチャート。
【図２】本発明に係るＵＳＢ制御装置のタイミング図。
【図３】ＵＳＢ制御装置１内のトランシーバ４の内部構成を示す図。
【図４】ＵＳＢケーブル３を介して伝送されるデータの構造を示す図。
【図５】ＵＳＢケーブルの構造を示す図。
【図６】従来のＵＳＢ制御装置の概略構成を示すブロック図。
【図７】第一のモードにおける信号波形を示す図。
【図８】第二のモードにおける信号波形を示す図。
【符号の説明】
１  ＵＳＢ制御装置
２  ホストコンピュータ
３  ＵＳＢケーブル
４  トランシーバ
５  制御ＩＣ
６  ＣＰＵ
１１  論理演算回路
１２〜１４  フリップフロップ
１５ａ，１５ｂ  送信バッファ
１６ａ，１６ｂ  受信バッファ
【図１】
0003721905.tif 000002
【図２】
0003721905.tif 000003
【図３】
0003721905.tif 000004
【図４】
0003721905.tif 000005
【図５】
0003721905.tif 000006
【図６】
0003721905.tif 000007
【図７】
0003721905.tif 000008
【図８】
0003721905.tif 000009