(57)【特許請求の範囲】
【請求項１】
一対の電極間に表示媒体を有するマトリクス型表示装置において、前記マトリクス型表示装置を構成する基板上に形成された端子電極に駆動用半導体集積回路チップが直接実装されることによって走査線及び信号線の前記端子電極への電気信号の供給がなされ、
前記駆動用半導体集積回路チップへの電気接続が、前記基板に実装された駆動用半導体集積回路チップの実装位置に対応してその駆動用半導体集積回路チップの外形よりも大きな開口部を有し配線路が形成されたプリント基板を前記基板の画像表示領域外に実装することによりなされ、
前記プリント基板上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする表示装置。
【請求項２】
プリント基板の基板と対向する面と反対側の主面上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
プリント基板の基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項１に記載の表示装置。
【請求項４】
プリント基板の基板と対向する面と反対側の主面上、及び、基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項１に記載の表示装置。
【請求項５】
プリント基板が３層以上の多層配線で構成されることを特徴とする請求項２〜４のいずれかに記載の表示装置。
【請求項６】
一対の電極間に表示媒体を有するマトリクス型表示装置において、前記マトリクス型表示装置を構成する基板上に形成された端子電極に駆動用半導体集積回路チップが直接実装されることによって走査線及び信号線の前記端子電極への電気信号の供給がなされ、
前記駆動用半導体集積回路チップへの電気接続が、前記基板に実装された駆動用半導体集積回路チップの実装位置に対応してその駆動用半導体集積回路チップの上面を覆うとともに前記駆動用半導体集積回路チップの外形よりも大きくかつ深い凹部を有し配線路が形成されたプリント基板を前記基板の画像表示領域外に実装することによりなされ、
前記プリント基板上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする表示装置。
【請求項７】
プリント基板の基板と対向する面と反対側の主面上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項６に記載の表示装置。
【請求項８】
プリント基板の基板と対向する面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項６に記載の表示装置。
【請求項９】
プリント基板の基板と対向する面と反対側の主面上、及び、基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項６に記載の表示装置。
【請求項１０】
プリント基板が３層以上の多層配線で構成されることを特徴とする請求項７〜９のいずれかに記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像表示機能を有する表示装置、とりわけマトリクス型画像表示装置に関するものである。
【０００２】
【従来の技術】
一対の電極間に表示媒体を有するマトリクス型表示装置、例えば液晶画像表示装置は近年の微細加工技術、液晶材料技術および実装技術等の進歩により５〜５０ｃｍ対角の工業製品として実用上支障の無いテレビジョン画像や各種の画像表示が商用ベースで提供されている。また、液晶画像表示装置（液晶パネル）を構成する２枚のガラス基板の一方にＲＧＢの着色層を形成しておくことにより、カラー表示も容易に実現している。特にスイッチング素子を絵素毎に内蔵させた、いわゆるアクティブ型の液晶パネルでは、クロストークも少なくかつ高速応答で高いコントラスト比を有する画像が保証されている。
【０００３】
これらの液晶パネルは、走査線としては１００  〜  １２００本、信号線としては  ２００  〜  ３０００本程度のマトリクス構成が一般的であるが、最近は表示容量の増大に対応して大画面化と高精細化が同時に進行している。
【０００４】
図８は液晶パネルへの実装状態を示し、液晶パネル１を構成する一方の透明絶縁基板、例えばガラス基板２上に形成された走査線の端子電極群６に駆動信号を供給する半導体集積回路チップ３を直接、接続するＣＯＧ（Ｃｈｉｐ−Ｏｎ−Ｇｌａｓｓ）方式や、例えば０．１ｍｍ程度の膜厚のポリイミド系樹脂薄膜をベースとし、金メッキあるいは半田メッキされた銅箔の端子（図示せず）を有するＴＣＰフィルム４を信号線の端子電極群５に導電性媒体を含む適当な接着剤で圧接して固定するＴＣＰ（Ｔａｐｅ−Ｃａｒｒｉｅｒ−Ｐａｃｋａｇｅ）方式などの実装手段によって、電気信号が画像表示部に供給される。ここでは便宜上二つの実装方式を同時に図示しているが、実際には何れかの方式が適宜選択されることは言うまでもない。
【０００５】
７、８は液晶パネル１の大部分を占める画像表示部と周縁部に形成された信号線および走査線の端子電極群５，６との間を接続する配線路で、必ずしも電極端子群５，６と同一の導電材で構成される必要はない。９は全ての液晶セルに共通の透明導電性の対向電極を有するもう１枚の透明絶縁基板であるガラス基板で、液晶パネル１を構成する２枚のガラス基板２，９は樹脂性のファイバやビーズ等のスペーサ材によって数μｍ程度の所定の距離を隔てて形成され、その間隙（ギャップ）はガラス基板９の周縁部において有機性樹脂よりなるシール材と封口材とで封止された閉空間になっており、この閉空間に液晶が充填されている。
【０００６】
カラー表示を実現する場合には、ガラス基板９の閉空間側に着色層と称する染料または顔料のいずれか一方もしくは両方を含む厚さ１〜２μｍ程度の有機薄膜が被着されて色表示機能が与えられるので、その場合にはガラス基板９は別名カラーフィルタと呼称される。そして液晶材料の性質によってはガラス基板９の上面またはガラス基板２の下面のいずれかもしくは両面上に偏光板が貼付され、液晶パネル１は電気光学素子として機能する。現時点では液晶にＴＮ（ツイスト・ネマチック）系を用いたものが大半で、偏光板は通常２枚必要である。また、図示はしないが、透過型の液晶パネルでは液晶パネルの下方に位置する裏面光源から白色の光源光が照射される。
【０００７】
液晶パネルに画像を表示するためには、先述したようにＴＣＰ実装またはＣＯＧ実装によって信号線と走査線の端子電極５，６に電気信号（走査信号と映像信号）を与える必要がある。最近は実装コストを削減するために、あるいは接続点数を減らして液晶パネルの信頼性をさらに高めるためにＣＯＧ実装が多用される傾向にある。
【０００８】
本発明者は先行特許である特願平  １１−０４７２７６  号公報にて図９（ａ）に示したような新規な実装手段で実装されたアクティブ型の液晶パネルを開示している。同図のＡ−Ａ’線上の断面図を図９（ｂ）に示す。プリント基板１３には駆動用半導体集積回路チップ３，３’よりも大きな開口部１４，１４’が形成されており、このプリント基板１３を大半の構成素子を形成された液晶パネルを構成する一方のガラス基板（アクティブ基板）２の周縁部で、駆動用半導体集積回路チップ３，３’上からアクティブ基板２に実装することによって液晶パネルへの実装がなされている。
【０００９】
図９において、２１は半導体集積回路チップ３’をアクティブ基板２に実装するための熱硬化性の異方性導電性ゴム（ＡＣＦ）であり、２２はアクティブ基板２と対向する主面上に形成された低抵抗の配線路であり、２３はアクティブ基板２と対向する主面と反対側の主面上に形成された低抵抗の配線路である。低抵抗の配線路とは具体的には膜厚数〜数１０μｍの銅箔が最も一般的である。なお、２４，２５は夫々半導体集積回路チップ３’及びプリント基板１３の実装接続に必要なバンプ電極を模式的に現したものである。また２６はアクティブ基板２の主面上に形成されたゲート絶縁層やパシベーション絶縁層を含む絶縁層であり、端子電極５上と低抵抗で接続が必要な、例えば電源端子３０，３１上は選択的に除去されて夫々の電極は露出している。言うまでもなく、電源端子３０，３１間を接続する配線路３２は端子電極５と信号線とを接続する配線路７と同時に形成されるのが合理的である。２７はアクティブ基板２と対向する主面と反対側の主面上に形成された低抵抗の配線路２３を保護するための絶縁層で、プリント基板１３の作製時に形成しても良く、またプリント基板１３の実装後に適当な樹脂を塗布しても良い。図示はしていないが、配線路２２を保護するための絶縁層や樹脂層（図示せず）も適宜採用すると良い。
【００１０】
プリント基板１３のアクティブ基板２への実装方法に制約はなく、例えば熱硬化性の異方性導電性ゴム（ＡＣＦ）２１’を使用して圧接しながら、加熱によって固定する等の手段が用いられる。ただし、プリント基板１３の実装に当り既に実装済みの駆動用半導体集積回路チップ３，３’がはずれたりずれたりしないように、ＡＣＦ実装方式を採用するならば例えばプリント基板１３の実装時の温度を下げるとか、駆動用半導体集積回路チップ３，３’を固定しながらプリント基板１３を実装する等の実装方法の工夫は必要である。
【００１１】
なお、外部からの電気信号は図９（ａ）にも示したように、従来と同様にアクティブ基板２の周縁部でプリント基板１３の実装の障害とならない位置に外部接続端子３３を配置するか、プリント基板１３のアクティブ基板２と対向する主面とは反対側の主面上に外部接続端子３４を配置し、可撓性のプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ−Ｐｒｉｎｔ−Ｃｉｒｃｕｉｔ）を用いて実装接続する等の接続手段で供給される。ただし、後者では可撓性のプリント基板の厚み分だけ、表示装置の厚みが増すのが難点となる。
【００１２】
この他にも開口部に換えて駆動用半導体チップの上面を覆うとともに前記駆動用半導体集積回路チップの外形よりも大きくかつ深い凹部を有し配線路の形成されたプリント基板を用いた技術、プリント基板を走査線側と信号線側とで分割してプリント基板の製作を容易とする技術、プリント基板を複数個に分割して実装接続の合せ精度を確保する技術等の多くの技術が開示されている。このように先願例ではプリント基板上に内蔵された低抵抗の配線路を駆動用半導体チップに供給する電源線、クロック線、入力信号線等の供給線として構成することで高価なバスフレキ配線を不要としている。
【００１３】
【発明が解決しようとする課題】
大画面化と高精細化の同時進行は、表示装置にとっては走査線や信号線等の電極線数の増大にともなって駆動用半導体チップ数の増大し、またその表示装置を用いた画像表示装置にとっては、画質や機能を向上させるための新たなシステムや回路が必要となる。特に最近のディジタル化に対応して、フレーム（画像）メモリ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ等の半導体チップが多数個必要となってくる。このことは画像表示装置内に多数個の半導体チップを組み込むために現状よりもさらに高密度の実装基板が必要とされることと等価である。
【００１４】
本発明はかかる現状に鑑みなされたもので、画像表示装置を構成する基板上に実装された走査線や信号線の駆動用半導体チップに加えて、他の機能を有する半導体チップを同時に実装することが可能な高密度なプリント基板を提供することにより、画像表示装置外の電気回路の簡素化を図ることを目的とする。
【００１５】
【課題を解決するための手段】
コストダウンの観点から駆動用半導体チップの高密度化と多出力化は著しく進歩し、駆動用半導体チップのチップサイズはスリム化も相俟って現状では表示装置の対応する電極端子形成領域の面積の半分以下の駆動用半導体チップも設計可能であり、したがって画像表示領域外の電極端子群の占める相対的な面積も半分以下である。そこで本発明においてはその空間の有効活用の観点から先に提案したプリント基板上に他の機能を有する半導体チップを実装することにより目的を達せんとするものである。
【００１６】
請求項１に記載の表示装置は、一対の電極間に表示媒体を有するマトリクス型表示装置において、前記マトリクス型表示装置を構成する基板上に形成された端子電極に駆動用半導体集積回路チップが直接実装されることによって走査線及び信号線の前記端子電極への電気信号の供給がなされ、
前記駆動用半導体集積回路チップへの電気接続が、前記基板に実装された駆動用半導体集積回路チップの実装位置に対応してその駆動用半導体集積回路チップの外形よりも大きな開口部を有し配線路が形成されたプリント基板を前記基板の画像表示領域外に実装することによりなされ、
前記プリント基板上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【００１７】
この構成により、表示装置内に他の機能を有する半導体回路チップの搭載か可能となり、画像表示装置の機能の向上や画質の改善が容易となる。
【００１８】
請求項２に記載の表示装置においては、プリント基板の基板と対向する面と反対側の主面上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【００１９】
この構成により、請求項１に記載の表示装置と同等の効果が得られる。
【００２０】
請求項３に記載の表示装置は、プリント基板の基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【００２１】
この構成により、周縁部の実装領域の厚みが増大することなく請求項１に記載の表示装置と同等の効果が得られる。
【００２２】
請求項４に記載の表示装置は、プリント基板の基板と対向する面と反対側の主面上、及び、基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【００２３】
この構成により、搭載可能な半導体集積回路チップの数を増やすことができて、付加価値の増大を容易とすることができる。
【００２４】
請求項５に記載の表示装置は、請求項２〜４に記載の表示装置に採用されるプリント基板が３層以上の多層配線で構成されることを特徴とする。
【００２５】
この構成により、低抵配線路を多数本確保することができて、駆動用半導体集積回路チップに共通する電源線、クロック線及び入力信号線の供給が容易となる。
【００２６】
請求項６に記載の表示装置は、一対の電極間に表示媒体を有するマトリクス型表示装置において、前記マトリクス型表示装置を構成する基板上に形成された端子電極に駆動用半導体集積回路チップが直接実装されることによって走査線及び信号線の前記端子電極への電気信号の供給がなされ、
前記駆動用半導体集積回路チップへの電気接続が、前記基板に実装された駆動用半導体集積回路チップの実装位置に対応してその駆動用半導体集積回路チップの上面を覆うとともに前記駆動用半導体集積回路チップの外形よりも大きくかつ深い凹部を有し配線路が形成されたプリント基板を前記基板の画像表示領域外に実装することによりなされ、
前記プリント基板上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【００２７】
この構成により、請求項１に記載の表示装置と比較して、表示装置内に他の機能を有する半導体回路チップより数多く搭載することが可能となり、さらに画像表示装置の機能や画質の向上が推進される。
【００２８】
請求項７に記載の表示装置は、プリント基板の基板と対向する面と反対側の主面上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【００２９】
この構成により、請求項６に記載の表示装置と同等の効果が得られる。
【００３０】
請求項８に記載の表示装置は、プリント基板の基板と対向する面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【００３１】
この構成により、周縁部の実装部の厚みが増大することなく請求項６に記載の表示装置と同等の効果が得られる。
【００３２】
請求項９に記載の表示装置は、プリント基板の基板と対向する面と反対側の主面上、及び、基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【００３３】
この構成により、搭載可能な半導体集積回路チップの数を最大とすることができて、付加価値の増大を容易とすることができる。
【００３４】
請求項１０に記載の表示装置は、請求項７〜９に記載の表示装置に採用されるプリント基板が３層以上の多層配線で構成されることを特徴とする。
【００３５】
この構成により、低抵配線路を多数本確保することができて、駆動用半導体集積回路チップに共通する電源線、クロック線及び入力信号線の供給が容易となる。
【００３６】
【発明の実施の形態】
本発明の実施の形態を図１〜図７に基づいて説明する。図１は本発明の第１の実施形態による表示装置（液晶パネル）への実装状態の部分的な斜視図を示し、以下の説明では便宜上、同一部位には従来例と同じ符号を付すことにする。
【００３７】
本発明の第１の実施形態を図１に示す。プリント基板１３にはその主面上に低抵抗の配線路  ２２（図示せず），２３が形成されるとともに、駆動用半導体集積回路チップ３’よりも大きな開口部１４’が形成されており、かつアクティブ基板２と対向する主面と反対の主面上に他の機能を有する半導体集積回路チップ１０３が実装されている。このプリント基板１３をアクティブ基板２の周縁部で、駆動用半導体集積回路チップ３’上からアクティブ基板２に実装することによって第１の実施形態が完成する。第１の実施形態ではプリント基板１３の両面に形成された厚膜の配線路２２，２３は開口部１４’の近傍で、配線路２３は他の機能を有する半導体集積回路チップ１０３の近傍では線幅を細めるか配線本数を減ずる必要があり回路的な制約が発生するが、アクティブ基板２と対向する主面上に配線路２２を多数本形成することができる。この構成は駆動用半導体集積回路チップ３’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ３’間に他の機能を有する半導体集積回路チップ１０３を配置するスペースがある時に実施可能であるが、他の機能を有する半導体集積回路チップ１０３の厚み分だけプリント基板１３全体の厚みが増すことは避けられないので、コスト的に許せば半導体チップ３’と１０３とは研磨によってその厚みを減じておくことが望ましい。
【００３８】
本発明の第２の実施形態を図２に示す。プリント基板１３にはその主面上に低抵抗の配線路  ２２（図示せず），２３が形成されるとともに、駆動用半導体集積回路チップ３’よりも大きな開口部１４’が形成されており、かつアクティブ基板２と対向する主面上に他の機能を有する半導体集積回路チップ１０４（図示せず）の外形よりも大きくかつ深い凹部（開口溝）１５’を有し、その凹部１５’内に半導体集積回路チップ１０４が実装されている。このプリント基板１３をアクティブ基板２の周縁部で、駆動用半導体集積回路チップ３’上からアクティブ基板２に実装することによって第２の実施形態が完成する。第２の実施形態ではプリント基板１３の両面に形成された厚膜の配線路２２，２３は開口部１４’の近傍で、配線路２２は凹部（開口溝）１５’の近傍では線幅を細めるか配線本数を減ずる必要があり回路的な制約が発生するが、アクティブ基板２と対向する主面と反対の主面上で凹部１５’上にも配線路２３を多数本形成することができる。この構成は駆動用半導体集積回路チップ３’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ３’間に他の機能を有する半導体集積回路チップを配置するスペースがある時に実施可能であり、第１の実施形態と比較するとプリント基板１３の厚みの増分は殆ど無い利点がある。
【００３９】
本発明の第３の実施形態を図３に示す。プリント基板１３にはその主面上に低抵抗の配線路  ２２（図示せず），２３が形成されるとともに、駆動用半導体集積回路チップ３’よりも大きな開口部１４’が形成されており、かつアクティブ基板２と対向する主面と反対の主面上に他の機能を有する半導体集積回路チップ１０３と、アクティブ基板２と対向する主面上に別の機能を有する半導体集積回路チップ１０４の外形よりも大きくかつ深い凹部１５’を有し、その凹部１５’内とに別の機能を有する半導体集積回路チップ１０４とが実装されている。このプリント基板１３をアクティブ基板２の周縁部で、駆動用半導体集積回路チップ３’上からアクティブ基板２に実装することによって第３の実施形態が完成する。第３の実施形態ではプリント基板１３の両面に２種類の半導体集積回路チップ１０３，１０４が実装されているので、アクティブ基板２と対向する主面と反対の主面上に形成された厚膜の配線路２２，２３が確保し難く回路的な制約が厳しくなる。この構成は駆動用半導体集積回路チップ３’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ３’間に他の機能を有する半導体集積回路チップを配置するスペースがある時に実施可能であり、第１、第２の実施形態と比較すると実装可能な他の機能を有する半導体チップがほぼ倍増してプリント基板１３の高密度化が推進されている。
【００４０】
第４の実施形態は、第８の実施例で詳細に説明するので図示はしないが第１〜第３の実施形態においてプリント基板１３が３層以上の多層配線で構成されるものである。第１と第３の実施形態においては、プリント基板１３の両面に半導体チップが実装されているため低抵抗配線路の配置に制約が多く、プリント基板１３の厚み方向の中間に第３の低抵抗配線路を配置することで本来の目的である低抵抗の配線路を多数確保することができる。
【００４１】
第５の実施形態を図４に示す。プリント基板１３にはその主面上に低抵抗の配線路２２（図示せず），２３が形成されるとともに、アクティブ基板２と対向する主面上に駆動用半導体集積回路チップ３’（図示せず）よりも大きな凹部（開口溝）１５’が形成されており、かつ基板と対向する主面と反対の主面上に他の機能を有する半導体集積回路チップ１０３が実装されている。このプリント基板１３をアクティブ基板２の周縁部で、駆動用半導体集積回路チップ３’上からアクティブ基板２に実装することによって第５の実施形態が完成する。第５の実施形態ではプリント基板１３のアクティブ基板２と対向する主面上に形成された厚膜の配線路２２は凹部１５’の近傍で、アクティブ基板２と対向する主面と反対の主面上に形成された厚膜の配線路２３は他の機能を有する半導体集積回路チップ１０３の近傍では線幅を細めるか配線本数を減ずる必要があり回路的な制約が発生するが、半導体集積回路チップ１０３下のアクティブ基板２と対向する主面上に配線路２２を多数本形成することができる。この構成は駆動用半導体集積回路チップ３’の電極端子配置領域における占有面積が大きく、隣り合った駆動用半導体集積回路チップ３’間に他の機能を有する半導体集積回路チップを配置するスペースがなくても実施可能であり、その場合には図示したように駆動用半導体集積回路チップ３’上に他の機能を有する半導体集積回路チップ１０３’を実装すれば良い。ただし、この時にはアクティブ基板２と対向する主面上に配線路２２を多数本確保することはできなくなる。第５の実施形態では何れにせよ、他の機能を有する半導体集積回路チップ１０３，１０３’の厚み分だけプリント基板１３全体の厚みが増すことは避けられないので、コスト的に許せば半導体チップ３’と１０３，１０３’とは研磨によってその厚みを減じておくことが望ましい。駆動用半導体集積回路チップ３’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ３’間に他の機能を有する半導体集積回路チップ１０３を配置するスペースがある第１の実施形態と比較すると、駆動用半導体集積回路チップ３’上にも他の機能を有する半導体集積回路チップ１０３’を実装することが可能であり、プリント基板１３の高密度化が推進されている。
【００４２】
第６の実施形態を図５に示す。プリント基板１３にはその主面上に低抵抗の配線路２２（図示せず），２３が形成されるとともに、アクティブ基板２と対向する主面上に駆動用半導体集積回路チップ３’（図示せず）よりも大きな凹部（開口溝）１５’が形成されており、かつ別の機能を有する半導体集積回路チップ１０４の外形よりも大きくかつ深い凹部１６’を有し、その凹部１６’内に別の機能を有する半導体集積回路チップ１０４が実装されている。このプリント基板１３をアクティブ基板２の周縁部で、駆動用半導体集積回路チップ３上からアクティブ基板２に実装することによって第６の実施形態が完成する。第６の実施形態ではアクティブ基板２と対向する主面と反対の主面上で凹部１６’上にも配線路２３を多数本形成することができるので、回路的な制約が緩和される。この構成は駆動用半導体集積回路チップ３’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ３’間に他の機能を有する半導体集積回路チップ１０４を配置するスペースがある場合に実施可能であり、第５の実施形態と比較するとプリント基板１３の厚みの増分は殆ど無い利点がある。
【００４３】
第７の実施形態を図６に示す。プリント基板１３にはその主面上に低抵抗の配線路２２（図示せず），２３が形成されるとともに、アクティブ基板２と対向する主面上に駆動用半導体集積回路チップ３’（図示せず）よりも大きな凹部１５’が形成されており、アクティブ基板２と対向する主面と反対の主面上に他の機能を有する半導体集積回路チップ１０３と、アクティブ基板２と対向する主面上に別の機能を有する半導体集積回路チップ１０４（図示せず）の外形よりも大きくかつ深い凹部１６’を有し、その凹部１６’内とに別の機能を有する半導体集積回路チップ１０４とが実装されている。このプリント基板１３をアクティブ基板２の周縁部で、駆動用半導体集積回路チップ３’上からアクティブ基板２に実装することによって第７の実施形態が完成する。第７の実施例ではプリント基板１３の両面に２種類の半導体集積回路チップ１０３，１０４が実装されているので、アクティブ基板２と対向する主面と反対の主面上に形成された厚膜の配線路２２，２３が確保し難く回路的な制約が厳しくなる。この構成は駆動用半導体集積回路チップ３’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ３’間に他の機能を有する半導体集積回路チップを配置するスペースがある時に実施可能であり、しかも駆動用半導体集積回路チップ３’上にも他の機能を有する半導体集積回路チップ１０３’を実装することが可能であるので、第５及び第６の実施形態と比較すると実装可能な他の機能を有する半導体チップがほぼ倍増してプリント基板１３の高密度化が推進されていることは明らかである。
【００４４】
第８の実施形態は第５〜第７の実施形態においてプリント基板１３がアクティブ基板２と対向する主面と反対の主面上に形成された厚膜の配線路２２，２３の２層の配線路に加えて第３の低抵抗配線路４０を加えた３層以上の多層配線で構成されるものである。具体的な一例として図６のＡ−Ａ’線上の断面図を図７に示す。第３、第５及び第７の実施形態においては、プリント基板１３の両面に半導体チップが実装されているため低抵抗配線路の配置に制約が多く、プリント基板１３の厚み方向の中間に第３の低抵抗配線路４０を配置することで本来の目的が確保される。もちろん、第１と第２の低抵抗配線路２２，２３と第３の低抵抗配線路４０との間をスルーホール（ビアホール）等で接続する多層配線によって配線の自由度が増大し、プリント基板１３の設計が容易となることは言うまでも無いだろう。多層配線化をさらに推進して４層、５層と多層配線の層数を増加するほど配線の自由度は増大するが、プリント基板のコストが上昇することとプリント基板の厚みが増していくことは避けられないので、必要とされるシステムあるいは回路構成に応じて総合的な判断が必要である。
【００４５】
プリント基板１３の材質については、第１の実施形態においてのみ可撓性のフィルム状のものであっても何ら支障はないが、その他の実施形態においてはプリント基板１３の両面に半導体集積回路チップが実装されているので振動によって下向きに実装された半導体集積回路チップと（アクティブ）基板とが衝突や擦れによって不具合を生ずる恐れが高く、可撓性のフィルム状のものでプリント基板１３を作製する時には（アクティブ）基板上でプリント基板１３を半導体集積回路チップ共々樹脂で固めてしまうと良い。
【００４６】
以上述べた実施の形態において、プリント基板１３の二つの主面上には低抵抗の配線路と半導体集積回路チップの２種類の実装しか記載していないが、必要に応じてチップ状の抵抗、コンデンサあるいはその他の電気部品を実装して電子回路を作製できることは明白である。走査線と信号線に夫々走査信号と映像信号を供給する駆動用半導体集積回路チップと比較して他の機能を有する半導体集積回路チップとは、例えばマトリクス型表示装置の走査回路と信号回路とを制御するコントローラが上げられ、通常１個は必要である。また、液晶表示装置は基本的にはアナログ駆動であるので、デジタル信号で画像表示を行うためにはＤ／Ａコンバータでデジタル信号をアナログ信号に変換する必要があり、Ｄ／Ａコンバータを本発明のように内蔵することでデジタル信号に対応した液晶画像表示装置が得られ、従来のように外付けのＤ／Ａコンバータを主たる構成要素とする変換回路が不要となる。さらにはフレームメモリ等を内蔵することで静止画に対応した表示装置の消費電力を低減することができる等、付加された半導体集積回路チップが有する機能を表示装置として内蔵している分、表示装置としての付加価値は高まっている。
【００４７】
【発明の効果】
以上述べたように、本発明の表示装置によれば、電源線、入力信号線及びクロック線等の低い配線抵抗を要求される配線路が形成されたプリント基板を各駆動用半導体集積回路チップ上から表示装置を構成する基板に実装することが可能で、従来のように多層配線で長くかつ高価なバスフレキフィルムが不要となる。この結果、実装コストの低減が実現するのみならず、表示装置回りの電気接続が簡素化され機器としての信頼性がさらに向上する効果が得られる。
【００４８】
さらに、駆動用半導体集積チップ間あるいは駆動用半導体集積チップ上の何れかもしくは両方に他の機能を有する半導体集積回路チップを実装することが可能となり、画像表示装置としての機能や画質向上のための電気回路を内蔵できて表示装置の付加価値が増大する格別な効果が得られた。
【００４９】
以上の説明からも明らかなように、本発明の要件は駆動用半導体集積回路チップ実装を必要とする表示装置において、駆動用半導体集積回路チップに接続されるバスラインの抵抗値の抑制と他の機能を有する半導体チップの搭載を同時に実現する点にある。一対の電極間に表示媒体を有する表示装置として、実施の形態で記載した走査線側と信号線側への実装が表示装置を構成する一対の基板の一方の基板（アクティブ基板）上になされ対向電極を他方の基板上に有する通常のアクティブ型カラー液晶パネルに限らず、対向電極に透明導電性の絵素電極を必要せずアクティブ基板上に絵素電極と所定の距離を隔てて対向電極の双方を有するＩＰＳ型の液晶パネルにおいても本発明は有効である。さらにアクティブ素子を内蔵せず走査線側と信号線側への実装が表示装置を構成する一対の基板の両方の基板上に別々になされる単純型の液晶パネルにおいても本発明は有効である。同じく反射型の液晶パネルにおいてもアクティブ型、単純型を問わず有効である。加えてカラー表示のための着色層を対向する第２の透明絶縁基板上でなく、アクティブ基板上に形成したカラー液晶パネルにおいても本発明の有効性は損なわれるものではない。
【００５０】
さらに、ＰＤＰ（Ｐｌａｓｍａ−Ｄｉｓｃｈａｒｇｅ−Ｐａｎｅｌ）やＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｔ）、有機ＥＬ等の発光型マトリクスパネルにおいても本発明は同様に有効であることを補足しておく。なぜならば、これらの表示デバイスを構成するガラス（絶縁）基板の少なくとも一方の基板の周縁部の一主面上には走査信号や映像信号を供給するための端子電極が配置され、駆動用（半導体集積）回路と端子電極とは何らかの接続手段によって電気的に接続されているからである。
【００５１】
なお、実施施の形態では本発明による表示装置の部分的な斜視図を用いて説明したが、必要に応じてプリント基板を走査線側と信号線側とに分割したり、あるいはプリント基板を適宜分割して構成することも本発明の範疇に含まれることは言うまでも無い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる表示装置への実装状態を示す斜視図
【図２】本発明の第２の実施形態にかかる表示装置への実装状態を示す斜視図
【図３】本発明の第３の実施形態にかかる表示装置への実装状態を示す斜視図
【図４】本発明の第５の実施形態にかかる表示装置への実装状態を示す斜視図
【図５】本発明の第６の実施形態にかかる表示装置への実装状態を示す斜視図
【図６】本発明の第７の実施形態にかかる表示装置への実装状態を示す斜視図
【図７】本発明の第８の実施形態にかかる表示装置への実装状態を示す断面図
【図８】従来の液晶パネルへの実装状態を示す斜視図
【図９】先願の新規なＣＯＧ実装が施された液晶パネルの周縁部の配置図
【符号の説明】
２  アクティブ基板（ガラス基板、絶縁基板）
３，３’  （電極線の）駆動用半導体集積回路チップ
５，６  端子電極
９  カラーフィルタ（対向基板）
１３  プリント基板
１４，１４’，１５’，１６’  開口溝（凹部）
２１，２１’，２１”  （熱硬化性）異方性導電ゴム
２２，２３  （第１と第２の）低抵抗配線路（共通母線配線）
２４，２５  バンプ電極
２６  パシベーション絶縁層
３０，３１  低抵抗の必要な端子（電源、クロック信号、入力信号等）
４０  （第３の）低抵抗配線路
１０３，１０３’，１０４  他の機能を有する半導体集積回路チップ
【図１】
0003613151.tif 000002
【図２】
0003613151.tif 000003
【図３】
0003613151.tif 000004
【図４】
0003613151.tif 000005
【図５】
0003613151.tif 000006
【図６】
0003613151.tif 000007
【図７】
0003613151.tif 000008
【図８】
0003613151.tif 000009
【図９】
0003613151.tif 000010