(57)【特許請求の範囲】
【請求項１】
複数の共振孔を設けた誘電体ブロックと、
外部回路と接続するための入出力端子電極と、
前記誘電体ブロックの外面に設けられ、前記各共振孔の内導体との間にそれぞれ静電容量を形成する、前記入出力端子電極及びグランドに接続されていない複数の浮き電極とを備え、
前記各共振孔は電磁界結合されており、
前記複数の浮き電極とグランドとの間に、電圧制御可能なリアクタンス素子がそれぞれ電気的に接続され、
前記複数の浮き電極間がリアクタンスを介して電気的に接続されていること、
を特徴とする誘電体フィルタ。
【請求項２】
前記誘電体ブロックに段差及び凹部の少なくともいずれか一つを設け、該段差及び凹部に前記浮き電極を設けたことを特徴とする請求項１記載の誘電体フィルタ。
【請求項３】
前記誘電体ブロックと前記リアクタンス素子が回路基板に搭載され、該リアクタンス素子が前記回路基板に設けた回路パターンを介して前記浮き電極に電気的に接続されていることを特徴とする請求項１又は請求項２記載の誘電体フィルタ。
【請求項４】
前記浮き電極及び前記入出力端子電極が、前記誘電体ブロックの少なくとも二つの外面に跨って設けられていることを特徴とする請求項１ないし請求項３記載の誘電体フィルタ。
【請求項５】
前記浮き電極及び前記入出力端子電極が、前記誘電体ブロックの少なくとも底面に設けられていることを特徴とする請求項１ないし請求項４記載の誘電体フィルタ。
【請求項６】
複数の共振孔を設けた誘電体ブロックと、
外部回路と接続するための入出力端子電極と、
前記共振孔の内導体とは電気的に絶縁された状態で、前記各共振孔に挿入され、内導体との間にそれぞれ静電容量を形成する、前記入出力端子電極及びグランドに接続されていない複数の導体とを備え、
前記各共振孔は電磁界結合されており、
前記複数の導体とグランドとの間に、電圧制御可能なリアクタンス素子がそれぞれ電気的に接続され、
前記複数の導体間がリアクタンスを介して電気的に接続され、
前記リアクタンス素子が、前記誘電体ブロックの底面以外の外面に配設される回路基板に搭載されていること、
を特徴とする誘電体フィルタ。
【請求項７】
複数の共振孔を設けた誘電体ブロックと、
外部回路と接続するための入出力端子電極と、
前記各共振孔の内導体に電気的に接続され、前記入出力端子電極及びグランドに接続されていない複数の導体と、
前記複数の導体に一方の電極がそれぞれ電気的に接続されたコンデンサ素子とを備え、
前記各共振孔は電磁界結合されており、
前記複数のコンデンサ素子の他方の電極とグランドとの間に、電圧制御可能なリアクタンス素子がそれぞれ電気的に接続され、
前記複数のコンデンサ素子の他方の電極間がリアクタンスを介して電気的に接続され、
前記コンデンサ素子及び前記リアクタンス素子が、前記誘電体ブロックの底面以外の外面に配設される回路基板に搭載されていること、
を特徴とする誘電体フィルタ。
【請求項８】
前記電圧制御可能なリアクタンス素子が、ＰＩＮダイオードおよび電界効果型トランジスタのいずれか一つであることを特徴とする請求項１ないし請求項７記載の誘電体フィルタ。
【請求項９】
請求項１ないし請求項８記載の誘電体フィルタを備えたことを特徴とするアンテナ共用器。
【請求項１０】
請求項１ないし請求項８記載の誘電体フィルタ又は請求項９記載のアンテナ共用器の少なくともいずれか一つを備えたことを特徴とする通信機装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、マイクロ波帯で使用される誘電体フィルタ、アンテナ共用器及び通信機装置に関する。
【０００２】
【従来の技術】
従来より、同軸型誘電体共振器にコンデンサなどを介してＰＩＮダイオードもしくは可変容量ダイオードなどのリアクタンス素子を接続し、このリアクタンス素子を電圧制御することで共振周波数を可変させる帯域通過フィルタや帯域阻止フィルタが知られている。
【０００３】
図１８は従来の周波数可変帯域通過フィルタ１の構成を示す平面図、図１９はその電気回路図である。このフィルタ１は、共振回路を２段結合させたもので、誘電体共振器２，３と、結合コンデンサＣ５〜Ｃ７と、減衰極を作るための有極用コンデンサＣ１，Ｃ２と、周波数シフト用コンデンサＣ３，Ｃ４と、リアクタンス素子であるＰＩＮダイオードＤ１，Ｄ２と、チョークコイルとして機能するインダクタＬ１，Ｌ２と、制御電圧供給用抵抗Ｒ１，Ｒ２及びコンデンサＣ８，Ｃ９と、これらの部品を搭載するための回路基板５にて構成されている。また、Ｐ１は入力端子電極、Ｐ２は出力端子電極、ＣＯＮＴ１，ＣＯＮＴ２は電圧制御端子電極であり、Ｇ１，Ｇ２はグランドパターンである。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の周波数可変帯域通過フィルタ１は、部品点数が多いため小型化が困難であった。特に、ＰＩＮダイオードＤ１，Ｄ２等の回路素子が回路基板５上に占めるスペースは、誘電体共振器２，３が占めるスペースと略同等である。
【０００５】
また、従来、周波数のシフト量を大きくする場合には、周波数シフト用コンデンサＣ３，Ｃ４の静電容量を大きくしていた。ところが、周波数シフト用コンデンサＣ３，Ｃ４の静電容量が大きくなると、ＰＩＮダイオードＤ１，Ｄ２がＯＮ状態のときの共振回路のインピーダンスと、ＯＦＦ状態のときの共振回路のインピーダンスが異なるという問題があった。このため、ＰＩＮダイオードＤ１，Ｄ２がＯＮ状態のとき（つまり、フィルタ１の通過周波数が低いとき）の通過帯域幅が、ＯＦＦ状態のとき（つまり、フィルタ１の通過周波数が高いとき）の通過帯域幅より狭くなってしまう。従って、周波数のシフト量に制限があり、設計の自由度が小さかった。
【０００６】
そこで、本発明の目的は、周波数シフト量の自由度が大きく、かつ、部品点数が少なく小型の誘電体フィルタ、アンテナ共用器及び通信機装置を提供することにある。
【０００７】
【課題を解決するための手段と作用】
以上の目的を達成するため、本発明に係る誘電体フィルタは、複数の共振孔を設けた誘電体ブロックと、外部回路と接続するための入出力端子電極と、前記誘電体ブロックの外面に設けられ、前記各共振孔の内導体との間にそれぞれ静電容量を形成する、前記入出力端子電極及びグランドに接続されていない複数の浮き電極とを備え、前記各共振孔は電磁界結合されており、前記複数の浮き電極とグランドとの間に、電圧制御可能なリアクタンス素子がそれぞれ電気的に接続され、前記複数の浮き電極間がリアクタンスを介して電気的に接続されていることを特徴とする。浮き電極や入出力端子電極は、誘電体ブロックの外面や回路基板の表面に設けられる。
【０００８】
以上の構成により、誘電体ブロックに設けた共振孔は共振器を形成する。一方、浮き電極は周波数シフト用コンデンサを形成し、従来の周波数シフト用コンデンサ素子が不要となる。
【０００９】
そして、この浮き電極に、電圧制御可能なリアクタンス素子が電気的に接続される。これにより、リアクタンス素子を電圧制御してスイッチング動作させ、浮き電極にて形成された周波数シフト用コンデンサを接地したり、開放したりすることによって、フィルタの周波数特性が可変される。ここに、誘電体ブロックとリアクタンス素子を回路基板に搭載し、リアクタンス素子が回路基板に設けた回路パターンを介して浮き電極に電気的に接続するようにしてもよい。また、電圧制御可能なリアクタンス素子としては、例えば、ＰＩＮダイオード、電界効果型トランジスタが用いられる。
【００１０】
また、複数の浮き電極をリアクタンスを介して電気的に接続することにより、電圧制御可能なリアクタンス素子がＯＮ状態のときのフィルタ帯域幅とＯＦＦ状態のときのフィルタ帯域幅を独立して設定することができる。リアクタンスとしては、例えば、コンデンサやインダクタ等のリアクタンス素子や可変容量コンデンサ等の電圧制御可能なリアクタンス素子が用いられる。
【００１１】
また、本発明に係る誘電体フィルタは、複数の共振孔を設けた誘電体ブロックと、外部回路と接続するための入出力端子電極と、前記共振孔の内導体とは電気的に絶縁された状態で、前記各共振孔に挿入され、内導体との間にそれぞれ静電容量を形成する、前記入出力端子電極及びグランドに接続されていない複数の導体とを備え、前記各共振孔は電磁界結合されており、前記複数の導体とグランドとの間に、電圧制御可能なリアクタンス素子がそれぞれ電気的に接続され、前記複数の導体間がリアクタンスを介して電気的に接続され、前記リアクタンス素子が、前記誘電体ブロックの底面以外の外面に配設される回路基板に搭載されていることを特徴とする。これにより、共振孔の内導体と共振孔に挿入された導体とが周波数シフト用コンデンサを形成し、従来の周波数シフト用コンデンサ素子が不要となる。
【００１２】
また、本発明に係る誘電体フィルタは、複数の共振孔を設けた誘電体ブロックと、外部回路と接続するための入出力端子電極と、前記各共振孔の内導体に電気的に接続され、前記入出力端子電極及びグランドに接続されていない複数の導体と、前記複数の導体に一方の電極がそれぞれ電気的に接続されたコンデンサ素子とを備え、前記各共振孔は電磁界結合されており、前記複数のコンデンサ素子の他方の電極とグランドとの間に、電圧制御可能なリアクタンス素子がそれぞれ電気的に接続され、前記複数のコンデンサ素子の他方の電極間がリアクタンスを介して電気的に接続され、前記コンデンサ素子及び前記リアクタンス素子が、前記誘電体ブロックの底面以外の外面に配設される回路基板に搭載されていることを特徴とする。
【００１３】
また、誘電体ブロックに段差及び凹部の少なくともいずれか一つを設け、該段差及び凹部に前記浮き電極を設けることにより、リアクタンス素子が段差や凹部内に搭載され、誘電体フィルタが小型になる。
【００１４】
また、本発明に係るアンテナ共用器や通信機装置は、前述の特徴を有する誘電体フィルタの少なくともいずれか一つを備えることにより、設計の自由度を大きくかつ小型にすることができる。
【００１５】
【発明の実施の形態】
以下に、本発明に係る誘電体フィルタ、アンテナ共用器及び通信機装置の実施の形態について添付の図面を参照して説明する。各実施形態において、同一部品及び同一部分には同じ符号を付し、重複した説明は省略する。
【００１６】
［第１実施形態、図１〜図４］
図１に示すように、周波数可変帯域通過の誘電体フィルタ１１は、略直方体形状を有する単一の誘電体ブロック１２を備えている。該誘電体ブロック１２には、互いに対向する端面１２ａ，１２ｂを貫通する二つの共振孔１３，１４が形成されている。共振孔１３，１４は、その軸が互いに平行になるように誘電体ブロック１２に並置されている。共振孔１３，１４は、それぞれ横断面が円形であり、その内壁面には内導体１６が形成されている。共振孔１３，１４は電磁界結合している。
【００１７】
誘電体ブロック１２の上面１２ｃには段差１８が形成されており、低い方の段に浮き電極２４，２５が設けられ、ＰＩＮダイオードＤ１１，Ｄ１２等のチップ部品（後述）が搭載される。これにより、誘電体ブロック１２の上面１２ｃにチップ部品を搭載しても全体の高さ寸法を低く抑えることができる。ただし、必ずしも誘電体ブロック１２の上面１２ｃに段差１８を形成する必要がないことは言うまでもない。
【００１８】
誘電体ブロック１２の外面には、外導体１７と、入力端子電極２１と、出力端子電極２２と、電圧制御端子電極２３と、二つの浮き電極２４，２５が形成されている。外導体１７は、電極２１〜２５の形成領域と共振孔１３，１４の一方の開口端面１２ａ（以下、開放側端面１２ａと記す）を残して、誘電体ブロック１２の外面に形成されている。
【００１９】
一対の入出力端子電極２１，２２は、それぞれ誘電体ブロック１２の左右の側面１２ｄ，１２ｅから底面１２ｆに跨って形成されている。電圧制御端子電極２３は、誘電体ブロック１２の上面１２ｃから側面１２ｅを介して底面１２ｆにまで延在している。この底面１２ｆは誘電体フィルタ１１の実装面とされ、誘電体フィルタ１１は底面１２ｆを下にして通信機装置のプリント基板等に実装される。浮き電極２４，２５はそれぞれ誘電体ブロック１２の上面１２ｃに、外導体１７や他の電極２１〜２３に非導通の状態で形成されている。
【００２０】
共振孔１３，１４の内導体１６は、開放側端面１２ａでは外導体１７から電気的に開放（分離）され、他方の開口端面１２ｂ（以下、短絡側端面１２ｂと記す）では外導体１７に電気的に短絡（導通）されている。こうして、誘電体ブロック１２内に、共振孔１３，１４とその内導体１６とで１／４波長型誘電体共振器Ｒ１，Ｒ２が形成される。
【００２１】
さらに、誘電体ブロック１２の上面１２ｃに、電圧制御可能なリアクタンス素子であるＰＩＮダイオードＤ１１，Ｄ１２と、ＰＩＮダイオードＤ１１，Ｄ１２を電圧制御するためのインダクタＬ１１，Ｌ１２と、結合調整用コンデンサＣ１１を搭載する。ＰＩＮダイオードＤ１１は外導体１７と浮き電極２４の間に、はんだや導電性ペーストを用いて電気的に接続される。ＰＩＮダイオードＤ１２は外導体１７と浮き電極２５の間に電気的に接続される。インダクタＬ１１と結合調整用コンデンサＣ１１は、浮き電極２４と２５の間に電気的に並列に接続される。インダクタＬ１２は浮き電極２５と電圧制御端子電極２３の間に電気的に接続される。
【００２２】
なお、各素子のはんだ付け作業を容易にするため、上面１２ｃにははんだレジスト膜を印刷してもよい。また、インダクタＬ１１，Ｌ１２や結合調整用コンデンサＣ１１は、例えばユーザのセットメーカが通信機装置のプリント基板等に実装する場合もあるため、必ずしも搭載する必要はない。さらに、誘電体ブロック１２の開放側端面１２ａに金属板等を被せ、フィルタ１１の電磁シールド性を向上させてもよい。
【００２３】
以上の構成からなる誘電体フィルタ１１の電気等価回路図を図２に示す。誘電体フィルタ１１は、共振回路を２段結合させたもので、誘電体共振器Ｒ１が結合コンデンサＣ１３を介して入力端子電極２１に電気的に接続し、誘電体共振器Ｒ２が結合コンデンサＣ１４を介して出力端子電極２２に電気的に接続している。
【００２４】
結合コンデンサＣ１３は、入力端子電極２１と共振孔１３の内導体１６との間に静電容量が発生することにより、形成されている。結合コンデンサＣ１４は、出力端子電極２２と共振孔１４の内導体１６との間に静電容量が発生することにより、形成されている。誘電体共振器Ｒ１とＲ２は、共振孔１３，１４の内導体１６同士が所定の間隔で対向することにより、電磁界結合（図２において符号Ｋにて表示）している。さらに、入出力端子電極２１，２２は、それぞれ外導体１７との間に静電容量が発生しており、これにより一端が接地されたコンデンサＣ１２，Ｃ１５を形成している。
【００２５】
周波数シフト用コンデンサＣｓ１は、浮き電極２４と共振孔１３の内導体１６との間に静電容量が発生することにより、形成されている。同様に、周波数シフト用コンデンサＣｓ２は、浮き電極２５と共振孔１４の内導体１６との間に静電容量が発生することにより、形成されている。周波数シフト用コンデンサＣｓ１の一端は誘電体共振器Ｒ１の開放端に電気的に接続され、他端はＰＩＮダイオードＤ１１のアノードに電気的に接続されている。周波数シフト用コンデンサＣｓ２の一端は誘電体共振器Ｒ２の開放端に電気的に接続され、他端はＰＩＮダイオードＤ１２のアノードに電気的に接続されている。ＰＩＮダイオードＤ１１，Ｄ１２のカソードは接地している。
【００２６】
ＰＩＮダイオードＤ１１のアノードと周波数シフト用コンデンサＣｓ１との中間接続点と、ＰＩＮダイオードＤ１２のアノードと周波数シフト用コンデンサＣｓ２との中間接続点との間には、チョークコイルとして機能するインダクタＬ１１と、結合調整用コンデンサＣ１１との並列回路が電気的に接続している。
【００２７】
電圧制御端子電極２３は、チョークコイルとして機能するインダクタＬ１２を介してＰＩＮダイオードＤ１２のアノードに電気的に接続するとともに、インダクタＬ１１，Ｌ１２を介してＰＩＮダイオードＤ１１のアノードに電気的に接続している。
【００２８】
このように、誘電体フィルタ１１は、周波数シフト用コンデンサＣｓ１，Ｃｓ２をそれぞれ、誘電体ブロック１２の上面に設けた浮き電極２４，２５と共振孔１３，１４の内導体１６とで構成するとともに、誘電体共振器Ｒ１，Ｒ２間の結合は、共振孔１３，１４の内導体１６間の電磁界結合Ｋを利用している。つまり、従来、誘電体共振器とは別の部品であった周波数シフト用コンデンサや共振器間結合コンデンサを省略することができ、小型の誘電体フィルタ１１を得ることができる。
【００２９】
さらに、ＰＩＮダイオードＤ１１，Ｄ１２等のチップ部品を、誘電体ブロック１２に直接搭載することにより、その分だけ通信機装置のプリント基板等の占有面積を小さくすることができる。そして、誘電体ブロック１２を適宜所定の形状にすることにより、減衰極をもつフィルタ１１も得ることができるので、従来の有極用コンデンサも不要となる。従って、より一層の小型化を図ることができる。
【００３０】
次に、この誘電体フィルタ１１の作用効果について説明する。
フィルタ１１の通過周波数は、周波数シフト用コンデンサＣｓ１と誘電体共振器Ｒ１にて構成される共振系と、周波数シフト用コンデンサＣｓ２と誘電体共振器Ｒ２にて構成される共振系のそれぞれの共振周波数によって決まる。つまり、電圧制御端子電極２３に制御電圧として正の電圧を印加すると、ＰＩＮダイオードＤ１１，Ｄ１２はＯＮ状態となる。従って、図３に示すように、周波数シフト用コンデンサＣｓ１，Ｃｓ２はＰＩＮダイオードＤ１１，Ｄ１２を経てそれぞれ接地され、通過周波数は低くなる。このとき、結合調整用コンデンサＣ１１は両端が接地されているため影響せず、誘電体共振器Ｒ１とＲ２は電磁界結合Ｋのみで結合され、フィルタ１１の通過帯域幅が設定される。
【００３１】
逆に、電圧制御端子電極２３に制御電圧として負の電圧を印加すると、ＰＩＮダイオードＤ１１，Ｄ１２はＯＦＦ状態となる。これにより、図４に示すように、周波数シフト用コンデンサＣｓ１，Ｃｓ２は開放状態となり、通過周波数は高くなる。このとき、誘電体共振器Ｒ１とＲ２は、電磁界結合Ｋと、周波数シフト用コンデンサＣｓ１，Ｃｓ２及び結合調整用コンデンサＣ１１による容量結合とで結合されることになる。従って、ＰＩＮダイオードＤ１１，Ｄ１２がＯＦＦ状態のときの通過帯域幅と、ＰＩＮダイオードＤ１１，Ｄ１２がＯＮ状態のときの通過帯域幅とを少ない部品点数で、かつ、少ない消費電流で、独立して設定することができる。
【００３２】
このように、誘電体フィルタ１１は、電圧制御によって周波数シフト用コンデンサＣｓ１，Ｃｓ２を接地したり、開放したりすることによって、二つの相異なる通過周波数特性をもつとともに、それぞれの通過帯域幅を独立して設定することができる。なお、本第１実施形態では、共振器Ｒ１とＲ２の間の結合調整のためにコンデンサＣ１１を用いているが、場合によってはインダクタを用いてもよいし、可変容量コンデンサ等の電圧制御可能なリアクタンス素子を用いてもよい。
【００３３】
［第２実施形態、図５］
図５に示すように、周波数可変誘電体フィルタ３１は誘電体ブロック１２の外面に、外導体１７と、入力端子電極２１と、出力端子電極２２と、二つの浮き電極３４，３５が形成されている。
【００３４】
浮き電極３４，３５は、それぞれ誘電体ブロック１２の開放側端面１２ａに、外導体１７や入出力端子電極２１，２２に非導通の状態で形成されている。浮き電極３５は開放側端面１２ａから底面１２ｆに跨っている。浮き電極３４，３５の一部は、共振孔１３，１４内に延在している。共振孔１３，１４の内導体１６はそれぞれ、開放側端面１２ａの近傍において、非導体形成部３２を挟んで、共振孔１３，１４内に延在している浮き電極３４，３５と対向している。
【００３５】
さらに、誘電体ブロック１２の開放側端面１２ａに、ＰＩＮダイオードＤ１１，Ｄ１２と結合調整用コンデンサＣ１１が搭載される。ＰＩＮダイオードＤ１１は外導体１７と浮き電極３４の間に電気的に接続される。ＰＩＮダイオードＤ１２は外導体１７と浮き電極３５の間に電気的に接続される。結合調整用コンデンサＣ１１は、浮き電極３４と３５の間に電気的に接続される。
【００３６】
以上の構成からなる誘電体フィルタ３１において、周波数シフト用コンデンサＣｓ１は、浮き電極３４と共振孔１３の内導体１６とが非導体形成部３２を挟んで対向することにより、形成されている。同様に、周波数シフト用コンデンサＣｓ２は、浮き電極３５と共振孔１４の内導体１６とが非導体形成部３２を挟んで対向することにより、形成されている。この結果、誘電体フィルタ３１も小型化を図ることができ、前記第１実施形態のフィルタ１１と比較して、より一層の低背化が可能である。
【００３７】
［第３実施形態、図６］
図６に示すように、周波数可変誘電体フィルタ４１は誘電体ブロック１２の外面に、外導体１７と、入力端子電極２１と、出力端子電極２２と、電圧制御端子電極２３と、二つの浮き電極４４，４５が形成されている。
【００３８】
浮き電極４４，４５は、それぞれ誘電体ブロック１２の開放側端面１２ａに、外導体１７や他の電極２１〜２３に非導通の状態で形成されている。浮き電極４４は開放側端面１２ａから側面１２ｅに跨っている。浮き電極４５は開放側端面１２ａから側面１２ｄに跨っている。浮き電極４４，４５の一部は共振孔１３，１４内に延在している。共振孔１３，１４の内導体１６はそれぞれ、開放側端面１２ａの近傍において、非導体形成部３２を挟んで、共振孔１３，１４内に延在している浮き電極４４，４５と対向している。
【００３９】
さらに、誘電体ブロック１２の両側面１２ｅ，１２ｄにそれぞれＰＩＮダイオードＤ１１，Ｄ１２が搭載され、開放側端面１２ａにインダクタＬ１１，Ｌ１２が搭載される。ＰＩＮダイオードＤ１１は外導体と浮き電極４４の間に電気的に接続される。ＰＩＮダイオードＤ１２は外導体１７と浮き電極４５の間に電気的に接続される。インダクタＬ１１は浮き電極４４と４５の間に電気的に接続される。インダクタＬ１２は浮き電極４５と電圧制御端子電極２３の間に電気的に接続される。
【００４０】
以上の構成からなる誘電体フィルタ４１において、周波数シフト用コンデンサＣｓ１は、浮き電極４４と共振孔１３の内導体１６とが非導体形成部３２を挟んで対向することにより、形成されている。同様に、周波数シフト用コンデンサＣｓ２は、浮き電極４５と共振孔１４の内導体１６とが非導体形成部３２を挟んで対向することにより、形成されている。この結果、誘電体フィルタ４１も小型化を図ることができる。
【００４１】
［第４実施形態、図７］
図７に示すように、周波数可変誘電体フィルタ５１は、ＰＩＮダイオードＤ１１，Ｄ１２やインダクタＬ１１，Ｌ１２を実装した回路基板６０に、誘電体ブロック１２を搭載したものである。
【００４２】
回路基板６０の上面には、入力電極パターン６１、出力電極パターン６２，電圧制御電極パターン６３、中継電極パターン６５，６６および広面積のグランドパターン６４が形成されている。ＰＩＮダイオードＤ１１はグランドパターン６４と中継電極パターン６５の間に電気的に接続される。ＰＩＮダイオードＤ１２はグランドパターン６４と中継電極パターン６６の間に電気的に接続される。インダクタＬ１１は中継電極パターン６５と６６の間に電気的に接続される。インダクタＬ１２は中継電極パターン６６と電圧制御電極パターン６３の間に電気的に接続される。
【００４３】
一方、誘電体ブロック１２の外面には、外導体１７と、入力端子電極２１と、出力端子電極２２と、二つの浮き電極５４，５５が形成されている。浮き電極５４，５５は、それぞれ誘電体ブロック１２の底面１２ｆに、外導体１７や入出力端子電極２１，２２に非導通の状態で形成されている。
【００４４】
この誘電体ブロック１２は、はんだや導電性ペースト等を用いて回路基板６０に実装される。これにより、誘電体ブロック１２の入力端子電極２１は、回路基板６０の入力電極パターン６１に電気的に接続される。同様に、出力端子電極２２は出力電極パターン６２に電気的に接続され、浮き電極５４，５５はそれぞれ中継電極パターン６５，６６に電気的に接続され、外導体１７はグランドパターン６４に電気的に接続される。
【００４５】
以上の構成からなる誘電体フィルタ５１において、周波数シフト用コンデンサＣｓ１は、浮き電極５４と共振孔１３の内導体１６との間に静電容量が発生することにより、形成されている。同様に、周波数シフト用コンデンサＣｓ２は、浮き電極５５と共振孔１４の内導体１６との間に静電容量が発生することにより、形成されている。従って、誘電体フィルタ５１は、図２に示した電気回路において結合調整用コンデンサＣ１１を外したものと略同様の等価回路を有することになる。この結果、小型の誘電体フィルタ５１を得ることができる。
【００４６】
［第５実施形態、図８］
図８に示すように、周波数可変誘電体フィルタ７１は、ＰＩＮダイオードＤ１１，Ｄ１２やインダクタＬ１１，Ｌ１２を実装した回路基板８０を、誘電体ブロック１２の開放側端面１２ａに接合したものである。
【００４７】
回路基板８０の表面には、中継電極パターン８１，８２、グランドパターン８５および電圧制御電極パターン８６が形成されている。中継電極パターン８１，８２は、それぞれ回路基板８０に設けたスルーホール８３を介して回路基板８０の裏面に形成されている中継電極パターン８１ａ，８２ａに接続している。ＰＩＮダイオードＤ１１はグランドパターン８５と中継電極パターン８２の間に電気的に接続される。ＰＩＮダイオードＤ１２はグランドパターン８５と中継電極パターン８１の間に電気的に接続される。インダクタＬ１１は中継電極パターン８１と８２の間に電気的に接続される。インダクタＬ１２は中継電極パターン８１と電圧制御電極パターン８６の間に電気的に接続される。
【００４８】
一方、誘電体ブロック１２の外面には、外導体１７と、入力端子電極２１と、出力端子電極２２と、二つの浮き電極７４，７５が形成されている。浮き電極７４，７５は、それぞれ誘電体ブロック１２の開放側端面１２ａに、外導体１７や入出力端子電極２１，２２に非導通の状態で形成されている。共振孔１３，１４の内導体はそれぞれ、開放側端面１２ａの近傍において、非導体形成部３２を挟んで、共振孔１３，１４内に延在している浮き電極７４，７５と対向している。
【００４９】
この誘電体ブロック１２の開放側端面１２ａに回路基板８０を接合すると、回路基板８０の中継電極パターン８１ａ，８２ａは、誘電体ブロック１２の浮き電極７４，７５に電気的に接続される。
【００５０】
以上の構成からなる誘電体フィルタ７１において、周波数シフト用コンデンサＣｓ１は、浮き電極７５と共振孔１３の内導体１６とが非導体形成部３２を挟んで対向することにより形成されている。同様に、周波数シフト用コンデンサＣｓ２は、浮き電極７４と共振孔１４の内導体１６とが非導体形成部３２を挟んで対向することにより形成されている。
【００５１】
従って、誘電体フィルタ７１は、図２に示した電気回路において結合調整用コンデンサＣ１１を外したものと略同様の等価回路を有することになる。この結果、誘電体フィルタ７１も小型化を図ることができ、前記第４実施形態のフィルタ５１と比較して、より一層の低背化が可能である。
【００５２】
［第６実施形態、図９］
前記第１〜第５実施形態は、誘電体ブロックの表面に形成した浮き電極により、周波数シフト用コンデンサを誘電体ブロック内に構成する誘電体フィルタについて説明した。しかしながら、浮き電極にも形状的な制約があるため、浮き電極では充分な静電容量が得られない場合がある。そこで、本第６実施形態では、より大きい静電容量を有する周波数シフト用コンデンサを内蔵した誘電体フィルタについて説明する。
【００５３】
図９に示すように、周波数可変誘電体フィルタ９１は、誘電体ブロック１２と、ＰＩＮダイオードＤ１１，Ｄ１２等を実装した回路基板８０と、所望の誘電率を有した絶縁部材９２，９３および金属ピン９４，９５にて構成されている。円柱状の絶縁部材９２，９３は、それぞれ中心軸部に金属ピン９４，９５が圧入された状態で、共振孔１４，１３に挿入される。回路基板８０は誘電体ブロック１２の開放側端面１２ａに臨むように配置され、絶縁部材９２，９３から突出している金属ピン９４，９５の頭部が、それぞれ回路基板８０のスルーホール８３に挿通され、はんだ付けされる。
【００５４】
以上の構成からなる誘電体フィルタ９１において、周波数シフト用コンデンサＣｓ１は、金属ピン９５と共振孔１３の内導体１６との間に静電容量が発生することにより、形成されている。同様に、周波数シフト用コンデンサＣｓ２は、金属ピン９４と共振孔１４の内導体１６との間に静電容量が発生することにより、形成されている。このように、周波数シフト用コンデンサＣｓ１，Ｃｓ２は、いわゆる同軸コンデンサの構造を有するので大きな静電容量を有することができる。誘電体フィルタ９１は、図２に示した電気回路において結合調整用コンデンサＣ１１を外したものと略同様の等価回路を有している。
【００５５】
なお、誘電体フィルタ９１において、入出力端子電極２１，２２を誘電体ブロック１２の表面に設ける替わりに、回路基板８０に設けてもよい。さらに、共振孔１３，１４の内導体１６に図５に示すような非導体形成部３２を設け、誘電体ブロック１２の開放側端面１２ａを外導体１７で覆うようにして電磁シールド性を向上させてもよい。
【００５６】
［第７実施形態、図１０］
第７実施形態は、浮き電極では充分な静電容量が得られない場合に、チップコンデンサで周波数シフト用コンデンサＣｓ１，Ｃｓ２を形成するようにしたものである。図１０に示すように、周波数可変誘電体フィルタ１０１は、誘電体ブロック１２と、ＰＩＮダイオードＤ１１，Ｄ１２等を実装した回路基板８０と、接続部材１０２，１０３とを備えている。接続部材１０２，１０３は、ばね性を有する金属板を打ち抜き、曲げ加工して形成されたものである。接続部材１０２，１０３は、ばね性を有する足部１０４を共振孔１４，１３に挿入することにより、内導体１６と電気的に接続するとともに、堅固に誘電体ブロック１２に固定される。
【００５７】
回路基板８０は誘電体ブロック１２の開放側端面１２ａに臨むように配置され、接続部材１０２，１０３の頭部がそれぞれ回路基板８０の裏面に設けた中継電極パターン８１ａ，８２ａにはんだ付けされる。この回路基板８０の表面には、中継電極パターン８１，８２，８８ａ，８８ｂ、電圧制御電極パターン８６およびグランドパターン８９ａ，８９ｂが設けられている。この回路基板８０には、ＰＩＮダイオードＤ１１，Ｄ１２およびインダクタＬ１１，Ｌ１２の他に、周波数シフト用コンデンサとしてのチップコンデンサＣｓ１，Ｃｓ２が実装されている。
【００５８】
［第８実施形態、図１１］
第８実施形態は、前記第１実施形態の誘電体フィルタ１１の段差１８の替わりに、凹部１１２を設けたものである。図１１に示すように、周波数可変誘電体フィルタ１１１は、誘電体ブロック１２の上面１２ｃに凹部１１２を設けている。
【００５９】
二つの浮き電極２４，２５は、外導体１７や電圧制御端子電極２３の一部と共に、それぞれ誘電体ブロック１２の上面１２ｃの凹部１１２内に形成され、外導体１７や他の電極２１〜２３に非導通の状態で形成されている。そして、その凹部１１２内にＰＩＮダイオードＤ１１，Ｄ１２と、インダクタＬ１１，Ｌ１２を搭載する。ＰＩＮダイオードＤ１１は外導体１７と浮き電極２４の間に電気的に接続される。ＰＩＮダイオードＤ１２は外導体１７と浮き電極２５の間に電気的に接続される。インダクタＬ１１は、浮き電極２４と２５の間に電気的に並列に接続される。インダクタＬ１２は浮き電極２５と電圧制御端子電極２３の間に電気的に接続される。
【００６０】
以上の構成からなる誘電体フィルタ１１１は、周波数シフト用コンデンサＣｓ１，Ｃｓ２をそれぞれ、誘電体ブロック１２の上面に設けた浮き電極２４，２５と共振孔１３，１４の内導体１６とで形成されている。また、ＰＩＮダイオードＤ１１，Ｄ１２とインダクタＬ１１，Ｌ１２を誘電体ブロック１２の上面１２ｃの凹部１１２内に搭載しているので、誘電体フィルタ１１１の小型化を図ることがでる。
【００６１】
［第９実施形態、図１２〜図１４］
図１２は、本発明に係る誘電体フィルタの第９実施形態を示す分解斜視図を示す。図１３は、図１２のＰＩＮダイオード搭載前のＸＩＩＩ−ＸＩＩＩ断面図を、図１４は、図１２のＰＩＮダイオード搭載前のＸＩＶ−ＸＩＶ断面図を示す。
【００６２】
図１２に示すように、周波数可変帯域通過の誘電体フィルタ１２１は、前記第１実施形態の誘電体フィルタ１１において、ＰＩＮダイオードＤ１１，Ｄ１２をそれぞれ共振孔１３，１４内に搭載したものである。具体的には、略直方体形状を有する単一の誘電体ブロック１２の外面に、外導体１７と、入力端子電極２１と、出力端子電極２２と、二つの浮き電極２４，２５が形成されている。そして、誘電体ブロック１２の上面１２ｃには段差１８が形成されており、低い方の段にインダクタＬ１１，Ｌ１２が搭載される。また、共振孔１３，１４内にはＰＩＮダイオードＤ１１，Ｄ１２が搭載される。共振孔１３，１４の開放側端面１２ａ側の孔径は、ＰＩＮダイオードＤ１１，Ｄ１２の搭載のため、短絡側端面１２ｂ側より大きい。
【００６３】
浮き電極２４，２５は、それぞれ誘電体ブロック１２の上面１２ｃの段差１８の低い方の段に、外導体１７や電圧制御端子電極２３に非導通の状態で形成されている。図１３に示すように、浮き電極２４，２５は、上面１２ｃから開放側端面１２ａ、共振孔１３，１４内の上部内壁面を経由して共振孔１３，１４の略中央の位置まで延在している。この浮き電極２４，２５は、共振孔１３，１４の略中央の位置において、共振孔１３，１４の内壁面を１周している。共振孔１３，１４の内導体１６はそれぞれ、非導体形成部３２を挟んで、共振孔１３，１４内に延在している浮き電極２４，２５と対向している。さらに、図１４に示すように、開放側端面１２ａの近傍において、外導体１７が共振孔１３，１４内の下部内壁面に延在している。
【００６４】
ＰＩＮダイオードＤ１１は、共振孔１３内の外導体１７と浮き電極２４の間に電気的に接続される。ＰＩＮダイオードＤ１２は、共振孔１４内の外導体１７と浮き電極２５の間に電気的に接続される。インダクタＬ１１は浮き電極２４と２５の間に電気的に接続される。インダクタＬ１２は浮き電極２５と電圧制御端子電極２３の間に電気的に接続される。
【００６５】
以上の構成からなる誘電体フィルタ１２１において、周波数シフト用コンデンサＣｓ１は、浮き電極２４と共振孔１３の内導体１６とが非導体形成部３２を挟んで対向することにより、形成されている。同様に、周波数シフト用コンデンサＣｓ２は、浮き電極２５と共振孔１４の内導体１６とが非導体形成部３２を挟んで対向することにより、形成されている。また、インダクタＬ１１，Ｌ１２を段差１８の低い方の段に搭載すると共に、ＰＩＮダイオードＤ１１，Ｄ１２をそれぞれ共振孔１３，１４内に搭載しているので、誘電体フィルタ１２１の小型化を図ることができる。
【００６６】
［第１０実施形態、図１５］
図１５に示すように、第１０実施形態は、前記第２実施形態の誘電体フィルタ３１の誘電体ブロック１２の開放側端面１２ａに凹部１３２を設けたものである。
【００６７】
浮き電極３４，３５は、外導体１７の一部と共に、それぞれ誘電体ブロック１２の開放側端面１２ａの凹部１３２内に、外導体１７や入出力端子電極２１，２２に非導通の状態で形成されている。浮き電極３５は開放側端面１２ａから底面１２ｆに跨っている。浮き電極３４，３５の一部は、共振孔１３，１４内に延在している。共振孔１３，１４の内導体１６はそれぞれ、開放側端面１２ａの近傍において、非導体形成部３２を挟んで、共振孔１３，１４内に延在している浮き電極３４，３５と対向している。
【００６８】
さらに、誘電体ブロック１２の開放側端面１２ａの凹部１３２内に、ＰＩＮダイオードＤ１１，Ｄ１２と結合調整用コンデンサＣ１１が搭載される。ＰＩＮダイオードＤ１１は外導体１７と浮き電極３４の間に電気的に接続される。ＰＩＮダイオードＤ１２は外導体１７と浮き電極３５の間に電気的に接続される。結合調整用コンデンサＣ１１は、浮き電極３４と３５の間に電気的に接続される。
【００６９】
以上の構成からなる誘電体フィルタ１３１において、周波数シフト用コンデンサＣｓ１は、浮き電極３４と共振孔１３の内導体１６とが非導体形成部３２を挟んで対向することにより、形成されている。同様に、周波数シフト用コンデンサＣｓ２は、浮き電極３５と共振孔１４の内導体１６とが非導体形成部３２を挟んで対向することにより、形成されている。また、ＰＩＮダイオードＤ１１，Ｄ１２と結合調整用コンデンサＣ１１を誘電体ブロック１２の開放側端面１２ａの凹部１３２内に搭載しているので、誘電体フィルタ１３１の小型化を図ることができる。
【００７０】
［第１１実施形態、図１６］
第１１実施形態は、本発明に係るアンテナ共用器の一実施形態を示すものである。図１６に示すように、アンテナ共用器１４１は、送信端子Ｔｘとアンテナ端子ＡＮＴの間に送信フィルタ１４２が電気的に接続し、受信端子Ｒｘとアンテナ端子ＡＮＴの間に受信フィルタ１４３が電気的に接続している。ここに、送信フィルタ１４２や受信フィルタ１４３として、前記第１〜第１０実施形態のフィルタ１１，３１，４１，５１，７１，９１，１０１，１１１，１２１，１３１を使用することができる。これらのフィルタ１１等を実装することにより、設計の自由度が大きくかつ小型化を図ることができるアンテナ共用器１４１を実現することができる。
【００７１】
［第１２実施形態、図１７］
第１２実施形態は、本発明に係る通信機装置の一実施形態を示すもので、携帯電話を例にして説明する。
【００７２】
図１７は携帯電話１５０のＲＦ部分の電気回路ブロック図である。図１７において、１５２はアンテナ素子、１５３はデュプレクサ、１６１は送信側アイソレータ、１６２は送信側増幅器、１６３は送信側段間用バンドパスフィルタ、１６４は送信側ミキサ、１６５は受信側増幅器、１６６は受信側段間用バンドパスフィルタ、１６７は受信側ミキサ、１６８は電圧制御発振装置（ＶＣＯ）、１６９はローカル用バンドパスフィルタである。
【００７３】
ここに、デュプレクサ１５３として、例えば前記第１１実施形態のアンテナ共用器１４１を使用することができる。また、送信及び受信側段間用バンドパスフィルタ１６３，１６６並びにローカル用バンドパスフィルタ１６９として、例えば第１〜第１０実施形態の誘電体フィルタ１１，３１，４１，５１，７１，９１，１０１，１１１，１２１，１３１を使用することができる。アンテナ共用器１４１や誘電体フィルタ１１等を実装することにより、ＲＦ部分の設計の自由度を向上させるとともに、小型の携帯電話を実現することができる。
【００７４】
［他の実施形態］
なお、本発明に係る誘電体フィルタ、アンテナ共用器及び通信機装置は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。電圧制御可能なリアクタンス素子として、ＰＩＮダイオードの他に、電界効果型トランジスタを用いてもよい。
【００７５】
【発明の効果】
以上の説明で明らかなように、本発明によれば、浮き電極が周波数シフト用コンデンサを形成するので、従来の周波数シフト用コンデンサ素子を省略することができる。そして、この浮き電極に、電圧制御可能なリアクタンス素子及び該リアクタンス素子を制御するための回路素子が電気的に接続される。これにより、リアクタンス素子を電圧制御してスイッチング動作させ、浮き電極にて形成された周波数シフト用コンデンサを接地したり、開放したりすることによって、フィルタの周波数特性を可変することができる。
【００７６】
また、複数の浮き電極間をリアクタンスを介して電気的に接続することにより、電圧制御可能なリアクタンス素子がＯＮ状態のときの共振器間の結合度合とＯＦＦ状態のときの共振器間の結合度合を、少ない部品点数で、かつ、少ない消費電流で、独立して設定することができる。この結果、設計の自由度が大きくかつ小型のアンテナ共用器や通信機装置を得ることができる。
【００７７】
また、本発明に係る誘電体フィルタは、複数の共振孔を設けた誘電体ブロックと、外部回路と接続するための入出力端子電極と、前記共振孔の内導体とは電気的に絶縁された状態で、前記各共振孔に挿入され、内導体との間にそれぞれ静電容量を形成する、前記入出力端子電極及びグランドに接続されていない複数の導体とを備え、前記各共振孔は電磁界結合されており、前記複数の導体とグランドとの間に、電圧制御可能なリアクタンス素子がそれぞれ電気的に接続され、前記複数の導体間がリアクタンスを介して電気的に接続され、前記リアクタンス素子が、前記誘電体ブロックの底面以外の外面に配設される回路基板に搭載されていることにより、共振孔の内導体と共振孔に挿入された導体とが周波数シフト用コンデンサを形成し、従来の周波数シフト用コンデンサ素子を不要にすることができる。
【００７８】
また、本発明に係る誘電体フィルタは、複数の共振孔を設けた誘電体ブロックと、外部回路と接続するための入出力端子電極と、前記各共振孔の内導体に電気的に接続され、前記入出力端子電極及びグランドに接続されていない複数の導体と、前記複数の導体に一方の電極がそれぞれ電気的に接続されたコンデンサ素子とを備え、前記各共振孔は電磁界結合されており、前記複数のコンデンサ素子の他方の電極とグランドとの間に、電圧制御可能なリアクタンス素子がそれぞれ電気的に接続され、前記複数のコンデンサ素子の他方の電極間がリアクタンスを介して電気的に接続され、前記コンデンサ素子及び前記リアクタンス素子が、前記誘電体ブロックの底面以外の外面に配設される回路基板に搭載されていることにより、回路基板にはリアクタンス素子の他に、リアクタンス素子を制御するための回路素子等を搭載することができ、小型化を図ることができる。
【００７９】
また、誘電体ブロックに段差及び凹部の少なくともいずれか一つを設け、該段差及び凹部に前記浮き電極を設けることにより、リアクタンス素子や回路素子が段差や凹部内に搭載され、誘電体フィルタを小型化することができる。
【図面の簡単な説明】
【図１】本発明に係る誘電体フィルタの第１実施形態を示す分解斜視図。
【図２】図１に示した誘電体フィルタの電気等価回路図。
【図３】ＰＩＮダイオードがＯＮ状態のときの動作を説明するための電気回路図。
【図４】ＰＩＮダイオードがＯＦＦ状態のときの動作を説明するための電気回路図。
【図５】本発明に係る誘電体フィルタの第２実施形態を示す分解斜視図。
【図６】本発明に係る誘電体フィルタの第３実施形態を示す分解斜視図。
【図７】本発明に係る誘電体フィルタの第４実施形態を示す分解斜視図。
【図８】本発明に係る誘電体フィルタの第５実施形態を示す分解斜視図。
【図９】本発明に係る誘電体フィルタの第６実施形態を示す分解斜視図。
【図１０】本発明に係る誘電体フィルタの第７実施形態を示す分解斜視図。
【図１１】本発明に係る誘電体フィルタの第８実施形態を示す分解斜視図。
【図１２】本発明に係る誘電体フィルタの第９実施形態を示す分解斜視図。
【図１３】図１２のＰＩＮダイオード搭載前のＸＩＩＩ−ＸＩＩＩ断面図。
【図１４】図１２のＰＩＮダイオード搭載前のＸＩＶ−ＸＩＶ断面図。
【図１５】本発明に係る誘電体フィルタの第１０実施形態を示す分解斜視図。
【図１６】本発明に係るアンテナ共用器の一実施形態を示す電気回路ブロック図。
【図１７】本発明に係る通信機装置の一実施形態を示す電気回路ブロック図。
【図１８】従来の誘電体フィルタを示す平面図。
【図１９】図１８に示した誘電体フィルタの電気回路図。
【符号の説明】
１１，３１，４１，５１，７１，９１，１０１，１１１，１２１，１３１…誘電体フィルタ
１２…誘電体ブロック
１２ｆ…底面
１３，１４…共振孔
１６…内導体
１７…外導体
１８…段差
２１…入力端子電極
２２…出力端子電極
２４，２５…浮き電極
６０，８０…回路基板
９２，９３…絶縁部材
９４，９５…金属ピン
１０２，１０３…接続部材
１１２，１３２…凹部
１４１…アンテナ共用器
１５０…携帯電話
１５３…デュプレクサ
Ｃ１１…コンデンサ（結合調整用素子）
Ｄ１１，Ｄ１２…ＰＩＮダイオード（電圧制御可能なリアクタンス素子）
Ｌ１１，Ｌ１２…インダクタ（リアクタンス素子を制御するための回路素子）
【図１】
0003613156.tif 000002
【図２】
0003613156.tif 000003
【図３】
0003613156.tif 000004
【図４】
0003613156.tif 000005
【図５】
0003613156.tif 000006
【図６】
0003613156.tif 000007
【図７】
0003613156.tif 000008
【図８】
0003613156.tif 000009
【図９】
0003613156.tif 000010
【図１０】
0003613156.tif 000011
【図１１】
0003613156.tif 000012
【図１２】
0003613156.tif 000013
【図１３】
0003613156.tif 000014
【図１４】
0003613156.tif 000015
【図１５】
0003613156.tif 000016
【図１６】
0003613156.tif 000017
【図１７】
0003613156.tif 000018
【図１８】
0003613156.tif 000019
【図１９】
0003613156.tif 000020