(57)【特許請求の範囲】
【請求項１】
電源・グランド間において負荷（２）に対し直列接続されたパワートランジスタ（３）と、
電源と前記パワートランジスタ（３）の制御端子の間に接続され、前記パワートランジスタ（３）の制御端子の電位を調整するためのバイポーラアナログ回路（３０）と、
駆動信号を入力して当該信号レベルを所定の電位に変換したものを前記バイポーラアナログ回路（３０）の駆動信号として出力するレベル変換用ＭＯＳロジック回路（５０）と、
電源が投入されたことに伴ない駆動電圧（Ｖｄｄ）が所定値以上になった時に反転する信号をベース端子に入力してこれによりオン動作して前記バイポーラアナログ回路（３０）を駆動停止状態にする強制停止用バイポーラトランジスタ（９０）と、
を集積化したことを特徴とする負荷駆動用半導体装置。
【請求項２】
電源・グランド間において負荷（２）に対し直列接続されたパワートランジスタ（３）と、
前記パワートランジスタ（３）の制御端子に接続され、前記パワートランジスタ（３）の制御端子の電位を調整するためのチャージポンプ（２０）と、
電源と前記チャージポンプ（２０）の間に接続され、駆動信号に基づいて前記チャージポンプ（２０）への電力供給を制御するバイポーラアナログ回路（３０）と、
駆動信号に基づいて前記チャージポンプ（２０）の昇圧動作を行わせるチャージポンプ駆動用ＭＯＳロジック回路（４０）と、
駆動信号を入力して当該信号レベルを所定の電位に変換したものを前記バイポーラアナログ回路（３０）の駆動信号として出力するレベル変換用ＭＯＳロジック回路（５０）と、
電源が投入されたことに伴ない駆動電圧（Ｖｄｄ）が所定値以上になった時に反転する信号をベース端子に入力してこれによりオン動作して前記バイポーラアナログ回路（３０）を駆動停止状態にする強制停止用バイポーラトランジスタ（９０）と、
を集積化したことを特徴とする負荷駆動用半導体装置。
【請求項３】
電源・グランド間において負荷（２）に対し電源側となるようにして直列接続されたハイサイドスイッチ用パワートランジスタ（３）と、
前記パワートランジスタ（３）の制御端子に接続され、前記パワートランジスタ（３）の制御端子の電位を調整するためのチャージポンプ（２０）と、
電源と前記チャージポンプ（２０）の間に接続され、駆動信号に基づいて前記チャージポンプ（２０）への電力供給を制御するバイポーラアナログ回路（３０）と、
駆動信号に基づいて前記チャージポンプ（２０）の昇圧動作を行わせるチャージポンプ駆動用ＭＯＳロジック回路（４０）と、
駆動信号を入力して当該信号レベルを所定の電位に変換したものを前記バイポーラアナログ回路（３０）の駆動信号として出力するレベル変換用ＭＯＳロジック回路（５０）と、
電源が投入されたことに伴ない駆動電圧（Ｖｄｄ）が所定値以上になった時に反転する信号をベース端子に入力してこれによりオン動作して前記バイポーラアナログ回路（３０）を駆動停止状態にする強制停止用バイポーラトランジスタ（９０）と、
を集積化したことを特徴とする負荷駆動用半導体装置。
【請求項４】
前記レベル変換用ＭＯＳロジック回路（５０）は、
定電流回路（５１）と、
前記定電流回路（５１）と直列に接続され、オン／オフ動作にて所定の電位の信号を前記バイポーラアナログ回路（３０）の駆動信号として出力するＭＯＳトランジスタ（５２）と、
駆動信号を入力して前記ＭＯＳトランジスタ（５２）のゲート端子に出力するインバータ（５３）と、
を具備していることを特徴とする請求項１〜３のいずれか１項に記載の負荷駆動用半導体装置。
【請求項５】
前記インバータ（５３）はＣＭＯＳインバータである請求項４に記載の負荷駆動用半導体装置。
【請求項６】
前記パワートランジスタはＭＯＳＦＥＴまたはＩＧＢＴである請求項１〜５のいずれか１項に記載の負荷駆動用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は負荷駆動用半導体装置に関するものである。
【０００２】
【従来の技術】
図１には、負荷駆動回路の一例を示す。電源１にスイッチＳＷ１を介してパワートランジスタ（ＮチャネルＭＯＳ）３と負荷２が接続されている。詳しくは、電源・グランド間において負荷２に対しパワートランジスタ３が電源側となるようにして接続され、パワートランジスタ３をハイサイドスイッチとして用いている。このパワートランジスタ３を含めて複合ＩＣ化されており、パワートランジスタ３とゲート駆動回路４とクロック発生回路５と信号処理用ロジック回路８と定電圧回路６とパワーオンリセット回路７が１チップ上に集積化されている。また、ゲート駆動回路４においてはバイポーラアナログ回路とＣＭＯＳロジック回路が集積化されている。そして、マイコン１０と信号処理用ロジック回路８との間でデータの授受が行われ、信号処理用ロジック回路８からゲート駆動回路４に対し駆動信号が送られ、同信号にてパワートランジスタ３がオンして負荷２が通電される。一方、パワーオンリセット回路７からの信号（パワーオンリセット信号）によりパワーオン時には信号処理用ロジック回路８を停止させることができる。
【０００３】
ところが、このような複合ＩＣとした場合、電源が投入された時にはパワーオンリセット回路７により信号処理用ロジック回路８は確実に停止できるが、ゲート駆動回路４においてはＣＭＯＳロジック回路とバイポーラアナログ回路が混在しているため駆動を停止することができない場合がある。詳しくは、電源耐圧制限からバイポーラアナログ回路（バイポーラトランジスタ）を使用しており、駆動信号（デジタル信号）にてバイポーラトランジスタを駆動させるためにはレベル変換用ＭＯＳロジック回路が必要である。このＭＯＳロジック回路を用いた場合において電源が投入された時にレベル変換用ＭＯＳロジック回路が機能する前にバイポーラアナログ回路のトランジスタが動作してパワーＭＯＳトランジスタ３がハーフオンし負荷２に電流が流れてしまう。
【０００４】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、パワートランジスタとバイポーラアナログ回路とＭＯＳロジック回路を集積化した複合ＩＣにおいて、電源が投入された時にパワートランジスタを確実にオフ状態にして負荷の駆動を停止することができる負荷駆動用半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明によれば、レベル変換用ＭＯＳロジック回路において駆動信号のレベルが所定の電位に変換され、バイポーラアナログ回路の駆動信号として出力される。この信号により、バイポーラアナログ回路においてパワートランジスタの制御端子の電位が調整され、パワートランジスタがオンして負荷が通電される。
【０００６】
このように駆動信号はレベル変換用ＭＯＳロジック回路を介してバイポーラアナログ回路に伝わりパワートランジスタがオンするが、電源が投入された時においてレベル変換用ＭＯＳロジック回路が機能する前にバイポーラアナログ回路のトランジスタが動作する場合においては駆動信号が出されていないにもかかわらずパワートランジスタの制御端子の電位が上昇してパワートランジスタがハーフオン状態になろうとする。
【０００７】
これに対し、本発明においては、強制停止用バイポーラトランジスタが、電源が投入されたことに伴ない駆動電圧が所定値以上になった時に反転する信号をベース端子に入力してこれによりオン動作してバイポーラアナログ回路を駆動停止状態にする。その結果、パワートランジスタの制御端子の電位が上昇することが回避され、パワートランジスタはオフ状態を維持する。
【０００８】
このようにして、パワートランジスタとバイポーラアナログ回路とＭＯＳロジック回路を集積化した複合ＩＣにおいて、電源が投入された時にパワートランジスタを確実にオフ状態にして負荷の駆動を停止することができる。
【０００９】
請求項２，３に記載の発明によれば、レベル変換用ＭＯＳロジック回路において駆動信号のレベルが所定の電位に変換され、バイポーラアナログ回路の駆動信号として出力される。この信号により、バイポーラアナログ回路においてチャージポンプへの電力供給が制御される。一方、駆動信号に基づいてチャージポンプ駆動用ＭＯＳロジック回路はチャージポンプの昇圧動作を行わせる。このようしてチャージポンプが作動してパワートランジスタの制御端子の電位が調整され、パワートランジスタがオンして負荷が通電される。
【００１０】
このように駆動信号はレベル変換用ＭＯＳロジック回路を介してバイポーラアナログ回路に伝わりパワートランジスタがオンするが、電源が投入された時においてレベル変換用ＭＯＳロジック回路が機能する前にバイポーラアナログ回路のトランジスタが動作する場合においては駆動信号が出されていないにもかかわらずパワートランジスタの制御端子の電位が上昇してパワートランジスタがハーフオン状態になろうとする。
【００１１】
これに対し、本発明においては、強制停止用バイポーラトランジスタが、電源が投入されたことに伴ない駆動電圧が所定値以上になった時に反転する信号をベース端子に入力してこれによりオン動作してバイポーラアナログ回路を駆動停止状態にする。その結果、パワートランジスタの制御端子の電位が上昇することが回避され、パワートランジスタはオフ状態を維持する。
【００１２】
このようにして、パワートランジスタとバイポーラアナログ回路とＭＯＳロジック回路を集積化した複合ＩＣにおいて、電源が投入された時にパワートランジスタを確実にオフ状態にして負荷の駆動を停止することができる。
【００１３】
ここで、請求項３に記載のように、パワートランジスタをハイサイドスイッチとして用いた場合に適用すると、実用上好ましいものとなる。
また、請求項４に記載のように、レベル変換用ＭＯＳロジック回路は、定電流回路と、定電流回路と直列に接続され、オン／オフ動作にて所定の電位の信号をバイポーラアナログ回路の駆動信号として出力するＭＯＳトランジスタと、駆動信号を入力してＭＯＳトランジスタのゲート端子に出力するインバータと、を具備している場合においては、電源が投入された時において、ＭＯＳトランジスタの閾値電圧Ｖｔまでは同トランジスタが正常に機能していないため、バイポーラアナログ回路でのバイポーラトランジスタのベース端子へは当該ＭＯＳトランジスタの閾値電圧Ｖｔに達するタイミングよりも早く機能する定電流回路から電流が供給され、バイポーラアナログ回路でのバイポーラトランジスタのベース端子の電圧が上昇してトランジスタ・オンとなってしまい、これによりチャージポンプを介してパワートランジスタのゲート電位が上昇してパワートランジスタがハーフオン状態になろうとする。この不具合を回避することができる。
【００１４】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
全体構成は図１と同様である。
【００１５】
図１において、電源（バッテリ）１のプラス端子にはスイッチＳＷ１を介してパワーＭＯＳトランジスタ（ＮチャネルＭＯＳ）３のドレイン端子が接続されている。電源（バッテリ）１の定格電圧ＶＢは１４ボルトである。また、パワーＭＯＳトランジスタ３のソース端子は負荷２を介して接地されている。このように、電源・グランド間において負荷２に対しパワーＭＯＳトランジスタ３が電源側となるように直列接続され、パワーＭＯＳトランジスタ３をハイサイドスイッチとして用いている。
【００１６】
このパワーＭＯＳトランジスタ３を含めて複合ＩＣ化されており、負荷駆動用半導体装置を構成している。この負荷駆動用半導体装置（ＩＣ）において、同一チップ内にパワーＭＯＳトランジスタ３とゲート駆動回路４とクロック発生回路５と信号処理用ロジック回路８と定電圧回路６とパワーオンリセット回路７が集積化されている。パワーＭＯＳトランジスタ３のゲート端子にはゲート駆動回路４が接続されている。ゲート駆動回路４はスイッチＳＷ１を介して電源１のプラス端子と接続されている。また、ゲート駆動回路４はクロック発生回路５と接続され、同回路５からクロック信号を入力する。定電圧回路６はスイッチＳＷ１を介して電源１のプラス端子と接続され、電源１からの電源電圧ＶＢの供給にて駆動電圧Ｖｄｄを生成して各回路に供給する。より具体的には、１４ボルトの電源電圧ＶＢから駆動電圧Ｖｄｄとして５ボルトを生成して各回路に供給する。
【００１７】
複合ＩＣにおけるハイサイドスイッチ用パワーＭＯＳトランジスタ３の駆動回路は駆動の容易さから、ＣＭＯＳによる駆動がほとんどである。
パワーオンリセット回路７の具体的構成を図３に示す。図３において、駆動電圧（定電圧）Ｖｄｄはグランド間に設けた抵抗１００，１０１の直列回路により分圧される。また、駆動電圧（定電圧）Ｖｄｄがグランド間において抵抗１０２とバイポーラトランジスタ１０３との直列回路に印加され、バイポーラトランジスタ１０３のベース端子に前述の分圧した電圧が印加される。そして、駆動電圧Ｖｄｄが充分に高いときにはバイポーラトランジスタ１０３がオン状態であり、パワーオンリセット回路７の出力がＬレベルとなっている。これに対し、駆動電圧Ｖｄｄが所定電圧よりも低下すると、バイポーラトランジスタ１０３がオフし、パワーオンリセット回路７の出力がＨレベルとなる。Ｈレベルのときリセットがかかることになる。
【００１８】
図１の信号処理用ロジック回路８にはマイコン１０が接続されている。マイコン１０はセンサ信号等を入力するとともに信号処理用ロジック回路８とデータの授受を行う。そして、信号処理用ロジック回路８はゲート駆動回路４に対し駆動信号を送る。この駆動信号により、パワーＭＯＳトランジスタ３がオンして負荷２が通電されることになる。
【００１９】
また、信号処理用ロジック回路８にはパワーオンリセット回路７が接続され、信号処理用ロジック回路８はパワーオンリセット回路７からパワーオンリセット信号（Ｈレベル）が送られるとリセットされる。
【００２０】
図１のゲート駆動回路４における本実施形態の構成を図２に示す。
図２において、ゲート駆動回路４は、チャージポンプ２０とバイポーラアナログ回路３０とチャージポンプ駆動用ＣＭＯＳロジック回路（広義のＭＯＳロジック回路）４０とレベル変換用ＣＭＯＳロジック回路（広義のＭＯＳロジック回路）５０とゲート放電回路６０を具備している。
【００２１】
チャージポンプ２０に関して、ダイオード２１，２２，２３，２４，２５が直列に接続され、その一端にはパワーＭＯＳトランジスタ３のゲート端子が接続されるとともに他端が電源１のプラス端子側となっている。ダイオード２１，２２間にはコンデンサ２６の一端が、ダイオード２２，２３間にはコンデンサ２７の一端が、ダイオード２３，２４間にはコンデンサ２８の一端が、ダイオード２４，２５間にはコンデンサ２９の一端が、それぞれ接続されている。このようにチャージポンプ２０は、パワーＭＯＳトランジスタ３のゲート端子（制御端子）に接続され、パワーＭＯＳトランジスタ３のゲート端子の電位を調整するためのものである。
【００２２】
バイポーラアナログ回路３０に関して、電源（ＶＢ）とグランド間においてバイポーラトランジスタ３１と抵抗３２とバイポーラトランジスタ３３が直列に接続されている。バイポーラトランジスタ３１と抵抗３２の間の点α１は前述のダイオード２１と接続されている。また、Ｖｄｄ端子とグランド間において定電流回路３４とＭＯＳトランジスタ３５が直列に接続されている。定電流回路３４とＭＯＳトランジスタ３５の間の点α２は前述のバイポーラトランジスタ３３のベース端子と接続されている。さらに、電源（ＶＢ）とグランド間において抵抗３６，３７，３８とバイポーラトランジスタ（ＮＰＮトランジスタ）３９が直列に接続されている。抵抗３７，３８間の点α３は前述のバイポーラトランジスタ３１のベース端子と接続されている。このようにバイポーラアナログ回路３０は、電源（ＶＢ）とパワーＭＯＳトランジスタ３のゲート端子の間に接続され、パワーＭＯＳトランジスタ３のゲート端子の電位を調整するためのものである。詳しくは、バイポーラアナログ回路３０は、電源（ＶＢ）とチャージポンプ２０の間に接続され、駆動信号に基づいてチャージポンプ２０への電力供給を制御するためのものである。
【００２３】
チャージポンプ駆動用ＣＭＯＳロジック回路４０に関して、同回路４０はアンドゲート４１とインバータ４２〜４５を備えている。そして、駆動信号がインバータ４４，４５を介して前述のＭＯＳトランジスタ３５のゲート端子および後記するＭＯＳトランジスタ６５のゲート端子に入力されるようになっている。また、駆動信号がアンドゲート４１の一方の入力端子に入力される。アンドゲート４１の他方の入力端子にはクロック信号が入力される。アンドゲート４１の出力端子はインバータ４２を介してコンデンサ２７，２９と接続されている。また、アンドゲート４１の出力端子は、インバータ４２，４３を介してコンデンサ２６，２８と接続されている。
【００２４】
レベル変換用ＣＭＯＳロジック回路５０に関して、同回路５０は、定電流回路５１とＮチャネルＭＯＳトランジスタ５２とインバータ５３を具備している。Ｖｄｄ端子とグランド間において定電流回路５１とＮチャネルＭＯＳトランジスタ５２が直列に接続されている。定電流回路５１とＭＯＳトランジスタ５２の間の点α４は前述のバイポーラトランジスタ３９のベース端子と接続されている。一方、駆動信号がインバータ５３を介してＭＯＳトランジスタ５２のゲート端子に入力されるようになっている。そして、ＭＯＳトランジスタ５２のオン／オフ動作にて所定の電位の信号がバイポーラアナログ回路３０の駆動信号として出力される。インバータ５３は図４に示すようにＣＭＯＳインバータであって、Ｖｄｄ端子とグランド間においてＰＭＯＳとＮＭＯＳが直列に接続されている。そして、インバータ５３は駆動信号を入力してレベルを反転した信号をＭＯＳトランジスタ５２のゲート端子に出力する。このように、レベル変換用ＣＭＯＳロジック回路５０は、駆動信号を入力して当該信号レベルを所定の電位に変換したものをバイポーラアナログ回路３０の駆動信号として出力する。
【００２５】
図２のチャージポンプ駆動用ＣＭＯＳロジック回路４０は駆動信号に基づいてチャージポンプ２０の昇圧動作を行わせて電源電圧ＶＢ＝１４ボルトを２４ボルトに昇圧する。詳しくは、駆動信号（Ｈレベルの信号）の入力にて、レベル変換用ＣＭＯＳロジック回路５０のＭＯＳトランジスタ５２がオフ→トランジスタ３９がオン→トランジスタ３１がオンする。また、駆動信号の入力にて、バイポーラアナログ回路３０のトランジスタ３５がオン→トランジスタ３３がオフする。よって、電源電圧ＶＢがトランジスタ３１を介してチャージポンプ２０に印加される。さらに、駆動信号とクロック信号によるアンドゲート４１の出力によって位相をズラしながらコンデンサ２６，２７，２８，２９を通して昇圧されていき、２４ボルトがパワーＭＯＳトランジスタ３のゲート端子に印加される。
【００２６】
図２のゲート放電回路６０に関して、パワーＭＯＳトランジスタ３のゲート端子とグランド間において抵抗６１，６２とバイポーラトランジスタ６３が直列に接続されている。また、Ｖｄｄ端子とグランド間において定電流回路６４とＭＯＳトランジスタ６５が直列に接続されている。ＭＯＳトランジスタ６５に対しバイポーラトランジスタ６６が並列に接続されている。このバイポーラトランジスタ６６のベース端子とバイポーラトランジスタ６３のベース端子が接続されるとともに、両トランジスタ６３，６６のベース端子はバイポーラトランジスタ６６のコレクタ端子と接続されている。トランジスタ６６，６３にてカレントミラー回路が構成されている。ＭＯＳトランジスタ６５のゲート端子には前述のインバータ４４，４５を介して駆動信号が入力される。一方、パワーＭＯＳトランジスタ３のゲート・ソース間において、バイポーラトランジスタ６７と抵抗６８が直列に接続されるとともに、抵抗６９とバイポーラトランジスタ７０が直列に接続され、かつ、バイポーラトランジスタ７０のベース端子はバイポーラトランジスタ６７のコレクタ端子と接続されている。バイポーラトランジスタ６７のベース端子は抵抗６１，６２間の点α５と接続されている。
【００２７】
そして、駆動信号の入力にてトランジスタ６５がオン→トランジスタ６６，６３，６７，７０がオフする。さらに、駆動信号の入力が終了すると、トランジスタ６５がオフ→トランジスタ６６，６３がオン→トランジスタ６７，７０がオンしてパワーＭＯＳトランジスタ３のゲート電荷が早期に放電される。
【００２８】
図２でのパワーＭＯＳトランジスタ３の周辺構成として、パワーＭＯＳトランジスタ３のドレイン・ゲート間において、ダイオード８１，８２、抵抗８３が直列に接続され、これらの素子８１，８２，８３によりサージから保護される。詳しくは、パワーＭＯＳトランジスタ３のドレイン端子（電源側）にサージ電圧が印加されると、パワーＭＯＳトランジスタ３のゲート電位が上昇してトランジスタ・オンとなり、サージ電流がパワーＭＯＳトランジスタ３を介してグランド側に抜ける。これによりパワーＭＯＳトランジスタ３を保護することができる。
【００２９】
また、パワーＭＯＳトランジスタ３のゲート・ソース間において、ダイオード８４，８５が直列に接続され、クランプ回路として機能して定電圧を作る。パワーＭＯＳトランジスタ３のゲート・ソース間において抵抗８６が接続され、トランジスタ３のオフ時にゲート電圧放電に寄与する。
【００３０】
また、前述のバイポーラアナログ回路３０のバイポーラトランジスタ３９のベース端子はバイポーラトランジスタ（ＮＰＮトランジスタ）９０を介してグランドと接続されている。バイポーラトランジスタ９０のベース端子は抵抗９１を介してパワーオンリセット回路７（図１参照）と接続されている。そして、バイポーラトランジスタ９０のベース端子にはパワーオンリセット信号が、電源が投入されたことに伴ない駆動電圧Ｖｄｄが所定値以上になった時に反転する信号として入力される。
【００３１】
次に、このように構成した負荷駆動回路（負荷駆動用半導体装置）の作用を説明する。
図５には、タイミングチャートを示す。この図５において、図１の電源スイッチＳＷ１の状態、駆動電圧Ｖｄｄ、パワーオンリセット信号、図４のＭＯＳトランジスタ５２のゲート電圧、バイポーラトランジスタ３９のベース端子への通電電流、バイポーラトランジスタ３９のオン・オフ状態、図２のバイポーラトランジスタ９０のオン・オフ状態を、それぞれ示す。
【００３２】
駆動信号とクロック信号が入力された場合に、レベル変換用ＣＭＯＳロジック回路５０において駆動信号のレベルが所定の電位に変換され、バイポーラアナログ回路３０の駆動信号として出力される。この信号により、バイポーラアナログ回路３０においてチャージポンプ２０への電力供給が制御される。また、駆動信号に基づいて図２のチャージポンプ駆動用ＣＭＯＳロジック回路４０はチャージポンプ２０の昇圧動作を行わせる。このようしてチャージポンプ２０が作動してパワーＭＯＳトランジスタ３のゲート端子の電位が調整され（昇圧した電圧が印加され）、パワーＭＯＳトランジスタ３がオンして負荷２が通電（駆動）される。従って、駆動信号が入力されていない場合にはパワーＭＯＳトランジスタ３がオフしていることになる。
【００３３】
一方、図５のｔ１のタイミングで図１の電源スイッチＳＷ１がオンされると、定電圧回路６の出力電圧（駆動電圧）Ｖｄｄは徐々に上昇していく。そして、パワーオンリセット回路７においては定電圧回路６からの駆動電圧Ｖｄｄが所定値（例えば３ボルト）になると（図５のｔ２のタイミング）、Ｌレベルに反転する。
【００３４】
また、図４に示すようにレベル変換用ＣＭＯＳロジック回路５０のインバータ５３はＣＭＯＳ構成となっており、同インバータ５３においては定電圧回路６からの電圧Ｖｄｄの供給を受けて、出力として図５に示すようにＭＯＳトランジスタ５２のゲート電圧を徐々に上げていく。そして、ＭＯＳトランジスタ５２のゲート電圧が閾値電圧Ｖｔになると（図５のｔ４のタイミング）、図４のＭＯＳトランジスタ５２がオンしてバイポーラトランジスタ３９がオフ状態になり、これによりバイポーラトランジスタ３１がオフ状態となりパワーＭＯＳトランジスタ３のゲート側に電力供給が行われない。
【００３５】
しかし、レベル変換用ＣＭＯＳロジック回路５０の定電流回路５１においては定電圧回路６からの電圧Ｖｄｄの供給を受けてバイポーラトランジスタ３９のベースへの通電電流が図５に示すように流れる。そして、ＭＯＳトランジスタ５２のゲート電圧が閾値電圧Ｖｔになる前の図５のｔ３のタイミングにおいて図４のバイポーラトランジスタ３９がオン状態になろうとする。これは、ＭＯＳトランジスタ５２の閾値電圧Ｖｔとバイポーラトランジスタ３９のベース・エミッタ電圧特性（Ｖｂｅ特性）のアンマッチにより生じるものである。このバイポーラトランジスタ３９のオンに伴ないバイポーラトランジスタ３１がオンしパワーＭＯＳトランジスタ３のゲート側に電力供給が行われようとする。これが行われると、パワーＭＯＳトランジスタ３のゲート電位が上昇し、図２の抵抗８６を介してパワーＭＯＳトランジスタ３のゲート・ソース間に電位差が生じ、同トランジスタ３がハーフオン状態になる。その結果、負荷２に不要な電流が流れてしまう。
【００３６】
このようにして、ＣＭＯＳ構成のインバータ５３への駆動信号の送出を停止しているにもかかわらずトランジスタ５２の不定状態が発生するためハイサイドスイッチ用パワーＭＯＳトランジスタ３がオンする状態になり、負荷２に電流が流れ、使用システムでの誤動作が発生する場合がある。そして、この誤動作の発生はダイアグ機能が働き、システムの停止を招くこともある。
【００３７】
つまり、駆動信号はレベル変換用ＣＭＯＳロジック回路５０を介してバイポーラアナログ回路３０に伝わりパワーＭＯＳトランジスタ３がオンするが、電源スイッチＳＷ１をオンした時（電源が投入された時）においては次のようになる。レベル変換用ＣＭＯＳロジック回路５０のインバータ５３の立ち上がり（正常動作可能時期）が定電流回路５１の立ち上がりよりも遅い場合、駆動信号が出されていないにもかかわらずバイポーラアナログ回路３０のトランジスタ３９のオン動作にてパワーＭＯＳトランジスタ３のゲート端子の電位が上昇しようとする。広義には、レベル変換用ＣＭＯＳロジック回路５０が機能する前にバイポーラアナログ回路３０のトランジスタ３９がオン動作する場合には駆動信号が出されていないにもかかわらずパワーＭＯＳトランジスタ３のゲート電圧の上昇を招く。これによりパワーＭＯＳトランジスタ３がハーフオン状態になろうとする。
【００３８】
ここで、本実施形態においては、図２のバイポーラトランジスタ９０のベース端子に対しパワーオンリセット回路７からのＬレベル信号が入力され図５に示すようにｔ２のタイミングにて同トランジスタ９０がオンする。これにより図２のバイポーラトランジスタ３９のベース電位がグランド電位になりトランジスタ・オフになる（トランジスタ３９，３１がオフ）。即ち、本半導体装置（ＩＣ）は強制停止用バイポーラトランジスタ９０を集積化しており、このトランジスタ９０が、電源が投入されたことに伴ない駆動電圧Ｖｄｄが所定値以上になった時に反転する信号をベース端子に入力してこれによりオン動作してバイポーラアナログ回路３０を駆動停止状態にする。その結果、パワーＭＯＳトランジスタ３のゲート端子の電位が上昇することが回避され、パワーＭＯＳトランジスタ３はオフ状態を維持する。つまり、バイポーラトランジスタ３９はオフ状態を維持し、パワーＭＯＳトランジスタ３がハーフオン状態になることを回避することができる。このようにして、パワーＭＯＳトランジスタ３とバイポーラアナログ回路３０とＣＭＯＳロジック回路４０，５０を集積化した複合ＩＣにおいて、電源が投入された時にパワーＭＯＳトランジスタ３を確実にオフ状態にして負荷２の駆動を停止することができる。
【００３９】
このように、通常、ロジック回路を使用しているシステムでは、バッテリ（電源）１を利用してシステム内に定電圧（５ボルト）を発生させてロジック回路を駆動する。そのため、電源が投入された時（立ち上がり時）はロジック回路保護の目的でバッテリ供給後に定電圧（駆動電圧）が立ち上がることになる。その時、チャージポンプ駆動のためのＮチャネルＭＯＳトランジスタ５２の閾値電圧Ｖｔまでは同トランジスタ５２が正常に機能していない。そのため、ＮＰＮトランジスタ３９のベース端子へはＮチャネルＭＯＳトランジスタ５２の閾値電圧Ｖｔに達するタイミングよりも早く機能する定電流回路５１から電流が供給される。そして、バイポーラアナログ回路３０でのバイポーラトランジスタ３９のベース端子の電圧が上昇してトランジスタ・オンとなってしまう（チャージポンプ２０が駆動状態となってしまう）。ただし、クロック動作はオフのため、昇圧動作はしない。しかしながら、前述のトランジスタ３９のオンにてチャージポンプ２０を介してハイサイドスイッチ用パワーＭＯＳトランジスタ３のゲート端子には電源電圧ＶＢが印加される。これにより、ゲート・ソース間のオフ抵抗８６を通して電流が流れ、結果的にゲート・ソース間に電圧が印加され（ゲート電圧が上昇して）、わずかにオンするハーフオン状態が発生しようとする。このように、レベル変換用ＣＭＯＳロジック回路５０において、ＭＯＳトランジスタ５２の閾値電圧Ｖｔと、バイポーラアナログ回路３０でのトランジスタ３９のベース・エミッタ電圧特性（Ｖｂｅ特性）のアンマッチから希望する出力状態にならない場合が発生する。
【００４０】
ここで、本実施形態においては、上記のような状態でも確実にバイポーラトランジスタ３９をオフさせるためにＮＰＮトランジスタ９０を設けており、パワーオンリセット回路７からの信号によりＮＰＮトランジスタ９０がオンする。よって、ＮチャネルＭＯＳトランジスタ５２が不定状態であってもＮＰＮトランジスタ９０はオン状態を維持しているため、ＮＰＮトランジスタ３９（およびトランジスタ３１）を確実にオフ状態にすることができる。つまり、トランジスタ９０を駆動する信号として、通常のＢｉＣＭＯＳのＩＣであればＣＭＯＳの初期状態を確定するために使用するパワーオンリセット信号を利用しており、この信号は、パワーオンリセット電圧以上となると反転するため、この信号をトランジスタ９０のベース信号として使用する。
【００４１】
これまで説明したものの他にも下記のように実施してもよい。
パワートランジスタはＭＯＳＦＥＴの他にもＩＧＢＴやバイポーラトランジスタでもよい。
【００４２】
また、パワートランジスタをオン・オフするための回路としてチャージポンプを用いたゲート駆動回路を示したが、チャージポンプを用いない回路構成とした場合にも適用することができる。つまり、図２のチャージポンプ２０とチャージポンプ駆動用ＣＭＯＳロジック回路４０が無く、バイポーラアナログ回路３０とレベル変換用ＣＭＯＳロジック回路５０とを集積化した場合に適用してもよい。この場合には、レベル変換用ＣＭＯＳロジック回路５０において駆動信号のレベルが所定の電位に変換され、バイポーラアナログ回路３０の駆動信号として出力される。この信号によりバイポーラアナログ回路３０においてパワーＭＯＳトランジスタ３の制御端子の電位が調整され、パワーＭＯＳトランジスタ３がオンして負荷が通電される。このような回路構成とした場合にも強制停止用バイポーラトランジスタ９０により電源が投入された時にパワートランジスタを確実にオフ状態にして負荷の駆動を停止することができる。
【００４３】
さらに、パワートランジスタはハイサイドスイッチとして用いたが、ローサイドスイッチとして用いる場合に適用してもよい。
また、これまでの説明では電源スイッチＳＷ１のオン操作（パワーオン操作）により半導体装置（ＩＣ）に電源が投入された時について述べたが、他にも、電源電圧の低下から復帰した場合、あるいは電源電圧が瞬断した場合においてもパワー素子のハーフオンによる誤動作を防止することができる。要は、半導体装置（ＩＣ）に電源が投入された時に有用である。
【図面の簡単な説明】
【図１】負荷駆動回路の構成図。
【図２】実施の形態におけるゲート駆動回路およびその周辺の回路構成図。
【図３】パワーオンリセット回路の構成図。
【図４】レベル変換用ＭＯＳロジック回路およびその周辺の回路構成図。
【図５】作用を説明するためのタイミングチャート。
【符号の説明】
１…電源、２…負荷、３…パワーＭＯＳトランジスタ、２０…チャージポンプ、３０…バイポーラアナログ回路、４０…チャージポンプ駆動用ＣＭＯＳロジック回路、５０…レベル変換用ＣＭＯＳロジック回路、５１…定電流回路、５２…ＭＯＳトランジスタ、５３…インバータ、９０…強制停止用バイポーラトランジスタ。
【図１】
0003678208.tif 000002
【図２】
0003678208.tif 000003
【図３】
0003678208.tif 000004
【図４】
0003678208.tif 000005
【図５】
0003678208.tif 000006