(57)【特許請求の範囲】
【請求項１】
半導体素子を搭載するための半導体パッケージであって、
前記半導体素子が搭載される部分に対応した箇所に、該半導体素子の搭載により占有される面積よりも大きな面積の開口部を有すると共に、耐熱性を有する枠状の板材の一方の面に受動素子が形成された構造体と、
前記受動素子を搭載するための第１の電気的接続手段及び前記半導体素子を搭載するための第２の電気的接続手段を同一面側に有する樹脂配線板とを備え、
前記構造体の一方の面側と前記樹脂配線板とが前記第１の電気的接続手段を介して接合されていることを特徴とする半導体パッケージ。
【請求項２】
前記耐熱性を有する枠状の板材が、金属板により形成されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記構造体と前記樹脂配線板とが、更に絶縁性の接着剤により接合されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記第１及び第２の電気的接続手段が、はんだバンプ、金バンプ又は異方性導電膜であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
半導体素子を搭載するための半導体パッケージの製造方法であって、  耐熱性を有する板材の一方の面に、薄膜法又は厚膜法により、少なくとも電極層を有する受動素子を形成する第１の工程と、
前記受動素子を搭載するための第１の接続端子と前記半導体素子を搭載するための第２の接続端子を同一面側に有する樹脂配線板を作製する第２の工程と、
前記板材の上に前記受動素子が形成された構造体と前記樹脂配線板とを、前記受動素子の電極層が前記第１の接続端子に対応するようにして接合する第３の工程とを含むことを特徴とする半導体パッケージの製造方法。
【請求項６】
前記第１の工程において前記受動素子を２００℃以上の温度で形成することを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項７】
前記第１の工程において、前記耐熱性を有する板材として、前記半導体素子が搭載される部分に対応した箇所に、該半導体素子の搭載により占有される面積よりも大きな面積の開口部を有するように枠状に加工された金属板を用いることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項８】
前記第３の工程において、更に絶縁性の接着剤を用いて前記構造体と前記樹脂配線板とを接合することを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項９】
前記第１及び第２の接続端子として、はんだバンプ又は金バンプを形成することを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項１０】
請求項９に記載の接続端子に代えて、異方性導電膜を用いて前記第１及び第２の接続端子を形成することを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項１１】
請求項１から４のいずれか一項に記載の半導体パッケージに前記第２の電気的接続手段を介して半導体素子が搭載されていることを特徴とする半導体装置。
【請求項１２】
請求項５から１０のいずれか一項に記載の半導体パッケージの製造方法によって製造された半導体パッケージに前記第２の接続端子を介して半導体素子が搭載されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載するのに供されるパッケージ（以下「半導体パッケージ」と称する）及びその製造方法並びに半導体装置に関し、より詳細には、半導体パッケージ内に容量素子等の受動素子を薄膜法等により形成する際にその成膜を安定して行うのに有用な技術に関する。
【０００２】
【従来の技術】
近年、半導体素子（チップ）の高集積化の要求に伴い、これを搭載する半導体パッケージについても配線の微細化及び高密度化が要求され、さらに小型化及び軽量化が要求されている。そこで、近年実用化が進んできたのが、ビルドアップ法を用いた多層配線基板である。かかる多層配線基板を用いた半導体パッケージでは、集積度等が進展した半導体素子でも搭載することが可能である。
【０００３】
しかしその反面、かかる多層配線基板では配線パターンが高密度に（つまり互いに近接して）形成されているため、配線間でクロストークノイズが生じたり、また電源ライン等の電位が変動したりするなどの問題が生じる。特に、高速のスイッチング動作が要求される高周波用の半導体素子を搭載するパッケージでは、周波数の上昇に伴いクロストークノイズが発生し易くなり、また半導体素子が高速にオン／オフすることでスイッチングノイズが発生し、これによって電源ライン等の電位が変動し易くなる。
【０００４】
そこで、このようなノイズや電源電位の変動等を抑制するために、従来より、チップ・キャパシタ等の容量素子を半導体素子の近傍に配設して信号ラインや電源ライン等を「デカップリング」することが行われている。このとき、その容量素子と半導体素子との間が距離的に離れていると、両者間を接続する配線のインダクタンスが大きくなるため、容量素子によるデカップリング効果を十分に発揮できないという問題が生じる。従って、インダクタンスを出来るだけ小さくするために、容量素子は半導体素子に出来るだけ近くに配置することが望ましい。
【０００５】
また、容量素子としてチップ・キャパシタをパッケージ上に搭載すると、パッケージ全体が大型化し、また重くなるおそれもある。これは、最近の半導体パッケージの小型化及び軽量化の要求に応えることを困難にするものである。
そこで、本発明者は、このような不都合に対処するための技術を以前に提案した（特願平１１−２４２０７１号）。ここに記載された技術では、従来のようにチップ・キャパシタを多層配線基板（パッケージ）上に設ける代わりに、同等の容量素子を多層配線基板の内部に、しかも多層配線基板の半導体素子搭載面の樹脂層の直下の領域に形成している。この構造により、チップ・キャパシタを付設した従来の多層配線基板に比べて、容量素子と半導体素子の間の配線距離を短くすることができ、また、容量素子が配線基板に内装されているのでパッケージ全体として小型化及び軽量化を図ることができる。
【０００６】
【発明が解決しようとする課題】
上述したように、本発明者が提案した先行技術は、容量素子と半導体素子の近接により十分なデカップリング効果を奏し、また容量素子の内装によりパッケージの小型化及び軽量化に寄与するという利点を有しているが、その反面、不利な点も有している。
【０００７】
すなわち、この先行技術では配線基板の内部に容量素子を形成しており、この容量素子の誘電体層を含めて絶縁層を構成する材料として耐熱性に劣る有機樹脂を用いているため、成膜が可能な範囲内でプロセス温度を出来るだけ低くする必要がある。この先行技術では、プロセス温度を２００℃以下としている。
一般的に、薄膜法（例えばスパッタリング、ＣＶＤ等）や厚膜法（例えばスクリーン印刷による樹脂ペースト又は導電材ペーストの塗布）により、容量素子の誘電体層や電極層等を配線基板内又は表面に直接形成する場合、その成膜を安定して行うためには、概ね２００℃以上の高温のプロセスを必要とする。
【０００８】
しかしながら、このような高温のプロセスを上述した先行技術に記載されるような配線基板（樹脂配線板）に適応することは、当該基板に用いられる有機樹脂の耐熱性の点から極めて困難である。
以上、受動素子として容量素子を形成した場合の課題について説明したが、同様の課題は、容量素子以外の他の受動素子を形成した場合にも起こり得る。例えば抵抗素子の場合、容量素子と同様に、パッケージ上での配設位置によっては本来の機能（この場合、抵抗体としての効果）を十分に発揮できない場合がある。また、その抵抗素子の抵抗体層として耐熱性に劣る有機樹脂を用いた場合、上記と同様、成膜を安定に行うための高温のプロセスを適応できない。
【０００９】
本発明は、上述した従来技術における課題に鑑み創作されたもので、容量素子等の受動素子を薄膜法等により形成する際にその成膜を安定に行うための高温のプロセスを適応可能とし、併せて小型化及び軽量化も図ることができる半導体パッケージ及びその製造方法並びに半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述した従来技術の課題を解決するため、本発明では、半導体パッケージの分野において一般に用いられている技術を有効に利用している。
すなわち、集積回路の高密度化による回路動作時の発熱量の増大は信頼性の低下につながるため、耐熱性に劣る樹脂配線板を用いた半導体パッケージでは、高伝熱性を有する金属板等を放熱板（ヒートスプレッダ又はヒートシンク）としてパッケージの表面又はその一部に接合し、パッケージ内部で生じる熱を有効に放散させている。
【００１１】
また、パッケージの小型化や薄型化の動向に伴い、その配線板も薄くなり強度的に弱くなるため、これを補強するための金属板等を補強板（スティフナ）としてパッケージの表面又はその一部に取り付けることも行われている。
本発明は、このように半導体パッケージの分野では通常に用いられている放熱板や補強板等を積極的に活用して従来の課題を解決するものである。
【００１２】
従って、本発明の一形態によれば、半導体素子を搭載するための半導体パッケージであって、前記半導体素子が搭載される部分に対応した箇所に、該半導体素子の搭載により占有される面積よりも大きな面積の開口部を有すると共に、耐熱性を有する枠状の板材の一方の面に受動素子が形成された構造体と、前記受動素子を搭載するための第１の電気的接続手段及び前記半導体素子を搭載するための第２の電気的接続手段を同一面側に有する樹脂配線板とを備え、前記構造体の一方の面側と前記樹脂配線板とが前記第１の電気的接続手段を介して接合されていることを特徴とする半導体パッケージが提供される。
【００１３】
また、本発明の他の形態によれば、半導体素子を搭載するための半導体パッケージの製造方法であって、耐熱性を有する板材の一方の面に、薄膜法又は厚膜法により、少なくとも電極層を有する受動素子を形成する第１の工程と、前記受動素子を搭載するための第１の接続端子と前記半導体素子を搭載するための第２の接続端子を同一面側に有する樹脂配線板を作製する第２の工程と、前記板材の上に前記受動素子が形成された構造体と前記樹脂配線板とを、前記受動素子の電極層が前記第１の接続端子に対応するようにして接合する第３の工程とを含むことを特徴とする半導体パッケージの製造方法が提供される。
【００１４】
本発明に係る半導体パッケージ及びその製造方法によれば、容量素子等の受動素子を、従来のように耐熱性に劣る樹脂配線板の表面又は内部に設けるのではなく、放熱板や補強板として用いることができる耐熱性を有する板材の上に形成している。従って、受動素子として例えば容量素子を形成する場合、この容量素子の誘電体層や電極層の形成に際してその成膜温度を高くしても、耐熱性を有する板材に熱的な影響が及ぼされることはなく、また、容量素子を形成する工程とは別工程で作製される耐熱性に劣る樹脂配線板にも何ら熱的な影響が及ぼされることはない。
【００１５】
つまり、容量素子等の受動素子を薄膜法や厚膜法により形成する際に比較的高温（２００℃以上）のプロセスを適応することができ、これによって成膜を安定に且つ緻密に行うことが可能となる。
また、薄膜法等により受動素子をパッケージ内の放熱板／補強板として用いられる板材の上に形成しているので、パッケージ全体として小型化及び軽量化を図ることができる。
【００１６】
さらに、本発明の他の形態によれば、上述した半導体パッケージに第２の電気的接続手段又は第２の接続端子を介して半導体素子が搭載されていることを特徴とする半導体装置が提供される。
【００１７】
【発明の実施の形態】
図１は本発明の一実施形態に係る半導体パッケージの断面的な構成を示したものである。
図１において、１は半導体パッケージ、２は半導体パッケージ１に搭載される半導体素子（チップ）を示す。半導体パッケージ１は、基本的に、耐熱性を有する板材の上に受動素子（本実施形態では容量素子）が形成された構造体１０と、受動素子及び半導体チップ２を搭載するための接続端子（電気的接続手段）及び本パッケージ１をマザーボード等の他のプリント配線基板に搭載するための接続端子（電気的接続手段）が接合される各端子形成部分を有する樹脂配線板（多層配線基板）２０とによって構成されている。
【００１８】
構造体１０において、１１は枠状に加工された補強板（スティフナ）として供される金属板、１２は金属板１１上に形成された容量素子を示し、この容量素子１２は、一方の電極を構成するグランド用の配線パターンを含む導体層１３と、所要の誘電率を有する誘電体層１４と、他方の電極を構成する電源用の配線パターンを含む導体層１５とによって構成されている。容量素子１２は、従来技術の課題に関連して説明したように、配線間のクロストークノイズや電源電位の変動等を抑制するために設けられる。
【００１９】
一方、樹脂配線板（多層配線基板）２０において、２１は配線基板のベースとなるコア基板、２２はコア基板２１の両面にパターニングにより形成された配線パターン等を含む導体層、２３はコア基板２１に形成されたスルーホールに充填された樹脂（絶縁体）、２４は配線基板の２層目のビルドアップ層を構成する樹脂層（絶縁層）、２５は樹脂層２４に形成されたビアホール、２６はビアホール２５の内壁を含めて樹脂層２４の上にパターニングにより形成された配線パターン等を含む導体層、２７は配線基板の３層目のビルドアップ層を構成する樹脂層（絶縁層）、２８は樹脂層２７に形成されたビアホール、２９はビアホール２８の内壁を含めて樹脂層２７の上にパターニングにより形成されたパッド等を含む導体層、３０は導体層２９のパッドの部分を除いて樹脂層２７及び導体層２９を覆うように形成された保護膜としてのソルダレジスト層、３１，３２及び３３はそれぞれ接続端子として用いられるはんだバンプを示す。
【００２０】
上側の導体層２９から露出するパッドは、容量素子１２及び半導体チップ２を搭載する際にそれぞれはんだバンプ３１及び３２が接合される端子形成部分として用いられ、一方、下側の導体層２９から露出するパッドは、本パッケージ１をマザーボード等に実装する際に同様にはんだバンプ３３が接合される端子形成部分として用いられる。
【００２１】
また、３４は絶縁性の接着剤を示し、後述するように容量素子１２が形成された金属板（補強板）１１と樹脂配線板２０との機械的な接合強度を高めるためのものである。
なお、導体層１３，１５，２２，２６，２９の材料としてはＣｕが用いられ、誘電体層１４の材料としては、例えばペロブスカイト型構造のセラミックが好適に用いられる。具体例としては、ＢａＴｉＯ3 、ＰＺＴ、ＳｒＴｉＯ3 等を挙げることができる。また、絶縁体２３及び絶縁層２４，２７を構成する樹脂としては、例えば熱硬化型のポリイミド樹脂、エポキシ樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂等が用いられる。
【００２２】
本実施形態に係る半導体パッケージ１は、後述の製造プロセスに関連して説明するように、薄膜法や厚膜法により容量素子１２をパッケージ１内に形成する際に、その容量素子１２を、耐熱性に劣る樹脂配線板２０側に設けるのではなく、耐熱性を有する金属板（補強板）１１側に設けたことを特徴としている。
以下、本実施形態の半導体パッケージ１について、その製造工程を順に示す図２〜図４を参照しながら説明する。
【００２３】
本実施形態に係る製造方法は、基本的には、金属板（補強板）１１上に容量素子１２を形成して構造体１０を作製する工程（図２（ａ）〜図２（ｄ））と、容量素子１２を半導体チップ２と共に搭載するための樹脂配線板（多層配線基板）２０を作製する工程（図３（ａ）〜図３（ｃ））と、この樹脂配線板２０に構造体１０を接合して半導体パッケージ１を完成する工程（図４）の３つからなっている。
【００２４】
最初の工程では（図２（ａ）参照）、半導体パッケージ１の大きさに対応した補強板として供される金属板１１、例えば銅（Ｃｕ）板を用意し、図示のように枠状に加工する。すなわち、後の段階で半導体チップ２を搭載した時に該半導体チップが占有する部分に対応した箇所を開口しておく（開口部Ｑ）。
金属板１１の材料としては、Ｃｕ以外に、アルミニウム（Ａｌ）、Ｃｕ合金、Ａｌ合金、ステンレス（ＳＵＳ）鋼、クラッド金属等を用いることができる。また、金属板１１に代えて、アルミナ等のセラミックを用いることも可能である。但し、後述するように補強／放熱効果をより高められるという点で、セラミックよりも金属板の方が好適である。
【００２５】
次の工程では（図２（ｂ）参照）、金属板１１の上に、この金属板１１を給電層としてＣｕの電解めっきによりＣｕ薄膜を形成し、更にＣｕ薄膜をエッチングによりパターニングし、容量素子１２の一方の電極を構成するグランド用の配線パターンを含むＣｕの導体層１３を形成する。導体層１３の配線パターンの一部である電極は、後述するようにはんだバンプ３１を介して多層配線基板２０上の対応するパッド（端子形成部分）に接続される。
【００２６】
次の工程では（図２（ｃ）参照）、導体層１３の上に、スパッタリングにより例えば２０以上の高誘電率を有する誘電体薄膜を形成し、更に誘電体薄膜をエッチングによりパターニングして誘電体層１４を形成する。この誘電体薄膜（誘電体層１４）の材料としては、ＢａＴｉＯ3 、ＰＺＴ、ＳｒＴｉＯ3 等が好適に用いられる。
【００２７】
このとき、基板である金属板（例えばＣｕ板）１１は５００℃以上にも十分に耐え得るので、緻密で且つ安定した成膜が可能な高温（２００℃以上）での処理を行うことができる。
次の工程では（図２（ｄ）参照）、誘電体層１４の上に、スパッタリングによりＣｕ薄膜を形成し、更にＣｕ薄膜をエッチングによりパターニングし、容量素子１２の他方の電極を構成する電源用の配線パターンを含むＣｕの導体層１５を形成する。同様に、導体層１５の配線パターンの一部である電極は、後述するようにはんだバンプ３１を介して多層配線基板２０上の対応するパッド（端子形成部分）に接続される。
【００２８】
このようにして、金属板１１上に容量素子１２が形成された構造体１０が得られる。
次の工程では（図３（ａ）参照）、先ず配線基板のベースとなるコア基板２１として、例えばガラス布基材銅張積層板（ガラス布を基材とし、エポキシ樹脂、ＢＴ樹脂、ＰＰＥ樹脂等を含浸させ、銅箔と積層し接着した板）を用意し、レーザ又はドリル加工による穴明け処理によりコア基板２１の所要箇所にスルーホールを形成する。なお、レーザとしてはＹＡＧレーザ、ＣＯ2 レーザ等が用いられる。
【００２９】
次に、スルーホール内も含めてコア基板２１の両面にＣｕの無電解めっきによりＣｕ薄膜を形成し、次いでＣｕ薄膜からの給電によるＣｕの電解めっきによりＣｕ層を形成する。更に、このＣｕ層をエッチングによりパターニングし、１層目の配線パターン等を含むＣｕの導体層２２を形成する。この後、スルーホール内に樹脂２３を充填する。
【００３０】
次の工程では（図３（ｂ）参照）、周知のビルドアップ法により、絶縁層の形成、絶縁層におけるビア・ホールの形成、及び、ビア・ホールの内部を含めた導体層（パターン化された配線、パッド等）の形成を順次繰り返して各ビルドアップ層を積層する。
具体的には、導体層２２及び樹脂２３を含めてコア基板２１の両面に樹脂フィルムを積層して樹脂層（絶縁層）２４を形成し、次いで、レーザによる穴明け処理により樹脂層２４にビアホール２５を形成する。
【００３１】
次に、ビアホール２５の内壁を含めて樹脂層２４の上にＣｕの無電解めっきによりＣｕ薄膜を形成し、次いで、Ｃｕ薄膜からの給電によるＣｕの電解めっきによりＣｕ層を形成する。更に、このＣｕ層をエッチングによりパターニングし、２層目の配線パターン等を含むＣｕの導体層２６を形成する。この２層目の導体層２６は、ビアホール２５の内壁に形成されたＣｕ層を介して１層目の導体層２２に接続される。
【００３２】
以降同様にして、３層目の樹脂層（絶縁層）２７，ビアホール２８及びＣｕの導体層２９を形成する。
次の工程では（図３（ｃ）参照）、３層目の導体層２９のパッドの部分（端子形成部分）を除いて樹脂層２７及び導体層２９を覆うようにソルダレジスト層３０を形成する。具体的な方法としては、例えば、樹脂層２７及び導体層２９の全面に感光性のソルダレジスト層を形成し、更にパッドの形状に従うように露光及び現像（ソルダレジスト層のパターニング）を行い、当該パッドの領域に対応する部分のソルダレジスト層に開口部を形成する。これによって、当該パッドが露出し、他の部分がソルダレジスト層３０によって覆われたことになる。
【００３３】
この後、ソルダレジスト層３０から露出した導体層２９の各パッド上に、容量素子搭載用、半導体チップ搭載用及びマザーボードへの実装用の接続端子として用いられるはんだバンプ３１，３２及び３３をリフローにより接着する。
このようにして、搭載用／実装用の各接続端子が表面に形成された樹脂配線板２０が得られる。
【００３４】
最後の工程では（図４参照）、図２（ａ）〜図２（ｄ）の工程で作製した構造体１０（容量素子１２が形成された金属板１１）を、図３（ａ）〜図３（ｃ）の工程で作製した樹脂配線板２０に接合する。
これは、電気的な接合と機械的な接合の両面で行う。先ず、破線の矢印で示すように、容量素子１２の各電極（導体層１３，１５の各配線パターンの一部）を樹脂配線板２０上のはんだバンプ３１に接触させて、リフローにより接着することで電気的な接続を確保する。その一方で、機械的な接合強度を保つために、絶縁性の接着剤３４（図１参照）を用いて金属板１１（構造体１０）全体を樹脂配線板２０に接合する。
【００３５】
以上の工程により、本実施形態の半導体パッケージ１を得ることができる。
本実施形態の半導体パッケージ１に半導体チップ２を搭載する際には、両者間の接続は、図１に示すように樹脂配線板２０上の対応するはんだバンプ３２に半導体チップ２の電極（図示せず）を接触させ、リフローにより接着することで行われる。同様に、本実施形態の半導体パッケージ１をマザーボード等に搭載する際にも、はんだバンプ３３を介して行う。すなわち、半導体パッケージ１の下側の面に形成されたソルダレジスト層３０から露出したはんだバンプ３３をマザーボード上の対応する電極パッド上にリフローにより接着することで、両者間の接続が行われる。
【００３６】
以上説明したように、本実施形態に係る半導体パッケージ１及びその製造方法によれば、容量素子１２をパッケージ１内に形成する際に、耐熱性に劣る樹脂配線板２０側に設けるのではなく、耐熱性を有する金属板（補強板）１１の上に形成している。従って、容量素子１２の誘電体層１４や電極層１３，１５の形成に際してその成膜温度を高くしても、金属板（補強板）１１に熱的な影響が及ぼされることはなく、また、容量素子１２を形成する工程とは別工程で作製される樹脂配線板２０にも何ら熱的な影響が及ぼされることはない。
【００３７】
つまり、容量素子１２を形成する際に比較的高温（２００℃以上）のプロセスを適応することができ、その結果、緻密で且つ安定した膜形成を行うことが可能となる。
なお、容量素子１２の形成は、薄膜法又は厚膜法により行われる。薄膜法としては、例えばスパッタリング、ＣＶＤ等が用いられる。一方、厚膜法としては、樹脂ペースト（例えば樹脂ペースト中にＢａＴｉＯ3 等のセラミック粉末を含有させたもの）や導電材ペースト（例えば樹脂ペースト中にＣｕやＡｇの粉末を含有させたもの）が用いられる。具体的には、樹脂ペーストや導電材ペーストを塗布し、これらペーストを硬化させることで、容量素子１２の誘電体層１４や電極層１３，１５が形成される。
【００３８】
また、容量素子１２は半導体パッケージ１内の金属板（補強板）１１の上に形成されている（つまりパッケージ１に内装されている）ので、パッケージ１全体として小型化及び軽量化を図ることができる。
さらに、半導体パッケージ１の補強板として設けた金属板１１は、熱伝導性が高いので、放熱板としての役割も担うことができる。
【００３９】
本実施形態では、この金属板１１を枠状に形成して（図２（ａ）参照）半導体チップ２の周囲を取り囲むように構成した場合について説明したが、金属板１１の形態はこれに限定されないことはもちろんである。例えば、枠状の形態に代えて、半導体チップ２を覆い隠すような矩形状の形態としてもよい。その一例は図５に示される。
【００４０】
図５の例示では、半導体チップ２が収容される位置に対応する部分にキャビティを有するように金属板４０を加工し、この金属板４０に補強効果と放熱効果を持たせている。なお、図示のように一体的に金属板４０を加工する代わりに、図１の実施形態に示す枠状の金属板１１の上に、半導体チップ搭載面側を覆うようにして更に矩形状の金属板を設けてもよい。
【００４１】
図５に示す実施形態では、半導体パッケージ１ａの半導体チップ搭載面側を覆うように補強用／放熱用の金属板４０が設けられる構造であるため、図１に示す実施形態の場合とは異なり、半導体チップ２を樹脂配線板２０に実装した後、構造体１０ａ（容量素子１２が形成された金属板４０）と樹脂配線板２０の接合が行われる。その意味で、図５の実施形態は、半導体チップ２が容量素子１２と共に搭載された状態のパッケージ、すなわち「半導体装置」を示している。なお、構造体１０ａを樹脂配線板２０に接合する際には、図示のように絶縁性の接着剤４１を用いて金属板４０と半導体チップ２の間も接合する。
【００４２】
本実施形態によれば、図１に示す実施形態との対比から明らかなように、金属板４０のサイズ及びその表面積が相対的に大きくなっているので、補強効果と共に放熱効果をより一層高めることが可能となる。
また、上述した各実施形態のパッケージ（図１，図５参照）では、樹脂配線板２０に容量素子１２及び半導体チップ２を電気的に接続するための手段としてはんだバンプ３１，３２を用いた場合について説明したが、かかる電気的接続手段の形態はこれに限定されないことはもちろんである。例えば、金（Ａｕ）バンプや異方性導電膜（ＡＣＦ）等を用いてもよい。
【００４３】
これは、マザーボード搭載側にも同様に適用され得る。すなわち、各実施形態のパッケージ１，１ａをマザーボードに電気的に接続するための手段として、はんだバンプ３３に代えて、ＡｕバンプやＡＣＦ等を用いることも可能である。
また、上述した各実施形態では、補強用／放熱用の金属板１１，４０に受動素子として容量素子１２を形成した場合について説明したが、受動素子の形態はこれに限定されないことはもちろんである。例えば、抵抗素子を形成してもよく、この場合には、誘電体層１４に代えて、所要の抵抗率を有する抵抗体層が適宜形成される。
【００４４】
なお、電気的に絶縁する必要のある複数の容量素子や抵抗素子を形成する場合には、図２（ｂ）の工程の前に、金属板１１の表面に酸化膜等の絶縁膜を形成しておく必要がある。
また、上述した各実施形態では、補強用／放熱用の金属板１１，４０の上に容量素子１２の一方の電極を構成する導体層１３を形成しているが、この導体層１３を形成せずに、金属板１１に導体層１３の役割を兼用させてもよい。
【００４５】
さらに、上述した各実施形態では、当該パッケージ１，１ａをマザーボード等に搭載するための接続端子としてはんだバンプ３３を用いた場合について説明したが、接続端子の形態はこれに限定されず、例えばピンの形態とすることも可能である。
かかるピンを半導体パッケージの接続端子として用いる場合、ピンの接合は以下のように行われる。例えば図３（ｃ）の工程を参照すると、樹脂配線板２０の下側の面においてパッドの領域に対応する部分のソルダレジスト層３０に開口部を形成した後、この開口部において露出したパッド上に適量のはんだペーストを載せ、その上に、例えば径大の頭部を有するＴ字状のピンの頭部を配置し、更にリフローによりはんだペーストを固め、ピンを接合する。この後、半導体パッケージをマザーボードに搭載する際にも、同様にして、マザーボード上の対応する電極パッド上に適量のはんだペーストを載せ、その上にＴ字状のピンの脚部を当ててリフローによりはんだペーストを固める。
【００４６】
なお、上述した各実施形態では半導体チップ２の接続端子としてのはんだバンプ３２が露出している状態の構成が図示されているが、かかるはんだバンプの周囲の部分に、当該技術分野では通常に用いられているアンダーフィル材を適宜充填してもよいことはもちろんである。
【００４７】
【発明の効果】
以上説明したように本発明によれば、容量素子等の受動素子を薄膜法等により形成するに際してその成膜を安定に行うための高温のプロセスを適応することができ、これによって緻密で且つ安定した膜形成を行うことが可能となる。
また、受動素子は半導体パッケージに内装されているので、小型化及び軽量化を図ることもできる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体パッケージの構成を示す断面図である。
【図２】図１の半導体パッケージの製造工程を示す断面図（一部は斜視図）である。
【図３】図２の製造工程に続く製造工程を示す断面図である。
【図４】図３の製造工程に続く製造工程を示す断面図である。
【図５】本発明の他の実施形態に係る半導体パッケージの構成を示す断面図である。
【符号の説明】
１，１ａ…半導体パッケージ
２…半導体素子（チップ）
１０，１０ａ…構造体（容量素子が形成された金属板）
１１，４０…金属板（補強板／放熱板）
１２…容量素子
１３，１５…導体層（電極、配線パターン）
１４…誘電体層
２０…樹脂配線板（多層配線基板）
２１…コア基板
２２，２６，２９…導体層（配線パターン、パッド）
２３…スルーホールに充填された樹脂（絶縁体）
２４，２７…樹脂層（絶縁層）
２５，２８…ビアホール
３０…ソルダレジスト層（保護膜）
３１，３２，３３…はんだバンプ（接続端子／電気的接続手段）
３４，４１…絶縁性の接着剤
【図１】
0003691995.tif 000002
【図２】
0003691995.tif 000003
【図３】
0003691995.tif 000004
【図４】
0003691995.tif 000005
【図５】
0003691995.tif 000006