(57)【特許請求の範囲】
【請求項１】
複数の走査電極と複数の信号電極とがマトリックス状に配列されて成るドットマトリクスタイプの表示パネルに、当該表示パネルの表示画面よりアスペクト比の小さい映像信号を表示させる共に、当該映像信号の表示部分を挟んで左右に配されたマスク表示部分を表示する表示装置において、
上記マスク表示部分を同一色で表示するために、上記表示パネルのマスク表示部分の信号電極に映像信号のペデスタルレベルに応じた信号を印加させる制御手段を具備し、
この制御手段は、
サンプリング信号を出力する双方向シフトレジスタ部と、上記双方向シフトレジスタ部から出力されるサンプリング信号に応じて映像信号をサンプリングして、得られるサンプリング電圧に応じた電圧を、上記信号電極に供給するサンプルホールド部とを含み、
上記双方向シフトレジスタ部は、上記マスク表示部分の表示を担う一方のシフトレジスタと、上記映像信号の表示を担う他方のシフトレジスタとからなり、
上記表示パネルのマスク表示部分の信号電極に対応する、上記一方のシフトレジスタに含まれるラッチ回路に、予め対応するデータを書込むデータ書込み手段と、
上記マスク表示部分の信号電極の隣の信号電極から映像信号のサンプリングを開始させるべく、上記他方のシフトレジスタにサンプリング開始信号を出力するサンプリング開始制御手段と、
を備えたことを特徴とする表示装置。
【請求項２】
上記データ書込手段は、
映像信号の垂直帰線期間毎に、上記マスク表示部分の信号電極に対応する、上記一方のシフトレジスタに含まれるラッチ回路に、対応するデータを書込むことを特徴とする請求項１記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば液晶表示パネルのようにドットマトリクスタイプの表示パネルでこの表示パネルとはアスペクト比の異なる映像信号を表示させる表示装置に関する。
【０００２】
【従来の技術】
近時、ハイビジョン放送や第２世代ＥＤＴＶ放送等でアスペクト比９：１６の横長の映像（以下「ワイド映像」と称する）が広く使用されるようになっており、従来より使用されていたアスペクト比３：４の通常の映像（以下「標準映像」と称する）に代わって将来はテレビ放送等の主流となっていくであろうと思われる。
【０００３】
図２０はＥＤＴＶ放送で使用されるＮＴＳＣワイド映像信号の信号波形を例示するものである。
【０００４】
図２０（１）で示す如くＮＴＳＣワイド映像信号は１フィールド当りの走査線数及びそのうちの有効走査線数共にＮＴＳＣ標準信号と共通し、ＮＴＳＣ標準信号の受信を行なう通常のテレビ受像機等でも表示できるように互換性を計っている。
【０００５】
図２０（２）は上記ＮＴＳＣワイド映像信号の１水平走査期間（１Ｈ）当りの信号波形を示すもので、図中にも記している如くＮＴＳＣ標準信号と同じ時間幅に４／３倍の表示データが盛り込まれている。
【０００６】
図２１は上述したＮＴＳＣワイド映像信号の概念を示すものであり、図２１（１）に示すようなアスペクト比３：４の標準画面分に時間的に圧縮された信号を、走査線方向に４／３倍して図２１（２）に示す如く元のアスペクト比９：１６のワイド映像として表示させるものである。
【０００７】
しかるに、アスペクト比３：４の標準型の液晶表示パネルの画面で、上記アスペクト比９：１６のワイド映像を縦横のバランスを崩すことなく、かつ部分的に欠けることなくすべて表示させたい場合、図２２に示すように画面の上端と下端の少なくとも一方の合わせて画面の１／４の部分（図中にハッチングで示す部分）を黒のような同一色でマスク表示させる必要がある。
【０００８】
図２２では、画面の上端と下端の双方、画面の各１／８の部分をマスク表示としてワイド映像を表示させた状態を示す。例えばこの標準型の液晶表示パネルの走査線数が２３４本である場合、マスク表示を行なう画面の上端及び下端の部分の走査線数は各３０本、合わせて６０本となる。
【０００９】
しかるに、これらマスク表示を行なう部分はワイド映像の非有効表示期間であり、ＮＴＳＣ方式では１フィールドの走査線数が２６２．５、そのうち有効表示走査線が２４１．５であるから、その差である垂直帰線期間を中心とした２１Ｈという短い時間で上記６０本分のマスク表示部分をすべて走査しなければならないことになる。
【００１０】
そこで、例えば上記映像信号の有効表示走査線数２４１．５本のうちの２３２本分のみを実画面表示として用い、マスク表示のための時間を３０．５Ｈとしても、上記６０本分のマスク表示部分の走査のために必要な時間は約半分程度しかなく、当該マスク表示部分の走査を映像表示部分の走査と同様に行なっていたのでは、表示ができないことになる。
【００１１】
因みに、実画面表示の走査線数を２３２本とした場合の有効表示確保率は約９６％（＝２３２／２４１．５）となり、一応充分な有効表示率である９５％は確保できている。
【００１２】
また、充分なマスク表示のための時間６０Ｈを確保するべく、実画面表示として有効表示走査線数のうち２０２本以下の走査線分の映像信号のみで表示を行なうことも考えられるが、このときの有効表示率は約８４％（＝２０２／２４１．５）となり、表示される範囲が非常に狭いものとなってしまう。
【００１３】
そこで、上記のように実画面表示の走査線数を２３２本としながら、マスク表示部分では表示駆動を行なう駆動回路の基本クロックの周波数を可変し、表示のために画素をチャージする時間を映像表示部分の同時間の１／２以下となるように表示装置を構成すれば、上記図２２に示したような表示も実現できることとなる。
【００１４】
しかしながら、上記のように従来一般の液晶表示装置では、黒表示を行なう部分を走査するための期間が逼迫しており、同期間内で画素をチャージする時間が映像表示の部分の同時間の１／２以下となるように構成されるため、画素をチャージする時間が不十分であり、表示の際に濃淡のむらを生じてしまうことがあり得る。
【００１５】
ところで、その一方で、近時、ハイビジョン放送や第２世代ＥＤＴＶ放送等に対応したアスペクト比が９：１６の横長（ワイド型）テレビが普及している。
【００１６】
このアスペクト比９：１６の横長テレビに、アスペクト比３：４の標準映像をアスペクト比３：４の映像として表示する場合には、図２３に示す如く、画面の両端（右端及び左端）の１／４の部分（図中でハッチングで示す部分）を黒のような同一色で表示する必要がある。
【００１７】
また、図２４に示すように、アスペクト比３：４の通常の映像信号を表示する場合は、映像信号Ｖsigの１水平走査期間（１Ｈ）６３．６μｓ中の約５１μｓ間だけ映像を表示している。そして、図２３に示す如く、アスペクト比９：１６の横長画面の中央にアスペクト比４：３の映像を、左右に黒帯（無画像）を表示させる場合に、黒帯の部分を映像区間と同一クロックでサンプリングすると、その期間は５１μS×４／３＝６８μSとなり、１水平走査期間（１Ｈ）よりも長くなり、映像の表示が不可能となるという問題がある。
【００１８】
【発明が解決しようとする課題】
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、ドットマトリクスタイプの表示パネルでこの表示パネルよりアスペクト比の高い横長の映像を表示させる際、映像の上下に表示させる黒等の同一色部分の表示走査を時間的な余裕を持って行ない、色むら等の発生を防止することが可能な表示装置を提供することにある。
【００１９】
また、本発明の他の目的は、ドットマトリクスタイプの表示パネルでこの表示パネルよりアスペクト比の小さい通常の映像を表示させる際、適正な表示が可能な表示装置を提供することにある。
【００２８】
【課題を解決するための手段】
請求項１記載の発明は、
複数の走査電極と複数の信号電極とがマトリックス状に配列されて成るドットマトリクスタイプの表示パネルに、当該表示パネルの表示画面よりアスペクト比の小さい映像信号を表示させる共に、当該映像信号の表示部分を挟んで左右に配されたマスク表示部分を表示する表示装置において、
上記マスク表示部分を同一色で表示するために、上記表示パネルのマスク表示部分の信号電極に映像信号のペデスタルレベルに応じた信号を印加させる制御手段を具備し、
この制御手段は、
サンプリング信号を出力する双方向シフトレジスタ部と、上記双方向シフトレジスタ部から出力されるサンプリング信号に応じて映像信号をサンプリングして、得られるサンプリング電圧に応じた電圧を、上記信号電極に供給するサンプルホールド部とを含み、
上記双方向シフトレジスタ部は、上記マスク表示部分の表示を担う一方のシフトレジスタと、上記映像信号の表示を担う他方のシフトレジスタとからなり、
上記表示パネルのマスク表示部分の信号電極に対応する、上記一方のシフトレジスタに含まれるラッチ回路に、予め対応するデータを書込むデータ書込み手段と、
上記マスク表示部分の信号電極の隣の信号電極から映像信号のサンプリングを開始させるべく、上記他方のシフトレジスタにサンプリング開始信号を出力するサンプリング開始制御手段と、を備えたことにより上記課題を解決する。
【００２９】
従って、表示画面の左右にマスク部を表示する表示装置において、マスク部に対応する表示パネルの信号電極に映像信号のペデスタルレベルに応じた電圧を印加する構成である故、簡単な回路構成で色むら等の発生を防止して均一な同一色によるマスク表示を行わせることができる。
【００３１】
また、信号側ドライバ内部の双方向シフトレジスタを利用して映像信号のペデスタルレベルをサンプリングして、マスク（黒帯）表示部に対応する信号電極にこのペデスタルレベルに応じた電圧を印加する構成である故、簡単な回路で横長表示装置の左右のマスクを表示することが可能となる。また、画素数の制約が無い為、任意の画素数の表示装置に対し任意の幅のマスクを表示することが可能であり汎用性が高いという効果を奏する。
【００３２】
また、請求項２記載の発明は、
上記データ書込手段は、
映像信号の垂直帰線期間毎に、上記マスク表示部分の信号電極に対応する、上記一方のシフトレジスタに含まれるラッチ回路に、対応するデータを書込むことが有効である。
【００３３】
従って、請求項１記載の表示装置において、より色むら等の発生を防止して均一な同一色によるマスク表示を行わせることができる。
【００３４】
【発明の実施の形態】
（第１の実施の形態）
【００３５】
以下本発明をＴＦＴ（薄膜トランジスタ）液晶パネルの表示装置に適用した場合の実施の一形態について図面を参照して説明する。
【００３６】
図１はその回路構成を例示するもので、１１が表示対象となる３：４のアスペクト比を有するＴＦＴ液晶パネル、１２がこのＴＦＴ液晶パネル１１の走査電極を駆動する走査電極ドライバ、１３が同じくＴＦＴ液晶パネル１１の信号電極を駆動する信号電極ドライバである。
【００３７】
走査電極ドライバ１２は、図示する如くＴＦＴ液晶パネル１１の走査電極数分の桁容量を有するシフトレジスタ１２ａと、このシフトレジスタ１２ａの各桁に対応して設けられたゲート回路としてのアンド回路群１２ｂ及びこのアンド回路群１２ｂの出力を増幅して走査電極の駆動電圧を発生するアンプ群１２ｃを有する。
【００３８】
しかるに、上記シフトレジスタ１２ａに対して制御回路１４からシフトクロックａ及びスタート信号ｂが与えられ、同じく制御回路１４からアンド回路群１２ｂに対して出力イネーブル信号ｃが与えられる。
【００３９】
また制御回路１４は、走査電極ドライバ１２のみならず、上記信号電極ドライバ１３に制御信号ｄを、反転回路１５に極性反転信号ｅを、そして、映像色信号切換回路１６に選択信号ｆをそれぞれ与える。
【００４０】
映像色信号切換回路１６は、６つのゲート回路１６ａ〜１６ｆ及びインバータ１６ｇから構成されるもので、ＴＦＴ液晶パネル１１に表示されるための映像色信号ＲＧＢはそれぞれゲート回路１６ａ，１６ｃ，１６ｅに入力される。また、ゲート回路１６ｂ，１６ｄ，１６ｆには同一色としての黒を表示させるための一定電圧Ｖｆが入力する。
【００４１】
しかして、上記制御回路１４からの選択信号ｆが直接ゲート開閉信号としてゲート回路１６ｂ，１６ｄ，１６ｆへ、またインバータ１６ｇで反転された後にゲート開閉信号としてゲート回路１６ａ，１６ｃ，１６ｅへ送出される。上記ゲート回路１６ａ〜１６ｆの出力はいずれも上記反転回路１５に送られ、ここでＴＦＴ液晶パネル１１の特性の劣化を防止すべく極性反転信号ｅに従って適宜走査線毎及び１フィールド毎でＴＦＴ液晶パネル１１の電圧の極性が反転されて上記信号電極ドライバ１３へ与えられる。
【００４２】
したがって、制御回路１４から映像色信号切換回路１６への選択信号ｆが“Ｌ”レベルである時はゲート回路１６ａ，１６ｃ，１６ｅが開状態、ゲート回路１６ｂ，１６ｄ，１６ｆが閉状態となり、映像色信号ＲＧＢが選択されて反転回路１５へ送出されることとなり、反対に選択信号ｆが“Ｈ”レベルである時はゲート回路１６ａ，１６ｃ，１６ｅが閉状態、ゲート回路１６ｂ，１６ｄ，１６ｆが開状態となり、黒表示のための一定電圧Ｖｆが選択されて反転回路１５へ送出される。
【００４３】
上記のような回路構成にあって、アスペクト比が３：４のＴＦＴ液晶パネル１１にアスペクト比が９：１６と小さいワイド映像を表示させる場合の動作について図２及び図３を用いて説明する。
【００４４】
なお、図２中に「III」で示す範囲を拡大して示したものが図３であり、図２（１）及び図３（１）は共に映像色信号ＲＧＢ、図２（２）及び図３（３）は共にシフトクロックａ、図２（３）及び図３（３）は共にスタート信号ｂ、‥‥、図２（６）及び図３（６）は共に選択信号ｆというように、図内の括弧はすべて同信号が対応するようにしている。
【００４５】
ＴＦＴ液晶パネル１１の走査線数（電極数）が例えば２４０本であり、上記図２２で示した如く画面の上端と下端の双方、各画面の１／８の部分を黒表示として画面の中央位置でワイド映像を表示させるものとする。この場合、黒表示を行なう画面の上端及び下端の部分の走査線数は各３０本、合わせて６０本となる。
【００４６】
制御回路１４は、映像色信号切換回路１６に入力される映像色信号の非サンプリング期間、すなわち表示を行なわない垂直帰線期間内で、１水平走査期間（以下及び図面中では「１Ｈ」と略称する）に走査電極ドライバ１２のシフトレジスタ１２ａへのシフトクロックａを２３９本出力する。
【００４７】
また、このシフトレジスタの１本目から２９本目の始めの２９本と２１１本目から２３９本目の終りの２９本に同期して１本おきとなるようにシフトレジスタ１２ａへのスタート信号ｂを“Ｈ”レベルとする。
【００４８】
上記１Ｈの期間が終了した後、アンド回路群１２ｂへの出力イネーブル信号ｃを２Ｈ分だけ“Ｈ”レベルとすると、その始めの１ＨでＴＦＴ液晶パネル１１の上下端部分各３０本の走査電極のうちの奇数番目、すなわち１，３，‥‥，２７，２９，２１１，２１３，‥‥，２３７，２３９番目が同時に“Ｈ”レベルとなり、選択走査状態となる。
【００４９】
このとき、選択信号ｆを上記シフトクロックａが出力されている１Ｈ手前の時点から２Ｈ分だけ“Ｈ”レベルとしておけば、映像色信号ＲＧＢに代えて黒表示のための一定電圧Ｖｆが映像色信号切換回路１６で切換選択され、反転回路１５を介して信号電極ドライバ１３にサンプルホールドされてＴＦＴ液晶パネル１１の信号電極にチャージされることとなる。
【００５０】
次に、続く１Ｈの始めの図中にｔｌで示すタイミングでシフトクロックａを１本シフトレジスタ１２ａに送出し、シフトレジスタ１２ａの保持内容を１桁分シフトさせると、今度はＴＦＴ液晶パネル１１の上下端部分各３０本の走査電極のうちの偶数番目、すなわち２，４，‥‥，２８，３０，２１２，２１４，‥‥，２３８，２４０番目が同時に“Ｈ”レベルとなり、選択走査状態となる。
【００５１】
このとき、映像色信号ＲＧＢに代えて映像色信号切換回路１６で切換選択された黒表示のための一定電圧Ｖｆが、極性反転信号ｅにより反転回路１５で上記奇数ラインの選択走査時とは極性が反転された状態で、信号電極ドライバ１３にサンプルホールドされてＴＦＴ液晶パネル１１の信号電極にチャージされることとなる。
【００５２】
そして、続く１Ｈで再度シフトレジスタ１２ａへのシフトクロックａを２３９本出力し、シフトレジスタ１２ａの保持内容をクリアする。また、このとき、図中にｔ2 で示すタイミングで上記２３９本中の２０９番目に同期してスタート信号ｂを出力すると、ＴＦＴ液晶パネル１１の走査電極中の映像範囲の１番目、すなわち３１番目に走査信号がシフトされ、以上で垂直帰線期間を終えて次の１Ｈから映像表示が可能となるものである。
【００５３】
なお、図１の構成及び動作では示さなかったが、走査電極ドライバ１２のシフトレジスタ１２ａをリセット機能を有するものとすれば、ＴＦＴ液晶パネル１１の上下端部分各３０本の走査電極のうちの奇数番目及び偶数番目の走査を終了した後、上記のようにシフトクロックａを２３９本出力してシフトレジスタ１２ａの保持内容をクリアする代わりに、１回リセットを行なってその保持内容を一括クリアした後、シフトクロックａを３１本出力し、その先頭位置でスタート信号ｂを１本出力することでも、次の１Ｈから映像表示が可能となる。
【００５４】
また、上記実施の形態では表示対象としてＴＦＴ液晶パネル１１を用いた場合を説明したが、本発明はこれに限るものではなく、ＴＦＴ以外の液晶表示パネルやさらにはプラズマディスプレイ等、ドットマトリクスタイプの表示パネルであれば適用可能であることは言うまでもない。
【００５５】
（第２の実施の形態）
【００５６】
以下本発明をＮＴＳＣワイド映像信号の表示にも対応した液晶パネルの表示装置に適用した場合の第２の実施の形態について図面を参照して説明する。
【００５７】
図４はその回路構成を例示するもので、映像入力端子２０から入力されたＮＴＳＣ方式のコンポジット映像信号はＲＧＢデコーダ２１及びワイド検出回路２２へ送られる。
【００５８】
ＲＧＢデコーダ２１は、入力されたコンポジット映像信号に対して同期分離検出やクロマ処理等の処理を施すことによりＲ，Ｇ，Ｂの原色信号と水平同期信号Ｈ及び垂直同期信号Ｖよりなる同期信号とをデコード出力するもので、得られた各同期信号Ｈ，Ｖをコントローラ２３へ、原色信号Ｒ，Ｇ，Ｂを反転アンプ２４へそれぞれ出力する。
【００５９】
またＲＧＢデコーダ２１は、コントローラ２３から黒表示信号ＢＬＡＣＫを受けた際に、上記コンポジット映像信号からデコードした原色信号に代えて黒表示用の各階調値を有した原色信号Ｒ，Ｇ，Ｂを反転アンプ２４へ送出する。
【００６０】
上記ワイド検出回路２２は、入力されたコンポジット映像信号中の特定走査線位置に重畳されている識別信号の有無を検出することにより、そのコンポジット映像信号がアスペクト比９：１６のワイド映像信号であるか、またはアスペクト比３：４の標準映像信号であるかを判断するためのもので、ワイド映像信号であることを示す上記識別信号を検出した場合には上記コントローラ２３へワイド表示モード信号を送出する。
【００６１】
コントローラ２３は、その詳細な構成は後述するが、ＲＧＢデコーダ２２から送られてくる同期信号Ｈ，Ｖとワイド検出回路２２から送られてくるワイド表示モード信号に基づいて、表示対象であるアスペクト比３：４の標準表示画面を有するＮＴＳＣ方式用の液晶表示パネル（ＬＣＤ）２５の信号電極を駆動する信号側ドライバ２６に水平制御信号を、同走査電極を駆動する走査側ドライバ２７に垂直制御信号を、そして上記反転アンプ２４及びアンプ２８に反転信号ＦＲＰをそれぞれ出力する。
【００６２】
反転アンプ２４は、ＲＧＢデコーダ２１から受けた原色信号Ｒ，Ｇ，Ｂをコントローラ２３からの反転信号ＦＲＰに応じて走査線単位及びフィールド単位で適宣極性を反転させた後に上記信号側ドライバ２６へ供給する。
【００６３】
アンプ２８は、コントローラ２３からの反転信号ＦＲＰにより走査線単位及びフィールド単位で適宣極性を反転させた走査電圧ＶＣＯＭを発生して上記走査側ドライバ２７へ供給する。
【００６４】
しかして、走査側ドライバ２７がアンプ２８からの走査電圧ＶＣＯＭにより液晶表示パネル２５の走査電極を順次走査駆動し、これに合わせて信号側ドライバ２６が反転アンプ２４からの反転原色信号Ｒ，Ｇ，Ｂに応じて液晶表示パネル２５の信号電極を階調駆動することで、液晶表示パネル２５に映像が表示されるものである。
【００６５】
上述した如く液晶表示パネル２５とこの液晶表示パネル２５の信号電極を駆動する信号側ドライバ２６及び同走査電極を駆動する走査側ドライバ２７は３：４のアスペクト比を有するものであり、対するに映像入力端子２０から入力される映像信号は３：４のアスペクト比を有する標準映像の場合と９：１６のアスペクト比を有するワイド映像の場合とがあり得る。したがって、コントローラ２３ではこれらの映像信号の入力に応じて液晶表示パネル２５に映像を表示させるべくタイミング等の表示制御動作を行なうものである。
【００６６】
図５は上記コントローラ２３の詳細な回路構成を例示するもので、ＲＧＢデコーダ２１からの水平同期信号ＨはＰＬＬ回路３１に、垂直同期信号Ｖは同期制御回路３２に、そしてワイド検出回路２２からのワイド表示モード信号は黒帯・間引き制御回路３３及び間引きデコーダ３４にそれぞれ入力される。
【００６７】
ＰＬＬ回路３１は、発振回路としてのＶＣＯ３５と共にループ回路を構成し、水平デコーダ３６から送られてくる走査パルスＰＨと上記水平同期信号Ｈとの位相差に応じた信号を該ＶＣＯ３５に出力する。ＶＣＯ３５は、ＰＬＬ回路３１からの信号電圧に基づいてこのコントローラ２３内における基本クロック（ＣＫ）を発生し、水平カウンタ３７及びドットクロック発生回路３８へ送出する。
【００６８】
上記水平デコーダ３６は、入力される映像信号の１水平走査期間内におけるドット位置をカウントする水平カウンタ３７のカウント値を基に、スタート信号ＳＲＴ、出力イネーブル信号ＯＥ及びクリア信号ＣＬＲを纏めて水平制御信号として直接上記信号側ドライバ２６へ送出する一方、ゲート出力イネーブル信号ＧＯＥ及びゲートパルスクロックＧＰＣＫを垂直制御信号として上記黒帯・間引き制御回路３３へ出力し、さらに走査線クロックとなる内部水平同期信号（内部Ｈ）を垂直カウンタ３９、間引きカウンタ４０、ＦＲＰ発生回路４１及びリセット信号Ｒとして上記水平カウンタ３７へそれぞれ出力する。
【００６９】
上記ドットクロック発生回路３８は、ＶＣＯ３５から送られてきた基本クロックを適宜分周してドットクロックＤＣＫを発生し、上記水平制御信号の一部として直接上記信号側ドライバ２６へ送出する。
【００７０】
上記同期制御回路３２は、上記ＲＧＢデコーダ２１から入力される映像信号中から分離した垂直同期信号Ｖと垂直デコーダ４２からの制御信号により内部垂直同期信号（内部Ｖ）を発生し、これをリセット信号として上記垂直カウンタ３９、及び間引きカウンタ４０へ、そして、ＦＲＰ発生回路４１へそれぞれ出力する。
【００７１】
垂直デコーダ４２は、上記水平デコーダ３６の出力する内部水平同期信号により映像信号中の１フィールド内における走査線位置をカウントする垂直カウンタ３９のカウント値を基に、上記同期制御回路３２へ制御信号を送出する一方、ゲートスタート信号ＧＳＲＴを上記垂直制御信号の一部として直接上記走査側ドライバ２７へ送出し、また上記黒帯・間引き制御回路３３へ上記ゲートパルスクロックＧＰＣＫの切換えを指示するＧＰＣＫ切換え信号及びゲート出力停止信号を、間引きデコーダ３４へ間引き停止信号を、上記ＲＧＢデコーダ２１に黒表示信号ＢＬＡＣＫをそれぞれ送出する。
【００７２】
間引きデコーダ３４は、上記垂直カウンタ３９と同じく水平デコーダ３６の出力する内部水平同期信号により映像信号中の１フィールド内における走査線位置をカウントする間引きカウンタ４０のカウント値を基に、上記ワイド検出回路２２から入力されるワイド表示モード信号及び上記垂直デコーダ４２から入力される間引き停止信号に対応して、間引きを行なうべき走査線位置となるタイミングを表わす間引きライン信号を上記黒帯・間引き制御回路３３及びＦＲＰ発生回路４１に送出する。
【００７３】
ＦＲＰ発生回路４１は、水平デコーダ３６からの内部水平同期信号と間引きデコーダ３４からの間引きライン信号及び同期制御回路３２からの内部垂直同期信号により、液晶表示パネル２５の走査線単位及びフィールド単位で電極にかかる電圧の極性を反転させるための反転信号ＦＲＰを発生し、上述した如く上記反転アンプ２４及びアンプ２８へ出力する。
【００７４】
上記黒帯・間引き制御回路３３は、水平デコーダ３６から送られてくる垂直制御信号としてのゲート出力イネーブル信号ＧＯＥ及びゲートパルスクロックＧＰＣＫの上記走査側ドライバ２７への出力を、上記間引きデコーダ３４からの間引きライン信号、上記垂直デコーダ４２からのＧＰＣＫ切換え信号とゲート出力停止信号、及び上記ワイド検出回路２２からのワイド表示モード信号により適宜停止制御する。
【００７５】
上記のような回路構成にあって、映像入力端子２０にアスペクト比９：１６のワイド映像による信号のコンポジット映像信号が入力される場合の動作について説明する。
【００７６】
ワイド映像のコンポジット映像信号が映像入力端子２０から入力された場合、このコンポジット映像信号中の特定走査線位置にはワイド映像用の識別信号が重畳されているので、ワイド検出回路２２はこの識別符号を検出し、上記コントローラ２３へワイド表示モード信号を送出する。
【００７７】
ＲＧＢデコーダ２１は、映像入力端子２０から入力されたコンポジット映像信号からＲ，Ｇ，Ｂの原色信号と水平同期信号Ｈ及び垂直同期信号Ｖよりなる同期信号とを分離し、各同期信号Ｈ，Ｖをコントローラ２３へ、原色信号Ｒ，Ｇ，Ｂを反転アンプ２４へそれぞれ出力する。
【００７８】
コントローラ２３においては、入力されたコンポジット映像信号が１走査期間内に時間的に信号量が圧縮されたワイド映像によるものであることと、液晶表示パネル２５の信号電極数及び走査線電極数を鑑みて水平制御信号及び垂直制御信号を信号ドライバ側２６及び走査側ドライバ２７へ送出する。
【００７９】
すなわち、ＮＴＳＣ方式のワイド映像信号が同方式の標準映像信号と同じく走査線数２６２．５本／フィールド、そのうちの有効走査線数も同じく２４１．５本／フィールドであり、このワイド映像信号を縦横のバランスをくずすことなくアスペクト比３：４の画面を有する液晶表示パネル２５に表示させるためには、上記図２２に示したように画面の上端部分及び下端部分の合わせて画面全体の１／４（＝３／１２）を同一色、例えば黒でマスク表示し、残る３／４（＝９／１２）を表示に使用することになる。
【００８０】
ここで映像信号の間引く割合を考える。上記液晶表示パネル２５の垂直方向の画素数、すなわち走査電極数を２３４本とし、そのうち上から第１本目〜第３０本目の３０本と第２０５本目〜第２３４本目の３０本の合わせて６０本により黒のマスク表示を行ない、残る中央の第３１本目〜第２０４本目の１７４本でワイド映像を表示するものとする。
【００８１】
これに対して、入力されるワイド映像信号の１フィールド中の有効走査線数は上述した如く２４１．５本であるので、そのうちの２３２本にわたる範囲を上記表示に用いるものとすると、ちょうど１７４／２３２＝３／４となり、入力された映像信号の４本中、１本を間引いて残る３本を表示に用いればよいこととなる。
【００８２】
したがって、コントローラ２３内では、間引きデコーダ３４が水平デコーダ３６の出力する内部水平同期信号により映像信号中の１フィールド内における走査線位置をカウントする間引きカウンタ４０のカウント値を基に、上記ワイド検出回路２２からワイド表示モード信号が入力されており、且つ映像表示期間で垂直デコーダ４２から間引き停止信号が入力されていないことを確認して、ワイド映像信号の有効走査数２３２本中で４本に１本の割合で“Ｈ”レベルとなるような、タイミングの間引きライン信号を上記黒帯・間引き制御回路３３及びＦＲＰ発生回路４１に送出する。
【００８３】
これに対して黒帯・間引き制御回路３３は、水平デコーダ３６から送られてくる垂直制御信号としてのゲート出力イネーブル信号ＧＥＯ及びベートパルスクロックＧＰＣＫの上記走査側ドライバ２７への出力を、間引きデコーダ３４からの間引きライン信号と上記ワイド検出回路２２からのワイド表示モード信号、垂直デコーダ４２からのＧＰＣＫ切換え信号及びゲート出力停止信号とにより結果的に１フィールド内で１７４（＝２３２×（３／４））本の走査線を駆動するべく適宜停止制御させる。
【００８４】
この場合、上述した如くＮＴＳＣ方式のワイド映像信号の有効走査線数２４１．５本／フィールド中の２３２本／フィールドを３／４に間引いて表示に使用するのであるから、「２３２／２４１．５＝約９６（％）」の計算により、表示に用いる各走査線での水平方向の信号量を略９６％とし、左右両端合わせて略４％の映像を表示に使用しないように上記水平デコーダ３６、水平カウンタ３７及びドットクロック発生回路３８を含む水平系の周辺回路を設計すれば、ほとんど偏平がなく縦横のバランスのとれたワイド映像を液晶表示パネル２５の中央位置で表示することができる。
【００８５】
次に、上記のような画面中の映像表示部分の動作に続いて、画面上端部分及び下端部分のマスク表示部分の動作について述べる。
【００８６】
図６及び図７は、映像入力端子２０に入力されるＮＴＳＣ方式のワイド映像信号の第１フィールドと第２フィールドにおける主として垂直帰線期間での上記マスク表示部分の表示駆動のための各信号波形を示すものである。
【００８７】
すなわちマスク表示部分においては、走査側ドライバ２７が液晶表示パネル２５の上から２０５本目〜２３４本目の走査電極を駆動するタイミングを垂直カウンタ３９のカウント値により検知した垂直デコーダ４２が、ＲＧＢデコーダ２１に送出する。図６（２），図７（２）に示す如く黒表示信号ＢＬＡＣＫを"Ｈ"レベルとして、入力された映像信号をデコードして得られる原色信号Ｒ，Ｇ，Ｂに代えて黒表示用の各固定階調値を有した原色信号Ｒ，Ｇ，Ｂを反転アンプ２４へ送出させる。
【００８８】
また、これと共に垂直デコーダ４２は、図６（３），図７（３）に示すように上記走査側ドライバ２７への上記垂直制御信号の一部としてのゲートスタート信号ＧＳＲＴを１パルス分出力させ、さらに同時に図示はしないが間引きデコーダ３４への間引き無効信号も上記黒表示信号ＢＬＡＣＫとほぼ同タイミングで“Ｈ”レベルとする。
【００８９】
このとき水平デコーダ３６から黒帯・間引き制御回路３３を介して垂直制御信号として走査側ドライバ２７へ出力されるゲートパルスクロックＧＰＣＫは図６（４），図７（４）に示すように、同じくゲート出力イネーブル信号ＧＯＥを図６（５），図７（５）に示すように映像表示部分の期間と同様に出力されて、走査側ドライバ２７により液晶表示パネル２５の第１本目の走査電極と第２０５本目の走査電極、第２本目の走査電極と第２０６本目の走査電極、‥‥というように、図中のゲート出力イネーブル信号ＧＯＥ中に数字で示す如く第１本目〜第３０本目の走査電極３０本と第２０５本目〜第２３４本目の走査電極３０本とが、それぞれ１本ずつ、同時に２本単位で順次選択されて走査駆動されることとなる。
【００９０】
したがって、上記上端部分３０本と下端部分３０本の合わせて６０本分のマスク表示部分の走査に必要な時間は３０Ｈとなり、映像信号中の表示に用いる部分の該当時間２３２Ｈの期間と合わせても、１フィールドの時間２６２．５Ｈ内で、すべて走査可能となる。
【００９１】
図８（ａ），（ｂ）はこのマスク表示部分の走査線の同時選択の様子を示すものであり、画面上端部分側の走査線（１），（２），‥‥，（３０）と画面下端部分側の走査線（１）’，（２）’，‥‥，（３０）’とでそれぞれ１本ずつ、１Ｈの期間同時に２本単位で順次選択されていることがわかる。
【００９２】
上記のようなマスク表示部分の各画素においては、映像表示部分と同様に１Ｈの期間で黒表示信号ＢＬＡＣＫに基づいた固定階調値のチャージを行なっているため、黒表示部分にむらを生じることなく、均一な表示とさせることができる。
【００９３】
（第３の実施の形態）
【００９４】
以下本発明をＮＴＳＣワイド映像信号の表示にも対応した液晶パネルの表示装置に適用した場合の第３の実施の形態について図面を参照して説明する。
【００９５】
しかるに、その回路構成については上記図４と同様であるものとし、さらに構成回路中で全体の動作制御を行なうコントローラの詳細な内部構成については上記図５と同様であるものとして、それぞれ同一部分には同一符号を付してその説明は省略するものとする。
【００９６】
次に、上記第３の実施の形態における、主として画面上端部分及び下端部分のマスク表示部分の動作について図９乃至図１１を用いて述べる。
【００９７】
図９及び図１０は、映像入力端子２０に入力されるＮＴＳＣ方式のワイド映像信号の第１フィールドと第２フィールドにおける主として垂直帰線期間での上記マスク表示部分の表示駆動のための各信号波形を示すものである。
【００９８】
すなわち、この動作においては、図９（９）、図１０（９）に示す如くゲート出力イネーブル信号ＧＯＥに応じて、映像表示部分において液晶表示素子のライン反転による交流駆動のために１本離れた２本の走査電極が常に同時に選択駆動されるようになっている。
【００９９】
例えば、図中のｔａで示すタイミングでは第２０２本目の走査電極と第２０４本目の走査電極とが同時に選択され、同一の表示を行なっていることを示す。しかしながら、第２０４本目の走査電極においては、その２Ｈ後の図中にｔｂで示すタイミングで第２０６本目の走査電極と共に再度選択駆動され、その際にこの第２０６本目の走査電極で本来表示するべき表示信号が各信号電極に与えられて、その後約１フィールド分だけ表示を続行することとなるので、結果として上記ｔａで示したタイミングで与えられた表示信号はわずか２Ｈのみの間しか表示されず、人間の視覚では知覚し得ない。
【０１００】
そのため、走査線毎に表示内容の異なる映像表示部分では、上記のように２本の走査電極を同時に選択駆動しながらも、実質１本を選択駆動しているのと同様の表示状態とすることができるものである。
【０１０１】
そして、映像表示部分の駆動を終えるタイミングとなった時点で垂直カウンタ３９のカウント値によりこれを検知した垂直デコーダ４２は、ＲＧＢデコーダ２１に送出する黒表示信号ＢＬＡＣＫを図９（２），図１０（２）に示すごとく“Ｈ”レベルとし、それから１Ｈ後に図９（４），図１０（４）に示すようにマスク表示部分用の間引き停止信号を“Ｈ”レベルとする。
【０１０２】
黒表示信号ＢＬＡＣＫの立上がりから２Ｈ後に垂直デコーダ４２からのＧＰＣＫ切換え信号を受けた黒帯・間引き制御回路３３は、図９（８）、図１０（８）に示す如くゲートパルスクロックＧＰＣＫをパルス１発分だけ出力を停止する一方、図９（９）、図１０（９）に示すゲート出力イネーブル信号ＧＯＥは出力を継続する。
【０１０３】
その結果、タイミングｔｃ以降、すなわち、第２０５本目以降の走査電極に対応するマスク表示部分で走査電極が１本間隔を空けて２本ずつ選択駆動される一方、入力された映像信号をデコードして得られる原色信号Ｒ，Ｇ，Ｂに代えて黒表示用の各固定階調値を有した原色信号Ｒ，Ｇ，Ｂにより反転アンプ２４を介して信号側ドライバ２６が信号電極の駆動を行なうため、当該走査線部分が黒表示とされる。
【０１０４】
その後垂直デコーダ４２は、図９（５）、図１０（５）に示す如く黒帯・間引き制御回路３３へのゲート出力停止信号を時間調整のために一定時間だけ“Ｌ”レベルとしてゲートパルスクロックＧＰＣＫ及び出力イネーブル信号ＯＥの走査側ドライバ２７への出力を停止させ、それから再びゲート出力停止信号を“Ｈ”レベルとしてゲートパルスクロックＧＰＣＫ及び出力イネーブル信号ＯＥの出力を再開する。
【０１０５】
このとき垂直デコーダ４２は、図９（７）、図１０（７）でｔｌで示すタイミングで走査側ドライバ２７へのゲートスタート信号ＧＳＲＴを１パルス分だけ出力し、その２Ｈ後にｔ２で示すタイミングで再度ゲートスタート信号ＧＳＲＴを１パルス分だけ出力する。
【０１０６】
このゲートスタート信号ＧＳＲＴに同期して、図９（８），図１０（８）に示すように水平デコーダ３６が黒帯・間引き制御回路３３を介してゲートパルスクロックＧＰＣＫをｔ３のタイミングで連続した３パルス分だけ出力し、以後１Ｈ毎に１発のパルスと３発の連続したパルスとを交互に出力させる。
【０１０７】
これらの信号により、上記始めのゲートスタート信号ＧＳＲＴの出力から１Ｈ遅れたタイミングでゲート出力イネーブル信号ＧＯＥにより上端のマスク表示部分の最初の走査線、すなわち第１本目の走査線が下端のマスク表示部分の第２１２本目及び第２１４本目の走査線と３本同時に選択駆動され、同様に次の１Ｈで上端のマスク表示部分の第２本目の走査線が下端のマスク表示部分の第２１３本目及び第２１５本目の走査線と３本同時に黒表示のために選択駆動される。
【０１０８】
そして、さらに１Ｈ後の上記ｔ３のタイミングで上端のマスク表示部分の第３本目及び第５本目の走査線が下端のマスク表示部分の第２１６本目及び第２１８本目の走査線と４本同時に選択駆動され、以後ゲート出力イネーブル信号ＧＯＥ及びゲートパルスクロックＧＰＣＫにより上端のマスク表示部分の１本間隔を空けた２本の走査線と下端のマスク表示部分の１本間隔を空けた２本の走査線の計４本の走査線が順次同時に黒表示のために選択駆動されていく。
【０１０９】
こうして下端のマスク表示部分の最後の走査線、すなわちここでは選択の順序により第２３３本目が黒表示のために選択駆動された後も、残る上端のマスク表示部分の走査線が２本ずつ同時に黒表示のために選択駆動される。
【０１１０】
その後、図９（２）、図１０（２）で示す如く垂直デコーダ４２の出力する黒表示信号ＢＬＡＣＫが“Ｌ”レベルとなることで、これより１Ｈ遅れたタイミングで図９（９）、図１０（９）に示すように上端のマスク表示部分の第２８本目及び第３０本目の走査線が２本同時に黒表示のために選択駆動され、以上でマスク表示部分の走査を終えて、再び映像表示部分の走査を開始するようになる。
【０１１１】
このように、上記上端部分３０本と下端部分３０本の合わせて６０本分のマスク表示部分の走査に必要な時間は多少の走査のずれによるロスもあるが、原理的には１５Ｈとなり、映像信号中の表示に用いる部分の該当時間２３２Ｈの期間と合わせても、１フィールドの時間２６２．５Ｈ内で、すべて走査可能となる。
【０１１２】
図１１（ａ），（ｂ）はこのマスク表示部分の走査線の理想的な同時選択の様子を示すものであり、画面上端部分側の走査線（１）と（３），（２）と（４），‥‥と画面下端部分側の走査線（１）’と（３）’，（２）’と（４）’、‥‥というように、それぞれ２本ずつ、１Ｈの期間同時に計４本が順次選択されていることがわかる。
【０１１３】
上記のようなマスク表示部分の各画素においては、映像表示部分と同時に１Ｈの期間で黒表示信号ＢＬＡＣＫに基づいた固定階調値のチャージを行なっているため、黒表示部分にむらを生じることなく、均一な表示とさせることができる。
【０１１４】
なお、上記図９乃至図１１では同時に選択する走査線を上端部分２本と下端部分２本の計４本として説明したが、これに限るものではなく、上端部分３本と下端部分３本の計６本、上端部分４本と下端部分４本の計８本、というようにさらに多くの走査線を同時選択することにより、マスク表示部分の走査に要する時間をさらに大幅に短縮することができる。
【０１１５】
そして、このようにマスク表示部分の走査に要する時間を大幅に短縮することで、通常の映像信号に比して垂直帰線期間が短い場合、例えばビデオテープレコーダで早送り再生、巻戻し再生を行なう場合等でも充分時間的に余裕を持ってマスク表示部分の走査の実行することができる。
【０１１６】
なお、上記各実施の形態では表示対象として液晶表示パネル２５を用いた場合を説明したが、本発明はこれに限るものではなく、プラズマディスプレイ等、ドットマトリクスタイプの表示パネルであれば他にも適用可能であることは言うまでもない。
【０１１７】
（第４の実施の形態）
【０１１８】
以下、本発明をＮＴＳＣ標準映像信号にも対応した横長液晶表示パネルを有する表示装置に適用した場合の第４の実施の形態を図面を参照しつつ説明する。
【０１１９】
図１２〜図１９は、第４の実施の形態を説明するための図である。
【０１２０】
先ず、構成を説明する。
【０１２１】
図１２は、第４の実施の形態に係る表示駆動装置を示すブロック図である。
【０１２２】
図１２に示す表示駆動回路は、ＲＧＢデコーダ５１、ワイド検出回路５２、制御回路５３、信号側ドライバ５４、走査側ドライバ５５、及び表示対象となる９：１６のアスペクト比のワイド表示画面を有するＴＦＴ液晶パネル５６等から構成されている。
【０１２３】
先ず、映像入力端子５０から入力されたＮＴＳＣ方式のコンポジット映像信号は、ＲＧＢデコーダ５１及びワイド検出回路５２に供給される。
【０１２４】
ＲＧＢデコーダ５１は、入力されるコンポジット映像信号に対して同期分離検出やクロマ処理等の処理を施すことにより、Ｒ、Ｇ、Ｂの原色信号と水平同期信号Ｈ及び垂直同期信号Ｖよりなる同期信号とをデコード出力するもので、得られた各同期信号Ｈ、Ｖを制御回路５３へ、原色信号Ｒ，Ｇ，Ｂを信号側ドライバ５４に夫々供給する。
【０１２５】
ワイド検出回路５２は、入力されたコンポジット映像信号中の特定走査線位置に重畳されている識別信号の有無を検出することにより、そのコンポジット映像信号がアスペクト比９：１６のワイド映像信号であるか、またはアスペクト比３：４の標準映像信号であるかを判断するためのもので、ワイド映像信号であることを示す上記識別信号を検出した場合には、制御回路５３へワイド表示モード信号を送信する。
【０１２６】
走査側ドライバ５５は、制御回路５３から供給される垂直制御信号に基づいて走査信号を生成して、この走査信号を液晶表示パネル５６の複数の走査電極（ゲートラインＧＬ）Ｙ1〜ｍに順次供給して選択状態とし、信号電極（ドレインラインＤＬ）Ｘ1〜ｎと交差する各画素位置の液晶に所定の電圧を印加して液晶を駆動させる。
【０１２７】
信号側ドライバ５４は、詳細は後述するが、ＲＧＢデコーダ５１から供給されるＲ，Ｇ，Ｂの表示信号及び制御回路５３から供給される水平制御信号に基づいて、液晶を交流駆動するのに適した電圧波形を有する液晶駆動パルス（表示信号）を生成して液晶表示パネル５６の各信号電極Ｘ1〜ｎに所定のタイミングで印加することにより階調表示を行なわせる。
【０１２８】
液晶表示パネル５６は、９：１６のアスペクト比を有しており、ガラス基板上にｍ行ｎ列の走査電極（ゲートラインＧＬ）Ｙ1〜ｍと信号電極（ドレインラインＤＬ）Ｘ1〜ｎが配列されている。そして、そのドレインラインＤＬとゲートラインＧＬの各交点にはスイッチング素子としてＴＦＴ素子と、これに接続された液晶容量ＣLCがマトリックス上に配置されて画素を構成している（図では代表的に１組のみを示している。）。
【０１２９】
ＴＦＴ素子のゲート電極Ｇは、同一行を構成するＴＦＴ素子に共通のゲートラインＧＬに接続されており、ドレインＤは、同一列を構成するＴＦＴ素子に共通のドレインラインＤＬに接続され、また、ソースＳは、図示しない各画素毎の画素電極に接続されている。そして、この画素電極は、液晶を介して対向配置された共通電極（図示せず）との間で液晶容量ＣLCが形成されている。
【０１３０】
制御回路５３は、ＲＧＢデコーダ５１から送られてくる同期信号Ｈ，Ｖとワイド検出回路５２から送られてくるワイド表示モード信号に基づいて、表示対象であるアスペクト比９：１６のワイド表示画面を有するＮＴＳＣ方式用の液晶表示パネル（ＬＣＤ）５６の信号電極を駆動する信号側ドライバ５４に後述する水平制御信号を、走査電極を駆動する走査側ドライバ５５に垂直制御信号を夫々出力する。
【０１３１】
即ち、制御回路５３は、水平制御信号として、右シフト用のスタートパルスであるゲートＲ信号、左シフト用のスタートパルスである左ゲートＬ信号、右シフト用３相クロックＣＫ１Ｒ，ＣＫ２Ｒ，ＣＫ３Ｒ、左シフト用３相クロックＣＫ１Ｌ，ＣＫ２Ｌ，ＣＫ３Ｌ、右シフト用のイネーブル信号ＢＳＰーＲ、及び左シフト用のイネーブル信号ＢＳＰ−Ｌを作成して、信号側ドライバ５４の双方向シフトレジスタ６０に出力する（図１３参照）。
【０１３２】
上記した如く、液晶表示パネル５６とこの液晶表示パネル５６の信号電極を駆動する信号側ドライバ及び同走査電極を駆動する走査側ドライバ５５は、９：１６のアスペクト比を有するものであり、これに対して、入力する映像信号は９：１６のアスペクト比を有するワイド映像信号である場合と３：４のアスペクト比を有する標準映像信号の場合とがあり得る。従って、制御回路５３ではこれらの映像信号の入力に応じて液晶表示パネル５６に映像を表示させるべくタイミング等の表示制御動作を行う。
【０１３３】
図１３は、信号側ドライバ５４の詳細な回路構成を例示するものあり、信号側ドライバ５４は、双方向シフトレジスタ６０と、サンプルホールド回路７０と、及び駆動バッファ回路８０とから構成されている。
【０１３４】
双方向シフトレジスタ６０は、詳細は後述するが、信号電極Ｘ1、・・・Ｘｎの各段毎に、ラッチ回路等が連続して接続されており、入力する右シフト用のスタートパルスであるゲートＲ信号と左シフト用のスタートパルスである左ゲートＬ信号を、夫々入力する右シフト用３相クロック（ＣＫ１Ｒ，ＣＫ２Ｒ，ＣＫ３Ｒ）と左シフト用３相クロック（ＣＫ１Ｌ，ＣＫ２Ｌ，ＣＫ３Ｌ）のタイミングでラッチしてシフト信号を生成し、さらに、このシフト信号を入力する右シフト用のイネーブル信号であるＢＳＰーＲと左シフト用のイネーブル信号であるＢＳＰ−Ｌに応じて所定の順序で出力される右シフト用及び左シフト用サンプリングクロックＳＰ1〜ｎを生成して、次段のサンプル／ホールド回路７０に順次出力する。
【０１３５】
サンプル／ホールド回路７０は、例えば、スイッチング回路やコンデンサ等で構成され、ＲＧＢデコーダ５１から供給されるＲＧＢの映像信号を、双方向シフトレジスタ６０から供給されるサンプリングクロックＳＰに基づいてサンプルホールドし、得られるサンプルホールド電圧ＳＨ1〜ｎを順次駆動バッファ８０に出力する。
【０１３６】
駆動バッファ８０は、サンプル／ホールド回路７０から供給されるサンプルホールド電圧ＳＨ1〜ｎを所定の増幅率で増幅して表示信号を生成して液晶表示パネル５６の各信号電極Ｘ１〜Ｘｎに順次出力する。
【０１３７】
図１４は、双方向シフトレジスタ６０の詳細な回路構成を例示するものであり、各信号電極Ｘ1〜Ｘｎ毎に、ラッチ回路、インバータ回路、ＯＲ回路及びＡＮＤ回路が組み合わされて構成されており、この双方向シフトレジスタ６０は、左シフト用ラッチ部６１、信号変換部６２、右シフト用ラッチ部６３、及びゲート部６４の各ブロックから成る。
【０１３８】
左シフト用ラッチ部６１は、左シフト用ラッチ回路ＬＲ及びＯＲ回路ＬＯＲからなり、左シフト用ラッチ回路ＬＲは、前段の左シフト用ラッチ回路ＬＲから出力される信号と信号変換部６２から出力される信号とのＯＲ出力を入力する３相クロック（ＣＫ１Ｌ，ＣＫ２Ｌ，ＣＫ３Ｌ）で夫々ラッチして左シフト信号を順次次段の左シフト用ラッチ回路ＬＲ、信号変換部６２、及びゲート部６２に出力する。
【０１３９】
信号変換部６２は、右シフト用インバータ回路ＲＩｎ、右シフト用ＡＮＤ回路ＲＡＮＤ、左シフト用インバータ回路ＬＩｎ、及び左シフト用ＡＮＤ回路ＬＡＮＤからなる。
【０１４０】
左シフト用ＡＮＤ回路ＬＡＮＤには、左シフト用のゲートＬ信号と、前段の右シフト用ラッチ回路ＲＲから出力される右シフト用シフト信号が左シフト用インバータ回路ＬＩｎで反転されたシフト反転信号と、及び、右シフト用ラッチ回路ＬＲから出力される右シフト信号とが入力し、これら信号のＡＮＤ出力を左シフト用ラッチ部６１に出力する。
【０１４１】
右シフト用ＡＮＤ回路ＲＡＮＤには、右シフト用のゲートＲ信号と、前段の左シフト用ラッチ回路ＬＲから出力される左シフト信号が右シフト用インバータ回路ＲＩｎで反転されたシフト反転信号と、及び、左シフト用ラッチ回路ＬＲから出力される左シフト信号とが入力し、これら信号のＡＮＤ出力を右シフト用ラッチ部６３に出力する。
【０１４２】
右シフト用ラッチ部６３は、右シフト用ラッチ回路ＲＲ及びＯＲ回路ＲＯＲからなり、右シフト用ラッチ回路ＲＲは、前段の右シフト用ラッチ回路ＲＲから出力される信号と信号変換部６２から出力される信号とのＯＲ出力を、入力する３相クロック（ＣＫ１Ｒ，ＣＫ２Ｒ，ＣＫ３Ｒ）で夫々ラッチして右シフト信号を順次次段の右シフト用ラッチ回路ＲＲ、信号変換部６２、及びゲート部６４に出力する。
【０１４３】
ゲート部６４は、ＡＮＤ回路とＯＲ回路が組み合わされてなり、一方のＡＮＤ回路ＧＡＮＤ１は、右シフト用ラッチ部６３から出力される右シフト信号と、左シフト用イネーブル信号ＢＳＰ−Ｌとが入力して、これら信号のＡＮＤ出力をＯＲ回路ＧＯＲに出力する。他方のＡＮＤ回路ＧＡＮＤ２は、左シフト用ラッチ部６１から出力される左シフト信号と、右シフト用イネーブル信号ＢＳＰ−Ｒとが入力して、これら信号のＡＮＤ出力をＯＲ回路ＧＯＲに出力する。ＯＲ回路ＧＯＲは、ＡＮＤ回路ＧＡＮＤ１、ＧＡＮＤ２から出力される信号のＯＲ出力をサンプリング信号ＳＰ1〜ｎとして順次サンプル／ホールド回路７０に出力する。
【０１４４】
以上のような回路構成にあって、映像入力端子に、アスペクト比９：１６のワイド映像信号のコンポジット映像信号が入力される場合、及び、アスペクト比３：４の標準映像信号のコンポジット映像信号が入力される場合の動作を説明する。
【０１４５】
図１２において、コンポジット映像信号が映像入力端子５０から入力された場合、ワイド検出回路５２は、このコンポジット映像信号中の特定走査線位置にワイド映像用の識別信号が重畳されているか否かを判別し、識別信号を検出した場合はワイド映像信号であると判断して制御回路５３へワイド表示モード信号を送出する一方、識別信号を検出しない場合は標準映像信号であると判断して、制御回路５３にワイド表示モード信号を出力しない。
【０１４６】
ＲＧＢデコーダ５１は、映像入力端子５０から入力されたコンポジット映像信号中からＲ，Ｇ，Ｂの原色信号と水平同期信号Ｈ及び垂直同期信号Ｖよりなる同期信号とを分離し、各同期信号Ｈ，Ｖを制御回路５３へ、原色信号Ｒ，Ｇ，Ｂを信号側ドライバ５４へ夫々出力する。
【０１４７】
制御回路５３では、入力されたコンポジット映像信号が標準映像信号によるものか或いはワイド映像信号によるものであるかということ、及び、液晶表示パネル５６の信号電極数及び走査電極数を鑑みて水平制御信号及び垂直制御信号を信号側ドライバ５４及び走査側ドライバ５５へ夫々出力する。
【０１４８】
ここで、アスペクト比９：１６のワイド画面を有するＴＦＴ液晶パネル５６ににワイド映像信号を表示する場合の制御回路５３及び信号側ドライバ５４の動作を図１４〜図１６を参照して説明する。
【０１４９】
図１４において、ワイド映像信号を表示する場合、制御回路５３は、信号側ドライバ５４の双方向シフトレジスタ６０に出力する右シフト用イネーブル信号ＢＳＰ−Ｒ及び左シフト用イネーブル信号ＢＳＰ−Ｌを「Ｈ」レベルに固定するとともに、右シフト用ゲートＲ信号及び左シフト用ゲートＬ信号を「Ｌ」レベルに固定する。この場合、図１４に示す双方向シフトレジスタは、図１５の如き等価回路で表すことができる。
【０１５０】
図１６は、図１５の双方向シフトレジスタ６０で、右方向にサンプリング信号を順次出力する場合のタイミング図の一例である。
【０１５１】
図１５において、先ず、制御回路５３は、双方向シフトレジスタ６０に右方向のサンプリング信号を出力させる場合には、左シフト用ラッチ回路ＬＲに、常時、「Ｈ」レベルの３相の左シフトクロックＣＫ１Ｌ，ＣＫ２Ｌ，及びＣＫ３Ｌを出力するとともに、「Ｌ」レベルのシフトデータを出力する。
【０１５２】
その結果、左シフト用ラッチ回路ＬＲからは、常時「Ｌ」レベルの左用シフト信号が、ＯＲ回路ＧＯＲの一入力端に出力されることになる。
【０１５３】
一方、右用ラッチ回路ＲＲでは、入力する信号を、図１６の如き３相の右シフトクロックＣＫ１Ｒ，ＣＫ２Ｒ，ＣＫ３Ｒのタイミングで順次ラッチされ、右シフト信号がＯＲ回路ＧＯＲの他入力端に出力される。
【０１５４】
その結果、ＯＲ回路ＧＯＲからは、右シフト用ラッチ回路ＲＲからの右シフト信号をそのまま、図１６の如きサンプリング信号・・ＳＰａ、ＳＰａ+1、ＳＰａ+2、・・・として出力される。
【０１５５】
そして、サンプル／ホールド回路７０は、ＲＧＢデコーダ５１から供給されるＲＧＢの映像信号を双方向シフトレジスタ６０から出力されサンプリング信号ＳＰが「Ｈ」レベルの間、サンプル／ホールドし、得られるサンプルホールド電圧ＳＨが順次、駆動バッファ８０を介して、表示信号として、液晶表示パネル５６の各信号電極Ｘ１〜Ｘｎに順次左方向から右方向に出力する。
【０１５６】
逆に、図１５に示す双方向シフトレジスタ６０で、左方向に順次サンプリング信号ＳＰを出力する場合には、制御回路５３が、右シフト用ラッチ回路ＲＲに常時「Ｌ」レベルのシフトデータ及び「Ｈ」レベルの３相の右シフトクロックＣＫ１Ｒ，ＣＫ２Ｒ，及びＣＫ３Ｒを出力し、右シフト用ラッチ回路ＲＲが、常時「Ｌ」レベルの右シフト信号を出力する構成とすれば、左シフト用ラッチ回路ＬＲから出力される左シフト信号がサンプリング信号ＳＰとしてそのまま右側から左方向に順次出力される。
【０１５７】
ここで、表示信号の出力方向は、走査電極の偶数ライン及び奇数ライン毎に切り換えても良い。
【０１５８】
即ち、奇数走査電極走査時には、双方向シフトレジスタ６０はサンプリング信号ＳＰを順次左側から右方向に出力し、サンプル／ホールド回路７０では、映像信号をサンプリング信号ＳＰに応じたタイミングでサンプル／ホールドして、得られられるサンプルホールド電圧ＳＨを、駆動バッファ８０を介して表示信号として信号電極Ｘ1〜ｎに夫々出力する。
【０１５９】
また、偶数走査電極走査時には、双方向シフトレジスタ６０は、サンプリング信号を順次右側から左方向に出力し、サンプル／ホールド回路７０では、右シフト時とはデータ位置が反転された映像信号をサンプリング信号ＳＰに応じたタイミングでサンプル／ホールドし、得られるサンプルホールド電圧ＳＨを、駆動バッファを介して表示信号として信号電極ンＸ1〜Ｘｎに夫々出力する。
【０１６０】
そして、この表示信号が信号電極Ｘ1〜Ｘｎに夫々接続されているＴＦＴを介して、各画素毎の表示信号が液晶容量ＣLCに書き込まれる。
【０１６１】
以上の構成によれば、ＴＦＴ液晶表示パネル５６の奇数走査電極Ｙ1、Ｙ3、Ｙ5・・・は、画面の左側から右方向に順に走査し、偶数走査電極Ｙ2、Ｙ4、Ｙ6・・・は、画面の右側から左方向に順に走査するようにする。このため、隣接する走査電極Ｙ1とＹ2に接続された上下２画素に注目すると、その２画素で交互に補償し合って画面全体では均一なバイアスが印加されることになる。換言すると、２走査で平均化したバイアスが印加されるため、画面全体で一様な輝度特性を得ることができる。
【０１６２】
尚、上記実施の形態では、奇数走査電極と偶数走査電極の走査時におけるサンプリング順序を左右逆方向としたが、この例に限定されるものではなく、２ライン、３ラインあるいはそれ以上のライン毎にサンプリング方向を変えて、バイアスのかかり方を相互に補償する構成としても良い。
【０１６３】
次に、アスペクト比９：１６のワイド画面を有するＴＦＴ液晶表示パネル５６に標準映像信号（アスペクト比３：４）を表示する場合の制御回路５３及び信号側ドライバ５４の動作を図１４、及び図１７〜１９を参照して説明する。
【０１６４】
図２３に示す如く、ワイド画面に標準映像信号を表示する場合には、画面の両端の画面全体の１／４の部分をマスク（黒帯）表示する必要があり、本実施の形態では、双方向シフトレジスタ６０を利用して、一方のシフトレジスタ（右シフト用ラッチ部６３若しくは左シフト用ラッチ部６１）に表示信号を出力するためのサンプリング信号の作成を担わしめ、他方のシフトレジスタには、上記マスク部を表示するための機能を担わしめる。
【０１６５】
図１４において、標準映像信号を表示する場合で、且つ左方向から右方向に表示信号を出力する場合には、制御回路５３は、図１４の双方向シフトレジスタ６０に出力する左シフト用イネーブル信号を「Ｈ」レベルに固定するとともに、左シフト用ゲートＬ信号を「Ｌ」レベルに固定する。この場合、図１４の双方向シフトレジスタ６０は、図１７の如き等価回路で表すことができる。
【０１６６】
図１８及び図１９は、図１７の双方向シフトレジスタ６０において、右方向にサンプリング信号を順次出力する場合のタイミング図の一例である。
【０１６７】
図１７において、先ず、制御回路５３は、電源投入後、又は、垂直帰線期間毎に黒帯表示する信号電極に対応する左シフト用ラッチ回路ＬＲに「Ｈ」のデータを書き込む（タイムチャートは省略）。図１７に示される例では、左シフト用ラッチ回路・・、ＬＲａ-1、ＬＲａ、ＬＲａ+1に「Ｈ」のデータが書込まれる（図１７において、「Ｈ」のデータが書き込まれる左シフト用ラッチ回路ＬＲに斜線が施してある。）。
【０１６８】
次に、マスク部を表示するに際し、制御回路５３が、垂直帰線期間毎に、図１９に示す如く、右シフト用イネーブル信号ＢＳＰ−Ｒを「Ｈ」にする。この右シフト用イネーブル信号ＢＳＰ−Ｒは、ＡＮＤ回路・・ＧＡＮＤ２ａ-1、ＧＡＮＤ２ａ、の一入力端に出力される。また、「Ｈ」のデータが書き込まれた左シフト用ラッチ回路・・、ＬＲａ、ＬＲａ+1、からは「Ｈ」レベルの信号がＡＮＤ回路・・ＧＡＮＤ２ａ-1、ＧＡＮＤ２ａ、の他入力端に出力される。そして、ＡＮＤ回路・・ＧＡＮＤ２ａ-1、ＧＡＮＤ２ａからは「Ｈ」レベルの信号がＯＲ回路・・ＧＯＲａ-1、ＧＯＲａに出力され、その結果、このＯＲ回路・・ＧＯＲａ-1、ＧＯＲａからは「Ｈ」レベルの信号がサンプル／ホールド回路７０に出力される。そして、サンプル／ホールド回路７０は、この「Ｈ」レベルの信号が出力されている間、映像信号Ｖｓｉｇのペデスタルレベルをサンプル／ホールドし、このペデスタルレベルに応じたサンプルホールド電圧を駆動バッファ８０を介して信号電極に出力する。
【０１６９】
以上の構成により、マスク表示部に対応する信号電極には、ペデスタルレベルに応じた電圧が印加されることになる。
【０１７０】
引き続いて、映像部分を表示する際の動作を説明する。映像信号期間に入ると、図１８及び図１９に示すタイミングで右シフト用ゲートＲ信号を「Ｈ」にする。この信号を、右用ラッチ回路ＲＲａ+1、ＲＲａ+2・・・では、右シフト用ゲートＲ信号を図１８の如き３相の右シフトクロックＣＫ１Ｒ，ＣＫ２Ｒ，ＣＫ３Ｒのタイミングで順次ラッチして、右シフト信号をＯＲ回路ＧＯＲａ+1、ＧＯＲａ＋2・・・のー入力端に出力する。また、ＯＲ回路ＧＯＲａ+1、ＧＯＲａ＋2・・・の他入力端には、ＡＮＤ回路ＧＡＮＤ２ａ+1、ＧＡＮＤ２ａ+2・・・から「Ｌ」レベルの信号が入力し、その結果、ＯＲ回路ＧＯＲａ+1、ＧＯＲａ＋2・・・からは、右シフト用ラッチ回路ＲＲａ+1、ＲＲａ+2・・・からの右シフト信号をそのまま、図１８の如きサンプリング信号ＳＰａ+1、ＳＰａ+2、・・・としてサンプル／ホールド回路７０に順次出力する。
【０１７１】
そして、サンプル／ホールド回路７０は、ＲＧＢデコーダ５１から供給されるＲＧＢの映像信号を双方向シフトレジスタ６０から出力されサンプリング信号ＳＰが「Ｈ」レベルの間、サンプル／ホールドし、得られるサンプルホールド電圧ＳＨが順次、駆動バッファ８０を介して、表示信号として、液晶表示パネル５６の各信号電極Ｘ１〜Ｘｎに順次左方向から右方向に出力する。
【０１７２】
すなわち、黒帯に対応する信号電極・・ＳＰａの次の信号電極ＳＰａ+1から映像信号が表示されることになる。
【０１７３】
以上の構成では、信号側ドライバ５４が、左方向から右方向に表示信号を出力する場合の例を示したが、本双方向シフトレジスタ６０は対称型であるので、逆に、右方向から左方向に表示信号を出力する構成としても良い。
【０１７４】
その場合、制御回路５３は、双方向シフトレジスタ６０に出力する右シフト用イネーブル信号ＢＳＰ−Ｒを「Ｈ」レベルに固定するとともに、右シフト用ゲートＲ信号を「Ｌ」レベルに固定する。そして、垂直帰線期間毎に黒帯表示する信号電極に対応する右シフト用ラッチ回路ＲＲに「Ｈ」のデータを書き込む（タイムチャートは省略）構成として、マスク部に対応する信号電極にペデスタルレベルに応じた電圧を印加し、映像表示部に対応する信号電極には、右側から左方向に順次表示信号を出力すれば良い。
【０１７５】
ここで、表示信号の出力方向は、１フィールド若しくは１フレーム毎に切り換える構成としても良く、かかる切り換える構成とすれば、その２フィールド（若しくはフレーム）で交互に補償し合って画面全体では均一なバイアスが印加されることになる。換言すると、２フィールドで平均化したバイアスが印加されるため、マスク部を含めた画面全体で一様な輝度特性を得ることができる。
【０１７６】
以上説明したように、本実施の形態では、信号側ドライバ内部の双方向シフトレジスタを利用して映像信号のペデスタルレベルをサンプリングして、マスク表示部に対応する信号電極にこのペデスタルレベルに応じた電圧を印加する構成である故、簡単な回路で１６：９の横長表示装置に映像信号と共に左右に黒帯を表示することが可能となる。また、画素数の制約が無い為、任意の画素数の表示装置に対し任意の幅の黒帯（マスク）を表示することが可能であり汎用性が高いという効果を奏する。
【０１８１】
【発明の効果】
請求項１記載の発明によれば、表示画面の左右にマスク部を表示する表示装置において、マスク部に対応する表示パネルの信号電極に映像信号のペデスタルレベルに応じた電圧を印加する構成であるので、簡単な回路構成で色むら等の発生を防止して均一な同一色によるマスク表示を行わせることができる。
【０１８２】
さらに、信号側ドライバ内部の双方向シフトレジスタを利用して映像信号のペデスタルレベルをサンプリングして、マスク（黒帯）表示部に対応する信号電極にこのペデスタルレベルに応じた電圧を印加する構成である故、簡単な回路で横長表示装置の左右のマスクを表示することが可能となる。また、画素数の制約が無い為、任意の画素数の表示装置に対し任意の幅のマスクを表示することが可能であり汎用性が高いという効果を奏する。
【０１８３】
また、請求項２記載の発明によれば、より色むら等の発生を防止して均一な同一色による黒帯表示を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る回路構成を示すブロック図。
【図２】同実施の形態に係る各信号波形を例示する図。
【図３】同実施の形態に係る各信号波形を例示する図。
【図４】本発明の第２の実施の形態に係る回路構成を示すブロック図。
【図５】図４のコントローラ内の詳細な回路構成を示すブロック図。
【図６】同実施の形態に係る動作を説明するためのタイミングチャート。
【図７】同実施の形態に係る動作を説明するためのタイミングチャート。
【図８】同実施の形態に係る走査線の同時選択動作を説明する図。
【図９】本発明の第３の実施の形態に係る動作を説明するためのタイミングチャート。
【図１０】同実施の形態に係る動作を説明するためのタイミングチャート。
【図１１】同実施の形態に係る走査線の同時選択動作を説明する図。
【図１２】本発明の第４の実施の形態に係る回路構成を示すブロック図。
【図１３】図１２の信号側ドライバ内の詳細な回路構成を示すブロック図。
【図１４】図１３の双方向シフトレジスタ内の詳細な回路構成を示すブロック図。
【図１５】図１４の双方向シフトレジスタの等価回路を示す図。
【図１６】図１５の双方向シフトレジスタの動作を説明するためのタイミングチャート。
【図１７】図１４の双方向シフトレジスタの等価回路を示す図。
【図１８】図１７の双方向シフトレジスタの動作を説明するためのタイミングチャート。
【図１９】図１７の双方向シフトレジスタの動作を説明するためのタイミングチャート。
【図２０】ＮＴＳＣ方式のワイド映像信号の波形を例示する図。
【図２１】同方式によるワイド映像信号の信号量と表示画面のアスペクト比を比較する図。
【図２２】アスペクト比の異なる映像信号を画面表示する場合を例示する図。
【図２３】アスペクト比の異なる映像信号を画面表示する場合を例示する図。
【図２４】ＮＴＳＣ方式の標準映像信号の波形を例示する図。
【符号の説明】
１１    ＴＦＴ液晶パネル
１２    走査電極ドライバ
１２ａ  シフトレジスタ
１２ｂ  アンド回路群
１２ｃ  アンプ群
１３    信号電極ドライバ
１４    制御回路
１５    反転回路
１６    映像色信号切換回路
１６ａ〜１６ｆ  ゲート回路
１６ｇ          インバータ
ａ    シフトクロック
ｂ    スタート信号
ｃ    出力イネーブル信号
ｄ    制御信号
ｅ    極性反転信号
ｆ    選択信号
２０  映像入力端子
２１  ＲＧＢデコーダ
２２  ワイド検出回路
２３  コントローラ
２４  反転アンプ
２５  液晶表示パネル
２６  信号側ドライバ
２７  走査側ドライバ
２８  アンプ
３１  ＰＬＬ回路
３２  同期制御回路
３３  黒帯・間引き制御回路
３４  間引きデコーダ
３５  ＶＣＯ
３６  水平デコーダ
３７  水平カウンタ
３８  ドットクロック発生回路
３９  垂直カウンタ
４０  間引きカウンタ
４１  ＦＲＰ発生回路
４２  垂直デコーダ
５０  映像入力端子
５１  ＲＧＢデコーダ
５２  ワイド検出回路
５３  コントローラ
５４  反転アンプ
５５  液晶表示パネル
５６  信号側ドライバ
５７  走査側ドライバ
６０  双方向シフトレジスタ
７０  サンプル／ホールド回路
８０  駆動バッファ
【図１】
0003639969.tif 000002
【図２】
0003639969.tif 000003
【図３】
0003639969.tif 000004
【図４】
0003639969.tif 000005
【図５】
0003639969.tif 000006
【図６】
0003639969.tif 000007
【図７】
0003639969.tif 000008
【図８】
0003639969.tif 000009
【図９】
0003639969.tif 000010
【図１０】
0003639969.tif 000011
【図１１】
0003639969.tif 000012
【図１２】
0003639969.tif 000013
【図１３】
0003639969.tif 000014
【図１４】
0003639969.tif 000015
【図１５】
0003639969.tif 000016
【図１６】
0003639969.tif 000017
【図１７】
0003639969.tif 000018
【図１８】
0003639969.tif 000019
【図１９】
0003639969.tif 000020
【図２０】
0003639969.tif 000021
【図２１】
0003639969.tif 000022
【図２２】
0003639969.tif 000023
【図２３】
0003639969.tif 000024
【図２４】
0003639969.tif 000025