(57)【特許請求の範囲】
【請求項１】
スイッチバッファ処理部および速度調整用セル生成部の出力を切り替えるセレクタおよび前記スイッチバッファ処理部のバッファ空き判定部を有し、ＡＴＭセルのスイッチを行うＡＴＭスイッチ回路と、ＡＴＭレイヤに関する処理を行うＡＴＭレイヤ処理回路と、装置内フレームにマッピングされているＡＴＭセルをＡＴＭ−ＰＯＮフレームにマッピングするＡＴＭ−ＰＯＮフレーム変換回路と、ＯＮＵ起動情報を生成する装置マネジメント部とを備え、前記装置内フレームから伝送路フレームに変換するフォーマット変換方式において、
前記ＡＴＭスイッチ回路は、前記ＯＮＵ起動情報によりＯＮＵの起動数からデスタッフセルの必要数を算出して、前記スイッチバッファ処理部のＡＴＭセル出力停止および前記セレクタの切り替え制御を行うデスタッフ制御部を備えることを特徴とするフォーマット変換方式。
【請求項２】
前記ＡＴＭスイッチ回路は、前記ＡＴＭ−ＰＯＮフレーム変換回路のフレーム制御カウンタからのフレームパルスおよび前記ＯＮＵ起動情報を受け、前記デスタッフ制御部を制御するデスタッフタイミング設定部を更に備えることを特徴とする請求項１に記載のフォーマット変換方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフォーマット変換方式、特に加入者系伝送装置に用いられるＡＴＭ(Asynchronous  Transfer  Mode)−ＰＯＮ(Passive  Optical  Network)インターフェースにおけるＡＴＭレイヤからＡＴＭ−ＰＯＮレイヤ間においてフレームフォーマットを変換するＡＴＭ−ＰＯＮフレームフォーマット変換方式に関する。
【０００２】
【従来の技術】
従来、この種のフォーマット変換方式は、例えば特開平５−７２１９号の「ＡＴＭセルフォーマット変換方式」に開示されている。即ち、８ｋＨｚ基準クロックとの同期関係を確保した装置内処理用のＡＴＭセルフォーマットとＳＤＨ(Synchronous  Digital  Hierarchy)マッピングのＡＴＭセルフォーマットとの相互変換に用いられている。
【０００３】
図８は、従来のフレームフォーマット変換方式をＡＴＭ―ＰＯＮフレームについて適用した場合の一例を示すブロック図である。このフレーム変換方式は、ＡＴＭスイッチ回路１、ＡＴＭレイヤ処理回路２、ＡＴＭ−ＰＯＮフレーム変換回路３および装置マネジメント部３５より構成される。また、ＡＴＭスイッチ回路１は、バッファ空き判定部４、スイッチバッファ処理部５、速度調整用セル生成部６、セレクタ７、９およびデスタッフ用セル生成部８を含んでいる。また、ＡＴＭ−ＰＯＮフレーム変換回路３は、制御情報セルおよびデスタッフ用セル破棄部１０、ＦＩＦＯ（先入れ先出しメモリ）残容量判定部１１、速度調整用ＦＩＦＯ１２、フレーム制御カウンタ１３、ＰＯＮオーバヘッド付加部１４、速度調整用セルーダミーセル変換部１５、ダミーセル生成部１６、セレクタ１７、１９およびＰＯＮＯＡＭセル生成部１８を含んでいる。更に、装置マネジメント部３５は、ＯＮＵ（Optical  Node  Unit）起動／停止制御部３４を含んでいる。
【０００４】
ＡＴＭスイッチ回路１は、ＡＴＭセルのスイッチングを行う。ＡＴＭ−ＰＯＮフレーム変換回路３は、装置内のフレームにマッピングされているＡＴＭセルをＡＴＭ−ＰＯＮフレームにマッピングする機能ブロックである。ＡＴＭレイヤ処理部２は、ＡＴＭセルのヘッダ処理、ＯＡＭ(Operation  And  Maintenance)機能、シェーピング等を行う機能ブロックである。ＡＴＭスイッチ回路１は、ＡＴＭセルスイッチング用にＡＴＭセルを蓄えるスイッチバッファ処理部５、デスタッフ用セルを生成するデスタッフ用セル生成部８およびデスタッフ制御信号３６のデスタッフ要求によりＡＴＭスイッチ１の出力をＡＴＭセルからデスタッフセルに切り替えるセレクタ９を有する。ＡＴＭ−ＰＯＮフレーム変換回路３は、ＡＴＭセルのみを速度調整用ＦＩＦＯ１２に書き込む制御情報セルおよびデスタッフ用セル破棄部１０、ＡＴＭセルを蓄える速度調整用ＦＩＦＯ１２、この速度調整用ＦＩＦＯ１２の残容量が少なくなったとき、デスタッフ制御信号３６によりデスタッフ要求を出力するＦＩＦＯ残容量判定部１１、ＡＴＭ−ＰＯＮフレームのＡＴＭセル領域で速度調整用ＦＩＦＯ１２に読み出しをかけるフレーム制御カウンタ１３を有する。
【０００５】
図９は、上述した特開平５−７２１９号公報に開示される装置内のフレーム構成である。１２５μｓ（８ｋＨｚ）のフレームの先頭に２フレーム毎に付加された制御情報セル、先頭に１バイトのオーバヘッドが付加されたＡＴＭセル、デスタッフ目的専用のデスタッフ用セルから構成される。ＡＴＭレイヤの処理はスイッチ処理や多重化処理を簡易に行うため、８ｋＨｚに同期した装置内フレームに時間的に連続した状態でＡＴＭセルをマッピングしている。このような装置内フレームは、ＳＤＨフレームのオーバヘッド領域又はＡＴＭ−ＰＯＮフレームのＰＯＮオーバヘッド、ＰＯＮＯＡＭセル、ＡＴＭセル禁止領域分だけ、伝送路よりＡＴＭセル帯域が大きくなる。そのため、伝送路フレームからＡＴＭ−ＰＯＮフレームへのフレーム変換時にデスタッフ処理を行っている。図９の装置内フレームでは、ＡＴＭセルに１バイト付加するオーバヘッド、２５０μＳに１度の割合いで挿入する制御情報セルおよびデスタッフ処理が必要なタイミングで随時挿入されるデスタッフ用セルをデスタッフ領域としている。
【０００６】
一般的に使用されているフレーム変換におけるデスタッフ制御の動作を、図８を参照して説明する。ＡＴＭスイッチ１は、一般にスイッチバッファ処理部５からＡＴＭセルを出力している。しかし、デスタッフ制御信号３６によりデスタッフ要求を受けた場合は、ＡＴＭスイッチ１の出力をセレクタ９でデスタッフセル用セル生成部８側に切り替えてデスタッフ用セルを出力する。ＡＴＭ−ＰＯＮフレーム変換回路３の制御情報セルおよびデスタッフ用セル破棄部１０では、ＡＴＭセルを受信すると、速度調整用ＦＩＦＯ１２に書き込み、それ以外の領域は破棄する。フレーム制御カウンタ１３では、ＡＴＭ−ＰＯＮフレームのフレーム構成を管理しており、ＡＴＭセルの出力タイミングになると速度調整用ＦＩＦＯ１２からＡＴＭセルを読み出す。ＦＩＦＯ残容量判定部１１では、速度調整用ＦＩＦＯ１２の残容量を監視しており、残容量が少なくなるとデスタッフ制御信号３６にてデスタッフ要求を出力する。
【０００７】
【発明が解決しようとする課題】
上述した従来のフレーム変換方式をＡＴＭ−ＰＯＮフレームに適用する場合には、回路の規模が大きく複雑であるという課題がある。即ち、従来技術では、ＡＴＭセルマッピング禁止領域により生じるＡＴＭセルの不連続性の吸収およびフレーム周期の差分吸収に効果がある。しかし、フレーム変換部の速度調整用ＦＩＦＯ（バッファ）の残容量が閾値以下になることを監視することで、デスタッフタイミングを検出しているため、デスタッフ要求信号の出力からデスタッフセルの到着までには遅延時間が生じる。そこで、遅延時間内に速度調整用ＦＩＦＯがオ−バフローしないだけのバッファ容量を確保した状態でデスタッフ要求を出力する必要がある。斯かる従来技術では、ＡＴＭスイッチから速度調整用ＦＩＦＯに至る遅延時間に比例して速度調整用ＦＩＦＯのバッファ容量が大きくなるという問題が生じる。そのため、ＡＴＭスイッチと速度調整用ＦＩＦＯの間にシェーパの如き大きい遅延を生じる回路を実装する場合には、遅延発生回路内にデスタッフ用セルを多のセルに優先して短時間の遅延量で出力する機能を設けるか、大きな容量をセルバッファに設けるかする必要がある。
【０００８】
そこで、図１０は、遅延発生回路ブロックにデスタッフ用セルを優先的に送出するデスタッフセル優先送出回路の１例のブロック図である。この回路は、セル種別判定回路１５０、遅延発生回路ブロック１５１、セレクタ１５２およびバッファ１５３より構成される。セル種別判定回路１５０は、入力セルのセル種別を判定する。セル種別がデスタッフセルおよび情報制御セルの場合には、遅延発生回路ブロック１５１に対して入力ディスエーブル（Disable）信号を出力し、バッファ１５３に対して入力Disable信号の解除を行い、デスタッフセルおよび情報制御セルをバッファ１５３に取り込む。バッファ１５３への取り込みが終了すると、遅延発生回路ブロック１５１に対してDisable信号を解除し、バッファ１５３に対して入力Disable信号を出力する。また、遅延発生回路ブロック１５１からのセル出力タイミングをＳＯＣ（Start  ｏf  Cell）にて監視しており、セルの最終バイトの出力が終わるタイミングを検出する。セル出力終了タイミングを検出すると、セレクタ１５２をバッファ１５３側に切り替えて、遅延発生回路ブロック１５１に対して出力Disable信号を出力し、バッファ１５３に対して出力Disable信号の解除を行い、デスタッフセルおよび情報制御セルをバッファ１５３から出力する。バッファ１５３からの出力が終了すると、セレクタ１５２を遅延発生回路ブロック１５１側に切り替えて、遅延発生回路ブロック１５１に対して出力Disable信号を解除してバッファ１５３に対して出力Disable信号を出力する。このようにして、デスタッフセルおよび情報制御セルを１セル未満の遅延時間で出力する。
【０００９】
一方、十分な容量をバッファに設けることを選択した場合には、遅延回路の遅延時間が１８セルの場合には、セルのバッファ容量を少なくとも１０セル（５３バイトｘ１０）の容量が必要になる。図１１は、この時のバッファ容量の状態遷移図を示す。ＡＴＭ−ＰＯＮフレームでは、ＡＴＭセルマッピング禁止領域が、１セル当たり７バイト、ＰＯＮＯＡＭの場合には１セル当たり別に５３バイト生じる。ＰＯＮＯＡＭセルは、最大で９セルに１セルの割合で出力することから、ＡＴＭ−ＰＯＮフレーム側では最大で１８セル内に２３２バイトのＡＴＭセルマッピング禁止領域が生じる。それに対して装置内フレームでは、１セル当たり１バイトのＡＴＭセル禁止領域を有し、１８セル時間では１８バイトとなる。この差分がバッファの最大増加容量であり、その値は１８セル時間当たり２１４バイトとなる。逆に、１８セル時間の最小のバッファ増加量をいかに算出する。ＡＴＭ−ＰＯＮフレーム側では、１セル当たり７バイトのＡＴＭセルマッピング禁止領域を有するため、１８セル時間で１２６バイトとなる。装置内フレーム側では、ＡＴＭセルで１セル当たり１バイト、更に情報制御セルを受信することで別途５３バイトが加算されるため、１８セル時間で７１バイトのＡＴＭセルマッピング禁止領域を有する。このため、差分の５５バイトが１８セル時間の最小増加容量となる。
【００１０】
遅延時間が１８セルの場合には、上述した計算の通り最大２１４バイトのバッファが増加する。そこで、デスタッフ要求時点ではせる換算して５セル分の残容量が必要となる。また、デスタッフが必要と判断した時点から連続５セル＋１セル（デスタッフセル受信中にＰＯＮＯＡＭセルの送出があった場合に、１セル分バッファ容量が減少しないため、１セル多くデスタッフセルを送出する）のデスタッフセル送出要求を行う。そのため、最小増加の場合は、５５バイトの増加に対して３１８バイト（６セル）のデスタッフが到着し、２６３バイトの容量減少を生じる。このため、デスタッフ要求時点では、セル換算して５セル分の蓄えが必要になり、合計少なくとも１０セルのバッファ容量が必要である。
【００１１】
【発明の目的】
従って、本発明の目的は、装置内フレームからＡＴＭ―ＰＯＮフレームへのフレームフォーマット変換方式において、装置内フレームへのマッピング時間では時間的に連続したＡＴＭセルにより構成されたフレームフォ−マット変換方式を提供すること、フレームフォーマット変換回路ではＰＯＮオーバヘッド領域、ＰＯＮＯＡＭ領域挿入のためのＡＴＭセルの不連続領域の付加およびフレーム周期差の吸収を行うこと、デスタッフ方式においてはＡＴＭ−ＰＯＮフレーム変換部の速度調整用バッファの容量をＡＴＭスイッチから速度調整用バッファまでの遅延時間に依存しないフレーム変換方式を提供することである。
【００１２】
【課題を解決するための手段】
本発明のフレームフォーマット変換方式は、スイッチバッファ処理部および速度調整用セル生成部の出力を切り替えるセレクタおよび前記スイッチバッファ処理部のバッファ空き判定部を有し、ＡＴＭセルのスイッチを行うＡＴＭスイッチ回路と、ＡＴＭレイヤに関する処理を行うＡＴＭレイヤ処理回路と、装置内フレームにマッピングされているＡＴＭセルをＡＴＭ−ＰＯＮフレームにマッピングするＡＴＭ−ＰＯＮフレーム変換回路と、ＯＮＵ起動情報を生成する装置マネジメント部とを備え、前記装置内フレームから伝送路フレームに変換するフォーマット変換方式において、前記ＡＴＭスイッチ回路は、前記ＯＮＵ起動情報によりＯＮＵの起動数からデスタッフセルの必要数を算出して、前記スイッチバッファ処理部のＡＴＭセル出力停止および前記セレクタの切り替え制御を行うデスタッフ制御部を備える。
【００１３】
ここで、前記ＡＴＭスイッチ回路は、前記ＡＴＭ−ＰＯＮフレーム変換回路のフレーム制御カウンタからのフレームパルスおよび前記ＯＮＵ起動情報を受け、前記デスタッフ制御部を制御するデスタッフタイミング設定部を更に備える。
【００１５】
【発明の実施の形態】
次に、本発明によるフォーマット変換方式の好適実施形態例の構成および動作を、添付図を参照して詳細に説明する。
【００１６】
先ず、図１は、本発明によるフォーマット変換方式の好適実施形態例の構成を示すブロック図である。このフレーム変換方式は、ＡＴＭスイッチ回路５１、ＡＴＭレイヤ処理回路５２、ＡＴＭ−ＰＯＮフレーム変換回路５３および装置マネジメント部７１より構成される。ＡＴＭスイッチ回路５１は、スイッチバッファ処理部５４、速度調整用セル生成部５５、バッファ空き判定部５６、セレクタ５７、６０、デスタッフセル生成部５８、デスタッフ制御部５９およびデスタッフタイミング設定部８８を含んでいる。また、ＡＴＭ−ＰＯＮフレーム変換回路５３は、制御情報セルおよびデスタッフ用セル破棄部６１、速度調整用ＦＩＦＯ６２、ＦＩＦＯ残容量判定部６３、ＰＯＮオーバヘッド付加部６４、フレーム制御カウンタ６５、ダミーセル生成部６６、速度調整用セル→ダミーセル変換部６７、セレクタ６８、７０およびＰＯＮＯＡＭセル生成部６９を含んでいる。更に、装置マネジメント部７１は、ＯＮＵ起動／停止制御部７２を含んでいる。
【００１７】
ここで、ＡＴＭスイッチ回路５１は、ＡＴＭセルのスイッチを行う機能ブロックである。スイッチバッファ処理部５４は、スイッチ処理用のバッファとＡＴＭセルのスイッチ機能を有し、ヘッダ変換および出力ハイウェイ選択等のスイッチ処理を行なってＡＴＭセルを出力し、８ｋＨｚのフレーム先頭では制御情報セルを出力する。バッファ空き判定部５６は、スイッチバッファ処理部５４のスイッチ用バッファの容量を監視し、バッファが空きのときにはセレクタ５７の入力を速度調整用セル生成部５５に切り替え、ＡＴＭセルの出力を停止して速度調整用セルを出力する。速度調整用セル生成部５５は、ＩＤＬＥセル、ＵＮＡＳＳＩＧＮＥＤセル等のＡＴＭレイヤの速度調整用ＡＴＭセルを生成し出力する。デスタッフ制御部５９は、ＯＮＵ起動情報８７により、ＯＮＵの起動数からデスタッフセルの必要数を算出する。その算出数に従いスイッチバッファ処理部５４のＡＴＭセル出力停止とセレクタ６０の切り替え制御を行ってデスタッフ用セルとＡＴＭセルの出力を切り替える。デスタッフ用セル生成部５８は、デスタッフ用セルの生成を行なう。
【００１８】
尚、デスタッフタイミング設定部８８が実装されている場合には、デスタッフタイミング設定部８８は、最大ＯＮＵ起動台数である３２台分のデスタッフタイミングを記憶する機能を有する。デスタッフ制御部５９は、予めデスタッフタイミング設定部８８に設定されたデスタッフ出力タイミングに従って、スイッチバッファ処理部５４のＡＴＭセル出力停止とセレクタ６０の切り替え制御を行うことにより、デスタッフ用セルとＡＴＭセルの出力を切り替える。
【００１９】
ＡＴＭレイヤ処理回路５２は、ＡＴＭセルのヘッダ処理、ＯＡＭ機能およびシェーピング機能等のＡＴＭレイヤに関する処理が実装されている機能ブロックである。ＡＴＭ−ＰＯＮフレーム変換回路５３は、装置内のフレームにマッピングされているＡＴＭセルをＡＴＭ−ＰＯＮフレームにマッピングする機能ブロックである。制御情報セルおよびデスタッフ用セル破棄部６１は、制御情報セル、デスタッフ用セルおよびセルオーバヘッド等のデスタッフ領域データの破棄を行い、ＡＴＭセルのみを速度調整用ＦＩＦＯ６２に書き込む。
【００２０】
フレーム制御カウンタ６５は、装置マネジメント部７１からのＯＮＵ起動情報８７を参照してＡＴＭ−ＰＯＮフレーム構成を管理しており、ＡＴＭセル領域になると速度調整用ＦＩＦＯ６２に対して読み出し側にイネーブルをかけてＡＴＭセルを出力する制御を行う。また、フレームの先頭や起動されているＯＮＵのＰＯＮＯＡＭセル出力タイミングでは、セレクタ７０を切り替えてＰＯＮＯＡＭセルを出力する制御を行う。ＡＴＭセル禁止領域では、セレクタ６８を切り替えてダミーセルを出力する制御を行う。また、ＡＴＭセル出力領域において、ＦＩＦＯ残容量判定部６３により速度調整用ＦＩＦＯ６２が空きであると判定された時には、セレクタ６８を切り替えてダミーセルを出力する。また、デスタッフタイミング設定部８８が実装されているときには、フレームパルス８９を設けてフレームの先頭位置を示す信号を出力する。
【００２１】
ＰＯＮオーバヘッド付加部６４は、ＡＴＭセルに対してＰＯＮオーバヘッドの付加を行う。速度調整用セル→ダミーセル変換部６７は、ＩＤＬＥセルおよびＵＮＡＳＳＩＧＮＥＤセル等のＡＴＭレイヤの速度調整用セルをＰＯＮレイヤの速度調整用セルであるダミーセルに変換する。ダミーセル生成部６６は、ダミーセルを生成する。ＰＯＮＯＡＭセル生成部６９は、ＯＮＵ起動情報８７を参照してフレーム先頭のＰＯＮＯＡＭセルと起動されているＯＮＵに対応するＰＯＮＯＡＭ＃ｎセル（＃ｎは０〜３２）を生成する。
【００２２】
装置マネジメント部７１は、装置全体の管理および制御を行なう機能ブロックであり、ＯＮＵ起動／停止制御部７２によりＯＮＵ起動情報８７を出力する。このブロック図内でＡＴＭセルは、７３→７５→７７→７８→７９→８０→８１→８２→８４→８６の順に流れる。
【００２３】
次に、図２は、ＯＮＵを３２台起動したときのＡＴＭ−ＰＯＮフレームフォーマットである。ＡＴＭ−ＰＯＮフレームフォーマットは、１ｍｓ周期で６０バイトのセル×３２４セルの帯域を有し、フレームの先頭に１セル配置されるＰＯＮＯＡＭセルと、ＯＮＵの起動台数の個数だけ生成されフレーム先頭から９セルおきに配置されるＰＯＮＯＡＭ＃ｎセルと、フレームの途中に３３セル分のＡＴＭセル禁止領域が設けられており、ダミーセルが配置されるＡＴＭセル禁止領域と、５３バイトのＡＴＭセルに７バイトのＰＯＮオーバヘッドが付加されて配置される＃ｎ（ＡＴＭセル領域）で構成される。尚、ＡＴＭセル領域に出力するＡＴＭセルがない場合には、ＡＴＭ−ＰＯＮレイヤの速度調整用セルであるダミーセルが配置される。
【００２４】
図３は、ＯＮＵを３２台起動したときのＡＴＭレイヤマルチフレームフォーマットである。ＡＴＭレイヤマルチフレームフォーマットは、８ｋＨｚの装置内８フレームで構成され、１ｍｓ周期で５４バイト×３６０セルの帯域を有する。装置内２フレーム（２５０μｓ）おきにフレームの先頭に配置される制御情報セルと、ＡＴＭ−ＰＯＮフレームとのＡＴＭセルの帯域差分を吸収するため配置されるデスタッフ用セルと、残る領域に５３バイトのＡＴＭセルに１バイトのセルオーバヘッドを付加して配置するＡＴＭセル領域から構成される。
【００２５】
次に、本発明のフォーマット変換方式の動作を説明する。先ず、装置内マルチフレームにおいてデスタッフ用セルが必要となるセル数の計算方法を、ＯＮＵが３２台起動しているときのフレームフォーマットの例である図２および図３に示す。図２ではＯＮＵが３２台起動されているため、１フレーム中のＰＯＮセル領域は６６セルとなっている。ＡＴＭセルの領域は、１フレーム中の全セル数３２４セルからＰＯＮセル数６６セルを引いた２５８セルとなる。図３の装置内マルチフレームは、１フレーム中の全セルである３６０セルからＡＴＭセル領域となる２５８セルを引いたセル数がデスタッフ必要セル数となり、１０２セルである。図３では、更にデスタッフ処理対象の制御情報セルが４セル配置されている。そこで、更に１０２セルから４セル引いた９８セルがデスタッフ用セルの必要数となる。
【００２６】
以上の計算式を次式（１）に纏める。
0003700828.tif 000002
【００２７】
図１のデスタッフ制御部５９では、上式（１）により装置内マルチフレーム中のデスタッフ用セルの必要数を計算する機能を持っている。ＯＮＵ起動情報８７を参照してＯＮＵ起動台数が３２台であることを認識すると、式（１）から装置内マルチフレーム中のデスタッフ用セルの必要数が９８セルであることを計算する。ＡＴＭスイッチ回路５１がデスタッフタイミング設定部８８を有しない場合には、デスタッフ制御部５９内の回路においてデスタッフ用セルの送出タイミングを下記式（２）によって出力する。ＯＮＵの起動台数が３２台の場合には、式（２）の値は３セルになる。デスタッフ制御部５９は、予めＯＮＵ起動台数毎に設定していたこの値、又は計算により求めた値に基づきデスタッフ用セルの送出タイミングを生成する。
【００２８】
0003700828.tif 000003
尚、この式（２）において、端数は切り捨てることとする。式（２）によりデスタッフ用セル送出タイミングを求めた場合には、ＡＴＭ−ＰＯＮフレーム変換回路５３内の速度調整用ＦＩＦＯ６２において必要とされる容量は、ＯＮＵ起動台数が１台でＡＴＭ−ＰＯＮフレーム中のＡＴＭセル禁止領域終了時が最も多く、速度調整用ＦＩＦＯ６２からの出力が３３セル×７０バイト＋７バイト（後に続くＡＴＭセルのＰＯＮオーバヘッド）停止する間に、速度調整用ＦＩＦＯ６２の入力側は４３セル×５４バイトのセルが到着し、入力側の４３セルのうち、４セルおきにデスタッフセルを入力することから、その分を差し引くと３３セルとなる。従って、速度調整用ＦＩＦＯ６２の最大容量は、３３セル以上あればよい。
【００２９】
また、スイッチバッファ処理部５４から速度調整用ＦＩＦＯ６２の遅延量が固定値で既知の場合には、ＡＴＭ−ＰＯＮフレームに対して速度調整用ＦＩＦＯ６２でデスタッフ処理を必要とするタイミングは固定的である。そのタイミングに対してスイッチバッファ処理部５４から速度調整用ＦＩＦＯ６２までの遅延量を差し引いたタイミングでデスタッフ処理を行うことにより速度調整用ＦＩＦＯ６２の容量は、１セル以下で足りる。
【００３０】
このような場合はデスタッフタイミング設定部８８とＡＴＭ−ＰＯＮフレームパルス８９を実装しておき、デスタッフタイミング設定部８８にはＡＴＭ−ＰＯＮフレームパルス８９に対してＯＮＵの起動台数毎に最適なデスタッフタイミングを設定する。デスタッフタイミング設定部８８では、ＯＮＵ起動情報８７を参照して出力するデスタッフタイミングを選択し、ＡＴＭ−ＰＯＮフレームパルス８９を入力すると、そのタイミングに従ってデスタッフタイミングを出力する。通常において、ＡＴＭスイッチ回路５１では、スイッチバッファ処理部５４内のスイッチバッファに蓄えられているＡＴＭセル又は装置内フレーム先頭において制御情報セルを出力しており、スイッチバッファ処理部５４内のバッファが空きになったときは、バッファ空き判定部５６の判定によりセレクタ５７を切り替えて速度調整用のＡＴＭセルを出力する。しかし、上記２方法のいずれかにより生成されたデスタッフタイミング信号がデスタッフ制御部５９において生成されると、デスタッフ制御部５９はスイッチバッファ処理部５４の出力を停止してセレクタ６０の切り替えを行い、ＡＴＭスイッチ回路５１からはデスタッフ用セルが出力される。
【００３１】
ＡＴＭスイッチ回路５１から出力されたセルは、ＡＴＭレイヤ処理部５２を通り、ＡＴＭ−ＰＯＮフレーム変換回路５３の制御情報セルおよびデスタッフ用セル破棄部６１に到達する。制御情報セルおよびデスタッフ用セル破棄部６１では、制御情報セル、デスタッフ用セル、セルオーバヘッドの如きＡＴＭセル以外のデスタッフ領域のデータを入力すると、データの破棄を行いＡＴＭセルのみを速度調整用ＦＩＦＯ６２に書き込む。速度調整用ＦＩＦＯ６２に書き込まれたＡＴＭセルは、フレーム制御カウンタ６５によりＡＴＭ−ＰＯＮフレームのＡＴＭセル出力タイミングにて読み込まれ、ＰＯＮオーバヘッド付加部６４にてオーバヘッドが付加され、速度調整用のＡＴＭセルは速度調整用セル→ダミーセル変換部６７にてダミーセルに変換されて出力される。また、速度調整用ＦＩＦＯ６２が空きである場合には、ＦＩＦＯ残容量判定部６３により判定されてセレクタ６８が切り替えられてダミーセルを出力する。また、ＡＴＭ−ＰＯＮフレームのＰＯＮＯＡＭセル出力タイミングやＡＴＭセル禁止領域ではセレクタ６８、セレクタ７０がフレーム制御カウンタ６５により切り替えられて、ＰＯＮＯＡＭセルおよびダミーセルを出力する。
【００３２】
【発明の他の実施の形態】
次に、本発明によるフォーマット変換方式の他の実施形態例を、図４を参照して説明する。図４のフォーマット変換方式は、ＡＴＭスイッチ回路１０１、ＡＴＭレイヤ処理回路１０７、ＡＴＭ−ＰＯＮフレーム変換回路１１２および装置マネジメント部１２９より構成される。ＡＴＭスイッチ回路１０１は、スイッチバッファ処理部１０２、速度調整用セル生成部１０３、バッファ空き判定部１０４、デスタッフ制御部１０５、セレクタ１０６およびデスタッフタイミング設定部１３２を含んでいる。ＡＴＭ−ＰＯＮフレーム変換回路１１２は、速度調整用セル破棄部１１３、ＦＩＦＯ残容量判定部１１４、速度調整用ＦＩＦＯ１１５、フレーム制御カウンタ１１６、ＰＯＮオーバヘッド付加部１１７、ダミーセル生成部１１８、セレクタ１１９、１２１およびＰＯＮＯＡＭセル生成部１２０を含んでいる。また、装置マネジメント部１２９は、ＯＮＵ起動／停止制御部１３０を含んでいる。
【００３３】
この実施形態例は、装置内フレームにおけるデスタッフ領域の確保において、制御情報セルやデスタッフ用セルの代わりにＡＴＭレイヤの速度調整用セルのみでデスタッフ処理を行った場合のブロック図である。ＡＴＭスイッチ回路１０１は、ＡＴＭセルのスイッチを行う機能ブロックである。スイッチバッファ処理部１０２は、スイッチ処理用のバッファとＡＴＭセルのスイッチ機能を搭載し、ヘッダ変換および出力ハイウェイ選択等のスイッチ処理を行なってＡＴＭセルを出力し、８ｋＨｚのフレーム先頭では制御情報セルを出力する。バッファ空き判定部１０４は、スイッチバッファ処理部１０２のスイッチ用バッファの容量を監視し、バッファが空きのときにはセレクタ１０６の入力を速度調整用セル生成部１０３に切り替え、ＡＴＭセルの出力を停止して速度調整用セルを出力する。速度調整用セル生成部１０３は、ＩＤＬＥセルおよびＵＮＡＳＳＩＧＮＥＤセル等のＡＴＭレイヤの速度調整用ＡＴＭセルを生成し出力する。デスタッフ制御部１０５は、ＯＮＵ起動情報１３１により、ＯＮＵの起動数からデスタッフセルの必要数を算出して、算出数に従いスイッチバッファ処理部１０２のＡＴＭセル出力停止とセレクタ１０６の切り替え制御を行って出力セルをＡＴＭセルと速度調整用のＡＴＭセルに切り替える。
【００３４】
尚、デスタッフタイミング設定部１３２が実装されている場合には、デスタッフタイミング設定部１３２は、最大ＯＮＵ起動台数である３２台分のデスタッフタイミングを記憶する機能を有する。デスタッフ制御部１０５は、予めデスタッフタイミング設定部１３２に設定されたデスタッフ出力タイミングに従って、スイッチバッファ処理部１０２のＡＴＭセル出力停止とセレクタ１０６の切り替え制御を行って、出力セルをＡＴＭセルと速度調整用のＡＴＭセルに切り替える。
【００３５】
ＡＴＭレイヤ処理回路１０７は、ＡＴＭセルのヘッダ処理、ＯＡＭ機能およびシェーピング機能等、ＡＴＭレイヤに関する処理が実装されている機能ブロックである。ＡＴＭ−ＰＯＮフレーム変換回路１１２は、装置内のフレームにマッピングされているＡＴＭセルをＡＴＭ−ＰＯＮフレームにマッピングする機能ブロックである。速度調整用セル破棄部１１３は、速度調整用ＡＴＭセルの破棄を行い、その他のＡＴＭセルのみを速度調整用ＦＩＦＯ１１５に書き込む。
【００３６】
フレーム制御カウンタ１１６は、装置マネジメント部１２９からのＯＮＵ起動情報１３１を参照してＡＴＭ−ＰＯＮのフレーム構成を管理している。ＡＴＭセル領域になると速度調整用ＦＩＦＯ１１５の読み出し側にイネーブルをかけてＡＴＭセルを出力する制御を行う。フレームの先頭や起動されているＯＮＵのＰＯＮＯＡＭセル出力タイミングでは、セレクタ１２１を切り替えてＰＯＮＯＡＭセルを出力する制御を行う。ＡＴＭセル禁止領域では、セレクタ１１９を切り替えてダミーセルを出力する制御を行う。また、ＡＴＭセル領域において、ＦＩＦＯ残容量判定部１１４で速度調整用ＦＩＦＯ１１５が空きであると判定した場合には、セレクタ１１９を切り替えてダミーセルを出力する。また、デスタッフタイミング設定部１３２が実装されているときには、フレームの先頭位置を示すフレームパルス１３３を出力する。
【００３７】
ＰＯＮオーバヘッド付加部１１７は、ＡＴＭセルに対してＰＯＮオーバヘッドの付加を行う。ダミーセル生成部１１８は、ダミーセルを生成する。ＰＯＮＯＡＭセル生成部１２０は、上述したＯＮＵ起動情報１３１を参照してフレーム先頭のＰＯＮＯＡＭセルと起動されているＯＮＵに対応するＰＯＮＯＡＭ＃ｎセル（＃ｎは０〜３２）とを生成する。装置マネジメント部１２９は、装置全体の管理および制御を行なう機能ブロックで、ＯＮＵ起動／停止制御部１３０により上述したＯＮＵ起動情報１３１を出力する。
【００３８】
図５は、ＯＮＵを３２台起動したときの装置内マルチフレームフォーマットである。マルチフレームフォーマットは、８ｋＨｚの８装置内フレームで構成され、１ｍｓ周期で５４バイト×３６０セルの帯域を有し、５３バイトのＡＴＭセルに１バイトのセルオーバヘッドを付加して配置するＡＴＭセル領域から成る。
【００３９】
次に、図４に示すフォーマット変換方式の動作を説明する。通常状態において、ＡＴＭスイッチ回路１０１は、スイッチバッファ処理部１０２内のスイッチバッファに蓄えられているＡＴＭセルを出力しており、スイッチバッファ処理部１０２内のバッファが空きになったときには、バッファ空き判定部１０４の判定結果に基づきセレクタ１０６を切り替えて速度調整用のＡＴＭセルを出力する。しかし、デスタッフタイミング設定部１３２とデスタッフ制御部１０５において、第１実施形態例と同様な方法でデスタッフタイミング信号を生成すると、デスタッフ制御部１０５はスイッチバッファ処理部１０２の出力を停止してセレクタ１０６の切り替えを行う。そして、ＡＴＭスイッチ回路１０１からは速度調整用セル生成部１０３の速度調整用ＡＴＭセルが出力される。
【００４０】
ＡＴＭスイッチ回路１０１から出力されたセルは、ＡＴＭレイヤ処理回路１０７を通り、ＡＴＭ−ＰＯＮフレーム変換回路１１２の速度調整用セル破棄部１１３に到達する。速度調整用セル破棄部１１３は、速度調整用ＡＴＭセルの破棄を行い、その他のＡＴＭセルのみを速度調整用ＦＩＦＯ１１５に書き込む。速度調整用ＦＩＦＯ１１５に書き込まれたＡＴＭセルは、フレーム制御カウンタ１１６によりＡＴＭ−ＰＯＮフレームのＡＴＭセル出力タイミングにて読み込まれ、ＰＯＮオーバヘッド付加部１１７にてオーバヘッドが付加される。また、速度調整用ＦＩＦＯ１１５が空きである場合には、ＦＩＦＯ残容量判定部１１４により判定され、セレクタ１１９が切り替えられてダミーセル生成部１１８からのダミーセルを出力する。また、ＡＴＭ−ＰＯＮフレームのＰＯＮＯＡＭセル出力タイミングやＡＴＭセル禁止領域では、セレクタ１２１およびセレクタ１１９がフレーム制御カウンタ１１６により切り替えられて、ＰＯＮＯＡＭセルおよびダミーセルを出力する。
【００４１】
尚、図６は、本発明にで使用される速度調整用ＦＩＦＯのバッファ容量を説明するバッファ容量遷移状態図である。また、図７は、本発明における最適タイミングでデスタッフ用セルが送出された場合の速度調整用のバッファのバッファ容量を説明するためのバッファ容量遷移状態図である。
【００４２】
以上、本発明によるフォーマット変換方式の好適実施形態例の構成および動作を説明した。しかし、斯かる実施形態例は、本発明の単なる例示に過ぎないことに留意されたい。本発明の要旨を逸脱することなく種々の変形変更が可能であること、当業者には容易に理解されよう。
【００４３】
【発明の効果】
以上の説明から明らかな如く、本発明のフォーマット変換方式によると、次の如き顕著な効果が得られる。第１に、装置内フレームを従来通りの８ｋＨｚに同期した時間的に連続している５４バイトのセル列としているため、ＡＴＭスイッチ等においてセルの処理が容易に行える。更に、ＡＴＭ−ＰＯＮフレーム変換回路の速度調整用バッファの容量をＡＴＭスイッチから速度調整用バッファまでの遅延時間分だけ追加する必要がなくなり、速度調整用バッファの回路規模を小さくすることが可能である。また、ＡＴＭスイッチから速度調整用バッファまでの間の回路において、デスタッフ用のセルのみを短時間で固定の遅延量で通すような回路も必要なくなった。その理由は、装置内フレームをマルチフレームで管理することでＡＴＭ−ＰＯＮフレームとマルチフレーム周期が同一周期となり、ＡＴＭスイッチ内ではデスタッフ用セルの必要数をＯＮＵ起動情報によりマルチフレーム単位で算出してデスタッフ用セルを出力する。これにより、速度調整用バッファの容量をＡＴＭスイッチから速度調整用バッファまでの遅延時間時間分だけ追加する必要がなくなったためである。
【００４４】
第２に、ＡＴＭスイッチと速度調整用バッファ間のセル遅延時間が固定値の場合には、予めＡＴＭスイッチに対してデスタッフ用セルの最適出力タイミングを設定しておくことにより、ＡＴＭ−ＰＯＮフレーム変換回路の速度調整用バッファの容量が最小限となったことにある。その理由は、装置内フレームをマルチフレームで管理することでＡＴＭ−ＰＯＮフレームとマルチフレーム周期が同一となるため、速度調整用バッファの容量が空きとなるタイミングがマルチフレームにおいて固定的となる。ＡＴＭスイッチにおいて、デスタッフ用セルの送出タイミングを設定する機能と設定されたタイミングに従ってデスタッフセルを出力する機能を持つことで、速度調整用バッファにおいてデスタッフ処理を必要とするタイミングでデスタッフセルを供給できるようにした。
【図面の簡単な説明】
【図１】本発明によるフォーマット変換方式の第１実施形態例の構成を示すブロック図である。
【図２】図１のフォーマット変換方式においてＡＴＭ−ＰＯＮフレームフォーマットの説明図である。
【図３】図１のフォーマット変換方式における装置内マルチフレームの構成を説明する図である。
【図４】本発明によるフォーマット変換方式の第２実施形態例の構成を示すブロック図である。
【図５】図４における装置内マルチフレームフォーマットの説明図である。
【図６】本発明における速度調整用ＦＩＦＯのバッファ容量を説明するバッファ容量遷移状態図である。
【図７】本発明における最適タイミングでデスタッフ用セルが送出された場合の速度調整用ＦＩＦＯのバッファ容量を説明するバッファ容量遷移状態図である。
【図８】従来のフォーマット変換方式の構成を示すブロック図である。
【図９】図８におけるＡＴＭレイヤフレームフォーマットである。
【図１０】デスタッフセル優先送出回路の説明図である。
【図１１】図８における速度調整用ＦＩＦＯバッファ容量を説明するバッファ容量遷移状態図である。
【符号の説明】
５１、１０１          ＡＴＭスイッチ回路
５２、１０７          ＡＴＭレイヤ処理回路
５３、１１２          ＡＴＭ−ＰＯＮフレーム変換回路
５４、１０２          スイッチバッファ処理部
５５、１０３          速度調整用セル生成部
５６、１０４          バッファ空き判定部
５７、６０、１０６    セレクタ
５８                  デスタッフ用セル生成部
５９、１０５          デスタッフ制御部
６５、１１６          フレーム制御カウンタ
７１、１２０          装置マネジメント部
８８、１３２          デスタッフタイミング設定部
８７、１３１          ＯＮＵ起動情報
８９、１３３          フレームパルス
【図１】
0003700828.tif 000004
【図２】
0003700828.tif 000005
【図３】
0003700828.tif 000006
【図４】
0003700828.tif 000007
【図５】
0003700828.tif 000008
【図６】
0003700828.tif 000009
【図７】
0003700828.tif 000010
【図８】
0003700828.tif 000011
【図９】
0003700828.tif 000012
【図１０】
0003700828.tif 000013
【図１１】
0003700828.tif 000014