(57)【特許請求の範囲】
【請求項１】
入力されるトランスポート・ストリーム（ＴＳ）をデコードしてパケットＩＤ（ＰＩＤ）とテーブルＩＤ（ＴＩＤ）とを抽出し、現在デコードされた情報中、視聴者が要求する情報を抽出するプロセッサモジュールと、
視聴者が要求する情報を格納するための外部コントローラモジュールと、
あらかじめ前記外部コントローラモジュールにより視聴者の要求する情報がＰＩＤ値として内部の各レジスタに格納されるとともに、前記プロセッサモジュールからのＰＩＤ値を入力すると、入力したＰＩＤ値を、内部の各レジスタに格納されたＰＩＤ値と比較して、その結果を前記プロセッサモジュールにフィードバックさせるＰＩＤ比較回路モジュールと、
前記プロセッサモジュールでデコードされた情報中、視聴者の要求に応じて抽出された情報を外部にダウンロードするダウンロード回路モジュールと、
前記プロセッサモジュールからデコードされた情報中、視聴者の要求に応じて抽出された情報を外部メモリに格納する外部メモリ管理モジュールと
を有することを特徴とするＰＩＤ／セクション・フィルタ。
【請求項２】
前記プロセッサモジュールは、前記ＰＩＤ比較回路モジュールからフィードバックされた比較結果に基づいて、現在デコードされた情報の中から視聴者が要求する情報を抽出することを特徴とする請求項１に記載のＰＩＤ／セクション・フィルタ。
【請求項３】
前記プロセッサモジュールは、一致するＰＩＤレジスタ数が‘１’で、セクション構造でない場合は、パケットを該当データのメモリ領域に格納し、一致するＰＩＤレジスタ数が‘１’で、セクション構造である場合は、フィルタ情報によってフィルタリングを行い、そのフィルタ情報に一致するパケットを、該当データタイプのメモリ領域に格納することを特徴とする請求項１又は２に記載の  ＰＩＤ／セクション・フィルタ。
【請求項４】
前記プロセッサモジュールは、一致するＰＩＤレジスタ数が‘２’以上で、セクション構造でない場合は、前記ＰＩＤ比較回路モジュールから伝達されたデータタイプ値に該当する領域に格納し、一致するＰＩＤレジスタ数が‘２’以上で、セクション構造である場合は、フィルタ情報によってフィルタリングを行ってそのフィルタ情報と一致するパケットを、該当データタイプのメモリ領域に格納することを特徴とする請求項１又は２に記載のＰＩＤ／セクション・フィルタ。
【請求項５】
前記ＰＩＤ比較回路モジュールは、同様のフォーマットを有する３２個の内部レジスタと、
比較対象に入力されるＰＩＤを格納するための一つのレジスタと、
ＴＩＤを格納するための一つのレジスタと、から構成されることを特徴とする請求項１に記載のＰＩＤ／セクション・フィルタ。
【請求項６】
前記ＰＩＤ比較回路モジュールの内部レジスタは、
比較すべきＰＩＤ値を知らせるための第１領域と、
ＰＩＤに指定されたパケットのシンタックスがセクション構造であるか否かを知らせるための第２領域と、
ＰＩＤに該当するパケットをデコードするか否かを知らせるための第３領域と、
ＰＩＤに該当するパケットを直ちに外部に伝達するか否かを知らせるための第４領域と、
デコードすべきセクションのＴＩＤ値を知らせるための第５領域と、
セクション・フィルタリング時の使用情報が格納されたメモリの開始アドレスを知らせるための第６領域と、
前記第６領域の用途を知らせるための第７領域と
から構成されることを特徴とする請求項１又は５に記載のＰＩＤ／セクション・フィルタ。
【請求項７】
前記ＰＩＤ比較回路モジュールの比較結果を出力するためのレジスタのデータ構造は、
各ＰＩＤレジスタ中、前記プロセッサモジュールから比較要求されたものと一致するレジスタを知らせるための第１領域と、
ＰＩＤに指定されたパケットのシンタックスがセクション構造であるか否かを知らせるための第２領域と、
ＰＩＤに該当するパケットをデコードするか否かを知らせるための第３領域と、
ＰＩＤに該当するパケットを直ちに外部に伝達するか否かを知らせるための第４領域と、
前記比較の結果、一致するＰＩＤレジスタ数を知らせるための第５領域と、
セクション・フィルタリング時の使用情報が格納されたメモリの開始アドレスを知らせるための第６領域と
から構成されることを特徴とする請求項１に記載のＰＩＤ／セクション・フィルタ。
【請求項８】
前記外部メモリ管理モジュールは、各データタイプに対しメモリ領域の開始及び終了アドレスを外部コントローラから受けて格納した後、前記プロセッサモジュールから特定データタイプの格納命令が指令されれると、該当データを該当メモリ領域に格納することを特徴とする請求項１に記載のＰＩＤ／セクション・フィルタ。
【請求項９】
前記外部メモリ管理モジュールは、一つのＰＩＤ，ＴＩＤに複数のメモリバッファを対応させるか、又は複数のＰＩＤ，ＴＩＤを一つのメモリバッファに対応させてデータを格納することを特徴とする請求項１又は８に記載のＰＩＤ／セクション・フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタルテレビジョンシステムのパケットＩＤ（ＰＩＤ）セクション・フィルタに係るもので、詳細には、米国のディジタルテレビジョンの規格のＡＴＳＣ（Advanced TelevsionSystem Committee；ＡＴＳＣ）とかヨーロッパのディジタル衛星の標準方式のＤＶＢ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｂｒｏａｄｃａｔｉｎｇ；以下、ＤＶＢと略称する）に係わらず、それら両方に適用し得るＰＩＤセクション・フィルタに関するものである。
【０００２】
【従来の技術】
一般に、米国のディジタルテレビジョン規格のＡＴＳＣ及びヨーロッパのディジタル衛星のＤＶＢのようなＭＰＥＧ２の標準を使用するディジタルテレビジョンのシステムにおいては、トランスポート・ストリーム（ＴＳ）が、多様なプログラムのオーディオ／ビデオストリームをエラー訂正符号を付してパケット単位で多重化されて伝送される。
【０００３】
このようなＴＳは所定の伝送単位（例えば、１８８ｂｙｔｅ）で伝送される。各単位ＴＳにはＰＩＤが含まれているが、そのＰＩＤは、当該のＴＳに載せられた情報の種類を知らせるパケット情報である。従って、受信側のＰＩＤ／セクション・フィルタでは、現在受信されるＴＳをデコードした後、それらのデコードされた情報の中から、ＰＩＤに基づいて視聴者は、希望する情報を抽出して外部にダウンロードするか、又はメモリに格納するか、若しくは除去することができる。
このＰＩＤ／セクション・フィルタは、通常、ＡＴＳＣ及びＤＶＢ中の何れか一つをサポートし得る構造になっている。
【０００４】
このようなＰＩＤ／セクション・フィルタの一例としてＳＧＳ−Ｔｈｏｍｓｏｎ’ｓ  ＳＴ２０−ＴＰ２チップがあるが、これは、プロセッサを利用してＤＶＢストリームをデコードしており、セクション・フィルタ部分は、ハードウェアとして構成されている。
【０００５】
そして、前記チップは、パケットの３２セクションを同時にフィルタリングするように、３２個のフィルタが備えられて、それらの各フィルタには８バイトのセクションヘッダデータと、そのデータをフィルタリング時に使用すべきかどうかを指定する８バイトのマスクデータとが備えられてあった。
【０００６】  従って、合計５１２バイト（３２×８×２＝５１２）のメモリを使用するようになっているが、ＡＴＳＣ、ＤＶＢはともに基本８バイトの他に、追加のフィルタを必要とするフィールドを含んでいるため、このようなチップを利用してフィルタリングするには限界があった。
【０００７】
又、ＰＩＤ／セクション・フィルタの他の例として、ＬＧ’ｓ  ＧＤＣ２１Ｓ８０２Ａチップがあるが、これは、セクション・フィルタがＡＴＳＣに特化されているため、ＤＶＢ又は他の標準をサポートすることができなかった。
【０００８】
さらに、ＰＩＤ／セクション・フィルタの又他の例として、ＡＴＳＣ及びＤＶＢの複合機能を有するＬＳＩ  Ｌｏｇｉｃ  Ｌ６４１１８チップがある。これは３２個のＰＩＤレジスタを備え、３０個のＰＩＤについてセクション・フィルタリングをサポートする。しかし、このセクション・フィルタは、３２種類あり、それらのフィルタは、セクションヘッダを含んだ１２バイトまでのフィルタリング用データとして構成されているため、デコードチップのメモリの効率が低下していた。
【０００９】
【発明が解決しようとする課題】
ところで、このような従来のＰＩＤセクション・フィルタは、米国のディジタルテレビジョンの規格であるＡＴＳＣ又はヨーロッパのディジタル衛星の標準方式であるＤＶＢ中の何れか一つのみをサポートする構造になっているため、製品の利用範囲が制限され、セクション・フィルタとして採用するとき、使用される範囲に制限が加えられて、メモリを効率的に使用することができないという不都合な点があった。
そこで、本発明の目的は、米国のディジタルテレビジョンの規格であるＡＴＳＣ及びヨーロッパのディジタル衛星の標準方式であるＤＶＢの両方を共にサポートし、メモリの利用効率を向上させることができるＰＩＤ／セクション・フィルタを提供しようとすることである。
【００１０】
【課題を解決するための手段】
このような目的を達成するため、本発明に係るＰＩＤ／セクション・フィルタは、入力されるトランスポート・ストリーム（ＴＳ）をデコードしてパケットＩＤ（ＰＩＤ）とテーブルＩＤ（ＴＩＤ）とを抽出し、現在デコードされた情報中、視聴者が要求する情報を抽出するプロセッサモジュールと、
前記プロセッサモジュールから入力されるＰＩＤ値を内部の各レジスタに格納されたＰＩＤ値と比較して、その結果を前記プロセッサモジュールにフィードバックさせるＰＩＤ比較回路モジュールと、
前記プロセッサモジュールでデコードされた情報中、視聴者の要求に応じて抽出された情報を外部にダウンロードするダウンロード回路モジュールと、
前記プロセッサモジュールからデコードされた情報中、視聴者の要求に応じて抽出された情報を外部メモリに格納する外部メモリ管理モジュールと
を有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
本発明に係るＰＩＤ／セクション・フィルタの実施形態を図１に示す。本実施形態は、使用者所望の情報に相応するＰＩＤ値をＰＩＤ比較回路モジュールに記録する外部コントローラモジュール（１０）と、外部コントローラモジュール（１０）の制御により後述するプロセッサモジュール（４０）でフィルタリングすべき情報を格納するフィルタメモリ（２０）と、外部コントローラモジュール（１０）により内部レジスタに格納されたＰＩＤ値とプロセッサモジュール（４０）からデコードされて入力されるＰＩＤ値とを比較して、その結果をプロセッサモジュール（４０）に出力するＰＩＤ比較回路モジュール（３０）と、外部から入力されるトランスポート・ストリームをデコードしてパケットＩＤ（ＰＩＤ）及びテーブルＩＤ（ＴＩＤ）をそれぞれ抽出し、ＰＩＤ比較回路モジュール（３０）の比較結果に基づいて、デコードされた情報中、視聴者が要求した情報を抽出してダウンロードするか、又はメモリに格納するか、若しくは消去するようにシステム各部の動作を制御するプロセッサモジュール（４０）と、プロセッサモジュール（４０）からデコードされた情報中、視聴者の要求に応じて抽出された情報を外部にダウンロードするダウンロード回路モジュール（５０）と、プロセッサモジュール（４０）からデコードされた情報中、視聴者の要求に応じて抽出された情報を外部メモリに格納する外部メモリ管理モジュール（６０）とを備えている。
【００１２】
このように構成された本発明に係るＰＩＤ／セクション・フィルタの動作に対し、図２〜図４を用いて説明する。
先ず、使用者が放送プログラムなどの情報を利用するため、リモコンなどを利用して外部コントローラモジュール（１０）に制御命令を指令する。外部コントローラモジュール（１０）は、その指令に応じて、プロセッサモジュール（４０）を通して該当する情報を出力するように、ＰＩＤ比較回路モジュール（３０）の各ＰＩＤレジスタにその情報に対応するパケットＩＤ（ＰＩＤ）値を記録し、フィルタメモリ（２０）にも必要なフィルタ情報を記録する。
【００１３】
次いで、プロセッサモジュール（４０）は、外部から入力される所定バイト（例えば、１８８ｂｙｔｅ）のトランスポート・ストリーム（ＴＳ）をデコードして、ＰＩＤとＴＩＤを抽出した後、ＰＩＤ比較回路モジュール（３０）にそのＰＩＤとＴＩＤを送り、比較させる。
【００１４】
さらに、プロセッサモジュール（４０）は、外部コントローラ（１０）によりフィルターメモリ（２０）に格納されたフィルタすべき情報（図３に例示）に基づいて、トランスポート・ストリームに含まれたセクションをフィルタリングをする。
【００１５】
次いで、フィルタメモリ（２０）でそこに設けられている１６ビットのフィルターマスク領域が、セクションヘッダの開始部分からの各バイトに対してフィルタリングするか否かを表示する。例えば、フィルターマスク領域の値が０×０００ｆであると、ヘッダの上位４バイトをフィルタリングすることを意味し、この場合、フィルターマスクの次の領域ではフィルタリングに使用される４バイトの値が記録される。
【００１６】
次いで、ＰＩＤ比較回路モジュール（３０）は、プロセッサモジュール（４０）からＰＩＤとＴＩＤとの比較の要求があるごとに、入力される比較対象値と内部の３２個のレジスタにそれぞれ格納された値とをそれぞれ比較する。その比較結果は、図２（Ｂ）に示したような構造を有している。そして、その結果はプロセッサモジュール（４０）に伝達される。このように、ＰＩＤ比較回路モジュール（３０）は、３２個の内部レジスタと、比較対象として入力されるＰＩＤを格納するための一つのレジスタと、ＴＩＤを格納するための一つのレジスタとを備えている。
【００１７】
すなわち、ＰＩＤを格納するＰＩＤレジスタは、図２（Ａ）に示したように、比較すべきＰＩＤ値を知らせるための第１領域（ＰＩＤ  ｖａｌｕｅ）と、ＰＩＤに指定されたパケットのシンタックスがセクション構造であるか否かを知らせる第２領域（Ｓｅｃｔｉｏｎ  ｏｒ  ｎｏｔ）と、ＰＩＤに該当するパケットをデコードするか否かを知らせるための第３領域（Ｄｅｃｏｄｉｎｇ  Ｅｎａｂｌｅ）と、ＰＩＤに該当するパケットを直ちに外部に伝達するか否かを知らせるための第４領域（Ｄｏｗｎｌｏａｄ  Ｅｎａｂｌｅ）と、デコードすべきセクションのＴＩＤ値を知らせるための第５領域（Ｔａｂｌｅ  ＩＤ）と、セクション・フィルタリングに使用される情報が格納されているメモリの開始アドレスを知らせるための第６領域（Ｆｉｌｔｅｒ  Ｉｎｆｏｒｍａｔｉｏｎ    Ｉｎｄｅｘ）と、その第６領域の用途を知らせるための第７領域（Ｆｉｌｔｅｒ  Ｉｎｄｅｘｏｒ  Ｄａｔａ  ｔｙｐｅ）とから構成されている。第７領域の値が‘０’であると、元来の用途で使用されるという意味を表し、‘１’であると、データタイプに使用されているということを表す。
【００１８】
同様に、ＰＩＤ比較回路モジュール（３０）にも、ＰＩＤレジスタが３２個あり、さらにＰＩＤ比較回路モジュール（３０）はプロセッサモジュール（４０）が比較を要求するときに使用される参照ＰＩＤレジスタとＴＩＤレジスタがそれぞれ一つずつある。
【００１９】
ＰＩＤ比較回路モジュール（３０）の比較結果は、次のようなレジスタ構造でプロセッサモジュール（４０）に伝達される。そのレジスタ構造は図２（Ｂ）に示されている。すなわち、３２個のＰＩＤレジスタ中、プロセッサモジュール（４０）から比較要求されたものと一致するＰＩＤレジスタを知らせるための第１領域（Ｄａｔａ  Ｔｙｐｅ）と、前述した図２（Ａ）と同様の用途に使用される第２〜第４領域（Ｓｅｃｔｉｏｎ  ｏｒ  ｎｏｔ）、（Ｄｅｃｏｄｉｎｇ  Ｅｎａｂｌｅ）、（Ｄｏｗｎｌｏａｄ  Ｅｎａｂｌｅ）と、比較結果と一致するＰＩＤレジスタの数を知らせるための第５領域（Ｎｕｍｂｅｒ  ｏｆ  ｍａｔｅｃｈｅｄ  ＰＩＤｓ）と、セクション・フィルタリング時の使用情報が格納されてたメモリの開始アドレスを知らせるための第６領域（Ｆｉｌｔｅｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｉｎｄｅｘ）とから構成されている。
【００２０】
ＰＩＤ比較回路モジュール（３０）では、ＰＩＤとＴＩＤとの全てを比較するが、ＰＩＤレジスタ及びＴＩＤレジスタのＴＩＤ領域（Ｔａｂｌｅ＿ＩＤ）の値が０×ＦＦである場合は、ＴＩＤが相互一致すると判断して、ＰＩＤのみを比較する。すなわち、ＴＩＤに０×ＦＦが使用されたときは、その領域は比較すべきでないことを意味するが、これはＭＰＥＧにおいて０×ＦＦ値がＴＩＤ値に禁止された値であるということに基づいている。
【００２１】
前記比較の結果、相互に一致するＰＩＤレジスタ値が複数ある場合は、メモリ領域の使用可能なレジスタ中、データタイプの番号が最低の順に伝達するか、又はデータタイプの番号順に増加しならが伝達することができる。
【００２２】
その後、プロセッサモジュール（４０）では、ＰＩＤ比較回路モジュール（３０）から入力される比較結果に基づいて、トランスポート・ストリームからデコード処理された該当パケットを所定のメモリ領域に格納する。
【００２３】
すなわち、一致するＰＩＤレジスタ数が‘０’である場合は該当のパケットを消去し、一致するＰＩＤレジスタ数が‘１’で、セクション構造でない場合は、パケットを該当のデータメモリ領域に格納し、一致するＰＩＤレジスタ数が‘１’で、セクション構造である場合は、図３に示したようなフィルタメモリのフィルタ情報に基づいてフィルタリングを行い、前記フィルタ情報に一致するパケットを該当データタイプのメモリ領域に格納するかを決定する。
【００２４】
又、プロセッサモジュール（４０）は、ＰＩＤレジスタ数が‘２’以上で、セクション構造でないとき、ＰＩＤ比較回路モジュール（３０）から伝達されたデータタイプ値に該当する領域にパケットを格納し、一致するＰＩＤレジスタ数が‘２’以上で、セクション構造である場合は、図３に示したようなフィルタメモリ（２０）のフィルタ情報に基づいてフィルタリングを行い、前記フィルタ情報と一致するパケットを該当データタイプの領域に格納するかを決定する。
【００２５】
このとき、ダウンロード回路モジュール（５０）にプロセッサモジュール（４０）からダウンロード命令が指令されると、該当パケットを外部メモリを経ることなく直ちに外部ハードウェアに伝達する。このように、該当パケットを余分な処理をせずに外部ハードウェアに格納するため、高い帯域幅を有する入力ストリームの場合に有利である。
【００２６】
更に、外部メモリ管理モジュール（６０）は、３２個のＰＩＤレジスタのデータタイプに対応して外部メモリ領域をコントロールするようにレジスタを管理し、デコードされたデータを外部メモリに格納する。
【００２７】
すなわち、図４に示したように、外部メモリ管理モジュール（６０）は、各データタイプに対し、メモリ領域の開始及び終了アドレスを外部コントローラ（１０）から入力して格納し、プロセッサモジュール（４０）から特定データタイプの格納命令があると、該当のデータを該当領域に格納する。
【００２８】
このように、各モジュール間の相互作用を利用して、ＰＩＤ、ＴＩＤと外部メモリ管理モジュール（６０）のバッファ間を多様な形態で対応させてデータ処理を行うことができる。
【００２９】
対応させる例としては複数のメモリバッファに一つのＰＩＤ、一つのＴＩＤを対応させることがある。その場合、複数のＰＩＤレジスタに同一のＰＩＤ、ＴＩＤ値を記録する。例えば、３２個のＰＩＤレジスタに同一のＰＩＤ，ＴＩＤ値を記録すると、ＰＩＤ比較回路モジュール（３０）は、プロセッサモジュール（４０）に比較結果を提供するとき図５に示したフォームで提供し、外部メモリ管理モジュール（６０）では、３２個のメモリバッファを利用してデータを格納することができる。
【００３０】
このようにすることで、データブロードキャスティングのような高い帯域幅で伝送される連続的なデータを損失無しに迅速に受信することができる。
【００３１】
又、ＰＩＤ、ＴＩＤと外部メモリ管理モジュール（６０）のバッファ間の他の対応方法として、複数のＰＩＤ，ＴＩＤに対して一つのメモリバッファを対応させることもできる。  すなわち、各ＰＩＤレジスタにそれぞれ異なるＰＩＤ、ＴＩＤを記録し、図２（Ａ）の第７領域（Ｆｉｌｔｅｒ  Ｉｎｄｅｘ  ｏｒ  Ｄａｔａ  ｔｙｐｅ）の値を‘１’に記録し、図２（Ｂ）の第６領域（ＦｉｌｔｅｒＩｎｄｅｘ  ｏｒ  Ｄａｔａ  ｔｙｐｅ）の値を特定のデータタイプ値に記録する。
【００３２】
このようにすると、ＰＩＤ比較回路モジュール（３０）は、異なるＰＩＤ、ＴＩＤに対しても同一のデータタイプの値を有する結果をプロセッサモジュール（４０）に伝達し、プロセッサモジュール（４０）は、同一のメモリバッファにデータを格納することを外部メモリ管理モジュール（６０）に指令する。
【００３３】
従って、迅速な処理を要しないデータは、少ない容量のメモリを利用して受信することができるため、メモリの利用効率が一層向上する。
【００３４】
【発明の効果】
以上説明したように、本発明に係るＰＩＤ／セクション・フィルタにおいては、ＰＩＤ比較回路モジュールに複数の内部レジスタを備え、ＰＩＤ及びＴＩＤの情報を記録した後、プロセッサモジュールからＰＩＤ及びＴＩＤの比較要求があるごとに、入力される比較対象値と内部のレジスタに格納された値とをそれぞれ比較して、その結果を提供すると、プロセッサモジュールでは、その比較結果に従って、デコードされた情報の中から、視聴者が要求する情報を抽出してダウンロードするか、又はメモリに格納するか、若しくは消去するため、ＡＴＳＣとＤＶＢとの全てをサポートし得るという効果がある。
【００３５】
また、外部メモリ管理モジュールでは、ＰＩＤ比較回路モジュールの各ＰＩＤレジスタのデータタイプに対応してレジスタを管理するとき、一対多又は多対一で対応するように管理するため、メモリの利用効率を一層向上し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係るＰＩＤ／セクション・フィルタの構成を示したブロック図である。
【図２】（Ａ）（Ｂ）、図１のＰＩＤ比較回路モジュール内のＰＩＤレジスタのフォーマットを示した構成図で、（Ａ）はＰＩＤレジスタのフォーマット、（Ｂ）は比較結果を出力するためのＰＩＤレジスタのフォーマットである。
【図３】本発明に係るフィルタメモリのデータフォーマットを示した構成図である。
【図４】本発明に係る外部メモリ管理モジュール内のレジスタを示した概略構成図である。
【図５】本発明に係るＰＩＤ比較回路モジュールの比較結果出力例を示したテーブルである。
【符号の説明】
１０：外部コントローラ
２０：フィルタメモリ
３０：ＰＩＤ比較回路モジュール
４０：プロセッサモジュール
５０：ダウンロード回路モジュール
６０：外部メモリ管理モジュール
【図１】
0003639210.tif 000002
【図２】
0003639210.tif 000003
【図３】
0003639210.tif 000004
【図４】
0003639210.tif 000005
【図５】
0003639210.tif 000006