(57)【特許請求の範囲】
【請求項１】
光に感応して電気信号を生成する光感応素子および電気信号を光に変換する発光素子として機能する光−電気変換素子と、
この光−電気変換素子に接続され、上記光感応素子として機能するときの上記光−電気変換素子が生成した電気信号および上記発光素子として機能するときの上記光−電気変換素子に与えるべき電気信号を記憶する不揮発性記憶素子とを含むことを特徴とする光−電気変換装置。
【請求項２】
上記光−電気変換素子は、上記不揮発性記憶素子の電極に接続され、電子放出を行うエミッタ電極を含むことを特徴とする請求項１記載の光−電気変換装置。
【請求項３】
上記エミッタ電極は、電磁波の照射により電子放出が可能なものであることを特徴とする請求項２記載の光−電気変換装置。
【請求項４】
光−電気変換素子と、この光−電気変換素子に接続された不揮発性記憶素子とを含み、
上記光−電気変換素子は、上記不揮発性記憶素子の電極に接続され、電子放出を行うとともに、電磁波の照射により電子放出が可能なエミッタ電極を含むことを特徴とする光−電気変換装置。
【請求項５】
上記不揮発性記憶素子は、光電効果を利用して書き換え可能な素子であることを特徴とする請求項１ないし４のいずれかに記載の光−電気変換装置。
【請求項６】
電気信号を光に変換する発光素子と、
この発光素子に接続され、当該発光素子に与えるべき電気信号を記憶するとともに、光電効果を利用して書き換え可能な不揮発性記憶素子とを含み、
上記不揮発性記憶素子は、ソース領域およびドレイン領域間の半導体基板上にゲート絶縁膜を挟んで設けられたゲート電極と、このゲート電極上に設けられた強誘電体膜と、この強誘電体膜上に設けられたバリアメタル膜と、このバリアメタル膜上に絶縁膜を介して設けられたコントロールゲートとを有し、
上記発光素子は、上記ドレイン領域に接合された状態で上記半導体基板上に立設され、電子放出を行うエミッタ電極と、このエミッタ電極に空隙を開けた状態で対向するコレクタ電極とを有し、
上記コレクタ電極は、上記強誘電体膜に対応した開口を有しているとともに、この開口を介して上記強誘電体膜に光を当てたときに上記バリアメタル膜から移動する電子を受け入れるものであることを特徴とする光−電気変換装置。
【請求項７】
請求項１ないし６のいずれかに記載の光−電気変換装置により構成した複数の画素を配列したことを特徴とする画像装置。
【請求項８】
上記複数の画素により画像を撮像するための撮像動作を行わせるための撮像制御手段をさらに含むことを特徴とする請求項７記載の画像装置。
【請求項９】
上記複数の画素により画像を表示するための表示動作を行わせるための表示制御手段をさらに含むことを特徴とする請求項７または８記載の画像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、たとえば、画像の撮像、記憶または表示のために使用することができる光−電気変換装置およびそれを用いた画像装置に関する。
【０００２】
【従来の技術】
画像の撮像には、ＣＣＤイメージセンサなどの撮像素子が従来から用いられ、また、画像の表示には、ＣＲＴ、液晶表示パネル、プラズマディスプレイパネルなどの表示装置が従来から用いられている。たとえば、撮像された画像を加工する加工処理や、撮像された画像のデータを送信する画像通信処理などの画像処理を行うためには、画像信号を一旦画像データに変換し、これをメモリに蓄積する必要がある。したがって、画像処理のためには、撮像素子および画像データ記憶用の記憶素子（メモリ）が必要であり、さらに、画像を表示する必要があれば、画像表示素子も必要になる。これらの３つの素子を備えた装置の典型例は、ディジタルカメラおよびテレビ電話であろう。
【０００３】
したがって、上述の３つの構成要素の小型化が、ディジタルカメラおよびテレビ電話に代表される画像機器の小型化の鍵を握ると言える。
【０００４】
【発明が解決しようとする課題】
そこで、この発明の目的は、上述の技術的課題を解決し、画像機器の小型化に寄与することができる光−電気変換装置およびそれを用いた画像装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、光に感応して電気信号を生成する光感応素子および電気信号を光に変換する発光素子として機能する光−電気変換素子と、この光−電気変換素子に接続され、上記光感応素子として機能するときの上記光−電気変換素子が生成した電気信号および上記発光素子として機能するときの上記光−電気変換素子に与えるべき電気信号を記憶する不揮発性記憶素子とを含むことを特徴とする光−電気変換装置である。
上記の構成によれば、光−電気変換素子に不揮発性記憶素子が接続されているので、光−電気変換素子により光信号を電気信号に変換して不揮発性記憶素子に記憶させたり、不揮発性記憶素子に記憶された電気信号を読み出して光−電気変換素子によって光信号に変換したりすることができる。
【０００６】
すなわち、光−電気変換素子は、光に感応して電気信号を生成する光感応素子としての機能と、電気信号を光に変換する発光素子としての機能との両方の機能を兼ね備えている。
具体的には、光−電気変換素子は、請求項２に記載のように、上記不揮発性記憶素子の電極に接続され、電子放出を行うエミッタ電極を含むものであってもよい。
【０００７】
この構成によれば、エミッタ電極からの電子放出を利用して発光動作を行わせることができる。たとえば、エミッタ電極からの放出電子により蛍光体を励起することにより発光を行わせたり、エミッタ電極からの放出電子によりガスプラズマを発生させることにより発光を行わせたりするようにしてもよい。
また、請求項３に記載のように、上記エミッタ電極が、電磁波の照射により電子放出が可能なものであれば、光（電磁波）を照射することにより電子放出を起こさせ、これにより、光信号を電気信号に変換して、この電気信号を不揮発性記憶素子に書き込むことができる。
請求項４記載の発明は、光−電気変換素子と、この光−電気変換素子に接続された不揮発性記憶素子とを含み、上記光−電気変換素子は、上記不揮発性記憶素子の電極に接続され、電子放出を行うとともに、電磁波の照射により電子放出が可能なエミッタ電極を含むことを特徴とする光−電気変換装置である。
【０００８】
不揮発性記憶素子は、請求項５に記載のように、光電効果を利用して書き換え可能な素子であってもよい。すなわち、たとえば、紫外線の照射により書き込まれた情報を消去して、新たな情報の記憶が可能なものであってもよい。また、可視光により光電効果を起こさせることができる構成としておけば、不揮発性記憶素子自身を光感応素子として用いることもできる。
請求項６記載の発明は、電気信号を光に変換する発光素子と、この発光素子に接続され、当該発光素子に与えるべき電気信号を記憶するとともに、光電効果を利用して書き換え可能な不揮発性記憶素子とを含み、上記不揮発性記憶素子は、ソース領域およびドレイン領域間の半導体基板上にゲート絶縁膜を挟んで設けられたゲート電極と、このゲート電極上に設けられた強誘電体膜と、この強誘電体膜上に設けられたバリアメタル膜と、このバリアメタル膜上に絶縁膜を介して設けられたコントロールゲートとを有し、上記発光素子は、上記ドレイン領域に接合された状態で上記半導体基板上に立設され、電子放出を行うエミッタ電極と、このエミッタ電極に空隙を開けた状態で対向するコレクタ電極とを有し、上記コレクタ電極は、上記強誘電体膜に対応した開口を有しているとともに、この開口を介して上記強誘電体膜に光を当てたときに上記バリアメタル膜から移動する電子を受け入れるものであることを特徴とする光−電気変換装置である。
請求項７記載の発明は、請求項１ないし６のいずれかに記載の光−電気変換装置により構成した複数の画素を配列したことを特徴とする画像装置である。
【０００９】
この場合に、光−電気変換装置を含む画素は、一次元的に配列されていてもよいし、二次元配列されていてもよい。
この構成により、画像の撮像およびその記憶、ならびに記憶画像の再生（表示）が可能になる。これにより、撮像素子、記憶素子および表示素子が１つの固体装置として一体化されることになるから、これらの３つの素子を構成要素として含む画像機器の小型化が可能になる。
【００１０】
画像の撮像のためには、請求項８記載のように、上記画像装置は、上記複数の画素により画像を撮像するための撮像動作を行わせるための撮像制御手段をさらに含むことが好ましい。
また、画像の表示のためには、請求項９記載のように、上記画像装置は、上記複数の画素により画像を表示するための表示動作を行わせるための表示制御手段をさらに含むことが好ましい。
【００１１】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る画像装置の簡略化した斜視図である。この画像装置１は、半導体プロセスによって製造された一個の固体装置であり、基板ＳＵＢ上にマトリクス配列されて形成された複数の画素Ｐを有している。各画素Ｐは、光信号と電気信号とを相互に変換する光−電気変換機能と、電気信号を不揮発に記憶するための不揮発記憶機能とを有している。したがって、この画像装置は、それ自体で、画像を撮像するための撮像素子、画像を表す電気信号を記憶する記憶素子、および記憶された画像を再生するための表示素子としての機能を兼ね備えている。
【００１２】
図２は、画素Ｐを構成すべき第１実施形態に係る光−電気変換装置１０の原理的な構成を示す断面図である。この光−電気変換装置１０は、不揮発性記憶素子としてのフローティングゲート型ＦＥＴ素子１１と、このＦＥＴ素子１１に接続されたＦＥＣ素子（Field Emission Cathode：電界放出素子）１２とを備えている。
ＦＥＴ素子１１は、Ｐ型半導体基板ＳＵＢの表層領域に間隔を開けて形成されたＮ型ドレイン不純物領域１３およびＮ型ソース不純物領域１４と、これらの間の半導体基板ＳＵＢ上において、ゲート絶縁膜１６を介して設けられたフローティングゲート１７と、このフローティングゲート１７上に絶縁膜１８を介して積層されたコントロールゲート１９とを備えている。
【００１３】
一方、ＦＥＣ素子１２は、ドレイン領域１３に接合された状態で半導体基板ＳＵＢ上に立設されたエミッタ電極２１と、このエミッタ電極２１に空隙２３を開けた状態で対向するコレクタ電極２２と、このコレクタ電極２２のエミッタ電極２１に対向する表面に設けられた蛍光体層２４とを備えている。エミッタ電極２１の先端は、コーン形状に成形されている。これに応じて、コレクタ電極２２には、エミッタ電極２１に対向する部位に、コーン形状の開口２５が形成されている。開口２５は、エミッタ電極２１とは反対側においてフィルタ２６によって閉塞されている。そして、開口２５の内壁面およびフィルタ２６のエミッタ電極２１に対向する表面に、蛍光体層２４が設けられている。
【００１４】
エミッタ電極２１は、たとえば、ポリシリコン、ダイヤモンドまたはカーボンナノチューブなどのような電子放出が可能な材料で構成されている。エミッタ電極をポリシリコンで構成する場合には、コーン形状の先端には、金属（Ni,Au,Mo,Wなど）が付着させられることが好ましい。
ＦＥＣ素子１２は、エミッタ電極２１とコレクタ電極２２との間に適切な電圧を印加することにより、空隙２３に電界放出電子を放出させることができる。すなわち、エミッタ電極２１からコレクタ電極２２に向かって電子が放出される。この電子は、蛍光体層２４に衝突してこれを励起し、これにより、光が生じる。これが、ＦＥＣ素子１２の発光素子としての動作である。
【００１５】
一方、エミッタ電極２１とコレクタ電極２２との間に、電界放出を生じる電圧よりもやや低い電圧を印加した状態で、フィルタ２６を介して光を照射すると、この光からエネルギーを得た電子がエミッタ電極２１から放出して、コレクタ電極２２へと向かう。このようにしてＦＥＣ素子１２は、光信号を電気信号に変換する光感応素子としての機能をも有することができる。
一方、ＦＥＴ素子１１は、フローティングゲート１７に電子が蓄積された「０」状態と、フローティングゲート１７に電子が蓄積されていない「１」状態とをとることができる。「０」状態では、ソース−ドレイン間にチャネルを生じさせるためにコントロールゲート１９に印加すべき電圧のしきい値は比較的高い第１の値をとる。また、「１」状態ではソース−ドレイン間にチャネルを生じさせるためにコントロールゲート１９に印加すべき電圧のしきい値は比較的低い第２の値をとる。そこで、第１および第２の値の間の中間値の電圧（たとえば、＋５Ｖ）をコントロールゲート１９に印加すると、ＦＥＴ素子１１が導通するか否かで、このＦＥＴ素子１１が「０」状態か「１」状態かを検出できる。フローティングゲート１７は、電気的に浮遊状態であるので、電源の供給を受けなくても、「０」状態または「１」状態が保持されるから、情報を不揮発に記憶することができる。
【００１６】
ＦＥＴ素子１１への情報の書き込みは、フローティングゲート１７に対する電子の注入によって行われる。フローティングゲート１７への電子の注入は、ホットエレクトロン注入またはＦＮ（ファウラー・ノルドハイム）トンネリングによって行うことができる。
ホットエレクトロン注入の場合には、たとえば、ドレインＤに＋ＳＵＢＶの高電圧を印加し、コントロールゲート１９に＋１２Ｖの高電圧を印加し、ソースＳは、０Ｖとする。これにより、ソース領域１４からドレイン領域１３に向かう電子が、ドレイン領域１３の近傍で散乱され、高電圧が印加されているコントロールゲート１９に向かって吸引されて、フローティングゲート１７に捕獲される。
【００１７】
ＦＮトンネリングの場合には、たとえば、半導体基板ＳＵＢに−５Ｖの電圧を印加し、コントロールゲート１９に＋１２Ｖの高電圧を印加する。これにより、トンネル効果によって、半導体基板ＳＵＢ中の電子がゲート絶縁膜１６を通過してフローティングゲート１７に注入される。
ＦＥＴ素子１１に書き込まれた情報の消去は、フローティングゲート１７からの電子の引き出しによって行われる。フローティングゲート１７からの電子の引き出しは、ＦＮトンネリングまたは紫外線消去により行える。
【００１８】
ＦＮトンネリングによる場合には、たとえば、コントロールゲート１９に−１２Ｖの負電圧を印加するとともに、半導体基板ＳＵＢには５Ｖを印加する。これにより、フローティングゲート１７に蓄積されている電子は、トンネル効果によってゲート絶縁膜１６をトンネリングし、半導体基板ＳＵＢへと引き抜かれる。
紫外線消去を利用する場合には、フローティングゲート１７に外部の光源からの紫外線を導くことができる窓を設けておく。そして、紫外線をフローティングゲート１７に照射することにより、フローティングゲート１７に捕獲されている電子にエネルギーが与えられ、この電子が、ゲート絶縁膜１６を通過して半導体基板ＳＵＢへと導かれる。
【００１９】
ＦＥＴ素子１１の記憶情報の読出は、次のようにして行える。すなわち、コントロールゲート１９に＋５Ｖの電圧が印加され、ソースＳが０Ｖとされ、ドレインＤに１２Ｖの電圧が印加される。そして、ドレインＤの電圧降下が観測されるか否かにより、ＦＥＴ素子１１が導通するか否かが調べられる。ＦＥＴ素子１１が導通すれば、「１」状態が読み出され、ＦＥＴ素子１１が遮断状態であれば「０」状態が読み出される。
【００２０】
画像の記憶に際しては、まず、すべての画素ＰのＦＥＴ素子１１のフローティングゲート１７に電子が注入され、全画素が「０」状態とされる。その後、ソースＳはグランド電位とするか負の電圧を印加し、コントロールゲート１９には負の電圧を印加し、ドレインＤはオープンとする。さらに、コレクタ電極２２には、エミッタ電極２１からの電界電子放出が生じるよりもやや低い電圧を印加する。このような状態で、画像装置１の撮像／表示面１Ａ（図１参照）に撮像すべき画像を提示すると、各画素Ｐでは、画像から受ける光量に応じて、エミッタ電極２１からの電子放出が生じる。このとき、コントロールゲート１９には負の電圧が印加されているので、フローティングゲート１７内の蓄積電子は、放出されやすい状態となっているので、エミッタ電極２１からの電界電子放出に応じて、フローティングゲート１７から電子が引き抜かれる。したがって、各画素ＰのＦＥＴ素子１１は、画像の内容に応じて「０」または「１」の状態をとることになり、画像の撮像およびその記憶が同時に達成される。
【００２１】
このようにして記憶された画像は、画像装置１から画像データとして読み出すことができ、これを加工したり、通信回線（有線または無線）を介するデータ通信により送信することもできる。画像装置１上で画像データの加工を行うには、画素Ｐごとに、画像データを読み出して、それを加工し、加工後のデータを当該画素Ｐに再度書き込めばよい。
画像の表示に際しては、コントロールゲート１９に、５Ｖの読出電圧を印加し、ソースＳは０Ｖとし、ドレインＤはオープンとする。そして、コレクタ電極２２には、電界電子放出を起こさせることができる正電圧を印加する。これにより、「１」状態の画素Ｐでは、ソースＳからの電子の供給により、エミッタ電極２１からの電子の放出が生じる。これに対して、「０」状態の画素Ｐでは、エミッタ電極２１は電子の供給を受けることができないので、電子を放出しない。よって、ＦＥＴ素子１１の状態に応じて、各画素Ｐが点灯／消灯するから、これにより、画像の表示が可能になる。
【００２２】
画像の表示は、結局、コレクタ電極２２に正の電界電子放出電圧を印加した状態での読出動作に他ならない。したがって、画像データの読出は、画像を表示させながら行うこともできるし、画像の表示を停止した状態で行うこともできる。
動画の表示は、画素単位の書き込み／消去を繰り返すことによって行える。
なお、ソースＳ、ドレインＤ、コントロールゲート１９、基板ＳＵＢおよびコレクタ電極２２に対する上述のような電圧の印加は、駆動回路２８によって行われるようになっており、この駆動回路２８は、所要の動作に応じて制御回路２９によって制御されるようになっている。この場合、この制御回路２９が、撮像制御手段および表示制御手段に相当する。
【００２３】
このようにこの実施形態によれば、フローティングゲート１７を有するＦＥＴ素子１１とＦＥＣ素子１２とを接続して画素Ｐが構成されており、このような画素Ｐを有する画像装置１は、撮像機能、画像記憶機能および画像表示機能を達成することができる。これにより、ディジタルカメラやテレビ電話などの画像機器を著しく小型化することができ、たとえば、携帯型テレビ電話機を極めて軽量かつ小型の構成で実現できる。
【００２４】
図３は、この発明の第２の実施形態に係る光−電気変換装置の原理的構成を示す断面図である。この光−電気変換装置３０は、図１の画像装置１において、各画素Ｐを構成すべきものであり、図２の光−電気変換装置１０に代えて用いることができるものである。なお、図３において、図２に示された各部と同等の部分には、図２の場合と同一の参照符号を付すこととし、重複した説明を可能な限り省くこととする。
【００２５】
この光−電気変換装置３０は、プラズマ素子３１とフローティングゲート型ＦＥＴ素子１１とを備えている。プラズマ素子３１の構成は、上述のＦＥＣ素子１２の構成と類似しており、先端がコーン形状のエミッタ電極２１と、これに応じたコーン形状の開口２５を有するコレクタ電極２２とを備えている。ただし、空隙２３には、ネオン・キセノンガスなどが封入されている。エミッタ電極２１とコレクタ電極２２との間の放電により紫外線が発生し、この紫外線が蛍光体層２４に照射されることによって、発光が起こる仕組みになっている。画像の記憶、読出および消去の各動作は、図２の光−電気変換装置１０の場合とほぼ同様である。
【００２６】
図４は、この発明の第３の実施形態に係る光−電気変換装置の原理的構成を示す断面図である。この光−電気変換装置４０は、図１の画像装置１において、各画素Ｐを構成すべきものであり、図２の光−電気変換装置１０に代えて用いることができるものである。なお、図４において、図２に示された各部と同等の部分には、図２の場合と同一の参照符号を付すこととし、重複した説明を可能な限り省くこととする。
【００２７】
この光−電気変換装置４０は、フォトダイオード素子４１とフローティングゲート型ＦＥＴ素子１１とを備えている。フォトダイオード素子４１は、Ｐ型半導体部４２と、これに接合されたＮ型半導体部４３と、Ｎ型半導体部４２をＦＥＴ素子１１のドレイン領域１３に接続するプラグ４４と、Ｎ型半導体部４３に接続されたカソード電極４５とを有している。Ｐ型半導体部４２とＮ型半導体部４３との境界のＰＮ接合部の表面には、感光帯４６が配置されている。
【００２８】
カソード電極４５などに適当な電圧を印加して、ＰＮ接合に逆バイアスを与え、この状態で光を感光帯４６に当てると、ＰＮ接合部付近で正孔（ホール）と電子とが生成する。このようにして、光信号が電気信号に変換される。
また、ＰＮ接合に適当な正方向バイアスを印加すると、正孔と電子との再結合により発光が生じる。これにより、電気信号が光信号に変換される。
画像の記憶に際しては、図２の光−電気変換装置１０の場合と同様に、まず、すべての画素ＰのＦＥＴ素子１１のフローティングゲート１７に電子が注入され、全画素が「０」状態とされる。その後、ソースＳをグランド電位とするか負の電圧を印加し、コントロールゲート１９には負の電圧を印加し、ドレインＤはオープンとする。さらに、カソード電極４５には、正電圧を印加し、フォトダイオード素子４１のＰＮ接合に降伏電圧よりもやや低い逆バイアスを与える。
【００２９】
このような状態で、画像装置１の撮像／表示面１Ａに撮像すべき画像を提示すると、各画素Ｐでは、画像から受ける光量に応じて、正孔と電子の対が生成され、ドレイン領域１３には正電荷が供給される。このとき、コントロールゲート１９には負の電圧が印加されていて、フローティングゲート１７内の蓄積電子は、放出されやすい状態となっているので、フォトダイオード素子４１からの正電荷の供給に応じて、フローティングゲート１７から電子が引き抜かれる。したがって、各画素ＰのＦＥＴ素子１１は、画像の内容に応じて「０」または「１」の状態をとることになり、画像の撮像およびその記憶が同時に達成される。
【００３０】
一方、画像の表示に際しては、コントロールゲート１９に、５Ｖの読出電圧を印加し、ソースＳには適当な正電圧を印加し、ドレインＤはオープンとする。そして、カソード電極４５には、ソースＳに印加された電圧との関係でＰＮ接合を導通させることができる適当な電圧（たとえば、０Ｖ）を印加する。これにより、「１」状態の画素Ｐでは、ソース−ドレイン間が導通してＰＮ接合に電流が供給されるので、発光が生じる。これに対して、「０」状態の画素Ｐでは、ＰＮ接合には電流が供給されないので、発光が生じない。よって、ＦＥＴ素子１１の状態に応じて、各画素Ｐが点灯／消灯するから、これにより、画像の表示が可能になる。
【００３１】
なお、ソースＳ、ドレインＤ、コントロールゲート１９、基板ＳＵＢおよびカソード電極４５に対する上述のような電圧の印加は、制御回路２９の制御の下、駆動回路２８によって行われるようになっている。
図５は、この発明の第４の実施形態に係る光−電気変換装置の原理的構成を示す断面図である。この光−電気変換装置５０は、図１の画像装置１において、各画素Ｐを構成すべきものであり、図２の光−電気変換装置１０に代えて用いることができるものである。なお、図５において、図２に示された各部と同等の部分には、図２の場合と同一の参照符号を付すこととし、重複した説明を可能な限り省くこととする。
【００３２】
この光−電気変換装置５０は、強誘電体不揮発性記憶素子５１と、ＦＥＣ素子１２とを備えている。記憶素子５１は、ソース領域１４およびドレイン領域１３の間の半導体基板ＳＵＢ上に、ゲート絶縁膜１６を挟んで設けられたゲート電極５２と、このゲート電極５２上に設けられた強誘電体膜５３と、この強誘電体膜５３上に絶縁膜５４を介して設けられたコントロールゲート５５とを有している。強誘電体膜５３の上下面には、それぞれバリアメタル膜５６，５７が設けられている。
【００３３】
コレクタ電極２２は、強誘電体膜５３に対応した開口５８が形成されており、外部からの光を強誘電体膜５３に入射させることができるようになっている。この開口５８は、画素ごとに設けられている。
強誘電体膜５３は、ＰＺＴやＰＬＺＴなどからなり、電界を印加することによって、分極が生じ、電界が取り除いてもなお残留分極が生じる性質の膜である。この在留分極を利用して、電源を取り除いた後にも、情報の記憶が可能であり、したがって、不揮発性の記憶が可能である。
【００３４】
図６には、書き込み動作が示されている。すなわち、図６(a)に示すように、コントロールゲート５５に、正の高電圧を印加するとともに、たとえば、ゲート５２には０Ｖを与える。これにより、図６(a)に示すように、強誘電体膜５３には、コントロールゲート５５側が負となる分極が生じ、この分極は、コントロールゲート５５への電圧の印加を停止した後も残留する。
この状態から、図６(b)に示すように、コントロールゲート５５およびゲート５２をいずれも電気的に開放する。
【００３５】
そして、図６(c)に示すように、コレクタ電極２２に正電圧を印加した状態で、開口５８（図５参照）を介して強誘電体膜５３に光を当てると、光電効果によって、バリアメタル膜５７からコレクタ電極２２へと電子が移動する。これにより、強誘電体膜の分極の反転が生じることになる。
したがって、図６(a)および図６(b)のステップをすべての画素Ｐに関して行い、その後に、コレクタ電極２２に正電圧を印加した状態で、撮像すべき画像に対して画像装置１の撮像／表示面１Ａを提示すると、画像の内容に応じて、ある画素では図６(c)のような分極反転が生じ、他の画素では分極反転が生じない。これにより、画像の撮像および記憶が同時に達成される。
【００３６】
画像の表示に際しては、コントロールゲート５５に一定の読出電圧を印加し、ソースＳは０Ｖとし、ドレインＤはオープンとする。読出電圧は、図６(b)の分極状態ではソース・ドレイン間にチャネルを生じさせることができず、図６(c)の分極状態ではソース・ドレイン間にチャネルを生じさせることができる値に選ぶ。
この状態で、コレクタ電極２２には、電界電子放出を起こさせることができる正電圧を印加する。これにより、「１」状態（図６(c)の状態）の画素Ｐでは、ソースＳからの電子の供給により、エミッタ電極２１からの電子の放出が生じる。これに対して、「０」状態（図６(b)の状態）の画素Ｐでは、エミッタ電極２１は電子の供給を受けることができないので、電子を放出しない。よって、記憶素子５１の状態に応じて、各画素Ｐが点灯／消灯するから、これにより、画像の表示が可能になる。
【００３７】
画像の表示は、結局、コレクタ電極２２に正の電界電子放出電圧を印加した状態での読出動作に他ならない。したがって、画像データの読出は、画像を表示させながら行うこともできるし、画像の表示を停止した状態で行うこともできる。なお、ソースＳ、ドレインＤ、ゲート５２、コントロールゲート５５、基板ＳＵＢおよびコレクタ電極２２に対する上述のような電圧の印加は、制御回路２９の制御の下、駆動回路２８によって行われるようになっている。
【００３８】
以上、この発明の４つの実施形態について説明したが、この発明は他の形態でも実施することができる。たとえば、光感応・発光素子としては、上述のＦＥＣ素子、プラズマ素子およびフォトダイオードの他にも、ＥＬ素子などの他の形態の素子を採用することも可能である。また、上述の実施形態では、不揮発性記憶素子として、フローティングゲート型ＦＥＴ素子および強誘電体を用いた不揮発性記憶素子を例にとったが、これらの他にも、ＥＰＲＯＭ、ＥＥＰＲＯＭおよびフラッシュメモリなどの不揮発性記憶装置において用いられる各種の不揮発性記憶素子の適用が可能である。
【００３９】
また、図５に示された構造の強誘電体不揮発性記憶素子５１を、図２ないし図４に示された各光感応・発光素子と組み合わせて用いることも可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る画像装置の簡略化した斜視図である。
【図２】上記画像装置の画素を構成すべき第１実施形態に係る光−電気変換装置の原理的な構成を示す断面図である。
【図３】この発明の第２の実施形態に係る光−電気変換装置の原理的構成を示す断面図である。
【図４】この発明の第３の実施形態に係る光−電気変換装置の原理的構成を示す断面図である。
【図５】この発明の第４の実施形態に係る光−電気変換装置の原理的構成を示す断面図である。
【図６】図５の装置における画像書き込み動作を説明するための図である。
【符号の説明】
１      画像装置
１Ａ    撮像／表示面
１０    光−電気変換装置
１１    ＦＥＴ素子
１２    ＦＥＣ素子
ＳＵＢ  半導体基板
１７    フローティングゲート
１９    コントロールゲート
２１    エミッタ電極
２２    コレクタ電極
２４    蛍光体層
２８    駆動回路
２９    制御回路
３０    光−電気変換装置
３１    プラズマ素子
４０    光−電気変換装置
４１    フォトダイオード素子
４４    プラグ
４５    カソード電極
４６    感光帯
５０    光−電気変換装置
５１    強誘電体不揮発性記憶素子
５２    ゲート電極
５３    強誘電体膜
５５    コントロールゲート
【図１】
0003668651.tif 000002
【図２】
0003668651.tif 000003
【図３】
0003668651.tif 000004
【図４】
0003668651.tif 000005
【図５】
0003668651.tif 000006
【図６】
0003668651.tif 000007