(57)【特許請求の範囲】
【請求項１】
第１分極状態、または第１分極状態とは逆方向の第２分極状態を保持することによって、それぞれの状態に対応する第１データまたは第２データを記憶する強誘電体コンデンサと、
前記強誘電体コンデンサの一端に接続される、第１データまたは第２データを書き込むためのプレートラインと、
前記強誘電体コンデンサの他端に接続される、第１データまたは第２データを読み出すためのビットラインと、
前記強誘電体コンデンサへの記憶処理または読み出し処理を制御するための制御部と、
ビットラインの電圧を増幅して振り分け保持する反転回路と、制御部からのセンスアンプ信号に基づいてビットラインの電圧を反転回路により増幅して振り分け保持し、制御部からの切り換え信号に基づいてビットラインの電圧を切り換えるアンド回路と、を有するセンスアンプと、
を備えた半導体装置のアクセス方法であって、
前記制御部は、センスアンプ信号をセンスアンプに出力し、
当該センスアンプは、前記センスアンプ信号を受けたアンド回路からの信号に基づいて反転回路を作動させ、強誘電体コンデンサからビットラインに向けて放出された電荷にしたがってビットラインの電圧を増幅して振り分け保持し、
前記制御部は、前記ビットラインから第１データまたは第２データを読み出し、
読み出しに際して分極状態が反転した第１データを記憶した強誘電体コンデンサについては、再度、分極状態を反転させて、もとの状態に復帰させ、
前記制御部が切り換え信号をセンスアンプに与えることにより、アンド回路は第１データを記憶した強誘電体コンデンサの分極状態を再び反転させるようにビットラインの電圧を切り換え、
前記制御部は、さらに、第２データを記憶した強誘電体コンデンサの分極状態を反転させるような電圧をプレートラインに与え、
前記制御部が切り換え信号をセンスアンプに与えることにより、アンド回路は第２データを記憶した強誘電体コンデンサの分極状態を再度、反転させるようにビットラインの電圧を切り換え、
前記制御部は、第１データを記憶した強誘電体コンデンサの分極状態を再び反転させるような電圧をプレートラインに与える、
ことを特徴とする半導体装置のアクセス方法。
【請求項２】
請求項１の半導体装置のアクセス方法において、
前記強誘電体コンデンサが２つ存在し、
１の強誘電体コンデンサが第１分極状態を保持することにより第１データを記憶し、他の１の強誘電体コンデンサが第２分極状態を保持することにより第２データを記憶した、
ことを特徴とする半導体装置のアクセス方法。
【請求項３】
第１分極状態、または第１分極状態とは逆方向の第２分極状態を保持することによって、それぞれの状態に対応する第１データまたは第２データを記憶する強誘電体コンデンサと、
前記強誘電体コンデンサの一端に接続される、第１データまたは第２データを書き込むためのプレートラインと、
前記強誘電体コンデンサの他端に接続される、第１データまたは第２データを読み出すためのビットラインと、
前記強誘電体コンデンサへの記憶処理または読み出し処理を制御するための制御部と、
ビットラインの電圧を増幅して振り分け保持する反転回路と、制御部からのセンスアンプ信号に基づいてビットラインの電圧を反転回路により増幅して振り分け保持し、制御部からの切り換え信号に基づいてビットラインの電圧を切り換えるアンド回路と、を有するセンスアンプと、
を備えた半導体装置であって、
前記制御部は、センスアンプ信号をセンスアンプに出力し、
当該センスアンプは、前記センスアンプ信号を受けたアンド回路からの信号に基づいて反転回路を作動させ、強誘電体コンデンサからビットラインに向けて放出された電荷にしたがってビットラインの電圧を増幅して振り分け保持し、
前記制御部は、前記ビットラインから第１データまたは第２データを読み出し、
読み出しに際して分極状態が反転した第１データを記憶した強誘電体コンデンサについては、再度、分極状態を反転させて、もとの状態に復帰させ、
前記制御部が切り換え信号をセンスアンプに与えることにより、アンド回路は第１データを記憶した強誘電体コンデンサの分極状態を再び反転させるようにビットラインの電圧を切り換え、
前記制御部は、さらに、第２データを記憶した強誘電体コンデンサの分極状態を反転させるような電圧をプレートラインに与え、
前記制御部が切り換え信号をセンスアンプに与えることにより、アンド回路は第２データを記憶した強誘電体コンデンサの分極状態を再度、反転させるようにビットラインの電圧を切り換え、
前記制御部は、第１データを記憶した強誘電体コンデンサの分極状態を再び反転させるような電圧をプレートラインに与えるよう構成した、
ことを特徴とする半導体装置。
【請求項４】
請求項３の半導体装置において、
前記強誘電体コンデンサが２つ存在し、
１の強誘電体コンデンサが第１分極状態を保持することにより第１データを記憶し、他の１の強誘電体コンデンサが第２分極状態を保持することにより第２データを記憶した、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体記憶装置および半導体記憶装置のアクセス方法に関し、特にインプリント効果の発生の抑制に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
近年、メモリセルのキャパシタに強誘電体材料を用いることによって、データの不揮発性を実現した強誘電体メモリ装置が提供されている。強誘電体キャパシタはヒステリシス特性を有しており、電界が「０」になっても履歴に応じた異なる極性の分極が残る。データを強誘電体キャパシタの分極で表わすことによって、不揮発性メモリ装置を実現するものである。
【０００３】
図４に強誘電体コンデンサの回路図を示す。強誘電体コンデンサ６１、６２がそれぞれビットラインＢＬ１、ＢＬ２に設けられている。また、図３に、強誘電体コンデンサに関する電圧（図４に示すプレートラインＰＬを基準電位とした場合のビットラインＢＬ１、ＢＬ２の電位）と分極状態（図においては、”分極状態”と等価な”電荷”で表わしている）との関係を表わすヒステリシス特性を示す。
【０００４】
図３において、分極Ｚ１を生じている状態が記憶データ「１」に対応し、分極Ｚ２を生じている状態が記憶データ「０」に対応すると仮定する。強誘電体コンデンサがいずれの分極状態にあるかを調べることにより、強誘電体コンデンサの記憶データを読み出すことができる。なお、図４に示す強誘電体コンデンサ６１に記憶データ「１」が記憶されており（図３の分極Ｚ１）、強誘電体コンデンサ６２に記憶データ「０」が記憶されているとする（図３の分極Ｚ２）。
【０００５】
図５は記憶データの読み出しに際してのタイミングチャートである。強誘電体コンデンサの記憶データを読み出す場合、ワードラインＷＬにＨ信号を与え（タイミングＴ５２）、図４のスイッチ６３、６４を閉じる。そして、プレートラインＰＬをＨにする（タイミングＴ５４〜Ｔ５６）。
【０００６】
プレートラインＰＬをＨにしたことによって、強誘電体コンデンサ６１、６２からはビットラインＢＬ１、ＢＬ２に向けて電荷が放出され、電流が流れる。この放出される電荷の量は、強誘電体コンデンサ６１、６２の分極状態に応じて相違する。
【０００７】
すなわち、強誘電体コンデンサ６１からは電荷が比較的多く放出され、強誘電体コンデンサ６２からは電荷が比較的少ししか放出されない。図５のタイミングＴ５８でセンスアンプをＯＮし、放出された電荷にしたがってＨとＬとに振り分ける。この場合、図５に示すようにビットラインＢＬ１がＨになり、ビットラインＢＬ２がＬになるため、強誘電体コンデンサ６１に記憶データ「１」が記憶されており、強誘電体コンデンサ６２に記憶データ「０」が記憶されていたことが判る。
【０００８】
読み出しに際して電荷が多く放出され、分極状態が反転した強誘電体コンデンサ６１については、記憶データが破壊されてしまうことになる。このため、読み出し後に直ちに記憶データの再書き込み、すなわち、再度、分極状態を反転させ、もとの状態に復帰させる必要がある。
【０００９】
図５のタイミングＴ５８でセンスアンプがＯＮした時点で、プレートラインＰＬはＬになっているため、強誘電体コンデンサ６１の分極状態は、ここで再度、反転し、もとの分極状態に復帰する（再書き込み）。その後、プレートラインＰＬはＨになり（タイミングＴ６０〜Ｔ６２）、記憶データが破壊されていない（分極状態が反転しなかった）強誘電体コンデンサ６２の分極状態を確実に保持させる。そして、タイミングＴ６４でワードラインＷをＬにして図４のスイッチ６３、６４を開く。
【００１０】
上に述べた強誘電体コンデンサ６１、６２についての読み出し、再書き込みを図３のヒステリシス特性に基づいて説明する。まず、強誘電体コンデンサ６１については、タイミングＴ５４からＴ５６によって分極状態が図３のＰ１からＰ２に向って移行し、再書き込みが行なわれるタイミングＴ５８で分極状態はＰ４に至る。そして、タイミングＴ６４でＰ４からＰ１に復帰する。
【００１１】
このように、読み出しによって記憶データが破壊されてしまう強誘電体コンデンサ６１については、読み出し、再書き込みの際に分極状態が図３で示したヒステリシス特性に沿って一周することになる。
【００１２】
これに対して、強誘電体コンデンサ６２については、タイミングＴ５４からＴ５６によって分極状態が図３のＰ３から破線に沿ってＰ２に向けてやや移行し、タイミングＴ５８で分極状態はＰ３に戻る。そして、タイミングＴ６０でＰ３から破線に沿ってＰ２に移行し、タイミングＴ６２でＰ３に復帰する。
【００１３】
このように、読み出しによって記憶データが破壊されない強誘電体コンデンサ６２については、読み出しの際に分極状態が図３で示したヒステリシス特性を一周せず、単にＰ３とＰ２との間を移行するのみである。
【００１４】
ところで、強誘電体には、一定の分極状態が長時間保持されるとその分極状態が「くせ付け」され、ヒステリシス特性に歪を生ずるという性質（インプリント効果）がある。このため、一定の記憶データを記憶させたまま長時間経過すると、強誘電体コンデンサにインプリント効果が生じてしまう。インプリント効果が生ずると、読み出しの際に放出する電荷の量が変化してしまう。
【００１５】
とくに、インプリント効果が生じたときの記憶データと反対の記憶データを新たに書き込んだ場合に、もとの記憶データのくせ付けの影響で新たな記憶データの分極状態の保持能力が低下し、この新たな記憶データを正確に読み出すことができなくなる。すなわち、時間の経過とともに、記憶装置としての機能が低下し、使用できなくなるおそれがある。
【００１６】
上に述べたように、読み出しによって記憶データが破壊されてしまう強誘電体コンデンサ６１については、記憶データの読み出し、再書き込みに際して分極状態が図３で示したヒステリシス特性に沿って一周するため、一定の分極状態が長時間保持されるわけではなく、インプリント効果は生じにくい。
【００１７】
これに対して、読み出しによって記憶データが破壊されない強誘電体コンデンサ６２については、読み出しの際に分極状態が図３で示したヒステリシス特性を一周せず、単にＰ３とＰ２との間を移行するのみである。このため、一定の分極状態が長時間保持され、その「くせ付け」によるインプリント効果が生じるおそれがある。
【００１８】
インプリント効果の発生を抑制するための従来技術として、特開平８−２６４６６５号公報に開示されている不揮発性ランダムアクセスメモリがある。この従来技術に係る公報には、低電圧による読み出しを行ない、インプリントおよび膜疲労耐性の影響の少ないデバイスを得ることができる点が記載されている。
【００１９】
しかし、この不揮発性ランダムアクセスメモリでは、強誘電体のインプリント効果の発生を抑制することができるのはダミーセルに限定されており、記憶用のメモリセルのインプリント効果の発生を抑制することはできない。すなわち、インプリント効果の発生を抑制することができる対象が限られており、半導体記憶装置におけるインプリント効果の発生を確実に抑制することはできない。
【００２０】
また、インプリント効果の発生を抑制するための他の従来技術として、特開平８−１４７９８３号公報に開示されている強誘電体メモリ装置がある。この強誘電体メモリ装置は、１Ｔ１Ｃタイプのものにおいて容量特性に変化が生じなくなるまで記憶用のメモリセルキャパシタを繰り返し動作させ、そのときの容量特性に応じてダミーセルキャパシタの容量値を決定する。これによって、インプリント効果の影響を緩和しようとするものである。
【００２１】
しかし、この強誘電体メモリ装置においては、容量特性に変化が生じなくなるまで記憶用のメモリセルキャパシタを繰り返し動作させた上、ダミーセルキャパシタの容量値を決定する必要があり、容易かつ確実にインプリント効果の発生を抑制することができない。
【００２２】
そこで本発明は、容易かつ確実にインプリント効果の発生を抑制することができる半導体記憶装置および半導体記憶装置のアクセス方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
（１）この発明の半導体装置のアクセス方法は、
第１分極状態、または第１分極状態とは逆方向の第２分極状態を保持することによって、それぞれの状態に対応する第１データまたは第２データを記憶する強誘電体コンデンサと、
前記強誘電体コンデンサの一端に接続される、第１データまたは第２データを書き込むためのプレートラインと、
前記強誘電体コンデンサの他端に接続される、第１データまたは第２データを読み出すためのビットラインと、
前記強誘電体コンデンサへの記憶処理または読み出し処理を制御するための制御部と、
ビットラインの電圧を増幅して振り分け保持する反転回路と、制御部からのセンスアンプ信号に基づいてビットラインの電圧を反転回路により増幅して振り分け保持し、制御部からの切り換え信号に基づいてビットラインの電圧を切り換えるアンド回路と、を有するセンスアンプと、
を備えた半導体装置のアクセス方法であって、
前記制御部は、センスアンプ信号をセンスアンプに出力し、
当該センスアンプは、前記センスアンプ信号を受けたアンド回路からの信号に基づいて反転回路を作動させ、強誘電体コンデンサからビットラインに向けて放出された電荷にしたがってビットラインの電圧を増幅して振り分け保持し、
前記制御部は、前記ビットラインから第１データまたは第２データを読み出し、
読み出しに際して分極状態が反転した第１データを記憶した強誘電体コンデンサについては、再度、分極状態を反転させて、もとの状態に復帰させ、
前記制御部が切り換え信号をセンスアンプに与えることにより、アンド回路は第１データを記憶した強誘電体コンデンサの分極状態を再び反転させるようにビットラインの電圧を切り換え、
前記制御部は、さらに、第２データを記憶した強誘電体コンデンサの分極状態を反転させるような電圧をプレートラインに与え、
前記制御部が切り換え信号をセンスアンプに与えることにより、アンド回路は第２データを記憶した強誘電体コンデンサの分極状態を再度、反転させるようにビットラインの電圧を切り換え、
前記制御部は、第１データを記憶した強誘電体コンデンサの分極状態を再び反転させるような電圧をプレートラインに与える、
ことを特徴とする。
【００２４】
（２）この発明の半導体装置のアクセス方法は、
前記強誘電体コンデンサが２つ存在し、
１の強誘電体コンデンサが第１分極状態を保持することにより第１データを記憶し、他の１の強誘電体コンデンサが第２分極状態を保持することにより第２データを記憶した、
ことを特徴とする。
【００２６】
請求項４に係る半導体記憶装置は、
分極可能領域を第１分極状態に分極させ、または第１分極状態とは逆方向の第２分極状態に分極させることによって、第１分極状態に対応する第１データ、または第２分極状態に対応する第２データを記憶し、
第２データの読み出し処理として、第２分極状態を第１分極状態に反転させて第２データを読み出し、第２データを読み出した後に、第１分極状態を第２分極状態に復帰させる半導体記憶装置において、
少なくとも第１データを記憶させまたは読み出す際、記憶処理または読み出し処理とは別に、付随的処理として第１状態を一旦、第２状態に反転させた後、第１状態に復帰させる、
ことを特徴としている。
【００２７】
請求項５に係る半導体記憶装置は、
請求項３または請求項４に係る半導体記憶装置において、
分離可能領域は強誘電体である、
ことを特徴としている。
【００２８】
請求項６に係る半導体記憶装置のアクセス方法は、
第１データに対応する第１状態、または第２データに対応する第２状態を保持することによって、第１データまたは第２データを記憶する半導体記憶装置のアクセス方法において、
第１データを記憶させまたは読み出す際、第１状態を一旦、第２状態に反転させた後、第１状態に復帰させ、
かつ、
第２データを記憶させまたは読み出す際、第２状態を一旦、第１状態に反転させた後、第２状態に復帰させる、
ことを特徴としている。
【００２９】
請求項７に係る半導体記憶装置のアクセス方法は、
第１データに対応する第１状態、または第２データに対応する第２状態を保持することによって、第１データまたは第２データを記憶する半導体記憶装置のアクセス方法において、
少なくとも第１データを記憶させまたは読み出す際、記憶処理または読み出し処理とは別に、付随的処理として第１状態を一旦、第２状態に反転させた後、第１状態に復帰させる、
ことを特徴としている。
【００３０】
【発明の効果】
（１）この発明の半導体装置のアクセス方法は、
第１分極状態、または第１分極状態とは逆方向の第２分極状態を保持することによって、それぞれの状態に対応する第１データまたは第２データを記憶する強誘電体コンデンサと、
前記強誘電体コンデンサの一端に接続される、第１データまたは第２データを書き込むためのプレートラインと、
前記強誘電体コンデンサの他端に接続される、第１データまたは第２データを読み出すためのビットラインと、
前記強誘電体コンデンサへの記憶処理または読み出し処理を制御するための制御部と、
ビットラインの電圧を増幅して振り分け保持する反転回路と、制御部からのセンスアンプ信号に基づいてビットラインの電圧を反転回路により増幅して振り分け保持し、制御部からの切り換え信号に基づいてビットラインの電圧を切り換えるアンド回路と、を有するセンスアンプと、
を備えた半導体装置のアクセス方法であって、
前記制御部は、センスアンプ信号をセンスアンプに出力し、
当該センスアンプは、前記センスアンプ信号を受けたアンド回路からの信号に基づいて反転回路を作動させ、強誘電体コンデンサからビットラインに向けて放出された電荷にしたがってビットラインの電圧を増幅して振り分け保持し、
前記制御部は、前記ビットラインから第１データまたは第２データを読み出し、
読み出しに際して分極状態が反転した第１データを記憶した強誘電体コンデンサについては、再度、分極状態を反転させて、もとの状態に復帰させ、
前記制御部が切り換え信号をセンスアンプに与えることにより、アンド回路は第１データを記憶した強誘電体コンデンサの分極状態を再び反転させるようにビットラインの電圧を切り換え、
前記制御部は、さらに、第２データを記憶した強誘電体コンデンサの分極状態を反転させるような電圧をプレートラインに与え、
前記制御部が切り換え信号をセンスアンプに与えることにより、アンド回路は第２データを記憶した強誘電体コンデンサの分極状態を再度、反転させるようにビットラインの電圧を切り換え、
前記制御部は、第１データを記憶した強誘電体コンデンサの分極状態を再び反転させるような電圧をプレートラインに与える、
ことを特徴とする。
【００３２】
請求項２に係る半導体記憶装置においては、少なくとも第１データを記憶させまたは読み出す際、記憶処理または読み出し処理とは別に、付随的処理として第１状態を一旦、第２状態に反転させた後、第１状態に復帰させる。
【００３３】
このため、第１状態が長時間保持される危険性を減少させることができ、第１状態のくせ付けによるインプリント効果の発生を確実に抑制することができる。また、第１状態を一旦、第２状態に反転させた後、第１状態に復帰させるだけでよいため、容易にインプリント効果の発生を抑制することができる。さらに、記憶処理または読み出し処理の際に併せて付随的処理を行ない、記憶処理または読み出し処理と切り離して無関係に付随的処理のみを行なうものではないため、処理の制御が容易で効率的である。
【００３４】
請求項３に係る半導体記憶装置においては、第１状態は、分極可能領域が分極した第１分極状態であり、第２状態は、分極可能領域が、第１分極状態とは逆方向に分極した第２分極状態である。
【００３５】
したがって、第１分極状態または第２分極状態が長時間保持される危険性を減少させることができ、第１分極状態または第２分極状態のくせ付けによるインプリント効果の発生を容易かつ確実に抑制することができる。
【００３６】
請求項４に係る半導体記憶装置においては、少なくとも第１データを記憶させまたは読み出す際、記憶処理または読み出し処理とは別に、付随的処理として第１状態を一旦、第２状態に反転させた後、第１状態に復帰させる。
【００３７】
このため、第１状態が長時間保持される危険性を減少させることができ、第１状態のくせ付けによるインプリント効果の発生を確実に抑制することができる。また、第１状態を一旦、第２状態に反転させた後、第１状態に復帰させるだけでよいため、容易にインプリント効果の発生を抑制することができる。さらに、記憶処理または読み出し処理の際に併せて付随的処理を行ない、記憶処理または読み出し処理と切り離して無関係に付随的処理のみを行なうものではないため、処理の制御が容易で効率的である。
【００３８】
請求項５に係る半導体記憶装置においては、分離可能領域は強誘電体である。
【００３９】
したがって、強誘電体における分離可能領域の第１分極状態または第２分極状態が長時間保持される危険性を減少させることができ、第１分極状態または第２分極状態のくせ付けによるインプリント効果の発生を容易かつ確実に抑制することができる。
【００４０】
請求項６に係る半導体記憶装置のアクセス方法においては、第１データを記憶させまたは読み出す際、第１状態を一旦、第２状態に反転させた後、第１状態に復帰させ、かつ、第２データを記憶させまたは読み出す際、第２状態を一旦、第１状態に反転させた後、第２状態に復帰させる。
【００４１】
すなわち、第１データまたは第２データを読み出す際、いずれも一旦、状態を反転させた後、もとの状態に復帰させる。このため、第１状態、第２状態が長時間保持される危険性を減少させることができ、第１状態または第２状態のくせ付けによるインプリント効果の発生を確実に抑制することができる。また、読み出しの際に一旦、状態を反転させた後、もとの状態に復帰させるだけでよいため、容易にインプリント効果の発生を抑制することができる。
【００４２】
請求項７に係る半導体記憶装置のアクセス方法においては、少なくとも第１データを記憶させまたは読み出す際、記憶処理または読み出し処理とは別に、付随的処理として第１状態を一旦、第２状態に反転させた後、第１状態に復帰させる。
【００４３】
このため、第１状態が長時間保持される危険性を減少させることができ、第１状態のくせ付けによるインプリント効果の発生を確実に抑制することができる。また、第１状態を一旦、第２状態に反転させた後、第１状態に復帰させるだけでよいため、容易にインプリント効果の発生を抑制することができる。さらに、記憶処理または読み出し処理の際に併せて付随的処理を行ない、記憶処理または読み出し処理と切り離して付随的処理のみを行なうものではないため、処理の制御が容易で効率的である。
【００４４】
【発明の実施の形態】
本発明に係る半導体記憶装置および半導体記憶装置のアクセス方法の一実施形態を図面に基づいて説明する。本実施形態では、２トランジスタ２キャパシタタイプの強誘電体メモリを例に掲げる。
【００４５】
図１はセンスアンプ２、強誘電体コンデンサ６１、６２等の回路図である。強誘電体コンデンサ６１、６２の強誘電体部分が本実施形態における分極可能領域である。図２は強誘電体コンデンサ６１、６２に記憶されている記憶データの読み出しの際のタイミングチャートである。さらに、図３は強誘電体コンデンサに関する電圧と分極状態との関係を表わすヒステリシス特性を示す図である。
【００４６】
図３において、分極Ｚ１を生じている状態が記憶データ「１」に対応し、分極Ｚ２を生じている状態が記憶データ「０」に対応すると仮定する。本実施形態においては、分極Ｚ１を生じている状態が第１分極状態または第１状態であり、記憶データ「１」が第１データである。また、本実施形態においては、分極Ｚ２を生じている状態が第２分極状態または第２状態であり、記憶データ「０」が第２データである。
【００４７】
強誘電体コンデンサがいずれの分極状態にあるかを調べることにより、強誘電体コンデンサの記憶データを読み出すことができる。なお、図１に示す強誘電体コンデンサ６１に記憶データ「１」が記憶されており（図３の分極Ｚ１）、強誘電体コンデンサ６２に記憶データ「０」が記憶されているとする（図３の分極Ｚ２）。
【００４８】
強誘電体コンデンサ６１、６２のデータを読み出す場合、制御部（図示せず）はワードラインＷＬにＨ信号を与え（図２、タイミングＴ２）、図１のスイッチ６３、６４を開く。そして、制御部はプレートラインＰＬをＨにする（タイミングＴ４〜Ｔ６）。
【００４９】
プレートラインＰＬをＨにしたことによって、強誘電体コンデンサ６１、６２からはビットラインＢＬ１、ＢＬ２に向けて電荷が放出され、電流が流れる。この放出される電荷の量は、強誘電体コンデンサ６１、６２の分極状態に応じて相違する。すなわち、強誘電体コンデンサ６１からは電荷が比較的多く放出され、強誘電体コンデンサ６２からは電荷が比較的少ししか放出されない。
【００５０】
図５のタイミングＴ８で制御部はセンスアンプ信号を出力する。このセンスアンプ信号に基づいて図１のアンド回路２１からは信号が出力され、センスアンプ２内のスイッチ１１、１２が閉じる。これによって、反転回路２３、２４は、ビットラインＢＬ１、ＢＬ２に向けて放出された電荷にしたがってビットラインＢＬ１、ＢＬ２の電圧を増幅してＨとＬとに振り分け保持する。
【００５１】
この場合、図２に示すようにビットラインＢＬ１がＨになり、ビットラインＢＬ２がＬになるため、強誘電体コンデンサ６１に記憶データ「１」が記憶されており、強誘電体コンデンサ６２に記憶データ「０」が記憶されていたことが判る。
【００５２】
読み出しに際して分極状態が反転した強誘電体コンデンサ６１については、記憶データが破壊されてしまうことになるので、読み出し後に直ちに記憶データの再書き込み、すなわち、再度、分極状態を反転させ、もとの状態に復帰させる必要がある。図２のタイミングＴ８でセンスアンプがＯＮした時点で、プレートラインＰＬはＬになっているため、強誘電体コンデンサ６１の分極状態は、ここで再度、反転し、もとの分極状態に復帰する（再書き込み）。
【００５３】
本実施形態では、強誘電体コンデンサ６２のインプリント効果の発生を抑制するために、タイミングＴ１２、Ｔ１３、Ｔ１４の処理を行なう。本実施形態におけるこのタイミングＴ１２、Ｔ１３、Ｔ１４が付随的処理である。なお、本実施形態において、記憶データの読み出し、再書き込みを行なうためのタイミングＴ４、Ｔ６、Ｔ８が読み出し処理である。
【００５４】
まず、タイミングＴ１２でプレートラインＰＬをＨとするとともに、制御部は切り換え信号をセンスアンプ２に与える。この切り換え信号によって、図１に示すスイッチ１１、１２は開き、スイッチ１３、１４が閉じる。これによって、図２に示すようにビットラインＢＬ１がＬになり、ビットラインＢＬ２がＨになる。この場合、プレートラインＰＬがＨで、ビットラインＢＬ１がＬであるので、強誘電体コンデンサ６１の分極状態は再び反転することになる。
【００５５】
この後、タイミングＴ１４で制御部はプレートラインＰＬをＬにする。プレートラインＰＬがＬ、ビットラインＢＬ２がＨであるため、ここで強誘電体コンデンサ６２の分極状態は反転する。そして、タイミングＴ１６で切り換え信号をＬにする。これによって、ビットラインＢＬ１はＨに、ビットラインＢＬ２はＬに戻る。
【００５６】
また、タイミングＴ１６でプレートラインＰＬをＨにするため、ここで強誘電体コンデンサ６２の分極状態は再度、反転することになる。続いて、タイミングＴ１８でプレートラインＰＬをＬにして強誘電体コンデンサ６１の分極状態を再び反転させる。そして、タイミングＴ２０でワードラインＷをＬにして図１のスイッチ６３、６４を閉じる。
【００５７】
上に述べた強誘電体コンデンサ６１、６２についての読み出し、再書き込みを図３のヒステリシス特性に基づいて説明する。まず、強誘電体コンデンサ６１については、タイミングＴ４からＴ６（図２）によって分極状態が図３のＰ１からＰ２に向って移行し、再書き込みが行なわれるタイミングＴ８で分極状態はＰ４に至る。
【００５８】
そして、タイミングＴ１２で強誘電体コンデンサ６１の分極状態はＰ４からＰ１を経て再度、Ｐ２に達し、タイミングＴ１４でＰ３に達する。その後、タイミングＴ１８でＰ４に移行し、タイミングＴ２０でＰ１に復帰する。
【００５９】
次に、強誘電体コンデンサ６２の分極状態を図３のヒステリシス特性に基づいて説明する。タイミングＴ４からＴ６（図２）によって分極状態が図３のＰ３から破線に沿ってＰ２に向けてやや移行し、タイミングＴ８（図２）で分極状態はＰ３に戻る。
【００６０】
そして、タイミングＴ１４で強誘電体コンデンサ６２の分極状態はＰ３からＰ４に達し、タイミングＴ１６でＰ１を経てＰ２に達する。その後、タイミングＴ１８でＰ３に復帰する。
【００６１】
以上のように、本実施形態においては、強誘電体コンデンサ６１の分極状態はヒステリシス特性を少なくとも１周（本実施形態では２周）するとともに、強誘電体コンデンサ６２の分極状態もヒステリシス特性を少なくとも１周（本実施形態では１周）している。
【００６２】
このため、強誘電体コンデンサ６２の分極状態が長時間保持される危険性を減少させることができ、強誘電体コンデンサ６２の分極状態のくせ付けによるインプリント効果の発生を確実に抑制することができる。また、強誘電体コンデンサ６２の分極状態を一旦、反転させた後、もとの分極状態に復帰させるだけでよいため、容易にインプリント効果の発生を抑制することができる。
【００６３】
さらに、従来から行なわれていた記憶データの読み出し、再書き込みの際に併せて強誘電体コンデンサ６２の分極状態の反転処理を行ない、読み出し、再書き込みと切り離して無関係に反転処理のみを行なうものではないため、処理の制御が容易で効率的である。
【００６４】
本実施形態では、２トランジスタ２キャパシタタイプの強誘電体メモリを例示したが、他のタイプの半導体メモリ、たとえば１トランジスタ１キャパシタタイプの強誘電体メモリに本発明を適用することもできる。また、本実施形態では、強誘電体メモリを例示したが、たとえば強誘電体トランジスタに本発明を適用することもできる。さらに、強誘電体を用いない他の半導体メモリにも本発明を適用することは可能である。
【図面の簡単な説明】
【図１】強誘電体コンデンサ６１、６２、センスアンプ２等の回路図である。
【図２】強誘電体コンデンサ６１、６２に記憶されている記憶データの読み出しの際のタイミングチャートである。
【図３】強誘電体コンデンサに関する電圧と分極状態との関係を表わすヒステリシス特性を示す図である。
【図４】強誘電体コンデンサの回路図である。
【図５】強誘電体コンデンサ６１、６２に記憶されている記憶データの読み出しの際の従来のタイミングチャートである。
【符号の説明】
２・・・・・センスアンプ
１１、１２、１３、１４
・・・・・スイッチ
２１、２２・・・・・アンド回路
２３、２４・・・・・反転回路
６１、６２・・・・・強誘電体コンデンサ
【図１】
0003727451.tif 000002
【図２】
0003727451.tif 000003
【図３】
0003727451.tif 000004
【図４】
0003727451.tif 000005
【図５】
0003727451.tif 000006