(57)【特許請求の範囲】
【請求項１】
エミッタ同士が第１の抵抗素子を介して接続され、それらの接続点が第１の電流源に接続された第１導電型の第１および第２のトランジスタを有し、第１および第２のトランジスタのコレクタ側から第１および第２の入力端子への入力電圧差に応じた電流出力を得るアンプであって、
ベースが上記第１の入力端子に接続され、コレクタが第１の電源に接続され、エミッタが上記第１のトランジスタのベースに接続された第２導電型の第３のトランジスタと、コレクタが上記第３のトランジスタのエミッタに接続され、エミッタが第２の抵抗素子を介して第２の電源に接続された第２導電型の第４のトランジスタと、コレクタが上記第１のトランジスタのコレクタに接続され、エミッタが第３の抵抗素子を介して第２の電源に接続された第２導電型の第５のトランジスタと、ベースが第２の電流源に接続され、コレクタが第１の電源に接続され、エミッタが上記第４および第５のトランジスタのベースに共通に接続された第２導電型の第６のトランジスタと、ベースが上記第１のトランジスタのコレクタと上記第５のトランジスタのコレクタとの接続点に接続され、エミッタが上記第２の電流源に接続され、コレクタが第２の電源に接続された第１導電型の第７のトランジスタとを有する第１の補償回路と、
ベースが上記第２の入力端子に接続され、コレクタが第１の電源に接続され、エミッタが上記第２のトランジスタのベースに接続された第２導電型の第８のトランジスタと、コレクタが上記第８のトランジスタのエミッタに接続され、エミッタが第４の抵抗素子を介して第２の電源に接続された第２導電型の第９のトランジスタと、コレクタが上記第２のトランジスタのコレクタに接続され、エミッタが第５の抵抗素子を介して第２の電源に接続された第２導電型の第１０のトランジスタと、ベースが第３の電流源に接続され、コレクタが第１の電源に接続され、エミッタが上記第９および第１０のトランジスタのベースに共通に接続された第２導電型の第１１のトランジスタと、ベースが上記第２のトランジスタのコレクタと上記第１０のトランジスタのコレクタとの接続点に接続され、エミッタが上記第３の電流源に接続され、コレクタが第２の電源に接続された第１導電型の第１２のトランジスタとを有する第２の補償回路と
を備えたアンプ。
【請求項２】
上記第３のトランジスタのサイズが上記第１のトランジスタのサイズより小さく設定され、上記第８のトランジスタのサイズが上記第２のトランジスタのサイズより小さく設定されている
請求項１記載のアンプ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２つの入力電圧差に応じた出力電流を得るアンプ（Ｇｍアンプという）に関するものである。
【０００２】
【従来の技術】
図３は、一般的なＧｍアンプの基本構成を示す回路図である。
このＧｍアンプ１は、平衡型のもので、ｐｎｐ型トランジスタＰ１，Ｐ２、抵抗素子Ｒ１、定電流源Ｉ１，Ｉ２により構成されている。
トランジスタＰ１およびＰ２のエミッタ間に抵抗素子Ｒ１が接続され、トランジスタＰ１のベースが入力端子ＴＩＮ１  に接続され、トランジスタＰ２のベースが入力端子ＴＩＮ２  に接続されている。そして、各トランジスタＰ１，Ｐ２のエミッタと抵抗素子Ｒ１との接続点が電源電圧ＶＣＣの供給ラインに接続された定電流源Ｉ１，Ｉ２にそれぞれ接続されている。
【０００３】
このＧｍアンプ１では、入力端子ＴＩＮ１  ，ＴＩＮ２  に入力される入力電圧ＶＩＮ１  、ＶＩＮ２  の電圧差に応じた電流ＩＯＵＴ  がトランジスタＰ１，Ｐ２のコレクタから出力される。
【０００４】
ところで、図３に示すＧｍアンプ１では、入力電圧によりトランジスタＰ１，Ｐ２のベース・エミッタ間電圧ＶＢＥが変化するため、エミッタ間抵抗素子Ｒ１にかかる電圧が入力電圧と異なる。
よって、入力電圧と出力電流の関係がリニアでなく、入力電圧の振幅が大きくなるにつれて、ひずみが増加するという問題がある。
【０００５】
そこで、従来、入力電圧と出力電流との関係を直線的（リニア）にするために、ＶＢＥの変化を補償した低ひずみＧｍアンプが提案されている。
【０００６】
図４は、この低ひずみＧｍアンプの構成例を示す回路図である。
このＧｍアンプ１ａでは、入力端子ＴＩＮ１  とトランジスタＰ１のベースとの間、並びに入力端子ＴＩＮ２  とトランジスタＰ２のベースとの間にそれぞれ補償回路ＣＰ１，ＣＰ２がそれぞれ設けられている。
【０００７】
補償回路ＣＰ１は、ｎｐｎ型トランジスタＱ１，Ｑ３，Ｑ４、定電流源Ｉ３、および抵抗素子Ｒ２，Ｒ３により構成されている。また、補償回路ＣＰ２は、ｎｐｎ型トランジスタＱ２，Ｑ５，Ｑ６、定電流源Ｉ４、および抵抗素子Ｒ４，Ｒ５により構成されている。
【０００８】
補償回路ＣＰ１においては、トランジスタＱ１のベースが入力端子ＴＩＮ１  に接続され、コレクタが電源電圧ＶＣＣの供給ラインに接続され、エミッタがトランジスタＰ１のベース、トランジスタＱ３のコレクタおよび定電流源Ｉ３に接続されている。トランジスタＱ３のエミッタは抵抗素子Ｒ３を介して接地ラインＧＮＤに接続され、ベースはトランジスタＱ４のベースおよびコレクタに接続され、トランジスタＱ４のコレクタとベースとの接続点がトランジスタＰ１のコレクタに接続され、トランジスタＱ４のエミッタが抵抗素子Ｒ２を介して接地ラインＧＮＤに接続されている。
【０００９】
同様に、補償回路ＣＰ２においては、トランジスタＱ２のベースが入力端子ＴＩＮ２  に接続され、コレクタが電源電圧ＶＣＣの供給ラインに接続され、エミッタがトランジスタＰ２のベース、トランジスタＱ６のコレクタおよび定電流源Ｉ４に接続されている。トランジスタＱ６のエミッタは抵抗素子Ｒ５を介して接地ラインＧＮＤに接続され、ベースはトランジスタＱ５のベースおよびコレクタに接続され、トランジスタＱ５のコレクタとベースとの接続点がトランジスタＰ２のコレクタに接続され、トランジスタＱ５のエミッタが抵抗素子Ｒ４を介して接地ラインＧＮＤに接続されている。
【００１０】
これら補償回路ＣＰ１，ＣＰ２は抵抗素子Ｒ１を挟んでいわゆる線対称構造をなし、同様の機能を有している。
ここで、エミッタ抵抗素子Ｒ１にかかる電圧ＶＲ１について考察する。
【００１１】
補償回路ＣＰ１側では、トランジスタＰ１のコレクタに流れる電流ＩＣ（Ｐ１）  はトランジスタＱ４，Ｑ３からなるカレントミラー回路により折り返されて、入力段のトランジスタＱ１のエミッタ側に流れることから、トランジスタの電流増幅率ｈｆｅが十分に大きいとしてベース電流を無視すると、トランジスタＰ１とＱ１のコレクタ電流ＩＣ（Ｐ１）  ，ＩＣ（Ｑ１）  は等しくなる。
コレクタ電流が等しいということは、すなわちベース・エミッタ間電圧ＶＢＥが等しいので、次の関係が成り立つ。
【００１２】
【数１】
0003627368.tif 000002
ここで、ＶＢＥ（Ｐ１）はトランジスタＰ１のベース・エミッタ間電圧、ＶＢＥ（Ｑ１）はトランジスタＱ１のベース・エミッタ間電圧である。
【００１３】
同様にして、補償回路ＣＰ２におけるトランジスタＰ２のベース・エミッタ間電圧ＶＢＥ（Ｐ２）とトランジスタＱ２のベース・エミッタ間電圧ＶＢＥ（Ｑ２）との間にも次の関係が成り立つ。
【００１４】
【数２】
0003627368.tif 000003
【００１５】
ここで、入力端子ＴＩＮ１  への入力電圧をＶＩＮ１  、入力端子ＴＩＮ２  への入力電圧をＶＩＮ２  とし、上記（１），（２）式をふまえてエミッタ抵抗素子Ｒ１にかかる電圧ＶＲ１を求めると、次のようになる。
【００１６】
【数３】
0003627368.tif 000004
【００１７】
すなわち、図４の回路では、入力端子ＴＩＮ１  と入力端子ＴＩＮ２  への入力電圧の差ΔＶＩＮがそのまま抵抗素子Ｒ１の両端にかかることになる。このため、入力電圧と出力電流の関係がリニアになる。
【００１８】
【発明が解決しようとする課題】
ところで、図４の回路においては、補償回路ＣＰ１，ＣＰ２の入力段のトランジスタＱ１，Ｑ２のベース電位が電源電圧ＶＣＣレベルに固定した場合、いずれのトランジスタもオンにならない状態で安定してしまうことから、各補償回路ＣＰ１，ＣＰ２にはそれぞれ、初期状態時にトランジスタＱ１，Ｑ２のエミッタ側に電流を流すスタータとしての定電流源Ｉ３，Ｉ４が設けられている。
【００１９】
ところが、このスタータとしての定電流源Ｉ３，Ｉ４による電流の影響で、上述したように、等しくなければならないトランジスタＱ１，Ｐ１のコレクタ電流ＩＣ（Ｑ１）  ，ＩＣ（Ｐ１）  、並びにトランジスタＱ２，Ｐ２のコレクタ電流ＩＣ（Ｑ２）  ，ＩＣ（Ｐ２）  間に誤差が生じ、また、カレントミラー回路を構成するトランジスタＱ３，Ｑ４のベース電流ＩＢ（Ｑ３）  ，ＩＢ（Ｑ４）  、およびトランジスタＱ５，Ｑ６のベース電流ＩＢ（Ｑ３）  ，ＩＢ（Ｑ４）  もトランジスタＱ１，Ｐ１のコレクタ電流ＩＣ（Ｑ１）  ，ＩＣ（Ｐ１）  、並びにトランジスタＱ２，Ｐ２のコレクタ電流ＩＣ（Ｑ２）  ，ＩＣ（Ｐ２）  に誤差を生じさせる。
その結果、出力電流の十分なリニアリティが得られないという問題がある。
【００２０】
以下、この電流誤差について、さらに詳細に考察する。なお、ここでは、補償回路ＣＰ１側を例に説明する。
カレントミラー回路を構成するトランジスタＱ３，Ｑ４のベース電位は等しいことから、トランジスタＱ３，Ｑ４のベース電流ＩＢ（Ｑ３）  ，ＩＢ（Ｑ４）  、並びにコレクタ電流ＩＣ（Ｑ３）  ，ＩＣ（Ｑ４）  は、次の関係を満足する。
【００２１】
【数４】
0003627368.tif 000005
【００２２】
そして、トランジスタＰ１のコレクタ電流ＩＣ（Ｐ１）  は、キルヒホッフの法則により次式で与えられる。
【００２３】
【数５】
0003627368.tif 000006
【００２４】
また、トランジスタＱ１のコレクタ電流ＩＣ（Ｑ１）  は、定電流源Ｉ３による電流をＩｅ３とすると、次式で与えられる。
【００２５】
【数６】
0003627368.tif 000007
【００２６】
上記（５）式および（６）式に基づき、トランジスタＰ１とＱ１とのコレクタ電流の差ΔＩＣ１を求めると次のようになる。
【００２７】
【数７】
0003627368.tif 000008
【００２８】
（７）式に示すように、スタータとしての定電流源Ｉ３による電流Ｉｅ３は、トランジスタＱ１，Ｐ１のコレクタ電流ＩＣ（Ｑ１）  ，ＩＣ（Ｐ１）  の電流誤差として現れる。
同様に、補償回路ＣＰ２側においても同じ原理により、スタータとしての定電流源Ｉ４による電流Ｉｅ４は、トランジスタＱ２，Ｐ２のコレクタ電流ＩＣ（Ｑ２）  ，ＩＣ（Ｐ２）  の電流誤差として現れる。
【００２９】
その結果、図４の回路では、図５に示すように、出力電流のリニアリティの十分な確保が困難である。
【００３０】
なお、ベース電流を補償するためにいわゆるウィルソンのカレントミラー回路を適用することも考えられるが、入力ダイナミックレンジが狭くなるため、効果的な解決策とはいえない。
【００３１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、入力ダイナミックレンジを維持しつつ、電流誤差を削減でき、出力電流のリニアリティを改善できるアンプを提供することにある。
【００３２】
【課題を解決するための手段】
上記目的を達成するため、本発明では、エミッタ同士が第１の抵抗素子を介して接続され、それらの接続点が第１の電流源に接続された第１導電型の第１および第２のトランジスタを有し、第１および第２のトランジスタのコレクタ側から第１および第２の入力端子への入力電圧差に応じた電流出力を得るアンプであって、ベースが上記第１の入力端子に接続され、コレクタが第１の電源に接続され、エミッタが上記第１のトランジスタのベースに接続された第２導電型の第３のトランジスタと、コレクタが上記第３のトランジスタのエミッタに接続され、エミッタが第２の抵抗素子を介して第２の電源に接続された第２導電型の第４のトランジスタと、コレクタが上記第１のトランジスタのコレクタに接続され、エミッタが第３の抵抗素子を介して第２の電源に接続された第２導電型の第５のトランジスタと、ベースが第２の電流源に接続され、コレクタが第１の電源に接続され、エミッタが上記第４および第５のトランジスタのベースに共通に接続された第２導電型の第６のトランジスタと、ベースが上記第１のトランジスタのコレクタと上記第５のトランジスタのコレクタとの接続点に接続され、エミッタが上記第２の電流源に接続され、コレクタが第２の電源に接続された第１導電型の第７のトランジスタとを有する第１の補償回路と、ベースが上記第２の入力端子に接続され、コレクタが第１の電源に接続され、エミッタが上記第２のトランジスタのベースに接続された第２導電型の第８のトランジスタと、コレクタが上記第８のトランジスタのエミッタに接続され、エミッタが第４の抵抗素子を介して第２の電源に接続された第２導電型の第９のトランジスタと、コレクタが上記第２のトランジスタのコレクタに接続され、エミッタが第５の抵抗素子を介して第２の電源に接続された第２導電型の第１０のトランジスタと、ベースが第３の電流源に接続され、コレクタが第１の電源に接続され、エミッタが上記第９および第１０のトランジスタのベースに共通に接続された第２導電型の第１１のトランジスタと、ベースが上記第２のトランジスタのコレクタと上記第１０のトランジスタのコレクタとの接続点に接続され、エミッタが上記第２の電流源に接続され、コレクタが第２の電源に接続された第１導電型の第１２のトランジスタとを有する第２の補償回路とを備えた。
【００３３】
また、上記アンプにおいて、上記第３のトランジスタのサイズが上記第１のトランジスタのサイズより大きく設定され、上記第８のトランジスタのサイズが上記第２のトランジスタのサイズより大きく設定されている。
【００３４】
本発明のアンプによれば、第１および第２の補償回路でカレントミラー回路を構成する第４およ第５のトランジスタ、並びに第９および第１０のトランジスタのベース電流誤差が低減される。
また、第６および第７のトランジスタと第２の電流源、並びに第１１および１２のトランジスタと第３の電流源がスタータの役目を果たし、ラッチアップを起こすことがない。
たとえば、第３および第８のトランジスタのベース電位が第１の電源電圧（ＶＣＣ）に固定した場合でも、第６のトランジスタおよび第１１のトランジスタのエミッタ電流が第４および第５のトランジスタ、並びに第９および第１０のトランジスタのベースに流れ、第４および第５のトランジスタ、並びに第９および第１０のトランジスタがオン状態となる。そして、第４および第５のトランジスタが第１および第３のトランジスタから、第９および第１０のトランジスタが第２および第８のトランジスタから電流を引っ張り、その結果、第１および第３のトランジスタ、並びに第２および第８のトランジスタもオン状態に遷移する。
このように、スタータが要らなくなったため、スタータの電流誤差もないことから、入力ダイナミックレンジは従来回路と同じで、出力電流のリニアリティを十分に確保できる。
【００３５】
また、本発明によれば、入力段の第３および第８のトランジスタサイズを、出力段を構成する第１および第２のトランジスタのトランジスタサイズより小さく設定することにより、消費電力の低減を図れる。
【００３６】
【発明の実施の形態】
図１は、本発明に係るＧｍアンプの一実施形態を示す回路図であって、従来例を示す図４と同一構成部分は同一符号をもって表している。
すなわち、本Ｇｍアンプ１０は、入力端子ＴＩＮ１  ，ＴＩＮ２  、出力段を構成する第１および第２のトランジスタとしてのｐｎｐ型トランジスタＰ１，Ｐ２、第１の抵抗素子Ｒ１、定電流源Ｉ１，Ｉ２、および第１および第２の補償回路ＣＰ１０，ＣＰ１１により構成されている。
【００３７】
トランジスタＰ１およびＰ２のエミッタ間に抵抗素子Ｒ１が接続され、トランジスタＰ１のベースが入力端子ＴＩＮ１  に接続され、トランジスタＰ２のベースが入力端子ＴＩＮ２  に接続されている。そして、各トランジスタＰ１，Ｐ２のエミッタと抵抗素子Ｒ１との接続点が電源電圧ＶＣＣの供給ラインに接続された定電流源Ｉ１，Ｉ２にそれぞれ接続されている。
【００３８】
補償回路ＣＰ１０は、ｎｐｎ型トランジスタＱ１（第３のトランジスタ），Ｑ３（第４のトランジスタ），Ｑ４（第５のトランジスタ），Ｑ１０（第６のトランジスタ）、ｐｎｐ型トランジスタＰ１０（第７のトランジスタ）、定電流源Ｉ５、第２の抵抗素子Ｒ３、および第３の抵抗素子Ｒ２により構成されている。
【００３９】
補償回路ＣＰ１０においては、トランジスタＱ１のベースが入力端子ＴＩＮ１  に接続され、コレクタが電源電圧ＶＣＣの供給ラインに接続され、エミッタがトランジスタＰ１のベースおよびトランジスタＱ３のコレクタに接続されている。トランジスタＱ３のエミッタは抵抗素子Ｒ３を介して接地ラインＧＮＤに接続され、ベースはトランジスタＱ４のベースおよびトランジスタＱ１０のエミッタに接続されている。トランジスタＱ４のコレクタがトランジスタＰ１のコレクタおよびトランジスタＰ１０のベースに接続され、トランジスタＱ４のエミッタが抵抗素子Ｒ２を介して接地ラインＧＮＤに接続されている。そして、トランジスタＱ１０のコレクタが電源電圧ＶＣＣの供給ラインに接続され、ベースがトランジスタＰ１０のエミッタおよび定電流源Ｉ５に接続されている。トランジスタＰ１０のコレクタは接地されている。
【００４０】
補償回路ＣＰ１１は、ｎｐｎ型トランジスタＱ２（第８のトランジスタ），Ｑ５（第１０のトランジスタ），Ｑ６（第９のトランジスタ），Ｑ１１（第１１のトランジスタ）、ｐｎｐ型トランジスタＰ１１（第１２のトランジスタ）、定電流源Ｉ６、第４の抵抗素子Ｒ４、および第５の抵抗素子Ｒ５により構成されている。
【００４１】
補償回路ＣＰ１１においては、トランジスタＱ２のベースが入力端子ＴＩＮ２  に接続され、コレクタが電源電圧ＶＣＣの供給ラインに接続され、エミッタがトランジスタＰ２のベースおよびトランジスタＱ６のコレクタに接続されている。トランジスタＱ６のエミッタは抵抗素子Ｒ５を介して接地ラインＧＮＤに接続され、ベースはトランジスタＱ５のベースおよびトランジスタＱ１１のエミッタに接続されている。トランジスタＱ５のコレクタがトランジスタＰ２のコレクタおよびトランジスタＰ１１のベースに接続され、トランジスタＱ５のエミッタが抵抗素子Ｒ４を介して接地ラインＧＮＤに接続されている。そして、トランジスタＱ１１のコレクタが電源電圧ＶＣＣの供給ラインに接続され、ベースがトランジスタＰ１１のエミッタおよび定電流源Ｉ６に接続されている。トランジスタＰ１１のコレクタは接地されている。
【００４２】
これら補償回路ＣＰ１０，ＣＰ１１は抵抗素子Ｒ１を挟んでいわゆる線対称構造をなし、同様の機能を有している。
【００４３】
次に、本Ｇｍアンプ１０におけるエミッタ間抵抗素子Ｒ１にかかる電圧ＶＲ１およびトランジスタＱ１とＰ１（Ｑ２とＰ２）のコレクタ電流誤差について考察する。
【００４４】
まず、エミッタ抵抗素子Ｒ１にかかる電圧ＶＲ１について考察する。
補償回路ＣＰ１０においては、トランジスタＰ１のコレクタに流れる電流ＩＣ（Ｐ１）  はトランジスタＱ４のコレクタ電流ＩＣ（Ｑ３）  として流れるとともに、トランジスタＱ１のエミッタに接続されたトランジスタＱ３のコレクタにも同様の電流ＩＣ（Ｑ４）  （＝ＩＣ（Ｑ３）  ）が流れることから、トランジスタの電流増幅率ｈｆｅが十分に大きいとしてベース電流を無視すると、トランジスタＰ１とＱ１のコレクタ電流ＩＣ（Ｐ１）  ，ＩＣ（Ｑ１）  は等しくなる。
コレクタ電流が等しいということは、すなわちベースエミッタ間電圧ＶＢＥが等しいので、前述した（１）式と同様に次の関係式が成り立つ。
【００４５】
【数８】
0003627368.tif 000009
ここで、ＶＢＥ（Ｐ１）はトランジスタＰ１のベース・エミッタ間電圧、ＶＢＥ（Ｑ１）はトランジスタＱ１のベース・エミッタ間電圧である。
【００４６】
同様にして、補償回路ＣＰ１１におけるトランジスタＰ２のベース・エミッタ間電圧ＶＢＥ（Ｐ２）とトランジスタＱ２のベース・エミッタ間電圧ＶＢＥ（Ｑ２）との間にも前述した（２）式と同様に次の関係式が成り立つ。
【００４７】
【数９】
0003627368.tif 000010
【００４８】
ここで、入力端子ＴＩＮ１  への入力電圧をＶＩＮ１  、入力端子ＴＩＮ２  への入力電圧をＶＩＮ２  とし、上記（８），（９）式をふまえてエミッタ抵抗素子Ｒ１にかかる電圧ＶＲ１を求めると、前述した（３）式と同様に、次の関係式が成り立つ。
【００４９】
【数１０】
0003627368.tif 000011
【００５０】
すなわち、図１の回路では、入力端子ＴＩＮ１  と入力端子ＴＩＮ２  への入力電圧の差ΔＶＩＮがそのまま抵抗素子Ｒ１の両端にかかることになる。このため、入力電圧と出力電流の関係がリニアになる。
【００５１】
次に、補償回路ＣＰ１０側を例にトランジスタＰ１とトランジスタＱ１のコレクタ電流ＩＣ（Ｐ１）  ，ＩＣ（Ｑ１）  間の電流誤差について説明する。
【００５２】
ベースがトランジスタＱ１０のエミッタに共通に接続されたトランジスタＱ３，Ｑ４のベース電位は等しいことから、トランジスタＱ３，Ｑ４のベース電流ＩＢ（Ｑ３）  ，ＩＢ（Ｑ４）  、並びにコレクタ電流ＩＣ（Ｑ３）  ，ＩＣ（Ｑ４）  は、次の関係を満足する。
【００５３】
【数１１】
0003627368.tif 000012
【００５４】
そして、トランジスタＰ１のコレクタ電流ＩＣ（Ｐ１）  は、キルヒホッフの法則により次式で与えられる。
【００５５】
【数１２】
0003627368.tif 000013
ここで、Ｉｅ５は定電流源Ｉ５による電流を示す。
【００５６】
また、トランジスタＱ１のコレクタ電流ＩＣ（Ｑ１）  は、次式で与えられる。
【００５７】
【数１３】
0003627368.tif 000014
【００５８】
上記（１２）式および（１３）式に基づき、トランジスタＰ１とＱ１のコレクタ電流の差ΔＩＣ２を求めると次のようになる。
【００５９】
【数１４】
0003627368.tif 000015
【００６０】
（１４）式からわかるように、本Ｇｍアンプ１０においては、カレントミラー回路を構成するトランジスタＱ３，Ｑ４のベース電流の誤差がない。
その代わり、トランジスタＰ１０のベース電流が誤差として見えているが、トランジスタＰ１０のベース電流は電流Ｉｅ５の１／ｈｆｅである。したがって、Ｇｍアンプ１０におけるベース電流誤差は、図４に示す従来回路より（２ＩＢ  −Ｉｅ５／ｈｆｅ）だけ小さくなっている。
また、電流Ｉｅ５はトランジスタＰ１０に電流を流すだけであることから、トランジスタＱ３，Ｑ４に流す電流より、十分少なく設定できる。
【００６１】
補償回路ＣＰ１１においても、上述したと同様の理論が成り立ち、補償回路ＣＰ１０と同様の作用効果を得ることができる。
【００６２】
また、従来回路の補償回路にはスタータＩ３，Ｉ４が必要であったが、本回路ではベース電流補償のために追加した、トランジスタＱ１０，Ｐ１０，Ｑ１１，Ｐ１１、並びに定電流源Ｉ５，Ｉ６がスタータの役目を果たす。
もし、トランジスタＱ１，Ｑ２のベース電位がＶＣＣに固定した場合でも、トランジスタＱ１０，Ｑ１１のエミッタ電流がトランジスタＱ３，Ｑ４，並びにＱ５，Ｑ６のベースに流れ、トランジスタＱ３，Ｑ４並びにＱ５，Ｑ６がオン状態となる。そして、トランジスタＱ３，Ｑ４がトランジスタＰ１、Ｑ１から電流を引っ張り、その結果トランジスタＰ１，Ｑ１もオン状態に遷移する。同様に、トランジスタＱ５，Ｑ６がトランジスタＰ２、Ｑ２から電流を引っ張り、その結果トランジスタＰ２，Ｑ２もオン状態に遷移する。
上記のように、本Ｇｍアンプ１０にはスタータが要らなくなったため、スタータの電流誤差もないことから、入力ダイナミックレンジは従来回路と同じで、出力電流のリニアリティを十分に確保できる。
【００６３】
図２に、図１の回路の伝達特性についてのシミュレーション結果を示す。
図２からわかるように、本発明に係るＧｍアンプでは、図５に示す従来のＧｍアンプの伝達特性に比べて出力電流のリニアリティが改善されている。
【００６４】
なお、本Ｇｍアンプにおいては、カレントミラーの電流比を変える等、種々の態様が可能である。たとえば、トランジスタＱ１とＰ１、Ｑ２とＰ２のトランジスタサイズ比を１：ｍにする等の回路構成が可能である。
この場合、入力段のトランジスタＱ１，Ｑ２のサイズを、出力段を構成するトランジスタＰ１，Ｐ２のトランジスタサイズより小さく設定することにより、消費電力の低減を図れる。
【００６５】
【発明の効果】
以上説明したように、本発明のアンプによれば、入力ダイナミックレンジは従来回路と同じで、出力電流のリニアリティーを改善できる利点がある。
また、入力段のトランジスタサイズを出力段のトランジスタサイズより小さく設定することにより、低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るアンプの一実施形態を示す回路図である。
【図２】図１の回路の伝達特性を示す図である。
【図３】一般的なアンプの基本構成を示す回路図である。
【図４】補償回路を有する従来のアンプの構成を示す回路図である。
【図５】図４の回路の伝達特性を示す図である。
【符号の説明】
１０…Ｇｍアンプ、ＴＩＮ１  …第１の入力端子、ＴＩＮ２  …第２の入力端子、Ｐ１…ｐｎｐ型の第１のトランジスタ、，Ｐ２…ｐｎｐ型の第２のトランジスタ、Ｒ１…第１の抵抗素子、Ｉ１，Ｉ２…定電流源、ＣＰ１０…第１の補償回路、ＣＰ１１…第２の補償回路、Ｑ１…ｎｐｎ型の第３のトランジスタ、Ｑ２…ｎｐｎ型第８のトランジスタ、Ｑ３…ｎｐｎ型の第４のトランジスタ、Ｑ４…ｎｐｎ型の第５のトランジスタ、Ｑ５…ｎｐｎ型の第１０のトランジスタ、Ｑ６…ｎｐｎ型の第９のトランジスタ、Ｑ１０…ｎｐｎ型の第６のトランジスタ、Ｑ１１…ｎｐｎ型の第１１のトランジスタ、Ｐ１０…ｐｎｐ型の第７のトランジスタ、Ｐ１１…ｐｎｐ型の第１２のトランジスタ、Ｒ２…第３の抵抗素子、Ｒ３…第２の抵抗素子、Ｒ４…第４の抵抗素子、Ｒ５…第５の抵抗素子、Ｉ５，Ｉ６…定電流源。
【図１】
0003627368.tif 000016
【図２】
0003627368.tif 000017
【図３】
0003627368.tif 000018
【図４】
0003627368.tif 000019
【図５】
0003627368.tif 000020