(57)【特許請求の範囲】
【請求項１】
誘導性負荷に対して上アーム側に配設され、前記誘導性負荷に第１の方向に駆動電流を供給する第１の電流制御型トランジスタと、前記第１の電流制御型トランジスタと直列に接続されるとともに前記誘導性負荷に対して下アーム側に配設され、前記誘導性負荷に前記第１の方向と異なる第２の方向に駆動電流を供給する第２の電流制御型トランジスタとを備え、前記第１の電流制御型トランジスタが前記誘導性負荷を駆動する向きと逆方向にオンするように前記誘導性負荷から生じる逆起電力による電流を、前記第１の電流制御型トランジスタの駆動用端子から制御端子に供給する第１の保護手段、および前記第２の電流制御型トランジスタが前記誘導性負荷を駆動する向きと逆方向にオンするように前記誘導性負荷から生じる逆起電力による電流を、前記第２の電流制御型トランジスタの基準用端子から制御端子に供給する第２の保護手段の少なくとも一方の保護手段を備えた電流制御型素子用駆動装置において、
前記保護手段が逆起電力による電流を供給する端子間において前記制御端子の電位を他の端子の電位より低くする電位制御手段と、前記逆方向にオンしている電流制御型トランジスタが逆回復を始める以前に前記電位制御手段を動作させるタイミング制御手段とを備えることを特徴とする電流制御型素子用駆動装置。
【請求項２】
請求項１に記載の電流制御型素子用駆動装置において、
前記電位制御手段は、電圧印加手段と、前記電圧印加手段を用いて前記制御端子の電位を前記他の端子の電位より低くするスイッチング手段とを備えることを特徴とする電流制御型素子用駆動装置。
【請求項３】
請求項１に記載の電流制御型素子用駆動装置において、
前記電位制御手段は、容量性素子と、前記容量性素子に所定の電圧を印加する電圧印加手段と、前記電圧印加手段により前記所定の電圧が印加された前記容量性素子に蓄積された電荷を用いて前記制御端子の電位を前記他の端子の電位より低くするスイッチング手段とを備えることを特徴とする電流制御型素子用駆動装置。
【請求項４】
請求項１に記載の電流制御型素子用駆動装置において、
前記電位制御手段は、誘導性素子と、前記誘導性素子に所定の電圧を印加する電圧印加手段と、前記電圧印加手段により前記所定の電圧が印加された前記誘導性素子の逆起電力を用いて前記制御端子の電位を前記他の端子の電位より低くするスイッチング手段とを備えることを特徴とする電流制御型素子用駆動装置。
【請求項５】
請求項１に記載の電流制御型素子用駆動装置において、
前記電位制御手段は、ダイオードと、前記ダイオードを順方向にオンさせる電圧印加手段と、前記順方向にオンされた前記ダイオードの逆回復動作を用いて前記制御端子の電位を前記他の端子の電位より低くするスイッチング手段とを備えることを特徴とする電流制御型素子用駆動装置。
【請求項６】
請求項２〜５のいずれかに記載の電流制御型素子用駆動装置において、
前記電位制御手段は、前記第１の電流制御型トランジスタの場合は前記制御端子および前記駆動用端子間に、前記第２の電流制御型トランジスタの場合は前記制御端子および前記基準用端子間に、それぞれ配設されることを特徴とする電流制御型素子用駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘導性負荷に駆動電流を供給するための電流制御形素子の駆動装置に関する。
【０００２】
【従来の技術】
誘導性負荷を駆動する電流制御型素子用の駆動装置は、たとえば、誘導モータを制御するチョッパ回路およびＨブリッジ回路などに用いられる。これらの回路では、誘導性負荷で発生される逆起電力から電流制御型素子を保護するために保護回路が設けられる。図９は、保護回路が設けられたＨブリッジ回路の一部を表した図であり、たとえば、特開平８−８４０６０号公報に記載されている。図９において、Ｔ１０１，Ｔ１０２はモータなどから成る誘導性負荷Ｌ１に駆動電流を供給する電流制御形スイッチングトランジスタ（以下、単に駆動用トランジスタと略する）であり、それぞれベース端子に接続された駆動回路１０３，１３３で駆動される。駆動用トランジスタＴ１０１のコレクタ端子に電源電圧Ｖｃｃが接続され、駆動用トランジスタＴ１０２のエミッタ端子は接地されている。駆動用トランジスタＴ１０１のエミッタ端子と駆動用トランジスタＴ１０２のコレクタ端子との間に誘導性負荷Ｌ１が接続されている。
【０００３】
駆動用トランジスタＴ１０１，Ｔ１０２のエミッタ端子−ベース端子間は、それぞれダイオード１０２，１２２が接続されている。誘導性負荷Ｌ１から発生された逆起電力による電流をこれらダイオード１０２，１２２に流すことにより、駆動用トランジスタＴ１０１，Ｔ１０２の破壊が防止される。たとえば、駆動用トランジスタＴ１０２が駆動回路１３３によりオンされると、電流が図中Ａで示す方向に流れる。その後、駆動用トランジスタＴ１０２が駆動回路１３３によりターンオフされると、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力により図中Ｐ点の電位が上昇する。Ｐ点の電位が駆動用トランジスタＴ１０１のベース端子の電位より高くなると、ダイオード１０２が順バイアスされて図中Ｃで示す方向に電流が流れる。そして、駆動用トランジスタＴ１０１が逆方向にターンオンして、上記逆起電力による環流電流が図中Ｂで示す方向に流れる。
【０００４】
【発明が解決しようとする課題】
しかしながら、駆動用トランジスタＴ１０１が逆方向にオンしている間に、再び駆動用トランジスタＴ１０２がターンオンされると、駆動用トランジスタＴ１０１が逆回復動作に入り、Ｐ点には再びＡ方向に電流が流れる。このため、駆動用トランジスタＴ１０１内に蓄積されている電荷がそのまま滞留してしまう。この結果、駆動用トランジスタＴ１０１はオフ状態でありながらコレクタ→エミッタ方向、すなわち順方向に電流が流れる状態にされ、駆動用トランジスタＴ１０１および駆動用トランジスタＴ１０２を貫通する大きな貫通電流が流れてしまうという問題がある。
【０００５】
本発明の目的は、電流制御形トランジスタ内に滞留される電荷を十分に抑えるようにした電流制御形素子用駆動装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、誘導性負荷に対して上アーム側に配設され、誘導性負荷に第１の方向に駆動電流を供給する第１の電流制御型トランジスタと、第１の電流制御型トランジスタと直列に接続されるとともに誘導性負荷に対して下アーム側に配設され、誘導性負荷に第１の方向と異なる第２の方向に駆動電流を供給する第２の電流制御型トランジスタとを備え、第１の電流制御型トランジスタが誘導性負荷を駆動する向きと逆方向にオンするように誘導性負荷から生じる逆起電力による電流を、第１の電流制御型トランジスタの駆動用端子から制御端子に供給する第１の保護手段、および第２の電流制御型トランジスタが誘導性負荷を駆動する向きと逆方向にオンするように誘導性負荷から生じる逆起電力による電流を、第２の電流制御型トランジスタの基準用端子から制御端子に供給する第２の保護手段の少なくとも一方の保護手段を備えた電流制御型素子用駆動装置に適用され、逆方向にオンしている電流制御型トランジスタが逆回復を始める以前に、逆起電力による電流を供給する端子間において制御端子の電位を他の端子の電位より低くさせるようにしたものである。
【０００７】
なお、上記課題を解決するための手段の項では、本発明をわかりやすく説明するために実施の形態の図と対応づけたが、これにより本発明が実施の形態に限定されるものではない。
【０００８】
【発明の効果】
以上詳細に説明したように本発明によれば、次のような効果を奏する。
（１）請求項１〜６に記載の発明では、電流制御型トランジスタを逆方向にオンさせることにより、駆動用端子に接続された誘導性負荷で生じる逆起電力から電流制御型トランジスタを保護する電流制御型素子用駆動装置において、逆方向のオン状態から逆回復を始める以前に制御端子の電位を駆動用端子（下アームを構成する場合は基準用端子）の電位より低くするようにした。したがって、たとえば、電流制御型トランジスタ内に電荷が蓄積されている場合でも、電荷が電位の低い制御端子側に素早く引き抜かれる。この結果、電流制御型トランジスタ内に滞留する電荷が減少して電流制御型トランジスタがオフされるから、電流制御型トランジスタを貫通するような大きな電流が流れることが防止される。
（２）請求項３に記載の発明では、容量性素子に蓄積された電荷を用いて制御端子の電位を低くするようにしたので、たとえば、負の電圧を発生する電圧印加手段を用いなくても電位制御手段を構成することができる。したがって、負の電圧を発生させる電圧印加手段を用いる場合に比べて、コストを抑えることができる。
（３）請求項４に記載の発明では、誘導性素子による逆起電力を用いて制御端子の電位を低くするようにしたので、上記(２)と同様に、負の電圧を発生する電圧印加手段を用いなくても電位制御手段を構成することができるから、コストを抑えることができる。
（４）請求項５に記載の発明では、ダイオードの逆回復動作を用いて制御端子の電位を低くするようにしたので、上記(２)、(３)と同様に、負の電圧を発生する電圧印加手段を用いなくても電位制御手段を構成することができるから、コストを抑えることができる。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
−第一の実施の形態−
図１は、たとえば、誘導モータを制御するＨブリッジ回路の一部であり、本発明の第一の実施の形態による電流制御形半導体装置の回路図である。図１において、電流制御形スイッチングトランジスタ（以下、単に駆動用トランジスタと略する）Ｔ１，Ｔ２は、モータなどの誘導性負荷Ｌ１に駆動電流を供給するスイッチングデバイスであり、それぞれベース端子に接続された駆動回路１３，３３で駆動される。駆動用トランジスタＴ１のコレクタ端子に電源電圧Ｖ１が接続され、駆動用トランジスタＴ２のエミッタ端子は接地されている。駆動用トランジスタＴ１のエミッタ端子と駆動用トランジスタＴ２のコレクタ端子との間に誘導性負荷Ｌ１が接続されている。
【００１０】
駆動用トランジスタＴ１のエミッタ端子−ベース端子間には、環流用のダイオード１１が接続されている。ダイオード１１は、駆動用トランジスタＴ１のエミッタ端子側にアノード、駆動用トランジスタＴ１のベース端子側にカソードが接続される。駆動用トランジスタＴ１のエミッタ端子−ベース端子間にはさらに、負の電圧源Ｖ２およびＰ型ＭＯＳスイッチ１２が直列に接続された負電圧印加回路１０が設けられている。電圧源Ｖ２は、駆動用トランジスタＴ１のエミッタ端子の電位を基準に負の電圧を発生し、接地電位に対してフローティングで用いられる。また、Ｐ型ＭＯＳスイッチ１２には、デバイスの構造上スイッチと並列に、すなわち、ソース端子およびドレイン端子間に寄生ダイオード１２ａが内蔵されている。Ｐ型ＭＯＳスイッチ１２は、駆動回路１４により開閉制御される。
【００１１】
なお、駆動用トランジスタＴ２のエミッタ端子−ベース端子間にも駆動用トランジスタＴ１と同様に、環流用のダイオード３１が設けられている。また、ダイオード３１と並列に、負の電圧源Ｖ２’およびＰ型ＭＯＳスイッチ３２が直列に接続された負電圧印加回路３０が設けられている。負の電圧源Ｖ２’は、駆動用トランジスタＴ２のエミッタ端子、すなわち、接地電位を基準に負の電圧を発生する。Ｐ型ＭＯＳスイッチ３２には、デバイスの構造上スイッチと並列に寄生ダイオード３２ａが内蔵され、このＰ型ＭＯＳスイッチ３１は、駆動回路３４により開閉制御される。
【００１２】
図２は駆動回路１３および３３を構成する回路図の例である。図２において、駆動回路１３および３３は、スイッチングトランジスタ２１および抵抗器２２によるスイッチング回路ＳＣと、トランジスタ２４，コンデンサ２３，抵抗器２５およびダイオード２６によるインピーダンス調整回路ＩＡとで構成される。スイッチング回路ＳＣは、駆動回路１３および３３の入力端子２０から入力される電圧信号のレベルに応じて、出力端子２７から駆動用トランジスタＴ１およびＴ２を駆動する駆動電流を出力する。インピーダンス調整回路ＩＡは、入力端子２０から入力される電圧信号のレベルに基づいて、駆動回路１３および３３の出力端子と接地間のインピーダンスを変える。
【００１３】
駆動回路１３の動作について説明する。入力端子２０にハイレベルの電圧信号が入力されると、スイッチング回路ＳＣのスイッチングトランジスタ２１がオンすることにより、抵抗器２２およびダイオード２６に駆動電流が流れる。この駆動電流は、出力端子２７から駆動用トランジスタＴ１（図１）のベース端子に供給されて、駆動用トランジスタＴ１（図１）を駆動する。このとき、インピーダンス調整回路ＩＡのコンデンサ２３が充電されることにより、所定時間が経過するとトランジスタ２４がターンオンする。トランジスタ２４がターンオンすると、出力端子２７と接地間、すなわち、駆動用トランジスタＴ１（図１）のベース端子と接地間のインピーダンスが低下する。
【００１４】
次に、駆動回路１３の入力端子２０にローレベルの電圧信号が入力されると、スイッチングトランジスタ２１がオフすることにより、出力端子２７から駆動用トランジスタＴ１（図１）のベース端子に駆動電流が流れなくなる。このとき、コンデンサ２３に蓄積されている電荷がトランジスタ２４および抵抗器２５を介して放電され、スイッチングトランジスタ２１がオフしてからしばらくの間はトランジスタＴ２４のオン状態が保持される。すなわち、駆動用トランジスタＴ１（図１）がターンオフしてからしばらくの間は、駆動用トランジスタＴ１（図１）のベース端子−接地間インピーダンスは低い状態が保持される。そこで、この期間を利用して駆動用トランジスタＴ１（図１）のコレクタ領域に蓄積されている電荷をベース領域に素早く引き出すことが可能になる。この結果、駆動用トランジスタＴ１（図１）のターンオフ時間が短縮される。
【００１５】
コンデンサ２３の放電が終了すると、トランジスタＴ２４のベース端子に電流が流れなくなり、トランジスタＴ２４がターンオフする。これにより、駆動用トランジスタＴ１（図１）のベース端子−接地間インピーダンスが高くなる。
【００１６】
駆動回路３３も駆動回路１３と同様に動作する。すなわち、駆動回路３３の入力端子２０に入力される電圧信号のレベルに応じて、出力端子２７から駆動用トランジスタＴ２（図１）を駆動する駆動電流を出力し、駆動回路３３の入力端子２０に入力される電圧信号のレベルに基づいて、駆動用トランジスタＴ２（図１）のベース端子−接地間インピーダンスを変化させる。
【００１７】
駆動回路１４は、たとえば、駆動回路３３が駆動用トランジスタＴ２をオンさせる信号が出力されるタイミングに合わせて、それぞれＰ型ＭＯＳスイッチ１２の駆動信号を生成する。駆動回路１４は、駆動回路３３の出力端子２７から駆動用トランジスタＴ２を駆動する駆動電流が出力されると、ローレベルの駆動信号を出力する。また、駆動回路３３の出力端子２７から駆動用トランジスタＴ２を駆動する駆動電流が出力されなくなると、ハイレベルの駆動信号を出力する。この結果、Ｐ型ＭＯＳスイッチ１２は、駆動用トランジスタＴ２がオンされるときにオンされ、駆動用トランジスタＴ２がオフされるときにオフされるように開閉制御される。
【００１８】
一方、駆動回路３４は、たとえば、駆動回路１３が駆動用トランジスタＴ１をオンさせる信号が出力されるタイミングに合わせて、それぞれＰ型ＭＯＳスイッチ３２の駆動信号を生成する。駆動回路３４は、駆動回路１３の出力端子２７から駆動用トランジスタＴ１を駆動する駆動電流が出力されると、ローレベルの駆動信号を出力する。また、駆動回路１３の出力端子２７から駆動用トランジスタＴ１を駆動する駆動電流が出力されなくなると、ハイレベルの駆動信号を出力する。この結果、Ｐ型ＭＯＳスイッチ３２は、駆動用トランジスタＴ１がオンされるときにオンされ、駆動用トランジスタＴ１がオフされるときにオフされるように開閉制御される。
【００１９】
以上の電流制御形半導体装置の動作について詳細に説明する。
−上側アーム−
図３は、図１の回路図の上側アーム部分、すなわち、駆動回路１３の出力端子２７から出力される信号Ｓｉｇ１３、駆動回路３３の出力端子２７から出力される信号Ｓｉｇ３３、および駆動回路１４から出力されるＰ型ＭＯＳスイッチ１２の駆動信号Ｓｉｇ１４のタイムチャートである。駆動回路１３の出力信号Ｓｉｇ１３がハイレベルになると（図３のｔ１）、駆動用トランジスタＴ１のベース端子に駆動電流が流れ、駆動用トランジスタＴ１が順方向にオンして図１のＺに示す方向に電流が流れる。このとき、上述した駆動回路１３内のインピーダンス調整回路ＩＡの作用により、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが低下する。
【００２０】
駆動回路１３の出力信号Ｓｉｇ１３がローレベルになると（図３のｔ２）、駆動用トランジスタＴ１のベース端子に駆動電流が流れなくなり、駆動用トランジスタＴ１はターンオフする。制御回路１３の出力信号Ｓｉｇ１３がローレベルに変化してしばらくの間、つまり、駆動用トランジスタＴ１がターンオフしてしばらくの間は、上述した駆動回路１３内のインピーダンス調整回路ＩＡの作用により、駆動用トランジスタＴ１のベース端子−接地間インピーダンスの低い状態が保持される。この期間に、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷が、駆動用トランジスタＴ１のベース端子を経て接地側へ引き出される。インピーダンス調整回路ＩＡのコンデンサ２３（図２）の放電が終了すると、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが高くなる。
【００２１】
一方、図１において、回路図の下側アーム部分の動作も合わせて考えると、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷を引き出して駆動用トランジスタＴ１をオフしようとしている状態の間に、駆動回路３３により駆動用トランジスタＴ２がオフ状態からターンオンされると（図３のｔ１１）、図１のＡに示す方向に電流が流れる。その後、駆動回路３３により駆動用トランジスタＴ２がターンオフされると（図３のｔ３）、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力によって図１のＰ点の電位が上昇する。Ｐ点の電位が駆動用トランジスタＴ１のベース端子の電位より高くなると、この時点において、上述した駆動回路１４の作用によりＰ型ＭＯＳスイッチ１２がオフされているので、ダイオード１１が順バイアスされて図１のＣ→Ｅで示す方向に電流が流れる。このとき、上述したように駆動用トランジスタＴ１のベース端子−接地間インピーダンスが高くされている結果、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図１のＢに示す方向に電流が流れる。定常状態になると、主としてＢに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちＣ→Ｅで示す方向に流れる電流はわずかである。
【００２２】
上記ＢおよびＣで示される方向に流れる電流、すなわち、環流電流が流れている状態で、駆動回路３３により駆動用トランジスタＴ２を再びターンオンさせる信号が出力されると（図３のｔ４）、駆動回路１４の出力信号Ｓｉｇ１４がローレベルに変化してＰ型ＭＯＳスイッチ１２をオンさせる。駆動用トランジスタＴ１のベース端子は、Ｐ型ＭＯＳスイッチ１２を介して接続される電圧源Ｖ２によって駆動用トランジスタＴ１のエミッタ端子より低い電位にされる。したがって、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷が素早く図１のＦに示す方向に引き抜かれる。そして、駆動用トランジスタＴ２がターンオンする。
【００２３】
駆動用トランジスタＴ２がターンオンすると、駆動用トランジスタＴ１が逆回復動作に移行する。この時点において、駆動用トランジスタＴ１のベース端子−接地間インピーダンスは高い状態であるが、上述したようにＰ型ＭＯＳスイッチ１２がオンされることにより、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷がベース端子側へ引き抜かれて滞留しない。この結果、駆動用トランジスタＴ１はオフ状態になり、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて貫通する大きな貫通電流は流れない。
【００２４】
その後、駆動回路３３により駆動用トランジスタＴ２が再びターンオフされると（図３のｔ５）、Ｐ型ＭＯＳスイッチ１２がオフされ、上述したタイミングｔ３の場合と同様に、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、駆動回路１３の出力信号Ｓｉｇ１３がハイレベルになると（図３のｔ６）、駆動用トランジスタＴ１のベース端子に駆動電流が流れる。この結果、駆動用トランジスタＴ１が順方向にオンすることにより、上述したタイミングｔ１と同様の動作が繰り返される。
【００２５】
−下側アーム−
図４は、駆動回路３３の出力端子２７から出力される信号Ｓｉｇ３３、駆動回路１３の出力端子２７から出力される信号Ｓｉｇ１３、および駆動回路３４から出力されるＰ型ＭＯＳスイッチ３１の駆動信号Ｓｉｇ３４のタイムチャートである。図５は、図１の回路図の下側アーム部分の動作を説明する図である。図４において、駆動回路３３の出力信号Ｓｉｇ３３がハイレベルになると（図４のｔ１’）、駆動用トランジスタＴ２のベース端子に駆動電流が流れ、駆動用トランジスタＴ２が順方向にオンして図５のＧに示す方向に電流が流れる。このとき、上述した駆動回路３３内のインピーダンス調整回路ＩＡの作用により、駆動用トランジスタＴ２のベース端子−接地間インピーダンスが低下する。
【００２６】
駆動回路３３の出力信号Ｓｉｇ３３がローレベルになると（図４のｔ２’）、駆動用トランジスタＴ２のベース端子に駆動電流が流れなくなり、駆動用トランジスタＴ２はターンオフする。制御回路３３の出力信号Ｓｉｇ３３がローレベルに変化してしばらくの間、つまり、駆動用トランジスタＴ２がターンオフしてしばらくの間は、上述した駆動回路３３内のインピーダンス調整回路ＩＡの作用により、駆動用トランジスタＴ２のベース端子−接地間インピーダンスの低い状態が保持される。この期間に、駆動用トランジスタＴ２のコレクタ領域に蓄積されている電荷が、駆動用トランジスタＴ２のベース端子を経て接地側へ引き出される。インピーダンス調整回路ＩＡのコンデンサ２３（図２）の放電が終了すると、駆動用トランジスタＴ２のベース端子−接地間インピーダンスが高くなる。
【００２７】
一方、図５において、回路図の上側アーム部分の動作も合わせて考えると、駆動用トランジスタＴ２のコレクタ領域に蓄積されている電荷を引き出して駆動用トランジスタＴ２をオフしようとしている状態の間に、駆動回路１３により駆動用トランジスタＴ１がオフ状態からターンオンされると（図４のｔ１１’）、図５のＤに示す方向に電流が流れる。その後、駆動回路１３により駆動用トランジスタＴ１がターンオフされると（図４のｔ３’）、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力によって図５のＰ点の電位が下降する。Ｐ点の電位が駆動用トランジスタＴ２のエミッタ端子の電位、すなわち、接地電位より低くなると、駆動用トランジスタＴ２のベース端子の電位はエミッタ端子の電位より低くなる。この時点において、上述した駆動回路３４の作用によりＰ型ＭＯＳスイッチ３２がオフされているので、ダイオード３１が順バイアスされて図５のＩ→Ｊで示す方向に電流が流れる。このとき、上述したように駆動用トランジスタＴ２のベース端子−接地間インピーダンスが高くされている結果、駆動用トランジスタＴ２が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図５のＨに示す方向に電流が流れる。定常状態になると、主としてＨに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちＩ→Ｊで示す方向に流れる電流はわずかである。
【００２８】
上記ＨおよびＩで示される方向に流れる電流、すなわち、環流電流が流れている状態で、駆動回路１３により駆動用トランジスタＴ１を再びターンオンさせる信号が出力されると（図５のｔ４’）、駆動回路３４の出力信号Ｓｉｇ３４がローレベルに変化してＰ型ＭＯＳスイッチ３２をオンさせる。駆動用トランジスタＴ２のベース端子は、Ｐ型ＭＯＳスイッチ３２を介して接続される電圧源Ｖ２’によって駆動用トランジスタＴ２のエミッタ端子より低い電位にされる。したがって、駆動用トランジスタＴ２のコレクタ領域に蓄積されている電荷が素早く図５のＫに示す方向に引き抜かれる。そして、駆動用トランジスタＴ１がターンオンする。
【００２９】
駆動用トランジスタＴ１がターンオンすると、駆動用トランジスタＴ２が逆回復動作に移行する。この時点において、駆動用トランジスタＴ２のベース端子−接地間インピーダンスは高い状態であるが、上述したようにＰ型ＭＯＳスイッチ３２がオンされることにより、駆動用トランジスタＴ２のコレクタ領域に蓄積されている電荷がベース端子側へ引き抜かれて滞留しない。この結果、駆動用トランジスタＴ２はオフ状態になり、駆動用トランジスタＴ２のコレクタ端子からエミッタ端子に向けて貫通する大きな貫通電流は流れない。
【００３０】
その後、駆動回路１３により駆動用トランジスタＴ１が再びターンオフされると（図５のｔ５’）、Ｐ型ＭＯＳスイッチ３２がオフされ、上述したタイミングｔ３’の場合と同様に、駆動用トランジスタＴ２が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、駆動回路３３の出力信号Ｓｉｇ３３がハイレベルになると（図５のｔ６’）、駆動用トランジスタＴ２のベース端子に駆動電流が流れる。この結果、駆動用トランジスタＴ２が順方向にオンすることにより、上述したタイミングｔ１’と同様の動作が繰り返される。
【００３１】
以上説明した第一の実施の形態によれば、以下の作用効果が得られる。
（１）駆動用トランジスタＴ１のベース端子およびエミッタ端子間に、Ｐ型ＭＯＳスイッチ１２と負の電圧源Ｖ２とが直列に接続された負電圧印加回路１０を設け、駆動用トランジスタＴ２のベース端子およびエミッタ端子間に、Ｐ型ＭＯＳスイッチ３２と負の電圧源Ｖ２’とが直列に接続された負電圧印加回路３０を設けた。そして、駆動用トランジスタＴ１が逆回復動作に移行されるときにＰ型ＭＯＳスイッチ１２をオンさせ、駆動用トランジスタＴ２が逆回復動作に移行されるときにＰ型ＭＯＳスイッチ３２をオンさせるようにした。したがって、駆動用トランジスタＴ１およびＴ２のコレクタ領域に蓄積されている電荷が、電圧源Ｖ２およびＶ２’により素早くそれぞれのベース端子側に引き抜かれるので、コレクタ領域に滞留する電荷がなくなり、駆動用トランジスタＴ１およびＴ２がオフ状態にされる。この結果、駆動用トランジスタＴ１およびＴ２のコレクタ端子からエミッタ端子に向けて大きな貫通電流が流れることが防止されて無駄な損失がなくなる上に、逆回復動作をしていない方の駆動用トランジスタまで貫通電流で破壊してしまうことが防止される。また、蓄積電荷が駆動用トランジスタＴ１およびＴ２のコレクタ領域からベース端子側に素早く引き抜かれるので、駆動用トランジスタＴ１およびＴ２のターンオフ時間が短縮される。
【００３２】
（２）上側アームおよび下側アームを対称な回路にしたので、駆動用トランジスタＴ１およびＴ２の動作が逆、すなわち、図１および図５において誘導性負荷Ｌ１に流れる電流の向きが左右いずれの場合でも、上記（１）の効果が得られる。
（３）インピーダンス調整回路ＩＡにより、スイッチングトランジスタ２１がオフしてからしばらくの間は、トランジスタＴ２４のオン状態が保持されるようにしたので、駆動用トランジスタＴ１およびＴ２のベース端子−接地間インピーダンスが低い状態に保持される。この結果、駆動用トランジスタＴ１およびＴ２のコレクタ領域に蓄積されている電荷をベース領域に逃がせるので、駆動用トランジスタＴ１およびＴ２のターンオフ時間が短縮される。
【００３３】
上記の説明では、電流制御型半導体装置の上下両方のアーム、すなわち、駆動用トランジスタＴ１およびＴ２の両方に対して、そのエミッタ端子およびベース端子間にそれぞれＰ型ＭＯＳスイッチ１２および３２と、負の電圧源Ｖ２およびＶ２’とをそれぞれ直列に接続し、駆動用トランジスタＴ２およびＴ１のオン／オフ駆動に対応して、Ｐ型ＭＯＳスイッチ１２および３２をそれぞれ開／閉制御するようにした。しかしながら、駆動用トランジスタＴ１およびＴ２の少なくとも一方についてのみ、そのエミッタ端子およびベース端子間にＰ型ＭＯＳスイッチおよび電圧源を直列に接続し、もう一方の駆動用トランジスタのオン／オフ駆動に対応してＰ型ＭＯＳスイッチを開／閉制御することもできる。この場合には、Ｐ型ＭＯＳスイッチおよび電圧源が接続された駆動用トランジスタに貫通電流が流れなくなるので、他方の駆動用トランジスタを貫通電流で破壊することを防止できる。
【００３４】
また、上記の説明では、図１および図５において、ダイオード１１および３１をそれぞれ１つのダイオードで構成するようにしたが、ダイオードを２つないしそれ以上を直列に接続して構成するようにしてもよい。図１および図５において、駆動用トランジスタＴ１およびＴ２のエミッタ端子の電位を基準にした負の電圧が、電圧源Ｖ２およびＶ２’により駆動用トランジスタＴ１およびＴ２のベース端子にそれぞれ印加される。ベース端子に印加される電位がダイオード１１および３１の順方向電圧以下になると、ダイオード１１および３１が順バイアスされて上記ベース端子の電位がクランプされる。ダイオード１１および３１を直列に接続された複数のダイオードにより構成することで、クランプされるベース端子の電位をさらに低くすることができる。この結果、駆動用トランジスタＴ１およびＴ２のコレクタ領域に蓄積されている電荷をベース端子側に引き抜く速度が速くなるから駆動用トランジスタＴ１およびＴ２のターンオフ時間が短縮される。
【００３５】
以上の説明では、Ｐ型ＭＯＳスイッチ１２および３２を用いるようにしたが、これらはＮ型ＭＯＳスイッチでも、トランスファーゲートなどのスイッチング回路でもよい。ただし、図１および図５の内蔵ダイオード１２ａおよび３２ａと同様に、スイッチオフ時に図中のＦおよびＫ方向の電流を遮断できることが必要である。
【００３６】
−第二の実施の形態−
第一の実施の形態では、負の電圧源Ｖ２を用いて駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷を駆動用トランジスタＴ１のベース端子側に引き抜き、負の電圧源Ｖ２’を用いて駆動用トランジスタＴ２のコレクタ領域に蓄積されている電荷を駆動用トランジスタＴ２のベース端子側に引き抜くようにした。第二の実施の形態では、電圧源Ｖ２およびＶ２’の代わりにコンデンサの充放電を用いる点が異なる。なお、第一の実施の形態と同様に、駆動用トランジスタＴ１を駆動する上側アームと駆動用トランジスタＴ２を駆動する下側アームとは対称なので、本説明では上側アームについてのみ説明を行う。
【００３７】
図６は、第二の実施の形態による電流制御形半導体装置の回路図であり、下側アーム部分は省略されている。図６において、駆動用トランジスタＴ１のベース端子およびエミッタ端子間には、ダイオード１１およびダイオード１１と並列に充放電回路６０が設けられている。充放電回路６０は、Ｐ型ＭＯＳスイッチ６１と、Ｎ型ＭＯＳスイッチ６２と、Ｐ型ＭＯＳスイッチ６３と、Ｎ型ＭＯＳスイッチ６４と、コンデンサ６５と、正の電圧源Ｖ３とを含む。正の電圧源Ｖ３は、駆動用トランジスタＴ１のエミッタ端子の電位を基準に負の電圧を発生し、接地電位に対してフローティングで用いられる。また、各ＭＯＳスイッチ６１〜６４には、デバイスの構造上スイッチと並列に寄生ダイオード６１ａ〜６４ａが内蔵されている。Ｐ型ＭＯＳスイッチ６１およびＮ型ＭＯＳスイッチ６２は、第一の実施の形態と同じ駆動回路１４により開閉制御され、Ｐ型ＭＯＳスイッチ６３およびＮ型ＭＯＳスイッチ６４は、駆動回路１４による駆動信号の極性を反転する反転回路１７からの出力信号により開閉制御される。
【００３８】
充放電回路６０の動作を説明する。Ｐ型ＭＯＳスイッチ６３およびＮ型ＭＯＳスイッチ６２がオン、Ｐ型ＭＯＳスイッチ６１およびＮ型ＭＯＳスイッチ６４がオフされているとき、電圧源Ｖ３により図６のＴで示される方向に電流が流れてコンデンサ６５が充電される。このとき、コンデンサ６５の電極６５ａに所定量の正の電荷が蓄積され、電極６５ａに対向する電極６５ｂに所定量の負の電荷が蓄積される。コンデンサ６５が上述したように充電された状態で、Ｐ型ＭＯＳスイッチ６３およびＮ型ＭＯＳスイッチ６２がオフ、Ｐ型ＭＯＳスイッチ６１およびＮ型ＭＯＳスイッチ６４がオンされると、コンデンサ６５に蓄積されている電荷により、図６のＵで示される方向に電流が流れてコンデンサ６５が放電される。このとき、駆動用トランジスタＴ１のベース端子からは、図６のＦで示される方向に電流が流れる。上記ＵおよびＦの向きの電流は、コンデンサ６５の放電が終了するまで流れる。
【００３９】
駆動回路１３ａは、第一の実施の形態における駆動回路１３に代わる回路であり、第一の実施の形態と同様に、駆動用トランジスタＴ１を駆動してオン／オフさせる。駆動回路１３ａは、接地電位に対してフローティングされ、駆動用トランジスタＴ１のエミッタ端子の電位を基準にする正の電圧源Ｖ４と、スイッチング用のＰ型ＭＯＳスイッチ１３３と、Ｎ型ＭＯＳスイッチ１３４とを含む。Ｐ型ＭＯＳスイッチ１３３およびＮ型ＭＯＳスイッチ１３４には、デバイスの構造上スイッチと並列に寄生ダイオード１３３ａおよび１３４ａがそれぞれ内蔵されている。駆動回路１３ａの電圧が高い側の出力端子１５が駆動用トランジスタＴ１のベース端子に接続され、駆動回路１３ａの電圧が低い側の出力端子１６が駆動用トランジスタＴ１のエミッタ端子に接続される。駆動回路１３ａにおいて、Ｐ型ＭＯＳスイッチ１３３がオン、Ｎ型ＭＯＳスイッチ１３４がオフされると、駆動用トランジスタＴ１が駆動されてオンする。
【００４０】
以上の電流制御形半導体装置の動作について、上述した図３のタイムチャートを参照して詳細に説明する。第二の実施の形態では、図３における駆動回路１３の出力信号Ｓｉｇ１３を駆動回路１３ａの出力端子１５から出力される出力信号Ｓｉｇ１３ａに置き換え、駆動回路３３の出力信号Ｓｉｇ３３を不図示の駆動用トランジスタＴ２を駆動する駆動回路の出力信号に置き換えればよい。出力信号Ｓｉｇ１３ａがハイレベルになると（図３のｔ１）、駆動用トランジスタＴ１のベース端子に駆動電流が流れ、駆動用トランジスタＴ１が順方向にオンして図６のＺに示す方向に電流が流れる。このとき、充放電回路６０には上述したように図６のＴに示す方向に電流が流れてコンデンサ６５が充電される。
【００４１】
駆動回路１３ａの出力信号Ｓｉｇ１３ａがローレベルになると（図３のｔ２）、駆動用トランジスタＴ１のベース端子に駆動電流が流れなくなり、駆動用トランジスタＴ１はターンオフする。
【００４２】
一方、図６において、不図示の下側アーム部分の動作も合わせて考えると、駆動用トランジスタＴ１をオフしようとしている状態の間に、不図示の駆動用トランジスタＴ２の駆動回路により駆動用トランジスタＴ２がオフ状態からターンオンされると（図３のｔ１１）、図６のＡに示す方向に電流が流れる。その後、駆動用トランジスタＴ２がターンオフされると（図３のｔ３）、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力によって図６のＰ点の電位が上昇する。Ｐ点の電位が駆動用トランジスタＴ１のベース端子の電位より高くなると、この時点において、上述した駆動回路１４の作用によりＰ型ＭＯＳスイッチ６１がオフされているので、ダイオード１１が順バイアスされて図６のＣ→Ｅで示す方向に電流が流れる。この結果、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図６のＢに示す方向に電流が流れる。定常状態になると、主としてＢに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちＣ→Ｅで示す方向に流れる電流はわずかである。なお、上述したように電圧源Ｖ３はフローティングされた電圧源であるので、Ｐ点の電位が変化してもコンデンサ６５に充電されている電荷が保存される。
【００４３】
上記ＢおよびＣで示される方向に流れる電流、すなわち、環流電流が流れている状態で、不図示の駆動回路により駆動用トランジスタＴ２を再びターンオンさせる信号が出力されると（図３のｔ４）、駆動回路１４の出力信号Ｓｉｇ１４がローレベルに変化してＰ型ＭＯＳスイッチ６１をオン、Ｎ型ＭＯＳスイッチ６２をオフさせる。さらに、反転回路１７の作用により、Ｐ型ＭＯＳスイッチ６３がオフ、Ｎ型ＭＯＳスイッチ６４がオンされる。駆動用トランジスタＴ１のベース端子は、Ｐ型ＭＯＳスイッチ６１を介してコンデンサ６５に接続され、駆動用トランジスタＴ１のエミッタ端子より低い電位にされる。したがって、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷が素早く図６のＦに示す方向に引き抜かれる。そして、駆動用トランジスタＴ２がターンオンする。
【００４４】
駆動用トランジスタＴ２がターンオンすると、駆動用トランジスタＴ１が逆回復動作に移行する。上述したように、図６のＦの方向、そしてＰ型ＭＯＳスイッチ６１を介してＵの方向に電流が流れるので、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷はベース端子側へ引き抜かれて滞留しない。この結果、駆動用トランジスタＴ１はオフ状態になり、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて貫通する大きな貫通電流は流れない。
【００４５】
その後、不図示の駆動回路により駆動用トランジスタＴ２が再びターンオフされると（図３のｔ５）、Ｐ型ＭＯＳスイッチ６１がオフされ、上述したタイミングｔ３の場合と同様に、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、駆動回路１３ａの出力信号Ｓｉｇ１３ａがハイレベルになると（図３のｔ６）、駆動用トランジスタＴ１のベース端子に駆動電流が流れる。この結果、駆動用トランジスタＴ１が順方向にオンすることにより、上述したタイミングｔ１と同様の動作が繰り返される。
【００４６】
以上説明した第二の実施の形態によれば、以下の作用効果が得られる。
（１）駆動用トランジスタＴ１のベース端子およびエミッタ端子間に、フローティングされたエミッタ端子の電位を基準にする電圧源Ｖ３と、Ｐ型ＭＯＳスイッチ６１および６２と、Ｎ型ＭＯＳスイッチ６２および６４と、コンデンサ６５とを含む充放電回路６０を設けた。そして、駆動用トランジスタＴ２がオフされているときにコンデンサ６５に充電し、駆動用トランジスタＴ１が逆回復動作に移行されるときにコンデンサ６５に充電された電荷を放電させるようにした。したがって、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷が、コンデンサ６５の放電によりベース端子側に引き抜かれるので、コレクタ領域に滞留する電荷がなくなり、駆動用トランジスタＴ１がオフ状態にされる。この結果、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて大きな貫通電流が流れることが防止されて無駄な損失がなくなる上に、逆回復動作をしていない方の駆動用トランジスタＴ２まで貫通電流で破壊してしまうことが防止される。また、蓄積電荷が駆動用トランジスタＴ１のコレクタ領域からベース端子側に素早く引き抜かれるので、駆動用トランジスタＴ１のターンオフ時間が短縮される。
【００４７】
（２）充放電回路６０を用いて、負の電圧源を用いることなく駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷をベース端子側に引き抜くための回路を構成したので、負の電圧源を用いる場合に比べて低コストにすることができる。
【００４８】
上記の説明では、駆動用トランジスタＴ１を駆動する駆動回路１３ａを用いたが、この駆動回路１３ａは、充放電回路６０内の電圧源Ｖ３，Ｐ型ＭＯＳスイッチ６３およびＮ型ＭＯＳスイッチ６４で構成される回路で代用して省略することもできる。
【００４９】
また、駆動回路１３ａの代わりに、第一の実施の形態で用いられた駆動回路１３を使用することもできる。
【００５０】
上述した充放電回路６０内のコンデンサ６５の静電容量は、電圧源Ｖ３の電圧値、駆動用トランジスタＴ１のコレクタ領域に蓄積される電荷（キャリア）量などに基づいて決定される。つまり、駆動用トランジスタＴ２がターンオンすると同時に駆動用トランジスタＴ１がオフ状態になるように充放電回路６０の放電時間が決定され、この放電時間に応じてコンデンサ６５の静電容量が決定される。
【００５１】
上述した充放電回路６０において、コンデンサ６５の代わりにダイオードを用いることもできる。この場合には、ダイオードは、図６のＰ型ＭＯＳスイッチ６３およびＮ型ＭＯＳスイッチ６４側がアノード、Ｐ型ＭＯＳスイッチ６１およびＮ型ＭＯＳスイッチ６２側がカソードとなるように接続される。そして、ダイオードに対して順方向に電流を流す場合が上述のコンデンサ６５の充電に相当し、ダイオードを逆回復させる場合が上述のコンデンサ６５の放電に相当する。
【００５２】
−第三の実施の形態−
第一の実施の形態および第二の実施の形態では、それぞれ負の電圧源Ｖ２およびコンデンサ６５の充放電を用いて駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷を駆動用トランジスタＴ１のベース端子側に引き抜くようにした。第三の実施の形態では、電圧源Ｖ２およびコンデンサ６５の代わりに、コイルの逆起電力を用いる点が異なる。なお、第二の実施の形態と同様に、駆動用トランジスタＴ１を駆動する上側アームについてのみ説明を行う。
【００５３】
図７（ａ）は、第三の実施の形態による電流制御形半導体装置の回路図であり、下側アーム部分の駆動用トランジスタＴ２の電荷引き抜き回路は省略されている。図７（ａ）において、駆動用トランジスタＴ１のベース端子およびエミッタ端子間には、ダイオード１１と並列にキャリア引き抜き回路７０が設けられている。キャリア引き抜き回路７０は、Ｐ型ＭＯＳスイッチ７１と、Ｎ型ＭＯＳスイッチ７２と、Ｐ型ＭＯＳスイッチ７３と、コイル７４と、正の電圧源Ｖ３とを含む。正の電圧源Ｖ３は、駆動用トランジスタＴ１のエミッタ端子の電位を基準に負の電圧を発生し、接地電位に対してフローティングで用いられる。また、各ＭＯＳスイッチ７１〜７３には、デバイスの構造上スイッチと並列に寄生ダイオード７１ａ〜７３ａがそれぞれ内蔵されている。Ｐ型ＭＯＳスイッチ７１、Ｎ型ＭＯＳスイッチ７２およびＰ型ＭＯＳスイッチ７３は、それぞれゲート制御回路３０３により開閉制御される。
【００５４】
駆動用トランジスタＴ１は、第一の実施の形態と同じ駆動回路１３により駆動され、駆動用トランジスタＴ２は、第一の実施の形態と同じ駆動回路３３により駆動される。駆動回路３３は、ＣＰＵなどの駆動信号指令部３０１から出力される駆動信号のタイミングに基づいて、駆動用トランジスタＴ２を駆動する。駆動回路３３が駆動用トランジスタＴ２を駆動するタイミングは、ＣＰＵなどの駆動信号指令部３０１から出力されるタイミングに対して、たとえば、複数のゲート回路を直列に接続して構成される遅れ生成回路３０２（図７（ｂ））により遅延が与えられたものである。一方、ゲート制御回路３０３（図７（ｃ））は、駆動信号指令部３０１から出力されるタイミングをそのまま用いて上述したＰ型ＭＯＳスイッチ７１、Ｎ型ＭＯＳスイッチ７２およびＰ型ＭＯＳスイッチ７３を開閉制御する制御信号を生成する。すなわち、ゲート制御回路３０３による各ＭＯＳスイッチに対する制御信号のタイミングは、遅れ発生回路３０２による遅延がないのでトランジスタＴ２の駆動信号のタイミングより早くすることができる。
【００５５】
ゲート制御回路３０３（図７（ｃ））は、互いに異なる電圧で動作する上側アームおよび下側アームの両方の回路間に接続される回路である。したがって、フォトカプラ３０５を用いることにより、下側アームの電気信号と上側アームの電気信号とを電気的に絶縁している。論理回路３０６は、駆動信号指令部３０１から入力され、フォトカプラ３０５で電気的に絶縁されたタイミング信号を用いて、上記ＭＯＳスイッチ７１〜７３用の制御信号を生成する。
【００５６】
キャリア引き抜き回路７０の動作を説明する。Ｐ型ＭＯＳスイッチ７１およびＮ型ＭＯＳスイッチ７２がオフ、Ｐ型ＭＯＳスイッチ７３がオンされているとき、電圧源Ｖ３により図７のＹで示される方向に電流が流れてコイル７４にエネルギーが供給される。コイル７４に電流が流れている状態で、Ｐ型ＭＯＳスイッチ７１および７３がオフ、Ｎ型ＭＯＳスイッチ７２がオンされると、コイル７４に生じる逆起電力による電流が図７にＸで示される方向に流れる。
【００５７】
図７のＸの方向に電流が流れているとき、Ｐ型ＭＯＳスイッチ７１がオン、Ｐ型ＭＯＳスイッチ７３およびＮ型ＭＯＳスイッチ７２がオフされると、駆動用トランジスタＴ１のベース端子から図７のＹで示される方向に電流が流れる。このとき、駆動用トランジスタＴ１のベース端子からは、図７のＦで示される方向に電流が流れる。上記ＹおよびＦの向きの電流は、コイル７４に蓄積されたエネルギーの放出が終了するまで流れる。
【００５８】
以上の電流制御形半導体装置の動作について、図８のタイムチャートを参照して詳細に説明する。図８は、駆動用トランジスタＴ１用の駆動回路１３の出力信号Ｓｉｇ１３、駆動用トランジスタＴ２用の駆動回路３３の出力信号Ｓｉｇ３３、ゲート制御回路３０３の出力信号Ｓｉｇ８、ゲート制御回路３０３の出力信号Ｓｉｇ７およびゲート制御回路３０３の出力信号Ｓｉｇ７’のタイミングを表すタイムチャートである。出力信号Ｓｉｇ８がキャリア引き抜き回路７０の端子８に入力されることにより、Ｐ型ＭＯＳスイッチ７１が開閉制御される。出力信号Ｓｉｇ７がキャリア引き抜き回路７０の端子７に入力されることにより、Ｐ型ＭＯＳスイッチ７３が開閉制御される。また、出力信号Ｓｉｇ７’がキャリア引き抜き回路７０の端子７’に入力されることにより、Ｎ型ＭＯＳスイッチ７２が開閉制御される。
【００５９】
図８において、出力信号Ｓｉｇ１３ａがハイレベルになると（図８のｔ１）、駆動用トランジスタＴ１のベース端子に駆動電流が流れ、駆動用トランジスタＴ１が順方向にオンして図７のＺに示す方向に電流が流れる。駆動回路１３の出力信号Ｓｉｇ１３ａがローレベルになると（図８のｔ２）、駆動用トランジスタＴ１のベース端子に駆動電流が流れなくなり、駆動用トランジスタＴ１はターンオフする。
【００６０】
一方、図７において、不図示の下側アーム部分の動作も合わせて考える。駆動用トランジスタＴ２の駆動回路３３により駆動用トランジスタＴ２がターンオンされると（図８のｔ１１）、図７のＡに示す方向に電流が流れる。駆動用トランジスタＴ２をオン状態からターンオフさせる前の時点（図８のｔ１２）において、Ｐ型ＭＯＳスイッチ７１およびＮ型ＭＯＳスイッチ７２がオフの状態で、Ｐ型ＭＯＳスイッチ７３をオンする。このとき、電圧源Ｖ３によりキャリア引き抜き回路７０のコイル７４に電流が流れてコイル７４にエネルギーが蓄えられる。
【００６１】
駆動回路３３により駆動用トランジスタＴ２がターンオフされると（図８のｔ３）、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力によって図７のＰ点の電位が上昇する。Ｐ点の電位が駆動用トランジスタＴ１のベース端子の電位より高くなると、この時点において、上述したゲート制御回路３０３の作用によりＰ型ＭＯＳスイッチ７１がオフされているので、ダイオード１１が順バイアスされて図７のＣ→Ｅで示す方向に電流が流れる。この結果、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図７のＢに示す方向に電流が流れる。定常状態になると、主としてＢに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちＣ→Ｅで示す方向に流れる電流はわずかである。なお、上述したように電圧源Ｖ３はフローティングされた電圧源であるので、Ｐ点の電位が変化してもコイル７４に蓄積されるエネルギーが保存される。
【００６２】
駆動用トランジスタＴ２を再びターンオンさせる前の時点（図８のｔ１３）において、Ｐ型ＭＯＳスイッチ７１およびＰ型ＭＯＳスイッチ７３をオフ、Ｎ型ＭＯＳスイッチ７２をオンすると、上述したようにコイル７４に生じる逆起電力による電流が図７にＸで示される方向に流れる。
【００６３】
次に、駆動回路３３により駆動用トランジスタＴ２を再びターンオンさせる信号と同じタイミング（図３のｔ４）で、ゲート制御回路３０３の出力信号Ｓｉｇ７’および出力信号Ｓｉｇ８がローレベルに変化する。これら信号の変化により、Ｐ型ＭＯＳスイッチ７１がオン、Ｎ型ＭＯＳスイッチ７２がオフされる。駆動用トランジスタＴ１のベース端子は、Ｐ型ＭＯＳスイッチ７１を介して接続されるコイル７４の逆起電力によって駆動用トランジスタＴ１のエミッタ端子より低い電位にされる。したがって、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷が素早く図７のＦに示す方向に引き抜かれる。そして、駆動用トランジスタＴ２がターンオンする。
【００６４】
駆動用トランジスタＴ２がターンオンすると、駆動用トランジスタＴ１が逆回復動作に移行する。上述したように、図７のＦの方向、そしてＰ型ＭＯＳスイッチ７１を介してＹの方向に電流が流れるので、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷はベース端子側へ引き抜かれて滞留しない。この結果、駆動用トランジスタＴ１はオフ状態になり、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて貫通する大きな貫通電流は流れない。
【００６５】
駆動用トランジスタＴ２がターンオンした後の時点（図８のｔ１４）において、Ｐ型ＭＯＳスイッチ７１およびＮ型ＭＯＳスイッチ７２がオフ、Ｐ型ＭＯＳスイッチ７３がオンされると、再びコイル７４にエネルギーが蓄積される。その後、駆動回路３３により駆動用トランジスタＴ２が再びターンオフされると（図８のｔ５）、上述したタイミングｔ３の場合と同様に、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、駆動回路１３の出力信号Ｓｉｇ１３がハイレベルになると（図８のｔ６）、駆動用トランジスタＴ１のベース端子に駆動電流が流れる。この結果、駆動用トランジスタＴ１が順方向にオンすることにより、上述したタイミングｔ１と同様の動作が繰り返される。
【００６６】
以上説明した第三の実施の形態によれば、以下の作用効果が得られる。
（１）駆動用トランジスタＴ１ベース端子およびエミッタ端子間に、フローティングされたエミッタ端子の電位を基準にする電圧源Ｖ３と、Ｐ型ＭＯＳスイッチ７１および７３と、Ｎ型ＭＯＳスイッチ７２と、コイル７４とを含むキャリア引き抜き７０を設けた。そして、駆動用トランジスタＴ２がターンオンされる前にコイル７４にエネルギーを蓄え、駆動用トランジスタＴ１が逆回復動作に移行されるときにコイル７４の逆起電力による電流を流すようにした。したがって、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷が、コイル７４の逆起電力によりベース端子側に引き抜かれるので、コレクタ領域に滞留する電荷がなくなり、駆動用トランジスタＴ１がオフ状態にされる。この結果、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて大きな貫通電流が流れることが防止されて無駄な損失がなくなる上に、逆回復動作をしていない方の駆動用トランジスタＴ２まで貫通電流で破壊してしまうことが防止される。また、蓄積電荷が駆動用トランジスタＴ１のコレクタ領域からベース端子側に素早く引き抜かれるので、駆動用トランジスタＴ１のターンオフ時間が短縮される。
【００６７】
（２）キャリア引き抜き回路７０を用いて、負の電圧源を用いることなく駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷をベース端子側に引き抜く回路を構成したので、負の電圧源を用いる場合に比べて低コストにすることができる。
【００６８】
上述したキャリア引き抜き回路７０内のコイル７４のインダクタンスは、電圧源Ｖ３の電圧値、駆動用トランジスタＴ１のコレクタ領域に蓄積される電荷（キャリヤ）量などに基づいて決定される。つまり、駆動用トランジスタＴ２がターンオンすると同時に駆動用トランジスタＴ１がオフ状態になるようにキャリア引き抜き回路７０の動作時間が決定され、この動作時間に応じてコイル７４のインダクタンスが決定される。
【００６９】
以上の第一〜第三の実施の形態の説明では、駆動用トランジスタＴ１およびＴ２のエミッタ端子からコレクタ端子に向けて逆方向に大きな環流電流を流す必要があるため、駆動用トランジスタＴ１およびＴ２の逆方向電流増幅率ｈ’ＦＥが十分に大きいことが望まれる。この点、上述した駆動用トランジスタＴ１およびＴ２は、たとえば、一般的なパワーバイポーラ形トランジスタが考えられるが、とくに、特開平６−２５２４０８号公報に開示されている半導体装置（電流制御型トランジスタであり、いわゆるＧＴＢＴと呼ばれる）は、逆方向電流増幅率ｈ’ＦＥが順方向の電流増幅率ｈＦＥと同程度であるため、本発明の駆動用トランジスタとして特に有効である。
【００７０】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明すると、エミッタ端子が駆動用端子（下アームを構成する場合は基準用端子）に、駆動用トランジスタＴ１が電流制御型トランジスタに、ベース端子が制御端子に、ダイオード１１が保護手段に、負電圧印加回路１０，充放電回路６０およびキャリア引き抜き回路７０が電位制御手段に、駆動回路１４，反転回路１７，駆動信号指令部３０１およびゲート制御回路３０３がタイミング制御手段に、電圧源Ｖ２およびＶ３が電圧印加手段に、Ｐ型ＭＯＳスイッチ１２，３２，６１，６３，７１，７３およびＮ型ＭＯＳスイッチ６２，６４，７２がスイッチング手段に、コンデンサ６５が容量性素子に、コイル７４が誘導性素子に、それぞれ対応する。
【図面の簡単な説明】
【図１】第一の実施の形態による電流制御形半導体装置の回路図である。
【図２】駆動回路１３および３３を構成する回路例を表す図である。
【図３】図１の回路図の上側アーム部分の信号のタイムチャートである。
【図４】図１の回路図の下側アーム部分の信号のタイムチャートである。
【図５】図１の回路図の下側アーム部分の説明をする図である。
【図６】第二の実施の形態による電流制御形半導体装置の回路図である。
【図７】（ａ）第三の実施の形態による電流制御形半導体装置の回路図、（ｂ）遅れ生成回路の回路図、（ｃ）ゲート制御回路の回路図である。
【図８】図７（ａ）の回路図の上側アーム部分の信号のタイムチャートである。
【図９】従来の技術による保護回路が設けられたＨブリッジ回路の一部を表した回路図である。
【符号の説明】
１０，３０…負電圧印加回路、        １１，３１…ダイオード、
１２，３２，６１，６３，７１，７３…Ｐ型ＭＯＳスイッチ、
１２ａ，３２ａ，６１ａ，６３ａ，７１ａ，７３ａ…内蔵ダイオード、
１３，１３ａ，３３，…駆動用トランジスタの駆動回路、
１４，３４…Ｐ型ＭＯＳスイッチの駆動回路、
１７…反転回路、                    ６０…充放電回路、
６２，６４，７２…Ｎ型ＭＯＳスイッチ、
６２ａ，６４ａ，７２ａ…内蔵ダイオード、
６５…コンデンサ、                  ７０…キャリア引き抜き回路、
７４…コイル、                      ３０１…駆動信号指令部、
３０３…ゲート制御回路、            Ｌ１…誘導性負荷、
Ｔ１，Ｔ２…駆動用トランジスタ、    Ｖ１，Ｖ２，Ｖ２’，Ｖ３，Ｖ４…電圧源
【図１】
0003627605.tif 000002
【図２】
0003627605.tif 000003
【図３】
0003627605.tif 000004
【図４】
0003627605.tif 000005
【図５】
0003627605.tif 000006
【図６】
0003627605.tif 000007
【図７】
0003627605.tif 000008
【図８】
0003627605.tif 000009
【図９】
0003627605.tif 000010