(57)【特許請求の範囲】
【請求項０１】
個々の機器がバスによって接続されているマルチメディア機器、特に娯楽用電子機器用のデータを制御及び交換又は制御若しくは交換する方法において、
稼動している各機器が、プリセットされた第１期間（ＴAM）内に情報をバスを通じて別の稼動している機器に送信し、
これらの別の稼動している機器は、それぞれの機器が稼動しているかどうかをこれらの情報に基づいて確認し、
情報がプリセットされた第２期間（Ｍ* ＴAM）の少なくとも経過後に受信されなかったときは、これらの別の機器は、これらのそれぞれの機器がもはや稼動していないと認識し、
１回又は繰り返し稼動される１台の機器が、プリセットされた第３期間（Ｎ* ＴAM）以上経過した第１期間後に初めて、その１回又は繰り返しの稼働後に、固有の情報をバスを通じてこれらの別の機器に送信することを特徴とする方法。
【請求項０２】
第１期間（ＴAM）は、第２期間（Ｍ* ＴAM）よりも短く、第３期間（Ｎ* ＴAM）は、第２期間（Ｍ* ＴAM）よりも大きいことを特徴とする請求項１に記載の方法。
【請求項０３】
稼動している各機器の情報は、機器の属性を記述した構成要素を有することを特徴とする請求項１又は２に記載の方法。
【請求項０４】
稼動している各機器は、一義的なＩＤ（ノードＩＤ）を有すること、及び、この一義的なＩＤ（ノードＩＤ）は、その機器の情報の構成要素であることを特徴とする請求項１〜３のいずれか１項に記載の方法。
【請求項０５】
一義的なＩＤ（ノードＩＤ）は、ランダムに確定されることを特徴とする請求項４に記載の方法。
【請求項０６】
一義的なＩＤ（ノードＩＤ）は、上位の一義的なＩＤ（ＧＵＩＤ）から導きだされ、この場合、この上位の一義的なＩＤ（ＧＵＩＤ）は、一義的なＩＤ（ノードＩＤ）よりも多い情報を有することを特徴とする請求項４に記載の方法。
【請求項０７】
１回又は繰り返し稼動される各機器が、プリセットされた第３期間（Ｎ* ＴAM）以上の経過した時に初めてその機器の一義的なＩＤ（ノードＩＤ）を確定し、この場合、別の機器の情報中に含まれるその一義的なＩＤ（ノードＩＤ）を確定するため、その機器の一義的なＩＤ（ノードＩＤ）をそれらの稼動している別の機器の確定された一義的なＩＤ（ノードＩＤ）に対して不等に確定するため、その機器は、このプリセットされた期間に稼動しているそれらの別の機器の情報を有することを特徴とする請求項３〜５のいずれか１項に記載の方法。
【請求項０８】
稼動している機器は、稼動している別の機器の情報を持続して評価することを特徴とする請求項１〜７のいずれか１項に記載の方法。
【請求項０９】
稼動している機器が、稼動している別の機器を制御する前及び／又は稼動している機器がこれらの別の機器とデータを交換する前は、これらの稼動している機器は、これらの稼動している別の機器の情報だけを有することを特徴とする請求項１〜７のいずれか１項に記載の方法。
【請求項１０】
個々の機器がバスによって接続されているマルチメディア機器、特に娯楽用電子機器用のデータを適切に制御及び交換又は制御若しくは交換するシステムにおいて、
各機器は、バスインターフェース及びプロセッサを有し、その機器は、プリセットされた第１期間（ＴAM）内に情報をバスを通じて別の機器に送信し、
これらの別の機器は、これらの別の機器のバスインターフェースによってそれらの送信された情報を受信し、プロセッサによって評価し、この場合、これらの情報の評価は、どの機器が稼動しているかを出力し、この場合、情報が、少なくともプリセットされた期間（ＴAM）に対応する第２期間（Ｍ* ＴAM）の経過後にそれぞれの機器によって受信されなかったときは、機器が稼動していないと認識され、
１回又は繰り返し稼動される１台の機器が、プリセットされた第１期間（ＴAM）以上経過した第３期間（Ｎ* ＴAM）後に初めて固有の情報をこの機器のバスインターフェースによってバスを通じて送信することを特徴とするシステム。
【請求項１１】
稼動している各機器の情報が、その機器の属性を記述した構成要素を有し、この場合、これらの属性は、それぞれの機器の記憶装置内に記憶されていることを特徴とする請求項１０に記載のシステム。
【請求項１２】
稼動している各機器は、一義的なＩＤ（ノードＩＤ）を有すること、及び、この一義的なＩＤ（ノードＩＤ）は、その機器の情報の構成要素であり、この場合、この一義的なＩＤ（ノードＩＤ）は、それぞれの機器の記憶装置内に記憶されていることを特徴とする請求項１０又は１１に記載のシステム。
【請求項１３】
一義的なＩＤ（ノードＩＤ）は、乱数発生器によって確定されることを特徴とする請求項１２に記載のシステム。
【請求項１４】
一義的なＩＤ（ノードＩＤ）は、プロセッサによって上位の一義的なＩＤ（ＧＵＩＤ）から導きだされ、この場合、この上位の一義的なＩＤ（ＧＵＩＤ）は、機器の記憶装置内に記憶されていて、かつ一義的なＩＤ（ノードＩＤ）よりも多い情報を有することを特徴とする請求項１２に記載のシステム。
【請求項１５】
１回又は繰り返し稼動される各機器が、プリセットされた期間以上の経過した時に初めてその機器の一義的なＩＤ（ノードＩＤ）をその機器のプロセッサによって確定し、この場合、別の機器の情報中に含まれるその一義的なＩＤ（ノードＩＤ）を確定するため、その機器の一義的なＩＤ（ノードＩＤ）をそれらの稼動している別の機器の確定された一義的なＩＤ（ノードＩＤ）に対して不等に確定するため、これらの稼動している別の機器の情報は、このプリセットされた期間に評価されることを特徴とする請求項１２〜１４のいずれか１項に記載のシステム
【請求項１６】
稼動している機器は、これらの機器のプロセッサによって稼動している別の機器の情報を持続して評価することを特徴とする請求項１０〜１５のいずれか１項に記載のシステム。
【請求項１７】
別の機器が制御される前、及び／又は別の機器とデータを交換する前は、稼働している機器は、それらのプロセッサによって別の稼働している機器だけを評価することを特徴とする請求項１０〜１５のいずれか１項に記載のシステム。
【請求項１８】
適切に制御するための、及び／又は別のマルチメディア機器、特に娯楽用電子機器とデータを交換するための、バスインターフェースとプロセッサを有するマルチメディア機器において、
稼働状態の機器が、プリセットされた第１期間（ＴAM）内にプロセッサによって情報をバスインターフェースを通じて送信し、
この機器は、このバスインターフェースで入ってくる情報を受信し、プロセッサによって評価し、この場合、これらの情報の評価は、別の機器が稼働しているかどうかを確認し、このとき、プリセットされた第１期間（ＴAM）に少なくとも相当する第２期間（Ｍ* ＴAM）の経過後に、情報が機器によって受信されなかったときは、これらの機器が稼働していないと認識され、
１回又は繰り返し稼動される１台の機器が、プリセットされた第１期間（ＴAM）以上経過した第３期間（Ｎ* ＴAM）後に初めて固有の情報をプロセッサによってバスインターフェースを通じて送信することを特徴とするマルチメディア機器。
【発明の詳細な説明】
【０００１】
本発明は、マルチメディア機器に関するデータを制御し交換する方法とシステム並びにこの方法とシステムに適した機器に関する。
例えば娯楽用電子機器のようなマルチメディア機器に関するデータを制御及び交換又は制御若しくは交換する方法とシステムは、過去において公知である。この場合、接続部、例えばバスが、個々の機器間で使用される。
【０００２】
衛生受信装置リンクシステムでは、接続部が、衛生受信装置とビデオデッキとの間で使用される。この場合、ビデオデッキは、タイマーモードで、すなわち所定の送信チャネルの制御記録がプログラミングされているときに衛生受信装置の同調回路を制御してこの対応する送信チャネルをこの衛生受信装置に対して選択する。この場合、応答を伝送することは不可能である。すなわち、単方向の制御命令だけが、ビデオレコーダから衛生受信装置へ伝送される。まず初めに、ＴＶ受像機用の新規の衛生受信モジュールが、ＳＣＡＲＴコネクタのピン８を介して対応するビデオデッキに接続している状態で応答を可能にする。ここでは、双方向通信が、２つの単方向接続の故障回路によって疑似される。ＴＶ受像機によって受信された制御命令が、ＳＣＡＲＴコネクタの８ピンを介して接続されているビデオデッキ及び衛生受信装置又はビデオデッキ若しくは衛生受信装置に転送される。これによって、これらの接続されている機器は、赤外線受信装置のシェーディングにもかかわらず−例えば密閉されたラック内への組込み時に−稼働され得る。
【０００３】
本出願人が製造販売する娯楽用電子機器用のバスの概念が、名称メガロジック(Megalogic) の下で公知である。このシステムでは、特にＴＶ受像機，ビデオレコーダ及び衛生受信装置のような機器の通信と起動が可能である。データ速度は、約200bpsである。データ信号は、ＳＣＡＲＴコネクタのピン１０に伝送される。個々の接続部は、オープンコレクタ段を介して接続される。ネットワークトポロジーは、一般にピア・ツウ・ピアネットワークの連結から構成されるが、ＳＣＡＲＴ端子箱によって電気的に実現してもよい。原理的には、16個の機器固定アドレス(0-15)がある。
【０００４】
制御しデータ交換するための別のバスは、例えば標準のIEEE1394に基づき、いわゆる「ホットプラグアンドプレイ」を可能にする。すなわち、新たな機器の初期化が必要になることなしに、この機器が、バスに新たに接続でき、かつ即座に稼働できる。個々の機器が対応するハードウェア条件を有するので、機器を任意に投入・遮断することも可能になり、かつシステム内で確認される。このシステムでは、メーカー支配の取決めが計画されている。この場合、デジタル通信によって、様々な機器（ＤＶＢ- ＳＴＢ，インターネットＳＴＢ，ＤＶＤ，ＩＤＶＤ，ＤＶＣＲ，ゲーム・コンソール，ＴＶ等）に接続することが可能である。この場合、制御データ及びＡＶデータを同時に送信させることが可能である。
【０００５】
マスター・ スレーブバスが、ヨーロッパ特許公開公報第 048295 号明細書からそれ自体公知である。
確かに、マルチメディア機器に関するデータを制御し交換する公知の方法とシステムには、一方ではこれらの方法とシステムが−必要な経費と任意に処理する可能性（Sat-Link-System,Mecalogic ）との双方に関して−非常に簡素であり、他方では大きなハードウェア経費を必要とするという欠点がある（IEEE1394によるシステム）。これらの方法とシステムが非常に簡素である場合は、特に個々の機器の投入と遮断の確認がシステム内で問題になる。
【０００６】
本発明の課題は、ほぼ任意なシステム構成を経費の僅かな追加だけでも可能にし、この場合、システムの個々の機器が、任意に稼働でき、このときシステム内で常に認識される、マルチメディア機器に関するデータを制御し交換する方法とシステム並びにこの方法とシステムに適した機器を提供することにある。
この課題は、本発明により、請求項１，１０及び１８に記載の特徴によって解決される。
【０００７】
本発明では、システムに統合された複数の機器の各々が、情報を起動した直後にバスを通じて規則的な時間間隔で送信するという考えをこの場合に基礎としている。一方では機器が、この情報からその種類と型式に基づいて認識でき、他方では機器が投入、すなわち稼働していることが、この情報から分かる。システム内の稼働している別の全ての機器が稼働している限り、これらの機器は、これらの情報を評価し、これらの機器自体がこのような情報を伝送する。稼働している各機器が、このようにしてシステム内のその他の稼働している機器に関する情報を自由に処理できるので、稼働している機器は、必要に応じて別の稼働している機器を制御できるか又はデータをこれらの別の稼働している機器と交換できる。
【０００８】
本発明の装置の利点は、複数の機器が回路技術的な経費をほとんど追加することなしに互いに接続できて、互いに制御するか又はデータを互いに交換する点にある。機器は、新たな起動後にその他の機器の状況について自動的に調査するので、これらの機器は、特定の時点に稼働してはならない。さらに、エネルギー供給部、例えば配電電圧から完全に分離できる。
【０００９】
本発明のその他の利点は、独立請求項、及びオーディオ信号をデジタル伝送する本発明の装置の実施形の図に基づく以下の説明に記載されている。
本発明の理解を容易にするため、実施の形態の本発明に関連して重要である構成要素だけを図中に示す。
一般に、例えば以下の要求が、マルチメディア機器に関するデータを制御し交換する方法とシステムに対して出される：
【００１０】
データ速度：            約100 kbps
データの種類：          制御データ及びシステムデータ
トポロジー：            バス
伝達媒体：              ケーブル
パケットの同期：        エッジでトリガーする
媒体の成端：            なし
構成：                  ピア・ツウ・ピア
接続の種類：            ポイント・ ツー・ ポイント，同報通信
アービトレーション：    ＣＳＭＡ／ＣＤ
番地付け：              ＣＳＭＡ／ＣＤ
巡回冗長検査：          ＡＲＱ／ＣＲＣ
管理：                  レジスタを基礎にする
ログオン／ログオフ      ホットプラグアンドプレイ
【００１１】
個々の機器が機器から機器にかけて延在している１本のケーブルを介して接続されることが、ここで言及した要求から分かる。この場合、これらの機器は、必ず２つのコネクタを有する。明らかに末端の機器（例えば、家庭用ビデオカメラ）は例外である。
機器は、各時点にバスに接続できるし、このバスから遮断できる（ホットプラグアンドプレイ）。機器とこれらの機器の属性に関する情報が、取り決めた基礎アドレスを付けた一定に取り決めた構造で記憶される。
【００１２】
以下に、ＩＳＯ／ＯＳＩ階層モデルに基づくシステムの構成を説明する。これによって、僅かな経費で実現することを可能にするため、特定の属性がどの地点で省略されたかが明確になる。
図１中には、存在するシステムの階層が示されている。１つの物理層が、個々のデータパケットの伝送を任意に処理する。個々の機器で使用するプロセッサ又はマイクロコントローラの負荷を最少にしなければならない理由から、個々のパケットのトランザクションだけが可能であるので、物理層は、異なる長さのパケットを伝送するサービスを任意に処理する。
【００１３】
リンク層が、媒体へのアクセス機構（Medium Access Layer:ＭＡＣ層），巡回冗長検査及び個々のパケットの種類を任意に処理する。さらにこのリンク層（Device Link Control Layer,ＤＬＣ）は、アドレスを処理する：各機器は、ＧＵＩＤ（64ビットＭＡＣアドレス）を有する。しかしながらこのＧＵＩＤは、伝送に使用されない。何故なら、伝送に使用されると、大きき余計な負担がプロセッサにかかるからである。ノードＩＤ（６ビット）が、この理由から与えられる。ノードＩＤの割当ても、このリンク層（ＤＬＣ）のタスクである。
【００１４】
システムを簡素化するため、ＩＳＯ／ＯＳＩ階層モデルにしたがって設けられているようなネットワーク層とトランスポート層の双方が省略される。これらの層は除去できる。何故なら、相違するデータトラフィックを有する様々なバスを１つのネットワークに統合しようとするものではないからである。それ故に、ルーティング機構は必要ない。
同様に、セッション層も省略できる。このセッション層は、第１に誤りの発生時に全ての通信を繰り返さないために、第２に信頼性（個々のセッションのコード化）を向上するために通信をさらに分割するのに使用される。設けられているデータブロックが小さいので、セッション層が省略される。個々のデータパケットの内容が、プレゼンテーション層内で規定される。この存在するシステムに対しては、この規定は、特に先に規定したレジスタ（ＣＳＲ）及び直接の制御コマンド（ＲＣコード）である。
【００１５】
個々の機器が、応用層内で規定される。これらの個々の機器は、本発明の理解に関連して重要でないので、この応用層の説明は省略する。
物理層を実現するにあたっては、経費を抑えるために２つの基準を最も高い優先度で注意を払う必要がある。すなわち、可能な限り僅かなハードウェア、例えば簡単なバス結合器による付加箱、及び接続すべき機器内に必ず存在する構成ユニット、例えばＵＡＲＴ（Universal Asynchrounus Receiver Transmitter ）の使用に注意を払う必要がある。以下の章で、物理層の領域の各部分を説明する。
【００１６】
可能なバス・トポロジーが、図２中に示されている。ビット伝送が、特性インピーダンス 100Ωのカテゴリー３の標準ＵＴＰケーブル（より対線）で実施される。標準小型コネクタ(Standard Chinch Buchsen) が、コネクタとしてコスト上の問題から使用される。衛生受信装置リンクコネクタ，オーディオコネクタ及びＳ- ＶＨＦコネクタとの取り違えを回避するため、その他のコネクタ（例えば、ジャック）を使用してもよい。しかしながら、この小型コネクタは、廉価な別形態である。
バスは、成端ＯＡなしに作動される。バスは、例えばビデオレコーダＶＣＲ，ＤＶＤ機器ＤＶＤ，ＴＶ受像機及び衛生受信装置Ｓａｔのような２つのコネクタを有する機器を介して接続される。コネクタを１つしか持たない例えばコンピュータＣのような、提示された末端機器だけが例外である。これによって、整合スタブが省略できる。
【００１７】
上述したように、存在する資源が利用できるときだけ、個々の端末機器を廉価に実現可能である。それ故に、機器内のプロセッサのソフトウェアの負荷を低減するため、存在するＵＡＲＴが利用され得るように、使用すべきプロトコルが規定される。
プロトコル、例えば 115,200bps のプリセットされた基準速度又はこれから生じるバスのクロック周波数と、プリセットされた最大パケット長、例えば 69 バイトとによって、ソフトウェアの完全な評価が可能である。何故なら、この目的のために、パケットの受信をリアルタイム動作で行う必要がある間に、プロセッサがパケットの受信に短い時間（6 ms）しか必要にならないからである。機器つまりプロセッサが、後で説明するＳＰＬＩＴ＿ＴＩＭＥ- ＯＵＴレジスタによってこれらの機器つまりプロセッサに対して最大に許容可能なパケット長を送信する。この短い時間（6 ms）は、これらの機器つまりプロセッサにとっては非常に長い。これに続く復号処理が、プロセッサの通常のタスクの切替え中に実行できる。
【００１８】
存在するＵＡＲＴを利用する場合、バスの選択されたクロック周波数が機器内のプロッセサの周期よりも比較的高い(teilerfremd) ときに、場合によっては問題が発生しうる。そのため、バス(115,200bps)のクロック周波数が必要な精度で発生されるように、分周器を設定することは不可能である。このとき、ＵＡＲＴを利用するためには、プロセッサ周期の適合が必要である。このプロセッサの周期の別のプロセッサへの影響を精確に確認する必要がある。
機器とバスとの間のインターフェースを実現するにあたっては、多数の処理が可能である。
【００１９】
第１の処理では、インターフェースが完全なソフトウェア処理として実現することが提唱されている。バスへのアクセスが、機器内のプロセッサの入力ポートと出力ポートを確保する。この手段は、特に内部ＵＡＲＴを持たないプロセッサにとって適している。例えばエッジ起動する割込み入力が、スタートビットを認識するために必要である。スタートビットが割込まれた後、全データフレーム（＝パケット）が読込まれるまで、プロセッサを読込みルーチンの状態に保持する必要がある。プロセッサに不必要に負担をかけないため、使用する割込み入力を残りのデータフレーム用の外部回路によって遮断する可能性を提唱する。このような回路は、後で説明する。
【００２０】
第２の可能性は、内部シリアルインターフェース（ＵＡＲＴインターフェース）を任意に処理するプロセッサ又はマイクロコントローラに適している。この場合、出力部（ＴＲＸ）が、オープンコレクタを介してバスに接続され、入力部（ＲＸＤ）が、それに応じて利用される。同様に、インターフェースが、外部回路によって遮断できる。プロセッサのソフトウェアの負担は、シリアルインターフェースなしの処理に比べて明らかに僅かである。
【００２１】
既に上述したように、内蔵されたＵＡＲＴモジュールに対する調整可能なバスの周期に関して制約がある。バスの周期は、調整可能な内部のハードウェア分周期によってＣＰＵのクウォーツから導かれる。したがって、可能なバスの周期の値が、使用されるマイクロコントローラに依存してラスタリング（Rastering:ラスタ・カウント）される。その結果得られたずれが、このバスの周期の規定された許容範囲（例えば、115,200bps）外にあるときは、このずれは、クウォーツの周期を変えるだけで適合され得る。クウォーツの周期の変更が別の理由から不可能であるときは、シリアルインターフェースは、ソフトウェア処理によって実現できる／しなければならない。
【００２２】
性能の低いプロセッサ又はマイクロコントローラの場合、プロセッサの負担を軽減するため、外部のＵＡＲＴユニットを利用するという都合の良い別の可能性がある。確かにこのような外部ユニットは過小評価できなコスト経費を招くものの、これによってより速くてより高性能なマイクロコントローラに交換するよりも有益でありうる。
既に上述したように、バスの接続を成端なしのよりバス線（ＵＴＰ）によって行って、バスを実現することが提唱されている。整合スラブが省略される。機器は、転送のための２つの並列に接続されたコネクタを使用する。例外は、例えばコンピュータのような端末機器だけである。投入は、オープンコレクタ段によって実行される。そのため、支配するレベルは、０Ｖであり、論理０として定義される（機器をバス上のこのレベルにさせるには十分である）。バスの負担が最大のときでもバス上を流れる電流を制限するため、このオープンコレクタ段は、高抵抗（ 100k Ω）に決められる。
【００２３】
図３，４中には、機器内で使用されるプロセッサＣＰＵをオンにするためのオープンコレクタ段の実施の形態が示されている。図３は、割込み遮断なしの実施の形態を示す。図４は、割込み遮断を有する実施の形態を示す。図５中には、ＵＡＲＴを有するマイクロコントローラＣＰＵをオンするためのオープンコレクタ段の実施の形態が示されている。この実施の形態では、割込み遮断部が設けられている。
割込みが遮断される時間は、時定数Ｔ1 ＝Ｒ1 ・Ｃ1 から得られる。この場合、放電トランジスタＴＲ２によるＣ1 の放電時間は、１ビットに対する伝達時間よりも短くする必要がある。後者は、以下ではＴe ＝Ｒ2 ・Ｃ1 と呼ぶ。
【００２４】
ベース電流がトランジスタＴＲ１の投入時にベースとコレクタとの間のダイオードＤによって制限される。このベース電流は、僅かな導通電圧によってコレクタに流れる。トランジスタＴＲ１は、遮断時に非常に僅かな時間でオフになる。適したダイオードＤは、例えば型ＢＡＴ８５，特殊なスイッチングダイオードである。
バスへの接続は、コネクタＢによって実行される。バスをループ(Durchschleifen)するため、第２コネクタがこの図示されたコネクタＢに対して並列に接続してもよい。オープンコレクタ段の抵抗は、例えばＲ３＝ 100k ΩとＲ４＝ 220k Ωの抵抗値を呈する。
【００２５】
ＵＡＲＴの支援と完全なソフトウェア処理との双方を実現するため、パケットの開始時に、ＵＡＲＴが応答可能でありかつ割込みが起動可能であるように、パケットが構成される。このようなパケットは、図６中に示されている。スタートビットＳＴの立下りエッジが、パケットの読込み工程を起動させる。同時に、割込みを遮断するＲＣ時間関数要素（Ｒ1 ，Ｃ1 ）が、０ビットによって放電され、これによって、パケット伝送後に再び閾値に到達するまで、後続するエッジを遮断する。ＵＡＲＴなしのプロセッサのソフトウェアルーチン、又はマイクロコントローラに内蔵されたＵＡＲＴモジュールが、個々のデータビットの走査を請け負う。ビットフレームの全体は、例えば 10 ビット，スタートビットＳＴ，８個のデータビットＤ０〜Ｄ７及びストップビットから構成される。ＵＡＲＴに対して互換性を持たせるため、例えばデータビットＤ０が、一番下の値のビットとして規定される。より多くのバイトを伝送する場合は、一番上の値のバイトが最初に伝送される。
【００２６】
既に上述したように、物理層のフレームを69個の物理的なバイトフレームまで生成する。これらのバイトフレームは、連続して直接的に伝送される。空きは、フレーム（アービトレーションギャップ）間、及びフレームとアクノリッジとの間（アクノリッジギャップ）だけに発生する。
受信した各フレームは、アクノリッジ信号によって番地付けされた機器（ノード）から確認される。先行するフレームに対する間隔は、例えば３±１ビットでなくてはならない。それに応じて、新しい情報がネットワーク内の任意の機器から伝送されるまで、少なくとも20ビット＝175 μs の空きを維持する必要がある。割込みが解除されるように、時間関数要素Ｃ1 （図４，５）が、この期間中に動作電圧に充電される。
【００２７】
リンク層は、機器の番地付け，巡回冗長検査及びバスのアービトレーションを実行する。公平なアービトレーション、すなわち全ての機器に対するアービトレーションの同じ確率が、アービトレーションギャップの経過後の単純でランダムな時定数によって得られる。したがって、ＣＲＣ（巡回冗長検査）及びアクノリッジに関連して、確実なパケット伝送が許容可能な伝送量時に実現される。
３種類のパケットが、バスに対して設けられている。ＡＬＩＶＥパケットが、追加のハードウェア対策なしにホットプラグアンドプレイの実現を可能にする。ＤＡＴＡパケットは、データの固有伝送を可能にする。特殊な場合は、遠隔操作コマンドの伝送である。ＣＳＲパケットが、機器の情報、例えば機器の能力や機器の内部状況のやりとりを最終的に可能にする。このＣＳＲパケットは、トランザクション（ＲＥＡＤ，ＷＲＩＴＥ，ＬＯＣＫ）用のレジスタも任意に処理する。
【００２８】
図７中には、一般的なヘッダの構成が示されている。この一般的なヘッダは、２つのバイト，Byte＿0 とByte＿1 から構成される。
最初のバイトByte＿0 は、パケットの型ttと目的アドレアスddddddの双方を規定する。このことは、パケットの迅速なフィルタリング(Filtern) を容易にし、機器内のプロセッサの負担を軽減させる。ＡＬＩＶＥパケットは、例えば型01と呼ばれる。すなわち、Byte＿0 の最初の両ビットが、論理０と１の符号を有する。接続されている全ての機器が、例えばネットワークトポロジーを確認するために検査される場合、全てのＡＬＩＶＡパケットが非常に迅速に評価され得る。これに対して、その他のパケットは拒否される。目的アドレスが、６つのddddddビットを用いてコード化される。アドレスの下半分、すなわち下の５ビットがコード化のために許可されるときは、３Ｆｈ（１６進表示）を加えた最大32台の機器が、ＡＬＩＶＥパケットで規定されている同報通信アドレスとして番地付け可能である。アドレスの上半分は、例えば後の利用やポイント・ツー・マルチポイントのようなサービスのために設けられ得る。
【００２９】
２番目のバイトByte＿1 は、変更子mmを有する。この変更子mmは、サービス又はトランザクション型を示す。ソースアドレスssssssは、すなわち送信する機器のアドレスを示す。ＡＬＩＶＥ，Ｄａｔａ及びＲＣ- Ｃｏｄｅ（遠隔操作命令）が、サービスとして予め規定されている。別のＴｙｐは、後で任意に利用される。さらに、属性に関する型が任意に使用される。この型は、例えば別のサービスを記述するために次のバイトを参照できる。ＲＥＡＤ，ＷＲＩＴＥ及びＬＯＣＫが、トランザクションとして使用される。これらは以下で説明する。
以下に、一般的なヘッダ用の可能なコードを示す：
【００３０】
0003727589.tif 000002
【００３１】
例えば16ビットＣＲＣコードが、巡回冗長検査に対して使用される。このコードは、スタートビットとストップビットがないものの、全てのパケットにわたってセットされる。例えば、ＩＴＵ- Ｔによって（例えば、ＨＤＬＣ用に）規定された以下のデータを有するコードが、ＣＲＣコードとして選択される：0
生成多項式：  p(x) = x16 + x12 + x5 + x0
コード化：    crc(x) = data(x)・x16mod p(x)
有効なデータ語が少なくとも２バイトを有するヘッダによって常に確保されているので、初期化は不要である。受信装置が、
data(x)・x16mod p(x) = crc(x)
又は
(data(x) ・x16 + crc(x))mod p(x) = 0
に関してその妥当性を検査する。注目すべき点は、算術がＧＦ（２）（ガロア領域：２進カウント空間）によって実行される、すなわち係数の加算と減算が桁上げ（ＥＸＯＲ）なしに実行される。
【００３２】
走査誤り又は閾値誤り（雑音，位相のずれ）及びバースト誤り（例えば電動機によるＥＭＶ雑音）に起因したリンクされたネットワーク内の典型的な誤り、すなわち単一ビット誤りと二重ビット誤りが、説明したＣＲＣコードによって確認され得る。
リンク層のパケットが、アクノリッジパケットによって確認される。このアクノリッジパケットは、情報の直後に続く。この場合、信号の空き（アクノリッジギャップ）は、３±１ビットである。リンク層が、ポイント・ ツー・ ポイント・ リンクのときと同報通信情報のときの双方でアクノリッジを可能にするように、アクノリッジパケットが規定されている。このアクノリッジの正確な定義及びこの同報通信情報のときの評価は以下で説明する。
【００３３】
図８中には、ＡＬＩＶＥパケットの可能な実施の形態が示されている。このＡＬＩＶＥパケットは、４つのバイト，Byte＿0 〜Byte＿n-1 から構成される。Byte＿0 とByte＿1 は、上述した一般的なヘッダに相当する。それ故に、ＡＬＩＶＥパケットの期間は、350 μs である。その結果、各機器に対する１秒当りのＡＬＩＶＥパケットの送信が良好に実現可能である。すなわち、ＴAM = 1s である。
通常時に１つのＡＬＩＶＥパケット当り 90 ビット（40ビットのパケット＋４ビットのアクノリッジギャップ＋10ビットのアクノリッジ＋36ビットのアービトレーションギャップ）を想定したときのバス保留(Busbelegung) は、一般に１％よりも小さい：
【００３４】
0003727589.tif 000003
ＡＬＩＶＥパケット，同報通信パケット、すなわちＡＬＩＶＥパケットが、バスに接続されている全ての機器に向けられているので、特殊なアクノリッジが取り決められる：少なくとも１つの機器がＡＬＩＶＥパケットを正しく受信したかどうかを確認するため、このアクノリッジが検査される。論理０が優位であるために、以下の取り決めが与えられる：
【００３５】
複数のアクノリッジが複数の相違する時間に対して発生した場合は、複数のスタートビットが、論理０として解釈され得る。しかしながら、少なくとも１つの機器がＡＬＩＶＥパケットを正しくデコードできたかを確認するため、少なくとも２つのビットが常に保持されることが図９から分かる。これに対して、0 ビット，-1ビット及び+1ビットの時間誤りを有する３つのアクノリッジが、この図９中に示されている。得られたパケットResultが、保持されている２つのビットを示す。
２本のバスが接続しているときに、これによって場合によっては存在する二重のノードＩＤに割り込むため、ＡＬＩＶＥパケットのByte＿1 内の変更子mmが必要になる。この場合、このノードＩＤは無効であり、新たにやりとりする必要があることが通知される。このために必要な手段は、後で説明する。
【００３６】
図１０中には、ＤＡＴＡパケットの可能な実施の形態が示されている。このデータパケットは、記号型ＤＡＴＡを有する同様に一般的なヘッダから成る。このヘッダの全体は、３バイト長，Byte＿0 〜Byte＿2 である。この追加のバイトByte＿2 は、以下のようにコード化されている：
0003727589.tif 000004
この追加のヘッダバイトは、受信プロセッサとＣＲＣデコーダをセットする有効データ長llllllのコード化と新たなテストのコード化との双方を可能にする。パケットを正しく受信したものの、レスポンスが送信されなかったか又は伝送の間に妨害されたときに、このことは必要になりうる。この場合、例えば、制御された機器が、プログラムを既に切替えてしまった一方で、制御する機器が、プログラムの故意でない新たな交換を招く新たなテストを開始するおそれがある。この状況は、トランザクション識別子ssによって阻止され得る。その他に示されたバイトは、有効データを有する。
【００３７】
図１１中には、ＣＳＲパケットの可能な実施の形態が示されている。このＣＳＲパケットは、データパケットの特殊な状況を示し、かつそれに応じて同様に３バイト長，Byte＿0 〜Byte＿2 を有する。ＣＳＲパケットは、最初のビットで直ぐに確認できる。この最初のビットは、論理０にセットされている。２番目のビットｔは、リクエストであるか又はレスポンスであるかを示す。変更子mmは、どのトランザクションが要求又は返答されるかを示す。特徴は、次の両バイトにある：
Byte＿3     8 ビットアドレス(16 ビットＣＳＲアドレスの大きい値のバイト)
Byte＿4     8 ビットアドレス(16 ビットＣＳＲアドレスの小さい値のバイト)
【００３８】
64kByte が、16ビットＣＳＲアドレスによってアドレス付けされ得る。この64kByte は、機器に固有の全ての特性及び値の読取りと書込みをするための記憶箇所を任意に処理する。この構造は、システム特性の迅速な問い合わせ、及びネットワーク内の全ての情報の簡素な階層記憶を可能にする。提供されるＣＳＲアーキテクチャのアーキテクチャと記憶保留は後で説明する。この場合、全ての機器に対して規定されたアドレス領域は、2kByteに制限されている。その他に示されたバイトは有効データを有する。
媒体アクセス層は、同時に最適な伝送量で個々の公平なアクセスを任意に処理する必要がある。バスが物理層とリンク層用の追加のハードウェアなしで済ませなければならないので、アクセス機構を非常に簡素化する必要がある。このために、例えばＣＳＭＡ／ＣＤ機構(Carrier Sense Multiple Access Collision) が使用され得る。
【００３９】
上述したように、物理フレームは、システムの状態を決めるいわゆる２つのＧＡＰ（信号の空き）、すなわちアクノリッジＧＡＰとアービトレーションＧＡＰを有する。これらの信号の空きは、媒体（バス）へのアクセスを制御する。個々の機器は、スタートビットの立ち下がりエッジによって確定された論理１の個数に応じて到来するパケットを検査する。送信工程が開始する前に、新規のパケットを受信又は送信するために約 20 ビット動作後に実行される割込みの解除にしたがって、送信を準備している機器が、ビット動作のランダムな個数（分だけ）さらに待機する必要がある。次いで、チャネルがまだ空いているかどうかが、送信の直前にもう一回検査される。
【００４０】
システムを簡素化するため、このビット動作のランダムな個数は、各送信工程時に新たに選択されない。何故なら、追加の乱数発生器が、このために必要だからである。つまり、上述したようにランダムに与えられるノードＩＤが、追加の時間間隔を直接与える。したがって、２つのパケット間の最大の空きが、（最大で32台の機器が可能である場合に）20 + 32 = 52ビットに達する。
デバイス・ コントロール層の働きは、ノードＩＤの授与である。各機器が、64ビットＧＵＩＤによって確定されている。この64ビットＧＵＩＤは、以下のように構成され得る：
【００４１】
0003727589.tif 000005
ステーションＩＤを授与する場合、このステーションＩＤが、それぞれの製造業者の機器アドレスを授与するときの概念スキーマに対応する点に注意する必要がある。各機器に対して一義的なこのようなＭＡＣアドレアスは、バスの物理層上での利用に対しては適さない。何故なら、アドレス付け可能な機器の台数、及び、それに伴うアドレス長が、非常に大きすぎるからである。それ故に、パケットのヘッダに関連して上述したように、６ビット長であるノードＩＤだけがバスの内部で与えられる。
【００４２】
アービトレーションＧＡＰのランダム性を保証するため、及び衝突を低減するため、ノードＩＤがランダムに与えられる。この場合、このランダム性は厳格に特定されていないために、ランダム発生器によって生成させる必要はない。つまり、レジスタのランダムな内容、又は、単純にＭＡＣアドレスの下の６ビットが、初期値として十分である。
こうして選択されたノードＩＤ利用できるようにする前に、機器を
Ｎ・ ＴAM，N = 3 及びＴAM =ＡＬＩＶＥパケット期間，
に相当する期間に対して待機させる必要がある。これによって、ＡＬＩＶＥパケットが全ての機器によって受信され、それと同時に、既に与えられた全てのノードＩＤが既知であることが保証される。機器によって選択されたノードＩＤが既に存在するときは、もう１つ別のノードＩＤを例えば素数17の加算（加算mod 32）によってテストする必要がある。衝突なしに使用できるノードＩＤが、選択され、そしてネットワーク内の対応するＡＬＩＶＥパケットによって既知になる。
【００４３】
本発明の課題に合致したホットプラグアンドプレイの目的が、ノードＩＤの授与のこの機構によって大きな経費なしに達成可能である。１台の機器がこの機器のＡＬＩＶＥパケットによってネットワーク内にログオンし、それと同時に全ての通信相手に対して連絡をとることができる。以下でさらに説明するＣＳＲアーキテクチャに基づいて、全ての機器が、どんな情報をどこで見つけることができるかについての情報をもっている。機器がバスから取外されるか又は遮断されたときは、なおこれ以上のＡＬＩＶＥパケットはもはや認識されない。ＡＬＩＶＥパケットが、期間
Ｍ・ ＴAM M = 2，
の経過後にもはや受信できなくなったときに、機器がログオフされたとみなされる。機器が、ログオフ後に上述したように新たにログインする必要があり、しかも最後に有効なノードＩＤを再利用することを試みる。これは、一時的な、場合によっては故意でないログオン／オフ工程が全ての機器に影響を与えるのではなくて、通信に関与しない機器に対して影響を与えないように配慮するためである。この配慮を可能にするためには、その都度使用されるノードＩＤをそれぞれの機器の機器プロセッサに割当てられている不揮発性の記憶装置内に記憶する必要がある。その後に、そのノードＩＤは、１回のログオン工程時に確定されて有効とみなされる。一般に、機器は、オフ又はログオフ時に完全に遮断される。すなわち、機器が、電源から完全に分離され得る。このことは、実現可能である。何故ならば、機器がそのＡＬＩＶＥパケットだけによって認識されるので、この機器が新たに投入されるまで、この機器はネットワーク内にもはや存在しないとみなされるからであり、また、機器が、新たな投入後に作動している別の機器のＡＬＩＶＥパケットを評価することによってネットワークの実際の状況について短期間に問い合わせできるからである。これらのＡＬＩＶＥパケットは、上述したように１秒当り約１回作動している各機器によって送信されるので、この問い合わせは、短期間に可能である。
【００４４】
このネットワーク状況は、個々の機器によって、その機器の性能に応じて、規則的に検査してもよいし、又は意図するトランザクション時だけに問い合わせてもよい。
上述したノードＩＤを授与するための方法は、バス内で機能する。２本のバス（アナログ式の衛生受信装置とデジタル式の衛生受信装置を有するＴＶ受像機とビデオレコーダ）を接続した場合、個々のノードＩＤが正しく与えられたにもかかわらず、ノードＩＤが二重に生成されることが起こりうる。固有のノードＩＤをソースＩＤとして有する任意のパケットが複数のパケットの評価時に発生するときは、このノードＩＤが二重に与えられている。この場合、自らのＡＬＩＶＥパケットにおいて、変更子mmが、上述したようにＩＮＶＡＬＩＤＡＴＥにセットされ、両機器が、説明した機構にしたがってネットワークに対して新たにログインする。
【００４５】
ＣＳＲアーキテクチャは、例えば名称が“Control and Status Registers(CSR) Architecture for Microcomputer Busses"の標準IEEE1212にしたがって規定され得る。このＣＳＲアーキテクチャは、バス又はネットワークに接続されている機器がどのように応答され得るかを規定する。このＣＳＲアーキテクチャは、これらの機器がレジスタを有することを基礎にする。これらのレジスタの内容が、ネットワークを通じて読取り命令によって読取られ得、この読取り命令の値が、書込み命令によって変更され得る。このＣＳＲアーキテクチャは、一般的な64ビットのアドレス空間、及び少なくとも2 キロバイトの大きさのレジスタアドレス空間を規定する。このレジスタアドレス空間は、コードレジスタ領域（0 〜511 バイト），バス独立レジスタ領域（512 〜1023バイト）及び読取り専用記憶装置（ＲＯＭ）領域（1024〜2048バイト）に区分されている。ＣＳＲアドレス空間は、仮想であり、機器内のマイクロコントローラ又はプロセッサのアドレス空間上に転送され得る。しかしながら、多くの場合に実現可能なレジスタのうちのごく僅かなレジスタしか実行されないので、転送が自由に可能であり、かつ多くの場合に有効である。
【００４６】
レジスタ（とＲＯＭ）への読取りアクセスは、ＲＥＡＤトランザクションによって実行される。レジスタの内容は、ＷＲＩＴＥとＬＯＣＫトランザクションによって変更され得る。１つのトランザクションは、常に２つの情報，ＣＳＲリクエストとＣＳＲレスポンスから構成される。
ネットワーク上の各機器は、ＲＥＡＤ／ＷＲＩＴＥ／ＬＯＣＫトランザクションを用いてその他の各機器にアクセスできる。そのため、リクエスト部(Anfragende)が、ＣＳＲリクエストを目的の機器に送信する。このＣＳＲリクエストは、情報、特にレジスターアドレス，読取るべき又は変更すべきバイト数を有し、そして書込みリクエスト時にデータを有する。この目的の機器は、付随するＣＳＲレスポンスによって応答する。このＣＳＲレスポンスは、トランザクションの結果状態と転送されたバイトを有し、そして読取りリクエスト時にデータを有する。
【００４７】
標準IEEE 1212 は、基本的に語長が32ビットのレジスタを規定する。これに関係なく、書込みと読取りは、任意のバイト数にアクセスできる。本発明の実施の形態では、8 ビットの語長のレジスタも可能である。
ＣＲＣに関するリクエストとレスポンス、並びにリンク層のアクノリッジが保証されることによって、障害の許容範囲のグレード(Grad)が上がる。さらに、トランザクションTimeout が規定されている。レスポンスが、このトランザクションTimeout 内に送信されなければならない。さもなければ、このトランザクションが、同じトランザクション識別子によって繰返されてしまう。例えば、トランザクションTimeout が、500 msに設定される。この場合、この値は、いわゆるＳＰＬＩＴ＿ＴＩＭＥＯＵＴレジスタによって調整され得る。
【００４８】
ＷＲＩＴＥトランザクションは、ＷＲＩＴＥリクエストとそれに付随するＷＲＩＴＥレスポンスとから構成される。ＷＲＩＴＥリクエストの可能な実施形が、図１２中に示されている。llllllで示された長さが、アドレスレジスタByte＿3 とByte＿4 の内容を有するので、バイトByte＿2 内に示されているアドレスよりも小さいアドレスの２つのバイトが、このバイトByte＿2 内に示されているアドレスに続く。トランザクション識別子ttが、送信装置によって任意に選択され得、かつレスポンスに対する割当てを可能にするために使用され得る。
目的の機器が、同じトランザクション識別子ttを有するレスポンスをリクエスト部に伝送する必要がある。バイトByte＿3 内のレスポンスコード領域が、結果又は誤りの原因を送信する。ＷＲＩＴＥレスポンスの可能な実施の形態が、図１３中に示されている。レスポンスコード領域rrrrは、例えば以下の意味をもつ：
【００４９】
0003727589.tif 000006
ＲＥＡＤトランザクションは、ＲＥＡＤリクエスト及びそれに付随するＲＥＡＤレスポンスから構成される。ＲＥＡＤリクエストの可能な実施形が、図１４中に示されている。トランザクション識別子ttが、送信装置によって任意に選択され得、かつレスポンスに対する割当てを可能にするために使用され得る。バイトByte＿2 内に示された長さllllllは、リクエストパケットの長さを示す。読取るべきバイトの数は、バイトByte＿5 内に存在する。バイトByte＿3 及びByte＿4 は、アドレスレジスタを有する。
【００５０】
ＲＥＡＤレスポンスの可能な実施形が、図５中に示されている。目的の機器が、同じトランザクション識別子ttを有するレスポンスをリクエスト部に伝送する必要がある。バイトByte＿3 内のレスポンスコード領域rrrrが、結果又は誤りの原因を送信する。データが、バイトByte＿4 から続く。バイト数(Anzahl Bytes)は、バイトByte＿2 内に示された値よりも１だけ小さい。何故なら、このバイトByte＿2 内に示された値は、レスポンスコード領域Byte＿3 を一緒に算入するからである。伝送されるバイトのレスポンス情報の数は、伝送されるバイトのリクエスト情報の数よりも小さくする必要があるものの、決して大きくすべきではない。レスポンスコードrrrrの意味は、ＷＲＩＴＥトランザクションに関連するレスポンスコードrrrrの上述した意味に相当する。
【００５１】
ＬＯＣＫトランザクションは、いわゆるＲＥＡＤ／ＭＯＤＩＦＹ／Ｗｒｉｔｅトランザクションを示す。多様な構成が、このＬＯＣＫトランザクションによって可能である。ＣＯＭＰＡＲＥ／ＳＷＡＰトランザクションには特別な意味がある。このＣＯＭＰＡＲＥ／ＳＷＡＰトランザクションは、２つの入力オペレーション，比較データ及びセットデータ並びに結果値を有する。まず最初に、このＣＯＭＰＡＲＥ／ＳＷＡＰトランザクションは、リクエスト内に伝送された比較データをレジスタの実際の内容と比較する。等しい場合は、レジスタがセットデータで記述される。等しくない場合は、レジスタの内容が変更されない。各状況において、古いレジスタ値はリターン値 (Rueckgabewert)である。
【００５２】
ＬＯＣＫ命令は、より多くの機器に個々の機器の資源を一義的に割振ることを可能にする。まず最初に古いレジスタ値がＲＥＡＤトランザクションによって読取られ、引続き、レジスタがＬＯＣＫトランザクションによって所望の新しい値にセットされるときに、予め読み取られた値が比較値として使用されることによって、このことは実行される。このとき、ＲＥＡＤとＬＯＣＫ命令との間のレジスタの内容が、第三の機器によって変更された場合にだけ、ＬＯＣＫトランザクションは良好に実行される。
ＬＯＣＫトランザクションを32ビットレジスタと64ビットレジスタ上で可能にする IEEE1212 とは対照的に、ＬＯＣＫトランザクションを 8ビットと32ビットの語長に対して規定することが提唱される。ＬＯＣＫトランザクションは、ＬＯＣＫリクエストとそれに付随するＬＯＣＫレスポンスとから構成される。ＬＯＣＫリクエストの可能な実施形が、図１６中に示されている。トランザクション識別子ttが、送信装置によって任意に選択され得、かつレスポンスに対する割当てを可能にするために使用され得る。バイトByte＿2 内に示された長さllllllが、アドレス並びに比較データ及びセットデータ用のバイト数を示す点に注目する必要がある。両者は常に等しい長さにしなければならない。
【００５３】
ＬＯＣＫレスポンスの可能な実施形が、図１７中に示されている。目的の機器が、要求する機器に同じトランザクション識別子ttを有するレスポンスを送信する。上述したように、バイトByte＿3 内のレスポンスコード領域rrrrが、結果又は誤りの原因を送信する。バイトByte＿2 内の長さステートメントllllllと同じぐらいのバイトデータが、バイトByte＿4 から続く。ＬＯＣＫリクエストの構成は、ＷＲＩＴＥリクエストの構成に一致し、ＬＯＣＫレスポンスパケットの構成は、ＲＥＡＤレスポンスの構成に一致する。
ネットワークを管理するため、機器を構成するため、及び機能ユニットを制御するため、ＣＳＲレジスタが使用される。ＣＳＲアドレス領域が、そのために多数の領域に区分されている：
【００５４】
0000h-01FFh   ＣＳＲコア        バス制御に対する標準レジスタ
0200h-03FFh   バス              バスに固有のレジスタ
0400h-07FFh   ＣＳＲ- ＲＯＭ    ＣＳＲの構成
0B00h-FFFFh   ＦＣＰ            機能制御
アドレス 03FFhまでの最初の両領域は、ネットワークの管理に使用され、後で説明する。ＣＳＲ- ＲＯＭの構成と可能性も後で説明する。レジスター領域をどのようにして拡張できるかを示すため、上述した事例の記憶装置の分割において、IEC 61883 によるFunction Control Protocol （ＦＣＰ）用のレジスター領域について説明する。例えばプロトコルＡＶ／Ｃ- ＣＴＳ(Audio Video / Control - Command and Transaction Set) が、ＦＣＰによって実行される。このプロトコルＡＶ／Ｃ- ＣＴＳは、娯楽用電子機器の全ての通常の機器を制御するプロトコルを意味する。
【００５５】
ＣＳＲコア及びバスに固有のレジスタは、主にネットワークの管理に使用される。若干のレジスタが、割振られたアドレス空間内で規定される：
0003727589.tif 000007
【００５６】
両レジスタＳＴＡＴＥ＿ＣＬＥＡＲ及びＳＴＡＴＥ＿ＳＥＴは、状況表示とネットワークノードの稼動状況の制御とに使用される。このレジスタＳＴＡＴＥ＿ＣＬＥＡＲとこのＳＴＡＴＥ＿ＳＥＴは、特に：
0003727589.tif 000008
を規定する。
【００５７】
このレジスタＮＯＤＥ＿ＩＤＳは、ノードＩＤのほかにネットワークＩＤも規定するので、レジスタＮＯＤＥ＿ＩＤＳは、主に多数のネットワークとバスの管理に使用される。レジスタＲＥＳＥＴ＿ＳＴＡＲＴは、ネットワークノードの新たな初期化を可能にする。
上述したトランザクションのときと同様に、Split トランザクションは、時分割されたリクエスト情報とレスポンス情報とから成るトランザクションを意味する。このことは目的の機器に対しては、要求の実行に対する時間的な要求が機器の処理能力に適合され得るという利点がある。機器がリクエストの処理に対して最大でどのくらいの期間を必要とするかを、この機器は、ＳＰＬＩＴ＿ＴＩＭＥＯＵＴレジスタによって知らせる。それ故に、要求した機器は、どのくらいの期間レスポンスを待つ必要があるのかを知る。２番目の機能として、Time-Outが、ＳＰＬＩＴ＿ＴＩＭＥＯＵＴレジスタによって外部から変更され得る。しかしながらこの変更は、目的の機器の協力を常に前提条件とする。
【００５８】
レジスタＡＲＧＵＭＥＮＴ及びＭＥＳＳＡＧＥはオプションである。その機能は、前もって一義的に特定されていない。
提唱されたバスに関しては、さらなるレジスタ、例えばどのコネクタが使用されるかを一義的に確定するレジスタを規定すると有益である：
小型コネクタ用の          プラグレジスタ
ＳＣＡＲＴコネクタ用の    プラグレジスタ
構成ＲＯＭの役割は、機器をその静的な特性に関して記述することである。一方では各機器が一義的に身元確認され得るGlobally Unique ID（ＧＵＩＤ）、他方では機器の特性の記述がこれに属する。両情報は一緒に、行おうとするホットプラグアンドプレイをまず可能にする。
構成ＲＯＭは、クワドレッツ(Quadlets)とも呼ばれる複数の32ビット入力部から構成される。このＲＯＭ領域は、例えば図１８中に示すように２つの部分領域、バス情報ブロック(Bus Info Block)とルートディレクトリ(Root Directory)に区分されている。このルートディレクトリは、システムを記述した情報を有するさらなるリストを一般に有する。
【００５９】
バス情報ブロックの最初の語Ｗ１は、以下のパラメータを有する：
Info-Length   クワドレッツ内で測定されたバス情報ブロックの長さ
CRC-Length    以下のＣＲＣによって保護されているクワドレッツの数
CRC           （上述した）16ビットＣＲＣ
語Ｗ２は、ＡＳＣＩＩコード、例えばＧＲＬ１でコード化されたバス標準の名前を有する。語Ｗ３は、バスに固有であり、必要に応じて規定され得る。少なくとも１つのmax ＿rec 領域がなくてはならない。このmax ＿rec 領域は、情報の最大に可能な長さを規定する。このmax ＿rec 領域は、クワドレッツＷ３の２番目のバイト内に含まれてもよい。４番目と５番目の語Ｗ４とＷ５は、40ビットの機器番号から続く24ビットの製造業者識別子から成るGlobally Unique IDを有する。
【００６０】
全てのその他のディレクトリの構成のように、ルートディレクトリの構成は、IEEE 1212 におけるように構成できる。各ディレクトリが、32ビットのディレクトリヘッダＷ６によって開始する。このディレクトリヘッダＷ６は、２つの16ビットの入力部から成る。これらの入力部のうちの最初の入力部（Root-Length ）は、ディレクトリ情報を有する次のクワドレッツの数を示す。そして、２番目の入力部（Root-CRC）は、ディレクトリに関するＣＲＣである。
図20中に示したように、各ディレクトリ入力部Ｗｎは、32ビット長であり、型（Typ ）用の２ビット，符号（Schluessel）用の６ビット及び数値（Wert）用の24ビットに区分されている。24ビット以下の情報が、この領域Wertの24ビット内に直接ファイルされる。Typ は、このときに00にセットされている。例えばテキストのようにより長いデータは、直接アドレス付けされる。この場合、領域Wertが、実際のデータに対してクワドレッツ内にオフセットを有する。このとき、Typ は、01にセットされている。タイプＬＥＡＦ，01にセットされたTyp 及びＤＩＲＥＣＴＯＲＹ，11にセットされたTyp は、下層リスト（Unterverzeichnissen ）を作成することによって情報の構造化された保管を可能にする。ＬＥＡＦでは、領域Wertはリーフディレクトリに対してオフセットを有する。ＤＩＲＥＣＴＯＲＹでは、領域Wertはディレクトリに対してオフセットを有する。
【００６１】
６ビット長領域の鍵に対して可能な符号の大部分が一定にプリセットされている（IEEE 1212 ）一方で、８個の鍵が一定でない。
本発明は、これまでにマルチメディア機器に関連して特に娯楽用電子機器を説明した。しかしながら、その他の機器が、上述したデータパケットの評価に対して使用できる適切なマイクロコントローラ又はプロセッサによって任意に処理できるならば、これらのその他の機器も、説明したバスに対して稼動できることは明らかである。
【図面の簡単な説明】
【図１】  マルチメディア機器に関するデータを制御し交換するためのシステム用の階層モデルの原理図である。
【図２】  マルチメディア機器に関するデータを制御し交換するためのシステムの原理ブロック図である。
【図３】  マルチメディア機器で使用されるプロセッサ用の起動部の実施の形態を示す。
【図４】  マルチメディア機器で使用されるプロセッサ用の起動部の実施の形態を示す。
【図５】  マルチメディア機器で使用されるプロセッサ用の起動部の実施の形態を示す。
【図６】  基本データパケットの構造に関する実施の形態を示す。
【図７】  異なるデータパケットの構造に関する実施の形態を示す。
【図８】  異なるデータパケットの構造に関する実施の形態を示す。
【図９】  データパケットに対するタイミングエラーの影響を示す。
【図１０】  異なるデータパケットの構造に関する実施の形態を示す。
【図１１】  異なるデータパケットの構造に関する実施の形態を示す。
【図１２】  異なるデータパケットの構造に関する実施の形態を示す。
【図１３】  異なるデータパケットの構造に関する実施の形態を示す。
【図１４】  異なるデータパケットの構造に関する実施の形態を示す。
【図１５】  異なるデータパケットの構造に関する実施の形態を示す。
【図１６】  異なるデータパケットの構造に関する実施の形態を示す。
【図１７】  異なるデータパケットの構造に関する実施の形態を示す。
【図１８】  配列記憶装置の構成に関する実施の形態を示す。
【図１９】図１８の配列記憶装置用の記憶ワードの構成の実施の形態を示す。
【図１】
0003727589.tif 000009
【図２】
0003727589.tif 000010
【図３】
0003727589.tif 000011
【図４】
0003727589.tif 000012
【図５】
0003727589.tif 000013
【図６】
0003727589.tif 000014
【図７】
0003727589.tif 000015
【図８】
0003727589.tif 000016
【図９】
0003727589.tif 000017
【図１０】
0003727589.tif 000018
【図１１】
0003727589.tif 000019
【図１２】
0003727589.tif 000020
【図１３】
0003727589.tif 000021
【図１４】
0003727589.tif 000022
【図１５】
0003727589.tif 000023
【図１６】
0003727589.tif 000024
【図１７】
0003727589.tif 000025
【図１８】
0003727589.tif 000026
【図１９】
0003727589.tif 000027