(57)【特許請求の範囲】
【請求項１】
画像形成部材が配置された第一の基板と、電子放出素子が配置された第二の基板との間に配置されるスペーサの製造方法であって、
ガラス母材を用意するステップと、
前記ガラス母材をヒータに向けて速度ｖ1で送り、前記ガラス母材の一部を前記ヒータにより加熱しながら、加熱されたガラス母材を当該ヒータから遠ざける方向に前記速度ｖ1より大きな速度ｖ2で引っ張り、引き伸ばすステップと、
引き伸ばしたガラス母材を所望の長さに切断する切断ステップと、
前記切断ステップで作成したスペーサ基体の、前記ガラス母材の引っ張り方向に沿って形成された端面に、導電性材料が分散または溶解した液体を塗布する塗布ステップと、
前記スペーサ基体に塗布された液体を加熱し、該スペーサ基体の端面に電極を形成するステップと、
を有することを特徴とするスペーサの製造方法。
【請求項２】
前記速度ｖ1とｖ2のそれぞれの方向が実質的に等しいことを特徴とする請求項１に記載のスペーサの製造方法。
【請求項３】
前記切断ステップは、前記加熱の後に前記ガラス母材が冷却された状態で行なわれることを特徴とする請求項１に記載のスペーサの製造方法。
【請求項４】
前記速度ｖ1とｖ2の方向に対して実質的に垂直な面における、前記ガラス母材の断面の面積をＳ１、前記引き伸ばされたガラス母材の断面の面積をＳ２とした時に、
Ｓ２／Ｓ１＝ｖ1／ｖ2
の関係を満たすことを特徴とする請求項２に記載のスペーサの製造方法。
【請求項５】
前記ガラス母材の断面と、前記引き伸ばされたガラス母材の断面とが相似形であることを特徴とする請求項２又は４に記載のスペーサの製造方法。
【請求項６】
前記ｖ2とｖ1との比（ｖ1／ｖ2）は、１／１０以上１／１００００以下であることを特徴とする請求項１乃至５のいずれか１項に記載のスペーサの製造方法。
【請求項７】
前記ｖ2とｖ1との比（ｖ1／ｖ2）は、１／１００以上１／１００００以下であることを特徴とする請求項１乃至５のいずれか１項に記載のスペーサの製造方法。
【請求項８】
前記塗布ステップでは、
前記切断ステップで作成したスペーサ基体の端面を導電性材料が分散又は溶解した液体に浸漬させ、該スペーサ基体の端面に前記液体を付与することを特徴とする請求項１に記載のスペーサの製造方法。
【請求項９】
前記導電性材料が分散又は溶解した液体は、その粘度が１０ｃｐｓ以上であることを特徴とする請求項８に記載のスペーサの製造方法。
【請求項１０】
前記導電性材料が分散又は溶解した液体は、その粘度が１００ｃｐｓ以上であることを特徴とする請求項８に記載のスペーサの製造方法。
【請求項１１】
前記導電性材料が分散又は溶解した液体は、その粘度が１０００ｃｐｓ以上であることを特徴とする請求項８に記載のスペーサの製造方法。
【請求項１２】
前記切断ステップで作成したスペーサ基体の表面に、前記電極よりも高抵抗な膜を形成するステップを更に有することを特徴とする請求項１に記載のスペーサの製造方法。
【請求項１３】
画像形成部材が配置された第一の基板と、電子放出素子が配置された第二の基板と、該第一および第二の基板との間に配置したスペーサとを有する画像形成装置の製造方法であって、
前記スペーサが請求項１乃至１２のいずれか１項に記載の製造方法で製造されることを特徴とする画像形成装置の製造方法。
【請求項１４】
更に、前記スペーサ基体に形成された電極を前記第一の基板または第二の基板に当接させるステップを有することを特徴とする請求項１３に記載の画像形成装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一対の基板間を支持するスペーサの製造方法および、前記スペーサを用いた画像形成装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記す）、などが知られている。
【０００３】
表面伝導型放出素子としては、例えば、M.I.Elinson,Radio Eng.Electron Phys.,10,1290,(1965)や、後述する他の例が知られている。
【０００４】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によるもの［G.Dittmer: "Thin Solid Films",9,317(1972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M.Hartwell and C.G.Fonstad: “IEEETrans.ED Conf.”,519(1975)］や、カーボン薄膜によるもの［荒木久  他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００５】
これらの表面伝導型放出素子の素子構成の典型的な例として、図２０に前述のM.Hartwellらによる素子の平面図を示す。同図において、３００１は基板で、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。この導電性薄膜３００４に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍｍ］に設定されている。尚、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００６】
M.Hartwellらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。即ち、通電フォーミングとは、導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜３００４の一部には亀裂が発生する。この通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、亀裂付近において電子放出が行われる。
【０００７】
ＦＥ型の例としては、例えば、W.P.Dyke ＆ W.W.Dolan,“Field emission”, Advance in Electron Physics, 8, 89 (1956)や、或は、C.A.Spindt, "Physical properties of thin-film field emission cathodes with molybdenium cones", J.Appl.Phys., 47, 5248 (1976)などが知られている。
【０００８】
このＦＥ型の素子構成の典型的な例として、図２１に前述のC.A.Spindtらによる素子の断面図を示す。同図において、３０１０は基板で、３０１１は導電材料よりなるエミッタ配線、３０１２はエミッタコーン、３０１３は絶縁層、３０１４はゲート電極である。本素子は、エミッタコーン３０１２とゲート電極３０１４の間に適宜の電圧を印加することにより、エミッタコーン３０１２の先端部より電界放出を起こさせるものである。
【０００９】
また、ＦＥ型の他の素子構成として、図２１のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【００１０】
また、ＭＩＭ型の例としては、例えば、C.A.Mead, "Operation of tunnel-emission Devices", J.Appl.Phys., 32,646 (1961)などが知られている。
【００１１】
ＭＩＭ型の素子構成の典型的な例を図２２に示す。同図は断面図であり、図において、３０２０は基板で、３０２１は金属よりなる下電極、３０２２は厚さ１００オングストローム程度の薄い絶縁層、３０２３は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極３０２３と下電極３０２１の間に適宜の電圧を印加することにより、上電極３０２３の表面より電子放出を起こさせるものである。
【００１２】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【００１３】
このため、冷陰極素子を応用するための研究が盛んに行われてきている。
【００１４】
例えば、表面伝導型放出素子は、冷陰極素子の中でも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本願出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００１５】
また、表面伝導型放出素子の応用については、例えば画像表示装置（ディスプレイ）、画像記録装置などの画像形成装置や、荷電ビーム源等が研究されている。
【００１６】
特に、画像表示装置への応用としては、例えば本願出願人による米国特許５，０６６，８８３号や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子との衝突により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても自発光型であるためバックライトを必要としない点や、視野角が広い点が優れているといえる。
【００１７】
また、ＦＥ型を多数個ならべて駆動する方法は、例えば本願出願人による米国特許４，９０４，８９５号に開示されている。また、ＦＥ型を画像表示装置に応用した例として、例えば、R.Mayerらにより報告された平板型の画像表示装置が知られている。［R.Meyer:"Recent Development on Microtips Display at LETI",Tech.Digest of 4th Int.Vacuum Microelectronics Conf.,Nagahama,pp.6〜9(1991)］
また、ＭＩＭ型を多数個並べて画像表示装置に応用した例は、例えば本願出願人による特開平３−５５７３８号公報に開示されている。
上記のような電子放出素子を用いた画像形成装置のうちで、奥行きの薄い平面型画像表示装置は省スペースかつ軽量であることから、ブラウン管型の画像表示装置に置き換わるものとして注目されている。
【００１８】
そして、上記のような電子放出素子をマトリクス状に配設した電子源を気密容器内に収容した平面型の画像表示装置（フラットパネルディスプレイ）が提案されている。この気密容器は、蛍光体が配置されたフェースプレートと、電子源が配置されたリアプレートとを対向させ、周囲をシールすることにより構成される。そして、気密容器の内部は１０のマイナス６乗[torr]程度の真空に保持される。従って、この画像表示装置の表示面積が大きくなるに従って、この気密容器内部と外部の気圧差によるリアプレート及びフェースプレートの変形、或は破壊を防止するための手段が必要となる。そこで従来は、比較的薄いガラス板からなる大気圧に耐えるための構造支持体（スペーサ或はリブと呼ばれる）が、前述のリアプレートとフェースプレートとの間に設けられている。
【００１９】
画像形成装置を構成する一対の基板間に配するスペーサの製造方法としては、例えば米国特許第４９２３４２１号、米国特許第５０６３３２７号、米国特許第５２０５７７０号、米国特許第５２３２５４９号、米国特許第５４８６１２６号、米国特許第５５０９８４０号、米国特許第５７２１０５０号、欧州公開第０７２５４１６号、欧州公開第０７２５４１７号、欧州公開第０７２５４１８号、欧州公開第０７２５４１９号等に開示されている。
【００２０】
【発明が解決しようとする課題】
しかしながら、以上説明したスペーサを用いた画像形成装置、フラットパネルディスプレイなどにおいては、以下のような問題点があった。
【００２１】
第１に、スペーサ近傍の電子放出素子から放出された電子の一部がスペーサに当たることにより、或は放出された電子の作用によりイオン化したイオンがスペーサに付着することにより、スペーサの帯電を引き起こす可能性がある。このスペーサの帯電により電子放出素子から放出された電子はその軌道を曲げられ、フェースプレートに設けられた蛍光体上の正規な位置とは異なる場所に到達し、スペーサ近傍の画像がゆがんで表示されてしまう。
【００２２】
第２に、電子放出素子から放出された電子を加速するために、リアプレートとフェースプレートとの間には数百Ｖ以上の高電圧：Ｖa（例えば、１ｋＶ／ｍｍ以上の高電界）が印加されるため、スペーサの表面での沿面放電が懸念される。特に上記のようにスペーサが帯電している場合は、放電が誘発される可能性がある。
【００２３】
これらの問題点を解決するために、スペーサに微小電流が流れるようにして帯電を除去する提案がなされている（特開昭５７−１１８３５５号公報、特開昭６１−１２４０３１号公報）。そこでは絶縁性のスペーサ基体の表面に高抵抗膜を形成することによりスペーサ表面に微小電流が流れるようにしている。ここで用いられている高抵抗膜は酸化スズ、或は酸化スズと酸化インジウム混晶薄膜や金属膜である。
【００２４】
しかし、画像の種類によっては、電子放出のデューティの大きい場合、上記高抵抗膜による帯電を除去する方法だけでは画像のゆがみの低減が不十分であることがあった。この問題は、高抵抗膜と上下基板、即ち、フェースプレート（以下ＦＰ）およびリアプレート（以下ＲＰ）との間の電気的接合が不十分であり、その接合部付近に帯電が集中することが要因として考えられる。
【００２５】
この点を解決するために、図２３に示すように、絶縁性のスペーサ基体２１の、フェースプレート１７及び或はリアプレート１１と当接する端面および側面に、前記高抵抗膜２２よりも低抵抗な膜（電極）２５を配置することが提案されている。これにより、上下基板１７，１１と、高抵抗膜２２との電気的コンタクトを確保することができる。図２３には、上記構成のうち、フェースプレート１７およびリアプレート１１と当接する端面および該端面に接する側面に、前記低抵抗膜（電極）２５を配置した例を示した。また、図２３はリアプレート１１の平面に対して垂直方向の断面のうち、スペーサを含む平面で切断した時の断面図である。
【００２６】
一方、高抵抗膜２２を施さずに、前記Ｖaを低く設定したり、絶縁性のスペーサ基体２１の側面の形状を制御することにより、絶縁体が真空中に露出したスペーサにおいても、上記第一および第二の問題は、抑制することができる場合もある。しかし、この場合においても、絶縁性スペーサ基体２１の端面の電位が定まっていない場合には、放出された電子の軌道を変動させる場合がある。そのため、図２７に示すように、絶縁体のスペーサ２１をフェースプレート１７とリアプレート１１との間に配置する場合においても、すくなくともスペーサ２１の一方の端面には、電極（低抵抗膜）２５を配置することが必要となる。
【００２７】
尚、図２３のスペーサ基体２１が平板状であった場合のＡ−Ａ断面を模式的に図２４に示す。また、図２３、図２７の円で囲ったスペーサ２０のＲＰ側端部Ｂを拡大した模式図を図２５に示す。尚、図２５においては、説明の簡略化のために、高抵抗膜をスペーサ基体２１の表面に施していない場合を示している。また、図２６は、スペーサ基体２１が平板状であった時の、スペーサ基体２１の斜視図を模式的に示したものである。また、図３１は、スペーサ基体２１が円柱状であった場合の斜視図を示している。スペーサ基体が円柱状であった場合には、円柱の直径Ｒが、平板状のスペーサ基体の長さＬおよび厚みＤに相当する。
【００２８】
尚、本願では、「スペーサ」という言葉と、「スペーサ基体」という言葉を使い別けている。図２３などに示すように、表面に何らかの被膜（例えば前述の高抵抗膜２２や低抵抗膜２５）が施されるものを「スペーサ基体」と呼ぶ。一方、「スペーサ」とはフェースプレート１７とリアプレート１１との間を支持するために配置される部材の総称であり、少なくとも、前記スペーサ基体と前記低抵抗膜（電極）とを有する。
【００２９】
スペーサの端面に金属、又は導電率の高い材料を形成することが、特開平８−１８０８２１号公報、米国特許第5561343号（IBM：96/10/1登録）、米国特許第5614781号、米国特許第5675212号、米国特許第5746635号、米国特許第5742117号、米国特許第5777432号、国際公開WO94/18694A、国際公開WO96/30926A、国際公開WO98/02899A、国際公開WO98/03986A、国際公開WO98/28774A、などに開示されている。
【００３０】
上記した公報には、スペーサの端面に金属、又は導電率の高い材料を形成する方法として、スパッタ成膜、抵抗加熱蒸着、塗布、ディッピング、印刷等の様々な手法によるものが開示されている。
【００３１】
上記形成方法の中でも、塗布、ディッピング、印刷などのように、液体をスペーサ基体に付与し焼成する手法（液相形成法）は、簡便で安価に上記低抵抗膜（電極）２５を形成できるので好ましい。
【００３２】
しかしながら、上記低抵抗膜（電極）２５を前述したスペーサ基体２１に形成する際に、上記液相形成法を単に用いた場合には、以下に示す問題が生じる場合があった。
【００３３】
即ち、上記液相形成法を用いると、低抵抗膜（電極）２５の成膜状態には、スペーサ基体２１の表面形状に対する依存性が顕著に現れてしまう。
【００３４】
特に、スペーサ基体２１の形状が、図２６や図３１に示した様に、角部がほぼ直角であった場合には、上記角部での低抵抗膜（電極）２５の形成が不十分になる場合があった。具体的に言えば、成膜時に、前記角部で、低抵抗膜（電極）２５の膜厚が薄くなり、その結果、高抵抗膜の一部、或は絶縁体のスペーサ基体２１が露出してしまう場合があった。その結果、スペーサとＲＰ及び又はＦＰとの当接部近傍での電子軌道が、所望の軌道からずれてしまう場合があった。
【００３５】
本発明は上記課題に鑑みてなされたもので、上述した問題が生じないような、スペーサ基体の構造、該スペーサ基体の製造方法、及び前記スペーサを用いた画像形成装置の製造方法を提供することを目的とする。
【００３６】
【課題を解決するための手段】
上記目的を達成するために本発明のスペーサの製造方法は以下のような工程を備える。即ち、
画像形成部材が配置された第一の基板と、電子放出素子が配置された第二の基板との間に配置されるスペーサの製造方法であって、
ガラス母材を用意するステップと、
前記ガラス母材をヒータに向けて速度ｖ1で送り、前記ガラス母材の一部を前記ヒータにより加熱しながら、加熱されたガラス母材を当該ヒータから遠ざける方向に前記速度ｖ1より大きな速度ｖ2で引っ張り、引き伸ばすステップと、
引き伸ばしたガラス母材を所望の長さに切断する切断ステップと、
前記切断ステップで作成したスペーサ基体の、前記ガラス母材の引っ張り方向に沿って形成された端面に、導電性材料が分散または溶解した液体を塗布する塗布ステップと、
前記スペーサ基体に塗布された液体を加熱し、該スペーサ基体の端面に電極を形成するステップとを有することを特徴とする。
【００３７】
この製造方法によれば、角部が円弧状のスペーサ基体を、簡易で、安価に、そして大量に形成することができる。
【００４３】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００４４】
本実施の形態では、図２５に示した様にスペーサ基体２１の端面と側面に低抵抗膜（電極）２５を液相形成法を用いて形成する。
【００４５】
本実施の形態に係る低抵抗膜（電極）２５は、その抵抗値として、１０の７乗［Ω／□］以下であることが望ましい。
【００４６】
そして、本実施の形態によれば、液相形成法において、更に、以下の▲１▼およびまたは▲２▼の態様を採ることにより、スペーサ基体２１の端面および側面に形成する低抵抗膜（電極）間の良好な膜の連続性を確保することができる。
【００４７】
即ち、
▲１▼ スペーサ基体として、ＦＰ及び又はＲＰと当接する端部が円弧状或はテーパ状であるものを用いる。
▲２▼ 液相形成法として、後述する浸漬転写法（ディッピング）を用いる際に、導電性材料を含有する液体として、その粘度が１０ｃｐｓ以上であるものを用いる。
【００４８】
尚、本実施の形態において、液相形成法とは、前記低抵抗膜２５を構成する導電性材料が分散または溶解した液体をスペーサ基体２１の端部（端面および側面）に塗布し、加熱焼成することで低抵抗膜（電極）とする工程を指す。
【００４９】
まず、上記▲１▼の態様について、以下に説明する。
【００５０】
前述したように、図２５や図２６及び図３１などに示した、角が直角又は鋭角なスペーサ基体２１の端部に、液相形成法を用いて低抵抗膜（電極）２５を形成すると、上記角部での低抵抗膜２５の形成が不十分になる場合があった。
【００５１】
そこで、本願発明者らは鋭意努力の末、この角部を図３（ａ）〜（ｄ）などにその断面図を示すように、鈍角なものとすることで、前述した課題が解決されることを見出した。
【００５２】
図３は、本実施の形態に好適なスペーサ基体２１の端部（図３（ａ）〜（ｄ））及び、上記スペーサ端部に低抵抗膜（電極）２５を被膜した状態を示す模式図（図３（ｅ）〜（ｈ）である。尚、図３におけるスペーサ端部も、図２５に示したスペーサの端部と同様にリアプレート（あるいはフェースプレート）平面に対して垂直方向に切った断面のうち、スペーサを含む平面で切断した時の断面図である。また、スペーサ基体が、図２６に示した様に平板状である場合には、図３、図４、図２３、図２５及び図２７における断面図は、スペーサ基体の厚みがＤ（最小）である箇所での断面図を指す。さらには、スペーサ基体２１が、図３１の様に柱状である場合には、スペーサ基体２１の端面の中心を含む平面で切断した時の断面図に相当する。
【００５３】
上記▲１▼の要件を換言すれば、スペーサ基体２１の表面積のうちの、低抵抗膜（電極）２５で被覆された部分の表面積を、角がほぼ直角なスペーサ基体２１（図２５や図２６など）よりも、小さくすることにより解決される。また、さらに、スペーサの組み立て精度を確保する観点、及び、ＦＰ１７および或いはＲＰ１１と低抵抗膜（電極）２５との電気的接続を確実にする観点からは、スペーサ基体の端面（ＦＰまたはＲＰの平面に対して略平行な面）の面積を確保する必要がある。
【００５４】
以上の要件から、スペーサ基体２１の端部の形状としては以下の式（１）を満足することが望ましい。
【００５５】
即ち、
（ｔ^2＋４×ｈ^2）＜ｓ^2＜（ｔ＋２ｈ）^2        …式（１）
である。ここで「^2」は、２乗を示しており、例えば「ｔ^2」はｔの２乗を示している。また、ｔ，ｓ，ｈのそれぞれは、
ｔ：上記したスペーサ基体の断面図（図４）において、スペーサ基体２１のうち、低抵抗膜２５が被覆されている部分の厚さの最大値である。尚、この厚さとは、ＦＰまたはＲＰと略平行な面でスペーサ基体を切断した際の断面における最小の間隔である。
【００５６】
ｈ：上記したスペーサ基体の断面図（図４）において、低抵抗膜２５の高さに近似される。より厳密には、スペーサ基体２１の端面から、リアプレート（またはフェースプレート）平面に対して垂直方向における低抵抗膜２５の長さ（＝高さ）である。
【００５７】
ｓ：低抵抗膜２５の断面内周長を意味する。これは、上記した断面図（図４）において、低抵抗膜２５が形成された部分における、スペーサ基体２１の表面の長さである。
【００５８】
上記した要件を満たす端部形状を得るための具体的な手法としては、如何なる手段を用いてもよい。
【００５９】
一例としては、図２６に示したような平板状のスペーサ基体２１を用いる場合には、まず、スペーサ基体と同一の厚み：Ｄをもつ、図２８に示すようなガラス板（母材）２８１から、スペーサ基体の母材（以下「スペーサ母材」と呼ぶ）２８２をダイアモンドカッタなどで切断することで切り出す。上記切り出しにより、図２６と同様に厚みＤ、高さＨ、長さＬのスペーサ母材２８２が得られる。
【００６０】
そして、スペーサ母材２８２の角に対して、図３（ａ）〜（ｄ）に示した様な端部処理を行う。この端部処理は、具体的には、円弧状にする処理（図３（ｄ））、又はテーパ状（角を平面状）にする処理（図３（ａ）〜（ｃ））によりスペーサ母材の角部から鋭角な部分を除去する処理である。このように端部処理を行うことで、スペーサ母材の角部が鈍角なものになる。この端部処理の具体的手段としては、サンドブラスト、レーザースクライブ、ウォーターブラスト、スクライブカット、研磨、弗酸等によるケミカルエッチング処理等を用いることができる。
【００６１】
スペーサ母材２８２の角の円弧状処理（図３（ｄ））において、曲率半径ｒの範囲は、スペーサ母材２８２の厚みＤに対して、Ｄ／２以下が好ましい。更に、好ましくは、上記曲率半径ｒは、（Ｄ×１／１００）以上であれば、低抵抗膜（電極）２５の連続性と、スペーサの組み立て精度を満足することが可能となる。上記Ｄは、好ましくは、１０μｍから５００μｍであり、更には２０μｍから２００μｍがより好ましい。従って、上記曲率半径ｒは、０．１μｍ以上２５０μｍ以下が好ましく、更には、０．２μｍ以上１００μｍ以下がより好ましい。
【００６２】
尚、図３（ａ）〜（ｄ）は、本発明の実施の形態に適用可能なスペーサの断面形状の一例を示す図である。図３（ａ），（ｂ）は、スペーサ母材２８２の角を１方向に面取りした形状を示している。また、図３（ｃ）は２方向に面取りした形状を示し、図３（ｄ）は円弧状にした場合を示している。更に図３（ｅ）〜（ｈ）のそれぞれは、図３（ａ）〜（ｄ）のそれぞれに対応して形成された低抵抗膜（電極）２５の一例を示している。
【００６３】
また、材料がガラスであり、図２６に示したような平板状であり、かつ、端部が図３（ｄ）のようなスペーサ基体２１を形成する場合には、図２８に示した切り出しによる方法よりも、後述する加熱延伸法が好ましく適用される。このような加熱延伸法によれば、上記したスペーサ母材２８２の作成と端面処理（角部が上記曲率を有するような形状への加工）が同時に行える。
【００６４】
加熱延伸法の一例を、図５および、図３０に示す装置を用いて以下に説明する（工程ＡからＣ）。図３０は、図５の装置をより具体的に示したものである。
（工程Ａ）まず、ガラス板（母材）５０１を用意する。このとき、最終的に得ようとするスペーサ基体２１の断面積をＳ２、ガラス板（母材）５０１の断面積をＳ１とした場合に、Ｓ１，Ｓ２は、（Ｓ２／Ｓ１）＜１を満たす。
【００６５】
尚、上記「断面」とは、図３０における速度ｖ1又はｖ2の方向成分に対して垂直な平面で、ガラス板（母材）５０１及びスペーサ基体２１を切ったときの断面を指す。
（工程Ｂ）次に、上記工程Ａで用意したガラス板（母材）５０１の両端を固定し、その長手方向の一部を加熱手段（ヒータ）５０２により加熱するとともに、一方の端部をヒータ５０２方向に速度ｖ1で、第一の送り手段（例えばローラ）５０４により加熱手段に向けて送り出す。同時に、もう一方の端部を、速度ｖ2で、第二の送り手段（例えば延伸ローラ）５０３により加熱手段５０２からガラス板（母材）５０１を引き出す。この第一の送り手段５０４、加熱手段（ヒータ）５０２と第二の送り手段５０３により、ガラス板（母材）５０１が加熱されながら引き伸ばされる。
尚、速度ｖ2の方向は、速度ｖ1の方向と実質的に同一である。このため、速度ｖ1及びｖ2は、速さと考えて問題がない。そして、このとき、これら速度ｖ1、ｖ2は、（Ｓ２／Ｓ１）＝（ｖ1／ｖ2）を満たすものとすることが好ましい。そして、ｖ2／v１の値は、１０以上１００００以下が好ましく、さらには、１００以上１００００以下が特に好ましい。
【００６６】
このときの加熱手段（ヒータ）５０２の加熱温度はガラスの種類、加工形状によるが、ガラス板（母材）５０１の軟化点以上の温度が好ましく、具体的には５００〜７００℃とすることが好ましい。
【００６７】
上記各条件を満たすことで、前述の好ましい曲率半径ｒの角部をもつ断面が得られる。
【００６８】
また、送り手段５０４，５０３としては、ローラなどの回転体や、複数の回転体により回転するベルトを前記スペーサ基体２１およびガラス板（母材）５０１に接触させて搬送するものが好ましい。
（工程Ｃ）次に、上記工程Ｂにより、延伸されたガラス板（母材）５０１を十分に冷却した後、引き伸ばされたガラス板（母材）５０１を、切断手段５０４により所望の長さに切断して、スペーサ基体２１を作成する。上記冷却温度は簡易には、室温である。
【００６９】
以上の工程ＡからＣにより、前述の好ましい曲率半径ｒの角部をもつスペーサ基体２１が得られる。
【００７０】
また、上記工程Ａで用意するガラス板（母材）５０１の断面形状を、予め図３（ｄ）に示した形状の端部（角）に形成しておくことが特に好ましい。このようにすれば、上記工程ＡからＣを経ることにより、工程Ａで用意されたガラス板（母材）５０１の断面と相似形状のスペーサ基体２１が簡易に形成できる。そのため、上述した速度ｖ1とｖ2の比を適宜設定することにより、ガラス板（母材）５０１の曲率半径を任意に縮小したスペーサ基体２１を再現性良く得ることができる。
【００７１】
従って、上記した加熱延伸法を用いれば、スペーサ基体２１に要求される微少な曲率半径を直接加工する必要がない。換言すれば、上記曲率半径を拡大した状態で加工することができるので、簡易に、精度良くスペーサ基体２１の角部の微少な曲率半径を得ることができる。
【００７２】
また、上記加熱延伸法においては、図３０または図５に示したように、送り出し手段５０４，５０３は、図２６で規定するところの、スペーサ基体２１及びガラス板（母材）５０１の側面（長さ方向の側面）に配置することが望ましい。これは、前述の速度ｖ1或はｖ2でスペーサ基体２１およびガラス板（母材）５０１を搬送／延伸する際に、より安定性が高く、高精度に速度制御ができるためである。また、送り出し手段５０４，５０３は、それぞれが、図３０または図５に示したように、スペーサ基体２１およびガラス板（母材）５０１の側面（長さ方向の側面）を挟むような一対の送り出し手段からなることが好ましい。また、送り出し手段としては、図３０に示す、回転することで、スペーサ基体２１およびガラス板（母材）５０１を搬送する手段が簡易で好ましいが、特にこれに限定されるものではない。
【００７３】
以上説明した、各手法により得られた、上記式（１）で規定した端面形状をもつスペーサ基体２１に対して、液相形成法（例えば後述する浸漬転写法）を用いて、低抵抗膜（電極）２５を形成することにより、スペーサ基体２１の角を、低抵抗膜（電極）２５で十分に被覆することができる。
【００７４】
特に、前述した加熱延伸法を用いてスペーサ基体２１を作成する場合は、上記工程Ｃにより、所望の長さＬに切断した後に、液相形成法（例えば後述する浸漬転写法）を用いて、低抵抗膜（電極）２５を形成することが望ましい。これは、液相形成法（例えば後述する浸漬転写法）を用いて、低抵抗膜（電極）２５を形成しようとする際に、スペーサ基体２１の取扱いが容易で簡便なためである。
【００７５】
尚、もちろん上記工程ＡからＣにより、前述したスペーサ母材２８２を形成し、更に前述した端面処理を行うことによりスペーサ基体２１を作成することもできる。
【００７６】
次に、前記▲２▼の方法について説明する。
▲２▼前記液相形成法の中で、下記の浸漬転写法（ディッピング）を用いる場合には、導電性材料を分散、或は溶解した液体として、その粘度が１０ｃｐｓ以上であることが好ましい。これにより、スペーサ基体の角が低抵抗膜（電極）２５で十分に被覆することができる。前記液体の粘度は、より好ましくは１００ｃｐｓ以上、更に好ましくは１０００ｃｐｓ以上の粘度であることが望ましい。
【００７７】
この方法によれば、前述したスペーサの端面処理を行わなくとも、スペーサ基体２１の角がほぼ直角なものに対しても、低抵抗膜（電極）２５を十分に被覆することができる。
【００７８】
もちろん、上記▲１▼に示した方法により作成したスペーサ基体２１に、上記した浸漬転写法（ディッピング）により低抵抗膜（電極）２５を形成する方法を用いることも好ましい。
【００７９】
ここで、本実施の形態に係る浸漬転写法（ディッピング）の一例を図２（ａ）〜（ｅ）を用いて説明する。尚、図２は、スペーサ基体の側面から見た図である。
即ち、本実施の形態に係る浸漬転写法（ディッピング）とは、
（Ａ）低抵抗膜２５を構成する導電性材料を分散あるいは溶解した液体２００２を基板２００１上に展開し、塗工する工程（図２（ａ）,（ｂ））と、
（Ｂ）前記スペーサ基体２１（図２では２１に相当）の端部を、上記基板２００１上に展開した液体２００２に接触させ浸漬させる工程（図２（ｃ）、（ｄ）)と、
（Ｃ）液体２００２を展開した基板２００１から、前記スペーサ基体２１（図２では２１に相当）を引き離し、液体２００２を転写させる工程（図２（ｅ）)と、
（Ｄ）スペーサ基体２１（図２では２１に相当）に転写した液体２５を加熱することで、低抵抗膜（電極）２５を形成する工程と、
を有する方法である。
【００８０】
なお、本実施の形態においては、前記低抵抗膜２５を構成する導電性材料を分散あるいは溶解した液体を、「塗工液」と呼ぶ場合もある。
【００８１】
この浸漬転写法（ディッピング）によれば、簡便にスペーサ基体２１の端面と側面に同時に低抵抗膜（電極）２５を形成することができる。
【００８２】
尚、前記浸漬転写法（ディッピング）の塗工液の展開手段としては、バーコートもしくはドクターブレードによる引き延ばし展開方法、或は、スピンコートによる展開方法を用いることを可能である。
【００８３】
また、展開される基板２００１は必ずしも平面でなく、図２９に示す様に、基板２９１上に前記塗工液２９３を溜めるための溝２９２が形成されていても良い。
【００８４】
更には、当該塗工液にスペーサ基体２１を接触させた後、引き離す転写工程においては、スペーサ基体２１を展開面に降下させることも可能であるし、逆にスペーサ基体２１に展開液面を降下させて接触させることも可能である。
【００８５】
以上説明した、▲１▼およびまたは▲２▼の方法を用いることにより、簡易でかつ安価な液相形成法を用いた際に、スペーサ基体２１の角に、低抵抗膜（電極）２５を十分に被覆することができる。
【００８６】
一方、スペーサ基体２１の側面に形成された低抵抗膜２５の角部が図２４、３２（ａ）に示した様に直角または鋭角になっていると、その部分に電界が集中しやすくなる。そのため、場合によっては、上記角部を起点とした放電が起こる場合がある。
【００８７】
そこで、上記▲１▼およびまたは▲２▼の方法により低抵抗膜２５を被覆したのちに、上記角部を図３２（ｂ）に示す様に、曲率をもつように加工することが有効である。
【００８８】
また、低抵抗膜２５を被覆した後のスペーサ基体を搬送した際あるいは、被覆条件などによっては、図３３（ａ）に示した様に、低抵抗膜２５とスペーサ基体２１との界面の一部に膜はがれ部、膜浮き部、突起部を作る場合がある。この様な場合においては、これらの部分でも電界集中がしやすくなり、放電を引き起こす可能性があるだけでなく、等電位面に歪みを引き起こす場合がある。
【００８９】
そのため、このようなケースにおいては、図３３（ｂ）に示した様に、低抵抗膜２５を、その高さ方向（ＦＰとＲＰ間方向）において、ｈからｈ’になるまで除去することが有効である。尚、ｈ＞ｈ’である。
【００９０】
特に絶縁性スペーサ基体２１に前述の高抵抗膜２２を施さない場合には、上記した界面において、真空と絶縁体（スペーサ基体）と金属（低抵抗膜）とのトリプルポイントが形成される。その結果、前記の低抵抗膜２５の形状による放電現象が顕著に生じやすくなるため、上記した低抵抗膜２５の加工が非常に有効となる。
【００９１】
上記、被覆した低抵抗膜２５の加工（除去）方法の具体的手法としては、例えば、以下のような手段を用いることができる。即ち、低抵抗膜に対応したエッチングプロセス、レーザリペアによる除去、又はフォトリソグラフィ、又はリフトオフプロセスによるパターニング形成、マスクによる塗工液部分展開等を適用することができる。
【００９２】
上記した、スペーサ基体２１は、ガラスまたはセラミックから構成することにより、安価で切削研磨加工が容易で、組み立て強度が良好なスペーサおよび該スペーサを用いた画像形成装置を作成することが可能となる。また、特には、フェースプレートおよびリアプレートとスペーサ基体の材料は同一のものであることが熱膨張率のマッチングの観点からは好ましい。
【００９３】
また、本実施の形態に係る液相形成法による低抵抗膜（電極）２５を設けた絶縁性スペーサ基体２１を、特には、リアプレート（電子源）１１とフェースプレート１７との間に、数ｋＶから数十ｋＶの電圧を印加する高Ｖaタイプの画像形成装置に適用する場合には、更に図２３及び図２４などに示した様に、スペーサ基体２１の側面に高抵抗膜２２を配することが好ましい。このように高抵抗膜２２を絶縁性スペーサ基体２１の側面に配置することにより、スペーサ表面（側面）の帯電を抑え、結果として、発光点のずれの無い良好な画像が得られる。
【００９４】
また、図２３及び図２４では、高抵抗膜２２がスペーサ基体２１の側面のみを覆っている例を示したが、高抵抗膜２２がスペーサ基体の全ての表面（側面および端面）を覆っていても良い。
【００９５】
また、更には高抵抗膜２２は必ずしもスペーサ基体２１の側面全てを覆う必要はない。即ち、真空容器内に露出する、スペーサ基体２１の側面の内、電極（低抵抗膜）２５で覆われていないところを高抵抗膜２２で覆えば良い。但し、前述したように、高抵抗膜２２と低抵抗膜（電極）２５との電気的な接続は必要であるため、低抵抗膜（電極）２５と高抵抗膜２２はオーバーラップすることで電気的接続を確保することが好ましい。
【００９６】
更には、図２３及び図２４では、低抵抗膜（電極）２５が高抵抗膜２２を覆っている例を示した。しかし逆に、スペーサ基体２１の端部を低抵抗膜（電極）２５が覆った上で、前記高抵抗膜２２が、スペーサ基体２１の側面を覆う形態であっても良い。このような構成にすることにより、高抵抗膜２２が低抵抗膜（電極）２５とスペーサ基体２１との界面を覆うことができ、その結果、上記界面における低抵抗膜（電極）２５の形状に起因する放電などを抑制できるので好ましい。
【００９７】
前記高抵抗膜２２の表面抵抗値は、１０の５乗［Ω／□］〜１０の１２乗［Ω／□］であることが好ましい。このような表面抵抗値を有することで、帯電と上下基板（ＦＰとＲＰ）間の電流消費および発熱を抑えることが可能となる。一方、低抵抗膜（電極）２５の抵抗値は、フェースプレート及び又はリアプレートと高抵抗膜２２との電気的接合を良好にする目的から、その面積抵抗として前記高抵抗膜２２の抵抗値の１／１０以下であり、かつ１０の７乗［Ω／□］以下であることが望ましい。
【００９８】
更には、本発明の画像形成装置に好ましく用いられる電子源には、前述した冷陰極素子（ＭＩＭ、ＦＥ、表面伝導型電子放出素子など）を用いることができる。
【００９９】
そして、冷陰極素子の中でも、表面伝導型電子放出素子は、素子の構造が簡単なために、大面積のフラットパネルディスプレイに向いているので特に好ましい。
【０１００】
また、本実施の形態に係る画像形成装置としては、ディスプレイの他に、例えば、電子放出素子から放出された電子を照射するターゲット（画像形成部材）に、電子線レジストなどを用いることで、潜像を形成する装置なども包含する。
【０１０１】
（表示パネル１０１の構成と製造法）
次に、本実施の形態に適用した画像表示装置（表示パネル）１０１の構成の一例と、その製造方法の一例について具体的に説明する。
【０１０２】
図７は、本実施の形態に用いた表示パネル１０１の外観斜視図であり、その内部構造を示すために表示パネル１０１の一部を切り欠いて示している。
【０１０３】
図中、１０１５はリアプレート、１０１６は側壁、１０１７はフェースプレートであり、これら１０１５〜１０１７により表示パネル１０１の内部を真空に維持するための気密容器を形成している。この気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるために封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中或は窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼成することにより封着を達成した。この気密容器の内部は１０のマイナス６乗[torr]程度の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破損を防止する目的で、耐大気圧構造体として本実施の形態に係るスペーサ２０が設けられている。
【０１０４】
ここではリアプレート１０１５には、基板１０１１が固定されているが、この基板１０１１上には冷陰極素子１０１２がＮ×Ｍ個形成されている。ここで、これらＮ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。これらＮ×Ｍ個の冷陰極素子１０１２は、Ｍ本の行方向配線１０１３とｎ本の列方向配線１０１４により単純マトリクス配線されている。、ここでは、これら基板１０１１〜列配線１０１４によって構成される部分をマルチ電子源と呼ぶことにする。本実施の形態のマルチ電子源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状、或は製法に制限はない。従って、例えば表面伝導型放出素子やＦＥ型、或はＭＩＭ型などの冷陰極素子を用いることができる。
【０１０５】
次に、冷陰極素子として表面伝導型放出素子（後述）を基板上に配列して単純マトリクス配線したマルチ電子源の構造について述べる。
【０１０６】
図８に示すのは、図７の表示パネル１０１に用いたマルチ電子源の平面図である。基板１０１１上には、後述の図１２で示すものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極１００３と列方向配線電極１００４により単純マトリクス状に配線されている。行方向配線電極１００３と列方向配線電極１００４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【０１０７】
図８のＡ−Ａ’に沿った断面を図９に示す。なお、このような構造のマルチ電子源は、予め基板１０１１上に行方向配線電極１０１３、列方向配線電極１０１４、電極間絶縁層（不図示）、及び表面伝導型放出素子の素子電極１１０２，１１０３と導電性薄膜１１０４を形成した後、行方向配線電極１０１３および列方向配線電極１０１４を介して各素子に給電して通電フォーミング処理（後述）と通電活性化処理（後述）を行うことにより製造した。
【０１０８】
尚、本実施の形態においては、気密容器のリアプレート１０１５にマルチ電子源の基板１０１１を固定する構成としたが、このマルチ電子源の基板１０１１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子源の基板１０１１自体を用いてもよい。
【０１０９】
また、フェースプレート１０１７の下面には、蛍光膜１０１８が形成されている。本実施の形態はカラー表示装置であるため、蛍光膜１０１８の部分にはＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体が塗り分けられている。各色の蛍光体は、例えば図１０（ａ）に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体１０１０が設けてある。この黒色の導電体１０１０を設ける目的は、電子の照射位置に多少のずれがあっても表示色にずれが生じないようにするためや、外光の反射を防止して表示コントラストの低下を防ぐため、電子による蛍光膜のチャージアップを防止するためなどである。黒色の導電体１０１０には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【０１１０】
また、３原色の蛍光体の塗り分け方は図１０（ａ）に示したストライプ状の配列に限られるものではなく、例えば図１０（ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネル１０１を作成する場合には、単色の蛍光体材料を蛍光膜１０１８に用いればよく、また黒色導電材料１０１０は必ずしも用いなくともよい。
【０１１１】
また、蛍光膜１０１８のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック１０１９を設けてある。このメタルバック１０１９を設けた目的は、蛍光膜１０１８が発する光の一部を鏡面反射して光利用率を向上させるためや、負イオンの衝突から蛍光膜１０１８を保護するため、電子加速電圧を印加するための電極として作用させるためや、蛍光膜１０１８を励起した電子の導電路として作用させるためなどである。このメタルバック１０１９は、蛍光膜１０１８をフェースプレート基板１０１７上に形成した後、蛍光膜表面を平滑化処理し、その上にアルミニウム（Ａｌ）を真空蒸着する方法により形成した。なお、蛍光膜１０１８に低電圧用の蛍光体材料を用いた場合には、メタルバック１０１９は用いない。
【０１１２】
また、本実施の形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板１０１７と蛍光膜１０１８との間に、例えばＩＴＯを材料とする透明電極を設けてもよい。
【０１１３】
また、行配線端子Ｄx1〜ＤxM及び列配線端子Ｄy1〜ＤyN及びＨvは、この表示パネル１０１と前述の各回路等とを電気的に接続するために設けた気密構造の電気接続用端子である。そして、これら行配線端子Ｄx1〜ＤxMはマルチ電子源の行方向配線１０１３と、列配線端子Ｄy1〜ＤyNはマルチ電子源の列方向配線１０１４と、またＨvはフェースプレート１０１７のメタルバック１０１９と電気的に接続している。
【０１１４】
また、この気密容器内部を真空に排気するには、この気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０のマイナス７乗［torr］程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前或は封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。このゲッター膜とは、例えばＢａを主成分とするゲッター材料をヒータもしくは高周波加熱により加熱し蒸着して形成した膜であり、このゲッター膜の吸着作用により気密容器内は１×１０マイナス５乗、乃至１×１０マイナス７乗［torr］の真空度に維持される。
【０１１５】
図１１は図７のＡ−Ａ’の断面模式図であり、各部の番号は図７に対応している。
【０１１６】
ここで説明される態様においては、スペーサ２０は絶縁牲のスペーサ基体２１の表面に帯電防止を目的とした高抵抗膜２２を成膜し、かつフェースプレート１０１７の内側（メタルバック１０１９等）及び基板１０１１の表面（行方向配線１０１３または列方向配線１０１４）に面したスペーサ基体２１の当接面（端面）３、及び側面部５に低抵抗膜（電極）２５を成膜した部材を有するもので、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレート１０１７の内側及び基板１０１１の表面に接合材１０４１により固定される。また高抵抗膜２２は、絶縁性部材１の表面のうち、少なくとも気密容器内の真空中に露出している面に成膜されており、低抵抗膜（電極）２５及び接合材１０４１を介して、フェースプレート１０１７の内側（メタルバック１０１９等）及び基板１０１１の表面（行方向配線１０１３又は列方向配線１０１４）に電気的に接続される。尚、ここでは、導電性の接合部材１０４１によって、フェースプレートの内側（メタルバック１０１９等）及び基板１０１１の表面（行方向配線１０１３、又は列方向配線１０１４）にスペーサ２０を接続しているが、必ずしも、上記接合部材は必要ではない。
【０１１７】
また、ここで説明される態様においては、スペーサ２０の形状は平板状とし、行方向配線１０１３に平行に配置され、行方向配線１０１３に電気的に接続されている。またスペーサ２０としては、基板１０１１上の行方向配線１０１３及び列方向配線１０１４とフェースプレート１０１７内面のメタルバック１０１９との間に印加される高電圧に耐えるだけの絶縁性を有し、かつスペーサ２０の表面への帯電を抑制する程度の導電性を有する必要がある。
【０１１８】
ここで説明される態様においては、スペーサ２０を構成するスペーサ基体２１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少したガラス、ソーダライムガラス、アルミナ等のセラミックス部材等が挙げられる。なお、スペーサ基体２１はその熱膨張率が気密容器および基板１０１１を成す部材と近いものが好ましい。
【０１１９】
スペーサ２０の高抵抗膜２２には、高電位側のフェースプレート１０１７（メタルバック１０１９等）に印加される加速電圧Ｖaを高抵抗膜２２の抵抗値Ｒsで除した電流が流される。そこで、スペーサ２０の抵抗値Ｒsは帯電抑制及び消費電力から、その望ましい範囲に設定される。帯電抑制の観点から表面抵抗は１０の１２乗［Ω／□］以下であることが好ましい。更には、十分な帯電抑制効果を得るためには１０の１１乗［Ω／□］以下が好ましい。尚、この表面抵抗の下限はスペーサ２０の形状とスペーサ２０間に印加される電圧により左右されるが、１０の５乗［Ω／□］以上であることが好ましい。
【０１２０】
スペーサ基体２１上に形成された高抵抗膜２２の厚みｔは、１０ｎｍ〜１μｍの範囲が望ましい。このスペーサ基体２１の材料の表面エネルギーおよびスペーサ基体２１との密着性や基板温度によっても異なるが、一般的に１０ｎｍ以下の薄膜は島状に形成され、抵抗が不安定で再現性に乏しい。一方、膜厚ｔが１μｍ以上では膜応力が大きくなって膜はがれの危険性が高まり、かつ成膜時間が長くなるため生産性が悪い。
【０１２１】
従って、膜厚は５０〜５００ｎｍであることが望ましい。表面抵抗は、ρ／ｔであり、以上に述べた表面抵抗と膜厚ｔとの好ましい範囲から、高抵抗膜２２の比抵抗ρは０．１［Ω・ｃｍ］乃至１０の８乗［Ω・ｃｍ］が好ましい。更に表面抵抗と膜厚ｔのより好ましい範囲を実現するためには、ρは１０の２乗乃至１０の６乗［Ω・ｃｍ］とするのが良い。
【０１２２】
スペーサ２０は上述したように、高抵抗膜２２を電流が流れることにより、或は表示パネル１０１全体が動作中に発熱することにより、その温度が上昇する。この高抵抗膜２２の抵抗温度係数が大きな負の値であると温度が上昇した時に抵抗値が減少し、スペーサ２０に流れる電流が増加し、更に温度上昇をもたらす。そして電流は電源の限界を越えるまで増加し続ける。このような電流の暴走が発生する抵抗温度係数の値は経験的に負の値で絶対値が１％以上である。即ち、高抵抗膜２２の抵抗温度係数は−１％未満であることが望ましい。
【０１２３】
このような帯電抑制の効果を有する高抵抗膜２２の材料としては、例えば金属酸化物を用いることができる。金属酸化物の中でも、クロム、ニッケル、銅の酸化物が好ましい材料である。その理由はこれらの酸化物は二次電子放出効率が比較的小さく、電子放出素子１０１２から放出された電子がスペーサ２０に当たった場合においても帯電しにくいためと考えられる。金属酸化物以外にも炭素は二次電子放出効率が小さく好ましい材料である。特に、非晶質カーボンは高抵抗であるため、スペーサ２０の抵抗を所望の値に制御しやすい。
【０１２４】
高抵抗膜２２の他の材料として、アルミニウムと遷移金属合金の窒化物は遷移金属の組成を調整することにより、良伝導体から絶縁体まで広い範囲に抵抗値を制御できるので好適な材料である。更には後述する表示装置の作製工程において抵抗値の変化が少なく安定な材料である。かつ、その抵抗温度係数が−１％未満であり、実用的に使いやすい材料である。遷移金属元素としてはＴｉ，Ｃｒ，Ｔａ等があげられる。
【０１２５】
合金窒化膜はスパッタ、窒素ガス雰囲気中での反応性スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等の薄膜形成手段により絶縁性部材上に形成される。金属酸化膜も同様の薄膜形成法で作製することができるが、この場合窒素ガスに代えて酸素ガスを使用する。その他、ＣＶＤ法、アルコキシド塗布法でも金属酸化膜を形成できる。カーボン膜は蒸着法、スパッタ法、ＣＶＤ法、プラズマＣＶＤ法で作製され、特に非晶質カーボンを作製する場合には、成膜中の雰囲気に水素が含まれるようにするか、成膜ガスに炭化水素ガスを使用する。
【０１２６】
スペーサ２０を構成する低抵抗膜（電極）２５は、高抵抗膜２２を高電位側のフェースプレート１０１７（メタルバック１０１９等）及び低電位側の基板１０１１（配線１０１３、１０１４等）と電気的に接続するために設けられたものである。
【０１２７】
低抵抗膜（電極）２５は以下に列挙する複数の機能を有することが出来る。
▲１▼高抵抗膜２２をフェースプレート１０１７及び基板１０１１と電気的に接続する。
【０１２８】
既に記載したように、高抵抗膜２２はスペーサ２０表面での帯電を抑制する目的で設けられたものであるが、高抵抗膜２２をフェースプレート１０１７（メタルバック１０１９等）及び基板１０１１（配線１０１３、１０１４等）と直接或いは当接材１０４１を介して接続した場合、接続部界面に大きな接触抵抗が発生し、スペーサ２０の表面に発生した電荷を速やかに除去できなくなる可能性がある。これを避けるために、フェースプレート１０１７、基板１０１１及び当接材１０４１と接触するスペーサ２０の当接面３或いは側面部５に低抵抗膜（電極）２５を設けた。
▲２▼高抵抗膜２２の電位分布を均一化する。
【０１２９】
電子放出素子１０１２より放出された電子は、フェースプレート１０１７と基板１０１１の間に形成された電位分布に従って電子軌道を成す。スペーサ２０の近傍で電子軌道に乱れが生じないようにするためには、高抵抗膜２２の電位分布を全域に亙って制御する必要がある。高抵抗膜２２をフェースプレート１０１７（メタルバック１０１９等）及び基板１０１１（配線１０１３、１０１４等）と直接或いは当接材１０４１を介して接続した場合、接続部界面の接触抵抗のために接続状態のむらが発生し、高抵抗膜２２の電位分布が所望の値からずれてしまう可能性がある。これを避けるために、スペーサ２０がフェースプレート１０１７及び基板１０１１と当接するスペーサ端部（端面３および側面部５）に低抵抗膜（電極）２５を設ける。この低抵抗膜（電極）２５に所望の電位を印加することによって、高抵抗膜２２全体の電位を制御可能とした。
▲３▼放出電子の軌道を制御する。
【０１３０】
電子放出素子１０１２より放出された電子は、フェースプレート１０１７と基板１０１１の間に形成された電位分布に従って電子軌道を成す。スペーサ２０近傍の電子放出素子１０１２から放出された電子に関しては、スペーサ２０を設置することに伴う制約（配線、素子位置の変更等）が生じる場合がある。
【０１３１】
このような場合、歪みやむらの無い画像を形成するためには、放出された電子の軌道を制御してフェースプレート１０１７上の所望の位置に電子を照射する必要がある。フェースプレート１０１７及び基板１０１１と当接する面の側面部５に低抵抗膜（電極）２５を設けることにより、スペーサ２０近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することが出来る。
【０１３２】
低抵抗膜（電極）２５は、高抵抗膜２２に比べ十分に低い抵抗値を有する材料を選択すればよく、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属、あるいは合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2，Ａｇ−ＰｂＯ等の金属や金属酸化物とガラス等から構成される印刷導体、或は、ＳｎＯ2微粒子をＳｂ等でドーピングした導電性微粒子をシリカまたは酸化珪素の末端をアルキル、アルコキシ、フッ素等で置換したバインダーに分散させた導電性微粒子分散膜、あるいはＩｎ2Ｏ3−ＳｎＯ2等の透明導体及びポリシリコン等の半導体材料等より適宜選択される。
【０１３３】
接合材１０４１は、スペーサ２０が行方向配線１０１３およびメタルバック１０１９と電気的に接続するように、導電性をもたせる必要がある。即ち、導電性接着材や金属粒子や導電性フィラーを添加したフリットガラスが好適である。
【０１３４】
以上説明した表示パネル１０１を用いた画像表示装置は、容器外端子Ｄx1〜ＤxM、Ｄy1〜ＤyNを通じて各電子放出素子１０１２に電圧を印加すると、それら電子放出素子１０１２から電子が放出される。それと同時にメタルバック１０１９に容器外端子Ｈvを通じて数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、それら放出された電子をフェースプレート１０１７方向に加速し、フェースプレート１０１７の内面に衝突させる。これにより蛍光膜１０１８の各色の蛍光体が励起されて発光し、画像が表示される。
【０１３５】
通常、電子放出素子（冷陰極素子）である本実施の形態の表面伝導型放出素子１０１２への印加電圧は１２〜１６［Ｖ］程度、メタルバック１０１９と冷陰極素子１０１２との距離ｄは０．１［ｍｍ］から８［ｍｍ］程度、メタルバック１０１９と冷陰極素子１０１２間の電圧０．１［ｋＶ］から１０［ｋＶ］程度である。
【０１３６】
以上、本実施の形態の表示パネル１０１の基本構成と製法、及び画像表示装置の概要を説明した。
【０１３７】
次に、本実施の形態の表示パネル１０１に用いたマルチ電子源の製造方法について説明する。本実施の形態の画像表示装置に用いるマルチ電子源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。従って、例えば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いることができる。但し、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも表面伝導型放出素子が特に好ましい。即ち、ＦＥ型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型放出素子は比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。
【０１３８】
また本願発明者らは、表面伝導型放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。従って、高輝度で大画面の画像表示装置のマルチ電子源に用いるには最も好適であると言える。そこで、本実施の形態の表示パネル１０１においては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子源の構造について述べる。
【０１３９】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。
【０１４０】
（平面型の表面伝導型放出素子）
まず最初に、本実施の形態の平面型の表面伝導型放出素子の素子構成と製法について説明する。
【０１４１】
図１２に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図（ａ）及び断面図（ｂ）である。図中、１１０１は基板、１１０２と１１０３は素子電極、１１０４は導電性薄膜、１１０５は通電フォーミング処理により形成した電子放出部、１１１３は通電活性化処理により形成した薄膜である。
【０１４２】
基板１１０１としては、例えば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、或は上述の各種基板上に例えばＳｉＯ2を材料とする絶縁層を積層した基板、などを用いることができる。
【０１４３】
また、基板１１０１上に基板面と平行に対向して設けられた素子電極１１０２と１１０３は、導電性を有する材料によって形成されている。例えば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、或はこれらの金属の合金、或はＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、例えば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（例えば印刷技術）を用いて形成してもさしつかえない。
【０１４４】
素子電極１１０２と１１０３の形状は、この電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数百オングストロームから数百マイクロメータの範囲から適当な数値を選んで設計されるが、中でも表示装置に応用するために好ましいのは数マイクロメータより数十マイクロメータの範囲である。また、素子電極の厚さｄについては、通常は数百オングストロームから数マイクロメータの範囲から適当な数値が選ばれる。
【０１４５】
また、導電性薄膜１１０４の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、或は微粒子が互いに隣接した構造か、或は微粒子が互いに重なり合った構造が観測される。
【０１４６】
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、中でも好ましいのは１０オングストロームから２００オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。即ち、素子電極１１０２或は１１０３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、中でも好ましいのは１０オングストロームから５００オングストロームの間である。
【０１４７】
また、微粒子膜を形成するのに用いられうる材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3，などをはじめとする酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4，などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【０１４８】
以上述べたように、導電性薄膜１１０４を微粒子膜で形成したが、そのシート抵抗値については、１０の３乗から１０の７乗［Ω／□］の範囲に含まれるよう設定した。
【０１４９】
なお、導電性薄膜１１０４と素子電極１１０２及び１１０３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なり合うような構造をとっている。その重なり方は、図１２の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層しても差し支えない。
【０１５０】
また、電子放出部１１０５は、導電性薄膜１１０４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。この亀裂は、導電性薄膜１１０４に対して、後述する通電フォーミングの処理を行うことにより形成される。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図１２においては模式的に示した。
【０１５１】
また、薄膜１１１３は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１１０５及びその近傍を被覆している。薄膜１１１３は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【０１５２】
薄膜１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下とするが、３００［オングストローム］以下とするのが更に好ましい。
【０１５３】
なお、実際の薄膜１１１３の位置や形状を精密に図示するのは困難なため、図１２においては模式的に示した。また、平面図（ａ）においては、薄膜１１１３の一部を除去した素子を図示した。
【０１５４】
以上、好ましい素子の基本構成を述べたが、実施の形態においては以下のような素子を用いた。
【０１５５】
即ち、基板１１０１には青板ガラスを用い、素子電極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［オングストローム］、電極間隔Ｌは２［マイクロメータ］とした。
【０１５６】
微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［オングストローム］、幅Ｗは１００［マイクロメータ］とした。
【０１５７】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。
【０１５８】
図１３（ａ）〜（ｅ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は図１２と同一である。
【０１５９】
（１）まず、図１３（ａ）に示すように、基板１１０１上に素子電極１１０２及び１１０３を形成する。これらを形成するにあたっては、予め基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。（堆積する方法としては、例えば、蒸着法やスパッタ法などの真空成膜技術を用ればよい）。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１１０２と１１０３）を形成する。
【０１６０】
（２）次に、同図（ｂ）に示すように、導電性薄膜１１０４を形成する。この導電性薄膜１１０４を形成するにあたっては、まず（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。（具体的には、本実施の形態では主要元素としてＰｄを用いた。また、実施の形態では塗布方法として、ディッピング法を用いたが、それ以外の例えばスピンナー法やスプレー法を用いてもよい）。
【０１６１】
また、微粒子膜で作られる導電性薄膜１１０４の成膜方法としては、本実施の形態で用いた有機金属溶液の塗布による方法以外の、例えば真空蒸着法やスパッタ法、或は化学的気相堆積法などを用いる場合もある。
【０１６２】
（３）次に、同図（ｃ）に示すように、フォーミング用電源１１１０から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１１０５を形成する。
【０１６３】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１１０４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（即ち電子放出部１１０５）においては、薄膜に適当な亀裂が形成されている。なお、電子放出部１１０５が形成される前と比較すると、形成された後は素子電極１１０２と１１０３の間で計測される電気抵抗は大幅に増加する。
【０１６４】
通電方法をより詳しく説明するために、図１４に、フォーミング用電源１１１０から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施の形態の場合には同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖpfを、順次昇圧した。また、電子放出部１１０５の形成状況をモニタするためのモニタパルスＰmを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計１１１１で計測した。
【０１６５】
本実施の形態においては、例えば１０のマイナス５乗［torr］程度の真空雰囲気下において、例えばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］とし、波高値Ｖpfを１パルスごとに０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニタパルスＰmを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニタパルスの電圧Ｖpmは０．１［Ｖ］に設定した。そして、素子電極１１０２と１１０３の間の電気抵抗が１×１０の６乗［オーム］になった段階、即ちモニタパルス印加時に電流計１１１１で計測される電流が１×１０のマイナス７乗［Ａ］以下になった段階で、フォーミング処理に係る通電を終了した。
【０１６６】
なお、上記の方法は、本実施の形態の表面伝導型放出素子に関する好ましい方法であり、例えば微粒子膜の材料や膜厚、或は素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【０１６７】
（４）次に、図１３（ｄ）に示すように、活性化用電源１１１２から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。この通電活性化処理とは、通電フォーミング処理により形成された電子放出部１１０５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。（図においては、炭素もしくは炭素化合物よりなる堆積物を部材１１１３として模式的に示した。）なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【０１６８】
具体的には、１０のマイナス４乗ないし１０のマイナス５乗［torr］の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下、より好ましくは３００［オングストローム］以下である。
【０１６９】
この通電方法をより詳しく説明するために、図１５（ａ）に、活性化用電源１１１２から印加する適宜の電圧波形の一例を示す。本実施の形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖaｃは１４［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０［ミリ秒］とした。なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０１７０】
図１３（ｄ）に示す１１１４は、この表面伝導型放出素子から放出される放出電流Ｉeを捕捉するためのアノード電極で、直流高電圧電源１１１５及び電流計１１１６が接続されている。なお、基板１１０１を、表示パネル１０１の中に組み込んでから活性化処理を行う場合には、表示パネル１０１の蛍光面をアノード電極１１１４として用いる。活性化用電源１１１２から電圧を印加する間、電流計１１１６で放出電流Ｉeを計測して通電活性化処理の進行状況をモニタし、活性化用電源１１１２の動作を制御する。
【０１７１】
電流計１１１６で計測された放出電流Ｉeの一例を図１５（ｂ）に示すが、活性化電源１１１２からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉeは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉeがほぼ飽和した時点で活性化用電源１１１２からの電圧印加を停止し、通電活性化処理を終了する。
【０１７２】
なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０１７３】
以上のようにして、図１３（ｅ）に示す平面型の表面伝導型放出素子を製造した。
【０１７４】
（垂直型の表面伝導型放出素子）
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、即ち垂直型の表面伝導型放出素子の構成について説明する。
【０１７５】
図１６は、垂直型の基本構成を説明するための模式的な断面図であり、図中の１２０１は基板、１２０２と１２０３は素子電極、１２０６は段差形成部材、１２０４は微粒子膜を用いた導電性薄膜、１２０５は通電フォーミング処理により形成した電子放出部、１２１３は通電活性化処理により形成した薄膜である。
【０１７６】
この垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方（１２０２）が段差形成部材１２０６上に設けられており、導電性薄膜１２０４が段差形成部材１２０６の側面を被覆している点にある。従って、図１２の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材１２０６の段差高Ｌｓとして設定される。なお、基板１２０１、素子電極１２０２及び１２０３、微粒子膜を用いた導電性薄膜１２０４、については、平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材１２０６には、例えばＳｉＯ2 のような電気的に絶縁性の材料を用いる。
【０１７７】
次に、垂直型の表面伝導型放出素子の製法について説明する。
【０１７８】
図１７（ａ）〜（ｆ）は、製造工程を説明するための断面図で、各部材の表記は図１６と同一である。
【０１７９】
（１）まず、図１７（ａ）に示すように、基板１２０１上に素子電極１２０３を形成する。
【０１８０】
（２）次に、同図（ｂ）に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、例えばＳｉＯ2をスパッタ法で積層すればよいが、例えば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【０１８１】
（３）次に、同図（ｃ）に示すように、絶縁層の上に素子電極１２０２を形成する。
【０１８２】
（４）次に、同図（ｄ）に示すように、絶縁層の一部を、例えばエッチング法を用いて除去し、素子電極１２０３を露出させる。
【０１８３】
（５）次に、同図（ｅ）に示すように、微粒子膜を用いた導電性薄膜１２０４を形成する。形成するには、平面型の場合と同じく、例えば塗布法などの成膜技術を用いればよい。
【０１８４】
（６）次に、平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する。（図１３（ｃ）を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。）
（７）次に、平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる。（図１３（ｄ）を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。）
以上のようにして、図１７（ｆ）に示す垂直型の表面伝導型放出素子を製造した。
【０１８５】
（表示装置に用いた表面伝導型放出素子の特性）
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【０１８６】
図１８は、本実施の形態の表示装置に用いた表面伝導型放出素子の（放出電流Ｉe）対（素子印加電圧Ｖf）特性、及び（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典型的な例を示す図である。なお、放出電流Ｉeは素子電流Ｉfに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【０１８７】
この表示装置に用いた表面伝導型放出素子は、放出電流Ｉeに関して以下に述べる３つの特性を有している。
【０１８８】
第１に、ある電圧（閾値電圧Ｖth）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電圧では放出電流Ｉeはほとんど検出されない。即ち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線形素子である。
【０１８９】
第２に、放出電流Ｉeは素子に印加する電圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉeの大きさを制御できる。
【０１９０】
第３に、素子に印加する電圧Ｖfに対して素子から放出される電流Ｉeの応答速度が速いため、電圧Ｖfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【０１９１】
以上のような特性を有するため、この実施の形態の表面伝導型放出素子を表示装置に好適に用いることができた。例えば多数の素子を表示画面の画素に対応して設けた表示装置において、上述の第１の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。即ち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖth未満の電圧を印加する。こうして駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【０１９２】
また、第２の特性か、又は第３の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。
【０１９３】
これら表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子源の構造は、前述の図８及び図９に示す通りである。
【０１９４】
次に図１９を参照して、本実施の形態の表面伝導型放出素子を配列した表示パネル１０１を含む画像表示装置の構成について説明する。
【０１９５】
図１９において、表示パネル１０１は、表示パネル１０１内の行配線と接続された行配線端子Ｄx1〜ＤxM、同じく表示パネル１０１の列配線と接続された列配線端子Ｄy1〜ＤyNを介して外部の駆動回路に接続されている。このうち行配線端子Ｄx1〜ＤxMには、この表示パネル１０１に設けられているマルチ電子源、即ちＭ行Ｎ列のマトリクス状に配線された表面伝導型放出素子を、１行ずつ順次選択して駆動するための走査信号が、走査回路１０２から入力される。一方、列配線端子Ｄy1〜ＤyNには、走査回路１０２から行配線に印加された走査信号により選択された一行の表面伝導型放出素子の各素子から放出される電子を、入力された映像信号信号に応じて制御するための変調信号が印加される。
【０１９６】
制御回路１０３は、外部より入力される映像信号に基づいて適切な表示が行われるように各部の動作タイミングを整合させる働きを持つものである。ここで外部より入力される映像信号１２０には、例えばＮＴＳＣ信号のように画像データと同期信号が複合されている場合と、予め両者が分離されている場合とがあるが、この実施の形態では後者の場合で説明する。尚、前者の映像信号に対しては、良く知られる同期分離回路を設けて画像データと同期信号Ｔsyncとを分離し、画像データをシフトレジスタ１０４に、同期信号を制御回路１０３に入力すれば本実施の形態と同様に扱うことが可能である。
【０１９７】
ここで制御回路１０３は、外部より入力される同期信号Ｔsyncに基づいて各部に対して水平同期信号Ｔscan、及びラッチ信号Ｔmry、シフト信号Ｔsft等の各制御信号を発生する。
【０１９８】
外部より入力される映像信号に含まれる画像データ（輝度データ）はシフトレジスタ１０４に入力される。このシフトレジスタ１０４は、時系列的にシリアルに入力される画像データを画像の１ラインを単位としてシリアル／パラレル変換するためのもので、制御回路１０３より入力される制御信号（シフト信号）Ｔsftに同期して画像データをシリアルに入力して保持する。こうしてシフトレジスタ１０４でパラレル信号に変換された１ライン分の画像データ（電子放出素子Ｎ素子分の駆動データに相当）は、並列信号Ｉd1〜ＩdNとしてラッチ回路１０５に出力される。
【０１９９】
ラッチ回路１０５は、１ライン分の画像データを必要時間の間だけ記憶して保持するための記憶回路であり、制御回路１０３より送られる制御信号Ｔmryに従って並列信号Ｉd1〜ＩdNを記憶する。こうしてラッチ回路１０５に記憶された画像データは、並列信号Ｉ'd1〜Ｉ'dNとしてパルス幅変調回路１０６に出力される。パルス幅変調回路１０６は、これら並列信号Ｉ'd1〜Ｉ'dNに応じて一定の振幅（電圧値）で、画像データ（Ｉ'd1〜Ｉ'dN）に応じてパルス幅を変調した電圧信号をＩ''d1〜Ｉ''dNとして出力する。
【０２００】
より具体的には、このパルス幅変調回路１０６は、画像データの輝度レベルが大きい程、パルス幅の広い電圧パルスを出力するもので、例えば最大輝度に対して３０μ秒、最低輝度に対して０．１２μ秒となり、かつその振幅が７．５［Ｖ］の電圧パルスを出力する。この出力信号Ｉ''d1〜Ｉ''dNは表示パネル１０１の列配線端子Ｄy1〜ＤyNに印加される。
【０２０１】
また表示パネル１０１の高圧端子Ｈvには、加速電圧源１０９から、例えば５ｋＶの直流電圧Ｖaが供給される。
【０２０２】
次に、走査回路１０２について説明する。この走査回路１０２は、内部にＭ個のスイッチング素子を備えるもので、各スイッチング素子は、直流電圧源Ｖxの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、表示パネル１０１の端子Ｄx1ないしＤxMと電気的に接続するものである。これらスイッチング素子の切り換えは、制御回路１０３が出力する制御信号Ｔscanに基づいて行われるが、実際には例えばＦＥＴのようなスイッチング素子を組合わせることにより容易に構成することが可能である。なお、直流電圧源Ｖxは、図１８に例示した電子放出素子の特性に基づき走査されていない素子に印加される駆動電圧が電子放出閾値電圧Ｖth電圧以下となるよう、一定電圧を出力するよう設定されている。また、制御回路１０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる働きをもつものである。
【０２０３】
尚、シフトレジスタ１０４やラインメモリ１０５は、デジタル信号式のものでもアナログ信号式のものでも採用できる。即ち、画像信号のシリアル／パラレル変換や記憶が所定の速度で行われればよいからである。
【０２０４】
このような構成をとりうる本実施の形態の画像表示装置においては、各電子放出素子に、容器外端子Ｄx1乃至ＤxM、Ｄy1乃至ＤyNを介して電圧を印加することにより、電子放出が生じる。また高圧端子Ｈvを介してメタルバック１０１９或は透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜１０１８に衝突し、発光が生じて画像が形成される。
【０２０５】
ここで述べた画像表示装置の構成は、本実施の形態に適用可能な画像形成装置の一例であり、本発明の思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限るものではなく、ＰＡＬ、ＳＥＣＡＭ方式などの他、これらより多数の走査線からなるＴＶ信号（ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０２０６】
以下に、本発明の実施の形態の具体的な実施例を挙げて更に詳述する。
【０２０７】
以下に述べる各実施例においては、マルチ電子源として、前述した、電極間の導電性微粒子膜に電子放出部を有する表面伝導型放出素子をＮ×Ｍ個（Ｎ＝３０７２、Ｍ＝１０２４）、Ｍ本の行方向配線とＮ本の列方向配線とによりマトリクス状に配線（図７参照）したマルチ電子源を用いた。
【０２０８】
（実施例１）
本実施例１で用いるスペーサ２０を以下のように作成した。
【０２０９】
フェースプレート及びリアプレート１０１５と同質のソーダライムガラスをスペーサ母材とし、図３０に示した加熱延伸法により、断面形状として図１（ａ）（ｂ）及び図３（ｄ）に示すような、スペーサ基体２１を得た。尚、図１（ｂ）は、図１（ａ）の円で囲ったスペーサ基体２１の厚み方向の側面の端部の拡大図である。
【０２１０】
ここで、本実施例１で作成したスペーサ基体２１は、図２６に示すように、高さ：Ｈが３ｍｍ、厚み：Ｄが０．２ｍｍ、長さ：Ｌが４０ｍｍのものであった。本実施例１で用いたガラス母材５０１は、図２６に示すように、高さ：Ｈが１５０ｍｍ、厚み：Ｄが１０ｍｍの平板状のソーダライムガラスを用いた。また、母材５０１と、最終的に得ようとするスペーサ基体２１の断面積比が、１：１／２５００となるように、送り出し速度ｖ1が４ミクロン／分、引き出し速度ｖ2が１０ｍｍ/分と設定した。この際、ヒータ５０２による加熱温度は６００℃とし、引き出し工程後、上記長さ：Ｌが４０ｍｍになるように切断した。
【０２１１】
また、上記加熱延伸法により得られたスペーサ基体２１の角は、曲率半径：ｒが０．０２ｍｍであった。尚、上記高さ：Ｈ、厚み：Ｄ、長さ：Ｌは、図２６を用いて説明したものと同じ定義である。
【０２１２】
以下、図２を参照して、転写浸漬法による低抵抗膜（電極）２５の作成手順を説明する。
【０２１３】
先ず、純水、ＩＰＡ、アセトンで化学洗浄した後、ＵＶオゾン洗浄を施した１００×１００×５ｔの厚板ガラス２００１上に（ＲＫプリント・インストラメンタル社：RK print-instrumental corp.）製のバーコート装置にて、Ｎ．Ｅケムキャット社：N.E.Chemcat）製の有機金属塩溶解Ｐｔペースト（粘度３０ｋｃｐｓ）を同図（ｂ）のように薄膜展開した。このとき展開液２００２の膜厚は４０ミクロンであり、この展開膜上に同図（ｃ）（ｄ）（ｅ）に示すように、上記スペーサ基体２１を４０ｍｍ×０．２ｍｍの面（端面）を展開面に平行となるような方向で垂直に降下させて浸漬したのち、垂直に引き上げて転写させた。
【０２１４】
これら展開浸漬転写の一連の操作を対向する面（端面）に対してもう一度行った後、１２０℃で１０分間乾燥した後、６００℃で１０分間焼成し、低抵抗膜（電極）２５を上下端面の２個所に、図１（ｃ）、（ｄ）に示すように形成した。尚、図１（ｃ）の円で囲まれたスペーサ端部の拡大図が図１（ｄ）である。
【０２１５】
このときの低抵抗膜（電極）２５の高さｈは約２００ミクロンであった。またこのとき、低抵抗膜（電極）２５の表面抵抗は１［Ω／□］であった。この後、スペーサ基体２１の表面に高抵抗膜２２として、ＣｒおよびＡｌのターゲットを高周波電源で同時スパッタすることにより、Ｃｒ-Ａｌ合金窒化膜を膜厚２００ｎｍを形成した。このときのスパッタガスは、Ａｒ：Ｎ2が１：２の混合ガスで、全圧力は１ｍ［torr］である。上記条件で同時成膜した膜の表面抵抗Ｒは２×１０の９乗［Ω／□］であった。これに限らず本実施例１では種々の高抵抗膜２２の材料および製法を使用することが可能である。このようにして作成したスペーサ２０をスペーサ２０aとする。
【０２１６】
こうして得られたスペーサ２０の低抵抗膜（電極）２５の部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域、即ち、角部には部分的な剥がれなども無く、低抵抗膜（電極）２５の被覆性は良好であった。
【０２１７】
本実施例１では、前述した図７に示すような、スペーサ２０を配置した表示パネル１０１を作製した。
【０２１８】
以下、この表示パネル１０１の製造方法を詳述する。
【０２１９】
まず予め基板１０１１上に行方向配線電極１０１３、列方向配線電極１０１４、電極間絶縁層（不図示）、及び表面伝導型放出素子の素子電極１１０２，１１０３と導電性薄膜１１０４を形成した基板１０１１を、リアプレート１０１５に固定した。次に、上述のようにして作成されたスペーサ２０を基板１０１１の行方向配線１０１３上に等間隔で、行方向配線１０１３と平行に固定した。その後、基板１０１１の約３ｍｍ上方に、内面に蛍光膜１０１８とメタルバック１０１９が付設されたフェースプレート１０１７を側壁１０１６を介して配置し、リアプレート１０１５、フェースプレート１０１７、側壁１０１６およびスペーサ２０の各接合部を固定した。基板１０１１とリアプレート１０１５の接合部、リアプレート１０１５と側壁１０１６の接合部、およびフェースプレート１０１７と１０側壁１０１６の接合部は、フリットガラス（不図示）を塗布し、大気中で４００℃乃至５００℃で１０分以上焼成することで封着した。また、スペーサ２０は、基板１０１１側では行方向配線１０１３（線幅約３００［マイクロメートル］）上に、フェースプレート１０１７側ではメタルバック１０１９面上に、導電性のフィラー或は金属等の導電材を混合した導電性フリットガラス（不図示）を介して配置し、上記気密容器の封着と同時に、大気中で４００℃乃至５００℃で１０分以上焼成することで接着し、かつ電気的な接続も行った。
【０２２０】
なお、本実施例１においては、蛍光膜１０１８は、図１０（ａ）に示すように、各色蛍光体が列方向（Ｙ方向）に延びるストライプ形状を採用し、黒色の導電体１０１０は各色蛍光体（Ｒ、Ｇ、Ｂ）間だけでなく、Ｙ方向の各画素間をも分離するように配置されている。またスペーサ２０は、行方向（Ｘ方向）に平行な黒色の導電体１０１０（線幅約３００［マイクロメートル］）内にメタルバック１０１９を介して配置された。なお、前述の封着を行う際には、各色蛍光体と基板１０１１上に配置された各素子とを対応させなくてはいけないため、リアプレート１０１５、フェースプレート１０１７およびスペーサ２０は十分な位置合わせを行った。
【０２２１】
以上のようにして完成した気密容器内を排気管（不図示）を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Ｄx1〜ＤxMとＤy1〜ＤyNを通じ、行方向配線電極１０１３および列方向配線電極１０１４を介して各素子に給電して前述の通電フォーミング処理と通電活性化処理を行うことによりマルチ電子源を製造した。次に、１０のマイナス６乗［torr］程度の真空度で、不図示の排気管をガスバーナで熱することで溶着し外囲器（気密容器）の封止を行った。そして最後に、封止後の真空度を維持するために、ゲッター処理を行った。
【０２２２】
以上のように完成した、図７に示されるような表示パネル１０１を用いた画像表示装置において、各冷陰極素子（表面伝導型放出素子）１０１２には、容器外端子Ｄx1〜ＤxM、Ｄy1〜ＤyNを通じ、走査信号及び変調信号をそれぞれ印加することにより電子を放出させ、メタルバック１０１９には、高圧端子Ｈvを通じて高圧を印加することにより放出電子ビームを加速して蛍光膜１０１８に電子を衝突させ、各色蛍光体（図１０のＲ、Ｇ、Ｂ）を励起・発光させることで画像を表示した。なお、高圧端子Ｈvへの印加電圧Ｖaは３［ｋＶ］〜１２［ｋＶ］の範囲で放電が発生する限界電圧まで印加し、各配線１０１３、１０１４間への印加電圧Ｖfは１４［Ｖ］とした。高圧端子Ｈvへの８ｋＶ以上電圧を印加して連続駆動できた場合に、耐電圧良好と判断した。
【０２２３】
このとき、スペーサ２０の近傍で９ｋＶ駆動まで放電は発生しなかった。更にスペーサ２０に近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ２０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２２４】
（実施例２）
前述の実施例１で作成したスペーサ基体２１を使用し、低抵抗膜（電極）２５の塗布用の展開液を、厚み０．２ｔのステンレスドクターブレードと平行に配置した４０ミクロンの隙間ゲージにより展開すること以外は、前述の実施例１の作成方法と同様にして、高さ：ｈが２００ミクロンの低抵抗膜（電極）２５を作成し、更に実施例１と同様にしてスパッタによる高抵抗膜２２を作成した。このようにして作成したスペーサ２０をスペーサ２０ｂとする。そうして得られたスペーサ２０の低抵抗膜（電極）２５部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域、すなわち角部には部分的な剥がれなども無く、低抵抗膜（電極）２５の被覆性は良好であった。
【０２２５】
更に実施例１と同様に、電子線放出素子を組み込んだリアプレート等とともに表示パネル１０１を作成し、実施例１と同条件で、高圧印加および素子駆動を行った。
【０２２６】
このときスペーサ２０近傍で９ｋＶ駆動まで放電は発生しなかった。更にスペーサ２０に近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ２０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２２７】
（実施例３）
実施例１で作成したスペーサ基体２１を使用し、低抵抗膜（電極）２５塗布用の展開液を、テルペン系溶媒にて希釈してスピンコートにより展開すること以外は、前述の実施例１の作成方法と同様にして、高さ：ｈが１０ミクロンの低抵抗膜（電極）２５を作成し、更に実施例１と同様にしてスパッタによる高抵抗膜２２を作成した。このようにして作成したスペーサ２０をスペーサ２０ｃとする。このとき希釈した展開液の粘度は、１ｋｃＰであった。こうして得られたスペーサ２０の低抵抗膜部分２５は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域、すなわち角部には部分的な剥がれなども無く、低抵抗膜（電極）２５の被覆性は良好であった。更に実施例１と同様に、電子線放出素子を組み込んだリアプレート等とともに表示パネルを作成し、実施例１と同条件で高圧印加および素子駆動を行った。
【０２２８】
このときスペーサ２０の近傍で１０ｋＶ駆動まで放電は発生しなかった。更にスペーサ２０に近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ２０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２２９】
（実施例４）
前述の実施例１で作成したスペーサ基体２１を使用し、低抵抗膜塗布用の展開液を、住友大阪セメント社製で平均粒径が１０ｎｍのＳｂをドープした酸化錫微粒子をシリカバインダー中に分散した溶液をバーコートで展開すること以外は、実施例１の作成方法と同様にして高さ１００ミクロンの低抵抗膜（電極）２５を作成し、更に実施例１と同様にしてスパッタにより高抵抗膜２２を作成した。このようにして作成したスペーサ２０をスペーサ２０ｄとする。このとき展開液の粘度は１０ｃＰであった。こうして得られたスペーサ２０の低抵抗膜（電極）２５の部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域、即ち角部には部分的な剥がれなども無く、低抵抗膜（電極）２５の被覆性は良好であった。更に実施例１と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル１０１を作成し、実施例１と同じ条件で、高圧印加および素子駆動を行った。
【０２３０】
このときスペーサ２０の近傍で９ｋＶ駆動まで放電は発生しなかった。更にスペーサ２０に近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ２０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２３１】
（実施例５）
実施例１で作成したスペーサ基体２１を使用して実施例１と全く同じ方法で低抵抗膜（電極）２５を作成した。そして、この低抵抗膜(電極）２５を、８０℃に加熱した王水をエッチャントとして、スペーサ基体２１の厚み方向の側面から距離：ｈ’として１５０ミクロンの位置まで部分的にエッチングした（電極２５の加工(除去）工程）。同時に、低抵抗膜の角部も曲率をもつようにパターニングした（図３２、図３３）。このようにして、高さ：ｈ’が１５０ミクロンの低抵抗膜(電極）２５を作成し、更に実施例１と同様にしてスパッタによる高抵抗膜２２を作成した。このようにして作成したスペーサ２０をスペーサ２０ｅとする。このとき得られた、スペーサ２０ｅの低抵抗膜(電極）２５部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域、即ち、角部には部分的な剥がれなども無く、低抵抗膜(電極）２５の被覆性は良好であった。更に実施例１と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル１０１を作成し、実施例１と同条件で、高圧印加および素子駆動を行った。
【０２３２】
このときスペーサ２０近傍で１０ｋＶ駆動まで放電は発生しなかった。更にスペーサ２０に近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ２０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２３３】
（実施例６）
前述の実施例５と全く同じ方法で抵抵抗膜(電極）２５を作成したスペーサ２０に対し、実施例５の電極２５の加工(除去）工程をレーザ加工装置により行った。加工後の電極２５の形状は、実施例５と同様である。このようにして、低抵抗膜（電極）２５を作成し、更に実施例１と同様にしてスパッタによる高抵抗膜２２を得た。このようにして作成したスペーサ２０をスペーサ２０ｆとする。このとき得られた、スペーサ２０の低抵抗膜(電極）２５部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域、即ち、角部には部分的な剥がれなども無く、抵抗膜(電極）２５の被覆性は良好であった。
【０２３４】
更に、実施例１と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル１０１を作成し、実施例１と同条件で、高圧印加および素子駆動を行った。このとき、スペーサ２０の近傍で１０ｋＶ駆動まで放電は発生しなかった。更に、スペーサ２ｆに近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ２０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２３５】
（実施例７）
フェースプレートおよびリアプレート１０１５と同質のソーダライムガラスをスペーサ母材とし、図５に示した加熱延伸法により、図２６に規定した高さ：Ｈ、厚み：Ｄ、長さ：Ｌがそれぞれ、３ｍｍ、０．２ｍｍ、４０ｍｍのスペーサ基体２１を形成した。尚、本実施例では、上記加熱延伸法により、スペーサ基体の角（図２６、図３（ｄ））の曲率半径：ｒが４ミクロンのものを作成した。
【０２３６】
この後、実施例１と同じ作成方法により、高さ２００ミクロンの低抵抗膜（電極）２５を作成し、更に実施例１と同様にしてスパッタによる高抵抗膜２２を作成した。このようにして作成したスペーサ２０をスペーサ２０ｇとする。このとき得られたスペーサ２０の低抵抗膜（電極）２５部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域、即ち、角部には部分的な剥がれなども無く、低抵抗膜（電極）２５の被覆性は良好であった。
【０２３７】
更に実施例１と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル１０１を作成し、実施例１と同条件で、高圧印加および素子駆動を行った。このときスペーサ２０の近傍で１０ｋＶ駆動まで放電は発生しなかった。更にスペーサ２０に近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ２０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２３８】
（実施例８）
スペーサ基体２１の端面と側面間の境界、即ち角部を研磨処理にてエッジから１０ミクロンの領域を４５度にテーパー加工を行ったアルミナ基板をスペーサ基板とした（図３（ａ））。この基板に実施例１と同じ作成方法により、高さ２００ミクロンの低抵抗膜（電極）２５を作成し、更に実施例１と同様にしてスパッタによる高抵抗膜２２を作成した。このようにして作成したスペーサ２０をスペーサ２０ｈとする。このとき得られたスペーサ２０の低抵抗膜（電極）２５部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域すなわち角部には部分的な剥がれなども無く、低抵抗膜（電極）２５の被覆性は良好であった。
【０２３９】
更に実施例１と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル１０１を作成し、実施例１と同条件で高圧印加および素子駆動を行った。このときスペーサ２０の近傍で１０ｋＶ駆動まで放電は発生しなかった。更に、スペーサ２０に近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ２０を設置しても、電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２４０】
（実施例９）
青板ガラスからなるスペーサ基体２１の端面と側面間の境界、即ち、角部を研磨処理にてエッジから１０ミクロンの領域を４５度にテーパー加工を行った（図３（ａ））。
【０２４１】
このスペーサ基体２１に実施例１と同じ作成方法により、約高さ２００ミクロンの低抵抗膜（電極）２５を作成し、更に実施例１と同様にしてスパッタによる高抵抗膜２２を作成した。このようにして作成したスペーサ２０をスペーサ２０ｉとする。このとき得られたスペーサ２０の低抵抗膜（電極）２５部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域、即ち、角部には部分的な剥がれなどもなく低抵抗膜（電極）２５の被覆性は良好であった。
【０２４２】
更に実施例１と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル１０１を作成し、実施例１と同条件で、高圧印加および素子駆動を行った。このときスペーサ２０の近傍で１０ｋＶ駆動まで放電は発生しなかった。更にスペーサ２０に近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ２０を設置しても、電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２４３】
（実施例１０）
本実施例では、図２６に示すように、スペーサ基体２１の全６面（側面、端面、厚み方向の側面）を研磨処理にて相互に直角に配置するよう研磨したソーダライムガラス基板をスペーサ基体２１とした。このスペーサ基体２１に実施例１と同じ作成方法により、高さ２００ミクロンの低抵抗膜（電極）２５を作成し、更に実施例１と同様にしてスパッタによる高抵抗膜２２を作成した。このようにして作成したスペーサ２０をスペーサ２０ｊとする。このとき得られたスペーサ２０の低抵抗膜（電極）２５部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域において（電極）２５の被覆性は一部不良であった。
【０２４４】
更に実施例１と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル１０１を作成し、実施例１と同条件で、高圧印加および素子駆動を行った。このときスペーサ２０の近傍で、他の実施例のように、メタルバックに印加する高電圧を１０ｋＶまで挙げたところ、一部で放電が観測された。メタルバックに印加する高電圧が８ｋＶまでは、スペーサ２０ｊに近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、メタルバックに印加する高電圧が８ｋＶまでは、スペーサ２０を設置しても、電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。このように、角部の被覆率が部分的に不良であったにもかかわらず発光点の乱れが認められなかったのは、残りのほとんどの部分の低抵抗膜部分がコンタクト良好であったために、低抵抗膜上端での共通電位が保たれていたためと理解される。
【０２４５】
（参考例）
本比較例では、図２６に示した角が直角なスペーサ基体２１を使用した。低抵抗膜（電極）２５の作成方法は図６に示した方法で行った。以下にそのプロセスを具体的に説明する。
【０２４６】
スペーサ基体２１の両側面をガラス製固定治具２０１２によって挟む形で、複数のスペーサ基体２１を固定する（図６（ａ））。尚、ここでは、ガラス製固定治具２０１２の厚み：Ｄ1を１．１ｍｍ、高さ：Ｈ1を２．８ｍｍ、長さ：Ｌ1を４２ｍｍとした。また、スペーサ基体は、厚み：Ｄが０．２ｍｍ、高さ：Ｈが３ｍｍ、長さ：Ｌが４０ｍｍである。
【０２４７】
そして、前記ガラス製固定治具２０１２から露出しているスペーサ基体の端部に、１０ｎｍ厚のＴｉ膜２０１３を形成し、さらに２００ｎｍ厚のＰｔ膜２０１３をスパッタにより気相形成した（図６（ｂ）、（ｃ））。この工程により、高さ２００μｍの低抵抗膜（電極）２５が形成された。
【０２４８】
上記工程と同様にして、スペーサ基体２１の反対側の端部に、低抵抗膜（電極）２５を形成した（図６（ｄ））。
【０２４９】
上記工程において、Ｔｉ膜は、Ｐｔ膜の膜密着性を補強する下地層として必要であった。この後、更に実施例１と同様にして、スパックによる高抵抗膜２２を作成した。
【０２５０】
このようにして作成したスペーサ２０をスペーサ２０ｋとする。このとき得られた、スペーサ２０の低抵抗膜（電極）２５部分は、光沢反射が認められた上、スペーサ基体２１の端面と側面の境界領域、即ち、角部には部分的な剥がれが生じた。
【０２５１】
更に実施例１と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル１０１を作成し、実施例１と同条件で、高圧印加および素子駆動を行った。このときスペーサ２０の近傍で７ｋＶ駆動まで放電は発生しなかった。更にスペーサ２０に近い位置にある冷陰極素子１０１２からの放出電子による発光スポットも含め、２次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことはスペーサ２０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０２５２】
以上の各実施例で作成した、低抵抗膜（電極）２５を形成したスペーサ２０ａ〜２０ｊと、上記参考例で作成したスペーサ２０ｋについて、この作成方法、電気的コンタクト、発光点変位、および耐放電について比較すると、参考例のスペーサ２０ｋは低抵抗膜（電極）２５を形成する際に、真空減圧装置を必要とするだけでなく、Ｐｔ単独のスパッタではガラス基板との密着性に問題があり、下地層を設けるためのプロセスを別途必要する。
【０２５３】
また、本実施例で示した転写浸漬形成による低抵抗膜（電極）２５に比べて、絶縁耐圧が若干低い。これは、転写浸漬形成した低抵抗膜（電極）２５の膜厚分布が、周辺になるに従い薄くなるテーパ状断面であるのに対して、スパッタ形成膜ではパターニングした末端での低抵抗膜（電極）２５の角部は、直角な断面であったり、マスクからはがす段階でバリなどの突起がスペーサ外空間に向かって発生するために、電子源中でそれらの突起部に電界が集中しやすい為であると思われる。
【０２５４】
また、スペーサ２０ｊの耐電圧、ビーム発光位置も良好であったが、スペーサ基体２１の角部に低抵抗膜（電極）２５の被覆率が低い状態が確認されており、多量生産の際の歩留まり等を考えると、スペーサ基体２１の角部のＲ処理が被覆率向上の為に有効である事がわかる。
【０２５５】
本実施の形態により形成される低抵抗膜（電極）２５は、いずれも作成工程が簡便、かつ容易であり、また得られた低抵抗膜（電極）２５の電気的コンタクトも良好であり、かつ、放電耐圧も良好であるので、電子線による表示品位を向上できる。また、量産性と低コスト性等を求められる作製工程、及びこれを使用する電子源に対して特に有効なものである。
【０２５６】
以上説明したように、本実施の形態における低抵抗膜（電極）２５の形成手法として液相形成法を形成することの効果として、真空減圧工程を必要としないため、
▲１▼装置コストが抑制できる
▲２▼タクトタイムを抑制できる
排気、減圧、成膜、大気リーク後、低抵抗膜（電極）２５が準安定状態にあり、不安定な過渡状態で他の部材を成膜することで低抵抗膜（電極）２５の剥がれ等の問題が生じることがあり、安定状態に緩和させる必要があった。これは低抵抗膜（電極）２５の構造や表面活性に関係していると思われるが、とりわけ水の脱吸着の安定化に関係すると考えられる。しかしながら、真空工程を経由しない加熱焼成を採用することにより、これらの不安定状態の経由を抑えることができる。
▲３▼原料の利用効率が高い等
また、スペーサ基体２１の端面と側面間の境界領域（角部）を円弧状処理を施すなどの滑らかな連続面とすることによる効果としては、角部、即ち、スペーサ基体２１の端面と側面の境界領域における低抵抗膜（電極）２５の被覆率を向上させることができる。
【０２５７】
このため、低抵抗膜（電極）２５が、スペーサ基体２１の端面と側面で分断されることが無く、両面の良好な電気的コンタクトを得ることができ、電子源としてスペーサを組み込んだ時に、スペーサ表面の帯電をＦＰおよびＲＰの基板面に効率的に逃すことができる。
【０２５８】
以上のように簡便かつ低コストな作成プロセスを得られることが効果として挙げられる。これによって更には、スペーサおよび電子源の製造コストを低下させ、帯電による発光部の変位が抑えられた表示品位の高い画像表示装置を安価に提供するものである。
【０２５９】
【発明の効果】
以上説明したように本発明によれば、真空減圧装置を必要とせずに、低抵抗膜（電極）を付与したスペーサを容易に、かつ安価に作成できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るスペーサの形状を説明する図である。
【図２】本実施の形態に係るスペーサの低抵抗膜を付与する方法を示す図である。
【図３】本実施の形態に係るスペーサの基板の断面形状と低抵抗膜の付与状態を説明する図である。
【図４】本実施の形態に係るスペーサの低抵抗膜の形成部の寸法の規定を説明する図である。
【図５】本実施の形態に係るスペーサの加熱延伸装置を説明する図である。
【図６】本発明の実施の形態との比較例に用いた低抵抗膜の気相形成過程の説明図である。
【図７】本発明の実施の形態に係る画像表示装置の表示パネルの一部を切り欠いて示した外観斜視図である。
【図８】本実施の形態で用いたマルチ電子源の基板の平面図である。
【図９】図８のマルチ電子源の基板のＡ−Ａ’断面図である。
【図１０】本実施の形態の表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図１１】図７の表示パネルのＡ−Ａ’断面図である。
【図１２】本実施の形態で用いた平面型の表面伝導型放出素子の平面図（ａ），断面図（ｂ）である。
【図１３】本実施の形態に係る平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図１４】通電フォーミング処理の際の印加電圧波形を示す図である。
【図１５】通電活性化処理の際の印加電圧波形（ａ），放電電流Ｉeの変化（ｂ）を示す図である。
【図１６】本実施の形態で用いた垂直型の表面伝導型放出素子の断面図である。
【図１７】垂直型の表面伝導型放出素子の製造工程を説明する断面図である。
【図１８】本実施の形態で用いた表面伝導型放出素子の典型的な特性を示すグラフ図である。
【図１９】本発明の実施の形態の画像表示装置の駆動回路の構成を示すブロック図である。
【図２０】従来知られた表面伝導型放出素子の一例を示す図である。
【図２１】従来知られたＦＥ型素子の一例を示す図である。
【図２２】従来知られたＭＩＭ型素子の一例を示す図である。
【図２３】スペーサに低抵抗膜を付けた例を示す模式図である。
【図２４】図２３のＡ−Ａ部での断面模式図である。
【図２５】スペーサの端部を模式的に示した図である。
【図２６】スペーサ基体またはスペーサの斜視図である。
【図２７】スペーサに低抵抗膜を付けた例を示す模式図である。
【図２８】母材からスペーサ母材を切り出す方法を示す模式図である。
【図２９】本実施の形態に係るスペーサ基体への電極の形成方法の一例を示す模式図である。
【図３０】本実施の形態に係るスペーサ基体の製造装置の一例を示す模式図である。
【図３１】スペーサ基体またはスペーサの斜視図である。
【図３２】低抵抗膜の加工の様子を表す模式図である。
【図３３】低抵抗膜の加工の様子を表す模式図である。
【図１】
0003689598.tif 000002
【図２】
0003689598.tif 000003
【図３】
0003689598.tif 000004
【図４】
0003689598.tif 000005
【図５】
0003689598.tif 000006
【図６】
0003689598.tif 000007
【図７】
0003689598.tif 000008
【図８】
0003689598.tif 000009
【図９】
0003689598.tif 000010
【図１０】
0003689598.tif 000011
【図１１】
0003689598.tif 000012
【図１２】
0003689598.tif 000013
【図１３】
0003689598.tif 000014
【図１４】
0003689598.tif 000015
【図１５】
0003689598.tif 000016
【図１６】
0003689598.tif 000017
【図１７】
0003689598.tif 000018
【図１８】
0003689598.tif 000019
【図１９】
0003689598.tif 000020
【図２０】
0003689598.tif 000021
【図２１】
0003689598.tif 000022
【図２２】
0003689598.tif 000023
【図２３】
0003689598.tif 000024
【図２４】
0003689598.tif 000025
【図２５】
0003689598.tif 000026
【図２６】
0003689598.tif 000027
【図２７】
0003689598.tif 000028
【図２８】
0003689598.tif 000029
【図２９】
0003689598.tif 000030
【図３０】
0003689598.tif 000031
【図３１】
0003689598.tif 000032
【図３２】
0003689598.tif 000033
【図３３】
0003689598.tif 000034