(57)【特許請求の範囲】
【請求項１】
交流き電線に接続され無効電力補償と有効電力の融通を行う自励式インバータの、負荷突入による過大電流とき電線電圧の低下と位相の進みによる影響を抑制するインバータの制御方法であって、
負荷突入の検出は、負荷電流を全波整流し、この整流出力をピークホールドし更にサンプルホールドした半周期前のピーク値と前記整流出力の現在のピーク値とを比較し、設定値以上の差のある場合、負荷突入検出とし、予め定めた補正量のインバータ電圧下げ信号及び位相進み信号によりインバータの電圧と位相を補正制御し、インバータの過電流の抑制と制御回路の安定を図り、
前記負荷電流の正と負のピーク値を比較し、差の少ない場合、前記負荷突入検出を負荷急増によるものと見倣して、前記インバータの補正制御を停止させることを特徴とするき電線補償用自励式インバータの制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流き電の鉄道のき電線に接続され、無効電力及び有効電力の融通を行うことにより、受電している三相の電力系統に与える悪影響を抑制する、き電線補償用自励式インバータの制御方法に関する。
【０００２】
【従来の技術】
従来、交流き電の鉄道においては、図１に示すように、三相電力系統をスコット変圧器１（又はウッドブリッジ変圧器等）で受電し、単相２回線のＴ座及びＭ座に変換してき電している。このＴ座及びＭ座き電線２T，２Mに補償用のＴ座及びＭ座インバータ３T及び３Mを接続し、インバータの直流側を共通としてインバータ３T，３Mを制御して負荷の無効電力補償、Ｔ座／Ｍ座の有効電力の融通を行なう方式が考案されている。
【０００３】
この方式は、変圧器１は両座とも力率１で電力が平衡するように運転可能であり、受電側からみた利用率がよくなるだけでなく、変圧器の利用も改善できる等の理想的な運用状態とすることができる。
【０００４】
【発明が解決しようとする課題】
しかし、き電線側にインバータを接続するため、三相受電側にインバータを接続する方式に比べ、負荷の影響を強く受ける。特に、車両のセクション通過時の突入電流の影響を受ける。即ち、定常負荷電流の数倍以上の突入電流が変圧器とインバータのインピーダンス比でインバータに分流するため、インバータの過電流耐量を大きくする必要があり、インバータが大形化する。
【０００５】
また、突入電流によりインバータの受電点の電圧が低下し、更に、突入電流、即ち遅れ電流により等価的に電圧位相が進み、この影響をインバータが受け、制御回路が振られてしまい不安定となる要因を増やすことになってしまう。
【０００６】
本発明は、従来のこのような問題点に鑑みてなされたものであり、その目的とするところは、負荷の突入時のインバータ電流耐量を少なくでき、制御の安定な動作を確保できるき電線補償用自励式インバータの制御方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、交流き電線に接続され無効電力補償と有効電力の融通を行う自励式インバータの、負荷突入による過大電流とき電線電圧の低下と位相の進みによる影響を抑制するインバータの制御方法であって、負荷突入の検出は、負荷電流を全波整流し、この整流出力をピークホールドし更にサンプルホールドした半周期前のピーク値と前記整流出力の現在のピーク値とを比較し、設定値以上の差のある場合、負荷突入検出とし、予め定めた補正量のインバータ電圧下げ信号及び位相進み信号によりインバータの電圧と位相を補正制御して、インバータの過電流の抑制と制御回路の安定を図り、前記負荷電流の正と負のピーク値を比較し、差の少ない場合、前記負荷突入検出を負荷急増によるものと見倣して、前記インバータの補正制御を停止させ負荷急増による不要動作を抑制することを特徴とする。
【０００９】
【発明の実施の形態】
本発明を図面を参照して説明する。図２は負荷突入検出回路、図３はそのタイミング図、図４は補正停止回路、図５はそのタイミング図、図６は図１のインバータ３T，３Mに補償信号を出力する補償信号発生回路、図７はそのタイミング図である。
【００１０】
図２，図３について、１１は負荷電流Ａを整流する全波整流器、１２はその全波整流出力Ｂのピーク値を保持し所定の時定数で減衰するピークホールド値Ｃを出力するピークホールド回路、１３は負荷電流のゼロ点を検出するコンパレータ、１４及び１５はコンパレータ１３からの０°及び１８０°の信号で動作するモノマルチバイブレータである。
【００１１】
１６はサンプルホールド回路で、モノマルチバイブレータ１４及び１５からの負荷電流の０点の立ち上がり及び立ち下がり信号により駆動され、半波前のピークホールド値Ｃをホルードする。１７は整流出力Ｂとサンプルホールド値Ｄと設定電流値Ｉｓｅｔとを比較して負荷突入を判定するコンパレータである。
【００１２】
以上のように負荷突入検出回路は構成されているので、コンパレータ１７は、整流出力Ｂ＞（サンプルホールド値Ｄ＋Ｉｓｅｔ）の場合に整流出力Ｂのピーク部分だけ負荷突入検出信号Ｅを出力する。
【００１３】
図４，図５について、１０は上記図２の負荷突入検出回路、２１及び２２は負荷電流Ａの＋側及び一側のピーク電流値をホールドし、＋及び−のピークホールド値Ｆ及びＧを出力するピークホールド回路、２３は電流差設定値△Ｉｓｅｔとピークホールド値Ｆ及びＧを比較するウィンドコンパレータである。
【００１４】
２４は突入電流検出回路１０からの負荷突入検出信号Ｅを半周期遅らせる半周期ディレイ回路、２５はそのディレイ信号を整形する波形整形回路、２６はウィンドコンパレータ２３からの信号があることを条件に波形整形された半周期ディレイ信号を補正停止指令信号Ｈとして出力する論理積回路である。
【００１５】
以上のように補正停止回路は構成されているので、図５（Ａ）のように負荷電流Ａが負荷急増による場合、ウィンドコンパレータ２３は＋，−のピークホールド値Ｆ，Ｇの差が電流差設定値△Ｉｓｅｔ以下となり“Ｈ”を出力するので、論理積回路２６から波形整形回路２５の出力の信号“Ｈ”を補正停止指令Ｈとして出力する。また、図５（Ｂ）のように負荷電流Ａに突入電流が加わっている場合、＋，−のピークホールド値Ｆ，Ｇの差が電流差設定値△Ｉｓｅｔ以上となり、ウィンドコンパレータ２３が“Ｈ”を出力しないので、論理積回路２６から補正停止指令Ｈは出力しない。
【００１６】
図６，図７について、３０Ａ及び３０Ｂはインバータ電圧下げ補償回路及びインバータ位相進み補償回路である。まず、インバータ電圧下げ補償回路３０Ａについて図７を用いて説明する。３１Aは突入検出回路（図２）から負荷突入検出信号Ｅが入力すると予め設定された補正時間ＴWを出力する単安定マルチバイブレータ、３２Aはこの出力信号Ｊを積分する積分回路、３３Aは単安定マルチバイブレータの出力信号Ｊと積分回路の積分出力信号Ｋとの差を増幅するアンプ、３４Aはアンプ３３Aのゲイン設定器、ＳAは図４からの補正停止指令ＨがないときＯＮしていてアンプ３３Aの出力Ｌをインバータ電圧下げ補償指令として出力するスイッチである。補正停止指令ＨがあるとスイッチＳAがＯＦＦし、インバータ電圧下げ補正指令は停止する。
【００１７】
インバータ位相進み補償回路３０Ｂ（３１B〜３４B，ＳB）は上記回路３０Ａ（３１A〜３４A，ＳA）と同様に構成されている。しかして、負荷突入検出信号Ｅが入力すると、３０Ａと同様に、補正停止指令ＨがないときスイッチＳBからアンプ３３Bの出力Ｌをインバータ位相進み補償指令として出力する。
【００１８】
したがって、負荷突入検出信号Ｅが入力し、かつ補正停止指令Ｈが入力しない限り、回路３０Ａ及び３０Ｂから電圧下げ補償指令及び位相進み補償指令が出力されるので、インバータの電圧が下がると共に位相が進むので、インバータの過電流耐量が小さくて済むことになる。
【００１９】
このインバータの電圧下げ補償及び位相進み補償中に補正停止回路（図４）が負荷突入検出信号Ｅを負荷電流の急増によるものと判断して補正停止指令Ｈを出力すると、回路３０Ａ，３０Ｂの各スイッチＳA，ＳBがＯＦＦとなり、各スイッチＳA，ＳBからのアンプ出力Ｌは図７のようスイッチ出力Ｌ’となり、電圧下げ補償及び位相進み補償は停止するので、負荷突入検出が負荷急増による場合、余計な補正を行わずにすむ。
【００２０】
【発明の効果】
本発明は、上述のとおり構成されているので、次に記載する効果を奏する。
【００２１】
（１）負荷突入時のインバータの過電流耐量を少なくできるので、インバータを小形化できる。
【００２２】
（２）負荷突入時のインバータの制御の不安定性を小さくでき安定な動作を確保できる。
【００２３】
（３）負荷突入と負荷急増を区別でき余計な補正を行うことがない。
【図面の簡単な説明】
【図１】自励式インバータによるき電線電力補償回路構成図。
【図２】突入電流検出回路ブロック図。
【図３】同回路の動作を示すタイミング図。
【図４】補正停止指令回路ブロック図。
【図５】同回路の動作を説明するタイミング図。
【図６】補償信号発生回路ブロック図。
【図７】同回路の動作を説明するタイミング図。
【符号の説明】
１…スコット変圧器
２T，２M…き電線
３T，３M…自励式インバータ
１０…突入電流検出回路
１１…全波整流器
１２…ピークホールド回路
１３…ゼロ点検出用コンパレータ
１４，１５…モノマルチバイブレータ
１６…サンプルホールド回路
１７…コンパレータ
２１，２２…ピークホールド回路
２３…ウィンドコンパレータ
２４…半周期ディレイ回路
２５…波形整形回路
２６…論理積回路
３１…モノマルチバイブレータ
３２…積分回路
３３…アンプ
３４…アンプのゲイン設定器
Ｓ…スイッチ。
【図１】
0003678543.tif 000002
【図２】
0003678543.tif 000003
【図３】
0003678543.tif 000004
【図４】
0003678543.tif 000005
【図５】
0003678543.tif 000006
【図６】
0003678543.tif 000007
【図７】
0003678543.tif 000008