(57)【特許請求の範囲】
【請求項１】
入力テレビジョン信号の同期信号より得られる入力パルス信号の位相と同期パルスの位相とを比較し、前期入力パルス信号と同期パルス間の位相差に応じた検出信号を出力する位相比較器と、
前記同期パルスを計数し、所定の計数値が得られたとき前期検出信号に応じて制御信号を出力するシーケンシャルフィルタと、
前記シーケンシャルフィルタが出力する前記制御信号に基づき周波数を可変するデジタルＶＣＯと、
前記デジタルＶＣＯの周波数を分周し、該分周出力を前記同期パルスとして位相比較器に出力する分周器を備えるデジタルＰＬＬにおいて、
前記デジタルＰＬＬにおける位相制御動作を入力テレビジョン信号の１フィールドあるいは１フレームを構成する走査線数の整数分の１ごとに行うようにしたことを特徴とするデジタルＰＬＬ。
【請求項２】
前記所定の計数値を入力テレビジョン信号の１フィールドあるいは１フレームを構成する走査線数の整数分の１に設定したことを特徴とする請求項１記載のデジタルＰＬＬ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、テレビジョン受像機（以下ＴＶ受像機と記す）の水平同期信号の同期に用いられるデジタルＰＬＬに関する。
【０００２】
【従来の技術】
従来、テレビジョン信号をデジタル化して処理するＴＶ受像機において、水平同期信号に同期した同期パルスを生成する同期パルス生成回路は、一般的にアナログ型のＰＬＬ回路で構成されている。
図５は、テレビジョン信号の処理回路を示す要部構成図である。映像信号処理回路１０の映像入力端子１１に入力された映像信号は、Ａ／Ｄ変換器１２でデジタル信号に変換され、Ｙ／Ｃ分離回路１３及び同期分離回路１４に供給される。Ｙ／Ｃ分離回路１３は、例えばフレームくし型フィルタ等を用いて３次元的にフィルタ処理を行い、輝度（Ｙ）信号と色（Ｃ）信号とに分離して出力する。
【０００３】
色復調回路１５は、Ｃ信号を復調してＩ信号とＱ信号に分離して出力する。信号処理回路１６は、上記Ｙ信号とＩ信号及びＱ信号を用いて後述するＰＬＬ回路１７から供給される水平同期信号に同期した色副搬送波により同期検波され、ＲＧＢ信号に変換されて出力される。
【０００４】
一方、同期分離回路１４は、映像信号の中から例えば水平同期信号を分離し、ＰＬＬ回路１７に供給する。かかるＰＬＬ回路１７は、位相比較器２０、ＬＰＦ２１、ＶＣＯ１８及び分周器１９により構成され、例えば色搬送波の周波数で発振するＶＣＯ１８の発振周波数は、映像信号処理回路１０に供給すると共に、水平同期信号の周波数まで分周器１９で分周し、位相比較器２０に帰還し、入力される水平同期信号と位相の比較を行い、位相差に応じて出力される信号（電圧）をＬＰＦ２１に入力して直流成分として、ＶＣＯ１８に印加して発振周波数を電圧制御し、水平同期信号と位相の一致した同期パルスを出力する。かかる同期パルスは、図示せぬ表示装置の水平同期信号の同期や水平走査信号を生成するのに用いられる。
【０００５】
ところで、ＴＶ受像機を車載用として用いた場合、走行中にビル等で電波が遮られて急激に弱電界なることでテレビジョン信号が無くなる場合がある。このような場合は、水平同期信号に同期しているＰＬＬ回路１７が外れて画面に乱れが生じると共に、弱電界の場合は同期パルスにジッタが生じ、画面の揺らぎとして現れるので、車載用のＴＶ受像機は家庭用のＴＶ受像機に比して広範囲に変化する水平同期信号に対して、安定して同期が掛けられる同期パルスが要求される。
【０００６】
ＰＬＬ回路１７は、少なくとも入力される水平同期信号の周波数の可変範囲と同じ可変幅を有するＶＣＯ１８を使用しないと良好な同期が得られない。しかしながら、上記可変幅を有するＶＣＯ１８と、広範囲の同期範囲を有する回路を構成することは極めて困難である。
また、ＰＬＬ回路１７は、供給される水平同期信号の位相の変化に応じて無条件に位相比較器２０から位相差信号が出力されるため、車の移動に伴う電波障害や振動等によるＴＶ受像機の検波出力に変動があると、変動にその都度応答するので安定するまでに時間がかかる。また、ＰＬＬ回路１７で生成された同期パルスは、水平走査信号を生成しているので常に画面の不特定な位置で同期が掛かかり、フレーム毎に同期位置が異なり、画面が揺れるという問題があった。
【０００７】
【発明が解決しようとする課題】
本発明は上記問題点に鑑みなされたものであり、その目的は、各フィールド或はフレームにおいて、常に同じ走査線で同期が掛かり、フレーム間での画面の揺らぎの影響を低減することが可能なデジタルＰＬＬを提供することである。
【０００８】
【課題を解決するための手段】
請求項１記載の発明に係るデジタルＰＬＬは、入力テレビジョン信号の同期信号より得られる入力パルス信号の位相と同期パルスの位相とを比較し、入力パルス信号と同期パルス間の位相差に応じた検出信号を出力する位相比較器と、同期パルスを計数し、所定の計数値が得られたとき検出信号に応じて制御信号を出力するシーケンシャルフィルタと、シーケンシャルフィルタが出力する制御信号に基づき周波数を可変するデジタルＶＣＯと、デジタルＶＣＯの周波数を分周し、該分周出力を同期パルスとして位相比較器に出力する分周器を備えるデジタルＰＬＬにおいて、デジタルＰＬＬにおける位相制御動作を入力テレビジョン信号の１フィールドあるいは１フレームを構成する走査線数の整数分の１ごとに行うようにしたことを特徴とする。
【０００９】
また、請求項２記載の発明に係るデジタルＰＬＬは、請求項１記載のデジタルＰＬＬであって、所定の計数値を入力テレビジョン信号の１フィールドあるいは１フレームを構成する走査線数の整数分の１に設定したことを特徴とする。
【００１１】
本発明のデジタルＰＬＬは、入力パルス信号の位相と同期パルスの位相とを比較して入力パルス信号と同期パルス間の位相差に応じた検出信号を出力する位相比較器と、同期パルスをＮ計数する第１のカウンタと、Ｍ計数する第２のカウンタを有し、同期パルスを計数し、所定の計数値が得られたとき検出信号に応じて制御信号を出力するシーケンシャルフィルタと、シーケンシャルフィルタが出力する制御信号に基づき周波数を可変するデジタルＶＣＯと、デジタルＶＣＯの周波数を分周し、位相比較器に同期パルスとして出力する分周器とで構成されるデジタルＰＬＬにおいて、シーケンシャルフィルタは、同期パルスを計数し、第１のカウンタ及び第２のカウンタの計数値Ｎ或はＭまたはＮ及びＭが走査線数の整数分の１になった時点で位相比較器の検出信号に応じてデジタルＶＣＯに対して制御信号を出力するように構成することにより、各フィールド或はフレームにおいて、毎に常に同じ走査線でデジタルＰＬＬの位相制御が掛かる。
【００１２】
【発明の実施の形態】
図１は、本発明の実施形態によるデジタルＰＬＬを用いた液晶ＴＶ受像機の信号処理回路を示す要部構成図である。図を参照して信号処理回路の構成及び動作を以下に説明する。尚、従来例と同一の部分は同一の符号を付して示してある。
【００１３】
映像信号処理回路１０の映像入力端子１１より入力された映像信号は、Ａ／Ｄ変換器１２によりデジタル信号に変換され、Ｙ／Ｃ分離回路１３及び同期分離回路１４に入力される。Ｙ／Ｃ分離回路１３は、映像信号に含まれる輝度（Ｙ）信号と色（Ｃ）信号を分離して出力する。色復調回路１５は、Ｃ信号を復調し、Ｉ信号とＱ信号を分離して出力する。信号処理回路１６は、上記Ｙ信号とＩ信号及びＱ信号をデジタルＰＬＬ３０から供給される水平同期信号Ｆｉｎに同期した色副搬送波Ｃｓｃの周波数を用いて同期検波することによりＲＧＢ信号を出力し、後述する信号電極駆動回路３５に供給する。
【００１４】
一方、同期分離回路１４は、映像信号の中から垂直同期信号及び水平同期信号を分離して出力し、垂直同期信号は後述する信号電極駆動回路３５に供給し、水平同期信号はデジタルＰＬＬ３０に供給する。かかるデジタルＰＬＬ３０は、位相比較器３１とシーケンシャルフイルタ３２とデジタルＶＣＯ３３と固定分周数の分周器３４とで構成している。
【００１５】
位相比較器３１は、入力パルス信号である水平同期信号Ｆｉｎの位相φｉｎを分周器３４の出力信号（以下、同期パルスＳｙｐと記す。）の位相φｏｕｔと比較して、両者の位相差に応じた検出信号を出力する回路である。即ち、位相比較器３１は、水平同期信号Ｆｉｎの位相φｉｎが同期パルスＳｙｐの位相φｏｕｔより大きい（進み）場合には“Ｈ”を出力し、水平同期信号Ｆｉｎの位相φｉｎが同期パルスＳｙｐの位相φｏｕｔより小さい（遅れ）場合には“Ｌ”を出力し、後段のシーケンシャルフィルタ３２に供給する。
【００１６】
シーケンシャルフィルタ３２は、２つのＮカウンタとＭカウンタとで構成されるN-before-Mと呼ばれるフィルタであり、後述する分周器３４から供給される水平同期信号Ｆｉｎに同期した同期パルスＳｙｐのパルス数を計数し、Ｎカウンタ或はＭカウンタが所定の計数値を計数すると、位相比較器３１が“Ｈ”を出力している時は制御信号としてのボロー（ＢＯ）信号を出力し、位相比較器３１が“Ｌ”を出力している時は制御信号としてのキャリー（ＣＡ）信号を出力し、後段のデジタルＶＣＯ３３に供給する。
尚、シーケンシャルフィルタ３２の詳細な動作説明は後述する。
【００１７】
デジタルＶＣＯ３３は、色副搬送波Ｃｓｃの周波数の整数倍（例えば６倍）で発振する基準発振器の周波数を分周するため、例えば５進カウンタ、６進カウンタ、７進カウンタ等の３つのカウンタを切り替えるように構成され、シーケンシャルフィルタ３２からインクリメント端子ＩＮＣＲへキャリー信号が入力され、デクリメント端子ＤＥＣＲにボロー信号が入力されない時は、５進カウンタとして動作させる。また、インクリメント端子ＩＮＣＲへキャリー信号が入力されない状態で、デクリメント端子ＤＥＣＲにボロー信号が入力た時は、７進カウンタとして動作させる。そして、インクリメント端子ＩＮＣＲにキャリー信号が、デクリメント端子ＤＥＣＲにボロー信号が共に入力されない状態の時は、６進カウンタとして動作するようにしている。
【００１８】
例えば、デジタルＶＣＯ３３は、シーケンシャルフィルタ３２からキャリー信号もボロー信号も供給されない時は６進カウンタとして動作し、基準発振器の周波数を６分周して色副搬送波Ｃｓｃの周波数を出力する。デジタルＶＣＯ３３から出力される色副搬送波Ｃｓｃの周波数は、分周器３４に供給される。分周器３４は、デジタルＶＣＯ３３から供給される色副搬送波Ｃｓｃの周波数を水平同期信号Ｆｉｎの周波数まで分周した後、同期パルスＳｙｐとして位相比較器３１に供給する。位相比較器３１は、入力される水平同期信号Ｆｉｎの位相φｉｎと同期パルスＳｙｐの位相φｏｕｔが同一であり、位相差信号を出力しない同期状態にある。
【００１９】
次に、水平同期信号Ｆｉｎの周波数が低く入力された時は、位相比較器３１は“Ｌ”を出力するので、シーケンシャルフィルタ３２からキャリー信号が出力される。デジタルＶＣＯ３３は、シーケンシャルフィルタ３２からキャリー信号がインクリメント端子ＩＮＣＲに供給されると５進カウンタとして動作し、基準発振器の周波数を５分周した周波数を出力し、分周器３４に供給する。分周器３４は、デジタルＶＣＯ３３から供給される周波数を分周した後、位相比較器３１へ周波数を高めた同期パルスＳｙｐとして供給する。
【００２０】
また、水平同期信号Ｆｉｎの周波数が高く入力された時は、位相比較器３１は“Ｈ”を出力するので、シーケンシャルフィルタ３２からボロー信号が出力される。デジタルＶＣＯ３３は、シーケンシャルフィルタ３２からボロー信号がデクリメント端子ＤＥＣＲへ入力されると７進カウンタとして動作し、基準発振器の周波数を７分周した周波数を出力し、分周器３４に供給する。分周器３４は、デジタルＶＣＯ３３から供給される周波数を分周した後、位相比較器３１へ周波数を低めた同期パルスＳｙｐとして供給する。
【００２１】
上述したように位相比較器３１は、水平同期信号Ｆｉｎの位相φｉｎと同期パルスＳｙｐの位相φｏｕｔを比較し、両者の位相差に応じた信号を出力する。
従って、デジタルＰＬＬ３０は、水平同期信号Ｆｉｎの位相φｉｎと同期パルスＳｙｐの位相φｏｕｔを一致させるように追従し、その後水平同期信号Ｆｉｎの位相φｉｎと同期パルスＳｙｐの位相φｏｕｔが一致した状態（同期）で安定する。
デジタルＰＬＬ３０は、水平同期信号Ｆｉｎに同期した色副搬送波Ｃｓｃの周波数を映像信号処理回路１０に供給し、ＲＧＢ信号の復調等に用いると共に、水平同期信号Ｆｉｎに同期した同期パルスＳｙｐを後述する液晶パネル３７を駆動するための信号電極駆動回路３５及び走査電極駆動回路３６に供給し、駆動信号の極性反転や水平走査パルスの生成に用いられる。
【００２２】
上記信号電極駆動回路３５は、信号処理回路１６から供給されるＲＧＢ信号を画素パルスに変換し、液晶パネル３７の信号電極に供給する回路であり、後述する液晶パネル３７を構成するＴＦＴ等に供給する複数の制御電圧を重畳して出力すると共に、供給される同期パルスＳｙｐに基づき液晶パネル３７を１走査期間毎に反転して交流駆動するためのタイミングパルスが生成される。また、走査電極駆動回路３６は、液晶パネル３７の走査電極を駆動する回路であり、供給される同期パルスＳｙｐに同期した水平走査パルス（走査線電圧）が生成される。
また、液晶パネル３７は、図示しない平行配置された多数の走査電極と、各走査電極に直交する平行配置の多数の信号電極と、各走査電極及び各信号電極の交点にそれぞれ配置されたＴＦＴ及び液晶セルとによって構成されており、それぞれのＴＦＴ及び液晶セルからなる回路部分は１画素を形成している。
【００２３】
次に、シーケンシャルフィルタ３２の構成と動作を図２及び３を用いて以下に説明する。
図２に示すように、シーケンシャルフィルタ３２は、１つの反転アンプ３２ａと、例えば２つのＡＮＤ回路（Ｄ−ＦＦで構成しても良い）３２ｂ、３２ｃと、２つのＯＲ回路３２ｄ、３２ｈと、第１のカウンタであるＮ計数する２つのＮカウンタ３２ｅ、３２ｇと、第２のカウンタであるＭ計数するＭカウンタ３２ｆとで構成している。
【００２４】
例えば、位相比較器３１から“Ｈ”が入力された場合には、ＡＮＤ回路３２ｂは、一方の入力端子が“Ｈ”なので、他方の入力端子に供給される同期パルスＳｙｐにより論理積が形成され、同期パルスＳｙｐを出力してＮカウンタ３２ｅに供給する。Ｎカウンタ３２ｅは、ＡＮＤ回路３２ｂから供給される同期パルスＳｙｐを計数し、予め設定された計数値（Ｎ）を計数するとボロー信号を出力すると共に、Ｎカウンタ３２ｅの出力に設けられたＯＲ回路３２ｈを介して２つのＮカウンタ３２ｅ、３２ｇ及びＭカウンタ３２ｆの計数値をリセットする。
【００２５】
また、位相比較器３１から“Ｌ”が入力された場合には、ＡＮＤ回路３２ｂは論理積が形成しないので同期パルスＳｙｐは出力されないが、位相比較器３１からの入力電圧が反転アンプ３２ａで反転されてＡＮＤ回路３２ｃの一方の入力端子に供給されるので、ＡＮＤ回路３２ｃは同期パルスＳｙｐにより論理積が形成されて、同期パルスＳｙｐを出力してＮカウンタ３２ｇに供給する。Ｎカウンタ３２ｅは、ＡＮＤ回路３２ｃから供給される同期パルスＳｙｐを計数し、上記Ｎ値を計数するとキャリー信号を出力すると共に、Ｎカウンタ３２ｇの出力に設けられたＯＲ回路３２ｈを介して２つのＮカウンタ３２ｅ、３２ｇ及びＭカウンタ３２ｆの計数値をリセットする。
【００２６】
一方、２つのＡＮＤ回路３２ｂ、３２ｃの出力側に設けられたＯＲ回路３２ｄは、２つのＡＮＤ回路３２ｂ、３２ｃから出力される同期パルスＳｙｐの論理和をＭカウンタ３２ｆに供給する。Ｍカウンタ３２ｆは、ＯＲ回路３２ｄから出力される同期パルスＳｙｐを計数し、予め設定された計数値（Ｍ）を計数すると、リセットパルスを出力する。かかるリセットパルスは、Ｍカウンタ３２ｆの出力に設けられたＯＲ回路３２ｈを介して２つのＮカウンタ３２ｅ、３２ｇ及びＭカウンタ３２ｆの計数値をリセットする。
【００２７】
上述したように、２つのＮカウンタ３２ｅ、３２ｇは、位相比較器３１の入力信号に応じて同期パルスＳｙｐを単独で計数するのに対して、Ｍカウンタ３２ｆは２つのＡＮＤ回路３２ｂ、３２ｃが出力する同期パルスＳｙｐの論理和を計数するようにしている。例えば、Ｎカウンタ３２ｅ、３２ｇの計数値（Ｎ）とＭカウンタの計数値（Ｍ）を同一（Ｎ＝Ｍ＝２）に設定する。そして、２つのＮカウンタ３２ｅ、３２ｇが交互に１回計数したような場合は、Ｎ＝１であるがＭカウンタ３２ｆの計数値は、Ｍ＝２となるので、ＯＲ回路３２ｈにより全てのカウンタをリセットするようにしている。具体的には図３を用いて説明する。
【００２８】
図３は、シーケンシャルフィルタ３２の動作説明図である。尚、シーケンシャルフィルタ３２の計数値を例えばＮ＝Ｍ＝２とした時の例で以下に説明する。
図中（ａ）は水平同期信号Ｆｉｎを、（ｂ）は分周器３４の出力である同期パルスＳｙｐを、（ｃ）は位相比較器３１の出力を示している。尚、図３（ａ）の図中（イ）は水平同期信号の位相が分周器出力の位相より遅れた場合を、（ロ）は分周器出力の位相が水平同期信号の位相より遅れた場合を、（ハ）は水平同期信号の位相と分周器出力の位相が交互に変化する場合を夫々示している。
また、図３（ｂ）の図中の数字はＮカウンタの計数値を示した。
【００２９】
先ず、水平同期信号Ｆｉｎの位相が同期パルスＳｙｐの位相より遅れている場合（図中（イ）に示す（ａ）と（ｂ）の関係）、位相比較器３１は“Ｌ”を出力している。シーケンシャルフィルタ３２は、位相比較器３１から“Ｌ”が供給されるとシーケンシャルフィルタ３２のＡＮＤ回路３２ｂはＯＦＦとなり、反転アンプ３２ａ側のＡＮＤ回路３２ｃはＯＮとなって同期パルスＳｙｐをＮレジスタ３２ｇに供給する。Ｎレジスタ３２ｇは、同期パルスＳｙｐを計数し、計数値がＮ＝２となると図３（ｄ）に示すようにキャリー信号を出力し、その後ＯＲ回路３２ｈを介して全てのレジスタをリセットする。
【００３０】
デジタルＶＣＯ３３は、シーケンシャルフィルタ３２からキャリー（ＣＡ）信号が出力されると、上述したように５進カウンタを動作させ、位相比較器３１へ周波数を高めた同期パルスＳｙｐとして供給する。すると、位相比較器３１は、水平同期信号Ｆｉｎの位相φｉｎが同期パルスＳｙｐの位相φｏｕｔより進んでいる（図中（ロ）の（ａ）と（ｂ）の関係）ので“Ｈ”を出力する。シーケンシャルフィルタ３２は、位相比較器３１から“Ｈ”が供給されるとＡＮＤ回路３２ｂにより同期パルスＳｙｐをＮレジスタ３２ｅに供給する。Ｎレジスタ３２ｅは、同期パルスＳｙｐを計数し、計数値がＮ＝２となると図３（ｅ）に示すようにボロー（ＢＯ）信号を出力し、その後ＯＲ回路３２ｈを介して全てのレジスタをリセットする。
【００３１】
上述した動作において、例えばＮカウンタ３２ｅが１回計数し、続いてＮカウンタ３２ｇが１回計数した場合は、２つのカウンタ３２ｅ、３２ｇの計数値が共にＮ＝１であるが、Ｍカウンタ３２ｆの計数値はＭ＝２となっている。このような場合は、水平同期信号Ｆｉｎと同期パルスＳｙｐとの位相差が上下する状態、即ち水平同期信号Ｆｉｎと同期パルスＳｙｐの位相差が極めて近い状態にある場合（図中（ハ）の（ａ）と（ｂ）の関係）なので、シーケンシャルフィルタ３２は、キャリー信号もボロー信号も出力しないようにしている。そして、Ｍカウンタ３２ｆは所定の計数値（Ｍ＝２）を計数しているので、ＯＲ回路３２ｈを介して２つのカウンタ３２ｅ、３２ｇとＭカウンタ３２ｆの計数値を共にリセットされる。従って、デジタルＶＣＯ３３は、何ら制御されない。
【００３２】
以上説明したように、シーケンシャルフィルタ３２を構成する２つのＮカウンタ３２ｅ、３２ｇとＭカウンタ３２ｆは、同期パルスＳｙｐを所定の計数値を計数しないとデジタルＶＣＯ３３に対して制御信号を出力しない。換言すれば、一旦全てのカウンタがリセットされた後、２つのＮカウンタ３２ｅ、３２ｇの何れか一方が所定の計数値を計数しないと、デジタルＶＣＯ３３に対して制御信号が供給されない。従って、デジタルＰＬＬ３０は、水平同期信号Ｆｉｎに同期した同期パルスＳｙｐと色副搬送波Ｃｓｃの周波数を継続して出力する。
【００３３】
以上のことから、本発明の実施形態によるデジタルＰＬＬは、シーケンシャルフィルタ３２の２つのＮカウンタ３２ｅ、３２ｇの計数値（Ｎ）と、Ｍカウンタ３２ｆの計数値（Ｍ）を共にテレビジョン信号の走査線数の整数分の１に設定している。ＴＶ受像機がＮＴＳＣ方式の場合は、走査線の数は１画面（１フィールド）で２６２．５本、２画面（１フレーム）で５２５本である。
図４は、インターレス走査方式の画面の走査線を示したものであり、図中の数字は、走査線数を示し、実線は１フィールド目の走査線を、点線は２フィールド目走査線を示している。
【００３４】
５２５本の整数分の１に相当する整数として１、３、５、７、１５を選定すると、例えば５２５本の１／７に相当する計数値は、Ｎ＝Ｍ＝７５となるので、図４（ａ）に示すように、１フィールドは走査線数が７５本目、１５０本目、２２５本目となり、２フィールドは走査線数が３００本目、３７５本目、４５０本目そして５２５本目が上記計数値を満足する。従って、デジタルＰＬＬ３０は、上記の走査線数の時だけ入力される水平同期信号Ｆｉｎの変動に対して動作する。また、同様に５２５本の１／５に相当する計数値（Ｎ＝Ｍ＝１０５）の場合を図４（ｂ）に示し。５２５本の１／３に相当する計数値（Ｎ＝Ｍ＝１７５）の場合を図４（ｃ）に示した。
【００３５】
以上述べたように、本発明の実施形態によるデジタルＰＬＬは、ＴＶ受像機の画面を成形する水平走査パルスを同期パルスＳｙｐに基づいて生成すると共に、走査線数を計数し、所定の計数値を計数した時だけ、水平同期信号Ｆｉｎに対する制御を行うようにしている。
【００３６】
【発明の効果】
本発明によれば、デジタルＰＬＬは、シーケンシャルフィルタのカウンタの計数値を走査線数の整数分の１に設定し、計数値に達した時だけ同期パルスＳｙｐを制御するようにしたので、例えば車が走行中にビル等の陰で電波が遮られて急激に弱電界になった場合においてもデジタルＰＬＬ３０から色副搬送波Ｃｓｃの周波数が映像信号処理回路１０に供給されると共に、同期パルスＳｙｐが信号電極駆動回路３５及び走査電極駆動回路３６に供給されるので、画面の乱れや雑音を低減することができる。
また、常に同じ走査線数でデジタルＰＬＬの制御が行われるので、各フィールド或はフレームにおいて、フレーム間での画面の揺らぎの影響を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明のデジタルＰＬＬを用いた液晶ＴＶ受像機の信号処理回路を示す要部構成図。
【図２】本発明のデジタルＰＬＬを構成するシーケンシャルフィルタの回路構成図。
【図３】本発明のデジタルＰＬＬを構成するシーケンシャルフィルタの動作説明図。
【図４】画面の走査線数を示す図。
【図５】従来例におけるアナログ型のＰＬＬを用いたＴＶ受像機の信号処理回路を示す要部構成図。
【符号の説明】
１０・・・映像信号処理回路
１１・・・映像入力端子
１２・・・Ａ／Ｄ変換器
１３・・・Ｙ／Ｃ分離回路
１４・・・同期分離回路
１５・・・色復調回路
１６・・・信号処理回路
３０・・・デジタルＰＬＬ
３１・・・位相比較器
３２・・・シーケンシャルフイルタ
３３・・・デジタルＶＣＯ
３４・・・分周器
３５・・・信号電極駆動回路
３６・・・走査電極駆動回路
３７・・・液晶パネル
【図１】
0003701504.tif 000002
【図２】
0003701504.tif 000003
【図３】
0003701504.tif 000004
【図４】
0003701504.tif 000005
【図５】
0003701504.tif 000006