(57)【特許請求の範囲】
【請求項１】
複数のストライプ状のアノード電極及び複数のストライプ状のカソード電極を所定の間隔に置いて互いに交叉するように配し、その各交叉する部分の空間をそれぞれ画素としてXYマトリックス電極を構成し、該複数の画素を画像に応じて選択的に励起して画像表示を行うようにしたプラズマ表示放電管において、
上記XYマトリックス電極に対向して配された全画素に共通のAC型メモリ電極と、
該AC型メモリ電極に対し、絶縁層を介して接触し、上記AC型メモリ電極との間に形成される結合容量によって電力の供給を行なうAC型補助電極とを設け、
上記XYマトリックス電極と上記AC型メモリ電極との間で、メモリ放電表示を行なわせるようにしたことを特徴とするプラズマ表示放電管。
【請求項２】
XYマトリックス電極からなるDC型アドレス電極と、該DC型アドレス電極と対向して配された全画素に共通のAC型メモリ電極とを有するプラズマ表示放電管にメモリ放電表示を行なわせるようにしたプラズマ表示放電管の駆動方法であって、上記DC型アドレス電極によるアドレス動作期間に、上記AC型メモリ電極の絶縁層上に、画像に応じた正極性、又は、負極性の壁電荷の分布を形成した後、
メモリ表示期間に上記DC型アドレス電極の走査電極であるＹ電極に、上記AC型メモリ電極の電位に対し交互に正及び負となるACサステインパルス電圧を印加することによって、上記アドレス動作期間に上記AC型アドレス電極の絶縁層上に形成される壁電荷を基に持続的なメモリ放電表示を行わせるようにしたことを特徴とするプラズマ表示放電管の駆動方法。
【請求項３】
XYマトリックス電極からなるDC型アドレス電極と、該DC型アドレス電極と対向して配された全画素に共通のAC型メモリ電極とを有するプラズマ表示放電管にメモリ放電表示を行わせるようにしたプラズマ表示放電管の駆動方法であって、上記DC型アドレス電極によるアドレス動作によって、上記AC型メモリ電極の絶縁層上に、画像に応じた負極性の壁電荷を形成した後、
メモリ動作期間に上記DC型アドレス電極を構成するＸ及びＹ電極のうちのいずれか一方に、上記AC型メモリ電極の電位に対して正となり、上記AC型メモリ電極にサステイン放電による正極性の壁電荷を形成しないような細い幅のサステインパルス電圧を、一旦放電した空間の再放電電圧が低くなるプライミング効果が無くならないようなパルス期間で断続的且つ持続的に印加してなり、
上記DC型アドレス電極と上記AC型メモリ電極との間で、持続的なメモリ放電表示を行わせるようにしたことを特徴とするプラズマ表示放電管の駆動方法。
【請求項４】
上記請求項３に記載のプラズマ表示放電管の駆動方法において、
上記連続する正極性の細い幅のサステインパルス電圧の隣接するパルス間に、放電は起こらないが、上記AC型メモリ電極上に不本意に形成された正極性の壁電荷を消去できる程度の負極性のパルス電圧を付加して、上記メモリ動作期間に上記DC型アドレス電極を構成するＸ及びＹ電極をうちのいずれか一方に印加するようにしたことを特徴とするプラズマ表示放電管の駆動方法。
【請求項５】
隔壁を介して互いに交叉する複数のストライプ状Ｘ電極及び複数のストライプ状Ｙ電極からなるXYマトリックス電極を有し、上記複数のＸ電極及び上記複数のＹ電極の交叉する部分の複数の画素を画像に応じて選択的に励起して放電発光させるようにしたプラズマ表示放電管において、
上記XYマトリックス電極のうちの画面の縦方向に延在する上記複数のＸ電極の上記Ｙ電極との交叉する部分を該Ｘ電極を被覆する絶縁層の孔を通してガス空間に露出してDC型電極となし、
上記隔壁及び上記孔を除く絶縁層の部分に蛍光体が塗布され、
上記隔壁を介して上記複数のＸ電極に対向するように、上記XYマトリックス電極のうちの上記画面の横方向に延在する上記複数のＹ電極の表面全体を絶縁層で被覆してAC型電極となして、半AC構造の２電極型のXYマトリックス電極を構成し、
上記DC型電極に対し、上記AC型電極を表示面側に配したことを特徴とするプラズマ表示放電管。
【請求項６】
隔壁を介して互いに交叉する複数のストライプ状Ｘ電極からなるDC電極及び複数のストライプ状Ｙ電極からなるAC型電極から構成されるXYマトリックス電極を有し、上記複数のＸ電極及び上記複数のＹ電極の交叉する部分の複数の画素を画像に応じて選択的に励起して放電発光させるようにしたプラズマ表示放電管の駆動方法であって、
アドレス期間中に線順次駆動方法によって、上記XYマトリックス電極の交叉する部分の複数の画素に対応する上記AC電極の絶縁層上に、画像に応じた壁電荷を選択的に形成し、
上記アドレス期間に次のサステイン期間中に上記AC型電極に負極性のパルス電圧を印加して、上記DC型電極のサステイン時のバイアス電位との間で、上記負の壁電荷のある画素のみに放電を励起するが、上記サステインパルスの幅を略１μsec以下に細くすることにより、上記負の壁電荷を消去した後、逆転して正極性の壁電荷ができるのを阻止し、続いて上記細い幅のサステインパルスを連続して印加することで、上記画素の放電空間のプライミングを利用したパルスメモリ放電表示を行なうようにしたことを特徴とするプラズマ表示放電管の駆動方法。
【発明の詳細な説明】
技術分野
本発明はプラズマ表示放電管及びその駆動方法に関する。
背景技術
従来のプラズマ表示放電管（PDP）の構造は、大別して、XYマトリックスを構成する複数の電極群の金属表面が放電空間側に露出している構造のDC型PDPと、XYマトリックス電極群の表面を絶縁層で被覆した構造のAC型PDPがある。又、これらのDC型PDP及びAC型PDPそれぞれの特徴を生かして構成したハイブリッド型PDPもある。
これらのPDPをメモリ動作駆動する駆動方法として、DC型PDPでは、一度放電した放電セルは、空間に存在する準安定原子や荷電粒子の存在から再放電し易くなることを利用したパルスメモリ方式がある。
又、AC型PDPでは、XY電極の表面の絶縁層上に蓄積した荷電粒子、所謂壁電荷による壁電圧の差を利用して再放電させる壁電荷メモリ方式がある。
更に、本発明者の発明に係る従来のハイブリッド型PDP（特公平７−70289号公報参照）は、図１に示す如く、壁電荷メモリ方式ではあるが、DC型のXYマトリックス電極によるアドレス放電で生じた電荷を全画素に共通の一対のメモリシート電極に壁電荷として蓄積した後、両メモリシート電極間で放電を継続する方法をとっている。
この図１のメモリシート型PDPについて簡単に説明する。この図１では、前面ガラス板は図示を省略している。互いに交叉する如く所定間隔を置いて配された複数のアドレス電極であるアノード電極31及び複数のアドレス電極であるカソード電極32は、共に電極自体がガス空間に露出してるDC型電極である。複数のカソード電極32は、背面ガラス板BGP上に、印刷等の方法で被着形成される。複数のアノード電極31は、透明電極であって、前面ガラス板上に被着形成される。
これら複数のアノード電極31及び複数のカソード電極32の間に、それぞれ絶縁層で被覆されたAC型電極であるメモリシート33、34が互いに対向する如く配されている。メモリシート33、34は、金属板をエッチングして格子状に形成し、その各貫通孔の内壁を含む全面が、絶縁層で被覆される。
そして、複数のアノード電極31及び複数のカソード電極32の各交叉する部分が、メモリシート33、34の各貫通孔に対応するように、これら電極が配される。
互いに交叉する複数のアドレス電極31、32間の交叉部の画素の放電によって発生した空間電荷を、メモリシート33、34の各貫通孔内の壁面に壁電荷として蓄積し、これを利用して両メモリシート33、34間にACパルス電圧を印加して、持続的なメモリ放電表示を行なわせる。
更に、本発明者の発明に係る他の従来のハイブリッド型PDP（特公平３−50378号公報参照）は、図２に示す如く、DC型のXYマトリックスと、全両面共通の単一のトリガ電極と呼ぶAC電極を有しているが、この動作はDC型PDPの放電の立ち上げを補助する目的の所謂トリガ動作だけでメモリ機能はない。又、このトリガ電極は上述のメモリシートと同様の構成の、例えば、金属メッシュ状電極を用いることもできるが、これもトリガ動作のみでメモリ動作を行なうには十分な構造ではなく、又、適当なメモリ駆動方法もなかった。
次に、この図２のトリガ方式のPDPについて簡単に説明する。所定間隔を置いて互いに対向する複数のアノード電極41及びカソード電極42は共にDC型電極である。このPDPは線順次駆動方式のDC型PCPであるが、放電電圧の低下と応答速度の改善の目的で、電極の全表面が絶縁層で被覆されたAC型電極であるトリガ電極45を設ける。
背面ガラス板BGP上に全面ベタのトリガ電極45を厚膜印刷等で被着形成し、その表面に厚膜印刷等によって絶縁層44を被着形成して被覆する。複数のカソード電極42は、その絶縁層44上に、厚膜印刷等によって被着形成する。
複数のアノード電極41は前面ガラス板FGP上に被着形成するが、これらは透明薄膜電極である。
又、前面ガラス板FGP上には、低融点ガラスの等の積層印刷によって、複数のバリアリブ43が複数のアノード電極41と並行に被着形成される。
このPDPは線順次駆動方式を採用しており、メモリ動作は行なわない。カソード電極42の放電に先立ち、トリガ電極45を負電位にし、しかる後、アノード電極41及びカソード電極42間に放電を起こさせ、絶縁層44上に正の壁電荷を蓄積させる。カソード電極42が順次選択されて放電する際に、その正の壁電荷が微小な放電を起こすので、これがトリガとなって、主放電であるアノード電極41及びカソード電極42間に放電が起きる。
上述の従来の技術において、DC型PDPにおけるパルスメモリ方式に関しては、多くの研究成果が上がっているものの、未だ実用化には至っていない最大の理由は、正電荷、即ち、イオン衝撃によるカソードのスパッタリングであり、これはDC型PDPに共通する課題である。
又、上述の図１に示した従来のメモリシート型ハイブリッドPDPにおいては、従来のDC型PDPやAC型PDPの問題点を改善する目的で発明されたものであるが、更に、幾つかの未解決の問題点があった。
例えば、電極板が２枚必要なため、コストの低減が難しく、又、２枚のメモリ電極間の静電容量が大きいことも、駆動上の難点であった。
一方、図２に示したトリガ電極型DC型PDPの一形態として、トリガ電極を上述のメモリシート型PDPのメモリシートを１枚にしたことに相当する金属メッシュ構造のものも提案されているが、蛍光体塗布部分が限定されているために、低輝度であり、又、その動作はDC放電の立ち上がりを補助するトリガ動作しか見い出されておらず、これを用いたメモリ駆動法は未だ発明されていなかった。
プラズマ表示放電管には、上述したDC型PDP、AC型PDP、ハイブリッド型PDPの他に、XY電極の一方がAC型、他方がDC型の半AC型PDPもある。
これらのPDPをカラー化する場合には、放電セルの近傍に３原色、即ち、赤、緑及び青の蛍光体を塗布する方法をとる。この場合、DC型PDPでは、イオン衝撃を避けるために、蛍光体をアノード電極側に塗布するが、AC型PDPでは、XY電極がイオン衝撃を受ける。
これを回避するために提案された３電極AC型PDPは、図３に示す如く、サステイン放電（メモリ放電）を同一面で行なうようにして、蛍光体塗布面をその反対側の面に確保することで、上述のイオン衝撃の問題を軽減している。これは、AC型電極及びDC型電極を複合したハイブリッド型PDPであり、同様の形のPDPも各種提案されている。
図３の３電極AC型PDPについて簡単に説明する。背面ガラス板BGP上にアドレス用の複数のＸ電極53が厚膜印刷等によって被着形成される。更に、背面ガラス板BGP上に、複数のＸ電極53と並行に複数の隔壁（バリアリブ）56が低融点ガラスの積層印刷等によって被着形成される。各Ｘ電極53に対応して、赤、緑及び青の蛍光体57が各Ｘ電極53及び各隔壁56の側面に塗布される。Ｘ電極53は蛍光体で被覆されても、粒子が粗いため、AC型電極ではなくして、DC型電極として動作する。
前面ガラス板FGP上には互いに並行するそれぞれ複数のストライプ状のＹ電極51及びYc電極52が形成され、その各表面が絶縁層及びその上の保護層で被覆されて、それぞれAC型電極として動作する。
複数のＸ電極53及び複数のＹ電極51は互いに交叉してXYマトリックス電極を構成し、アドレス電極として機能する。Yc電極52全体が共通に結線されれ、Ｙ電極51との間でメモリ放電を行なう。
複数のＸ電極53に映像信号に応じた正のパルス電圧を印加し、複数のＹ電極51に順次走査信号に応じた負のパルス電圧を印加して、その間に放電が起こるとＹ電極51上には正の壁電荷が蓄積する。しかる後、Ｙ電極51とYc電極52との間にACパルス電圧を印加して、持続的なメモリ放電表示を行なわせる。
蛍光体層57が表示放電電極と分離したＸ電極53上にあるので、蛍光体57が放電により発生するイオンによる衝撃を受けない特徴を有する。
これらのPDPをメモリ動作駆動する方法としては、DC型PDPでは、一度放電した放電セル空間に存在する準安定原子や荷電粒子の存在から、再放電し易くなることを利用したパルスメモリ方式のPDPがあり、又、AC型PDPではXY電極の表面の絶縁層上に蓄積した荷電粒子、所謂壁電荷による壁電圧の差を利用して、再放電させる壁電荷メモリ方式がある。
上述の従来のDC型PDPでは、アノード電極とカソード電極との役割が分離され、アノード側はイオン衝撃を受けないから、蛍光体を塗布することが可能であるが、本来メモリ機能を持たないため輝度が低いと言う問題があった。
又、DC型パルスメモリ方式のPDPにおいては、正電荷、即ち、イオン衝撃によるカソードのスパッタリングがパネル寿命を短くする問題点があった。
又、AC型PDPは壁電荷を利用してメモリ機能を持つことが特徴であるが、XY電極の両方がイオン衝撃を受けるため、蛍光体の塗布場所が極めて限定され、十分な輝度の寿命が確保できなかった。
これは上述した半AC型PDPも、動作はAC型PDPと同じために、問題点はAC型PDPと同じであった。これを解決するために提案された３電極AC型PDPは、電極の数が増加して高解像度化の妨げであるばかりでなく、輝度、歩留りの改善をも困難にしている。
かかる点に鑑み、本発明は、電極構造を単純化し、製造工程を削減することができると共に、従来発光効率が高く応答性に優れているDC型プラズマ表示放電管でのみしか実現できないとされていたパネルメモリ方式の駆動を可能とし、長寿命であるAC型電極を有するプラズマ表示放電管を提案しようとするものである。
発明の開示
第１の本発明は、複数のストライプ状のアノード電極及び複数のストライプ状のカソード電極を所定の間隔を置いて互いに交叉するように配し、その各交叉する部分の空間をそれぞれ画素としてXYマトリックス電極を構成し、その複数の画素を画像に応じて選択的に励起して画像表示を行なうようにしたプラズマ表示放電管において、XYマトリックス電極に対向して配された全画素に共通のAC型メモリ電極と、そのAC型メモリ電極に対し、絶縁層を介して接触し、AC型メモリ電極との間に形成される結合容量によって電力の供給を行なうAC型補助電極とを設け、XYマトリックス電極とAC型メモリ電極との間で、メモリ放電表示を行なわせるようにしたプラズマ表示放電管である。
この第１の本発明によれば、電極構造を単純化し、製造工程を削減することができると共に、従来発光効率が高く応答性に優れているDC型プラズマ表示放電管でのみしか実現できないとされていたパルスメモリ方式の駆動を可能とし、長寿命であるAC型電極を有するプラズマ表示放電管を得ることができる。
第２の本発明は、XYマトリックス電極からなるDC型アドレス電極と、そのDC型アドレス電極と対向して配された全画素に共通のAC型メモリ電極とを有するプラズマ表示放電管にメモリ放電表示を行なわせるようにしたプラズマ表示放電管の駆動方法であって、DC型アドレス電極によるアドレス動作期間に、AC型メモリ電極の絶縁層上に、画像に応じた正極性、又は、負極性の壁電荷の分布を形成した後、メモリ表示期間にDC型アドレス電極の走査電極であるＹ電極に、AC型メモリ電極の電位に対し交互に正及び負となるACサステインパルス電圧を印加することによって、アドレス動作期間にAC型アドレス電極の絶縁層上に形成される壁電荷を基に持続的なメモリ放電表示を行なわせるようにしたプラズマ表示放電管の駆動方法である。
第２の本発明によれば、従来はDCの放電の補助的役割のトリガ動作しかできなかった全画素に共通な単一のAC型電極を有するハイブリッド型のプラズマ表示放電管を用いて、簡単な方法でメモリ動作が可能なプラズマ表示放電管の駆動方法を得ることができる。
第３の本発明は、XYマトリックス電極からなるDC型アドレス電極と、そのDC型アドレス電極と対向して配された全画素に共通のAC型メモリ電極とを有するプラズマ表示放電管にメモリ放電表示を行なわせるようにしたプラズマ表示放電管の駆動方法であって、DC型アドレス電極によるアドレス動作によって、AC型メモリ電極の絶縁層上に、画像に応じた負極性の壁電荷を形成した後、メモリ動作期間にDC型アドレス電極を構成するＸ及びＹ電極のうちのいずれか一方に、AC型メモリ電極の電位に対して正となり、AC型メモリ電極にはサステイン放電による正極性の壁電荷を形成しないような細い幅のサステインパルス電圧を、一旦放電した空間の再放電電圧が低くなるプライミング効果が無くならないようなパルス期間で断続的且つ持続的に印加してなり、DC型アドレス電極とAC型メモリ電極との間で、持続的なメモリ放電表示を行なわせるようにしたプラズマ表示放電管の駆動方法である。
この第３の本発明によれば、従来、DC型プラズマ表示放電管のみに採用されていたパルスメモリ方式を、放電電極として長寿命の実績のあるAC型プラズマ表示放電管の電極でも適用できるプラズマ表示放電管の駆動方法を得ることができる。
又、この第３の本発明によれば、第２の本発明に比べて、DC電極側は常に正極性であるから、イオン衝撃を受けることがなく、パネル寿命を延ばすことができる。
第４の本発明は、第３の本発明のプラズマ表示放電管の駆動方法において、連続する正極性の細い幅のサステインパルス電圧の隣接するパルス間に、放電は起こらないが、AC型メモリ電極上に不本意に形成された正極性の壁電荷を消去できる程度の負極性のパルス電圧を付加して、メモリ動作期間にDC型アドレス電極を構成するＸ及びＹ電極のうちのいずれか一方に印加するようにしたプラズマ表示放電管の駆動方法である。
第４の本発明によれば、壁電荷を形成することなくメモリ機能を持たせる第３の本発明の駆動方法に比べて、駆動動作が一層確実になる。
第５の本発明は、隔壁を介して互いに交叉する複数のストライプ状Ｘ電極及び複数のストライプ状Ｙ電極からなるXYマトリックス電極を有し、複数のＸ電極及び複数のＹ電極の交叉する部分の複数の画素を画像に応じて選択的に励起して放電発光させるようにしたプラズマ表示放電管において、XYマトリックス電極のうちの画面の縦方向に延在する複数のＸ電極の上記Ｙ電極との交叉する部分を該Ｘ電極を被覆する絶縁層の孔を通してガス空間に露出してDC型電極となし、隔壁及び上記孔を除く絶縁層部分に蛍光体が塗布され、隔壁を介して複数のＸ電極に対向するように、XYマトリックス電極のうちの画面の横方向に延在する複数のＹ電極の表面全体を絶縁層で被覆してAC型電極となして、半AC構造の２電極型のXYマトリックス電極を構成し、DC型電極に対し、AC型電極を表示面側に配したプラズマ表示放電管である。
この第５の本発明によれば、電極構造を単純化し、製造工程を削減することができると共に、従来発光効率が高く応答性に優れているDC型プラズマ表示放電管でのみしか実現できないとされていたパルスメモリ方式の駆動を可能とし、長寿命であるAC型電極を有するプラズマ表示放電管を得ることができる。
第６の本発明は、隔壁を介して互いに交叉する複数のストライプ状Ｘ電極からなるDC電極及び複数のストライプ状Ｙ電極からなるAC型電極から構成されるXYマトリックス電極を有し、複数のＸ電極及び複数のＹ電極の交叉する部分の複数の画素を画像に応じて選択的に励起したて放電発光させるようにしたプラズマ表示放電管の駆動方法であって、アドレス期間中に線順次駆動法によって、XYマトリックス電極の交叉する部分の複数の画素に対応するAC電極の絶縁層上に、画像に応じた壁電荷を選択的に形成し、アドレス期間の次のサステイン期間中にAC型電極に負極性のパルス電圧を印加して、DC型電極のサステイン時のバイアス電位との間で、負の壁電荷のある画素のみに放電を励起するが、サステインパルスの幅を略１μsec以下に細くすることにより、負の壁電荷を消去した後、逆転して正極性の壁電荷ができるのを阻止し、続いて細い幅のサステインパルスを連続して印加することで、画素の放電空間のプライミングを利用したパルスメモリ放電表示を行なうようにしたプラズマ表示放電管の駆動方法である。
第６の本発明によれば、AC型カソード電極でもパルスメモリが可能となり、DC型カソード電極より長寿命の実績のある電極材料であるMgO等使用することできる。
【図面の簡単な説明】
図１は従来のメモリシート型プラズマ表示放電管を示す展開斜視図である。図２は従来のトリガ方式のプラズマ表示放電管を示す展開斜視図である。図３は３電極AC型プラズマ表示放電管を示す展開斜視図である。図４は本発明の実施例のプラズマ表示放電管を示す展開斜視図である。図５は図４に示したプラズマ表示放電管の断面図である。図6A〜Ｇは、図４及び図５に示したプラズマ表示放電管の駆動方法の実施例のその表示放電管の各部の電位を示すタイミングチャートである。図7A〜Ｇは、図４及び図５に示したプラズマ表示放電管の駆動方法の他の実施例のその表示放電管の各部の電位を示すタイミングチャートである。図8A〜Ｇは、図４及び図５に示したプラズマ表示放電管の駆動方法の更に他の実施例のその表示放電管の各部の電位を示すタイミングチャートである。図９は本発明の他の実施例のプラズマ表示放電管を示す展開斜視図である。図10は図９に示したプラズマ表示放電管の断面図である。図11A〜Ｇは、図９及び図10に示したプラズマ表示放電管の駆動方法の実施例のその表示放電管の各部の電位を示すタイミングチャートである。
発明を実施するための最良の形態
以下に、図４の展開斜視図及び図５の断面図を参照して、本発明の実施例を説明する。図４及び図５において、FGPは前面ガラス板（図４では図示を省略）、BGPは背面ガラス板で、これらガラス板FGP、BGP間に、プラズマ表示放電管を構成する各要素が配されている。
前面ガラス板FGP上には、前面ガラス板FGP側から順次、メモリ電極としての透明電極層（前面電極）１、絶縁層２及びMgO等からなる保護層３が積層されている。
背面ガラス板BGP上には、同一幅のストライプ状のアドレス電極である複数のアノード電極11が一定間隔を置いて、印刷法等によって被着形成されている。背面ガラス板BGP上には、複数のアノード電極11を被覆する如く、例えば、ガラスからなる隔壁層10が、例えば、印刷法によって、被着形成されている。隔壁層10上には、複数のアノード電極11と交叉する如く、同一の幅のストライプ状の複数のカソード電極９が、ニッケル等の導電ペーストの印刷により、同一間隔で被着形成されている。そして、隔壁層10には、複数のカソード電極９及び複数アノード電極11が交叉する部分に、それぞれアドレス放電セルを構成する貫通孔12が穿設されている。これら複数のカソード電極９及び複数のアノード電極11にて、XYマトリックス電極が構成される。
尚、カソード電極９及びアノード電極11は、その互いに交叉する対向部間にアドレス放電を起こさせて、表示側に荷電粒子を供給するためのものであるから、その位置、即ち、上下関係は逆でも良い。
隔壁層10上には、複数のカソード電極９を被覆する如く、絶縁層８が被着形成されている。その絶縁層８上には、前面ガラス板FGPとの間のスペースを確保するために、例えば、格子形状の所定の厚さを有する絶縁材料からなるバリアリブ６が被着形成されている。そのバリアリブ６の頂面上に、AC型メモリ電極としての透明電極１との間に形成される結合容量を通じて、その透明電極１に電力供給を行なう、AC型補助電極としての導電層５が被着形成されると共に、その導電層５を被覆する如く、そのバリアリブ６の頂面上に絶縁層４が被着形成されている。
そして、絶縁層８上及びバリアリブ６の壁面には、蛍光体７が被着形成されている。即ち、バリアリブ６にて囲まれた空間毎に、赤、緑及び青の蛍光体７が順次循環的に塗布されている。
尚、バリアリブ６は格子状でなくても、互いに平行な壁にて構成しても良い。この場合にも、バリアリブ６にて固まれた細長い空間毎に、赤、緑及び青の蛍光体７が順次循環的に塗布される。
又、バリアリブ６全体を、例えば、426合金、アルミニウム、チタン等の金属で形成し、その表面を絶縁層で被覆したものでも良く、その場合には、バリアリブ６、導電層５及び絶縁層４を一体に形成することができる。
次に、このプラズマ表示放電管の駆動方法の概略を説明する。尚、その駆動方法の詳細は、図６を参照して後述する。先ず、XYマトリックス電極を構成する複数のアノード電極11及びカソード電極９の交叉する各貫通孔12のうちの、表示すべき画像に応じて選択された貫通孔内にアドレス放電を起こさせる。このアドレス放電に基づいて発生した荷電粒子は、前面ガラス板FGP側の電圧が与えられた透明電極１に向かって拡散し、保護層３上に壁電荷が形成される。次に、複数のカソード電極９にサステインパルス電圧（メモリパルス電圧）を印加すると、壁電荷による電圧によって、画面に応じた選択的な放電が発生し、その放電がサステインパルス電圧によって継続的に維持される。
上述の如く、プラズマ表示放電管を構成する各要素が配された前面ガラス板FGP及び背面ガラス板BGPの各周辺をガラスフリット等で封着し、その管体内にヘリウム、キセノン、ネオン、アルゴン等の放電ガスを適宜混合して封入する。
サステインパルス電圧による放電セルは、最大全画素が点燈する場合があるので、放電電極である透明電極１にはかなり大きな電流を流さなければならない。しかし、透明電極１を酸化インジュウムや酸化錫のように抵抗値の高い材料で形成する場合には、十分に大きな電流を流すことができない。
そこで、本発明では、透明電極１及び導電層５間を外部端子に結線すると共に、両者を絶縁層２及び４を介して接触させることで、両者間に容量結合が形成される。このため、各画素に供給される電流は良好な導体である導線層５から、画素近傍の静電容量を通じて十分に供給することができる。
又、駆動回路から画素への放電電流は上述のように供給されるが、画素において放電する場所、即ち、放電電極として動作する保護層３である。これは、保護層３がMgOである場合、これはカソード材といて放電電圧を低下させる機能を有し、導電層５及び蛍光体７の表面より遙に放電電圧が低いためで、従って、電極上に乗ってはいても蛍光体７がイオン衝撃を受けて劣化する心配はない。
この図４及び図５について説明したプラズマ表示放電管によれば、電極構造を単純化し、製造工程を削減することができると共に、従来は発光効率が高く応答性に優れているDC型プラズマ表示放電管でのみしか実現できないとされていたパルスメモリ方式の駆動を可能とし、長寿命であるAC型電極を有するプラズマ表示放電管を得ることができる。
又、この図４及び図５について説明したプラズマ表示放電管によれば、メモリ電極である透明電極１はベタの電極であるから、酸化インジューム等の透明電極膜をストライプ状等にパターン形成するプラズマ表示放電管の工程は必要ない。
更に、導電層５は背面側のバリアリブ６の上又は、バリアリブ６そのものであるので、前面ガラス板FGP及び背面ガラス板BGPの周囲の接合が頗る容易である。
更に、表示放電に必要な電流は導電層５から供給されるので、通常のPDPで行なわれている酸化インジュウムの透明導電膜にクロームや銅を積層した電極をバス電極として重ねるなどの工程は必要がない。
更に、前面ガラス板FGP側には、光放射を遮る上述のバス電極等がないので高輝度である。
更に、表示放電は導電層５ではなく、保護層３上で起こるので蛍光体７はイオン衝撃を受けない。
次に、図６を参照して、図４及び図５について説明したプラズマ表示放電管の駆動方法の実施例を説明する。尚、従来例として図２で説明したメモリ機能を有しないトリガ型プラズマ表示放電管に対しても、この実施例の駆動方法を実施例することができ、これによってメモリ動作が可能となる。
図6Aはメモリ電極である透明電極１の電位Emを示す。図6Bはアドレス電極であるアノード電極11の電位Eaを示す。図6C〜Ｆはアドレス電極であるカソード電極９の異なるタイミングの電位Ek1、Ek2、‥‥‥‥‥‥、Eknを示す。図6Fはアドレスセルの壁電位Ewaを示す。図6Gは非アドレスセルの壁電位Ewnaを示す。図6A〜Ｇにおける各電圧は一例であり、これらに限られるものではない。尚、後述する図7A〜Ｇ、図8A〜Ｇにおいても、各電圧は一例であり、これらに限られるものではない。
アドレス期間Padでは、メモリ電極である透明電極１及び導電層５の電位Emは、アノード電極11及びカソード電極９間が放電した場合の放電維持電圧より高い電位、例えば、＋50Vに設定して置く。所謂線順次駆動方式によって、画像信号に応じて、アノード電極11及びカソード電極９間の選択された交叉部間にアドレス放電が生じると、放電を生じた画素（セル）の透明電極１上の保護層３上には選択的に負極性の壁電荷が蓄積される。
従って、１枚の画面がアドレス終了した時点では画面全体に画像に応じた負極性電荷が蓄積されている。この状態で走査側電極、即ち、Ｙ側電極のカソード電極９に正極性のパルス電圧を印加すると、負の壁電荷を有する画素のみに放電が起き、その放電によって、負の壁電荷は逆転して正の壁電荷を蓄積することになる。従って、複数のカソード電極９に順次負極性のパルス電圧を印加して再放電させ、継続して正負の交流パルス電圧をサステインパルス電圧（メモリパルス電圧）としてカソード電極９に印加すれが、メモリ放電を維持できる。
更に述べると、電位Emが0V及び＋50Vに変化し、電位Eaが0V及び100Vに変化し、電位Ek1がアドレス期間Padでは−100V、0Vに変化し、サステイン期間Pssでは−100V、0V、＋150Vに変化した場合について考える。
アドレスされセル（画素）の壁電位Ewaは、例えば、負の蓄積電荷による電圧が−30Vであれば、＋50V−30V＝＋20Vとなる。次にのサステイン期間Pssで、メモリ電極１の電位Emを0Vにすると、このアドレスされたセルの壁電位Ewは−30Vとなるので、非アドレスセル、即ち、アドレスされなかったセルとの間には、30Vの差が生じる。
この状態でアドレス電極であるカソード電極９には、例えば、＋150Vのパルス電圧を印加すると、アドレスされたセルのみに＋180Vが印加されるので、放電が生じる。放電が起きたセルには、先とは逆極性の正の壁電荷がができるので、アドレスされたセルの壁電位Ewは90Vになり、放電しなかったセルの壁電位Ewは0Vのままとなる。
従って、次にアドレス電極であるカソード電極９の電位Ek1〜Eknを−100Vにすれば、190V印加されるので、アドレスのみが再放電して、放電が継続する。
ここでは、サステインパルスはサステイン期間Pss中において、アドレス電極であるカソード９側のみに正負のパルス電圧（−100V及び＋150V）印加している。
上述の説明では、放電開始電圧を170V、放電維持電圧を120Vとして説明した。
尚、カソード電極９がメモリ電極１側に位置する代わりに、アノード電極11がメモリ電極１側にある場合も可能で、この場合は正のパルス電圧（＋150V）をアドレス電極であるアノード電極側に印加し、負のパルス電圧（−100V）をアドレス電極であるカソード電極に印加することになる。
図6A〜図6Gにおいては、説明の簡単化のため、アドレス期間及びメモリ期間を時間的に完全に分離して図示しているが、実際のプラズマ表示放電管の駆動においては、１ラインのカソード電極９上の画素アドレスされた後、直ちにサステインを開始しても良い。即ち、メモリ放電は全画素一斉に行なわず、ライン毎に時系列的に始めることも可能で、消去する場合も同様である。
この図6A〜Ｇについて説明したプラズマ表示放電管の駆動方法によれば、従来はDC放電の補助的役割のトリガ動作しかできない全画素に共通の単一なAC型電極を有するハイブリッド型のプラズマ表示放電管を用いて、簡単な方法でメモリ動作が可能になる。
次に、図7A〜Ｇを参照して、図４及び図５について説明したプラズマ表示放電管の駆動方法の他の実施例を説明する。図7A〜Ｇは、図6A〜Ｇと対応する電位をそれぞれ示す。尚、従来例として図２で説明したメモリ機能を有しないトリガ型プラズマ表示放電管に対しても、この実施例の駆動方法を実施例とすることができ、これによってメモリ動作が可能となる。
さて、図6A〜Ｇで説明したように負の壁電荷が存在する状態で、カソード９に正極性で細い幅、例えば、１μsec以下の幅のサセテインパルスを印加する。かくすると、負の壁電荷の存在する画素には放電が起き、アドレスされなかった画素には放電が起きない。
しかし、図6A〜Ｇの場合におけるサステインパルスとは異なり、パルスの幅が細いため、放電によって負の電荷は消滅するが、逆転して正の電荷が蓄積するには至らない。これは、従来のAC型プラズマ表示放電管における所謂細幅パルス消去法と呼ばれる方法に相当する。
このようにして、壁電荷は消滅するが、放電空間は先の放電により荷電粒子や準安定原子、所謂プライミングに満たされていて、再放電が容易に起こる状態のある。この状態で同じく細い幅のパルス電圧を継続的に印加すると、始めに壁電荷の無かった画素には放電が発生しないから、アドレスされた画素のみに継続的なメモリ放電を行なうことが可能となる。
即ち、従来は同極性の連続パルスを印加するパルスメモリ動作をAC電極に対して行なおうとすると、壁電荷の蓄積のため、これができないとされていた。
しかし、この図7A〜図7Gについて説明した駆動方法によれば、AC電極でも壁電荷を形成することなくパルスメモリ動作が可能である。
勿論、図6A〜Ｇについて説明したのと同様に、アドレスとメモリの動作をライン毎に時系列的に行なうことも可能である。
図7A〜Ｇについて説明したDC型のＹ電極と全画素に共通の単一のAC型電極を持つプラズマ表示放電管、例えば、AC型Ｘ電極とDC型Ｙ電極及びＸ電極に並行で複数のストライプではあるが共通結線されているために実質的には単一のAC型メモリ電極を有する所謂三電極放電型ACプラズマ表示放電管にも適用できることは言うまでもない。
図7A〜Ｇについて説明したプラズマ表示放電管の駆動方法によれば、従来、DC型プラズマ表示放電管のみに採用されていたパルスメモリ方式を、放電電極として長寿命の実績のあるAC型プラズマ表示放電管の電極にも適用できる。
又、図6A〜Ｇについて説明した駆動方法と比較すると、図7A〜Ｇについて説明した駆動方法の場合は、DC電極側は常に正極性であるから、イオン衝撃を受けることがなく、パネル寿命を延ばすことができる。
尚、カソード電極９がメモリ電極１側に位置する代わりに、アノード電極11がメモリ電極１側にある場合も可能である。又、細い幅のサステインパルスは、アノード電極11に印加しても良い。
次に、パネルに印加するパルスの関係を示す図8A〜Ｇを参照して、図４及び図５について説明したプラズマ表示放電管の駆動方法の他の実施例を説明する。図8A〜Ｇの電位は、図6A〜Ｇの電位に対応する。尚、従来例として図２で説明したメモリ機能を有しないトリガ型プラズマ表示放電管に対しても、この実施例の駆動方法を実施例することができ、これによってメモリ動作が可能となる。
このプラズマ表示放電管の駆動法は、図7A〜Ｇについて説明した駆動方法において、細い幅のパルスにも拘らず各セル毎の放電遅れや特性のばらつきのために若干の壁電荷が不本意に形成されてしまう場合の駆動法の改善方法である。
この正の壁電荷を消去し、パルスメモリ動作を確実におこなうためには、DC電極に正極性の細い幅のサステインパルスを印加した後、低い電圧の負極性のパルスを同じ電極に印加する。この場合の電圧はAC電極との間で再放電する程の電圧ではなく、又、パルス幅も上述の放電維持パルスより広くとって良い。こうすると、正の細い幅のサステインパルスによる放電の直後の放電空間に残留する空間電荷を利用してAC電極上の正の壁電荷を消去できる。
この図8A〜Ｇを参照して説明したプラズマ表示放電管の駆動方法によれば、壁電荷を形成することなくメモリ機能を持たせる図7A〜Ｇを参照して説明した駆動方法に比べて、駆動動作が確実になる。
以下に、図９の展開斜視図及び図10の断面図を参照して、本発明の実施例のプラズマ表示放電管を説明する。図９及び図10において、FGPは前面ガラス板、BGPは背面ガラス板で、これらガラス板FGP、BGP間に、プラズマ表示放電管を構成する各要素が配されている。
前面ガラス板FGP上には、画面の横方向に延在する同一幅のストライプ状の透明な複数のＹ電極（カソード電極）22を一定間隔を置いて、被着形成する。複数のＹ電極22は、酸化インジュウム、酸化錫等の材料が用いられるが、これら材料は抵抗値の高い材料であるので、抵抗値の低いものが必要な場合には、酸化インジュウム、酸化錫等からなる複数のＹ電極22上に、クローム、銅等の抵抗値の低い材料を重ねる如く被着形成する。
前面ガラス板FGP上に複数のＹ電極22を被覆する如く、低融点ガラスペーストの印刷及びその後の焼成等によって、絶縁層23を被着形成する。その絶縁層23上に、MgOの蒸着等によって、保護層24を被着形成する。
背面ガラス板BGP上には、ニッケルペーストの印刷及びその後の焼成によって、画面の縦方向に延在する同一幅のストライプ状の複数のＸ電極（アノード電極）28を一定間隔を置いて被着形成する。
前面ガラス板FGP上には、複数のＸ電極28を被覆するように、低融点ガラスの印刷及びその後の焼成等によって、絶縁層27を被着形成する。
絶縁層27の複数のＸ電極28及び複数のＹ電極22の交叉する部分に、それぞれセルを構成する小孔29を設ける。尚、これら小孔29は、絶縁層27の印刷時に同時に形成する。
複数のＸ電極28の各間に位置する如く、絶縁層27上に、低融点ガラスペーストの積層印刷によって、断面が矩形の棒状の隔壁（バリアリブ）25をそれぞれ被着形成する。
複数の小孔29の内面を除いて、絶縁層27及び複数の隔壁25の表面に、蛍光体26を被着形成する。この蛍光体26はＸ電極28毎に、赤、緑及び青蛍光体を順次循環的に塗り別けて、カラープラズマ表示放電管を構成するようにする。
上述の如く、プラズマ表示放電管を構成する各要素が配された前面ガラス板FGP及び背面ガラス板BGPの各周辺をガラスフリット等で封着し、その管体内にヘリウム、キセノン、ネオン、アルゴン等の放電ガスを適宜混合して封入する。
この図９及び図10について説明したプラズマ表示放電管によれば、電極構造を単純化し、製造工程を削減することができると共に、従来発光効率が高く応答性に優れているDC型プラズマ表示放電管でのみしか実現できないとされていたパルスメモリ方式の駆動を可能とし、長寿命であるAC型電極を有するプラズマ表示放電管を得ることができる。
又、この図９及び図10について説明したプラズマ表示放電管によれば、半AC構造の２電極型プラズマ表示放電管でありながら、アノード電極とカソード電極とを分離しているので、カソード電極をAC電極とすることで、表示放電時のイオン衝撃による劣化を防止できる。勿論アドレス期間、アドレスセット期間にはＸ電極もイオン衝撃をうける場合が、これは表示放電時の衝撃に比べて無視できる程僅かである。
図９及び図10について説明したプラズマ表示放電管によれば、カラープラズマ表示放電管と、図３の従来の３極型ACプラズマ表示放電管と比較して明らかなように、ストライプ状のＹ電極22の数が半分で良く、製造上も輝度等の性能上も有利である。
次に、図11A〜Ｇを参照して、図９及び図10について説明したプラズマ表示放電管の駆動方法の実施例を説明する。図11Aはメモリ電極である透明電極１の電位Emを示す。図11Bはアドレス電極であるアノード電極11の電位Eaを示す。図11C〜Ｆはアドレス電極であるカソード電極９の異なるタイミングの電位Ek1、Ek2、‥‥‥‥‥‥、Eknを示す。図11Fはアドレスセルの壁電位Ewaを示す。図11Gは非アドレスセルの壁電位Ewnaを示す。図11A〜Ｇにおける各電圧は一例であり、これらに限られるものではない。
アドレス期間Pad中は、サステイン期間Pssに入る前に画像情報に応じて、点燈させるセル（小孔）29のＹ電極22上に負の電荷を蓄積する動作である。これはいくつか異なる方法があるが、図11A〜Ｅのアドレス期間Pad中のパルスの関係はその一例である。このあ場合、複数のＸ電極28には信号に応じた正極性のパルス電圧を、又、複数のＹ電極22には走査パルスとして負極性のパルス電圧を順次印加する。このように線順次に一画面をアドレスし終わると、アドレスされた、即ち、アドレス放電の起こったセルには、Ｙ電極22上に正の電荷が画像に応じて分布した壁電荷として蓄積する。
続いてアドレスセット期間Padsでは、Ｘ電極28を全て負極性、Ｙ電極22を全て正極性とするパルス電圧を印加すると、上述のアドレス放電で選択されたセル、即ち、正の壁電荷のあるセルは電圧が重畳されて高い電圧が発生して放電する。このアドレス期間Padの放電によって、アドレスされたセルの正壁電荷が逆転し、負の壁電荷が分布した状態が作られる。この間の壁電荷によるセルの絶縁層27上の電位の変化は図11Eの波形図に点線で示される。
回路構成上の問題がなければ、アドレスパルスの極性をＸ電極28側を負、Ｙ電極22側を正極性とすることもできることは言うまでもないが、その場合には、アドレスセット期間は不要である。
さて、アドレス期間Psd又はアドレスセット期間Padsに続くサステイン期間Pssにおいて、上述の如く画像に応じた負の壁電荷が分布した状態で、Ｙ電極22に負極性のサステインパルス電圧を印加すると、電圧が重畳されて負の電荷のあるセルのみに放電が起こる。放電が起きると、帯電していた負の壁電荷は直ちに消滅し、逆転して正の電荷が帯電し始める。
しかし、ここでサステインパルス電圧の幅を約１μsecと細くすると、正の壁電荷が帯電することなく放電が停止する。これはAC型プラズマ表示放電管で、細幅パルス消去法と呼ばれる方法である。
上述の如く、アドレスされたセルに起こった最初のサステイン放電によって壁電荷が消去され、非アドレスセルと同じ状態になる。しかしながら、このサステイン放電の起こったセルの放電空間には、プライミング、即ち、荷電粒子及び準安定原子が存在しており、放電の起こらなかったセルより非常に放電し易く、低い電圧で再放電する。そこで、続けて負極性のサステインパルス電圧を連続して印加すると、アドレスセルのみに放電が継続することになる。即ち、AC電極でもパルスメモリ動作が可能になる。
図11A〜Ｇのパルスタイミング図では、アドレス期間Padとサステイン期間Pssを完全に分離しているが、Ｙ電極22の選択直後からサステインパルス電圧を印加して、時系列的にサステイン放電に移行することも可能で、消去も同様である。
図11A〜Ｇについて説明したプラズマ表示放電管の駆動方法によれば、AC型カソードでもパルスメモリが可能となり、DC型カソードよりの長寿命の実績のある電極材料、例えば、保護層24を兼ねたMgO膜の応用が可能である。
【図１】
0003627151.tif 000002
【図２】
0003627151.tif 000003
【図３】
0003627151.tif 000004
【図４】
0003627151.tif 000005
【図５】
0003627151.tif 000006
【図６】
0003627151.tif 000007
【図７】
0003627151.tif 000008
【図８】
0003627151.tif 000009
【図９】
0003627151.tif 000010
【図１０】
0003627151.tif 000011
【図１１】
0003627151.tif 000012
0003627151.tif 000013