(57)【特許請求の範囲】
【請求項１】
集積回路素子の容量を増加させる方法であって、
基板上に触媒領域をパターニングするステップと、
前記触媒領域上にナノチューブまたはナノワイヤー或いはナノベルトを形成するステップと、
前記ナノチューブまたはナノワイヤー或いはナノベルト、および前記基板上に第１誘電層を形成するステップと、
前記第１誘電層上に電極層を形成するステップとを含む方法。
【請求項２】
前記ナノチューブまたはナノワイヤー或いはナノベルトと、前記第１誘電層との間に、金属層を形成するステップを更に含むものである請求項１記載の方法。
【請求項３】
前記した基板上に触媒領域をパターニングするステップが、更に、
前記基板における所定の領域に、金属触媒イオン含有の水溶液を拡散するステップと、
アニール工程を行うステップとを含むものである請求項１記載の方法。
【請求項４】
前記した基板上に触媒領域をパターニングするステップが、
前記基板における所定の領域に、イオン注入によって金属触媒を注入するステップを含むものである請求項１記載の集積回路素子の容量を増加させる方法。
【請求項５】
前記した基板上に触媒領域をパターニングするステップが、
前記基板上に金属触媒層を形成するステップと、
前記金属触媒層上にフォトレジスト層を形成するステップと、
フォトリソグラフィー工程を行うステップとを含むものである請求項１記載の集積回路素子の容量を増加させる方法。
【請求項６】
前記した触媒領域上にナノチューブを形成するステップが、
所定のプラズマの条件下で、前記触媒領域上に化学気相成長法によって分解ガスを導入するステップを含むものである請求項１記載の集積回路素子の容量を増加させる方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路（ＩＣ）素子の容量を増加させる方法に関し、特に、ナノチューブ、ナノワイヤーまたはナノベルトを用いることでＤＲＡＭの容量を大きくする方法に関する。
【０００２】
【従来の技術】
従来技術によるＤＲＡＭの記憶セルは、１つのトランジスタと１つのコンデンサとから構成されおり、技術の発展に伴ってトランジスタの小型化が進んでいる。トランジスタのサイズが小さくなれば、コンデンサ電極の面積も縮小する必要が出てくるが、コンデンサ電極の面積が小さくなると、その容量も小さくなってしまう。ＤＲＡＭにおける記憶セルの容量は、所定の電圧を維持できる程度に十分な大きさがなければならない。よって、この問題を解決するために、コンデンサ電極の表面積を増大させるいくつかの方法が開示された。これらの方法は、トレンチを掘る（トレンチング）、或いは積層する（スタッキング）といった方式により行われるのが通常である。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した方法では、いずれも複雑なプロセスを要するので、製造コストを低く抑えることはできない。また、これらの方法は、コンデンサ電極の面積を大きくすることはできても、フォトリソグラフィー技術を用いることで生じる物理的な制限があるため、その効果には限界がある。
【０００４】
そこで、上述した欠点を克服するため、本発明の目的は、ナノチューブを用いて集積回路素子の容量を増加させる方法を提供することにある。
【０００５】
【課題を解決するための手段】
上述の問題に鑑みて、本発明に係る集積回路素子の容量を増加させる方法は、基板上に触媒領域をパターニングするステップと、触媒領域上にナノチューブまたはナノワイヤー或いはナノベルトを形成するステップと、ナノチューブまたはナノワイヤー或いはナノベルトおよび基板上に第１誘電層を形成するステップと、第１誘電層上に電極層を形成するステップと、からなるものである。
【０００６】
本発明の方法によれば、コンデンサ電極領域としてナノチューブまたはナノワイヤー或いはナノベルトを用いることで、コンデンサ電極の底面積自体を広げることなく容量を増加させることができる。これによって、プロセスが簡便化されると共に、製造コストの低減が可能となる。
【０００７】
【発明の実施の形態】
本発明がより明確に理解されるよう、図面を参照にしながら、実施例に基づいて詳細に説明する。先ず、図１（ａ）において、触媒領域１２を基板１０上にパターニングする。触媒領域１２を基板１０上にパターニングする方法には何種かある。例えば、第１の方法として、金属触媒イオン含有の水溶液を基板１０上の所定領域（即ち、触媒領域１２）に拡散し（図示せず）、次いで、アニール工程を実行して金属触媒イオン含有の水溶液を凝集させ、金属触媒群（metal catalyst group）を形成させるステップを含むものが挙げられる。これによって、触媒領域１２がパターニングされる。この金属触媒イオンを含有する水溶液は、ニッケルイオン含有の水溶液または鉄イオン含有の水溶液であると好ましい。
【０００８】
また、第２の方法としては、基板１０における所定の領域（つまり、触媒領域１２）上に、イオン注入によって金属触媒を注入するステップを含むものがある。これによって、触媒領域１２がパターニングされる。この金属触媒は、ニッケル或いは鉄であると好適である。
【０００９】
第３の方法は、基板１０上に金属触媒層を堆積して（図示せず）から、その金属触媒層上に所定のパターンを有するフォトレジスト層を形成し、その後フォトリソグラフィー工程により触媒領域１２をパターニングするというステップを含むものである。この金属触媒層は、ニッケルまたは鉄から構成されていることが好ましい。
【００１０】
次に、図１（ｂ）において、カーボンナノチューブ２０を触媒領域１２上に形成する。カーボンナノチューブ２０を触媒領域１２上に形成するステップは、所定のプラズマの条件下において、分解ガスを化学気相成長法（ＣＶＤ）によって触媒領域１２上に導入する（図示せず）というものである。この分解ガスとしては、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）または二酸化炭素（ＣＯ２）が好ましい。
【００１１】
続いて、第１誘電層４０をカーボンナノチューブ２０および基板１０の上に堆積する。この際、カーボンナノチューブ２０の表面積を大きくするのと同時に、カーボンナノチューブ２０と第１誘電層４０との間の密着性を高めるため、図１（ｃ）に示すように、カーボンナノチューブ２０上に第１誘電層４０を堆積する前に金属層３０を成膜させ、その後、図１（ｄ）に示すように、第１誘電層４０を金属層３０上に堆積するとよい。なお、この金属層３０はスパッタリングにより形成するのが好適である。
【００１２】
最後に、図１（ｅ）において、電極層５０を第１誘電層４０上に堆積する。
【００１３】
カーボンナノチューブ２０はナノメートル級の直径を持つ円筒であり、金属に類似する高導電性ならびに大横縦比を有している。よって、上述したように、集積回路素子のコンデンサ電極表面上にカーボンナノチューブを底部電極として形成することで、コンデンサ電極の底面積を広げることなしに容量を増加させることができる。こうしたプロセスは簡単で、なお且つ製造コストの低下を可能とする。更に、上述したプロセスをＤＲＡＭに適用するにつき、容量が増大されたことによって記憶セルのデータセーブの安定性も高まる。また、カーボンナノチューブ２０の代わりに、その他のナノチューブ、またはナノワイヤー若しくはナノベルトを用いてもよい。
【００１４】
更に、図１（ｆ）において、第２誘電層６０を形成して電極層５０を被覆する。この第２誘電層６０に対して平坦化を行ってもよい。
【００１５】
以上、本発明を好適な実施形態により説明したが、これによって本発明を制限しようとするものではなく、当業者であれば、本発明の精神および範囲を逸脱しない限りにおいて各種の変化ならびに修飾を加えることができる。よって、本発明の保護の範囲は、上記の特許請求の範囲を基準としなければならない。
【００１６】
【発明の効果】
以上説明したように、本発明によればコンデンサ電極領域としてナノチューブまたはナノワイヤー或いはナノベルトを用いたため、コンデンサ電極の底面積を広げることなく容量を増加させることができる。これによって、プロセスが簡便化されると共に、製造コストを引き下げることができる。また、本発明のＤＲＡＭへの適用につき、容量が増大されることにより、記憶セルのデータセーブの安定性も高まる。
【図面の簡単な説明】
【図１】（ａ）から（ｆ）は、本発明による集積回路素子の容量を増加させる方法を説明する説明図である。
【符号の説明】
１０  基板
１２  触媒領域
２０  カーボンナノチューブ
３０  金属層
４０  第１誘電層
５０  電極層
６０  第２誘電層
【図１】
0003652672.tif 000002
0003652672.tif 000003
0003652672.tif 000004
0003652672.tif 000005
0003652672.tif 000006
0003652672.tif 000007