(57)【特許請求の範囲】
【請求項１】
直流を出力する直流電源部と、前記直流電源部の一方の出力側に接続された第１の半導体素子と該直流電源部の他方の出力側に接続された第２の半導体素子とで構成され、前記直流を交流出力に変換して出力するインバータ回路とを、備えたインバータ装置に設けられ、該各半導体素子を保護するインバータの保護装置であって、
前記インバータ回路の出力の電流値を検出して検出信号を出力する電流検出部と、
保護回路とを備え、
前記保護回路は、
前記検出信号の値を第１の基準値と比較し、該検出信号の値が該第１の基準値以下のときに動作モードになり、該検出信号の値が該第１の基準値よりも大きいときに電流制限モードになる第１の判定回路と、
前記検出信号の値を前記第１の基準値よりも大きい第２の基準値と比較し、該検出信号の値が該第２の基準値以下のときに動作モードになり、該検出信号の値が該第２の基準値よりも大きいときに電流制限モードになる第２の判定回路と、
前記第１の判定回路が動作モードのときに前記第２の半導体素子を制御信号に基づいてオン状態／オフ状態にし、該第１の判定回路が電流制限モードのときに該制御信号を制御して該第２の半導体素子を電流制限状態にする第１の論理回路と、
前記第２の判定回路が動作モードのときに前記第１の半導体素子を制御信号に基づいてオン状態／オフ状態にし、該第２の判定回路が電流制限モードのときに該制御信号を制御して該第１の半導体素子を電流制限状態にする第２の論理回路とを、備えたことを特徴とするインバータの保護装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子で構成されたインバータ回路を用いて直流電源から交流出力を生成するインバータ装置に設けられ、特にモータ及びコンデンサ負荷が接続されたときに該インバータ回路を構成する半導体素子を保護する機能を有するインバータの保護装置に関するものである。
【０００２】
【従来の技術】
図２は、従来のインバータ装置の一例を示す概略の構成図である。
このインバータ装置は、直流を発生する直流電源としてのバッテリ10を有している。バッテリ10のプラス側Vdd 及びマイナス側Vss には、単相のインバータ回路11が接続されている。インバータ回路11は、ＩＧＢＴ(Insulated Gate Bipolar Transistor) 12を有している。ＩＧＢＴ12のコレクタはプラス側Vddに接続され、該ＩＧＢＴ12のエミッタがノードN11 に接続されている。ＩＧＢＴ12のゲートには、ゲート信号S20aが入力されるようになっている。ＩＧＢＴ12のエミッタには還流ダイオード12aのアノードが接続され、該還流ダイオード12a のカソードには該ＩＧＢＴ12のコレクタが接続されている。ノードN11にはＩＧＢＴ13のコレクタが接続され、該ＩＧＢＴ13のエミッタがマイナス側Vssに接続されている。ＩＧＢＴ13のゲートには、ゲート信号S20aに対して相補的にゲート信号S20bが入力されるようになっている。ＩＧＢＴ13のエミッタには還流ダイオード13aのアノードが接続され、該還流ダイオード13a のカソードには該ＩＧＢＴ13のコレクタが接続されている。
【０００３】
又、プラス側VddにはＩＧＢＴ14のコレクタが接続され、該ＩＧＢＴ14のエミッタがノードN12に接続されている。ＩＧＢＴ14のゲートには、ゲート信号S20aに対して位相が１８０度遅れたゲート信号S20cが入力されるようになっている。ＩＧＢＴ14のエミッタには還流ダイオード14aのアノードが接続され、該還流ダイオード14aのカソードには該ＩＧＢＴ14のコレクタが接続されている。ノードN12にはＩＧＢＴ15のコレクタが接続され、該ＩＧＢＴ15のエミッタがマイナス側Vss に接続されている。ＩＧＢＴ15のゲートには、ゲート信号S20cに対して相補的にゲート信号S20dが入力されるようになっている。ＩＧＢＴ15のエミッタには還流ダイオード15aのアノードが接続され、該還流ダイオード15a のカソードには該ＩＧＢＴ15のコレクタが接続されている。ノードN11 は線材W1を介して単相出力端子T11に接続され、ノードN12が線材W2を介して単相出力端子T12 に接続されている。単相出力端子T11，T12には、負荷L1が接続されている。負荷L1は、例えばモータ等の誘導性負荷である。線材W2は、電流検出器16を貫通するようになっている。電流検出器16は、線材W2に流れる電流の電流値に対応した検出信号S16 を出力するものである。電流検出器16の出力側には、単相電源を作るためのＰＷＭ(Pulse Width Modulation)信号を図示しない別電源から入力してゲート信号S20a，S20b，S20c，S20dを生成する制御部20が接続されている。
【０００４】
制御部20は、判定回路21を有している。判定回路21は、検出信号S16の値を基準値THと比較し、該検出信号S16の値が該基準値TH以下のときに動作モードの判定信号S21を出力し、該検出信号S16の値が該基準値THよりも大きいときに電流制限モードの該判定信号S21を出力する回路である。基準値THは、ＩＧＢＴ12，13，14，15の例えば定格電流値に設定されている。判定回路21の出力側には、２入力のＡＮＤ回路22，23の各第１の入力端子が接続されている。ＡＮＤ回路22，23の各第２の入力端子には、単相の交流電圧を作るための図示しないＰＷＭ信号生成部から出力されたＰＷＭ信号Sg1，Sg2がそれぞれ入力されるようになっている。ＡＮＤ回路22の出力端子にはインバータ24の入力端子が接続され、ＡＮＤ回路23の出力端子にはインバータ25の入力端子が接続されている。インバータ24、ＡＮＤ回路22、インバータ25、及びＡＮＤ回路23の各出力端子からは、ゲート信号S20a，S20b，S20c，S20dがそれぞれ出力されるようになっている。インバータ24、ＡＮＤ回路22、インバータ25、及びＡＮＤ回路23の各出力端子には、ＩＧＢＴ12，13，14，15の各ゲートがそれぞれ接続されている。
【０００５】
次に、図２において負荷L1が接続されているときの動作を説明する。
ゲート信号S20a，S20b，S20c，S20dはＩＧＢＴ12，13，14，15の各ゲートにそれぞれ入力され、該ＩＧＢＴ12，13が相補的にオン状態／オフ状態になり、且つ該ＩＧＢＴ14，15が該ＩＧＢＴ12，13に対してそれぞれ位相が１８０度遅れてオン状態／オフ状態になって単相出力端子T11，T12から単相の交流電圧が発生する。そして、交流出力電流I11が負荷L1に供給される。又、交流出力電流I11は電流検出器16によって検出され、該電流検出器16から該交流出力電流I11の電流値に対応した検出信号S16が出力される。検出信号S16 は制御部20中の判定回路21に入力され、該検出信号S16が基準値THを越えた場合には、判定信号S21が電流制限モードになり、ゲート信号S20b，S20dのパルス幅が狭くなった電流制限状態になる。この場合、負荷L1（即ち、モータ）が円滑に起動できるようにするため、ＩＧＢＴ12，14は電流制限状態にならない。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の図２のインバータ装置では、負荷L1として例えばコンデンサ内蔵の水銀灯等で大きなコンデンサ負荷が接続された場合、この水銀灯を再点灯するとき、このコンデンサは充電されているので、ＩＧＢＴ12がオン状態になったとき、該ＩＧＢＴ12、ノードN11、単相出力端子T11、負荷L1、単相出力端子T12、ノードN12、及び還流ダイオード14aを介して該ＩＧＢＴ12の定格電流値を大幅に越える放電電流が流れる。又、ＩＧＢＴ14がオン状態になったとき、該ＩＧＢＴ14、ノードN12、単相出力端子T12、負荷L1、単相出力端子T11、ノードN11、及び還流ダイオード12aを介して該ＩＧＢＴ14の定格電流値を大幅に越える放電電流が流れる。この場合、ＩＧＢＴ12，14は、電流制限状態にならないので、破損することがあるという課題があった。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明は、直流を出力する直流電源部と、前記直流電源部の一方の出力側に接続された第１の半導体素子と該直流電源部の他方の出力側に接続された第２の半導体素子とで構成され、前記直流を交流出力に変換して出力するインバータ回路とを、備えたインバータ装置に設けられ、該各半導体素子を保護するインバータの保護装置であって、前記インバータ回路の出力の電流値を検出して検出信号を出力する電流検出部と、保護回路とを備え、前記保護回路は、前記検出信号の値を第１の基準値と比較し、該検出信号の値が該第１の基準値以下のときに動作モードになり、該検出信号の値が該第１の基準値よりも大きいときに電流制限モードになる第１の判定回路と、前記検出信号の値を前記第１の基準値よりも大きい第２の基準値と比較し、該検出信号の値が該第２の基準値以下のときに動作モードになり、該検出信号の値が該第２の基準値よりも大きいときに電流制限モードになる第２の判定回路と、前記第１の判定回路が動作モードのときに前記第２の半導体素子を制御信号に基づいてオン状態／オフ状態にし、該第１の判定回路が電流制限モードのときに該制御信号を制御して該第２の半導体素子を電流制限状態にする第１の論理回路と、前記第２の判定回路が動作モードのときに前記第１の半導体素子を制御信号に基づいてオン状態／オフ状態にし、該第２の判定回路が電流制限モードのときに該制御信号を制御して該第１の半導体素子を電流制限状態にする第２の論理回路とを、備えている。
【０００８】
【発明の実施の形態】
図１は、本発明の実施形態を示すインバータ装置の一例を示す概略の構成図である。
このインバータ装置は、直流を出力する直流電源部（例えば、バッテリ）30を有している。バッテリ30の一方の出力側（例えば、プラス側）Vdd 及び他方の出力側（例えば、マイナス側）Vss には、単相のインバータ回路31が接続されている。インバータ回路31は、第１の半導体素子（例えば、ＩＧＢＴ）32を有している。ＩＧＢＴ32のコレクタはプラス側Vddに接続され、該ＩＧＢＴ32のエミッタがノードN21に接続されている。ＩＧＢＴ32のゲートには、ゲート信号S40aが入力されるようになっている。ＩＧＢＴ32のエミッタには還流ダイオード32a のアノードが接続され、該還流ダイオード32a のカソードには該ＩＧＢＴ32のコレクタが接続されている。ノードN21には第２の半導体素子（例えば、ＩＧＢＴ）33のコレクタが接続され、該ＩＧＢＴ33のエミッタがマイナス側Vss に接続されている。ＩＧＢＴ33のゲートには、ゲート信号S40aに対して相補的にゲート信号S40bが入力されるようになっている。ＩＧＢＴ33のエミッタには還流ダイオード33a のアノードが接続され、該還流ダイオード33a のカソードには該ＩＧＢＴ33のコレクタが接続されている。
【０００９】
又、プラス側Vdd には第１の半導体素子（例えば、ＩＧＢＴ）34のコレクタが接続され、該ＩＧＢＴ34のエミッタがノードN22に接続されている。ＩＧＢＴ34のゲートには、ゲート信号S40aに対して位相が１８０度遅れたゲート信号S40cが入力されるようになっている。ＩＧＢＴ34のエミッタには還流ダイオード34a のアノードが接続され、該還流ダイオード34aのカソードには該ＩＧＢＴ34のコレクタが接続されている。ノードN22には第２の半導体素子（例えば、ＩＧＢＴ）35のコレクタが接続され、該ＩＧＢＴ35のエミッタがマイナス側Vssに接続されている。ＩＧＢＴ35のゲートには、ゲート信号S40cに対して相補的にゲート信号S40dが入力されるようになっている。ＩＧＢＴ35のエミッタには還流ダイオード35aのアノードが接続され、該還流ダイオード35aのカソードには該ＩＧＢＴ35のコレクタが接続されている。ノードN21は線材W11を介して単相出力端子T21に接続され、ノードN22が線材W12を介して単相出力端子T22に接続されている。単相出力端子T21，T22には、負荷L2が接続されている。線材W12は、電流検出部（例えば、電流検出器）36を貫通するようになっている。電流検出器36は、交流出力電流I31の電流値を検出して検出信号S36を出力するものである。電流検出器36の出力側には、単相電源を作るためのＰＷＭ信号を図示しない別電源から入力してゲート信号S40a，S40b，S40c，S40dを生成する制御部40が接続されている。制御部40の出力側には、ＩＧＢＴ32，33，34，35の各ゲートが接続されている。
【００１０】
制御部40は、第１及び第２の判定回路41，42を有している。判定回路41は、例えばコンパレータや論理回路等で構成され、検出信号S36 の値を第１の基準値TH1 と比較し、該検出信号S36 の値が該基準値TH1 以下のときに動作モードの第１の判定信号S41 を出力し、該検出信号S36 の値が該基準値TH1 よりも大きいときに電流制限モードの該判定信号S41 を出力する回路である。基準値TH1 は、ＩＧＢＴ32，33，34，35の例えば定格電流値に設定されている。判定回路42は、判定回路41と同様に、検出信号S36 の値を第２の基準値TH2 と比較し、該検出信号S36 の値が該基準値TH2 以下のときに動作モードの第２の判定信号S42 を出力し、該検出信号S36 の値が該基準値TH2 よりも大きいときに電流制限モードの該判定信号S42 を出力する回路である。基準値TH2 は、ＩＧＢＴ32，33，34，35の定格電流値の例えば２倍のパルス定格電流値に設定されている。
【００１１】
判定回路41の出力側には、２入力のＡＮＤ回路43，44の各第１の入力端子が接続されている。判定回路42の出力側には、２入力のＡＮＤ回路45，46の各第１の入力端子が接続されている。又、この制御部40は、単相の交流電圧を作るための図示しないＰＷＭ信号生成部から出力されたＰＷＭ信号Sg1 ，Sg2 を反転して出力信号S47 ，S48 をそれぞれ出力するインバータ47，48を有している。インバータ47，48の各出力端子には、ＡＮＤ回路45，46の各第２の入力端子がそれぞれ接続されている。又、ＰＷＭ信号Sg1 ，Sg2 は、ＡＮＤ回路43，44の各第２の入力端子に入力されるようになっている。ＡＮＤ回路43，44で第１の論理回路が構成され、ＡＮＤ回路45，46及びインバータ47，48で第２の論理回路が構成されている。これらの第１及び第２の論理回路と判定回路41，42とで保護回路が構成されている。ＡＮＤ回路43，44，45，46の各出力端子には、ＩＧＢＴ32，33，34，35の各ゲートがそれぞれ接続されている。
【００１２】
次に、図１の動作（１），（２）を説明する。
（１）  負荷L2がモータ負荷の場合の動作
起動時において、判定信号S41 が動作モード（即ち、高レベル、以下、“Ｈ”とする）のとき、ゲート信号S40a，S40b，S40c，S40dが出力される。ゲート信号S40a，S40bはＩＧＢＴ32，33の各ゲートにそれぞれ入力され、該ＩＧＢＴ32，33が相補的にオン状態／オフ状態になる。ゲート信号S40c，S40dはＩＧＢＴ34，35の各ゲートにそれぞれ入力され、該ＩＧＢＴ34，35がＩＧＢＴ32，33に対してそれぞれ位相が１８０度遅れて相補的にオン状態／オフ状態になる。そして、単相出力端子T21 ，T22 から単相の交流電圧が発生する。そして、負荷L2に交流出力電流I31 が供給される。交流出力電流I31 は電流検出器36で検出され、該電流検出器36から該交流出力電流I31 の電流値に対応した検出信号S36 が出力される。検出信号S36 は制御部40に入力され、該検出信号S36 が基準値TH1 を越えた場合には、判定信号S41 が電流制限モードになり、ゲート信号S40b，S40dのパルス幅が狭くなった電流制限状態になる。この場合、検出信号S36 が基準値TH2 を越えなければ、判定信号S42 は電流制限状態にならないので、ＩＧＢＴ32，34がオン状態で還流ダイオード34a，32aを通して逆起電力が還流することで、負荷L2が円滑に起動される。
【００１３】
（２）  負荷L2がコンデンサ付き水銀灯等の容量性負荷の場合の動作
負荷L2が接続された場合、再点灯時において、コンデンサが充電されているので、ＩＧＢＴ32又はＩＧＢＴ34がオン状態になったときに該ＩＧＢＴ32又はＩＧＢＴ34のパルス定格電流値を大幅に越える放電電流が流れることがあるが、検出信号S36 が基準値TH1を越えたとき、判定信号S41が電流制限モードになり、且つ検出信号S36 が基準値TH2 を越えたとき、判定信号S42 が電流制限モードになる。そのため、ゲート信号S40a，S40b，S40c，S40dが制御されてＩＧＢＴ32，33，34，35が該ゲート信号S40a，S40b，S40c，S40dのパルス幅が狭くなった電流制限状態になる。
【００１４】
以上のように、この実施形態では、負荷L2として容量性負荷を接続した場合、再点灯におけるコンデンサ放電時において、判定信号S41 ，S42 が電流制限モードになり、ゲート信号S40a，S40b，S40c，S40dが制御されてＩＧＢＴ32，33，34，35が電流制限状態になるようにしたので、ＩＧＢＴ32，34の破損が回避できる。その上、負荷L2として誘導性負荷を接続した場合でも、交流出力電流I31がＩＧＢＴ32，33，34，35のパルス定格電流値を越えなければ、判定信号S42 が電流制限状態にならないので、ＩＧＢＴ32，34が電流制限状態にならない。そのため、ＩＧＢＴ32，34と還流ダイオード32a，34aを介して還流電流を流すことで、負荷L2が円滑に起動される。
【００１５】
尚、本発明は上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次のようなものがある。
（ａ）  図１中のバッテリ30は、例えば商用電源を整流及び平滑化する電源装置等、直流電源を発生するものであれば、任意のものでよい。
（ｂ）  図１中のＩＧＢＴ32，33，34，35は、例えばMOSFETやバイポーラトランジスタ等でもよい。
（ｃ）  実施形態では、単相のインバータ回路を例にして説明したが、本発明は、三相のインバータ回路にも適用できる。
【００１６】
【発明の効果】
以上詳細に説明したように、請求項１に係る発明によれば、充電された状態の容量性負荷を接続した場合、放電時において、半導体素子のパルス定格電流値を越えた電流でも第１及び第２の判定回路が電流制限モードになり、第１及び第２の半導体素子が電流制限状態になるようにしたので、該第１及び第２の半導体素子の破損を回避できる。更に、誘導性負荷を接続した場合でも、インバータ回路の電流値が第２の基準値を越えなければ、第２の判定回路が電流制限モードにならないので、第１の半導体素子が電流制限状態にならない。そのため、還流電流を流すことで、誘導性負荷を円滑に起動できる。
【図面の簡単な説明】
【図１】本発明の実施形態のインバータ装置の構成図である。
【図２】従来のインバータ装置の構成図である。
【符号の説明】
30                            バッテリ（直流電源部）
31                            インバータ回路
32，33，34，35                ＩＧＢＴ（半導体素子）
32a ，33a ，34a ，35a         還流ダイオード
36                            電流検出器（電流検出部）
40                            制御部（保護回路）
41，42                        判定回路
43，44，45，46                ＡＮＤ回路（論理回路）
47，48                        インバータ（論理回路）
【図１】
0003641395.tif 000002
【図２】
0003641395.tif 000003