(57)【特許請求の範囲】
【請求項１】
データイネーブル信号及びドットクロック信号を伴うディジタル画像信号の解像度を変換する方法であって、
一つの垂直同期期間内に発生するデータイネーブル信号のパルス数をカウントするステップと、
カウントされたパルス数に基づいて、入力画像信号の解像度を判定するステップと、
判定された解像度に基づいて、表示装置に適した解像度を有する画像信号を形成するように入力画像信号の画素密度を変換するステップと、
を具備し、更に、
データイネーブル信号がインアクティブとなる期間内に発生するドットクロック信号のクロック数に基づいて一つの垂直同期期間を判定するステップ、
を具備する画像信号解像度変換方法。
【請求項２】
データイネーブル信号及びドットクロック信号を伴うディジタル画像信号の解像度を変換する装置であって、
一つの垂直同期期間内に発生するデータイネーブル信号のパルス数をカウントするカウント手段と、
前記カウント手段によってカウントされたパルス数に基づいて、入力画像信号の解像度を判定する判定手段と、
前記判定手段によって判定された解像度に基づいて、表示装置に適した解像度を有する画像信号を形成するように入力画像信号の画素密度を変換する画素密度変換手段と、
を具備し、更に、
データイネーブル信号がインアクティブとなる期間内に発生するドットクロック信号のクロック数に基づいて一つの垂直同期期間を判定する手段、
を具備する画像信号解像度変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータ等から出力されるディジタル画像信号を表示装置に適した解像度の信号に変換する画像信号解像度変換方法及び装置に関する。
【０００２】
【従来の技術】
ＬＣＤ（液晶表示装置）パネルの解像度は、物理的に固定されており、例えば、表示規格の一つであるＶＧＡ(Video Graphics Array)に準拠するパネルの場合、横６４０、縦４８０のマトリックスになっているため、水平同期信号及び垂直同期信号による同期をとって、一画面につき６４０×４８０のデータからなる画像信号を送らなければ、正しい画像は得られない。ＸＧＡ(Extended Graphics Array) のパネルにあっては、このマトリックスが１０２４×７６８となる。
【０００３】
これら固定画素数のパネルに異なる画素数の画像を表示させるためには、入力される画像データの画素密度を変換してパネルに送る必要がある。例えば、ＸＧＡのパネルにＶＧＡの画像データを表示させるためには、画素密度を縦横ともに１．６倍に増大させる必要がある。
【０００４】
この画素密度変換の方法として最も簡単な方法について、水平方向を例にとって説明すると、ＶＧＡのデータをＸＧＡのデータに変換する場合であれば、画素密度を１．６倍にする必要から、５個の画素データから８個の画素データを作成すればよい。すなわち、Ｄ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，Ｄ5 ，Ｄ6 ，…と続く入力データから、Ｄ1 ，Ｄ1 ，Ｄ2 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，Ｄ4 ，Ｄ5 ，Ｄ6 ，Ｄ6 ，…というように、５個の画素データの内の３個の画素データについてそのコピーを付け加えて出力すればよい。
【０００５】
ところで、入力される画像データがいかなる解像度に関するものであるかが不明の場合には、画素密度を変換する前に、予めその解像度を判定しなければならない。従来のアナログＲＧＢ画像信号をＡ／Ｄ変換しＬＣＤパネル等の表示装置に表示させる方式では、画像信号に伴う水平同期信号及び垂直同期信号に基づき、マイクロコンピュータ等が、画像信号の種類すなわち解像度を調べ、その表示装置に最も適した解像度に変換すべく、画素密度変換回路を制御している。
【０００６】
アナログインタフェースでの解像度変換を行うマイクロコンピュータの処理手順の一例が図７のフローチャートに示される。この例は、１２８０×１０２４の解像度を採用するＳＸＧＡ(Super XGA) のＬＣＤパネルに表示することを目的とするものである。このフローチャートに示されるように、マイクロコンピュータは、まず、入力される水平同期信号（ＨＳ）の周期を測定し、その周期から周波数ｆを算出する。
【０００７】
そして、ｆ＜４０ｋＨｚであれば、ＶＧＡモード（６４０×４８０）とみなして画素密度変換倍率を２倍とする。また、４０ｋＨｚ≦ｆ＜５０ｋＨｚであれば、ＳＶＧＡ(Super VGA) モード（８００×６００）とみなして画素密度変換倍率を１．６倍とする。また、５０ｋＨｚ≦ｆ＜６０ｋＨｚであれば、ＸＧＡモード（１０２４×７６８）とみなして画素密度変換倍率を１．２５倍とする。さらに、６０ｋＨｚ≦ｆであれば、所望のＳＸＧＡモード（１２８０×１０２４）とみなして画素密度変換倍率を１倍とする。
【０００８】
上述の処理において採用されたしきい値としての各周波数は、一例にすぎない。ＶＧＡの一つをとっても、何種類もの水平同期周波数が使用されており、ハードウェアのみで解像度の判定を行うには多くの物量を必要とするため、上述のようにマイクロコンピュータを利用しなければならない。しかし、マイクロコンピュータで同期信号の周波数を正確に判定するのは困難であり、最適な解像度変換がなされないおそれがある。また、マイクロコンピュータを外付けで備える必要があることに加えて、そのファームウェアを開発しなければならない。
【０００９】
【発明が解決しようとする課題】
本発明は、上述した問題点及び、近年、画像信号インタフェースがディジタル化されつつあることに鑑みてなされたものであり、その目的は、ファームウェアの開発の必要なく、簡易なハードウェアのみで、ディジタル画像信号を表示装置に適した解像度の信号に変換することができる画像信号解像度変換方法及び装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、ディジタル画像信号インタフェースにおいては、従来のアナログインタフェースにおける水平同期信号及び垂直同期信号の他に、データイネーブル信号及びドットクロック信号が追加され、それらの信号が一定の関係を有することに着目し、以下に示される技術構成を採用することにより、上記目的を達成するものである。
【００１１】
すなわち、本発明によれば、データイネーブル信号及びドットクロック信号を伴うディジタル画像信号の解像度を変換する方法であって、データイネーブル信号がアクティブとなる期間内に発生するドットクロック信号のクロック数をカウントするステップと、カウントされたクロック数に基づいて、入力画像信号の解像度を判定するステップと、判定された解像度に基づいて、表示装置に適した解像度を有する画像信号を形成するように入力画像信号の画素密度を変換するステップと、を具備する画像信号解像度変換方法が提供される。
【００１２】
また、本発明によれば、データイネーブル信号及びドットクロック信号を伴うディジタル画像信号の解像度を変換する方法であって、一つの垂直同期期間内に発生するデータイネーブル信号のパルス数をカウントするステップと、カウントされたパルス数に基づいて、入力画像信号の解像度を判定するステップと、判定された解像度に基づいて、表示装置に適した解像度を有する画像信号を形成するように入力画像信号の画素密度を変換するステップと、を具備する画像信号解像度変換方法が提供される。
【００１３】
ここで、本発明によれば、データイネーブル信号がインアクティブとなる期間内に発生するドットクロック信号のクロック数に基づいて一つの垂直同期期間を判定するステップが更に具備される。
【００１４】
また、本発明によれば、データイネーブル信号及びドットクロック信号を伴うディジタル画像信号の解像度を変換する装置であって、データイネーブル信号がアクティブとなる期間内に発生するドットクロック信号のクロック数をカウントするカウント手段と、前記カウント手段によってカウントされたクロック数に基づいて、入力画像信号の解像度を判定する判定手段と、前記判定手段によって判定された解像度に基づいて、表示装置に適した解像度を有する画像信号を形成するように入力画像信号の画素密度を変換する画素密度変換手段と、を具備する画像信号解像度変換装置が提供される。
【００１５】
また、本発明によれば、データイネーブル信号及びドットクロック信号を伴うディジタル画像信号の解像度を変換する装置であって、一つの垂直同期期間内に発生するデータイネーブル信号のパルス数をカウントするカウント手段と、前記カウント手段によってカウントされたパルス数に基づいて、入力画像信号の解像度を判定する判定手段と、前記判定手段によって判定された解像度に基づいて、表示装置に適した解像度を有する画像信号を形成するように入力画像信号の画素密度を変換する画素密度変換手段と、を具備する画像信号解像度変換装置が提供される。
【００１６】
ここで、本発明によれば、データイネーブル信号がインアクティブとなる期間内に発生するドットクロック信号のクロック数に基づいて一つの垂直同期期間を判定する手段が更に具備される。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施形態について説明する。
【００１８】
図１は、本発明に係る解像度変換方法及び装置が適用されるシステム構成の一例を示すブロック図である。パーソナルコンピュータ１０は、表示規格の一つであるＶＧＡに準拠した画像データを作成するＶＧＡコントローラ１２と、その画像信号を外部へ送出するためのディジタルインタフェース部１４とを備える。一方、ＬＣＤモニタ２０は、ディジタルインタフェース部２２とＬＣＤパネル２６とを備えるとともに、それらの間に解像度変換装置２４を備えている。
【００１９】
パーソナルコンピュータ１０とＬＣＤモニタ２０との間のディジタルインタフェースは、アナログインタフェースと同様に、ＲＧＢ信号並びに制御信号としての水平同期信号（ＨＳ）及び垂直同期信号（ＶＳ）を有しているが、ディジタルインタフェースでは、新たに、データイネーブル（ＤＥ）信号及びドットクロック（ＤＣＬＫ）信号が追加されている。この２本の信号は、本来、ＬＣＤパネルを制御するために追加されたものであるが、本発明では、入力されている画像信号のモード判定のために利用される。
【００２０】
図２は、本発明の一実施形態に係る解像度変換装置２４の回路構成を示す図である。なお、この解像度変換装置２４の後段に接続されるＬＣＤパネル２６としては、ＳＸＧＡ（１２８０×１０２４）に準拠したＬＣＤパネルを想定している。解像度変換装置２４は、入力解像度判定部３０と画素密度変換部５０とを有している。なお、オシレータ２８は、ＬＣＤパネル２６及び画素密度変換部５０の出力ドットクロックを発生させるものである。
【００２１】
入力解像度判定部３０は、ディジタル画像信号に伴って入力されるデータイネーブル（ＤＥ）信号及びドットクロック（ＤＣＬＫ）信号に基づいて、入力画像信号の解像度を判定する回路である。入力解像度判定部３０は、カウンタ３２、レジスタ３４及びコンパレータ３６を備える。カウンタ３２は、ＤＥ信号がアクティブである期間においてＤＣＬＫ信号のクロック数をカウントする。レジスタ３４は、カウンタ３２の最終的なカウント結果を格納するものである。コンパレータ３６は、レジスタ３４の出力を４個の基準値６４０、８００、１０２４及び１２８０と比較するものである。
【００２２】
また、入力解像度判定部３０は、３個のＤタイプフリップフロップ３８、３９及び４０、ＡＮＤゲート４１及び４２、並びにインバータ４３及び４４を有している。これらのフリップフロップ、ＡＮＤゲート及びインバータは、ＤＥ信号及びＤＣＬＫ信号から、レジスタ３４のロード（ＬＯＡＤ）信号及びカウンタ３２のリセット（ＲＥＳＥＴ）信号を作成する。
【００２３】
入力解像度判定部３０の動作を図３のタイムチャートにより説明する。ＤＥ信号がアクティブとなる期間内に発生するＤＣＬＫ信号のクロック数は、解像度のモードによって一義的に決まっており、ＶＧＡモードであれば６４０、ＳＶＧＡモードであれば８００、ＸＧＡモードであれば１０２４、ＳＸＧＡモードであれば１２８０である。したがって、このＤＣＬＫ信号のクロック数を求めることにより、入力画像信号の解像度を判定することができる。
【００２４】
例えば、ＶＧＡモードの場合には、ＤＥ信号及びＤＣＬＫ信号は図３（Ａ）及び（Ｂ）に示される関係を有する。３個のＤタイプフリップフロップ３８、３９及び４０の各出力は、ＤＥ信号及びＤＣＬＫ信号に基づいて、図３（Ｃ）、（Ｄ）及び（Ｅ）に示されるステージを形成している。各フリップフロップの出力よりインバータ４３及び４４並びにＡＮＤゲート４１及び４２を用いて作られるレジスタ３４のＬＯＡＤ信号及びカウンタ３２のＲＥＳＥＴ信号は、それぞれ、図３（Ｆ）及び（Ｇ）に示されるものとなる。
【００２５】
カウンタ３２は、イネーブル端子にてＤＥ信号を入力し、クロック端子にてＤＣＬＫ信号を入力し、リセット端子にて図３（Ｇ）のＲＥＳＥＴ信号を入力しているため、カウンタ３２の出力は、図３（Ｈ）に示されるように変化する。レジスタ３４は、図３（Ｆ）のＬＯＡＤ信号のタイミングでカウンタ３２の出力を取り込むため、レジスタ３４の出力は、図３（Ｉ）の如く変化する。図２中のコンパレータ３６は、レジスタ３４の出力を４個の基準値６４０、８００、１０２４及び１２８０と比較し、その比較結果より４本の出力信号線の内のいずれか１本をアクティブにする。
【００２６】
図２中の画素密度変換部５０は、コンパレータ３６の出力に基づいて画素密度を変換する。すなわち、本実施形態におけるＬＣＤパネルはＳＸＧＡ（１２８０×１０２４）であるため、画素密度変換部５０における拡大縮小率は、入力がＶＧＡモード（６４０×４８０）であれば２倍、ＳＶＧＡモード（８００×６００）であれば１．６倍、ＸＧＡモード（１０２４×７６８）であれば１．２５倍、ＳＸＧＡモード（１２８０×１０２４）であれば１倍となる。
【００２７】
画素密度変換部５０の動作は、例えば、ＶＧＡのデータが入力される場合であれば、画素密度を２倍にする必要から、５個の画素データから１０個の画素データを作成するものとなる。すなわち、Ｄ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，…と続く入力データから、Ｄ1 ，Ｄ1 ，Ｄ2 ，Ｄ2 ，Ｄ3 ，Ｄ3 ，Ｄ4 ，Ｄ4 ，…というようにそれぞれのデータについてコピーをとり、それを付加していくこととなる。
【００２８】
このように動作する画素密度変換部５０の回路構成例が図４のブロック図に示される。まず、入力画像信号が制御部５２からのＷｃｌｋ（クロック信号）によりＦＩＦＯ(First In First Out)バッファ５４に取り込まれる。ＦＩＦＯバッファ５４に取り込まれたデータは、制御部５２からのＲｃｌｋ（クロック信号）により読み出され、ラインバッファ５６及びセレクタ５８に入力される。セレクタ５８は、ＦＩＦＯバッファ５４の出力又はラインバッファ５６の出力のうちのいずれかを選択し、Ｄタイプフリップフロップ６０に送出する。フリップフロップ６０の出力が画素密度変換部５０の出力となる。制御部５２は、ＦＩＦＯバッファ５４、ラインバッファ５６、セレクタ５８及びフリップフロップ６０を制御して画素密度変換を実現する。
【００２９】
図５は、他の実施形態に係る解像度変換装置の回路構成を示す図である。図５における解像度変換装置２４′においては、図２における解像度変換装置２４と比較して、入力解像度判定部が変更されている。その入力解像度判定部７０は、カウンタ７２、コンパレータ７４、カウンタ７６、レジスタ７８及びコンパレータ８０を備えている。
【００３０】
入力解像度判定部７０の動作を図６のタイムチャートにより説明する。図６（Ａ）に示されるように、ある垂直ブランキング期間と次の垂直ブランキング期間との間の期間、すなわち一つの垂直同期期間内におけるＤＥ信号のパルス数は、解像度のモードによって一義的に決まっており、ＶＧＡモードであれば４８０、ＳＶＧＡモードであれば６００、ＸＧＡモードであれば７６８、ＳＸＧＡモードであれば１０２４である。したがって、一つの垂直同期期間内におけるＤＥ信号のパルス数を求めることにより、入力画像信号の解像度を判定することができる。
【００３１】
また、一つの垂直同期期間を検出するためには、垂直ブランキング期間を検出する必要があるが、本発明では、この垂直ブランキング期間の検出は、ＤＥ信号がインアクティブとなる期間内に発生するＤＣＬＫ信号のクロック数に基づいてなされる。すなわち、前述のように、ＤＥ信号がアクティブとなる期間内に発生するＤＣＬＫ信号のクロック数は、最も解像度の低いＶＧＡモードの場合、６４０である。また、水平ブランキング期間は、ＤＥ信号がアクティブとなる期間よりも短く、水平ブランキング期間内に発生するＤＣＬＫ信号のクロック数は、ＶＧＡモードの場合、６４０よりも小さい。さらに、垂直ブランキング期間は、ＤＥ信号がアクティブとなる期間と水平ブランキング期間とを結合した期間（水平同期期間）よりも長い。そこで、ＤＥ信号がインアクティブとなる期間内に発生するＤＣＬＫ信号のクロック数が、例えば７００を超えれば、垂直ブランキング期間であると判定することができる。
【００３２】
図５中のカウンタ７２は、そのイネーブル端子にてＤＥ信号（図６（Ａ））の反転信号を受け、リセット端子にてＤＥ信号を受け、クロック端子にてＤＣＬＫ（図６（Ｂ））信号を受けるため、図６（Ｃ）に示されるように、ＤＥ信号がインアクティブとなる期間内に発生するＤＣＬＫ信号をカウントすることとなる。コンパレータ７４は、図６（Ｄ）に示されるように、カウンタ７２の出力が７００に一致しているときにその出力をアクティブにするものである。
【００３３】
そして、カウンタ７６は、そのクロック端子にてＤＥ信号を受け、リセット端子にてコンパレータ７４の出力を受けているため、図６（Ｅ）に示されるように変化し、一つの垂直同期期間内におけるＤＥ信号のパルス数をカウントすることとなる。さらに、レジスタ７８は、コンパレータ７４の出力がアクティブとなるときにカウンタ７６の出力を取り込むため、レジスタ７８の出力は、図６（Ｆ）の如く一つの垂直同期期間内に発生したＤＥ信号パルス数を格納する。コンパレータ８０以降の動作は、コンパレータ８０内の基準値が異なることを除いて、図２におけるコンパレータ３６以降の動作と同一である。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、簡単なハードウェアで、つまり画素密度変換部とともに集積化可能な規模で、かつ、ファームウェアを開発することなく、ディジタル画像信号を表示装置に適した解像度の信号に変換することができる。
【図面の簡単な説明】
【図１】本発明に係る解像度変換方法及び装置が適用されるシステム構成の一例を示すブロック図である。
【図２】本発明の一実施形態に係る解像度変換装置の回路構成を示す図である。
【図３】図２中の入力解像度判定部の動作を説明するためのタイムチャートである。
【図４】図２中の画素密度変換部の回路構成例を示すブロック図である。
【図５】本発明の他の実施形態に係る解像度変換装置の回路構成を示す図である。
【図６】図５中の入力解像度判定部の動作を説明するためのタイムチャートである。
【図７】アナログインタフェースでの解像度変換を行うマイクロコンピュータの処理手順を例示するフローチャートである。
【符号の説明】
１０…パーソナルコンピュータ
１２…ＶＧＡコントローラ
１４…ディジタルインタフェース部
２０…ＬＣＤモニタ
２２…ディジタルインタフェース部
２４，２４′…解像度変換装置
２６…ＬＣＤパネル
２８…オシレータ
３０…入力解像度判定部
５０…画素密度変換部
７０…入力解像度判定部
【図１】
0003647338.tif 000002
【図２】
0003647338.tif 000003
【図３】
0003647338.tif 000004
【図４】
0003647338.tif 000005
【図５】
0003647338.tif 000006
【図６】
0003647338.tif 000007
【図７】
0003647338.tif 000008