(57)【特許請求の範囲】
【請求項１】
放電空間を挟む基板対における前面側基板の内面上に、マトリクス表示のライン毎に一対の帯状の電極が配置され、前記各電極が透明導電膜と金属膜とからなるプラズマディスプレイパネルであって、
画面領域内において、ライン方向の一端から他端に向かって、前記各ラインの一方の前記電極の金属膜の幅が徐々に小さくなり、逆に他方の前記電極の金属膜の幅が徐々に大きくなっており、且つ前記一対の電極の金属膜どうしの間隔がライン方向の位置に係わらず一定である
ことを特徴とするプラズマディスプレイパネル。
【請求項２】
前記各主電極を構成する前記透明導電膜及び前記金属膜における面放電ギャップから遠い側の端縁が実質的に平行であり、且つ当該金属膜が面放電ギャップから遠い側に寄せて当該透明導電膜と重ねられている
請求項１記載のプラズマディスプレイパネル。
【請求項３】
前記各ラインにおいて、少なくとも一方の透明導電膜の幅をセル単位で変化させることによって、前記一対の電極の透明導電膜どうしの間隔がライン方向に不均一とされた
請求項１又は請求項２記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、面放電型のプラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）に関する。
【０００２】
面放電型ＰＤＰは、テレビジョンやコンピュータシステム用のカラー表示デバイスとして商品化されている。画面サイズは４２インチに達しているものの、市場ではさらに大きな画面が望まれている。
【０００３】
【従来の技術】
ＰＤＰは、周知のとおり電極などの構成要素を設けた一対の基板からなるフラット型表示デバイスであって、面放電型ＰＤＰは、輝度を確保するための放電における陽極及び陰極となる一対の主電極を同一の基板上に平行配置し、基板面に沿った面放電を生じさせるように構成されたＰＤＰである。主電極を隣接ラインどうしで共用する構造も知られているが、基本的には主電極はライン毎に一対ずつ配置され、その総数は２ｎ（ｎはライン数）である。面放電型ＰＤＰでは、カラー表示のための蛍光体層を、主電極を設けた基板と対向する他方の基板上に設けることによって、放電時のイオン衝撃による蛍光体層の劣化を軽減することができる。蛍光体層を背面側の基板上に配置したものは“反射型”と呼称され、逆に前面側の基板上に配置したものは“透過型”と呼称されている。高輝度化の上では蛍光体層の前面側表面が発光面となる反射型が有利である。
【０００４】
反射型の面放電型ＰＤＰにおいて、主電極は前面側の基板上に配置される。表示光の遮光を避けるには、主電極を透明電極とする必要がある。しかし、ＩＴＯ、ネサなどの透明導電材料の導電性は実用に不十分である。したがって、面放電型ＰＤＰでは、主電極として、透明導電膜と導電性を補う金属膜との積層体が設けられている。
【０００５】
図５は従来の面放電型ＰＤＰ９０の主電極対の構造を示す平面である。
ＰＤＰ９０においては、マトリクス表示のライン毎に、一対の帯状の主電極Ｘｊ，Ｙｊが配置されている。これら主電極Ｘｊ，Ｙｊは、それぞれが透明導電膜４１０とそれより幅の小さい金属膜４２０とからなる。縦横にセルが並ぶ画面領域Ｅ１の内部において、透明導電膜４１０及び金属膜４２０は直線帯状である。金属膜４２０は、遮光量をできるだけ少なくするため、透明導電膜４１０どうしの間隙（面放電ギャップ）ｇと反対側の端縁に寄せて透明導電膜４１０に重ねられている。また、各主電極Ｘｊ，Ｙｊの金属膜４２０は、外部の駆動回路と接続するために左右に振り分けて画面領域Ｅ１から基板の端縁付近まで延長されており、画面領域Ｅ１の外側では配線に適した形状（折り曲がった帯状など）にパターニングされている。
【０００６】
従来において、金属膜４２０の幅ｗは画面領域Ｅ１の範囲内において一定であった。金属膜４２０どうしの間隔ｄ２及び面放電ギャップｇの寸法ｄ１も一定であった。
【０００７】
【発明が解決しようとする課題】
ところで、ＰＤＰでは、画面が大型になるにつれて、電極の抵抗による電圧降下の影響が深刻になる。すなわち、セルに対する印加電圧が下がること（電圧ドロップ）による放電強度（輝度）の低下が顕著になる。
【０００８】
電圧ドロップを軽減するには、金属膜４２０を太くして抵抗を下げればよい。ただし、金属膜４２０の幅を大きくすると、セルのうちの非遮光部の割合である“開口率”が小さくなって発光効率が低下するので、極端に幅を大きくすることはできない。
【０００９】
本発明は、セルの開口率の均等性を確保しつつ、できるだけ電圧ドロップを軽減することを目的としている。
【００１０】
【課題を解決するための手段】
請求項１の発明のＰＤＰは、放電空間を挟む基板対における前面側基板の内面上に、マトリクス表示のライン毎に一対の帯状の電極が配置され、前記各電極が透明導電膜と金属膜とからなるＰＤＰであって、画面領域内において、ライン方向の一端から他端に向かって、前記各ラインの一方の前記電極の金属膜の幅が徐々に小さくなり、逆に他方の前記電極の金属膜の幅が徐々に大きくなっており、且つ前記一対の電極の金属膜どうしの間隔がライン方向の位置に係わらず一定であるように構成されてものである。
【００１１】
請求項２の発明のＰＤＰにおいて、前記各主電極を構成する前記透明導電膜及び前記金属膜における面放電ギャップから遠い側の端縁が実質的に平行であり、且つ当該金属膜が面放電ギャップから遠い側に寄せて当該透明導電膜と重ねられている。
【００１２】
請求項３の発明のＰＤＰは、前記各ラインにおいて、少なくとも一方の透明導電膜の幅をセル単位で変化させることによって、前記一対の電極の透明導電膜どうしの間隔がライン方向に不均一とされている。
【００１３】
【発明の実施の形態】
図１は本発明に係るプラズマ表示装置１００のブロック図である。
プラズマ表示装置１００は、マトリクス形式のカラー表示デバイスであるＡＣ駆動形式のＰＤＰ１と、画面（スクリーン）を構成するセルを選択的に点灯させるための駆動ユニット８０とからなり、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【００１４】
ＰＤＰ１は、一対のサステイン電極（主電極）Ｘ，Ｙが平行配置された面放電形式のＰＤＰであり、各セルにサステイン電極Ｘ，Ｙとアドレス電極Ａとが対応する３電極構造の電極マトリクスを有している。画面領域Ｅ１において、サステイン電極Ｘ，Ｙは画面のライン方向（水平方向）に延び、アドレス電極Ａは列単位にセルを選択するためのデータ電極であり、列方向（垂直方向）に延びている。各ラインのサステイン電極Ｘは電気的に共通化され、ライン方向の一端（図の左端）側で駆動ユニット８６と接続される。一方、各ラインのサステイン電極Ｙは、ライン方向の他端（図の右端）側で互いに独立に駆動ユニット８６と接続され、ライン単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Ａは列単位にセルを選択するためのデータ電極であり、列方向（垂直方向）に延びている。
【００１５】
駆動ユニット８０は、コントローラ８１、フレームメモリ８２、Ｘドライバ回路８６、Ｙドライバ回路８７、アドレスドライバ回路８８、及び図示しない電源回路を有している。駆動ユニット８０には外部装置から各ピクセルのＲＧＢの輝度レベル（階調レベル）を示す多値の映像データＤＲ，ＤＧ，ＤＢが、各種の同期信号とともに入力される。映像データＤＲ，ＤＧ，ＤＢは、フレームメモリ８２に一旦格納された後、コントローラ８１によって各色毎にサブフレームデータＤｓｆに変換され、再びフレームメモリ８２に格納される。サブフレームデータＤｓｆは、階調表示のために１フレームを分割した各サブフレームにおけるセルの点灯の要否を示す２値データの集合である。Ｘドライバ回路８６はサステイン電極Ｘに対する電圧印加を担い、Ｙドライバ回路８７はサステイン電極Ｙに対する電圧印加を担う。アドレスドライバ回路８８は、フレームメモリ８２から転送されたサブフレームデータＤｓｆに応じて、アドレス電極Ａに選択的にアドレス電圧を印加する。
【００１６】
図２は本発明のＰＤＰ１の内部構造を示す斜視図である。
ＰＤＰ１では、放電空間３０を挟む基板対のうちの前面側のガラス基板１１の内面に、画面の水平方向のセル列であるラインＬ毎に一対ずつサステイン電極Ｘ，Ｙが配列されている。サステイン電極Ｘ，Ｙは、それぞれが透明導電膜４１と抵抗値を低減するための金属膜４２とからなり、ＡＣ駆動のための誘電体層１７で被覆されている。誘電体層１７の表面にはＭｇＯ膜１８が被着されている。誘電体層１７及びＭｇＯ膜１８な透光性を有している。なお、サステイン電極Ｘ，Ｙ、誘電体層１７、保護膜の積層体が形成された基板は、基板構体と呼称されている。背面側のガラス基板２１の内面には、下地層２２、アドレス電極Ａ、絶縁層２４、隔壁２９、及びカラー表示のための３色（Ｒ，Ｇ，Ｂ）の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。各隔壁２９は平面視において直線状である。これら隔壁２９によって放電空間３０がライン方向にサブピクセル（単位発光領域）毎に区画され、且つ放電空間３０の間隙寸法が一定値（１５０μｍ程度）に規定されている。放電空間３０には、ネオンに微量のキセノンを混合した放電ガスが充填されている。蛍光体層２８Ｒ，２８Ｇ，２８Ｂは、放電で生じた紫外線で局部的に励起されて所定色の可視光を放つ。
【００１７】
表示の１ピクセルはライン方向に並ぶ３つのサブピクセルで構成される。各サブピクセルの範囲内の構造体がセルである。隔壁２９の配置パターンがストライプパターンであることから、放電空間３０のうちの各列に対応した部分は、全てのラインに跨がって列方向に連続している。各列内のサブピクセルの発光色は同一である。
【００１８】
以上の構造のＰＤＰ１は、各ガラス基板１１，２１について別個に所定の構成要素を設けて前面及び背面用の基板構体を作製し、両基板構体を重ね合わせて対向間隙の周縁を封止し、内部の排気及び放電ガスの充填を行う一連の工程によって製造される。その前面用の基板構体の作製において、本発明の特徴であるサステイン電極Ｘ，Ｙは、ＩＴＯ薄膜をパターニングして透明導電膜４１を形成し、その後に例えばクロム−銅−クロムの３層構造の金属薄膜をガラス基板１１のほぼ全面に蒸着し、それをフォトリソグラフィでパターニングすることによって形成される。
【００１９】
図３は本発明の主電極対の構造を示す平面図である。
画面領域Ｅ１において、サステイン電極Ｘ，Ｙのそれぞれの透明導電膜４１は一定幅（例えば３００μｍ）の直線帯状であり、互いに平行である。そして、面放電ギャップｇの寸法Ｄ１はラインの全長にわたって一定である。これに対して、金属膜４１の幅Ｗはライン方向に沿って変化している。ＰＤＰ１では、駆動ユニット８０と接続される給電側から反対側に向かって徐々に太くなっている。例えば画面が４２インチサイズの場合、ライン長は９６０ｍｍ程度であり、給電側では幅Ｗが１００μｍ程度であり、反対側では１５０μｍ程度である。各金属膜４２は、透明導電膜４１上に面放電ギャップｇから遠い側の端縁に寄せて配置されている。各金属膜４２における面放電ギャップｇから遠い側の端縁は透明導電膜４１と平行であり、面放電ギャップｇに近い側の端縁がライン方向に対して若干傾いている。一対の金属膜４２における面放電ギャップｇに近い側の端縁どうしは平行である。つまり、金属膜４２どうしの間隔Ｄ２はラインの全長にわたって一定であり、ライン内のセルの開口率は均等である。
【００２０】
ここで、金属膜４２の幅Ｗの最小値を従来の幅ｗとすると、幅Ｗが徐々に増大する分だけ金属膜４２の平面積が増大することになり、サステイン電極Ｘ，Ｙの全体の抵抗が減少することになる。また、サステイン電極Ｙの金属膜４２の幅Ｗが給電側から遠いほど大きいので、アドレッシングにおけるアドレス電極Ａとの間の対向放電からサステイン電極Ｘとの間の面放電への移行が、給電側から遠いセルでも給電側に近いセルと同様に起こり、アドレッシングの信頼性が高まる。
【００２１】
図４は主電極対構造の変形例を示す図である。
図４の例では、サステイン電極Ｘｂ，Ｙｂは、セル単位で幅が変化するように面放電ギャップｇ’に近い側の端縁が階段状にパターニングされた略直線帯状の透明導電膜４１ｂと、給電側から反対側に向かって徐々に細くなるようにパターニングされた金属膜４２ｂとからなる。面放電ギャップｇ’の幅Ｄ１ｉ（ｉはセル番号）はセル毎に微妙に異なるので、複数のセルを点灯させるときにセル間で放電開始タイミングが若干ずれ、放電電流の時間的集中が緩和される。放電電流のピーク値が下がることで電圧ドロップが軽減される。なお、適当に放電開始タイミングが不均一になればよく、全てのセルにおける面放電ギャップｇ’の幅Ｄ１ｉが互いに異なる必要はない。
【００２２】
図４の構造の場合には、面放電を生じさせるためにサステイン電極Ｘｂ，Ｙｂに交番に印加するサステインパルスとしては、波高値が段階的に大きくなる階段状パルスが有効である。放電が生じ易いセルでは波高値が小さい段階で放電が生じる。放電が生じると壁電荷の帯電で実効電圧が下がるので、その後に波高値が大きくなっても放電は生じない。放電が生じなかったセルでも波高値が大きくなった段階で放電が生じる。つまり、階段状パルスとすることで、電圧ドロップを軽減するために放電開始条件を意図的に不均一としたとしても、全てのセルで確実に面放電を生じさせることができる。
【００２３】
上述の実施形態によれば、金属膜４２，４２ｂにおける面放電ギャップｇ，ｇ’に近い側の端縁がライン方向に対して斜めになるように金属膜４２，４２ｂの幅Ｗを変化させたので、各セルの開口部分の形状がほぼ均等になる。面放電ギャップｇ，ｇ’に近い側の端縁どうしを平行とし、遠い側の端縁を斜めにすることによっても、金属膜どうしの間隔を一定に保ちつつ幅Ｗを変化させることができるが、その場合にはラインの端部と中央部とでセルの開口部分の形状が大きく異なることになる。
【００２４】
【発明の効果】
請求項１乃至請求項３の発明によれば、セルの開口率の均等性を確保しつつ、電圧ドロップを軽減することができる。
【図面の簡単な説明】
【図１】本発明に係るプラズマ表示装置のブロック図である。
【図２】本発明のＰＤＰの内部構造を示す斜視図である。
【図３】本発明の主電極対の構造を示す平面図である。
【図４】主電極対構造の変形例を示す図である。
【図５】従来の面放電型ＰＤＰの主電極対の構造を示す平面である。
【符号の説明】
１  ＰＤＰ（マトリクス表示デバイス）
１１  ガラス基板（前面側基板）
３０  放電空間
４１，４１ｂ  透明導電膜
４２，４２ｂ  金属膜
Ｄ１  透明導電膜どうしの間隔
Ｄ２  金属膜どうしの間隔
ｇ，ｇ’  面放電ギャップ
Ｌ  ライン
Ｗ  幅
Ｘ，Ｙ  サステイン電極（主電極）
【図１】
0003625620.tif 000002
【図２】
0003625620.tif 000003
【図３】
0003625620.tif 000004
【図４】
0003625620.tif 000005
【図５】
0003625620.tif 000006