(57)【特許請求の範囲】
【請求項１】
半導体チップを複数個積層してなる半導体装置の製造方法において、
複数個積層された前記半導体チップに貫通孔を形成する工程と、
前記貫通孔の内周に絶縁膜を形成する工程と、
前記絶縁膜上に第１の金属の膜を形成する工程と、
前記第１の金属の膜上に第２の金属の膜を形成する工程と、
前記第１の金属と前記第２の金属との共晶合金を、前記貫通孔を残して形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の金属の膜と前記第２の金属の膜とをメッキにより形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の金属の膜と前記第２の金属の膜とを前記貫通孔の開口部の近傍にも形成することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
レーザ光を少なくとも前記内周面に照射して前記第１の金属の膜と前記第２の金属の膜とを加熱し、前記第１の金属と前記第２の金属との共晶合金を形成することを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記複数個積層された前記半導体チップを積層方向に加圧しつつ加熱し、前記第１の金属と前記第２の金属との共晶合金を形成することを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記複数個積層された前記半導体チップに超音波を照射しつつ前記第１の金属と前記第２の金属との共晶合金を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
請求項１乃至請求項６のいずれかに記載の半導体装置の製造方法により製造されてなることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置を備えてなることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法ならびに電子機器に係り、特に半導体チップを複数個積層して用いるのに好適なものに関する。
【０００２】
【従来の技術】
半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれている。このような装置の具体的な例としては、実開昭６２−１５８８４０号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平１１−１３５７１１号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。
【０００３】
【発明が解決しようとする課題】
ところが、積層される半導体チップの大きさが略同一の場合、実開昭６２−１５８８４０号の発明においては、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、ボンディングが困難となる。また、特開平１１−１３５７１１号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するために、実開昭６２−１５８８４０号の発明よりも複雑な製造工程を要することになる。
【０００４】
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、インターポーザを介することなく積層可能であるとともに、積層した半導体チップをその大きさに関係なく電気的に接続できる半導体装置およびその製造方法ならびに電子機器を提供することを目的としている。
【０００５】
【課題を解決するための手段】
そこで、本発明は、上記の目的を達成するために、半導体チップを複数個積層してなる半導体装置の製造方法において、複数個積層された前記半導体チップに貫通孔を形成する工程と、前記貫通孔の内周に絶縁膜を形成する工程と、前記絶縁膜上に第１の金属の膜を形成する工程と、前記第１の金属の膜上に第２の金属の膜を形成する工程と、前記第１の金属と前記第２の金属との共晶合金を、前記貫通孔を残して形成する工程とを有することを特徴とするもとした。
【０００６】
このように構成した本発明においては、積層された半導体チップに形成された貫通孔の内周面に導電手段を設けることが簡単にできる。また、その導電手段を用いれば、インターポーザのような補助的手段を用いることなく積層された半導体チップの電気的導通を確保することができる。
【０００７】
なお、貫通孔を形成したのちに、貫通孔の内周面に絶縁膜を形成する工程を行い、その後、金属の膜を形成してもよい。絶縁膜を形成する場合、積層した半導体チップを酸化雰囲気中において加熱し、シリコン基板を熱酸化して形成することができる。この場合、半導体チップの電極パッドは、熱酸化されない材料を用いるとよい。また、絶縁膜は、ＣＶＤなどによって貫通孔の内面にシリコン酸化膜やシリコン窒化膜などを堆積することによって形成することができる。
【０００８】
絶縁膜の上に金属の膜を形成し、この金属膜と半導体チップの電極パッドとを電気的に接続する場合、絶縁膜を熱酸化により形成すると、金属膜と電極パッドとの電気的接続のために絶縁膜を除去する工程を必要とせず、工程の簡素化が図れる。一方、貫通孔の内周面にＣＶＤなどによって絶縁膜を形成し、絶縁膜上に金属の膜を設けてこの金属膜と半導体チップの電極パッドとを電気的に接続する場合、電極パッドを覆っている絶縁膜の少なくとも一部を除去したのちに金属の膜を形成する。この場合、絶縁膜を除去する工程が必要となるが、電極パッドが酸化されるおそれがないため、電極パッドを銅などの酸化されやすい金属で形成でき、材料の選択肢を広くすることができる。
【０００９】
なお、上記貫通孔は、積層された半導体チップの電極パッドの少なくとも一部分を穿設するように形成されることが好ましい。
【００１０】
また、上記の半導体装置の製造方法において、前記第１の金属の膜と前記第２の金属の膜とをメッキにより形成することを特徴とするものとした。
【００１１】
このように構成した本発明においては、隣接する半導体チップの電極との間隔、配置等に応じて適宜別の電極を形成することができるので、半導体チップ間の電気的接続がより確実に確保できる。
【００１２】
また、上記の半導体装置の製造方法において、前記第１の金属の膜と前記第２の金属の膜とを前記貫通孔の開口部の近傍にも形成することを特徴とするものとした。
【００１３】
このように構成した本発明においては、貫通孔の開口部の近傍に形成された第１の金属の膜と第２の金属の膜とが基板等の外部装置との電気的導通に供されることにより、当該外部装置との電気的導通をより確実に確保できるようになる。
【００１４】
また、上記の半導体装置の製造方法において、レーザ光を少なくとも前記内周面に照射して前記第１の金属の膜と前記第２の金属の膜とを加熱し、前記第１の金属と前記第２の金属との共晶合金を形成ことを特徴とするものとした。
【００１５】
このように構成した本発明においては、レーザ光で加熱されることにより、貫通孔の内周面等に形成された第１の金属の膜と第２の金属の膜にこれらの金属の共晶合金を形成することが容易にできる。
【００１６】
また、上記の半導体装置の製造方法において、前記複数個積層された前記半導体チップを積層方向に加圧しつつ加熱し、前記第１の金属と前記第２の金属との共晶合金を形成ことを特徴とするものとした。
【００１７】
このように構成した本発明においては、加圧しながら加熱することにより、貫通孔の内周面等に形成された第１の金属の膜と第２の金属の膜とに、これらの金属による共晶合金の形成を促進できるとともに、各半導体チップ同士をより強固に接合することができる。
【００１８】
また、上記の半導体装置の製造方法において、前記複数個積層された前記半導体チップに超音波を照射しつつ前記第１の金属と前記第２の金属との共晶合金を形成することを特徴とするものとした。
【００１９】
このように構成した本発明においては、超音波により共晶合金の形成が促進される。
【００２０】
さらに、半導体装置において、上記のいずれかに記載の半導体装置の製造方法により製造されてなることを特徴とするものとした。
【００２１】
このように構成した本発明においては、積層された半導体チップ同士の電気的導通を確保するのに、インターポーザのような補助的手段が不要になり半導体装置の小型化が可能になる。
【００２２】
くわえて、電子機器において、上記の半導体装置を備えてなることを特徴とするものとした。
【００２３】
このように構成した本発明においては、従来よりも小型化された半導体装置を利用できるので、電子機器自体の小型化を図ることが容易にできる。
【００２４】
【発明の実施の形態】
以下に、本発明に係る半導体装置およびその製造方法ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００２５】
図１は、 本発明の実施の形態に係る半導体装置の概略を示す断面図である。また、図２は、本発明の実施の形態に係る半導体装置の製造工程を説明する断面図（１）である。また、図３は、本発明の実施の形態に係る半導体装置の製造工程を説明する断面図（２）である。また、図４は、本発明の実施の形態に係る半導体装置の製造工程を説明する断面図（３）である。また、図５は、本発明の実施の形態に係る半導体装置の製造工程を説明する断面図である。また、図６は、本発明の実施の形態に係る半導体装置の変形例の概略を示す断面図である。
【００２６】
本発明の実施の形態に係る半導体装置ついて図１に基づいて説明する。この実施の形態に係る半導体装置１００は、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄを、それぞれの電極パッド１４ａ、１４ｂ、１４ｃ、１４ｄを設けた能動素子形成面（以下、能動面とする）を同方向に揃えた状態で積層している。電極パッド１４ａ、１４ｂ、１４ｃ、１４ｄは、それぞれ半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄに形成された図示しない回路に接続されている。また、積層された半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄは、これらの半導体チップの間に介在する接着剤２０ａ、２０ｂ、２０ｃによって接着されている。
【００２７】
また、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄには、これらを積層方向に貫通する貫通孔１２が設けられている。貫通孔１２の内周面には、導電膜１６が形成されている。導電膜１６は、銀（Ａｇ）とスズ（Ｓｎ）ならびにこれらの共晶合金によって形成されている。なお、共晶合金の形成方法については後述する。また、貫通孔１２の内周面にシリコン酸化膜などの絶縁膜を形成し、その絶縁膜の上に導電膜１６を形成してもよい。
【００２８】
さらに、導電膜１６の端部１８ａ、１８ｂは、貫通孔１２から外部に露出している。くわえて、端部１８ａの一部は、電極パッド１４ｄに接続されている。また、導電膜１６は、貫通孔１２の内部において電極パッド１４ａ、１４ｂ、１４ｃと接続されている。したがって、端部１８ａ、１８ｂと電極パッド１４ａ、１４ｂ、１４ｃ、１４ｄは、電気的に導通している。
【００２９】
以上説明した本発明の実施の形態によれば、外部装置の端子等を導電膜１６の端部１８ａ、１８ｂのいずれかに接続すれば、導電膜１６を介して半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの電極パッド１４ａ、１４ｂ、１４ｃ、１４ｄと接続されることになる。よって、積層される半導体チップの大きさに関係なく、積層された半導体チップと外部装置とを電気的に接続することができる。また、インターポーザのような補助的手段を必要としない。
【００３０】
なお、積層される半導体チップの個数は４個に限られるものではなく、他の個数にしても良い。また、積層される半導体チップの大きさは、それぞれ異なるものであっても良い。また、貫通孔１２は、積層される各半導体チップの回路等を損なわなければ、複数個、例えばすべて電極パッドに対応して設けても良い。さらに、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの間に放熱板を設けても良い。
【００３１】
また、導電膜１６は、銀とスズとで形成するほかに、金（Ａｕ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、ニッケル（Ｎｉ）などとスズで形成するものとして良い。また、電極パッド１４ａ、１４ｂ、１４ｃと導電膜１６との電気的導通を確実に確保するために、電極パッド１４ａ、１４ｂ、１４ｃ上にスズやスズ系合金などの導電材を設け、電極パッド１４ａ、１４ｂ、１４ｃに併せて導電膜１６とこの導電材とが接続されるようにしても良い。また、貫通孔１２に、導電性ペーストなどの有機導電材料や、ズズ系合金などの無機導電材料を充填しても良い。このようにすれば、外部装置の端子等と導電膜１６との電気的導通を確実に確保するすることができる。
【００３２】
さらに、電極パッド１４ａ、１４ｂ、１４ｃ、１４ｄは、アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、銅（Ｃｕ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に半導体チップの電極や配線として用いられているものであれば、どのような材質のものであっても良い。さらに、電極パッド１４ａ、１４ｂ、１４ｃ、１４ｄ上に、導電膜１６との接続が安定的に行えるように、一般的にアンダーバンプメタルとして知られているような金属層（例えば、Ｔｉ−Ｗ、Ｐｔ−Ａｕ、Ｎｉ、Ｃｕ−Ａｕなど）を形成するようにすることが好ましい。
【００３３】
くわえて、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの能動面上には、当該能動面を保護するための絶縁膜を設けることが好ましい。具体的には、絶縁膜としてシリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）を設けることが好適である。なお、この絶縁膜は、半導体ウェハ製造工程中で形成される後述するようなものを半導体ウェハ製造段階で形成すれば良い。また、半導体ウェハを各半導体チップに分割した後に設けても良い。さらに、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの側面や裏面に後加工、例えばポッティング、蒸着、トランスファーモールドなどの方法により絶縁膜を形成しても良い。
【００３４】
次に、本発明の実施の形態に係る半導体装置の製造方法について説明する。
【００３５】
まず、図２（Ａ）に示すように、半導体チップの工程を終えた半導体ウェハ４０を積層状態で接着し、電極パッド１４ａ、１４ｂ、１４ｃ、１４ｄの少なくとも一部を貫通する部位にレーザ光を照射して貫通孔１２を形成する。なお、レーザ光の照射は、能動素子を穿孔するなどの損傷を与えないように注意深く行わなければならない。
【００３６】
なお、貫通孔１２は、ウェット法やドライ法でエッチングして設けるものとしても良い。ドライ法でエッチングする場合、レーザ光を用いる方法よりも穿孔に時間を要するが、貫通孔１２の内周面の荒れが小さい。具体的な、エッチング方法としては、ウェットエッチングはＫＯＨ等のアルカリ溶液、ドライエッチングはＣＦ4等のエッチングガスを用いた方法、プラズマを用いた方法など、シリコン加工で用いられるものを用いるようにすれば良い。
【００３７】
なお、貫通孔１２を形成したのち、貫通孔の内周面に絶縁膜を形成する工程を行い、その後、金属の膜を形成してもよい。絶縁膜を形成する場合、積層した半導体チップを酸化雰囲気中において加熱し、シリコン基板を熱酸化して形成することができる。この場合、半導体チップの電極パッドは、熱酸化されない材料を用いるとよい。また、絶縁膜は、ＣＶＤなどによって貫通孔の内面にシリコン酸化膜やシリコン窒化膜などを堆積することによって形成することができる。
【００３８】
次に、図２（Ｂ）に示すように、積層された半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの両面にフォトレジストを塗布してフォトレジスト膜３０を設け、後工程で導電膜を設ける部分を除去する。
【００３９】
次に、図２（Ｃ）に示すように、積層された半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの両面に銀メッキを施して、銀の薄膜１６ａを設ける。
【００４０】
続けて、図３（Ａ）に示すように、スズメッキを施して、銀の薄膜１６ａ上にスズの薄膜１６ｂを設ける。
【００４１】
次に、図３（Ｂ）に示すように、フォトレジスト膜３０を除去する。なお、接続孔１８に導電材を設ける方法は、メッキ法に限られるものではなく、例えば導電ペーストやハンダを充填して、突起形成するなど他の方法によって形成しても良い。
【００４２】
次に、図４に示すように、貫通孔１２の内部にレーザ光３２を照射して加熱し、銀の薄膜１６ａとスズの薄膜１６ｂとを溶融させて、銀とスズとの共晶合金を形成する。なお、この共晶合金が確実に形成されるように、銀の薄膜１６ａとスズの薄膜１６ｂとが２２１℃以上になるように加熱することが好ましい。なお、共晶合金の形成は、すずと前述した銀以外の金属とを用いても可能であるが、半導体チップに過剰な熱ストレスが加わることを防止するために、比較的低温で加熱した場合でも、共晶合金の形成が可能な金属を用いることが好ましい。
【００４３】
また、レーザ光を照射して加熱する代わりに、図５に示すように、加熱加圧ツールで積層された半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄを挟み込んで加圧しつつ加熱しても良い。このように、加圧しながら加熱すると、貫通孔１２の内周面等に形成された銀の薄膜１６ａ、錫の薄膜１６ｂに、これらの金属による共晶合金の形成を促進できるとともに、各半導体チップ同士をより強固に接合することができる。
【００４４】
なお、貫通孔１２の内周面に絶縁膜を形成し、その上に導電膜１６を設け、この導電膜１６と半導体チップの電極パッドとを電気的に接続する場合、絶縁膜を熱酸化により形成すると、導電膜１６と電極パッド１４との電気的接続のために絶縁膜を除去する工程を必要とせず、工程の簡素化が図れる。一方、貫通孔１２の内周面にＣＶＤなどによって絶縁膜を形成し、絶縁膜上に導電膜１６設けてこの導電膜１６と半導体チップの電極パッドとを電気的に接続する場合、電極パッドを覆っている絶縁膜の少なくとも一部を除去したのちに金属の膜(導電膜１６)を形成する。この場合、絶縁膜を除去する工程が必要となるが、電極パッドが酸化されるおそれがないため、電極パッドを銅などの酸化されやすい金属で形成でき、材料の選択肢を広くすることができる。
【００４５】
なお、上述の実施の形態においては、積層された半導体チップを電気的に接続するために貫通孔および導電膜を形成するものとしたが、半導体チップを電気的に接続せず、積層された半導体チップの上面と下面との間に電気的導通路を確保する場合には、以下のような構成にすることが好ましい。
【００４６】
すなわち、図６に示すように、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの電極パッドを貫通しない部位に貫通孔３６を設ける。そして、貫通孔３６の内周面に絶縁膜２２を形成し、絶縁膜２２上に導電膜１６を形成する。なお、導電膜１６の構成は上述のものと同じである。
【００４７】
以上のような構成にすれば、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄと導電膜１６は、絶縁膜２２によって絶縁されるので、導電膜１６の端部１８ａと１８ｂとの間のみにおいて、電気的導通を確保することができる。
【００４８】
なお、絶縁膜２２は、例えば、積層した半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄを酸化雰囲気中で加熱し、貫通孔３６の内周面に露出したシリコン基板を酸化して形成することができる。この場合、半導体チップの電極パッドは、熱酸化されない材料を用いるとよい。また、絶縁膜２２は、ＣＶＤなどによってシリコン酸化膜やシリコン窒化膜などを堆積することによって形成することができる。
【００４９】
以上述べたように、図１の半導体装置１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この半導体装置１００を電子機器に用いれば電気機器自体の小型化が図れる。
【００５０】
【発明の効果】
以上に説明したように、本発明によれば、半導体チップを複数個積層してなる半導体装置の製造方法において、複数個積層された前記半導体チップに貫通孔を形成する工程と、前記貫通孔の内周面に絶縁膜を形成する工程と、前記絶縁膜上に第１の金属の膜を形成する工程と、前記第１の金属の膜上に第２の金属の膜を形成する工程と、前記第１の金属と前記第２の金属との共晶合金を形成する工程と、を少なくとも有する構成としているため、半導体チップを積層して設けるだけで、半導体チップ同士の電気的接続を行うことができるので、半導体チップ同士を電気的に接続するための工程が不要となる。また、インターポーザ等の補助的手段を介することなく積層できるので、半導体装置の小型化にも寄与するとともに、半導体装置のコストダウンにも著しく寄与する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の概略を示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造工程を説明する断面図（１）である。
【図３】本発明の実施の形態に係る半導体装置の製造工程を説明する断面図（２）である。
【図４】本発明の実施の形態に係る半導体装置の製造工程を説明する断面図（３）である。
【図５】本発明の実施の形態に係る半導体装置の製造工程を説明する断面図（４）である。
【図６】本発明の実施の形態に係る半導体装置の変形例の概略を示す断面図である。
【符号の説明】
１０ａ………半導体チップ
１０ｂ………半導体チップ
１０ｃ………半導体チップ
１０ｄ………半導体チップ
１２………貫通孔
１４ａ………電極パッド
１４ｂ………電極パッド
１４ｃ………電極パッド
１４………電極パッド
１６………導電膜
１６ａ………銀の薄膜
１６ｂ………スズの薄膜
１８ａ………端部
１８ｂ………端部
２０ａ………接着剤
２０ｂ………接着剤
２０ｃ………接着剤
２２………絶縁膜
３０………フォトレジスト膜
３２………レーザ光
３４………加熱加圧ツール
３６………貫通孔
４０………積層した半導体ウェハ
１００………半導体装置
【図１】
0003684978.tif 000002
【図２】
0003684978.tif 000003
【図３】
0003684978.tif 000004
【図４】
0003684978.tif 000005
【図５】
0003684978.tif 000006
【図６】
0003684978.tif 000007