(57)【特許請求の範囲】
【請求項１】
伝送フォーマットとして、ハイレベルデータリンク制御手順（ＨＤＬＣ）による８ビットの倍数のフレーム長を有するフレームフォーマットを用いたデータ伝送方法であって、
上記フレーム内のフラグ間に挟まれるフィールドに、”１”が５個以上連続するビットパターンが発生した場合、その次には”０”を８個挿入することにより、フレーム長伸張を８ビット単位に行うことを特徴とするデータ伝送制御方法。
【請求項２】
伝送フォーマットとして、ハイレベルデータリンク制御手順（ＨＤＬＣ）による８ビットの倍数のフレーム長を有するフレームフォーマットを用いたデータ伝送システムであって、
上記フレーム内のフラグ間に挟まれるフィールドに、”１”が５個以上連続するビットパターンが発生した場合、データ送信端末はその次に”０”を８個挿入して、フレーム長伸張を８ビット単位で行なって送信し、データ受信端末は、上記ゼロ８ビットデータを削除して受信することを特徴とするデータ伝送システム。
【請求項３】
上記データ送信端末又は上記データ受信端末として、調歩同期方式の端末を使用し、任意のビットパターンデータを直接送受信可能とすることを特徴とする請求項２に記載のデータ伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、データ伝送制御技術、特に調歩同期伝送制御装置を用いた伝送機能において任意のビットパターンデータを直接送受信する伝送制御方法に関するものである。
【０００２】
【従来の技術】
近年、パソコンの高性能化・低価格化が著しく、急速に社会に普及している。パソコンには、殆どの機種においてＲＳ−２３２−Ｃ規格準拠の通信ポートが標準装備されているが、それらの殆どは調歩同期式通信専用である。このため、安価で高機能なデータ伝送端末を製作するのにこれらは都合が良いが、伝送手順は調歩同期式（非同期式）でなくてはならない。
なお、ＲＳ−２３２−Ｃは、ＥＩＡ（Electronic Industries Association）がデータ回線終端装置とデータ端末装置とを接続するインターフェースとして規格化したもので、ＩＴＵ−Ｔ勧告V.24 V.28及び、JIS-C-6361とも機能的互換性を有する。
【０００３】
一方、コンピュータネットワークにおいて、高速伝送に適しかつ信頼性の高い伝送制御方式としてハイレベルデータリンク制御手順（ＨＤＬＣ：High level Data Link Control procedure）が存在する。このＨＤＬＣは高速伝送に適し信頼性の高い伝送制御方式であるが、送受信装置間の同期制御はフレーム同期式である。パソコンに代表される調歩同期式データ端末装置を用いたデータ通信において、ＨＤＬＣの特長を利用するには同期制御方式を調歩同期式に置き換えることが必要であるが、その際、調歩同期式ではＨＤＬＣのゼロ挿入／ゼロ除去シーケンスに対応出来ない問題が生ずる。
【０００４】
【発明が解決しようとする課題】
この発明は、上記のような問題を鑑みて、ＨＤＬＣの伝送制御手順を、広く安価に入手可能なパソコン等の調歩同期式データ伝送端末を利用した伝送制御システムにおいても利用可能とすることを目的とする。
【０００５】
そして、安価に高伝送効率、高信頼性を有する伝送制御システムを製作可能とすることを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の発明は、伝送フォーマットとして、ハイレベルデータリンク制御手順（ＨＤＬＣ）による８ビットの倍数のフレーム長を有するフレームフォーマットを用いたデータ伝送方法であって、
上記フレーム内のフラグ間に挟まれるフィールドに、”１”が５個以上連続するビットパターンが発生した場合、その次には”０”を８個挿入することにより、フレーム長伸張を８ビット単位に行うことを特徴とする。
【０００７】
請求項２の発明は、伝送フォーマットとして、ハイレベルデータリンク制御手順（ＨＤＬＣ）による８ビットの倍数のフレーム長を有するフレームフォーマットを用いたデータ伝送システムであって、
上記フレーム内のフラグ間に挟まれるフィールドに、”１”が５個以上連続するビットパターンが発生した場合、データ送信端末はその次に”０”を８個挿入して、フレーム長伸張を８ビット単位で行なって送信し、データ受信端末は、上記ゼロ８ビットデータを削除して受信することを特徴とする。
【０００８】
請求項３の発明は、請求項２の発明において、データ送信端末又はデータ受信端末として、調歩同期方式の端末を使用し、任意のビットパターンデータを直接送受信可能とすることを特徴とする。
【００１０】
【発明の実施の形態】
実施の形態１．
（ＨＤＬＣによる制御）
まず、ハイレベルデータリンク制御手順（以下、ＨＤＬＣと称する）は、全二重通信方式、連続転送、複数相手との同時通信等の機能を有し、下記に示すように高速データ伝送のための伝送制御手順としてＩＳＯで標準化され、日本ではＩＳＯに準拠したＪＩＳ標準が制定されている。
・ISO 3309-1984 Information processing systems-Data communication-  High level data link control procedures-Frame structure
・ISO 4335-1984 Data communication-High level data link control  procedures-Consolidation of elements of procedures
・ISO 7809-1984 Information processing systems-Data communication-  High level data link control procedures-Consolidation of classes  of procedures
・JIS C 6363-1978 ハイレベルデータリンク制御手順のフレーム構成
・JIS C 6364-1978 ハイレベルデータリンク制御手順要素
・JIS C 6365-1978 ハイレベルデータリンク制御手順の手順クラス
【００１１】
ＨＤＬＣでは全ての情報を同一フレームフォーマットで伝送を行うもので、フラグ検出によりフレーム開始／終了の識別を行なうフレーム同期式にて送受信装置間の同期制御を行なう。
【００１２】
図１はＨＤＬＣのフレーム構成図である。図において、ＨＤＬＣのフレーム構成は、フレームの最初と最後に配置されるフラグ（１）と呼ばれるビット列と、フラグ（１）間に挟まれた、８×ｎビット長の情報フィールド（２）（以降、Ｉフィールドと称す）並びに１６ビット長のフレームチェックシーケンス（３）（以降、ＦＣＳと称す）から構成される。
【００１３】
フラグ（１）は８ビット長の固定ビットパターン”０１１１１１１０”であり、ＨＤＬＣでは送受信装置間のフレーム同期をフラグ検出により行うため、フラグ（１）と他のビット列とを明確に区別する必要がある。つまり、フラグ（１）と同一のビットパターンが、｛Ｉフィールド＋ＦＣＳ｝の構成中に現れた場合、受信側でフレームの開始（もしくは終結）を誤検出することになる。
【００１４】
ＨＤＬＣではこれを防止するため、ゼロ挿入／ゼロ除去シーケンスを用い、任意のビットパタ−ンを直接送受信可能としている。ここで、ゼロ挿入／ゼロ除去シーケンスとは、送信側にて｛Ｉフィールド＋ＦＣＳ｝の構成中に”１”が連続して５個以上生じたとき、５個目の”１”の次に”０”を挿入し、一方受信側ではこの挿入した”０”を除去することで、オリジナルのビットパターンを復元する操作である。図２にゼロ挿入／ゼロ除去シーケンスの模式図を示す。図２は、｛Ｉフィールド＋ＦＣＳ｝の構成内のビットパターン”０１１１１１１１”を伝送する例を表わしている。
【００１５】
（調歩同期方式による制御）
次に、調歩同期方式による同期制御例について図３に基づいて説明する。調歩同期方式は、データビット列（５）の前後にスタートビット（６）（ＳＴと称す）とストップビット（７）（ＳＰと称す）を付加し、受信側装置ではＳＴの変化点を捕らえ、Ｔ／２（ここで、Ｔ：ビットサンプリング周期）の後、受信信号より、予め定められたデータビット数（以降、データビット数をｋとする）をＴ間隔でサンプルする。図３の例では、伝送設定としてスタートビット（ＳＴ）＝１ｂｉｔ、ストップビット（ＳＰ）＝１ｂｉｔ、データビット長（ｋ）＝８ｂｉｔ、パリティ（Ｐ）＝無しの場合であり、ビットパターン”０１１１１１１１”を伝送する例を表わしている。
【００１６】
すなわち、この調歩同期方式ではスタートビット（ＳＴ）とストップビット（ＳＰ）に挟まれるデータビット長（ｋ）は一定長とし、送受信フレーム長はｋの倍数でなくてはならない。ところが、上述のＨＤＬＣのゼロ挿入／ゼロ除去シーケンスの操作は、伝送ビットパターンの内容次第でビット単位に”０”挿入を行うもので、例えばゼロ挿入前送受信フレーム長をＬ、ゼロ挿入後送受信フレーム長をＬ’としたとき、Ｌがｋの倍数であってもＬ’がｋの倍数となるかどうかは不定である。そのため、調歩同期方式ではＨＤＬＣのフレームフォーマットを用いて、任意のビットパターンの伝送を行うことは出来ない。
【００１７】
（実施の形態１の制御手順）
そこで、実施の形態１では、同期制御方式を調歩同期式とし、データビット長（Ｋ）＝８に設定する。Ｋ＝８とするのは、ＨＤＬＣフレームの各フィールド長は８ビットまたはｎ×８ビットと規定されているため、送受信フレーム長（Ｌ）をＫの倍数とすることが容易となるからであり、またアプリケーション側における各フィールドのデータ加工が容易となるからである。
【００１８】
ＨＤＬＣのゼロ挿入／ゼロ除去シーケンスは、上述したように「送信側にて｛Ｉフィールド＋ＦＣＳ｝の構成中に”１”が連続して５個以上生じたとき５個目の”１”の次に”０”を１点挿入するもの」であるが、本実施の形態の伝送制御方式は、「送信側にて｛Ｉフィールド＋ＦＣＳ｝の構成中に”１”が連続して５個以上生じたとき５個目の”１”の次に”０”を８点連続挿入すること」とし、この操作を"ゼロ８ビット挿入／除去シーケンス"とする。
【００１９】
図４は実施の形態１によるゼロ８ビット挿入シーケンスを例示した図である。図４において、送受信フレーム（１０）のＩフィールドに”１”が連続して５個生じたとき５個目の”１”の次に”０”を８個連続挿入する。この場合、ゼロ８ビット挿入前の送受信フレーム（１０）のフレーム長（Ｌ）＝２×Ｆ＋Ｉ＋ＦＣＳであるから、Ｌはｋ（８）の倍数であり、｛Ｉフィールド＋ＦＣＳ｝内のビットパターンにより、ゼロ８ビット挿入回数が幾回生じたとしても、送受信フレーム（１１）のフレーム長（Ｌ’）はＬ’＝Ｌ＋Ｎ×８（Ｎ：ゼロ８ビット挿入回数）となり、ゼロ８ビット挿入後のフレーム長は確実にｋの倍数となる。
【００２０】
以上より、ゼロ８ビット挿入後のフレーム長（Ｌ’）及びフレーム内各フィールド長はｋの倍数であるから、フラグビットパターン”０１１１１１１０”を１６進コード”７Ｅ”、８ビット＝１バイトと表現を替えれば、ゼロ８ビット挿入後の送受信フレームは、ｎバイトのフレーム長を有する”７Ｅ”コードから始まり”７Ｅ”コードにより終結するフレームとみなすことが出来る。調歩同期式データ伝送端末において、このように各フィールドがバイト単位で区切られ、固定コードで終結するフレームフォーマットは、受信時のフレーム開始・終了の識別が容易であり、これは本実施の形態の特徴である。
【００２１】
図５に実施の形態の伝送制御手順を利用した伝送制御システム構成の一例を示す。このシステム構成例では、調歩同期式データ伝送端末であるパソコン１５を、伝送路であるＮＴＴ専用回線１８に、調歩同期式モデム１６を介して接続している。パソコン１５と調歩同期式モデム１６間のインターフェースは、ＲＳ−２３２−Ｃ１７である。これらのパソコン１５、調歩同期式モデム１６、ＲＳ−２３２−Ｃ１７に挙げるハードウェアはいずれも広く安価に入手可能なものであるが、本実施の形態の伝送制御手順を適用することによりＨＤＬＣの特長である高伝送効率、高信頼性を得ることができる。また、本実施の形態の伝送制御手順はこのハードウェア構成に限らず調歩同期式データ伝送システムに広く利用できる。
【００２２】
【発明の効果】
以上のように、この発明によれば、ＨＤＬＣのフレームフォーマットのゼロ挿入／除去シーケンスと同様にフラグを他のフィールドと明確に区別するようにし、かつ送受信フレーム長＝８の倍数を維持するようにしたので、調歩同期式のデータ伝送端末において、ＨＤＬＣの長所を利用できるデータ伝送を実現することが可能となる。
【００２３】
すなわち、ＨＤＬＣの伝送制御手順を、広く安価に入手可能な調歩同期式データ伝送端末を利用した伝送制御システムで利用することができ、安価に高伝送効率、高信頼性を有する伝送制御システムを製作可能とする。
【図面の簡単な説明】
【図１】  ＨＤＬＣ(High level Data Link Control procedure)で用いる伝送フレーム構成図である。
【図２】  ＨＤＬＣの「ゼロ挿入／ゼロ除去シーケンス」の概要を示す模式図である。
【図３】  調歩同期方式伝送による同期制御例を示すデータ抽出処理図である。
【図４】  実施の形態１によるゼロ８ビット挿入シーケンスを例示した図である。
【図５】  実施の形態１の伝送制御手順を利用した伝送制御システムを示す構成図である。
【符号の説明】
（１）  フラグ、（２）  情報フィールド、（３）  フレームチェックシーケンス、（４）  データビット、（６）  スタートビット、（７）  ストップビット、（８）  ビットサンプリング周期、（１０）  ゼロ８ビット挿入前フレーム、（１１）  ゼロ８ビット挿入後フレーム、１５  パソコン、１６  調歩同期式モデム、１７  調歩同期式ＲＳ−２３２−Ｃ、１８  ＮＴＴ専用回線。
【図１】
0003652591.tif 000002
【図２】
0003652591.tif 000003
【図３】
0003652591.tif 000004
【図４】
0003652591.tif 000005
【図５】
0003652591.tif 000006