(57)【特許請求の範囲】
【請求項１】
電界効果トランジスタと、該電界効果トランジスタのゲートに接続された入力整合回路とを備えた高周波電力増幅回路において、
前記入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数から該周波数の２倍の周波数までの全周波数において、前記電界効果トランジスタのゲート入力インピーダンスの２倍以下の値を有する
ことを特徴とする高周波電力増幅回路。
【請求項２】
前記入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数から該周波数の２倍の周波数までの全周波数において、前記電界効果トランジスタのゲート入力インピーダンス以下の値を有する
ことを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項３】
前記入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数から該周波数の２倍の周波数までの間に一旦低下し最小点に到達した後増加し、該最小点は増幅対象周波数でのインピーダンスより低い
ことを特徴とする請求項１又は２に記載の高周波電力増幅回路。
【請求項４】
前記入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数において前記ゲート入力インピーダンスとほぼ同じ値を有するとともに、該増幅対象周波数付近の周波数では信号周波数が増加するに従って出力側インピーダンスが低下する
ことを特徴とする請求項３記載の高周波電力増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波通信装置などに用いる高周波電力増幅回路に関するものである。
【０００２】
【従来の技術】
近年、高周波を用いた通信技術が発達し、高周波を用いた携帯用通信装置が急速に普及してきている。これに伴い、携帯用通信装置の小型化が望まれている。
【０００３】
従来、このような携帯用高周波通信装置の高周波電力増幅部には、電界効果トランジスタ（以下、ＦＥＴと称する）を用いた高周波電力増幅モジュールが多く使用されている。
【０００４】
上記高周波電力増幅モジュールは、例えば１０ｍｍ×１０ｍｍ程度の面積のセラミック基板上に高周波電力増幅回路を形成したモジュールとして製品化され、その回路例としては、図２に示すように、信号入力端子２１とＦＥＴ２２のゲート間に設けられた入力側整合回路２３、ＦＥＴ２２のドレインと出力端子２７との間に設けられた出力側整合回路２４、及びＦＥＴ２２のドレインバイアス回路２５等を備えた高周波電力増幅回路が一般的に用いられている。
【０００５】
しかし、上記の高周波電力増幅回路では入力信号の周波数成分と共にその高調波成分がＦＥＴ２２のゲートに入力され、出力信号波形が歪んでしまい、動作が安定しないという問題点があった。
【０００６】
この問題を解決すべく、特開平９−１６２６５７号公報に開示される高周波電力増幅回路では、次の構成を付加することにより歪みに大きく影響している入力信号周波数の第２高調波成分のみを短絡して歪みの発生を抑えた高周波電力増幅回路を提案している。
【０００７】
（１）ＦＥＴのゲートに、入力信号の波長の約１／８の長さを有し、その一端が開放された伝送線路接続する。
【０００８】
（２）ＦＥＴのゲートに、入力信号の波長の約１／４の長さを有し、その一端が高周波的に接地された伝送線路を接続する。
【０００９】
（３）ＦＥＴのゲートに、インダクタとコンデンサが直列に接続され、共振周波数が入力信号の約２倍の直列共振回路の一端を接続し、且つ、他端を接地する。
【００１０】
（４）ＦＥＴのゲートに、一端が開放の第１伝送線路及び第２伝送線路を接続し、前記第１伝送線路又は第２伝送線路の一方の長さを入力信号の下限周波数の波長の約１／８の長さとし、他方の長さを入力信号の上限周波数の波長の約１／８の長さとする。
【００１１】
（５）ＦＥＴのゲートに、一端が高周波的に接地された第１伝送線路及び第２伝送線路を接続し、前記第１伝送線路又は第２伝送線路の一方の長さを入力信号の下限周波数の波長の約１／４の長さとし、他方の長さを入力信号の上限周波数の波長の約１／４の長さとする。
【００１２】
（６）ＦＥＴのゲートに、インダクタとコンデンサを直列に接続した第１直列共振回路及び第２直列共振回路のそれぞれの一端を接続し、それぞれの他端を接地し、且つ、前記第１直列共振回路又は第２直列共振回路の一方の共振周波数を入力信号の下限周波数の約２倍とし、他方の共振周波数を入力信号の上限周波数の約２倍とする。
【００１３】
【発明が解決しようとする課題】
しかしながら、前述した従来例の構成では、高周波電力増幅回路における歪みを無くすための伝送線路或いは共振回路の形成において、次のような問題点があった。
【００１４】
（ａ）伝送線路の長さは少なくとも入力信号波長の１／８の長さを必要とするため、高周波電力増幅回路をモジュールとして構成する場合に、小型化の妨げになる。
【００１５】
例えば、入力信号の周波数が１ＧＨｚであるとすると、高周波電力増幅回路をアルミナ基板（ε＝９．６）上に形成した場合、伝送線路の長さは約１２．５ｍｍとなり、前述した従来例の基板上への形成が困難になり小型化の要求に対応することができない。
【００１６】
（ｂ）共振回路の共振周波数を入力信号周波数の高調波のそれぞれに対応して設定する必要があるため、複数の高調波成分に適用するには複数の共振回路を設けなければならない。さらに、高調波成分以外のノイズ成分に対しても個々に共振回路を設けなければならないので、回路及び装置の小型化の妨げになる。
【００１７】
本発明の目的は上記の問題点に鑑み、増幅対象信号周波数よりも大きく且つ該増幅対象信号の２倍の周波数以上の全周波数におけるノイズ成分による歪みの発生を抑制して安定動作できる高周波電力増幅回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は上記の目的を達成するために、電界効果トランジスタと、該電界効果トランジスタのゲートに接続された入力整合回路とを備えた高周波電力増幅回路において、前記入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数から該周波数の２倍の周波数までの全周波数において、前記電界効果トランジスタのゲート入力インピーダンスの２倍以下の値を有する高周波電力増幅回路を構成した。
【００１９】
さらに、本発明は、上記構成の高周波増幅回路において、前記入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数から該周波数の２倍の周波数までの全周波数において、前記電界効果トランジスタのゲート入力インピーダンス以下の値を有する高周波電力増幅回路を構成した。
【００２０】
また、本発明は、上記構成の高周波増幅回路において、前記入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数から該周波数の２倍の周波数までの間に一旦低下し最小点に到達した後増加し、該最小点は増幅対象周波数でのインピーダンスより低い高周波電力増幅回路を構成した。
【００２１】
さらに、本発明は、上記構成の高周波増幅回路において、前記入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数において前記ゲート入力インピーダンスとほぼ同じ値を有するとともに、該増幅対象周波数付近の周波数では信号周波数が増加するに従って出力側インピーダンスが低下する高周波電力増幅回路を構成した。
【００２２】
前記高周波電力増幅回路によれば、前段回路から出力された増幅対象信号の周波数に対しては、前記整合回路の入力側インピーダンスは前記前段回路の出力インピーダンスにほぼ等しくなり且つ前記整合回路の出力側インピーダンスは前記電界効果トランジスタのゲート入力インピーダンスにほぼ等しくなるため、前記増幅対象信号は整合のとれた状態で減衰等を生じることなく前記ゲートに入力され、電界効果トランジスタによって増幅されて出力される。
【００２３】
一方、前記増幅対象周波数以外の前段回路或いは整合回路において発生した第２高調波電流を含むノイズ電流は、前記増幅対象信号電流に比べて小さい電流であることが常である。
【００２４】
ここで、従来例における入力側整合回路ではその出力側インピーダンスの周波数特性は図３に示すように、増幅対象信号周波数（ｆ0）ではゲート入力インピーダンス（ＺG）を示し周波数（ｆ）が増加するに従って整合回路の出力側インピーダンス（Ｚout）も増加する特性を有していた。
【００２５】
この様な出力側インピーダンス・周波数特性を有する入力側整合回路は、遮断周波数が特定できない、即ち急激に変化しないインピーダンス・周波数特性を有する一種の低域通過型フィルタ回路である。
【００２６】
従って、従来例の整合回路は、上記第２高調波電流を含むノイズ電流に対しては、その出力側インピーダンス（Ｚout）がゲート入力インピーダンス（ＺG）の数倍以上となるので、第２高調波電流を含むノイズ電流が前記増幅対象信号電流に比べて小さい電流であっても、このノイズ電流によって発生するゲート電圧（＝ノイズ電流×出力側インピーダンス）が増幅対象信号の電圧に対して無視できない大きさになってしまい歪みが発生することになる。
【００２７】
上記第２高調波を含むノイズ電流によって発生するゲート電圧を低減若しくは除去するために、本願発明者は、増幅対象信号周波数に対しては出力側インピーダンス（Ｚout）がゲート入力インピーダンス（ＺG）とほぼ同じ値を示し且つこれ以外の周波数に対してはノイズ電流によって発生するゲート電圧ができる限り低くなる様に低いインピーダンスを示す整合回路を構成し、この整合回路によって前段回路と電界効果トランジスタのゲートとの間の整合をとる高周波電力増幅回路を構成した。
【００２８】
本願発明の高周波電力増幅回路における整合回路は、前述した出力側インピーダンス・周波数特性を有するものであれば、本願発明の目的を達成でき、理想的な出力側インピーダンス・周波数特性は図４に示すように増幅対象信号周波数（ｆ0）ではゲート入力インピーダンス（ＺG）を示し、これ以外の周波数ではゲート入力インピーダンス（ＺG）よりも低い値、若しくはゲート直流バイアスを必要としないときにはインピーダンス値が零となるものである。この他には、例えば、歪みに大きな影響を与えるノイズ成分が第２高調波成分であることを考えると、図５乃至図７に示すように高域通過型フィルタ或いは帯域通過型フィルタに似た出力側インピーダンス・周波数特性を有する整合回路であれば、歪みの発生に大きく影響を与える増幅対象信号の第２高調波成分によるゲート電圧の発生及び及び増幅対象信号周波数より高い周波数のノイズ成分によるゲート電圧の発生を低減或いは除去可能であり、本願発明の目的を達成することができる。
【００２９】
図５に示す整合回路の出力側インピーダンス・周波数特性は、増幅対象信号周波数（ｆ0）ではゲート入力インピーダンス（ＺG）とほぼ同じインピーダンス値を示し、増幅対象信号周波数（ｆ0）よりも低い周波数では周波数の低下に伴って出力側インピーダンス（Ｚout）が増加し、増幅対象信号周波数（ｆ0）よりも高い周波数では周波数の増大に伴って出力側インピーダンス（Ｚout）が低下するものである。
【００３０】
また、図６に示す整合回路の出力側インピーダンス・周波数特性は、増幅対象信号周波数（ｆ0）ではゲート入力インピーダンス（ＺG）とほぼ同じインピーダンス値を示し、増幅対象信号周波数（ｆ0）よりも低い周波数では周波数の低下に伴って出力側インピーダンス（Ｚout）が増加し、増幅対象信号周波数（ｆ0）よりも高い周波数では周波数の増大に伴って出力側インピーダンス（Ｚout）が低下した後、徐々に増加するものである。
【００３１】
また、図７に示す整合回路の出力側インピーダンス・周波数特性は、増幅対象信号周波数（ｆ0）ではゲート入力インピーダンス（ＺG）とほぼ同じインピーダンス値を示し、増幅対象信号周波数（ｆ0）よりも低い周波数では周波数の低下に伴って出力側インピーダンス（Ｚout）が増加し、増幅対象信号周波数（ｆ0）よりも高い周波数では周波数の増大に伴って出力側インピーダンス（Ｚout）が低下した後、高次関数的に増大するものである。
【００３２】
上記何れの特性においても、増幅対象信号周波数（ｆ0）よりも大きく且つ増幅対象信号の第２高調波の周波数以上の所定周波数までの全周波数においては、前記整合回路の出力側インピーダンス（Ｚout）は前記ゲート入力インピーダンス（ＺG）の２倍以下の値となることが好ましい。これは上記のように第２高調波を含むノイズ電流が増幅対象信号電流よりも小さいことを前提としたものであり、実験結果からも好適であると判断した値である。
【００３３】
上記の整合回路を有する高周波電力増幅回路では、少なくとも増幅対象信号の第２高調波を含む上記周波数帯におけるノイズ成分に対しては、前記整合回路の出力側インピーダンス（Ｚout）は前記ゲート入力インピーダンス（ＺG）の２倍以下の値を示すため、これらのノイズ成分の電流によって発生するゲート電圧は従来よりも大幅に低減或いは除去されるので、増幅対象信号に重畳するノイズ成分が大幅に低減されて歪みの少ない安定した電力増幅を行うことができる。さらに、ノイズ成分の増幅に対して消費する電力が従来に比べて低減されるので、消費電力の削減或いは最大出力電力の増大、及び増幅におけるドレイン効率の増大等の優れた効果も発揮する。
【００３４】
また、本願発明では、前記整合回路を、前記入力端子と接地間に設けられた第１コンデンサと、前記入力端子と前記電界効果トランジスタのゲートとの間に設けられた第１インダクタと、前記ゲートと接地間に設けられた第２インダクタとを有する回路構成とすることにより、回路の簡略化、及びモジュールとして構成した場合の小型を可能とした。
【００３５】
さらに、前記第２インダクタをストリップ線路によって構成することにより、製造の容易性を図った。
【００３６】
また、前記電界効果トランジスタのゲートを直流バイアスする必要がある場合には、前記第２インダクタをコンデンサを介して接地することにより直流バイアス電流の短絡防止を図っている。
【００３７】
また、特に整合回路を必要としない高周波電力増幅回路としては、電界効果トランジスタと、該電界効果トランジスタのゲートと接地との間に接続され、少なくとも前記電界効果トランジスタのゲートに入力される増幅対象信号の周波数から該増幅対象信号周波数の２倍の周波数までの周波数帯域において前記電界効果トランジスタのゲート入力インピーダンスの２倍以下の大きさの誘導性インピーダンスとなる誘導性インピーダンス回路を有する高周波電力増幅回路を構成した。
【００３８】
この構成によっても前述したと同様に歪みの発生に大きく影響を与える増幅対象信号の第２高調波成分によるゲート電圧の発生及び及び増幅対象信号周波数より高い周波数のノイズ成分によるゲート電圧の発生を低減或いは除去可能であり、本願発明の目的を達成することができる。
【００３９】
さらに、前記誘導性インピーダンス回路のインピーダンス・周波数特性を、前記増幅対象信号周波数以上であり且つ前記増幅対象信号周波数の２倍の周波数以下である周波数においてインピーダンス最小点を有するものとすることにより、少なくとも増幅対象信号の第２高調波を含む上記周波数帯におけるノイズ成分の電流によって発生するゲート電圧は従来よりも大幅に低減或いは除去されるので、増幅対象信号に重畳するノイズ成分が大幅に低減されて歪みの少ない安定した電力増幅を行うことができる。さらに、ノイズ成分の増幅に対して消費する電力が従来に比べて低減されるので、消費電力の削減或いは最大出力電力の増大、及び増幅におけるドレイン効率の増大等の優れた効果も発揮する。
【００４０】
また、上記のように誘導性インピーダンス回路を設けた上で、猶且つ前段回路と電界効果トランジスタのゲートとの間のインピーダンス整合回路を設けても良いことは言うまでもない。この場合、インピーダンス整合回路に上記誘導性インピーダンス回路を含めたものをインピーダンス整合回路と称しても良いであろう。
【００４１】
上記整合回路及び誘導性インピーダンス回路の構成としては、当業者であれば四端子回路網或いはフィルタ回路の設計技術等を用いて様々な回路構成を作り出すことができるであろう。しかし、本願発明の説明にあたりこれら可能な回路構成を全て挙げることは無意味であると考え、当業者であれば本願発明を容易に理解できる実施形態に関して以下に説明する。
【００４２】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態を説明する。
図１は本発明の第１の実施形態の高周波電力増幅モジュールを示す概略分解斜視図、図８は第１の実施形態の高周波電力増幅回路を示す回路図である。
【００４３】
本実施形態においては、図示せぬ前段回路から出力された周波数１ＧＨｚの高周波信号を増幅して出力する高周波増幅回路を例として説明する。また、前段回路の出力インピーダンスを５０Ωとする。
【００４４】
図１において、１０は高周波電力増幅モジュール（以下、電力増幅モジュールと称する）で、アルミナ（ε＝９．６）からなる第１及び第２セラミック基板１１ａ，１１ｂを積層してなるセラミック多層回路基板（以下、多層回路基板と称する）１１の上面に電界効果トランジスタ（以下、ＦＥＴと称する）３１及び他の電子部品を実装することにより構成されている。多層回路基板１１の寸法は、約７．０ｍｍ×７．０ｍｍで厚さ０．８ｍｍである。尚、アルミナ基板に代えて樹脂製の基板を用いても良い。
【００４５】
上層に設けられた第１セラミック基板１１ａの上面には、電力増幅用のＦＥＴ３１がほぼ中央部に実装されると共に、ＦＥＴ３１を境とした一方の側に入力側整合回路３２が形成され、他方の側に出力側整合回路３３が形成されている。
【００４６】
さらに、第１セラミック基板１１ａの上面に形成された導体配線パターン上にチップ部品（Ｃ、Ｒ、Ｌ等）がマウンタ等を用いて実装されると共に、ＦＥＴ３１は半導体チップであるため、ワイヤーボンディング或いはフリップチップ等で搭載されている。
【００４７】
ここで、多層回路基板１１上の導体配線パターンは銅（Ｃｕ）で形成されているが、銀（Ａｇ）、銀パラジウム（ＡｇＰｄ）、或いは銀プラチナ（ＡｇＰｔ）を用いて形成しても良い。
【００４８】
一方、下層の第２セラミック基板１１ｂの上面には、出力側整合回路３３の形成位置と重なる領域内にドレインバイアス回路３４が形成され、装置外部からバイアス回路３４を介して通電することによりＦＥＴ３１のドレインがバイアスされる。
【００４９】
さらに、第２セラミック基板１１ｂの下面、即ち多層回路基板１１の底面には、周縁部を除くほぼ全面に接地導体１２が形成されている。
【００５０】
これらの第１及び第２セラミック基板１１ａ，１１ｂを積層することにより、ドレインバイアス回路３４が内層に形成された多層回路基板１１が構成される。
【００５１】
また、多層回路基板１１の側面には複数のリードレス電極１３が設けられ、これらのリードレス電極１３のそれぞれが、増幅対象となる高周波信号を入力側整合回路３２に入力するための入力端子、ＦＥＴ３１によって増幅され出力側整合回路３３によってインピーダンス整合された信号を外部に出力するための出力端子、ドレインバイアス回路３４に電源を接続する電源端子及び接地端子となり、親回路基板上への面実装に対応した構造となっている。
【００５２】
さらに、図中に記載してないが、多層回路基板１１の上面は金属ケースによって覆われ、これによりシールドされている。
【００５３】
また、図８の回路図に示すように、入力端子３２ａに入力された増幅対象となる高周波信号は入力側整合回路３２を介してＦＥＴ３１のゲートに入力される。
【００５４】
入力側整合回路３２は、入力端子３２ａの前段に接続される高周波信号源のインピーダンス、即ち前段回路の出力インピーダンスとＦＥＴ３１のゲートの入力インピーダンスとの整合をとる。また、ＦＥＴ３１のソースは接地されている。
【００５５】
３４ａはドレイン電源端子で、ドレインバイアス回路３４を介してＦＥＴ３１のドレインに接続されている。
【００５６】
また、３３ａはＦＥＴ３１によって増幅された信号の出力端子で、出力側整合回路３３を介してＦＥＴ３１のドレインに接続されている。
【００５７】
さらに、入力側整合回路３２は、第１コンデンサ321、第１インダクタ322、第２インダクタ323から構成され、第１コンデンサ321は入力端子３２ａと接地間に接続され、第１インダクタ322は入力端子３２ａとＦＥＴ３１のゲート間に接続され、第２インダクタ323はＦＥＴ３１のゲートと接地間に接続されている。ここで、ＦＥＴ３１のゲート入力インピーダンス（ＺG）は５Ωである。
【００５８】
さらに、入力側整合回路３２は、増幅対象信号の周波数（ｆ0＝１ＧＨｚ）においては、入力側インピーダンス（Ｚin）は５０Ωを示し、出力側インピーダンス（Ｚout）は５Ωを示すと共に、出力側インピーダンス（Ｚout）の周波数特性において、増幅対象信号周波数（ｆ0＝１ＧＨｚ）から増幅対象信号周波数の２倍の周波数（２ＧＨｚ）までの全周波数（増幅対象信号周波数を除く）において出力側インピーダンス（Ｚout）がＦＥＴ３１のゲート入力インピーダンス（ＺG）の２倍以下の値、即ち１０Ω以下の値を示す。
【００５９】
ここで、従来例の入力側整合回路及び本実施形態における入力側整合回路３２の具体的な回路定数を図９に、またこれらの回路定数に設定したときの整合回路の出力側インピーダンス・周波数特性を図１０にそれぞれ示す。
【００６０】
尚、実際に作成してある電力増幅モジュール１０に対して測定装置のプローブ等を接続すると、高周波信号を扱う回路なので、プローブによる浮遊容量及びインダクタ等の影響が大きく現れて正確な測定ができないので、図１０にはシミュレーションによって求めた出力側インピーダンス・周波数特性を示している。
【００６１】
従来例としては図１１に示すように第２インダクタ323を除いた構成、即ち第１コンデンサ321と第１インダクタ322からなる整合回路とした。
【００６２】
また、第１コンデンサ321のキャパシタンス値をＣ１、第１インダクタ322のインダクタンス値をＬ１、第２インダクタ323のインダクタンス値をＬ２とし、従来例においてはＣ１＝９．６ｐＦ、Ｌ１＝２．４ｎＨとして増幅対象信号周波数（ｆ0＝１ＧＨｚ）において図示せぬ前段回路（出力インピーダンス５０Ω）とＦＥＴ３１のゲート（入力インピーダンス５Ω）との間の整合をとった。
【００６３】
また、本願実施形態の第１実施例においてはＣ１＝１８．０ｐＦ、Ｌ１＝１．０ｎＨ、Ｌ２＝０．５ｎＨとし、第２実施例においてはＣ１＝１２．５ｐＦ、Ｌ１＝１．５ｎＨ、Ｌ２＝１．０ｎＨとし、第３実施例においてはＣ１＝１０．０ｐＦ、Ｌ１＝２．０ｎＨ、Ｌ２＝２．０ｎＨとしてそれぞれ増幅対象信号周波数（ｆ0＝１ＧＨｚ）において整合をとった。
【００６４】
上記回路定数の従来例の整合回路は、図１０のＺc曲線で示す出力側インピーダンス・周波数特性を有していた。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５Ωであり、信号周波数（ｆ）が増加するに従って直線的に出力側インピーダンス（Ｚout）が増加し、２ＧＨｚでは約２２Ω、３ＧＨｚでは約４０Ωとなっている。
【００６５】
これに対して、第１実施例の整合回路３２は、図１０のＺe1曲線で示す出力側インピーダンス・周波数特性を有している。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５Ωであり、１ＧＨｚ近傍の周波数では信号周波数（ｆ）が増加するに従って出力側インピーダンス（Ｚout）が低下して、おおよそ１．２ＧＨｚで極小値（約１Ω）を示し、この後、信号周波数が増加するに従ってほぼ直線的に出力側インピーダンス（Ｚout）は増加し、２ＧＨｚでは約３Ω、３ＧＨｚでは約６Ωとなっている。
【００６６】
第２実施例の整合回路３２は、図１０のＺe2曲線で示す出力側インピーダンス・周波数特性を有している。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５Ωであり、１ＧＨｚ近傍の周波数では信号周波数（ｆ）が増加するに従って出力側インピーダンス（Ｚout）が低下して、おおよそ１．２ＧＨｚで極小値（約２Ω）を示し、この後、信号周波数が増加するに従ってほぼ直線的に出力側インピーダンス（Ｚout）は増加し、２ＧＨｚでは約６Ω、３ＧＨｚでは約１１Ωとなっている。
【００６７】
また、第３実施例の整合回路３２は、図１０のＺe3曲線で示す出力側インピーダンス・周波数特性を有している。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５Ωであり、１ＧＨｚ近傍の周波数では信号周波数（ｆ）が増加するに従って出力側インピーダンス（Ｚout）が低下して、おおよそ１．２ＧＨｚで極小値（約１Ω）を示し、この後、信号周波数が増加するに従ってほぼ直線的に出力側インピーダンス（Ｚout）は増加し、２ＧＨｚでは約１０Ω、３ＧＨｚでは約１７Ωとなっている。
【００６８】
次に、上記従来例の整合回路を有する電力増幅モジュールと第１実施例の整合回路を有する電力増幅モジュールのそれぞれに対して１ＧＨｚのｓｉｎ波信号を入力して増幅させたときの出力信号波形を実測した結果を図１２及び図１３に示す。
【００６９】
図１２は、従来例の整合回路を用いたときの出力信号波形であり、周期１ｎｓ（１×１０-9秒）のｓｉｎ波であることを判別できないほど歪んだ信号波形である。
【００７０】
図１３は、第１実施例の整合回路を用いたときの出力信号波形であり、若干歪んではいるものの、周期１ｎｓ（１×１０-9秒）のｓｉｎ波であることを十分判別できる信号波形であり、従来例に比べて大幅に歪みが低減されていることを確認できた。
【００７１】
また、本実施形態の整合回路３２によれば、上記第１乃至第３実施例からも推測できるように、第１及び第２インダクタ322,323のインダクタンス値が小さいほど所望の出力側インピーダンス・周波数特性を実現できることから、これら第１及び第２インダクタ322,323をストリップ線路によって構成する場合には、その長さを非常に短くすることができ、高周波電力増幅モジュール１０の形状小型化及び高密度化を図る上でも十分に実施できる回路構成である。例えば、アルミナ基板（ε＝９．６）上に上記第１実施例の第２インダクタ323をストリップ線路によって形成した場合、その長さは約３．２ｍｍであった。
【００７２】
尚、上記構成の入力側整合回路３２では、第１及び第２インダクタ322,323のインダクタンス値を小さくするに伴って第１コンデンサ321の容量値が増加するが、その容量値は１０〜数１０ｐＦ程度であり、チップ状コンデンサを用いた場合もその大きさはほとんど変化しない。
【００７３】
前述したように本実施形態の電力増幅モジュール１０によれば、前段回路から出力された増幅対象信号の周波数（１ＧＨｚ）に対しては、入力側整合回路３２の入力側インピーダンスは前記前段回路の出力インピーダンスにほぼ等しくなり且つ整合回路３２の出力側インピーダンスはＦＥＴ３１のゲート入力インピーダンスにほぼ等しくなるため、増幅対象信号は整合のとれた状態で減衰等を生じることなくＦＥＴ３１のゲートに入力され、ＦＥＴ３１によって増幅されて出力される。
【００７４】
さらに、入力側整合回路３２は、増幅対象周波数から増幅対象信号の第２高調波の周波数までの全周波数において出力側インピーダンス（Ｚout）がＦＥＴ３１のゲート入力インピーダンス（ＺG）の２倍以下の値を示すので、少なくとも増幅対象信号の第２高調波を含む上記周波数帯におけるノイズ成分の電流によって発生するゲート電圧は従来よりも大幅に低減されるため、歪みの少ない電力増幅を行うことができる。さらに、ノイズ成分の増幅に対して消費する電力が従来に比べて低減されるので、消費電力の削減、最大出力電力の増大、及び増幅におけるドレイン効率の増大等の優れた効果も発揮する。
【００７５】
本実施形態では、ＰＤＣ用高周波電力増幅モジュールとして、形状７．０ｍｍ×７．０ｍｍ×２．０ｍｍ（シールド用金属ケースを含む）で、体積０．１ｃｃを実現し、出力電力１Ｗクラス、特性は最大出力電力３２．５ｄＢｍ、ドレイン効率７２．７％を達成し、小型で高性能を実現した。
【００７６】
尚、前段回路との間に直流カット用のカップリングコンデンサＣcを設け、ゲートバイアス回路３５を必要とする場合には、図１４及び図１５に示す第２の実施形態の構成とすればよい。即ち、回路構成においては、図１４に示すようにゲートバイアス回路３５からＦＥＴ３１のゲートに供給される直流バイアス電流が、入力側整合回路３２の第２インダクタ323によって短絡されないように、第２インダクタ323と接地間に第２コンデンサ324を設ければよい。この場合においても、入力側整合回路３２の出力側インピーダンス・周波数特性が前述と同様になるように回路定数を設定する必要がある。
【００７７】
ここで、第２コンデンサ324はゲートバイアス用の直流成分が短絡されるのを防止するためのものであり、その容量は一般的に直流カット用として用いられている１００ｐＦで十分効果が得られた。
【００７８】
次に、本発明の第３の実施形態を説明する。
図１５は第３の実施形態の高周波電力増幅回路を示す回路図である。図において前述した第１の実施形態と同一構成部分は同一符号をもって表しその説明を省略する。ここで、モジュールの外観及び構成は前述した第１の実施形態と同様であるので省略する。また、第１の実施形態と第３の実施形態との相違点は、第１の実施形態では従来例における入力側整合回路が低域通過型フィルタであったものを工夫を凝らして改良し、出力側インピーダンス・周波数特性を所望の特性となしたのに対し、第３の実施形態では高域通過型フィルタからなる入力側整合回路を改良してその出力側インピーダンス・周波数特性を所望の特性となしたことにある。
【００７９】
即ち、図１５に示すように、入力端子３６ａに入力された増幅対象となる高周波信号は入力側整合回路３６を介してＦＥＴ３１のゲートに入力される。
【００８０】
入力側整合回路３６は、入力端子３６ａの前段に接続される高周波信号源のインピーダンス、即ち前段回路の出力インピーダンスとＦＥＴ３１のゲートの入力インピーダンスとの整合をとる回路であり、第１コンデンサ361、第１インダクタ362、第２インダクタ363から構成され、第１コンデンサ321は入力端子３６ａとＦＥＴ３１のゲート間に接続され、第１インダクタ362は入力端子３６ａと接地間に接続され、第２インダクタ363はＦＥＴ３１のゲートと接地間に接続されている。ここで、ＦＥＴ３１のゲート入力インピーダンス（ＺG）は５Ωである。
【００８１】
さらに、入力側整合回路３６は、増幅対象信号の周波数（ｆ0＝１ＧＨｚ）においては、入力側インピーダンス（Ｚin）は５０Ωを示し、出力側インピーダンス（Ｚout）は５Ωを示すと共に、出力側インピーダンス（Ｚout）の周波数特性において、増幅対象信号周波数（ｆ0＝１ＧＨｚ）から増幅対象信号周波数の２倍の周波数（２ＧＨｚ）までの全周波数（増幅対象信号周波数を除く）において出力側インピーダンス（Ｚout）がＦＥＴ３１のゲート入力インピーダンス（ＺG）の２倍以下の値、即ち１０Ω以下の値を示す。
【００８２】
ここで、従来例及び比較例の入力側整合回路並びに本実施形態における入力側整合回路３６の具体的な回路定数を図１６に、またこれらの回路定数に設定したときの整合回路の出力側インピーダンス・周波数特性を図１７にそれぞれ示す。
【００８３】
尚、実際に作成してある電力増幅モジュール１０に対して測定装置のプローブ等を接続すると、高周波信号を扱う回路なので、プローブによる浮遊容量及びインダクタ等の影響が大きく現れて正確な測定ができないので、図１７にはシミュレーションによって求めた出力側インピーダンス・周波数特性を示している。
【００８４】
従来例としては図１８に示すように第２インダクタ363を除いた構成、即ち第１コンデンサ361と第１インダクタ362からなる整合回路とした。
【００８５】
また、第１コンデンサ361のキャパシタンス値をＣ１、第１インダクタ362のインダクタンス値をＬ１、第２インダクタ363のインダクタンス値をＬ２とし、従来例においてはＣ１＝１０．２ｐＦ、Ｌ１＝２．８ｎＨとして増幅対象信号周波数（ｆ0＝１ＧＨｚ）において図示せぬ前段回路（出力インピーダンス５０Ω）とＦＥＴ３１のゲート（入力インピーダンス５Ω）との間の整合をとった。
【００８６】
また、本願実施形態の第１実施例においてはＣ１＝１５．５ｐＦ、Ｌ１＝１．３ｎＨ、Ｌ２＝０．５ｎＨとし、第２実施例においてはＣ１＝１１．０ｐＦ、Ｌ１＝２．０ｎＨ、Ｌ２＝１．０ｎＨとしてそれぞれ増幅対象信号周波数（ｆ0＝１ＧＨｚ）において整合をとった。
【００８７】
さらに、比較例として本願実施形態と同様の回路構成とし、回路定数のみを変えて、Ｃ１＝０．５ｐＦ、Ｌ１＝２．５ｎＨ、Ｌ２＝２．０ｎＨとして増幅対象信号周波数（ｆ0＝１ＧＨｚ）において整合をとった。
【００８８】
上記回路定数の従来例の整合回路は、図１７のＺc1曲線で示す出力側インピーダンス・周波数特性を有していた。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５Ωであり、信号周波数（ｆ）が増加するに従って直線的に出力側インピーダンス（Ｚout）が増加し、２ＧＨｚでは約２３Ω、３ＧＨｚでは約３３Ωとなっている。
【００８９】
これに対して、第１実施例の整合回路３６は、図１７のＺe1曲線で示す出力側インピーダンス・周波数特性を有している。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５Ωであり、１ＧＨｚ近傍の周波数では信号周波数（ｆ）が増加するに従って出力側インピーダンス（Ｚout）が低下して、おおよそ１．１ＧＨｚで極小値（約１．５Ω）を示し、この後、信号周波数が増加するに従ってほぼ直線的に出力側インピーダンス（Ｚout）は増加し、２ＧＨｚでは約４Ω、３ＧＨｚでは約６Ωとなっている。
【００９０】
第２実施例の整合回路３６は、図１７のＺe2曲線で示す出力側インピーダンス・周波数特性を有している。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５Ωであり、１ＧＨｚ近傍の周波数では信号周波数（ｆ）が増加するに従って出力側インピーダンス（Ｚout）が低下して、おおよそ１．１ＧＨｚで極小値（約３．５Ω）を示し、この後、信号周波数が増加するに従ってほぼ直線的に出力側インピーダンス（Ｚout）は増加し、２ＧＨｚでは約７．５Ω、３ＧＨｚでは約１２Ωとなっている。
【００９１】
また、比較例の整合回路は、図１７のＺc2曲線で示す出力側インピーダンス・周波数特性を有している。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５Ωであり、
１ＧＨｚ近傍の周波数では信号周波数（ｆ）が増加しても出力側インピーダンス（Ｚout）はほぼ一定値を保ち、おおよそ１．２ＧＨｚ付近から信号周波数が増加するに従ってほぼ直線的に出力側インピーダンス（Ｚout）は増加し、２ＧＨｚでは約１２Ω、３ＧＨｚでは約１９Ωとなっている。
【００９２】
上記実施例の整合回路を有する電力増幅モジュールのそれぞれに対して１ＧＨｚのｓｉｎ波信号を入力して増幅させたときも、第１の実施形態と同様に、その出力信号波形は若干歪んではいるものの、周期１ｎｓ（１×１０-9秒）のｓｉｎ波であることを十分判別できる信号波形であり、従来例に比べて大幅に歪みが低減されていることを確認できた。
【００９３】
また、第３の実施形態の整合回路３６によっても、上記比較例、第１及び第２実施例からも推測できるように、第１及び第２インダクタ362,363のインダクタンス値が小さいほど所望の出力側インピーダンス・周波数特性を実現できることから、これら第１及び第２インダクタ362,363をストリップ線路によって構成する場合には、その長さを非常に短くすることができ、高周波電力増幅モジュール１０の形状小型化及び高密度化を図る上でも十分に実施できる回路構成である。例えば、アルミナ基板（ε＝９．６）上に上記第１実施例の第２インダクタ363をストリップ線路によって形成した場合、その長さは約３．２ｍｍであった。
【００９４】
尚、上記構成の入力側整合回路３６では、第１及び第２インダクタ362,363のインダクタンス値を小さくするに伴って第１コンデンサ361の容量値が増加するが、その容量値は１０〜数１０ｐＦ程度であり、チップ状コンデンサを用いた場合もその大きさはほとんど変化しない。
【００９５】
前述したように本実施形態の電力増幅モジュール１０によれば、前段回路から出力された増幅対象信号の周波数（１ＧＨｚ）に対しては、入力側整合回路３６の入力側インピーダンスは前記前段回路の出力インピーダンスにほぼ等しくなり且つ整合回路３６の出力側インピーダンスはＦＥＴ３１のゲート入力インピーダンスにほぼ等しくなるため、増幅対象信号は整合のとれた状態で減衰等を生じることなくＦＥＴ３１のゲートに入力され、ＦＥＴ３１によって増幅されて出力される。
【００９６】
さらに、入力側整合回路３６は、増幅対象周波数から増幅対象信号の第２高調波の周波数までの全周波数において出力側インピーダンス（Ｚout）がＦＥＴ３１のゲート入力インピーダンス（ＺG）の２倍以下の値を示すので、少なくとも増幅対象信号の第２高調波を含む上記周波数帯におけるノイズ成分の電流によって発生するゲート電圧は従来よりも大幅に低減されるため、歪みの少ない電力増幅を行うことができる。さらに、ノイズ成分の増幅に対して消費する電力が従来に比べて低減されるので、消費電力の削減、最大出力電力の増大、及び増幅におけるドレイン効率の増大等の優れた効果も発揮する。
【００９７】
また、前段回路との間に直流カット用のカップリングコンデンサを設け、ゲートバイアス回路を必要とする場合には、第１の実施形態で説明したと同様に、ゲートバイアス回路からＦＥＴ３１のゲートに供給される直流バイアス電流が、入力側整合回路３６の第２インダクタ363によって短絡されないように、第２インダクタ363と接地間に第２コンデンサを設ければよい。この場合においても、入力側整合回路３６の出力側インピーダンス・周波数特性が前述と同様になるように回路定数を設定する必要がある。
【００９８】
尚、前述した第１及び第２の実施形態において、電力増幅モジュール１０の構成としては、図１９に示すように、第１セラミック基板１１ａ上の入力側整合回路３２の形成領域に重なるように第２セラミック基板１１ｂ上にゲートバイアス回路３５を形成することが好ましい。
【００９９】
また、図２０に示すように、ＦＥＴを２段構成にして、効率アップを図る場合にも、２つのＦＥＴ３１ａ，３１Ｂ間の整合回路３７に上記入力側整合回路３２の理論を応用することができる。
【０１００】
また、入力側整合回路を必要としない場合には、図２１に示すように、入力端子４１とＦＥＴ３１のゲートを直接接続し、ＦＥＴ３１のゲートと接地との間に、前述したようなインピーダンス特性を有する誘導性インピーダンス回路を接続しても同様の効果を得ることができる。ここで、誘導性インピーダンス回路４２のインピーダンス・周波数特性は、ＦＥＴ３１のゲートに入力される増幅対象信号の周波数を除いた少なくとも増幅対象信号周波数からその第２高調波の周波数までの周波数帯域においてＦＥＴ３１のゲート入力インピーダンスの２倍以下の大きさとなることが好ましい。さらに、その特性において、増幅対象信号周波数とその第２高調波の周波数との間にインピーダンス最小点をもつようにすれば、ノイズ除去効果をさらに高めることができる。
【０１０１】
また、図２１に示すように誘導性インピーダンス回路を設けたものに対して、図２２に示すように、さらに入力端子４１とＦＥＴ３１のゲート間のインピーダンス整合回路４３を設けても良い。この場合、誘導性インピーダンス回路４２とインピーダンス整合回路４３を合わせて整合回路４４と称しても良い。
【０１０２】
上記従来の技術、課題を解決するための手段及び発明の実施の形態の記載は、本願発明内容を当業者に説明する上で、必要にして十分であるものと考える。また、本願発明が上記実施形態の構成のみに限定されないことは言うまでもないことである。
【０１０３】
【発明の効果】
以上説明したように本発明の請求項１記載の高周波電力増幅回路によれば、少なくとも増幅対象信号よりも高い周波数であり且つ前記増幅対象信号周波数から第２高調波までの周波数帯（増幅対象信号周波数を除く）におけるノイズ成分に対しては、整合回路の出力側インピーダンスが電界効果トランジスタのゲート入力インピーダンスの２倍以下の値を示すため、これらのノイズ成分の電流によって発生するゲート電圧は従来よりも大幅に低減或いは除去されるので、増幅対象信号に重畳するノイズ成分が大幅に低減されて歪みの少ない安定した電力増幅を行うことができる。さらに、ノイズ成分の増幅に対して消費する電力が従来に比べて低減されるので、消費電力の削減或いは最大出力電力の増大、及び増幅におけるドレイン効率の増大等の優れた効果も発揮する。
【０１０４】
また、請求項２記載の高周波電力増幅回路によれば、上記請求項１記載の効果に加えて、整合回路の出力側インピーダンスが電界効果トランジスタのゲート入力インピーダンス以下の値を示すため、これらのノイズ成分の電流によって発生するゲート電圧は従来よりも大幅に低減或いは除去されるので、増幅対象信号に重畳するノイズ成分が大幅に低減されて歪みの少ない安定した電力増幅を行うことができる。さらに、ノイズ成分の増幅に対して消費する電力が従来に比べて低減されるので、消費電力の削減或いは最大出力電力の増大、及び増幅におけるドレイン効率の増大等の優れた効果も発揮する。
【０１０５】
また、請求項３記載の高周波電力増幅回路によれば、上記請求項１又は２記載の効果に加えて、入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数から該周波数の２倍の周波数までの間に一旦低下し最小点に到達した後増加し、該最小点は増幅対象周波数でのインピーダンスより低いので、増幅対象信号周波数より大きく且つ増幅対象信号周波数の２倍の周波数より小さい周波数においてインピーダンス最小点が存在するため、該増幅対象信号周波数より大きく且つ増幅対象信号周波数の２倍の周波数より小さい任意の周波数におけるノイズ成分を有効に低減或いは除去することができる。
【０１０６】
また、請求項４記載の高周波電力増幅回路によれば、上記請求項３記載の効果に加えて、前記入力整合回路の出力側インピーダンスが、前記電界効果トランジスタの増幅対象周波数において前記ゲート入力インピーダンスとほぼ同じ値を有するとともに、該増幅対象周波数付近の周波数では信号周波数が増加するに従って出力側インピーダンスが低下するので、基本波付近のノイズ成分により影響されにくくなるため、基本波付近のノイズ成分が多く含まれる信号を増幅する場合に特に有効である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の高周波電力増幅モジュールを示す概略分解斜視図
【図２】従来例の高周波電力増幅回路を示す回路図
【図３】従来例における入力側整合回路の出力インピーダンス・周波数特性を示す図
【図４】本発明の高周波電力増幅回路における整合回路の理想的な出力側インピーダンス・周波数特性を示す図
【図５】本発明の高周波電力増幅回路における整合回路の出力側インピーダンス・周波数特性の他の例を示す図
【図６】本発明の高周波電力増幅回路における整合回路の出力側インピーダンス・周波数特性の他の例を示す図
【図７】本発明の高周波電力増幅回路における整合回路の出力側インピーダンス・周波数特性の他の例を示す図
【図８】本発明の第１の実施形態の高周波電力増幅回路を示す回路図
【図９】従来例における入力側整合回路及び本発明の第１の実施形態における入力側整合回路の具体的な回路定数を示す図
【図１０】従来例における入力側整合回路及び本発明の第１の実施形態における入力側整合回路の出力側インピーダンス・周波数特性を示す図
【図１１】従来例の入力側整合回路を示す回路図
【図１２】従来例の入力側整合回路を備えた高周波電力増幅モジュールの出力波形を示す図
【図１３】本発明の入力側整合回路を備えた高周波電力増幅モジュールの出力波形を示す図
【図１４】本発明の第２の実施形態の高周波電力増幅回路を示す回路図
【図１５】本発明の第３の実施形態の高周波電力増幅回路を示す回路図
【図１６】従来例及び比較例における入力側整合回路並びに本発明の第３の実施形態における入力側整合回路の具体的な回路定数を示す図
【図１７】従来例及び比較例における入力側整合回路並びに本発明の第３の実施形態における入力側整合回路の出力側インピーダンス・周波数特性を示す図
【図１８】従来例の入力側整合回路を示す回路図
【図１９】本発明の他の実施形態の高周波電力増幅モジュールを示す概略分解斜視図
【図２０】本発明の他の実施形態の高周波電力増幅回路を示す回路図
【図２１】本発明の他の実施形態の高周波電力増幅回路を示す回路図
【図２２】本発明の他の実施形態の高周波電力増幅回路を示す回路図
【符号の説明】
１０…高周波電力増幅モジュール、１１…セラミック多層回路基板、１１ａ…第１セラミック基板、１１ｂ…第２セラミック基板、１２…接地導体、１３…リードレス電極、３１…電界効果トランジスタ（ＦＥＴ）、３２…入力側整合回路、３２ａ…入力端子、321…第１コンデンサ、322…第１インダクタ、323…第２インダクタ、324…第２コンデンサ、３３…出力側整合回路、３３ａ…出力端子、３４…ドレインバイアス回路、３４ａ…ドレイン電源端子、３５…ゲートバイアス回路、３６…入力側整合回路、３６ａ…入力端子、361…第１コンデンサ、362…第１インダクタ、363…第２インダクタ、３７…整合回路、４１…入力端子、４２…誘導性インピーダンス回路、４３…インピーダンス整合回路、４４…整合回路、Ｃc…カップリングコンデンサ。
【図１】
0003668610.tif 000002
【図２】
0003668610.tif 000003
【図３】
0003668610.tif 000004
【図４】
0003668610.tif 000005
【図５】
0003668610.tif 000006
【図６】
0003668610.tif 000007
【図７】
0003668610.tif 000008
【図８】
0003668610.tif 000009
【図９】
0003668610.tif 000010
【図１０】
0003668610.tif 000011
【図１１】
0003668610.tif 000012
【図１２】
0003668610.tif 000013
【図１３】
0003668610.tif 000014
【図１４】
0003668610.tif 000015
【図１５】
0003668610.tif 000016
【図１６】
0003668610.tif 000017
【図１７】
0003668610.tif 000018
【図１８】
0003668610.tif 000019
【図１９】
0003668610.tif 000020
【図２０】
0003668610.tif 000021
【図２１】
0003668610.tif 000022
【図２２】
0003668610.tif 000023