(57)【特許請求の範囲】
【請求項１】
データをパケットにより送受信する通信装置であって、
自装置内の所定の汎用インタフェースを有しており、該汎用インタフェースに送信するパケットのプリアンブルに管理データを挿入し、また、前記汎用インタフェースから受信するパケット間のアイドル時間に挿入された管理データを検出する第１の回路と、
前記汎用インタフェースで前記第１の回路と接続されており、前記汎用インタフェースから受信したパケットのプリアンブルに挿入された管理データを検出し、また、前記汎用インタフェースに送信するパケット間のアイドル時間に管理データを挿入することにより前記第１の回路と通信する第２の回路を有し、
前記第１の回路は、他の通信装置と接続される第１の外部通信インタフェースを更に有し、前記第１の外部通信インタフェースと前記汎用インタフェースの間の変換を行っており、前記第１の外部通信インタフェースから受信した管理用パケットを解析し、解析結果から前記汎用インタフェースへのパケットのプリアンブルに挿入する管理データを生成し、前記汎用インタフェースからのパケット間のアイドル時間で検出した管理データから生成した管理用パケットを前記第１の外部通信インタフェースに送信することにより、前記第１の外部通信インタフェースに接続された前記他の装置から制御されることを特徴とする通信装置。
【請求項２】
前記第２の回路が、他の通信装置と接続される第２の外部通信インタフェースを更に有し、前記第２の外部通信インタフェースと前記汎用インタフェースの間の変換を行う回路であり、第１の回路と第２の回路とで前記第１の外部通信インタフェースと前記第２の外部通信インタフェースの間の変換を行うメディアコンバータを構成している、請求項１記載の通信回路。
【請求項３】
前記第１の回路が、前記管理データとして前記プリアンブルに挿入する前記管理データは試験データであり、前記第２の回路は、前記プリアンブルから検出した前記試験データを前記汎用インタフェースへのパケット間のアイドル時間に折り返し、前記第１の回路は、前記汎用インタフェースからのパケット間の前記アイドル時間に検出された試験データと、前記プリアンブルに挿入した前記試験データとを比較することによりループバック試験を行う、請求項１または２に記載の通信装置。
【請求項４】
前記第１の外部通信インタフェースから受信した管理用パケットが前記第２の回路内のレジスタへの設定値を含むとき、前記第１の回路は該設定値を管理データとして前記プリアンブルに挿入し、前記第２の回路は前記プリアンブルから前記設定値を検出して前記レジスタに設定する、請求項１〜３のいずれか１項に記載の通信装置。
【請求項５】
前記第２の回路が前記レジスタから読み出した値を前記汎用インタフェースへのパケット間のアイドル時間に挿入し、前記第１の回路が前記アイドル時間で検出した値を管理用パケットで前記第１の外部通信インタフェースから送信する、請求項４に記載の通信装置。
【請求項６】
前記第１の回路は、他の通信装置と接続される第１の外部通信インタフェースを更に有し、前記第１の外部通信インタフェースと前記汎用インタフェースの間の変換を行っており、前記第１の外部通信インタフェースから受信した管理用パケットが前記第１の回路内のレジスタへの設定値を含むとき、前記第１の回路は、該設定値を前記レジスタに設定する、請求項２〜５のいずれか１項に記載の通信装置。
【請求項７】
前記第１の回路が前記第１の回路内のレジスタから読み出した値を管理用パケットで前記第１の外部通信インタフェースから送信する、請求項６に記載の通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の通信装置が接続されたネットワークの保守・運用管理機能に関し、特に、遠隔から制御し、試験することのできる通信装置に関する。
【０００２】
【従来の技術】
従来、ネットワークの保守・運用管理機能として、ある装置（以下、自局装置と称す）から、自局装置に対向する装置（以下、他局装置と称す）にパケットを送信し、他局装置にて折り返し、自局装置にて受信するループバック試験が行われている。ループバック試験の目的は、自局装置と他局装置の間のパスに異常があるか否か、他局装置が正常に動作しているか否かなどを確認することである。
【０００３】
図６は、ネットワークの一部分の一例を示す図である。図６を参照すると、スイッチやサーバ等のノード６１と端末６２とが、メディアコンバータ６３を介して接続されている。
【０００４】
ノード６１のインタフェースと端末６２のインタフェースは、接続されるケーブルの種類が互いに異なる。メディアコンバータ６３はこれら異なるインタフェース間の変換を行う。
【０００５】
図７は、メディアコンバータの構成およびループバック試験中の様子を示す図である。図７を参照すると、メディアコンバータ６３は、回線インタフェースの異なる２つの物理層部７１，７２を有している。物理層部７１，７２は、各回線インタフェースを終端し、ＭＩＩ（Ｍｅｄｉａ  Ｉｎｄｅｐｅｎｄｅｎｔ  Ｉｎｔｅｒｆａｃｅ）に変換する。物理層部７１と物理層部７２とはＭＩＩで接続されている。ＭＩＩとは、ケーブルの種類により符号化方式の異なるインタフェースを共通的に扱うために規定されたインタフェースである。通常、物理層部７１，７２はＬＳＩにより実現されており、このＬＳＩはＰＨＹ  ＬＳＩと呼ばれている。
【０００６】
図８は、従来のＰＨＹ  ＬＳＩを１つ用いた装置の一般的な構成および物理層での折り返しの様子を示す図である。図８を参照すると、装置８１は、上位層部８２のＭＩＩに物理層部７２が接続されており、物理層部７２は回線インタフェースでケーブル８３に接続されている。
【０００７】
上位層部８２はパケット処理やさらに上位のアプリケーション処理等を行う。
【０００８】
物理層部７２は、アナログディジタル変換回路（ＡＤＣ）８４やディジタルアナログ変換回路（ＤＡＣ）８５を含むが、上位層部８２の折り返しが設定されると、図８に示されたように、ＭＩＩから受信した全てのパケットを、ＤＡＣ８５の手前からＡＤＣ８４の後ろに折り返し、ＭＩＩに送信する。
【０００９】
メディアコンバータ６３では、図８に示された物理層部６２の折り返し機能を用いてループバック試験が行われる。再び、図７を参照すると、ループバック試験において、まず、物理層部７２に図７のような折り返しが設定される。次に、ノード６１から端末６２へパケットが送信される。ノード６１からのパケットは、メディアコンバータ６３の物理層部７１からＭＩＩを介して物理層部７２に転送される。物理層部７２では、物理層部７１からの全てのパケットがＭＩＩに折り返される。折り返されたパケットはノード６１にて受信され、パケットが正常に折り返されてきたか否か判定される。
【００１０】
【発明が解決しようとする課題】
従来のメディアコンバータ６３では、折り返しが設定されると、物理層部７１からＭＩＩへのパケットが全て折り返されるので、ノード６１と端末６２との間でパケットの送受信ができなくなり、通信が完全に遮断される。そのため、ループバック試験を行う場合には、予めネットワークの利用を停止する必要がる。
【００１１】
また、ループバック試験を行うためには、ネットワークの利用を停止する必要があるので、常時あるいは頻繁に試験を行うことができない。また、ネットワークの運用を継続しながら試験を行うことができないので、ループバック試験は実際に障害が発生した場合に、現象を確認したり、障害箇所を特定するのが主な用途となっている。
【００１２】
また、物理層部７１，７２のＰＨＹ  ＬＳＩは、各種設定が上位層部８２からレジスタ等に対して行われる構成となっている。そのため、物理層部７１，７２が直接接続された従来のメディアコンバータ６３の構成では、サーバ６１からレジスタ等を設定することができず、メディアコンバータ６３を遠隔で制御することができなかった。
【００１３】
本発明は、ループバック試験により信号線を常時監視することができ、また、遠隔から制御することのできる通信装置、メディアコンバータ、および通信装置の保守管理方法を提供することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明の通信装置は、データをパケットにより送受信する通信装置であって、
自装置内の所定の汎用インタフェースを有しており、該汎用インタフェースに送信するパケットのプリアンブルに管理データを挿入し、また、前記汎用インタフェースから受信するパケット間のアイドル時間に挿入された管理データを検出する第１の回路と、
前記汎用インタフェースで前記第１の回路と接続されており、前記汎用インタフェースから受信したパケットのプリアンブルに挿入された管理データを検出し、また、前記汎用インタフェースに送信するパケット間のアイドル時間に管理データを挿入することにより前記第１の回路と通信する第２の回路を有し、
前記第１の回路は、他の通信装置と接続される第１の外部通信インタフェースを更に有し、前記第１の外部通信インタフェースと前記汎用インタフェースの間の変換を行っており、前記第１の外部通信インタフェースから受信した管理用パケットを解析し、解析結果から前記汎用インタフェースへのパケットのプリアンブルに挿入する管理データを生成し、前記汎用インタフェースからのパケット間のアイドル時間で検出した管理データから生成した管理用パケットを前記第１の外部通信インタフェースに送信することにより、前記第１の外部通信インタフェースに接続された前記他の装置から制御されている。
【００１５】
本発明のよれば、第１の回路と第２の回路が、汎用インタフェース上で、パケットのプリアンブルおよびアイドル時間のパターンによりデータを送受信して通信を行う。
【００１７】
また、本発明の通信装置は、第１の外部通信インタフェースで送受信する管理用パケットを、第１の回路と第２の回路の間に伝達することができる。
【００１８】
また、前記第２の回路が、他の通信装置と接続される第２の外部通信インタフェースを更に有し、前記第２の外部通信インタフェースと前記汎用インタフェースの間の変換を行う回路であり、第１の回路と第２の回路とで前記第１の外部通信インタフェースと前記第２の外部通信インタフェースの間の変換を行うメディアコンバータを構成していてもよい。
【００１９】
また、前記第１の回路が、前記管理データとして前記プリアンブルに挿入する前記管理データは試験データであり、前記第２の回路は、前記プリアンブルから検出した前記試験データを前記汎用インタフェースへのパケット間のアイドル時間に折り返し、前記第１の回路は、前記汎用インタフェースからのパケット間の前記アイドル時間に検出された試験データと、前記プリアンブルに挿入した前記試験データとを比較することによりループバック試験を行うことが好ましい。
【００２０】
したがって、第１の回路と第２の回路が、汎用インタフェース上で、パケットのプリアンブルおよびアイドル時間のパターンによりデータを送受信してループバック試験を行う。
【００２１】
また、前記第１の外部通信インタフェースから受信した管理用パケットが前記第２の回路内のレジスタへの設定値を含むとき、前記第１の回路は該設定値を管理データとして前記プリアンブルに挿入し、前記第２の回路は前記プリアンブルから前記設定値を検出して前記レジスタに設定することが好ましい。
【００２２】
したがって、第１の外部通信インタフェースに接続された装置から受信した管理用パケットに含まれた内容を第２の回路内のレジスタに設定することができる。
【００２３】
また、前記第２の回路が前記レジスタから読み出した値を前記汎用インタフェースへのパケット間のアイドル時間に挿入し、前記第１の回路が前記アイドル時間で検出した値を管理用パケットで前記第１の外部通信インタフェースから送信してもよい。
【００２４】
したがって、第２の回路のレジスタ値が管理用パケットにより、第１の外部通信インタフェースに接続された装置に通知される。
【００２５】
また、前記第１の回路は、他の通信装置と接続される第１の外部通信インタフェースを更に有し、前記第１の外部通信インタフェースと前記汎用インタフェースの間の変換を行っており、前記第１の外部通信インタフェースから受信した管理用パケットが前記第１の回路内のレジスタへの設定値を含むとき、前記第１の回路は、該設定値を前記レジスタに設定してもよい。
【００２６】
したがって、第１の外部通信インタフェースに接続された装置から受信した管理用パケットに含まれた内容を第１の回路内のレジスタに設定することができるので、第１の回路内のレジスタを遠隔から設定することができる。
【００２７】
また、前記第１の回路が前記第１の回路内のレジスタから読み出した値を管理用パケットで前記第１の外部通信インタフェースから送信してもよい。
【００２８】
したがって、第１の回路のレジスタ値が管理用パケットにより、第１の外部通信インタフェースに接続された装置に通知されるので、遠隔から第１の回路内のレジスタを読み出すことができる。
【００２９】
【発明の実施の形態】
本発明の一実施形態について図面を参照して詳細に説明する。
【００３０】
図１は、本実施形態のネットワークの一部分の一例を示す図である。図１を参照すると、ネットワークには、スイッチやサーバ等のノード１１と端末１２とメディアコンバータ１３が含まれている。ノード１１と端末１２とは、メディアコンバータ１３を介して接続されている。
【００３１】
ノード１１のインタフェースと端末１２のインタフェースは、接続されるケーブルの種類が互いに異なる。メディアコンバータ１３はこれら異なるインタフェース間の変換を行う。
【００３２】
図２は、メディアコンバータ１３の構成を示すブロック図である。図２を参照すると、メディアコンバータ１３は、物理層部２１，２２を有している。物理層部２１と物理層部２２とは、ＭＩＩでクロス接続されている。
【００３３】
物理層部２１は、アナログディジタル変換器（ＡＤＣ）２１１、ディジタルアナログ変換器（ＤＡＣ）２１２、符号化部（ＰＣＳ）２１３、管理パケット制御回路２１４，ループバックチェック回路２１５、バッファ２１６およびセレクタ２１７を有している。
【００３４】
物理層部２２は、プリアンブル検出回路２２１、バッファ２２２，２２３、パケット末尾検出回路（ＥＯＰ検出回路）２２４、セレクタ２２５、アナログディジタル変換器（ＡＤＣ）２２６、ディジタルアナログ変換器（ＤＡＣ）２２７および符号化部（ＰＣＳ）２２８を有している。
【００３５】
ＡＤＣ２１１は、ノード１１からの信号をアナログからディジタルに変換する。
【００３６】
ＤＡＣ２１２は、ノード１１への信号をディジタルからアナログに変換する。
【００３７】
ＰＣＳ２１３は、ノード１１との間の回線インタフェースの信号と、物理層部２１内の信号の間の符号化方式の変換を行う。
【００３８】
管理パケット制御回路２１４は、ノード１１からの管理パケットを受信し、管理パケットに従って処理を行い、自装置内の各種ステータス情報をｊ管理パケットでノード１１に送信する。ノード１１からの管理パケットには、メディアコンバータ１３の状態を取得するためのものがある。管理パケット制御回路２１４は、状態取得の管理パケットを受信すると、ループバックチェック回路２１５によるループバック試験の結果であるループバックエラービットを含む各種状態情報を書き込んだ管理パケットをノード１１に返送する。
【００３９】
ループバックチェック回路２１５は、所定の周期で、物理層部２２に対するループバック試験を行う。ループバック試験において、ループバックチェック回路２１５は、ノード１１からのパケットのプリアンブルにループバックデータを挿入して物理層部２２に送り、物理層部２２にてパケットの間のＩｄｌｅ時間に折り返されたループバックデータを検出する。本実施形態のループバック試験はノード１１と端末１２の間で送受信するパケットのスループットを実質的に圧迫しないので、ループバックチェック回路２１５は周期を短くして頻繁にループバック試験を行うことができる。
【００４０】
バッファ２１６は、管理パケット制御回路２１４からの管理パケットをノード１１に送るために、管理パケット制御回路２１４からの制御に従って端末１２からのパケットを一時蓄積する。
【００４１】
セレクタ２１７は、管理パケット制御回路２１４からの制御に従って、バッファ２１６からのパケットまたは管理パケット制御回路２１４からのパケットのいずれかを選択してＰＣＳ２１３へ送る。
【００４２】
プリアンブル検出回路２２１は、物理層部２１からのパケットのプリアンブルを検出し、その中にループバックデータが含まれていれば、バッファ２２２に格納する。
【００４３】
バッファ２２２は、ループバックデータを一時蓄積する。
【００４４】
バッファ２２３は、バッファ２２２からのループバックデータをＩｄｌｅ時間に挿入するために、端末１２からのパケットを一時蓄積する。
【００４５】
ＥＯＰ検出回路２２４は、バッファ２２２にループバックデータが蓄積されているときに、バッファ２２３からのパケットのパケットの末尾（以下、ＥＯＰ（Ｅｎｄ  ｏｆ  Ｐａｃｋｅｔ）と称す）を検出すると、バッファ２２３からの次のパケットの読み出しを止め、Ｉｄｌｅ時間にバッファ２２２からループバックデータを挿入する。
【００４６】
セレクタ２２５は、ＥＯＰ検出回路２２４からの制御に従って、バッファ２２３からのパケットまたはバッファ２２２からのループバックデータのいずれかを選択し、物理層部２１に送る。
【００４７】
ＡＤＣ２２６は、端末１２からの信号をアナログからディジタルに変換する。
【００４８】
ＤＡＣ２２７は、端末１２への信号をディジタルからアナログに変換する。
【００４９】
ＰＣＳ２２８は、端末１２との間の回線インタフェースの信号と、物理層部２２内の信号の間の符号化方式の変換を行う。
【００５０】
図３は、物理層部２１の管理パケット制御回路２１４およびループバックチェック回路２１５の構成を示すブロック図である。図３を参照すると、管理パケット制御回路２１４は、管理パケット検出回路３１、管理パケット生成回路３２および管理パケット送信回路３３を有している。また、ループバックチェック回路２１５は、ループバックビット付加回路３４、ループバックデータチェック回路３５およびループバックデータ検出回路３６を有している。
【００５１】
管理パケット検出回路３１は、ノード１１から受信されるパケットの中から管理パケットを検出すると、管理パケットの指示に従って処理を行う。管理パケット検出回路３１は、その管理パケットを管理パケット生成回路３２に送る。
【００５２】
管理パケット生成回路３２は、状態取得を指示する管理パケットを管理パケット検出回路３１から受信すると、その管理パケットのヘッダを書き換えてノード１１に返送可能なフォーマットにして一時蓄積する。また、管理パケット生成回路３２は、ループバックチェック回路２１５から受信したループバックエラービットを管理パケットの特定領域に書き込む。ループバックエラービットとは、ループバックチェック回路２１５により行われたループバック試験の結果を示すビットである。ここでは、一例としてループバックエラービットが“０”のときループバック試験が正常に終了したことを示し、“１”のとき何らかの異常が起きたことを示す。
【００５３】
管理パケット送信回路３３は、管理パケット生成部３２により生成され、ループバックエラービットが付加されたパケットがあるときに、バッファ２１６からのパケットのＥＯＰを検出すると、バッファ２１６からのパケットの出力を止めて、管理パケットを送信する。
【００５４】
ループバックデータ付加回路３４は、ノード１１から管理パケット検出回路３４を介してパケットを受信しつつ、管理パケット検出回路３１からループバック試験の指示を待つ。ループバックデータ付加回路３４は、管理パケット検出回路３１からループバック試験の指示を受けると、パケットの先頭（以下、ＳＯＰ（Ｓｔａｒｔ  ｏｆ  Ｐａｃｋｅｔ）と称す）を検出し、その後ろのプリアンブルにループバックデータを上書きする。そして、ループバックデータ付加回路３４は、ループバックデータをパケットに付加すると、その値と共に送信記録をループバックデータチェック回路３５に通知する。
【００５５】
図４は、本実施形態における物理層のパケットのフォーマットを示す図である。図４を参照すると、パケットは、ＳＯＰで始まり、次にプリアンブル（Ｐｒｅａｍｂｌｅ）があり、次に宛先アドレス（ＤＡ（Ｄｅｓｔｉｎａｔｉｏｎ  Ａｄｄｒｅｓｓ））、次に送信元アドレス（ＳＡ（Ｓｏｕｒｃｅ  Ａｄｄｒｅｓｓ））、次にペイロードがあり、最後にＥＯＰがある。
【００５６】
ループバックデータ検出回路３６は、バッファ２２３からのパケットのＥＯＰを検出すると、その後ろのＩｄｌｅ時間にループバックデータが挿入されているか否か検出する。ループバックデータ検出回路３６は、ループバックデータを検出すると、それを取り出してループバックデータチェック回路３５に通知する。また、ループバックデータ検出回路３６は、ループバックデータが検出された部分をＩｄｌｅ時間を示すパターンに戻してバッファ２１６に送る。
【００５７】
ループバックデータチェック回路３５は、ルップバックデータ付加回路２１５から通知されたループバックデータと、ループバックデータ検出回路３６から通知されたループバックデータが一致したとき、ループバックエラービットとして“０”を管理パケット生成回路３２に通知する。それらが一致しなかったとき、または所定時間内にループバックデータを検出できなかったとき、ループバックデータ検出回路３６は、ループバックエラービットとして“１”を管理パケット生成回路３２に通知する。
【００５８】
メディアコンバータ１３のループバック試験における動作について説明する。
【００５９】
まず、管理パケット制御回路２１４からループバック試験を指示されると、ループバックチェック回路２１５は管理パケット制御回路２１４からのパケットのプリアンブルの領域にループバックデータを書き込み、ＭＩＩを介してプリアンブル検出回路２２１に送り、送信記録を残す。ループバックデータは１ビットまたは２ビット以上のデータでありループバックチェック回路２１５が生成するものであっても、管理パケットによりノード１１から指示されたものであってもよい。ループバックデータの例としては、１回送る毎に＋１するインクリメントデータ、ランダムデータ、固定データなどが考えられる。
【００６０】
プリアンブル検出回路２２１は、ループバックチェック回路２１５からのパケットのプリアンブルの領域にループバックデータを検出すると、ループバックデータをパケットから分離する。そして、プリアンブル検出回路２２１は、ループバックデータが挿入されていたパケットのプリアンブルを通常の値に戻してＰＣＳ２２８に送る。また、プリアンブル検出回路２２１は、ループバックデータをバッファ２２２に書き込む。
【００６１】
バッファ２２２にループバックデータが書き込まれたとき、ＥＯＰ検出回路２２４にバッファ２２３からのパケットが流れていれば、ＥＯＰ検出回路２２４はそのパケットのＥＯＰを検出する。ＥＯＰを検出すると、ＥＯＰ検出回路２２４は、バッファ２２３からのパケットの読み出しを停止してＩｄｌｅ時間にバッファ２２２からループバックデータを読み出し、またセレクタ２２５を制御してループバックデータをループバックチェック回路２１５に送る。
【００６２】
ループバックチェック回路２１５では、物理層部２２から送られてくるパケット間のＩｄｌｅ時間のパターンを監視し、ループバックデータを受信するとそれを分離する。正常なループバックデータが所定の時間内に受信されると、ループバックチェック回路２１５は、管理パケットのループバックエラービットに“０”を書き込む。受信したループバックデータの値に異常があったとき、または所定時間内にループバックデータを受信しなかったとき、ループバックチェック回路２１５は、管理パケットのループバックエラービットに“１”を書き込む。そして、ループバックチェック回路２１５は、ループバックエラービットを書き込んだ管理パケットを管理パケット制御回路２１４に送る。以上により、メディアコンバータ１３のループバック試験が終了する。
【００６３】
メディアコンバータ１３は、ループバック試験を所定の周期で繰り返している。
【００６４】
ノード１１のメディアコンバータ１３の運用状態を確認するとき、管理者はノード１３からメディアコンバータ１３へ管理パケットを送信する。ノード１１からの管理パケットは、メディアコンバータ１３を宛先（ＤＡ）とし、各種動作をメディアコンバータ１３に指示するものである。管理パケット制御回路２１４は、管理パケットを受信すると、他のパケットから分離し、宛先をノード１１に変更して一時蓄積し、ループバックチェック回路２１５へは送らない。そして、管理パケット制御回路２１４は、一時蓄積した管理パケットにループバックエラービットを書き込んでノード１１に送る。
【００６５】
管理パケットをノード１１に送るとき、管理パケット制御回路２１４は、パケットの切れ目でバッファ２１６からのパケットを停止させ、セレクタ２１７を制御して管理パケットを挿入する。
【００６６】
本実施形態では、ループバックチェック回路２１５が周期的にループバック試験を行っており、ノード１１から状態取得を指示されると、ループバックエラービットを管理パケットで返送する例をしめしたが、本発明はこれに限定されるものではない。
【００６７】
ループバックチェック回路２１５は周期的にループバック試験を行っていなくてもよい。メディアコンバータ１３の管理パケット制御回路２１４がノード１１からの管理パケットでループバック試験を指示されると、ループバックチェック回路２１５にループバック試験を指示し、その結果をノード１１に返送するものであってもよい。
【００６８】
また、ループバックチェック回路２１５は周期的にループバック試験を行っており、管理パケット制御回路２１４はループバックエラービットとして“１”が記録されると、ループバック試験結果の異常を示す管理パケットを自発的にノード１１に送信してもよい。
【００６９】
本実施形態のよれば、物理層部２１と物理層部２２が、ＭＩＩ上で、パケットのプリアンブルおよびＩｄｌｅ時間のパターンによりデータを送受信してループバック試験を行い、その結果が管理パケットによりノード１１に送られるので、ノード１１と端末１２とのパケットの送受信に影響を与えずにノード１１から、ノード１１とメディアコンバータ１３の間の回線、物理層部２１およびＭＩＩの正常性を確認することができる。
【００７０】
また、物理層部２１と物理層部２２が、汎用のインタフェースであるＭＩＩ上で通信を行うことにより、信号線を追加せずにループバック試験を実現しているので、物理層部２１や物理層部２２のＰＨＹ  ＬＳＩは従来との互換性を保っており、また、信号ピンの数も増加しない。
【００７１】
図５は、本発明の他の実施形態のメディアコンバータの構成を示すブロック図である。図５を参照すると、メディアコンバータ５１は、物理層部５２，５３を有している。
【００７２】
物理層部５２は、ＡＤＣ２１１、ＤＡＣ２１２、ＰＣＳ２１３、バッファ２１６、セレクタ２１７、管理パケット制御回路５４、ループバックチェック回路５５およびＭＩＩレジスタ５７を有している。
【００７３】
物理層部５３は、バッファ２２２，２２３、ＥＯＰ検出回路２２４、セレクタ２２５、ＡＤＣ２２６、ＤＡＣ２２７、ＰＣＳ２２８、プリアンブル検出回路５６およびＭＩＩレジスタ５８を有している。
【００７４】
ＡＤＣ２１１、ＤＡＣ２１２、ＰＣＳ２１３、バッファ２１６、セレクタ２１７、バッファ２２２，２２３、ＥＯＰ検出回路２２４、セレクタ２２５、ＡＤＣ２２６、ＤＡＣ２２７およびＰＣＳ２２８は図１のものと同じである。
【００７５】
ＭＩＩレジスタ５７，５８は、物理層部５２，５３のそれぞれのＭＩＩの動作を設定し、また状態を表示するためのレジスタである。ＰＨＹ  ＬＳＩのＭＩＩレジスタ５７，５８は、通常は上位層部により制御されることが想定されているが、図５のメディアコンバータ５１のような装置に用いられた場合は上位層から制御されることができない。
【００７６】
図５のメディアコンバータ５１は、ＭＩＩレジスタ５７，５８をノード１１からの管理パケットによる命令で制御可能としたものである。
【００７７】
管理パケット制御回路５４は、図１に示されたものと同じ機能を有する他に、管理パケットにより指示された値をＭＩＩレジスタ５７に設定し、また、ＭＩＩレジスタ５７の値を読み出して管理パケットでノード１１に返送する。
【００７８】
また、管理パケット制御回路５４は、管理パケットにより指示された値をＭＩＩレジスタ５８に設定するために、ループバックチェック回路５５に設定値を送り、また、ＭＩＩレジスタ５８から読み出された値をループバックチェック回路５５から受けて管理パケットでノード１１に送る。
【００７９】
ループバックチェック回路５５は、図１に示されたものと同じ機能を有する他に、管理パケット制御回路５４から通知された、ＭＩＩレジスタ５８への設定値をプリアンブルに挿入する。また、ループバックチェック回路５５は、端末１３からのパケットの間のＩｄｌｅ時間に、プリアンブル検出回路５６により挿入された、ＭＩＩレジスタ５８から読み出された値を検出し、管理パケット制御回路５４に送る。
【００８０】
プリアンブル検出回路５６は、図１に示されたものと同じ機能を有する他に、ループバックチェック回路５５からプリアンブルに挿入された設定値を取り出し、ＭＩＩレジスタ５８に設定する。また、プリアンブル検出回路５６は、ＭＩＩレジスタ５８から読み出した値を、物理層部５２に送るために、バッファ２２２に書き込む。
【００８１】
本実施形態によれば、ノード１１からの管理パケットによる指示で管理パケット制御回路５４がＭＩＩレジスタ５７を設定し、また、読み出した値を管理パケットでノード１１に通知することができるので、ノード１１からメディアコンバータ１３のＭＩＩレジスタ５７を制御することができる。
【００８２】
また、物理層部２１と物理層部２２が、ＭＩＩ上で、パケットのプリアンブルおよびＩｄｌｅ時間のパターンによりＭＩＩレジスタ５８への設定値およびＭＩＩレジスタ５８からの読み出し値を送受信することができ、プリアンブル検出回路５６がＭＩＩレジスタ５８の設定および読み出しを行うことができるので、ノード１１からメディアコンバータ１３のＭＩＩレジスタ５８を制御することができる。
【００８３】
また、物理層部５２と物理層部５３が、汎用のインタフェースであるＭＩＩ上で通信を行うことにより、信号線を追加せずに遠隔制御を実現しているので、物理層部５２や物理層部５３のＰＨＹ  ＬＳＩは従来との互換性を保っており、また、信号ピンの数も増加しない。
【００８４】
【発明の効果】
本発明によれば、第１の回路と第２の回路が、汎用インタフェース上で、パケットのプリアンブルおよびアイドル時間のパターンによりデータを送受信して通信を行うので、汎用インタフェースを用い、かつ、ユーザデータのパケットの送受信に影響を与えずに第１の回路と第２の回路とが通信することができる。
【００８５】
また、第１の回路と第２の回路が、汎用インタフェース上で通信を行うことにより、信号線を追加せずにループバック試験を実現しているので、第１の回路や第２の回路のＰＨＹ  ＬＳＩは従来との互換性を保っており、また、信号ピンの数も増加しない。
【００８６】
また、本発明の通信装置は、第１の外部通信インタフェースで送受信する管理用パケットを、第１の回路と第２の回路の間に伝達することができるので、第１の外部通信インタフェースに接続された遠隔の通信装置から制御することができる。
【００８７】
また、第１の回路と第２の回路が、汎用インタフェース上で、パケットのプリアンブルおよびアイドル時間のパターンによりデータを送受信してループバック試験を行うので、ユーザデータのパケットの送受信に影響を与えずに第１の回路および汎用インタフェースの正常性を確認することができる。
【００８８】
また、第１の外部通信インタフェースに接続された装置から受信した管理用パケットに含まれた内容を第２の回路内のレジスタに設定することができるので、第２の回路内のレジスタを遠隔から設定することができる。
【００８９】
また、第２の回路のレジスタ値が管理用パケットにより、第１の外部通信インタフェースに接続された装置に通知されるので、遠隔から第２の回路内のレジスタを読み出すことができる。
【００９０】
また、第１の外部通信インタフェースに接続された装置から受信した管理用パケットに含まれた内容を第１の回路内のレジスタに設定することができる。
【００９１】
また、第１の回路のレジスタ値が管理用パケットにより、第１の外部通信インタフェースに接続された装置に通知される。
【図面の簡単な説明】
【図１】本実施形態のネットワークの一部分の一例を示す図である。
【図２】メディアコンバータの構成を示すブロック図である。
【図３】物理層部の管理パケット制御回路およびループバックチェック回路の構成を示すブロック図である。
【図４】本実施形態における物理層のパケットのフォーマットを示す図である。
【図５】本発明の他の実施形態のメディアコンバータの構成を示すブロック図である。
【図６】ネットワークの一部分の一例を示す図である。
【図７】従来のメディアコンバータの構成およびループバック試験中の様子を示す図である
【図８】従来のＰＨＹ  ＬＳＩを１つ用いた装置の一般的な構成および物理層での折り返しの様子を示す図である。
【符号の説明】
１１    ノード
１２    端末
１３    メディアコンバータ
２１，２２    物理層部
２１１    アナログディジタル変換器（ＡＤＣ）
２１２    ディジタルアナログ変換器（ＤＡＣ）
２１３    符号化部（ＰＣＳ）
２１４    管理パケット制御回路
２１５    ループバックチェック回路
２１６    バッファ
２１７    セレクタ
２１１    プリアンブル検出回路
２２２，２２３    バッファ
２２４    パケット末尾検出回路（ＥＯＰ検出回路）
２２５    セレクタ
２２６    アナログディジタル変換器（ＡＤＣ）
２２７    ディジタルアナログ変換器（ＤＡＣ）
２２８    符号化部（ＰＣＳ）
３１    管理パケット検出回路
３２    管理パケット生成回路
３３    管理パケット送信回路
３４    ループバックビット付加回路
３５    ループバックデータチェック回路
３６    ループバックデータ検出回路
５１    メディアコンバータ
５２，５３    物理層部
５４    管理パケット制御回路
５５    ループバックチェック回路
５６    プリアンブル検出回路
５７，５８    ＭＩＩレジスタ
【図１】
0003646792.tif 000002
【図２】
0003646792.tif 000003
【図３】
0003646792.tif 000004
【図４】
0003646792.tif 000005
【図５】
0003646792.tif 000006
【図６】
0003646792.tif 000007
【図７】
0003646792.tif 000008
【図８】
0003646792.tif 000009