(57)【特許請求の範囲】
【請求項１】
各ビットを前半値及び後半値を有するデジタル信号で表示する通信符号に符号化し、かつ、使用している通信符号を伝送情報として含んでいない受信シリアルデータと、この受信シリアルデータの１ビットあたりの信号長を１周期とする受信クロックとが与えられるデータ通信方法において、
前記受信シリアルデータの各ビットの信号値の前半値及び後半値をサンプルすることにより前記受信シリアルデータ内の送信側で付加する所定のデータパターンから通信符号情報を検出して前記受信シリアルデータの通信符号を自動認識して決定する工程を含んでいることを特徴とするデータ通信方法。
【請求項２】
前記受信シリアルデータの各ビットの信号値の前半値のサンプルは、前記受信クロックの第１レベルから第２レベルへの遷移のタイミングで行われ、
前記受信シリアルデータの各ビットの信号値の後半値のサンプルは、前記受信クロックの前記第２レベルから前記第１レベルへの遷移のタイミングで行われることを特徴とする請求項１記載のデータ通信方法。
【請求項３】
前記受信シリアルデータ内の送信側で付加する所定のデータパターンからの通信符号情報の検出は、前記受信シリアルデータの各ビットの信号値の前半値及び後半値をサンプルすることにより得られるサンプル値を前記受信シリアルデータの１ビット分ずつシフトさせる所定ビット数のサンプル値パターンとし、このサンプル値パターンを通信符号別に設定された通信符号自動認識用の複数の比較パターンと比較することにより行われることを特徴とする請求項２記載のデータ通信方法。
【請求項４】
前記通信符号自動認識用の複数の比較パターンの中に、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１  １１  １１  １１  １１  １１  ００］、又は、ＮＲＺＩ符号自動認識用の比較パターンとして、論理値列［００  ００  ００  ００  ００  ００  ００  １１］及び論理値列［００  １１  １１  １１  １１  １１  １１  １１  ００］、又は、ＦＭ０符号自動認識用比較パターンとして、論理値列［１０  １１  ００  １１  ００  １１  ００  １０］及び論理値列［０１  ００  １１  ００  １１  ００  １１  ０１］、又は、ＦＭ１符号自動認識用比較パターンとして、論理値列［１１  ０１  ０１  ０１  ０１  ０１  ０１  ００］及び論理値列［００  １０  １０  １０  １０  １０  １０  １１］、又は、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  １０  １０  １０  １０  ０１］が含まれていることを特徴とする請求項３記載のデータ通信方法。
【請求項５】
前記通信符号自動認識用の複数の比較パターンの中に、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１  １１  ００  １１  ００  ００］、又は、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［１１  ００  ００  ００  １１  １１  ００  １１］及び論理値列［１１  １１  １１  ００  ００  １１  ００］、又は、ＦＭ０符号自動認識用比較パターンとして、論理値列［０１  ００  １１  ０１  ００  １０  １０］及び論理値列［１０  １１  ００  １０  １１  ０１  ０１］、又は、ＦＭ１符号自動認識用比較パターンとして、論理値列［００  １０  １０  １１  ０１  ００  １１］及び論理値列［１１  ０１  ０１  ００  １０  １１  ００］、又は、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  ０１  １０  ０１  ０１］が含まれていることを特徴とする請求項３記載のデータ通信方法。
【請求項６】
前記通信符号自動認識用の複数の比較パターンの設定は、書き換え可能に行われることを特徴とする請求項３、４又は５記載のデータ通信方法。
【請求項７】
前記通信符号自動認識用の複数の比較パターンの書き換え可能な設定は、前記サンプル値パターンのサンプル値に対応する順列値を入力することにより行われることを特徴とする請求項６記載のデータ通信方法。
【請求項８】
前記通信符号自動認識用の複数の比較パターンの書き換え可能な設定は、前記受信シリアルデータのビットのデータ値に対応する順列値を入力し、この入力した順列値を前記サンプル値パターンのサンプル値に対応する順列値に自動変換することにより行われることを特徴とする請求項６記載のデータ通信方法。
【請求項９】
自動認識して決定した通信符号に基づいた受信シリアルデータのフレームの受信が終了した場合、再び、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいることを特徴とする請求項１、２、３、４、５、６、７又は８記載のデータ通信方法。
【請求項１０】
自動認識して決定した通信符号に基づいた受信シリアルデータの受信中にアボートパターンを検出した場合、再び、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいることを特徴とする請求項１、２、３、４、５、６、７、８又は９記載のデータ通信方法。
【請求項１１】
通信符号別に解除パターンを設定し、受信シリアルデータのアイドル期間中に、前記解除パターンと同一のパターンを検出したときは、既に自動認識して決定している通信符号を解除する工程を含んでいることを特徴とする請求項１、２、３、４、５、６、７、８、９又は１０記載のデータ通信方法。
【請求項１２】
自動認識して決定した受信シリアルデータの通信符号に送信シリアルデータを符号化する工程を含んでいることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０又は１１記載のデータ通信方法。
【請求項１３】
各ビットを前半値及び後半値を有するデジタル信号で表示する通信符号に符号化し、かつ、使用している通信符号を伝送情報として含んでいない受信シリアルデータと、この受信シリアルデータの１ビットあたりの信号長を１周期とする受信クロックとが与えられるデータ通信装置において、
前記受信シリアルデータの各ビットの信号値の前半値及び後半値をサンプルすることにより前記受信シリアルデータ内の送信側で付加する所定のデータパターンから通信符号情報を検出して前記受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えていることを特徴とするデータ通信装置。
【請求項１４】
前記通信符号自動認識部は、前記受信シリアルデータを前記受信クロックに同期させて１ビットずつシフトさせて直列出力すると共に、各ビットにおいて前記受信シリアルデータの信号値の前半値及び後半値をサンプルしてなる所定ビット数のサンプル値をサンプル値パターンとして並列出力するシフトレジスタ部と、通信符号別に記憶された通信符号自動認識用の複数の比較パターンを記憶する比較パターン記憶部と、前記サンプル値パターンと前記通信符号自動認識用の複数の比較パターンとを比較し、前記サンプル値パターンが前記通信符号自動認識用の複数の比較パターンの中のいずれかと一致した場合、一致した比較パターンが自動認識しようとする通信符号を識別し得る信号を符号比較一致信号として出力するパターン比較部とを備えていることを特徴とする請求項１３記載のデータ通信装置。
【請求項１５】
前記通信符号自動認識用の複数の比較パターンの中に、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１  １１  １１  １１  １１  １１  ００］、又は、ＮＲＺＩ符号自動認識用の比較パターンとして、論理値列［００  ００  ００  ００  ００  ００  ００  １１］及び論理値列［００  １１  １１  １１  １１  １１  １１  １１  ００］、又は、ＦＭ０符号自動認識用比較パターンとして、論理値列［１０  １１  ００  １１  ００  １１  ００  １０］及び論理値列［０１  ００  １１  ００  １１  ００  １１  ０１］、又は、ＦＭ１符号自動認識用比較パターンとして、論理値列［１１  ０１  ０１  ０１  ０１  ０１  ０１  ００］及び論理値列［００  １０  １０  １０  １０  １０  １０  １１］、又は、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  １０  １０  １０  １０  ０１］が含まれていることを特徴とする請求項１４記載のデータ通信装置。
【請求項１６】
前記通信符号自動認識用の複数の比較パターンの中に、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１  １１  ００  １１  ００  ００］、又は、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［１１  ００  ００  ００  １１  １１  ００  １１］及び論理値列［１１  １１  １１  ００  ００  １１  ００］、又は、ＦＭ０符号自動認識用比較パターンとして、論理値列［０１  ００  １１  ０１  ００  １０  １０］及び論理値列［１０  １１  ００  １０  １１  ０１  ０１］、又は、ＦＭ１符号自動認識用比較パターンとして、論理値列［００  １０  １０  １１  ０１  ００  １１］及び論理値列［１１  ０１  ０１  ００  １０  １１  ００］、又は、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  ０１  １０  ０１  ０１］が含まれていることを特徴とする請求項１４記載のデータ通信装置。
【請求項１７】
前記シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを前記通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように前記復号化部を制御する制御部とを備えていることを特徴とする請求項１４、１５又は１６記載のデータ通信装置。
【請求項１８】
アイドルパターンを生成するパターン生成部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、
前記アイドルパターン又は前記復号化部から出力される復号化された受信シリアルデータを選択して出力するセレクタ部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを前記通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように前記復号化部を制御すると共に、前記受信シリアルデータの通信符号を自動認識して決定する前は、前記アイドルパターンを選択し、前記受信シリアルデータの通信符号を自動認識して決定した後は、前記復号化された受信シリアルデータを選択するように前記セレクタ部を制御する制御部とを備えていることを特徴とする請求項１４、１５又は１６記載のデータ通信装置。
【請求項１９】
アイドルパターンとして、アイドルパターン選択信号が指示する論理「１」の連続パターン又はフラグパターンを生成するパターン生成部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、
フラグパターンと同一ビット数の可変シフトレジスタを有し、前記復号化部から出力される復号化された受信シリアルデータ又は前記パターン生成部から出力されるアイドルパターンを選択して出力し、フラグパターン選択時は、フラグパターンの先頭の論理「０」を監視してフラグパターンごとにビット数をカウントダウンし、前記パターン生成部から出力されるフラグパターンから前記復号化された受信シリアルデータに選択を移行する場合には、前記復号化された受信シリアルデータをフラグパターンのカウント値分だけ前記可変シフトレジスタを通過させるセレクタ部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを前記通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように前記復号化部を制御すると共に、前記受信シリアルデータの通信符号を自動認識して決定する前は、前記アイドルパターンを選択し、前記受信シリアルデータの通信符号を自動認識して決定した後は、前記復号化された受信シリアルデータを選択するように前記セレクタ部を制御する制御部とを備えていることを特徴とする請求項１４、１５又は１６記載のデータ通信装置。
【請求項２０】
アイドルパターンを生成するパターン生成部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、
前記パターン生成部から出力されるアイドルパターン又は前記復号化部から出力される復号化された受信シリアルデータを選択して出力するセレクタ部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを前記通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように前記復号化部を制御すると共に、前記受信シリアルデータの通信符号を自動認識して決定する前は、前記アイドルパターンを選択し、前記受信シリアルデータの通信符号を自動認識して決定した後は、前記復号化された受信シリアルデータを選択するように前記セレクタ部を制御する制御部と、
前記セレクタ部から出力されるシリアルデータを符号化選択信号に基づいて符号化する符号化部と、
前記受信クロックと前記符号化部から出力される符号化されたシリアルデータをリタイミングするリタイミング部とを備えていることを特徴とする請求項１４、１５又は１６記載のデータ通信装置。
【請求項２１】
前記シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを前記通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように前記復号化部を制御すると共に、符号再検査指示信号に基づいて既に自動認識して決定している通信符号を解除する制御部とを備えていることを特徴とする請求項１４、１５又は１６記載のデータ通信装置。
【請求項２２】
前記シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを前記通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように前記復号化部を制御すると共に、符号再検査指示信号に基づいて既に自動認識して決定している通信符号を解除する制御部と、
前記復号化部から出力される復号化された受信シリアルデータからフレームの終了を認識した場合には、前記符号再検査指示信号を前記制御部に供給するステート部とを備えていることを特徴とする請求項１４、１５又は１６記載のデータ通信装置。
【請求項２３】
前記シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、
前記シフトレジスタ部から直列出力される受信シリアルデータを前記通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように前記復号化部を制御すると共に、符号再検査指示信号に基づいて既に自動認識して決定している通信符号を解除する制御部と、
前記復号化部から出力される復号化された受信シリアルデータからアボートパターンを検出した場合には、前記符号再検査指示信号を前記制御部に供給するアボートパターン検出部とを備えていることを特徴とする請求項１４、１５又は１６記載のデータ通信装置。
【請求項２４】
前記比較パターン記憶部は、書き換え可能な比較パターン記憶部であり、前記比較パターン記憶部に対する前記通信符号自動認識用の複数の比較パターンの書込みを制御する書込み制御部を備えていることを特徴とする請求項１４、１５、１６、１７、１８、１９、２０、２１、２２又は２３記載のデータ通信装置。
【請求項２５】
前記比較パターン記憶部は、前記通信符号自動認識用の複数の比較パターン及び前記通信符号自動認識用の複数の比較パターンが自動認識しようとする通信符号を宣言する通信符号宣言データを記憶することができる書き換え可能な比較パターン記憶部であり、
前記パターン比較部は、前記サンプル値パターンが前記通信符号自動認識用の複数の比較パターンの中のいずれかと一致した場合には、一致した比較パターンが自動認識しようとする通信符号を宣言する通信符号宣言データを出力するものであり、
前記比較パターン記憶部に対する前記通信符号自動認識用の複数の比較パターン及び前記通信符号自動認識用の複数の比較パターンが自動認識しようとする通信符号を宣言する通信符号宣言データの書込みを制御する書込み制御部を備えていることを特徴とする請求項１４、１５、１６、１７、１８、１９、２０、２１又は２２記載のデータ通信装置。
【請求項２６】
前記通信符号自動認識部が認識した通信符号を解除するための解除パターンを書き換え可能に記憶する解除パターン記憶部と、この解除パターン記憶部が記憶する解除パターンと前記復号化された受信シリアルデータとを比較して、前記復号化された受信シリアルデータから解除パターンと同一のパターンを検出した場合には、通信符号の再設定を行うように前記制御部を制御する解除パターン比較部とを設けていることを特徴とする請求項１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４又は２５記載のデータ通信装置。
【請求項２７】
前記比較パターン記憶部は、前記制御部が設定した通信符号を解除するための解除パターンを書き換え可能に記憶することができ、前記パターン比較部は、前記シフトレジスタから出力されるサンプル値パターンと前記解除パターンとを比較し、解除パターンと同一のパターンを検出した場合には、前記制御部に設定している通信符号の設定を解除することを指示するように構成されていることを特徴とする請求項１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４又は２５記載のデータ通信装置。
【請求項２８】
前記通信符号自動認識部が自動認識した受信シリアルデータの通信符号に送信シリアルデータを符号化する符号化部を備えていることを特徴とする請求項１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６又は２７記載のデータ通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ハイレベル・データリンク制御手順(ＨＤＬＣ)や同期データリンク制御(ＳＤＬＣ)等のビット指向型プロトコル（ＢＯＰ）や、ＳＹＮＣキャラクタ等のキャラクタ指向型プロトコル（ＣＯＰ）によるシリアルデータ通信に適用して好適なデータ通信方法及び装置に関する。
【０００２】
【従来の技術】
図８８は従来のデータ通信装置の一例の要部を示す回路図であり、このデータ通信装置は、通信符号として、ＮＲＺ符号、ＮＲＺＩ符号、ＦＭ０符号、ＦＭ１符号、マンチェスタ（Ｍanchester）符号をサポートするものである。
【０００３】
図８８中、８８−１はＮＲＺ符号、ＮＲＺＩ符号、ＦＭ０符号、ＦＭ１符号又はマンチェスタ符号に符号化されている受信シリアルデータＲＤＡＴＡを通信符号指定信号が指定する通信符号のシリアルデータとして取り扱い復号化する復号化部である。
【０００４】
また、８８−２は受信クロックＲＣＬＯＣＫ及び復号化部８８−１から出力される復号化された受信シリアルデータを入力して、これら受信クロックＲＣＬＯＣＫ及び復号化された受信シリアルデータをリタイミングしてなる受信クロックＲＲＣＬＯＣＫ及び受信シリアルデータＲＲＤＡＴＡを出力するリタイミング部である。
【０００５】
また、８８−３は符号化されていない送信シリアルデータＴＤＡＴＡを通信符号指定信号に基づいてＮＲＺ符号、ＮＲＺＩ符号、ＦＭ０符号、ＦＭ１符号又はマンチェスタ符号に符号化する符号化部である。
【０００６】
また、８８−４は送信クロックＴＣＬＯＣＫ及び符号化部８８−３から出力される符号化された送信シリアルデータを入力して、これら送信クロックＴＣＬＯＣＫ及び符号化された送信シリアルデータをリタイミングしてなる送信クロックＴＴＣＬＯＣＫ及び送信シリアルデータＴＴＤＡＴＡを出力するリタイミング部である。
【０００７】
また、８８−５はシリアルデータ通信に使用する通信符号を設定する外部から供給される通信符号設定信号に基づいて復号化部８８−１及び符号化部８８−３に対して通信符号を指定する通信符号指定信号を供給して、復号化部８８−１の復号化動作及び符号化部８８−３の符号化動作を制御する制御部である。
【０００８】
【発明が解決しようとする課題】
このデータ通信装置においては、使用者は、使用したい通信符号を使用することができるように通信符号設定信号を介して環境を設定する必要があり、同一のプロトコルの通信網に使用する場合であっても、異なる通信符号を使用する場合には、設定環境を変更しなければならないという問題点があった。
【０００９】
本発明は、かかる点に鑑み、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができるようにしたデータ通信方法及び装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、第１の発明〜第２８の発明を提供するものであり、第１の発明〜第１２の発明はデータ通信方法の発明、第１３〜第２８の発明はデータ通信装置の発明である。
【００１１】
第１の発明のデータ通信方法（請求項１記載のデータ通信方法）は、各ビットを前半値及び後半値を有するデジタル信号で表示する通信符号に符号化し、かつ、使用している通信符号を伝送情報として含んでいない受信シリアルデータと、この受信シリアルデータの１ビットあたりの信号長を１周期とする受信クロックとが与えられるデータ通信方法において、受信シリアルデータの各ビットの信号値の前半値及び後半値をサンプルすることにより受信シリアルデータ内の送信側で付加する所定のデータパターンから通信符号情報を検出して受信シリアルデータの通信符号を自動認識して決定する工程を含めるというものである。
【００１２】
この第１の発明のデータ通信方法は、各ビットを前半値及び後半値を有するデジタル信号で表示する通信符号に符号化し、かつ、使用している通信符号を伝送情報として含んでいない受信シリアルデータのうち、特定の通信符号によるものは、受信シリアルデータの各ビットの信号値の前半値及び後半値をサンプルすることにより受信シリアルデータ内の送信側で付加する所定のデータパターンから通信符号情報を検出することができるという本発明者の研究結果に基づくものである。
【００１３】
この第１の発明のデータ通信方法によれば、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいるので、使用者の手による通信符号設定作業を不要とすることができる。
【００１４】
また、第２の発明のデータ通信方法（請求項２記載のデータ通信方法）は、第１の発明のデータ通信方法において、受信シリアルデータの各ビットの信号値の前半値及び後半値のサンプルは、受信クロックの遷移を利用して行うというものである。
【００１５】
この第２の発明のデータ通信方法によれば、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいるので、使用者の手による通信符号設定作業を不要とすることができると共に、受信シリアルデータの各ビットの信号値の前半値及び後半値のサンプルを効率的に行うことができる。
【００１６】
また、第３の発明のデータ通信方法（請求項３記載のデータ通信方法）は、第２の発明のデータ通信方法において、受信シリアルデータ内の送信側で付加する所定のデータパターンからの通信符号情報の検出は、受信シリアルデータの各ビットの信号値の前半値及び後半値をサンプルすることにより得られるサンプル値を受信シリアルデータの１ビット分ずつシフトさせる所定ビット数のサンプル値パターンとし、このサンプル値パターンを通信符号別に設定された通信符号自動認識用の複数の比較パターンと比較することにより行うというものである。
【００１７】
この第３の発明のデータ通信方法によれば、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいるので、使用者の手による通信符号設定作業を不要とすることができると共に、受信シリアルデータ内の送信側で付加する所定のデータパターンからの通信符号情報の検出を効率的に行うことができる。
【００１８】
また、第４の発明のデータ通信方法（請求項４記載のデータ通信方法）は、第３の発明のデータ通信方法において、通信符号自動認識用の複数の比較パターンの中に、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１  １１  １１  １１  １１  １１  ００］、又は、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［００  ００  ００  ００  ００  ００  ００  １１］及び論理値列［００  １１  １１  １１  １１  １１  １１  １１  ００］、又は、ＦＭ０符号自動認識用比較パターンとして、論理値列［１０  １１  ００  １１  ００  １１  ００  １０］及び論理値列［０１  ００  １１  ００  １１  ００  １１  ０１］、又は、ＦＭ１符号自動認識用比較パターンとして、論理値列［１１  ０１  ０１  ０１  ０１  ０１  ０１  ００］及び論理値列［００  １０  １０  １０  １０  １０  １０  １１］、又は、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  １０  １０  １０  １０  ０１］を含めるというものである。
【００１９】
この第４の発明のデータ通信方法によれば、ビット同期方式で、フラグの内容を論理値列［０  １  １  １  １  １  １  ０］とする受信シリアルデータの通信符号を自動認識することができる。
【００２０】
たとえば、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１１１  １１  １１  １１  １１  ００］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がＮＲＺ符号であるということを自動認識することができる。
【００２１】
また、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［００  ００  ００  ００  ００  ００  ００  １１］及び論理値列［００  １１  １１  １１１１  １１  １１  １１  ００］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がＮＲＺＩ符号であるということを自動認識することができる。
【００２２】
また、ＦＭ０符号自動認識用比較パターンとして、論理値列［１０  １１  ００  １１  ００  １１  ００  １０］及び論理値列［０１  ００  １１  ００  １１  ００  １１  ０１］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がＦＭ０符号であるということを自動認識することができる。
【００２３】
また、ＦＭ１符号自動認識用比較パターンとして、論理値列［１１  ０１  ０１  ０１  ０１  ０１  ０１  ００］及び論理値列［００  １０  １０  １０  １０  １０  １０  １１］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がＦＭ１符号であるということを自動認識することができる。
【００２４】
また、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  １０  １０  １０  １０  ０１］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がマンチェスタ符号であるということを自動認識することができる。
【００２５】
また、第５の発明のデータ通信方法（請求項５記載のデータ通信方法）は、第３の発明のデータ通信方法において、通信符号自動認識用の複数の比較パターンの中に、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１  １１  ００  １１  ００  ００］、又は、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［１１  ００  ００  ００  １１  １１  ００  １１］及び論理値列［１１  １１  １１  ００  ００  １１  ００］、又は、ＦＭ０符号自動認識用比較パターンとして、論理値列［０１  ００  １１  ０１  ００  １０  １０］及び論理値列［１０  １１  ００  １０  １１  ０１  ０１］、又は、ＦＭ１符号自動認識用比較パターンとして、論理値列［００  １０  １０  １１  ０１  ００  １１］及び論理値列［１１  ０１  ０１  ００  １０  １１  ００］、又は、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  ０１  １０  ０１  ０１］を含めるというものである。
【００２６】
この第５の発明のデータ通信方法によれば、キャラクタ同期方式で、ＳＹＮＣキャラクタの内容を論理値列［０  １  １  ０  １  ０  ０］とする受信シリアルデータの通信符号を自動認識することができる。
【００２７】
たとえば、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１１１  ００  １１  ００  ００］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がＮＲＺ符号であるということを自動認識することができる。
【００２８】
また、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［１１  ００  ００  ００  １１  １１  ００  １１］及び論理値列［１１  １１  １１  ００００  １１  ００］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がＮＲＺＩ符号であるということを自動認識することができる。
【００２９】
また、ＦＭ０符号自動認識用比較パターンとして、論理値列［０１  ００  １１  ０１  ００  １０  １０］及び論理値列［１０  １１  ００  １０  １１  ０１  ０１］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がＦＭ０符号であるということを自動認識することができる。
【００３０】
また、ＦＭ１符号自動認識用比較パターンとして、論理値列［００  １０  １０  １１  ０１  ００  １１］及び論理値列［１１  ０１  ０１  ００  １０  １１  ００］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がＦＭ１符号であるということを自動認識することができる。
【００３１】
また、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  ０１  １０  ０１  ０１］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がマンチェスタ符号であるということを自動認識することができる。
【００３２】
また、第６の発明のデータ通信方法（請求項６記載のデータ通信方法）は、第３、第４又は第５の発明のデータ通信方法において、通信符号自動認識用の複数の比較パターンの設定は、書き換え可能に行うというものである。
【００３３】
この第６の発明のデータ通信方法によれば、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいるので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号自動認識用の比較パターンとして任意の比較パターンを設定することができる。
【００３４】
また、第７の発明のデータ通信方法（請求項７記載のデータ通信方法）は、第６の発明のデータ通信方法において、通信符号自動認識用の複数の比較パターンの書き換え可能な設定は、サンプル値パターンのサンプル値に対応する順列値を入力することにより行うというものである。
【００３５】
この第７の発明のデータ通信方法によれば、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいるので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号自動認識用の比較パターンとして任意の比較パターンを設定することができる。
【００３６】
また、第８の発明のデータ通信方法（請求項８記載のデータ通信方法）は、第６の発明のデータ通信方法において、通信符号自動認識用の複数の比較パターンの書き換え可能な設定は、受信シリアルデータのビットのデータ値に対応する順列値を入力し、この入力した順列値をサンプル値パターンのサンプル値に対応する順列値に自動変換することにより行うというものである。
【００３７】
この第８の発明のデータ通信方法によれば、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいるので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号自動認識用の比較パターンとして任意の比較パターンを設定することができ、しかも、通信符号自動認識用の複数の比較パターンの書き換え可能な設定を第７の発明のデータ通信方法の場合よりも容易に行うことができる。
【００３８】
また、第９の発明のデータ通信方法（請求項９記載のデータ通信方法）は、第１、第２、第３、第４、第５、第６、第７又は第８の発明のデータ通信方法において、自動認識して決定した通信符号に基づいた受信シリアルデータのフレームの受信が終了した場合、再び、受信シリアルデータの通信符号を自動認識する工程を含めるというものである。
【００３９】
この第９の発明のデータ通信方法によれば、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいるので、使用者の手による通信符号設定作業を不要とすることができると共に、フレーム受信ごとに受信シリアルデータの通信符号の自動認識、決定を行うことができる。
【００４０】
また、第１０の発明のデータ通信方法（請求項１０記載のデータ通信方法）は、第１、第２、第３、第４、第５、第６、第７、第８又は第９の発明のデータ通信方法において、自動認識して決定した通信符号に基づいた受信シリアルデータの受信中にアボートパターンを検出した場合、再び、受信シリアルデータの通信符号を自動認識して決定する工程を含めるというものである。
【００４１】
この第１０の発明のデータ通信方法によれば、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいるので、使用者の手による通信符号設定作業を不要とすることができると共に、アボートパターンを検出した場合、受信シリアルデータの通信符号の再検査を行うことができる。
【００４２】
また、第１１の発明のデータ通信方法（請求項１１記載のデータ通信方法）は、第１、第２、第３、第４、第５、第６、第７、第８、第９又は第１０の発明のデータ通信方法において、通信符号別に解除パターンを設定し、受信シリアルデータのアイドル期間中に、解除パターンと同一のパターンを検出したときは、既に自動認識して決定している通信符号を解除する工程を含めるというものである。
【００４３】
この第１１の発明のデータ通信方法によれば、受信シリアルデータの通信符号を自動認識して決定する工程を含んでいるので、使用者の手による通信符号設定作業を不要とすることができると共に、解除パターンとして、任意のパターンを設定し、既に自動認識して決定している通信符号を解除することができる。
【００４４】
また、第１２の発明のデータ通信方法（請求項１２記載のデータ通信方法）は、第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０又は第１１の発明のデータ通信方法において、自動認識して決定した受信シリアルデータの通信符号に送信シリアルデータを符号化する工程を含めるというものである。
【００４５】
また、第１３の発明のデータ通信装置（請求項１３記載のデータ通信装置）は、各ビットを前半値及び後半値を有するデジタル信号で表示する通信符号に符号化し、かつ、使用している通信符号を伝送情報として含んでいない受信シリアルデータと、この受信シリアルデータの１ビットあたりの信号長を１周期とする受信クロックとが与えられるデータ通信装置において、受信シリアルデータの各ビットの信号値の前半値及び後半値をサンプルすることにより受信シリアルデータ内の送信側で付加する所定のデータパターンから通信符号情報を検出して受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えるというものである。
【００４６】
この第１３の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができる。
【００４７】
また、第１４の発明のデータ通信装置（請求項１４記載のデータ通信装置）は、第１３の発明のデータ通信装置において、通信符号自動認識部は、受信シリアルデータを受信クロックに同期させて１ビットずつシフトさせて直列出力すると共に、各ビットにおいて受信シリアルデータの信号値の前半値及び後半値をサンプルしてなる所定ビット数のサンプル値をサンプル値パターンとして並列出力するシフトレジスタ部と、通信符号別に記憶された通信符号自動認識用の複数の比較パターンを記憶する比較パターン記憶部と、サンプル値パターンと通信符号自動認識用の複数の比較パターンとを比較し、サンプル値パターンが通信符号自動認識用の複数の比較パターンの中のいずれかと一致した場合、一致した比較パターンが自動認識しようとする通信符号を識別し得る信号を符号比較一致信号として出力するパターン比較部とを備えて構成するというものである。
【００４８】
この第１４の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、受信シリアルデータの通信符号の自動認識を効率的に行うことができる。
【００４９】
また、第１５の発明のデータ通信装置（請求項１５記載のデータ通信装置）は、第１４の発明のデータ通信装置において、通信符号自動認識用の複数の比較パターンの中に、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１  １１  １１  １１  １１  １１  ００］、又は、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［００  ００  ００  ００  ００  ００  ００  １１］及び論理値列［００  １１  １１  １１  １１  １１  １１  １１  ００］、又は、ＦＭ０符号自動認識用比較パターンとして、論理値列［１０  １１  ００  １１  ００  １１  ００  １０］及び論理値列［０１  ００  １１  ００  １１  ００  １１  ０１］、又は、ＦＭ１符号自動認識用比較パターンとして、論理値列［１１  ０１  ０１  ０１  ０１  ０１  ０１  ００］及び論理値列［００  １０  １０  １０  １０  １０  １０  １１］、又は、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  １０  １０  １０  １０  ０１］を含めるというものである。
【００５０】
この第１５の発明のデータ通信装置によれば、ビット同期方式で、フラグの内容を論理値列［０  １  １  １  １  １  １  ０］とする受信シリアルデータの通信符号を自動認識するというものである。
【００５１】
たとえば、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１１１  １１  １１  １１  １１  ００］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がＮＲＺ符号であるということを自動認識することができる。
【００５２】
また、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［００  ００  ００  ００  ００  ００  ００  １１］及び論理値列［００  １１  １１  １１１１  １１  １１  １１  ００］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がＮＲＺＩ符号であるということを自動認識することができる。
【００５３】
また、ＦＭ０符号自動認識用比較パターンとして、論理値列［１０  １１  ００  １１  ００  １１  ００  １０］及び論理値列［０１  ００  １１  ００  １１  ００  １１  ０１］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がＦＭ０符号であるということを自動認識することができる。
【００５４】
また、ＦＭ１符号自動認識用比較パターンとして、論理値列［１１  ０１  ０１  ０１  ０１  ０１  ０１  ００］及び論理値列［００  １０  １０  １０  １０  １０  １０  １１］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がＦＭ１符号であるということを自動認識することができる。
【００５５】
また、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  １０  １０  １０  １０  ０１］を含める場合には、開始フラグを検出した時点で、受信シリアルデータの通信符号がマンチェスタ符号であるということを自動認識することができる。
【００５６】
また、第１６の発明のデータ通信装置（請求項１６記載のデータ通信装置）は、第１４の発明のデータ通信装置において、通信符号自動認識用の複数の比較パターンの中に、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１  １１  ００  １１  ００  ００］、又は、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［１１  ００  ００  ００  １１  １１  ００  １１］及び論理値列［１１  １１  １１  ００  ００  １１  ００］、又は、ＦＭ０符号自動認識用比較パターンとして、論理値列［０１  ００  １１  ０１  ００  １０  １０］及び論理値列［１０  １１  ００  １０  １１  ０１  ０１］、又は、ＦＭ１符号自動認識用比較パターンとして、論理値列［００  １０  １０  １１  ０１  ００  １１］及び論理値列［１１  ０１  ０１  ００  １０  １１  ００］、又は、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  ０１  １０  ０１  ０１］を含めるというものである。
【００５７】
この第１６の発明のデータ通信装置は、キャラクタ同期方式で、かつ、ＳＹＮＣキャラクタの内容を論理値列［０  １  １  ０  １  ０  ０］とする受信シリアルデータの通信符号を自動認識するというものである。
【００５８】
たとえば、ＮＲＺ符号自動認識用比較パターンとして、論理値列［００  １１１１  ００  １１  ００  ００］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がＮＲＺ符号であるということを自動認識することができる。
【００５９】
また、ＮＲＺＩ符号自動認識用比較パターンとして、論理値列［１１  ００  ００  ００  １１  １１  ００  １１］及び論理値列［１１  １１  １１  ００００  １１  ００］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がＮＲＺＩ符号であるということを自動認識することができる。
【００６０】
また、ＦＭ０符号自動認識用比較パターンとして、論理値列［０１  ００  １１  ０１  ００  １０  １０］及び論理値列［１０  １１  ００  １０  １１  ０１  ０１］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がＦＭ０符号であるということを自動認識することができる。
【００６１】
また、ＦＭ１符号自動認識用比較パターンとして、論理値列［００  １０  １０  １１  ０１  ００  １１］及び論理値列［１１  ０１  ０１  ００  １０  １１  ００］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がＦＭ１符号であるということを自動認識することができる。
【００６２】
また、マンチェスタ符号自動認識用比較パターンとして、論理値列［０１  １０  １０  ０１  １０  ０１  ０１］を含める場合には、ＳＹＮＣキャラクタを検出した時点で、受信シリアルデータの通信符号がマンチェスタ符号であるということを自動認識することができる。
【００６３】
また、第１７の発明のデータ通信装置（請求項１７記載のデータ通信装置）は、第１４、第１５又は第１６の発明のデータ通信装置において、シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、シフトレジスタ部から直列出力される受信シリアルデータを通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように復号化部を制御する制御部とを備えるというものである。
【００６４】
この第１７の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができる。
【００６５】
また、第１８の発明のデータ通信装置（請求項１８記載のデータ通信装置）は、第１４、第１５又は第１６の発明のデータ通信装置において、アイドルパターンを生成するパターン生成部と、シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、アイドルパターン又は復号化部から出力される復号化された受信シリアルデータを選択して出力するセレクタ部と、シフトレジスタ部から直列出力される受信シリアルデータを通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように復号化部を制御すると共に、受信シリアルデータの通信符号を自動認識して決定する前は、パターン生成部から出力されるアイドルパターンを選択し、受信シリアルデータの通信符号を自動認識して決定した後は、復号化された受信シリアルデータを選択するようにセレクタ部を制御する制御部とを備えるというものである。
【００６６】
この第１８の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、受信シリアルデータの通信符号を自動認識して決定する前は、アイドルパターンを出力することができる。
【００６７】
また、第１９の発明のデータ通信装置（請求項１９記載のデータ通信装置）は、第１４、第１５又は第１６の発明のデータ通信装置において、アイドルパターンとして、アイドルパターン選択信号が指示する論理「１」の連続パターン又はフラグパターンを生成するパターン生成部と、シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、フラグパターンと同一ビット数の可変シフトレジスタを有し、復号化部から出力される復号化された受信シリアルデータ又はパターン生成部から出力されるアイドルパターンを選択して出力し、フラグパターン選択時は、フラグパターンの先頭の論理「０」を監視してフラグパターンごとにビット数をカウントダウンし、パターン生成部から出力されるフラグパターンから復号化された受信シリアルデータに選択を移行する場合には、復号化された受信シリアルデータをフラグパターンのカウント値分だけ可変シフトレジスタを通過させるセレクタ部と、シフトレジスタ部から直列出力される受信シリアルデータを通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように復号化部を制御すると共に、受信シリアルデータの通信符号を自動認識して決定する前は、パターン生成部から出力されるアイドルパターンを選択し、受信シリアルデータの通信符号を自動認識して決定した後は、復号化された受信シリアルデータを選択するようにセレクタ部を制御する制御部とを備えるというものである。
【００６８】
この第１９の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、受信シリアルデータの通信符号を自動認識して決定する前は、アイドルパターンとして、論理「１」の連続又はフラグパターンを出力することができ、しかも、セレクタ部において、パターン生成部から出力されるフラグパターンから復号化された受信シリアルデータに選択が移行する場合、パターン生成部から出力されるフラグパターンの途中から復号化された受信シリアルデータのフラグパターンが出力することがないようにし、データの連続性を確保することができる。
【００６９】
また、第２０の発明のデータ通信装置（請求項２０記載のデータ通信装置）は、第１４、第１５又は第１６の発明のデータ通信装置において、アイドルパターンを生成するパターン生成部と、シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、パターン生成部から出力されるアイドルパターン又は復号化部から出力される復号化された受信シリアルデータを選択して出力するセレクタ部と、シフトレジスタ部から直列出力される受信シリアルデータを通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように復号化部を制御すると共に、受信シリアルデータの通信符号を自動認識して決定する前は、パターン生成部から出力されるアイドルパターンを選択し、受信シリアルデータの通信符号を自動認識して決定した後は、復号化された受信シリアルデータを選択するようにセレクタ部を制御する制御部と、セレクタ部から出力されるシリアルデータを符号化選択信号に基づいて符号化する符号化部と、受信クロックと符号化部から出力される符号化されたシリアルデータをリタイミングするリタイミング部とを備えるというものである。
【００７０】
この第２０の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、復号化された受信シリアルデータを任意の通信符号に符号化することができる。
【００７１】
また、第２１の発明のデータ通信装置（請求項２１記載のデータ通信装置）は、第１４、第１５又は第１６の発明のデータ通信装置において、シフトレジスタ部から出力される受信シリアルデータを復号化する復号化部と、シフトレジスタ部から直列出力される受信シリアルデータを通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように復号化部を制御すると共に、符号再検査指示信号に基づいて既に自動認識して決定している通信符号を解除する制御部とを備えるというものである。
【００７２】
この第２１の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、自動認識して決定した通信符号を解除することができる。
【００７３】
また、第２２の発明のデータ通信装置（請求項２２記載のデータ通信装置）は、第１４、第１５又は第１６の発明のデータ通信装置において、シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、シフトレジスタ部から直列出力される受信シリアルデータを通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように復号化部を制御すると共に、符号再検査指示信号に基づいて既に自動認識して決定している通信符号を解除する制御部と、復号化部から出力される復号化された受信シリアルデータからフレームの終了を認識し、符号再検査指示信号を制御部に供給するステート部とを備えるというものである。
【００７４】
この第２２の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、自動認識して決定した通信符号をフレームの終了を以て解除することができる。
【００７５】
また、第２３の発明のデータ通信装置（請求項２３記載のデータ通信装置）は、第１４、第１５又は第１６の発明のデータ通信装置において、シフトレジスタ部から直列出力される受信シリアルデータを復号化する復号化部と、シフトレジスタ部から直列出力される受信シリアルデータを通信符号自動認識部が認識した通信符号の受信シリアルデータとして取り扱うように復号化部を制御すると共に、符号再検査指示信号に基づいて既に自動認識して決定している通信符号を解除する制御部と、復号化部から出力される復号化された受信シリアルデータからアボートパターンを検出し、符号再検査指示信号を制御部に供給するアボートパターン検出部とを備えるというものである。
【００７６】
この第２３の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、自動認識して決定した通信符号をアボートパターンの検出を以て解除することができる。
【００７７】
また、第２４の発明のデータ通信装置（請求項２４記載のデータ通信装置）は、第１４、第１５、第１６、第１７、第１８、第１９、第２０、第２１、第２２又は第２３の発明のデータ通信装置において、比較パターン記憶部は、書き換え可能な比較パターン記憶部とし、比較パターン記憶部に対する通信符号自動認識用の比較パターンの書込みを制御する書込み制御部を備えるというものである。
【００７８】
この第２４の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、通信符号自動認識用の比較パターンとして、任意のパターンの設定を行うことができる。
【００７９】
また、第２５の発明のデータ通信装置（請求項２５記載のデータ通信装置）は、第１４、第１５、第１６、第１７、第１８、第１９、第２０、第２１、第２２又は第２３の発明のデータ通信装置において、比較パターン記憶部は、通信符号自動認識用の複数の比較パターン及び通信符号自動認識用の複数の比較パターンが自動認識しようとする通信符号を宣言する通信符号宣言データを記憶することができる書き換え可能な比較パターン記憶部とし、パターン比較部は、サンプル値パターンが通信符号自動認識用の複数の比較パターンの中のいずれかと一致した場合には、一致した比較パターンが自動認識しようとする通信符号を宣言する通信符号宣言データを出力するものとし、比較パターン記憶部に対する通信符号自動認識用の複数の比較パターン及び通信符号自動認識用の複数の比較パターンが自動認識しようとする通信符号を宣言する通信符号宣言データの書込みを制御する書込み制御部を備えるというものである。
【００８０】
この第２５の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、制御部の構成を簡略化することができる。
【００８１】
また、第２６の発明のデータ通信装置（請求項２６記載のデータ通信装置）は、第１４、第１５、第１６、第１７、第１８、第１９、第２０、第２１、第２２、第２３、第２４又は第２５の発明のデータ通信装置において、通信符号自動認識部が認識した通信符号を解除するための解除パターンを書き換え可能に記憶する解除パターン記憶部と、この解除パターン記憶部が記憶する解除パターンと復号化された受信シリアルデータとを比較して、復号化された受信シリアルデータから解除パターンと同一のパターンを検出した場合には、通信符号の再設定を行うように制御部を制御する解除パターン比較部とを備えるというものである。
【００８２】
この第２６の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、解除パターンとして、任意のパターンを設定し、既に自動認識している通信符号を解除することができる。
【００８３】
また、第２７の発明のデータ通信装置（請求項２７記載のデータ通信装置）は、第１４、第１５、第１６、第１７、第１８、第１９、第２０、第２１、第２２、第２３、第２４又は第２５の発明のデータ通信装置において、比較パターン記憶部は、制御部が設定した通信符号を解除するための解除パターンを書き換え可能に記憶することができ、パターン比較部は、シフトレジスタから出力されるサンプル値パターンと解除パターンとを比較し、解除パターンと同一のパターンを検出した場合には、制御部に対して設定している通信符号の設定を解除することを指示するように構成するというものである。
【００８４】
この第２７の発明のデータ通信装置によれば、受信シリアルデータの通信符号を自動認識する通信符号自動認識部を備えているので、使用者の手による通信符号設定作業を不要とすることができると共に、通信符号に対応した受信シリアルデータの復号化を行うことができ、しかも、解除パターンとして、任意のパターンを設定し、既に自動認識して決定している通信符号を解除することができる。
【００８５】
また、第２８の発明のデータ通信装置（請求項２８記載のデータ通信装置）は、第１３、第１４、第１５、第１６、第１７、第１８、第１９、第２０、第２１、第２２、第２３、第２４、第２５、第２６又は第２７の発明のデータ通信装置において、通信符号自動認識部が自動認識した受信シリアルデータの通信符号に送信シリアルデータを符号化する符号化部を備えるというものである。
【００８６】
【発明の実施の形態】
以下、図１〜図８７を参照して、本発明のデータ通信方法及び装置の実施の形態について、通信符号として、ＮＲＺ符号、ＮＲＺＩ符号、ＦＭ０符号、ＦＭ１符号及びマンチェスタ符号をサポートする場合を例にして説明する。
【００８７】
本発明のデータ通信方法の実施の第１形態・・図１〜図６
図１は、本発明のデータ通信方法の実施の第１形態を示すフローチャートである。本発明のデータ通信方法の実施の第１形態においては、受信シリアルデータが入力された場合、まず、受信シリアルデータの通信符号検査、即ち、受信シリアルデータがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかの検査を行う（ステップＳ１−１）。
【００８８】
そして、また、この受信シリアルデータの通信符号検査と並行して受信シリアルデータの通信符号を自動認識したか否かの判断を行い（ステップＳ１−２）、受信シリアルデータの通信符号を自動認識しない間は、受信シリアルデータの通信符号検査を継続する。
【００８９】
これに対して、受信シリアルデータの通信符号を自動認識した場合（ステップＳ１−２でＹＥＳの場合）には、自動認識した通信符号を受信シリアルデータの通信符号として決定し（ステップＳ１−３）、決定した通信符号に基づいた受信シリアルデータの復号化等を行い、決定した通信符号に基づいたシリアルデータ受信を行う（ステップＳ１−４）。
【００９０】
図２は、図１に示すステップＳ１−１、Ｓ１−２の具体的内容を示すフローチャートであり、受信シリアルデータがＨＤＬＣ手順によるものである場合を対象としている。
【００９１】
即ち、受信シリアルデータがＨＤＬＣ手順である場合において、受信シリアルデータの通信符号検査を行う場合には、まず、初期化を行い、受信シリアルデータのサンプルビット数ｎを０、受信シリアルデータのサンプル値のビット列の最大ビット数を１８（stream［１８］）に設定する（ステップＳ２−１）。
【００９２】
そして、受信シリアルデータについて、入力されたビットの信号値の前半値を受信クロックの立ち下がりでサンプルしてサンプル値のビット列のビット数を１（stream［１］）とした後、同じビットの信号値の後半値を受信クロックの立ち上がりでサンプルしてサンプル値のビット列のビット数を２（stream［２］）とし、受信シリアルデータのサンプルビット数ｎをカウントする（ステップＳ２−２）。
【００９３】
このステップＳ２−２における入力された受信シリアルデータのビットの信号値の前半値及び後半値の受信クロックによるサンプルは、具体的には、図６に示すように行われる。
【００９４】
図６は、本発明のデータ通信方法の実施の第１形態の適用例を示すタイミングチャートであり、受信シリアルデータの通信符号がＦＭ０符号の場合を例にしており、受信シリアルデータの内容、各ビットのデータ値及び信号波形、受信クロックの信号波形、受信シリアルデータのサンプル値パターンＰ１、Ｐ２、Ｐ３及び後述する比較パターンＡ４を示している。
【００９５】
ここに、受信シリアルデータのｍビット目からサンプルを開始する場合を例にすると、受信シリアルデータのｍビット目の信号値の前半値を受信クロックの立ち下がりでサンプルすると、サンプル値は、サンプル値パターンＰ１に示すように［１］となる。
【００９６】
続いて、受信シリアルデータのｍビット目の信号値の後半値を受信クロックの立ち上がりでサンプルすると、サンプル値は、同じくサンプル値パターンＰ１に示すように［１］となる。
【００９７】
このようにして、図２に示すステップＳ２−２における入力されたビットの受信シリアルデータの信号値の前半値及び後半値の受信クロックによるサンプルは行われる。
【００９８】
そして、図２において、ステップＳ２−２が終了した場合には、受信シリアルデータのサンプルビット数ｎが９ビットになったか否かの判断を行い（ステップＳ２−３）、サンプルビット数ｎが９ビット未満の場合（ステップＳ２−３でＮＯの場合）には、サンプル値の格納を受信シリアルデータの１ビット分シフトし（ステップＳ２−４）、サンプルビット数ｎが９ビットになるまで受信シリアルデータのサンプルを行う。
【００９９】
たとえば、図６において、サンプルビット数ｎが１の場合、即ち、受信シリアルデータのｍビット目のみのサンプルを行っている場合には、サンプル値の格納を受信シリアルデータの１ビット分シフトして、ｍ＋１ビット目のサンプルを行う。
【０１００】
ここに、受信シリアルデータのｍビット目からｍ＋８ビット目までのサンプルを行うと、サンプルビット数ｎは９ビットとなり、サンプル値は、サンプル値パターンＰ１に示すように論理値列［１１  ００  １０  １１  ００  １１  ００１１  ００］となる。
【０１０１】
そこで、サンプルビット数ｎが９ビットになった場合（ステップＳ２−３でＹＥＳの場合）には、サンプル値パターンが表１に示す通信符号自動認識用の比較パターンに一致するか否かの判断を行う（ステップＳ２−５）。
【０１０２】
【表１】
0003646413.tif 000002
【０１０３】
ここに、比較パターンＡ１は、ＮＲＺ符号自動認識用の比較パターン、即ち、受信シリアルデータがＮＲＺ符号であるか否かを判断するためのものであり、その内容を論理値列［００  １１  １１  １１  １１  １１  １１  ００］とするものである。
【０１０４】
また、比較パターンＡ２、Ａ３は、ＮＲＺＩ符号自動認識用の比較パターン、即ち、受信シリアルデータがＮＲＺＩ符号であるか否かを判断するためのものであり、比較パターンＡ２は、その内容を論理値列［００  ００  ００  ００  ００  ００  ００  １１］とし、比較パターンＡ３は、その内容を論理値列［００１１  １１  １１  １１  １１  １１  １１  ００］とするものである。
【０１０５】
また、比較パターンＡ４、Ａ５は、ＦＭ０符号自動認識用の比較パターン、即ち、受信シリアルデータがＦＭ０符号であるか否かを判断するためのものであり、比較パターンＡ４は、その内容を論理値列［１０  １１  ００  １１  ００  １１  ００  １０］とし、比較パターンＡ５は、その内容を論理値列［０１  ００  １１  ００  １１  ００  １１  ０１］とするものである。
【０１０６】
また、比較パターンＡ６、Ａ７は、ＦＭ１符号自動認識用比較パターン、即ち、受信シリアルデータがＦＭ１符号であるか否かを判断するためのものであり、比較パターンＡ６は、その内容を論理値列［１１  ０１  ０１  ０１  ０１  ０１  ０１  ００］とし、比較パターンＡ７は、その内容を論理値列［００  １０１０  １０  １０  １０  １０  １１］とするものである。
【０１０７】
また、比較パターンＡ８は、マンチェスタ符号自動認識用の比較パターン、即ち、受信シリアルデータがマンチェスタ符号であるか否かを判断するためのものであり、その内容を論理値列［０１  １０  １０  １０  １０  １０  １０  ０１］とするものである。
【０１０８】
図４及び図５は、比較パターンＡ１〜Ａ８の適正性を説明するためのタイミングチャートであり、図４Ａは受信クロック、図４Ｂは受信シリアルデータの内容、図４Ｃは受信シリアルデータのビットのデータ値を示している。
【０１０９】
また、図４Ｄは受信シリアルデータがＮＲＺ符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１１０】
また、図４Ｅ及び図４Ｆは受信シリアルデータがＮＲＺＩ符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１１１】
また、図４Ｇ及び図４Ｈは受信シリアルデータがＦＭ０符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１１２】
また、図４Ｉ及び図４Ｊは受信シリアルデータがＦＭ１符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１１３】
また、図４Ｋは受信シリアルデータがマンチェスタ符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１１４】
また、図５Ａは受信クロック、図５Ｂは受信シリアルデータの内容、図５Ｃは受信シリアルデータの各ビットのデータ値、図５Ｄは受信シリアルデータがＮＲＺ符号であるとした場合に考えられる信号波形と、この各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１１５】
ここに、受信シリアルデータの内容がフラグ（論理値列［０  １  １  １  １１  １  ０］）である場合に注目すると、受信シリアルデータがＮＲＺ符号の場合には、そのサンプル値パターンは、論理値列［００  １１  １１  １１  １１  １１  １１  ００］となる。
【０１１６】
また、受信シリアルデータがＮＲＺＩ符号の場合には、そのサンプル値パターンは、論理値列［００  ００  ００  ００  ００  ００  ００  １１］又は論理値列［１１  １１  １１  １１  １１  １１  １１  ００］となる。
【０１１７】
また、受信シリアルデータがＦＭ０符号の場合には、そのサンプル値パターンは、論理値列［１０  １１  ００  １１  ００  １１  ００  １０］又は論理値列［０１  ００  １１  ００  １１  ００  １１  ０１］となる。
【０１１８】
また、受信シリアルデータがＦＭ１符号の場合には、そのサンプル値パターンは、論理値列［１１  ０１  ０１  ０１  ０１  ０１  ０１  ００］又は論理値列［００  １０  １０  １０  １０  １０  １０  １１］となる。
【０１１９】
また、受信シリアルデータがマンチェスタ符号の場合には、そのサンプル値パターンは、論理値列［０１  １０  １０  １０  １０  １０  １０  ０１］となる。
【０１２０】
このように、受信シリアルデータがフラグである場合において、通信符号がＮＲＺ符号、ＮＲＺＩ符号、ＦＭ０符号、ＦＭ１符号又はマンチェスタ符号の場合には、これらのサンプル値パターンに同一のものはない。
【０１２１】
しかし、図５に示すように、受信シリアルデータがアイドルからフラグに移行する場合において、通信符号がＮＲＺ符号である場合における破線５−１で囲むサンプル値パターンは、受信シリアルデータがフラグである場合における通信符号がＮＲＺＩ符号の場合のサンプル値パターンの一例（図４Ｆ）と一致してしまう。
【０１２２】
そこで、ＮＲＺＩ符号の場合には、論理値列［００  ００  ００  ００  ００００  ００  １１］のほか、論理「１」の連続パターンからなるアイドルの最終ビットの前半値及び後半値をサンプルした論理値列［００］と、フラグの各ビットの前半値及び後半値をサンプルした論理値列［１１  １１  １１  １１  １１  １１  １１  ００］とを結合した論理値列［００  １１  １１  １１  １１１１  １１  １１  ００］を比較パターンとすると、ＮＲＺ符号、ＮＲＺＩ符号、ＦＭ０符号、ＦＭ１符号又はマンチェスタ符号に符号化されている受信シリアルデータの通信符号を固有情報であるフラグを検出した時点で自動認識できることになる。
【０１２３】
ここに、図３は、図２に示すステップＳ２−５及び図１に示すステップＳ１−３の具体的内容を示すフローチャートである。
【０１２４】
即ち、図２に示すステップＳ２−５においては、まず、サンプル値パターンが比較パターンＡ１に一致するか否かを判断し（ステップＳ３−１）、一致する場合（ステップＳ３−１でＹＥＳの場合）には、受信シリアルデータの通信符号はＮＲＺ符号であると自動認識したものとし、受信シリアルデータの通信符号はＮＲＺ符号であると決定する（ステップＳ３−２）。
【０１２５】
これに対して、サンプル値パターンが比較パターンＡ１に一致しない場合（ステップＳ３−１でＮＯの場合）には、サンプル値パターンが比較パターンＡ２又はＡ３と一致するか否かを判断する（ステップＳ３−３）。
【０１２６】
ここに、サンプル値パターンが比較パターンＡ２又はＡ３に一致する場合（ステップＳ３−３でＹＥＳの場合）には、受信シリアルデータの通信符号はＮＲＺＩ符号であると決定する（ステップＳ３−４）。
【０１２７】
これに対して、サンプル値パターンが比較パターンＡ２、Ａ３のいずれにも一致しない場合（ステップＳ３−３でＮＯの場合）には、サンプル値パターンが比較パターンＡ４又はＡ５と一致するか否かを判断する（ステップＳ３−５）。
【０１２８】
ここに、サンプル値パターンが比較パターンＡ４又はＡ５と一致する場合（ステップＳ３−５でＹＥＳの場合）には、受信シリアルデータの通信符号はＦＭ０符号であると決定する（ステップＳ３−６）。
【０１２９】
これに対して、サンプル値パターンが比較パターンＡ４、Ａ５のいずれにも一致しない場合（ステップＳ３−５でＮＯの場合）には、サンプル値パターンが比較パターンＡ６又はＡ７に一致するか否かを判断する（ステップＳ３−７）。
【０１３０】
ここに、サンプル値パターンが比較パターンＡ６又はＡ７と一致する場合（ステップＳ３−７でＹＥＳの場合）には、受信シリアルデータの通信符号はＦＭ１符号であると決定する（ステップＳ３−８）。
【０１３１】
これに対して、サンプル値パターンが比較パターンＡ６、Ａ７のいずれにも一致しない場合（ステップＳ３−７でＮＯの場合）には、サンプル値パターンが比較パターンＡ８と一致するか否かを判断する（ステップＳ３−９）。
【０１３２】
ここに、サンプル値パターンが比較パターンＡ８に一致する場合（ステップＳ３−９でＹＥＳの場合）には、受信シリアルデータの通信符号はマンチェスタ符号であると決定する（ステップＳ３−１０）。
【０１３３】
これに対して、サンプル値パターンが比較パターンＡ８と一致しない場合（ステップＳ３−９でＮＯの場合）には、図２に示すように、比較するビット位置を受信シリアルデータの１ビット分シフトし（ステップＳ２−６）、更に、サンプル値の格納を受信シリアルデータの１ビット分シフトして（ステップＳ２−４）、ステップＳ２−２に戻る。
【０１３４】
ここに、例えば、図６に示すように、サンプル値パターンＰ１が論理値列［１１  ００  １０  １１  ００  １１  ００  １１  ００］である場合、このサンプル値パターンＰ１は、比較パターンＡ１〜Ａ８のいずれにも一致しない。
【０１３５】
この場合には、比較するビット位置を受信シリアルデータの１ビット分シフトして、サンプル値パターンの先頭ビットを（ｍ＋１）ビット目のサンプル値とし（ステップＳ２−６）、続いて、（ｍ＋９）ビット目のサンプル値を格納できるようにする（ステップＳ２−４）。
【０１３６】
そして、ステップＳ２−２を実行すると、そのサンプル値パターンは、サンプル値パターンＰ２に示すように、論理値列［００  １０  １１  ００  １１  ００  １１  ００  １０］となるが、このサンプル値パターンＰ２も比較パターンＡ１〜Ａ８のいずれにも一致しない。
【０１３７】
そこで、再び、比較するビット位置を受信シリアルデータの１ビット分シフトして、サンプル値パターンの先頭ビットを（ｍ＋２）ビット目のサンプル値とし（ステップＳ２−６）、続いて、（ｍ＋１０）ビット目のサンプル値を格納できるようにする（ステップＳ２−４）。
【０１３８】
そして、ステップＳ２−２を実行すると、そのサンプル値パターンは、サンプル値パターンＰ３に示すように、論理値列［１０  １１  ００  １１  ００  １１  ００  １０  １１］になるが、このサンプル値パターンＰ３の（ｍ＋２）ビット目〜（ｍ＋９）ビット目の部分のパターン［１０  １１  ００  １１  ００１１  ００  １０］は、ＦＭ０符号自動認識用の比較パターンＡ４に一致することになる。
【０１３９】
したがって、図６の例の場合には、受信シリアルデータの通信符号は、ＦＭ０符号と決定され（ステップＳ３−１０）、ＦＭ０符号に基づいたシリアルデータ受信が行われることになる（ステップＳ１−４）。
【０１４０】
このように、本発明のデータ通信方法の実施の第１形態によれば、受信シリアルデータの各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターンを比較パターンＡ１〜Ａ８と比較するとしたことにより、受信シリアルデータがＨＤＬＣ手順によるものである場合において、受信シリアルデータがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して決定することができるので、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０１４１】
本発明のデータ通信方法の実施の第２形態・・図７、図８
図７は、本発明のデータ通信方法の実施の第２形態を示すフローチャートである。本発明のデータ通信方法の実施の第２形態においては、受信シリアルデータが入力された場合、図１に示すステップＳ１−１〜Ｓ１−３を実行し、本発明のデータ通信方法の実施の第１形態の場合と同様にして受信シリアルデータの通信符号の検査・決定を行う（ステップＳ７−１）。
【０１４２】
そして、フラグ同期動作を行う状態とし（ステップＳ７−２）、受信シリアルデータがフラグパターンであるか否かの判断を行い（ステップＳ７−３）、フラグパターンである場合（ステップＳ７−３でＹＥＳの場合）には、フラグ同期動作の状態を継続する。
【０１４３】
これに対して、受信シリアルデータがフラグパターンではない場合（ステップＳ７−３でＮＯの場合）には、受信シリアルデータがアボートパターン（不正なフレームであって、そのフレームの終了を示すパターン）であるか否かの判断を行う（ステップＳ７−４）。
【０１４４】
ここに、受信シリアルデータがアボートパターンである場合（ステップＳ７−４でＹＥＳの場合）には、フラグ同期動作の状態を継続し、アボートパターンでない場合（ステップＳ７−４でＮＯの場合）には、ステップＳ７−１で決定した通信符号に基づいたシリアルデータ受信を行う（ステップＳ７−２）。
【０１４５】
そして、シリアルデータ受信中、受信シリアルデータがアボートパターンであるか否かの判断を行い（ステップＳ７−６）、アボートパターンである場合（ステップＳ７−６でＹＥＳの場合）には、ステップＳ７−２に戻り、フラグ同期動作の状態とする。
【０１４６】
これに対して、受信シリアルデータがアボートパターンでない場合には、受信シリアルデータが終了フラグか否かの判断、即ち、フレームの終了か否かの判断を行い（ステップＳ７−７）、フレームの終了ではない場合（ステップＳ７−７でＮＯの場合）には、シリアルデータの受信を継続する（Ｓ７−５）。
【０１４７】
これに対して、フレームの終了である場合（ステップＳ７−７でＹＥＳの場合）には、通信符号の再検査の指示を行い（ステップＳ７−８）、ステップＳ７−１に戻る。なお、通信符号再検査の指示は、自動的に行うこともできるし、受信者が意図的に行うこともできる。
【０１４８】
図８は、本発明のデータ通信方法の実施の第２形態の適用例を示すタイミングチャートであり、図８Ａは受信シリアルデータ、図８Ｂはフロー状態を示している。
【０１４９】
この例では、受信シリアルデータの内容は、アイドルパターン８−１、フラグパターン（開始フラグ）８−２、データ８−３、アボートパターン８−４、アイドルパターン８−５、フラグパターン（開始フラグ）８−６、データ８−７、フラグパターン（終了フラグ）８−８、アイドルパターン８−９の順に変化している。
【０１５０】
この場合において、アイドルパターン８−１の受信中に通信符号検査を実行していると、フラグパターン８−２の検出時に通信符号の自動認識及び決定が行われ、データ８−３の受信が行われる。
【０１５１】
しかし、データ８−３に続いてアボートパターン８−４が検出されるので、アボートパターン８−４に続くアイドルパターン８−５の受信中は、フラグ同期動作状態とされ、その後、フラグパターン８−６の検出が行われ、通信符号の決定が行われ、データ８−７が受信される。
【０１５２】
そして、データ８−７に続いてフラグパターン８−８が検出されるので、フレームの終了が認識され、通信符号の再検査が指示され、通信符号の再検査が指示される。
【０１５３】
本発明のデータ通信方法の実施の第２形態によれば、本発明のデータ通信方法の実施の第１形態と同様に、受信シリアルデータがＨＤＬＣ手順によるものである場合において、受信シリアルデータがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して決定することができるので、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができると共に、終了フラグを検出した場合、即ち、フレームの終了を認識した場合、通信符号の再検査を指示するようにしているので、フレームの受信ごとに、受信シリアルデータの通信符号検査・決定を行うことができる。
【０１５４】
本発明のデータ通信方法の実施の第３形態・・図９、図１０
図９は、本発明のデータ通信方法の実施の第３形態を示すフローチャートである。本発明のデータ通信方法の実施の第３形態においては、受信シリアルデータが入力された場合、図１に示すステップＳ１−１〜Ｓ１−３を実行し、本発明のデータ通信方法の実施の第１形態の場合と同様にして受信シリアルデータの通信符号の検査・決定を行う（ステップＳ９−１）。
【０１５５】
そして、フラグ同期動作を行う状態とし（ステップＳ９−２）、受信シリアルデータがフラグパターンであるか否かの判断を行い（ステップＳ９−３）、フラグパターンである場合（ステップＳ９−３でＹＥＳの場合）には、フラグ同期動作を行う状態を継続する。
【０１５６】
これに対して、受信シリアルデータがフラグパターンではない場合（ステップＳ９−３でＮＯの場合）には、受信シリアルデータがアボートパターンであるか否かの判断を行う（ステップＳ９−４）。
【０１５７】
ここに、受信シリアルデータがアボートパターンである場合（ステップＳ９−４でＹＥＳの場合）には、ステップＳ９−１に戻り、アボートパターンでない場合（ステップＳ９−４でＮＯの場合）には、ステップＳ９−１で決定した通信符号に基づいたシリアルデータの受信を行う（ステップＳ９−５）。
【０１５８】
そして、シリアルデータの受信中、受信シリアルデータがアボートパターンであるか否かの判断を行い（ステップＳ９−６）、受信シリアルデータがアボートパターンである場合（ステップＳ９−６でＹＥＳの場合）には、ステップＳ９−１に戻る。
【０１５９】
これに対して、受信シリアルデータがアボートパターンでない場合（ステップＳ９−６でＮＯの場合）には、受信シリアルデータが終了フラグであるか否かの判断、即ち、フレームの終了か否かの判断を行い（ステップＳ９−７）、フレームの終了フラグではない場合（ステップＳ９−７でＮＯの場合）には、シリアルデータの受信を継続する（Ｓ９−５）。
【０１６０】
これに対して、フレームの終了である場合（ステップＳ９−７でＹＥＳの場合）には、ステップＳ９−２に戻り、フラグ同期動作の状態に移行する。
【０１６１】
図１０は本発明のデータ通信方法の実施の第３形態の適用例を示すタイミングチャートであり、図１０Ａは受信シリアルデータ、図１０Ｂはフロー状態を示している。
【０１６２】
この例では、受信シリアルデータは、アイドルパターン１０−１、フラグパターン（開始フラグ）１０−２、データ１０−３、アボートパターン１０−４、アイドルパターン１０−５、フラグパターン（開始フラグ）１０−６、データ１０−７、フラグパターン（終了フラグ）１０−８、アイドルパターン１０−９の順に変化している。
【０１６３】
ここに、アイドルパターン１０−１の受信中に通信符号検査を実行しているとすると、フラグパターン１０−２の検出が行われ、通信符号の決定が行われ、データ１０−３の受信が行われる。
【０１６４】
しかし、この例では、データ１０−３に続いてアボートパターン１０−４の検出が行われ、この結果、アイドルパターン１０−５及びフラグパターン１０−６の受信中は、通信符号の再検査が行われる。
【０１６５】
そして、フラグパターン１０−６が検出されると、通信符号が決定され、シリアルデータの受信が行われ、その後、終了フラグパターン１０−８が検出され、フレームの終了が認識され、続くアイドルパターン１０−９の受信時は、フラグ同期動作を行う状態となる。
【０１６６】
本発明のデータ通信方法の実施の第３形態によれば、本発明のデータ通信方法の実施の第１形態と同様に、受信シリアルデータがＨＤＬＣ手順によるものである場合において、受信シリアルデータがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して決定することができるので、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができると共に、アボートパターンを検出した場合、受信シリアルデータの通信符号の再検査・決定を行うことができる。
【０１６７】
本発明のデータ通信方法の実施の第４形態・・図１１〜図１８
図１１は本発明のデータ通信方法の実施の第４形態を示すフローチャートである。本発明のデータ通信方法の実施の第４形態においては、通信符号自動認識用の比較パターンを書き換え可能に設定しておき（ステップＳ１１−１）、受信シリアルデータが入力された場合、受信シリアルデータの通信符号検査を行う（ステップＳ１１−２）。
【０１６８】
そして、この通信符号検査と並行して受信シリアルデータの通信符号を自動認識したか否かの判断を行い（ステップＳ１１−３）、受信シリアルデータの通信符号を自動認識しない間は、受信シリアルデータの通信符号検査を継続する。
【０１６９】
これに対して、受信シリアルデータの通信符号を自動認識した場合（ステップＳ１１−３でＹＥＳの場合）には、自動認識した通信符号を受信シリアルデータの通信符号として決定し（ステップＳ１１−４）、決定した通信符号に基づいた受信シリアルデータの復号化等を行い、決定した通信符号に基づいたシリアルデータ受信を行う（ステップＳ１１−５）。
【０１７０】
図１２は図１１に示すステップＳ１１−１の具体的内容を示すフローチャートであり、ステップＳ１１−１においては、ＮＲＺ符号自動認識用の比較パターンＢ１の設定（ステップＳ１２−１）、ＮＲＺＩ符号自動認識用の比較パターンＢ２、Ｂ３の設定（ステップＳ１２−２）、ＦＭ０符号自動認識用の比較パターンＢ４、Ｂ５の設定（ステップＳ１２−３）、ＦＭ１符号自動認識用の比較パターンＢ６、Ｂ７の設定（ステップＳ１２−４）、及び、マンチェスタ符号自動認識用の比較パターンＢ８の設定（ステップＳ１２−５）を行う。
【０１７１】
ここに、通信符号自動認識用の比較パターンＢ１〜Ｂ８としては、表１に示す比較パターンのほか、たとえば、表２に示すような比較パターンを設定することができる。
【０１７２】
【表２】
0003646413.tif 000003
【０１７３】
これら比較パターンＢ１〜Ｂ８は、受信シリアルデータがＳＹＮＣキャラクタ方式である場合に対応したものであり、比較パターンＢ１は、ＮＲＺ符号自動認識用の比較パターン、即ち、受信シリアルデータがＮＲＺ符号であるか否かを自動認識するためのものであり、その内容を論理値列［００  １１  １１  ００  １１  ００  ００］とするものである。
【０１７４】
また、比較パターンＢ２、Ｂ３は、ＮＲＺＩ符号自動認識用の比較パターン、即ち、受信シリアルデータがＮＲＺＩ符号であるか否かを判断するためのものであり、比較パターンＢ２は、その内容を論理値列［１１  ００  ００  ００  １１  １１  ００  １１］とし、比較パターンＢ３は、その内容を論理値列［１１１１  １１  ００  ００  １１  ００］とするものである。
【０１７５】
また、比較パターンＢ４、Ｂ５は、ＦＭ０符号自動認識用の比較パターン、即ち、受信シリアルデータがＦＭ０符号であるか否かを判断するためのものであり、比較パターンＢ４は、その内容を論理値列［０１  ００  １１  ０１  ００  １０  １０］とし、比較パターンＢ５は、その内容を論理値列［１０  １１  ００  １０  １１  ０１  ０１］とするものである。
【０１７６】
また、比較パターンＢ６、Ｂ７は、ＦＭ１符号自動認識用の比較パターン、即ち、受信シリアルデータがＦＭ１符号であるか否かを判断するためのものであり、比較パターンＢ６は、その内容を論理値列［００  １０  １０  １１  ０１  ００  １１］とし、比較パターンＢ７は、その内容を論理値列［１１  ０１  ０１  ００  １０  １１  ００］とするものである。
【０１７７】
また、比較パターンＢ８は、マンチェスタ符号自動認識用の比較パターン、即ち、受信シリアルデータがマンチェスタ符号であるか否かを判断するためのものであり、その内容を論理値列［０１  １０  １０  ０１  １０  ０１  ０１］とするものである。
【０１７８】
図１５及び図１６は比較パターンＢ１〜Ｂ８の適正性を説明するためのタイミングチャートであり、図１５Ａは受信クロック、図１５Ｂは受信シリアルデータの内容、図１５Ｃは受信シリアルデータの各ビットのデータ値を示している。
【０１７９】
また、図１５Ｄは受信シリアルデータがＮＲＺ符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１８０】
また、図１５Ｅ及び図１５Ｆは受信シリアルデータがＮＲＺＩ符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１８１】
また、図１５Ｇ及び図１５Ｈは受信シリアルデータがＦＭ０符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１８２】
また、図１５Ｉ及び図１５Ｊは受信シリアルデータがＦＭ１符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１８３】
また、図１５Ｋは受信シリアルデータがマンチェスタ符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１８４】
また、図１６Ａは受信クロック、図１６Ｂは受信シリアルデータの内容、図１６Ｃは受信シリアルデータの各ビットのデータ値、図１６Ｄは受信シリアルデータがＮＲＺ符号であるとした場合に考えられる信号波形と、各ビットの信号値の前半値及び後半値を受信クロックの遷移タイミングでサンプルした場合のサンプル値を示している。
【０１８５】
ここに、受信シリアルデータの内容がＳＹＮＣキャラクタ（論理値列［０  １１  ０  １  ０  ０］）である場合に注目すると、受信シリアルデータがＮＲＺ符号の場合には、そのサンプル値パターンは、論理値列［００  １１  １１  ００  １１  ００  ００］となる。
【０１８６】
また、受信シリアルデータがＮＲＺＩ符号の場合には、そのサンプル値パターンは、論理値列［００  ００  ００  １１  １１  ００  １１］又は論理値列［１１  １１  １１  ００  ００  １１  ００］となる。
【０１８７】
また、受信シリアルデータがＦＭ０符号の場合には、そのサンプル値パターンは、論理値列［０１  ００  １１  ０１  ００  １０  １０］又は論理値列［１０  １１  ００  １０  １１  ０１  ０１］となる。
【０１８８】
また、受信シリアルデータがＦＭ１符号の場合には、そのサンプル値パターンは、論理値列［００  １０  １０  １１  ０１  ００  １１］又は論理値列［１１  ０１  ０１  ００  １０  １１  ００］となる。
【０１８９】
また、受信シリアルデータがマンチェスタ符号の場合には、そのサンプル値パターンは、論理値列［０１  １０  １０  ０１  １０  ０１  ０１］となる。
【０１９０】
このように、受信シリアルデータの内容がＳＹＮＣキャラクタである場合において、通信符号がＮＲＺ符号、ＮＲＺＩ符号、ＦＭ０符号、ＦＭ１符号又はマンチェスタ符号の場合、これらのサンプル値パターンに同一のものはない。
【０１９１】
しかし、図１６に示すように、受信シリアルデータとしてＳＹＮＣキャラクタが連続すると、通信符号がＮＲＺ符号である場合における破線１６−１で囲むサンプル値パターンは、受信シリアルデータがＳＹＮＣキャラクタである場合における通信符号がＮＲＺＩ符号の場合のサンプル値パターンの一例（図１５Ｅ）と一致してしまう。
【０１９２】
そこで、ＮＲＺＩ符号の場合には、論理値列［１１  １１  １１  ００  ００１１  ００］のほか、論理「１」の連続パターンからなるアイドルの最終ビットの前半値及び後半値をサンプルした論理値列［１１］と、ＳＹＮＣキャラクタの各ビットの信号値の前半値及び後半値をサンプルした論理値列［００  ００  ００  １１  １１  ００  １１］とを結合した論理値列［１１  ００  ００  ００  １１  １１  ００  １１］を比較パターンとすると、ＮＲＺ符号、ＮＲＺＩ符号、ＦＭ０符号、ＦＭ１符号又はマンチェスタ符号に符号化されている受信シリアルデータの通信符号を固有情報であるＳＹＮＣキャラクタを検出した時点で自動認識することができることになる。
【０１９３】
図１３は、図１１に示すステップＳ１１−２、１１−３の具体的内容を示すフローチャートであり、受信シリアルデータがキャラクタ同期方式によるものである場合を例にしている。
【０１９４】
この場合、受信シリアルデータの通信符号検査を行う場合には、まず、初期化を行い、受信シリアルデータのサンプルビット数ｎを０、受信シリアルデータのサンプル値のビット列の最大ビット数をＭ、例えば、１６（stream［１６］）に設定する（ステップＳ１３−１）。
【０１９５】
そして、受信シリアルデータについて、入力されたビットの信号値の前半値を受信クロックの立ち下がりでサンプルしてサンプル値のビット列のビット数を１（stream［１］）とした後、同じビットの信号値の後半値を受信クロックの立ち上がりでサンプルしてサンプル値のビット列のビット数を２（stream［２］）とし、受信シリアルデータのサンプルビット数ｎをカウントする（ステップＳ１３−２）。
【０１９６】
このステップＳ１３−２における受信シリアルデータの入力されたビットの信号値の前半値及び後半値の受信クロックによるサンプルは、具体的には、図１７に示すように行われる。
【０１９７】
図１７は本発明のデータ通信方法の実施の第４形態の適用例を示すタイミングチャートであり、受信シリアルデータがＳＹＮＣキャラクタ同期方式によるＮＲＺＩ符号の場合を例にしており、受信シリアルデータの内容、各ビットのデータ値及び信号波形、受信クロックの信号波形、受信シリアルデータのサンプル値パターンＰ４、Ｐ５及び表２に示す比較パターンＢ２を示している。
【０１９８】
ここに、受信シリアルデータのｍビット目からサンプルを開始する場合を例にすると、受信シリアルデータのｍビット目の信号値の前半値を受信クロックの立ち下がりでサンプルすると、サンプル値は、サンプル値パターンＰ４に示すように［１］となる。
【０１９９】
続いて、受信シリアルデータのｍビット目の信号値の後半値を受信クロックの立ち上がりでサンプルすると、サンプル値は、同じくサンプル値パターンＰ４に示すように［１］となる。
【０２００】
このようにして図１３に示すステップＳ１３−２における入力された受信シリアルデータの各ビットの信号値の前半値及び後半値の受信クロックによるサンプルは行われる。
【０２０１】
そして、図１３において、ステップＳ１３−２が終了した場合には、受信シリアルデータのサンプルビット数ｎが８ビットになったか否かの判断を行い（ステップＳ１３−３）、サンプルビット数ｎが８ビット未満の場合（ステップＳ１３−３でＮＯの場合）には、サンプル値の格納を受信シリアルデータの１ビット分シフトして（ステップＳ１３−４）、サンプルビット数ｎが８ビットになるまで受信シリアルデータのサンプルを行う。
【０２０２】
たとえば、図１７において、サンプルビット数ｎが１の場合、即ち、受信シリアルデータのｍビット目のみのサンプルを行っている場合には、サンプル値の格納を受信シリアルデータの１ビット分シフトして、（ｍ＋１）ビット目のサンプルを行う。
【０２０３】
ここに、受信シリアルデータのｍビット目から（ｍ＋７）ビット目までのサンプルを行うと、サンプルビット数ｎは８ビットとなり、サンプル値は、サンプル値パターンＰ４に示すように［１１  １１  ００  ００  ００  １１  １１  ００］となる。
【０２０４】
そこで、図１３において、サンプルビット数ｎが８ビットになった場合（ステップＳ１３−３でＹＥＳの場合）には、サンプル値パターンがステップＳ１１−１で設定した通信符号自動認識用の比較パターンに一致するか否かの判断を行う（ステップＳ１３−５）。
【０２０５】
ここに、サンプル値パターンがステップＳ１１−１で設定した比較パターンに一致しない場合（ステップＳ１３−５でＮＯの場合）には、比較するビット位置を受信シリアルデータの１ビット分シフトし（ステップＳ１３−６）、続いて、サンプル値の格納を受信シリアルデータの１ビット分シフトして（ステップＳ１３−４）、ステップＳ１３−２に戻る。
【０２０６】
これに対して、サンプル値パターンがステップＳ１１−１で設定した比較パターンに一致した場合（ステップＳ１３−５でＹＥＳの場合）には、比較一致した通信符号を受信シリアルデータの通信符号に決定し（ステップＳ１１−４）、決定した通信符号に基づいてシリアルデータ受信を行う（ステップＳ１１−５）。
【０２０７】
図１４は、図１３に示すステップＳ１３−５及び図１１に示すステップＳ１１−４の具体的内容を示すフローチャートである。
【０２０８】
即ち、図１３に示すステップＳ１３−５においては、まず、サンプル値パターンが比較パターンＢ１に一致するか否かを判断し（ステップＳ１４−１）、一致する場合（ステップＳ１４−１でＹＥＳの場合）には、受信シリアルデータの通信符号はＮＲＺ符号であると自動認識したものとし、受信シリアルデータの通信符号はＮＲＺ符号であると決定する（ステップＳ１４−２）。
【０２０９】
これに対して、サンプル値パターンが比較パターンＢ１に一致しない場合（ステップＳ１４−１でＮＯの場合）には、サンプル値パターンが比較パターンＢ２又はＢ３と一致するか否かを判断する（ステップＳ１４−３）。
【０２１０】
ここに、サンプル値パターンが比較パターンＢ２又はＢ３に一致する場合（ステップＳ１４−３でＹＥＳの場合）には、受信シリアルデータの通信符号はＮＲＺＩ符号であると決定する（ステップＳ１４−４）。
【０２１１】
これに対して、サンプル値パターンが比較パターンＢ２、Ｂ３のいずれにも一致しない場合（ステップＳ１４−３でＮＯの場合）には、サンプル値パターンが比較パターンＢ４又はＢ５と一致するか否かを判断する（ステップＳ１４−５）。
【０２１２】
ここに、サンプル値パターンが比較パターンＢ４又はＢ５と一致する場合（ステップＳ１４−５でＹＥＳの場合）には、受信シリアルデータの通信符号はＦＭ０符号であると決定する（ステップＳ１４−６）。
【０２１３】
これに対して、サンプル値パターンが比較パターンＢ４、Ｂ５のいずれにも一致しない場合（ステップＳ１４−５でＮＯの場合）には、サンプル値パターンが比較パターンＢ６又はＢ７に一致するか否かを判断する（ステップＳ１４−７）。
【０２１４】
ここに、サンプル値パターンが比較パターンＢ６又はＢ７と一致する場合（ステップＳ１４−７でＹＥＳの場合）には、受信シリアルデータの通信符号はＦＭ１符号であると決定する（ステップＳ１４−８）。
【０２１５】
これに対して、サンプル値パターンが比較パターンＢ６、Ｂ７のいずれとも一致しない場合（ステップＳ１４−７でＮＯの場合）には、サンプル値パターンが比較パターンＢ８と一致するか否かを判断する（ステップＳ１４−９）。
【０２１６】
ここに、サンプル値パターンが比較パターンＢ８に一致する場合（ステップＳ１４−９でＹＥＳの場合）には、受信シリアルデータの通信符号はマンチェスタ符号であると決定する（ステップＳ１４−１０）。
【０２１７】
これに対して、サンプル値パターンが比較パターンＢ８と一致しない場合（ステップＳ１４−９でＮＯの場合）には、図１３に示すように、比較するビット位置を受信シリアルデータの１ビット分シフトし（ステップＳ１３−６）、続いて、サンプル値の格納を受信シリアルデータの１ビット分シフトして（ステップＳ１３−４）、ステップＳ１３−２に戻る。
【０２１８】
たとえば、前述したように、図１７において、受信シリアルデータについてｍビット目から（ｍ＋７ビット）目までのサンプルを行うと、サンプルビット数ｎは８ビットとなり、サンプル値パターンは、サンプル値パターンＰ４に示すように論理値列［１１  １１  ００  ００  ００  １１  １１  ００］となるが、このサンプル値パターンＰ４は比較パターンＢ１〜Ｂ８のいずれにも一致しない。
【０２１９】
この場合には、比較するビット位置を受信シリアルデータの１ビット分シフトしてサンプル値パターンの先頭ビットを（ｍ＋１）ビット目のサンプル値とし（ステップＳ１３−６）、続いて、（ｍ＋８）ビット目のサンプル値を格納できるようにする（ステップＳ１３−４）。
【０２２０】
そして、ステップＳ１３−２を実行すると、サンプル値パターンは、サンプル値パターンＰ５に示すように、論理値列［１１  ００  ００  ００  １１  １１００  １１］になるが、このサンプル値パターンＰ５は、ＮＲＺＩ符号自動認識用の比較パターンＢ２と一致することになる。
【０２２１】
したがって、図１７に示す例の場合には、受信シリアルデータの通信符号はＮＲＺＩ符号であると決定され（ステップＳ１１−４）、ＮＲＺＩ符号に基づいてシリアルデータの受信が行われることになる（ステップＳ１１−５）。
【０２２２】
なお、比較パターンＢ１〜Ｂ８の書き換え可能な設定は、サンプル値パターンのサンプル値に対応する順列値を入力することにより行うようにすれば良いが、図１８に示すように、受信シリアルデータの各ビットのデータ値に対応する順列値と、受信シリアルデータの通信符号を示す情報とを比較パターン生成部１８−１に入力し、これらを比較パターン生成部１８−１でデコードして、サンプル値パターンのサンプル値に対応する順列値に変換することにより行うようにしても良く、このようにする場合には、比較パターンＢ１〜Ｂ８の書き換え可能な設定を容易に行うことができる。
【０２２３】
本発明のデータ通信方法の実施の第４形態によれば、通信符号自動認識用の比較パターンを任意に設定し、受信シリアルデータがＨＤＬＣ手順によるものである場合又はＳＹＮＣキャラクタ同期方式によるものである場合において、受信シリアルデータがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して決定することができるので、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０２２４】
本発明のデータ通信方法の実施の第５形態・・図１９、図２０
図１９は本発明のデータ通信方法の実施の第５形態を示すフローチャートである。本発明のデータ通信方法の実施の第５形態においては、まず、図１１に示すステップＳ１１−１と同様に通信符号自動認識用の比較パターンの設定を行った後、自動認識工程により決定した通信符号を解除するための通信符号解除用の比較パターンの設定を行う（ステップＳ１９−１、Ｓ１９−２）。
【０２２５】
図２０は図１９に示すステップＳ１９−２の具体的内容を示すフローチャートであり、ステップＳ１９−２においては、ＮＲＺ符号解除用の比較パターンＣ１の設定（ステップＳ２０−１）、ＮＲＺＩ符号解除用の比較パターンＣ２の設定（ステップＳ２０−２）、ＦＭ０符号解除用の比較パターンＣ３の設定（ステップＳ２０−３）、ＦＭ１符号解除用の比較パターンＣ４の設定（ステップＳ２０−４）、及び、マンチェスタ符号解除用の比較パターンＣ５の設定（ステップＳ２０−５）を行う。
【０２２６】
そして、図１９において、ステップＳ１９−２を実行した後、図１１に示すステップＳ１１−１、Ｓ１１−２、Ｓ１１−３と同様にして受信シリアルデータの通信符号の決定を行う（ステップＳ１９−３）。
【０２２７】
そして、フラグ同期動作を行う状態とし（ステップＳ１９−４）、受信シリアルデータがフラグパターンであるか否かの判断を行い（ステップＳ１９−５）、フラグパターンである場合（ステップＳ１９−５でＹＥＳの場合）には、フラグ同期動作を行う状態を継続する。
【０２２８】
これに対して、受信シリアルデータがフラグパターンでない場合（ステップＳ１９−５でＮＯの場合）には、受信シリアルデータがアボートパターンであるか否かの判断を行い（ステップＳ１９−６）、アボートパターンである場合（ステップＳ１９−６でＹＥＳの場合）には、ステップＳ１９−４に戻る。
【０２２９】
これに対して、受信シリアルデータがアボートパターンでない場合（ステップＳ１９−６でＮＯの場合）には、通信符号解除用の比較パターンＣ１〜Ｃ５のいずれかと一致するか否かの判断を行い（ステップＳ１９−７）、通信符号解除用の比較パターンＣ１〜Ｃ５のいずれかに一致する場合（ステップＳ１９−７でＹＥＳの場合）には、ステップＳ１９−３に戻る。なお、この通信符号解除用の比較パターンＣ１〜Ｃ５のいずれかと一致するか否かの判断は、アイドル期間中のみ行う。
【０２３０】
これに対して、受信シリアルデータが通信符号解除用の比較パターンＣ１〜Ｃ５と一致しない場合（ステップＳ１９−７でＮＯの場合）には、シリアルデータの受信を行う（ステップＳ１９−８）。
【０２３１】
そして、シリアルデータの受信中、受信シリアルデータがアボートパターンであるか否かの判断を行い（ステップＳ１９−９）、アボートパターンである場合（ステップＳ１９−９でＹＥＳの場合）には、ステップＳ１９−４に戻る。
【０２３２】
これに対して、アボートパターンではない場合（ステップＳ１９−９でＮＯの場合）には、フレームの終了である否かを判断し（ステップＳ１９−１０）、フレームび終了でない場合（ステップＳ１９−１０でＮＯの場合）には、シリアルデータの受信を継続し、フレームの終了である場合（ステップＳ１９−１０でＹＥＳの場合）には、ステップＳ１９−４に戻る。
【０２３３】
本発明のデータ通信方法の実施の第５形態によれば、通信符号自動認識用の比較パターンを任意に設定し、受信シリアルデータがＨＤＬＣ手順によるものである場合又はＳＹＮＣキャラクタ同期方式によるものである場合において、受信シリアルデータがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して決定することができるので、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができると共に、既に決定している通信符号を解除することができる。
【０２３４】
なお、本発明のデータ通信方法の実施の第１形態〜第５形態においては、受信シリアルデータの通信符号を自動認識してシリアルデータを受信するようにした場合について説明したが、自動認識して決定した通信符号を送信側でも使用し、送信シリアルデータを符号化するようにしても良い。
【０２３５】
本発明のデータ通信装置の実施の第１形態・・図２１、図２２
図２１は、本発明のデータ通信装置の実施の第１形態を示す回路図である。図２１中、２１−１は受信シリアルデータＲＤＡＴＡの通信符号を自動認識する通信符号自動認識部であり、この通信符号自動認識部２１−１においては、図１に示すステップＳ１−１、Ｓ１−２が実行される。
【０２３６】
この通信符号自動認識部２１−１において、２１−２は受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしてなる受信シリアルデータ２１Ａ１を直列出力すると共に、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２を並列出力するシフトレジスタ部である。
【０２３７】
また、２１−３はシフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２と比較すべき通信符号自動認識用の比較パターン２１Ａ３を記憶する比較パターン記憶部である。
【０２３８】
この例では、比較パターン記憶部２１−３は、比較パターン２１Ａ３として、ＮＲＺ符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）、ＮＲＺＩ符号自動認識用の比較パターン２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、ＦＭ０符号自動認識用の比較パターン２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、ＦＭ１符号自動認識用の比較パターン２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、マンチェスタ符号自動認識用の比較パターン２１Ａ３（ＭＡＮ）を記憶している。
【０２３９】
また、これら比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）は、それぞれ、表１に示す比較パターンＡ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７、Ａ８と同一内容のパターンとされている。
【０２４０】
また、２１−４はシフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）とを比較し、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、比較一致した通信符号を示す符号比較一致信号２１Ａ４を出力するパターン比較部である。
【０２４１】
また、２１−５はシフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を後述する制御部から供給される通信符号指定信号２１Ａ６が指定する通信符号のシリアルデータとして取り扱い復号化する復号化部である。
【０２４２】
また、２１−６はパターン比較部２１−４から供給される符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２１Ａ６を復号化部２１−５に供給して復号化部２１−５を制御する制御部である。
【０２４３】
また、２１−７は受信クロックＲＣＬＯＣＫ及び復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５を入力し、これら受信クロックＲＣＬＯＣＫ及び復号化された受信シリアルデータ２１Ａ５をリタイミングしてなる受信クロックＲＲＣＬＯＣＫ及びシリアルデータＲＲＤＡＴＡを出力するリタイミング部である。
【０２４４】
このように構成された本発明のデータ通信装置の実施の第１形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０２４５】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）との比較が行われる。
【０２４６】
比較の結果、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、パターン比較部２１−４から制御部２１−６に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力される。
【０２４７】
ここに、制御部２１−６は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２１Ａ６を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２１Ａ６が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０２４８】
図２２は本発明のデータ通信装置の実施の第１形態の動作例を示すタイミングチャートであり、受信シリアルデータＲＤＡＴＡの通信符号がマンチェスタ符号である場合を例にしている。
【０２４９】
ここに、図２２Ａは受信クロックＲＣＬＯＣＫの信号波形、図２２Ｂは受信シリアルデータＲＤＡＴＡの信号波形、図２２Ｃはシフトレジスタ部２１−２から直列出力される受信シリアルデータ２１Ａ１の信号波形を示している。
【０２５０】
また、図２２Ｄはシフトレジスタ部２１−２から並列出力されるサンプル値パターン２１Ａ２、図２２Ｅは比較パターン記憶部２１−３から出力されるマンチェスタ符号自動認識用の比較パターン２１Ａ３（ＭＡＮ）を示している。
【０２５１】
また、図２２Ｆはパターン比較部２１−４から出力される符号比較一致信号２１Ａ４の内容、図２２Ｇは制御部２１−６から出力される通信符号指定信号２１Ａ６の内容、図２２Ｈは復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５のビットのデータ値を示している。
【０２５２】
また、図２２Ｉはリタイミング部２１−７から出力される受信クロックＲＲＣＬＯＣＫの信号波形、図２２Ｊはリタイミング部２１−７から出力されるシリアルデータＲＲＤＡＴＡの信号波形を示している。
【０２５３】
即ち、受信シリアルデータＲＤＡＴＡの通信符号の検査が開始され、シフトレジスタ部２１−１からサンプル値パターン２１Ａ２としてフラグパターンのサンプル値パターンが出力されると、受信シリアルデータＲＤＡＴＡの通信符号はマンチェスタ符号であるから、サンプル値パターン２１Ａ２は、図２２Ｄ、Ｅに示すように、比較パターン２１Ａ３（ＭＡＮ）と一致することになる。
【０２５４】
このように、サンプル値パターン２１Ａ２と比較パターン２１Ａ３（ＭＡＮ）とが一致すると、パターン比較部２１−４は、図２２Ｆに示すように、受信シリアルデータＲＤＡＴＡがマンチェスタ符号と比較一致したことを示す符号比較一致信号２１Ａ４を制御部２１−６に供給する。
【０２５５】
ここに、制御部２１−６は、最先に出力された符号比較一致信号２１Ａ４に基づいて、図２２Ｇに示すように、マンチェスタ符号を指定する通信符号指定信号２１Ａ６を復号化部２１−５に供給し、復号化部２１−５は、図２２Ｈに示すように、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１をマンチェスタ符号として取り扱い復号化する。
【０２５６】
以上のように、本発明のデータ通信装置の実施の第１形態によれば、通信符号自動認識部２１−２を設け、通信符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）〜２１Ａ３（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０２５７】
本発明のデータ通信装置の実施の第２形態・・図２３、図２４
図２３は本発明のデータ通信装置の実施の第２形態を示す回路図である。本発明のデータ通信装置の実施の第２形態は、図２１に示す本発明のデータ通信装置の実施の第１形態にパターン生成部２３−１及びセレクタ部２３−２を付加すると共に、本発明のデータ通信装置の実施の第１形態が備える制御部２１−６と回路構成の異なる制御部２３−３を設け、リタイミング部２１−７は、受信クロックＲＣＬＯＣＫ及びセレクタ部２３−２から出力されるシリアルデータ２３Ａ２を入力して、これら受信クロックＲＣＬＯＣＫ及びセレクタ部２３−２から出力されるシリアルデータ２３Ａ２をリタイミングしてなる受信クロックＲＲＣＬＯＣＫ及びシリアルデータＲＲＤＡＴＡを出力するようにし、その他については、本発明のデータ通信装置の実施の第１形態と同様に構成したものである。
【０２５８】
ここに、パターン生成部２３−１は、受信クロックＲＣＬＯＣＫを入力して論理「１」からなるアイドルパターン２３Ａ１を生成するものである。
【０２５９】
また、セレクタ部２３−２は、パターン生成部２３−１から出力されるアイドルパターン２３Ａ１又は復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５を選択して出力するものである。
【０２６０】
また、制御部２３−３は、パターン比較部２１−４から供給される符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２３Ａ３−１を復号化部２１−５に供給して復号化部２１−５の復号化動作を制御すると共に、セレクタ部２３−２に対してセレクタ部制御信号２３Ａ３−２を供給し、パターン比較部２１−４から出力される符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を指定する前は、パターン生成部２３−１から出力されるアイドルパターン２３Ａ１を選択し、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を指定した後は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５を選択するように、セレクタ部２３−２の選択動作を制御するものである。
【０２６１】
このように構成された本発明のデータ通信装置の実施の第２形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０２６２】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）との比較が行われる。
【０２６３】
ここに、制御部２３−３は、パターン比較部２１−４から出力される符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を指定する前は、パターン生成部２３−１から出力されるアイドルパターン２３Ａ１を選択するようにセレクタ部２３−２を制御することになるので、この段階では、セレクタ部２３−２から出力されるシリアルデータ２３Ａ２の内容は、パターン生成部２３−１から出力されるアイドルパターン２３Ａ１となる。
【０２６４】
そして、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、パターン比較部２１−４から制御部２３−３に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力される。
【０２６５】
ここに、制御部２３−３は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２３Ａ３−１を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２３Ａ３−１が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０２６６】
また、この場合、制御部２３−３は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５を選択するようにセレクタ部２３−２を制御することになるので、セレクタ部２３−２から出力されるシリアルデータ２３Ａ２の内容は、復号化された受信シリアルデータ２１Ａ５となる。
【０２６７】
図２４は本発明のデータ通信装置の実施の第２形態の動作例を示すタイミングチャートであり、受信シリアルデータＲＤＡＴＡの通信符号がマンチェスタ符号である場合を例にしている。
【０２６８】
ここに、図２４Ａは受信クロックＲＣＬＯＣＫの信号波形、図２４Ｂは受信シリアルデータＲＤＡＴＡの信号波形、図２４Ｃは制御部２３−３から出力される通信符号指定信号２３Ａ３−１の内容、図２４Ｄは制御部２３−３から出力されるセレクタ部制御信号２３Ａ３−２の内容を示している。
【０２６９】
また、図２４Ｅはパターン生成部２３−１から出力されるアイドルパターン２３Ａ１の信号波形、図２４Ｆは復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５のビットのデータ値、図２４Ｇはセレクタ部２３−２から出力されるシリアルデータ２３Ａ２のビットのデータ値を示している。
【０２７０】
また、図２４Ｈはリタイミング部２１−７から出力される受信クロックＲＲＣＬＯＣＫの信号波形、図２４Ｉはリタイミング部２１−７から出力されるシリアルデータＲＲＤＡＴＡの信号波形を示している。
【０２７１】
即ち、この例では、受信シリアルデータＲＤＡＴＡの通信符号の検査が開始された後、パターン比較部２１−４から出力される符号比較一致信号２１Ａ４に基づいて通信符号指定信号２３Ａ３−１を出力するまでの間は、制御部２３−３は、セレクタ部２３−２に対してパターン生成部２３−１から出力されるアイドルパターン２３Ａ１を選択することを指示するので、リタイミング部２１−７から出力されるシリアルデータＲＲＤＡＴＡの内容はパターン生成部２３−１から出力されるアイドルパターン２３Ａ１をリタイミングしたものとなる。
【０２７２】
ここに、シフトレジスタ部２１−２からサンプル値パターン２１Ａ２としてフラグパターンのサンプル値パターンが出力されると、受信シリアルデータＲＤＡＴＡはマンチェスタ符号であるから、シフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２は比較パターン２１Ａ３（ＭＡＮ）と一致することになり、パターン比較部２１−４は、受信シリアルデータＲＤＡＴＡがマンチェスタ符号と比較一致したことを示す符号比較一致信号２１Ａ４を制御部２３−３に供給する。
【０２７３】
この結果、制御部２３−３は、マンチェスタ符号を指定する通信符号指定信号２３Ａ３−１を復号化部２１−５に供給すると共に、セレクタ部２３−２に対して復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５を選択することを指示する。
【０２７４】
この結果、リタイミング部２１−７から出力されるシリアルデータＲＲＤＡＴＡの内容は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５をリタイミングしたものとなる。
【０２７５】
以上のように、本発明のデータ通信装置の実施の第２形態によれば、通信符号自動認識部２１−１を設け、通信符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）〜２１Ａ３（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０２７６】
また、パターン生成部２３−１を設けているので、受信シリアルデータＲＤＡＴＡの通信符号を自動認識して決定する前は、パターン生成部２３−１から出力されるアイドルパターン２３Ａ１をリタイミングしたものをリタイミング部２１−７から出力させることができる。
【０２７７】
本発明のデータ通信装置の実施の第３形態・・図２５、図２６
図２５は本発明のデータ通信装置の実施の第３形態を示す回路図である。本発明のデータ通信装置の実施の第３形態は、図２３に示す本発明のデータ通信装置の実施の第２形態が設けるパターン生成部２３−１及びセレクタ部２３−２と回路構成の異なるパターン生成部２５−１及びセレクタ部２５−２を設け、その他については、本発明のデータ通信装置の実施の第２形態と同様に構成したものである。
【０２７８】
ここに、パターン生成部２５−１は、外部から供給されるアイドルパターン選択信号ＡＰＳＬに制御され、アイドルパターン２５Ａ１として、論理「１」又はフラグパターンを選択的に生成するものである。
【０２７９】
また、セレクタ部２５−２は、パターン生成部２５−１から出力されるアイドルパターン２５Ａ１又は復号化部２１−５から出力される復号化されたシリアルデータ２１Ａ５を選択して出力するものである。
【０２８０】
また、このセレクタ部２５−２は、内部に、８ビットの可変シフトレジスタ２５−３を設けており、パターン生成部２５−１から出力されるアイドルパターン２５Ａ１を選択している場合において、アイドルパターン２５Ａ１がフラグパターンである場合には、フラグパターンの先頭の「０」を監視し、フラグパターンごとにビット数を７から０に向けてカウントダウンし、選択をアイドルパターン２５Ａ１から復号化された受信シリアルデータ２１Ａ５に移行する場合には、復号化された受信シリアルデータ２１Ａ５をフラグパターンのカウント値分だけ可変シフトレジスタ２５−３を通過させるように動作するものである。
【０２８１】
これは、パターン生成部２５−１から出力されているアイドルパターン２５Ａ１がフラグパターンである場合において、セレクタ部２５−２における選択をパターン生成部２５−１から出力されているアイドルパターン２５Ａ１から復号化された受信シリアルデータ２１Ａ５に移行する場合に、パターン生成部２５−１から出力されているフラグパターンの途中から復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５のフラグパターンが出力されないようにし、即ち、パターン生成部２５−１から出力されているフラグパターンの終了に続いて復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５のフラグパターンが出力されるようにし、データの連続性を確保するものである。
【０２８２】
このように構成された本発明のデータ通信装置の実施の第３形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０２８３】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）との比較が行われる。
【０２８４】
ここに、制御部２３−３は、パターン比較部２１−４から出力される符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を指定する前は、パターン生成部２５−１から出力されるアイドルパターン２５Ａ１を選択するようにセレクタ部２５−２を制御することになるので、この段階では、セレクタ部２５−２から出力されるシリアルデータ２５Ａ２の内容は、パターン生成部２５−１から出力されるアイドルパターン２５Ａ１となる。
【０２８５】
そして、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、パターン比較部２１−４から制御部２３−３に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力される。
【０２８６】
ここに、制御部２３−３は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２３Ａ３−１を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２３Ａ３−１が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０２８７】
また、この場合、制御部２３−３は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５を選択するようにセレクタ部２５−２を制御することになるので、セレクタ部２５−２から出力されるシリアルデータ２５Ａ２の内容は、復号化された受信シリアルデータ２１Ａ５となる。
【０２８８】
図２６は本発明のデータ通信装置の実施の第３形態の動作例を示すタイミングチャートであり、受信シリアルデータＲＤＡＴＡの通信符号がマンチェスタ符号である場合を例にしている。
【０２８９】
ここに、図２６Ａは受信クロックＲＣＬＯＣＫの信号波形、図２６Ｂは受信シリアルデータＲＤＡＴＡの信号波形、図２６Ｃは制御部２３−３から出力される通信符号指定信号２３Ａ３−１の内容、図２６Ｄはアイドルパターン選択信号ＡＰＳＬの内容、図２６Ｅは制御部２３−３から出力されるセレクタ部制御信号２３Ａ３−２の内容を示している。
【０２９０】
また、図２６Ｆはパターン生成部２５−１から出力されるアイドルパターン２５Ａ１の信号波形、図２６Ｇは復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５のビットのデータ値、図２６Ｈはセクレタ部２５−２の内部でシフトされた復号化された受信シリアルデータ２１Ａ５のビットのデータ値、図２６Ｉはセレクタ部２５−２から出力されるシリアルデータ２５Ａ２のビットのデータ値を示している。
【０２９１】
また、図２６Ｊはリタイミング部２１−７から出力される受信クロックＲＲＣＬＯＣＫの信号波形、図２６Ｋはリタイミング部２１−７から出力されるシリアルデータＲＲＤＡＴＡの信号波形を示している。
【０２９２】
即ち、この例では、受信シリアルデータＲＤＡＴＡの通信符号の検査が開始された後、パターン比較部２１−４から出力される符号比較一致信号２１Ａ４に基づいて通信符号指定信号２３Ａ３−１を出力するまでの間は、制御部２３−３はセレクタ部２５−２に対してパターン生成部２５−１から出力されるアイドルパターン２５Ａ１を選択することを指示することになるので、リタイミング部２１−７から出力されるシリアルデータＲＲＤＡＴＡの内容はパターン生成部２５−１から出力されるアイドルパターン２５Ａ１をリタイミングしたものとなる。
【０２９３】
なお、この例では、パターン生成部２５−１は、アイドルパターン選択信号ＡＰＳＬに基づいて、アイドルパターン２５Ａ１として、まず、論理「１」を連続して出力し、その後、フラグパターンを出力している。
【０２９４】
ここに、シフトレジスタ部２１−２からサンプル値パターン２１Ａ２としてフラグパターンのサンプル値パターンが出力されると、受信シリアルデータＲＤＡＴＡの通信符号はマンチェスタ符号であるから、サンプル値パターン２１Ａ２は比較パターン２１Ａ３（ＭＡＮ）と一致することになり、パターン比較部２１−４は、受信シリアルデータＲＤＡＴＡがマンチェスタ符号と比較一致したことを示す符号比較一致信号２１Ａ４を制御部２３−３に供給することになる。
【０２９５】
この結果、制御部２３−３は、マンチェスタ符号を指定する通信符号指定信号２３Ａ３−１を復号化部２１−５に供給すると共に、セレクタ部２５−２に対して復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５を選択することを指示する。
【０２９６】
この結果、リタイミング部２１−７から出力される受信シリアルデータＲＲＤＡＴＡの内容は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５をリタイミングしたものとなる。
【０２９７】
以上のように、本発明のデータ通信装置の実施の第３形態によれば、通信符号自動認識部２１−１を設け、通信符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）〜２１Ａ３（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０２９８】
また、パターン生成部２５−１を設けているので、受信シリアルデータＲＤＡＴＡの通信符号を自動認識して決定する前は、パターン生成部２５−１から出力される論理「１」又はフラグパターンからなるアイドルパターン２５Ａ１をリタイミング部２１−７から出力させることができる。
【０２９９】
更に、８ビットの可変シフトレジスタ２５−３を内蔵するセレクタ部２５−２を設けているので、パターン生成部２５−１から出力されているアイドルパターン２５Ａ１がフラグパターンである場合において、セレクタ部２５−２における選択をアイドルパターン２５Ａ１から復号化された受信シリアルデータ２１Ａ５に移行する場合に、パターン生成部２５−１から出力されているフラグパターンの途中から復号化された受信シリアルデータ２１Ａ５のフラグパターンが出力されないようにし、即ち、パターン生成部２５−１から出力されているフラグパターンの終了に続いて復号化された受信シリアルデータ２１Ａ５のフラグパターンが出力されるようにすることができ、データの連続性を確保することができる。
【０３００】
本発明のデータ通信装置の実施の第４形態・・図２７、図２８
図２７は本発明のデータ通信装置の実施の第４形態を示す回路図である。本発明のデータ通信装置の実施の第４形態は、図２３に示す本発明のデータ通信装置の実施の第２形態が設けるリタイミング部２１−７と回路構成の異なるリタイミング部２７−１を設けると共に、符号化部２７−２を設け、その他については、本発明のデータ通信装置の実施の第２形態と同様に構成したものである。
【０３０１】
ここに、リタイミング部２７−１は、受信クロックＲＣＬＯＣＫ及びセレクタ部２３−２から出力されるシリアルデータ２３Ａ２を入力し、このシリアルデータ２３Ａ２を半ビット値のシリアルデータ２７Ａ１にして符号化部２７−２に供給すると共に、符号化部２７−２から供給される符号化されたシリアルデータ２７Ａ２を入力し、受信クロックＲＣＬＯＣＫをリタイミングしてなる受信クロックＲＲＣＬＯＣＫ及び符号化部２７−２から供給されるシリアルデータ２７Ａ２をリタイミングしてなるシリアルデータＲＲＤＡＴＡを出力するものである。
【０３０２】
また、符号化部２７−２は、リタイミング部２７−１から供給されるシリアルデータ２７−１を符号化選択信号ＣＳＬが指示する通信符号に符号化し、この符号化してなるシリアルデータ２７Ａ２をリタイミング部２７−１に供給するものである。
【０３０３】
このように構成された本発明のデータ通信装置の実施の第４形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０３０４】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）との比較が行われる。
【０３０５】
ここに、制御部２３−３は、パターン比較部２１−４から出力される符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を指定する前は、パターン生成部２３−１から出力されるアイドルパターン２３Ａ１を選択するようにセレクタ部２３−２を制御することになるので、この段階では、セレクタ部２３−２から出力されるシリアルデータ２３Ａ２の内容は、パターン生成部２３−１から出力されるアイドルパターン２３Ａ１となり、リタイミング部２７−１から出力されるシリアルデータＲＤＡＴＡの内容は、アイドルパターン２３Ａ１を符号化選択信号ＣＳＬが指示する通信符号に符号化したものとなる。
【０３０６】
そして、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、パターン比較部２１−４から制御部２３−３に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力されることになる。
【０３０７】
ここに、制御部２３−３は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２３Ａ３−１を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２３Ａ３−１が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０３０８】
また、この場合、制御部２３−３は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５を選択するようにセレクタ部２３−２を制御することになるので、セレクタ部２３−２から出力されるシリアルデータ２３Ａ２の内容は、復号化された受信シリアルデータ２１Ａ５となり、リタイミング部２７−１から出力されるシリアルデータＲＲＤＡＴＡの内容は、復号化された受信シリアルデータ２１Ａ５を符号化選択信号ＣＳＬが指示する通信符号に符号化したものとなる。
【０３０９】
図２８は本発明のデータ通信装置の実施の第４形態の動作例を示すタイミングチャートであり、受信シリアルデータＲＤＡＴＡの通信符号がマンチェスタ符号である場合を例にしている。
【０３１０】
ここに、図２８Ａは受信クロックＲＣＬＯＣＫの信号波形、図２８Ｂは受信シリアルデータＲＤＡＴＡの信号波形、図２８Ｃは制御部２３−３から出力される通信符号指定信号２３Ａ３−１の内容、図２８Ｄは制御部２３−３から出力されるセレクタ部制御信号２３Ａ３−２の内容を示している。
【０３１１】
また、図２８Ｅはパターン生成部２３−１から出力されるアイドルパターン２３Ａ１の信号波形、図２８Ｆは復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５のビットのデータ値、図２８Ｇはセレクタ部２３−２から出力されるシリアルデータ２３Ａ２のビットのデータ値を示している。
【０３１２】
また、図２８Ｈは符号化選択信号ＣＳＬの内容、図２８Ｉはリタイミング部２７−１から符号化部２７−２に供給されるシリアルデータ２７Ａ１のビットのデータ値、図２８Ｊは符号化部２７−２からリタイミング部２７−１に供給される符号化されたシリアルデータ２７Ａ２のビットのデータ値を示している。
【０３１３】
また、図２８Ｋはリタイミング部２７−１から出力される受信クロックＲＲＣＬＯＣＫの信号波形、図２８Ｌはリタイミング部２７−１から出力されるシリアルデータＲＲＤＡＴＡの信号波形を示している。
【０３１４】
即ち、この例では、受信シリアルデータＲＤＡＴＡの通信符号の検査が開始された後、パターン比較部２１−４から出力される符号比較一致信号２１Ａ４に基づいて通信符号指定信号２３Ａ３−１を出力するまでの間、制御部２３−３は、セレクタ部２３−２に対してパターン生成部２３−１から出力されるアイドルパターン２３Ａ１を選択することを指示することになるので、リタイミング部２７−１から出力されるシリアルデータＲＲＤＡＴＡの内容は、パターン生成部２３−１から出力されるアイドルパターン２３Ａ１を符号化してなるシリアルデータ２７Ａ２をリタイミングしたものとなる。なお、この例では、ＦＭ１符号に符号化されている。
【０３１５】
そして、シフトレジスタ部２１−２からサンプル値パターン２１Ａ２としてフラグパターンのサンプル値パターンが出力されると、受信シリアルデータＲＤＡＴＡはマンチェスタ符号であるから、サンプル値パターン２１Ａ２は比較パターン２１Ａ３（ＭＡＮ）と一致することになり、パターン比較部２１−４は、比較一致した通信符号を示す符号比較一致信号２１Ａ４を制御部２３−３に供給することになる。
【０３１６】
この結果、制御部２３−３は、マンチェスタ符号を指定する通信符号指定信号２３Ａ３−１を復号化部２１−５に供給すると共に、セレクタ部２３−２に対して復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５を選択することを指示することになるので、リタイミング部２７−１から出力される受信シリアルデータＲＲＤＡＴＡの内容は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５をＦＭ１符号に符号化してリタイミングしたものとなる。
【０３１７】
以上のように、本発明のデータ通信装置の実施の第４形態によれば、通信符号自動認識部２１−１を設け、通信符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）〜２１Ａ３（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０３１８】
また、パターン生成部２３−１及び符号化部２７−２を設けているので、受信シリアルデータＲＤＡＴＡの通信符号を自動認識して決定する前は、パターン生成部２３−１から出力されるアイドルパターン２３Ａ１を符号化選択信号ＣＳＬが指示する通信符号に符号化したものをシリアルデータＲＲＤＡＴＡとして出力することができ、受信シリアルデータＲＤＡＴＡの通信符号を自動認識して決定した後は、復号化された受信シリアルデータ２１Ａ５を符号化選択信号ＣＳＬが指示する通信符号に符号化したものをシリアルデータＲＲＤＡＴＡとして出力することができる。
【０３１９】
本発明のデータ通信装置の実施の第５形態・・図２９、図３０
図２９は本発明のデータ通信装置の実施の第５形態を示す回路図である。本発明のデータ通信装置の実施の第５形態は、図２１に示す本発明のデータ通信装置の実施の第１形態が設ける制御部２１−６と回路構成の異なる制御部２９−１を設け、その他については、本発明のデータ通信装置の実施の第１形態と同様に構成したものである。
【０３２０】
ここに、制御部２９−１は、パターン比較部２１−４から出力される符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２９Ａ１を復号化部２１−５に供給して復号化部２１−５の復号化動作を制御すると共に、符号再検査指示信号ＲＴが与えられた場合には、指定した通信符号を解除するように構成されている。
【０３２１】
このように構成された本発明のデータ通信装置の実施の第５形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０３２２】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）との比較が行われる。
【０３２３】
そして、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、パターン比較部２１−４から制御部２３−３に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力されることになる。
【０３２４】
ここに、制御部２９−１は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２９Ａ１を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２９Ａ１が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０３２５】
そして、その後、制御部２９−１に符号再検査指示信号ＲＴが与えられると、制御部２９−１は、指定した通信符号を解除し、パターン比較部２１−４から新たに通信符号比較一致信号２１Ａ４が供給されるのを待つことになる。
【０３２６】
図３０は本発明のデータ通信装置の実施の第５形態の動作例を示すタイミングチャートであり、受信シリアルデータＲＤＡＴＡの通信符号がＦＭ１符号からＦＭ０符号に変化している場合を例にしている。
【０３２７】
ここに、図３０Ａは受信クロックＲＣＬＯＣＫの信号波形、図３０Ｂは受信シリアルデータＲＤＡＴＡの信号波形、図３０Ｃはシフトレジスタ部２１−２から直列出力される受信シリアルデータ２１Ａ１の信号波形を示している。
【０３２８】
また、図３０Ｄはシフトレジスタ部２９−２から並列出力されるサンプル値パターン２１Ａ２、図３０Ｅは比較パターン比較部２１−３から出力される比較パターン２１Ａ３（ＦＭ０Ｙ）、図３０Ｆは比較パターン比較部２１−３から出力される比較パターン２１Ａ３（ＦＭ１Ｙ）の一部を示している。
【０３２９】
また、図３０Ｇは通信符号比較一致信号２１Ａ４の内容、図３０Ｈは通信符号指定信号２９Ａ１の内容、図３０Ｉは復号化部２１−５から出力される受信シリアルデータ２１Ａ５のビットのデータ値、図３０Ｊは符号再検査指示信号ＲＴの信号波形を示している。
【０３３０】
また、図３０Ｋはリタイミング部２１−７から出力される受信クロックＲＲＣＬＯＣＫの信号波形、図３０Ｊはリタイミング部２１−７から出力される受信シリアルデータＲＲＤＡＴＡの信号波形を示している。
【０３３１】
即ち、この図３０は、符号再検査指示信号ＲＴが入力されるまでは、受信シリアルデータＲＤＡＴＡの通信符号はＦＭ１符号であると指定されており、復号化部２１−５は、ＦＭ１符号を指定する旨の通信符号指定信号２１Ａ４に基づいて復号化している状況を示している。
【０３３２】
そして、符号再検査指示信号ＲＴが入力されると、制御部２９−１は、ＦＭ１符号の指定を解除し、パターン比較部２１−４から新たに通信符号比較一致信号２１Ａ４が供給されるのを待つことになる。
【０３３３】
この例では、その後、受信シリアルデータＲＤＡＴＡはＦＭ０符号となり、フラグパターンが入力されているので、シフトレジスタ部２１−２からサンプル値パターン２１Ａ２としてフラグパターンのサンプル値パターンが出力されることになる。
【０３３４】
この結果、シフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２は、比較パターン２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）のいずれかと一致することになり（この例では、２１Ａ３（ＦＭ０Ｙ）に一致している）、パターン比較部２１−４は、受信シリアルデータＲＤＡＴＡがＦＭ０符号と一致したことを示す符号比較一致信号２１Ａ４を制御部２９−１に供給する。
【０３３５】
この結果、制御部２９−１は、ＦＭ０符号を指定する通信符号指定信号２９Ａ１を復号化部２１−５に供給することになり、リタイミング部２１−７から出力されるシリアルデータＲＲＤＡＴＡの内容は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５をリタイミングしたものとなる。
【０３３６】
以上のように、本発明のデータ通信装置の実施の第５形態によれば、通信符号自動認識部２１−１を設け、通信符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）〜２１Ａ３（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０３３７】
また、制御部として、符号再検査指示信号ＲＴが与えられた場合には、指定した通信符号を解除するように構成された制御部２９−１を設けているので、任意に通信符号の再検査を行うことができる。
【０３３８】
本発明のデータ通信装置の実施の第６形態・・図３１、図３２
図３１は本発明のデータ通信装置の実施の第６形態を示す回路図である。本発明のデータ通信装置の実施の第６形態は、ステート部３１−１を設け、その他については、図２９に示す本発明のデータ通信装置の実施の第５形態と同様に構成したものである。
【０３３９】
ここに、ステート部３１−１は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５からフレームの終了を認識して、符号再検査指示信号ＲＴを制御部２９−１に供給するものである。
【０３４０】
このように構成された本発明のデータ通信装置の実施の第６形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０３４１】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）との比較が行われる。
【０３４２】
そして、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、パターン比較部２１−４から制御部２９−１に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力されることになる。
【０３４３】
ここに、制御部２９−１は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２９Ａ１を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２９Ａ１が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０３４４】
そして、フレームの受信が終了すると、ステート部３１−１は、フレームの終了を認識して制御部２９−１に符号再検査指示信号ＲＴを供給し、この結果、制御部２９−１は、指定した通信符号を解除し、パターン比較部２１−４から新たに通信符号比較一致信号２１Ａ４が供給されるのを待つことになる。
【０３４５】
図３２は本発明のデータ通信装置の実施の第６形態の動作例を示すタイミングチャートであり、受信シリアルデータＲＤＡＴＡの通信符号がＦＭ１符号からＦＭ０符号に変化している場合を例にしている。
【０３４６】
ここに、図３２Ａは受信クロックＲＣＬＯＣＫの信号波形、図３２Ｂは受信シリアルデータＲＤＡＴＡの信号波形、図３２Ｃはシフトレジスタ部２１−２から直列出力される受信シリアルデータ２１Ａ１の信号波形を示している。
【０３４７】
また、図３２Ｄはシフトレジスタ部２１−２から並列出力されるサンプル値パターン２１Ａ２、図３２Ｅは比較パターン記憶部２１Ａ３から出力される比較パターン２１Ａ３（ＦＭ０Ｙ）、図３２Ｆは比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＦＭ１Ｙ）の一部を示している。
【０３４８】
また、図３２Ｇはパターン比較部２１−４から出力される符号比較一致信号２１Ａ４の内容、図３２Ｈは制御部２９−１から出力される通信符号指定信号２９Ａ１の内容、図３２Ｉは復号化部２１−５から出力される受信シリアルデータ２１Ａ５のビットのデータ値、図３２Ｊはステート部３１−１から出力される符号再検査指示信号ＲＴの信号波形を示している。
【０３４９】
また、図３２Ｋはリタイミング部２１−７から出力される受信クロックＲＲＣＬＯＣＫの信号波形、図３２Ｌはリタイミング部２１−７から出力される受信シリアルデータＲＲＤＡＴＡの信号波形を示している。
【０３５０】
即ち、この図３２は、ステート部３１−１から符号再検査指示信号ＲＴが出力されるまでは、受信シリアルデータＲＤＡＴＡの通信符号はＦＭ１符号であると指定されており、復号化部２１−５は、ＦＭ１符号を指定する通信符号指定信号２９Ａ１に基づいて復号化している状況を示している。
【０３５１】
そして、ＦＭ１符号で受信している受信シリアルデータＲＤＡＴＡのフレームの終了となると、ステート部３１−１は、符号再検査指示信号ＲＴを制御部２９−１に供給し、制御部２９−１は、ＦＭ１符号の指定を解除し、パターン比較部２１−４から新たに通信符号比較一致信号２１Ａ４が供給されるのを待つ状態となる。
【０３５２】
この例では、その後、受信シリアルデータＲＤＡＴＡはＦＭ０符号となり、フラグパターンが入力されているので、シフトレジスタ部２１−２からサンプル値パターン２１Ａ２としてフラグパターンのサンプル値パターンが出力されることになる。
【０３５３】
この結果、シフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２は、比較パターン２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）のいずれかと一致することになり（この例では、２１Ａ３（ＦＭ０Ｙ）に一致している）、パターン比較部２１−４は、受信シリアルデータＲＤＡＴＡがＦＭ０符号と一致したことを示す符号比較一致信号２１Ａ４を制御部２９−１に供給することになる。
【０３５４】
この結果、制御部２９−１は、ＦＭ０符号を指定する通信符号指定信号２９Ａ１を復号化部２１−５に供給し、リタイミング部２１−７から出力される受信シリアルデータＲＲＤＡＴＡの内容は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５をリタイミングしたものとなる。
【０３５５】
以上のように、本発明のデータ通信装置の実施の第６形態によれば、通信符号自動認識部２１−１を設け、通信符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）〜２１Ａ３（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０３５６】
また、ステート部３１−１を設け、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５からフレームの終了を認識し、符号再検査指示信号ＲＴを制御部２９−１に供給するようにしているので、フレームを受信するごとに、通信符号の再検査を行うことができる。
【０３５７】
本発明のデータ通信装置の実施の第７形態・・図３３、図３４
図３３は本発明のデータ通信装置の実施の第７形態を示す回路図である。本発明のデータ通信装置の実施の第７形態は、アボートパターン検出部３３−１を設け、その他については、図２９に示す本発明のデータ通信装置の実施の第５形態と同様に構成したものである。
【０３５８】
ここに、アボートパターン検出部３３−１は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５からアボートパターンを検出し、アボートパターンを検出した場合には、符号再検査指示信号ＲＴを制御部２９−１に供給するものである。
【０３５９】
このように構成された本発明のデータ通信装置の実施の第７形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０３６０】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）との比較が行われる。
【０３６１】
そして、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、パターン比較部２１−４から制御部２９−１に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力されることになる。
【０３６２】
ここに、制御部２９−１は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２９Ａ１を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２９Ａ１が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０３６３】
そして、その後、アボートパターン検出部３３−１においてアボートパターンが検出されると、アボートパターン検出部３３−１は、制御部２９−１に符号再検査指示信号ＲＴを供給し、この結果、制御部２９−１は、指定した通信符号を解除し、パターン比較部２１−４から新たに符号比較一致信号２１Ａ４が供給されるのを待つことになる。
【０３６４】
図３４は本発明のデータ通信装置の実施の第７形態の動作例を示すタイミングチャートであり、符号化されている受信シリアルデータの通信符号がＦＭ１符号からＦＭ０符号に変化している場合を例にしている。
【０３６５】
ここに、図３４Ａは受信クロックＲＣＬＯＣＫの信号波形、図３４Ｂは受信シリアルデータＲＤＡＴＡの信号波形、図３２Ｃはシフトレジスタ部２１−２から直列出力される受信シリアルデータ２１Ａ１の信号波形を示している。
【０３６６】
また、図３４Ｄはシフトレジスタ部２１−２から並列出力されるサンプル値パターン２１Ａ２、図３４Ｅは比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＦＭ０Ｙ）、図３４Ｆは比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＦＭ１Ｙ）の一部を示している。
【０３６７】
また、図３４Ｇはパターン比較部２１−４から出力される符号比較一致信号２１Ａ４の内容、図３４Ｈは制御部２９−１から出力される通信符号指定信号２９Ａ１の内容、図３４Ｉは復号化部２１−５から出力される受信シリアルデータ２１Ａ５のビットのデータ値、図３４Ｊはアボートパターン検出部３３−１から出力される符号再検査指示信号ＲＴの信号波形を示している。
【０３６８】
また、図３４Ｋはリタイミング部２１−７から出力される受信クロックＲＲＣＬＯＣＫの信号波形、図３４Ｊはリタイミング部２１−７から出力される受信シリアルデータＲＲＤＡＴＡの信号波形を示している。
【０３６９】
即ち、この図３４は、アボートパターン検出部３３−１から符号再検査指示信号ＲＴが出力されるまでは、受信シリアルデータＲＤＡＴＡの通信符号はＦＭ１符号であると指定されており、復号化部２１−５は、ＦＭ１符号を指定する通信符号指定信号２９Ａ１に基づいて復号化している状況を示している。
【０３７０】
そして、ＦＭ１符号の受信シリアルデータＲＤＡＴＡは、データ値として論理「１」を８ビット連続させているので、これがアボートパターンとして検出され、アボートパターン検出部３３−１は、符号再検査指示信号ＲＴを出力し、制御部２９−１は、ＦＭ１符号の指定を解除し、パターン比較部２１−４から新たに符号比較一致信号２１Ａ４が供給されるのを待つことになる。
【０３７１】
この例では、その後、受信シリアルデータＲＤＡＴＡはＦＭ０符号となり、フラグパターンが入力されているので、シフトレジスタ部２１−２からサンプル値パターン２１Ａ２としてフラグパターンのサンプル値パターンが出力されることになる。
【０３７２】
この結果、シフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２は、比較パターン２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）のいずれかと一致することになり（この例では、２１Ａ３（ＦＭ０Ｙ）に一致している）、パターン比較部２１−４は、受信シリアルデータＲＤＡＴＡがＦＭ０符号と一致したことを示す符号比較一致信号２１Ａ４を制御部２９−１に供給することになる。
【０３７３】
この結果、制御部２９−１は、ＦＭ０符号を指定する通信符号指定信号２９Ａ１を復号化部２１−５に供給し、リタイミング部２１−７から出力される受信シリアルデータＲＲＤＡＴＡの内容は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５をリタイミングしたものとなる。
【０３７４】
以上のように、本発明のデータ通信装置の実施の第７形態によれば、通信符号自動認識部２１−１を設け、通信符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）〜２１Ａ３（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０３７５】
また、アボートパターン検出部３３−１を設け、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５からアボートパターンを検出した場合には、アボートパターン検出部３３−１から符号再検査指示信号ＲＴを制御部２９−１に供給するようにしているので、アボートパターンを検出した場合には、通信符号の再検査を行うことができる。
【０３７６】
本発明のデータ通信装置の実施の第８形態・・図３５、図３６
図３５は本発明のデータ通信装置の実施の第８形態を示す回路図である。本発明のデータ通信装置の実施の第８形態は、図２１に示す本発明のデータ通信装置の実施の第１形態が設ける通信符号自動認識部２１−１と回路構成の異なる通信符号自動認識部３５−１を設け、その他については、本発明のデータ通信装置の実施の第１形態と同様に構成したものである。
【０３７７】
ここに、通信符号自動認識部３５−１は、通信符号自動認識部２１−１が設ける比較パターン記憶部２１−３と回路構成の異なる比較パターン記憶部３５−２を設けると共に、リード／ライト制御部３５−３を設け、その他については、通信符号自動認識部２１−１と同様に構成したものである。
【０３７８】
比較パターン記憶部３５−２は、書換え可能とされた比較パターン記憶部であり、シフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２と比較すべき通信符号自動認識用の比較パターン３５Ａ２及び比較パターン自身の符号を宣言する符号宣言データを記憶するものである。
【０３７９】
また、リード／ライト制御部３５−３は、比較パターン記憶部３５−２に対する比較パターン３５Ａ２のリード／ライトを制御するものであり、３５Ａ３−１は比較パターン３５Ａ２を格納するアドレスを指定するアドレス信号、３５Ａ３−２は比較パターン３５Ａ２を表示するデータ信号、３５Ａ３−３はリード／ライト制御信号である。
【０３８０】
ここに、図３６は比較パターン記憶部３５−３のメモリマップ例を示す図であり、マスクビットはパターン比較の可、不可を示すビットであり、論理「０」の場合にはパターン比較可、論理「１」の場合はパターン比較不可とするものであるが、この例では、この比較パターン記憶部３５−２には、表１に示す比較パターンＡ１〜Ａ８や表２に示す比較パターンＢ１〜Ｂ８が記憶されることになる。
【０３８１】
このように構成された本発明のデータ通信装置の実施の第８形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０３８２】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部３５−２から出力される比較パターン３５Ａ２との比較が行われる。
【０３８３】
そして、サンプル値パターン２１Ａ２が比較パターン３５Ａ２に含まれる通信符号自動認識用の比較パターンのいずれかと一致すると、パターン比較部２１−４から制御部２１−６に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力される。
【０３８４】
ここに、制御部２１−６は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２１Ａ６を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２１Ａ６が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０３８５】
以上のように、本発明のデータ通信装置の実施の第８形態によれば、書き換え可能な比較パターン記憶部３５−２を有してなる通信符号自動認識部３５−１を設けているので、通信符号自動認識用の比較パターンを任意に設定し、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合又はキャラクタ同期方式によるものである場合において、たとえば、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して決定することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０３８６】
本発明のデータ通信装置の実施の第９形態・・図３７、図３８
図３７は本発明のデータ通信装置の実施の第９形態を示す回路図である。本発明のデータ通信装置の実施の第９形態は、図２１に示す本発明のデータ通信装置の実施の第１形態が設ける通信符号自動認識部２１−１と回路構成の異なる通信符号自動認識部３７−１を設け、その他については、本発明のデータ通信装置の実施の第１形態と同様に構成したものである。
【０３８７】
ここに、通信符号自動認識部３７−１は、通信符号自動認識部２１−１が設ける比較パターン記憶部２１−３及びパターン比較部２１−４と回路構成の異なる比較パターン記憶部３７−２及びパターン比較部３７−４を設けると共に、比較パターン記憶部３７−２に対する記憶パターン３７Ａ２のリード／ライトを制御するリード／ライト制御部３７−３を設け、その他については、通信符号自動認識部２１−１と同様に構成したものである。
【０３８８】
比較パターン記憶部３７−２は、書換え可能な比較パターン記憶部であり、シフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２と比較すべき通信符号自動認識用の比較パターン及び比較パターン自身の符号を宣言する符号宣言データからなるデータ３７Ａ２を記憶するものである。
【０３８９】
また、リード／ライト制御部３７−３は、比較パターン記憶部３７−２に対する記憶パターン及び符号宣言データからなるデータ３７Ａ２のリード／ライトを制御するものであり、３７Ａ３−１は比較パターン及び符号宣言データからなるデータ３７Ａ２を格納するアドレスを指定するアドレス信号、３７Ａ３−２は記憶パターン及び符号宣言データを表示するデータ信号、３７Ａ３−３はリード／ライト制御信号である。
【０３９０】
ここに、図３８は比較パターン記憶部３７−２のメモリマップ例を示す図であり、この例では、比較パターン記憶部３７−２には、表１に示す比較パターンＡ１〜Ａ８や表２に示す比較パターンＢ１〜Ｂ８が記憶されることになる。
【０３９１】
また、パターン比較部３７−４は、シフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２と、比較パターン記憶部３７−２から出力される比較パターンとを比較し、サンプル値パターン２１Ａ２が比較パターン記憶部３７−２から出力される比較パターンのいずれかと一致すると、比較一致した比較パターンの符号宣言データを符号比較一致信号３７Ａ４−１として制御部２１−６に供給すると共に、パターン比較中は、リード／ライト制御部３７−２に対して書き込み不可信号３７Ａ４−２を与え、書き込み指示があった場合においても、比較パターン記憶部３７−２に対する比較パターンの書き込みを禁止するように動作するものである。
【０３９２】
このように構成された本発明のデータ通信装置の実施の第９形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部３７−４に対して並列出力する。
【０３９３】
そして、パターン比較部３７−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部３７−２から出力される比較パターンとの比較が行われ、サンプル値パターン２１Ａ２が比較パターン記憶部３７−２から出力される比較パターンのいずれかと一致すると、パターン比較部３７−４から制御部２１−６に対して、比較一致した比較パターンの符号宣言データが符号比較一致信号３７Ａ４−１として出力される。
【０３９４】
ここに、制御部２１−６は、符号比較一致信号３７Ａ４−１に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２１Ａ６を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２１Ａ６が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０３９５】
このように、本発明のデータ通信装置の実施の第９形態によれば、書き換え可能な比較パターン記憶部３７−２を有してなる通信符号自動認識部３７−１を設けているので、通信符号自動認識用の比較パターンを任意に設定し、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合又はキャラクタ同期方式によるものである場合において、たとえば、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して決定することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができると共に、符号宣言データを符号比較一致信号３７Ａ４−１として使用することができる。
【０３９６】
本発明のデータ通信装置の実施の第１０形態・・図３９、図４０
図３９は本発明のデータ通信装置の実施の第１０形態を示す回路図である。本発明のデータ通信装置の実施の第１０形態は、解除パターン記憶部３９−１と、リード／ライト制御部３９−２と、解除パターン検出部３９−３とを設け、その他については、図２９に示す本発明のデータ通信装置の実施の第５形態と同様に構成したものである。
【０３９７】
ここに、解除パターン記憶部３９−１は、制御部２９−１が指定した通信符号を解除するための解除パターン３９Ａ１を書き換え可能に記憶するものであり、リード／ライト制御部３９−２は、解除パターン記憶部３９−１に対する解除パターン３９Ａ１のリード／ライトを制御するものである。
【０３９８】
なお、３９Ａ２−１は解除パターン３９Ａ１を格納するアドレスを指定するアドレス信号、３９Ａ２−２は解除パターン３９Ａ１を表示するデータ信号、３９Ａ２−３はリード／ライト制御信号である。
【０３９９】
また、解除パターン検出部３９−３は、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５と、解除パターン記憶部３９−１が記憶する解除パターン３９Ａ１とを比較して、復号化された受信シリアルデータ２１Ａ５から解除パターンを検出した場合には、符号再検査指示信号ＲＴを制御部２９−１に供給するものである。
【０４００】
なお、この解除パターン検出部３９−３は、解除パターン検出中は、リード／ライト制御部３９−２に対して書き込み不可信号３９Ａ３を与え、書き込み指示があった場合においても、解除パターン記憶部３９−１に対する比較パターンの書き込みを禁止するように動作する。
【０４０１】
ここに、図４０は解除パターン記憶部３９−１のメモリマップ例を示す図であり、マスクビットは比較の可、不可を示すビットであり、論理「０」の場合には比較可、論理「１」の場合は比較不可とするものである。
【０４０２】
このように構成された本発明のデータ通信装置の実施の第１０形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０４０３】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）との比較が行われる。
【０４０４】
そして、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、パターン比較部２１−４から制御部２９−１に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力されることになる。
【０４０５】
ここに、制御部２９−１は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２９Ａ１を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２９Ａ１が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０４０６】
そして、その後、解除パターン検出部３９−３において解除パターンが検出されると、解除パターン検出部３９−３は、制御部２９−１に対して符号再検査指示信号ＲＴを供給し、制御部２９−１は、指定した通信符号を解除し、パターン比較部２１−４から新たに符号比較一致信号２１Ａ４が供給されるのを待つことになる。
【０４０７】
以上のように、本発明のデータ通信装置の実施の第１０形態によれば、通信符号自動認識部２１−１を設け、通信符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）〜２１Ａ３（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０４０８】
また、解除パターン検出部３９−３を設け、復号化部２１−５から出力される復号化された受信シリアルデータ２１Ａ５から解除パターンを検出した場合には、解除パターン検出部３９−３から符号再検査指示信号ＲＴを制御部２９−１に供給するようにしているので、解除パターンを検出した場合には、通信符号の再検査を行うことができる。
【０４０９】
本発明のデータ通信装置の実施の第１１形態・・図４１、図４２
図４１は本発明のデータ通信装置の実施の第１１形態を示す回路図である。本発明のデータ通信装置の実施の第１１形態は、図２９に示す本発明のデータ通信装置の実施の第５形態が設ける通信符号自動認識部２１−１と回路構成の異なる通信符号自動認識部４１−１を設け、その他については、本発明のデータ通信装置の実施の第５形態と同様に構成したものである。
【０４１０】
ここに、通信符号自動認識部４１−１は、通信符号自動認識部２１−１が設ける比較パターン記憶部２１−３及びパターン比較部２１−４と回路構成の異なる比較パターン記憶部４１−２及びパターン比較部４１−４を設けると共に、リード／ライト制御部４１−３を設け、その他については、通信符号自動認識部２１−１と同様に構成したものである。
【０４１１】
比較パターン記憶部４１−２は、書換え可能な比較パターン記憶部であり、シフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２と比較すべき通信符号自動認識用の比較パターン、比較パターン自身の符号を宣言する符号宣言データ、制御部２９−１が指定した通信符号を解除するための解除パターン及び解除パターン自身の符号宣言データを記憶させるものである。
【０４１２】
なお、４１Ａ２は、比較パターン記憶部４１−２から出力される比較すべき通信符号自動認識用の比較パターン、比較パターン自身の符号を宣言する符号宣言データ、解除パターン及び解除パターン自身の符号宣言データを示している。
【０４１３】
また、リード／ライト制御部４１−３は、比較パターン記憶部４１−２に対する通信符号自動認識用の記憶パターン、比較パターン自身の符号宣言データ、解除パターン及び解除パターン自身の符号宣言データのリード／ライトを制御するものである。
【０４１４】
なお、４１Ａ３−１は通信符号自動認識用の記憶パターン、記憶パターン自身の符号宣言データ、解除パターン及び解除パターン自身の符号宣言データを格納するアドレスを指定するアドレス信号、４１Ａ３−２は通信符号自動認識用の記憶パターン、記憶パターン自身の符号宣言データ、解除パターン及び解除パターン自身の符号宣言データを表示するデータ信号、４１Ａ３−３はリード／ライト制御信号である。
【０４１５】
ここに、図４２は比較パターン記憶部４１−２のメモリマップ例を示す図であり、この例では、比較パターン記憶部４１−２には、表１に示す比較パターンＡ１〜Ａ８や、表２に示す比較パターンＢ１〜Ｂ８や、任意の解除パターンが記憶されることになる。
【０４１６】
また、パターン比較部４１−４は、シフトレジスタ部２１−２から出力されるサンプル値パターン２１Ａ２と、比較パターン記憶部４１−２から出力される通信符号自動認識用の比較パターンとを比較し、サンプル値パターン２１Ａ２が比較パターン記憶部４１−２から出力される通信符号自動認識用の比較パターンのいずれかと一致すると、比較一致した比較パターンの符号宣言データを符号比較一致信号４１Ａ４−１として制御部２９−１に供給すると共に、サンプル値パターン２１Ａ２と、比較パターン記憶部４１−２から出力される解除パターンとを比較し、サンプル値パターン２１Ａ２が比較パターン記憶部４１−２から出力される解除パターンのいずれかと一致すると、符号再検査指示信号ＲＴを制御部２９−１に供給するものである。
【０４１７】
なお、パターン比較部４１−４は、パターン比較中は、リード／ライト制御部４１−３に対して書き込み不可信号４１Ａ４−２を与え、書き込み指示があった場合においても、比較パターン記憶部４１−２に対する比較パターンの書き込みを禁止するようにも動作するものである。
【０４１８】
このように構成された本発明のデータ通信装置の実施の第１１形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部４１−４に対して並列出力する。
【０４１９】
そして、パターン比較部４１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部４１−２から出力される通信符号自動認識用の比較パターン及び解除パターンとの比較が行われる。
【０４２０】
そして、サンプル値パターン２１Ａ２が通信符号自動認識用の比較パターンのいずれかと一致すると、パターン比較部４１−４から制御部２９−１に対して、一致した比較パターンの符号宣言データが符号比較一致信号４１Ａ４−１として出力されることになる。
【０４２１】
ここに、制御部２９−１は、符号比較一致信号４１Ａ４−１に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２９Ａ１を復号化部２１−５に供給し、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２９Ａ１が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０４２２】
そして、その後、サンプル値パターン２１Ａ２が解除パターンのいずれかと一致すると、パターン比較部４１−４から制御部２９−１に対して、符号再検査指示信号ＲＴが出力され、制御部２９−１は、指定した通信符号を解除し、パターン比較部４１−４から新たに符号比較一致信号４１Ａ４−１が供給されるのを待つことになる。
【０４２３】
以上のように、本発明のデータ通信装置の実施の第１１形態によれば、書き換え可能な比較パターン記憶部４１−２を設け、比較パターン記憶部４１−２に通信符号自動認識用の比較パターン及び解除パターンを記憶させるようにしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合又はキャラクタ同期方式によるものである場合には、たとえば、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して決定することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができると共に、パターン比較部４１−４において解除パターンを検出した場合には、通信符号の再検査を行うことができる。
【０４２４】
本発明のデータ通信装置の実施の第１２形態・・図４３
図４３は本発明のデータ通信装置の実施の第１２形態を示す回路図である。本発明のデータ通信装置の実施の第１２形態は、符号化部４３−１及びリタイミング部４３−２を設け、その他については、図２１に示す本発明のデータ通信装置の実施の第１形態と同様に構成したものである。
【０４２５】
ここに、符号化部４３−１は、符号化されていない送信シリアルデータＴＤＡＴＡを制御部２１−６から供給される通信符号指定信号２１Ａ６が指定する通信符号に符号化するものである。
【０４２６】
また、リタイミング部４３−２は、送信クロックＴＣＬＯＣＫ及び符号化部４３−１から出力される符号化された送信シリアルデータ４３Ａ１を入力し、これら送信クロックＴＣＬＯＣＫ及び符号化された送信シリアルデータ４３Ａ１をリタイミングしてなる送信クロックＴＴＣＬＯＣＫ及び符号化された送信シリアルデータＴＴＤＡＴＡを出力するものである。
【０４２７】
このように構成された本発明のデータ通信装置の実施の第１２形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部２１−２に入力されると、シフトレジスタ部２１−２は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン２１Ａ２をパターン比較部２１−４に対して並列出力する。
【０４２８】
そして、パターン比較部２１−４においては、サンプル値パターン２１Ａ２と、比較パターン記憶部２１−３から出力される比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）との比較が行われる。
【０４２９】
そして、サンプル値パターン２１Ａ２が比較パターン２１Ａ３（ＮＲＺ）、２１Ａ３（ＮＲＺＩＸ）、２１Ａ３（ＮＲＺＩＹ）、２１Ａ３（ＦＭ０Ｘ）、２１Ａ３（ＦＭ０Ｙ）、２１Ａ３（ＦＭ１Ｘ）、２１Ａ３（ＦＭ１Ｙ）、２１Ａ３（ＭＡＮ）のいずれかと一致すると、パターン比較部２１−４から制御部２１−６に対して、比較一致した通信符号を示す符号比較一致信号２１Ａ４が出力されることになる。
【０４３０】
ここに、制御部２１−６は、符号比較一致信号２１Ａ４に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号２１Ａ６を復号化部２１−５及び符号化部４３−１に供給する。
【０４３１】
この結果、復号化部２１−５は、シフトレジスタ部２１−２から出力される受信シリアルデータ２１Ａ１を通信符号指定信号２１Ａ６が指定する通信符号のシリアルデータとして取り扱い復号化し、符号化部４３−１は、送信シリアルデータＴＤＡＴＡを通信符号指定信号２１Ａ６が指定する通信符号のシリアルデータに符号化することになる。
【０４３２】
以上のように、本発明のデータ通信装置の実施の第１２形態によれば、通信符号自動認識部２１−１を設け、通信符号自動認識用の比較パターン２１Ａ３（ＮＲＺ）〜２１Ａ３（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化すると共に、自動認識した通信符号に送信シリアルデータＴＤＡＴＡを符号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０４３３】
本発明のデータ通信装置の実施の第１３形態・・図４４〜図８７
図４４は、本発明のデータ通信装置の実施の第１３形態を示す回路図である。図４４中、ＲＥＳＥＴはリセット信号、４４−１、４４−２は受信クロック信号ＲＣＬＯＣＫ用のバッファ回路をなすインバータである。
【０４３４】
また、４４−３は受信シリアルデータＲＤＡＴＡの通信符号を自動認識する通信符号自動認識部であり、この通信符号自動認識部４４−３においては、図１に示すステップＳ１−１、Ｓ１−２が実行される。
【０４３５】
この通信符号自動認識部４４−３において、４４−４は受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしてなる受信シリアルデータ４４Ａ３を直列出力すると共に、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン４４Ａ４を並列出力するシフトレジスタ部である。
【０４３６】
また、４４−５はシフトレジスタ部４４−４から出力されるサンプル値パターン４４Ａ４と比較すべき通信符号自動認識用の比較パターン４４Ａ５を記憶する比較パターン記憶部である。
【０４３７】
この例では、比較パターン記憶部４４−５は、比較パターン４４Ａ５として、ＮＲＺ符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）、４４Ａ５（ＮＲＺＩＹ）、ＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）、４４Ａ５（ＦＭ０Ｙ）、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）、４４Ａ５（ＦＭ１Ｙ）、マンチェスタ符号自動認識用の比較パターン４４Ａ５（ＭＡＮ）を記憶している。
【０４３８】
また、これら比較パターン４４Ａ５（ＮＲＺ）、４４Ａ５（ＮＲＺＩＸ）、４４Ａ５（ＮＲＺＩＹ）、４４Ａ５（ＦＭ０Ｘ）、４４Ａ５（ＦＭ０Ｙ）、４４Ａ５（ＦＭ１Ｘ）、４４Ａ５（ＦＭ１Ｙ）、４４Ａ５（ＭＡＮ）は、それぞれ、表１に示す比較パターンＡ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７、Ａ８と同一内容のパターンとされている。
【０４３９】
また、４４−６はシフトレジスタ部４４−４から出力されるサンプル値パターン４４Ａ４と、比較パターン記憶部４４−５から出力される比較パターン４４Ａ５（ＮＲＺ）、４４Ａ５（ＮＲＺＩＸ）、４４Ａ５（ＮＲＺＩＹ）、４４Ａ５（ＦＭ０Ｘ）、４４Ａ５（ＦＭ０Ｙ）、４４Ａ５（ＦＭ１Ｘ）、４４Ａ５（ＦＭ１Ｙ）、４４Ａ５（ＭＡＮ）とを比較し、サンプル値パターン４４Ａ４が比較パターン４４Ａ５（ＮＲＺ）、４４Ａ５（ＮＲＺＩＸ）、４４Ａ５（ＮＲＺＩＹ）、４４Ａ５（ＦＭ０Ｘ）、４４Ａ５（ＦＭ０Ｙ）、４４Ａ５（ＦＭ１Ｘ）、４４Ａ５（ＦＭ１Ｙ）、４４Ａ５（ＭＡＮ）のいずれかと一致すると、比較一致した通信符号を示す符号比較一致信号４４Ａ６を出力するパターン比較部である。
【０４４０】
また、４４−７は外部から供給されるアイドルパターン選択信号ＡＰＳＬに制御されて、アイドルパターン４４Ａ７として、論理「１」又はフラグパターンを選択的に生成するパターン生成部である。
【０４４１】
また、４４−８はシフトレジスタ部４４−４から出力される受信シリアルデータ４４Ａ３を後述する制御部から供給される通信符号指定信号４４Ａ１１−１が指定する通信符号のシリアルデータとして取り扱い復号化する復号化部である。
【０４４２】
また、４４−９はパターン生成部４４−７から出力されるアイドルパターン４４Ａ７又は復号化部４４−８から出力される復号化された受信シリアルデータ４４Ａ８を選択して出力するセレクタ部である。
【０４４３】
また、このセレクタ部４４−９は、内部に、８ビットの可変シフトレジスタ４４−１０を設けており、パターン生成部４４−７から出力されるアイドルパターン４４Ａ７を選択している場合において、アイドルパターン４４Ａ７がフラグパターンである場合には、フラグパターンの先頭の「０」を監視し、フラグパターンごとにビット数を７から０に向けてカウントダウンし、選択をアイドルパターン４４Ａ７から復号化された受信シリアルデータ４４Ａ８に移行する場合には、復号化された受信シリアルデータ４４Ａ８をフラグパターンのカウント値分だけ可変シフトレジスタ４４−１０を通過させるように動作するものである。
【０４４４】
これは、パターン生成部４４−７から出力されているアイドルパターン４４Ａ７がフラグパターンである場合において、セレクタ部４４−９における選択をパターン生成部４４−７から出力されているアイドルパターン４４Ａ７から復号化された受信シリアルデータ４４Ａ８に移行する場合に、パターン生成部４４−７から出力されているフラグパターンの途中から復号化部４４−８から出力される復号化された受信シリアルデータ４４Ａ８のフラグパターンが出力しないようにし、即ち、パターン生成部４４−７から出力されているフラグパターンの終了に続いて復号化された受信シリアルデータ４４Ａ８のフラグパターンを出力するようにし、データの連続性を確保するものである。
【０４４５】
また、４４−１１はパターン比較部４４−６から出力される符号比較一致信号４４Ａ６に基づいて受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号４４Ａ１１−１を復号化部４４−８に供給して復号化部４４−８の復号化動作を制御すると共に、セレクタ部４４−９に対してセレクタ部制御信号４４Ａ１１−２を供給してセレクタ部４４−９の選択動作を制御するものである。
【０４４６】
また、４４−１２はリタイミング部であり、このリタイミング部４４−１２は、受信クロックＲＣＬＯＣＫ及びセレクタ部４４−９から出力されるシリアルデータ４４Ａ９を入力し、これら受信クロックＲＣＬＯＣＫ及びシリアルデータ４４Ａ９をリタイミングしてなる受信クロックＲＲＣＬＯＣＫ及びシリアルデータＲＲＤＡＴＡを出力するものである。
【０４４７】
ここに、図４５は図４４に示すシフトレジスタ部４４−４の構成を示す回路図である。図４５中、４５−３Ａは受信シリアルデータＲＤＡＴＡの各ビットの信号値の前半値からなる前半値シリアルデータＲＤＡＴＡ−Ａをシフトする９ビット構成のシフトレジスタであり、４５−４Ａ〜４５−１２Ａはシフトレジスタ４５−３Ａを構成する１ビット構成のレジスタである。
【０４４８】
また、４５−３Ｂは受信シリアルデータＲＤＡＴＡの各ビットの信号値の後半値からなる後半値シリアルデータＲＤＡＴＡ−Ｂをシフトする９ビット構成のシフトレジスタであり、４５−４Ｂ〜４５−１２Ｂはシフトレジスタ４５−３Ｂを構成する１ビット構成のレジスタである。
【０４４９】
また、Ｄ０Ａ〜Ｄ８Ａはレジスタ４５−４Ａ〜４５−１２Ａから出力される受信シリアルデータＲＤＡＴＡのビットの信号値の前半値のサンプル値、Ｄ０Ｂ〜Ｄ８Ｂはレジスタ４５−４Ｂ〜４５−１２Ｂから出力される受信シリアルデータＲＤＡＴＡのビットの信号値の後半値のサンプル値であり、これら受信シリアルデータＲＤＡＴＡのビットの信号値の前半値のサンプル値Ｄ０Ａ〜Ｄ８Ａと、後半値のサンプル値Ｄ０Ｂ〜Ｄ８Ｂとで、サンプル値パターン４４Ａ４が構成されている。
【０４５０】
図４６はレジスタ４５−４Ａ、４５−４Ｂの構成を示す回路図である。図４６中、４６−１Ａ、４６−１ＢはＤフリップフロップ回路、４６−２Ａ、４６−３Ａ、４６−２Ｂ、４６−３Ｂはバッファ回路を構成するインバータである。
【０４５１】
なお、Ｄフリップフロップ回路４６−１Ａ、４６−１Ｂは、リセット（Ｒ）入力付きのＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０４５２】
また、図４７はレジスタ４５−（ｉ＋４）Ａ、４５−（ｉ＋４）Ｂ（但し、１＝１、２・・・８）の構成を示す回路図である。図４７中、４７−（ｉ＋４）−１Ａ、４７−（ｉ＋４）−１ＢはＤフリップフロップ回路、４７−（ｉ＋４）−２Ａ、４７−（ｉ＋４）−３Ａ、４７−（ｉ＋４）−２Ｂ、４７−（ｉ＋４）−３Ｂはバッファ回路を構成するインバータである。
【０４５３】
なお、Ｄフリップフロップ回路４７−（ｉ＋４）−１Ａ、４７−（ｉ＋４）−１Ｂは、リセット（Ｒ）入力のないＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０４５４】
また、図４８は図４４に示す比較パターン記憶部４４−５の構成を示す回路図である。図４８中、４８−１はＮＲＺ符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）を記憶するＮＲＺ符号自動認識用比較パターン記憶部である。
【０４５５】
また、４８−２ＸはＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）を記憶するＮＲＺＩ符号自動認識用第１比較パターン記憶部、４８−２ＹはＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＹ）を記憶するＮＲＺＩ符号自動認識用第２比較パターン記憶部である。
【０４５６】
また、４８−３ＸはＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）を記憶するＦＭ０符号自動認識用第１比較パターン記憶部、４８−３ＹはＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｙ）を記憶するＦＭ０符号自動認識用第２比較パターン記憶部である。
【０４５７】
また、４８−４ＸはＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）を記憶するＦＭ１符号自動認識用第１比較パターン記憶部、４８−４ＹはＦＭ１符号自動認識用の比較パターン（ＦＭ１Ｙ）を記憶するＦＭ１符号自動認識用第２比較パターン記憶部である。
【０４５８】
また、４８−５はマンチェスタ符号自動認識用の比較パターン４４Ａ５（ＭＡＮ）を記憶するマンチェスタ符号自動認識用比較パターン記憶部である。
【０４５９】
ここに、図４９はＮＲＺ符号自動認識用比較パターン記憶部４８−１の構成を示す回路図である。図４９中、４９−１、４９−２は電源電圧ＶＣＣを供給するＶＣＣ電源線、４９−３、４９−４は接地電圧０［Ｖ］を供給する接地線である。
【０４６０】
また、ＮＲＺＤ８Ｂ、ＮＲＺＤ８Ａ・・・ＮＲＺＤ１ＡはＮＲＺ符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）の各ビットを示しており、この例では、４４Ａ５（ＮＲＺ）＝ＮＲＺＤ８Ｂ、ＮＲＺＤ８Ａ・・・ＮＲＺＤ１Ａ＝［００  １１  １１  １１  １１  １１  １１  ００］とされている。
【０４６１】
また、図５０はＮＲＺＩ符号自動認識用第１比較パターン記憶部４８−２Ｘの構成を示す回路図である。図５０中、５０−１はＶＣＣ電源線、５０−２は接地線である。
【０４６２】
また、ＮＲＺＩＸＤ８Ｂ、ＮＲＺＩＸＤ８Ａ・・・ＮＲＺＩＸＤ１ＡはＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）の各ビットを示しており、この例では、４４Ａ５（ＮＲＺＩＸ）＝ＮＲＺＩＸＤ８Ｂ、ＮＲＺＩＸＤ８Ａ・・・ＮＲＺＩＸＤ１Ａ＝［００  ００  ００  ００  ００  ００  ００  １１］とされている。
【０４６３】
また、図５１はＮＲＺＩ符号自動認識用第１比較パターン記憶部４８−２Ｙの構成を示す回路図である。図５１中、５１−１はＶＣＣ電源線、５１−２は接地線である。
【０４６４】
また、ＮＲＺＩＹＤ８Ｂ、ＮＲＺＩＹＤ８Ａ・・・ＮＲＺＩＹＤ０ＡはＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＹ）の各ビットを示しており、この例では、４４Ａ５（ＮＲＺＩＹ）＝ＮＲＺＩＹＤ８Ｂ、ＮＲＺＩＹＤ８Ａ・・・ＮＲＺＩＹＤ０Ａ＝［００  １１  １１  １１  １１  １１  １１  １１  ００］とされている。
【０４６５】
また、図５２はＦＭ０符号自動認識用第１比較パターン記憶部４８−３Ｘの構成を示す回路図である。図５２中、５２−１はＶＣＣ電源線、５２−２は接地線である。
【０４６６】
また、ＦＭ０ＸＤ８Ｂ、ＦＭ０ＸＤ８Ａ・・・ＦＭ０ＸＤ１ＡはＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）の各ビットを示しており、この例では、４４Ａ５（ＦＭ０Ｘ）＝ＦＭ０ＸＤ８Ｂ、ＦＭ０ＸＤ８Ａ・・・ＦＭ０ＸＤ１Ａ＝［１０  １１  ００  １１  ００  １１  ００  １０］とされている。
【０４６７】
また、図５３はＦＭ０符号自動認識用第２比較パターン記憶部４８−３Ｙの構成を示す回路図である。図５３中、５３−１はＶＣＣ電源線、５３−２は接地線である。
【０４６８】
また、ＦＭ０ＹＤ８Ｂ、ＦＭ０ＹＤ８Ａ・・・ＦＭ０ＹＤ１ＡはＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｙ）の各ビットを示しており、この例では、４４Ａ５（ＦＭ０Ｙ）＝ＦＭ０ＹＤ８Ｂ、ＦＭ０ＹＤ８Ａ・・・ＦＭ０ＹＤ１Ａ＝［０１  ００  １１  ００  １１  ００  １１  ０１］とされている。
【０４６９】
また、図５４はＦＭ１符号自動認識用第１比較パターン記憶部４８−４Ｘの構成を示す回路図である。図５４中、５４−１はＶＣＣ電源線、５４−２は接地線である。
【０４７０】
また、ＦＭ１ＸＤ８Ｂ、ＦＭ１ＸＤ８Ａ・・・ＦＭ１ＸＤ１ＡはＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）の各ビットを示しており、この例では、４４Ａ５（ＦＭ１Ｘ）＝ＦＭ１ＸＤ８Ｂ、ＦＭ１ＸＤ８Ａ・・・ＦＭ１ＸＤ１Ａ＝［１１  ０１  ０１  ０１  ０１  ０１  ０１  ００］とされている。
【０４７１】
また、図５５はＦＭ０符号自動認識用第２比較パターン記憶部４８−４Ｙの構成を示す回路図である。図５５中、５５−１はＶＣＣ電源線、５５−２は接地線である。
【０４７２】
また、ＦＭ１ＹＤ８Ｂ、ＦＭ１ＹＤ８Ａ・・・ＦＭ１ＹＤ１ＡはＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｙ）の各ビットを示しており、この例では、４４Ａ５（ＦＭ１Ｙ）＝ＦＭ１ＹＤ８Ｂ、ＦＭ１ＹＤ８Ａ・・・ＦＭ１ＹＤ１Ａ＝［００  １０  １０  １０  １０  １０  １０  １１］とされている。
【０４７３】
また、図５６はマンチェスタ符号自動認識用比較パターン記憶部４８−５の構成を示す回路図である。図５６中、５６−１はＶＣＣ電源線、５６−２は接地線である。
【０４７４】
また、ＭＡＮＤ８Ｂ、ＭＡＮＤ８Ａ・・・ＭＡＮＤ１Ａはマンチェスタ符号自動認識用の比較パターン４４Ａ５（ＭＡＮ）の各ビットを示しており、この例では、４４Ａ５（ＭＡＮ）＝ＭＡＮＤ８Ｂ、ＭＡＮＤ８Ａ・・・ＭＡＮＤ１Ａ＝［０１  １０  １０  １０  １０  １０  １０  １１］とされている。
【０４７５】
また、図５７は図４４に示すパターン比較部４４−６の構成を示す回路図である。図５７中、５７−１は受信クロックＲＣＬＯＣＫをカウントする８ビット・カウンタ、５７−２はサンプル値パターン４４Ａ４とＮＲＺ符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）とを比較するＮＲＺ比較部である。
【０４７６】
また、５７−３はサンプル値パターン４４Ａ４とＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）、４４Ａ５（ＮＲＺＩＹ）とを比較するＮＲＺＩ比較部である。
【０４７７】
また、５７−４はサンプル値パターン４４Ａ４とＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）、４４Ａ５（ＦＭ０Ｙ）とを比較するＦＭ０比較部である。
【０４７８】
また、５７−５はサンプル値パターン４４Ａ４とＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）、４４Ａ５（ＦＭ１Ｙ）とを比較するＦＭ１比較部である。
【０４７９】
また、５７−６はサンプル値パターン４４Ａ４とマンチェスタ符号自動認識用の比較パターン４４Ａ５（ＭＡＮ）とを比較するマンチェスタ比較部である。
【０４８０】
また、φＮＲＺはＮＲＺ符号一致信号、φＮＲＺＩはＮＲＺＩ符号一致信号、φＦＭ０はＦＭ０符号一致信号、φＦＭ１はＦＭ１符号一致信号、φＭＡＮはマンチェスタ符号一致符号であり、これらＮＲＺ符号一致信号φＮＲＺと、ＮＲＺＩ符号一致信号φＮＲＺＩと、ＦＭ０符号一致信号φＦＭ０と、ＦＭ１符号一致信号φＦＭ１と、マンチェスタ符号一致符号φＭＡＮとで、符号比較一致信号４４Ａ６が構成されている。
【０４８１】
ここに、サンプル値パターン４４Ａ４がＮＲＺ符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）と一致すると、ＮＲＺ符号一致信号φＮＲＺ＝「１」とされる。
【０４８２】
また、サンプル値パターン４４Ａ４がＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）又は４４Ａ５（ＮＲＺＩＹ）と一致すると、ＮＲＺＩ符号一致信号φＮＲＺＩ＝「１」とされる。
【０４８３】
また、サンプル値パターン４４Ａ４がＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）又は４４Ａ５（ＦＭ０Ｙ）と一致すると、ＦＭ０符号一致信号φＦＭ０＝「１」とされる。
【０４８４】
また、サンプル値パターン４４Ａ４がＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）又は４４Ａ５（ＦＭ１Ｙ）と一致すると、ＦＭ１符号一致信号φＦＭ１＝「１」とされる。
【０４８５】
また、サンプル値パターン４４Ａ４がマンチェスタ符号自動認識用の比較パターン４４Ａ５（ＭＡＮ）と一致すると、マンチェスタ符号一致信号φＭＡＮ＝「１」とされる。
【０４８６】
ここに、図５８は８ビット・カウンタ５７−１の構成を示す回路図である。図５８中、５８−１〜５８〜４はＤフリップフロップ回路、５８−５はインバータ、５８−６、５８−７はＥx−ＯＲ回路、５８−８、５８−９はＡＮＤ回路である。
【０４８７】
なお、Ｄフリップフロップ回路５８−１〜５８〜４は、リセット（Ｒ）入力付きのＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０４８８】
この８ビット・カウンタ５７−１は、リセット信号ＲＥＳＥＴを「１」とし、リセットした後、受信クロックＲＣＬＯＣＫを８ビット分カウントすると、カウンタ出力ＣＯＵＴを「１」に固定し、符号一致信号φＮＲＺ、φＮＲＺＩ、φＦＭ０、φＦＭ１、φＭＡＮの出力を可能とするものである。
【０４８９】
また、図５９はＮＲＺ符号比較部５７−２の構成を示す回路図である。図５９中、５９−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ、Ｄ２Ａ、Ｄ２Ｂと、ＮＲＺ符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）のうち、ＮＲＺＤ１Ａ、ＮＲＺＤ１Ｂ、ＮＲＺ２Ａ、ＮＲＺ２Ｂとを比較する比較部である。
【０４９０】
また、５９−２はサンプル値パターン４４Ａ４のうち、Ｄ３Ａ、Ｄ３Ｂ、Ｄ４Ａ、Ｄ４Ｂと、ＮＲＺ符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）のうち、ＮＲＺＤ３Ａ、ＮＲＺＤ３Ｂ、ＮＲＺＤ４Ａ、ＮＲＺＤ４Ｂとを比較する比較部である。
【０４９１】
また、５９−３はサンプル値パターン４４Ａ４のうち、Ｄ５Ａ、Ｄ５Ｂ、Ｄ６Ａ、Ｄ６Ｂと、ＮＲＺ符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）のうち、ＮＲＺＤ５Ａ、ＮＲＺＤ５Ｂ、ＮＲＺＤ６Ａ、ＮＲＺＤ６Ｂとを比較する比較部である。
【０４９２】
また、５９−４はサンプル値パターン４４Ａ４のうち、Ｄ７Ａ、Ｄ７Ｂ、Ｄ８Ａ、Ｄ８Ｂと、ＮＲＺ符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）のうち、ＮＲＺＤ７Ａ、ＮＲＺＤ７Ｂ、ＮＲＺＤ８Ａ、ＮＲＺＤ８Ｂとを比較する比較部である。
【０４９３】
図６０は、比較部５９−ｋ（但し、ｋ＝１、２、３、４）の構成を示す回路図である。図６０中、６０−１−（２ｋ−１）Ａ、６０−１−（２ｋ−１）Ｂ、６０−１−２ｋＡ、６０−１−２ｋＢはＥx−ＮＯＲ回路、６０−２はＡＮＤ回路である。
【０４９４】
即ち、比較部５９−ｋにおいては、ＮＲＺＤ（２ｋ−１）Ａ、ＮＲＺＤ（２ｋ−１）Ｂ、ＮＲＺＤ２ｋＡ、ＮＲＺＤ２ｋＢと、Ｄ（２ｋ−１）Ａ、Ｄ（２ｋ−１）Ｂ、Ｄ２ｋＡ、Ｄ２ｋＢとが一致すると、ＡＮＤ回路６０−２の出力＝「１」となり、その他の場合には、ＡＮＤ回路６０−２の出力＝「０」となる。
【０４９５】
また、図５９において、５９−５は比較部５９−１〜５９−４の出力をＡＮＤ処理するＡＮＤ回路であり、比較部５９−１〜５９−４の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、比較パターン４４Ａ５（ＮＲＺ）とが一致すると、ＡＮＤ回路５９−５の出力＝「１」となる。
【０４９６】
また、５９−６は８ビット・カウンタ５７−１の出力ＣＯＵＴとＡＮＤ回路５９−５の出力とをＡＮＤ処理してＮＲＺ符号一致信号φＮＲＺを出力するＡＮＤ回路である。
【０４９７】
また、図６１はＮＲＺＩ符号比較部５７−３の構成を示す回路図である。図６１中、６１−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）＝ＮＲＺＩＸＤ１Ａ〜ＮＲＺＩＸＤ８Ａとを比較するＮＲＡＺＩＸ比較部である。
【０４９８】
また、６１−２はサンプル値パターン４４Ａ４の全ビットＤ０Ａ、Ｄ０Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＹ）＝ＮＲＺＩＹＤ０Ａ〜ＮＲＺＩＹＤ８Ｂとを比較するＮＲＺＩＹ比較部である。
【０４９９】
ここに、図６２はＮＲＺＩＸ比較部６１−１の構成を示す回路図である。図６２中、６２−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ、Ｄ２Ａ、Ｄ２Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）のうち、ＮＲＺＩＸＤ１Ａ、ＮＲＺＩＸＤ１Ｂ、ＮＲＺＩＸＤ２Ａ、ＮＲＺＩＸＤ２Ｂとを比較する比較部である。
【０５００】
また、６２−２はサンプル値パターン４４Ａ４のうち、Ｄ３Ａ、Ｄ３Ｂ、Ｄ４Ａ、Ｄ４Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）のうち、ＮＲＺＩＸＤ３Ａ、ＮＲＺＩＸＤ３Ｂ、ＮＲＺＩＸＤ４Ａ、ＮＲＺＩＸＤ４Ｂとを比較する比較部である。
【０５０１】
また、６２−３はサンプル値パターン４４Ａ４のうち、Ｄ５Ａ、Ｄ５Ｂ、Ｄ６Ａ、Ｄ６Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）のうち、ＮＲＺＩＸＤ５Ａ、ＮＲＺＩＸＤ５Ｂ、ＮＲＺＩＸＤ６Ａ、ＮＲＺＩＸＤ６Ｂとを比較する比較部である。
【０５０２】
また、６２−４はサンプル値パターン４４Ａ４のうち、Ｄ７Ａ、Ｄ７Ｂ、Ｄ８Ａ、Ｄ８Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＸ）のうち、ＮＲＺＩＸＤ７Ａ、ＮＲＺＩＸＤ７Ｂ、ＮＲＺＩＸＤ８Ａ、ＮＲＺＩＸＤ８Ｂとを比較する比較部である。
【０５０３】
図６３は、比較部６２−ｋ（但し、ｋ＝１、２、３、４）の構成を示す回路図である。図６０中、６３−１−（２ｋ−１）Ａ、６３−１−（２ｋ−１）Ｂ、６３−１−２ｋＡ、６３−１−２ｋＢはＥx−ＮＯＲ回路、６３−２はＡＮＤ回路である。
【０５０４】
即ち、比較部６２−ｋにおいては、ＮＲＺＩＸＤ（２ｋ−１）Ａ、ＮＲＺＩＸＤ（２ｋ−１）Ｂ、ＮＲＺＩＸＤ２ｋＡ、ＮＲＺＩＸＤ２ｋＢと、Ｄ（２ｋ−１）Ａ、Ｄ（２ｋ−１）Ｂ、Ｄ２ｋＡ、Ｄ２ｋＢとが一致すると、ＡＮＤ回路６３−２の出力＝「１」となり、その他の場合には、ＡＮＤ回路６３−２の出力＝「０」となる。
【０５０５】
また、図６２において、６２−５は比較部６２−１〜６２−４の出力をＡＮＤ処理するＡＮＤ回路であり、比較部６２−１〜６２−４の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、比較パターン４４Ａ５（ＮＲＺＩＸ）＝ＮＲＺＩＸＤ１Ａ〜ＮＲＺＩＸＤ８Ｂとが一致すると、ＡＮＤ回路６２−５の出力＝「１」となる。
【０５０６】
また、６２−６は８ビット・カウンタ５７−１の出力ＣＯＵＴをゲート信号としてＡＮＤ回路６２−５の出力の通過を制御するＡＮＤ回路である。
【０５０７】
また、図６４は、図６１に示すＮＲＺＩＹ比較部６１−２の構成を示す回路図である。図６４中、６４−０はサンプル値パターン４４Ａ４のうち、Ｄ０Ａ、Ｄ０Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＹ）のうち、ＮＲＺＩＹＤ０Ａ、ＮＲＺＩＹＤ０Ｂとを比較する比較部である。
【０５０８】
また、６４−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ、Ｄ２Ａ、Ｄ２Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＹ）のうち、ＮＲＺＩＹＤ１Ａ、ＮＲＺＩＹＤ１Ｂ、ＮＲＺＩＹＤ２Ａ、ＮＲＺＩＹＤ２Ｂとを比較する比較部である。
【０５０９】
また、６４−２はサンプル値パターン４４Ａ４のうち、Ｄ３Ａ、Ｄ３Ｂ、Ｄ４Ａ、Ｄ４Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＹ）のうち、ＮＲＺＩＹＤ３Ａ、ＮＲＺＩＹＤ３Ｂ、ＮＲＺＩＹＤ４Ａ、ＮＲＺＩＹＤ４Ｂとを比較する比較部である。
【０５１０】
また、６４−３はサンプル値パターン４４Ａ４のうち、Ｄ５Ａ、Ｄ５Ｂ、Ｄ６Ａ、Ｄ６Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＹ）のうち、ＮＲＺＩＹＤ５Ａ、ＮＲＺＩＹＤ５Ｂ、ＮＲＺＩＹＤ６Ａ、ＮＲＺＩＹＤ６Ｂとを比較する比較部である。
【０５１１】
また、６４−４はサンプル値パターン４４Ａ４のうち、Ｄ７Ａ、Ｄ７Ｂ、Ｄ８Ａ、Ｄ８Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＮＲＺＩＹ）のうち、ＮＲＺＩＹＤ７Ａ、ＮＲＺＩＹＤ７Ｂ、ＮＲＺＩＹＤ８Ａ、ＮＲＺＩＹＤ８Ｂとを比較する比較部である。
【０５１２】
ここに、図６５は、比較部６４−０の構成を示す回路図である。図６５中、６５−１Ａ、６５−１ＢはＥx−ＮＯＲ回路、６５−２はＡＮＤ回路である。
【０５１３】
即ち、比較部６４−０においては、Ｄ０Ａ、Ｄ０Ｂと、ＮＲＺＩＹＤ０Ａ、ＮＲＺＩＹＤ０Ｂとが一致すると、ＡＮＤ回路６５−２の出力＝「１」となり、その他の場合には、ＡＮＤ回路６５−２の出力＝「０」となる。
【０５１４】
また、図６６は、比較部６６−ｋ（但し、ｋ＝１、２、３、４）の構成を示す回路図である。図６６中、６６−１−（２ｋ−１）Ａ、６６−１−（２ｋ−１）Ｂ、６６−１−２ｋＡ、６６−１−２ｋＢはＥx−ＮＯＲ回路、６６−２はＡＮＤ回路である。
【０５１５】
即ち、比較部６６−ｋにおいては、Ｄ（２ｋ−１）Ａ、Ｄ（２ｋ−１）Ｂ、Ｄ２ｋＡ、Ｄ２ｋＢと、ＮＲＺＩＹＤ（２ｋ−１）Ａ、ＮＲＺＩＹＤ（２ｋ−１）Ｂ、ＮＲＺＩＹＤ２ｋＡ、ＮＲＺＩＹＤ２ｋＢとが一致すると、ＡＮＤ回路６６−２の出力＝「１」となり、その他の場合には、ＡＮＤ回路６６−２の出力＝「０」となる。
【０５１６】
また、図６４において、６４−５は比較部６４−０、６４−１の出力をＡＮＤ処理するＡＮＤ回路、６４−６は比較部６４−２〜６４−４の出力をＡＮＤ処理するＡＮＤ回路、６４−７はＡＮＤ回路６４−５、６４−６及び８ビット・カウンタ５７−１の出力ＣＯＵＴをＡＮＤ処理しりＡＮＤ回路である。
【０５１７】
ここに、比較部６４−０、６４−１の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４のうち、Ｄ０Ａ、Ｄ０Ｂ〜Ｄ２Ａ、Ｄ２Ｂと、比較パターン４４Ａ５（ＮＲＺＩＹ）のうち、ＮＲＺＩＹＤ０Ａ、ＮＲＺＩＹＤ０Ｂ〜ＮＲＺＩＹＤ２Ａ、ＮＲＺＩＹＤ２Ａとが一致すると、ＡＮＤ回路６４−５の出力＝「１」となり、その他の場合には、ＡＮＤ回路６４−５の出力＝「０」となる。
【０５１８】
また、比較部６４−２〜６４−４の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４のうち、Ｄ３Ａ、Ｄ３Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、比較パターン４４Ａ５（ＮＲＺＩＹ）のうち、ＮＲＺＩＹＤ２Ａ、ＮＲＺＩＹＤ２Ｂ〜ＮＲＺＩＹＤ８Ａ、ＮＲＺＩＹＤ８Ａとが一致すると、ＡＮＤ回路６４−６の出力＝「１」となり、その他の場合には、ＡＮＤ回路６４−５の出力＝「０」となる。
【０５１９】
この結果、ＡＮＤ回路６４−５、６４−６の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４の全ビットＤ０Ａ、Ｄ０Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、比較パターン４４Ａ５（ＮＲＺＩＹ）の全ビットＮＲＺＩＹＤ０Ａ、ＮＲＺＩＹＤ０Ｂ〜ＮＲＺＩＹＤ８Ａ、ＮＲＺＩＹＤ８Ａとが一致すると、ＡＮＤ回路６４−７の出力＝「１」となり、その他の場合には、ＡＮＤ回路６４−７の出力＝「０」となる。
【０５２０】
また、図６１において、６１−３は比較部６１−１、６１−２の出力をＯＲ処理してＮＲＺＩ符号一致信号φＮＲＺＩを出力するＯＲ回路であり、比較部６１−１、６１−２の出力のいずれかが「１」となると、ＮＲＺＩ符号一致信号φＮＲＺＩ＝「１」となる。
【０５２１】
また、図６７はＦＭ０符号比較部５７−４の構成を示す回路図である。図６７中、６７−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、ＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）＝ＦＭ０ＸＤ１Ａ〜ＦＭ０ＸＤ８Ａとを比較するＦＭ０Ｘ比較部である。
【０５２２】
また、６７−２はサンプル値パターン４４Ａ４の一部ビットＤ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、ＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｙ）＝ＦＭ０ＹＤ１Ａ〜ＦＭ０ＹＤ８Ｂとを比較するＦＭ０Ｙ比較部である。
【０５２３】
ここに、図６８はＦＭ０Ｘ比較部６７−１の構成を示す回路図である。図６８中、６８−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ、Ｄ２Ａ、Ｄ２Ｂと、ＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）のうち、ＦＭ０Ｄ１Ａ、ＦＭ０ＸＤ１Ｂ、ＦＭ０ＸＤ２Ａ、ＦＭ０ＸＤ２Ｂとを比較する比較部である。
【０５２４】
また、６８−２はサンプル値パターン４４Ａ４のうち、Ｄ３Ａ、Ｄ３Ｂ、Ｄ４Ａ、Ｄ４Ｂと、ＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）のうち、ＦＭ０ＸＤ３Ａ、ＦＭ０ＸＤ３Ｂ、ＦＭ０ＸＤ４Ａ、ＦＭ０ＸＤ４Ｂとを比較する比較部である。
【０５２５】
また、６８−３はサンプル値パターン４４Ａ４のうち、Ｄ５Ａ、Ｄ５Ｂ、Ｄ６Ａ、Ｄ６Ｂと、ＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）のうち、ＦＭ０ＸＤ５Ａ、ＦＭ０ＸＤ５Ｂ、ＦＭ０ＸＤ６Ａ、ＦＭ０ＸＤ６Ｂとを比較する比較部である。
【０５２６】
また、６８−４はサンプル値パターン４４Ａ４のうち、Ｄ７Ａ、Ｄ７Ｂ、Ｄ８Ａ、Ｄ８Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｘ）のうち、ＦＭ０ＸＤ７Ａ、ＦＭ０ＸＤ７Ｂ、ＦＭ０Ｘ８Ａ、ＦＭ０Ｘ８Ｂとを比較する比較部である。
【０５２７】
図６９は、比較部６８−ｋ（但し、ｋ＝１、２、３、４）の構成を示す回路図である。図６９中、６９−１−（２ｋ−１）Ａ、６９−１−（２ｋ−１）Ｂ、６９−１−２ｋＡ、６９−１−２ｋＢはＥx−ＮＯＲ回路、６９−２はＡＮＤ回路である。
【０５２８】
即ち、比較部６８−ｋにおいては、ＦＭ０ＸＤ（２ｋ−１）Ａ、ＦＭ０ＸＤ（２ｋ−１）Ｂ、ＦＭ０ＸＤ２ｋＡ、ＦＭ０ＸＤ２ｋＢと、Ｄ（２ｋ−１）Ａ、Ｄ（２ｋ−１）Ｂ、Ｄ２ｋＡ、Ｄ２ｋＢとが一致すると、ＡＮＤ回路６９−２の出力＝「１」となり、その他の場合には、ＡＮＤ回路６９−２の出力＝「０」となる。
【０５２９】
また、図６８において、６８−５は比較部６８−１〜６８−４の出力をＡＮＤ処理するＡＮＤ回路であり、比較部６８−１〜６８−４の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、比較パターン４４Ａ５（ＦＭ０Ｘ）＝ＦＭ０ＸＤ１Ａ〜ＦＭ０ＸＤ８Ｂとが一致すると、ＡＮＤ回路６８−５の出力＝「１」となる。
【０５３０】
また、６８−６は８ビット・カウンタ５７−１の出力ＣＯＵＴとＡＮＤ回路６８−５をＡＮＤ処理するＡＮＤ回路である。
【０５３１】
また、図７０は図６７に示すＦＭ０Ｙ比較部６７−２の構成を示す回路図である。図７０中、７０−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ、Ｄ２Ａ、Ｄ２Ｂと、ＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｙ）のうち、ＦＭ０ＹＤ１Ａ、ＦＭ０ＹＤ１Ｂ、ＦＭ０ＹＤ２Ａ、ＦＭ０ＹＤ２Ｂとを比較する比較部である。
【０５３２】
また、７０−２はサンプル値パターン４４Ａ４のうち、Ｄ３Ａ、Ｄ３Ｂ、Ｄ４Ａ、Ｄ４Ｂと、ＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｙ）のうち、ＦＭ０ＹＤ３Ａ、ＦＭ０ＹＤ３Ｂ、ＦＭ０ＹＤ４Ａ、ＦＭ０ＹＤ４Ｂとを比較する比較部である。
【０５３３】
また、７０−３はサンプル値パターン４４Ａ４のうち、Ｄ５Ａ、Ｄ５Ｂ、Ｄ６Ａ、Ｄ６Ｂと、ＦＭ０符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｙ）のうち、ＦＭ０ＹＤ５Ａ、ＦＭ０ＹＤ５Ｂ、ＦＭ０ＹＤ６Ａ、ＦＭ０ＹＤ６Ｂとを比較する比較部である。
【０５３４】
また、７０−４はサンプル値パターン４４Ａ４のうち、Ｄ７Ａ、Ｄ７Ｂ、Ｄ８Ａ、Ｄ８Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＦＭ０Ｙ）のうち、ＦＭ０ＹＤ７Ａ、ＦＭ０ＹＤ７Ｂ、ＦＭ０ＹＤ８Ａ、ＦＭ０ＹＤ８Ｂとを比較する比較部である。
【０５３５】
図７１は、比較部７０−ｋ（但し、ｋ＝１、２、３、４）の構成を示す回路図である。図７１中、７１−１−（２ｋ−１）Ａ、７１−１−（２ｋ−１）Ｂ、７１−１−２ｋＡ、７１−１−２ｋＢはＥx−ＮＯＲ回路、７１−２はＡＮＤ回路である。
【０５３６】
即ち、比較部７０−ｋにおいては、ＦＭ０ＹＤ（２ｋ−１）Ａ、ＦＭ０ＹＤ（２ｋ−１）Ｂ、ＦＭ０ＹＤ２ｋＡ、ＦＭ０ＹＤ２ｋＢと、Ｄ（２ｋ−１）Ａ、Ｄ（２ｋ−１）Ｂ、Ｄ２ｋＡ、Ｄ２ｋＢとが一致すると、ＡＮＤ回路７１−２の出力＝「１」となり、その他の場合には、ＡＮＤ回路７１−２の出力＝「０」となる。
【０５３７】
また、図７０において、７０−５は比較部７０−１〜７０−４の出力をＡＮＤ処理するＡＮＤ回路であり、比較部７０−１〜７０−４の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、比較パターン４４Ａ５（ＦＭ０Ｙ）＝ＦＭ０ＹＤ１Ａ〜ＦＭ０ＹＤ８Ｂとが一致すると、ＡＮＤ回路７０−５の出力＝「１」となる。
【０５３８】
また、７０−６は８ビット・カウンタ５７−１の出力ＣＯＵＴとＡＮＤ回路７０−５をＡＮＤ処理するＡＮＤ回路である。
【０５３９】
また、図６７において、６７−３は比較部６７−１、６７−２の出力をＯＲ処理してＦＭ０符号一致信号φＦＭ０を出力するＯＲ回路であり、比較部６７−１、６７−２の出力のいずれかが「１」となると、ＦＭ０符号一致信号φＦＭ０＝「１」となる。
【０５４０】
また、図７２はＦＭ１比較部５７−５の構成を示す回路図である。図７２中、７２−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）＝ＦＭ１ＸＤ１Ａ〜ＦＭ１ＸＤ８Ａとを比較するＦＭ１Ｘ比較部である。
【０５４１】
また、７２−２はサンプル値パターン４４Ａ４の一部ビットＤ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｙ）＝ＦＭ１ＹＤ１Ａ〜ＦＭ１ＹＤ８Ｂとを比較するＦＭ１Ｙ比較部である。
【０５４２】
ここに、図７３はＦＭ１Ｘ比較部７２−１の構成を示す回路図である。図７３中、７３−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ、Ｄ２Ａ、Ｄ２Ｂと、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）のうち、ＦＭ１ＸＤ１Ａ、ＦＭ１ＸＤ１Ｂ、ＦＭ１ＸＤ２Ａ、ＦＭ１ＸＤ２Ｂとを比較する比較部である。
【０５４３】
また、７３−２はサンプル値パターン４４Ａ４のうち、Ｄ３Ａ、Ｄ３Ｂ、Ｄ４Ａ、Ｄ４Ｂと、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）のうち、ＦＭ１ＸＤ３Ａ、ＦＭ１ＸＤ３Ｂ、ＦＭ１ＸＤ４Ａ、ＦＭ１ＸＤ４Ｂとを比較する比較部である。
【０５４４】
また、７３−３はサンプル値パターン４４Ａ４のうち、Ｄ５Ａ、Ｄ５Ｂ、Ｄ６Ａ、Ｄ６Ｂと、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）のうち、ＦＭ１ＸＤ５Ａ、ＦＭ１ＸＤ５Ｂ、ＦＭ１ＸＤ６Ａ、ＦＭ１ＸＤ６Ｂとを比較する比較部である。
【０５４５】
また、７３−４はサンプル値パターン４４Ａ４のうち、Ｄ７Ａ、Ｄ７Ｂ、Ｄ８Ａ、Ｄ８Ｂと、ＮＲＺＩ符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｘ）のうち、ＦＭ１ＸＤ７Ａ、ＦＭ１ＸＤ７Ｂ、ＦＭ１ＸＤ８Ａ、ＦＭ１ＸＤ８Ｂとを比較する比較部である。
【０５４６】
図７４は、比較部７３−ｋ（但し、ｋ＝１、２、３、４）の構成を示す回路図である。図７４中、７４−１−（２ｋ−１）Ａ、７４−１−（２ｋ−１）Ｂ、７４−１−２ｋＡ、７４−１−２ｋＢはＥx−ＮＯＲ回路、６９−２はＡＮＤ回路である。
【０５４７】
即ち、比較部７４−ｋにおいては、ＦＭ１ＸＤ（２ｋ−１）Ａ、ＦＭ１ＸＤ（２ｋ−１）Ｂ、ＦＭ１ＸＤ２ｋＡ、ＦＭ１ＸＤ２ｋＢと、Ｄ（２ｋ−１）Ａ、Ｄ（２ｋ−１）Ｂ、Ｄ２ｋＡ、Ｄ２ｋＢとが一致すると、ＡＮＤ回路７４−２の出力＝「１」となり、その他の場合には、ＡＮＤ回路７４−２の出力＝「０」となる。
【０５４８】
また、図７３において、７３−５は比較部７３−１〜７３−４の出力をＡＮＤ処理するＡＮＤ回路であり、比較部７３−１〜７３−４の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、比較パターン４４Ａ５（ＦＭ１Ｘ）＝ＦＭ１ＸＤ１Ａ〜ＦＭ１ＸＤ８Ｂとが一致すると、ＡＮＤ回路７３−５の出力＝「１」となる。
【０５４９】
また、７３−６は８ビット・カウンタ５７−１の出力ＣＯＵＴとＡＮＤ回路７３−５の出力とをＡＮＤ処理するＡＮＤ回路である。
【０５５０】
また、図７５は図７２に示すＦＭ１Ｙ比較部７２−２の構成を示す回路図である。図７５中、７５−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ、Ｄ２Ａ、Ｄ２Ｂと、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｙ）のうち、ＦＭ１ＹＤ１Ａ、ＦＭ１ＹＤ１Ｂ、ＦＭ１ＹＤ２Ａ、ＦＭ１ＹＤ２Ｂとを比較する比較部である。
【０５５１】
また、７５−２はサンプル値パターン４４Ａ４のうち、Ｄ３Ａ、Ｄ３Ｂ、Ｄ４Ａ、Ｄ４Ｂと、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｙ）のうち、ＦＭ１ＹＤ３Ａ、ＦＭ１ＹＤ３Ｂ、ＦＭ１ＹＤ４Ａ、ＦＭ１ＹＤ４Ｂとを比較する比較部である。
【０５５２】
また、７５−３はサンプル値パターン４４Ａ４のうち、Ｄ５Ａ、Ｄ５Ｂ、Ｄ６Ａ、Ｄ６Ｂと、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｙ）のうち、ＦＭ１ＹＤ５Ａ、ＦＭ１ＹＤ５Ｂ、ＦＭ１ＹＤ６Ａ、ＦＭ１ＹＤ６Ｂとを比較する比較部である。
【０５５３】
また、７５−４はサンプル値パターン４４Ａ４のうち、Ｄ７Ａ、Ｄ７Ｂ、Ｄ８Ａ、Ｄ８Ｂと、ＦＭ１符号自動認識用の比較パターン４４Ａ５（ＦＭ１Ｙ）のうち、ＦＭ１ＹＤ７Ａ、ＦＭ１ＹＤ７Ｂ、ＦＭ１ＹＤ８Ａ、ＦＭ１ＹＤ８Ｂとを比較する比較部である。
【０５５４】
図７６は、比較部７５−ｋ（但し、ｋ＝１、２、３、４）の構成を示す回路図である。図７６中、７６−１−（２ｋ−１）Ａ、７６−１−（２ｋ−１）Ｂ、７６−１−２ｋＡ、７６−１−２ｋＢはＥx−ＮＯＲ回路、７６−２はＡＮＤ回路である。
【０５５５】
即ち、比較部７５−ｋにおいては、ＦＭ１ＹＤ（２ｋ−１）Ａ、ＦＭ１ＹＤ（２ｋ−１）Ｂ、ＦＭ１ＹＤ２ｋＡ、ＦＭ１ＹＤ２ｋＢと、Ｄ（２ｋ−１）Ａ、Ｄ（２ｋ−１）Ｂ、Ｄ２ｋＡ、Ｄ２ｋＢとが一致すると、ＡＮＤ回路７６−２の出力＝「１」となり、その他の場合には、ＡＮＤ回路７６−２の出力＝「０」となる。
【０５５６】
また、図７５において、７５−５は比較部７５−１〜７５−４の出力をＡＮＤ処理するＡＮＤ回路であり、比較部７５−１〜７５−４の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、比較パターン４４Ａ５（ＦＭ１Ｙ）＝ＦＭ１ＹＤ１Ａ〜ＦＭ１ＹＤ８Ｂとが一致すると、ＡＮＤ回路７５−５の出力＝「１」となる。
【０５５７】
また、７５−６は８ビット・カウンタ５７−１の出力ＣＯＵＴとＡＮＤ回路７５−５をＡＮＤ処理するＡＮＤ回路である。
【０５５８】
また、図７２において、７２−３は比較部７２−１、７２−２の出力をＯＲ処理してＦＭ１符号一致信号φＦＭ１を出力するＯＲ回路であり、比較部７２−１、７２−２の出力のいずれかが「１」となると、ＦＭ１符号一致信号φＦＭ１＝「１」となる。
【０５５９】
また、図７７はマンチェスタ比較部５７−６の構成を示す回路図である。図７７中、７７−１はサンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ、Ｄ２Ａ、Ｄ２Ｂと、マンチェスタ符号自動認識用の比較パターン４４Ａ５（ＭＡＮ）のうち、ＭＡＮＤ１Ａ、ＭＡＮＤ１Ｂ、ＭＡＮＤ２Ａ、ＭＡＮＤ２Ｂとを比較する比較部である。
【０５６０】
また、７７−２はサンプル値パターン４４Ａ４のうち、Ｄ３Ａ、Ｄ３Ｂ、Ｄ４Ａ、Ｄ４Ｂと、マンチェスタ符号自動認識用の比較パターン４４Ａ５（ＭＡＮ）のうち、ＭＡＮＤ３Ａ、ＭＡＮＤ３Ｂ、ＭＡＮＤ４Ａ、ＭＡＮＤ４Ｂとを比較する比較部である。
【０５６１】
また、７７−３はサンプル値パターン４４Ａ４のうち、Ｄ５Ａ、Ｄ５Ｂ、Ｄ６Ａ、Ｄ６Ｂと、マンチェスタ符号自動認識用の比較パターン４４Ａ５（ＭＡＮ）のうち、ＭＡＮＤ５Ａ、ＭＡＮＤ５Ｂ、ＭＡＮＤ６Ａ、ＭＡＮＤ６Ｂとを比較する比較部である。
【０５６２】
また、７７−４はサンプル値パターン４４Ａ４のうち、Ｄ７Ａ、Ｄ７Ｂ、Ｄ８Ａ、Ｄ８Ｂと、マンチェスタ符号自動認識用の比較パターン４４Ａ５（ＭＡＮ）のうち、ＭＡＮＤ７Ａ、ＭＡＮＤ７Ｂ、ＭＡＮＤ８Ａ、ＭＡＮＤ８Ｂとを比較する比較部である。
【０５６３】
図７８は、比較部７７−ｋ（但し、ｋ＝１、２、３、４）の構成を示す回路図である。図７８中、７８−１−（２ｋ−１）Ａ、７８−１−（２ｋ−１）Ｂ、７８−１−２ｋＡ、７８−１−２ｋＢはＥx−ＮＯＲ回路、７８−２はＡＮＤ回路である。
【０５６４】
即ち、比較部７７−ｋにおいては、ＭＡＮＤ（２ｋ−１）Ａ、ＭＡＮＤ（２ｋ−１）Ｂ、ＭＡＮＤ２ｋＡ、ＭＡＮＤ２ｋＢと、Ｄ（２ｋ−１）Ａ、Ｄ（２ｋ−１）Ｂ、Ｄ２ｋＡ、Ｄ２ｋＢとが一致すると、ＡＮＤ回路７８−２の出力＝「１」となり、その他の場合には、ＡＮＤ回路７８−２の出力＝「０」となる。
【０５６５】
また、図７７において、７７−５は比較部７７−１〜７７−５の出力をＡＮＤ処理するＡＮＤ回路であり、比較部７７−１〜７７−４の出力＝「１」の場合、即ち、サンプル値パターン４４Ａ４のうち、Ｄ１Ａ、Ｄ１Ｂ〜Ｄ８Ａ、Ｄ８Ｂと、比較パターン４４Ａ５（ＭＡＮ）とが一致すると、ＡＮＤ回路７７−５の出力＝「０」となる。
【０５６６】
また、７７−６は８ビット・カウンタ５７−１の出力ＣＯＵＴとＡＮＤ回路７７−５の出力とをＡＮＤ処理してマンチェスタ符号一致信号φＭＡＮを出力するＡＮＤ回路である。
【０５６７】
また、図７９は制御部４４−１１の構成を示す回路図である。図７９中、７９−１〜７９−１０はＡＮＤ回路、７９−１１〜７９−１３はＯＲ回路、７９−１４〜７９−１８はＤフリップフロップ回路、７９−１９はＮＯＲ回路、７９−２０〜７９−２２はインバータである。
【０５６８】
なお、Ｄフリップフロップ回路７９−１４〜７９−１７は、リセット（Ｒ）入力付きのＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０５６９】
また、Ｄフリップフロップ回路７９−１８は、リセット（Ｒ）入力のないＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０５７０】
ここに、復号化部４４−８に供給すべき通信符号指定信号４４Ａ１１−１は、Ｄフリップフロップ回路７９−１４〜７９−１６の出力ＣＸ１〜ＣＸ３により構成されている。
【０５７１】
また、図８０は復号化部４４−８の構成を示す回路図である。図８０中、８０−１〜８０−８はＡＮＤ回路、８０−９、８０−１０はＤフリップフロップ回路、８０−１１、８０−１２はインバータ、８０−１３、８０−１４はＥx−ＮＯＲ回路、８０−１５はＥx−ＯＲ回路、８０−１６はＯＲ回路である。
【０５７２】
なお、Ｄフリップフロップ回路８０−９、８０−１０は、リセット（Ｒ）入力のないＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０５７３】
また、図８１はパターン生成部４４−７の構成を示す回路である。図８１中、８１−１〜８１−４はＤフリップフロップ回路、８１−５、８１−６はＥx−ＯＲ回路、８１−７〜８１−１０はＡＮＤ回路、８１−１１はＮＡＮＤ回路、８１−１２〜８１−１５はインバータである。
【０５７４】
なお、Ｄフリップフロップ回路８１−１〜８１−３は、リセット（Ｒ）入力付きのＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０５７５】
また、Ｄフリップフロップ回路８１−４は、リセット（Ｒ）入力のないＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０５７６】
このパターン生成部４４−７は、アイドルパターン選択信号ＡＰＳＬ＝「０」の場合、アイドルパターン４４Ａ７として「１」を出力し、アイドルパターン選択信号ＡＰＳＬ＝「１」の場合、アイドルパターン４４Ａ７としてフラグパターンを出力するものである。
【０５７７】
また、図８２及び図８３はセレクタ部４４−９の構成を分図して示す回路図である。図８２中、８２−１〜８２−７はＤフリップフロップ回路、８２−８〜８２−２０はインバータ、８２−２１〜８２−３０はＡＮＤ回路、８２−３１〜８２−３４はＯＲ回路であり、Ｄフリップフロップ回路８２−１〜８２−７及びインバータ８２−８〜８２−１９で可変シリアルデータ４４−１０が構成されている。
【０５７８】
なお、Ｄフリップフロップ回路８２−１〜８２−７は、リセット（Ｒ）入力のないＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０５７９】
また、図８３において、８３−１〜８３−９はＤフリップフロップ回路、８３−１０〜８３−２０はインバータ、８３−２１〜８３−２４はＯＲ回路、８３−２５はＡＮＤ回路、８３−２６、８３−２７はＥx−ＯＲ回路であり、Ｄフリップフロップ回路８３−３〜８３−８と、インバータ８３−１８〜８３−２０と、ＯＲ回路８３−２３と、Ｅx−ＯＲ回路８３−２６、８３−２７とで、フラグパターンごとにビット数を７から０に向けてカウントダウンするカウンタが構成されている。
【０５８０】
なお、Ｄフリップフロップ回路８３−１、８３−２、８３−６〜８３−８は、リセット（Ｒ）入力のないＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０５８１】
また、Ｄフリップフロップ回路８３−３〜８３−５、８３−９は、リセット（Ｒ）入力付きのＤフリップフロップ回路であり、Ｃ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０５８２】
また、Ｄフリップフロップ回路８３−９の出力ＳＸ４は、セレクタ部４４−９内の可変シフトレジスタから出力される復号化された受信シリアルデータ４４Ａ８のリタイミング部４４−１２への出力を許可する信号である。
【０５８３】
また、図８４はリタイミング部４４−１２を示す回路図である。図８４中、８４−１、８４−２はインバータ、８４−３、８４−４はＤフリップフロップ回路である。
【０５８４】
なお、Ｄフリップフロップ回路８４−３、８４−４は、リセット（Ｒ）入力のないＣ入力信号の立ち下がりエッジでＤ入力の信号レベルをラッチしてＱ出力より出力するものである。
【０５８５】
このように構成された本発明のデータ通信装置の実施の第１３形態においては、受信シリアルデータＲＤＡＴＡがシフトレジスタ部４４−４に入力されると、シフトレジスタ部４４−４は、受信シリアルデータＲＤＡＴＡを受信クロックＲＣＬＯＣＫに同期させてシフトしながら、受信クロックＲＣＬＯＣＫの立ち下がり及び立ち上がりで受信シリアルデータＲＤＡＴＡの９ビット分の各ビットの信号値の前半値及び後半値をサンプルしてなるサンプル値パターン４４Ａ４をパターン比較部４４−６に対して並列出力する。
【０５８６】
そして、パターン比較部４４−６においては、サンプル値パターン４４Ａ４と、比較パターン記憶部４４−５から出力される比較パターン４４Ａ５（ＮＲＺ）、４４Ａ５（ＮＲＺＩＸ）、４４Ａ５（ＮＲＺＩＹ）、４４Ａ５（ＦＭ０Ｘ）、４４Ａ５（ＦＭ０Ｙ）、４４Ａ５（ＦＭ１Ｘ）、４４Ａ５（ＦＭ１Ｙ）、４４Ａ５（ＭＡＮ）との比較が行われる。
【０５８７】
ここに、制御部４４−１１は、パターン比較部４４−６から出力される符号比較一致信号４４Ａ６に基づいて受信シリアルデータＲＤＡＴＡの通信符号を指定する前は、パターン生成部４４−７から出力されるアイドルパターン４４Ａ７を選択するようにセレクタ部４４−９を制御することになるので、この段階では、セレクタ部４４−９から出力されるシリアルデータ４４Ａ９の内容は、パターン生成部４４−７から出力されるアイドルパターン４４Ａ７となり、リタイミング部４４−１２から出力されるシリアルデータＲＤＡＴＡの内容は、アイドルパターン４４Ａ７をリタイミングしたものとなる。
【０５８８】
そして、サンプル値パターン４４Ａ４が比較パターン４４Ａ５（ＮＲＺ）、４４Ａ５（ＮＲＺＩＸ）、４４Ａ５（ＮＲＺＩＹ）、４４Ａ５（ＦＭ０Ｘ）、４４Ａ５（ＦＭ０Ｙ）、４４Ａ５（ＦＭ１Ｘ）、４４Ａ５（ＦＭ１Ｙ）、４４Ａ５（ＭＡＮ）のいずれかと一致すると、パターン比較部４４−６から制御部４４−１１に対して、比較一致した通信符号を示す符号比較一致信号４４Ａ６が出力されることになる。
【０５８９】
ここに、制御部４４−１１は、符号比較一致信号４４Ａ６に基づいて受信シリアルデータＲＤＡＴＡの通信符号を決定し、受信シリアルデータＲＤＡＴＡの通信符号を指定する通信符号指定信号４４Ａ１１−１を復号化部４４−８に供給し、復号化部４４−８は、シフトレジスタ部４４−４から出力される受信シリアルデータ４４Ａ３を通信符号指定信号４４Ａ１１−１が指定する通信符号のシリアルデータとして取り扱い復号化する。
【０５９０】
また、この場合、制御部４４−１１は、復号化部４４−８から出力される復号化された受信シリアルデータ４４Ａ８を選択するようにセレクタ部４４−９を制御することになるので、セレクタ部４４−９から出力されるシリアルデータ４４Ａ９の内容は、復号化された受信シリアルデータ４４Ａ８となり、リタイミング部４４−１２から出力されるシリアルデータＲＲＤＡＴＡの内容は、復号化された受信シリアルデータ４４Ａ８をリタイミングしたものとなる。
【０５９１】
図８５〜図８７は本発明のデータ通信装置の実施の第１３形態の動作例を示すタイミングチャートであり、受信シリアルデータＲＤＡＴＡの通信符号がＦＭ０符号である場合を例にしている。
【０５９２】
ここに、図８５は、受信クロックＲＣＬＯＣＫと、受信シリアルデータＲＤＡＴＡと、シフトレジスタ部４４−４から出力されるサンプル値パターンＤ０Ａ、Ｄ０Ｂ〜Ｄ８Ａ、Ｄ８Ｂとを示している。
【０５９３】
また、図８６は、受信クロックＲＣＬＯＣＫと、パターン比較部４４−６から出力される符号比較一致信号４４Ａ６（φＮＲＺ、φＮＲＺＩ、φＦＭ０、φＦＭ１、φＭＡＮ）と、制御部４４−１１を構成するＯＲ回路７９−１１〜７９−１３の出力Ｘ１〜Ｘ３と、Ｄフリップフロップ回路７９−１７の出力ＣＱ、インバータ７９−２２の出力ＣＣ、制御部４４−１１から出力される通信符号指定信号４４Ａ１１−１（ＣＸ１〜ＣＸ３）、制御部４４−１１から出力されるセレクタ部制御信号４４Ａ１１−２を示している。
【０５９４】
また、図８７は、受信クロックＲＣＬＯＣＫと、復号化部４４−８の出力４４Ａ８と、アイドルパターン選択信号ＡＰＳＬと、パターン生成部４４−７から出力されるアイドルパターン４４Ａ７と、セレクタ部４４−９を構成するＤフリップフロップ回路８３−２の出力ＳＯと、セレクタ部４４−９でカウントされるアイドルパターン４４Ａ７の先頭の「０」からのカウント値と、符号の一致が検出されたときのカウント値を示すＤフリップフロップ回路８３−６〜８３−８の出力ＳＸ１〜ＳＸ３と、セレクタ部４４−９内の可変シフトレジスタ４４−１０から出力される復号化された受信シリアルデータ４４Ａ８のリタイミング部４４−１２への出力を許可する信号であるＤフリップフロップ回路８３−９の出力ＳＸ４と、インバータ８２−３３の出力ＳＸ５、セレクタ部４４−９から出力されるシリアルデータ４４Ａ９と、リタイミング部４４−１２から出力される受信クロックＲＲＣＬＯＣＫと、リタイミング部４４−１２から出力される受信シリアルデータＲＲＤＡＴＡを示している。
【０５９５】
この例では、受信シリアルデータＲＤＡＴＡの通信符号はＦＭ０符号とされており、フレーム開始フラグがシフトレジスタ部４４−４に入力され、タイミングＴ１でサンプル値パターン４４Ａ４＝［Ｄ８Ｂ、Ｄ８Ａ、Ｄ７Ｂ・・・Ｄ０Ａ］として［１０  ００  １１  ００  １１  ００  １１  １０  １０］が出力されると、サンプル値パターン４４Ａ４の中の［Ｄ８Ｂ、Ｄ８Ａ、Ｄ７Ｂ・・・Ｄ１Ａ］の部分＝［１０  ００  １１  ００  １１  ００  １１  １０］は、ＦＭ０符号自動認識用の比較パターンＦＭ０Ｘと一致することになる。
【０５９６】
この結果、パターン比較部４４−６から出力される符号比較一致信号４４Ａ６は、ＦＭ０符号一致信号φＦＭ０＝「１」となり、ＮＲＺ符号一致信号φＮＲＺ＝「０」、ＮＲＺＩ符号一致信号φＮＲＺＩ＝「０」、ＦＭ１符号一致信号φＦＭ１＝「０」、マンチェスタ符号一致信号φＭＡＮ＝「０」を維持する。
【０５９７】
また、この結果、制御部４４−１１においては、ＯＲ回路７９−１１の出力Ｘ１＝「１」、ＯＲ回路７９−１２の出力Ｘ２＝「１」となり、ＯＲ回路７９−１３の出力Ｘ３＝「０」を維持すると共に、Ｄフリップフロップ回路７９−１７の出力Ｑ＝「１」とされ、インバータ７９−２２の出力＝「０」とされる。
【０５９８】
この結果、通信符号指定信号４４Ａ１１−１を構成するＤフリップフロップ回路７９−１４の出力ＣＸ１＝「１」、Ｄフリップフロップ回路７９−１５の出力ＣＸ２＝「１」となり、Ｄフリップフロップ回路７９−１６の出力ＣＸ３＝「０」が維持され、復号化部４４−８に対して、シフトレジスタ部４４−４から直列出力される受信シリアルデータ４４Ａ３をＦＭ０として取り扱い復号化することが指示される。
【０５９９】
続いて、セレクタ部制御信号４４Ａ１１−２＝「１」となり、セレクタ部４４−９に対して復号化部４４−８から出力される復号化された受信シリアルデータ４４Ａ８を選択することが指示される。
【０６００】
そこで、復号化部４４−８においては、シフトレジスタ部４４−４から直列出力される受信シリアルデータ４４Ａ３を通信符号指定信号４４Ａ１１−１が指定するＦＭ０符号として取り扱い復号化することになり、復号化したフレーム開始フラグ［０  １  １  １  １  １  １  ０］に続き、復号化したフレームデータを出力することになる。
【０６０１】
また、セレクタ部４４−９においては、パターン生成部４４−７から供給されるアイドルパターン４４Ａ７をなすフラグパターンをフラグパターンごとにカウントしているが、セレクタ部制御信号４４Ａ１１−２が「１」とされた時点でのカウント値は２であるので、復号化部４４−８から入力される復号化された受信シリアルデータ４４Ａ８は、受信クロックＲＣＬＯＣＫで２ビット分だけ遅延させてセレクタ部４４−９からシリアルデータ４４Ａ９として出力される。
【０６０２】
即ち、この例では、ＦＭ０符号の一致が検出される前は、セレクタ部４４−９から出力されるシリアルデータ４４Ａ９は、パターン生成部４４−７から出力されるアイドルパターン４４Ａ７となる。
【０６０３】
そして、ＦＭ０符号の一致が検出されると、セレクタ部４４−９においては、パターン生成部４４−７から出力されるアイドルパターン４４Ａ７を完全に出力した後、復号化された受信シリアルデータ４４Ａ８のフラグパターンを出力することになる。
【０６０４】
リタイミング部４４−１２から出力されるシリアルデータは、このようにしてセレクタ部４４−９から出力されるシリアルデータ４４Ａ９をリタイミングしたものとなる。
【０６０５】
以上のように、本発明のデータ通信装置の実施の第１３形態によれば、通信符号自動認識部４４−３を設け、通信符号自動認識用の比較パターン４４Ａ５（ＮＲＺ）〜４４Ａ５（ＭＡＮ）として、表１に示す比較パターンＡ１〜Ａ８と同一のパターンを使用するとしているので、受信シリアルデータＲＤＡＴＡがＨＤＬＣ手順によるものである場合には、受信シリアルデータＲＤＡＴＡがＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識して復号化することができ、この結果、使用者の手による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０６０６】
また、パターン生成部４４−７を設けているので、受信シリアルデータＲＤＡＴＡの通信符号を自動認識して決定する前は、パターン生成部４４−７から出力される論理「１」又はフラグパターンからなるアイドルパターン４４Ａ７をリタイミング部４４−１２から出力させることができる。
【０６０７】
更に、８ビットの可変シフトレジスタ４４−１０を内蔵するセレクタ部４４−９を設けているので、パターン生成部４４−７から出力されているアイドルパターン４４Ａ７がフラグパターンである場合において、セレクタ部４４−９における選択をアイドルパターン４４Ａ７から復号化された受信シリアルデータ４４Ａ８に移行する場合に、パターン生成部４４−７から出力されているフラグパターンの途中から復号化された受信シリアルデータ４４Ａ８のフラグパターンが出力しないようにし、即ち、パターン生成部４４−７から出力されているフラグパターンの終了に続いて復号化された受信シリアルデータ４４Ａ８のフラグパターンが出力するようにし、データの連続性を確保することができる。
【０６０８】
【発明の効果】
以上のように、第１〜第１２の発明のデータ通信方法（請求項１〜１２記載のデータ通信方法）によれば、受信シリアルデータの通信符号を自動認識することができるので、使用者による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０６０９】
また、特に、第２の発明のデータ通信方法（請求項２記載のデータ通信方法）によれば、受信シリアルデータの各ビットの信号値の前半値及び後半値のサンプルを効率的に行うことができる。
【０６１０】
また、特に、第３の発明のデータ通信方法（請求項３記載のデータ通信方法）によれば、受信シリアルデータ内の送信側で付加する所定のデータパターンからの通信符号情報の検出を効率的に行うことができる。
【０６１１】
また、特に、第４の発明のデータ通信方法（請求項４記載のデータ通信方法）によれば、受信シリアルデータがビット同期方式で、かつ、フラグが［０  １  １  １  １  １  １  ０］である場合において、受信シリアルデータが、例えば、ＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識することができる。
【０６１２】
また、特に、第５の発明のデータ通信方法（請求項５記載のデータ通信方法）によれば、受信シリアルデータがキャラクタ同期方式で、かつ、ＳＹＮＣキャラクタが［０  １  １  ０  １  ０  ０］である場合において、受信シリアルデータが、例えば、ＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識することができる。
【０６１３】
また、特に、第６の発明のデータ通信方法（請求項６記載のデータ通信方法）によれば、通信符号自動認識用の比較パターンとして任意の比較パターンを設定することができる。
【０６１４】
また、特に、第８の発明のデータ通信方法（請求項８記載のデータ通信方法）によれば、複数の比較パターンの書き換え可能な設定を第７の発明よりも容易に行うことができる。
【０６１５】
また、特に、第９の発明のデータ通信方法（請求項９記載のデータ通信方法）によれば、フレーム受信ごとに受信シリアルデータの通信符号の自動認識を行うことができる。
【０６１６】
また、特に、第１０の発明のデータ通信方法（請求項１０記載のデータ通信方法）によれば、アボートパターンを検出した場合、受信シリアルデータの通信符号の再検査を行うことができる。
【０６１７】
また、特に、第１１の発明のデータ通信方法（請求項１１記載のデータ通信方法）によれば、解除パターンと同一のパターンを検出した場合、既に自動認識している通信符号を解除することができる。
【０６１８】
また、特に、第１２の発明のデータ通信方法（請求項１２記載のデータ通信方法）によれば、自動認識した受信シリアルデータの通信符号と同一の通信符号に送信シリアルデータを符号化することができる。
【０６１９】
また、第１３〜第２８の発明のデータ通信装置（請求項１３〜２８記載のデータ通信装置）によれば、受信シリアルデータの通信符号を自動認識することができるので、使用者による通信符号設定作業を不要とし、シリアルデータ通信に必要な作業の簡略化を図ることができる。
【０６２０】
また、特に、第１４の発明のデータ通信装置（請求項１４記載のデータ通信装置）によれば、受信シリアルデータの通信符号の自動認識を効率的に行うことができる。
【０６２１】
また、特に、第１５の発明のデータ通信装置（請求項１５記載のデータ通信装置）によれば、受信シリアルデータがビット同期方式で、かつ、フラグが［０  １  １  １  １  １  １  ０］である場合において、受信シリアルデータが、例えば、ＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、又は、マンチェスタ符号であるか否かを自動認識することができる。
【０６２２】
また、特に、第１６の発明のデータ通信装置（請求項１６記載のデータ通信装置）によれば、受信シリアルデータがキャラクタ同期方式で、かつ、ＳＹＮＣキャラクタが［０  １  １  ０  １  ０  ０］である場合において、受信シリアルデータが、例えば、ＮＲＺ符号であるか、ＮＲＺＩ符号であるか、ＦＭ０符号であるか、ＦＭ１符号であるか、マンチェスタ符号であるかを自動認識することができる。
【０６２３】
また、特に、第１７の発明のデータ通信装置（請求項１７記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができる。
【０６２４】
また、特に、第１８の発明のデータ通信装置（請求項１８記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、受信シリアルデータの通信符号を自動認識する前は、アイドルパターンを出力することができる。
【０６２５】
また、特に、第１９の発明のデータ通信装置（請求項１９記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、受信シリアルデータの通信符号を自動認識する前は、アイドルパターンを出力することができ、しかも、パターン生成部から出力されるフラグパターンの出力途中から受信シリアルデータのフラグパターンが出力されることがなく、パターン生成部から出力されるフラグパターンに続いて受信シリアルデータのフラグパターンが出力されるようにし、データの連続性を確保することができる。
【０６２６】
また、特に、第２０の発明のデータ通信装置（請求項２０記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、復号化した受信シリアルデータを任
意の通信符号に符号化することができる。
【０６２７】
また、特に、第２１の発明のデータ通信装置（請求項２１記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、自動認識して設定した通信符号を解除することができる。
【０６２８】
また、特に、第２２の発明のデータ通信装置（請求項２２記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、自動認識して設定した通信符号をフレームの終了を以て解除することができる。
【０６２９】
また、特に、第２３の発明のデータ通信装置（請求項２３記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、自動認識して設定した通信符号をアボートパターンの検出を以て解除することができる。
【０６３０】
また、特に、第２４の発明のデータ通信装置（請求項２４記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、通信符号自動認識用の比較パターンとして任意の比較パターンを設定することができる。
【０６３１】
また、特に、第２５の発明のデータ通信装置（請求項２５記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、通信符号自動認識用の比較パターンとして任意の比較パターンを設定することができ、しかも、制御部の構成を簡略化することができる。
【０６３２】
また、特に、第２６の発明のデータ通信装置（請求項２６記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、通信符号解除用比較パターンとして任意の比較パターンを設定することができる。
【０６３３】
また、特に、第２７の発明のデータ通信装置（請求項２７記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、通信符号解除用比較パターンとして任意の比較パターンを設定することができる。
【０６３４】
また、特に、第２８の発明のデータ通信装置（請求項２８記載のデータ通信装置）によれば、自動認識した通信符号に基づいて受信シリアルデータの復号化を行うことができると共に、自動認識した受信シリアルデータの通信符号と同一の通信符号に送信シリアルデータを符号化することができる。
【図面の簡単な説明】
【図１】本発明のデータ通信方法の実施の第１形態を示すフローチャートである。
【図２】図１に示すステップＳ１−１、Ｓ１−２の具体的内容を示すフローチャートである。
【図３】図２に示すステップＳ２−５及び図１に示すステップＳ１−３の具体的内容を示すフローチャートである。
【図４】本発明のデータ通信方法の実施の第１形態で使用する通信符号自動認識用の比較パターンの適正性を説明するためのタイミングチャートである。
【図５】本発明のデータ通信方法の実施の第１形態で使用する通信符号自動認識用の比較パターンの適正性を説明するためのタイミングチャートである。
【図６】本発明のデータ通信方法の実施の第１形態の適用例を示すタイミングチャートである。
【図７】本発明のデータ通信方法の実施の第２形態を示すフローチャートである。
【図８】本発明のデータ通信方法の実施の第２形態の適用例を示すタイミングチャートである。
【図９】本発明のデータ通信方法の実施の第３形態を示すフローチャートである。
【図１０】本発明のデータ通信方法の実施の第３形態の適用例を示すタイミングチャートである。
【図１１】本発明のデータ通信方法の実施の第４形態を示すフローチャートである。
【図１２】図１１に示すステップＳ１１−１の具体的内容を示すフローチャートである。
【図１３】図１１に示すステップＳ１１−２、Ｓ１１−３の具体的内容を示すフローチャートである。
【図１４】図１３に示すステップＳ１３−５及び図１１に示すステップＳ１１−４の具体的内容を示すフローチャートである。
【図１５】本発明のデータ通信方法の実施の第４形態で使用する通信符号自動認識用の比較パターンの適正性を説明するためのタイミングチャートである。
【図１６】本発明のデータ通信方法の実施の第４形態で使用する通信符号自動認識用の比較パターンの適正性を説明するためのタイミングチャートである。
【図１７】本発明のデータ通信方法の実施の第４形態の適用例を示すタイミングチャートである。
【図１８】通信符号自動認識用の比較パターンの入力方法を説明するための図である。
【図１９】本発明のデータ通信方法の実施の第５形態を示すフローチャートである。
【図２０】図１９に示すステップＳ１９−２の具体的内容を示すフローチャートである。
【図２１】本発明のデータ通信装置の実施の第１形態を示す回路図である。
【図２２】本発明のデータ通信装置の実施の第１形態の動作例を示すタイミングチャートである。
【図２３】本発明のデータ通信装置の実施の第２形態を示す回路図である。
【図２４】本発明のデータ通信装置の実施の第２形態の動作例を示すタイミングチャートである。
【図２５】本発明のデータ通信装置の実施の第３形態を示す回路図である。
【図２６】本発明のデータ通信装置の実施の第３形態の動作例を示すタイミングチャートである。
【図２７】本発明のデータ通信装置の実施の第４形態を示す回路図である。
【図２８】本発明のデータ通信装置の実施の第４形態の動作例を示すタイミングチャートである。
【図２９】本発明のデータ通信装置の実施の第５形態を示す回路図である。
【図３０】本発明のデータ通信装置の実施の第５形態の動作例を示すタイミングチャートである。
【図３１】本発明のデータ通信装置の実施の第６形態を示す回路図である。
【図３２】本発明のデータ通信装置の実施の第６形態の動作例を示すタイミングチャートである。
【図３３】本発明のデータ通信装置の実施の第７形態を示す回路図である。
【図３４】本発明のデータ通信装置の実施の第７形態の動作例を示すタイミングチャートである。
【図３５】本発明のデータ通信装置の実施の第８形態を示す回路図である。
【図３６】本発明のデータ通信装置の実施の第８形態が設ける比較パターン記憶部のメモリマップ例を示す図である。
【図３７】本発明のデータ通信装置の実施の第９形態を示す回路図である。
【図３８】本発明のデータ通信装置の実施の第９形態が設ける比較パターン記憶部のメモリマップ例を示す図である。
【図３９】本発明のデータ通信装置の実施の第１０形態を示す回路図である。
【図４０】本発明のデータ通信装置の実施の第１０形態が設ける解除パターン記憶部のメモリマップ例を示す図である。
【図４１】本発明のデータ通信装置の実施の第１１形態を示す回路図である。
【図４２】本発明のデータ通信装置の実施の第１１形態が設ける比較パターン記憶部のメモリマップ例を示す図である。
【図４３】本発明のデータ通信装置の実施の第１２形態を示す回路図である。
【図４４】本発明のデータ通信装置の実施の第１３形態を示す回路図である。
【図４５】本発明のデータ通信装置の実施の第１３形態が設けるシフトレジスタ部の構成を示す回路図である。
【図４６】本発明のデータ通信装置の実施の第１３形態が設けるシフトレジスタ部を構成する１ビット目のレジスタの構成を示す回路図である。
【図４７】本発明のデータ通信装置の実施の第１３形態が設けるシフトレジスタ部を構成する２ビット目〜９ビット目のレジスタの構成を示す回路図である。
【図４８】本発明のデータ通信装置の実施の第１３形態が設ける比較パターン記憶部の構成を示す回路図である。
【図４９】本発明のデータ通信装置の実施の第１３形態が設ける比較パターン記憶部を構成するＮＲＺ符号自動認識用比較パターン記憶部の構成を示す回路図である。
【図５０】本発明のデータ通信装置の実施の第１３形態が設ける比較パターン記憶部を構成するＮＲＺＩ符号自動認識用第１比較パターン記憶部の構成を示す回路図である。
【図５１】本発明のデータ通信装置の実施の第１３形態が設ける比較パターン記憶部を構成するＮＲＺＩ符号自動認識用第２比較パターン記憶部の構成を示す回路図である。
【図５２】本発明のデータ通信装置の実施の第１３形態が設ける比較パターン記憶部を構成するＦＭ０符号自動認識用第１比較パターン記憶部の構成を示す回路図である。
【図５３】本発明のデータ通信装置の実施の第１３形態が設ける比較パターン記憶部を構成するＦＭ０符号自動認識用第２比較パターン記憶部の構成を示す回路図である。
【図５４】本発明のデータ通信装置の実施の第１３形態が設ける比較パターン記憶部を構成するＦＭ１符号自動認識用第１比較パターン記憶部の構成を示す回路図である。
【図５５】本発明のデータ通信装置の実施の第１３形態が設ける比較パターン記憶部を構成するＦＭ１符号自動認識用第２比較パターン記憶部の構成を示す回路図である。
【図５６】本発明のデータ通信装置の実施の第１３形態が設ける比較パターン記憶部を構成するマンチェスタ符号自動認識用比較パターン記憶部の構成を示す回路図である。
【図５７】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部の構成を示す回路図である。
【図５８】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成する８ビット・カウンタの構成を示す回路図である。
【図５９】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＮＲＺ比較部の構成を示す回路図である。
【図６０】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＮＲＺ比較部を構成する比較部の構成を示す回路図である。
【図６１】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＮＲＺＩ比較部の構成を示す回路図である。
【図６２】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＮＲＺＩ比較部を構成するＮＲＺＩＸ比較部の構成を示す回路図である。
【図６３】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＮＲＺＩ比較部を構成するＮＲＺＩＸ比較部を構成する比較部の構成を示す回路図である。
【図６４】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＮＲＺＩ比較部を構成するＮＲＺＩＹ比較部の構成を示す回路図である。
【図６５】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＮＲＺＩ比較部を構成するＮＲＺＩＹ比較部を構成する比較部の構成を示す回路図である。
【図６６】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＮＲＺＩ比較部を構成するＮＲＺＩＹ比較部を構成する比較部の構成を示す回路図である。
【図６７】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ０比較部の構成を示す回路図である。
【図６８】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ０比較部を構成するＦＭ０Ｘ比較部の構成を示す回路図である。
【図６９】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ０比較部を構成するＦＭ０Ｘ比較部を構成する比較部の構成を示す回路図である。
【図７０】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ０比較部を構成するＦＭ０Ｘ比較部の構成を示す回路図である。
【図７１】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ０比較部を構成するＦＭ０Ｙ比較部を構成する比較部の構成を示す回路図である。
【図７２】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ１比較部の構成を示す回路図である。
【図７３】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ１比較部を構成するＦＭ１Ｘ比較部の構成を示す回路図である。
【図７４】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ１比較部を構成するＦＭ１Ｘ比較部を構成する比較部の構成を示す回路図である。
【図７５】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ１比較部を構成するＦＭ１Ｙ比較部の構成を示す回路図である。
【図７６】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するＦＭ１比較部を構成するＦＭ１Ｙ比較部を構成する比較部の構成を示す回路図である。
【図７７】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するマンチェスタ比較部の構成を示す回路図である。
【図７８】本発明のデータ通信装置の実施の第１３形態が設けるパターン比較部を構成するマンチェスタ比較部を構成する比較部の構成を示す回路図である。
【図７９】本発明のデータ通信装置の実施の第１３形態が設ける制御部の構成を示す回路図である。
【図８０】本発明のデータ通信装置の実施の第１３形態が設ける復号化部の構成を示す回路図である。
【図８１】本発明のデータ通信装置の実施の第１３形態が設けるパターン生成部の構成を示す回路図である。
【図８２】本発明のデータ通信装置の実施の第１３形態が設けるセレクタ部の構成を分図して示す回路図である。
【図８３】本発明のデータ通信装置の実施の第１３形態が設けるセレクタ部の構成を分図して示す回路図である。
【図８４】本発明のデータ通信装置の実施の第１３形態が設けるリタイミング部の構成を示す回路図である。
【図８５】本発明のデータ通信装置の実施の第１３形態の動作例を示すタイミングチャートである。
【図８６】本発明のデータ通信装置の実施の第１３形態の動作例を示すタイミングチャートである。
【図８７】本発明のデータ通信装置の実施の第１３形態の動作例を示すタイミングチャートである。
【図８８】従来のデータ通信装置の一例の要部を示す回路図である。
【符号の説明】
ＲＣＬＯＣＫ  受信クロック
ＲＤＡＴＡ  受信シリアルデータ
【図１】
0003646413.tif 000004
【図２】
0003646413.tif 000005
【図３】
0003646413.tif 000006
【図４】
0003646413.tif 000007
【図５】
0003646413.tif 000008
【図６】
0003646413.tif 000009
【図７】
0003646413.tif 000010
【図８】
0003646413.tif 000011
【図９】
0003646413.tif 000012
【図１０】
0003646413.tif 000013
【図１１】
0003646413.tif 000014
【図１２】
0003646413.tif 000015
【図１３】
0003646413.tif 000016
【図１４】
0003646413.tif 000017
【図１５】
0003646413.tif 000018
【図１６】
0003646413.tif 000019
【図１７】
0003646413.tif 000020
【図１８】
0003646413.tif 000021
【図１９】
0003646413.tif 000022
【図２０】
0003646413.tif 000023
【図２１】
0003646413.tif 000024
【図２２】
0003646413.tif 000025
【図２３】
0003646413.tif 000026
【図２４】
0003646413.tif 000027
【図２５】
0003646413.tif 000028
【図２６】
0003646413.tif 000029
【図２７】
0003646413.tif 000030
【図２８】
0003646413.tif 000031
【図２９】
0003646413.tif 000032
【図３０】
0003646413.tif 000033
【図３１】
0003646413.tif 000034
【図３２】
0003646413.tif 000035
【図３３】
0003646413.tif 000036
【図３４】
0003646413.tif 000037
【図３５】
0003646413.tif 000038
【図３６】
0003646413.tif 000039
【図３７】
0003646413.tif 000040
【図３８】
0003646413.tif 000041
【図３９】
0003646413.tif 000042
【図４０】
0003646413.tif 000043
【図４１】
0003646413.tif 000044
【図４２】
0003646413.tif 000045
【図４３】
0003646413.tif 000046
【図４４】
0003646413.tif 000047
【図４５】
0003646413.tif 000048
【図４６】
0003646413.tif 000049
【図４７】
0003646413.tif 000050
【図４８】
0003646413.tif 000051
【図４９】
0003646413.tif 000052
【図５０】
0003646413.tif 000053
【図５１】
0003646413.tif 000054
【図５２】
0003646413.tif 000055
【図５３】
0003646413.tif 000056
【図５４】
0003646413.tif 000057
【図５５】
0003646413.tif 000058
【図５６】
0003646413.tif 000059
【図５７】
0003646413.tif 000060
【図５８】
0003646413.tif 000061
【図５９】
0003646413.tif 000062
【図６０】
0003646413.tif 000063
【図６１】
0003646413.tif 000064
【図６２】
0003646413.tif 000065
【図６３】
0003646413.tif 000066
【図６４】
0003646413.tif 000067
【図６５】
0003646413.tif 000068
【図６６】
0003646413.tif 000069
【図６７】
0003646413.tif 000070
【図６８】
0003646413.tif 000071
【図６９】
0003646413.tif 000072
【図７０】
0003646413.tif 000073
【図７１】
0003646413.tif 000074
【図７２】
0003646413.tif 000075
【図７３】
0003646413.tif 000076
【図７４】
0003646413.tif 000077
【図７５】
0003646413.tif 000078
【図７６】
0003646413.tif 000079
【図７７】
0003646413.tif 000080
【図７８】
0003646413.tif 000081
【図７９】
0003646413.tif 000082
【図８０】
0003646413.tif 000083
【図８１】
0003646413.tif 000084
【図８２】
0003646413.tif 000085
【図８３】
0003646413.tif 000086
【図８４】
0003646413.tif 000087
【図８５】
0003646413.tif 000088
【図８６】
0003646413.tif 000089
【図８７】
0003646413.tif 000090
【図８８】
0003646413.tif 000091