(57)【特許請求の範囲】
【請求項１】
映像データに対する同期信号を予め決められた時間だけ順次遅延させたサンプリングクロックを複数生成するための生成手段と、
各前記複数のサンプリングクロックを用いて、前記映像データの中から、隣合う画素データにおける画像データの差分が最大である座標データを満足する座標を算出するための算出手段と、
前記算出された座標の値が同じである２個以上のサンプリングクロックであって、前記サンプリングクロックの遅延時間が互いに最も近いものどうしであるサンプリングクロック群であって、この群に含まれるサンプリングクロックの遅延時間は連続している群を抽出するための抽出手段と、
前記抽出されたサンプリングクロック群に含まれるサンプリングクロックの中央の遅延時間を、最適遅延時間として決定するための決定手段とを含む、映像信号処理装置。
【請求項２】
前記映像データは、予め定められたビット形式により表現されたＲＧＢデータである、請求項１に記載の映像信号処理装置。
【請求項３】
前記算出手段は、各前記複数のサンプリングクロックを用いて、前記映像データの中から、予め定められた第１の条件を満足する座標を算出するための手段を含み、
前記映像信号処理装置は、前記決定手段による最適遅延時間が算出されないと、前記算出手段を用いて前記第１の条件とは異なる第２の条件を満足する座標を算出して、前記算出された座標に基づいて前記抽出手段を用いてサンプリングクロック群を抽出して、前記抽出されたサンプリングクロック群に基づいて前記決定手段を用いて最適遅延時間を決定するための再計算手段をさらに含む、請求項１に記載の映像信号処理装置。
【請求項４】
映像データに対する同期信号を予め決められた時間だけ順次遅延させたサンプリングクロックを複数生成する生成ステップと、
各前記複数のサンプリングクロックを用いて、前記映像データの中から、隣合う画素データにおける画像データの差分が最大である座標データを満足する座標を算出する算出ステップと、
前記算出された座標の値が同じである２個以上のサンプリングクロックであって、前記サンプリングクロックの遅延時間が互いに最も近いものどうしであるサンプリングクロック群であって、この群に含まれるサンプリングクロックの遅延時間は連続している群を抽出する抽出ステップと、
前記抽出されたサンプリングクロック群に含まれるサンプリングクロックの中央の遅延時間を、最適遅延時間として決定する決定ステップとを含む、映像信号処理方法。
【請求項５】
コンピュータを用いて、請求項４に記載の映像信号処理方法を実現するためのプログラム。
【請求項６】
請求項５に記載のプログラムを記録した記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号を処理する回路に関し、特に、映像信号の同期信号を受信して、この同期信号に応じて生成される映像信号を処理するタイミングの基になるサンプリングクロックの位相を自動的に調整する回路に関する。
【０００２】
【従来の技術】
マルチメディア時代を迎え、たとえば、テレビジョン信号やパーソナルコンピュータのＲＧＢ映像信号をプロジェクタに取り込んで大画面で表示したり、プリンタでプリントアウトする場合など、映像信号処理においては、デジタル信号処理が必要である。このパーソナルコンピュータのＲＧＢ映像信号はもともとはデジタル信号であったものをアナログ信号に変換してあるので、デジタル信号を処理するにはＡ／Ｄ変換を行ない、デジタル映像信号に変換する必要がある。このためには、映像信号に同期したサンプリングクロックが必要であり、通常の場合、フェーズ・ロックド・ループ（以下、ＰＬＬという。）回路を設け、映像信号の同期信号に同期したサンプリングクロックを生成している。
【０００３】
ところが、このＰＬＬ回路をそのまま用いると、生成したサンプリングクロックは入力同期信号と一義的に一定の位相関係になるだけで、映像信号をサンプリングするのに最適な位相関係にはならないという問題点があった。すなわち、このような一義的に一定な位相関係であるため、映像信号の変化点に対して、適切な位相のサンプリング周波数でない場合が発生しうる。このようにして、映像信号処理を実行すると、映像信号の変化点でサンプリングしてしまい、映像信号が変化した部分と、変化していない部分とを混在させてサンプリングしてしまい、映像品質が悪くなる。
【０００４】
特開２０００−１５２０３０公報は、このような問題点を解決する映像信号処理回路を開示する。この公報に開示された映像信号処理回路は、入力同期信号に同期し、予め決められた時間だけ順次遅延されたサンプリングクロックを複数生成し、選択信号に基づいて、生成された複数のサンプリングクロックの一つのサンプリングクロックを出力するクロック位相遅延部と、選択されたサンプリングクロックで入力映像信号をＡ／Ｄ変換して映像データに変換するＡ／Ｄ変換部と、任意のサンプリングクロックの選択するための選択信号を生成し、クロック位相遅延部に出力する選択信号生成部と、その選択されたサンプリングクロックに基づいて、Ａ／Ｄ変換された映像データに含まれる任意の一走査線の映像データの中で、隣接する画素の映像データの差分が最大であるアドレスを算出するアドレス算出部と、選択信号生成部により、遅延されたサンプリングクロックを順次選択し、そのサンプリングクロック毎に入力映像信号をＡ／Ｄ変換した映像データにおいて、アドレス算出部により算出されたアドレスの画素の映像データを読出す操作を予め定められた回数だけ繰返して、その映像データのばらつきを算出し、そのうちの最大値を記憶する処理部と、 全ての遅延されたサンプリングクロックが選択されると、記憶されたばらつきの最大値が最小となるサンプリングクロックを最適な位相のサンプリングクロックとして選定する選定部とを含む。
【０００５】
この公報に記載された映像信号処理装置によると、入力同期信号に同期し、予め決められた時間だけ順次遅延されたサンプリングクロックを複数生成し、最初に、そのうちの任意のサンプリングクロックを選択し、そのサンプリングクロックで入力映像信号をＡ／Ｄ変換し、Ａ／Ｄ変換後の映像データの任意の一走査線の映像データのうち、隣接する画素の映像データの差分が最大となるアドレスを算出する。その後、順次遅延されたサンプリングクロックを選択し、その選択されたサンプリングクロック毎に入力映像信号をＡ／Ｄ変換し、算出されたアドレスの画素の映像データを読出し記憶する操作を予め定められた回数だけ繰返して、その映像データのばらつきを算出してその最大値を記憶する。全ての遅延されたサンプリングクロックを選択し終えると、そのばらつきが最小となるサンプリングクロックを求めて、そのときが最適位相のサンプリングクロックであると決定する。このため、入力映像信号にノイズが重畳されていたり、本来サンプリングに不適切な位相関係にあるのに偶然良いデータとしてサンプリングしてしまうことはなくなる。その結果、ノイズや偶然性の影響を受けないサンプリングクロックの位相の自動的調整を確実に実現できる映像信号処理回路を提供できる。また、このようにして映像信号とサンプリングクロックの位相関係が適切なものとなるので、Ａ／Ｄ変換後の映像品質は良質なものとなり、鮮明な表示映像を実現できる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した公報に記載された映像信号処理回路は、たとえば、以下のような問題点がある。まず、任意のサンプリングクロックにおける一走査線上の隣接画素間映像データが最大となる値をとるアドレスがＡＤ（２）とＡＤ（３）とであったとする。第１の位相で、このＡＤ（２）とＡＤ（３）との差分を予め定められた回数（ここでは８回とする）だけ計測すると、（８，８，８，８，１０，１２，１１，１０）が得られたとする。このときのばらつきは、｜８−１２｜＝４となる。同様にして、第２の位相で、このＡＤ（２）とＡＤ（３）との差分を予め定められた回数だけ計測すると、差分（１０，１０，１０，１１，１０，１０，１１，１０）が得られたとする。このときのばらつきは、｜１１−１０｜＝１となる。このようにして、ばらつきを各位相について求めて、「ばらつき」が最小となる位相を最適位相のサンプリングクロックであると決定する。このため、位相を少しずつ遅延させた、複数のサンプリングクロックを用いているにも関わらず、位相を遅延させた２以上のサンプリングクロックにおけるばらつきの相関関係を用いていない。その結果、複数のサンプリングクロックの中の１つのサンプリングクロックの結果のみに基づいて、最適位相のサンプリングクロックであると決定されるので、精度よくサンプリングクロックを決定できない場合がある。
【０００７】
本発明は、上述の課題を解決するためになされたものであって、同期信号に応じて生成される映像データを処理するのに最適なサンプリングクロックの位相を精度良く算出することができる、映像信号処理装置、映像信号処理方法、その方法を実現するプログラムおよび記録媒体を提供することである。
【０００８】
【課題を解決するための手段】
第１の発明に係る映像信号処理装置は、映像データに対する同期信号を予め決められた時間だけ順次遅延させたサンプリングクロックを複数生成するための生成手段と、各複数のサンプリングクロックを用いて、映像データの中から、予め定められた条件を満足する座標を算出するための算出手段と、算出された座標の値が同じである２個以上のサンプリングクロックであって、サンプリングクロックの遅延時間が互いに最も近いものどうしであるサンプリングクロック群を抽出するための抽出手段と、抽出されたサンプリングクロック群に含まれるサンプリングクロックの中央の遅延時間を、最適遅延時間として決定するための決定手段とを含む。
【０００９】
第１の発明によると、生成手段により生成された複数のサンプリングクロックを用いて、映像データの中から、予め定められた条件である、たとえば隣合う画素データにおける画像データの差分が最大である座標データが算出される。このような処理が、順次遅延時間を変えたサンプリングクロック毎に算出される。抽出手段は、算出された座標データが同じであるか否かという条件を満足し、かつサンプリングクロックの遅延時間が互いに近いものどうしであるサンプリングクロック群を算出する。このサンプリングクロック群に含まれるサンプリングクロックを用いて算出した座標の値は全て同じであり、このサンプリングクロック群に含まれるサンプリングクロックは互いに近いものどうしであるので、この群に含まれるサンプリングクロックの遅延時間は連続したものになる。決定手段は、この群に含まれるサンプリングクロックの中央の遅延時間を最適遅延時間として決定する。これにより、予め定められた条件を満足する座標の値が同じであるサンプリングクロックを含むサンプリングクロック群を抽出できる。すなわち、このようなサンプリングクロック群に含まれるサンプリングクロックの立ち上がり時には、映像データの変更が完了しているので、その群に含まれるサンプリングクロックでは座標の値が同じである。このサンプリングクロック群に含まれるサンプリングクロックの遅延時間が連続しており、その中央の遅延時間を最適な遅延時間に決定するので、完全に映像データが変更された状態で映像データを処理することができる。その結果、映像データの同期信号に応じて生成される映像データを処理するのに最適なサンプリングクロックの位相を精度良く算出することができる映像信号処理装置を提供することができる。なお、最適遅延時間は、サンプリングクロック群に含まれるサンプリングクロックの遅延時間の種類が偶数である場合には、中央の遅延時間が２つ存在する場合には、それら２つのうちの任意の遅延時間を最適遅延時間とする場合がある。
【００１０】
第２の発明に係る映像信号処理装置は、第１の発明の構成に加えて、算出手段は、映像データの中から、隣接する画素の映像データの差分が最大である座標を算出するための手段を含む。
【００１１】
第２の発明によると、算出手段により算出された、隣接する画素の映像データの差分が最大である座標に基づいて、サンプリングクロック群を抽出できる。
【００１２】
第３の発明に係る映像信号処理装置は、第１の発明の構成に加えて、映像データは、予め定められたビット形式により表現され、算出手段は、映像データの中から、ビット形式における特定のビットが立ち上がった座標を算出するための手段を含む。
【００１３】
第３の発明によると、算出手段により算出された、ビット形式における特定のビットが立ち上がった座標に基づいて、サンプリングクロック群を抽出できる。
【００１４】
第４の発明に係る映像信号処理装置は、第１の発明の構成に加えて、映像データは、予め定められたビット形式により表現され、算出手段は、映像データの中から、ビット形式における特定のビットが立ち下がった座標を算出するための手段を含む。
【００１５】
第４の発明によると、算出手段により算出された、ビット形式における特定のビットが立ち下がった座標に基づいて、サンプリングクロック群を抽出できる。
【００１６】
第５の発明に係る映像信号処理装置は、第１の発明の構成に加えて、映像データは、予め定められたビット形式により表現され、算出手段は、映像データの中から、隣接する画素の映像データのビットの変化量が最大である座標を算出するための手段を含む。
【００１７】
第５の発明によると、算出手段により算出された、隣接する画素の映像データのビットの変化量が最大である座標に基づいて、サンプリングクロック群を抽出できる。
【００１８】
第６の発明に係る映像信号処理装置は、第１〜５のいずれかの発明の構成に加えて、映像データは、予め定められたビット形式により表現されたＲＧＢデータであるものである。
【００１９】
第６の発明によると、ＲＧＢデータにより構成される映像データを処理するのに最適なサンプリングクロックの位相を精度良く算出することができる映像信号処理装置を提供することができる。
【００２０】
第７の発明に係る映像信号処理装置は、第１〜６のいずれかの発明の構成に加えて、算出手段は、各複数のサンプリングクロックを用いて、映像データの中から、予め定められた第１の条件を満足する座標を算出するための手段を含む。映像信号処理装置は、決定手段による最適遅延時間が算出されないと、算出手段を用いて第１の条件とは異なる第２の条件を満足する座標を算出して、算出された座標に基づいて抽出手段を用いてサンプリングクロック群を抽出して、抽出されたサンプリングクロック群に基づいて決定手段を用いて最適遅延時間を決定するための再計算手段をさらに含む。
【００２１】
第７の発明によると、予め定められた第１の条件を満足する座標、たとえば隣接する画素の映像データの差分が最大であるという条件を満足する座標を算出する。この座標に基づいて決定手段による最適遅延時間が算出されないことがある。この場合には、再計算手段は、算出手段を用いて第２の条件を満足する座標、たとえば特定のビットが立ち上がったという条件を満足する座標を算出する。さらに、再計算手段は、第２の条件を満足する座標に基づいて抽出手段を用いてサンプリングクロック群を抽出して、抽出されたサンプリングクロック群に基づいて決定手段を用いて最適遅延時間を決定する。これにより、ある条件を満足する座標によっては最適遅延時間を決定できない場合、ある条件とは別の条件を満足する座標を用いて再計算することができる。
【００２２】
第８の発明に係る映像信号処理方法は、映像データに対する同期信号を予め決められた時間だけ順次遅延させたサンプリングクロックを複数生成する生成ステップと、各複数のサンプリングクロックを用いて、映像データの中から、予め定められた条件を満足する座標を算出する算出ステップと、算出された座標の値が同じである２個以上のサンプリングクロックであって、サンプリングクロックの遅延時間が互いに最も近いものどうしであるサンプリングクロック群を抽出する抽出ステップと、抽出されたサンプリングクロック群に含まれるサンプリングクロックの中央の遅延時間を、最適遅延時間として決定する決定ステップとを含む。
【００２３】
第８の発明によると、生成ステップにて生成された複数のサンプリングクロックを用いて、映像データの中から、予め定められた条件である、たとえば隣合う画素データにおける画像データの差分が最大である座標データが算出される。このような処理が、順次遅延時間を変えたサンプリングクロック毎に算出される。抽出ステップにて、算出された座標データが同じであるか否かという条件を満足し、かつサンプリングクロックの遅延時間が互いに近いものどうしであるサンプリングクロック群を算出する。このサンプリングクロック群に含まれるサンプリングクロックを用いて算出した座標の値は全て同じであり、このサンプリングクロック群に含まれるサンプリングクロックは互いに近いものどうしであるので、この群に含まれるサンプリングクロックの遅延時間は連続したものになる。決定ステップにて、この群に含まれるサンプリングクロックの中央の遅延時間を最適遅延時間として決定する。これにより、予め定められた条件を満足する座標の値が同じであるサンプリングクロックを含むサンプリングクロック群を抽出できる。すなわち、このようなサンプリングクロック群に含まれるサンプリングクロックの立ち上がり時には、映像データの変更が完了しているので、その群に含まれるサンプリングクロックでは座標の値が同じである。このサンプリングクロック群に含まれるサンプリングクロックの遅延時間が連続しており、その中央の遅延時間を最適な遅延時間に決定するので、完全に映像データが変更された状態で映像データを処理することができる。その結果、映像データの同期信号に応じて生成される映像データを処理するのに最適なサンプリングクロックの位相を精度良く算出することができる映像信号処理方法を提供することができる。
【００２４】
第９の発明に係るプログラムは、コンピュータを用いて、第８の発明に係る映像信号処理方法を実現するためのプログラムである。
【００２５】
第９の発明によると、映像データの同期信号に応じて生成される映像データを処理するのに最適なサンプリングクロックの位相を精度良く算出することができる映像信号処理方法をコンピュータに実現させるプログラムを提供することができる。
【００２６】
第１０の発明に係る記録媒体は、第９の発明に係るプログラムを記録した記録媒体である。
【００２７】
第１０の発明によると、映像データの同期信号に応じて生成される映像データを処理するのに最適なサンプリングクロックの位相を精度良く算出することができる映像信号処理方法をコンピュータに実現させるプログラムを記録した記録媒体を提供することができる。
【００２８】
さらに好ましくは、映像信号処理方法は、第８の発明の構成に加えて、算出ステップは、映像データの中から、隣接する画素の映像データの差分が最大である座標を算出するステップを含んでもよい。
【００２９】
このようにすると、算出ステップにて算出された、隣接する画素の映像データの差分が最大である座標に基づいて、サンプリングクロック群を抽出できる。
【００３０】
さらに好ましくは、映像信号処理方法は、第８の発明の構成に加えて、映像データは、予め定められたビット形式により表現され、算出ステップは、映像データの中から、ビット形式における特定のビットが立ち上がった座標を算出するステップを含んでもよい。
【００３１】
このようにすると、算出ステップにて算出された、ビット形式における特定のビットが立ち上がった座標に基づいて、サンプリングクロック群を抽出できる。
【００３２】
さらに好ましくは、映像信号処理方法は、第８の発明の構成に加えて、映像データは、予め定められたビット形式により表現され、算出ステップは、映像データの中から、ビット形式における特定のビットが立ち下がった座標を算出するステップを含んでもよい。
【００３３】
このようにすると、算出ステップにて算出された、ビット形式における特定のビットが立ち下がった座標に基づいて、サンプリングクロック群を抽出できる。
【００３４】
さらに好ましくは、映像信号処理方法は、第８の発明の構成に加えて、映像データは、予め定められたビット形式により表現され、算出ステップは、映像データの中から、隣接する画素の映像データのビットの変化量が最大である座標を算出するステップを含んでもよい。
【００３５】
このようにすると、算出ステップにて算出された、隣接する画素の映像データのビットの変化量が最大である座標に基づいて、サンプリングクロック群を抽出できる。
【００３６】
さらに好ましくは、映像信号処理方法は、第８の発明の構成に加えて、映像データは、予め定められたビット形式により表現されたＲＧＢデータであってもよい。
【００３７】
このようにすると、ＲＧＢデータにより構成される映像データを処理するのに最適なサンプリングクロックの位相を精度良く算出することができる映像信号処理方法を提供することができる。
【００３８】
この発明は、別の局面においては、コンピュータを用いて、第８の発明に係る映像信号処理方法を実現するためのプログラムであってもよい。
【００３９】
このようにすると、映像データの同期信号に応じて生成される映像データを処理するのに最適なサンプリングクロックの位相を精度良く算出することができる映像信号処理方法をコンピュータに実現させるプログラムを提供することができる。
【００４０】
この発明は、さらに別の局面においては、上記したプログラムを記録した記録媒体であってもよい。
【００４１】
このようにすると、映像データの同期信号に応じて生成される映像データを処理するのに最適なサンプリングクロックの位相を精度良く算出することができる映像信号処理方法をコンピュータに実現させるプログラムを記録した記録媒体を提供することができる。
【００４２】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがってそれらについての詳細な説明は繰返さない。
【００４３】
＜第１の実施の形態＞
図１を参照して、本実施の形態に係る画像処理回路を含む映像システムの制御構成について説明する。図１に示すように、この映像システムは、ＴＶアンテナやビデオデッキ等のテレビ画像データ発生回路１００と、このテレビ画像データ発生回路１００からのアナロググラフィックデータをデジタルグラフィックデータに変換するＡ／Ｄコンバータ２００と、デジタルグラフィックデータを出力するモニタ４００と、Ａ／Ｄコンバータ２００から出力されたデジタルグラフィックデータをモニタ４００に適合させるようにデジタルグラフィックデータを修正する画像処理回路３００とを含む。モニタ４００には、画像処理回路３００による修正後の画像が出力される。
【００４４】
Ａ／Ｄコンバータ２００と画像処理回路３００とが別々のチップで構成されている場合、そのボードの配置によりデータバスの配線によるデータの遅延およびクロックの遅延等が発生するため、位相関係は狂いやすい。図２（Ａ）は、Ａ／Ｄコンバータ２００の直後におけるデジタルグラフィックデータおよび転送クロックの状態を示し、図２（Ｂ）は、画像処理回路３００の直前におけるデジタルグラフィックデータおよび転送クロックの状態を示す。これらの図に示すように、デジタルグラフィックデータおよび転送クロックの位相関係に差異が生じている。なお、以下の説明において使用されるサンプリングクロックは、転送クロックと同義である。
【００４５】
デジタルグラフィックデータは、転送クロックの立ち上がりで転送されるものとする。転送クロックの立ち上がりがデジタルグラフィックデータの切り替わり目付近にある時、正常にデジタルグラフィックデータが転送できないことが生じ得る。正常に転送するためには、転送クロックの立ち上がり位相をデジタルグラフィックデータの切り替わり目付近から避けなければならない。この処理を画像処理回路３００が実行する。
【００４６】
図３を参照して、画像処理回路３００の制御ブロックを詳細に説明する。図３に示すように、画像処理回路３００は、デジタルグラフィックデータが入力される制御ロジック３１０と、転送クロックが入力される位相調整回路３２０と、制御ロジックと位相調整回路３２０とに接続された判定回路３３０とを含む。
【００４７】
制御ロジック３１０はモニタ４００に接続される。図３に示すように、画像処理回路３００には、デジタルグラフィックデータと、その転送クロックとが入力される。画像処理装置３００における画像処理後のデジタルグラフィックデータおよびその転送クロックが後段のモニタ４００に出力される。画像処理回路３００は、制御ロジック３１０の前段に位相調整回路３２０を有する。制御ロジック３１０に入力されるデジタルグラフィックデータと、位相調整回路３２０から出力される転送クロックとは、判定回路３３０にも入力される。判定回路３３０は、位相調整回路３２０の転送クロックの位相を操作できる。
【００４８】
判定回路３３０は、位相調整回路３２０に任意の位相を指定し、その指定された位相を有する転送クロックに基づいて、最大差分位置座標の測定などを実行する。この測定を、位相を順次変更して予め定められた回数だけ実行する。判定回路３３０は、可能な限りの位相でこの操作を繰返し、最も綺麗に映る位相を検出する。この最も綺麗に映る位相を検出についての詳細は後述する。判定回路３３０は、検出した位相を指定して、調整を終了する。
【００４９】
このような処理が実行されるのは、グラフィックデータのように一定周期で同一データが転送可能で、かつその周期の中に座標のような、他と区別できる識別符号が割当てられるものである。図４に示すように、グラフィックデータには、位置座標が付与される。デジタルグラフィックデータに、画像上の座標が付与される。画像上で最上ライン最左端ドットのグラフィックデータの位置座標を（０、０）とし、この点から下にＶライン、右にＨドットの位置座標を（Ｖ、Ｈ）とする。
【００５０】
判定回路３３０は、最大差分位置座標を算出する。判定回路３３０は、各座標のドットとそのドットに隣接する左横のドットについて、デジタルグラフィックデータの赤、緑、青成分のそれぞれのデータの差の絶対値を、その位置座標の各色の差分データとして、任意の画像における各色の最大の差分データを各色の最大差分データ、その位置座標を各色の最大差分位置座標を算出する。画像最左端のドットに関しては、隣接する左横のドットが存在しないが、データ転送上最左端ドットの１クロック前に転送されたデータを、判定回路３３０は、仮に隣接する左横のドットのグラフィックデータとして差分を算出する。ただし、このような算出方法には限定されない。たとえば、差分対象を左端のデータとして必ず差分が「０」になるようにしても構わない。このようにすると、１クロック前に転送されたデータが不安定である場合に対応することができる。
【００５１】
判定回路３３０は、最大差分が取得できる座標が同一垂直座標上に複数ある時、最も上のラインに存在する座標を最大差分位置座標の垂直方向の座標とし、最大差分が取得できる座標が同一ライン上に複数ある時、最も左に存在する座標を最大差分位置座標の水平方向の座標とする。
【００５２】
判定回路３３０は、同一画像において転送クロックの位相を変えて最大差分位置座標を検出した時、最大差分位置座標が最も多く連続して各色毎に全て一致した転送クロックの位相の中で、真中の位相を最も綺麗に映る位相とする。ただし、連続して一致する位相群が２つ以上あり、かつ最大の連続数を持つ位相群が２つ以上ある時、最も綺麗に映る位相を特定できなかったとする。
【００５３】
このような判定回路３３０における機能は、ハードウェアで構成しても、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、判定回路を構成するハードウェアは一般的なものであって、本実施の形態に係る画像処理の本質的な部分は、ソフトウェアにより実現される。このようなソフトウェアは、様々な記録媒体に記録されて市場を流通し、記録媒体からメモリに読み出され、演算装置により演算処理が行なわれ、画像処理機能を発現する。
【００５４】
図５を参照して、本実施の形態に係る画像処理回路で実行されるプログラムの制御構造について説明する。
【００５５】
ステップ（以下、ステップをＳと略す。）１００にて、判定回路３３０は、変数Ｉを初期化（Ｉ＝１）する。Ｓ２００にて、判定回路３３０は、位相調整回路３２０に位相（Ｉ）のサンプリングクロックの出力を指示する。位相調整回路３２０は、転送クロックを所定の時間遅延させたサンプリングクロックを出力させる。なお、本実施の形態においては、３６０ｄｅｇ／８＝４５ｄｅｇずつ遅延させるものとする。このようにすると、８つの位相（０ｄｅｇ、４５ｄｅｇ、９０ｄｅｇ、１３５ｄｅｇ、１８０ｄｅｇ、２２５ｄｅｇ、２７０ｄｅｇ、３１５ｄｅｇ）について処理が行なわれる。
【００５６】
Ｓ３００にて、判定回路３３０は、デジタルグラフィックデータとサンプリングクロックとに基づいて、赤成分の最大差分座標（ＲＸ（Ｉ）、ＲＹ（Ｉ））、緑成分の最大差分座標（ＧＸ（Ｉ）、ＧＹ（Ｉ））および青成分の最大差分座標（ＢＸ（Ｉ）、ＢＹ（Ｉ））をそれぞれ算出してメモリに記憶する。
【００５７】
Ｓ４００にて、判定回路３３０は、変数Ｉに１を加算する。Ｓ５００にて、判定回路３３０は、変数Ｉが定数Ｎ（本実施の形態の場合、Ｎ＝８）よりも大きいか否かを判断する。変数Ｉが定数Ｎよりも大きい場合には（Ｓ５００にてＹＥＳ）、処理はＳ６００に移される。もしそうでないと（Ｓ５００にてＮＯ）、処理はＳ２００に戻される。
【００５８】
Ｓ６００にて、判定回路３３０は、位相（１）〜位相（Ｎ）の中から、（ＲＸ（Ｋ）、ＲＹ（Ｋ）、ＧＸ（Ｋ）、ＧＹ（Ｋ）、ＢＸ（Ｋ）、ＢＹ（Ｋ））＝（ＲＸ（Ｋ＋１）、ＲＹ（Ｋ＋１）、ＧＸ（Ｋ＋１）、ＧＹ（Ｋ＋１）、ＢＸ（Ｋ＋１）、ＢＹ（Ｋ＋１））を満足する位相であって、最も連続する位相数Ｍを算出する。
【００５９】
Ｓ７００にて、判定回路３３０は、位相数Ｍが１よりも大きいか否かを判断する。位相数Ｍが１よりも大きい場合には（Ｓ７００にてＹＥＳ）、処理はＳ８００に移される。もしそうでないと（Ｓ７００にてＮＯ）、処理はＳ９００に移される。
【００６０】
Ｓ８００にて、判定回路３３０は、Ｍ個の位相の中心位相（Ｍが偶数で中心位相が２つ存在する場合には、それら２つのうちの任意の位相）を、最適位相として決定する。Ｓ９００にて、判定回路３３０は、最適位相を決定することが不可能であることを決定する。
【００６１】
以上のような構造およびフローチャートに基づく、映像システムの動作について説明する。
【００６２】
テレビ画像データ発生回路１００からＡ／Ｄコンバータ２００にアナロググラフィックデータが出力され、Ａ／Ｄコンバータ２００は、入力されたアナロググラフィックデータをＡ／Ｄ変換して、デジタルグラフィックデータを画像処理回路３００に出力する。
【００６３】
画像処理回路３００の判定回路３３０は、位相調整回路３２０に位相（１）でのサンプリングクロックの出力を指示する（Ｓ２００）。出力された位相（１）のサンプリングクロックで転送されたデジタルグラフィックデータの最大差分の位置座標が、赤成分、緑成分、青成分のそれぞれについて算出されて、メモリに記憶される（Ｓ３００）。このような処理が位相（１）〜位相（８）まで８回繰返し実行される。この結果、メモリには図６に示すように最大差分位置座標が格納される。
【００６４】
位相（１）〜位相（８）の中から、赤成分の位置座標が同じ、緑成分の位置座標が同じ、かつ青成分の位置座標が同じである位相群を算出する。このとき算出される位相群は連続した位相である。たとえば、
ＲＸ（３）＝ＲＸ（４）＝ＲＸ（５）＝ＲＸ（６）＝ＲＸ（７）
ＲＹ（３）＝ＲＹ（４）＝ＲＹ（５）＝ＲＹ（６）＝ＲＹ（７）
ＧＸ（３）＝ＧＸ（４）＝ＧＸ（５）＝ＧＸ（６）＝ＧＸ（７）
ＧＹ（３）＝ＧＹ（４）＝ＧＹ（５）＝ＧＹ（６）＝ＧＹ（７）
ＢＸ（３）＝ＢＸ（４）＝ＢＸ（５）＝ＢＸ（６）＝ＢＸ（７）
ＢＹ（３）＝ＢＹ（４）＝ＢＹ（５）＝ＢＹ（６）＝ＢＹ（７）
であると、図６に示すように、連続する位相（３）〜位相（７）の５つ（Ｍ＝５）と算出される。位相数Ｍが５であるので（Ｓ７００にてＹＥＳ）、５個の位相（位相（３）〜位相（７））の真中の位相である位相（５）が最適な位相であると決定される。
【００６５】
図６に、たとえば、８つの位相で、各色の最大差分位置座標を測定した結果を示す。上述したように、位相（３）、位相（４）、位相（５）、位相（６）、位相（７）のサンプリングクロックで測定した各色の最大差分位置座標が各色毎に全て一致し、位相（１）、位相（２）、位相（８）のサンプリングクロックで測定した各色の最大差分位置座標が一致していない場合、位相（３）、位相（４）、位相（５）、位相（６）、位相（７）のサンプリングクロックの測定値は連続して一致した場合、位相（３）、位相（４）、位相（５）、位相（６）、位相（７）の真中の位相（５）のサンプリングクロックを最も綺麗に映る位相であると決定する。
【００６６】
図７に、デジタルグラフィックデータおよび転送クロックのタイミングチャートで示す。転送クロックが、位相（３）、位相（４）、位相（５）、位相（６）、位相（７）の場合には、最大差分位置座標が一致、位相（１）、位相（２）、位相（８）の場合には、最大差分位置座標が不一致であったため、正常な転送が可能な領域は、転送クロックが、位相（３）〜位相（７）の領域に限定され、特に、その転送クロックが、位相（３）〜位相（７）の真中の位相（５）が最適位相として決定される。
【００６７】
以上のようにして、本実施の形態に係る画像処理回路によると、位相を順次遅延させたクロックで、最大差分が発生した位置の座標を検出する。最大差分が発生した座標が同じである、連続した位相数を算出する。算出された位相差の中で、真中の位相差を最も画像が綺麗に映るクロックとして決定できる。
【００６８】
＜第２の実施の形態＞
以下、本実施の形態に係る画像処理回路について説明する。本実施の形態に係る画像処理回路は、前述の第１の実施の形態に係る画像処理回路のように、最大差分の座標を算出するのではなく、異なる方法で座標を検出する。それ以外のハードウェア構成およびソフトウェア構成は同じであるので、それらについてのここでの詳細な説明は繰返さない。
【００６９】
本実施の形態に係る画像処理回路は、色成分の適当なビットの最初の立ち上がり、および立ち下がりの座標を検出する。このとき、適当とは、ビットの配置に基づいて、偏りのないビット選択をいう。赤、緑、青各８ビットのデータを持つとき、最大２４ビットまでの立ち上がりおよび立ち下がりの４８座標を、クロックの各位相毎に検出し、全ての座標が一致する連続な位相の領域の中で、最も広い領域の真中の位相を最適な位相として決定する。
【００７０】
この方法では、全てのビットの変化を検出することができるので、より綺麗に映る位相を適切に検出できる。テキスト画像のように、黒の階調０００（２進数表記で「００００００００」）から白の階調２５５（２進数表記で「１１１１１１１１）への変化が存在する画像であれば、第１の実施の形態に係る画像処理回路で実行されるように最大差分の検出により対応できるが、自然画のように色彩の変化が微妙なときであっても本実施の形態に係る画像処理回路は適切に最適な位相を決定できる。
【００７１】
＜第３の実施の形態＞
以下、本実施の形態に係る画像処理回路について説明する。本実施の形態に係る画像処理回路は、前述の第１の実施の形態に係る画像処理回路における、最大差分の座標を算出するのではなく、異なる方法で座標を検出する。それ以外のハードウェア構成およびソフトウェア構成は同じであるので、それらについてのここでの詳細な説明は繰返さない。
【００７２】
本実施の形態に係る画像処理回路は、赤、緑、青各色８ビットのデータを有するとき、各ビットの変化数を加算して、フレーム内でこの値が最大になる最初の座標を検出する。たとえば、ある座標のデータをその隣接する（左の）座標のデータとの間で、赤６ビット、緑８ビット、青７ビットの変化があったとき、この座標の変化の合計は２１になる。各位相に関して、この座標を検出し、連続してこの座標が一致する位相の領域で最大となる領域の中心の座標を、綺麗に映る最適な位相であるとして決定できる。
【００７３】
このようにすると、第１の実施の形態におけるように、最大差分値での判定よりも、ビットの依存率が減ることになり、有効な判定が可能である。また、実施の形態１の回路構成よりも、小さな回路構成を実現できる。
【００７４】
＜他の変形例＞
上述した実施の形態に係る画像処理回路を含む映像システムを用いて、隣接する画素の映像データの差分が最大であるという条件を満足する座標を算出して、この座標に基づいて最適遅延時間を算出しようとしても、算出できないことがある。この場合には、画像処理回路に、再計算機能を設けるようにするとよい。画像処理回路は、最初の条件とは異なる条件を満足する座標、たとえば特定のビットが立ち上がったという条件を満足する座標を算出する。さらに、画像処理回路は、その条件を満足する座標に基づいてサンプリングクロック群を抽出して、抽出されたサンプリングクロック群に基づいて最適遅延時間を決定する。これにより、ある条件を満足する座標によっては最適遅延時間を決定できない場合、ある条件とは別の条件を満足する座標を用いて再計算することができる。
【００７５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態に係る映像システムの制御ブロック図である。
【図２】  デジタルグラフィックデータと転送クロックの位相を表わす図である。
【図３】  図１に示した画像処理装置の制御ブロック図である。
【図４】  位置座標を示す図である。
【図５】  判定回路で実行されるプログラムの制御構造を示すフローチャートである。
【図６】  判定結果を示す図（その１）である。
【図７】  判定結果を示す図（その２）である。
【符号の説明】
１００  テレビ画像データ発生回路、２００  Ａ／Ｄコンバータ、３００  画像処理回路、３１０  制御ロジック、３２０  位相調整回路、３３０  判定回路、４００  モニタ。
【図１】
0003699060.tif 000002
【図２】
0003699060.tif 000003
【図３】
0003699060.tif 000004
【図４】
0003699060.tif 000005
【図５】
0003699060.tif 000006
【図６】
0003699060.tif 000007
【図７】
0003699060.tif 000008