(57)【特許請求の範囲】
【請求項１】
素子形成面を有する基材、この素子形成面上に設けられた第１の電極層、この第1電極層上の異なる領域上にそれそれ設けられた第1及び第２のサーミスタ薄膜、前記第1サーミスタ薄膜上に設けられ前記第1サーミスタ薄膜を挟んで前記第1電極層と対向する第２の電極層、並びに、前記第２サーミスタ薄膜上に設けられ前記第２サーミスタ薄膜を挟んで前記第1電極層と対向する第３の電極層を具備し、そして、負の温度特性を有し、ＡＴカット水晶振動子を用いた水晶発信器の温度補償回路に使用され、前記第２及び第1電極層並びに前記第1サーミスタ薄膜によりコンデンサ機能を持たせて低温部補償回路用の第1のサーミスタ素子を構成し、前記第1及び第３電極層並びに前記第２サーミスタ薄膜によりコンデンサ機能を持たせて前記第１サーミスタ素子に直列に接続した高温部補償回路用の第２のサーミスタ素子を構成していることを特徴とするチップ型薄膜サーミスタ素子。
【請求項２】
前記第1及び第２サーミスタ素子が有する静電容量により、前記低温部補償回路及び高温部補償回路におけるコンデンサの使用を不要としたことを特徴とする請求項１に記載のチップ型薄膜サーミスタ素子。
【請求項３】
２５℃、５〜２５ＭＨｚにおける前記第１サーミスタ素子の静電容量の値が１５ｐＦ以上、抵抗値が１００Ω以下であり、２５℃、５〜２５ＭＨｚにおける前記第２サーミスタ素子の静電容量の値が１５ｐＦ以上、抵抗値が２ｋΩ以上であることを特徴とする請求項１または２に記載のチップ型薄膜サーミスタ素子。
【請求項４】
請求項１〜３のいずれかに記載のチップ型薄膜サーミスタ素子を温度補償回路に用いたことを特徴とする水晶発信器。
【請求項５】
素子形成面を有する基材、この素子形成面上に設けられた第１の電極層、この第1電極層上の異なる領域上にそれそれ設けられた第1及び第２のサーミスタ薄膜、前記第1サーミスタ薄膜上に設けられ前記第1サーミスタ薄膜を挟んで前記第1電極層と対向する第２の電極層、並びに、前記第２サーミスタ薄膜上に設けられ前記第２サーミスタ薄膜を挟んで前記第1電極層と対向する第３の電極層を具備し、そして、負の温度特性を有し、ＡＴカット水晶振動子を用いた水晶発信器の温度補償回路に使用され、前記第２及び第1電極層並びに前記第1サーミスタ薄膜によりコンデンサ機能を持たせて低温部補償回路用の第1のサーミスタ素子を構成し、前記第1及び第３電極層並びに前記第２サーミスタ薄膜によりコンデンサ機能を持たせて前記第１サーミスタ素子に直列に接続した高温部補償回路用の第２のサーミスタ素子を構成しているチップ型薄膜サーミスタ素子を製造する方法であって、
前記基材となる基板上に複数チップ分の前記第1電極層の薄膜パターンを成膜する工程と、
前記第1電極層の薄膜パターン上に前記第１サーミスタ薄膜の薄膜パターンを成膜する工程と、
前記第1電極層の薄膜パターン上に前記第２サーミスタ薄膜の薄膜パターンを成膜する工程と、
前記第１サーミスタ薄膜の薄膜パターン上に前記第２電極層の薄膜パターンを成膜する工程と、
前記第２サーミスタ薄膜の薄膜パターン上に前記第３電極層の薄膜パターンを成膜する工程と、
前記第２及び第３電極層のパターンを成膜した後、各チップに切断する工程とを具備することを特徴とするチップ型薄膜サーミスタ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＴカット水晶振動子を用いた水晶発振器の温度補償回路に用いられる負の温度係数を有するチップ型薄膜サーミスタ素子、その製造方法およびこれを用いた水晶発振器に関する。
【０００２】
【従来の技術】
携帯電話等の屋外で使用される小型通信機器には、使用温度による発振周波数の変化が僅少となるようにＡＴカット板水晶振動子と増幅器と温度補償回路を含む温度補償型の水晶発振器が用いられているが、この温度補償回路としては、従来、図３に示されるものが知られている（特公昭６４−１９６７号公報、特公昭６４−１９６９号公報等）。
【０００３】
この温度補償回路は、同図に示すように、不図示の水晶振動子に直列に接続した低温部補償回路Ｌおよび高温部補償回路Ｈを備える。低温部補償回路Ｌは相互に並列に接続したコンデンサＣＬ  およびサーミスタＴｈＬ  を有し、高温部補償回路Ｈは相互に並列に接続したコンデンサＣＨ  およびサーミスタＴｈＨ  を有する。サーミスタＴｈＬ  、ＴｈＨ  はいずれも負の温度特性を有するものである。そして各コンデンサＣＬ  、ＣＨ  の容量と温度補償回路全体としての等価直列容量との比の温度変化に対する変化量が、低温部補償回路Ｌでは常温（２５℃）以上においては僅少であるが低温部において大きくなるように、また高温部補償回路Ｈでは常温以下においては僅少であるが高温部において大きくなるように、それぞれのコンデンサＣＬ  、ＣＨ  とサーミスタＴｈＬ  、ＴｈＨ  を設定している。
【０００４】
また、温度補償回路の補償感度調整用として、低温部補償回路ＬにおいてはサーミスタＴｈＬ  に並列に抵抗ＲＬ  を挿入し、高温部補償回路ＨにおいてはサーミスタＴｈＨ  に直列に抵抗ＲＨ  を挿入している。したがって、低温部補償回路Ｌおよび高温部補償回路Ｈに使用されるチップ型素子としては、サーミスタ、コンデンサおよび調整抵抗の３種類を必要とする。
【０００５】
【発明が解決しようとする課題】
しかしながら、水晶発振器の小型化が要求される昨今においては、より実装部品数が少なく、かつ製造容易であることが要求されている。
【０００６】
そこで本発明の目的は、水晶発振器の温度補償回路における実装部品をより少なくすることが可能で、容易に製造し得るチップ型薄膜サーミスタ素子を提供することにある。
【０００７】
【課題を解決するための手段】
この目的を達成するため本発明のチップ型薄膜サーミスタ素子は、素子形成面を有する基材、この素子形成面上に設けられた第１の電極層、この第1電極層上の異なる領域上にそれそれ設けられた第1及び第２のサーミスタ薄膜、前記第1サーミスタ薄膜上に設けられ前記第1サーミスタ薄膜を挟んで前記第1電極層と対向する第２の電極層、並びに、前記第２サーミスタ薄膜上に設けられ前記第２サーミスタ薄膜を挟んで前記第1電極層と対向する第３の電極層を具備し、そして、負の温度特性を有し、ＡＴカット水晶振動子を用いた水晶発信器の温度補償回路に使用され、前記第２及び第1電極層並びに前記第1サーミスタ薄膜によりコンデンサ機能を持たせて低温部補償回路用の第1のサーミスタ素子を構成し、前記第1及び第３電極層並びに前記第２サーミスタ薄膜によりコンデンサ機能を持たせて前記第１サーミスタ素子に直列に接続した高温部補償回路用の第２のサーミスタ素子を構成していることを特徴とする。
【０００８】
この素子は、前記基材となる基板上に複数チップ分の第１電極層の薄膜パターンを成膜し、その上に第１および第２サーミスタ薄膜の薄膜パターンを成膜し、さらにその上に第２およびび第３電極層の薄膜パターンを成膜し、そして、各チップに切断することにより、簡便に製造される。
【００１０】
ここで、第１サーミスタ薄膜を挟んで第２電極層と第１電極層とが対向する部分の、第１サーミスタ薄膜部分の厚さをｔ、長さをＬ、幅をＷとし、また、温度Ｔにおけるサーミスタ薄膜の比抵抗をρ（Ｔ）すると、第２電極層と第１電極層間の温度Ｔにおける抵抗値Ｒ１  （Ｔ）は、Ｒ（Ｔ）＝（ρ（Ｔ）×ｔ）／（Ｌ×Ｗ）である。また、真空の誘電率をε０  、第１サーミスタ薄膜の比誘電率をεｒ  とすると第２電極層と第１電極層間の静電容量Ｃ１  は、Ｃ１  ＝ε０  ×εｒ  ×（Ｌ×Ｗ）／ｔである。したがって、ｔ、Ｌ、Ｗ、εｒ  等の値を適当に選択することにより、図３の低温部補償回路Ｌにおける、コンデンサＣＬ  を含めた容量に相当する容量が、さらには抵抗ＲＬ  を含めた抵抗値に相当する抵抗値が、第２電極層と第１電極層間に付与される。したがって第１サーミスタ素子は、それのみで、低温部補償回路ＬにおけるコンデンサＣＬ  、さらには調整用の抵抗ＲＬ  をも含めた、低温部補償回路Ｌ全体の機能を有することになる。
【００１１】
また、同様にして、第２サーミスタ素子に対しては、図３の高温部補償回路Ｈ全体の機能を付与することができる。
【００１２】
したがって、図３の温度補償回路におけるコンデンサＣＬ  、ＣＨ  、さらには調整用の抵抗ＲＬ  、ＲＨ  が不要となり、図２に示すように、第１サーミスタ素子ＴｈＬ  ′および第２サーミスタ素子ＴｈＨ  ′のみにより、温度補償回路が構成されることになる。
【００１３】
なお、より具体的な態様においては、発振を安定化させるため、２５℃、５〜２５ＭＨｚにおける第１および第２サーミスタ素子の静電容量の値は１５ｐＦ以上であるのが好ましい。また、２５℃、５〜２５ＭＨｚにおける第１サーミスタ素子の抵抗値は、損失抵抗が大きくならないように１００Ω以下であるのが好ましい。また、２５℃、５〜２５ＭＨｚにおける第２サーミスタ素子の抵抗値は、温度補償量が小さくならないように、２ｋΩ以上であるのが好ましい。
【００１４】
また、より具体的な態様においては、第１電極層と第２および第３電極層とがサーミスタ薄膜を介して対向する素子部分の上が保護層で覆われる。また、基材の側面には外部との接続のために、それぞれ第２および第３電極層に接続した端面電極層が設けられる。なお、外部との接続のためには、ワイヤボンディング等の他の手段を用いても良い。
【００１５】
【発明の実施の形態】
図１（ａ）は本発明の一実施形態に係るチップ型薄膜サーミスタ素子を示す平面図であり、同図（ｂ）はそのＡＡ線断面図である。同図（ａ）では、同図（ｂ）における要素７の一部を除いて示している。同図に示すように、この素子は、素子形成面を有する基材１、この素子形成面上に設けられた第１の電極層２、第１電極層２上の異なる領域上にそれぞれ設けられた第１および第２のサーミスタ薄膜３および４、第１サーミスタ薄膜３上に設けられ第１サーミスタ薄膜３を挟んで第１電極層２と対向する第２の電極層５、並びに、第２サーミスタ薄膜４上に設けられ第２サーミスタ薄膜４を挟んで第１電極層２と対向する第３の電極層６を備える。また第１電極層２と第２および第３電極層５および６とが第１および第２サーミスタ薄膜３および４を介して対向する素子部分の上は保護層７で覆われている。また、素子の両端面上から第２および第３電極層５および６上にかけては、外部との接続のために、それぞれ第２電極層５および第３電極層６に接続した端面電極層８が設けられる。
【００１６】
このチップ型薄膜サーミスタ素子は、ＡＴカット水晶振動子を用いた水晶発振器の温度補償回路に使用され、第２および第１電極層５、２並びに第１サーミスタ薄膜３により低温部補償回路用の第１のサーミスタ素子を構成し、第１および第３電極層２、６並びに第２サーミスタ薄膜４により、第１電極層２を介して第１サーミスタ素子に直列に接続された高温部補償回路用の第２のサーミスタ素子を構成している。
【００１７】
基材１は、ホウケイ酸バリウムガラス等からなる。第１〜第３電極層２、５、６はニッケル、クロム、アルミニウム、チタン、銅等の薄膜からなる。また、第１サーミスタ薄膜３はマンガン・コバルト複合酸化物、またはこれにニッケル、銅、カルシウムのうちの少なくとも１種を含む複合酸化物である。第２サーミスタ薄膜４はマンガン・コバルト複合酸化物、またはこれに鉄、ジルコニウムのうちの少なくとも１種を含む複合酸化物である。
【００１８】
第１、第２サーミスタ薄膜３、４の厚みは０．５〜２０μｍが望ましく、厚みが０．５μｍ未満では第１、第２素子の容量値（Ｃｐ）、抵抗値（Ｒｐ）の制御が困難であり、厚みが２０μｍを超えると厚膜領域となり、コスト高となる。また、第２電極層５および第３電極層６と第１電極層２との重なり部分の面積（電極面積）は長さ１００〜８００μｍ×幅１００〜６００μｍである。電極面積がこれより小さいと２５℃、１５ＭＨｚにおける容量値（Ｃｐ）が１５ｐＦ以上であるという、後述の要件を満足するのが難しくなり、またチップサイズにより制限されるため、これより大きくできない。
【００１９】
保護層７は、第２および第３電極層５および６の端面電極層８側の端部側部分２４が露出するように設けられている。保護層７の材料としては、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等の絶縁性耐熱樹脂が例示される。また、第２および第３電極層５および６の上に酸化ケイ素薄膜を形成し、その上に絶縁性耐熱樹脂を設け、これらの層で保護層７を構成して、耐熱性を向上させるようにしてもよい。
【００２０】
端面電極層８は下から密着層、電極層、および半田層の順の３層で構成され、各端面電極層８の密着層はそれぞれ第２および第３電極層５および６に接続している。端面電極層８の密着層はチタンまたはクロムの薄膜からなり、電極層はニッケル薄膜、または銅、ニッケル、銀を主剤としたポリマーまたはサーメット厚膜からなる。また、表面層はスズ薄膜等の半田下地層またはその上のＰｂ／Ｓｎ、Ａｇ／Ｓｎ等の層からなる。各端面電極層８は、それぞれ第２および第３電極層５および６の端部側部分２４を覆うように形成される。なお、端面電極層８の密着層として、銀粉を主成分とした樹脂硬化型ペーストを両端面に塗布、硬化したものを用いてもよい。
【００２１】
第１および第２サーミスタ素子は、負の抵抗温度係数を有し、サーミスタの電気伝導特性および誘電特性を利用することにより、図２に示すように低温部補償回路および高温部補償回路をそれぞれ１つの素子ＴｈＬ  ′およびＴｈＨ  ′で実現する。すなわち、このチップ型薄膜サーミスタ素子は、サーミスタを構成する複合酸化物を薄膜化し、誘電体特性を付加することにより、低温部補償用および高温部補償用として従来は必要であった図３に示されるコンデンサＣＬ  、ＣＨ  と抵抗ＲＬ  、ＲＨ  を不要とし、温度補償回路全体を１つのチップで実現するものである。また、そのためには、第１サーミスタ素子の２５℃、５〜２５ＭＨｚにおける容量値（Ｃｐ）を１５ｐＦ以上、抵抗値（Ｒｐ）を１００Ω以下とする必要がある。容量値（Ｃｐ）が１５ｐＦ未満では、水晶発振器の発振が不安定となり、また、抵抗値（Ｒｐ）が１００Ωを上回ると、損失抵抗が大きくなり、望ましくないからである。また、第２サーミスタ素子の２５℃、５〜２５ＭＨｚにおける容量値（Ｃｐ）は同様に１５ｐＦ以上、抵抗値（Ｒｐ）は２ｋΩ以上とする必要がある。抵抗値（Ｒｐ）が２ｋΩを下回ると、温度補償量が小さくなり、望ましくないからである。
【００２２】
次に、このサーミスタ素子の製造方法を説明する。製造は、下記  （１）〜（１１）の手順で行う。
【００２３】
（１）  基材処理：
基材１となる、縦１００ｍｍ、横１００ｍｍ、厚さ０．５ｍｍのホウケイ酸バリウムガラス基板を用意し、これを、中性洗剤を満たした超音波洗浄槽中において脱脂し、その後、超純水で洗浄し、そして、クリーンルーム内で室温下において乾燥させる。
【００２４】
（２）  第１電極成膜：
図４に示すようなドラム型スパッタリング装置を用い、リフトオフ法により、ＸＹ方向にマトリクス状に配置された複数チップ分の第１電極２のパターンを形成する。すなわちまず、基板３１（図５）上の第１電極層２のパターンを形成する部分以外をレジストで覆い、この基板を回転ドラム１１に装着する。次に、チタンおよびニッケルを順次スパッタリングターゲット１３として用い、回転ドラム１１を回転させ、アルゴン・ガス流１２を供給しながらスパッタリングを行なう。スパッタリング終了後、レジストを剥離する。これにより、膜厚が０．１μｍのチタン層を基板に対する密着層とする、膜厚が０．３μｍのニッケル薄膜による第１電極層２のパターンが形成される。チタンを密着層としたのは、基材１を構成するホウケイ酸バリウムガラスとの密着性、および第１、第２サーミスタ薄膜３、４（マンガン・コバルト系複合酸化物薄膜）に対する影響を考慮したものである。なお、成膜条件は次の通りである。
【００２５】
［成膜条件］
スパッタ圧：５ｍｍＴｏｒｒ、Ａｒガス流量：１２０ｃｃ／ｍｉｎ．、ＤＣパワー：３ＫＷ、チタン成膜時間：２０分、ニッケル成膜時間：３０分、ドラム回転：１０ｒｐｍ。
【００２６】
（３）  第１サーミスタ薄膜成膜：
図４のドラム型スパッタリング装置を用い、第１電極層２のパターンを形成した基板を回転ドラム１１に装着する。次にマンガン・コバルト・ニッケル複合酸化物をスパッタリングターゲット１３とし、回転ドラム１１を回転させ、アルゴンおよび酸素の混合ガス流１２を供給しながらスパッタリングを行なう。これにより、基板および第１電極層２パターン上に厚さ１．０μｍのサーミスタ薄膜（マンガン・コバルト・ニッケル複合酸化物薄膜）が形成される。なお、成膜条件は次の通りである。
【００２７】
［成膜条件］
スパッタ圧：２ｍｍＴｏｒｒ、ＡｒおよびＯ２  の混合ガスの流量：２０ｃｃ／ｍｉｎ．（Ａｒ：１８ｃｃ／ｍｉｎ．、Ｏ２  ：２ｃｃ／ｍｉｎ．）、ＤＣパワー：１ＫＷ、成膜時間：８時間、ドラム回転：１０ｒｐｍ。
【００２８】
（４）  第２サーミスタ薄膜成膜：
スパッタリングターゲット１３としてマンガン・コバルト・鉄複合酸化物を用いる以外は前記（３）  と同様にして、基板および第１電極層２パターン上に厚さ１．０μｍのサーミスタ薄膜（マンガン・コバルト・鉄複合酸化物薄膜）を形成する。
【００２９】
（５）  第２、第３電極層成膜：
図４のドラム型スパッタリング装置を用い、リフトオフ法により第２および第３電極層５、６のパターンを形成する。すなわち、まず、第１、第２サーミスタ薄膜３、４のパターンが形成された基板上の第２および第３電極５、６のパターンを形成する部分以外をレジストで覆い、この基板を回転ドラム１１に装着する。次に、ニッケルをスパッタリングターゲット１３として用い、回転ドラム１１を回転させ、アルゴン・ガス流１２を供給しながらスパッタリングを行なう。そしてスパッタリング終了後、レジストを剥離する。これにより、厚さ０．３μｍの第２および第３電極５、６のパターン（ニッケル薄膜）が形成される。なお成膜条件は次の通りである。
【００３０】
［成膜条件］
スパッタ圧：５ｍｍＴｏｒｒ、Ａｒガス流量：１２０ｃｃ／ｍｉｎ．、ＤＣパワー：３ＫＷ、成膜時間：３０分、ドラム回転：１０ｒｐｍ。
【００３１】
（６）  保護膜成膜：
図４のドラム型スパッタリング装置を用い、リフトオフ法により保護層７を構成する酸化ケイ素薄膜を第２および第３電極５、６パターン上に形成する。すなわち、まず、保護層７のパターンが形成される部分以外をレジストで覆う。このとき、保護層７が、第２および第３電極５、６の端部側部分２４が露出するようにして形成されるように、また保護層７のパターンはＹ方向に隣接した各素子間で連続したストライプ状のものとして形成されるようにレジストを配置する。次に、ＳｉＯ２  をターゲット１３とし、回転ドラム１１を回転させ、アルゴン・ガス流１２を供給しながらスパッタリングを行う。そしてスパッタリング終了後、レジストを剥離する。これにより保護層７を構成する厚さ０．４μｍの酸化ケイ素薄膜が形成される。なお成膜条件は次の通りである。
【００３２】
［成膜条件］
スパッタ圧：２ｍｍＴｏｒｒ、Ａｒガス流量：２０ｃｃ／ｍｉｎ．、ＲＦパワー：１ＫＷ、成膜時間：４時間、ドラム回転：１０ｒｐｍ。
【００３３】
（７）  アニール：
エアーオーブンにより、３００℃で４時間、アニールを行ない、その後、空気中で自然冷却させる。このアニールと、前記（３）  、（４）  のサーミスタ成膜工程におけるＡｒガスへのＯ２  ガスの混入とにより、第１、第２サーミスタ薄膜３、４は熱的安定性が向上し、経時変化が減少したものとなる。
【００３４】
（８）  保護樹脂印刷：
０．１ｍｍ厚さのパターニングされたメタルマスクを用い、エポキシ系熱硬化樹脂をスクリーン印刷機にてスクリーン印刷し、これを排気型オーブン中で２００℃、３０分、加熱硬化することによって、厚さ５０μｍの絶縁性耐熱樹脂層を上記酸化ケイ素薄膜上に形成する。これにより、酸化ケイ素薄膜および絶縁性耐熱樹脂層からなる保護層７のパターンが形成される。
【００３５】
（９）  スティック化：
以下の工程の説明では主に図５を参照する。粘着性テープ上に、保護層７までの薄膜パターンが形成された基板３１を配置し、そしてこれをダイシング装置に配置し、その高速回転するダイヤモンドブレードによって、粘着性テープ上の基板３１をスティック状に順次切断する。切断方向は、サーミスタ素子を基準とする図１および図５のＸＹＺ方向によればＹＺ方向に平行であり、切断間隔は基材１のＸ方向幅Ｗｘ  に一致する。次に、このようにして切断した基材１を粘着性テープから剥離する。これにより、長さが１００ｍｍ、幅が１．６ｍｍ、厚さが０．５ｍｍの、多数のスティック状に切断されたスティック状物３２を得る。
【００３６】
（１０）端面電極の成膜：
スティック状物３２を複数本ずつ、各スティックの向きを揃え、各スティック状物３２をＺ方向に積み重ねる。
次に、この積畳物３３を、Ｘの正方向からスパッタリングが行われるように、図４のスパッタリング装置の回転ドラム１１に装着する。そして、チタン、ニッケルおよび銀をこの順で順次スパッタリングターゲット１３として用い、回転ドラム１１を回転させながら、積畳物３３に対し、Ｘの正方向（方向Ａ）からスパッタリングを行う。また、逆の方向からも、すなわちＸの負方向（方向Ｂ）からも同様にしてスパッタリングを行う。これにより、厚さが０．０５μｍの密着層（チタン薄膜）、厚さが０．５μｍの電極層（ニッケル薄膜）、および厚さが０．２μｍの表面層（銀薄膜）からなる端面電極が形成される。図５（ｂ）はこのスパッタリング終了後の積畳物３３の一部を拡大してＹ方向から見た様子を示す。保護層のパターンは、Ｙ方向に隣接する各素子間で連続したストライプ状のものとして成膜されているため、図５（ｂ）に示すように、保護層のパターン５ｓにより、両側の端面電極の薄膜パターン２３は相互に分離して成膜される。なお、成膜条件は次の通りである。
【００３７】
［成膜条件］
スパッタ圧：５ｍｍＴｏｒｒ、Ａｒガス流量：１２０ｃｃ／ｍｉｎ．、ＤＣパワー：３ＫＷ、チタン成膜時間：１０分、ニッケル成膜時間：３０分、銀成膜時間：１０分、ドラム回転：１０ｒｐｍ。
【００３８】
（１１）チップ化：
前記積畳物を、前記ダイシング装置により、ＸＺ平面に平行に０．８ｍｍ間隔Ｗｙ  で切断する。これにより、１チップの長さ（Ｘ方向寸法）が１．６ｍｍ、幅（Ｙ方向寸法）が約０．８ｍｍ、厚さ（Ｚ方向寸法）が０．５ｍｍのサーミスタ素子３４が複数得られる。
【００３９】
このようにして得られた第１サーミスタ素子の交流値を下記の方法で評価した結果を従来より低温部補償用に用いられているサーミスタ（マンガン・コバルト複合酸化物焼結体）およびコンデンサの値とともに表１に示す。また、第２サーミスタ素子の交流値を下記の方法で評価した結果を従来より高温部補償用に用いられているサーミスタ（マンガン系複合酸化物焼結体）およびコンデンサの値と共に表２に示す。
【００４０】
［交流値］
２５℃および０℃の循風式恒温槽中に設置された測定用治具に素子をセットした後、インピーダンスアナライザにより１５ＭＨｚにおける素子の抵抗値（Ｒｐ）と容量（Ｃｐ）を測定したものである。
【００４１】
【表１】
0003608754.tif 000002
【００４２】
【表２】
0003608754.tif 000003
また本実施形態によるサーミスタ素子の温度補償特性を下記の方法で評価した結果を示す。先ず、従来の、低温部補償回路および高温部補償回路にサーミスタ、コンデンサ、抵抗を有する図３に示される水晶発振器の温度補償回路の温度補償特性を図６に、低温部補償回路および高温部補償回路を用いない水晶発振器の温度補償回路の温度補償特性を図７にそれぞれ示す。そして、低温部補償回路および高温部補償回路として本実施形態の第１サーミスタ素子および第２サーミスタ素子のみを用いた図２に示される水晶発振器の温度補償回路の温度補償特性を図８に示す。ただし、実際の測定データは、第１サーミスタ素子および第２サーミスタ素子と同様の構成のものを別個に異なるチップとして作製し、これらを直列に接続したものを用いて得た。
【００４３】
［温度補償特性］
−３０℃から＋８０℃まで調整できる循風式恒温槽中に、温度補償回路に所望の素子を接続した水晶発振器を設置する。水晶発振器には直流電源（５Ｖ）および周波数カウンターが接続されており、温度を変化させながら発振周波数を測定する。２５℃における発振周波数をｆ２５とすると、Ｔ℃における周波数偏差値は、次式で表わされる。
Δｆ／ｆ＝（ｆＴ−ｆ２５）／ｆ２５
図６〜８の比較から明らかなように、図８に示される温度補償特性は図６とほぼ同等であり、図７に示される温度補償特性を大幅に改善していることが判る。
【００４４】
また、従来より低温部補償用に用いられているサーミスタ（マンガン・コバルト系複合酸化物焼結体）の５〜２５ＭＨｚにおける容量値（Ｃｐ）と抵抗値（Ｒｐ）を下記の測定条件により測定した結果を図９に示し、高温部補償用に用いられているサーミスタ（マンガン系複合酸化物燒結体）についての同様の測定結果を図１０に示すと共に、本実施形態の第１サーミスタ素子の５〜２５ＭＨｚにおける容量値（Ｃｐ）と抵抗値（Ｒｐ）を同様にして測定した結果を図１１に、第２サーミスタ素子についての同様の測定結果を図１２に示す。
［測定条件］
２５℃に温度調整された室内に設置したインピーダンスアナライザにより、容量値（Ｃｐ）と抵抗値（Ｒｐ）を測定する。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、ＡＴカット水晶振動子を用いた水晶発振器の温度補償回路においてコンデンサを不要にして実装部品を少なくすすることができると共に、低温部補償回路および高温部補償回路を含めた温度補償回路全体を１つの素子で実現することができる。したがって、温度補償回路の製造を簡便化し、水晶発振器のダウンサイジングを達成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るチップ型薄膜サーミスタ素子を示す平面図およびそのＡＡ線断面図である。
【図２】本発明のチップ型サーミスタ素子を用いた温度補償回路を示す回路図である。
【図３】従来例に係る温度補償回路を示す回路図である。
【図４】図１の素子の製造に使用されるドラム型スパッタリング装置を示す側面図および上面図である。
【図５】図１の素子を製造する際のスティック化からチップ化までの工程を概念的に示す図である。
【図６】従来の水晶発振器に用いられている温度補償回路の温度補償特性を示すグラフである。
【図７】水晶発振器に用いられる温度補償回路の低温部補償回路および高温部補償回路を除いた際の温度補償特性を示すグラフである。
【図８】図１のサーミスタ素子を水晶発振器における温度補償回路の低温部補償用および高温部補償用として用いた際の温度補償回路の温度補償特性を示すグラフである。
【図９】従来より低温部補償用に用いられているサーミスタ（マンガン・コバルト系複合酸化物焼結体）の５〜２５ＭＨｚにおける容量値（Ｃｐ）と抵抗値（Ｒｐ）を示すグラフである。
【図１０】従来より高温部補償用に用いられているサーミスタ（マンガン系複合酸化物燒結体）の５〜２５ＭＨｚにおける容量値（Ｃｐ）と抵抗値（Ｒｐ）を示すグラフである。
【図１１】図１のサーミスタ素子における第１サーミスタ素子の５〜２５ＭＨｚにおける容量値（Ｃｐ）と抵抗値（Ｒｐ）を示すグラフである。
【図１２】図１のサーミスタ素子における第２サーミスタ素子の５〜２５ＭＨｚにおける容量値（Ｃｐ）と抵抗値（Ｒｐ）を示すグラフである。
【符号の説明】
１：基材、２：第１電極層、３：第１サーミスタ薄膜、４：第２サーミスタ薄膜、５：第２電極層、５ｓ：保護層のパターン、６：第３電極層、７：保護膜、８：端面電極層、１１：回転ドラム、１２：ガス流、１３：ターゲット、２４：端部側部分、３１：基板、３２：スティック状物、３３：積畳物、３４：サーミスタ素子。
【図１】
0003608754.tif 000004
【図２】
0003608754.tif 000005
【図３】
0003608754.tif 000006
【図４】
0003608754.tif 000007
【図５】
0003608754.tif 000008
【図６】
0003608754.tif 000009
【図７】
0003608754.tif 000010
【図８】
0003608754.tif 000011
【図９】
0003608754.tif 000012
【図１０】
0003608754.tif 000013
【図１１】
0003608754.tif 000014
【図１２】
0003608754.tif 000015