(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、
１フィールドを複数のサブフィールドに分割する一方、
前記サブフィールド毎に、前記走査信号を前記走査線の各々に順次供給し、
前記走査線に前記走査信号を供給する際に、当該走査線に対応する前記画素のオン状態またはオフ状態を指示する２値信号を前記画素に対応するデータ線に供給し、
前記複数のサブフィールドのうちの所定の前記サブフィールドにおいては、前記電気光学装置に用いられる電気光学材料の閾値相当の実効電圧を前記画素に印加し、
前記複数のサブフィールドのうちの前記所定のサブフィールド期間を除いた各サブフィールド期間において、前記画素に表示させるべき階調に対応した前記２値信号に基づいて、前記画素をオン状態またはオフ状態に制御してなることを特徴とする電気光学装置の駆動方法。
【請求項２】
前記電気光学材料が液晶であることを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に印加する電圧を制御するスイッチング素子と、からなる画素を駆動する電気光学装置の駆動回路であって、
１フィールドを分割した複数のサブフィールドの各々において、前記スイッチング素子を導通させる走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記走査線に前記走査信号を供給する際に、当該走査線に対応する前記画素のオン状態またはオフ状態を指示する２値信号を前記画素に対応するデータ線に供給し、
前記複数のサブフィールドのうちの所定の前記サブフィールドにおいては、前記電気光学装置に用いられる電気光学材料の閾値相当の実効電圧を前記画素に印加し、
前記複数のサブフィールドのうちの前記所定のサブフィールド期間を除いた各サブフィールド期間において、前記画素に表示させるべき階調に対応した前記２値信号に基づいて、前記画素をオン状態またはオフ状態に制御してなるデータ線駆動回路と
を具備することを特徴とする電気光学装置の駆動回路。
【請求項４】
前記データ線駆動回路は、さらに、
水平走査期間のはじめに供給されるラッチパルス信号をクロック信号に応じて順次シフトして出力するシフトレジスタと、
前記２値信号を、前記シフトレジスタによりシフトされた信号により順次ラッチする第１のラッチ回路と、
前記第１のラッチ回路によりラッチされた２値信号を、前記ラッチパルス信号に基づいてラッチするとともに、対応するデータ線に一斉に出力する第２のラッチ回路と
を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項５】
前記第１のラッチ回路は、前記シフトレジスタによりシフトされた信号により、複数系統に分配された２値信号を同時にラッチする
ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
【請求項６】
１サブフィールドにおいて、前記走査線駆動回路が前記走査線のすべてに対し前記走査信号を供給した後に、前記シフトレジスタへの前記クロック信号の供給を停止させる一方、
次のサブフィールドが開始すると、前記クロック信号の供給を再開させるクロック信号供給制御回路を備える
ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
【請求項７】
前記電気光学材料が液晶であることを特徴とする請求項３〜６のいずれかに記載の電気光学装置の駆動回路。
【請求項８】
複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に印加する電圧を制御するスイッチング素子と、前記画素電極に対して対向配置された対向電極とを有する画素と、
を具備する電気光学装置において、
１フィールドを分割した複数のサブフィールドの各々において、前記スイッチング素子を導通させる走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記走査線に前記走査信号を供給する際に、当該走査線に対応する前記画素のオン状態またはオフ状態を指示する２値信号を前記画素に対応するデータ線に供給し、
前記複数のサブフィールドのうちの所定の前記サブフィールドにおいては、前記電気光学装置に用いられる電気光学材料の閾値相当の実効電圧を前記画素に印加し、
前記複数のサブフィールドのうちの前記所定のサブフィールド期間を除いた各サブフィールド期間において、前記画素に表示させるべき階調に対応した前記２値信号に基づいて、前記画素をオン状態またはオフ状態に制御してなるデータ線駆動回路とを具備することを特徴とする電気光学装置。
【請求項９】
前記対向電極に印加されるレベルに応じて、前記２値信号をレベル反転することを特徴とする請求項６に記載の電気光学装置。
【請求項１０】
前記画素電極及び前記スイッチング素子が形成される素子基板は、半導体基板からなり、
前記走査線駆動回路および前記データ線駆動回路は、前記素子基板に形成され、前記画素電極は反射性を有することを特徴とする請求項６または７に記載の電気光学装置。
【請求項１１】
前記電気光学材料が液晶であることを特徴とする請求項８〜１０のいずれかに記載の電気光学装置。
【請求項１２】
請求項８〜１１のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【発明の属する技術分野】
本発明は、パルス幅変調により階調表示制御を行う電気光学装置の駆動方法、駆動回路および電気光学装置並びに電子機器に関する。
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や壁掛けテレビなどに広く用いられている。
ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、階調表示することが可能となるのである。
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間でよいため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
しかしながら、データ線に印加される画像信号は、階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。さらに、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示が可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供することにある。
【発明が解決しようとする課題】
上記目的を達成するために、本件第１の発明は、マトリクス状に配設された画素を階調表示させる電気光学装置の駆動方法であって、各フィールド内をそれぞれ複数のサブフィールドに分割し、前記各フィールド内において各画素をオン状態にする電圧の印加時間と画素をオフ状態にする電圧の印加時間との比率が、当該画素の階調に応じた比率となるように、前記各サブフィールド単位で各画素をオン状態にする電圧または各画素をオフ状態にする電圧を各画素に印加することを特徴としている。
また、この第１の発明の一態様においては、１フィールドを分割した各サブフィールドの時間長は、各サブフィールド毎に異なる実効電圧を画素に対して与え得るだけの時間長となっている。
また、本件第２の発明は、マトリクス状に配設された画素を階調表示させる電気光学装置の駆動方法であって、１フィールドを複数のサブフィールドに分割する一方、最初のサブフィールドにおいては、画素をオン状態またはオフ状態とし、以降のサブフィールドにおいては、当該画素のオン状態またはオフ状態を維持するか否かについて、当該画素の階調に応じて制御することを特徴としている。
この第１および第２の発明によれば、１フィールドにおいて、画素のオン（またはオフ）の期間が、当該画素の階調に応じてパルス幅変調される結果、実効値制御による階調表示が行われることになる。この際、各サブフィールドにおいては、画素のオンまたはオフを指示するだけで済むので、画素への指示信号として、２値信号（すなわち、ＨレベルかＬレベルかしか取り得ないディジタル信号）を用いることができる。したがって、第１および第２の発明では、画素への印加信号がディジタル信号となるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。
なお、本発明において、１フィールドとは、従来において、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味合いで用いている。したがって、ノンイターレース方式などにおける１フレームも、本発明にいう１フィールドに相当する点に留意されたい。
ここで、第１および第２の発明の一態様においては、前記画素は、複数の走査線と複数のデータ線との各交差に対応して設けられ、当該走査線に走査信号が供給されると、当該データ線に印加されている電圧にしたがってオン状態またはオフ状態とされるものであり、前記サブフィールド毎に、前記走査信号を前記走査線の各々に順次供給し、前記画素のオン状態またはオフ状態を指示する２値信号を、当該画素に対応する走査線に前記走査信号を供給する際に、当該画素に対応するデータ線に供給する。この態様において、ある走査線に走査信号が供給された時点に、その走査線と交差するデータ線に２値信号が供給されると、その交差に対応する画素は、当該２値信号にしたがってオンまたはオフする。そして、この態様では、この動作がすべての画素に対して行われることになる。
また、上記目的を達成するために、本件第３の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に印加する電圧を制御するスイッチング素子とからなる画素を駆動する電気光学装置の駆動回路であって、１フィールドを分割した複数のサブフィールドの各々において、前記スイッチング素子を導通させる走査信号を、前記各走査線に供給する走査線駆動回路と、各画素のオン状態またはオフ状態を指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路とを具備し、前記２値信号は、１フィールド内において各画素をオン状態にする時間と各画素をオフ状態にする時間との比率が、当該画素の階調に応じた比率となるように各画素のオン状態またはオフ状態を指示する信号であることを特徴としている。
さらに、第４の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極と、前記画素電極毎に印加する電圧を制御するスイッチング素子とからなる画素を駆動する電気光学装置の駆動回路であって、１フィールドを分割した複数のサブフィールドの各々において、前記スイッチング素子を導通させる走査信号を、前記各走査線に供給する走査線駆動回路と、最初のサブフィールドにおいては、画素をオン状態またはオフ状態を指示する２値信号を、以降のサブフィールドにおいては、当該画素のオン状態またはオフ状態を維持するか否かについて指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路とを具備することを特徴としている。
この第３および第４の発明によれば、上記第１および第２の発明と同様な理由により、画素への印加信号がディジタル信号となるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。
ここで、第３および第４の発明において、前記データ線駆動回路は、さらに、水平走査期間のはじめに供給されるラッチパルス信号をクロック信号に応じて順次シフトして出力するシフトレジスタと、前記２値信号を、前記シフトレジスタによりシフトされた信号により順次ラッチする第１のラッチ回路と、前記第１のラッチ回路によりラッチされた２値信号を、前記ラッチパルス信号に基づいてラッチするとともに、対応するデータ線に一斉に出力する第２のラッチ回路とを備える構成が望ましい。この発明では、１フィールドを複数のサブフィールドに分割しているので、各サブフィールドにおいて２値信号を点順次的に供給する構成では、画素への書込時間が十分でない事態が予想される。そこで、この構成のように、２値信号をデータ線に供給する前に、一旦、第１のラッチ回路によって、点順次的にラッチするとともに、このラッチした信号を、第２のラッチ回路によって、水平走査期間のはじめに供給されるラッチパルス信号によって一斉にラッチして、データ線に供給すると、画素の書込時間として、１水平走査期間という比較的長い時間を確保することが可能となる。
さて、このような構成において、前記第１のラッチ回路は、前記シフトレジスタによりシフトされた信号により、複数系統に分配された２値信号を同時にラッチする構成が望ましい。この構成によれば、シフトレジスタの段数が低減されるとともに、第１のラッチ回路が２値信号をラッチするのに要する時間も短縮することが可能となる。
また、データ線駆動回路にシフトレジスタを備える構成では、１サブフィールドにおいて、前記走査線駆動回路が前記走査線のすべてに対し前記走査信号を供給した後に、前記シフトレジスタへの前記クロック信号の供給を停止させる一方、次のサブフィールドが開始すると、前記クロック信号の供給を再開させるクロック信号供給制御回路を備えることが望ましい。一般に、シフトレジスタには、クロック信号をゲートで入力するクロックドインバータが極めて多数備えられるので、クロック信号の供給源からみると、シフトレジスタは容量負荷となる。一方、「１サブフィールドにおいて、走査線駆動回路が走査線のすべてに対し走査信号を供給した後」から「次のサブフィールドが開始する」までの期間においては、データ線側のシフトレジスタを動作させる必要はない。そこで、上記クロック信号供給制御回路によって、上記期間だけ、クロック信号のシフトレジスタへの供給を停止させることによって、シフトレジスタの容量負荷に起因して消費される電力を抑えることが可能となる。
次に、上記目的を達成するために、本件第５の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極、前記画素電極毎に印加する電圧を制御するスイッチング素子、および前記画素電極に対して対向配置された対向電極を有する画素と、１フィールドを分割した複数のサブフィールドの各々において、前記スイッチング素子を導通させる走査信号を、前記走査線に供給する走査線駆動回路と、各画素のオン状態またはオフ状態を指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路とを具備し、前記２値信号は、１フィールド内において各画素をオン状態にする時間と各画素をオフ状態にする時間との比率が、当該画素の階調に応じた比率となるように各画素のオン状態またはオフ状態を指示する信号であることを特徴としている。
また、第６の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された画素電極、前記画素電極毎に印加する電圧を制御するスイッチング素子、および前記画素電極に対して対向配置された対向電極を有する画素と、１フィールドを分割した複数のサブフィールドの各々において、前記スイッチング素子を導通させる走査信号を、前記走査線に供給する走査線駆動回路と、最初のサブフィールドにおいては、画素をオン状態またはオフ状態を指示する２値信号を、以降のサブフィールドにおいては、当該画素のオン状態またはオフ状態を維持するか否かについて指示する２値信号を、それぞれ当該画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路とを具備することを特徴としている。
この第５および第６の発明によれば、上記第１および第２の発明と同様な理由により、画素への印加信号がディジタル信号となるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。
さて、第５および第６の発明において、前記対向電極に印加されるレベルに応じて、前記２値信号をレベル反転する構成が望ましい。このような構成では、対向電極に一方のレベルが印加される場合と、他方のレベルが印加される場合とにおいて、両者レベルの中間値を基準として考えると、画素に印加される電圧は、互いに極性が反転し、かつ、絶対値が等しくなる。このため、画素電極と対向電極とに挟持される電気光学材料に直流成分が印加されるのを防止することが可能となる。
また、第５および第６の発明の一の態様によれば、前記画素電極及び前記スイッチング素子が形成される素子基板は、半導体基板からなり、前記走査線駆動回路および前記データ線駆動回路は、前記素子基板に形成され、前記画素電極は反射性を有していることが望ましい。半導体基板の電子移動度は高いので、当該基板に形成されるスイッチング素子や、駆動回路の構成素子などについて、高速応答性とともに小サイズ化を図ること可能となる。なお、半導体基板は不透明であるので、電気光学装置は反射型として用いられることとなる。
さらに、上記目的を達成するために、本件第７の発明に係る電子機器にあっては、上記電気光学装置を備えているので、Ｄ／Ａ変換回路やオペアンプなどが不要となる上に、さらに、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性の影響を受けない。したがって、この電気機器によれば、コストが抑えられるとともに、高品質かつ高精細な階調表示が可能となる。
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。まず、本実施形態に係る電気光学装置は、電気光学材料として液晶を用いた液晶装置であり、後述するように素子基板と対向基板とが、互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持される構成となっている。また、本実施形態に係る電気光学装置では、素子基板として半導体基板が用いられ、ここに、画素を駆動するトランジスタとともに、周辺駆動回路などが形成されたものである。
＜電気的な構成＞
図１は、この電気光学装置の電気的な構成を示すブロック図である。図において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫにしたがって、次に説明する各種のタイミング信号やクロック信号などを生成するものである。まず、第１に、交流化駆動信号ＦＲは、１フィールド（１フレーム）毎にレベル反転して、対向基板に形成された対向電極に印加される信号である。第２に、スタートパルスＤＹは、１フィールドを後述するように分割した各サブフィールドにおいて、最初に出力されるパルス信号である。第３に、クロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。第４に、ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下がり）時に出力されるものである。第５に、クロック信号ＣＬＸは、いわゆるドットクロックを規定する信号である。
一方、素子基板上における表示領域１０１ａには、複数本の走査線１１２が、図においてＸ（行）方向に延在して形成され、また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列している。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
なお、画素１１０の具体的な構成としては、例えば、図２（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟まれて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。
なお、対向電極１０８の電位は、通常の電気光学装置おいては、一定値に保たれるが、本実施形態に係る電気光学装置においては、前述した交流化駆動信号ＦＲが印加されて、１フィールド毎にレベル反転する構成となっている。また、画素電極１１８と接地電位ＧＮＤとの間においては蓄積容量１１９が形成されて、液晶層に蓄積される電荷のリークを防止している。
ここで、図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、トランジスタ１１６のゲート−ドレイン間などに形成される寄生容量による画素電極１１８への印加電圧の降下を補償するオフセット電圧を考慮する必要があるが、図２（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、このようなオフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに逆位相の電圧レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ、１１２ｂの２本が必要となる。
なお、画素の構成は、図２（a）および（ｂ）に示したものに限られるものではない。例えば、各画素内に、ＳＲＡＭ等のメモリセルをトランジスタや抵抗等を用いて構成し、各メモリセルに書き込んだＨレベル又はＬレベルのデータに応じて各画素をオン・オフ駆動するようにしてもよい。かかる場合には、後述するような各サブフィールド毎に全ての画素をアドレスする必要がないという利点がある。すなわち、全ての走査線に対して走査信号を供給するのではなく、メモリに記録されたデータを書き換える画素に接続された走査線に対してのみ走査信号を印加すればよいのである。
説明を再び図１に戻す。走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、・・・、Ｇｍとして順次供給するものである。
また、データ線駆動回路１４０は、ある水平走査期間において２値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを、次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ１、ｄ２、ｄ３、・・・、ｄｎとして一斉に供給するものである。ここで、データ線駆動回路１４０の具体的な構成は、図３に示される通りである。すなわち、データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０とから構成されている。このうち、Ｘシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎとして順次供給するものである。次に、第１のラッチ回路１４２０は、２値信号Ｄｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎの立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた２値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチするとともに、データ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、・・・、ｄｎとして供給するものである。
次に、データ変換回路３００について説明する前に、本実施形態に係る電気光学装置におけるサブフィールドなる概念について説明する。一般に、電気光学材料として液晶を用いた液晶装置において、液晶層に印加される電圧と相対透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図４（ａ）に示されるような関係にある。なお、ここでいう相対透過率とは、透過光量の最低値および最高値をそれぞれ０％および１００％として正規化したものである。図４（ａ）に示すように、液晶装置の透過率は、液晶層に対する印加電圧が閾値ＶＴＨ１より小さい場合には０％であるが、印加電圧が閾値ＶＴＨ１以上であり、かつ、飽和電圧ＶＴＨ２（＝Ｖ７）以下である場合には、印加電圧に対して非線形に増加する。そして、印加電圧が飽和電圧ＶＴＨ２以上である場合、液晶装置の透過率は印加電圧によらず一定値を維持する。なお、液晶装置の透過率（反射率）は通常、一対又は一の偏光板等の偏光手段を伴って規定される。
ここで、本実施形態に係る電気光学装置が８階調表示を行うものとし、３ビットで示される階調（濃淡）データが、それぞれ同図に示される透過率を指示するものとする。この際、各透過率において液晶層に印加される電圧を、それぞれＶ０〜Ｖ７とすると、従来では、これらの電圧Ｖ０〜Ｖ７自体を、液晶層に印加する構成となっていた。このため、特に、中間階調に対応する電圧Ｖ１〜Ｖ６については、Ｄ／Ａ変換回路やオペアンプなどのアナログ回路の特性や、各種の配線抵抗などのばらつきによる影響によって、画素間にわたって不均一となり易い。したがって、従来の構成では、高品質かつ高精細な階調表示が困難であった。
そこで、本実施形態に係る電気光学装置では、第１に、液晶層に印加される電圧を、例えば、電圧Ｖ０（＝０）、Ｖ７の２値のみとする構成を採用する。この構成において、１フィールドの全期間にわたって液晶層に電圧Ｖ０を印加すれば透過率は０％となるし、電圧Ｖ７を印加すれば透過率は１００％となる。さらに、１フィールドのうち、液晶層に電圧Ｖ０を印加する期間と、電圧Ｖ７を印加する期間との比率を制御して、液晶層に印加される電圧実効値がＶ１〜Ｖ６となるように構成すれば、当該電圧に対応する階調表示が可能となるはずである。そこで、本実施形態に係る電気光学装置では、第２に、液晶層に電圧Ｖ０を印加する期間と、電圧Ｖ７を印加する期間とを区切るために、図４（ｂ）に示されるように、１フィールド（１ｆ）を７つの期間に分割する。この分割した７つの期間を便宜的にサブフィールドＳｆ１〜Ｓｆ７と称することにする。
さらに、本実施形態に係る電気光学装置では、第３に、各サブフィールドＳｆ１〜Ｓｆ７毎に、階調データに応じて画素電極１１８に電圧Ｖ７または電圧Ｖ０を書き込む構成を採用する。例えば、階調データが（００１）である場合（すなわち、当該画素の透過率を１４．３％とする階調表示を行う場合）であって、対向電極１０８の電位がＶ０である場合、当該画素における画素電極１１８の電位を、１フィールド（１ｆ）のうち、サブフィールドＳｆ１では電圧Ｖ７とする一方、他のサブフィールドＳｆ２〜Ｓｆ７では電圧Ｖ０とする書込を行う。ここで、電圧実効値は、電圧瞬時値の２乗を１周期（１フィールド）にわたって平均化した平方根で求められるから、サブフィールドＳｆ１を、１フィールド（１ｆ）に対して（Ｖ１／Ｖ７）２となる期間に設定すれば、上記書込によって１フィールド（１ｆ）に液晶層に印加される電圧実効値はＶ１となる。
また、例えば、階調データが（０１０）である場合（すなわち、当該画素の透過率を２８．６％とする階調表示を行う場合）であって、対向電極１０８の電位がＶ０である場合、当該画素における画素電極１１８の電位を、１フィールド（１ｆ）のうち、サブフィールドＳｆ１〜Ｓｆ２では電圧Ｖ７とする一方、他のサブフィールドＳｆ３〜Ｓｆ７では電圧Ｖ０とする書込を行う。このため、サブフィールドＳｆ１〜Ｓｆ２を、１フィールド（１ｆ）に対して（Ｖ２／Ｖ７）２となる期間に設定すれば、上記書込によって１フィールド（１ｆ）に液晶層に印加される電圧実効値はＶ２となる。ここで、サブフィールドＳｆ１は、上述したように（Ｖ１／Ｖ７）２となる期間に設定されるので、サブフィールドＳｆ２については、（Ｖ２／Ｖ７）２−（Ｖ１／Ｖ７）２となる期間に設定すればよい。
同様に、例えば、階調データが（０１１）である場合（すなわち、当該画素の透過率を４２．９％とする階調表示を行う場合）であって、対向電極１０８の電位がＶ０である場合、当該画素における画素電極１１８の電位を、１フィールド（１ｆ）のうち、サブフィールドＳｆ１〜Ｓｆ３では電圧Ｖ７とする一方、他のサブフィールドＳｆ４〜Ｓｆ７では電圧Ｖ０とする書込を行う。このため、サブフィールドＳｆ１〜Ｓｆ３を、１フィールド（１ｆ）に対して（Ｖ３／Ｖ７）２となる期間に設定すれば、上記書込によって１フィールド（１ｆ）に液晶層に印加される電圧実効値はＶ３となる。ここで、サブフィールドＳｆ１〜Ｓｆ２は、上述したように（Ｖ２／Ｖ７）２となる期間に設定されるので、サブフィールドＳｆ３については、（Ｖ３／Ｖ７）２−（Ｖ２／Ｖ７）２となる期間に設定すればよいことが判る。
以下、同様にして、他のサブフィールドＳｆ４〜Ｓｆ６について期間がそれぞれ設定され、サブフィールドＳｆ７については、最終的に、（Ｖ７／Ｖ７）２−（Ｖ６／Ｖ７）２となる期間に設定されるとともに、他の階調データについても同様な書込が行われることとなる。
このようにして、サブフィールドＳｆ１〜Ｓｆ７の期間を設定して、階調データに応じた書込を行う構成とすると、当該液晶層に印加される電圧はＶ０およびＶ７の２値であるにもかかわらず、各透過率に対応する階調表示が可能となる。なお、以下説明の便宜上、論理振幅については、電圧Ｖ７をＨレベルとし、電圧Ｖ０をＬレベルとして考えることにする。
さて、このようにサブフィールドＳｆ１〜Ｓｆ７毎に、階調に応じてＨレベルまたはＬレベルを書き込むためには、画素に対応する階調データを何らかの形で変換する必要がある。この変換を行うものが、図１におけるデータ変換回路３００である。すなわち、データ変換回路３００は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して供給され、かつ、画素毎に対応する３ビットの階調データＤ０〜Ｄ２を、サブフィールドＳｆ１〜Ｓｆ７毎に２値信号Ｄｓに変換する構成となっている。
ここで、データ変換回路３００では、１フィールドにおいて、どのサブフィールドであるかを認識する構成が必要となるが、この構成については、例えば、次のような手法で認識することができる。すなわち、例えば、データ変換回路３００内部において、スタートパルスＤＹをイネーブル信号として初期値「１」をプリセットし、ＣＬＹをクロック信号として計数する３ビットカウンタを設けた構成とすればよい。要するに、スタートパルスＤＹを計数する７進カウンタを設けて、そのカウント結果を参照すれば、現状のサブフィールドを認識することができる。
また、本実施形態では、交流化駆動のために、対向電極１０８の電位を交流化駆動信号ＦＲによって１フィールド毎に反転しているので、データ変換回路３００内部に、スタートパルスＤＹを計数するとともに、当該カウント結果を交流化駆動信号ＦＲのレベル遷移（立ち上がりおよび立ち下がり）でリセットするカウンタを設けて、当該カウント結果を参照する構成としても、現状のサブフィールドを認識することができる。
さらに、データ変換回路３００は、交流化駆動信号ＦＲのレベルに応じて、階調データＤ０〜Ｄ２を２値信号Ｄｓに変換する必要がある。具体的には、データ変換回路３００は、階調データＤ０〜Ｄ２に対応する２値信号Ｄｓを、交流化駆動信号ＦＲがＬレベルである場合には、図５（ａ）に示される内容にしたがって出力する一方、交流化駆動信号ＦＲがＨレベルである場合には、図５（ｂ）に示される内容にしたがって出力する構成となっている。
なお、この２値信号Ｄｓについては、走査線駆動回路１３０およびデータ線駆動回路１４０における動作に同期して出力する必要があるので、データ変換回路３００には、スタートパルスＤＹと、水平走査に同期するクロック信号ＣＬＹと、水平走査期間の最初を規定するラッチパルスＬＰと、ドットクロック信号に相当するクロック信号ＣＬＸとが供給されている。また、上述したように、データ線駆動回路１４０では、ある水平走査期間において、第１のラッチ回路１４２０が点順次的に２値信号をラッチした後、次の水平走査期間において、第２のラッチ回路１４３０が、ラッチパルスＬＰに応じて第1のラッチ回路１４２０の保持データを一斉にラッチし、データ信号ｄ１、ｄ２、ｄ３、・・・、ｄｎとして一斉に各データ線１１４に供給する構成となっているので、データ変換回路３００は、走査線駆動回路１３０およびデータ線駆動回路１４０における動作と比較して、１水平走査期間だけ先行するタイミングで２値信号Ｄｓを出力する構成となっている。
なお、以上の実施形態において、走査線駆動回路１３０およびデータ線駆動回路１４０（またはこれらのうちのいずれか一方）は、素子基板に画素１１０内のトランジスタ１１６とともに形成されるトランジスタによって構成されることが好ましい。また、素子基板を半導体基板とした場合はトランジスタはＭＯＳトランジスタ、ガラス等の絶縁基板を用いる場合は薄膜トランジスタとして形成される。
＜動作＞
次に、上記実施形態に係る電気光学装置の動作について説明する。図６は、この電気光学装置の動作を説明するためのタイミングチャートである。
まず、交流化駆動信号ＦＲは、１フィールド（１ｆ）毎にレベル反転して、対向電極１０８に印加される。一方、スタートパルスＤＹは、上述したように１フィールド（１ｆ）を、各階調の透過率を規定する電圧Ｖ２〜Ｖ６の大きさに応じた間隔に分割されたサブフィールドの開始時に供給される。
ここで、交流化駆動信号ＦＲがＬレベルとなる１フィールド（１ｆ）において、サブフィールドＳｆ１の開始を規定するスタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ１、Ｇ２、Ｇ３、・・・、Ｇｍが期間（１Ｖａ）に順次出力される。なお、期間（１Ｖａ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。
さて、走査信号Ｇ１、Ｇ２、Ｇ３、・・・、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ１は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。したがって、サブフィールドの最初にスタートパルスＤＹが供給されてから、走査信号Ｇ１が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されることになる。
そこで、このラッチパルスＬＰの１ショット（Ｇ０）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図３参照）におけるクロック信号ＣＬＸにしたがった転送によって、ラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎが水平走査期間（１Ｈ）に順次出力される。なお、ラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
この際、図３における第１のラッチ回路１４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチする。
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ２を２値信号Ｄｓに変換して出力することは言うまでもない。また、ここでは、交流化駆動信号ＦＲがＬレベルの場合を想定しているので、図５（ａ）に示されるテーブルが参照され、さらに、サブフィールドＳｆ１に相当する２値信号Ｄｓが、階調データＤ０〜Ｄ２に応じて出力されることになる。
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ１が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオンとなる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた２値信号Ｄｓを、対応するデータ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、・・・、ｄｎとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ１、ｄ２、ｄ３、・・・、ｄｎの書込が同時に行われることとなる。
この書込と並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。
そして、以降同様な動作が、ｍ本目の走査線１１２対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査線１１２に対応する画素１１０の１行分に対するデータ信号ｄ１〜ｄｎの書込と、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する２値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳｆ２における書込まで保持される。
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。ただし、データ変換回路３００（図１参照）は、階調データＤ０〜Ｄ２から２値信号Ｄｓへの変換については、サブフィールドＳｆ１〜Ｓｆ７のうち、対応するサブフィールドの項目が参照される。
さらに、１フィールド経過後、交流化駆動信号ＦＲがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、階調データＤ０〜Ｄ２から２値信号Ｄｓへの変換については、図５（ｂ）に示されるテーブルが参照されることになる。
次に、このような動作が行われることによって、画素１１０における液晶層への印加電圧について検討する。図７は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
例えば、交流化駆動信号ＦＲがＬレベルである場合に、ある画素の階調データＤ０〜Ｄ２が（０００）であるとき、図５（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図７に示されるように、１フィールド（１ｆ）にわたってＬレベルが書き込まれる。ここで、上述したようにＬレベルは電圧Ｖ０であるので、当該液晶層に印加される電圧実効値はＶ０となる。したがって、当該画素の透過率は、階調データ（０００）に対応して０％となる。
また、ある画素の階調データＤ０〜Ｄ２が（１００）であるとき、図５（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図７に示されるように、サブフィールドＳｆ１〜Ｓｆ４においてはＨレベルが、以降のサブフィールドＳｆ５〜Ｓｆ７においてはＬレベルが、それぞれ書き込まれる。ここで、サブフィールドＳｆ１〜Ｓｆ４の期間が１フィールド（１ｆ）において占める割合は（Ｖ４／Ｖ７）２であり、この期間にＨレベルたる電圧Ｖ７が書き込まれるので、１フィールドにおいて当該画素の画素電極１１８に印加される電圧実効値はＶ４となる。したがって、当該画素の透過率は、階調データ（１００）に対応して５７．１％となる。なお、他の階調データについては、別段説明を要しないであろう。
さらに、ある画素の階調データＤ０〜Ｄ２が（１１１）であるとき、図５（ａ）に示される変換内容に従う結果、当該画素の画素電極１１８には、図７に示されるように、１フィールド（１ｆ）にわたってＨレベルが書き込まれる。したがって、当該画素の透過率は、階調データ（１１１）に対応して１００％となる。
一方、交流化駆動信号ＦＲがＨレベルである場合に、Ｈレベルの場合と反転したレベルが画素電極１１８に印加される。このため、ＨレベルたるＶ７とＬレベルたるＶ０との中間値を電圧の基準としてみた場合、交流化駆動信号ＦＲがＨレベルの場合に各液晶層の印加電圧は、交流化駆動信号ＦＲがＬレベルの場合の印加電圧とは極性を反転したものであって、かつ、その絶対値は等しいものとなる。したがって、液晶層に直流成分が印加される事態が回避される結果、液晶１０５の劣化が防止されることになる。
このような実施形態に係る電気光学装置によれば、１フィールド（１ｆ）を、階調特性の電圧比率に応じてサブフィールドＳｆ１〜Ｓｆ７に分割し、各サブフィールド毎に、画素にＨレベルまたはＬレベルを書き込んで、１フィールドにおける電圧実効値が制御される。このため、データ線１１４に供給されるデータ信号ｄ１〜ｄｎは、本実施形態では、Ｈレベル（＝Ｖ７）またはＬレベル（＝Ｖ０）のみであって、２値的であるため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。さらに、データ線１１４に供給されるデータ信号ｄ１〜ｄｎは２値的であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
なお、上記実施形態にあっては、交流化駆動信号ＦＲを１フィールドの周期でレベル反転することとしたが、本発明は、これに限られず、例えば、２フィールド以上の周期でレベル反転する構成としてもよい。
＜応用形態１＞
上記実施形態においては、各サブフィールドの書込を、最も短いサブフィールドよりもさらに短い期間（１Ｖａ）で完了する必要がある。一方、上記実施形態では、８階調表示としたが、例えば、１６階調表示、６４階調表示、・・・・・・のように階調表示度数を高めるためには、サブフィールドの期間をさらに短くして、各サブフィールドの書込を、より短期間で完了させる必要が生じる。
しかしながら、駆動回路、特に、データ線駆動回路１４０におけるＸシフトレジスタ１４１０は、実際には上限付近の動作周波数で動作しているので、このままでは、階調表示度数を高めることができない。そこで、この点に改良を施した応用形態について説明する。
図８は、この応用形態に係る電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。この図において、Ｘシフトレジスタ１４１２は、ラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送する点においては、図３に示されるＸシフトレジスタ１４１０と同様であるが、その段数が半分となっている点において、Ｘシフトレジスタ１４１０と相違している。すなわち、ｎ＝２ｐを満たす整数ｐを想定すると、Ｘシフトレジスタ１４１２は、ラッチ信号Ｓ１、Ｓ２、・・・、Ｓｐを順次出力する構成となっている。
また、この応用形態において２値信号は、左から数えて奇数本目のデータ線１１４への２値信号Ｄｓ１と、偶数本目のデータ線１１４への２値信号Ｄｓ２との２系統に分けられて供給される。さらに、第１のラッチ回路１４２２では、奇数本目のデータ線１１４に対応して２値信号Ｄｓ１をラッチするものと、それに続く偶数本目のデータ線１１４に対応して２値信号Ｄｓ２をラッチするものとが組となって、それぞれ同一のラッチ信号の立ち下がりで同時にラッチを行う構成となっている。
したがって、このようなデータ線駆動回路１４０によれば、図９に示されるように、同一のラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・によって同時に画素２個分の２値信号Ｄｓ１、Ｄｓ２がラッチされるので、クロック信号ＣＬＸの周波数を上記実施形態と同一に維持したまま、必要な水平走査期間を半分に短縮することができる。さらに、Ｘシフトレジスタ１４１２を構成する単位回路の段数は、データ線１１４の総本数に対応する「ｎ」から、その半分である「ｐ」に削減される。このため、Ｘシフトレジスタ１４１２の構成を、Ｘシフトレジスタ１４１０（図３参照）と比較して簡略化することも可能となる。
一方、Ｘシフトレジスタ１４１２を構成する単位回路の段数が半分で済むということは、必要な水平走査期間を同じとするのであれば、クロック信号ＣＬＸを半分に低下させることができることを意味する。このため、水平走査期間を同じとするのであれば、動作周波数に起因して消費される電力を抑えることもできる。
なお、この応用形態にあっては、ラッチ信号によって同時にラッチ動作を行う第１のラッチ回路１４２２の個数を「２」としたが、「３」以上としてもよいのはもちろんである。この場合には、２値信号は、当該個数に応じた系統に分けられて供給され、シフトレジスタ１４１２の段数はデータ線数をその個数で除した数に減らすことができる。
＜応用形態２＞
また、上記実施形態においては、各サブフィールドにおける書込が期間（１Ｖａ）で完了する。このため、あるサブフィールドにおいて、書込が完了した後から次のサブフィールドが開始するまでの期間では、各画素の液晶層において書き込まれた電圧の保持動作が行われるのみである。
一方、上記実施形態における駆動回路、特に、データ線駆動回路１４０には、非常に高周波数のクロック信号ＣＬＸが供給される。一般に、シフトレジスタには、クロック信号をゲートで入力するクロックドインバータが極めて多数備えられるので、クロック信号ＣＬＸの供給源であるタイミング信号生成回路２００からみると、Ｘシフトレジスタ１４１０（１４１２）は容量負荷となる。
したがって、上述した保持動作が行われる期間において、クロック信号ＣＬＸを供給する構成では、容量負荷によって無駄に電力が消費される結果、消費電力の増大を招くことになる。そこで、この点に改良を施した応用形態について説明する。
この応用形態においては、クロック信号ＣＬＸがタイミング信号生成回路２００からＸシフトレジスタ１４１０（１４１２）に至るまでの途中に、図１０に示されるクロック信号供給制御回路４００が介挿される構成となっている。ここで、クロック信号供給制御回路４００は、ＲＳフリップフロップ４０２と、ＡＮＤ回路４０４とを備えている。このうち、ＲＳフリップフロップ４０２は、セット入力端ＳにスタートパルスＤＹを入力するとともに、リセット入力端Ｒに走査信号Ｇｍを入力するものである。また、ＡＮＤ回路４０４は、タイミング信号生成回路２００から供給されるクロック信号ＣＬＸと、ＲＳフリップフロップ４０２の出力端Ｑから出力される信号との論理積信号を求めて、これをデータ線駆動回路１４０におけるＸシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸとして供給するものである。
ここで、クロック信号供給制御回路４００において、あるサブフィールドの最初においてスタートパルスＤＹが供給されると、ＲＳフリップフロップ４０２がセットされるので、その出力端Ｑから出力されるイネーブル信号Ｅｎｂは、図１１に示されるようにＨレベルとなる。このため、ＡＮＤ回路４０４が開くので、Ｘシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸの供給が開始される。そして、データ線駆動回路１４０においては、この直後に供給されるラッチパルスＬＰを契機に、第１のラッチ回路１４２０（１４２２）によるデータの点順次的なラッチが行われることとなる。
一方、スタートパルスＤＹによってクロック信号ＣＬＸの供給が開始された後、そのサブフィールドにおいて最後（上から数えてｍ本目）の走査線１１２を選択する走査信号Ｇｍが供給されると、ＲＳフリップフロップ４０２がリセットされるので、その出力端Ｑから出力される信号Ｅｎｂは、図１１に示されるようにＬレベルとなる。このため、ＡＮＤ回路４０４が閉じるので、Ｘシフトレジスタ１４１０（１４１２）へのクロック信号ＣＬＸの供給が遮断される。ここで、走査信号Ｇｍが供給される以前には、ｍ本目の走査線１１２との交差に対応する画素１行分のデータが、第１のラッチ回路１４２０（１４２２）によりラッチされているはずであるから、次のサブフィールドの開始まで、クロック信号ＣＬＸが遮断されても問題がない。
このようなクロック信号供給制御回路４００を設けると、クロック信号ＣＬＸが必要なときだけＸシフトレジスタ１４１０（１４１２）に供給されるので、容量負荷により消費される電力をそれだけ抑えることが可能となる。また、Ｙ側のクロック信号ＣＬＹにおいても同様なクロック信号供給制御回路を設けてもよいが、クロック信号ＣＬＹは、Ｘ側のクロック信号ＣＬＸよりも周波数が圧倒的に低い。このため、Ｙ側において、容量負荷により消費される電力は、Ｘ側と比較して、あまり問題にはならない。
＜応用形態３＞
さらに、上記実施形態にあっては、電圧Ｖ０をＬレベルとして規定し、電圧Ｖ７をＨレベルとして規定したが、この構成では、単一の電源電圧から、透過率が１００％となる電圧Ｖ７を別途生成する必要がある。しかしながら、図４（ａ）から明らかなように、Ｖ７以上の電圧実効値を印加すれば透過率１００％を得ることができるので、電圧Ｖ７を別途生成しなくても、電源の高電位側電圧Ｖｃｃ（例えば３Ｖ）をそのままＨレベルとして用いればよい。このようにＶｃｃをＨレベルとして規定すれば電源電圧のみで階調表示が可能となる。
また、電圧ＶｃｃをＨレベルに用いる構成では、電圧Ｖ７を、上記実施形態における電圧Ｖ２〜Ｖ６と同様にして扱うとともに、１フィールド（１ｆ）を、次のような期間を有する８つのサブフィールドＳｆ１〜Ｓｆ８に分けてもよい。
すなわち、サブフィールドＳｆ１を、１フィールド（１ｆ）に対して（Ｖ１／Ｖｃｃ）２となる期間に設定し、また、サブフィールドＳｆ２を、１フィールド（１ｆ）に対して（Ｖ２／Ｖｃｃ）２−（Ｖ１／Ｖｃｃ）２となる期間に設定し、同様に、サブフィールドＳｆ３を、１フィールド（１ｆ）に対して（Ｖ３／Ｖｃｃ）２−（Ｖ２／Ｖｃｃ）２となる期間に設定して、以下同様にして設定して、最終的に、サブフィールドＳｆ８を、１フィールド（１ｆ）に対して（Ｖｃｃ／Ｖｃｃ）２−（Ｖ７／Ｖｃｃ）２となる期間に設定する。
そして、このように期間を設定したサブフィールドＳｆ１〜Ｓｆ８のうち、サブフィールドＳｆ１〜Ｓｆ７においては、上記第１実施形態と同様な書込を行うものとする。一方、新たなサブフィールドＳｆ８については、交流化駆動信号ＦＲのレベル、すなわち、対向電極１０８の電位に対して同一レベルとすればよい。これにより、サブフィールドＳｆ８において、液晶層は、階調データにかかわらず電圧無印加状態となる。換言すれば、透過率１００％とするためには、１フィールド（１ｆ）において常に液晶層をオン状態にさせる必要はない、ということである。
＜応用形態４＞
上記実施形態においては、１フィールドの開始時点から、階調データに応じた期間だけ画素をオンにする電圧を印加するようにした。すなわち、図７に示したように、階調データ（００１）に応じて実効電圧Ｖ１を画素に印加する場合には、サブフィールドＳｆ１においてオン電圧を印加し、階調データ（０１１）に応じて実効電圧Ｖ３を画素に印加する場合には、サブフィールドＳｆ１〜Ｓｆ３においてオン電圧を印加し、階調データ（１１０）に応じて実効電圧Ｖ６を画素に印加する場合には、サブフィールドＳｆ１〜Ｓｆ６においてオン電圧を印加する、といった具合である。このため、１フィールドを、表示すべき階調数に応じた個数のサブフィールドに分割するようにした。しかしながら、各サブフィールドの分割の態様はこれに限られるものではなく、例えば以下のようにしてもよい。
図１２（ａ）および（ｂ）は、本応用形態に係る電気光学装置のデータ変換回路３００の機能を表す真理値表である。また、図１３は、本応用形態に係る電気光学装置の動作を示すタイミングチャートである。
本応用形態においては、１フィールドを４個のサブフィールドに分割し、図１２（ａ）または（ｂ）に示す真理値表に従って、これらの４個のサブフィールドＳｆ０〜Ｓｆ３の各々においてオン・オフ駆動を行うことにより、３ビットの階調データに対応した８階調の階調表示を行う。ここで、本応用形態における各サブフィールドの時間長の配分は、図１３に示すように、上記実施形態とは一部異なったものとなっている。具体的には、以下のａ〜ｄに示すように、各サブフィールドの時間長が、各々異なる重みを有する実効電圧を各画素に与え得るだけの時間長となっている。
ａ．サブフィールドＳｆ０は、図４（ａ）における液晶の閾値ＶＴＨ１相当の実効電圧を液晶層に与え得るだけの時間長となっている。
ｂ．サブフィールドＳｆ１は、重み「１」に相当する実効電圧を画素に与え得るだけの時間長となっている。
ｃ．サブフィールドＳｆ２は、重み「２」に相当する実効電圧を画素に与え得るだけの時間長となっている。
ｄ．サブフィールドＳｆ３は、重み「４」に相当する実効電圧を画素に与え得るだけの時間長となっている。
なお、上記からも明らかなように、液晶層に対して何らかの実効電圧を印加すべき場合には、サブフィールドＳｆ０において画素はオン状態とされる。このため、図１２（ａ）および（ｂ）に示すように、（０００）以外の階調データについては、サブフィールドＳｆ０の２値信号Ｄｓは画素をオンにするレベルとなっている。
次に、図１３を参照して、階調データに応じて各画素に印加される電圧について説明する。例えば、階調データが（００１）である場合、サブフィールドＳｆ０およびＳｆ１において画素をオンとする電圧が印加され、この結果、１フィールドにおいて液晶層に印加される電圧実効値はＶ１となる。同様に、階調データが（０１０）である場合には、サブフィールドＳｆ０およびＳｆ２において画素をオンとする電圧が印加され、この結果１フィールドにおいて液晶層に印加される電圧実効値はＶ２となる。これ以外の階調データについても、図１２（ａ）および（ｂ）に示す真理値表に従って、各サブフィールドにおいて画素をオンにする電圧を印加するか画素をオフにする電圧を印加するかが決定され、この結果、階調データに応じた実効電圧が液晶層に印加されることとなる。
このように、本応用形態においても、上記実施形態と同様の効果が得られる。さらに、本実施形態によれば、上記実施形態と同じ階調数での階調表示を行う場合に、上記実施形態よりもサブフィールドの個数を少なくすることができる。従って、１フィールド内におけるデータ書き換えの回数を少なくすることができるから、消費電力を低減することができるという利点がある。
なお、サブフィールドの数およびその時間長は、表示すべき階調数や、用いられる液晶装置における画素の電圧／透過率特性に応じて決められるものであり、本応用形態に示したものに限られないことはもちろんである。さらに、本応用形態においては、サブフィールドＳｆ０を液晶の閾値ＶＴＨ１を画素に印加し得るだけの時間長を有するサブフィールドとしたが、必ずしもこのようなサブフィールドを設ける必要はない。要は、図４（ａ）中の電圧ＶＴＨ１〜Ｖ７の間で、表示すべき階調に応じた実効電圧を画素に印加できるように、サブフィールドの数およびその時間長が決定されていればよいのである。さらに、画素電極に印加する電圧も、上記応用形態３において説明したように、電源電圧ＶｃｃをＨレベルとして用いてもよいことは言うまでもない。
さらに、本応用形態においては、実効電圧ＶＴＨ１を画素に印加するためのサブフィールドＳｆ０を各フィールドの最初に設けるようにしたが、このサブフィールドの位置は、各フィールドのうちのいずれの位置にあってもよい。また、本応用形態においては、画素に対して実効電圧ＶＴＨ１を印加し得るサブフィールドとして１つのサブフィールドＳｆ０のみを設けるようにしたが、これに限らず、以下のようにしてもよい。すなわち、例えば、上記サブフィールドＳｆ０を設けず、その代わりに各サブフィールドＳｆ１〜Ｓｆ３の間に所定の期間を設け、これらの所定の期間の合計の時間長が、画素に対して電圧実効値ＶＴＨ１を印加し得る時間長となるようにしてもよい。換言すれば、実効電圧ＶＴＨ１を印加し得る時間長を有する上記サブフィールドＳｆ０を複数の期間に分割し、これらの各期間を後続の各サブフィールドの間に介挿するようにしてもよい。要は、１フィールドからサブフィールドＳｆ１〜Ｓｆ３を除いた期間の時間長が、画素に対して実効電圧ＶＴＨ１を印加し得る時間長となっていればよいのである。
＜液晶装置の全体構成＞
次に、上記実施形態や応用形態に係る電気光学装置の構造について、図１４および図１５を参照して説明する。ここで、図１４は、電気光学装置１００の構成を示す平面図であり、図１５は、図１４におけるＡ−Ａ’線の断面図である。
これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。
ここで、素子基板１０１を上述したように半導体基板とした場合、基板は不透明である。このため、画素電極１１８は、アルミニウムなどの反射性金属から形成されて、電気光学装置１００は、反射型として用いられることになる。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。もちろん、素子基板１０１をガラス等の透明な絶縁基板で構成しても構わない。このような絶縁基板を用いた場合、画素電極を反射性金属により形成すれば反射型表示、それ以外の材質により形成すれば透過型表示とすることができる。
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、交流化駆動信号ＦＲが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほぼゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などを入力する構成となっている。
一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、交流化駆動信号ＦＲは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０１の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
また、実施形態においては、電気光学装置を構成する素子基板１０１を半導体基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴで形成したが、本発明は、これに限られない。例えば、素子基板１０１を、ガラスや石英などの非晶質基板とし、ここに半導体薄膜を堆積して薄膜トランジスタ（ＴＦＴ）を形成する構成としてもよい。このようにＴＦＴを用いると、素子基板１０１として透明基板を用いることができる。
なお、液晶としては、ＴＮ型のほか、１８０度以上のねじれ配向を有するＳＴＮ（Super Twisted Nematic）型や、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いることもできる。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としてもよいし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としてもよい。さらに、対向基板に対向電極を配置するのでなく、素子基板上に、画素電極と対向電極とを、互いに間隔を置いて櫛歯状に配置する構成としてもよい。この構成では、液晶分子が水平配向して、電極間による横方向の電界に応じて液晶分子の配向方向が変化することになる。このように、本発明の駆動方法に適合するものであれば、液晶や配向方式として、種々のものを用いることが可能である。
くわえて、電気光学装置としては、液晶装置のほかに、エレクトロルミネッセンス（ＥＬ）や、デジタルマイクロミラーデバイス（ＤＭＤ）、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う装置などの種々の電気光学装置に適用可能である。この場合、電気光学材料としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学材料としてＥＬを用いる場合、素子基板においてＥＬが画素電極と透明導電膜の対向電極との間に介在することになるので、対向基板は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。
＜電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１６は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
なお、本実施形態においては、反射型の電気光学装置を用いたが、透過型表示の電気光学装置を用いたプロジェクタとしても構わない。
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１７は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
＜その３：携帯電話＞
さらに、上記電気光学装置を、携帯電話に適用した例について説明する。図１８は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
なお、電子機器としては、図１６〜図１８を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
以上説明したように本発明によれば、データ線に印加される信号が２値化されて、高品位な階調表示が可能となる。
【産業上の利用可能性】
本発明は、パルス幅変調により階調表示制御を行う電気光学装置において最適な駆動方法であり、さらに、表示特性に優れた表示装置として電子機器に用いるのに適している。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図２】（ａ）および（ｂ）は、それぞれ同電気光学装置の画素の一態様を示す回路図である。
【図３】同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図４】（ａ）は、同電気光学装置における電圧−透過率特性を示す図であり、（ｂ）は、同電気光学装置におけるサブフィールドの概念を説明するための図である。
【図５】（ａ）および（ｂ）は、それぞれ同電気光学装置におけるデータ変換回路の階調データの変換内容を示すテーブルである。
【図６】同電気光学装置の動作を示すタイミングチャートである。
【図７】同電気光学装置において対向基板に印加される電圧および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図８】同電気光学装置におけるデータ線駆動回路の応用形態を示すブロック図である。
【図９】同応用形態に係るデータ線駆動回路の動作を示すタイミングチャートである。
【図１０】同電気光学装置の応用形態におけるクロック信号供給制御回路の構成を示す回路図である。
【図１１】同クロック信号供給制御回路の動作を示すタイミングチャートである。
【図１２】（ａ）および（ｂ）は、それぞれ同電気光学装置におけるデータ変換回路の階調データの変換内容を示すテーブルである。
【図１３】同電気光学装置の応用形態において対向基板に印加される電圧および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図１４】同電気光学装置の構造を示す平面図である。
【図１５】同電気光学装置の構造を示す断面図である。
【図１６】同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１７】同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１８】同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００・・・電気光学装置
１０１・・・素子基板
１０１ａ・・・表示領域
１０２・・・対向基板
１０５・・・液晶（電気光学材料）
１０８・・・対向電極
１１２・・・走査線
１１４・・・データ線
１１６・・・トランジスタ
１１８・・・画素電極
１１９・・・蓄積容量
１３０・・・走査線駆動回路
１４０・・・データ線駆動回路
１４１０・・・Ｘシフトレジスタ
１４２０・・・第１のラッチ回路
１４３０・・・第２のラッチ回路
２００・・・タイミング信号生成回路
３００・・・データ変換回路
４００・・・クロック信号供給制御回路
【図１】
0003613180.tif 000002
【図２】
0003613180.tif 000003
【図３】
0003613180.tif 000004
【図４】
0003613180.tif 000005
【図５】
0003613180.tif 000006
【図６】
0003613180.tif 000007
【図７】
0003613180.tif 000008
【図８】
0003613180.tif 000009
【図９】
0003613180.tif 000010
【図１０】
0003613180.tif 000011
【図１１】
0003613180.tif 000012
【図１２】
0003613180.tif 000013
【図１３】
0003613180.tif 000014
【図１４】
0003613180.tif 000015
【図１５】
0003613180.tif 000016
【図１６】
0003613180.tif 000017
【図１７】
0003613180.tif 000018
【図１８】
0003613180.tif 000019