(57)【特許請求の範囲】
【請求項１】
各画素の色データ及び各画素の透明度を表すαデータからなるデジタル画像と入力アナログ映像信号とを合成し、出力アナログ映像信号を生成する画像合成装置において、
色データに対し画角変換を行い、水平方向の画素数を入力アナログ映像信号と一致させる水平方向画角変換手段と、
αデータに対し水平方向のデータレート変換を行い、画角変換後の色データに対応させる水平方向データレート変換手段と、
上記αデータの変化量に基づいて当該αデータの水平方向の高周波成分を検出する水平エッジ検出手段と、
該水平エッジ検出手段の検出結果に基づいて、上記水平方向データレート変換手段における水平方向のデータレート変換後のαデータの高周波成分を再生して出力する水平エッジ再生手段と、
画角変換後の色データを輝度・色差信号に変換する画素情報変換手段と、
上記水平エッジ再生手段の出力に対応するαデータに基づいて、画素情報変換後の色データ及び入力アナログ映像信号の輝度・色差信号を合成する画像合成手段とを備えたことを特徴とする画像合成装置。
【請求項２】
各画素の色データ及び各画素の透明度を表すαデータからなるデジタル画像と入力アナログ映像信号とを合成し、出力アナログ映像信号を生成する画像合成装置において、
色データに対し画角変換を行い、水平方向の画素数を入力アナログ映像信号と一致させる水平方向画角変換手段と、
該水平方向画角変換手段における水平方向の画角変換後の色データに対し垂直方向の画角変換を行って、垂直方向の画素数を入力アナログ映像信号と一致させる垂直方向画角変換手段と、
αデータに対し水平方向のデータレート変換を行い、画角変換後の色データに対応させる水平方向データレート変換手段と、
上記αデータの変化量に基づいて当該αデータの水平方向の高周波成分を検出する水平エッジ検出手段と、
該水平エッジ検出手段の検出結果に基づいて、上記水平方向データレート変換手段における水平方向のデータレート変換後のαデータの高周波成分を再生して出力する水平エッジ再生手段と、
該水平エッジ再生手段の出力に対し垂直方向のデータレート変換を行い、画角変換後の色データに対応させる垂直方向データレート変換手段と、
画角変換後の色データを輝度・色差信号に変換する画素情報変換手段と、
上記水平エッジ再生手段の出力に対応するαデータに基づいて、画素情報変換後の色データ及び入力アナログ映像信号の輝度・色差信号を合成する画像合成手段とを備えたことを特徴とする画像合成装置。
【請求項３】
各画素の色データ及び各画素の透明度を表すαデータからなるデジタル画像を入力アナログ映像信号に合成し、出力アナログ映像信号を生成する画像合成装置において、
色データに対し画角変換を行い、水平方向の画素数を入力アナログ映像信号と一致させる水平方向画角変換手段と、
色データを輝度・色差信号に変換する画素情報変換手段と、
画素情報変換後の色データに対し画角変換を行い、垂直方向の画素数を入力アナログ映像信号と一致させる垂直方向画角変換手段と、
αデータに対し水平方向のデータレート変換を行い、画角変換後の色データに対応させる水平方向データレート変換手段と、
上記αデータの変化量に基づいてαデータの水平方向の高周波成分を検出する水平エッジ検出手段と、
該水平エッジ検出手段の検出結果に基づいて、上記水平方向データレート変換手段における水平方向のデータレート変換後のαデータの高周波成分を再生して出力する水平エッジ再生手段と、
該水平エッジ再生手段の出力に対し垂直方向のデータレート変換を行い、画角変換後の色データに対応させる垂直方向データレート変換手段と、
上記水平エッジ再生手段の出力に対応するαデータに基づいて、画像情報変換及び画角変換後の色データ及び入力アナログ映像信号の輝度・色差信号を合成する画像合成手段とを備えたことを特徴とする画像合成装置。
【請求項４】
水平エッジ検出手段が、
水平方向におけるαデータの変化量の絶対値を求める変化量演算手段と、
上記絶対値を予め定められた所定値と比較し、水平エッジ識別信号を出力する比較手段と、
所定期間内における複数の水平エッジ識別信号について論理和演算を行う論理和演算手段と、
αデータの変化量の符号を求める符号抽出手段とを備えたことを特徴とする請求項１ないし３のいずれかに記載の画像合成装置。
【請求項５】
水平エッジ再生手段が、
水平方向のデータレート変換後のαデータについて、所定期間内における最大値を求める最大値出力手段と、
水平方向のデータレート変換後のαデータについて、所定期間内における最小値を求める最小値出力手段と、
水平エッジ検出手段の検出結果に基づいて、水平方向のデータレート変換後のαデータ、上記最大値または上記最小値のいずれかを選択して出力するαデータ選択手段とを備えたことを特徴とする請求項１ないし３のいずれかに記載の画像合成装置。
【請求項６】
各画素の色データ及び各画素の透明度を表すαデータからなるデジタル画像と入力アナログ映像信号とを合成し、出力アナログ映像信号を生成する画像合成装置において、
色データに対し画角変換を行い、垂直方向の画素数を入力アナログ映像信号と一致させる垂直方向画角変換手段と、
αデータに対し垂直方向のデータレート変換を行い、画角変換後の色データに対応させる垂直方向データレート変換手段と、
上記αデータの変化量に基づいてαデータの垂直方向の高周波成分を検出する垂直エッジ検出手段と、
垂直エッジ検出手段の検出結果に基づいて、上記垂直方向データレート変換手段における垂直方向のデータレート変換後のαデータの高周波成分を再生して出力する垂直エッジ再生手段と、
画角変換後の色データを輝度・色差信号に変換する画素情報変換手段と、
上記水平エッジ再生手段の出力に対応するαデータに基づいて、画素情報変換後の色データ及び入力アナログ映像信号の輝度・色差信号を合成する画像合成手段とを備えたことを特徴とする画像合成装置。
【請求項７】
色データに対し画角変換を行い、水平方向の画素数を入力アナログ映像信号と一致させる水平方向画角変換手段と、
αデータに対し水平方向のデータレート変換を行い、画角変換後の色データに対応させる水平方向データレート変換手段とを備え、
垂直方向画角変換手段が、水平方向の画角変換後の色データに対し垂直方向の画角変換を行い、
垂直方向データレート変換手段が、水平方向のデータレート変換後の色データに対し垂直方向の画角変換を行うことを特徴とする請求項６に記載の画像合成装置。
【請求項８】
各画素の色データ及び各画素の透明度を表すαデータからなるデジタル画像を入力アナログ映像信号に合成し、出力アナログ映像信号を生成する画像合成装置において、
色データを輝度・色差信号に変換する画素情報変換手段と、
画素情報変換後の色データに対し画角変換を行い、垂直方向の画素数を入力アナログ映像信号と一致させる垂直方向画角変換手段と、
αデータに対し垂直方向のデータレート変換を行い、画角変換後の色データに対応させる垂直方向データレート変換手段と、
上記αデータの変化量に基づいてαデータの垂直方向の高周波成分を検出する垂直エッジ検出手段と、
該垂直エッジ検出手段の検出結果に基づいて、上記垂直方向データレート変換手段における垂直方向のデータレート変換後のαデータの高周波成分を再生して出力する垂直エッジ再生手段と、
上記水平エッジ再生手段の出力に対応するαデータに基づいて、画像情報変換及び画角変換後の色データ及び入力アナログ映像信号の輝度・色差信号を合成する画像合成手段とを備えたことを特徴とする画像合成装置。
【請求項９】
色データに対し画角変換を行い、水平方向の画素数を入力アナログ映像信号と一致させる水平方向画角変換手段と、
αデータに対し水平方向のデータレート変換を行い、画角変換後の色データに対応させる水平方向データレート変換手段とを備え、
画素情報変換手段が、水平方向の画角変換後の色データを輝度・色差信号に変換し、
垂直方向データレート変換手段が、水平方向のデータレート変換後のαデータに対し垂直方向のデータレート変換を行うことを特徴とする請求項８に記載の画像合成装置。
【請求項１０】
垂直エッジ検出手段が、垂直方向におけるαデータの変化量の絶対値を求める変化量演算手段と、
上記絶対値を予め定められた所定値と比較し、垂直エッジ識別信号を出力する比較手段と、
所定期間内における複数の垂直エッジ識別信号について論理和演算を行う論理和演算手段と、
αデータの変化量の符号を求める符号抽出手段とを備えたことを特徴とする請求項６ないし９のいずれかに記載の画像合成装置。
【請求項１１】
垂直エッジ再生手段が、垂直方向のデータレート変換後のαデータについて、所定期間内における最大値を求める最大値出力手段と、
垂直方向のデータレート変換後のαデータについて、所定期間内における最小値を求める最小値出力手段と、
垂直エッジ検出手段の検出結果に基づいて、垂直方向のデータレート変換後のαデータ、上記最大値または上記最小値のいずれかを選択して出力するαデータ選択手段とを備えることを特徴とする請求項６ないし９のいずれかに記載の画像合成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、画像合成装置及び画像合成方法に係り、さらに詳しくは、ＮＴＳＣ方式、ＰＡＬ方式などのアナログ画像と、画素数の異なるデジタル画像とを、各画素の透明度を表すデータに基づいて合成し、アナログ画像を生成する画像合成装置に関するものである。
【０００２】
【従来の技術】
画像データを画素数の異なる画像データに変換（画角変換）し、ＮＴＳＣ信号、ＰＡＬ信号などの映像信号を得る技術は、例えば、米国特許ＵＳＰ５，５８３，５７５号、ＵＳＰ５，４７５，４４２号、ＵＳＰ５，１３２，７９３号、ＵＳＰ３，２６２，８５７号など、並びに、特開平２−２３７２８０号、特開平４−４２６８６号、特開平４−２３８２５０号、特開平４−２３８２５２号、特開平６−９０４１６号、特開平７−４６５４６号、特開平７−３０８６２号公報などに開示されている。
【０００３】
図１１は、６４０×４８０画素の正方画素で１フレームを構成するデジタル画像データをＮＴＳＣまたはＰＡＬなどの画素数の異なるアナログ映像信号に変換して出力する従来の技術を利用した画像切り換え再生装置の構成を示したブロック図である。
【０００４】
図１１において、１はソースとなる画像データを入力し記憶するソースデータ格納メモリ、２はソースデータ格納メモリ１の入出力を制御するメモリコントローラ、３はソースデータ格納メモリ１から出力される画素の色データを指定するアドレスを入力とし、指定されたアドレスに応じて色データを出力する色データＬＵＴ、４は色データＬＵＴ３の出力を入力とし、ソースデータを画角変換するための水平・垂直フィルタを含む画角変換回路である。
【０００５】
この画角変換回路４は、水平方向画角変換フィルタ５、メモリ６及び垂直方向画角変換フィルタ７により構成される。水平方向画角変換フィルタ５は色データＬＵＴ３の出力を入力とし画面の水平方向の画角変換を行い、メモリ６は画面の１ラインまたは１フィールド分のデータを記憶し、垂直方向画角変換フィルタ７はメモリ６の出力と水平方向画角変換フィルタ５の出力を入力とし画面の垂直方向の画角変換を行う。
【０００６】
また、８は輝度・色差信号生成マトリクス、９は出力切り換え回路である。輝度・色差信号生成マトリクス８は垂直方向画角変換フィルタ７の出力、即ち、画角変換回路４の出力を入力とし、入力される色データから輝度データおよび色差データを生成する。出力切り換え回路９は輝度・色差信号生成マトリクス８の出力と入力アナログ映像信号を入力とし、出力制御信号に基づき２つの入力のうちいずれか一方の信号を出力する。ここでは、ＮＴＳＣ信号またはＰＡＬ信号を生成するように外部から入力された輝度・色差データ（Ｖｉｄｅｏデータ）が入力アナログ映像信号である。
【０００７】
この出力制御信号は画素毎に変化しない制御信号であり、例えばレジスタ等に設定されたデータとして与えられる。この出力切り換え回路９の出力はＮＴＳＣまたはＰＡＬの信号フォーマットに合致した画素数の輝度データおよび色差データであり、この画像切切り換え再生装置の出力である。
【０００８】
次に動作について説明する。ソースデータ格納メモリ１には、ＮＴＳＣまたはＰＡＬとは画素数の異なる画像データ、例えば６４０×４８０画素の正方画素で１フレームを構成する画像データなどが格納されている。画素データは、例えば図１２に示したような８ビットのアドレス（ＣＬＵＴ８データ）で表現されており、色データＬＵＴ３では、このアドレスで指定されるＲｅｄ（赤）、Ｇｒｅｅｎ（緑）、Ｂｌｕｅ（青）の色データ（ＲＧＢデータ）を画素毎に出力する。
【０００９】
ソースデータ格納メモリ１の読み出しタイミングは、メモリコントローラ２で制御されており、出力切り換え回路９の出力がＮＴＳＣまたはＰＡＬの輝度・色差データを規定の周波数で連続的に出力できるように絶えずコントロールしている。
【００１０】
色データＬＵＴ３の出力は画角変換回路４に出力され、ここで画面の水平方向および垂直方向の画角変換が行われる。このとき、ソースの画像データは、画像の真円率を保ちながら全てのソースデータを用いてＮＴＳＣまたはＰＡＬ信号を生成するために、ＮＴＳＣまたはＰＡＬに合致した画素数のデータに変換される。
【００１１】
次に画角変換回路４の出力は輝度・色差信号生成マトリクス８に入力される。輝度・色差信号生成マトリクス８では、ＲＧＢデータから画素の輝度データおよび色差データが生成され、輝度データは１画素毎に１つのデータが、色差信号については２画素毎に１つのデータが出力されるようフィルタリングされたデータがそれぞれ出力される。ＲＧＢデータから輝度データおよび色差データを生成する際の多項式は式（１）のとおりである。
【００１２】
【数１】
0003622461.tif 000002
【００１３】
式（１）において、Ｙは輝度データ、ＣｂおよびＣｒは色差データを表す。また、Ｒ、Ｇ、ＢはそれぞれＲｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅの色データを表す。
【００１４】
出力切り換え回路９は、輝度・色差信号生成マトリクス８の出力および外部から入力されるＶｉｄｅｏデータを入力とし、出力制御信号に応じて２つの入力データのうちのいずれか１つを出力する。出力制御信号は、例えばレジスタに設定された２値の固定信号で、現在出力する画面をソースデータ格納メモリ１に格納されている画像データにするかあるいは外部から入力されるＶｉｄｅｏデータにするかを選択するものである。
【００１５】
出力切り換え回路９の出力データは、ＮＴＳＣ信号またはＰＡＬ信号を与える輝度データおよび色差データで、例えばこれらを時間的に多重した後、タイミング・リファレンス信号を多重すればＩＴＵ−Ｒ．６５６規格で規格化されたＮＴＳＣまたはＰＡＬのディジタル画像データとなる。
【００１６】
尚、ソースデータ格納メモリ１に格納されている画素データが図１３に示したような各５ビットのＲＧＢデータ（ＲＧＢ５５５データ）で表現されている場合、色データＬＵＴ３は不要であり、ソースデータ格納メモリ１の出力はＲＧＢデータとして各色に分離され、画角変換回路４に出力される。
【００１７】
次に、画角変換回路４について説明する。画角変換回路４の入力信号はＲＧＢデータで、水平方向画角変換フィルタ５に入力される。水平方向画角変換フィルタ５では、まずソースとなる画像データの水平方向の画素数と出力すべきＮＴＳＣまたはＰＡＬの水平方向の画素数の比率に応じて、０データ内挿によるオーバーサンプリングを行う。次に、次段のダウンサンプリングの際に生ずる折り返し歪みを防ぐためのフィルタリングを行う。最後に、出力すべき水平方向の画素数に応じた周波数でデータを間引くダウンサンプリングを行い、結果として画面の水平方向の周波数がＮＴＳＣまたはＰＡＬのそれに合致したレートのＲＧＢデータを出力する。
【００１８】
メモリ６は、水平方向画角変換フィルタ５の出力を入力とし、１ラインまたは１フィールド分のデータを記憶し、現在のデータに対して１ラインまたは１フィールド遅れのＲＧＢデータを出力する。垂直方向画角変換フィルタ７は、水平方向画角変換フィルタ５の出力およびメモリ６の出力を入力とし、ソースとなる画像データの垂直方向の画素数と出力すべきＮＴＳＣまたはＰＡＬの垂直方向の画素数の比率に応じて、画面の垂直方向のサンプリング周波数変換を行い、画角変換回路４の出力データとしてＮＴＳＣまたはＰＡＬの画素数に合致したレートのＲＧＢデータを出力する。
【００１９】
【発明が解決しようとする課題】
図１１に示した従来の画像切り換え再生装置は、デジタル画像（画像データソース）及びアナログ映像（ＮＴＳＣ信号やＰＡＬ信号）を切り換え選択し、いずれか一方を出力するものである。このため、デジタル画像が各画素ごとに透明度を指定しているデータであっても、意図された透明度を反映しつつ、デジタル画像とアナログ映像とを合成することはできないという問題があった。
【００２０】
この発明は上記のような問題点を解決するためになされたもので、アナログ映像信号の画素数とは異なる画素数で構成され、画素毎に透明度が指定されたデジタル画像を、意図された画素の透明度を反映してアナログ映像信号と合成する画像合成装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明に係る画像合成装置は、各画素の色データ及び各画素の透明度を表すαデータからなるデジタル画像と入力アナログ映像信号とを合成し、出力アナログ映像信号を生成する画像合成装置にであって、色データに対し画角変換を行い、水平方向の画素数を入力アナログ映像信号と一致させる水平方向画角変換手段と、αデータに対し水平方向のデータレート変換を行い、画角変換後の色データに対応させる水平方向データレート変換手段と、上記αデータの変化量に基づいて当該αデータの水平方向の高周波成分を検出する水平エッジ検出手段と、該水平エッジ検出手段の検出結果に基づいて、上記水平方向データレート変換手段における水平方向のデータレート変換後のαデータの高周波成分を再生して出力する水平エッジ再生手段と、画角変換後の色データを輝度・色差信号に変換する画素情報変換手段と、上記水平エッジ再生手段の出力に対応するαデータに基づいて、画素情報変換後の色データ及び入力アナログ映像信号の輝度・色差信号を合成する画像合成手段とを備えて構成される。
【００５０】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
図１はこの発明の実施の形態１である画像合成装置の一構成例を示したブロック図である。図１において、１はソースとなる画像データを入力し記憶するソースデータ格納メモリ、２はソースデータ格納メモリ１の入出力を制御するメモリコントローラ、１０はソースデータ格納メモリ１から出力される画素データから画素の透明度を表すαデータを分離し、透明画素を指定する信号（透明指定信号）に応じてαデータを加工して出力するデータ分離回路である。
【００５１】
３はソースデータ格納メモリ１に記憶されている画素データが色のデータを指定するアドレスである場合に、このアドレスを入力とし、指定されたアドレスに応じてＲＧＢデータを出力する色データＬＵＴ、１１は色データＬＵＴ３の出力およびソースデータ格納メモリ１に記憶されている画素データが色のデータである場合にデータ分離回路１０から出力される画素の色データを入力とし、ソースデータ格納メモリ１に格納されたソースデータのフォーマットに応じて出力すべき画素のＲＧＢデータを選択して出力するデータ切り換え回路である。
【００５２】
５はデータ切り換え回路１１の出力を入力とし、ＲＧＢデータに対して画面の水平方向の画角変換を行う水平方向画角変換フィルタ、６は水平方向画角変換フィルタ５の出力を入力とし、画面の１ラインまたは１フィールド分のデータを記憶するメモリ、７はメモリ６の出力と水平方向画角変換フィルタ５の出力を入力とし、画面の垂直方向の画角変換を行う垂直方向画角変換フィルタ、８は垂直方向画角変換フィルタ７の出力を入力とし、入力されるＲＧＢデータから輝度データおよび色差データを生成する輝度・色差信号生成マトリクスである。
【００５３】
１２はデータ分離回路１０の出力のうち分離された画素のαデータを入力とし、この入力データがＮＴＳＣまたはＰＡＬに画角変換された後の画像と対応するように、画面の水平方向のデータレート変換を行うαデータ水平方向変換フィルタ、１３はαデータ水平方向変換フィルタ１２の出力を入力とし、画面の１ラインまたは１フィールド分のαデータを記憶するαメモリ、１４はαデータ水平方向変換フィルタ１２の出力とαメモリ１３の出力を入力とし、αデータがＮＴＳＣまたはＰＡＬに画角変換された後の画像と対応するように、画面の垂直方向のデータレート変換を行うαデータ垂直方向変換フィルタ、１５はαデータ垂直方向変換フィルタ１４の出力を入力とし、ＮＴＳＣまたはＰＡＬのデータレートに変換された画素の輝度データおよび色差データとのタイミングを調整する遅延回路である。
【００５４】
１６は遅延回路１５の出力を入力とし、ソースデータ格納メモリ１に格納された画像データのデータフォーマットに応じて、入力データそのものまたはこの入力データをしきい値によって２値化したデータを出力する透明・半透明切り換え回路、１７は輝度・色差信号生成マトリクス８の出力と透明・半透明切り換え回路１６の出力およびＮＴＳＣ信号またはＰＡＬ信号を生成するよう外部から入力されたＶｉｄｅｏデータを入力とし、これらのデータをもとに、出力すべき画素の輝度および色差データを計算して出力するαブレンディング回路である。
【００５５】
次に動作について説明する。ソースデータ格納メモリ１には、ＮＴＳＣまたはＰＡＬとは画素数の異なる画像データ、例えば６４０×４８０画素の正方画素で１フレームを構成する画像データなどが格納されている。
【００５６】
画像データの透明度はαデータにより表される。画素の透明度とは、完全な透明と完全な不透明からなる２値データで表される場合や、完全な透明及び完全な不透明以外にこれらの中間に存在する段階的な半透明をも含めて表されるデータの場合がある。
【００５７】
画素データは、例えば、図１４に示したようなＲＧＢデータを指定する８ビットのアドレスと画素の透明度を表す８ビットのαデータで表現されているデータ（α付きＣＬＵＴ８データ）、または、図１５に示したようなＲｅｄ（赤）、Ｇｒｅｅｎ（緑）、Ｂｌｕｅ（青）の各色データがそれぞれ５ビットと画素の透明度を２値で表すαデータが１ビットの計１６ビットで表現されているデータ（α付きＲＧＢデータ）等のように、画素毎に透明度が表されているデータである。もしくは、図１２、１２に示したような、画素毎の透明度を特に指定していないデータでもよい。
【００５８】
８ビットで表現されるαデータは、２５６段階の透明度を表し、例えば値が０の時は完全な透明色、値が２５５の時は完全な不透明色を表現する。ここで言う完全な透明色とは、ソースデータの画像と外部から入力されるＶｉｄｅｏデータの画像を画素毎に混合する際、その画素の出力データが外部から入力されるＶｉｄｅｏデータのみとなり、ソースデータの画像がまったく出力されない状態を指す。また、完全な不透明色とは、ソースデータの画像と外部から入力されるＶｉｄｅｏデータの画像を画素毎に混合する際、その画素の出力データがソースデータの画像のみとなり、外部から入力されるＶｉｄｅｏデータがまったく出力されない状態を指す。αデータが完全な透明または完全な不透明を示す値以外の場合は、このαデータの値によってソースデータの画像と外部から入力されるＶｉｄｅｏデータの画像の混合比が指定される。
【００５９】
尚、８ビットのαデータのうちの１ビットを完全透明色のフラグとして使用し、このフラグがイネーブルの場合には残りの７ビットにかかわらず完全な透明色、ディスエーブルの場合には残りの７ビットで１２８段階のαデータを指定するようにしてもよい。さらに、１ビットのフラグを、完全な不透明色を指定するためのフラグとして使用してもよい。
【００６０】
ソースデータ格納メモリ１の読み出しタイミングは、メモリコントローラ２で制御されており、画像合成装置の出力であるＮＴＳＣまたはＰＡＬのデータが途切れないよう、読み出しタイミングをコントロールしている。
【００６１】
データ分離回路１０は、ソースデータ格納メモリ１の出力を入力とし、画素データをαデータと色を表すデータを示す部分に分離する。例えば、画素データがα付きＣＬＵＴ８データであれば８ビットのαデータ部分と８ビットのアドレス部分とに分離し、α付きＲＢＧデータであれば１ビットのαデータ部分と１５ビットのＲＢＧデータ部分とに分離する。但し、画素データが、ＣＬＵＴ８データ、ＲＧＢ５５５データの様に、画素毎の透明度が指定されていない場合は、αデータ出力として固定値を出力する。なお、画素の色を表すデータとは、画素の色データ（ＲＧＢデータ）または画素の色を指定するアドレスであり、ソースデータのフォーマットによって異なる。
【００６２】
また、データ分離回路１０は、αデータの値を透明指定信号に応じて加工するαデータ変換手段として機能を備えていてもよい。例えば、画素の色を表すデータが透明指定信号により指定される特定のデータ（キーデータ）であれば、その画素のαデータを加工して出力する。この加工には、αデータの固定値（例えば完全透明を表す値）への置き換え、色指定信号により指定された値への置き換え、αデータに対する色指定信号に基づく演算などがある。
【００６３】
図２は、データ分離回路１０の動作の一例を示したフローチャートである。まず、入力された画素データがα付きのデータである場合には、色を表すデータとαデータに分離する（ステップＳ２００、Ｓ２０１）。一方、α付きのデータでない場合には、αデータを固定値とする（ステップＳ２００、Ｓ２０２）。
次に、色指定信号による加工を行うか否かを判断する（ステップＳ２０３）。この加工を行うか否かは予め設定され、あるいは、画像データごとに制御されている。加工を行う場合には、分離された色データと色指定信号のキーデータとを比較する（ステップＳ２０４）。両者が一致すれば、αデータに所定の置き換えまたは演算を行って出力する（ステップＳ２０５）。一方、加工を行わない場合には、ステップＳ２０１またはステップＳ２０２により求められたαデータが出力される。
【００６４】
色データＬＵＴ３はデータ分離回路１０の出力のうち、画素の色を指定するアドレスデータを入力とし、指定されたアドレスに対応するＲＧＢデータを出力する。データ切り換え回路１１は、データ分離回路１０の出力のうち画素の色を示すデータ出力および色データＬＵＴ３の出力を入力とし、ソースデータ格納メモリ１に記憶されているソースデータの種類を示すフォーマット識別信号に応じて、入力信号のいずれか一方をＲＧＢデータとして出力する。つまり、ソースデータがα付きＣＬＵＴ８データまたはＣＬＵＴ８データの場合には色データＬＵＴ３の出力データを、ソースデータがα付きＲＧＢ５５５データまたはＲＧＢ５５５データの場合にはデータ分離回路１０の出力データをそれぞれ選択して出力する。
【００６５】
このとき、データ切り換え回路１１から出力されるＲＧＢデータは、ソースデータ格納メモリ１に記憶されている画素の色データであり、最終的に必要となるＮＴＳＣまたはＰＡＬの画素数とは異なる画素数で構成されているため、ここでの画面の水平方向および垂直方向のサンプリング周波数はＮＴＳＣまたはＰＡＬのそれとは異なっている。
【００６６】
水平方向画角変換フィルタ５では、データ切り換え回路１１から出力されるＲＧＢデータを入力とし、まずソースとなる画像データの水平方向の画素数と出力すべきＮＴＳＣまたはＰＡＬの水平方向の画素数の比率に応じて、０データ内挿によるオーバーサンプリングを行う。次に、次段のダウンサンプリングの際に生ずる折り返し歪みを防ぐためのフィルタリングを行う。最後に、出力すべき水平方向の画素数に応じた周波数でデータを間引くダウンサンプリングを行い、結果として画面の水平方向の周波数がＮＴＳＣまたはＰＡＬのそれに合致したレートのＲＧＢデータを出力する。
【００６７】
メモリ６は、水平方向画角変換フィルタ５の出力を入力とし、１ラインまたは１フィールド分のデータを記憶し、現在のデータに対して１ラインまたは１フィールド遅れのＲＧＢデータを出力する。垂直方向画角変換フィルタ７は、水平方向画角変換フィルタ５の出力およびメモリ６の出力を入力とし、ソースとなる画像データの垂直方向の画素数と出力すべきＮＴＳＣまたはＰＡＬの垂直方向の画素数の比率に応じて、画面の垂直方向のサンプリング周波数変換を行い、ＮＴＳＣまたはＰＡＬの画素数に合致したレートのＲＧＢデータを出力する。従って、水平方向画角変換フィルタ５、メモリ６および垂直方向画角変換フィルタ７によって、全てのソースデータが画像の真円率を保ちながら画角変換されるため、ソースデータにおけるフレームの上下または左右の一部が画面として欠落することはない。
【００６８】
垂直方向画角変換フィルタ７の出力は輝度・色差信号生成マトリクス８に入力される。輝度・色差信号生成マトリクス８では、ＲＧＢデータから画素の輝度データおよび色差データが生成され、輝度データは１画素毎に１つのデータが、色差信号については２画素毎に１つのデータが出力されるようフィルタリングされたデータがそれぞれ出力される。
【００６９】
αデータ水平方向変換フィルタ１２は、データ分離回路１０の出力のうち画素のαデータ出力を入力とし、この入力データがＮＴＳＣまたはＰＡＬに画角変換された後の画像と対応するように、画面の水平方向のデータレート変換を行う。この場合、まずソースとなる画像データの水平方向の画素数と出力すべきＮＴＳＣまたはＰＡＬの水平方向の画素数の比率に応じて、０データ内挿によるオーバーサンプリングを行う。次に、次段のダウンサンプリングの際に生ずる折り返し歪みを防ぐためのフィルタリングを行う。最後に、出力すべき水平方向の画素数に応じた周波数でデータを間引くダウンサンプリングを行い、結果として画面の水平方向の周波数がＮＴＳＣまたはＰＡＬのそれに合致したレートのαデータを出力する。
【００７０】
αメモリ１３はαデータ水平方向変換フィルタ１２の出力を入力とし、画面の１ラインまたは１フィールド分のαデータを記憶し、現在のαデータに対して１ラインまたは１フィールド遅れのαデータを出力する。
【００７１】
αデータ垂直方向変換フィルタ１４はαデータ水平方向変換フィルタ１２の出力とαメモリ１３の出力を入力とし、αデータがＮＴＳＣまたはＰＡＬに画角変換された後の画像と対応するように、画面の垂直方向のデータレート変換を行う。αデータ垂直方向変換フィルタ１４の出力は、遅延回路１５で遅延調整され、透明・半透明切り換え回路１６に入力される。
【００７２】
透明・半透明切り換え回路１６では、ソースデータ格納メモリ１に格納された画像データのデータフォーマットに応じて、入力データそのものまたはこの入力データをしきい値によって２値化したデータを出力する。ここでは、ソースデータがα付きＲＧＢ５５５データの場合には２値化されたデータが、それ以外のデータの場合には遅延回路１５の出力がそのまま出力される。
【００７３】
ソースデータがα付きＲＧＢ５５５データの場合、データ分離回路１０から出力されるαデータの値は完全な透明色または完全な不透明色のどちらかを表しているため、本来出力する画面には半透明な画素はあってはならない。しかし、遅延回路１５の出力のαデータは、水平・垂直方向にフィルタリングされたデータであるため、データの高周波数成分が減衰しており、結果として半透明を表すαデータが存在している。従って、出力画面の画素を完全な透明色または完全な不透明色のいずれかに指定しなおすために、入力データをしきい値によって２値化したデータを出力する。
【００７４】
αブレンディング回路１７は輝度・色差信号生成マトリクス８の出力と透明・半透明切り換え回路１６の出力およびＮＴＳＣ信号またはＰＡＬ信号を生成するよう外部から入力されたＶｉｄｅｏデータを入力とし、これらのデータをもとに、出力すべき画素の輝度および色差データを計算して出力する。但し、この時の各入力信号は出力画面上の同一の画素データを表すよう遅延調整されている。αブレンディング回路１７から出力されるデータは、式（２）のようにして計算される。
【００７５】
ＯＵＴ＝α×Ｇ＋（１−α）×Ｖ                              （２）
【００７６】
式（２）において、αはαデータ、Ｇはソースデータを画角変換し、輝度・色差データに変換したデータ、Ｖは外部から入力されるＶｉｄｅｏデータで、ＯＵＴは出力データである。
【００７７】
αブレンディング回路１７の出力データは、ソースデータと外部から入力されるＶｉｄｅｏデータとをブレンディングしたＮＴＳＣまたはＰＡＬの輝度データおよび色差データで、例えばこれらを時間的に多重した後、タイミング・リファレンス信号を多重すればＩＴＵ−Ｒ．６５６規格で規格化されたＮＴＳＣまたはＰＡＬのディジタル画像データとなる。
【００７８】
以上のように、出力画面の画素数とは異なる画素数のソースデータから画素毎に設定されたαデータを分離し、画角変換した画素の輝度および色差データに対応するようにαデータに対して画面の水平および垂直方向のサンプリング周波数変換を行う回路を付加しているので、ソースデータで意図された画素毎の透明度を出力画面に反映することができる。
【００７９】
また、入力されるフォーマット識別信号に応じて、αデータをしきい値によって２値化し出力するかそのまま出力するかを選択する回路を付加したので、α付きＲＧＢ５５５データのように画素の完全な透明または完全な不透明のいずれかのみを指定するデータソースに対しても、ソースデータで意図された画素毎の透明度を出力画面に反映することができる。
【００８０】
実施の形態２．
以上の実施の形態１では、αデータ水平方向変換フィルタ１２、αメモリ１３およびαデータ垂直方向変換フィルタ１４により、αデータの水平および垂直方向のサンプリング周波数変換を行うようにしたものであるが、次にこれらの変換フィルタによって減衰したαデータの水平および垂直方向の高周波数成分を再生して、出力画像に反映させるようにする実施の形態を示す。
【００８１】
図３はこの発明の実施の形態２である画像合成装置の一構成例を示したブロック図である。図３において、１〜３、５〜８および１０〜１７は、図１に示したものと同様である。１８はデータ分離回路１０の出力のうち分離された画素のαデータを入力とし、入力されたデータの水平方向の高周波数成分を検出する水平エッジ検出回路、１９はαデータ水平方向変換フィルタ１２で減衰したαデータの水平方向の高周波数成分を、水平エッジ検出回路１８の出力にしたがってαデータ水平方向変換フィルタ１２の出力に付加し出力するαデータ水平エッジ再生回路である。
【００８２】
また、２０はαデータ水平エッジ再生回路１９の出力とαメモリ１３の出力を入力とし、αデータにおける画面の垂直方向の高周波数成分を検出する垂直エッジ検出回路、２１はαデータ垂直方向変換フィルタ１４で減衰したαデータの垂直方向の高周波数成分を、垂直エッジ検出回路２０の出力にしたがってαデータ垂直方向変換フィルタ１４の出力に付加し出力するαデータ垂直エッジ再生回路である。
【００８３】
図４は図３の水平エッジ検出回路１８およびαデータ水平エッジ再生回路１９の一構成例を示したブロック図である。図４において、４０はデータ分離回路１０の出力を入力とする差分信号生成回路、４１は差分信号生成回路４０の出力を入力とする絶対値信号生成回路、４２は絶対信号生成回路４１の出力を入力とする比較回路、４３は比較回路４２の出力を入力とする多段シフトレジスタ、４４は多段シフトレジスタ４３の出力を入力とする多入力ＯＲ回路、４５は差分信号生成回路４０の出力を入力とする符号抽出回路、４６は符号抽出回路４５および比較回路４２の出力を入力とする水平エッジ符号判定回路、４７は水平エッジ符号判定回路４６の出力を入力とするデータホールド回路である。
【００８４】
また、４８はαデータ水平方向変換フィルタ１２の出力を入力とするαデータ多段シフトレジスタ、４９はαデータ多段シフトレジスタ４８の出力を入力とする最大値出力回路、５０はαデータ多段シフトレジスタ４８の出力を入力とする最小値出力回路、５１はαデータ水平方向変換フィルタ１２の出力を入力とする遅延調整回路、５２は多入力ＯＲ回路４４、データホールド回路４７、最大値出力回路４９、最小値出力回路５０および遅延調整回路５１の出力を入力とするαデータ出力選択回路である。
【００８５】
図５は、図３の垂直エッジ検出回路２０およびαデータ垂直エッジ再生回路２１の一構成例を示したブロック図である。
図５において、５３はαメモリ１３およびαデータ水平エッジ再生回路１９の出力を入力とする差分信号生成回路、５４は差分信号生成回路５３の出力を入力とする絶対値信号生成回路、５５は絶対信号生成回路５４の出力を入力とする比較回路、５６は比較回路５５の出力を入力とする多段シフトレジスタ、５７は多段シフトレジスタ５６の出力を入力とする多入力ＯＲ回路、５８は差分信号生成回路５３の出力を入力とする符号抽出回路、５９は符号抽出回路５８および比較回路５５の出力を入力とする垂直エッジ符号判定回路、６０は垂直エッジ符号判定回路５９の出力を入力とするデータホールド回路である。
【００８６】
また、６１はαデータ垂直方向変換フィルタ１４の出力を入力とするαデータ多段シフトレジスタ、６２はαデータ多段シフトレジスタ６１の出力を入力とする最大値出力回路、６３はαデータ多段シフトレジスタ６１の出力を入力とする最小値出力回路、６４はαデータ垂直方向変換フィルタ１４の出力を入力とする遅延調整回路、６５は多入力ＯＲ回路５７、データホールド回路６０、最大値出力回路６２、最小値出力回路６３および遅延調整回路６４の出力を入力とするαデータ出力選択回路である。
【００８７】
次に動作について説明する。水平エッジ検出回路１８はデータ分離回路１０から出力されるαデータの水平方向の高周波数成分を検出し、検出結果をαデータ水平エッジ再生回路１９に出力する。αデータ水平エッジ再生回路１９では、水平エッジ検出回路１８から入力されたデータをもとに、αデータ水平方向変換フィルタ１２の出力に水平方向の高周波数成分を付加して出力する。
【００８８】
αメモリ１３は、αデータ水平エッジ再生回路１９の出力を入力とし、画面の１ラインまたは１フィールド分のαデータを記憶し、現在のαデータに対して１ラインまたは１フィールド遅れのαデータを出力する。αデータ垂直方向変換フィルタ１４では、αデータ水平エッジ再生回路１９の出力とαメモリ１３の出力をもとに、αデータがＮＴＳＣまたはＰＡＬに画角変換された後の画像と対応するように、画面の垂直方向のデータレート変換を行う。
【００８９】
垂直エッジ検出回路２０では、αデータ水平エッジ再生回路１９の出力とαメモリ１３の出力データから画面の垂直方向の高周波数成分を検出し、検出結果をαデータ垂直エッジ再生回路２１に出力する。αデータ垂直エッジ再生回路２１では、垂直エッジ検出回路２０から入力されたデータをもとに、αデータ垂直方向変換フィルタ１４の出力に垂直方向の高周波数成分を付加して出力する。遅延回路１５はαデータ垂直エッジ再生回路２１の出力を入力とし、ＮＴＳＣまたはＰＡＬのデータレートに変換された画素の輝度データおよび色差データとのタイミングを調整する。
【００９０】
次に、図４に示した水平エッジ検出回路１８およびαデータ水平エッジ再生回路１９の動作を説明する。
差分信号生成回路４０では、データ分離回路１０から出力されるαデータから、画面の水平方向に隣接する画素のαデータ間の差分を求めて出力する。絶対値信号生成回路４１では、差分信号生成回路４０から出力された差分データの絶対値を求めて出力する。
【００９１】
絶対値信号生成回路４１の出力信号は比較回路４２に入力され、あらかじめ定められたスレッショルド値（閾値）と比較され、その大小を２値信号として出力する。比較回路４２の出力は、データ分離回路１０から出力されるαデータの水平エッジ部分を示す２値データ（以下、「水平エッジ識別信号」とする）となる。また、スレッショルド値を変えることによって、検出可能な水平エッジの周波数を変えることができる。
【００９２】
多段シフトレジスタ４３では、比較回路４２の出力を入力とし、１段遅れの信号からＮ段遅れの信号までを出力する。このとき、多段シフトレジスタ４３からは、画面の水平方向に隣接するＮ個の画素分のデータが出力される。多段シフトレジスタ４３の出力は多入力ＯＲ回路４４に入力され、その論理和が出力される。多入力ＯＲ回路４４の出力は、水平方向に隣接するＮ個の画素の中に水平方向のエッジが存在することを表す。
【００９３】
符号抽出回路４５は、差分信号生成回路４０の出力の符号を検出し、遅延調整した後２値データとして出力する。水平エッジ符号判定回路４６は、比較回路４２および符号抽出回路４５の出力をもとに、水平エッジ識別信号として検出されたαデータの水平方向のエッジが、小さい値から大きい値に変化する水平エッジであるか大きい値から小さい値に変化する水平エッジであるかを判定する。
【００９４】
水平エッジ符号判定回路４６の出力はデータホールド回路４７に入力され、多段シフトレジスタ４３の段数分に相当する期間データをホールドして出力する。多入力ＯＲ回路４４およびデータホールド回路４７の出力は、水平エッジ検出回路１８の出力としてαデータ水平エッジ再生回路１９に出力される。
【００９５】
一方、αデータ多段シフトレジスタ４８はαデータ水平方向変換フィルタ１２の出力を入力とし、１段遅れの信号からＮ段遅れの信号までを出力する。このとき、αデータ多段シフトレジスタ４８からは、画面の水平方向に隣接するＮ個の画素分のαデータが出力される。αデータ多段シフトレジスタ４８の出力データは最大値出力回路４９および最小値出力回路５０に入力される。最大値出力回路４９では入力されるＮ個のαデータのうち最大値を検出して出力する。最小値出力回路５０では入力されるＮ個のαデータのうち最小値を検出して出力する。遅延調整回路５１は、αデータ水平方向変換フィルタ１２の出力を入力とし、αデータの遅延調整をする。
【００９６】
αデータ出力選択回路５２は、水平エッジ検出回路１８の出力である多入力ＯＲ回路４４およびデータホールド回路４７の出力と、最大値出力回路４９、最小値出力回路５０および遅延調整回路５１の出力を入力とし、水平エッジ検出回路１８の出力に応じて遅延調整回路５１、最大値出力回路４９、最小値出力回路５０のうちのいずれかを選択して出力する。
【００９７】
つまり、多入力ＯＲ回路４４の出力が現在のαデータ近傍に水平エッジが存在することを示し、かつデータホールド回路４７の出力がその水平エッジが小さい値から大きい値に変化する水平エッジであることを示す場合には最大値出力回路４９の出力を選択して出力する。また、多入力ＯＲ回路４４の出力が現在のαデータ近傍に水平エッジが存在することを示し、かつデータホールド回路４７の出力がその水平エッジが大きい値から小さい値に変化する水平エッジであることを示す場合には最小値出力回路５０の出力を選択して出力する。また、多入力ＯＲ回路４４の出力が現在のαデータ近傍に水平エッジが存在しないことを示す場合には遅延調整回路５１の出力を選択して出力する。
【００９８】
したがって、αデータ水平エッジ再生回路１９の出力であるαデータ出力選択回路５２の出力には、αデータ水平方向変換フィルタ１２で減衰した水平方向の高周波数成分が再生され、付加されて出力される。
【００９９】
次に、図５に示した垂直エッジ検出回路２０およびαデータ垂直エッジ再生回路２１の動作を説明する。
差分信号生成回路５３では、αメモリ１３およびαデータ水平エッジ再生回路１９から出力されるデータから、画面の垂直方向に隣接する画素のαデータ間の差分を求めて出力する。絶対値信号生成回路５４では、差分信号生成回路５３から出力された差分データの絶対値を求めて出力する。
【０１００】
絶対値信号生成回路５４の出力信号は比較回路５５に入力され、あらかじめ定められたスレッショルド値と比較され、その大小を２値信号として出力する。比較回路５５の出力は、αデータ水平エッジ再生回路１９から出力されるαデータの垂直エッジ部分を示す２値データ（以下、「垂直エッジ識別信号」とする）となる。また、スレッショルド値を変えることによって、検出可能な垂直エッジの周波数を変えることができる。
【０１０１】
多段シフトレジスタ５６では、比較回路５５の出力を入力とし、１段遅れの信号からＭ段遅れの信号までを出力する。このとき、多段シフトレジスタ５６からは、画面の垂直方向に隣接するＭ個の画素分のデータが出力される。多段シフトレジスタ５６の出力は多入力ＯＲ回路５７に入力され、その論理和が出力される。多入力ＯＲ回路５７の出力は、垂直方向に隣接するＭ個の画素の中に垂直方向のエッジが存在することを表す。
【０１０２】
符号抽出回路５８は、差分信号生成回路５３の出力の符号を検出し、遅延調整した後２値データとして出力する。垂直エッジ符号判定回路５９は、比較回路５５および符号抽出回路５８の出力をもとに、垂直エッジ識別信号として検出されたαデータの垂直方向のエッジが、小さい値から大きい値に変化する垂直エッジであるか大きい値から小さい値に変化する垂直エッジであるかを判定する。
【０１０３】
垂直エッジ符号判定回路５９の出力はデータホールド回路６０に入力され、多段シフトレジスタ５６の段数分に相当する期間データをホールドして出力する。多入力ＯＲ回路５７およびデータホールド回路６０の出力は、垂直エッジ検出回路２０の出力としてαデータ垂直エッジ再生回路２１に出力される。αデータ多段シフトレジスタ６１はαデータ垂直方向変換フィルタ１４の出力を入力とし、１段遅れの信号からＭ段遅れの信号までを出力する。このとき、αデータ多段シフトレジスタ６１からは、画面の垂直方向に隣接するＭ個の画素分のαデータが出力される。
【０１０４】
αデータ多段シフトレジスタ６１の出力データは最大値出力回路６２および最小値出力回路６３に入力される。最大値出力回路６２では入力されるＭ個のαデータのうち最大値を検出して出力する。最小値出力回路６３では入力されるＭ個のαデータのうち最小値を検出して出力する。遅延調整回路６４は、αデータ垂直方向変換フィルタ１４の出力を入力とし、αデータの遅延調整をする。
【０１０５】
αデータ出力選択回路６５は、垂直エッジ検出回路２０の出力である多入力ＯＲ回路５７およびデータホールド回路６０の出力と、最大値出力回路６２、最小値出力回路６３および遅延調整回路６４の出力を入力とし、垂直エッジ検出回路２０の出力に応じて遅延調整回路６４、最大値出力回路６２、最小値出力回路６３のうちのいずれかを選択して出力する。
【０１０６】
つまり、多入力ＯＲ回路５７の出力が現在のαデータ近傍に垂直エッジが存在することを示し、かつデータホールド回路６０の出力がその垂直エッジが小さい値から大きい値に変化する垂直エッジであることを示す場合には最大値出力回路６２の出力を選択して出力する。また、多入力ＯＲ回路５７の出力が現在のαデータ近傍に垂直エッジが存在することを示し、かつデータホールド回路６０の出力がその垂直エッジが大きい値から小さい値に変化する垂直エッジであることを示す場合には最小値出力回路６３の出力を選択して出力する。また、多入力ＯＲ回路５７の出力が現在のαデータ近傍に垂直エッジが存在しないことを示す場合には遅延調整回路６４の出力を選択して出力する。
【０１０７】
したがって、αデータ垂直エッジ再生回路２１の出力であるαデータ出力選択回路６５の出力には、αデータ垂直方向変換フィルタ１４で減衰した垂直方向の高周波数成分が再生され、付加されて出力される。
【０１０８】
αブレンディング回路１７の出力データは、ソースデータと外部から入力されるＶｉｄｅｏデータとをブレンディングしたＮＴＳＣまたはＰＡＬの輝度データおよび色差データであり、αデータの水平および垂直方向の高周波数成分が出力に反映された画像データである。
【０１０９】
以上のように、αデータに対して画面の水平方向の高周波数成分を再生する回路および垂直方向の高周波数成分を再生する回路を付加したので、αデータの水平および垂直方向のデータレート変換で生じる水平および垂直方向の高周波数成分の減衰を補償し、ソースデータで意図された画素毎の透明度を出力画面に反映することができる。
【０１１０】
実施の形態３．
実施の形態１、２では、画面の水平・垂直方向のサンプリング周波数変換によって画角変換を行う画像合成装置において、画素毎に指定してあるαデータを再生画像に反映させるべく、αデータに対しても水平・垂直方向のサンプリング周波数変換を行うよう構成されたものである。次に、画面の水平方向の画角変換を、隣接画素の補間データ生成とそれに対応した画素データの読み出しタイミング制御を用いて実現する画像合成装置において、画素毎に指定してあるαデータを再生画像に反映させることが可能な実施の形態を示す。
【０１１１】
図６はこの発明の実施の形態３である画像合成装置の一構成例を示したブロック図である。図６において、１〜３、６〜８、１０、１１および１３〜２１は、実施の形態２で示したものと同様である。２２はＮＴＳＣまたはＰＡＬの水平同期信号をもとに、メモリコントローラ２を制御する水平読み出し制御信号生成回路、２３はＮＴＳＣまたはＰＡＬの水平同期信号をもとに、画面水平方向の画素間の補間回路における補間係数を制御する水平方向補間係数コントローラである。
【０１１２】
また、２４はデータ切り換え回路１１の出力を入力とする遅延部、２５は水平方向補間係数コントローラ２３、データ切り換え回路１１および遅延部２４の出力を入力とする水平方向補間回路、２６はデータ分離回路１０の出力のうちαデータを入力とする遅延部、２７は水平方向補間係数コントローラ２３、データ分離回路１０から出力されるαデータおよび遅延部２６の出力を入力とするαデータ水平方向補間回路である。
【０１１３】
次に動作について説明する。２つの隣接する画素から補間データを計算することによって水平方向の画角変換を行う場合、入力される画素データは補間係数の変化と厳密に対応して入力されなければならない。また、水平方向の補間係数はＮＴＳＣまたはＰＡＬの水平同期信号を基準に画面の位置にしたがって変化する。
【０１１４】
従って、水平読み出し制御信号生成回路２２では、ＮＴＳＣまたはＰＡＬの水平同期信号をもとに、ソースデータ格納メモリ１に格納されたデータの画面水平方向の読み出しタイミングをコントロールするための信号を生成しメモリコントローラ２に出力する。メモリコントローラ２では、この制御信号に従ってソースデータ格納メモリ１のデータを読み出す。
【０１１５】
水平方向補間係数コントローラ２３は、ＮＴＳＣまたはＰＡＬの水平同期信号をもとに、画面の水平方向に隣接する画素間の補間係数を制御するための信号を生成する。水平読み出し制御信号生成回路２２の出力と水平方向補間係数コントローラ２３の出力は、水平方向の画角変換を実現するために厳密に対応している。
【０１１６】
遅延部２４は、データ切り換え回路１１の出力を入力とし、入力される画素のＲＧＢデータに対して水平方向に１画素分の遅延を与える。水平方向補間回路２５は、水平方向補間係数コントローラ２３から出力される制御信号をもとに、データ切り換え回路１１の出力データと遅延部２４の出力データの補間データを計算して出力する。この時の補間係数は、水平方向の画角変換の変換率と水平方向の画面上の位置に依存して変化する。水平方向補間回路２６の出力はメモリ６および垂直方向画角変換フィルタ７に出力され、画面の垂直方向の画角変換が行われる。
【０１１７】
遅延部２６は、データ分離回路１０から出力されるαデータを入力とし、水平方向に１画素分の遅延を与える。αデータ水平方向補間回路２７は、水平方向補間係数コントローラ２３から出力される制御信号をもとに、データ分離回路１０から出力されるαデータと遅延部２６の出力データの補間データを計算して出力する。この時の補間係数は、ＲＧＢデータの補間係数と同様に変化する。αデータ水平方向補間回路２７の出力は水平方向に画角変換されたαデータとしてαデータ水平エッジ再生回路１９に出力される。
【０１１８】
以上のように、水平方向の画角変換の際に用いる補間係数を使ってαデータの水平方向のデータレート変換を行うよう構成したので、隣接画素の補間によって画面の水平方向の画角変換を行う画像合成装置に対しても、ソースデータで意図された画素毎の透明度を出力画面に反映することができる。
【０１１９】
実施の形態４．
また、実施の形態３では、αデータの水平方向のレート変換を、水平方向の補間回路とエッジ検出回路・エッジ再生回路によって実現したが、これをαデータの水平方向の選択回路により実現する実施の形態を示す。
【０１２０】
図７はこの発明の実施の形態４である画像合成装置の一構成例を示したブロック図である。図７において、１〜３、６〜８、１０、１１、１３〜１７および２０〜２６は、実施の形態３で示したものと同様である。２８は水平方向補間係数コントローラ２３の出力を入力とする水平補間係数重み判別回路、２９は水平補間係数重み判別回路２８、データ分離回路１０から出力されるαデータおよび遅延部２６の出力を入力とするαデータ水平方向選択回路である。
【０１２１】
次に動作について説明する。水平補間係数重み判別回路２８は、水平方向補間係数コントローラ２３から出力される信号をもとに現在の補間係数の重みを判別し、２値データとして出力する。つまり、補間係数の制御信号をもとに、補間値として計算されるαデータの大きさが入力される２つのαデータのうちどちらの値に近いかを判断し、その結果を２値データとして出力する。
【０１２２】
αデータ水平方向選択回路２９は、水平補間係数重み判別回路２８から出力される２値データをもとに、入力される２つの隣接画素のαデータのうちいずれか一方を選択して出力する。αデータ水平方向選択回路２９の出力は、画面の水平方向にレート変換されたαデータとして、αメモリ１３、αデータ垂直方向変換フィルタ１４および垂直エッジ検出回路２０に出力される。
【０１２３】
以上のように、ＲＧＢデータの水平方向の画角変換で用いる補間係数の重みを判別し、その大きさによって隣接画素のαデータを切り換えて出力するように構成したため、簡単な回路構成でαデータの水平方向のレート変換を実現することができる。
【０１２４】
また、ＲＧＢデータの画角変換で用いる補間係数の重みを判別し、その大きさによって隣接画素のαデータを切り換えて出力するように構成したため、αデータの水平方向のデータレート変換で生じる高周波数成分の減衰を抑えることができ、水平エッジ再生のための回路を付加することなくデータレート変換を行うことができる。
【０１２５】
実施の形態５．
以上の実施の形態では、画面の垂直方向の画角変換に関しサンプリング周波数変換を用いる画像合成装置において、画素毎に指定してあるαデータを再生画像に反映させるべく、αデータに対しても垂直方向のサンプリング周波数変換を行うよう構成されたものであるが、次に、画面の垂直方向の画角変換を、１フレーム内で垂直方向に隣接する画素間の補間データの生成とそれに対応した画素データの読み出しタイミング制御で実現する画像合成装置において、画素毎に指定してあるαデータを再生画像に反映させることが可能な実施の形態を示す。
【０１２６】
図８はこの発明の実施の形態５である画像合成装置の一構成例を示したブロック図である。図８において、１〜３、８、１０、１１、１５〜１７、２０、２１、２５、２８および２９は、実施の形態４で示したものと同様のものである。３０はＮＴＳＣまたはＰＡＬの水平同期信号および垂直同期信号をもとに、メモリコントローラ２を制御する水平・垂直読み出し制御信号生成回路、３１はＮＴＳＣまたはＰＡＬの水平同期信号および垂直同期信号をもとに、画面の水平・垂直方向の画素間の補間回路における補間係数を制御する水平・垂直方向補間係数コントローラである。
【０１２７】
また、３２はデータ切り換え回路１１の出力を入力とする遅延部、３３ａは水平方向補間回路２５の出力を入力とする遅延部、３４ａは水平方向補間回路２５および遅延部３３ａの出力を入力とする垂直方向補間回路、３５はデータ分離回路１０の出力のうちαデータを入力とする遅延部、３６はαデータ水平方向選択回路２９の出力を入力とする遅延部、３７はαデータ水平方向選択回路２９および遅延部３６の出力を入力とするαデータ垂直方向補間回路である。
【０１２８】
次に動作について説明する。１フレーム内で垂直方向に隣接する画素から補間データを計算して垂直方向の画角変換を行う場合、入力される画素データは補間係数の変化と厳密に対応して入力されなければならない。これは実施の形態４の水平方向のデータ補間の場合と同様である。また、この時の垂直方向の補間係数はＮＴＳＣまたはＰＡＬの垂直同期信号を基準に画面の位置にしたがって変化する。
【０１２９】
水平・垂直読み出し制御信号生成回路３０では、  ＮＴＳＣまたはＰＡＬの水平同期信号および垂直同期信号をもとに、ソースデータ格納メモリ１に格納されたデータの画面水平方向の読み出しタイミングおよび垂直方向の読み出しタイミングをコントロールするための信号を生成しメモリコントローラ２に出力する。メモリコントローラ２では、この制御信号に従ってソースデータ格納メモリ１のデータを読み出す。
【０１３０】
この場合、ソースデータ格納メモリ１から出力される画素データは、現在の画素データとそのデータに対して１フレーム内で垂直方向に隣接している画素データが交互に出力されるように制御される。但し、垂直方向の補間係数によっては、現在の画素データが連続して出力される場合もある。
【０１３１】
水平・垂直方向補間係数コントローラ３１は、ＮＴＳＣまたはＰＡＬの水平同期信号および垂直同期信号をもとに、画面の水平方向および垂直方向に隣接する画素間の補間係数を制御するための信号を生成する。水平・垂直読み出し制御信号生成回路３０の出力と水平・垂直方向補間係数コントローラ３１の出力は、水平方向および垂直方向の画角変換を実現するために厳密に対応している。
【０１３２】
遅延部３２は、データ切り換え回路１１の出力を入力とし、入力される画素のＲＧＢデータに対して水平方向に１画素分の遅延を与え、水平方向補間回路２５に出力する。水平方向補間回路２５では、水平・垂直方向補間係数コントローラ３１から出力される水平方向の補間係数制御信号をもとに、データ切り換え回路１１の出力データと遅延部３２の出力データの補間データを計算して出力する。
【０１３３】
遅延部３３ａは、水平方向補間回路２５の出力を遅延し、水平方向補間回路２５から出力される画素のＲＧＢデータに対して垂直方向に隣接するＲＧＢデータを出力する。垂直方向補間回路３４ａは、水平・垂直方向補間係数コントローラ３１から出力される垂直方向の補間係数制御信号をもとに、水平方向補間回路２５から出力されるＲＧＢデータと遅延部３３ａから出力されるＲＧＢデータの補間データを計算して出力する。この時の補間係数は、垂直方向の画角変換の変換率と垂直方向の画面上の位置に依存して変化する。
【０１３４】
遅延部３５は、データ分離回路１０から出力されるαデータに対して水平方向に１画素分の遅延を与え、αデータ水平方向選択回路２９に出力する。水平補間係数重み判別回路２８では、水平・垂直方向補間係数コントローラ３１から出力される水平方向の補間係数制御信号をもとに現在の補間係数の重みを判別し、２値データとして出力する。つまり、補間係数の制御信号をもとに、補間値として計算されるαデータの大きさが入力される２つのαデータのどちらに近いかを判断し、その結果を２値データとして出力する。
【０１３５】
遅延部３６は、αデータ水平方向選択回路２９の出力を遅延し、αデータ水平方向選択回路２９から出力される画素のαデータに対して垂直方向に隣接するαデータを出力する。αデータ垂直方向補間回路３７は、水平・垂直方向補間係数コントローラ３１から出力される垂直方向の補間係数制御信号をもとに、αデータ水平方向選択回路２９から出力されるαデータと遅延部３６から出力されるαデータの補間データを計算して出力する。この時の補間係数は、垂直方向の画角変換の変換率と垂直方向の画面上の位置に依存して変化する。
【０１３６】
αデータ垂直方向補間回路３７の出力はαデータ垂直エッジ再生回路２１に出力され、αデータ水平方向選択回路２９および遅延部３６の出力をもとに垂直エッジ検出回路２０で検出された垂直方向のエッジ検出信号に従って垂直エッジを再生される。
【０１３７】
以上のように、垂直方向の画角変換の際に用いる補間係数を使ってαデータの垂直方向のデータレート変換を行うよう構成したので、画面の垂直方向の隣接画素の補間によって画面の垂直方向の画角変換を行う画像合成装置に対しても、ソースデータで意図された画素毎の透明度を出力画面に反映することができる。
【０１３８】
実施の形態６．
実施の形態５では、ＲＧＢデータから輝度データおよび色差データを生成する前に、画面の垂直方向の画角変換を行ったが、画面の垂直方向の画角変換を行う前に、ＲＧＢデータから輝度データおよび色差データを生成するように構成してもよい。このような構成の実施の形態を以下に示す。
【０１３９】
図９はこの発明の実施の形態６である画像合成装置の一構成例を示したブロック図である。図９において、１〜３、８、１０、１１、１５〜１７、２０、２１、２５、２８〜３２および３５〜３７は、実施の形態５で示したものと同様である。但し、輝度・色差信号生成マトリクス８は水平補間回路２５の出力を入力とする。３３ｂは輝度・色差信号生成マトリクス８の出力を入力とする遅延部、３４ｂは輝度・色差信号生成マトリクス８および遅延部３３ｂの出力を入力とする垂直方向補間回路である。
【０１４０】
次に動作について説明する。遅延部３３ｂは、輝度・色差信号生成マトリクス８の出力を遅延し、輝度・色差信号生成マトリクス８から出力される画素の輝度データおよび色差データに対して垂直方向に隣接する輝度データおよび色差データを出力する。但し、輝度データは１つの画素に対して１つのデータ、色差データは２つの画素に対して１つのデータを有するため、色差データのデータレートは輝度データのデータレートの半分となる。
【０１４１】
垂直方向補間回路３４ｂは、水平・垂直方向補間係数コントローラ３１から出力される垂直方向の補間係数制御信号をもとに、輝度・色差信号生成マトリクス８から出力される輝度データおよび色差データと遅延部３３ｂから出力される輝度データおよび色差データの補間データを計算してそれぞれ出力する。この場合、各色差データは輝度データに比べて信号レートが半分となるため、２つの色差データを時間方向に多重し、信号レートを輝度信号と同一にしてからそれぞれの補間データを計算する。この時の補間係数は、垂直方向の画角変換の変換率と垂直方向の画面上の位置に依存して変化する。
【０１４２】
以上のように、垂直方向の画角変換をＲＧＢデータではなく輝度データと色差データに変換した後で行ったので、ＲＧＢデータで画角変換する場合に比べて小規模な回路で垂直方向の画角変換を実現できる。つまり、ＲＧＢデータで画角変換する場合は、Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅの各データそれぞれに対して補間回路が必要だったが、輝度データおよび色差データで画角変換する場合は、色差データを時間多重することができるため回路規模をほぼ３分の２に縮小することができる。
【０１４３】
実施の形態７．
実施の形態６では、αデータの垂直方向のレート変換を、垂直方向の補間回路とエッジ検出回路・エッジ再生回路によって実現したが、これをαデータの垂直方向の選択回路で実現してもよい。このような構成の実施の形態を以下に示す。
【０１４４】
図１０はこの発明の実施の形態７である画像合成装置の一構成例を示したブロック図である。図１０において、１〜３、８、１０、１１、１５、１７、２５、２８〜３２、３３ｂ、３４ｂ、３５および３６は、実施の形態６で示したものと同様のものである。３８は水平・垂直方向補間係数コントローラ３１の出力のうち、垂直方向の補間係数制御信号を入力とする垂直補間係数重み判別回路、３９は垂直補間係数重み判別回路３８、αデータ水平方向選択回路２９および遅延部３６の出力を入力とするαデータ垂直方向選択回路である。
【０１４５】
次に動作について説明する。垂直補間係数重み判別回路３８は、水平・垂直方向補間係数コントローラ３１から出力される垂直方向の補間係数の制御信号をもとに現在の補間係数の重みを判別し、２値データとして出力する。つまり、補間係数の制御信号をもとに、補間値として計算されるαデータの大きさが入力される２つのαデータのうちどちらの値に近いかを判断し、その結果を２値データとして出力する。αデータ垂直方向選択回路３９は、垂直補間係数重み判別回路３８から出力される２値データをもとに、入力される２つの隣接画素のαデータのうちいずれか一方を選択して出力する。αデータ垂直方向選択回路３９の出力は、画面の水平・垂直方向にレート変換されたαデータとして、遅延回路１５に出力される。
【０１４６】
以上のように、垂直方向の画角変換で用いる補間係数の重みを判別し、その大きさによって隣接画素のαデータを切り換えて出力するように構成したため、簡単な回路構成でαデータの垂直方向のレート変換を実現することができる。
【０１４７】
また、垂直方向の画角変換で用いる補間係数の重みを判別し、その大きさによって隣接画素のαデータを切り換えて出力するように構成したため、αデータの垂直方向のデータレート変換で生じる高周波数成分の減衰を抑えることができ、垂直エッジ再生のための回路を付加することなくデータレート変換を行うことができる。
【０１４８】
【発明の効果】
本発明による画像合成装置によれば、デジタル画像の画素数がアナログ映像信号と異なる場合であっても、画素毎に透明度を表すデジタル画像のαデータを反映させてデジタル画像とアナログ映像を合成することができる。
【０１４９】
また、デジタル画像の水平方向の画素数がアナログ映像信号と異なる場合であっても、画素毎に透明度を表すデジタル画像のαデータを反映させてデジタル画像とアナログ映像を合成することができる。
【０１５０】
また、デジタル画像の垂直方向の画素数がアナログ映像信号と異なる場合であっても、画素毎に透明度を表すデジタル画像のαデータを反映させてデジタル画像とアナログ映像を合成することができる。
【０１５１】
また、デジタル画像の水平方向及び垂直方向の画素数がアナログ映像信号と異なる場合であっても、画素毎に透明度を表すデジタル画像のαデータを反映させてデジタル画像とアナログ映像を合成することができる。
【０１５２】
また、色データに対するよりも輝度・色差信号に対し垂直方向の画角変換を行う方が容易な場合においては、垂直方向の画角変換後に画素情報変換を行う装置に比べ、小規模な回路で垂直方向の画角変換を行うことができる。
【０１５３】
また、色データに対するよりも輝度・色差信号に対し垂直方向の画角変換を行う方が容易な場合においては、水平方向及び垂直方向の画角変換後に画素情報変換を行う装置に比べ、小規模な回路で垂直方向の画角変換を行うことができる。
【０１５４】
また、水平方向データレート変換手段において減衰したαデータの高周波数成分を補償し、透明度が急激に変化する場合であっても、αデータを反映させてデジタル画像とアナログ映像を合成することができる。
【０１５５】
また、簡単な回路により、αデータに含まれる水平方向の高周波成分の有無とその増減変化の方向を検出することができる。
【０１５６】
また、簡単な回路により、水平方向データレート変換手段において減衰し、水平エッジ検出手段により検出されたαデータの高周波数成分を補償することができる。
【０１５７】
また、垂直方向データレート変換手段において減衰したαデータの高周波数成分を補償し、透明度が急激に変化する場合であっても、αデータを反映させてデジタル画像とアナログ映像を合成することができる。
【０１５８】
また、αデータに含まれる垂直方向の高周波成分の有無とその増減変化の方向を検出することができる。
【０１５９】
また、垂直方向のデータレート変換において減衰したαデータの高周波数成分を垂直エッジ検出手段の検出結果に基づいて補償することができる。
【０１６０】
また、デジタル画像のαデータが各画素の透明または不透明のいずれかを指定している場合に、画像合成手段が、半透明のαデータに基づき、デジタル画像及びアナログ映像信号を合成するのを防止することができ、αデータを適切に反映させた画像合成を行うことができる。
【０１６１】
また、αデータについて水平方向のデータレート変換を行い、水平方向の画素数をアナログ映像信号と一致させることができる。特に、色データの水平方向の画角変換手段が、同様のオーバサンプリング、フィルタリング及びダウンサンプリングを行う場合であれば、データレート変換後のαデータと画角変換後の色データをよりよく対応させることができる。
【０１６２】
また、αデータについて垂直方向のデータレート変換を行い、垂直方向の画素数をアナログ映像信号と一致させることができる。特に、色データの垂直方向の画角変換手段が、同様のオーバサンプリング、フィルタリング及びダウンサンプリングを行う場合であれば、データレート変換後のαデータと画角変換後の色データをよりよく対応させることができる。
【０１６３】
また、αデータについて水平方向のデータレート変換を行い、水平方向の画素数をアナログ映像信号と一致させることができる。特に、色データの水平方向の画角変換手段が、同様の水平補間係数に基づいて隣接するαデータの補間を行う場合であれば、データレート変換後のαデータと画角変換後の色データをよりよく対応させることができる。
【０１６４】
また、αデータについて垂直方向のデータレート変換を行い、垂直方向の画素数をアナログ映像信号と一致させることができる。特に、色データの垂直方向の画角変換手段が、同様の垂直補間係数に基づいて隣接するαデータの補間を行う場合であれば、データレート変換後のαデータと画角変換後の色データをよりよく対応させることができる。
【０１６５】
また、簡単な回路構成により、αデータについて水平方向のデータレート変換を行うことができる。また、水平方向のデータレート変換において生じる高周波数成分の減衰を抑えることができるので、水平エッジ再生のための回路を付加する必要もない。
【０１６６】
また、簡単な回路構成により、αデータについて垂直方向のデータレート変換を行うことができる。また、垂直方向のデータレート変換において生じる高周波数成分の減衰を抑えることができるので、垂直エッジ再生のための回路を付加する必要もない。
【０１６７】
また、デジタル画像が色指定データ及びαデータからなる場合であっても、画角変換を行って画素数の異なるアナログ映像信号と合成することができる。
【０１６８】
また、特定の色データ又は色指定データを指定し、所望の透明度を指定することができるので、画角変換を行う画像合成装置において特定の色を透明又は半透明にすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１である画像合成装置の一構成例を示したブロック図である。
【図２】図１に示したデータ分離回路の動作の一例を示したフローチャートである。
【図３】この発明の実施の形態２である画像合成装置の一構成例を示したブロック図である。
【図４】図３の水平エッジ検出回路１８およびαデータ水平エッジ再生回路１９の一構成例を示したブロック図である。
【図５】図３の垂直エッジ検出回路２０およびαデータ垂直エッジ再生回路２１の一構成例を示したブロック図である。
【図６】この発明の実施の形態３である画像合成装置の一構成例を示したブロック図である。
【図７】この発明の実施の形態４である画像合成装置の一構成例を示したブロック図である。
【図８】この発明の実施の形態５である画像合成装置の一構成例を示したブロック図である。
【図９】この発明の実施の形態６である画像合成装置の一構成例を示したブロック図である。
【図１０】この発明の実施の形態７である画像合成装置の一構成例を示したブロック図である。
【図１１】従来の技術を利用した画像合成装置の構成を示したブロック図である。
【図１２】画像データ（ＣＬＵＴ８データ）の構成を示した説明図である。
【図１３】画像データ（ＲＧＢ５５５データ）の構成を示した説明図である。
【図１４】画像データ（α付きＣＬＵＴ８データ）の構成を示した説明図である。
【図１５】画像データ（α付きＲＧＢ５５５データ）の構成を示した説明図である。
【符号の説明】
１  ソースデータ格納メモリ            ２  メモリコントローラ
３  色データＬＵＴ                    ４  画角変換回路
５  水平方向画角変換フィルタ          ６  メモリ
７  垂直方向画角変換フィルタ          ８  輝度・色差信号生成マトリクス
９  出力切り換え回路                １０  データ分離回路
１１  データ切り換え回路              １２  αデータ水平方向変換フィルタ
１３  αメモリ                        １４  αデータ垂直方向変換フィルタ
１５  遅延回路                        １６  透明・半透明切り換え回路
１７  αブレンディング回路            １８  水平エッジ検出回路
１９  αデータ水平エッジ再生回路      ２０  垂直エッジ検出回路
２１  αデータ垂直エッジ再生回路      ２２  水平読み出し制御信号生成回路
２３  水平方向補間係数コントローラ    ２４  遅延部
２５  水平方向補間回路                ２６  遅延部
２７  αデータ水平方向補間回路        ２８  水平補間係数重み判別回路
２９  αデータ水平方向選択回路
３０  水平・垂直読み出し制御信号生成回路
３１  水平・垂直方向補間係数コントローラ
３２  遅延部                        ３３ａ  遅延部
３３ｂ  遅延部                      ３４ａ  垂直方向補間回路
３４ｂ  垂直方向補間回路            ３５  遅延部
３６  遅延部                        ３７  αデータ垂直方向補間回路
３８  垂直補間係数重み判別回路        ３９  αデータ垂直方向選択回路
４０  差分信号生成回路                ４１  絶対値信号生成回路
４２  比較回路                        ４３  多段シフトレジスタ
４４  多入力ＯＲ回路                  ４５  符号抽出回路
４６  水平エッジ符号判定回路          ４７  データホールド回路
４８  αデータ多段シフトレジスタ      ４９  最大値出力回路
５０  最小値出力回路                  ５１  遅延調整回路
５２  αデータ出力選択回路            ５３  差分信号生成回路
５４  絶対値信号生成回路              ５５  比較回路
５６  多段シフトレジスタ              ５７  多入力ＯＲ回路
５８  符号抽出回路                    ５９  垂直エッジ符号判定回路
６０  データホールド回路              ６１  αデータ多段シフトレジスタ
６２  最大値出力回路                  ６３  最小値出力回路
６４  遅延調整回路                    ６５  αデータ出力選択回路
【図１】
0003622461.tif 000003
【図２】
0003622461.tif 000004
【図３】
0003622461.tif 000005
【図４】
0003622461.tif 000006
【図５】
0003622461.tif 000007
【図６】
0003622461.tif 000008
【図７】
0003622461.tif 000009
【図８】
0003622461.tif 000010
【図９】
0003622461.tif 000011
【図１０】
0003622461.tif 000012
【図１１】
0003622461.tif 000013
【図１２】
0003622461.tif 000014
【図１３】
0003622461.tif 000015
【図１４】
0003622461.tif 000016
【図１５】
0003622461.tif 000017