(57)【特許請求の範囲】
【請求項１】
コンピュータ本体に接続する本体側のコネクタと、複数の周辺機器のそれぞれに接続する機器側のコネクタと、前記本体側のコネクタ、機器側のコネクタ間に介装する制御回路とを備えてなり、該制御回路は、パーソナルコンピュータの周辺機器装填用のスロットに挿入可能な基板に前記本体側のコネクタとともに搭載し、コンピュータ本体からの選択命令を検出記憶し、選択命令によって選択された周辺機器に対してコンピュータ本体からのチップセレクト信号を伝送し、選択された周辺機器からの割込要求信号をコンピュータ本体に伝送することを特徴とするコンピュータシステムにおけるインタフェイスケーブル。
【請求項２】
前記制御回路は、選択信号作成回路を備え、該選択信号作成回路は、記憶された選択命令の内容に従い、チップセレクト信号の伝送先、割込要求信号の入力先を選択する選択回路を制御することを特徴とする請求項１記載のコンピュータシステムにおけるインタフェイスケーブル。
【請求項３】
前記選択信号作成回路には、選択命令の内容を修正する手動の選択スイッチを付設することを特徴とする請求項２記載のコンピュータシステムにおけるインタフェイスケーブル。
【請求項４】
前記制御回路は、データバス制御回路を備え、該データバス制御回路は、記憶された選択命令の内容に従い、データバスの特定ビットの内容を制御することを特徴とする請求項１ないし請求項３のいずれか記載のコンピュータシステムにおけるインタフェイスケーブル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、コンピュータシステム、殊に小形のパーソナルコンピュータシステムにおいて、単一の入出力ポートに複数の周辺機器を共用して接続する場合に、周辺機器の選択を簡単に切替制御することができるコンピュータシステムにおけるインタフェイスケーブルに関する。
【０００２】
【従来の技術】
パーソナルコンピュータを含む小形のコンピュータシステムにおいて、単一の入出力ポートに複数の周辺機器を接続し、特定の１台を選択して使用する場合があり、かかる場合のインタフェイスとして、たとえばＩＤＥインタフェイスが知られている。
【０００３】
このものは、４０ピンのコネクタを使用し、単一の入出力ポートに対して２台の周辺機器を接続することができ、各周辺機器は、互いにマスタ、スレーブの関係に設定されている。すなわち、各周辺機器には、設定スイッチが内蔵されており、一方をマスタに設定し、他方をスレーブに設定することにより、各周辺機器は、コンピュータ本体側から個別にアクセスすることができる。なお、周辺機器を１台のみしか接続しない場合は、これをマスタに設定しなければならない。電源投入に際し、各周辺機器は、リセット信号に対応して自己診断を実行するが、このときの診断結果は、マスタがスレーブの存在を確認した上、マスタを介してコンピュータ本体側に伝送するようになっているからである。
【０００４】
【発明が解決しようとする課題】
かかる従来技術によるときは、電源投入とともにコンピュータ本体側から起動する周辺機器は、マスタ側に固定されているから、これをスレーブ側に変更するとすれば、周辺機器内の設定スイッチを設定し直す必要があり、設定操作が極めて厄介であるという問題が避けられない。また、このとき、双方の周辺機器をマスタまたはスレーブに誤設定すると、入出力データの衝突が生じ、致命的なデータ破壊事故を生じるおそれがある。
【０００５】
そこで、この発明の目的は、かかる従来技術の問題に鑑み、インタフェイスケーブルのコネクタ間に簡単な制御回路を介装することによって、すべての周辺機器を一律にマスタに設定することができ、したがって、厄介な設定操作が不要であるばかりでなく、誤設定によるデータ破壊事故のおそれが全くないコンピュータシステムにおけるインタフェイスケーブルを提供することにある。
【０００６】
【課題を解決するための手段】
かかる目的を達成するためのこの発明の構成は、コンピュータ本体に接続する本体側のコネクタと、複数の周辺機器のそれぞれに接続する機器側のコネクタと、本体側のコネクタ、機器側のコネクタ間に介装する制御回路とを備えてなり、制御回路は、パーソナルコンピュータの周辺機器装填用のスロットに挿入可能な基板に本体側のコネクタとともに搭載し、コンピュータ本体からの選択命令を検出記憶し、選択命令によって選択された周辺機器に対してコンピュータ本体からのチップセレクト信号を伝送し、選択された周辺機器からの割込要求信号をコンピュータ本体に伝送することをその要旨とする。
【０００７】
なお、制御回路は、選択信号作成回路を備え、選択信号作成回路は、記憶された選択命令の内容に従い、チップセレクト信号の伝送先、割込要求信号の入力先を選択する選択回路を制御することができ、選択信号作成回路には、選択命令の内容を修正する手動の選択スイッチを付設することができる。
【０００８】
また、制御回路は、データバス制御回路を備え、データバス制御回路は、記憶された選択命令の内容に従い、データバスの特定ビットの内容を制御することができる。
【０００９】
【作用】
かかる発明の構成によるときは、制御回路は、コンピュータ本体からの選択命令を検出記憶し、選択された周辺機器に対してチップセレクト信号を伝送し、選択された周辺機器からの割込要求信号を伝送することによって、任意の周辺機器を実質的にコンピュータ本体に接続し、コンピュータ本体側から制御可能な状態に選択させることができる。すなわち、各周辺機器は、内蔵の設定スイッチが一律にマスタ側に設定されていても、コンピュータ本体側から任意のものを選択して作動させることができる。
【００１０】
制御回路が選択信号作成回路を備えるときは、選択信号作成回路は、選択回路を介してチップセレクト信号の伝送先、割込要求信号の入力先を選択することにより、所定の周辺機器を選択して作動させることができる。
【００１１】
選択信号作成回路に手動の選択スイッチを付設すれば、選択スイッチを操作することにより、選択信号作成回路の作動内容を切り替えることができるから、選択スイッチは、コンピュータ本体側からの選択命令の内容を修正し、選択命令によって実際に選択される周辺機器を任意に変更することが可能である。
【００１２】
制御回路にデータバス制御回路を設けるときは、データバス制御回路は、データバスの特定ビットの内容を制御することができるから、たとえばＩＤＥインタフェイスのように、データバスの特定ビットを周辺機器の選択動作に共用する場合であっても、支障なく対応することができる。
【００１３】
【発明の実施の形態】
以下、図面を以って発明の実施の形態を説明する。
【００１４】
コンピュータシステムにおけるインタフェイスケーブルは、本体側のコネクタ１１と機器側のコネクタ１２、１２との間に制御回路２０を介装してなる（図１）。
【００１５】
本体側のコネクタ１１は、コンピュータ本体Ｃ内の単一の入出力ポートＣa に対応している。また、機器側のコネクタ１２、１２は、それぞれ、入出力ポートＣa に共通に接続する２台の周辺機器Ｄ1 、Ｄ2 の一方に対応している。ただし、周辺機器Ｄ1 、Ｄ2 は、たとえばハードディスク装置、ＣＤＲＯＭ装置等を含む任意の情報入出力機器であってよい。
【００１６】
コンピュータ本体Ｃからの選択命令信号Ｓ1 は、本体側のコネクタ１１を介して制御回路２０の検出回路２１に入力されている。検出回路２１の出力は、記憶回路２２に接続され、記憶回路２２の出力は、選択信号作成回路２３に接続されている。選択信号作成回路２３には、選択スイッチＳＷが付設されている。また、選択信号作成回路２３からの選択信号Ｓ2 は、選択回路２４に入力されている。
【００１７】
コンピュータ本体Ｃからのチップセレクト信号Ｓ3 は、本体側のコネクタ１１を介して選択回路２４に入力されている。選択回路２４の出力は、チップセレクト信号Ｓ31、Ｓ32として、機器側のコネクタ１２、１２を介し、周辺機器Ｄ1 、Ｄ2 に個別に入力されている。
【００１８】
一方、周辺機器Ｄ1 、Ｄ2 からの割込要求信号Ｓ41、Ｓ42は、機器側のコネクタ１２、１２を介して選択回路２４に入力されている。また、選択回路２４の出力は、割込要求信号Ｓ4 として、本体側のコネクタ１１を介してコンピュータ本体Ｃに入力されている。なお、コンピュータ本体Ｃ、周辺機器Ｄ1 、Ｄ2 間には、コネクタ１１、１２、１２を介し、他の共通の制御信号、データ信号等（以下、単に制御信号という）Ｓ5 が一括して双方向に伝送されるようになっている。
【００１９】
いま、コンピュータ本体Ｃから、周辺機器Ｄ1 、Ｄ2 の一方を選択するために選択命令信号Ｓ1 が出力されると、制御回路２０の検出回路２１は、選択命令信号Ｓ1 に含まれる選択命令を検出し、記憶回路２２は、検出された選択命令の内容を記憶することができる。すなわち、記憶回路２２は、選択命令によって選択される周辺機器Ｄi （ｉ＝１、２）の別を記憶することができる。
【００２０】
そこで、選択信号作成回路２３は、記憶回路２２によって記憶された選択命令の内容に従い、選択信号Ｓ2 を作成する。ただし、このときの選択信号作成回路２３は、たとえば、選択スイッチＳＷが投入されているときは、記憶回路２２に記憶されている周辺機器Ｄi をそのまま指定する選択信号Ｓ2 を発生するが、選択スイッチＳＷが投入されていないときは、記憶回路２２に記憶されている周辺機器Ｄi と逆の周辺機器Ｄj （ｊ＝２、１）を指定する選択信号Ｓ2 を発生するものとする。すなわち、選択信号作成回路２３は、選択スイッチＳＷの投入状態に従い、コンピュータ本体Ｃからの選択命令の内容に対して必要な修正を加えることができる。なお、選択スイッチＳＷは、操作員により、適宜手動操作するものとする。
【００２１】
選択回路２４は、選択信号作成回路２３からの選択信号Ｓ2 に従い、選択された周辺機器Ｄi （またはＤj ）に対して、コンピュータ本体Ｃからのチップセレクト信号Ｓ3 をチップセレクト信号Ｓ3i（またはＳ3j）として伝送し、選択された周辺機器Ｄi （またはＤj ）からの割込要求信号Ｓ4i（またはＳ4j）を割込要求信号Ｓ4 としてコンピュータ本体Ｃに伝送する。すなわち、選択回路２４は、選択信号Ｓ2 に従い、チップセレクト信号Ｓ3 の伝送先、割込要求信号Ｓ41、Ｓ42の入力先を選択することができる。
【００２２】
たとえば、選択信号Ｓ2 が周辺機器Ｄ1 を指定するとき、選択回路２４は、コンピュータ本体Ｃからのチップセレクト信号Ｓ3 をチップセレクト信号Ｓ31として周辺機器Ｄ1 に伝送し、周辺機器Ｄ1 からの割込要求信号Ｓ41を割込要求信号Ｓ4 としてコンピュータ本体Ｃに伝送する。また、選択信号Ｓ2 が周辺機器Ｄ2 を指定するとき、選択回路２４は、コンピュータ本体Ｃからのチップセレクト信号Ｓ3 をチップセレクト信号Ｓ32として周辺機器Ｄ2 に伝送し、周辺機器Ｄ2 からの割込要求信号Ｓ42を割込要求信号Ｓ4 としてコンピュータ本体Ｃに伝送する。
【００２３】
すなわち、コンピュータ本体Ｃが選択命令信号Ｓ1 を出力することによって周辺機器Ｄ1 、Ｄ2 の一方を選択すると、記憶回路２２は、選択命令信号Ｓ1 によって選択された周辺機器Ｄi を記憶し、選択信号作成回路２３は、選択スイッチＳＷの投入状態に従って、選択回路２４を介し、選択された周辺機器Ｄi 、または、それと逆の周辺機器Ｄj を実質的にコンピュータ本体Ｃに接続することができる。そこで、以後、コンピュータ本体Ｃは、所定の周辺機器Ｄi （またはＤj ）に対して自在にアクセスすることができる。なお、制御信号Ｓ5 は、周辺機器Ｄ1 、Ｄ2 の双方とコンピュータ本体Ｃとの間に双方向に伝送されており、必要に応じて、選択回路２４によって現実に選択された側の周辺機器Ｄi （またはＤj ）によって利用し、または、その周辺機器Ｄi （またはＤj ）からの情報として、コンピュータ本体Ｃによって利用することができる。
【００２４】
なお、選択スイッチＳＷは、必ずしも必要なものではなく、これを省略することにより、選択信号作成回路２３は、常に、記憶回路２２に記憶されている周辺機器Ｄi をそのまま現実にアクセス可能にすることができる。
【００２５】
この発明をＩＤＥインタフェイスに適用した場合の具体例を示せば、図２のとおりである。
【００２６】
同図において、制御回路２０の検出回路２１は、２個のアンドゲートを縦続して構成されている。前段のアンドゲートには、アドレス信号ＤＡ０、ＤＡ１、ＤＡ２、チップセレクト信号ＣＳ０、ＣＳ１が入力されており、後段のアンドゲートには、ライトストローブ信号ＤＩＯＷが入力されている。なお、各ゲートにおける白小丸は、信号レベルのローレベルに意味があることを示している。そこで、検出回路２１は、各アンドゲートの出力として、周辺機器Ｄ1 、Ｄ2 に対するデバイスヘッドレジスタアクセス信号ＤＨＲＷ、デバイスヘッドレジスタライト信号ＤＨＷを出力することができる。ＩＤＥインタフェイスにおいて、アドレス信号ＤＡ０、ＤＡ１、ＤＡ２、チップセレクト信号ＣＳ０、ＣＳ１の信号レベルがロー、ハイ、ハイ、ロー、ハイの組合せは、デバイスヘッドレジスタへのアクセスを示しているからである。
【００２７】
すなわち、図２の検出回路２１は、コンピュータ本体Ｃからの選択命令を検出し、デバイスヘッドレジスタライト信号ＤＨＷを出力することができる。
【００２８】
記憶回路２２は、検出回路２１からのデバイスヘッドレジスタライト信号ＤＨＷをクロック端子ＣＫに入力するフリップフロップによって構成されている。フリップフロップのデータ端子Ｄには、データバスの４ビットＤＤ４が接続され、クリア端子ＣＬＲには、リセット信号ＲＥＳＥＴが入力されている。そこで、記憶回路２２は、デバイスヘッドレジスタライト信号ＤＨＷの立上りにおいてデータバスの４ビットＤＤ４を記憶し、デバイス選択信号ＤＳＥＬとして、フリップフロップの出力端子Ｑに出力することができる。
【００２９】
なお、デバイス選択信号ＤＳＥＬは、周辺機器Ｄ1 を選択するときは、ローレベルであり、周辺機器Ｄ2 を選択するときは、ハイレベルにセットされる。ＩＤＥインタフェイスにおいて、デバイスヘッドレジスタのライト動作に対応するデータバスの４ビットＤＤ４は、ローレベルにおいてマスタ選択を意味し、ハイレベルにおいてスレーブ選択を意味するからである。ただし、記憶回路２２は、電源投入と同時に、リセット信号ＲＥＳＥＴにより、デバイス選択信号ＤＳＥＬがローレベルにイニシャライズされるものとする。
【００３０】
すなわち、記憶回路２２は、検出回路２１によってコンピュータ本体Ｃからの選択命令が検出されたとき、その内容を記憶し、デバイス選択信号ＤＳＥＬとして出力することができる。
【００３１】
選択信号作成回路２３は、デバイス選択信号ＤＳＥＬと、プルアップ抵抗を介して選択スイッチＳＷの投入状態信号ＳＷＳとを入力する２組の排他オアゲートからなっている、選択信号作成回路２３は、各排他オアゲートの出力として、周辺機器Ｄ1 の選択を指示する第１選択信号ＤＲ１、周辺機器Ｄ2 の選択を指示する第２選択信号ＤＲ２を発生することができる。ただし、第１選択信号ＤＲ１は、選択スイッチＳＷが投入されていて、デバイス選択信号ＤＳＥＬが周辺機器Ｄ1 を選択するとき、または、選択スイッチＳＷが投入されておらず、デバイス選択信号ＤＳＥＬが周辺機器Ｄ2 を選択するときに有効である。また、第２選択信号ＤＲ２は、選択スイッチＳＷが投入されていて、デバイス選択信号ＤＳＥＬが周辺機器Ｄ2 を選択するとき、または、選択スイッチＳＷが投入されておらず、デバイス選択信号ＤＳＥＬが周辺機器Ｄ1 を選択するときに有効である。
【００３２】
すなわち、選択信号作成回路２３は、記憶回路２２からのデバイス選択信号ＤＳＥＬに従い、第１選択信号ＤＲ１、第２選択信号ＤＲ２を出力することができる。
【００３３】
選択回路２４は、第１選択信号ＤＲ１、第２選択信号ＤＲ２を入力する各２組、計４組のアンドゲートを介し、第１選択信号ＤＲ１、第２選択信号ＤＲ２のいずれが有効であるかにより、チップセレクト信号ＣＳ０、ＣＳ１の伝送先を周辺機器Ｄ1 、Ｄ2 の一方に選択することができる。また、選択回路２４は、２組のアンドゲートとオアゲートとを組み合わせることによって、第１選択信号ＤＲ１、第２選択信号ＤＲ２のいずれが有効であるかにより、割込要求信号ＩＮＴＲＱの入力先を周辺機器Ｄ1 、Ｄ2 の一方に選択することができる。なお、各周辺機器Ｄ1 、Ｄ2 からの割込要求信号ＩＮＴＲＱの信号ラインには、不使用時の信号レベルが不定になることを避けるために、プルダウン抵抗が挿入されている。
【００３４】
図２の制御回路２０には、データバスの４ビットＤＤ４の信号ラインにデータバス制御回路２５が付加されている。
【００３５】
データバス制御回路２５には、２台の増幅器が逆方向に含まれており、一方は、コンピュータ本体Ｃ側から周辺機器Ｄ1 、Ｄ2 側に信号を伝送し、他方は、周辺機器Ｄ1 、Ｄ2 側からコンピュータ本体Ｃ側に信号を伝送することができる。前者の増幅器は、ライトストローブ信号ＤＩＯＷと、検出回路２１からのデバイスヘッドレジスタライト信号ＤＨＷとを入力するアンドゲートを介して作動が制御されており、周辺機器Ｄ1 、Ｄ2 のデバイスヘッドレジスタ以外に対する書込命令に対応して作動するようになっている。なお、前者の増幅器の出力端には、プルダウン抵抗が挿入され、非作動時の信号レベルが不定になることを防止している。一方、後者の増幅器は、リードストローブ信号ＤＩＯＲによって作動が制御されており、すべての読込命令に対応して作動するようになっている。
【００３６】
ただし、前者の増幅器の入力側は、直接コンピュータ本体Ｃに接続されているが、後者の増幅器の入力側には、オアゲートを介し、検出回路２１からのデバイスヘッドレジスタアクセス信号ＤＨＲＷによって開閉する２組のアンドゲートが並置されており、一方のアンドゲートには、周辺機器Ｄ1 、Ｄ2 からのデータバスの４ビットＤＤ４が入力され、他方のアンドゲートには、記憶回路２２からのデバイス選択信号ＤＳＥＬが入力されている。
【００３７】
すなわち、データバス制御回路２５は、周辺機器Ｄ1 、Ｄ2 のデバイスヘッドレジスタ以外に対する書込命令に対応して前者の増幅器を作動させることにより、データバスの４ビットＤＤ４をコンピュータ本体Ｃ側から周辺機器Ｄ1 、Ｄ2 側に伝送することができる。また、データバス制御回路２５は、読込命令に対して後者の増幅器を作動させるが、読込命令がデバイスヘッドレジスタを指定しているときは、記憶回路２２からのデバイス選択信号ＤＳＥＬをコンピュータ本体Ｃ側に伝送し、読込命令がデバイスヘッドレジスタを指定していないときは、周辺機器Ｄ1 、Ｄ2 からのデータバスの４ビットＤＤ４をそのままコンピュータ本体Ｃ側に伝送することができる。
【００３８】
なお、このように、データバスの４ビットＤＤ４の信号ラインにデータバス制御回路２５を付加するのは、ＩＤＥインタフェイスが、データバスの４ビットＤＤ４を一般のデータバスとして使用する他、マスタ、スレーブのいずれかに設定されている周辺機器Ｄ1 、Ｄ2 の一方を選択するためにも共用して使用するからである。そこで、データバスの特定ビットをこのような特殊な用途に使用することがないインタフェイスの場合は、データバス制御回路２５を設ける必要がない。
【００３９】
図１と図２とを対比すると、同符号の構成要素は互いに対応しており、後者のアドレス信号ＤＡ０、ＤＡ１、ＤＡ２、チップセレクト信号ＣＳ０、ＣＳ１、ライトストローブ信号ＤＩＯＷは、一括して前者の選択命令信号Ｓ1 に対応している。また、後者の第１選択信号ＤＲ１、第２選択信号ＤＲ２は、一括して前者の選択信号Ｓ2 に対応している。さらに、後者におけるコンピュータ本体Ｃからのチップセレクト信号ＣＳ０、ＣＳ１は、選択回路２４を介し、周辺機器Ｄ1 、Ｄ2 に対してチップセレクト信号ＣＳ０、ＣＳ１、ＣＳ０、ＣＳ１として伝送されており、これらは、前者におけるチップセレクト信号Ｓ3 、Ｓ31、Ｓ32に対応している。また、後者における周辺機器Ｄ1 、Ｄ2 からの割込要求信号ＩＮＴＲＱ、ＩＮＴＲＱは、選択回路２４を介し、コンピュータ本体Ｃに対して割込要求信号ＩＮＴＲＱとして伝送されており、これらは、前者における割込要求信号Ｓ41、Ｓ42、Ｓ4 に対応している。
【００４０】
なお、図２において、コンピュータ本体Ｃと周辺機器Ｄ1 、Ｄ2 との間には、データバスの４ビットＤＤ４以外のビットを含む無名の制御信号が双方向に伝送されており、これらは、図１における制御信号Ｓ5 に対応している。
【００４１】
以上の説明において、周辺機器Ｄ1 、Ｄ2 は、ｎ台（ただしｎ≧２）であってもよい。このとき、記憶回路２２は、選択された周辺機器Ｄi （ｉ＝１、２…ｎ）を特定して記憶するために、２ビット以上のメモリとすればよく、選択信号作成回路２３は、選択された周辺機器Ｄi に応じて選択信号Ｓ2 を発生するものとする。また、選択回路２４は、選択された周辺機器Ｄi に対してコンピュータ本体Ｃからのチップセレクト信号Ｓ3 を伝送し、選択された周辺機器Ｄi からの割込要求信号Ｓ4iをコンピュータ本体Ｃに伝送すればよい。
【００４２】
かかるインタフェイスケーブルは、１枚の基板ＰＢに対し、本体側のコネクタ１１と、機器側のコネクタ１２、１２の一方と、制御回路２０とを搭載し（図３）、機器側のコネクタ１２、１２の他方は、多芯のフラットケーブルＦＣを介して基板ＰＢから引き出して構成することができる。一般に、ノート形のパーソナルコンピュータは、１台の周辺機器Ｄ1 のみしか内部に装填することができないから、かかる構成のインタフェイスケーブルは、周辺機器Ｄ1 をパーソナルコンピュータに装填し、他の周辺機器Ｄ2 を外付けにして増設する場合に便利に使用することができる。ただし、このときの基板ＰＢは、パーソナルコンピュータに設けられている周辺機器Ｄ1 の装填用のスロットに挿入可能に形成して周辺機器Ｄ1 の前面に固定し、フラットケーブルＦＣは、周辺機器Ｄ1 に沿ってコネクタ１２を外部にまで引出し可能な長さに形成するものとする。
【００４３】
【発明の効果】
以上説明したように、この発明によれば、本体側のコネクタ、機器側のコネクタ間に制御回路を介装し、制御回路においてコンピュータ本体側からの選択命令を検出記憶することによって、各周辺機器は、設定スイッチを介してあらかじめマスタ、スレーブの別を設定しておく必要がなく、コンピュータ本体側から自在に選択することができるから、厄介な設定操作が不要であり、誤設定によるデータ破壊事故のおそれも全くないという優れた効果がある。
【図面の簡単な説明】
【図１】  全体ブロック系統図
【図２】  詳細ブロック系統図
【図３】  全体構成模式図
【符号の説明】
Ｃ…コンピュータ本体
Ｄ1 、Ｄ2 …周辺機器
ＳＷ…選択スイッチ
Ｓ3 、Ｓ31、Ｓ32、ＣＳ０、ＣＳ１…チップセレクト信号
Ｓ4 、Ｓ41、Ｓ42、ＩＮＴＲＱ…割込要求信号
１１、１２…コネクタ
２０…制御回路
２３…選択信号作成回路
２４…選択回路
２５…データバス制御回路
【図１】
0003700065.tif 000002
【図２】
0003700065.tif 000003
【図３】
0003700065.tif 000004