(57)【特許請求の範囲】
【請求項１】
直流を出力する直流電源部と、複数の第１の半導体素子で構成され、前記直流を入力して単相又は三相の第１の交流出力に変換して出力する第１のインバータ回路と、前記第１の半導体素子よりも電流容量の小さい４個の第２の半導体素子で構成され、前記直流を前記第１のインバータ回路の入力と共通に入力して単相の第２の交流出力に変換して出力する第２のインバータ回路とを、備えたインバータに設けられ、該第２の半導体素子を保護するインバータの保護装置であって、
前記第２のインバータ回路の出力側と第１及び第２の出力端子との間に接続され、前記第２の交流出力を負荷に供給するための第１及び第２の出力線と、
前記第１の出力線がＮ回貫通すると共に前記第２の出力線が該第１の出力線と同一方向に２Ｎ回貫通する環状磁性体を有し、該環状磁性体内の磁束に比例した検出信号を生成して出力する電流検出部と、
前記検出信号が設定値よりも大きくなったときに前記各第２の半導体素子をオフ状態又は電流制限状態にする制御部とを、備えたことを特徴とするインバータの保護装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、１つの直流電源に容量の異なる２つのインバータ回路が並列接続されたインバータに設けられ、特にこれらの２つのインバータ回路のうちの小容量のインバータ回路を構成する半導体素子を保護するインバータの保護装置に関するものである。
【０００２】
【従来の技術】
図２は、従来のインバータの一例を示す概略の構成図である。
このインバータは、直流を発生する直流電源としてのバッテリ１を有している。バッテリ１のプラス側Vdd 及びマイナス側Vss には、三相インバータ回路10が接続されている。三相インバータ回路10は、ＩＧＢＴ(Insulated Gate Bipolar Transistor) 11を有している。ＩＧＢＴ11のコレクタはプラス側Vddに接続され、該ＩＧＢＴ11のエミッタがノードN11 に接続されている。ＩＧＢＴ11のゲートには、ゲート信号S30aが入力されるようになっている。ＩＧＢＴ11のエミッタには還流ダイオード11a のアノードが接続され、該還流ダイオード11a のカソードには該ＩＧＢＴ11のコレクタが接続されている。ノードN11にはＩＧＢＴ12のコレクタが接続され、該ＩＧＢＴ12のエミッタがマイナス側Vss に接続されている。ＩＧＢＴ12のゲートには、ゲート信号S30aに対して相補的にゲート信号S30bが入力されるようになっている。ＩＧＢＴ12のエミッタには還流ダイオード12a のアノードが接続され、該還流ダイオード12a のカソードには該ＩＧＢＴ12のコレクタが接続されている。
【０００３】
又、プラス側Vdd にはＩＧＢＴ13のコレクタが接続され、該ＩＧＢＴ13のエミッタがノードN12に接続されている。ＩＧＢＴ13のゲートには、ゲート信号S30aに対して位相が１２０度遅れたゲート信号S30cが入力されるようになっている。ＩＧＢＴ13のエミッタには還流ダイオード13a のアノードが接続され、該還流ダイオード13a のカソードには該ＩＧＢＴ13のコレクタが接続されている。ノードN12にはＩＧＢＴ14のコレクタが接続され、該ＩＧＢＴ14のエミッタがマイナス側Vss に接続されている。ＩＧＢＴ14のゲートには、ゲート信号S30cに対して相補的にゲート信号S30dが入力されるようになっている。ＩＧＢＴ14のエミッタには還流ダイオード14a のアノードが接続され、該還流ダイオード14a のカソードには該ＩＧＢＴ14のコレクタが接続されている。
【０００４】
更に、プラス側Vdd にはＩＧＢＴ15のコレクタが接続され、該ＩＧＢＴ15のエミッタがノードN13に接続されている。ＩＧＢＴ15のゲートには、ゲート信号S30cに対して位相が１２０度遅れたゲート信号S30eが入力されるようになっている。ＩＧＢＴ15のエミッタには還流ダイオード15a のアノードが接続され、該還流ダイオード15a のカソードには該ＩＧＢＴ15のコレクタが接続されている。ノードN13にはＩＧＢＴ16のコレクタが接続され、該ＩＧＢＴ16のエミッタがマイナス側Vss に接続されている。ＩＧＢＴ16のゲートには、ゲート信号S30eに対して相補的にゲート信号S30fが入力されるようになっている。ＩＧＢＴ16のエミッタには還流ダイオード16a のアノードが接続され、該還流ダイオード16a のカソードには該ＩＧＢＴ16のコレクタが接続されている。ノードN11，N12，N13には、三相出力端子T1，T2，T3をそれぞれ介して負荷L1が接続されている。バッテリ１のプラス側VddからＩＧＢＴ11，13，15のコレクタに渡る線は、三相インバータ回路10に流れる電流I10を検出して検出信号S20 を出力する電流検出器20に貫通されている。電流検出器20の出力側には、制御部30が接続されている。制御部30は、三相電源を作るためのＰＷＭ信号を図示しない別電源から入力してゲート信号S30a，S30b，S30c，S30d，S30e，S30fを生成する機能を有している。制御部30の出力側には、ＩＧＢＴ11，12，13，14，15，16の各ゲートが接続されている。
【０００５】
又、このインバータには、三相インバータ回路10よりも電流容量の小さい単相インバータ回路40が前記バッテリ１に接続されている。単相インバータ回路40は、ＩＧＢＴ41を有している。ＩＧＢＴ41のコレクタはプラス側Vddに接続され、該ＩＧＢＴ41のエミッタがノードN41 に接続されている。ＩＧＢＴ41のゲートには、ゲート信号S60aが入力されるようになっている。ＩＧＢＴ41のエミッタには還流ダイオード41a のアノードが接続され、該還流ダイオード41a のカソードには該ＩＧＢＴ41のコレクタが接続されている。ノードN41にはＩＧＢＴ42のコレクタが接続され、該ＩＧＢＴ42のエミッタがマイナス側Vss に接続されている。ＩＧＢＴ42のゲートには、ゲート信号S60aに対して相補的にゲート信号S60bが入力されるようになっている。ＩＧＢＴ42のエミッタには還流ダイオード42a のアノードが接続され、該還流ダイオード42a のカソードには該ＩＧＢＴ42のコレクタが接続されている。
【０００６】
又、プラス側Vdd にはＩＧＢＴ43のコレクタが接続され、該ＩＧＢＴ43のエミッタがノードN42に接続されている。ＩＧＢＴ43のゲートには、ゲート信号S60aに対して位相が１８０度遅れたゲート信号S60cが入力されるようになっている。ＩＧＢＴ43のエミッタには還流ダイオード43a のアノードが接続され、該還流ダイオード43a のカソードには該ＩＧＢＴ43のコレクタが接続されている。ノードN42にはＩＧＢＴ44のコレクタが接続され、該ＩＧＢＴ44のエミッタがマイナス側Vss に接続されている。ＩＧＢＴ44のゲートには、ゲート信号S60cに対して相補的にゲート信号S60dが入力されるようになっている。ＩＧＢＴ44のエミッタには還流ダイオード44a のアノードが接続され、該還流ダイオード44a のカソードには該ＩＧＢＴ44のコレクタが接続されている。
【０００７】
ノードN41 は出力線W1を介して単相出力端子T11 に接続され、ノードN42 が出力線W2を介して単相出力端子T12 に接続されている。単相出力端子T11 ，T12 には、負荷L2が接続されている。出力線W1は、電流検出器50を貫通するようになっている。電流検出器50は、出力線W1に流れる出力電流I40の電流値に比例した検出信号S50を出力するものである。電流検出器50の出力側には、制御部60が接続されている。制御部60は、単相電源を作るためのＰＷＭ信号を図示しない別電源から入力してゲート信号S60a，S60b，S60c，S60dを生成する機能を有している。制御部60の出力側には、ＩＧＢＴ41，42，43，44の各ゲートが接続されている。
【０００８】
次に、図２において負荷L1が接続されているときの動作を説明する。
ゲート信号S30a，S30bはＩＧＢＴ11，12の各ゲートにそれぞれ入力され、該ＩＧＢＴ11，12が相補的にオン状態／オフ状態になり、三相出力端子T1から出力電流Iuが出力される。ゲート信号S30c，S30dはＩＧＢＴ13，14の各ゲートにそれぞれ入力され、該ＩＧＢＴ13，14が相補的にオン状態／オフ状態になって三相出力端子T2から出力電流Iuに対して位相が１２０度遅れた出力電流Ivが出力される。ゲート信号S30e，S30fはＩＧＢＴ15，16の各ゲートにそれぞれ入力され、該ＩＧＢＴ15，16が相補的にオン状態／オフ状態になって三相出力端子T3から出力電流Ivに対して位相が１２０度遅れた出力電流Iwが出力される。これらの三相の交流出力電流Iu，Iv，Iwは、負荷L1に供給される。電流I10は電流検出器20により検出され、該電流検出器20から該電流I10の電流値に対応した検出信号S20が出力される。検出信号S20 は制御部30に入力され、電流I10がＩＧＢＴ11，12，13，14，15，16の定格電流値に対して設定された電流値を越えた場合には、ゲート信号S30a，S30b，S30c，S30d，S30e，S30fが制御され、ＩＧＢＴ11，12，13，14，15，16がオフ状態又は電流制限状態になって保護される。
【０００９】
ゲート信号S60a，S60b，S60c，S60dはＩＧＢＴ41，42，43，44の各ゲートにそれぞれ入力され、該ＩＧＢＴ41，42が相補的にオン状態／オフ状態になり、且つ該ＩＧＢＴ43，44が該ＩＧＢＴ41，42に対してそれぞれ位相が１８０度遅れてオン状態／オフ状態になり、負荷L2が接続されたとき、単相出力端子T11，T12から単相の交流出力電流I40が出力される。出力電流I40は、負荷L2に供給される電流が電流検出器50によって検出され、該電流検出器50から該出力電流I40の電流値に対応した検出信号S50が出力される。検出信号S50は制御部60に入力され、出力電流I40がＩＧＢＴ41，42，43，44の定格電流値に対して設定された電流値を越えた場合には、ゲート信号S60a，S60b，S60c，S60dが制御されてＩＧＢＴ41，42，43，44がオフ状態又は電流制限状態になって保護される。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の図２のインバータでは、次のような課題があった。
図２のインバータにおいて、三相インバータ回路10の容量が単相インバータ回路40の容量よりも大きい場合、即ち、三相インバータ回路10のＩＧＢＴ11，12，13，14，15，16の設定電流値が定格電流値の150Aで且つ単相インバータ回路40のＩＧＢＴ41，42，43，44の設定電流値が定格電流値の100Aであるとき、例えば誤接続等によって三相インバータ回路10の三相出力端子T3と単相インバータ回路40の単相出力端子T12 が短絡すると、バッテリ１のプラス側Vdd が、ＩＧＢＴ15、ノードN13 、三相出力端子T3、単相出力端子T12、ノードN42及びＩＧＢＴ44を介して該バッテリ１のマイナス側Vss と短絡状態、又は、マイナス側Vss が、ＩＧＢＴ16、ノードN13 、三相出力端子T3、単相出力端子T12、ノードN42及びＩＧＢＴ43を介してプラス側Vdd と短絡状態になる。この場合、出力線W2は電流検出器50に貫通されていないので、該出力線W2に流れる電流が検出されず、ゲート信号S60c，S60dが制御されない。そのため、三相インバータ回路10により制限された短絡電流が単相インバータ回路40のＩＧＢＴ43，44に流れ、この短絡電流が該ＩＧＢＴ43，44の定格電流値以上なので、該ＩＧＢＴ43，44が破損するという問題があった。この問題を解決するために、電流検出器50と同様の電流検出器を出力線W2に追加し、該出力線W2に流れる電流値を検出することが考えられる。ところが、電流検出器を追加して２個にすると、制御部60も検出信号S50の他にこの追加した電流検出器の検出信号を入力する別の回路構成にする必要がある。そのため、制御部60の回路構成が複雑になり、コストアップするという課題があった。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、本発明は、直流を出力する直流電源部と、複数の第１の半導体素子で構成され、前記直流を入力して単相又は三相の第１の交流出力に変換して出力する第１のインバータ回路と、前記第１の半導体素子よりも電流容量の小さい４個の第２の半導体素子で構成され、前記直流を前記第１のインバータ回路の入力と共通に入力して単相の第２の交流出力に変換して出力する第２のインバータ回路とを、備えたインバータに設けられ、該第２の半導体素子を保護するインバータの保護装置において、前記第２のインバータ回路の出力側と第１及び第２の出力端子との間に接続され、前記第２の交流出力を負荷に供給するための第１及び第２の出力線と、前記第１の出力線がＮ回貫通すると共に前記第２の出力線が該第１の出力線と同一方向に２Ｎ回貫通する環状磁性体を有し、該環状磁性体内の磁束に比例した検出信号を生成して出力する電流検出部と、前記検出信号が設定値よりも大きくなったときに前記各第２の半導体素子をオフ状態又は電流制限状態にする制御部とを、備えている。
【００１２】
【発明の実施の形態】
図１は、本発明の実施形態のインバータの一例を示す概略の構成図である。
このインバータは、直流（即ち、プラス側Vdd及びマイナス側Vss）を出力する直流電源部（例えば、バッテリ）70を有している。バッテリ70には、三相の第１のインバータ回路（以下、「三相インバータ回路」という）80が接続されている。三相インバータ回路80は、第１の半導体素子（例えば、ＩＧＢＴ）81を有している。ＩＧＢＴ81のコレクタはプラス側Vddに接続され、該ＩＧＢＴ81のエミッタがノードN81 に接続されている。ＩＧＢＴ81のゲートには、ゲート信号S100aが入力されるようになっている。ＩＧＢＴ81のエミッタには還流ダイオード81a のアノードが接続され、該還流ダイオード81a のカソードには該ＩＧＢＴ81のコレクタが接続されている。ノードN81には第１の半導体素子（例えば、ＩＧＢＴ）82のコレクタが接続され、該ＩＧＢＴ82のエミッタがマイナス側Vssに接続されている。ＩＧＢＴ82のゲートには、ゲート信号S100aに対して相補的にゲート信号S100bが入力されるようになっている。ＩＧＢＴ82のエミッタには還流ダイオード82a のアノードが接続され、該還流ダイオード82a のカソードには該ＩＧＢＴ82のコレクタが接続されている。
【００１３】
又、プラス側Vddには第１の半導体素子（例えば、ＩＧＢＴ）83のコレクタが接続され、該ＩＧＢＴ83のエミッタがノードN82に接続されている。ＩＧＢＴ83のゲートには、ゲート信号S100aに対して位相が１２０度遅れたゲート信号S100cが入力されるようになっている。ＩＧＢＴ83のエミッタには還流ダイオード83a のアノードが接続され、該還流ダイオード83a のカソードには該ＩＧＢＴ83のコレクタが接続されている。ノードN82には第１の半導体素子（例えば、ＩＧＢＴ）84のコレクタが接続され、該ＩＧＢＴ84のエミッタがマイナス側Vssに接続されている。ＩＧＢＴ84のゲートには、ゲート信号S100cに対して相補的にゲート信号S100dが入力されるようになっている。ＩＧＢＴ84のエミッタには還流ダイオード84a のアノードが接続され、該還流ダイオード84a のカソードには該ＩＧＢＴ84のコレクタが接続されている。
【００１４】
更に、プラス側Vddには第１の半導体素子（例えば、ＩＧＢＴ）85のコレクタが接続され、該ＩＧＢＴ85のエミッタがノードN83に接続されている。ＩＧＢＴ85のゲートには、ゲート信号S100cに対して位相が１２０度遅れたゲート信号S100eが入力されるようになっている。ＩＧＢＴ85のエミッタには還流ダイオード85aのアノードが接続され、該還流ダイオード85a のカソードには該ＩＧＢＴ85のコレクタが接続されている。ノードN83には第１の半導体素子（例えば、ＩＧＢＴ）86のコレクタが接続され、該ＩＧＢＴ86のエミッタがマイナス側Vssに接続されている。ＩＧＢＴ86のゲートには、ゲート信号S100eに対して相補的にゲート信号S100fが入力されるようになっている。ＩＧＢＴ86のエミッタには還流ダイオード86a のアノードが接続され、該還流ダイオード86a のカソードには該ＩＧＢＴ86のコレクタが接続されている。ＩＧＢＴ81，82，83，84，85，86の定格電流値は、例えば150Aになっている。ノードN81，N82，N83には、三相出力端子T21，T22，T23をそれぞれ介して負荷L1が接続されている。バッテリ70のプラス側VddからＩＧＢＴ81，83，85のコレクタに渡る線は、三相インバータ回路80に流れる電流I80を検出して検出信号S90を出力する電流検出器90に貫通されている。電流検出器90の出力側には、制御部100が接続されている。制御部100は、三相電源を作るためのＰＷＭ信号を図示しない別電源から入力してゲート信号S100a，S100b，S100c，S100d，S100e，S100fを生成する機能を有している。更に、制御部100は、検出信号S90を入力し、該検出信号S90が設定値よりも大きいと判定したときにゲート信号S100a，S100b，S100c，S100d，S100e，S100fを制御してＩＧＢＴ81，82，83，84，85，86をオフ状態又は電流制限状態にする機能を有している。この設定値は、ＩＧＢＴ81，82，83，84，85，86の定格電流値（即ち、150A）に設定されている。制御部100の出力側には、ＩＧＢＴ81，82，83，84，85，86の各ゲートが接続されている。
【００１５】
又、このインバータでは、三相インバータ回路80よりも電流容量の小さい単相の第２のインバータ回路（以下、「単相インバータ回路」という）110が前記バッテリ70に接続されている。単相インバータ回路110は、第２の半導体素子（例えば、ＩＧＢＴ）111を有している。ＩＧＢＴ111のコレクタはプラス側Vddに接続され、該ＩＧＢＴ111のエミッタがノードN111に接続されている。ＩＧＢＴ111のゲートには、ゲート信号S130aが入力されるようになっている。ＩＧＢＴ111のエミッタには還流ダイオード111aのアノードが接続され、該還流ダイオード111aのカソードには該ＩＧＢＴ111のコレクタが接続されている。ノードN111には第２の半導体素子（例えば、ＩＧＢＴ）112のコレクタが接続され、該ＩＧＢＴ112のエミッタがマイナス側Vssに接続されている。ＩＧＢＴ112のゲートには、ゲート信号S130aに対して相補的にゲート信号S130bが入力されるようになっている。ＩＧＢＴ112のエミッタには還流ダイオード112aのアノードが接続され、該還流ダイオード112aのカソードには該ＩＧＢＴ112のコレクタが接続されている。
【００１６】
又、プラス側Vddには第２の半導体素子（例えば、ＩＧＢＴ）113のコレクタが接続され、該ＩＧＢＴ113のエミッタがノードN112に接続されている。ＩＧＢＴ113のゲートには、ゲート信号S130aに対して位相が１８０度遅れたゲート信号S130cが入力されるようになっている。ＩＧＢＴ113のエミッタには還流ダイオード113aのアノードが接続され、該還流ダイオード113aのカソードには該ＩＧＢＴ113のコレクタが接続されている。ノードN112には第２の半導体素子（例えば、ＩＧＢＴ）114のコレクタが接続され、該ＩＧＢＴ114のエミッタがマイナス側Vssに接続されている。ＩＧＢＴ114のゲートには、ゲート信号S130cに対して相補的にゲート信号S130dが入力されるようになっている。ＩＧＢＴ114のエミッタには還流ダイオード114aのアノードが接続され、該還流ダイオード114aのカソードには該ＩＧＢＴ114のコレクタが接続されている。ＩＧＢＴ111，112，113，114の定格電流値は、例えば100Aである。ノードN111は第１の出力線W11を介して第１の出力端子（以下、「単相出力端子」という）T31に接続され、ノードN112が第２の出力線W12を介して第２の出力端子（以下、「単相出力端子」という）T32に接続されている。単相出力端子T31，T32には、負荷L2が接続されている。
【００１７】
更に、このインバータには、電流検出部（例えば、電流検出器）120が設けられている。電流検出器120は、出力線W11が１回貫通すると共に出力線W12が出力線W11と同一方向に（即ち、電流の向きが逆方向になるように）２回貫通する環状磁性体を有し、該環状磁性体内の磁束に比例した検出信号S120を出力するものである。電流検出器120の出力側には、制御部130が接続されている。制御部130は、単相電源を作るためのＰＷＭ信号を図示しない別電源から入力してゲート信号S130a，S130b，S130c，S130dを生成する機能を有している。更に、制御部130は、検出信号S120を入力し、該検出信号S120が設定値よりも大きいと判定したときにゲート信号S130a，S130b，S130c，S130dを制御してＩＧＢＴ111，112，113，114をオフ状態又は電流制限状態にする機能を有している。この設定値は、ＩＧＢＴ111，112，113，114の定格電流値（即ち、100A）に設定されている。制御部130の出力側には、ＩＧＢＴ111，112，113，114の各ゲートが接続されている。これらの出力線W11，W12、電流検出器120及び制御部130でインバータの保護装置が構成されている。
【００１８】
次に、図１において負荷L1が接続されているときの動作を説明する。
ゲート信号S100a，S100bはＩＧＢＴ81，82の各ゲートにそれぞれ入力され、該ＩＧＢＴ81，82が相補的にオン状態／オフ状態になり、三相出力端子T21から出力電流Iuが出力される。ゲート信号S100c，S100dはＩＧＢＴ83，84の各ゲートにそれぞれ入力され、該ＩＧＢＴ83，84が相補的にオン状態／オフ状態になって三相出力端子T22から出力電流Iuに対して位相が１２０度遅れた出力電流Ivが出力される。ゲート信号S100e，S100fはＩＧＢＴ85，86の各ゲートにそれぞれ入力され、該ＩＧＢＴ85，86が相補的にオン状態／オフ状態になって三相出力端子T23から出力電流Ivに対して位相が１２０度遅れた出力電流Iwが出力される。これらの三相の交流出力電流Iu，Iv，Iwは、負荷L1に供給される。電流I80は電流検出器90により検出され、該電流検出器90から該電流I80の電流値に対応した検出信号S90が出力される。検出信号S90 は制御部100に入力され、電流I80がＩＧＢＴ81，82，83，84，85，86の定格電流値に対して設定された電流値を越えた場合には、ゲート信号S100a，S100b，S100c，S100d，S100e，S100fが制御されてＩＧＢＴ81，82，83，84，85，86がオフ状態又は電流制限状態になって保護される。
【００１９】
ゲート信号S130a，S130b，S130c，S130dはＩＧＢＴ111，112，113，114の各ゲートにそれぞれ入力され、該ＩＧＢＴ111，112が相補的にオン状態／オフ状態になり、且つ該ＩＧＢＴ113，114が該ＩＧＢＴ111，112に対してそれぞれ位相が１８０度遅れてオン状態／オフ状態になって単相の交流電圧が発生する。そして、単相出力端子T31，T32から負荷L2に対して単相の交流出力電流I110が供給される。出力電流I110は、電流検出器120によって検出される。電流検出器120の環状磁性体内では、出力線W11に流れる出力電流I110に基づいて第１の磁束が発生すると共に、出力線W12に流れる出力電流I110に基づいて第２の磁束が発生する。第２の磁束は、第１の磁束の２倍で且つ向きが逆になっている。そのため、電流検出器120の環状磁性体内では、第１の磁束と第２の磁束との差分である第３の磁束が発生し、該電流検出器120から該第３の磁束に比例した検出信号S120が出力され、電流検出器120で負荷L2に応じた出力電流I110が検出される。検出信号S120は制御部130に入力されて解析され、過負荷等によって出力電流I110が設定電流値（即ち、100A）を越えたことを示す場合には、ゲート信号S130a，S130b，S130c，S130dが制御され、ＩＧＢＴ111，112，113，114がオフ状態又は電流制限状態になって保護される。
【００２０】
一方、例えば誤接続等によって三相出力端子T23が単相出力端子T31と短絡された場合、バッテリ70のプラス側Vddが、ＩＧＢＴ85、ノードN83、三相出力端子T23、単相出力端子T31、ノードN111及びＩＧＢＴ112を介してマイナス側Vssと短絡状態、又は、マイナス側Vssが、ＩＧＢＴ86、ノードN83、三相出力端子T23、単相出力端子T31、ノードN111及びＩＧＢＴ111を介してプラス側Vddと短絡状態になる。このとき、三相インバータ回路80で電流制限された出力電流Iwが単相出力端子T31に流入しようとするが、電流検出器120で検出された検出信号S120に基づいて単相インバータ回路110の制御部130で過電流であることが検知され、この容量の小さい電流値に制限される。即ち、出力電流Iwが例えば150Aとすると、検出信号S120の値は、出力線W11 に流れる電流が設定電流値（即ち、100A）を越えたことを示す。そのため、ゲート信号S130a，S130b，S130c，S130dが制御され、ＩＧＢＴ111，112，113，114がオフ状態又は電流制限状態の100Aになって保護される。
【００２１】
又、三相出力端子T23が単相出力端子T32と短絡された場合、プラス側Vddが、ＩＧＢＴ85、ノードN83、三相出力端子T23、単相出力端子T32、ノードN112及びＩＧＢＴ114を介してマイナス側Vssと短絡状態、又は、マイナス側Vssが、ＩＧＢＴ86、ノードN83、三相出力端子T23、単相出力端子T32、ノードN112及びＩＧＢＴ113を介してプラス側Vddと短絡状態になる。このとき、出力電流Iwが単相出力端子T32に流入しようとするが、電流検出器120で検出された検出信号S120に基づいて単相インバータ回路110の制御部130で過電流であることが検知され、この容量の小さい電流値に制限される。即ち、出力電流Iwが例えば150Aとすると、検出信号S120の値は、出力線W12 に流れる電流が設定電流値（即ち、100A）の１／２を越えたことを示す。そのため、ゲート信号S130a，S130b，S130c，S130dが制御され、ＩＧＢＴ111，112，113，114がオフ状態又は電流制限状態の50Aになって保護される。
【００２２】
以上のように、この実施形態では、電流検出器120の環状磁性体に出力線W11を１回貫通し、且つ出力線W12を該出力線W11と同一方向に２回貫通するようにしたので、三相出力端子T23が単相出力端子T31と短絡された場合、検出信号S120の値は、出力線W11に流れる電流がＩＧＢＴ111，112，113，114の設定電流値を越えたことを示す。又、三相出力端子T23が単相出力端子T32と短絡された場合、検出信号S120の値は、出力線W12に流れる電流がＩＧＢＴ111，112，113，114の設定電流値の１／２を越えたことを示す。そのため、ゲート信号S130a，S130b，S130c，S130dが制御されてＩＧＢＴ111，112，113，114がオフ状態又は電流制限状態になり、該ＩＧＢＴ111，112，113，114の破損が回避される。その上、出力線W11に流れる電流及び出力線W12に流れる電流は１つの電流検出器120 のみで検出できるので、他に電流検出器を追加する必要がなく、比較的簡単な構成でインバータの保護装置を実現できる。
【００２３】
尚、本発明は上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次のようなものがある。
（ａ）  三相インバータ回路80は、単相のインバータ回路でもよい。
（ｂ）  直流電源部である図１中のバッテリ70は、例えば商用電源を整流及び平滑化する電源装置等、直流電源を発生するものであれば、任意のものでよい。
（ｃ）  半導体素子であるＩＧＢＴ81，82，83，84，85，86，111，112，113，114は、例えばMOSFETやバイポーラトランジスタ等でもよい。
【００２４】
【発明の効果】
以上詳細に説明したように、請求項１に係る発明によれば、電流検出部の環状磁性体に第１の出力線をＮ回貫通し、且つ第２の出力線を該第１の出力線と同一方向に２Ｎ回貫通するようにしたので、第１のインバータ回路の出力端子が第２のインバータ回路の第１の出力端子と短絡された場合、電流検出部の検出信号の値は、第１の出力線に流れる電流が第２の半導体素子の設定値を越えたことを示す。又、第１のインバータ回路の出力端子が第２のインバータ回路の第２の出力端子と短絡された場合、検出信号の値は、第２の出力線に流れる電流が第２の半導体素子の設定値の１／２を越えたことを示す。そのため、第２の半導体素子がオフ状態又は電流制限状態になり、該第２の半導体素子の破損を回避できる。その上、第１の出力線に流れる電流及び第２の出力線に流れる電流は１つの電流検出部のみで検出できるので、他に電流検出部を追加する必要がなく、比較的簡単な構成でインバータの保護装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態のインバータの構成図である。
【図２】従来のインバータの構成図である。
【符号の説明】
70                                          バッテリ（直流電源部）
80，                                        三相インバータ回路
81，82，83，84，85，86，111，112，113，114ＩＧＢＴ（半導体素子）
110                                         単相インバータ回路
120                                         電流検出器（電流検出部）
130                                         制御部
T21，T22，T23                               三相出力端子
T31，T32                                    単相出力端子
W11，W12                                    出力線
【図１】
0003641388.tif 000002
【図２】
0003641388.tif 000003