(57)【特許請求の範囲】
【請求項１】
プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパープロセッサー装置であって、入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成回路と、前記入力映像信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行する映像信号用の第１のフレームメモリー回路と、前記キー信号生成回路の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行するキー信号用の第２のフレームメモリー回路を有するスーパープロセッサー装置において、
入力映像信号を受け取るとともに、前記キー信号生成回路に相当する遅延分だけ当該入力映像信号を遅延させる遅延回路と、
前記遅延回路の出力および前記第１のフレームメモリー回路の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第１の切替回路と、
前記キー信号生成回路の出力および前記第２のフレームメモリー回路の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第２の切替回路と、
前記第１の切替回路および前記第２の切替回路の出力を受け取ってシャドー信号を付加した映像信号出力およびキー信号出力を得るシャドー付加回路を有することを特徴とするスーパープロセッサー装置。
【請求項２】
プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパープロセッサー装置であって、入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成回路と、前記入力映像信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行する映像信号用の第１のフレームメモリー回路と、前記キー信号生成回路の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行するキー信号用の第２のフレームメモリー回路と、
映像信号用に前記第１のフレームメモリー回路、およびキー信号用に前記第２のフレームメモリー回路を設けるとともに、前記第１のフレームメモリー回路および前記第２のフレームメモリー回路への書き込みを制御して映像信号およびキー信号をメモリーする手段を有するスーパープロセッサー装置において、
入力映像信号を受け取るとともに、前記キー信号生成回路に相当する遅延分だけ当該入力映像信号を遅延させる遅延回路と、
前記遅延回路の出力および前記第１のフレームメモリー回路の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第１の切替回路と、
前記キー信号生成回路の出力および前記第２のフレームメモリー回路の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第２の切替回路と、
前記第１の切替回路および前記第２の切替回路の出力を受け取ってシャドー信号を付加した映像信号出力およびキー信号出力を得るシャドー付加回路を有することを特徴とするスーパープロセッサー装置。
【請求項３】
プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパーインポーズ制御方法であって、入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成工程と、入力映像信号の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行する映像信号用の第１のフレームメモリー工程と、前記キー信号生成工程の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行するキー信号用の第２のフレームメモリー工程を有するスーパーインポーズ制御方法において、
入力映像信号を受け取るとともに、前記キー信号生成工程に相当する遅延分だけ当該入力映像信号を遅延させる遅延工程と、
前記遅延工程の出力および前記第１のフレームメモリー工程の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第１の切替工程と、
前記キー信号生成工程の出力および前記第２のフレームメモリー工程の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第２の切替工程と、
前記第１の切替工程および前記第２の切替工程の出力を受け取ってシャドー信号を付加した映像信号出力およびキー信号出力を得るシャドー付加工程を有することを特徴とするスーパーインポーズ制御方法。
【請求項４】
プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパーインポーズ制御方法であって、入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成工程と、入力映像信号の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行する映像信号用の第１のフレームメモリー工程と、前記キー信号生成工程の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行するキー信号用の第２のフレームメモリー工程と、
映像信号用に前記第１のフレームメモリー工程、およびキー信号用に前記第２のフレームメモリー工程を設けるとともに、前記第１のフレームメモリー工程および前記第２のフレームメモリー工程への書き込みを制御して映像信号およびキー信号をメモリーする工程を有するスーパーインポーズ制御方法において、
入力映像信号を受け取るとともに、前記キー信号生成工程に相当する遅延分だけ当該入力映像信号を遅延させる遅延工程と、
前記遅延工程の出力および前記第１のフレームメモリー工程の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第１の切替工程と、
前記キー信号生成工程の出力および前記第２のフレームメモリー工程の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第２の切替工程と、
前記第１の切替工程および前記第２の切替工程の出力を受け取ってシャドー信号を付加した映像信号出力およびキー信号出力を得るシャドー付加工程を有することを特徴とするスーパーインポーズ制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プロダクションスイッチャなどで用いられるスーパーインポーズ技術に係り、特にプロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するテレビジョン用のスーパープロセッサー装置およびスーパーインポーズ制御方法に関する。
【０００２】
【従来の技術】
近年、プロダクションスイッチャなどでは、ビデオストア、キーストア、フレームストアなどと呼ばれる、映像信号やキー信号をメモリーする回路を持つことが多くなっている。このメモリーした信号を基にスーパーインポーズする機能が求められ、さらにそのメモリーの数も増える方向にある。また、従来このメモリーはスーパープロセッサーとは別に設けられていたが、スーパープロセッサー専用にメモリーを持ちたいとの要求もある。
【０００３】
図３は従来のスーパープロセッサー装置の構成を説明するための機能ブロック図である。従来、この種のスーパープロセッサー装置は、図３に示すように、キー信号生成回路１０１、第１のフィールドメモリー１０２、第２のフィールドメモリー１０３、シャドー付加回路１０４を中心にして構成されている。なお、テレビジョンの画面表示は２回のフィールド走査を行うことで１フレームとされる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術は、シャドーを付加するときに画面上の垂直方向の遅延を伴うため、フィールドメモリー１０２，１０３などを用いて１フィールド分、映像信号およびキー信号を遅延させることにより垂直位相をほぼもとの位置へ戻すような処理を行っていたが、メモリー容量は１フィールド分しか備えておらず、しかも書き込みする／しないの制御はできないという問題点があった。
【０００５】
本発明は斯かる問題点を鑑みてなされたものであり、その第一の目的とするところは、１フレーム分メモリーした映像信号及びキー信号によるスーパーインポーズを可能とする点にある。第二の目的は従来からあるフィールドメモリーを、２フィールドで構成される１フレームをメモリーするフレームメモリーの一部として有効に活用する点にある。さらに第三の目的は、メモリーの内容を消去することなく入力の映像信号およびキー信号によるスーパーインポーズが可能となるスーパープロセッサー装置およびスーパーインポーズ制御方法を提供する点にある。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明の要旨は、プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパープロセッサー装置であって、入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成回路と、前記入力映像信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行する映像信号用の第１のフレームメモリー回路と、前記キー信号生成回路の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行するキー信号用の第２のフレームメモリー回路を有するスーパープロセッサー装置において、入力映像信号を受け取るとともに、前記キー信号生成回路に相当する遅延分だけ当該入力映像信号を遅延させる遅延回路と、前記遅延回路の出力および前記第１のフレームメモリー回路の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第１の切替回路と、前記キー信号生成回路の出力および前記第２のフレームメモリー回路の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第２の切替回路と、前記第１の切替回路および前記第２の切替回路の出力を受け取ってシャドー信号を付加した映像信号出力およびキー信号出力を得るシャドー付加回路を有することを特徴とするスーパープロセッサー装置に存する。
また、請求項２に記載の発明の要旨は、プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパープロセッサー装置であって、入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成回路と、前記入力映像信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行する映像信号用の第１のフレームメモリー回路と、前記キー信号生成回路の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行するキー信号用の第２のフレームメモリー回路と、映像信号用に前記第１のフレームメモリー回路、およびキー信号用に前記第２のフレームメモリー回路を設けるとともに、前記第１のフレームメモリー回路および前記第２のフレームメモリー回路への書き込みを制御して映像信号およびキー信号をメモリーする手段を有するスーパープロセッサー装置において、入力映像信号を受け取るとともに、前記キー信号生成回路に相当する遅延分だけ当該入力映像信号を遅延させる遅延回路と、前記遅延回路の出力および前記第１のフレームメモリー回路の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第１の切替回路と、前記キー信号生成回路の出力および前記第２のフレームメモリー回路の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第２の切替回路と、前記第１の切替回路および前記第２の切替回路の出力を受け取ってシャドー信号を付加した映像信号出力およびキー信号出力を得るシャドー付加回路を有することを特徴とするスーパープロセッサー装置に存する。
また、請求項３に記載の発明の要旨は、プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパーインポーズ制御方法であって、入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成工程と、入力映像信号の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行する映像信号用の第１のフレームメモリー工程と、前記キー信号生成工程の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行するキー信号用の第２のフレームメモリー工程を有するスーパーインポーズ制御方法において、入力映像信号を受け取るとともに、前記キー信号生成工程に相当する遅延分だけ当該入力映像信号を遅延させる遅延工程と、前記遅延工程の出力および前記第１のフレームメモリー工程の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第１の切替工程と、前記キー信号生成工程の出力および前記第２のフレームメモリー工程の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第２の切替工程と、前記第１の切替工程および前記第２の切替工程の出力を受け取ってシャドー信号を付加した映像信号出力およびキー信号出力を得るシャドー付加工程を有することを特徴とするスーパーインポーズ制御方法に存する。
また、請求項４に記載の発明の要旨は、プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパーインポーズ制御方法であって、入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成工程と、入力映像信号の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行する映像信号用の第１のフレームメモリー工程と、前記キー信号生成工程の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行するキー信号用の第２のフレームメモリー工程と、映像信号用に前記第１のフレームメモリー工程、およびキー信号用に前記第２のフレームメモリー工程を設けるとともに、前記第１のフレームメモリー工程および前記第２のフレームメモリー工程への書き込みを制御して映像信号およびキー信号をメモリーする工程を有するスーパーインポーズ制御方法において、入力映像信号を受け取るとともに、前記キー信号生成工程に相当する遅延分だけ当該入力映像信号を遅延させる遅延工程と、前記遅延工程の出力および前記第１のフレームメモリー工程の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第１の切替工程と、前記キー信号生成工程の出力および前記第２のフレームメモリー工程の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する第２の切替工程と、前記第１の切替工程および前記第２の切替工程の出力を受け取ってシャドー信号を付加した映像信号出力およびキー信号出力を得るシャドー付加工程を有することを特徴とするスーパーインポーズ制御方法に存する。
【０００７】
【発明の実施の形態】
本発明によるテレビジョン用のスーパープロセッサー装置は、プロダクションスイッチャなどに用いられ、背景映像に文字信号などをスーパーインポーズするためのキー信号を発生する装置であるが、第１のフレームメモリー回路および第２のフレームメモリー回路を具備することにより、映像信号をメモリーすることができることを特徴としている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【０００８】
図１は本発明の一実施の形態に係るスーパープロセッサー装置の構成を説明するための機能ブロック図である。図１において、１はキー信号生成回路、２は第１のフレームメモリー回路、３は第２のフレームメモリー回路、４は遅延回路、５は第１の切替回路、６は第２の切替回路、７はシャドー付加回路、２０はスーパープロセッサー装置を示している。図１を参照すると、本実施の形態のスーパープロセッサー装置２０は、キー信号生成回路１、第１のフレームメモリー回路２、第２のフレームメモリー回路３、遅延回路４、第１の切替回路５、第２の切替回路６、シャドー付加回路７を備えている。
【０００９】
キー信号生成回路１は入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得る。
【００１０】
第１のフレームメモリー回路２は、入力映像信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行することができる。
【００１１】
同様に、第２のフレームメモリー回路３は、キー信号生成回路１の出力信号を受け取ってフレーム遅延した出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする／しないについての書き込み制御を実行することができる。
【００１２】
遅延回路４は入力映像信号を受け取るとともに、キー信号生成回路１に相当する遅延分だけ当該入力映像信号を遅延させる。
【００１３】
第１の切替回路５は、遅延回路４の出力および第１のフレームメモリー回路２の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する。
【００１４】
第２の切替回路６は、キー信号生成回路１の出力および第２のフレームメモリー回路３の出力を受け取って切替制御信号に応じてこれらの出力を切り替えて出力する。
【００１５】
シャドー付加回路７は、第１の切替回路５および第２の切替回路６の出力を受け取ってシャドー信号を付加した出力映像信号および出力キー信号を得る。
【００１６】
このように、映像信号用に第１のフレームメモリー回路２およびキー信号用に第２のフレームメモリー回路３をスーパープロセッサー装置２０に設けるとともに、第１のフレームメモリー回路２および第２のフレームメモリー回路３への書き込みを制御することにより、映像信号およびキー信号をメモリーすることができるようになる。さらに加えて、第１のフレームメモリー回路２と第２のフレームメモリー回路３によるスーパーインポーズに代えて入力の映像信号とキー信号によるスーパーインポーズを行う場合、第１のフレームメモリー回路２後段の第１の切替回路５によって第１のフレームメモリー回路２の出力信号から遅延回路４の出力信号に切り替えることにより、また同様に、第２のフレームメモリー回路３後段の第２の切替回路６によって第２のフレームメモリー回路３の出力信号からキー信号生成回路１の出力信号に切り替えることにより、第１のフレームメモリー回路３や第２のフレームメモリー回路３の内容を消すことなく、入力映像信号および入力キー信号によるスーパーインポーズも可能となるといった効果を奏する。
【００１７】
次にスーパープロセッサー装置２０の動作（スーパーインポーズ制御方法）について説明する。図１を参照すると、キー信号生成回路１は入力映像信号および入力キー信号を入力し、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得る。
【００１８】
第１のフレームメモリー回路２は入力映像信号、第２のフレームメモリー回路３はキー信号生成回路１の出力信号を入力し、フレーム遅延したそれぞれの出力信号を得るとともに、書き込み制御信号を入力し、これにより第１のフレームメモリー回路２および第２のフレームメモリー回路３への書き込みをする／しないについての書き込み制御を実行することができる。
【００１９】
遅延回路４は、入力映像信号を受け取ってキー信号生成回路１に相当する遅延分だけ当該入力映像信号を遅延させる。
【００２０】
第１の切替回路５は、遅延回路４の出力および第１のフレームメモリー回路２の出力を受け取って切替制御信号に応じてこれらを切り替えて出力する。
【００２１】
第２の切替回路６は、キー信号生成回路１の出力および第２のフレームメモリー回路３の出力を受け取って切替制御信号に応じてこれらを切り替えて出力する。
【００２２】
シャドー付加回路７は、第１の切替回路５および第２の切替回路６の出力を受けてシャドー信号を付加するとともに、スーパープロセッサー装置２０の映像信号出力およびキー信号出力を得る。
【００２３】
次に図１および図２を参照してスーパープロセッサー装置２０の動作（スーパーインポーズ制御方法）をさらに詳しく説明する。図２は図１のスーパープロセッサー装置の各部の信号波形である。
【００２４】
キー信号生成回路１は、入力映像信号または入力キー信号に基づいて波形成形を行い、キー信号を生成する。図２（ａ）のようにノイズ成分を除去するとともに、図２（ｂ）のように当該ノイズ成分の除去の処理に合わせて波形レベルを修正する。
【００２５】
第１のフレームメモリー回路２は入力映像信号、第２のフレームメモリー回路３はキー信号生成回路１の出力信号を入力して１フレーム分遅延させ、それぞれの出力信号を得る。また、第１のフレームメモリー回路２および第２のフレームメモリー回路３に書き込み制御信号を入力し、これにより第１のフレームメモリー回路２および第２のフレームメモリー回路３への書き込みをする／しないについての書き込み制御を実行することができる。すなわち、「書き込みする」の場合には入力信号が１フレーム分遅延して出力され、「書き込みしない」の場合には最後にメモリーされた映像信号またはキー信号が繰り返し読み出される。
【００２６】
遅延回路４は入力映像信号を受け取ってキー信号生成回路１に相当する遅延分だけ当該入力映像信号を遅延させるとともに、キー信号と映像信号の位相を合わせて後段の回路へ入力する。
【００２７】
第１の切替回路５は、遅延回路４の出力および第１のフレームメモリー回路２の出力を受け取って切替制御信号に応じてこれらを切り替えて出力する。
【００２８】
第２の切替回路６は、キー信号生成回路１の出力および第２のフレームメモリー回路３の出力を受け取って切替制御信号に応じてこれらを切り替えて出力する。
【００２９】
シャドー付加回路７は、第１の切替回路５および第２の切替回路６の出力を受けてシャドー信号を生成して、図２（ｃ）および図２（ｄ）のように映像信号出力およびキー信号出力を得る。なお、シャドー付加回路７の動作一例としては、特許第１９１２７５４号公報の図３およびその動作説明において開示されているので説明を省略する。
【００３０】
以上説明したように本実施の形態によれば以下に掲げる効果を奏する。まず第１の効果は、映像信号およびキー信号用に第１のフレームメモリー回路２および第２のフレームメモリー回路３を具備しているため、メモリーした信号によるスーパーインポーズが可能となることである。
【００３１】
また第２の効果は、上記メモリーの構成において、従来のフィールドメモリーの容量を見直して第１のフレームメモリー回路２および第２のフレームメモリー回路３にするか、もしくは、フィールドメモリーを追加して第１のフレームメモリー回路２および第２のフレームメモリー回路３にするだけで、映像信号およびキー信号をメモリーすることができるため、従来からあるフィールドメモリーを有効に活用できることである。
【００３２】
そして第３の効果は、第１のフレームメモリー回路２および第２のフレームメモリー回路３の後段に切替回路を具備しているため、第１のフレームメモリー回路２と第２のフレームメモリー回路３によるスーパーインポーズから入力の映像信号とキー信号によるスーパーインポーズに変える場合、メモリー内容を消去することなく、入力の映像信号およびキー信号によるスーパーインポーズが可能となることである。
【００３３】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。また、各図において、同一構成要素には同一符号を付している。
【００３４】
【発明の効果】
本発明は以上のように構成されているので、以下に掲げる効果を奏する。まず第１の効果は、映像信号およびキー信号用に第１のフレームメモリー回路および第２のフレームメモリー回路を具備しているため、メモリーした信号によるスーパーインポーズが可能となることである。
【００３５】
また第２の効果は、上記メモリーの構成において、従来のフィールドメモリーの容量を見直して第１のフレームメモリー回路および第２のフレームメモリー回路にするか、もしくは、フィールドメモリーを追加して第１のフレームメモリー回路および第２のフレームメモリー回路にするだけで、映像信号およびキー信号をメモリーすることができるため、従来からあるフィールドメモリーを有効に活用できることである。
【００３６】
そして第３の効果は、第１のフレームメモリー回路および第２のフレームメモリー回路の後段に切替回路を具備しているため、メモリーの内容を消去することなく、入力の映像信号およびキー信号によるスーパーインポーズが可能となることである。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るスーパープロセッサー装置の構成を説明するための機能ブロック図である。
【図２】図１のスーパープロセッサー装置の各部の信号波形である。
【図３】従来のスーパープロセッサー装置の構成を説明するための機能ブロック図である。
【符号の説明】
１…キー信号生成回路
２…第１のフレームメモリー回路
３…第２のフレームメモリー回路
４…遅延回路
５…第１の切替回路
６…第２の切替回路
７…シャドー付加回路
２０…スーパープロセッサー装置
【図１】
0003684947.tif 000002
【図２】
0003684947.tif 000003
【図３】
0003684947.tif 000004