(57)【特許請求の範囲】
【請求項１】
ひずみに応じた抵抗変化を生じるひずみゲージと等価な抵抗値を発生するひずみゲージ擬似抵抗体であって、
一対の入力電圧端子と、
指令値が入力され、前記一対の入力電圧端子に入力される入力電圧値を前記指令値に応じた電圧値とするように分圧する分圧回路と、
所定の固定抵抗値を有し、前記入力電圧値と前記分圧回路により分圧された電圧値との差分が印加され、且つ、前記一対の入力電圧端子間に流れる電流とほぼ同等の電流が流れるように設けられた基準抵抗体と、
を備え、
前記一対の入力電圧端子間の抵抗値が前記指令値に基づいて規定されることを特徴とするひずみゲージ擬似抵抗体。
【請求項２】
前記一対の入力電圧端子の一方が前記基準抵抗体の一端に接続すると共に第１のオペアンプを介して前記分圧回路の入力端子に接続し、他方が前記分圧回路のもう１つの入力端子に接続し、前記分圧回路の分圧出力端子が第２のオペアンプを介して前記基準抵抗体の他端に接続してなることを特徴とする請求項１に記載のひずみゲージ擬似抵抗体。
【請求項３】
請求項１または２に記載のひずみゲージ擬似抵抗体に対して並列または直列に接続された固定抵抗体を備えることを特徴とするひずみゲージ擬似抵抗体。
【請求項４】
請求項１乃至３のいずれか１項に記載のひずみゲージ擬似抵抗体を備え、
無ひずみ状態に対応する前記ひずみゲージ擬似抵抗体の抵抗値として予め定められた第１の抵抗値Ｒ０と所望のひずみ値εとから、次式（１）によって算出される第２の抵抗値Ｒεを前記ひずみゲージ擬似抵抗体に生じさせることを特徴とするひずみ校正器。
Ｒε＝Ｒ０・（Ｋ・ε＋１）・・・・・・・・・・（１）
ただし、Ｋ：ゲージ率
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ひずみ測定器等の校正に用いられるひずみゲージ擬似抵抗体及びひずみ校正器に関する。
【０００２】
【従来の技術】
ひずみ測定では、ひずみに応じて抵抗値が変化するひずみゲージが物体に貼着される。そして、ひずみゲージの抵抗値変化を検出してひずみ測定を行うひずみ測定器には、ひずみゲージと併せてホイートストンブリッジ回路（ブリッジ回路）を構成する抵抗回路（ダミー抵抗からなる回路）が接続され、あるいは備えられ、その抵抗回路にひずみゲージが接続される。そして、該ひずみ測定器は、ブリッジ回路にその電源電圧を付与しつつ、物体のひずみに応じたレベルの電圧信号をブリッジ回路から取得し、その電圧信号のレベルからひずみ値を求める。そして、その求めたひずみ値を表示器に表示したり、適宜の記憶媒体に記録し、あるいは外部に出力する等の処理を行う。
【０００３】
このようなひずみ測定器がブリッジ回路の電圧信号（ブリッジ出力電圧）からひずみ値を正しく認識するかの検査等、該ひずみ測定器の校正を行うための機器として、ひずみ校正器が用いられている。ひずみ校正器には、擬似ブリッジ出力電圧を発生するものと、擬似抵抗値を有するものとの２種類が知られている。しかし、前者のものでは、ひずみ値とブリッジ回路の出力電圧とが常に一定の関係にあることを前提とするため、ブリッジ回路のダミー抵抗の精度誤差や測定開始時のひずみ抵抗値を原因とするブリッジ回路の初期不平衡の影響を考慮した校正ができない。特に１ゲージ法では、初期不平衡が生じ易く、ブリッジ回路のダミー抵抗を含んだ測定系での校正を行うことが望ましいものの、前者の校正器ではそのような校正ができない。このため、後者の擬似抵抗値を有するもので校正を行うことが好ましい。この種のものとしては、図６のものが知られている。
【０００４】
図６に示すように、従来のひずみ校正器６０は、ひずみゲージの標準抵抗値（公称抵抗値：例えば１２０Ω）を有する基準抵抗体６１と、該基準抵抗体６１よりも十分に大きな抵抗値を有する抵抗素子ｒ１〜ｒｎと、これらの抵抗素子ｒ１〜ｒｎを基準抵抗体６１に切替自在に並列に接続するためのスイッチＳＷ１〜ＳＷｎとから構成されている。そして、基準抵抗体６１に並列に接続する抵抗素子ｒ１〜ｒｎを順番に切り替えると、ひずみ相当で、例えば１０００マイクロひずみずつ抵抗変化が生じるように各抵抗素子ｒ１〜ｒｎの抵抗値が設定されている。そして、ひずみ校正器６０は、ひずみ測定器５０に接続されたブリッジ回路５１の３辺のダミー抵抗５２〜５４を除く他の一辺、すなわち、ひずみゲージ５５を組み込む辺に、該ひずみゲージ５５の代わりに接続されてひずみゲージ５５と等価な抵抗値を生成する。
【０００５】
ひずみ校正時には、電源入力部Ａ，Ｃ間にブリッジ回路５１の電源電圧値Ｖを付与した状態で、ブリッジ回路５１の出力部Ｂ，Ｄ間に生じる出力電圧値ｅが検出され、この電圧値ｅをもとにひずみ値ε′を測定する。そして、ひずみ測定器５０で測定されるひずみ値ε′と、次式（２）で表され、ひずみ校正器６０で設定されたひずみ値εとを対比することにより、ひずみ測定器５０とブリッジ回路５１による測定系の校正を行う。
【０００６】
ε＝ΔＲ／（Ｋ・Ｒ０）・・・・・・・・・・（２）
ただし、Ｒ０は基準抵抗体６１の抵抗値、ΔＲは基準抵抗体６１の抵抗値からの変化量、Ｋはゲージ率を表す。
【０００７】
しかしながら、従来のひずみ校正器６０では、多種類のひずみ値に対応した抵抗値を生成するためには、基準抵抗体６１に並列に接続する多数の抵抗素子ｒ１〜ｒｎが必要となる。これは、ひずみに応じたひずみゲージの抵抗値変化は基本的には非常に小さく、通常的な可変抵抗器等を用いても、種々のひずみ値に対応した抵抗値を精度よく得ることが困難であるからである。また、ひずみ測定開始時の無ひずみ状態に対応するひずみゲージの初期抵抗値としての基準抵抗体６１の抵抗値から、抵抗素子を切り換えて作り出される複数の抵抗値には線形性がないと共に、該初期抵抗値がひずみゲージの標準抵抗値に等しいことを前提として基準抵抗体６１や抵抗素子ｒ１〜ｒｎの抵抗値が設定されているため、初期抵抗値を種々の値に設定しつつ所望のひずみ値を生成することが困難であった。
【０００８】
特に、ひずみ測定開始時におけるひずみゲージの初期抵抗値（これは必ずしもひずみゲージの標準抵抗値になるとは限らない）のばらつきを考慮して校正を行うために、基準抵抗体６１と抵抗素子ｒ１〜ｒｎの組み合わせによって初期抵抗値を変化させると、その初期抵抗値を基点とした、所望のひずみ値を生成することが困難となっていた。
【０００９】
【発明が解決しようとする課題】
本発明はかかる背景に鑑み、ひずみゲージと等価で任意の抵抗値を発生できるひずみゲージ擬似抵抗体を提供することを目的とする。
【００１０】
また、本発明は、初期抵抗値を任意に設定できると共に、広範囲の抵抗値を発生できるひずみ校正器を提供することを他の目的とする。
【００１１】
【課題を解決するための手段】
前記の目的を達成するために、本発明の第１の態様に係るひずみゲージ擬似抵抗体は、ひずみに応じた抵抗変化を生じるひずみゲージと等価な抵抗値を発生するひずみゲージ擬似抵抗体であって、一対の入力電圧端子と、指令値が入力され、前記一対の入力電圧端子に入力される入力電圧値を前記指令値に応じた電圧値とするように分圧する分圧回路と、所定の固定抵抗値を有し、前記入力電圧値と前記分圧回路により分圧された電圧値との差分が印加され、且つ、前記一対の入力電圧端子間に流れる電流とほぼ同等の電流が流れるように設けられた基準抵抗体と、を備え、前記一対の入力電圧端子間の抵抗値が前記指令値に基づいて規定されることを特徴とする。
【００１２】
かかる本発明によれば、分圧回路は、入力される指令値に応じて、一対の入力電圧端子に入力される入力電圧値を分圧する。ここで指令値は例えば入力電圧値と分圧電圧値との分圧比を表すデータを示す。この分圧電圧値と入力電圧値との差分が基準抵抗体に印加され、且つ、該基準抵抗体には入力電圧端子間に流れる電流とほぼ同等の電流が流れるように構成される。よって、この基準抵抗体と入力電圧端子間とに流れる電流はほぼ等しくなるので、入力電圧端子間の抵抗値は、分圧電圧値、換言すれば分圧回路に入力される指令値によって規定されることになる。従って、ひずみゲージ擬似抵抗体は、指令値に基づいて任意の所望の抵抗値を発生することができる。尚、分圧回路としては、例えばＤ／Ａ変換器が好適である。
【００１３】
また、本発明の第１の態様に係るひずみゲージ擬似抵抗体は、前記一対の入力電圧端子の一方が前記基準抵抗体の一端に接続すると共に第１のオペアンプを介して前記分圧回路の入力端子に接続し、他方が前記分圧回路のもう１つの入力端子に接続し、前記分圧回路の分圧出力端子が第２のオペアンプを介して前記基準抵抗体の他端に接続して構成することが好ましい。
【００１４】
かかる本発明によれば、第１及び第２のオペアンプは、入力インピーダンスが十分大きく且つ出力インピーダンスが十分小さいので、第１のオペアンプを介して分圧回路の一対の入力端子間に印加される電圧は、入力電圧端子間の電位差、すなわち入力電圧値ＶＧと等しくなる。さらに、入力電圧端子の一方から分圧回路にはほとんど電流が流れず、入力電圧端子間に流れる電流ｉと基準抵抗体に流れる電流とがほぼ等しくなる。同様に、第２のオペアンプを介して基準抵抗体の他端に印加される電圧は、分圧回路の分圧電圧値ＶＯＵＴと等しくなる。従って、基準抵抗体には、入力電圧値ＶＧと分圧電圧値ＶＯＵＴとの差が印加されることになる。よって、分圧比ｎ（＝ＶＯＵＴ／ＶＧ）と、基準抵抗体の抵抗値ＲＳとから、ひずみゲージ擬似抵抗体の抵抗値ＲＧ（＝ＶＧ／ｉ）は、次式（３）で表される。
【００１５】
ＲＧ＝ＲＳ／（１−ｎ）・・・・・・・・・・（３）
【００１６】
従って、このひずみゲージ擬似抵抗体は、分圧比ｎに基づいて任意の所望の抵抗値を発生することができる。
【００１７】
また、前記の目的を達成するために、本発明の第２の態様に係るひずみゲージ擬似抵抗体は、本発明の第１の態様に係るひずみゲージ擬似抵抗体に対して並列または直列に接続された固定抵抗体を備えることを特徴とする。
【００１８】
すなわち、第１の態様のひずみゲージ擬似抵抗体（抵抗値ＲＧ）に対して並列に固定抵抗体（抵抗値Ｒ）を接続して新たなひずみゲージ擬似抵抗体（合成抵抗値ＲＺ＝Ｒ・ＲＧ／（ＲＧ＋Ｒ））を構成したときに、第１の態様のひずみゲージ擬似抵抗体の構成要素、例えばオペアンプのオフセット電圧等による上記合成抵抗値ＲＺの誤差を低減できる。なお、固定抵抗体の抵抗値Ｒについて、合成抵抗値ＲＺの誤差を低減する上では、Ｒ≪ＲＧとなるように設定することが好ましい。ただし、合成抵抗値ＲＺの値をひずみゲージの標準抵抗値（公称抵抗値：例えば１２０Ω）に近い値に設定する必要があるので、合成抵抗値ＲＺの可変幅を考慮しつつ、ＲとＲＧの比率を定めることが好ましい。また、第１の態様のひずみゲージ擬似抵抗体（抵抗値ＲＧ）に対して直列に固定抵抗体（抵抗値Ｒ）を接続して新たにひずみゲージ擬似抵抗体（抵抗値ＲＺ′＝ＲＧ＋Ｒ）を構成したときには、第２の態様のひずみゲージ擬似抵抗体の許容電圧の範囲が拡大するので、ひずみ校正時に高電圧が印加されるような場合にも対応できることとなる。
【００１９】
次に、前記の目的を達成するために、本発明のひずみ校正器は、本発明の第１または第２の態様に係るひずみゲージ擬似抵抗体を備え、無ひずみ状態に対応する前記ひずみゲージ擬似抵抗体の抵抗値として予め定められた第１の抵抗値Ｒ０と所望のひずみ値εとから、次式（４）によって算出される第２の抵抗値Ｒεを前記ひずみゲージ擬似抵抗体に生じさせることを特徴とする。
Ｒε＝Ｒ０・（Ｋ・ε＋１）・・・・・・・・・・（４）
ただし、Ｋ：ゲージ率
【００２０】
かかる本発明によれば、ひずみ校正器は、基準抵抗体の固定抵抗値と指令値で定まる任意の抵抗値を発生することができるひずみゲージ擬似抵抗体を備える。ひずみ校正器には、ひずみ校正に際して、ひずみゲージ擬似抵抗体のひずみ測定開始時の無ひずみ状態に対応する初期抵抗値が、第１の抵抗値Ｒ０として予め定められる。このとき、ひずみゲージ擬似抵抗体の第１の抵抗値Ｒ０は、ひずみゲージ擬似抵抗体が発生可能な抵抗値の範囲で任意の値を設定できる。このひずみ校正器は、ひずみ校正に際して発生させる所望のひずみ値εが入力されると、式（４）に基づいて、ひずみゲージ擬似抵抗体のひずみ発生時に対応する抵抗値である第２の抵抗値Ｒεが、ひずみゲージ擬似抵抗体に生じるように指令値を制御する。従って、初期抵抗値を任意に設定できると共に、広範囲の抵抗値を発生できるひずみ校正器を提供できる。なお、前記の式（４）中のゲージ率Ｋは、より詳しくは、ひずみゲージ擬似抵抗体が対象とするひずみゲージのゲージ率を示す。
【００２１】
【発明の実施の形態】
（第１の実施形態）図１は本発明の第１の実施形態のひずみゲージ擬似抵抗体の構成図である。この実施形態は本発明の第１の態様のひずみゲージ擬似抵抗体の実施形態である。
【００２２】
図１を参照して、ひずみゲージ擬似抵抗体１は、分圧回路２と、基準抵抗体３と、高入力インピーダンスのオペアンプ４，５と、後述のブリッジ回路を介して入力電圧値ＶＧが印加される一対の入力電圧端子６，７とを備える。
【００２３】
分圧回路２は、例えば１６ビットのＤ／Ａ変換器から構成され、１６ビットのデジタルデータ（本発明の指令値に相当する）を制御端子８に入力することによって、入力端子９，１０間に印加される電圧値ＶＩ  Ｎを該デジタルデータに応じたレベルの電圧に分圧し、分圧電圧値ＶＯＵＴを分圧出力端子１１から出力する。なお、入力端子１０は入力電圧端子７に同電位に接続されている。また、上記デジタルデータは分圧比ｎ（＝ＶＯＵＴ／ＶＩＮ）を表すものである。
【００２４】
基準抵抗体３は、固定抵抗値ＲＳの抵抗素子により構成される。オペアンプ４，５はボルテージフォロア回路を形成し、オペアンプ４の正入力には、入力電圧端子６と基準抵抗体３の一端とが同電位に接続されている。また、オペアンプ４の出力は分圧回路２の入力端子９に同電位に接続され、オペアンプ５の出力は基準抵抗体３の他端に同電位に接続されている。また、オペアンプ５の正入力は分圧回路２の分圧出力端子１１に同電位に接続されている。
【００２５】
オペアンプ４は高入力インピーダンスのものであるので、入力電圧端子６からオペアンプ４には電流がほとんど流れない。従って、基準抵抗体３には、入力電圧端子６，７間に流れる電流ｉとほぼ同じ電流が流れる。また、オペアンプ５も高入力インピーダンスのものであるので、分圧回路２の分圧出力端子１１からオペアンプ５に流れる電流もほぼ０である。従って、基準抵抗体３のオペアンプ５側の一端には、分圧回路２に分圧された分圧電圧値ＶＯＵＴが印加されるので、基準抵抗体３には、入力電圧値ＶＧと分圧電圧値ＶＯＵＴとの差分が付与されることになる。
【００２６】
ひずみゲージ擬似抵抗体１は、例えば、図６に示す従来のひずみ校正器６０の代わりに、ひずみ測定器５０およびブリッジ回路５１に接続されて使用される。この場合、入力電圧端子６，７がブリッジ回路５１の一辺の両端Ａ，Ｂに接続され、外部から分圧回路８の制御端子８に任意の分圧比ｎを表すデジタルデータ（指令値）が入力されて、所望の任意の抵抗値が設定される。本実施形態によれば、ひずみゲージ擬似抵抗体１の抵抗値ＲＧは、前記の式（３）で表され、ひずみゲージ擬似抵抗体１は、分圧比ｎに基づいて任意の抵抗値を発生することができる。
【００２７】
（第２の実施形態）第１の実施形態で説明したひずみゲージ擬似抵抗体１は、例えば、構成要素のオペアンプ４，５のオフセット誤差等に起因して、その抵抗値ＲＧに誤差が生じる。そのため、より精度のよい抵抗値を発生させることのできるひずみゲージ擬似抵抗体を第２の実施形態として説明する。図２は本発明の第２の実施形態のひずみゲージ擬似抵抗体の構成図である。この実施形態は本発明の第２の態様のひずみゲージ擬似抵抗体の実施形態である。
【００２８】
図２を参照して、ひずみゲージ擬似抵抗体２０は、第１の態様で説明したひずみゲージ擬似抵抗体に固定抵抗体１５（抵抗値Ｒ）が並列に接続されて構成される。なお、第１の実施形態と同一の構成については第１の実施形態のと同一の参照番号を付与し、説明を省略する。
【００２９】
ひずみゲージ擬似抵抗体２０は、分圧回路２と、基準抵抗体３と、オペアンプ４，５と、固定抵抗体１５と、後述のブリッジ回路を介して入力電圧ＶＧが印加される一対の入力電圧端子１６，１７とを備える。このうち、分圧回路２と、基準抵抗体３と、オペアンプ４，５とを含む回路は、第１の態様のひずみゲージ擬似抵抗体の抵抗値ＲＧ＝ＲＳ／（１−ｎ）と同一の抵抗値を有する擬似的な抵抗体１８を構成している。
【００３０】
固定抵抗体１５は、この抵抗体１８に対して並列に接続されている。従って、ひずみゲージ擬似抵抗体２０の抵抗値ＲＺは、固定抵抗体１５と、抵抗体１８との並列接続による合成抵抗値となり、次式（５）で表される。なお、ひずみゲージ擬似抵抗体２０の抵抗値ＲＺは、ひずみゲージの標準抵抗値（公称抵抗値：例えば１２０Ω）の近傍の値を中心に所定の可変幅を有するようにＲとＲＧの比率が設定されている。
【００３１】
ＲＺ＝ＲＳ・Ｒ／（ＲＳ＋（１−ｎ）・Ｒ）・・・・・・・・・・（５）
【００３２】
上述のひずみゲージ擬似抵抗体２０の使用に際しては、第１の実施形態と同様に、ひずみ測定器５０およびブリッジ回路５１に接続され、任意の分圧比ｎを表すデジタルデータ（指令値）が入力されることにより、所望の任意の抵抗値が設定される。
【００３３】
本実施形態によれば、ひずみゲージ擬似抵抗体２０は、基準抵抗体３の抵抗値ＲＳと固定抵抗体１５の抵抗値Ｒと分圧比ｎで定まる任意の抵抗値を発生すると共に、抵抗体１８に固定抵抗体１５を並列に接続することにより、抵抗体１８の構成要素、例えばオペアンプ４，５のオフセット電圧等による合成抵抗値ＲＺの誤差を低減することができる。従って、ひずみゲージ擬似抵抗体２０は、第１の実施形態よりも精度よく所望の任意の抵抗値を発生させることができる。
【００３４】
（第３の実施形態）図３は本発明の第３の実施形態のひずみゲージ擬似抵抗体の構成図である。この実施形態は本発明の第２の態様のひずみゲージ擬似抵抗体の実施形態である。
【００３５】
図３を参照して、ひずみゲージ擬似抵抗体２１は、第１の態様で説明したひずみゲージ擬似抵抗体に固定抵抗体１５（抵抗値Ｒ）が直列に接続されて構成される。ここで、第１の実施形態と同一の構成については第１の実施形態のと同一の参照番号を付与し、説明を省略する。また、ひずみゲージ擬似抵抗体２１は、第２の実施形態のひずみゲージ擬似抵抗体２０と同一の構成要素からなり、固定抵抗体１５が擬似的な抵抗体１８に対して直列に接続されている点のみが異なる。
【００３６】
従って、ひずみゲージ擬似抵抗体２１の抵抗値ＲＺ′は、固定抵抗体１５（抵抗値Ｒ）と、抵抗体１８（抵抗値ＲＧ＝ＲＳ／（１−ｎ））の直列接続による合成抵抗値となり、次式（６）で表される。
【００３７】
ＲＺ′＝Ｒ＋ＲＳ／（１−ｎ）・・・・・・・・・・（６）
【００３８】
従って、ひずみゲージ擬似抵抗体２１は、基準抵抗体３の抵抗値ＲＳと固定抵抗体１５の抵抗値Ｒと分圧比ｎとで定まる任意の抵抗値を発生することができる。上述のひずみゲージ擬似抵抗体２１の使用に際しては、第１の実施形態と全く同様にして、ひずみ測定器５０およびブリッジ回路５１に接続され、任意の分圧比ｎを表すデジタルデータ（指令値）が入力されることにより、所望の任意の抵抗値が設定される。
【００３９】
本実施形態によれば、固定抵抗体１５を第１の態様のひずみゲージ擬似抵抗体に直列接続する構成により、入力電圧端子１６，１７間に印加される電圧値の許容範囲を拡大できる。つまり、測定用電圧として、第１の態様のひずみゲージ擬似抵抗体の許容される印加電圧を超えるような高電圧も入力電圧端子１６，１７間に印加できることとなる。
【００４０】
（第４の実施形態）図４は本発明の第４の実施形態のひずみ校正器の構成図である。図４を参照して、ひずみ校正器３０は、第２の実施形態のひずみゲージ擬似抵抗体２０とコントロール部４０とから構成される。ひずみゲージ擬似抵抗体２０（抵抗値ＲＺ）は第２の実施形態と同一のものであり、この構成については第２の実施形態のと同一の参照番号を付与し、説明を省略する。
【００４１】
ひずみ校正器３０のコントロール部４０は、キー入力操作部４１と、制御回路４２と、記憶回路４３と、インターフェース回路４４と、主電源回路４５と、表示器４６と、表示回路４７とを備えている。
【００４２】
キー入力操作部４１は、操作者の操作により、ひずみゲージ擬似抵抗体２０の初期抵抗値やひずみ値（ひずみゲージ擬似抵抗体２０に発生させようとする抵抗値に対応するひずみ設定値）を入力するためのものであり、例えば、初期抵抗値設定ボタン、ひずみ値設定ボタン、ひずみ発生ボタン等が設けられている。制御回路４２は、マイクロプロセッサ等により構成され、後述の各種データ処理や制御処理を行う。記憶回路４３は、ＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭ等により構成され、各種データや制御回路４２が行う処理に必要なプログラム等を記憶保持する。
【００４３】
インターフェース回路４４は、制御回路４２がコントロール部４０の外部の図示しない操作器やパーソナルコンピュータ等との間で各種データの授受を行うための回路である。主電源回路４５は、コントロール部４０全体の電源電圧を商用電源等から生成する。なお、商用電源等に代えて電池を使用するようにしてもよい。表示器４６は、制御回路４２により表示回路４７を介して駆動され、初期抵抗値やひずみ値等を表示する。
【００４４】
上記構成のひずみ校正器３０の作動を説明する。なお、ひずみゲージ擬似抵抗体２０の初期抵抗値（本発明の無ひずみ状態に対応する抵抗値）をＲＺ０（添え字０で示す）、ひずみ発生時抵抗値（本発明の第２の抵抗値に相当する）をＲＺε（添え字εで示す）として説明する。また、この場合には、前記の（４）式は次式（７）で表される。
【００４５】
ＲＺε＝ＲＺ０・（Ｋ・ε＋１）・・・・・・・・・・（７）
【００４６】
本実施形態のひずみ校正器３０では、あらかじめ、基準抵抗体３の抵抗値ＲＳ、固定抵抗体１５の抵抗値Ｒ、ひずみゲージ擬似抵抗体２０の対象とするひずみゲージのゲージ率Ｋの値が、ひずみ校正器３０の外部の適宜の操作器等からインターフェース回路４４及び制御回路４２を介して記憶回路４３に入力されて、記憶回路４３に記憶保持される。尚、これらの値ＲＳ、Ｒ、Ｋはひずみ校正器３０の製造段階で記憶回路４３に記憶保持しておくようにしてもよい。
【００４７】
まず、ひずみ校正器３０の所定の操作等により、コントロール部４０を動作させる。コントロール部４０のキー入力操作部４１（図４参照）の操作により、ひずみゲージ擬似抵抗体２０に生じさせる所望の初期抵抗値ＲＺ０が入力される（操作者は不図示の初期抵抗値設定ボタンを操作する）。制御回路４２は、入力された初期抵抗値ＲＺ０をひずみゲージ擬似抵抗体２０に発生させるための分圧比ｎ０を算出し、算出した分圧比ｎ０を記憶回路４３に記憶させる。なお、初期抵抗値ＲＺ０を生じさせるための分圧比ｎ０は、記憶回路４３に記憶された値ＲＳ、Ｒと入力された初期抵抗値ＲＺ０とを用いて次式（８）により算出される。この式（８）は前記の式（５）に基づいて得られる式である。
【００４８】
ｎ０＝１＋ＲＳ／Ｒ−ＲＳ／ＲＺ０・・・・・・・・・・（８）
【００４９】
次に、キー入力操作部４１の操作により、操作者が発生させたい所望のひずみ値εを設定する操作を行う（操作者は不図示のひずみ値設定ボタンを操作する）。制御回路４２は、キー入力操作部４１から入力されたひずみ値εに基づいて、記憶回路４３にあらかじめプログラムされた処理を行うことで、ひずみゲージ擬似抵抗体２０の分圧回路２に供給するデジタルデータとして表される分圧比ｎε（前記の式（５）に基づき、ひずみ発生時に対応するひずみゲージ擬似抵抗体２０の抵抗値ＲＺεを生じさせる分圧比）を求める。すなわち、制御回路４２は、記憶回路４３に記憶保持された初期状態の分圧比ｎ０、基準抵抗体３の抵抗値ＲＳ、固定抵抗体１５の抵抗値Ｒ、ゲージ率Ｋの各データを記憶回路４３から読み込む。そして、読み込んだ上記の各データの値を用いて、次式（９）の演算を行うことで、分圧比ｎεを求め、求めた分圧比ｎεを記憶回路４３に記憶保持させる。
【００５０】
ｎε＝（Ｋ・ε（１＋ＲＳ／Ｒ）＋ｎ０）／（Ｋ・ε＋１）・・・・・・・・・・（９）
【００５１】
この式（９）は前記の式（５）、（７）に基づいて得られる。また、制御回路４２は、初期抵抗値ＲＺ０、ひずみゲージ擬似抵抗体２０に発生させたい所望のひずみ値ε、求めた分圧比ｎεの値等を表示回路４９を介して表示器４８に適宜表示させる。
【００５２】
尚、制御回路４２は、キー入力操作部４１より入力されたひずみ値εから、次式（１０）により、ひずみ値εに対応する分圧比ｎεを求める処理を行うようにしてもよい。
【００５３】
ｎε＝１＋ＲＳ／Ｒ−ＲＳ／（ＲＺ０・（Ｋ・ε＋１））・・・・・・・・・・（１０）
【００５４】
ひずみ校正時には、図５に示すように、ひずみ測定器５０に接続されたブリッジ回路５１を他の３つのダミー抵抗５２〜５４と共に形成するひずみゲージ５５に代えて、ひずみ校正器３０の入力電圧端子１６，１７が該ブリッジ回路５１の接続端子５６，５７に接続される。
【００５５】
次に、ひずみ校正器３０のキー入力操作部４１のひずみ発生ボタン（図示せず）を操作者が操作すると、制御回路４２は、記憶回路４３に記憶された分圧比ｎεを読み込んで、分圧比ｎεが表すデジタルデータをひずみゲージ擬似抵抗体２０の分圧回路２に供給する。供給されたデジタルデータに応じて、ひずみゲージ擬似抵抗体２０の抵抗値はひずみ時に対応する抵抗値ＲＺεに変化するので、ひずみ校正器３０の入力電圧端子１６，１７間に抵抗値ＲＺεが発生する。このとき、ひずみ測定器５０は、電源入力部Ａ，Ｃ間にブリッジ回路５１の電源電圧値Ｖを付与した状態で、ブリッジ回路５１の出力部Ｂ，Ｄ間に生じる出力電圧値ｅを検出し、これを基にひずみ値ε′を測定することができる。
【００５６】
上記実施形態によれば、ひずみ校正器３０は、ひずみ測定開始時の無ひずみ状態に対応した初期抵抗値ＲＺ０を任意に設定できると共に、所望のひずみ値εに応じた抵抗値ＲＺεを発生させる。従って、このひずみ校正器３０を用いれば、ひずみ校正時にひずみ測定器５０で測定されるひずみ値ε′とひずみ校正器３０で設定されたひずみ値εとを対比することにより、ひずみ測定器５０に接続されたブリッジ回路５１のダミー抵抗５２〜５４を含む測定系に対して校正をすることができる。
【００５７】
また、本実施形態のひずみ校正器３０は、上述のような静的なひずみ校正の他に、動的なひずみ校正を可能とすることができる。この場合には、ひずみ校正器３０の記憶回路４３にひずみゲージ擬似抵抗体２０の抵抗値を正弦波状に変化させるプログラムを予め記憶させておき、例えば正弦波の周期、ピーク値、中心値（初期抵抗値）を入力できるように定めておき、これらの入力値により定まる波形で抵抗値を正弦波状に連続的に変化させるようにすればよい。
【００５８】
また、上記実施形態では、１ゲージ法のひずみ測定器のひずみ校正器として説明したが、ひずみゲージ擬似抵抗体を２つ備えるようにひずみ校正器を構成すれば、２ゲージ法のひずみ測定器のひずみ校正器とすることができる。
【００５９】
尚、上記第１〜第４の実施形態では、ひずみゲージ擬似抵抗体を校正する分圧回路２は、Ｄ／Ａ変換器として説明したが、分圧回路２を、Ｄ／Ａ変換器と、分圧回路２の入力電圧を適宜分圧すると共に該Ｄ／Ａ変換器の入力端子に接続された抵抗体とから構成するようにしてもよい。このように構成することによって、ひずみゲージ擬似抵抗体が発生する抵抗値の分解能を高めることができる
【図面の簡単な説明】
【図１】第１の実施形態のひずみゲージ擬似抵抗体を示す図。
【図２】第２の実施形態のひずみゲージ擬似抵抗体を示す図。
【図３】第３の実施形態のひずみゲージ擬似抵抗体を示す図。
【図４】第４の実施形態のひずみ校正器を示す図。
【図５】第４の実施形態のひずみ校正器を用いた校正方法を示す図。
【図６】従来のひずみ校正器を用いた校正方法を示す図。
【符号の説明】
１，２０，２１・・・ひずみゲージ擬似抵抗体、２・・・分圧回路、３・・・基準抵抗体、４，５・・・オペアンプ、６，７，１６，１７・・・入力電圧端子、８・・・制御端子、９，１０・・・入力端子、１１・・・分圧出力端子、１５・・・固定抵抗体、１８・・・抵抗体、３０・・・ひずみ校正器、４０・・・コントロール部、５０・・・ひずみ測定器。
【図１】
0003619816.tif 000002
【図２】
0003619816.tif 000003
【図３】
0003619816.tif 000004
【図４】
0003619816.tif 000005
【図５】
0003619816.tif 000006
【図６】
0003619816.tif 000007