(57)【特許請求の範囲】
【請求項１】
測定システムにおける端子の第１及び第２の集合と第１及び第２接点を各々が含む装置の集合とを相互接続する複合スイッチングマトリックス装置において、
前記端子の第１及び第２の集合は少なくとも１つの共通端子を有し、該複合スイッチングマトリックスは、
前記装置の集合における第１接点と接触するプローブの第１の集合と、
前記装置の集合における第２接点と接触するプローブの第２の集合と、
構成リレーの第１及び第２の集合を含む構成マトリックスをプローブマトリックスリレーの第１及び第２の集合の各々へ接続するマトリックス間導体の第１及び第２の集合と、
前記測定システムと協働し、前記装置の集合における装置を予め決められた値にレーザトリミングするレーザとを具え、
前記プローブマトリックスリレーの第１の集合は、前記プローブの第１の集合のうち１本を前記マトリックス間導体の第１の集合のうち１本に選択的に相互接続する第１回路ボード上に取り付けられ、
前記プローブマトリックスリレーの第２の集合は、前記プローブの第２の集合のうち１本を前記マトリックス間導体の第２の集合のうち１本に選択的に相互接続する第２回路ボード上に取り付けられ、
前記第１及び第２回路ボードは、前記プローブマトリックスリレー及び前記マトリックス間導体の第１の集合を、前記プローブマトリックスリレー及び前記マトリックス間導体の第２の集合から、構成リレーによって電気的に絶縁可能とし、
前記構成マトリックスリレーの第１の集合は、前記測定システムにおける端末の第１の集合のうち１本を前記マトリックス間導体の第１の集合のうち１本に選択的に相互接続し、
前記構成マトリックスリレーの第２の集合は、前記測定システムにおける端末の第２の集合のうち１本を前記マトリックス間導体の第２の集合のうち１本に選択的に相互接続することを特徴とする複合スイッチングマトリックス装置。
【請求項２】
請求項１に記載の複合スイッチングマトリックス装置において、前記プローブマトリックスリレーおよび構成マトリックスリレーがドライリードリレーを具えることを特徴とする複合スイッチングマトリックス装置。
【請求項３】
請求項１に記載の複合スイッチングマトリックス装置において、前記装置の集合が、抵抗の集合と、キャパシタの集合と、インダクタの集合と、ディレイラインの集合とのうちすくなくとも１つを含むことを特徴とする複合スイッチングマトリックス装置。
【請求項４】
請求項１に記載の複合スイッチングマトリックス装置において、前記装置の集合を基板上に形成された抵抗のアレイとしたことを特徴とする複合スイッチングマトリックス装置。
【請求項５】
請求項４に記載の複合スイッチングマトリックス装置において、前記測定システムが、前記レーザと協働し、前記抵抗のアレイを予め決められた値にレーザトリミングする抵抗測定システムであることを特徴とする複合スイッチングマトリックス装置。
【請求項６】
請求項１に記載の複合スイッチングマトリックス装置において、前記装置の集合が少なくとも２５個の装置を含み、前記プローブの第１及び第２の集合が各々少なくとも５０個のプローブを含むことを特徴とする複合スイッチングマトリックス装置。
【請求項７】
請求項１に記載の複合スイッチングマトリックス装置において、前記プローブマトリックスリレーの第１及び第２の集合と構成マトリックスリレーの第１及び第２の集合とが合わせて４４０個程度のリレーを含み、前記プローブの第１及び第２の集合が１９２個程度のプローブを含むことを特徴とする複合スイッチングマトリックス装置。
【請求項８】
請求項１に記載の複合スイッチングマトリックス装置において、前記プローブの第１の集合を前記プローブマトリックスリレーの第１の集合における２個のリレーに接続し、前記プローブの第２の集合における各々のプローブを前記プローブマトリックスリレーの第２の集合における２個のリレーに接続したことを特徴とする複合スイッチングマトリックス装置。
【請求項９】
請求項１に記載の複合スイッチングマトリックス装置において、前記プローブの第１及び第２の集合を、前記プローブの第１及び第２の集合を前記プローブマトリックスリレーの第１及び第２の集合の各々に電気的に接続する第１及び第１のプローブカードによって前記第１及び第２の回路ボードから物理的に分離されたプローブカード上に取り付けたことを特徴とする複合スイッチングマトリックス装置。
【請求項１０】
請求項１に記載の複合スイッチングマトリックス装置において、前記端子の第１の集合が少なくとも抵抗測定システムのロウフォース端子及びロウセンス端子を具え、前記端子の第２の集合が少なくとも前記抵抗測定システムのハイフォース端子及びハイセンス端子を具えることを特徴とする複合スイッチングマトリックス装置。
【請求項１１】
請求項１０に記載の複合スイッチングマトリックス装置において、前記抵抗測定システムが、前記プローブの第１の集合の奇数メンバを用いて前記ロウフォース端子を前記装置の集合における第１接点に接続し、前記プローブの第１の集合の偶数メンバを用いて前記ロウセンス端子を前記装置の集合における第１接点に接続し、前記プローブの第２の集合の奇数メンバを用いて前記ハイフォース端子を前記装置の集合における第２接点に接続し、前記プローブの第２の集合の偶数メンバを用いて前記装置の集合における第２接点に接続することによって、４端子測定を行うことを特徴とする複合スイッチングマトリックス装置。
【発明の詳細な説明】
【０００１】
技術分野
本発明は、電気試験および測定装置の分野に関係し、さらに特に、装置のアレイにおける個々の装置をこれらのレーザトリミング中に測定する試験プローブアレイに測定装置を電気的に接続する複合スイッチングアレイに関係する。
【０００２】
発明の背景
電子回路小型化の継続する傾向は、無鉛化”チップ”キャパシタ、抵抗、コイルおよび集積回路のような、回路ボード表面取り付け構成要素の急速な開発を導いた。特に、チップ抵抗は、１．０ｍｍ×０．５ｍｍ（０．０４インチ×０．０２インチ）から３．０ｍｍ×１．５ｍｍ（０．１２インチ×０．０６インチ）以上まで変動するきわめて小型の薄膜抵抗である。チップ抵抗は、代表的に、４９．５ｍｍ×６０ｍｍセラミック基板上に抵抗および接続パッドパターンを形成する抵抗ペースト材料のアレイをスクリーニングおよびファイヤリングすることによって製造される。
【０００３】
図１は、５８本の列１４と９２本の行１６とにおいて配置された５３３６個の抵抗１２のアレイで覆われた代表的な先行技術の基板１０の拡大された一部を切り取ったコーナ部分を示す。ファイヤリング後、抵抗１２の各々を予め決められた抵抗値にレーザトリミングする。次に、基板１０を切り込み線（点線で示す）に沿って、個々のチップ抵抗および／またはチップ抵抗のグループに分割する。
【０００４】
基板１０のような代表的な基板において、列１４における抵抗１２は導電性パッド１８によって端から端まで電気的に接続され、その結果、各々の列１４における抵抗１２は直列に電気的に接続される。しかしながら、行１６における抵抗１２は近接して電気的に接続されない。
【０００５】
図２も参照し、レーザトリミング中、抵抗１２の行１６または列１４の全体はスイッチングマトリックス１９に電気的に接続され、このスイッチングマトリックス１９は抵抗１２を抵抗測定装置２０に一度に電気的に接触させ、この抵抗測定装置２０はレーザ２２と協働して各々の連続的に接続された抵抗１２を予め決められた抵抗値にトリミングする。抵抗１２への電気的な接続は、導電性パッド１８Ａおよび１８Ｂをプローブ２４Ａおよび２４Ｂ（ひとまとめにして”プローブ２４”）によって調べることによって行われる。
【０００６】
レーザトリミングは高速で正確な処理であり、１秒あたり１００個の抵抗をこれらの予め決められた値の５％以内に良好にトリミングすることができる。レーザトリミング精度はしばしば０．１％を越えることが要求され、前記予め決められた抵抗値は、０．１オーム以下から１００メガオームまで変動するかもしれないため、スイッチングマトリックス１９は、代表的に０．１オームより小さいオン抵抗と、きわめて高いオフ抵抗と、１０００００メガオームを越える絶縁抵抗と、０．５ミリ秒より短い動作時間と、１．０ピコファラッドより小さい接点間キャパシタンスとを有する”ドライリード”リレーを用いる。
【０００７】
抵抗のアレイをレーザトリミングする代表的なスイッチングマトリックス１９は、数百個のリレーを必要とするかもしれず、これらの強力な電気的特性を考慮しても、測定精度は低下するかもしれない。例えば、キャパシタンスまたは絶縁抵抗は、多過ぎるリレー接点が試験中に前記抵抗と並列に接続されている場合、許容し得ないレベルに増大するかもしれない。
【０００８】
当業者は、試験中の特定の抵抗を抵抗測定システム２０に相互接続する多くの可能な方法があることを知っている。しかしながら、最も費用効果的な相互接続技術は、試験中の抵抗の目標抵抗値に依存するかもしれない。一般的なルールとして、きわめて低い抵抗値（０．１オームないし１００オーム程度）に関して、４端子”ケルビン接続”測定が好適であり、中間の値（１００オーム程度ないし１００キロオーム程度）に関して、直列の最小の追加抵抗を測定される抵抗に加える２端子測定が好適であり、きわめて高い値（１００キロオームを越える）に関して、３端子”保護付き”測定が好適である。もちろん、４端子保護付き測定は、どのような抵抗値を測定するのにもおそらく最も正確である。
【０００９】
使用する測定構成を決定する一般的なルールには例外がある。抵抗のグループを相互接続し、全体的な測定抵抗レベルを、依然として４端子測定を必要とする１００オームを越えて上昇させることができる。同様に、抵抗のグループを相互接続し、全体的な測定抵抗レベルを、依然として３端子測定を必要とする１００キロオームより低くすることができる。加えて、３端子測定は、通常の抵抗測定値より低い値において、前記レーザによってトリミングされた導電性トリミング破片によって生じる漏れ経路に対して保護することを必要とするかもしれない。
【００１０】
抵抗測定手段２０は、代表的に、試験中の抵抗に接続することができる７個の端子を有する。これらを、ハイフォース（ＨＦ）、ハイセンス（ＨＳ）、ロウフォース（ＬＦ）、ロウセンス（ＬＳ）、ガードフォース（ＧＦ）、ガードセンス（ＧＳ）およびグランドまたは共通（ＣＯＭ）と呼ぶ。また、ＨＦおよびＨＳ端子を、しばしば、”ハイ”端子と呼び、ＬＦおよびＬＳ端子を、しばしば、”ロウ”端子と呼ぶ。フォースおよびセンス端子対を、一緒に、直接またはいくらか許容しうる低抵抗を経て、試験中の抵抗に接続すべきである。高い測定精度および速度を保証するために、使用する接続技術は、ハイおよびロウ端子間の漂遊抵抗およびキャパシタンスを最小にすべきである。これらの漂遊抵抗およびキャパシタンスの悪影響を回避する１つの方法は、このような漂遊をハイおよびグランド端子間、または、ロウおよびグランド端子間に有効に接続することによる。
【００１１】
スイッチングマトリックス１９のような先行技術のスイッチングマトリックスは、代表的に、各プローブ２４に関して３個または６個のリレー接点を有する。
【００１２】
プローブあたり６接点のマトリックスにおいて、プローブ２４の各々は、前記リレーの各々の一方の接点に接続し、他方の接点は、各々、ＨＦ、ＨＳ、ＬＦ、ＬＳ、ＧＦおよびＧＳに接続する。このプローブあたり６接点のマトリックスは、プローブ２４のいずれもが、必要とされるような、抵抗１２の一方の端との２端子接続を形成でき、抵抗１２の一方の端とのケルビン接続の半分を形成でき、または、ガードプローブ接続を形成できるため、完全な柔軟性を有する。
【００１３】
プローブあたり３接点のマトリックスにおいて、２種類のプローブが存在する。双方の種類において、プローブ２４の各々は、前記リレーの各々の一方の接点に接続する。第１種類において、他方の接点は、各々、ＨＦ、ＬＦおよびＧＦに接続する。第２種類において、他方の接点は、各々、ＨＳ、ＬＳおよびＧＳに接続する。前記フォースおよびセンス端子対は、抵抗が前記測定システムに接続される場合、一緒に接続されるため、前記プローブあたり６および３接点のマトリックスは、試験中の抵抗１２の両端間に接続された漂遊抵抗またはキャパシタンスの影響に関して、電気的に等価である。
【００１４】
所定の数のプローブに関して、前記プローブあたり３接点のマトリックスは、一緒に接続された２個のプローブが各抵抗１２の各々の端において必要なため、前記プローブあたり６接点のマトリックスと同じ位多くの抵抗に接続することはできない。しかしながら、前記プローブあたり３接点のマトリックスを、リレーあたり２対の接点を有するリレーを用いて実現することができる。一方のリレーの対を、前記センス端子をあるプローブに切り替えるのに使用し、他方のリレーの対を、前記フォース端子を他のプローブに切り替えるのに使用する。
【００１５】
先行技術のスイッチングマトリックスにおいて使用されるいくつかのリレーは、リレーコイルとドライリード接点との間に接地された内部シールドを用いる。これらのようなシールドは、前記リレーコイルと接点との間の望ましくない結合を低減し、開接点間抵抗を有効に増大させ、漂遊信号電流が接点から接点でなく接点からシールドに流れるため、接点間結合を低減させる。
【００１６】
前記漂遊抵抗およびキャパシタンスの影響をさらに減らすために、スイッチングマトリックスを、しばしば、バンクスイッチングリレーを用いて前記測定システムを使用されていないリレーから遮断することによってグループまたはバンクに分割する。
【００１７】
しかしながら、上述したスイッチマトリックスのいずれも、常に増大している抵抗アレイトリミング要求を経済的に満たすことができない。例えば、抵抗測定システム２０を１９２個のプローブを経て４８または９６個の抵抗１２に２、３および４端子測定構成において経済的に接続することができるスイッチングマトリックスが必要である。前記完全に柔軟な先行技術のプローブあたり６接点のマトリックスは、高価なバンク切り替えに頼ることなく、１１５２（６×１９２）接点（１１５２個の単独接点または５７６個の二重接続リレー）を必要とする。前記先行技術のプローブあたり３接点のマトリックスは、９６個の抵抗要求を満たさない。
【００１８】
各プローブがハイおよびロウ端子に接続された接点を有するため、試験中の抵抗の両端間に接続すべき多くの開接点の漂遊キャパシタンスおよび抵抗に関して、測定速度、精度および信号対ノイズ比において重大な低下を招くおそれがある。内部リレーシールドを使用することにより、この問題は軽減するが、追加の費用が掛かる。駆動されたガード端子を、使用されていないプローブの必要性と同じくらい多くに接続することにより、大部分の漏れ問題は除去されるが、多くのリレーの同時動作を必要とし、これは出力消費を増大させる。
【００１９】
したがって、９０個を越える抵抗のアレイにおける選択された抵抗を抵抗測定システムに、１分あたり１０００個のトランジスタを越える率において、前記測定システムに直接接続された１個の抵抗を測定するのと比べて抵抗測定性能を低下させることなく接続する安価なプローブスイッチングマトリックスが必要である。
【００２０】
発明の要約
したがって本発明の目的は、装置の集合を測定システムにおける端子の集合に相互接続する複合スイッチングマトリックス装置を提供することであり、このマトリックス装置は、前記装置の集合に接触するプローブの集合と、前記プローブの集合をマトリクス間導体の集合に選択的に相互接続するプローブマトリックスリレーの集合と、前記測定システムにおける端子の集合を前記マトリックス間導体の集合に選択的に相互接続する構成マトリックスリレーの集合とを具える。
【００２１】
本発明の複合スイッチングマトリックスの好適実施形態は、抵抗測定装置およびレーザと協働して動作し、抵抗を予め決められた値にこれらが測定されている間に迅速かつ正確にトリミングする。この複合スイッチングマトリックスを、ドライリードリレーによって実現し、この複合スイッチングマトリックスは、保護ありまたはなしの２、３および４端子測定を実現するプローブあたりに必要なリレー接点の平均数を減少させるプローブスイッチングマトリックスおよび構成マトリックスを含む。さらに、分離したプローブスイッチングマトリックスおよび測定構成マトリックスは、前記測定のハイおよびロウ側を有効に分離し、測定速度および精度における漂遊抵抗およびキャパシタンスの影響を低減する。切り替え可能な接地構成は、さらに、測定精度を改善する。本発明の複合スイッチングマトリックスは、前記アレイにおける個々の抵抗の、０．１オーム以下から１００メガオーム以上まで変動する値を有する抵抗に適合した２、３および４端子測定構成による連続的な抵抗測定を可能にする。
【００２２】
本発明の利点は、試験中の装置のアレイをパラメータ測定装置に柔軟に相互接続することである。
【００２３】
本発明の他の利点は、このようなパラメータ測定システムの測定速度、精度および信号対ノイズ比を改善することである。
【００２４】
本発明のさらに他の利点は、９０個より多い抵抗のアレイにおける抵抗を、レーザトリミングシステムの一部である抵抗測定装置に別個に接続することである。
【００２５】
本発明の依然として他の利点は、９０個より多い抵抗のアレイにおける抵抗を、２、３または４端子測定を行う抵抗測定装置に別個に接続することである。
【００２６】
本発明の追加の目的および利点は、添付した図面の参照と共に進めるこれらの好適実施形態の以下の詳細な説明から明らかになるであろう。
【００２７】
好適実施形態の詳細な説明
図３は、本発明の好適実施形態を示し、この実施形態において、複合スイッチングマトリックス３０は、９６の２端子測定または４８の４端子測定を１９２本のプローブで行うために、４４０個の単独接点リレーのみを必要とする。本発明による減った数のリレーは、確実性を増加させ、費用を低減し、測定精度を保つ。
【００２８】
複合スイッチングマトリックス３０は、構成マトリックス３２を含み、この構成マトリックス３２において、ドライリード構成リレー３４ないし８９が、抵抗測定装置２０の端子を、マトリックス間導体Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、ＧおよびＨを経て、プローブマトリックス９０、９１、９２、９３、９４、９５、９６および９７のような１つ以上のプローブマトリックスに電気的に相互接続する。性能および構成柔軟性を強調するために、好適には、別個の回路ボードにおける前記プローブマトリックスの対をグループ化する。特に、プローブマトリックス９０および９３と、９１および９２と、９４および９７と、９５および９６とを、４つの回路ボード（図示せず）においてグループ化する。これら４つのプローブマトリックスを、ここで、単にこれらの電気的な相互接続を明白にするために８個のマトリックスとして示す。プローブマトリックス９０ないし９７は、マトリックス間導体Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、ＧおよびＨを、プローブカードコネクタ１７０および１７２を経て、プローブ２４を乗せ、位置付けるプローブカード２４に電気的に相互接続するプローブリレー１０１ないし１６４を含む。複合スイッチングマトリックス３０は、プローブ２４のいずれをも、抵抗測定システム２０における端子のいずれもに電気的に接続することができる。（今後、プローブ２４の各々を、例えば、プローブＰ１２５、プローブＰ１０９、プローブＰ１１６およびプローブＰ１４０のような、その最も密接に関係するプローブアレイ識別番号と同じ添え数字が続く文字”Ｐ”によって識別する。）
【００２９】
この好適実施形態において、プローブ２４の各々を二個のプローブリレーに電気的に接続し、例えば、プローブＰ１２５をプローブマトリックス９１のプローブリレー１１７および１２５に接続する。各プローブリレーを、前記マトリックス間導体の１つに電気的に接続し、例えば、プローブアレイ１１７は、制御信号（図示せず）によって活性化された場合、プローブＰ１２５とマトリックス間導体Ｃとの間の電気的接続部を形成する。今度は、各マトリックス間導体を、構成リレーのグループに電気的に接続し、例えば、マトリックス間導体Ｃを、構成リレー４６ないし５１に電気的に接続し、各構成リレーを、端子バスＩ、Ｊ、Ｋ、Ｌ、ＭおよびＮの１つに電気的に接続し、例えば、構成リレー３７、４３、４９、５５、６１、６７、７３および７９を端子バスＬに電気的に接続する。構成リレー３４ないし８９を制御信号（図示せず）によって活性化し、マトリックス間導体ＡないしＨを端子バスＩないしＮに選択的に接続する。端子バスＩないしＮを抵抗測定装置２０の個々の端子ＨＳ、ＨＦ、ＧＳ、ＧＦ、ＬＳおよびＬＦに電気的に接続する。
【００３０】
図２の参照と共に説明したように、抵抗測定システム２０は、ＣＯＭ端子も含み、このＣＯＭ端子は、構成リレー８２ないし８５を経て個々の端子バスＩ、Ｊ、ＭおよびＮに電気的に接続できる。測定精度を増すために、ＨＦおよびＨＳ端子を、構成リレー８２および８３を作動し、構成リレー８８および８９を開くことによって、マトリックス間導体ＡないしＤから電気的に絶縁することができる。これは、マトリックス間導体ＡないしＤに関係する端子バスＩおよびＪの左部分を接地し、端子ＨＳおよびＨＦを端子バスＩおよびＪの左部分から遮断し、端子ＨＳおよびＨＦをマトリックス間導体ＥおよびＨとの電気的接続に制限する。
【００３１】
同様に、ＬＳおよびＬＦ端子を、構成リレー８４および８５を作動し、構成リレー８６および８７を開くことによって、マトリックス間導体ＥないしＨから電気的に絶縁することができる。これは、マトリックス間導体ＥないしＨに関係する端子バスＭおよびＮの右部分を接地し、ＬＳおよびＬＦを端子バスＭおよびＮの右部分から遮断し、端子ＬＳおよびＬＦをマトリックス間導体ＡないしＤとの電気的接続に制限する。
【００３２】
本発明に用いる構成リレーおよびプローブリレーは、内部シールドを持たない。しかしながら、これらを、内部コイル層、すなわち、ドライリード接点に最も近い層を前記ＣＯＭ端子またはグランドに接続した層巻線コイルによって作動する。したがって、前記リレーが作動していない場合、前記コイルはシールドとして働き、前記リレーが作動している場合、ある程度のリレーが活性化する電圧または電流が前記ドライリード接点に結合するかもしれないが、この結合の量は、前記接地された内部コイル層によって最小化される。
【００３３】
例
図４は、１００オーム程度から１００キロオーム程度まで変化する適度な抵抗値を有する抵抗のアレイを調査および測定するのに好適な２端子抵抗測定構成における複合スイッチングマトリックス３０を示す。構成マトリックス３２を、端子ＬＳおよびＬＦをマトリックス間導体ＡないしＤに電気的に接続する構成リレー３９、４４、５１および５６を作動し、端子ＨＳおよびＨＦをマトリックス間導体ＥないしＨに電気的に接続する構成リレー５９、６４、７１および７６を作動することによってこの構成に設定する。ＧＳおよびＧＦ端子は、この２端子抵抗測定構成において使用しない。
【００３４】
測定精度を増すために、ＨＦおよびＨＳ端子を、構成リレー８２および８３を作動し、構成リレー８８および８９を開くことによって、マトリックス間導体ＡないしＤから絶縁し、ＬＳおよびＬＦ端子を、構成リレー８４および８５を作動し、構成リレー８６および８７を開くことによって、マトリックス間導体ＡないしＤから絶縁する。
【００３５】
この２端子構成において、プローブ２４を、プローブ２４の各々の向かい合う対が単独の抵抗１２の単独の１つと接触するように間隔をあける。例えば、図４は、抵抗１２Ａ、１２Ｂ、．．．ないし１２Ｎを示し、この図において、抵抗１２ＡをプローブＰ１２５およびＰ１４９によって調査し、抵抗１２ＮをプローブＰ１１６およびＰ１４０によって調査する。
【００３６】
例としての抵抗１２Ａの２端子抵抗測定を、予め決められた量の測定電流を端子ＨＦから構成リレー７１およびプローブリレー１４９を経てプローブＰ１４９に加える抵抗測定システム２０によって行う。前記測定電流は、抵抗１２Ａを経てプローブＰ１２５に流れ、プローブリレー１１７および構成リレー５１を経て端子ＬＦに戻る。抵抗１２Ａを流れる測定電流は、プローブＰ１２５およびＰ１４９の両端間に、端子ＨＳおよびＬＳにおいて以下の通り感知される測定電圧を発生させる。プローブＰ１４９を、端子ＨＳにプローブリレー１５７および構成リレー７６を経て電気的に接続し、プローブＰ１２５を、端子ＬＳにプローブリレー１２５および構成リレー５６を経て電気的に接続する。プローブＰ１２５およびＰ１４９の０．２オーム程度の接触抵抗は、抵抗１２Ａの適度な抵抗と比べて小さいため、前記プローブを流れる測定電流によって生じる電圧降下誤差を無視することができ、または、単純なオフセットで補償することができる。
【００３７】
図５は、１００キロオームより大きい高抵抗値を有する抵抗のアレイを調査および測定するのに適した３端子抵抗測定構成における複合スイッチングマトリックス３０を示す。構成マトリックス３２を、ロウ端子およびマトリックス間導体ＡおよびＣと一緒に電気的に接続する構成リレー３８、３９、５０および５１を作動し、ハイ端子およびマトリックス間導体ＥおよびＧと一緒に電気的に接続する構成リレー４２、４３、５４、５５、６６、６７、７８および７９を作動し、前記ガード端子と一緒に電気的に接続し、仮想グランドガード電圧をマトリックス間導体Ｂ、Ｄ、ＦおよびＨに印加する構成リレー４２、４３、５４、５５、６６、６７、７８および７９を作動することによって、この構成に設定する。
【００３８】
測定精度を増すために、前記ハイ端子を、構成リレー８２および８３を作動し、構成リレー８８および８９を開くことによって、マトリックス間導体ＡないしＤから絶縁し、前記ロウ端子を、構成リレー８４および８５を作動し、構成リレー８６および８７を開くことによって、マトリックス間導体ＥないしＨから絶縁する。
【００３９】
前記３端子構成において、プローブ２４を、プローブ２４の各々の向かい合う対が抵抗１２の単独の１つに接触するように間隔を開ける。例えば、図５は、抵抗１２Ａ、１２Ｂ、．．．ないし１２Ｎを示し、この図において、抵抗１２ＡをプローブＰ１２５およびＰ１４９によって調査し、抵抗１２ＮをプローブＰ１１６およびＰ１４０によって調査する。
【００４０】
例としての抵抗１２Ａの３端子抵抗測定を、予め決められた高さの測定電圧を抵抗１２Ａの両端間に印可し、これらに流れる結果として生じる測定電流を感知する抵抗測定システム２０によって行う。前記測定電圧は、端子ＨＦおよびＬＦの両端間に印可され、抵抗１２Ａへ、端子ＬＦから、構成リレー５１、プローブリレー１１７を通って伝えられ、端子ＬＦから、構成リレー５１、プローブリレー１１７を通ってプローブＰ１２５に伝えられる。端子ＨＦおよびＨＳを、前記仮想接地電位における構成リレー５８、５９、７０および７１と、端子ＬＦおよびＬＳとによって一緒に電気的に接続し、構成リレー３８、３９、５０および５１によって一緒に電気的に接続する。抵抗１２Ａの両端間の予め決められた測定電圧は、測定電流を生じ、端子ＬＦに流し、この測定電流を抵抗測定システム２０が測定された抵抗値に変換する。
【００４１】
抵抗１２Ａが高い抵抗値を有するため、前記測定電流はきわめて小さいかもしれず、より小さい、しかし、前記測定電流の無視できない部分が、例えば、抵抗１２Ａおよび１２Ｂ間と、プローブマトリックス９１および９２におけるプローブに関係する配線とこれらの関係する接地面との間とに形成されるロウ側漏れ電流経路ＲＬを流れる漏れ電流としてそれるかも知れない。
【００４２】
漏れ電流の影響を低減または除去するために、端子ＧＦによって発生され、マトリックス間導体Ｂ、Ｄ、ＦおよびＨに接続される仮想グランドガード電圧を、プローブリレー１０９および１４１を経て、抵抗１２Ｂにおける個々のプローブＰ１０９およびＰ１３３に結合する。前記ガード電圧が抵抗１２Ａのロウ側と同じまたはほぼ同じ電位であるため、きわめて小さい漏れ電流しか、前記ロウ側漏れ抵抗を流れることができない。
【００４３】
同様に、前記接点抵抗と、プローブリレー１１７および１４９とプローブＰ１２５およびＰ１４９とに関係する配線とを流れる前記測定電流のため、小さい電圧降下誤差しか生じなくてすむ。しかしながら、前記結合された抵抗が約２．５オームより小さく、これは、レジスタ１２Ａの１００キロオームより大きい抵抗に比べてきわめて小さいため、前記電圧降下誤差を無視できる。
【００４４】
図５に示す３端子構成は、ロウ側プローブ２４のいずれもを前記ロウまたはガード端子に接続することを可能にし、ハイ側プローブ２４のいずれもを前記ハイまたはガード端子に接続することを可能にする。
【００４５】
図６は、０．１オーム程度から１００オーム程度まで変化する低抵抗値を有する抵抗のアレイを調査および測定するのに好適な４端子抵抗測定構成における複合スイッチングマトリックスを示す。構成マトリックスを、個々の端子ＬＳ、ＬＦ、ＨＦおよびＨＳを個々のマトリックス間導体Ａ、Ｃ、ＥおよびＧに電気的に接続する構成リレー３８、５１、５９および７０を作動し、端子ＧＳをマトリックス間導体ＢおよびＨに電気的に接続する構成リレー４２および７８を作動し、端子ＧＦをマトリックス間導体ＤおよびＦに電気的に接続する構成リレー５５および６７を作動することによって、この構成に設定する。
【００４６】
この４端子構成において、プローブ２４を、プローブ２４の２つの隣接する対が抵抗１２の単独の１個に接触するように間隔を開ける。例えば、図６は、抵抗１２Ａ、１２Ｂ、．．．ないし１２Ｎを具え、この図において、抵抗１２ＡをプローブＰ１２５、Ｐ１４９、Ｐ１０９およびＰ１３３によって調査し、抵抗１２ＮをプローブＰ１３２、Ｐ１５６、Ｐ１１６およびＰ１４０によって調査する。もちろん、隣接しなくてもよいプローブ、種々のプローブ間隔、または、プローブの組み合わせを、抵抗アレイサイズおよび構成に適合させることができる。
【００４７】
例としての抵抗１２Ａの４端子抵抗測定を、予め決められた大きさの測定電流を端子ＨＦから構成リレー５９およびプローブリレー１３３を経てプローブＰ１３３に流す抵抗測定システム２０によって行う。前記測定電流は、抵抗１２Ａを通ってプローブＰ１２５に流れ、プローブリレー１１７および構成リレー５１を経て端子ＬＦに戻る。抵抗１２Ａを流れる前記測定電流は、プローブＰ１０９およびＰ１４９の両端間に、以下のようにハイインピーダンス（小電流が流れる）端子ＨＳおよびＬＳによって検知される測定電圧を生じる。プローブＰ１４９をプローブリレー１４９および構成リレー７０を経て端子ＨＳに電気的に接続し、プローブＰ１０９をプローブリレー１０１および構成リレー３８を経て端子ＬＳに電気的に接続する。前記測定電流は、プローブＰ１３３およびＰ１２５を流れ、プローブＰ１０９およびＰ１４９は、前記測定電圧を、検知されるどのような意味のある電流も流すことなく検知するため、端子ＨＳおよびＬＳにおける前記測定電圧は、プローブに、コネクタに、または、配線に関係する抵抗によって変化しない。
【００４８】
図６に示す４端子構成は、抵抗２４のいずれもに対する４端子接続を形成し、プローブ２４の１つによるガード電圧の感知を行い、図５の参照と共に説明したようにプローブ２４の異なる１つ以上によってガード電圧を引き出すのに好適である。
【００４９】
図４、５および６の参照と共に説明した抵抗測定構成は、大部分のチップ抵抗トリミングおよび同様の用途に好適であり、構成マトリックス３２が、前記アレイにおける異なった抵抗のトリミング中に変化しなくてもよいため、構成リレー動作寿命が最長になるのが利点である。さらに、プローブリレーは、どんなときにおいて調査されている抵抗の各グループに関しても１度または２度の平均において作動する。
【００５０】
１４個以上のプローブを用いるスイッチングマトリックスに関して、複合スイッチングマトリックス３０は、慣例的なプローブあたり６接点のスイッチングマトリックスに比べてより少ないリレーを使用し、大部分の抵抗値に関する高精度測定を急速に行うスイッチング柔軟性を有するため、さらに有利である。さらに、プローブアレイは、何時において調査されている抵抗の各グループに関しても平均１回または２回において作動する。もちろん、複合スイッチングマトリックス３０は、基板上に形成された同様のチップ抵抗のアレイをレーザトリミングするのに特に有利である。
【００５１】
図７および８は、プローブカードコネクタ１７０および１７２をプローブの各々の行２４Ｌおよび２４Ｒに電気的に接続し、基板１０における抵抗１２のプローブ接触導体パッド１８の関連する対面対を配置した、プローブカード１７４の好適な物理的配置を示す。プローブカード１７４は、レーザービーム１８２を抵抗１２と交差するように向け、これらをこれらの予め決められた値にトリミングすることを可能にする、プローブの行２４Ｌおよび２４Ｒの上方に位置する開口部１８０を含む。
【００５２】
抵抗あたり４端子の構成を図８において示すが、他の構成が、図４および５の参照と共に説明したように可能である。
【００５３】
漏れ電流およびプローブカードキャパシタンスの影響を、複合スイッチングマトリックス３０が、前記ロウおよびガード端子をプローブ２４Ｌに電気的に接続し、前記ハイおよびガード端子をプローブ２４Ｒに電気的に接続するように配置することによって最小にすることができる。
【００５４】
当業者は、本発明の一部を、上述した実行とは異なって実行してもよいことを認識するであろう。例えば、複合スイッチングマトリックス３０を、上述した例において説明したものと異なった用途において使用するように構成してもよい。プローブ２４Ｋおよび２４Ｒのいずれもをハイまたはロウ端子に接続することができ、それによって、試験中の抵抗の両端間におけるある程度のリレーキャパシタンスに接続することができ、より低い値の抵抗を測定するようないくつかの用途において許容しうる。前記例は、接続されていない隣接する行における抵抗の調査を示すが、接続された隣接する列における抵抗の調査が可能であり、隠されたノード構成における抵抗を測定するのにも使用することができる。他の変形例において、ある列の抵抗をプローブ２４Ｌによって測定することができ、他の列の抵抗をプローブ２４Ｒによって測定することができる。さらに、本発明は、抵抗の調査および測定に限定されず、キャパシタ、インダクタおよびディレイラインのような多くの他の装置の調査、トリミングまたは測定にも有用である。もちろん、より多いまたはより少ないプローブおよびプローブマトリックスを用いてもよく、これらが種々の異なるサイズ、間隔および配置を有するものでもよく、種々の用途に適合させるのに必要なように、レーザトリミングと共にまたはなしで使用してもよい。例えば、本発明は、少なくとも２５個程度の装置を少なくとも１００個程度のプローブで調査するのにも適している。
【００５５】
したがって、当業者には、本発明の上述した実施形態の細部に多くの他の変更をその基礎の原理から逸脱することなく行ってもよいことは明らかであろう。したがって、本発明が、抵抗レーザトリミング用途においてみられるもの以外の調査用途にも適用可能であることは理解されるであろう。したがって、本発明の範囲は、請求項によってのみ決定されるべきである。
【図面の簡単な説明】
【図１】  図１は、代表的な先行技術の基板上に置かれた抵抗アレイの拡大した角部分の平面図である。
【図２】  図２は、先行技術の２端子抵抗トリミングおよび測定システムの単純化した電気的ブロック図である。
【図３】  図３は、プローブのアレイを抵抗測定システムに接続する本発明の複合スイッチングマトリックスの電気的ブロック図である。
【図４】  図４は、適度な抵抗値を有する抵抗のアレイを調査および測定するのに好適な２端子抵抗測定構成において示した図３の複合スイッチングマトリックスの電気的ブロック図である。
【図５】  図５は、高い抵抗値を有する抵抗のアレイを調査および測定するのに好適な３端子抵抗測定構成において示した図３の複合スイッチングマトリックスの電気的ブロック図である。
【図６】  図６は、低い抵抗値を有する抵抗のアレイを調査および測定するのに好適な４端子抵抗測定構成において示した図３の複合スイッチングマトリックスの電気的ブロック図である。
【図７】  図７は、本発明のプローブカードの等角図である。
【図８】  図８は、抵抗あたり４端子構成において抵抗のアレイと接触する複数のプローブを拡大して示した図７のプローブカードの一部の等角図である。
【図１】
0003704040.tif 000002
【図２】
0003704040.tif 000003
【図３】
0003704040.tif 000004
【図４】
0003704040.tif 000005
【図５】
0003704040.tif 000006
【図６】
0003704040.tif 000007
【図７】
0003704040.tif 000008
【図８】
0003704040.tif 000009