(57)【特許請求の範囲】
【請求項１】
第１の色差信号と第２の色差信号とがマルチプレクスされて１系統の色差信号とされた第３の色差信号をＡ倍に画素数変換する画素数変換部と、
前記画素数変換部によりＡ倍に画素数変換された第３の色差信号をデマルチプレクスして、前記第１の色差信号と前記第２の色差信号とに分離するデマルチプレクス部とを備えた画素数変換装置であり、
クロックをカウントするカウンタと、
前記カウンタより出力されたカウント値を１／Ａ倍する乗算器と、
前記乗算器の出力の最下位ビットを選択信号として出力する選択信号発生部と、
前記画素数変換部より出力された前記第３の色差信号を、前記選択信号に応じてデマルチプレクスする第１のデマルチプレクサと、
前記第１のデマルチプレクサの出力を、前記選択信号に応じてデマルチプレクスして前記第１の色差信号を出力する第２のデマルチプレクサと、
前記画素数変換部より出力された前記第３の色差信号を、前記選択信号に応じてデマルチプレクスする第３のデマルチプレクサと、
前記第３のデマルチプレクサの出力を、前記選択信号に応じてデマルチプレクスして前記第２の色差信号を出力する第４のデマルチプレクサとを備えて構成したことを特徴とする画素数変換装置。
【請求項２】
前記選択信号は０または１であり、
前記第１のデマルチプレクサは、前記選択信号が０のとき、前記クロックで決まるそれぞれのタイミングにおいて、前記第３の色差信号における１つ後のタイミングの画素を選択し、前記選択信号が１のとき、前記それぞれのタイミングにおいて、前記第３の色差信号における現在のタイミングの画素を選択し、
前記第２のデマルチプレクサは、前記選択信号が０のとき、前記それぞれのタイミングにおいて、前記第１のデマルチプレクサの出力における１つ後のタイミングの画素を選択し、前記選択信号が１のとき、前記それぞれのタイミングにおいて、前記第１のデマルチプレクサの出力における現在のタイミングの画素を選択し、
前記第３のデマルチプレクサは、前記選択信号が０のとき、前記それぞれのタイミングにおいて、前記第３の色差信号における現在のタイミングの画素を選択し、前記選択信号が１のとき、前記それぞれのタイミングにおいて、前記第３の色差信号における１つ前のタイミングの画素を選択し、
前記第４のデマルチプレクサは、前記選択信号が０のとき、前記それぞれのタイミングにおいて、前記第３のデマルチプレクサの出力における現在のタイミングの画素を選択し、前記選択信号が１のとき、前記それぞれのタイミングにおいて、前記第３のデマルチプレクサの出力における１つ前のタイミングの画素を選択することを特徴とする請求項１記載の画素数変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マルチプレクスされた色差信号を画素数変換する画素数変換装置に関する。
【０００２】
【従来の技術】
液晶表示装置やプラズマディスプレイパネル表示装置等の画素をマトリクス状にした表示デバイスを用いた映像表示装置においては、入力された映像信号の画素数を表示デバイスに最適な画素数に変換する画素数変換装置を備えることが必須である。
【０００３】
図６は、輝度信号（Ｙ信号）と２つの色差信号（Ｒ−Ｙ信号，Ｂ−Ｙ信号）を画素数変換する一般的な画素数変換装置を示すブロック図である。図６（Ａ）に示すように、Ｙ信号は、縮小用のフィルタ１１とメモリ１２と拡大用のフィルタ１３によって画素数変換される。図６（Ｂ）に示すように、Ｒ−Ｙ信号は、縮小用のフィルタ２１とメモリ２２と拡大用のフィルタ２３によって画素数変換される。図６（Ｃ）に示すように、Ｂ−Ｙ信号は、縮小用のフィルタ３１とメモリ３２と拡大用のフィルタ３３によって画素数変換される。このように一般的な画素数変換装置においては、Ｙ信号を処理する画素数変換装置と、２つの色差信号を処理する２系統の画素数変換装置が必要となる。
【０００４】
ところで、テレビジョン放送にて伝送される映像信号では、Ｙ信号に対し、色信号を１／２に帯域制限している。そこで、デジタル信号処理の際、マルチプレクサを用いて、Ｒ−Ｙ信号，Ｂ−Ｙ信号を１系統の信号に変換（時間多重）することがよく行われている。図７は、Ｒ−Ｙ信号，Ｂ−Ｙ信号を時間多重（マルチプレクス）する構成を示している。図７の動作を、図８を用いて説明する。
【０００５】
図８において、（Ａ）はＹ信号の画素Ｙｎ（ｎ＝０，１，２…）を示しており、（Ｂ）はＲ−Ｙ信号の画素Ｒｎ（０，０，２…）を示しており、（Ｃ）はＢ−Ｙ信号の画素Ｂｎ（０，０，２…）を示している。Ｒ−Ｙ信号，Ｂ−Ｙ信号の画素Ｒｎ，Ｂｎにおけるｎが偶数のみで、同じデータが２つ続いているのは、帯域が１／２に制限されているためである。Ｙ信号とＲ−Ｙ信号，Ｂ−Ｙ信号は周波数ｆｓでサンプリングされているとする。
【０００６】
図７において、マルチプレクサ４１には、図８（Ｂ），（Ｃ）に示すＲ−Ｙ信号，Ｂ−Ｙ信号が入力される。マルチプレクサ４１は、図８（Ｄ）に示す周波数ｆｓ／２のパルス信号によって、Ｒ−Ｙ信号とＢ−Ｙ信号とを交互に選択し、図８（Ｅ）に示す時間多重された１系統の色差信号（以下、便宜上Ｒ・Ｂ信号と称する）を出力する。このように、２つの色差信号を時間多重してＲ・Ｂ信号とすることにより、周波数特性を維持したまま、情報量を圧縮することができ、色差信号を処理する回路の規模を大幅に削減することができる。
【０００７】
図８（Ｅ）に示すＲ・Ｂ信号は、デマルチプレクサを用いることにより、図９のように元のＲ−Ｙ信号，Ｂ−Ｙ信号に戻すことができる。現在のＲ・Ｂ信号の画素をＲ・Ｂｎとすると、ｆｓ／２のパルス信号が０のとき、画素Ｒｎを画素Ｒ・Ｂｎの次の画素である画素Ｒ・Ｂｎ＋１とし、画素Ｂｎを画素Ｒ・Ｂｎとする。ｆｓ／２のパルス信号が１のとき、画素Ｒｎを画素Ｒ・Ｂｎとし、画素Ｂｎを画素Ｒ・Ｂｎの前の画素である画素Ｒ・Ｂｎ−１とする。図９（Ｂ）に示すＲ・Ｂ信号をこのようにデマルチプレクスすることにより、図９（Ａ），（Ｃ）に示すように元のＲ−Ｙ信号，Ｂ−Ｙ信号に戻すことができる。
【０００８】
【発明が解決しようとする課題】
ところで、Ｒ−Ｙ信号，Ｂ−Ｙ信号を時間多重したＲ・Ｂ信号を画素数変換装置によって拡大または縮小する場合、画素数変換装置によって画素の並びを変えた後にデマルチプレクサによって元のＲ−Ｙ信号，Ｂ−Ｙ信号に戻すことは困難であった。そのため、画素数変換装置は、図１０のように構成せざるを得なかった。即ち、マルチプレクサ４１によってＲ−Ｙ信号，Ｂ−Ｙ信号を時間多重し、信号処理部４２によって画素数変換以外の所定の信号処理を施し、デマルチプレクサ４３によって元のＲ−Ｙ信号，Ｂ−Ｙ信号に戻した後、画素数変換部４４，４５によってそれぞれＲ−Ｙ信号，Ｂ−Ｙ信号を画素数変換する必要があった。
【０００９】
このように、画素数変換部が２系統必要であるので、Ｙ信号とＲ−Ｙ信号，Ｂ−Ｙ信号を画素数変換するには、図６で説明したように、３系統の回路が必要となる。従って、回路規模が大きく、コストの高い装置にならざるを得ないという問題点があり、改善が求められていた。
【００１０】
本発明はこのような問題点に鑑みなされたものであり、マルチプレクスされた２つの色差信号を画素数変換した後にデマルチプレクスすることができる画素数変換装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、上述した従来の技術の課題を解決するため、第１の色差信号と第２の色差信号とがマルチプレクスされて１系統の色差信号とされた第３の色差信号をＡ倍に画素数変換する画素数変換部（５３）と、前記画素数変換部によりＡ倍に画素数変換された第３の色差信号をデマルチプレクスして、前記第１の色差信号と前記第２の色差信号とに分離するデマルチプレクス部（５４）とを備えた画素数変換装置であり、クロックをカウントするカウンタ（５４５）と、前記カウンタより出力されたカウント値を１／Ａ倍する乗算器（５４６）と、前記乗算器の出力の最下位ビットを選択信号として出力する選択信号発生部（５４７）と、前記画素数変換部より出力された前記第３の色差信号を、前記選択信号に応じてデマルチプレクスする第１のデマルチプレクサ（５４１）と、前記第１のデマルチプレクサの出力を、前記選択信号に応じてデマルチプレクスして前記第１の色差信号を出力する第２のデマルチプレクサ（５４２）と、前記画素数変換部より出力された前記第３の色差信号を、前記選択信号に応じてデマルチプレクスする第３のデマルチプレクサ（５４３）と、前記第３のデマルチプレクサの出力を、前記選択信号に応じてデマルチプレクスして前記第２の色差信号を出力する第４のデマルチプレクサ（５４４）とを備えて構成したことを特徴とする画素数変換装置を提供するものである。
【００１２】
【発明の実施の形態】
以下、本発明の画素数変換装置について、添付図面を参照して説明する。図１は本発明の画素数変換装置の要部の一実施形態を示すブロック図、図２は本発明の画素数変換装置の全体構成例を示すブロック図、図３は図１及び図２中の画素数変換部５３の具体的構成例を示すブロック図、図４は図１及び図２中の画素数変換部５３の動作を説明するための図、図５は図１に示す一実施形態の動作を説明するための図である。
【００１３】
まず、図２を用いて、本発明の画素数変換装置の全体構成例について説明する。図２において、マルチプレクサ５１には、Ｒ−Ｙ信号，Ｂ−Ｙ信号が入力され、マルチプレクサ５１はＲ−Ｙ信号，Ｂ−Ｙ信号を時間多重して１系統の色差信号であるＲ・Ｂ信号を出力する。なお、マルチプレクサ５１の具体的構成は図７と同様である。なお、図２では、周波数ｆｓ／２のパルス信号の図示は省略している。マルチプレクサ５１より出力されたＲ・Ｂ信号は信号処理部４２に入力され、信号処理部４２はＲ・Ｂ信号に対して画素数変換以外の所定の信号処理を施す。
【００１４】
信号処理部４２より出力されたＲ・Ｂ信号は、図１０の従来例とは異なり、画素数変換部５３に入力される。画素数変換部５３は、入力されたＲ・Ｂ信号を画素数変換（拡大または縮小）する。画素数変換されたＲ・Ｂ信号をＲ・Ｂ′信号と称することとする。Ｒ・Ｂ′信号はデマルチプレクス部５４に入力され、Ｒ−Ｙ信号，Ｂ−Ｙ信号に戻される。本発明では、デマルチプレクス部５４に工夫を施すことにより、デマルチプレクス部５４によってデマルチプレクスする前段での画素数変換を実現している。なお、デマルチプレクス部５４は、後述するように、デマルチプレクサ及びその他の回路より構成されるものである。
【００１５】
図３及び図４を用いて、図２中の画素数変換部５３の具体的構成例について説明する。以下の説明では、画素数変換部５３における処理として拡大処理を例にする。なお、画素数変換には、図６で説明したようにフィルタが必要であるが、図３ではフィルタを省略し、拡大処理に必要となる画素の引き伸ばし動作（いわゆる０挿入と等価）のみについて示している。
【００１６】
図３において、メモリ５３１にはＲ・Ｂ信号が入力され、図４（Ａ）に示すように書き込まれる。図４（Ａ）はメモリ５３１上の画素の配列を示している。加算器５３２には、係数ｋが入力される。係数ｋは、拡大率をＡ、加算器５３２のビット数で演算可能な最大値をＭとしたとき、Ｍ／Ａである。拡大率を４／３、加算器５３２を５ビットとすれば、係数ｋは、３２／（４／３）より２４となる。加算器５３２は入力された係数ｋとＤフリップフリップ（ＤＦＦ）５３３の出力とを加算し、加算値ｋａｄｄをＤＦＦ５３３に入力する。ＤＦＦ５３３の出力を加算器５３２へと巡回させることにより、加算器５３２より出力された加算値ｋａｄｄは図４（Ｂ）に示すようになる。
【００１７】
加算器５３２は、Ｎビット（本実施形態では５ビット）の加算器５３２でＮ＋１ビット目（本実施形態では６ビット目）にキャリーが発生しなかった（オーバーフローしなかった）ときハイ、キャリーが発生した（オーバーフローした）ときローのリードイネーブル（ＲＥ）をメモリ５３１へと供給する。タイミングｔ０でローとなっているのは、初期値を３２（２進にて１０００００）としているからである。図４（Ｃ）にＲＥを示している。メモリ５３１はＲＥがハイのとき、読み出しの更新を止める。即ち、ＲＥがハイとなると、同じデータが連続的に出力され、画素の引き伸ばし動作が行われる。
【００１８】
図４（Ｂ）〜（Ｆ）は時系列的なタイミングを示している。１クロック目のタイミングｔ０で図４（Ａ）に示す最初の画素Ｂ０が読み出され、次のクロックのタイミングｔ１でＲＥがハイであるので、画素Ｂ０が引き続き読み出される。タイミングｔ２〜ｔ５ではＲＥがローであるので、画素Ｒ０，Ｂ２，Ｒ２と読み出され、タイミングｔ６でＲＥがハイであるので、画素Ｒ２が引き続き読み出される。結果として、メモリ５３１より読み出されるＲ・Ｂ′信号は、図４（Ｄ）のようになる。
【００１９】
さて、画素数変換部５３（メモリ５３１）より出力された図４（Ｄ）に示すＲ・Ｂ′信号を従来のように単純にデマルチプレクスしてしまうと、デマルチプレクスの結果得られるＲ−Ｙ信号，Ｂ−Ｙ信号は図４（Ｅ），（Ｆ）のようになってしまい、正しいＲ−Ｙ信号，Ｂ−Ｙ信号に戻すことはできない。
【００２０】
本発明においては、このような不具合を発生することがないよう、デマルチプレクス部５４を図１に示すように構成している。図５を用いて、図１に示すデマルチプレクス部５４の動作について説明する。図１において、Ｒ・Ｂ信号は、画素数変換部５３によって上記のように画素数変換（拡大）されて図５（Ａ）に示すＲ・Ｂ′信号とされ、デマルチプレクス部５４のデマルチプレクサ５４１及び５４３に入力される。カウンタ５４５は、入力されたクロックＣＬＫをカウントし、図５（Ｂ）に示すようにカウント値ＣＮＴを出力する。なお、カウンタ５４５におけるカウントは、水平期間（ライン）毎に行われ、ライン毎にリセットされる。クロックＣＬＫは回路各部に供給されるが、図示を省略している。
【００２１】
カウント値ＣＮＴは乗算器５４６に入力される。乗算器５４６には係数ｋが入力される。乗算器５４６は、カウント値ＣＮＴに対し、拡大率Ａの逆数である１／Ａを乗じる。上記の例では、拡大率は４／３であるので、乗算器５４６はその逆数３／４（＝２４／３２）を乗じる。乗算器５４６の出力は図５（Ｃ）のようになる。そして、選択信号発生部５４７は、図５（Ｄ）のように、乗算器５４６の出力の最下位ビット（ＬＳＢ）を選択信号ＳＥＬとして出力する。乗算器５４６及び選択信号発生部５４７の動作は、カウント値ＣＮＴを係数ｋである２４倍し、５ビットシフトしてそのＬＳＢを発生することである。
【００２２】
選択信号発生部５４７より出力された選択信号ＳＥＬは、デマルチプレクサ５４１，５４２，５４３，５４４に入力される。まず、デマルチプレクサ５４１は、クロックＣＬＫで決まるそれぞれのタイミングにおいて、選択信号ＳＥＬに応じて次のように選択動作を行う。選択信号ＳＥＬが０のとき、画素Ｒｎを次のタイミングの画素である画素Ｒ・Ｂｎ＋１とし、選択信号ＳＥＬが１のとき、画素Ｒｎを現在のタイミングの画素Ｒ・Ｂｎとする。デマルチプレクサ５４１の出力は、図５（Ｅ）のように、画素Ｒｎと画素Ｂｎが混在しているが、便宜上全てＲｎと称することとする。
【００２３】
デマルチプレクサ５４１の出力は、デマルチプレクサ５４２に入力される。デマルチプレクサ５４２は、それぞれのタイミングにおいて、選択信号ＳＥＬが０のとき、画素Ｒｎとして出力すべき画素を入力された際の次のタイミングの画素である画素Ｒｎ＋１とし、選択信号ＳＥＬが１のとき、画素Ｒｎとして出力すべき画素を入力された際の現在のタイミングの画素Ｒｎとする。これにより、デマルチプレクサ５４２からは、図５（Ｆ）に示すように、Ｒ−Ｙ信号の画素である画素Ｒｎのみが正しく選択されて出力される。
【００２４】
一方、デマルチプレクサ５４３は、それぞれのタイミングにおいて、選択信号ＳＥＬが０のとき、画素Ｂｎを現在のタイミングの画素Ｒ・Ｂｎとし、選択信号ＳＥＬが１のとき、画素Ｂｎを１つ前のタイミングの画素である画素Ｒ・Ｂｎ−１とする。デマルチプレクサ５４３の出力は、図５（Ｇ）のように、画素Ｒｎと画素Ｂｎが混在しているが、便宜上全てＢｎと称することとする。
【００２５】
デマルチプレクサ５４３の出力は、デマルチプレクサ５４４に入力される。デマルチプレクサ５４４は、それぞれのタイミングにおいて、選択信号ＳＥＬが０のとき、画素Ｂｎとして出力すべき画素を入力された際の現在のタイミングの画素Ｂｎとし、選択信号ＳＥＬが１のとき、画素Ｂｎとして出力すべき画素を入力された際の１つ前のタイミングの画素である画素Ｒｎ−１とする。これにより、デマルチプレクサ５４４からは、図５（Ｈ）に示すように、Ｂ−Ｙ信号の画素である画素Ｂｎのみが正しく選択されて出力される。
【００２６】
以上をまとめれば、デマルチプレクサ５４１〜５４４の動作は、選択信号ＳＥＬが０のとき、画素Ｒｎを１つ後のタイミングの画素である画素Ｒ・Ｂｎ＋１とし、画素Ｂｎを現在のタイミングの画素Ｒ・Ｂｎとし、選択信号ＳＥＬが１のとき、画素Ｒｎを現在のタイミングの画素Ｒ・Ｂｎとし、画素Ｂｎを１つ前のタイミングである画素Ｒ・Ｂｎ−１とすることである。これにより、Ｒ−Ｙ信号とＢ−Ｙ信号とをマルチプレクスして１系統とされたＲ・Ｂ信号は、Ｒ−Ｙ信号とＢ−Ｙ信号とに正しく分離される。なお、デマルチプレクサ５４１〜５４４は、当然のことながら、複数画素を保持するメモリを備えている。
【００２７】
本発明は、上記の例で示した画素数変換部５３における倍率や、加算器５３２のビット数以外でもよい。本発明の構成により、図２に示すように画素数変換した後のデマルチプレクスを実現することができ、Ｙ信号とＲ−Ｙ信号，Ｂ−Ｙ信号を画素数変換する場合の回路規模を２／３に削減することが可能となる。なお、色差信号はＲ−Ｙ信号，Ｂ−Ｙ信号に限定されるものではなく、Ｐｂ信号，Ｐｒ信号やＣｂ信号，Ｃｒ信号であってもよい。
【００２８】
【発明の効果】
以上詳細に説明したように、本発明の画素数変換装置は、第１の色差信号と第２の色差信号とがマルチプレクスされて１系統の色差信号とされた第３の色差信号をＡ倍に画素数変換する画素数変換部と、この画素数変換部によりＡ倍に画素数変換された第３の色差信号をデマルチプレクスして、第１の色差信号と第２の色差信号とに分離するデマルチプレクス部とを備え、クロックをカウントするカウンタと、このカウンタより出力されたカウント値を１／Ａ倍する乗算器と、この乗算器の出力の最下位ビットを選択信号として出力する選択信号発生部と、画素数変換部より出力された第３の色差信号を、選択信号に応じてデマルチプレクスする第１のデマルチプレクサと、この第１のデマルチプレクサの出力を、選択信号に応じてデマルチプレクスして第１の色差信号を出力する第２のデマルチプレクサと、画素数変換部より出力された第３の色差信号を、選択信号に応じてデマルチプレクスする第３のデマルチプレクサと、この第３のデマルチプレクサの出力を、選択信号に応じてデマルチプレクスして第２の色差信号を出力する第４のデマルチプレクサとを備えて構成したので、マルチプレクスされた２つの色差信号を画素数変換した後にデマルチプレクスすることができる。よって、回路規模を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の要部の一実施形態を示すブロック図である。
【図２】本発明の全体構成例を示すブロック図である。
【図３】図１及び図２中の画素数変換部５３の具体的構成例を示すブロック図である。
【図４】図１及び図２中の画素数変換部５３の動作を説明するための図である。
【図５】図１に示す一実施形態の動作を説明するための図である。
【図６】輝度信号と２つの色差信号を画素数変換する一般的な画素数変換装置を示すブロック図である。
【図７】マルチプレクサを示すブロック図である。
【図８】図７の動作を説明するための図である。
【図９】デマルチプレクスの動作を説明するための図である。
【図１０】従来例を示すブロック図である。
【符号の説明】
５１  マルチプレクサ
５２  信号処理部
５３  画素数変換部
５４  デマルチプレクス部
５４１〜５４４
５４５  カウンタ
５４６  乗算器
５４７  選択信号発生部
【図１】
0003625195.tif 000002
【図２】
0003625195.tif 000003
【図３】
0003625195.tif 000004
【図４】
0003625195.tif 000005
【図５】
0003625195.tif 000006
【図６】
0003625195.tif 000007
【図７】
0003625195.tif 000008
【図８】
0003625195.tif 000009
【図９】
0003625195.tif 000010
【図１０】
0003625195.tif 000011