(57)【特許請求の範囲】
【請求項１】
出力電流を提供する出力電流源と、基準電流を提供する基準電流源と、出力電流と外部から入力される入力電流との混合電流が伝送される入出力ラインと、基準電流と混合電流とを比較して入力電圧を復元する復元部とを含む入出力バッファ。
【請求項２】
復元部は、出力電流源と接続されるカレントミラーと、このカレントミラーと基準電流源が接続される電流比較器とを備える請求項１に記載の入出力バッファ。
【請求項３】
電流比較器は、基準電流源とカレントミラーが接続される共通端子に接続されるインバータから構成される請求項２記載の入出力バッファ。
【請求項４】
基準電流は、出力電圧がハイの場合には出力電流の０．７５倍となり、出力電圧がローの場合には出力電流の０．２５倍となる請求項１又は請求項２記載の入出力バッファ。
【請求項５】
出力電流を提供する出力電流源と、第１、第２基準電流を提供する第１、２基準電流源と、出力電流と外部から入力される入力電流との混合電流が伝送される入出力ラインと、第１、第２基準電流と混合電流とをそれぞれ比較して入力電圧を復元する第１、第２復元部とを含む入出力バッファ。
【請求項６】
第１基準電流による入力電圧の復元時間と同じ時間遅延させた遅延出力電圧を発生する遅延回路をさらに含む請求項５に記載の入出力バッファ。
【請求項７】
遅延出力電圧に応答して、復元された入力信号のうちいずれか一つを選択するスイッチング回路をさらに含む請求項６記載の入出力バッファ。
【請求項８】
スイッチング回路は、遅延出力電圧がハイの場合には第１復元部の出力信号を選択し、遅延される出力電圧がローの場合には第２復元部の出力信号を選択する請求項７記載の入出力バッファ。
【請求項９】
第１基準電流はハイの入力電流に応答して出力電流の０．７５倍となる請求項５〜８のいずれか１項に記載の入出力バッファ。
【請求項１０】
第２基準電流はローの入力電流に応答して出力電流の０．２５倍となる請求項９に記載の入出力バッファ。
【請求項１１】
第１復元部は、出力電流源と接続される第１カレントミラーと、この第１カレントミラーと第１基準電流源が接続される第１電流比較器とを備える請求項５〜１０のいずれか１項に記載の入出力バッファ。
【請求項１２】
第１電流比較器は、第１基準電流源と第１カレントミラーが接続される共通端子に接続されるインバータから構成される請求項１１に記載の入出力バッファ。
【請求項１３】
第２復元部は、出力電流源と接続される第２カレントミラーと、この第２カレントミラーと第２基準電流源が接続される第２電流比較器とを備える請求項１１又は請求項１２に記載の入出力バッファ。
【請求項１４】
第２電流比較器は、第２基準電流源と第２カレントミラーが接続される共通端子に接続されるインバータから構成される請求項１３に記載の入出力バッファ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体チップの入出力バッファに関する。
【０００２】
【従来の技術】
集積回路の技術が向上するにつれ、システムの高速動作性能は集積回路間の伝送速度により決まっている。このために高速データ通信において、１つのケーブルで双方向にデータを伝送可能にする双方向入出力システムに関する研究が行われている。これは、１つのピンでデータの入出力を同時に行えるため、１ピン当たりの伝送能力が二倍になる。入出力バッファは入出力信号が混合されている信号から、入力される信号のみを復元するが、復元回路の速度が入出力バッファの速度を制限する要因となる。これを、図１を参照して説明する。
【０００３】
図１は従来の入出力バッファの回路図である。
【０００４】
図１に示す集積回路１００Ａの入出力バッファは、外部へ出力しようとする信号端子ＩＮ１と、出力端子ＯＵＴ１と、外部から入力される信号を復元して出力する受信端子ＲＥ１と、出力端子ＯＵＴ１の電圧値と比較して外部から入力される信号を復元するための基準電圧Ｖｒｅｆ１をＩＮ１に応じて発生する基準電圧発生器１０３Ａと、出力バッファ１０１Ａと、電圧比較器１０２Ａとから構成される。集積回路１００Ｂも同じ回路構成である。
【０００５】
出力端子ＯＵＴ１、ＯＵＴ２の電圧は、それぞれの入出力バッファが出力しようとする電圧値の平均を示す。仮に、出力電圧が０Ｖ、Ｖｈの２値をとり得る場合、出力端子ＯＵＴ１、ＯＵＴ２はＶｈ、０．５×Ｖｈ及び０Ｖのどれかの値をとる。即ち、信号端子ＩＮ１、ＩＮ２の両方がハイのときにはＶｈであり、信号端子ＩＮ１、ＩＮ２のうちいずれか一つがハイのときには０．５×Ｖｈであり、信号端子ＩＮ１、ＩＮ２の両方がローのときには０Ｖ値になる。そして、出力端子ＯＵＴ１、ＯＵＴ２の電圧と信号φＩＮ１、φＩＮ２により選択されたＶｒｅｆとを比較することにより、受信端子ＲＥ１、ＲＥ２を通して受信信号が出力されることになる。以上の関係を表１に示す。
【表１】
0003652874.tif 000002
【０００６】
【発明が解決しようとする課題】
以上のような従来の入出力バッファは、電圧モードで動作するので電圧比較器１０２Ａと基準電圧Ｖｒｅｆ１の選択時のスイッチング速度による復元回路の速度が、双方向バッファの速度を制限するという問題がある。
【０００７】
このような問題点を解決するために本発明は、より高速動作の可能な入出力バッファを提供する。
【０００８】
【課題を解決するための手段】
上記課題を解決する本発明の入出力バッファは、出力電流を提供する出力電流源と、基準電流を提供する基準電流源と、出力電流と外部から入力される入力電流との混合電流が伝送される入出力ラインと、基準電流と混合電流とを比較して入力電圧を復元する復元部とを含む。復元部は、出力電流源と接続されるカレントミラーと、このカレントミラーと基準電流源が接続される電流比較器とを備える。電流比較器は、基準電流源とカレントミラーが接続される共通端子に接続されるインバータから構成される。基準電流は、出力電圧がハイの場合には出力電流の０．７５倍となり、出力電圧がローの場合には出力電流の０．２５倍となる。
【０００９】
具体的な回路としては、出力電流を提供する出力電流源と、第１、第２基準電流を提供する第１、２基準電流源と、出力電流と外部から入力される入力電流との混合電流が伝送される入出力ラインと、第１、第２基準電流と混合電流とをそれぞれ比較して入力電圧を復元する第１、第２復元部とを含む。第１基準電流による入力電圧の復元時間と同じ時間遅延させた遅延出力電圧を発生する遅延回路をさらに含む。遅延出力電圧に応答して、復元された入力信号のうちいずれか一つを選択するスイッチング回路をさらに含む。スイッチング回路は、遅延出力電圧がハイの場合には第１復元部の出力信号を選択し、遅延される出力電圧がローの場合には第２復元部の出力信号を選択する。第１基準電流はハイの入力電流に応答して出力電流の０．７５倍となる。第２基準電流はローの入力電流に応答して出力電流に０．２５倍となる。第１復元部は、出力電流源と接続される第１カレントミラーと、この第１カレントミラーと第１基準電流源が接続される第１電流比較器とを備える。第１電流比較器は、第１基準電流源と第１カレントミラーが接続される共通端子に接続されるインバータから構成される。第２復元部は、出力電流源と接続される第２カレントミラーと、この第２カレントミラーと第２基準電流源が接続される第２電流比較器とを備える。第２電流比較器は、第２基準電流源と第２カレントミラーが接続される共通端子に接続されるインバータから構成される。
【００１０】
【発明の実施の形態】
以下、添付した図面を用いて本発明の実施形態を説明する。
【００１１】
図２は本発明による入出力バッファの回路図である。
【００１２】
この入出力バッファは、出力電流源２０１Ａ、２０２Ａと、基準電流源２０３Ａと、出力電流源２０１Ａ、２０２Ａに接続されるカレントミラー（ＮＭＯＳトランジスタＭ１、Ｍ２）と、トランジスタＭ２に流れる電流量に応じて受信信号を復元する論理回路２０４Ａとから構成される。出力電流源２０１Ａ、２０２ＡとＮＭＯＳトランジスタＭ１のドレインとの接続ノードは、出力端子ＯＵＴ１で２つの集積回路１００Ａ、１００Ｂ間のデータ伝送ラインＬ１に接続される。出力電流源２０１Ａは電流Ｉ１を供給するためのものであり、電流源２０２Ａは電流Ｉ２を供給するためのものである。また、信号φＩＮ１に応答してスイッチング動作を行うスイッチＳ１は、電流源２０１Ａと出力端子ＯＵＴ１との間に接続される。集積回路１００Ｂの入出力バッファも同じ構成である。
【００１３】
その動作は次の通りである。集積回路１００Ａから集積回路１００Ｂに出力しようとする信号φＩＮ１と、受信する信号φＩＮ２によりトランジスタＭ１に流れる電流Ｉｏ１は、集積回路１００Ａの出力電流と集積回路１００Ｂの出力電流との平均値である。このような出力電流Ｉｏ１は、信号φＩＮ１、φＩＮ２の両方がハイの場合にはＩ１＋Ｉ２であり、信号φＩＮ１、φＩＮ２のうちいずれか一つがハイの場合には０．５×Ｉ１＋Ｉ２であり、信号φＩＮ１、φＩＮ２の両方がローの場合にはＩ２になる。それぞれの場合において、信号φＩＮ１により選択されたＩｒｅｆ１と出力信号Ｉｏ１を比較して受信信号を復元する。このような復元信号を表２に示す。
【表２】
0003652874.tif 000003
【００１４】
さらに、伝送線Ｌ１の特性インピーダンスＺｏと整合をとるため、入出力バッファの出力インピーダンスを伝送線Ｌ１の特性インピーダンスＺｏと一致するようにトランジスタＭ１の大きさを調整すれば、信号の反射を防ぐことができる。
【００１５】
図３に入出力バッファの詳細回路の一例を示している。
【００１６】
図３に示すように、電源電圧ＶＤＤに接続されるソース端子及びバイアス端子Ｖｂｉａｓ１に接続されるゲート端子とを有するＰＭＯＳトランジスタＴ１〜Ｔ４と、このＰＭＯＳトランジスタＴ１〜Ｔ４のドレイン端子にそれぞれ接続されるソース端子及びバイアス端子Ｖｂｉａｓ２に接続されるゲート端子を有するＰＭＯＳトランジスタＴ５〜Ｔ８とで構成される電流源の他に、入力端子ＩＮ１に接続されるゲートを有し、トランジスタＴ５のドレイン端子と接地との間に直列接続されるＮＭＯＳトランジスタＴ１０と、カレントミラー（トランジスタＴ１１、Ｔ１２からなる回路）とがトランジスタＴ５、Ｔ６と接地との間に接続される。また、もう一つのカレントミラー（トランジスタＴ１３、Ｔ１４からなる回路）がトランジスタＴ７、Ｔ８と接地との間に接続される。出力端子ＯＵＴ１はトランジスタＴ１２及びトランジスタＴ１３のドレイン端子に接続される。さらに、トランジスタＴ８のドレイン端子とトランジスタＴ１４のドレイン端子が接続されるノードＮ１はインバータ２０４Ａの入力になる。このノードＮ１と電源電圧ＶＤＤとの間にはＰＭＯＳトランジスタＴ９がダイオード接続され、ノードＮ１と接地ＶＳＳとの間にはＮＭＯＳトランジスタＴ１５がダイオード接続される。
【００１７】
次に図３の回路動作を説明する。トランジスタＴ１〜Ｔ８はカソード電流源を構成して電流ＩとＩｒｅｆ１を供給する。入力端子ＩＮ１から入力される信号φＩＮ１に応じて、電流モードのスイッチであるトランジスタＴ１０が動作し、カレントミラーＴ１１、Ｔ１２によりトランジスタＴ１２に０Ａ又は電流Ｉが流れる。
【００１８】
信号φＩＮ１がハイの場合には、トランジスタＴ１、Ｔ５に流れる電流Ｉが信号φＩＮ１によりオンするトランジスタＴ１０を通して接地に流れることにより、トランジスタＴ１１、Ｔ１２には電流が流れなくなる。従って、トランジスタＴ２、Ｔ６に流れる電流Ｉは出力端子ＯＵＴ１側に供給され、トランジスタＴ１３には、トランジスタＴ３、Ｔ７を通して供給される電流Ｉ以外にトランジスタＴ２、Ｔ６の電流Ｉが加えられて２Ｉの電流が流れる。ここでＯＵＴ１に接続される同じ回路構成のもう一つの入出力バッファの入力信号φＩＮ２がハイの時は、もう一つの入出力バッファのトランジスタＴ１３にも２Ｉの電流が流れるため、２つの入出力バッファのトランジスタＴ１３に流れる電流は２Ｉになる。入力信号φＩＮ２がローの時は、もう一つの入出力バッファのトランジスタＴ１３にはＩの電流しか流れようとしないため、２つの入出力バッファのトランジスタＴ１３に流れる電流は３Ｉ／２になる。
【００１９】
逆に、信号φＩＮ１がローの場合には、トランジスタＴ１、Ｔ５に流れる電流ＩがトランジスタＴ１１、Ｔ１２に供給されるため、トランジスタＴ１１、Ｔ１２はオンする。これにより、トランジスタＴ２、Ｔ６を通して供給される電流ＩはトランジスタＴ１２を通して接地に流れる。したがって、トランジスタＴ２、Ｔ６を通して供給される電流Ｉは出力端子ＯＵＴ１側に流れず、トランジスタＴ１３には、トランジスタＴ３、Ｔ７を通して供給される電流Ｉが流れる。ここでＯＵＴ１に接続される同じ回路構成のもう一つの入出力バッファの入力信号φＩＮ２がハイの時は、もう一つの入出力バッファのトランジスタＴ１３に２Ｉの電流が流れようとするため、２つの入出力バッファのトランジスタＴ１３に流れる電流は３Ｉ／２になる。入力信号φＩＮ２がローの時は、もう一つの入出力バッファのトランジスタＴ１３にもＩの電流しか流れないため、２つの入出力バッファのトランジスタＴ１３に流れる電流はＩになる。
【００２０】
トランジスタＴ１３、Ｔ１４はカレントミラーを構成しているので、チャネルの幅と長さの比が同じならばトランジスタＴ１４にはトランジスタＴ１３と同じ電流が流れる。トランジスタＴ４、Ｔ８、Ｔ１４は、基準電流源を構成するＰＭＯＳトランジスタＴ４、Ｔ８が供給する基準電流Ｉｒｅｆ１と、信号φＩＮ１、２により変化するトランジスタＴ１４を流れる電流とを比較する電流比較器であり、その比較結果は、トランジスタＴ１４のドレイン端子の電圧となって外部信号を復元することができる。ＰＭＯＳトランジスタＴ９とＮＭＯＳトランジスタＴ１５はダイオード接続で低インピーダンス経路を作り、電流比較器の電圧幅を減らし速度を高める役割を果たす。トランジスタＴ１４を流れる電流が基準電流Ｉｒｅｆ１より小さいときには、トランジスタＴ１５が電流経路を形成し、トランジスタＴ１４を流れる電流が基準電流Ｉｒｅｆ１より大きいときには、トランジスタＴ９が電流経路を形成して電圧の幅を減らすとともに、ｄＩ／ｄｔで表されるスイッチノイズを取り除く役割を果たす。
【００２１】
図４には入出力バッファの詳細回路の他の例を示してある。
【００２２】
トランジスタＴ１〜Ｔ３、Ｔ５〜Ｔ７、Ｔ１０〜Ｔ１３から構成された回路を用いて、出力端子ＯＵＴ１に信号φＩＮ１が印加され、各端子を通して出力される信号ｃｏｍｐ＿Ｈ、ｃｏｍｐ＿Ｌ、φＳＳは第１実施形態の受信端子ＲＥ１から出力される信号と同様の方法により作られる。ただし、各基準電流が変わるように、基準電流源トランジスタのチャネル長と幅の比を変えて設定する。
【００２３】
この回路で表２に示す動作を行うと、図２に示したＩ１、Ｉ２がＩと同じ値を有するとき、信号φＩＮ１に応じて２つの基準電流１．７５Ｉ、１．２５Ｉが求められる。基準電流１．７５Ｉ、１．２５Ｉの選択は、速度向上のためにスイッチでは行わず、２つの基準電流１．７５Ｉ、１．２５Ｉに対して常時比較するようにする。このような基準電流１．７５Ｉ、１．２５Ｉは、それぞれトランジスタＴ４’、Ｔ８’及びＴ４”、Ｔ８”により提供され、１．７５Ｉは基準電流Ｉｒｅｆ１の電流値、１．２５Ｉは基準電流Ｉｒｅｆ２の電流値とする。信号ｃｏｍｐ＿Ｈが出力される第１比較器４０１は、基準電流１．７５Ｉを提供するためにトランジスタＴ４’のチャネル長と幅の比を１．７５に設定し、信号ｃｏｍｐ＿Ｌが出力される第２比較器４０２は基準電流１．２５Ｉを提供するためにトランジスタＴ４”のチャネル長と幅の比を１．２５に設定する。これらＰＭＯＳトランジスタＴ４’、Ｔ４”のドレイン端子にそれぞれ接続されるＰＭＯＳトランジスタＴ８’、Ｔ８”は基準電流１．７５Ｉ、１．２５Ｉ値をより正確に合わせるためのものであり、トランジスタＴ５〜Ｔ７も電流Ｉの精度を高めるためのものである。
【００２４】
一方、信号φＳＳは信号φＩＮ１と同じ電圧値を有する。この信号φＳＳは、電流比較器４０１、４０２と同じ回路構成の電流比較器４０３を通すことにより、信号φＩＮ１からの遅延時間が信号Ｃｏｍｐ＿Ｈ、Ｃｏｍｐ＿Ｌと同じになるようにする。信号φＳＳが出力される遅延回路の第３比較器４０３は基準電流Ｉｒｅｆ３を提供するためにチャネル長と幅の比を１．５に設定する。
【００２５】
この信号Ｃｏｍｐ＿Ｈ、Ｃｏｍｐ＿Ｌ及びφＳＳを用いて受信信号を復元する。復元は図５に示す回路図のように、信号が印加されるラインにそれぞれ伝送ゲート５０２、５０３を接続して信号φＳＳにより制御することにより行う。信号φＳＳがハイのときには、出力端子ＯＵＴ１に入力される信号と基準電流１．７５Ｉを比較して出力される復元信号であるＣｏｍｐ＿Ｈを伝送ゲート５０２のスイッチング動作により受信端子ＲＥ１に供給し、信号φＳＳがローのときには、出力端子ＯＵＴ１に入力される信号と基準電流１．２５Ｉを比較して出力される復元信号であるＣｏｍｐ＿Ｌを伝送ゲート５０３のスイッチング動作により受信端子ＲＥ１に供給する。
【００２６】
図６は本発明による入出力バッファの出力波形図である。供給電圧を５Ｖ、信号φＩＮ１の出力を６６６Ｍｂｐｓ、信号φＩＮ２の出力を６６Ｍｂｐｓとしてデータを伝送するとき、受信端子ＲＥ１、ＲＥ２を通して復元された信号の波形を示した。６６６Ｍｂｐｓを実線、６６Ｍｂｐｓを破線で示す。このように、双方向で同時にデータ伝送が可能なので従来の２倍の伝送速度が得られる。
【００２７】
【発明の効果】
本発明は、電流モードでデータ伝送を行うことにより、電圧モードで行うよりも高速なデータ伝送を行うことができる。
【図面の簡単な説明】
【図１】従来の入出力バッファの回路図。
【図２】本発明の入出力バッファの回路図。
【図３】本発明の第１実施形態による入出力バッファの回路図。
【図４】本発明の第２実施形態による入出力バッファの回路図。
【図５】図４に示した回路の出力信号により受信信号を復元する回路図。
【図６】本発明の入出力バッファのシミュレーション波形。
【符号の説明】
１００Ａ、１００Ｂ  集積回路
１０１Ａ、１０１Ｂ  出力バッファ
１０２Ａ、１０２Ｂ  電圧比較器
１０３Ａ、１０３Ｂ  基準電圧発生器
２０１Ａ、２０１Ｂ、２０２Ａ、２０２Ｂ  出力電流源
２０３Ａ、２０３Ｂ  基準電流源
２０４Ａ、２０４Ｂ、５０１  インバータ
４０１、４０２、４０３  電流比較器
５０２、５０３  伝送ゲート
【図１】
0003652874.tif 000004
【図２】
0003652874.tif 000005
【図３】
0003652874.tif 000006
【図４】
0003652874.tif 000007
【図５】
0003652874.tif 000008
【図６】
0003652874.tif 000009