(57)【特許請求の範囲】
【請求項１】
複数の通話路装置と、この各通話路装置を制御する中央処理装置とを備えた電子交換機において、前記中央処理装置により前記各通話路装置にアクセスする通話路装置アクセス方式であって、
前記複数の通話路装置をグループ分けすることにより同一グループの通話路装置によって構成される通話路ブロックごとに設けられ、前記中央処理装置より送出されたアクセスアドレスおよびデータを取り込んで対応する通話路ブロックに送出するとともに、前記通話路ブロックの動作中を示すフラグ設定を行うデータ送信手段と、
前記アクセスアドレスに該当する通話路ブロックがアクセス可能か否かを前記フラグ設定に基づき判定し、アクセス可能であれば、この通話路ブロックに対応する前記データ送信手段を選択して動作させるとともに、前記中央処理装置に対して応答信号を返送する制御手段とを前記通話路装置に設けたことを特徴とする通話路装置アクセス方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の通話路装置と、各通話路装置を制御する中央処理装置とを備えた電子交換機において、中央処理装置から各通話路装置をアクセスする通話路装置アクセス方式に関する。
【０００２】
【従来の技術】
図３は従来の通話路装置アクセス方式の構成を示すものである。
【０００３】
図３において、２は複数個設けられている通話路装置（ＭＤＬ）、３は通話路装置２を制御する中央処理装置（ＣＰＥ）、４は中央処理装置３による通話路装置２の対するアクセスを中継する、すなわち中央処理装置３からのオーダーを通話路装置２へ中継するとともに、両装置間で送受信されるデータを中継する通話路制御装置（ＳＰＣ）である。
【０００４】
各通話路装置２はそれぞれ通話路パッケージ（ＰＣＧ）３１を複数枚搭載しており、また各通話路装置２にはそれぞれモジュール番号（ＭＤＬ０〜ＭＤＬｎ）が割付けられ、各通話路パッケージ３１にもそれぞれパッケージ番号（ＰＣＧ０〜ＰＣＧ４）が割付けられている。
【０００５】
通話路制御装置４において、４１は中央処理装置３からのアクセスアドレスおよび送信データをシリアルデータに変換して通話路パッケージ３１に送出するシリアルデータ送信部、４２は中央処理装置３からのアクセスアドレスを受信し、シリアルデータ送信部４１を制御するシリアルデータ制御部、１４は中央処理装置３からの送信データを一時格納する送信データバッファ（ＢＵＦ）をそれぞれ示している。
【０００６】
１５は通話路パッケージ３１からのシリアルデータを受信するシリアルデータ受信部、１６はシリアルデータ受信部１５による受信データを一時格納する受信データ用バッファ（ＢＵＦ）をそれぞれ示している。
【０００７】
１７は中央処理装置３とシリアルデータ制御部４２およびシリアルデータ送信部４１を接続し、中央処理装置３がアクセスアドレスを送出するアドレス用パラレルバス、１８は中央処理装置３と送信データ用バッファ１４および受信データバッファ１６を接続するデータ用パラレルバス、４３はシリアルデータ送信部４１と各通話路装置２を接続するデータ送信用シリアルバス、２２はシリアルデータ受信部１５と各通話路装置２を接続するデータ受信用シリアルバスをそれぞれ示している。
【０００８】
次に図４は従来の通話路装置アクセス方式におけるデータ書き込みアクセス動作を示すものである。
【０００９】
図４において、中央処理装置３は、時刻Ｔ１  である通話路装置２のある通話路パッケージ３１、例えば通話路装置ＭＤＬ０の通話路パッケージＰＣＧ１へのアクセスを開始し、このＭＤＬ０のＰＣＧ１を示すアクセスアドレスおよびＭＤＬ０のＰＣＧ１に書き込むデータ（送信データ）をそれぞれアドレス用パラレルバス１７およびデータ用パラレルバス１８に送出し、送信データは通話路制御装置４の送信データバッファ１４に一時的に格納される。
【００１０】
通話路制御装置４において、シリアルデータ制御部４２は、アクセスアドレスを受信すると、制御信号を送信することによりシリアルデータ送信部４１を動作させ、シリアルデータ送信部４１は、アドレス用パラレルバス１７からアクセスアドレスを、また送信データ用バッファ１４から送信データをそれぞれ取り込んでシリアルデータに変換し、時刻Ｔ２  でこのシリアルデータのデータ送信用シリアルバス４３への送出を開始し、時刻Ｔ２´に送出を終了する。
【００１１】
通話路装置ＭＤＬ０の通話路パッケージＰＣＧ１は、時刻Ｔ３  でデータ送信用シリアルバス４３からシリアルデータの受信を開始し、時間Ｔ３´で受信を終了すると、時刻Ｔ４  で中央処理装置３によるアクセスに対する応答信号（ＡＣＫ信号）をデータ受信用シリアルバス２２に送出する。
【００１２】
通話路制御装置４は、データ受信用シリアルバス２２からＡＣＫ信号を受信すると、時刻Ｔ５  で中央処理装置３へＡＣＫ信号を送出する。
【００１３】
すなわちシリアルデータ受信部１５により、データ受信用シリアルバス２２からＡＣＫ信号を受信してパラレルデータに変換し、このＡＣＫ信号を受信データ用バッファ１６を介してデータ用パラレルバス１８に送出する。
【００１４】
そして中央処理装置３は、データ用パラレルバス１８からＡＣＫ信号を受信することにより、時間Ｔ６  で通話路パッケージ３１へのアクセスを終了する。
【００１５】
これにより中央処理装置３は、他のパッケージ番号の通話路パッケージ３１あるいは他のモジュール番号の通話路装置２（の通話路パッケージ３１）に対して、上記と同様のアクセスを開始することにができる。
【００１６】
このように従来の通話路装置アクセス方式は、アクセスした通話路パッケージ（例えばＭＤＬ０のＰＣＧ１）におけるデータ受信が完了し、その通話路パッケージからのＡＣＫ信号を受信してから次の通話路パッケージ（例えばＭＤＬ２のＰＣＧ２）へアクセスするものであった。
【００１７】
【発明が解決しようとする課題】
しかしながら上記従来の通話路装置アクセス方式においては、中央処理装置は一つの通話路パッケージのアクセスを終了してから次の通話路パッケージのアクセスを開始するので、通話路装置およびこれに搭載される通話路パッケージの数が増えた場合、中央処理装置のアクセス能力が低下するという問題があった。
【００１８】
本発明はこのような従来の問題を解決するものであり、中央処理装置の通話路装置に対するアクセス能力の向上を図ることを目的とするものである。
【００１９】
【課題を解決するための手段】
上記目的を達成するために本発明の通話路装置アクセス方式は、複数の通話路装置と、この各通話路装置を制御する中央処理装置とを備えた電子交換機において、前記中央処理装置により前記各通話路装置にアクセスする通話路装置アクセス方式であって、前記複数の通話路装置をグループ分けすることにより同一グループの通話路装置によって構成される通話路ブロックごとに設けられ、前記中央処理装置より送出されたアクセスアドレスおよびデータを取り込んで対応する通話路ブロックに送出するとともに、前記通話路ブロックの動作中を示すフラグ設定を行うデータ送信手段と、前記アクセスアドレスに該当する通話路ブロックがアクセス可能か否かを前記フラグ設定に基づき判定し、アクセス可能であれば、この通話路ブロックに対応する前記データ送信手段を選択して動作させるとともに、前記中央処理装置に対して応答信号を返送する制御手段とを前記通話路装置に設けたことを特徴とする。
【００２０】
従って本発明の通話路装置アクセス方式によれば、中央処理装置からアクセスアドレスおよびデータが送出されると、制御手段によって、このアクセスアドレスに該当する通話路ブロックがアクセス可能か否かを判定し、アクセス可能であれば、この通話路ブロックに対応するデータ送信手段を選択してこれを動作させるとともに、中央処理装置に対して応答信号を返送し、選択されたデータ送信手段によって中央処理装置より送出されたアクセスアドレスおよびデータを取り込んで対応する通話路ブロックに送出することにより、中央処理装置は通話路ブロックのデータ受信完了を待たずに、制御手段から応答信号を受信した時点、すなわち選択されたデータ送信手段が動作を開始した時点で、別の通話路ブロックへのアクセスを別のデータ送信手段によって開始することができるので、アクセスアドレスおよびデータを送出してから次のアクセスを開始するまでの中央処理装置の待ち時間を短縮することができ、中央処理装置の通話路装置に対するアクセス能力の向上を図ることができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００２２】
図１は本発明の実施の形態の構成を示すブロック図である。
【００２３】
本実施の形態は、二つの通話路装置で一つの通話路ブロックを構成し、この通話路ブロックが三個ある場合を示すものである。
【００２４】
図１において、２は複数個設けられている通話路装置(ＭＤＬ)、３は通話路装置２を制御する中央処理装置（ＣＰＥ）、１は中央処理装置３による通話路装置２に対するアクセスを中継する、すなわち中央処理装置３からのオーダーを通話路装置２へ中継するとともに、両装置間で送受信されるデータを中継する通話路制御装置（ＳＰＣ）である。
【００２５】
各通話路装置２はそれぞれ通話路パッケージ（ＰＣＧ）３１を複数枚搭載しており、また二つの通話路装置２でそれぞれ一つの通話路ブロック３２を構成している。
【００２６】
各通話路装置２にはそれぞれモジュール番号（ＭＤＬ０〜ＭＤＬ５）が割付けられており、各通話路ブロック３２にはブロック（ＢＬＫ０〜ＢＬＫ２）が割付けられており、また各通話路パッケージ３１にはそれぞれパッケージ番号（ＰＣＧ０〜ＰＣＧ４）が割付けられている。
【００２７】
通話路制御装置１において、１１は各通話路ブロック３２に対応してそれぞれ設けられ、中央処理装置３からのアクセスアドレスおよび送信データをシリアルデータに変換して、対応する通話路ブロック３２の通話路パッケージ３１に送出するシリアルデータ送信部、１２は中央処理装置３からのアクセスアドレスを受信して展開し、このアクセスアドレスに該当する通話路ブロック３２がアクセス可能か否かを判定し、アクセス可能であれば、この通話路ブロック３２に対応するシリアルデータ送信部１１を選択して動作させるとともに、中央処理装置３に対して応答信号（ＡＣＫ信号）を返送するシリアルデータ制御部、１３は各通話路ブロック３２の動作状態を示すフラグを設定するためのフラグ設定部、１４は中央処理装置３からの送信データを一時格納する送信データバッファ（ＢＵＦ）をそれぞれ示している。
【００２８】
１５は各通話路ブロック３２の通話路パッケージ３１からのシリアルデータを受信するシリアルデータ受信部、１６はシリアルデータ受信部１５による受信データを一時格納する受信データ用バッファ（ＢＵＦ）をそれぞれ示している。
【００２９】
１７は中央処理装置３とシリアルデータ制御部１４およびシリアルデータ送信部１１を接続し、中央処理装置３がアクセスアドレスを送出するアドレス用パラレルバス、１８は中央処理装置３と送信データ用バッファ１４および受信データバッファ１６を接続するデータ用パラレルバス、１９〜２１はシリアルデータ送信部１１と各通話路ブロック３２を接続するデータ送信用シリアルバス、２２はシリアルデータ受信部１５と各通話路装置２を接続するデータ受信用シリアルバスをそれぞれ示している。
【００３０】
次に図２は本実施の形態におけるデータ書き込みアクセス動作を示すものである。
【００３１】
図２には、ブロック番号ＢＬＫ０およびＢＬＫ１の通話路ブロック３２へのアクセスについて示してある。
【００３２】
図２において、中央処理装置３は、時刻Ｔ１０で通話路ブロックＢＬＫ０のある通話路装置２のある通話路パッケージ３１、例えば通話路装置ＭＤＬ０の通話路パッケージＰＣＧ１へのアクセスを開始し、このＭＤＬ０のＰＣＧ１を示すアクセスアドレスおよびＭＤＬ０のＰＣＧ１に書き込むデータ（送信データ）をそれぞれアドレス用パラレルバス１７およびデータ用パラレルバス１８に送出し、送信データは通話路制御装置１の送信データバッファ１４に一時的に格納される。
【００３３】
通話路制御装置１において、シリアルデータ制御部１２は、時刻Ｔ１１でアクセスアドレスを受信して展開し、データ送出先のブロック番号がＢＬＫ０であることを認識する。
【００３４】
次にシリアルデータ制御部１２は、フラグ設定部１３内に設定されている通話路ブロックＢＬＫ０のフラグに基づいて、通話路ブロックＢＬＫ０がアクセス可能か否かを判定し、アクセス可能であれば、時刻Ｔ１２で制御信号を送信することにより通話路ブロックＢＬＫ０に対応するシリアルデータ送信部１１を選択して動作させ、通話路ブロックＢＬＫ０に対応するシリアルデータ送信部１１は、シリアルデータ制御部１２からの制御信号に従って、アドレス用パラレルバス１７からアクセスアドレスを、また送信データ用バッファ１４から送信データをそれぞれ取り込んでシリアルデータに変換し、時刻Ｔ１３でこのシリアルデータのデータ送信用シリアルバス１９への送出を開始する。
【００３５】
同時にシリアルデータ制御部１２は、時刻Ｔ１２でフラグ部１３内の通話路ブロックＢＬＫ０のフラグを動作中（アクセス不可）を示す値に変更し、受信データバッファ１６を介してデータ用パラレルバス１８に応答信号（ＡＣＫ信号）を送出する。
【００３６】
通話路ブロックＢＬＫ０において、通話路装置ＭＤＬ０の通話路パッケージＰＣＧ１は、時刻Ｔ１４でデータ送信用シリアルバス１９からのシリアルデータの受信を開始する。
【００３７】
中央処理装置３は、時刻Ｔ１５でシリアルデータ制御部１２からのＡＣＫ信号を受信することにより、通話路ブロックＢＬＫ０へのデータ書き込みアクセスを終了する。
【００３８】
次に通話路制御装置１において、シリアルデータ制御部１２は、通話路ブロックＢＬＫ０に対応するシリアルデータ送信部１１が時刻Ｔ１６で全シリアルデータの送信を終了したことを認識すると、フラグ設定部１３内の通話路ブロックＢＬＫ０のフラグを非動作（アクセス可）を示す値に戻す。
【００３９】
以上の通話路ブロックＢＬＫ０へのデータ書き込みアクセスにおいては、通話路ブロックＢＬＫ１およびＢＬＫ２に対応するシリアルデータ送信部１１はシリアルデータの送信を行わない。
【００４０】
次に、通話路ブロックＢＬＫ０へのアクセスに続いて別の通話路ブロックＢＬＫ１へアクセスする場合の動作について説明する。
【００４１】
中央処理装置３は、時刻Ｔ１５で通話路ブロックＢＬＫ０へのデータ書き込みアクセスを終了すると、時刻Ｔ１７で通話路ブロックＢＬＫ１のある通話路装置２のある通話路パッケージ３１、例えば通話路装置ＭＤＬ３の通話路パッケージＰＣＧ０へのアクセスを開始し、アクセスアドレスおよび送信データをそれぞれアドレス用パラレルバス１７およびデータ用パラレルバス１８に送出する。
【００４２】
通話路制御装置１において、シリアルデータ制御部１２は、上記と同様にして、時刻Ｔ１８でデータ送出先のブロック番号がＢＬＫ１であることを認識し、通話路ブロックＢＬＫ１がアクセス可能か否かを判定し、アクセス可能であれば、時刻Ｔ１９でＢＬＫ１に対応するシリアルデータ送信部１１を選択して動作させ、ＢＬＫ１に対応するシリアルデータ送信部１１は、アクセスアドレスおよび送信データをそれぞれ取り込んでシリアルデータに変換し、時刻Ｔ２０でこのシリアルデーターのデータ送信用シリアルバス２０への送出を開始する。
【００４３】
同時にシリアルデータ制御部１２は、時刻Ｔ１９で通話路ブロックＢＬＫ１のフラグを動作中（アクセス不可）を示す値に変更し、中央処理装置３に対して応答信号（ＡＣＫ信号）を送出する。
【００４４】
通話路ブロックＢＬＫ１において、通話路装置ＭＤＬ３の通話路パッケージＰＣＧ０は、時刻Ｔ２１でデータ送信用シリアルバス２０からのシリアルデータの受信を開始し、また中央処理装置３は、時刻Ｔ２２でシリアルデータ制御部１２からのＡＣＫ信号を受信することにより、通話路ブロックＢＬＫ１へのデータ書き込みアクセスを終了する。
【００４５】
次に通話路制御装置１において、シリアルデータ制御部１２は、通話路ブロックＢＬＫ１に対応するシリアルデータ送信部１１が時刻Ｔ２３で全シリアルデータの送信を終了したことを認識すると、通話路ブロックＢＬＫ１のフラグを非動作（アクセス可）を示す値に戻す。
【００４６】
次に、アクセスアドレスに該当する通話路ブロック３２がアクセス不可（動作中）である場合の動作について説明する。
【００４７】
中央処理装置３は、時刻Ｔ２２で通話路ブロックＢＬＫ１へのデータ書き込みアクセスを終了すると、時刻Ｔ３０で通話路ブロックＢＬＫ０のある通話路装置２のある通話路パッケージ３１、例えば通話路装置ＭＤＬ０の通話路パッケージＰＣＧ２へのアクセスを開始し、アクセスアドレスおよび送信データをそれぞれアドレス用パラレルバス１７およびデータ用パラレルバス１８に送出する。
【００４８】
通話路制御装置１において、シリアルデータ制御部１２は、上記と同様にして、時刻Ｔ３１でデータ送出先のブロック番号がＢＬＫ０であることを認識し、通話路ブロックＢＬＫ０がアクセス可能か否かを判定するが、この場合は先のシリアルデータの送信が終了していないので、通話路ブロックＢＬＫ０のフラグは動作中（アクセス不可）を示しており、従ってアクセス不可と判定する。
【００４９】
この場合、シリアルデータ制御部１２は、先のシリアルデータの送信が時刻Ｔ１６で終了したことを認識し、通話路ブロックＢＬＫ０のフラグを非動作（アクセス可）を示す値に戻してから、時刻Ｔ３２でＢＬＫ０に対応するシリアルデータ送信部１１を上記と同様に選択して動作させ、同時に通話路ブロックＢＬＫ０のフラグを動作中（アクセス不可）を示す値に変更し、中央処理装置３に対して応答信号（ＡＣＫ信号）を送出する。
【００５０】
中央処理装置３は、時刻Ｔ３３でシリアルデータ制御部１２からのＡＣＫ信号を受信することにより、通話路ブロックＢＬＫ０への二度目のデータ書き込みアクセスを終了する。
【００５１】
尚、通話路ブロックＢＬＫ２への書き込みアクセスについても、上記と同様に動作する。
【００５２】
最後の中央処理装置３からの通話路パッケージ３１に対するデータ読み出しアクセス動作について説明する。
【００５３】
この場合、シリアルデータ制御部１２は、書き込みアクセスと同様にしてアクセスアドレスに該当する通話路ブロック３２がアクセス可であることをフラグにより確認し、対応するシリアルデータ送信部１１を選択して動作させるが、中央処理装置３へのＡＣＫ信号の送出は行わない。
【００５４】
シリアルデータ送信部１１からのシリアルデータを受信した該当通話路ブロック３２は、読み出しデータ（返答データ）をシリアルデータに変換してデータ受信用シリアルバス２２に送出し、続いてＡＣＫ信号を送出する。
【００５５】
シリアルデータ受信部１５は、この読み出しシリアルデータを受信してパラレルデータに変換し、この読み出しデータを中央処理装置３に送信し、続いてＡＣＫ信号を受信しこれを中央処理装置３に送信する。
【００５６】
中央処理装置３は読み出しデータを受信し、続いてＡＣＫ信号を受信することにより、データ読み込みアクセスを終了する。
【００５７】
このように本発明の実施の形態によれば、中央処理装置３からアクセスアドレスおよびデータが送出されると、シリアルデータ制御部１２によって、このアクセスアドレスに該当する通話路ブロック３２がアクセス可能か否かを、フラグ設定部１３内に設定されている該当通話路ブロック３２の動作状態を示すフラグに基づいて判定し、アクセス可能であれば、この通話路ブロック３２に対応するシリアルデータ送信部１１を選択してこれを動作させるとともに、中央処理装置３に対してＡＣＫ信号を返送し、選択されたシリアルデータ送信部１１によって中央処理装置３より送出されたアクセスアドレスおよびデータを取り込んでシリアルデータに変換し、対応する通話路ブロック３２に送出することにより、中央処理装置３は通話路ブロック３２のデータ受信完了を待たずに、シリアルデータ制御部１２からＡＣＫ信号を受信した時点、すなわち選択されたシリアルデータ送信部が動作を開始した時点で、別の通話路ブロック３２へのアクセスを別のシリアルデータ送信部１１によって開始することができるので、アクセスアドレスおよびデータを送出してから次のアクセスを開始するまでの中央処理装置３の待ち時間を短縮することができ、中央処理装置３の通話路装置２に対するアクセス能力の向上を図ることができる。
【００５８】
尚、本実施の形態においては、通話路装置を二個ずつ、三個の通話路ブロックに分けた場合を示したが、通話路装置の数を増やした場合には、これに応じて通話路ブロック、データ送信用シリアルバス、およびシリアルデータ送信部の数を増やすことによって、本実施の形態と同様にアクセス能力の向上を図ることができる。
【００５９】
【発明の効果】
従って本発明の通話路装置アクセス方式によれば、中央処理装置からアクセスアドレスおよびデータが送出されると、制御手段によって、中央処理装置のアクセスアドレスに該当する通話路ブロックに対応するデータ送信手段を選択してこれを動作させるとともに、中央処理装置に対して応答信号を返送し、選択されたデータ送信手段によって中央処理装置より送出されたアクセスアドレスおよびデータを取り込んで対応する通話路ブロックに送出することにより、中央処理装置は通話路ブロックのデータ受信完了を待たずに、選択されたデータ送信手段が動作を開始した時点で、別の通話路ブロックへのアクセスを別のデータ送信手段によって開始することができるので、アクセスアドレスおよびデータを送出してから次のアクセスを開始するまでの中央処理装置の待ち時間を短縮することができ、中央処理装置の通話路装置に対するアクセス能力の向上を図ることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態の構成を示すブロック図である。
【図２】本発明の実施の形態におけるデータ書き込みアクセス動作を示す図ある。
【図３】従来の通話路装置アクセス方式の構成を示すブロック図である。
【図４】従来の通話路装置アクセス方式におけるデータ書き込みアクセス動作を示す図ある。
【符号の説明】
１  通話路制御装置（ＳＰＣ）
２  通話路装置（ＭＤＬ）
３  中央処理装置（ＣＰＥ）
１１  シリアルデータ送信部
１２  シリアルデータ制御部
１３  フラグ設定部
１４  送信データバッファ（ＢＵＦ）
１５  シリアルデータ受信部
１６  受信データ用バッファ（ＢＵＦ）
１７  アドレス用パラレルバス
１８  データ用パラレルバス
１９〜２１  データ送信用シリアルバス
２２  データ受信用シリアルバス
【図１】
0003625232.tif 000002
【図２】
0003625232.tif 000003
【図３】
0003625232.tif 000004
【図４】
0003625232.tif 000005