(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタで構成されたスイッチング素子と液晶を備えた画素部を水平方向にＭ個、垂直方向にＮ個有する液晶パネルと、表示データを入力し、該入力した表示データに応じた階調電圧を生成し、これを該表示データの対応する水平方向の前記画素部に印加する信号駆動回路と、上記垂直方向に配列する画素部のうちいずれかを順次選択し、その時選択している垂直方向に配列する画素部には、選択電圧を印加し、一方、その時選択していない垂直方向に配列する画素部には、非選択電圧を印加する走査駆動回路とを備え、
前記液晶は一方に前記各画素部で共通の対向電極を有し、前記画素部の前記スイッチング素子に、前記走査駆動回路から出力された前記選択電圧が印加されると、前記信号駆動回路の生成する階調電圧を前記液晶に印加し、前記対向電極に対する前記階調電圧の実効電圧値で表示輝度を制御する液晶表示装置において、
前記対向電極に印加する対向電極電圧の交流化を示す交流化信号と、前記対向電極に印加する対向電極電圧に補正電圧を印加する期間を示す補正期間信号を生成する回路と、
前記交流化信号と前記補正期間信号とで、前記対向電極に印加する交流化した前記対向電極電圧を生成し、前記対向電極電圧が正極性電圧の場合、一水平期間の前半で前記対向電極電圧に上に凸の補正電圧を加え、前記対向電極電圧が負極性電圧の場合、一水平期間の前半で前記対向電極電圧に上に凸の補正電圧を加える対向電極電圧生成回路を有することを特徴とする液晶表示装置。
【請求項２】
前記対向電極に印加する対向電極電圧に補正電圧を印加する期間を示す補正期間信号を生成する回路は、一水平期間をカウントするカウンタと、補正期間を示す設定値とを比較して、前記補正期間信号を生成することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記交流化信号と前記補正期間信号とで、前記対向電極に印加する交流化した前記対向電極電圧を生成し、前記対向電極電圧が正極性電圧の場合、一水平期間の前半で前記対向電極電圧に上に凸の補正電圧を加え、前記対向電極電圧が負極性電圧の場合、一水平期間の前半で前記対向電極電圧に上に凸の補正電圧を加える対向電極電圧生成回路は、前記対向電極電圧を、前記補正期間信号が有効な時に、正規の対向電極電圧よりも高電位電圧レベルにシフトさせることを特徴とする請求項１又は２記載の液晶表示装置。
【請求項４】
前記補正期間信号は、一水平期間の前半で有効になり、
前記対向電極電圧生成回路は、前記補正期間信号が有効な場合に、前記補正電圧を付加することを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記補正期間を示す設定値は、前記液晶パネルの特性に応じて、可変とすることを特徴とする請求項２記載の液晶表示装置。
【請求項６】
前記対向電極電圧生成回路は、前記交流化信号を増幅するバッファ回路と抵抗を用いたフィードバック回路と前記フィードバック回路に付加されたスイッチ回路を備え、上記補正期間信号が有効な状態で、前記スイッチ回路を動作させて、前記フィードバック回路の電流量を制御することで、前記補正電圧を付加することを特徴とする請求項３記載の液晶表示装置。
【請求項７】
前記補正期間信号は、正極性の前記対向電極電圧と、負極性の前記対向電極電圧とで、その補正期間が異なることを特徴とする請求項２記載の液晶表示装置。
【請求項８】
前記補正電圧は、正極性の前記対向電極電圧時の補正電圧レベルと、負極性の前記対向電極電圧時の補正電圧レベルとが異なることを特徴とする請求項３記載の液晶表示装置。
【請求項９】
薄膜トランジスタで構成されたスイッチング素子と液晶を備えた画素部を複数有する液晶パネルと、前記液晶パネルの前記各画素部で共通の対向電極とを備え、前記画素部に走査駆動回路から出力された選択電圧が印加されると、信号駆動回路の生成する階調電圧を前記液晶に印加し、前記対向電極に対する前記階調電圧の実効電圧値で表示輝度を制御する液晶表示装置において、
前記対向電極に印加する対向電極電圧に補正電圧を印加する期間を示す補正期間信号を生成する回路と、
交流化信号が印加された期間において、前記対向電極電圧が正極性電圧の場合、より正極側に値が大きくなるように一水平期間の前半で前記対向電極電圧に補正電圧を加え、前記対向電極電圧が負極性電圧の場合、負極側の値が小さくなるように一水平期間の前半で前記対向電極電圧に補正電圧を加える対向電極電圧生成回路を有することを特徴とする液晶表示装置。
【請求項１０】
薄膜トランジスタで構成されたスイッチング素子と液晶を備えた画素部を複数有する液晶パネルの前記画素部に走査駆動回路から出力された選択電圧が印加されると、信号駆動回路の生成する階調電圧を前記液晶に印加し、前記各画素部で共通の対向電極に対する前記階調電圧の実効電圧値で表示輝度を制御する液晶表示装置の電圧補正回路において、
前記対向電極に印加する対向電極電圧に補正電圧を印加する期間を示す補正期間信号を生成する回路と、
交流化信号が印加された期間において、前記対向電極電圧が正極性電圧の場合、より正極側に値が大きくなるように一水平期間の前半で前記対向電極電圧に補正電圧を加え、前記対向電極電圧が負極性電圧の場合、負極側の値が小さくなるように一水平期間の前半で前記対向電極電圧に補正電圧を加える対向電極電圧生成回路を有することを特徴とする電圧補正回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイに係わるものである。特に低電圧駆動回路を用いて、高画質表示を実現するＴＦＴ液晶ディスプレイに関する。また、その駆動回路に関するものである。
【０００２】
【従来の技術】
従来のＴＦＴ液晶ディスプレイを図２、図３を用いて説明する。
図２は、従来のＴＦＴ液晶ディスプレイのブロック図であり、図３は、従来の液晶ディスプレイの駆動波形図である。
【０００３】
図２において、２０１は、システム（図示せず。）から転送される表示データ並びに同期信号を含むインタフェース信号である。２０２は、インタフェース回路であり、従来の液晶ディスプレイを駆動する表示データ並びに制御信号を生成する。２０３は、信号駆動回路であり、表示データに対応した階調電圧を生成する。２０４は走査駆動回路であり、走査ラインを順次選択する。２０５は、電源回路であり、各ブロックの動作に必要な電源を生成する。２０６は、液晶パネルであり、ここに入力する表示データに対応した表示がなされる。
【０００４】
インタフェース回路２０２の生成する信号のうち、２０７は、信号駆動回路２０３の制御信号であり、表示データ並びに同期信号を含む。２０８は、走査駆動回路２０４の制御信号であり、走査ラインを順次走査するためのタイミング信号を転送する。２０９は、電源回路２０６に転送する交流化信号Ｍ'である。
【０００５】
電源回路２０５の生成する信号のうち、２１０は、信号駆動回路２０３に転送する階調電圧信号であり、液晶パネル２０６に転送する表示データに応じた階調電圧の基準となる電圧を転送する。２１１は、走査駆動回路２０４に転送する走査電圧信号であり、２１２は、液晶パネル２０６の液晶に接続する対向電極であり、対向電極電圧'Ｖｃｏｍ'を転送する。２１３は、信号駆動回路２０３で生成する表示データに対応した階調電圧を転送する信号線群であり、２１４は、走査駆動回路２０４で生成する走査ラインを選択、非選択状態にする走査電圧を転送する走査線群である。２１５は、液晶パネル２０５を構成する画素部であり、信号線群２１３と走査線群２１４の交差部に形成されるので、液晶パネル２０５はマトリックス構造となっている。また、画素部２１５は、水平方向と垂直方向に解像度分の数を有する。尚、一般的にカラー表示の液晶ディスプレイの場合、赤色、緑色、青色の３原色で１ピクセルを構成し、水平方向に各カラー画素部が並ぶ場合、水平方向の画素数は、解像度の３倍の数となる。また、水平方向に並んだ画素部２１５は、走査線群２１４のうち一つの走査線を共有し、垂直方向に並んだ画素部２１５は、信号線群２１３のうち一つの信号線を共有する構成が一般的である。画素部２１５のうち、２１６は、スイッチング素子である薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｅｒ、以下、ＴＦＴと呼ぶ。）であり、２１７は、液晶であり、２１８は、補償容量であり、２１９は、ソース電極であり、２２０は、走査線（ゲート線とも呼ぶ。）２１４とソース電極間に構成されるゲート−ソース間寄生容量である。
【０００６】
図３において、Ｖｇ（ｎ）、Ｖｇ（ｎ＋１）とは、図２記載の走査線群２１４のうち、各々第ｎライン、第ｎ＋１ラインを駆動する走査線の駆動波形であり、Ｖｇｏｎは選択電圧レベルを示し、Ｖｇｏｆｆは非選択電圧レベルを示している。Ｖｃｏｍとは、対向電極２１２の理想駆動波形であり、ＶｃｏｍＨは高電位電圧レベルであり、ＶｃｏｍＬは低電位電圧レベルである。Ｖｄとは、信号線群２１３の階調電圧を示しており、対向電極電圧Ｖｃｏｍに対して、負極性側にある場合、画素２１５には、負極性の電圧が印加され、正極性側にある場合、画素２１５には、正極性の電圧が印加される。液晶ディスプレイは、この対向電極電圧Ｖｃｏｍと階調電圧Ｖｄの電位差が液晶２１７に印加される実効電圧値となり、輝度が変化する様に動作する。本従来例では、対向電極電圧Ｖｃｏｍとの電位差が小さい場合、暗表示（例：黒表示）となり、対向電極電圧Ｖｃｏｍとの電位差が大きい場合、明表示（例：白表示）となる特性で説明を行う。図３では、ドレイン電圧Ｖｄは白表示を行う階調電圧であり、ＶｄＷＨは正極性白表示ドレイン電圧であり、ＶｄＷＬは負極性白表示ドレイン電圧であり、対向電極電圧Ｖｃｏｍに対して、ドレイン電圧が負極性側にある場合、実効電圧値Ｖｒｍｓ１が印加され、ドレイン電圧が正極性側にある場合、実効電圧値Ｖｒｍｓ２が印加される様になる。
【０００７】
再び、図２から従来の液晶ディスプレイの動作を詳細に説明する。
インタフェース信号２０１で転送される表示データ並びに同期信号をインタフェース回路２０２で入力し、インタフェース回路２０２では、信号駆動回路２０３に対して制御信号２０７を、走査駆動回路２０４に対して制御信号２０８を、電源回路２０５に対して液晶交流化信号Ｍ'２０９を生成し、出力する。信号駆動回路２０３では、制御信号２０７で転送される表示データ並びに同期信号を用いて、一水平ライン分の表示データを順次取り込み、一水平ライン分の表示データを取り込み終わると、取り込んだ一水平ライン分の表示データに対応した階調電圧を信号線群２１３から同時に出力する。この一水平ライン分の階調電圧を信号駆動回路２０３は一水平期間中出力し続ける。また、この時信号駆動回路２０３は、次の水平ラインの表示データを順次取り込む動作を平行して実施する。
【０００８】
従って、インタフェース回路２０２で出力する表示データは、次の水平期間中に液晶パネル２０６に階調電圧となって出力されることになる。この動作を信号駆動回路２０３は繰り返し行い一フレーム分、つまり一画面分の表示データに対応した階調電圧を液晶パネル２０６に出力することになる。また、信号駆動回路２０３の出力する階調電圧は、階調電圧線２１０で転送される階調電圧を基準として生成される。一般的に、階調電圧線２１０で転送される階調電圧の基準電圧は、黒表示用の電圧から白表示用の電圧まで、複数レベルの電圧となっている。走査駆動回路２０４では、制御信号２０８に同期して第１ラインから順次走査線２１４に選択電圧を印加する。この際、各画素部２１５のＴＦＴ２１６は、選択電圧が印加されると選択状態になり、信号線群２１３から転送される階調電圧を液晶２１７並びに補償容量２１８に印加する。そして、走査線２１４に非選択電圧が印加されると次に選択状態となるまで、保持することになる。この様に液晶ディスプレイでは、ライン順次に走査する制御を行い、液晶２１７に印加した電圧実効値の電圧レベルで透過する光量を制御することで、階調表示を実現している。
【０００９】
画素部２１５の液晶２１７に電圧を印加する動作に関して、図３を用いて更に詳しく説明する。図３に示す様に走査線Ｇ（ｎ）に選択電圧Ｖｇｏｎが印加されると、図２記載のＴＦＴ２１６がオン'状態となり、信号線２１３で転送するドレイン（階調）電圧Ｖｄが先に説明したように画素部２１５の液晶２１７に印加され、走査線Ｇ（ｎ）に非選択電圧Ｖｇｏｆｆが印加されるとこのタイミングでＴＦＴ２１６がオフ'状態となり、その電圧を保持する。走査線Ｇ（ｎ）に選択電圧Ｖｇｏｎが印加されるタイミングでは、対向電極２１２の電圧レベルが低電位電圧ＶｃｏｍＬ（負極性）なので、液晶に印加される電圧は、正極性電圧となる（白表示ドレイン電圧はＶｄＷＨ。）。同様に、走査線Ｇ（ｎ＋１）に選択電圧Ｖｇｏｎが印加されるタイミングでは、対向電極２１２の電圧レベルが高電位電圧ＶｃｏｍＨ（正極性）なので、液晶に印加される電圧は、負極性電圧となる（白表示ドレイン電圧はＶｄＷＬ。）。
【００１０】
一般的に液晶は、１フレーム（約６０Ｈｚ）周期で交流電圧を印加する必要があるので、各々の走査線群２１４に対応したラインでは、次に電圧を印加するタイミングでは先に印加した電圧の逆極性の電圧を印加する必要がある。更に、一画面全体に印加する階調電圧の極性が一方に片寄るとフリッカと呼ぶちらつき現象が発生する。従って、本従来例では、１ライン毎に正極性と負極性の階調電圧を印加する様にライン毎の交流化駆動を実現している。従って、対向電極２１２の電圧レベルがライン毎に高電位電圧ＶｃｏｍＨ（正極性）と低電位電圧ＶｃｏｍＬ（負極性）を交流化させている。
【００１１】
本従来駆動方式の特徴は、一般的に液晶に正極性と負極性の階調電圧を印加する場合、図３に示した階調電圧Ｖｄの２倍のダイナミックレンジを有する信号駆動回路が必要になるが、対向電極２１２の対向電極電圧Ｖｃｏｍを交流化していることから、図３に示するダイナミックレンジ、つまり、一方の極性の階調電圧が生成出来る耐圧を有する信号駆動回路２０３で構成出来る点である。
【００１２】
【発明が解決しようとする課題】
図４から図７を用いて、従来液晶ディスプレイの課題を説明する。図４は、従来液晶ディスプレイで白表示を行った場合の各部の駆動波形図である。図５は、従来液晶ディスプレイで黒表示を行った場合の各部の駆動波形図である。図６は、従来液晶ディスプレイで表示した際の表示画面例である。図７は、従来液晶ディスプレイで図６記載の表示画面例を表示した場合の駆動波形図である。
【００１３】
図４において、図４は白表示電圧を印加する動作を記載したものであり、（ａ）は、負極性の階調電圧を印加した例であり、（ｂ）は正極性の階調電圧を印加した例である。図４（ａ）のＶｇは、走査線に印加する電圧波形であり、Ｖｇｏｎは選択電圧レベルであり、Ｖｇｏｆｆは非選択電圧レベルである。Ｖｄは、信号線に印加する階調電圧波形であり、ＶｄＷＨは正極性の白表示電圧であり、ＶｄＷＬは負極性の白表示電圧である。Ｖｃｏｍ１は液晶パネル２０６に入力する対向電極電圧波形であり、Ｖｃｏｍ２は液晶パネル２０６内部の対向電極電圧波形である。Ｖｓは液晶パネル２０６内部の画素部２１５のソース電極２１９のソース電圧波形である。図４（ｂ）も同様である。
【００１４】
図５は、黒表示電圧を印加する動作を記載したものであり、（ａ）は、負極性の階調電圧を印加した例であり、（ｂ）は正極性の階調電圧を印加した例である。図５（ａ）のＶｄは、信号線に印加する階調電圧波形であり、ＶｄＢＨは正極性の黒表示電圧であり、ＶｄＢＬは負極性の黒表示電圧である。他の波形は、図４（ａ）記載の駆動電圧と同様である。また、図５（ｂ）も同様である。
【００１５】
図６において、中間輝度を画面全体に表示し、中央部に白色矩型を表示した場合の例である。白色矩形を表示していない領域の中間輝度表示領域（Ａ）の輝度と、白色矩型の左右表示領域（Ｂ）の輝度が、異なっている現象を示してある。これが、従来液晶ディスプレイで、対向電極に印加する対向電極電圧を交流化する低電圧駆動の場合に発生する横スメアと呼ぶ画質劣化である。
【００１６】
図７は、図６記載の表示例での各部の駆動波形を記載したものであり、図７（ａ）は、図６記載の中間調表示領域（Ａ）の駆動波形図であり、図７（ｂ）は、図６記載の中間調表示領域（Ｂ）の駆動波形図である。尚、本従来例ではいずれも負極性の階調電圧を印加した例を記載する。図７（ａ）のＶｄは、中間輝度表示の電圧波形であり、ＶｄＧＨは正極性の中間輝度表示電圧であり、ＶｄＧＬは負極性の中間輝度表示電圧である。他の波形は、図４（ａ）記載の駆動電圧と同様である。また、図７（ｂ）も同様である。
【００１７】
図６に記載するような白矩形表示領域の左右領域に輝度変化が発生する横スメアに関して、その発生メカニズムを詳細に説明する。
【００１８】
対向電極に印加する対向電極電圧を交流化する低電圧駆動の場合、対向電極がすべての画素部で共通であることから、対向電極電圧が高電位電圧（正極性）の場合、階調電圧を書込むライン上の全ての画素部では、負極性の階調電圧が印加されることになる。また、対向電極電圧が低電位電圧（負極性）の場合、階調電圧を書込むライン上の全ての画素部では、正極性の電圧が印加されることになる。従って、画素部２１５の液晶２１７及び補償容量２１８を介して、対向電極へは全画素部分の電流が一方向に流入、流出する様な電流集中が発生することになる。この際、対向電極の時定数の影響が発生して、対向電極電圧に歪みが生じる。この様子を図４、図５は示している。
【００１９】
図４、図５の駆動波形図において、図２に記載する様に液晶パネル２０５の各画素部２１５には、ゲート−ソース間寄生容量２２０が存在する。この寄生容量２２０は、ＴＦＴ２１６に起因するもので、ＴＦＴ２１６の絶縁膜、シリコン（いずれも図示せず）が関与する。走査線が選択状態から非選択状態に遷移するとＴＦＴ２１６は'オン'状態から'オフ'状態になり、この時、液晶２１７、補償容量２１８に印加された電圧が、先の絶縁膜、シリコンも容量とみなされるので、寄生容量２２０にも電圧が分配されることになる。
【００２０】
寄生容量２２０をＣｇｓ、液晶２１７の等価容量をＣｌｃ、補償容量２１８をＣｓｔｇ、走査線の選択電圧をＶｇｏｎとすると、（数１）の通りとなる。
【００２１】
【数１】
ΔＶｇｓ＝（Ｃｇｓ／（Ｃｇｓ＋Ｃｃｌ＋Ｃｓｔｇ））×Ｖｇｏｎ…（数1）
従って、寄生容量２２０に移動した電圧分液晶２１７に印加される電圧がドロップすることになる。これにより、対向電極に印加する対向電極電圧Ｖｃｏｍ１は予め、寄生容量２２０の影響でドロップする分を低電位レベルにシフトしておく必要がある。
【００２２】
次に、時間を追って各電圧波形の動作に関して説明する。図４（ａ）記載の負極性の白表示電圧ＶｄＷＬを印加する場合、走査線に選択電圧Ｖｇｏｎが印加されると'Ｔ１'期間では、ソース電圧Ｖｓは、前ラインのドレイン電圧Ｖｄの電圧レベルに遷移する（高電位にシフト。）。その後、'Ｔ２'期間で対向電極電圧が交流化されると、ＴＦＴ２１６の書込み速度よりも、この対向電極電圧の変化は急峻であることから、ソース電圧Ｖｓの電位は、図４（ａ）に示すように対向電極電圧の交流化に応じて高電位にシフトする。その後、'Ｔ３'、'Ｔ４'期間でソース電圧Ｖｓは、ドレイン電圧Ｖｓの電位まで遷移するが、'Ｔ３'期間では、ソース電圧Ｖｓが液晶パネル２０６内部の対向電極電圧Ｖｃｏｍ２よりも高電位状態であり、'Ｔ４'期間では、ソース電圧Ｖｓが液晶パネル２０６内部の対向電極電圧Ｖｃｏｍ２よりも低電位状態となる。この動作において、ソース電圧電位が対向電極電圧電位に対して、かなり高電位に位置することから、対向電極電圧の電圧歪みが大きくなり、その収束率は、鈍化する。従って、'Ｔ４'期間が終了するタイミング、つまり、走査線に非選択電圧Ｖｇｏｆｆが印加されるタイミングでソース電圧Ｖｓと対向電極電圧Ｖｃｏｍ２の電位差が液晶２１７に印加する実効電圧値ＶｒｍｓＷＬ１となる。本従来例では、所望する対向電極電圧Ｖｃｏｍ１に、液晶パネル２０６内部の対向電極電圧Ｖｃｏｍ２が到達しないことから、ΔＶｃｏｍＨの電位差が発生し、これが実効電圧値不足となる。また、ＴＦＴ２１６が'オフ'状態に遷移すると、先に記載した寄生容量２２０への電圧の飛び込み現象が発生する。この飛び込み電圧レベルは、ΔＶｇｓＷＬとなる。従って、結果的に、液晶２１７に印加される実効電圧値は、−ＶｒｍｓＷＬ２（＝−ＶｒｍｓＷＬ１−ΔＶｇｓＷＨ）となる。この実効電圧値は、先に記載した様に、液晶パネル２０６内部の対向電極電圧Ｖｃｏｍ２が所望する対向電極電圧Ｖｃｏｍ１に対して、ΔＶｃｏｍＨ不足していることから、ΔＶｃｏｍＨに相当する実効電圧値不足が発生している。
【００２３】
同様に、図４（ｂ）記載の正極性の白表示電圧ＶｄＷＨを印加する場合、走査線に選択電圧Ｖｇｏｎが印加されると'Ｔ１'期間では、ソース電圧Ｖｓは、前ラインのドレイン電圧Ｖｄの電圧レベルに遷移する（高電位にシフト。）。その後、'Ｔ２'期間で対向電極電圧が交流化され、低電位電圧に遷移する。ＴＦＴ２１６の書込み速度よりも、この対向電極電圧の変化は急峻であることから、ソース電圧Ｖｓの電位は、図４（ｂ）に示すように対向電極電圧の交流化に応じて低電位にシフトする。その後、'Ｔ３'、'Ｔ４'期間でソース電圧Ｖｓは、ドレイン電圧Ｖｓの電位まで遷移するが、'Ｔ３'期間では、ソース電圧Ｖｓが液晶パネル２０６内部の対向電極電圧Ｖｃｏｍ２よりも低電位状態であり、'Ｔ４'期間では、ソース電圧Ｖｓが液晶パネル２０６内部の対向電極電圧Ｖｃｏｍ２よりも高電位状態となる。この動作において、対向電極電圧とドレイン電圧の電位差は、先に説明した図４（ａ）記載の負極性の階調電圧を印加するよりも、大きくなっている。従って、'Ｔ４'期間での書込み電圧量が増加することから、対向電極電圧Ｖｃｏｍ２は、所望する対向電極電圧Ｖｃｏｍ１に到達せず、ΔＶｃｏｍＬの電位差が発生する。従って、液晶２１７に印加される実効電圧値はＶｒｍｓＷＨ１となり、ΔＶｃｏｍＬの実効電圧値不足が発生していることになる。また、ＴＦＴ２１６が'オフ'状態に遷移すると、先に記載した寄生容量２２０の影響で、電圧の飛び込みが発生する。この飛び込み電圧レベルは、ΔＶｇｓＷＨとなる。従って、結果的に、液晶２１７に印加される実効電圧値は、ＶｒｍｓＷＨ２（＝ＶｒｍｓＷＨ１−ΔＶｇｓＷＬ）となり、対向電極電圧Ｖｃｏｍ２の収束不足によるΔＶｃｏｍＬに相当する実効電圧値不足が発生していることになる。
【００２４】
次に、図５を用いて、黒表示電圧を印加する様子を説明する。図５（ａ）記載の負極性の黒表示電圧ＶｄＢＬを印加する場合、走査線に選択電圧Ｖｇｏｎが印加されると'Ｔ１'期間では、ソース電圧Ｖｓは、前ラインのドレイン電圧Ｖｄの電圧レベルに遷移する（高電位にシフト。）。その後、'Ｔ２'期間で対向電極電圧が交流化され、図５（ａ）に示すように対向電極電圧の交流化に応じて高電位にシフトする。その後、'Ｔ３'期間で、ソース電圧Ｖｓは、ドレイン電圧Ｖｓの電位まで遷移し、'Ｔ４'期間ではソース電圧Ｖｓは安定することになる。その時点での液晶２１７に印加される実効電圧値はＶｒｍｓＢＬ１である。ここで、飛び込み電圧ΔＶｇｓＢＬを考慮すると、保持状態での液晶２１７に印加された実効電圧値は−ＶｒｍｓＢＬ２（＝ＶｒｍｓＢＬ１−ΔＶｇｓＢＬ）となる。つまり、対向電極電圧Ｖｃｏｍ１を低電位側にシフトさせてあることから、ＴＦＴ２１６が'オン'状態では、ソース電圧Ｖｓは、対向電極電圧Ｖｃｏｍ１、Ｖｃｏｍ２よりも正極性側に位置するが、ＴＦＴ２１６が'オフ'状態に遷移し、飛び込み電圧が発生することで、負極性の階調電圧と変化することである。更に、図４（ａ）記載の白表示電圧を印加するのに比べて、'Ｔ２'期間のソース電圧Ｖｓの電位変化が微少なことから、対向電極電圧Ｖｃｏｍ２は所望する対向電極電圧Ｖｃｏｍ１への収束率が良くなり、対向電極電圧Ｖｃｏｍ２の収束率不足による実効値変動は発生しない。
【００２５】
図５（ｂ）記載の正極性の黒表示電圧をＶｄＢＨを印加する場合、走査線に選択電圧Ｖｇｏｎが印加されると'Ｔ１'期間では、ソース電圧Ｖｓは、前ラインのドレイン電圧Ｖｄの電圧レベルに遷移する（高電位にシフト。）。その後、'Ｔ２'期間で対向電極電圧が交流化され、図５（ｂ）に示すように対向電極電圧の交流化に応じて低電位にシフトする。その後、'Ｔ３'、'Ｔ４'期間で、ソース電圧Ｖｓは、ドレイン電圧Ｖｓの電位まで遷移し、ソース電圧Ｖｓは安定することになる。図４（ｂ）記載の白表示電圧を印加するのに比べて、ソース電圧Ｖｓと対向電極電圧Ｖｃｏｍ２の電位変化が少ないことから、書込み電圧量は少なく、対向電極電圧Ｖｃｏｍ２は所望する対向電極電圧Ｖｃｏｍ１への収束率が良くなる。飛び込み電圧を考慮すると、'Ｔ４'期間での液晶２１６に印加される電圧実効値をＶｒｍｓＢＨ１とすると、保持状態での実効電圧値は、ＶｒｍｓＢＨ２（＝ＶｒｍｓＢＨ１−ΔＶｇｓＢＨ）となるが、図５（ａ）の記載と同様に、対向電極電圧Ｖｃｏｍ２の収束性不足による実効値変動は発生しない。
【００２６】
この様に、対向電極電圧Ｖｃｏｍとドレイン電圧Ｖｄの電位差が大きい状態では、対向電極電圧Ｖｃｏｍの電圧歪みが大きくなり、液晶２１７への実効電圧値不足が発生する。また、対向電極電圧Ｖｃｏｍとドレイン電圧Ｖｄの電位差が小さい状態では、対向電極電圧Ｖｃｏｍの電圧歪みが小さくなり、液晶２１７への実効電圧値不足が発生しないことになる。
【００２７】
次に、この白表示での電圧印加状態と、黒表示での電圧印加状態を考慮して、図６記載の画質劣化要因に関して、図７を用いて説明する。
【００２８】
図６記載の領域（Ａ）のラインでは、水平方向の表示データに白表示データが含まれていることから、液晶パネル２０６内部の対向電極電圧波形Ｖｃｏｍ２は図７（ａ）の様な電圧波形となる。つまり、白表示に起因する対向電極電圧Ｖｃｏｍ２の電圧変動が発生して、所望する対向電極電圧Ｖｃｏｍ１に対して、ΔＶｃｏｍＧＨの電圧不足が発生する。
【００２９】
同様に、図６記載の領域（Ｂ）のラインでは、水平方向の全表示データが中間調表示データであることから、液晶パネル２０６内部の対向電極電圧波形Ｖｃｏｍ２は図７（ｂ）の様な電圧波形となる。つまり、対向電極電圧Ｖｃｏｍ２は、所望する対向電極電圧Ｖｃｏｍ１に到達することになる。従って、同じ中間輝度表示においても、保持状態での液晶２１７に印加される実効電圧値は、ΔＶｃｏｍＧＨ分異なり、実効電圧値が不足することから、水平方向の表示データに白表示データが含まれてラインの中間輝度は、暗い表示となる。従って、この対向電極電圧の収束不足分の実効値電圧差が輝度変化として人の目に識別出来て、横スメアとして見えることになる。
【００３０】
【課題を解決するための手段】
本発明の目的は、低電圧信号駆動回路を用いて、高画質表示を実現する液晶表示装置を提供することにある。
【００３１】
本発明は、上記目的を達成するためになされたものであり、その第1の形態としては、薄膜トランジスタで構成されたスイッチング素子と液晶を備えた画素部を水平方向にＭ個、垂直方向にＮ個有する液晶パネルと、表示データを入力し、該入力した表示データに応じた階調電圧を生成し、これを該表示データの対応する水平方向の前記画素部に印加する信号駆動回路と、上記垂直方向に配列する画素部のうちいずれかを順次選択し、その時選択している垂直方向に配列する画素部には、選択電圧を印加し、一方、その時選択していない垂直方向に配列する画素部には、非選択電圧を印加する走査駆動回路とを備え、前記液晶は一方に前記各画素部で共通の対向電極を有し、前記画素部の前記スイッチング素子に、前記走査駆動回路に出力する選択電圧が印加されると、前記信号駆動回路の生成する階調電圧を前記液晶に印加し、前記対向電極に対する前記階調電圧の実効電圧値で表示輝度を制御する液晶ディスプレイにおいて、前記入力する表示データのデータ量を検出する回路と、前記検出した表示データ量に応じて、前記対向電極に印加する対向電極電圧値に補正電圧値を加算／減算制御する電源回路を有することである。
【００３２】
【発明の実施の形態】
本発明の液晶ディスプレイの実施例を図１並びに図８から図1３を用いて説明する。
図１は、本発明の液晶ディスプレイのブロック図である。図８は、本発明のインタフェース回路内の交流化信号生成回路と、補正期間信号生成回路である。図９は、図８記載の交流化信号生成回路と、補正期間信号生成回路の動作を説明するタイミングチャート図である。図１０は、対向電極電圧Ｖｃｏｍ生成回路である。図１１は、対向電極電圧Ｖｃｏｍ生成回路が生成する対向電極電圧Ｖｃｏｍの動作を説明するタイミングチャート図である。図１２、図１３は、本発明の動作を説明する駆動波形図である。
【００３３】
図１において、１０１は、システム（図示せず。）から転送される表示データ並びに同期信号を含むインタフェース信号である。１０２は、インタフェース回路であり、本発明の液晶ディスプレイを駆動する表示データ並びに制御信号を生成する。１０３は、信号駆動回路であり、表示データに対応した階調電圧を生成する。１０４は走査駆動回路であり、走査ラインを順次選択する。１０５は、電源回路である。１０６は、液晶パネルであり、ここに表示データに対応した表示がなされることになる。
【００３４】
インタフェース回路１０２で生成する制御信号のうち、１０７は、信号駆動回路１０３の制御信号であり、表示データ並びに制御信号を含む。１０８は、走査駆動回路１０４の制御信号であり、走査ラインを順次選択するためにタイミング信号を転送する。１０９は、電源回路１０６に転送する交流化信号Ｍ'であり、１１０、１１１は、補正電圧を印加する期間を示す補正期間信号を転送する制御信号である。
【００３５】
電源回路１０６の生成する電圧信号のうち、１１２は、信号駆動回路１０３に転送する階調電圧信号であり、液晶パネル１０６に転送する表示データに応じた階調電圧の基準となる電圧を転送する。１１３は、走査駆動回路１０４に転送する走査電圧信号であり、１１４は、液晶１０５の液晶に接続する対向電極である。１１５は、表示データに対応した階調電圧を転送する信号線群であり、１１６は、走査ラインを選択、非選択状態にする走査電圧を転送する走査線群である。１１７は、液晶パネル１０５を構成する画素部であり、信号線群１１５と走査線群１１６の交差部に形成されるので、液晶パネル１０５はマトリックス構造となっている。画素部１１５のうち、１１８は、スイッチング素子である薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｅｒ、以下、ＴＦＴと呼ぶ。）であり、１１９は、液晶であり、１２０は、補償容量であり、１２１は、ソース電極であり、１２２は、走査線（ゲート線とも呼ぶ。）１１６とソース電極間に構成されるゲート−ソース間寄生容量である。１２３は、補正電圧を印加する期間を設定する設定回路であり、１２４は、設定回路１２３の出力する設定信号である。
【００３６】
図８において、８０１は垂直同期信号VSYNCであり、１フレームに一回の割合で有効になる信号である。８０２は水平同期信号ＨＳＹＮＣであり、１水平期間に一回の割合で有効になる信号である。８０３はドットクロックＤｏｔＣＬＫであり、表示データに同期した動作周波数を有するクロックである。８０４は、対向電極電圧Ｖｃｏｍが正極性の時に有効となる補正電圧期間を設定する信号ＰＢＳＴであり、８０５は、対向電極電圧Ｖｃｏｍが負極性の時に有効となる補正電圧期間を設定する信号ＮＢＳＴである。
【００３７】
８１１は交流化信号Ｍ'であり、液晶パネル１０６に正極性階調電圧と、負極性階調電圧を印加する信号であり、一水平周期毎に反転する。８２８は、対向電極電圧Ｖｃｏｍが正極性の時に有効となる補正電圧期間を設定する信号ＰＢＳＴＳＥＴであり、８３０は、対向電極電圧Ｖｃｏｍが負極性の時に有効となる補正電圧期間を設定する信号ＮＢＳＴＳＥＴである。
【００３８】
８０６、８０８はフリップフロップであり、各々垂直同期信号８０１、水平同期信号８０２を分周する機能を有し、各々分周信号８０７、８０９を生成する。８１０は排他的論理ＯＲ回路である。８１２はカウンタであり、水平同期信号８０２でリセット状態になり、ドットクロック８０３に同期してカウントアップする。８１３はカウンタ８１２の出力信号であり、８１４、８１５は各々ＰＢＳＴＳＥＴ８０４、ＮＢＳＴＳＥＴ８０５の設定値をデコードするデコード回路であり、８１５、８１６は各デコード回路の出力信号である。８１８、８２０は比較回路であり、カウンタ８１２の出力するカウント値と、デコード回路８１４、８１６の出力するデコード値が一致した時点で、有効パルスを生成する。８１９、８２１は各々比較回路８１８、８２０の生成する有効パルスを転送する出力信号である。８２２、８２４はＪＫフリップフロップであり、水平同期信号８０２が有効になるとセットされ、出力信号８１９、８２１に有効パルスが出力されるとリセットされる動作を行う。８２３、８２５はＪＫフリップフロップ８２２、８２４の出力信号である。８２７、８２９はＡＮＤ回路であり、交流化信号８１１とゲートして、ＰＢＳＴ８２８、ＮＢＳＴ８３０の制御信号を生成する。
【００３９】
図９は、図８記載の各タイミング信号を生成する回路の動作を示したタイミングチャート図である。
【００４０】
図１０において、１００１は交流化信号Ｍ'の交流成分のみ有効にし、直流成分をカットするためのコンデンサであり、１００２はその出力を受ける抵抗であり、１００３は直流成分がカットされた交流化信号Ｍ'の駆動能力を増幅させるためのバッファアンプであり、１００４はバッファアンプ１００３のフィードバック系に用いるコンデンサであり、１００５、１００６は各々バッファアンプ１００３のフィードバック系に用いるダイオードである。１００７はバッファアンプの出力電流値を決定する抵抗である。１００８、１００９は基準電圧を生成する分割用の抵抗である。１０１０は対向電極電圧交流化用のバッファアンプであり、１０１１は、１０１２１０１３は対向電極電圧Ｖｃｏｍの基準電圧を設定する抵抗並びにボリューム抵抗である。１０１４はボリューム抵抗の出力に設けられた抵抗で電流値を決定する。１０１５、１０１６は各々バッファアンプ１０１０の電流を増幅する為のバッファトランジスタであり、１０１７、１０１８は各々バッファアンプ１０１０とバッファトランジスタ１０１５、１０１６のフィードバック系に設けた抵抗である。１０１９は対向電極電圧Ｖｃｏｍ補正電圧期間信号'ＰＢＳＴ'の交流成分のみ有効にし、直流成分をカットするためのコンデンサであり、１０２０はその出力を受ける抵抗であり、１０２１はダイオードであり、１０２２はスイッチング動作を行うトランジスタであり、１０２３は抵抗である。ＰＢＳＴが'Ｈｉｇｈ'レベルの時トランジスタ１０２２は'オン'状態になり、バッファアンプ１０１０とバッファトランジスタ１０１５、１０１６のフィードバック系の電流を引き込む動作を行う。
【００４１】
１０２４は対向電極電圧Ｖｃｏｍ補正電圧期間信号'ＮＢＳＴ'の交流成分のみ有効にし、直流成分をカットするためのコンデンサであり、１０２５はその出力を受ける抵抗であり、１０２６はダイオードであり、１０２７はスイッチング動作を行うトランジスタであり、１０２８は抵抗である。ＮＢＳＴが'Ｈｉｇｈ'レベルの時トランジスタ１０２７は'オン'状態になり、バッファアンプ１０１０とバッファトランジスタ１０１５、１０１６のフィードバック系の電流を引き込む動作を行う。
【００４２】
図１１において、Ｖｃｏｍは、本発明の実施例を用いた対向電極に印加する対向電極電圧であり、補正期間信号'ＰＢＳＴ'、'ＮＢＳＴ'が'Ｈｉｇｈ'レベル時に補正電圧を印加する様子を示している。対向電極電圧Ｖｃｏｍが高電位電圧に遷移した際、所定の対向電極電圧レベルであるＶｃｏｍＨに対して、ΔＶｃｏｍＨだけ、高電位レベルとなる。また、対向電極電圧Ｖｃｏｍ低電位電圧に遷移した際、所定の対向電極電圧レベルであるＶｃｏｍＬに対して、ΔＶｃｏｍＬだけ、高電位レベルとなる。
【００４３】
図１２において、図１２は本実施例による白表示電圧を印加する動作を記載したものであり、（ａ）は、負極性の階調電圧を印加した例であり、（ｂ）は正極性の階調電圧を印加した例である。図１２（ａ）のＶｇは、走査線に印加する電圧波形であり、Ｖｇｏｎは選択電圧レベルであり、Ｖｇｏｆｆは非選択電圧レベルである。Ｖｄは、信号線に印加する階調電圧波形であり、ＶｄＷＨは正極性の白表示電圧であり、ＶｄＷＬは負極性の白表示電圧である。Ｖｃｏｍ１は液晶パネル２０６に入力する対向電極電圧波形であり、Ｖｃｏｍ２は液晶パネル２０６内部の対向電極電圧波形である。ＶｃｏｍＨＢは正規の正極性の対向電極電圧ＶｃｏｍＨに対して補正電圧ΔＶｃｏｍＨを付加したものであり、ＶｃｏｍＬＢは正規の負極性の対向電極電圧ＶｃｏｍＬに対して補正電圧ΔＶｃｏｍＬを付加したものである。Ｖｓは液晶パネル２０６内部の画素部１１８のソース電極１２１のソース電圧波形である。図１２（ｂ）も同様である。
【００４４】
図１３において、図１３は本実施例による黒表示電圧を印加する動作を記載したものであり、（ａ）は、負極性の階調電圧を印加した例であり、（ｂ）は正極性の階調電圧を印加した例である。Ｖｄは、信号線に印加する階調電圧波形であり、ＶｄＢＨは正極性の黒表示電圧であり、ＶｄＢＬは負極性の黒表示電圧である。他は、図１２記載と同様である。
【００４５】
再び、図１から本発明の実施例の液晶ディスプレイの詳細動作を説明する。
【００４６】
インタフェース信号１０１で転送される表示データ及び同期信号をインタフェース回路１０２で入力し、インタフェース回路１０２では、信号駆動回路１０３を制御する制御信号１０７、走査駆動回路１０４を制御する制御信号１０８、電源回路１０５を制御する液晶交流化信号１０９並びに制御信号１１０、１１１を生成する。
【００４７】
信号駆動回路１０３では、一水平ライン分の表示データを順次取り込み、一水平ライン分の表示データを取り込み終わると、取り込んだ一水平ライン分の表示データに対応した階調電圧を信号線群１１４から一水平ライン分同時に出力する。この一水平ライン分の階調電圧を信号駆動回路１０３は一水平期間中出力し続ける。また、この時信号駆動回路１０３は、次の水平ラインの表示データを順次取り込む動作を平行して実施する。従って、インタフェース回路１０２で出力する表示データは、次の水平期間中に液晶パネル１０６に階調電圧となって出力されることになる。この動作を信号駆動回路１０３は繰り返し行い、一フレーム分、つまり一画面分の表示データに対応した階調電圧を液晶パネル１０５に出力することになる。また、信号駆動回路１０３の出力する階調電圧は、階調電圧線１１１で転送される階調電圧を基準として生成される。一般的に、階調電圧線１１１で転送される階調電圧の基準電圧は、黒表示用の電圧から白色表示用の電圧まで、複数レベルの電圧となっており、本実施例も同様に記載する。走査駆動回路１０４では、制御信号１０８に同期して第１ラインから順次走査線１１６に選択電圧を印加する。この際、各画素部１１７のＴＦＴ１１８は、選択電圧が印加されると選択状態になり、信号線群１１５から転送される階調電圧を液晶１１９並びに補償容量１２０に印加する。そして、走査線１１６に非選択電圧が印加されると次に選択状態となるまで、保持することになる。この様に液晶ディスプレイでは、画素部１１７がマトリックス構造になっているものをライン順次に走査する制御を行い、液晶１１９に印加した電圧レベルで透過する光量を制御することで、階調表示を実現している。尚、ここまでの基本的な動作は、従来の液晶ディスプレイ（図２、図３）と同様である。
【００４８】
本発明では、インタフェース回路１０２と電源回路１０６に対向電極電圧の補正を行う回路を付加した点を特徴としている。つまり、図８に示す様にフリップフロップ８０６は垂直同期信号を分周して、図９記載のタイミングチャートに示す分周信号８０７を生成する。また、同様にフリップフロップ８０８は水平同期信号を分周して、図９記載のタイミングチャートに示す分周信号８０９を生成する。この２種類の分周信号を排他的論理ＯＲ回路８１０に入力して生成したものが、交流化信号Ｍ'である。
【００４９】
また、カウンタ８１２は、水平同期信号８０２でリセットがかかり、入力するドットクロック８０３に応じてカウントアップ動作を行う。これに同期して、ＪＫフリップフロップ８２２、８２４はセットされる。このカウンタ８１２の出力するカウント値とＰＢＳＴＳＥＴ８０４をデコーダ回路８１４でデコードした値、及びＮＢＳＴＳＥＴ８０５をデコード回路８１６でデコードした値を比較回路８２２、８２４で比較し、有効パルスを信号線８２３、８２５に転送する。ＪＫフリップフロップ８２２、８２４は、信号線８２３、８２５から有効パルスが入力されるとリセットされる。従って、水平同期信号８０２が入力されたタイミングから、信号線８２３、８２５に有効パルスが有効になるタイミングまでの期間が補正電圧が印加される期間となる。そして、ＡＮＤ回路８２７、８２９でマスク処理がなされ、交流化信号８１１が正極性の場合、ＰＢＳＴ８２８に反映され、交流化信号８１１が負極性の場合、ＮＢＳＴ８３０に反映される。この様子を図９に示している。尚、補償信号期間の設定信号ＰＢＳＴＳＥＴ８０４、ＮＢＳＴＳＥＴ８０５は、いずれも図１記載の信号１２４に含まれ、設定回路１２３で液晶パネル１０６の負荷条件に応じて、そのパルス幅は、容易に変更可能となる。
【００５０】
次に、図１１に記載する補正電圧を付加した対向電極電圧Ｖｃｏｍの生成に関して、図１０を用いて説明する。
液晶交流化信号Ｍ'に正極性電圧（'Ｈｉｇｈ'レベル電圧）が入力されると、コンデンサ１００１で直流成分がカットされる。そして、コンデンサ１００４、抵抗１００２を介して電流が流れ、バッファアンプ１００３の出力は徐々に低下し、コンデンサ１００４の両端の電位差がダイオード１００６の順方向電圧を超えるとダイオード１００６が導通することになり、出力電圧は低電位側の一定の電圧値となる。また、液晶交流化信号Ｍ'に負極性電圧（'Low'レベル電圧）が入力されると、コンデンサ１００１で直流成分がカットされる。そして、コンデンサ１００４、抵抗１００２を介して正極性電圧（'Ｈｉｇｈ'レベル電圧）とは逆方向に電流が流れ、バッファアンプ１００３の出力は徐々に増加し、コンデンサ１００４の両端の電位差がダイオード１００５の順方向電圧を超えるとダイオード１００５が導通することになり、出力電圧は高電位側の一定の電圧値となる。以上を繰り返すことで、抵抗１００８と抵抗１００９で生成する基準電圧を交流化の中心電圧レベルとして、バッファアンプ１００３の出力に交流化された電圧波形が得られる。また、この電圧波形は抵抗１００７を介することで、電流値として変化する。この変化した電流値は、バッファアンプ１０１０の負極性入力端子に入力され、増幅されて出力されることになる。バッファアンプ１０１０の負極性入力端子部では、抵抗１００７を流れる電流量と、抵抗１０１４を流れる電流と、抵抗１０１７、１０１８を流れる電流がイマージナリショートの原理により、一致する。従って、バッファアンプ１０１０とバッファトランジスタ１０１５、１０１６のフィードバック系に流れる電流を制御することで、対向電極電圧Ｖｃｏｍの電圧値を制御することが可能になる。つまり、対向電極電圧Ｖｃｏｍが正極性（高電位）電圧レベルに位置する際に、補正信号ＰＢＳＴを'Ｈｉｇｈ'レベル電圧にすることで、トランジスタ１０２２は選択状態になり、抵抗１０２３に電流が流れることになる。この際、抵抗１０１７に流れる電流は抵抗１０１８と抵抗１０２３に流れる電流とに分離されることから、抵抗１０１８の電流量が減少する。従って、対向電極電圧Ｖｃｏｍは、より多くの電流を流そうと対向電極電圧レベルを高電位にシフトする、これにより、対向電極電圧Ｖｃｏｍに補正電圧が印加出来ることになる。また、補正信号ＰＢＳＴ１０１９を'Ｌｏｗ'レベル電圧にすることで、トランジスタ１０２２は非選択状態になり、抵抗１０２３には電流が流れなくなる。この際、抵抗１０１８に流れる電流を低減する動作が発生し、対向電極電圧Ｖｃｏｍは、正規の電圧レベルにシフトすることになる。また、補正信号ＮＢＳＴの極性によるその動作も同様である。
【００５１】
次に、本実施例の液晶パネル１０６内部の詳細動作に関して、図１２、図１３の駆動波形図を用いて説明する。
【００５２】
時間を追って各電圧波形の動作に関して説明する。図１２（ａ）記載の負極性の白表示電圧ＶｄＷＬを印加する場合、走査線に選択電圧Ｖｇｏｎが印加されると'Ｔ１'期間では、ソース電圧Ｖｓは、前ラインのドレイン電圧Ｖｄの電圧レベルに遷移する（高電位にシフト。）。その後、'Ｔ２'期間で対向電極電圧が交流化されると、ＴＦＴ１１８の書込み速度よりも、この対向電極電圧の変化は急峻であることから、ソース電圧Ｖｓの電位は、図１２（ａ）に示すように対向電極電圧の交流化に応じて高電位にシフトする。この時対向電極電圧Ｖｃｏｍの電圧レベルは歪みを補正するために、予め高電位電圧レベル（ＶｃｏｍＨＢ）に補正しておく。その後、'Ｔ３'、'Ｔ４'期間でソース電圧Ｖｓは、ドレイン電圧Ｖｓの電位まで遷移するが、'Ｔ３'期間では、ソース電圧Ｖｓが液晶パネル１０６内部の対向電極電圧Ｖｃｏｍ２よりも高電位状態であり、'Ｔ４'期間では、ソース電圧Ｖｓが液晶パネル１０６内部の対向電極電圧Ｖｃｏｍ２よりも低電位状態となる。この動作において、ソース電圧電位が対向電極電圧電位に対して、かなり高電位に位置するが、対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２に補正電圧を付加することで、電圧歪み量を低減し、その収束率を向上させる効果を狙う。次に、'Ｔ５'期間で、対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２が正規の対向電極電圧レベルに遷移する（低電圧レベル側にシフト）ことから、ソース電極電圧Ｖｓは、一旦、低電位側に遷移する。その後、対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２が安定すると、再びソース電圧Ｖｓは入力されるドレイン電圧ＶｄＷＬまで、遷移する。そして、'Ｔ７'期間では、対向電極電圧Ｖｃｏｍ２及びソース電圧Ｖｓは所望する電圧レベルに遷移することになる。この際の液晶１１９に印加される実効電圧値は−ＶｒｍｓＷＬ３となる。また、走査線に非選択電圧が印加されて、ＴＦＴ１１８が'オフ'状態に遷移すると、先に記載した寄生容量１２２への電圧の飛び込み現象が発生する。この飛び込み電圧レベルは、ΔＶｇｓＷＬとなる。従って、結果的に、液晶１１９に印加される実効電圧値は、−ＶｒｍｓＷＬ４（＝−ＶｒｍｓＷＬ３−ΔＶｇｓＷＬ）となる。この実効電圧値は、先に記載した様に、液晶パネル２０６内部の対向電極電圧Ｖｃｏｍ２と所望する対向電極電圧Ｖｃｏｍ１が一致していることから、所望する実効電圧値である。
【００５３】
従って、本実施例に記載する正極性（高電位）の対向電極電圧Ｖｃｏｍに上に凸の補正電圧を印加することは、液晶パネル１０６内部の対向電極電圧Ｖｃｏｍ２の収束率を向上する効果がある。
【００５４】
次に、図１２（ｂ）記載の正極性の白表示電圧ＶｄＷＨを印加する場合、走査線に選択電圧Ｖｇｏｎが印加されると'Ｔ１'期間では、ソース電圧Ｖｓは、前ラインのドレイン電圧Ｖｄの電圧レベルに遷移する（高電位にシフト。）。その後、'Ｔ２'期間で対向電極電圧が交流化されると、ＴＦＴ１１８の書込み速度よりも、この対向電極電圧の変化は急峻であることから、ソース電圧Ｖｓの電位は、図１２（ｂ）に示すように対向電極電圧の交流化に応じて低電位にシフトする。この時対向電極電圧Ｖｃｏｍの電圧レベルは歪みを補正するために、予め高電位電圧レベル（ＶｃｏｍＬＢ）に補正しておく。その後、'Ｔ３'、'Ｔ４'期間でソース電圧Ｖｓは、ドレイン電圧Ｖｓの電位まで遷移するが、'Ｔ３'期間では、ソース電圧Ｖｓが液晶パネル１０６内部の対向電極電圧Ｖｃｏｍ２よりも低電位状態であり、'Ｔ４'期間では、ソース電圧Ｖｓが液晶パネル１０６内部の対向電極電圧Ｖｃｏｍ２よりも低電位状態となる。この動作において、対向電極電圧電位は正規の対向電極電圧レベルに対して、高電位に位置させるように、対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２に補正電圧を付加することで、ソース電圧Ｖｓの収束率をはやくしている。この結果、対向電極電圧の収束率を向上させる効果を狙う。次に、'Ｔ５'期間で、対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２が正規の対向電極電圧レベルに遷移する（低電圧レベル側にシフト）ことから、ソース電極電圧Ｖｓは、一旦、低電位側に遷移する。その後、対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２が安定すると、再びソース電圧Ｖｓは入力されるドレイン電圧ＶｄＷＨまで、遷移する。そして、'Ｔ７'期間では、対向電極電圧Ｖｃｏｍ２及びソース電圧Ｖｓは所望する電圧レベルに遷移することになる。この際の液晶１１９に印加される実効電圧値はＶｒｍｓＷＨ３となる。また、走査線に非選択電圧が印加されて、ＴＦＴ１１８が'オフ'状態に遷移すると、先に記載した寄生容量１２２への電圧の飛び込み現象が発生する。この飛び込み電圧レベルは、ΔＶｇｓＷＨとなる。従って、結果的に、液晶１１９に印加される実効電圧値は、ＶｒｍｓＷＬ４（＝ＶｒｍｓＷＬ３−ΔＶｇｓＷＬ）となる。この実効電圧値は、先に記載した様に、液晶パネル２０６内部の対向電極電圧Ｖｃｏｍ２と所望する対向電極電圧Ｖｃｏｍ１が一致していることから、所望する実効電圧値である。
【００５５】
従って、本実施例に記載する負極性（低電位）の対向電極電圧Ｖｃｏｍに上に凸の補正電圧を印加することは、書込み速度を向上させることで、液晶パネル１０６内部の対向電極電圧Ｖｃｏｍ２の収束率を向上する効果がある。
【００５６】
図１３（ａ）記載の負極性の黒表示電圧ＶｄＢＬを印加する場合、走査線に選択電圧Ｖｇｏｎが印加されると'Ｔ１'期間では、ソース電圧Ｖｓは、前ラインのドレイン電圧Ｖｄの電圧レベルに遷移する（高電位にシフト。）。その後、'Ｔ２'期間で対向電極電圧が交流化されると、ＴＦＴ１１８の書込み速度よりも、この対向電極電圧の変化は急峻であることから、ソース電圧Ｖｓの電位は、図１３（ａ）に示すように対向電極電圧の交流化に応じて高電位にシフトするとともに、ドレイン電圧Ｖｄの電位まで遷移し安定する。この時対向電極電圧Ｖｃｏｍの電圧レベルは白表示電圧を印加する際の電圧補正を行うために、予め高電位電圧レベル（ＶｃｏｍＨＢ）に補正しておく。その後、'Ｔ３'期間で対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２が正規の対向電極電圧レベルに遷移する（低電圧レベル側にシフト）ことから、ソース電極電圧Ｖｓは、一旦、低電位側に遷移する。その後、対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２が安定すると、再びソース電圧Ｖｓは入力されるドレイン電圧ＶｄＢＬまで、遷移する。そして、'Ｔ４'期間では、対向電極電圧Ｖｃｏｍ２及びソース電圧Ｖｓは所望する電圧レベルに遷移することになる。この際の液晶１１９に印加される実効電圧値はＶｒｍｓＢＬ３となる。また、走査線に非選択電圧が印加されて、ＴＦＴ１１８が'オフ'状態に遷移すると、先に記載した寄生容量１２２への電圧の飛び込み現象が発生する。この飛び込み電圧レベルは、ΔＶｇｓＢＬとなる。従って、結果的に、液晶１１９に印加される実効電圧値は、−ＶｒｍｓＢＬ４（＝ＶｒｍｓＢＬ３−ΔＶｇｓＢＬ）となる。この実効電圧値は、先に記載した様に、液晶パネル１０６内部の対向電極電圧Ｖｃｏｍ２と所望する対向電極電圧Ｖｃｏｍ１が一致していることから、所望する実効電圧値である。
【００５７】
従って、本実施例に記載する正極性（高電位）の対向電極電圧Ｖｃｏｍに上に凸の補正電圧を印加しても、書込み電圧量が少ないことから、電圧実効値に対する影響は発生しない。
【００５８】
次に、図１３（ｂ）記載の正極性の黒表示電圧ＶｄＢＨを印加する場合、走査線に選択電圧Ｖｇｏｎが印加されると'Ｔ１'期間では、ソース電圧Ｖｓは、前ラインのドレイン電圧Ｖｄの電圧レベルに遷移する（高電位にシフト。）。その後、'Ｔ２'期間で対向電極電圧が交流化されると、ＴＦＴ１１８の書込み速度よりも、この対向電極電圧の変化は急峻であることから、ソース電圧Ｖｓの電位は、図１３（ｂ）に示すように対向電極電圧の交流化に応じて低電位にシフトするとともに、ドレイン電圧Ｖｄレベルに遷移する。この時対向電極電圧Ｖｃｏｍの電圧レベルは、白表示電圧を印加する為に、予め高電位電圧レベル（ＶｃｏｍＬＢ）に補正しておく。その後、ソース電圧Ｖｓは、ドレイン電圧Ｖｄの電位まで遷移する。その後、'Ｔ３'期間で対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２が正規の対向電極電圧レベルに遷移する（低電圧レベル側にシフト）ことから、ソース電極電圧Ｖｓは、一旦、低電位側に遷移する。その後、対向電極電圧Ｖｃｏｍ１，Ｖｃｏｍ２が安定すると、再びソース電圧Ｖｓは入力されるドレイン電圧ＶｄＢＬまで、遷移する。そして、'Ｔ４'期間では、対向電極電圧Ｖｃｏｍ２及びソース電圧Ｖｓは所望する電圧レベルに遷移することになる。この際の液晶１１９に印加される実効電圧値はＶｒｍｓＢＨ３となる。また、走査線に非選択電圧が印加されて、ＴＦＴ１１８が'オフ'状態に遷移すると、先に記載した寄生容量１２２への電圧の飛び込み現象が発生する。この飛び込み電圧レベルは、ΔＶｇｓＢＬとなる。従って、結果的に、液晶１１９に印加される実効電圧値は、ＶｒｍｓＢＨ４（＝ＶｒｍｓＢＨ３−ΔＶｇｓＢＨ）となる。この実効電圧値は、先に記載した様に、液晶パネル１０６内部の対向電極電圧Ｖｃｏｍ２と所望する対向電極電圧Ｖｃｏｍ１が一致していることから、所望する実効電圧値である。
【００５９】
従って、本実施例に記載する負極性（低電位）の対向電極電圧Ｖｃｏｍに上に凸の補正電圧を印加しても、書込み電圧量が少ないことから、電圧実効値に対する影響は発生しない。
【００６０】
以上の様に、本実施例に記載する対向電極電圧に補正電圧を加えることで、対向電極電圧の波形歪みを補正出来、表示データに依存することなく、良好な表示画面を得ることが可能になる。
【００６１】
次に、対向電極電圧Ｖｃｏｍに、一旦最終目的の対向電極電圧レベルよりも高電位の対向電極電圧を印加する際の、高電位の対向電極電圧を印加する時間と輝度変化量の関係を図１４に記載し、最終目的の対向電極電圧レベルと一旦高電位電圧にした対向電極電圧レベルの電位差と、輝度変化量の関係を図１５に記載する。
【００６２】
図１４において、縦軸はスメアレベルであり、従来例の図６で記載した'Ａ'領域の白表示矩形の左右の背景表示輝度'ＢＡ'と'Ｂ'領域の背景表示輝度'ＢＢ'との輝度差から以下の様に求められる。
【００６３】
【数２】
ΔＢ＝｜（ＢＢ−ＢＡ）／ＢＢ｜…（数２）
従って、本従来例の様に、'Ａ'領域の白表示矩形の左右の背景表示輝度'ＢＡ'が'Ｂ'領域の背景表示輝度'ＢＢ'よりも暗くなる場合、正の値が絶対値換算される。また、このスメアレベルは３％以内が人の目に輝度差として見えないレベルである。更に、横軸は、１水平期間の内、最終目的の対向電極電圧レベルよりも高電位電圧にした対向電極電圧を印加している時間の比率であり、例えば、水平解像度１０２４ドット、垂直ライン数７６８ラインの液晶パネルでは、１水平時間は、約１６μｓであることから、５０％は約８μｓとなる。また、この際の最終目的の対向電極電圧レベルと一旦高電位電圧にした対向電極電圧レベルの電位差は１．５Ｖとして記載している。図１４から言えば、補正電圧を約５０％（８μｓ）から７５％（１２μｓ）の期間印加することで、スメアレベルは３％以内に抑えることが可能になる。従って、補正電圧印加期間が短いと、補正電圧を印加する効果が無く、且つ、補正電圧印加期間が長いと対向電極電圧が最終目的の対向電極電圧レベルに到達しないことを意味する。
【００６４】
図１５において、縦軸はスメアレベルであり、横軸は最終目的の対向電極電圧レベルと一旦高電位電圧にした対向電極電圧レベルの電位差であり、補正電圧印加期間を１０μｓとした場合の例である。図１５から言えば、補正電圧を１Ｖから２Ｖ印加することで、スメアレベルは３％以内に抑えることが可能になる。従って、補正電圧の電圧レベルが低いと、補正電圧を印加する効果が無く、且つ、補正電圧の電圧レベルが高いと対向電極電圧が最終目的の対向電極電圧レベルに到達しないことを意味する。
【００６５】
以上の様に、本発明の実施例での説明において、正極性（高電位）の対向電極電圧Ｖｃｏｍに、一旦最終目的の対向電極電圧レベルよりも高電位の対向電極電圧を印加することと、負極性（負電位）の対向電極電圧Ｖｃｏｍに、一旦最終目的の対向電極電圧レベルよりも高電位の対向電極電圧を印加することで、従来で問題となっている横スメアを解決することが可能になる訳だが、本発明が最も効果を現す例として挙げるならば、液晶容量の小さいＴＦＴ液晶パネルである。つまり、液晶容量が小さいとソースゲート間寄生容量に飛び込む飛び込み電圧量ΔＶｇｓが増加し、図１２（ｂ）で記載した負極性（低電位）の対向電極電圧に遷移する際にソース電極電圧レベルの書き込みマージンが不足するからである。
【００６６】
従って、液晶容量の小さい方式として、同一基板上に構成した２つの電極の間の基板面にほぼ平行な電界により液晶を動作させ、２つの電極の隙間から液晶に入射した光を変調して表示する方式である横電界方式の液晶を採用したＴＦＴ液晶ディスプレイに効果があるものと考える。
【００６７】
次に、横電界方式の液晶を採用したＴＦＴ液晶ディスプレイに関して、説明する。
【００６８】
図１６は、本発明のアクティブマトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。図１６に示すように、各画素は走査信号線（ゲート信号線または水平信号線）ＧＬと、対向電圧信号線（対向電極配線）ＣＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔｇ、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線ＤＬは上下方向に延在し、左右方向に複数本配置されている。画素電極ＰＸは薄膜トランジスタＴＦＴと接続され、対向電極ＣＴは対向電圧信号線ＣＬと一体になっている。
【００６９】
画素電極ＰＸと対向電極ＣＴは互いに対向し、各画素電極ＰＸと対向電極ＣＴとの間の電界により液晶ＬＣの光学的な状態を制御し、表示を制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。
【００７０】
図１７は図１６の３−３切断線における断面を示す図、図１８は図１６の４−４切断線における薄膜トランジスタＴＦＴの断面図、図１９は図１６の５−５切断線における蓄積容量Ｃｓｔｇの断面を示す図である。図１７から図１９に示すように、液晶層ＬＣを基準にして下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔｇおよび電極群が形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラックマトリクスパターンＢＭが形成されている。
【００７１】
また、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの外側の表面には、偏光軸が直交して配置された（クロスニコル配置）偏光板が設けられている。
【００７２】
この図１６から図１９の構造により、同一基板上に構成した２つの電極の間の基板面にほぼ平行な電界により液晶を動作させ、２つの電極の隙間から液晶に入射した光を変調して表示することが可能になる。
【００７３】
次に、本発明を適用するＴＦＴ液晶パネルもモジュール構造図を記載する。
【００７４】
図２０は、液晶表示モジュールＭＤＬの各構成部品を示す分解斜視図である。ＳＨＤは金属板から成る枠状のシールドケース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは液晶表示パネルであり、ＰＣＢ１は信号駆動回路、ＰＣＢ２は走査駆動回路、ＭＣＡは中間ケース、ＳＰＢは光拡散板、ＬＣＢは導光体、ＢＬ１、ＢＬ２はバックライト蛍光管、ＬＣＡはバックライトケース、ＩＦＰＣＢはインタフェース回路基板であり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールＭＤＬが組み立てられる。
【００７５】
モジュールＭＤＬは、シールドケースＳＨＤに設けられた爪とフックによって全体が固定されるようになっている。バックライトケースＬＣＡはバックライト蛍光管ＢＬ、光拡散板ＳＰＢ、導光体ＬＣＢを収納する形状になっており、導光体ＬＣＢの側面に配置されたバックライト蛍光管ＢＬの光を、導光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより表示面で一様なバックライトにし、液晶表示パネルＰＮＬ側に出射する。ＩＦＰＣＢに本発明の図１記載のインタフェース回路１０２、電源回路１０５が搭載される。
【００７６】
その様子を図２１の液晶モジュールＭＤＬの後ろ側から見た例を記載する。
【００７７】
この様に、ＩＦＰＣＢに本発明の図１記載のインタフェース回路１０２、電源回路１０５が搭載されることになる。
【００７８】
以上の実施例によれば、以下の効果を奏する。本発明の実施例によれば、対向電極電圧が、正極性（高電位）の対向電極電圧へ遷移する際に、上に凸の補正電圧を印加することで、液晶パネル内部の対向電極電圧の電圧レベルを規定時間内に正規の電圧レベルに遷移させることが可能になり、負極性（低電位）の対向電極電圧へ遷移する際に、上に凸の補正電圧を印加することで、ソース電圧をドレイン電圧レベルへ高速に遷移させることで、液晶パネル内部の対向電極電圧の電圧レベルを規定時間内に正規の電圧レベルに遷移させることが可能になるので、表示データに依存することなく液晶に印加する電圧実効値を安定させることが可能になり、低電圧駆動対応の信号駆動回路を用いても高画質表示が実現出来る効果がある。
【００７９】
また、補正電圧を印加する期間を容易に設定でき、可変とすることが出来るので、負荷の異なる液晶パネルにも容易に対応することが可能になり、各種仕様の液晶パネルを高画質表示出来る効果がある。
【００８０】
また、本発明の実施例によれば、バッファアンプのフィードバック系を構成する電流引き込み用の抵抗値を変化させることで、対向電極電圧の補正電圧レベルを容易に変化させることが可能になるので、負荷の異なる液晶パネルにも容易に対応することが可能になり、各種仕様の液晶パネルを高画質表示出来る効果がある。
【００８１】
また、本発明の実施例によれば、低電圧駆動対応の信号駆動回路を用いることが可能になり、低価格な汎用のＬＳＩプロセスで信号駆動回路が構成出来るので、液晶ディスプレイ全体を低価格で構成できる効果がある。
【００８２】
また、本発明の実施例によれば、低価格な汎用のＬＳＩプロセスで信号駆動回路が構成出来、この信号駆動回路は少チップ化が可能であることから、液晶ディスプレイの額縁を狭くすること出来る効果がある。
【００８３】
【発明の効果】
本発明のによれば、低電圧駆動対応の信号駆動回路を用いても高画質表示が実現出来る効果がある。
【図面の簡単な説明】
【図１】  本発明の液晶ディスプレイのブロック図
【図２】  従来の液晶ディスプレイのブロック図
【図３】  従来の液晶ディスプレイの駆動波形図
【図４】  従来の液晶ディスプレイの駆動波形図
【図５】  従来の液晶ディスプレイの駆動波形図
【図６】  従来の液晶ディスプレイの表示例
【図７】  従来の液晶ディスプレイの駆動波形図
【図８】  本発明の交流化回路及び補正回路のブロック図
【図９】  本発明の交流化回路及び補正回路の動作を示すタイミングチャート図
【図１０】  本発明の対向電極電圧生成回路図
【図１１】  本発明の対向電極電圧生成回路の動作を示す駆動波形図
【図１２】  本発明の液晶ディスプレイの駆動波形図
【図１３】  本発明の液晶ディスプレイの駆動波形図
【図１４】  本発明のスメアレベルと補正電印加時間の関係を示したグラフ
【図１５】  本発明のスメアレベルと補正電圧量の関係を示したグラフ
【図１６】  本発明の液晶表示装置の一画素とその周辺を示す平面図
【図１７】  図１６の３−３切断線における断面を示す図
【図１８】  図１６の４−４切断線における薄膜トランジスタＴＦＴの断面図
【図１９】  図１６の５−５切断線における蓄積容量Ｃｓｔｇの断面を示す図
【図２０】  本発明の液晶表示モジュールＭＤＬの各構成部品を示す分解斜視図
【図２１】  本発明の液晶モジュールＭＤＬの後ろ側から見た図
【符号の説明】
１０１：インタフェース信号、１０２：インタフェース回路、１０３：信号駆動回路、１０４：走査駆動回路、１０５：電源回路、１０６：液晶パネル、１０７：制御信号、１０８：制御信号、１０９：交流化信号Ｍ'、１１０：補正期間信号、１１１：補正期間信号、１１２：階調電圧信号、１１３：走査電圧信号、１１４：対向電極、１１５：信号線群、１１６：走査線群、１１７：画素部、１１８：薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｅｒ、ＴＦＴ）、１１９：液晶、１２０：補償容量、１２１：ソース電極、１２２：ゲート−ソース間寄生容量、１２３：設定回路、１２４：設定信号、２０１：インタフェース信号、２０２：インタフェース回路、２０３：信号駆動回路、２０４：走査駆動回路、２０５：電源回路、２０６：液晶パネル、２０７：制御信号、２０８：制御信号、２０９：交流化信号Ｍ'、２１０：階調電圧信号、２１１：走査電圧信号、２１２：対向電極、２１３：信号線群、２１４：走査線群、２１５：画素部、２１６：薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｅｒ、ＴＦＴ）、２１７：液晶、２１８：補償容量、２１９：ソース電極、２２０：ゲート−ソース間寄生容量、８０１：垂直同期信号VSYNC、８０２：水平同期信号ＨＳＹＮＣ、８０３：ドットクロックＤｏｔＣＬＫ、８０４：対向電極電圧正極性の補正信号ＰＢＳＴ、８０５：対向電極電圧負極性の補正信号ＮＢＳＴ、８１１：交流化信号Ｍ'、８２８：対向電極電圧正極性の補正期間設定信号ＰＢＳＴＳＥＴ、８３０：対向電極電圧負極性の補正期間設定信号ＮＢＳＴＳＥＴ、８０６：フリップフロップ、８０８：フリップフロップ、８０７：分周信号、８０９：分周信号、８１０：排他的論理ＯＲ回路、８１２：カウンタ、８１３：出力信号、８１４：デコード回路、８１５：デコード回路、８１５：出力信号、８１６：出力信号、８１８：比較回路、８２０：比較回路、８１９：出力信号、８２１：出力信号、８２２：ＪＫフリップフロップ、８２４：ＪＫフリップフロップ、８２３：出力信号、８２５：出力信号、８２７：ＡＮＤ回路、８２９：ＡＮＤ回路、１００１：コンデンサ、１００２：抵抗、１００３：バッファアンプ、１００４：コンデンサ、１００５：ダイオード、１００６：ダイオード、１００７：抵抗、１００８：抵抗、１００９：抵抗、１０１０：バッファアンプ、１０１１：抵抗、１０１２：ボリューム抵抗、１０１３：抵抗、１０１４：抵抗、１０１５：バッファトランジスタ、１０１６：バッファトランジスタ、１０１７：抵抗、１０１８：抵抗、１０１９：コンデンサ、１０２０：抵抗、１０２１：ダイオード、１０２２：トランジスタ、１０２３：抵抗、１０２４：コンデンサ、１０２５：抵抗、１０２６：ダイオード、１０２７：トランジスタ、１０２８：抵抗。
【図１】
0003704976.tif 000002
【図２】
0003704976.tif 000003
【図３】
0003704976.tif 000004
【図４】
0003704976.tif 000005
【図５】
0003704976.tif 000006
【図６】
0003704976.tif 000007
【図７】
0003704976.tif 000008
【図８】
0003704976.tif 000009
【図９】
0003704976.tif 000010
【図１０】
0003704976.tif 000011
【図１１】
0003704976.tif 000012
【図１２】
0003704976.tif 000013
【図１３】
0003704976.tif 000014
【図１４】
0003704976.tif 000015
【図１５】
0003704976.tif 000016
【図１６】
0003704976.tif 000017
【図１７】
0003704976.tif 000018
【図１８】
0003704976.tif 000019
【図１９】
0003704976.tif 000020
【図２０】
0003704976.tif 000021
【図２１】
0003704976.tif 000022