(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の所定の能動素子形成領域に形成された能動素子と、
前記能動素子形成領域の周囲に位置する半導体基板に設けられ、前記能動素子形成領域とは分離形成された外部接続電極領域と、
前記能動素子の電極と電気的に接続され、前記外部接続電極領域の裏面に設けられ、実装基板上の導電パターンとの接続のために設けられたメッキ膜と、
前記能動素子形成領域の表面および前記外部接続電極領域の表面を一体で支持固定する絶縁性接着樹脂層と、
前記絶縁性接着樹脂層に前記電極と前記外部接続電極領域の表面に位置する電極とを電気的に接続する接続手段とを有し、
前記能動素子形成領域と前記外部接続電極領域とは前記絶縁性接着樹脂層まで到達する孔により分離されることを特徴とする半導体装置。
【請求項２】
前記接続手段は前記絶縁接着樹脂層上に形成された金属配線であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記接続手段は前記絶縁性接着樹脂層内に設けたワイヤボンディングによるワイヤ線であることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、半導体装置のチップ面積と、半導体装置をプリント基板等の実装基板上に実装する実装面積との比率で表す実装有効面積率を向上させた半導体装置に関する。
【０００２】
【従来の技術】
一般的にシリコン基板上にトランジスタ素子が形成された半導体装置は、図４に示すような構成が主に用いられる。１はシリコン基板、２はシリコン基板１が実装される放熱板等のアイランド、３はリード端子、及び４は封止用の樹脂モールドである。
【０００３】
シリコン基板１１に形成されるトランジスタ素子は、図５に示すように、例えば、Ｎ型シリコン基板１１にコレクタ領域となるＮ型のエピタキシャル層１２にボロン等のＰ型の不純物を拡散してベース領域１３が形成され、そのベース領域１３内にリン等のＮ型の不純物を拡散してエミッタ領域１４が形成される。シリコン基板１１の表面にベース領域１３、エミッタ領域１４の一部を露出させる開口部を有した絶縁膜１５が形成され、その露出されたベース領域１３、エミッタ領域１４上にアルミニウム等の金属が蒸着されベース電極１６、エミッタ電極１７が形成される。このような構成のトランジスタではシリコン基板がコレクタ電極１８となる。
【０００４】
上記のように、トランジスタ素子が形成されたシリコン基板１は、図４に示すように、銅ベースの放熱板等のアイランド２に半田等のろう材５を介して固着実装され、シリコン基板１の周辺に配置されたリード端子３にトランジスタ素子のベース電極、エミッタ電極とがそれぞれワイヤーボンディングによってワイヤーで電気的に接続されている。コレクタ電極に接続されるリード端子はアイランドと一体に形成されており、シリコン基板をアイランド上に実装することで電気的に接続された後、エポキシ樹脂等の熱硬化型樹脂４によりトランスファーモールドによって、シリコン基板とリード端子の一部を完全に被覆保護し、３端子構造の半導体装置が提供される。
【０００５】
【発明が解決しようとする課題】
樹脂モールドされた半導体装置は、通常、ガラスエポキシ基板等の実装基板に実装され、実装基板上に実装された他の半導体装置、回路素子と電気的に接続され所定の回路動作を行うための一部品として取り扱われる。
図７は、実装基板上に半導体装置を実装したときの断面図を示し、２０は半導体装置、２１、２３はベース又はエミッタ電極用のリード端子、２２はコレクタ用のリード端子、３０は実装基板である。
【０００６】
実装基板３０上に半導体装置２０が実装される実装面積は、リード端子２１、２２、２３とそのリード端子と接続される導電パッドで囲まれた領域によって表される。実装面積は半導体装置２０内のシリコン基板（半導体チップ）面積に比べ大きく、実際に機能を持つ半導体チップの面積に比べ実装面積の殆どはモールド樹脂、リード端子によって取られている。
【０００７】
ここで、実際に機能を持つ半導体チップ面積と実装面積との比率を有効面積率として考慮すると、樹脂モールドされた半導体装置では有効面積率が極めて低いことが確認されている。有効面積率が低いことは、半導体装置２０を実装基板３０上の他の回路素子と接続使用とする場合に、実装面積の殆どが機能を有する半導体チップとは直接関係のないデッドスペースとなる。有効面積率が小さいと上記したように、実装基板３０上でデットスペースが大きくなり、実装基板３０の高密度小型化の妨げとなる。
【０００８】
特に、この問題はパッケージサイズが小さい半導体装置に顕著に現れる。例えば、ＥＩＡＪ規格であるＳＣ−７５Ａ外形に搭載される半導体チップの最大サイズは、図７に示すように、０．４０mmＸ０．４０mmが最大である。この半導体チップを金属リード端子とワイヤーで接続し、樹脂モールドすると半導体装置の全体のサイズは、１．６mmｘ１．６mmとなる。この半導体装置のチップ面積は０．１６mmで、半導体装置を実装する実装面積は半導体装置の面積とほぼ同様として考えて、２．５６mmであるため、この半導体装置の有効面積率は約６．２５％となり、実装面積の殆どが機能を持つ半導体チップ面積と直接関係のないデットスペースとなっている。
【０００９】
この有効面積率に関する問題は、特に、上記したようにパッケージサイズが極めて小さく、チップサイズが大きい半導体装置において顕著に現れるが、半導体チップを金属リード端子でワイヤー接続し、樹脂モールドする、樹脂封止型の半導体装置であれば同様に問題となる。
近年の電子機器、例えば、パーソナルコンピュータ、電子手帳等の携帯情報処理装置、８ｍｍビデオカメラ、携帯電話、カメラ、液晶テレビ等において用いられる実装基板は、電子機器本体の小型化に伴い、その内部に使用される実装基板も高密度小型化の傾向にある。
【００１０】
しかし、上記の先行技術の樹脂封止型の半導体装置では、上述したように、半導体装置を実装する実装面積にデットスペースが大きいため、実装基板の小型化に限界があり、実装基板の小型化の妨げの一つの要因となっていた。
ところで、有効面積率を向上させる先行技術として特開平３−２４８５５１号公報がある。この先行技術について、図８にもとずいて簡単に説明する。この先行技術は、樹脂モールド型半導体装置を実装基板等に実装したときの実装面積をできるだけ小さくするために、半導体チップ４０のベース、エミッタ、及びコレクタ電極と接続するリード端子４１、４２、４３を樹脂モールド４４の側面より外側に導出させず、リード端子４１、４２、４３を樹脂モールド４４側面と同一面となるように形成することが記載されている。
【００１１】
この構成によれば、リード端子４１、４２、４３の先端部分が導出しない分だけ実装面積を小さくすることができ、有効面積率を若干向上させることはできるが、デッドスペースの大きさはあまり改善されない。
有効面積率を向上させるためには、半導体装置の半導体チップ面積と実装面積とをほぼ同一にするこが条件であり、樹脂モールド型の半導体装置では、この先行技術の様に、リード端子の先端部を導出させなくても、モールド樹脂の存在によって有効面積率を向上させることは困難である。
【００１２】
また、上記の半導体装置では、半導体チップと接続するリード端子、モールド樹脂を必要不可欠とするために、半導体チップとリード端子とのワイヤ接続工程、モールド樹脂の射出成形工程という工程を必要とし、材料コスト面及び製造工程が煩雑となり、製造コストを低減できない課題がある。
有効面積率を最大限大きくするには、上記したように、半導体チップを直接実装基板上に実装することにより、半導体チップ面積と実装面積とがほぼ同一となり有効面積率が最大となる。
【００１３】
半導体チップを実装基板等の基板上に実装する一つの先行技術として、例えば、特開平６−３３８５０４号公報に示すように、半導体チップ４５上に複数のバンプ電極４６を形成したフリップチップを実装基板４７フェイスダウンボンディングする技術が知られている（図９参照）。この先行技術は、通常、ＭＯＳＦＥＴ等、シリコン基板の同一主面にゲート（ベース）電極、ソース（エミッタ）電極、ドレイン（コレクタ）電極が形成され、電流或いは電圧のパスが横方向に形成される比較的発熱量の少ない横型の半導体装置に主に用いられる。
【００１４】
しかし、トランジスタデバイス等のようにシリコン基板が電極の一つとなり、各電極が異なる面に形成され電流のパスが縦方向に流れる縦型の半導体装置では、上記のフリップチップ技術を使用することは困難である。
半導体チップを実装基板等の基板上に実装する他の先行技術として、例えば、特開平７−３８３３４号公報に示すように、実装基板５１上に形成された導電パターン５２上に半導体チップ５３をダイボンディングし、半導体チップ５３周辺に配置された導電パターン５２と半導体チップ５３との電極をワイヤ５４で接続する技術が知られている（図１０参照）。この先行技術では、先に述べたシリコン基板が一つの電極を構成した縦型構造のトランジスタ等の半導体チップに用いることはできる。
【００１５】
半導体チップ５３とその周辺に配置された導電パターン５２とを接続するワイヤ５４は通常、金細線が用いられることから、金細線とボンディング接続されるボンディング接合部のピール強度（引張力）を大きくするために、約２００℃〜３００℃の加熱雰囲気中でボンディングを行うことが好ましい。しかし、絶縁樹脂系の実装基板上に半導体チップをダイボンディングする場合には、上記した温度まで加熱すると実装基板に歪みが生じること、及び、実装基板上に実装されたチップコンデンサ、チップ抵抗等の他の回路素子を固着する半田が溶融するために、加熱温度を約１００℃〜１５０℃程度にしてワイヤボンディング接続が行われているため、ボンディング接合部のピール強度が低下する問題がある。
【００１６】
この先行技術では、通常、ダイボンディングされた半導体チップはエポキシ樹脂等の熱硬化性樹脂で被覆保護されるために、ピール強度の低下はエポキシ樹脂の熱硬化時の収縮等によって接合部が剥離されるという問題がある。
本発明は、上述した事情に鑑みて成されたものであり、本発明は、半導体チップと接続されるリード端子、及びモールド樹脂を必要とせず、半導体チップ面積と実装基板上に実装する実装面積との比率である有効面積率を最大限向上させ、実装面積のデットスペース最小限小さくした半導体装置を提供する。
【００１７】
【課題を解決するための手段】
本発明は、上記の課題を解決するために以下の構成を採用した。
即ち、本発明の半導体装置は、半導体基板と、前記半導体基板の所定の能動素子形成領域に能動素子が形成され、前記能動素子形成領域の前記基板の裏面を前記能動素子の一の電極とした一の外部接続用電極が形成され、前記能動素子の他の電極と電気的に接続され、前記能動素子形成領域と分離形成された前記半導体基板の一部分よりなる他の外部接続用電極が形成され、前記他の電極と前記他の外部接続用電極とを電気的に接続する接続手段が形成されたことを特徴としている。
【００１８】
ここで、前記一の外部接続電極表面と前記他の外部接続用電極表面とが同一平面に形成されたことを特徴としている。
また、分離された前記能動素子形成領域と前記他の外部接続用電極とは絶縁接着樹脂層で固定に形成されたことを特徴としている。
また、前記接続手段は前記絶縁接着樹脂層上に形成された金属配線或いはボンディングワイヤで行われることを特徴としている。
【００１９】
また、前記能動素子は縦型のトランジスタとしたことを特徴としている。
上述したように、本発明の半導体装置によれば、半導体基板に半導体基板を一の外部接続用電極とした能動素子を形成した能動素子形成領域と電気的に分離した半導体基板の一部分を能動素子の他の電極と接続される他の外部接続用電極とし用いることにより、従来の半導体装置のように、外部電極と接続する金属製のリード端子、保護用の封止モールドが不必要となり、半導体装置の外観寸法を著しく小型化にすることができる。
【００２０】
【発明の実施の形態】
以下に、本発明の半導体装置の実施形態について説明する。
本発明の半導体装置は、図１に示すように、半導体基板６０と、能動素子が形成される能動素子形成領域６１と、能動素子形成領域６１に形成された能動素子の一の電極であり、外部接続するための一の外部接続用電極６２と、能動素子形成領域６１と電気的に分離され基板６０の一部分を能動素子の他の電極の外部電極とする他の外部接続用電極６３、６４と、能動素子の他の電極と他の外部接続用電極６３、６４とを接続する接続手段６５とをから構成されている。
【００２１】
半導体基板６０は、Ｎ+型の単結晶シリコン基板が用いられ、その基板６０上にエピタキシャル成長技術によりN-型のエピタキシャル層６６が形成される。半導体基板６０の所定領域はパワーＭＯＳ、トランジスタ等の能動素子が形成される能動素子形成領域６１と能動素子の電極接続され外部接続用電極６３、６４となる外部接続電極領域６３Ａ，６４Ａとが設けられている。
【００２２】
この能動素子形成領域６１に上記した能動素子が形成される。ここでは、N-型のエピタキシャル層をコレクタ領域６６Ａとしたトランジスタが形成される。能動素子形成領域６１上にホトレジストを形成し、ホトレジストによって露出された領域にボロン（Ｂ）等のＰ型の不純物を選択的に熱拡散して所定の深さを有した島状のベース領域７１が形成される。
【００２３】
ベース領域７１形成後、能動素子形成領域６１上に再度ホトレジストを形成し、ホトレジストによって露出されたベース領域７１内にリン（Ｐ）、アンチモン（Ｓｂ）等のＮ型の不純物を選択的に熱拡散してトランジスタのエミッタ領域７２が形成される。このエミッタ領域７２を形成する際に、ベース領域７１を囲むリング状のガードリング用のＮ+型の拡散領域７３を形成しておく場合もある。
【００２４】
半導体基板６０の表面には、ベース領域７１表面を露出するベースコンタクト孔  及びエミッタ領域７２表面を露出するエミッタコンタクト孔を有するシリコン酸化膜、或いはシリコン窒化膜等の絶縁膜７４が形成される。ガードリング用の拡散領域７３を形成した場合には、かかる、拡散領域７３表面を露出するガードリングコンタクト孔が形成される。この絶縁膜７４は、外部接続用電極となる電極領域６３Ａ，６４Ａ上にも形成され、電極領域６３Ａ，６４Ａの表面を露出する外部接続用コンタクト孔が形成されている。
【００２５】
ベースコンタクト孔、エミッタコンタクト孔、外部接続用コンタクト孔及びガードリングコンタクト孔によって露出されたベース領域７１、エミッタ領域７２、電極領域６３Ａ，６４Ａ及びガードリング拡散領域７３上には、選択的にアルミニウム等の金属材料で蒸着されたベース電極７５、エミッタ電極７６、接続用電極７７が形成される。
【００２６】
能動素子形成領域６１及び外部接続電極領域６３Ａ，６４Ａは、半導体基板６０の所定の任意の領域に形成することができ、この実施形態では、図２に示すように、基板６０の中央部分に能動素子形成領域６１が形成され、その領域６１の挟んでトライアングル形状に成るように外部接続用電極領域６３Ａ，６４Ａが形成される。
【００２７】
トランジスタが形成された能動素子形成領域６１と外部接続電極領域６３Ａ，６４Ａとを有した半導体基板６０表面上にはシリコン系、エポキシ系或いはポリイミド系の絶縁接着樹脂層７８形成される。この樹脂層７８上に形成された接続手段６５によって、トランジスタのベース電極７５、エミッタ電極７６と外部接続電極領域６３Ａ，６４Ａとの電気的が接続がそれぞれ行われる。
【００２８】
この樹脂層７８は、上記したようにトランジスタのベース電極７１、エミッタ電極７２と外部接続用電極領域６３Ａ，６４Ａとを接続する接続手段６５を基板から絶縁すると伴に、能動素子形成領域６１と接続用電極領域６３Ａ，６４Ａを電気的に分離した際に、両領域６１，６３Ａ，６４Ａが完全に分割されずに一体化支持される用に形成されたものである。樹脂層７８としては、接着性と絶縁性とを備えていれば良く、例えば、ポリイミド系の樹脂を用いる。
【００２９】
基板６０表面に、例えばスピンナーにより、２μ〜５０μ膜厚のポリイミド樹脂をコートし、所定時間焼成した後、その表面が研磨処理され平坦化された樹脂層  が形成される。能動素子形成領域６１に形成されたトランジスタのベース電極７１、エミッタ電極７２、及び外部接続電極領域６３Ａ，６４Ａに形成された接続用電極７７上の樹脂層７８は、科学的或いは機械的に選択除去されたコンタクト孔が形成され、ベース電極７１、エミッタ電極７２、及び接続用電極６６３、６４の表面が露出される。
【００３０】
露出されたベース電極７１と接続用電極６４、エミッタ電極７２と接続用電極６３とはアルミニウム、銅等の金属膜から成る接続手段６５によって電気的に接続される。接続手段６５は、例えば、コンタクト孔が形成された樹脂層７８上に、コンタクト孔及び各電極を接続するための接続手段６５のパターン形状にパターニングされたレジストマスクを形成し、そのレジストマスク上からアルミニウム等の金属を蒸着し、レジストマスクを除去すれば樹脂層７８上に所定のパターン形状を有した接続手段６５が選択的に形成され、ベース電極７１と接続用電極６４、エミッタ電極７２と接続用電極６３とが電気的に接続される。接続手段６５を形成した樹脂層７８上には、シリコン系、エポキシ系、ポリイミド系の接着樹脂７９が被覆され、接続手段６５が外部から保護される。
【００３１】
同一基板１上に形成された能動素子形成領域６１と外部接続電極領域６３Ａ，６４Ａとは、基板６０の裏面側から形成されたスリット孔８０によって、それぞれ電気的に分離され、個々の領域６１、６３Ａ，６４Ａがトランジスタの外部接続用電極６２、６３、６４となる。
即ち、能動素子形成領域６１の基板６０はトランジスタのコレクタ電極用の外部接続用電極６２、一の外部接続電極領域６４Ａの基板６０はトランジスタのベース電極用の外部接続用電極６４、及び他の外部接続電極領域６３Ａの基板６０はトランジスタのエミッタ電極用の外部接続用電極６３となり、同一の半導体基板６０を用い、且つ、同一平面上にトランジスタの各電極の外部接続用電極６２、６３、６４が形成されることになる。
【００３２】
各外部接続用電極６２、６３、６４を電気的に分離するスリット孔８０は、上記のように、半導体基板６０の裏面側から樹脂層７８まで達するように形成され、例えば、イオンビーム、レーザ等を照射する光学的方法、ドライエッチング、ウエットエッチングによる化学的方法、或いはダイシング装置によるダイシングブレードを用いた機械的方法等により形成される。上記のいずれの方法によってもスリット孔８０を形成することはできる。
【００３３】
ここで重要なことは、スリット孔８０の深さが浅くなると各外部接続用電極６２、６３、６４の電気分離が十分に行なわれず短絡不良となる不具合が生じるため、各外部接続用電極６２、６３、６４が完全に電気的に分離するように、スリット孔８０の先端部（底部）は樹脂層７８内に約２μ〜６μ程度入るように形成される。スリット孔８０によって各外部接続用電極６２、６３、６４は完全に分離区画されるが、樹脂層７８によって同一平面に支持固定される。また、各外部接続用電極６２、６３、６４となる基板６０表面には、半田メッキ等のメッキ層が形成され、実装基板上に形成された導電パターンとの半田接続を良好にする。
【００３４】
半導体基板６０にスリット孔８０を設けて、トランジスタの各外部接続用電極６２、６３、６４を電気的に分離した半導体装置は、セラミックス基板、ガラスエポキシ基板、フェノール基板、絶縁処理を施した金属基板等の実装基板上に形成された導電パターンのパッド上に固着実装される。このパッド上には半田クリームが予め印刷形成された半田層が形成されており、半田を溶融させて本発明の半導体装置を搭載すれば実装基板のパッド上に半導体装置を固着実装することができる。この固着実装工程は、図示されないが、実装基板上に実装されるチップコンデンサ、チップ抵抗等の半田実装される他の回路素子の実装工程と同一の工程でできる。
【００３５】
また、本発明の半導体装置を実装基板上に実装した時、各外部接続用電極６２、６３、６４はスリット孔８０の間隔分だけ離間されているために実装基板と固着する半田は隣接配置された外部接続用電極６２、６３、６４を短絡させることはない。
ところで、図２に示すように、本実施形態の半導体装置で、例えば、従来例で説明した半導体装置とほぼ同じ機能をもつ能動素子能動素子形成領域６１を０．５mmｘ０．５mmサイズとし、ベース、エミッタ電極となる接続電極領域６３Ａ，６４Ａを０．３mmｘ０．２mmサイズとし、スリット孔８０の幅を０．１mmとする半導体装置では有効面積率は次のようになる。即ち、素子面積が０．２５mmであり、実装面積となる半導体装置の面積が１．２８mmとなることから、有効面積率は約１９．５３％となる。
【００３６】
従来例で説明した０．４０mmＸ０．４０mmのチップサイズを有する半導体装置の有効面積率は上記したように６．２５％であることから、本発明の半導体装置では有効面積率で約３．１２倍大きくなり、実装基板上に実装する実装面積のデットスペースを小さくすることができ、実装基板の小型化に寄与することができる。
【００３７】
本実施形態では、実装基板との接続容易性を考慮し、外部接続用電極６２、６３、６４がトライアングルとなるように配置したが、外部接続電極６２、６３、６４を直線上に配置すれば、半導体基板１上の不使用領域を無くすことができ、有効面積率をさらに向上させることが可能である。
上述したように、本発明によれば、半導体基板６０に半導体基板６０をコレクタ電極用の外部接続用電極６２としたトランジスタを形成した能動素子形成領域６１と電気的に分離した半導体基板６０の一部分をトランジスタのベース電極７５、エミッタ電極７６用の外部接続用電極６３、６４とし用いることにより、従来の半導体装置のように、外部電極と接続する金属製のリード端子、保護用の封止モールドが不必要となり、半導体装置の外観寸法を著しく小型化にすることができ、有効面積率を大きくすることができる。
【００３８】
本実施形態では、能動素子形成領域６１にトランジスタを形成したが、縦型或いは比較的発熱量の少ない横型のデバイスであればこれに限らず、例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ＨＢＴ等のデバイスに本発明を応用することができることは説明するまでもない。
ところで、上記の実施形態では、接続手段６５は樹脂層７８上に金属配線パターンを形成したが、金属配線以外に、図３に示すように、ベース電極７５と外部接続用電極６４の接続電極７７、エミッタ電極７６と外部接続用電極６３の接続電極７７とをアルミニウム、金等のワイヤ線９１を用いてワイヤーボンディング接続によって行うことも可能である。ワイヤ線９１で接続した後、表面にエポキシ、ポリイミド樹脂等の絶縁樹脂９２が形成されワイヤ線９１の保護が行われる。
【００３９】
この図３の実施形態では、ワイヤ線９１でベース電極７５と外部接続用電極６４の接続電極７７、エミッタ電極７６と外部接続用電極６３の接続電極７７とを接続し、絶縁樹脂９２で表面を被覆保護した後、基板６０にスリット孔８０を形成しトランジスタの各外部接続用電極６２、６３、６４を分離する。この実施形態では、ボンディングでベース電極７５と外部接続用電極６４の接続電極７７、エミッタ電極７６と外部接続用電極６３の接続電極７７との接続が行えるために工程を簡素化できる。
【００４０】
【発明の効果】
以上に詳述したように、本発明の半導体装置によれば、半導体基板１に半導体基板１をエミッタ電極用の外部接続用電極としたトランジスタを形成した能動素子形成領域と、その能動素子形成領域と電気的に分離した半導体基板１の一部分をトランジスタのベース電極、エミッタ電極用の外部接続用電極とし用いることにより、従来の半導体装置のように、外部電極と接続する金属製のリード端子、保護用の封止モールドを不必要とした半導体装置を提供することができる。
その結果、半導体装置の外観寸法を著しく小型化にすることができ、実装基板上に実装したときの不必要なデットスペースを無くすことができ、実装基板の小型化に大きく寄与することができる。
【００４１】
また、本発明の半導体装置では、上記したように、外部接続用の金属リード端子、及び樹脂封止用モールドが不要であるために、半導体装置の製造コストを著しく低減化することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す断面図。
【図２】本発明の半導体装置の裏面を示す図。
【図３】本発明の半導体装置を示す断面図。
【図４】従来の半導体装置を示す断面図。
【図５】一般的なトランジスタの断面図。
【図６】従来の半導体装置を実装基板上に実装した断面図。
【図７】従来の半導体装置の平面図。
【図８】従来の半導体装置の平面図。
【図９】従来の半導体装置を示す図。
【図１０】従来の半導体装置を示す図。
【図１】
0003717597.tif 000002
【図２】
0003717597.tif 000003
【図３】
0003717597.tif 000004
【図４】
0003717597.tif 000005
【図５】
0003717597.tif 000006
【図６】
0003717597.tif 000007
【図７】
0003717597.tif 000008
【図８】
0003717597.tif 000009
【図９】
0003717597.tif 000010
【図１０】
0003717597.tif 000011