(57)【特許請求の範囲】
【請求項１】
発光素子、該発光素子に対してスリット板を介して対向配置され、アブソリュートデータを生成する受光素子、及び該受光素子に後続するアナログ回路を備え、停電時にこれらをパルス駆動するアブソリュートエンコーダにおいて、
回転スリット板の原点位置を含むその近傍の光信号を受光して境目近傍のパルスを生成する境目検出用の受光素子と、
前記アブソリュートデータの内、下位の所定ビット数のデータについて、原点位置から所定値増加した値までを第１のデータ領域とし、最大値から所定値減少した値までを第２のデータ領域とし、入力された下位の所定ビット数のアブソリュートデータが第１のデータ領域又は第２のデータ領域に属するかどうかを判断して第１のデータ領域の出力又は第２のデータ領域の出力を出力するデータ領域判断回路と、
前記第１のデータ領域の出力及び前記第２のデータ領域の出力をそれぞれ入力して記憶するとともに、その出力と前記境目近傍のパルスとに基づいて原点位置の回転方向を検出して、停電時にバックアップされるカウンタに加算信号又は減算信号を出力する回転方向検出回路とを備え、そして、前記発光素子の内下位ビット側の発光素子、前記境目検出用の受光素子、前記データ領域判断回路及び前記回転方向検出回路を停電時にパルス駆動することを特徴とするアブソリュートエンコーダ。
【請求項２】
前記回転方向検出回路は、前記第１のデータ領域の出力及び第２のデータ領域の出力を前記境目近傍のパルスによりそれぞれ導通させるゲート回路と、第１のデータ領域の出力を信号ｃによりラッチする第１のラッチ回路と、第２のデータ領域の出力を信号ｃによりラッチする第２のラッチ回路と、前記第１のラッチ回路の出力を信号ｂによりラッチする第３のラッチ回路と、前記第１のラッチ回路の出力を信号ａによりラッチする第４のラッチ回路と、前記第２のラッチ回路の出力を信号ｂによりラッチする第５のラッチ回路と、前記第２のラッチ回路の出力を信号ａによりラッチする第６のラッチ回路と、前記第５のラッチ回路の出力を前記第４のラッチ回路の出力によりラッチしてカウンタに加算信号を送出する第７のラッチ回路と、前記第３のラッチ回路の出力を前記第６のラッチ回路の出力によりラッチしてカウンタに減算信号を送出する第８のラッチ回路とを備え、そして、前記信号ａ、前記信号ｂ及び前記信号ｃを、順次、サイクリックに発生して供給することを特徴とする請求項１記載のアブソリュートエンコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はマルチターン方式のアブソリュートエンコーダ、特に、停電時のシャフトの回転量の検出に関する。
【０００２】
【従来の技術】
この種のアブソリュートエンコーダは、バックアップ用の電池が内蔵されており、停電時にはその電池を電源として動作する。ところが、停電時に常に回路を動作させるようにすると消費電流が多くなり電池の消耗が早くなる。そのことを解決する方法として、消費電流の多い発光ダイオード（ＬＥＤ）の点灯回路と、場合によってはそれに加えて、受光部において光電変換して電気信号に変換し、更にその電気信号をコンパレータ回路等により論理レベルに変換するまでのアナログ回路を、デューティの長い（例として、電源供給：無通電＝１：６４  もちろん、通電時は常時駆動される。）パルス電圧で駆動し、シャフトの回転量を検出する方法が提案されている（例えば特願平９−２１１１６号）。
【０００３】
【発明が解決しようとする課題】
上記において提案されているシャフトの回転量を検出する方法においては、正転方向又は逆転方向の回転方向により１回転した場合には、電源がバックアップされた内部のカウンタを正転で「＋１」、逆転で「−１」することによりシャフトの回転量が記憶される。この時、デューティの長いパルス電圧で駆動している為に、アブソリュートデータのパルスを検出できる最高回転数の上限に制約が出てしまう。つまり、デューティが長くなればそれに反比例して最高回転数の上限が下がってしまう、という問題点があった。また、多ビットのアブソリュートエンコーダの場合には、全ビットに対応する発光ダイオードＬＥＤ（又はＬＥＤ＋アナログ回路）をパルス駆動する為（例えば全ビットが１２ビット程度の構成の場合には、ＬＥＤが数個（２〜４個程度）必要となる。）に、停電時の低消費電流化に寄与しない、などの問題点があった。
【０００４】
本発明は、このような問題点を解決するためになされたものであり、検出可能な最高回転数を高くすることができ、且つ停電時の省電力化を可能にしたアブソリュートエンコーダを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係るアブソリュートエンコーダは、発光素子、この発光素子に対してスリット板を介して対向配置され、アブソリュートデータを生成する受光素子、及びその受光素子に後続するアナログ回路を備え、停電時にこれらをパルス駆動するアブソリュートエンコーダにおいて、回転スリット板の原点位置を含むその近傍の光信号を受光して境目近傍のパルスを生成する境目検出用の受光素子（ＰＤ）と、アブソリュートデータの内、下位の所定ビット数（例えば４ビット）のデータについて、原点位置から所定値増加した値までを第１のデータ領域（例えば「０〜４」）とし、最大値から所定値減少した値までを第２のデータ領域（例えば「Ｂ〜Ｆ」）とし、入力された下位の所定ビット数のアブソリュートデータが第１のデータ領域又は第２のデータ領域に属するかどうかを判断して第１のデータ領域の出力又は第２のデータ領域の出力を出力するデータ領域判断回路（１０，１２）と、第１のデータ領域の出力及び第２のデータ領域の出力をそれぞれ入力して記憶するとともに、その出力と前記境目近傍のパルスとに基づいて原点位置の回転方向を検出して、停電時にバックアップされるカウンタに加算信号又は減算信号を出力する回転方向検出回路とを備え、そして、発光素子の内下位ビット側の発光素子、境目検出用の受光素子、データ領域判断回路及び回転方向検出回路を停電時にパルス駆動する。
【０００６】
そして、前記の回転方向検出回路は、例えば、第１のデータ領域の出力及び第２のデータ領域の出力を境目近傍のパルスによりそれぞれ導通させるゲート回路（１１，１３）と、第１のデータ領域の出力を信号ｃによりラッチする第１のラッチ回路（１４）と、第２のデータ領域の出力を信号ｃによりラッチする第２のラッチ回路（１６）と、第１のラッチ回路の出力を信号ｂによりラッチする第３のラッチ回路（１８）と、第１のラッチ回路の出力を信号ａによりラッチする第４のラッチ回路（２０）と、第２のラッチ回路の出力を信号ｂによりラッチする第５のラッチ回路（２２）と、第２のラッチ回路の出力を信号ａによりラッチする第６のラッチ回路（２４）と、第５のラッチ回路の出力を第４のラッチ回路の出力によりラッチしてカウンタに加算信号を送出する第７のラッチ回路（２６）と、第３のラッチ回路の出力を前記第６のラッチ回路の出力によりラッチしてカウンタに減算信号を送出する第８のラッチ回路（２８）とを備え、そして、信号ａ、信号ｂ及び信号ｃを、信号ａ、信号ｂ及び信号ｃの順番で、サイクリックに発生させて上記のラッチ回路にそれぞれ供給する。
【０００７】
【発明の実施の形態】
図１は本発明の一実施形態に係るアブソリュートエンコーダの回路図である。このアブソリュートエンコーダは、図示のように、大小一致検出回路１０，１２及びフリップフロップ回路１４，１６，１８，２０，２２，２４，２６，２８から構成されている。このアブソリュートエンコーダにおいては、図示を省略したが、複数の発光ダイオードの内、ＬＳＢの４ビットに対応する１個の発光ダイオードと、その発光ダイオードに対向して配置された、ＬＳＢの４ビット分の受光ダイオードと、図１の各回路には、停電時においてバックアップ用の電池からパルス電圧（但し、デューティが長い）が印加されるものとする。そして、発光ダイオード、回転スリット板のスリット、固定スリット板のスリット及び受光ダイオードを介して得られたＬＳＢの４ビット分のアブソリュートデータは、大小一致検出回路１０，１２にそれぞれ供給される。大小一致検出回路１０は、アブソリュートデータが「０〜４」の範囲内にあるとき「１」を出力する。大小一致検出回路１２は、アブソリュートデータが「Ｂ〜Ｆ」の範囲内にあるとき「１」を出力する。即ち、ＬＳＢの４ビット分のデータを、▲１▼「０〜４」、▲２▼「５〜Ａ」、▲３▼「Ｂ〜Ｆ」の３つに分けている。そして、「０〜４」のときには大小一致検出回路１０から「１」の出力が得られ、「Ｂ〜Ｆ」のときには大小一致検出回路１２から「１」の出力が得られるように構成されている。
【０００８】
また、回転スリット板（図示せず）には、アブソリュートデータの最大値と零との境目付近にスリットを設け、更に、固定スリット板には前記のスリットに対応した位置にスリットを設けて、境目検出用の受光ダイオードＰＤにより境目近傍のパルスを得ており、そして、この境目近傍のパルスが、上記の「０〜４」の範囲と「Ｂ〜Ｆ」の範囲とを併せた時間幅よりも幅広になるように、上記のスリット幅を設定している。
【０００９】
大小一致検出回路１０，１２の出力は、境目近傍のパルスとアンド回路１１，１３によりアンド論理がとられて、その結果がフリップフロップ回路１４，１６にデータ信号として出力される。ここで、アンド回路１１，１３による上記のようなアンド論理の演算は、全アブソリュートデータが全体として４ビットを越える場合には（例えば１６ビット）、ＬＳＢの４ビット分についての「０〜４」及び「Ｂ〜Ｆ」は何度か現れることになるため、大小一致検出回路１０，１２の出力の内境目近傍のものについてのみフリップフロップ回路１４，１６のデータ信号として供給するために行っている。
【００１０】
フリップフロップ回路１４，１６は、アンド回路１１，１３を介して大小一致検出回路１０，１２の出力をデータ信号として入力し、信号ｃの立ち上がりのタイミングでそのデータ信号をラッチする。フリップフロップ回路１４の出力はフリップフロップ回路１８，２０にデータ信号として供給され、フリップフロップ回路１８は信号ｂの立ち上がりのタイミングでそのデータ信号をラッチし、フリップフロップ回路２０は信号ａの立ち上がりのタイミングでそのデータ信号をラッチする。フリップフロップ回路１６の出力はフリップフロップ回路２２，２４にデータ信号として供給され、フリップフロップ回路２２は信号ｂの立ち上がりのタイミングでそのデータ信号をラッチし、フリップフロップ回路２４は信号ａの立ち上がりのタイミングでそのデータ信号をラッチする。
【００１１】
ここで、信号ａ，ｂ，ｃは、タイミング用の信号であり、発振回路（図示せず）により高い周波数信号を発生させてその波形を成形することにより生成されている（その周波数はパルス電圧（駆動電圧）よりも十分高い周波数である）。そして、信号ａ，ｂ，ｃのタイミング周期の間に上記の▲１▼「０〜４，▲３▼「Ｂ〜Ｆ」ののデータが変化すると回転方向が判別できなくなるので、例えば、図示のように、信号ｃの立ち上がりのタイミングでフリップフロップ回路１４，１６により▲１▼「０〜４」、▲３▼「Ｂ〜Ｆ」の信号をラッチし、信号ｃの立ち上がりから次の立ち上がりまで同一データを次段に送出するようにしている。
【００１２】
フリップフロップ回路１８の出力はフリップフロップ回路２８にデータ信号として供給され、フリップフロップ回路の２０の出力はフリップフロップ回路２６にクロック信号として供給され、フリップフロップ回路２２の出力はフリップフロップ回路２６にデータ信号として供給され、フリップフロップ回路２４の出力はフリップフロップ回路２８にクロック信号として供給される。そして、フリップフロップ回路２６の出力はカウンタの「＋１信号」を出力し、フリップフロップ回路２８の出力はカウンタの「−１信号」を出力する。
【００１３】
初期リセット信号は、フリップフロップ回路１４，１６，１８，２０，２２，２４，２６，２８にそれぞれ供給されており、初めて電源投入した時に、これらのフリップフロップ回路、カウンタ（図示せず）等を初期値にリセットする。電源投入時以外に、他の指令信号でリセットするように構成しても良い。ここでは、説明の都合上既にリセットされているものとして説明する。なお、フリップフロップ回路２６，２８については、初期リセット信号の他に信号ｃによりリセットされるように、アンド回路２９により初期リセット信号と信号ｃとのアンド論理を求めて、その結果がリセット信号として供給されている。
【００１４】
次に、図１のアブソリュートエンコーダの動作を説明する。図２はその動作を示すタイミングチャートである。
（１）正方向の回転検出について：
ここでは、まず、境目近傍のパルスが「１」になっており、ＬＳＢの４ビット分のアブソリュートデータが「Ｂ〜Ｆ」の範囲内にある状態から原点（零）の方向に更に回転する状態について説明する。この状態においては、大小一致検出回路１０の出力は「０」、大小一致検出回路１２の出力は「１」となっており、それらの出力はアンド回路１１，１３を介してフリップフロップ回路１４，１６にデータ信号として供給される。フリップフロップ回路１４は信号ｃの立ち上がりのタイミングでその出力「０」をラッチし、フリップフロップ回路１６は信号ｃの立ち上がりのタイミングでその出力「１」をラッチする。このため、フリップフロップ回路１４の後段に位置するフリップフロップ回路１８，２０は信号ａ，ｂのタイミングで「０」をラッチすることになる。フリップフロップ回路１６の出力はフリップフロップ回路２２，２４にデータ信号として供給され、フリップフロップ回路２４は信号ａの立ち上がりのタイミングでその信号をラッチし、フリップフロップ回路２２は信号ｂの立ち上がりのタイミングでその信号をラッチする。これによりフリップフロップ回路２２，２４の出力はいずれも「１」となる。
【００１５】
フリップフロップ回路２６は、フリップフロップ回路の２２の出力「１」がデータ信号として供給されるが、フリップフロップ回路２０の出力は「０」であり、クロック信号が供給されないことから、その出力は「０」のままであり、「＋１信号」がカウンタに出力されることはない。フリップフロップ回路２８は、フリップフロップ回路の１８の出力「０」がデータ信号として供給され、フリップフロップ回路２４の出力「１」がクロック信号として供給されることから、その出力は「０」のままであり、「−１信号」がカウンタに出力されることはない。そして、この状態において信号ａ，ｂ，ｃが連続して供給されても上記のフリップフロップ回路の出力は変化せず、同一の状態が保持されることになる。
【００１６】
次に、シャフトが更に回転してＬＳＢの４ビット分のアブソリュートデータが「０〜４」の範囲になると、この状態においては、大小一致検出回路１０の出力は「１」、大小一致検出回路１２の出力は「０」となり、それらの出力はアンド回路１１，１３を介してフリップフロップ回路１４，１６にデータ信号として供給される。フリップフロップ回路１４は信号ｃの立ち上がりのタイミングでその出力「１」をラッチし、フリップフロップ回路１６は信号ｃの立ち上がりのタイミングでその出力「０」をラッチする。そして、フリップフロップ回路１４の出力「１」はフリップフロップ回路１８，２０にデータ信号として供給され、フリップフロップ回路２０は信号ａの立ち上がりのタイミングでその信号をラッチし、フリップフロップ回路１８は信号ｂの立ち上がりのタイミングでその信号をラッチする。これによりフリップフロップ回路１８，２０の出力はいずれも「１」となる。また、フリップフロップ回路１６の出力「０」はフリップフロップ回路２２，２４にデータ信号として供給され、フリップフロップ回路２４は信号ａの立ち上がりのタイミングでその信号をラッチし、フリップフロップ回路２２は信号ｂの立ち上がりのタイミングでその信号をラッチする。このため、フリップフロップ回路２２，２４はいずれも「１」となる。
【００１７】
フリップフロップ回路２６は、フリップフロップ回路の２２の出力がデータ信号として供給されるが、この出力は、信号ｂの立ち上がりのタイミングでデータ信号「０」をラッチするまでは「１」なっており、そして、フリップフロップ回路２０は信号ａの立ち上がりのタイミングでフリップフロップ回路１４の出力「１」をラッチしてそれをフリップフロップ回路２６にクロック信号として送り出している。このため、フリップフロップ回路２６は、信号ａの立ち上がりのタイミングで、フリップフロップ回路の２２の出力「１」をラッチして、カウンタに「＋１信号」を送出する。そして、フリップフロップ回路２６は信号ｃによりリセットされ、それ以降は「０」になる。
【００１８】
また、フリップフロップ回路２４は信号ａの立ち上がりのタイミングでフリップフロップ回路１６の出力「０」をラッチして、それをフリップフロップ回路２８にクロック信号として供給しているので、フリップフロップ回路１８の出力「１」がデータ信号として供給されても、それをラッチしないので、フリップフロップ回路２８の出力は「０」のままとなっており、カウンタに「−１信号」が送出されることはない。そして、この状態において信号ａ，ｂ，ｃが連続して供給されても上記のフリップフロップ回路の出力は変化せずに同一の状態が保持され、また、更にシャフトが回転し続けても、再び境目の近傍に到達するまでは、同一の状態が保持されることになる。
【００１９】
（２）逆方向の回転検出について：
まず、境目近傍のパルスが「１」になっており、アブソリュートデータが「０〜４」の範囲内にある状態から原点方向に更に回転する状態について説明する。この状態においては、大小一致検出回路１０の出力は「１」、大小一致検出回路１２の出力は「０」となっており、それらの出力はアンド回路１１，１３を介してフリップフロップ回路１４，１６にデータ信号として供給される。フリップフロップ回路１４は信号ｃの立ち上がりのタイミングでその出力「１」をラッチし、フリップフロップ回路１６は信号ｃの立ち上がりのタイミングでその出力「０」をラッチする。このため、フリップフロップ回路１６の後段に位置するフリップフロップ回路２２，２４は「０」をラッチすることになる。フリップフロップ回路１４の出力はフリップフロップ回路１８，２０にデータ信号として供給され、フリップフロップ回路２０は信号ａの立ち上がりのタイミングでその信号をラッチし、フリップフロップ回路１８は信号ｂの立ち上がりのタイミングでその信号をラッチする。これによりフリップフロップ回路１８，２０の出力はいずれも「１」となる。
【００２０】
フリップフロップ回路２６は、フリップフロップ回路の２２の出力「０」がデータ信号として供給され、フリップフロップ回路２０の出力「１」がクロック信号して供給されることから、出力「０」をラッチするので、その出力は「０」のままであり、「＋１信号」がカウンタに出力されることはない。また、フリップフロップ回路２８は、フリップフロップ回路の１８の出力「１」がデータ信号として供給され、フリップフロップ回路２４の出力「０」がクロック信号が供給されることから、その出力は「０」のままであり、「−１信号」がカウンタに出力されることはない。そして、この状態において信号ａ，ｂ，ｃが連続して供給されても上記のフリップフロップ回路の出力は変化せず、同一の状態が保持される。
【００２１】
次に、シャフトが更に回転してＬＳＢの４ビット分のアブソリュートデータが「Ｂ〜Ｆ」の範囲になると、この状態においては、大小一致検出回路１０の出力は「０」、大小一致検出回路１２の出力は「１」となり、それらの出力はアンド回路１１，１３を介してフリップフロップ回路１４，１６にデータ信号として供給される。フリップフロップ回路１４は信号ｃの立ち上がりのタイミングでその出力「０」をラッチし、フリップフロップ回路１６は信号ｃの立ち上がりのタイミングでその出力「１」をラッチする。そして、フリップフロップ回路１４の出力「０」はフリップフロップ回路１８，２０にデータ信号として供給され、フリップフロップ回路１８は信号ａの立ち上がりのタイミングでその信号をラッチし、フリップフロップ回路２０は信号ｂの立ち上がりのタイミングでその信号をラッチする。これによりフリップフロップ回路１８，２０の出力はいずれも「０」となる。また、フリップフロップ回路１６の出力「１」はフリップフロップ回路２２，２４にデータ信号として供給され、フリップフロップ回路２４は信号ａの立ち上がりのタイミングでその信号をラッチし、フリップフロップ回路２２は信号ｂの立ち上がりのタイミングでその信号をラッチする。このため、フリップフロップ回路２２，２４はいずれも「１」となる。
【００２２】
フリップフロップ回路２６は、フリップフロップ回路の２２の出力「１」が信号ｂの立ち上がりのタイミングでデータ信号として供給されるが、フリップフロップ回路２０の出力「０」が信号ａの立ち上がりのタイミングでクロック信号として供給されるので、そのデータ信号「１」はラッチされず、フリップフロップ回路２６の出力は「０」のままとなっている。このため、カウンタに「＋１信号」が送出されることはない。
【００２３】
また、フリップフロップ回路２８には、フリップフロップ回路１８の出力がデータ信号として供給されるが、これは信号ｂの立ち上がりのタイミングでデータ信号「０」をラッチするまでは「１」なっている。そして、フリップフロップ回路２４は信号ａの立ち上がりのタイミングでフリップフロップ回路１６の出力「１」をラッチして、それをフリップフロップ回路２８にクロック信号として送り出している。このため、フリップフロップ回路２８は、信号ａの立ち上がりのタイミングで、フリップフロップ回路の１８の出力「１」をラッチして、カウンタに「−１信号」を送出する。そして、フリップフロップ回路２８は信号ｃによりリセットされて、それ以降は「０」になる。そして、この状態において信号ａ，ｂ，ｃが連続して供給されても上記のフリップフロップ回路の出力は変化せず同一の状態が保持される。また、更にシャフトが回転し続けても、再び境目の近傍に到達するまでは、同一の状態が保持される。
【００２４】
（３）シャフトが「Ｂ〜Ｆ」の範囲から逆転する場合について：
この場合には、ＬＳＢの４ビット分のアブソリュートデータ「Ｂ〜Ｆ」の範囲から「５〜Ａ」の範囲に移行することになるので、大小一致検出回路１０，１２のいずれも「０」となり、その結果、上述のフリップフロップ回路１８，２０，２２，２４，２６，２８の出力はいずれも「０」となり、そして、フリップフロップ回路１８，２０の出力についてはそれ以前から「０」であるから、「＋１信号」及び「−１信号」のいずれも出力されることはない。
【００２５】
（４）境目以外の領域においてＬＳＢの４ビット分のアブソリュートデータが「Ｂ〜Ｆ」から「０〜４」に変化したとき又はその逆の場合について：
この場合には、境目近傍のパルスは「１」にならないから、大小一致検出回路１０，１２の出力はアンド回路１１，１３により阻止され、後段のフリップフロップ回路に影響を与えないことから、「＋１信号」及び「−１信号」のいずれも出力されることはない。
【００２６】
本実施形態においては、以上の動作説明からも明らかなように、アブソリュートデータの内、ＬＳＢの４ビット分のデータだけで回転方向を判断することができ、停電保持（バックアップ）したカウンタに回転数を記憶させることができる。更に、停電時に発光ダイオードＬＥＤをパルス点灯する時に、その周期内にそのビット分に対応した識別ができれば良いので、１パルス毎の変化に対応するのでは無く、本実施形態の場合には５パルス毎の変化に対応すれば良いので、５倍の回転速度に対応することができる。また、この回路方式は、停電時のパルス駆動から、通電時の直流駆動に切り替えるだけでよく、回転方向を判断するための回路（図１の各回路）そのものを切り替えなくてすむ、という利点がある。
【００２７】
なお、本実施形態においては、ＬＳＢの４ビット分のデータについて比較した例について説明したが、１個の発光ダイオードＬＥＤの光軸面積に見合うだけビット数を増してもよく、そのことにより停電時の回転速度追従性が更に増すことになる。
【００２８】
【発明の効果】
以上のように本発明によれば、アブソリュートデータの内、下位の所定ビット数のデータについて、原点位置と最大値との間を境として、原点位置から所定の値までを第１のデータ領域とし、最大値から所定の値減少した値までを第２のデータ領域とし、入力された下位の所定ビット数のアブソリュートデータが第１のデータ領域又は第２のデータ領域に属するかどうかを判断して、そして、第１のデータ領域の出力、第２のデータ領域の出力及び境目近傍のパルスに基づいて原点位置の回転方向を検出して、カウンタに加算信号又は減算信号を出力するようにしたので次のような効果が得られる。
（１）アブソリュートデータの全ビットを確認するのではなく、下位の所定ビット数を確認するだけで足りることから、そのための回路も小規模となり、発光素子の駆動数も少なくて済み、停電時の省電力化が実現されている。このため、バックアップ用の電池の長寿命化が図られる。
（２）また、アブソリュートデータの下位の所定ビット数のデータが第１のデータ領域又は第２のデータ領域の範囲内にあるかどうかを判断すれば良いので、従来のように１ビット単位で比較する場合に比べて、同じパルス駆動周期でも、数倍の回転速度に対応できる。このことはまた、同じ回転速度であれば、従来に比べてデューテイの長いパルス電圧により駆動できることを意味するから、この点からも停電時の省電力化が図られているといえる。
（３）更に、通常通電時に発光素子及びアナログ回路を直流で駆動するように切り替えた場合でも、回転方向判別回路は、停電時にも、通常通電時にも同じ回路で（回路構成を切り替える事無く）対応でき、その判別精度は全く同じである。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るアブソリュートエンコーダの回路図である。
【図２】図１のアブソリュートエンコーダの動作を示すタイミングチャートである。
【図１】
0003689831.tif 000002
【図２】
0003689831.tif 000003