(57)【特許請求の範囲】
【請求項１】
アンテナと、上記アンテナを介して受信した信号から電力を取り出す送受信回路と、
メモリと該メモリのデータの読み書きを制御する論理回路とを有し、
上記メモリと上記論理回路は上記送受信回路で取り出された上記電力を供給されて動作し、
上記送受信回路は、
上記アンテナを介して受信される高周波信号の入力端子に第１端が接続される第１の倍圧整流回路と、
該第１の倍圧整流回路の第１端に第１端が接続される第２の倍圧整流回路と
該第２の倍圧整流回路の第２端に第１端が接続される第３の倍圧整流回路とを有し、
上記第１の倍圧整流回路の上記第２端は上記論理回路への復調信号入力端子に接続され、上記第２と第３の倍圧整流回路の接続点はさらに上記論理回路からの変調信号入力端子に接続され、上記第３の倍圧整流回路の第２端は上記送受信回路で取り出される電力の出力端子に接続されていることを特徴とする非接触ＩＣカード。
【請求項２】
アンテナと、上記アンテナを介して受信した信号から電力を取り出す送受信回路と、
メモリと該メモリのデータの読み書きを制御する論理回路とを有し、
上記メモリと上記論理回路は上記送受信回路で取り出された上記電力を供給されて動作し、
上記送受信回路は、
第１端を接地した第１のインピーダンス素子と、
上記第１のインピーダンス素子の第２端に第１端が接続される第２のインピーダンス素子と、
上記第２のインピーダンス素子の第２端に第１端が接続される第３のインピーダンス素子と、
上記第３のインピーダンス素子の第２端に第１端が接続される第４のインピーダンス素子と、
第１の整流素子と第２の整流素子と、上記第１の整流素子の第２端と上記第２の整流素子の第１端との接続点に第１端が接続される第１コンデンサと、上記第２の整流素子の第２端と接地間に配置される第２コンデンサとを有する第１、第２、第３の倍圧整流回路とを有し
上記第１及び第２のインピーダンス素子の接続点より上記アンテナを介して受信される高周波信号を入力し、
上記第１の倍圧整流回路にあって、上記第１の整流素子の第１端は接地され、上記第１コンデンサの第２端は上記第２のインピーダンス素子の第２端に接続され、上記第２の整流素子の第２端はさらに上記論理回路への復調信号出力端子に接続され、
上記第２の倍圧整流回路にあって、上記第１の整流素子の第１端は接地され、上記第１コンデンサの第２端は上記第３のインピーダンス素子の第２端に接続され、上記第２の整流素子の第２端は上記第３の倍圧整流回路の第１の整流素子の第１端に接続されるとともに上記論理回路からの変調信号入力端子に接続され、
上記第３の倍圧整流回路にあって、上記第１コンデンサの第２端は上記第４のインピーダンス素子の第２端に接続され、上記第２の整流素子の第２端は上記送受信回路で取り出される電力の出力端子に接続されていることを特徴とする非接触ＩＣカード。
【請求項３】
上記整流素子は、ショットキバリヤダイオードであることを特徴とする請求項１又は２に記載の非接触ＩＣカード。
【請求項４】
請求項２記載の送受信回路において、上記第１の倍圧整流回路の第２の整流素子と上記第１のコンデンサの接続点に抵抗器を接続したことを特徴とする送受信回路。
【請求項５】
請求項２記載の送受信回路において、第１、第２、第３、第４のインピーダンス素子をマイクロストリップ線路で構成したことを特徴とする送受信回路。
【請求項６】
請求項２記載の送受信回路において、上記倍圧整流回路の第１及び第２の整流素子をカソードとアノードを直列接続して成る樹脂封止したダイオードを用いて構成したことを特徴とする送受信回路。
【請求項７】
請求項２記載の送受信回路において、上記第１、第２、第３の倍圧整流回路の第１及び第２の整流素子をＣＭＯＳ論理回路のＩＣ化技術もしくは半導体チップを用いて構成したことを特徴とする送受信回路。
【請求項８】
請求項２記載の送受信回路において、上記第１、第２、第３の倍圧整流回路の第１及び第２のコンデンサをＣＭＯＳ論理回路のＩＣ化技術を用いて構成したことを特徴とする送受信回路。
【請求項９】
請求項４記載の送受信回路において、上記第１、第２、第３の倍圧整流回路の第１及び第２のコンデンサ及び上記抵抗器をＣＭＯＳ論理回路のＩＣ化技術を用いて構成したことを特徴とする送受信回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電源や電池およびクロックや搬送波などの信号源を持たない非接触型ＩＣカードに関する。特に、ＩＣカード上に設けられたアンテナあるいはコイルから得られる高周波信号から、論理回路やメモリなどの信号処理回路を動作させるためのクロック、データ、電力を取り出し、受信したデータに応じて当該メモリの内容の一部を送信データとしてアンテナあるいはコイルを介して送信する送受信回路構成に特徴を有するものである。
【０００２】
【従来の技術】
1997 IEEE ISSCC(International Solid-State Circuit Conference)のSESSION 17 / TD: LOW-POWER / LOW-VOLTAGE CIRCUITS / PAPER SA17.5にて発表されたD.Friedmanほかによる「A Low-Power CMOS Integrated Circuit for Field-Powered Radio Frequency Identification Tags」において高周波信号を用いたRFID(Radio Frequency Identification)タグについて述べられている。このＲＦＩＤタグは、受信時にアンテナからの１００％ＡＭ変調ＲＦ(Radio Frequency)信号からショットキーダイオード（あるいはショットキバリヤダイオード）とコンデンサからなる回路を介して、データ及び電力を取り出し、送信時には当該ショットキダイオード及び、コンデンサ、アンテナを含む回路のインピーダンスを変化させてデータを送信する受動型タグ(passive tag)である。このような受動型タグは安価でコンパクトな構成にできるという利点がある。
【０００３】
この従来技術における電力及びデータの取り出しを行う送受信回路の構成を図４に示す。図４において、７０はアンテナ接続端子、７１、７２、７３はショットキダイオード、７４、７５はコンデンサ、７６は信号入出力端子、７７は電力取り出し端子、７８はスイッチング素子である。データ及び電力の取り出しは、アンテナ端子７０と接地間に接続され、そのアノード端を接地した第１のショットキダイオード７１のカソード端に第２及び第３のダイオード７３、７２のアノードを並列接続し、それぞれのカソード端と接地間に配したコンデンサ７５、７４を介して信号入出力端子７６及び電力取り出し端子７７より行っている。また、データの送出は、信号用のショットキダイオード７２のカソード端にもうけたスイッチング素子７８を開閉することで、アンテナの負荷インピーダンスを変化させて行っている。この送受信回路において、ショットキダイオードは主に検波・整流を行い、コンデンサは、電荷を蓄積する役目を果たしている。
【０００４】
【発明が解決しようとする課題】
このような従来の送受信回路では電力取り出しのための第２のショットキーダイオード７３及びデータ取り出しのための第３のショットキーダイオード７２が、アンテナ端に接続された第１のショットキダイオード７１のカソードに並列に接続されているため、第１のショットキダイオード７１により検波、整流される電圧が信号及び電力に対して供給され、電力用のショットキダイオード７３につながる負荷の大きさの程度によっては、データ（およびクロック）等の信号の電圧の方が電源用の電圧よりも高くなるおそれがある。この場合、信号処理の論理回路において、動作に不都合が生じる。
【０００５】
また、送信時にデータ送出のためのスイッチング動作をさせると、電力用のショットキダイオードに対するインピーダンス変化の影響が大きくなり、電力が有効に取り出せなくなるおそれもある。
【０００６】
本発明では、データ、クロック用及び電力用の高周波整合回路を個別に最適化し、データ、クロック電圧および発電電圧の調整を容易に行う。
【０００７】
【課題を解決するための手段】
本発明では、データ及びクロックを検波復調するためのショトキダイオード群と電力を取り出すために検波整流するためののショットキダイオード群を別個に設け、それぞれに高周波の整合回路及び倍圧整流のためのコンデンサ（フライングコンデンサ）を設け、データ送出のためのスイッチング回路を電力用のショットキダイオード群である２段構成の倍圧整流回路の段間に設けることとした。
【０００８】
【発明の実施の形態】
本発明を適用する非接触型ＩＣカード（タグ）の構成を図３に示す。図３において、６１はＩＣカード、６２はマイクロストリップ・パッチアンテナ、６３は送受信回路、６４はＣＭＯＳで構成される論理ＩＣ、６５はメモリ、６６は質問器、６７はアンテナ、６８は下り信号、６９は上り信号である。なお、マイクロストリップ・パッチアンテナ６２に代えてダイポールアンテナ、巻き線や印刷によるコイルを使用することも可能である。
【０００９】
質問器６６は、マイクロ波などの高周波搬送波周波数で変調された下り信号６８をＩＣカード６１に照射する。ＩＣカード６１では、マイクロストリップアンテナ６２で共振する搬送波周波数に対して、電力を有効に取り出す。アンテナ６２で受信された搬送波信号は送受信回路６３に入力され、送受信回路６３内の検波整流のために設けられたショットキダイオードによって、搬送波信号に変調された信号を復調し、電力を取り出す。電力は、ＣＭＯＳ論理回路６４及びメモリ６５に供給される。なお、メモリ６５はＣＭＯＳ論理回路から制御され、データの読み出し、書き込みが行われる。
【００１０】
また、メモリの内容を質問器に送信する際には、送受信回路６３のショットキダイオードの動作を乱して、インピーダンスの変化を起こさせる。このインピーダンスの変化がマイクロストリップアンテナ６２及びアンテナ６７を介して、質問器６６において信号電力の変化として上り信号として識別される。これらの動作の繰り返しで、カード６１と質問器６６の間で信号のやり取りが行われる。
【００１１】
図１に、送受信回路の実施態様を示す。１は高周波信号入力端子であり、アンテナが接続される。２は一端が接地されたマイクロストリップ線などのインピーダンス素子、３、９、１６はマイクロストリップ線路などで構成されるインピーダンス素子である。４、１１、１８はフライングコンデンサ、５、６、１２、１３、１７、１９はそれぞれショトキバリヤダイオードである。７、１５、２０はコンデンサ、８は抵抗器である。１０はクロックおよびデータの出力端子、１４はデータ送出のための変調信号入力端子、２１は駆動電力出力端子である。
【００１２】
アンテナで受信された高周波信号は高周波信号入力端子１より入力され、インピーダンス素子２とインピーダンス素子３、９、１６の比率に応じてそれぞれステップアップを受けて入力電圧が昇圧されるとともに、高周波的な整合がとられる。昇圧された電圧はフライングコンデンサ４、１１、１８に印加される。
【００１３】
フライングコンデンサ４およびショットキバリヤダイオード５、６、コンデンサ７からなる回路は一般的に倍圧整流回路と呼ばれ、スイッチングレギュレータ電源やチャージポンプ回路等に多用されている。倍圧整流回路２２ａからクロック・データ出力端子１０を介してデータとクロックを含む信号が出力され、当該送受信回路の後段に接続される信号処理回路に供給される。出力端子１０から出力されるデータやクロックはコンデンサ７や抵抗器８で決定される時定数に応じて波形整形される。クロックや搬送波信号源を持たない非接触型のＩＣカードやタグなどでは出力端子１０から出力される信号からクロックとデータを分離再生することになる。
【００１４】
フライングコンデンサ１１、ショトキバリヤダイオード１２、１３、コンデンサ１５からなる回路２２ｂおよびフライングコンデンサ１８、ショトキバリヤダイオード１７、１９、コンデンサ２０から成る回路２２ｃもまた倍圧整流回路である。倍圧整流回路２２ｂで倍圧整流された信号が次段の倍圧整流回路２２ｃでさらに昇圧されて、駆動電力出力端子２１より出力され、後段に接続される論理回路やメモリ回路などの信号処理回路を駆動する。
【００１５】
電源電圧出力用の倍圧整流回路の変調信号入力端子１４には、コンデンサ１５に蓄積された電荷を放電するためのスイッチング回路が接続され、放電状態と充電状態でのショットキバリヤダイオード１２、１３、１７、１９の高周波におけるインピーダンスを変化させる。送受信回路は高周波信号入力端子１から入力される高周波信号に同調して動作している共振系を形成している。コンデンサ１５の放電／充電状態で回路の外部からみたインピーダンスが変化することを利用して、質問器に対して、信号を送り返す。質問器はＩＣカードおよびタグに対して、搬送波を変調したクロックおよびデータをＩＣカードおよびタグに対して送信する。送信内容に対するＩＣカードおよびタグからの返送データの受信は、質問器は一定（例えば「１」）の信号を発信し続け、回路ではそのインピーダンスが変化することにより受信状態が変化することを質問器が検知することにより行われる。
【００１６】
フライングコンデンサ４、１１、１８に印加する電力の、高周波入力端子１からの入力信号に対する比率はインピーダンス素子２とインピーダンス素子３、９、１６のインピーダンスの比率で設定し、たとえば、電力に重点を置いた設計や、送信用の変調に重点を置いた設計や、クロックおよびデータの再生に重点を置いた設計が可能である。
【００１７】
また、入力端子１の特性インピーダンスを測定系の５０オームに合わせることもアンテナのインピーダンスに合わせることにおいても自由度が高い。
【００１８】
図２は図１の回路をマイクロストリップ線路を利用して具体化した送受信回路例である。３１は高周波信号入力線路、３２は１端をスルーホールで裏面の接地面に接地したマイクロストリップ線路、３４、３５、３６はマイクロストリップ線路である。３７、３８、３９は面実装可能なフライングコンデンサ、４８、５２、５６は面実装可能なチップコンデンサである。４０、４１、４２は部品を面付け実装するためのマイクロストリップ構造のランドである。４３、４４、４５はショトキバリヤダイオードを直列接続した構造を持つ面実装パッケージである。４６、５１、５７、５９は接地用の面付けランドパターン、４７、５３、５８、６０は接地用のスルーホール、４９はクロックおよびデータの出力線路、５４は変調信号入力線路、５５は電力取り出し用線路である。５０は面付けチップ形抵抗器である。
【００１９】
図２の実施例は、図１の実施例の回路をマイクロストリップ線路で実現し、面実装部品を使用して回路を構成したものである。一端を接地したマイクロストリップ線路２３とマイクロストリップ線路２５、２６、２７のインピーダンス比率で入力線路２２からの入力信号をステップアップしてダイオード３４、３５、３６に印加すると同時に、回路全体で共振系を構成しており、入力線路２２からの高周波信号に同調するように定数を設定する。その他の基本動作は図１の実施例と同じである。ショットキバリヤダイオード４３、４４、４５をパッケージ品を使っているが、コンデンサ３７、３８、３９、４８、５２、５６、抵抗器５０とともに、ＣＭＯＳ論理回路をＩＣ化する際に同時に作り込んでしまうことも可能であり、ショットキバリヤダイオードの検波整流の性能を重視するのであれば、ＣＭＯＳ論理ＩＣとは別のプロセスで作り、１チップ化するかあるいは、コンデンサ３７、３８、３９、４８、５２、５６、抵抗器５０とともに１チップ化することも可能である。
【００２０】
【発明の効果】
電池や電源を持たない非接触型のＩＣカードやタグに本発明の送受信回路を適用することにより、フライングコンデンサ、ショトキバリヤダイオードから成る複数の倍圧整流回路の高周波における整合を個別に最適化し、さらにインピーダンスのステップアップをも個別に最適化することが可能で、クロックおよびデータの復調、検波整流した電力の取り出し、送信時の変調等の動作の最適化が可能である。特に、マイクロストリップ線路で送受信回路の回路構成が可能なマイクロ波帯の搬送波信号をつかう場合に好適である。
【００２１】
インピーダンスステップアップの効果で低い高周波入力信号振幅を高める効果があり、クロック及びデータの振幅値が、電源電圧値を越えないように設定が可能である。図２における回路をフライングコンデンサ３７、３８を１０ｐＦ、コンデンサ４８を１ｐＦ、抵抗器５０を１２ｋΩ、コンデンサ５２を１０ｐＦ、コンデンサ５６を２２０ｐＦとして作成し、動作確認を行った。
【００２２】
高周波信号入力線路３３からの信号として、２．４５ＧＨｚの搬送波に２００ｋＨｚのＡＳＫ変調した信号を用い、クロック及びデータ出力線路４９、送信時の変調信号入力線路５４、電力取り出し用線路５５をそれぞれＣＭＯＳ論理回路に接続して、クロック及びデータの振幅値、電源電圧値、送信時の変調にたいする入力信号線路の反射係数を、入力信号強度を５０オーム系で−３ｄＢｍとした。この結果、クロック及びデータの振幅値として１〜１．５Ｖが得られ、発電電源電圧として２〜３Ｖの電圧が得られている。送信時の変調は電源電圧用の２段構成の段間部分に充放電を切り替えるＣＭＯＳトランジスタによる切り替え回路を導入して、高周波信号入力端の反射係数で充電時に−１５ｄＢ、放電時に−５ｄＢが確認された。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す非接触型ＩＣカードやタグの送受信回路ブロックを表す。
【図２】第１の実施例の回路構成をマイクロストリップ線路で構成した面実装用のパターンで示した回路例である。
【図３】ＩＣカードシステムの動作説明のための構成図である。
【図４】従来技術による送受信回路構成を示す図である。
【符号の説明】
１…高周波信号入力端子、２、３、９、１８…インピーダンス素子、４、１１、１８…フライングコンデンサ、５、６、１２、１３、１７、１９…ショットキバリヤダイオード、１０…クロック／データの出力端子、１４…データ送信用変調信号入力端子、２１…駆動電力出力端子、２２ａ、２２ｂ、２２ｃ・・・倍圧整流回路、３１…高周波信号入力線路、３２、３４、３５、３６…マイクロストリップ線路、３３、４７、５３…接地用スルーホール、３７、３８、３９…フライングコンデンサ、４３、４４、４５…２個のショットキバリヤダイオードの直列接続パッケージ部品、４６、５３…接地パターン、４９…クロックおよびデータ出力線路、５４…送信用の変調信号入力線路、５５…電力出力線路、６１・・・ＩＣカード、６２・・・マイクロストリップアンテナ、６３・・・送受信回路、、６４・・・ＣＭＯＳ論理回路、６５・・・メモリ、６６・・・質問器、６７・・・アンテナ、６８・・・下り信号、６９・・・上り信号、７０・・・アンテナ端子、７１、７２、７３・・・ショトキダイオード、７４、７５・・・コンデンサ、７６・・・信号取り出し端子、７７・・・電力取り出し端子、７８・・・スイッチング素子。
【図１】
0003646472.tif 000002
【図２】
0003646472.tif 000003
【図３】
0003646472.tif 000004
【図４】
0003646472.tif 000005