(57)【特許請求の範囲】
【請求項１】
ウェハ基板に形成された複数のＩＣチップと、
前記複数のＩＣチップの表面に形成された保護膜と、
前記複数のＩＣチップのそれぞれの保護膜を含む領域上に形成され、前記複数のＩＣチップのそれぞれにバーンイン用の電圧を同時に印加するための配線パターンとを備え、
前記複数のＩＣチップのそれぞれの保護膜を含む領域上に形成された配線パターンは、電源線とグランド線の２本のみであり、
前記複数のＩＣチップのそれぞれは、内部に形成された回路素子に電源供給を行うための電源パッドおよびグランドパッドを有しており、
前記複数のＩＣチップのそれぞれにおいて、前記電源パッドと電気的に接続される第１のバーンイン専用パッドおよび前記グランドパッドと電気的に接続される第２のバーンイン専用パッドが前記ウェハ基板上に形成され、前記保護膜に形成されたコンタクト穴により、前記電源線と前記第１のバーンイン専用パッドおよび前記グランド線と前記第２のバーンイン専用パッドが電気的に接続されており、
前記電源線は前記第１のバーンイン専用パッドを完全に覆う幅で形成され、前記グランド線は前記第２のバーンイン専用パッドを完全に覆う幅で形成されていることを特徴とするＩＣウェハ。
【請求項２】
前記電源線とグランド線は、前記ウェハ基板上の所定領域に形成された電源入力端子とグランド端子にそれぞれ接続されていることを特徴とする請求項１に記載のＩＣウェハ。
【請求項３】
前記複数のＩＣチップのそれぞれは、前記配線パターンからのバーンイン用の電圧を受けてバーンインを行うバーンイン回路を有し、このバーンイン回路は、リセット信号を出力するパワーオンリセット回路を備え、前記リセット信号の出力後に前記バーンインを開始することを特徴とする請求項１又は２に記載のＩＣウェハ。
【請求項４】
前記バーンイン回路は、前記バーンイン用の電圧の供給とは別に前記電源線から前記保護膜に形成されたコンタクト穴を介し入力された信号と、前記パワーオンリセット回路からの前記リセット信号の出力後の信号とのアンド論理をとるアンドゲートを有し、このアンドゲートから出力される信号により前記バーンインを開始することを特徴とする請求項３に記載のＩＣウェハ。
【請求項５】
内部に形成された回路素子に電源供給を行うための電源パッドおよびグランドパッドを有するＩＣチップがウェハ基板に複数形成され、それぞれのＩＣチップにおいて、前記電源パッドと電気的に接続される第１のバーンイン専用パッドおよび前記グランドパッドと電気的に接続される第２のバーンイン専用パッドが前記ウェハ基板上に形成されたＩＣウェハを用意する工程と、
前記複数のＩＣチップの表面に保護膜を形成する工程と、
前記複数のＩＣチップのそれぞれの保護膜を含む領域上に、前記複数のＩＣチップのそれぞれにバーンイン用の電圧を同時に印加するための配線パターンを形成する工程と、
前記配線パターンに電圧を印加して前記複数のＩＣチップのバーンインを同時に行う工程とを有し、
前記配線パターンを形成する工程は、前記複数のＩＣチップのそれぞれの保護膜を含む領域上に形成する配線パターンとして、電源線とグランド線の２本のみを形成する工程であり、
前記配線パターンを形成する工程は、前記複数のＩＣチップのそれぞれにおいて、前記電源線と前記第１のバーンイン専用パッドおよび前記グランド線と前記第２のバーンイン専用パッドが電気的に接続されるようにするためのコンタクト穴を前記保護膜に形成する工程を含み、前記電源線を前記第１のバーンイン専用パッドを完全に覆う幅で形成し、前記グランド線を前記第２のバーンイン専用パッドを完全に覆う幅で形成することを特徴とするＩＣウェハのバーンイン方法。
【請求項６】
前記バーンインを行った後、前記配線パターンを除去する工程を有することを特徴とする請求項５に記載のＩＣウェハのバーンイン方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ウェハー状態でバーンインするためのＩＣウェハおよびそれを用いたバーンイン方法に関する。
【０００２】
【従来の技術】
従来、ＩＣチップに対するバーンイン（ウェハ状態のＩＣチップに対して温度と電圧によるストレスを意図的に与えて初期故障を除くようにすること）のスクリーニング試験は、同一ウエハ上に形成された多数のＩＣチップ毎にプローブピンを立てて電力を供給して試験をする方法、あるいは各ＩＣチップ毎にスクライビングを施した後にパッケージングを施して、その後にリードピンから電力を供給してスクリーニング試験をする方法がとられている。
【０００３】
しかしながら、このようにＩＣチップ毎に行う方法は、手数が複雑であり、しかも試験工数を多く取る。
これに対し、ウェハー状態の複数のＩＣチップに同時にバーンインするようにしたものが、特開平６ー６９２９８号公報等に記載されている。このものにおいては、各ＩＣチップに電源線、接地線等の配線を行い、全ＩＣチップに並列に電源を供給して、同時にバーンインするようにしたものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、そのように全ＩＣチップに並列に電源を供給する場合、配線抵抗が高いかまたは個々のＩＣチップの消費電流が多いと、場合によってはＩＣウェハのコネクタとの接触部分から見て１番近いＩＣチップと１番遠いＩＣチップで数ボルトの電圧降下が発生し、全ＩＣチップに同一条件でバーンインを行うことができなくなるという問題がある。
【０００５】
例えば、１番近いＩＣチップと１番遠いＩＣチップ間に配線の抵抗およびそれに流れる電流から２〜３Ｖの電圧降下が生じたとすると、その配線には他に十数チップから数十チップが接続されるため、その電圧降下はかなり大きくなり、遠い部分のＩＣチップに対してはバーンインができなくなる。
本発明は上記問題に鑑みてなされたもので、ＩＣチップ全体に対して十分な電源供給を行い、複数のＩＣチップの同時バーンインを確実に行えるようにすることを目的とする。
【０００６】
【課題を解決するための手段】
本発明は上記目的を達成するため、請求項１に記載の発明においては、ウェハ基板（１０）に形成された複数のＩＣチップ（４）と、前記複数のＩＣチップ（４）の表面に形成された保護膜（１２）と、前記複数のＩＣチップ（４）のそれぞれの保護膜（１２）を含む領域上に形成され、前記複数のＩＣチップ（４）のそれぞれにバーンイン用の電圧を同時に印加するための配線パターン（２ａ、３ａ）とを備え、前記複数のＩＣチップ（４）のそれぞれの保護膜を含む領域上に形成された配線パターン（２ａ、３ａ）は、電源線（２ａ）とグランド線（３ａ）の２本のみであり、前記複数のＩＣチップ（４）のそれぞれは、内部に形成された回路素子に電源供給を行うための電源パッド（５）およびグランドパッド（５ａ）を有しており、前記複数のＩＣチップ（４）のそれぞれにおいて、前記電源パッド（５）と電気的に接続される第１のバーンイン専用パッド（６）および前記グランドパッド（５ａ）と電気的に接続される第２のバーンイン専用パッド（６ａ）が前記ウェハ基板（１０）上に形成され、前記保護膜（１２）に形成されたコンタクト穴（９）により、前記電源線（２ａ）と前記第１のバーンイン専用パッド（６）および前記グランド線（３ａ）と前記第２のバーンイン専用パッド（６ａ）が電気的に接続されており、前記電源線（２ａ）は前記第１のバーンイン専用パッド（６）を完全に覆う幅で形成され、前記グランド線（３ａ）は前記第２のバーンイン専用パッド（６ａ）を完全に覆う幅で形成されていることを特徴としている。
【０００７】
請求項２に記載の発明では、請求項１に記載の発明において、前記電源線（２ａ）とグランド線（３ａ）は、前記ウェハ基板（１０）上の所定領域に形成された電源入力端子（２）とグランド端子（３）にそれぞれが接続されていることを特徴としている。
【０００８】
請求項３に記載の発明では、請求項１又は２に記載の発明において、前記複数のＩＣチップ（４）のそれぞれは、前記配線パターン（２ａ、３ａ）からのバーンイン用の電圧を受けてバーンインを行うバーンイン回路（２００）を有し、このバーンイン回路（２００）は、リセット信号を出力するパワーオンリセット回路（２３）を備え、前記リセット信号の出力後に前記バーンインを開始することを特徴としている。
請求項４に記載の発明では、請求項３に記載の発明において、前記バーンイン回路（２００）は、前記バーンイン用の電圧の供給とは別に前記電源線（２ａ）から前記保護膜（１２）に形成されたコンタクト穴を介し入力された信号と、前記パワーオンリセット回路（２３）からの前記リセット信号の出力後の信号とのアンド論理をとるアンドゲート（２４）を有し、このアンドゲート（２４）から出力される信号により前記バーンインを開始することを特徴とする。
【０００９】
請求項５に記載の発明においては、内部に形成された回路素子に電源供給を行うための電源パッド（５）およびグランドパッド（５ａ）を有するＩＣチップ（４）がウェハ基板（１０）に複数形成され、それぞれのＩＣチップ（４）において、前記電源パッド（５）と電気的に接続される第１のバーンイン専用パッド（６）および前記グランドパッド（５ａ）と電気的に接続される第２のバーンイン専用パッド（６ａ）が前記ウェハ基板（１０）上に形成されたＩＣウェハ（１）を用意する工程と、前記複数のＩＣチップ（４）の表面に保護膜（１２）を形成する工程と、前記複数のＩＣチップ（４）のそれぞれの保護膜（１２）を含む領域上に、前記複数のＩＣチップ（４）のそれぞれにバーンイン用の電圧を同時に印加するための配線パターン（２ａ、３ａ）を形成する工程と、前記配線パターン（２ａ、３ａ）に電圧を印加して前記複数のＩＣチップ（４）のバーンインを同時に行う工程とを有し、前記配線パターン（２ａ、３ａ）を形成する工程は、前記複数のＩＣチップ（４）のそれぞれの保護膜（１２）を含む領域上に形成する配線パターン（２ａ、３ａ）として、電源線（３ａ）とグランド線（３ａ）の２本のみを形成する工程であり、前記配線パターン（２ａ、３ａ）を形成する工程は、前記複数のＩＣチップ（４）のそれぞれにおいて、前記電源線（５）と前記第１のバーンイン専用パッド（６）および前記グランド線（５ａ）と前記第２のバーンイン専用パッド（６ａ）が電気的に接続されるようにするためのコンタクト穴（９）を前記保護膜（１２）に形成する工程を含み、前記電源線（５）を前記第１のバーンイン専用パッド（６）を完全に覆う幅で形成し、前記グランド線（５ａ）を前記第２のバーンイン専用パッド（６ａ）を完全に覆う幅で形成することを特徴としている。
【００１１】
請求項６に記載の発明では、請求項５に記載の発明において、前記バーンインを行った後、前記配線パターン（２ａ、３ａ）を除去する工程を有することを特徴としている。
なお、上記各手段のカッコ内の符号は、後述する実施例記載の具体的手段との
対応関係を示すものである。
【００１２】
【発明の作用効果】
請求項１乃至４に記載の発明においては、表面に保護膜が形成された複数のＩＣチップのそれぞれの保護膜を含む領域上に、複数のＩＣチップのそれぞれにバーンイン用の電圧を同時に印加するための配線パターンが形成されている。また、複数のＩＣチップのそれぞれの保護膜を含む領域上に形成された配線パターンを、電源線とグランド線の２本のみとしている。従って、複数のＩＣチップの表面に形成される保護膜の領域を利用しバーンイン用の配線パターンとして電源線とグランド線の２本のみを形成しているから、太い配線パターンを形成でき、電源配線の抵抗を極めて低く設定できる。その結果、１番近いＩＣチップと１番遠いＩＣチップ間の電圧降下を低く抑えることができ、複数のＩＣチップ全体に対して十分な電源供給を行い、それらの同時バーンインを確実に行うことができる。
【００１３】
また、請求項５、６に記載の発明においては、上記したようなＩＣウェハを用いてバーンインを行うことができる。
【００１４】
【実施例】
以下、本発明を図に示す実施例について説明する。
図１はバーンイン専用加工を施したＩＣウェハをパターン面から見た図、図２は図１中のＡ部の拡大図である。
ＩＣウェハ１には、同一の半導体基板（ウェハ基板）上にＩＣ素子が形成された多数のＩＣチップ４が形成されており、このＩＣウェハ１上に電力入力端子を構成する電源パッド２およびグランド端子を構成するグランドパッド３が形成されている。各ＩＣチップ４上には、電源パッド２、グランドパッド３と接続される電源線２ａ、グランド線３ａが形成されている。これらの電源パッド２、グランドパッド３、電源線２ａ、グランド線３ａはＡｌパターンとして形成されている。
【００１５】
図３は図２中のＢ部の拡大図、図４は図３のＣ−Ｃ’部の断面図である。
ウェハ基板１０にはＭＯＳトランジスタ等の回路素子が形成されており、この回路素子はＩＣチップ用電源パッド５からＡｌ配線８を介して電源供給を受けるように構成されている。また、ウェハ基板１０上には、バーンイン専用パッド６およびヒューズ７が形成されており、バーンイン専用パッド６はＩＣチップ用電源パッド５とヒューズ７を介して電気的に接続されている。
【００１６】
また、それらの上には、第１の保護膜としての窒化膜１１、第２の保護膜としてのポリイミド膜（以下、ＰＩＱという）１２が形成されている。
ＰＩＱ１２にはバーンイン用のコンタクト穴９が形成されており、このコンタクト穴９のバーンイン専用パッド６上に電源線２ａが形成されている。この電源線２ａ、およびバーンイン専用パッド６のうちのＰＩＱ１２にて覆われていない部分は、バーンイン後エッチング除去される。この後、ＩＣチップ用電源パッド５上のＰＩＱ１２にコンタクト穴が形成され、これにＩＣチップ４の通常動作用の電極が形成される。
【００１７】
なお、図３、図４はＩＣチップ４の電源側を示すものであるが、グランド側においても同様の構成であり、この場合にはバーンイン専用パッド上にグランド線３ａが形成されている。
上記構成によれば、同一の半導体基板上に形成された多数のＩＣチップ４に、少なくとも並列に電力を供給する電源線２ａおよびグランド線３ａの配線パターンがＩＣウェハ４の保護膜上に形成されている。従って、チップサイズのほぼ２分の１の幅といった太い配線パターンを形成でき、また膜厚もＩＣウェハの配線パターンの膜厚に制限されず自由に設定できるため、電源配線の抵抗を極めて低く設定できる。このため、１番近いＩＣチップと１番遠いＩＣチップ間の電圧降下を低く抑えることができ、複数のＩＣチップ全体に対して十分な電源供給を行い、それらの同時バーンインを確実に行うことができる。
【００１８】
上記のＩＣウェハ１を用いてバーンインを行う場合には、図５に示す装置により行う。
この図５において、上記バーンイン専用加工を施したＩＣウエハ１は、ハウジング１３に複数枚セッティングされる。ハウジング１３の各ＩＣウェハ収納部分の上下には、電源コネクタ１７とグランドコネクタ１８が設けられており、ハウジング１３にＩＣウェハ１がセッティングされることにより、各ＩＣウェハ１上の電源パッド２、グランドパッド３が、電源コネクタ１７とグランドコネクタ１８と接触するように構成されている。
【００１９】
従って、給電装置１４からの電源が、電源配線１５、グランド配線１６、ハウジング１３の電源コネクタ１７、グランドコネクタ１８を介し、複数枚のＩＣウェハに同時に供給され、バーンインが行われる。
また、それぞれのＩＣチップ４内には、図６に示すように、ＭＯＳトランジスタ等の回路素子１００とともに、バーンインを行うためのバーンイン専用回路２００が形成されている。このバーンイン専用回路２００は、ＩＣチップ４上に形成された電源線２ａ、グランド線３ａにより、それぞれのバーンイン専用パッド６、６ａを介して電源供給を受けて作動状態になり、バーンインを行うものである。また、回路素子１００へは、バーンイン専用パッド６、ヒューズ７、ＩＣチップ用電源パッド５を介して電源供給される。なお、回路素子１００のグランド側は、ＩＣチップ用グランドパッド５ａ、バーンイン専用パッド６ａを介し、グランド線３ａと接続されている。
【００２０】
従って、このバーンイン専用回路２００には、バーンイン時には電源線２ａ、グランド線３ａよりバーンイン専用パッド６、６ａを介して電源供給を受け、また通常の作動時には、ＩＣチップ用電源パッド５、ＩＣチップ用グランドパッド５ａから電源供給を受けるようになっている。
また、バーンイン専用回路２００には、ＩＣチップ４の所定の箇所に設けられたコンタクトホールを介しバーンイン専用パッド６ｂが形成されており、電源線２ａよりバーンイン専用パッド６ｂを介して電気的に接続されている。この電気接続は、後述するようにバーンイン後に電源線２ａがエッチング除去されるため、その時点でオープン状態となる。
【００２１】
このバーンイン専用回路２００の具体的な構成を図７に示す。
バーンイン専用回路２００は、発振回路２０、分周回路２１、プログラマブルロジックアレイ回路（ＰＬＡ）２２等から構成されている。バーンイン時に、電源線２ａ、グランド線３ａより電源供給を受けると、このバーンイン専用回路２００が動作を開始し、パワーオンリセット回路（ＰＯＲ）２３からリセット信号（一定時間ローレベルの信号）が出力される。このリセット信号出力後のハイレベル信号および電源線２ａからバーンイン専用パッド６ｂを介した信号のアンド論理により、ＡＮＤゲート２４よりハイレベル信号が出力され、発振回路２０が発振作動する。
【００２２】
この発振回路２０からの発振出力を分周回路２１にて分周し、この分周出力がＰＬＡ２２に入力される。ＰＬＡ２２は、分周回路２１からの分周出力によりクロック信号（ＣＬＫ）とテスト信号（ＴＥＳＴ）を、トライステートバッファ（バーンイン時にはＡＮＤゲート２４からのハイレベル信号により信号通過状態となっている）２５を介し出力する。
【００２３】
これらの信号はＩＣチップ４内の各素子に至る信号線（図に示す保護回路３０ａ、３０ｂとＮＯＴゲート３０ｃ、３０ｄのそれぞれの間）より信号入力される。ＩＣチップ４内の各素子は、テスト信号を受けてテストモードに入り、クロック信号を受けてテスト動作を行う。この種のテスト動作については従来周知のことであるので、その説明を省略する。なお、テストのための信号としては、上記に加えて他のテスト用信号を用いるようにしてもよい。
【００２４】
また、バーンイン終了後は、後述するように電源線２ａが除去されるため、バーンイン専用パッド６ｂを介した電気接続がなくなる。従って、通常のＩＣチップ４の動作時に電源供給されても、ＡＮＤゲート２４の出力がローレベルになるため、発振回路２０は発振動作を行わない。また、またトライステートバッファ２５はハイインピーダンス状態になるため、通常動作時にはバーンイン専用回路２００はＩＣチップ４内の回路素子１００と分離される。
【００２５】
次に、バーンインを行う手順について説明する。図８にその手順を示す。
まず、ウェハ基板１０に素子を形成し、ＩＣチップ用電源パッド５、バーンイン専用パッド６、ヒューズ７および第１の窒化膜１１等を形成した状態のＩＣウェハ１を用意する。そして、このＩＣウェハ１に対してウェハ検査を行う。このウェハ検査は、通常行われるものであり、この検査にて不良チップとされたものについては、ヒューズ７をレーザカッター、レーザートリミング等で切断しておく。従って、このウェハ検査にて良品とされたチップに対してのみバーインが行われることになる。なお、保護膜が１層のみのＩＣチップの場合には、保護膜なしの状態にて上記ウェハ検査が行われる。
【００２６】
次に、第２の保護膜としてのＰＩＱ１２を形成し、バーンイン専用パッド６に対するコンタクト９の孔開けを行う。この孔開けは、マスキング、露光、エッチングの工程により行う。そして、Ａｌを全面に蒸着し、マスキング、露光、エッチングの工程を行い、電源パッド２、グランドパッド３、電源線２ａ、グランド線３ａのＡｌ配線パターンを形成する。
【００２７】
この状態のＩＣウェハを図５に示すハウジング１３にセッティングして上述したバーンインを行う。すなわち、ハウジング１３にＩＣウェハ１をセッティングすることにより、給電装置１４から、電源配線１５、グランド配線１６、電源コネクタ１７、グランドコネクタ１８を介し、各ＩＣウェハに電源供給される。この状態で恒温槽（１２０°Ｃ〜１５０°Ｃ）にハウジング１３を入れバーンインを行う。また、このバーンインにおいて、各ＩＣチップ４に印加する電圧は、５Ｖ作動のＩＣチップに対し、例えば６〜９Ｖの電圧である。
【００２８】
このバーンインにおいて、消費電流が多い不良チップが含まれているとその不良チップに電流が集中し、過大電流によってその不良チップのヒューズ７が溶断される。
バーンイン終了後に、上記Ａｌのパターンである電源パッド２、グランドパッド３、電源線２ａ、グランド線３ａをエッチングで除去する。その際バーンイン専用パッド６、６ａ、６ｂはＡｌにて形成されているため、ＰＩＱ１２にて覆われていない部分も同時に除去される。
【００２９】
次に、ＩＣチップ用電源パッド５、５ａに対するコンタクト穴を開け、このコンタクト穴からテスタ検査を行い不良チップを選別する。不良チップに対してはインキング等を行い除去する。その後、ダイシングを施し、良品チップのみを組み付ける。
なお、バーンイン専用パッド６、６ａは、ＩＣチップ用電源パッド５、グランドパッド５ａのそれぞれに対して設けられている。これは、バーンイン専用パッド６、６ａを設けずにＩＣチップ用電源パッド５、グランドパッド５ａに対して孔開けを行い配線パターン２ａ、３ａを形成すると、バーンイン後にエッチング等で配線パターン２ａ、３ａを除去する際に、一緒にＩＣチップ用電源パッド５、グランドパッド５ａが除去されてしまい、製品へのボンディングが不可になるのを防ぐためである。従って、配線パターン２ａ、３ａのみを選択的に除去できる場合には、バーンイン専用パッド６、６ａを設ける必要はない。
【００３０】
また、電源パッド２、グランドパッド３、電源線２ａ、グランド線３ａのＡｌ配線パターンおよびバーンイン専用パッド６、６ａ、６ｂは、製品としてじゃまにならなければエッチング除去せずにそのまま残しておいてもよい。但し、バーンイン後に、バーンイン専用回路２００の動作を行わせないようにするため、電源線２ａからバーンイン専用パッド６ａに至る線については除去もしくは切断しておく必要がある。
【００３１】
また、配線パターン２ａ、３ａの形成は、金属導体の蒸着、マスキング、露光、エッチングの各工程を順次行うホトエッチングが用いられる。しかし、該方法に限らず陽極酸化法、リフトオフ法、プラズマエッチング法等を用いて形成するようにしてもよい。また、金属導体としてはＡｌ−Ｓｉ、Ａｕその他ＩＣチップを作成する場合の配線パターンと同一材料を用いるとができる。さらに、配線パターン材料として金属箔パターンを貼り付けて形成する方法や、導電性ペーストで形成する方法も使用しうる。この場合は、配線パターンの除去を有機溶剤等で除去できるため、マスキング、露光、エッチングの各工程は必要なくなる。
【図面の簡単な説明】
【図１】本発明の実施例を示す、バーンイン専用加工を施したＩＣウェハをパターン面から見た図である。
【図２】図１中のＡ部の拡大図である。
【図３】図２中のＢ部の拡大図である。
【図４】図３のＣ−Ｃ’断面図である。
【図５】バーンインを行う装置の構成図である。
【図６】ＩＣチップ内の電気的な構成を示す構成図である。
【図７】バーンイン専用回路の具体的構成を示す回路図である。
【図８】バーンインを行う手順を示す工程図である。
【符号の説明】
１  ＩＣウェハ
２  電源パッド
２ａ  電源線
３  グランドパッド
３ａ  グランド線
４  ＩＣチップ
５  ＩＣチップ用電源パッド
５ａ  グランド用パッド
６、６ａ、６ｂ  バーンイン専用パッド
７  ヒューズ
９  コンタクト穴
１０  ウェハ基板
１２  保護膜としてのポリイミド膜
１００  回路素子
２００  バーンイン専用回路
【図１】
0003674052.tif 000002
【図２】
0003674052.tif 000003
【図３】
0003674052.tif 000004
【図４】
0003674052.tif 000005
【図５】
0003674052.tif 000006
【図６】
0003674052.tif 000007
【図７】
0003674052.tif 000008
【図８】
0003674052.tif 000009