(57)【特許請求の範囲】
【請求項１】
複数の投光素子を有し前記投光素子が順次駆動するスキャン動作を行う複数の投光部と、前記各投光部に対向するように設けられ、複数の受光素子を有し前記受光素子が順次駆動するスキャン動作を行う複数の受光部とを備え、前記各投光部は同時にスキャン動作を行い、前記各受光部の受光素子は対向する投光部と同一タイミングでスキャン動作を行い、前記受光素子から出力される出力信号に基づいて当該投光部と受光部との間を通過する物体を検出する通過物体の検出装置において、
前記各投光部および各受光部が交互に直線的に配列された状態で第１および第２のユニットが構成され、
前記第１および第２のユニットは、対向して配置され、
前記各投光部においては投光素子が順次駆動するスキャン動作を同時に行うと共に前記各受光部においては対向する投光部と同一タイミングで受光素子が順次駆動するスキャン動作を同時に行うことにより複数の光軸を同時に形成することを特徴とする通過物体の検出装置。
【請求項２】
複数の投光素子を有し同期信号が同期信号線を通して入力された状態でクロック信号がクロック信号線を通して入力されることに応じて前記同期信号を順にシフトすることにより前記投光素子の投光タイミングを順にシフトする複数の投光部と、前記各投光部に対向するように設けられ、複数の受光素子を有し同期信号が同期信号線を通して入力された状態でクロック信号がクロック信号線を通して入力されることに応じて前記同期信号を順にシフトすることにより前記受光素子の受光タイミングを順にシフトする複数の受光部とを備え、前記受光素子の出力信号が出力信号線を通して出力されることに基づいて当該投光部と受光部との間を通過する物体を検出する通過物体の検出装置において、
前記各投光部および各受光部が交互に直線的に配列された状態もしくは当該各投光部が直線的に配列された状態で第１のユニットが構成され、
前記各投光部および各受光部が交互に直線的に配列された状態もしくは当該各受光部が直線的に配列された状態で第２のユニットが構成され、
前記第１および第２のユニットは、対向して配置され、
前記各投光部は、入力した同期信号を最終の投光素子の投光タイミングで隣接する投光部もしくは受光部に出力し、
前記各受光部は、入力した同期信号を最終の受光素子の受光タイミングで隣接する投光部もしくは受光部に出力することを特徴とする通過物体の検出装置。
【請求項３】
前記各投光部は、同一順位の投光素子の投光タイミングが異なるように同期信号の入力タイミングが設定され、
前記各受光部は、同一順位の受光素子の受光タイミングが対向する投光素子の投光タイミングと等しくなるように同期信号の入力タイミングが設定されていると共に、各受光素子の出力信号が１本の前記出力信号線から時分割で出力されるように構成されていることを特徴とする請求項２記載の通過物体の検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の投光素子および受光素子を対向して配置し、それらの間を通過する物体を検出する通過物体の検出装置に関する。
【０００２】
【発明が解決しようとする課題】
従来より、複数の投光素子および受光素子を対向して配置し、例えばゴルフボールのように比較的高速で移動する物体の通過の有無ならびに通過位置を検出する通過物体の検出装置の一例として、図１４に示すような構成のものが供されている。図１４において、投光器１および受光器２には、それぞれ複数の投光素子１ａ〜１ｎおよび受光素子２ａ〜２ｎが対向して一列に配列されており、コントロールボックス３内のＣＰＵ３ａのCLK 端子およびSYNC端子からそれぞれクロック信号および同期信号が与えられるようになっている。
【０００３】
投光器１には上記投光素子１ａ〜１ｎと、それら投光素子１ａ〜１ｎを駆動させる駆動回路（図示せず）と、それら駆動回路に駆動信号を与えるシフトレジスタ（図示せず）とが備えられている。また、受光器２には上記受光素子２ａ〜２ｎと、それら受光素子２ａ〜２ｎに対応する受光回路（図示せず）と、それら受光回路に駆動信号を与えるシフトレジスタ（図示せず）とが備えられている。
【０００４】
そして、受光器２内の各受光回路の出力は、受光器２内でパラレル−シリアル変換され、１本の出力信号線でＣＰＵ３ａのIN端子に与えられるようになっている。
【０００５】
上記構成において、投光器１および受光器２に、それぞれクロック信号および同期信号が与えられると、投光器１においては、シフトレジスタが駆動して駆動回路が順次駆動し、各投光素子１ａ〜１ｎが順次点灯するようになる。受光器２においては、シフトレジスタが駆動して受光回路が順次駆動し、各受光素子２ａ〜２ｎが順次受光するようになる。これにより、各投光素子１ａ〜１ｎおよび受光素子２ａ〜２ｎによって光軸が順次形成されるようになる。
【０００６】
ところで、各投光素子１ａ〜１ｎから投じられる光は、広がりを持っているので、図１５に示すように、例えば投光素子１ａから投じられた光は、投光素子１ａに対向する受光素子２ａだけでなく、該受光素子２ａに隣接する受光素子２ｂにも受けられるようになる。
【０００７】
したがって、１チャンネル目の投光素子１ａおよび受光素子２ａを駆動し、次いで２チャンネル目の投光素子１ｂおよび受光素子２ｂを駆動したときに、２チャンネル目の投光素子１ｂと受光素子２ｂとの間を例えばゴルフボールなどの物体４が通過して遮光状態となっても、受光波形は、図１６に示すように、１チャンネル目の受光によるリンギング波形の影響を受けてしまう。
【０００８】
すなわち、２チャンネル目の受光素子２ｂの受光波形が、入光している状態に略等しくなってしまい、そのために、誤動作する虞がある。尚、図１６においては、（ａ）は投光素子１ａの投光パルス、（ｂ）は投光素子１ｂの投光パルス、（ｃ）は受光波形を示している。
【０００９】
そこで、上述したようなリンギング波形による誤動作をなくすために、図１７に示すように、例えば１チャンネル目の投光素子１ａおよび受光素子２ａを所定時間Ｔ1 で駆動したのち、所定時間Ｔ2 を待機状態とし、次の２チャンネル目の投光素子１ｂおよび受光素子２ｂを所定時間Ｔ1 で駆動させることが考えられている。尚、図１７においても、（ａ）は投光素子１ａの投光パルス、（ｂ）は投光素子１ｂの投光パルス、（ｃ）は受光波形を示している。
【００１０】
ところで、このものにおいては、全体の光軸数をｎとしたとき、全体の光軸を順次形成するのに要する時間、すなわち、１回の走査時間Ｔは、
Ｔ＝ｎ×（Ｔ1 ＋Ｔ2 ）
となる。ところが、検出エリアが大きくなると、光軸数ｎも増えることから、１回の走査時間Ｔが長くなり、応答速度を速くすることができないという不具合がある。
【００１１】
この場合、投光素子１ａ〜１ｎおよび受光素子２ａ〜２ｎを駆動させる所定時間Ｔ1 を短くすれば、１回の走査時間Ｔを短くすることができるが、所定時間Ｔ1 を短くすることは、投光素子１ａ〜１ｎの点灯周波数を大きくすることであり、一般に、投光素子１ａ〜１ｎの点灯周波数には限界値（最小応答時間）があることから、所定時間Ｔ1 を短くすることにも限界がある。
【００１２】
また、受光素子２ａ〜２ｎにも受光可能な周波数に限界があり、すなわち、所定値以上の高周波数で点灯する光を受けることは不可能である。このような事情から、所定時間Ｔ1 を短くすることには限界があり、結局は、１回の走査時間Ｔが長くなるという不具合があった。
【００１３】
これに対して、特公平８−１４２号公報においては、図１８に示すように、投光器５および受光器６を、それぞれ複数の投光部および受光部に分割し、各投光部および受光部に対してクロック信号および同期信号が与えられるように構成したものが示されている。尚、特公平８−１４２号公報では、投光器５および受光器６をそれぞれ投光部および受光部として６分割しているが、図１８にはそのうちの３個の投光部７〜９、受光部１０〜１２を示している。
【００１４】
このものにおいては、コントロールボックス１３内のＣＰＵ１３ａから各投光部７〜９および受光部１０〜１２に対してクロック信号および同期信号が与えられると、投光器５においては、各投光部７〜９のそれぞれの投光素子７ａ〜９ａが同時に点灯し、受光器６においては、各受光部１０〜１２のそれぞれの受光素子１０ａ〜１２ａが同時に受光し、複数本の光軸が同時に形成されるようになる。すなわち、各投光部７〜９および受光部１０〜１２において、同時に走査が行われるようになり、これによって、投光器５および受光器６としての１回の走査時間Ｔの短縮を図り、応答速度の向上を図っている。
【００１５】
しかしながら、上記したものでは、各投光素子７ａ〜９ａおよび受光素子１０ａ〜１２ａが同時に駆動することから、同時に駆動する投光素子間の間隔が小さいと、例えば投光素子７ａから投じられた光と、投光素子８ａから投じられた光とが相互干渉し、検出精度が低下してしまう虞がある。
【００１６】
この相互干渉の影響を抑えるには、同時に駆動する投光素子間の間隔を大きくすれば良いが、単純に投光素子間の間隔を大きくするだけでは、光軸間の間隔も大きくなるので、検出精度が低下することになる。すなわち、一定レベルの検出精度を保ちながら、投光素子間の間隔を大きくするためには、１投光部および１受光部あたりの光軸数を増やさなければならず（特公平８−１４２号公報では１投光部および１受光部あたり３２本の光軸を形成している）、そうすると、結局は、１回の走査時間Ｔが長くなり、応答速度を速くすることができないという不具合があった。
【００１７】
本発明は、上記事情に鑑みてなされたものであり、その目的は、１回の走査時間の短縮化を図り得て、応答速度を速くすることができ、また、それによって、光軸数を増やせ得て、検出エリアを大きくすることができる通過物体の検出装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の通過物体の検出装置は、
複数の投光素子を有し前記投光素子が順次駆動するスキャン動作を行う複数の投光部と、前記各投光部に対向するように設けられ、複数の受光素子を有し前記受光素子が順次駆動するスキャン動作を行う複数の受光部とを備え、前記各投光部は同時にスキャン動作を行い、前記各受光部の受光素子は対向する投光部と同一タイミングでスキャン動作を行い、前記受光素子から出力される出力信号に基づいて当該投光部と受光部との間を通過する物体を検出するものを対象とし、
前記各投光部および各受光部が交互に直線的に配列された状態で第１および第２のユニットが構成され、
前記第１および第２のユニットは、対向して配置され、
前記各投光部においては投光素子が順次駆動するスキャン動作を同時に行うと共に前記各受光部においては対向する投光部と同一タイミングで受光素子が順次駆動するスキャン動作を同時に行うことにより複数の光軸を同時に形成するところに特徴を有する。
【００１９】
上記構成の通過物体の検出装置によれば、各投光部においては、投光素子が順次駆動するスキャン動作が同時に行われ、各受光部においては、受光素子が順次駆動するスキャン動作が対向する投光部と同一タイミングで行われるようになる。これにより、複数の光軸が同時に形成されるようになり、受光素子から出力される出力信号に基づいて、投光部と受光部との間を通過する物体が検出されるようになる。
【００２０】
このとき、各投光部および各受光部が交互に直線的に配列された状態で第１および第２のユニットが構成され、それら第１および第２のユニットは、対向して配置されているので、各投光部から同時に投じられる光による相互干渉の影響を抑えることができ、すなわち、１投光部および１受光部あたりの光軸数を少なくしても、検出精度が低下することはない。
【００２１】
したがって、１投光部および１受光部あたりの光軸数を少なくすることにより、１回の走査時間の短縮化を図り得て、応答速度を速くすることができ、また、それによって、光軸数を増やせ得て、検出エリアを大きくすることができる。
【００２２】
また、本発明の通過物体の検出装置は、
複数の投光素子を有し同期信号が同期信号線を通して入力された状態でクロック信号がクロック信号線を通して入力されることに応じて前記同期信号を順にシフトすることにより前記投光素子の投光タイミングを順にシフトする複数の投光部と、前記各投光部に対向するように設けられ、複数の受光素子を有し同期信号が同期信号線を通して入力された状態でクロック信号がクロック信号線を通して入力されることに応じて前記同期信号を順にシフトすることにより前記受光素子の受光タイミングを順にシフトする複数の受光部とを備え、前記受光素子の出力信号が出力信号線を通して出力されることに基づいて当該投光部と受光部との間を通過する物体を検出するものを対象とし、
前記各投光部および各受光部が交互に直線的に配列された状態もしくは当該各投光部が直線的に配列された状態で第１のユニットが構成され、
前記各投光部および各受光部が交互に直線的に配列された状態もしくは当該各受光部が直線的に配列された状態で第２のユニットが構成され、
前記第１および第２のユニットは、対向して配置され、
前記各投光部は、入力した同期信号を最終の投光素子の投光タイミングで隣接する投光部もしくは受光部に出力し、
前記各受光部は、入力した同期信号を最終の受光素子の受光タイミングで隣接する投光部もしくは受光部に出力するところに特徴を有しても良い。
【００２３】
上記構成の通過物体の検出装置によれば、各投光部においては、同期信号が入力された状態でクロック信号が入力されることに応じて、同期信号が順にシフトされ、投光素子の投光タイミングが順にシフトされる。各受光部においては、同期信号が入力された状態でクロック信号が入力されることに応じて、同期信号が順にシフトされ、受光素子の受光タイミングが順にシフトされる。そして、受光素子の出力信号が出力されることに基づいて、投光部と受光部との間を通過する物体が検出されるようになる。
【００２４】
このとき、各投光部および各受光部が交互に直線的に配列された状態もしくは各投光部が直線的に配列された状態で第１のユニットが構成され、各投光部および各受光部が交互に直線的に配列された状態もしくは各受光部が直線的に配列された状態で第２のユニットが構成され、第１および第２のユニットは、対向して配置されており、また、各投光部は、入力した同期信号を最終の投光素子の投光タイミングで隣接する投光部もしくは受光部に出力し、各受光部は、入力した同期信号を最終の受光素子の受光タイミングで隣接する投光部もしくは受光部に出力するようになっている。
【００２５】
したがって、１回の走査時間の短縮化を図り得て、応答速度を速くすることができ、また、それによって、光軸数を増やせ得て、検出エリアを大きくすることができると共に、同期信号線を、各投光部および各受光部に対してそれぞれ配線する必要がなくなり、同期信号線の配線を簡略化することができる。
【００２６】
さらに、上記構成の通過物体の検出装置を、
前記各投光部は、同一順位の投光素子の投光タイミングが異なるように同期信号の入力タイミングが設定され、
前記各受光部は、同一順位の受光素子の受光タイミングが対向する投光素子の投光タイミングと等しくなるように同期信号の入力タイミングが設定されていると共に、各受光素子の出力信号が１本の前記出力信号線から時分割で出力されるように構成されているようにしても良い。
【００２７】
上記構成の通過物体の検出装置によれば、各投光部においては、同一順位の投光素子の投光タイミングが異なるように同期信号の入力タイミングが設定され、各受光部においては、同一順位の受光素子の受光タイミングが対向する投光素子の投光タイミングと等しくなるように同期信号の入力タイミングが設定され、各受光素子の出力信号が１本の出力信号線から時分割で出力されるようになる。したがって、出力信号線を、各受光部からそれぞれ配線する必要がなくなり、出力信号線の配線を簡略化することができる。
【００２８】
【発明の実施の形態】
以下、本発明の第１実施例について、図１ないし図４を参照して説明する。◎まず、全体の電気的構成を示す図１において、第１のユニットとしてのユニット２１は、投光部２２、受光部２３、投光部２４および受光部２５が交互に直線的に配列されて構成されている。また、第２のユニットとしてのユニット２６は、受光部２７、投光部２８、受光部２９および投光部３０がそれぞれ上記投光部２２、受光部２３、投光部２４および受光部２５に対向するように交互に直線的に配列されて構成されている。
【００２９】
各投光部２２、２８、２４、３０には、それぞれ４個の投光素子２２ａ〜２２ｄ、２８ａ〜２８ｄ、２４ａ〜２４ｄ、３０ａ〜３０ｄが一列に配列されている。また、各受光部２７、２３、２９、２５には、それぞれ４個の受光素子２７ａ〜２７ｄ、２３ａ〜２３ｄ、２９ａ〜２９ｄ、２５ａ〜２５ｄがそれぞれ上記投光素子２２ａ〜２２ｄ、２８ａ〜２８ｄ、２４ａ〜２４ｄ、３０ａ〜３０ｄに対向するように一列に配列されている。
【００３０】
コントロールボックス３１内に設けられたＣＰＵ３１ａは、上記した各投光部２２、２８、２４、３０および各受光部２７、２３、２９、２５に、そのCLK 端子からクロック信号線３２を通してクロック信号を与え、SYNC端子から同期信号線３３を通して同期信号を与えるようになっている。また、各受光部２７、２３、２９、２５は、後述する検出信号（本発明でいう出力信号）を、それぞれ出力信号線３４ａ〜３４ｄを通してＣＰＵ３１ａのIN1 〜IN4 端子に与えるようになっている。
【００３１】
さて、上記各投光部２２、２８、２４、３０について、図２を参照して説明する。尚、各投光部２２、２８、２４、３０は、同じ構成であることから、そのうちの投光部２２を代表して説明する。投光部２２は、８個のラッチ回路３５ａ〜３５ｈからなるシフトレジスタ３５と、上記した投光素子２２ａ〜２２ｄと、それら投光素子２２ａ〜２２ｄを駆動させるため駆動回路３６ａ〜３６ｄとを備えて構成されている。
【００３２】
シフトレジスタ３５の各ラッチ回路３５ａ〜３５ｈには、それぞれクロック信号が与えられると共に、所定のタイミングで順次同期信号が与えられるようになっている。すなわち、同期信号が与えられた状態でクロック信号が与えられたときには、同期信号が順次シフトし、偶数段目のラッチ回路から同期信号がそれぞれ駆動回路３６ａ〜３６ｄに順次出力されるようになっている。駆動回路３６ａ〜３６ｄは、それぞれ同期信号が与えられると、投光素子２２ａ〜２２ｄを駆動させ、これにより、投光素子２２ａ〜２２ｄから光が投じられるようになっている。
【００３３】
次いで、上記各受光部２７、２３、２９、２５について、図３を参照して説明する。尚、各受光部２７、２３、２９、２５は、同じ構成であることから、そのうちの受光部２７を代表して説明する。受光部２７は、８個のラッチ回路３７ａ〜３７ｈからなるシフトレジスタ３７と、上記した受光素子２７ａ〜２７ｄと、それら受光素子２７ａ〜２７ｄに対応した受光回路３８ａ〜３８ｄと、各受光回路３８ａ〜３８ｄに対応して接続されているアナログスイッチ３９ａ〜３９ｄと、受光回路３８から出力される電気信号を入力する増幅回路４０と、増幅回路４０から出力される増幅された電気信号を入力する比較器４１とを備えて構成されている。
【００３４】
シフトレジスタ３７の各ラッチ回路３７ａ〜３７ｈには、それぞれクロック信号が与えられると共に、所定のタイミングで順次同期信号が与えられるようになっている。すなわち、同期信号が与えられた状態でクロック信号が与えられたときには、同期信号が順次シフトし、偶数段目のラッチ回路から同期信号がそれぞれアナログスイッチ３９ａ〜３９ｄに順次出力されるようになっている。アナログスイッチ３９ａ〜３９ｄは、それぞれ同期信号が与えれると、受光回路３８ａ〜３８ｄから出力される電気信号が増幅回路４０に与えられるように切換わるようになっている。
【００３５】
増幅回路４０は、各受光回路３８ａ〜３８ｄから電気信号が与えられると、与えられた電気信号を所定のレベルまで増幅したのちに比較器４１に出力する。比較器４１は、増幅された電気信号を所定のしきい値と比較し、その比較結果に基づいて上記した検出信号を出力信号線３４ａを通してＣＰＵ３１ａのIN1 端子に出力するようになっている。
【００３６】
以上の説明により、対向する投光部２２および受光部２７にクロック信号および同期信号が与えられると、投光部２２においては、シフトレジスタ３５から同期信号が順次出力されて、投光素子２２ａ〜２２ｄから順次光が投じられるようになる。また、これに対応して、受光部２７においては、シフトレジスタ３７から同期信号が順次出力されて、各受光素子２７ａ〜２７ｄの受光状態が良好なときに、検出信号が出力信号線３４ａを通してＣＰＵ３１ａのIN1 端子に順次与えられるようになる。
【００３７】
同様にして、それぞれ対向する投光部２８、２４、３０および受光部２３、２９、２５にクロック信号および同期信号が与えられると、投光部２８、２４、３０においては、投光素子２８ａ〜２８ｄ、２４ａ〜２４ｄ、３０ａ〜３０ｄから順次光が投じられるようになり、受光部２３、２９、２５においては、各受光素子２３ａ〜２３ｄ、２９ａ〜２９ｄ、２５ａ〜２５ｄの受光状態が良好なときに、検出信号が出力信号線３４ｂ、３４ｃ、３４ｄを通してＣＰＵ３１ａのIN2 、IN3 、IN4 端子に順次与えられるようになる。
【００３８】
次に、上記構成の作用について、図４も参照して説明する。
尚、図４において、（ａ）はクロック信号、（ｂ）は投光部２２および受光部２７に与えられる同期信号、（ｃ）〜（ｆ）はそれぞれ投光部２２の駆動回路３６ａ〜３６ｄならびに受光部２７のアナログスイッチ３９ａ〜３９ｄに与えられる同期信号の出力状態を示している。
【００３９】
同様にして、（ｇ）は投光部２８および受光部２３に与えられる同期信号、（ｈ）〜（ｋ）はそれぞれ投光部２８の駆動回路３６ａ〜３６ｄならびに受光部２３のアナログスイッチ３９ａ〜３９ｄに与えられる同期信号、（ｌ）は投光部２４および受光部２９に与えられる同期信号、（ｍ）〜（ｐ）はそれぞれ投光部２４の駆動回路３６ａ〜３６ｄならびに受光部２９のアナログスイッチ３９ａ〜３９ｄに与えられる同期信号、（ｑ）は投光部３０および受光部２５に与えられる同期信号、（ｒ）〜（ｕ）はそれぞれ投光部３０の駆動回路３６ａ〜３６ｄならびに受光部２５のアナログスイッチ３９ａ〜３９ｄに与えられる同期信号の出力状態を示している。また、（ｖ）〜（ｙ）はそれぞれＣＰＵ３１ａのIN1 〜IN4 端子に与えられる検出信号の出力状態を示している。
【００４０】
さて、いま、ユニット２１と２６との間に遮光物体が存在しない場合について説明する。
まず、ｔ＝1 にて、クロック信号に基づいて、ＣＰＵ３１ａから同期信号が各投光部２２、２８、２４、３０および各受光部２７、２３、２９、２５に与えられると（図４中、（ｂ）、（ｇ）、（ｌ）、（ｑ）参照）、ｔ＝3 にて、各投光部２２、２８、２４、３０においては、それぞれのシフトレジスタ３５の２段目のラッチ回路３５ｂから同期信号が駆動回路３６ａに与えられ、各受光部２７、２３、２９、２５においては、それぞれのシフトレジスタ３７の２段目のラッチ回路３７ｂから同期信号がアナログスイッチ３９ａに与えられる（同図中、（ｃ）、（ｈ）、（ｍ）、（ｒ）参照）。
【００４１】
このとき、各投光部２２、２８、２４、３０では、同期信号がそれぞれの駆動回路３６ａに与えられたことに応じて、各投光素子２２ａ、２８ａ、２４ａ、３０ａが同時に駆動されて、各投光素子２２ａ、２８ａ、２４ａ、３０ａから光が同時に投じられる。
【００４２】
また、このとき、各受光部２７、２３、２９、２５では、同期信号がアナログスイッチ３９ａに与えられたことに応じて、各受光素子２７ａ、２３ａ、２９ａ、２５ａが、それぞれ対向する各投光素子２２ａ、２８ａ、２４ａ、３０ａから投じられた光を受けたときに、各受光素子２７ａ、２３ａ、２９ａ、２５ａの受光回路３８ａから電気信号が増幅回路４０に与えられる。
【００４３】
そして、増幅回路４０に与えられた電気信号は、所定のレベルまで増幅されたのち比較器４１に与えられ、増幅されて比較器４１に与えられた電気信号は、所定のしきい値と比較される。そして、その比較結果が良好な場合、すなわち、受光状態が良好な場合に、それぞれの検出信号が出力信号線３４ａ〜３４ｄを通して、ＣＰＵ３１ａのIN1 〜IN4 端子に出力される（同図中、（ｖ）、（ｗ）、（ｘ）、（ｙ）参照）。
【００４４】
尚、この場合、各投光部２２、２８、２４、３０の各投光素子２２ａ、２８ａ、２４ａ、３０ａから投じられる光は、広がりをもっているが、各ユニット２１および２６においては、各投光部２２、２８、２４、３０と各受光部２７、２３、２９、２５とが交互に配列されているので、従来のような相互干渉が生じることがなく、検出精度が低下することはない。
【００４５】
次いで、ｔ＝5 にて、各投光部２２、２８、２４、３０においては、それぞれのシフトレジスタ３５の４段目のラッチ回路３５ｄから同期信号が駆動回路３６ｂに与えられ、各受光部２７、２３、２９、２５においては、それぞれのシフトレジスタ３７の４段目のラッチ回路３７ｄから同期信号がアナログスイッチ３９ｂに与えられる（同図中、（ｄ）、（ｉ）、（ｎ）、（ｓ）参照）。
【００４６】
このときも、上記と同様の動作にしたがって、各投光部２２、２８、２４、３０では、各投光素子２２ｂ、２８ｂ、２４ｂ、３０ｂから光が投じられ、各受光部２７、２３、２９、２５では、各受光素子２７ｂ、２３ｂ、２９ｂ、２５ｂが受光し、受光状態が良好な場合に、それぞれの検出信号が出力信号線３４ａ〜３４ｄを通して、ＣＰＵ３１ａのIN1 〜IN4 端子に出力される。
【００４７】
次いで、ｔ＝7 にて、各投光部２２、２８、２４、３０においては、それぞれのシフトレジスタ３５の６段目のラッチ回路３５ｆから同期信号が駆動回路３６ｃに与えられ、各受光部２７、２３、２９、２５においては、それぞれのシフトレジスタ３７の６段目のラッチ回路３７ｆから同期信号がアナログスイッチ３９ｃに与えられる（同図中、（ｅ）、（ｊ）、（ｏ）、（ｔ）参照）。
【００４８】
このときも、上記と同様の動作にしたがって、各投光部２２、２８、２４、３０では、各投光素子２２ｃ、２８ｃ、２４ｃ、３０ｃから光が投じられ、各受光部２７、２３、２９、２５では、各受光素子２７ｃ、２３ｃ、２９ｃ、２５ｃが受光し、受光状態が良好な場合に、それぞれの検出信号が出力信号線３４ａ〜３４ｄを通して、ＣＰＵ３１ａのIN1 〜IN4 端子に出力される。
【００４９】
次いで、ｔ＝9 にて、各投光部２２、２８、２４、３０においては、それぞれのシフトレジスタ３５の８（最終）段目のラッチ回路３５ｈから同期信号が駆動回路３６ｄに与えられ、各受光部２７、２３、２９、２５においては、それぞれのシフトレジスタ３７の８（最終）段目のラッチ回路３７ｈから同期信号がアナログスイッチ３９ｄに与えられる（同図中、（ｆ）、（ｋ）、（ｐ）、（ｕ）参照）。
【００５０】
このときも、上記と同様の動作にしたがって、各投光部２２、２８、２４、３０では、各投光素子２２ｄ、２８ｄ、２４ｄ、３０ｄから光が投じられ、各受光部２７、２３、２９、２５では、各受光素子２７ｄ、２３ｄ、２９ｄ、２５ｄが受光し、受光状態が良好な場合に、それぞれの検出信号が出力信号線３４ａ〜３４ｄを通して、ＣＰＵ３１ａのIN1 〜IN4 端子に出力される。
【００５１】
また、ｔ＝9 においては、ＣＰＵ３１ａから次（２番目）の同期信号が各投光部２２、２８、２４、３０および各受光部２７、２３、２９、２５に与えられており、このとき与えられた同期信号に基づいて、以降、ｔ＝11、13、15、17にて、上述と同様の動作が行われる。
【００５２】
さらに、ｔ＝17においては、ＣＰＵ３１ａから３番目の同期信号が各投光部２２、２８、２４、３０および各受光部２７、２３、２９、２５に与えられており、以降、このような動作が繰り返し行われる。
【００５３】
さて、ここで、ユニット２１と２６との間に遮光物体が存在する場合について説明する。具体的には、例えば投光部２４と受光部２９との間を物体が通過したと仮定して説明する。
【００５４】
物体が通過して遮光状態になると、例えばｔ＝21のタイミングで、投光部２４の投光素子２４ｂから投じられた光が受光部２９の受光素子２９ｂに受光されなかったり、あるいは、受光素子２９ｂが受光してもその受光レベルが低い場合には、受光部２９から検出信号が出力されなくなる（同図中、（ｘ）参照）。
【００５５】
この場合、ＣＰＵ３１ａにおいては、以下のようにして、物体が通過した通過位置の検出が行われる。すなわち、ＣＰＵ３１ａ内に、上記したシフトレジスタ３５および３７と同じシフトレジスタ（図示せず）を設け、このシフトレジスタに、該シフトレジスタ３５および３７に与えるタイミングと同じタイミングでクロック信号および同期信号を与えている。そして、該シフトレジスタ３５および３７から出力される同期信号と同じ出力タイミングで出力されるタイミング信号を得て、そのタイミング信号に基づいて、検出信号が入力されたか否かを判断し、物体の通過位置を確定している。
【００５６】
このように第１実施例によれば、各投光部２２、２８、２４、３０においては、各投光素子２２ａ〜２２ｄ、２８ａ〜２８ｄ、２４ａ〜２４ｄ、３０ａ〜３０ｄが順次駆動するスキャン動作が行われ、各受光部２７、２３、２９、２５においては、各受光素子２７ａ〜２７ｄ、２３ａ〜２３ｄ、２９ａ〜２９ｄ、２５ａ〜２５ｄが、各投光素子２２ａ〜２２ｄ、２８ａ〜２８ｄ、２４ａ〜２４ｄ、３０ａ〜３０ｄと同一タイミングで順次駆動するスキャン動作が行われるようにしたので、複数の光軸が同時に形成されるようになり、各受光部２７、２３、２９、２５から検出信号が出力信号線３４ａ〜３４ｄを通して出力されることに基づいて、ユニット２１および２６間を通過する物体が検出されるようになる。
【００５７】
このとき、投光部２２、受光部２３、投光部２４および受光部２５が直線的に配列されてユニット２１が構成され、受光部２７、投光部２８、受光部２９および投光部３０が直線的に配列されてユニット２６が構成され、それらユニット２１と２６とが対向して配置されているから、各投光部２２、２８、２４、３０から同時に投じられる光による相互干渉の影響を抑えることができ、検出精度が低下することはない。
【００５８】
したがって、１投光部および１受光部あたりの光軸数を少なくすることにより、１回の走査時間の短縮化を図り得て、応答速度を速くすることができ、また、それによって、光軸数を増やせ得て、検出エリアを大きくすることができる。
【００５９】
次に、本発明の第２実施例について、図５ないし図８を参照して説明する。尚、第１実施例と同一部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。
この第２実施例では、ＣＰＵ３１ａからは投光部２２および受光部２７にのみ同期信号線５１ａが直接接続されている。また、ユニット２１においては、投光部２２と受光部２３との間に同期信号線５１ｂが接続され、受光部２３と投光部２４との間に同期信号線５１ｃが接続され、投光部２４と受光部２５との間に同期信号線５１ｄが接続されている。一方、ユニット２６においては、受光部２７と投光部２８との間に同期信号線５１ｅが接続され、投光部２８と受光部２９との間に同期信号線５１ｆが接続され、受光部２９と投光部３０との間に同期信号線５１ｇが接続されている。
【００６０】
各投光部２２、２８、２４は、図６に示すように構成されている。すなわち、シフトレジスタ３５における８段（最終段）目のラッチ回路３５ｈの出力端子は、駆動回路３６ｄに接続されていると共に、それぞれ上記した同期信号線５１ｂ、５１ｆ、５１ｄを介して、隣接する各受光部２３、２９、２５のシフトレジスタ３７における１段目のラッチ回路３７ａの入力端子に接続されている。尚、このとき、投光部３０は、第１実施例で説明した図２に示す構成となっている。
【００６１】
また、各受光部２７、２３、２９は、図７に示すように構成されている。すなわち、シフトレジスタ３７における８段（最終段）目のラッチ回路３７ｈの出力端子は、アナログスイッチ３９ｄに接続されていると共に、それぞれ上記した同期信号線５１ｅ、５１ｃ、５１ｇを介して、隣接する各投光部２８、２４、３０のシフトレジスタ３５における１段目のラッチ回路３５ａの入力端子に接続されている。尚、このとき、受光部２５は、第１実施例で説明した図３に示す構成となっている。
【００６２】
次に、上記構成の作用について、図８も参照して説明する。
まず、ｔ＝1 にて、クロック信号に基づいて、ＣＰＵ３１ａから同期信号が同期信号線５１ａを通して投光部２２および受光部２７に直接与えられると、第１実施例で説明したように、投光部２２と受光部２７との間で走査が開始される（図８中、（ｂ）〜（ｆ）、（ｖ）参照）。
【００６３】
そして、ｔ＝9 にて、クロック信号に基づいて、ＣＰＵ３１ａから２番目の同期信号が同期信号線５１ａを通して投光部２２および受光部２７に与えられると同時に、投光部２２においては、シフトレジスタ３５の８段（最終段）目のラッチ回路３５ｈから同期信号が駆動回路３６ｄに与えられると共に、同期信号が同期信号線５１ｂを通して、隣接する受光部２３のシフトレジスタ３７における１段目のラッチ回路３７ａに与えられる。
【００６４】
また、このとき、受光部２７においては、シフトレジスタ３７の８（最終）段目のラッチ回路３７ｈから同期信号がアナログスイッチ３９ｄに与えられると共に、同期信号が同期信号線５１ｅを通して、隣接する投光部２８のシフトレジスタ３５における１段目のラッチ回路３５ａに与えられる（同図中、（ｇ）参照）。これにより、投光部２８と受光部２３との間で走査が開始される（同図中、（ｈ）〜（ｋ）、（ｗ）参照）。
【００６５】
次いで、ｔ＝17にて、クロック信号に基づいて、ＣＰＵ３１ａから３番目の同期信号が同期信号線５１ａを通して投光部２２および受光部２７に与えられると同時に、投光部２８においては、シフトレジスタ３５の８段（最終段）目のラッチ回路３５ｈから同期信号が駆動回路３６ｄに与えられると共に、同期信号が同期信号線５１ｆを通して、隣接する受光部２９のシフトレジスタ３７における１段目のラッチ回路３７ａに与えられる。
【００６６】
また、このとき、受光部２３においては、シフトレジスタ３７の８（最終）段目のラッチ回路３７ｈから同期信号がアナログスイッチ３９ｄに与えられると共に、同期信号が同期信号線５１ｃを通して、隣接する投光部２４のシフトレジスタ３５における１段目のラッチ回路３５ａに与えられる（同図中、（ｌ）参照）。これにより、投光部２４と受光部２９との間で走査が開始される（同図中、（ｍ）〜（ｐ）、（ｘ）参照）。
【００６７】
次いで、ｔ＝25にて、クロック信号に基づいて、ＣＰＵ３１ａから４番目の同期信号が同期信号線５１ａを通して投光部２２および受光部２７に与えられると同時に、投光部２４においては、シフトレジスタ３５の８段（最終段）目のラッチ回路３５ｈから同期信号が駆動回路３６ｄに与えられると共に、同期信号が同期信号線５１ｄを通して、隣接する受光部２５のシフトレジスタ３７における１段目のラッチ回路３７ａに与えられる。
【００６８】
また、このとき、受光部２９においては、シフトレジスタ３７の８（最終）段目のラッチ回路３７ｈから同期信号がアナログスイッチ３９ｄに与えられると共に、同期信号が同期信号線５１ｇを通して、隣接する投光部３０のシフトレジスタ３５における１段目のラッチ回路３５ａに与えられる（同図中、（ｑ）参照）。これにより、投光部３０と受光部２５との間で走査が開始される（同図中、（ｒ）〜（ｕ）、（ｙ）参照）。
【００６９】
以上、説明したように、この第２実施例は、検出装置に電源を投入したり、あるいはリセットしたときに、投光部２２および受光部２７、投光部２８および受光部２３、投光部２４および受光部２９、投光部３０および受光部２５に対して、順次同期信号が与えられ、順次走査が開始されるものである。尚、通過物体の検出は、第１実施例と同様にして行うことができる。
【００７０】
このように、第２実施例によれば、各投光部２２、２８、２４、３０においては、同期信号が入力された状態でクロック信号が入力されると、同期信号が順にシフトされ、各投光素子２２ａ〜２２ｄ、２８ａ〜２８ｄ、２４ａ〜２４ｄ、３０ａ〜３０ｄの投光タイミングが順にシフトされる。各受光部２７、２３、２９、２５においては、同期信号が入力された状態でクロック信号が入力されると、同期信号が順にシフトされ、各受光素子２７ａ〜２７ｄ、２３ａ〜２３ｄ、２９ａ〜２９ｄ、２５ａ〜２５ｄの受光タイミングが順にシフトされる。
【００７１】
そして、各受光素子２７ａ〜２７ｄ、２３ａ〜２３ｄ、２９ａ〜２９ｄ、２５ａ〜２５ｄから検出信号が出力されることに基づいて、ユニット２１および２６間を通過する物体が検出されるようになる。これにより、第１実施例と同様の効果が得られる。
【００７２】
また、投光部２２および受光部２７に対してのみ同期信号線５１ａを通してＣＰＵ３１ａから同期信号が直接与えられ、他の各投光部２８、２４、３０および他の各受光部２３、２９、２５に対しては隣接する投光部と受光部とを接続する同期信号線５１ｂ〜５１ｇを通して同期信号が順次与えられる構成としたので、同期信号線を、ＣＰＵ３１ａから各投光部２２、２８、２４、３０および各受光部２７、２３、２９、２５に対してそれぞれ配線する必要がなくなり、同期信号線の配線を簡略化することができる。
【００７３】
次に、本発明の第３実施例について、図９ないし図１３を参照して説明する。尚、第２実施例と同一部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。
この第３実施例では、ユニット２６においては、受光部２７から出力される検出信号と、受光部２９から出力される検出信号とが出力信号線６１ａを通してＣＰＵ３１ａのIN1 端子に与えられ、ユニット２１においては、受光部２３から出力される検出信号と、受光部２５から出力される検出信号とが出力信号線６１ｂを通してＣＰＵ３１ａのIN2 端子に与えられるようになっている。また、それら出力信号線６１ａ、６１ｂは、それぞれ負荷抵抗６２、６３を介して電源端子（Ｖｃｃ）にも接続されている。
【００７４】
各受光部２７、２３、２９は、図１０に示すように構成されている。すなわち、比較器４１の出力端子はトランジスタ６４のベースに接続され、トランジスタ６４のエミッタはアースされている。また、受光部２５は、図１１に示すように構成されており、図１０と同様にして、比較器４１の出力端子はトランジスタ６５のベースに接続され、トランジスタ６５のエミッタはアースされている。
【００７５】
これにより、図１２に示すように、ユニット２６においては、受光部２７のトランジスタ６４および受光部２９のトランジスタ６４のオープンコレクタが出力信号線６１ａにより結線されてワイヤードＯＲ回路６６が構成されることになる。また、ユニット２１においては、受光部２３のトランジスタ６４および受光部２５のトランジスタ６５のオープンコレクタが出力信号線６１ｂにより結線されてワイヤードＯＲ回路６７が構成されることになる。
【００７６】
尚、各投光部２２、２８、２４は、第２実施例で説明した図６に示す構成となっており、投光部３０は、前述した第１実施例で説明した図２に示す構成となっている。
【００７７】
次に、上記構成の作用について、図１３も参照して説明する。尚、この場合、（ｖ）、（ｗ）はそれぞれ出力信号線６１ａおよび６１ｂを通してＣＰＵ３１ａのIN1 〜IN2 端子に与えられる検出信号の出力状態を示している。
まず、ｔ＝1 にて、クロック信号に基づいて、ＣＰＵ３１ａから同期信号が同期信号線５１ａを通して投光部２２および受光部２７に直接与えられると、投光部２２と受光部２７との間で走査が開始され、第２実施例で説明したように、ｔ＝9 にて、投光部２８と受光部２３との間で走査が開始され、ｔ＝18にて、投光部２４と受光部２９との間で走査が開始され、ｔ＝26にて、投光部３０と受光部２５との間で走査が開始される。
【００７８】
さて、ここで、前述した第１および第２実施例では、同期信号は、ＣＰＵ３１ａからクロック信号８パルス毎に出力されるように構成されていたが、この第３実施例では、クロック信号８パルス毎および９パルス毎の交互に出力されるようになっている。
【００７９】
すなわち、投光部２２および受光部２７に対しては、ｔ＝9 にて、２番目のクロック信号が与えられ（クロック信号８パルス毎）、ｔ＝18にて、３番目のクロック信号が与えられ（クロック信号９パルス毎）、ｔ＝26にて、４番目のクロック信号が与えられ（クロック信号８パルス毎）、ｔ＝35にて、５番目のクロック信号が与えられ（クロック信号９パルス毎）、以後、クロック信号８パルス毎および９パルス毎の交互に、クロック信号が与えられるようになる。
【００８０】
このような動作により、投光部２２および受光部２７に与えられる同期信号の入力タイミングと、投光部２４および受光部２９に与えられる同期信号の入力タイミングとが異なるようになり（図１３中、（ｂ）、（ｌ）参照）、投光部２２の各投光素子２２ａ〜２２ｄおよび受光部２７の受光素子２２ａ〜２２ｄが駆動する駆動タイミングと、投光部２４の各投光素子２４ａ〜２４ｄおよび受光部２９の受光素子２９ａ〜２９ｄが駆動する駆動タイミングとが異なるようになる（同図中、（ｃ）〜（ｆ）、（ｍ）〜（ｐ）参照）。
【００８１】
また、同様にして、投光部２８および受光部２３に与えられる同期信号の入力タイミングと、投光部３０および受光部２５に与えられる同期信号の入力タイミングとが異なるようになり（同図中、（ｇ）、（ｑ）参照）、投光部２８の各投光素子２８ａ〜２８ｄおよび受光部２３の受光素子２３ａ〜２３ｄが駆動する駆動タイミングと、投光部３０の各投光素子３０ａ〜３０ｄおよび受光部２５の受光素子２５ａ〜２５ｄが駆動する駆動タイミングとが異なるようになる（同図中、（ｈ）〜（ｋ）、（ｒ）〜（ｕ）参照）。
【００８２】
すなわち、ユニット２６側の受光部２７および２９から出力される検出信号は、上記ワイヤードＯＲ回路６６を介して、出力タイミングが異なって、時分割されてＣＰＵ３１ａのIN1 端子に与えられることになる。また、ユニット２１側の受光部２３および２５から出力される検出信号も、上記ワイヤードＯＲ回路６７を介して、出力タイミングが異なって、すなわち、時分割されてＣＰＵ３１ａのIN2 端子に与えられることになる。
【００８３】
具体的には、ＣＰＵ３１ａのIN1 端子に与えられる検出信号のうち、ｔ＝19、21、23、25、27、29、31、33にて出力されている検出信号は、投光部２４および受光部２９によるもので、ｔ＝20、22、24、26、28、30、32、34にて出力されている検出信号は、投光部２２および受光部２７によるものである（同図中、（ｖ）参照）。また、ＣＰＵ３１ａのIN2 端子に与えられる検出信号のうち、ｔ＝27、29、31、33、35、37、39、41にて出力されている検出信号は、投光部３０および受光部２５によるもので、ｔ＝28、30、32、34、36、38、40、42にて出力されている検出信号は、投光部２８および受光部２３によるものである（同図中、（ｗ）参照）。
【００８４】
以上、説明したように、この第３実施例は、ユニット２６側およびユニット２１側において、それぞれ１本の出力信号線６１ａ、６１ｂを通して検出信号を出力させるようにしたものである。尚、この場合においても、通過物体の検出は、第１および第２実施例と同様にして行うことができる。
【００８５】
また、このとき、１ユニットあたりの投光部および受光部の個数をｎ（この場合、ｎ＝４）、投光部および受光部のシフトレジスタにあって同期信号を出力する出力段数をＮ（この場合、Ｎ＝２）とすると、
Ｎ＝（ｎ＋１）／２、（小数点以下切り捨て）
の関係が成立する。
【００８６】
すなわち、Ｎは、各受光部におけるワイヤードＯＲ回路を構成するトランジスタの個数をも表すもので、上記式の関係を満たすことにより、検出信号を時分割して出力させること、すなわち、１本の出力信号線による検出信号の出力を可能としている。
【００８７】
このように、第３実施例によれば、第２実施例と同様の効果が得られると共に、受光部２７および受光部２９からは、ワイヤードＯＲ回路６６により１本の出力信号線６１ａを通して検出信号が出力され、受光部２３および受光部２５からは、ワイヤードＯＲ回路６７により１本の出力信号線６１ｂを通して検出信号が出力される構成としたので、出力信号線を、各受光部２７、２３、２９、２５からＣＰＵ３１ａに対してそれぞれ配線する必要がなくなり、出力信号線の配線を簡略化することができる。
【００８８】
また、各受光部２７、２３、２９、２５にトタンジスタ６４、６５を設けて、ワイヤードＯＲ回路６６、６７を構成するようにしたので、別途、ＯＲ回路素子を設ける必要がなくなり、実装密度の低減化、低コスト化などを図ることができる。
【００８９】
本発明は上記実施例にのみ限定されるものでなく、次のように変形または拡張することができる。
各投光部２２、２８、２４、３０および各受光部２７、２３、２９、２５をそれぞれ個別にユニット化し、ユニット化したものを連結して第１および第２のユニット２１、２６を構成しても良い。
１投光部および１受光部あたりの投光素子および受光素子の個数は４個でなくても良い。
【００９０】
通過物体の検出は、ＣＰＵ３１ａに、クロック信号のカウントと光軸位置とを対応させて記憶させておき、クロック信号をカウントする毎に検出信号の出力を監視し、検出信号が出力されないときに、上記クロック信号のカウントに基づいて、物体の通過位置を確定するようにしても良い。
第３実施例において、ワイヤードＯＲ回路６６、６７に代えて、別途、ＯＲ回路素子を設けても良く、また、この場合、受光部の個数が多いときには、ＯＲ回路素子の入力段数を２段とし、隣接する受光部間を順次接続すれば、出力信号線の配線を簡略化することができる。
【００９１】
【発明の効果】
以上の説明によって明らかなように、請求項１記載の通過物体の検出装置によれば、各投光部においては、投光素子が順次駆動するスキャン動作が同時に行われ、各受光部においては、受光素子が順次駆動するスキャン動作が対向する投光部と同一タイミングで行われ、これにより、複数の光軸が同時に形成されるようになり、受光素子から出力される出力信号に基づいて、投光部と受光部との間を通過する物体が検出される。
【００９２】
このとき、各投光部および各受光部が交互に直線的に配列された状態で第１および第２のユニットが構成され、それら第１および第２のユニットは、対向して配置されているので、各投光部から同時に投じられる光による相互干渉の影響を抑えることができ、すなわち、１投光部および１受光部あたりの光軸数を少なくしても、検出精度が低下することはない。したがって、１投光部および１受光部あたりの光軸数を少なくすることにより、１回の走査時間の短縮化を図り得て、応答速度を速くすることができ、また、それによって、光軸数を増やせ得て、検出エリアを大きくすることができる。
【００９３】
請求項２記載の通過物体の検出装置によれば、各投光部においては、同期信号が入力された状態でクロック信号が入力されることに応じて、同期信号が順にシフトされ、投光素子の投光タイミングが順にシフトされる。各受光部においては、同期信号が入力された状態でクロック信号が入力されることに応じて、同期信号が順にシフトされ、受光素子の受光タイミングが順にシフトされる。そして、受光素子の出力信号が出力されることに基づいて、投光部と受光部との間を通過する物体が検出される。
【００９４】
このとき、各投光部および各受光部が交互に直線的に配列された状態もしくは各投光部が直線的に配列された状態で第１のユニットが構成され、各投光部および各受光部が交互に直線的に配列された状態もしくは各受光部が直線的に配列された状態で第２のユニットが構成され、第１および第２のユニットは、対向して配置されており、また、各投光部は、入力した同期信号を最終の投光素子の投光タイミングで隣接する投光部もしくは受光部に出力し、各受光部は、入力した同期信号を最終の受光素子の受光タイミングで隣接する投光部もしくは受光部に出力するように構成されているので、１回の走査時間の短縮化を図り得て、応答速度を速くすることができ、それによって、光軸数を増やせ得て、検出エリアを大きくすることができる。また、同期信号線を、各投光部および各受光部に対してそれぞれ配線する必要がなくなり、同期信号線の配線を簡略化することができる。
【００９５】
請求項３記載の通過物体の検出装置によれば、各投光部においては、同一順位の投光素子の投光タイミングが異なるように同期信号の入力タイミングが設定され、各受光部においては、同一順位の受光素子の受光タイミングが対向する投光素子の投光タイミングと等しくなるように同期信号の入力タイミングが設定され、各受光素子の出力信号が１本の出力信号線から時分割で出力されるようになる。したがって、出力信号線を、各受光部からそれぞれ配線する必要がなくなり、出力信号線の配線を簡略化することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す全体の電気的ブロック構成図
【図２】投光部の内部構成を示すブロック構成図
【図３】受光部の内部構成を示すブロック構成図
【図４】各信号の出力状態を示すタイムチャート
【図５】本発明の第２実施例を示す図１相当図
【図６】図２相当図
【図７】図３相当図
【図８】図４相当図
【図９】本発明の第３実施例を示す図１相当図
【図１０】図３相当図（その１）
【図１１】図３相当図（その２）
【図１２】ワイヤードＯＲ回路の電気回路図
【図１３】図４相当図
【図１４】従来例を示す図１相当図
【図１５】投光器と受光器との間を物体が通過した状態を示す図
【図１６】投光パルスおよび受光波形を示す図
【図１７】図１６相当図
【図１８】他の従来例を示す図１相当図
【符号の説明】
図面中、２１はユニット（第１のユニット）、２２は投光部、２２ａ〜２２ｄは投光素子、２３は受光部、２３ａ〜２３ｄは受光素子、２４は投光部、２４ａ〜２４ｄは投光素子、２５は受光部、２５ａ〜２５ｄは受光素子、２６はユニット（第２のユニット）、２７は受光部、２７ａ〜２７ｄは受光素子、２８は投光部、２８ａ〜２８ｄは投光素子、２９は受光部、２９ａ〜２９ｄは受光素子、３０は投光部、３０ａ〜３０ｄは投光素子、３２はクロック信号線、３３は同期信号線、３４ａ〜３４ｄは出力信号線、５１ａ〜５１ｇは同期信号線、６１ａ、６１ｂは出力信号線である。
【図１】
0003727732.tif 000002
【図２】
0003727732.tif 000003
【図３】
0003727732.tif 000004
【図４】
0003727732.tif 000005
【図５】
0003727732.tif 000006
【図６】
0003727732.tif 000007
【図７】
0003727732.tif 000008
【図８】
0003727732.tif 000009
【図９】
0003727732.tif 000010
【図１０】
0003727732.tif 000011
【図１１】
0003727732.tif 000012
【図１２】
0003727732.tif 000013
【図１３】
0003727732.tif 000014
【図１４】
0003727732.tif 000015
【図１５】
0003727732.tif 000016
【図１６】
0003727732.tif 000017
【図１７】
0003727732.tif 000018
【図１８】
0003727732.tif 000019