(57)【特許請求の範囲】
【請求項１】
複数の行電極と、前記行電極に交差して配列された複数の列電極とを有する表示パネルの前記電極各々に印加すべき駆動パルスを発生する駆動装置であって、
直流電圧を発生し正側端子及び負側端子のうちのいずれか一方の端子に基準電位が与えられた直流電源と、
コイルと、
前記コイルの一端と前記直流電源の他方の端子との間に設けられ、前記コイルの一端と前記直流電源の他方の端子との間の接続及び遮断を交互に行うスイッチング手段と、を備え、
前記コイルと前記表示パネルの容量成分とで定まる共振の１周期に相当する期間において、前記スイッチング手段により前記コイルの一端と前記直流電源の前記他方の端子とを接続することにより前記コイルの他端に生じた電位変化を前記駆動パルスとすることを特徴とする表示パネルの駆動装置。
【請求項２】
前記駆動パルスの波高値を検出する波高値検出手段と、前記波高値に応じて前記駆動パルスの波高値を一定値に保つ安定化手段とを含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項３】
前記駆動パルスは、前記行電極に印加される維持パルスであることを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項４】
前記駆動パルスは、前記列電極に印加される画素データパルスであることを特徴とする請求項１記載の表示パネルの駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流駆動型プラズマディスプレイパネル（以下、ＰＤＰと称する）又はエレクトロルミネセンス（以下、ＥＬと称する）等の容量性負荷を有する表示パネルの駆動装置に関する。
【０００２】
【従来の技術】
現在、壁掛ＴＶとして、ＰＤＰ、ＥＬ等の如き自発光型の平面パネルを用いた表示装置が製品化されている。
図１は、かかる表示装置の概略構成を示す図である。
図１において、表示パネルとしてのＰＤＰ１０は、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ1〜Ｙn及びＸ1〜Ｘnを備えている。更に、ＰＤＰ１０には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで１画面の各列（第１列〜第ｍ列）に対応した列電極Ｚ1〜Ｚmが形成されている。尚、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｚとの交差部に１つの放電セルＣ(i、j)が形成される。
【０００３】
行電極駆動回路３０は、先ず、図２に示されるが如き正電圧のリセットパルスＲＰyを発生してこれを行電極Ｙ1〜Ｙnの各々に同時に印加する。これと同時に、行電極駆動回路４０は、負電圧のリセットパルスＲＰxを発生してこれを全ての行電極Ｘ1〜Ｘnに同時に印加する。
これらリセットパルスＲＰx及びＲＰyの同時印加により、ＰＤＰ１０の全ての放電セルが放電励起して荷電粒子が発生し、この放電終息後、全放電セルの誘電体層には一様に所定量の壁電荷が形成される（リセット行程）。
【０００４】
かかるリセット行程の終了後、列電極駆動回路２０は、画面の第１行〜第ｎ行各々に対応した画素データに応じた画素データパルスＤＰ1〜ＤＰnを生成し、これらを図２に示されるが如く順次列電極Ｚ1〜Ｚmに印加して行く。行電極駆動回路３０は、画素データパルスＤＰ1〜ＤＰn各々の印加タイミングに応じて負電圧の走査パルスＳＰを発生し、これを図２に示されるが如く順次、行電極Ｙ1〜Ｙnへと印加して行く。
【０００５】
上記走査パルスＳＰが印加された行電極に属する放電セルの内で、正電圧の画素データパルスが更に同時に印加された放電セルにおいて放電が生じ、その壁電荷の大半が失われる。一方、走査パルスＳＰが印加されたものの正電圧の画素データパルスが印加されなかった放電セルでは放電が生じないので、上記壁電荷が残留したままとなる。この際、壁電荷が残留したままとなった放電セルは発光放電セル、壁電荷が消滅してしまった放電セルは非発光放電セルとなる（アドレス行程）。
【０００６】
かかるアドレス行程が終了すると、行電極駆動回路３０及び４０は、図２に示されるが如く、正電圧の維持パルスＩＰYを連続して行電極Ｙ1〜Ｙn 各々に印加すると共に、かかる維持パルスＩＰYの印加タイミングとは、ずれたタイミングにて正電圧の維持パルスＩＰXを連続して行電極Ｘ1〜Ｘn各々に印加する。
かかる維持パルスＩＰX及びＩＰYが交互に印加されている期間に亘り、上記壁電荷が残留したままとなっている発光放電セルが放電発光を繰り返しその発光状態を維持する（維持放電行程）。
【０００７】
図１に示される駆動制御回路５０は、供給された映像信号のタイミングに基づいて、図２に示されるが如き各種駆動パルスを生成する為の各種スイッチング信号を生成し、これらを上記列電極駆動回路２０、行電極駆動回路３０及び４０各々に供給する。
すなわち、列電極駆動回路２０、行電極駆動回路３０及び４０各々は、駆動制御回路５０から供給されるスイッチング信号に応じて、図２に示される各種駆動パルスを生成するのである。
【０００８】
図３は、行電極駆動回路３０の内部に設けられており、上記リセットパルスＲＰY及び維持パルスＩＰY各々を発生する駆動パルス発生回路を示す図である。
図３において、かかる駆動パルス発生回路には、その一端が、ＰＤＰ１０の接地電位としてのＰＤＰ接地電位Ｖｓに接地されているコンデンサＣ１が設けられている。
【０００９】
スイッチング素子Ｓ１は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ１が供給されている間は遮断状態にある。一方、かかるスイッチング信号ＳＷ１の論理レベルが"１"である場合には接続状態となり上記コンデンサＣ１の他端に生じた電位をコイルＬ１及びダイオードＤ１を介してライン２上に印加する。これによりコンデンサＣ１は放電を開始し、その放電により生じた電位がライン２上に印加されるのである。
【００１０】
スイッチング素子Ｓ２は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ２が供給されている間は遮断状態である一方、かかるスイッチング信号ＳＷ２の論理レベルが"１"である場合には接続状態となって上記ライン２上の電位をコイルＬ２及びダイオードＤ２を介して上記コンデンサＣ１の他端に印加する。すなわち、コンデンサＣ１は、上記ライン２上の電位によって充電されるのである。
【００１１】
スイッチング素子Ｓ３は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ３が供給されている間は遮断状態である一方、かかるスイッチング信号ＳＷ３の論理レベルが"１"である場合には接続状態となって直流電源Ｂ１の正側端子電位Ｖｃをライン２上に印加する。尚、この直流電源Ｂ１の負側端子には、上記ＰＤＰ接地電位Ｖｓが印加されている。
【００１２】
スイッチング素子Ｓ４は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ４が供給されている間は遮断状態である一方、かかるスイッチング信号ＳＷ４の論理レベルが"１"である場合には接続状態となって上記ＰＤＰ接地電位Ｖｓをライン２上に印加する。
ライン２は、容量成分Ｃ0を有するＰＤＰ１０の行電極Ｙに接続されている。すなわち、行電極駆動回路３０の内部には、図３に示されるが如き回路が、行電極Ｙ1〜Ｙn各々に対応したｎ系統分だけ設けられているのである。
【００１３】
図４は、図２に示されるが如き維持パルスＩＰyをかかるライン２上に生成すべく、上記駆動制御回路５０が図３に示される行電極駆動回路３０に供給するスイッチング信号ＳＷ１〜ＳＷ４各々のタイミングを示す図である。
図４に示されるように、先ず、スイッチング信号ＳＷ１〜ＳＷ４の内、スイッチング信号ＳＷ４のみが論理レベル"１"であるので、スイッチング素子Ｓ４が接続状態となり、上記ＰＤＰ接地電位Ｖｓがライン２上に印加される。よって、この間、ライン２上の電位は上記ＰＤＰ接地電位Ｖｓ、すなわち０[Ｖ]である。
【００１４】
次に、スイッチング信号ＳＷ４が論理レベル"０"、スイッチング信号ＳＷ１が論理レベル"１"に夫々切り替わると、スイッチング素子Ｓ１のみが接続状態となり、コンデンサＣ１に蓄えられていた電荷が放電される。よって、コイルＬ１には過渡的に図４に示されるが如き形態にて電流が流れる。かかる電流がダイオードＤ１、スイッチング素子Ｓ１、及びライン２を介してＰＤＰ１０に流れ込み、その容量成分Ｃ0が充電されることにより、ライン２上の電位は図４に示されるように徐々に上昇して行く。
【００１５】
次に、スイッチング信号ＳＷ１が論理レベル"０"、スイッチング信号ＳＷ３が論理レベル"１"に夫々切り替わると、スイッチング素子Ｓ３のみが接続状態となり、直流電源Ｂ１の正側端子電位Ｖｃがライン２上に印加される。よって、この間、ライン２上の電位は図４に示されるようにＶｃに固定される。
次に、スイッチング信号ＳＷ２が論理レベル"１"、スイッチング信号ＳＷ３が論理レベル"０"に夫々切り替わると、スイッチング素子Ｓ２のみが接続状態となり、コイルＬ１には過渡的に図４に示されるが如き形態にて負の電流が流れる。すなわち、上述の如く充電されたＰＤＰ１０の容量成分Ｃ0が放電し、その電流が、ライン２、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２を介して、コンデンサＣ１に流れ込んで回収されるのである。これにより、ライン２上の電位は図４に示されるように徐々に下降して行く。
【００１６】
以上の如き動作により、図４に示されるが如き正電圧の維持パルスＩＰyがライン２上に印加されるのである。
【００１７】
【発明が解決しようとする課題】
しかしながら、図３に示される構成では、４つのスイッチング素子Ｓ１〜Ｓ４を必要とする為、その回路規模が大になるという問題があった。
また、高速動作が要求される列電極における画素データパルスの駆動には、用いることができないという問題があった。
【００１８】
本発明は、上記の問題を解決するためになされたものであり、簡略化された構成にて、高速動作が可能でかつ消費電力の低減が可能な表示パネルの駆動装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明による表示パネルの駆動装置は、複数の行電極と、行電極に交差して配列された複数の列電極とを有する表示パネルの電極各々に印加すべき駆動パルスを発生する駆動装置であって、直流電圧を発生し正側端子及び負側端子のうちのいずれか一方の端子に基準電位が与えられた直流電源と、コイルと、コイルの一端と直流電源の他方の端子との間に設けられ、コイルの一端と直流電源の他方の端子との間の接続及び遮断を交互に行うスイッチング手段と、を備え、コイルと表示パネルの容量成分とで定まる共振の１周期に相当する期間において、スイッチング手段によりコイルの一端と直流電源の他方の端子とを接続することによりコイルの他端に生じた電位変化を駆動パルスとすることを特徴としている。これにより、簡略化された構成にて、高速動作が可能でかつ消費電力の低減が可能となる。
【００２０】
【発明の実施の形態】
図５は、本発明による表示パネルの駆動装置を備えた表示装置の構成を示している。
図５において、表示パネルとしてのＰＤＰ１０は、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ1〜Ｙn及びＸ1〜Ｘnを備えている。更に、ＰＤＰ１０には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで１画面の各列（第１列〜第ｍ列）に対応した列電極Ｚ1〜Ｚmが形成されている。なお、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｚとの交差部に１つの放電セルＣ(i、j)が形成される。
【００２１】
行電極駆動回路３１は、図２に示されるが如き正電圧のリセットパルスＲＰy、負電圧の走査パルスＳＰ、及び維持パルスＩＰy各々を発生し、これらを図２に示されるタイミングにて行電極Ｙ1〜Ｙnの各々に印加する。行電極駆動回路４１は、図２に示されるが如き負電圧のリセットパルスＲＰx、及び正電圧の維持パルスＩＰx各々を発生し、これらを図２に示されるタイミングにて行電極Ｘ1〜Ｘnの各々に印加する。
【００２２】
列電極駆動回路２１は、画面第１行〜第ｎ行各々に対応した画素データに応じた画素データパルスＤＰ1〜ＤＰnを生成し、これらを図２に示されるように順次列電極Ｚ1〜Ｚmに印加して行く。
駆動制御回路５１は、供給された映像信号に基づき、図２に示されるが如き各種駆動パルスを生成する為の各種スイッチング信号を生成し、これらを上記列電極駆動回路２１、行電極駆動回路３１及び４１各々に供給する。
【００２３】
なお、これら行電極駆動回路３１、行電極駆動回路４１、及び列電極駆動回路２１各々の内部には、図６に示されるが如き本発明による駆動装置としてのパルス生成回路が設けられている。
図６において、直流電圧を発生する直流電源Ｂの負側端子はＰＤＰ１０の接地電位であるＰＤＰ接地電位Ｖｓに接地されている。直流電源Ｂの正側端子はスイッチング素子Ｓ及びコイルＬを直列に順に介してライン２に接続されている。ライン２はＰＤＰ１０の各電極（行電極又は列電極）に至るラインである。このライン２と直流電源Ｂの負側端子、すなわちアースとの間にはコンデンサＣが接続されている。また、ライン２とアースとの間には図６には示していないが、ＰＤＰ１０の容量成分Ｃ0が存在する。なお、容量成分Ｃ0の容量が大きい場合にはコンデンサＣは必須のものではない。
【００２４】
かかる構成のパルス生成回路の動作について、図７及び図８を参照しつつ説明する。
先ず、図７に示される時点ｔ0直前においては、駆動制御回路５１から供給されたスイッチング信号が図７(a)に示すように論理レベル"０"であり、スイッチング素子Ｓはオフ状態である。時点ｔ0にてスイッチング信号が論理レベル"０"から論理レベル"１"に反転すると、スイッチング素子Ｓはオン状態となる。このオン状態では直流電源Ｂの両端子間にコイルＬとコンデンサＣとの直列回路が接続された共振回路となる。よって、直流電源Ｂの正側端子から電流が図８(a)に矢印で示すように、スイッチング素子Ｓ、コイルＬ、及びコンデンサＣを経て直流電源Ｂの負側端子に流れ込む。また、コイルＬを流れた電流の一部はＰＤＰ１０の容量成分Ｃ0を介してアースに流れた後、直流電源Ｂの負側端子に流れ込む。コイルＬを流れる電流ｉは図７(b)に示すように、スイッチング素子Ｓのオン開始時点ｔ0から徐々に増加し、正ピーク電流値となると、その後、コイルＬからコンデンサＣ及びＰＤＰ１０の容量成分Ｃ0への共振電流として流れるので徐々に減少する。ライン２上の電位は図７(c)に示すように、時点ｔ0の０Ｖから徐々に上昇して電流ｉが減少して０となる時点ｔ1でピーク電圧ＶＰとなる。このピーク電圧ＶＰは直流電源Ｂの出力電圧より高くなる。
【００２５】
時点ｔ1からはコンデンサＣ及びＰＤＰ１０の容量成分Ｃ0に蓄積されたエネルギーによって図８(b)に矢印で示すように、コンデンサＣ及びＰＤＰ１０の容量成分Ｃ0からコイルＬに向かって共振電流が流れることになる。コイルＬを逆に流れる電流ｉはスイッチング素子Ｓのオン開始時点ｔ1から徐々に減少して負側に大きくなる。電流ｉが負ピーク電流値となると、その後、コイルＬの電磁エネルギーが電源Ｂへ返される電流として流れて徐々に増加する。ライン２上の電位は時点ｔ1から徐々に降下して電流ｉが負側から増加して０となる時点ｔ2で０Ｖとなる。
【００２６】
時点ｔ2にて駆動制御回路５１から供給されたスイッチング信号が論理レベル"０"となり、スイッチング素子Ｓはオフ状態となる。スイッチング素子Ｓがオンオフを繰り返すことにより、パルス生成回路では上記した動作が繰り返し行われるので、図７に示されるが如く、波高値（ピーク値）ＶＰを有する正弦波状のパルスＧＰが生成される。尚、かかる波高値ＶＰは、直流電源Ｂが発生する電圧値より高くなる。
【００２７】
かかるパルスＧＰの生成回路を、図２に示した維持パルスＩＰy、ＩＰx、画素データパルスＤＰの生成回路として用いることができる。
図９は、図６に示したパルス生成回路を、行電極駆動回路３１における維持パルスＩＰy発生回路、行電極駆動回路４１における維持パルスＩＰx発生回路、そして列電極駆動回路２１における画素データパルスＤＰ発生回路として用いた場合の適用例を示す図である。図６に示した電源Ｂ、スイッチング素子Ｓ、コイルＬ及びコンデンサＣに対応して、行電極駆動回路３１では電源Ｂ31、スイッチング素子Ｓ31、コイルＬ31及びコンデンサＣ31が備えられ、行電極駆動回路４１では電源Ｂ41、スイッチング素子Ｓ41、コイルＬ41及びコンデンサＣ41が備えられ、列電極駆動回路21では電源Ｂ21、スイッチング素子Ｓ21、コイルＬ21及びコンデンサＣ21が備えられている。
【００２８】
なお、図９においては、ＰＤＰ１０が保有する全電極の内、行電極Ｘ1、Ｙ1、及びＺ1を駆動する分のみ記載してある。
先ず、維持パルスＩＰxを生成するにあたり、駆動制御回路５１は、図１０(a)に示されるが如く論理レベル"０"及び"１"を繰り返すスイッチング信号Ｓxiを、図９に示される行電極駆動回路４１中のスイッチング素子Ｓ41に供給する。これにより、コイルＬ41、コンデンサＣ41及びＰＤＰ１０の容量成分Ｃ0による共振作用によりコイルＬ41には図１０(c)に示すように電流が流れ、図１０(e)に示すように、波高値ＶCを有する正弦波状の維持パルスＩＰxが繰り返し生成され、これが行電極Ｘ1に印加される。なお、この際、行電極駆動回路４１に設けられているパルス生成回路の直流電源Ｂ41の電圧値は、上記波高値ＶCより低い値で良い。
【００２９】
また、維持パルスＩＰyを生成するにあたり、駆動制御回路５１は、図１０(b)に示されるが如く論理レベル"０"及び"１"を繰り返すスイッチング信号Ｓyiを、図９に示した行電極駆動回路３１中のスイッチング素子Ｓ31に供給する。これにより、コイルＬ31、コンデンサＣ31及びＰＤＰ１０の容量成分Ｃ0による共振作用によりコイルＬ31には図１０(d)に示すように電流が流れ、図１０(f)に示すように、波高値ＶCを有する正弦波状の維持パルスＩＰyが繰り返し生成され、これが行電極Ｙ1に印加される。なお、この際、行電極駆動回路３１に設けられているパルス生成回路の直流電源Ｂ31の電圧値は、上記波高値ＶCより低い値で良い。
【００３０】
更に、画素データパルスＤＰを生成するにあたり、駆動制御回路５１は、図１１(a)に示されるが如く論理レベル"０"及び"１"を繰り返すスイッチング信号ＳDを、図９に示した列電極駆動回路２１中のスイッチング素子Ｓ21に供給する。これにより、コイルＬ21、コンデンサＣ21及びＰＤＰ１０の容量成分Ｃ0による共振作用によりコイルＬ21には図１１(b)に示すように電流が流れ、ライン２21上には図１１(c)に示すよう、波高値ＶDを有する正弦波状のパルスが繰り返し生成される。ここで、スイッチング素子ＳＳは、図１１(d)に示すような論理レベル"１"の画素データが供給されている場合にのみオン状態となって、上記ライン２21上に生成されたパルスを図１１(e)に示すように画素データパルスＤＰとして列電極Ｚ1に印加する。なお、この際、列電極駆動回路２１に設けられているパルス生成回路の直流電源Ｂ21の電圧値は、上記波高値ＶDより低い値で良い。
【００３１】
以上の如く、図６に示されるが如きパルス生成回路によれば、直流電源Ｂの電圧値は各駆動パルスの波高値よりも低くすることができるので、低消費電力化が図れる。また、図３に示されるが如き電極駆動回路に比してその回路規模を小規模化できる。更に、使用しているスイッチング素子が１つで済むので、図３に示される電極駆動回路に比して高速動作が可能となる。また、全共振を利用してパルスを発生する構成となっているので、ＥＭＩ妨害が少ないというメリットがある。
【００３２】
図１２は本発明の他の実施例としてパルス生成回路の他の実施例を示している。
図１２に示したパルス生成回路においては、図６に示した回路に、ピークホールド回路ＰＨ、抵抗Ｒ１及びＲ２からなるピーク電圧値検出手段を付加すると共に、直流電源Ｂを可変直流電源Ｂ’に変更している。ピークホールド回路ＰＨは、ライン２及びＰＤＰ接地電位ＶS間に生じた電位差を抵抗Ｒ１及びＲ２にて分圧した値に基づき、ライン２上に発生した電圧のピーク電圧値を検出して保持し、これを可変直流電源Ｂ１に供給する。可変直流電源Ｂ’は、かかるピーク電圧値に応じた直流の電源電圧を発生し、この発生電圧がコイルＬ及びコンデンサＣの直列回路に印加される。
【００３３】
かかる構成により、ライン２上に発生した駆動パルスの波高値が常に所望の一定値に安定するように、可変直流電源Ｂ’において発生する直流の電源電圧値を調整するのである。すなわち、駆動パルスの波高値を逐次検出し、この検出した波高値に応じた分だけ可変直流電源Ｂ’で発生する電源電圧値を調整することにより、駆動パルスの波高値を安定化しているのである。
【００３４】
図１２に示したパルス生成回路を用いると、特に大型のＰＤＰを駆動した場合に、放電電流による共振コンデンサの容量不足等が防止され、駆動パルスの波高値の安定化を図ることができる。
なお、電源電圧値を調整する代わりに、スイッチング素子Ｓにおける接続及び遮断の期間比を上記ピーク電圧値に応じて調整せしめるようにしても良い。
【００３５】
【発明の効果】
以上、詳述した如く、本発明による表示パネルの駆動装置によれば、発生すべき駆動パルスの波高値よりも低い電圧値を有する直流電源で各種駆動パルスを発生することができるようになるので、低消費電力化を図ることができる。又、使用しているスイッチング手段は１系統で済むので、回路の小規模化及び高速動作を実現することができる。更に、全共振を利用して駆動パルスを発生する構成となっているので、ＥＭＩ妨害が少ないというメリットがある。
【図面の簡単な説明】
【図１】自発光型の平面パネルを用いた従来の表示装置の概略構成を示す図である。
【図２】各種駆動パルスの印加タイミングを示す図である。
【図３】行電極駆動回路３０に設けられている駆動パルス発生回路を示す図である。
【図４】図３に示される駆動パルス発生回路の内部動作波形図である。
【図５】本発明の駆動装置を備えた表示装置の概略構成を示す図である。
【図６】本発明による駆動装置としてのパルス生成回路を示す図である。
【図７】図６に示したパルス生成回路の動作波形図である。
【図８】図６に示したパルス生成回路の動作を説明するための図である。
【図９】図６に示したパルス生成回路を、列電極駆動回路２１、行電極駆動回路３１及び４１各々での維持パルス発生回路、並びに画素データパルス発生回路として適用した場合の一例を示す図である。
【図１０】図９に示した行電極駆動回路４１，３１にて維持パルスＩＰx，ＩＰyを生成する際の内部動作波形を示す図である。
【図１１】図９に示した列電極駆動回路２１にて画素データパルスＤＰを生成する際の内部動作波形を示す図である。
【図１２】安定化回路を備えたパルス生成回路を示す図である。
【符号の説明】
Ｂ，Ｂ１，Ｂ21，Ｂ31，Ｂ41  直流電源
Ｂ’  可変直流電源
Ｃ，Ｃ１，Ｃ21，Ｃ31，Ｃ41  コンデンサ
Ｄ１，Ｄ２  ダイオード
Ｌ，Ｌ１，Ｌ２  コイル
ＰＨ  ピークホールド回路
Ｓ，Ｓ１，Ｓ２，Ｓ３，ＳＳ，Ｓ21，Ｓ31，Ｓ41  スイッチング素子
１０  ＰＤＰ
【図１】
0003678333.tif 000002
【図２】
0003678333.tif 000003
【図３】
0003678333.tif 000004
【図４】
0003678333.tif 000005
【図５】
0003678333.tif 000006
【図６】
0003678333.tif 000007
【図７】
0003678333.tif 000008
【図８】
0003678333.tif 000009
【図９】
0003678333.tif 000010
【図１０】
0003678333.tif 000011
【図１１】
0003678333.tif 000012
【図１２】
0003678333.tif 000013