(57)【特許請求の範囲】
【請求項１】
同一となるように形成されたチップを複数個配置した被検査パターンの欠陥検査方法において、
前記被検査パターンの定めたチップから画像信号を検出し、該検出された画像信号から統計画像を生成し、前記統計画像と基準画像と比較することによって欠陥を検出することを特徴とする被検査パターンの欠陥検査方法。
【請求項２】
前記チップは、セルである繰返しパターン領域からなるメモリマット部と非繰返しパターン領域からなる周辺回路部とを有することを特徴とする請求項１記載の被検査パターンの欠陥検査方法。
【請求項３】
メモリマット部の複数の繰返しパターンから統計画像を生成し、周辺回路部では複数のチップの対応する非繰返しパターンから統計画像を生成することを特徴とする請求項２記載の被検査パターンの欠陥検査方法。
【請求項４】
統計画像は、検出された一もしくは複数の画像からパターン各位置の明るさの平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とする請求項１ないし３記載のいずれかの被検査パターンの欠陥検査方法。
【請求項５】
統計画像は、検出された一もしくは複数の画像から一もしくは複数の微分画像を求め、パターンの各位置において前記微分画像の明るさの平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とする請求項１ないし３記載のいずれかの被検査パターンの欠陥検査方法。
【請求項６】
統計画像は、検出された一もしくは複数の画像またはこれらの微分画像からパターンの各位置にて前記パターンの明るさの範囲を検出し、この明るさをその画素に有する画像であることを特徴とする請求項１ないし３記載のいずれかの被検査パターンの欠陥検査方法。
【請求項７】
統計画像は、検出された複数の画像からパターンの各位置にて、対応するパターンエッジ位置の範囲もしくは平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とする請求項１ないし３記載のいずれかの被検査パターンの欠陥検査方法。
【請求項８】
基準画像は、請求項１ないし７記載のいずれかの統計画像であることを特徴とする請求項１ないし７記載のいずれかの被検査パターンの欠陥検査方法。
【請求項９】
統計画像と基準画像との比較は、その不一致量もしくはその項目を検出することを特徴とする請求項１ないし８記載のいずれかの被検査パターンの欠陥検査方法。
【請求項１０】
統計画像と基準画像との比較は、パターンエッジで囲まれた各領域でその不一致量もしくは不一致項目を検出することを特徴とする請求項１ないし８記載のいずれかの被検査パターンの欠陥検査方法。
【請求項１１】
請求項１ないし１０記載のいずれかの被検査パターンの欠陥検査方法を用いて、製造プロセスの評価を行うことを特徴とする半導体製造プロセス評価方法。
【請求項１２】
製造プロセスの評価は、パターンの解像度とその膜厚とそのエッジの明確度とのうち、少なくとも一つを項目とすることを特徴とする請求項１１記載の半導体製造プロセス評価方法。
【請求項１３】
同一となるように形成されたチップを複数個配置した被検査パターンの欠陥検査方法において、
前記被検査パターンの定めたチップから画像信号を検出し、この検出された画像信号に対して統計量からなる統計画像を生成し、前記統計画像と検出画像とを比較することによって欠陥を検出することを特徴とする被検査パターンの欠陥検査方法。
【請求項１４】
前記チップは、セルである繰返しパターン領域からなるメモリマット部と非繰返しパターン領域からなる周辺回路部とを有することを特徴とする請求項１３記載の被検査パターンの欠陥検査方法。
【請求項１５】
メモリマット部の複数の繰返しパターンから統計画像を生成し、周辺回路部の複数のチップの対応する非繰返しパターンから統計画像を生成することを特徴とする請求項１４記載の被検査パターンの欠陥検査方法。
【請求項１６】
統計画像は、検出された一もしくは複数の画像からパターン各位置の明るさの平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とする請求項１３ないし１５記載のいずれかの被検査パターンの欠陥検査方法。
【請求項１７】
統計画像は、検出された一もしくは複数の画像から一もしくは複数の微分画像を求め、パターンの各位置において前記微分画像の明るさの平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とする請求項１３ないし１５記載のいずれかの被検査パターンの欠陥検査方法。
【請求項１８】
統計画像は、検出された一もしくは複数の画像またはこれらの微分画像からパターンの各位置において前記パターンの明るさの範囲を検出し、この明るさをその画素に有する画像であることを特徴とする請求項１３ないし１５記載のいずれかの被検査パターンの欠陥検査方法。
【請求項１９】
統計画像は、検出された複数の画像からパターンの各位置にて、対応するパターンエッジ位置の範囲もしくは平均値もしくはメディアンまたは標準偏差などを検出し、これらの値をその画素に有する画像であることを特徴とする請求項１３ないし１５記載のいずれかの被検査パターンの欠陥検査方法。
【請求項２０】
統計画像と検出画像との比較は、その不一致量もしくは不一致の項目を検出することを特徴とする請求項１３ないし１９記載のいずれかの被検査パターンの欠陥検査方法。
【請求項２１】
統計画像と検出画像との比較は、パターンエッジで囲まれた各領域に、前記統計画像と前記検出画像の不一致量もしくは不一致項目を検出することを特徴とする請求項１３ないし１９記載のいずれかの被検査パターンの欠陥検査方法。
【請求項２２】
請求項１３ないし２０記載のいずれかの被検査パターンの欠陥検査方法を用いて、製造プロセスの評価を行うことを特徴とする半導体製造プロセス評価方法。
【請求項２３】
製造プロセスの評価は、パターンの解像度とその膜厚とそのエッジの明確度のうち、少なくとも一つを項目とすることを特徴とする請求項２２記載の半導体製造プロセス評価方法。
【請求項２４】
被検査パターンから画像信号を検出し、該検出された画像信号から統計画像を生成し、該統計画像と基準画像との間の位置ずれ検出を、前記各画像を線形補間もしくは前記各画像の微分画像を線形補間し、これら補間画像間の不一致量もしくは該不一致量の線形結合が最小になるように前記補間画像間の位置ずれ量を画素未満単位の分解能で求めることにより行い、前記統計画像と前記基準画像との間の位置合せを、前記求められた位置ずれ量に基づき前記各画像を線形補間若しくは畳み込み補間をすることにより行い、該位置合せされた統計画像と基準画像とを比較することによって欠陥を検出することを特徴とする被検査パターンの欠陥検査方法。
【請求項２５】
同一となるように形成されたチップを複数個配置した被検査パターンの欠陥検査方法において、
前記隣接するチップの各々から第１及び第２の画像信号を検出し、該検出された第１及び第２の画像信号の各々から第１及び第２の統計画像を生成し、該第１の統計画像と第２の統計画像との間の位置ずれ検出を、前記各画像を線形補間もしくは前記各画像の微分画像を線形補間し、これら補間画像間の不一致量もしくは該不一致量の線形結合が最小になるように前記補間画像間の位置ずれ量を画素未満単位の分解能で求めることによって行い、前記第１の統計画像と前記第２の統計画像との間の位置合せを、前記求められた位置ずれ量に基づき前記各画像を線形補間若しくは畳み込み補間をすることによって行い、該位置合せされた第１の統計画像と第２の統計画像とを比較することによって欠陥を検出することを特徴とする被検査パターンの欠陥検査方法。
【０００１】
【発明の詳細な説明】
【発明の属する技術分野】
本発明は、被検査パターンの欠陥を検出する外観検査に係り、特に半導体ウェハや液晶ディスプレイなどにおける被検査パターンの欠陥検査方法に関するものである。特に、これらを利用することにより、製造プロセスを評価するのに最適な方法に関するものである。
【０００２】
【従来の技術】
従来、この種の検査装置は、特開昭５５−７４４０９号公報記載の技術の如く、被検査パターンを移動させつつ、ラインセンサ等の撮像素子により被検査パターンの画像を検出し、前記検出した画像信号と所定時間だけ遅延させた画像信号の濃淡を比較することにより、単にその不一致を欠陥として認識するものであった。
【０００３】
上記従来の欠陥の認識方法を詳しく、図１０、１１、１２を参照して説明する。図１０は、従来技術の被検査パターンのメモリチップにおけるメモリマット部と周辺回路部の略示説明図、図１１は、図１０のメモリチップにおけるメモリマット部と周辺回路部における明るさのヒストグラム、図１２は、図１０のメモリマット部にグレインがあるの被検査パターンの略示図である。
図１０に示す如く、半導体ウエハ４上にはメモリチップ２０が多数配設されて形成されている。前記メモリのチップ２０は、メモリマット部２１と周辺回路部２２とに大別することができる。前記メモリマット部２１は小さな繰返しパターンの集合であり、前記周辺回路部２２はランダムパターンの集合である。
【０００４】
図１１には、図１０のメモリマット部２１および周辺回路部２２における明るさの分布、すなわち、１０ビット構成で最大１０２４ビットのメモリチップの濃淡に対する頻度をヒストグラムで示したものであるが、前記メモリマット部２１はパターン密度が高く一般的に暗い。一方、前記周辺回路部２２はパターン密度が低く一般的に明るい。
したがって、このメモリマット部２１では欠陥が検出しづらく、この周辺回路部２２では正常部を欠陥として誤検出するという傾向があった。
【０００５】
さらに、図１２に示す如く、メモリマット部２１内の回路パターンの特定層は、当該パターンの表面にグレインと呼ばれる微少な突起が多数生じており、これが明るさの違いを生じさせている。前記グレインを生じるパターンは、表層になったり、下層になったりして位置が一定せず、その見え方は不均一である。
したがって、グレインが存在すると、検査感度が低下していたのが現実であった。
【０００６】
【発明が解決しようとする課題】
ところで、半導体ウエハなどの被検査パターンでは、パターンが種々の材料で形成されており、しかも多層に積重されている。このような多層パターンでは、例えばある層の表面が正常でありながら、その面が荒れている場合がある。上記従来の検査方法では、このような正常であるが面荒れの生じたパターンにより検査性能が律束されてしまい、面荒れのないパターンは感度を高く検査可能であるはずが、面荒れの生じたパターンに合わせて感度を低くして検査せざるを得ないということがあり、上記誤検出が起こりやすいという課題があった。
【０００７】
また、前記の如く、面荒れにより感度の低下が生じるが、上記の如く、パターンにグレインが生じた場合も感度を低下させる要因でもある。しかも、面荒れのある層およびグレインのある層が常時表面に現れるものでなく、表面層になったり、下層になったりして一定しないので、複雑な見え方をすることとなる。このようなことは従来の技術では考慮されていないという課題であった。
さらに、従来の検査方法は、単に欠陥の有無のみの判定であり、ステッパなどの解像度やエッチングの良否などに関し欠陥とまではいえないが、正常部としては問題であるようなパターンのでき具合を直接的に定量評価するには不向きであるという課題があった。
さらに、従来の検査方法は、上記の如く直接的に定量的評価ができないので、半導体製造プロセス評価には不適当であるという課題があった。
【０００８】
本発明の目的は、上記従来の技術課題を解決すべくなされたもので、面荒れ、グレイン等の各パターンの出来具合の違いに影響されることなく、つねに高感度で、欠陥を信頼性高く検査することができる被検査パターンの欠陥検査方法を提供することにある。
また、本発明の他の目的は、上記従来の技術課題を解決すべく、各パターンのでき具合を定量的に表現し、かつこの定量値を用いて、欠陥を高信頼度で検査できるようにした被検査パターンの欠陥検査方法を提供することにある。
また、本発明のさらに他の目的は、上記被検査パターンの欠陥検査方法を用いた半導体製造プロセス評価方法を提供することにある。
また、本発明のさらに他の目的は、複数の画像の位置ずれと位置合わせによる高精度の画像位置合わせ法および前記位置合わせ法を用いた被検査パターンの欠陥検査方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る被検査パターンの欠陥検査方法の構成は、同一となるように形成されたチップを複数個配置した被検査パターンの欠陥検査方法において、前記被検査パターンの定めたチップから画像信号を検出し、当該検出画像信号から統計画像を生成し、前記統計画像と基準画像と比較することによって欠陥を検出することを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記チップは、セルである繰返しパターン領域からなるメモリマット部と非繰返しパターン領域からなる周辺回路部とを有することを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記メモリマット部の複数の繰返しパターンから統計画像を生成し、前記周辺回路部では複数のチップの対応する非繰返しパターンから統計画像を生成することを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像は、検出した一もしくは複数の画像からパターン各位置の明るさの平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像は、検出した一もしくは複数の画像から一もしくは複数の微分画像を求め、パターンの各位置において前記微分画像の明るさの平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像は、検出した一もしくは複数の画像またはこれらの微分画像からパターンの各位置にて前記パターンの明るさの範囲を検出し、この明るさをその画素に有する画像であることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像は、検出した複数の画像からパターンの各位置にて、対応するパターンエッジ位置の範囲もしくは平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記基準画像は、前項記載の統計画像であることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像と前記基準画像との比較は、その不一致量もしくはその項目を検出することを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像と前記基準画像との比較は、パターンエッジで囲まれた各領域でその不一致量もしくは不一致項目を検出することを特徴とするものである。
【００１０】
上記目的を達成するため、本発明に係る半導体製造プロセス評価方法の構成は、前記記載のいずれかの被検査パターンの欠陥検査方法を用いて、製造プロセスの評価を行うことを特徴とするものである。
前記半導体製造プロセス評価方法において、製造プロセスの評価項目は、パターンの解像度とその膜厚とそのエッジの明確度のうち、少なくとも一つであることを特徴とするものである。
【００１１】
上記目的を達成するため、本発明に係る他の被検査パターンの欠陥検査方法の構成は、同一となるように形成されたチップを複数個配置した被検査パターンにおける欠陥検査方法において、前記被検査パターンの定めたチップから画像信号を検出し、この検出された画像信号に対して統計量からなる統計画像を生成し、前記統計画像と検出画像とを比較することによって欠陥を検出することを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記チップは、セルである繰返しパターン領域からなるメモリマット部と非繰返しパターン領域からなる周辺回路部とを有することを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記メモリマット部の複数の繰返しパターンから統計画像を生成し、前記周辺回路部の複数のチップの対応する非繰返しパターンから統計画像を生成することを特徴とすることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像は、検出された一もしくは複数の画像からパターン各位置の明るさの平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像は、検出された一もしくは複数の画像から一もしくは複数の微分画像を求め、パターンの各位置において前記微分画像の明るさの平均値もしくはメディアンまたは標準偏差を検出し、これらの値をその画素に有する画像であることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像は、検出された一もしくは複数の画像またはこれらの微分画像からパターンの各位置において前記パターンの明るさの範囲を検出し、この明るさをその画素に有する画像であることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像は、検出された複数の画像からパターンの各位置にて、対応するパターンエッジ位置の範囲もしくは平均値もしくはメディアンまたは標準偏差などを検出し、これらの値をその画素に有する画像であることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像と前記検出画像との比較は、その不一致量もしくは不一致の項目を検出することを特徴とするものである。
前記被検査パターンの欠陥検査方法において、前記統計画像と前記検出画像との比較は、パターンエッジで囲まれた各領域に、前記統計画像と前記検出画像の不一致量もしくは不一致項目を検出することを特徴とするものである。
【００１２】
上記目的を達成するため、本発明に係る半導体製造プロセス評価方法の他の構成は、前項記載のいずれかの被検査パターンの欠陥検査方法を用いて、製造プロセスの評価を行うことを特徴とするものである。
前記半導体製造プロセス評価方法において、製造プロセスの評価項目として、パターンの解像度とその膜厚とそのエッジの明確度のうち、少なくとも一つであることを特徴とするものである。
【００１３】
上記目的を達成するため、本発明に係る複数画像の位置合わせ方法の構成は、画像の位置ずれ検出と位置合わせとからなる複数画像の位置合わせ方法において、前記位置ずれ検出を、前記各画像を線形補間もしくは前記各画像の微分画像を線形補間し、これらの補間画像間のそれぞれの不一致量もしくは当該不一致量の線形結合が最小になるように当該補間画像のずれ量を画素未満単位の分解能で求め、前記位置合わせを、当該位置ずれ量に基づき前記各画像を線形補間もしくは畳み込み補間することにより行なうことを特徴とするものである。
上記目的を達成するため、本発明に係る被検査パターンの欠陥検査方法のさらに他の構成は、統計画像と基準画像との比較に、前記の複数画像の位置合わせ方法を用いることを特徴とするものである。
前記被検査パターンの欠陥検査方法において、被検査パターンの隣接複数チップ間の共通の欠陥を、前記の複数画像の位置合わせ方法を用いて検出することを特徴とするものである。
【００１４】
上記構成を機能面から詳しく説明する。
セルである繰返しパターン領域からなるメモリマット部と非繰返しパターン領域からなる周辺回路部とを有するチップを複数配列した被検査パターンにおいて、各パターンの仕上り具合を定量的に表現し、かつこれを用いて欠陥を検出するため、これら多層のパターンの仕上り具合の悪い層、すなわちパターンの面荒れやグレインなどのある層によって、チップ全体の検査感度が律束されることなく、発生した欠陥を高感度に検出することができるようにしたものである。
【００１５】
また、パターンの仕上り具合を定量的に表現する統計画像を用いれば、ステッパなどの解像度やエッチングの良否などに関し、欠陥にはならないが正常部としては限界にあるような各パターンのでき具合を、正確かつ直接的に定量評価することができるようにしたものである。また、いうまでもなく、この統計画像を用い、多層パターンにおいてもでき具合を詳細、かつ直接的に定量評価することができるようにしたものである。
また、統計画像の採用やこれを用いた欠陥検査方法により製造プロセスそのものを定量的に評価することができる。
【００１６】
【発明の実施の形態】
図１ないし図９を参照して本発明の各実施の形態を説明する。
〔実施の形態  １〕
本発明に係わる被検査パターンの欠陥検査方法及び製造プロセス評価方法の実施例を説明する。図１は、本発明の一実施例に係わる被検査パターンの欠陥検査装置の構成図、図２は、図１の被検査パターンのメモリマット部における統計画像の略示説明図、図３は図１の被検査パターンの周辺回路部における統計画像の略示説明図、図４は、図１の被検査パターンのパータンエッジの略示説明図、図５は図１の被検査パターンの局所領域マッチングの略示説明図である。
【００１７】
本実施の形態においては、半導体ウエハを被検査パターン例として説明する。
図１において、１はイメージセンサであり、被検査パターンである半導体ウエハ４からの反射光の明るさ、すなわち濃淡に応じた濃淡画像信号を出力するものであり、２はイメージセンサ１から得られる濃淡画像信号をディジタル画像信号９に変換するＡ／Ｄ変換器、３ａは濃淡画像信号を遅延させる第１の遅延メモリ、３ｂは濃淡画像信号を遅延させる第２の遅延メモリ、４は被検査パターンのある半導体ウエハ、５は被検査パターンの半導体ウエハ４を載置するＸ方向とＹ方向とＺ方向とθ方向（回転）の移動するステージ、６は半導体ウエハ４に対する対物レンズ、７は被検査パターンの半導体ウエハ４を照明する照明光源、８は照明光の反射して対物レンズ６を通して半導体ウエハ４に照射すると共に、半導体ウエハ４からの反射光を透過するハーフミラー、９は濃淡画像信号がＡ／Ｄ変換器で変換されたディジタル画像信号である。このようにして、照明光源７からの照明光を反射させて対物レンズ６を通して半導体ウエハ４に対して、例えば明視野照明を施すように構成している。
【００１８】
前記１７ａは、Ａ／Ｄ変換器２から出力されるディジタル画像信号９に対してメモリマット部２１に対応する統計画像生成を施す第１の統計画像生成回路であり、すなわち、前記第１の統計画像生成回路１７ａは、メモリマット部２１において複数の繰り返しパターンから、対応する位置の明るさの平均値もしくはメディアン、標準偏差、最大値、最小値、もしくは最大値と最小値との差を検出するものである。
また、第１の統計画像生成回路１７ａは、メモリマット部２１において複数の繰り返しパターンから、対応する位置において、パターンエッジの平均的な位置もしくは位置のメディアン、とりうる位置の範囲、位置の標準偏差などを検出するものである。
また、第１の統計画像生成回路１７ａは、ディジタル画像信号９を微分して、微分した画像に対して対応する位置の明るさの平均値もしくはメディアン、標準偏差、最大値、最小値、もしくは最大値と最小値の差を検出するものである。
このような第１の統計画像生成回路１７ａからは、上記各統計量に対応して、例えば複数の８ビットディジタル信号で出力するように構成する。
【００１９】
１７ｂは、Ａ／Ｄ変換器２から出力されるディジタル画像信号９に対して周辺回路部２２に対応するＡ／Ｄ変換器２から出力されるディジタル画像信号９に対して周辺回路部２２に対応する統計画像生成を施す第２の統計画像生成回路である。
すなわち、第２の統計画像生成回路１７ｂは、周辺回路部において複数チップのパターンから、対応する位置の明るさの平均値もしくはメディアン、標準偏差、最大値、最小値、もしくは最大値と最小値との差を検出するものである。
また、第２の統計画像生成回路１７ｂは、周辺回路部において複数チップのパターンから、対応する位置において、パターンエッジの平均的な位置あるいは位置のメディアン、とりうる位置の範囲などを検出するものである。
また、第２の統計画像生成回路１７ｂは、ディジタル画像信号９を微分して、微分した画像に対して対応する位置の明るさの平均値あるいはメディアン、標準偏差、最大値、最小値、または最大値と最小値との差を検出するものである。
また、第２の統計画像生成回路１７ｂからも、例えば８ビットディジタル信号で出力するように構成する。
【００２０】
また、３ａは、第１の統計画像生成回路１７ａから出力される画像信号１０ａを繰り返される１セルまたは複数セルピッチ分を記憶して遅延させる第１の遅延メモリである。
３ｂは、第２の統計画像生成回路１７ｂから出力される画像信号１０ｂを繰り返される１チップまたは複数チップピッチ分記憶して遅延させ第２の遅延メモリである。
ここで、これらの第１、第２の遅延メモリ３ａ、３ｂは、統計画像生成回路１７ａ、１７ｂから出力される画像信号１０ａ、１０ｂにかかわりなく、基準となる画像を対象に応じて常時記憶しておき、これを出力するものでもよい。
【００２１】
また、前記第１の統計画像生成回路１７ａおよび前記第２の統計画像生成回路１７ｂに、Ａ／Ｄ変換器２から入力するディジタル画像信号９をそのまま出力する信号部を設ける。これらにより、統計画像同士の比較、統計画像と基準画像の比較、統計画像と検出画像の比較など、用途に応じて選択可能になる。
ここで、統計画像と基準画像の比較は、統計画像を手本となる基準画像と比較して、不一致の量を出力するものである。また、不一致量に対し、しきい値処理を施して欠陥抽出してもよい。
また、統計画像と検出画像の比較は、検出画像と手本となる統計画像とを比較して、不一致の量を出力するものである。また、不一致量に対し、しきい値処理を施して欠陥抽出してもよい。
統計画像同士の比較は、例えばウェーハ内の局所的な領域の統計画像同士を比較するもので、ウェーハ内のパターンのでき具合のばらつきを評価するものである。
【００２２】
１８ａはメモリマット部２１に対応した第１の比較器であり、第１の統計画像生成回路１７ａから出力される画像信号１０ａと、第１の遅延メモリ３ａから得られる１セルまたは複数セルピッチ分を遅延した画像信号１１ａとを比較するセル比較を行ってメモリマット部２１における欠陥を検出するものである。
１８ｂは周辺回路部２２に対応した第２の比較器であり、第２の統計画像生成回路１７ｂから出力される画像信号１０ｂと、第２の遅延メモリ３ｂから得られる１チップまたは複数チップピッチ分遅延した画像信号１１ｂとを比較するチップ比較を行って周辺回路部２２における欠陥を検出するものである。
【００２３】
例えば、統計画像と検出画像の場合、検出画像の着目画素の明るさが、統計画像の対応画素において、その明るさ平均値に対して標準偏差のｋ倍（例えばｋ＝３）のレンジ内にあれば正常と判断し、そのレンジ外にあれば欠陥と判断するものである。
また、レンジからのずれ量を不一致として、出力してもよい。あるいは、統計画像そのものを出力することもできる。
【００２４】
１９は、ＣＰＵであり、例えば半導体ウエハの座標情報に基づいてメモリマット部２１であるか、周辺回路部２２であるかを識別して第１の比較器１８ａからの比較結果と第２の比較器１８ｂからの比較結果とを選択して最終判断を行うものである。
なお、上記例では照明として、明視野照明を採用したが、これに限るものでなく、暗視野照明、輪帯照明などの顕微鏡照明として使用できるものならば、差し支えない。
ただし、例えば、パターンエッジは明視野照明では暗く観察されるが、暗視野照明では明るく観察されるなど、見え方の違いは存在するため、統計画像において、その認識が異なってくる。従って、主に何を比較するかがその照明によって異なるものとなる。
これらの照明条件を種々変えて、複数回検査し、これら複数回の検査結果の論理和を取って最終結果としても差し支えない。
【００２５】
次に上記構成の検査装置の動作について図１、２、３を参照して説明をする。図１において、対物レンズ６で収束させた照明光で、ステージ５を走査して被検査パターンの半導体ウエハ４の対象領域について等速度で移動させつつ、イメージセンサ１により前記半導体ウエハ４上に形成された被検査パターン、すなわちチップ２０内のメモリマット部２１および周辺回路部２２の明るさ情報（濃淡画像信号）を検出する。そして、前記対象領域と前記対象領域の間は高速に移動させる。
すなわち、等速移動と高速移動の繰り返しに検査を行うものである。もちろん、ステップ＆リピート型の検査でも差し支えない。そして、Ａ／Ｄ変換器２は、イメージセンサ１の出力（濃淡画像信号）をディジタル画像信号９に変換する。このディジタル画像信号９は１０ビット構成である。
【００２６】
次いで、前記ディジタル画像信号９を、第１の統計画像生成回路１７ａにより統計画像を生成する。この第１の統計画像生成回路１７ａにおいて出力画像信号１０ａの例を図２に示す。この出力は、８ビットで構成されている。
また上記ディジタル画像信号９を、第２の統計画像生成回路１７ｂにより統計画像を生成させる。この第２の統計画像生成回路１７ｂにおいて出力画像信号１０ｂの例を図３に示されている。この出力も８ビット構成である。
【００２７】
前記の如く、図２に示すように、第１の統計画像生成回路１７ａは、メモリマット部２１において複数の繰り返しパターンから、対応する位置の明るさの平均値あるいはメディアン、標準偏差、最大値、最小値、あるいは最大値と最小値との差を検出するものである。
あるいは、対応する位置において、パターンエッジの平均的な位置あるいは位置のメディアン、とりうる位置の範囲、位置の標準偏差などを検出するものである。また、微分した画像に対して対応する位置の明るさの平均値あるいはメディアン、標準偏差、最大値、最小値、あるいは最大値と最小値との差を検出するものである。
【００２８】
ここで、図２は、繰り返しパターンのうち、１つのみを示しており、（ａ）は標準偏差、（ｂ）は平均値、（ｃ）は最小値である。
以下、これら統計画像の各項目をパラメータと呼ぶことにする。ここで、対応する位置の画像の明るさは、第１の統計画像生成回路１７ａの場合ではメモリマット部２１において繰り返しパターンのピッチだけ離れた画素の明るさをさすものである。
第２の統計画像生成回路１７ｂの場合は、図３に示すような周辺回路を対象とするので、対応する位置の画像の明るさは、チップピッチだけ離れた画素の明るさを示すことになる。（ａ）はパターンエッヂの平均位置、（ｂ）は標準偏差、（ｃ）は平均値である。
【００２９】
統計画像を得るために対象とするパターンの範囲は、繰り返しパターンの場合例えば２０個の繰り返しパターン、周辺回路パターンの場合、例えば５個のチップの周辺回路などである。
例えば、パターンの或る層にグレインが有る場合、このパターンの明るさは繰り返しパターンごとに大きくばらつくため、統計画像において明るさの標準偏差なるパラメータは大きくなる。
あるいは、統計画像において明るさがとりうる最大値は大きくなり、最小値は小さくなる。また、明るさがとりうる範囲である最大値と最小値の差は大きくなる。
【００３０】
また、図４（ａ）、（ｂ）に示す如く、パターンのエッジがエッチング等によって明確度（以下、だれ具合という）がウェーハ内で部分的にばらつく場合がある。繰り返しパターンごとに、図４（ａ）に示すエッジのだれ具合が、図４（ｂ）に示すエッジのだれ具合より小であるように、繰り返しパターンごとにだれ具合が大きく異なり、微分画像の明るさの標準偏差であるパラメータは大きくなる。
また、微分画像の明るさの最大値は大きくなり、最小値は小さくなる。さらに、パターンエッジのとりうる位置の範囲は大きくなる。
また、パターンエッジの位置の標準偏差は大きくなる。また、パターンエッジの位置の標準偏差は大きくなる。
例えば、図５の右に示すようなパターンエッジ位置の平均値の統計画像と図５左に示すような理想的な基準画像との局所領域毎のマッチングを矢印のように取り、局所領域毎にずれ量を求める。このずれ量の総和をとれば、パターンの線幅変動やパターンエッジのだれ具合の変化等を定量的に把握できる。
このように、統計画像のパラメータから、パターンの仕上り具合がわかる。あるいは大きな面積領域でパターンエッジがだれている場合でも、基準となる理想的な統計画像と比較することによって、パターンの変形度合いが定量化できる。
【００３１】
従って、統計画像を基準となる画像と比較して、各パラメータについて不一致となる量を出力し、これをモニターすれば、パターンの製造プロセスが監視できることになる。
これらのパラメータを種々変えて複数回検査し、これら複数回の検査結果の論理和をとって、最終結果としてもよいことは、照明条件の場合と同様である。
また、統計画像と検出した画像を比較し、検出した画像の各パラメータが統計画像がとりうる値よりはみ出す量を定めたしきい値で２値化し、抽出すれば、各パターンの仕上り具合に応じて、これより悪いものを欠陥として出力できる。
【００３２】
さらには、統計画像そのものを出力し、これをプロセスと対応づけること、またはこれと素子の電気特性データの相関をとり、プロセスの改善に役立たせることもできる。
ここで、電気特性データとは、メモリ素子のアクセス時間等をさすものであり、統計画像と電気特性の結果の良否データと相関をとって、プロセス改善に役立たせることもできる。ここで、例えばパターンエッジの位置の標準偏差は、パターンエッジのばらつきを表すので、露光装置やエッチング装置の状態モニターとして活用できる。設計データを利用して、どの層がパターンエッジばらつきが大きいかを調べれば、その特定層と関係するプロセス装置まで特定することができる。
【００３３】
次に、統計画像と、検出画像あるいは統計画像の比較の場合を説明する。
第１の統計画像生成回路１７ａにより出力される画像信号１０ａを第１の遅延メモリ３ａに格納するとともに、すでに格納してあった画像信号１１ａを読みだして第１の比較器１８ａにおいてセル比較することにより、メモリマット部２１における欠陥を検出することができる。
また、第２の統計画像生成回路１７ｂにより出力される画像信号１０ｂを第２の遅延メモリ３ｂに格納するとともに、すでに格納してあった画像信号１１ｂを読みだして第２の比較器１８ｂにおいてチップ比較することにより、周辺回路部２２における欠陥を検出することができる。
【００３４】
第１の比較器１８ａは、第１の遅延メモリ３ａから出力されるセルピッチに相当する量だけ遅延した画像と検出した画像を比較するセル比較であり、第２の比較器１８ｂは、第２の遅延メモリ３ｂから出力されるチップピッチに相当する量だけ遅延した画像と検出した画像を比較するチップ比較である。
設計情報に基づいて得られる半導体ウエハ４上におけるチップ内の配列データ等の座標を、キーボード、ディスク等から構成された入力手段１２で入力しておくことにより、ＣＰＵ１９は、第１の比較器１８ａによるセル比較の結果と第２の比較器１８ｂにおけるチップ比較の結果とを、入力された半導体ウエハ４上におけるチップ内の配列データ等の座標に基づいて選択し、欠陥検査データを作成して記憶装置１３に格納する。
この欠陥検査データは、必要に応じてディスプレイ等の表示手段に表示することもできるし、また出力手段により出力することもできる。
【００３５】
上記実施の形態においては、第１の比較器１８ａによるセル比較の結果と第２の比較器１８ｂにおけるチップ比較の結果との選択をＣＰＵ１９に行わせたが、第１の比較器１８ａおよび第２の比較器１８ｂにおいて行わさせてもよいことはいうまでもない。
また、上記第１の比較器１８ａによるセル比較と上記第２の比較器１８ｂによるしたチップ比較との選択は、下記のように行ってもよい。
すなわち、ＣＰＵ１９が、上記第１の比較器１８ａから得られるセル比較による不一致情報、例えば不一致画素数を定めた範囲の画像ごとに算出し、これがしきい値より大きい場合には、上記第２の比較器１８ｂから得られる対応する画像を用いたチップ比較による結果を選択し、不一致画素数がしきい値より小さい場合には上記第１の比較器１８ａから得られるセル比較結果を選択することができる。この方法によれば、チップ内の配列情報がなくてもチップ比較とセル比較の選択が可能となる。
【００３６】
上記実施の形態において説明した如く、メモリマット部に対応する統計画像と周辺回路部に対応した統計画像とを、それぞれ比較、すなわちセル比較とチップ比較することを特徴とするものである。
なお、第１の比較器１８ａおよび第２の比較器１８ｂは、本発明者らが開発した方式、特開昭６１−２１２７０８号公報記載の技術に示したもの等で差し支えなく、例えば画像の位置合わせ回路や、位置合わせされた画像の差画像検出回路、差画像を２値化する不一致検出回路、２値化された出力より面積や長さ（投影長）、座標などを算出する特徴抽出回路から構成される。
【００３７】
さらに、ここで画像の高精度な位置ずれ量と位置合わせについて図６、図７を参照して説明する。図６は本発明の一実施形態に係る被検査パターンの画像位置合わせ方法の略示説明図、図７は図６の画像位置合わせ方法の二つの画像のサンプリング位置関係略示説明図である。前記位置ずれ量の検出は下記のものが考えられる。
（ａ）線形補間方式（濃淡の差を最小にする方式）
（ｂ）二次関数補間方式（微分値の差を最小にする方式）
（ｃ）正則化補間方式（微分値の差を小さくなる拘束条件付きの濃淡の差最小方式）
【００３８】
方式（ａ）は、対象である二枚の画像の濃淡の二乗誤差を最小にして一致させるものである。方式（ｂ）は、微分画像に対して線形補間の適用を狙ったものである。また、方式（ｃ）は、方式（ｂ）を拘束条件として方式（ａ）を満たすもので、微分値の差の二乗和に対し、正則化パラメータγを重みとして与えている。前記パラメータγ＝０のときは、方式（ａ）と同じ結果を与える。いずれの方式も、繰返し演算などが不要であり、一回で実現可能なものである。
【００３９】
上記（ａ）線形補間方式を説明する。
画像のアライアメントは、図６に示すようにピクセルアライアメント及びサブピクセルアライメントにより、統計画像と基準画像とを用いて行なわれる。
前記ピクセルアライアメントは、比較する二枚の画像の一方を画素の単位でずらしながら濃淡差（基準画像の各画素の値と統計画像の対応画素の値の差）を演算し、濃淡差が最小となる位置ずれ量を求めるものである。画像の位置ずれ検出の範囲は、例えば最大±３画素とし、またパターンの設計ルールに応じて可変とする。得られた位置ずれ量だけ片方の画像位置をずらせることにより、二枚の画像の位置合わせを行なうものである。
【００４０】
まず、ピクセルアライアメントを説明する。
図６の（Ａ）枠内に記載されている下記〔数１〕を用いて説明する。
【数１】
0003625236.tif 000002
ピクセルアライメント用位置ずれ検出は、上記〔数１〕のＳ（Δｘ、Δｙ）をｍｉｎとするΔｘ、Δｙを検出するものである。
ただし、最小となる位置は画素単位でしか求められないため、真の位置が求めたΔｘ、Δｙのどちらの近くにあるかにより、オフセットとして加える。
【００４１】
下記の式に基づき、Δｘ、Δｙに１を加えたりもしくは、そのままにする。
すなわち、
Ｓ（１、０）＋Ｓ（１、−１）＋Ｓ（０、−１）が最小ならばΔｘ＋＋
Ｓ（−１、０）＋Ｓ（−１、−１）＋Ｓ（０、−１）が最小ならば、そのまま
Ｓ（−１、０）＋Ｓ（−１、−１）＋Ｓ（０、１）が最小ならば、Δｙ＋＋
Ｓ（−１、０）＋Ｓ（１、１）＋Ｓ（０、１）が最小ならば、Δｘ＋＋，Δｙ＋＋
なお、Δｘ＋＋は、Δｘ＝Δｘ＋１の意である。
【００４２】
このように位置合わせ、ピクセルアライメントにより、統計画像ｆをつねに得られた位置ずれ量だけ片方の画像の位置をずらせることにより、二枚の画像の位置合わせが行なわれる。すなわち、統計画像ｆを常に右上移動して、新たな画像ｆ′を求めることになり、移動方向を４種類（右下移動、左上移動、左下移動、右上移動）から１種類に特定することができる。これはハードウエアの簡単化につながるものである。
【００４３】
前記サブピクセルアライメントは、画素より小さい単位の位置ずれ量を求め、二枚の画像を高精度に位置合わせするものである。前記画素単位アライアメント及び当該サブピクセルアライメントは、いずれも例えば２５６ライン毎に一括して行なわれている。
サブピクセルアライメントは、位置ずれ検出部と位置合わせ部とから構成される。
【００４４】
まず、前記位置ずれ検出部を図６の（Ｂ）枠を用いて説明する。
前記位置ずれ検出部は、線形補間に基づき画像ｆ′、ｇ′を求める。ただし、位置ずれ量α、βはｆ′、ｇ′との差の二乗誤差が最も小さくなるものを位置ずれ量として検出している。すなわち、位置ずれ検出の規範は、二つの補間画像の濃淡を一致させることである。
つぎに、位置合わせ部では、図６の（Ｃ）枠を用いて説明する。この位置ずれ量α、βに基づくＳと、統計画像ｆ、基準画像ｇとのとのコンボリューション（畳み込み和）により、画像を補間して新たな画像ｆ′、ｇ′を得ている。図示〇内に×が有る記号はコンボリューションを表すものである。
このようにして元の画像ｆと新たな画像ｆ′とのサンプリング位置との関係が図７に示されている。サンプリング位置の違いが位置ずれ量α、βに相当している。
【００４５】
上記方式の特徴は、位置合わせすべき二枚の画像の濃淡が、二乗の誤差最小の意味でよく一致するように位置ずれ量α、βを求めるのであって、必ずしも画像の位置ずれ量の真値を求めているのではない。しかし、位置合わせ後の比較において、正常部の濃淡の違いを小さくでき、比較検査においては都合のよい方式であると考えられる。
また、位置ずれ量α、βの算出は、繰返し演算することなく解析的に行うことができ、ハードウエア化するのに適しているという特長がある。
【００４６】
次に、方式（ｂ）の二次関数補間方式について説明する。
本方式は、微分画像に対して線形補間の適用を目的とするものである。
まず、下記〔数２〕、〔数３〕の微分型の補間式を仮定する。
【数２】
0003625236.tif 000003
【数３】
0003625236.tif 000004
上記〔数２〕、〔数３〕で示される微分型の補間式のとる値が、〔数４〕で示されるＳが最小となるように、位置ずれ量α、βを求める。
【数４】
0003625236.tif 000005
【００４７】
上式において、下記〔数５〕、〔数６〕、〔数７〕に示すＣ１、Ｃ２、Ｃ３を定める。
【数５】
0003625236.tif 000006
【数６】
0003625236.tif 000007
【数７】
0003625236.tif 000008
【００４８】
上記〔数５〕、〔数６〕、〔数７〕のＣ１、Ｃ２、Ｃ３を用いると、〔数８〕、〔数９〕で示される位置ずれ量α、βがえられる。
【数８】
0003625236.tif 000009
【数９】
0003625236.tif 000010
【００４９】
次に、方式（Ｃ）の正則化補間方式について説明する。
下記〔数１０〕で示されるＳ、すなわち微分値の差が最小となるという拘束条件付きで、濃淡の差を最小にする位置ずれ量α、βを求める。
【数１０】
0003625236.tif 000011
【００５０】
下記〔数１１〕、〔数１２〕、〔数１３〕、〔数１４〕、〔数１５〕、〔数１６〕で示されるＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６を定める。
【数１１】
0003625236.tif 000012
【数１２】
0003625236.tif 000013
【数１３】
0003625236.tif 000014
【数１４】
0003625236.tif 000015
【数１５】
0003625236.tif 000016
【数１６】
0003625236.tif 000017
【００５１】
このＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６を用い、正則化パラメータをγとすると、上記〔数１０〕は下記〔数１７〕で表される。
【数１７】
0003625236.tif 000018
【００５２】
この〔数１７〕より下記〔数１８〕、〔数１９〕で示されるα、βが得られる。
【数１８】
0003625236.tif 000019
【数１９】
0003625236.tif 000020
なお、上式において、正則化パラメータγを０とすると、従来の線形補間と一致する。
【００５３】
また、サブピクセルアライメントの位置合わせの方式には、下記の方式が考えられる。
（ａ）′線形補間方式（濃淡の差を最小にする方式）
（ｂ）′共一次内挿方式
（ｃ）′二次関数補間方式
（ｄ）′三次たたみ込み方式（スプライン補間）方式
【００５４】
（ａ）′線形補間方式による〔数２０Ａ〕で表される新たな画像ｆ′ｉｊは、位置ずれ量α、βに基ずく下記の〔数２０Ｂ〕で表されるＳｉｊと元の画像ｆｉｊとのコンボリューションにより得ることができる。
【数２０】
0003625236.tif 000021
【数２１】
0003625236.tif 000022
【００５５】
同様にして、〔数２１Ａ〕で表される新たな画像ｇ′ｉ＋△ｘ、ｊ＋△ｙは、位置ずれ量α、βに基ずく下記の〔数２１Ｂ〕で表されるＳ′ｉｊと元の画像ｇｉ＋△ｘ、ｊ＋△ｙとのコンボリューションにより得ることができる。
【数２２】
0003625236.tif 000023
【数２３】
0003625236.tif 000024
【００５６】
また、（ｂ）′共一次内挿方式による〔数２２Ａ〕で表される新たな画像ｆ′ｉｊは、位置ずれ量α、βに基ずく下記の〔数２２Ｂ〕で表されるＳｉｊと元の画像ｆｉｊとのコンボリューションにより得ることができる。
【数２４】
0003625236.tif 000025
【数２５】
0003625236.tif 000026
【００５７】
同様にして、〔数２３Ａ〕で表される新たな画像ｇ′ｉ＋△ｘ、ｊ＋△ｙは、位置ずれ量α、βに基ずく下記の〔数２３Ｂ〕で表されるＳ′ｉｊと元の画像ｇｉ＋△ｘ、ｊ＋△ｙとのコンボリューションにより得ることができる。
【数２６】
0003625236.tif 000027
【数２７】
0003625236.tif 000028
【００５８】
（ｃ）′二次関数補間方式は下記の〔数２４〕、〔数２５〕の補間式を微分して得られる。
【数２８】
0003625236.tif 000029
【数２９】
0003625236.tif 000030
【００５９】
上式を４×４のコンボルーションで表現すると、下記の〔数２６〕、〔数２７〕で表される。
【数３０】
0003625236.tif 000031
【数３１】
0003625236.tif 000032
【００６０】
（ｄ）′三次たたみ込み方式（スプライン補間）方式は、新たな画像ｆ′ｉｊは下記の〔数２８Ａ〕で表され、位置ずれ量α、βに〔数２８Ｂ〕で表されるＳｉｊと元の画像ｆｉｊとのコンボリューションにより得られる。
【数３２】
0003625236.tif 000033
【数３３】
0003625236.tif 000034
上記〔数２８Ｂ〕において、ｈ（ｔ）＝ｓｉｎ（πｔ）／πｔとおき、近似式で展開すると、ｈ（ｔ）は下記の〔数２９〕で表される。
【数３４】
0003625236.tif 000035
また、〔数２８Ｂ〕において、ｘ１＝１＋α、ｘ２＝α、ｘ３＝１−α、ｘ４＝２−α、ｙ１＝１＋β、ｙ２＝β、ｙ３＝１−β、ｙ４＝２−βである。
【００６１】
同様にして、〔数３０Ａ〕で表される新たな画像ｇ′ｉ＋△ｘ、ｊ＋△ｙは、位置ずれ量α、βに基ずく下記の〔数３０Ｂ〕で表されるＳ′ｉｊと元の画像ｇｉ＋△ｘ、ｊ＋△ｙとのコンボリューションにより得ることができる。
【数３５】
0003625236.tif 000036
【数３６】
0003625236.tif 000037
上式において、ｘ１＝１＋（１−α）、ｘ２＝（１−α）、ｘ３＝１−（１−α）、ｘ４＝２−（１−α）、ｙ１＝１＋（１−β）、ｙ２＝１−β、ｙ３＝１−（１−β）、ｙ４＝２−（１−β）である。
【００６２】
これらの方式の中で、（ｄ）′三次たたみ込み方式（スプライン補間）方式は、平滑効果か最も小さく、方向性がないと考えられるものである。ここでは、いずれの方式も併用できるように、４×４画素の畳み込み（コンボルーション）により実現する。〔数３１〕、〔数３２〕においてコンボルーションのウエイトの例を示すものである。
【数３７】
0003625236.tif 000038
【数３８】
0003625236.tif 000039
ただし、これらの位置合わせは、チップ比較において特に必要となるもので、セル比較においては固定量のずれ補正でも構わない。
【００６３】
いずれにせよ、画像の位置合わせにおいて、位置ずれ検出は、画像を線形補間、あるいは微分画像を線形補間し、この補間画像間のそれぞれの不一致量、あるいは不一致量の線形結合が最小になるように、画像のずれ量を画素未満の分解能で求め、位置合わせはこの検出した位置ずれ量に基づき、画像を線形補間、あるいは畳み込み補間することにより、得ることができる。これにより、きわめて高精度に画像を位置合わせすることができ、本発明で意図した目的がより高感度に実現できることになる。
上記実施例においては、第１の統計画像生成回路１７ａ及び第２の統計画像生成回路１７ｂから８ビット構成で出力する場合について説明したが、１０ビット構成で出力しても差し支えない。
【００６４】
〔実施の形態  ２〕
また、上記図１の〔発明の実施の形態  １〕においては、被検査パターンの欠陥検査画像処理装置を、すなわち、Ａ／Ｄ変換器２からＣＰＵ１９までの各機器を、ステージ５、対物レンズ６、照明光源７、ハーフミラー８、イメージセンサ１からなる光学顕微鏡系から構成される装置に適用した場合について説明したが、走査型電子顕微鏡系に適用することもできることはいうまでもない。
ただし、本発明に係る被検査パターンの欠陥検査画像処理装置、すなわち、図１のＡ／Ｄ変換器２からＣＰＵ１９までを、走査型電子顕微鏡系に適用した場合、イメージセンサ１の代わりに、シンチレータ等のディテクタで構成されることになる。
【００６５】
図８を参照して走査型電子顕微鏡に適用した場合を説明する。図８は、本発明の他の一実施形態に係る被検査パターンの欠陥検査装置の略示説明図である。図８は、被検査パターンの欠陥検査画像処理装置に走査型電子顕微鏡を用いた場合の電子光学系の略示説明図である。
図８において、１０１は電子線を発射する電子源、１０２は電子源から放出された電子線、１０３、１０４は電子線を集束する対物レンズを構成する電極、１０５は電子線を偏向させる偏向器、１０６は被検査パターンを有するウェーハ、１０８はウェーハからでる二次電子、１０９は二次電子検出器、１１０は装置構成各機器を制御する表示・制御機器である。
【００６６】
図８に示す如く、電子源１０１から放出された電子線１０２は、２つの電極１０３、１０４からなる対物レンズによって試料であるウェーハ１０６上に集束される。この対物レンズを構成する２つの電極１０３、１０４のうち、電子源１０１側に位置する第１の電極１０３の電圧をウェーハ１０６側に位置するアース電位にある第２の電極１０４に対して正側の電圧とし、この電圧を調整して、第１の電極１０３と第２の電極１０４との間の電界を調節することで、対物レンズのレンズ作用が調節される。これにより、対物レンズのレンズ主面が第２の電極１０４の下側に形成される。
【００６７】
さらに、前記電子線１０２は、第１の電極１０３に囲繞されることによって、第１の電極１０３と同電位に保たれている空間内において、静電型または磁界型の偏向器１０５により偏向され、ウェーハ１０６上で２次元的に走査される。
前記電子線１０２の照射によってウェーハ１０６から発生した２次電子または反射電子は、電子線１０２の対称の位置で、チルト軸に垂直な面内に配置された２組の２次電子検出器または反射電子検出器１０８によって検出され、この検出信号を映像信号として表示制御装置１１０内の表示部においてウェーハ１０６の画像が得られる。
【００６８】
上記構成は、本発明者らによる特開平４−５１４４１号公報記載の荷電粒子線観察装置と同一の構成である。
ここで、静電型の対物レンズとした場合には、磁界型レンズの場合のように励磁コイルを巻く必要がないため、レンズ自体を小型化できる。たとえば、従来の磁界型レンズの大きさが直径１００〜１５０ｍｍであるのに対し、静電型対物レンズでは直径１０ｍｍ以下にすることもできる。
【００６９】
しかし、このように走査型電子顕微鏡に本発明へ適用した場合は、画像検出過程において画像歪みなどが生じやすいという問題に対応する必要がある。
従って、メモリマット部２１のような小さな繰返しパターンの集合を対象にした場合でも、画像の位置合わせを確実に行うことが重要である。
なお、上記発明の実施の形態では、統計画像を求める際に、画像ヒストグラムの変換等による階調変換を行っていないが、ヒストグラムイコライゼイション等を前処理として実施しても差し支えない。これは、電子ビームによるチャージアップ等の対策に有効である。
【００７０】
上記発明の実施の形態によれば、場所によるパターンの明るさの違いに影響されることなく、欠陥を高感度に検出することができる。したがって、メモリマット部２１など暗い領域も高感度に検査をすることができ、さらにその内部の明るさがばらつきの大きいパターンにおいても高感度に検査できる。
また、周辺回路部２２なども最適な検査をすることができる。しかも、画像の濃淡差を検出するだけでなく、画像のもつ各種情報をきわめて的確な形で比較でき、有効である。従って、従来に比べ、信頼性の高い検査を実現することができる。
以上、本発明に係る実施の形態について、主に光学顕微鏡や走査型電子顕微鏡を用いた画像検出に基づく画像の統計画像の生成、比較検査方法について述べたが、他の赤外線やＸ線により得られた画像検出に用いた場合にも、同様に有効であることはいうまでもない。
【００７１】
〔実施の形態  ３〕
次に、図９を参照して、本発明の半導体の製造プロセスにおける欠陥発生原因を解析への応用を説明する。図９は、本発明に係る画像処理装置の半導体製造プロセスへ適用図である。
本実施の形態は、第１の比較器と第２の比較器からの比較結果およびＣＰＵから出力される欠陥情報を入力して、半導体の製造プロセスにおける欠陥発生原因を解析し、この解析された欠陥発生原因を取り除くことによって、良品の半導体チップを高歩留まりで生産することについて説明する。
【００７２】
図９において、３８０は半導体の製造ライン、３８１は半導体ウエハ１ａの搬送経路、３８２は半導体製造工程の内、絶縁膜を形成するＣＶＤ成膜工程を実行するＣＶＤ装置、３８３は半導体製造工程の内、配線膜を形成するスパッタリング工程を実行するスパッタリング装置、３８４は半導体製造工程の内、レジスト塗布、露光、現像等を行う露光工程を実行する露光装置、３８５は半導体製造工程の内、パターニングをするエッチング工程を実行するエッチング装置であり、このように半導体ウエハは様々な製造工程を経て製造される。
【００７３】
また、３９１は比較器１８およびＣＰＵ１９から出力される欠陥情報１３を入力するインターフェース、３９２は解析等の処理を実行するＣＰＵ、３９３は解析等のプログラムを格納したメモリ、３９４、３９５、３９６、３９７は制御回路、３９８は欠陥発生原因等の解析結果を出力する印刷装置等の出力装置、３９９は各種データを表示する表示装置、４００はデータを各装置間に移送するバスライン、４０１はキーボード、ディスク等からなる入力装置、４０２は、図示しないが欠陥検査画像処理装置からは得られない欠陥を発生させた欠陥発生原因又は欠陥発生要因との因果関係の履歴データまたはデータベースを記憶させる外部記憶装置、４０３は、情報４１０を製造ラインへ提供するインターフェース、４１０は解析された欠陥発生原因または欠陥発生要因に関する情報である。
【００７４】
また、３９０は、比較器１８ａ、１８ｂおよびＣＰＵ１９（図１を参照）に示される装置から出力される欠陥情報１３を入力して、製造ライン３８０における欠陥発生原因または欠陥発生要因を解析する解析用コンピュータである。
前記製造ライン３８０は、半導体を製造する各プロセス装置３８２、３８３、３８４、３８５とからなっている。
【００７５】
解析用コンピュータ３９０は、図示しない比較器１８ａ、１８ｂおよびＣＰＵ１９から出力される欠陥情報１３を入力するインターフェース３９１と、解析等の処理を実行するＣＰＵ３９２と、解析プログラム等を格納したメモリ３９３と、制御回路３９４、３９５、３９６、３９７と、欠陥発生原因等の解析結果を出力する印刷装置等の出力装置３９８と、各種データを表示する表示装置３９９と、製造ライン３８０に関するデータおよび前記製造ライン３８０に流される半導体ウエハ１ａに関するデータ等を入力する入力装置４０１と、前記半導体ウエハ１ａ上に発生した欠陥と欠陥発生原因または欠陥発生要因との因果関係の履歴データまたはデータベースを記憶した外部記憶装置４０２と、前記ＣＰＵ３９２によって解析された欠陥発生原因または欠陥発生要因に関する情報４１０を前記製造ライン３８０へ提供するインターフェース４０３とおよびこれらを接続するバスライン４００で構成されている。
【００７６】
したがって、解析用コンピュータ３９０におけるＣＰＵ３９２は、入力された欠陥情報１３と、外部記憶装置４０２に記憶された半導体ウエハ１ａ上に発生した欠陥と、各プロセス装置３８２、３８３、３８４、３８５からなる製造ライン３８０において欠陥を発生させた欠陥発生原因または欠陥発生要因との因果関係の履歴データまたはデータベースとに基づいて、各プロセス装置３８２、３８３、３８４、３８５からなる製造ライン３８０における欠陥を発生させた欠陥発生原因または欠陥発生要因を解析し、この解析された欠陥発生原因または欠陥発生要因に関する情報４１０を各プロセス装置３８２、３８３、３８４、３８５へ提供する。
【００７７】
この欠陥発生原因または欠陥発生要因に関する情報４１０が提供された各プロセス装置３８２、３８３、３８４、３８５は、洗浄も含めて各種プロセス条件を制御して欠陥発生原因または欠陥発生要因を取り除くことによって良品の半導体ウエハ１ａを、次の工場へ送り出すことができる。その結果、半導体を高歩留まりで製造することができる。なお、欠陥検査が行われる半導体ウエハ１ａは、上記製造ライン３８０において、欠陥を発生しやすい個所の前後工程から、半導体ウエハ１ａ単位、またはロット単位でサンプリングされる。
【００７８】
また、解析用コンピュータ３９０におけるＣＰＵ３９２は、図示しないイメージセンサ１から検出された異物信号に基づいてＣＰＵ１９から得られて入力された異物情報と、外部記憶装置４０２に記憶された半導体ウエハ１ａ上に発生した異物と各プロセス装置３８２、３８３、３８４、３８５からなる製造ライン３８０において異物を発生させた異物発生原因または異物発生要因との因果関係の履歴データまたはデータベースとに基づいて、前記各プロセス装置３８２、３８３、３８４、３８５からなる製造ライン３８０における異物を発生させた異物発生原因または異物発生要因を解析する。
【００７９】
前記解析された異物発生原因または異物発生要因に関する情報４１０を前記製造ライン３８０の各プロセス装置３８２、３８３、３８４、３８５へ提供する。この異物発生原因または異物発生要因に関する情報４１０が提供された各プロセス装置３８２、３８３、３８４、３８５は、洗浄も含めて各種プロセス条件を制御して異物発生原因または異物発生要因を取り除くことによって欠陥のない良品の半導体ウエハ１ａを次工程へ送り出すことができ、その結果半導体を高歩留まりで製造することができる。
【００８０】
【発明の効果】
本発明の構成によれば、各パターンの出来具合を定量的に表現し、かつこれを用いて欠陥を検出するため、セルである繰返しパターン領域からなるメモリマット部と非繰返しパターン領域からなる周辺回路部とを有するチップを複数配列されている被検査パターンにおいて、これら多層のパターンの出来具合の悪い層によって全体の検査感度が律束されることなく、欠陥を高感度に検出することができる効果を奏する。
したがって、パターンの面荒れやグレインなどの影響を受けない。即ち、場所による被検査パターンの明るさの違いやばらつきに影響されることなく、欠陥を高感度に検出することができる効果を奏する。
また、ステッパなどの解像度やエッチングの良否などに関し、欠陥にはならないが正常部としては限界にあるようなパターンのでき具合を直接的に定量評価することが可能になり、この欠陥検査方法により製造プロセスを定量的に評価する効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る被検査パターンの欠陥検査装置の構成図である。
【図２】図１の被検査パターンのメモリマット部における統計画像の略示説明図である。
【図３】図１の被検査パターンの周辺回路部における統計画像の略示説明図である。
【図４】図１の被検査パターンのパターンエッジの略示説明図である。
【図５】図１の被検査パターンの局所領域マッチングの略示説明図である。
【図６】本発明の一実施形態に係る被検査パターンの画像位置合わせ方法の略示説明図である。
【図７】図６の画像位置合わせ方法における二つの画像のサンプリング位置関係略示説明図である。
【図８】本発明の他の一実施形態に係る被検査パターンの欠陥検査装置の略示説明図である。
【図９】本発明の一実施形態に係る画像処理装置の半導体製造プロセスへの適用説明図である。
【図１０】被検査パターンのメモリチップにおけるメモリマット部と周辺回路部の略示説明図である。
【図１１】図１０のメモリチップにおけるメモリマット部と周辺回路部における明るさのヒストグラムである。
【図１２】図１０のメモリマット部にグレインがある場合の被検査パターンの略示説明図である。
【符号の説明】
１…イメージセンサ
２…Ａ／Ｄ変換器
３ａ…第１の遅延メモリ
３ｂ…第１の遅延メモリ
４…半導体ウエハ
５…Ｘ，Ｙ，Ｚ，θステージ
６…対物レンズ
７…照明光源
８…ハーフミラ
９…画像信号
１２…入力手段
１３…欠陥もしくは不一致量記憶装置
１７ａ…第１の階調変換器
１７ｂ…第２の階調変換器
１８ａ…第１の比較器
１８ｂ…第２の比較器
１９…ＣＰＵ
２０…チップメモリ
２１…メモリマット部
２２…周辺回路部
１０１…電子源
１０２…電子線
１０３…第１の電極
１０４…第２の電極
１０５…偏向器
１０６…半導体ウェーハ
１０８…二次電子
１０９…二次電子検出器
１１０…表示・制御装置
３８０…半導体の製造ライン
３８１…半導体ウエハ１ａの搬送経路
３８２…絶縁膜を形成する実行するＣＶＤ装置
３８３…配線膜を形成するスパッタリング装置
３８４…露光工程を実行する露光装置
３８５…エッチング工程を実行するエッチング装置
３９１…インターフェース
３９２…解析等の処理を実行するＣＰＵ
３９３…解析等のプログラムを格納したメモリ
３９４、３９５、３９６、３９７…制御回路
３９８…印刷装置等の出力装置
３９９…各種データを表示する表示装置
４００…データを各装置間に移送するバスライン
４０１…キーボード、ディスク等からなる入力装置
４０２…データベースを記憶させる外部記憶装置
４０３…インターフェース
４１０…欠陥発生に関する情報
【図１】
0003625236.tif 000040
【図２】
0003625236.tif 000041
【図３】
0003625236.tif 000042
【図４】
0003625236.tif 000043
【図５】
0003625236.tif 000044
【図６】
0003625236.tif 000045
【図７】
0003625236.tif 000046
【図８】
0003625236.tif 000047
【図９】
0003625236.tif 000048
【図１０】
0003625236.tif 000049
【図１１】
0003625236.tif 000050
【図１２】
0003625236.tif 000051