(57)【特許請求の範囲】
【請求項１】
絶縁基板上に行方向に沿って複数本配列形成されたカソード電極と、これらのカソード電極の何れかに電気的に接続され，行方向及び列方向に２次元配置された複数個のエミッタ電極と、列方向に沿って複数本形成され、前記エミッタ電極から電子を引き出すゲート電極とを含む電界放出型冷陰極であって、
前記エミッタ電極及びゲート電極は、構造基板上に密接して配列された複数の構造基体にそれぞれ形成され、
列方向に隣接する構造基体に形成されたゲート電極は、膜状のゲート電極接続層によって電気的に接続され、
隣接する構造基体の隙間に、該隙間の開口部を塞ぐ第１の分離絶縁体が形成されている
ことを特徴とする電界放出型冷陰極。
【請求項２】
隣接する構造基体の接合部は、前記絶縁基板上に形成された第２の分離絶縁体上に形成されていることを特徴とする請求項１に記載の電界放出型冷陰極。
【請求項３】
行方向及び列方向に２次元配列された複数個のエミッタ電極と、列方向に沿って配列形成され前記エミッタ電極から電子を引き出すゲート電極とが形成された構造基体を複数形成する工程と、
それぞれの構造基体と絶縁基板上に行方向に沿って複数本形成されたカソード電極とを、前記エミッタ電極層が介在し、且つ隣接する構造基体が密着するように各構造基体を配列させて接着する工程と、
配列された各構造体間の隙間の開口部を塞ぐ分離絶縁体を形成する工程と、
列方向に隣接する構造基体のゲート電極を電気的に接続する膜状のゲート電極接続導電層を、前記構造基体及びゲート電極上に選択的に形成する工程とを含むことを特徴とする電界放出型冷陰極の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出型冷陰極及びその製造方法に関する。
【背景技術】
【０００２】
近年、Ｓｉ半導体加工技術を利用した電界放出型冷陰極の開発が、活発に行なわれている。
【０００３】
電界放出型冷陰極は、カソード電極上に形成された円錐状或いはピラミッド状のエミッタと、エミッタ電極層の先端部から電子を引き出すためのゲート電極とから形成される。
【０００４】
電界放出型冷陰極の形成方法には、大別するとＳｐｉｎｄｔ法と転写モールド法との二つある。Ｓｐｉｎｄｔ法で形成した場合、円錐状のエミッタを囲むように形成された絶縁層上にゲート電極が形成される。また、転写モールド法で形成した場合、エミッタの側面上に形成された絶縁膜を介してゲート電極が形成される。
【０００５】
円錐状のエミッタから電子を引き出すために、ゲート電極とエミッタの間に電圧差を与えると、形状不均一性等のために異常放電が発生したり、ゲート電極とエミッタとの間に電界誘起応力が働き、ゲート電極とエミッタとが電気的に接触して短絡し、エミッタから電子が放出されないことがあるという問題があった。
【０００６】
また、電界放出型冷陰極が行方向及び列方向に２次元配列された小型のＦＥＡ（Field Emission Array）を基板上にタイリングして形成する技術が報告されている。ところが、小型のＦＥＡに形成されたゲート電極を電気的に接続することが困難であるという問題があった。
【０００７】
隣接するゲート電極をワイヤーボンディングを用いて電気的に接続し、大面積のＦＥＡを形成する技術が報告されている。だが、ワイヤーボンディングを用いると製造コストが高いという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、従来の電界放出型冷陰極には、電界誘起応力によってゲート電極とエミッタとが接触し短絡し、エミッタから電子が放出されないことがあるという問題があった。
【０００９】
また、従来、大面積のＦＥＡを安価に製造することができないという問題点があった。
【００１０】
本発明の目的は、ゲート電極とエミッタとの短絡を防止して、信頼性の向上を図り得ると共に、大面積のＦＥＡを容易に、且つ安価に製造することが可能となる電界放出型冷陰極及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
［構成］
本発明は、上記目的を達成するために以下のように構成されている。
【００１２】
本発明の一例に係わる電界放出型冷陰極は、絶縁基板上に行方向に沿って複数本配列形成されたカソード電極と、これらのカソード電極の何れかに電気的に接続され，行方向及び列方向に２次元配置された複数個のエミッタ電極と、列方向に沿って複数本形成され、前記エミッタ電極から電子を引き出すゲート電極とを含む電界放出型冷陰極であって、前記エミッタ電極及びゲート電極は、構造基板上に密接して配列された複数の構造基体にそれぞれ形成され、列方向に隣接する構造基体に形成されたゲート電極は、膜状のゲート電極接続層によって電気的に接続され、隣接する構造基体の隙間に、該隙間の開口部を塞ぐ第１の分離絶縁体が形成されていることを特徴とする。
【００１３】
上記電界放出型冷陰極の好ましい実施態様を以下に示す。
【００１５】
隣接する構造基体の接合部は、前記絶縁基板上に形成された第２の分離絶縁体上に形成されている。
【００１６】
本発明の一例に係わる電界放出型冷陰極の製造方法は、行方向及び列方向に２次元配列された複数個のエミッタ電極と、列方向に沿って配列形成され前記エミッタ電極から電子を引き出すゲート電極とが形成された構造基体を複数形成する工程と、それぞれの構造基体と絶縁基板上に行方向に沿って複数本形成されたカソード電極とを、前記エミッタ電極層が介在し、且つ隣接する構造基体が密着するように各構造基体を配列させて接着する工程と、配列された各構造体間の隙間の開口部を塞ぐ分離絶縁体を形成する工程と、列方向に隣接する構造基体のゲート電極を電気的に接続する膜状のゲート電極接続導電層を、前記構造基体及びゲート電極上に選択的に形成する工程とを含むことを特徴とする。
【００１７】
［作用］
本発明は、上記構成によって以下の作用・効果を有する。
【００１８】
複数のエミッタが形成された複数の構造基体をタイルを貼るように、密着させて２次元配列し（タイリング）、ゲート電極又はカソード電極の形成を行うことによって、カソード電極又はゲート電極が寸断されて電気的接続が取れなくなるようなことはないので、大面積のＦＥＡを容易に形成することができる。また、生産性の大幅な向上を図ることができる。
【００１９】
また、タイリングの際、先端が先鋭な凸部上に、絶縁層，エッチング停止層及びモールド基板が形成されているので、エミッタ先端部が保護され、各構造基体の取り扱いが容易である。
【発明の効果】
【００２０】
基板上に複数の構造基体をタイリングし、ゲート電極、或いはカソード電極を形成することによって、電極を連続的に形成することが可能となり、隣接する構造基板の間で電極が切れることがなく、容易に大面積の電界放出型冷陰極を形成することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態を以下に図面を参照して説明する。
【００２２】
［第１実施形態］
図１は、本発明の第１実施形態に係わる電界放出型冷陰極の構成を示す断面図である。
【００２３】
ガラス基板１１上にＩＴＯ電極層（カソード電極）１２を介してエミッタ電極層１３が形成されている。エミッタ電極層１３の一部には、その平面に対してピラミッド状に突き出した凸部２０が形成されている。エミッタ電極層１３上にシリコン酸化膜１４が形成されている。シリコン酸化膜１４は、凸部２０の先端部を除いて形成され、凸部２０の先端が露出している。シリコン酸化膜１４上に、シリコンにボロンがドープされた拡散層１５（エッチング停止層）を介して、タングステン膜からなるゲート電極１６が形成されている。
【００２４】
次に、図１に示した電解放出型冷陰極の製造工程を図２，３の斜視図を用いて説明する。
【００２５】
先ず、図２（ａ）に示すように、ｐ型の（００１）シリコン単結晶基板（モールド基板）１７の一方の表面に底部を尖らせた逆ピラミッド状の凹部１８を形成する。シリコン単結晶基板に１７に凹部１８を形成する方法としては、シリコン単結晶基板の異方性エッチングを利用する方法がある。
【００２６】
すなわち、先ず、（１００）結晶面方位のシリコン単結晶基板の表面に、厚さ０．１μｍのシリコン酸化膜をドライ酸化法により形成し、更にレジストをスピンコート法により塗布する。次いで、レジストに例えば０．８μｍ□の開口部が得られるようにパターニングを行った後、レジストをマスクとしてＮＨ4 Ｆ・ＨＦ混合溶液により、シリコン酸化膜を選択的にエッチングする。レジストを除去した後、シリコン酸化膜をマスクとして、３０ｗｔ％のＫＯＨ水溶液を用いてシリコン単結晶基板に対して異方性エッチングを行うと、深さ０．５６μｍの逆ピラミッド状の凹部がシリコン単結晶基板に形成される。
【００２７】
次いで、シリコン単結晶基板１７の表面に、熱拡散法を用いて３×１０19ｃｍ-3以上の濃度になるようにボロンをドープし、エッチング停止層となる厚さ０．３μｍの拡散層（剛体層）１５を形成する。
【００２８】
次いで、図２（ｂ）に示すように、拡散層１５の表面に、ドライ酸化法を用いて厚さ０．２μｍ程度のシリコン酸化膜（絶縁層）１４を形成する。なお、シリコン酸化膜１４は、ＣＶＤ法等によりシリコン酸化物を堆積することによっても形成することができる。
【００２９】
熱酸化によって形成されたシリコン酸化膜は、緻密で厚さを制御することが容易であるので、熱酸化によってシリコン酸化膜を形成することが好ましい。シリコン酸化膜の膜厚を制御することによって、後に形成されるゲート電極とエミッタとの距離を精度良く調整することができる。
【００３０】
また、熱酸化によってシリコン酸化膜１４を形成した場合、シリコン酸化膜１４の凹部１８内部への成長作用によって、凹部１８の底の先端部がシリコン酸化物を堆積によって形成した場合に比べて鋭くなり、後工程で形成されるエミッタの先がさらに鋭くなる。
【００３１】
次いで、図２（ｃ）に示すように、シリコン酸化膜１４上に、スパッタ法を用いてＷ膜を厚さ０．９μｍ堆積しエミッタ電極層１３を形成する。なお、Ｗ以外にも、ＭｏやＴａ等の材料をエミッタ電極層１３として用いることが可能である。
【００３２】
次いで、エミッタ電極層１３上に、スパッタリング法を用いて、カソード電極となる厚さ１μｍ程度のＩＴＯ電極層１２を形成する。なお、エミッタ電極層１３の材質によっては、ＩＴＯ電極層１２の形成を省くことができる。ＩＴＯ電極層１２を形成しなかった場合、エミッタ電極層１３がカソード電極を兼ねることとなる。
【００３３】
次いで、図２（ｄ）に示すように、絶縁基板として、一方の面に厚さ０．４μｍのＡｌ層１９が形成された厚さ１ｍｍの石英ガラス基板１１を用意し、ガラス基板１１とＩＴＯ電極層１２とを接着する。この接着には、例えば、静電接着法を適用することが出来る。静電接着法は、冷陰極装置の軽量化や薄型化に寄与する。
【００３４】
次いで、図２（ｅ）に示すように、ガラス基板１１の表面に形成されているＡｌ層１９を、ＨＮＯ3 ・ＣＨ3 ＣＯＯＨ・ＨＦの混酸溶液を用いて選択的に除去した後、エチレンジアミン・ピロカテコール・ピラジンから成る水溶液（エチレンジアミン：７５ｃｃ，ピロカテコール：１２ｇ，ピラジン：３ｍｇ，水：１０ｃｃ）を用いてＳｉ単結晶基板１７を選択的にエッチング除去し、拡散層１５を露出させる。この工程までで、エミッタ電極層１３，シリコン酸化膜１４及び拡散層１５の一部が、拡散層１５の平坦部に対してピラミッド状に突き出した凸部２０が形成される。
【００３５】
Ｓｉ単結晶基板１７をエッチングする際、厚さ０．３μｍの拡散層１５は、前述したエッチング溶液による浸食を終了させるエッチング停止層の役割を持つと同時に、先端が鋭く尖ったエミッタ電極層１３の凸部２０をエッチング溶液の侵食から保護する役目を果たす。従って、シリコン酸化膜１４の膜厚が薄い場合でも、エミッタ電極層１３をエッチング溶液の浸食から保護し、凸部２０先端からの電界放出効率およびその均一性を大幅に向上させることができる。
【００３６】
次いで、図３（ｆ）に示すように、拡散層１５上に、スパッタ法を用いてタングステン層を厚さ０．５μｍとなるように堆積し、ゲート電極１６を形成する。なお、駆動時の電流値にも依存するが、拡散層１５のボロン濃度が、例えば１０20〜１０21ｃｍ-3と高く、抵抗率が１０-4Ω・ｃｍと低い場合には、拡散層１５もゲート電極の役割を果たし、工程数及びコスト削減のみならず、ゲート−エミッタ間距離の近接化にも大きく寄与する。
【００３７】
次いで、図３（ｇ）に示すように、ゲート電極１６上にスピンコート法を用いてフォトレジスト２１を塗布し、ピラミッド状の凸部２０先端部上に約０．９μｍ程度のフォトレジスト２１が形成されているようにする。
【００３８】
次いで、図３（ｈ）に示すように、酸素プラズマによるドライエッチングによって、凸部２０の先端部が０．７μｍほど現れるように、レジスト層２１の表面層をエッチング除去する。そして、反応性イオンエッチング法を用いて、凸部２０の先端部のゲート電極１６及び拡散層１５をエッチングする。
【００３９】
次いで、図３（ｉ）に示すように、レジスト２１を除去した後、ＮＨ4 Ｆ・ＨＦ混合溶液を用いて、シリコン酸化膜１４を選択的に除去する。以上の工程までで、ゲート電極１６に開口部が形成されるとともに、エミッタ電極層１３の凸部２０の先端部が露出し、ピラミッド状の冷陰極、すなわちエミッタが形成される。
【００４０】
なお、エミッタ電極層上にＩＴＯ電極層を形成せずに、予め石英ガラス上に形成されたＩＴＯ電極層とエミッタ電極層を接着して形成することも可能である。
【００４１】
本実施形態によれば、ゲート電極が剛体からなる拡散層から形成されていることによって、ゲート電極とエミッタ電極層の凸部とが短絡することがない。
【００４２】
ゲート配線が、ゲート電極と拡散層の２層から形成され、その抵抗率が従来に比べて低くなっている。従って、大面積化した場合に信号遅延を抑制することができる。
【００４３】
［第２実施形態］
図４は、本発明の第２実施形態に係わる電界放出型冷陰極の構成を示す断面図である。図４において、図１と同一な部分には同一符号を付し、その説明を省略する。
【００４４】
本実施形態の特徴は、エミッタ電極層１２のピラミッド状に形成された凸部２０の先端付近まで、ｎ型拡散層３１が形成されており、拡散層３１の表面がほぼ平坦になっていることである。
【００４５】
本冷陰極は、第１実施形態の冷陰極に比べて拡散層３１の膜厚が厚いうえ、さらにゲート配線の抵抗が減少し、大面積のＦＥＡを形成しても信号遅延が起こりにくい。
【００４６】
図５，６の工程断面図を用いて、図４に示した電界放出型冷陰極の製造工程を説明する。先ず、図５（ａ）に示すように、ｐ型の（００１）シリコン単結晶基板１７の表面層に、熱拡散法或いはイオン注入法等を用いてｎ型拡散層３１を形成する。
【００４７】
次いで、図５（ｂ）に示すように、逆ピラミッド状の凹部３２を、拡散層３１及びシリコン基板１７上に形成する。凹部３２を形成する際、凹部３２の開口部が拡散層３１に形成され、凹部３２の底の先端部がシリコン基板中１７に形成されるようにする。シリコン基板１７に凹部３２を形成するには、第１実施形態において説明した方法を用いて形成することができる。
【００４８】
次いで、図５（ｃ）に示すように、拡散層３１及びシリコン基板１７の表面に、ドライ酸化法を用いてシリコン酸化膜１４を形成する。次いで、図７（ｄ）に示すように、シリコン酸化膜１４上にエミッタ電極層１３及びカソード電極となるＩＴＯ電極層１２を順次積層する。エミッタ電極層１３は、凹部内が埋め込まれるまで形成する。
【００４９】
次いで、図５（ｅ）に示すように、背面に厚さ０．４μｍのＡｌ層１９が形成された厚さ１ｍｍの石英ガラス基板１１を用意し、ガラス基板１１とシリコン単結晶基板１７とをエミッタ電極層１３が介するように接着する。この接着には、例えば、静電接着法を適用することが出来る。静電接着法は、冷陰極装置の軽量化や薄型化に寄与する。
【００５０】
次いで、図５（ｆ）に示すように、石英ガラス基板１１背面のＡｌ層１９を除去した後、電気化学エッチング法を用いてシリコン単結晶基板１７を選択的にエッチング除去し、拡散層３１を露出させるとともに、拡散層３１及びシリコン酸化膜１４に覆われたエミッタ電極層１３によるピラミッド形状の凸部３３の先端部を露出させる。
【００５１】
電気化学エッチング法は、例えばＫＯＨ水溶液中で、ｎ型拡散層３１とｐ型のシリコン単結晶基板１７との界面に生じているｐｎ接合に対して逆電圧を印加してｐ型のシリコン単結晶基板を選択的にエッチングする方法である。
【００５２】
次いで、図６（ｇ）に示すように、拡散層３１上に、電気メッキ法を用いて、ゲート電極１６を形成する。電界メッキ法を用いてゲート電極１６を形成すると、ゲート電極１６は導電性を有する拡散層３１の表面にのみ選択的に形成されるので、凸部３３の先端部の絶縁性のシリコン酸化膜１４上には形成されない。
【００５３】
次いで、図６（ｈ）に示すように、ＮＨ4 Ｆ・ＨＦ混合溶液を用いて、シリコン酸化膜１４を選択的に除去する。この工程までで、ゲート電極１６，拡散層３１及びシリコン酸化膜１４に開口部が形成されるとともに、エミッタ電極層１３によるピラミッド状の凸部３３の先端部が露出し、ピラミッド状の冷陰極、すなわちエミッタが形成される。
【００５４】
なお、エミッタ電極層上にＩＴＯ電極層を形成せずに、予め石英ガラス上に形成されたＩＴＯ電極層とエミッタ電極層を接着して形成することも可能である。
【００５５】
［第３実施形態］
図７は、本発明の第３実施形態に係わる電界放出型冷陰極の構成を示す断面図である。なお、図１と同一な部分には同一符号を付し、その説明を省略する。
【００５６】
本実施形態の特徴は、ＩＴＯ電極層１２とエミッタ電極層３５との間に芯状抵抗層３４が形成されていることである。エミッタ電極層３５は、凸部３３毎にそれぞれ分離されて形成されており、芯状抵抗層３４によってＩＴＯ電極層１２と電気的に接続されている。
【００５７】
製造時のバラツキでエミッタ電極層３５の形状がそれぞれ異なる場合があるため、ゲート電極１６との間隔が短いエミッタ電極層３５から大量の電流が流れることによって、ゲート電極１６とエミッタ電極層３５との間に短絡が生じる可能性がある。しかし、芯状抵抗層３４をエミッタ電極層３５とＩＴＯ電極層１２との間に挿入することでＩＴＯ電極層１２からエミッタ電極層３５に流れる電流を制限し、短絡を抑えることができる。
【００５８】
この図７に示した冷陰極の製造工程を図８の工程断面図を用いて説明する。図８（ａ），（ｂ）は、第２実施形態の図５（ａ），（ｂ）に示した工程と同様であるので、その説明を省略する。そして、図８（ｃ）に示すように、シリコン酸化膜１４上に電極材を堆積する。そして、凹部３２を含む領域の電極材上にレジスト（不図示）を形成した後、レジストをマスクとしてＲＩＥ法を用いて電極材をエッチングしてエミッタ電極層３５を形成し、レジストを除去する。
【００５９】
次いで、図８（ｄ）に示すように、シリコン酸化膜３４及びエミッタ電極層３５上に、芯状抵抗層３４を堆積する。
【００６０】
次いで、図８（ｅ）に示すように、芯状抵抗層３４上にＩＴＯ電極層１２を形成した後、第２実施形態と同様に、石英ガラス基板１１とＩＴＯ電極層１２の接着，シリコン単結晶基板１７の選択的除去及びゲート電極１６の形成を順次行う。
【００６１】
そして、図８（ｆ）に示すように、第２実施形態と同様に、拡散層３１及びシリコン酸化膜１４を選択的にエッチングすることによって、エミッタ電極層３５が露出し、電界放出型冷陰極が完成する。
【００６２】
なお、芯状抵抗層上にＩＴＯ電極層を形成せずに、予め石英ガラス上に形成されたＩＴＯ電極層とエミッタ電極層を接着して形成することも可能である。
【００６３】
［第４実施形態］
図９は、本発明の第４実施形態に係わるＦＥＡの構成を示す断面図である。図９において、図７と同一な部分には同一符号を付し、その説明を省略する。
【００６４】
本実施形態の特徴は、先端が先鋭な凸部を有するエミッタ電極層３５が複数個配列形成された構造基体４３ａ〜ｄが、石英ガラス基板４１上に行方向に沿って形成されたカソード電極ライン４２ａ，ｂ上に、行方向及び列方向に密着して２次元配置されていることである。そして、構造基体４３ａ〜ｄ上に、ゲート電極４４ａ，ｂが列方向に沿って配列形成されている。
【００６５】
なお、図７は、構造基体４３ａ〜ｄの接合部を拡大して図示した図であり、各構造基体４３には、図示されている部分以外に多くのエミッタ電極層３５が形成されている。また、カソード電極４２とゲート電極４４の交差部に一つの構造基体が配置されているように図示されているが、一つの構造基体にカソード電極４２とゲート電極４４の交差部が複数個形成されている。
【００６６】
この冷陰極の製造工程を図１０〜１２の工程図を用いて説明する。
【００６７】
先ず、図１０（ａ）に示すように、第３実施形態の図８（ａ）〜（ｄ）に示した工程を用いて複数のエミッタ電極層３５を形成した後、芯状抵抗層３４の形成及びパターニングを行った構造基体４３ａ〜ｄを用意する。また、表面にカソード電極４２ａ，ｂが行方向に沿って形成された石英ガラス基板４１を用意する。
【００６８】
次いで、図１１（ｂ）に示すように、構造基体４３ａ〜ｄと石英ガラス基板４１のカソード電極４２ａ，ｂが形成されている面とを、エミッタ電極層３５が介在するように接着する。つまり芯状抵抗層３４とカソード電極４２ａ，ｂとを接着する。
【００６９】
次いで、図１１（ｃ）に示すように、第３実施形態と同様にシリコン単結晶基板１１を選択的にエッチング除去し、拡散層３５の凸部３３を露出させる。
【００７０】
次いで、図１２（ｄ）に示すように、拡散層３１上にスクリーン印刷方法を用いてゲート電極４４ａ，ｂを列方向に沿って形成する。拡散層３１の表面は、突起が一部にあるだけで、その表面は平坦であるため、容易にゲート電極４４ａ，ｂをスクリーン印刷によって形成することができる。
【００７１】
このとき、隣接する構造基体４３の間の隙間が大きいと、ゲート電極４４が断切れを起こすおそれがある。そのため、隙間を埋め込むようにゲート電極４４を形成すると、断切れを起こす事を防止することができる。また、隙間を埋め込むように形成した際、カソード電極４２と絶縁されていれば、ゲート電極４４がガラス基板上に形成されていても良い。また、ゲート電極４４が形成される位置のガラス基板上に接続電極を形成しておき、ゲート電極が接続電極上に形成されるようにすると、更にゲート電極の電気的接続を確実にすることができる。
【００７２】
そして、図１２（ｅ）に示すように、ゲート電極４４ａ，ｂをパターニングし、拡散層３１を露出させた後、拡散層３１及びシリコン酸化膜１４を順次エッチングし、エミッタ電極層３５の先端が先鋭な凸部を露出させる。以上説明した工程で本実施形態のＦＥＡが形成される。
【００７３】
本実施形態によれば、予め複数のエミッタが形成された構造基体を予めカソード電極が形成された石英ガラス基板上に配列した後、エミッタ上のシリコン単結晶基板を選択的に除去し、ゲート電極を形成することによって、ワイヤボンディングを用いることなく大面積のＦＥＡを形成することができる。
【００７４】
また、ゲート電極の形成に印刷法を用いることによって、簡易に列方向に沿ったゲート電極を形成することができる。
【００７５】
なお、構造基体４３は、第１実施形態の図２（ａ）〜（ｃ）に示した工程を経て形成された構造、又は第２実施形態の図５（ａ）〜（ｄ）に示した工程を経て形成された構造を用いても良い。
【００７６】
［第５実施形態］
図１３は、本発明の第５実施形態に係わるＦＥＡの構成を示す断面図である。図１３において、図９と同一な部分には同一符号を付し、その説明を省略する。
【００７７】
本実施形態のＦＥＡの特徴は、ゲート電極接続導電層５１（５１ａ，ｂ）が、ゲート電極４４（４４ａ，ｂ）上に形成されていることである。それぞれのゲート電極接続導電層５１ａ，ｂは、隣接する構造基体４３の接合部上に位置するゲート電極４４上に選択的に形成されている。ゲート電極接続層５１を形成することによって、隣接する構造基体４３の間におけるゲート電極の電気的接続を確実に行うことができる。
【００７８】
図１３に示したＦＥＡの製造工程を図１４の工程図を用いて説明する。先ず、図１４（ａ）に示すように、図１０（ａ）〜図１２（ｄ）に示した工程を経て形成された構造に対して、隣接する構造基体４３の接合部を含む領域のゲート電極４４上に、スクリーン印刷法を用いてゲート電極接続導電層５１ａ，ｂを形成する。なお、全面に電極材を堆積した後、パターニングしてゲート電極接続導電層５１を形成することも可能である。
【００７９】
次いで、図１４（ｂ）に示すように、先の実施形態で説明した工程と同様に、ゲート電極４４，拡散層３１及びシリコン酸化膜１４をエッチングすることによってエミッタ電極層３５の凸部先端を露出させて、本実施形態のＦＥＡが完成する。
【００８０】
なお、エミッタ電極層３５の凸部先端を露出させた後、ゲート電極接続導電層を形成することも可能である。
【００８１】
［第６実施形態］
図１５は、本発明の第６実施形態に係わるＦＥＡの構成を示す断面図である。図１５において、図９と同一な部分には同一符号を付し、その説明を省略する。
【００８２】
本実施形態の特徴は、隣接する構造基体６１ａ，ｂの隙間部６２に、ガラス，ＳＯＧ（Spin On Glass ），シリコン酸化物又はシリコン窒化物からなる絶縁層６３が埋め込まれていることである。絶縁層６３が隙間部６２に埋め込まれていることによって、ゲート電極４４ａ，ｂを堆積する際、構造基体の繋ぎ目の隙間部６２において、ゲート電極４４ａ，ｂがＩＴＯ電極層４４ａ上に形成されるのを防ぎ、ゲート電極４４ａ，ｂとＩＴＯ電極層４２ａとが短絡することを防ぐ。
【００８３】
図１５に示したＦＥＡの製造工程を図１６，１７の工程図を用いて説明する。
【００８４】
先ず、図１６（ａ）に示した構造は、先に説明した図１０（ａ）〜図１１（ｃ）に示した工程を経て形成されるものである。図示したように、構造基体６１ａと構造基体６１ｂとの間に、隙間部６２が生じている。
【００８５】
次いで、図１６（ｂ）に示すように、基板６１ａ，ｂ間の隙間部６２を埋めるように、絶縁層６３を形成する。
【００８６】
次いで、図１７（ｃ）に示すように、エッチバック法等を用いて、拡散層３１上の絶縁層６３を除去し、隙間部６２に絶縁層６３を埋め込み形成する。なお、隙間部６２の全てを絶縁層６３で埋め込む必要はなく、隙間部６２の開口部を塞ぐように形成されていればよい。
【００８７】
次いで、図１７（ｄ）に示すように、第４実施形態と同様にゲート電極４４ａ，ｂを形成した後、ゲート電極，拡散層３１及びシリコン酸化膜１４を選択的に除去することによってＦＥＡが完成する。
【００８８】
なお、構造基体６１は、第１実施形態の図２（ａ）〜（ｃ）に示した工程を経て形成された構造、又は第２実施形態の図５（ａ）〜（ｄ）に示した工程を経て形成された構造を用いても良い。
【００８９】
［第７実施形態］
図１８は、本発明の第７実施形態に係わるＦＥＡの構成を示す斜視図である。図１８において、図９と同一な部分には同一符号を付し、その説明を省略する。
【００９０】
本実施形態のＦＥＡの特徴は、隣接する構造基体４３の接合部を含む領域の下に絶縁層７１が形成されていることである。隣接する構造基体４３の接合部の下に絶縁層が形成されていることによって、ゲート電極４４とカソード電極４２とが電気的に接続することを防止することができる。
【００９１】
図１９，２０の工程図を用いて、図１８に示したＦＥＡの製造工程を説明する。
【００９２】
先ず、図１９（ａ）に示すように、図８（ａ）〜（ｄ）に示した工程を経て形成された構造に対し、芯状抵抗層３４がパターニングされた構造基体４３ａ〜ｄを用意する。また、石英ガラス基板４１上に、カソード電極ライン４２ａ，ｂ及び絶縁層７１が形成された構造基板７０を用意する。なお、絶縁層７１は、後工程で構造基板７０上に構造基体４３をタイリングする際、隣接する基体４３の接合部を含む領域に接する部位に形成されている。
【００９３】
次いで、図２０（ｂ）に示すように、各構造基体４３の抵抗層３４が形成されている面と基板７０のカソード電極４２ａ，ｂが形成されている面とを接着する。このとき、絶縁層７１上に、隣接する構造基体４３の接合部が必ず存在するようにタイリングする。
【００９４】
次いで、図２０（ｃ）に示すように、各シリコン単結晶基板１７の除去、ゲート電極４４ａ，ｂの形成、ゲート電極４４，拡散層３１及びシリコン酸化膜１４のエッチングを順次行うことによって、本実施形態のＦＥＡが完成する。
【００９５】
なお、構造基体４３は、第１実施形態の図２（ａ）〜（ｃ）に示した工程を経て形成された構造、又は第２実施形態の図５（ａ）〜（ｄ）に示した工程を経て形成された構造を用いても良い。
【００９６】
［第８実施形態］
図２１，２２は、本発明の第８実施形態に係わる電界放出型冷陰極の製造工程を示す工程断面図である。
【００９７】
先ず、図２１（ａ）に示すように、支持基板８１と、図８（ａ）〜（ｄ）に示した工程を経て形成された構造に対し、芯状抵抗層３４がパターニングされた構造基体８２ａ〜ｄのシリコン基板１７面とを仮接着する。
【００９８】
次いで、図２１（ｂ）に示すように、芯状抵抗層３４上にカソード電極８３ａ，ｂをスクリーン印刷法を用いて行方向に沿って形成する。
【００９９】
次いで、図２２（ｃ）に示すように、カソード電極８３ａ，ｂと石英ガラス基板８４とを接着する。そして、支持基板８１及びシリコン単結晶基板１７を除去することによって、図１１（ｃ）に示した構造が形成される。後の工程は、図１１（ｃ）〜図１２（ｅ）に示した工程と同様の工程を行うことによって本実施形態のＦＥＡが完成する。
【０１００】
［第９実施形態］
図２３は、本発明の第９実施形態に係わるＦＥＡの構成を示す斜視図である。図２３において、図９と同一な部分には同一符号を付し、その説明を省略する。
【０１０１】
本実施形態の特徴は、隣接する構造基体と接合部と接するカソード電極８３の下部にカソード電極接続導電層９２（９２ａ，ｂ）が形成されていることである。カソード電極接続導電層９２を形成することによって、隣接する構造基体８３間におけるカソード電極８３の電気的接続を確実にすることができる。
【０１０２】
図２３に示したＦＥＡの製造工程を図２４の工程図を用いて説明する。
【０１０３】
先ず、図２１（ａ），（ｂ）に示した工程を経て形成された構造を用意する。そして、表面にカソード電極接続電極層９２ａ，ｂが形成されている石英ガラス基板９１を用意する。石英ガラス基板９１上のカソード電極接続導電層９２は、隣接する構造基体の接合部とカソード電極８３ａ，ｂとの交差部を含む領域に面するガラス基板９１上に形成されている。
【０１０４】
次いで、カソード電極接続導電層９２とカソード電極８３とを接着した後、支持基板８１及びシリコン基板１７を除去し、ゲート電極４４の形成、拡散層３１及びシリコン酸化膜１４のエッチングを行うことによってＦＥＡが完成する。
【０１０５】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上述したＦＥＡを用いてＦＥＤ（Field Emission Display）、或いは電子ビーム露光装置を形成することも可能である。
【０１０６】
また、剛体層（エッチング停止層）は、シリコンに不純物がドープされた拡散層に限らず、ゲート電極より固く、電界誘起応力によって変位しないものであれば任意の材料を用いることができる。また、シリコン基板（モールド基板）上に剛体層を堆積して形成しても良い。
【０１０７】
また、エミッタ電極層の材料としては、タングステンに限らず、仕事関数の低い種々の材料を用いることができる。
【０１０８】
また、上記第４〜９実施形態に示した製造方法を適宜組み合わせてＦＥＡを形成することも可能である。
【０１０９】
また、ゲート電極の形成に際し、蒸着法、或いはスパッタリング法等を用いることが可能である。
【０１１０】
また、Ｓｐｉｎｄｔ法等で形成された冷陰極が２次元配列され、且つゲート電極が列方向に沿って形成された複数の構造基体を密着配列した後、列方向に隣接する構造基体のゲート電極を膜状のゲート電極接続層で電気的に接続することも可能である。また、ゲート電極とカソード電極とが同一平面内に形成された平面型の冷陰極が形成された構造基体を同様にタイリングすることも可能である。
【０１１１】
ゲート電極接続層の形成の際、隣接する構造基体の接合部で上述した実施形態で説明したように断切れを起こす事がある。そのため、隙間を埋め込むようにゲート電極接続層を形成すると、断切れを起こす事を防止することができる。また、隙間を埋め込むように形成した際、カソード電極と絶縁されていれば、ゲート電極接続層が構造基板上に形成されていても良い。また、ゲート電極が形成される位置の構造基板上に接続電極を形成しておき、ゲート電極接続層が接続電極上に形成されるようにすると、更にゲート電極の電気的接続を確実にすることができる。
【０１１２】
また、構造基体が配列形成された複数の構造基板を２次元配列して、更に大面積のＦＥＡを形成することも可能である。この場合、構造基板にカソード電極に接続するスルーホールを設け、該スルーホールを用いて隣接する構造基板のカソード電極を電気的に接続することが可能である。
【０１１３】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【図面の簡単な説明】
【０１１４】
【図１】第１実施形態に係わる電界放出型冷陰極の構成を示す断面図。
【図２】図１に示した電界放出型冷陰極の製造工程を示す工程断面図。
【図３】図１に示した電界放出型冷陰極の製造工程を示す工程断面図。
【図４】第２実施形態に係わる電界放出型冷陰極の構成を示す断面図。
【図５】図４に示した電界放出型冷陰極の構成を示す工程断面図。
【図６】図４に示した電界放出型冷陰極の構成を示す工程断面図。
【図７】第３実施形態に係わる電界放出型冷陰極の構成を示す断面図。
【図８】図７に示した電界放出型冷陰極の製造工程を示す工程断面図。
【図９】第４実施形態に係わるＦＥＡの構成を示す斜視図。
【図１０】図９に示したＦＥＡの製造工程を示す工程図。
【図１１】図９に示したＦＥＡの製造工程を示す工程図。
【図１２】図９に示したＦＥＡの製造工程を示す工程図。
【図１３】第５実施形態に係わるＦＥＡの構成を示す斜視図。
【図１４】図１３に示したＦＥＡの製造工程を示す工程図。
【図１５】第６実施形態に係わるＦＥＡの構成を示す斜視図。
【図１６】図１５に示したＦＥＡの製造工程を示す工程図。
【図１７】図１５に示したＦＥＡの製造工程を示す工程図。
【図１８】第７実施形態に係わるＦＥＡの構成を示す斜視図。
【図１９】図１８に示したＦＥＡの製造工程を示す斜視図。
【図２０】図１８に示したＦＥＡの製造工程を示す工程図。
【図２１】第８実施形態に係わるＦＥＡの製造工程を示す工程図。
【図２２】第８実施形態に係わるＦＥＡの製造工程を示す工程図。
【図２３】第９実施形態に係わるＦＥＡの構成を示す斜視図。
【図２４】図２３に示したＦＥＡの製造工程を示す工程図。
【符号の説明】
【０１１５】
１１…ガラス基板
１２…ＩＴＯ電極層（カソード電極）
１３…エミッタ電極層
１４…シリコン酸化膜
１５…拡散層
１６…ゲート電極
１７…シリコン単結晶基板
１８…凹部
１９…Ａｌ層
２０…凸部
２１…レジスト
３１…拡散層
３２…凹部
３３…凸部
３４…芯状抵抗層
３５…エミッタ電極層
４１…石英ガラス基板
４２ａ，ｂ…カソード電極
４３ａ〜ｄ…構造基体
４４ａ，ｂ…ゲート電極
５１ａ，ｂ…ゲート電極接続導電層
６１…構造基体
６２…隙間部
６３…絶縁層
７１…絶縁分離層
８１…支持基板
８３ａ，ｂ…カソード電極
９１…石英ガラス基板
９２ａ，ｂ…カソード電極接続導電層
【図１】
0003668246.tif 000002
【図２】
0003668246.tif 000003
【図３】
0003668246.tif 000004
【図４】
0003668246.tif 000005
【図５】
0003668246.tif 000006
【図６】
0003668246.tif 000007
【図７】
0003668246.tif 000008
【図８】
0003668246.tif 000009
【図９】
0003668246.tif 000010
【図１０】
0003668246.tif 000011
【図１１】
0003668246.tif 000012
【図１２】
0003668246.tif 000013
【図１３】
0003668246.tif 000014
【図１４】
0003668246.tif 000015
【図１５】
0003668246.tif 000016
【図１６】
0003668246.tif 000017
【図１７】
0003668246.tif 000018
【図１８】
0003668246.tif 000019
【図１９】
0003668246.tif 000020
【図２０】
0003668246.tif 000021
【図２１】
0003668246.tif 000022
【図２２】
0003668246.tif 000023
【図２３】
0003668246.tif 000024
【図２４】
0003668246.tif 000025