(57)【特許請求の範囲】
【請求項１】
コンバータの出力電圧を検出し、当該出力電圧の分圧値と、基準電圧源からの基準電圧との差分により生成される誤差出力電圧に基づいて、コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に、またＰＦＭ方式からＰＷＭ方式に切換えるように構成され、
前記コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に切換える場合の前記誤差出力電圧の値と、ＰＦＭ方式からＰＷＭ方式に切換える場合の前記誤差出力電圧の値とが異なる値に設定されてなるＤＣ−ＤＣコンバータ回路であって、
前記ＰＦＭ方式による駆動状態において、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号が、あらかじめ定められたタイミングにおいて所定数連続して生成される場合に、前記ＰＦＭ方式からＰＷＭ方式による駆動動作に切換えるように構成したＤＣ−ＤＣコンバータ回路。
【請求項２】
前記スイッチング素子に与える駆動信号が、基準クロック信号に基づいて生成されるタイミング信号の発生時において、ＰＦＭ動作を設定する基準電圧と、前記誤差出力電圧とを比較することにより生成されるように構成された請求項１に記載のＤＣ−ＤＣコンバータ回路。
【請求項３】
前記スイッチング素子に与える駆動信号と、基準クロック信号に基づいて生成されるタイミング信号との論理積に基づいて、カウント開始およびカウントリセットを制御するカウント制御信号を生成し、前記カウント制御信号によるカウント継続期間内に、前記スイッチング素子に与える駆動信号の数が所定数に達した場合に、前記駆動信号があらかじめ定められたタイミングにおいて所定数連続していることを検証するように構成した請求項１に記載のＤＣ−ＤＣコンバータ回路。
【請求項４】
前記ＰＷＭ方式による駆動状態において、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号のデューティ値が、所定の値以下となった場合に、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるように構成した請求項１ないし請求項３のいずれか１項に記載のＤＣ−ＤＣコンバータ回路。
【請求項５】
前記スイッチング素子に与える駆動信号が、基準クロック信号に基づいて生成される三角波信号と、前記誤差出力電圧との比較により生成されるように構成された請求項４に記載のＤＣ−ＤＣコンバータ回路。
【請求項６】
前記スイッチング素子に与える駆動信号と、基準クロック信号に基づいて生成される切換えゲート信号との論理積がとられ、前記論理積の結果に基づいて、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるように構成した請求項４に記載のＤＣ−ＤＣコンバータ回路。
【請求項７】
前記駆動信号によりなされるスイッチング素子のオン動作により、１次側の直流電源よりコイルに電流を流して電磁エネルギーの蓄積動作を実行し、前記スイッチング素子のオフ動作により、コイルに蓄積されたエネルギーを放出させることで、出力電圧を昇圧させるように構成した請求項１ないし請求項６のいずれか１項に記載のＤＣ−ＤＣコンバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、チョッパー型のＤＣ−ＤＣコンバータ回路に関し、特にコンバータに加わる負荷情報をドロッパー抵抗を用いずに検証するように構成すると共に、コンバータの駆動動作を緩慢に切換えることができるようになされたＤＣ−ＤＣコンバータ回路に関する。
【０００２】
【従来の技術】
チョッパー型のＤＣ−ＤＣコンバータ回路は、周知のように直流入力電圧を異なる直流電圧に変換するように機能し、多くの直流駆動回路の駆動電源として用いられている。このＤＣ−ＤＣコンバータ回路による出力電圧は、あらかじめ定められた所定の電圧値に安定していることが望ましく、その出力電圧を所定の範囲に保つための制御方法として、一般に２つの方法が知られている。その１つはＰＦＭ（pulse frequency modulation＝周波数変調）方式であり、他の１つはＰＷＭ方式（pulse width modulation＝パルス幅変調）である。
【０００３】
前記したＰＦＭ方式には、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号を連続的に変化させる純粋なＰＦＭ方式と、駆動信号を生成する場合のタイミング（基本周波数）は一定で、コンバータの出力電圧に応じてスイッチング素子に与える駆動信号を生成するか、駆動信号を生成せずにスキップさせる疑似的なＰＦＭ方式が知られている。
【０００４】
前記したいずれのＰＦＭ方式であっても、ＰＷＭ方式に比較すると回路構成を簡素化できるメリットがあり、特に軽負荷の状態においては、駆動電力の利用効率を向上させることができる特質を有している。しかしながら、このＰＦＭ方式においてはリプル電圧が大きく、リプル周波数が変化するために、リプルを除去し難い問題点がある。
【０００５】
一方、ＰＷＭ方式においては、スイッチング周波数が一定のため、リプル電圧を容易にフィルター等により除去することができる。しかしながら、ＰＷＭ方式においては、コンバータ出力電圧を制御する前記スイッチング素子に与えるスイッチング周波数が一定で、定められたタイミングにおいて常にスイッチング素子を駆動するために、軽負荷時においては駆動電力の利用効率が悪化するという欠点を有している。
【０００６】
そこで、出力負荷が大きい状態ではＰＷＭ方式による駆動手段を利用し、出力負荷が小さい状態ではＰＦＭ方式による駆動手段を利用するようにしたチョッパー型のＤＣ−ＤＣコンバータ回路がすでに提案されている。
【０００７】
【発明が解決しようとする課題】
ところで、前記したＰＷＭ方式およびＰＦＭ方式を、出力負荷に応じて切換えて駆動するＤＣ−ＤＣコンバータ回路においては、出力負荷の状態を検出するために、出力負荷と直列にドロッパー抵抗を挿入した構成が採用されている。図５は、その一例をブロック図によって示したものである。
【０００８】
すなわち、図５において符号ＶinはＤＣ−ＤＣコンバータの電源入力端子、すなわち１次側のバッテリー等よりもたらされるＤＣ電圧が供給される端子を示している。この入力端子Ｖinには、負荷状態を検出するためのドロッパー抵抗Ｒ3 が挿入され、このドロッパー抵抗Ｒ3 を介してコイルＬ1 が接続されている。
【０００９】
さらに、前記コイルＬ1 と直列にダイオードＤ1 が接続されて、ダイオードＤ1 のカソード側が出力端子Ｖout を構成している。そして、前記出力端子Ｖout と基準電位点（アース）との間には、電圧保持用のコンデンサＣ1 が接続されており、このコンデンサＣ1 によって保持されたコンバータの出力電圧が、出力端子Ｖout に接続された負荷１０に供給されるように構成されている。
【００１０】
前記出力端子Ｖout とアースとの間には、コンバータの出力電圧を検出するための抵抗Ｒ1 およびＲ2 からなる分圧回路１１が接続されており、この分圧回路１１により生成される分圧電圧は、出力電圧検出部１２を構成する誤差増幅器１３の一方の入力端子（反転入力端子）に供給されるように構成されている。また、誤差増幅器１３の他方の入力端子（非反転入力端子）には、図示せぬ基準電圧源からもたらされる基準電圧Ｖref が供給され、これにより、誤差増幅器１３よりコンバータ出力電圧の変動に伴う誤差出力電圧（以下、これをエラー信号ともいう）が生成される。
【００１１】
前記誤差増幅器１３により生成されたエラー信号は、昇圧動作制御部１４に供給される。そして昇圧動作制御部１４より、スイッチング素子としてのｎ型ＭＯＳパワーＦＥＴＱ1 のゲート端子に駆動信号（以下、これをスイッチング信号ともいう）が供給されるように構成されている。また、ＦＥＴＱ1 のドレイン端子は前記したコイルＬ1 の出力端子Ｖout 側に接続され、さらに、そのソース端子はアース接続されている。また、前記した昇圧動作制御部１４には、基準クロック生成部１５からもたらされる基準クロック信号が供給されるように構成されており、この基準クロック信号に基づいて、前記ＦＥＴＱ1 はＰＦＭ駆動、またはＰＷＭ駆動がなされ、これに基づいてＦＥＴＱ1 に前記したスイッチング信号が供給されるように構成されている。
【００１２】
前記した昇圧動作制御部１４からのスイッチング信号により、ＦＥＴＱ1 がオンされると、前記コイルＬ1 に端子Ｖinより電流が流れて、コイルＬ1 に電磁エネルギーが蓄積される。その後、ＦＥＴＱ1 がオフされると、コイルＬ1 に蓄積されたエネルギーにより、コイルＬ1 に起電力が発生し、前記ダイオードＤ1 を介して電流が流れる。これにより出力端子Ｖout の電圧を上昇させる。したがって、この形態においては、出力端子Ｖout には入力端子Ｖinよりも高い電圧が発生する昇圧型ＤＣ−ＤＣコンバータを構成している。
【００１３】
一方、前記したドロッパー抵抗Ｒ3 の両端部は、負荷電流検出部１６を構成する直流増幅器１７の各入力端子に接続されている。ここで、前記した負荷１０が軽負荷の場合においては、ドロッパー抵抗Ｒ3 に流れる電流値は小さく、その両端に生ずる電圧降下は小さい。それ故、直流増幅器１７の出力は比較的小さいものとなる。また負荷１０が重い場合には、ドロッパー抵抗Ｒ3 に流れる電流値は大きくなり、その両端に生ずる電圧降下はそれに比例して大きくなる。それ故、直流増幅器１７の出力はそれに応じて増大する。
【００１４】
そこで、直流増幅器１７の出力をＰＷＭ／ＰＦＭ切換判定部１８に供給することで、ＰＷＭ／ＰＦＭ切換判定部１８は昇圧動作制御部１４における動作モードを切換えるように作用する。すなわち、負荷が重い場合には昇圧動作制御部１４はＰＷＭ駆動動作を実行し、軽負荷の場合には昇圧動作制御部１４はＰＦＭ駆動動作を実行するようになされる。
【００１５】
ここで、図６（Ａ）は昇圧動作制御部１４が、ＰＷＭ駆動動作を実行した場合のタイミングチャートを示すものである。前記したクロック生成部１５からは、（ａ）として示すクロック信号が昇圧動作制御部１４に供給されており、昇圧動作制御部１４は、このクロック信号を利用して、（ｃ）として示す一定周期の三角波の信号を繰り返し生成する。そして、昇圧動作制御部１４においては、前記三角波の信号と出力電圧検出部１２から供給されるエラー信号（ｂ）との比較を行い、エラー信号に対して前記三角波の信号レベルがクロスした時点で、（ｄ）として示すように前記したスイッチング信号を発生させる。なお、前記スイッチング信号は、前記三角波の信号が折り返す時点まで継続される。
【００１６】
したがって、図６（Ａ）に示すようにエラー信号のレベルが除々に低下する状態においては、スイッチング信号（ｄ）のデューティ値（ｄｕ１，ｄｕ２，……）が小さくなり、ＦＥＴＱ1 をオン状態にする期間が少なくなることを意味する。これにより、前記コイルＬ1 にその都度蓄積させる電磁エネルギーを低下させるようになされ、ＦＥＴＱ1 がターンオフした場合におけるコイルＬ1 に誘起する起電力を低下させるようになされる。これにより、コンバータの出力電圧を所定の範囲に維持させるように作用する。
【００１７】
一方、図６（Ｂ）は昇圧動作制御部１４が、ＰＦＭ駆動動作を実行した場合のタイミングチャートを示すものである。なお、図６（Ｂ）に示す形態は、スイッチング素子としてのＦＥＴＱ1 を駆動する場合のタイミング（基本周波数）は一定で、コンバータの出力電圧に応じてスイッチング信号を生成するか、生成せずにスキップさせる疑似的なＰＦＭ方式を例にしている。
【００１８】
この疑似ＰＦＭ方式においては、昇圧動作制御部１４は前記したクロック生成部１５より、（ａ）として示すクロック信号を受けて、このクロック信号に基づいてタイミング信号、すなわち、（ｅ）として示す等間隔のＰＦＭ基準クロックを生成する。また、昇圧動作制御部１４においては、（ｆ）として示すＰＦＭ動作基準電圧をもっており、前記したＰＦＭ基準クロック（ｅ）の立上がりのタイミングにおいて、ＰＦＭ動作基準電圧（ｆ）に対するエラー信号（ｂ）の値とが比較される。
【００１９】
ここで、ＰＦＭ動作基準電圧（ｆ）に対してエラー信号（ｂ）のレベルが高い場合には、スイッチング素子としてのＦＥＴＱ1 を駆動するスイチング信号（ｄ）を所定時間継続して出力する。また、ＰＦＭ動作基準電圧（ｆ）に対してエラー信号（ｂ）のレベルが低い場合には、前記スイチング信号（ｄ）を出力せずにスキップする。そして、再びＰＦＭ動作基準電圧（ｆ）に対するエラー信号（ｂ）のレベルが高くなった場合には、ＰＦＭ基準クロック（ｅ）の立上がりにおいて、スイチング信号（ｄ）を所定時間継続して出力する。
【００２０】
このような間欠的な作用により、前記コイルＬ１に蓄積させる電磁エネルギーを制御し、ＦＥＴＱ1 がターンオフした場合におけるコイルＬ1 に誘起する起電力を調整することで、結果としてコンバータの出力電圧を所定の範囲に維持させるようになされる。
【００２１】
前記した構成によると、前記ドロッパー抵抗Ｒ3 を介して負荷に供給される電流を監視し、これに基づいてＰＦＭ動作またはＰＷＭ動作を選択するようになされている。したがって、前記抵抗Ｒ3 において消費され、熱として廃棄される電力損失は非常に大きなものとなる。したがって、これを特に携帯用端末器等に利用する場合においては、一次側のバッテリーの電力損失につながり、バッテリーの消耗を助長することになる。
【００２２】
また、前記した構成によると、負荷の状態が一定していて、ＰＦＭ駆動状態からＰＷＭ駆動状態に、またＰＷＭ駆動状態からＰＦＭ駆動状態に切換わる付近の負荷レベルである場合においては、頻繁に駆動状態が切換えられることになり、例えば出力電圧が不安定となり、結果として前記したような携帯用端末器等の誤動作、またはこれに備えられたディスプレイ等の輝度変化をもたらす等の問題点も発生する。
【００２３】
この発明は、負荷に応じてＰＦＭ駆動状態からＰＷＭ駆動状態に、またＰＷＭ駆動状態からＰＦＭ駆動状態に切換え制御される前記したＤＣ−ＤＣコンバータにおける問題点に着目してなされたものであり、ドロッパー抵抗を用いることによる定常的な電力損失を無くすことができ、動作状態の切換えを緩慢に制御することで、出力電圧等の安定性を確保することができるＤＣ−ＤＣコンバータ回路を提供することを目的とするものである。
【００２４】
【課題を解決するための手段】
前記した目的を達成するためになされたこの発明にかかるＤＣ−ＤＣコンバータ回路は、コンバータの出力電圧を検出し、当該コンバータの出力電圧を検出し、当該出力電圧の分圧値と、基準電圧源からの基準電圧との差分により生成される誤差出力電圧に基づいて、コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に、またＰＦＭ方式からＰＷＭ方式に切換えるように構成され、前記コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に切換える場合の前記誤差出力電圧の値と、ＰＦＭ方式からＰＷＭ方式に切換える場合の前記誤差出力電圧の値とが異なる値に設定されてなるＤＣ−ＤＣコンバータ回路であって、前記ＰＦＭ方式による駆動状態において、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号が、あらかじめ定められたタイミングにおいて所定数連続して生成される場合に、前記ＰＦＭ方式からＰＷＭ方式による駆動動作に切換えるように構成した点に特徴を有する。
【００２５】
この場合、好ましい形態においては前記スイッチング素子に与える駆動信号が、基準クロック信号に基づいて生成されるタイミング信号の発生時において、ＰＦＭ動作を設定する基準電圧と、前記誤差出力電圧とを比較することにより生成されるように構成される。
【００２６】
また、好ましくは前記スイッチング素子に与える駆動信号と、基準クロック信号に基づいて生成されるタイミング信号との論理積に基づいて、カウント開始およびカウントリセットを制御するカウント制御信号を生成し、前記カウント制御信号によるカウント継続期間内に、前記スイッチング素子に与える駆動信号の数が所定数に達した場合に、前記駆動信号があらかじめ定められたタイミングにおいて所定数連続していることを検証するように構成される。
【００２７】
そして、好ましい実施の形態においては、前記ＰＷＭ方式による駆動状態において、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号のデューティ値が所定の値以下となった場合に、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるように構成される。
【００２８】
この場合、前記スイッチング素子に与える駆動信号が、基準クロック信号に基づいて生成される三角波信号と、前記誤差出力電圧との比較により生成されるように構成される。また、好ましくは前記スイッチング素子に与える駆動信号と、基準クロック信号に基づいて生成される切換えゲート信号との論理積がとられ、前記論理積の結果に基づいて、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるように構成される。
【００３１】
そして、前記した各構成は、前記駆動信号によりなされるスイッチング素子のオン動作により、１次側の直流電源よりコイルに電流を流して電磁エネルギーの蓄積動作を実行し、前記スイッチング素子のオフ動作により、コイルに蓄積されたエネルギーを放出させることで、出力電圧を昇圧させるように構成したＤＣ−ＤＣコンバータ回路に好適に採用することができる。
【００３２】
前記したＤＣ−ＤＣコンバータ回路によると、コンバータ出力電圧に対応した誤差出力電圧（エラー信号）を利用することで、コンバータの負荷状態を検出するようになされる。そして、コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に切換える場合の前記エラー信号の値と、ＰＦＭ方式からＰＷＭ方式に切換える場合の前記エラー信号の値とが異なる値に設定されているので、駆動方式が切換わる際にいわゆるヒステリシス特性を持つように作用する。
【００３３】
したがって、例えば負荷の状態が一定していて、ＰＦＭ駆動状態からＰＷＭ駆動状態に、またＰＷＭ駆動状態からＰＦＭ駆動状態に切換わる付近の負荷レベルである場合において、駆動方式が頻繁に切換えられる状態が発生するのを効果的に阻止することができる。また、前記したようにエラー信号を利用して駆動方式を切換えるように動作するものであるため、従来のように負荷と直列にドロッパー抵抗を挿入する必要はなく、このドロッパー抵抗において消費される電力損失を低減させることができる。
【００３４】
さらに、待ち受けが長時間にわたるような例えば携帯用の端末機器等に利用した場合においては、低電力駆動に基づいてＰＦＭ駆動状態が維持されるので、ＰＦＭ駆動の特質を生かし、コンバータにおける電力利用効率をより向上させることができる。
【００３５】
【発明の実施の形態】
以下、この発明にかかるＤＣ−ＤＣコンバータ回路について、好ましい実施の形態を図に基づいて説明する。図１はそのＤＣ−ＤＣコンバータ回路の構成をブロック図によって示したものである。なお図１においては、すでに説明した図５に示す各構成要素に対応する部分は同一符号で示しており、したがって、その詳細な説明は適宜省略する。
【００３６】
この図１に示す構成においては、出力電圧検出部１２を構成する誤差増幅器１３によって得られるエラー信号は、ＰＷＭ／ＰＦＭ切換判定部１８に供給され、エラー信号の値に応じて切換判定部１８は、昇圧動作制御部１４における動作モードを切換えるように作用する。この場合、ＰＷＭ駆動動作は、すでに説明した図６（Ａ）に示したタイミングチャートの形態にしたがって実行され、また、ＰＦＭ駆動動作は、図６（Ｂ）に示したタイミングチャートの形態にしたがって実行される。
【００３７】
図２はこの場合の切換動作の態様を示すものであり、すでに説明したＰＦＭ動作基準電圧（ｆ）を挟んで、ＰＷＭからＰＦＭ動作への切換レベル（ｈ）、およびＰＦＭからＰＷＭ動作への切換レベル（ｇ）が設定されている。ここで、負荷状態が軽くなった場合には、前記した分圧回路１１によって得られる分圧電圧は若干上昇する。したがって、誤差増幅器１３によって得られるエラー信号のレベルは低下する。
【００３８】
この場合、前記エラー信号（ｂ）のレベルが、ＰＷＭからＰＦＭ動作への切換レベル（ｈ）よりも低下するレベル“Ｌe1”に達した時に、ＰＷＭ動作からＰＦＭ動作に切換えられるようになされる。これにより、図２に（ｉ）として示す切換信号はＰＦＭ動作を実行させるように切換えられる。このようにして切換えられたＰＦＭ駆動動作においては、ＰＦＭ動作基準電圧（ｆ）を利用して、図６（Ｂ）に示したようにエラー信号（ｂ）との比較によって、スイッチング信号（ｄ）を生成するか否かが決定される。
【００３９】
一方、ＰＦＭ駆動動作中に負荷状態が重くなった場合には、誤差増幅器１３によって得られるエラー信号のレベルは上昇する。この場合においては、前記エラー信号（ｂ）のレベルが、ＰＦＭからＰＷＭ動作への切換レベル（ｇ）よりも上昇するレベル“Ｌe2”に達した時に、ＰＦＭ動作からＰＷＭ動作に切換えられるようになされる。このようにして切換えられたＰＷＭ駆動動作においては、エラー信号（ｂ）を利用して、図６（Ａ）に示したようにＰＷＭ用三角波（ｃ）との比較により、スイッチング信号（ｄ）のデューティ値が決定される。
【００４０】
以上のように、負荷が軽くなった場合において、ＰＷＭ動作からＰＦＭ動作に切換わるエラー信号のレベル“Ｌe1”と、負荷が重くなった場合において、ＰＦＭ動作からＰＷＭ動作に切換わるエラー信号のレベル“Ｌe2”とに差を持たせており、これにより、相互の切換えレベルに言わばヒステリシス特性を持たせている。したがって、負荷状態が中途の状態においてＰＷＭ動作からＰＦＭ動作に、またＰＦＭ動作からＰＷＭ動作に頻繁に切換わるのを阻止することができ、出力電圧の安定化を図ることができる。
【００４１】
次に図３は、ＰＷＭ動作中においてＰＦＭ動作に切換わる場合の具体的な制御例を示している。すなわち、図３において、（ａ）として示す基準クロック、（ｂ）として示すエラー信号、（ｃ）として示すＰＷＭ用三角波、（ｄ）として示すスイッチング信号は、それぞれ図６において説明したとおりである。
【００４２】
この図３に示す制御形態においては、ＰＷＭ方式による駆動状態において、コンバータ出力電圧を制御するＦＥＴＱ1 に与えるスイッチング信号（ｄ）のデューティ値が、所定の値以下となった場合に、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるように構成されている。
【００４３】
前記した制御を実現させるために、この実施の形態においては基準クロック信号（ａ）に基づいて生成されるＰＷＭ／ＰＦＭ切換えゲート信号（ｊ）が利用される。すなわち、前記基準クロック信号（ａ）に基づいて生成される三角波（ｃ）のほぼ中間レベルに対応するタイミングで、前記切換えゲート信号（ｊ）を立ち上げる操作がなされる。
【００４４】
図３においては、説明の便宜上、基準クロック（ａ）に▲１▼〜▲８▼の繰り返し番号が付されており、前記三角波（ｃ）は基準クロック▲１▼の立上がり時点から、基準クロック▲８▼の立下がり時点の範囲で、リニアにレベルが降下するようになされている。そして、前記三角波（ｃ）は、基準クロック▲８▼の立下がり時点から、基準クロック▲１▼の立上がり時点において、最大レベルに復帰されるようになされている。
【００４５】
これに対して、ＰＷＭ／ＰＦＭ切換えゲート信号（ｊ）は、基準クロック▲５▼の立下がり時点から、基準クロック▲１▼の立上り時点において、ゲートを開くための信号を発生するようになされている。そして、前記したスイッチング信号（ｄ）を負論理として扱い、スイッチング信号（ｄ）の負論理を切換えゲート信号（ｊ）のゲート出力とした時、図３に示すｔ１において、ＦＥＴＱ1 に与えられスイッチング信号（ｄ）のデューティ値が、所定の値以下となったと判定するように作用する。そして、次のクロック信号▲６▼の立上がりのタイミングにおいて、ＰＷＭ／ＰＦＭ切換信号（ｉ）が、ＰＦＭ動作に切換えられる。
【００４６】
すなわち、ＦＥＴＱ1 に与えるスイッチング信号と、基準クロック信号に基づいて生成される切換えゲート信号との論理積（ゲート出力）の結果に基づいて、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるようになされる。換言すれば、この図３におけるｔ１におけるエラー信号のレベル“Ｌe1”が、図２に基づいて説明したＰＷＭ方式からＰＦＭ方式に切換えるエラー信号のレベル“Ｌe1”に相当することになる。
【００４７】
次に図４は、ＰＦＭ動作中においてＰＷＭ動作に切換わる場合の具体的な制御例を示している。この図４に示す制御形態においては、ＰＦＭ方式による駆動状態において、コンバータ出力電圧を制御するＦＥＴＱ1 に与えるスイッチング信号が、あらかじめ定められたタイミングにおいて所定数連続して生成される場合に、前記ＰＦＭ方式からＰＷＭ方式による駆動動作に切換えるように構成されている。
【００４８】
すなわち、図４において、（ａ）として示す基準クロック、（ｂ）として示すエラー信号、（ｄ）として示すスイッチング信号、（ｅ）として示すＰＦＭ基準クロック、（ｆ）として示すＰＦＭ動作基準電圧は、それぞれ図６において説明したとおりである。そして、図４においては、説明の便宜上、基準クロック（ａ）に▲１▼〜▲３▼の繰り返し番号が付されており、この図４に示す形態においては、基準クロック▲１▼の立上がりに同期してタイミング信号としてのＰＦＭ基準クロック（ｅ）が立ち上がるようになされている。
【００４９】
そして、この図４に示す制御形態においては、ＦＥＴＱ1 に与えられるスイッチング信号（ｄ）と、ＰＦＭ基準クロック（ｅ）との論理積に基づいて、（ｋ）として示すカウント制御信号を生成するようになされている。ここで、スイッチング信号（ｄ）と、ＰＦＭ基準クロック（ｅ）との両者の立上がり時点において論理積が成立する場合に、カウント開始のタイミングが生成され、また、両者の立上がり時点において前記論理積が成立しない場合においては、カウントリセットのタイミングが生成される。なお、前記カウント制御信号は、ＦＥＴＱ1 に与えられるスイッチング信号（ｄ）の発生数をカウントアップするゲート制御信号として機能する。
【００５０】
したがって、ＦＥＴＱ1 に与えられるスイッチング信号（ｄ）が連続する場合においてはカウント動作が継続され、スイッチング信号（ｄ）の発生数がカウントアップされる。そして、図４におけるｔ２の時点で、スイッチング信号（ｄ）の発生数が所定の数、すなわち“ｎ”に達したと判定された場合において、次に到来するＰＦＭ基準クロック（ｅ）の立上がりのタイミングにおいて、ＰＷＭ／ＰＦＭ切換信号（ｉ）が、ＰＷＭ動作に切換えられる。
【００５１】
すなわち、この図４におけるｔ２におけるエラー信号のレベル“Ｌe2”が、図２に基づいて説明したＰＦＭ方式からＰＷＭ方式に切換えるエラー信号のレベル“Ｌe2”に相当することになる。
【００５２】
なお、以上説明した実施の形態においては、昇圧型のＤＣ−ＤＣコンバータを示しているが、降圧型または極性反転型のＤＣ−ＤＣコンバータに、前記構成を採用することもできる。また、前記した実施の形態においては、スイッチング素子としてＭＯＳＦＥＴを用いているが、これはバイポーラトランジスタなどのスイッチング素子を用いることも可能である。
【００５３】
加えて、前記した実施の形態においては、コイルによる出力をダイオードを介して出力端子に導出するようにしているが、ダイオードに代えてトランジスタなどのスイッチング素子を用い、スイッチング素子によりオン・オフのタイミングを制御するいわゆる同期整流方式としてもよい。
【００５４】
【発明の効果】
以上の説明で明らかなように、この発明にかかるＤＣ−ＤＣコンバータ回路によると、コンバータの出力電圧を利用して、コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に、またＰＦＭ方式からＰＷＭ方式に切換えるようになされているので、従来の構成のようにドロッパー抵抗を用いることによる電力損失を免れることができる。
【００５５】
そして、コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に切換える場合の誤差出力電圧の値と、ＰＦＭ方式からＰＷＭ方式に切換える場合の誤差出力電圧の値とが異なる値に設定されているので、両者の駆動方式が頻繁に切換わることによる問題点を除去することができる。
【図面の簡単な説明】
【図１】この発明にかかるＤＣ−ＤＣコンバータ回路の実施の形態を示したブロック図である。
【図２】図１に示すコンバータ回路においてなされる動作モードの切換タイミングを説明するタイミングチャートである。
【図３】ＰＷＭ駆動動作からＰＦＭ駆動動作に切換える場合の制御形態の一例を示したタイミングチャートである。
【図４】ＰＦＭ駆動動作からＰＷＭ駆動動作に切換える場合の制御形態の一例を示したタイミングチャートである。
【図５】従来のＤＣ−ＤＣコンバータ回路の一例を示したブロック図である。
【図６】ＤＣ−ＤＣコンバータ回路によってなされるＰＷＭ駆動動作およびＰＦＭ駆動動作を説明するタイミングチャートである。
【符号の説明】
１０    負荷
１１    分圧回路
１２    出力電圧検出部
１３    誤差増幅器
１４    昇圧動作制御部
１５    クロック生成部
１８    ＰＷＭ／ＰＦＭ切換判定部
Ｄ1     ダイオード
Ｌ1     コイル
Ｑ1     スイッチング素子
Ｖin    電源入力端子
Ｖout   出力端子
【図１】
0003647811.tif 000002
【図２】
0003647811.tif 000003
【図３】
0003647811.tif 000004
【図４】
0003647811.tif 000005
【図５】
0003647811.tif 000006
【図６】
0003647811.tif 000007