(57)【特許請求の範囲】
【請求項１】
第１導電型低不純物濃度のドリフト層を形成する第１導電型低不純物濃度の基板を用い、該基板の第１主面側に形成された素子活性領域及びその第１電極と、前記基板の第２主面の最表側に形成された第２導電型高不純物濃度層及びその第２電極と、前記ドリフト層と前記第２導電型高不純物濃度層とに挟まれた第１導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、
前記基板の前記第１主面側に前記素子活性領域及び前記第１電極を形成し、前記基板の前記第２主面側を所定の厚さまで削り落とし、しかる後、前記第２主面からプロトン照射を行い、アニール処理を施して前記バッファ層を形成する工程と、前記第２主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して前記第２導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、前記バッファ層形成工程の前記アニール処理は前記第２導電型高不純物濃度層形成工程の前記アニール処理を援用して成ることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は請求項２において、前記プロトン照射の照射エネルギーは、１ＭｅＶ以下であることを特徴とする半導体装置の製造方法。
【請求項４】
第１導電型低不純物濃度のドリフト層を形成する第１導電型低不純物濃度の基板を用い、該基板の第１主面側に形成された素子活性領域及びその第１電極と、前記基板の第２主面の最表側に形成された第２導電型高不純物濃度層及びその第２電極と、前記ドリフト層と前記第２導電型高不純物濃度層とに挟まれた第１導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、
前記基板の前記第１主面側に前記素子活性領域及び前記第１電極を形成し、前記基板の前記第２主面側を所定の厚さまで削り落とし、しかる後、前記第２主面から酸素イオンの粒子線照射を行い、アニール処理を施して前記バッファ層を形成する工程と、前記第２主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して前記第２導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４において、前記バッファ層形成工程の前記アニール処理は前記第２導電型高不純物濃度層形成工程の前記アニール処理を援用して成ることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、前記バッファ層形成工程の前記アニール処理の温度は、300℃以上かつ500℃以下であることを特徴とする半導体装置の製造方法。
【請求項７】
第１導電型低不純物濃度のドリフト層を形成する第１導電型低不純物濃度の基板を用い、該基板の第１主面側に形成された素子活性領域及びその第１電極と、前記基板の第２主面の最表側に形成された第２導電型高不純物濃度層及びその第２電極と、前記ドリフト層と前記第２導電型高不純物濃度層とに挟まれた第１導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、
前記基板の前記第１主面側に前記素子活性領域及び前記第１電極を形成し、前記基板の前記第２主面側を所定の厚さまで削り落とし、しかる後、前記第２主面からドナー不純物イオンの粒子線照射を行い、前記第１主面を冷却しながら前記第２主面に対しエネルギー照射するアニール処理を施して前記バッファ層を形成する工程と、前記第２主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して前記第２導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７において、前記第２導電型高不純物濃度層形成工程の前記アニール処理は前記バッファ層形成工程の前記アニール処理を援用して成ることを特徴とする半導体装置の製造方法。
【請求項９】
請求項７又は請求項８において、前記ドナー不純物イオンは、燐又は砒素イオンであることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９において、前記燐又は砒素イオンの照射エネルギーは、１ＭｅＶ以下であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９又は請求項１０において、前記燐又は砒素のドーズ量は、１×1012cm-2以上かつ１×1015cm-2以下であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、前記アクセプター不純物イオンは、硼素イオンであることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２において、前記硼素イオンの照射エネルギーは、１ＭｅＶ以下であることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２又は請求項１３において、前記硼素のドーズ量は、１×1012cm-2以上かつ１×1015cm-2以下であることを特徴とする半導体装置の製造方法。
【請求項１５】
第１導電型低不純物濃度の基板を用い、該基板の第１主面側に形成された素子活性領域及びその第１電極と、前記基板の第２主面の最表側に形成された高不純物濃度層及びその第２電極とを備えた半導体装置の製造方法において、
前記基板の前記第１主面側に前記素子活性領域及び前記第１電極を形成し、前記基板の前記第２主面側を所定の厚さまで削り落とし、しかる後、前記第２主面から第１又は第２導電型不純物イオンの粒子線照射を行い、前記第１主面を冷却しながら前記第２主面に対しエネルギー照射するアニール処理を施して前記高不純物濃度層を形成する工程を有して成ることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、電力変換装置などに使用されるＩＧＢＴ（伝導度変調型トランジスタ）等のパワー半導体装置に関し、特に、ＦＺ（浮遊ゾーン）ウェハの採用に適した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図３に示すノンパンチスルー型ＩＧＢＴは、ｎ−ドリフト層３を形成する低価格のＦＺウェハを使用して製造される。このＦＺウェハの表面側に素子活性領域（ｐ+ベース領域４、ｎ+エミッタ領域５、ゲート酸化膜６、ゲート電極７など）とエミッタ電極８を形成し、ウェハ裏面を所定の厚さまで削り落とした後、ウェハ裏面から硼素イオンを照射し、400℃以下の低温アニールによりその導入イオンの一部分を活性化することにより、ｐ+コレクタ層１を形成している。順方向ブロッキングモード時において十分な耐圧を得るには、ｐ+ベース領域４とｎ−ドリフト層３のｐｎ接合から拡張する空乏層がｐ+コレクタ層１に達しないように十分厚いｎ−ドリフト層３とすることが必要であるが、このｎ−ドリフト層３が厚いと抵抗が上昇し、ＩＧＢＴのオン状態における電圧降下が大きく、大電流容量化が困難であると共に、ｎ−ドリフト層３の蓄積キャリアが増大し、ターンオフ時の損失も大きくなる。このノンパンチスルー型ＩＧＢＴは低コストであるものの、高性能は期待できない。
【０００３】
他方、図４に示すパンチスルー型ＩＧＢＴは、ｐ+コレクタ層１ａを形成する高濃度ｐ型基板の上にｎ+バッファ層２として機能する高濃度ｎ型エピタキシャル層を成長させ、更にその上にｎ−ドリフト層３ａとして機能する低濃度ｎ型エピタキシャル層を成長させて成るエピウェハを使用して製造される。順方向ブロッキングモード時においては、空乏層の延びが高不純物濃度のｎ+バッファ層２で遅くなるために、薄いｎ−ドリフト層３ａでも高い耐圧を得ることが可能である。このため、同耐圧のノンパンチスルー型ＩＧＢＴに比較して、オン状態の電圧降下が低く、大電流容量化と共に、ターンオフ損失も低減する。しかしながら、エピウェハを使用するものであるから、パンチスルー型ＩＧＢＴは製造コスト高である。
【０００４】
【発明が解決しようとする課題】
近年、ＩＧＢＴ等のパワー半導体装置は高性能を実現しながらも、更なる低コスト化が要請されている。低コスト化のためには、ウェハプロセスに低価格のＦＺウェハを採用する方が有利である。高性能を得るにはｎ+バッファ層２を形成することが必要であるが、例えば、表面側素子活性領域及びそのエミッタ電極８を形成したＦＺウェハの裏面を所定の厚さまで削った後、裏面から燐又は砒素イオンなどの粒子線を照射（注入）し、アニール処理により不純物を活性化させてｎ+バッファ層２を形成する方法が考えられる。
【０００５】
しかしながら、燐又は砒素原子をシリコンウェハ中で十分に活性化させるには、アニール温度を1000℃以上にする必要があることから、ウェハ表面に低融点（約700℃）のアルミニウムのエミッタ電極８を被着する前に上記のアニール処理を完了せねばならない。ところが、エミッタ電極８の被着前にアニール処理を施すとしても、実際、切削後の薄いウェハを1000℃以上の温度でアニール処理した場合、ウェハ形状が大きく反ってしまうため、その後段工程であるエミッタ電極８の形成のためのフォトリソグラフィーが不可能になる。かかる実情から、図３に示すノンパンチスルー型ＩＧＢＴにおいても、ｐ+コレクタ層１の形成では低温アニールに頼らざるを得ない。
【０００６】
そこで、上記問題点に鑑み、本発明の課題は、低価格のＦＺウェハを用いても製造可能であって、表面側の素子活性領域及びその電極の形成後においても支障なく高不純物濃度のバッファ層や裏面最表側の逆導電型の高不純物濃度層をも形成でき、低コスト化と高性能を両立できる半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明は、裏面（第２主面）側の高不純物濃度のバッファ層やその最表側の逆導電型高不純物濃度層を共に低温プロセスで形成し得ることを特徴とする。
【０００８】
本発明の第１の手段は、第１導電型低不純物濃度のドリフト層を形成する第１導電型低不純物濃度の基板を用い、その基板の第１主面側に形成された素子活性領域及びその第１電極と、上記基板の第２主面の最表側に形成された第２導電型高不純物濃度層及びその第２電極と、上記ドリフト層と上記第２導電型高不純物濃度層とに挟まれた第１導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、上記基板の上記第１主面側に上記素子活性領域及び上記第１電極を形成し、上記基板の上記第２主面側を所定の厚さまで削り落とし、しかる後、上記第２主面からプロトン照射を行い、アニール処理を施して上記バッファ層を形成する工程と、上記第２主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して上記第２導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする。
【０００９】
プロトン照射とその低温アニール処理により格子欠陥であるｎ型欠陥層を形成できる。このｎ型欠陥層は実質的にｎ型高不純物濃度のバッファ層として機能するものである。プロトンの飛程は長いため、第２主面より深部にｎ型欠陥層が形成される。ｎ型欠陥層の活性化のためのアニール温度は、アルミニウム等の第１電極の融点よりも低い温度で十分であるので、第１電極の被着工程後に支障なくｎ型高不純物濃度のバッファ層としてのｎ型欠陥層を形成できる。
【００１０】
第２主面側の第２導電型高不純物濃度層の形成のためのアニール処理としては、例えば、第１電極を有する第１主面側を冷却（冷却ガスの吹き付け、又はヒートシンクなど）しながら第２主面に短時間のエネルギー照射（光又はレーザー照射）を施すことができるものであるから、基板厚方向に温度勾配を確保でき、第１主面側の温度をアルミニウム等の融点よりも低い温度（例えば約450℃以下）とし、第２主面側のアニール温度をアルミニウム等の融点よりも高い温度（例えば700℃以上）に設定することができ、第１電極の溶融やこれとシリコンとのコンタクト抵抗の上昇を防ぐことができると共に、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。またｎ型高不純物濃度のバッファ層を具備する半導体装置を実現できるため、大電流容量化とターンオフ損失の低減を図ることができ、高性能の半導体装置を提供できる。
【００１１】
バッファ層形成工程と第２導電型高不純物濃度層形成工程はいずれを先に行っても構わない。バッファ層形成工程のアニール処理は第２導電型高不純物濃度層形成工程のアニール処理を援用しても良く、かかる場合は、アニール処理の工数を削減できる。プロトン照射の照射エネルギーは１ＭｅＶ以下で良い。バッファ層形成工程の単独アニール処理の温度は、300℃以上かつ500℃以下で良い。
【００１２】
本発明の第２の手段は、第１導電型低不純物濃度のドリフト層を形成する第１導電型低不純物濃度の基板を用い、その基板の第１主面側に形成された素子活性領域及びその第１電極と、上記基板の第２主面の最表側に形成された第２導電型高不純物濃度層及びその第２電極と、上記ドリフト層と上記第２導電型高不純物濃度層とに挟まれた第１導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、上記基板の上記第１主面側に上記素子活性領域及び上記第１電極を形成し、上記基板の上記第２主面側を所定の厚さまで削り落とし、しかる後、上記第２主面から酸素イオンの粒子線照射を行い、アニール処理を施して上記バッファ層を形成する工程と、上記第２主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して上記第２導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする。
【００１３】
かかる第２の手段においても、第２導電型高不純物濃度層の形成方法は第１の手段と同様であるが、バッファ層の形成方法が、第２主面から酸素イオン照射を行い、低温アニール処理を施して形成するものである。酸素イオンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、バッファ層たる酸素ドナードープ層を形成できる。かかる場合も、第２導電型高不純物濃度層の形成のためのアニール温度をアルミニウムの融点よりも高い温度（例えば700℃以上）に設定することができる。
【００１４】
バッファ層形成工程と第２導電型高不純物濃度層形成工程はいずれを先に行っても構わない。バッファ層形成工程のアニール処理は第２導電型高不純物濃度層形成工程のアニール処理を援用しても良く、かかる場合は、アニール処理工程を削減できる。バッファ層形成工程の単独アニール処理の温度は、300℃以上かつ500℃以下で良い。
【００１５】
本発明の第３の手段は、第１導電型低不純物濃度のドリフト層を形成する第１導電型の低不純物濃度基板を用い、その基板の第１主面側に形成された素子活性領域及びその第１電極と、上記基板の第２主面の最表側に形成された第２導電型高不純物濃度層及びその第２電極と、上記ドリフト層と上記第２導電型高不純物濃度層とに挟まれた第１導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、上記基板に上記素子活性領域及び上記第１電極を形成し、上記基板の上記第２主面側を所定の厚さまで削り落とし、しかる後、上記第２主面からドナー不純物イオンの粒子線照射を行い、上記第１主面を冷却しながらエネルギー照射するアニール処理を施して上記バッファ層を形成する工程と、上記第２主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して上記第２導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする。
【００１６】
かかる第３の手段においても、第２導電型高不純物濃度層の形成方法は第１の手段と同様であるが、バッファ層の形成方法が、第２主面からドナー不純物イオンの粒子線照射を行い、第１主面を冷却しながら第２主面に対しエネルギー照射（光又はレーザー照射など）するアニール処理を施して形成するものである。アニール処理においては、基板厚方向に温度勾配を確保しながら、第２主面側のアニール温度をアルミニウムの融点よりも高い温度（例えば700℃以上）に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となる。かかる第３の手段においても、アニール処理は、例えば、第１電極を有する第１主面側を冷却（冷却ガスの吹き付け、又はヒートシンクなど）しながら第２主面にエネルギー照射（ランプアニール又はレーザーアニールなど）を施すことができるものであるから、基板厚方向に温度勾配を確保しながら、第１主面側の温度をアルミニウム等の融点よりも低い温度し、第２主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができ、第１電極の溶融などを防止でき、飛程の短い導入不純物でも十分活性化させることが可能となる。短時間のエネルギー照射でも構わない。
【００１７】
バッファ層形成工程と第２導電型高不純物濃度層形成工程はいずれを先に行っても構わない。バッファ層形成工程のアニール処理は第２導電型高不純物濃度層形成工程のアニール処理を援用しても良く、かかる場合は、アニール処理の工数を削減できる。
【００１８】
ドナー不純物イオンとしては燐又は砒素イオンを用いることができる。燐又は砒素イオンの照射エネルギーは１ＭｅＶ以下で良い。燐又は砒素のドーズ量は１×1012cm-2〜１×1015cm-2で良い。アクセプター不純物イオンとしては硼素イオンを用いることができる。硼素イオンの照射エネルギーは１ＭｅＶ以下で良い。硼素のドーズ量は１×1012cm-2〜１×1015cm-2で良い。
【００１９】
なお、本発明は、ＩＧＢＴに限らず、サイリスタやｎ−ドリフト層及び第２主面の最表面側のｐ型高不純物濃度層を備えた縦形半導体装置一般に適用できる。本発明の第３の手段は、ｐ−ドリフト層及び第２主面の最表面側のｎ型高不純物濃度層を備えた縦形半導体装置一般に適用できる。また、ドリフト層やバッファ層に限らず、第１導電型低不純物濃度や第１導電型高不純物濃度で良い。
【００２０】
本発明の第４の手段は、第１導電型低不純物濃度の基板を用い、該基板の第１主面側に形成された素子活性領域及びその第１電極と、上記基板の第２主面の最表側に形成された高不純物濃度層及びその第２電極とを備えた半導体装置の製造方法において、上記基板の上記第１主面側に上記素子活性領域及び上記第１電極を形成し、上記基板の上記第２主面側を所定の厚さまで削り落とし、しかる後、上記第２主面から第１又は第２導電型不純物イオンの粒子線照射を行い、上記第１主面を冷却しながら上記第２主面に対しエネルギー照射するアニール処理を施して前記高不純物濃度層を形成する工程を有して成ることを特徴とする。第２主面の最表層側に限らず、第２主面側寄りに高不純物濃度層を形成しても良い。第１主面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどで良い。第１電極の融解などを防止するために基板厚方向に温度勾配を持たせば良い。短時間のエネルギー照射だけでも良い。
【００２１】
かかる方法によれば、基板厚方向に温度勾配を確保しながら、第１主面側の温度をアルミニウム等の融点よりも低い温度とし、第２主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができ、第１電極の溶融などを防止でき、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。
【００２２】
【発明の実施の形態】
次に、本発明の各実施形態を添付図面に基づいて説明する。図１は本発明の実施形態１に係るパンチスルー型ＩＧＢＴの断面構造を示す一部断面図である。
【００２３】
本実施形態のパンチスルー型ＩＧＢＴは1200Ｖ耐圧ＩＧＢＴであって、ｎ−ドリフト層３を形成するｎ型低不純物濃度のＦＺウェハを用いて製造される。ＦＺウェハの表面側には素子活性領域及びアルミニウムのエミッタ電極８が形成されている。ここで、ＩＧＢＴの表面側素子活性領域（核心部）とは、ｎ−ドリフト層３の表面側に形成されたウェル状のｐ＋ベース領域４と、このｐ＋ベース領域４の表面側に形成されたｎ＋エミッタ領域５と、ゲート酸化膜６を介して形成された多結晶シリコン等のゲート電極７と、層間絶縁膜を介して形成されたエミッタ電極８などである。ＦＺウェハの裏面最表側にはｐ＋コレクタ層１ｂが形成されており、そのｐ＋コレクタ層１ｂ上にはアルミニウムのコレクタ電極９が被着されている。また、ｎ−ドリフト層３とｐ＋コレクタ層１ｂとの間にはｎ＋バッファ層２ｂが挟まれている。
【００２４】
このように、ｎ型低不純物濃度のＦＺウェハを用いたパンチスルー型ＩＧＢＴは、そのＦＺウェハの表面側に上記素子活性領域及びエミッタ電極８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、裏面から後述する不純物イオンの粒子線照射を行い、所定のアニール処理を施してｎ＋バッファ層２ｂとｐ＋コレクタ層１ｂを形成し、しかる後、コレクタ電極９を被着して製造される。
【００２５】
【実施例１】
実施例１のパンチスルー型ＩＧＢＴの構造は、ｎ＋バッファ層２ｂがｎ型欠陥層で構成されている。このｎ型欠陥層は単結晶の格子欠陥層であるが、実質的に高濃度ｎ型半導体層として機能するものである。このような裏面側のｎ型欠陥層をｎ＋バッファ層２ｂとして利用するパンチスルー型ＩＧＢＴの製造方法は、前述した様に、ＦＺウェハの表面側に上記素子活性領域及びエミッタ電極８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とし、しかる後、ＦＺウェハ裏面側からプロトン照射を行い、アニール処理（例えば300℃〜500℃）を施してｎ型欠陥層を形成する工程と、ウェハ裏面から硼素イオンの粒子線照射を行い、ウェハ表面を冷却しながらウェハ裏面に対し光又はレーザーを短時間照射するアニール処理を施してｐ＋コレクタ層１ｂを形成する工程とを有するものである。
【００２６】
プロトン照射の照射エネルギーは飛程が長いので１ＭｅＶ以下で良い。また、硼素イオンの照射エネルギーも、裏面最表側に打ち込むため、１ＭｅV以下で良い。硼素のドーズ量は１×1012cm-2以上かつ１×1015cm-2以下で良い。ＦＺウェハ表面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどである。
【００２７】
ｎ型欠陥層の活性化のためのアニール温度は、アルミニウムのエミッタ電極８の融点よりも低い温度（700℃以下）で十分であるので、エミッタ電極８の被着工程後に支障なくｎ＋バッファ層２ｂとしてのｎ型欠陥層を形成できる。また、イオン打ち込み法を用いるため、最大濃度点を深部に設定できる。
【００２８】
また、ｐ＋コレクタ層１ｂのためのアニール法がＦＺウェハ表面を冷却（表面側450℃以下に冷却することにより、表面のアルミニウムのエミッタ電極８とシリコンとのコンタクト抵抗の上昇を防ぐ）しながらのウェハ裏面に対する短時間のランプアニール又はレーザーアニールであることから、ＦＺウェハの厚さ方向に温度勾配を確保しながら、裏面のアニール温度をアルミニウムの融点よりも高い温度（700℃以上）に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となり、ドナー不純物として硼素を用いることができる。勿論、低価格の低不純物濃度ＦＺウェハを用いることができるので、ＩＧＢＴの低コスト化を実現できる。
【００２９】
ｎ＋バッファ層２ｂの形成工程とｐ＋コレクタ層１ｂの形成工程はいずれを先に行っても構わない。また、ｎ＋バッファ層２ｂの形成工程のアニール処理はｐ＋コレクタ層１ｂの形成工程のアニール処理を援用しても良い。かかる場合は、アニール処理の工数を削減できる。
【００３０】
【実施例２】
実施例２のパンチスルー型ＩＧＢＴの構造は、ｎ＋バッファ層２ｂが酸素ドナードープ層で構成されている。ｎ＋バッファ層２ｂを酸素ドナードープ層とすると、アニール処理の温度をアルミニウムのエミッタ８の融点よりも低い温度にすることができるため、エミッタ電極８の被着工程後に支障なくｎ＋バッファ層２ｂを形成できる。
【００３１】
このような酸素ドナードープ層をｎ＋バッファ層２ｂとして利用するパンチスルー型ＩＧＢＴの製造方法は、前述した様に、ＦＺウェハの表面側に上記素子活性領域及びエミッタ電極８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とし、しかる後、ＦＺウェハ裏面側から酸素イオンの照射を行い、アニール処理（例えば300℃〜500℃）を施して酸素ドナードープ層を形成する工程と、ウェハ裏面から硼素イオンの粒子線照射を行い、ウェハ表面を冷却しながらウェハ裏面に対し光又はレーザーを照射するアニール処理を施してｐ＋コレクタ層１ｂを形成する工程とを有するものである。かかる場合も、ｎ＋バッファ層２ｂの形成工程とｐ＋コレクタ層１ｂの形成工程はいずれを先に行っても構わない。また、ｎ＋バッファ層２ｂの形成工程のアニール処理はｐ＋コレクタ層１ｂの形成工程のアニール処理を援用しても良い。かかる場合は、アニール処理工程を削減できる。
【００３２】
酸素イオン照射の照射エネルギーも飛程が長いので１ＭｅＶ以下で良い。酸素ドナードープ層の活性化のためのアニール温度も、アルミニウムのエミッタ電極８の融点よりも低い温度（700℃以下）で十分であるので、エミッタ電極８の被着工程後に支障なくｎ＋バッファ層２ｂとしての酸素ドナードープ層を形成できる。また、低価格のｎ型低不純物濃度ＦＺウェハを用いるので、ＩＧＢＴの低コスト化を実現できる。本例も実施例１と同様な効果を奏する。
【００３３】
【実施例３】
実施例３のパンチスルー型ＩＧＢＴの製造方法は、ＦＺウェハの表面側に上記素子活性領域及びエミッタ電極８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とし、しかる後、ＦＺウェハ裏面から燐又は砒素イオンの粒子線照射を行い、ＦＺウェハ表面を冷却しながらＦＺウェハ裏面に対し光又はレーザーを照射するアニール処理を施してｎ＋バッファ層２ｂを形成する工程と、ＦＺウェハ裏面から硼素イオンの粒子線照射を行い、ＦＺウェハ表面を冷却しながらＦＺウェハ裏面に対し光又はレーザーを照射するアニール処理を施してｐ＋コレクタ層１ｂを形成する工程とを有している。ＦＺウェハ表面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどである。燐又は砒素イオンの照射エネルギーも、裏面最表側に打ち込むため、１ＭｅV以下で良い。燐又は砒素のドーズ量は１×1012cm-2以上かつ１×1015cm-2以下で良い。
【００３４】
本例でも、ｐ＋コレクタ層１ｂの形成方法は実施例１、２と同様であるが、ｎ＋バッファ層２ｂの形成方法が、裏面から燐又は砒素イオンの粒子線照射を行い、表面を冷却しながら裏面に対し光又はレーザーを短時間照射して形成するものである。このアニール処理においても、基板厚方向に温度勾配を確保しながら、裏面側のアニール温度をアルミニウムの融点よりも高い温度（700℃以上）に設定することができ、飛程の短い燐又は砒素イオンでも十分活性化させることが可能となる。実施例１，２と同様な効果を奏する。
【００３５】
次に、図２は本発明の実施形態２に係るトレンチゲート構造のパンチスルー型ＩＧＢＴの断面構造を示す一部断面図である。
【００３６】
本実施形態のトレンチゲート構造のパンチスルー型ＩＧＢＴも、ｎ＋バッファ層２ｂを形成するｎ型低不純物濃度のＦＺウェハを用いて製造される。実施形態１に係るパンチスルー型ＩＧＢＴと異なる点は、素子活性領域（核心部）にある。その素子活性領域はトレンチゲート構造であって、ｎ−ドリフト層３の表面側に形成されたｐ＋ベース領域１４と、このｐ＋ベース領域１４の表面側に形成されたｎ＋エミッタ領域１５と、ｐ＋ベース領域１４の深さ以上に掘り込まれたトレンチ内にゲート酸化膜１６を介して埋め込まれた多結晶シリコン等のゲート電極１７と、層間絶縁膜を介して形成されたエミッタ電極１８などである。ＦＺウェハの裏面最表側にはｐ＋コレクタ層１ｂが形成されており、そのｐ＋コレクタ層１ｂ上にはアルミニウムのコレクタ電極９が被着されている。また、ｎ−ドリフト層３とｐ＋コレクタ層１ｂとの間にはｎ＋バッファ層２ｂが挟まれている。
【００３７】
かかるトレンチゲート構造のパンチスルー型ＩＧＢＴも、実施形態１と同様の製造方法を採用し、同様の作用効果を発揮するものであるが、素子活性領域がトレンチゲート構造であることにより、より一層のオン抵抗の低減が可能である。
【００３８】
【発明の効果】
以上説明した様に、本発明は、第２主面側の高不純物濃度のバッファ層やその最表側の逆導電型高不純物濃度層を共に低温プロセスにより形成し得ることを特徴としているため、次の効果を奏する。
【００３９】
（１）  基板の第１主面側に素子活性領域及び第１電極を形成し、第２主面側を所定の厚さまで削り落とし後、第２主面からプロトン照射を行い、アニール処理を施してバッファ層を形成する工程と、第２主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して第２導電型高不純物濃度層を形成する工程とを有しているため、プロトン照射とその低温アニール処理によりバッファ層として機能するｎ型欠陥層を形成でき、また、第２導電型高不純物濃度層のアニール処理としては第２主面側に対するネルギー照射やこれに第１主面側の冷却の併用を採用することができ、基板厚方向に温度勾配を確保できるため、第２主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。またｎ型高不純物濃度のバッファ層を具備する半導体装置を実現できるため、大電流容量化とターンオフ損失の低減を図ることができ、高性能の半導体装置を提供できる。
【００４０】
（２）  基板の第１主面側に素子活性領域及び第１電極を形成し、第２主面側を所定の厚さまで削り落とした後、第２主面から酸素イオンの粒子線照射を行い、アニール処理を施してバッファ層を形成する工程と、第２主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して第２導電型高不純物濃度層を形成する工程とを有しているため、酸素イオン照射とその低温アニール処理によりバッファ層としての酸素ドナードープ層を形成でき、また、第２導電型高不純物濃度層のアニール処理では基板厚方向に温度勾配を確保しながら行うことができるため、第２主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。またｎ型高不純物濃度のバッファ層を具備する半導体装置を実現できるため、大電流容量化とターンオフ損失の低減を図ることができ、高性能の半導体装置を提供できる。
【００４１】
（３）  基板の第１主面側に素子活性領域及び第１電極を形成し、第２主面側を所定の厚さまで削り落とした後、第２主面からドナー不純物イオンの粒子線照射を行い、第１主面を冷却しながら第２主面に対しエネルギー照射するアニール処理を施してバッファ層を形成する工程と、第２主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して第２導電型高不純物濃度層を形成する工程とを有しているため、いずれのアニール処理においても、基板厚方向に温度勾配を確保しながら、第２主面側のアニール温度をアルミニウムの融点よりも高い温度に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。またｎ型高不純物濃度のバッファ層を具備する半導体装置を実現できるため、大電流容量化とターンオフ損失の低減を図ることができ、高性能の半導体装置を提供できる。
【００４２】
（４）  基板の第１主面側に素子活性領域及びその第１電極を形成し、第２主面側を所定の厚さまで削り落とした後、第２主面から第１又は第２導電型不純物イオンの粒子線照射を行い、第１主面を冷却しながら第２主面に対しエネルギー照射するアニール処理を施して高不純物濃度層を形成する工程を有しているため、基板厚方向に温度勾配を確保しながら、第２主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができので、第１電極の溶融などを防止でき、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係るパンチスルー型ＩＧＢＴの断面構造を示す一部断面図である。
【図２】本発明の実施形態２に係るトレンチゲート構造のパンチスルー型ＩＧＢＴの断面構造を示す一部断面図である。
【図３】従来のノンパンチスルー型ＩＧＢＴの断面構造を示す一部断面図である。
【図４】従来のパンチスルー型ＩＧＢＴの断面構造を示す一部断面図である。
【符号の説明】
１a，１ｂ…ｐ＋コレクタ層
２ｂ…ｎ＋バッファ層
３，３a…ｎ−ドリフト層
４，１４…ｐ＋ベース層
５，１５…ｎ＋エミッタ電極
６，１６…ゲート酸化膜
７，１７…ゲート電極
８，１８…エミッタ電極
９，１９…コレクタ電極
【図１】
0003684962.tif 000002
【図２】
0003684962.tif 000003
【図３】
0003684962.tif 000004
【図４】
0003684962.tif 000005