(57)【特許請求の範囲】
【請求項１】
集積回路の通常動作機能を実行する機能回路と、前記機能回路からの出力信号を受けて前記集積回路の出力端子に前記出力信号を出す複数の出力回路と、を備える集積回路を動作させたときに、前記機能回路の出力と前記複数の出力回路の入力との間に選択的に接続された複数の境界走査回路により前記出力回路を破損しないように保護するための方法であって、
前記複数の境界走査回路を選択的に制御して前記複数の出力回路のうちで前記集積回路の出力端子に前記出力信号を出すことのできる出力回路を前記機能回路から分離して前記集積回路を起動するステップと、
前記複数の境界走査回路を介してテスト信号を前記複数の出力回路に入力した後で、前記テスト信号に対する期待された応答が前記複数の出力端子に起こるかどうかを前記複数の境界走査回路を介して観察するステップと、
前記期待された応答を観測した場合だけ前記出力回路を前記機能回路に前記複数の境界走査回路を介して接続するステップとを有することを特徴とする方法。
【発明の詳細な説明】
【０００１】
この発明は、１９９４年１２月１６日に出願した米国一連番号第０８／３５８，１２８号の部分継続である。
【０００２】
【発明の属する技術分野】
この発明は集積回路（ＩＣ）に関し、より詳しく言うと、ＩＣのテストと配線接続を簡単化するためにＩＣの入出力ピンに設ける境界走査セル (boudary scan cell)に関する。
【０００３】
【従来の技術】
境界走査テストはこの分野で良く知られており、ＩＥＥＥ標準（ＩＥＥＥ１１４９．１）にその実行および動作モードの詳細が規定されている。図１（Ａ）は、ＩＣの出力で境界走査テストに用いる従来の境界走査セルの論理装置を示す。境界走査セルは、入力マルチプレクサ（Ｍｕｘ１）と、フリップフロップやその他のラッチ回路などの収集（捕獲）／シフトメモリ（Ｍｅｍ１）と、フリップフロップやその他のラッチ回路などの出力メモリ（Ｍｅｍ２）と、出力マルチプレクサ（Ｍｕｘ２）とを備える。Ｍｕｘ１は、選択信号（選択１）により制御され、直列データ入力またはＩＣコア論理によるシステムデータ出力からデータをＭｅｍ１にロードする。Ｍｅｍ１は制御信号（制御１）に応答してデータをロードする。Ｍｅｍ１の出力は、Ｍｅｍ２の入力であり、直列データとして出力される。Ｍｅｍ２は制御信号（制御２）に応答してＭｅｍ１からデータをロードする。Ｍｕｘ２は、選択入力（選択２）で制御され、Ｍｅｍ２の出力またはＩＣコア論理からのシステムデータをＩＣ出力バッファに出力する。複数のこれらの境界走査セルを直列入出力線により直列に接続して、境界走査レジスタを形成することができる。
【０００４】
図１（Ａ）では、出力境界走査セルを点線で囲んでいる。境界走査セルはＩＣコア論理からの出力をＩＣ出力バッファに接続する。出力バッファは、Ｍｕｘ２から受ける論理レベルに応じて、高（Ｖ＋）電圧または低（Ｇ）電圧を出力する。境界走査セルは、コア論理と同じＩＣの領域（すなわち、コア領域）に作られる。ほとんどの場合、すなわちＩＥＥＥ１１４９．１標準の規定に従って実現した場合は、境界走査セル論理はテスト専用でありシステムの論理機能には用いない。したがって、境界走査セルは、他に干渉しないテスト動作に用いられ、ＩＣの通常の機能的動作を妨げない。
【０００５】
ＩＥＥＥ１１４９．１標準は境界走査セルの３つの型のテスト動作を規定している。すなわち、サンプルテスト動作（Ｓａｍｐｌｅ）と、外部テスト（Ｅｘｔｅｓｔ）と、内部テスト（Ｉｎｔｅｓｔ）である。Ｓａｍｐｌｅは１１４９．１の必要なテストモードである。Ｓａｍｐｌｅ中は、ＩＣは通常の動作（すなわち、ＩＣのコア論理はＭｕｘ２を経て出力バッファに接続される）であり、Ｍｕｘ１とＭｅｍ１は通常のＩＣ出力データを収集（捕獲）してシフトアウトする。Ｅｘｔｅｓｔは１１４９．１の別の必要なテストモードである。Ｅｘｔｅｓｔ中は、出力境界走査セルを用いてテストデータをＩＣ出力から配線接続に出し、また入力境界走査セルを用いて、出力されたテストデータをＩＣ入力に収集する。このようにして、Ｅｘｔｅｓｔを用いて基板上のＩＣの入力と出力との間の配線接続をテストすることができる。Ｉｎｔｅｓｔは１１４９．１の随意のテストモードである。Ｉｎｔｅｓｔ中は、入力境界走査セルを用いてテストデータをＩＣのコア論理に送り、また出力境界走査セルを用いてコア論理からの応答を収集する。このようにして、Ｉｎｔｅｓｔを用いてＩＣのコア論理をテストすることができる。
【０００６】
通常のＩＣ動作中は、ＩＣのコア論理の出力はＭｕｘ２を経て出力バッファに入り、出力バッファからＩＣを出る。したがって、通常モード中は、Ｍｕｘ２によって遅れを生じる以外は、ＩＣ出力機能は境界走査セルから影響を受けない。通常動作中にＳａｍｐｌｅを実行すると、境界走査セルは選択１入力と制御１入力を受けてシステムデータを収集し、検査のために直列出力でシフトアウトする。
【０００７】
テスト動作中は、境界走査セルはＩＣのコア論理の出力を受けて収集とシフトを行うが、Ｍｕｘ２は選択２の制御によりＭｅｍ２に記憶しているテストデータを出力バッファに出力する。したがって、テストモード中は、ＩＣのコア論理出力機能は境界走査セルにより動作禁止になる。テスト動作中にＥｘｔｅｓｔまたはＩｎｔｅｓｔを行うと、境界走査セルは、選択１入力と制御１入力を受けて、システムデータをＭｅｍ１に収集し、検査のために直列出力でシフトアウトする。Ｍｅｍ１がデータを収集しシフトしている間に、Ｍｅｍ２は安定したテストデータを出力ピンに出力する。Ｍｅｍ１がＥｘｔｅｓｔで収集およびシフト動作を完了すると、その内容はＭｅｍ２にロードされる新しいテストデータを含む。制御２信号が入ると、Ｍｅｍ１から新しいテストデータをＭｅｍ２にロードする。Ｍｅｍ２は、新しいテストデータを受けた後、Ｍｕｘ２と出力バッファを経てＩＣから出力する。Ｍｅｍ２の目的は、Ｍｅｍ１がデータを収集しシフトしている間はＩＣの出力を所望のテスト論理状態にラッチすることである。Ｍｅｍ２がなければ、すなわちＭｅｍ１の出力を直接Ｍｕｘ２に接続すると、Ｍｅｍ１にデータを収集してシフトするときにＩＣの出力は各論理状態の間を変動する（すなわちリップルする）。
【０００８】
図１（Ａ）の境界走査セルがＳａｍｐｌｅ、Ｅｘｔｅｓｔ、Ｉｎｔｅｓｔの各動作を行う例を、図１（Ｂ）のタイミング図に示す。図１（Ｂ）のタイミング図および以下のすべてのタイミング図で、制御１信号と制御２信号の「Ｃ」は低−高−低の信号シーケンスを表し、それぞれ図の例示の回路のＭｅｍ１とＭｅｍ２へのデータの記憶を制御する。選択１信号と選択２信号の論理０および１レベルは、それぞれＭｕｘ１とＭｕｘ２の動作の制御に用いる論理レベルを表す。また、制御１の７個の「Ｃ」信号はすべての例示のタイミング図に用いられる。制御１の第１の「Ｃ」信号はＭｅｍ１へのデータの収集を表し、次の６個の「Ｃ」信号は６個の直列接続の境界走査セル回路を通してデータをシフトすることを表す。
【０００９】
図２は、図１（Ａ）の境界走査セルに対する従来の改良を示す。改良した点は、Ｍｕｘ２をＩＣの出力バッファのバッファ領域に設けたことである。テスト論理をＩＣバッファ領域に移したことにより、ＩＣのコア論理領域を（テスト以外の）システム論理機能に使うことができる。必要な出力境界走査セル毎に、ＩＣのコア領域内に必要な論理がＭｕｘ２の大きさだけ減る。ＩＣコア領域のテスト論理オーバーヘッドとして残るのは、境界走査セルのＭｕｘ１とＭｅｍ１とＭｅｍ２だけであって、ＩＣコア領域内に信号経路として設ける必要のある境界走査セル論理の量が減少する。図２の境界走査セルは図１（Ａ）の境界走査セルと全く同じ動作をする。
【００１０】
図３（Ａ）は、図１（Ａ）の境界走査セルに対する別の従来の改良を示す。この改良は、１９９０年に発行されたＤ．バーブサール(Bhavsar) のＩＥＥＥ協会出版物「接続の短絡をテストするセルの設計」の１８３〜１８９ページに記載されている。この改良により、Ｅｘｔｅｓｔ中に論理出力を出力バッファからＭｅｍ１に収集してシフトアウトすることができる。この機能により、ピンの間または供給電圧や接地との短絡を検出することができる。短絡していると、出力バッファから出力しようとする論理レベルと食い違う。たとえば、Ｅｘｔｅｓｔ中にＭｅｍ２から論理“１”を出すと、出力バッファは論理“１”を出力しようとする。しかし、出力バッファの出力が接地と短絡していると、出力バッファ内にはＶ＋から上側のトランジスタを通って接地（グランド）まで高電流（すなわち低インピーダンス）路ができて、出力バッファを破損または破壊する可能性がある。同様に、Ｍｅｍ２が論理“０”を出力し、かつ出力バッファの出力が供給電圧と短絡している場合は、下側のトランジスタを通って接地（Ｇ）まで高電流（低インピーダンス）路ができて、やはり出力バッファを破損または破壊する。図３（Ａ）の境界走査セルには第３マルチプレクサ（Ｍｕｘ３）と第３選択入力（選択３）と入力バッファとを追加しており、このような短絡回路条件を検出することができる。入力バッファは出力バッファの出力の論理状態を入力する。Ｍｕｘ３は、システムデータと入力バッファを経た出力バッファの論理状態とを入力し、どちらかの信号を選択してＭｕｘ１の一方の入力に出力する。この例では、Ｍｕｘ３は、選択３が低（Ｉｎｔｅｓｔ）の場合はシステム論理を選択し、選択３が高（Ｅｘｔｅｓｔ）の場合は出力バッファ状態を選択する。このようにして、Ｍｅｍ１はＳａｍｐｌｅおよびＩｎｔｅｓｔ中はＩＣのコア論理からシステムデータを、Ｅｘｔｅｓｔ中は入力バッファからテストデータを、収集してシフトする。
【００１１】
図３（Ａ）の境界走査セルのＳａｍｐｌｅ、Ｅｘｔｅｓｔ、Ｉｎｔｅｓｔ動作の例を図３（Ｂ）のタイミング図に示す。また図３（Ａ）の境界走査セルは、出力が短絡する時間を減らす。図３（Ｃ）のタイミング図では、全Ｅｘｔｅｓｔ動作Ｅｘｔｅｓｔ１（すなわちＭｅｍ１の収集およびシフトとＭｅｍ２の更新）の後で、短いＥｘｔｅｓｔ動作Ｅｘｔｅｓｔ２（すなわちＭｅｍ１の収集だけ（シフトなし）と収集したデータでＭｅｍ２の更新）を行ってよいことが分かる。Ｅｘｔｅｓｔ２動作により、出力からのテストデータでＭｅｍ２を更新して、出力の電圧の食い違いがあれば訂正することができる。たとえば、Ｅｘｔｅｓｔ１動作で出力バッファに論理“１”を出力しようとしたときＩＣ出力が接地と短絡していて、Ｅｘｔｅｓｔ２動作で論理“０”を収集し更新した（接地との短絡のために）場合は、出力バッファが高電流状態（上側のトランジスタを通してＶ＋からＧへ）にあった時間は、Ｅｘｔｅｓｔ１の更新段階からＥｘｔｅｓｔ２の更新段階に移るまでのＴＣＫ周期の数まで減少する。ただし、ＴＣＫは、たとえばＩＥＥＥ１１４９．１のテストクロックである。次の全Ｅｘｔｅｓｔ動作（Ｅｘｔｅｓｔ３）で論理“０”を収集してシフトアウトし、接地と短絡したことと、その結果短いＥｘｔｅｓｔ動作（Ｅｘｔｅｓｔ２）によりＭｅｍ２の状態が変化したことを示す。接地と短絡していない場合は、Ｅｘｔｅｓｔ２動作ではＥｘｔｅｓｔ１動作からの論理“１”をＭｅｍ２に再ロードし、Ｅｘｔｅｓｔ３動作によりＩＣ出力が論理“１”であることを確認する。
【００１２】
【発明が解決しようとする課題】
この方法によりＩＣ出力の電圧が食い違う時間は減少するが、Ｅｘｔｅｓｔ走査動作が訂正するのに要する時間中に、すなわち図３（Ｃ）のＥｘｔｅｓｔ１からＥｘｔｅｓｔ２への更新時間中に、やはり出力バッファを破損する恐れがある。また、ＩＣを通常モードで初めて起動するとき、テストモードに入ったとしても、入る前に短絡のために出力の食違いがかなりの時間起こり得る。したがって、図３（Ａ）の境界走査セルは短絡回路を検出し訂正するという点で確かに図１（Ａ）のセルより優れているが、訂正するのに時間がかかり、ＩＣがすぐ通常動作に入る場合の起動の際の保護ができない。また図３（Ａ）の境界走査セルは、短絡回路を検出し訂正するためにＭｕｘ３と選択３信号と入力バッファとを追加する必要がある。
【００１３】
【課題を解決するための手段】
以上の観点から、ＩＣコア面積を小さくして、少なくとも従来の境界走査セルの機能を実現することが望ましい。このため、この発明は、ＩＣコア領域内の論理が従来の境界走査セルより少なくて済む境界走査セルを提供し、ＩＣ出力バッファを出力境界走査セルの一部としてまたＩＣ入力バッファを入力境界走査セルの一部として使用し、従来の境界走査セルのＭｅｍ２の機能を持つラッチ可能な入力および出力バッファ回路を提供し、Ｍｕｘ２とＭｅｍ２の機能をＩＣの入出力バッファと一体化してＩＣコア領域内の境界走査セル論理を減らし、Ｅｘｔｅｓｔ動作中に出力ピンの短絡回路条件を直ちに非同期的に検出して訂正することのできる境界走査セルと出力バッファとの組合わせを提供し、ＩＣを通常モードで初めて起動したときに出力ピンの短絡回路条件を直ちに非同期的に検出して訂正することのできる境界走査セルと出力バッファとの組合わせを提供し、ＩＣ出力バッファが短絡回路により破損または破壊することのないようにするＩＣ起動方法および手続きを提供する。
【００１４】
【発明の実施の形態】
【実施例】
図４（Ａ）と図６（Ａ）は、この発明の出力境界走査セルの例を示すもので、図１〜図３の従来の出力境界走査セルの特徴のすべてと、優れた短絡回路検出および訂正法を備え、しかもＩＣコア領域内の必要な論理は非常に少ない。図４（Ａ）と図６（Ａ）の境界走査セルは従来の境界走査セルに比べて次の点が優れている。すなわち、（１）境界走査セルの機能が多く、（２）境界走査セルの論理オーバーヘッドが少なく、（３）出力バッファ短絡回路保護機能が優れている。図４（Ａ）の境界走査セルは必要な１１４９．１のＳａｍｐｌｅおよびＥｘｔｅｓｔ動作だけを実行するよう設計されたものであり、図６（Ａ）の境界走査セルは必要なＳａｍｐｌｅおよびＥｘｔｅｓｔ動作だけでなく、随意のＩｎｔｅｓｔ動作を実行するよう設計されたものである。
【００１５】
図４（Ａ）の境界走査セル論理は、Ｍｕｘ１と、Ｍｅｍ１と、２個の伝送ゲート（ＴＧ１とＴＧ２）と、ラッチバッファとを備える。図４（Ａ）では伝送ゲートを用いているが、３安定バッファなどの他の信号転送すなわち切替え要素を用いてもよい。ＴＧ１およびＴＧ２として使える伝送ゲート装置と３安定バッファの例を図５（Ａ），（Ｂ）に示す。従来のＭｅｍ２機能は、ＩＣ出力バッファとラッチバッファとＴＧ２との組合わせで実現する。したがって、Ｍｅｍ２の機能とＩＣのコア論理はＩＣ出力バッファを共用する。従来のＭｕｘ２の機能はＴＧ１とＴＧ２で実現する。ＩＣ出力バッファの出力はラッチバッファの入力に接続される。ラッチバッファの出力は出力バッファの入力に接続される。この装置では、ラッチ可能な出力バッファ４０はＴＧ１とＴＧ２が動作禁止のときに得られる。ラッチ動作はラッチバッファのフィードバックにより実現されるもので、このフィードバックにより出力バッファの出力は出力バッファの入力を駆動する。
【００１６】
ＩＣの通常動作では、ＴＧ１が動作可能になってシステムデータを出力バッファの入力に送り、ＴＧ２は動作禁止になる。ＩＣのテスト動作では、ＴＧ２は動作可能になってＭｅｍ１からラッチ可能な出力バッファ４０（Ｍｅｍ２の動作をする）の入力にテストデータを送り、ＴＧ１は動作禁止になる。ラッチバッファの設計出力は非常に弱いので、ＴＧ１かＴＧ２が動作可能の場合はどちらもラッチバッファの出力をオーバードライブすることができる。しかし、ＴＧ１とＴＧ２が動作禁止の場合は、ラッチバッファからの出力はＩＣ出力からフィードバックされた論理レベルを出力バッファの入力に保持するのに十分なので、Ｍｅｍ２の機能であるラッチを行うことができる。必要であれば、ＴＧ１とＴＧ２の一方または両方をＩＣの出力バッファ領域内に設け、ＩＣのコア領域内の境界走査セル論理の量をさらに減らしてＭｕｘ１とＭｅｍ１だけにすることができる。図４（Ａ）のＭｕｘ２およびＭｅｍ２機能の位置は、図１〜図３の従来のものと比べると逆になっている。すなわち、Ｍｅｍ２機能（ＴＧ２、ラッチバッファ、出力バッファ）は、Ｍｕｘ２機能（ＴＧ１とＴＧ２）の後にある。
【００１７】
Ｓａｍｐｌｅ動作中は、ＩＣは通常モードであって、選択２はＴＧ１を動作可能にし、制御２はＴＧ２を動作禁止にする。通常動作中は制御２信号は活動状態でなく、低のままであってＴＧ２を動作禁止にする。制御２を非活動状態に保つ１つの方法は、通常動作中は選択２信号でゲートしてオフにすることである。通常動作モードでは、ＩＣのコア論理の出力（システムデータ）はＴＧ１を経てラッチ可能な出力バッファ４０に入力されてＩＣから出力される。したがって、通常動作中は、ＴＧ１により遅れを生じる外は、ＩＣ出力機能は境界走査セルから影響を受けない。Ｓａｍｐｌｅ中は、境界走査セルは選択１入力と制御１入力を受けてＴＧ１からＭｕｘ１に出力されるシステムデータをＭｅｍ１にまず収集し、次に収集したデータを検査のために直列出力でシフトアウトする。従来のセルはＳａｍｐｌｅ中はＭｕｘ２に入るシステムデータを収集するが、図４（Ａ）の境界走査セルはＴＧ１から出るシステムデータを収集する。境界走査セルのＳａｍｐｌｅ動作中の一例を図４（Ｂ）のタイミング図に示す。このタイミング図は従来のセルのものと同じであるが、ただ通常動作中（したがってＳａｍｐｌｅ中）は制御２は低のままであって、ＴＧ２は動作可能にならない点が異なっている。
【００１８】
Ｅｘｔｅｓｔ動作中は、選択２がＴＧ１を動作禁止にするので、ＩＣのコア論理はラッチ可能な出力バッファ４０にデータを出力することはできない。図４（Ａ）の境界走査セルを初めてＥｘｔｅｓｔ動作にするときは、ラッチ可能なバッファ４０にＭｅｍ１から出力をロードする必要がある。このためにプレロード信号を制御２に出力すると、ＴＧ２は論理値をＭｅｍ１からラッチ可能な出力バッファ４０に出す。制御２のプレロード信号がなくなると、ＴＧ２は動作禁止になり、ラッチバッファによりＩＣ出力の論理値を保持する。ラッチ可能な出力バッファのこのプレロードは、セルを初めてＥｘｔｅｓｔ動作モードにするときに必要である。最初のプレロード動作を実行した後は、他の論理をＭｅｍ１からラッチ可能な出力バッファに転送する方法は、すべて従来の境界走査セルで説明したＭｅｍ１からＭｅｍ２に転送する方法と同様にして（すなわち制御２入力に応答して）行う。
【００１９】
Ｅｘｔｅｓｔ動作モードでは、ラッチバッファの出力はＭｕｘ１に入力されて収集されシフトされ、ラッチ可能な出力バッファ４０は安定したテストデータを出力する。Ｍｕｘ１をラッチバッファの出力に接続することにより、図３（Ａ）の従来の境界走査セルの場合と同様に、ＩＣ出力を観察することができる。Ｅｘｔｅｓｔ動作中は、境界走査セルは選択１入力と制御１入力を受けてＩＣ出力ピンのデータをＭｅｍ１に収集し、次に検査のために直列出力でシフトアウトする。Ｍｅｍ１がデータを収集しシフトしている間は、ＴＧ２は制御２により動作禁止になり、ラッチ可能な出力バッファ４０は出力ピンに安定したテストデータを保持する。Ｍｅｍ１が収集およびシフト動作を完了すると、その内容はラッチ可能な出力バッファ４０にロードする新しいテストデータを含む。制御２信号が入ると、Ｍｅｍ１からＴＧ２を経て新しいテストデータをラッチ可能な出力バッファ４０にロードする。ラッチ可能な出力バッファ４０は、新しいテストデータを受けるとこのデータを出力ピンに直接出力する。従来のセルのＭｅｍ２はデータをまずＭｕｘ２を通してから出力ピンに新しいテストデータを出力する、すなわち出力バッファに直接出力しない。Ｅｘｔｅｓｔ動作での境界走査セルの例を図４（Ｂ）のタイミング図に示す。上の説明では、Ｅｘｔｅｓｔ動作の初めに制御２のプレロード信号によってＭｅｍ１からラッチ可能な出力バッファ４０に論理値を最初に転送するとしたが、この信号は図４（Ｂ）のタイミング図に示されていない。これは図４（Ｂ）のＥｘｔｅｓｔ動作に入ったときにすでに実行済みであることに注意していただきたい。また図３（Ａ）の従来のセルは短絡回路検出および訂正機能を行うためにＭｕｘ３と選択３信号を追加する必要があったが、図４（Ａ）のセルではこれらは必要ない。
【００２０】
図６（Ａ）の境界走査セル論理は、Ｍｕｘ１と、Ｍｅｍ１と、３個の伝送ゲート（ＴＧ１、ＴＧ２、ＴＧ３）と、ラッチバッファとを備える。図４（Ａ）と図６（Ａ）の境界走査セルは同じものであるが、ただ図６（Ａ）ではＴＧ１およびＴＧ２の出力とラッチ可能な出力バッファ４０の入力との間にＴＧ３が入っている点が異なる。ＴＧ１とＴＧ２はたとえば図５（Ａ），（Ｂ）に一例を示すような任意の型の信号転送(transfer)要素でよいが、ＴＧ３は信号を双方向に伝送できるものでなければならない。したがって、ＴＧ３は図５（Ａ），（Ｂ）の例または他の型の双方向信号転送要素などの伝送ゲートとして動作する必要がある。ＴＧ３が双方向の性質を持つ必要がある理由は後で説明する。ＴＧ１、ＴＧ２、ＴＧ３の１つ以上をＩＣ出力バッファ領域内のラッチ可能な出力バッファ４０の一部として設ければ、ＩＣコア領域内のテスト論理を減らしてＭｕｘ１とＭｅｍ１だけにすることができる。
【００２１】
ＩＣの通常動作では、ＴＧ１とＴＧ３は動作可能になってシステムデータを出力バッファの入力に送り、ＴＧ２は動作禁止になる。ＩＣのテスト動作では、ＴＧ２とＴＧ３は動作可能になってテストデータをＭｅｍ１から出力バッファの入力に送り、ＴＧ１は動作禁止になる。ＴＧ３が動作可能なときは、ラッチバッファの出力をオーバードライブしてシステムデータまたはテストデータを出力ピンに送る。ＴＧ３が動作禁止のときは、ラッチバッファはＩＣ出力から出力バッファの入力へのフィードバックを保持して、テストデータを出力ピンにラッチし保持する。
【００２２】
Ｓａｍｐｌｅ動作中は、ＩＣは通常モードで、選択２はＴＧ１を動作可能にし、転送信号はＴＧ３を動作可能にし、制御２はＴＧ２を動作禁止にする。通常動作モードでは、ＩＣのコア論理の出力はＴＧ１とＴＧ３を経てラッチ可能な出力バッファ４０から出力される。Ｓａｍｐｌｅ動作中は、境界走査セルは選択１入力と制御１入力を受けて、ＴＧ１からＭｕｘ１に出力されたシステムデータをＭｅｍ１にまず収集し、次にこの収集したデータを検査のために直列出力でシフトアウトする。したがって、このＳａｍｐｌｅ動作は図４（Ａ）のセルについて説明した動作と同じである。図６（Ａ）の境界走査セルのＳａｍｐｌｅ動作中の一例を図６（Ｂ）のタイミング図に示す。
【００２３】
Ｅｘｔｅｓｔ動作中は、選択２はＴＧ１を動作禁止にするので、ＩＣのコア論理はラッチ可能な出力バッファ４０にデータを出力することはできない。図６（Ａ）の境界走査セルを初めてＥｘｔｅｓｔ動作にするときは、ラッチ可能な出力バッファ４０にＭｅｍ１から出力をロードする必要がある。このためには、プレロード信号を制御２と転送信号に出力し、ＴＧ２とＴＧ３を動作可能にして、論理値をＭｅｍ１からラッチ可能な出力バッファ４０に送る。ラッチ可能な出力バッファをプレロードした後、ＴＧ２とＴＧ３を動作禁止にすると、ラッチ可能な出力バッファはプレロードされた論理値を出力ピンに保持する。
【００２４】
Ｅｘｔｅｓｔ動作の収集段階中は、ＴＧ２は制御２により動作禁止になりＴＧ３は転送信号により瞬間的に動作可能になるので、ラッチバッファの出力はＭｕｘ１を経てＭｅｍ１に収集される。収集段階の後、ＴＧ３は動作禁止になり、Ｅｘｔｅｓｔ動作のシフト段階を行う。ラッチ可能な出力バッファ４０は、シフト段階中はラッチバッファのフィードバックにより安定している。転送信号によりＴＧ３を瞬間的に動作可能にすると、図３（Ａ）の従来の境界走査セルと同様にＩＣ出力を収集するが、図３（Ａ）のセルのように追加のＭｕｘ３と選択３の信号のオーバーヘッドは必要ない。Ｍｅｍ１が収集およびシフト動作を完了すると、その内容はラッチ可能な出力バッファ４０にロードする新しいテストデータを含む。制御２信号と転送信号によりＴＧ２とＴＧ３を瞬間的に動作可能にすると、これに応じてＭｅｍ１から新しいテストデータをラッチ可能な出力バッファにロードする（更新する）。データを転送した後ＴＧ２とＴＧ３が動作禁止になると、ラッチ可能な出力バッファは新しいテストデータを出力ピンに保持する。
【００２５】
図６（Ａ）の境界走査セルのＥｘｔｅｓｔ動作中の一例を、図６（Ｂ）のタイミング図に示す。上の説明では、Ｅｘｔｅｓｔ動作の初めに制御２と転送のプレロード信号によってＭｅｍ１からラッチ可能な出力バッファ４０に論理値を最初に転送するとしたが、これらの信号はここでも図６（Ｂ）のタイミング図には示されていない。これは図６（Ｂ）のＥｘｔｅｓｔ動作に入ったときにすでに実行済みであることに注意していただきたい。またＥｘｔｅｓｔ収集および更新動作中は、ＴＧ３は双方向特性である。収集動作中は、ＴＧ３は転送信号により動作可能になり、ラッチ可能な出力バッファ４０からデータをＭｕｘ１を経てＭｅｍ１に送るが、更新動作中は、ＴＧ３は転送信号により動作可能になり、Ｍｅｍ１からデータをラッチ可能な出力バッファ４０に送る。
【００２６】
図６（Ａ）のＩｎｔｅｓｔ動作中は、選択２はＴＧ１を動作禁止にするので、ＩＣのコア論理はラッチ可能な出力バッファ４０にデータを出力することはできない。図６（Ａ）の境界走査セルを初めてＩｎｔｅｓｔ動作にするときは、Ｅｘｔｅｓｔ動作で説明したのと同じ方法で、Ｍｅｍ１からラッチ可能な出力バッファ４０にテストデータをプレロードする。
【００２７】
Ｉｎｔｅｓｔ動作の収集段階中は、ＴＧ１は選択２により瞬間的に動作可能になり、ＴＧ２とＴＧ３は動作禁止のままである。ＴＧ１を瞬間的に動作可能にすることにより、システムデータをＩＣのコア論理からＭｕｘ１を経てＭｅｍ１に収集する。ＴＧ３は動作禁止なので、ラッチ可能な出力バッファ４０の状態は収集段階中は保持される。収集段階が終わると、収集されたデータがＭｅｍ１からシフトアウトするときに、ＴＧ１はＴＧ２およびＴＧ３と共に動作禁止になる。選択２によりＴＧ１を瞬間的に動作可能にすると、図１〜図３の従来の境界走査セルのＩｎｔｅｓｔ動作について説明したように、ＩＣのシステムデータを収集してシフトアウトすることができる。Ｍｅｍ１が収集およびシフト動作を完了すると、その内容はラッチ可能な出力バッファ４０にロードする（更新する）新しいテストデータを含む。制御２と転送信号によりＴＧ２とＴＧ３を瞬間的に動作可能にすると、これに応じてＭｅｍ１から新しいテストデータをラッチ可能な出力バッファ４０にロードする。ＴＧ２とＴＧ３を再び動作禁止にすると、ラッチ可能な出力バッファ４０は新しいテストデータを出力ピンに保持する。境界走査セルのＩｎｔｅｓｔ動作中の一例を図６（Ｂ）のタイミング図に示す。上の説明では、Ｉｎｔｅｓｔ動作の初めに制御２と転送のプレロード信号によってＭｅｍ１からラッチ可能な出力バッファ４０に論理値を最初に転送するとしたが、これらの信号はここでも図６（Ｂ）のタイミング図に示されていない。これは図６（Ｂ）のＩｎｔｅｓｔ動作に入ったときにすでに実行済みであることに注意していただきたい。
【００２８】
ＥｘｔｅｓｔおよびＩｎｔｅｓｔ中にＭｅｍ１のデータをラッチ可能な出力バッファ４０にロードする（更新する）上記の方法は出力ピンの短絡回路の保護（後で説明する）のために望ましいが、別のローディング法も可能である。この別の方法は上述の方法と同様であるが、異なるところは、図４（Ａ）のセルの制御２と図６（Ａ）のセルの制御２および転送信号はＥｘｔｅｓｔまたはＩｎｔｅｓｔに入るとすぐ動作状態になり、図４（Ａ）のＴＧ２と図６（Ａ）のＴＧ２およびＴＧ３を動作可能にすることである。ＥｘｔｅｓｔおよびＩｎｔｅｓｔ中は、データをＭｅｍ１に収集してシフトするとき以外はこの条件は続いている。この別法を用いると、Ｍｅｍ１がテストデータを収集しシフトするとき以外は、ＴＧ２（図４（Ａ））またはＴＧ２およびＴＧ３（図６（Ａ））はＭｅｍ１のテストデータをラッチ可能な出力バッファ４０に常に出力する。収集およびシフト動作中は、制御２または制御２および転送信号は、必要に応じて動作し（たとえば図４（Ａ）および図６（Ａ）に関して上に説明したように）、必要なデータ（Ｅｘｔｅｓｔの出力データ、またはＩｎｔｅｓｔのＩＣデータ）をＭｅｍ１に収集してシフトする。収集およびシフト動作が完了した後、制御２または制御２および転送信号は再びＴＧ２またはＴＧ２およびＴＧ３を動作可能にして、テストデータをラッチ可能な出力バッファ４０に転送する。前に説明したように制御２または制御２および転送信号を瞬間的に活動状態にしてＭｅｍ１のデータをラッチ可能な出力バッファ４０に送るのではなく、この別法は制御２または制御２および転送信号の連続レベルを用いて、Ｍｅｍ１の収集およびシフト動作中を除き、Ｍｅｍ１のデータをラッチ可能な出力バッファに連続的に転送する。この別の制御法を用いる制御２または制御２および転送信号の動作を図４（Ｃ）と図６（Ｃ）のタイミング図に示す。
【００２９】
制御２または制御２および転送信号を動作可能レベルに保持するのではなくこれらの瞬間的信号を用いる１つの利点は、瞬間的に活動状態にすることによりＴＧ２またはＴＧ２およびＴＧ３は短い時間にテストデータをラッチ可能な出力バッファ４０に送るので、ラッチバッファはテストデータを出力ピンにラッチし保持することができることである。制御２または制御２および転送信号を動作可能状態に保持すると、ＴＧ２またはＴＧ２およびＴＧ３はテストデータを強制的にラッチ可能な出力バッファ４０に連続的に送り、ラッチバッファのフィードバック機能である短絡回路訂正動作を無効にする。
【００３０】
たとえば、ＩＣ出力ピンが接地と短絡していて、瞬間的制御法を用いて論理“１”をＭｅｍ１からラッチ可能な出力バッファ４０に転送すると、ラッチ可能な出力バッファは瞬間的に（制御２のときまたは制御２および転送信号のとき）出力を強制的に論理“１”にする。しかし、瞬間的制御がなくなると、ラッチバッファによる出力フィードバックのためにラッチ可能な出力バッファ４０はすぐ出力を論理“１”から論理“０”に切り替えて、ＩＣ出力ピンでの電圧の食い違いをなくす。別の（連続的な）制御法を用いて論理“１”をＭｅｍ１からラッチ可能な出力バッファ４０に連続的に転送すると、制御２または制御２および転送信号が高にセットされている限り、ラッチ可能な出力バッファは短絡した出力を絶えず強制的に論理“１”にする。したがって、瞬間的制御法が連続的制御法より優れている点は、出力ピンが短絡回路（または他の電圧の食い違い）条件になる時間が短くなることであり、したがって出力バッファが破損または破壊する可能性が減ることである。
【００３１】
図４（Ａ）および図６（Ａ）の境界走査セルの短絡回路保護は、図３（Ａ）の従来の方法より優れている。図３（Ａ）では、接地または供給電圧（論理“０”または“１”）との短絡回路を、背中合わせの(back-to-back)走査（Ｅｘｔｅｓｔ１およびＥｘｔｅｓｔ２）を行うことにより訂正する。図３（Ａ）の方法を用いると、Ｅｘｔｅｓｔ１でのテストデータの更新からＥｘｔｅｓｔ２でのテストデータの更新までに必要なＴＣＫ周期の数の間出力は短絡し続ける。一例としてＩＥＥＥ１１４９．１テスト標準タイミングを用いると、上述のＥｘｔｅｓｔ１とＥｘｔｅｓｔ２の更新段階との間は少なくとも４ＴＣＫ周期かかる。図３（Ａ）の従来の境界走査セルを用いると、少なくとも４ＴＣＫ周期の間、出力ピンに短絡回路ができる。ＴＣＫの周波数は、たとえば１ヘルツという１段階からたとえば２０メガヘルツという大きさまであり得る。所定の時間の短絡によって、低電流出力バッファは完全に壊れなくても高電流出力バッファは壊れるかも知れない。出力バッファが４ＴＣＫ周期の間短絡した後で正常に動作するように見えたとしても、短絡によって劣化して現場での期待寿命が大幅に減少し、このためシステムが早期にまたは不意に故障する可能性がある。また多数のピンが短絡して多数の出力バッファが更新段階の間にストレスを受け、ＩＣ内に熱がこもることも起こり得る。
【００３２】
図４（Ａ）および図６（Ａ）に示すこの発明の境界走査セルを用いると、制御２（図４（Ａ））または制御２および転送信号（図６（Ａ））の瞬間的制御法とラッチ可能な出力バッファ４０との組合わせにより、出力バッファが強制的に短絡回路条件になる時間が大幅に減少する。たとえば、制御２信号または制御２および転送信号は、更新中にＴＧ２またはＴＧ２およびＴＧ３を半ＴＣＫ周期だけ瞬間的に動作可能にする。瞬間的な更新可能状態がなくなると、ラッチバッファはフィードバックをかけて出力の短絡条件をすぐ直す。図３（Ａ）の境界走査セル（４ＴＣＫ周期）と図４（Ａ）および図６（Ａ）の境界走査セル（半ＴＣＫ周期）の短絡回路の訂正時間を比較すると、この発明のセルは従来のセルの１２．５％の時間で短絡を直す。したがって、この発明を用いると、ＥｘｔｅｓｔまたはＩｎｔｅｓｔ動作中に出力バッファが破損したり破壊したりする可能性が減る。この発明がこのように優れた短絡回路保護ができる理由は、ラッチ可能な出力バッファ４０がラッチバッファをフィードバック機構として用いて、出力バッファの入力と出力との論理の差をすぐに非同期的に訂正するからである。
【００３３】
ＩＣに３状態（３Ｓ）出力バッファを用いる場合は、図７に示すように、図１（Ａ）の従来の境界走査セルをデータ入力および３状態出力バッファの３状態制御入力に置く。これらの境界走査セルにより、システムデータと３状態制御を３状態バッファに入力することができる。
【００３４】
図８は、図４（Ａ）と同様な境界走査セルを用いて３状態出力バッファを制御する方法の一例を示す。通常動作中は、図８の３状態（３Ｓ）バッファを、ＩＣのコア論理からの３Ｓ制御出力により動作可能または動作禁止にする。テスト動作では、図８の境界走査セル８０のラッチ可能な出力バッファ８１に記憶しているテストデータにより、３状態バッファを動作可能または動作禁止にする。図８の境界走査セル８０は、通常のデータバッファ８２を用いてラッチ可能な出力を生成するのであって、図４（Ａ）および図６（Ａ）に示すＩＣ出力バッファは用いないことに注意していただきたい。図８のセル８０の動作は図４（Ａ）と同様である。境界走査セル８０は図４（Ａ）および図６（Ａ）に示すＩＣ出力バッファではなく、通常のデータバッファ８２を用いてＭｅｍ２機能を作っているが、セル８０が必要とする論理は、出力バッファをセルの一部として用いなくても図１（Ａ）および図７の従来のセルよりまだ少ない。
【００３５】
図９は、ＩＣ入力に図１（Ａ）の従来の境界走査セルを用いる方法の一例を示す。通常のＩＣ動作中は、セルは入力バッファの出力からＭｕｘ２を経てＩＣのコア論理にデータを送る。テストモード中は、セルはＭｅｍ２からＭｕｘ２を経てＩＣのコア論理にテストデータを送る。どちらのモードでも、Ｓａｍｐｌｅ動作に関連して前に説明したように、入力バッファからのシステムデータをＭｅｍ１に収集してシフトアウトする。テストモード中は、図９に示す型のセルは、Ｍｅｍ２とＭｕｘ２を用いるので、更新動作の間はＩＣのコア論理への入力を安定な状態に保つことができる。このようにテストデータを安定に保つことは、リセットや動作可能などの非同期的なＩＣ入力には重要である。この方法に関して知られている問題は、Ｍｕｘ２の出力でコア論理を駆動するために、入力バッファの強力な出力駆動能力が用いられないことである。多くの場合、必要な力でコア論理を駆動するためにＭｕｘ２の出力に大きなデータバッファ９０（点線で示す）を設ける必要がある。この高駆動データバッファ９０を設けると、論理オーバーヘッドが増し、入力データ信号路に遅れが加わる。
【００３６】
図１０は、この発明の境界走査セルをＩＣ入力に置いた一例を示す。図の境界走査セルは２つの部分に分かれている。第１部分１００はＭｕｘ１とＭｅｍ１とＴＧ２とを備え、第２部分１０１はＴＧ１と、ＩＣ入力バッファおよびラッチバッファを含むラッチ可能な入力バッファ１０３とを備える。図１０の境界走査セルの回路要素はＩＣ内の任意の場所に置いてよいが、図１０の例では第１部分１００をＩＣのコア論理領域に設け、第２部分１０１をＩＣ入力バッファ領域内に設けている。図９の従来の境界走査セルのＭｅｍ２機能は、ＴＧ２とＩＣ入力バッファとラッチバッファとを組み合わせて、図１０の入力境界走査セル内に実現されている。図９の従来のセルのＭｕｘ２機能も、図１０ではＴＧ１とＴＧ２とで実現されている。
【００３７】
Ｓａｍｐｌｅ中は、ＴＧ１は選択２により動作可能になり、入力バッファを経てＩＣのコア論理にデータを入力し、ＴＧ２は制御２により動作禁止になる。選択１および制御１入力を与えると、ＴＧ１からのデータ出力をＭｅｍ１に収集しシフトアウトしてＳａｍｐｌｅ動作を行うことができる。Ｅｘｔｅｓｔ中は、ＴＧ１は選択２により動作可能になり、Ｍｅｍ１は選択１および制御１信号に応答してＩＣへのデータ入力を収集してシフトアウトする。Ｉｎｔｅｓｔ中は、ＴＧ１は選択２により動作禁止になって外部信号の干渉を遮断し、Ｍｕｘ１とＭｅｍ１とＴＧ２とは図４（Ａ）について前に説明したセルと同様に動作して、（１）ラッチ可能な入力バッファ１０３の出力からのテストデータを収集し、（２）直列入力から直列出力にデータをシフトし、（３）ラッチ可能な入力バッファ１０３の入力に新しいテストデータを送って更新し、ＩＣのコア論理に入力する。図４（Ａ）に関して前に説明したように、ラッチ可能な出力バッファ４０をプレロードする場合と同じ方法で、Ｉｎｔｅｓｔの初めにテストデータをＭｅｍ１からラッチ可能な入力バッファにプレロードする。図１０のセルにより入力バッファでコア論理を駆動することができるので、図９の高駆動データバッファ９０を追加する必要がなく、そのために生じる信号遅れもない。
【００３８】
図１１は、ＩＣ入力に設ける境界走査セルの別の例を示す。図１１の境界走査セルは図１０のセルと同じであるが、ただ第２部分１１１のラッチ可能な入力バッファ１０３の入力にＴＧ３を設ける点が異なる。ＴＧ３により、図１１のセルはＥｘｔｅｓｔ中に安全な論理値をＩＣのコア論理に入力することができる。図１１の入力境界走査セルでは、図９の従来の境界走査セルのＭｅｍ２機能を、ＴＧ２とＴＧ３とＩＣ入力バッファとラッチバッファとを組み合わせて実現している。図９の従来のセルのＭｕｘ２機能も、図１１ではＴＧ１とＴＧ２とＴＧ３とで実現している。
【００３９】
Ｓａｍｐｌｅ中は、ＴＧ１とＴＧ３は選択２および転送信号により動作可能になって、入力バッファを経てＩＣコア論理にデータを入力し、ＴＧ２は制御２により動作禁止になる。選択１および制御１入力を与えると、ＴＧ１からのデータ出力をＭｅｍ１に収集しシフトアウトしてＳａｍｐｌｅ動作を行う。Ｅｘｔｅｓｔ中は、ＴＧ１は選択２により動作可能になり、選択１および制御１信号に応じてＭｅｍ１はＩＣへのデータ入力を収集してシフトアウトする。Ｅｘｔｅｓｔでは、ＴＧ３は転送信号により動作禁止になり、収集およびシフト動作中はラッチ可能な入力バッファ１０３がＩＣコア論理への安定なデータを保持するので、テスト中はコア論理の入力ピンに論理入力は入らない。転送信号を制御してコア論理への安全なデータを絶えず保持することができるし、また同時にＴＧ２への制御２により、各走査動作の終わりにＭｅｍ１からラッチ可能な入力バッファ１０３に新しいテストデータを送って更新することができる。Ｉｎｔｅｓｔ中は、ＴＧ１は選択２により動作禁止になって外部信号の干渉を遮断し、Ｍｕｘ１とＭｅｍ１とＴＧ２とＴＧ３は前に説明した図６（Ａ）のセルと同様に動作して、（１）ラッチ可能な入力バッファ１０３の出力からのテストデータを収集し、（２）直列入力から直列出力にデータをシフトし、（３）ラッチ可能な入力バッファ１０３に新しいテストデータを送って更新してＩＣコア論理に入力する。図６（Ａ）に関して前に説明したように、ラッチ可能な出力バッファ４０をプレロードしたのと同じ方法で、ＩｎｔｅｓｔまたはＥｘｔｅｓｔの初めにＴＧ２とＴＧ３が動作して、データをＭｅｍ１からラッチ可能な入力バッファ１０３にプレロードする。図１１の入力境界走査セルにより入力バッファでコア論理を駆動することができるので、図９の高駆動データバッファ９０を追加する必要がなく、そのために生じる信号遅れもない。
【００４０】
したがって、上に説明した発明の利点は次の通りである。図４（Ａ）では、ＴＧ２とラッチバッファと出力バッファとの組合わせで従来の境界走査セルのＭｅｍ２機能を実現するので、テスト論理オーバーヘッドが大幅に減る。図６（Ａ）では、ＴＧ２とＴＧ３とラッチバッファと出力バッファとの組合わせで従来の境界走査セルのＭｅｍ２機能を実現するので、テスト論理オーバーヘッドが大幅に減る。図４（Ａ）のＴＧ１とＴＧ２の一方または両方と、図６（Ａ）のＴＧ１とＴＧ２とＴＧ３の１つ以上とをＩＣの出力バッファ領域内で一体化し、ＩＣコア論理内に必要な境界走査セルを減らしてＭｅｍ１とＭｕｘ１だけにすることができる。図４（Ａ）では、ＴＧ１とＴＧ２で従来の境界走査セルのＭｕｘ２機能を実現するので、テスト論理オーバーヘッドが大幅に減る。図６（Ａ）では、ＴＧ１とＴＧ２とＴＧ３で従来の境界走査セルのＭｕｘ２機能を実現するので、テスト論理オーバーヘッドが大幅に減る。図４（Ａ）と図６（Ａ）の境界走査セルにより、図３（Ａ）の従来のセルでは必要であった第３マルチプレクサと選択制御と短いＥｘｔｅｓｔ動作とを追加することなく、ラッチバッファのフィードバック路を通してＩＣ出力ピンの論理状態をテストすることができる。図６（Ａ）のＴＧ３は双方向であって、Ｅｘｔｅｓｔの収集動作中に出力ピンのデータをＭｅｍ１に送ることができ、またＥｘｔｅｓｔまたはＩｎｔｅｓｔの更新動作中にＭｅｍ１のデータを出力ピンのラッチ可能な出力バッファに送ることができる。ラッチ可能な出力バッファにより、出力バッファのＩＣ出力での電圧レベルの食い違いをすぐ非同期的に訂正することができる。図８に見るように、ＩＣ出力バッファではなく通常のデータバッファを用いてＭｅｍ２の機能を実現することができる。図４（Ａ）と図６（Ａ）の出力境界走査セル構造を応用して、図１０と図１１に示すようにＩＣ入力に用いることができる。従来の入力境界走査セルのＭｅｍ２機能は、ＴＧ２とフィードバックのラッチバッファ（図１０）か、ＴＧ２とフィードバックのラッチバッファとＴＧ３（図１１）とを、ＩＣ入力バッファと組み合わせて用いることにより実現することができる。従来の入力境界走査セルのＭｕｘ２機能は、ＴＧ１とＴＧ２（図１０）またはＴＧ１とＴＧ２とＴＧ３（図１１）で実現することができる。図１０と図１１の入力境界走査セルによりＩＣ入力バッファでコア論理を駆動することができるので、従来のセルのＭｕｘ２出力の高駆動データバッファは必要ない。
【００４１】
多数のＩＣを備えるプリント配線板やその他の多チップモジュールは、従来はＩＣを通常の動作モードにするというＩＣのテスト論理で起動する。たとえば、ＩＣコア論理を直接ＩＣ出力バッファに接続してＩＣを駆動する。しかし、新しく組み立てたプリント配線板やその他の多チップモジュールには欠陥があって、１個以上のＩＣの出力ピンが接地や供給電圧や他のＩＣピンと短絡している可能性がある。新しく組み立てた多チップモジュールを初めて起動したときにこのような欠陥がある場合に、出力バッファにＩＣのコア論理を直接接続して、短絡しているＩＣピンを駆動すると、出力バッファはテストを行う前に短絡回路により破損する可能性がある。したがって、この発明は、図４（Ａ）と図６（Ａ）の境界走査セルを用いて、短絡テストを行うまではＩＣが出力バッファにデータを出力しないようにする構造と方法と手続きとを提供する。
【００４２】
図１２の境界走査セルは、図４（Ａ）のセルと構造も動作も同じであるが、ただＴＧ１が選択２信号ではなくＡＮＤゲート１２０からの信号出力により制御される点が異なる。ＡＮＤゲートには、選択２と禁止の２入力が入る。図４（Ａ）に関して前に説明したすべての信号は図１２でも同様に動作する。禁止信号とＡＮＤゲートが、図４（Ａ）と図１２の違いである。ＡＮＤゲートは全部の境界走査セルに必要ではなく１個だけのゲートであって、その出力はＩＣ内の複数の出力境界走査セルに入る。
【００４３】
ＩＣを起動すると禁止信号は低になる。禁止信号源はＩＣ入力ピンであり得る。起動したときに禁止信号が低であれば、ラッチ可能な出力バッファ４０はＩＣコア論理では駆動されず、ＩＣ出力はラッチバッファによるフィードバックがかかって安定状態になる。ＩＣ出力が接地と短絡していると、安定状態は論理“０”である。ＩＣ出力が供給電圧と短絡していると、安定状態は論理“１”である。短絡がない場合は、安定状態はラッチバッファから入力する論理レベルである。ＩＣ出力が接地や供給電圧と短絡していない場合にラッチ可能な出力バッファ４０が振動しないようにするために、ラッチバッファをヒステリシスを持つように設計してよい。
【００４４】
禁止信号が低の場合はＴＧ１によってコア論理と出力バッファを単に分離するだけなので、図４（Ａ）に関して上に説明したように、Ｅｘｔｅｓｔ動作に影響を与えない。したがって、上述のようにＩＣを起動した後、図４（Ａ）に関して説明したようにＥｘｔｅｓｔ動作を実施することができる。Ｅｘｔｅｓｔ動作に入ると、境界走査セルは出力が短絡していないかテストする。禁止信号によって動作禁止になるのは境界走査セルのＥｘｔｅｓｔ部分ではなく、ＴＧ１だけであることに注意していただきたい。短絡を検出すると修理する。短絡を修理した後、または短絡がないと決定した後、ＩＣを通常動作にしてその機能を動作可能にする。すなわち、境界走査セルを通常モードにし、禁止信号を不活動状態にする。このように起動から出力の動作禁止へ、Ｅｘｔｅｓｔ動作へ、さらに通常動作へ（テストに合格した場合）というシーケンスを用いることにより、従来の境界走査セルを用いた従来の起動法のようにＩＣ出力を破損することはない。この手続きに従うとＩＣ出力の電圧が食い違うことはない。その理由は、Ｅｘｔｅｓｔ動作により出力が短絡していないこと、または短絡の修理が終わったことを確認するまでは、出力バッファをＩＣコア論理で駆動しないからである。
【００４５】
禁止信号を用いる必要があるのは、ＩＣを備えるボードを新しく組み立てて初めて起動するときだけである。ボード上のＩＣの出力の短絡テストを行った後、禁止信号源（たとえばピン）を非活動状態にしまたは取り外して、次に起動したときはＩＣがすぐ通常動作に入るようにする。しかし、また、禁止信号をたとえばボードを起動する度に、またはボードを起動するとき選択的に、必要に応じて用いてもよい。
【００４６】
図１３は、図６（Ａ）の境界走査セルに安全な起動機能を持たせる設計方法を示す。図１２のセルと同様に、禁止信号は図１３のセルがＥｘｔｅｓｔ動作を行うのを妨げるのではなく、ただＴＧ１を動作禁止にするだけである。
【００４７】
したがって、上に説明した発明は次の利点を持つ。すなわち、新しく組み立てたボードまたは多チップモジュールの短絡回路のテスト手続きおよび保護方法、起動のときにＩＣ出力ピンが食い違った状態にならないようにする禁止機能、ＩＣが通常動作に入る前の短絡テスト、起動のときにＩＣ出力ピンに短絡が生じないようにするステップのシーケンス、ＩＣ出力バッファのフィードバック設計、コア論理を動作禁止にして出力が短絡している場合でもＩＣを安全に起動できるようにする機能、である。
【００４８】
図１４は、図６（Ａ）のＴＧ３を用いずにＳａｍｐｌｅ、Ｅｘｔｅｓｔ、Ｉｎｔｅｓｔ動作を行い、したがってテストおよび通常のＩＣ動作中の信号の遅れををなくす、出力セルの別の設計を示す。図１４の出力セルは、図４（Ａ）および図６（Ａ）のような２入力Ｍｕｘ１ではなく、３入力マルチプレクサ（Ｍｕｘ１）と追加の選択制御信号（選択入力）とを用いる。図１４のＭｕｘ１はコア論理からの入力（システムデータ）と、ラッチ可能な出力バッファ４０からの入力と、直列入力とを受ける。システムデータをコア論理から直接Ｍｕｘ１に入力することにより、Ｉｎｔｅｓｔ中に図６（Ａ）のようにＴＧ３を用いて信号を分離する必要がなくなる。Ｓａｍｐｌｅでは、図１４のＴＧ１は動作可能になりＴＧ２は動作禁止になって、通常のシステムデータの流れが得られる。Ｓａｍｐｌｅ動作中は、前に説明したように、Ｍｕｘ１を制御して、システムデータをＭｅｍ１に入力して収集しシフトアウトする。Ｅｘｔｅｓｔでは、図１４のＴＧ１は動作禁止になりＴＧ２は前に説明したように動作して、ラッチ可能な出力バッファ４０をテストデータで更新する。Ｅｘｔｅｓｔ動作中は、前に説明したようにＭｕｘ１を制御してＭｅｍ１に出力ピンデータを入力し、収集してシフトアウトする。Ｉｎｔｅｓｔでは、図１４のＴＧ１は動作禁止になりＴＧ２は前に説明したように動作して、ラッチ可能な出力バッファをテストデータで更新する。Ｉｎｔｅｓｔ動作中は、前に説明したようにＭｕｘ１を制御してＭｅｍ１にシステムデータを入力し、収集してシフトアウトする。
【００４９】
図１４のセルの例では、Ｓａｍｐｌｅ中およびＩｎｔｅｓｔ中のシステムおよびテストデータ信号を収集するのにＴＧ１を通して信号を送る必要はないが、図４（Ａ）および図６（Ａ）のセルはＳａｍｐｌｅおよびＩｎｔｅｓｔ動作中にそれぞれＴＧ１を通してシステムおよびテストデータ信号を収集しシフトアウトして、ＴＧ１信号路を確認する。しかし、特殊なＴＧ１信号路テスト動作を定義すれば、図１４のＭｕｘ１はＴＧ１の出力からシステムデータまたはテストデータを収集しシフトアウトすることができる。
【００５０】
図１５は、図１１のＴＧ３を用いずにＳａｍｐｌｅ、Ｅｘｔｅｓｔ、Ｉｎｔｅｓｔ動作が可能で、したがってテストおよび通常のＩＣ動作中に信号遅れを生じない、別の入力セルの設計を示す。図１５の入力セルは、図１０および図１１で２入力Ｍｕｘ１を用いたのとは異なり、３入力マルチプレクサ（Ｍｕｘ１）と追加の選択制御信号（選択入力）とを用いる。図１５のＭｕｘ１は入力ピンからの入力と、ラッチ可能な入力バッファ１０３の入力からの入力と、直列入力とを受ける。入力ピンデータを直接Ｍｕｘ１に入力することにより、Ｅｘｔｅｓｔ中に図１１のようにＴＧ３を用いて信号を分離する必要がなくなる。それは、図１５のセル装置内ではＴＧ１がこの分離機能を持っているからである。Ｓａｍｐｌｅでは、図１５のＴＧ１は動作可能になりＴＧ２は動作禁止になって、通常のシステムデータが流れる。Ｓａｍｐｌｅ動作中は、前に説明したように、Ｍｕｘ１を制御してラッチ可能な入力バッファ１０３からデータをＭｅｍ１に入力して収集しシフトアウトする。Ｅｘｔｅｓｔでは、図１５のＴＧ１は動作禁止になり、ＴＧ２は図１１に関して前に説明したように動作してＭｅｍ１からのテストデータでラッチ可能な入力バッファを更新する。Ｅｘｔｅｓｔ動作中は、前に説明したように、Ｍｕｘ１を制御して入力ピンデータをＭｅｍ１に入力し、収集してシフトアウトする。Ｉｎｔｅｓｔでは、図１５のＴＧ１は動作禁止になり、ＴＧ２は前に説明したように動作してＭｅｍ１からのテストデータでラッチ可能な入力バッファ１０３を更新する。Ｉｎｔｅｓｔ動作中は、図１１に関して前に説明したように、Ｍｕｘ１を制御して、ラッチ可能な入力バッファ１０３の出力からＭｅｍ１にシステムデータを入力して、収集しシフトアウトする。
【００５１】
図１６は図１５のセルと同様なセルで、ＴＧ２の出力をラッチ可能な入力バッファ１０３の入力に結合し、またラッチ可能な入力バッファの出力をＭｕｘ１の入力に結合する、別の接続を示す。セルの動作は図１５と同様である。ただ１つ異なる点は、Ｍｅｍ１からのデータでラッチ可能な入力バッファを（ＴＧ２を経て）更新する動作と、ラッチ可能な入力バッファからＭｅｍ１にデータを収集する動作を、図１５のセルに示すように同じ接続（すなわち共用の信号路）を用いるのではなく、別の接続（すなわち別の離れた信号路）を用いて行うことである。図１５ではラッチ可能な入力バッファ１０３からのデータ出力をラッチバッファを通るフィードバック路を経てＭｅｍ１に収集するが、図１６ではラッチ可能な入力バッファ１０３の出力とＭｕｘ１とを直接接続して、ラッチ可能な入力バッファ１０３からのデータ出力をＭｅｍ１に収集する。ラッチ可能な入力バッファのデータを更新しまたデータを収集するのに別の接続を用いる利点をいくつか例示すると、（１）Ｍｕｘ１／Ｍｅｍ１／ＴＧ２というテスト回路に別の接続を用いると入力が制御可能になり出力が観察可能になるので、入力バッファをテストできること、（２）ＴＧ１で駆動する負荷が減る（Ｍｕｘ１入力はこの負荷に含まれない）ので、入力ピンからＴＧ１を経てラッチ可能な入力バッファ１０３までの入力送信性能が向上すること、である。
【００５２】
図１４、図１５、図１６の入力および出力セルは図４（Ａ）、図６（Ａ）、図１０、図１１のセルに関して述べたものと同じ利点を持つ。また図１４の出力セルを図１２の出力セルに関する説明と同様に制御して、起動時の短絡を保護することができる。
【００５３】
これまでの説明は新しい境界走査セルをディジタル回路に用いることに限定したが、この発明の考え方はアナログ回路にも当てはまる。現在アナログ境界走査セルはＰ１１４９．４というＩＥＥＥ標準で開発されつつある。ＩＥＥＥのＰ１１４９．４で提案されているアナログテスト方式は、１９９３年に発行された国際テスト会議議事録にパーカーが発表した論文「アナログ試験性バスの構造と計測法」に記述されている。パーカーの論文はディジタル境界走査テスト法と同様なアナログ境界走査テスト法を提案しており、アナログ出力のアナログ境界走査セルを出力論理レベルに設定し、接続されたアナログ入力のアナログ入力セルがこれらの論理レベルを収集して、出力と入力との相互接続を確認する。
【００５４】
図１７は、アナログ回路の入力と出力でのアナログ境界走査セルに関するパーカーの論文の基本概念を示す。ディジタルテスト動作は、図１７にコア分離（ＣＤ）、Ｖ、Ｇ、ディジタル受信機（ＤＲ）と示しているスイッチに関する。図１８はパーカー論文のアナログ境界走査セルの詳細で、走査セルＣ３，Ｃ４を備え、スイッチＶ，Ｇの開閉とデータの収集（Ｃ４）とを制御する。
【００５５】
図１８では、（１）走査セルＣ３，Ｃ４は、データを収集してシフトする収集／シフトメモリ（Ｃ）と、収集／シフトメモリからの更新されたデータを記憶する更新メモリ（Ｕ）とをそれぞれ備え、（２）ＶとＧが同時に閉じるとＶとＧの反対側の端に接続する電圧により高電流路ができるので、これを防ぐために更新メモリの出力をゲートする必要があり、（３）アナログコアの反対側でＤＲ、Ｖ、ＧをＣＤと接続し、すなわちこれらは信号がアナログコアに出入りするところで相互接続配線に接続し、その場所はアナログ境界走査セルの構成要素が静電放電保護回路などの入力および出力回路に近くて結合するところであり、（４）セルに接続する配線はテスト中はＣＤによってコアから分離されているので、セルに関連するアナログ信号の入力または出力の性質は関係がなく、（５）ＣＤはいろいろの方法で実現できることが知られている、すなわち直列のスイッチを設けてこれを開くことによってアナログコアと配線とを分離し、またはアナログコア内のアナログ出力増幅器の出力を動作禁止（３状態）にすることによって分離する。
【００５６】
図１９（Ａ）はこの発明のアナログ境界走査セル（ＡＢＳＣ）の例で、アナログまたは混合信号デバイス内の、アナログ回路とアナログ出力増幅器（ＯＡ）との間に設けられている。この例およびすべての以下のＡＢＳＣの例で、ＯＡは、アナログ回路が通常動作またはテスト動作のときに出力端子１９１を駆動する回路である。ＯＡは、単位ゲイン電圧ホロワなどの完全な増幅回路でもよいし、または増幅回路の出力トランジスタ段だけにして残りの構成要素はアナログ回路内に置いてもよい。ＡＢＳＣはＭｕｘ１とＭｅｍ１、切替え要素Ｓ１，Ｓ２，Ｓ３，Ｓ４（例を図５に示す）と、ＤＲと、電圧フィードバック要素（ＶＦＥ）と、ＯＡとを備える。Ｍｕｘ１とＭｅｍ１は、前に説明したようにデータを収集してシフトする。ＤＲはアナログ回路出力の電圧と電圧しきい値（ＶＴ）とを比較して、図１８の従来のＤＲと同様に、比較の結果をＭｕｘ１に出力する。ＶＴはデバイス内の固定内部電圧を供給してもよいが、ＶＴをデバイスの外部入力から与えてＶＴのレベルを変化させ、ＤＲが異なる出力電圧レベルと比較できるように改良することが望ましい。テストモード中は、図４（Ａ）でフィードバックのラッチバッファと出力バッファとでラッチ可能な出力バッファ（ＬＯＢ）４０を形成したのと同じ方法で、ＶＦＥとＯＡとで調整可能な出力増幅器（ＡＯＡ）を形成する。
【００５７】
図４（Ａ）の選択２信号と同様に、通常動作中はＳ１を分離制御（ＤＣ）信号により閉じて、アナログ回路からＯＡを経て機能的な出力を出す。通常動作では、ＶＦＥは動作禁止であるか、または動作可能の場合はＳ１により容易にオーバードライブされるので、機能的な出力の性能には影響しない。ＶＦＥはＯＡの出力からＯＡの入力にフィードバックをかけるので、ＯＡがＳ１かＳ２により内部で駆動されていない場合、または何か外部出力端子１９１に接続されているもので強力に駆動されている場合は、ＯＡからの出力電圧は保持される。これは図４（Ａ）のＬＯＢ４０の論理状態をフィードバックのラッチバッファが保持したのと同じ方法である。ＯＡとＶＦＥとを結合した回路は、ＡＢＳＣがテストモードのときはＡＯＡ機能を行う。テストモードでは、ＡＯＡ機能はメモリを更新する。
【００５８】
ＶＦＥ機能を実現する２つの回路の例を図１９（Ｂ）と図１９（Ｃ）とに示す。ＶＦＥ機能を実現するのに他の回路も用いてよいことはもちろんである。図１９（Ｂ）のＶＦＥ回路の例はスイッチであって、テストモード中に閉／動作可能にして（制御入力Ｃにより）ＯＡの入力と出力との間にフィードバックを与え、通常機能モード中は開／動作禁止にする。図１９（Ｃ）のＶＦＥの例は弱い単位ゲインフィードバック増幅器であって、これを用いてＯＡの入力と出力との間にフィードバックを与える。
【００５９】
ＡＢＳＣをテストモードにする前に、テストデータをＭｅｍ１にシフトする。テストモードに入ると、ＤＣによりＳ１を開いてＡＯＡをアナログ回路から分離し、更新制御信号ＵＣによりＳ２を瞬間的に閉じて、Ｍｅｍ１内のデータで選択した出力電圧レベルで、すなわちＶ＋またはＶ−でＡＯＡを予備充電する。この動作は、図４（Ａ）に関して前に説明したのと同じ動作である。Ｓ１による分離も、図１７，図１８のＣＤでテスト中に分離するのと同じ方法である。図１７，図１８の従来の分離方法と図１９（Ａ）のＡＢＳＣとの違いは、図１８の従来のセルがＣＤで分離するときは機能的なアナログ回路は一切ＩＣ端子から分離するが、図１９（Ａ）のＯＡは出力端子に接続したまま出力端子とＡＢＳＣの残りの部分との間にある、という点である。
【００６０】
図１９（Ａ）のＡＢＳＣの出力部はスイッチＳ２，Ｓ３，Ｓ４とＡＯＡとを備える。テスト中は、Ｓ３とＳ４は高および低電圧出力レベルとして用いる電圧Ｖ＋およびＶ−に接続される。Ｖ＋およびＶ−はアナログデバイス内で内部的に供給してもよいし、外部入力からアナログデバイスに供給してもよい。Ｓ３とＳ４とを動作させる選択制御はＭｅｍ１から来る。Ｍｅｍ１の制御により、１度に一方のスイッチだけが閉じる。この例では、Ｍｅｍ１が低レベルを出力するとＳ４は閉じてＳ３は開く。Ｍｅｍ１が高レベルを出力するとＳ３は閉じてＳ４は開く。Ｍｅｍ１を通してデータを収集しシフトすると、その出力は高と低との間で変動して（リップルして）Ｓ３とＳ４との開閉を繰り返す。しかし、Ｓ２を開けば、収集およびシフト中にＳ３とＳ４とが開閉することにより影響はＡＯＡから分離される。収集およびシフト動作が終わると、更新制御（ＵＣ）は（図４（Ａ）に関して前に説明した制御２信号と同様に）Ｓ２を瞬間的に閉じて、Ｍｅｍ１内のデータで選択された電圧レベルをＡＯＡに蓄え、ＡＯＡから出力する。
【００６１】
図１９（Ａ）では、Ｓ２は収集／シフト動作中のＳ３とＳ４との出力リップルからＡＯＡを分離する位置にある。Ｓ２のこの分離効果により、１個のメモリ（Ｍｅｍ１）だけで２つの電圧レベル（Ｖ＋またはＶ−）のどちらかを選択し、更新動作中にＡＯＡから出力することができる。すなわち、図１９（Ａ）のＡＢＳＣが必要とする電圧選択メモリは１個だけである。これに比べて、図１８の従来のセルはＶ＋レベルとＶ−レベルとを選択するのに４個のメモリ（Ｃ３およびＣ４のＣおよびＵ）が必要であり、また２つの電圧レベルを同時に選択しないようにするためにゲートする必要がある。図１９（Ａ）のＳ２とＡＯＡとの結合回路は、図１８の従来のセルの２個の更新メモリ（Ｖ＋のためのＵと、Ｖ−のためのＵ）に代わるものである。従来の方法でも図１９（Ａ）でも機能的な動作にはＯＡが必要なので、図１９（Ａ）のＡＢＳＣは図１８の従来のセルの４個のメモリ（Ｃ３およびＣ４のＣおよびＵ）とゲートとの代わりに、１個のメモリ（Ｍｅｍ１）と１個のスイッチＳ２とＶＦＥとを用いていることになり、各アナログ出力のテスト論理オーバーヘッドを節約できる点が優れている。たとえば、図１８の従来のセルのゲート面積が図１９（Ａ）のＡＢＳＣのＳ２とＶＦＥとの面積と同じであると仮定すると、図１９（Ａ）のＡＢＳＣは従来のセルに比べて４メモリが１メモリに減り、７５％の面積が節約になる。
【００６２】
ＯＡが出力電流を駆動するので、スイッチＳ２〜Ｓ４の電流容量は大きくなくてよい。同様に、Ｖ＋およびＶ−テスト電圧基準の電流駆動容量は大きくなくてよい。これは図１８の従来のセルとは対照的であって、図１８のテスト電圧とスイッチＶおよびＧとは、ＩＣから駆動出力を出せるだけの十分大きい電流容量を持つ必要がある。したがって、スイッチＳ３，Ｓ４の回路面積は、これに対応する図１８のＶおよびＧの面積より小さくてよい。ＶＦＥにスイッチを用いて（図１９（Ｂ））、Ｓ２が閉じると開き、Ｓ２が開くと閉じるように制御すれば、Ｓ２はＶＦＥをオーバードライブするための大きい電流容量を必要としない。
【００６３】
また図ではＳ２をＳ３およびＳ４とアナログ出力信号路との間に設けてリップルの分離と更新の機能を持たせているが、Ｓ３とＳ４が分離と更新の機能を行うよう制御すれば、これらを直接アナログ信号路に接続してもよい。Ｓ２を用いる利点は、たとえばアナログ信号路の負荷を１つのスイッチ（Ｓ２）だけにすることである。分離および更新動作を制御するには、スイッチが２個（Ｓ３とＳ４）よりスイッチが１個（Ｓ２）の方が簡単である。
【００６４】
図２３は、上に述べた、Ｓ３とＳ４とをアナログ信号路に直接接続する実施態様の例を示す。図２３では、スイッチＳ３，Ｓ４をＡＮＤゲートＡの出力で制御する。ＵＣが低のときはＳ３もＳ４も開く。ＵＣが高のときは、Ｍｅｍ１の出力によりＳ３（Ｍｅｍ１の出力＝１）かＳ４（Ｍｅｍ１の出力＝０）が閉じる。図２３の１つの利点は、ＵＣが低のときＳ３とＳ４とは走査路から分離されているので、走査動作中に必要がないのにＳ３とＳ４とを動作させて電力を消費することがないことである。
【００６５】
図２７は、Ｓ３とＳ４とを直接アナログ信号路に接続する別の例を示す。図２７の例は、境界走査セルでよく知られているように、テストデータをＭｅｍ１にシフトし、次にＭｅｍ１からＭｅｍ２へ更新し、Ｍｅｍ２の出力によりＳ３とＳ４とを制御する。Ｓ３とＳ４とはテスト電圧（Ｖ＋、Ｖ−）とアナログ信号路とに接続される。Ｍｅｍ２が論理“１”を出力するとＳ３は閉じてＳ４は開き、ＯＡまたは３ＳＯＡからＶ＋を出力する。Ｍｅｍ２が論理“０”を出力するとＳ４は閉じてＳ３は開き、ＯＡまたは３ＳＯＡからＶ−を出力する。ＯＡ／３ＳＯＡが出力電流を駆動するので、Ｓ３およびＳ４とＶ＋およびＶ−テスト電圧基準とは、上に説明した図１８の対応する従来のものほど大きい電流駆動容量を必要としない。
【００６６】
図１９（Ａ）のＡＢＳＣの入力部（Ｍｕｘ１とＭｅｍ１）は、ＤＲからのデータ出力を収集してシフトアウトする。通常モードでは、ＤＲから収集するデータは、図１９（Ａ）に示すようにＶＴとアナログ回路からの電圧出力とを比較した結果である。テストモードでは、ＡＢＳＣが収集するデータは、ＶＴと、ＤＲがＡＯＡのフィードバック要素（ＶＦＥ）から受ける電圧とを比較した結果であって、従来の図１８のように出力配線から直接受ける電圧とを比較した結果ではない。図１９（Ａ）では、テストモードの収集段階中はＳ１とＳ２とは共に開くので、ＶＦＥだけがＤＲの入力の駆動部になることに注意していただきたい。
【００６７】
収集中はＳ２は開いているので、Ｖ＋ノードとＶ−ノードのどちらかに外部からアクセスしてＶＴに接続している（点線の接続で示すように）場合は、所望の電圧基準をＶ＋ノードまたはＶ−ノードを経てＶＴに加え、ＤＲが収集動作で使うことができる。ＶＴはＶ＋またはＶ−を経て外部からアクセスできるので、このような外部からのアクセスのための専用の端子は必要ない。また図１９（Ａ）に示すように、Ｓ２が開いている間は、Ｖ＋ノードとＶ−ノードとをＩＣ内の他の応用に用いることができる。
【００６８】
テストモード中、ＡＯＡはＡＢＳＣの次のようなユニークな機能を行うことができる。すなわち、（１）通常の出力負荷を駆動している限り、ＡＯＡに前に蓄えた出力電圧レベルを維持するか、または（２）予期しない出力負荷を駆動している場合は、ＡＯＡに前に蓄えた出力電圧レベルを自動的に訂正する。たとえば、ＡＯＡの出力が別のデバイスを駆動し、そのデバイスがＡＯＡから更新されたＶ＋およびＶ−電圧レベルを受けて電圧の食い違いや、電圧の固定や、高電流を生じていない場合は、ＡＯＡはＳ２の更新動作の間に所望の電圧出力を維持する。これらの各状態の例を次に挙げる。
【００６９】
以下は電圧の食い違いの例である。Ｓ２から更新した後にＡＯＡから１０ボルトの電圧を出力するが、より強い別の電圧源からたとえば５ボルトが来てこの出力と食い違う場合は、ＶＦＥによるフィードバックがかかって、ＡＯＡは出力電圧をすぐ調整して別の電圧源と同じ５ボルトレベルにする。この調整により、両電圧源の間に流れる電流は非常に小さくなる。図１８の従来のセルでは電圧が食い違ったままで、大きい電流が流れる。
【００７０】
次は電圧の固定の例である。Ｓ２から更新した後にＡＯＡから１０ボルトの電圧を出力するが、５ボルトに固定したツェナーダイオードをこの出力で駆動する場合は、ＶＦＥによるフィードバックがかかって、ＡＯＡは出力電圧をすぐ調整してツェナーと同じ５ボルトにする。この調整により、ＡＯＡからツェナーを通って接地に流れる電流は非常に小さくなる。図１８の従来のセルでは電圧が食い違ったままで、大きい電流が流れる。
【００７１】
次は高電流の例である。Ｓ２から更新した後にＡＯＡから−１０ボルトの電圧を出力するが、この出力がたとえば製造上の欠陥のために接地と短絡した場合は、ＶＦＥによるフィードバックがかかって、ＡＯＡは出力電圧をすぐ調整して接地に等しくする。この調整により、短絡から接地までＡＯＡ内を流れる電流は非常に小さくなる。図１８の従来のセルでは電圧が食い違ったままで、大きい電流が流れる。
【００７２】
テストモード中は、図１９（Ａ）のＡＢＳＣは更新制御（ＵＣ）を受け、Ｓ２を瞬間的に閉じて、選択された電圧レベル（Ｖ＋またはＶ−）でＡＯＡを予備充電（プリチャージ）する。この電圧レベルをＡＯＡから出力して、接続するデバイスの入力に送る。ＤＲに入るＶＴをＶ＋とＶ−との間の電圧レベルに設定すると、ＤＲは、ＡＯＡ出力電圧がＶＴより大きいときは論理“１”を出力し、ＡＯＡ出力電圧がＶＴより小さい時は論理“０”を出力する。ＡＯＡの出力電圧はＡＯＡ内のＶＦＥを経てＤＲに入力する。収集およびシフト動作中は、図１９（Ａ）のＡＢＳＣの入力部（Ｍｕｘ１とＭｅｍ１）と、駆動されているデバイスのアナログ入力セルの同様な入力部（たとえばＤＲやＭｕｘ１やＭｅｍ１）は、ＤＲからその論理レベルをロードしてシフトする。これにより、（１）駆動中のＡＢＳＣの出力電圧レベルをテストし、（２）入力中のアナログ入力セルの入力電圧レベルをテストし、（３）駆動中のセルと入力中のセルとの間の相互接続をテストする、ことができる。
【００７３】
ＶＴを外部から制御する利点は、意図した出力電圧をＡＯＡから実際に出力しているかどうかを決定する診断テストを行うことができることである。たとえば、意図した出力電圧を１０ボルトとすると、ＶＴを９．５ボルトに設定する。ＡＯＡが出力に確かに１０ボルトを出力して保持している場合は、ＤＲはＶＦＥからのフィードバックにより、９．５ボルトのＶＴと１０ボルトのＡＯＡ電圧出力とを比較する。出力レベルが１０ボルトであることを知ると、ＤＲはＡＢＳＣの入力部に論理“１”を出力する。この論理“１”を収集してシフトアウトすれば、ＡＯＡが意図した１０ボルトを出力して保持できたことを示すことができる。しかし、上に述べた電圧固定の例では、意図した１０ボルトのＡＯＡ出力電圧を調整して５ボルトに下げる。ＤＲへの入力がこのように５ボルトになると、ＡＢＳＣの入力部は論理“０”を収集してシフトアウトするので、これはＡＯＡが意図した１０ボルトを出力して保持できなかったことを示す。
【００７４】
繰り返すと、（１）外部から制御することのできるＶＴを調整し、（２）収集およびシフト動作を行い、（３）収集したデータを検査することにより、ＡＯＡがどういう電圧レベルに調整されたかを決定することができる。このようにアナログ出力を何ボルトに調整したかを決定できるので、調整を行った理由を知ることができる。たとえば、接地または供給電圧になるように調整したことが分かると、アナログ出力と接地または供給電圧との間が短絡している可能性があることを示す。ＡＯＡはその出力電圧を調整して食い違う電圧レベルに等しくすることができるので、ＡＯＡに接続するアナログ出力や源／デバイスは、上に述べた診断ステップを行っている間に高電流によって破損することはないことに注意していただきたい。
【００７５】
図２０（Ａ）は別のＡＢＳＣの例であって、更新された電圧をＯＡの入力に保持するための電圧保持要素（ＶＭＥ）を用いる他は、図１９（Ａ）のＡＢＳＣと同じである。テストモードでのＶＭＥの機能は、更新中にＳ２からの電圧を受け、その電圧を次の更新時までＯＡの入力に保持することである。通常モードでのＶＭＥの機能は、動作禁止になるか、または動作可能の場合はアナログ回路からの機能的な出力により容易にオーバードライブされる。図２０（Ｂ）に、ＶＭＥ機能を実現する回路の一例として切替えコンデンサ回路を示す。切替えコンデンサ回路はスイッチ２０１を備え、その一端はアナログ信号路に、他端はコンデンサに接続される。コンデンサはスイッチ２０１と接地の間に接続される。アナログ回路の通常モード中は、スイッチ２０１は制御入力Ｃにより開いてコンデンサ負荷を分離するので、アナログ出力信号に影響しない。テストモードに入ると、スイッチ２０１は制御入力Ｃにより閉じてコンデンサをアナログ信号路に接続する。またテストモードに入ると、Ｓ２は瞬間的に閉じ／動作可能になり、Ｍｅｍ１が選択した電圧レベルに、すなわちＶ＋またはＶ−にコンデンサを充電する。コンデンサに蓄えられた電圧レベルはＯＡの入力に入り、ＯＡはアナログ出力を出す。次の更新動作中は、Ｓ２は瞬間的に閉じ／動作可能になり、新しい電圧レベルにコンデンサを充電し、これをＯＡを経てアナログ出力から出す。収集およびシフト動作中はＳ２は開き／動作禁止になり、コンデンサはＳ３とＳ４とのリップル電圧に影響されない。ＶＭＥ機能を実現するのに他の回路を用いてよいことはもちろんである。
【００７６】
図２１に、３状態アナログ出力信号用のＡＢＳＣの例を示す。３状態ＡＢＳＣ２１２は、アナログ出力信号路に図１９（Ａ）のＡＢＳＣ２１１と、３状態制御路に図２０（Ａ）と同様なＡＢＳＣ２１０とを備える。通常モードでは、ＡＢＳＣ２１０もＡＢＳＣ２１１も動作禁止で（Ｓ１は閉じ、Ｓ２は開き）、アナログ回路は３状態アナログ出力の動作を調節する。テストモード中は、制御路ＡＢＳＣ２１０は、３状態出力増幅器（３ＳＯＡ）とＶＦＥとを備える３状態調整可能出力増幅器（３ＳＡＯＡ）を動作可能にするか動作禁止にするかを制御する。テストモード中は、信号路ＡＢＳＣ２１１は３ＳＡＯＡからの電圧出力を制御し観察する。図の制御路ＡＢＳＣ２１０はＤＲを備え、ＤＲには制御路からの電圧と、たとえばＶ＋とＶ−との中間に設定したＶＴとが入力する。制御路ＡＢＳＣ２１０のＶ＋およびＶ−は信号路ＡＢＳＣ２１１のＶ＋およびＶ−と同じでもよいし違ってもよいが、３ＳＡＯＡを動作可能／動作禁止にするのに十分でなければならない。制御路ＡＢＳＣのＤＲ部は、主として自己検査のため、または制御路ＡＢＳＣの出力部が３ＳＡＯＡを動作可能状態にしたか動作禁止状態にしたかを監視するために設ける。
【００７７】
テストモード中に３ＳＡＯＡが制御路ＡＢＳＣ２１０により動作可能になると、信号路ＡＢＳＣ２１１は図１９（Ａ）のＡＢＳＣと同様に動作する。テストモード中に３ＳＡＯＡが制御路ＡＢＳＣ２１０により動作禁止になると、信号路ＡＢＳＣ２１１は出力電圧を観察するだけである、すなわち電圧を出すことはできない。図１９（Ａ）のＡＢＳＣと図２１のＡＢＳＣとの違いは、たとえば（１）図２１の３状態ＡＢＳＣ２１２は２個のＭｅｍ１を備えていて各収集およびシフト動作中にロードまたはアンロードし、（２）図２１の３状態ＡＢＳＣ２１２は出力を禁止して、他のデバイスによって駆動される出力電圧を観察するだけであり、（３）図２１の３状態ＡＢＳＣ２１２は出力に関するより多くの情報を収集しシフトアウトする、すなわち動作可能になって電圧を出力しているか、または動作禁止になって外部の電圧によって駆動されているかを示す。
【００７８】
図２２は、入力／出力（Ｉ／Ｏ）アナログ信号用のＡＢＳＣを示す。図２２のＩ／Ｏ用のＡＢＳＣは図２１の３状態ＡＢＳＣと同様である。機能的なモード中の１つの違いは、Ｉ／Ｏ端子２２０とアナログ回路との間をアナログ信号が双方向に送られることである。テストモード中の１つの違いは、出力信号路のＡＢＳＣ２２１が観察するのは入力信号路に入るＩ／Ｏ電圧であって、図２１の３状態ＡＢＳＣのように出力信号路の出力電圧ではない。このように電圧観察接続点を変えると、Ｉ／Ｏピンから出力するはずの電圧が入力信号路にあることをテストできるという利点がある。
【００７９】
ディジタル出力に関して前に述べたように、新しく組み立てたボードまたはＭＣＭを初めて起動するとき、出力と接地または供給電圧とが短絡している場合がある。起動した後、これらの短絡を検出する前に短絡によって出力バッファが劣化または破壊する可能性がある。したがって、ボードまたはＭＣＭが短絡する恐れなく安全に起動する方法を示すことは重要である。図１２と図１３に、ＡＮＤゲート１２０により選択２制御を与えてＴＧ１を動作禁止にして、ディジタル出力が短絡しないよう保護する方法を示した。これは起動のときに動作禁止を設定してＴＧ１を開き、ディジタル出力バッファに出力の食い違いが生じればフィードバックのラッチバッファにより訂正する方法であった。
【００８０】
図２４では、図１２および図１３と同様な方法を図１９（Ａ）のアナログ出力に適用する。図２４では、動作禁止信号とＤＣとをＡＮＤゲート１２０に入力する。ゲートの出力を信号路スイッチＳ１に入力する。起動のときは、ＤＣの状態にかかわらず動作禁止を設定してＳ１を開く。Ｓ１が開いているときは、図１２と図１３のディジタル出力に関して前に説明したように、Ｅｘｔｅｓｔを行ってアナログ出力をテストすることができる。Ｓ１が開いているときはＶＦＥによりフィードバックがかかり、ＡＯＡの入力を調整してＡＯＡの出力の電圧に合わせる。端子１９１が接地または供給電圧と短絡している場合は、ＡＯＡは調整してその電圧レベルを出力する。ＶＴの調整と収集およびシフト動作とを繰り返すことにより、ＡＯＡ出力の電圧レベルを必要に応じて正確に決めることができる。ＡＯＡが短絡状態ではなく、選択されたＥｘｔｅｓｔ電圧レベルを出力している場合は、その電圧レベルを引き続き出力する。テストを行い、必要であれば端子１９１の短絡を修理した後、動作禁止信号を非活動状態にしてＳ１を閉じると、ＯＡをアナログ回路に接続して機能的な動作を行う。
【００８１】
新しく組み立てたボードやＭＣＭ上のアナログ出力を安全にテストする方法は前に説明したディジタル出力を安全にテストする方法と同じなので、混合信号ＩＣのディジタル出力にもアナログ出力にも同じ動作禁止信号を用いてよい。また、同じＡＮＤゲート１２０を用いて、ディジタルＴＧ１（図１２および図１３）とアナログ信号路Ｓ１（図２４）とをすべて制御することができる。
【００８２】
応用によっては、ＩＣを起動してその出力をある初期条件に予備設定するまでは、アナログ出力とディジタル出力とを動作禁止にしない方が望ましい場合がある。たとえば数百ものディジタル、アナログ、混合信号ＩＣを備える高密度のボード設計では、禁止信号により出力を動作禁止にする前に、すべてのＩＣを起動してディジタル出力とアナログ出力に初期条件を出す方がよい場合がある。ボードの機能設計では、起動後にどんな条件を最初に出力するかを考慮する。たとえば、データプロセッサまたは信号プロセッサの機能設計では、双方向出力バッファを３状態にすることにより、双方向データバスに接続されている他のＩＣ（メモリ、Ｉ／Ｏ、キャッシュ、Ａ／Ｄ、Ｄ／Ａ、その他のプロセッサなど）と双方向データバスで出力の食い違いが起こらないようにする。またアナログＩＣおよび混合信号ＩＣの機能設計では、起動後にアナログ出力から初期電圧を出力して、たとえば、電源レベルを決め、電圧しきい値または基準レベルを設定し、または多数の相互接続されたＩＣを備える複雑なアナログ増幅器またはフィルタ回路を静止状態に安定させる。
【００８３】
起動シーケンスは、たとえば、（１）ＩＣ出力が第１出力条件に初期化されるまで待つなどの簡単なものや、（２）単に出力を第１条件に設定するだけでなく、たとえばプロセッサが起動自己テストまたは初期化コードシーケンスを行うような比較的複雑なものがある。プロセッサが自己テストを行う場合は、自分をテストした後にＩ／Ｏを行ってボード上の他のＩＣをテストしてよい。プロセッサが初期化コードシーケンスを行う場合は、自分だけを初期化した後にＩ／Ｏを行ってボード上の他のＩＣを初期化してよい。図１２、図１３、図２４の禁止信号の活動化を遅らせることにより、ディジタル出力とアナログ出力を動作禁止にするのを、ＩＣ出力を第１出力条件に設定した後にするか、またはＩＣが自己テストまたは初期化シーケンスを行った後にする。禁止信号を起動時に活動化した場合は、ＩＣは第１出力条件すら設定することができない。それは、ディジタル出力とアナログ出力がディジタルまたはアナログコア回路から分離される（ＴＧ１とＳ１により）からである。ＩＣの型（バッファやデコーダやレジスタなどの簡単なＩＣ）によっては、禁止信号をすぐ活動化してよい。しかし、他の型のＩＣ（データプロセッサや信号プロセッサなど、コードで駆動される複雑なＩＣ）では、禁止信号を活動化するのを上に述べたような起動シーケンスを行うまで遅らせる方がよい場合がある。禁止信号を活動化すると、ＬＯＢ／ＡＯＡはＩＣ出力に望ましくない電圧の食い違いを一切生じさせない。
【００８４】
上に説明した方法に従って、新しく組み立てたボードなどの基板上のＩＣやダイを禁止信号を用いて安全に起動すれば、供給電圧や接地との短絡や出力間の短絡があっても（図１２、図１３、図２４を参照）、出力回路（ディジタル出力バッファおよびアナログ出力増幅器）は安全状態になるように自己訂正することができる。この方法は出力を保護する点において従来の方法より優れているが、出力が自己訂正動作を行っているときにはほんの瞬間ではあるが食い違いが生じる。出力回路が強い場合は、自己訂正を行う前にかなりの電流が出力を通って流れる可能性がある。また、同じ程度に強い２つの出力が食い違っている場合は、食い違いはどちらにも統一されず、したがって適当な走査動作を行うまでは食い違い状態が続く場合がある。
【００８５】
図２５は、ディジタル出力バッファまたはアナログ出力増幅器などの従来の出力駆動回路の例で、その駆動の強さは、ＩＣの機能的なコア回路内の強さ制御レジスタからの強さ制御バスを通してプログラムされる。強さ制御バス内の信号線は、出力駆動回路内の各トランジスタに接続される。この配列を用いると、Ｖ＋とＩＣ出力との間に結合されている４個のトランジスタ２５０１の中のどれかを動作可能または動作禁止にして１倍、２倍、３倍、４倍の駆動能力にすることにより、Ｖ＋の駆動を調整することができる。同様に、Ｖ−とＩＣ出力との間に結合されている４個のトランジスタ２５０３の中のどれかを動作可能または動作禁止にして１倍、２倍、３倍、４倍のシンク能力にすることにより、Ｖ−のシンクを調整することができる。この型の出力回路を用いると、出力バッファの駆動強さをプログラムして、アプリケーションの電力と性能の目標を満たすことができる。図では強さ制御入力を１個の出力回路で受けているが、出力回路のグループで出力バスを形成して強さ制御バスに共通に接続し、全部同じ強さレベルにプログラムしてもよい。また図２５の例ではＩＣ出力とＶ＋およびＶ−との間に４個のトランジスタを用いているが、任意の数のトランジスタを用いれば強さをさらに調整することができる。
【００８６】
強さ制御レジスタはコアから強さ制御命令を並列にロードするための並列入力（ＰＩ）を備え、また強さ制御バスに接続する並列出力（ＰＯ）を備える。また、強さ制御レジスタは直列入力（ＳＩ）と直列出力（ＳＯ）とを備え、必要があれば強さ制御命令を直列走査動作でロードすることもできる。
【００８７】
図２６は、図１２、図１３、図２４の禁止信号を強さ制御レジスタに入力して、新しく組み立てた回路ボードまたはＭＣＭの初期テスト中に、出力回路を強制的に直接たとえば最小強さレベル（１倍）にする所定のプレロード命令（ＰＬ）でレジスタを初期化する、すなわちプレロードすることができることを示す。禁止が活動的低（アクティブ・ロウ）になると、その立ち下がりエッジがパルス発生器２６０１をトリガしてパルスを出し、ＰＬを強さレジスタにプレロードする。ディジタル出力でもアナログ出力でも、テストは図１２、図１３、図２４で前に説明したものと同じである。ただし、このテストに１つだけ追加することは、禁止信号を使って強さ制御レジスタにすぐプレロードして、出力回路を強制的に低い強さモードにすることである。この図２６の例では、上に述べた２つの問題、すなわち（１）自己訂正を行う前の瞬間的な高電流サージと、（２）同じ強さの出力が食い違った状態のまま残る可能性、の厳しさが減少して、出力回路の破損や劣化が非常に小さくなる。テスト中および禁止信号が活動状態の間は、ＳＩとＳＯを用いて強さ制御命令を強さ制御レジスタにスキャンインし、出力駆動回路の出力強さを調整することができる。これが必要なのは、たとえば禁止信号によって強さ制御レジスタにプレロードした最初の最小強さ制御設定では外部負荷を十分駆動できないときに、出力回路がテスト信号を送れるようにする場合である。またＰＬを用いてすべてのトランジスタ２５０１，２５０３をオフにすれば、適当な命令をスキャンロードし、出力回路をオンにしてテスト動作を行うことができる。テストが終わって禁止信号を除くとＩＣは通常モードの動作に入り、コアから強さ制御レジスタに書き込んで出力の強さを必要に応じて調整することができる。
【００８８】
図２６のフィードバック要素ＦＥは、ディジタル出力のラッチバッファ（図４（Ａ）参照）またはアナログ出力のＶＦＥ（図１９（Ａ）参照）を表す。
【００８９】
この発明の実施態様の各種の例を説明したが、この説明はこの発明の範囲を制限するものではなく、いろいろの実施態様で行うことができる。
【００９０】
以上の説明に関して更に以下の項を開示する。
１．  集積回路の通常動作機能を実行する機能回路と、前記機能回路からの出力信号を受けて前記集積回路の出力端子に前記出力信号を出す出力回路とを備える集積回路を動作させる方法であって、
前記出力回路を前記機能回路から分離して前記集積回路を起動し、
テスト信号を前記出力回路に入力した後で、前記テスト信号に対する期待された応答が前記出力端子に起こるかどうかを観察し、
前記期待された応答を観測した場合だけ前記出力回路を前記機能回路に接続する、
方法。
【００９１】
２．  第１項記載の方法であって、前記出力信号の１つはディジタル信号である方法。
３．  第１項記載の方法であって、前記出力信号の１つはアナログ信号である方法。
４．  第１項記載の方法であって、前記出力信号の１つはディジタル信号であり、前記出力信号の１つはアナログ信号である、方法。
５．  第１項記載の方法であって、前記接続するステップの前に、前記出力回路の１つの駆動強さをその全駆動強さレベルより小さい駆動強さレベルに設定することを含む方法。
【００９２】
６．  第１項記載の方法であって、禁止信号を用いて、前記出力回路と前記機能回路との間にそれぞれ接続されるスイッチを開くことを含む、方法。
７．  第６項記載の方法であって、前記接続するステップの前に、前記禁止信号を用いて、前記出力回路の駆動強さをその全駆動強さレベルより小さい駆動強さレベルに設定することを含む方法。
８．  第１項記載の方法であって、前記入力するステップは前記集積回路にテストデータをスキャンインすることを含む方法。
【００９３】
９．  第１項記載の方法であって、前記観察するステップは前記集積回路からテストデータをスキャンアウトすることを含む方法。
１０．  第１項記載の方法であって、前記接続するステップの前に、前記出力端子の１つにおける電圧の食い違いを解決することを含む方法。
１１．  第１項記載の方法であって、前記期待された応答が観察されない場合は前記出力端子の１つにおける短絡回路を修理することを含む方法。
１２．  第１１項記載の方法であって、前記修理するステップの後で、前記機能回路を前記出力回路に接続することを含む方法。
【００９４】
１３．  集積回路の通常動作機能を実行する機能回路と、前記機能回路からの出力信号を受けて前記集積回路の出力端子に前記出力信号を出す出力回路とを備える集積回路を動作させる方法であって、
前記出力回路を前記機能回路から分離して前記集積回路を起動し、
テスト信号を前記出力回路に入力した後で、前記テスト信号に対する期待された応答が前記出力端子に起こるかどうかを観察する、
方法。
【００９５】
１４．  集積回路であって、前記集積回路の通常動作機能を実行する機能回路と、前記集積回路に外部からアクセスできる出力端子と、前記機能回路から出力信号を受けて前記出力信号を前記出力端子に送る出力駆動回路（ＯＢ、ＯＡ）とを備える。前記出力端子を前記機能回路から選択的に分離するスイッチ（ＴＧ１、Ｓ１）を設け、このスイッチを前記機能回路と前記出力駆動回路との間に接続する。
【図面の簡単な説明】
【図１】（Ａ）は従来の境界走査セル構造を示す図、
（Ｂ）は（Ａ）の従来の出力境界走査セル構造が行う３つの異なるテスト動作を示す３つのタイミング図。
【図２】従来の境界走査セル構造を示す図。
【図３】（Ａ）は従来の境界走査セル構造を示す図、
（Ｂ）は（Ａ）の従来の出力境界走査セル構造が行う３つの異なるテスト動作を示す３つのタイミング図、
（Ｃ）は（Ａ）の従来の出力境界走査セル構造が行い、かつＩＣ出力での短絡回路を検出し訂正する、テスト動作のシーケンスを示す３つのタイミング図。
【図４】（Ａ）はこの発明の出力境界走査セル構造の例を示す図、
（Ｂ）は（Ａ）の出力境界走査セル構造が行う２つの異なるテスト動作を示す２つのタイミング図、
（Ｃ）は（Ａ）の出力境界走査セル構造が行う別のテスト動作を示すタイミング図。
【図５】図４（Ａ）の伝送ゲートを実現する回路の例を示す図。
【図６】（Ａ）はこの発明の出力境界走査セル構造の別の例を示す図、
（Ｂ）は（Ａ）の出力境界走査セル構造が行う３つの異なるテスト動作を示す３つのタイミング図、
（Ｃ）は（Ａ）の出力境界走査セル構造が行う２つの追加のテスト動作を示す２つのタイミング図。
【図７】３状態出力と共に用いる、従来の出力境界走査セル構造を示す図。
【図８】３状態出力と共に用いる、この発明の出力境界走査セル構造の例を示す図。
【図９】従来の入力境界走査セル構造を示す図。
【図１０】この発明の入力境界走査セル構造の例を示す図。
【図１１】この発明の入力境界走査セル構造の別の例を示す図。
【図１２】出力が短絡しているＩＣを安全に起動することのできる、図４（Ａ）の構造の変形例を示す図。
【図１３】出力が短絡しているＩＣを安全に起動することのできる、図６（Ａ）の構造の変形例を示す図。
【図１４】この発明の出力境界走査セル構造の別の例を示す図。
【図１５】この発明の出力境界走査セル構造の別の例を示す図。
【図１６】この発明の出力境界走査セル構造の別の例を示す図。
【図１７】アナログ回路で用いる従来の境界走査セルを示す図。
【図１８】アナログ回路で用いる従来の境界走査セルを示す図。
【図１９】（Ａ）はアナログ回路で用いるこの発明の境界走査セルの例を示す図、
（Ｂ）は（Ａ）のＶＦＥ機能を実現する回路の例を示す図、
（Ｃ）は（Ａ）のＶＦＥ機能を実現する回路の例を示す図。
【図２０】（Ａ）はアナログ回路で用いるこの発明の境界走査セルの別の例を示す図、
（Ｂ）は（Ａ）のＶＭＥ機能を実現する回路の例を示す図。
【図２１】アナログ回路で用いるこの発明の境界走査セルの別の例を示す図。
【図２２】アナログ回路で用いるこの発明の境界走査セルの別の例を示す図。
【図２３】図１９（Ａ）、図２０（Ａ）、図２１、図２２のスイッチＳ３およびＳ４の別の配列の例を示す図。
【図２４】出力が短絡しているＩＣを安全に起動することのできる、図１９（Ａ）の構造の変形例を示す図。
【図２５】プログラム可能な駆動強さを持つ従来の出力回路を示す図。
【図２６】図４（Ａ）のＬＯＢまたは図１９（Ａ）のＡＯＡの駆動強さを選択する、図１２および図２４の禁止信号の使用を示す図。
【図２７】アナログ回路で用いるこの発明の境界走査セルの別の例を示す図。
【符号の説明】
Ｍｕｘ１  入力マルチプレクサ
Ｍｅｍ１  収集／シフトメモリ
ＴＧ１、ＴＧ２、ＴＧ３  伝送スイッチ
Ｓ１、Ｓ２、Ｓ３、Ｓ４  切替え要素
ＯＡ  アナログ出力増幅器
ＡＯＡ  調整可能な出力増幅器
ＶＦＥ  電圧フィードバック要素
ＶＭＥ  電圧保持要素
ＶＴ  電圧しきい値
４０  ラッチ可能な出力バッファ
１０３  ラッチ可能な入力バッファ
【図１】
0003652765.tif 000002
【図２】
0003652765.tif 000003
【図３】
0003652765.tif 000004
【図４】
0003652765.tif 000005
【図５】
0003652765.tif 000006
【図６】
0003652765.tif 000007
【図７】
0003652765.tif 000008
【図８】
0003652765.tif 000009
【図９】
0003652765.tif 000010
【図１０】
0003652765.tif 000011
【図１１】
0003652765.tif 000012
【図１２】
0003652765.tif 000013
【図１３】
0003652765.tif 000014
【図１４】
0003652765.tif 000015
【図１５】
0003652765.tif 000016
【図１６】
0003652765.tif 000017
【図１７】
0003652765.tif 000018
【図１８】
0003652765.tif 000019
【図１９】
0003652765.tif 000020
【図２０】
0003652765.tif 000021
【図２１】
0003652765.tif 000022
【図２２】
0003652765.tif 000023
【図２３】
0003652765.tif 000024
【図２４】
0003652765.tif 000025
【図２５】
0003652765.tif 000026
【図２６】
0003652765.tif 000027
【図２７】
0003652765.tif 000028