(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方に所定の間隔を隔てて配置され、シリコン薄膜よりなる梁構造の可動部と
を備え、力学量の作用に伴う前記可動部の変位から力学量を検出するようにした半導体力学量センサの製造方法であって、
前記半導体基板上に犠牲層を形成し、当該犠牲層上にシリコン水素化物を炉に供給することによりシリコンを所定厚さに形成した後、シリコン水素化物の供給を停止して雰囲気中のＯ2 により内部応力分布緩和層としてのシリコン酸化膜を形成し、当該シリコン酸化膜の成膜後に、再びシリコン水素化物を炉に供給することによりシリコンを所定厚さに形成し、その後に前記犠牲層を除去するようにしたことを特徴とする半導体力学量センサの製造方法。
【請求項２】
半導体基板と、
前記半導体基板の上方に所定の間隔を隔てて配置され、薄膜よりなる梁構造の可動部とを備え、力学量の作用に伴う前記可動部の変位から力学量を検出するようにした半導体力学量センサの製造方法であって、
前記半導体基板上に犠牲層を形成し、当該犠牲層上に可動部形成膜を成膜するに際しその成膜途中に内部応力分布緩和層を形成し、当該可動部形成膜の成膜後に、可動部形成膜の下の前記犠牲層を除去するようにし、前記内部応力分布緩和層を前記可動部形成膜の成膜後のアニールにより除去するようにした半導体力学量センサの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は半導体力学量センサに係り、詳しくは、加速度，ヨーレイト，振動等の力学量を検出する半導体力学量センサに関するものである。
【０００２】
【従来の技術】
近年、半導体加速度センサの小型化、低価格化の要望が高まっている。このために、特表平４−５０４００３号公報にてポリシリコンを電極として用いた差動容量式半導体加速度センサが示されている。この種のセンサを図３１，３２を用いて説明する。図３１にセンサの平面図を示すとともに、図３２に図３１のＩ−Ｉ断面図を示す。
【０００３】
シリコン基板１１５の上方には所定間隔を隔てて梁構造の可動部１１６が配置されている。ポリシリコン薄膜よりなる可動部１１６は、アンカー部１１７，１１８，１１９，１２０と梁部１２１，１２２と重り部１２３と可動電極部１２４とからなる。可動部１１６のアンカー部１１７，１１８，１１９，１２０から梁部１２１，１２２が延設され、この梁部１２１，１２２に重り部１２３が支持されている。この重り部１２３には可動電極部１２４が突設されている。一方、シリコン基板１１５上には、１つの可動電極部１２４に対し固定電極１２５が２つ対向するように配置されている。そして、シリコン基板１１５の表面に平行な方向（図２９にＹで示す）に加速度が加わった場合、可動電極部１２４と固定電極１２５との間の静電容量において片側の静電容量は増え、もう一方は減る構造となっている。
【０００４】
このセンサの製造は、図３３に示すように、シリコン基板１１５の上にシリコン酸化膜等の犠牲層１２６を形成するとともに犠牲層１２６におけるアンカー部となる箇所に開口部１２７を形成する。その後、図３４に示すように、犠牲層１２６の上に可動部１１６となるポリシリコン薄膜１２８を成膜し、所望のパターン形状にする。引き続き、図３５に示すように、エッチング液にてポリシリコン薄膜１２８の下の犠牲層１２６を除去し、可動部１１６をシリコン基板１１５の上方に所定間隔を隔てて配置する。
【０００５】
【発明が解決しようとする課題】
ところが、図３６に示すように、可動部形成膜であるポリシリコン薄膜１２８には成膜時に犠牲層１２６の界面から内部応力σが発生し膜厚方向に徐々に内部応力σが変化する。その結果、ポリシリコン薄膜１２８の膜厚方向に内部応力分布が存在し、犠牲層除去後において可動部１１６が反ってしまう。つまり、図３１に示すように、可動電極部１２４は重り部１２３を固定端とした片持ち梁構造となっており、膜厚方向に内部応力分布が存在することにより可動電極部１２４が反ってしまう。その結果、可動電極部１２４と固定電極１２５とを精度よく対向配置することができなかった。又、重り部１２３も膜厚方向に内部応力分布が存在することにより反りが発生してまう。その結果、この重り部１２３から突出する可動電極部１２４も変位してしまい可動電極部１２４と固定電極１２５とを精度よく対向配置することができなかった。
【０００６】
このような膜構造体の膜厚方向の内部応力を小さくする一般的な手法として、膜構造体を長時間高温で熱処理（例えば、１１５０℃、２４時間）することが行われている。しかしながら、この方法ではシリコン基板１１５における可動部１１６の周辺に設けた周辺回路を構成するトランジスタ等にダメージを与えてしまう等の理由によりＩＣプロセスと整合せず、半導体加速度センサに適用することは実用的でなかった。
【０００７】
そこで、この発明の目的は、梁構造の可動部の反りを低減することができる半導体力学量センサの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板と、前記半導体基板の上方に所定の間隔を隔てて配置され、シリコン薄膜よりなる梁構造の可動部とを備え、力学量の作用に伴う前記可動部の変位から力学量を検出するようにした半導体力学量センサの製造方法であって、前記半導体基板上に犠牲層を形成し、当該犠牲層上にシリコン水素化物を炉に供給することによりシリコンを所定厚さに形成した後、シリコン水素化物の供給を停止して雰囲気中のＯ２により内部応力分布緩和層としてのシリコン酸化膜を形成し、当該シリコン酸化膜の成膜後に、再びシリコン水素化物を炉に供給することによりシリコンを所定厚さに形成し、その後に前記犠牲層を除去するようにした半導体力学量センサの製造方法をその要旨とする。
【００１１】
請求項２に記載の発明は、半導体基板と、前記半導体基板の上方に所定の間隔を隔てて配置され、薄膜よりなる梁構造の可動部とを備え、力学量の作用に伴う前記可動部の変位から力学量を検出するようにした半導体力学量センサの製造方法であって、前記半導体基板上に犠牲層を形成し、当該犠牲層上に可動部形成膜を成膜するに際しその成膜途中に内部応力分布緩和層を形成し、前記可動部形成膜の成膜後に、可動部形成膜の下の前記犠牲層を除去するようにし、前記内部応力分布緩和層を前記可動部形成膜の成膜後のアニールにより除去するようにした半導体力学量センサの製造方法をその要旨とする。
【００１３】
【作用】
請求項１に記載の発明によれば、半導体基板上に犠牲層が形成され、犠牲層上に可動部形成膜を成膜するに際しその成膜途中に内部応力分布緩和層が形成され、可動部形成膜の成膜後に、可動部形成膜の下の犠牲層が除去される。よって、可動部形成膜の成膜中に内部応力分布緩和層が形成されるので、犠牲層との界面から発生する内部応力分布が内部応力分布緩和層にて緩和される。その結果、可動部の膜厚方向における内部応力が小さくなり、反りが抑制される。
【００１５】
さらに、請求項１に記載の発明では、シリコン水素化物を炉に供給することによりシリコンが所定厚さに形成された後に、シリコン水素化物の供給が停止されて雰囲気中のＯ２により内部応力分布緩和層としてのシリコン酸化膜が形成され、再びシリコン水素化物が炉に供給されてシリコンが所定厚さに形成される。このように、シリコン水素化物の供給を停止するという簡単な手法にて内部応力分布緩和層が形成される。
【００１６】
請求項２に記載の発明によれば、前記内部応力分布緩和層が前記可動部形成膜の成膜後のアニールにより除去される。その結果、例えば、内部応力分布緩和層が絶縁層である場合には、可動部において当該絶縁層による絶縁分離が解除され電気的に接続される。
【００１８】
【実施例】
（第１実施例）
以下、この発明を具体化した第１実施例を図面に従って説明する。
【００１９】
図１は、本実施例の半導体加速度センサの平面図を示す。又、図２には図１のＡ−Ａ断面を示し、図３には図１のＢ−Ｂ断面を示す。
本実施例では、ＭＩＳトランジスタ式の半導体加速度センサとなっている。
【００２０】
Ｐ型シリコン基板１上にはシリコン酸化膜２が形成されている。又、Ｐ型シリコン基板１上には、シリコン酸化膜２の無い長方形状の領域、即ち、空隙部３が形成されている（図１参照）。シリコン酸化膜２にはゲート電極としての可動部４の一端が支持されている。この可動部４は空隙部３に延びる片持ち梁構造となっており、シリコン基板１の上方に所定の間隔を隔てて配置されている。さらに、可動部４は帯状にて直線的に延びるポリシリコン薄膜よりなる。より詳細には、可動部４は、厚さ１μｍの第１ポリシリコン層５と、厚さ数Å〜数百Åの内部応力分布緩和層としてのシリコン酸化層６と、厚さ１μｍの第２ポリシリコン層７との積層体からなる。又、シリコン酸化膜２によりＰ型シリコン基板１と可動部４とが絶縁されている。
【００２１】
ここで、可動部４の下部における空隙部３は、シリコン酸化膜２の一部が犠牲層としてエッチングされることにより形成されるものである。この犠牲層エッチングの際には、エッチング液として、可動部４がエッチングされず、犠牲層であるシリコン酸化膜２がエッチングされるエッチング液が使用される。
【００２２】
又、シリコン酸化膜２上には層間絶縁膜８が配置され、その上にはコンタクトホール９を介して可動部４と電気的接続するためのアルミ配線１０が配置されている。
【００２３】
図３において、Ｐ型シリコン基板１の表面における可動部４の両側には不純物拡散層からなる固定電極１１，１２が形成され、この固定電極１１，１２はＰ型シリコン基板１にイオン注入等によりＮ型不純物を導入することによって形成されたものである。
【００２４】
又、図１に示すように、Ｐ型シリコン基板１には不純物拡散層からなる配線１３，１４が形成され、配線１３，１４はＰ型シリコン基板１にイオン注入等によりＮ型不純物を導入することによって形成されたものである。そして、固定電極１１と配線１３、固定電極１２と配線１４とはそれぞれ電気的に接続されている。
【００２５】
さらに、配線１３はコンタクトホール１５を介してアルミ配線１６と電気的に接続されている。又、配線１４はコンタクトホール１７を介してアルミ配線１８と電気的に接続されている。そして、アルミ配線１６，１８及び１０は同一基板内に形成した周辺回路と接続されている。
【００２６】
又、図３に示すように、Ｐ型シリコン基板１における固定電極１１，１２間には、反転層１９が形成され、同反転層１９は可動部（片持ち梁）４に電圧を印加することにより生じたものである。
【００２７】
次に、半導体加速度センサの作動を図３を用いて説明する。
ゲート電極としての可動部４とシリコン基板１との間及び固定電極１１，１２間に電圧をかけると、反転層１９が形成され、固定電極１１，１２間に電流が流れる。本加速度センサが加速度を受けて、図中に示すＺ方向（基板の表面に垂直な方向）に可動部４が変位した場合には電界強度の変化によって反転層１９のキャリア濃度が増大し電流が増大する。このように本加速度センサは電流量の増減で加速度を検出することができる。
【００２８】
次に、このように構成した半導体加速度センサの製造工程を図４〜図１７を用いて説明する。ここで、図面の左側に可動部形成領域（センシング領域）、右側には周辺回路の一部をなすトランジスタを示す。
【００２９】
図４に示すように、Ｐ型シリコン基板２０を用意し、フォトリソ工程を経て、イオン注入等により可動部形成領域（センシング領域）や周辺回路のトランジスタのソース・ドレインの配線部分となるＮ型拡散層２１，２２，２３，２４を形成する。
【００３０】
そして、図５に示すように、その一部が犠牲層となるシリコン酸化膜２５を可動部形成領域（センシング領域）に形成する。尚、このとき、基板全体にシリコン酸化膜２５を成膜し後から周辺回路のトランジスタ形成領域のシリコン酸化膜を除去してもよい。
【００３１】
さらに、図６に示すように、ゲート酸化により周辺回路のトランジスタ形成領域にゲート酸化膜２６を形成する。そして、ＬＰＣＶＤ法を用いて可動部となるポリシリコン薄膜（可動部形成膜）を形成する。このポリシリコン薄膜の形成工程を詳細に説明する。
【００３２】
図７に示すように、炉内を５５０〜６５０℃にした状態でシラン（ＳｉＨ４  ）を流し、シリコン基板２０上にポリシリコンが厚さ１μｍ堆積されたところでシランの供給を停止し第１ポリシリコン層２７を形成する。このシランの供給停止を行うことにより、雰囲気中のＯ２  によって、図８に示すように、第１ポリシリコン層２７上に厚さ数Å〜数十Åの内部応力分布緩和層としてのシリコン酸化層２８が形成される。引き続き、炉内にシランを流すことにより、図９に示すように、シリコン酸化層２８上に厚さが１μｍの第２ポリシリコン層２９を形成する。そして、このように成膜した後に、図１０に示すように、第１ポリシリコン層２７とシリコン酸化層２８と第２ポリシリコン層２９との積層体に対しフォトリソ工程を経てドライエッチ等でパターニングしてセンサの可動部形成膜３０を形成する。
【００３３】
このように可動部形成膜３０を形成した後において、図１１に示すように、ポリシリコンを成膜し、フォトリソ工程を経てドライエッチ等で周辺回路のトランジスタのゲート電極３１をパターニングする。
【００３４】
引き続き、図１２に示すように、Ｎ型拡散層からなるセンサの固定電極を形成するために、フォトリソ工程を経てシリコン酸化膜２５に対し可動部形成膜３０を用いて自己整合的に開口部３２，３３を形成する。又、周辺回路のトランジスタのソース・ドレインを形成するために、フォトリソ工程を経てレジスト３４により開口部３５，３６を形成する。
【００３５】
さらに、シリコン酸化膜２５及びレジスト３４の開口部３２，３３、レジスト３４の開口部３５，３６から可動部形成膜３０，ゲート電極３１を用いて自己整合的にイオン注入等によって不純物を導入して、図１３に示すように、Ｎ型拡散層からなるセンサの固定電極３７，３８、周辺回路のトランジスタのソース・ドレイン領域３９，４０を形成する。
【００３６】
次に、図１４に示すように、可動部形成膜３０，ゲート電極３１とアルミ配線を電気的に絶縁するための層間絶縁膜４１を成膜する。そして、図１５に示すように、層間絶縁膜４１に配線用拡散層２１，２２，２３，２４とアルミ配線を電気的に接続するためのコンタクトホール４２，４３，４４，４５をフォトリソ工程を経て形成する。
【００３７】
さらに、図１６に示すように、配線材料であるアルミニウムを成膜して、フォトリソ工程を経てアルミ配線４６，４７，４８，４９等を形成する。そして、図１７に示すように、層間絶縁膜４１の一部と可動部形成膜３０の下のシリコン酸化膜２５をフッ酸系エッチング液を用いてエッチングする。その結果、片持ち梁構造の可動部（４）が完成する。
【００３８】
このようにして、ＭＩＳトランジスタ式半導体加速度センサの製作工程が終了する。
このようなセンサ製造工程における可動部形成膜３０の成膜途中にシリコン酸化層２８を形成することによりシリコン酸化膜（犠牲層）２５を除去した後の可動部の反りが抑制される。以下に、可動部の反り抑制効果を図１８，１９を用いて説明する。
【００３９】
図１８に示すように、シリコン酸化膜２５（犠牲層）上に厚さｈのポリシリコン薄膜を一度に成膜する場合において、膜厚方向の内部応力を、厚さ方向に一次の関数で仮定する。即ち、傾きαで内部応力が分布していると仮定し、膜の下面での応力をσ０  とし、膜厚方向をＺ軸にとると、膜厚方向Ｚでの応力分布はσＺ  ＝σ０  ＋α（Ｚ＋ｈ／２  ）と表される。このとき、中立軸に発生する曲げモーメントＭ１  は次のように求められる。
【００４０】
【数１】
0003627761.tif 000002
【００４１】
又、この曲げモーメントＭ１  による梁の変形はある曲率半径をもち、その時の曲率半径Ｒ１  は次のように求められる。
【００４２】
【数２】
0003627761.tif 000003
【００４３】
ただし、Ｅはポリシリコン薄膜（可動部）のヤング率、ＩＺ  は断面２次モーメントである。
これに対し、図１９に示すように、ポリシリコン薄膜を目標膜厚ｈの半分（＝ｈ／２）だけ成膜しシリコン酸化層２８（内部応力分布緩和層）を配置し、引き続き残りのポリシリコン薄膜を成膜した場合においては、中立軸に発生する曲げモーメントＭ２  は次のように求められる。
【００４４】
【数３】
0003627761.tif 000004
【００４５】
このように、Ｍ２  ＝１／４８αｈ３  ＝１／４Ｍ１  となり、図１８に示すように一度にポリシリコン薄膜を成膜する場合に比べて１／４の曲げモーメントになる。
【００４６】
又、この場合の曲げモーメントＭ２  による曲率半径Ｒ２  は次のように求められる。
【００４７】
【数４】
0003627761.tif 000005
【００４８】
このように、Ｒ２  ＝４Ｅ／α＝４Ｒ１  となり、図１８に示すように一度にポリシリコン薄膜を成膜する場合に比べて４倍の曲率半径をもつこととなる。
このように本実施例では、シリコン基板２０（半導体基板）上にシリコン酸化膜２５（犠牲層）を形成し、シリコン酸化膜２５上に可動部形成膜３０を成膜するに際しその成膜途中にシリコン酸化層２８（内部応力分布緩和層）を形成し、可動部形成膜３０の成膜後に、可動部形成膜３０の下のシリコン酸化膜２５を除去するようにした。その結果、可動部形成膜３０の成膜中にシリコン酸化層２８が形成されるので、シリコン酸化膜２５（犠牲層）との界面から発生する内部応力が可動部形成膜３０の膜厚方向に徐々に大きくなるがシリコン酸化層２８にて初期化されるので、膜厚方向での内部応力が小さくなる。よって、可動部の反りが抑制され、可動部とシリコン基板２０との間隔を一定に保持して高精度に加速度を検出することができる。
【００４９】
又、この第１実施例においては、可動部形成膜３０の製造工程において、シリコン水素化物であるシランを炉に供給することによりポリシリコンを所定厚さに形成した後、シランの供給を停止して雰囲気中のＯ２  により内部応力分布緩和層としてのシリコン酸化層２８を形成し、再びシランを炉に供給してポリシリコンを所定厚さに形成すようにした。このように、シランの供給を停止するという簡単な手法にて内部応力分布緩和層としてのシリコン酸化層２８を形成することができる。
【００５０】
さらに、膜構造体の膜厚方向の内部応力を小さくする手法として、膜構造体を長時間高温で熱処理（例えば、１１５０℃、２４時間）すると、周辺回路を構成するトランジスタ等にダメージを与えてしまうが、本実施例では長時間高温で熱処理することなく膜構造体の膜厚方向の内部応力を小さくできるので、周辺回路のトランジスタにダメージを与えることもない。
【００５１】
尚、この実施例の応用例としては、図２０に示すように、可動部形成膜３０において、ポリシリコンの成膜の際にシランの供給を２回停止することにより目標膜厚ｈの１／３のポリシリコン層５０，５１，５２をシリコン酸化層５３，５４を挟んで形成してもよい。この場合には、膜厚方向での内部応力をさらに小さくすることができる。
【００５２】
さらに、内部応力分布緩和層としてのシリコン酸化層を３層以上配置してもよい。
又、分割は等分割に限らず、どのような膜厚比であってもよい。この適当な膜厚比は内部応力分布状態から計算することができる。
【００５３】
さらには、内部応力分布緩和層としてのシリコン酸化層２８は、炉内へのシランの供給を停止して雰囲気中のＯ２  により形成するのではなく、炉内にＯ２  を導入してシリコン酸化層２８を形成してもよい。
【００５４】
又、内部応力分布緩和層としてのシリコン酸化層２８は成膜途中で基板（ウェハ）を炉外に放出して自然酸化（空気酸化）により形成してもよい。この場合において、成膜途中で炉外に放出して自然酸化膜を形成した後に、基板のスタンダードクリーニング（ＲＣＡ洗浄）を行うことによりシリコン表面に形成される自然酸化膜の膜厚、膜質を安定化させる手法をとってもよい。
【００５５】
さらに、内部応力分布緩和層としてのシリコン酸化層は通常のシリコン酸化膜の成膜技術（製造技術）を用いて形成してもよい。
又、シランの代わりにジシラン（Ｓｉ２  Ｈ６  ）等の他のシリコン水素化物を用いてもよい。
【００５６】
さらに、犠牲層はシリコン酸化膜の他にもシリコン窒化膜等の窒化膜やＰＳＧやＢＳＧやＢＰＳＧであってもよい。又、内部応力分布緩和層の材料はシリコン酸化層の他にも、シリコン窒化膜等の窒化膜やＰＳＧやＢＳＧやＢＰＳＧであってもよい。
【００５７】
このような犠牲層と内部応力分布緩和層との材料の組み合わせにおいて、犠牲層と内部応力分布緩和層とを同一材料（前記実施例ではシリコン酸化物）を用いると、可動部形成膜の１層目と２層目以降の膜がほぼ同じ条件で成膜でき内部応力分布緩和層にて内部応力を初期化することが容易に行われる。一方、犠牲層と内部応力分布緩和層とを異なる材料を用いた場合には下地の膜（犠牲層）が異なるため、可動部形成膜の１層目と２層目以降の成膜条件が異なる可能性がある。しかしこの場合でも、成膜条件を選べば内部応力を初期化でき、あるいは初期化に至らないまでも内部応力分布の緩和を図ることができ、可動部の反りが低減できる。
【００５８】
（第２実施例）
次に、第２実施例を第１実施例との相違点を中心に説明する。
図２１に本実施例の半導体加速度センサの平面図を示し、図２２に図２１のＣ−Ｃ断面を示し、図２３に図２１のＤ−Ｄ断面を示し、図２４に図２１のＥ−Ｅ断面を示す。
【００５９】
図１に示す第１実施例では、１本の片持ち梁が弾性体としての機能と重りとしての機能と電極としての機能を有しているが、図２１に示す第２実施例では弾性体としての機能と重りとしての機能を有する１本の両持ち梁部５５と、重りとしての機能と電極としての機能を有する２本の電極部５６，５７とでポリシリコン薄膜よりなる可動部５８が形成されている。
【００６０】
電極部５６，５７の下部のＰ型シリコン基板５９には、可動部５８の電極部５６，５７に対しその両側にＮ型拡散層よりなる固定電極６０，６１及び６２，６３が形成されている。それぞれの固定電極６０，６１，６２，６３は配線用の拡散層６４，６５，６６，６７と接続されており、コンタクトホール６８，６９，７０，７１を介してアルミ配線７２，７３，７４，７５と接続されている。可動部５８はコンタクトホール７６を介してアルミ配線７７と接続されている。
【００６１】
エッチング領域７８は、図示されていない絶縁膜のうち犠牲層としてエッチングされる領域を示し、犠牲層エッチングを行うことで、可動部５８（ポリシリコン薄膜）は２ヶ所の固定端７９，８０で固定され、電極部５６，５７が可動構造となる。
【００６２】
図２２において、電極部５６，５７よりも固定電極６０，６１，６２，６３が図の両側で長めに形成されていることを示している。図２３，図２４において、電極部５６，５７と基板５９との間、及び固定電極６０と６１との間、６２と６３との間に電圧が加えられ固定電極６０と６１間、６２と６３間に反転層８１，８２が形成され、固定電極６０と６１との間、６２と６３との間にそれぞれ電流が流れる。
【００６３】
図２２，２３，２４に示すように、可動部５８は第１ポリシリコン層８３とシリコン酸化層８４と第２ポリシリコン層８５との積層体からなる。同可動部５８は、ＬＰＣＶＤ法によりシランを炉に供給して可動部形成膜としてのポリシリコン薄膜を目標膜厚ｈの半分（＝ｈ／２）だけ成膜し第１ポリシリコン層８３を形成するとともに、一度シランの供給を停止することにより雰囲気中のＯ２  によりシリコン酸化層８４（内部応力分布緩和層）を配置し、引き続き残りのポリシリコン薄膜を成膜して第２ポリシリコン層８５を積層したものである。
【００６４】
次に、二次元検出可能な半導体加速度センサの作動を、図２２，２３，２４を用いて説明する。
本加速度センサは加速度を受けて、図２２に示すＸ方向（基板５９の表面に平行な方向）に電極部５６，５７（可動部）が変位した場合には、両固定電極間の反転層領域の面積（トランジスタでいうゲート幅）が変わることにより、固定電極６０，６１に流れる電流は減少し、固定電極６２，６３に流れる電流は逆に増大する。一方、本加速度センサが加速度を受けて、図中に示すＺ方向に電極部５６，５７が変位した場合には、反転層８１，８２のキャリア濃度が減少するため、前記電流は同時に減少する。
【００６５】
このように本加速度センサは、２つの電流量の増減で二次元の加速度を検出することができる。つまり、可動電極と二つの固定電極の組み合わせを一対設け基板表面に平行な方向の変位により両固定電極間の反転層領域、即ち、ゲート幅が一方は増加し他方は減少する構造とした。よって、二つの電流量の増減から基板表面に平行および垂直それぞれの方向の加速度を検出することが可能となる。即ち、二つの電流量が同相で変化した場合には、梁は基板表面に垂直な方向に変位し、逆に二つの電流量が逆相で変化した場合には、梁は基板表面に平行な方向に変位したものとして加速度を検出することができる。
【００６６】
このように本実施例においては、可動部５８における電極部５６，５７は梁部５５を固定端とした片持ち梁構造となっているが、可動部５８は第１ポリシリコン層８３を形成しシリコン酸化層８４（内部応力分布緩和層）を配置した後に第２ポリシリコン層８５を形成したので、膜厚方向の内部応力が小さくなり電極部５６，５７の反りが抑制できる。
（第３実施例）
次に、第３実施例を第１実施例との相違点を中心に説明する。
【００６７】
本実施例は半導体ヨーレイトセンサに具体化したものである。図２５には半導体ヨーレイトセンサの平面図を示し、図２６には図２５のＦ−Ｆ断面図を示し、図２７には図２５のＧ−Ｇ断面図を示し、図２８には図２５のＨ−Ｈ断面図を示す。
【００６８】
シリコン基板８６上には、４箇所のアンカー部８７，８８，８９，９０が形成され、このアンカー部８７，８８，８９，９０にそれぞれ一端が支持される梁９１，９２，９３，９４によって重り９５が支持されている。この重り９５には、可動電極９６，９７が突設され、この可動電極９６，９７がトランジスタのゲート電極として機能する。又、重り９５には、互いに所定間隔を隔てて平行に延びる励振電極９８，９９，１００，１０１が突設されている。
【００６９】
重り９５と可動電極９６，９７と励振電極９８，９９，１００，１０１が、図２５中、紙面に平行な方向（図中、Ｖ方向）および紙面に垂直な方向に変位できるようになっている。又、アンカー部８７〜９０と梁９１〜９４と重り９５と可動電極９６，９７と励振電極９８〜１０１とは一体的に形成されており、これらにより可動部１０２が構成されている。この可動部１０２はポリシリコン薄膜よりなる。
【００７０】
図２７に示すように、シリコン基板８６の上には絶縁膜１０３が形成され、この絶縁膜１０３上に梁９１，９２，９３，９４および重り９５が架設されている。
【００７１】
図２６に示すように、可動電極９７の下方におけるシリコン基板８６には可動電極９７を挟むように不純物拡散による固定電極１０４（ソース・ドレイン領域）が形成されている。同様に、可動電極９６の下方におけるシリコン基板８６には可動電極９６を挟むように不純物拡散による固定電極１０５（ソース・ドレイン領域）が形成されている。又、図２６に示すように、シリコン基板８６における固定電極１０４間には、反転層１０６が形成され、同反転層１０６はシリコン基板８６と可動電極９７との間に電圧を印加することにより生じたものである。同様に、シリコン基板８６における固定電極１０５間には、反転層が形成され、同反転層はシリコン基板８６と可動電極９６との間に電圧を印加することにより生じたものである。
【００７２】
図２６，２７，２８に示すように、可動部１０２は第１ポリシリコン層１０７とシリコン酸化層１０８と第２ポリシリコン層１０９との積層体からなる。同可動部１０２は、ＬＰＣＶＤ法によりシランを炉に供給して可動部形成膜としてのポリシリコン薄膜を目標膜厚ｈの半分（＝ｈ／２）だけ成膜し第１ポリシリコン層１０７を形成するとともに、一度シランの供給を停止することにより雰囲気中のＯ２  によりシリコン酸化層１０８（内部応力分布緩和層）を配置し、引き続き残りのポリシリコン薄膜を成膜して第２ポリシリコン層１０９を積層したものである。
【００７３】
シリコン基板８６の上面には、各励振電極９８，９９，１００，１０１に対し所定間隔だけ離れた状態で励振用固定電極１１０，１１１，１１２，１１３が対向配置されている。そして、電極９８と１１０、電極９９と１１１、電極１００と１１２、電極１０１と１１３との間に電圧を加え、互いに引っ張り合う力を加えると、重り９５と可動電極９６，９７とが紙面に平行な方向（図２５中、Ｖ方向）に励振される。この励振状態でヨーレイトωが作用すると、コリオリの力が働き、重り９５と可動電極９６，９７とが紙面に垂直な方向に変位する。この変化が可動電極９６，９７に対応して設けた固定電極１０４間および固定電極１０５間のドレイン電流の変化として検出される。
【００７４】
このように本実施例においては、可動部１０２の形成において第１ポリシリコン層１０７を形成しシリコン酸化層１０８（内部応力分布緩和層）を配置した後に第２ポリシリコン層１０９を形成したので、可動電極９６，９７と励振電極９８，９９，１００，１０１は重り９５を固定端とした片持ち梁構造となっているが、膜厚方向の内部応力が小さくなり可動電極９６，９７と励振電極９８，９９，１００，１０１の反りが抑制できる。その結果、励振電極９８，９９，１００，１０１においては、励振用固定電極１１０，１１１，１１２，１１３と精度よく対向配置することができる。又、重り９５も反りが抑制されているので、この重り９５から突出する可動電極９６，９７と励振電極９８，９９，１００，１０１も精度よく配置することができる。
（第４実施例）
次に、第４実施例を第１実施例との相違点を中心に説明する。
【００７５】
前記実施例では、内部応力分布緩和層としてのシリコン酸化層を可動部の成膜時に形成するとともに、最終製品としても残すようにしたが、内部応力分布緩和層としてのシリコン酸化層を可動部形成膜の成膜後にアニール（例えば、９５０℃）によりポリシリコンに拡散除去してもよい。このアニールにより、図２，３に示す絶縁層としてのシリコン酸化層６が除去されるので、ポリシリコン層５，７の電気的接続をとることができる。
（第５実施例）
次に、第５実施例を第１実施例との相違点を中心に説明する。
【００７６】
図２９に示すように、本実施例では、内部応力分布緩和層としてシリコン酸化膜を挿入することなく、内部応力を小さくして反りを抑制している。
まず、シリコン基板２０上にシリコン酸化膜２５を形成し、シリコン酸化膜２５上にポリシリコン層（ポリシリコン薄膜）１１４ａを目標膜厚ｈの半分（＝ｈ／２）だけ成膜し、一旦ポリシリコンの成長を中断し、内部応力分布緩和のための表面改質処理を行い、引き続き残りのポリシリコン層（ポリシリコン薄膜）１１４ｂを成膜する。
【００７７】
より具体的には、ポリシリコン層（ポリシリコン薄膜）１１４ａを目標膜厚ｈの半分（＝ｈ／２）だけ成膜し、ポリシリコン表面をプラズマにさらしたり、レーザでポリシリコンの最表面をアニールする。その後、図２９に示すように、ポリシリコン層（ポリシリコン薄膜）１１４ｂを引き続き成膜して所定の膜厚ｈにする。
【００７８】
このように可動部形成膜３０であるポリシリコン層（ポリシリコン薄膜）１１４ａ，１１４ｂを形成した後に、可動部形成膜３０の下のシリコン酸化膜２５（犠牲層）を除去して梁構造の可動部にする。
【００７９】
このように本実施例では、シリコン基板２０（半導体基板）上にシリコン酸化膜２５（犠牲層）を形成し、シリコン酸化膜２５上に可動部形成膜３０を成膜するに際しその成膜途中で成膜を停止して膜の表面改質処理を行い膜の内部応力分布を緩和した後に再び成膜を行い所定の膜厚にし、可動部形成膜３０の成膜後に、可動部形成膜３０の下のシリコン酸化膜２５を除去するようにしたので、可動部の膜厚方向における内部応力が小さくなり、反りが抑制される。
【００８０】
このように、特に内部応力分布緩和層としてシリコン酸化膜を挿入することなく、分割成膜することにより第１実施例と同様な効果が得られる。
尚、本実施例の応用としては、図３０に示すように、可動部形成膜３０の成膜の際に成膜を３回に分割することにより目標膜厚ｈの１／３のポリシリコン層１１４ｃ，１１４ｄ，１１４ｅを形成してもよい。この場合には、膜厚方向での内部応力をさらに小さくすることができる。
【００８１】
さらに、分割成膜の回数を４回以上にしてもよい。
この発明の他の態様として、上記第１及び第２実施例ではＭＩＳトランジスタ式の半導体加速度センサに具体化したが、図３１に示した差動容量式の半導体加速度センサに具体化してもよい。この場合においては、ポリシリコン薄膜よりなる可動部１１６の反りが抑制される。よって、可動電極部１２４の反りも抑制され、可動電極部１２４と固定電極１２５とを精度よく対向配置することができる。又、重り部１２３の反りも抑制でき、この重り部１２３から突出する可動電極部１２４も所定の位置に配置することができこのことからも可動電極部１２４と固定電極１２５とを精度よく対向配置することができることとなる。
【００８２】
又、半導体加速度センサや半導体ヨーレイトセンサの他にも、振動を検出する半導体振動センサに具体化してもよい。
又、可動部の材料はポリシリコンの他にも、アモルファスシリコンやアルミニウムやタングステン等でもよい。さらに、可動部の成膜方法としては、ＬＰＣＶＤ法の他にも、プラズマＣＶＤ法等の他のＣＶＤ法や蒸着法やスパッタリング法を用いてもよい。
【００８３】
【発明の効果】
以上詳述したように請求項１に記載の発明によれば、梁構造の可動部の反りを低減することができる。また、簡単な手法にて内部応力分布緩和層を形成することができる。
【００８５】
請求項２に記載の発明によれば、例えば、内部応力分布緩和層が絶縁層であれば絶縁層の除去により可動部を電気的に接続することができる。
【図面の簡単な説明】
【図１】第１実施例の半導体加速度センサの平面図。
【図２】図１のＡ−Ａ断面図。
【図３】図１のＢ−Ｂ断面図。
【図４】半導体加速度センサの製造工程を説明するための断面図。
【図５】半導体加速度センサの製造工程を説明するための断面図。
【図６】半導体加速度センサの製造工程を説明するための断面図。
【図７】半導体加速度センサの製造工程を説明するための断面図。
【図８】半導体加速度センサの製造工程を説明するための断面図。
【図９】半導体加速度センサの製造工程を説明するための断面図。
【図１０】半導体加速度センサの製造工程を説明するための断面図。
【図１１】半導体加速度センサの製造工程を説明するための断面図。
【図１２】半導体加速度センサの製造工程を説明するための断面図。
【図１３】半導体加速度センサの製造工程を説明するための断面図。
【図１４】半導体加速度センサの製造工程を説明するための断面図。
【図１５】半導体加速度センサの製造工程を説明するための断面図。
【図１６】半導体加速度センサの製造工程を説明するための断面図。
【図１７】半導体加速度センサの製造工程を説明するための断面図。
【図１８】可動部形成膜の応力状態を説明するための説明図。
【図１９】可動部形成膜の応力状態を説明するための説明図。
【図２０】第１実施例の応用例での可動部形成膜の応力状態を説明するための説明図。
【図２１】第２実施例の半導体加速度センサの平面図。
【図２２】図２１のＣ−Ｃ断面図。
【図２３】図２１のＤ−Ｄ断面図。
【図２４】図２１のＥ−Ｅ断面図。
【図２５】第３実施例の半導体ヨーレイトセンサの平面図。
【図２６】図２５のＦ−Ｆ断面図。
【図２７】図２５のＧ−Ｇ断面図。
【図２８】図２５のＨ−Ｈ断面図。
【図２９】第５実施例の半導体加速度センサの平面図。
【図３０】第５実施例の応用例の半導体加速度センサの平面図。
【図３１】従来技術を説明するための半導体加速度センサの平面図。
【図３２】図３１のＩ−Ｉ断面図。
【図３３】従来の半導体加速度センサの製造工程を説明するための断面図。
【図３４】従来の半導体加速度センサの製造工程を説明するための断面図。
【図３５】従来の半導体加速度センサの製造工程を説明するための断面図。
【図３６】可動部形成膜の応力状態を説明するための説明図。
【符号の説明】
２０…半導体基板としてのシリコン基板、２５…犠牲層としてのシリコン酸化膜、２８…内部応力分布緩和層としてのシリコン酸化層、３０…可動部形成膜
【図１】
0003627761.tif 000006
【図２】
0003627761.tif 000007
【図３】
0003627761.tif 000008
【図４】
0003627761.tif 000009
【図５】
0003627761.tif 000010
【図６】
0003627761.tif 000011
【図７】
0003627761.tif 000012
【図８】
0003627761.tif 000013
【図９】
0003627761.tif 000014
【図１０】
0003627761.tif 000015
【図１１】
0003627761.tif 000016
【図１２】
0003627761.tif 000017
【図１３】
0003627761.tif 000018
【図１４】
0003627761.tif 000019
【図１５】
0003627761.tif 000020
【図１６】
0003627761.tif 000021
【図１７】
0003627761.tif 000022
【図１８】
0003627761.tif 000023
【図１９】
0003627761.tif 000024
【図２０】
0003627761.tif 000025
【図２１】
0003627761.tif 000026
【図２２】
0003627761.tif 000027
【図２３】
0003627761.tif 000028
【図２４】
0003627761.tif 000029
【図２５】
0003627761.tif 000030
【図２６】
0003627761.tif 000031
【図２７】
0003627761.tif 000032
【図２８】
0003627761.tif 000033
【図２９】
0003627761.tif 000034
【図３０】
0003627761.tif 000035
【図３１】
0003627761.tif 000036
【図３２】
0003627761.tif 000037
【図３３】
0003627761.tif 000038
【図３４】
0003627761.tif 000039
【図３５】
0003627761.tif 000040
【図３６】
0003627761.tif 000041