(57)【特許請求の範囲】
【請求項１】
選択値とコード化値を表現する圧縮された画像信号を受信し、前記選択値と前記コード化値をたがいに分離し、前記分離された選択値と前記コード化値の出力を提供する分離手段と、
所定のコード化フォーマットに従い、前記コード化値を受信しそして復号し、対応する復号値を提供する復号化手段と、
前記復号値および前記選択値を受信し、前記選択値に対応する所定の並べ変えフォーマットに従って前記復号値を並べ変え、変換係数値のブロックおよび複数の変換係数値のサブブロックのブロックについてコンポジットブロックを形成する出力を提供する並べ変え手段と、
変換係数値の前記コンポジットブロックを受信し、前記コンポジットブロック変換係数値における変換係数値の前記ブロックおよび各サブブロックのブロックについて逆変換演算を実行し、画素データのブロックおよび画素データのサブブロックのブロックに対応する出力を提供する逆変換手段と、
画素データの前記ブロックおよび画素データの前記サブブロックのブロックを受信し、前記選択値を受信し、前記選択値に対応して、存在する場合には、画素データの前記サブブロックを画素データの結合されるブロックに結合し、画素データの前記ブロックおよび画素データの前記結合されたブロックであるブロックを画素データの出力ブロックとして提供する結合手段と、
を含む圧縮された画像信号を復号するシステム。
【請求項２】
前記復号化手段は前記分離手段に結合された入力と前記並べ変え手段に結合された出力を有するハフマン復号器を含む請求項１に記載のシステム。
【請求項３】
前記分離手段は前記コード化値を符号化された非ゼロ係数値およびランレングス係数値として提供し、ここで、前記復号化手段は、
（ａ）ハフマン復号値を記録し、前記非ゼロ係数値を受信する入力とそして出力を有する第１の復号器記録装置と、
（ｂ）ハフマンコード化値を記録し、前記ランレングス係数値を受信する入力とそして出力を有する第２の復号器記録装置と
を有するハフマン復号器と、
前記第１の復号器記録装置の出力に結合された非ゼロ係数値の入力と、前記第２の復号器記録装置の出力に結合されたランレングス係数値の入力と、そして出力とを有するランレングス復号器と、
を含む請求項１に記載のシステム。
【請求項４】
前記並べ変え手段は、
前記復号化手段に結合された係数入力と、前記選択値を受信する制御入力と、そして出力を有する逆ジグザグ・スキャン・シリアライザを含む請求項１に記載のシステム。
【請求項５】
前記並べ変え手段は、
前記ランレングス復号器の出力に結合された入力とそして出力を有する係数バッファと、
前記係数バッファの出力に結合された係数入力と、前記選択値を受信する制御入力と、そして出力を有する逆ジグザグ・スキャン・シリアライザと、
を含む請求項３に記載のシステム。
【請求項６】
前記並べ変え手段は、離散コサイン変換（ＤＣＴ）係数値の１６×１６ブロックおよび８×８、４×４および２×２サブブロックのブロックの出力を提供し、ここで前記逆変換手段は、
各受信したＤＣＴ係数値の２×２サブブロックについて２×２逆離散コサイン変換（ＩＤＣＴ）演算を実行し、２×２画素データの対応するサブブロックを提供する第１の逆離散コサイン変換（ＩＤＣＴ）手段と、
各受信したＤＣＴ係数値の４×４サブブロックについて４×４ＩＤＣＴ演算を実行し、４×４画素データの対応するサブブロックを提供する第２のＩＤＣＴ変換手段と、
各受信したＤＣＴ係数値の８×８サブブロックについて８×８ＩＤＣＴ演算を実行し、８×８画素データの対応するサブブロックを提供する第３のＩＤＣＴ変換手段と、
ＤＣＴ係数値の前記１６×１６ブロックについて１６×１６ＩＤＣＴ変換演算を実行し、画素データの対応する１６×１６ブロックを提供する第４のＩＤＣＴ変換手段と、
を含む請求項１に記載のシステム。
【請求項７】
ここで前記変換係数値は量子化された係数値であり、
前記システムはさらに、前記並べ変え手段および前記変換手段の間に配置されて、変換係数値の前記コンポジットブロックの変換係数値を逆量子化するために、対応する量子化変換係数値を前記逆変換手段に提供する逆量子化手段、
を含む請求項１に記載のシステム。
【請求項８】
ここで、離散コサイン変換（ＤＣＴ）係数値の前記１６×１６ブロックおよび８×８、４×４および２×２サブブロックは量子化された係数値であり、
前記システムはさらに、
ＤＣＴ係数値の各２×２サブブロックの各量子化されたＤＣＴ係数値を受信し、対応する逆量子化されたＤＣＴ係数値を提供する、第１の逆量子化値を記録する第１の記録手段と、
ＤＣＴ係数値の各４×４サブブロックの各量子化されたＤＣＴ係数値を受信し、対応する逆量子化されたＤＣＴ係数値を提供する、第２の逆量子化値を記録する第２の記録手段と、
ＤＣＴ係数値の各８×８サブブロックの各量子化されたＤＣＴ係数値を受信し、対応する逆量子化されたＤＣＴ係数値を提供する、第３の逆量子化値を記録する第３の記録手段と、
ＤＣＴ係数値の前記１６×１６ブロックの各量子化されたＤＣＴ係数値を受信し、対応する逆量子化されたＤＣＴ係数値を提供する、第４の逆量子化値を記録する第４の記録手段と、
を含む請求項６に記載のシステム。
【請求項９】
選択値、コード化されたランレングス値、そして画素データの圧縮された１６×１６ブロックを表現するコード化された非ゼロ離散コサイン変換（ＤＣＴ）係数値を所定の順序で含む圧縮された画像データ信号を受信し、前記選択値、前記コード化されたランレングス値、および前記コード化された非ゼロＤＣＴ係数値を分離し、対応する前記選択値、前記コード化されたランレングス値、および前記コード化された非ゼロＤＣＴ係数値を出力を提供するデ−タ分離手段と、
所定のコード化フォーマットに従って前記コード化されたランレングス値および前記コード化された非ゼロＤＣＴ係数値のそれぞれを受信し復号化し、復号化されたランレングス値および非ゼロＤＣＴ係数値を提供し、前記ランレングス値と非ゼロＤＣＴ係数値をランレングス復号化し、そしてＤＣＴ係数値の出力を提供する復号化手段と、
前記ＤＣＴ係数値および前記選択値を受信し、前記選択値に応じて前記ＤＣＴ係数値を所定の並べ変えフォーマットに従って並べ変え、ＤＣＴ係数値の１６×１６ブロックおよびＤＣＴ係数値の８×８、４×４および２×２サブブロックのブロックであるコンポジットブロックを提供する逆シリアライザ手段と、
ＤＣＴ係数値の前記コンポジットブロックの各ＤＣＴ係数を受信しそして逆量子化し、逆量子化されたＤＣＴ係数値のコンポジットブロックの対応する出力を提供する逆量子化手段と、
逆量子化ＤＣＴ係数値の１６×１６ブロックが含まれる場合に、逆量子化ＤＣＴ係数値の前記コンポジットブロックについて１６×１６逆離散コサイン変換（ＩＤＣＴ）演算を実行し、少なくとも１つの逆量子化ＤＣＴ係数値の８×８サブブロックが含まれる場合に、逆量子化ＤＣＴ係数値の各８×８サブブロックについて８×８ＩＤＣＴ演算を実行し、少なくとも１つの逆量子化ＤＣＴ係数値の４×４サブブロックが含まれる場合に、逆量子化ＤＣＴ係数値の各４×４サブブロックについて４×４ＩＤＣＴ演算を実行し、少なくとも１つの逆量子化ＤＣＴ係数値の２×２サブブロックが含まれる場合に、逆量子化ＤＣＴ係数値の各２×２サブブロックについて２×２ＩＤＣＴ演算を実行し、そして、画素データの１６×１６ブロックおよび８×８、４×４および２×２サブブロックの対応するブロックを提供する逆変換手段と、
前記選択値を受信し、画素データの前記１６×１６ブロックおよび８×８、４×４および２×２サブブロックのそれぞれを前記逆変換手段から出力されたときに受信し、画素データの前記１６×１６ブロックおよび前記８×８、４×４および２×２サブブロックを画素データの出力１６×１６ブロックに組合わせるサブブロック結合手段と、
を含む圧縮された画像データ信号から画素の画像データの１６×１６ブロックを再構成するシステム。
【請求項１０】
前記逆変換手段は、
量子化されたＤＣＴ係数値の２×２サブブロックを受信する入力、及び前記サブブロック結合手段に結合された出力を有する、２×２逆離散コサイン変換（ＩＤＣＴ）要素と、
量子化されたＤＣＴ係数値の４×４サブブロックを受信する入力、及び前記サブブロック結合手段に結合された出力を有する４×４ＩＤＣＴ要素と、
量子化されたＤＣＴ係数値の８×８サブブロックを受信する入力、及び前記サブブロック結合手段に結合された出力を有する、８×８ＩＤＣＴ要素と、
量子化されたＤＣＴ係数値の１６×１６ブロックを受信する入力、及び前記サブブロック結合手段に結合された出力を有する１６×１６ＩＤＣＴ要素と、
を含む請求項９に記載のシステム。
【請求項１１】
前記逆量子化手段は、
量子化されたＤＣＴ係数値の各２×２サブブロックを受信しそして第１の所定の逆量子化方式に従って逆量子化し、そして前記２×２ＩＤＣＴ要素入力に逆量子化されたＤＣＴ係数値の対応する２×２サブブロックを提供する第１の逆量子化手段と、
量子化されたＤＣＴ係数値の各４×４サブブロックを受信しそして第２の所定の逆量子化方式に従って逆量子化し、そして前記４×４ＩＤＣＴ要素入力に逆量子化されたＤＣＴ係数値の対応する４×４サブブロックを提供する第２の逆量子化手段と、
量子化されたＤＣＴ係数値の各８×８サブブロックを受信しそして第３の所定の逆量子化方式に従って逆量子化し、そして前記８×８ＩＤＣＴ要素入力に逆量子化されたＤＣＴ係数値の対応する８×８サブブロックを提供する第３の逆量子化手段と、
量子化されたＤＣＴ係数値の前記１６×１６ブロックを受信しそして第４の所定の逆量子化方式に従って逆量子化し、そして前記１６×１６ＩＤＣＴ要素入力に逆量子化されたＤＣＴ係数値の対応する１６×１６ブロックを提供する第４の逆量子化手段と、
を含む請求項９に記載のシステム。
【請求項１２】
前記復号化手段は、
ａ）ハフマン復号値を記録し、前記コード化された非ゼロ係数値を受信するための入力と、そして出力を有する第１の復号器記録装置と、
ｂ）ハフマンコード値を記録し、前記コード化されたランレングス値を受信するための入力と、そして出力を有する第２の復号器記録装置を、
有するハフマン復号器と、
そして、前記第１の復号器記録装置の出力と結合する非ゼロ係数値入力と、前記第２の復号器記録装置の出力と結合するランレングス係数値入力とを有し、そして前記逆シリアライザ手段と結合する出力を有するランレングス復号器と、
を含む請求項１１に記載のシステム。
【請求項１３】
前記ランレングス復号器と前記逆シリアライザ手段の間に配置された係数値バッファーをさらに含み、前記係数値バッファーは前記ランレングス復号器出力に結合する入力と前記逆シリアライザ手段と結合する出力を有する請求項１２に記載のシステム。
【請求項１４】
選択値とコ−ド化値を表現する圧縮された画像デ−タ記号を受信するステップと、
前記選択値とコ−ド化値を互いに分離し、分離された前記選択値と前記コ−ド化値の出力を提供するステップと、
所定のコ−ド化フォ−マットに従って前記コード化値を復号し、対応する復号値を提供するステップと、
前記選択値に対応する所定の並べ変えフォ−マットに従って前記復号値を並べ変え、変換係数値のブロックと変換係数値の複数のサブ・ブロックのブロックのコンポジットブロックを形成する出力を提供するステップと、
変換係数値の前記コンポジットブロックにおける変換計数値の前記ブロック及び各サブブロックのブロックについて逆変換演算を実行し、画素データのブロック及び画素データのサブブロックのブロックに対応する出力を提供するステップと、
画素データの前記サブブロックを、存在する場合、画素データの結合されたブロックに前記選択値に従って結合し、画素データの前記ブロックと画素データの前記結合されたブロックのブロックを画素データの出力ブロックとして提供するステップと、
を含む圧縮された画像デ−タ信号から画素デ−タのブロックを再構成する方法。
【請求項１５】
記録装置にハフマン復号値を記録し、
前記コ−ド化値により前記記録装置をアドレスし、
そして、前記記憶装置から各入力コ−ド化値に対応する復号値の出力を提供する復号化ステップを含む請求項１４に記載の方法。
【請求項１６】
前記復号値を並べ変える前記ステップは、前記復号値を逆ジグザグスキャンシリアライズするステップを含む請求項１４に記載の方法。
【請求項１７】
前記復号値を前記並べ変えるステップは、離散コサイン変換（ＤＣＴ）係数値の１６×１６ブロック及び８×８、４×４、２×２サブブロックのブロックとして変換係数値の前記コンポジットブロックを提供し、そして、変換係数値の前記ブロックおよび各サブブロックの前記ブロックに対する前記逆変換演算を実行するステップは、
ＤＣＴ係数値の各受信された２×２サブブロックについて２×２逆離散コサイン変換（ＩＤＣＴ）演算を実行し、２×２画素デ−タの対応するサブブロックを供給するステップと、
ＤＣＴ係数値の各受信された４×４サブブロックについて４×４ＩＤＣＴ演算を実行し、４×４画素デ−タの対応するサブブロックを供給するステップと、
ＤＣＴ係数値の各受信された８×８サブブロックについて８×８ＩＤＣＴ演算を実行し、８×８画素デ−タの対応するサブブロックを供給するステップと、
ＤＣＴ係数値の前記１６×１６ブロックについて１６×１６ＩＤＣＴ変換演算を実行し、画素デ−タの対応する１６×１６ブロックを供給するステップと、
を含む請求項１４に記載の方法。
【請求項１８】
変換係数値の前記コンポジットブロックの各変換係数値を逆量子化するステップをさらに含む請求項１４に記載の方法。
【請求項１９】
変換係数値の前記コンポジットブロックの各変換係数値を逆量子化するステップをさらに含む請求項１６に記載の方法。
【請求項２０】
選択値と、コ−ド化されたランレングス値と、そして画素デ−タの圧縮された１６×１６ブロックを表現するコ−ド化された非ゼロ離散コサイン変換（ＤＣＴ）係数値とを所定の順序で含む圧縮された画像デ−タ信号を受信するステップと、
前記選択値、前記コ−ド化されたランレングス値、及び前記コード化された非ゼロＤＣＴ係数値を分離し、前記選択値、前記コ−ド化されたランレングス値、及び前記コ−ド化された非ゼロＤＣＴ係数値の対応する出力を提供するステップと、
所定のコ−ド化フォ−マットに従って、前記コ−ド化されたランレングス値及び前記コ−ド化された非ゼロＤＣＴ係数値のそれぞれを復号化するステップと、
前記ランレングス値と非ゼロＤＣＴ係数値をランレングス復号化し、そしてＤＣＴ係数値の出力を提供するステップと、
前記選択値に対応して前記ＤＣＴ係数値を所定の並べ変えフォ−マットに従って並べ変え、ＤＣＴ係数値の１６×１６ブロック及びＤＣＴ係数値の８×８、４×４及び２×２サブブロックのブロックであるコンポジットブロックを提供するステップと、
ＤＣＴ係数値の前記コンポジットブロックの各ＤＣＴ係数を逆量子化し、逆量子化されたＤＣＴ係数値のコンポジットブロックの対応する出力を提供するステップと、
逆量子化ＤＣＴ係数値の１６×１６ブロックが含まれる場合に、逆量子化ＤＣＴ係数値の前記コンポジットブロックについて１６×１６逆離散コサイン変換（ＩＤＣＴ）演算を実行し、画素デ−タの対応する１６×１６ブロックを提供するステップと、
少なくとも１つの逆量子化ＤＣＴ係数値の８×８ブロックが含まれる場合に、逆量子化ＤＣＴ係数値の各８×８サブブロックについて８×８ＩＤＣＴ演算を実行し、画素デ−タの対応する８×８サブブロックを提供するステップと、
少なくとも１つの逆量子化ＤＣＴ係数値の４×４ブロックが含まれる場合に、逆量子化ＤＣＴ係数値の各４×４サブブロックについて４×４ＩＤＣＴ演算を実行し、画素デ−タの対応する４×４サブブロックを提供するステップと、
少なくとも１つの逆量子化ＤＣＴ係数値の２×２ブロックが含まれる場合に、逆量子化ＤＣＴ係数値の各２×２サブブロックについて２×２ＩＤＣＴ演算を実行し、画素デ−タの対応する２×２サブブロックを提供するステップと、
画素デ−タの前記８×８、４×４及び２×２サブブロックを画素デ−タのコンポジット１６×１６ブロックに選択値に対応し結合し、画素データの前記１６×１６ブロックおよび画素データの前記コンポジット１６×１６ブロックのブロックを画素データの再構成された１６×１６ブロックとして提供するステップと、
を含む圧縮された画像デ−タ記号から、画素画像デ−タの１６×１６ブロックを再構成する方法。
【請求項２１】
前記逆量子化のステップは、
第１の所定の逆量子化方式に従って量子化されたＤＣＴ係数値の各２×２サブブロックを逆量子化し、逆量子化されたＤＣＴ係数値の対応する２×２サブブロックを提供するステップと、
第２の所定の逆量子化方式に従って量子化されたＤＣＴ係数値の各４×４サブブロックを逆量子化し、逆量子化されたＤＣＴ係数値の対応する４×４サブブロックを提供するステップと、
第３の所定の逆量子化方式に従って量子化されたＤＣＴ係数値の各８×８サブブロックを逆量子化し、逆量子化されたＤＣＴ係数値の対応する８×８サブブロックを提供するステップと、
第４の所定の逆量子化方式に従って量子化されたＤＣＴ係数値の前記１６×１６ブロックを逆量子化し、逆量子化されたＤＣＴ係数値の対応する１６×１６ブロックを提供するステップと、
を含む請求項２０に記載の方法。
【請求項２２】
所定のコード化フォーマットに従って、前記コード化されたランレングス値および前記コード化された非ゼロＤＣＴ係数値をそれぞれを復号化する前記ステップは、
前記コ−ド化されたランレングス値をハフマン復号化し、前記復号化されたランレングス値を提供するステップと、そして、
前記コ−ド化された非ゼロＤＣＴ係数値をハフマン復号化し、前記復号化された非ゼロＤＣＴ係数値を提供するステップを含む請求項２０に記載の方法。
【請求項２３】
所定のコード化フォーマットに従って、前記コード化されたランレングス値および前記コード化された非ゼロＤＣＴ係数値をそれぞれを復号化する前記ステップは、
前記コ−ド化されたランレングス値をハフマン復号化し、前記復号化されたランレングス値を提供するステップと、そして、
前記コ−ド化された非ゼロＤＣＴ係数値をハフマン復号化し、前記復号化された非ゼロＤＣＴ係数値を提供するステップを含む請求項２１に記載の方法。
【請求項２４】
前記ＤＣＴ係数値を所定の並べ変えフォ−マットに従い並べ変える前記ステップは前記ＤＣＴ係数を逆ジグザグ・スキャン・シリアライズするステップを含み、ここで前記選択値は、ＤＣＴ係数値の前記コンポジットブロックの、ＤＣＴ係数値の各１６×１６ブロック及びＤＣＴ係数値の各８×８、４×４及び２×２サブ・ブロックを形成するＤＣＴ係数を表現する請求項２０に記載の方法。
【請求項２５】
前記ＤＣＴ係数値を所定の並べ変えフォ−マットに従い並べ変える前記ステップは前記ＤＣＴ係数を逆ジグザグ・スキャン・シリアライズするステップを含み、ここで前記選択値は、ＤＣＴ係数値の前記コンポジットブロックの、ＤＣＴ係数値の各１６×１６ブロック及び各ＤＣＴ係数値の各８×８、４×４及び２×２サブ・ブロックを形成するＤＣＴ係数を表現する請求項２３に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像処理に関する。特に、本発明は、符号化された離散コサイン変換（ＤＣＴ）係数データのある大きさに区切られたブロックとサブブロックを用いた画像信号圧縮機構の新規な、および改良されたものに関する。
【０００２】
【従来の技術】
テレビジョンの信号の送信および受信の分野において、様々な改良がＮＴＳＣ（National Television System Committee）システムに対して施されている。テレビジョン分野における開発は、一般に、高細精度テレビジョン（ＨＤＴＶ）システムの方向に向かっている。ＨＤＴＶの開発において、システム開発者は、単に、ナイキストのサンプリング定理およびローパスフィルタの設計を適用してきただけで、成功の程度も様々である。これらシステムの変形は、信号の振幅または周波数の値に対するアナログ量の簡単な配置以外のなにものでもない。
【０００３】
最近では、デジタル手法を用いることにより、ＨＤＴＶシステムにおいて更なる改良が可能であることが、認識されてきている。多くの提案されたＨＤＴＶ送信フォーマットは、共通の要素を共有する。これらシステムはすべて、ビデオ信号のアナログからデジタルへの（Ａ／Ｄ）変換のために必要なビデオ信号デジタル処理を有する。アナログ送信フォーマットは、デジタル処理された画像を送信のアナログ・フォームに変換するのに使用される。
【０００４】
受信器および処理装置は、イメージ・ディスプレイを提供するために、切り替わる必要がある。受信されたアナログ信号は、デジタル化され、格納され、処理され、受信器および処理装置とＨＤＴＶディスプレイとの間に使用されるインターフェース・フォーマットに対応した信号に復元される。更に前記信号はもう一度、最も適当な変換によって、ディスプレイのためのアナログ・フォームに戻される。しかし、提案されたＨＤＴＶフォーマットは、制御信号、オーディオ信号および許可信号の送信のためにデジタル送信を用いることに、注目すべきである。
【０００５】
以上の多くの変換操作は、制御信号、オーディオ信号および許可信号と共に処理された画像を送信するデジタル変調手法によるデジタル送信フォーマットを用いることで回避されてもよい。受信器は、ビデオ・プロセッサ機能へのデジタル出力を有するデジタル・モデムとして構成されていてもよい。当然、モデムは動作の一部としてＡ／Ｄ機能を要求するが、本改良は、アナログ・フォーマットの受信器で要求される８ビットの分解能の素子に比較し、たった４ビットの分解能の素子を要求してもよい。デジタル送信は、アナログ送信に対して、いろいろな点で優れている。デジタル送信は、特に人工衛星における送信および軍事分野において重要な、効果的な電力の使用を提供する。また、デジタル送信は、マルチパスおよび妨害（ｊａｍｍｉｎｇ）のような損傷に対して健全なコミュニケーション・リンクを提供する。さらに、デジタル送信は、軍事分野および多くの放送分野において必要な信号の暗号化を容易にする。
【０００６】
【発明が解決しようとする課題】
初期に提言されたＨＤＴＶシステムでは、デジタル送信フォーマットは、本来、過度のバンド幅を要求するという間違った理解のため、避けられてきた。デジタル送信の利益を実現するためには、本質的に、ＨＤＴＶ信号を圧縮することが必要である。ＨＤＴＶ信号圧縮は、アナログ送信フォーマットで要求されるのと同程度のバンド幅で送信できるようなレベルにする必要がある。そのような信号のデジタル送信に連結された信号圧縮のレベルは、チャネルの損傷に対する強力な免疫を持って、ＨＤＴＶが低電力で動作することを、可能にするであろう。
【０００７】
従って、本発明の目的は、従来のＴＶ信号のアナログ送信と同程度のバンド幅でのデジタル送信を可能になるようなＨＤＴＶ信号圧縮のための、新規な、または改良された方法およびシステムを提供することである。
【０００８】
【課題を解決するための手段】
本発明は、送信のための画像データ圧縮および受信したＨＤＴＶ画像データを復元するための、新規な、または改良されたシステムおよび方法である。画像圧縮システムは、入力ピクセル・データのブロックから、送信データ比を最小にする符号化（ｅｎｃｏｒｄｉｎｇ）のために最適化されたＤＣＴデータの対応する複合ブロック（コンポジットブロック；ｃｏｍｐｏｓｉｔｅ  ｂｌｏｃｋ）を発生するためのサブシステムを含む。
【０００９】
本発明における前記サブシステムは、入力ブロック・ピクセル・データを受信するための手段ならびにピクセル・データのブロックと構成要素を成すサブブロックの少なくとも一つの所定のレベルにおいてＤＣＴを実行するための手段を有する。
【００１０】
ブロック・サイズを割り当てる手段は、各々のＤＣＴ係数値の前記ブロックとサブブロックを受信するための、ならびに各々のＤＣＴ係数値の構成要素を成す前記ブロックおよびサブブロックの対応するグループを決定するための前記サブ・システムに含まれる。ここで、前記数値は、所定の符号化（ｃｏｒｄｉｎｇ）フォーマットによる各々のＤＣＴ係数値の構成要素を成す前記ブロックとサブブロックの対応するグループをそれぞれ符号化することを要求するビット数に対応するビット・カウント値である。ブロック・サイズを割り当てる手段は、さらに、ビット・カウント値から、ＤＣＴ係数値の構成要素を成す前記ブロックとサブブロックのグループのうちのいくつかを決定するためのものである。ここで、前記数値は、前記符号化フォーマットによる符号化においてビット数をなるべく少なくすることを要求し、また、対応する選択された数値の出力を提供するものである。前記サブ・システムは、前記選択値ならびに各々のＤＣＴ係数値の前記ブロックとサブブロックを受信し、前記選択値に対応するＤＣＴ係数値のブロックとサブブロックのうちのいくつかを選択するための選択手段を更に有する。前記選択手段は、選択されたＤＣＴ係数値のブロックとサブブロックのうちのいくつかから形成されたＤＣＴ係数値の対応する複合ブロックの出力を提供する。
【００１１】
前記サブシステムを具体化する前記システムは、ＤＣＴ係数値の複合ブロックを受信し、係数値の複合ブロックを所定の並び変え（ｏｒｄｅｒｉｎｇ）フォーマットに従って並び変えるための処理手段を更に有する。前記処理手段は、並び変えられたＤＣＴ係数値の出力を提供する。
【００１２】
前記処理手段からの並び変えられたＤＣＴ係数値出力は、所定の符号化フォーマットに従って前記並び変えられたＤＣＴ係数値出力を符号化するための符号化手段に受信される。前記符号化手段は、並び変えられ、符号化されたＤＣＴ係数値の出力を提供する。
【００１３】
前記符号化された値は、前記選択手段によって提供される前記選択値を受信するアセンブラ（ａｓｓｅｍｂｌｅｒ）手段によって受信される。前記アセンブラ手段は、前記選択値と符号化されたピクセル・データの入力ブロックの画像の数値表現としての前記符号化された値を併有する。前記符号化された画像は、前記ピクセル・データの入力ブロックのビット・カウントに関連する縮小されたビット・カウントよりなる。前記アセンブラ手段は、送信のための符号化された画像値出力を提供する。
【００１４】
また、本発明は、ピクセル・データのブロック・ピクセルに対応する各々の受信された符号化画像値から復元するための新規な、または改良された方法を提供する。本発明は、ピクセル・データのブロックによって表現された画像信号を圧縮し、前記圧縮された画像信号から前記画像を復元するための新規な、または改良された方法をさらに提供する。
【００１５】
本発明の特徴、目的、利点は、後の詳細な説明によって、同一の参照符号が付されている図面と共働して、より明かになるであろう。
【００１６】
【発明の実施の形態】
ＨＤＴＶのデジタル送信を容易にするためには、何らかの信号圧縮方法を採用する必要がある。また、結果的に得られる画像が高細精度であるためには、画像が高品質に保たれる必要がある。ＤＣＴが、高圧縮を与えることが示されてきた。圧縮率について説明する文献に、“光景適用符号器（Scene Adaptive Coder,by Wen-Hsiung Chen et al.,IEEE Transactions on Communications,Vol.Com-32,no.3, March, 1984）”がある。しかし、復元された画像の品質は、かろうじてビデオ関連機器と同程度のものである。
【００１７】
前記ＤＣＴ符号化手法によると、画像は、Ｎ×Ｎのサイズのオーバーラップしないブロックのアレイに分割されたピクセル・データにより構成される。正確にいえば、白黒テレビの画像において、ピクセルは８−ビット・ワードで表現され、一方カラー・テレビでは、２４−ビットまでのワードで表現されてもよい。前記画像が分割されるブロックは、標準的には、１６×１６のピクセル・ブロック、すなわちＮ＝１６である。２次元のＮ×ＮのＤＣＴは、それぞれのブロックにおいて実行される。ＤＣＴは、分離可能なユニタリ変換であり、２次元のＤＣＴは、標準的には、コンピュータの処理時間を節約できるように、二回の１次元ＤＣＴによって実行される。１次元ＤＣＴは次の方程式で定義される。
【００１８】
【数１】
0003699425.tif 000002
【００１９】
および
Ｃ（ｋ）＝１ for ｋ＝１，２，３，…Ｎ−１．
テレビジョンの画像において、ピクセルの値は実数であり、計算には、複素数は含まれない。さらに、ピクセルの値は非負なので、ＤＣＴの要素Ｘ（０）は常に正であり、通常ほとんどのエネルギーを有する。実際に、典型的な画像では、ほとんどの変換エネルギーは、ＤＣの周辺に集中している。このエネルギーの圧縮特性が前記ＤＣＴをそのように魅力的な符号化方法にしている。
【００２０】
“離散コサイン変換（Discrete Cosine Transform,by N.Ahmed et al.,IEEE Transaction on Computers,January 1974,pages 90-93）”という題の文献によって、ＤＣＴの最適カルーネン・レーベ変換（ＫＬＴ）に対するアプローチが明かにされている。基本的に、ＤＣＴ符号化は、小さいエネルギーの周波数成分を捨て、エネルギーの大きさによって決まる残りのＤＣＴ係数に対して、可変の多くのビットを割り当てることにより、各々のブロックにおける空間的な冗長の削減を実行する。ＭＳＥのようにブロック全体に渡って、量子化し、誤差の標準を最小にするビットを割り当てる、いくつかの手法が存在する。典型的には、量子化されたＤＣＴ係数は、低い周波数から高い周波数に並び変えることによって、１次元の軸上に配置される。前記配置は、ＤＣＴ係数のブロック全体に渡って、斜めのジグザグ・マッピングによって行われる。零（あるいは捨てられた）係数の位置は、連続長（ｒｕｎ−ｌｅｎｇｔｈ）符号化手法によって符号化される。最適にＤＣＴ係数を量子化するためには、変換係数の統計を知る必要がある。最適な、あるいは次善の量子化器は、理論的な、あるいは全量子化誤差を最小にする測定された統計に基づいて設計される。何が正しい統計かということに関しての完全な同意は存在しないが、“画像に対する２次元ＤＣＴ係数の分布（Distribution of the Two-Dimentional DCT Coefficient for Images,by Randall C.Reininger et al.,IEEE Transactions on Communicasions,Vol.31,No.6,June 1983,Pages 835-839）”において開示されているような可変な量子化機構が用いられてもよい。しかし、簡単な線形量子化でさえも良い結果を与えるものとして使用されてきた。
【００２１】
量子化機構の決定は別として、要求されるビット率を与えるための考慮すべき他の２つの方法がある。１つの方法は、ＤＣＴ係数値に閾値を設け、小さい値を捨てるかまたは０を代入することである。もう１つの手法は、符号化による浮動小数点から整数への変換の後に、係数のダイナミック・レンジを縮小するための係数に線形的にスケーリングする（または正規化する）ことである。スケーリングは、実行中に閾値を施すことに比較して優れていると、信号対ノイズ比の質の点で、客観的のみならず主観的にも信じられてきた。それで、量子化における主変数の処理が、要求されるビット率を得るために変化される係数のスケール・ファクターとなろう。
【００２２】
量子化された係数は、通常、理論的な統計または測定されたヒストグラムの分布から設計されるハフマン符号によって符号化される。ほとんどの係数は、低い値に集中しているので、ハフマン符号は良い結果を与える。測定されたヒストグラムから発生されたハフマン符号は、エントロピー法で設定される理論的な限界に非常に近いと信じられている。０係数の位置は、連続長符号によって符号化される。前記係数は低い周波数から高い周波数へと並んでおり、０は長く連続する傾向にあるので、連続の個数は少なくてすむ。しかし、長さの点で、多数個の連続がカウントされれば、連続長のハフマン符号化がビット率を縮小する程度は、短い連続に左右される。
【００２３】
すべての低ビット率圧縮に関する重要な問題点は、復元の質におけるチャネル・ビット・エラー効果である。ＤＣＴ符号化にとって、低いほうの周波数の係数、時にＤＣＯ成分は、より被害を受けやすい。圧縮比が変化するときの復元の質におけるチャネル・ビット・エラー率（ＢＥＲ）の効果は、文献において示されている。そのような問題点は、“フレーム内コサイン変換画像符号化（Intraframe Cosine Transfer Image Cording,by Jhon A.Roese et al.,IEEE Transactions on Communications,Vol.Com-25,No.11,November 1977,Pages 1329-1339）”という題の文献において記述されている。ＢＥＲの効果は、１０-3の辺りで目立ち始め、１０-2では重要になる。送信サブシステムにおける１０-5のＢＥＲは、非常に用心深い値である。必要であれば、低い方の周波数の係数に対するプロテクトをさらに提供する手法を考えてもよく、それは、“ノイズの多いチャネルにおけるＤＣＴによって圧縮された画像のハミング符号化（Hamming coding of DCT-Compressud Images over Noisy Channls,by David R.Comstock et al.,IEEE Transactions on Communications,Vol.Com-32,No.7,July 1984,Pages 856-861）”という文献の中で説明されている。
【００２４】
最も自然な画像は、ブランクに関係したまたはゆっくり変化する領域および対象物の境界のような変化のあるまたはコントラストの高いテクスチャーによってできていると、認識されてきた。光景を符号化する手法は、変化のある領域に多くのビットを、ブランクの領域に少ないビットを割り当てることによって、このファクターの利点を有する。この適用におけるＤＣＴ符号化は、各々の送信ブロックの変化の激しさの測定および量子化ならびにブロックからブロックへのビット割り付けの調整によって作られる。“モノクロおよびカラー画像における適応符号化（Adaptive Coding of Monochrome and Color images,by Wen-Hsing Chen et al.,IEEE Transactions on Communications,Vol.Com-25,No.11,November 1977, Pages 1285-1292）”という題の文献は、ブロックのエネルギーが測定され、各々のブロックを４つのクラスの内の１つに等級分類される方法について開示している。ビット割り付けマトリクスは、送信サンプルの変動を調べることにより、各々のクラスに対して繰り返し計算される。各々の係数はスケーリングされ、捨てられたビットの数は量子化の後に結果として生じる。送信されるべきオーバーヘッド情報は、クラス分類コード、各々のブロックの正規化およびビット割り付けマトリクスである。本方法の使用は、１ピクセルにつき１および０．５ビットという受け入れられる結果を与える。
【００２５】
さらに、ビット率の縮小は、前述した文献“光景適用符号器（Scene Adaptive Coder）”において、チェン（Ｃｈｅｎ）らによって達成されており、ここでは、係数をスケーリングし、量子化するのに、チャネル・バッファが使用されている。前記バッファが半分以上満たされた場合、前記バッファに入るビットを削減するために、フィードバック、パラメータが係数を荒く正規化および量子化する。前記バッファが半分以下満たされた場合は、反対の操作が生じる。ビット割り付けマトリクスを送信する代わりに、係数の位置を連続長符号化し、連続長に加えて係数もハフマン符号化する。そのような処理の実行は、１ピクセルにつき１および０．５ビットという、良いカラー画像の復元を示す。これらの結果は、発行されたときは、非常に良く見えたが、そのシステムのシミュレーションは多くの欠陥を示す。画像が拡大され正常に示された場合、スムースィング効果およびブロッキング効果が現れる。
【００２６】
本発明においては、フレーム内符号化（２次元処理）が、フレーム内符号化（３次元処理）を越えて使用される。フレーム内符号化を適用する１つの理由は、フレーム内符号化信号を処理するのに要求される受信の複雑さにある。フレーム内符号化は、複雑な処理回路に加えて多数のフレーム・バッファを、本質的に要求する。商用のシステムにおいて、非常に複雑なハードウェアを含む送信器がわずかな数出会っても、前記送信器は、大量生産のためには、できるかぎりシンプルでなければならない。
【００２７】
フレーム内符号化を使用する２番目の重要な理由は、３次元符号化手法を失敗させおよび不完全に実行させる状況またはプログラム材料が存在するであろうが、少なくともフレーム内符号化手法より良い手法がないことによる。例えば、１秒当たり２４フレームの映画は、簡単にこのシーンの範疇に落ち込み、機械的シャッターのために、積分時間は相対的に短くなる。この相対的に短い積分時間は、ＴＶカメラにおける瞬時動作よりももっと高い程度の一時的なエイリアシングを起こす。がたがた動くような瞬時動作においては、フレームとフレームとの相関の仮定は破れる。フレームとフレームとの目合わせ誤差の重大さについては、既にホーム・ビデオでは注目されており、前記誤差は、高解像度のものを悪化させる。
【００２８】
加えて、フレーム内符号化を使用する理由は、３次元符号化手法は、５０Ｈおよび６０Ｈｚの電力線周波数が含まれる場合、標準化をもっと難しくなることによる。デジタル的なアプローチであるフレーム内符号化の使用は、５０Ｈおよび６０Ｈｚの動作に適応でき、１秒当たり２４フレームの映画に対してさえも、フレーム率対空間解像度のトレード・オフによって、標準版の問題を含むこと無く適応できる。
【００２９】
本発明は、主に白黒の画像について記述されているが、カラー情報の符号化のオーバーヘッドは驚くべきことに非常に少なく、輝度に必要なビットの１０％から１５％のオーダーである。色に対する空間視感度は低いので、ほとんどの研究者はカラー画像をＲＧＢ空間からＹＩＱ空間に変換し、水平および垂直における４つのファクターによってＩ成分およびＱ成分をサブ・サンプル化する。前記Ｉ成分およびＱ成分は、Ｙ（輝度）として符号化される。本手法は、ＩおよびＱ成分各々に６．２５％のオーバーヘッドを要求する。実際には、符号化されたＱ成分は、Ｉ成分よりも少ないデータを要求する。この色の符号化手法色のクラスを用いる場合、色の忠実度において注目すべきロスはないであろうと考えられる。
【００３０】
ＤＣＴ符号化手法の実行において、ブロッキング効果が、唯一画像の品質に最も重大な損傷を与えるものである。しかし、小さいサイズのＤＣＴの使用で、ブロッキング効果が低減されてきた。２×２のＤＣＴでは、ブロッキング効果は実質的に現れない。しかし、小さいサイズのＤＣＴを使用する場合、ピクセル当たりのビットのパフォーマンスは、幾分損傷を受ける。だが、小さいサイズのＤＣＴは、ブランク領域を分離するほとんどの鋭い輪郭を補助する。鋭い輪郭は、総べての周波数に重要な成分を有するステップ信号と等化である。量子化された場合、低エネルギーの係数は０とされる。この量子化誤差は、ブロック全域に広がる。この効果は、ギブス現象の２次元等化と類似している。すなわち、復元処理において高い方の周波数成分が除去されていた場合、ステップ・パルスの周辺にリンギングが生じる。隣接するブロックに類似の量子化誤差が存在しない場合、この誤差のフォームを有するブロックは、標準から外れ、ブロッキング効果を発生させる。それゆえ、小さいＤＣＴブロック・サイズを用いることにより、量子化誤差はブロック外側に伝搬しないので、量子化誤差は、エッジ付近の領域に限定される。それにより、変化のある領域において小さいＤＣＴブロック・サイズを用いることにより、そのようなエッジにおいて、量子化誤差はエッジに沿った領域に限定される。さらに、小さいＤＣＴブロック・サイズの使用は、変化のある領域付近のノイズを隠す、目の空間マスキング現象による、画像の主観的な質の観点から強調される。
【００３１】
本発明において実施された適応ブロック・サイズＤＣＴは、簡単に比較および置換手法と記述されてもよい。しかし、１６×１６ピクセル・データ・アレイまたは画像のブロックは、ブロック・サイズが固定されたＤＣＴ手法では、１６×１６、８×８、４×４および２×２のブロック・サイズが用いられる。各々の２×２のブロックでは、４×４のブロックの内部の４つの２×２のサブブロックを用いることによってブロックを符号化するためのビット数が調べられる。もし、４つの２×２のサブブロックの総和が、４×４のブロックとしてそれを符号化するのに必要なビット数より少なければ、４×４のブロックは４つの２×２のサブブロックに置き換えられる。次に、各々の８×８のブロックが、前の段階で最適化された４つの４×４のサブブロックによって置換されるかどうかを決定するために調べられる。同様に、各々の１６×１６のブロックが、前の段階で最適化された４つの８×８のサブブロックによって置換されるかどうかを決定するために調べられる。各々の段階において、最適なブロック／サブブロックのサイズが選択され、その結果、１６×１６のブロックに対して、ブロック・サイズ割り付けが最適化される。ブロック・サイズにかかわらず、ＤＣ係数の符号化には８ビットが使用される。この理由は、２×２ブロックは、ビット・カウントを低くできるときのみ使用されるからである。処理の結果得られるサブブロックの構造は、逆４分木（ｑｕａｄｔｒｅｅ、バイナリー・ツリーに対して）によって、良く表現できる。ここで、各々のノードにおける１６×１６のブロックに対応するルートは、４つのサブブロックに対応する４つの可能な枝を有する。逆４分木に一例が、図３ｂにおいて示されている。
【００３２】
ブロックをより小さいサブブロックに置換することの各々の決定は、オーバーヘッドとして１ビットの情報を要求する。４×４および２×２のサブブロックの場合、このオーバーヘッドのレンジは、１６×１６のブロックに対する１ビットから２１ビット（１＋４＋１６）の範囲にある。このオーバーヘッドは適応ブロック・サイズＤＣＴ手法を保証する処理が、いつも１６×１６ブロックを符号化するのに最も少ないビットを用いるように決定することと結合される。
【００３３】
ここで、ブロック・サイズは、Ｎ×Ｎのサイズとして述べられているが、それぞれ異なるブロック・サイズが用いられてもよいと考えられる。例えば、ＮおよびＭが整数で、ＮがＭより大きいまたはＮがＭより小さいときに、Ｎ×Ｍのブロック・サイズを用いてもよい。もう一つの重要な点は、ブロックが少なくとも１つのサブブロックのレベルに割り切れることである。つまり、Ｎ／ｉ×Ｎ／ｉ、Ｎ／ｉ×Ｎ／ｊ、Ｎ／ｉ×Ｍ／などであり、ここで、ｉおよびｊは整数である。さらに、ここで述べる典型的なブロック・サイズは、ブロックに対応する１６×１６のピクセル・ブロックおよびＤＣＴ係数に対応するサブブロックである。さらに、異なる他の整数つまり、偶数または奇数が、例えば９×９の用に用いられてもよい。
【００３４】
４分木に対するこれらのオーバーヘッド・ビットの重要性のために、特に、チャネル・エラーに対して良く保護される必要がある。これらの重要なビットのために付加する誤り訂正符号およびエラー・リカバリー・メカニズムを提供し、チャネル・エラー効果を画像の小さい領域に制限することができる。
【００３５】
本発明における適応ブロック・サイズＤＣＴ圧縮手法は、フレーム内符号化手法に分類され、各々の画像シーケンスのフレームは、独立に符号化される。静止画像の一つのフレームは、修正なしに簡単に符号化される。入力画像のフレームは、各々のブロックに符号化を施すことによって、幾つかの１６×１６のピクセル・データに分割される。本手法における圧縮手法の主な特徴は、１６×１６のブロックが、ＤＣＴ手法を用いて符号化された異なるサイズのサブブロックに分割されることにある。局所画像特性に基づいてブロック・サイズを正確に選択することにより、大半の量子化誤差は、小さいサブブロックに制限される。通常、小さいサブブロックは、ブランク領域より低いノイズの知覚視野に対し、画像の変化のある領域に沿って並んでいる。
【００３６】
前述したように、従来のすなわちブロック・サイズが固定されたＤＣＴ符号化は、各々のブロックに固定されたビット数を割り当て、量子化ノイズは、ブロック内に分布が制限される。隣接するブロック間の重大さすなわち特性が異なると、そのブロック間の境界が、ブロッキング・アーティファクト（ａｒｔｉｆａｃｔ）として一般に知られている効果によって、可視化される。光景適応ＤＣＴ符号化は、固定されたサイズのブロック間のシフトさせる各々のブロックに対する可変のビット数を割り付ける。しかし、ブロック・サイズは依然として十分に大きく、通常は１６×１６であり、幾つかのブロックは、画像のブランクの部分および変化のある部分の両方を含む。よって、ブロッキング・アーティファクト（ａｒｔｉｆａｃｔ）は、依然、線およびエッジのような画像の詳細部分に沿って可視化されている。しかし、８×８または４×４のような小さいブロック・サイズの使用は、高いデータ率を費やすことで、前記ブロッキング・アーティファクトを大きく削減できる。結果として、ブロック・サイズが小さくなるにつれて、ＤＣＴの符号化係数は下がる。
【００３７】
本発明は、適応ブロック・サイズＤＣＴ手法を実施する。前記手法は、最適なブロック・サイズを選択し、必要なときのみ小さいブロック・サイズを使用する。結果として、前記ブロッキング・アーティファクトは、データ率を増加することなく、大きく削減される。ブロック・サイズ割り付けを決定する異なる手法が幾つか考えられるが、各々のブロックに対して生成された総ビット数を最小にするようにブロック・サイズを割り付ける好ましい実施例の説明が提供される。
【００３８】
図１および図２は、Ｎ×Ｎピクセル・データ・ブロックをすべて符号化されたビット・データに変換するための、適応ブロック・サイズＤＣＴ変換画像信号圧縮手法の好ましい実施例を示す。ここでは、説明のために、Ｎ＝１６として述べる。図１は、ＤＣＴ変換およびブロック・サイズ決定素子の実施例を示す。図２は、複合ＤＣＴ係数データ・ブロック・ビット符号化にと共にブロック・サイズの決定によるＤＣＴ係数データ・ブロックの選択を示す。
【００３９】
図１において、デジタル化されたピクセル・データの１６×１６のブロックによって表される画像信号がフレーム・バッファ（図示せず）から受信される。前記ピクセル・データは、８ビットの白黒画像データでも、２４ビットのカラー画像データでもよい。前記１６×１６のピクセル・ブロックは、１６×１６の２次元離散コサイン変換（ＤＣＴ）素子１０ａへの入力である。前記１６×１６のピクセル・ブロックは、また、８×８のＤＣＴ素子１０ｂに対する４つの８×８のピクセル・ブロックとしての入力であり、４×４のＤＣＴ素子１０ｃに対する８つの４×４のピクセル・ブロックとしての入力であり、２×２のＤＣＴ素子１０ｄに対する１６の２×２のピクセル・ブロックとしての入力でもある。ＤＣＴ素子１０ａ−１０ｄは、従来から良く知られている集積回路によって構成されていてもよい。
【００４０】
ＤＣＴ素子１０ａ−１０ｄは、各々のサイズで入力されたピクセル・データのブロックに対して、２次元ＤＣＴを実行する。例えば、ＤＣＴ素子１０ａは、１つの１６×１６の変換を実行し、ＤＣＴ素子１０ｂは、４つの８×８の変換を実行し、ＤＣＴ素子１０ｃは、１６の４×４の変換を実行し、ＤＣＴ素子１０ｄは、３２の２×２の変換を実行する。変換係数は、各々のＤＣＴ素子から、それぞれの量子化器ルックアップ・テーブル１２ａ−１２ｄに出力される。
【００４１】
量子化器ルックアップ・テーブル１２ａ−１２ｄは、従来のリード・オンリー・メモリ（ＲＯＭ）に量子化した数値を格納することによって実施されてもよい。各々の変換係数の数値は、対応する量子化された変換係数値の出力データ信号の指示を与えるための対応するメモリのアドレスの指定に使用される。参照信号ＱＣ１６によって指示される量子化器ルックアップ・テーブル１２ａの出力は、量子化されたＤＣＴ係数値の１６×１６のブロックである。参照信号ＱＣ８によって指示される量子化器ルックアップ・テーブル１２ｂの出力は、量子化されたＤＣＴ係数値の４つの８×８のサブブロックのデータ・ブロックを含む。参照信号ＱＣ４によって指示される量子化器ルックアップ・テーブル１２ｃの出力は、量子化されたＤＣＴ係数値の４つの４×４のサブブロックのデータ・ブロックを含む。参照信号ＱＣ２によって指示される量子化器ルックアップ・テーブル１２ｄの出力は、量子化されたＤＣＴ係数値の３２の２×２のサブブロックのデータ・ブロックを含む。図では示されていないが、各々の変換のＤＣ（最も低い周波数）係数は、対応する量子化器ルックアップ・テーブルに直接通過させるのではなく、特別に、分離して処理されてもよい。
【００４２】
量子化器ルックアップ・テーブル１２ａ−１２ｄの出力は、各々コード長ルックアップ・テーブル１４ａ−１４ｄの入力となる。量子化されたＤＣＴ係数値は、それぞれハフマン符号のような可変長符号を用いて符号化される。コード・ワートおよび対応するコード長は、コード長ルックアップ・テーブル１４ａ−１４ｄのフォームの中に見出される。それぞれの量子化されたＤＣＴ係数ＱＣ２，ＱＣ４，ＱＣ８およびＱＣ１６は、各々の係数を符号化するのに要求される対応するビット数を探すために、コード長テーブルにおいて使用される。コード長ルックアップ・テーブル１４ａ−１４ｄは、リード・オンリー・メモリに、記憶位置のアドレスを付されたそれぞれのコード長の数値を含むＤＣＴ係数値を格納することによって実施されてもよい。
【００４３】
各々のブロックまたはサブブロックを符号化するのに要求されるビット数は、各々のブロックまたはサブブロックでのコード長の総和を取ることにより決定される。コード長ルックアップ・テーブル１４ａからの２５６個のコード長の数値の出力は、１６×１６のブロックに対する２５６のコード長すべての総和を取るコード長積算器１６ａによって与えられる。コード長積算器１６ａからの出力は、ＣＬ１６であり、量子化されたＤＣＴ係数の１６×１６のブロックを符号化するのに要求されるビット数の信号値を示している。コード長積算器１６ｂにおいて、各々８×８のＤＣＴ係数サブブロックを符号化するのに要求されるビット数は、各々８×８のサブブロックにおけるコード長の総和を取ることにより決定される。コード長積算器１６ｂからの出力は、４つの８×８のブロック各々における６４個のコード長の総和である各々の数値を有する参照信号ＣＬ８によって示される４つの数値である。同様に、コード長積算器１６ｃは、コード長ルックアップ・テーブル１４ｃからの出力である４×４のサブブロック各々におけるコード長の総和を取るために使用される。コード長積算器１６ｃからの出力は、１６の４×４のブロック各々における１６個のコード長の総和である各々の数値を有する参照信号ＣＬ４によって示される１６の数値である。同様に、コード長積算器１６ｄは、コード長ルックアップ・テーブル１４ｄからの出力である２×２のサブブロック各々を符号化するのに必要なビット数を決定するために使用される。コード長積算器１６ｄは、６４の２×２のブロック各々における４個のコード長の総和である各々の数値を有する参照信号ＣＬ２によって示される１６の出力の数値を与える。前記数値ＣＬ８，ＣＬ４およびＣＬ２は、後で述べるブロック・ポジション方向のしるしによって特定される。前記ブロックのしるしは、前記数値ＣＬ８，ＣＬ４およびＣＬ２に関連する添字（ｘ，ｙ）によって位置が示される簡単なｘ−ｙ座標系である。
【００４４】
前記ブロック・サイズ割り付けは、ＣＬ２，ＣＬ４，ＣＬ８およびＣＬ１６の数値を調べることによって決定される。４つの隣接した入力ＣＬ２(x,y) は加算され、その和は対応する入力ＣＬ４(x,y) と比較される。コード長積算器１６ｄからのＣＬ２(x,y) の出力は、４つの隣接した入力を加算する加算器１８の入力となり、和の値ＣＬ４′(x,y) を与える。例えば、ブロックＣＬ２(0,0) ，ＣＬ(0,1) ，ＣＬ２(1,0) およびＣＬ２(1,1) で表される値は、加算され、ＣＬ４′(0,0) が与えられる。加算器１８からの前記出力値は、コード長積算器１６ｃからの出力値ＣＬ４(x,y) と比較される、ＣＬ４′(x,y) である。前記値ＣＬ４′(x,y) は、ＣＬ４(x,y) にと共に比較器２０の入力となる。比較器２０は、加算器１８からの対応する入力値とコード長積算器１６ｃを比較し、Ｐレジスタ（図２）への出力であり、マルチプレクサ２２への選択入力であるビット値Ｐを提供する。図１の実施例においては、前記数値ＣＬ４′(0,0) は、前記数値ＣＬ４(0,0) と比較される。もし、ＣＬ４(x,y) がＣＬ４′(x,y) の総和より大きい場合は、比較器２０は論理値“１”を発生する。前記“１”のビットは、ＤＣＴ係数の対応する４×４のブロックが、４つの２×２のサブブロックを用いることによってより効果的に符号化されることを示す。そうでない場合は、論理値“０”をＰレジスタに入力し、前記４×４のブロックは、対応する４×４のブロックを用いることによってより効果的に符号化されることを示す。
【００４５】
コード長積算器１６ｃおよび積算器１８の出力は、マルチプレクサ２２へ、データ入力として提供される。比較器２０からの論理出力値“１”への応答によって、マルチプレクサ２２は、前記値ＣＬ４′(x,y) がそこから加算器２４へ出力されることを可能にする。しかし、比較器２０での比較の結果、論理出力値“０”が発生された場合、  への応答によって、マルチプレクサ２２は、コード長積算器１６ｃからの前記出力ＣＬ４(x,y) が加算器２４へ出力されることを可能にする。加算器２４は、前記値ＣＬ４(x,y) およびＣＬ４′(x,y) の比較によって選択された入力データを加算するために用いられる。前記値ＣＬ４(x,y) およびＣＬ４′(x,y) のデータの１６の比較の結果が加算器２４で加算され、対応するＣＬ８′(x,y) が発生される。前記値ＣＬ４(x,y) およびＣＬ４′(x,y) の１６の比較各々について、比較結果を表すビットがＰレジスタに送られる。
【００４６】
ブロック・サイズ割り付けの決定における次の段階は、前記値ＣＬ４およびＣＬ４′の発生および比較についての記述と類似している。前記ＣＬ８′(x,y) は、コード長積算器１６ｂからの出力ＣＬ８(x,y) にと共に比較器２６への入力として与えられる。もし、対応する入力ＣＬ８(x,y) が積算された値ＣＬ８′(x,y) より大きい場合は、比較器２６はＱレジスタ（図２）の入力となる論理値“１”を発生する。前記比較器２６の出力は、それぞれコード長積算器１６ｂおよび加算器２４からの前記値ＣＬ８(x,y) およびＣＬ８′(x,y) を受信するマルチプレクサ２８に選択された入力として与えられる。比較器２６の出力値が“１”のビットである場合、前記値ＣＬ８′(x,y) がマルチプレクサ２８から加算器３０へ出力される。しかし、前記値ＣＬ８′(x,y) がＣＬ８(x,y) より大きい場合は、論理値“０”を発生し、Ｑレジスタおよびマルチプレクサ２８の選択入力に送る。そして、前記値ＣＬ８(x,y) はマルチプレクサ２８を通して加算器３０へ入力される。比較器２６の結果は、Ｑレジスタに送られる数値Ｑである。再び説明すると、論理値“１”は、対応するＤＣＴ係数の８×８のブロックが、前記小さいブロックの比較によって決定された最適なすべての４×４のブロック、２×２のブロックまたはその組み合わせによって得られる小さいブロックを用いることによってより効果的に符号化されることを示す。
【００４７】
前記加算器３０に入力される積算された値は、比較器３２の入力のために、出力値ＣＬ１６′として与えられる。前記比較器３２への第２の入力は、コード長積算器１６ａからの出力値ＣＬ１６として与えられる。比較器３２は、前記値ＣＬ１６およびＣＬ１６′の信号比較を実行する。もし、前記数値ＣＬ１６がＣＬ１６′より大きい場合は、論理値“１”をＲレジスタ（図示せず）に入力する。Ｒレジスタに入力される論理値“１”は、前記ブロックが、１つの１６×１６のブロックではなく小さいブロックを用いることによってより効果的に符号化されることを示す。
【００４８】
比較器３２は、マルチプレクサ３４への選択入力として出力ビットＲを与える。また、マチルプレクサ３４は、それぞれコード長積算器１６ａおよび加算器３０からの前記値ＣＬ１６およびＣＬ１６′を受信するための入力を有する。前記出力ビットが“０”である場合は、マルチプレクサ３４の出力はＣＬ１６であり、一方、前記出力ビットが“１”である場合は、マルチプレクサ３４の出力はＣＬ１６′である。マルチプレクサ３４の出力は、送信されるべき総ビット数を示す。
【００４９】
オーバーヘッドのビット数が、１ビットから、１６×１６のブロックのいたる所で４×４および２×２のブロックが用いられている場合の２１ビット（１＋４＋１６）まで変化することは、注目すべきである。
【００５０】
図２において、比較器２０（図１）からの出力値Ｐは、１６ビットのＰレジスタ４０に直列に入力される。同様に、比較器２６からの出力値は、４ビットのＱレジスタ４２に直列に入力される。最後に、比較器３２からの出力値は、１ビットのＲレジスタ４４に直列に入力される。Ｐレジスタ４０の出力は、マルチプレクサ４６の選択入力へ出力Ｐとして与えられる。また、マルチプレクサ４６には、量子化器ルックアップ・テーブル１２ｂおよび１２ｃからそれぞれ出力される前記数値ＱＣ２およびＱＣ４を入力として有する。マルチプレクサ４６の出力は、マルチプレクサ４８に入力として与えられ、また、前記マルチプレクサ４８は、量子化器ルックアップ・テーブル１２ｂからの前記出力値ＱＣ８を第２の入力として有する。マルチプレクサ４８への選択入力は、Ｑレジスタ４２の出力から与えられる。マルチプレクサ４８の出力は、マルチプレクサ５０の１つの入力として結合されている。マルチプレクサ５０の他の入力は、前記数値ＱＣ１６を受信するために、前記量子化器ルックアップ・テーブル１２ａの出力と結合されている。
【００５１】
図２において示されるように、Ｐレジスタは、図１を参照して述べた比較処理によって決定されたビット値に対応する０−１５のビット・ポジションのシーケンスを有する。同様に、Ｑレジスタ４２およびＲレジスタ４４はそれぞれ図１を参照して述べたデータに対応する０−３および０のビット・ポジションを有する。図２に示されるＰ，ＱおよびＲレジスタにおけるデータは、単に説明のためのものである。
【００５２】
図２において示されるように、Ｐレジスタ４０のビット値は、データＱＣ２（量子化された変換係数の４つの２×２のブロック）または対応するデータＱＣ４（量子化された変換係数の１つの４×４のブロック）のうちマルチプレクサ４ｂを通過させるものを選択するために用いられる。マルチプレクサ４８は、Ｑレジスタ４２からの出力ビット値に応答して、マルチプレクサ４６と前記数値データＱＣ８との間の選択を行う。もし、Ｑレジスタのビット値がビット“１”である場合、マルチプレクサ４８への入力としてのマルチプレクサ４６の出力が、マルチプレクサ４８の出力として選択される。もし、Ｑレジスタのビット値がビット“０”である場合、前記マルチプレクサ４８の出力は前記数値ＱＣ８となる。それゆえ、Ｑレジスタ４２の出力ビット値は、マルチプレクサ４６の出力として与えられる４つのＱＣ４のブロックもしくはＱＣ２のサブブロックまたは対応する１つの８×８のブロックの間の選択に使用される。図２において示されるように、マルチプレクサ４６からの出力の左上方のブロックは、２つの２×２のブロックおよび３つの隣接した４×４のブロックを有する。しかし、Ｑレジスタのビット値がビット“０”であるので、マルチプレクサ４８は、前記８×８のブロックを出力として選択する。この例は、条件置換手法を説明している。
【００５３】
前記マルチプレクサ４８の出力は、マルチプレクサ５０の入力に結合されている。前記マルチプレクサ５０の他の入力は、量子化器ルックアップ・テーブル１２ａから与えられる量子化されたＤＣＴ係数の前記１６×１６のブロックに対応するＱ１６により与えられる。マルチプレクサ５０への選択入力は、Ｒレジスタの出力ビットである。図２において示される例において、Ｒレジスタ４４の出力ビットはビット“１”であるので、マルチプレクサ４８から与えられたデータが、マルチプレクサ５０からの出力として選択される。もし、Ｒレジスタ４４の出力ビット値がビット“０”であれば、マルチプレクサ５０は前記データＱＣ１６を出力する。
【００５４】
図２において示されるマルチプレクス手法は、係数サブブロックの数値ＱＣ２，ＱＣ４，ＱＣ８およびＱＣ１６をＤＣＴ係数ＱＣの複合ブロックに多重化するために、ブロック割り付けを用いる。本質的に、本ステップは、３つの過程によって成される。第１の過程は、条件によって、つまりＰレジスタの内容によって、１つのＱＣ４の４×４のブロックを４つの２×２のサブブロックに置換する。第２の過程は、条件によって、１つのＱＣ８の８×８のブロックを、前過程の結果である４つの４×４のサブブロックに置換する。第３の過程は、Ｒレジスタがビット“１”を持てば、１つのＱＣ１６の１６×１６のブロックを前過程の結果に置換する。図３ａおよび図３ｂはそれぞれレジスタおよびＢＳＡビット・パターンならびに対応する逆４分木（ｉｎｖｅｒｔｅｄｑｕａｄｔｒｅｅ）を示す。階層のレベルが含まれるのは、Ｒレジスタに格納されているビットが“１”である場合であり、その状態は、イメージ・ブロックが、より小さいブロックを用いることで、より効果的に符号化されることを示す。同様に、Ｑレジスタが“１”のビットを含む場合、さらに、８×８のブロックが、より小さいブロックを用いることで、より効果的に符号化されることを示す。同様に、Ｐレジスタが“１”のビットを含む場合、さらに、４×４のブロックが、４つの２×２のブロックを用いることで、より効果的に符号化されることを示す。いずれのレジスタも“０”のビットを含む場合、前記ブロックまたはサブブロックそれに関するサイズのブロックを用いることで、より効果的に符号化されることを示す。例えば、Ｐレジスタのビット・ポジションが０におけるビット値が“１”のビットを含み、この４×４のブロックが、４つの２×２のブロックを用いることで、より効果的に符号化されることを示す場合であっても、Ｑレジスタのビット値は、４つの４×４のブロックの方は、１つの８×８のブロックによって、より効果的に符号化されることを示す。従って、Ｑレジスタのデータは、Ｐレジスタのデータを無効にすることがある。Ｐレジスタのビット・ポジションが０におけるビット値によって、Ｐレジスタのデータが無効にされた場合、Ｐレジスタのビット・ポジションが０−３におけるビットは、ブロック・サイズ割り付け（ＢＳＡ）データとして送信される必要はない。しかし、Ｑレジスタのビット・ポジション“１”のように、上位のレジスタにおけるビット・ポジションがビット値“１”を示す場合、対応するＰレジスタのビットは、ブロック・サイズ割り付けデータの１部分として与えられる。図３ａに示されるように、Ｑレジスタのビット・ポジション“１”におけるビットが“１”を示す場合、それによって、対応するＰレジスタのビット４−７が、前記ＢＳＡデータとして与えられる。最上位レベルのＲレジスタのビットはビット値“１”を示すので、Ｑレジスタのビットそれぞれが、前記ＢＳＡデータに与えられる。
【００５５】
図２に戻り、複合ブロックＱＣは、多くの０係数値を含み、それは、連続長符号によって、より効果的に符号化される。引き続く０の数すなわち連続数が、各々の０に対するコード・ワードの代わりに送られる。連続長符号化の効果を最大にするために、短い連続の発生が最小になるような所定の方法で、係数が並び変えられる。最大化は、最初に非ゼロ（ｎｏｎ−ｚｅｒｏｓ）と予期される係数を符号化し、最後に０と予期される係数を符号化することで実行される。ＤＣＴの低い周波数側へのエネルギー圧縮特性のため、水平または垂直の細部より、斜めの細部の発生が少ないので、係数の斜め走査すなわちジクザグ走査が好ましい。しかし、可変ブロック・サイズが用いられているため、まず、各々のブロックから低周波成分を抜き取るためと、同時に、技術的に２つの周波数指標の和が同一である場合、後に続く似たような周波数の係数のための斜め走査のために、変形されなければならない。
【００５６】
従って、前記マルチプレクサ５０からの出力複合ブロックＱＣは、前記ＢＳＡデータ（Ｐ，Ｑ，Ｒ）と共にジクザグ・スキャン・シリアライザ５２に入力される。図４ａは、ブロックおよび対応するサブブロック内でのブロック・データのシグザグ・オーダーリング（ｏｒｄｅｒｉｎｇ）を示す。図４ｂは、前記ＢＳＡデータによって決定されたブロックおよびサブブロック間での直列化への並び変え（ｏｒｄｅｒｉｎｇ  ｉｎ  ｓｅｒｉａｌｉｚａｔｉｏｎ）を示す。
【００５７】
前記複合ブロックＱＣの並び変えられた２５６個の量子化されたＤＣＴ係数を有する前記ジグザグ・スキャン・シリアライザ５２の出力は、係数バッファ５４に入力され、ここでそれらは、連続長符号化のために格納される。直列化された係数は、連続長コーダ５６に対して、前記係数バッファ５４から出力され、ここで非ゼロ係数から０を分離するために、連続長符号化が実行される。非ゼロ係数に加えて連続長が、別々に対応するルックアップ・テーブルに与えられる。前記連続長の値は、連続長コード・ルックアップ・テーブル５８の入力として、連続長コーダ５６から出力され、そこで、前記数値はハフマン符号化される。同様に、前記非ゼロ係数値は、非ゼロ・コード・ルックアップ・テーブル６０の入力として、連続長コーダ５６から出力され、そこで、前記数値はハフマン符号化される。図示してはいないが、各々のブロック・サイズに対して連続長および非ゼロコード・ルックアップ・テーブルが提供されてもよいことが、さらに意図される。
【００５８】
前記ハフマン連続長符号値は、前記ハフマン非ゼロ符号値と共に、ビット・フィールド・アセンブラ６２の入力として、連続長コード・ルックアップ・テーブル５８および非ゼロ・コード・ルックアップ・テーブル６０から、それぞれ出力される。加えて、前記ビット・フィールド・アセンブラ６２の入力としては、Ｐ，ＱおよびＲレジスタからの前記ＢＳＡデータがある。ビット・フィールド・アセンブラ６２は、Ｐ，ＱおよびＲレジスタからくる不要なビットを無視する。ビット・フィールド・アセンブラ６２は、結合されたＲＬ符号およびＮＺ符号が続くＢＳＡデータによる入力データをアセンブルする。前記結合されたデータは、送信器（図示せず）へ送るために前記データを一時的に格納する送信バッファ６４に対して、前記ビット・フィールド・アセンブラ６２から出力される。
【００５９】
図５ａ−５ｄは、ジグザグ・スキャン・シリアライザ５２における交互走査および直列化のフォーマットを示す。図５ａ−５ｄにおいて、量子化されたＤＣＴ係数は、低い周波数から高い周波数へと並び変えられて、１次元上にマッピングされる。しかし、図５ａ−５ｄの手法では、まず、各々のブロックから低い周波数が取られ、そして、そのブロックで次に高い周波数が取られる。前記走査中に、あるブロック中のすべての係数が並び変えられたら、そのブロックはスキップされ、走査パターンにおける隣のブロックが優先される。図４ａ−４ｃの走査によってなされるブロックからブロックへの走査は、左から右への走査および上から下への走査が優先される。
【００６０】
図６は、図１および図２にしたがって発生された圧縮が信号を復号するための受信の実施を示す。図６において、符号化されたワードは、受信バッファ１００に対して受信器（図示せず）から出力される。前記受信バッファ１００はＢＳＡセパレータ１０２に対してコード・ワードの出力を与える。受信されたコード・ワードは、本来、ＢＳＡ，ＲＬおよびＮＺ符号を含む。すべての受信されたコード・ワードは、先立つ条件に従い、各々のコード・ワード長は、コード・ワードを分離、復号するための知られる必要はない。
【００６１】
ＲＬおよびＮＺ符号の前に、まず、ＢＳＡ符号が送信され、受信されるので、ＢＳＡセパレータ１０２は、ＲＬおよびＮＺ符号からＢＳＡ符号を分離する。最初に受信されたビットは、図２と類似の内部Ｒレジスタ（図示せず）にロード（ｌｏａｄ）される。Ｒレジスタを調べ、ビットの値が“０”であれば、ＢＳＡ符号は１ビット長であることが決定される。ＢＳＡセパレータ１０２は、ＱおよびＰレジスタが初期に０で満たされることを含む。もし、Ｒレジスタがビット値が“１”を有するときは、受信バッファからさらに４ビットが得られ、Ｑレジスタにロードされる。ここで、Ｑレジスタの内容が“１”であるごとに、さらに４ビットづつ受信バッファから得られ、Ｐレジスタにロードされる。また、Ｑレジスタの内容が“０”であるごとに、受信バッファからはなにも得られないが、４つの０がＱレジスタにロードされる。従って、ＢＳＡ符号の取り得る長さは、１，５，９，１３，１７，２１ビットである。ＢＳＡセパレータ１０２は、さらに、ＲＬデコード・ルックアップ・テーブル１０４およびＮＺデコード・ルックアップ・テーブル１０６に対して、それぞれ、ＲＬコードおよびＮＺコードを分離し、出力する。ルックアップ・テーブル１０４および１０６は、本質的に、図２のルックアップ・テーブル５８および６０に対する逆のルックアップ・テーブルである。ルックアップ・テーブル１０４の出力は、連続長に対応する数値であり、連続長デコーダ１０８の入力となっている。同様に、ルックアップ・テーブル１０６の非ゼロ係数値出力も、連続長デコーダ１０８の入力となっている。連続長デコーダ１０８は、復号化された係数に０を挿入し、一時的に係数を格納する係数バッファ１１０への出力を与える。前記格納された係数は、採用された走査手法に従って係数を並べ変える。逆ジグザグ・スキャン・シリアライザ１１２に出力される。逆ジグザグ・スキャン・シリアライザ１１２は、セパレータ１０２からＢＳＡ信号を受信し、ブロックおよびサブブロックの係数を複合係数ブロックに正確に並べ変えるのを助ける。係数データのブロックは、逆ジグザグ・スキャン・シリアライザ１１２から出力され、各々の対応する逆量子化器ルックアップ・テーブル１１４ａ−１１４ｄに適用される。逆量子化器の数値は、量子化を元に戻すために、各々の係数に適用される。逆量子化器ルックアップ・テーブル１１４ａ−１１４ｄは、量子化器ルックアップ・テーブル１２ａ−１２ｄの量子化ファクターからくる量子化ファクターを含むＲＯＭデバイスとして採用されてもよい。前記係数は、各々の逆量子化器ルックアップ・テーブル１１４ａ−１１４ｄから、対応する逆離散コサイン変換（ＩＤＣＴ）素子１１６ａ−１１６ｄへ出力される。
【００６２】
前記ＩＤＣＴ素子１１６ａは、１６×１６のＩＤＣＴ係数ブロックにより形成されており、図では、１６×１６のピクセル・データ・ブロックが、サブブロック結合器１１８に出力される。同様に、ＤＣＴ１１６ｂは、８×８の係数ブロックを、それぞれ８×８のピクセル・データ・ブロックに変換する。前記ＩＤＣＴ１１６ｂの出力は、サブブロック結合器１１８に与えられる。ＩＤＣＴ１１６ｃ素子およびＩＤＣＴ素子１１６ｄは、それぞれ、４×４および２×２の係数ブロックを、対応するピクセル・データ・ブロックに変換し、そのデータ・ブロックは、サブブロック結合器１１８に与えられる。サブブロック結合器１１８は、ＩＤＣＴ素子１１６ａ−１１６ｄｎｏ出力に加えて、セパレータ１０２からのＢＳＡデータも受信し、前記ピクセル・データ・ブロックから一つの１６×１６のピクセル・ブロックを復元する。前記復元された１６×１６のピクセル・ブロックは、復元バッファ（図示せず）の出力となる。
【００６３】
図７は、本発明の信号圧縮のフローチャートをなすブロック図である。図７は、図１を参照して述べた処理に含まれるステップを簡単に示す。同様に、図８は、出力ピクセル・データを出すための送信された、圧縮画像データの伸長処理を示す。図８に示されたステップは、図６を参照して前述されたものである。
【００６４】
本発明は、独特な適応ブロック・サイズ処理手法を用いており、その手法は、ビット対ピクセルの比を大きく犠牲にすることなく、十分に改善された画質を提供する。また、約“１”のビット対ピクセルの比が約およびこのレベルより実際的に低いものでさえ、ＨＤＴＶの分野においても十分に、画質の十分な改善が提供されると考える。本発明の開示を見れば、本発明に対する多くの変形が容易に成されると思われる。
【００６５】
本発明はまた、微分４分木（differential quadtree）変換（ＤＱＴ）のような新規で以前開示されていない変換をも取り込むことを意図している。この変換の基礎は、サブブロックの４分木表示上に２×２ＤＣＴを繰り返し適用することである。例えば図３ｂに示されているような反転４分木の底で、２×２ＤＣＴ演算が行われ、ノードは２×２ＤＣＴ変換のＤＣ値に割当てられる。最も近いノードが集められ、他の２×２ＤＣＴが実行される。このプロセスは、ＤＣ値がルートに割当てられるまで繰り返される。ルートでのＤＣ値だけが決められたビット数、例えば８ビットにコード化され、一方、残りはハフマン（Huffman）コードにコード化される。各２×２ＤＣＴ演算は、単に数の和と差にすぎないので、掛け算は必要でなく、ＤＣ以外の４分木の係数は２つの和の差を示し、従ってＤＱＴと呼ばれる。理論的にこのタイプの変換は１６×１６ＤＣＴコーディングの性能を越えない。しかしながら、ＤＱＴを組み込むと、当然適用性のあるブロックサイズ符号化に加えて、簡単なハードウェアだけで済むという利点がある。更に、４分木構造によれば、サブツリー（木）下の全てのサブブロックが零のみを含む場合に、サブツリーの存在しないことを単に示すことによって零係数のコーディングが可能となる。
【００６６】
好ましい実施例の上記記載により、当業者は本発明を作成使用できる。これら実施例の種々の変更は、当業者には容易に実行可能であり、基本的概念を何の困難性もなく他の実施例に適用できる。こうして、本発明は実施例に限定されることなく、本発明の原理に整合して拡張できる。
【図面の簡単な説明】
【図１】図１は、ＤＣＴ係数データおよびブロック・サイズの決定を提供するために適応されたブロック・サイズ画像圧縮のプロセッシング・エレメントを示すブロック図である。
【図２】図２は、ＤＣＴ係数データの複合ブロックおよび送信のための複合ブロックの符号化を発生するためにＤＣＴ係数データのブロック・サイズを選択するためのプロセッシング・エレメントを示すブロック図である。
【図３】図３ａおよび図３ｂはそれぞれ、典型的なレジスタ・ブロック・サイズ割り当てデータおよび対応するブロック選択の木（ｔｒｅｅ）を示す図である。
【図４】図４ａおよび図４ｂはそれぞれ、サブブロック内でおよび典型的なＤＣＴ係数データの複合ブロックのためのサブブロック間で、選択されたブロックをジグザグ走査して直列に並び変えるシーケンスを示すグラフである。前記データのブロック・サイズ選択は、図３のブロック・サイズ割り当てデータに従って作られたものである。
【図５】図５ａ−５ｄはそれぞれ、交互シグザグ走査直列化フォーマットである。
【図６】図６は、図１および２のプロセッシング・エレメントによって発生された受信信号を複合し、画像を復元するためのプロセッシング・エレメントを示すブロック図である。
【図７】図７は、図１および２のプロセッシング・エレメントによって実行された画像データの圧縮および符号化を含むプロセッシング・ステップを示すフロー・チャートである。
【図８】図８は、ピクセル・データを発生するための圧縮信号の複合および伸長を含むプロセッシング・ステップを示すフロー・チャートである。
【図１】
0003699425.tif 000003
【図２】
0003699425.tif 000004
【図３】
0003699425.tif 000005
【図４】
0003699425.tif 000006
【図５】
0003699425.tif 000007
【図６】
0003699425.tif 000008
【図７】
0003699425.tif 000009
【図８】
0003699425.tif 000010