(57)【特許請求の範囲】
【請求項１】
電源から負荷に電力を供給する電源ライン上に発生する周期的なノイズを除去する装置であって、
前記電源ラインに並列に接続され、緩衝抵抗及び該緩衝抵抗を介して前記電源ラインを選択的に接地させる半導体スイッチの直列回路と、
前記半導体スイッチをオン、オフ駆動するスイッチング手段と、
前記スイッチング手段に対して前記半導体スイッチのオン、オフ駆動の周期を設定する周期設定手段と、
を備えることを特徴とするノイズ除去装置。
【請求項２】
前記緩衝抵抗の抵抗値は可変である請求項１記載のノイズ除去装置。
【請求項３】
前記半導体スイッチよりも前記負荷側において前記電源ラインに直列に接続され、前記負荷の前記電源に対する接続をオン、オフするパワーＭＯＳＦＥＴと、前記半導体スイッチよりも前記負荷側において前記パワーＭＯＳＦＥＴ及び前記負荷の直列回路と並列に接続された基準ＭＯＳＦＥＴ及び基準抵抗の直列回路を有する基準回路と、前記パワーＭＯＳＦＥＴのドレイン−ソース間電圧及び前記基準ＭＯＳＦＥＴのドレイン−ソース間電圧の差を基に、前記負荷における過電流状態を検出する過電流検出手段と、該過電流検出手段による前記負荷における過電流状態の検出結果を基に、前記パワーＭＯＳＦＥＴをオン、オフ駆動する駆動手段とをさらに備える請求項１又は２記載のノイズ除去装置。
【請求項４】
少なくとも前記半導体スイッチ、前記パワーＭＯＳＦＥＴ、前記基準ＭＯＳＦＥＴ、前記過電流検出手段、並びに、前記駆動手段は、１チップ上に集積回路化されたノイズキラー付過電流保護用ＩＣを構成している請求項３記載のノイズ除去装置。
【請求項５】
前記基準ＭＯＳＦＥＴは前記パワーＭＯＳＦＥＴを構成するＭＯＳＦＥＴよりも少ない数のＭＯＳＦＥＴにより構成されており、前記基準抵抗の抵抗値は、前記負荷の抵抗値×（前記パワーＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数／前記基準ＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数）に設定されている請求項３又は４記載のノイズ除去装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源から負荷に対する電力供給用の電源ラインにおけるノイズの除去装置に関する。
【０００２】
【従来の技術】
車両には各種センサやモータ、アクチュエータ、並びに、ディスプレイ等、電動の負荷が多数搭載されており、これらは一般に、ワイヤハーネスを介してバッテリからの電力の供給を受けている。
【０００３】
ところで、上述した負荷が例えばステッピングモータのような、パルス状の信号を電源信号として受け取るものである場合には、ハーネスを介した電力供給が高速スイッチのオン、オフによって間欠的に行われることになるが、そのような負荷への電力供給形態において電源信号中に周期的なノイズが重畳されると、そのノイズが電圧ゼロの部分に発生していれば、これが１つのパルスと認識されて負荷の動作を狂わせることになり、そのノイズが電圧ゼロでない部分に発生していれば、過電流となって負荷の損傷を招きかねないので、いずれにしても好ましくない。
【０００４】
そこで、従来から知られている、信号の伝達先よりも伝達元寄りの電気配線箇所に接続したコンデンサの充電作用によりノイズを除去する方法を適用することが考えられる。
【０００５】
【発明が解決しようとする課題】
しかしながら、コンデンサを用いたノイズ除去を電源信号伝送用のハーネス上で行うと、負荷に対する電力供給の終了に伴って、それまでコンデンサに蓄積されていた電荷が放出されて放電電流が負荷に流れるので、ノイズ除去能力の面から静電容量の大きいコンデンサを用いれば用いるほど、放電電流が過電流となって負荷の損傷を招くおそれが大きく、そのための対策を別途講じない限りそのまま適用するのが困難であるという不具合がある。
【０００６】
本発明は前記事情に鑑みなされたもので、本発明の目的は、車両に限らず各種の装置等において、電源から負荷に電力を供給する電源ライン上に発生する周期的なノイズを除去するに当たり、電力供給の終了に伴い負荷の損傷や誤動作を招くような無用の電流が負荷に流れるのを防止することができるノイズ除去装置を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するため請求項１に記載した本発明のノイズ除去装置は、電源から負荷に電力を供給する電源ライン上に発生する周期的なノイズを除去する装置であって、前記電源ラインに並列に接続され、緩衝抵抗及び該緩衝抵抗を介して前記電源ラインを選択的に接地させる半導体スイッチの直列回路と、前記半導体スイッチをオン、オフ駆動するスイッチング手段と、前記スイッチング手段に対して前記半導体スイッチのオン、オフ駆動の周期を設定する周期設定手段とを備えることを特徴とする。
【０００８】
また、請求項２に記載した本発明のノイズ除去装置は、請求項１に記載した本発明のノイズ除去装置において、前記緩衝抵抗の抵抗値が可変であるものとした。
【０００９】
さらに、請求項３に記載した本発明のノイズ除去装置は、請求項１又は２に記載した本発明のノイズ除去装置において、前記半導体スイッチよりも前記負荷側において前記電源ラインに直列に接続され、前記負荷の前記電源に対する接続をオン、オフするパワーＭＯＳＦＥＴと、前記半導体スイッチよりも前記負荷側において前記パワーＭＯＳＦＥＴ及び前記負荷の直列回路と並列に接続された基準ＭＯＳＦＥＴ及び基準抵抗の直列回路を有する基準回路と、前記パワーＭＯＳＦＥＴのドレイン−ソース間電圧及び前記基準ＭＯＳＦＥＴのドレイン−ソース間電圧の差を基に、前記負荷における過電流状態を検出する過電流検出手段と、該過電流検出手段による前記負荷における過電流状態の検出結果を基に、前記パワーＭＯＳＦＥＴをオン、オフ駆動する駆動手段とをさらに備えるものとした。
【００１０】
また、請求項４に記載した本発明のノイズ除去装置は、請求項３に記載した本発明のノイズ除去装置において、少なくとも前記半導体スイッチ、前記パワーＭＯＳＦＥＴ、前記基準ＭＯＳＦＥＴ、前記過電流検出手段、並びに、前記駆動手段は、１チップ上に集積回路化されたノイズキラー付過電流保護用ＩＣを構成しているものとした。
【００１１】
請求項５に記載した本発明のノイズ除去装置は、請求項３又は４に記載した本発明のノイズ除去装置において、前記基準ＭＯＳＦＥＴは前記パワーＭＯＳＦＥＴを構成するＭＯＳＦＥＴよりも少ない数のＭＯＳＦＥＴにより構成されており、前記基準抵抗の抵抗値は、前記負荷の抵抗値×（前記パワーＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数／前記基準ＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数）に設定されているものとした。
【００１２】
請求項１に記載した本発明のノイズ除去装置によれば、周期設定手段により設定された周期に応じてスイッチング手段が半導体スイッチをオン、オフ駆動し、半導体スイッチがオン駆動されると、負荷の手前で電源が半導体スイッチ及び緩衝抵抗を介して接地され、緩衝抵抗の抵抗値に応じた電圧降下分だけ、電源から負荷に供給される電力が減少することになる。
【００１３】
また、請求項２に記載した本発明のノイズ除去装置によれば、請求項１に記載した本発明のノイズ除去装置において、電源ラインに発生するノイズのレベルに合わせて緩衝抵抗の抵抗値を調整することで、半導体スイッチのオン駆動時に緩衝抵抗によって生じる電圧降下が電源ラインに発生するノイズのレベルに応じた値となる。
【００１４】
さらに、請求項３に記載した本発明のノイズ除去装置によれば、請求項１又は２に記載した本発明のノイズ除去装置において、電源ラインに直列に接続されたパワーＭＯＳＦＥＴのドレイン−ソース間電圧と、パワーＭＯＳＦＥＴ及び負荷の直列回路と並列に接続された基準ＭＯＳＦＥＴのドレイン−ソース間電圧の差を基にした、過電流検出手段による負荷の過電流状態の検出が、半導体スイッチよりも負荷側の電源ライン上において行われ、負荷の過電流状態が検出されると、パワーＭＯＳＦＥＴがオフ駆動されて負荷の電源に対する接続がオフされる。
【００１５】
また、請求項４に記載した本発明のノイズ除去装置によれば、請求項３に記載した本発明のノイズ除去装置において、電源ライン上からのノイズ除去に用いる半導体スイッチと、負荷の過電流状態検出保護に用いるパワーＭＯＳＦＥＴ及び基準ＭＯＳＦＥＴ、過電流検出手段、並びに、駆動手段が、１つのチップ上に集積化されることになる。
【００１６】
さらに、請求項５に記載した本発明のノイズ除去装置によれば、請求項３又は４に記載した本発明のノイズ除去装置において、パワーＭＯＳＦＥＴ及び基準ＭＯＳＦＥＴを各々ＭＯＳＦＥＴにより構成する場合、パワーＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数と基準ＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数との比を負荷の抵抗値に乗じた値に基準抵抗の抵抗値を設定することで、パワーＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数に対して基準ＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数を少なくしても、基準抵抗の抵抗値は必ず負荷と等価な値になる。
【００１７】
【発明の実施の形態】
以下、本発明によるノイズ除去装置の実施形態を図面を参照して説明する。
【００１８】
図１は本発明の一実施形態に係るノイズ除去装置を適用した車両の過電流検出保護装置（以下、「検出保護装置」と略記する。）の概略構成を一部ブロックにて示す回路図であり、本実施形態の検出保護装置は、図１中引用符号１で示す車両のバッテリ（電源に相当）とステッピングモータ等の負荷３との間に介設される負荷電源供給制御用ＩＣ５と、この負荷電源供給制御用ＩＣ５に接続されるレファレンス抵抗Ｒｒ１、調整抵抗Ｒｔ１、及び、発振回路７と、この発振回路７に接続される周波数設定器９とで構成されている。
【００１９】
ここで、前記負荷電源供給制御用ＩＣ５の基本的な構成とその動作について説明する。
【００２０】
前記負荷電源供給制御用ＩＣ５は、図２の詳細回路図中に点線で囲んだ部分で示すように、車載のバッテリからなる直流電源ＶＢ（＝１２Ｖ）が接続される電源接続端子Ｔ１、負荷Ｌが接続される負荷接続端子Ｔ２、過電流判定値調整用の可変抵抗ＲＶが接続される調整抵抗接続端子Ｔ３、負荷Ｌと等価な基準抵抗Ｒｒが接続される基準抵抗接続端子Ｔ４、負荷Ｌの駆動を指示する外付けスイッチＣ１が接続される信号入力端子Ｔ５、並びに、マイコン９が接続される信号出力端子Ｔ６の６つの外部接続端子を有している。
【００２１】
また、負荷電源供給制御用ＩＣ５は、負荷接続端子Ｔ２に接続された負荷Ｌに対する過電流遮断用のパワーＭＯＳＦＥＴＱＡ、負荷Ｌの過電流状態を検出するために用いられる基準回路を基準抵抗Ｒｒと共に構成する基準ＭＯＳＦＥＴＱＢ、パワーＭＯＳＦＥＴＱＡと基準ＭＯＳＦＥＴＱＢとのドレイン−ソース間電圧を比較する比較器ＣＰ、並びに、比較器ＣＰの比較結果に応じてパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢをオン駆動する駆動回路ＤＲ等を有している。
【００２２】
前記パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢはいずれも、ＤＭＯＳ（Ｄｏｂｕｌｅ  ＤｅｐｌｅｔｉｏｎＭＯＳ）構造のＮチャンネルエンハンスメント型であり、共に複数のＭＯＳＦＥＴによって構成されていて、これらパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢは、同一のプロセスにて同一チップ上に作成される。
【００２３】
パワーＭＯＳＦＥＴＱＡを構成するＭＯＳＦＥＴの数と基準ＭＯＳＦＥＴＱＢを構成するＭＯＳＦＥＴの数とはＱＡ＞ＱＢの関係にあり、基準ＭＯＳＦＥＴＱＢを構成するＭＯＳＦＥＴの数を少なくすればするほど、基準ＭＯＳＦＥＴＱＢのチップ占有面積を小さくすることができることになる。
【００２４】
尚、以後の説明では例として、パワーＭＯＳＦＥＴＱＡを構成するＭＯＳＦＥＴの数と基準ＭＯＳＦＥＴＱＢを構成するＭＯＳＦＥＴの数との比が、ＱＡ：ＱＢ＝１０００：１であるものとする。
【００２５】
そして、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのドレインＤは、前記電源接続端子Ｔ１を介して直流電源ＶＢに接続されており、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧは抵抗Ｒ７，Ｒ８を介して駆動回路ＤＲに接続されていると共に、パワーＭＯＳＦＥＴＱＡのソースＳＡは前記負荷接続端子Ｔ２を介して負荷Ｌに接続されており、基準ＭＯＳＦＥＴＱＢのソースＳＢは前記基準抵抗接続端子Ｔ４を介して基準抵抗Ｒｒに接続されている。
【００２６】
上述したような接続関係により、基準ＭＯＳＦＥＴＱＢと基準抵抗Ｒｒとの直列回路は、パワーＭＯＳＦＥＴＱＡと負荷Ｌとの直列回路と等価な前記基準回路を構成し、かつ、パワーＭＯＳＦＥＴＱＡと負荷Ｌとの直列回路と並列に接続された格好となっている。
【００２７】
そして、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢがピンチオフ領域で動作しているときには、これらパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢはカレントミラーを構成し、パワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡと基準ＭＯＳＦＥＴＱＢのドレイン電流ＩＤＱＢとの間には、パワーＭＯＳＦＥＴＱＡを構成するＭＯＳＦＥＴの数と基準ＭＯＳＦＥＴＱＢを構成するＭＯＳＦＥＴの数との比に応じて、ＩＤＱＡ＝１０００×ＩＤＱＢの関係が成り立つ。
【００２８】
したがって、例えばパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡ＝５Ａ、基準ＭＯＳＦＥＴＱＢのドレイン電流ＩＤＱＢ＝５ｍＡであるときは、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  と基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  とが一致し、かつ、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡと基準ＭＯＳＦＥＴＱＢのゲート−ソース間電圧ＶＴＧＳＢとが一致する。
【００２９】
尚、基準抵抗Ｒｒは、負荷Ｌに過電流が流れているかどうかを判定するための過電流判定値を設定するためのもので、基準抵抗Ｒｒの抵抗値は、パワーＭＯＳＦＥＴＱＡのオン駆動時であって負荷Ｌを５Ａの負荷電流が流れた場合に生じるパワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  と同じ電圧が、基準ＭＯＳＦＥＴＱＢのオン駆動時にドレイン−ソース間に生じるような値に設定される。
【００３０】
具体的には、基準ＭＯＳＦＥＴＱＢが完全にＯＮしているときには基準抵抗Ｒｒの両端にほぼ直流電源ＶＢの電圧が印加されるので、パワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡ＝５Ａ、基準ＭＯＳＦＥＴＱＢのドレイン電流ＩＤＱＢ＝５ｍＡであることから、基準抵抗Ｒｒの抵抗値はＲｒ＝１２Ｖ／５ｍＡ＝１．４ＫΩに設定される。
【００３１】
前記比較器ＣＰの正相入力端子には、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  が、抵抗Ｒ１，Ｒ３の並列抵抗と抵抗Ｒ２とにより分圧されて入力され、比較器ＣＰの逆相入力端子には、基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  が入力されるので、比較器ＣＰの出力は、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  が基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  を上回れば「Ｈ」となり、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  が基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  を下回れば「Ｌ」となる。
【００３２】
また、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢがいずれもオフ状態にある場合は、比較器ＣＰの正相入力端子の入力電位が直流電源ＶＢの電圧を抵抗Ｒ１と抵抗Ｒ２とにより分圧した電位となるが、この電位は、比較器ＣＰの逆相入力端子の入力電位よりも常に高くなるように抵抗Ｒ１及び抵抗Ｒ２の抵抗値が設定されているので、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢがいずれもオフ状態にある場合、即ち、外付けスイッチＣ１の操作がなく負荷Ｌの駆動を指示する信号が入力端子Ｔ５を介して駆動回路ＤＲに入力されていない場合には、比較器ＣＰの出力が「Ｈ」に固定される。
【００３３】
前記駆動回路ＤＲは、直流電源ＶＢの電圧を昇圧したチャージポンプ出力電圧ＶＰ（＝ＶＢ＋１０Ｖ）がコレクタに供給されるＮＰＮトランジスタＴｒ１と、このトランジスタＴｒ１のエミッタにコレクタが接続されたＮＰＮトランジスタＴｒ２とを有しており、トランジスタＴｒ１のエミッタとトランジスタＴｒ２のコレクタとの接続点が、前記抵抗Ｒ７，Ｒ８を介してパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧに接続されている。
【００３４】
そして、駆動回路ＤＲは、入力端子Ｔ５に接続された外付けスイッチＣ１から負荷Ｌの駆動を指示する信号が入力されると、トランジスタＴｒ１をオンさせると共にトランジスタＴｒ２をオフさせて、チャージポンプ出力電圧ＶＰをパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧに印加しこれらをオン駆動させるように構成されている。
【００３５】
一方、駆動回路ＤＲは、外付けスイッチＣ１からの信号入力がなくなると、トランジスタＴｒ１をオフさせると共にトランジスタＴｒ２をオンさせて、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧに対するチャージポンプ出力電圧ＶＰの印加を停止しこれらをオフ駆動させるように構成されている。
【００３６】
また、駆動回路ＤＲは、比較器ＣＰの出力が「Ｈ」であるときには、外付けスイッチＣ１から負荷Ｌの駆動を指示する信号が入力されていても、トランジスタＴｒ１をオフさせると共にトランジスタＴｒ２をオンさせて、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧに対するチャージポンプ出力電圧ＶＰの印加を停止しこれらをオフ駆動させるように構成されている。
【００３７】
尚、抵抗Ｒ７，Ｒ８の接続点にカソードが接続され比較器ＣＰの正相入力端子にアノードが接続されたダイオードＤ１と、抵抗Ｒ１，Ｒ２の接続点及び比較器ＣＰの正相入力端子の間に介設された抵抗Ｒ５とは、ヒステリシス回路を構成している。
【００３８】
また、前記抵抗Ｒ３と、この抵抗Ｒ３にソースが接続されたＭＯＳＦＥＴＱ２と、このＭＯＳＦＥＴＱ２のゲート及び直流電源ＶＢの電圧以上の電源ＶＢ＋５Ｖの間に介設された抵抗Ｒ４、ＭＯＳＦＥＴＱ２のゲートにソースが接続されたＭＯＳＦＥＴＱ１、このＭＯＳＦＥＴＱ１のゲートにアノードが接続されたツェナーダイオードＺＤ２、このツェナーダイオードＺＤ２のカソードとパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧとの間に介設された抵抗Ｒ６、並びに、ＭＯＳＦＥＴＱ１のソース−ゲート間に介設された抵抗Ｒ９からなる回路は、ピンチオフ領域とオーミック領域とで、負荷Ｌに関する過電流判定値を変えるためのものである。
【００３９】
次に、上述のように構成された負荷電源供給制御用ＩＣ５の動作（作用）について説明する。
【００４０】
（ａ）ピンチオフ領域での動作
まず、駆動回路ＤＲからゲートＴＧへのチャージポンプ出力電圧ＶＰの印加によりパワーＭＯＳＦＥＴＱＡがオン駆動してから、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  が飽和するまでの期間は、パワーＭＯＳＦＥＴＱＡはピンチオフ領域で動作し、このピンチオフ領域においては、オン駆動後のパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡが、回路抵抗で決まる最終負荷電流値を目指して立ち上がっていく。
【００４１】
したがって、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡはドレイン電流ＩＤＱＡで決まる値をとり、その値は、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  の低下によるパワーＭＯＳＦＥＴＱＡのゲート−ドレイン間容量ＣＧＤのミラー効果によってブレーキをかけられながら、立ち上がっていく。
【００４２】
一方、駆動回路ＤＲからゲートＴＧへのチャージポンプ出力電圧ＶＰの印加により基準ＭＯＳＦＥＴＱＢがオン駆動すると、同時にオン駆動したパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡが５Ａに達し、これに等価な５ｍＡに基準ＭＯＳＦＥＴＱＢのドレイン電流ＩＤＱＢが達するまでの間は、基準ＭＯＳＦＥＴＱＢのゲート−ソース間電圧ＶＴＧＳＢは、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡと同じ値となるように立ち上がっていく。
【００４３】
しかし、基準ＭＯＳＦＥＴＱＢのドレイン電流ＩＤＱＢが５ｍＡに達した後は、ピンチオフ領域内においてドレイン電流ＩＤＱＢが５ｍＡで一定となるため、基準ＭＯＳＦＥＴＱＢのゲート−ソース間電圧ＶＴＧＳＢも一定となり、これにより、その後もパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡの上昇に伴い上昇するパワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡと、基準ＭＯＳＦＥＴＱＢのゲート−ソース間電圧ＶＴＧＳＢとの関係は、ＶＴＧＳＢ＜ＶＴＧＳＡとなる。
【００４４】
そして、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  は、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡとパワーＭＯＳＦＥＴＱＡのドレイン−ゲート間電圧ＶＴＧＤ  との和（ＶＤＳＡ  ＝ＶＴＧＳＡ＋ＶＴＧＤ  ）であり、基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  は、基準ＭＯＳＦＥＴＱＢのゲート−ソース間電圧ＶＴＧＳＢと基準ＭＯＳＦＥＴＱＢのドレイン−ゲート間電圧ＶＴＧＤ  との和（ＶＤＳＢ  ＝ＶＴＧＳＢ＋ＶＴＧＤ  ）であることから、ＶＤＳＡ  −ＶＤＳＢ  ＝ＶＴＧＳＡ−ＶＴＧＳＢとなる。
【００４５】
ここで、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡは、パワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡに対応するものであり、一方、基準ＭＯＳＦＥＴＱＢのゲート−ソース間電圧ＶＴＧＳＢは、５ｍＡで一定となる基準ＭＯＳＦＥＴＱＢのドレイン電流ＩＤＱＢに対応するもので、しかも、基準ＭＯＳＦＥＴＱＢのドレイン電流ＩＤＱＢ＝５ｍＡというのは、上述したとおりパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡ＝５Ａに相当する値である。
【００４６】
したがって、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡと基準ＭＯＳＦＥＴＱＢのゲート−ソース間電圧ＶＴＧＳＢとの差（ＶＴＧＳＡ−ＶＴＧＳＢ）を見るということは、パワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡから、５ｍＡで一定となる基準ＭＯＳＦＥＴＱＢのドレイン電流ＩＤＱＢに相当するパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡ＝５Ａの分を引いた、ＩＤＱＡ−５Ａの値を見るということになる。
【００４７】
ということは、ＶＴＧＳＡ−ＶＴＧＳＢに等しい、パワーＭＯＳＦＥＴＱＡのドレイン−ゲート間電圧ＶＴＧＤ  と基準ＭＯＳＦＥＴＱＢのドレイン−ゲート間電圧ＶＴＧＤ  との差（ＶＤＳＡ  −ＶＤＳＢ  ）を検出すれば、ＩＤＱＡ−５Ａの値が得られることになる。
【００４８】
さて、外付けスイッチＣ１から入力される負荷Ｌの駆動を指示する信号に従って、駆動回路ＤＲがパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢをオン駆動すると、その直後は、比較器ＣＰの正相入力端子に入力される、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  を、抵抗Ｒ１，Ｒ３の並列抵抗と抵抗Ｒ２とにより分圧した値、即ち、
ＶＤＳＡ  ×（Ｒ１／／Ｒ３）／｛（Ｒ１／／Ｒ３）＋Ｒ２｝…（イ）
の値よりも、比較器ＣＰの逆相入力端子に入力される基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  の方が大きいので、比較器ＣＰの出力は「Ｌ」となる。
【００４９】
しかし、その後にパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢがピンチオフ領域で動作するようになると、比較器ＣＰの正相入力端子に入力される前記（イ）の値が次第に大きくなり、やがて、比較器ＣＰの逆相入力端子に入力される基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  を上回るようになって、比較器ＣＰの出力が「Ｌ」から「Ｈ」に反転する。
【００５０】
比較器ＣＰの出力が「Ｌ」から「Ｈ」に反転すると、駆動回路ＤＲがパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢに対するチャージポンプ出力電圧ＶＰの印加を停止し、これにより、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢがオフ駆動されてそれらのゲートＴＧが接地されると、ダイオードＤ１のカソード側電位は、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  からツェナーダイオードＺＤ１の順方向電圧を引いた、（ＶＤＳＡ  −０．７）になる。
【００５１】
したがって、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのオフ駆動状態では、直流電源ＶＢの通電による電流が、並列抵抗（Ｒ１／／Ｒ３）→抵抗Ｒ５→ダイオードＤ１の順に流れ、比較器ＣＰの正相入力端子の電位は、駆動回路ＤＲがパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢをオン駆動しているときよりも低下する。
【００５２】
そして、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢは、比較器ＣＰの正相入力端子の電位が、パワーＭＯＳＦＥＴＱＡのドレイン−ゲート間電圧ＶＴＧＤ  と基準ＭＯＳＦＥＴＱＢのドレイン−ゲート間電圧ＶＴＧＤ  との差（ＶＤＳＡ  −ＶＤＳＢ  ）に下がるまで、ダイオードＤ１及び抵抗Ｒ５によるヒステリシス回路の働きにより駆動回路ＤＲによってオフ駆動され続け、（ＶＤＳＡ  −ＶＤＳＢ  ）まで比較器ＣＰの正相入力端子の電位が下がると、比較器ＣＰの出力が「Ｈ」から「Ｌ」に反転するのに伴って、駆動回路ＤＲによりオン駆動される。
【００５３】
尚、ダイオードＤ１及び抵抗Ｒ５によるヒステリシス回路は、あくまで一例であり、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢの駆動状態の駆動回路ＤＲによるオンからオフへの変移点と、オフからオンへの変移点との間にヒステリシスを持たせるための回路構成は、上述したダイオードＤ１及び抵抗Ｒ５によるヒステリシス回路以外にも種々考えられる。
【００５４】
ところで、比較器ＣＰの出力が「Ｌ」から「Ｈ」に反転するのに伴って、オン駆動されていたパワーＭＯＳＦＥＴＱＡが駆動回路ＤＲによりオフ駆動されるということは、負荷Ｌに過電流が流れているのでこれを遮断するということであり、駆動回路ＤＲによるパワーＭＯＳＦＥＴＱＡの駆動状態がオンからオフに変移する時点の、比較器ＣＰの正相入力端子に入力されるパワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  は、負荷Ｌの過電流判定の基準となる値ということになる。
【００５５】
そして、駆動回路ＤＲによるパワーＭＯＳＦＥＴＱＡの駆動状態がオンからオフに変移する時点の、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  の値を、ＶＤＳＡＴＨ  とすると、
0003620782.tif 000002
となる。
【００５６】
したがって、負荷Ｌの過電流判定値は上式（ロ）で決まることになるが、この判定値を変更する場合には、過電流判定値調整用の可変抵抗ＲＶを調整抵抗接続端子Ｔ３に適宜接続して、過電流判定値を下方にシフトすればよい。
【００５７】
（ｂ）オーミック領域での動作
駆動回路ＤＲからゲートＴＧへのチャージポンプ出力電圧ＶＰの印加によりパワーＭＯＳＦＥＴＱＡがオン駆動すると、負荷Ｌに対する直流電源ＶＢからの配線が短絡等の異常を起こしていない正常な状態では、パワーＭＯＳＦＥＴＱＡは連続オン状態となるので、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡ及び基準ＭＯＳＦＥＴＱＢのゲート−ソース間電圧ＶＴＧＳＢは各々１０Ｖ近くまで達し、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢが共にオーミック領域で動作する。
【００５８】
このオーミック領域での動作中においては、ＭＯＳＦＥＴのドレイン−ソース間電圧ＶＤＳとドレイン電流ＩＤとの間には１対１の関係がなくなり、例えば、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢが共に株式会社日立製作所製のＨＡＦ２００１によって構成されている場合には、ＨＡＦ２００１のオン抵抗ＲＤＳ（ＯＮ）＝３０ｍΩ（ＶＤＳ＝１０Ｖ時）であるので、
パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  と基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  とは、
ＶＤＳＡ  ＝５Ａ×３０ｍΩ＝０．１５Ｖ、ＶＤＳＢ  ＝ＩＤＱＡ×３０ｍΩ
となる。
【００５９】
そして、負荷Ｌに対する直流電源ＶＢからの配線の短絡等によって、パワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡが増加すると、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  と基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  との差、即ち、
ＶＤＳＡ  −ＶＤＳＢ  ＝３０ｍΩ（ＩＤＱＡ−５Ａ）…（ハ）
の値が大きくなり、この（ハ）の値が、上式（ロ）で決まる過電流判定値を超えると、駆動回路ＤＲによってパワーＭＯＳＦＥＴＱＡの駆動状態がオンからオフに変移される。
【００６０】
すると、駆動状態のオンからオフへの変移によりパワーＭＯＳＦＥＴＱＡの動作状態がオーミック領域からピンチオフ領域に移り、このピンチオフ領域においてパワーＭＯＳＦＥＴＱＡがオンオフ動作を繰り返して、やがては過熱遮断に至る。
【００６１】
もっとも、例えば、直流電源ＶＢから負荷Ｌに対する配線の間欠的なショート（レアショート）が原因で、上式（ハ）の値が上式（ロ）で決まる過電流判定値を超えた場合のように、過熱遮断に至る前に配線の状態が正常に復帰すれば、パワーＭＯＳＦＥＴＱＡは連続オンの状態に復帰し、オーミック領域の動作に戻る。
【００６２】
ところで、上式（ロ）で決まる過電流判定値を仮に、ピンチオフ領域、オーミック領域とも同一の値を用いるものとすると、ピンチオフ領域におけるΔ（ＶＤＳＡ  −ＶＤＳＢ  ）／ΔＩＤを求めると、上述したＨＡＦ２００１の場合、その特性曲線より、
ΔＶＴＧＳＡ／ΔＩＤＱＡ＝８０ｍＶ／Ａ…▲１▼
であり、
ΔＶＴＧＳＡ＝Δ（ＶＤＳＡ  −ＶＤＳＢ  ）×１２００ｐｆ／（１８００ｐｆ＋１２００ｐｆ）＝Δ（ＶＤＳＡ  −ＶＤＳＢ  ）×０．４…▲２▼
である。
【００６３】
したがって、上式▲１▼及び▲２▼より、ピンチオフ領域におけるΔ（ＶＤＳＡ  −ＶＤＳＢ  ）／ΔＩＤは、
Δ（ＶＤＳＡ  −ＶＤＳＢ  ）／ΔＩＤ＝２００ｍＶ／Ａ…（ニ）
となり、一方、オーミック領域におけるΔ（ＶＤＳＡ  −ＶＤＳＢ  ）／ΔＩＤは上式（ハ）より、
Δ（ＶＤＳＡ  −ＶＤＳＢ  ）／ΔＩＤ＝３０ｍＶ／Ａ…（ホ）
となる。
【００６４】
上式（ニ）及び（ホ）を比較すると分かるように、ピンチオフ領域ではオーミック領域より電流感度が敏感になり、オーミック領域で適切な過電流判定値でも、ピンチオフ領域では低すぎて過電流と判定しすぎる恐れがある。
【００６５】
そこで、この負荷電源供給制御用ＩＣ５では、先に述べたように、抵抗Ｒ３，Ｒ４，Ｒ６，Ｒ９、ＭＯＳＦＥＴＱ１，Ｑ２、及び、ツェナーダイオードＺＤ２からなる回路を、ピンチオフ領域とオーミック領域とで負荷Ｌに関する過電流判定値を変えるために設けており、この回路では、ピンチオフ領域かオーミック領域かの判定を、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡの大きさで行う。
【００６６】
詳しくは、ピンチオフ領域におけるパワーＭＯＳＦＥＴＱＡでは、ドレイン電流ＩＤＱＡが増えるにつれてゲート−ソース間電圧ＶＴＧＳＡが大きくなるが、直流電源ＶＢから負荷Ｌに対する配線にデットショートが生じた場合でも、ゲート−ソース間電圧ＶＴＧＳＡが５Ｖを超えることはないので、ＶＴＧＳＡ＞５Ｖであればオーミック領域にあると判定できる。
【００６７】
ところで、この過電流判定値を変えるための回路では、パワーＭＯＳＦＥＴＱＡの駆動状態がオフからオンに変移した直後は、ＭＯＳＦＥＴＱ１はオフ、ＭＯＳＦＥＴＱ２はオンであるが、このＭＯＳＦＥＴＱ２をオンさせるためには直流電源ＶＢ以上の電源電圧が必要となるので、電圧が直流電源ＶＢよりも５Ｖ高い電源ＶＢ＋５ＶをＭＯＳＦＥＴＱ２のゲートに接続している。
【００６８】
また、この回路では、ツェナーダイオードＺＤ２のツェナー電圧は、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡに対する閾値である５ＶからＭＯＳＦＥＴＱ１のスレッショルド電圧である１．６Ｖを差し引いた５Ｖ−１．６Ｖに設定している。
【００６９】
したがって、この回路では、パワーＭＯＳＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡが５Ｖを超えるとＭＯＳＦＥＴＱ１がオンし、ＭＯＳＦＥＴＱ２がオフして、抵抗Ｒ２に並列に入った抵抗Ｒ３が回路的に除去され、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  の圧縮率が小さくなるので、負荷Ｌに過電流状態が発生していると判定されるパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧の差（ＶＤＳＡ  −ＶＤＳＢ  ）がより小さくなる。
【００７０】
この過電流判定値を変えるための回路の存在により、このような回路が存在しない場合に比べて、ピンチオフ領域よりもオーミック領域の方が少ない電流値で過電流と判定されるようになるので、オーミック領域よりもピンチオフ領域の方が電流感度が敏感になっても、オーミック領域で適切な過電流判定値を設定するだけでピンチオフ領域でも過電流が良好に判定されるようになる。
【００７１】
但し、上述した過電流判定値を変えるための回路は、用いなくてもよい場合があり、その場合とは最終負荷電流値が大きいときである。
【００７２】
即ち、最終負荷電流値が小さいと、オン駆動後のパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡがピンチオフ領域内で完全に立ち上がってしまうが、最終負荷電流値が大きいと、オン駆動後のパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡがピンチオフ領域内では完全には立ち上がりきれずにその途上にあり、したがって、ピンチオフ領域におけるパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡの値は、仮にドレイン電流ＩＤＱＡの値が一番大きくなるデットショートの場合であっても、ＭＡＸ４０Ａ位に制限される。
【００７３】
つまり、オン駆動後のパワーＭＯＳＦＥＴＱＡのドレイン電流ＩＤＱＡは、最終負荷電流値が大きくなるにつれて、ある一定の勾配をもった電流立ち上がり曲線に収斂し、最終負荷電流値の差ほどはパワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  の差がつかなくなるので、ピンチオフ領域の電流感度が大きくても、負荷Ｌに過電流状態が発生していると判定されるパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧の差（ＶＤＳＡ  −ＶＤＳＢ  ）が大きくならず、よって、基準電流Ｒｒの抵抗値の選択次第では、上記回路を使用しなくても実用可能となる。
【００７４】
以上に基本的な構成と動作とを説明した負荷電源供給制御用ＩＣ５は、図１に示す本実施形態の検出保護装置では、スイッチング用ＭＯＳＦＥＴＱＣ、カウンタＣＴ、ワンショットマルチバイブレータＯＭＶ、ノイズ除去信号入力端子Ｔ６、並びに、ノイズ信号接地端子Ｔ７をさらに有している。
【００７５】
そして、スイッチング用ＭＯＳＦＥＴＱＣは基準ＭＯＳＦＥＴＱＢと同じくパワーＭＯＳＦＥＴＱＡに並列に接続されており、カウンタＣＴは比較器ＣＰの出力端子に接続されており、ワンショットマルチバイブレータＯＭＶはカウンタＣＴと駆動回路ＤＲとの間に介設されていて、比較器ＣＰの出力の変化回数がカウンタＣＴによりカウントされる。
【００７６】
カウンタＣＴのカウント値が一定値に達すると、ワンショットマルチバイブレータＯＭＶから、内部のＣＲ回路（図示せず）の時定数により規定される時間幅に亘って「Ｈ」レベルのワンショットパルスが駆動回路ＤＲに出力されると共に、カウンタＣＴのカウント値がリセットされる。
【００７７】
また、本実施形態の検出保護装置では、電源接続端子Ｔ１にバッテリ１を接続し、負荷接続端子Ｔ２に負荷３を接続すると共に、基準抵抗接続端子Ｔ４にはレファレンス抵抗Ｒｒ１を接続し、信号入力端子Ｔ５に負荷３のスイッチ１１を接続し、ノイズ除去信号入力端子Ｔ６に発振回路７を接続し、さらに、調整抵抗Ｒｔ１に調整抵抗Ｒｔ１を接続して用いられる。
【００７８】
前記周波数設定器９は、例えばディップスイッチ等により構成されており、この周波数設定器９には、あらかじめ測定器（図示せず）により測定する等して既知となった、前記負荷３に供給されるバッテリ１からの電力の信号、即ち、電源信号に重畳されるノイズの周期が設定される。
【００７９】
前記発振回路７は、前記周波数設定器９により設定された周期によって発振するもので、従来公知の発振回路により構成されており、この発振回路７からの発振信号は、負荷電源供給制御用ＩＣ５のノイズ除去信号入力端子Ｔ６を介してスイッチング用ＭＯＳＦＥＴＱＣのゲートに印加される。
【００８０】
尚、図１に示す概略回路図では、図面の簡単化のため、負荷電源供給制御用ＩＣ５の内部回路の構成を、図２の詳細回路図に比べて省略して示している。
【００８１】
次に、上述のように構成された本実施形態の検出保護装置の動作（作用）について説明する。
【００８２】
本実施形態の検出保護装置では、負荷３のスイッチ１１が投入されると、負荷電源供給制御用ＩＣ５の信号入力端子Ｔ５に接続された駆動回路ＤＲに対する負荷３の駆動を指示する信号が出力され、負荷電源供給制御用ＩＣ５の負荷接続端子Ｔ２に接続された負荷３の駆動を指示する信号が、駆動回路ＤＲに入力されていない状態から入力されている状態に変化する。
【００８３】
したがって、負荷電源供給制御用ＩＣ５の駆動回路ＤＲからパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧに印加されるチャージポンプ出力電圧ＶＰによって、これらパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢがオン状態となり、パワーＭＯＳＦＥＴＱＡを介してバッテリ１から負荷３に電力が供給される。
【００８４】
バッテリ１から負荷３への電力供給路が形成されると、負荷電源供給制御用ＩＣ５の比較器ＣＰにおいて、正相入力端子に入力される、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  を分圧した前記（イ）の値と、逆相入力端子に入力される、基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  との比較が行われる。
【００８５】
ここで、バッテリ１から負荷３への電力供給路上において特に異常がなければ、負荷３に流れる電流は通常の範囲内になるため、比較器ＣＰの正相入力端子に入力される、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  を分圧した前記（イ）の値が、比較器ＣＰの逆相入力端子に入力される基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  を下回ることになる。
【００８６】
そのため、比較器ＣＰの出力が「Ｌ」となり、これにより、駆動回路ＤＲからパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧに対するチャージポンプ出力電圧ＶＰの印加が継続されて、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢがいずれもオン駆動され続け、したがって、パワーＭＯＳＦＥＴＱＡを介してバッテリ１から負荷３に電力が供給され続ける。
【００８７】
一方、バッテリ１から負荷３への電力供給路上においてデッドショート（短絡）やレアショート、電流のリーク等が生じると、負荷３が過電流状態となるため、比較器ＣＰの正相入力端子に入力される、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ  を分圧した前記（イ）の値が、逆相入力端子に入力される基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  を上回ることになって、比較器ＣＰの出力が「Ｌ」から「Ｈ」に変化し、これにより、カウンタＣＴのカウント値が「１」インクリメントされる。
【００８８】
そして、デッドショートの場合は、修理や部品交換等をしない限り負荷３の過電流状態は解消しないが、レアショート等の場合は少し時間が経つと負荷３の過電流状態が解消する場合があり、そのような場合には、時間の経過に伴い、比較器ＣＰの正相入力端子に入力される前記（イ）の値が、逆相入力端子に入力される基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  を下回って、比較器ＣＰの出力が「Ｈ」から「Ｌ」に変化することになり、これにより、カウンタＣＴのカウント値が「１」インクリメントされる。
【００８９】
したがって、バッテリ１から負荷３への電力供給路上においてレアショート等が発生すると、根本的にその原因が解消されない限り、負荷３が繰り返し過電流状態となって、比較器ＣＰの正相入力端子に入力される前記（イ）の値が、逆相入力端子に入力される基準ＭＯＳＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ  を上回ったり下回ったりして、比較器ＣＰの出力が「Ｌ」と「Ｈ」との間で繰り返し反転し、これにより、カウンタＣＴのカウント値が増加していくことになる。
【００９０】
そして、カウンタＣＴのカウント値が一定値に達すると、ワンショットマルチバイブレータＯＭＶから、内部のＣＲ回路（図示せず）の時定数により規定される時間幅に亘って「Ｈ」レベルのワンショットパルスが駆動回路ＤＲに出力され、このワンショットパルスが出力されている間、駆動回路ＤＲからパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧに対するチャージポンプ出力電圧ＶＰの印加が停止されてこれらがオフ駆動され、パワーＭＯＳＦＥＴＱＡを介したバッテリ１から負荷３に対する電力の供給が停止される。
【００９１】
また、駆動回路ＤＲに対するワンショットマルチバイブレータＯＭＶからの「Ｈ」レベルのワンショットパルスの出力が、不図示のＣＲ回路の時定数により規定される時間の経過により終了し、ワンショットマルチバイブレータＯＭＶの出力が「Ｌ」レベルに変化すると、駆動回路ＤＲからパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧに対してチャージポンプ出力電圧ＶＰが印加されてこれらがオン駆動され、パワーＭＯＳＦＥＴＱＡを介してバッテリ１から負荷３に電力が供給されるようになる。
【００９２】
以上のようにしてバッテリ１から負荷３に電力が供給されている間、周波数設定器９によりノイズの周期が設定されると、その設定された周期毎に発振回路７が発振信号を発し、この発振信号により、負荷電源供給制御用ＩＣ５のノイズ除去信号入力端子Ｔ６に接続されたスイッチング用ＭＯＳＦＥＴＱＣのゲートに、周波数設定器９で設定された周期毎にゲート電圧が印加されて、バッテリ１がスイッチング用ＭＯＳＦＥＴＱＣのドレイン−ソース間及び調整抵抗Ｒｔ１を介して接地される。
【００９３】
すると、バッテリ１からの電力は、調整抵抗Ｒｔ１の抵抗値に応じた調整抵抗Ｒｔ１での電圧降下分消費され、その残分がパワーＭＯＳＦＥＴＱＡを介して負荷３に供給されることになるが、ここで、調整抵抗Ｒｔ１の抵抗値を、バッテリ１から負荷３に供給される電力の信号、即ち、電源信号に重畳される、例えば周辺のエンジンやモータ等の発する周期的なノイズのレベルに応じた値に設定しておくと、そのノイズ成分だけが調整抵抗Ｒｔ１の電圧降下により除去され、本来の電力のみが、パワーＭＯＳＦＥＴＱＡ介して負荷３に供給されることになる。
【００９４】
以上の説明からも明らかなように、本実施形態の検出保護装置では、レファレンス抵抗Ｒｒ１が請求項中の基準抵抗に相当し、このレファレンス抵抗Ｒｒ１と負荷電源供給制御用ＩＣ５の基準ＭＯＳＦＥＴＱＢとの直列回路が請求項中の基準回路に相当し、比較器ＣＰが請求項中の過電流検出手段に相当し、駆動回路ＤＲが請求項中の駆動手段に相当していると共に、負荷電源供給制御用ＩＣ５が請求項中のノイズキラー付過電流保護用ＩＣに相当している。
【００９５】
また、本実施形態の検出保護装置では、スイッチング用ＭＯＳＦＥＴＱＣが請求項中の半導体スイッチに相当し、調整抵抗Ｒｔ１が請求項中の緩衝抵抗に相当し、発振回路７が請求項中のスイッチング手段に相当すると共に、周波数設定器９が請求項中の周期設定手段に相当している。
【００９６】
このように本実施形態の検出保護装置によれば、バッテリ１から負荷３への電力供給路上に介設したパワーＭＯＳＦＥＴＱＡよりもバッテリ１側の箇所に、この箇所を選択的に接地させるスイッチング用ＭＯＳＦＥＴＱＣのソースを接続し、バッテリ１から負荷３に供給される電力の信号、即ち、電源信号に重畳される周期的なノイズの周波数を周波数設定器９に設定すると、その設定された周波数の周期毎に発振信号が発信回路７からスイッチング用ＭＯＳＦＥＴＱＣのゲートに出力されて、このスイッチング用ＭＯＳＦＥＴＱＣのソースが、ドレイン乃至調整抵抗Ｒｔ１を経て接地される構成とした。
【００９７】
このため、バッテリ１から負荷３に供給される電力の信号、即ち、電源信号に周期的なノイズが重畳されても、このノイズ成分を、コンデンサのような充電素子ではなく、接地接続されたスイッチング用ＭＯＳＦＥＴＱＣのオン駆動によりその都度除去し、その後、投入されていたスイッチ１１が開かれた際に、放電電流のような負荷３の破損等を招きかねない無用の電流が流れることのないようにすることができる。
【００９８】
尚、電源信号中のノイズを除去するのに用いるスイッチング用ＭＯＳＦＥＴＱＣは、負荷電源供給制御用ＩＣ５と別個に構成してもよいが、本実施形態の検出保護装置のように、スイッチング用ＭＯＳＦＥＴＱＣを過電流検出保護用のパワーＭＯＳＦＥＴＱＡや基準ＭＯＳＦＥＴＱＢ、比較器ＣＰや駆動回路ＤＲ等と共に負荷電源供給制御用ＩＣ５として集積回路化すれば、１つのＩＣによりノイズ除去と共に負荷３の過電流保護を同時に行うことができるので、有利である。
【００９９】
また、本実施形態の検出保護装置において、同一チップ上に同一プロセスにより形成するものとした負荷電源供給制御用ＩＣ５のパワーＭＯＳＦＥＴＱＡと基準ＭＯＳＦＥＴＱＢとは、別個のチップ上に形成してもよいが、本実施形態の検出保護装置のように、パワーＭＯＳＦＥＴＱＡと基準ＭＯＳＦＥＴＱＢとを同一チップ上に同一プロセスにより形成すれば、パワーＭＯＳＦＥＴＱＡと基準ＭＯＳＦＥＴＱＢとの間の温度ドリフト、ＩＣロット間ばらつき、配線インダクタンス／抵抗の影響を除去できるので、有利である。
【０１００】
さらに、パワーＭＯＳＦＥＴＱＡや基準ＭＯＳＦＥＴＱＢとスイッチング用ＭＯＳＦＥＴＱＣとを同一チップ上に形成すれば、ノイズ除去に用いるスイッチング素子と負荷３の過電流保護に用いる半導体とを同一プロセスにより一度に製造することができるので、製造工程の簡略化を図る上で有利である。
【０１０１】
尚、本実施形態の検出保護装置において用いたスイッチング用ＭＯＳＦＥＴＱＣは、スイッチング素子として使用可能な通常のトランジスタに置き換えてもよい。
【０１０２】
また、第１及び第２の各実施形態によれば、パワーＭＯＳＦＥＴＱＡに対してＭＯＳＦＥＴ数比（電流比）の小さい基準ＭＯＳＦＥＴＱＢを用いて基準回路を構成したので、回路を小型にして小さなチップ専有面積で要求機能を実現することができる。
【０１０３】
そして、第１及び第２の各実施形態においては、車両の電力供給路における信号中のノイズ除去を行う場合を例に取って説明したが、本発明のノイズ除去装置は、車両以外の電気製品等においても広く適用可能であることはいうまでもない。
【０１０４】
【発明の効果】
以上説明したように請求項１に記載した本発明のノイズ除去装置によれば、電源から負荷に電力を供給する電源ライン上に発生する周期的なノイズを除去する装置であって、前記電源ラインに並列に接続され、緩衝抵抗及び該緩衝抵抗を介して前記電源ラインを選択的に接地させる半導体スイッチの直列回路と、前記半導体スイッチをオン、オフ駆動するスイッチング手段と、前記スイッチング手段に対して前記半導体スイッチのオン、オフ駆動の周期を設定する周期設定手段とを備える構成とした。
【０１０５】
このため、ノイズの発生周期に合わせて半導体スイッチがオン駆動される毎に、緩衝抵抗において発生する電圧降下により電源から負荷に供給される電力を減少させ、電源ライン上からノイズ成分を除去することができる。
【０１０６】
また、請求項２に記載した本発明のノイズ除去装置によれば、請求項１に記載した本発明のノイズ除去装置において、前記緩衝抵抗の抵抗値が可変である構成としたので、半導体スイッチのオン駆動時に緩衝抵抗によって生じる電圧降下が電源ラインに発生するノイズのレベルに応じた値として、電源ラインからノイズをそのレベルに応じて確実に除去することができる。
【０１０７】
さらに、請求項３に記載した本発明のノイズ除去装置によれば、請求項１又は２に記載した本発明のノイズ除去装置において、前記半導体スイッチよりも前記負荷側において前記電源ラインに直列に接続され、前記負荷の前記電源に対する接続をオン、オフするパワーＭＯＳＦＥＴと、前記半導体スイッチよりも前記負荷側において前記パワーＭＯＳＦＥＴ及び前記負荷の直列回路と並列に接続された基準ＭＯＳＦＥＴ及び基準抵抗の直列回路を有する基準回路と、前記パワーＭＯＳＦＥＴのドレイン−ソース間電圧及び前記基準ＭＯＳＦＥＴのドレイン−ソース間電圧の差を基に、前記負荷における過電流状態を検出する過電流検出手段と、該過電流検出手段による前記負荷における過電流状態の検出結果を基に、前記パワーＭＯＳＦＥＴをオン、オフ駆動する駆動手段とをさらに備える構成とした。
【０１０８】
このため、電源ラインからのノイズの除去と共に負荷に対する過電流の検出保護を同時に行って、負荷の損傷に対する対策をより高めることができ、しかも、パワーＭＯＳＦＥＴのドレイン−ソース間電圧と基準ＭＯＳＦＥＴのドレイン−ソース間電圧の差を基にした、過電流検出手段による負荷の過電流状態の検出が、半導体スイッチよりも負荷側の電源ライン上において行われることから、スイッチング手段によりオン駆動された半導体スイッチがノイズ成分を除去した後の電力に基づいて、負荷の過電流状態が検出されるようにして、ノイズの影響を受けずに負荷の過電流状態を高い精度で検出することができる。
【０１０９】
また、請求項４に記載した本発明のノイズ除去装置によれば、請求項３に記載した本発明のノイズ除去装置において、少なくとも前記半導体スイッチ、前記パワーＭＯＳＦＥＴ、前記基準ＭＯＳＦＥＴ、前記過電流検出手段、並びに、前記駆動手段は、１チップ上に集積回路化されたノイズキラー付過電流保護用ＩＣを構成しているものとした。
【０１１０】
このため、パワーＭＯＳＦＥＴと基準ＭＯＳＦＥＴとの間における温度ドリフトやロット間ばらつきといった個体間誤差の影響を減らしたり除去することができ、かつ、１つのＩＣによりノイズ除去と共に負荷の過電流保護を同時に行うことができる。
【０１１１】
さらに、請求項５に記載した本発明のノイズ除去装置によれば、請求項１、２、３又は４に記載した本発明のノイズ除去装置において、前記基準ＭＯＳＦＥＴが前記パワーＭＯＳＦＥＴを構成するＭＯＳＦＥＴよりも少ない数のＭＯＳＦＥＴにより構成されており、前記基準抵抗の抵抗値が、前記負荷の抵抗値×（前記パワーＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数／前記基準ＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数）に設定されている構成とした。
【０１１２】
このため、基準ＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数をパワーＭＯＳＦＥＴを構成するＭＯＳＦＥＴの数よりも少なくすることができるので、基準回路部の回路規模を小型化することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るノイズ除去装置を適用した車両の過電流検出保護装置の構成を一部ブロックにて示す概略回路図である。
【図２】図１の負荷電源供給制御用ＩＣの詳細回路図である。
【符号の説明】
１  バッテリ（電源）
３  負荷
５  負荷電源供給制御用ＩＣ（ノイズキラー付過電流保護用ＩＣ）
７  発振回路（スイッチング手段）
９  周波数設定器（周期設定手段）
ＣＰ  比較器（過電流検出手段）
ＤＲ  駆動回路（駆動手段）
ＱＡ  パワーＭＯＳＦＥＴ
ＱＢ  基準ＭＯＳＦＥＴ（基準回路）
ＱＣ  スイッチング用ＭＯＳＦＥＴ
Ｒｒ１  レファレンス抵抗（基準抵抗、基準回路）
Ｒｔ１  調整抵抗（緩衝抵抗）
【図１】
0003620782.tif 000003
【図２】
0003620782.tif 000004