(57)【特許請求の範囲】
【請求項１】
ソレノイドへの通電を制御する通電制御手段と、
前記ソレノイドを含み、該ソレノイドへの通電を遮断した際に生ずるフライバック電圧を吸収するために設けられた環流回路と、
前記フライバック電圧を検出するフライバック電圧検出手段と、
前記フライバック電圧検出手段により検出された前記フライバック電圧に基づいて前記環流回路の断線を検出する断線検出手段とを備え、
前記フライバック電圧検出手段は、
トランジスタと、
前記トランジスタ側から前記ソレノイド側へ向かう方向を順方向とし、電源電圧よりも高圧でありかつ前記環流回路が断線する状況下で発生する前記フライバック電圧の最大値よりも低圧であるツェナー電圧を有するツェナーダイオードと、
前記トランジスタと前記ツェナーダイオードとの間とアースラインとの間に接続されるコンデンサと、を有し、
前記コンデンサの充電電圧に応じて前記トランジスタをオン又はオフさせることにより前記フライバック電圧に応じた信号を出力することを特徴とするソレノイド駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ソレノイド駆動装置に係り、特に、ソレノイドのフライバック電圧に伴う電流を環流させる環流回路の断線を検出することが可能なソレノイド駆動装置に関する。
【０００２】
【従来の技術】
従来より、例えば特開平９−１１２７３５号に開示される如く、電磁弁が備えるソレノイドへの通電を制御する電磁弁駆動装置が公知である。この装置は、高電圧を発生する昇圧回路、この昇圧回路により充電されるコンデンサ、及び、各ソレノイドに対応して設けられたスイッチング素子を備えている。スイッチング素子がオンされると、そのスイッチング素子に対応するソレノイドを介してコンデンサが放電されることで、ソレノイドに励磁電流が供給される。
【０００３】
コンデンサの放電によりソレノイドに励磁電流が供給されると、コンデンサの充電電圧は低下する。一方、ソレノイド又はソレノイドへの電流供給経路（以下、単に、電流供給経路と称す）に断線が生ずると、スイッチング素子がオンされても、コンデンサは放電されず、その充電電圧に変化は生じない。そこで、上記従来の装置では、スイッチング素子がオンされ、再びオフされた時点でのコンデンサの充電電圧と、所定のしきい値との比較により電流供給経路の断線を検出することとしている。
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の装置は、ソレノイドと共に環流回路を構成するように配置されたダイオードを備えている。ソレノイドへの通電が遮断されると、逆起電力に伴う電流が環流回路内を環流することで、フライバック電圧が吸収される。このため、ソレノイドへの通電遮断時にも、ソレノイドを流れる電流が直ちに消滅することはなく、ソレノイドへの通電状態が維持される。従って、環流回路によれば、ソレノイドをデューティ駆動することにより平均電流を制御することが可能となる。かかる環流回路の機能を維持するためには、環流回路の断線を検出することが必要である。しかしながら、上記従来の装置では、ソレノイドへの電流供給経路の断線を検出することはできるものの、環流回路の断線を検出することについては考慮されていない。
【０００５】
本発明は、上述の点に鑑みてなされたものであり、フライバック電圧に伴う電流を環流させることによりソレノイドへの電流制御を可能とする環流回路の断線を検出することが可能なソレノイド駆動装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的は、請求項１に記載する如く、
ソレノイドへの通電を制御する通電制御手段と、
前記ソレノイドを含み、該ソレノイドへの通電を遮断した際に生ずるフライバック電圧を吸収するために設けられた環流回路と、
前記フライバック電圧を検出するフライバック電圧検出手段と、
前記フライバック電圧検出手段により検出された前記フライバック電圧に基づいて前記環流回路の断線を検出する断線検出手段とを備え、
前記フライバック電圧検出手段は、
トランジスタと、
前記トランジスタ側から前記ソレノイド側へ向かう方向を順方向とし、電源電圧よりも高圧でありかつ前記環流回路が断線する状況下で発生する前記フライバック電圧の最大値よりも低圧であるツェナー電圧を有するツェナーダイオードと、
前記トランジスタと前記ツェナーダイオードとの間とアースラインとの間に接続されるコンデンサと、を有し、
前記コンデンサの充電電圧に応じて前記トランジスタをオン又はオフさせることにより前記フライバック電圧に応じた信号を出力するソレノイド駆動装置により達成される。
【０００７】
本発明において、ソレノイドを含む環流回路が断線していない場合は、ソレノイドへの通電が遮断された際に、環流回路を電流が環流することで、フライバック電圧が吸収される。この場合、ツェナーダイオードに逆方向の電流が流れることは抑制されるので、コンデンサの充電は行われない。一方、環流回路が断線した場合は、ソレノイドへの通電が遮断された際に高圧のフライバック電圧が発生する。この場合には、ツェナーダイオードに逆方向の電流が流れることで、コンデンサの充電が行われる。この点、環流回路の断線の有無に応じてトランジスタに付与されるコンデンサからの電圧が変化することとなる。従って、断線検出手段は、フライバック電圧に基づいて環流回路の断線を検出することができる。尚、環流回路の断線とは、環流回路内のソレノイドへの通電経路とはならない部位の断線を意味する。
【０００８】
【発明の実施の形態】
図１は、本発明の第１実施例であるソレノイド駆動装置の回路図である。本実施例のソレノイド駆動装置は、ソレノイド１０への通電を制御する装置として構成されている。図１に示す如く、ソレノイド駆動装置は、ソレノイド１０及びダイオード１２からなる環流回路１４を備えている。ダイオード１２は、ソレノイド１０の第１端子１０ａから第２端子１０ｂに向かう方向が順方向となるように、ソレノイド１０と並列に設けられている。
【０００９】
ソレノイド１０の第２端子１０ｂは電源電圧ライン１６に接続されている。第２端子１０ｂには、電源電圧ライン１６より電源電圧ＶＢが供給される。また、ソレノイド１０の第１端子１０ａには、ソレノイド通電出力回路１８及びフライバック電圧検出信号生成回路２０が接続されている。
ソレノイド通電出力回路１８は、ＦＥＴ２２を備えている。ＦＥＴ２２のドレイン端子２２ａは、ソレノイド１０の第１端子１０ａに接続されている。また、ＦＥＴ２２のソース端子２２ｂはアースラインに接続されている。更に、ＦＥＴ２２のゲート端子２２ｃはＣＰＵ２６に接続されている。ＦＥＴ２２は、ＣＰＵ２６からゲート端子２２ｃにハイレベル信号が供給されることによりオン状態となる。
【００１０】
フライバック電圧検出信号生成回路２０はトランジスタ２８を備えている。ソレノイド１０の第１端子１０ａと、トランジスタ２８のベース端子２８ａとの間には、第１端子１０ａ側から順に、抵抗器３０、ツェナーダイオード３２、ダイオード３４、及び抵抗器３６が互いに直列に接続されている。ツェナーダイオード３２は、トランジスタ２８側からソレノイド１０側へ向かう方向が順方向となるように接続されている。なお、ツェナーダイオード３２は、そのツェナー電圧Ｖｚが、電源電圧ＶＢよりも高圧、かつ、ソレノイド１０への通電遮断時に、後述する如く環流回路１４が断線した状況下で発生するフライバック電圧の最大値よりも低圧となるように構成されている。また、ダイオード３４は、ソレノイド１０側からトランジスタ２８側へ向かう方向が順方向となるように接続されている。ダイオード３４と抵抗器３６との接続部と、アースラインとの間には、コンデンサ３８が接続されている。また、抵抗器３６とトランジスタ２８のベース端子２８ａとの接続部と、アースラインとの間には抵抗器４０が接続されている。
【００１１】
トランジスタ２８のエミッタ端子２８ｂはアースラインに接続されている。また、トランジスタ２８のコレクタ端子２８ｃは、抵抗器４２を介して電源電圧ライン１６に接続されていると共に、抵抗器４４を介してフライバック電圧検出信号生成回路２０の出力端子４６に接続されている。出力端子４６とアースラインとの間には、コンデンサ４８が接続されている。また、出力端子４６はＣＰＵ２６に接続されている。
【００１２】
上述の如く、ＣＰＵ２６からＦＥＴ２２のゲート端子２２ｃにハイレベル電圧が供給されると、ＦＥＴ２２はオン状態になる。この場合、電源電圧ライン１６からソレノイド１０及びＦＥＴ２２を経てアースラインに至る回路が導通することで、ソレノイド１０に励磁電流が供給される。また、ソレノイド１０に励磁電流が供給されている状態で、ＦＥＴ２２のゲート端子２２ｃの電圧がローレベルになると、ＦＥＴ２２がオフ状態となることでソレノイド１０への通電は遮断される。この場合、ソレノイド１０の逆起電力により、環流回路１４には、第１端子１０ａからダイオード１２、第２端子１０ｂ、及びソレノイド１０を経て第１端子１０ａに戻る方向の電流が環流する。このため、ソレノイド１０への通電遮断時に、高圧のフライバック電圧の発生が防止されると共に、通電遮断後にもソレノイド１０への通電状態が維持されることで、デューティ制御による電流制御が可能となる。
【００１３】
このように、環流回路１４は、ソレノイド１０への通電遮断時に、逆起電力に伴う電流を環流させることにより、フライバック電圧を吸収すると共に、デューティ制御による通電量の制御を可能とする機能を有している。本実施例のソレノイド駆動装置は、かかる機能を有する環流回路１４の断線を検出し得る点に特徴を有している。なお、環流回路１４の断線とは、ソレノイド１０の第１端子１０ａからダイオード１２を経て第２端子１０ｂへ至る経路、すなわち、ソレノイド１０への通電経路とはならない経路の断線を意味するものとする。以下、本実施例の上記特徴部に係わるソレノイド駆動装置の動作について説明する。
【００１４】
本実施例のソレノイド駆動装置において、ＦＥＴ２２がオフ状態に維持されている場合、すなわち、ソレノイド１０への通電が行われていない場合は、ソレノイド１０の第１端子１０ａには、ソレノイド１０を介して電源電圧ＶＢが付与される。上述の如く、ツェナーダイオード３２のツェナー電圧Ｖｚは電源電圧ＶＢに比して高圧とされている。従って、第１端子１０ａに電源電圧ＶＢが付与されても、ツェナーダイオード３２のツェナー効果は生じず、コンデンサ３８への充電は行われない。この場合、トランジスタ２８のベース端子２８ａの電位はローレベルとなり、トランジスタ２８はオフ状態に維持される。トランジスタ２８がオフ状態に維持されている場合、出力端子４６には抵抗器４２、４４を介して電源電圧ＶＢが供給されることで、出力端子４６の電位はハイレベルとなる。
【００１５】
また、ＦＥＴ２２がオン状態に維持されている場合、すなわち、ソレノイド１０への通電が行われている場合は、ソレノイド１０における電圧降下により、第１端子１０ａの電位はローレベルとなる。第１端子１０ａの電位がローレベルである場合も、上記したＦＥＴ２２がオフ状態に維持されている場合と同様に、コンデンサ３８への充電は行われないため、出力端子４６の電位はハイレベルとなる。
【００１６】
このように、ＦＥＴ２２がオフ状態又はオン状態に維持されている場合、すなわち、ソレノイド１０の通電状態又は非通電状態が維持されている場合は、環流回路１４の断線の有無にかかわらず、出力端子４６の電位はハイレベルに維持される。
環流回路１４に断線が生じていない場合には、上述の如く、ＦＥＴ２２がオン状態からオフ状態に切り換えられる際、すなわち、ソレノイド１０への通電が遮断される際に、環流回路１４を電流が環流することにより高圧のフライバック電圧の発生が防止される。このため、ソレノイド１０の第１端子１０ａの電位がツェナーダイオード３２のツェナー電圧Ｖｚより低く維持されることで、出力端子４６の電位はハイレベルとなる。すなわち、環流回路１４に断線が生じていない場合は、出力端子４６の電位は、ソレノイド１０への通電状態にかかわらず、常にハイレベルに維持される。
【００１７】
一方、環流回路１４に断線が生ずると、ソレノイド１０への通電が遮断される際に、ソレノイド１０の逆起電力に伴って高圧のフライバック電圧が発生する。図２は、環流回路１４に断線が生じた状況下で、ソレノイド１０への通電が遮断された場合の、第１端子１０ａの電位の時間変化を示す。図２に示す如く、時刻ｔ１までは、ソレノイド１０に通電されていることで、第１端子１０ａの電位はローレベルに維持されている。時刻ｔ１においてソレノイド１０への通電が遮断されると、第１端子１０ａに高圧のフライバック電圧が発生する。上述の如く、ツェナーダイオード３２のツェナー電圧Ｖｚは、環流回路１４が断線した場合に生ずる高圧のフライバック電圧の最大値よりも低圧とされている。このため、第１端子１０ａの電位は、ツェナー電圧Ｖｚを越えて急激に立ち上がる。
【００１８】
第１端子１０ａの電位がツェナー電圧Ｖｚを越えると、ツェナーダイオード３２にツェナー効果が発生し、ツェナーダイオード３２に逆方向（すなわち、ソレノイド１０側からトランジスタ２８側へ向かう方向）の電流が流れる。この電流によりコンデンサ３８が充電されると共に、第１端子１０ａの電位は次第に低下する。そして、第１端子１０ａの電位がツェナー電圧Ｖｚを下回ると、上記の電流の流れは停止される。従って、図２にハッチングを付して示す領域に相当する量の電荷がコンデンサ３８に充電されることになる。コンデンサ３８が充電されると、その充電電圧がトランジスタ２８のベース端子２８ａに付与されることで、トランジスタ２８のベース−エミッタ間電圧が上昇する。その結果、トランジスタ２８がオン状態となり、コンデンサ４８に蓄えられていた電荷が放電されると共に、抵抗器４２における電圧降下により出力端子４６の電位はローレベルとなる。すなわち、環流回路１４に断線が生ずると、ソレノイド１０への通電が遮断された際に、出力端子４６の電位はローレベルになる。  以上説明したように、環流回路１４に断線が生じていない場合は、出力端子４６の電位は常にハイレベルに維持される。一方、環流回路１４に断線が生じている場合は、ソレノイド１０への通電が遮断された際に、出力端子４６の電位はローレベルに変化する。従って、ＣＰＵ２６により出力端子４６の電位レベルを判別することで、環流回路１４の断線を検出することができる。
【００１９】
ところで、環流回路の断線を検出する手法として、環流回路内に電流検出用の抵抗器を設ける構成（以下、対比構成と称す）が考えられる。図３は、対比構成の回路図を示す。なお、図３において、上記図１と同様の機能を有する構成部分については同一の符号を付してその説明を省略する。
図３に示す如く、対比構成では、ソレノイド１０の第１端子１０ａとダイオード１２との間に抵抗器１００が接続されている。ソレノイド１０、ダイオード１２、及び抵抗器１００は環流回路１０２を構成している。抵抗器１００の両端にはＡ／Ｄ変換器１０４が接続されている。Ａ／Ｄ変換器１０４は、抵抗器１００の両端の電圧をデジタル信号に変換してＣＰＵ２６へ供給する。
【００２０】
上記の対比構成において、環流回路１０２に断線が生じていない場合は、ソレノイド１０への通電が遮断された際に、逆起電力に伴う電流が環流回路１０２内を環流し、この電流により抵抗器１００の両端に電圧が発生する。一方、環流回路１０２に断線が生ずると、電流は環流回路１０２を環流できないため、抵抗器１００の両端に電圧は発生しない。従って、対比構成によれば、ＣＰＵ２６がＡ／Ｄ変換器１０４を介して抵抗器１００の両端の電圧を監視することで、環流回路１０２の断線を検出することができる。
【００２１】
しかし、上記の対比構成では、抵抗器１００がソレノイド駆動装置の動作に与える影響を最小限に抑制すべく、抵抗器１００の抵抗値を小さく設定しなければならない。この場合、抵抗器１００の両端に発生する電圧も微小となる。かかる微小な電圧を検出するためにＡ／Ｄ変換器１０４等の高価な電圧検出手段が必要となり、装置コストが増加してしまう。また、環流回路１０２内に抵抗器１００が設けられることで、環流回路１０２と、環流回路１０２の断線を検出するための回路（すなわち、抵抗器１００及びＡ／Ｄ変換器１０４）とを分離することができず、回路全体の設計自由度が低下してしまう。
【００２２】
これに対して、本実施例のソレノイド駆動装置によれば、環流回路１４に何ら構成部品を付加する必要がないため、駆動回路の動作に影響を与えることなく環流回路１４の断線を検出することができる。また、出力端子４６の電位レベルのハイ／ローに基づいて断線を検出できるので、電圧検出手段を設けることは不要であり、フライバック電圧検出信号生成回路２０をトランジスタ、抵抗器、コンデンサ、ダイオード等の比較的廉価な構成部品のみで構成することができる。従って、本実施例のソレノイド駆動装置によれば、上記対比構成に比して大幅な低コスト化を図ることができる。更に、環流回路１４と、環流回路１４の断線を検出するための回路（すなわち、フライバック電圧検出信号生成回路２０）とが完全に分離されるので、回路全体の大きな設計自由度を確保することができる。
【００２３】
次に、本発明の第２実施例について説明する。図４は、本実施例のソレノイド駆動装置の回路図である。なお、図４において、上記図１と同様の機能を有する構成部分については同一の符号を付してその説明を省略する。本実施例のソレノイド駆動装置は複数（図３においては２つ）のソレノイド１０への通電を制御する装置として構成されている。
【００２４】
図４に示す如く、ソレノイド駆動装置は、各ソレノイド１０に対応して、ダイオード１２を含む環流回路１４、及び、ソレノイド通電出力回路１８を備えている。また、フライバック電圧検出信号生成回路２０は、各ソレノイド１０に対応して、抵抗器３０及びツェナーダイオード３２を備えている。フライバック電圧検出信号生成回路２０の、抵抗器３０及びツェナーダイオード３２を除く構成部分は、全てのソレノイド１０に対して共通に設けられている。
【００２５】
本実施例のソレノイド駆動装置においても、上記第１実施例のソレノイド駆動装置と同様に、何れかのＦＥＴ２２がオン状態とされることにより、そのＦＥＴ２２に対応するソレノイド１０に励磁電流が供給される。何れかの環流回路１４に断線が生ずると、その環流回路１４に対応するソレノイド１０への通電が遮断された際に、その第１端子１０ａの電位がツェナー電圧Ｖｚを越えて立ち上がる。この場合、コンデンサ３８が充電されることで、トランジスタ２８がオン状態となり、出力端子４６の電位はローレベルになる。従って、本実施例のソレノイド駆動装置においても、出力端子４６の電位がローレベルになったことをもって、何れかの環流回路１４に断線が生じたことを検出することができる。
【００２６】
図５は、上記図３に示す対比構成が複数のソレノイド１０を駆動する装置として適用された場合の回路図を示す。なお、図５において上記図３と同様の機能を有する構成部分については同一の符号を付している。
図５に示す如く、対比構成では、各ソレノイド１０に対応してＡ／Ｄ変換器１０４を設けることが必要となると共に、各Ａ／Ｄ変換器１０４からＣＰＵ２６にデジタル信号が入力されるため、ＣＰＵ２６の入力ポート数も増大する。このように、対比構成によれば、複数のソレノイド１０を駆動する装置として適用された場合に、装置のコスト増及び複雑化を招いてしまう。
【００２７】
これに対して、本実施例のソレノイド駆動装置では、上述の如く、各ソレノイド１０に対応して抵抗器３０及びツェナーダイオード３２を設けることのみで、各環流回路１４の断線を検出することができる。すなわち、抵抗器３０及びツェナーダイオード３２以外の構成部品については複数のソレノイド１０に対して共通化されるため、装置構成を簡単化することが可能とされている。
【００２８】
なお、上記図３には、２つのソレノイド１０に対応して２つの環流回路１４が設けられる場合について示しているが、これに限らず、３つ以上の環流回路１４が設けられる場合にも、それぞれに対応して抵抗器３０及びツェナーダイオード３２を設けることで、上記と同様に出力端子４６の電位レベルに基づいて各環流回路１４の断線を検出することができる。
【００２９】
ところで、上記第１及び第２実施例においては、フライバック電圧に伴う電荷をツェナーダイオード３２を介してコンデンサ３８に充電し、その充電電圧によりトランジスタ２８をオンさせることにより環流回路１４の断線を検出することとした。しかしながら、本発明はこれに限定されるものではなく、ソレノイド１０の第１端子１０ａの電位を監視し、フライバック電圧を直接検出することで環流回路１４の断線を検出してもよい。
【００３０】
なお、上記第１及び第２実施例においては、ソレノイド通電出力回路１８が特許請求の範囲に記載した通電制御手段に、フライバック電圧検出信号生成回路２０が特許請求の範囲に記載したフライバック電圧検出手段に、それぞれ相当し、また、ＣＰＵ２６がフライバック電圧検出信号生成回路２０の出力端子４６の電位レベルに基づいて環流回路１４の断線を検出することにより特許請求の範囲に記載した断線検出手段が実現されている。
【００３１】
【発明の効果】
上述の如く、本発明に係るソレノイド駆動装置によれば、フライバック電圧に伴う電流を環流させることによりソレノイドの電流制御を可能とする環流回路の断線を検出することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例であるソレノイド駆動装置の回路図である。
【図２】環流回路に断線が生じた場合に、ソレノイドへの通電が遮断される前後におけるソレノイドの第１端子の電位の時間変化を示す図である。
【図３】対比構成の回路図である。
【図４】本発明の第２実施例であるソレノイド駆動装置の回路図である。
【図５】図３に示す対比構成が複数のソレノイドを駆動する装置として適用された場合の回路図である。
【符号の説明】
１０  ソレノイド
１２  ダイオード
１４  環流回路
１８  ソレノイド通電出力回路
２０  フライバック電圧検出信号生成回路
２６  ＣＰＵ
【図１】
0003700816.tif 000002
【図２】
0003700816.tif 000003
【図３】
0003700816.tif 000004
【図４】
0003700816.tif 000005
【図５】
0003700816.tif 000006