(57)【特許請求の範囲】
【請求項１】
直交する同相軸及び直交軸によるＩＱ平面上に配置された複数のシンボルに夫々割り当てられた符号と入力ディジタル信号のワードとの比較によって前記入力ディジタル信号をワード単位でシンボルに対応させ、対応させたシンボルの前記ＩＱ平面上の座標値を出力するマッピング手段と、
前記座標値を直交する同相軸キャリア及び直交軸キャリアを用いて直交変調して送信する変調手段とを具備し、
前記マッピング手段は、前記シンボルの前記ＩＱ平面上における幾何学的な配置の様子を表したコンステレーションの外周形状が矩形となるように、前記シンボルの前記ＩＱ平面上における配置を定義するものであって、
前記シンボルを前記ＩＱ平面上の同相軸及び直交軸方向に等間隔に格子状に配置すると共に、前記ワードのパターン数が２のｊ乗（ｊは２以上の偶数）でない場合には、前記ＩＱ平面の原点近傍における格子位置にシンボルを配置しないことによって前記コンステレーションの外周形状を正方形にすることを特徴とする多値直交振幅変調装置。
【請求項２】
直交する同相軸及び直交軸によるＩＱ平面上にその幾何学的な配置の様子を表したコンステレーションの外周形状が矩形となるように配置された複数のシンボルに夫々割り当てられている符号と入力ディジタル信号のワードとの比較によって前記入力ディジタル信号をワード単位でシンボルに対応させ、対応させたシンボルの前記ＩＱ平面上の座標値を得るマッピング手順と、
前記座標値を直交する同相軸キャリア及び直交軸キャリアを用いて直交変調して送信する変調手順とを具備し、
前記マッピング手順は、前記ＩＱ平面上に原点を中心とした矩形を定め、この矩形の中に前記ワードのパターン数以上で最少のｋ×ｋ（ｋは自然数）個の格子点を設定し、前記格子点の数よりも前記ワードのパターン数の方が少ない場合には、前記格子点のうち前記原点近傍の格子点以外の格子点にのみシンボルを定義し、各シンボルに割り当てた符号と前記ワードとの一致によって前記ワードに対応したシンボルの座標位置を出力することを特徴とする多値直交振幅変調方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３２ＱＡＭ、１２８ＱＡＭ等に好適な多値直交振幅変調装置及び多値直交振幅変調方法に関する。
【０００２】
【従来の技術】
従来、信号レベルが２値のディジタル信号を伝送するために用いられるディジタル変調方式としてＱＡＭ（直交振幅変調）（Ｑuadrature Amplitude Modulation ）方式が知られている。
【０００３】
ＱＡＭは、ＩＱ平面上の格子状の各座標点にシンボルを配置し、各シンボルに所定ビット数のディジタル符号を割り当てることにより作成される。図１６及び図１７はシンボルの幾何学的な配置の様子を表したコンステレーションを示す説明図である。図１６及び図１７は丸印によってシンボルを示している。
【０００４】
ＱＡＭでは、ＩＱ平面上に配置するシンボルの総数によって、１シンボルに割り当てて伝送可能なビット数が決定される。例えば、各象限に４個ずつシンボルを配置した１６ＱＡＭでは１シンボルで４ビットのデータを伝送することができ、各象限に１６個ずつシンボルを配置した６４ＱＡＭでは１シンボルで６ビットのデータを伝送することができる。
【０００５】
ＱＡＭ変調器においては、ディジタルデータを所定のビット数毎にパラレルに変換し、変換したパラレルデータをＩＱ平面上の各シンボルに割り当てる。シンボルのＩ，Ｑ軸の値（Ｉ信号及びＱ信号）を直交変調して、伝送するＱＡＭ被変調波が作成される。ＱＡＭ復調器においては、Ｉ，Ｑ信号からＩＱ平面上のシンボル位置を求めて、元のデータを得る。ＱＡＭ復調器は、受信信号のキャリア周波数を検出し、キャリア周波数を用いた直交検波によってＩ，Ｑ信号を求める。
【０００６】
このようなＱＡＭ復調器における同期検波においては、復調シンボルの絶対位相を得る必要があるので、キャリア再生において周波数制御だけでなく位相制御も必要となる。即ち、ＱＡＭ復調器では、直交検波回路にＡＦＣ（自動周波数制御）ループを構成する。更に、この直交検波回路の出力を同期検波する同期検波回路にＰＬＬ（位相同期ループ）回路を構成することによって最終的なキャリア同期を得て、Ｉ，Ｑ信号を再生するようになっている。
【０００７】
ところで、ＱＡＭ復調器においてシンボル位相を検出する場合には、処理を簡単にするために、データシーケンスが全て第１象限に存在するものとして処理し、キャリア位相４５°を中心として位相を検出するコンステレーション除去という手法が用いられることがある。第２乃至第４象限に関しては回転移動して第１象限に存在するものとして処理を行うのである。この場合には、ＡＦＣループによるキャリア再生において、１シンボル期間に±４５°以上の位相変化を生じる周波数離調は、シンボルの位相変化と区別することができず検出不能であるという制約が生じる。シンボルレートに対して、４５°／３６０°＝１／８までの周波数離調が検出可能であり、例えば、シンボルレートが８ＭＨｚの場合には、４５°を中心として±１ＭＨｚまでの周波数離調が検出可能である。
【０００８】
また、ＱＡＭにおいては、伝送路中の妨害等によって発生する復調誤りを低減するために、ＩＱ平面上のシンボルに対する符号の割り当てに際して、グレイコードマッピングが採用される。隣接するシンボルは他のシンボルよりも誤って識別される復調誤りの発生確率が最も高いので、グレイコードマッピングにおいては、ＩＱ平面上で隣接するシンボル間のシンボル間距離を最小の１にするように各シンボルに符号を割り当てる。図１６は、このグレイコードマッピングによって各シンボルに符号が割り当てられている。
【０００９】
図１６及び図１７は夫々３２ＱＡＭ及び１２８ＱＡＭのコンステレーションを示している。ＩＱ平面上のシンボル数が２の２ｎ（ｎは自然数）乗である場合には、コンステレーションの外郭が正方形となってグレイコードマッピングが可能であるが、３２ＱＡＭ及び１２８ＱＡＭ等においては、図１６及び図１７に示すように、コンステレーションが正方形にならない。また、この場合には、一部のシンボル間において符号間距離が３となる疑似グレイコードマッピングが採用される。
【００１０】
例えば、３２ＱＡＭでは、図１６に示すように、各象限に８個のシンボルを配置すると共に、各シンボルをＩ，Ｑ原点からできるだけ近い位置に配置する。従って、原点からシンボルまでの距離で表されるＩ，Ｑ軸の振幅が大きくなる部分、即ち、コンステレーション外周の正方形の角にあたる位置にはシンボルが配置されない。また同様に、１２８ＱＡＭにおいては、図１７に示すシンボル配置が採用される。この場合においても、ＩＱ平面上の各象限で振幅が大きい外側４個分の格子点にシンボルが配置されない。
【００１１】
ＱＡＭ復調器においては、上述したように、キャリア位相４５°を中心として周波数誤差を検出するＡＦＣループを採用している。ＡＦＣループでは、キャリア位相４５°上の原点から遠いシンボルを用いることによって高精度の位相検出が可能である。しかしながら、３２ＱＡＭ及び１２８ＱＡＭ等においては各象限の振幅が大きい部分にシンボルが配置されないことから、６４ＱＡＭ及び２５６ＱＡＭ等に比して、位相検出の検出精度が低いという問題がある。この結果、ＡＦＣループによる周波数誤差検出の精度も低く、ＡＦＣループの引込み速度が遅くなり、また周波数誤差検出の動作自体も不安定であり、所定の周波数範囲に引込んだ後に、再度ＡＦＣループのロックが外れてしまうことがあるという問題もある。
【００１２】
【発明が解決しようとする課題】
このように、従来、３２ＱＡＭ及び１２８ＱＡＭ等の多値直交振幅変調方式においては、ＩＱ平面上の４つの象限において、振幅が大きい部分にシンボルが配置されないことから、復調時のＡＦＣ動作において、周波数誤差の検出精度が低く、引込み速度が遅くなり、引込み後のＡＦＣの制御が不安定であるという問題点があった。
【００１３】
本発明はかかる問題点に鑑みてなされたものであって、コンステレーション全体の外周形状が正方形となるようなシンボル配置を採用することにより、復調時のＡＦＣ動作において、周波数誤差の検出精度を向上させ、引込み速度を早くし、引込み後のＡＦＣの制御を安定にすることができる多値直交振幅変調装置及び多値直交振幅変調方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る多値直交振幅変調装置は、直交する同相軸及び直交軸によるＩＱ平面上に配置された複数のシンボルに夫々割り当てられた符号と入力ディジタル信号のワードとの比較によって前記入力ディジタル信号をワード単位でシンボルに対応させ、対応させたシンボルの前記ＩＱ平面上の座標値を出力するマッピング手段と、前記座標値を直交する同相軸キャリア及び直交軸キャリアを用いて直交変調して送信する変調手段とを具備し、前記マッピング手段は、前記シンボルの前記ＩＱ平面上における幾何学的な配置の様子を表したコンステレーションの外周形状が矩形となるように、前記シンボルの前記ＩＱ平面上における配置を定義するものであって、前記シンボルを前記ＩＱ平面上の同相軸及び直交軸方向に等間隔に格子状に配置すると共に、前記ワードのパターン数が２のｊ乗（ｊは２以上の偶数）でない場合には、前記ＩＱ平面の原点近傍における格子位置にシンボルを配置しないことによって前記コンステレーションの外周形状を正方形にすることを特徴とするものであり、
本発明に係る多値直交振幅変調方法は、直交する同相軸及び直交軸によるＩＱ平面上にその幾何学的な配置の様子を表したコンステレーションの外周形状が矩形となるように配置された複数のシンボルに夫々割り当てられている符号と入力ディジタル信号のワードとの比較によって前記入力ディジタル信号をワード単位でシンボルに対応させ、対応させたシンボルの前記ＩＱ平面上の座標値を得るマッピング手順と、前記座標値を直交する同相軸キャリア及び直交軸キャリアを用いて直交変調して送信する変調手順とを具備し、前記マッピング手順は、前記ＩＱ平面上に原点を中心とした矩形を定め、この矩形の中に前記ワードのパターン数以上で最少のｋ×ｋ（ｋは自然数）個の格子点を設定し、前記格子点の数よりも前記ワードのパターン数の方が少ない場合には、前記格子点のうち前記原点近傍の格子点以外の格子点にのみシンボルを定義し、各シンボルに割り当てた符号と前記ワードとの一致によって前記ワードに対応したシンボルの座標位置を出力することを特徴とするものである。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明に係る多値直交振幅変調装置の一実施の形態を示すブロック図である。
【００２０】
多値直交振幅変調装置１はコンステレーションマッピング装置３，ロールオフフィルタ４，５、Ｄ／Ａ変換器６，７、直交変調器８及び局部発振器９によって構成されている。入力端子２には音声信号及び画像信号等の２値のディジタルデータが入力される。このディジタルデータはコンステレーションマッピング装置３に与えられる。
【００２１】
図２は図１中のコンステレーションマッピング装置３の具体的な構成を示すブロック図である。また、図３はコンステレーションマッピングを説明するための説明図である。
【００２２】
コンステレーションマッピング装置３はシリアル／パラレル変換回路11及びマッピングＲＯＭ12によって構成されている。シリアル／パラレル変換回路11にはディジタルデータがシリアルに入力される。シリアル／パラレル変換回路11は、入力されたシリアルデータを変調方式に対応した所定ビット数のパラレルデータに変換してマッピングＲＯＭ12に出力するようになっている。
【００２３】
いま、図１の多値直交振幅変調装置１が３２ＱＡＭを実現するものであるものとする。この場合には、５ビットのデータが１シンボルに割り当てられる。シリアル／パラレル変換回路11は入力されたシリアルデータを５ビットのパラレルデータに変換する。図２は入力されるデータ列の例及びパラレル変換後のデータの例も示している。いま、所定のタイミングにおいて、入力端子２にデータ列“…０１０１０１０１０１１１０１…”が入力されるものとする。シリアル／パラレル変換回路11は、所定のタイミングでシリアル／パラレル変換を行って、例えば、シリアルのデータ列15，16をパラレルデータ15′（“０１０１０”），16′（“１０１１１”）に変換して順次出力する。
【００２４】
マッピングＲＯＭ12は、入力されるパラレルデータとＩＱ平面上のシンボル位置との対応を示すテーブルを有している。マッピングＲＯＭ12はｍビットのパラレルデータを２のｍ乗個のシンボル位置を示す座標データに変換する。図２の例では５ビットのパラレルデータは３２個のシンボル位置の座標データに変換される。ＩＱ平面上のシンボル位置はＩ，Ｑ軸の座標によって表され、マッピングＲＯＭ12は、Ｉ，Ｑ軸の座標データを８ビットのＩ，Ｑ信号として出力端子13，14に出力するようになっている。
【００２５】
本実施の形態においては、マッピングＲＯＭ12は疑似グレイコードマッピングを採用すると共に、コンステレーション全体の外周形状が正方形となるようにマッピングを行うようになっている。なお、３２ＱＡＭに対応した場合には、コンステレーション上の隣接するシンボル相互間の符号間距離は最大で３である。
【００２６】
図３はマッピングＲＯＭ12による上位２ビット差動符号化３２ＱＡＭに対応したこのようなシンボルマッピングを示している。図３の破線白丸はシンボルが配置されていない座標位置を示し、白丸及び黒丸はシンボルが配置された座標位置を示している。また、数字は各シンボルに割り当てた符号を示している。
【００２７】
図３に示すように、ＩＱ平面の第１乃至第４象限の各シンボルには夫々上位２ビットが“００”，“１０”，“１１”，“０１”の符号が割り当てられている。ＱＡＭでは、再生キャリアの位相は０，π／２，π，３π／２のいずれかとなる。このような再生キャリアの位相不確定性を考慮してシンボルマッピングを行っている。即ち、上位２ビットの“００”，“１０”，“１１”，“０１”を夫々ＩＱ平面の第１象限から反時計回りに割り当てることにより、上位２ビットの差分値を符号化する上位２ビット差動符号化を行った場合に、シンボルをコンステレーション上で９０度ずつ回転させて、位相不確定性を除去するようになっている。
【００２８】
また、図３では、隣接シンボル間の符号化距離を最小にする疑似グレイコードマッピングが採用されている。図３において、上下左右に隣接するシンボル同士のうち白丸で示すシンボルと白丸で示すシンボルとの間のみが符号間距離が３であり、隣接する他のシンボル間では符号間距離は１となっている。
【００２９】
本実施の形態においては、マッピングＲＯＭ12は、ＩＱ平面上の各象限において、正方格子状の各座標位置のうち原点からの距離が最も小さい座標位置にはシンボルを配置せず、原点からの距離が大きい座標位置にシンボルを配置するようになっている。即ち、本実施の形態においては、原点からの距離が最も大きくキャリア位相が４５°上の座標位置にもシンボルが配置されており、コンステレーションの外周形状は正方形になっている。
【００３０】
即ち、３２ＱＡＭ及び１２８ＱＡＭ等のように、従来コンステレーションの外周形状が正方形にならない変調方式において、原点に最も近いシンボルをコンステレーションの外周の矩形の角の部分に配置することで、コンステレーションを表現するために必要なビット数を増加することなくマッピングを変更している。
【００３１】
例えば、マッピングＲＯＭ12は、パラレルデータ“１０００１”に対して図３のシンボル17の座標位置を示すＩ，Ｑ信号を出力する。なお、マッピングＲＯＭ12は、図２のパラレルデータ“０１０１０”に対しては図３のシンボル15″の座標位置を示すＩ，Ｑ信号を出力し、パラレルデータ“１０１１１”に対しては図３のシンボル16″の座標位置を示すＩ，Ｑ信号を出力する。
【００３２】
図１において、コンステレーションマッピング装置３からのＩ，Ｑ信号は夫々ロールオフフィルタ４，５に供給されるようになっている。ロールオフフィルタ４，５は、符号間干渉を除去するために、夫々入力されたＩ，Ｑ信号を帯域制限してＤ／Ａ変換器６，７に供給するようになっている。Ｄ／Ａ変換器６，７は夫々入力されたＩ，Ｑ信号をアナログ信号に変換して直交変調器８に出力するようになっている。
【００３３】
直交変調器８には局部発振器９の発振出力も与えられる。局部発振器９は所定周波数で位相が９０度異なる２つのキャリアを出力する。直交変調器８は局部発振器９からのキャリアとＩ，Ｑ信号との乗算によってＩ，Ｑ信号を直交変調し、ＱＡＭ被変調波を出力端子10に出力するようになっている。
【００３４】
出力端子10からのＱＡＭ被変調波は、図示しない増幅器及び周波数変換回路を経て、例えば高周波（ＲＦ）信号に変換されて送信されるようになっている。
【００３５】
図４は多値直交振幅復調装置の一実施の形態を示すブロック図である。
【００３６】
図１の多値直交振幅変調装置１によって作成されたＱＡＭ被変調波はケーブル又は地上波等を用いた伝送路によって伝送される。図４において、選局回路22には、これらの伝送路を介して伝送されたＲＦ信号が入力される。選局回路22は受信信号から所望のチャンネルを選局して中間周波（ＩＦ）信号をローパスフィルタ（以下、ＬＰＦという）23に出力する。ＬＰＦ23は入力されたＩＦ信号を帯域制限して多値直交振幅復調装置21のＡ／Ｄ変換器24に出力するようになっている。
【００３７】
Ａ／Ｄ変換器24は、後述するタイミング再生回路29からのクロックを用いてＩＦ信号をディジタル信号に変換して直交検波回路25に出力する。直交検波回路25は図示しない乗算器によって構成されており、後述するＡＦＣ回路28から同相軸キャリア及び直交軸キャリアが与えられて、入力信号との乗算によって直交検波を行い、ベースバンドのＩ，Ｑ信号を得る。
【００３８】
直交検波回路25からのベースバンドのＩ，Ｑ信号はＬＰＦ26に与えられる。ＬＰＦ26は入力されたＩ，Ｑ信号の符号間干渉を除去して位相同期回路30、誤差検出回路27及びタイミング再生回路29に出力する。誤差検出回路27は、ＬＰＦ26からのＩ，Ｑ信号の周波数誤差を検出して周波数誤差信号を作成する。例えば、誤差検出回路27は、入力されたＩ，Ｑ信号からＩＱ平面上でのシンボル位置を求め、１シンボル毎にその位置を比較してシンボル間の位相差を周波数誤差信号として求める。
【００３９】
誤差検出回路27からの周波数誤差信号はＡＦＣ回路28に供給される。ＡＦＣ回路28は、例えば図示しないループフィルタ及び数値制御発振器（以下、ＮＣＯという）等によって構成されており、平滑化された周波数誤差信号に応じて発振して、位相が９０度異なる２つのキャリアを再生して直交検波回路25に出力するようになっている。誤差検出回路27及びＡＦＣ回路28によって、キャリア周波数を制御するＡＦＣ制御が行われる。
【００４０】
位相同期回路30は、図示しない複素乗算器によって構成されており、後述するＰＬＬフィルタ32から同相軸キャリア及び直交軸キャリアが与えられて、入力されたＩ，Ｑ軸の複素信号と同相軸キャリア及び直交軸キャリアとの乗算によって同期検波を行い、Ｉ，Ｑ軸の検波出力を判定／デマッピング回路33に出力するようになっている。
【００４１】
位相同期回路30の出力は誤差検出回路31にも与えられる。誤差検出回路31は、Ｉ，Ｑ信号からキャリア位相誤差を検出して位相誤差信号を作成する。誤差検出回路31からの位相誤差信号はＰＬＬフィルタ32に供給される。ＰＬＬフィルタ32は、例えば図示しないループフィルタ及びＮＣＯ等によって構成されており、平滑化された位相誤差信号に応じて発振し、位相が９０度異なる２つのキャリアを位相同期回路30に出力するようになっている。誤差検出回路31及びＰＬＬフィルタ32によって、ＰＬＬ制御が行われて、再生キャリアの位相誤差が除去される。
【００４２】
タイミング再生回路29は、ＬＰＦ26からＩ，Ｑ信号が与えられ、そのサンプリング位相を検出してクロックを再生しＡ／Ｄ変換器24に供給するようになっている。これにより、タイミング再生回路29は、Ａ／Ｄ変換器24によるサンプリングがディジタル変調のデータ間隔に一致するようにフィードバック制御を行うようになっている。
【００４３】
判定／デマッピング回路33は、同期検波によって得られたＩ，Ｑ信号を元のディジタルデータに戻して誤り訂正回路31に出力するようになっている。図５は図４中の判定／デマッピング回路33の具体的な構成を示すブロック図である。また、図６は判定／デマッピングＲＯＭ43の判定を説明するための説明図である。
【００４４】
位相同期回路30からのＩ，Ｑ信号は夫々端子41，42を介して判定／デマッピングＲＯＭ43に供給される。判定／デマッピングＲＯＭ43は、ＩＱ平面上のシンボル位置と割り当てるパラレルデータとの対応を示す送信（変調）側と同様のテーブルを有しており、入力されるＩ，Ｑ信号によってＩＱ平面上のシンボル位置を判定し、判定したシンボル位置に応じたパラレルデータを出力するようになっている。
【００４５】
例えば、判定／デマッピングＲＯＭ43に入力されるＩ，Ｑ信号によって示される座標位置が図６の○印で示す座標位置46であるものとする。この場合には、判定／デマッピングＲＯＭ43は、図６の破線で示したＩ，Ｑ軸方向の各閾値と座標位置46とを比較することにより、この座標位置46の本来の座標位置はシンボル15″の位置であるものと判定し、このシンボル15″に割り当てられたパラレルデータ“０１０１０”を出力する。
【００４６】
なお、本実施の形態においては、ＩＱ平面上の原点に最も近い座標位置には、図６の破線○印に示すように、シンボルは配置されていない。
【００４７】
パラレル／シリアル変換回路44は、入力されたパラレルデータをシリアルデータに変換して出力端子45に出力するようになっている。出力端子45からのシリアルデータは判定／デマッピング回路33の出力として誤り訂正回路34に供給される。誤り訂正回路34は、入力されたシリアルデータに誤り訂正処理を施して出力端子35を介して出力するようになっている。
【００４８】
次に、このように構成された実施の形態の動作について図７乃至図１１を参照して説明する。
【００４９】
いま、送信側において、例えば、図２に示すシリアルのデータ列15，16を含む一連のデータを多値直交振幅変調して送信するものとし、３２ＱＡＭを用いた例について説明する。データ列15，16を含むシリアルデータは図１の入力端子２を介してコンステレーションマッピング装置３に供給される。コンステレーションマッピング装置３のシリアル／パラレル変換回路11によって、シリアルデータ列15，16はパラレルデータ15′，16′に変換されてマッピングＲＯＭ12に与えられる。
【００５０】
マッピングＲＯＭ12は、マッピングを行って、入力されたパラレルデータをＩＱ平面上のシンボル位置を示す座標データに変換する。例えば、パラレルデータ15′，16′は、夫々マッピングＲＯＭ12によって、図３のシンボル15″，16″の座標位置を示すＩ，Ｑ信号に変換される。
【００５１】
本実施の形態においては、マッピングＲＯＭ12は、疑似グレイコードマッピングを採用すると共に、コンステレーション全体の外周形状が正方形となるようにマッピングを行う。たとえば、パラレルデータ“１０００１”については、図３のシンボル17に示すように、ＩＱ平面上で原点からの距離が最も大きい座標位置に割り当てる。
【００５２】
マッピングＲＯＭ12からのＩ，Ｑ信号は、夫々端子13，14を介してロールオフフィルタ４，５に供給される。ロールオフフィルタ４，５によってＩ，Ｑ信号は帯域制限された後に、Ｄ／Ａ変換器６，７に供給される。Ｄ／Ａ変換器６，７は夫々入力されたＩ，Ｑ信号をディジタル信号に変換して直交変調器８に出力する。
【００５３】
直交変調器８は、局部発振器９からのキャリアとＩ，Ｑ信号との乗算によってＩ，Ｑ信号を直交変調し、ＱＡＭ被変調波を出力端子10に出力する。出力端子10からのＱＡＭ被変調波は、図示しない増幅器及び周波数変換回路を経て、例えば高周波（ＲＦ）信号に変換されて送信される。
【００５４】
図１の多値直交振幅変調装置１によって作成されたＱＡＭ被変調波は図示しない伝送路を介して伝送される。受信側においては、図４の選局回路22によって受信信号から所望のチャンネルが選局され、選局されたＩＦ信号はＬＰＦ23によって帯域制限される。このＩＦ信号はＡ／Ｄ変換器24に与えられて、ディジタル信号に変換された後直交検波回路25に供給される。
【００５５】
直交検波回路25はＡＦＣ回路28から同相軸及び直交軸の再生キャリアが与えられて、入力されたＩＦ信号とこれらの再生キャリアの乗算によって直交検波を行ってＩ，Ｑ信号を得る。このＩ，Ｑ信号はＬＰＦ26によって符号間干渉が除去されて出力される。
【００５６】
ＬＰＦ26の出力は、周波数同期を達成するために、誤差検出回路27及びＡＦＣ回路28によるＡＦＣループに供給されると共に、位相同期回路30に与えられて、誤差検出回路31及びＰＬＬフィルタ32によるＰＬＬループによって位相同期が達成される。
【００５７】
即ち、位相同期回路30は、ＬＰＦ26からのＩ，Ｑ信号とＰＬＬフィルタ32からの再生キャリアとの乗算によって同期検波を行って、Ｉ，Ｑ軸の検波出力を得る。位相同期回路30からのＩ，Ｑ信号は誤差検出回路31に与えられて、キャリア位相誤差が検出される。誤差検出回路31からの位相誤差信号はＰＬＬフィルタ32に与えられて、位相誤差が除去された再生キャリアが位相同期回路30に供給される。こうして、位相同期回路30は、完全なキャリア同期が得られた再生キャリアを用いて、Ｉ，Ｑ信号を再生する。
【００５８】
位相同期回路30からのＩ，Ｑ信号は、判定／デマッピング回路33に供給される。判定デマッピング回路33の判定／デマッピングＲＯＭ43は、入力されたＩ，Ｑ信号を夫々ＩＱ平面上の閾値と比較する。
【００５９】
図７は判定／デマッピングＲＯＭ43によるシンボル判定を説明するための説明図である。図７に示すように、判定／デマッピングＲＯＭ43は、ＩＱ平面上に配置したシンボル（丸印）を等間隔に区画する閾値を定め、入力されたＩ，Ｑ信号を夫々破線で示したＩ軸の閾値51及びＱ軸の閾値52と大小比較する。判定／デマッピングＲＯＭ43は、Ｉ，Ｑ信号が閾値51，52によって区画された領域のうちのいずれの領域内の位置を示しているかを求め、求めた領域内の丸印で示したシンボルをＩ，Ｑ信号が示しているものと判定する。
【００６０】
例えば、Ｉ，Ｑ信号が図６の白丸の位置46を示すものである場合には、判定／デマッピングＲＯＭ43は、位置46が閾値55乃至58によって区画された領域内に存在することを検出して、Ｉ，Ｑ信号はこの領域内のシンボル15″を示すものであると判定して、このシンボル15″に割り当てられれたパラレルデータ“０１０１０”を出力する。
【００６１】
このようにして判定／デマッピングＲＯＭ43によって順次判定出力されたパラレルデータはパラレル／シリアル変換回路44によってシリアルデータに変換されて出力端子45から誤り訂正回路34に供給される。誤り訂正回路34は、入力されたデータに誤り訂正処理を施して出力端子35から出力する。
【００６２】
ところで、ＡＦＣループを構成する誤差検出回路27は、入力されたＩ，Ｑ信号からＩＱ平面におけるシンボル位置を求め、１シンボル毎にシンボル位置を比較することにより、シンボル間の位相差を検出している。
【００６３】
例えば、所定の時刻ｔでサンプリングされたＱＡＭシンボルのＩＱ平面上の直交座標を(Ｘt ，Ｙt )とし、次の時刻（ｔ＋１）でサンプリングされたＱＡＭシンボル座標を（Ｘt ＋△ｘ，Ｙt ＋△ｙ）とする。また、（Ｘt ，Ｙt ）の極座標表示を（Ｒt ，θt ）とし、（Ｘt ＋Δｘ，Ｙt ＋Δｙ）の極座標表示を（Ｒt ＋Δｒ，θｔ＋△θ）とする。
【００６４】
所定のシンボルの伝送信号について、Ａ／Ｄ変換器24に入力されるＩＦ信号のキャリア周波数とＡＦＣ回路28が出力する再生キャリアの周波数との差は、Δθに比例する。ＡＦＣループは、この△θを求めることにより、入力信号のキャリア周波数と再生キャリア周波数との差を知り、再生キャリア周波数と入力信号キャリア周波数とを一致させるように動作する。
【００６５】
ＡＦＣループは順次入力されるＩ，Ｑ信号からΔθを求める。この場合、符号の変化に応じてコンステレーション内のシンボル位置は変化するが、一般的なデータ伝送においては、その変化は乱数的であるので、十分な時間の平均をとることで符号の変化に伴う位相変化を打ち消すことができ、△θはキャリア周波数ズレを反映した位相ズレと見なすことができる。
【００６６】
△θはシンボル座標（Ｘt ，Ｙt ）と（Ｘt ＋△ｘ，Ｙt ＋Δｙ）によって下記（１）式に示すことができる。
【００６７】
0003691936.tif 000002
一方、入力信号はＡ／Ｄ変換器24によってサンプリングされることから、△ｘとΔｙとは次式に示すように、所定の最小値（量子化刻み）αの整数倍でのみ表現される。
【００６８】
Δｘ＝ｎα，Δｙ＝ｍα        （但し、ｎ，ｍは整数）
Ｘt とＹt とが共に量子化刻みαに対して比較的小さい値である場合には、上記（１）式の右辺の第１項の計算結果はαの値の影響を大きく受ける。つまり、量子化刻みαの値の大きさによって△θの精度が決定される。
【００６９】
一方、Ｘt 及びＹt が量子化刻みαに対して比較的大きな値である場合には、（１）式の（Ｙt ＋△ｙ）／（Ｘt ＋Δｘ）の値はαの値の影響をあまり受けない。従って、高精度のΔθを得るためには、Ｘt ，Ｙt が大きい値、即ち、ＩＱ平面上で原点からの距離が大きいシンボルを用いてキャリア位相誤差を検出した方がよいことが分かる。
【００７０】
本実施の形態においては、図３及び図６に示すように、キャリア位相４５°上の振幅が最も大きいシンボルを用いたマッピングを行っている。従って、ＡＦＣループにおける位相検出において、キャリア位相４５°上の振幅が最も小さいシンボルに代えて、振幅が最も大きいシンボルを用いることができるので、検出精度を著しく向上させることができる。
【００７１】
図８は検出精度を説明するための説明図である。例えば、単純に原点からの距離で振幅を比較すると、３２ＱＡＭでは原点から最も離れたシンボルの振幅は原点に最も近いシンボルの振幅の５倍である。図８に示すように、第１象限においてシンボルが回転しているものとすると、同一周波数では原点から最も離れたシンボルは最も近いシンボルに対して５倍の長さを遷移する。即ち、振幅が大きいシンボルを用いると、周波数誤差の検出精度も向上し、ＡＦＣループの引き込み速度を早くすることができると共に、ＡＦＣ動作を安定させることができる。
【００７２】
しかし、ＱＡＭシンボルのうち、単純に原点からの距離が大きいシンボルのみを選別して△θの検出に用いた場合には、θ検出に用いるデータ数が減少してしまい、再生キャリア周波数の制御の精度が低下するという短所がある。
【００７３】
そこで、図１及び図４の実施の形態においては、ＩＱ平面の原点に近接するシンボルを最も遠い位置に移動させており、Δθ検出に用いるデータ数を減少させることなく、Δθの検出に用いるシンボルとして原点からの距離が大きいシンボルの数を増加させることができ、データ数の減少による△θ検出精度を低下させることなく、△θの検出精度を向上させることができる。これにより、ＡＦＣの周波数同期時間を短縮することができると共に、周波数同期後の安定性を向上させることができる。
【００７４】
このように、本実施の形態においては、３２ＱＡＭ及び１２８ＱＡＭ等においては、原点に近接していたシンボルをコンステレーションの外周形状で原点から遠い矩形の角に配置することで、原点から遠いシンボルを用いたΔθの検出が可能となる。また、従来例ではコンステレーションの外周をなす矩形の角にはシンボルがマッピングされていなかったので、本実施の形態においてはシンボルの総数は従来例と同数であり、また、変調波電力も従来例とほぼ同様である。また、シンボル配置は従来例と異なるが、シンボル判定の閥値は従来と同様の設定でよいので、回路構成が容易であるという利点もある。
【００７５】
図９は従来例におけるシンボル判定を説明するための説明図である。従来例においても、Ｉ，Ｑ軸の閾値61，62を設定し、受信したＩ，Ｑ信号の値を夫々Ｉ，Ｑ軸の閾値61，62と比較することにより、受信シンボルがコンステレーション上のいずれの領域にあるかを判定する。即ち、図７と図９との比較から明らかなように、本実施の形態では、従来例における原点近傍のシンボルＡを原点から最も離れた位置のシンボルＡ′に配置しているが、シンボル判定の閥値は変更する必要はない。
【００７６】
このため、従来例に対して、変調側ではシンボルマッピング回路、復調側ではデマッピング回路を変更することにより、本実施の形態は容易に構成可能である。
【００７７】
なお、本実施の形態は３２ＱＡＭについて説明したが、他の多値直交振幅変復調方式に対応させることができることは明らかであり、例えば１２８ＱＡＭにも適用可能である。図１０は１２８ＱＡＭにおけるシンボル配置を示す説明図である。１２８ＱＡＭにおいても、３２ＱＡＭと同様に、コンステレーションの外周形状を正方形にするように、各象限の原点に近い小振幅の４つのシンボルを原点からの距離が最も多いコンステレーションの外周形状の矩形の角の部分に配置している。
【００７８】
また、３２ＱＡＭのコードマッピング法は、図３に限定されるものではない。コンステレーション全体における符号間距離が変わらなければ、どのようなコードの割り当てを採用してもよいことは当然である。また、図３では上位２ビット差動符号化３２ＱＡＭのマッピングの例を示したが、差動符号化に限定したものではない。例えば、差動符号化を考慮しない場合には、３２ＱＡＭのコードマッピングとして例えば図１１示すマッピング法が考えられる。図１１では、各象限において○印で示すシンボル同士の符号間距離は３であり、他のシンボル間の符号間距離は１の擬似グレイコードでシンボル配置を行っている。
【００７９】
また、上記各実施の形態においては、コンステレーションのマッピング及びデマッピングにＲＯＭを用いた例を説明したが、例えばアンド回路及びオア回路等を用いた論理回路によって実現することができることは明らかである。
【００８０】
更に、３２ＱＡＭ及び１２８ＱＡＭの以外の変調方式にも適用でき、これ以外の多値ＱＡＭの特にシンボルの総数がｋ×ｋ（ｋは自然数）ではなく、従来のシンボル配置ではコンステレーションの外周形状が正方形にならない変調方式に対して適用することにより、キャリア周波数の検出精度を向上させることができる。
【００８１】
更に、シンボル全体の符号間距離が従来の場合と同等となるように符号割り当てを行っているので、復調時のシンボル誤り率が低下することはない。
【００８２】
図１２及び図１３は本発明の他の実施の形態を示すブロック図である。図１２及び図１３において夫々図１及び図４と同一の構成要素には同一符号を付して説明を省略する。本実施の形態はコンステレーションマッピング及びデマッピングをソフトウェアによって実現可能にしたものである。
【００８３】
図１２において、コンステレーションマッピング装置３に代えてコンステレーションマッピング装置71を採用すると共に、外部記憶装置72を設けた点が図１２の実施の形態と異なる。
【００８４】
外部記憶装置72は図示しない記憶媒体にコンステレーションマッピングのためのソフトウェアを格納しており、このソフトウェアを読出してコンステレーションマッピング装置71に供給することができるようになっている。コンステレーションマッピング装置71は、外部記憶装置72からのソフトウェアを実行することにより、コンステレーションマッピング装置３と同様の作用を呈することができるようになっている。
【００８５】
図１３において、判定／デマッピング回路回路33に代えて判定／デマッピング回路81を採用すると共に、外部記憶装置82を設けた点が図１３の実施の形態と異なる。
【００８６】
外部記憶装置82は図示しない記憶媒体にコンステレーションの判定／デマッピングのためのソフトウェアを格納しており、このソフトウェアを読出して判定／デマッピング回路81に供給することができるようになっている。判定／デマッピング回路81は、外部記憶装置82からのソフトウェアを実行することにより、判定／デマッピング回路33と同様の作用を呈することができるようになっている。
【００８７】
次に、このように構成された実施の形態の動作について図１４及び図１５のフローチャートを参照して説明する。図１４はコンステレーションマッピングにおける処理フローを示し、図１５は判定／デマッピングにおける処理フローを示している。
【００８８】
変調側においては、コンステレーションのマッピング処理のみが図１の実施の形態と異なる。コンステレーションマッピング装置71は、外部記憶装置72からコンステレーションマッピング用のプログラムをロードして、コンステレーションマッピングを行う。図１４のステップＴ1 乃至Ｔ5 において、コンステレーションマッピング装置71は、入力されたシリアルデータをＮビットのパラレルデータに変換する。
【００８９】
即ち、コンステレーションマッピング装置71にシリアルデータが１ビット入力される毎に、ステップＴ2 においてカウント用の変数Ｃがインクリメントされて処理をステップＴ3 に移行する。ステップＴ3 では入力シリアルデータを保持する入力バッファ内のデータＤｉｎを１ビット左にシフトさせ、次のステップＴ4 で入力バッファの空いた下位ビットに入力ビットＩｎを挿入して、処理をステップＴ1 に移行する。
【００９０】
ステップＴ1 のＮは各シンボルに割り当てる符号のビット数を示しており、変数ＣがＮに到達すると、ステップＴ5 においてデータＤｉｎを比較用のバッファにパラレルデータＤｄとして転送する。例えば、３２ＱＡＭに対応させた場合には、Ｎは５であり、入力バッファに５ビット分のデータが保持されると、比較用バッファに５ビットのパラレルデータＤｄが転送され、ステップＴ6 において変数Ｃ及び入力バッファが“０”に初期化される。
【００９１】
図１４のＳ1 乃至ＳM は夫々２のＮ乗（＝Ｍ）個のシンボルＳ1 乃至ＳM に割り当てたパラレルデータを示している。また、Ｒ（Ｓ1 ）乃至Ｒ（ＳM ）は夫々コンステレーション上のシンボルＳ1 乃至ＳM の複素座標を示している。本実施の形態においては、各シンボルＳ1 乃至ＳM によるコンステレーションの外周形状は矩形となるように、Ｒ（Ｓ1 ）乃至Ｒ（ＳM ）の複素座標が規定されている。
【００９２】
ステップＴ7 では比較用バッファに格納されたパラレルデータＤｄがシンボルＳ1 に割り当てられたパラレルデータＳ1 に一致しているか否かが判定される。一致している場合には、ステップＴ8 において、このシンボルＳ1 の複素座標Ｒ（Ｓ1 ）を出力バッファの内容Ｄｅとして出力して、処理を終了する。
【００９３】
ステップＴ7 でバッファに格納されたパラレルデータＤｄがパラレルデータＳ1 に一致していない場合には、処理をステップＴ9 に移行してパラレルデータＤｄがシンボルＳ2 に割り当てられたパラレルデータＳ2 に一致しているか否かが判定される。一致している場合には、ステップＴ10において、シンボルＳ2 の複素座標Ｒ（Ｓ2 ）が出力バッファの内容Ｄｅとして出力される。
【００９４】
以後同様にして、比較用バッファのパラレルデータＤｄと各シンボルＳ3 乃至Ｓ(M-1) に割り当てられたパラレルデータＳ3 乃至Ｓ(M-1) とが一致するまで、順次比較が行われる。一致した場合には、そのシンボルの複素座標を出力バッファの内容Ｄｅとして出力して処理を終了する。
【００９５】
ステップＴ11において、パラレルデータＤｄがパラレルデータＳ(M-1) に一致していないことが判断された場合には、ステップＴ13において、シンボルＳM の複素座標Ｒ（ＳM ）を出力バッファの内容Ｄｅとして出力する。
【００９６】
こうして、コンステレーションマッピング装置71の図示しない出力バッファから図３と同様のマッピングによるＩ，Ｑ信号が出力される。他の作用は図１の実施の形態と同様である。
【００９７】
一方、復調側においては、コンステレーションの判定及びデマッピング処理のみが図４の実施の形態と異なる。判定／デマッピング回路81は、外部記憶装置82からコンステレーションの判定及びデマッピング用のプログラムをロードして、コンステレーションの判定及びデマッピングを行う。判定／デマッピング回路81には、変調器側のコンステレーションマッピング装置71の出力に対応したＩ，Ｑ信号が入力される。即ち、図１４のステップＴ8 ，Ｔ10，Ｔ12，Ｔ13によって得られた出力バッファの内容と同様の信号が得られる。
【００９８】
判定／デマッピング回路81に入力される信号のＩ軸成分をＩｍ（Ｄｅ）としＱ軸成分をＲｅ（Ｄｅ）とする。図１５のステップＴ21乃至Ｔ28及びステップＴ31乃至Ｔ38によって、Ｉ，Ｑ信号がいずれのシンボルを示すものであるかを判定する。ステップＴ21，Ｔ31において、夫々Ｒｅ（Ｄｅ），Ｉｍ（Ｄｅ）を変数Ｒｅｒ，Ｒｅｉに代入する。ステップＴ22では変数Ｒｅｒが閾値Ｋ1 よりも小さいか否かが判定される。Ｋ1 よりも小さい場合には、ステップＴ23において、Ｑ軸成分についてはこの閾値Ｋ1 以下で閾値Ｋ1 にＱ軸座標の値が最も近いシンボルのＱ軸座標をバッファＤｄｒに格納して、処理をステップＴ39に移行する。
【００９９】
ステップＴ22で変数Ｒｅｒが閾値Ｋ1 以上であるものと判定された場合には処理をステップＴ24に移行して、変数Ｒｅｒが閾値Ｋ2 よりも小さいか否かが判定される。Ｋ2 よりも小さい場合には、ステップＴ25において、Ｑ軸成分についてはこの閾値Ｋ2 以下で閾値Ｋ2 にＱ軸座標の値が最も近いシンボルのＱ軸座標をバッファＤｄｒに格納して、処理をステップＴ39に移行する。
【０１００】
以後同様にして、変数Ｒｅｒが閾値Ｋ3 ，Ｋ4 ，…，Ｋｇよりも小さいものと判定されるまで、順次比較が行われる。閾値よりも小さい場合には、その閾値以下でその閾値に最も近いＱ軸座標を有するシンボルのＱ軸座標をバッファＤｄｒに格納して処理をステップＴ39に移行する。
【０１０１】
同様に、ステップＴ32乃至Ｔ38において、変数Ｒｅｉが閾値Ｌ1 ，Ｌ2 ，…，Ｌｇよりも小さいと判定されるまで順次比較が行われ、閾値よりも小さい場合には、その閾値以下でその閾値に最も近いＩ軸座標を有するシンボルのＩ軸座標をバッファＤｄｉに格納して処理をステップＴ39に移行する。
【０１０２】
ステップＴ39においては、座標が（Ｄｄｒ，Ｄｄｉ）で与えられるシンボルＧ（Ｄｄｒ，Ｄｄｉ）に割り当てられたパラレルデータＤｆが得られる。このパラレルデータＤｆは、ステップＴ41乃至Ｔ45の処理によって元のシリアルデータに戻される。
【０１０３】
即ち、パラレルデータＤｆはステップＴ43において最下位ビットが出力バッファＤｏｕｔに供給される。次のステップＴ44ではパラレルデータＤｆは右に１ビットだけシフトされる。ステップＴ41，Ｔ42によって変数ＣがインクリメントされながらＮに到達したか否かが判断される。なお、３２ＱＡＭではＮは５である。ステップＴ41乃至Ｔ44によってパラレルデータＤｆはシリアルデータに変換されて出力バッファＤｏｕｔから出力される。ステップＴ45では変数Ｃ及び出力バッファＤｏｕｔは初期化されて処理は終了する。
【０１０４】
このように、本実施の形態においては、ソフトウェア処理によってコンステレーションマッピング及びデマッピングが可能である。
【０１０５】
【発明の効果】
以上説明したように本発明によれば、コンステレーション全体の外周形状が正方形となるようなシンボル配置を採用することにより、復調時のＡＦＣ動作において、周波数誤差の検出精度を向上させ、引込み速度を早くし、引込み後のＡＦＣの制御を安定にすることができるという効果を有する。
【図面の簡単な説明】
【図１】  本発明に係る多値直交振幅変調装置の一実施の形態を示すブロック図。
【図２】  図１中のコンステレーションマッピング装置３の具体的な構成を示すブロック図。
【図３】  図１中のコンステレーションマッピング装置３のマッピングを説明するための説明図。
【図４】  多値直交振幅復調装置の一実施の形態を示すブロック図。
【図５】  図４中の判定／デマッピング回路33の具体的な構成を示すブロック図。
【図６】  図４中の判定／デマッピング回路33のデマッピングを説明するための説明図。
【図７】  実施の形態を説明するための説明図。
【図８】  実施の形態を説明するための説明図。
【図９】  従来例におけるデマッピングを説明するための説明図。
【図１０】  １２８ＱＡＭに対応した本実施の形態における他のコンステレーションマッピングを説明するための説明図。
【図１１】  本実施の形態における他のコンステレーションマッピングを説明するための説明図。
【図１２】  本発明の他の実施の形態に係る多値直交振幅変調装置を示すブロック図。
【図１３】  多値直交振幅復調装置を示すブロック図。
【図１４】  図１２の実施の形態におけるコンステレーションマッピングにおける処理フローを示すフローチャート。
【図１５】  図１３の実施の形態におけるは判定／デマッピングにおける処理フローを示すフローチャート。
【図１６】  シンボルの幾何学的な配置の様子を表したコンステレーションを示す説明図。
【図１７】  シンボルの幾何学的な配置の様子を表したコンステレーションを示す説明図。
【図１】
0003691936.tif 000003
【図２】
0003691936.tif 000004
【図３】
0003691936.tif 000005
【図４】
0003691936.tif 000006
【図５】
0003691936.tif 000007
【図６】
0003691936.tif 000008
【図７】
0003691936.tif 000009
【図８】
0003691936.tif 000010
【図９】
0003691936.tif 000011
【図１０】
0003691936.tif 000012
【図１１】
0003691936.tif 000013
【図１２】
0003691936.tif 000014
【図１３】
0003691936.tif 000015
【図１４】
0003691936.tif 000016
【図１５】
0003691936.tif 000017
【図１６】
0003691936.tif 000018
【図１７】
0003691936.tif 000019