(57)【特許請求の範囲】
【請求項１】
基板上に形成された段差を有する縦形素子を備えた半導体装置において、
上記基板全面に、上記縦形素子の電極の最上端よりも上面が高くなるように形成された有機絶縁膜と、
上記縦形素子の電極の上側の領域およびその領域の周囲の上記有機絶縁膜上に形成され、上記電極と電気的に接続された取り出し電極とを備え、
上記取り出し電極は、上記縦形素子の電極の上側の領域に他の領域よりも低い窪みと、上記窪みよりも高くかつ上記取り出し電極側を接続するフリップチップ実装時に下側の上記有機絶縁膜により支持される領域とを有する半導体装置を製造する半導体装置の製造方法であって、
上記縦形素子が形成された基板全面に、その基板上に形成された空隙に入りやすいように粘度を低くしたベンゾシクロブテン溶液を塗布して、プリベークを行う工程と、
上記プリベークにより形成されたベンゾシクロブテン膜にベンゾシクロブテン溶液を重ねて塗布し、プリベークおよびハードベークを行う工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
基板上に形成された段差を有する縦形素子を備えた半導体装置であって、上記基板全面に、上記縦形素子の電極の最上端よりも上面が高くなるように形成された有機絶縁膜と、上記縦形素子の電極の上側の領域およびその領域の周囲の上記有機絶縁膜上に形成され、上記電極と電気的に接続された取り出し電極とを備え、上記取り出し電極の上記縦形素子の電極の上側の領域が上記取り出し電極の他の領域よりも低い半導体装置を製造する半導体装置の製造方法であって、
上記縦形素子が形成された基板全面に、その基板上に形成された空隙に入りやすいように粘度を低くしたベンゾシクロブテン溶液を塗布して、プリベークを行う工程と、
上記プリベークにより形成されたベンゾシクロブテン膜にベンゾシクロブテン溶液を重ねて塗布し、プリベークおよびハードベークを行う工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
基板上に形成された段差を有する複数の縦形素子であるトランジスタを備えた半導体装置であって、上記基板全面に、上記トランジスタの電極の最上端よりも上面が高くなるように形成された有機絶縁膜と、上記トランジスタの電極の上側の領域およびその領域の周囲の上記有機絶縁膜上に形成され、上記電極と電気的に接続された取り出し電極とを備え、上記取り出し電極の上記トランジスタの電極の上側の領域が上記取り出し電極の他の領域よりも低いと共に、上記各トランジスタのエミッタ電極が上記取り出し電極を介して互いに電気的に接続されている半導体装置を製造する半導体装置の製造方法であって、
上記縦形素子が形成された基板全面に、その基板上に形成された空隙に入りやすいように粘度を低くしたベンゾシクロブテン溶液を塗布して、プリベークを行う工程と、
上記プリベークにより形成されたベンゾシクロブテン膜にベンゾシクロブテン溶液を重ねて塗布し、プリベークおよびハードベークを行う工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、基板上に形成された段差を有する縦形素子を備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、半導体装置としては、図２６に示すものがある(特開平１０−５０７２０号公報)。この半導体装置は、基板６１１上に形成されたコレクタコンタクト層６１２上に線形素子であるへテロ接合バイポーラトランジスタ(以下、ＨＢＴという)６０１を形成し、そのＨＢＴ６０１をベンゾシクロブテン(以下、ＢＣＢという)膜６０２で覆った構造であり、エミッタ電極６０３上部に開口を設けて、別の取り出し電極６０４によりＢＣＢ膜６０２上に信号線を取り出している。ここで特徴的なことは、ＢＣＢ膜６０２のエミッタ電極６０３上部が急な角度で開口されて、エミッタ電極６０３上の取り出し電極６０４の領域Ｂと、ＢＣＢ膜６０２上の取り出し電極６０４の領域Ａとの高さが一致することである。
【０００３】
この半導体装置の実装方法として、フリップチップ実装と呼ばれる方法がある。このフリップチップ実装方法は、半導体装置の表面をパッケージ基体側に向けて、接続する方法でワイヤでの接続が不要であり、接続距離を短くできるので、半導体装置の信号伝搬損失を小さくできるメリットがある。
【０００４】
また、ＨＢＴのような高周波素子を複数使用する場合、ウエハ上にＨＢＴを複数個並べて、それぞれのＨＢＴの電極を接続する必要がある。
【０００５】
【発明が解決しようとする課題】
ところで、上記半導体装置のフリップチップ実装を行う場合、表面の取り出し電極６０４が平坦であるために、パッケージ基体に接触させると、半導体装置全体を強く押さえる必要が生じ、半導体装置に大きな圧力を加える必要が生じる。通常、パッケージ基体表面は、２０μｍ程度のうねりが生じており、うねりの大きさによっては、十分に接触が得られない部分が生じる。したがって、マージン距離を考慮して、強く押さえて電極をつぶす必要があり、非常に大きな力が半導体装置にかかる。
【０００６】
このように、従来の半導体装置の構造では、非常に大きな力を半導体装置に加える必要があり、半導体装置にダメージを与える可能性が大きいという問題がある。また、上記半導体装置を押えつける力を小さくすると、取り出し電極とパッケージ基体との接触が不安定になり、信頼性が低下するという問題がある。
【０００７】
そこで、この発明の目的は、実装時に縦形素子の電極にかかる圧力を低減すると共に、適正な圧力で取り出し電極とパッケージ基体とを確実に接触させて、信頼性を向上できる高性能で高歩留りの半導体装置の製造方法を提供することにある。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【課題を解決するための手段】
上記目的を達成するため、この発明の半導体装置の製造方法は、基板上に形成された段差を有する縦形素子を備えた半導体装置において、上記基板全面に、上記縦形素子の電極の最上端よりも上面が高くなるように形成された有機絶縁膜と、上記縦形素子の電極の上側の領域およびその領域の周囲の上記有機絶縁膜上に形成され、上記電極と電気的に接続された取り出し電極とを備え、上記取り出し電極は、上記縦形素子の電極の上側の領域に他の領域よりも低い窪みと、上記窪みよりも高くかつ上記取り出し電極側を接続するフリップチップ実装時に下側の上記有機絶縁膜により支持される領域とを有する半導体装置を製造する半導体装置の製造方法であって、上記縦形素子が形成された基板全面に、その基板上に形成された空隙に入りやすいように粘度を低くしたＢＣＢ溶液を塗布して、プリベークを行う工程と、上記プリベークにより形成されたＢＣＢ膜にＢＣＢ溶液を重ねて塗布し、プリベークおよびハードベークを行う工程とを有することを特徴としている。
【００２８】
上記半導体装置の製造方法によれば、上記縦形素子が形成された基板全面に、その基板上に形成される空隙に入りやすいように粘度を低くしたＢＣＢ溶液を塗布して、プリベークを行った後、そのプリベークにより形成されたＢＣＢ膜にＢＣＢ溶液を重ねて塗布して、プリベークおよびハードベークを行い、上記縦形素子の電極の最上端よりも上面が高いＢＣＢ膜を形成する。そうすることによって、実装するパッケージ基体と接触する部分の取り出し電極の下側にＢＣＢ膜が存在すると共に、上記段差を有する縦形素子が基板上に存在しても平坦化することができる。しかし、ＢＣＢにより見た目は平坦化できても、数μｍ程度の微細で複雑な、縦形素子の構造内部の入り組んだ部分(空隙)にＢＣＢが充填されるかどうかは、未だ不明であった。本出願人は、このような縦形素子の複雑に入り組んだ構造に対して、以下のような方法によって、ＢＣＢが充填できることを見出した。この方法によれば、入り組んだ構造だけでなく、電極に囲まれた微小な空隙にも、ＢＣＢが充填できることが判った。
【００２９】
すなわち、塗布するＢＣＢ溶液のＢＣＢ含有量に応じて塗布液の粘性が異なり、高濃度ＢＣＢ溶液では、一度の塗布で厚みを稼げるが、逆テーパの段差形状を持つような縦形素子の隙間や中空配線の空隙に、ＢＣＢが入りにくいことが多い。このような場合、低粘度のＢＣＢを塗布し、ハードベークを行い、再度重ねて塗布することによって、縦形素子の入り組んだ部分に、均一に入り込む。このとき、ＢＣＢの塗布後の厚みを、入り組んだ形状を有する縦形素子の高さや電極下の空隙の高さに略等しくなるように条件設定して塗布することによって、縦形素子内部の隙間や電極下の空隙に、ＢＣＢはうまく充填できる。
【００３０】
また、上記半導体装置によれば、上記縦形素子(ＨＢＴやガンダイオード等)の電極の直上の取り出し電極の領域を窪ませ、その窪みから離れた周囲の取り出し電極の他の領域を高くすることによって、取り出し電極側をパッケージ基体に接触させて実装するとき、取り出し電極の窪みよりも高い領域が下側の有機絶縁膜膜に支持されて、取り出し電極の窪みに圧力がかからないようにする。したがって、実装時に縦形素子の電極にかかる圧力を低減すると共に、適正な圧力で取り出し電極とパッケージ基体とを確実に接触させて、信頼性を向上できる。また、上記有機絶縁膜により縦形素子をカバーするので、外部からの水分の侵入を防ぐことが可能になり、耐湿性に対して縦形素子の信頼性が向上する。
【００３１】
また、複数の縦形素子が基板上に存在する場合も同様である。各縦形素子の電極の上側の取り出し電極の領域を窪ませ、電極間を有機絶縁膜上で取り出し電極を介して相互に接続することも可能である。また、各縦形素子の電極間の有機絶縁膜上の取り出し電極の領域は最も高くなり、フリップチップ実装するときにこの部分がパッケージ基体と接触する。
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
また、この発明の半導体装置の製造方法は、基板上に形成された段差を有する縦形素子を備えた半導体装置であって、上記基板全面に、上記縦形素子の電極の最上端よりも上面が高くなるように形成された有機絶縁膜と、上記縦形素子の電極の上側の領域およびその領域の周囲の上記有機絶縁膜上に形成され、上記電極と電気的に接続された取り出し電極とを備え、上記取り出し電極の上記縦形素子の電極の上側の領域が上記取り出し電極の他の領域よりも低い半導体装置を製造する半導体装置の製造方法であって、上記縦形素子が形成された基板全面に、その基板上に形成された空隙に入りやすいように粘度を低くしたＢＣＢ溶液を塗布して、プリベークを行う工程と、上記プリベークにより形成されたＢＣＢ膜にＢＣＢ溶液を重ねて塗布し、プリベークおよびハードベークを行う工程とを有することを特徴としている。
【００３７】
上記半導体装置の製造方法によれば、上記縦形素子が形成された基板全面に、その基板上に形成される空隙に入りやすいように粘度を低くしたＢＣＢ溶液を塗布して、プリベークを行った後、そのプリベークにより形成されたＢＣＢ膜にＢＣＢ溶液を重ねて塗布して、プリベークおよびハードベークを行い、上記縦形素子の電極の最上端よりも上面が高いＢＣＢ膜を形成する。そうすることによって、実装するパッケージ基体と接触する部分の取り出し電極の下側にＢＣＢ膜が存在すると共に、上記段差を有する縦形素子が基板上に存在しても平坦化することができる。
【００３８】
また、この発明の半導体装置の製造方法は、基板上に形成された段差を有する複数の縦形素子であるトランジスタを備えた半導体装置であって、上記基板全面に、上記トランジスタの電極の最上端よりも上面が高くなるように形成された有機絶縁膜と、上記トランジスタの電極の上側の領域およびその領域の周囲の上記有機絶縁膜上に形成され、上記電極と電気的に接続された取り出し電極とを備え、上記取り出し電極の上記トランジスタの電極の上側の領域が上記取り出し電極の他の領域よりも低い半導体装置を製造する半導体装置の製造方法であって、上記縦形素子が形成された基板全面に、その基板上に形成された空隙に入りやすいように粘度を低くしたＢＣＢ溶液を塗布して、プリベークを行う工程と、上記プリベークにより形成されたＢＣＢ膜にＢＣＢ溶液を重ねて塗布し、プリベークおよびハードベークを行う工程とを有することを特徴としている。
【００３９】
上記半導体装置の製造方法によれば、上記複数の縦形素子が形成された基板全面に、その基板上に形成される空隙に入りやすいように粘度を低くしたＢＣＢ溶液を塗布して、プリベークを行った後、そのプリベークにより形成されたＢＣＢ膜にＢＣＢ溶液を重ねて塗布して、プリベークおよびハードベークを行い、上記縦形素子の電極の最上端よりも上面が高いＢＣＢ膜を形成する。そうすることによって、実装するパッケージ基体と接触する部分の取り出し電極の下側にＢＣＢ膜が存在すると共に、上記段差を有する縦形素子が基板上に存在しても平坦化することができる。
【００４０】
【発明の実施の形態】
以下、この発明の半導体装置の製造方法を図示の実施の形態により詳細に説明する。
【００４１】
(第１実施形態)
図１はこの発明の第１実施形態の半導体装置の断面を示している。図１に示すように、この半導体装置は、基板１００上に、エミッタメサ１０１,ベースメサ１０２およびコレクタメサ１０３を有する縦形素子のＨＢＴ１２０を形成している。上記ＨＢＴ１２０は段差を有している。そして、基板全面にＢＣＢを塗布してＢＣＢ膜１０４を形成することにより基板全体を平坦化し、そのＢＣＢ膜１０４のエミッタ電極１０５の上側にホール１１０を形成している。そのホール１１０を介してエミッタ電極１０５と電気的に接続された取り出し電極１０６をＢＣＢ膜１０４上に形成している。上記取り出し電極１０６は、エミッタ電極１０５上側の領域が窪んでいることが特徴である。この取り出し電極１０６の窪み１０７によって、チップ表面をパッケージ基体(図示せず)に接触させて実装するフリップチップボンディングを行うとき、エミッタ電極１０５に力が直接かからず、ＨＢＴのダメージを防ぐ効果がある。
【００４２】
また、図２に上記半導体装置の平面図を示しており、エミッタ電極１０５上にある取り出し電極１０６は、ＨＢＴのエミッタ電極１０５より大きい面積をカバーしている。上記取り出し電極１０６の面積がエミッタ面積によらず大きく取れるので、ＨＢＴで発生した熱を放熱しやすく、ＨＢＴの信頼性向上に効果がある。また、基板全体がＢＣＢ膜１０４によって平坦化されているので、この半導体装置をフリップチップ方式で実装するとき、半導体装置のエミッタ部分(取り出し電極１０６)とパッケージ基体の接触面積を増やせるため、エミッタ電極における信号損失を低減することが可能になり、性能向上に効果がある。
【００４３】
また、ＢＣＢ膜１０４によってＨＢＴがカバーされており、外部からの水分の侵入を防ぐことが可能になり、耐湿性に対してＨＢＴの信頼性が向上する効果がある。
【００４４】
(第２実施形態)
図３はこの発明の第２実施形態の半導体装置の断面を示している。この半導体装置は、基板２００上に、エミッタメサ２０１,ベースメサ２０２およびコレクタメサ２０３とを有する複数の縦形素子のＨＢＴ２１０を形成している。上記ＨＢＴ２１０は段差を有している。上記各ＨＢＴ２１０のエミッタ電極２０４に上方が広がった断面形状のエミッタ引き出し電極２０５を形成し、基板全面にＢＣＢを塗布して形成されたＢＣＢ膜２０６によって基板全体を平坦化している。そして、上記ＢＣＢ膜２０６に設けられたホール２０７を介してエミッタ引き出し電極２０５に電気的に接続された取り出し電極２０８をＢＣＢ膜２０６上に形成し、取り出し電極２０８により各ＨＢＴ２１０のエミッタ電極２０４を互いに接続している。
【００４５】
上記各ＨＢＴ２１０のエミッタ取り出し電極２０８のエミッタ電極２０４直上に窪み２０９を夫々形成しているため、この半導体装置をパッケージ基体(図示せず)にフリップチップボンディングにより実装するとき、エミッタ電極２０４に直接力が加わらないばかりか、エミッタ引き出し電極２０５の断面形状が上方に広がった形状であるため、エミッタ取り出し電極２０８に力が加わったときにも、その力を分散させ、エミッタ電極２０４にかかる力を低減する効果がある。また、上記ＢＣＢ膜２０６に、エミッタ引き出し電極２０５とエミッタ取り出し電極２０８とを接続するためのホール２０７を形成するときも、エミッタ引き出し電極２０５が上方に広がった形状であるため、ホールパターンのアライメントずれや、ＢＣＢ膜２０６の加工精度が少々悪くても、位置ずれ等の問題を生じないので、製造歩留りを向上させる効果がある。
【００４６】
(第３実施形態)
図４はこの発明の第３実施形態の半導体装置の平面図であり、図５は図４のＶ−Ｖ線から見た上記半導体装置の断面図であり、図６は図４のVI−VI線から見た上記半導体装置の断面図である。
【００４７】
図５に示すように、この半導体装置は、基板３２０上に、エミッタメサ３０１,ベースメサ３０２およびコレクタメサ３０３を有する縦形素子のＨＢＴ３３０を複数形成している。上記ＨＢＴ３３０は段差を有している。上記各ＨＢＴのエミッタ電極３０４上に、上方が広がった断面形状のエミッタ引き出し電極３０５を形成している。
【００４８】
また、図６に示すように、上記コレクタ電極３０６,ベース電極３０７(図５に示す)も、引き出し電極３０８を介してＢＣＢ膜３００上の取り出し電極３１０に接続している。
【００４９】
また、図４に示すように、コレクタ電極３０６(図５に示す)は、パッド部分である取り出し電極３１０により互いに接続されている。一方、ベース電極３０７(図５に示す)は、それぞれパッド部分である取り出し電極３１１で分離されている。
【００５０】
この第３実施形態の半導体装置は、第１,第２実施形態の半導体装置と同様の効果を有する。
【００５１】
(第４実施形態)
図７はこの発明の第４実施形態の半導体装置の断面を示している。この半導体装置は、基板４００上に、エミッタメサ４０１,ベースメサ４０２およびコレクタメサ４０３と縦形素子のＨＢＴ４１０を複数形成している。上記ＨＢＴ４１０は段差を有している。上記各ＨＢＴのエミッタ電極４０４上に、上方が広がった断面形状のエミッタ引き出し電極４０５を設けている。なお、図７では示されていないが、コレクタ電極４０６とベース電極４０７も、引き出し電極を介してＢＣＢ膜４０８上の取り出し電極に接続している。
【００５２】
上記ＢＣＢ膜４０８上の取り出し電極４０９の周辺部の断面は半円形をしている。この取り出し電極４０９の周辺部によって、フリップチップ実装時のパッケージ基体(図示せず)との接触部分の面積を増やせるので、さらに接触抵抗を低減することが可能である。
【００５３】
また、製造プロセスにおいて、取り出し電極４０９のパターンをレジストで形成した後、メッキで電極を形成するとき、レジスト厚み以上になるように電極厚みを設定して析出させれば、このような半円形状の周辺部が得られるので、電極厚みは、レジスト厚みに制限されず、他の実施形態とプロセス上の大きな変更点を生じずに、形成できる利点がある。
【００５４】
(第５実施形態)
図８(a)〜(d),図９(a)〜(c)および図１０(a),(b)はこの発明の第５実施形態の半導体装置の製造方法を示している。以下、図８(a)〜(d),図９(a)〜(c)および図１０(a),(b)に従って半導体装置の製造方法を説明する。
【００５５】
まず、図８(a)に示すように、基板５０７上に、エミッタメサ５０１,ベースメサ５０２およびコレクタメサ５０３とを有する縦形素子のＨＢＴを複数形成している。上記エミッタメサ５０１上にエミッタ電極５０４を形成し、ベースメサ５０２上にベース電極５０５を形成し、コレクタメサ５０３上にコレクタ電極５０６を形成している。
【００５６】
上記エミッタメサ５０１は厚みが０.３μｍ、ベースメサ５０２は厚みが１.０μｍ、コレクタメサ５０３は厚みが０.７μｍである。このときのメサエッチングは、フォトレジストやメタル等のマスクを用い、クエン酸と過酸化水素の混合液等でエッチングする。また、塩素系ガスを用いて、ドライエッチングによってメサエッチングする方法もある。
【００５７】
次に、図８(b)に示すように、基板(図８(a)に示す)にノボラック系レジストを塗布し、エミッタ電極５０４およびコレクタ電極５０６が露出するように、かつ、図示されていないがベース電極５０５の一部が露出するように、パターン露光を行って現像をすることによって、レジスト５０８を部分的に残し、１４０℃〜２００℃のハードベークでレジスト５０８の断面が丸くなるようにする。
【００５８】
次に、図８(c)に示すように、基板(図８(b)に示す)全面にノボラックレジスト５０９を塗布し、エミッタ電極５０４およびコレクタ電極５０６の上側を開口し、図示されていないがベース電極５０５の一部の上側を開口する。その後、チタン,金をそれぞれ０.１μｍ,１μｍの厚みで蒸着し、幅９μｍのエミッタ引き出し電極５１０、ベース引き出し電極(図示せず)、幅６μｍのコレクタ引き出し電極５１２を夫々形成する。
【００５９】
その後、図８(d)に示すように、レジスト５０９(図８(c)に示す)を有機溶剤で除去する。
【００６０】
次に、図９(a)に示すように、基板全面にＢＣＢ４６％メシチレン溶液を３０００回転で１分間塗布し、窒素中で９０℃３０分の条件で予備ベークを行い、その後、窒素中で１５０℃１０分、３００℃１０分の条件でハードベークを行い、ＢＣＢ膜５１３を形成する。上記ＢＣＢ膜５１３の厚みは、必要に応じてハードベーク後にＢＣＢを重ねて塗布することにより、任意に設定できる。最終的に、ＢＣＢ膜５１３の厚みを５μｍ〜１０μｍにする。
【００６１】
また、ＨＢＴの断面形状からわかるように、塗布には難しい入り組んだオーバーハング形状が存在するが、４６％程度のＢＣＢ溶液を重ねて塗布することで気泡の発生を防ぐことが容易にできる。ＢＣＢ６３％メシチレン溶液では、１回の塗布により、ＢＣＢ４３％溶液では２回から３回の重ね塗りを要する厚みを実現できるが、ＨＢＴに存在するオーバーハング形状をカバーするとき、気泡が発生し、ＨＢＴの不良を招くこともある。
【００６２】
上記ＢＣＢ膜５１３をハードベークした後、図９(b)に示すように、ノボラックレジスト５１４を塗布し、そのボラックレジスト５１４のエミッタ引き出し電極５１０上に、エミッタ引き出し電極５１０とエミッタ取り出し電極５１６を接触させるためのコンタクトホールのパターン５１５を形成する。このコンタクトホールのパターン幅は、６μｍとし、エミッタ引き出し電極５１０よりも小さく設定する。そして、コンタクトホールのパターン形成後、ハードベークによって、レジスト５１４に丸みをつけることが重要で、後に形成するＢＣＢ膜５１３(図９(a)に示す)上のエミッタ取り出し電極５１６(図９(c)に示す)と、エミッタ引き出し電極５１０がスムーズにコンタクト形成できる。
【００６３】
レジストは、リアクティブイオンエッチングのときの熱によっても、自然に丸くなるので、ハードベークをしない場合でも、スムーズなコンタクトホールは形成できるが、レジストの安定化のためにハードベークをするのが望ましい。
【００６４】
上記レジスト５１４に丸みを形成した後、平行平板型電極のリアクティブイオンエッチング装置を用いて、ＣＨＦ3および酸素を流量比(ＣＨＦ3：Ｏ2)１：２〜１：１程度の範囲で真空度を５Ｐａにし、１００Ｗのパワーで２０分エッチングを行う(図９(b))。このリアクティブイオンエッチングによって、レジスト５１４もエッチングを受け、レジスト形状がＢＣＢ膜５１３に反映される。なお、エッチング速度を０.３μｍ／分として２０分のエッチングによって、ＢＣＢ膜５１３は、６μｍ程度エッチングを受けている。このＢＣＢ膜５１３が受けた部分が、エミッタ取り出し電極を形成するとき、エミッタ電極直上の窪みとなって残る。従って、窪みの深さを、エミッタ引き出し電極５１０の上端部高さとＢＣＢ膜５１３の厚みによってコントロールできる。すなわち、エミッタ引き出し電極５１０を薄くするか、ＢＣＢ膜５１３を厚くして、エッチング深さを深くすれば、窪みの深さも深くなる。形成される窪みの深さ範囲は、１μｍ以上３０μｍ以下が可能であるが、圧力の低減を効果的に行うには、２μｍ以上が好ましく、エッチングマスクであるレジスト５１４とＢＣＢ膜５１３のエッチング選択比があまりとれないこともあって、加工精度を保つ点から、２０μｍ以下が好ましい。
【００６５】
上記エッチングによって、エミッタ引き出し電極５１０上では、ＢＣＢ膜のコンタクトホール開口幅はほぼ６μｍになり、ＢＣＢ膜の上部では、ほぼ９μｍになる。
【００６６】
次に、図９(c)に示すように、レジストを除去し、基板全面にチタン,金を０.０５μｍ,０.３μｍの厚みで蒸着して給電メタル５１７を形成し、ノボラックレジスト５１８を２０〜２５μｍの厚みで塗布し、エミッタ取り出し電極のためのパターンを形成する。エミッタ取り出し電極のためのパターンは、複数個のＨＢＴが覆われる程度の大きさが望ましい。この第５実施形態では、ＨＢＴの間隔が４５μｍのため、２つのＨＢＴは、９０μｍの幅に収まる。エミッタ取り出し電極のパターン寸法は、ＨＢＴの幅９０μｍに２０μｍを加え、幅１１０μｍで、長さ方向は、ＨＢＴのエミッタ引き出し電極の長さ１００μｍに２０μｍを加えて１２０μｍの長さに設定している。ここで、２０μｍに設定した幅や長さの余裕は、プロセスの精度にも依存するが、０μｍ以上３００μｍ以下が用いられる。あまり、余裕を取りすぎると、チップの面積を増大させ望ましくない。好ましい条件では、５μｍ以上、１００μｍ以下が望ましい。
【００６７】
その後、図９(c)に示すように、電解メッキによって、取り出し電極のためのパターンに金を２０μｍ厚みに折出させ、エミッタ取り出し電極５１６を形成する。
【００６８】
上記電解メッキによる取り出し電極５１６の析出によって、給電メタル５１７から折出した金の厚みが均―になるため、エミッタ引き出し電極５１０上に析出した金の基板５０７からの高さは、ＢＣＢ膜５１３の平坦部上の金の高さより低くなる。
【００６９】
このとき、図１０(a)に示すように、必要に応じて、エミッタ取り出し電極５２０は、レジスト厚み以上に例えば３０μｍ〜５０μｍ析出させる。例えば、フリップチップボンディングのように、チップの表面をパッケージ基体に接触させるような場合、チップの表面とパッケージ基体の表面の距離をとる必要がある。このような場合、良く行われる微細金バンプを用いた手法では、微細バンプ間の接触を防ぐため、レジストの厚み以上にメッキをすることは可能でないのに対し、この発明の構造では、レジスト厚みに関わらず、メッキ厚みを増加させることができる。
【００７０】
次に、エミッタ取り出し電極５２０を析出後、図１０(b)に示すように、有機溶剤を用いてレジスト５１８(図１０(a)に示す)を取り去ると共に、給電メタル５１７の露出部分をエッチングにより除去する。この給電メタル５１７のエッチングには、例えば、よう化アンモニウムとよう化力リウムの混合溶液に潰けることで、金のエッチングを行い、６０〜９０℃に加湿したりん酸によって、チタンをエッチングすることができる。
【００７１】
(第６実施形態)
図１１にこの発明の第６実施形態の半導体装置の断面を示している。図１１に示すように、基板７００上に複数の縦形素子のＨＢＴ７０４とＢＣＢ膜７０３を形成し、ＨＢＴ７０４とＢＣＢ膜７０３上に取り出し電極７０１を形成した後、再度ＢＣＢを塗布し、取り出し電極７０１の表面が露出するまで、リアクティブイオンエッチング装置によって、再度塗布したＢＣＢ膜をエッチングして、ＢＣＢ膜７０２を形成している。この再塗布する樹脂は、ＢＣＢ以外にポリイミド等を用いても良い。この半導体装置をフリップチップ実装すると、ＢＣＢ膜７０２によって電極の高さを規定できるので、取り出し電極７０１とパッケージ基体(図示せず)の接触具合が一定に保てる上、パッケージ基体表面と、チップ面の距離も一定に保てるので、実装歩留りが向上する。さらに、金錫合金やはんだによって、取り出し電極をパッケージ基体の電極に接続する場合、これらの金属は取り出し電極の金と熱反応を生じ、取り出し電極の体積を小さくする可能性がある。このような場合には、再度塗布したＢＣＢ膜７０２がパッケージ基体とチップとの間に挟まり、取り出し電極７０１の体積減少を防ぐ効果がある。
【００７２】
また、再度塗布するＢＣＢの代わりにポリイミドを用いた場合、ポリイミドの収縮性がうまく働き、フリップチップ実装時のストレスを緩和する効果もある。
【００７３】
(第７実施形態)
図１２はこの発明の第７実施形態のフリップチップ実装した半導体装置の斜視図である。図１２に示すように、基板８００上にＨＢＴ(図示せず)を複数個形成したチップは、ＢＣＢ膜８０１によってＨＢＴを覆うと共に、ＢＣＢ膜８０１上に、エミッタの取り出し電極８０２,コレクタの取り出し電極８０３およびベースの取り出し電極８０４がそれぞれ設けられている。このチップは、パッケージ基体としてのセラミックまたは半導体からなる基板８０５上に設けられた電極８０６にフリップチップ実装する。
【００７４】
図１３は図１２のXIII−XIII線から見た断面を示している。図１３に示すように、特徴的なことは、エミッタ電極８１１上(図１３では下側)の取り出し電極８０２に窪み８０７があるため、フリップチップ実装時に、取り出し電極８０２のＨＢＴ８１０とＨＢＴ８１０との間の領域に圧力が最もかかることになり、ＨＢＴ８１０を損なわない効果があることである。従来構造の電極でフリップチップ実装を行うと、エミッタ電極に実装時の力が直接かかり、ＨＢＴの特性を損なうことが多い。
【００７５】
(第８実施形態)
図１４はこの発明の第８実施形態の半導体装置の製造方法を示している。
【００７６】
図１４(a)は第５実施形態の半導体装置の製造方法により作製した半導体装置の断面を示している。図１４(a)に示すように、基板９００上に複数のＨＢＴ９０１が並べられ、各ＨＢＴ９０１をＢＣＢ膜９０２でカバーしている。上記各ＨＢＴ９０１のエミッタ電極９０３に電気的に接続されたエミッタ取り出し電極９０４が、ＢＣＢ膜９０２上に露出している。
【００７７】
この半導体装置に、図１４(b)に示すように、ＢＣＢを再びスピンコートによって塗布して、ＢＣＢ膜９０５を形成する。このＢＣＢ膜９０５は、エミッタ取り出し電極９０４をカバーする厚みが必要である。この場合、エミッタ取り出し電極９０４の厚みを２０μｍとし、再塗布されたＢＣＢ膜９０５の厚みを２５μｍとする。この後、窒素中で、９０℃３０分、１５０℃１０分、２８０℃５分、３００℃５分の条件でＢＣＢ膜９０５に熱処理を加える。
【００７８】
次に、図１４(c)に示すように、ＳＦ6と酸素の混合ガス中、リアクティブイオンエッチング(ＲＩＥ)を行い、ＢＣＢ膜９０５のエッチバックを行い、エミッタ取り出し電極９０４を表面に露出させる。
【００７９】
このようにして得られた半導体装置を、図１４(d)に示すように、高抵抗Ｓiや窒化アルミ等の熱抵抗の低い実装基板９０６上に形成された電極９０７にフリップチップボンディングを行う。
【００８０】
この第８実施形態では、エミッタ取り出し電極９０４の周辺をＢＣＢ膜９０５でカバーしているため、フリップチップボンディングを行った場合、取り出し電極９０４がつぶれても、周辺のＢＣＢ膜９０５がサポートし、取り出し電極９０４と実装基板上の電極９０７との距離を一定に保ち、特性を均一にする効果があり、半導体装置に対するフリップチップ時の圧力を小さくする効果がある。
【００８１】
(第９実施形態)
図１５はこの発明の第９実施形態の半導体装置の断面図を示しており、図１６は上記半導体装置の平面を示している。図１５に示すように、基板１０００上に、エミッタ電極１００１とベース電極１００２とコレクタ電極１００３とを有するＨＢＴ１００４を複数設けている。上記ＨＢＴ１００４は段差を有する縦形素子である。上記エミッタ電極１００１を引き出し電極１００５に接続し、各ＨＢＴ１００４のエミッタ電極１００１を共通の引き出し電極１００５により互いに接続している。上記共通の引き出し電極１００５上にＢＣＢのコンタクト領域を設け、取り出し電極１００６に接触させている。上記取り出し電極１００６は、その周辺部をＢＣＢ膜１００７上に置き、引き出し電極１００５に接している部分より、取り出し電極１００６の周辺部は、ＢＣＢ膜１００７上面と引き出し電極１００５上端の差だけ高くなっている。同様に、図１６に示すように、取り出し電極１００６は、ベース電極１００２の引き出し電極１００７上、コレクタ電極１００３の引き出し電極１００８上にも設置されている。
【００８２】
この半導体装置のフリップチップ実装を行う場合、図１７に示すように、ＢＣＢ膜１１０１上の取り出し電極１１０２がパッケージ基体上の電極１１０３と直接接触し、半導体装置部分に実装時の力がかからないので、素子に実装ダメージを与えることがない。さらに、図１８に示すように、エミッタ引き出し電極１１０４が面状に形成されているので、取り出し電極１１０２とのコンタクトホール形成が容易にでき、歩留りを向上させる。
【００８３】
(第１０実施形態)
図１９(a)〜(d),図２０(a),(b),図２１および図２２はこの発明の第１０実施形態の半導体装置の製造方法を示している。
【００８４】
図１９(a)は、エミッタメサ１２０１と、ベースメサ１２０２と、コレクタメサ１２０３とを有するＨＢＴ１２２０が複数個並んで搭載された基板１２０７の断面である。上記ＨＢＴ１２２０は、エミッタ電極１２０４と、ベース電極１２０５と、コレクタ電極１２０６とを有し、段差を有する縦形素子である。上記エミッタメサ１２０１は厚みが０.３μｍ、ベースメサ１２０２は厚みが１.０μｍ、コレクタメサ１２０３は厚みが０.７μｍである。メサエッチングは、フォトレジストやメタル等のマスク材を用い、クエン酸と過酸化水素の混合液等でエッチングする。また、塩素系ガスを用いて、ドライエッチングによってエッチングする方法もある。
【００８５】
図１９(b)に示すように、基板(図１９(a)に示す)全面にノボラック系レジストを塗布し、エミッタ電極１２０４およびコレクタ電極１２０６が露出するように、かつ、図示されていないがベース電極１２０５の一部を露出するように、パターン露光を行って現像をすることによって、レジストを部分的に残し、１４０℃〜２００℃のハードベークで断面が丸くなるようにし、レジストカバー層１２０８を形成する。
【００８６】
次に、図１９(c)に示すように、基板１２０７(図１９(b)に示す)に、チタン５００Å,金１０００Åから構成されるメッキ時の給電メタル１２０９をチタン,金の順番に基板全面に蒸着し、その上に重なるようにノボラックレジスト１２１０を塗布し、エミッタ電極上、コレクタ電極上、図では示されていないが、ベース電極の一部を開口し、エミッタ引き出し電極および、ベース、コレクタ引き出し電極パターンを形成する。その後、メッキにより、１〜２μｍ厚みの金を析出させて、引き出し電極１２１１を形成する。
【００８７】
メッキ後、電極パターンを形成したレジストをアセトン等の有機溶剤によって除去する。このとき、レジストカバー層１２０８は、１４０℃〜２００℃の高温でハードベークを施しているので、アセトンによって溶解されない。
【００８８】
その上に、２μｍ〜４０μｍ程度ノボラックレジスト(図示せず)を塗布し、エミッタ,ベースおよびコレクタ各々の引き出し電極１２１１上の所望の位置に、露光,現像してコンタクトホールパターン(図示せず)を形成する。パターン形成後、１４０℃〜２００℃のハードベークを施し、ノボラックレジストの開口断面が緩やかなテーパーを形成し、図１９(d)に示す、レジストギャップ層１２１２を形成する。このレジストギャップ層１２１２に施すハードベークは、引き出し電極１２１１の形成のときに用いたレジストカバー層に施したハードベーク条件と同等か、または、低い温度でするほうがレジストカバー層の変形を防ぐ効果があるので好ましい。なお、このレジストギャップ層１２１２に形成されるコンタクトホールパターンの深さは、レジスト厚みとレジストの現像時の膜減り、ハードベークによるレジストの収縮によって決まり、最終的に形成されるエミッタ取り出し電極に形成されるエミッタ電極直上の窪みの深さを決定する。上記コンタクトホールパターンの深さの範囲は、１μｍ以上かつ５０μｍ以下が可能であるが、厚いレジストは、レジスト１２１２の解像度を劣化し、適正なコンタクトホールパターンを形成できず、薄いレジストは、ＨＢＴをカバーできず、エミッタ直上に窪みを形成できないので、１μｍ以上かつ３５μｍ以下が望ましい。このとき、レジスト１２１２の厚みは、２μｍ〜４０μｍの範囲で実現できる。好ましい実施の形態では、平坦化が完全にでき、解像度も確保できる３μｍ以上かつ２５μｍ以下がよい。このとき、レジスト１２１２の厚みは、５μｍ〜３０μｍの範囲で実現できる。
【００８９】
さらに、図１９(d)に示すように、レジストギャップ層上に、チタン５００Å、金１０００Åから構成されるメッキ時の給電メタル１２１３をチタン,金の順番に基板全面に蒸着する。
【００９０】
次に、図２０(a)に示すように、基板(図１９(d)に示す)全面に、１０〜４０μｍ厚みのレジスト１２１４を塗布し、エミッタ,ベースおよびコレクタの取り出し電極のためのパターンを露光,現像により形成する。上記レジスタ１２１４の開口部に、所望の厚さまで金メッキを施し、取り出し電極１２１５を形成する。この金メッキは、ウェハー面を下向きにして、薬液を下方から噴流する噴流型のメッキ装置で行う。メッキの初期(およそ２μｍ析出まで)に、電流密度を下げて、窪みの中に均一に、メッキがされるようにし、その後、電流密度をあげて迅速にメッキを行う方法もよい。また、噴流する薬液の流量を２〜５分間隔で変化させると、レジストで形成された数十μｍの窪みの中に薬液が効率良く供給され、面内の均一性や、メッキされた金層に空隙が生じない効果もある。メッキする厚みは、レジスト１２１４の厚みによって制限されず、レジスト厚み以上にメッキを行う。本実施形態では、レジスト厚み１５μｍで金メッキ厚みを３０μｍで行ったが、レジスト厚みは、レジスト解像度に制約されるため、１０〜４０μｍが好ましく、メッキ厚みは、隣接パターンとの接触をさけるため、レジスト厚み以下か、後述の理由により、レジスト厚みより０〜２０μｍ以上厚い場合がさらに好ましい。
【００９１】
上記取り出し電極１２１５のレジストより厚くメッキされた部分は、張り出し形状になり、後でＢＣＢを塗布したとき、張り出しの下にＢＣＢが充填され、フリップチップ実装時の表面からの圧力を逃がす効果があり、素子を損わない効果がある。
【００９２】
また、上記取り出し電極１２５のエミッタ電極１２０４の直上に当たる部分は、窪み１２３０が形成されるので、フリップチップ実装時の圧力を素子に直接伝えず、素子を損わない効果がある。
【００９３】
次に、図２０(b)に示すように、アセトン等の有機溶剤によって、取り出し電極パターン(図示せず)を形成していたレジスト１２１４(図２０(a)に示す)を除去し、給電メタル１２１３を露出させ、電極が形成されていない部分の給電メタル１２１３をエッチングし、さらに、レジストギャップ層１２１２,レジストカバー層１２０８(図２０(a)に示す)を有機溶剤によって剥離する。
【００９４】
こうして、取り出し電極１２１５がエアーブリッジ構造を有する素子が形成される。
【００９５】
ＢＣＢの塗布特性について、平坦化することは良く知られているが、エアーブリッジ構造のように、空隙を電極の下側に有するような構造に対してどのような充填効果があるかは明らかにされていなかった。本出願人は、エアーブリッジのように電極構造の下側に空隙を有する構造についても、塗布およびベーク工程を行い、断面の走査電子顕微鏡観察を繰り返すことにより、空隙の内部にＢＣＢが充填されることを確認した。例えば、エアーブリッジ下の空隙の大きさが面積４５μｍ×８０μｍで高さが５〜１５μｍの場合でも、空隙はＢＣＢによって満たされていることを確認した。面積が４５μｍ×８０μｍ以下の場合、さらに容易に充填できることは推定できる。これは、後述するように、４６％および６３％の濃度の異なるＢＣＢ溶液を用いて塗布したことによって、空隙をＢＣＢで満たすことができたものである。本出願人は、６３％濃度のＢＣＢだけを用いた場合、ところどころに気泡が生じていることを確認したが、最初に塗布する４６％濃度ＢＣＢの塗布条件として、空隙の高さ相当厚みになるように設定すれば、空隙を充填するのに効果的であることを見出した。これは、ある程度濃度の薄いＢＣＢ溶液を用いることによって、条件出しを行えば同様の効果を示すことを示しており、ＢＣＢの濃度に制約されない。
【００９６】
次に、図２１に示すように、基板(図２０(b)に示す)全面にＢＣＢ膜１２１６を塗布する。最初は、ＢＣＢ４６％メシチレン溶液を２０００ｒｐｍで６０秒の条件で塗布し、窒素中、９０℃３０分、１５０℃１０分、２８０℃５分、３００℃５分の条件でベークを行う塗布,ベーク工程を２回行い、その上に重ねて、ＢＣＢ６３％ｍメシチレン溶液を２０００ｒｐｍ６０秒で塗布し、窒素中で、９０℃３０分、１５０℃１０分、２８０℃５分、３００℃５分の条件でベークする塗布,ベーク工程を２回行う。こうして最終的にＢＣＢ膜１２１６の厚みは４０μｍに達した。
【００９７】
この基板に、ＳＦ6と酸素から構成されるガスでリアクティブイオンエッチングを施す。このときのリアクティブイオンエッチングの条件は、平行平板型電極のリアクティブイオンエッチング装置を用いて、ＳＦ6および酸素を流量比(ＳＦ6：Ｏ2)４：３〜１：１程度の範囲で真空度を５〜１０Ｐａにし、１５０Ｗのパワーで２０分間エッチングを行う。図２２に示すように、この第１０実施形態の条件でＢＣＢ膜１２１６をおよそ６μｍエッチングしてＢＣＢ膜１２１６aとし、取り出し電極１２１５の表面を露出させた。
【００９８】
先に、第５実施形態で示した製造方法では、ＢＣＢ膜にコンタクトホールを形成するとき、エッチングが進行し、引き出し電極に達しているかどうか見極めるのが困難なため、過剰条件でエッチングを行う必要があり、コンタクトホールが微細なパターンの場合、寸法変化が大きくなる問題があった。また、エッチング不足やエッチング再堆積物が生じた場合には、引き出し電極と取り出し電極との間に導通不良を招く問題を生じた。この第１０実施形態では、引き出し電極と取り出し電極との間にレジストを用いてパターン形成し、レジストの解像度に依存して微細なパターンが形成できる上、引き出し電極と取り出し電極との間に残渣が発生する可能性も非常に低くすることができるため、歩留りを向上させる。
【００９９】
(第１１実施形態)
第１０実施形態において示した半導体装置の製造方法において、空隙を有する電極および配線構造を形成した後、ＢＣＢを塗布し、ＢＣＢ膜のドライエッチングによって取り出し電極を露出させたが、この第１１実施形態では、ＢＣＢの塗布後に基板表面を研磨することによって、電極を露出させる。そうすることによって、電極の露出面とＢＣＢ膜の高さがほぼ一致し、フリップチップ実装のとき、電極にかかる圧力が小さくなり、実装時の歩留りを向上できる。
【０１００】
(第１２実施形態)
図２３はこの発明の第１２実施形態の半導体装置の断面を示している。図２３に示すように、基板１３００上に、エミッタ電極１３０１,ベース電極１３０２およびコレクタ電極１３０３を有するＨＢＴ１３２０が複数形成されている。上記ＨＢＴ１３２０は、段差を有する縦形素子であって、エミッタ電極１３０１,ベース電極１３０２およびコレクタ電極１３０３を有している。上記エミッタ電極１３０１の引き出し電極１３３０、ベース電極１３０２およびコレクタ電極１３０３の引き出し電極(図示せず)は、それぞれの取り出し電極１３０６と接触している領域以外は、ＳiＮまたはＳiＯ等の無機絶縁膜１３０４でカバーされている。この無機絶縁膜１３０４の形成は、例えばＳiＮやＳiＯの場合、ｐ−ＣＶＤ(プラズマ化学気相成長)法によって、基板温度２５０〜３００℃で５００〜２０００Å厚みで堆積される。その周辺は、ＢＣＢ膜１３０５によって充填されている。ＢＣＢ膜１３０５は、通常の半導体材料とも密着性は良好であるが、例えばガリウム砒素半導体のように、処理方法によっては、表面に不安定な自然酸化物が存在するような場合、密着性を阻害する場合もある。また、引き出し電極の材質は、金を用いることが多く、ＳiＮやＳiＯでカバーすると、引き出し電極とＢＣＢ膜との密着性に改善効果が見られる。ＳiＮでも、ＳiＯでも、密着性の改善効果に差はほとんどないが、ＳiＮの方がさらに高い密着性を増強する効果がある。
【０１０１】
(第１３実施形態)
図２４(a)〜(d),図２５(a),(b)はこの発明の第１３実施形態の半導体装置を実装するパッケージ基体の製造方法を示している。
【０１０２】
まず、図２４(a)に示すように、厚さ２００〜４００μｍの高抵抗Ｓi基板１３０１上に、金とチタンの２層構造(チタンが下層)からなるグランド電極１３０２を厚み５μｍになるように、メッキまたは蒸着等の方法によって形成する。
【０１０３】
次に、図２４(b)に示すように、上記基板にＢＣＢ膜１３０３を塗布する。ＢＣＢ膜１３０３の厚みは、グランド電極１３０２より厚くなるように設定し、基板表面を平坦化させる。具体的には、ＢＣＢ６３％メシチレン溶液を２０００ｒｐｍ６０秒で塗布し、窒素中で、９０℃３０分、１５０℃１０分、２８０℃５分、３００℃５分の条件でベークする。この条件では、ＢＣＢ膜の厚みは、２０μｍに達して、グランド電極１３０２をカバーし、基板表面を平坦化ができる。
【０１０４】
次に、図２４(c)に示すように、ＳＦ6と酸素の混合ガス、圧力７Ｐａで平行平板プラズマエッチング装置によって、グランド電極１３０２が露出するまで、ＢＣＢ膜１３０３をエッチバックする。プラズマパワーが１５０Ｗの場合、およそ２０分程度のエッチングが必要である。
【０１０５】
次に、図２４(d)に示すように、レジストによってパターンを形成し、上部電極１３０４を形成する。この上部電極１３０４は、例えば、メッキや蒸着によって形成し、金とチタンからなる２層構造(チタンが下層)で厚みは５μｍから１０μｍでよい。また、上部電極１３０４は、グランド電極１３０２と接触するもの、ＢＣＢ膜１３０３上のものを用意する。
【０１０６】
そして、図２５(a)に示すように、それぞれの上部電極１３０４上に、レジストによってパターンを形成し、金−すず(２０％)合金層１３０５をリフトオフによって形成する。金−すず合金層１３０５の厚みは、０.５μｍ以上かつ５μｍ以下であれば良い。金−すず合金層１３０５が薄い場合、後工程で接触させる電極との密着性が弱く、厚すぎる場合、リフトオフが行いにくい。
【０１０７】
この基板全面に、図２５(b)に示すように、例えば第１０実施形態に示した工程によって作製され、ＢＣＢ膜１３０６にカバーされたＨＢＴマルチユニット１３０７をフリップチップボンディングすることによって、エミッタ取り出し電極１３０８を介して、ＨＢＴマルチユニット１３０７から高抵抗Ｓi基板１３０１に熱を逃がすことができ、熱抵抗を低減する効果がある。
【０１０８】
表１に、実装方法による熱抵抗の比較を行った結果を示している。
【０１０９】
【表１】
0003689613.tif 000002
【０１１０】
上記表１より、熱抵抗は、ＨＢＴマルチユニット１３０７をワイヤボンドによるパッケージ基体ヘの実装を行った場合、５０〜６０℃／Ｗを示すが、この第１３実施形態に示す方法によれば、１５〜２０℃／Ｗを示し、素子厚みを３０μｍまで薄くして得られる熱抵抗よりさらに小さい値を示している。
【０１１１】
また、コレクタ取り出し電極１３０９やベース取り出し電極１３１０も、ＢＣＢ膜１３０３上の電極に接触するため、電極間の高周波信号損失が小さく、高周波特性を向上できる効果がある。
【０１１２】
さらに、金−すず(２０％)合金層１３０５を、ＨＢＴマルチユニット１３０７と上部電極１３０４との間に設けたことにより、フリップチップボンディング時の加熱条件を低くすることが可能になり、ＨＢＴの特性を損なうことがない効果がある。具体的には、金と金の接合であれば、３５０℃以上に加熱することが必要になるが、金−すず(２０％)合金層１３０５を採用することによって、２７０℃〜３００℃の加熱で、ＨＢＴマルチユニット１３０７と上部電極１３０４との接合が形成される。３５０℃以上の熱処理では、ＨＢＴのベース電流の増大等の素子特性の劣化が生じやすいが、２７０℃〜３００℃の熱処理では、劣化は生じない。その上、金−すず(２０％)合金層１３０５が、上部電極１３０４と、ＨＢＴマルチチップ１３０７の取り出し電極(１３０８,１３０９および１３１０)との間で熱合金化反応が生じるため、接合圧力も従来の１／３程度で可能で接合圧力を小さくし、素子の劣化を防ぐ効果がある。具体的には、金−金の場合、４〜５ｋｇ／ｍｍ2必要であるが、金−すず(２０％)合金層を使用した場合、２〜３ｋｇ／ｍｍ2で良い。
【０１１３】
また、金−すず(２０％)合金層１３０５が、上部電極１３０４やエミッタ取り出し電極１３０８と合金化反応するとき、電極の体積を減少させるが、ＨＢＴマルチユニット１３０７は、ＢＣＢ膜１３０６で表面をカバーされているので、ＢＣＢ膜１３０６の厚み以下には、ＨＢＴマルチユニットと高抵抗Ｓi基板１３０１との距離が小さくならないので、グランド電極１３０２とＨＢＴマルチチップ１３０７の距離を必要以上に短くしない。したがって、コレクタ電極やベース電極と、グランド面が近づきすぎることを防ぐため、容量の増加を防ぐと共に、ショート等の不良を防ぐ効果がある。この第１３実施形態では、基板１３０１に高抵抗Ｓiを使用したが、この素子を１ＧＨｚ〜２ＧＨｚの信号を増幅または変調する回路に用いる場合、グランド電極１３０２および、ＢＣＢ膜１３０３の厚みを１０μｍ以上に厚くすることによって、低抵抗Ｓi基板や銅,金またはアルミ等の金属板を使用しても、信号の損失をともなわず、良好な素子を形成できる効果がある。特に、金属板の場合、表１に示すように、高抵抗Ｓiに比べてさらなる熱抵抗の低下をもたらす効果がある。
【０１１４】
(第１４実施形態)
また、第１４実施形態において、第１３実施形態に示した工程で作製した高抵抗Ｓiに実装されたＨＢＴマルチチップを１〜５ＧＨｚ帯の無線通信システムの送信増幅器に用いる。この場合、素子の熱抵抗が低減できるので、使用条件に応じたシステム設計が容易になり、システムの信頼性を向上させる効果がある。
【０１１５】
上記第１〜第１４実施形態では、縦形素子としてＨＢＴを用いたが、縦形素子はこれに限らず、ガンダイオード等の他の縦形素子でもよい。
【０１１６】
また、上記第１〜第１４実施形態では、縦形素子としてＨＢＴを備えた半導体装置について説明したが、スパイラルインダクタやキャパシタ等の受動素子で構成された高周波整合回路を縦形素子と同一のチップ内に設けることによって、素子間の配線が短くなって信号損失が少なくなると共に、高周波特性の良好な半導体装置を実現することができる。
【０１１７】
【発明の効果】
以上より明らかなように、この発明の半導体装置の製造方法によれば、実装時に縦形素子の電極にかかる圧力を低減して、縦形素子のダメージを防ぐと共に、適正な圧力で取り出し電極とパッケージ基体とを確実に接触させて、信頼性と歩留りを向上できる。また、取り出し電極の面積を大きくすることによって、縦形素子の電極とパッケージ基体の電極との接触面積を増加させて、信号損失を低くすることが可能になり、高周波デバイスとしての性能を向上できる。さらに、上記縦形素子をＢＣＢ膜により覆うことにより縦形素子の耐湿性を向上できる。また、上記取り出し電極の面積を大きくすることによって、縦形素子の電極とパッケージ基体の電極との接触面積を増加させて、縦形素子からの熱を取り出し電極を介してパッケージ基体に逃がして、熱抵抗を低減するので、信頼性を向上できる。
【０１１８】
また、上記半導体装置を用いることによって、信頼性の高い高性能な無線通信システムを実現できる。
【図面の簡単な説明】
【図１】  図１は、この発明の第１実施形態の半導体装置の断面図と平面図である。
【図２】  図２は上記半導体装置の平面図である。
【図３】  図３はこの発明の第２実施形態の半導体装置の断面図である。
【図４】  図４はこの発明の第３実施形態の半導体装置の平面図である。
【図５】  図５は図４のＶ−Ｖ線から見た断面図である。
【図６】  図６は図４のVI−VI線から見た断面図である。
【図７】  図７は、この発明の第４実施形態の半導体装置の断面図である。
【図８】  図８(a)〜(c)はこの発明の第５実施形態の半導体装置の製造方法を示す図である。
【図９】  図９(a)〜(c)は図８(c)に続く上記半導体装置の製造方法を示す図である。
【図１０】  図１０(a),(b)は図９(c)に続く上記半導体装置の製造方法を示す図である。
【図１１】  図１１はこの発明の第６実施形態の半導体装置の断面図である。
【図１２】  図１２はこの発明の第７実施形態の半導体装置の斜視図である。
【図１３】  図１３は図１２のXIII−XIII線から見た断面図である。
【図１４】  図１４(a)〜(d)はこの発明の第８実施形態の半導体装置の製造方法を示す図である。
【図１５】  図１５はこの発明の第９実施形態の半導体装置の断面図である。
【図１６】  図１６は上記半導体装置の平面図である。
【図１７】  図１７は上記半導体装置の斜視図である。
【図１８】  図１８は図１７のXVIII−XVIII線から見た断面図である。
【図１９】  図１９(a)〜(d)はこの発明の第１０実施形態の半導体装置の製造方法を示す図である。
【図２０】  図２０は図１９(d)に続く上記半導体装置の製造方法を示す図である。
【図２１】  図２１は図２０(b)に続く上記半導体装置の製造方法を示す図である。
【図２２】  図２２は図２１に続く上記半導体装置の製造方法を示す図である。
【図２３】  図２３はこの発明の第１２実施形態の半導体装置の断面図である。
【図２４】  図２４(a)〜(d)はこの発明の第１３実施形態の半導体装置の製造方法を示す図である。
【図２５】  図２５は図２４(d)に続く上記半導体装置の製造方法を示す図である。
【図２６】  図２６は従来の半導体装置を示す断面図である。
【符号の説明】
１００,２００,３２０,４００,５０７,８００,８０５,９００,１０００,１１００,１１１０,１２０７,１３００…基板、
１０１,２０１,３０１,４０１,５０１,１２０１…エミッタメサ、
１０２,２０２,３０２,４０２,５０２,１２０２…ベースメサ、
１０３,２０３,３０３,４０３,５０３,１２０３…コレクタメサ、
１０４,２０６,３００,４０８,５１３,７０２,８０１,９０２,９０５,１００７,１１０１,１２１６,１３０５,１３０６…ＢＣＢ膜、
１０５,２０４,３０４,４０４,５０４…エミッタ電極、
１０６,３０９,１２１５…取り出し電極、
１０７,８０７,１２２０…窪み、
２０５,３０５,４０５,５１０,１１０４…エミッタ引き出し電極、
１１０,２０７…ホール、
２０８,８０２…エミッタ取り出し電極、
３０６,９０３,１００１,１２０４,１３０１…エミッタ電極、
３０７,４０７,５０５,１００２,１２０５,１３０２…ベース電極、
３０８,４０９,７０１,１００６,１１０２…取り出し電極、
４０６,５０６,１００３,１２０６,１３０３…コレクタ電極、
５１６,９０４…エミッタ取り出し電極、
８０３…コレクタ取り出し電極、
８０４…ベース取り出し電極、
８０６,９０７,１１０３…電極、
１２０,２１０,３３０,４１０,９０１,１００４,１２２０,１３２０…ＨＢＴ、
９０６…実装基板、
１００５,１００７,１００８,１２１１,１３３０…引き出し電極、
１３０１…高抵抗Ｓi基板、
１３０２…グランド電極、
１３０７…ＨＢＴマルチユニット。
【図１】
0003689613.tif 000003
【図２】
0003689613.tif 000004
【図３】
0003689613.tif 000005
【図４】
0003689613.tif 000006
【図５】
0003689613.tif 000007
【図６】
0003689613.tif 000008
【図７】
0003689613.tif 000009
【図８】
0003689613.tif 000010
【図９】
0003689613.tif 000011
【図１０】
0003689613.tif 000012
【図１１】
0003689613.tif 000013
【図１２】
0003689613.tif 000014
【図１３】
0003689613.tif 000015
【図１４】
0003689613.tif 000016
【図１５】
0003689613.tif 000017
【図１６】
0003689613.tif 000018
【図１７】
0003689613.tif 000019
【図１８】
0003689613.tif 000020
【図１９】
0003689613.tif 000021
【図２０】
0003689613.tif 000022
【図２１】
0003689613.tif 000023
【図２２】
0003689613.tif 000024
【図２３】
0003689613.tif 000025
【図２４】
0003689613.tif 000026
【図２５】
0003689613.tif 000027
【図２６】
0003689613.tif 000028