(57)【特許請求の範囲】
【請求項１】
高周波半導体チップの表面側に設けられた活性領域と、前記活性領域上に設けられ接地電位に接続される被覆電極と、前記高周波半導体チップの裏面側に設けられ、前記被覆電極を高周波的な接地面として高周波伝送路を構成する裏面配線を備えたことを特徴とする高周波半導体装置。
【請求項２】
上記高周波半導体チップの表面側に設けられ、上記被覆電極を高周波的な接地面として高周波伝送路を構成する表面配線を備えたことを特徴とする請求項１記載の高周波半導体装置。
【請求項３】
上記裏面配線或いは表面配線の少なくとも一方の少なくとも一部が、インダクタ素子を構成することを特徴とする請求項２記載の高周波半導体装置。
【請求項４】
上記インダクタ素子が、スパイラル形状或いはメアンダ形状のインダクタ素子のいずれかであることを特徴とする請求項３記載の高周波半導体装置。
【請求項５】
上記被覆電極を、保護膜を介して設けたことを特徴とする請求項１乃至４のいずれか１項に記載の高周波半導体装置。
【請求項６】
上記高周波半導体チップの表面側或いは裏面側の少なくとも一方に容量電極を設け、前記容量電極が上記被覆電極との間で容量素子を構成することを特徴とする請求項５記載の高周波半導体装置。
【請求項７】
上記保護膜が、窒化シリコンからなることを特徴とする請求項５または６に記載の高周波半導体装置。
【請求項８】
上記高周波半導体チップの裏面側に、前記高周波半導体チップに対する入出力裏面電極を設けたことを特徴とする請求項１乃至７のいずれか１項に記載の高周波半導体装置。
【請求項９】
上記裏面電極が、ワイヤボンディングパッドであることを特徴とする請求項８記載の高周波半導体装置。
【請求項１０】
上記裏面電極が、他の半導体チップを実装するためのバンプ用接続パッドであることを特徴とする請求項８記載の高周波半導体装置。
【請求項１１】
上記高周波半導体チップの表面側の被覆電極の存在しない領域に、前記高周波半導体チップに対する入出力表面電極を設けたことを特徴とする請求項１乃至７のいずれか１項に記載の高周波半導体装置。
【請求項１２】
上記表面電極が、接続バンプと接続するバンプ用接続パッドであることを特徴とする請求項１１記載の高周波半導体装置。
【請求項１３】
上記高周波半導体チップの被覆電極が設けられた面が、実装面であることを特徴とする請求項１乃至１２のいずれか１項に記載の高周波半導体装置。
【請求項１４】
上記高周波半導体チップが、配線基板からなる実装基板に実装されることを特徴とする請求項１３記載の高周波半導体装置。
【請求項１５】
上記高周波半導体チップが、半導体チップからなる実装基板に実装されることを特徴とする請求項１３記載の高周波半導体装置。
【請求項１６】
半導体チップの表面側に設けられた活性領域と、前記活性領域上に設けられ接地電位に接続される被覆電極と、前記高周波半導体チップの裏面側に設けられ、前記被覆電極を高周波的な接地面とする裏面側受動素子とを備えることを特徴とする高周波半導体装置。
【請求項１７】
上記活性領域と裏面側受動素子とが、平面的にオーバーラップしないように配置することを特徴とする請求項１６記載の高周波半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高周波半導体装置に関するものであり、例えば、ＨＥＭＴ（高電子移動度トランジスタ）等を含む高周波半導体装置におけるチップ上の配線と接地電位とで構成される高周波伝送路の特性インピーダンスのバラツキを低減するための構造に特徴のある高周波半導体装置に関するものである。
【０００２】
【従来の技術】
従来、ＨＥＭＴ等を含むＧａＡｓからなる高周波半導体装置を配線基板に実装する際に、配線層を設けた面を下向きにしてフェイスダウンボンディングするフェイスダウン実装が知られている。
【０００３】
ここで、図６を参照して、従来のフェイスダウン実装を説明する。
図６参照
図６は、従来のフェイスダウン実装構造を示す概略的断面図であり、高周波半導体チップ９１に形成した配線９２を覆うように保護膜９３を設けるとともに、周辺部に入力側パッド９４及び出力側パッド９５を設け、この配線９２を設けた側が下になるように接地電極９７、入力側パッド９８、及び、出力側パッド９９を形成した配線基板９６と対向させ、入力側パッド同士及び出力側パッド同士をバンプ１００で接続するように位置合わせしたのち、加熱処理することによってフェイスダウンボンディングを行う。
【０００４】
この様なフェイスダウン実装においては、ボンディングワイヤが不要になるため電極の引き出しを短くすることができ、また、高周波半導体チップの発熱部分である活性領域が配線基板９６側に位置しているので、配線基板を介した放熱を容易に行うことができるという利点がある。
【０００５】
この様な高周波半導体チップのフェイスダウン実装においては、高周波半導体チップと対向する実装基板９６の表面は接地電位となった接地電極９７が設けられており、この接地電極９７と高周波半導体チップ９１に設けた配線９２とによって高周波伝送路が構成され、高周波半導体チップ９１における信号の出入力の高速伝送を実現している。
【０００６】
図７参照
図７は、従来の配線基板の表面配線パターンの一例を示す図であり、例えば、配線基板１０１の一端に入力側パッド１０３が設けられるとともに、他端に複数の出力側パッド１０４〜１０６が設けられ、中央部にほぼベタパターンの接地電極１０２が設けられており、この接地電極１０２と高周波半導体チップに設けた配線によってＭＳＬ（マイクロストリップライン）型の高周波伝送路が構成される。
なお、電源接続用の電源パッド１０７，１０８は、適当な箇所に設けられている。
【０００７】
【発明が解決しようとする課題】
しかし、この様なフェイスダウン実装においては、接続バンプの大きさが不均一であったり、或いは、配線基板の平坦性が悪い場合、高周波半導体チップに設けた配線と配線基板との距離、即ち、配線と接地電極との間隔が一定でなくなり、特性インピーダンスがバラツクという問題がある。
【０００８】
したがって、本発明は、接地電極と高周波半導体チップに設けた配線とによって構成される高周波伝送路の特性インピーダンスのバラツキを低減することを目的とする。
【０００９】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）上述の課題を解決するために、本発明は、高周波半導体装置において、高周波半導体チップ２の表面側に設けられた活性領域と、活性領域上に設けられ接地電位に接続される被覆電極８と、高周波半導体チップ２の裏面側に設けられ、被覆電極８を高周波的な接地面として高周波伝送路を構成する裏面配線３を備えたことを特徴とする。
【００１０】
この様に、活性領域上に被覆電極８を設けることによって、即ち、半導体プロセスを用いて接地電位となる被覆電極８を設けることによって、配線との間の間隔を実装状態によらず一定にすることができる。
なお、被覆電極８はロウ材１０を介して接地電極９と電気的に接続されて接地電位となる。
【００１１】
この場合、活性領域と被覆電極８との間は、半導体プロセスで形成された保護膜７を設けることになるが、この保護膜７を厚く成膜することは困難であるので、被覆電極８と表面配線５との間隔が狭いと静電容量が大きくなり、所定のインピーダンス、例えば、５０Ωを得るためには、配線幅を狭くする必要があり、そうすると、配線を通過する電力量が小さくなってしまう。
【００１２】
そこで、裏面配線３を利用して高周波伝送路を構成することによって、裏面配線３と被覆電極８とは高周波半導体チップ２を介して容量結合することになり、その間隔は広くなるので静電容量を小さくすることができ、その結果、所定の特性インピーダンスに必要は配線幅を広くすることができる。
【００１３】
（２）また、本発明は、上記（１）において、高周波半導体チップ２の表面側に設けられ、被覆電極８を高周波的な接地面として高周波伝送路を構成する表面配線５を備えたことを特徴とする。
【００１４】
この様に、表面側に設けた配線を利用して高周波伝送路を構成しても良く、配線の設計自由度を高めることができる。
【００１５】
（３）また、本発明は、上記（２）において、裏面配線３或いは表面配線５の少なくとも一方の少なくとも一部がインダクタ素子を構成することを特徴とする。
【００１６】
この様に、裏面配線３或いは表面配線５の少なくとも一方の少なくとも一部を利用して、段間或いは入出力間のインピーダンス整合や、バイアス部のフィルタとなるインダクタンス素子等の受動素子用導電体パターン６を形成しても良い。
【００１７】
（４）また、本発明は、上記（３）において、インダクタ素子が、スパイラル形状或いはメアンダ形状のインダクタ素子のいずれかであることを特徴とする。
【００１８】
この様に、裏面配線３或いは表面配線５の少なくとも一方の少なくとも一部を利用して、段間或いは入出力間のインピーダンス整合や、バイアス部のフィルタとなるインダクタンス素子、特に、スパイラル形状或いはメアンダ形状のインダクタ素子を形成しても良い。
【００１９】
（５）また、本発明は、上記（１）乃至（４）のいずれかにおいて、被覆電極８を、保護膜７を介して設けたことを特徴とする。
【００２０】
この様に、被覆電極８を保護膜７を介して設けることによって、高周波半導体チップ２の表面と被覆電極８との間隔は、保護膜７の厚さで決定されるため、間隔が実装状態によらず一定になる。
【００２１】
（６）また、本発明は、上記（５）において、高周波半導体チップ２の表面側或いは裏面側の少なくとも一方に容量電極を設け、この容量電極が被覆電極８との間で容量素子を構成することを特徴とする。
【００２２】
この様に、裏面配線３或いは表面配線５の少なくとも一方の少なくとも一部を利用して形成した容量電極と、被覆電極８との間で段間或いは入出力間のインピーダンス整合や、バイアス部のフィルタとなる容量素子を形成しても良く、容量電極のパターニングだけで良いので、容量素子の形成が容易になる。
【００２３】
（７）また、本発明は、上記（５）または（６）において、保護膜７が、窒化シリコンからなることを特徴とする。
【００２４】
この様に、保護膜７を誘電率の大きな窒化シリコンで構成することによって、小さな面積の容量電極によって大きな容量を得ることができる。
【００２５】
（８）また、本発明は、上記（１）乃至（７）のいずれかにおいて、高周波半導体チップ２の裏面側に、高周波半導体チップ２に対する入出力裏面電極４を設けたことを特徴とする。
【００２６】
（９）また、本発明は、上記（８）において裏面電極４が、ワイヤボンディングパッドであることを特徴とする。
【００２７】
（１０）また、本発明は、上記（８）において、裏面電極４が、他の半導体チップを実装するためのバンプ用接続パッドであることを特徴とする。
【００２８】
この様に、高周波半導体チップ２の裏面側に、高周波半導体チップ２内の電位を引き出すとともにワイヤボンディングパッド或いは他の半導体チップを実装するためのバンプ用接続パッドとなる裏面電極４を設けても良い。
【００２９】
（１１）また、本発明は、上記（１）乃至（７）のいずれかにおいて、高周波半導体チップ２の表面側の被覆電極８の存在しない領域に、高周波半導体チップ２に対する入出力表面電極を設けたことを特徴とする。
【００３０】
（１２）また、本発明は、上記（１１）において、表面電極が、接続バンプと接続するバンプ用接続パッドであることを特徴とする。
【００３１】
この様に、高周波半導体チップ２の表面側に、高周波半導体チップ２に対する入出力用であるとともにバンプ用接続パッドとなる表面電極を設けても良い。
【００３２】
（１３）また、本発明は、上記（１）乃至（１２）において、高周波半導体チップ２の被覆電極８が設けられた面が実装面であることを特徴とする。
【００３３】
この様に、被覆電極８を設けた場合には、被覆電極８が設けられた面を実装面とすることによって、ワイヤボンディングが不要なフェイスダウンボンディングとすることができる。
【００３４】
（１４）また、本発明は、上記（１３）において、高周波半導体チップ２が、配線基板からなる実装基板１に実装されることを特徴とする。
【００３５】
（１５）また、本発明は、上記（１３）において、高周波半導体チップ２が、半導体チップからなる実装基板１に実装されることを特徴とする。
【００３６】
この場合、高周波半導体チップ２は、配線基板上に実装しても良いし、或いは、他の半導体チップに実装しても良い。
この場合の他の半導体チップは、能動領域を備えた半導体チップでも良いし、単なる実装基板としての半導体チップでも良い。
【００３７】
（１６）また、本発明は、高周波半導体装置において、半導体チップの表面側に設けられた活性領域と、活性領域上に設けられ接地電位に接続される被覆電極８と、高周波半導体チップ２の裏面側に設けられ、被覆電極８を高周波的な接地面とする裏面側受動素子とを備えることを特徴とする。
【００３８】
この様に、高周波半導体チップ２の裏面側に、被覆電極８を高周波的な接地面とする裏面側受動素子を設けても良く、それによって、受動素子に対して接地面の安定化が図られる。
【００３９】
（１７）また、本発明は、上記（１６）において、活性領域と裏面側受動素子とが平面的にオーバーラップしないように配置することを特徴とする。
【００４０】
この様に、活性領域と裏面側受動素子とが平面的にオーバーラップしないように配置することによって、相互の電気的干渉による悪影響を防止することができる。
【００４１】
【発明の実施の形態】
ここで、図２を参照して、本発明の第１の実施の形態の高周波半導体装置の実装構造を説明する。
図２参照
図２は、本発明の第１の実施の形態の高周波半導体装置の実装構造の概略的断面図であり、高周波半導体チップ側の構成としては、例えば、ＧａＡｓ基板２１上に、ＨＥＭＴ等の能動素子を形成するエピタキシャル層２２を形成し、所定の素子を形成したのち、層間絶縁膜（図示を省略）を介して、表面配線２３や容量電極２４等を形成する。
【００４２】
次いで、表面配線２３及び容量電極２４を含む表面側にＳｉＮ膜を堆積させて保護膜２５としたのち、保護膜２５上にＡｕ等を蒸着して、被覆電極２６とする。
【００４３】
一方、裏面側に、裏面配線２７と、高周波半導体チップ内に信号を入力する裏面入力側パッド２８及び高周波半導体チップ内の電位を引き出す裏面出力側パッド２９となる裏面電極を形成する。
なお、裏面配線２７、裏面入力側パッド２８、或いは、裏面出力側パッド２９は、ビア（図示を省略）を介して表面側の能動素子或いは表面配線２３等と接続されている。
【００４４】
この場合、表面電極２３の少なくとも一部は高周波伝送路として機能しないバイアス回路等を構成するものであるが、表面配線２３の一部は、被覆電極２６とＭＳＬ型の高周波伝送路を構成しても良い。
また、容量電極２４と被覆電極２６とによって、容量素子が形成される。
一方、裏面配線２７は、被覆電極２６とＭＳＬ型の高周波伝送路を構成する。
【００４５】
なお、図示を省略しているが、必要に応じて、この高周波半導体チップの表面側或いは裏面側に、容量素子とともに、段間や入出力のインピーダンス整合を取ったり、或いは、バイアス部のフィルタとなるインダクタ素子、例えば、スパイラルインダクタンス素子或いはメアンダインダクタンス素子を形成しても良いものである。
【００４６】
この様な構成の高周波半導体チップの被覆電極２６をＡｇペースト等のロウ材１５を用いて、配線基板１１の中央側に設けたベタパターンの接地電極１４に接続して、被覆電極２６を接地電位とする。
【００４７】
また、配線基板１１に設けた入力側パッド１２と裏面入力側パッド２８とを、配線基板１１に設けた出力側パッド１３と裏面出力側パッド２９とを夫々ボンディングワイヤ３０で接続することによって、フェイスダウン実装構造が完成する。
【００４８】
この様に、本発明の第１の実施の形態においては、被覆電極２６と高周波半導体チップの表面との間の間隔は、半導体プロセスによって成膜された保護膜２５の厚さとなるので、実装状態に依存せず一定の間隔とすることができる。
【００４９】
また、高周波伝送路の少なくとも主要部は、高周波半導体チップの裏面に形成された裏面配線２７との間に形成されるので、高周波半導体チップを介しての容量結合となり、それによって、静電容量は小さくなるので、裏面配線２７の配線幅を広くして、電流容量を大きくすることができる。
【００５０】
また、保護膜２５として誘電率の高いＳｉＮ膜を用いているので、容量電極２の面積を小さくしても大きな容量を形成することができる。
【００５１】
次に、図３を参照して、本発明の第２の実施の形態の高周波半導体装置の実装構造を説明する。
図３参照
図３は、本発明の第２の実施の形態の高周波半導体装置の実装構造の概略的断面図であり、上記第１の実施の形態における高周波半導体チップ内の電位を引き出す裏面電極を表面側に設けて入力側パッド３１及び出力側パッド３２とするとともに、配線基板１１に設けた入力側パッド１６と出力側パッド１７との間をバンプによって接続したものであり、高周波半導体チップの基本的構成自体は上記の第１の実施の形態の高周波半導体チップと同様である。
【００５２】
なお、この場合、保護膜２５が存在しない領域にも被覆電極２６が延在しており、この被覆電極２６の延在部と裏面配線２７との間でも高周波伝送路が形成される。
この場合、誘電体膜厚が小さくなるので、同じインピーダンスを取るのに伝送線路幅を小さくすることができる。
【００５３】
本発明の第２の実施の形態においては、ワイヤボンディングを用いることなく、完全にフェイスダウンボンディングによって実装しているので、電極の引き出しを短くすることができる。
【００５４】
次に、図４及び図５を参照して、本発明の第３の実施の形態の高周波半導体装置の実装構造を説明する。
なお、図４は本発明の第３の実施の形態の実装構造の概略的断面図であり、また、図５は図４に示した本発明の第３の実施の形態の実装構造の概略的平面図である。
図４及び図５参照
まず、裏面に形成した接地電極４１と、ビア４２を介して接地電極４１と接続する表面側に設けられた複数の接地用パッド４３、及び、両端に入力側パッド４４及び出力側パッド４５を設けた配線基板４０上に、半導体チップ５０をバンプ４６を用いて実装する。
【００５５】
この半導体チップ５０の裏面には、接地電極５１、裏面入力側パッド５２、及び、裏面出力側パッド５３が形成されており、上述のバンプ４６を介して接地用パッド、入力側パッド４４、及び、出力側パッド４５と電気的に接続されている。
【００５６】
また、この半導体チップ５０の表面側には、図５に示すように、ＦＥＴ等を設けた能動領域５７の他、接地電極８１〜８３、ＦＥＴ等の入出力部となるコンタクト領域８４，８５、このコンタクト領域８４，８５と部分的にコンタクトする内部入力パッド５９、表面側出力パッド５６が形成されるとともに、反対側には、表面側入力パッド５５及び内部出力パッド５８が形成され、さらに、必要に応じて容量素子８６，８７等が形成されている。
なお、図示を簡単にするためにコンタクト領域８４，８５を矩形で示しているが、実際には、各種の能動素子の外部引き出し端子が互いに電気的に独立に形成されているものである。
【００５７】
この様な半導体チップを実装基板と見なして、上記の第２の実施の形態において説明した被覆電極６４を有する高周波半導体チップ６０，７０をバンプ６７，７４を用いてフェイスダウン実装する。
なお、図においては、高周波伝送路を構成する裏面配線については図示を省略している。
【００５８】
なお、この場合の高周波半導体チップ６０，７０の構成は単なる一例であり、高周波半導体チップ６０の裏面側には、表面側に設けた活性領域と平面的にオーバーラップしないようにスパイラルインダクタ素子６１が形成され、半導体チップ５０に設けた接地電極８１と対向するように配置されている。
【００５９】
また、高周波半導体チップ７０の裏面側には、表面側に設けた活性領域と平面的にオーバーラップしないようにメアンダインダクタ素子７１が形成され、半導体チップ５０に設けた接地電極８２と対向するように配置されている。
【００６０】
この第３の実施の形態の構成によって、特性インピーダンスのバラツキの小さな高周波伝送路を備えたマルチチップ実装構造を実現することができる。
【００６１】
以上、本発明の各実施の形態を説明してきたが、本発明は上記の各実施の形態で説明した構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、高周波半導体チップをＧａＡｓ基板上に形成した高周波半導体チップとして説明しているが、ＧａＡｓ基板に限られるものではなく、ＩｎＰ基板等の他のIII-Ｖ族化合物半導体基板を用いた高周波半導体チップを用いても良いことは言うまでもない。
【００６２】
また、上記の各実施の形態においては、ＨＥＭＴ等の通常のデバイスからなる高周波半導体チップとして説明してるが、半導体レーザやアバラッシェフォトダイオード等の高周波領域で使用する光デバイスを組み込んだ高周波半導体チップを用いても良い。
さらには、能動素子を有していない単なる実装基板としても半導体チップを用いても良いものである。
【００６３】
また、上記の各実施の形態においては、容量素子の容量を大きくするために、保護膜としてＳｉＮ膜を用いているが、必ずしも、ＳｉＮ膜に限られるものではなく、ＳｉＯ2 膜等の他の半導体成膜プロセスで形成できる絶縁膜を用いても良いものである。
【００６４】
また、上記の第３の実施の形態においては、最上段の半導体チップのみ高周波半導体チップとしているが、中間の半導体チップも被覆電極を設けた高周波半導体チップとしても良く、その場合には、中間の半導体チップをフェイスダウン実装するとともに、中間の半導体チップの裏面に設けた裏面電極を利用して上段の高周波半導体チップをフェイスダウン実装しても良いものである。
【００６５】
さらには、中間の半導体チップのみを被覆電極を設けた高周波半導体チップとし、中間の半導体チップをフェイスダウン実装するとともに、中間の半導体チップの裏面に設けた裏面電極を利用して上段の被覆電極を有さない半導体チップをフェイスダウン実装しても良いものである。
【００６６】
また、この様なマルチチップ実装構造は２段実装構造に限られるものではなく、３段以上の多段実装構造としても良いものである。
【００６７】
【発明の効果】
本発明によれば、高周波半導体チップの表面側に設けた被覆電極と裏面側に設けた裏面配線とによって高周波伝送路を構成しているので、静電容量が小さく、且つ、実装状態に依存せず特性インピーダンスのバラツキの小さな高周波半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の実装構造の概略的断面図である。
【図３】本発明の第２の実施の形態の実装構造の概略的断面図である。
【図４】本発明の第３の実施の形態の実装構造の概略的断面図である。
【図５】本発明の第３の実施の形態の実装構造の概略的平面図である。
【図６】従来のフェイスダウン実装構造の概略的断面図である。
【図７】従来の配線基板の表面配線パターンの一例の説明図である。
【符号の説明】
１  実装基板
２  高周波半導体チップ
３  裏面配線
４  裏面電極
５  表面配線
６  受動素子用導電体パターン
７  保護膜
８  被覆電極
９  接地電極
１０  ロウ材
１１  配線基板
１２  入力側パッド
１３  出力側パッド
１４  接地電極
１５  ロウ材
１６  入力側配線
１７  出力側配線
２１  ＧａＡｓ基板
２２  エピタキシャル層
２３  表面配線
２４  容量電極
２５  保護膜
２６  被覆電極
２７  裏面配線
２８  裏面入力側パッド
２９  裏面出力側パッド
３０  ボンディングワイヤ
３１  入力側パッド
３２  出力側パッド
３３  バンプ
４０  配線基板
４１  接地電極
４２  ビア
４３  接地用パッド
４４  入力側パッド
４５  出力側パッド
４６  バンプ
５０  半導体チップ
５１  接地電極
５２  裏面入力側パッド
５３  裏面出力側パッド
５４  ビア
５５  表面側入力パッド
５６  表面側出力パッド
５７  能動領域
５８  内部出力パッド
５９  内部入力パッド
６０  高周波半導体チップ
６１  スパイラルインダクタ素子
６２  容量電極
６３  保護膜
６４  被覆電極
６５  入力側パッド
６６  出力側パッド
６７  バンプ
７０  高周波半導体チップ
７１  メアンダインダクタ素子
７２  入力側パッド
７３  出力側パッド
７４  バンプ
７５  容量電極
８１  接地電極
８２  接地電極
８３  接地電極
８４  コンタクト領域
８５  コンタクト領域
８６  容量素子
８７  容量素子
９１  高周波半導体チップ
９２  配線
９３  保護膜
９４  入力側パッド
９５  出力側パッド
９６  配線基板
９７  接地電極
９８  入力側パッド
９９  出力側パッド
１００  バンプ
１０１  配線基板
１０２  接地電極
１０３  入力側パッド
１０４  出力側パッド
１０５  出力側パッド
１０６  出力側パッド
１０７  電源パッド
１０８  電源パッド
【図１】
0003674780.tif 000002
【図２】
0003674780.tif 000003
【図３】
0003674780.tif 000004
【図４】
0003674780.tif 000005
【図５】
0003674780.tif 000006
【図６】
0003674780.tif 000007
【図７】
0003674780.tif 000008