(57)【特許請求の範囲】
【請求項１】
プリント回路基板（PCB）に搭載される低プロファイル・ボール・グリッド・アレイ（BGA）半導体パッケージであって、
複数のボンディングパッド（２２）を有する半導体ダイ（１８）と、
上面、下面、第１幅、前記下面に形成され各々の一端が結合パッド７２で終端し導電ボールパッド（７３，１０６，１０８，１３１）で他端が終端する複数の導電トレース（７１）、および前記上面から前記下面に延在している開口部（３３）を有する第１基板（６１，９１）と、前記開口部（３３）は第２幅（３４）を有することと、
導電ボールパッド（７３，１０６，１０８，１３１）にそれぞれ結合された複数の導電ボール（２６）と、
上面および下面を有する支持基板（６２，９２）と、前記支持基板（６２，９２）は前記第２幅（３４）より大きく前記第１幅より小さい幅を有することと、前記支持基板（６２，９２）の上面はそれぞれ一端がボンドポスト（６７）で終端し他端が結合パッド（６８）で終端する導電トレース（６６）を有することと、前記結合パッド（７２）は前記支持基板（６２，９２）の上面を前記第１基板（６１，９１）の下面に結合すべく前記結合パッド（６８）に付着されることと、前記半導体ダイ（１８）は前記開口部（３３）で前記支持基板（６２，９２）の前記上面に結合されることと、前記低プロファイルBGA半導体パッケージ（６０，９０）がPCB（４６）に搭載されたとき前記支持基板（６２，９２）は前記PCBに非常に近接することと、前記パッケージ（６０，９０）が前記PCB（４６）に搭載されたとき前記支持基板（６２，９２）が複数の導電ボール（２６）のつぶれを制限するスタンドオフとして機能することと、
各ボンディングパッド（２２）を導電ボールパッド（７３，１０６，１０８）に結合する導電接続構造と、
前記支持基板（６２，９２）の少なくとも一部を覆う容器（７８，１１１，１３８）とからなる、低プロファイル・ボール・グリッド・アレイ（BGA）半導体パッケージ。
【請求項２】
第１面から第２対向面に延在した開口部（３３）を有している第１基板（６１，９１）をベース基板（６２，９２）に付着させて有する基板構造を、前記ベース基板（６２，９２）が前記開口部（３３）と整合するように前記第２対向面に付着され、同ベース基板（６２，９２）が低プロファイルを提供し、前記基板構造が複数の第１導電トレースからなる導電接続構造を有し、および前記第１導電トレースが前記第２対向面上の複数のボンドポストと第１導電トレースに電気接続された複数の導電ボールパッド（
７３，１０６，１０８，１３１）とにて終端する状態で提供する工程と、
複数のボンドパッド（２２）を有する集積回路チップ（１８）を前記開口部（３３）内で前記ベース基板（６２，９２）に付着する工程と、
各ボンドパッド（２２）を対応するボンドポストに接続する工程と、
前記基板構造の少なくとも一部を密閉する工程と、
複数の導電はんだボール（２６）を前記第２対向面上の複数の導電ボールパッド（７３，１０６，１０８，１３１）に付着する工程とを備え、前記ベース基板は複数の導電ボール（２６）のつぶれを制限するスタンドオフを提供することによって前記基板構造がアプリケーションボードに搭載されたときにおけるはんだ接続部の高さを制御し、前記第１基板（６１，９１）において前記複数の導電トレース（７１）のそれぞれは一端が結合パッド（７２）で終端するとともに他端が前記第１基板（６１，９１）の下面に形成された導電ボールパッド（７３，１０６，１０８，１３１）で終端し、前記ベース基板（６２，９２）の上面はそれぞれ一端がボンドポスト（６７）で終端するとともに他端が結合パッド（６８）で終端している導電トレース（６６）を有し、および、前記結合パッド（７２）は前記ベース基板（６２，９２）の上面を前記第１基板（６１，９１）の下面に結合すべく前記結合パッド（６８）に付着されている、低プロファイル・ボール・グリッド・アレイ半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般に半導体パッケージに関し、更に特定すれば、ボール・グリッド・アレイ半導体パッケージに関する。
【０００２】
【従来の技術】
ボール・グリッド・アレイ（ＢＧＡ）半導体パッケージは電子産業界において周知である。通常、ＢＧＡパッケージは、プリント回路基板のような基板から成り、その基板は基板の上面にマウントされた多数のボンドパッドを有する半導体ダイを有する。ワイヤボンドはボンドパッドをプリント回路基板の上面上の一連の金属トレースに電気的に接続する。この一連の金属トレースは、このプリント基板の外側周辺を囲むように位置する一連のビアを介して、プリント回路基板の裏面の第２の一連の金属トレースに接続される。この第２の一連の金属トレースは、導電はんだボールが取り付けられる接点パッドでそれぞれ終端する。この導電はんだボールはアレイ状に配列され、約１．５ミリメータのピッチを有する。通常、この半導体ダイとワイヤボンドはモールディング・コンパウンドで封止される。
【０００３】
製造コストを減少させるために、電子産業界では周辺格子型（ｐｅｒｉｍｅｔｅｒ）ＢＧＡパッケージの使用が増加している。周辺格子型ＢＧＡパッケージでは、導電はんだボールがビアと半導体ダイとの間のプリント回路基板の裏面にアレイ状に配列される。通常、最も内側の（ｉｎｎｅｒ−ｍｏｓｔ）導電はんだボールは、半導体ダイの外縁の真下か非常に近接している。
【０００４】
ＢＧＡパッケージのユーザ、特にコンピュータ、通信およびパーソナル電子アプリケーションにおいては、小型化、軽量化および薄型化（１．５ｍｍ未満）を要求する。ＢＧＡパッケージのその他においてサポートすべきことは可搬性である。また、ユーザは同一パッケージ・フットプリント領域でより多くのピン数を支持できるように導電はんだボール間のピッチ距離の縮小を要求する。さらに、ユーザはパッケージの導線経路の改良を要求する。さらに、さまざまな動作状態でのＢＧＡ  パッケージの需要が増加しており、ユーザは一層の信頼性の向上を要求する。
【０００５】
現行のＢＧＡパッケージは、約２．４ミリメータ（ｍｍ）の高プロファイル、リフロー時においてボールおよびボールパッドサイズによって決まる高さにはんだボールがつぶれること、直径に対する高さの比が低いはんだ接続の高歪みレベルによる温度サイクル中のはんだ接続部の疲れ破損率等の数々の不利益を有する。
【０００６】
【解決すべき課題】
従って、低プロファイル（１．５ｍｍ未満）であって、はんだリフローつぶれを可能な限り減少させた、温度サイクル中はんだ接続部不良率を減少させた、費用対効果の優れた周辺格子型はんだボールアレイに対する電子産業界の需要に応ずべきＢＧＡパッケージに対する要求が存在する。
【０００７】
【実施例】
図１は従来技術の周辺格子型ＢＧＡパッケージ１０の断面図を示す。ＢＧＡパッケージ１０は基板１１の上面上に形成された上部導電トレース１２を有する。基板１１は通常、ビスマレイミド−トリアジン（ＢＴ：ｂｉｓｍａｌｅｉｍｉｄｅ−ｔｒｉａｚｉｎ）樹脂またはＦＲ−４基板のような有機性エポキシグラス樹脂をベースとした材料から形成される。底部導電トレース１３は基板１１の下面に形成され、ビア、即ちメッキされたスルーホール１４と通して上部導電トレース１２に電気的に接続される。ビア１４は基板１１の上面から下面まで延在する。ビア１４は銅のような導電材からなる。上部導電トレース１２はボンド・ポスト、即ちパッド２１で終端する。底部導電トレース１３はボール、即ち終端パッド１６で終端する。上部導電トレース１２、底部導電トレース１３、ボールパッド１６およびボンド・ポスト２１は、銅または金めっきされた銅のような電気的導電材からなる。上部導電トレース１２、底部導電トレース１３およびビア１４は図面が過密にならないように全てを示していない。
【０００８】
ＢＧＡパッケージ１０は、さらに基板１１の上面上のダイ付着パッド２３に付着された集積回路、即ち半導体ダイ１８からなる。半導体ダイ１８はエポキシを用いてダイ付着パッド２３に付着される。半導体ダイ１８は、上面上に形成された複数ボンディング、即ちボンディングパッド２２を有する。複数のボンディングパッド２２のそれぞれは、ワイヤボンド１９で上部導電トレース１２に電気的に接続される。通常、半導体ダイ１８、ワイヤボンド１９および基板１１の一部は封入容器２４によって覆われる。
【０００９】
導電はんだボール２６はボールパッド１６にそれぞれ付着される。導電はんだボール２６は、リフロープロセスの間ボールパッド１６にメタルルジカル（ｍｅｔａｌｌｕｒｕｇｉｃａｌｌｙ）濡れとなる。最も内部の導電はんだボール２６は通常、半導体ダイ１８の下または隣接している。導電はんだボール２６はピッチ２７離れた空間を有し、通常そのピッチは約１．０ないし１．８ｍｍである。次に導電はんだボール２６はアッセンブリの次の段、即ちプリント回路基板２８に標準のはんだリフロープロセスを用いて接続される。導電はんだボール２６ははんだ接続部２５を形成するために接点パッド２９に接続される。実装プロセスの後、はんだ接続部２５ははんだの量と濡れ領域によって決まる球状を平らにする。基板１１の下面の導電はんだボール２６の数と配置は、入出力（Ｉ／Ｏ）、電力および接地接続を含む回路要求に依存する。
【００１０】
ＢＧＡパッケージ１０は数多くの不都合な点を有する。ＢＧＡパッケージ１０は通常、約２．４ｍｍの高さ１７の高プロファイルを有する。また、ＢＧＡパッケージ１０がアプリケーション・ボードに搭載され、温度サイクルに晒されると、半導体ダイ１８の外縁の下または極めて近接した導電はんだボール２６に、半導体ダイ１８は直接重大なストレスを及ぼす。このストレスははんだ接続部をゆがめ、最後にはんだ接続部不良を引き起こす。ＢＧＡパッケージ１０が周辺格子型で示されているが、パッケージ基板の下面を交差する導電はんだボールを有するＢＧＡパッケージや、パッケージダイの直接下に導電はんだボールを有するＢＧＡパッケージも、少なくともＢＧＡパッケージ１０と同様の不利益を有する。
【００１１】
図２は本発明による周辺格子型ＢＧＡパッケージ、即ち構造３０の実施例の断面図を示す。ＢＧＡパッケージ３０は基板３１および基板３１に付着する支持、即ちベース基板３２を包含する基板構造から成る。基板３１は幅３４を有する開口部、即ちアパーチャ３３を有し、その開口部３３は下方空隙面として支持基板３２に空隙を形成する。開口部３３は基板３１の上面から底面まで延在し、基板３１内の実質的に中心に位置することが好ましい。幅３４は半導体ダイ１８のサイズとダイボンディング許容差に依存して選択される。通常、幅３４は半導体ダイ１８より約１ないし２ｍｍ大きい。支持基板３２の幅は幅３４より大きく、基板３１の幅より小さい。支持基板３２は好適にはエポキシを用いて基板３１に付着される。支持基板３２の高さは、リフロー前は導電はんだボール２６の高さより低いが、図１に示すはんだ接続部２５のような非制約リフローされたはんだ接続部より高い。
【００１２】
基板３１と支持基板３２から成る２つの基板構造を用いることによって、一例としてＢＧＡパッケージ３０の全高５１は、０．９ないし１．４ｍｍ、即ち４２ないし５８％程度減少する。支持基板３２と開口部３３は半導体ダイ１８にダウンセットを提供し、全パッケージ高へのダイ厚みの影響を最少化する。
【００１３】
半導体ダイ１８は、例えば住友（Ｓｕｍｉｔｏｍｏ  Ｉｎｃ．）から入手可能な住友１０３３Ｂのようなダイ付着エポキシを用いてダイ付着パッド３６に付着される。ダイ付着パッド３６は金属、ベアＰＣＢまたはセラミックである。ボンディングパッド２２は導電はんだボール２６に導電接続構造で電気的に接続される。好適実施例では、導電接続構造は、基板３１の上面上に形成された複数の上部導電トレース、即ちライン３７を含む。この導電接続構造はさらに、基板３１の底面に形成された複数の底部導電トレース、即ちライン３８を含む。上部導電トレース３７はビア、即ちめっきされたスルーホール３９を介して底部導電トレース３８に接続される。ビア３９は基板３１の上面から底面まで延在する。通常、ビア３９の１つのビアは上部導電トレース３７を底部導電トレース３８の１つに結合する。各上部導電トレース３７はボンドポスト、即ちパッド４１で一方の端を終端する。各底部導電トレース３８は導電ボールパッド、即ち接点４２で一方の端を終端する。上部および底部導電トレースの１セットのみを示す。複数の導電はんだボール、即ち接点２６はそれぞれ導電ボールパッド４２に結合される。
【００１４】
導電トレース３７・３８、ボンドポスト４１および導電ボールパッド４２が、当業者に周知の従来工程技術を用いて基板３１上に形成される。導電トレース３７・３８、ボンドポスト４１および導電ボールパッド４２は好適には、銅、ニッケルと金の組み合わせでメッキされた銅からなる。ビア３９は、基板の厚みに応じてドリルまたはレーザプロセスを用いて形成される。その後ビア３９の側壁が銅の層で好適に覆われる。ワイヤボンド、即ち導電ワイヤ４４はボンドパッド２２の１つをボンドポスト４１の１つに電気的に接続する。ＢＧＡパッケージ３０は、当業者に周知の技術を用いて形成されたトランスファー・プラスティック・モールド容器４３で示される。
【００１５】
好適実施例では、ビア３９は開口部３３と導電はんだボール２６の最も内側の部分との間である。導電はんだボール２６が、該パッケージの全てのフットプリントを増加させることなく半導体ダイ１８から離れて位置するので、本実施例が好適である。導電はんだボール２６を半導体ダイ１８から離れて配置することにより、ＢＧＡパッケージ３０がアプリケーションボードに搭載され温度サイクルに晒されたとき、はんだ接続部に加わるストレスが少なくなる。また、多ピンのデバイス（＞２００ピン）では、ビア３９が開口部３３と導電はんだボール２６の最も内側との間にあると、ピッチ４９が減少するので導電はんだボールの行数が減少する。最も内側の導電はんだボールへのトレースはより少ない行を介して通過するので、トレース経路が容易になる。
【００１６】
図２はさらにアプリケーションの一部、即ちプリント回路（ＰＣ）基板４６に接続するＢＧＡパッケージ３０の一部を示す。ＰＣ基板４６は、導電はんだボール２６がはんだ接続部４８を形成するために付着された接点パッド４７を有する。通常、赤外線リフロー（ＩＲ）または気相リフロープロセスがＢＧＡパッケージ３０をＰＣ基板４６に接続するために使用される。
【００１７】
ＢＧＡパッケージ３０がＰＣ基板４６に搭載されると、支持基板３２がＰＣ基板４６に極めて接近しており、スタンドオフとして機能するので、実装工程中導電はんだボール２６のつぶれを制限する。このつぶれが制限されると、はんだ接続部は標準のＢＧＡパッケージよりも高くなる。アスペクト比が大きくなるとはんだ接続ひずみが低下するので、はんだ接続部の信頼性が向上することが判明した。導電はんだボール２６間のピッチ４９の減少とそれによる信頼性を減少させることなくはんだボール２６の大きさを減少して製造することを可能とするので、ＢＧＡパッケージ１０に対して利点となる。さらに、製造者はＢＧＡパッケージ３０のフットプリントを増加させることなく導電はんだボール２６の数を増加させることができる。支持基板３２もＢＧＡパッケージ１０と比較してＢＧＡパッケージ３０の薄いプロファイルを提供する。基板３１と支持基板３２は有機エポキシ−グラス樹脂からなるときは、ＢＧＡパッケージ３０は約１．０ないし１．５ｍｍの高さ５１を有する。これはＢＧＡパッケージ１０の高さ１７より明らかに低い。
【００１８】
他の実施例では、支持基板３２は、シリコンの熱膨張係数（ＴＣＥ：ｔｈｅｒｍａｌ  ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  ｅｘｐａｎｓｉｏｎ）に近い熱膨張係数を有する窒化アルミニウムのようなストレス減少材からなる。また、窒化アルミニウムはパッケージの熱的性能を改善する高熱伝導性を有する。支持基板３２がストレス減少材からなるときは、ＢＧＡパッケージ３０が最大温度に晒されたときに半導体ダイ１８に加わるストレスを減少させる。これは、ＢＧＡパッケージ３０の信頼性を大幅に強化する。ストレス減少材の合成物が選択されると、その熱膨張係数は実質的に半導体ダイ１８が構成される材料の熱膨張係数となる。
【００１９】
図３は本発明による周辺格子型ＢＧＡパッケージ、即ち構造６０の他の実施例の一部の断面図を示す。ＢＧＡパッケージ６０は基板６１と支持、即ち基板６２から成る。支持基板６２は、支持基板６２の下面に形成された熱拡散相６３と共に示される。又は、熱拡散層６３は支持基板６２内に形成することもできる（図４の熱拡散層９７に示すように）。熱拡散層６３は好適には、例えば銅のような熱導伝材から成り、当業者に周知の技術を用いて形成される。拡散層６３は半導体ダイ１８のよって生成された熱を除去する手段を提供する。熱拡散層６３は図２に示すように容易に設計に組み込むことができる。支持基板６２はさらにダイ付着パッド６４を含む。半導体ダイ１８は、好適にはダイ付着エポキシを用いてダイ付着パッド６４に付着する。
【００２０】
ＢＧＡパッケージ６０はさらに、支持基板６２の上面上に形成された導電トレース、即ち線６６を含む。各導電トレース６６はボンドポスト６７でその一端を終端させ、他端を接点、即ち結合パッド６８で終端する。導電接続構造はさらに基板６１の下面に形成された導電トレース７１を含む。導電トレースの１セットのみ示す。各導電トレース７１は接点、即ち結合パッド７２でその一端を終端し、導電ボールパッド、即ち接点７３で他端が終端する。接点パッド７２は接点パッド６８に付着され、接点パッド６８は支持基板６２を基板６１に結合する。接点パッド７２は、例えばはんだを用いて接点パッド６８に付着される。または、接点パッド７２は導電接着剤を用いて高温で接点パッド６８を積層される。
【００２１】
導電はんだボール２６は導電ボールパッド７３にそれぞれ付着される。ＢＧＡパッケージ６０の導電接続構造は、ある場合にはビアの必要性がないため、費用対効果が優れる。例えば、Ｉ／Ｏ密度、ライン／スペース幅および全パッケージボディサイズが適切なリード数の少ない素子などの場合である。ピン数の多い素子では、ＢＧＡパッケージ６０の導電接続構造がビアと結合し、そのビアは半導体ダイ１８と導電はんだボール２６の最も内側（インナ）の行との間、基板６１の外部（アウタ）周辺に沿うか、またはインナとアウタの両方、および基板６１の上部に沿った導電トレースのいずれかに配置する。
【００２２】
ワイヤボンド、即ち導電ワイヤ７６は半導体ダイ１８上のボンディングパッド２２をボンドポスト６７に電気的に接続する。ＢＧＡパッケージ６０は複数のワイヤボンドを含むが、１つのみを示す。ワイヤボンド７６は好適な低いループ高のボンドで示される。ワイヤボンド７６は約０．１２５ｍｍの高さ７７を有し、標準のワイヤボンドループ高の約半分である。パッケージの厚みを減少させることができるので、低いループ高のワイヤボンドが好適である。低いループ高のワイヤボンドは、市販のワイヤボンディング装置を用いて形成される。ＢＧＡパッケージ６０は、好適には基板６１の熱膨張係数に全体にわたって実質的に等しい熱膨張係数を有する積層金属からなる蓋容器７８を示す。蓋容器７８は好適にはエポキシを用いて基板６１に付着される。
【００２３】
図４は本発明による周辺格子型ＢＧＡパッケージ、即ち構造９０の他の実施例の断面図の一部を示す。ＢＧＡパッケージ９０は基板９１と支持、即ちベース構造９２からなる。支持基板９２は、支持基板９２内に形成された熱拡散層９７を示す。熱拡散層９７は銅のような熱導電材から成り、業界に周知の方法を用いて形成される。支持基板９２はさらに、支持基板９２の上面上に形成された接地平面層９８を示す。接地平面層９８は好適には銅層からなる。
【００２４】
ＢＧＡパッケージ９０はさらに基板９１の上面上に形成された上部導電トレース９９を含む導電接続構造から成る。各上部導電トレース９９は、基板９１に内部端近くのボンドポスト１０１で終端する。上部導電トレース９９はビア、即ちめっきされたスルーホール１０４を介して下部導電トレース１０３に電気的に接続される。各下部導電トレース１０３は導電ボールパッド１０６で終端する。上部および下部導電トレースの１セットのみを示す。本実施例では、ビア１０４は基板９１の外部端近くに示される。図２のビア３９の位置が好適であるが、ビア１０４の位置をオプションとして示す。上部導電トレース９９、下部導電トレース１０３およびビア１０４が上述のとおり形成される。
【００２５】
導電接続構造は基板９１の下面に形成された追加の下部トレース１０７をさらに含む。各追加の下部トレース１０７の一方の端は導電ボールパッド１０８を有し、他方の端は接点、即ち結合パッド１０９を有する。接点パッド１０９は接地平面層９８に結合される。接点パッド１０９は例えばはんだを用いて接地平面層９８に結合される。または、接点パッド１０９は導電接着剤を用いて高温で接地平面層９８に積層される。
【００２６】
選択実施例では、支持基板９２は、アプリケーションの要求に応じて接地平面層９８の替わりにまたは加えて導電トレースを含む。これらの選択導電トレースは、既に述べたように追加の下部トレース１０７に結合する。導電はんだボール２６は、既に述べたように導電ボールパッド１０６又は１０８にそれぞれ付着される。
【００２７】
半導体ダイ１８は、好適にはダイ付着エポキシを用いて接地平面層９８に付着される。ワイヤボンド１１２と１１３はボンドパッド２２を導電接続構造に電気的に接続する。即ち、ワイヤボンド１１２は、ボンドポスト１０１を上部導電トレース９９の一方に結合する。ワイヤボンド１１３は接地平面層９８に結合される。ＢＧＡパッケージ９０は液体封入剤、即ちグローブ・トップ（ｇｌｏｂ−ｔｏｐ）容器１１１で示され、この容器は半導体ダイ１８、ワイヤボンド１１２・１１３および少なくとも基板９１の一部を覆う。グローブ・トップ容器は業界において周知の技術を用いて形成される。
【００２８】
ワイヤボンドが支持基板上のボンドポストのみに結合される実施例では、容器は半導体ダイ、ワイヤボンドおよび少なくとも支持基板の一部のみを覆う。これによりパッケージの全高をさらに低くできる。
【００２９】
図５は本発明による周辺格子型ＢＧＡパッケージ、即ち構造１２０の他の実施例の断面図の一部を示す。ＢＧＡパッケージ１２０はダイ付着構造を除いて図２ないし４に示すＢＧＡパッケージに類似である。ＢＧＡパッケージ１２０は、ワイヤボンディングが不要なダイレクト・チップ付着（ＤＣＡ：ｄｉｒｅｃｔ  ｃｈｉｐ  ａｔｔａｃｈｍｅｎｔ）を用いる。ＢＧＡパッケージ１２０は基板１２１および支持部、即ち基板１２２から成る。
【００３０】
ＢＧＡパッケージ１２０は、さらに支持基板１２２の上面上に形成された導電トレース、即ちライン１２４を含む導電接続構造から成る。各導電トレース１２４はボンドポスト、即ちダイ接点パッド１２６で一方の端を終端し、他方の端を接点パッド１２７で終端する。導電接続構造は基板１２１の下面に形成されたで導電トレース１２８をさらに含む。導電トレースの１セットのみを示す。各導電トレース１２８の一方の端は接点パッド１２９で終端し、他の端は導電ボールパッド１３１で終端する。接点パッド１２９ははんだを用いて接点パッド１２７に付着される。または、接点パッド１２９は導電接着剤を用いて高温で接点パッド１２９に接続するように積層される。導電接続構造は、それぞれ半導体ダイ１３３上のボンドパッド１３４の１つに結合されたダイはんだボール１３６をさらに含む。ダイはんだボール１３６は導電はんだボール２６より高温でフローできる材料からなり、周知のプロセスを用いてボンドパッド１３４とダイ接点パッド１２６を結合する。ＢＧＡパッケージ１２０は封止剤１３８をさらに含み、この封止剤は半導体ダイ１３３および基板１２１の裏面を覆わないことが好ましい。これより約０．７ないし１．０ｍｍの高さ１４１を提供する。ＢＧＡパッケージ１２０はビアを用いない。ビア（インナ、アウタ、インナおよびアウタ）は、多ピンの応用例の利用と結び付きやすい。
【００３１】
図２ないし５に示す実施例は、本開示発明の精神において数々の低プロファイルＢＧＡパッケージを生産するために結合することができることをさらに留意すべきである。
【００３２】
ここに電子産業界が要求する高信頼性、小型化、軽量化、薄型および費用有効性のある低プロファイルＢＧＡパッケージが提供されたことが評価されるべきである。本発明によるＢＧＡパッケージは、温度サイクルの間の緊張許容度を改善するために、はんだ接続部における緊張を減少させ、はんだ接続部の配置を制御する機能を有する費用対効果の良い薄型パッケージを提供する。
【００３３】
特に、本ＢＧＡパッケージは低プロファイルと、ＢＧＡパッケージがアプリケーションボードに搭載されたときに導電はんだボールのつぶれを制御できる構造を提供する支持基板を含む。つぶれの量を制御できると、はんだ接続部は標準のＢＧＡパッケージより高くなる。アスペクト比が大きくなればはんだ接続部に緊張が低くなるので、より高いはんだ接続部はより信頼性が向上することがわかった。また、半導体ダイと導電はんだボールとの間にビアを配置することによって、ＢＧＡパッケージの製造者は、半導体導電チップから遠く離れて導電はんだボールを配置することができ、それによってはんだ接続部のストレスを減少させることができる。さらに、本ＢＧＡパッケージは、パッケージへの導線経路（ｒｏｕｔｉｎｇ）を改善した数々の導電接続構造をサポートする。
【図面の簡単な説明】
【図１】従来技術の周辺格子型ＢＧＡパッケージの断面図を示す。
【図２】本発明による周辺格子型ＢＧＡパッケージの実施例の断面図を示す。
【図３】本発明による周辺格子型ＢＧＡパッケージの他の実施例の断面図を示す。
【図４】本発明による周辺格子型ＢＧＡパッケージのさらに他の実施例の断面図を示す。
【図５】本発明による周辺格子型ＢＧＡパッケージのさらに他の実施例の断面図の一部を示す。
【符号の説明】
１１．３１．基板
１２．３７．上部導電トレース
１３．３８．底部導電トレース
１４．３９．ビア
１６．ボールパッド
１７．高さ
１８．半導体ダイ
１９．ワイヤボンド
２１．ボンドポスト
２２．ボンディングパッド
２３．３６．ダイ付着パッド
２６．導電はんだボール
２７．ピッチ
２８．プリント回路基板
２９．接点パッド
３０．６０．９０．ＢＧＡパッケージ
３２．支持基板
３３．開口部
３４．幅
４１．ボンドポスト
４４．導電ワイヤ
【図１】
0003627158.tif 000002
【図２】
0003627158.tif 000003
【図３】
0003627158.tif 000004
【図４】
0003627158.tif 000005
【図５】
0003627158.tif 000006