(57)【特許請求の範囲】
【請求項１】
同一出力回線に多重化される複数コネクションのＡＴＭセルをバッファメモリに通信品質クラス別にキューイングしておき、上記出力回線における各タイムスロット毎に優先的にセル排出すべき通信品質クラスを選択し、上記バッファメモリからのＡＴＭセルの読み出し制御を行うＡＴＭ通信装置において、
通信品質クラス別のセル蓄積状態を示す第１のビットパターンを出力するための手段と、
通信品質クラス別に所定期間内の排出セル数が予め設定された最低閾値に到達したか否かを示す第２のビットパターンを出力するための手段と、
ラウンドロビン形式の複数のタイムスロットに各通信品質クラス別の最低帯域を保証するためのセル排出権表示ビットをマッピングした帯域割当テーブルを備え、上記帯域割当テーブルに基づいて各タイムスロット毎に各通信品質クラスのセル排出権の有無を示す第３のビットパターンを発生するセル排出権制御部と、
上記第１、第２、第３のビットパターンを入力として、予め定められた通信品質クラス間の優先順位と、最低閾値への到達の有無と、セル排出権の有無を条件とする所定の選択論理に基づいて、セル排出すべき通信品質クラスを選択する通信品質クラス選択手段とを有することを特徴とするＡＴＭ通信装置。
【請求項２】
通信品質クラス別に所定期間内の排出セル数が予め設定された最大閾値に到達したか否かを示す第４のビットパターンを出力するための手段を有し、
前記通信品質クラス選択手段が、前記第１、第２、第３のビットパターンと上記第４のビットパターンを入力として、各タイムスロット毎にセル排出すべき特定の通信品質クラスを選択することを特徴とする請求項１に記載のＡＴＭ通信装置。
【請求項３】
前記セル排出権制御部が、前記第３のビットパターンを保持するためのレジスタ手段と、前記通信品質クラス選択手段で選択された特定通信品質クラスのセル排出権をリセットするための信号を出力するセル排出権リセット手段と、上記レジスタ手段が保持するビットパターンを上記リセット信号と前記帯域割当テーブルが示す次のタイムスロットにおけるセル排出権表示ビットに従って修正するための手段とからなることを特徴とする請求項１または請求項２に記載のＡＴＭ通信装置。
【請求項４】
前記通信品質クラス選択手段が、最低閾値に未到達の通信品質クラスの優先順位を最低閾値到達済みの通信品質クラスよりも高くし、セル排出権をもつ通信品質クラスの優先順位をセル排出権のない通信品質クラスよりも高くした選択論理で、各タイムスロットでセル排出すべき特定の通信品質クラスを選択することを特徴とする請求項１または請求項３に記載のＡＴＭ通信装置。
【請求項５】
前記通信品質クラス選択手段が、最大閾値に未到達の通信品質クラスのなかで、最低閾値に未到達の通信品質クラスの優先順位を最低閾値到達済みの通信品質クラスよりも高くし、セル排出権をもつ通信品質クラスの優先順位をセル排出権のない通信品質クラスよりも高くした選択論理で、各タイムスロットでセル排出すべき特定の通信品質クラスを選択することを特徴とする請求項２または請求項３に記載のＡＴＭ通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＴＭ（Asynchronous Transfer Mode）通信装置に関し、更に詳しくは、通信品質クラスの異なる複数種類のＡＴＭコネクションを収容するＡＴＭ通信装置におけるＡＴＭセルの優先制御技術に関する。
【０００２】
【従来の技術】
音声サービスに加え、インタネット等のデータサービスの収容を可能とするＡＴＭ転送装置（あるいはＡＴＭ交換機）では、収容コネクションのサービス形態に対応して、セル転送遅延やセル損失等における通信品質（ＱｏＳ：Quality of Service）が規定されている。サービスの多様化に伴い、ＡＴＭ転送装置では、収容すべき通信品質クラスが多岐に渡っており、例えば、即時性を必要とする音声や画像等の転送用としてＣＢＲ（Constant Bit Rate）や、セル損失が許容される通常データの転送用としてベストエフォートタイプの品質クラスなどがある。
【０００３】
ＡＴＭ転送装置では、収容コネクションの通信品質を保証するために、異なった通信品質サービスクラス間での優先制御機能が必要となる。すなわち、同一出力回線に通信品質の異なる複数コネクションのセルが競合した場合、各品質クラスに対して最低帯域を保証しつつ、通信品質クラスに応じて各タイムスロットで優先的に排出すべきセルを決定する必要がある。
【０００４】
図２は、優先制御機能を備えたＡＴＭ転送装置の１例として、共通バッファ型のＡＴＭ交換機を示す。
入力回線ＩＮ−１〜ＩＮ−ｎから入力されたＡＴＭセルは、各入力回線と対応した複数の入力回線インタフェースを含む入力処理部１０でヘッダ情報の書き換えを行った後、信号線５１を介してバッファメモリ１１のセルバッファ領域に入力される。上記ヘッダ情報の書き換えには、コネクション識別子（ＶＰＩ／ＶＣＩ）の書き換えと、入力セルを送出すべき出力回線（または出力ポート）の番号ｐを含む内部ヘッダの付加とが含まれる。
【０００５】
入力処理部１０は、信号線５１への入力セルの送出に先立って、出力回線番号ｐと、上記入力セルのセルヘッダから抽出された通信品質クラス識別子ｃを信号線５２Ａ、５２Ｂを介して書き込み制御装置１３に通知する。尚、書き込み制御装置１３と入力処理部１０は、書き込みサイクルを示す制御クロックＷＣＫに同期して動作している。
【０００６】
書き込み制御装置１３は、出力回線番号毎に品質クラス識別子と対応してポインタアドレスを記憶している書き込みアドレステーブル１３Ｔと、出力回線番号毎に通信品質クラス識別子と対応して蓄積セル数を記憶したキュー管理テーブル１５とを具備しており、各書き込みサイクルにおいて、出力回線番号ｐと対応した書き込みアドレス管理テーブル１３Ｔから、通信品質クラス識別子ｃと対応したポインタアドレスを読み出して信号線５３に出力する。上記ポインタアドレスは、バッファメモリ１１に書き込みアドレスＷＡとして与えられ、これによって、入力処理部１０から信号線５１に出力されたＡＴＭセルがセルバッファ領域１１ＡのあどれうＷＡに書き込まれる。この時、空きアドレスメモリ１４から信号線５４に取り出されたメモリアドレスが、上記入力セルと対をなすポインタアドレスとして、バッファメモリ１１のポインタ領域１１ＢのアドレスＷＡに書き込まれる。
【０００７】
上記空きアドレスメモリ１４から信号線５４に取り出されたメモリアドレスは、書き込み制御装置１３によって、今回、書き込みアドレスＷＡとして使用したポインタアドレスに代わる次のポインタアドレスとして、書き込みアドレス管理テーブル１３Ｔに記憶される。次回、同一の出力回線番号ｐで同一の通信品質クラスｃのセルが入力された時、上記ポインタアドレスを書き込みアドレスＷＡとして同様のセル書き込み動作を行うことによって、バッファメモリ１１には、出力回線別に、同一通信品質クラスの一連のＡＴＭセルをポインタアドレスで順次にリンクした論理的なセルキューが多数形成される。
【０００８】
書き込み制御装置１３は、上述したバッファメモリ１１へのＡＴＭセルの書き込みに連動して、出力回線番号ｐと対応するキュー管理テーブル１５―ｐの通信品質クラスｃのエントリにおいて、蓄積セル数をインクリメントし、これと対応するキューフラグテーブル１６の内容を更新する。上記キューフラグテーブル１６は、同一の出力回線に多重化された複数の通信品質クラスについて、蓄積セルの有無をフラグビット“１”または“０”によって表示するためのものであり、上記キュー管理テーブル１５と同様、出力回線番号と対応した複数のテーブル１６−ｐ(ｐ＝１〜ｎ)からなり、上記書き込み制御装置１３によって、入力セルの出力回線番号ｐと対応するキューフラグテーブル１６−ｐの上記通信品質クラスｃと対応するビットが“１”に設定される。
【０００９】
バッファメモリ１１に蓄積されたＡＴＭセルとポインタアドレスは、読み出し制御装置１７によって読み出される。読み出し制御装置１７は、出力回線番号毎に通信品質クラス識別子と対応してポインタアドレスを記憶する読み出しアドレス管理テーブル１７Ｔを備えており、信号線５８、５９を介して排出クラス選択部２００と接続されている。
【００１０】
読み出し制御装置１７は、書き込みサイクルと交互に現れる読み出しサイクルを示すための制御クロックＲＣＫをカウントすることによって、セルを送出すべき出力回線番号ｐを決定し、これを信号線５８を介して排出クラス選択部２００に与える。排出クラス選択部２００は、後述するように、上記回線番号ｐが示す出力回線にセル送出すべき通信品質クラスの識別子を決定し、これを信号線５９に出力する。
【００１１】
読み出し制御装置１７は、信号線５９から通信品質クラスの識別子を受け取ると、上記出力回線番号ｐと通信品質クラスの識別子に基づいて、読み出しアドレス管理テーブル１７Ｔからポインタアドレスを読み出す。上記ポインタアドレスは、信号線５７を介して、バッファメモリ１１に読み出しアドレスＲＡとして与えられ、これによって、セルバッファ領域１１Ａから信号線５５ＡにＡＴＭセルが読み出され、同時に、ポインタ領域１１Ｂから信号線５５Ｂにポインタアドレスが読み出される。
【００１２】
読み出し制御装置１７は、上述したバッファメモリ１１からのＡＴＭセルの読み出しに同期して、信号線５６Ｂに出力回線番号ｐを出力する。出力制御部１２は、信号線５５Ａに出力されたＡＴＭセルから内部ヘッダを除去し、これを上記出力回線番号ｐが示す出力回線ＯＵＴ−ｐに出力する。ポインタ領域１１Ｂから信号線５５Ｂに読み出されたポインタアドレスは、読み出しアドレスＲＡとして使用された現在のポインタアドレスに代わる次ポインタアドレスとして、読み出しアドレス管理テーブル１７Ｔに記憶される。また、読み出しアドレスＲＡとして使用されたポインタアドレスは、空きアドレスメモリ１４に解放される。
【００１３】
読み出し制御装置１７は、バッファメモリ１１からのＡＴＭセル読み出しの都度、上記出力回線番号ｐと対応するキュー管理テーブル１５−ｐで、上記通信品質クラス識別子と対応するエントリの蓄積セル数１５２をデクリメント（−１）し、カウント値がゼロとなった場合は、フラグテーブル１６−ｐの上記通信品質クラス識別子と対応するビットを“０”に変更する。これによって、フラグテーブル１６−ｐは、出力回線ＯＵＴ−ｐに多重化された通信品質クラス別に蓄積セルの有無を示すビットパターンを示すことになる。
【００１４】
ＡＴＭセルの優先制御は、排出クラス選択部２００によって行われる。
図３は、上記排出クラス選択部２００に適用される従来方式の優先制御回路の１例を示す。ここに示した優先制御回路は、通信品質クラス間に固定的な優先順位をもつ完全優先制御に最低閾値制御を付加したものとなっている。
上記優先制御回路では、通信品質クラスの選択論理として、例えば、図４に示すように、通信品質クラス（この例では、クラスＣ１〜Ｃ５）間の優先順位（Ｃ１、Ｃ２、…Ｃ５の順）の他に、通信品質クラス毎の単位時間当たりの排出セル数と予め保証された最低閾値との比較結果２１３を考慮し、最低閾値に到達した通信品質クラスは、最低閾値に未到達の通信品質クラスよりもセル排出優先順位２１１が低くなるようにしている。
【００１５】
図３において、２０１は、排出セル数をカウントするための単位時間（ウインドウ期間）を規定する監視ウインドウ（メモリ）、２０３は、通信品質クラス別に保証すべき単位時間当たりの排出セル数の最小値（最低閾値）を示す最低排出閾値メモリであり、これらのメモリへのパラメータ値の設定は、図２に示した制御部１００から信号７０Ａ、７０Ｂによって行われる。
【００１６】
上記優先制御回路では、上記監視ウインドウ２０１が示す一定時間（ウインドウ期間）毎に排出セルカウンタ２０２をリセットすることにより、該排出セルカウンタ２０２で各ウインドウ期間内の通信品質クラス別の排出セル数をカウントする。上記カウンタ２０２が示す通信品質クラス別の排出セル数は、最低閾値比較回路２０４によって、最低排出閾値メモリ２０３が示す通信品質クラス別の最低閾値と比較され、通信品質クラス別に最低閾値に到達したか否かを示すビットパターン７２として出力される。
【００１７】
２１０は、通信品質クラス識別子を選択して信号線５９に出力するクラス選択論理回路であり、上記最低閾値比較回路２０４から出力されるビットパターン信号７２と、キューフラグテーブル１６が示す通信品質クラス別の蓄積セルの有無を示すビットパターン信号７１とを入力データとして、蓄積セルをもつ通信品質クラスのうちから、図４に示した選択論理に従って、セル排出すべき通信品質クラスを選択する。この場合、セル排出すべき通信品質クラスとして、最低閾値に未到達で優先順位の最も高いもの、もし、最低閾値に未到達の通信品質クラスが皆無であれば、最低閾値に到達済みの通信品質クラスのうちから優先順位の最も高いものが選択される。尚、図３では、キューフラグテーブル１６と、最低排出閾値メモリ２０３と、排出セル数カウンタ２０２は、それぞれ読み出し制御装置１７が指定した出力回線番号ｐと対応する特定の出力回線と対応するものを意味している。
【００１８】
【発明が解決しようとする課題】
然るに、上述した従来の優先制御回路における通信品質クラスの選択論理では、予め設定された最低閾値に未到達の通信品質クラスの優先順位を最低閾値に到達済みの通信品質クラスよりも高くしているため、本来的に優先度の高い通信品質クラスであっても、設定された最低閾値が低ければ、競合する他の通信品質クラスが最低閾値に到達するまでの間、セル排出が抑制され、バッファメモリ内での蓄積時間が増加するという問題がある。
【００１９】
例えば、１つの出力回線に優先度順にＣ１〜Ｃ５の５種類の通信品質クラスが多重化され、各監視ウインドウ期間（例えば、８タイムスロット期間）における最低閾値（出力を保証するタイムスロット数）が、Ｃ１＝０、Ｃ２＝０、Ｃ３＝２、Ｃ４＝２、Ｃ５＝１となっていた場合を想定する。
通信品質クラスＣ１〜Ｃ５のセルが、監視ウインドウ期間（タイムスロットｔ１〜ｔ８）に、例えば、図５の（Ａ）に示すように流入した場合、上述した従来の優先制御回路によれば、通信品質クラス別の蓄積セル数は図（Ｂ）、排出セルは図（Ｃ）、排出セル数カウンタ２０２は図（Ｄ）のように変化する。尚、図（Ｂ）における丸印は、クラス選択論理回路２１０が選択した通信品質クラスの排出セルを示し、図（Ｄ）で下線を付した数字は、排出セル数が最低閾値に到達したことを意味している。
【００２０】
ここに示した例では、通信品質クラスＣ２は、タイムスロットｔ１、ｔ４でセルが流入したにもかかわらず、最低閾値の設定値が０となっているため、最低閾値に未到達の低優先度の通信品質クラスＣ３〜Ｃ５よりも排出優先順位が低くなってしまう。このため、通信品質クラスＣ２の流入セルは、通信品質クラスＣ３〜Ｃ５が最低閾値に到達するまで（ｔ１〜ｔ５）排出を抑制され、通信品質クラスＣ３〜Ｃ５よりも排出優先順位が高くなったｔ６以降のタイムスロットでバースト的に排出されることになる。
【００２１】
すなわち、最低閾値に未到達の通信品質クラスを到達クラスよりも優先させる従来の優先制御方式によれば、既に最低閾値に到達した通信品質クラスは、他の全ての通信品質クラスが最低閾値に到達するまでの間、流入セルがキュー内に蓄積され、排出優先順位が高くなった時点でバースト的に排出されるため、セルの送信間隔が乱れるという問題がある。また、図２に示したＡＴＭ交換機のように、可変長のセルキューを形成できる共通バッファメモリ１１を用いた場合は可能性が少ないが、通信品質クラス毎に固定長のキュー領域を設けた個別バッファメモリ構造を採用した場合には、蓄積セルによってキューがあふれ、セル廃棄が発生するという問題がある。
【００２２】
ＡＴＭ交換機における優先制御方式として、例えば、特開平９−１７２４４０号公報では、呼設定時に各通信品質クラス毎のセル出力周期を決定し、各クラス毎に上記出力周期でタイムアウト信号を発生するタイマを設けておき、タイムアウト信号のあったクラスにセル優先出力権を与え、セル優先出力権をもつクラスをセル優先出力権のないクラスよりも優先させ、セルが出力されたクラスではセル優先出力権を無効にすることによって、各通信品質クラスのセル排出周期を保証するようにした優先制御方式が提案されている。
【００２３】
出力周期を考慮して優先順位を決定する上記公開公報の優先制御方式によれば、前述したバースト的なセル排出を抑止することが可能となる。しかしながら、上記優先制御方式では、通信品質クラス毎にタイマを用意し、そのタイムアウト信号によって各クラスのセル優先出力権を与える方式となっているため、多数の出力回線を備えたＡＴＭ交換機において各出力回線に通信品質クラスの異なる多数のコネクションを多重化した場合、優先制御回路に膨大な数のタイマが必要となる。
【００２４】
本発明の目的は、簡単な構成で、特定の通信品質クラスにおけるバースト的セル排出を回避した優先制御を可能とするＡＴＭ通信装置および優先制御回路方式を提供することにある。
【００２５】
【課題を解決するための手段】
上記目的を達成するために、本発明によるＡＴＭ通信装置は、通信品質クラス別のセル蓄積状態を示す第１のビットパターンを出力するための手段と、通信品質クラス別に所定期間内の排出セル数が予め設定された最低閾値に到達したか否かを示す第２のビットパターンを出力するための手段と、ラウンドロビン形式の複数のタイムスロットに各通信品質クラス別の最低帯域を保証するためのセル排出権表示ビットをマッピングした帯域割当テーブルに基づいて、各タイムスロット毎に各通信品質クラスのセル排出権の有無を示す第３のビットパターンを発生するセル排出権制御部と、上記第１、第２、第３のビットパターンを入力として、予め定められた通信品質クラス間の優先順位と、最低閾値への到達の有無と、セル排出権の有無とを条件とする所定の選択論理に基づいて、セル排出すべき通信品質クラスを選択する通信品質クラス選択手段とを有することを特徴とする。
【００２６】
また、本発明によるＡＴＭ通信装置の他の特徴は、通信品質クラス別に所定期間内の排出セル数が予め設定された最大閾値に到達したか否かを示す第４のビットパターンを出力するための手段を有し、上記通信品質クラス選択手段が、第１、第２、第３、第４のビットパターンを入力として、各タイムスロット毎にセル排出すべき特定の通信品質クラスを選択するようにした構成にある。
【００２７】
上記セル排出権制御部は、例えば、上記第３のビットパターンを保持するためのレジスタ手段と、上記通信品質クラス選択手段で選択された特定通信品質クラスのセル排出権をリセットする信号を出力するセル排出権リセット手段と、上記レジスタ手段が保持するビットパターンを上記リセット信号と上記帯域割当テーブルが示す次のタイムスロットにおけるセル排出権表示ビットに従って修正するための手段とからなる。
【００２８】
本発明によれば、上記通信品質クラス選択手段により、最低閾値に未到達の通信品質クラスの優先順位を最低閾値到達済みの通信品質クラスよりも高くし、セル排出権をもつ通信品質クラスの優先順位をセル排出権のない通信品質クラスよりも高くした選択論理で、セル排出すべき特定の通信品質クラスを選択することをが可能となる。また、第４ビットパターンの出力手段を設けた場合、上記通信品質クラス選択手段によって、最大閾値に未到達の通信品質クラスのなかで、最低閾値に未到達の通信品質クラスの優先順位を最低閾値到達済みの通信品質クラスよりも高くし、セル排出権をもつ通信品質クラスの優先順位をセル排出権のない通信品質クラスよりも高くした選択論理で、セル排出すべき特定の通信品質クラスを選択することが可能となる。
【００２９】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して詳細に説明する。
図１は、例えば、図２に示したＡＴＭ交換機の排出クラス選択部２００として適用される、本発明による優先制御回路の１実施例を示す。
本実施例の優先制御回路は、図３で説明した従来の優先制御回路に排出権制御部２２０を付加した構成となっている。上記排出権制御部２２０は、各タイムスロットにおいて、通信品質クラス別にセル排出権の有無を示すビットパターンを発生するためのものであり、上記セル排出権は、後述するように、制御部１００からの信号７０Ｃによって最低帯域割当テーブル２２１に設定された各通信品質クラス別の最低帯域保証用ビットマップに基づいて生成される。
【００３０】
本実施例におけるクラス選択論理回路２１０Ａは、キューフラグテーブル１６が示す品質クラス毎の蓄積セルの有無を示す第１のビットパターン信号７１と、最低閾値比較回路２０４から出力される第２のビットパターン信号７２と、上記排出権制御部２２０から与えられる通信品質クラス別のセル排出権の有無を示す第３のビットパターンとを入力データとして、蓄積セルをもつ通信品質クラスのうちから、例えば、図６に示した選択論理に従って、セル排出すべき通信品質クラスのを選択し、その識別子を信号線５９に出力する。
【００３１】
本実施例の選択論理では、図６に示すように、最低閾値に未到達の通信品質クラスのうち、セル排出権２１４をもつ通信品質クラスには、セル排出権のない通信品質クラスよりも高いセル排出優先順位２１１を与え、同様に、最低閾値に到達済みの通信品質クラスについても、セル排出権の有無によってセル排出優先順位が異なるようにしてある。また、最低保証帯域が０の通信品質クラスを最低閾値未到達のものとして扱っている。
【００３２】
排出権制御部２２０において、最低帯域割当テーブル２２１は、所定期間分のタイムスロットｔ１〜ｔｍからなるラウンドロビンテーブルであり、このテーブルには、例えば、図７に示すように、通信品質クラス（Ｃ１〜Ｃ５）別に、最低帯域を保証するためのセル排出権を表すビットがマッピングされ、通信品質クラス別のセル排出スケジューラとして機能する。
【００３３】
図７に示した最低帯域割当テーブル２２１は、８タイムスロット分のラウンド周期Ｔを有し、通信品質クラスＣ１〜Ｃ５に、ぞれそれ（８／８）Ｔ、 （０／８）Ｔ、（２／８）Ｔ、（２／８）Ｔ、（１／８）Ｔの割合で最低帯域保証用のセル排出権を示すビット“１”がマッピングされている。各通信品質クラスのセル排出権を上記最低帯域割当テーブル２２１上で時系列的に分散して割り当てることにより、各通信品質クラスのセル排出を非バースト的にすることが可能となる。ここでは、簡単化のために、ラウンド周期Ｔが８タイムスロットの短いものとなっているが、実際の応用において、上記最低帯域割当テーブル２２１のラウンド周期Ｔは、例えば、最大で１５６０タイムスロット程度の長いものとなる。
【００３４】
上記最低帯域割当テーブル２２１上での各通信品質クラスのセル排出権の割り当ては、タイムスロット間隔が必ずしも均等である必要はない。例えば、８タイムスロットのラウンド周期Ｔに対して（３／８）Ｔの割合で最低帯域を割り当てる場合、例えば、タイムスロットｒ１、ｒ４、ｒ６のように、タイムスロット間隔が不均一になっていても構わない。また、上記最低帯域割当テーブル２２１のラウンド周期Ｔと、監視ウインドウ２０１が示す排出セルカウント用の期間は、互いに独立した値に設定することができ、必ずしも一致させる必要はない。
【００３５】
図６に示した選択論理において、優先順位１１〜１５は、最低閾値に到達し、且つ、セル排出権のある通信品質クラスを対象としているが、これは、例えば、特定クラスのセルがバースト的に流入し、これらが競合する他のクラスに蓄積セルがないためにバースト的に排出され、排出セルのカウント数がウインドウ期間の早い段階で最低閾値に到達した場合に起こり得る。
【００３６】
本実施例において、排出権制御部２２０は、上記最低帯域割当テーブル２２１と、セル排出された通信品質クラスについてセル排出権をリセットするための排出権リセット部２２２と、排出権更新論理回路２２３と、各タイムスロットで通信品質クラス別にセル排出権の有無を示すビットパターン７３を出力する排出権レジスタ２２４とからなる。
【００３７】
上記排出権更新論理回路２２３は、排出権レジスタ２２４に保持された現タイムスロットにおけるセル排出権ビットパターン７３から、排出権リセット部２２２が出力するリセット信号（ビットパターン）７５に従って、セル排出された通信品質クラスの排出権表示ビットをリセットし、これに最低帯域割当テーブル２２１が示す次のタイムスロットにおけるセル排出権ビットパターン７４をＯＲ（論理和）演算することによって、次のタイムスロットにおけるセル排出権ビットパターンを生成し、排出権レジスタ２２４に設定する。
【００３８】
例えば、図７に示したタイムスロットｒ１のビットパターン“１０１１１”が排出権レジスタ２２４に設定され、このタイムスロットで通信品質クラスＣ３のセルが排出されたものと仮定すると、排出権更新論理回路２２３は、排出権レジスタ２２４から出力されるビットパターン“１０１１１”から、排出権リセット部２２２の指示に従って通信品質クラスＣ３の排出権表示ビットをリセットし、得られたビットパターン“１００１１”とテーブル２２１が示す次のタイムスロットｒ２のビットパターン“１００００”との論理和を演算する。この演算によって得られたビットパターン“１００１１”が、次のタイムスロットｒ２のセル排出権ビットパターンとして排出権レジスタ２２４に設定される。すなわち、本実施例では、最低帯域割当テーブル２２１で割り当てられた複数のクラスでセル排出権が競合した場合、競合に敗れたクラスのセル排出権が次のタイムスロットのセル排出権ビットパターンに引き継がれ、クラス選択論理回路２１０Ａに入力される。
【００３９】
次に、図７に示した最低帯域割当テーブル２２１を前提として、本実施例におけるクラス選択論理回路２１０Ａの動作について説明する。
前述した図５の（Ａ）と同様に、通信品質クラスＣ１〜Ｃ５のセルが、ウインドウ期間（タイムスロットｔ１〜ｔ８）に、図８の（Ａ）のように流入した場合を想定する。本実施例によれば、優先制御装置２１０Ａに図６に示した選択論理を採用したことにより、通信品質クラス別の蓄積セル数は図８の（Ｂ）、排出セルは同図（Ｃ）のように変化する。
【００４０】
クラス選択論理回路２１０Ａの動作をタイムスロット毎に追うと次のようになる。
図９の（Ａ）〜（Ｈ）は、タイムスロットｔ１〜ｔ８でクラス選択論理回路２１０Ａに入力されるキューフラグテーブル１６からの出力ビットパターン７１と、排出権制御回路２２０からのセル排出権ビットパターン７３を示す。
クラス選択論理回路２１０Ａ には、上記２つのビットパターン以外に、最低閾値比較回路２０４が発生する最低閾値到達有無を示すビットパターン７２も入力されるが、ここで説明する範囲では、最低閾値に到達した通信品質クラスではセルの流入がないため、ビットパターン７２は選択条件から省略して説明する。
【００４１】
（Ａ）：タイムスロットｔ１では、出力ビットパターン７１が示すように、通信品質クラスＣ２、Ｃ３、Ｃ４、Ｃ５が蓄積セルをもつ。セル排出権ビットパターン７３に従って、セル排出権をもつ最も優先順位の高いクラスＣ３がセル排出対象として選択される。
（Ｂ）：タイムスロットｔ２では、クラスＣ３がセル排出権を失い、蓄積セルのある通信品質クラスＣ２、Ｃ４、Ｃ５のうち、セル排出権をもつ最も優先順位の高いクラスＣ４がセル排出対象として選択される。
（Ｃ）：タイムスロットｔ３では、クラスＣ４がセル排出権を失い、蓄積セルのある通信品質クラスＣ２、Ｃ３、Ｃ５のうち、セル排出権をもつ通信品質クラスＣ５がセル排出対象として選択される。
（Ｄ）：タイムスロットｔ４では、クラスＣ５がセル排出権を失う。蓄積セルのある通信品質クラスＣ２とＣ３は、何れもセル排出権をもっていないため、優先順位の高い通信品質クラスＣ２がセル排出対象として選択される。
【００４２】
（Ｅ）：タイムスロットｔ５では、最低帯域割当テーブル２２１によって、クラスＣ３、Ｃ４に再度セル排出権を与えられる。蓄積セルのある通信品質クラスＣ２、Ｃ３、Ｃ４のうち、セル排出権をもつ最も優先順位の高いクラスＣ３がセル排出対象として選択される。
（Ｆ）：タイムスロットｔ６では、クラスＣ３がセル排出権を失う。蓄積セルのある通信品質クラスＣ２、Ｃ３、Ｃ４のうち、セル排出権をもつクラスＣ４がセル排出対象として選択される。
（Ｇ）：タイムスロットｔ７では、クラスＣ４がセル排出権を失う。蓄積セルのある通信品質クラスＣ２とＣ３は、何れもセル排出権をもっていないため、優先順位の高い通信品質クラスＣ２がセル排出対象として選択される。
（Ｈ）：タイムスロットｔ８では、蓄積セルのある通信品質クラスＣ２とＣ３が、何れもセル排出権をもっていないため、このうち優先順位の高い通信品質クラスＣ２がセル排出対象として選択される。
【００４３】
図８の（Ｃ）と図５の（Ｃ）と比較して明らかなように、本発明によれば、従来の優先制御では優先順位が低いためにバースト的に排出されていた通信品質クラスＣ２のセルが、タイムスロットｔ４、ｔ７、ｔ８に分散され、従来の優先制御では高い優先順位を得て流入直後に排出されていた通信品質クラスＣ３のセルが、タイムスロットｔ１とｔ５に分散して排出される。
すなわち、本発明によれば、最低帯域割当テーブル２２１で予め定義しておいた通信品質クラス毎のセル排出権を優先制御のクラス選択論理に加えることによって、各クラスのセル排出間隔を離散させ、バースト的な偏りを回避することが可能となる。実施例では、ラウンド周期が８タイムスロットの短い最低帯域割当テーブル２２１を前提としたために、セル排出間隔を離散効果が僅か数タイムスロットとなっているが、上記テーブルのラウンド周期を長くすれば、従来との差異が一層顕著に現れる。
【００４４】
図１０は、本発明による優先制御回路の第２の実施例を示す。
本実施例は、図１に示した優先制御回路に、最大排出閾値メモリ２０５と最大閾値比較回路２０６を付加した構成となっている。
上記最大排出閾値メモリ２０５は、各出力回線で許容される通信品質クラス毎の単位時間（監視ウインドウ期間）当たりの排出セル数の最大閾値を示す。上記最大閾値は、通信品質クラス毎の最大帯域を監視ウインドウ２０１が示すウインドウ期間当たりの通過セル数に換算した値であり、図２に示した制御部１００からの信号７０Ｄによって設定される。
最大閾値比較回路２０６は、排出セルカウンタ２０２が示す通信品質クラス毎の排出セル数と、上記最大排出閾値メモリ２０５が示す通信品質クラス毎の最大閾値とを比較し、通信品質クラス毎に最大閾値に到達したか否かを示すビットパターン７４を出力する。
【００４５】
本実施例において、クラス選択論理回路２１０Ｂは、上記最大閾値比較回路２０６から出力される最大閾値到達表示ビットパターン７４をクラス選択条件の１つに加え、最大閾値に未到達であることを前提として、図６に示した排出優先順位１〜２０を有効とする。もし、セル排出によって最大閾値に到達済みの通信品質クラスが生じた場合、そのクラスでは、次の監視ウインドウ期間が来るまでセル排出を抑制する。本実施例によれば、通信品質クラスセル別に最低帯域を保証し、最大帯域の範囲内でのセル転送を許容する優先制御を実現できる。
【００４６】
以上の実施例では、本発明の優先制御回路（排出クラス選択部）を共通バッファ型ＡＴＭ交換機におけるセル読み出し制御装置に適用した例について説明したが、本発明の優先制御回路は、通信品質クラス別に固定長のキュー領域を割り当てた個別バッファ型のＡＴＭ交換機あるいはＡＴＭ転送装置にも適用できる。
【００４７】
【発明の効果】
以上の説明から明かなように、本発明の優先制御では、各出力回線に多重化されるコネクションの通信品質クラス毎に帯域割当テーブル上で最低帯域保証用のセル排出権を割り当てておき、最低閾値への到達の有無とセル排出権の有無によって通信品質クラスの選択優先順位を変えることによって、各通信品質クラスでセル排出間隔のバースト的な偏りを解消することが可能となる。
また、本発明によれば、ラウンドロビン形式で参照される複数タイムスロットからなる帯域割当テーブルに最低帯域に応じた個数のセル排出権表示ビットをマッピングすることによって各通信品質クラスへのセル排出権の割当を行うようにしているため、出力回線が多く、通信品質クラスの多重化数が増えた場合でも、任意帯域のセル排出権を簡単な構成で割り当てることが可能となる。
【図面の簡単な説明】
【図１】本発明による優先制御回路の第１実施例を示すブロック図。
【図２】優先制御回路が適用されるＡＴＭ交換機の１例を示す図。
【図３】従来技術による優先制御回路の１例を示すブロック図。
【図４】上記従来の優先制御回路における通信品質クラスの選択論理を示す図。
【図５】通信品質クラス別のセル流入状況（Ａ）と、従来の優先制御回路によるセルの蓄積状況（Ｂ）と、排出セル（Ｃ）と、排出セルのカウント数（Ｄ）との関係を示す図。
【図６】第１実施例の優先制御回路における通信品質クラスの選択論理を示す図。
【図７】最低帯域テーブル２２１の１例を示す図。
【図８】通信品質クラス別のセル流入状況（Ａ）と、本発明の第１実施例の優先制御回路によるセルの蓄積状況（Ｂ）と、排出セル（Ｃ）との関係を示す図。
【図９】本発明の第１実施例の優先制御回路におけるクラス選択論理回路２１０Ａの動作をタイムスロット毎に説明するための図。
【図１０】本発明による優先制御回路の第２実施例を示すブロック図。
【符号の説明】
１０：入力処理部、  １１：バッファメモリ、  １２：出力処理部、
１３：書き込み制御装置、    １３Ｔ：書き込みアドレス管理テーブル、
１４：空きアドレスメモリ、  １５：キュー管理テーブル、
１６：キューフラグテーブル、１７：読み出し制御装置、
１７Ｔ：読み出しアドレス管理テーブル、  １００：制御部、
２００：排出クラス選択部、  ２０１：監視ウインドウ、
２０２：排出セル数カウンタ、２０２：最低排出閾値メモリ、
２０４：最低閾値比較回路、  ２０５：最大排出閾値メモリ、
２０６：最大閾値比較回路、  ２１０：クラス選択論理回路、
２２０：排出権制御部、      ２２１：最低帯域割当テーブル、
２２２：排出権リセット部、  ２２３：排出権更新論理回路、
２２４：排出権レジスタ。
【図１】
0003663347.tif 000002
【図２】
0003663347.tif 000003
【図３】
0003663347.tif 000004
【図４】
0003663347.tif 000005
【図５】
0003663347.tif 000006
【図６】
0003663347.tif 000007
【図７】
0003663347.tif 000008
【図８】
0003663347.tif 000009
【図９】
0003663347.tif 000010
【図１０】
0003663347.tif 000011