(57)【特許請求の範囲】
【請求項１】
表面には複数の搭載部を有し裏面の周囲には分割パターンが設けられた基板の該搭載部の各々に半導体チップを固着し、前記各搭載部に固着した前記半導体チップの各々を共通の樹脂層で被覆した後に、裏面から個々の前記搭載部を自動認識し表面から個々の前記搭載部に対応する前記樹脂層にレーザー印刷する工程を具備する半導体装置の製造方法において、前記レーザー印刷する工程は、複数の該分割パターンを１度に認識し、該分割パターン間の距離を測定し、該分割パターン間を等間隔に分割することで1行および１列ごとの分割ラインを形成することにより個々の前記搭載部の位置を認識し、表面から個々の前記搭載部に対応する前記樹脂層に半導体装置の製造品名、ロット番号、特性をそれぞれレーザー印刷することを特徴とする半導体装置の製造方法。
【請求項２】
前記基板の裏面の周囲には認識マークが４箇所に設けられており、該認識マークを結ぶラインは水平および垂直な前記分割ラインの基準となることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にリードレスによりパッケージ外形を縮小して実装面積を低減し、大幅なコストダウンが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
【０００３】
図１３は、トランスファーモールド工程を示す。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
【０００４】
この時、図１４に示すように、金型３Ｂの表面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３Ｂ表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
【０００５】
図１５は、上記のトランスファーモールドによって製造した半導体装置を示す。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
【０００６】
【発明が解決しようとする課題】
従来の半導体装置への製造品名、ロット番号、特性等のレーザー印刷工程では、トランスファーモールド工程により個々に製造された半導体装置にそれぞれ１個ずつ製造品名、ロット番号、特性等をレーザー印刷していた。
【０００７】
しかし、本発明の半導体装置への製造品名、ロット番号、特性等のレーザー印刷工程では、基板上に一体に複数個形成された半導体装置に対して、裏面から個々の半導体装置の位置を自動認識し、表面から個々の半導体装置の樹脂層に製造品名、ロット番号、特性等をレーザー印刷する必要があり、従来の半導体装置の製造方法には無い工程であった。
【０００８】
【課題を解決するための手段】
本発明は、上述した事情に鑑みて成されたものであり、複数の搭載部を有する基板の該搭載部の各々に半導体チップを固着し、前記各搭載部に固着した前記半導体チップの各々を共通の樹脂層で被覆した後に、基板上に一体に複数個形成された半導体装置に対して、裏面から個々の前記搭載部を自動認識し、表面から個々の前記搭載部に対応する樹脂層に連続して製造品名、ロット番号、特性等をレーザー印刷する工程を行うことに特徴を有する。
【０００９】
また本発明では、裏面から個々の前記搭載部を自動認識する際に、複数の前記搭載部を有する基板の周囲に設けられた分割パターンにおいて、行および列ごとに複数の該分割パターンを１度に認識し、該分割パターン間の距離を測定し、該分割パターン間を等間隔に分割することで１列ごとの分割ラインを形成する。そして、行および列方向の複数の該分割ラインを組み合わせることで個々の前記搭載部の位置を認識し、表面から複数の前記搭載部に対応する前記樹脂層に半導体装置の製造品名、ロット番号、特性等を連続してレーザー印刷することに特徴を有する。
【００１０】
更に、複数の搭載部を有する基板の４角には基準マークが４箇所設けられ、該基準マークの中心を結ぶ線が前記分割ラインの水平および垂直ラインの基準ラインとして形成され、前記分割ラインの基準となることに特徴を有する。
【００１１】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【００１２】
本発明の第１の工程は、図１から図３に示すように、複数の搭載部を有する基板を準備することにある。
【００１３】
まず図１に示すように、１個の半導体装置に対応する搭載部２０を複数個分、例えば１００個分を１０行１０列に縦横に配置した大判の基板２１を準備する。基板２１は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが１枚あるいは数枚重ね合わされて、合計の板厚が２００〜３５０μｍと製造工程における機械的強度を維持し得る板厚を有している。
【００１４】
基板２１の各搭載部２０の表面には、タングステン等の金属ペーストの印刷と、金の電解メッキによる導電パターンが形成されている。また、基板２１の裏面側には、外部接続電極としての電極パターンが形成されている。
【００１５】
図２（Ａ）は基板２１の表面に形成した導電パターンを示す平面図、図２（Ｂ）は基板２１の断面図である。
【００１６】
点線で囲んだ各搭載部２０は、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに２０〜５０μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン２４となる。導電パターンは、各搭載部２０内においてアイランド部２５とリード部２６を形成し、これらのパターンは各搭載部２０内において同一形状である。アイランド部２５は半導体チップを搭載する箇所であり、リード部２６は半導体チップの電極パッドとワイヤ接続する箇所である。アイランド部２５からは２本の第１の連結部２７が連続したパターンで延長される。これらの線幅はアイランド部２５よりも狭い線幅で、例えば０．１ｍｍの線幅で延在する。第１の連結部２７はダイシングライン２４を超えて隣の搭載部２０のリード部２６に連結する。更に、リード部２６からは各々第２の連結部２８が、第１の連結部２７とは直行する方向に延在し、ダイシングライン２４を越えて隣の搭載部２０のリード部２４に連結する。第２の連結部２８は更に、搭載部２０群の周囲を取り囲む共通連結部２９に連結する。このように第１と第２の連結部２７、２８が延在することによって、各搭載部２０のアイランド部２５とリード部２６とを電気的に共通接続する。これは金等の電解メッキを行う際に、共通電極とするためである。
【００１７】
図２（Ｂ）を参照して、絶縁基板２１には、各搭載部２０毎にスルーホール３０が設けられている。スルーホール３０の内部はタングステンなどの導電材料によって埋設されている。そして、各スルーホール３０に対応して、裏面側に外部電極３１を形成する。
【００１８】
図３は、基板２１を裏面側から観測して外部電極３１ａ〜３１ｄのパターンを示した平面図である。これらの外部電極３１ａ、３１ｂ、３１ｃ、３１ｄは、搭載部２０の端から０．０５〜０．１ｍｍ程度後退されており、且つ各々が独立したパターンで形成されている。にもかかわらず、電気的には各スルーホール３０を介して共通連結部２９に接続される。これにより、導電パターンを一方の電極とする電解メッキ法ですべての導電パターン上に金メッキ層を形成することが可能となる。また、ダイシングライン２４を横断するのは線幅が狭い第１と第２の連結部２７、２８だけにすることができる。
【００１９】
本発明の第２の工程は、図４に示すように、搭載部の各々に半導体チップを固着し、ワイヤーボンディングすることにある。
【００２０】
金メッキ層を形成した基板２１の各搭載部２０毎に、半導体チップ３３をダイボンド、ワイヤボンドする。半導体チップ３３はアイランド部２５表面にＡｇペーストなどの接着剤によって固定し、半導体チップ３３の電極パッドとリード部３２ａ、３２ｂとを各々ワイヤ３４で接続する。半導体チップ３３としては、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の能動素子を形成している。バイポーラ素子を搭載した場合は、アイランド部２５に接続された外部電極３１ａ、３１ｂがコレクタ端子であり、リード部２６に各々接続された外部電極３１ｃ、３１ｄがベース・エミッタ電極となる。
【００２１】
次に、本発明の第３の工程は、図５に示すように、基板の上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。
【００２２】
図５（Ａ）に示すように、基板２１の上方に移送したディスペンサ（図示せず）から所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ３３を共通の樹脂層３５で被覆する。例えば一枚の基板２１に１００個の半導体チップ３３を搭載した場合は、１００個全ての半導体チップ３３を一括して被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。
【００２３】
続いて図５（Ｂ）に示すように、滴下した樹脂層３５を１００〜２００度、数時間の熱処理（キュア）にて硬化させた後に、湾曲面を研削することによって樹脂層３５の表面を平坦面に加工する。研削にはダイシング装置を用い、ダイシングブレード３６によって樹脂層３５の表面が基板２１から一定の高さに揃うように、樹脂層３５表面を削る。この工程では、樹脂層３５の膜厚を０．３〜１．０ｍｍに成形する。平坦面は、少なくとも最も外側に位置する半導体チップ３３を個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。
【００２４】
また、滴下した樹脂層３５を硬化する前に、樹脂層３５表面に平坦な成形部材を押圧して平坦且つ水平な面に成形し、後に硬化させる手法も考えられる。
【００２５】
次に、本発明の第４の工程は、図６に示すように、樹脂層３５に製造品名、ロット番号、特性等をレーザー印刷にて個々に行うことにある。
【００２６】
図６（Ａ）に示すように、基板２１上を被覆した樹脂層３５の表面は、平坦且つ水平な面に成形される。上記したように、この樹脂層３５は一体に基板２１上に形成されているため、表面からは搭載部２０同士の境界の区別が付かなくなってしまう。
【００２７】
しかし、図６（Ｂ）に示すように、基板２１の裏面には、外部電極３１が露出しており、また、基板２１上に複数形成された搭載部２０を個々に分割するために設けられた分割パターン６１がある。その結果、基板２１の裏面から分割パターン６１と外部電極３１とを自動認識することで、個々の搭載部２０に対応して樹脂層３５の表面に製造品名、ロット番号、特性等を連続してレーザー印刷することができる。
【００２８】
具体的には、基板２１上に被覆した樹脂層３５が平坦面に形成された後、基板２１の裏面が自動認識される。このとき、まず、行および列ごとに複数の分割パターン６１が認識され、分割パターン６１間の距離を測定し、分割パターン６１間を等間隔に分割する。ここで、この分割パターン６１の幅は搭載部２０間の幅と同じ幅で形成されており、図６（Ｂ）に示したように行および列間にそれぞれ１ずつ設けられている。そして、１列ごとの分割ライン６２が形成され、行および列方向の複数の分割ライン６２とを組み合わせることで個々の搭載部２０の位置が認識される。その結果、搭載部２０間の境界を認識することのできない表面から個々の搭載部２０に対応して、樹脂層３５の表面に製造品名、ロット番号、特性等が連続してレーザー印刷にてそれぞれ形成される。
【００２９】
更に、裏面から個々の搭載部２０を自動認識する作業において、複数の搭載部２０を有する基板の４角には基準マーク６３が４点設けられ、基準マーク６３の中心を結ぶ線が分割ライン６２の水平および垂直ラインの基準ライン６４となっている。その結果、分割ライン６２が形成される際、この基準ライン６４と比較されることで分割ラインの精度が向上し、搭載部２０上からはみ出すことなく製造品名、ロット番号、特性等がレーザー印刷にて樹脂層３５上に形成される。
【００３０】
次に、本発明の第５の工程は、図７に示すように、基板２１を樹脂層３５を当接させて粘着シート５０を貼り付けることにある。
【００３１】
図７（Ａ）に示すように、基板２１を反転し、樹脂層３５の表面に粘着シート５０（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付ける。先の工程で樹脂層３５表面を平坦且つ基板２１表面に対して水平の面に加工したことによって、樹脂層３５側に貼り付けても基板２１が傾くことなく、その水平垂直の精度を維持することができる。
【００３２】
図７（Ｂ）に示すように、ステンレス製のリング状の金属枠５１に粘着シート５０の周辺を貼り付け、粘着シート５０の中央部分には６個の基板２１が間隔を設けて貼り付けられる。
【００３３】
次に、本発明の第６の工程は、図８に示すように、基板の裏面側から、搭載部毎に、基板と樹脂層とをダイシングして、個々の半導体装置に分離することにある。
【００３４】
図８（Ａ）に示すように、搭載部２０毎に基板および樹脂層３５を切断して各々の半導体装置に分離する。切断にはダイシング装置のダイシングブレード３６を用い、ダイシングライン２４に沿って樹脂層３５と基板２１とを同時にダイシングすることにより、搭載部２０毎に分割した半導体装置を形成する。ダイシング工程においては前記ダイシングブレード３６がダイシングシート５０の表面に到達するような切削深さで切断する。この時には、基板２１の裏面側からも観測可能な合わせマーク（例えば、基板２１の周辺部分に形成した貫通孔や、金メッキ層の一部）をダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。また、電極パターン３１ａ、３１ｂ、３１ｃ、３１ｄやアイランド部２５がダイシングブレード３６に接しないパターン設計としている。これは、金メッキ層の切断性が比較的悪いので、金メッキ層のバリが生じるのを極力防止する事を目的にしたものである。従って、ダイシングブレード３６と金メッキ層とが接触するのは、電気的導通を目的とした第１と第２の接続部２７、２８のみである。
【００３５】
図８（Ｂ）に示すように、金属枠５１に周辺を貼り付けられた粘着シート５０に貼り付けられた複数枚の基板２１は１枚ずつダイシングライン２４を認識して、ダイシング装置で縦方向の各ダイシングライン２４に従って分離され、続いて金属枠５１を９０度回転させて横方向の各ダイシングライン２４に従って分離される。ダイシングにより分離された各半導体装置は粘着剤で粘着シート５０にそのままの状態で指示されており、個別にバラバラに分離されない。
【００３６】
次に、本発明の第７の工程は、図９に示すように、粘着シート５０に一体に支持された各半導体装置の特性の測定が行われる。
【００３７】
図９（Ａ）に示すように、粘着シート５０に一体に支持された各半導体装置の基板２１を裏面側に露出した外部電極３１ａ〜３１ｄにプローブ５２を当てて、各半導体装置の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【００３８】
図９（Ｂ）に示すように、金属枠５１には複数枚の基板２１が貼り付けられており、ダイシング工程のままの状態で個別の半導体装置を支持しているので、測定は金属枠５１を位置認識される半導体装置４０のところにだけ移動させれば良く必要最小限の動きで行えるため、極めて容易に且つ大量に行える。すなわち、半導体装置の表裏の判別および外部電極のエミッタ、ベース、コレクタ等の種別の判別も不要にできる。
【００３９】
更に、本発明の第８の工程は、図１０に示すように、粘着シート５０に一体に支持された各半導体装置を直接キャリアテープ４１に収納することにある。
【００４０】
図１０（Ａ）に示すように、粘着シート５０に一体に支持された測定済みの各半導体装置は良品のみを識別してキャリアテープ４１の収納孔に吸着コレット５３により粘着シートから離脱させて収納する。
【００４１】
図１０（Ｂ）に示すように、金属枠５１には複数枚の基板２１が貼り付けられており、ダイシング工程のままの状態で個別の半導体装置を支持しているので、キャリアテープ４１に収納には金属枠５１を必要とされる半導体装置４０のところにだけ移動させれば良く必要最小限の動きだけで行えるため、極めて容易に且つ大量に行える。
【００４２】
図１１は本工程で用いるキャリアテープの（Ａ）平面図（Ｂ）ＡＡ線断面図（Ｃ）ＢＢ線断面図を示す。テープ本体４１は膜厚が０．５〜１．０ｍｍ、幅が６〜１５ｍｍ、長さが数十ｍにも及ぶ帯状の部材であり、素材は段ボールのような紙である。テープ本体４１には一定間隔で貫通孔４２が穿設される。また、テープ本体４１を一定間隔で送るための送り孔４３が形成されている。該貫通孔４２と送り孔４３は金型などの打ち抜き加工によって形成される。テープ本体４１の膜厚と貫通孔４２の寸法は、梱包すべき電子部品４０を収納できる大きさに設計される。
【００４３】
テープ本体４１の裏面側には、透明なフィルム状の第１のテープ４４が貼り付けられて貫通孔４２の底部を塞いでいる。テープ本体４１の表面側には、同じく透明なフィルム状の第２のテープ４５が貼り付けられて貫通孔４３の上部を塞いでいる。第２のテープ４５は側部近傍の接着部４６でテープ本体４１と接着されている。また、第１のテープ４４も第２のテープ４５と同様の箇所でテープ本端４１に接着されている。これらの接着は、フィルム上部から接着部４６に対応する加熱部を持つ部材で熱圧着する事によって行われており、両者共にフィルムを引っ張ることによって剥離することが可能な状態の接着である。
【００４４】
最後に図１２は、上述の工程によって完成された各半導体装置を示す斜視図である。パッケージの周囲４側面は、樹脂層３５と基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３５の表面で形成され、パッケージの下面は絶縁基板２１の裏面側で形成される。
【００４５】
この半導体装置は、縦×横×高さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍのごとき大きさを有している。基板２１の上には０．５ｍｍ程度の樹脂層３５が被覆して半導体チップ３３を封止している。半導体チップ３３は約１５０μｍ程度の厚みを有する。アイランド部２５とリード部２６はパッケージの端面から後退されており、第１と第２の接続部２７、２８の切断部分だけがパッケージ側面に露出する。
【００４６】
外部電極３１ａ〜３１ｄは基板２１の４隅に、０．２×０．３ｍｍ程度の大きさで配置されており、パッケージ外形の中心線に対して左右（上下）対象となるようなパターンで配置されている。この様な対称配置では電極の極性判別が困難になるので、樹脂層３５の表面側に凹部を形成するか印刷するなどして、極性を表示するマークを刻印するのが好ましい。
【００４７】
上述した製造方法によって形成された半導体装置は、多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。また、リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。更に、外部接続用の端子が基板２１の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。
【００４８】
更に、上記の製造方法は、基板２１側でなく樹脂層３５側に粘着シート５０を貼り付けてダイシングを行っている。例えば基板２１側に貼り付けた場合は、素子を剥離したときに粘着シート５０の粘着剤が電極パターン３１ａ〜３１ｄの表面に付着してしまう。このような粘着剤が残った状態で素子を自動実装装置に投入すると、実装時における電極パターン３１ａ〜３１ｄの半田付け性を劣化させる危惧がある。また、電極パターン３１ａ〜３１ｄ表面にゴミが付着することによる弊害も危惧される。本発明によれば、樹脂層３５側に貼り付けることによってこれらの弊害を解消している。
【００４９】
更に、樹脂層３５側に粘着シート５０を貼り付けるに際して、樹脂層３５の表面を水平且つ平坦面に加工することによって、基板２１側に粘着シート５０を貼り付けた場合と同じ垂直水平精度を維持することができる。
【００５０】
尚、上記実施例は３端子素子を封止して４個の外部電極を形成した例で説明したが、例えば２個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。
【００５１】
【発明の効果】
本発明によれば、第１に、基板上に一体に樹脂層を被覆した後に、個々の半導体装置に分離することなく、前記基板の裏面から個々の搭載部を自動認識し、前記樹脂層の表面から製造品名、ロット番号、特性等をレーザー印刷にて連続して行うことで、各半導体装置は微小パッケージでも基板の状態での取り扱いができ、極めて量産性に富んだ半導体装置の製造方法が実現できる。
【００５２】
第２に、裏面から個々の前記搭載部の位置を認識する際、複数の前記搭載部を有する基板の周囲に設けられた分割パターンにおいて、行および列ごとに複数の該分割パターンを１度に認識し、該分割パターン間の距離を測定し、該分割パターン間を等間隔に分割することで１列ごとの分割ラインを形成する。そして、行および列方向の複数の前記分割ラインを組み合わせることで個々の前記搭載部の位置を認識することができ、表面から複数の前記搭載部に対応する前記樹脂層に半導体装置の製造品名、ロット番号、特性等をそれぞれレーザー印刷するのに、微小パッケージ構造に拘わらず極めて精度の高い製造品名、ロット番号、特性等のレーザー印刷工程を達成する半導体装置の製造方法が実現できる。
【００５３】
第３に、複数の搭載部を有する基板の４角には基準マークが４箇所設けられ、該基準マークの中心を結ぶ線が分割ラインの水平および垂直ラインの基準ラインとなり、前記分割ラインは必要に応じて前記基準ラインと比較されることで前記分割ラインの精度を向上させ、微小パッケージ構造に拘わらず極めて精度の高い製造品名、ロット番号、特性等のレーザー印刷工程を達成する半導体装置の製造方法が実現できる。
【図面の簡単な説明】
【図１】本発明の製造方法を説明するための斜視図である
【図２】本発明の製造方法を説明するための（Ａ）平面図（Ｂ）断面図である。
【図３】本発明の製造方法を説明するための平面図である。
【図４】本発明の製造方法を説明するための断面図である。
【図５】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）断面図である。
【図６】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）平面図である。
【図７】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）平面図である。
【図８】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）平面図である。
【図９】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）平面図である。
【図１０】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）平面図である。
【図１１】本発明の製造方法を説明するための（Ａ）平面図（Ｂ）断面図（Ｃ）断面図である。
【図１２】本発明の製造方法を説明するための（Ａ）斜視図（Ｂ）斜視図である。
【図１３】従来例を説明するための断面図である。
【図１４】従来例を説明するための平面図である。
【図１５】従来例を説明するための断面図である。
【図１】
0003639509.tif 000002
【図２】
0003639509.tif 000003
【図３】
0003639509.tif 000004
【図４】
0003639509.tif 000005
【図５】
0003639509.tif 000006
【図７】
0003639509.tif 000007
【図８】
0003639509.tif 000008
【図９】
0003639509.tif 000009
【図１０】
0003639509.tif 000010
【図１１】
0003639509.tif 000011
【図１２】
0003639509.tif 000012
【図１３】
0003639509.tif 000013
【図１４】
0003639509.tif 000014
【図１５】
0003639509.tif 000015
【図６】
0003639509.tif 000016