(57)【特許請求の範囲】
【請求項１】
表面および裏面を有するコア基板と、
上記コア基板の表面と裏面との間を貫通する貫通孔、あるいは、コア基板の表面または裏面に開口する凹部と、
上記貫通孔または凹部に内蔵され且つ側面にコア基板の厚さ方向に沿った電極を有する電子部品と、
上記貫通孔または凹部に隣接し且つ上記コア基板を貫通するスルーホール導体と、を備え、
上記電子部品の電極は、第１電位または第２電位に接続され、
上記第１電位に接続された上記電極に隣接する上記スルーホール導体は第２電位に接続されると共に、上記第２電位に接続された上記電極に隣接する上記スルーホール導体は第１電位に接続され、
上記第１電位と第２電位とは、互いに逆の電荷に帯電されている、
ことを特徴とする配線基板。
【請求項２】
前記第１電位に接続された複数の前記電極に隣接する複数の前記スルーホール導体は、何れも第２電位に接続されると共に、前記第２電位に接続された複数の前記電極に隣接する複数の前記スルーホール導体は、何れも第１電位に接続されている、ことを特徴とする請求項１に記載の配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コア基板に電子部品を内蔵し且つこのコア基板を貫通するスルーホール導体を有する配線基板に関する。
【０００２】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第１主面上にＩＣチップなどの電子部品を搭載するだけでなく、コア基板の内部に電子部品を内蔵する配線基板が提案されている。
例えば、図８(Ａ)に示す配線基板５０は、絶縁性のコア基板５１に設けた貫通孔５２に埋込樹脂５３を介して複数のチップコンデンサ(電子部品)５４を内蔵している。各チップコンデンサ５４は、図８(Ｂ)にも示すように、平面視で一対の長辺から上下端に突出する複数の電極５５，５６を各長辺に沿って交互に有している。また、図８(Ａ)，(Ｂ)に示すように、コア基板５１における貫通孔５２の周囲には、コア基板５１を貫通するスルーホール導体５７，５８が貫通孔５２の側面に沿って交互に形成されている。かかるスルーホール導体５７，５８は、内部に充填樹脂５９を有する。
【０００３】
更に、コア基板５１の表面および裏面には、絶縁層６０，６１が形成されると共に、所定パターンを有し且つ各チップコンデンサ５４の電極５５，５６と接続する配線層６２，６３が形成される。この配線層６２，６３は、スルーホール導体５７，５８の上下端とも接続される。加えて、絶縁層６０，６１には、これを貫通し且つ配線層６２，６３と接続するビア導体６４，６５が形成され、その上下端には別の配線層６６，６７が形成されると共に、これらの上下に絶縁層６８，６９が個別に形成されている(図８(Ａ)参照)。
そして、前記チップコンデンサ５４の電極５５とスルーホール導体５８とは、配線基板５０の電源回路(＋電位)に接続されており、電極５６とスルーホール導体５７とは、配線基板５０のグランド(接地)用回路(−電位)に接続されている。
【０００４】
ところで、図８(Ｂ)中の矢印で示すように、電極５５とスルーホール導体５８とが隣接している場合、または、電極５６とスルーホール導体５７とが隣接している場合、これらは互いに同じ電荷に帯電されている。このため、電極５５とスルーホール導体５８間、および電極５６とスルーホール導体５７間では、同じ向きの通電によって生じる磁界が互いに強め合うので、相互インダクタンスが大きくなり且つ両者に渉る全体のループインダクタンスも増大する。
この結果、チップコンデンサ５４や配線層６２，６３，６６，６７への電源供給が不安定になる場合がある。また、配線基板５０の第１主面に搭載する図示しないＩＣチップを高速で稼働させる場合に、インダクタンスの増大による遅延の影響が大きくなって誤動作を引き起こしたり、放射ノイズが増大して周囲の信号配線やＩＣチップに影響して誤動作を生じる、という問題があった。
【０００５】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、電子部品や配線層に安定給電でき且つ電子部品と配線層との間やコア基板を挟んだ配線層同士間の導通が安定して取れるよう内部の電気的特性が安定すると共に、主面に搭載するＩＣチップも正確に稼働させ得る配線基板を提供する、ことを課題とする。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するため、コア基板に内蔵した電子部品の電極とこれに隣接するスルーホール導体とを、互いに逆の電荷になるように配置することに着想して成されたものである。
即ち、本発明の配線基板(請求項１)は、表面および裏面を有するコア基板と、このコア基板の表面と裏面との間を貫通する貫通孔、あるいは、コア基板の表面または裏面に開口する凹部と、上記貫通孔または凹部に内蔵され且つ側面にコア基板の厚さ方向に沿った電極を有する電子部品と、上記貫通孔または凹部に隣接し且つ上記コア基板を貫通するスルーホール導体と、を備え、上記電子部品の電極は、第１電位または第２電位に接続され、上記第１電位に接続された上記電極に隣接する上記スルーホール導体は第２電位に接続されると共に、上記第２電位に接続された上記電極に隣接する上記スルーホール導体は第１電位に接続され、上記第１電位と第２電位とは、互いに逆の電荷に帯電されている、ことを特徴とする。
【０００７】
これによれば、第１電位に接続された電極とこれに隣接し且つ第２電位に接続されスルーホール導体には、常に逆向きの電流が通電される。また、第２電位に接続された電極とこれに隣接し且つ第１電位に接続されスルーホール導体にも、常に逆向きの電流が通電される。このため、隣接する電極とスルーホール導体との相互インダクタンス(２×Ｍ)が大きくなる。この結果、隣接する電極とスルーホール導体とに逆方向の電流が流れた際、両者の自己インダクタンスＬ１，Ｌ２の合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスＬを低減することができる。従って、電子部品と配線層との間やコア基板を挟んだ配線層同士間の導通が安定して取れ、同時スイッチングや放射ノイズを防止するなど、基板内部の電気的特性を安定させた配線基板となる。また、第１主面に搭載するＩＣチップへの高速給電およびＩＣチップの高速稼働も容易に行える。尚、本明細書において、「電子部品の側面」とは、コア基板の表面および裏面に対して垂直となる面を指す。また、本明細書において、「隣接する」とは、「間近」、即ち「一番近い」ことを言う。更に、コア基板には、単層の絶縁層からなる形態の他、複数の絶縁層とそれらの間に配置される配線層とからなる多層基板の形態も含まれる。加えて、前記貫通孔または凹部に電子部品を内蔵することには、後述する埋込樹脂を介して内蔵する形態の他、電子部品の電極のみを介して実装する形態も含まれる。
【０００８】
尚また、前記第１電位とは、プラス(＋)に帯電された電位であって、例えば配線基板における電源回路の電源電位を指している。一方、前記第２電位とは、マイナス(−)に帯電された電位であって、例えば配線基板におけるグランド(接地)用回路の接地電位を指している。
また、電子部品には、側面に前記電極を有していれば、コンデンサ、インダクタ、抵抗、フィルタなどの受動部品や、ローノイズアンプ(ＬＮＡ)、トランジスタ、半導体素子、ＦＥＴなどの能動部品、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサなどが含まれる。且つ、これらのチップ状にしたものも含まれると共に、これらの異種の電子部品同士を同じ貫通孔や凹部内に内蔵しても良い。
更に、電子部品の側面においてコア基板の厚さ方向に沿った電極とは、例えばチップコンデンサの場合、一対の対向する長辺の側面において外側に突出し且つかかる側面よりも上下端が飛び出ている外部電極を指す。チップコンデンサは、かかる外部電極を対向する側面に複数個ずつそれぞれ設けていると共に、これらの外部電極はコンデンサ本体中に内蔵された内部電極と対応している。
【０００９】
付言すると、表面および裏面を有するコア基板と、このコア基板の表面と裏面との間を貫通する貫通孔、あるいは、コア基板の表面または裏面に開口する凹部と、上記貫通孔または凹部に埋込樹脂を介して内蔵され且つ側面にコア基板の厚さ方向に沿った電極を有する電子部品と、上記貫通孔または凹部に隣接し且つ上記コア基板を貫通するスルーホール導体と、を備え、上記電子部品の電極は、第１電位または第２電位に接続され、上記第１電位に接続された上記電極に隣接する上記スルーホール導体は第２電位に接続されると共に、上記第２電位に接続された上記電極に隣接する上記スルーホール導体は第１電位に接続され、上記第１電位と第２電位とは、互いに逆の電荷に帯電されている、配線基板を本発明に含ませることも可能である。これによる場合、前記作用および効果に加え、電子部品を埋込樹脂にて埋設しつつコア基板に強固に内蔵できるため、電子部品を基板内の配線層と正確に接続し所要の動作を確実に発揮せしめることが可能となる。
【００１０】
また、前記第１電位に接続された複数の前記電極に隣接する複数の前記スルーホール導体は、何れも第２電位に接続されると共に、前記第２電位に接続された複数の前記電極に隣接する複数の前記スルーホール導体は、何れも第１電位に接続されている、配線基板(請求項２)も本発明に含まれる。
これによれば、電子部品に第１電位または第２電位に接続された複数の電極が形成され、且つ前記貫通孔や凹部の周囲に沿って第１電位または第２電位に接続された複数のスルーホール導体が配置されていても、隣接する対の電極とスルーホール導体には、常に逆向きの電流が通電される。このため、対となる全ての隣接する電極とスルーホール導体との相互インダクタンスが大きくなるため、これら全体のループインダクタンスＬを低減することができる。従って、電子部品と配線層との間やコア基板を挟んだ配線層同士間の導通が安定して取れ、同時スイッチングノイズや放射ノイズを防止できるなど、基板内部の電気的特性を安定させ得ると共に、ＩＣチップへの高速給電やＩＣチップの高速稼働も容易に行える配線基板とすることができる。
【００１１】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図１は、本発明の一形態の配線基板１における主要部の断面を示す。
配線基板１は、図１に示すように、絶縁性のコア基板２と、その表面３上方と裏面４下方とに形成した配線層１４，２０，２６，１５，２１，２７および絶縁層１６，２２，２８，１７，２３，２９からなるビルドアップ層と、を有する多層基板である。上記配線層１４などの厚さは約１５μｍ程度であり、絶縁層１６などの厚さは約３０μｍ程度である。
コア基板２は、平面視がほぼ正方形で厚さ約０．８ｍｍのガラス布入りのエポキシ樹脂からなる絶縁層で、その中央部をパンチングすることにより、図１に示すように、平面視がほぼ正方形で一辺が１２ｍｍの貫通孔５が穿孔されている。
【００１２】
コア基板２の貫通孔５内には、シリカフィラなどの無機フィラを含むエポキシ系の埋込樹脂１３を介して、複数のチップコンデンサ(電子部品)１０が内蔵されている。チップコンデンサ１０は、図２にも示すように、その側面１０ａにて上下端に突出する複数の電極１１，１２を交互に有し且つ両側面１０ａにおいて対称に設けている。電極１１は、正(＋)に帯電した第１電位の電源用回路に接続され、電極１２は、負(−)に帯電した第２電位のグランド用回路に接続されている。このため、図２に示すように、電極１１，１２には、互いに逆向きの通電が成される。以上のようなチップコンデンサ１０には、例えばチタン酸バリウムを主成分とする誘電体層とＮｉ層(内部電極)とを交互に積層したセラミックスコンデンサが用いられ、上記電極１１，１２はその外部電極(Ｃｕ製)である。各チップコンデンサ１０のサイズは、３．２ｍｍ×１．６ｍｍ×０．７ｍｍである。
【００１３】
図１に示すように、貫通孔５の周囲には、コア基板２の表面３と裏面４との間を貫通する複数のスルーホール７が穿孔され、それらの内部に銅メッキからなるスルーホール導体８ａ，８ｂおよび充填樹脂９がそれぞれ形成される。図３(Ａ)に示すように、スルーホール導体８ａ，８ｂは、貫通孔５の周囲に沿って交互に配置される。尚、シリカフィラを含む上記充填樹脂９に替えて、微量の金属粉末を含む非導電性樹脂、または多量の金属粉末を含む導電性樹脂を用いても良い。図２，図３(Ａ)に示すように、チップコンデンサ１０の電極１１に隣接してスルーホール導体８ａが位置し、電極１２に隣接してスルーホール導体８ｂが位置している。図３(Ｂ)，(Ｃ)に拡大して示すように、第１電位(＋)の電極１１に隣接するスルーホール導体８ａは、配線基板１内の第２電位(−)のグランド用回路に接続され、第２電位(−)の電極１２に隣接するスルーホール導体８ｂは、配線基板１内の第１電位(＋)の電源用回路に接続されている。尚、図３(Ａ)は、図１中のａ−ａ線に沿って視角における断面を示す。
【００１４】
図１に示すように、コア基板２の表面３上には、銅メッキからなる配線層１４と、シリカフィラを含むエポキシ樹脂からなる絶縁層１６とが形成され、且つスルーホール導体８ａ，８ｂの上端にも配線層１４が形成されている。絶縁層１６内の所定の位置には、配線層１４に接続するフィルドビア導体１８が形成され、且つその上端と絶縁層１６の上には配線層２０が形成される。同様にして、配線層２０の上には絶縁層２２が形成され、且つフィルドビア導体２４が上記ビア導体１８の真上にスタックドビア(積み上げビア)として形成されると共に、フィルドビア導体２４の上端と絶縁層２２の上には配線層２６が形成される。
【００１５】
配線層２６の上には、ソルダーレジスト層(絶縁層)２８と、これを貫通し且つ第１主面３０よりも高く突出する複数のハンダバンプ(ＩＣ接続端子(Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｚｎ系など))３２とが形成される。ハンダバンプ３２は、第１主面３０上に搭載されるＩＣチップ(半導体素子)３４の底面に突設された接続端子３６と個別に接続される。尚、接続端子３６およびハンダバンプ３２の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に図示しないアンダーフィル材が充填される。
【００１６】
図１に示すように、コア基板２の裏面４下にも、銅メッキからなる配線層１５とシリカフィラを含むエポキシ樹脂からなる絶縁層１７とが形成され、且つスルーホール導体８ａ，８ｂの下端にも配線層１５が形成されている。絶縁層１７の所定の位置には、配線層１５に上端が接続するフィルドビア導体１９が形成され、且つその下端と絶縁層１７の下には配線層２１が形成される。同様にして配線層２１の下には絶縁層２３およびフィルドビア導体２５が形成されると共に、該ビア導体２５の下端と絶縁層２３の下には配線層２７が形成される。
上記配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、第２主面３１側に開口する開口部３３内に露出する上記配線層２７内の配線３５は、その表面にＮｉおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。
【００１７】
尚、配線層１４，２０，２６，１５，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、ビア導体１８，２４，１９，２５は、貫通孔５内に複数のチップコンデンサ１０を挿入し、埋込樹脂１３により埋設・固化して、コア基板２の表面３および裏面４を研磨して整面した後、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔など)により形成される。
【００１８】
以上のように、配線基板１は、コア基板２の貫通孔５内に埋込樹脂１３を介して複数のチップコンデンサ１０を内蔵し、且つチップコンデンサ１０の電極１１は第１電位(＋)の電源用回路に接続され、これに隣接するスルーホール導体８ａは、配線基板１内の第２電位(−)のグランド用回路に接続されている。一方、電極１２は第２電位(−)のグランド用回路に接続され、これに隣接するスルーホール導体８ｂは、第１電位(＋)の電源用回路に接続されている。このため、互いに隣接する電極１１およびスルーホール導体８ａと電極１２およびスルーホール導体８ｂとにおける相互インダクタンス(２×Ｍ)がそれぞれ大きくなる。この結果、隣接する電極１１，１２とスルーホール導体８ａ，８ｂとに逆方向の電流が流れた際に、両者の自己インダクタンスＬ１，Ｌ２の合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスＬを低減することができる。
【００１９】
これにより、チップコンデンサ１０と配線層１４，１５などとの間やコア基板２を挟んだ配線層１４，１５間などの導通が安定して取れると共に、同時スイッチングノイズや放射ノイズを防止するなど、基板内部の電気的特性を安定させた配線基板１となる。また、第１主面３０に搭載するＩＣチップ３４への高速給電およびＩＣチップ３４の高速稼働も容易に行える。しかも、第１電位の電源用回路または第２電位のグランド用回路に接続されたスルーホール導体８ａ，８ｂが貫通孔５の周囲に沿って形成されているため、ＩＣチップ３４までの導通経路が短くなる。これにより、かかる経路におけるループインダクタンスを低減でき、ＩＣチップ３４に対し高速給電を行うことも可能となると共に、高速動作時におけるノイズも生じにくくなるため、これによる誤動作も防ぐことができる。加えて、外部からのノイズが貫通孔５に内蔵されたチップコンデンサ１０に影響しにくくなり、所要の動作を確実に行わしめることができる。従って、配線基板１では、内部において所定の動作を正確且つ迅速に行うことができる。
【００２０】
図４は、異なる形態の配線基板４０における主要部の断面を示す。尚、以下においては、前記形態と同じ部分や要素には共通の符号を用いるものとする。
図４に示すように、配線基板４０のコア基板２には、その表面３側に開口し且つ平面視がほぼ正方形で一辺が１２ｍｍの凹部６がルータ加工により形成されている。この凹部６には、前記同様のチップコンデンサ１０が複数挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されつつコア基板２に内蔵されている。チップコンデンサ１０の対向する各側面１０ａにおける電極１１，１２の下端は、凹部６の底面６ａに形成されたパッド(電子部品接続端子)４４に図示しないハンダを介して接続され、かかるパッド４４は底面６ａからコア基板２の裏面４に貫通するスルーホール導体４２を介して、裏面４の配線層１５と導通している。尚、スルーホール導体４２の内部にも、前記同様の充填樹脂４６、導電性樹脂、または非導電性樹脂が埋設されている。
【００２１】
図４に示すように、凹部６の周囲には、コア基板２の表面３と裏面４との間を貫通する複数のスルーホール７が穿孔され、それらの内部にスルーホール導体８ａ，８ｂおよび充填樹脂９がそれぞれ形成されている。スルーホール導体８ａ，８ｂは、平面視で凹部６の周囲に沿って交互に配置されている。
前記同様に、第１電位(＋)の電極１１に隣接するスルーホール導体８ａは、配線基板４０内のグランド用回路に接続されている。また、前記同様に、第２電位(−)の電極１２に燐接するスルーホール導体８ｂは、配線基板４０内の電源用回路に接続されている。
【００２２】
図４に示すように、コア基板２の表面３上には、前記同様に配線層１４，２０，２６、フィルドビア導体１８，２４、および、絶縁層１６，２２，２８が形成されている。配線層２６の上には、第１主面３０よりも高く突出するハンダバンプ３２が形成され、これらは第１主面３０上に搭載されるＩＣチップ３４の底面に突設された接続端子３６と個別に接続される。尚、ハンダバンプ３２と接続端子３６の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に、図示しないアンダーフィル材が充填される。
【００２３】
図４に示すように、コア基板２の裏面４下にも、前記同様に配線層１５，２１，２７、フィルドビア導体１９，２５、および絶縁層１７，２３が形成されている。配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、その第２主面３１側に開口した開口部３３内に露出する上記配線層２７内の配線３５は、表面にＮｉおよびＡｕメッキが被覆された接続端子である。
コア基板２を挟んだ上下の配線層１４，１５は、スルーホール導体８ａ，８ｂを介して導通されると共に、各チップコンデンサ１０の電極１１，１２、パッド４４、およびスルーホール導体４２を介しても導通されている。
【００２４】
以上のような配線基板４０も、コア基板２の凹部６に埋込樹脂１３を介してチップコンデンサ１０を内蔵し、その電極１１は第１電位(＋)の電源用回路に接続され、これに隣接するスルーホール導体８ａは、基板１内の第２電位(−)のグランド用回路に接続されている。また、チップコンデンサ１０の電極１２は第２電位(−)のグランド用回路に接続され、これに隣接するスルーホール導体８ｂは、第１電位(＋)の電源用回路に接続されている。このため前記同様、互いに隣接する電極１１およびスルーホール導体８ａと電極１２およびスルーホール導体８ｂにおける相互インダクタンスが大きくなる。この結果、隣接する電極１１，１２とスルーホール導体８ａ，８ｂとに逆方向の電流が流れた際に、上記相互インダクタンスを差し引いた全体のループインダクタンスを低減することができる。
【００２５】
これにより、チップコンデンサ１０と配線層１４，１５などとの間やコア基板２を挟んだ配線層１４，１５間などの導通が安定して取れると共に、同時スイッチングノイズや放射ノイズを防止でき、基板内部の電気的特性を安定させた配線基板４０となる。また、第１主面３０に搭載するＩＣチップ３４への高速給電およびＩＣチップ３４の高速稼働も容易に行える。
しかも、第１電位の電源用回路または第２電位のグランド用回路に接続されたスルーホール導体８ａ，８ｂが凹部６の周囲に沿って配置されているため、ＩＣチップ３４までの導通経路が短くなる。これにより、かかる経路におけるループインダクタンスを低減でき、ＩＣチップ３４に対し高速給電を行うことも可能となり、高速動作時におけるノイズも生じにくくなるため、これによる誤動作も防ぐことができる。従って、コア基板２に内蔵したチップコンデンサ１０および配線層１４，１５などを介してＩＣチップ３４の動作を正確に行うこともできる。加えて、外部からのノイズが凹部６に内蔵されたチップコンデンサ１０に影響しにくくなり、所要の動作を確実に行わしめることができる。
【００２６】
図５は、更に異なる形態の配線基板４０ａにおける主要部の断面を示す。
図５に示すように、配線基板４０ａのコア基板２には、その裏面４側に開口し且つ平面視がほぼ正方形の凹部６がルータ加工により形成されている。かかる凹部６には、前記同様のチップコンデンサ１０が複数挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることで、コア基板２に内蔵されている。各チップコンデンサ１０の電極１１，１２の上端は、凹部６の底面(天井面)６ｂに形成されたパッド(電子部品接続端子)４４に図示しないハンダ(Ｓｎ−Ｓｂ系など)を介して接続され、かかるパッド４４は凹部６の底面６ｂからコア基板２の表面３に貫通するスルーホール導体４２を介して、表面３の配線層１４と導通している。また、チップコンデンサ１０における電極１１，１２の下端は、埋込樹脂１３の整面された表面で且つコア基板２の裏面４に露出し、かかる裏面４に形成した配線層１５と接続される。
尚、上記スルーホール導体４２の内部にも前記同様の充填樹脂４６、導電性樹脂、または非導電性樹脂が埋設されている。
【００２７】
図５に示すように、凹部６の周囲には、前記同様にスルーホール７が穿孔され、その内部にスルーホール導体８ａ，８ｂおよび充填樹脂９がそれぞれ形成されている。スルーホール導体８ａ，８ｂは、平面視で凹部６の周囲に沿って交互に配置されている。前記同様に、第１電位(＋)の電極１１に隣接するスルーホール導体８ａは、配線基板４０ａ内のグランド用回路に接続される。また、前記同様に第２電位(−)の電極１２に隣接するスルーホール導体８ｂは、配線基板４０ａ内の電源用回路に接続される。
更に、コア基板２の表面３上には、前記同様の絶縁層１６，２２，２８、配線層１４，２０，２６、およびハンダバンプ３２などが形成され、且つ裏面４下にも、前記同様の絶縁層１７，２３，２９、配線層１５，２１，２７、および配線(接続端子)３５などが形成されている。
以上のような配線基板４０ａによっても、前記配線基板４０と同様な作用が成され且つ同様な効果が得られる。
【００２８】
図６は、更に別なる形態の配線基板４０ｂにおける主要部の断面を示す。
配線基板４０ｂは、図６に示すように、絶縁性のコア基板Ｋと、その裏面４ｂ側に開口し且つ平面視がほぼ正方形の凹部６と、かかる凹部６に埋込樹脂１３を介して内蔵されたチップコンデンサ１０と、コア基板Ｋの表面３ａ上に形成されたビルドアップ層(配線層２０，２６や絶縁層１６，２２などで、それぞれの厚みが１５〜３０μｍ程度)とを備えている。
コア基板Ｋは、図６に示すように、ガラス−エポキシ系樹脂からなり厚みが約２００μｍの絶縁層２ａと、上記と同じ素材からなり厚みが約５５０μｍの絶縁層２ｂとを、厚みが約６０μｍのプリプレグ(接着層)４９を介して厚み方向に積層した多層基板である。プリプレグ４９を挟んだ絶縁層２ａの裏面３ｂおよび絶縁層２ｂの表面４ａには、所定パターンの配線層４７，４８が形成されている。
【００２９】
図６に示すように、コア基板Ｋにおける絶縁層２ｂに予め穿孔した貫通孔は、プリプレグ４９を介して絶縁層２ａおよび絶縁層２ｂが接着された際、コア基板Ｋの裏面４ｂ側に開口する凹部６となる。
図６に示すように、凹部６の周囲でコア基板Ｋの表面３ａと裏面４ｂとの間には、前記同様のスルーホール導体８ａ，８ｂが貫通すると共に、スルーホール導体８ａ，８ｂの中間に配線層４７，４８が接続される。スルーホール導体８ａ，８ｂは、平面視で凹部６の周囲に沿って交互に配置されている。前記同様に、第１電位(＋)の電極１１に隣接するスルーホール導体８ａは、配線基板４０ｂ内のグランド用回路に接続される。また、前記同様に、第２電位(−)の電極１２に隣接するスルーホール導体８ｂは、配線基板４０ｂ内の電源用回路に接続される。
【００３０】
図６に示すように、コア基板Ｋにおける絶縁層２ａの表面３ａと裏面３ｂとの間には、前記同様に複数のスルーホール導体４２および充填樹脂４６が形成される。各スルーホール導体４２の上端には、コア基板Ｋの表面３ａに形成した配線層１４が接続される。また、各スルーホール導体４２の下端には、凹部６の底面(天井面)６ｂに位置するパッド(電子部品接続配線)４４が形成され、かかるパッド４４は前記同様に図示しないハンダを介して各チップコンデンサ１０における電極１１，１２の上端と接続される。更に、チップコンデンサ１０における電極１１，１２の下端は、埋込樹脂１３の整面された表面で且つコア基板Ｋの裏面４ｂに露出し、かかる裏面４ｂに形成した配線層１５と接続される。
尚、コア基板Ｋの表面３ａ上には、ビルドアップ層(配線層２０，２６や絶縁層１６，２２などで、それぞれの厚みが１５〜３０μｍ程度)が前記同様に形成される。また、配線層２６および絶縁層２２の上には、ソルダーレジスト層(絶縁層)２８が形成される。
【００３１】
また、図６に示すように、コア基板Ｋの裏面４ｂ下には、ソルダーレジスト層(絶縁層)２９が形成され、その第２主面３１側に開口する開口部３３内に露出する上記配線層１５内の配線３５は、その表面にＮｉおよびＡｕメッキが被覆され、当該配線基板４０ｂ自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。尚、チップコンデンサ１０の電極１１，１２の下端と接続する配線層１５の下側にも開口部３３が形成されるため、係る配線層１５の露出部分もマザーボードとの接続端子となる。
以上のような配線基板４０ｂによれば、前記配線層４０の効果に加え、コア基板Ｋ自体に配線層４７，４８が内蔵されるため配線密度が向上すると共に、各チップコンデンサ１０とマザーボードとの導通距離を短くでき、かかる導通経路の電気的特性をも安定化させることができる。
【００３２】
図７は、配線基板４０ｂの変形形態である配線基板４０ｃにおける主要部の断面を示す。配線基板４０ｃは、図７に示すように、前記同様のコア基板Ｋと、その裏面４ｂ側に開口する凹部６と、かかる凹部６の底面(天井面)６ｂに形成したパット４４に電極１１，１２の上端を接続して実装(内蔵)した複数のチップコンデンサ１０と、を備えている。コア基板Ｋの裏面４ｂには、凹部６を除いた位置にソルダーレジスト層(絶縁層)２９が形成され、その第２主面３１側に開口する開口部３３内に露出する配線層１５内の配線３５は前記同様の接続端子となる。凹部６の真下におけるソルダーレジスト層２９には、該凹部６に連通する開口部２９ａが形成され、チップコンデンサ１０の電極１１，１２の下端が露出する。以上のような配線基板４０ｃによれば、配線基板４０，４０ｂの効果に加え、チップコンデンサ１０とマザーボードなどとの接続が直に行え、且つ前記埋込樹脂１３でチップコンデンサ１０をモールドする工程を省くなどの製造工数を低減することも可能である。
【００３３】
本発明は、以上に説明した各形態に限定されるものではない。
前記貫通孔５や凹部６に内蔵する電子部品は、１つのみでも良い。逆に、多数のコア基板２などを含む多数個取り用の基板(パネル)内における製品単位１個内に、複数の貫通孔５や凹部６を形成しても良い。
また、複数のチップ状電子部品を互いの側面間で予め接着した電子部品ユニットとし、これを前記貫通孔５または凹部６内に挿入し内蔵することもできる。
更に、チップ状電子部品には、前記チップコンデンサ１０の他、チップ状にしたインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)などの能動部品も含まれると共に、互いに異種の電子部品同士を、コア基板の同じ貫通孔または凹部内に併せて内蔵することも可能である。
【００３４】
尚、電子部品は、コア基板２などの表面３と裏面４の両側で、その電極１１，１２とビルドアップ層の配線層１４，１５などと接続する前記形態の他、コア基板２の片面、例えば表面３側(ＩＣチップ３４の搭載側)のみで接続しても良い。また、前記コア基板２や絶縁層２ａなどの材質は、前記エポキシ樹脂やガラス−樹脂系の複合材料の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複合材料であるガラス繊維−樹脂系の複合材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることも可能である。
【００３５】
更に、前記スルーホール導体８ａ，８ｂや配線層１４，１５などの材質は、前記Ｃｕの他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕなどにしても良く、あるいは、これら金属のメッキ膜を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。また、前記ビア導体１８などは、ビアホール内を埋め尽くす形態の前記フィルドビアに限らず、ビアホールの断面形状に倣った円錐形状の形態としても良い。更に、絶縁層１６，１７などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにて塗布する方法も適用可能である。
【００３６】
【発明の効果】
以上に説明した本発明の配線基板(請求項１)によれば、第１電位に接続された電極とこれに隣接し且つ第２電位に接続されスルーホール導体とには、常に逆向きの電流が通電されると共に、第２電位に接続された電極とこれに隣接し且つ第１電位に接続されスルーホール導体とにも、常に逆向きの電流が通電される。このため、これら隣接する電極とスルーホール導体との相互インダクタンスが大きくなる結果、隣接する電極とスルーホール導体とに逆方向の電流が流れると、両者の自己インダクタンスの合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスを低減できる。従って、コア基板に内蔵した電子部品と配線層との間やコア基板を挟んだ配線層同士間の導通が安定して取れると共に、同時スイッチングノイズや放射ノイズを防止する等、基板内部の電気的特性を安定させた配線基板となる。しかも、第１主面に搭載するＩＣチップへの高速給電およびＩＣチップの高速稼働も容易に行うことができる。
【００３７】
また、請求項２の配線基板によれば、内蔵した電子部品に第１電位または第２電位に接続された複数の電極が形成され、且つ前記貫通孔や凹部の周囲に沿って配置された複数のスルーホール導体と隣接する対の電極とは、常に逆向きの電流が通電される。このため、対となる全ての隣接する電極とスルーホール導体との相互インダクタンスが大きくなるため、これら全体のループインダクタンスを確実に低減することができる。従って、電子部品と配線層との間やコア基板を挟んだ配線層同士間の導通が安定して取れ、且つ同時スイッチングノイズや放射ノイズが防止できるなど、基板内部の電気的特性を安定させた配線基板となる。
【図面の簡単な説明】
【図１】本発明の一形態の配線基板における主要部を示す断面図。
【図２】図１の配線基板における貫通孔付近を示す概略図。
【図３】  (Ａ)は図１中のａ−ａ線に沿った視角による断面図、(Ｂ)は(Ａ)中の一点鎖線部分Ｂの拡大図、(Ｃ)は(Ｂ)中の電極などを電気的に説明する概略図。
【図４】異なる形態の配線基板における主要部を示す断面図。
【図５】更に異なる形態の配線基板における主要部を示す断面図。
【図６】更に別異なる形態の配線基板における主要部を示す断面図。
【図７】図７に示した配線基板の変形形態の配線基板における主要部を示す断面図。
【図８】  (Ａ)は従来の配線基板における主要部を示す断面図、(Ｂ)は(Ａ)中のＢ−Ｂ線に沿った視角による断面図。
【符号の説明】
１，４０，４０ａ〜４０ｃ…配線基板
２，Ｋ…………………………コア基板
３，３ａ………………………表面
４，４ｂ………………………裏面
５………………………………貫通孔
６………………………………凹部
８ａ，８ｂ……………………スルーホール導体
１０……………………………チップコンデンサ(電子部品)
１０ａ…………………………側面
１１，１２……………………電極
【図１】
0003727260.tif 000002
【図２】
0003727260.tif 000003
【図３】
0003727260.tif 000004
【図４】
0003727260.tif 000005
【図５】
0003727260.tif 000006
【図６】
0003727260.tif 000007
【図７】
0003727260.tif 000008
【図８】
0003727260.tif 000009