(57)【特許請求の範囲】
【請求項１】
一端が第１の電源供給線に接続される第１の第１導電型トランジスタと、
一端が前記第１の電源供給線に接続され、他端が前記第１の第１導電型トランジスタのゲートに接続され、ゲートが前記第１の第１導電型トランジスタの他端に接続される第２の第１導電型トランジスタと、
前記第２の第１導電型トランジスタのゲートに接続される第１の出力端子と、
前記第１の第１導電型トランジスタのゲートに接続される第２の出力端子と、
一端が第２の電源供給線に接続され、他端が前記第１の第１導電型トランジスタの他端に接続され、ゲートに入力信号が供給される第１の第２導電型トランジスタと、
一端が前記第２の電源供給線に接続され、他端が前記第２の第１導電型トランジスタの他端に接続され、ゲートに反転入力信号が供給される第２の第２導電型トランジスタと、
を備えたレベルコンバータにおいて、
スイッチ回路を備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第１の第２導電型トランジスタと、ゲートに入力信号が供給される第３の第２導電型トランジスタとを第１の並列接続状態にするとともに、前記第２の第２導電型トランジスタと、ゲートに反転入力信号が供給される第４の第２導電型トランジスタとを第２の並列接続状態にし、
前記モード信号が前記第２のレベルのときに、前記第１の並列接続状態と前記第２の並列接続状態とを解除する、
ことを特徴とするレベルコンバータ。
【請求項２】
一端が第１の電源供給線に接続される第１の第１導電型トランジスタと、
一端が前記第１の電源供給線に接続され、他端が前記第１の第１導電型トランジスタのゲートに接続され、ゲートが前記第１の第１導電型トランジスタの他端に接続される第２の第１導電型トランジスタと、
前記第２の第１導電型トランジスタのゲートに接続される第１の出力端子と、
前記第１の第１導電型トランジスタのゲートに接続される第２の出力端子と、
一端が第２の電源供給線に接続され、他端が前記第１の第１導電型トランジスタの他端に接続され、ゲートに入力信号が供給される第１の第２導電型トランジスタと、
一端が前記第２の電源供給線に接続され、他端が前記第２の第１導電型トランジスタの他端に接続され、ゲートに反転入力信号が供給される第２の第２導電型トランジスタと、
を備えたレベルコンバータにおいて、
前記第１の第２導電型トランジスタと並列に接続される第３の第２導電型トランジスタと、
前記第２の第２導電型トランジスタと並列に接続される第４の第２導電型トランジスタと、
スイッチ回路とを備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第３の第２導電型トランジスタのゲートに入力信号を、前記第４の第２導電型トランジスタのゲートに反転入力信号をそれぞれ供給し、
前記モード信号が前記第２のレベルのときに、前記第３の第２導電型トランジスタのゲートと前記第４の第２導電型トランジスタのゲートを前記第２の電源供給線に接続する、
ことを特徴とするレベルコンバータ。
【請求項３】
一端が第１の電源供給線に接続される第１の第１導電型トランジスタと、
一端が前記第１の電源供給線に接続され、他端が前記第１の第１導電型トランジスタのゲートに接続され、ゲートが前記第１の第１導電型トランジスタの他端に接続される第２の第１導電型トランジスタと、
前記第２の第１導電型トランジスタのゲートに接続される第１の出力端子と、
前記第１の第１導電型トランジスタのゲートに接続される第２の出力端子と、
一端が第２の電源供給線に接続され、他端が前記第１の第１導電型トランジスタの他端に接続され、ゲートに入力信号が供給される第１の第２導電型トランジスタと、
一端が前記第２の電源供給線に接続され、他端が前記第２の第１導電型トランジスタの他端に接続され、ゲートに反転入力信号が供給される第２の第２導電型トランジスタと、
を備えたレベルコンバータにおいて、
前記第２の電源供給線と前記第１の第２導電型トランジスタの他端との間に挿入された、ゲートに入力信号が供給される少なくとも１つの第３の第２導電型トランジスタと、
前記第２の電源供給線と前記第２の第２導電型トランジスタの他端との間に挿入された、ゲートに反転入力信号が供給される少なくとも１つの第４の第２導電型トランジスタと、
スイッチ回路とを備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第１の第２導電型トランジスタと前記第３の第２導電型トランジスタとの間のノードと、前記第２の電源供給線とを、第１の接続状態にし、前記第２の第２導電型トランジスタと前記第４の第２導電型トランジスタとの間のノードと、前記第２の電源供給線とを、第２の接続状態にし、
前記モード信号が前記第２のレベルのときに、前記第１の接続状態と前記第２の接続状態とを解除する、
ことを特徴とするレベルコンバータ。
【請求項４】
一端が第１の電源供給線に接続される第１の第１導電型トランジスタと、
一端が前記第１の電源供給線に接続され、他端が前記第１の第１導電型トランジスタのゲートに接続され、ゲートが前記第１の第１導電型トランジスタの他端に接続される第２の第１導電型トランジスタと、
前記第２の第１導電型トランジスタのゲートに接続される第１の出力端子と、
前記第１の第１導電型トランジスタのゲートに接続される第２の出力端子と、
一端が第２の電源供給線に接続され、他端が前記第１の第１導電型トランジスタの他端に接続され、ゲートに入力信号が供給される第１の第２導電型トランジスタと、
一端が前記第２の電源供給線に接続され、他端が前記第２の第１導電型トランジスタの他端に接続され、ゲートに反転入力信号が供給される第２の第２導電型トランジスタと、
を備えたレベルコンバータにおいて、
スイッチ回路を備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第１の第１導電型トランジスタと、ゲートが前記第１の第１導電型トランジスタのゲートに接続される第３の第１導電型トランジスタとを、第１の並列接続状態にするとともに、前記第２の第１導電型トランジスタと、ゲートが前記第２の第１導電型トランジスタのゲートに接続される第４の第１導電型トランジスタとを、第２の並列接続状態にし、
前記モード信号が前記第２のレベルのときに、前記第１の並列接続状態と前記第２の並列接続状態とを解除する、
ことを特徴とするレベルコンバータ。
【請求項５】
一端が第１の電源供給線に接続される第１の第１導電型トランジスタと、
一端が前記第１の電源供給線に接続され、他端が前記第１の第１導電型トランジスタのゲートに接続され、ゲートが前記第１の第１導電型トランジスタの他端に接続される第２の第１導電型トランジスタと、
前記第２の第１導電型トランジスタのゲートに接続される第１の出力端子と、
前記第１の第１導電型トランジスタのゲートに接続される第２の出力端子と、
一端が第２の電源供給線に接続され、他端が前記第１の第１導電型トランジスタの他端に接続され、ゲートに入力信号が供給される第１の第２導電型トランジスタと、
一端が前記第２の電源供給線に接続され、他端が前記第２の第１導電型トランジスタの他端に接続され、ゲートに反転入力信号が供給される第２の第２導電型トランジスタと、
を備えたレベルコンバータにおいて、
前記第１の第１導電型トランジスタと並列に接続される第３の第１導電型トランジスタと、
前記第２の第１導電型トランジスタと並列に接続される第４の第１導電型トランジスタと、
スイッチ回路とを備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第３の第１導電型トランジスタのゲートを前記第１の第１導電型トランジスタのゲートに接続するとともに、前記第４の第１導電型トランジスタのゲートを前記第２の第１導電型トランジスタのゲートに接続し、
前記モード信号が前記第２のレベルのときに、前記第３の第１導電型トランジスタのゲートと前記第４の第１導電型トランジスタのゲートとを前記第１の電源供給線に接続する、
ことを特徴とするレベルコンバータ。
【請求項６】
一端が第１の電源供給線に接続される第１の第１導電型トランジスタと、
一端が前記第１の電源供給線に接続され、他端が前記第１の第１導電型トランジスタのゲートに接続され、ゲートが前記第１の第１導電型トランジスタの他端に接続される第２の第１導電型トランジスタと、
前記第２の第１導電型トランジスタのゲートに接続される第１の出力端子と、
前記第１の第１導電型トランジスタのゲートに接続される第２の出力端子と、
一端が第２の電源供給線に接続され、他端が前記第１の第１導電型トランジスタの他端に接続され、ゲートに入力信号が供給される第１の第２導電型トランジスタと、
一端が前記第２の電源供給線に接続され、他端が前記第２の第１導電型トランジスタの他端に接続され、ゲートに反転入力信号が供給される第２の第２導電型トランジスタと、
を備えたレベルコンバータにおいて、
前記第１の第１導電型トランジスタの他端と前記第１の電源供給線との間に挿入され、ゲートが前記第１の第１導電型トランジスタのゲートに接続される少なくとも１つの第３の第１導電型トランジスタと、
前記第２の第１導電型トランジスタの他端と前記第１の電源供給線との間に挿入され、ゲートが前記第２の第１導電型トランジスタのゲートに接続される少なくとも１つの第４の第１導電型トランジスタと、
スイッチ回路とを備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第１の第１導電型トランジスタと前記第３の第１導電型トランジスタとの間のノードと、前記第１の電源供給線とを、第１の接続状態にし、前記第２の第１導電型トランジスタと前記第４の第１導電型トランジスタとの間のノードと、前記第１の電源供給線とを第２の接続状態にし、
前記モード信号が前記第２のレベルのときに、前記第１の接続状態と前記第２の接続状態とを解除する、
ことを特徴とするレベルコンバータ。
【請求項７】
前記モード信号を制御して、出力信号の立ち上がり時間と立ち下がり時間とを略同一にすることを特徴とする請求項１乃至６のいずれか１つに記載のレベルコンバータ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、レベルコンバータに関する。
【０００２】
【従来の技術】
例えばハイビジョンカメラでは、電源電圧が５Ｖの低電圧回路と電源電圧が１０Ｖの高電圧回路との間に、図１７に示すようなレベルコンバータ１０が用いられている。このレベルコンバータ１０は、１対のｐＭＯＳトランジスタ１１及び１２と、一対のｎＭＯＳトランジスタ１３及び１４と、インバータ１５とからなり、ｎＭＯＳトランジスタ１３のゲートが入力端ＩＮ１に接続され、入力端ＩＮ１がインバータ１５を介しｎＭＯＳトランジスタ１４のゲートに接続され、ｐＭＯＳトランジスタ１１及び１２のドレインがそれぞ出力端ＯＵＴ１及びＯＵＴ２に接続されている。
【０００３】
レベルコンバータ１０は、インバータ１５が不図示の低電圧回路と同一の電源電圧で動作し、その他が不図示の高電圧回路と同一の電源電圧で動作する。
入力端ＩＮ１が低レベルから高レベルに遷移すると、ｎＭＯＳトランジスタ１３がオンになってｐＭＯＳトランジスタ１２のゲートが低レベルに遷移し、これによりｐＭＯＳトランジスタ１２がオンになってｐＭＯＳトランジスタ１２のドレインを介しｐＭＯＳトランジスタ１１のゲートが高レベルに遷移し、ｐＭＯＳトランジスタ１１がオフになる。一方、インバータ１５の出力端ＩＮ２が低レベルに遷移して、ｎＭＯＳトランジスタ１４がオフになる。これにより、出力端ＯＵＴ１及びＯＵＴ２がそれぞれグランド線ＧＮＤの電位０Ｖに近い低レベル及び電源供給線ＶＤＤ２の電位に近い高レベルとなる。
【０００４】
ＶＤＤ２＝ＶＡ、例えば１２．５Ｖのとき、図１８（Ａ）に示す如く、出力端ＯＵＴ１及びＯＵＴ２の立下がり時間ｔｆＡと立上がり時間ｔｒＡとが互いに等しくなるように、回路素子のパラメータを決定する。
【０００５】
【発明が解決しようとする課題】
このレベルコンバータ１０を、ＶＢ＜ＶＡなるＶＤＤ２＝ＶＢ、例えば１０Ｖで使用すると、図１８（Ｂ）示す如くｔｆＢ＜ｔｒＢとなり、逆に、ＶＣ＞ＶＡなるＶＤＤ２＝ＶＣ、例えば１５Ｖで使用すると、図１８（Ｃ）示す如くｔｆＣ＞ｔｒＣとなる。図１９は、電源供給線ＶＤＤ２の電位とレベルコンバータ１０の出力信号の立上がり時間ｔｒ及び立下がり時間ｔｆとの関係を示す。
【０００６】
立下がり時間ｔｆと立上がり時間ｔｒとに差があると、レベルコンバータ１０の出力パルスのデューティ比がレベルコンバータ１０の入力パルスのデューティ比からずれ、誤動作の原因となる。
従来では、立上がり時間ｔｒと立下がり時間ｔｆとを互いに略等しくするために、高電圧回路の電源電圧ＶＤＤ２−ＧＮＤに応じて、回路素子のパラメータが異なるレベルコンバータ１０を含む半導体集積回路を製造していたので、この半導体集積回路は汎用性に欠けていた。
【０００７】
本発明の目的は、このような問題点に鑑み、高電圧回路で使用する異なる電源電圧に対し、同一回路で立下がり時間ｔｆと立上がり時間ｔｒとを互いに略等しくすることができるレベルコンバータを提供することにある。
【０００８】
【課題を解決するための手段及びその作用】
本発明に係るレベルコンバータを、実施例図中の対応する構成要素の符号を引用して説明する。
以下の第１〜６発明はいずれも、基本回路部と付加回路部とを有する。
【０００９】
これら第１〜第６発明はいずれも、低電圧回路からの入力信号（ＩＮ１、ＩＮ２）のレベルを、第１の電源供給線（例えば図１のＶＤＤ２又は図１０のＶＥＥ２）と第２の電源供給線（例えば図１又は図１０のＧＮＤ）との間の電圧で動作する高電圧回路への出力信号（ＯＵＴ１、ＯＵＴ２）のレベルに変換するためのものである。
【００１０】
第１〜６発明の基本回路部はいずれも、一端が第１の電源供給線に接続される第１の第１導電型トランジスタ（例えば図１の１１又は図１０の１３）と、
一端が前記第１の電源供給線に接続され、他端が前記第１の第１導電型トランジスタのゲートに接続され、ゲートが前記第１の第１導電型トランジスタの他端に接続される第２の第１導電型トランジスタ（例えば図１の１２又は図１０の１４）と、
前記第２の第１導電型トランジスタのゲートに接続される第１の出力端子（例えば図１又は図１０のＯＵＴ１）と、
前記第１の第１導電型トランジスタのゲートに接続される第２の出力端子（例えば図１又は図１０のＯＵＴ２）と、
一端が第２の電源供給線に接続され、他端が前記第１の第１導電型トランジスタの他端に接続され、ゲートに入力信号が供給される第１の第２導電型トランジスタ（例えば図１の１３又は図１０の１１）と、
一端が前記第２の電源供給線に接続され、他端が前記第２の第１導電型トランジスタの他端に接続され、ゲートに反転入力信号が供給される第２の第２導電型トランジスタ（例えば図１の１４又は図１０の１２）とを有する。
【００１１】
上記基本回路の構成によれば、例えば第１の第２導電型トランジスタがオフ、第２の第２導電型トランジスタがオンになるように入力信号が供給された場合、第１の第１導電型トランジスタのゲートが第２の電源供給線と導通して第１の第１導電型トランジスタがオンになり、これにより第２の第１導電型トランジスタのゲートが第１の電源供給線と導通して第２の第１導電型トランジスタがオフになる。逆に、第１の第２導電型トランジスタがオン、第２の第２導電型トランジスタがオフになるように入力信号が供給された場合、第２の第１導電型トランジスタのゲートが第２の電源供給線と導通して第２の第１導電型トランジスタがオンになり、これにより第１の第１導電型トランジスタのゲートが第１の電源供給線と導通して第１の第１導電型トランジスタがオフになる。
第１の第１導電型トランジスタがオンで第１の第２導電型トランジスタがオフのときに第１の電源供給線から第１の第１導電型トランジスタを通って第１の出力端に流れ（例えば図１の場合）又はこの逆に流れる（例えば図１０の場合）電流Ｉd1と、第１の第１導電型トランジスタがオフで第１の第２導電型トランジスタがオンのときに第１の出力端から第１の第２導電型トランジスタを通って第２の電源供給線に流れ（例えば図１の場合）又はこの逆に流れる（例えば図１０の場合）電流Ｉd2とが等しいとき、第１の出力端での信号の立上がり時間ｔｒと立下がり時間ｔｆとが互いに等しくなる。この点は、第２の第１導電型トランジスタと第２の第２導電型トランジスタについても同様である。
【００１２】
ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタの特性はいずれも、Ｖds≧Ｖgs−Ｖthのとき、ショックレーの式、
Ｉd＝Ｋ（Ｖgs−Ｖth）2 ・・・（１）
で表される。ここに、
Ｋ＝（Ｗ／２Ｌ）（εox／ｔox）μ ・・・（２）
Ｉd：ドレイン・ソース間電流
Ｖds：ドレイン・ソース間電圧
Ｖgs：ゲート・ソース間電圧
Ｖth：しきい電圧
Ｗ：チャンネル幅
Ｌ：チャンネル長
μ：キャリア移動度
εox：ゲート酸化膜の誘電率
ｔox：ゲート酸化膜厚
である。
上述のように第２の第２導電型トランジスタがオンの場合、第１の第１導電型トランジスタのゲートが第２の電源供給線と導通して第１の第１導電型トランジスタがオンになり、このときの第１の第１導電型トランジスタのゲート・ソース間電圧Ｖgsは、第２の電源供給線の電位と第１の電源供給線の電位との差になる。第２の第１導電型トランジスタのゲート・ソース間電圧Ｖgsについても同様である。これに対し、第１及び第２の第２導電型トランジスタのゲート・ソース間電圧Ｖgsはいずれも、そのゲートに供給される入力信号電位と第２の電源供給線の電位との差になる。
【００１３】
レベルコンバータを備えた半導体集積回路の使用条件として、低電源電圧（例えば図１のＶＤＤ１−ＧＮＤ又は図１０のＧＮＤ−ＶＥＥ１）は通常の論理回路で用いられる電圧であり、用途によらず例えば５Ｖであり、高電源電圧（例えば図１のＶＤＤ２−ＧＮＤ又は図１０のＧＮＤ−ＶＥＥ２）は、用途により定まり、例えば８〜１６Ｖの範囲内の固定値であればよいとする。
（Ａ）第１の電源供給線の電位がＶ１のときに、出力信号（ＯＵＴ１、ＯＵＴ２）の立下がり時間ｔｆＤと立上がり時間ｔｒＤとが互いに等しくなるように、すなわち、上記ドレイン電流Ｉd1とＩd2とが等しくなるように、レベルコンバータ１０Ａの基本回路部の回路素子パラメータである上式（２）中のＷ、Ｌ、μ、εox及びｔoxを決定する。
【００１４】
（Ｂ）第１の電源供給線の電位がＶ２で、電位Ｖ２が第２の電源供給線の電位より高く且つＶ２＞Ｖ１であるとき、又は、第１の電源供給線の電位Ｖ２が第２の電源供給線の電位より低く且つＶ２＜Ｖ１であるとき、すなわち高電源電圧が高くなったとき、上式（１）より、Ｉd1＞Ｉd2となるので、立ち上がり時間ｔｒと立ち下がり時間ｔｆとが異なる。そこで、次のいずれか又は組み合わせの方法で、Ｉd1＝Ｉd2、換言すればｔｆ＝ｔｒとする。
（ａ）第１の第２導電型トランジスタ及び第２の第２導電型トランジスタのチャンネル幅Ｗを実質的に長くして上式（２）中のＫの値を大きくし、これにより電流Ｉd2を大きくすることにより、Ｉd1＝Ｉd2とする。
【００１５】
（ｂ）第１の第１導電型トランジスタ及び第２の第１導電型トランジスタのチャンネル長Ｌを実質的に長くして上式（２）中のＫの値を小さくし、これにより電流Ｉd1を小さくすることにより、Ｉd1＝Ｉd2とする。
（Ｃ）第１の電源供給線の電位がＶ３で、電位Ｖ３が第２の電源供給線の電位より高く且つＶ３＜Ｖ１であるとき、又は、第１の電源供給線の電位Ｖ３が第２の電源供給線の電位より低く且つＶ３＞Ｖ１であるとき、すなわち高電源電圧が低くなったとき、上式（１）より、Ｉd1＜Ｉd2となるので、立ち上がり時間ｔｒと立ち下がり時間ｔｆとが異なる。そこで、次のいずれか又は組み合わせの方法で、Ｉd1＝Ｉd2、換言すればｔｆ＝ｔｒとする。
【００１６】
（ａ）第１の第１導電型トランジスタ及び第２の第１導電型トランジスタのチャンネル幅Ｗを実質的に長くして上式（２）中のＫの値を大きくし、これにより電流Ｉd1を大きくすることにより、Ｉd1＝Ｉd2とする。
（ｂ）第１の第２導電型トランジスタ及第２の第２導電型トランジスタのチャンネル長Ｌを実質的に長くして上式（２）中のＫの値を小さくし、これにより電流Ｉd2を小さくすることにより、Ｉd1＝Ｉd2とする。
【００１７】
そこで、第１発明の付加回路部は、上記（Ａ）と（Ｂ）の（ａ）とに基づき、例えば図１又は図１０に示す如く、スイッチ回路を備え、前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第１の第２導電型トランジスタと、ゲートに入力信号が供給される第３の第２導電型トランジスタとを第１の並列接続状態にするとともに、前記第２の第２導電型トランジスタと、ゲートに入力信号が供給される第４の第２導電型トランジスタとを第２の並列接続状態にし、
前記モード信号が第２のレベルのときに、前記第１の並列接続状態と前記第２の並列接続状態とを解除する  前記モード信号が前記第１のレベルのときに、前記第１の第２導電型トランジスタと、ゲートに入力信号が供給される第３の第２導電型トランジスタとを第１の並列接続状態にするとともに、前記第２の第２導電型トランジスタと、ゲートに反転入力信号が供給される第４の第２導電型トランジスタとを第２の並列接続状態にし、
前記モード信号が前記第２のレベルのときに、前記第１の並列接続状態と前記第２の並列接続状態とを解除する。
【００１８】
第２発明の付加回路部は、前記同様に上記（Ａ）と（Ｂ）の（ａ）とに基づき、例えば図４又は図１２に示す如く、
前記第１の第２導電型トランジスタと並列に接続される第３の第２導電型トランジスタと、
前記第２の第２導電型トランジスタと並列に接続される第４の第２導電型トランジスタと、
スイッチ回路とを備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第３の第２導電型トランジスタのゲートに入力信号を、前記第４の第２導電型トランジスタのゲートに反転入力信号をそれぞれ供給し、
前記モード信号が前記第２のレベルのときに、前記第３の第２導電型トランジスタのゲートと前記第４の第２導電型トランジスタのゲートを前記第２の電源供給線に接続する。
【００１９】
第３発明の付加回路は、上記（Ａ）と（Ｂ）の（ｂ）とに基づき、例えば図５又は図１３に示す如く、
前記第２の電源供給線と前記第１の第２導電型トランジスタの他端との間に挿入された、ゲートに入力信号が供給される少なくとも１つの第３の第２導電型トランジスタと、
前記第２の電源供給線と前記第２の第２導電型トランジスタの他端との間に挿入された、ゲートに反転入力信号が供給される少なくとも１つの第４の第２導電型トランジスタと、
スイッチ回路とを備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第１の第２導電型トランジスタと前記第３の第２導電型トランジスタとの間のノードと、前記第２の電源供給線とを、第１の接続状態にし、前記第２の第２導電型トランジスタと前記第４の第２導電型トランジスタとの間のノードと、前記第２の電源供給線とを、第２の接続状態にし、
前記モード信号が前記第２のレベルのときに、前記第１の接続状態と前記第２の接続状態とを解除する。
【００２０】
第４発明の付加回路は、上記（Ａ）と（Ｃ）の（ａ）とに基づき、例えば図７又は図１４に示す如く、スイッチ回路を備え、前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第１の第１導電型トランジスタと、ゲートが前記第１の第１導電型トランジスタのゲートに接続される第３の第１導電型トランジスタとを、第１の並列接続状態にするとともに、前記第２の第１導電型トランジスタと、ゲートが前記第２の第１導電型トランジスタのゲートに接続される第４の第１導電型トランジスタとを、第２の並列接続状態にし、
前記モード信号が前記第２のレベルのときに、前記第１の並列接続状態と前記第２の並列接続状態とを解除する。
【００２１】
第５発明の付加回路は、前記同様に上記（Ａ）と（Ｃ）の（ａ）とに基づき、例えば図８又は図１５に示す如く、
前記第１の第１導電型トランジスタと並列に接続される第３の第１導電型トランジスタと、
前記第２の第１導電型トランジスタと並列に接続される第４の第１導電型トランジスタと、
スイッチ回路とを備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第３の第１導電型トランジスタのゲートを前記第１の第１導電型トランジスタのゲートに接続するとともに、前記第４の第１導電型トランジスタのゲートを前記第２の第１導電型トランジスタのゲートに接続し、
前記モード信号が前記第２のレベルのときに、前記第３の第１導電型トランジスタのゲートと前記第４の第１導電型トランジスタのゲートとを前記第１の電源供給線に接続する。
【００２２】
第６発明の付加回路は、上記（Ａ）と（Ｃ）の（ｂ）とに基づき、例えば図９又は図１６に示す如く、
前記第１の第１導電型トランジスタの他端と前記第１の電源供給線との間に挿入され、ゲートが前記第１の第１導電型トランジスタのゲートに接続される少なくとも１つの第３の第１導電型トランジスタと、
前記第２の第１導電型トランジスタの他端と前記第１の電源供給線との間に挿入され、ゲートが前記第２の第１導電型トランジスタのゲートに接続される少なくとも１つの第４の第１導電型トランジスタと、
スイッチ回路とを備え、
前記スイッチ回路は、
前記第１の電源供給線の電位に応じて第１のレベル又は第２のレベルに設定されるモード信号が供給され、
前記モード信号が前記第１のレベルのときに、前記第１の第１導電型トランジスタと前記第３の第１導電型トランジスタとの間のノードと、前記第１の電源供給線とを、第１の接続状態にし、前記第２の第１導電型トランジスタと前記第４の第１導電型トランジスタとの間のノードと、前記第１の電源供給線とを第２の接続状態にし、
前記モード信号が前記第２のレベルのときに、前記第１の接続状態と前記第２の接続状態とを解除する。
【００３３】
以上のいずれの発明によっても、高電圧回路で使用する異なる電源電圧に対し、同一回路で立下がり時間ｔｆと立上がり時間ｔｒとを互いに略等しくすることができ、汎用性に富むレベルコンバータが得られる。
【００３４】
【実施例】
以下、図面に基づいて本発明の実施例を説明する。
［第１実施例］
図１は、第１実施例のレベルコンバータ１０Ａの回路を示す。
レベルコンバータ１０Ａは、基本回路部と付加回路部とからなる。
【００３５】
基本回路部は、一対のｐＭＯＳトランジスタ１１及び１２と、一対のｎＭＯＳトランジスタ１３及び１４とからなる。
ｐＭＯＳトランジスタ１１は、ソースが電源供給線ＶＤＤ２に接続され、ドレインがｎＭＯＳトランジスタ１３のドレイン及び出力端ＯＵＴ１に接続され、ゲートがｐＭＯＳトランジスタ１２のドレインに接続されている。ｐＭＯＳトランジスタ１２は、ソースが電源供給線ＶＤＤ２に接続され、ドレインがｎＭＯＳトランジスタ１４のドレイン及び出力端ＯＵＴ２に接続され、ゲートがｐＭＯＳトランジスタ１１のドレインに接続されている。ｎＭＯＳトランジスタ１３は、ソースがグランド線ＧＮＤに接続され、ゲートが入力端ＩＮ１に接続されている。入力端ＩＮ１はインバータ１５の入力端に接続されている。ｎＭＯＳトランジスタ１４は、ソースがグランド線ＧＮＤに接続され、ゲートがインバータ１５の出力端ＩＮ２に接続されている。
【００３６】
インバータ１５は、低電圧回路と共通の電源供給線ＶＤＤ１とグランド線ＧＮＤとの間の電圧で動作する。インバータ１５は、レベルコンバータ１０Ａの一部とみなすことも、低電圧回路の一部ともみなすことができるが、便宜上、低電圧回路の一部とみなす。ＶＤＤ２＞ＶＤＤ１なる電位の電源供給線ＶＤＤ２とグランド線ＧＮＤとは、高電圧回路と共通に用いられる。例えば、電源供給線ＶＤＤ１及びＶＤＤ２の電位はそれぞれ５Ｖ及び１０Ｖである。
【００３７】
レベルコンバータ１０Ａの付加回路部は、ｎＭＯＳトランジスタ１３に対するｎＭＯＳトランジスタ１６及びスイッチ素子１７と、ｎＭＯＳトランジスタ１４に対するｎＭＯＳトランジスタ１８及びスイッチ素子１９とからなる。ｎＭＯＳトランジスタ１６は、ソースがスイッチ素子１７を介してグランド線ＧＮＤに接続され、ドレインがｎＭＯＳトランジスタ１３のドレインに接続され、ゲートが入力端ＩＮ１に接続されている。ｎＭＯＳトランジスタ１８は、ソースがスイッチ素子１９を介してグランド線ＧＮＤに接続され、ドレインがｎＭＯＳトランジスタ１３のドレインに接続され、ゲートがモード信号入力端ＭＯＤＥに接続されている。スイッチ素子１７及び１９の制御入力端は共に、モード信号入力端ＭＯＤＥに接続されている。スイッチ素子１７及び１９はいずれも、例えばｎＭＯＳトランジスタとｐＭＯＳトランジスタとを並列接続したもので構成されている。
【００３８】
レベルコンバータ１０Ａは、図２（Ａ）、（Ｂ）及び（Ｃ）に示す如く、半導体集積回路２０、２０Ａ又は２０Ｂの一部となっている。半導体集積回路２０は、レベルコンバータ１０Ａと、レベルコンバータ１０Ａの前段に接続された低電圧回路２１と、レベルコンバータ１０Ａの後段に接続された高電圧回路２２とを備えている。半導体集積回路２０Ａは、レベルコンバータ１０Ａと、レベルコンバータ１０Ａの後段に接続された高電圧回路２２とを備えている。半導体集積回路２０Ｂは、レベルコンバータ１０Ａと、レベルコンバータ１０Ａの前段に接続された低電圧回路２１とを備えている。
【００３９】
ここで、スイッチ素子１７がオフの場合、ｐＭＯＳトランジスタ１１がオンでｎＭＯＳトランジスタ１３がオフのときに電源供給線ＶＤＤ２からｐＭＯＳトランジスタ１１を通って出力端ＯＵＴ１に流れる電流と、ｐＭＯＳトランジスタ１１がオフでｎＭＯＳトランジスタ１３がオンのときに出力端ＯＵＴ１からｎＭＯＳトランジスタ１３を通ってグランド線ＧＮＤに流れる電流とが等しいとき、出力端ＯＵＴ１での信号の立上がり時間ｔｒと立下がり時間ｔｆとが互いに等しくなる。
【００４０】
ｐＭＯＳトランジスタ１１及び１２のゲートが高レベルのときのゲート・ソース間電圧Ｖgsは、高電圧回路の電源電圧ＶＤＤ２−ＧＮＤで定まり、一方、ｎＭＯＳトランジスタ１３及び１４のゲートが高レベルのときのゲート・ソース間電圧Ｖgsは、低電圧回路の電源電圧ＶＤＤ１−ＧＮＤで定まる。低電源電圧ＶＤＤ１−ＧＮＤは用途によらず例えば５Ｖであるが、高電源電圧ＶＤＤ２−ＧＮＤは、用途により定まり、例えば８〜１６Ｖの範囲内で変わる。
【００４１】
例えば、スイッチ素子１７及び１９が共にオフであり、かつ、ＶＤＤ２＝ＶＤのときに出力端ＯＵＴ１での信号の立下がり時間ｔｆと立上がり時間ｔｒとが互いに等しくなるとする。ＶＤＤ２＞ＶＤのときには、上式（１）より、ｐＭＯＳトランジスタ１１がオンかつｎＭＯＳトランジスタ１３がオフのときのｐＭＯＳトランジスタ１１のドレイン電流Ｉdpが、ｐＭＯＳトランジスタ１１がオフかつｎＭＯＳトランジスタ１３がオンのときのｎＭＯＳトランジスタ１３のドレイン電流Ｉdnよりも多くなるので、ｔｒ＜ｔｆとなる。ｎＭＯＳトランジスタ１３がオフからオンに遷移し同時にｐＭＯＳトランジスタ１１がオンからオフに遷移する際に、ｐＭＯＳトランジスタ１１に流れる電流がＶＤＤ２＝ＶＤのときのそれよりも多くなるので、立下がり時間ｔｆは、ＶＤＤ２＝ＶＤのときのそれよりも長くなる。立上がり時間ｔｒについても同様である。
【００４２】
上式（１）及び（２）から分かるように、Ｉdp＞Ｉdnのとき、ｎＭＯＳトランジスタ１３のチャンネル幅Ｗを実質的に長くしてＫの値を大きくし、これによりドレイン電流Ｉdnを大きくすることにより、Ｉdp＝Ｉdn、換言すればｔｆ＝ｔｒとすることができる。そこで、スイッチ素子１７及び１９が共にオフであり、すなわち、レベルコンバータ１０Ａの基本回路部のみを使用し、かつ、図３（Ａ）に示す如くＶＤＤ２＝ＶＤ、ＶＢ＜ＶＤ＜ＶＡのときに、立下がり時間ｔｆＤと立上がり時間ｔｒＤとが互いに等しくなるように、レベルコンバータ１０Ａの基本回路部の回路素子パラメータ、すなわち上記Ｗ、Ｌ、μ、εox及びｔoxを決定する。また、スイッチ素子１７とスイッチ素子１９とが共にオンであり、かつ、ＶＤＤ２＝ＶＥ、ＶＡ＜ＶＥ＜ＶＣのときに、立下がり時間ｔｆＥと立上がり時間ｔｒＥとが互いに等しくなるように、レベルコンバータ１０Ａの付加回路部の回路素子パラメータを決定する。そして、高電圧回路の電源供給線ＶＤＤ２の電位がＶＢ≦ＶＤＤ２＜ＶＡ又はＶＤ付近のときにはモード信号によりスイッチ素子１７及び１９を共にオフに固定してレベルコンバータ１０Ａを使用し、電源供給線ＶＤＤ２の電位がＶＡ≦ＶＤＤ２≦ＶＣ又はＶＥ付近のときにはモード信号によりスイッチ素子１７及び１９を共にオンに固定してレベルコンバータ１０Ａを使用する。
【００４３】
例えば、ＶＢ、ＶＤ、ＶＡ、ＶＥ、ＶＣはそれぞれ、８Ｖ、１０Ｖ、１２Ｖ、１４Ｖ及び１６Ｖである。
本第１実施例によれば、電源供給線ＶＤＤ２の電位が、ＶＢ≦ＶＤＤ２ ≦ＶＣの範囲、又は、ＶＤ若しくはＶＥの付近のときには、同一構成のレベルコンバータ１０Ａを含む半導体集積回路を使用しても、立上がり時間ｔｒと立下がり時間ｔｆとを互いに略等しくすることができるので、汎用性に富む半導体集積回路が得られる。
【００４４】
なお、図１では上記付加回路部が１組であるが、付加回路部を２組備え、かつ、次のようなモードにより、電源供給線ＶＤＤ２の電位と出力端ＯＵＴ１又は出力端ＯＵＴ２での信号の立上がり時間ｔｒ及び立下がり時間ｔｆとの関係が、図３（Ｂ）に示す如くなるように構成してもよい。
（１）ＶＢ≦ＶＤＤ２＜ＶＧのとき、両組のスイッチ素子をオフにしたモード。
【００４５】
（２）ＶＧ≦ＶＤＤ２＜ＶＨのとき、一方の組のみのスイッチ素子をオンにしたモード。
（３）ＶＨ≦ＶＤＤ２≦ＶＣのとき、両組のスイッチ素子を共にオンにしたモード。
付加回路部を３組以上設ける場合についても上記同様である。
【００４６】
［第２実施例］
図４は、第２実施例のレベルコンバータ１０Ｂを示す。レベルコンバータ１０Ｂの基本回路部は、図１中のそれと同一である。
このレベルコンバータ１０Ｂでは、ｎＭＯＳトランジスタ１６及び１８のゲート電位を制御することにより、付加回路部を、基本回路部に電気的に接続しまたは基本回路部から電気的に切り離す構成となっている。すなわち、ｎＭＯＳトランジスタ１６のゲートが、一方ではスイッチ素子１７Ａを介してグランド線ＧＮＤに接続され、他方ではスイッチ素子１７Ｂを介して入力端ＩＮ１に接続されている。また、ｎＭＯＳトランジスタ１８のゲートが、一方ではスイッチ素子１９Ａを介してグランド線ＧＮＤに接続され、他方ではスイッチ素子１９Ｂを介してインバータ１５の出力端ＩＮ２に接続されている。スイッチ素子１７Ａ及び１９Ａの制御入力端は共にモード信号入力端ＭＯＤＥに接続され、スイッチ素子１７Ｂ及び１９Ｂの制御入力端は共にインバータ２５の出力端に接続されている。インバータ２５の入力端は、モード信号入力端ＭＯＤＥに接続されている。
【００４７】
モード信号により、スイッチ素子１７Ａ及び１９Ａが共にオンのとき、スイッチ素子１７Ｂ及び１９Ｂは共にオフになり、ｎＭＯＳトランジスタ１６及び１８がオフになって、レベルコンバータ１０Ｂは、付加回路部が基本回路部から電気的に切り離された状態になる。モード信号により、スイッチ素子１７Ａ及び１９Ａが共にオフのとき、スイッチ素子１７Ｂ及び１９Ｂは共にオンになって、レベルコンバータ１０Ｂは、付加回路部が基本回路部に電気的に接続された状態になる。
【００４８】
他の点は、上記第１実施例と同一である。
［第３実施例］
図５は、第３実施例のレベルコンバータ１０Ｃを示す。レベルコンバータ１０Ｃの基本回路部は、図１中のそれと同一である。
このレベルコンバータ１０Ｃでは、ｎＭＯＳトランジスタ１６をｎＭＯＳトランジスタ１３に直列接続し、ｎＭＯＳトランジスタ１６の接続の有効／無効をスイッチ素子１７で制御し、ｎＭＯＳトランジスタ１８をｎＭＯＳトランジスタ１４に直列接続し、ｎＭＯＳトランジスタ１８の接続の有効／無効をスイッチ素子１９で制御している。すなわち、ｎＭＯＳトランジスタ１３のソースを、一方ではスイッチ素子１７を介してグランド線ＧＮＤに接続し、他方ではｎＭＯＳトランジスタ１６のドレインに接続し、ｎＭＯＳトランジスタ１６のソースをグランド線ＧＮＤに接続し、スイッチ素子１７の制御入力端をモード信号入力端ＭＯＤＥに接続している。また、ｎＭＯＳトランジスタ１４のソースを、一方ではスイッチ素子１９を介してグランド線ＧＮＤに接続し、他方ではｎＭＯＳトランジスタ１８のドレインに接続し、ｎＭＯＳトランジスタ１８のソースをグランド線ＧＮＤに接続し、スイッチ素子１９の制御入力端をモード信号入力端ＭＯＤＥに接続している。
【００４９】
モード信号により、スイッチ素子１７及び１９を共にオンにすると、ｎＭＯＳトランジスタ１６及び１８の接続が無効となり、レベルコンバータ１０Ｃは基本回路部のみと同一になる。この状態で、ｐＭＯＳトランジスタ１１がオンかつｎＭＯＳトランジスタ１３がオフのときのｐＭＯＳトランジスタ１１のドレイン電流Ｉdpと、ｐＭＯＳトランジスタ１１がオフかつｎＭＯＳトランジスタ１３がオンのときのｎＭＯＳトランジスタ１３のドレイン電流Ｉdnとが、図３（Ａ）に示すＶＤＤ２＝ＶＥで等しくなるように、すなわち、ｔｆ＝ｔｒとなるように、レベルコンバータ１０Ｃの基本回路部の回路素子パラメータを決定する。
【００５０】
ＶＤＤ２＜ＶＥのときには、ｐＭＯＳトランジスタ１１のゲート・ソース間電圧Ｖgsが低下するので、上式（１）より、Ｉdp＜Ｉdnとなり、ｔｒ＞ｔｆとなる。ｎＭＯＳトランジスタ１３がオフからオンに遷移し同時にｐＭＯＳトランジスタ１１がオンからオフに遷移する際に、ｐＭＯＳトランジスタ１１に流れる電流がＶＤＤ２＝ＶＥのときのそれよりも少なくなるので、立下がり時間ｔｆは、ＶＤＤ２＝ＶＥのときのそれよりも短くなる。立上がり時間ｔｒについても同様である。
【００５１】
上式（１）及び（２）より、ｎＭＯＳトランジスタ１３のチャンネル長Ｌを実質的に長くしてＫの値を小さくし、これによりドレイン電流Ｉdnを小さくすることにより、Ｉdp＝Ｉdn、換言すればｔｆ＝ｔｒとすることができる。
そこで、図３（Ａ）において、ＶＤＤ２＝ＶＤ、ＶＤ＜ＶＥであり、かつ、モード信号入力端ＭＯＤＥによりスイッチ素子１７及び１９がオフのときに、ｔｆＤ＝ｔｒＤとなるように、レベルコンバータ１０Ｃの付加回路部の回路素子パラメータを決定する。
【００５２】
本第３実施例の効果は、上記第１実施例の効果と同一である。
なお、図５ではｎＭＯＳトランジスタ１３及び１４の各々に直列接続されるｎＭＯＳトランジスタが１個であるが、図６に示す如く２個にしてもよい。図６はレベルコンバータの一部を示しており、ｎＭＯＳトランジスタ１３に１６Ａ及びｎＭＯＳトランジスタ１６Ｂが直列接続され、かつ、ｎＭＯＳトランジスタ１３のソースがスイッチ素子１７Ａを介してグランド線ＧＮＤに接続され、ｎＭＯＳトランジスタ１６Ａのソースがスイッチ素子１７Ｂを介してグランド線ＧＮＤに接続され、スイッチ素子１７Ａ及び１７Ｂの制御入力端がそれぞれモード信号入力端ＭＯＤＥ１及びＭＯＤＥ２に接続されている。図５のｎＭＯＳトランジスタ１４についても、図６と同様である。
【００５３】
この構成の場合、次のようなモードにより、電源供給線ＶＤＤ２の電位と出力端ＯＵＴ１での信号の立上がり時間ｔｒ及び立下がり時間ｔｆとの関係が、図３（Ｂ）に示す如くなるようにしてもよい。
（１）ＶＢ≦ＶＤＤ２＜ＶＧのとき、スイッチ素子１７Ａ及び１７Ｂを共にオフにしたモード。
【００５４】
（２）ＶＧ≦ＶＤＤ２＜ＶＨのとき、スイッチ素子１７Ａをオフにしスイッチ素子１７Ｂをオンにしたモード。
（３）ＶＨ≦ＶＤＤ２≦ＶＣのとき、スイッチ素子１７Ａ及び１７Ｂを共にオンにしたモード。
図５のｎＭＯＳトランジスタ１３及び１４の各々にｎＭＯＳトランジスタに３個以上直列接続する場合についても上記同様である。
【００５５】
［第４実施例］
図７は、第４実施例のレベルコンバータ１０Ｄを示す。レベルコンバータ１０Ｄの基本回路部は、図１中のそれと同一である。
レベルコンバータ１０Ｄの付加回路部は、ｐＭＯＳトランジスタ１１に対するｐＭＯＳトランジスタ２６及びスイッチ素子２７と、ｐＭＯＳトランジスタ１２に対するｐＭＯＳトランジスタ２８及びスイッチ素子２９とからなる。ｐＭＯＳトランジスタ２６は、ソースが電源供給線ＶＤＤ２に接続され、ドレインがスイッチ素子２７を介してｐＭＯＳトランジスタ１１のドレインに接続され、ゲートがｐＭＯＳトランジスタ１１のゲートに接続されている。ｐＭＯＳトランジスタ２８は、ソースが電源供給線ＶＤＤ２に接続され、ドレインがスイッチ素子２９を介してｐＭＯＳトランジスタ１２のドレインに接続され、ゲートがｐＭＯＳトランジスタ１２のゲートに接続されている。スイッチ素子２７及び２９の制御入力端は、モード信号入力端ＭＯＤＥに接続されている。
【００５６】
モード信号入力端ＭＯＤＥにより、スイッチ素子２７及び２９を共にオフにすると、レベルコンバータ１０Ｄは基本回路部のみと同一になる。この状態で、ｐＭＯＳトランジスタ１１がオンかつｎＭＯＳトランジスタ１３がオフのときのｐＭＯＳトランジスタ１１のドレイン電流Ｉdpと、ｐＭＯＳトランジスタ１１がオフかつｎＭＯＳトランジスタ１３がオンのときのｎＭＯＳトランジスタ１３のドレイン電流Ｉdnとが、図３（Ａ）に示すＶＤＤ２＝ＶＥで等しくなるように、すなわち、ｔｆ＝ｔｒとなるように、レベルコンバータ１０Ｃの基本回路部の回路素子パラメータを決定する。
【００５７】
ＶＤＤ２＜ＶＥのときには、ｐＭＯＳトランジスタ１１のゲート・ソース間電圧Ｖgsが低下するので、上式（１）より、Ｉdp＜Ｉdnとなり、ｔｒ＞ｔｆとなる。上式（１）及び（２）より、ｐＭＯＳトランジスタ１１のチャンネル幅Ｗを実質的に長くしてＫの値を大きくし、もってドレイン電流Ｉdpを大きくすることにより、Ｉdp＝Ｉdn、換言すればｔｆ＝ｔｒとすることができる。
【００５８】
そこで、図３（Ａ）において、ＶＤＤ２＝ＶＤ、ＶＤ＜ＶＥであり、かつ、モード信号によスイッチ素子２７及び２９がオンのときに、ｔｆＤ＝ｔｒＤとなるように、レベルコンバータ１０Ｄの付加回路部の回路素子パラメータを決定する。
本第４実施例の効果は、上記第１実施例の効果と同一である。
【００５９】
なお、図７では上記付加回路部が１組であるが、付加回路部を２組以上備えた構成であってもよい。
［第５実施例］
図８は、第５実施例のレベルコンバータ１０Ｅを示す。図７と同一構成要素には、同一符号を付してその説明を省略する。
【００６０】
このレベルコンバータ１０Ｅでは、ｐＭＯＳトランジスタ２６及び２８のゲート電位を制御することにより、付加回路部を、基本回路部に接続しまたは基本回路部から切り離す構成となっている。すなわち、ｐＭＯＳトランジスタ２６のゲートが、一方ではスイッチ素子２７Ａを介して電源供給線ＶＤＤ２に接続され、他方ではスイッチ素子２７Ｂを介してｐＭＯＳトランジスタ１１のゲートに接続されている。また、ｐＭＯＳトランジスタ２８のゲートが、一方ではスイッチ素子２９Ａを介して電源供給線ＶＤＤ２に接続され、他方ではスイッチ素子２９Ｂを介してｐＭＯＳトランジスタ１２のゲートに接続されている。スイッチ素子２７Ａ及び２９Ａの制御入力端は共にインバータ２５の出力端に接続され、スイッチ素子２７Ｂ及び２９Ｂの制御入力端は共にモード信号入力端ＭＯＤＥに接続されている。インバータ２５の入力端は、モード信号入力端ＭＯＤＥに接続されている。
【００６１】
モード信号により、スイッチ素子２７Ａ及び２９Ａが共にオンのとき、スイッチ素子２７Ｂ及び２９Ｂは共にオフになり、ｐＭＯＳトランジスタ２６及び２８がオフになって、レベルコンバータ１０Ｅは、付加回路部が基本回路部から電気的に切り離された状態になる。モード信号により、スイッチ素子２７Ａ及び２９Ａが共にオフのとき、スイッチ素子２７Ｂ及び２９Ｂは共にオンになって、レベルコンバータ１０Ｅは、付加回路部が基本回路部に電気的に接続された状態になる。
【００６２】
他の点は、上記第４実施例と同一である。
［第６実施例］
図９は、第６実施例のレベルコンバータ１０Ｆを示す。レベルコンバータ１０Ｆの基本回路部は、図１中のそれと同一である
。
【００６３】
このレベルコンバータ１０Ｆでは、ｐＭＯＳトランジスタ２６をｐＭＯＳトランジスタ１１に直列接続し、ｐＭＯＳトランジスタ２６の接続の有効／無効をスイッチ素子２７で制御し、また、ｐＭＯＳトランジスタ２８をｐＭＯＳトランジスタ１２に直列接続し、ｐＭＯＳトランジスタ２８の接続の有効／無効をスイッチ素子２９で制御している。すなわち、ｐＭＯＳトランジスタ１１のソースを、一方ではスイッチ素子２７を介して電源供給線ＶＤＤ２に接続し、他方ではｐＭＯＳトランジスタ２６のドレインに接続し、ｐＭＯＳトランジスタ２６のソースを電源供給線ＶＤＤ２に接続し、ｐＭＯＳトランジスタ２６のゲートをｐＭＯＳトランジスタ１１のゲートに接続し、スイッチ素子２７の制御入力端をモード信号入力端ＭＯＤＥに接続している。また、ｐＭＯＳトランジスタ１２のソースを、一方ではスイッチ素子２９を介して電源供給線ＶＤＤ２に接続し、他方ではｐＭＯＳトランジスタ２８のドレインに接続し、ｐＭＯＳトランジスタ２８のソースを電源供給線ＶＤＤ２に接続し、ｐＭＯＳトランジスタ２８のゲートをｐＭＯＳトランジスタ１１のゲートに接続し、スイッチ素子２９の制御入力端をモード信号入力端ＭＯＤＥに接続している。
【００６４】
モード信号入力端ＭＯＤＥにより、スイッチ素子２７及び２９を共にオンにすると、ｐＭＯＳトランジスタ２６及び２８の接続が無効となり、レベルコンバータ１０Ｆは基本回路部のみと同一になる。この状態で、ｐＭＯＳトランジスタ１１がオンかつｎＭＯＳトランジスタ１３がオフのときのｐＭＯＳトランジスタ１１のドレイン電流Ｉdpと、ｐＭＯＳトランジスタ１１がオフかつｐＭＯＳトランジスタ１１がオンのときのｐＭＯＳトランジスタ１１のドレイン電流Ｉdnとが、図３（Ａ）に示すＶＤＤ２＝ＶＤで等しくなるように、すなわち、ｔｆ＝ｔｒとなるように、レベルコンバータ１０Ｆの基本回路部の回路素子パラメータを決定する。
【００６５】
ＶＤＤ２＞ＶＤのときには、ｐＭＯＳトランジスタ１１のゲート・ソース間電圧Ｖgsが上昇するので、上式（１）より、Ｉdp＞Ｉdnとなり、ｔｒ＜ｔｆとなる。ｎＭＯＳトランジスタ１３がオフからオンに遷移し同時にｐＭＯＳトランジスタ１１がオンからオフに遷移する際に、ｐＭＯＳトランジスタ１１に流れる電流がＶＤＤ２＝ＶＤのときのそれよりも多くなるので、立下がり時間ｔｆは、ＶＤＤ２＝ＶＤのときのそれよりも長くなる。立上がり時間ｔｒについても同様である。
【００６６】
上式（１）及び（２）より、ｐＭＯＳトランジスタ１１のチャンネル長Ｌを実質的に長くしてＫの値を小さくし、これによりドレイン電流Ｉdpを小さくすることにより、Ｉdp＝Ｉdn、換言すればｔｆ＝ｔｒとすることができる。
そこで、図３（Ａ）において、ＶＤＤ２＝ＶＥ、ＶＤ＜ＶＥであり、かつ、モード信号によりスイッチ素子２７及び２９がオフのときに、ｔｆＥ＝ｔｒＥとなるように、レベルコンバータ１０Ｆの付加回路部の回路素子パラメータを決定する。
【００６７】
本第６実施例の効果は、上記第１実施例の効果と同一である。
なお、図９ではｐＭＯＳトランジスタ１１及び１２の各々に直列接続されるｐＭＯＳトランジスタが１個であるが、２個以上であってもよい。
［第７実施例］
図１０は、第７実施例のレベルコンバータ１０Ｇを示す。
【００６８】
レベルコンバータ１０Ｇの基本回路部は、図１中のそれと異なっている。基本回路部は、一対のｐＭＯＳトランジスタ１１及び１２と、一対のｎＭＯＳトランジスタ１３及び１４とからなる。ｐＭＯＳトランジスタ１１は、ソースが電位０Ｖのグランド線ＧＮＤに接続され、ドレインがｎＭＯＳトランジスタ１３のドレイン及び出力端ＯＵＴ１に接続され、ゲートが入力端ＩＮ１に接続されている。ｐＭＯＳトランジスタ１２は、ソースがグランド線ＧＮＤに接続され、ドレインがｎＭＯＳトランジスタ１４のドレイン及び出力端ＯＵＴ２に接続され、ゲートがインバータ１５の出力端ＩＮ２に接続されている。インバータ１５の入力端は、レベルコンバータ１０Ｇの入力端ＩＮ１に接続されている。ｎＭＯＳトランジスタ１３は、ソースが、負電位の電源供給線ＶＥＥ２に接続され、ゲートがｎＭＯＳトランジスタ１４のドレインに接続されている。ｎＭＯＳトランジスタ１４は、ソースが電源供給線ＶＥＥ２に接続され、ゲートがｎＭＯＳトランジスタ１３のドレインに接続されている。
【００６９】
インバータ１５は、グランド線ＧＮＤと電源供給線ＶＥＥ１との間の電圧で動作する。また、ＶＥＥ２＜ＶＥＥ１＜０なる電源供給線ＶＥＥ２及びグランド線ＧＮＤは、高電圧回路と共通に用いられる。
レベルコンバータ１０Ｇの付加回路部は、ｐＭＯＳトランジスタ１１に対するｐＭＯＳトランジスタ２６及びスイッチ素子２７と、ｐＭＯＳトランジスタ１２に対するｐＭＯＳトランジスタ２８及びスイッチ素子２９とからなる。ｐＭＯＳトランジスタ２６は、ソースがスイッチ素子２７を介してグランド線ＧＮＤに接続され、ドレインがｐＭＯＳトランジスタ１１のドレインに接続され、ゲートが入力端ＩＮ１に接続されている。ｐＭＯＳトランジスタ２８は、ソースがスイッチ素子２９を介してグランド線ＧＮＤに接続され、ドレインがｐＭＯＳトランジスタ１２のドレインに接続され、ゲートがインバータ１５の出力端ＩＮ２に接続されている。インバータ１５の入力端は、レベルコンバータ１０Ｇの入力端ＩＮ１に接続されている。
【００７０】
ｐＭＯＳトランジスタ１１及び１２のゲートが高レベルのときのゲート・ソース間電圧Ｖgsは、低電圧回路の電源電圧ＧＮＤ−ＶＥＥ１で定まり、一方、ｎＭＯＳトランジスタ１３及び１４がのゲート高レベルのときのゲート・ソース間電圧Ｖgsは、高電圧回路の電源電圧ＧＮＤ−ＶＥＥ２で定まる。電源電圧ＧＮＤ−ＶＥＥ１は用途によらず例えば５Ｖであるが、電源電圧ＧＮＤ−ＶＥＥ２は、用途により定まり、例えば８〜１６Ｖの範囲内で変わる。
【００７１】
スイッチ素子２７及び２９が共にオフであり、かつ、ＶＥＥ２＝−ＶＤのときに出力端ＯＵＴ１での信号の立下がり時間ｔｆと立上がり時間ｔｒとが互いに等しくなるとする。｜ＶＥＥ２｜＞ＶＤのときには、上式（１）より、ｐＭＯＳトランジスタ１１がオフかつｎＭＯＳトランジスタ１３がオンのときのｎＭＯＳトランジスタ１３のドレイン電流Ｉdnが、ｐＭＯＳトランジスタ１１がオンかつｎＭＯＳトランジスタ１３がオフのときのｐＭＯＳトランジスタ１１のドレイン電流Ｉdpよりも多くなるので、ｔｒ＞ｔｆとなる。ｎＭＯＳトランジスタ１３がオンからオフに遷移し同時にｐＭＯＳトランジスタ１１がオフからオンに遷移する際に、ｎＭＯＳトランジスタ１３に流れる電流がＶＥＥ２＝ＶＤのときのそれよりも多くなるので、立上がり時間ｔｒは、ＶＤＤ２＝ＶＤのときのそれよりも長くなる。立下がり時間ｔｆについても同様である。
【００７２】
Ｉdp＜Ｉdnのとき、上式（１）及び（２）より、ｐＭＯＳトランジスタ１１のチャンネル幅Ｗを実質的に長くしてＫの値を大きくし、これによりドレイン電流Ｉdpを大きくすることにより、Ｉdp＝Ｉdn、換言すればｔｆ＝ｔｒとすることができる。
そこで、スイッチ素子２７及び２９が共にオフであり、すなわち、レベルコンバータ１０Ｇの基本回路部のみを使用し、かつ、図１１に示す如くＶＥＥ２＝−ＶＤ、ＶＢ＜ＶＤ＜ＶＡのときに、立下がり時間ｔｆＤと立上がり時間ｔｒＤとが互いに等しくなるように、レベルコンバータ１０Ｇの基本回路部の上記回路素子パラメータＷ、Ｌ、μ、εox及びｔoxを決定する。また、スイッチ素子２７とスイッチ素子２９とが共にオンであり、かつ、ＶＥＥ２＝−ＶＥ、ＶＡ＜ＶＥ＜ＶＣのときに、立下がり時間ｔｆＥと立上がり時間ｔｒＥとが互いに等しくなるように、レベルコンバータ１０Ｇの付加回路部の回路素子パラメータを決定する。そして、高電圧回路の電源供給線ＶＥＥ２の電位がＶＢ≦｜ＶＥＥ２｜＜ＶＡ又は−ＶＤ付近のときにはモード信号入力端ＭＯＤＥによりスイッチ素子２７及び２９を共にオフに固定してレベルコンバータ１０Ｇを使用し、電源供給線ＶＥＥ２の電位がＶＡ≦｜ＶＥＥ２｜≦ＶＣ又は−ＶＥ付近のときにはモード信号入力端ＭＯＤＥによりスイッチ素子２７及び２９を共にオンに固定してレベルコンバータ１０Ｇを使用する。
【００７３】
例えば、−ＶＢ、−ＶＤ、−ＶＡ、−ＶＥ、−ＶＣはそれぞれ、−８Ｖ、−１０Ｖ、−１２Ｖ、−１４Ｖ及び−１６Ｖである。
本第７実施例によれば、電源供給線ＶＥＥ２の電位がＶＢ≦｜ＶＥＥ２｜ ≦ＶＣの範囲内、又は、−ＶＤ若しくは−ＶＥの付近のときには、同一構成のレベルコンバータ１０Ｇを使用しても、立上がり時間ｔｒと立下がり時間ｔｆとを互いに略等しくすることができる。
【００７４】
なお、図１０では上記付加回路部が１組であるが、付加回路部を２組以上備えた構成であってもよい。
［第８実施例］
図１２は、第８実施例のレベルコンバータ１０Ｈを示す。図８及び図１０と同一構成要素には、同一符号を付してその説明を省略する。
【００７５】
レベルコンバータ１０Ｈの基本回路部は、図１０中のそれと同一であり、一方、レベルコンバータ１０Ｈの付加回路部は、図８中のそれと同一である。ただし、図８の場合と逆に、スイッチ素子２７Ａ及び２９Ａの制御入力端をモード信号入力端ＭＯＤＥに接続し、スイッチ素子２７Ｂ及び２９Ｂの制御入力端をインバータ２５の出力端に接続している。
【００７６】
レベルコンバータ１０Ｈの動作は、上記第５実施例及び第７実施例の説明から明かであり、その説明を省略する。
［第９実施例］
図１３は、第９実施例のレベルコンバータ１０Ｉを示す。図９及び図１０と同一構成要素には、同一符号を付してその説明を省略する。
【００７７】
レベルコンバータ１０Ｉの動作は、上記第６実施例及び第７実施例の説明から明かであり、その説明を省略する。
【００７８】
［第１０実施例］
図１４は、第１０実施例のレベルコンバータ１０Ｊを示す。図１及び図１０と同一構成要素には、同一符号を付してその説明を省略する。
レベルコンバータ１０Ｊの基本回路部は、図１０中のそれと同一であり、一方、レベルコンバータ１０Ｊの付加回路部は、図１中のそれと同一である。
【００７９】
レベルコンバータ１０Ｊの動作は、上記第１実施例及び第７実施例の説明から明かであり、その説明を省略する。
る。
［第１１実施例］
図１５は、第１１実施例のレベルコンバータ１０Ｋを示す。図４及び図１０と同一構成要素には、同一符号を付してその説明を省略する。
【００８０】
レベルコンバータ１０Ｋの基本回路部は、図１０中のそれと同一であり、一方、レベルコンバータ１０Ｋの付加回路部は、図４中のそれと同一である。ただし、図４の場合と逆に、スイッチ素子１７Ａ及び１９Ａの制御入力端をインバータ２５の出力端に接続し、スイッチ素子１７Ｂ及び１９Ｂの制御入力端をモード信号入力端ＭＯＤＥに接続している。
【００８１】
レベルコンバータ１０Ｋの動作は、上記第２実施例及び第７実施例の説明から明かであり、その説明を省略する。
［第１２実施例］
図１６は、第１２実施例のレベルコンバータ１０Ｌを示す。図５及び図１０と同一構成要素には、同一符号を付してその説明を省略する。
【００８２】
レベルコンバータ１０Ｌの基本回路部は、図１０中のそれと同一であり、一方、レベルコンバータ１０Ｌの付加回路部は、図５中のそれと同一である。
レベルコンバータ１０Ｌの動作は、上記第３実施例及び第７実施例の説明から明かであり、その説明を省略する。
【００８３】
【発明の効果】
以上説明した如く、本発明に係るレベルコンバータによれば、高電圧回路で使用する異なる電源電圧に対し、同一回路で立下がり時間と立上がり時間とを互いに略等しくすることができ、汎用性に富むレベルコンバータ又はこれを含む半導体集積回路が得られるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１実施例のレベルコンバータを示す回路図である。
【図２】（Ａ）〜（Ｃ）は、図１のレベルコンバータを含む半導体集積回路のブロック図である。
【図３】（Ａ）及び（Ｂ）は、電源供給線ＶＤＤ２の電位とレベルコンバータ出力信号の立上がり時間ｔｒ及び立下がり時間ｔｆとの関係を示す線図である。
【図４】本発明の第２実施例のレベルコンバータを示す回路図である。
【図５】本発明の第３実施例のレベルコンバータを示す回路図である。
【図６】図５の回路の変形例の要部を示す図である。
【図７】本発明の第４実施例のレベルコンバータを示す回路図である。
【図８】本発明の第５実施例のレベルコンバータを示す回路図である。
【図９】本発明の第６実施例のレベルコンバータを示す回路図である。
【図１０】本発明の第７実施例のレベルコンバータを示す回路図である。
【図１１】電源供給線ＶＥＥ２の電位とレベルコンバータ出力信号の立上がり時間ｔｒ及び立下がり時間ｔｆとの関係を示す線図である。
【図１２】本発明の第８実施例のレベルコンバータを示す回路図である。
【図１３】本発明の第９実施例のレベルコンバータを示す回路図である。
【図１４】本発明の第１０実施例のレベルコンバータを示す回路図である。
【図１５】本発明の第１１実施例のレベルコンバータを示す回路図である。
【図１６】本発明の第１２実施例のレベルコンバータを示す回路図である。
【図１７】従来のレベルコンバータを示す回路図である。
【図１８】図１７の回路の動作を示す入出力信号波形図である。
【図１９】従来の、電源供給線ＶＤＤ２の電位とレベルコンバータ出力信号の立上がり時間ｔｒ及び立下がり時間ｔｆとの関係を示す線図である。
【符号の説明】
１０、１０Ａ〜１０Ｌ  レベルコンバータ
１１、１２、２６、２８  ｐＭＯＳトランジスタ
１３、１４、１６、１６Ａ、１６Ｂ、１８  ｎＭＯＳトランジスタ
１５、２５  インバータ
１７、１７Ａ、１７Ｂ、１９、１９Ａ、１９Ｂ、２７、２７Ａ、２７Ｂ、２９、２９Ａ、２９Ｂ  スイッチ素子
２０、２０Ａ、２０Ｂ  半導体集積回路
２１  低電圧回路
２２  高電圧回路
【図１】
0003717192.tif 000002
【図２】
0003717192.tif 000003
【図３】
0003717192.tif 000004
【図４】
0003717192.tif 000005
【図５】
0003717192.tif 000006
【図６】
0003717192.tif 000007
【図７】
0003717192.tif 000008
【図８】
0003717192.tif 000009
【図９】
0003717192.tif 000010
【図１０】
0003717192.tif 000011
【図１１】
0003717192.tif 000012
【図１２】
0003717192.tif 000013
【図１３】
0003717192.tif 000014
【図１４】
0003717192.tif 000015
【図１５】
0003717192.tif 000016
【図１６】
0003717192.tif 000017
【図１７】
0003717192.tif 000018
【図１８】
0003717192.tif 000019
【図１９】
0003717192.tif 000020