(57)【特許請求の範囲】
【請求項１】
被試験対象物を複数個まとめてテストするバーンインテスト方法であって、
環境温度を高温状態として、所定時間、被試験対象物を複数同時動作させ、
環境温度を常温として、被試験対象物個々にテストパターンを書き込み読み出して、期待値パターンとの比較を行い良否を判定する
ことを特徴とするバーンインテスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バーンインテスト方法に関するものであり、具体的にはフラッシュメモリを代表とするメモリチップや、論理回路等の半導体部品を被試験対象物としたバーンインテスト方法に関するものである。
【０００２】
フラッシュメモリを代表とするメモリチップ等の半導体部品の製品信頼性を高める試験として、バーンインテストが知られている。バーンインテストとは、半導体部品に対し、高温環境・高電圧下でダイナミック動作を繰り返しさせることで、実使用状態よりも厳しいストレスを与え加速状態を作り出し、短時間で劣化性不良を摘出するものである。
【０００３】
従来は、１チップ単位にライト／リード／コンペア処理を順に行い、複数の良品チップを1枚のバーンインカードに搭載し、恒温槽を有するバーンイン装置にいれ、高温状態にした後（高温環境におくことを本明細書中ではバーンインと呼ぶ）、バーンインカードを恒温槽から取り出し、１チップ単位にリード／コンペア処理を行っていたもの、作業手順が多く非効率的であった。
【０００４】
【従来の技術】
上記不具合を解決するものとして、図１４に示すモニターバーンイン装置が知られている。恒温槽を有するバーンイン装置１５とＰＣ１４（パーソナルコンピュータ）を接続し、ＰＣ１４から予めセットされたテスト内容に従って、バーンインテストを行う。
【０００５】
手順を説明する。まず、良品チェック前のチップ複数個を1枚のバーンインカードに搭載しバーンイン装置１５の恒温槽１７に入れる。常温の恒温槽１７内で、ライトデータ線やアドレス／制御線、およびデバイスセレクト線を使ってカード上の特定のチップを選択し、テストパターンであるライトデータを書き込む。その後、読み出したリードデータと期待値とを判定回路１６にてコンペア処理を行い、良品判定を行っていた。
【０００６】
不良品が発見されれば適宜交換作業が行われ、良品チップのみが搭載されたバーンイン装置１５の恒温槽１７を今度は高温状態にし、バーンイン装置１５後のチップのリードデータと期待値とを再び比較していた。
【０００７】
従来のモニターバーンイン装置は、複数個のチップをまとめて恒温槽に入れライト／リード試験と、バーンイン後のリード試験を行っていたので、試験効率が向上するものであった。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来知られていたモニターバーンイン装置は、バーンイン時にＰＣからのデバイスセレクト信号が１チップ毎に指定されるものであったため、試験時間が長くなっていた。また、チップからの発熱量も小さいので、チップ発熱量を含めた効果的なバーンインテストが行えなかった。
【０００９】
また、従来のモニターバーンイン装置によるバーンインテストは、予め定められたチップの動作保証範囲内で規定の処理スピードにて予め定められた出力電圧を得られるか否かの、いわゆるＧＯ／ＮＯ  ＧＯが行われるだけで、特に劣化による経時変化を評価することは行っていなかった。これは従来、動作保証範囲内での特性試験を重視していたためである。
【００１０】
従って本発明の第１の目的は、バーンイン時間の短縮を図り、バーンイン加速試験の試験時間の短縮を実現するものである。
【００１１】
また本発明の第２の目的は、経時変化による電気的特性の劣化をモニタできるようにするものである。
【００１２】
【課題を解決するための手段】
本発明は、被試験対象物を複数個まとめてテストするバーンインテスト方法であって、環境温度を高温状態として、所定時間、被試験対象物を複数同時動作させ、その後、環境温度を常温に戻して、被試験対象物個々にテストパターンを書き込み読み出して、期待値パターンとの比較を行い良否を判定することを特徴とするバーンインテスト方法である。
【００１３】
つまり、本発明では、バーンイン時（高温状態）で、被試験対象物を少なくとも２以上同時に動作させることで、被試験対象物への電源電流が大きくなり指定された被試験対象物からの自己発熱量が増加する。よってバーンイン装置を所定温度まで加熱することに加え、その自己発熱量分の温度加速効果が期待できるので、バーンイン時間を短縮化することが可能になる。
【００１４】
また、本発明は、環境温度を常温として、テストパターンを書き込み読み出して被試験対象物個々の正常に動作した動作速度対動作電圧の二次元範囲を示すシュムーデータを取得し、環境温度を高温状態として、所定時間、被試験対象物を複数同時動作させ、その後環境温度を常温に戻して、同様にシュムーデータを取得し、環境温度を高温状態にする前に取得したシュムーデータと比較して、その変化が所定範囲内であるか否かにより良否を判定することを特徴とするバーンインテスト方法である。
【００１５】
本発明では、バーンイン後に変化の生ずる可能性のある、動作速度に対する最大動作電圧や最小動作電圧等の範囲変化を比較判定することでバーンインによる劣化を要因とした経時変化を検出するので、良と判定した被試験対象物の信頼性を高めることができる。
【００１６】
【発明の実施の形態】
以下に本発明の実施の形態を、図１〜図１３を用いて説明する。なお図１〜図１３を通じて同一符号を付したものは同一対象物を指すものである。
【００１７】
図１は本発明のモニターバーンインシステムを示すものである。本発明のモニターバーンインシステムは、複数のバーンインカード２−１〜２−ｎが搭載されたバーンイン装置１と、このバーンイン装置１とメモリテスタ４をコントロールするコントロールユニット３及びバーンイン装置１にテストパターンを送る他、期待値との判定を行うメモリテスタ４から構成される。メモリテスタ４はテスト対象となる被試験対象半導体部品の種類によってはＬＳＩテスタとも呼ばれる。なお本実施の形態ではメモリテスタに統一して呼称する。
【００１８】
本発明のモニターバーンインシステムは、コントロールユニット３からの設定情報に基づいてメモリテスタ４からテストパターンをバーンイン装置１のバーンインカード２−１〜２−ｎに実装されたメモリチップに書き込み、バーンイン後その書き込んだテストパターンを読み出して、予め準備しておいた期待値パターンと比較することで、バーンインテストを行うものである。
【００１９】
図２はメモリテスタ４の詳細を示す図である。メモリテスタ４は、メモリテスタ４内の各種処理部を制御する制御部４０と、テストパターンを含むテスト内容に関する情報が格納され、また後述説明する経時変化判定を行うための情報を格納するハードディスク（ＨＤＤと表記する）４１、コントロールユニット３に対するタイミング信号を発生すると共に、ＨＤＤ４１から読み出したテストパターンを作成するために必要な情報に基づいてテストパターンを作成するＴＧ／ＡＬＰＧ４２を有する。なお、ＴＧ／ＡＬＰＧとは、Ｔｉｍｉｎｇ  Ｇｅｎｅｒａ−ｔｏｒ／ＡＬｇｏｒｉｔｈｍｉｃ  Ｐａｔｔｅｒｎ  Ｇｅｎｅｒａｔｏｒの省略表記である。
【００２０】
更にメモリテスタ４は、コントロールユニット３に対して４．５Ｖの電源電圧Ｖｃｃを供給する電源電圧４３を有し、コントロールユニット３を経由したバーンイン装置からのリードデータを期待値データと比較判定する判定部４４を有している。コントロールユニット３と制御部４０とは後述説明するＣＷ３２ｂｉｔ線を通じて信号のやりとりが行われる。なお、ＣＷ３２ｂｉｔのＣＷとは、コントロールワード（Ｃｏｎｔｒｏｌ  Ｗｏｒｄ）の省略表記である。
【００２１】
図３はコントロールユニット３の詳細を示す図である。コントロールユニット３はメモリテスタ４との信号のやりとりを行うＩ／Ｆボード３−１と、コントローラ３−２から構成されている。コントローラ３−２は、バーンイン装置１に対する信号の波形を整える公知の波形整成回路３１と、逆にバーンイン装置１からの信号の波形を整える公知の波形整成回路３２を有する。具体的には、波形整成回路３１はライトデータである書き込み時のテストパターンの波形を整えるものであり、波形整成回路３２はリードデータの波形を整えるものである。
【００２２】
更にコントローラ３−２は、パネル表示部３３を有し、このパネル表示部３５は作業者が入力したバーンインテスト設定条件をコントロールユニット３の図示しない前面板に表示したりするものである。一方でこのパネル表示部３３から入力されたテスト設定条件を、ＣＷ３２ｂｉｔ線を通じてメモリテスタ４やバーンイン装置１に出力する制御部３４や、Ｉ／Ｆボード３−１からの電源電圧をバーンイン装置印加時の所定の電圧に制御する電源制御部３５をもコントローラ３−２は有している。
【００２３】
コントロールユニット３には含まれない、バーンイン装置１の温度監視を行うプロトコルコンバータ５との間の信号のやりとりを制御部３４が行う。
【００２４】
図４はバーンイン装置１の詳細を示す図である。バーンイン装置１は、恒温槽１−２とバックボード１−１を含み、コントロールユニット３との信号のやりとりはバックボード１−１を経由して行われる。恒温槽１−２はバーンインカードが搭載されるスロットを１０×２備えているので、最大バーンインカードは２０枚まで恒温槽に搭載可能である。
【００２５】
このバーンインカードの例を、図１０を用いて説明する。図１０ではバーンインカード２−１を例示している。1枚のバーンインカードには最大５０個のメモリチップ２−１−１が搭載可能であり、５×１０のマトリクス状に配列されている。５０個のメモリチップは行方向（図１０中、横方向）に１×１０個を１ブロックとし、計５ブロックに区分される。１ブロックはＣＷ１４にて指定され、ブロック毎に順に、ＣＷ１３〜ＣＷ１０で指定される。また列方向（図１０中、縦方向）には５個のメモリチップがそれぞれ順にＣＷ２４〜ＣＷ１５にて指定される。このように行方向、列方向を指定することでバーンインカード上のメモリチップをデバイス単位に、あるいはブロック単位に指定することが可能である。
【００２６】
図４の恒温槽１−２は温度調整回路１−２０を更に有しており、プロトコルコンバータ５から転送されてきた恒温槽１−２への設定温度に基づいて温度上昇の制御を行うものである。温度調整回路１−２０はその他、恒温槽１−２の温度が設定温度に達したならばその旨の信号をプロトコルコンバータ５に転送する。
【００２７】
図１１はコントロールワード（ＣＷ）信号の割り当ての一例を示す図である。上述したＣＷ３２ｂｉｔ線を転送される信号を例示している。ＣＷ０は電源切断を示すビットであり、コントロールユニット３よりメモリテスタ４に伝えるものである。
【００２８】
ＣＷ１，２はテストパターン設定を示すビットであり、本実施の形態では例えば、“００”が設定Ａ（ＭＳＣＡＮ）、“０１”が設定Ｂ（ＲＯＷ  ＢＡＲ）、“１０”が設定Ｃ（ＣＯＬＵＭＮ  ＢＡＲ）、“１１”が設定Ｄ（ＣＨＥＣＫＥＲ）であり、コントロールユニット３からメモリテスタ４に伝えるものである。
【００２９】
ＣＷ３，４は温度設定を示すビットであり、本実施の形態では例えば、“００”が設定Ａ（１００℃）、“０１”が設定Ｂ（８５℃）、“１０”が設定Ｃ（７０℃）、“１１”が設定Ｄ（２５℃）であり、メモリテスタ４からコントロールユニット３に伝えるものである。ＣＷ５は恒温槽温度到達を示すビットであり、“０”が設定温度に到達したことを示すものであり、コントロールユニット３からメモリテスタ４に伝えるものである。
【００３０】
ＣＷ６はＢ／Ｉタイマ開始を示すビットであり、“０”がバーンインタイマ（以下、Ｂ／Ｉタイマと呼称する）のカウントダウンが開始したことを示すものであり、コントロールユニット３からメモリテスタ４に伝えるものである。ＣＷ７はＢ／Ｉタイマ終了を示すビットであり、“０”がＢ／Ｉタイマのカウントダウンが終了したことを示すものであり、コントロールユニット３からメモリテスタ４に伝えるものである。
【００３１】
ＣＷ８は全ステップ終了を示すビットであり、“０”がモニタＢ／Ｉ（モニターバーンイン）が終了したことを示すものであり、メモリテスタ４からコントロールユニット３に伝えるものである。ＣＷ９はステップ開始を示すビットであり、“０”がステップ移行を示すものであり、メモリテスタ４からコントロールユニット３に伝えるものである。
【００３２】
ＣＷ１０〜２４はバーンインカード上のデバイス指定を行うビットであり、“１”が指定あるいは選択を示し、“０”が非指定あるいは非選択を示すものである。ＣＷ１０〜１４がバーンインカード上の列方向（図１０中の横方向）を指定し、ＣＷ１５〜２４がバーンインカード上の行方向（図１０中の縦方向）を指定する。なお、ＣＷ１０〜２４はメモリテスタ４からコントロールユニット３に伝えるものである。
【００３３】
ＣＷ２５〜２９はスロット指定を示すビットであり、全５ビットの２進数によってスロット１〜２０のアドレスを指定する。例えば、スロット１は“００００１”で表され、スロット２０は“１０１００”で表される。なお、ＣＷ２５〜２９はメモリテスタ４からコントロールユニット３に伝わるものである。
【００３４】
ＣＷ３０はアクセス対象デバイス指定を行うビットであり、“０”がバーンインカード上の全てのデバイスを指定するものであり、“１”が指定デバイスを示すものである。なお、ＣＷ３０はメモリテスタ４からコントロールユニット３に伝わるものである。ＣＷ３１はライト、リード指定を行うビットであり、“０”がライトモード、“１”がリードモードを示すものであり、メモリテスタ４からコントロールユニット３に伝えるものである。
【００３５】
次に本発明のバーンインテスト方法の流れを、図５〜図９を用いて詳細に説明する。まず、バーンインカード上に最大５０個のメモリチップを搭載し、そのバーンインカードを最大２０枚バーンイン装置に搭載する。この時メモリチップ単体に対するライト、リードテストは行われていない。
【００３６】
テストを行う前に各種設定を行う（図５の１００）。この設定はコントロールユニット３からの図示しない入力手段によってなされる。設定する情報は、テスト手順工程設定、電源電圧設定、温度設定、タイマ設定、スキャン設定、テストパターン設定である。
【００３７】
上記テスト手順工程とは、第１段階にライト動作を行う、第２段階にデータ比較動作を伴うリード動作を行う、第３段階にデータ比較動作を伴わないリード動作を行う、第４段階にデータ比較動作を伴うリード動作を行う、第５段階にイレーズ動作を行う、との１サイクル試験工程を設定する。
【００３８】
電源電圧は、第１段階、第２段階、第４段階、第５段階では４．５Ｖに設定され、第３段階では５．５Ｖに設定される。温度設定は、第１段階、第２段階、第４段階、第５段階では２５℃に設定され、第３段階では１００℃に設定される。タイマ設定ではバーンイン時間を２４時間と設定する。スキャン設定ではスキャンブロック数を１０に設定する。なおスキャンブロック数は最大１０個である。
【００３９】
上記テスト手順工程、電源電圧、温度設定、タイマ設定、スキャン設定を一通り設定したものに、２値の任意テストパターンをセットしたものを、テストパターン設定部で設定Ａ（ＭＳＣＡＮ）として設定する。
【００４０】
コントロールユニット３からメモリテスタ４に、ＣＷ３２ｂｉｔのＣＷ１，２を“０”，“０”にし、設定Ａとの設定情報を通知する（図５の１０１）。またこの際にコントロールユニット３の電源がＯＮになったことを示すＣＷ０を“０”にして通知される。
【００４１】
メモリテスタ４からコントロールユニット３に、ＣＷ３，４を“１”，“１”にし温度２５℃を選択すると共に、ＣＷ９を“０”にしステップ移行を指示する。コントロールユニット３は設定温度を２５℃と認識し、バーンイン装置１に設定温度２５℃の設定命令を出す。これはプロトコルコンバータ５を経由して行われる。バーンイン装置１に設けられた温度調整回路１−２０が恒温槽１−２の温度を認識し、恒温槽１−２が２５℃に到達したならば、プロトコルコンバータ５を経由してコントロールユニット３に伝わる。コントロールユニット３はＣＷ５を“０”にし設定温度に到達したことをメモリテスタ４に伝える（図５の１０２）。またコントロールユニット３はメモリテスタ４に電源電圧設定が４．５Ｖであることを伝える。
【００４２】
ここでメモリチップがフラッシュメモリであるならば、メモリ内のデータをリセットするための、データリセットが行われる（図５の１０３）。フラッシュメモリはデバイスメーカからの納品時に初期値としてａｌｌ“０”、あるいはａｌｌ“１”が書き込まれているので、これをリセットする必要がある。
【００４３】
メモリテスタ４はＣＷ３１“０”にして、ライトモードを設定することをコントロールユニット３に伝える（図５の１０４）。コントロールユニット３はバーンイン装置１にバーンインカード上のメモリチップのＩ／Ｏピンへ信号を印加する状態にする命令を送る。次にメモリテスタ４はＣＷ３０を“０”にして、全てのバーンインカード（最大スロット１〜２０）をテスト対象にすることをコントロールユニット３に伝える。コントロールユニット３は全てのバーンインカード（スロット１〜２０）のメモリチップへ信号を印加する状態にする命令をバーンイン装置１に送る。
【００４４】
次にテストパターンのライト動作が行われる。具体的にはメモリテスタ４のＴＧ／ＡＬＰＧより２値の任意のテストパターンがコントロールユニット３の波形整成回路３１にて波形整成されて、バーンインカード上のメモリチップに２値の任意のテストパターンがライトデータとして書き込まれる（図５の１０５）。
【００４５】
ライト動作が終了すると、メモリテスタ４はＣＷ３１を“１”にして、リードを設定することをコントロールユニット３に伝える（図５の１０６）。コントロールユニット３はバーンイン装置１にバーンインカード上のメモリチップのＩ／Ｏピンからの信号をレシーブする状態にする命令を送る。次にメモリテスタ４はＣＷ３０を“１”にして、指定のメモリチップのみを試験対象にすることをコントロールユニット３に伝える。コントロールユニット３は指定のメモリチップの信号のみを印可する状態にする命令をバーンイン装置１に送る。
【００４６】
スロット指定を行う（図５の１０７）。メモリテスタ４はＣＷ２５，２６，２７，２８，２９を“１”，“０”，“０”，“０”，“０”にして、スロット１を指定することをコントロールユニット３に伝える。コントロールユニット３はバーンイン装置に、スロット１のバーンインカードのみ、メモリチップへ信号を印可する状態にする。
【００４７】
デバイス指定を行う（図５の１０８）。メモリテスタ４はＣＷ１０，１１，１２，１３，１４を“１”，“０”，“０”，“０”，“０”にして、特定の行を指定することをコントロールユニット３に伝える。コントロールユニット３はＣＷ１０の行に対応する１０個のメモリチップのチップイネーブル端子（ＣＥ端子と呼称する）へ印加する信号のみをイネーブル状態にする命令をバーンイン装置１に送る。
【００４８】
更に、メモリテスタ４はＣＷ１５，１６，１７，１８，１９，２０，２１，２２，２３，２４を“１”，“０”，“０”，“０”，“０”，０“，”０“，”０“，”０“にして、特定の列を指定することをコントロールユニット３に伝える。コントロールユニット３は特定のメモリチップのアウトプットイネーブル端子（ＯＥ端子と呼称する）へ印加する信号のみをイネーブル状態にする。以上のように、行、列をそれぞれ指定することで、図１０のバーンインカード２−１の行ＣＷ１０と列ＣＷ１５の交点に配置された右下隅のメモリチップが特定される。
【００４９】
特定されたメモリチップのみをリードする（図６の１０９）。具体的には特定されたメモリチップから先程書き込んだテストパターンが読み出される。読み出されたテストパターンはリードデータとしてコントロールユニット３の波形整成回路３２にて波形整成されてメモリテスタ４に送られる。
【００５０】
次に同一バーンインカード上で全メモリチップに対するリード動作が行われたか否かを判断する（図６の１１０）。全メモリチップに対するリード動作が終わっていないならば図５の１０８の前段に戻り、ＣＷ１０〜２４を更新してデバイス特定を行い、リード動作が繰り返し行われる。
【００５１】
同一バーンインカード上での全メモリチップに対するリード動作が終了したならば、引き続き全スロットが終了したか否かを判断する（図６の１１１）。全スロット終了していなければ図５の１０７の前段に戻り、全てのスロットに搭載されたバーンインカード上の全メモリチップのリード動作が終了するまで、ＣＷ２５〜２９，及びＣＷ１０〜２４を適宜更新してリード動作が繰り返し行われる。
【００５２】
全でのスロットに搭載されたバーンインカード上のメモリチップのリード動作が終了すると、メモリテスタ４にてデバイス毎に期待値パターンとの比較処理が行われる（図６の１１２）。
【００５３】
次にメモリチップの電源電圧とアクセスタイムとの関係を示すデータ（シュムーデータと呼称する）を、ライト、リードテストのテスト結果から取得する（図６の１１３）。図１２は縦軸を電源電圧Ｖｃｃ、横軸をアクセスタイムＴａａとしてグラフ化したもので、＊（アスタリスク）はライト、リードテストをパス（ｐａｓｓ）した結果を示す。つまり、＊が付与されたところは正しくデータの書き込み、読み出しが行われたことを示し、図１２に示されるようなメモリチップは良品であることも示し、電源電圧Ｖｃｃが高くなれば、短いアクセスタイムで正常なデータの書き込み、読み出しが行えることも意味している。
【００５４】
デバイスには動作保証範囲を示すスペック（ＳＰＥＣ）の他、最大動作電圧、最小動作電圧等を有しており、これらの電圧値も合わせてシュムーデータとしてメモリテスタ４のＨＤＤ４１に格納しておく（図６の１１４）。
【００５５】
メモリテスタ４からコントロールユニット３に、ＣＷ３，４を“０”，“０”にし温度１００℃を選択すると共に、ＣＷ９を“０”にしステップ移行を指示する（図７の１１５）。コントロールユニット３は設定温度を１００℃と認識し、バーンイン装置１に設定温度１００℃の設定命令を出す。これはプロトコルコンバータ５を経由して行われる。
【００５６】
バーンイン装置１に設けられた温度調整回路１−２０が恒温槽１−２の温度を監視し（図７の１１６）、恒温槽１−２が１００℃に到達したならば、プロトコルコンバータ５を経由してコントロールユニット３に伝わる。コントロールユニット３はＣＷ５を“０”にし設定温度に到達したことをメモリテスタ４に伝える（図５の１０２）。更に、コントロールユニットはＣＷ６を“０”にしてＢ／Ｉタイマカウントダウン開始をメモリテスタ４に伝えると共に、電源電圧設定が５．５Ｖであることを伝える。
【００５７】
次にメモリテスタ４はＣＷ３１を“１”にして、リードを設定することをコントロールユニット３に伝える（図７の１１７）。コントロールユニット３はバーンイン装置１にバーンインカード上のメモリチップのＩ／Ｏピンからの信号をレシーブ状態にする命令を送る。
【００５８】
次に、バーンインカードの指定を行う（図７の１１８）。この処理は図８のフローを使って詳細に説明する。メモリテスタ４はＣＷ３０を“０”にして、全てのバーンインカードをテストの試験対象にすることをコントロールユニット３に伝える（図８の１１８−１）。コントロールユニット３は全てのバーンインカードのメモリチップへ信号を印可する状態にする命令をバーンイン装置１に送る。
【００５９】
次にメモリテスタ４はＣＷ１５〜２４を“１０００００００００”にし、バーンインカードの特定の一列を指定することをコントロールユニット３に伝える。つまり、列方向（縦方向）のｎ列目のＯＥ端子をイネーブルにすることで、列方向（縦方向）に複数個のメモリチップを指定する（図８の１１８−２）。
【００６０】
次に、メモリチップのリードが行われる（図８の１１８−３）。これはバーンインカードの行と列を更新することで繰り返しスキャンされ、データのリードが行われる。但しこのリードデータは高温状態でのリードであるため、その読み取り動作に信憑性は低いので、ライトデータとの比較は行わない。一方で列方向に複数のメモリチップがイネーブル状態となることで電源電流が大きくなり、メモリチップ自身の発熱量が増加する。
【００６１】
内部のチップ温度が大幅に上がることで、アレニウスの理論により温度加速が増大し、バーンイン効果が大となる。更に本実施の形態ではバーンイン時の電源電圧も５．５Ｖにしてあるので、この分も温度加速を高める作用を持つ。温度加速が大きくなることでバーンイン時間を短くすることができ、トータルの試験時間も短くなる。
【００６２】
次にメモリテスタ４は先に特定した列のイネーブルをディセーブルにする（図８の１１８−４）。これはコントロールユニット３からメモリテスタ４にＢ／Ｉタイマのカウントダウンが終了するまで、ＣＷ１５〜２４を順に更新してリードが繰り返される。（図７の１１９からＮ判定で図７の１１８に戻る。）
図７において、バーンイン設定時間を超過したことが検出されれば、コントロールユニット３がＣＷ７を“０”にし、Ｂ／Ｉタイマカウントダウンが終了したことをメモリテスタ４に伝える。
【００６３】
その後再び、メモリテスタ４からコントロールユニット３に、ＣＷ３，４を“１”，“１”にし温度２５℃を選択すると共に、ＣＷ９を“０”にしステップ移行を指示する。コントロールユニット３は設定温度を２５℃と認識し、バーンイン装置１に設定温度２５℃の設定命令を出す（図７の１２０）。これはプロトコルコンバータ５を経由して行われる。バーンイン装置１に設けられた温度調整回路１−２０が恒温槽１−２の温度を認識し、恒温槽１−２が２５℃に到達したならば、プロトコルコンバータ５を経由してコントロールユニット３に伝わる。コントロールユニット３はＣＷ５を“０”にし設定温度に到達したことをメモリテスタ４に伝える。またコントロールユニット３はメモリテスタ４に電源電圧設定が４．５Ｖであることを伝える。
【００６４】
その後、メモリテスタ４はＣＷ３１を“１”にして、リードを設定することをコントロールユニット３に伝える。コントロールユニット３はバーンイン装置１にバーンインカード上のメモリチップのＩ／Ｏピンからの信号をレシーブする状態にする命令を送る。次にメモリテスタ４はＣＷ３０を“１”にして、指定のメモリチップのみを試験対象にすることをコントロールユニット３に伝える。コントロールユニット３は指定のメモリチップの信号のみを印加する状態にする命令をバーンイン装置１に送る。
【００６５】
次に、スロット指定を行う。メモリテスタ４はＣＷ２５，２６，２７，２８，２９を“１”，“０”，“０”，“０”，“０”にして、スロット１を指定することをコントロールユニット３に伝える。コントロールユニット３はバーンイン装置に、スロット１のバーンインカードのみ、メモリチップへ信号を印加する状態にする。
【００６６】
次に、デバイス指定を行う。メモリテスタ４はＣＷ１０，１１，１２，１３，１４を“１”，“０”，“０”，“０”，“０”にして、特定の行を指定することをコントロールユニット３に伝える。コントロールユニット３はＣＷ１０の行に対応する１０個のメモリチップのチップイネーブル端子（ＣＥ端子と呼称する）へ印加する信号のみをイネーブル状態にする命令をバーンイン装置１に送る。
【００６７】
更に、メモリテスタ４はＣＷ１５，１６，１７，１８，１９，２０，２１，２２，２３，２４を“１”，“０”，“０”，“０”，“０”，０“，”０“，”０“，”０“にして、特定の列を指定することをコントロールユニット３に伝える。コントロールユニット３は特定のメモリチップのアウトプットイネーブル端子（ＯＥ端子と呼称する）へ印加する信号のみをイネーブル状態にする。以上のように、行、列をそれぞれ指定することで、図１０のバーンインカード２−１の行ＣＷ１０と列ＣＷ１５の交点に配置された右下隅のメモリチップが特定される。
【００６８】
特定されたメモリチップのみをリードする（図９の１２１）。具体的には特定されたメモリチップから先程書き込んだテストパターンが読み出される。読み出されたテストパターンはリードデータとしてコントロールユニット３の波形整成回路３２にて波形整成されてメモリテスタ４に送られる。
【００６９】
次に同一バーンインカード上で全メモリチップに対するリード動作が行われたか否かを判断し、全メモリチップに対するリード動作が終わっていないならばＣＷ１０〜２４を更新してデバイス特定を行い、リード動作が繰り返し行われる。
【００７０】
同一バーンインカード上での全メモリチップに対するリード動作が終了したならば、引き続き全スロットが終了したか否かを判断し、全スロット終了していなければ全てのスロットに搭載されたバーンインカード上の全メモリチップのリード動作が終了するまで、ＣＷ２５〜２９，及びＣＷ１０〜２４を適宜更新してリード動作が繰り返し行われる。
【００７１】
全てのスロットに搭載されたバーンインカード上のメモリチップのリード動作が終了すると、メモリテスタ４にてデバイス毎に期待値パターンとの比較処理が行われ、エラーチップは良品チップと交換される。
【００７２】
次に、バーンイン後におけるメモリチップの電源電圧とアクセスタイムとの関係を示すシュムーデータを、ライト、リードテストのテスト結果から取得し（図９の１２２）、最大動作電圧、最小動作電圧等の電圧値も合わせてメモリテスタ４のＨＤＤ４１に格納しておく（図９の１２３）。
【００７３】
次にバーンイン前のシュムーデータとバーンイン後のシュムーデータを比較する（図９の１２４）。図１３は劣化による経時変化試験結果を示す図である。この表により、バーンイン前（Ｂ／Ｉ前）は最大動作電圧がＶｃｃ＝７．００Ｖで、最小動作電圧がＶｃｃ＝３．５０Ｖで、アクセスタイムがＴａａ＝５０．００ｎｓであった。そしてＧＯ／ＮＯ ＧＯ試験結果はＰＡＳＳであった。一方、バーンイン後（Ｂ／Ｉ後）は最大動作電圧がＶｃｃ＝６．５０Ｖで、最小動作電圧がＶｃｃ＝３．５０Ｖで、アクセスタイムがＴａａ＝５５．００ｎｓであった。そしてＧＯ／ＮＯ ＧＯ試験結果はＰＡＳＳであった。
【００７４】
これらデータに関しバーンイン前後で最大動作電圧とアクセスタイムのデータに変化が生じておりＦＡＩＬ判定がなされる。なお、最小動作電圧とＧＯ／ＮＯＧＯ試験はＰＡＳＳ判定となる。このメモリチップは劣化により経時変化による障害が発生する可能性が高いと判定することができる。
【００７５】
上記比較処理が終了すればデータイレーズが行われ（図９の１２５）、次に上記とは違うテストパターンを使って、例えば逆論理の２値の任意のテストパターンを使って、図５の１０４〜図９の１２４迄の処理が再度実行され（図９の１２７）、テストの信頼性が高められる。なお、２値のテストパターンはメモリテスタの例えばＨＤＤに格納できる要領が大きければその分多くの２値のテストパターンを保持することができ、それら複数の２値のテストパターンを使ってテストすることで、メモリチップの信頼性を高めることが可能になる。
【００７６】
最後に、メモリチップの総合判定が行われる（図９の１２８）。つまりバーンイン前後のリード試験結果やシュムーデータの比較結果等により、エラーチップの判定が行われ、エラーチップは良品チップに交換される。
【００７７】
メモリテスタ４は、ＣＷ８を“０”とし、コントロールユニット３にテスト工程が終了したことを伝える。コントロールユニット３は自分の電源をオフにするよう制御すると共に、メモリテスタ４に対してＣＷ０を“１”にして電源をオフにすることを伝える。その後、メモリテスタ４は自分の電源をオフにする。
【００７８】
なお、本発明は下記の付記を含むものである。
【００７９】
（付記１）テストパターンを有する被試験対象物を複数個まとめてテストするバーンインテスト方法において、
バーンインの間、少なくとも２以上の前記被試験対象物を同時に指定し、当該被試験対象部品から該テストパターンを読み出し、
該バーンイン後に読み出したテストパターンと、期待値パターンとの比較を行うことを特徴とするバーンインテスト方法。（１）
（付記２）  バーンイン前にテストパターンを一旦読み出し、期待値パターンとの比較を行うことを特徴とする請求項１記載のバーンインテスト方法。
【００８０】
（付記３）  前記テストパターンによるバーンインテストが終わった後に、当該テストパターンの逆論理のテストパターンを用いてバーンインテストを行うことを特徴とする請求項１記載のバーンインテスト方法。
【００８１】
（付記４）  前記バーンイン間に前記少なくとも２以上の被試験対象物に印加される電源電圧が、該バーンイン前あるいは後に印加される電源電圧より高いことを特徴とする請求項１記載のバーンインテスト方法。
【００８２】
（付記５）  テストパターンを有する被試験対象物をテストするバーンインテスト方法において、
バーンイン前の被試験対象物の有するアクセスタイム、最大動作電圧、最小動作電圧と、バーンイン後の被試験対象物の有するアクセスタイム、最大動作電圧、最小動作電圧との中から少なくともひとつのデータ変化の有無を判定することを特徴とするバーンインテスト方法。（２）
【００８３】
【発明の効果】
以上述べたように本発明によれば、第１の効果として、バーンイン時間の短縮が図れ、バーンイン加速試験の試験時間を短縮することができる。
【００８４】
また本発明の第２の効果として、経時変化による電気的特性の劣化をモニタすることができる。
【図面の簡単な説明】
【図１】本発明のモニターバーンインシステムを示す図
【図２】メモリテスタの詳細を示す図
【図３】コントロールユニットの詳細を示す図
【図４】バーンイン装置の詳細を示す図
【図５】本発明のバーンインテスト方法の手順を示す図（その１）
【図６】本発明のバーンインテスト方法の手順を示す図（その２）
【図７】本発明のバーンインテスト方法の手順を示す図（その３）
【図８】バーンインカードリードの詳細フローを示す図
【図９】本発明のバーンインテスト方法の手順を示す図（その４）
【図１０】バーンインカード例を示す図
【図１１】コントロールワード（ＣＷ）信号の割り当て例を示す図
【図１２】劣化による経時変化試験を示す図
【図１３】劣化による経時変化試験結果を示す図
【図１４】従来のモニターバーンイン装置を示す図
【符号の簡単な説明】
１  バーンイン装置
２−１〜２−ｎ  バーンインカード
３  コントロールユニット
４  メモリテスタ
【図１】
0003674542.tif 000002
【図２】
0003674542.tif 000003
【図３】
0003674542.tif 000004
【図４】
0003674542.tif 000005
【図５】
0003674542.tif 000006
【図６】
0003674542.tif 000007
【図７】
0003674542.tif 000008
【図８】
0003674542.tif 000009
【図９】
0003674542.tif 000010
【図１０】
0003674542.tif 000011
【図１１】
0003674542.tif 000012
【図１２】
0003674542.tif 000013
【図１３】
0003674542.tif 000014
【図１４】
0003674542.tif 000015