(57)【特許請求の範囲】
【請求項１】
液晶を介して互いに対向配置される透明基板のうち一方の透明基板の液晶側の面に、順次、第１信号配線、第１絶縁膜、第２信号配線、第２絶縁膜が形成され、第１信号配線と第２信号配線は交差部を有するとともに、第１絶縁膜は該交差部にて層間絶縁膜として機能させる液晶表示装置において、
前記第２絶縁膜上に前記第２信号配線のうち第１信号配線の交差部を跨いでＩＴＯの材料から構成された導電層が形成され、
この導電層は第１信号配線を間にした各側の端部にてそれぞれ前記第２絶縁膜に形成されたスルーホールを通して第２信号配線に接続されており、
前記第１信号配線および前記第２信号配線にそれぞれ信号を供給するための端子部はＩＴＯの材料から構成されていることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、前記第１信号配線および前記第２信号配線の端子部と前記導電層は同一の工程で形成することを特徴とする液晶表示装置の製造方法。
【請求項３】
前記導電層は、その中心軸が前記第２信号配線のそれとほぼ一致し、かつ該第２信号配線よりも幅広に形成されていることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、たとえば、いわゆる横電界方式と称される液晶表示装置に関する。
【０００２】
【従来の技術】
横電界方式と称される液晶表示装置は、液晶を介して互いに対向配置される透明基板のうち一方の透明基板の画素領域に相当する部分に、画素電極とこの画素電極に離間して配置される対向電極とを備え、これら各電極との間に発生する電界によって該各電極の間の液晶の光透過率を制御するように構成されている。
【０００３】
そして、この横電界方式を採用したアクティブ・マトリックス型の液晶表示装置は、ｘ方向に延在しｙ方向に並設されて互いに隣接される走査信号線および対向電圧信号線とこれら各信号線と絶縁されｙ方向に延在しｘ方向に並設される映像信号線とで囲まれる各画素領域に、前記走査信号線からの走査信号の供給によってオンされるスイッチング素子と、このオンされたスイッチング素子を介して映像信号線からの映像信号が供給される画素電極と、前記対向電圧信号線を介して対向電圧が印加される対向電極とが形成されて構成されている。
【０００４】
このように構成される液晶表示装置は、コントラストが良好であるとともに、視野角を著しく広くできるという特徴を有するに到っている。
【０００５】
なお、このような液晶表示装置は、たとえば、特許出願公表平５−５０５２４７号公報、特公昭６３−２１９０７号公報、および特開平６−１６０８７８号公報等の文献に詳述されている。
【０００６】
【発明が解決しようとする課題】
そして、このような構成からなる液晶表示装置は、近年における大型化の傾向から、信号線はその低配線抵抗化が要求されるに到っている。
【０００７】
しかし、この場合において、たとえば映像信号線の断線による製造歩留まりの低下が指摘されるに到っている。
【０００８】
この原因を追及した結果、映像信号線は絶縁膜を介して下層の走査信号線と交差する構成となっており、該交差部の個所においていわゆる段切れによる断線が往々にして発生してしまうことが判明した。
【０００９】
また、この映像信号線を形成した後に、この映像信号線をも被っていわゆる保護膜を形成するが、この保護膜の該映像信号線による段差部において亀裂が生じた場合に、工程中で用いられる薬液等が浸透して該映像信号線を腐食させてしまうことも判明した。
【００１０】
本発明は、このような事情に基づいてなされたものであり、その目的は、信号線による断線による製造歩留まりの低下を回避できる構造の液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
手段１．
液晶を介して互いに対向配置される透明基板のうち一方の透明基板の液晶側の面に、順次、第１信号配線、第１絶縁膜、第２信号配線、第２絶縁膜（保護膜）が形成され、第１信号配線と第２信号配線は交差部を有するとともに、第１絶縁膜は該交差部にて層間絶縁膜として機能させる液晶表示装置において、
前記第２絶縁膜上に前記第２信号配線のうち第１信号線の交差部を含む領域にて導電層が重畳されて形成され、
この導電層は第１信号線を間にした各側にて前記第２絶縁膜に形成されたスルホールを通して第２信号線に接続されていることを特徴とするものである。
【００１３】
このように構成された液晶表示装置は、たとえ第２信号配線が断線しても、導電膜によって補修できる構成となっていることから、製造歩留まりの向上が図れるようになる。
【００１４】
この場合、第２信号線の断線が、第１信号線による段切れ、あるいは保護膜の亀裂のいずれかが原因していても、その断線個所はほぼ同じ個所であることから、極めて高い確率で補修することができるようになる。
【００１５】
手段２．
手段１の構成において、第１信号配線および第２信号配線にそれぞれ信号を供給するための端子部はＩＴＯの材料から構成されているとともに、前記導電層はＩＴＯの材料から構成されていることを特徴とするものである。
【００１６】
このように構成された液晶表示装置は、第２信号配線の断線に用いる導電膜を特別の工程として形成する必要がないことから、製造工程の増大をもたらすようことがなくなる。
【００１７】
【発明の実施の形態】
本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。
【００１８】
《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装置に本発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１９】
《マトリクス部（画素部）の平面構成》
図１は本発明のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。
【００２０】
図１に示すように、各画素は走査信号線（ゲート信号線または水平信号線）ＧＬと、対向電圧信号線（対向電極配線）ＣＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃstg、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線ＤＬは上下方向に延在し、左右方向に複数本配置されている。画素電極ＰＸは薄膜トランジスタＴＦＴと接続され、対向電極ＣＴは対向電圧信号線ＣＬと一体になっている。
【００２１】
画素電極ＰＸと対向電極ＣＴは互いに対向し、各画素電極ＰＸと対向電極ＣＴとの間の電界により液晶ＬＣの光学的な状態を制御し、表示を制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。
【００２２】
ここで、走査信号線ＧＬと対向電圧信号線ＣＬ（対向電極ＣＴ）は同層（一層目）で形成され、絶縁膜をＧＩを介して映像信号線ＤＬ（画素電極ＰＸ）が形成されている。
【００２３】
そして、この映像信号線ＤＬ（画素電極ＰＸ）を被って保護膜ＰＳＶが形成され、この保護膜ＰＳＶの上面には、前記映像信号線ＤＬのうち走査信号線ＧＬの交差部を含む領域にて導電層ｄ３が重畳されて形成され、この導電層ｄ３は走査信号線ＧＬを間にした各側にて前記保護膜ＰＳＶに形成されたスルホールＰＳＶＯＰを通して映像信号線ＤＬに接続されている。
【００２４】
すなわち、映像信号線ＤＬは、それ自体で形成された信号線の他に、特に、走査信号線ＧＬと交差する部分において該走査信号線ＧＬを股ぐようにして形成された分岐信号線とで形成されている。
【００２５】
《マトリクス部（画素部）の断面構成》
図２は図１の３−３切断線における断面を示す図、図３は図１の４−４切断線における薄膜トランジスタＴＦＴの断面図、図４は図１の５−５切断線における蓄積容量Ｃstgの断面を示す図である。図２〜図４に示すように、液晶層ＬＣを基準にして下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ、蓄積容量Ｃstgおよび電極群が形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラックマトリクスパターンＢＭが形成されている。
【００２６】
また、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの外側の表面には、偏光軸が直交して配置された（クロスニコル配置）偏光板が設けられている。
【００２７】
《薄膜トランジスタＴＦＴ》
薄膜トランジスタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。
【００２８】
薄膜トランジスタＴＦＴは、図３に示すように、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導電型決定不純物がドープされていない）非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。
【００２９】
《ゲート電極ＧＴ》
ゲート電極ＧＴは走査信号線ＧＬと連続して形成されており、走査信号線ＧＬの一部の領域がゲート電極ＧＴとなるように構成されている。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動領域を超える部分であり、ｉ型半導体層ＡＳを完全に覆うよう（下方からみて）それより大き目に形成されている。
【００３０】
これにより、ゲート電極ＧＴの役割のほかに、ｉ型半導体層ＡＳに外光やバックライト光が当たらないように工夫されている。本例では、ゲート電極ＧＴは、単層の導電膜ｇ１で形成されている。導電膜ｇ１としては例えばスパッタで形成されたアルミニウム（Ａｌ）とクロム（Ｃｒ）膜の積層膜が用いられる。
【００３１】
《走査信号線ＧＬ》
走査信号線ＧＬは導電膜ｇ１で構成されている。この走査信号線ＧＬの導電膜ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形成され、かつ一体に構成されている。この走査信号線ＧＬにより、外部回路からゲート電圧Ｖgをゲート電極ＧＴに供給する。
【００３２】
《対向電極ＣＴ》
対向電極ＣＴはゲート電極ＧＴおよび走査信号線ＧＬと同層の導電膜ｇ１で構成されている。対向電極ＣＴは、また、それらを交差させて構成させることもできる。対向電極ＣＴには対向電圧Ｖcomが印加されるように構成されている。本実施例では、対向電圧Ｖcomは映像信号線ＤＬに印加される最小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖｄmaxとの中間直流電位から、薄膜トランジスタ素子ＴＦＴをオフ状態にするときに発生するフィードスルー電圧△Ｖs分だけ低い電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。
【００３３】
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは導電膜ｇ１で構成されている。この対向電圧信号線ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬおよび対向電極ＣＴの導電膜ｇ１と同一製造工程で形成され、かつ対向電極ＣＴと一体に構成されている。この対向電圧信号線ＣＬにより、外部回路から対向電圧Ｖcomを対向電極ＣＴに供給する。
【００３４】
《絶縁膜ＧＩ》
絶縁膜ＧＩは、薄膜トランジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層ＡＳに電界を与えるためのゲート絶縁膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとしては例えばプラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１２００〜２７００Åの厚さに（本実施例では、２４００Å程度）形成される。ゲート絶縁膜ＧＩは、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去されている。絶縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬの電気的絶縁にも寄与している。
【００３５】
《ｉ型半導体層ＡＳ》
ｉ型半導体層ＡＳは、非晶質シリコンで、２００〜２２００Åの厚さに（本実施例では、２０００Å程度の膜厚）で形成される。層ｄ０はオーミックコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶質シリコン半導体層であり、下側にｉ型半導体層ＡＳが存在し、上側に導電層ｄ１（ｄ２）が存在するところのみに残されている。
【００３６】
ｉ型半導体層ＡＳは走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの交差部（クロスオーバ部）の両者間にも設けられている。この交差部のｉ型半導体層ＡＳは交差部における走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの短絡を低減する。
【００３７】
《ソース電極ＳＤ１、ドレイン電極ＳＤ２》
ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ(＋)型半導体層ｄ０に接触する導電膜ｄ１から構成されている。
【００３８】
導電膜ｄ１はスパッタで形成したクロム（Ｃｒ）膜を用い、１５００〜３０００Åの厚さに（本実施例では、３０００Å程度）で形成される。Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるので、４０００Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ(＋)型半導体層ｄ０との接着性を良好にし、導電膜ｄ１として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いてもよい。
【００３９】
導電膜ｄ１をマスクパターンでパターニングした後、同じマスクを用いて、あるいは導電膜ｄ１をマスクとして、Ｎ(＋)型半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０は導電膜ｄ１以外の部分がセルフアラインで除去される。このとき、Ｎ(＋)型半導体層ｄ０はその厚さ分は全て除去されるようエッチングされるので、ｉ型半導体層ＡＳも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。
【００４０】
《映像信号線ＤＬ》
映像信号線ＤＬはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層のＮ(＋)型半導体層ｄ０、第２導電膜ｄ１で構成されている。また、映像信号線ＤＬはドレイン電極ＳＤ２と一体に形成されている。
【００４１】
《接続電極ＳＤ３と保護膜開口部ＰＳＶＯＰ、接続線ＩＴＯ》
接続電極ＳＤ３は、映像信号線ＤＬの一部であり、映像信号線ＤＬと走査信号線ＧＬの交差部分の両脇に形成される。この電極は、映像信号線ＤＬと後に形成する透明導電膜による接続線ＩＴＯ（ｄ３）とを電気的に接続する役割をする。
【００４２】
保護膜開口部ＰＳＶＯＰは、保護膜ＰＳＶに開けられたいわゆるスルーホールであり、ＰＳＶ接続電極ＳＤ３より小さい形状で加工される。保護膜ＰＳＶの開口部ＰＳＶＯＰを介して、接続電極ＳＤ３を構成する導電膜ｄ１と保護膜ＰＳＶ上に加工された導電膜ｄ３が電気的に接続される。
【００４３】
従って、映像信号線ＤＬは、接続電極ＳＤ３を介して、導電膜ｄ１と保護膜ＰＳＶ上に形成される導電膜ｄ３の２層で構成されることになる。このため、乗り越え段差部で映像信号線ＤＬを構成する導電膜ｄ１が断線した場合でも、接続電極ＳＤ３を介して電気的に接続する導電膜ｄ３によって映像信号線ＤＬの電気的接続性が保たれるようになる。
【００４４】
また、導電膜ＩＴＯは、映像信号線ＤＬと走査信号線ＧＬの交差部分では、導電膜ｄ１より幅広に形成されている。換言すれば、導電膜ＩＴＯは、その中心軸が映像信号線ＤＬのそれとほぼ一致し、かつ該映像信号線ＤＬよりも幅広に形成されている。このため、保護膜ＰＳＶに亀裂等が発生した場合でも、エッチング、洗浄等の薬液の浸透による腐食から、導電膜ｄ１を保護する役割も併せ持つようになる。
【００４５】
《画素電極ＰＸ》
画素電極ＰＸはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層のＮ(＋)型半導体層ｄ０、第２導電膜ｄ１で構成されている。また、画素電極ＰＸはソース電極ＳＤ１と一体に形成されている。
【００４６】
《蓄積容量Ｃstg》
画素電極ＰＸは、薄膜トランジスタＴＦＴと接続される端部と反対側の端部において、対向電圧信号線ＣＬと重なるように形成されている。この重ね合わせは、画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号ＣＬを他方の電極ＰＬ１とする蓄積容量（静電容量素子）Ｃstgを構成する。この蓄積容量Ｃstgの誘電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として使用される絶縁膜ＧＩで構成されている。
【００４７】
図１に示すように平面的には蓄積容量Ｃstgは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた部分に形成されている。この場合、この蓄積容量Ｃstgは、その絶縁膜ＧＩに対して下側に位置づけられる電極の材料が高融点金属であるＣｒで形成され、Ａｌのいわゆるホイスカ等が原因する点欠陥（上側に位置づけられる電極との短絡）による弊害を発生しにくくする蓄積容量を得ることができる。
【００４８】
《保護膜ＰＳＶ》
薄膜トランジスタＴＦＴ上には保護膜ＰＳＶが設けられている。保護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気等から保護する目的で形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜ＰＳＶはたとえばプラズマＣＶＤ装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、１um程度の膜厚で形成する。
【００４９】
保護膜ＰＳＶは、マトリクス部では、保護膜開口部ＰＳＶＯＰ部、周辺部は外部接続端子ＤＴＭ、ＧＴＭを露出させるよう除去されている。
【００５０】
《外部接続端子ＧＴＭ、ＤＴＭ》
図５（ａ）は、外部接続端子ＧＴＭを示す平面構成図である。まず、走査信号線ＧＬが形成され、その一端を除く領域に絶縁膜ＧＩおよび保護膜ＰＶＳが形成されている。そして、ＩＴＯ膜からなる導電膜ｄ３が前記走査信号線ＧＬに接続されて形成され、外部接続端子ＧＴＭを構成している。
【００５１】
図５（ｂ）は、外部接続端子ＤＴＭを示す平面構成図である。まず、絶縁膜ＧＩ上に映像信号線Ｄｌが形成され、その一端を除く領域に保護膜ＰＶＳが形成されている。そして、ＩＴＯ膜からなる導電膜ｄ３が前記映像信号線ＤＬに接続されて形成され、外部接続端子ＤＴＭを構成している。
【００５２】
この導電膜ｄ３は、各信号線に対する外部接続端子ＤＴＭ、ＧＴＭの電気接続部が腐食等による破損を防止する作用をもたらすようになっている。
【００５３】
《透明電極ＩＴＯ》
透明電極ＩＴＯは、保護膜ＰＳＶの後に導電膜ｄ３によって形成される。透明導電膜ＩＴＯは、マトリクス部では映像信号線ＤＬと走査信号線ＧＬの交差部分に映像信号線ＤＬと平行な形に、映像信号線ＤＬよりも幅広に形成される。
【００５４】
また、この実施例では、外部接続端子ＤＴＭ、ＧＴＭに形成される導電膜ｄ３の形成の際に、その材料で同時に形成されるようになっている。
【００５５】
《製造方法》
次に上述した液晶表示装置の基板ＳＵＢ１側の製造方法について図６〜図８を参照して説明する。なお、同図において、中央の文字は工程名の略称であり、左側は図１に示す薄膜トランジスタのＴＦＴ部分を切断線４−４に沿って切断した断面を、右側は図１に示す切断線３−３に沿って切断した映像信号線と画素内の電極の断面をそれぞれ示している。工程Ｃを除き工程Ａから工程Ｇは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。なお、写真処理とは、本発明ではフォトレジストをスピンコート法等によって塗布する工程から、塗布後のフォトレジストをベーキングする工程（プリベーク）、マスクを使用した選択露光、ポストベークを経て、それを現像、剥離、洗浄するまでの一連の作業を示すものとし、繰り返しの説明は避ける。以下、区分けした工程にしたがって説明する。
【００５６】
工程Ａ、図６
ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基板ＳＵＢ１上に膜厚が１０００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等からなる導電膜ｇ１をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で導電膜ｇ１を選択的にエッチングする。それによって、走査信号線ＧＬ、対向電圧信号線ＣＬを形成する。
【００５７】
工程Ｂ、図６
膜厚が２０００ÅのＣｒ膜からなる導電膜ｇ１をパッタリングにより設ける。写真処理後、選択的にエッチング除去し、走査信号線ＧＬ、対向信号線ＣＬ、対向電極ＣＴを形成する。本実施例では、Ｃｒ膜を使用したが、他の高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）等やこれらの合金であってもかまわない。
【００５８】
工程Ｃ、図６
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が２２００Åの窒化Ｓｉ膜を設け、プラズマＣＶＤ装置にシランガス、水素ガスを導入して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたのち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設ける。
【００５９】
工程Ｄ、図６
写真処理後、ドライエッチングガスとしてＳＦ6、ＣＣｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を選択的にエッチングすることにより、ｉ型半導体層ＡＳの島を形成する。
【００６０】
工程Ｅ、図６
膜厚が３０００ÅのＣｒからなる導電膜ｄ１をスパッタリングにより設ける。写真処理後、導電膜ｄ２を工程Ｂと同様な液でエッチングし、導電膜ｄ１を工程Ａと同様な液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２、画素電極ＰＸを形成する。つぎに、ドライエッチング装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)型非晶質Ｓｉ膜をエッチングすることにより、ソースとドレイン間のＮ(＋)型半導体層ｄ０を選択的に除去する。
【００６１】
工程Ｆ、図７
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設ける。写真処理後、ドライエッチングガスとしてＳＦ6を使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチングすることによって、保護膜ＰＳＶ１を形成する。
【００６２】
工程Ｇ、図７
膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｄ３をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で透明導電膜ｇ２を選択的にエッチングすることにより、マトリックス部の映像信号線ＤＬと走査信号線ＧＬの交差部分の導電膜ＩＴＯ、ゲート端子ＧＴＭドレイン端子ＤＴＭを形成する。
【００６３】
以上の工程をもって本発明における液晶表示装置の基板ＳＵＢ１側の製造工程が完了する。
【００６４】
上述した実施例では、いわゆる横電界方式のアクティブ・マトリックス型液晶表示装置について説明をしたものである。しかし、これに限定されることはなく縦電界方式のアクティブ・マトリックス型液晶表示装置についても適用できることはいうまでもない。
【００６５】
映像信号線の走査信号線と交差する部分における構成は上述した実施例と全く同様で、同じ不都合が生じるからである。
【００６６】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、信号線による断線による製造歩留まりの低下を回避できる構造とすることができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２】本発明による液晶表示装置の断面の一実施例を示す図である。
【図３】図１の４−４線における断面図である。
【図４】図１の３−３線における断面図である。
【図５】本発明による液晶表示装置の外部端子の一実施例を示す平面図である。
【図６】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図７、図８とともに一連の工程を示す図である。
【図７】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図６、図８とともに一連の工程を示す図である。
【図８】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図６、図７とともに一連の工程を示す図である。
【符号の説明】
ＧＬ……走査信号線、ＣＬ……対向電圧信号線、ＤＬ……映像信号線、ＰＸ……画素電極、ＣＴ……対向電極、ＴＦＴ……薄膜トランジスタ、Ｃｓｔｇ……容量素子、ＩＴＯ……導電膜。
【図１】
0003678587.tif 000002
【図２】
0003678587.tif 000003
【図３】
0003678587.tif 000004
【図４】
0003678587.tif 000005
【図５】
0003678587.tif 000006
【図６】
0003678587.tif 000007
【図７】
0003678587.tif 000008
【図８】
0003678587.tif 000009