(57)【特許請求の範囲】
【請求項１】
複数のダイノードにより電子を順次増倍して２次電子を発生させ、その２次電子に基づいてアノード電極から電流信号を出力する電子増倍管のゲート方法であって、
前記電子増倍管のゲート動作を指示するゲート信号が第１の値であるときには、前記複数のダイノードそれぞれに所定電圧を印加して、前記電子増倍管をゲートＯＮ状態にし、
前記ゲート信号が前記第１の値とは異なる第２の値であるときには、前記複数のダイノードのうちの第１の個数のダイノードそれぞれに前記所定電圧より高い電圧を印加するとともに、前記複数のダイノードのうちの前記第１の個数のダイノード以外の第２の個数のダイノードそれぞれに前記所定電圧より低い電圧を印加して、前記複数のダイノードのうち少なくとも１つのダイノードの電位が前段のダイノードの電位よりも低い状態にすることによって、前記電子増倍管をゲートＯＦＦ状態にする、
ことを特徴とする電子増倍管のゲート方法。
【請求項２】
前記第１の個数のダイノードに属するダイノードと前記第２の個数のダイノードに属するダイノードとは交互に配されている、ことを特徴とする請求項１記載の電子増倍管のゲート方法。
【請求項３】
複数のダイノードにより電子を順次増倍して２次電子を発生させ、その２次電子に基づいてアノード電極から電流信号を出力する電子増倍管のゲート機能付きブリーダ回路であって、
前記電子増倍管のゲート動作を指示するゲート信号が第１の値であるときに、前記複数のダイノードそれぞれに所定電圧を印加して、前記電子増倍管をゲートＯＮ状態にするゲートＯＮ手段と、
前記ゲート信号が前記第１の値とは異なる第２の値であるときに、前記複数のダイノードのうちの第１の個数のダイノードそれぞれに前記所定電圧より高い電圧を印加するとともに、前記複数のダイノードのうちの前記第１の個数のダイノード以外の第２の個数のダイノードそれぞれに前記所定電圧より低い電圧を印加して、前記複数のダイノードのうち少なくとも１つのダイノードの電位が前段のダイノードの電位よりも低い状態にすることによって、前記電子増倍管をゲートＯＦＦ状態にするゲートＯＦＦ手段と、
を備えることを特徴とする電子増倍管のゲート機能付きブリーダ回路。
【請求項４】
前記第１の個数のダイノードに属するダイノードと前記第２の個数のダイノードに属するダイノードとは交互に配されている、ことを特徴とする請求項３記載の電子増倍管のゲート機能付きブリーダ回路。
【請求項５】
前記ゲートＯＮ手段は、直列接続された抵抗器列により一定電圧が分圧されて生じた分圧電位それぞれを前記所定電圧として前記複数のダイノードそれぞれに印加し、
前記ゲートＯＦＦ手段は、前記ゲート信号に基づいて正極性および負極性それぞれのゲート電圧パルスを発生させ、その正極性および負極性のゲート電圧パルスそれぞれを前記第１の個数のダイノードおよび前記第２の個数のダイノードそれぞれの電位にコンデンサを介して重畳させる、
ことを特徴とする請求項３記載の電子増倍管のゲート機能付きブリーダ回路。
【請求項６】
前記ゲートＯＮ手段は、直列接続された抵抗器列により一定電圧が分圧されて生じた分圧電位のうちの前記所定電圧に等しい電位を前記複数のダイノードそれぞれに印加し、
前記ゲートＯＦＦ手段は、前記分圧電位のうちの何れかであって前記所定電圧とは異なる電位を、前記第１の個数のダイノードおよび前記第２の個数のダイノードそれぞれに印加する、
ことを特徴とする請求項３記載の電子増倍管のゲート機能付きブリーダ回路。
【請求項７】
前記ゲートＯＮ手段は、直列接続された抵抗器列により一定電圧が分圧されて生じた分圧電位それぞれを前記所定電圧として前記複数のダイノードそれぞれに印加し、
前記ゲートＯＦＦ手段は、前記分圧電位それぞれの電位を一定電圧上昇または降下させた電位を前記第１の個数のダイノードおよび前記第２の個数のダイノードそれぞれに印加する、
ことを特徴とする請求項３記載の電子増倍管のゲート機能付きブリーダ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のダイノードにより電子を増倍して２次電子を発生させ、その２次電子に基づいてアノード電極から電流信号を出力する電子増倍管のゲート方法およびゲート機能付きブリーダ回路に関するものである。
【０００２】
【従来の技術】
従来より、電子増倍管の１種である光電子増倍管を電気的にスイッチングして、必要な期間のみ、入力した光の光量に応じた電流信号を出力させる「ゲーティング」という方法が知られている。このゲーティングは、光電子増倍管のゲート動作を指示するゲート信号に基づいて、光電子増倍管の動作を制御するものであり、光電子増倍管を常時はゲートＯＦＦ状態とし、ゲート信号のパルスが入力しているときにゲートＯＮ状態とする方法（ノーマリＯＦＦ）と、その逆に、常時はゲートＯＮ状態とし、ゲート信号のパルスが入力しているときにゲートＯＦＦ状態とする方法（ノーマリＯＮ）とがある。
【０００３】
例えば、ノーマリＯＦＦのゲーティングでは、光電子増倍管内の複数のダイノードのうちの幾つかのダイノード（例えば、偶数段目のダイノードの一部）に同極性で同電圧のゲート電圧パルスが加えられている期間のみ、複数のダイノードの各段において光電子は増倍され２次電子が生成される。しかし、このゲート電圧パルスが加えられていない期間は、ダイノード間を走行する電子の軌道が乱されるため、光電子は増倍されず、したがって、光電子増倍管は動作していない状態となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来例では、ゲーティング動作が不十分であるため、ゲートＯＦＦ時であっても、ダイノード間をすり抜けて走行してアノード電極まで到達する電子が存在し、消光比（＝ゲートＯＮ時の増倍率／ゲートＯＦＦ時の増倍率）は良くない。ゲート電圧パルスの電圧を大きくすれば、消光比を改善することができるものの、アノード電極に誘起される誘導ノイズであるゲートノイズが大きくなるので、これに依るのは適当ではない。したがって、消光比は１０4 程度が限界であった。
【０００５】
また、立ち上がり及び立ち下がりが急激なゲート電圧パルスがダイノードに印加されると、これに因ってゲートノイズがアノード電極に誘起されるので、ゲート電圧パルスの立ち上がり時間及び立ち下がり時間を短くして高速ゲーティング動作を行うことができない。したがって、従来では、ゲートノイズが問題とならないゲート電圧パルスの立ち上がり時間は、１μ秒程度が限界であった。
【０００６】
このような問題は、光電子増倍管に限られるものではなく、一般に電子増倍管においても全く同様に存在する。すなわち、従来の電子増倍管では、ゲートノイズが大きく、増倍率比（＝ゲートＯＮ時の増倍率／ゲートＯＦＦ時の増倍率）が小さく、高速ゲーティング動作が不可能である。
【０００７】
本発明は、上記問題点を解消する為になされたものであり、ゲートノイズが小さく、増倍率比（消光比）が優れ、高速なゲーティング動作が可能な電子増倍管のゲート方法およびゲート機能付きブリーダ回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る電子増倍管のゲート方法は、複数のダイノードにより電子を順次増倍して２次電子を発生させ、その２次電子に基づいてアノード電極から電流信号を出力する電子増倍管のゲート方法であって、(1) 電子増倍管のゲート動作を指示するゲート信号が第１の値であるときには、複数のダイノードそれぞれに所定電圧を印加して、電子増倍管をゲートＯＮ状態にし、(2) ゲート信号が第１の値とは異なる第２の値であるときには、複数のダイノードのうちの第１の個数のダイノードそれぞれに所定電圧より高い電圧を印加するとともに、複数のダイノードのうちの第１の個数のダイノード以外の第２の個数のダイノードそれぞれに所定電圧より低い電圧を印加して、複数のダイノードのうち少なくとも１つのダイノードの電位が前段のダイノードの電位よりも低い状態にすることによって、電子増倍管をゲートＯＦＦ状態にする、ことを特徴とする。
【０００９】
この電子増倍管のゲート方法によれば、電子増倍管のゲート動作を指示するゲート信号が第１の値であるときには、複数のダイノードそれぞれには所定電圧が印加されて、電子増倍管はゲートＯＮ状態にされる。一方、ゲート信号が第１の値とは異なる第２の値であるときには、複数のダイノードのうちの第１の個数のダイノードそれぞれには所定電圧より高い電圧が印加されるとともに、複数のダイノードのうちの第１の個数のダイノード以外の第２の個数のダイノードそれぞれには所定電圧より低い電圧が印加され、少なくとも１つのダイノードの電位が前段のダイノードの電位よりも低い状態になり、電子の走行が乱されるので、電子増倍管はゲートＯＦＦ状態にされる。
【００１０】
特に、第１の個数のダイノードに属するダイノードと第２の個数のダイノードに属するダイノードとを交互に配すれば、ゲートＯＮ状態とゲートＯＦＦ状態とで、隣り合うダイノード間で電位が逆転するので、増倍率比向上に有効である。
【００１１】
また、本発明に係る電子増倍管のゲート機能付きブリーダ回路は、複数のダイノードにより電子を順次増倍して２次電子を発生させ、その２次電子に基づいてアノード電極から電流信号を出力する電子増倍管のゲート機能付きブリーダ回路であって、(1) 電子増倍管のゲート動作を指示するゲート信号が第１の値であるときに、複数のダイノードそれぞれに所定電圧を印加して、電子増倍管をゲートＯＮ状態にするゲートＯＮ手段と、(2) ゲート信号が第１の値とは異なる第２の値であるときに、複数のダイノードのうちの第１の個数のダイノードそれぞれに所定電圧より高い電圧を印加するとともに、複数のダイノードのうちの第１の個数のダイノード以外の第２の個数のダイノードそれぞれに所定電圧より低い電圧を印加して、複数のダイノードのうち少なくとも１つのダイノードの電位が前段のダイノードの電位よりも低い状態にすることによって、電子増倍管をゲートＯＦＦ状態にするゲートＯＦＦ手段と、を備えることを特徴とする。
【００１２】
この電子増倍管のゲート機能付きブリーダ回路によれば、電子増倍管のゲート動作を指示するゲート信号が第１の値であるときには、ゲートＯＮ手段により、複数のダイノードそれぞれには所定電圧が印加されて、電子増倍管はゲートＯＮ状態にされる。一方、ゲート信号が第１の値とは異なる第２の値であるときには、ゲートＯＦＦ手段により、複数のダイノードのうちの第１の個数のダイノードそれぞれには所定電圧より高い電圧が印加されるとともに、複数のダイノードのうちの第１の個数のダイノード以外の第２の個数のダイノードそれぞれには所定電圧より低い電圧が印加され、少なくとも１つのダイノードの電位が前段のダイノードの電位よりも低い状態になり、電子の走行が乱されるので、電子増倍管はゲートＯＦＦ状態にされる。
【００１３】
ここでも、特に、第１の個数のダイノードに属するダイノードと第２の個数のダイノードに属するダイノードとを交互に配すれば、ゲートＯＮ状態とゲートＯＦＦ状態とで、隣り合うダイノード間で電位が逆転するので、増倍率比向上に有効である。
【００１４】
ゲートＯＮ手段は、直列接続された抵抗器列により一定電圧が分圧されて生じた分圧電位それぞれを所定電圧として複数のダイノードそれぞれに印加し、ゲートＯＦＦ手段は、ゲート信号に基づいて正極性および負極性それぞれのゲート電圧パルスを発生させ、その正極性および負極性のゲート電圧パルスそれぞれを第１の個数のダイノードおよび第２の個数のダイノードそれぞれの電位にコンデンサを介して重畳させる、こととしてもよい。
【００１５】
また、ゲートＯＮ手段は、直列接続された抵抗器列により一定電圧が分圧されて生じた分圧電位のうちの所定電圧に等しい電位を複数のダイノードそれぞれに印加し、ゲートＯＦＦ手段は、分圧電位のうちの何れかであって所定電圧とは異なる電位を、第１の個数のダイノードおよび第２の個数のダイノードそれぞれに印加する、こととしてもよい。
【００１６】
また、ゲートＯＮ手段は、直列接続された抵抗器列により一定電圧が分圧されて生じた分圧電位それぞれを所定電圧として複数のダイノードそれぞれに印加し、ゲートＯＦＦ手段は、分圧電位それぞれの電位を一定電圧上昇または降下させた電位を第１の個数のダイノードおよび第２の個数のダイノードそれぞれに印加する、こととしてもよい。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、以下では、電子増倍管の一種である光電子増倍管のゲート方法およびゲート機能付きブリーダ回路について主に説明するが、より一般に電子増倍管のゲート方法およびゲート機能付きブリーダ回路についても同様である。
【００１８】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る光電子増倍管のゲート機能付きブリーダ回路の回路図である。
【００１９】
この図に示す光電子増倍管１０は、負の高電圧が印加された光電変換面１１に光が入射すると、その光電変換面１１から光電子を放出し、それぞれに所定電圧が印加されたダイノードＤＹ１乃至ＤＹ１０により、その光電子を増倍して２次電子を発生させ、そして、その２次電子がアノード電極１２に到達すると、そのアノード電極１２から電流信号を出力するものである。この光電子増倍管１０にゲート電圧パルスを加えるゲート機能付きブリーダ回路は、光電子増倍管１０内のダイノードＤＹ２乃至ＤＹ６それぞれに印加する電圧を、ゲート信号（GATE INPUT）に基づいて変化させるものであり、ノーマリＯＦＦのゲーティングを行う。
【００２０】
高電圧回路Ｕ１は、光電子増倍管１０の光電変換面１１に負の高電圧（−ＨＶ）を印加するものである。ゲート電源回路Ｕ２は、この高電圧回路Ｕ１により制御されて、ゲート電圧パルスのパルス高であるゲート電圧ＶＧを出力し、そのゲート電圧ＶＧを、ＮＭＯＳトランジスタＱ１およびＱ３それぞれのドレイン電極に印加する。ＮＭＯＳトランジスタＱ１のソース電極は、ＮＭＯＳトランジスタＱ２のドレイン電極と接続され、そのＮＭＯＳトランジスタＱ２のソース電極は接地されている。また、ＮＭＯＳトランジスタＱ３のソース電極は、ＮＭＯＳトランジスタＱ４のドレイン電極と接続され、そのＮＭＯＳトランジスタＱ４のソース電極は接地されている。
【００２１】
一方、正極性パルス発生回路Ｕ７および負極性パルス発生回路Ｕ８それぞれは、ゲート信号（GATE INPUT）を入力して、同一タイミングで正極性パルスおよび負極性パルスそれぞれを出力する。正極性パルス発生回路Ｕ７から出力された正極性パルスを入力する駆動回路Ｕ４およびＵ５それぞれは、その正極性パルスを増幅して、ＮＭＯＳトランジスタＱ２およびＱ３それぞれのゲート電極に印加する。また、負極性パルス発生回路Ｕ８から出力された負極性パルスを入力する駆動回路Ｕ３およびＵ６それぞれは、その負極性パルスを増幅して、ＮＭＯＳトランジスタＱ１およびＱ４それぞれのゲート電極に印加する。
【００２２】
これら駆動回路Ｕ３乃至Ｕ６は、同一の立ち上がり時間および同一の立ち下がり時間で且つ同一タイミングで動作するものである。したがって、ＮＭＯＳトランジスタＱ１およびＱ２は、一方のソース電極とドレイン電極との間が低抵抗であって、他方のソース電極とドレイン電極との間が高抵抗であるので、ＮＭＯＳトランジスタＱ１のソース電極とＮＭＯＳトランジスタＱ２のドレイン電極との間の接続点Ｐ１の電位は、ゲート電源回路Ｕ２から出力されたゲート電圧ＶＧまたは接地電位の何れかである。同様に、ＮＭＯＳトランジスタＱ３のソース電極とＮＭＯＳトランジスタＱ４のドレイン電極との間の接続点Ｐ２の電位も、ゲート電源回路Ｕ２から出力されたゲート電圧ＶＧまたは接地電位の何れかである。
【００２３】
すなわち、接続点Ｐ１の電位は、負極性のパルス波形であって、ゲート信号（GATE INPUT）のパルスが入力されていないときにはゲート電圧ＶＧとなり、ゲート信号（GATE INPUT）のパルスが入力されているときには接地電位となる。一方、接続点Ｐ２の電位は、正極性のパルス波形であって、ゲート信号（GATE INPUT）のパルスが入力されていないときには接地電位となり、ゲート信号（GATE INPUT）のパルスが入力されているときにはゲート電圧ＶＧとなる。そして、接続点Ｐ１の電位が、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれの電位に重畳されるゲート電圧パルスとなり、接続点Ｐ２の電位が、ダイノードＤＹ３およびＤＹ５それぞれの電位に重畳されるゲート電圧パルスとなる。
【００２４】
抵抗器Ｒ２，Ｒ３，Ｒ５，Ｒ７，Ｒ９，Ｒ１１，Ｒ１２，Ｒ１３およびＲ１４は、この順に直列接続されており、高電圧回路Ｕ１から出力された高電圧（−ＨＶ）が抵抗器Ｒ２の他端に印加され、抵抗器Ｒ１４の他端は接地されていて、高電圧回路Ｕ１から出力された高電圧（−ＨＶ）を分圧し、抵抗器Ｒ１，Ｒ４，Ｒ６，Ｒ８およびＲ１０それぞれを介して或いは直接に、その分圧された電位をダイノードＤＹ１乃至ＤＹ１０それぞれに印加するものである。すなわち、ダイノードＤＹ１には、抵抗器Ｒ２と抵抗器Ｒ３との間の接続点の電位が印加され、ダイノードＤＹ２には、抵抗器Ｒ５と抵抗器Ｒ７との間の接続点の電位が抵抗器Ｒ１を介して印加され、ダイノードＤＹ３には、抵抗器Ｒ２と抵抗器Ｒ３との間の接続点の電位が抵抗器Ｒ４を介して印加され、ダイノードＤＹ４には、抵抗器Ｒ７と抵抗器Ｒ９との間の接続点の電位が抵抗器Ｒ８を介して印加され、ダイノードＤＹ５には、抵抗器Ｒ３と抵抗器Ｒ５との間の接続点の電位が抵抗器Ｒ６を介して印加され、ダイノードＤＹ６には、抵抗器Ｒ１１と抵抗器Ｒ１２との間の接続点の電位が抵抗器Ｒ１０を介して印加され、ダイノードＤＹ７には、抵抗器Ｒ９と抵抗器Ｒ１１との間の接続点の電位が印加され、ダイノードＤＹ８には、抵抗器Ｒ１１と抵抗器Ｒ１２との間の接続点の電位が印加され、ダイノードＤＹ９には、抵抗器Ｒ１２と抵抗器Ｒ１３との間の接続点の電位が印加され、ダイノードＤＹ１０には、抵抗器Ｒ１３と抵抗器Ｒ１４との間の接続点の電位が印加される。
【００２５】
コンデンサＣ１，Ｃ３およびＣ５それぞれは、接続点Ｐ１の電位（負極性のゲート電圧パルス）を、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれの電位に重畳するものであり、また、コンデンサＣ２およびＣ４それぞれは、接続点Ｐ２の電位（正極性のゲート電圧パルス）を、ダイノードＤＹ３およびＤＹ５それぞれの電位に重畳するものである。ここで、コンデンサＣ１と抵抗器Ｒ１、コンデンサＣ２と抵抗器Ｒ４、コンデンサＣ３と抵抗器Ｒ８、コンデンサＣ４と抵抗器Ｒ６、および、コンデンサＣ５と抵抗器Ｒ１０それぞれの対は、それぞれのコンデンサ容量と抵抗値との積を時定数とする微分回路を構成しており、その時定数は、ゲート信号（GATE INPUT）のゲート幅（パルス幅）に比べて充分に大きな値である。したがって、ダイノードＤＹ２乃至ＤＹ６それぞれの電位は、それぞれに印加されるゲート電圧パルスの電位変化に追従したものとなる。
【００２６】
そして、このようなゲート機能付きブリーダ回路により、光電子増倍管１０に対してノーマリＯＦＦのゲーティングを行う為に、ダイノードＤＹ１乃至ＤＹ１０それぞれに印加される電圧が、ゲート信号（GATE INPUT）のパルスが入力されていないときには、光電子を増倍し得ないような値となり、且つ、ゲート信号（GATE INPUT）のパルスが入力されているときには、光電子を効率的に増倍することができるような値となるように、抵抗器Ｒ１乃至Ｒ１４それぞれの抵抗値、高電圧回路Ｕ１から出力される高電圧（−ＨＶ）の値、および、ゲート電源回路Ｕ２から出力されるゲート電圧ＶＧの値それぞれを決定する。
【００２７】
例えば、高電圧回路Ｕ１により光電変換面１１に印加される負の高電圧（−ＨＶ）が、
−ＨＶ＝−１２２５Ｖ  … (1)
であり、また、ダイノードＤＹ１乃至ＤＹ１０それぞれに印加される電圧ＶDY1 乃至ＶDY10それぞれが、
ＶDY1 ＝  −９２５Ｖ  … (2)
ＶDY2 ＝  −８２５Ｖ  … (3)
ＶDY3 ＝  −８００Ｖ  … (4)
ＶDY4 ＝  −７５０Ｖ  … (5)
ＶDY5 ＝  −７００Ｖ  … (6)
ＶDY6 ＝  −６５０Ｖ  … (7)
ＶDY7 ＝  −６００Ｖ  … (8)
ＶDY8 ＝  −５２５Ｖ  … (9)
ＶDY9 ＝  −４００Ｖ  …(10)
ＶDY10＝  −２００Ｖ  …(11)
であるときに、光電子増倍管１０において、光電変換面１１から放出された光電子がダイノードＤＹ１乃至ＤＹ１０により効率良く増倍されるものとする。また、ゲート電源回路Ｕ２から出力されるゲート電圧ＶＧを、
ＶＧ ＝ １２５Ｖ      …(12)
とする。
【００２８】
そこで、直列接続されている抵抗器Ｒ２，Ｒ３，Ｒ５，Ｒ７，Ｒ９，Ｒ１１，Ｒ１２，Ｒ１３およびＲ１４それぞれの抵抗値を、
Ｒ２ ＝ ６．０ｋΩ    …(13)
Ｒ３ ＝ ２．０ｋΩ    …(14)
Ｒ５ ＝ ２．５ｋΩ    …(15)
Ｒ７ ＝ １．５ｋΩ    …(16)
Ｒ９ ＝ ０．５ｋΩ    …(17)
Ｒ11 ＝ １．５ｋΩ    …(18)
Ｒ12 ＝ ２．５ｋΩ    …(19)
Ｒ13 ＝ ４．０ｋΩ    …(20)
Ｒ14 ＝ ４．０ｋΩ    …(21)
とすれば、ゲート信号（GATE INPUT）のパルスが入力していないときには、ダイノードＤＹ１乃至ＤＹ１０それぞれに印加される電圧ＶDY1 乃至ＶDY10それぞれは、
ＶDY1 ＝  −９２５Ｖ  …(22)
ＶDY2 ＝  −７００Ｖ  …(23)
ＶDY3 ＝  −９２５Ｖ  …(24)
ＶDY4 ＝  −６２５Ｖ  …(25)
ＶDY5 ＝  −８２５Ｖ  …(26)
ＶDY6 ＝  −５２５Ｖ  …(27)
ＶDY7 ＝  −６００Ｖ  …(28)
ＶDY8 ＝  −５２５Ｖ  …(29)
ＶDY9 ＝  −４００Ｖ  …(30)
ＶDY10＝  −２００Ｖ  …(31)
となり、ダイノードＤＹ１乃至ＤＹ１０において光電子は増倍されない。すなわち、光電子増倍管１０はゲートＯＦＦ状態となる。
【００２９】
しかし、ゲート信号（GATE INPUT）のパルスが入力しているときには、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれの電位は（１２）式で表されるゲート電圧ＶＧだけ低下し、ダイノードＤＹ３およびＤＹ５それぞれの電位はゲート電圧ＶＧだけ上昇して、ダイノードＤＹ１乃至ＤＹ１０それぞれに印加される電圧ＶDY1 乃至ＶDY10それぞれは、（２）式乃至（１１）式で示した値となる。すなわち、光電子増倍管１０は、ゲートＯＮ状態となる。
【００３０】
図２は、ゲートＯＮ状態およびゲートＯＦＦ状態それぞれにおける光電子増倍管１０の光電変換面１１、ダイノードＤＹ１乃至ＤＹ１０およびアノード電極１２それぞれの電位を示すグラフである。この図に示すように、ゲートＯＮ時には、光電変換面１１からアノード電極１２に行くにつれて電位は次第に大きくなる。しかし、ゲートＯＦＦ時には、ダイノードＤＹ２の電位よりもダイノードＤＹ３の電位が低くなり、ダイノードＤＹ４の電位よりもダイノードＤＹ５の電位が低くなり、ダイノードＤＹ６の電位よりもダイノードＤＹ７の電位が低くなっているので、電子は次段のダイノードに進むことができない。すなわち、ゲート信号（GATE INPUT）のパルスが入力しているときだけ光電子増倍管１０はゲートＯＮ状態となって、ダイノードＤＹ１乃至ＤＹ１０で光電子が効率よく増倍され、ノーマリＯＦＦのゲーティングが実現される。
【００３１】
次に、ゲートＯＦＦ時のダイノードＤＹ１乃至ＤＹ１０における電子の振る舞いについて更に詳細に説明する。図３は、ゲートＯＦＦ時のダイノードにおける電子の振る舞いの説明図である。この図では、光電子増倍管１０の真空容器内にある光電変換面１１、ダイノードＤＹ１乃至ＤＹ１０、およびアノード電極１２それぞれについて、ほぼ実際の配置に等しく記している。また、ゲートＯＦＦ時におけるそれぞれの電位をも記している。
【００３２】
光電変換面１１に光が入射し、この光電変換面１１で光電子が放出されると、その光電子は、ダイノードＤＹ１およびＤＹ２までは増倍されながら走行する。しかし、ダイノードＤＹ３の電位がダイノードＤＹ２の電位よりも低いので、光電子および増倍された２次電子は、ダイノードＤＹ２からダイノードＤＹ３へ進むことができず、ダイノードＤＹ２に引き返して消滅する。
【００３３】
また、光電変換面１１を透過しダイノードＤＹ１に入射した光は、このダイノードＤＹ１で光電子を放出させる。また、光電変換面１１を透過しダイノードＤＹ１で反射されダイノードＤＹ２に入射した光は、このダイノードＤＹ２で光電子を放出させる。しかし、これらの光電子も、ダイノードＤＹ２からダイノードＤＹ３へ進むことができず、ダイノードＤＹ２に引き返して消滅する。
【００３４】
また、光電変換面１１を透過しダイノードＤＹ１およびＤＹ２で順次反射されダイノードＤＹ３に入射した光は、このダイノードＤＹ３で光電子を放出させ、この光電子は、ダイノードＤＹ４まで進むが、しかし、ダイノードＤＹ５の電位がダイノードＤＹ４の電位よりも低いので、光電子は、ダイノードＤＹ４からダイノードＤＹ５へ進むことができず、ダイノードＤＹ４に引き返して消滅する。同様に、光がダイノードＤＹ４乃至ＤＹ６の何れかに入射して放出された光電子は、先に進むことができず、やがて消滅する。
【００３５】
さらに、光電変換面１１を透過しダイノードＤＹ１乃至ＤＹ６で順次反射された光は、ダイノードＤＹ７或いはこれ以降のダイノードに入射して光電子を放出させるが、ダイノードＤＹ７まで到達する光の割合は極めて小さい。したがって、本実施形態に係るゲート機能付きブリーダ回路により光電子増倍管１０をゲートＯＮ／ＯＦＦ制御すれば、ゲートＯＮ時における増倍率に対して、ゲートＯＦＦ時における増倍率を極めて小さくすることができる。
【００３６】
次に、本発明に係る光電子増倍管のゲート方法における消光比について説明する。図４は、本発明に係るゲート方法および従来のゲート方法それぞれによる消光比のグラフである。この図で、横軸は、ゲートＯＮ時およびゲートＯＦＦ時それぞれにおけるダイノードに印加する電圧の差であり、また、縦軸は、消光比であり、その値が大きいほど優れた特性であることを意味している。
【００３７】
この図で、◇印は、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれに負極性のゲート電圧パルスを印加し、且つ、ダイノードＤＹ３およびＤＹ５それぞれに正極性のゲート電圧パルスを印加した場合（本発明）の消光比の測定値を示し、□印は、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれに負極性のゲート電圧パルスを印加した場合（従来方法）の消光比の測定値を示し、△印は、ダイノードＤＹ３およびＤＹ５それぞれに正極性のゲート電圧パルスを印加した場合（従来方法）の消光比の測定値を示している。この図から判るように、従来方法による光電子増倍管のゲート方法に比べて、本発明に係る光電子増倍管のゲート方法では、優れた消光比が得られている。
【００３８】
次に、このゲート機能付きブリーダ回路によるダイノードＤＹ２乃至ＤＹ６それぞれへのゲート電圧パルスの印加に伴って発生するゲートノイズについて、図５を用いて説明する。
【００３９】
図５（ａ）は、ダイノードＤＹ３およびＤＹ５それぞれに正極性のゲート電圧パルスが印加されたときのアノード電極１２に誘起されるゲートノイズの波形を示している。この図に示すように、ゲート電圧パルスの立ち上がり時刻Ｔ１に正極性のパルス状のゲートノイズが発生し、また、ゲート電圧パルスの立ち下がり時刻Ｔ２に負極性のパルス状のゲートノイズが発生しており、ゲートノイズのそれぞれのパルスの高さは２００ｍＶ程度である。
【００４０】
また、図５（ｂ）は、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれに負極性のゲート電圧パルスが印加されたときに生じるゲートノイズの波形を示している。ゲート電圧パルスの立ち下がり時刻Ｔ１に負極性のパルス状のゲートノイズが発生し、また、ゲート電圧パルスの立ち上がり時刻Ｔ２に正極性のパルス状のゲートノイズが発生しており、この場合も、ゲートノイズのそれぞれのパルスの高さは２００ｍＶ程度である。このように、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれに負極性のゲート電圧パルスが印加されたときに生じるゲートノイズは、ダイノードＤＹ３およびＤＹ５それぞれに正極性のゲート電圧パルスが印加されたときに生じるゲートノイズの極性を逆にしたものと略同一の波形である。
【００４１】
また、図５（ｃ）は、本発明に係る光電子増倍管のゲート方法により、ダイノードＤＹ３およびＤＹ５それぞれに正極性のゲート電圧パルスが印加されるとともに、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれに負極性のゲート電圧パルスが印加されたときに生じるゲートノイズの波形を示している。この図に示すゲートノイズの波形は、図５（ａ）に示すゲートノイズと図５（ｂ）に示すゲートノイズとを加算したものとなっていて、ゲートノイズのパルスの高さは１０ｍＶ程度まで小さくなっている。
【００４２】
このように、本発明に係る光電子増倍管のゲート方法によれば、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれには負極性のゲート電圧パルスを印加し、ダイノードＤＹ３およびＤＹ５それぞれには正極性のゲート電圧パルスを印加することとしたので、負極性のゲート電圧パルスおよび正極性のゲート電圧パルスそれぞれの印加により生じるゲートノイズは互いにほぼ相殺し合って、全体としてゲートノイズは小さく、したがって、消光比が優れ、高速なゲーティング動作が可能となる。実際に測定したところ、ゲートノイズを十分に小さく抑えた上で、１０7 以上の消光比と、３０ｎ秒以下のゲート時間（ゲート信号のパルス幅）とを達成することができた。
【００４３】
（第２の実施形態）
次に、第２の実施形態について説明する。図６は、第２の実施形態に係る光電子増倍管のゲート機能付きブリーダ回路の回路図である。このゲート機能付きブリーダ回路は、光電子増倍管１０内のダイノードＤＹ２乃至ＤＹ６それぞれに印加する電圧を、ゲート信号（GATE INPUT）に基づいて変化させるものであり、ノーマリＯＮのゲーティングを行うものである。
【００４４】
高電圧回路Ｕ４は、光電子増倍管１０の光電変換面１１に負の高電圧を印加するものである。また、オペアンプＵ６は、光電変換面１１と接地との間に直列接続された抵抗器Ｒ１７および抵抗器Ｒ１８の間の接続点の電位と、定電圧源ＢＴ１から出力される一定電圧が可変抵抗器ＶＲ１により分圧された電位とを入力し、両者の差をとることで、光電変換面１１に印加される高電圧の変動を検知している。そして、高電圧回路Ｕ４は、このオペアンプＵ６からの出力信号に基づいて、出力する負の高電圧の値を制御して安定化させている。
【００４５】
また、このオペアンプＵ６の出力端子は、抵抗器Ｒ１９を介してオペアンプＵ５の−入力端子に接続している。オペアンプＵ５の＋入力端子は接地されており、オペアンプＵ５の出力端子と−入力端子との間には帰還抵抗器Ｒ２１が設けられ、また、オペアンプＵ５の−入力端子には、定電圧源ＢＴ２から出力される一定電圧が可変抵抗器ＶＲ２により分圧された電位が抵抗器Ｒ２０を介して接続されている。
【００４６】
そして、ゲート電源回路Ｕ３は、このオペアンプＵ５からの出力信号に基づいて、ＮＭＯＳトランジスタＱ１およびＱ４それぞれのドレイン電極に印加するゲート電圧ＶＧの値を調整している。また、ＮＭＯＳトランジスタＱ１のソース電極は、ＮＭＯＳトランジスタＱ２のドレイン電極と接続され、そのＮＭＯＳトランジスタＱ２のソース電極は接地されている。また、ＮＭＯＳトランジスタＱ４のソース電極は、ＮＭＯＳトランジスタＱ３のドレイン電極と接続され、そのＮＭＯＳトランジスタＱ３のソース電極は接地されている。
【００４７】
このように、光電子増倍管１０に印加される高電圧の変動をオペアンプＵ６により検知し、オペアンプＵ５を介して、ゲート電源回路Ｕ３から出力されるゲート電圧ＶＧを、その変動に応じて調整しているので、ダイノードＤＹ２乃至ＤＹ６に印加されるゲート電圧パルスのパルス高は常に適正な値となる。また、オペアンプＵ５の−入力端子には、定電圧源ＢＴ２および可変抵抗器ＶＲ２によりオフセットが重畳されており、抵抗器Ｒ１９，Ｒ２０およびＲ２１それぞれの抵抗値の比を変更することにより、光電子増倍管１０のダイノードＤＹ１乃至ＤＹ１０それぞれに印加する電圧の比が変更された場合に対応することができる。
【００４８】
一方、パルス発生回路Ｕ７は、ゲート信号（GATE INPUT）を入力して、同一タイミングで負極性パルスおよび正極性パルスそれぞれを駆動回路Ｕ１およびＵ２それぞれに対して出力する。これら駆動回路Ｕ１およびＵ２は、同一の立ち上がり時間および同一の立ち下がり時間で且つ同一タイミングで動作するものである。駆動回路Ｕ１は、負極性パルスをＮＭＯＳトランジスタＱ４のゲート電極に印加するとともに、正極性パルスをＮＭＯＳトランジスタＱ３のゲート電極に印加することにより、ＮＭＯＳトランジスタＱ４のソース電極とＮＭＯＳトランジスタＱ３のドレイン電極との間の接続点Ｐ１に、負極性のゲート電圧パルスを発生させ、ダイノードＤＹ３およびＤＹ５それぞれの電位に重畳させる。また、駆動回路Ｕ２は、正極性パルスをＮＭＯＳトランジスタＱ１のゲート電極に印加するとともに、負極性パルスをＮＭＯＳトランジスタＱ２のゲート電極に印加することにより、ＮＭＯＳトランジスタＱ１のソース電極とＮＭＯＳトランジスタＱ２のドレイン電極との間の接続点Ｐ２に、正極性のゲート電圧パルスを発生させ、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれの電位に重畳させる。
【００４９】
抵抗器Ｒ１，Ｒ２，Ｒ４，Ｒ６，Ｒ８，Ｒ１０，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５およびＲ１６は、この順に直列接続されており、高電圧回路Ｕ４から出力された高電圧（−ＨＶ）が抵抗器Ｒ１の他端に印加され、抵抗器Ｒ１６の他端は接地されていて、高電圧回路Ｕ４から出力された高電圧（−ＨＶ）を分圧し、その分圧された電位をダイノードＤＹ１乃至ＤＹ１０それぞれに印加するものである。すなわち、ダイノードＤＹ１には、抵抗器Ｒ１と抵抗器Ｒ２との間の接続点の電位が印加され、ダイノードＤＹ２には、抵抗器Ｒ２と抵抗器Ｒ４との間の接続点の電位が抵抗器Ｒ３を介して印加され、ダイノードＤＹ３には、抵抗器Ｒ４と抵抗器Ｒ６との間の接続点の電位が抵抗器Ｒ５を介して印加され、ダイノードＤＹ４には、抵抗器Ｒ６と抵抗器Ｒ８との間の接続点の電位が抵抗器Ｒ７を介して印加され、ダイノードＤＹ５には、抵抗器Ｒ８と抵抗器Ｒ１０との間の接続点の電位が抵抗器Ｒ９を介して印加され、ダイノードＤＹ６には、抵抗器Ｒ１０と抵抗器Ｒ１２との間の接続点の電位が抵抗器Ｒ１１を介して印加され、ダイノードＤＹ７には、抵抗器Ｒ１２と抵抗器Ｒ１３との間の接続点の電位が印加され、ダイノードＤＹ８には、抵抗器Ｒ１３と抵抗器Ｒ１４との間の接続点の電位が印加され、ダイノードＤＹ９には、抵抗器Ｒ１４と抵抗器Ｒ１５との間の接続点の電位が印加され、ダイノードＤＹ１０には、抵抗器Ｒ１５と抵抗器Ｒ１６との間の接続点の電位が印加される。
【００５０】
コンデンサＣ１，Ｃ３およびＣ５それぞれは、接続点Ｐ２の電位（負極性のゲート電圧パルス）を、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれの電位に重畳するものであり、また、コンデンサＣ２およびＣ４それぞれは、接続点Ｐ１の電位（正極性のゲート電圧パルス）を、ダイノードＤＹ３およびＤＹ５それぞれの電位に重畳するものである。ここで、コンデンサＣ１と抵抗器Ｒ３、コンデンサＣ２と抵抗器Ｒ５、コンデンサＣ３と抵抗器Ｒ７、コンデンサＣ４と抵抗器Ｒ９、および、コンデンサＣ５と抵抗器Ｒ１１それぞれの対は、コンデンサ容量と抵抗値との積を時定数とする微分回路を構成しており、その時定数は、ゲート信号（GATE INPUT）のゲート幅（パルス幅）に比べて充分に大きな値である。したがって、ダイノードＤＹ２乃至ＤＹ６それぞれの電位は、それぞれに加えられるゲート電圧パルスの電位変化に追従したものとなる。
【００５１】
そして、このようなゲート機能付きブリーダ回路により、光電子増倍管１０に対してノーマリＯＮのゲーティングを行う為に、ダイノードＤＹ１乃至ＤＹ１０それぞれに印加される電圧が、ゲート信号（GATE INPUT）のパルスが入力されていないときには、光電子を効率的に増倍することができるような値となり、且つ、ゲート信号（GATE INPUT）のパルスが入力されているときには、光電子を増倍し得ないような値となるように、抵抗器Ｒ１乃至Ｒ１６それぞれの抵抗値、高電圧回路Ｕ４から出力される高電圧（−ＨＶ）の値、および、ゲート電源回路Ｕ３から出力されるゲート電圧ＶＧの値それぞれを決定する。
【００５２】
以上のようなゲート機能付きブリーダ回路によっても、第１の実施形態で説明した光電子増倍管のゲート機能付きブリーダ回路と同様に、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれには負極性のゲート電圧パルスを印加し、ダイノードＤＹ３およびＤＹ５それぞれには正極性のゲート電圧パルスを印加することとしたので、ゲートノイズが小さく、消光比が優れ、高速なゲーティング動作が可能である。
【００５３】
（第３の実施形態）
次に、第３の実施形態について説明する。図７は、第３の実施形態に係る光電子増倍管のゲート機能付きブリーダ回路の回路図である。このゲート機能付きブリーダ回路も、光電子増倍管１０内のダイノードＤＹ２乃至ＤＹ６それぞれに印加する電圧を、ゲート信号（GATE INPUT）に基づいて変化させるものであるが、第１および第２の実施形態とは異なり、ノーマリＯＮおよびノーマリＯＦＦの何れのゲーティングをも行うことができるものである。
【００５４】
反転回路Ｕ６は、ゲート信号（GATE INPUT）を入力し、その極性を反転して出力する。また、駆動回路Ｕ１乃至Ｕ５それぞれは、入力したゲート信号（GATE INPUT）または反転ゲート信号のレベルに応じて、互いに同一の動作をする。すなわち、駆動回路Ｕ１，Ｕ３およびＵ５それぞれは、ゲート信号（GATE INPUT）のレベル値に応じて、ＮＭＯＳトランジスタＱ１，Ｑ２，Ｑ５，Ｑ６，Ｑ９およびＱ１０それぞれのゲートＯＮ／ＯＦＦ制御を行い、また、駆動回路Ｕ２およびＵ４それぞれは、反転回路Ｕ６により反転されたゲート信号（GATE INPUT）のレベルに応じて、ＮＭＯＳトランジスタＱ３，Ｑ４，Ｑ７およびＱ８それぞれのＯＮ／ＯＦＦ制御を行う。そして、ＮＭＯＳトランジスタＱ１，Ｑ５，Ｑ９，Ｑ４およびＱ８それぞれがＯＮ状態のときには、ＮＭＯＳトランジスタＱ２，Ｑ６，Ｑ１０，Ｑ３およびＱ７それぞれはＯＦＦ状態となり、逆に、前者がＯＦＦ状態のときには、後者はＯＮ状態となる。
【００５５】
抵抗器Ｒ０乃至Ｒ１１は、この順に直列接続されており、抵抗器Ｒ０の他端には負の高電圧（−ＨＶ）が印加されており、抵抗器Ｒ１１の他端は接地されている。
【００５６】
また、ＮＭＯＳトランジスタＱ１，Ｑ２，Ｑ５，Ｑ６，Ｑ９およびＱ１０は、この順に一方のドレイン電極と他方のソース電極とが接続されて直列接続されている。ＮＭＯＳトランジスタＱ１のソース電極は抵抗器Ｒ０と抵抗器Ｒ１との間の接続点に接続され、ＮＭＯＳトランジスタＱ２のソース電極は、ダイノードＤＹ２に接続され、ＮＭＯＳトランジスタＱ２のドレイン電極は、抵抗器Ｒ２と抵抗器Ｒ３との間の接続点に接続され、ＮＭＯＳトランジスタＱ６のソース電極は、ダイノードＤＹ４に接続され、ＮＭＯＳトランジスタＱ６のドレイン電極は、抵抗器Ｒ４と抵抗器Ｒ５との間の接続点に接続され、ＮＭＯＳトランジスタＱ１０のソース電極は、ダイノードＤＹ６に接続され、ＮＭＯＳトランジスタＱ１０のドレイン電極は、抵抗器Ｒ６と抵抗器Ｒ７との間の接続点に接続されている。
【００５７】
また、ＮＭＯＳトランジスタＱ３，Ｑ４，Ｑ７およびＱ８も、この順に一方のドレイン電極と他方のソース電極とが接続されて直列接続されている。ＮＭＯＳトランジスタＱ３のソース電極は抵抗器Ｒ３と抵抗器Ｒ４との間の接続点に接続され、ＮＭＯＳトランジスタＱ４のソース電極は、ダイノードＤＹ３に接続され、ＮＭＯＳトランジスタＱ４のドレイン電極は、抵抗器Ｒ５と抵抗器Ｒ６との間の接続点に接続され、ＮＭＯＳトランジスタＱ８のソース電極は、ダイノードＤＹ５に接続され、ＮＭＯＳトランジスタＱ８のドレイン電極は、抵抗器Ｒ７と抵抗器Ｒ８との間の接続点に接続されている。
【００５８】
光電子増倍管１０のダイノードＤＹ１乃至ＤＹ１０それぞれには、抵抗列により分圧された電位それぞれが印加される。ただし、ＮＭＯＳトランジスタＱ１乃至Ｑ１０それぞれの状態により異なる電位が印加されることになる。
【００５９】
すなわち、ＮＭＯＳトランジスタＱ１，Ｑ５，Ｑ９，Ｑ４およびＱ８それぞれがＯＮ状態であって、ＮＭＯＳトランジスタＱ２，Ｑ６，Ｑ１０，Ｑ３およびＱ７それぞれがＯＦＦ状態であるときには、ダイノードＤＹ１には、抵抗器Ｒ１と抵抗器Ｒ２との間の接続点の電位が印加され、ダイノードＤＹ２には、抵抗器Ｒ０と抵抗器Ｒ１との間の接続点の電位が印加され、ダイノードＤＹ３には、抵抗器Ｒ５と抵抗器Ｒ６との間の接続点の電位が印加され、ダイノードＤＹ４には、抵抗器Ｒ２と抵抗器Ｒ３との間の接続点の電位が印加され、ダイノードＤＹ５には、抵抗器Ｒ７と抵抗器Ｒ８との間の接続点の電位が印加され、ダイノードＤＹ６には、抵抗器Ｒ４と抵抗器Ｒ５との間の接続点の電位が印加され、ダイノードＤＹ７には、抵抗器Ｒ７と抵抗器Ｒ８との間の接続点の電位が印加され、ダイノードＤＹ８には、抵抗器Ｒ８と抵抗器Ｒ９との間の接続点の電位が印加され、ダイノードＤＹ９には、抵抗器Ｒ９と抵抗器Ｒ１０との間の接続点の電位が印加され、ダイノードＤＹ１０には、抵抗器Ｒ１０と抵抗器Ｒ１１との間の接続点の電位が印加される。このときには、光電子増倍管１０は、ゲートＯＦＦ状態となる。
【００６０】
逆に、ＮＭＯＳトランジスタＱ１，Ｑ５，Ｑ９，Ｑ４およびＱ８それぞれがＯＦＦ状態であって、ＮＭＯＳトランジスタＱ２，Ｑ６，Ｑ１０，Ｑ３およびＱ７それぞれがＯＮ状態であるときには、ダイノードＤＹ１には、抵抗器Ｒ１と抵抗器Ｒ２との間の接続点の電位が印加され、ダイノードＤＹ２には、抵抗器Ｒ２と抵抗器Ｒ３との間の接続点の電位が印加され、ダイノードＤＹ３には、抵抗器Ｒ３と抵抗器Ｒ４との間の接続点の電位が印加され、ダイノードＤＹ４には、抵抗器Ｒ４と抵抗器Ｒ５との間の接続点の電位が印加され、ダイノードＤＹ５には、抵抗器Ｒ５と抵抗器Ｒ６との間の接続点の電位が印加され、ダイノードＤＹ６には、抵抗器Ｒ６と抵抗器Ｒ７との間の接続点の電位が印加され、ダイノードＤＹ７には、抵抗器Ｒ７と抵抗器Ｒ８との間の接続点の電位が印加され、ダイノードＤＹ８には、抵抗器Ｒ８と抵抗器Ｒ９との間の接続点の電位が印加され、ダイノードＤＹ９には、抵抗器Ｒ９と抵抗器Ｒ１０との間の接続点の電位が印加され、ダイノードＤＹ１０には、抵抗器Ｒ１０と抵抗器Ｒ１１との間の接続点の電位が印加される。このときには、光電子増倍管１０は、ゲートＯＮ状態となる。
【００６１】
以上のようなゲート機能付きブリーダ回路によっても、第１および第２の実施形態で説明した光電子増倍管のゲート機能付きブリーダ回路と同様に、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれに印加されるゲート電圧パルスと、ダイノードＤＹ３およびＤＹ５それぞれに印加されるゲート電圧パルスとは、互いに異なる極性となるので、ゲートノイズが小さく、消光比が優れ、高速なゲーティング動作が可能である。
【００６２】
（第４の実施形態）
次に、第４の実施形態について説明する。図８は、第４の実施形態に係る光電子増倍管のゲート機能付きブリーダ回路の回路図である。このゲート機能付きブリーダ回路も、光電子増倍管１０内のダイノードＤＹ２乃至ＤＹ６それぞれに印加する電圧を、ゲート信号（GATE INPUT）に基づいて変化させるものであって、第３の実施形態と同様に、ノーマリＯＮおよびノーマリＯＦＦの何れのゲーティングをも行うことができるものである。
【００６３】
反転回路Ｕ６は、ゲート信号（GATE INPUT）を入力し、その極性を反転して出力する。また、駆動回路Ｕ１乃至Ｕ５それぞれは、入力したゲート信号（GATE INPUT）または反転ゲート信号のレベルに応じて、互いに同一の動作をする。すなわち、駆動回路Ｕ１，Ｕ３およびＵ５それぞれは、ゲート信号（GATE INPUT）のレベル値に応じて、ＮＭＯＳトランジスタＱ１，Ｑ２，Ｑ５，Ｑ６，Ｑ９およびＱ１０それぞれのゲートＯＮ／ＯＦＦ制御を行い、また、駆動回路Ｕ２およびＵ４それぞれは、反転回路Ｕ６により反転されたゲート信号（GATE INPUT）のレベルに応じて、ＮＭＯＳトランジスタＱ３，Ｑ４，Ｑ７およびＱ８それぞれのＯＮ／ＯＦＦ制御を行う。そして、ＮＭＯＳトランジスタＱ１，Ｑ５，Ｑ９，Ｑ４およびＱ８それぞれがＯＮ状態のときには、ＮＭＯＳトランジスタＱ２，Ｑ６，Ｑ１０，Ｑ３およびＱ７それぞれはＯＦＦ状態となり、逆に、前者がＯＦＦ状態のときには、後者はＯＮ状態となる。
【００６４】
抵抗器Ｒ０乃至Ｒ１１は、この順に直列接続されており、抵抗器Ｒ０の他端には負の高電圧（−ＨＶ）が印加されており、抵抗器Ｒ１１の他端は接地されている。
【００６５】
また、ＮＭＯＳトランジスタＱ１のドレイン電極とＮＭＯＳトランジスタＱ２のソース電極とは接続されており、ＮＭＯＳトランジスタＱ１のソース電極に対して、ＮＭＯＳトランジスタＱ２のドレイン電極は、定電圧源ＢＴ１により高電位に設定されている。ＮＭＯＳトランジスタＱ３およびＱ４ならびに定電圧源ＢＴ２、ＮＭＯＳトランジスタＱ５およびＱ６ならびに定電圧源ＢＴ３、ＮＭＯＳトランジスタＱ７およびＱ８ならびに定電圧源ＢＴ４、ＮＭＯＳトランジスタＱ９およびＱ１０ならびに定電圧源ＢＴ５、それぞれの組についても同様である。
【００６６】
また、ＮＭＯＳトランジスタＱ２のソース電極は、ダイノードＤＹ２に接続され、ＮＭＯＳトランジスタＱ２のドレイン電極は、抵抗器Ｒ２と抵抗器Ｒ３との接続点に接続され、ＮＭＯＳトランジスタＱ３のソース電極は、抵抗器Ｒ３と抵抗器Ｒ４との接続点に接続され、ＮＭＯＳトランジスタＱ３のドレイン電極は、ダイノードＤＹ３に接続され、ＮＭＯＳトランジスタＱ６のソース電極は、ダイノードＤＹ４に接続され、ＮＭＯＳトランジスタＱ６のドレイン電極は、抵抗器Ｒ４と抵抗器Ｒ５との接続点に接続され、ＮＭＯＳトランジスタＱ７のソース電極は、抵抗器Ｒ５と抵抗器Ｒ６との接続点に接続され、ＮＭＯＳトランジスタＱ７のドレイン電極は、ダイノードＤＹ５に接続され、ＮＭＯＳトランジスタＱ１０のソース電極は、ダイノードＤＹ６に接続され、ＮＭＯＳトランジスタＱ１０のドレイン電極は、抵抗器Ｒ６と抵抗器Ｒ７との接続点に接続されている。
【００６７】
光電子増倍管１０のダイノードＤＹ１乃至ＤＹ１０それぞれには、ＮＭＯＳトランジスタＱ１乃至Ｑ１０それぞれの状態により異なる電位が印加されることになる。
【００６８】
すなわち、ＮＭＯＳトランジスタＱ１，Ｑ５，Ｑ９，Ｑ４およびＱ８それぞれがＯＮ状態であって、ＮＭＯＳトランジスタＱ２，Ｑ６，Ｑ１０，Ｑ３およびＱ７それぞれがＯＦＦ状態であるときには、ダイノードＤＹ１には、抵抗器Ｒ１と抵抗器Ｒ２との間の接続点の電位が印加され、ダイノードＤＹ２には、抵抗器Ｒ２と抵抗器Ｒ２との間の接続点の電位が定電圧源ＢＴ１により電圧降下した電位が印加され、ダイノードＤＹ３には、抵抗器Ｒ３と抵抗器Ｒ４との間の接続点の電位が定電圧源ＢＴ２により電圧上昇した電位が印加され、ダイノードＤＹ４には、抵抗器Ｒ４と抵抗器Ｒ５との間の接続点の電位が定電圧源ＢＴ３により電圧降下した電位が印加され、ダイノードＤＹ５には、抵抗器Ｒ５と抵抗器Ｒ６との間の接続点の電位が定電圧源ＢＴ４により電圧上昇した電位が印加され、ダイノードＤＹ６には、抵抗器Ｒ６と抵抗器Ｒ７との間の接続点の電位が定電圧源ＢＴ５により電圧降下した電位が印加され、ダイノードＤＹ７には、抵抗器Ｒ７と抵抗器Ｒ８との間の接続点の電位が印加され、ダイノードＤＹ８には、抵抗器Ｒ８と抵抗器Ｒ９との間の接続点の電位が印加され、ダイノードＤＹ９には、抵抗器Ｒ９と抵抗器Ｒ１０との間の接続点の電位が印加され、ダイノードＤＹ１０には、抵抗器Ｒ１０と抵抗器Ｒ１１との間の接続点の電位が印加される。このときには、光電子増倍管１０は、ゲートＯＦＦ状態となる。
【００６９】
逆に、ＮＭＯＳトランジスタＱ１，Ｑ５，Ｑ９，Ｑ４およびＱ８それぞれがＯＦＦ状態であって、ＮＭＯＳトランジスタＱ２，Ｑ６，Ｑ１０，Ｑ３およびＱ７それぞれがＯＮ状態であるときには、ダイノードＤＹ１には、抵抗器Ｒ１と抵抗器Ｒ２との間の接続点の電位が印加され、ダイノードＤＹ２には、抵抗器Ｒ２と抵抗器Ｒ３との間の接続点の電位が印加され、ダイノードＤＹ３には、抵抗器Ｒ３と抵抗器Ｒ４との間の接続点の電位が印加され、ダイノードＤＹ４には、抵抗器Ｒ４と抵抗器Ｒ５との間の接続点の電位が印加され、ダイノードＤＹ５には、抵抗器Ｒ５と抵抗器Ｒ６との間の接続点の電位が印加され、ダイノードＤＹ６には、抵抗器Ｒ６と抵抗器Ｒ７との間の接続点の電位が印加され、ダイノードＤＹ７には、抵抗器Ｒ７と抵抗器Ｒ８との間の接続点の電位が印加され、ダイノードＤＹ８には、抵抗器Ｒ８と抵抗器Ｒ９との間の接続点の電位が印加され、ダイノードＤＹ９には、抵抗器Ｒ９と抵抗器Ｒ１０との間の接続点の電位が印加され、ダイノードＤＹ１０には、抵抗器Ｒ１０と抵抗器Ｒ１１との間の接続点の電位が印加される。このときには、光電子増倍管１０は、ゲートＯＮ状態となる。
【００７０】
以上のようなゲート機能付きブリーダ回路によっても、第１乃至第２の実施形態で説明した光電子増倍管のゲート機能付きブリーダ回路と同様に、ダイノードＤＹ２，ＤＹ４およびＤＹ６それぞれに印加されるゲート電圧パルスと、ダイノードＤＹ３およびＤＹ５それぞれに印加されるゲート電圧パルスとは、互いに異なる極性となるので、ゲートノイズが小さく、消光比が優れ、高速なゲーティング動作が可能である。
【００７１】
本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。上記の何れの実施形態においても、正極性のゲート電圧パルスを印加するダイノードと、負極性のゲート電圧パルスを印加するダイノードとは、互いに交互に配置していたが、これに限られるものではない。例えば、正極性のゲート電圧パルスをダイノードＤＹ２およびＤＹ３に印加するとともに、負極性のゲート電圧パルスをダイノードＤＹ４およびＤＹ５に印加してもよい。
【００７２】
また、上記何れの実施形態においても、１０段のダイノードのうちのダイノードＤＹ２乃至ＤＹ６に対してゲート電圧パルスを印加したが、これに限られるものではなく、任意のダイノードにゲート電圧パルスを印加してもよい。ゲート電圧パルスを印加するダイノードの段数も任意である。
【００７３】
また、上記実施形態では、光電子増倍管のゲート方法およびゲート機能付きブリーダ回路について説明したが、より一般に電子増倍管の場合であっても同様である。
【００７４】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、ゲート信号が第１の値であるときには、複数のダイノードそれぞれには所定電圧が印加されて、電子増倍管はゲートＯＮ状態にされる。一方、ゲート信号が第１の値とは異なる第２の値であるときには、複数のダイノードのうちの第１の個数のダイノードそれぞれには所定電圧より高い電圧が印加されるとともに、複数のダイノードのうちの第１の個数のダイノード以外の第２の個数のダイノードそれぞれには所定電圧より低い電圧が印加されて、少なくとも１つのダイノードの電位が前段のダイノードの電位よりも低い状態になり、電子の走行が乱されるので、電子増倍管はゲートＯＦＦ状態にされる。
【００７５】
このように、第１の個数のダイノードそれぞれには正極性のゲート電圧パルスを印加し、第２の個数のダイノードそれぞれには負極性のゲート電圧パルスを印加することとしたので、負極性のゲート電圧パルスおよび正極性のゲート電圧パルスそれぞれの印加により生じるゲートノイズは互いにほぼ相殺し合って、全体としてゲートノイズは小さく、したがって、増倍率比が優れ、高速なゲーティング動作が可能となる。
【００７６】
特に、本発明が光電子増倍管に適用される場合には、測定感度および時間分解能の双方とも優れた極微弱光の時間分解測定が可能となる。実際に本発明を光電子増倍管に適用して評価したところ、ゲートノイズを十分に小さく抑えた上で、１０7 以上の消光比と、３０ｎ秒以下のゲート時間（ゲート信号のパルス幅）とを達成することができた。
【図面の簡単な説明】
【図１】第１の実施形態に係る光電子増倍管のゲート機能付きブリーダ回路の回路図である。
【図２】ゲートＯＮ状態およびゲートＯＦＦ状態それぞれにおける光電子増倍管の光電変換面、各ダイノードおよびアノード電極それぞれの電位を示すグラフである。
【図３】ゲートＯＦＦ時のダイノードにおける電子の振る舞いの説明図である。
【図４】本発明に係るゲート方法および従来のゲート方法それぞれによる消光比のグラフである。
【図５】ゲート機能付きブリーダ回路によるダイノードへのゲート電圧パルスの印加に伴って発生するゲートノイズの説明図である。
【図６】第２の実施形態に係る光電子増倍管のゲート機能付きブリーダ回路の回路図である。
【図７】第３の実施形態に係る光電子増倍管のゲート機能付きブリーダ回路の回路図である。
【図８】第４の実施形態に係る光電子増倍管のゲート機能付きブリーダ回路の回路図である。
【符号の説明】
１０…光電子増倍管、１１…光電変換面、１２…アノード電極、ＢＴ１〜ＢＴ５…定電圧源、Ｃ１〜Ｃ５…コンデンサ、ＤＹ１〜ＤＹ１０…ダイノード、Ｑ１〜Ｑ１０…ＮＭＯＳトランジスタ、Ｒ０〜Ｒ２１…抵抗器、ＶＲ１，ＶＲ２…可変抵抗器。
【図１】
0003691190.tif 000002
【図２】
0003691190.tif 000003
【図３】
0003691190.tif 000004
【図４】
0003691190.tif 000005
【図５】
0003691190.tif 000006
【図６】
0003691190.tif 000007
【図７】
0003691190.tif 000008
【図８】
0003691190.tif 000009