(57)【特許請求の範囲】
【請求項１】
深層領域に誘電体層を形成し、該誘電体層より浅い表層領域に半導体層を形成する工程と、
前記半導体層上にダミーパターンを形成する工程と、
前記ダミーパターンが形成された半導体層上に、斜めイオン注入を行い、異方的にエッチバックすることにより、該ダミーパターンの一方の側面壁に、サイドウォール状にエッチング・マスクを形成する工程と、
前記エッチング・マスクを介して前記半導体層を前記誘電体層が露出するまで等方的にエッチングし、該エッチング・マスクとの界面におけるパターン幅を実質的に無視し得る電子閉じ込め領域を形成する工程と、
前記エッチング・マスクを除去する工程とを有する半導体量子デバイスの製造方法。
【請求項２】
前記電子閉じ込め領域が三角形の断面形状を有する量子細線である請求項１記載の半導体量子デバイスの製造方法。
【請求項３】
前記電子閉じ込め領域が錐体状の量子箱である請求項１記載の半導体量子デバイスの製造方法。
【請求項４】
前記半導体層をシリコン系材料を用いて形成する請求項１記載の半導体量子デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体量子デバイスの製造方法に関し、特に周囲がすべて誘電体膜で囲まれる完全な量子細線や量子ドットを安価に作成することを可能とする方法に関する。
【０００２】
【従来の技術】
半導体エレクトロニクスの分野においては、電子を半導体結晶中におけるその波長（ド・ブローイ波長）と同程度の幅を有する半導体層に閉じ込めることにより電子の自由度を制限し、これにより生ずる量子効果を利用して新しい動作原理にもとづく半導体量子デバイスを作成する試みが行われている。半導体結晶中における電子の波長は約１０ｎｍであるから、電子を幅１０ｎｍ程度の半導体の細線（量子細線）中に閉じ込めると、電子はこの細線中を散乱をほとんど受けずに進行することができるようになり、波の位相が保持され易くなる。また、電子を一辺が１０ｎｍ程度の箱（量子箱）に閉じ込めると、極低温下で電子の熱振動が奪われたのと同じ状態を室温で実現できるようになる。これら量子細線や量子箱を平面上に多数配列させた伝導層を作り、この層の電子数をゲート電極の作用で増減させると、高速性、低雑音性に格段に優れた量子細線トランジスタを作成することができる。また、これら量子細線や量子箱をレーザの発光層に多数組み込むと、小さい注入電流でもシャープなスペクトルを有し、高効率で高周波特性に優れた半導体レーザ素子を得ることができる。
【０００３】
これら量子細線や量子箱については、形状効果も検討されている。たとえば、月刊セミコンダクターワールド１９９１年９月号ｐ．１０２〜１０７（プレスジャーナル社刊）には、底辺長さ４０ｎｍの３角形断面を有する量子細線が、１辺２３ｎｍの正方形断面を有する量子細線とほぼ等しい量子化状態を達成できることが示されている。この三角状量子細線は、十分に幅の狭い（１００）面を上面とするＡｌＧａＡｓ層からなる台座の上にＭＯＣＶＤ法により面方位依存性を利用してＧａＡｓを選択成長させることにより形成される。
【０００４】
また、１９９０年７月１９日付の日刊工業新聞には、量子箱デバイス作成のための基礎研究として、ＧａＡｓ基板上にＳｉＯｘ薄膜を形成し、このＳｉＯｘ薄膜に３角形の開口を設けた状態でＭＯＣＶＤを行うことにより、一辺の長さ５００ｎｍの微小な３角形ピラミッド形状のＧａＡｓ結晶を成長させた旨が記載されている。量子箱による量子効果が現れるためには、前述したように通常は一辺が１０ｎｍ程度の微小な半導体層が必要であるが、正四面体空間であれば一辺の長さが１桁大きい１００ｎｍ程度であっても、量子効果が現れることが示されている。
【０００５】
【発明が解決しようとする課題】
ところで、これら量子細線や量子箱は、超格子における人工的なポテンシャル周期の設計の考え方を基本として発展してきたため、従来から研究あるいは実用化されてきた半導体量子デバイスのほとんどは、ＧａＡｓ等の化合物半導体の薄膜を利用したものである。しかし、化合物半導体の基板はシリコン（Ｓｉ）基板よりも価格が高く、しかも現状ではＳｉ基板のように８インチもの大口径基板を入手することができない。また、ＭＯＣＶＤ装置等の製造装置コストも通常のＳｉデバイス用製造装置コストよりかなり高くつく。かかる事情から、一般に化合物半導体を用いた半導体量子デバイスは量産性、経済性に難点を残している。
【０００６】
そこで本発明は、ＧａＡｓ等の化合物半導体材料はもちろん、Ｓｉ系材料を用いることが可能な半導体量子デバイスの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体量子デバイスの製造方法は、上述の目的を達成するために提案されるものであり、深層領域に誘電体層を形成し、該誘電体層より浅い表層領域に半導体層を形成する工程と、前記半導体層上にダミーパターンを形成する工程と、前記ダミーパターンが形成された半導体層上に、斜めイオン注入を行い、異方的にエッチバックすることにより、該ダミーパターンの一方の側面壁に、サイドウォール状にエッチング・マスクを形成する工程と、前記エッチング・マスクを介して前記半導体層を前記誘電体層が露出するまで等方的にエッチングし、該エッチング・マスクとの界面におけるパターン幅を実質的に無視し得る電子閉じ込め領域を形成する工程と、前記エッチング・マスクを除去する工程とを有する。
【０００８】
ここで、前記電子閉じ込め領域の形状は、等方的エッチング条件下でエッチング・マスクの直下に生じたアンダカットの最先端がエッチングの進行につれて該マスクの幅方向から中心に向かって接近し、遂にはエッチング・マスクとの界面におけるパターン幅が実質的に無くなることにより達成されるものである。したがって、エッチング・マスクが帯状であれば略三角形の断面形状を有する、すなわち三角柱状の量子細線が得られる。また、エッチング・マスクが多角形であればその角数に応じた数の稜を持つ錐体に近い形状の量子箱が得られる。たとえば、エッチング・マスクが正方形であれば、四角錐に近い形状の量子箱が得られる。ただし、等方的なエッチング条件下ではマスク下へのエッチング種の回り込みが多いため、実際に達成される量子箱の形状は、円錐、ないし円錐と角錐の中間的なものとなる。
いずれにしても、下地の誘電体膜が露出する時期と、エッチング・マスクとの界面におけるパターン幅が実質的に無くなる時期とが略々一致するように上記半導体層の厚さを設定しておけば、効率良い半導体量子デバイスの製造が可能となる。
【０００９】
なお、等方的エッチングは、所定のエッチング溶液を用いたウェット・エッチングにより行うことができる。あるいは、プラズマ中に発生させる化学種の選択、基板バイアスの無印加、ダウンフロー型プラズマ装置の使用といった様に、イオン衝撃を極力排除してラジカル・モードが優先するようなエッチング条件を採用すれば、ドライエッチングにより行うこともできる。
【００１１】
前記半導体層の形成方法は、前記誘電体膜をシリコン基板にＯ＋をイオン注入することにより該シリコン基板の深層領域に形成し、該誘電体膜よりも浅い表層領域をもって半導体層を構成することも可能である。この場合、深層領域に形成される誘電体膜はＳｉＯｘ膜となる。これは、ＳＩＭＯＸ (Separation by Implanted Oxygen）として知られる誘電体分離技術の応用である。
【００１３】
ダミー・パターンをシリコン系材料にて構成した場合には、たとえばＯ+ の一方向斜めイオン注入を行うことにより該パターンの一方の側壁を重点的に酸化してサイドウォール状のＳｉＯｘ膜を形成し、これを異方的にエッチバックすることによりサイドウォールを形成する。この方法によると、ダミー・パターンの寸法はリソグラフィの解像度による制約を受けるが、サイドウォールは、斜めイオン注入により行われることから、微細な寸法をもって形成される。この後にダミー・パターンを選択的に除去し、残ったサイドウォールをエッチング・マスクとして半導体層をエッチングすれば、微細な量子細線や量子箱を容易に形成することができる。
【００１４】
【作用】
本発明で形成される電子閉じ込め領域は、断面形状が三角形の量子細線または錐体状の量子箱であるため、断面形状が四角形の量子細線または立方体状の量子箱に比べて適用されるデザイン・ルールが緩いものであっても同等の量子効果を発現させることができる。特に、この電子閉じ込め領域の構成材料となる半導体層としてシリコン系材料を用いれば、ＳＩＭＯＸといった既存のシリコン・プロセスの応用でこれを容易に形成することができ、技術的にもコスト的にも極めて有利である。また、本発明では電子閉じ込め領域が誘電体膜上に形成されるので、形成後に基体の全面を誘電体膜で被覆すれば、電子閉じ込め領域の周囲はすべて誘電体で囲まれることになる。したがって、量子細線に関して言えば、単に基板の一部を掘り下げて形成されていた様な従来型のものとは異なる完全な量子細線を得ることができ、トランジスタやレーザ素子の性能向上を図ることが可能となる。
【００１５】
【実施例】
以下、本発明の具体的な実施例について説明する。
【００１６】
参考例１
本発明の参考となる参考例１は、ＳＯＩ基板上にレジスト・マスクを形成し、これを介して島状シリコン（Ｓｉ）層を等方的にエッチングすることにより量子細線または量子箱を形成した例である。本参考例のプロセスを図１ないし図７を参照しながら説明する。
【００１７】
まず、図１に示されるように、Ｓｉ基板１に凸部２を形成した。この凸部２は、Ｓｉ基板１上に形成された図示されないレジスト・マスクを介し、たとえばシャロー・トレンチ・エッチングの要領でＳｉ基板１を異方的にドライエッチングすることにより形成した。 次に、図２に示されるように、基体の全面を平坦化する誘電体膜としてＳｉＯｘ系絶縁膜３を形成した。このＳｉＯｘ系絶縁膜３は、ＳＯＧ（スピン・オン・グラス）の塗布、Ｏ3 −ＴＥＯＳ（テトラエトキシシラン）系による常圧ＣＶＤ、Ｈ2Ｏ −ＴＥＯＳプラズマＣＶＤ等、優れた段差被覆性と高い平坦性を達成可能な手法により形成することができる。本参考例では、Ｏ3 −ＴＥＯＳ系にさらにＴＭＢ（トリメチルホウ酸）とＴＭＰ（トリメチルリン酸）を添加したガス系を用いて常圧ＣＶＤを行うことにより、ＢＰＳＧ膜を形成した。
【００１８】
次に、図２に示される基体の表裏を反転させ、図３に示されるように別のＳｉ基板４に上記ＳｉＯｘ系絶縁膜３の表面を接触させるごとく貼り合わせた。
【００１９】
続いて、上記Ｓｉ基板１を裏面側から研磨した。この研磨は、たとえば公知のＣＭＰ（化学機械研磨）法により行い、ＳｉＯｘ系絶縁膜３が露出した時点で終了した。この結果、図４に示されるように、Ｓｉ基板１の上記凸部２がＳｉＯｘ系絶縁膜３の溝部３ｇの中に島状に埋め込まれた形で残り、島状Ｓｉ層２ｂとなった。ここまでのプロセスは、貼り合わせＳＯＩの典型的な手順にしたがっている。
【００２０】
この後、レジスト・マスクを介して上記凸部２を等方的にエッチングするのであるが、このときのレジスト・マスクの形状に応じて量子細線と量子箱のいずれをも共通プロセスにて形成することができる。そこで、以降は図５ないし図７を参照しながらこれら両方のプロセスをまとめて説明する。なお、図５ないし図７において、（ａ）の図は量子細線、（ｂ）の図は量子箱の形成プロセスそれぞれ表す。
【００２１】
まず、基体の全面に電子ビーム・レジスト材料を塗布し、電子ビーム・リソグラフィによるパターン直接描画と現像処理を経て図５の（ａ）に示されるような幅約１０ｎｍの帯状のレジスト・マスク５ｗ（添字ｗは量子細線形成用であることを表す。）、または（ｂ）に示されるような一辺約１０ｎｍの正方形のレジスト・マスク５ｄ（添字ｄは量子箱形成用であることを表す。）を上記島状Ｓｉ層２ｂの上に形成した。
次に、上記レジスト・マスク５ｗ，５ｄをそれぞれマスクとし、ＳｉＯｘ系絶縁膜３に対して選択比を確保できる条件にて島状Ｓｉ層２ｂを等方的にエッチングし、図６の（ａ）に示されるような略三角形の断面形状を有する量子細線２ｗ、あるいは（ｂ）に示されるような略円錐形の量子箱２ｄを形成した。上記等方的なエッチングは、ＨＦ／ＨＮＯ３  混合溶液を用いたウェット・エッチング、またはマイクロ波ダウンフロー型プラズマ・エッチング装置とＣＦ４  ／Ｏ２  混合ガスを用いたドライエッチングのいずれによっても良好に行うことができた。なお、上記量子箱２ｄの形状は、エッチング条件やレジスト・パターンの寸法によっては四角錐、ないし円錐と四角錐の中間的な形状をとることもあった。
次に、アッシングまたは剥離液を用いた通常のレジスト除去プロセスにしたがってレジスト・マスク５ｗ，５ｄを除去した。なお、このようにして得られた量子細線２ｗまたは量子箱２ｄは、この後さらに等方性エッチングを行えば、その寸法を一層減少させることが可能である。
最後に図示されない誘電体膜で基体の全面を被覆し、周囲が完全に誘電体膜で囲まれた量子細線２ｄまたは量子箱２ｄを形成することができた。
【００２２】
参考例２
本参考例では、ＳＩＭＯＸ基板上にレジスト・マスクを形成し、これを介してシリコン基板の表層部を等方的にエッチングすることにより規則的に配列された量子細線または量子箱を形成した例である。本参考例のプロセスを図８ないし図１２を参照しながら説明する。なお、図１０ないし図１２においては、（ａ）の図が量子細線の形成プロセス、（ｂ）の図が量子箱の形成プロセスに対応している。
【００２３】
まず、図８に示されるようにＳｉ基板１１に酸素イオン注入を行い、図９に示されるように該Ｓｉ基板１１の深層部に埋め込みＳｉＯｘ層１２を形成した。これは、公知のＳＩＭＯＸ法の応用である。本実施例では、上記埋め込みＳｉＯｘ層１２より上層側のＳｉ基板１１の部分、すなわち表層部１１ｓ（図９参照。）が後工程において量子細線や量子箱に加工されるので、上記イオン注入は上記表層部１１ｓの所望の厚さに応じて酸素イオンの飛程を制御しながら行う必要がある。
【００２４】
以後のプロセスは、参考例１と同様である。すなわち、図１０に示されるように、上記表層部１１ｓの上に規則的に配列された帯状のレジスト・マスク１２ｗまたは正方形のレジスト・マスク１２ｄを形成した。次に、図１１に示されるように上記表層部１１ｓを等方的にエッチングして量子細線１１ｗまたは量子箱１１ｄを形成した。さらに、図１２に示されるようにレジスト・マスク１２ｗ，１２ｄを除去した。
【００２５】
参考例３
本参考例では、参考例２で述べたＳＩＭＯＸ基板上におけるエッチング・マスク形成の変形例として、シリコン化合物系材料のエッチバックによるサイドウォール形成を適用した。本参考例のプロセスについて、図１３ないし図１６を参照しながら説明する。
【００２６】
まず、公知のＳＩＭＯＸ法により埋め込みＳｉＯｘ層２２を形成したＳｉ基板２２の表層部２１ｓの上に、ダミー・パターン２３を形成した。このダミー・パターン２３は、上記表層部２１ｓ上に堆積されたポリシリコン層，アモルファス・シリコン層，あるいはＳｉＯｘ層を電子ビーム・リソグラフィおよび異方性エッチングを経てパターニングすることにより形成可能である。本参考例では、後工程でこのダミー・パターン２３を除去する際の表層部２１ｓに対するエッチング選択比を確保する観点から、ＳｉＯｘ層を用いた。ここで、ダミー・パターン２３の幅は約９０ｎｍ、高さは約１０〜２０ｎｍ、形成間隔は約１８０ｎｍとした。さらに、基体の全面にコンフォーマルなＳｉＮ膜２４を堆積させた。図１３には、ここまでのプロセスを終了した状態が示されている。
【００２７】
次に、たとえばマグネトロンＲＩＥ装置とＣＦ４  ，Ｃ２  Ｆ６  といった公知のフルオロカーボン系ガスを用いて上記ＳｉＮ膜２４をエッチバックし、図１４に示されるように、上記ダミー・パターン２３の側壁面上にサイドウォール２４ｓｗを形成した。
この後、図１５に示されるようにＣＨＦ３  ／Ｏ２  等のガス系を用いて上記ダミー・パターン２３を選択的に除去し、表層部２１ｓの上にサイドウォール２４ｓｗのみを残した状態とした。
【００２８】
この後、上記サイドウォール２４ｓｗをマスクとした上記表層部２１ｓの等方性エッチングを前述のように行い、図１６に示されるような量子細線２１ｗまたは量子箱２１ｄを形成した。
【００２９】
実施例
本発明を適用した実施例は、上記サイドウォール状のエッチング・マスク形成の変形例として、サイドウォールを斜めイオン注入によるダミー・パターンの部分的酸化により形成した例である。本実施例のプロセスを図１７ないし図２０を参照しながら説明する。
【００３０】
まず、図１７に示されるように、公知のＳＩＭＯＸ法により埋め込みＳｉＯｘ層２２を形成したＳｉ基板２２の表層部２１ｓの上に、ダミー・パターン２３を形成した。このダミー・パターン２３は、上記表層部２１ｓ上にポリシリコン層あるいはアモルファス・シリコン層を堆積させてこれを電子ビーム・リソグラフィによりパターニングするか、あるいは上記表層部２１ｓの厚さ方向の一部をシャロー・トレンチ・エッチングの要領で掘り下げることにより形成した。なお、後者の場合には、表層部２１ｓの厚さを上記堀り下げ分を見込んで厚めに設定しておく必要があるため、これに応じてＳＩＭＯＸ基板作成時の酸素イオンの飛程を選択する。
次に、酸素の斜めイオン注入を行った。これにより、上記ダミー・パターン２３の上面と一方の側壁面、および表層部２１ｓのうちダミー・パターン２３による入射イオンの遮蔽を受けない領域が選択的に酸化され、ＳｉＯｘ層２５が形成された。
【００３１】
次に、Ｓｉ系材料に対して高選択比を確保できる条件で上記ＳｉＯｘ層２５の異方性エッチングを行い、図１８に示されるように、上記ダミー・パターン２３の一方の側壁面上にサイドウォール２５ｓｗを形成した。
【００３２】
次に、上記サイドウォール２５ｓｗおよび埋め込みＳｉＯｘ層２２に対して選択比を確保できる条件で、上記ダミー・パターン２３と上記表層部２１ｓの異方性エッチングを行った。この結果、図１９に示されるように、サイドウォール２５ｓｗの下に垂直壁を有する表層部２１ｓのパターンが形成された。
この後、上記サイドウォール２５ｓｗをマスクとした上記表層部２１ｓのパターンの等方性エッチングを短時間で行い、図２０に示されるような量子細線２１ｗまたは量子箱２１ｄを形成した。
【００３３】
以上、本発明を実施例にもとづいて説明したが、本発明は上述の実施例に何ら限定されるものではなく、基板構造の細部、基板の各部を構成する材料や形成方法等は適宜変更が可能である。また、上記実施例ではシリコン・プロセスで形成できる半導体量子デバイスについてのみ説明したが、化合物半導体を用いる半導体量子デバイスも同様の考え方にもとづき作成することができる。
【００３４】
【発明の効果】
以上の説明からも明らかなように、本発明によれば従来主として化合物半導体プロセスにもとづいて作成されていた半導体量子デバイスを、基本的にシリコン・プロセスにより形成することができる。しかも、本デバイスに含まれる量子細線や量子箱は、周囲が完全に誘電体膜で囲まれるために、極めて効率の良い電子閉じ込め効果を発揮する。したがって、材料コストや製造装置コストを低く抑え、かつ確立された既存の製造技術を用いながら、信頼性の高い半導体量子デバイスを安価に大量生産することが可能となる。
【図面の簡単な説明】
【図１】貼り合わせＳＯＩ基板上に量子細線または量子箱を形成する本発明の実施例において、Ｓｉ基板上に凸部を形成した状態を示す模式的斜視図である。
【図２】図１の基体の全面にＳｉＯｘ系絶縁膜を平坦に堆積させた状態を示す模式的斜視図である。
【図３】図２の基体の表裏を反転させ、ＳｉＯｘ系絶縁膜に接して別のＳｉ基板を貼り合わせた状態を示す模式的斜視図である。
【図４】最初のＳｉ基板を裏面側から研磨して島状Ｓｉ層を形成した状態を示す模式的斜視図である。
【図５】図４の島状Ｓｉ層の上にレジスト・マスクを形成した状態を示す模式的斜視図であり、（ａ）の図は量子細線形成用、（ｂ）の図は量子箱形成用のものをそれぞれ表す。
【図６】図５のレジスト・マスクを介して島状Ｓｉ層をエッチングして電子閉じ込め領域を形成した状態を示す模式的斜視図であり、（ａ）の図は該電子閉じ込め領域として量子細線、（ｂ）の図は量子箱を形成した状態をそれぞれ表す。
【図７】図６のレジスト・マスクを除去した状態を示す模式的斜視図である。
【図８】ＳＩＭＯＸ基板上に量子細線または量子箱を形成する本発明の実施例において、Ｓｉ基板上に酸素のイオン注入を行っている状態を示す模式的斜視図である。
【図９】上述のイオン注入によりＳｉ基板の深層部に埋め込みＳｉＯｘ層を形成した状態を示す模式的斜視図である。
【図１０】図９のＳｉ基板上にレジスト・マスクを形成した状態を示す模式的斜視図であり、（ａ）の図は量子細線形成用、（ｂ）の図は量子箱形成用のものをそれぞれ表す。
【図１１】図１０のレジスト・マスクを介して島状Ｓｉ層をエッチングし、電子閉じ込め領域を形成した状態を示す模式的斜視図であり、（ａ）の図は該電子閉じ込め領域として量子細線、（ｂ）の図は量子箱を形成した状態をそれぞれ表す。
【図１２】図１１のレジスト・マスクを除去した状態を示す模式的斜視図である。
【図１３】ＳＩＭＯＸ基板上に量子細線または量子箱を形成する本発明の他の実施例において、Ｓｉ基板上に形成されたダミー・パターンを被覆してＳｉＮ膜を形成した状態を示す模式的断面図である。
【図１４】図１３のＳｉＮ膜をエッチバックしてダミー・パターンの側壁面上にサイドウォールを形成した状態を示す模式的断面図である。
【図１５】図１４のダミー・パターンを選択的に除去した状態を示す模式的断面図である。
【図１６】図１５のサイドウォールをマスクとしてＳｉ基板の表層部をエッチングし、量子細線または量子箱を形成した状態を示す模式的断面図である。
【図１７】ＳＩＭＯＸ基板上に量子細線または量子箱を形成する本発明のさらに他の実施例において、ダミー・パターンの形成されたＳｉ基板に対して酸素の斜めイオン注入を行い、該ダミー・パターンとＳｉ基板の表層部に部分的にＳｉＯｘ層を形成した状態を示す模式的断面図である。
【図１８】図１７のＳｉＯｘ層を異方的にエッチングし、ダミー・パターンの片方の側壁面上にサイドウォールを形成した状態を示す模式的断面図である。
【図１９】図１８のダミー・パターンとＳｉ基板の表層部を異方性エッチングし、表層部からなるパターンを形成した状態を示す模式的断面図である。
【図２０】図１９のサイドウォールをマスクとして上記表層部のパターンを等方的にエッチングし、量子細線または量子箱を形成した状態を示す模式的断面図である。
【符号の説明】
１，１１，２１    Ｓｉ基板
２    凸部
２ｂ  島状Ｓｉ層
２ｗ，１１ｗ，２１ｗ    量子細線
２ｄ，１１ｄ，２１ｄ  量子箱
３  ＳｉＯｘ系絶縁膜
３ｇ  溝部
５ｗ，１２ｗ    レジスト・マスク（量子細線形成用）
５ｄ，１２ｄ    レジスト・マスク（量子箱形成用）
１２，２２    埋め込みＳｉＯｘ膜
２３  ダミー・パターン
２４  ＳｉＮ膜
２４ｓｗ，２５ｓｗ  サイドウォール
２５  ＳｉＯｘ層
【図１】
0003627278.tif 000002
【図２】
0003627278.tif 000003
【図３】
0003627278.tif 000004
【図４】
0003627278.tif 000005
【図５】
0003627278.tif 000006
【図６】
0003627278.tif 000007
【図７】
0003627278.tif 000008
【図８】
0003627278.tif 000009
【図９】
0003627278.tif 000010
【図１０】
0003627278.tif 000011
【図１１】
0003627278.tif 000012
【図１２】
0003627278.tif 000013
【図１３】
0003627278.tif 000014
【図１４】
0003627278.tif 000015
【図１５】
0003627278.tif 000016
【図１６】
0003627278.tif 000017
【図１７】
0003627278.tif 000018
【図１８】
0003627278.tif 000019
【図１９】
0003627278.tif 000020
【図２０】
0003627278.tif 000021