(57)【特許請求の範囲】
【請求項１】
電源引き抜きラインと信号電極との間に並列に接続された１個のジョセフソン接合素子および１個のシャント抵抗を有するＪＪブロックが、マトリクス状に配置されたＪＪブロックアレイと、
複数の前記ＪＪブロックの前記信号電極を相互に接続することによって、論理ユニットおよびジョセフソン型転送線を構成する第１信号配線と、
前記論理ユニットを相互に接続するための受動型転送線を形成する第２信号配線と、
を有することを特徴とする単一磁束量子論理回路。
【請求項２】
前記第１信号線および前記第２信号線を含む積層の上に、前記ジョセフソン接合素子および前記シャント抵抗を含む積層が設けられ、その上に前記電源ラインおよび前記電流引き抜き層を含む積層が設けられたことを特徴とする請求項１に記載の単一磁束量子論理回路。
【請求項３】
前記第１信号線または前記第２信号線上にコンタクト層が形成され、このコンタクト層上に前記ジョセフソン接合素子の下部超電導電極層が形成され、この下部超電導電極層のうち前記コンタクト層と接していない領域上に当該ジョセフソン接合素子のトンネルバリア層が形成されたことを特徴とする請求項２に記載の単一磁束量子論理回路。
【請求項４】
前記電源ラインおよび前記電流引き抜き層を含む積層の上に、前記ジョセフソン接合素子および前記シャント抵抗を含む積層が設けられ、その上に前記第１信号線および前記第２信号線を含む積層が設けられたことを特徴とする請求項１に記載の単一磁束量子論理回路。
【請求項５】
前記第１信号線が形成された層と前記第２信号線が形成された層との間に、これらの信号線と非接触の、配線用電源層が設けられたことを特徴とする請求項１〜４のいずれかに記載の単一磁束量子論理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、単一磁束量子論理回路に関し、より詳細には、単一磁束量子論理回路を集積化する技術に関する。
【０００２】
【従来の技術】
従来より、ジョセフソン接合素子を用いた集積回路が知られており、ジョセフソン集積回路と称されている。ジョセフソン集積回路としては、単一磁束量子(SFQ;Single Flux Quantum) 論理回路が知られている。
【０００３】
単一磁束量子論理回路とは、ジョセフソン接合素子により回路内での磁束の伝搬をスイッチングすることによって、論理演算を行う回路である。
【０００４】
図８は、従来の単一磁束量子論理回路でフル・アダーを構成した例を示す回路図である。図８に示した単一磁束量子論理回路８００は、排他的論理和ゲートセル８０１，８０２、論理積ゲートセル８０３，８０４、コンフレンスバッサーセル８０５、データフリップフロップセル８０６等を備えている。さらに、この単一磁束量子論理回路８００は、これらのセル８０１〜８０６を配線するための配線用セル８０７を多数備えている。この単一磁束量子論理回路では、配線８０７にもジョセフソン接合素子が設けられている。このため、配線８０７も、ゲート等と同様、セルで構成されている。図８において、ゲート等のセル８０１〜８０６以外の区画は、すべて配線セル８０７である。
【０００５】
図９は、各セル８０１〜８０７に設けられるジョセフソン接合素子の構造を概略的に示す断面図である。
【０００６】
図９に示したように、基板９０１の表面には、ＳｉＯ2 絶縁層９０２，９０３や、モリブデン抵抗層９０４等が積層される。この積層の表面には、Ｎｂ系材料による超電導層９０５が形成される。さらに、超電導層９０５の表面には、トンネルバリア層９０６およびＮｂ系超電導層９０７が形成される。Ｎｂ系超電導層９０５、トンネルバリア層９０６およびＮｂ系超電導層９０７からなる積層が、ジョセフソン接合９０８を構成する。Ｎｂ系超電導層９０７上には、ＳｉＯ2 絶縁層９０８のコンタクトホールを介して、Ｎｂ系超電導性材料による配線層９０９が形成される。
【０００７】
実際には、各論理セル８０１〜８０６（図８参照）では、複数のジョセフソン接合素子が形成される。そして、これらのジョセフソン接合素子によって、排他的論理和や論理積等の演算論理が、セル内に構成される。
【０００８】
図８、図９に示したような単一磁束量子論理回路では、ゲート等の論理素子８０１〜８０６および配線８０７をセル化したので、配線の設計が容易である。
【０００９】
単一磁束量子論理回路を開示する文献としては、例えば、下記の特許文献１〜６が知られている。
【００１０】
【特許文献１】
特開２００１−０６８９９５号公報
【特許文献２】
特開２００１−２５１１７８号公報
【特許文献３】
特開２００１−２５１１７９号公報
【特許文献４】
特開２００２−２２３１６３号公報
【特許文献５】
特開２００２−３４４３０６号公報
【特許文献６】
特開２００２−３７４１５２号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、図８、図９に示したような単一磁束量子論理回路には、集積度が低いという欠点があった。これは、主として、論理回路全体に対する配線セルの面積占有率が高いためである。例えば、図８に示した単一磁束量子論理回路では、論理回路全体に対する論理セルの面積占有率は２４．４％にすぎず、配線部分の面積占有率は７３．１％であった（残りは不使用領域である）。
【００１２】
図８、図９の回路技術で配線領域の面積が大きくなるのは、主として、各配線の間で、信号伝搬遅延時間を整合させる必要があるためである。例えば、排他的論理和ゲート８０１，８０２では、２つの入力信号およびクロック信号の入力タイミングを一致させなければならないが、かかる入力タイミングは配線長によって調整される。このため、十分な精度の調整を行うためには、各信号配線の長さに十分な余裕がなければらず、このため、配線領域の面積が非常に大きくなってしまう。
【００１３】
単一磁束量子論理回路の集積度を向上させる方法の一つとして、ジョセフソン接合素子を微細化する方法が考えられる。しかしながら、現在の微細加工技術では、単位セルの最小寸法は２０×２０μｍ程度であるため、１チップ（例えば素子形成領域が１５×１５ｍｍ）に搭載することができるジョセフソン接合素子の個数は、０．２×１０6 程度である。また、今後、微細加工技術が進歩したとしても、単位セルの最小寸法は１０×１０μｍ程度が限界であり、このため、１チップに搭載することができるジョセフソン接合素子の個数は０．８×１０6 程度が限界であると考えられる。
【００１４】
これに対して、ＣＭＯＳ(Complementary Metal Oxide Semiconductor) トランジスタ集積回路では、単位セルの最小寸法は１．５×１．５μｍ程度まで微細化されており、１チップに搭載することができるトランジスタ数は１００×１０6 程度にまで達している。
【００１５】
単一磁束量子論理回路は、消費電力が小さく（ＣＭＯＳ論理回路の１０００分の１以下）、高速動作が可能である（クロック周波数で１００ＧＨｚ以上）といった長所を備えている。しかしながら、上述のような理由により、ＣＭＯＳ等のトランジスタ集積回路に取って代わるためには、配線の容易性を損なうことなく集積度を向上させることが望まれる。
【００１６】
【課題を解決するための手段】
本発明に係る単一磁束量子論理回路は、電源引き抜きラインと信号電極との間に並列に接続された１個のジョセフソン接合素子および１個のシャント抵抗を有するＪＪブロックがマトリクス状に配置されたＪＪブロックアレイと、複数のＪＪブロックの信号電極を相互に接続することによって論理ユニットおよびジョセフソン型転送線を構成する第１信号配線と、論理ユニットを相互に接続するための受動型転送線を形成する第２信号配線とを有することを特徴とする。
【００１７】
本発明では、１個のジョセフソン接合素子および１個のシャント抵抗を含むＪＪブロックを、マトリクス状に配置する。そして、これらのＪＪブロックに配線を施すことによって、論理ユニットやジョセフソン型転送線を構成する。さらに、第２信号配線によって、論理ユニットを相互に接続するための受動型転送線が形成される。これにより、配線の容易性を損なうことなく集積度を向上させることが可能になる。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
【００１９】
図１は、本実施形態に係る単一磁束量子論理回路のＪＪ(Josephson Junction）ブロックアレイ１００を概念的に示す平面図である。図１に示したように、ＪＪブロックアレイ１００は、マトリクス状に配置された多数個のＪＪブロック２００を備えている。
【００２０】
図２は、ＪＪブロックの構造を概念的に示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ’断面図、（Ｃ）は（Ａ）のＢ−Ｂ’断面図である。また、図３は、図２に示したＪＪブロックの等価回路図である。
【００２１】
図２（Ａ）に示したように、このＪＪブロック２００は、４つの領域２０１，２０２，２０３，２０４を含む。後述するように、領域２０１にはジョセフソン接合素子３０１が形成され、領域２０２にはシャント抵抗３０２が形成される。また、領域２０３，２０４には、電源供給層と電流引き抜き用グランド面との間に、ジョセフソン接合およびシャント抵抗を並列に接続するための、ブロック内配線が形成される。
【００２２】
図２（Ｂ）、（Ｃ）に示したように、このＪＪブロック２００において、基板２１１の上には、超電導性材料により、グランド層２１２が形成される。超電導性材料としては、例えばＮｂ，ＮｂＮ，Ｎｂ3Ｇｅ，Ｎｂ3Ｓｎ等があるが、特に限定されない。
【００２３】
グランド層２１２の表面には、層間絶縁膜２１３が形成される。層間絶縁膜２１３の形成材料としては、例えばＳｉＯ2 があるが、特に限定されない。
【００２４】
層間絶縁膜２１３上には、超電導性材料によって、信号配線２１４が形成される。信号配線２１４は、本発明の第２信号配線に相当する。信号配線２１４の表面には、超電導性材料によって、コンタクト層２１５が形成される。層間絶縁膜２１３および信号配線２１４の表面には、ＳｉＯ2 等の層間絶縁膜２１６が形成される。この層間絶縁膜２１６は、コンタクト層２１５の表面が露出するように、形成される。
【００２５】
コンタクト層２１５および層間絶縁膜２１６の表面には、超電導性材料により、ＰＴＬ用グランド層２１７が形成される。ＰＴＬ用グランド層２１７の表面には、超電導性材料によって、コンタクト層２１８が形成される。ＰＴＬ用グランド層２１７の表面には、コンタクト層２１８の表面が露出するように、ＳｉＯ2 等の層間絶縁膜２１９が形成される。
【００２６】
コンタクト層２１８および層間絶縁膜２１９の表面には、超電導性材料によって、信号配線２２０が形成される。信号配線２２０は、本発明の第１信号配線に相当し、論理ユニット（ゲートやフリップフロップ等）およびジョセフソン型転送線を構成するための配線である（後述）。信号配線２２０の表面には、超電導性材料によって、コンタクト層２２１が形成される。層間絶縁膜２１９および信号配線２２０の表面には、ＳｉＯ2 等の層間絶縁膜２２２が形成される。この層間絶縁膜２２２は、コンタクト層２２１の表面が露出するように、形成される。層間絶縁膜２２２の表面は、例えばＣＭＰ（Chemical Mechanical Polishing ；化学機械的研磨）法等を用いて、平坦化される。
【００２７】
このように、本実施形態では、信号配線２１４，２２０の間に、ＰＴＬ用グランド層２１７を設けた。これにより、信号配線２１４，２２０間におけるノイズの伝搬を抑制することができ、さらには、信号配線２１４，２２０で発生する磁場がジョセフソン接合（後述）の動作に与える影響を抑制することができる。
【００２８】
層間絶縁膜２２２の表面には、超電導性材料により、ジョセフソン接合の下部電極層２２３が形成される。下部電極層２２３の表面には、トンネルバリア層２２４が形成される。トンネルバリア層２２４の形成材料としては、例えば酸化マグネシウム、酸化アルミニウム、窒化アルミニウム等が利用できるが、特に限定はされない。ここで、トンネルバリア層２２４は、下部電極層２２３のうち、コンタクト層２２１と接していない領域上、すなわち層間絶縁膜２２２と接している領域上にに形成される。ＣＭＰ法等を用いて平坦化された層間絶縁膜２２２の表面にトンネルバリア層２２４を設けることにより、ジョセフソン接合の良好な特性を確保することが容易になる。トンネルバリア層２２４の表面には、さらに、超電導性材料により、ジョセフソン接合の上部電極層２２５が形成される。このように、下部電極層２２３、トンネルバリア層２２４および上部電極層２２５により、このＪＪブロック２００のジョセフソン接合素子３０１（図３参照）が構成される。
【００２９】
また、信号配線２２０の表面には、超電導性材料により、コンタクト層２２６が形成される（図２（Ｃ）参照）。さらに、コンタクト層２２６の表面のうち領域２０２に属する部分には、例えばモリブデンにより、抵抗層２２７が形成される。さらに、この抵抗層２２７の表面には、コンタクト層２２８が形成される。このように、コンタクト層２２６、抵抗層２２７およびコンタクト層２２８により、このＪＪブロック２００のシャント抵抗３０２（図３参照）が形成される。
【００３０】
ジョセフソン接合素子およびシャント抵抗は、層間絶縁膜２２９によって覆われる。層間絶縁膜２２９は、ジョセフソン接合素子の上部電極層２２５およびシャント抵抗のコンタクト層２２８の表面が露出するように、形成される。上部電極層２２５、コンタクト層２２８および層間絶縁膜２２９の表面には、超電導性材料により、カウンタ層２３０が形成される。このように、ジョセフソン接合素子およびシャント抵抗は、コンタクト層２２１とカウンタ層２３０との間に、並列に接続されている（図３参照）。
【００３１】
カウンタ層２３０の表面には、例えば柱状のコンタクト層２３１，２３２が、超電導性材料によって形成される。また、カウンタ層２３０の表面には、ＳｉＯ2 等の層間絶縁膜２３３が形成される。層間絶縁膜２３３は、コンタクト層２３１，２３２の表面が露出するように、形成される。そして、コンタクト層２３１，２３２および層間絶縁膜２３３の表面には、電流引き抜き用グランド層２３４が形成される。すなわち、ジョセフソン接合素子の上部電極層２２５およびシャント抵抗のコンタクト層２２７は、カウンタ層２３０およびコンタクト層２３１，２３２を介して、電流引き抜き用グランド層２３４に接続される。
【００３２】
電流引き抜き用グランド層２３４の表面には、ＳｉＯ2 等の層間絶縁膜２３５、モリブデンの抵抗層２３６、ＳｉＯ2 等の層間絶縁膜２３７および電流供給層２３８が、順次形成される。また、領域２０４（図２（Ａ）参照）には、下部電極層２２３と抵抗層２３６とを接続するコンタクト層（図示せず）、および、抵抗層２２６と電流供給層２３８とを接続するコンタクト層（図示せず）が形成される。したがって、電流供給層２３８は、抵抗層２３６を介して下部電極層２２３と接続され、さらに、並列接続のジョセフソン接合素子およびシャント抵抗を介して電流引き抜き用グランド層２３４に接続されることになる。
【００３３】
図２（Ａ）〜（Ｃ）に示したように、本実施形態では、信号配線線２１４，２２０を含む積層（層２１３〜２２２）をグランド層２１２上に形成し、その上に、ジョセフソン接合素子およびシャント抵抗を含む積層（層２２３〜２３０）を形成し、さらにその上に、電流引き抜き用グランド層２３４および電流供給層２３８を含む積層（層２３１〜２３８）を形成した。これにより、ＣＭＰ法等を用いて平坦化された層間絶縁膜２２２の表面にトンネルバリア層２２４を設けることができるので、良好な特性のジョセフソン接合を容易に得ることができる（上述）。
【００３４】
但し、電流引き抜き用グランド層２３４および電流供給層２３８を含む積層をグランド層上に形成し、その上に、ジョセフソン接合素子およびシャント抵抗を含む積層を形成し、さらにその上に、信号配線を含む積層を形成することとしてもよい。この場合には、信号配線前までの製造工程を、単一磁束量子論理回路の種類によらず共通化することができるので、製造コストの削減が可能である。
【００３５】
図４は、第１信号配線２２０を用いて論理ユニット（論理ゲート、フリップフロップなど）を構成するときの配線例を示す概念図であり、（Ａ）、（Ｂ）ともにトグルフリップフロップを構成する例である。
【００３６】
図４（Ａ），（Ｂ）に示したように、マトリクス配置されたＪＪブロック２００の信号端子（図２のコンタクト層２２１に相当）を第１信号配線２２０で適当に接続することによって、レイアウトが異なるトグルフリップフロップを複数種類作成することが可能である。なお、第１信号配線２２０に加えて、コンタクト層２２８やカウンタ層２３０を配線に使用してもよい。
【００３７】
図５は、論理ユニット間の配線方法を示す概念図である。図５は、ＪＪブロック２００を用いて、従来回路と同様（図８参照）のフル・アダーを構成した場合の配線例である。また、図６（Ａ）、（Ｂ）は、配線構造を示す回路図である。図６では、電流供給層やシャント抵抗等は省略されている。
【００３８】
排他的論理和ゲート５０１，５０２、論理積ゲート５０３，５０４、データフリップフロップ５０５およびコンフレンスバッサー５０６は、第１信号配線２２０を用いてＪＪブロックを相互接続することにより、構成される。但し、各論理ユニット５０１〜５０６内の第１信号線２２０は、図５では示していない。
【００３９】
各論理ユニット５０１〜５０６の入力端子Ａ，Ｂ、出力端子Ｏおよびクロック端子ＣＫは、第１信号配線２２０（図中、点線）および第２信号配線２１４（図中、実線）を用いて、配線される。本実施形態では、これらの配線のうち、短い配線や分岐配線にはジョセフソン型転送線(JTL;Josephson Transmission Line) を使用し、長い非分岐配線には受動型転送線(PTL;Passive Transmission Line) を使用する。
【００４０】
図６（Ａ）に示したように、ジョセフソン型転送線は、ジョセフソン接合素子３０１を順次接続することによって、構成される。ジョセフソン型転送線ではドライバ回路６０２およびレシーバ回路６０３（図６（Ｂ）参照）を必要としない。したがって、短い配線の場合には、このジョセフソン型転送線を用いる方が回路規模が小さくなる。なお、図６（Ａ）において、インダクタンス６０１は、信号配線のインダクタンスである。本実施形態では、ジョセフソン型転送線の構成に、第１信号配線２２０を使用した（図５参照）。
【００４１】
図６（Ｂ）に示したように、受動型転送線とは、ジョセフソン接合素子を介さずに、信号端子どうしを配線で直接接続する方法である。受動型転送線を使用する場合には、配線の端部にドライバ回路６０２（例えばＪＪブロック１個で構成される）およびレシーバ回路６０３（例えばＪＪブロック２個で構成される）を設ける必要がある。その一方で、受動型転送線では、配線途中のジョセフソン接合素子が不要である。したがって、長い配線の場合には、この受動型転送線を使用する方が回路規模が小さくなる。なお、ドライバ回路６０２およびレシーバ回路６０３を設けるのは、ジョセフソン型転送線と間で、インピーダンスを整合させるためである。本実施形態では、受動型転送線の構成に、第２信号配線２１４を使用した。
【００４２】
図４〜図６から解るように、本実施形態では、論理ユニットおよびジョセフソン型転送線の構成には第１信号配線２２０を使用し、且つ、受動型転送線としては第２信号配線２１４を使用した。これにより、論理回路の自由度を向上させることができる。加えて、配線設計の自由度が向上するので、自動配線が容易になる。なお、本実施形態では第１、第２信号配線２２０，２１４を異なる層に形成したが（図２参照）、同じ層に形成することも可能である。また、ジョセフソン型転送線と受動型転送線とを同じ配線層で形成し、論理ユニット用配線を別の配線層で形成してもよい。
【００４３】
図７は、ＣＡＤ(Computer Aided Design) 等を用いて単一磁束量子論理回路の設計を行う際の、作業手順例を示す概念図である。
【００４４】
例えばＪＪブロックアレイ１００内にトグルフリップフロップを配置する場合、まず、このトグルフリップフロップのポート（例えば入力端子）の位置７０１を指定する（図７（Ａ）参照）。そして、予めライブラリに登録された複数種類のトグルフリップフロップ７０２，７０３から、いずれかを選択する（図７（Ｂ）参照）。そして、選択されたトグルフリップフロップ７０３を、図７（Ａ）で指定された位置に、方向を決定した上で配置する（図７（Ｃ）参照）。
【００４５】
すべての論理ユニットの配置が終了すると（図７（Ｄ）参照）、続いて、ジョセフソン型転送線および受動型転送線の配線パターンが設計される。この設計作業では、まず、各配線の始点および終点が決定される。そして、これらの始点・終点を接続する配線パターンの候補が、一種類または複数種類算出される（図７（Ｅ）参照）。最後に、これらの候補から、いずれかの候補が選択される（図７（Ｅ）参照）。
【００４６】
以上説明したように、本実施形態では、ジョセフソン接合素子３０１およびシャント抵抗３０２を１個ずつ含むＪＪブロック１００をマトリクス状に配置し、これらのＪＪブロック１００を第１信号配線２２０で配線することによって、論理ユニットを構成することができる。このため、論理ユニットのレイアウトの自由度を、従来の回路（図８、図９参照）よりも向上させることができる。
【００４７】
また、任意のＪＪブロックを配線することでジョセフソン型転送線が構成できることや、受動型転送線のレイアウトの自由度が高いことにより、信号の遅延時間を配線長によって調整する際の、設計の自由度が飛躍的に向上する。したがって、従来の場合（図８、図９）と比較して、配線の専有面積を非常に小さくすることが可能になる。
【００４８】
加えて、本実施形態に係る単一磁束量子論理回路では、ＪＪブロックがマトリクス状に配置されているので、ジョセフソン接合素子も等間隔で配置されることになる。このため、その配線の距離（すなわち、その配線が通過するＪＪブロック数）から、簡単に配線インダクタンスを演算することができる。この点でも、従来の単一磁束量子論理回路よりも、設計が容易になる。
【００４９】
さらに、配線の自由度が向上することにより、各論理ユニットにおける入出力端子の位置の自由度が向上し、この点でも、レイアウトの自由度が向上する。
【００５０】
上述したように、従来の単一磁束量子論理回路技術でフル・アダーを作製した場合（図８参照）、論理回路全体に対する論理セルの面積占有率は２４．４％であり、配線部分の面積占有率は７３．１％であった（残りは不使用領域）。これに対して、本実施形態に係るフル・アダーでは、論理ユニットの面積占有率が６７．７％であり、配線領域は１２．５％であった。
【００５１】
【発明の効果】
以上詳細に説明したように、本発明によれば、設計が容易で、配線領域の面積が小さい単一磁束量子論理回路を、提供することができる。したがって、本発明によれば、集積度の高い単一磁束量子論理回路を低コストで提供することができる。
【図面の簡単な説明】
【図１】実施形態に係る単一磁束量子論理回路のＪＪブロックアレイ１００を概念的に示す平面図である。
【図２】ＪＪブロックの構造を概念的に示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ’断面図、（Ｃ）は（Ａ）のＢ−Ｂ’断面図である。
【図３】図２に示したＪＪブロックの等価回路図である。
【図４】実施形態における論理ユニット内の配線例を概念的に示す平面図である。
【図５】実施形態における論理ユニット間の配線例を概念的に示す平面図である。
【図６】実施形態の配線構造を示す回路図である。
【図７】実施形態の設計手順を示す概念図である。
【図８】従来の単一磁束量子論理回路の一例を示す回路図である。
【図９】従来のジョセフソン接合素子の構造を概略的に示す断面図である。
【符号の説明】
１００  ＪＪブロックアレイ
２００  ＪＪブロック
２１１  基板
２１２  グランド層
２１３，２１６，２１９，２２２，２２８，２３３  層間絶縁膜
２１４，２２０  信号配線
２１５，２１８，２２１，２２７，２３１，２３２  コンタクト層
２１７  ＰＴＬグランド層
２２３  下部電極層
２２４  トンネルバリア層
２２５  上部電極層
２２６  抵抗層
２３０  カウンタ層
２３４  電流引き抜き用グランド層
【図１】
0003700007.tif 000002
【図２】
0003700007.tif 000003
【図３】
0003700007.tif 000004
【図４】
0003700007.tif 000005
【図５】
0003700007.tif 000006
【図６】
0003700007.tif 000007
【図７】
0003700007.tif 000008
【図８】
0003700007.tif 000009
【図９】
0003700007.tif 000010