(57)【特許請求の範囲】
【請求項１】
基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、
先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、
前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、
前記セレクト部における前記同期クロックの選択と、ある任意の時間を加える方向での前記ディレイチェーン部からの遅延クロックの選択とを毎クロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、
を有することを特徴とするクロック発生装置。
【請求項２】
基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、
先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、
前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、
前記セレクト部における前記同期クロックの選択と、ある任意の時間を減じる方向での前記ディレイチェーン部からの遅延クロックの選択とを毎クロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、
を有することを特徴とするクロック発生装置。
【請求項３】
基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、
先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、
前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、
前記セレクト部における前記同期クロックの選択と、ある任意の時間を加える方向での前記ディレイチェーン部からの遅延クロックの選択とを任意のクロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、
を有することを特徴とするクロック発生装置。
【請求項４】
基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、
先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、
前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、
前記セレクト部における前記同期クロックの選択と、ある任意の時間を減じる方向での前記ディレイチェーン部からの遅延クロックの選択とを任意のクロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、
を有することを特徴とするクロック発生装置。
【請求項５】
基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、
先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、
前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、
前記セレクト部における前記同期クロックの選択と、ある任意の時間を加える方向での前記ディレイチェーン部からの遅延クロックの選択と、ある任意の時間を減じる方向での前記ディレイチェーン部からの遅延クロックの選択とを、毎クロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、
を有することを特徴とするクロック発生装置。
【請求項６】
基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、
先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、
前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、
前記セレクト部における前記同期クロックの選択と、ある任意の時間を加える方向での前記ディレイチェーン部からの遅延クロックの選択と、ある任意の時間を減じる方向での前記ディレイチェーン部からの遅延クロックの選択とを、任意のクロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、
を有することを特徴とするクロック発生装置。
【請求項７】
前記各部が集積回路で構成される、
ことを特徴とする請求項１乃至請求項６のいずれかに記載のクロック発生装置。
【請求項８】
前記各部がデジタル回路で構成される、
ことを特徴とする請求項１乃至請求項６のいずれかに記載のクロック発生装置。
【請求項９】
前記切替制御部をＣＰＵにより制御する、
ことを特徴とする請求項１乃至請求項６のいずれかに記載のクロック発生装置。
【請求項１０】
請求項１乃至請求項９のいずれか１つのクロック発生装置が設けられた、
ことを特徴とする基板。
【請求項１１】
請求項１乃至請求項９のいずれか１つのクロック発生装置から出力されるクロックを用いて制御される、
ことを特徴とする画像形成装置。
【請求項１２】
チェーン状に接続したディレイ素子により基準クロックを遅延させて遅延クロックを生成し、
前記遅延クロックの中から先端基準信号に同期した遅延クロックを複数選択することで、１周期分のディレイ段数に相当する同期情報を導き出し、
前記同期情報を参照し、前記遅延クロックの中から基準クロックに同期した同期クロックを選択する第１の選択と、前記同期クロックに対して任意の時間を増減する方向の遅延クロックを選択する第２の選択とについて、所定の期間ごとに前記第１の選択と前記第２の選択とを交互に実行する、
ことを特徴とするクロック発生方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明はクロック発生装置、基板および画像形成装置ならびにクロック発生方法に関し、さらに詳しくは、周波数帯域が拡散した状態のディザリング・クロックを生成するクロック発生装置、基板および画像形成装置ならびにクロック発生方法に関する。
【０００２】
【従来の技術】
各種ディジタル回路において、回路動作のためにクロックを必要としている。このクロックは、各種方式のクロック発生回路によって生成されている。
【０００３】
従来から存在している一般的なクロック発生回路では、クロックの周期（周波数）は一定であり、立ち上がり・立ち下がりの位置は固定された状態になっていた。
【０００４】
このため、このクロック発生装置およびクロックの供給を受ける各種の装置からは、クロックの周波数の整数倍の高調波が放射電磁雑音として装置外部に輻射される。
【０００５】
この放射電磁雑音が問題となっており、これを減らすべく、ＥＭＩ（Electro-Magnetic Interference）対策が各種提案されている。
【０００６】
【発明が解決しようとする課題】
このため、クロックを周波数変調すること（クロック・ディザリング）で、放射される電磁波の周波数帯域を広げ、ピークとなる部分のレベルを低下させる技術が開発されている。
【０００７】
このような技術を実現するものとして、入力されるクロックをＰＬＬ回路によって周波数変調して、ディザリング・クロックとして出力するＩＣが市販されている。
【０００８】
このように、入力されるクロックをＰＬＬ回路によって周波数変調してディザリング・クロックとして出力する市販のＩＣなどでは、不連続なクロックに対して正常動作が保証されていなかったり、内部にフィードバックループを有するためセットアップタイムがかかるといった問題を有していた。
【０００９】
また、このディザリング・クロックを出力するＩＣは単体のデバイスであり、また、ＰＬＬは基本的にアナログの回路であるため、ディジタル回路と一体的に形成することができないという問題がある。
【００１０】
本発明は、上記の課題を解決するためになされたものであって、放射電磁雑音のレベルを低減させつつ、他のディジタル回路と一体的に形成することが可能なクロック発生装置およびクロック発生方法を提供することを目的とする。
【００１１】
また、放射電磁雑音のレベルを低減させつつ、他のディジタル回路と一体的に形成することが可能なクロック発生装置を備えた基板および画像形成装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題は以下の構成により解決することができる。
（１）請求項１記載のクロック発生装置の発明は、基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、前記セレクト部における前記同期クロックの選択と、ある任意の時間を加える方向での前記ディレイチェーン部からの遅延クロックの選択とを毎クロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、を有することを特徴とする。
【００１３】
（２）請求項２記載のクロック発生装置の発明は、基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、前記セレクト部における前記同期クロックの選択と、ある任意の時間を減じる方向での前記ディレイチェーン部からの遅延クロックの選択とを毎クロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、を有することを特徴とする。
【００１４】
（３）請求項３記載のクロック発生装置の発明は、基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、前記セレクト部における前記同期クロックの選択と、ある任意の時間を加える方向での前記ディレイチェーン部からの遅延クロックの選択とを任意のクロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、を有することを特徴とする。
【００１５】
（４）請求項４記載のクロック発生装置の発明は、基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、前記セレクト部における前記同期クロックの選択と、ある任意の時間を減じる方向での前記ディレイチェーン部からの遅延クロックの選択とを任意のクロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、を有することを特徴とする。
【００１６】
（５）請求項５記載のクロック発生装置の発明は、基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、前記セレクト部における前記同期クロックの選択と、ある任意の時間を加える方向での前記ディレイチェーン部からの遅延クロックの選択と、ある任意の時間を減じる方向での前記ディレイチェーン部からの遅延クロックの選択とを、毎クロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、を有することを特徴とする。
【００１７】
（６）請求項６記載のクロック発生装置の発明は、基準クロックを遅延させた遅延クロックを生成するためにディレイ素子をチェーン状に接続したディレイチェーン部と、先端基準信号に同期した遅延クロックを前記ディレイチェーン部から複数選択し、その情報から１周期分のディレイ段数に相当する同期情報を導き出す同期信号検出部と、前記同期信号検出部で導き出された同期情報を参照して前記ディレイチェーン部から基準クロックに同期した同期クロックを選択するセレクト部と、前記セレクト部における前記同期クロックの選択と、ある任意の時間を加える方向での前記ディレイチェーン部からの遅延クロックの選択と、ある任意の時間を減じる方向での前記ディレイチェーン部からの遅延クロックの選択とを、任意のクロックごとに交互に実行するようして、クロック信号の時間間隔を分散させる切替制御部と、を有することを特徴とする。
【００１８】
（７）請求項７記載のクロック発生装置の発明は、上記（１）〜（６）において、前記各部が集積回路で構成される、ことを特徴とする。
（８）請求項８記載のクロック発生装置の発明は、上記（１）〜（６）において、前記各部がデジタル回路で構成される、ことを特徴とする。
【００１９】
（９）請求項９記載のクロック発生装置の発明は、上記（１）〜（６）において、前記切替制御部をＣＰＵにより制御する、ことを特徴とする。
（１０）請求項１０記載の基板の発明は、上記（１）〜（９）のいずれかのクロック発生装置が設けられた、ことを特徴とする。
【００２０】
（１１）請求項１１記載の画像形成装置の発明は、上記（１）〜（９）のいずれかのクロック発生装置から出力されるクロックを用いて制御される、ことを特徴とする。
【００２１】
（１２）請求項１２記載のクロック発生方法の発明は、チェーン状に接続したディレイ素子により基準クロックを遅延させて遅延クロックを生成し、前記遅延クロックの中から先端基準信号に同期した遅延クロックを複数選択することで、１周期分のディレイ段数に相当する同期情報を導き出し、前記同期情報を参照し、前記遅延クロックの中から基準クロックに同期した同期クロックを選択する第１の選択と、前記同期クロックに対して任意の時間を増減する方向の遅延クロックを選択する第２の選択とについて、所定の期間ごとに前記第１の選択と前記第２の選択とを交互に実行する、ことを特徴とする。
【００２２】
【発明の実施の形態】
以下、図面を参照して、本発明の画像形成装置およびクロック発生装置の実施の形態例を詳細に説明する。
【００２３】
〈クロック発生装置の全体構成〉
以下、本発明のクロック発生装置の実施の形態例を詳細に説明する。
この図１において、ＣＰＵ４０１はクロック発生装置全体を制御する制御手段として動作している。なお、このＣＰＵ４０１が、クロックの１周期以内に、何れのクロックを選択するかを判断する手段を構成している。
【００２４】
基準クロック発生部４１０は基準となるクロック（基準クロック：図１▲１▼）を生成している。
クロック生成部としてのディレイチェーン部４２０は入力信号（基準クロック発生部４１０からの基準クロック）を遅延させて位相が少しずつ異なる複数の遅延クロック（複数のクロック：図１▲２▼、図２参照）を得るための、本発明の請求項におけるクロック生成部を構成するディレイ素子群である。
【００２５】
ここで、ディレイチェーン部４２０は、位相が少しずつ異なる遅延クロックについて、基準クロックの２周期分にわたって生成できる段数になるようにチェーン状にディレイ素子が縦続接続されていることが好ましい。
【００２６】
なお、ここではディレイ素子を用いて遅延クロックを生成したが、ディレイ素子を用いずに位相の異なる複数のクロックを生成できるクロック生成部を設けるようにしてもよい。
【００２７】
なお、基準クロック発生部４１０は、個々のクロック発生装置にそれぞれ内蔵されていてもよいが、単一の基準クロック発生部４１０からそれぞれのクロック発生装置や基板に基準クロックを分配してもよい。
【００２８】
同期信号検出部４３０は、複数のクロック（図１▲２▼）の中で基準クロック（所望の入力信号の先端位置）に同期している遅延クロックの段数（同期ポイント）を検出する同期検出手段であり、同期情報（図１▲３▼）を出力する。なお、この同期情報を位相差状態と呼ぶこともでき、この同期情報（位相差状態）は、後述する同期ポイント情報や位相差そのものの状態（位相差状態）を含む。
【００２９】
ここで、同期信号検出部４３０は、複数のクロック（図１▲２▼）の中で、最初に基準クロックに同期している第１同期ポイント情報Ｖ1stと、２番目に基準クロックに同期している第２同期ポイント情報Ｖ2ndと、それらの間の遅延段数Ｖprdを出力できることが好ましい。図２に示す例では、第１同期ポイント情報Ｖ1st＝２０，第２同期ポイント情報Ｖ2nd＝５０，遅延段数Ｖprd＝３０，となっている。
【００３０】
切替制御部４４０は、基準クロック発生部４１０からの基準クロック（図１▲１▼）と、同期信号検出部４３０からの同期ポイント情報（図１▲３▼）と、ＣＰＵ４０１からのシフト情報（請求項における「出力クロック情報」：図１▲４▼）とをもとにして、所望のタイミング（所定の時刻もしくは所定の時間）にクロックの立ち上がりと立ち下がりを生じさせるために、複数のクロック（図１▲２▼）の中からどの位相のクロックを選択すべきかのセレクト段数情報（請求項における「選択信号」：図１▲５▼）を出力する。
【００３１】
なお、ここで切替制御部４４０に対してＣＰＵ４０１から与えられる「シフト情報」としては、
・シフト量情報ＦＲＥＱdata（セレクト段数の間隔の情報）、
・シフト回数情報ＴＩＭＥＳdata（動作を繰り返す情報）、
・シフトモード情報ＭＯＤＥdata（周期を増加（減少）させるための情報）、
などが存在する。
【００３２】
なお、この切替制御部４４０の構成は図３のようになっている。すなわち、基準クロックや有効期間信号（Ｈ＿ＶＡＬＩＤ、Ｖ＿ＶＡＬＩＤ）を受けてカウンタデータを生成する切り替えカウンタ部４４１と、このカウンタデータ，ＣＰＵ４０１からのシフト情報，同期信号検出部４３０からの同期ポイント情報（Ｖ1st，Ｖ2nd，Ｖprd）を受けてセレクト段数情報（Ｆsync）を生成するセレクト信号演算部４４２とから構成されている。
【００３３】
セレクト部４５０は、切替制御部４４０からのセレクト段数情報（図１▲５▼）を受け、複数のクロック（図１▲２▼）の中から、時間間隔が分散された状態になるようにクロックを選択し、ディザリング・クロック（図１▲６▼）として出力する選択手段である。ここで、時間間隔が分散された状態は、所望のタイミング（所定の時刻もしくは所定の時間）にクロックの立ち上がりと立ち下がりを生じさせることにより実現する。
【００３４】
なお、本願明細書において、出力するクロックの立ち上がり，立ち下がりまたは周期を変更することで、周波数変調と同様な効果を得ることを「クロック・ディザリング」と呼ぶ。また、このクロック・ディザリングによって得られたクロックを、「ディザリング・クロック」と呼ぶことにする。
【００３５】
以上の図１のクロック発生装置は、出力されるクロックの１周期以内に、複数のクロックのうち少なくとも２つの互いに位相の異なるクロックを選択・合成して出力する、あるいは、選択・合成するために判断することを特徴としている。この選択・合成については、以下の(a)〜(j)のような態様が考えられる。
(a)複数のクロックのうちから何れかのクロックを選択して出力するとともに、出力されるクロックの１周期以内に、異なるクロックへ切り換えて出力する，
(b)出力されるクロックの１周期以内に、複数のクロックのうち少なくとも２つの互いに位相の異なるクロックを合成して出力する，
(c)複数のクロックのうちから何れかのクロックを選択して出力する際に、出力されるクロックの１周期以内に、何れのクロックを選択するかを判断する，
(d)選択信号に基づいて複数のクロックのうちから何れかのクロックを選択して出力するとともに、出力されるクロックの１周期内の立ち上がり部に相当するクロックと立ち下がり部に相当するクロックとは異なるクロックを選択する，
(e)選択信号に基づいて複数のクロックのうちから何れかのクロックを選択して出力する際に、出力されるクロックの１周期以内に、セレクト部へ選択信号を出力する，
(f)予め設定されている出力クロック情報に基づいて、複数のクロックのうち何れのクロックを選択するかを示す選択信号を生成してセレクト部へ出力する，
(g)予め設定されている出力クロック情報と、同期信号検出部により検出された位相差状態とに基づいて、複数のクロックのうち何れのクロックを選択するかを示す選択信号を生成してセレクト部へ出力する，
(h)以上の(f)、(g)の出力クロック情報は、予め記憶部に記憶されている、または、演算回路により設定されている，
(i)出力されるクロックが、複数のクロックのうち１つのクロックから、他のクロックへと切り換える際には、該１つのクロックと該他のクロックの論理が同じである，
(j)基準クロックを遅延させて位相の異なる複数の遅延クロックを生成し、基準クロックと複数の遅延クロックとのうちから何れかのクロックを選択する，
なお、従来のクロック発生装置で生成されるクロックは図４（ａ）に示すように、周期ｔ１は一定、かつｔ２＝ｔ３（または、ｔ２とｔ３の比が一定）であった。これに対し、本実施の形態例のクロック発生装置で生成されるクロックは図４（ｂ）に示すように、周期ｔ１は可変（ｔ１’≠ｔ１”）とすることが可能であり、さらに、ｔ２’≠ｔ３’（または、ｔ２’とｔ３’の比（デューティ）が可変）とすることが可能である。
【００３６】
なお、以上の選択・合成に関して、異なる位相のクロックを選択するだけでなく、結果として同じ位相のクロックを選択することもありうる。すなわち、選択するに際して、判断を加えることも本実施の形態例の特徴である。
【００３７】
図５は本実施の形態例の特徴部分である動作、すなわち、出力されるクロックの１周期以内に、複数のクロックのうち少なくとも２つの互いに位相の異なるクロックを選択・合成して出力する様子を模式的に簡略化して示すタイムチャートである。
【００３８】
ここでは、基準クロックＣＬＫ（図５（ａ））、複数のクロックとしての遅延クロックＤＬn-1（図５（ｂ））、複数のクロックとしての遅延クロックＤＬｎ（図５（ｃ））、複数のクロックとしての遅延クロックＤＬｎ+1（図５（ｄ））、および、複数のクロックのうち少なくとも２つの互いに位相の異なるクロックが選択・合成された出力クロック（図５（ｅ））を示している。
【００３９】
この図５では説明を簡単にするため、複数のクロックとしてＤＬn-1〜ＤＬn+1の３クロックを示している。そして、出力されるクロック（出力クロック）の１周期以内に、複数のクロックのうち少なくとも２つの互いに位相の異なるクロックの立ち上がりと立ち下がりとから選択し、選択結果を合成することで、図５（ｅ）に示す出力クロックＣＬＫ’を生成している。
【００４０】
この結果、図４（ｂ）に示したような状態、すなわち、クロック周期ｔ１を可変にして、さらに、クロックのデューティを可変にすることが可能になる。
また、この実施の形態例では、出力クロックの１周期以内に、複数のクロックのうち少なくとも２つの互いに位相の異なるクロックを選択・合成しているため、クロックの立ち上がりや立ち下がりに関して、少なくとも１クロックごとに任意の位置に制御することが可能になる。
【００４１】
以上のように複数のクロックの選択によって所望の立ち上がりや立ち下がりの出力クロックを生成するため、ＣＰＵ４０１からのシフト情報として、シフト量情報（セレクト段数の間隔の情報）、シフト回数情報（動作を繰り返す情報）、シフトモード情報（周期を増加（減少）させるための情報）などが、切替制御部４４０に与えられる。なお、ＣＰＵ４０１は、内蔵あるいは外付けのＲＯＭやテーブルといった記憶部、または、演算回路などを参照して、以上のシフト情報（出力クロック情報）を生成する。
【００４２】
そして、切替制御部４４０は、以上のシフト情報に従って、複数のクロック（図１▲２▼）の中からどの位相のクロックを選択すべきかのセレクト段数情報（図１▲５▼）をセレクト部４５０に対して出力する。そして、セレクト部４５０は、切替制御部４４０からのセレクト段数情報を受け、複数のクロックの中から、時間間隔が分散された状態になるようにクロックを選択し、出力クロック（ディザリング・クロック）を出力する。
【００４３】
なお、図５において、具体的には、選択される双方のクロック間で論理が同じ（ＨとＨ（図５▲１▼）、あるいは、ＬとＬ（図５▲２▼））のように、ディザリング・クロックを生成するための複数のクロックの選択は、基準クロックの１／４付近のタイミング（図５▲１▼）あるいは基準クロックの３／４付近のタイミング（図５▲２▼）で行う。このようにすると、ノイズが発生せず安定した動作が実現できる。図５の場合には、ＨとＨである▲１▼付近で複数のクロックの選択を行った場合の例を示している。すなわち、セレクト部４５０で、出力されるクロックが、複数のクロックのうち１つのクロックから、他のクロックへと切り換える際には、該１つのクロックと該他のクロックの論理が同じであることを特徴としている。
【００４４】
また、この図５で示したものでは３種類のクロックから出力クロックの立ち上がりと立ち下がりとを決定するようにしているが、実際にはディレイチェーン部４２０からの多数のクロックから選択するので、出力クロックの立ち上がりや立ち下がりに関して、少なくとも１クロックごとに任意の位置に制御することが可能になる。
【００４５】
また、この図６では、第１同期ポイント情報Ｖ1st＝８，第２同期ポイント情報Ｖ2nd＝１９，遅延段数Ｖprd＝１１，の場合におけるシフト情報の各種の状態を示したタイムチャートである。なお、ＲＥＶＩＣＥdata＝ＦＲＥＱdata＊Ｖprdとであるとする。
【００４６】
ここでは、
▲１▼信号制御が行われない場合のＦsync（図６（ｄ））：ＲＥＶＩＣＥdata＝０，
▲２▼信号制御が＋方向（周波数を下げる方向）に１回行われる場合のＦsync（図６（ｅ））：ＲＥＶＩＣＥdata＝１，ＴＩＭＥＳdata＝１，ＭＯＤＥdata＝００，
▲３▼信号制御が−方向（周波数を上げる方向）に１回行われる場合のＦsync（図６（ｆ））：ＲＥＶＩＣＥdata＝１，ＴＩＭＥＳdata＝１，ＭＯＤＥdata＝１１，
▲４▼信号制御が±方向（交互方向）に１回行われる場合のＦsync（図６（ｇ））：ＲＥＶＩＣＥdata＝１，ＴＩＭＥＳdata＝１，ＭＯＤＥdata＝０１，
▲５▼信号制御が＋方向（周波数を下げる方向）に２回行われる場合のＦsync（図６（ｈ））：ＲＥＶＩＣＥdata＝１，ＴＩＭＥＳdata＝２，ＭＯＤＥdata＝００，
▲６▼信号制御が−方向（周波数を上げる方向）に２回行われる場合のＦsync（図６（ｉ））：ＲＥＶＩＣＥdata＝１，ＴＩＭＥＳdata＝２，ＭＯＤＥdata＝１１，
▲７▼信号制御がランダム方向（不規則方向）に１回行われる場合のＦsync（図６（ｊ））：ＲＥＶＩＣＥdata＝１，ＴＩＭＥＳdata＝１，ＭＯＤＥdata＝１０，
の様子を示している。
【００４７】
以上のようにして、出力されるクロックの１周期以内に、複数のクロックのうち少なくとも２つの互いに位相の異なるクロックを選択・合成して出力することにより、出力クロック（ディザリング・クロック）の周波数をある程度変更することが可能である。
【００４８】
この場合に、図７（ａ）のように、出力クロックの周波数を正弦波の形に変化させ、周波数変調と同様な結果を得ることが可能である。なお、実際には、ディジタル回路で実行するため、細かくみると図７（ｂ）のような状態で周波数偏差が変化している。なお、ここでは正弦波の例を示したが、三角波，矩形波，その他の任意の形状であってもよい。このような制御のため、ＣＰＵ４０１は、内蔵あるいは外付けのＲＯＭやテーブルといった記憶部あるいは演算回路等を参照して、以上の正弦波や三角波、あるいは、矩形波やその他の任意の波形を生成するためのシフト情報（出力クロック情報）を生成する。
【００４９】
以上の場合に、周波数変調の場合と同様に周波数偏差が生じているため、出力クロックの周波数帯域が広がることになる。この結果、クロックもしくはその高調波によって生じる電磁放射のスペクトルが広がると共に、ピークの電界強度が低下することになる（図８参照）。これにより、本実施の形態例のクロック発生装置を、各種の機器のクロック発生部にＥＭＩ対策として用いると良好な結果が得られる。
【００５０】
なお、以上のシフト情報に応じて周波数偏差が異なり、また、周波数偏差＝０にとどまる時間が異なるため、電磁放射のスペクトルは異なった状態になるため、電磁放射のピークを低減させる必要に応じてシフト情報を定めるようにすればよい。
【００５１】
そして、本実施の形態例のクロック発生装置、およびクロック発生装置を備えた回路基板は、全体がディジタル回路で構成されているため、精度の管理が容易である。また、ディジタル回路であるため、扱いが容易になるという利点もある。
【００５２】
また、以上の構成で、基準クロック発生部だけ、ディレイチェーン部だけ、各制御部だけ、セレクト部だけ、あるいはＣＰＵだけというように、それぞれを独立して配置してもよいが、それぞれを組み合わせて１チップの集積回路として配置することができる。この場合には、集積回路としたことで小型化が実現でき、取り扱いも容易になるという利点がある。さらに、以上のそれぞれの構成要素の一部を兼用したデバイスにより配置することも可能である。また、本実施の形態例のクロック発生装置を、他のディジタル回路と同一基板上に配置することも可能である。
【００５３】
なお、入力されるクロックをＰＬＬ回路によって周波数変調してディザリング・クロックとして出力する市販のＩＣなどでは、不連続なクロックに対して正常動作が保証されていなかったり、内部にフィードバックループを有するためセットアップタイムがかかるといった問題を有していたが、全体がディジタル回路で構成されている本実施の形態例では、そのような問題は解消される。すなわち、本実施の形態例のクロック発生では、不連続なクロックに対しても正常動作が期待でき、各種の変動に対してリアルタイムで演算して瞬時に結果を得ることが可能になっている。
【００５４】
〈その他の実施の形態例：画像形成装置▲１▼〉
本発明のクロック発生装置を適用した画像形成装置の実施の形態例について説明する。以下、図面に基づいて本発明を説明するが、これに先立ち、画像形成装置と画像読取装置とを有したディジタル複写機について、その概略を説明する。
【００５５】
図９はディジタル複写機（以下、単に複写装置ともいう）１の側断面の構成を模式的に示す断面図である。
この図９において、複写装置１は、自動原稿搬送装置（通称ＡＤＦ）Ａと、自動原稿搬送装置Ａにより搬送される原稿の画像を読み取るための原稿画像読取部Ｂと、原稿画像読取部Ｂで読み取られた画像を記録紙に画像形成する画像形成部（符号なし）とを有し、画像形成部の上方に原稿画像読取部Ｂが、原稿画像読取部Ｂの上方に自動原稿搬送装置Ａが設けられている。
【００５６】
画像形成部は、読み取られた画像データに従って書き込みを行う書込部Ｄと、記録紙上に画像形成を行うエンジン部Ｅと、記録紙（以下、シートという）Ｐを収納するトレイ等の複数の給紙収納収納手段（以下、給紙トレイ、または、単に、トレイという）２２、２４等を有している。
【００５７】
自動原稿搬送装置Ａは、原稿載置台２６と、ローラＲ１を含むローラ群および原稿の移動通路を適宜切り替えるための切換手段等（参照記号なし）を含む原稿搬送処理部２８とを主要素とする。原稿画像読取部Ｂは、天板ガラスＧの下にあり、光路長を保って往復移動できる２つのミラーユニット３０、３１、固定の結像レンズ（以下、単にレンズという）３３、ライン状の撮像素子（以下、ＣＣＤという）３５等からなる。自動原稿搬送装置Ａは、従来の自動原稿搬送装置と構成上の相違はあるものの原理そのものは公知であり、また、原稿読取部Ｂもよく知られているので、その辺の説明は簡略に行うこととする。
【００５８】
書込部Ｄは、レーザ光源（以下、ＬＤともいう）４０、ポリゴンミラー（偏光器であり、以下、ポリゴンともいう））４２等からなり、像担持体１０上に、画像データに基づいた像露光を行う。エンジン部Ｅは、感光体ドラムからなる像担持体１０と、帯電電極１４と、磁気ブラシ型現像装置からなる現像手段１６と、転写電極１８と、分離電極２０と、クリーニング手段２１と、定着手段Ｈ等から構成され、記録紙上に画像を形成する手段である。このエンジン部Ｅは、像担持体１０上にトナー像を形成し、かつ、シート上に当該トナー像を転写させ、シート上にトナー像を定着させるものであり、その構成およびプロセスはよく知られているので、その説明は簡略に行うこととする。
【００５９】
上記構成において、像担持体１０上にトナー像を形成し、シート上に転写させた後、排紙トレイに排紙するプロセスは、概略、下記の通りである。
原稿載置台２６上に載置される原稿（図示せず）の１枚が原稿搬送処理部２８中で搬送され、ローラＲ１の下を通過中に、露光手段Ｌによるスリット露光が行われる。原稿からの反射光は、固定位置にある前記ミラーユニット３０、３１およびレンズ３３を経て前記ＣＣＤ上に結像され、読みとられる。原稿画像読取部Ｂで読みとられた画像情報（画像データ）は、画像処理処理され、圧縮されて画像メモリーＺ３に格納される。
【００６０】
そして、画像メモリＺ３に格納された画像データは画像形成に応じて呼び出されて伸長され、当該画像データに従って、書込部ＤにおけるＬＤ４０が駆動され、像担持体１０上に露光が行われる。この露光に先立ち、矢印方向（反時計方向）に回転する像担持体１０は、帯電電極１４のコロナ放電作用により所定の表面電位を付与されているが、前記露光により、露光部位の電位が露光量に応じて減じ、結果として、画像データに応じた静電潜像が像担持体１０上に形成される。静電潜像は、前記現像手段１６により反転現像され、可視像（トナー像）とされる。
【００６１】
一方、像担持体１０上のトナー像の先端部が転写領域に到達する前に、例えば、給紙トレイ２２内の１枚のシートＰが給紙搬送されてレジストローラＲ１０に到達し、先端規制されている。シートＰは、トナー像、すなわち像担持体１０上の形成されたトナー像と画像領域と重畳するように、同期を取って回転を開始するレジストローラＲ１０により転写領域に向けて搬送される。転写領域において、像担持体１０上のトナー像は転写電極の付勢によりシートＰ上に転写され、次いで、当該シートＰは分離電極２０の付勢により像担持体１０から分離される。
【００６２】
その後、定着手段Ｈの加圧、加熱により、前記トナー像を形成するトナー粉末はシートＰ上に溶融定着され、当該シートＰは、排紙路７８および排紙手段である排紙ローラ７９を介して排紙トレイＴ上に排紙される。
なお、図９において、シートＰは給紙トレイ２２にのみ示してある。
【００６３】
ここで、給紙トレイ２４における参照記号Ｓは、図示しないコイルバネ等の付勢手段により、常時、自由端が上方向に付勢される可動板であり、この結果、最上位紙が後述する送り出しローラに接触する様になっている。なお、給紙トレイ２２も上述の構成と同じ構成を有している。給紙トレイ２２、２４は、シートを収納する給紙収納手段であり、実施の態様において、上下方向に２段に配設した形態にあるが、それ以上の数の給紙トレイを備えることもできる。
【００６４】
この給紙トレイ２４の底部と装置本体の底壁との間に、所定の間隙を持った空間部２５を形成してある。この空間部２５は、シートＰの両面に画像を形成する態様（モード）において使用するものであり、シートの表裏反転用の第２搬送路８０（後記）の一部であって、シートの表裏を反転させるための反転路を構成する。
【００６５】
給紙トレイ２２、２４のそれぞれの先端部（給紙方向にみて、収納されるシートＰの先端に対応する）上部には、送り出しローラ５０、５３と、送り出しローラ５０、５３の下流に設けてあるフィードローラ５１、５４と、フィードローラ５１，５４と圧接し、シートＰの複数枚送りを防止するための重送防止ローラ５２、５５とが設けられており、これらは、給紙トレイ２２、２４に収納されたシートを、１枚ずつ分離しながら送り出す給紙手段である。
【００６６】
６０は、画像形成装置本体外に少なくとも一部が突出し、シートが載置される外部収納手段である手差し給紙トレイで、画像形成装置の本体側壁に対して下端を支点として開閉できるように構成してある。手差し給紙トレイ６０上に載置されるシートＰを画像形成に伴って送り出すために、送り出しローラ６１、送り出しローラ６１の下流に設けてあるフィードローラ６３、フィードローラ６３と圧接し、シートＰの複数枚送りを防止するための重送防止ローラ６５が、前述した給紙トレイ２２、２４に対応して設けた給紙手段と同じ機能を果たすべく、実質的に同じ構成を有した外部給紙手段である。
【００６７】
シートの搬送路は、シートＰ上に画像形成（画像記録）を行わせるための画像形成路７０（シートの移動方向にみて、下方から上方に延びている）と、上段の給紙トレイ２２に収納されるシートを搬送する上段給紙路７２、下段の給紙トレイ２４に収納されるシートを搬送する下段給紙路７４、画像形成がなされたシートを排紙トレイＴ上に排紙するための排紙路７８を有している。すなわち、各給紙トレイ２２、２４から、画像形成手段Ｅを介して、排紙ローラ７９までのシートが搬送される。このシートが搬送される搬送路を、本明細書においては第１搬送路という。なお、この第１搬送路は、シートの片面に画像を形成する際に、シートが搬送される搬送路である。
【００６８】
（上側）分岐ガイド９０は、第１面に画像形成されたシートＰあるいは両面に画像形成されたシートを排紙路７８に向かわせたり、または、後述する第２搬送路８０に向かわせたりするように制御されるものである。換言すれば、ユーザ設定の画像形成の形態（シートの片面のみに画像を形成するモードか、シートの両面に画像を形成するモードか）に応じて制御され、図９において上側に向けて、画像形成路７０を搬送されているシートＰの搬送路を、排紙路７８か、第2搬送路かを切り替える切替手段である。具体的にいえば、シートの両面に画像形成を行うモードが設定されている場合、分岐ガイド９０は、第１面に画像形成され、転写トナー像を有するに至ったシートＰを第２搬送路８０に送り込むように、図の破線位置に位置づけられるように図示しない制御部を介して制御される。また、シートの片面に画像形成を行うモードが設定されている場合、又は、シートの両面に画像形成を行うモードが設定され、かつ、シートの両面に画像形成がなされたシートを搬送する場合、分岐ガイド９０は、図の実線位置をとるように図示しない制御部を介して制御される。
【００６９】
また、画像形成装置は、片面に画像が形成されたシートに再度画像形成が可能なように、第２搬送路８０を有している。シートの第２面に対する画像形成プロセスは下記の通りである。
【００７０】
前述した如く、第１面に画像形成されたシートＰが第１搬送路（画像形成路７０）を上昇移動し、その先端が分岐ガイド９０に達したとき、当該分岐ガイド９０は図の破線位置に保たれているので、シートＰは第２搬送路８０に進入し、移動を継続する。第２搬送路８０の進入部は緩やかな円弧を描いており、シートＰのスムーズな移動を保証する。そして、第2搬送路８０の進入部で円弧を描いてＵターンしたシートＰは、第２搬送路８０を反転路へと下降し、反転ローラＲ２０に挟持され、分岐ガイド９３の方向に送り出される。このとき、分岐ガイド９３は図示の実線位置にあるので、送り出されてくる前記シートＰは下段の給紙トレイ２４の下に形成してある前記空間部２５に導かれる。この空間部２５に導かれたシートＰの画像形成された第１面は下側にある。
【００７１】
そして、反転ローラＲ２０がシートＰの後端を挟持した状態で回転を停止し、その後、前記と逆方向に回転を開始すると、シートＰは表裏を反転された状態、すなわち、画像が形成されていない第２面が像担持体１０側に向けられた状態で第１搬送路（下段給紙路７４を介して、画像形成路７０）に送り込まれ、レジストローラＲ１０で先端規制される。
【００７２】
一方、像担持体１０上には、前述したプロセスにより第２のトナー画像（裏面のトナー画像）が形成されており、当該像担持体１０の回転に同期してレジストローラＲ１０が回転を始めると、第２のトナー画像領域と重なる状態でシートＰが転写領域に進入する。以後、転写処理、分離処理、定着処理がされて、裏面の画像が形成されたシートＰの先端が分岐ガイド９０のある部分に達したとき、分岐ガイド９０は図の実線位置に保たれており、画像形成路７０と排紙路７８とを連通状態とし、第２搬送路８０との連通を絶っているので、シートＰは排紙路７８に進入し、排紙ローラ７９を介して排紙トレイＴ上に排出される。
【００７３】
ところで、手差し給紙部に設けられた手差し給紙トレイ６０であるが、実施の形態においては、図１に示す如く、その外側面が装置本体の側壁となる開閉扉１００上に設けてある。また、手差し給紙トレイ６０を含め、手差し給紙トレイ６０上に載置されるシートを送り出す給紙手段は、給紙トレイ２２用の給紙装置と略同じ高さ位置を以て、開閉扉に取り付けてある。
【００７４】
手差し給紙トレイ６０上から装置内に送り込まれるシートＰの搬送路（以下、第３搬送路という）６６は、記第２搬送路８０を横切って延び、第１搬送路に連通するように構成してある。
具体的には、画像形成路７０のシート搬送方向上流側の転写電極１８のある画像記録部よりも手前側、より具体的には、前記レジストローラＲ１０の手前側（上流側）である合流部７６を終端とするように構成してある。
【００７５】
図１０は、複写機１の制御系をあらわしたブロック図である。
自動原稿搬送装置Ａは、上述したように、原稿の搬送を行う装置であり、制御系としては、自動原稿搬送装置Ａの駆動制御するための制御回路であるＡＤＦ制御回路Ａ１と、クロックを生成する発振器Ａ５とを有している。この発振器Ａ５は、通常のクロックを生成する回路である。そして、ＡＤＦ制御回路Ａ１は、ローラ郡や切替手段等を含む原稿搬送処理部２８や原稿のサイズ検知を行うためのセンサ（不図示）などを駆動制御するための回路であり、ゲートアレイのみで構成されてもよく、あるいは、ゲートアレイの他に、ＲＯＭやＲＡＭなどとともにＣＰＵを有していてもよい。このＡＤＦ制御回路Ａ１は、発振器Ａ５で生成されたクロックで駆動される。また、自動原稿搬送装置Ａは、後述する画像処理＆エンジン制御基板（以下、エンジン制御基板ともいう）Ｃとデータの授受を行い、エンジン制御基板Ｃに管理されながら、原稿の搬送の制御が行われる。
【００７６】
原稿画像読取部Ｂは、上述したように、原稿の画像を光電変換する部であり、制御系としては、原稿画像読取部Ｂのメカを駆動制御するための制御回路である読取メカ制御回路Ｂ１と、クロックを生成する発振器Ｂ５と、光電変換部であるＣＣＤ３５を制御する光電変換制御回路であるＣＣＤ制御回路Ｂ２を有している。このクロック発生装置Ｂ５は、上述した発振器Ａ５と同様に通常のクロックの生成を行う回路である。そして、読取メカ制御回路Ｂ１は、上述した２つのミラーユニット３０、３１の移動や、拡大・縮小に合わせたレンズ３３の移動など、原稿画像読取部Ｂのメカ系の駆動を制御するための回路であり、ゲートアレイのみで構成されてもよく、あるいは、ゲートアレイの他に、ＲＯＭやＲＡＭなどとともにＣＰＵを有していてもよい。この読取メカ制御回路Ｂ１は、クロック発生装置Ｂ５で生成されたクロックで駆動される。
【００７７】
また、ＣＣＤ制御回路Ｂ２は、ＣＣＤ３５を駆動するための制御回路である。このＣＣＤ制御回路Ｂ２は、クロック発生装置Ｂ５からのクロックではなく、後述するようにクロック発生装置ＣＲ６からのディザリング・クロックで駆動される。また、原稿画像読取部Ｂは、後述するエンジン制御基板Ｃとデータの授受を行い、エンジン制御基板Ｃに管理されながら、制御を行う。
【００７８】
書込部Ｄは、上述したように、画像データに従って書き込みを行う部であり、制御系としては、画像データに基づいてＬＤ４０から出射される光の変調を制御する書込制御回路Ｄ１と、偏向器であるポリゴン４２で偏向されたＬＤ４０から出射された光を検出してインデックス信号を出力する検出器（インデックスセンサ）Ｄ２とを有している。ここで、検出器Ｄ２は、副走査方向（像担持体１０の移動方向）の各ライン毎に、ＬＤ４０の光を検出してインデックス信号を出力し、このインデックス信号に基づいて、主走査方向の書込開始がなされるものであって、この構成自体は、公知であるので、ここでは説明を省略する。書込制御回路Ｄ１は、画像データに基づいたＬＤ４０の強度変調及び／又はパルス幅変調の制御を行うための回路であり、ゲートアレイのみで構成されてもよく、あるいは、ゲートアレイの他に、ＲＯＭやＲＡＭなどとともにＣＰＵを有していてもよい。この書込制御回路Ｄ１は、後述する発振器ＣＷ１で生成されたクロックで駆動される。また、書込部Ｄは、後述するエンジン部Ｅやエンジン制御基板Ｃとデータの授受を行い、エンジン部Ｅやエンジン制御基板Ｃに管理されながら、画像データに基づいた露光（書込）を行う。
【００７９】
エンジン部Ｅは、上述したしたように、画像をシート上に形成する部であり、制御系としては、エンジン部Ｅの各部の動作やプロセス条件を制御するエンジン制御回路Ｅ１と、クロックを生成する発振器Ｅ５とを有している。このクロック発生装置Ｅ５は、上述した発振器Ａ５と同様に通常のクロックの生成を行う回路である。そして、エンジン制御回路Ｅ１は、上述した像担持体１０、帯電電極１４、現像手段１６、転写電極１８、分離電極２０、定着手段Ｈなどの駆動を制御するための回路であり、ゲートアレイのみで構成されてもよく、あるいは、ゲートアレイの他に、ＲＯＭやＲＡＭなどとともにＣＰＵを有していてもよい。このエンジン制御回路Ｅ１は、クロック発生装置Ｅ５で生成されたクロックで駆動される。エンジン部Ｅは、後述するエンジン制御基板Ｃとデータの授受を行い、エンジン制御基板Ｃに管理されながら、制御を行う。
【００８０】
操作部Ｕは、複写機１の前面に設けられた操作パネル（液晶などの表示部及びタッチパネルやキーなどの入力部を備えたパネル）に、複写機の動作の状態やユーザーが動作の設定を行うための部であり、制御系としては、操作パネルの表示の制御や押圧の検知を行う操作制御回路Ｕ１と、クロックを生成する発振器Ｕ５とを有している。この発振器Ｕ５は、上述した発振器Ａ５と同様に通常のクロックの生成を行う回路である。そして、操作制御回路Ｕ１は、液晶への表示制御及びタッチパネルやキーの押圧検知などの制御をするための回路であり、ゲートアレイのみで構成されてもよいが、表示文字等が多いため、ゲートアレイの他に、ＲＯＭやＲＡＭなどとともにＣＰＵを有していることが好ましい。この操作制御回路Ｕ１は、クロック発生装置Ｕ５で生成されたクロックで駆動される。操作部Ｕは、後述する全体制御基板Ｚとデータの授受を行い、全体制御基板Ｚに管理されながら、制御を行うとともに、ユーザーにより設定された情報を全体制御基板Ｚへと伝達する。
【００８１】
インタフェース部（以下、Ｉ／Ｆ部という）Ｖは、外部機器（例えば、ＦＡＸやプリントコントローラなど外部機器であり、この場合、複写機１に内蔵されるものであってもよい）との通信（データの授受）を行うためのインタフェース部であり、制御系としては、外部機器とのインタフェースの制御を行うＩ／Ｆ制御回路Ｖ１と、クロックを生成する発振器Ｖ５とを有している。この発振器Ｖ５は、上述した発振器Ａ５と同様に通常のクロックの生成を行う回路である。そして、Ｉ／Ｆ制御回路Ｖ１は、インタフェースの制御を行う回路であり、ゲートアレイのみで構成されてもよいが、ゲートアレイの他に、ＲＯＭやＲＡＭなどとともにＣＰＵを有していてもよい。このＩ／Ｆ制御回路Ｖ１は、発振器Ｖ５で生成された通常のクロックで駆動される。Ｉ／Ｆ部Ｖは、後述する全体制御基板Ｚとデータの授受を行い、全体制御基板Ｚに管理されながら、制御を行うとともに、外部機器からの情報を全体制御基板Ｚへと伝達する。
【００８２】
エンジン制御基板Ｃは、自動原稿搬送装置Ａ、原稿画像読取部Ｂ、書込部Ｄ、エンジン部Ｅなどを管理するとともに、シートの搬送制御や画像処理を行うための基板であり、これら管理や制御を司るＣＰＵＣ１と、クロックを生成する発振器Ｃ５と、読み取った画像データの画像処理などを行う読取制御部ＣＲと、書き込む画像データの画像処理を行う書込制御部ＣＷとを有している。この発振器Ｃ５は、上述した発振器Ａ５と同様に通常のクロックの生成を行う回路である。そして、ＣＰＵＣ１は、図示しないＲＯＭに格納されたプログラムに基づいて、図示しないＲＡＭを作業領域として、種々の制御を行う制御回路として機能する。このＣＰＵＣ１は、発振器Ｃ５で生成されたクロックで駆動される。なお、このエンジン制御基板Ｃは、自動原稿搬送装置Ａ、原稿画像読取部Ｂ、書込部Ｄ、エンジン部Ｅおよび後述する全体制御基板Ｚとデータの授受を行うよう構成され、全体制御基板Ｚによる管理下のもとで、自動原稿搬送装置Ａ、原稿画像読取部Ｂ、書込部Ｄ、エンジン部Ｅを制御する。
【００８３】
読取制御部ＣＲは、ＣＣＤ制御回路Ｂ１を制御するためのクロック信号を与えるとともに、ＣＣＤ３５によって光電変換された画像データの画像処理を行う部であり、原稿画像読取部Ｂとともに画像読取装置の一部を構成する。この読取制御部ＣＲは、画像データの画像処理を行う読取画像処理回路ＣＲ１と、ディザリング・クロックを生成するクロック発生装置ＣＲ６を有している。読取画像処理回路ＣＲ１は、ＣＣＤ３５によって読み取られた画像データに対して、領域判別、輝度／濃度変換、フィルター、変倍、ガンマ変換、誤差拡散、スムージングなどの画像処理を施す回路であり、ゲートアレイのみで構成されているが、ゲートアレイの他に、ＲＯＭやＲＡＭなどとともにＣＰＵを有していてもよい。このクロック発生装置ＣＲ６は、ディザリング・クロックの生成を行う回路である。
【００８４】
以上のクロック発生装置は、時間間隔が分散された状態になるように複数のクロックの中から所望のクロックを選択し、ディザリング・クロックとして出力するものである。このディザリング・クロックは、図１１に示すような所定の変調プロファイルに基づいて、所定の周期Ｔ間隔で周波数を変調されたものである。なお、この周波数偏差の幅（すなわち、帯域幅）変調幅（図８における左右方向の幅であり、図１１においては上下方向の幅）は、拡散されたディザリング・クロックの周波数の中心（基準クロック信号の周波数Ｎｒを中心に周波数偏差を生じさせた場合は、Ｎｒ）に対して、±１０％（好ましくは、±５％以内、さらに好ましくは、±２．５％以内）である（図１１における実線）。
【００８５】
なお、変調幅は、基準クロック信号の周波数を中心に行う必要はなく、基準クロック信号の周波数を、変調幅の最大周波数としてもよく（図１１における一点鎖線）、逆に、変調幅の最小周波数としてもよい（図１１における鎖線）。
【００８６】
また、変調プロファイルとして正弦波などでもよいが、図１１に示すような変調プロファイルの方が、一定の周波数にとどまる時間が小さくなるため、スペクトラムを均一に拡散でき、ＥＭＩ成分のピークを低減するうえで望ましい。
【００８７】
そして、このディザリング・クロックは、読取画像処理回路ＣＲ１の駆動クロックとして、読取画像処理回路ＣＲ１に入力され、読取画像処理回路ＣＲ１は、このディザリング・クロックで駆動される。また、このディザリング・クロックは、ＣＣＤ制御回路Ｂ１の駆動クロックとして、ＣＣＤ制御回路Ｂ１にも入力され、ＣＣＤ制御回路Ｂ１は、ディザリング・クロックで、駆動される。なお、読取画像処理回路ＣＲ１で画像処理がなされた画像データは、後述する記録画像処理回路ＣＷ１へ直接出力されるか、あるいは、後述する圧縮伸長回路Ｚ２を介して画像メモリＺ３に格納される。
【００８８】
書込制御部ＣＷは、書込制御回路Ｄ１を制御するためのクロック信号を与えるとともに、画像データの画像処理を行う部分である。この書込制御部ＣＷは、画像データの画像処理を行う書込画像処理回路ＣＷ１と、クロックを生成する発振器ＣＷ５とを有している。書込画像処理回路ＣＷ１は、画像メモリＺ３から読み出され伸長された画像データあるいは読取画像処理回路ＣＲ１から出力された画像データを、書込部Ｄやエンジン部Ｅの特性に合わせた画像処理を施し、ＬＤ４０へ出力する回路であり、ゲートアレイのみで構成されているが、ゲートアレイの他に、ＲＯＭやＲＡＭなどとともにＣＰＵを有していてもよい。この発振器ＣＷ５は、上述した発振器Ａ５と同様に通常のクロックの生成を行う回路である。このクロックは、書込画像処理回路ＣＷ１の駆動クロックとして、書込画像処理回路ＣＷ１に入力され、書込画像処理回路ＣＷ１は、このクロックで駆動される。また、このクロックは、書込制御回路Ｄ１の駆動クロックとして、書込制御回路Ｄ１にも入力され、書込制御回路Ｄ１はクロックで書込画像処理回路ＣＷ１から出力される画像データに応じた変調をかけ、ＬＤ４０を駆動する。
【００８９】
全体制御基板Ｚは、複写機全体の制御を司る基板、すなわち、複写機全体のシーケンスの制御を行うための基板である。この全体制御基板Ｚには、複写機全体のシーケンス制御を行うシーケンス制御回路であるＣＰＵＺ１と、画像データを圧縮／伸長する圧縮伸長回路Ｚ２と、画像データを記憶する画像メモリＺ３と、ディザリング・クロックを生成するクロック発生装置Ｚ６を有している。
【００９０】
このクロック発生装置Ｚ６は、上述したクロック発生装置ＣＲ６と同様であるので、その説明は省略する。そして、ＣＰＵＣ１は、図示しないＲＯＭに格納されたプログラムに基づいて、図示しないＲＡＭを作業領域として、複写機全体のシーケンス制御を行うシーケンス制御回路として機能する。このＣＰＵＣ１は、クロック発生装置Ｚ６で生成されたディザリング・クロックで駆動される。圧縮伸長回路Ｚ２は、ＣＣＤ３５で読み取られた画像データ（読取画像処理回路ＣＲ１で画像処理された画像データ）を圧縮する圧縮回路と、後述する画像メモリＺ３に記憶された画像データ（圧縮されたデータ）を伸長して記録画像処理回路ＣＷ１へ出力する伸長回路とから構成されるゲートアレイである。また、画像メモリＺ３は、圧縮伸長回路Ｚ２で圧縮された画像データを記憶する記憶手段である。この圧縮伸長回路Ｚ２および画像メモリＺ３は、クロック発生装置Ｚ６で生成されたディザリング・クロックで駆動される。なお、この全体制御基板Ｃは、操作部Ｕ、Ｉ／Ｆ部Ｖおよびエンジン制御基板Ｃとデータの授受を行い、複写機全体の制御を行うよう構成されている。
【００９１】
このように本実施の形態例の画像形成装置では、ＣＣＤ制御回路Ｂ１および読取画像処理回路ＣＲ１は、同じディザリング・クロックで駆動される。これは、ＣＣＤ制御回路Ｂ１と読取画像処理回路ＣＲ１とを、異なるディザリング・クロックで駆動させた場合は、ＣＣＤ３５から出力される画像データと、画像処理を施す画像データとの整合がとれず、良好な画像読取ができないためである。なお、本実施の形態では、この読取画像処理回路ＣＲ１は、ＣＣＤ３５の読み取りにリアルタイムで画像処理を施しているので、特にこの問題を解決することができる。
【００９２】
また、本実施の形態では、少なくとも１つの制御回路（本実施の形態では、ＣＣＤ制御回路Ｂ１と読取画像処理回路ＣＲ１）がディザリング・クロックで駆動されるとともに、書込制御回路Ｄ１は通常のクロックで駆動されるよう構成している。これは、一般に、書き込み系は高精度が要求され、そのため、普通にディザリング・クロックを用いた場合には、そのクロックの位相の変化により書き込みにムラが生じやすいため、良好な画像記録ができにくいためである。
【００９３】
そして、本実施の形態においては、ディザリング・クロックを用いているので、基本波や高調波の輻射のピーク部分の強度の低減をおこなうことができ、ＥＭＩ対策も十分にとることができる。
【００９４】
〈画像形成装置▲２▼〉
図１２はさらに他の実施の形態例における複写機１の制御系をあらわしたブロック図である。なお、本実施の形態例においては、上述した実施の形態例と基本的に同じ構成については同じ符号を付与し、以下において特に説明がない限り、上述の実施の形態例と同じであり、その説明を省略する。
【００９５】
上述した実施の形態においては、２つのクロック発生装置ＣＲ６、Ｚ６を利用し、複数の制御回路のうちディザリング・クロックで駆動された制御回路は、ＣＣＤ制御回路Ｂ２、読取画像処理回路ＣＲ１、ＣＰＵＺ１、圧縮伸長回路Ｚ２、画像メモリＺ３であった。
【００９６】
しかし、この実施の形態においては、図１２に示すように、クロック発生装置Ａ６、Ｂ６、Ｅ６、Ｕ６、Ｖ６、Ｃ６、ＣＲ６、ＣＷ６、Ｚ６のそれぞれから、ディザリング・クロックが出力されるように構成している。このように、すべての部位で、ディザリング・クロックを生成するクロック発生装置を設けて、各制御回路をディザリング・クロックで駆動するようにしている。これにより、よりＥＭＩ対策を図ることができる。
【００９７】
ところで、各所にクロック発生装置を単純に設けた場合、良好な画像記録ができなかったり、良好な画像読み取りができなかったり、さらには、種々の制御回路間での整合が取れなかったり種々の問題が発生した。
【００９８】
そこで、本実施の形態においては、各クロック発生装置Ａ６、Ｂ６、Ｅ６、Ｕ６、Ｖ６、Ｃ６、ＣＲ６、ＣＷ６、Ｚ６で生成されるディザリング・クロックの周波数偏差を、それぞれのＷＡ、ＷＢ、ＷＥ、ＷＵ、ＷＶ、ＷＣ、ＷＣＲ、ＷＣＷ、ＷＺとすると、次のいずれかのように各周波数偏差の設定を行うことにより、上述の問題を解決することができた。
ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＡ，
ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＢ，
ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＥ，
ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＵ，
ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＣ，
ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＺ
すなわち、外部機器との通信を行うＩ／Ｆ制御回路Ｖ１を駆動するディザリング・クロックの周波数偏差ＷＶをもっとも狭くすることで、外部機器との通信エラーの発生を抑制することができ、外部機器との整合性の確保を行うことができる。
【００９９】
また、書込制御を行う書込制御回路Ｄ１を駆動するディザリング・クロックの周波数偏差ＷＣＷを、周波数偏差ＷＶよりは広くし、その他の周波数偏差（ＷＣＲ、ＷＡ、ＷＢ、ＷＥ、ＷＵ、ＷＣ、ＷＺ）よりも狭くすることで、拡散による書き込みにムラを抑えて良好な画像記録を行うことができる。また、ＣＣＤ制御回路Ｂ２を駆動するディザリング・クロックの周波数偏差ＷＣＲを、周波数偏差ＷＶ、ＷＣＷよりは広くし、その他の周波数偏差（ＷＡ、ＷＢ、ＷＥ、ＷＵ、ＷＣ、ＷＺ）よりも狭くする。これは、本発明者らが検討を行った結果、読取り系では、ディザリング・クロックによる画像信号の影響はＣＣＤ３５が１ラインの画像を読込むときの蓄積時間の変化になって現れ、１画素１画素の画像データに対しては影響は少ない。また、１ラインの蓄積時間に比較してクロックの周波数偏差の変化は無視できるほど小さい。これに対して、書込み系では、ディザリング・クロックによる画像信号の影響は１画素１画素の印字位置に現れ、個々の画素の印字位置の変化はジッターとなって画質の低下を招く。
【０１００】
さらに、本実施の形態では、検出器（インデックスセンサ）Ｄ２によるインデックス信号の出力を、クロック発生装置ＣＷ６にも入力するよう構成している。クロック発生装置ＣＷ６では、このインデックス信号が入力されると、リセットをかけられるように構成している。すなわち、クロック発生装置ＣＷ６は、上述したように、変調プロファイルに基づいて、所定の周期Ｔ間隔で周波数が変調されたと同様な状態にして、基準クロック信号の帯域を拡散しているが、インデックス信号に応じてリセットがかけられるために、主走査の各ラインにおいて、常に、同じ拡散の仕方を取ることができ、良好な画像書込みを行うことができる。特に、この場合、変調プロファイルにより、予め拡散の仕方がわかっているので、これに合わせた画像処理（記録画像処理回路ＣＷ１による画像処理）を施すことによって、さらに良好な画像書込みを行うことができる。
【０１０１】
なお、本実施の形態では、クロック発生装置ＣＷ６に、インデックス信号に応じてリセットをかけるように構成しているが、このリセットをかけずに、書込制御回路Ｄ１を、ディザリング・クロックで駆動した場合画像書き込み時に問題となるモアレを、ディザリング・クロックの拡散により防ぐことができる。この場合、変調プロファイルの周期Ｔの整数倍が、主走査１ラインを走査する時間にならないようにすればよい。
【０１０２】
〈画像形成装置▲３▼〉
また、本実施の形態のように、複数のクロック発生装置を用い、しかも、それらで生成されるディザリング・クロックの周波数偏差が異なる場合に、各制御回路間で情報の授受を行うに際しては、伝達エラーを生じる。そこで、図１３に示すように、各制御回路間でデータ通信が行われる通信線の途中に、通信されるデータを一時記憶する一時記憶部（バッファなど）を設けることが好ましい。これにより、周波数偏差の相異を気にせずに、データの授受を行うことができ、伝達エラーの発生を防ぎ、種々の制御回路間での整合を容易にとることができる。
【０１０３】
さらに、本実施の形態のように、１つの装置内に複数のクロック発生装置を用いた場合、各制御回路間でタイミングを合わせたいことがある。そのために、複数のクロック発生装置で同期を取るように構成させることが好ましい。この同期の取り方は、例えば、上述したように同期をとりたい複数のクロック発生装置に、リセット信号を与えることにより行うことができる。この場合、複数のクロック発生装置すべてに対してリセットをかける必要はなく、少なくとも、同期を取りたいクロック発生装置にリセットをかければよい。
【０１０４】
以上詳述したように、上述した実施の形態例のクロック発生装置やクロック発生方法を適用した基板、画像形成装置によれば、良好な画像記録や画像読み取りを行いつつ、さらには、種々の制御回路間での整合が取れ、かつ、ＥＭＩ対策も十分にとることができるようになる。
【０１０５】
【発明の効果】
以上詳細に説明したように、本発明によれば、放射電磁雑音のレベルを低減させつつ、他のディジタル回路と一体的に形成することが可能なクロック発生装置およびクロック発生方法を実現できる。また、放射電磁雑音のレベルを低減させつつ、他のディジタル回路と一体的に形成することが可能なクロック発生装置を備えた基板および画像形成装置を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態例のクロック発生装置の全体の電気的構成を示す構成図である。
【図２】本発明の一実施の形態例のクロック発生装置の動作を説明するタイムチャートである。
【図３】本発明の一実施の形態例のクロック発生装置の主要部の電気的構成を示す構成図である。
【図４】本発明の一実施の形態例のクロック発生装置の動作を説明するタイムチャートである。
【図５】本発明の一実施の形態例のクロック発生装置の動作を説明するタイムチャートである。
【図６】本発明の一実施の形態例のクロック発生装置の動作を説明するタイムチャートである。
【図７】本発明の一実施の形態例のクロック発生装置の動作を説明するタイムチャートである。
【図８】本発明の一実施の形態例のクロック発生装置が発生するディザリング・クロックの周波数帯域を示す特性図である。
【図９】本発明のクロック発生装置を適用した画像形成装置の断面構成を示す構成図である。
【図１０】本発明の実施の形態の画像形成装置の制御系の概略構成を示すブロック図である。
【図１１】クロック発生装置の変調プロファイルを示す図である。
【図１２】本発明の実施の形態の画像形成装置の制御系の概略構成を示すブロック図である。
【図１３】本発明の実施の形態の画像形成装置の制御系の概略構成を示すブロック図である。
【符号の説明】
４０１  ＣＰＵ
４１０  基準クロック発生部
４２０  ディレイチェーン部
４３０  同期信号検出部
４４０  切替制御部
４５０  セレクト部
【図１】
0003711840.tif 000002
【図２】
0003711840.tif 000003
【図３】
0003711840.tif 000004
【図４】
0003711840.tif 000005
【図５】
0003711840.tif 000006
【図６】
0003711840.tif 000007
【図７】
0003711840.tif 000008
【図８】
0003711840.tif 000009
【図９】
0003711840.tif 000010
【図１０】
0003711840.tif 000011
【図１１】
0003711840.tif 000012
【図１２】
0003711840.tif 000013
【図１３】
0003711840.tif 000014