(57)【特許請求の範囲】
【請求項１】
ベースバンド信号を利得制御信号に応じて可変増幅する可変増幅手段と、
前記ベースバンド信号の経路に設けられたハイパスフィルタ手段と、
前記利得制御信号の変化量を検出してこの変化量に応じて前記ハイパスフィルタ手段の低域遮断周波数を変化制御する制御手段とを含み、
前記制御手段は、前記変化量が所定値より小なる場合には所定の低域遮断周波数となり、逆に、前記変化量が所定値以上の場合には前記所定の低域遮断周波数より高い低域遮断周波数となるよう制御することを特徴とする受信機のベースバンド回路。
【請求項２】
前記利得制御信号はアナログ信号であり、前記制御手段は、前記アナログ信号を時間微分して前記変化量に対応する信号の絶対値を生成する手段と、この絶対値と所定値とを比較する手段とを有し、この比較結果に応じて前記低域遮断周波数を変化させるようにしたことを特徴とする請求項１記載の受信機のベースバンド回路。
【請求項３】
前記制御手段は、前記低域遮断周波数を、前記高い低域遮断周波数から前記所定の低域遮断周波数へ変化させる場合には、所定遅延時間だけ制御タイミングがずれるよう動作することを特徴とする請求項１または２記載の受信機のベースバンド回路。
【請求項４】
前記利得制御信号はディジタル信号であり、前記制御手段は、前記ディジタル信号を所定間隔でサンプリングする手段と、このサンプリング間隔での前記ディジタル信号の変化量の絶対値を所定値と比較する手段とを有し、この比較結果に応じて前記低域遮断周波数を変化させることを特徴とする請求項１記載の受信機のベースバンド回路。
【請求項５】
前記受信機はダイレクトコンバージョン型の受信機であることを特徴とする請求項１〜４いずれか記載の受信機のベースバンド回路。
【請求項６】
ベースバンド信号を利得制御信号に応じて可変増幅する可変増幅手段と、前記ベースバンド信号の経路に設けられたハイパスフィルタ手段とを含む受信機のベースバンド回路における低域遮断周波数制御方法であって、
前記利得制御信号の変化量を検出してこの変化量に応じて前記ハイパスフィルタ手段の低域遮断周波数を変化制御する制御ステップを含み、
前記制御ステップは、前記変化量が所定値より小なる場合には所定の低域遮断周波数となり、逆に、前記変化量が所定値以上の場合には前記所定の低域遮断周波数より高い低域遮断周波数となるよう制御することを特徴とする低域遮断周波数制御方法。
【請求項７】
前記利得制御信号はアナログ信号であり、前記制御ステップは、前記アナログ信号を時間微分して前記変化量に対応する信号の絶対値を生成するステップと、この絶対値と所定値とを比較するステップと、この比較結果に応じて前記低域遮断周波数を変化させるステップとを有することを特徴とする請求項６記載の低域遮断周波数制御方法。
【請求項８】
前記制御ステップは、前記低域遮断周波数を、前記高い低域遮断周波数から前記所定の低域遮断周波数へ変化させる場合には、所定遅延時間だけ制御タイミングがずれるようにしたことを特徴とする請求項６または７記載の低域遮断周波数制御方法。
【請求項９】
前記利得制御信号はディジタル信号であり、前記制御ステップは、前記ディジタル信号を所定間隔でサンプリングするステップと、このサンプリング間隔での前記ディジタル信号の変化量の絶対値を所定値と比較するステップと、この比較結果に応じて前記低域遮断周波数を変化させるステップとを有することを特徴とする請求項６記載の低域遮断周波数制御方法。
【請求項１０】
前記受信機はダイレクトコンバージョン型の受信機であることを特徴とする請求項６〜９いずれか記載の低域遮断周波数制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は受信機のベースバンド回路及びその低域遮断周波数制御方法に関し、特にベースバンド回路内において直流オフセットの伝達を阻止するためのハイパスフィルタを備えたダイレクトコンバージョン型の受信機の改良に関するものである。
【０００２】
【従来の技術】
ダイレクトコンバージョン方式の受信機は、従来のスーパーヘテロダイン方式に比べて、高周波回路部が簡略化され、フィルタなどの部品点数が削減されることや、帯域制限やＡＧＣ（自動利得制御）などの機能がほとんどベースバンド帯域で実行されるので、これらをＣＭＯＳアナログ回路で実現できＬＳＩ化に向いていること等の利点があり、今後広く使われるものと予想される。
【０００３】
図７はこの種のダイレクトコンバージョン方式の受信機の具体的構成を示すブロック図である。図７において、アンテナ４０１で受信された高周波信号は、高周波バンドパスフィルタ４０２で帯域制限され、受信帯域が取り出される。帯域制限された信号はローノイズアンプ（ＬＮＡ）４０３で増幅され、そのまま直交復調器４０４に入力される。直交復調器４０４はローカル発振器４２５の生成するローカル信号で駆動されるが、このローカル信号は受信する高周波信号の中心周波数と同じである。この直交復調器４０４によって、高周波信号から直接ベースバンド信号が生成される。
【０００４】
ベースバンド信号はＩ，Ｑの２系統の信号であり、それぞれベースバンドフィルタ４０５，４０６で帯域制限されたあと、ＡＧＣ回路４０７で平均的振幅が一定になるように増幅される。この利得を制御する回路、アルゴリズムは本発明とは直接関係しないので、説明を省略する。ＡＧＣ回路４０７のダイナミックレンジは数１０ｄＢに達する（ＣＤＭＡ（Ｃｏｄｅ  Ｄｅｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  ）方式の場合には、８０ｄＢ程度）。ＡＧＣ回路４０７の出力はそれぞれ信号４２３，４２４として後段に出力される。
【０００５】
ダイレクトコンバージョン方式では、隣接チャンネルを抑圧するためのチャンネルフィルタは、ＩＦ帯のＳＡＷフィルタではなく、ベースバンドフィルタ４０５，４０６で実現する。これらは能動素子を用いた回路で実現できるので、ＩＣ化に適している。また、高周波を直接ベースバンド信号に変換するので、セカンドローカル発振器が不要である。それゆえ、ＬＮＡ４０３からベースバンド出力までの全ての受信回路を１チップ化できる可能性がある。これは、携帯電話器の小型化、部品点数削減に大きく寄与する。
【０００６】
しかしながら、フィルタ４０５，４０６およびＡＧＣ回路４０７において、直流オフセットが僅かでもあると、ＡＧＣの利得は場合によっては８０ｄＢにも達するので、出力が電源やグランドに張り付く飽和現象が発生する。例えば、フィルタ４０５で１ｍＶの直流オフセットがあり、ＡＧＣ回路４０７の利得が８０ｄＢ、すなわち、１００００倍であったとすれば、出力に１０Ｖの直流成分が出ることになる。もちろん、携帯電話などではこのような電圧は電池の電圧をはるかに超えているので、動作不能になってしまう。従って、ダイレクトコンバージョン受信機のベースバンド回路では、直流オフセットを可能な限り除去することが最重要課題となる。
【０００７】
直流オフセットを除去する最も単純な方法は、図８に示すようなＣ−カットである。図８では、Ｃ−カットに相当するハイパスフィルタ３０５〜３０７を、ＡＧＣ回路を構成するＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐ  ）３０２〜３０４の各間または出力に挿入している。図中のフィルタ３０１は、ベースバンドの帯域制限を行なうローパスフィルタであり、その伝達関数をＨ（ｓ）と記載している。このローパスフィルタは、本発明には直接は係わらないので、詳しい説明は省略する。本来は図８の構成がＩ，Ｑの２系統のベースバンド部に存在するが、双方とも全く同一の回路になるので、これ以後は１系統のみの構成で説明する。この構成の回路によって、各部で発生する直流オフセットが出力側へ伝達するのを阻止できる。尚、ハイパスフィルタの伝達関数をＢ（ｓ）として示している。
【０００８】
しかしながら、Ｃ−カットにおいては、各部分で発生する直流オフセット分を確実に取り除くために、図８に示すように、複数のハイパスフィルタを挿入する必要がある。信号を忠実に後段に伝えるためには、ハイパスフィルタのカットオフ周波数はできる限り低いことが望ましい。この構成でほぼ完璧に、静的な直流オフセットは防御可能である。
【０００９】
【発明が解決しようとする課題】
しかしながら、実際には次のような問題が発生する。例えば、図８中の可変利得増幅器（以下ＶＧＡ：Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ  ）３０４の入力換算オフセット（ポイント“ａ”換算の直流オフセット）がＶｏｆｓ  であるとする。Ｖｏｆｓ  値は時間的に変化しないと仮定すれば、図９のａに示すような一定の直流電圧である。ここで、ＶＧＡ３０４の利得は当初１倍（０ｄＢ）であったが、時刻“ｔ０  ”で、１０倍（２０ｄＢ）に変ったとする。図９のグラフｂは、その場合のＶＧＡ３０４の出力“ｂ”点での電圧を表す。このグラフのように、ｂ点での電圧は、時刻ｔ０  で突然、Ｖｏｆｓ  から１０×Ｖｏｆｓ  に変化するはずである。
【００１０】
この波形をハイパスフィルタ３０７でＣカットした、ハイパスフィルタ出力（ポイント“ｃ”での電圧）は、図９のｃの実線で示す波形になる。この波形から明らかなように、Ｃカットによって静的な直流オフセット電圧は除去できるが、ＶＧＡの入力換算オフセットと利得の変動によって、過渡的な波形が出力に現れ、この波形も、後段の復調回路（本発明では明記せず）でベースバンド信号を処理する上での障害になる。
【００１１】
この過渡現象の波高値Ｖpeakは、ＶＧＡの入力換算直流オフセットＶofs と前後の利得ｇ0 及びｇ1 によって、
Ｖpeak＝（ｇ1 −ｇ0 ）×Ｖofs   ……（１）
のように表される。すなわち、波高値は、利得の変化が大きいほど大きい。
【００１２】
一方、波形ｃの継続時間であるが、例えば電圧が波高値の１％までに収束する時間をτとし、ハイパスフィルタ３０７が１次であり、カットオフ周波数がｆｃ  であるとすると、
τ＝−ｌｎ（０．０１）／２πｆｃ    ……（２）
となる。例えば、ｆｃ  が１０ｋＨｚであれば、τは約７３．３μｓｅｃになる。この値は、Ｗ−ＣＤＭＡにおいては、約２８１チップ（チップレート３．８４Ｍｃｐｓとする）に相当する。これはかなり長い時間である。利得の変化が大きい場合には、τがこれほど長時間になると、ビットレートの劣化を引き起こす。これに対して、ｆｃ  がもし１ＭＨｚであれば、τ＝０．７３３μｓｅｃであり、２〜３チップ以内に過渡現象を１％程度に押さえることができる。
【００１３】
しかしながら、利得の変化が少ない通常の状態では、受信波形が崩れないように、カットオフ周波数をできる限り低く押さえたいという要求がある。すなわち、
（１）利得の変化が十分小さいとき（例えば、≦６ｄＢ）は、低域遮断周波数をできる限り低くする（例えば、１０ｋＨｚ程度）；
（２）利得の変化が所定値を上回る場合（例えば、＞６ｄＢ）は、低域遮断周波数を高くして（例えば、１ＭＨｚ程度）、すばやく過渡現象を収束させる（例えば、図９のｄの点線の波形のように）；
ような制御が必要になる。
【００１４】
ところで、ＶＧＡ３０４の利得変動による過渡現象の問題と対処方法について述べたが、当然のことながら、ＶＧＡ３０２，ＶＧＡ３０３においても、利得の変動があればそれに対応する過渡現象が発生し、ハイパスフィルタ３０５〜３０７を介して出力される。従って、上記と同じ問題を抱えており、同様に、上記と同じ対策が必要である。
【００１５】
本発明の目的は、ハイパスフィルタの低域遮断周波数をできる限り低くしつつ、利得変化による過渡現象の収束を早くするようにした受信機のベースバンド回路及びその低域遮断周波数制御方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明によれば、ベースバンド信号を利得制御信号に応じて可変増幅する可変増幅手段と、前記ベースバンド信号の経路に設けられたハイパスフィルタ手段と、前記利得制御信号の変化量を検出してこの変化量に応じて前記ハイパスフィルタ手段の低域遮断周波数を変化制御する制御手段とを含み、前記制御手段は、前記変化量が所定値より小なる場合には所定の低域遮断周波数となり、逆に、前記変化量が所定値以上の場合には前記所定の低域遮断周波数より高い低域遮断周波数となるよう制御することを特徴とする受信機のベースバンド回路が得られる。
【００１７】
そして、前記利得制御信号はアナログ信号であり、前記制御手段は、前記アナログ信号を時間微分して前記変化量に対応する信号の絶対値を生成する手段と、この絶対値と所定値とを比較する手段とを有し、この比較結果に応じて前記低域遮断周波数を変化させるようにしたことを特徴とする。
【００１８】
また、前記制御手段は、前記低域遮断周波数を、前記高い低域遮断周波数から前記所定の低域遮断周波数へ変化させる場合には、所定遅延時間だけ制御タイミングがずれるよう動作することを特徴とする。また、前記利得制御信号はディジタル信号であり、前記制御手段は、前記ディジタル信号を所定間隔でサンプリングする手段と、このサンプリング間隔での前記ディジタル信号の変化量の絶対値を所定値と比較する手段とを有し、この比較結果に応じて前記低域遮断周波数を変化させることを特徴とする。
【００１９】
本発明によれば、ベースバンド信号を利得制御信号に応じて可変増幅する可変増幅手段と、前記ベースバンド信号の経路に設けられたハイパスフィルタ手段とを含む受信機のベースバンド回路における低域遮断周波数制御方法であって、前記利得制御信号の変化量を検出してこの変化量に応じて前記ハイパスフィルタ手段の低域遮断周波数を変化制御する制御ステップを含み、前記制御ステップは、前記変化量が所定値より小なる場合には所定の低域遮断周波数となり、逆に、前記変化量が所定値以上の場合には前記所定の低域遮断周波数より高い低域遮断周波数となるよう制御することを特徴とする低域遮断周波数制御方法が得られる。
【００２０】
そして、前記利得制御信号はアナログ信号であり、前記制御ステップは、前記アナログ信号を時間微分して前記変化量に対応する信号の絶対値を生成するステップと、この絶対値と所定値とを比較するステップと、この比較結果に応じて前記低域遮断周波数を変化させるステップとを有することを特徴とする。
【００２１】
また、前記制御ステップは、前記低域遮断周波数を、前記高い低域遮断周波数から前記所定の低域遮断周波数へ変化させる場合には、所定遅延時間だけ制御タイミングがずれるようにしたことを特徴とする。更に、前記利得制御信号はディジタル信号であり、前記制御ステップは、前記ディジタル信号を所定間隔でサンプリングするステップと、このサンプリング間隔での前記ディジタル信号の変化量の絶対値を所定値と比較するステップと、この比較結果に応じて前記低域遮断周波数を変化させるステップとを有することを特徴とする。
【００２２】
本発明の作用を述べる。可変増幅器を用いてベースバンド信号を利得制御信号に応じて可変増幅するようにした受信機のベースバンド回路において、直流阻止用のハイパスフィルタをベースバンド信号の経路に設けた場合、上記可変増幅器の利得変化が十分小さい場合には（例えば、６ｄｂ以下の場合）、当該ハイパスフィルタの低域遮断周波数をできる限り低く設定しておき、逆に利得変化が所定値を上回る場合には（例えば、６ｄｂを超える場合）、低域遮断周波数を高くするよう制御して、過渡現象を素早く収束させるように構成する。
【００２３】
こうすることにより、利得変化が少ない場合には、低域遮断周波数が低いので、できる限り波形を忠実に復調回路へ送出し、安定した受信性能が得られる。一方、利得変化が大きい場合は、大きな過渡現象が発生するので、低域遮断周波数を高くして、すばやく過渡現象を収束させ、安定な受信状態に復帰することが可能になる。
【００２４】
【発明の実施の形態】
以下に図面を参照しつつ本発明の実施例につき詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図８と同等部分は同一符号にて示している。ベースバンド信号の通過する経路は、図８に示したものと全く同じである。新しく追加されているのは、利得制御信号の入力端子と、その利得制御信号を分解して各ＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ  ）に供給する利得制御信号を発生する利得配分回路１０１と、利得制御信号を入力とし、その変化を観測してその変化に応じて各ハイパスフィルタ３０５，３０６，３０７の低域遮断周波数を変える制御を行なう制御回路１０２とである。
【００２５】
このうち、利得配分回路については、本発明には直接関係しないので、詳細な説明は省略するが、簡単に言えば、入力された利得制御信号に応じて、ベースバンド回路全体の利得が変わればよいわけで、利得配分回路はその全体の利得を複数のＶＧＡに分配する機能を有している。
【００２６】
重要なことは、ハイパスフィルタ３０５，３０６，３０７と制御回路１０２の構成と動作である。従来技術の項で述べたように、本発明では、
（１）利得の変化が十分小さいとき（例えば、≦６ｄＢ）は、低域遮断周波数をできる限り低くする（例えば、１０ｋＨｚ程度）；
（２）逆に、利得の変化が所定値を上回る場合（例えば、＞６ｄＢ）は、低域遮断周波数を高くして（例えば、１ＭＨｚ程度）、すばやく過渡現象を収束させる；
というような制御を実現することが目的である。このような制御を行なうことにより、利得変動が少ない場合には、低域遮断周波数を低くして、できる限り波形を忠実に復調回路に送り、安定した受信性能が得られる。一方、利得変化が大きい場合は、大きな過渡現象が発生するので、低域遮断周波数を高くして、すばやく過渡現象を収束させ、安定な受信状態に復帰することが可能になる。
【００２７】
このような機能を実現するためには、ハイパスフィルタ３０５，３０６，３０７は、低域遮断周波数が変えられる構造になっている必要がある。図８では、コンデンサと抵抗からなる単純な１次のハイパスフィルタを想定していたが、本発明では、図２に示すように、バッファアンプ（利得が１倍）２０１の出力を、反転積分器２０２で積分し、加算器２０３にフィードバックする構成を考える。図中のαは積分定数である。この構成の伝達関数は、
Ｂ（ｓ）＝ｓ／（ｓ＋α）  ……（３）
となる。
【００２８】
カットオフ（遮断）周波数ｆｃ  は、αを用いて、
ｆｃ  ＝α／２π  ……（４）
となる。これは、コンデンサと抵抗で作る単純なハイパスフィルタと同じ形式である。この構成のメリットは、バッファの部分に、利得のあるアンプや、ローパスフィルタの機能を入れることが可能な点であり、その間の直流オフセットを一気にキャンセルできる点である。この件については、本発明とは直接関係ないので省略する。
【００２９】
図２の積分器の積分乗数αを、外部の信号（図中のControl 端子）で変化させることができれば、（４）式より明らかなように、低域遮断周波数を変えることができる。それが実現可能な反転積分器の構成を図３に示す。図３は平衡型反転積分器を示している。演算増幅器５０２，５０１とコンデンサ５０４，５０３と、抵抗５０５〜５０８とにより反転積分器を構成している。スイッチ５０９，５１０は外部のCont端子で制御される。このCont端子が“１”のときはスイッチ５０９，５１０がオンになり、“０”のときはオフになるように回路を組めば、Cont端子の状態によって、積分乗数α及び低域遮断周波数ｆc は、次のようになる。
【００３０】
Cont＝１の場合：
α＝１／ＣＲ2
ｆC ＝１／２πＣＲ2   ……（５）
Cont＝０の場合：
α＝１／Ｃ（Ｒ1 ＋Ｒ2 ），
ｆC ＝１／２πＣ（Ｒ1 ＋Ｒ2 ）  ……（６）
例えば、Ｃ＝１０ｐＦ、Ｒ１＝１．５７６ＭΩ、Ｒ２＝１５．１９０ｋΩに選べば、ほぼ、Cont＝１の場合は、ｆc ＝１ＭＨｚ、Cont＝０の場合は、ｆc ＝１０ｋＨｚになるように設計できる。
【００３１】
図３におけるＣｏｎｔ端子は図２におけるＣｏｎｔｒｏｌ端子とみなすことができ、この端子は図１における各ハイパスフィルタの制御端子であり、制御回路１０２の出力に接続されている。
【００３２】
次に、制御回路１０２の具体的な構成例と動作について述べる。図４に、利得制御信号がアナログ信号（利得のｄＢ値とリニアな関係にあることが望ましい）である場合の、制御回路の一構成例を示す。
【００３３】
入力された利得制御信号Ａは、まず反転型微分回路６０１で信号の変化量に比例したＢに変換される。微分回路６０１は、演算増幅器６０６とコンデンサ６０４、抵抗６０５で容易に構成することができる。図５に入力信号Ａと微分回路６０１の出力Ｂの関係を示す。微分出力Ｂは、判定回路６０２に入力され、スレッショルド電圧Ｖｔ  及び−Ｖｔ  とコンパレータ６０７，６０８において比較される。Ｖｔ  の値は、例えば、低域遮断周波数を切り替える利得変化の目安を６ｄＢとするのであれば、その６ｄＢの利得変化に相当する電圧変化値として決定できる。
【００３４】
図５に示すように、微分出力ＢがＶｔ  を超えた場合のみ、コンパレータ６０７の値Ｃが“１”になり、逆に、微分出力Ｂが−Ｖｔ  以下の場合のみ、コンパレータ６０８の値Ｄが“１”になる。それ以外では、ＣとＤは“０”である。本発明では、利得の変化が正でも負でも同等であるので、ＯＲ回路６０９によりＣとＤのＯＲ（論理和）をとったＥの値を生成する。回路６０３では、遅延回路６１０にて入力信号Ｅをτ時間だけ遅らせた信号Ｆをつくり、ＯＲ回路６１１によりＥとＦのＯＲである信号Ｇを生成して出力する。これによって、利得の変化量が大から小に切り替わったしばらくの間（＝τ）だけ、制御出力Ｇが“１”にとどまる。τの値は、ハイパスフィルタによる過渡現象が十分に収束する時間に設定する。
【００３５】
以上のようにすることによって、図５に示すように、入力された利得制御信号の変化が所定の値Ｖｔ  より大きい期間プラスτだけ、ハイパスフィルタの低域遮断周波数が高くなるように制御できることになり、上述した本発明の課題を達成することが可能である。
【００３６】
本発明の他の実施例として、その基本的構成は上記の通りであるが、図１の制御回路１０２の構成方法を変えた例を示す。先の実施例では、利得制御信号がアナログ信号の場合を考えたが、本例では、利得制御信号がディジタル信号であり、例えば、データの形で、外部のＣＰＵなどから与えられる場合を考える。この場合は、制御回路１０２は一種のプロセッサとして構成できる。
【００３７】
図６にその場合のプロセスのフローチャートを示す。まず、制御回路（以下プロセッサと記す）は初期状態からスタートし、手順９００で制御出力“Ｏｕｔｐｕｔ”を“０”に設定する。すなわち初期状態では、低域遮断周波数は低い状態である。
【００３８】
次に、手順９０１で、過去の利得制御信号Ｇ（０）の値をレジスタＧ（１）にシフトした後、新しい利得制御信号“Ｉｎｐｕｔ”を入力し、レジスタＧ（０）に記憶する。判定手順９０２で、新旧利得の差の絶対値が、所定の閾値、例えば６ｄＢより大きいかどうかを判定し、大きければ手順９０７へ、小さければ手順９０３へ飛ぶ。手順９０７では、タイマーをリスタートさせ、手順９０８で制御出力“Ｏｕｔｐｕｔ”を“１”にセットする。その後９０６に移る。
【００３９】
一方、手順９０３では、タイマーの値がτを超えているかどうかを判定する。τを超えていない場合は、何もせずそのまま手順９０６に移る。τを超えている場合は、手順９０４でタイマーをリセットしてかつ停止させ、制御出力“Ｏｕｔｐｕｔ”を“０”にセットする。その後９０６に移る。手順９０６では、プロセッサの入力サンプリング間隔に当たる時間ΔＴだけ待った後、手順９０１に移る。以下、同じことの繰り返しである。
【００４０】
本実施例で示すようなプロセッサ動作を、制御回路内に実現すれば、図５に示したタイミングチャートと同じような動作を実現することが可能であり、第１の実施例と等価な効果を実現できる。
【００４１】
また、本実施例では、利得制御信号がディジタル信号である場合について述べたが、仮にアナログ信号であったとしても、Ａ／Ｄ変換器を追加して、このアナログ信号をディジタルに変換すれば、本実施例を適用することは容易である。この場合も当然、本発明に含まれる。
【００４２】
【発明の効果】
以上述べたように、本発明によれば、利得の変化が十分小さいときには、低域遮断周波数をできる限り低くし、逆に、利得の変化が所定値を上回る場合には、低域遮断周波数を高くして、すばやく過渡現象を収束させるような制御を実現することが可能となるという効果がある。結果として、このような制御を行なうことにより、利得変動が少ない場合には、低域遮断周波数を低くして、できる限り波形を忠実に復調回路に送り、安定した受信性能が得られる。一方、利得変化が大きい場合は、大きな過渡現象が発生するので、低域遮断周波数を高くして、すばやく過渡現象を収束させ、安定な受信状態に復帰することが可能になる。
【図面の簡単な説明】
【図１】本発明によるダイレクトコンバージョン受信機のベースバンド回路の低域遮断周波数制御方法を説明するための概念図である。
【図２】本発明の実施例で使用される低域遮断周波数を変更可能なハイパスフィルタの構成例である。
【図３】積分定数可変型の反転型積分器の一例を示す図である。
【図４】低域遮断周波数制御回路の例を示す図である。
【図５】低域遮断周波数制御回路の動作を説明するタイムチャートの例である。
【図６】低域遮断周波数制御回路をプロセッサで実現する場合のフローチャートの例である。
【図７】ダイレクトコンバージョン受信機の従来の構成例を示す図である。
【図８】ダイレクトコンバージョン受信機のベースバンド回路の従来の構成例を示す図である。
【図９】利得変更時にベースバンド回路で発生する過渡現象を説明するタイムチャ−トである。
【符号の説明】
１０１  利得分配回路
１０２  制御回路
２０１  バッファ
２０２  反転積分器
２０３  加算器
３０１  ローパスフィルタ
３０２〜３０４  ＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐ  ）
３０５〜３０７  ハイパスフィルタ
【図１】
0003622728.tif 000002
【図２】
0003622728.tif 000003
【図３】
0003622728.tif 000004
【図４】
0003622728.tif 000005
【図５】
0003622728.tif 000006
【図６】
0003622728.tif 000007
【図７】
0003622728.tif 000008
【図８】
0003622728.tif 000009
【図９】
0003622728.tif 000010