(57)【特許請求の範囲】
【請求項１】
入力される搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の出力に同期して前記搬送波の値の記憶及び保持を繰り返す複数の記憶回路を継続接続してそれぞれの位相が直交する２信号に変換し前記搬送波と前記直交する２信号との位相関係を不変にして出力する移相手段と、前記移相手段から出力される直交する２信号とそれぞれの位相が直交する２つの変調ベースバンド信号を掛け合わせる第１及び第２の乗算手段と、前記第１及び第２の乗算手段の出力を加算する加算手段とを備えたことを特徴とする直交変調器。
【請求項２】
入力される搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の出力に同期して前記搬送波の値の通過及び保持を繰り返す複数の記憶回路を継続接続してそれぞれの位相が直交する２信号に変換し前記搬送波と前記直交する２信号との位相関係を不変にして出力する移相手段と、前記移相手段から出力される直交する２信号とそれぞれの位相が直交する２つの変調ベースバンド信号を掛け合わせる第１及び第２の乗算手段と、前記第１及び第２の乗算手段の出力を加算する加算手段とを備えたことを特徴とする直交変調器。
【請求項３】
入力される搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の出力に同期して入力の値の通過及び保持を繰り返す複数の記憶回路を継続接続してそれぞれの位相が直交する２信号に変換し前記搬送波と前記直交する２信号との位相関係を不変にして出力する移相手段と、前記入力を前記搬送波または前記移相手段の出力に切り替える切替手段と、前記切替手段を制御する制御手段と、前記移相手段から出力される直交する２信号とそれぞれの位相が直交する２つの変調ベースバンド信号を掛け合わせる第１及び第２の乗算手段と、前記第１及び第２の乗算手段の出力を加算する加算手段とを備えたことを特徴とする直交変調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、キャリアリークを抑圧する直交変調器に関し、具体的には直交変調器中の９０°移相器に関するものである。
【０００２】
【従来の技術】
図１１は、一般的な直交変調器の一例を示すブロック図である。この図１１において、３０は搬送波を直交する２信号に分岐する９０°移相器、３１は９０°移相器３０に接続された第１のミキサ、３２は９０°移相器３０に接続された第２のミキサ、３３は第１及び第２のミキサ３１、３２の出力を加算する加算器である。また、３４は９０°移相器３０の搬送波入力端子、３５は第１のミキサ３１の直交ベースバンド信号Ｉの入力端子、３６は第２のミキサ３２の直交ベースバンド信号Ｑの入力端子である。
【０００３】
上記のように構成された従来の直交変調器において、搬送波入力端子３４から入力された搬送波は９０°移相器３０により直交する２信号に分岐される。分岐された一方の搬送波は第１のミキサ３１に入力され、入力端子３５から入力される直交ベースバンド信号Ｉと乗算される。また、分岐された他方の搬送波は第２のミキサ３２に入力され、入力端子３６から入力される直交ベースバンド信号Ｑと乗算される。第１のミキサ３１及び第２のミキサ３２の各出力信号を加算器３３で加算することにより搬送波信号を生成し、この搬送波信号は直交変調出力端子３７から出力される。
【０００４】
次に、キャリアリークを抑圧する場合について、図１２及び図１３を参照して説明する。図１２はキャリアリーク発生の原因を示す説明図であり、図１３はキャリアリークを抑圧する方法を示す説明図である。
【０００５】
直交変調器のキャリアリーク発生の原因には、次に述べる二つがある。第１の原因としては、直交ベースバンド信号Ｉ及び直交ベースバンド信号ＱのＤＣオフセットや、直交変調器を構成する抵抗等の素子間の相対的なばらつきなどによるものである。第２の原因としては、例えば直交変調器をＩＣ化してＳＳＯＰのような小型パッケージに封入した場合、チップ上あるいは端子間、ボンディングワイヤ間のアイソレーション不足により、直交変調器ＩＣに入力した搬送波がＩＣチップ上の高インピーダンス回路部分に干渉したり、直交変調出力端子あるいはボンディングワイヤ等に干渉してキャリアリークとなって出力されるものがある。このように、上述した二つの原因によるものが加算されてキャリアリークとして直交変調出力端子３７に発生している。
【０００６】
また、上記キャリアリークを抑圧する手法としては、図１３に示すように、直交ベースバンド信号Ｉ及び直交ベースバンド信号ＱのＤＣオフセット及び素子間の相対的ばらつきで発生するキャリアリークが、搬送波の干渉によるキャリアリークとレベルが等しく、また位相が１８０°反転するように直交ベースバンド信号Ｉ及び直交ベースバンド信号ＱのＤＣバイアス値を調整し、直交変調出力端子に現れるキャリアリークを相殺することで、見かけ上キャンセルしている。
【０００７】
【発明が解決しようとする課題】
次に、本発明が解決しようとする課題について、図１４〜図１７を参照して説明する。
【０００８】
図１４（Ａ）は、従来の２逓倍２分周方式の９０°移相器の構成を示すブロック図であり、同図（Ｂ）は移相器を構成する第１、第２Ｄタイプラッチのゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を示す説明図である。図１４（Ａ）において、１は搬送波入力端子、２は直交ベースバンド信号Ｉの出力端子、３は直交ベースバンド信号Ｑの出力端子、４は搬送波入力端子１に接続された２逓倍回路、７は第１のＤタイプラッチ（以下、第１のラッチという）、８は第２のＤタイプラッチ（以下、第２のラッチという）であり、この第１のラッチ７及び第２のラッチ８はＤタイプフリップフロップ（以下、フリップフロップという）１０を構成する。
【０００９】
フリップフロップ１０は、Ｄ入力端子１４、Ｑ出力端子１５、Ｑ反転出力端子１７及びクロック入力端子１６を備え、Ｄ入力端子１４とＱ反転出力端子１７間は直接接続され、クロック入力端子１６は２逓倍回路４の出力端に接続され、さらにＱ出力端子１５はフリップフロップ１０の直交ベースバンド信号Ｑ出力端子３に接続され、また、直交ベースバンド信号Ｉ出力端子２は第１のラッチ７のＱ２出力端に接続されている。
【００１０】
図１５（Ａ）は、図１４（Ａ）に示す第１、第２ラッチをＤ−フリップフロップに置き換えたものである。この回路における２逓倍回路４の出力波形のデューティー比は５０％とする。また、同図（Ｂ）はＤ−フリップフロップＤ−ＦＦ１、Ｄ−ＦＦ２のクロック信号ＣＬＫが立ち上がった時及び立ち下がった時の動作状態を示す説明図である。
【００１１】
図１６及び図１７は、図１４（Ａ）に示す９０°移相器の搬送波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバンド信号Ｑの反転出力（Ｑ反転出力）、直交ベースバンド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信号）を示すタイミングチャートである。
【００１２】
図１１に示す直交変調器の９０°移相器に図１４（Ａ）に示す２逓倍２分周方式の９０°移相器を用いた場合、直交変調器の電源投入時毎に搬送波入力端子１に入力される搬送波信号Ｌｏｃａｌと直交ベースバンド信号Ｉ出力端子２から出力されるＩ信号及び直交ベースバンド信号Ｑ出力端子３から出力されるＱ信号との位相関係が１８０°反転する。図１６に示すタイミングチャートは電源投入時のＱ反転出力端子１７から出力されるＱ反転信号が「Ｌｏｗ」の場合のもので、Ｉ信号とＱ信号の位相差は９０°であり、搬送波信号Ｌｏｃａｌが立ち上がる時にＩ信号は「Ｌｏｗ」で、Ｑ信号は立ち下がる。
【００１３】
一方、図１７に示すタイミングチャートは、電源投入時にＱ反転出力端子１７から出力されるＱ反転信号が「Ｈｉ」の場合のもので、Ｉ信号とＱ信号の位相差は図１６と同様に９０°であるが、搬送波信号Ｌｏｃａｌが立ち上がる時にＩ信号は「Ｈｉ」でＱ信号は立ち上がり、図１６に対して搬送波信号ＬｏｃａｌとＩ信号及びＱ信号の位相関係が１８０°反転している。このため、図１３に示すように、直交変調出力端子で見かけ上キャンセルしていたキャリアリークが、ＤＣバイアス値と同相となり、キャリアリークが増大するという問題がある。
【００１４】
以上のように、キャリアリークの増大はＱ反転出力端子１７の値により発生するもので、直交変調器の電源投入時に直交変調出力端子におけるキャリアリークが増大し、再度電源を投入した時に減少するという現象を繰り返していた。
【００１５】
本発明は、上記のような問題を解決するものであり、電源投入時毎に９０°移相器に入力される搬送波信号と９０°移相器から出力されるＩ信号及びＱ信号との位相関係が変化しない９０°移相器を提供でき、キャリアリークを抑圧することができる直交変調器を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するために本発明の直交変調器は、入力される搬送波からそれぞれの位相が直交する２信号に変換し前記搬送波と前記直交する２信号との位相関係を不変にして出力する移相手段と、前記移相手段から出力される直交する２信号とそれぞれの位相が直交する２つの変調ベースバンド信号を掛け合わせる第１及び第２の乗算手段と、前記第１及び第２の乗算手段の出力を加算する加算手段とを備え、移相手段を、入力される搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の出力に同期して前記搬送波の値の記憶及び保持を繰り返す複数の記憶回路を縦続接続して前記搬送波の位相を変化させる移相回路から構成したものである。
【００１７】
本発明によれば、直交変調器の電源投入時毎に９０°移相器に入力される搬送波信号と９０°移相器から出力されるＩ信号及びＱ信号との位相関係が変化しない９０°移相器を提供でき、直交変調器のキャリアリークを抑圧することができる。
【００１８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、入力される搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の出力に同期して前記搬送波の値の記憶及び保持を繰り返す複数の記憶回路を継続接続してそれぞれの位相が直交する２信号に変換し前記搬送波と前記直交する２信号との位相関係を不変にして出力する移相手段と、前記移相手段から出力される直交する２信号とそれぞれの位相が直交する２つの変調ベースバンド信号を掛け合わせる第１及び第２の乗算手段と、前記第１及び第２の乗算手段の出力を加算する加算手段とを備えたものであり、直交変調器の電源投入時毎に搬送波と位相が直交する２信号との位相関係が変化しないという作用を有する。
【００１９】
また、直交変調器の電源投入時毎に移相手段に入力される搬送波と移相手段から出力される位相が直交する２信号との位相関係が変化しないという作用を有する。
【００２０】
請求項２の発明は、入力される搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の出力に同期して前記搬送波の値の通過及び保持を繰り返す複数の記憶回路を継続接続してそれぞれの位相が直交する２信号に変換し前記搬送波と前記直交する２信号との位相関係を不変にして出力する移相手段と、前記移相手段から出力される直交する２信号とそれぞれの位相が直交する２つの変調ベースバンド信号を掛け合わせる第１及び第２の乗算手段と、前記第１及び第２の乗算手段の出力を加算する加算手段とを備えて構成されるものであり、直交変調器の電源投入時毎に移相手段に入力される搬送波と移相手段から出力される位相が直交する２信号との位相関係が変化しないという作用を有する。
【００２１】
請求項３の発明は、入力される搬送波を２逓倍する２逓倍手段と、前記２逓倍手段の出力に同期して入力の値の通過及び保持を繰り返す複数の記憶回路を継続接続してそれぞれの位相が直交する２信号に変換し前記搬送波と前記直交する２信号との位相関係を不変にして出力する移相手段と、前記入力を前記搬送波または前記移相手段の出力に切り替える切替手段と、前記切替手段を制御する制御手段と、前記移相手段から出力される直交する２信号とそれぞれの位相が直交する２つの変調ベースバンド信号を掛け合わせる第１及び第２の乗算手段と、前記第１及び第２の乗算手段の出力を加算する加算手段とを備えて構成されるものであり、直交変調器の電源投入時毎に移相手段に入力される搬送波と移相手段から出力される位相が直交する２信号との位相関係が変化しないという作用を有する。
【００２２】
以下、本発明の実施の形態について図１〜図１０を参照して説明する。
【００２３】
（実施の形態１）
図１（Ａ）は本発明の実施の形態１における直交変調器を構成する９０°移相器の構成を示すブロック図であり、同図（Ｂ）は移相器を構成する第１、第２Ｄ−ラッチのゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を示す説明図である。図１（Ａ）において、１は搬送波入力端子、２は直交ベースバンド信号Ｉの出力端子、３は直交ベースバンド信号Ｑの出力端子、４は搬送波入力端子１に接続された２逓倍回路、５は記憶回路を構成する第１のＤタイプラッチ（以下、第１のラッチという）、６は記憶回路を構成する第２のＤタイプラッチ（以下、第２のラッチという）であり、この第１のラッチ５及び第２のラッチ６は記憶回路として縦続接続したＤタイプフリップフロップ（以下、第１のフリップフロップという）９を構成する。また、７は記憶回路を構成する第３のＤタイプラッチ（以下、第３のラッチという）、８は記憶回路を構成する第４のＤタイプラッチ（以下、第４のラッチという）であり、この第３のラッチ７及び第４のラッチ８は記憶回路として縦続接続したＤタイプフリップフロップ（以下、フリップフロップという）１０を構成する。
【００２４】
第１のフリップフロップ９は、搬送波入力端子１に接続されたＤ入力端子１１、Ｑ出力端子１２、及び２逓倍回路４の出力端に接続されたクロック入力端子１３を備え、クロック入力端子１３は第１及び第２のラッチ５、６のＧ端子に接続されている。また、第２のフリップフロップ１０は、第１のフリップフロップ９のＱ出力端子１２に接続されたＤ入力端子１４、直交ベースバンド信号Ｑ出力端子３に接続されたＱ出力端子１５及び２逓倍回路４の出力端に接続されたクロック入力端子１６を備え、クロック入力端子１６は第３及び第４のラッチ７、８のＧ端子に接続されている。また、直交ベースバンド信号Ｉ出力端子２は第１のフリップフロップ９のＱ出力端子１２に接続されている。
【００２５】
図２（Ａ）は、図１（Ａ）に示す９０°移相器の第１及び第２フリップフロップ９、１０をＤ−フリップフロップＤ−ＦＦ１、Ｄ−ＦＦ２で構成したブロック図であり、この回路における２逓倍回路４の出力波形のデューティー比は５０％とする。また、同図（Ｂ）はＤ−フリップフロップＤ−ＦＦ１、Ｄ−ＦＦ２のクロック信号ＣＬＫが立ち上がった時及び立ち下がった時の動作状態を示す説明図である。
【００２６】
図３は、図１及び図２に示す９０°移相器の搬送波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバンド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信号）を示すタイミングチャートである。また、図４は、図１及び図２に示す第１フリップフロップ９と第２フリップフロップ１０を入れ替えた場合の搬送波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバンド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信号）を示すタイミングチャートである。
【００２７】
次に上記のように構成された本実施の形態の移相器の動作について説明する。図１において、搬送波入力端子１に入力された搬送波信号Ｌｏｃａｌは２逓倍回路４及び第１のラッチ５に入力される。２逓倍回路４で２逓倍された搬送波信号Ｌｏｃａｌはクロック信号ＣＬＫとして、第１〜第４のラッチ５〜８のＧ端子に入力される。第１のラッチ５に入力された搬送波信号Ｌｏｃａｌは、クロック信号ＣＬＫが「Ｈｉ」の時に搬送波信号Ｌｏｃａｌをそのまま出力し、クロック信号ＣＬＫが「Ｌｏｗ」の時は前の状態を保持する。また、第１のラッチ５のＱ１出力は第２のラッチ６に入力され、クロック信号ＣＬＫが「Ｈｉ」の時は前の状態を保持し、クロック信号ＣＬＫが「Ｌｏｗ」の時は第２のラッチ６の出力をそのまま出力する。以上のようにして、搬送波信号Ｌｏｃａｌの位相を移して直交ベースバンド信号Ｉ出力端子２からＩ信号を出力する。
【００２８】
また、第２のラッチ６の出力は第３のラッチ７に入力され、クロック信号ＣＬＫが「Ｈｉ」の時は前の状態を保持し、クロック信号ＣＬＫが「Ｌｏｗ」の時は第２のラッチ６の出力そのまま出力する。また、第３のラッチ７の出力は第４のラッチ８に入力され、クロック信号ＣＬＫが「Ｈｉ」の時は第３のラッチ７の出力をそのまま出力し、クロック信号ＣＬＫが「Ｌｏｗ」の時は前の状態を保持する。以上のようにして、第２のラッチ６の出力、即ちＩ信号の位相を移して直交ベースバンド信号Ｑ出力端子３からＱ信号を出力する。
【００２９】
図３において、Ｉ信号とＱ信号の位相差は９０°であり、搬送波信号Ｌｏｃａｌに対するクロック信号ＣＬＫの位相関係は変化しないので、搬送波信号Ｌｏｃａｌに対するＩ信号とＱ信号の位相関係も変化しない。このようにして、本実施の形態における９０°移相器では、搬送波信号Ｌｏｃａｌからそれぞれの位相が直交し搬送波信号Ｌｏｃａｌとの位相関係が不変なＩ信号とＱ信号が得られる。
【００３０】
以上のように、本実施の形態の９０°移相器を図１１に示す直交変調器中の９０°移相器３０に使用すれば、ＤＣバイアス値の調整によるキャリアリークの位相が１８０°反転し、搬送波の干渉によるキャリアリークと同相となり、直交変調出力端子で相殺し見かけ上キャンセルしていたキャリアリークが増大するという問題が解消され、直交変調器の電源投入時に直交変調出力端子におけるキャリアリークが増大し、再度電源投入した時に減少するという現象が発生することがない。
【００３１】
なお、図１において、第１のラッチ５と第３のラッチ７、第２のラッチ６と第４のラッチ８を入れ替え、また、図２においては、第１フリップフロップ９と第２フリップフロップ１０を入れ替えたとしても、図４に示すように搬送波信号Ｌｏｃａｌとの位相関係が不変なＩ信号とＱ信号が得られる。
【００３２】
（実施の形態２）
図５（Ａ）は本発明の実施の形態２における直交変調器を構成する９０°移相器の構成を示すブロック図であり、同図（Ｂ）は移相器を構成する第１、第２Ｄ−ラッチのゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を示す説明図である。図５（Ａ）において、１は搬送波入力端子、２は直交ベースバンド信号Ｉの出力端子、３は直交ベースバンド信号Ｑの出力端子、４は搬送波入力端子１に接続された２逓倍回路、５は記憶回路を構成する第１のラッチ、６は記憶回路を構成する第２のラッチであり、この第１のラッチ５及び第２のラッチ６は記憶回路として縦続接続したフリップフロップ９を構成する。
【００３３】
フリップフロップ９は、搬送波入力端子１に接続されたＤ入力端子１１、Ｑ出力端子１２、及び２逓倍回路４の出力端に接続されたクロック入力端子１３を備え、クロック入力端子１３は第１及び第２のラッチ５、６のＧ端子に接続されている。このフリップフロップ９は、図１及び図２からフリップフロップ９の部分を抜き出したものである。
【００３４】
図６は、図５に示す９０°移相器の搬送波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバンド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信号）を示すタイミングチャートである。また、この実施の形態２における２逓倍回路４の出力波形のデューティー比は５０％とする。
【００３５】
図７（Ａ）は、図５（Ａ）に示す９０°移相器の第１のラッチ５と第２のラッチ６を入れ替えたものと等しく、図１及び図２からフリップフロップ１０の部分を抜き出したものである。
【００３６】
図７（Ａ）において、１は搬送波入力端子、２は直交ベースバンド信号Ｉの出力端子、３は直交ベースバンド信号Ｑの出力端子、４は搬送波入力端子１に接続された２逓倍回路、７は記憶回路を構成する第１のラッチ、８は記憶回路を構成する第２のラッチであり、この第１のラッチ７及び第２のラッチ８は記憶回路として縦続接続したフリップフロップ１０を構成する。
【００３７】
フリップフロップ１０は、搬送波入力端子１に接続されたＤ入力端子１４、Ｑ出力端子１５、及び２逓倍回路４の出力端に接続されたクロック入力端子１６を備え、クロック入力端子１６は第１及び第２のラッチ７、８のＧ端子に接続されている。
【００３８】
図８は、図７に示す９０°移相器の搬送波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、直交ベースバンド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信号）を示すタイミングチャートで、搬送波信号Ｌｏｃａｌとクロック信号ＣＬＫの位相関係が図６の場合から１８０°反転したものである。また、この実施の形態における２逓倍回路４の出力波形のデューティー比は５０％とする。
【００３９】
この実施の形態２における９０°移相器の動作は図１における第１及び第２のラッチ５、６と同様であり、第１のラッチ５の出力がＩ信号、第２のラッチ６の出力がＱ信号となる。また、図６において、Ｉ信号とＱ信号の位相差は９０°であり、搬送波信号Ｌｏｃａｌに対するクロック信号ＣＬＫの位相関係は変化しないので、搬送波信号Ｌｏｃａｌに対するＩ信号とＱ信号の位相関係も変化しない。このようにして、本実施の形態における９０°移相器では、搬送波信号Ｌｏｃａｌからそれぞれの位相が直交し搬送波信号Ｌｏｃａｌとの位相関係が不変なＩ信号とＱ信号が得られる。
【００４０】
また、図８に示すような搬送波信号Ｌｏｃａｌとクロック信号ＣＬＫの位相関係の場合には、図７に示すような構成にすれば、搬送波信号Ｌｏｃａｌからそれぞれの位相が直交し搬送波信号Ｌｏｃａｌとの位相関係が不変なＩ信号とＱ信号が得られる。
【００４１】
このように、本実施の形態２における９０°移相器では、「Ｈｉ」から「Ｌｏｗ」または「Ｌｏｗ」から「Ｈｉ」に変化する時に、搬送波信号Ｌｏｃａｌが入力される側のラッチが前の状態を保持しているようにすれば、９０°移相器としての機能が実現できる。具体的には、搬送波信号Ｌｏｃａｌとクロック信号ＣＬＫの位相関係を予め測定し、図６に示すようにクロック信号ＣＬＫが「Ｌｏｗ」の時に搬送波信号Ｌｏｃａｌが変化している場合は、図５に示すように搬送波信号Ｌｏｃａｌが入力されるラッチとして、クロック信号ＣＬＫが「Ｌｏｗ」の時に前の値を記憶しているタイプとし、次段のラッチとして、クロック信号ＣＬＫが「Ｈｉ」時に前の値を保持しているタイプとする。
【００４２】
一方、図８に示すように、クロック信号ＣＬＫが「Ｈｉ」時に搬送波信号Ｌｏｃａｌが変化している場合は、図７に示すように搬送波信号Ｌｏｃａｌが入力されるラッチとして、クロック信号ＣＬＫが「Ｈｉ」の時に前の値を記憶しているタイプとし、次段のラッチとして、クロック信号ＣＬＫが「Ｌｏｗ」時に前の値を保持しているタイプとする。
【００４３】
以上のように、それぞれの場合によってラッチの組み合わせを選択した上で本実施形態の９０°移相器を図１１に示す直交変調器中の９０°移相器３０に使用すれば、ＤＣバイアス値の調整によるキャリアリークの位相が１８０°反転し、搬送波の干渉によるキャリアリークと同相となり、直交変調出力端子で相殺し見かけ上キャンセルしていたキャリアリークが増大するという問題が解消され、直交変調器の電源投入時に直交変調出力端子におけるキャリアリークが増大し、再度電源投入した時に減少するという現象が発生することがない。また９０°移相器は２つのラッチで構成され、実施の形態１の半分の回路規模で同一機能を発揮できるので、消費電流の削減及び部品削減を半導体チップ上で実現した場合のチップ面積が削減され、経済的効果が期待できる。
【００４４】
（実施の形態３）
図９（Ａ）は本発明の実施の形態３における直交変調器を構成する９０°移相器の構成を示すブロック図であり、同図（Ｂ）は移相器を構成する第１、第２Ｄ−ラッチのゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を示す説明図である。図９（Ａ）において、１は搬送波入力端子、２は直交ベースバンド信号Ｉの出力端子、３は直交ベースバンド信号Ｑの出力端子、４は搬送波入力端子１に接続された２逓倍回路、７は記憶回路を構成する第１のラッチ、８は記憶回路を構成する第２のラッチであり、この第１のラッチ７及び第２のラッチ８は記憶回路として縦続接続したフリップフロップ１０を構成する。
【００４５】
また、１９は第１のラッチ７の入力を搬送波または第２のラッチ８のＱ反転出力端子１７に切り替える切替手段であり、この切替手段１９には制御手段から切り替え制御信号が入力される構成になっている。制御手段は、制御信号入力端子２０から入力される制御信号を一方の入力とするゲート２２と、制御信号入力端子２０から入力される制御信号を遅延したゲート２２の他方の入力とする遅延回路２１とから構成されている。
【００４６】
フリップフロップ１０は、搬送波入力端子１に接続されたＤ入力端子１４、Ｑ出力端子１５、及び２逓倍回路４の出力端に接続されたクロック入力端子１６を備え、クロック入力端子１６は第１及び第２のラッチ７、８のＧ端子に接続されている。また、Ｄ入力端子１４は切替手段１９の出力側に接続されている。
【００４７】
図１０は、図９に示す９０°移相器の搬送波信号Ｌｏｃａｌ、クロック信号ＣＬＫ、制御信号ＣＮＴ、セレクト制御信号Ｓ、直交ベースバンド信号Ｉ（Ｉ信号）、直交ベースバンド信号Ｑ（Ｑ信号）を示すタイミングチャートである。また、この実施の形態における２逓倍回路４の出力波形のデューティー比は５０％とする。
【００４８】
次に、上記のように構成された本実施の形態３の動作について説明する。切替手段１９は、ゲート２２からのセレクト制御信号Ｓが「Ｈｉ」の時に端子Ｂ側に切り替えられて搬送波信号を選択して出力し、また、ゲート２２からのセレクト制御信号Ｓが「Ｌｏｗ」の時に端子Ａ側に切り替えられて第２のラッチ８のＱ反転出力を選択して出力する。制御信号ＣＮＴが立ち上がり「Ｈｉ」になると、セレクト制御信号Ｓが「Ｈｉ」となり、遅延回路２１で設定された所定時間τ後に「Ｌｏｗ」となる。制御信号ＣＮＴは９０°移相器の電源投入後に「Ｌｏｗ」から「Ｈｉ」になる信号とし、セレクト制御信号Ｓは搬送波信号Ｌｏｃａｌの半周期分以上とする。
【００４９】
図９において、制御信号ＣＮＴが「Ｈｉ」になるとセレクト制御信号Ｓも「Ｈｉ」になり、第１のラッチ７には搬送波信号Ｌｏｃａｌが入力される。第１のラッチ７はクロック信号ＣＬＫが「Ｈｉ」の時は前の状態を保持し、クロック信号ＣＬＫが「Ｌｏｗ」の時は搬送波信号Ｌｏｃａｌをそのまま出力する。第１のラッチ７は第２のラッチ８に入力され、クロック信号ＣＬＫが「Ｈｉ」の時は第１のラッチ７の出力をそのまま出力し、クロック信号ＣＬＫが「Ｌｏｗ」の時は前の状態を保持する。このため図１０に示すように、所定時間τの区間において、搬送波信号Ｌｏｃａｌが入力されることでＱ反転信号の初期値が決定される。次にセレクト制御信号Ｓが「Ｌｏｗ」になると第１のラッチ７にはＱ反転信号が入力され、図１４に示す従来の９０°移相器と同様の動作を開始する。
【００５０】
このように本実施形態の９０°移相器は電源投入後にセレクト制御信号ＳによりＱ反転信号の初期値を決定してから移相動作を開始するため、図１６及びず１７に示すように従来の回路で発生していたＱ反転信号の初期値が電源投入時毎に変化するようなことがない。よって、本実施形態の９０°移相器では、搬送波信号Ｌｏｃａｌからそれぞれの位相が直交し搬送波信号Ｌｏｃａｌとの位相関係が不変はＩ信号とＱ信号が得られる。なお、実施の形態１及び２のようにＤラッチの代わりにフリップフロップを用いても同様のＩ信号とＱ信号が得られる。
【００５１】
以上のように本実施形態の９０°移相器を図１１に示す直交変調器中の９０°移相器３０に使用すれば、ＤＣバイアス値の調整によるキャリアリークの位相が１８０°反転し、搬送波の干渉によるキャリアリークと同相となり、直交変調出力端子で相殺し見かけ上キャンセルしていたキャリアリークが増大するという問題が解消され、直交変調器の電源投入時に直交変調出力端子におけるキャリアリークが増大し、再度電源投入した時に減少するという現象が発生することがない。
【００５２】
【発明の効果】
以上のように本発明によれば、直交変調器中の９０°移相器として、入力される搬送波と９０°移相器から出力される直交する２信号との位相関係が電源投入時毎に変化しない９０°移相器を用いるため、ＤＣバイアス値の調整によるキャリアリークの位相が１８０°反転し、搬送波の干渉によるキャリアリークと同相となり、直交変調出力端子で相殺し見かけ上キャンセルしていたキャリアリークが増大するという問題が解消され、直交変調器の電源投入時に直交変調出力端子におけるキャリアリークが増大し、再度電源投入した時に減少するという現象が発生するのをなくし得る。
【００５３】
また、９０°移相器の構成によっては、回路規模の縮小が可能になり、消費電流の削減及び部品削減を半導体チップ上で実現した場合のチップ面積が削減され、経済的効果が期待できる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の実施の形態１における直交変調器中の９０°移相器の構成を示すブロック図、（Ｂ）は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を示す説明図
【図２】本発明の実施の形態１における直交変調器中の９０°移相器をフリップフロップで構成した場合のブロック図
【図３】本発明の実施の形態１における９０°移相器のタイミングチャート
【図４】本発明の実施の形態１における９０°移相器のフリップフロップの組み合わせを変えた場合のタイミングチャート
【図５】（Ａ）は本発明の実施の形態２における直交変調器中の９０°移相器の構成を示すブロック図、（Ｂ）は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を示す説明図
【図６】本発明の実施の形態２における９０°移相器のタイミングチャート
【図７】（Ａ）は本発明の実施の形態２における直交変調器中の９０°移相器の搬送波信号とクロック信号と位相関係が変化した場合の構成を示すブロック図、（Ｂ）は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を示す説明図
【図８】本発明の実施の形態２における直交変調器中の９０°移相器の搬送波信号とクロック信号と位相関係が変化した場合のタイミングチャート
【図９】（Ａ）は本発明の実施の形態３における直交変調器中の９０°移相器の構成を示すブロック図、（Ｂ）は移相器を構成するラッチのゲートが「Ｈｉ」、「Ｌｏｗ」になった時の動作状態を示す説明図
【図１０】本発明の実施の形態３における９０°移相器のタイミングチャート
【図１１】一般的な直交変調器の構成を示すブロック図
【図１２】キャリアリークの発生原因を示す説明図
【図１３】キャリアリークを抑圧する方法を示し説明図
【図１４】従来の２逓倍２分周方式の９０°移相器の構成を示すブロック図
【図１５】従来の２逓倍２分周方式の９０°移相器をフリップフロップで構成した場合のブロック図
【図１６】従来の２逓倍２分周方式の９０°移相器においてＱ反転信号の初期値がＬｏｗの場合のタイミングチャート
【図１７】従来の２逓倍２分周方式の９０°移相器においてＱ反転信号の初期値がＨｉの場合のタイミングチャート
【符号の説明】
１  搬送波入力端子
２  直交ベースバンド信号Ｉ出力端子
３  直交ベースバンド信号Ｑ出力端子
４  ２逓倍回路（２逓倍手段）
５、６、７、８  Ｄタイプラッチ
９、１０  Ｄタイプフリップフロップ
１１、１４  Ｄ入力端子
１２、１５  Ｑ出力端子
１３、１６  クロック端子
１７  Ｑ反転出力端子
１９  切替手段
２０  制御信号入力端子
２１  遅延回路
２２  ゲート
３０  ９０°移相器
３１、３２  ミキサ
３３  加算器
３４  搬送波入力端子
３５  直交ベースバンド信号Ｉ出力端子
３６  直交ベースバンド信号Ｑ出力端子
３７  直交変調出力端子
【図１】
0003701432.tif 000002
【図２】
0003701432.tif 000003
【図３】
0003701432.tif 000004
【図４】
0003701432.tif 000005
【図５】
0003701432.tif 000006
【図６】
0003701432.tif 000007
【図７】
0003701432.tif 000008
【図８】
0003701432.tif 000009
【図９】
0003701432.tif 000010
【図１０】
0003701432.tif 000011
【図１１】
0003701432.tif 000012
【図１２】
0003701432.tif 000013
【図１３】
0003701432.tif 000014
【図１４】
0003701432.tif 000015
【図１５】
0003701432.tif 000016
【図１６】
0003701432.tif 000017
【図１７】
0003701432.tif 000018