(57)【特許請求の範囲】
【請求項１】
直流電源に直列的に接続された第１及び第２のスイッチング素子を具備し、第１及び第２のスイッチング素子を交互に繰り返しオンオフさせることで負荷に高周波電力を供給するインバータ部と、直流電源の高電位側に一端が接続された第１のスイッチング素子をオンオフ駆動する第１の駆動回路、直流電源の低電位側に一端が接続された第２のスイッチング素子をオンオフ駆動する第２の駆動回路、第１及び第２の駆動回路に対して各々第１及び第２のスイッチング素子をオンオフ駆動させるための制御信号を送出する制御信号送出回路、異常状態を検出して第１及び第２の駆動回路を介して第１及び第２のスイッチング素子をオフ状態にする異常検出回路を具備するインバータ制御部と、異常検出回路が異常状態を検出して動作した際に第１の駆動回路によって第１のスイッチング素子のオン状態が所定時間以上継続した場合に第１のスイッチング素子を強制的にオフさせる制御手段とを備えたことを特徴とするインバータ装置。
【請求項２】
前記制御手段は、第１の駆動回路への電源供給を遮断することにより第１のスイッチング素子を強制的にオフさせて成ることを特徴とする請求項１記載のインバータ装置。
【請求項３】
前記制御手段は、第１の駆動回路へ給電される電圧を、第１のスイッチング素子をオフするレベルに低下させることにより第１のスイッチング素子を強制的にオフさせて成ることを特徴とする請求項１記載のインバータ装置。
【請求項４】
前記制御手段は、第１のスイッチング素子の駆動端子電圧をオフ状態となるレベルまで低下させて成ることを特徴とする請求項１記載のインバータ装置。
【請求項５】
前記第１の駆動回路は、制御信号送出回路からの制御信号に応じてオンパルスを生成し送出するオンパルス送出回路と、前記制御信号に応じてオフパルスを生成し送出するオフパルス送出回路と、オンパルス信号及びオフパルス信号の電位を第１のスイッチング素子への信号電位に変換するレベルシフト回路と、このレベルシフト回路により電位変換されたオンパルス信号及びオフパルス信号により第１のスイッチング素子をオンオフ駆動するための駆動信号を生成するフリップフロップ回路と、このフリップフロップ回路の出力端と第１のスイッチング素子の制御端子の間に挿入されるバッファ回路とを具備することを特徴とする請求項１〜４の何れかに記載のインバータ装置。
【請求項６】
前記制御手段は、第１の駆動回路が具備するフリップフロップ回路をリセットすることにより第１のスイッチング素子を強制的にオフさせて成ることを特徴とする請求項５記載のインバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電力を高周波電力に変換して負荷に供給するインバータ装置に関するものである。
【０００２】
【従来の技術】
図５は従来のインバータ装置の要部を示す回路図である。図示しない直流電源にＮ型のＭＯＳＦＥＴから成る第１及び第２のスイッチング素子Ｑ１，Ｑ２が直列的に接続されている。すなわち、第１のスイッチング素子Ｑ１のドレイン端子が直流電源の高電位側に接続され、第１のスイッチング素子Ｑ１のソース端子と第２のスイッチング素子Ｑ２のドレイン端子が出力端子Ｔｏに共通接続されるとともに第２のスイッチング素子Ｑ２のソース端子がグランドに接続されてインバータ部１が構成される。そして、直流電源の直流電圧Ｖdcがインバータ部１に印加され、インバータ制御部２’によって第１及び第２のスイッチング素子Ｑ１，Ｑ２を交互に繰り返しオンオフすることにより、出力端子Ｔｏ−グランド間に接続される負荷（図示せず）に高周波電力が供給される。
【０００３】
インバータ制御部２’は、第１のスイッチング素子Ｑ１をオンオフ駆動する第１の駆動回路３と、第２のスイッチング素子Ｑ２をオンオフ駆動する第２の駆動回路４と、第１及び第２の駆動回路４に対して各々第１及び第２のスイッチング素子Ｑ１，Ｑ２をオンオフ駆動させるための制御信号を送出する制御信号送出回路１０と、異常状態を検出して第１及び第２の駆動回路４を介して第１及び第２のスイッチング素子Ｑ１，Ｑ２をオフ状態にする異常検出回路１１とを具備する。
【０００４】
制御信号送出回路１０は、図６（ａ）に示すような一定周期の矩形波パルスから成る信号Ｓ１を出力するものであり、その出力端子がＡＮＤゲートＧ１の一方の入力端に接続されるとともに、インバータＩＮＶ１を介してもう一つのＡＮＤゲートＧ２の一方の入力端に接続されている。各ＡＮＤゲートＧ１，Ｇ２の他方の入力端には異常検出回路１１の出力端がそれぞれ接続されている。この異常検出回路１１は図６（ｂ）に示すように正常時にはＨレベルとなり、無負荷等の異常発生時にＬレベルとなる異常検知信号Ｓ２を出力するものである。そして、ＡＮＤゲートＧ２の出力端がバッファ回路から成る第２の駆動回路４の入力端に接続され、第２の駆動回路４の出力端が抵抗Ｒ４を介して第２のスイッチング素子Ｑ２のゲート端子に接続されている。また、図６（ｃ）に示すようにＡＮＤゲートＧ１の出力端から第１の駆動回路３に対して制御信号Ｓ３が出力される。
【０００５】
第１の駆動回路３は、制御信号送出回路１０からの制御信号Ｓ３に応じてオンパルス信号Ｓ４を生成し送出するオンパルス送出回路１２と、制御信号Ｓ３に応じてオフパルス信号Ｓ５を生成し送出するオフパルス送出回路１３と、オンパルス信号Ｓ４及びオフパルス信号Ｓ５の電位を第１のスイッチング素子Ｑ１への信号電位に変換するレベルシフト回路１４と、このレベルシフト回路１４により電位変換されたオンパルス信号Ｓ６及びオフパルス信号Ｓ７により第１のスイッチング素子Ｑ１をオンオフ駆動するための駆動信号Ｓ８を生成するフリップフロップ回路ＦＦと、このフリップフロップ回路ＦＦの出力端と第１のスイッチング素子Ｑ１のゲート端子の間に挿入されるバッファ回路Ｂとを具備する。
【０００６】
オンパルス送出回路１２は、図６（ｄ）に示すように制御信号Ｓ３の立ち上がりに同期し且つ制御信号Ｓ３よりもパルス幅の短い矩形波信号（オンパルス信号）Ｓ４を生成して出力する。またオフパルス送出回路１３は、図６（ｅ）に示すように制御信号Ｓ３の立ち下がりに同期し且つ制御信号Ｓ３よりもパルス幅の短い矩形波信号（オフパルス信号）Ｓ５を生成して出力する。
【０００７】
レベルシフト回路１４は、フリップフロップ回路ＦＦやバッファ回路Ｂの動作用の制御電圧ＨＶccとグランドの間に抵抗Ｒ１とＮ型のＭＯＳＦＥＴＱ３の直列回路及び抵抗Ｒ２とＮ型のＭＯＳＦＥＴＱ４の直列回路が互いに並列に接続され、ＭＯＳＦＥＴＱ３のドレイン端子と抵抗Ｒ１の接続点がフリップフロップ回路ＦＦのセット端子ＮＳ（「Ｎ」は否定を表す。以下同じ）に接続されるとともにＭＯＳＦＥＴＱ４のドレイン端子と抵抗Ｒ２の接続点がフリップフロップ回路ＦＦのリセット端子ＮＲに接続されて成り、ＭＯＳＦＥＴＱ３のゲート端子にオンパルス信号Ｓ４が入力されるとともにＭＯＳＦＥＴＱ４のゲート端子にオフパルス信号Ｓ５が入力される。而して、オンパルス信号Ｓ４がＬレベルのときにＭＯＳＦＥＴＱ３がオフ、Ｈレベルのときにオンとなるので、フリップフロップ回路ＦＦのセット端子ＮＳには図６（ｆ）に示すようなオンパルス信号Ｓ４を反転させたパルス信号Ｓ６が入力される。同様にオフパルス信号Ｓ５がＬレベルのときにＭＯＳＦＥＴＱ４がオフ、Ｈレベルのときにオンとなるので、フリップフロップ回路ＦＦのリセット端子ＮＲには図６（ｇ）に示すようなオフパルス信号Ｓ５を反転させたパルス信号Ｓ７が入力される。
【０００８】
したがって、フリップフロップ回路ＦＦの出力端子Ｑからは、図６（ｈ）に示すようにパルス信号Ｓ６の立下りに同期してＨレベルとなり、パルス信号Ｓ７の立下りに同期してＬレベルとなるパルス信号（駆動信号）Ｓ８が出力される。フリップフロップ回路ＦＦの出力端子Ｑにはバッファ回路Ｂが接続されており、駆動信号Ｓ８がバッファ回路Ｂにて増幅されて（電流供給能力が増大されて）第１のスイッチング素子Ｑ１のゲート端子に供給され、図６（ｉ）に示すような駆動信号Ｓ８’がＨレベルのときに第１のスイッチング素子Ｑ１がオン、Ｌレベルのときにオフとなる。
【０００９】
一方、ＡＮＤゲートＧ２から図６（ｊ）に示すように制御信号Ｓ１を反転させた信号Ｓ９が出力される。この信号Ｓ９がバッファ回路から成る第２の駆動回路４に入力され、抵抗Ｒ４を介して第２のスイッチング素子Ｑ２のゲート端子に上記信号Ｓ９を増幅した（電流供給能力を増大した）信号（駆動信号）Ｓ１０が供給され、駆動信号Ｓ１０がＨレベルのときに第２のスイッチング素子Ｑ２がオン、Ｌレベルのときにオフとなる。
【００１０】
ところで異常検出回路１１はインバータ装置に何らかの異常が生じたときにそれを検出してインバータ装置の動作を停止させる機能を有するものであり、上述のように正常時にＨレベルである検出信号Ｓ２が異常検出時にＬレベルとなる。したがって、何らかの異常が生じて異常検出回路１１の検出信号Ｓ２がＬレベルになると、ＡＮＤゲートＧ１，Ｇ２から出力される制御信号Ｓ３，Ｓ９がともにＬレベルとなり、第１の駆動回路３においてはフリップフロップ回路ＦＦがリセットされて駆動信号Ｓ８’がＬレベルとなるために第１のスイッチング素子Ｑ１がオフし、第２の駆動回路４においても駆動信号Ｓ１０がＬレベルとなるために第２のスイッチング素子Ｑ２がオフしてインバータ装置の動作が停止する。これにより、異常発生時にインバータ装置の動作が継続することによる種種の不具合が生じるのを防ぐことができる。また、上述した第１及び第２の駆動回路３，４は容易に集積化（ＩＣ化）が可能であって、それゆえに小型且つ回路構成の簡単なインバータ装置が実現できるものである。
【００１１】
【発明が解決しようとする課題】
ところが上記従来例においては、以下に述べるような問題点がある。
【００１２】
すなわち、検出信号Ｓ２の送出タイミングが、フリップフロップ回路ＦＦのセット端子ＮＳに入力されるオンパルス信号Ｓ６がＬレベルに立下って第１のスイッチング素子Ｑ１がオンになった瞬間と重なった場合、オフパルス送出回路１３からオフパルス信号Ｓ５が送出されず、結果的にフリップフロップ回路ＦＦのリセット端子ＮＲに入力されるオフパルス信号Ｓ７がＬレベルに下がらずに第１のスイッチング素子Ｑ１がオン状態のままでインバータ装置が停止してしまう場合がある。
【００１３】
ここで、オンパルス送出回路１２並びにオフパルス送出回路１３はそれぞれ制御信号Ｓ３の立ち上がり及び立下りのエッジを検出して所定のパルス信号を発生させるために遅延回路を備えている。この遅延回路が正常に動作するためには、制御信号Ｓ３の立ち上がり及び立下りのエッジを検出する前の状態がある程度の時間は維持されている必要がある。
【００１４】
つまり、オフパルス送出回路１３について説明すると、図７に示すように制御信号Ｓ３が一方の入力端子に入力されたＮＯＲゲートＧ３と、抵抗ＲｃとコンデンサＣ１から成る遅延回路と、遅延回路により遅延された制御信号Ｓ３’を反転してＮＯＲゲートＧ３の他方の入力端に出力するインバータＩＮＶ２とでオフパルス送出回路１３が構成されている。図８（ａ）に示すように制御信号Ｓ３のＨレベルの期間（パルス幅）ｔが上記遅延回路の遅延時間（抵抗ＲｃとコンデンサＣ１の値から決まる時定数）よりも十分に長い場合には、同図（ｂ）に示すように制御信号Ｓ３を遅延した信号Ｓ３’がＨレベルにまで上昇するため、この信号Ｓ３’をインバータＩＮＶ２で反転した信号Ｓ３”の立ち上がりを制御信号Ｓ３の立下りよりも遅らせることができ（同図（ｃ）参照）、ＮＯＲゲートＧ３の出力端からは同図（ｄ）に示すように上記遅延時間に応じたパルス幅を有するオフパルス信号Ｓ５が得られるのである。
【００１５】
ところが、制御信号Ｓ３のパルス幅ｔが遅延回路の遅延時間に対して短くなると、図９（ａ）（ｂ）に示すように遅延した信号Ｓ３’がＨレベルに達する前に制御信号Ｓ３がＨレベルからＬレベルに変化してしまうため、同図（ｃ）に示すようにインバータＩＮＶ２の出力（信号Ｓ３”）がＬレベルに変化せずにＨレベルのままに維持されてしまい、オフパルス信号Ｓ５、すなわちフリップフロップ回路ＦＦに対するリセット信号ＮＲが送出されないことになる。したがって、異常検出回路１１の検出信号Ｓ２がＬレベルに変化してもフリップフロップ回路ＦＦの出力（駆動信号Ｓ８）がＨレベルのままとなり、第１のスイッチング素子Ｑ１のオン状態を保持したままでインバータ装置が停止してしまう。なお、第１のスイッチング素子Ｑ１のオン状態が保持される原因として上記理由以外にも、例えばレベルシフト回路１４における信号伝達遅延時間によってオフパルス信号Ｓ７がフリップフロップ回路ＦＦのリセット端子ＮＲに入力されないことなどが考えられる。いずれにしても、異常検出回路１１の検出信号Ｓ２の変化するタイミングによっては第１のスイッチング素子Ｑ１のオン状態が保持されたままインバータ装置が停止してしまう。
【００１６】
このような状態でインバータ装置が停止した後に異常状態が解消されて異常検出回路１１の検出信号Ｓ２が解除された場合（ＬレベルからＨレベルに変化した場合）、インバータ装置が復帰して第２のスイッチング素子Ｑ２のゲート端子にＨレベルの駆動信号Ｓ１０が入力された瞬間に第１及び第２のスイッチング素子Ｑ１，Ｑ２が両方ともに同時にオン状態になることがあり、インバータ部１が短絡して第１及び第２のスイッチング素子Ｑ１，Ｑ２に直流電源電圧Ｖdcによる過大な電流が流れるという問題が生じる。
【００１７】
一方、このような問題を解決するものとして図１０に示すような回路構成が提案されている。図１０に示すように第１の駆動回路３の制御電圧ＨＶccは通常、第２のスイッチング素子Ｑ２のオンオフ動作により低電圧である制御電圧ＬＶccからダイオードＤ１を介してコンデンサＣｂに充電電流を流すことで得ている。ゆえに、インバータ装置の停止時には第２のスイッチング素子Ｑ２がオフしており、コンデンサＣｂが充電されないために第１の駆動回路３のインピーダンス等を介してコンデンサＣｂの充電電荷が放電され、制御電圧ＨＶccが徐々に低下する。而して、この現象を利用して制御電圧ＨＶccが所定電圧以下に低下したら第１の駆動回路３から第１のスイッチング素子Ｑ１のゲート端子に出力される駆動信号Ｓ８を強制的にＬレベルとする低電圧検出回路（図示せず）を設けることにより、第１のスイッチング素子Ｑ１がオン状態のままでインバータ装置が再始動されるのを防ぐようにしている。
【００１８】
ところが上述のような低電圧検出回路を設けても、制御電圧ＨＶccの低下に時間を要するため、低電圧検出回路が動作する前にインバータ装置が再始動すると上述のような問題が発生してしまう。
【００１９】
本発明は上記問題に鑑みて為されたものであり、その目的とするところは、インバータ装置の動作停止時に第１及び第２のスイッチング素子を必ずオフ状態にすることで再始動時にインバータ部に過大な短絡電流が流れるのを防止したインバータ装置を提供することにある。
【００２０】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、直流電源に直列的に接続された第１及び第２のスイッチング素子を具備し、第１及び第２のスイッチング素子を交互に繰り返しオンオフさせることで負荷に高周波電力を供給するインバータ部と、直流電源の高電位側に一端が接続された第１のスイッチング素子をオンオフ駆動する第１の駆動回路、直流電源の低電位側に一端が接続された第２のスイッチング素子をオンオフ駆動する第２の駆動回路、第１及び第２の駆動回路に対して各々第１及び第２のスイッチング素子をオンオフ駆動させるための制御信号を送出する制御信号送出回路、異常状態を検出して第１及び第２の駆動回路を介して第１及び第２のスイッチング素子をオフ状態にする異常検出回路を具備するインバータ制御部と、異常検出回路が異常状態を検出して動作した際に第１の駆動回路によって第１のスイッチング素子のオン状態が所定時間以上継続した場合に第１のスイッチング素子を強制的にオフさせる制御手段とを備えたことを特徴とし、インバータ装置の動作停止時に第１のスイッチング素子のオン状態が継続しても制御手段によって強制的にオフさせ、再始動時に第１及び第２のスイッチング素子が両方ともにオフ状態となってインバータ部が短絡することがなく、インバータ部に過大な短絡電流が流れるのを防いで信頼性の高いインバータ装置が得られる。
【００２１】
請求項２の発明は、請求項１の発明において、前記制御手段が、第１の駆動回路への電源供給を遮断することにより第１のスイッチング素子を強制的にオフさせて成ることを特徴とし、請求項１の発明の望ましい実施形態である。
【００２２】
請求項３の発明は、請求項１の発明において、前記制御手段が、第１の駆動回路へ給電される電圧を、第１のスイッチング素子をオフするレベルに低下させることにより第１のスイッチング素子を強制的にオフさせて成ることを特徴とし、請求項１の発明の望ましい実施形態である。
【００２３】
請求項４の発明は、請求項１の発明において、前記制御手段が、第１のスイッチング素子の駆動端子電圧をオフ状態となるレベルまで低下させて成ることを特徴とし、請求項１の発明の望ましい実施形態である。
【００２４】
請求項５の発明は、請求項１〜４の何れかの発明において、前記第１の駆動回路が、制御信号送出回路からの制御信号に応じてオンパルスを生成し送出するオンパルス送出回路と、前記制御信号に応じてオフパルスを生成し送出するオフパルス送出回路と、オンパルス信号及びオフパルス信号の電位を第１のスイッチング素子への信号電位に変換するレベルシフト回路と、このレベルシフト回路により電位変換されたオンパルス信号及びオフパルス信号により第１のスイッチング素子をオンオフ駆動するための駆動信号を生成するフリップフロップ回路と、このフリップフロップ回路の出力端と第１のスイッチング素子の制御端子の間に挿入されるバッファ回路とを具備することを特徴とし、請求項１の発明の望ましい実施形態である。
【００２５】
請求項６の発明は、請求項５の発明において、前記制御手段が、第１の駆動回路が具備するフリップフロップ回路をリセットすることにより第１のスイッチング素子を強制的にオフさせて成ることを特徴とし、請求項５の発明の望ましい実施形態である。
【００２６】
【発明の実施の形態】
（実施形態１）
本発明の実施形態１を図１に示す。本実施形態のインバータ装置もインバータ回路１とインバータ制御部２とを備えており、図５に示した従来例と共通する構成には同一の符号を付して説明を省略する。
【００２７】
図１に示した駆動信号送出回路部５は図５の従来例における制御信号送出回路１０、異常検出回路１１、ＡＮＤゲートＧ１，Ｇ２並びにインバータＩＮＶ１を具備するものであり、第１及び第２の駆動回路３，４に対して各々制御信号Ｓ３，Ｓ９を出力するものである。また、図１０に示した従来例と同様に第１の駆動回路３の制御電圧ＨＶccは、第２のスイッチング素子Ｑ２のオンオフ動作により、駆動信号送出回路部５及び第２の駆動回路４用の低電圧の制御電圧ＬＶccからダイオードＤ１を介してコンデンサＣｂを充電する充電電流により得ている。
【００２８】
ところで本実施形態の特徴は、異常検出回路１１が異常状態を検出して動作した際に第１の駆動回路３によって第１のスイッチング素子Ｑ１のオン状態が所定時間以上継続した場合に第１のスイッチング素子Ｑ１を強制的にオフさせる制御手段を備えた点にある。この制御手段は、制御電源ＨＶcc用のコンデンサＣｂに並列接続されたＮ型のＭＯＳＦＥＴＱａと、第１の駆動回路３の出力端とＭＯＳＦＥＴＱａのゲート端子との間に互いに並列接続されたダイオードＤ２及び抵抗Ｒ５と、ＭＯＳＦＥＴＱａのゲート−ソース間に互いに並列接続されたコンデンサＣ２及び抵抗Ｒ６とを具備する強制オフ駆動回路６から構成される。
【００２９】
この強制オフ駆動回路６を設けた本実施形態の動作について説明する。まず、インバータ装置が正常に動作しているときには、第１の駆動回路３から数１０ｋＨｚの周波数の駆動信号Ｓ８が送出されて第１のスイッチング素子Ｑ１がオンオフ駆動されている。ここで、ＭＯＳＦＥＴＱａのゲート端子に接続されている抵抗Ｒ５，Ｒ６、コンデンサＣ２並びにダイオードＤ２から成る回路の時定数が、駆動信号Ｓ８の周期に対して十分に大きい値に設定されているので、正常動作時にはコンデンサＣ２の両端電圧がＭＯＳＦＥＴＱａをターンオンさせるに足るだけの電圧まで上昇することがなく、よってＭＯＳＦＥＴＱａはオフ状態に維持される。
【００３０】
一方、インバータ装置に何らかの異常が生じ、異常検出回路１１のはたらきによってインバータ装置が停止状態になると、本来ならば第１及び第２の駆動回路３，４から出力される駆動信号Ｓ８，Ｓ１０がＬレベルとなり、第１及び第２のスイッチング素子Ｑ１，Ｑ２が両方ともにオフ状態となる。ところが従来例で述べたように異常検出回路１１の検出信号Ｓ２がＨレベルからＬレベルに変化するタイミングによっては第１の駆動回路３から出力される駆動信号Ｓ８がＨレベルのままでインバータ装置が停止状態になってしまう場合がある。このとき、強制オフ駆動回路６においては抵抗Ｒ５を介してコンデンサＣ２に徐々に充電電流が流れてコンデンサＣ２の両端電圧がＭＯＳＦＥＴＱａをターンオンさせるに必要な電圧まで上昇することになる。
【００３１】
コンデンサＣ２の両端電圧が上昇してＭＯＳＦＥＴＱａがターンオンすると、制御電圧ＨＶccを得ているコンデンサＣｂの充電電荷がＭＯＳＦＥＴＱａを介して放電されてしまうため、制御電圧ＨＶccがほぼ０Ｖになる。これによって第１の駆動回路３から出力される駆動信号Ｓ８もほぼ０Ｖとなり、第１のスイッチング素子Ｑ１のゲート電圧もほぼ０Ｖとなって、強制オフ駆動回路６によって第１のスイッチング素子Ｑ１が強制的にオフされることになる。このときには第２のスイッチング素子Ｑ２が既にオフとなっているので、インバータ装置は第１及び第２のスイッチング素子Ｑ１，Ｑ２が両方ともにオフ状態で停止することになる。
【００３２】
したがって、異常検出状態が解除されてインバータ装置が再度動作を開始し、第２のスイッチング素子Ｑ２のゲート端子にＨレベルの駆動信号Ｓ１０が入力されたときにも第１のスイッチング素子Ｑ１がオフ状態であるため、第１及び第２のスイッチング素子Ｑ１，Ｑ２の両方ともが同時にオンとなる、いわゆる同時オン状態の発生を回避することができる。その結果、同時オンによって第１及び第２のスイッチング素子Ｑ１，Ｑ２に過大な電流が流れることがなく、過大な電流による第１及び第２のスイッチング素子Ｑ１，Ｑ２の性能劣化や破損などの不具合の発生を防いで信頼性の高いインバータ装置の提供が可能となる。なお、強制オフ駆動回路６に抵抗Ｒ６を設けなくてもよく、またＭＯＳＦＥＴＱａの代わりにバイポーラトランジスタを用いても同様の効果を奏することができる。
【００３３】
また第１の駆動回路３に対して従来例で説明した低電圧検出回路を付加した場合にも、強制オフ駆動回路６の抵抗Ｒ５，Ｒ６及びコンデンサＣ２の定数によって決まる時定数を適当に設定することにより、第１のスイッチング素子Ｑ１のオン状態が正常時の時間を超えて継続した際に、より早く第１のスイッチング素子Ｑ１をオフ状態に移行させることができ、これによって第１及び第２のスイッチング素子Ｑ１，Ｑ２の同時オンの発生をさらに確実に防ぐことができる。
【００３４】
（実施形態２）
本実施形態における強制オフ駆動回路６とその周辺部分の回路図を図２に示す。なお、図示していない部分の回路構成は実施形態１と共通であるから説明は省略する。
【００３５】
本実施形態の強制オフ駆動回路６では、ＭＯＳＦＥＴＱａのドレイン端子を第１の駆動回路３の出力端に接続するとともにソース端子を第１のスイッチング素子Ｑ１のソース端子（出力端子Ｔｏ）に接続し、ＭＯＳＦＥＴＱａのドレイン−ゲート間に抵抗Ｒ５、ゲート−ソース間に抵抗Ｒ６とコンデンサＣ２の並列回路をそれぞれ接続してある。なお、抵抗Ｒ５，Ｒ６とコンデンサＣ２の時定数を第１の駆動回路３の駆動信号Ｓ８の周期よりも十分に長く設定してある。
【００３６】
而して、インバータ装置が何らかの異常で停止した場合には、実施形態１の強制オフ駆動回路６と同様にコンデンサＣ２の両端電圧が上昇してＭＯＳＦＥＴＱａがターンオンすることにより、第１のスイッチング素子Ｑ１のゲート−ソース間がＭＯＳＦＥＴＱａを介して短絡される。これによって第１のスイッチング素子Ｑ１を強制的にオフすることができ、インバータ装置の再動作時における第１及び第２のスイッチング素子Ｑ１，Ｑ２の同時オンを防止することができる。
【００３７】
なお、ＭＯＳＦＥＴＱａがオンするとコンデンサＣ２の充電電荷が抵抗Ｒ５，Ｒ６を介してＭＯＳＦＥＴＱａ自身で放電されるため、抵抗Ｒ５，Ｒ６並びにコンデンサＣ２の時定数を可能な限り大きく設定しておくことが望ましい。
【００３８】
（実施形態３）
本実施形態における強制オフ駆動回路６とその周辺部分の回路図を図３に示す。なお、図示していない部分の回路構成は実施形態１と共通であるから説明は省略する。
【００３９】
本実施形態の強制オフ駆動回路６は、ＭＯＳＦＥＴＱａによって第１の駆動回路３が具備するフリップフロップ回路ＦＦのリセット端子ＮＲを短絡して強制的にＬレベルに落とすようにしたものであり、リセット端子ＮＲをＬレベルにすることでフリップフロップ回路ＦＦがリセットされて出力（駆動信号）Ｓ８がＬレベルとなって第１のスイッチング素子Ｑ１が強制的にオフとなる。なお、実施形態１及び２と同様に、抵抗Ｒ５，Ｒ６とコンデンサＣ２の時定数を第１の駆動回路３の駆動信号Ｓ８の周期よりも十分に長く設定してある。
【００４０】
上述のように本実施形態においても、インバータ装置が何らかの異常で停止した場合には強制オフ駆動回路６によって第１のスイッチング素子Ｑ１を強制的にオフすることができ、インバータ装置の再動作時における第１及び第２のスイッチング素子Ｑ１，Ｑ２の同時オンを防止することができる。
【００４１】
（実施形態４）
本実施形態における強制オフ駆動回路６とその周辺部分の回路図を図４に示す。なお、図示していない部分の回路構成は実施形態１と共通であるから説明は省略する。
【００４２】
本実施形態の強制オフ駆動回路６は、コンデンサＣｂに抵抗Ｒ７を介して並列接続されたＭＯＳＦＥＴＱａと、第１の駆動回路３の出力端とＭＯＳＦＥＴＱａのゲート端子との間に接続された抵抗Ｒ５，Ｒ６の直列回路と、ＭＯＳＦＥＴＱａのゲート−ソース間に接続されたコンデンサＣ２と、一方の入力端がＭＯＳＦＥＴＱａのドレイン端子に接続されるとともに他方の入力端がフリップフロップ回路ＦＦの出力端に接続され且つ出力端がバッファ回路Ｂの入力端に接続されたＡＮＤゲートＧ４とを具備する。なお、抵抗Ｒ５，Ｒ６とコンデンサＣ２の時定数はバッファ回路Ｂから出力される駆動信号Ｓ８’の周期よりも十分に長く設定してある。
【００４３】
而して、インバータ装置が正常に動作しているときには、ＭＯＳＦＥＴＱａのゲート端子に接続されている抵抗Ｒ５，Ｒ６、コンデンサＣ２から成る回路の時定数が駆動信号Ｓ８’の周期に対して十分に大きい値に設定されているので、コンデンサＣ２の両端電圧がＭＯＳＦＥＴＱａをターンオンさせるに足るだけの電圧まで上昇することがなく、よってＭＯＳＦＥＴＱａはオフ状態に維持される。よって、ＡＮＤゲートＧ４の一方の入力端には常時Ｈレベルの信号が入力されるため、ＡＮＤゲートＧ４の出力はもう一方の入力端に入力される駆動信号Ｓ８（フリップフロップ回路ＦＦの出力）と同一の信号となる。
【００４４】
それに対して、従来例で述べたように異常検出回路１１の検出信号Ｓ２がＨレベルからＬレベルに変化するタイミングによって第１の駆動回路３から出力される駆動信号Ｓ８がＨレベルのままでインバータ装置が停止状態になってしまった場合、コンデンサＣ２の両端電圧がＭＯＳＦＥＴＱａをターンオンさせるに必要な電圧まで上昇する。そしてＭＯＳＦＥＴＱａがターンオンすると、ＡＮＤゲートＧ４の一方の入力端がＬレベルに落とされるので、フリップフロップ回路ＦＦの出力信号Ｓ８にかかわらず、ＡＮＤゲートＧ４の出力が常時Ｌレベルとなる。これによってバッファ回路Ｂから出力される駆動信号Ｓ８’も強制的にＬレベルとなるので、強制オフ駆動回路６によって第１のスイッチング素子Ｑ１が強制的にオフされることになる。このときには第２のスイッチング素子Ｑ２が既にオフとなっているので、インバータ装置は第１及び第２のスイッチング素子Ｑ１，Ｑ２が両方ともにオフ状態で停止する。
【００４５】
而して、インバータ装置が何らかの異常で停止した場合にＭＯＳＦＥＴＱａをターンオンすることでバッファ回路Ｂに入力される駆動信号Ｓ８を強制的にＬレベルとし、これによって第１のスイッチング素子Ｑ１を強制的にオフすることができ、インバータ装置の再動作時における第１及び第２のスイッチング素子Ｑ１，Ｑ２の同時オンを防止することができる。
【００４６】
なお、ＭＯＳＦＥＴＱａがオンするとコンデンサＣ２の充電電荷が抵抗Ｒ５，Ｒ６を介して放電されるため、抵抗Ｒ５，Ｒ６並びにコンデンサＣ２の時定数を可能な限り大きく設定しておくことが望ましい。
【００４７】
【発明の効果】
本発明は上述のように、直流電源に直列的に接続された第１及び第２のスイッチング素子を具備し、第１及び第２のスイッチング素子を交互に繰り返しオンオフさせることで負荷に高周波電力を供給するインバータ部と、直流電源の高電位側に一端が接続された第１のスイッチング素子をオンオフ駆動する第１の駆動回路、直流電源の低電位側に一端が接続された第２のスイッチング素子をオンオフ駆動する第２の駆動回路、第１及び第２の駆動回路に対して各々第１及び第２のスイッチング素子をオンオフ駆動させるための制御信号を送出する制御信号送出回路、異常状態を検出して第１及び第２の駆動回路を介して第１及び第２のスイッチング素子をオフ状態にする異常検出回路を具備するインバータ制御部と、異常検出回路が異常状態を検出して動作した際に第１の駆動回路によって第１のスイッチング素子のオン状態が所定時間以上継続した場合に第１のスイッチング素子を強制的にオフさせる制御手段とを備えたので、インバータ装置の動作停止時に第１のスイッチング素子のオン状態が継続しても制御手段によって強制的にオフさせ、再始動時に第１及び第２のスイッチング素子が両方ともにオフ状態となってインバータ部が短絡することがなく、インバータ部に過大な短絡電流が流れるのを防いで信頼性の高いインバータ装置が得られるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す回路図である。
【図２】実施形態２を示す要部回路図である。
【図３】実施形態３を示す要部回路図である。
【図４】実施形態４を示す要部回路図である。
【図５】従来例を示す回路図である。
【図６】同上における各部の信号波形図である。
【図７】同上におけるオフパルス送出回路を示す回路図である。
【図８】同上の動作を説明するための信号波形図である。
【図９】同上の動作を説明するための信号波形図である。
【図１０】他の従来例を示す要部回路図である。
【符号の説明】
１  インバータ部
２  インバータ制御部
３  第１の駆動回路
４  第２の駆動回路
５  駆動信号送出回路部
６  強制オフ駆動回路
Ｑ１  第１のスイッチング素子
Ｑ２  第２のスイッチング素子
【図１】
0003678006.tif 000002
【図２】
0003678006.tif 000003
【図３】
0003678006.tif 000004
【図４】
0003678006.tif 000005
【図５】
0003678006.tif 000006
【図６】
0003678006.tif 000007
【図７】
0003678006.tif 000008
【図８】
0003678006.tif 000009
【図９】
0003678006.tif 000010
【図１０】
0003678006.tif 000011