(57)【特許請求の範囲】
【請求項１】
（ｉ）（ａ）第１導電型の半導体層と、受光ダイオードが埋め込み構造を有するように前記半導体層表層に形成された第２導電型の不純物領域とを備えた受光ダイオードと、
（ｂ）前記半導体層に形成された第２導電型を有するソース領域と、前記不純物領域と接続して前記半導体層に形成された第２導電型を有するドレイン領域と、前記ソース領域と前記ドレイン領域の間の前記半導体層の表層に形成されたチャネル領域と、ゲート絶縁膜を介して前記チャネル領域全域を覆って形成されたゲート電極と、前記チャネル領域の下の前記半導体層内に設けられた第１導電型の高濃度埋込層からなるキャリアポケットとを備えた、該受光ダイオードに隣接して設けられた光信号検出用電界効果トランジスタとを有する単位画素を含む固体撮像装置を準備し、
（ii）光照射によって前記受光ダイオードに光発生電荷を発生させ、
（iii）前記ゲート電極に電位を付与し、少なくとも前記チャネル領域全体に前記第２導電型の可動電荷を蓄積させておいて、前記キャリアポケットに前記光発生電荷を転送し、
（iv）前記ゲート電極に電位を付与し、少なくとも前記チャネル領域全体に前記第２導電型の可動電荷を蓄積させておいて、前記キャリアポケットに前記第１導電型の光発生電荷を蓄積することを特徴とする固体撮像装置の光信号蓄積方法。
【請求項２】
前記光信号検出用電界効果トランジスタはディプレッション型であることを特徴とする請求項１記載の固体撮像装置の光信号蓄積方法。
【請求項３】
少なくとも前記光発生電荷を転送しているとき、及び蓄積しているときに、前記チャネル領域を含む半導体層の全表層にわたって前記ソース領域の導電型と同じ導電型の可動電荷を蓄積することを特徴とする請求項１又は２記載の固体撮像装置の光信号蓄積方法。
【請求項４】
前記光発生電荷を転送し、蓄積する期間の後に、前記光信号検出用電界効果トランジスタに電流を流し、閾値電圧の変化を読み出すことを特徴とする請求項１乃至３の何れか一に記載の固体撮像装置の光信号蓄積方法。
【請求項５】
（ｉ）（ａ）第１導電型の第１の半導体層と、受光ダイオードが埋め込み構造を有するように前記第１の半導体層表層に形成された第２導電型の不純物領域とを備えた前記受光ダイオードと、
（ｂ）前記第１の半導体層に接続された第１導電型を有する第２の半導体層と、前記第２の半導体層に形成された第２導電型を有するソース領域と、前記不純物領域と接続して前記第２の半導体層に形成された第２導電型を有するドレイン領域と、前記ソース領域と前記ドレイン領域の間の前記第２の半導体層の表層に形成されたチャネル領域と、該チャネル領域に形成された第２導電型を有するチャネルドープ層と、ゲート絶縁膜を介して前記チャネル領域全域を覆って形成されたゲート電極と、前記チャネル領域の下に設けられた第１導電型を有するキャリアポケットとを備えた、該受光ダイオードに隣接する光信号検出用電界効果トランジスタとを有する単位画素を備えた固体撮像装置を準備し、
（ii）光照射によって前記受光ダイオードに光発生電荷を発生させ、
（iii）少なくとも前記チャネル領域全体が第２導電型の可動電荷により満たされた蓄積状態になるように前記ゲート電極の電位を保持して、前記キャリアポケットに前記光発生電荷を転送し、
（iv）少なくとも前記チャネル領域全体が第２導電型の可動電荷により満たされた蓄積状態になるように前記ゲート電極の電位を保持して、前記キャリアポケットに前記光発生電荷を蓄積することを特徴とする固体撮像装置の光信号蓄積方法。
【請求項６】
前記電界効果トランジスタはデプレッション型であることを特徴とする請求項５記載の固体撮像装置の光信号蓄積方法。
【請求項７】
少なくとも前記転送する期間及び前記蓄積する期間に前記チャネル領域を含む第１及び第２の半導体層の全表層にわたって前記第２導電型の可動電荷が蓄積されることを特徴とする請求項５又は６記載の固体撮像装置の光信号蓄積方法。
【請求項８】
前記光発生電荷が転送されて蓄積される期間の後に、光信号検出用電界効果トランジスタに電流を流し、閾値電圧の変化を読み出すことを特徴とする請求項５乃至７の何れか一に記載の固体撮像装置の光信号蓄積方法。
【請求項９】
さらに複数の画素を行と列に配置し、同じ行に並ぶ相互に接続された電界効果トランジスタのゲート電極と、同じ行に並ぶ相互に接続された電界効果トランジスタのドレイン領域と、同じ列に並ぶ相互に接続された電界効果トランジスタのソース領域とにそれぞれ異なる走査信号を供給することによって、各画素に光信号を蓄積することを特徴とする請求項５乃至８の何れか一に記載の固体撮像装置の光信号蓄積方法。
【請求項１０】
前記同じ行に並ぶゲート電極に接続された、走査信号を供給する垂直走査信号駆動走査回路と、前記同じ行に並ぶドレイン領域に接続された、ドレイン電圧を供給するドレイン電圧駆動走査回路と、前記各列に並ぶソース領域の電圧を記憶し、各ソース領域の電圧に相当する光信号を出力する信号出力回路と、光信号を読み出すタイミングを制御する走査信号を供給する水平走査信号出力走査回路とにより、光信号の蓄積と、該蓄積された光信号の読み出しとを制御することを特徴とする請求項９記載の固体撮像装置の光信号蓄積方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置の光信号蓄積方法に関し、詳しくは、ビデオカメラ、電子カメラ、画像入力カメラ、スキャナ又はファクシミリ等に用いられる閾値電圧変調方式のＭＯＳ型イメージセンサを用いた固体撮像装置の光信号蓄積方法に関する。
【０００２】
【従来の技術】
ＣＣＤ型イメージセンサやＭＯＳ型イメージセンサなどの半導体イメージセンサは量産性に優れているため、パターンの微細化技術の進展に伴い、ほとんどの画像入力デバイス装置に適用されている。
特に、近年、ＣＣＤ型イメージセンサと比べて、消費電力が小さく、かつセンサ素子と周辺回路素子とを同じＣＭＯＳ技術によって作成できるという利点を生かして、ＭＯＳ型イメージセンサが見直されている。
【０００３】
このような世の中の動向に鑑み、本願出願人はＭＯＳ型イメージセンサの改良を行い、光信号検出用絶縁ゲート型電界効果トランジスタ（以下、光信号検出用ＭＯＳＦＥＴ或いは単にＭＯＳＦＥＴと称することもある。）のチャネル領域下にキャリアポケット（高濃度埋込層）２５を有するセンサ素子に関する特許出願（特願平１０−１８６４５３号）を行って特許（登録番号２９３５４９２号）を得ている。
【０００４】
このＭＯＳ型イメージセンサは特許（登録番号２９３５４９２号）の図８（ａ）に示す回路構成を有し、その動作においては、同じく図８（ｂ）に示すように、蓄積期間−読出期間−初期化期間−・・を経る。蓄積期間に光照射により光発生正孔を生じさせてホールポケット２５に蓄積させ、読出期間に光発生正孔の蓄積量に比例した光信号を検出する。初期化期間にはMOSFETのゲート、ソース、ドレインの各電極に正の高い電圧を印加して、ホールポケット２５に蓄えられた光発生正孔を放出し、ホール蓄積部を完全に空乏化させる。
【０００５】
また、本願出願人は、この特許（登録番号２９３５４９２号）に係る発明に関連して種々の新たな出願を行っているが、それらによれば、この出願の図８に示すように、蓄積期間において、ゲート電極の電位（Ｖｐｇ（ＶＳＣＡＮ））を低い電圧、即ち一般には接地電位にし、ドレイン電位（Ｖｐｄ）及びソース電位（Ｖｐｓ）をゲート電位より高い電位、即ち多くは凡そ３．３Ｖにしている。このように、光信号検出用ディプレッション形ｎチャネルＭＯＳＦＥＴがカットオフ状態（デプレッション状態）を維持するようにした上で、受光ダイオードで発生した光発生電荷をチャネル領域下のキャリアポケット２５に輸送している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記蓄積期間において、ゲート絶縁膜とチャネル領域との界面での準位から光発生電荷と同種類のキャリアが放出されることがある。この場合、界面準位から放出されたキャリアはキャリアポケット２５に流れ込んでリーク電流となる。このため、光発生電荷以外の正孔がキャリアポケット２５に蓄積されることになる。
【０００７】
このような場合に、感度向上のためパターンの微細化が行なわれた場合、従来問題にはならなかったようなわずかなリーク電流でも正孔がキャリアポケット２５に多量に蓄積されて、映像画面に明るい輝線が生じるという所謂白キズが発生するという問題が生じる恐れがある。
また、リーク電流に起因するものではなく、キャリアポケット２５に正常に光発生電荷のみが蓄積されたとしても、必要以上の過剰な光発生電荷が蓄積する場合がある。
【０００８】
この場合、過剰に蓄積された光発生電荷により非選択単位画素（セル）（Ｖｐｇ＝０）は深いディプレッション状態となり、ソース電位の上昇をもたらす。一方、選択セルでは、蓄積電荷が低レベルの場合にソース電位は低くなり、選択弁別マージンは減少して、映像画面に垂直方向に縞状の明るい帯が生じるという所謂スミア特性の劣化の原因となる。
【０００９】
本発明は、上記従来技術の問題点に鑑みて創作されたものであり、ゲート絶縁膜とチャネル領域の界面準位からの電荷の放出に基づくリーク電流に起因する所謂白キズの発生を防止し、かつ過剰な光発生電荷に起因するスミアの発生を防止することができる固体撮像装置の光信号蓄積方法を提供するものである。
【００１０】
【課題を解決するための手段】
この発明は固体撮像装置の光信号蓄積方法に係り、その光信号蓄積方法に用いる固体撮像装置の基本構成として、図６及び図７に示すように、受光ダイオード１１１と受光ダイオード１１１に隣接する光信号検出用のディプレッション形の絶縁ゲート型電界効果トランジスタ（以下、光信号検出用ＭＯＳＦＥＴ或いは単にＭＯＳＦＥＴと称する。または、これらの略称の前にディプレッション形と付す場合もある。）１１２とを含む単位画素１０１を有し、単位画素１０１においては、受光ダイオード１１１とＭＯＳＦＥＴ１１２とは相互に接続したウエル領域（第１導電型の半導体層、又は第１導電型の第１の半導体層及び第１導電型を有する第２の半導体層）１５ａ、１５ｂに形成され、受光ダイオード１１１の不純物領域１７とＭＯＳＦＥＴ１１２のドレイン領域１７ａとが相互に接続され、ＭＯＳＦＥＴ１１２のチャネル領域下のウエル領域１５ｂ内に光発生電荷を蓄積するキャリアポケット２５を有していることを特徴としている。
【００１１】
本発明においては、受光ダイオード１１１で光照射により発生した光発生電荷をキャリアポケット２５に転送し、蓄積する期間Ａにおいて、ディプレッション形ＭＯＳＦＥＴ１１２のチャネル領域をソース領域１６と同じ導電型のキャリアで満たし（蓄積状態にし）、チャネル領域表面の界面準位から自由電荷担体の放出を防止しつつ、光発生電荷をキャリアポケット２５に転送し、蓄積期間の終了時の期間Ｂに、チャネル領域をディプリーション状態にするとともに、受光ダイオード１１１からキャリアポケット２５に光発生電荷を向かわせるより強い電界を形成し、さらに残りの光発生電荷をキャリアポケット２５に転送して蓄積している。
【００１２】
例えば、光発生電荷をキャリアポケット２５に転送して蓄積する期間Ａに、図２（ａ）に示すように、ゲート電極１９を正の電位（例えば２．０Ｖ）に保持し、ソース領域１６及びドレイン領域１７ａをゲート電極１９の正の電位よりも低い正の電位（例えば１．６Ｖ）に保持する。即ち、ｐ型のウエル領域１５ｂの場合、チャネル領域内に十分な電荷（電子）を誘起し、チャネル領域を蓄積状態とする。
【００１３】
これにより、チャネル領域表面の界面準位の正孔発生中心は非活性状態のまま保持され、界面準位に捕獲された電荷（正孔）の放出が防止される。即ち、リーク電流が発生しないため、光発生電荷以外の正孔のキャリアポケット２５への蓄積が抑制されて、映像画面において所謂白キズの発生を防止することができる。また、チャネル領域が蓄積状態となるようにゲート電極１９の電位を設定しながら、ドレイン領域１７ａ及びソース領域１６の電位を変えることで、図３（ａ）に示すように、ウエル領域１５ｂの表面側の電位が持ち上がり、キャリアポケット２５の電位の底と頂上との間の電位差（ポテンシャル）を低くすることができる。特に、ソース電極及びドレイン電極の電位を適当に調整することにより、チャネル領域が蓄積状態を維持しつつ、キャリアポケット２５のポテンシャルを適当な高さにすることが出来る。これにより、上記期間Ａにおいて、過剰な光発生電荷をキャリアポケット２５内からオーバフロ―させて、キャリアポケット２５に蓄積される光発生電荷の量を適正に保持して所謂スミアを防止することができる。
【００１４】
なお、光発生電荷をキャリアポケット２５に転送して蓄積する期間の終了時の期間Ｂに、ゲート電極１９を期間Ａにおけるゲート電極１９の正の電位よりも低い正の電位（０Ｖ）に保持し、ドレイン領域１７ａを期間Ａにおけるドレイン領域１７ａの正の電位よりも高い正の電位（例えば、３．３Ｖ）に保持することにより、チャネル領域をディプリーション状態にするとともに、光発生電荷を受光部からキャリアポケット２５に移動させるようなより強い電界をウエル領域１５ａ、１５ｂ内に形成し、残りの光発生電荷を余さずにキャリアポケット２５に蓄積させることができる。
【００１５】
特に、以下の構成とすることにより、リーク電流に起因する所謂白キズやその他の障害の発生をより一層完全に防止することができる。
即ち、受光ダイオード１１１及び光信号検出用電界効果トランジスタ１１２は、光発生電荷の発生領域であり、キャリアポケット２５への転送領域である第１導電型のウエル領域１５ａに形成され、受光ダイオード１１１はウエル領域１５ａに第２導電型の不純物領域１７が形成されて光発生電荷に対して埋込み構造となっており、受光ダイオード１１１で発生した光発生電荷がチャネル領域表面の準位に捕獲されないようにし、或いはその準位から光発生電荷以外の電荷が発生するのを抑制している。
【００１６】
また、光信号検出用電界効果トランジスタ１１２は、ウエル領域１５ａに不純物領域１７が延在して不純物領域１７と一体的に形成された第２導電型のドレイン領域１７ａを有し、受光ダイオード１１１で発生した第１導電型の光発生電荷をキャリアポケット２５に転送して蓄積するとき、若しくはキャリアポケットに光発生電荷が蓄積されているとき、チャネルドープ層１５ｃが第２導電型の可動電荷により満たされた蓄積状態になるようにゲート電極１９の電位を保持している。これにより、少なくとも、光発生電荷の発生領域から転送経路を経て蓄積領域内のキャリアポケット２５に至るまでの領域は、光発生電荷に対して埋込み構造を有しているため、光発生電荷が界面準位に捕獲されないようにし、或いは界面準位から光発生電荷以外の電荷が発生するのを抑制し、キャリアポケット２５に光発生電荷以外の電荷が蓄積するのを抑制することができる。
【００１７】
さらに、ウエル領域１５ａ、１５ｂの表層全域にわたって第２導電型の可動電荷が蓄積されているようにする。これにより、光発生電荷の発生領域、転送経路、蓄積領域その他のウエル領域１５ａ、１５ｂの全領域において受光ダイオード１１１で発生した光発生電荷が表面の準位に捕獲されないようにし、或いはその準位から光発生電荷以外の電荷が発生するのをより一層完全に抑制することができる。
【００１８】
なお、ウエル領域１５ｂ等が上記と逆の導電型の場合、即ちウエル領域とキャリアポケットがｎ型の場合、キャリアポケットはエレクトロンポケット（キャリアポケット）となり、光発生電子を蓄積することになる。この場合、光信号検出用ＭＯＳＦＥＴとしてディプレッション形ｐチャネルＭＯＳＦＥＴ（ディプレッション形ｐＭＯＳＦＥＴ）を用い、チャネル領域に十分な電荷（正孔）を誘起し、蓄積して、チャネル領域の界面準位に捕獲された電荷（電子）の放出を防止するとともに、キャリアポケットのポテンシャルを適当な高さにする。
【００１９】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
最初に、本発明の実施の形態に係る固体撮像装置の光信号蓄積方法に用いられるＭＯＳ型イメージセンサの単位画素の構成について以下に説明する。
図７は、ＭＯＳ型イメージセンサの単位画素内における素子の断面図である。
【００２０】
図７に示すように、単位画素（セル）１０１内に受光ダイオード１１１と光信号検出用ＭＯＳＦＥＴ１１２とが隣接して設けられている。ＭＯＳＦＥＴ１１２としてディプレッション形ｎチャネルＭＯＳＦＥＴ（ディプレッション形ｎＭＯＳＦＥＴ）を用いている。
この単位画素１０１の断面構成は、下から順に、ｐ型の基板１１と、この基板１１上に形成されたｎ型のエピタキシャル層１２と、このエピタキシャル層１２内に形成されたｐ型の第１のウエル領域１５ａ及び第２のウエル領域１５ｂとなっている。
【００２１】
受光ダイオード１１１とＭＯＳＦＥＴ１１２は、第１のウエル領域１５ａと第２のウエル領域１５ｂにそれぞれ形成され、それらのウエル領域１５ａ、１５ｂは互いに繋がっている。
受光ダイオード１１１の部分の第１のウエル領域１５ａは光照射による電荷の発生領域の一部を構成している。ＭＯＳＦＥＴ１１２の部分の第２のウエル領域１５ｂはこの領域１５ｂに付与するポテンシャルによってチャネルの閾値電圧を変化させることができるゲート領域を構成している。
【００２２】
受光ダイオード１１１の部分においては、第１のウエル領域１５ａやエピタキシャル層１２はＭＯＳＦＥＴ１１２のゲート領域１５ｂと繋がっているため、光により発生した電荷のうち正孔をＭＯＳＦＥＴ１１２の閾値電圧変調用の電荷として有効に用いることができる。言い換えれば、第１のウエル領域１５ａ及びエピタキシャル層１２全体が光によるキャリア発生領域となる。
【００２３】
ＭＯＳＦＥＴ１１２の部分においては、ゲート電極１９はリング状を有し、ソース領域１６はリング状のゲート電極１９の内周に囲まれるように形成され、ドレイン領域１７ａはリング状のゲート電極１９の外周部を取り囲むように形成されている。ドレイン領域１７ａが延在して受光ダイオード１１１のｎ型の不純物領域１７が形成されている。即ち、不純物領域１７とドレイン領域１７ａとはそれぞれ第１及び第２のウエル領域１５ａ，１５ｂの表層に大部分の領域がかかるように一体的に形成されている。
【００２４】
ドレイン領域１７ａとソース領域１６の間の第２のウエル領域１５ｂ表層がｎチャネル領域（以下、単にチャネル領域と称することもある。）となる。さらに、通常の動作電圧において、そのチャネル領域を電子の蓄積状態或いはデプレーション状態に保つため、チャネル領域に適当な濃度のｎ型不純物を導入し、チャネルドープ層１５ｃを形成している。ゲート電極１９は、そのチャネル領域上にゲート絶縁膜１８を介して形成されている。
【００２５】
ｎチャネル領域の下の第２のウエル領域１５ｂ内であってチャネル長方向の一部領域に、かつチャネル幅方向全域にわたって、即ちソース領域１６の周辺部であって、かつソース領域１６を囲むように、ｐ+ 型のキャリアポケット（高濃度埋込層）２５が形成されている。キャリアポケット２５は表面のチャネル領域よりも下側の第２のウエル領域１５ｂ内に形成される。
【００２６】
上記したｐ+ 型のキャリアポケット２５では、キャリアポケット２５周辺部のウエル領域１５ａ、１５ｂに比べて不純物濃度を高くしているため、光発生電荷のうち光発生ホールに対して、キャリアポケット２５周辺部のポテンシャルに比べてキャリアポケット２５内部のポテンシャルが低くなる。これにより、光発生ホールをこのキャリアポケット２５に集めることができる。
【００２７】
以上のように、この発明に用いられる固体撮像装置においては、チャネルドープ層１５ｃを除く、光発生電荷の発生領域、転送経路、蓄積領域その他のウエル領域１５ａ、１５ｂの全領域において、光発生電荷に対して埋込み構造を有している。従って、以下で説明する光発生電荷を発生させてキャリアポケット２５に蓄積させる動作のときにゲート電極１９等への電圧印加によりチャネルドープ層１５ｃをも電子の蓄積状態として、ウエル領域１５ａ、１５ｂの全領域の表層を電子の蓄積状態とすることにより、上記光発生電荷が表面の準位により一層完全に捕獲されないようにし、或いはその準位から光発生電荷以外の電荷が発生するのをより一層完全に抑制し、キャリアポケット２５に光発生電荷以外の電荷が蓄積するのをより一層完全に抑制することができる。
【００２８】
なお、上記では、ウエル領域１５ａ、１５ｂの全領域の表層を電子の蓄積状態としているが、場合により、チャネル領域のほか少なくとも、受光ダイオード１１１を埋込み構造とするとよい。
次に、図６を参照して上記の構造の単位画素を用いたＭＯＳ型イメージセンサの全体の構成について説明する。図６は、本発明の実施の形態におけるＭＯＳ型イメージセンサの回路構成図を示す。
【００２９】
図６に示すように、このＭＯＳ型イメージセンサは、２次元アレーセンサの構成を採っており、上記した構造の単位画素１０１が列方向及び行方向にマトリクス状に配列されている。
また、垂直走査信号（ＶＳＣＡＮ）の駆動走査回路１０２及びドレイン電圧（ＶＤＤ）の駆動走査回路１０３が画素領域を挟んでその左右に配置されている。
【００３０】
垂直走査信号供給線２１ａ，２１ｂは垂直走査信号（ＶＳＣＡＮ）の駆動走査回路１０２から行毎に一つずつでている。各垂直走査信号供給線２１ａ，２１ｂは行方向に並ぶ全ての単位画素１０１内のＭＯＳＦＥＴ１１２のゲート電極１９に接続されている。
また、ドレイン電圧供給線（ＶＤＤ供給線）２２ａ，２２ｂはドレイン電圧（ＶＤＤ）の駆動走査回路１０３から行毎に一つずつでている。各ドレイン電圧供給線（ＶＤＤ供給線）２２ａ，２２ｂは、行方向に並ぶ全ての単位画素１０１内の光信号検出用ＭＯＳＦＥＴ１１２のドレイン領域１７ａに接続されている。
【００３１】
また、列毎に異なる垂直出力線２０ａ，２０ｂが設けられて、各垂直出力線２０ａ，２０ｂは列方向に並ぶ全ての単位画素１０１内のＭＯＳＦＥＴ１１２のソース領域１６にそれぞれ接続されている。
さらに、ＭＯＳＦＥＴ１１２のソース領域１６は列毎に垂直出力線２０ａ，２０ｂを通して信号出力回路１０５と接続している。信号出力回路１０５はソース領域１６の電位を記憶し、さらにソース領域１６の電位に対応する映像信号を水平出力線２６を通して映像信号出力端子１０７に出力する。ＨＳＣＡＮ入力走査回路１０４により出力するタイミングが制御される。
【００３２】
次に、この発明の実施の形態である、一連の連続した固体撮像素子の光検出動作について説明する。
図１は、本発明に係るＭＯＳ型イメージセンサを動作させるための各入出力信号のタイミングチャートを示す。
光検出動作は、前述のように、蓄積期間−読出期間−掃出期間（初期化期間）からなる一連の過程を繰り返し行う。蓄積期間は光照射により発生した光発生電荷をキャリアポケット２５に蓄積させる期間であり、読出期間はキャリアポケット２５に蓄積された光発生電荷に対応した閾値電圧の変調を読み出す期間であり、初期化期間はキャリアポケット２５に残留する光発生電荷を排出する期間である。
【００３３】
ここでは、主としてこの発明に係る蓄積期間（期間Ａ、期間Ｂ）とそれに続く読出期間（期間Ｃ）について詳細に説明する。蓄積期間のうち期間Ｂは期間Ａの後の蓄積期間の終了時の期間である。
図２（ａ）は、この発明に係る図１の期間ＡにおけるＭＯＳＦＥＴ部のチャネル領域及びその周辺部の様子を示す断面図である。
【００３４】
図３（ａ）は、図２（ａ）のＩ−Ｉ線に沿う深さ方向のエネルギバンドの変化の様子を示す図である。同図において、上部のエネルギレベルが伝導帯の底を示し、下部のエネルギレベルが価電子帯の頂上を示す。
図４は、図１の期間ＢにおけるＭＯＳＦＥＴ１１２部のチャネル領域及びその周辺部の様子を示す素子断面図である。
【００３５】
図５（ａ）乃至図５（ｃ）はそれぞれ、期間Ａ、期間Ｂ、及び期間Ｃにおける、ドレイン領域１７ａ下のウエル領域１５ｂからキャリアポケット２５を含むチャネル領域下のウエル領域１５ｂを通ってソース領域１６下のウエル領域１５ｂに至る横方向（図４のIII-III線に沿う方向）のエネルギバンドの変化の様子を示す図である。同図において、上部のエネルギレベルが伝導帯の底を示し、下部のエネルギレベルが価電子帯の頂上を示す。
【００３６】
まず、期間Ａにおいて、光信号検出用ＭＯＳＦＥＴ１１２のゲート電極１９を読出期間Ｃにおけるゲート電極１９の正の電位（以下、ゲート電位ということもある。）と同じ大きさの正の電位、例えば＋２．３〜２．５Ｖに保持する。ドレイン領域１７ａ及びソース領域１６とウエル領域１５ｂとで形成されたｐｎ接合が逆バイアスされ、かつ＋２．３〜２．５Ｖのゲート電位に対して、チャネル領域が空乏化せず、チャネル領域に十分な密度を持って電子が蓄積されるように、ドレイン領域１７ａを正の電位、例えば約＋１．６Ｖ（ＶＤＤ）に保持する。さらに、ＭＯＳＦＥＴ１１２のチャネル領域を通して電流が流れないように、ソース領域１６を外部回路から切り離す。この電位保持は読み出し選択行及び非選択行を問わずすべての画素について行なわれる。
【００３７】
これにより、図２（ａ）及び図３（ａ）に示すように、チャネル領域には十分な密度の電子が蓄積される。なお、チャネル領域への蓄積電子はソース領域１６やドレイン領域１７ａから供給されることになる。ソース領域１６はチャネル領域を通してドレイン領域１７ａと繋がり、ドレイン領域１７ａの正の電位と同じ正の電位約＋１．６Ｖ（ＶＤＤ）に保持される。これにより、第１のウエル領域１５ａ、第２のウエル領域１５ｂ及びエピタキシャル層１２内が空乏化する。
【００３８】
続いて、受光ダイオード１１１に光を照射して、電子−正孔対（光発生電荷）を発生させる。この光発生電荷のうち光発生正孔が受光ダイオード１１１の第１のウエル領域１５ａに蓄積される。このとき、キャリアポケット２５は周辺部の第１のウエル領域１５ａ及び第２のウエル領域１５ｂに比べて正孔に対するポテンシャルが低いので、図５（ａ）に示すように、第１のウエル領域１５ａに蓄積された光発生正孔はキャリアポケット２５の方に移動し、キャリアポケット２５に蓄積されていく。
【００３９】
期間Ａにおいて、チャネル領域を蓄積状態にして十分な量の電子を蓄積させることにより、ゲート絶縁膜１８とチャネル領域の界面での準位の正孔発生中心は非活性化状態で保持されて、界面準位からの正孔の放出が防止される。即ち正孔の放出によるリーク電流が抑制されるため、光発生電荷以外の正孔のキャリアポケット２５への蓄積が抑制され、映像画面において所謂白キズの発生を防止することができる。
【００４０】
また、チャネル領域が蓄積状態を維持するように、ゲート電極１９の電位を２．５Ｖに、ドレイン領域１７ａ及びソース領域１６の電位を１．６Ｖにそれぞれ保持した場合、図３（ａ）に示すように、ｐ型のウエル領域１５ｂの表面側のエネルギレベルが押し下げ（電位が持ち上げ）られて、キャリアポケット２５の底と頂上の間のエネルギレベル差（電位差（ポテンシャル））が小さくなる。ゲート電極１９、ドレイン領域１７ａ及びソース領域１６の電位を適当に調整することにより、チャネル領域が蓄積状態を維持しつつ、キャリアポケット２５のエネルギレベル差（ポテンシャル）を適当な高さにすることが出来る。これにより、キャリアポケット２５に蓄積される光発生正孔の量を適正に保持することができる。
【００４１】
次に、期間Ｂにおいて、ＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を接地電位（ＭＯＳＦＥＴ１１２のゲート電位となる）にするとともに、ドレイン領域１７ａ及びソース領域１６とウエル領域１５ｂとで形成されたｐｎ接合が期間Ａよりもより深く逆バイアスされるようにＶＤＤ駆動走査線２２ａ、２２ｂの電位を凡そ３．３Ｖ（ＭＯＳＦＥＴ１１２のドレイン電位となる）とする。この電位保持も読み出し選択行及び非選択行を問わずすべての画素について行なわれる。
【００４２】
これにより、図５（ｂ）に示すように、チャネル領域はディプリーション状態を維持するとともに、ウエル領域１５ｂ内にはキャリアポケット２５に向かうより強い電界が生じてウエル領域１５ａ及び１５ｂ内に残存する光発生正孔はすべてキャリアポケット２５の方に移送されてキャリアポケット２５に蓄積される。キャリアポケット２５では、光発生正孔の蓄積電荷量に対応したアクセプタの負電荷量が中性化される。これにより、そのソース領域１６付近のポテンシャルが変調されて、ディプレッション形ｎＭＯＳＦＥＴ１１２の閾値電圧が変化する。
【００４３】
次に、読出期間（期間Ｃ）に移る。ＶＤＤ駆動走査線２２ａ、２２ｂの電位は、読み出し選択行及び非選択行を問わずすべて凡そ３．３Ｖ（ＭＯＳＦＥＴ１１２のドレイン電位となる）に保持したままにする。このとき、図５（ｃ）に示すように、キャリアポケット２５には所謂スミアが生じない程度の適量の正孔が蓄積されている。
【００４４】
この状態で読み出し選択行に対応するＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を凡そ２．３〜２．５Ｖ（ＭＯＳＦＥＴ１１２のゲート電位となる）とし、読み出し非選択行に対応するＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を接地電位とする。即ち、読み出し選択行に並ぶＭＯＳＦＥＴ１１２が飽和状態で動作しうるように、ゲート電極１９を約２〜３Ｖの電位に保持し、ドレイン領域１７ａを約３．３Ｖの電位ＶＤＤに保持する。これにより、ドレイン領域１７ａ側のチャネル領域に高電界領域が形成され、ソース領域１６に近いキャリアポケット２５上方のチャネル領域の一部に低電界の蓄積領域が形成される。
【００４５】
そして、読み出し選択行に並ぶＭＯＳＦＥＴ１１２のソース領域１６に接続された信号出力回路１０５内のメモリに光発生電荷による閾値電圧の変調に対応するソース電位が順次記憶される。
その後、初期化動作を経て蓄積期間に戻る。蓄積期間では、ＨＳＣＡＮ入力走査回路１０４から信号出力回路１０５に入力された信号に従って出力のタイミングが制御され、前の期間に信号出力回路１０５に蓄積された光照射量に比例した映像信号（Ｖout）を順次取り出すことができる。
【００４６】
以上のように、この発明の実施の形態によれば、蓄積期間Ａにおいて、光信号検出用ＭＯＳＦＥＴ１１２のチャネル領域に可動電子が蓄積されてチャネル領域が蓄積状態を維持して界面準位に捕獲された正孔の放出を防止しつつ、光発生正孔をキャリアポケット２５に転送し、蓄積させている。
これにより、蓄積期間において界面準位からの正孔の放出によるリーク電流が抑制されるため、光発生電荷以外の正孔のキャリアポケット２５への蓄積が抑制されて、映像画面において所謂白キズの発生を防止することができる。
【００４７】
また、キャリアポケット２５に蓄積される光発生正孔の量を適正に保持することができるので、映像画面において所謂スミアを防止することができる。
（比較例）
以下に、図２（ｂ）及び図３（ｂ）を参照して比較例に係る光信号蓄積方法について説明する。
【００４８】
図２（ｂ）は、比較例に係る図８の蓄積期間Ａ０におけるＭＯＳＦＥＴ部のチャネル領域及びその周辺部の様子を示す断面図である。図３（ｂ）は図２（ｂ）のII−II線に沿う深さ方向のエネルギバンドの変化の様子を示す図である。
蓄積期間Ａ０を通してゲート電位が接地電位であり、かつソース電位及びドレイン電位に対してゲート電位が低いため、チャネル領域はディプレーション状態にある。従って、チャネル領域内の界面準位が空乏層に覆われるため、界面準位から捕獲正孔が放出され、放出された正孔はキャリアポケット２５に蓄積される虞がある。また、キャリアポケット２５への転送中の光発生正孔が界面準位に捕獲される虞がある。これにより、精度のよい光信号の検出ができなくなる虞がある。
【００４９】
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
例えば、上記の実施の形態では、蓄積期間においてチャネル領域の蓄積状態を形成するために、特に、ドレイン領域１７ａ及びソース領域１６とウエル領域１５ｂとで形成されたｐｎ接合が逆バイアスされるように、ドレイン領域１７ａ及びソース領域１６に電位を保持しているが、場合により、ドレイン領域１７ａ及びソース領域１６を接地電位に保持して上記ｐｎ接合が零バイアスされるようにしてもよい。
【００５０】
また、この発明が適用される固体撮像素子の構造として種々の変形例が考えられるが、他の構造はどうであれ、受光ダイオード１１１と光信号検出用ＭＯＳＦＥＴ１１２とが隣接して単位画素を構成し、かつＭＯＳＦＥＴ１１２のチャネル領域下のｐ型のウエル領域１５ｂ内であってソース領域１６の近傍にキャリアポケット（高濃度埋込層）２５が設けられていればよい。
【００５１】
さらに、ｐ型の基板１１を用いているが、代わりにｎ型の基板を用いてもよい。この場合、上記実施の形態と同様な効果を得るためには、上記実施の形態等で説明した各層及び各領域の導電型をすべて逆転させればよい。
即ち、ウエル領域及びキャリアポケットはｎ型で、キャリアポケットはエレクトロンポケットとなり、キャリアポケットに蓄積すべきキャリアは電子及び正孔のうち電子である。そして、チャネル領域（ｐチャネル領域）にｐ型不純物を導入してチャネルドープ層を形成し、キャリアポケットへの光発生電子の転送時或いは蓄積時にウエル領域の導電型と反対の導電型の十分な電荷、即ち十分な正孔を蓄積させるようにする。
【００５２】
また、チャネル領域が可動正孔が蓄積した状態を維持するように、ゲート電極、ドレイン領域及びソース領域の電位を保持したとき、キャリアポケットの電位の底と頂上の間の電位差が低くなる。従って、ゲート電極、ドレイン領域及びソース領域の電位を調整してチャネル領域が蓄積状態を維持しつつ、キャリアポケットのポテンシャルを適当な高さとなるようにすることにより、キャリアポケットに蓄積される光発生電子の量を適正に保持することができ、映像画面において所謂スミアを防止することができる。
【００５３】
【発明の効果】
以上のように、本発明によれば、受光ダイオードからキャリアポケットに転送され、蓄積された光発生電荷（例えば、正孔）がチャネル領域内の界面準位に捕獲された電荷によって影響を受けないように、少なくとも光発生電荷の転送中はチャネル領域にソース領域と同じ導電型の可動電荷（例えば、電子）を蓄積させている。
【００５４】
このように、チャネル領域内を電子の蓄積状態で保持させることにより、チャネル領域内の界面準位の電荷発生中心が非活性化状態で保持されて、界面準位からの電荷の放出が防止される。即ちリーク電流が抑制されるため、光発生電荷以外の電荷のキャリアポケットへの蓄積が抑制されて、映像画面において所謂白キズの発生を防止することができる。
【００５５】
この場合、チャネル領域のほかに、少なくとも、受光ダイオードを埋込み構造とし、好ましくはウエル領域の全領域の表層を電子の蓄積状態とするとよい。
また、チャネル領域が蓄積状態を維持するように、ゲート電極、ドレイン領域及びソース領域の電位を保持した場合、キャリアポケットの電位の底と頂上との間の電位差を適当な高さにすることが出来るので、キャリアポケットに蓄積される光発生正孔の量を適正に保持し、映像画面において所謂スミアを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る固体撮像装置の光信号蓄積方法について示すタイミングチャートである。
【図２】（ａ）は、図１の光信号蓄積方法の蓄積期間の期間Ａにおけるチャネル領域周辺部の様子を示す断面図である。（ｂ）は比較例に係る図１の光信号蓄積方法の蓄積期間の期間Ａ０におけるチャネル領域周辺部の様子を示す断面図である。
【図３】（ａ）は、図２（ａ）に対応する深さ方向のエネルギバンドの変化の様子を示すグラフである。（ｂ）は、図２（ｂ）に対応する深さ方向のエネルギバンドの変化の様子を示すグラフである。
【図４】この発明の実施の形態の固体撮像装置の光信号蓄積方法を説明する光信号検出用ＭＯＳＦＥＴ部分の素子断面図である。
【図５】（ａ）乃至（ｃ）はそれぞれ、蓄積期間の期間Ａ、同じく期間Ｂ、及び読出期間（期間Ｃ）における、ドレイン領域下のウエル領域からキャリアポケットを含むチャネル領域下のウエル領域を通ってソース領域下のウエル領域に至る横方向（図４のIII-III線に沿う方向）のエネルギバンドの変化の様子を示す図である。
【図６】この発明の実施の形態に係る固体撮像装置の光信号蓄積方法に用いられる固体撮像装置の全体の回路構成を示す図である。
【図７】この発明の実施の形態に係る固体撮像装置の光信号蓄積方法に用いられる固体撮像装置を示す断面図である。
【図８】従来例に係る固体撮像装置の光信号蓄積方法を示すタイミングチャートである。
【符号の説明】
１５ａ  第１のウエル領域
１５ｂ  第２のウエル領域
１５ｃ  チャネルドープ層
１６  ソース領域
１７  不純物領域
１７ａ  ドレイン領域
１８  ゲート絶縁膜
１９  ゲート電極
２０ａ、２０ｂ 垂直出力線
２１ａ、２１ｂ ＶＳＣＡＮ供給線
２２ａ、２２ｂ ＶＤＤ供給線
２５  キャリアポケット（高濃度埋込層）
２６ 水平出力線
２７ａ、２７ｂ ＨＳＣＡＮ供給線
１０１  単位画素（セル）
１０２ ＶＳＣＡＮ駆動走査回路
１０３ ＶＤＤ駆動走査回路
１０４ ＨＳＣＡＮ入力走査回路
１０５  信号出力回路
１０７  映像信号出力端子
１１１  受光ダイオード
１１２  光信号検出用絶縁ゲート型ディプレッション形電界効果トランジスタ（光信号検出用ＭＯＳＦＥＴ、又はＭＯＳＦＥＴ）
【図１】
0003652608.tif 000002
【図２】
0003652608.tif 000003
【図３】
0003652608.tif 000004
【図４】
0003652608.tif 000005
【図５】
0003652608.tif 000006
【図６】
0003652608.tif 000007
【図７】
0003652608.tif 000008
【図８】
0003652608.tif 000009