(57)【特許請求の範囲】
【請求項１】
スポラディックＥ層の影響による混信波の有無に関わらず、所望する再生水平同期信号、再生垂直同期信号を出力する同期信号再生回路であって、
入力されたＮＴＳＣ反転信号から等化パルスを含む水平、垂直同期信号の同期パルス成分以外の不要な信号部分を除去して水平同期パルス成分が主として残存した信号として出力するフィルタ特性を備えた狭帯域フィルタ回路と、
前記狭帯域フィルタ回路が出力する信号から、当該出力された信号と１水平同期信号周期の期間だけ遅延させた１ライン遅延の信号を加算して、水平同期信号周期の２分の１の周期で間欠的に伝送される等化パルスの成分のうち、水平同期信号と同じタイミングの等化パルスの成分のみを通過させる等化パルス除去回路と、
前記等化パルス除去回路が出力する信号波形の１ライン期間のレベルの最大値が得られるピーク点のタイミングを検出して、当該タイミングで、パルス信号を再生水平同期信号として出力する水平同期信号再生手段と、
クロック信号を生成して出力するクロック発振器と、
前記クロック発振器が出力するクロック信号を分周して、水平同期信号周期ごとに繰り返される１ライン期間内の時間タイミングを示す水平同期信号周期アドレスと、垂直同期信号周期ごとに繰り返される１フィールド期間内の時間タイミングを示す垂直同期信号周期アドレスとをそれぞれ出力する分周器と、
前記分周器が出力する水平同期信号周期アドレスに従って、前記狭帯域フィルタ回路が出力する信号を、水平同期信号周期に亘って積分して出力する積分回路と、
前記積分回路が出力する積分値の最大値が得られるタイミングを検出し、当該タイミングでパルス信号を再生垂直同期信号として出力する垂直同期信号再生手段とを有することを特徴とする同期信号再生回路。
【請求項２】
狭帯域フィルタ回路が、入力されるＮＴＳＣ反転信号を間引いて、データレートをダウンさせるダウンサンプリング回路と、
不要な信号部分を除去して同期パルス成分を通過させるフィルタ特性を備え、前記ダウンサンプリング回路が出力する信号から同期パルス成分が主として残存した信号として出力する狭帯域フィルタとを有する狭帯域フィルタ回路であることを特徴とする請求項１記載の同期信号再生回路。
【請求項３】
狭帯域フィルタ回路が、入力されるＮＴＳＣ反転信号に対して、信号の間引き処理に先立ち、前記間引き処理に起因して生じるスペクトルの折り返しによって、スペクトルの重なりが生じないよう信号の帯域制限を行うローパスフィルタと、
前記ローパスフィルタが出力する信号を間引く間引き処理を行い、データレートをダウンさせるダウンサンプリング回路と、
不要な信号部分を除去して同期パルス成分を通過させるフィルタ特性を備え、前記ダウンサンプリング回路が出力する信号から同期パルス成分が主として残存した信号を出力する狭帯域フィルタとを有する狭帯域フィルタ回路であることを特徴とする請求項１記載の同期信号再生回路。
【請求項４】
狭帯域フィルタ回路が、入力されるＮＴＳＣ反転信号に対して、信号の間引き処理に先立ち、前記間引き処理に起因して生じるスペクトルの折り返しによって、スペクトルの重なりが生じないよう信号の帯域制限を行うローパスフィルタと、
前記ローパスフィルタが出力する信号を間引く間引き処理を行い、データレートをダウンさせるダウンサンプリング回路と、
不要な信号部分を除去して同期パルス成分を通過させるフィルタ特性を備え、前記ダウンサンプリング回路が出力する信号から同期パルス成分が主として残存した信号を出力する狭帯域フィルタと、
前記狭帯域フィルタから入力される信号間に予め定められた信号を挿入して、データレートをアップするアップサンプリング回路と、
前記アップサンプリング回路が出力する信号の波形を補間して出力する補間フィルタとを有する狭帯域フィルタ回路であることを特徴とする請求項１記載の同期信号再生回路。
【請求項５】
等化パルス除去回路が、加算器と、１ライン遅延器と、乗算器とを具備し、
前記加算器は、狭帯域フィルタ回路が出力する信号と、前記乗算器が出力する信号とを加算して出力する加算器であり、
前記１ライン遅延器は、前記加算器が出力する信号を１水平同期信号周期の期間だけ遅延して出力する１ライン遅延器であり、
前記乗算器は、前記１ライン遅延器が出力する信号と予め設定された定数とを乗算して出力する乗算器である等化パルス除去回路であることを特徴とする請求項１乃至請求項４記載の同期信号再生回路。
【請求項６】
水平同期信号再生手段が、水平同期信号周期ごとに、等化パルス除去回路が出力する信号波形の１ライン期間のレベルが最大値となるピーク点のタイミングで分周器が出力する水平同期信号周期アドレスの値を検出して、当該値を出力する水平同期位置検出回路と、
前記水平同期位置検出回路が出力するアドレスの値と、前記分周器が出力する水平同期信号周期アドレスとを比較して、両者が一致するタイミングで、再生水平同期信号として一致パルスを出力する一致検出器とを有する水平同期信号再生手段であることを特徴とする請求項１乃至請求項５記載の同期信号再生回路。
【請求項７】
垂直同期信号再生手段が、水平同期信号周期ごとに、積分回路が出力する積分値の最大値が得られるタイミングで分周器が出力する垂直同期信号周期アドレスの値を検出して、当該値を出力する垂直同期位置検出回路と、
前記垂直同期位置検出回路が出力する値と、前記分周器が出力する垂直同期信号周期アドレスのアドレス値とを比較して、両者が一致するタイミングで、再生垂直同期信号として、一致パルスを出力する一致検出器とを有する垂直同期信号再生手段であることを特徴とする請求項１乃至請求項６記載の同期信号再生回路。
【請求項８】
水平同期位置検出回路が、比較器と、レベル最大値データレジスタと、レベル最大値アドレスレジスタとを具備し、
前記比較器は、等化パルス除去回路が出力する信号と、レベル最大値データレジスタにおける記憶値とを比較して大小判定結果を更新信号として出力する比較器であり、
前記レベル最大値データレジスタは、前記更新信号がイネーブルになると、当該タイミングで前記等化パルス除去回路が出力する信号をラッチして記憶し、前記更新信号がディセーブルであると、記憶している信号をそのまま保持し、分周器から水平同期信号周期アドレスの入力を受けて、水平同期周期ごとに、保持している信号をクリアするレベル最大値データレジスタであり、
前記レベル最大値アドレスレジスタは、前記更新信号がイネーブルになると、当該タイミングで前記分周器が出力する水平同期信号周期アドレスの値をラッチして記憶し、前記更新信号がディセーブルであると、記憶している値をそのまま保持するレベル最大値アドレスレジスタである水平同期位置検出回路であることを特徴とする請求項６記載の同期信号再生回路。
【請求項９】
積分回路が、分周器が出力する水平同期信号周期アドレスの入力を受けて、当該水平同期信号周期に亘って、狭帯域フィルタ回路が出力する信号を積分して積分値を出力する積分器と、
前記積分器が出力する積分値を記憶し、前記水平同期信号周期で記憶している値をクリアするレジスタとを具備する積分回路であることを特徴とする請求項１乃至請求項８記載の同期信号再生回路。
【請求項１０】
垂直同期位置検出回路が、比較器と、レベル最大値データレジスタと、レベル最大値アドレスレジスタとを具備し、
前記比較器は、積分回路が出力する信号と、レベル最大値データレジスタにおける記憶値とを比較して大小判定結果を更新信号として出力する比較器であり、
前記レベル最大値データレジスタは、前記更新信号がイネーブルになると、当該タイミングで前記積分回路が出力する信号をラッチして記憶し、前記更新信号がディセーブルであると、記憶している信号をそのまま保持し、分周器から垂直同期信号周期アドレスの入力を受けて、垂直同期信号周期ごとに、保持している信号をクリアするレベル最大値データレジスタであり、
前記レベル最大値アドレスレジスタは、前記更新信号がイネーブルになると、当該タイミングで前記分周器が出力する垂直同期信号周期アドレスの値をラッチして記憶し、前記更新信号がディセーブルであると、記憶している値をそのまま保持するレベル最大値アドレスレジスタである垂直同期位置検出回路であることを特徴とする請求項７記載の同期信号再生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビ放送信号の受信機に用いられる同期信号再生回路に係り、特に外国の放送信号等が混信する場合にも、安定した再生水平同期信号、再生垂直同期信号を出力できる同期信号再生回路に関する。
【０００２】
【従来の技術】
無線にて信号を伝搬させる場合、電離層における反射により、遠方からの信号が混信する場合がある。
特に、高度１００ｋｍ付近に発生する電離層（Ｅ層）と略同じ高度付近に突発的に現れる電離層として、スポラディックＥ層と呼ばれるものがあり、日本周辺では４月〜８月にかけてよく発生し、超短波帯（ＶＨＦ）の電波の異常伝搬を発生させたり、国内のテレビ放送信号に外国の放送信号を混信させる原因となることが知られている（「スポラディックＥ層伝搬と外国電波の混信」，テレビジョン学会誌，Vol.36,No.5(1982)）。
【０００３】
一方、テレビ放送では、映像信号を送信する際に、送信機側が画面のどの部分の画素を伝送しているかを示す同期信号を映像信号に付加して送信し、受信機側で、この同期信号を同期信号再生回路で再生し、当該再生した同期信号を利用して受像管の電子ビームの動きを制御して画像の組み立てを行うようになっている。
ここで、同期信号には、画面の１水平走査を終え次の水平走査に移るタイミングを表す水平同期信号と、１フィールドの走査を終え次のフィールドの走査に移るタイミングを表す垂直同期信号とがある。
【０００４】
また、テレビ放送信号には、日本で用いられているＮＴＳＣと呼ばれる信号形式のほかに、ヨーロッパなどで広く利用されている、ＰＡＬと呼ばれる信号形式などがあるが、ここでは説明のため、特にＮＴＳＣ信号を念頭に置いて説明することとする。
【０００５】
従来の同期信号再生回路について図１４を用いて説明する。図１４は、従来の同期信号再生回路の一構成例を示す構成ブロック図である。
従来の同期信号再生回路は、図１４に示すように、シンクチップクランプ回路２１と、第１のしきい値判定回路２２と、第１のワンショットゲート回路２３と、積分器２４と、第２のしきい値判定回路２５と、第２のワンショットゲート回路２６とから主に構成されている。
【０００６】
以下、各部を具体的に説明すると、シンクチップクランプ回路２１は、ＮＴＳＣ反転信号の入力を受けて、当該ＮＴＳＣ反転信号に含まれている同期パルスの先端部分（シンクチップ）のレベルをクランプ（レベルを一定電圧にする制御をいう）して、出力するものである。
【０００７】
第１のしきい値判定回路２２は、シンクチップクランプ回路２１が出力する信号と予め設定されているしきい値とを比較し、シンクチップクランプ回路２１が出力する信号が当該しきい値よりも大である場合には、パルス信号を出力するものである。
尚、当該しきい値は、水平同期信号を検出するための値である。
【０００８】
第１のワンショットゲート回路２３は、通常の状態で開いている、電気的なスイッチ（ゲート）を備えているものであり、当該ゲートが開いているときにパルス信号の入力を受けると、そのまま再生水平同期信号として出力（スルー出力）するとともに、水平同期信号周期（水平同期信号周期）の２分の１以上の一定時間経過するまでゲートを閉じるものであり、ゲートが開いていないときにパルス信号の入力を受けても、外部に信号を出力しないようになるものである。
【０００９】
尚、第１のワンショットゲート回路２３は、ＮＴＳＣ信号の垂直帰線期間（走査線が画面右下から画面左上へ戻る期間）に等化パルス（水平同期信号の２分の１の周期で水平同期パルスと同電圧レベルとなる信号）が伝送される際に、不要パルスが発生することを防止するための保護回路として動作しているものである。
【００１０】
積分器２４は、シンクチップクランプ回路２１から入力される信号を一定の時間に亘って積分して、当該積分の結果を積分値として出力するものである。
【００１１】
第２のしきい値判定回路２５は、積分器２４から入力される積分値と予め設定されているしきい値とを比較し、積分値がしきい値よりも大きい場合には、パルス信号を外部に出力するものである。
尚、当該しきい値は、垂直同期信号を検出するための値である。
【００１２】
第２のワンショットゲート回路２６は、第１のワンショットゲート２３と同様のものであり、ゲートが開いているときには、第２のしきい値判定回路２５からパルス信号の入力を受けて、そのまま再生垂直同期信号として出力（スルー出力）するとともに、水平同期信号周期（水平同期信号周期）の３倍程度の一定時間が経過するまでゲートを閉じるものである。
また、第２のワンショットゲート回路２６は、ゲートを閉じている間は、パルス信号の入力を受けても、外部に出力しないようにするものである。
【００１３】
次に、従来の同期信号再生回路の動作について説明する。
まず、シンクチップクランプ回路２１が、外部からＮＴＳＣ反転信号の入力を受けて、同期パルスの先端部分のレベルを一定電圧に制御して出力する。
【００１４】
すると、第１のしきい値判定回路２２が、当該シンクチップクランプ回路２１が出力する信号と予め設定されているしきい値とを比較して、シンクチップクランプ回路２１が出力する信号が当該しきい値よりも大であるときには、パルス信号を出力するようになる。
【００１５】
このとき、第１のワンショットゲート回路２３では、ゲートが開いているので、第１のしきい値判定回路２２から入力を受けたパルス信号は、そのまま再生水平同期信号として出力されるようになる。
そして、このタイミングから一定の期間（水平同期信号周期の２分の１以上の一定時間）が経過するまで、第１のワンショットゲート回路２３は、ゲートを閉じているようになる。
【００１６】
従って、当該ゲートが閉じている期間に不要なパルス信号が到来し、第１のしきい値判定回路２２がパルス信号を出力しても、かかる第１のワンショットゲート回路２３の働きにより、偽の再生水平同期信号が出力されることがないようになっている。
【００１７】
一方、シンクチップクランプ回路２１が出力する信号は、積分器２４によって積分されて、第２のしきい値判定回路２５に出力される。
そして、第２のしきい値判定回路２５が予め設定されているしきい値と比較して、積分器２４から入力された積分値がしきい値よりも大きい場合には、パルス信号を出力するようになる。
【００１８】
そして、第２のワンショットゲート回路２６では、当初はゲートが開いているので、当該第２のしきい値判定回路２５から入力されたパルス信号は、そのまま再生垂直同期信号として出力されることとなる。
また、第２のワンショットゲート回路２６は、このタイミングから一定の期間（水平同期信号周期の３倍程度の一定時間）が経過するまで、ゲートを閉じているようになる。
【００１９】
従って、当該ゲートが閉じている期間に不要なパルスが到来し、第２のしきい値判定回路２５がパルス信号を出力しても、かかる第２のワンショットゲート回路２６の働きにより、偽の再生垂直同期信号が出力されることがないようになっている。
【００２０】
すなわち、ＮＴＳＣ反転信号は、図１５に示す映像信号期間の波形の繰り返しの間に図１６の中央部分に示す垂直帰線期間の波形を挿入した信号であって、図１５に示す映像信号期間では、水平同期信号に相当するパルス信号は、映像信号及びカラーバースト信号に比べてレベル差があり、図１６に示す垂直帰線期間では、振幅レベルの大きい状態が連続するが、中でも垂直同期期間の振幅レベルが最も大きい。図１５は、ＮＴＳＣ反転信号のうち、映像信号期間の波形の概略の一例を表す説明図であり、図１６は、ＮＴＳＣ反転信号のうち、垂直帰線期間の波形の概略の一例を表す説明図である。
【００２１】
つまり、第１のしきい値判定回路２２に設定されているしきい値を、図１５に破線で示すように、水平同期信号に相当するパルス信号とその他の映像信号等との中間のレベルの範囲に設定すれば、水平同期信号に相当するパルス信号部分を検出できることになる。
【００２２】
また、垂直帰線期間では、積分器２４が出力する積分値は図１６（ｂ）に示すように変化することとなり、垂直同期信号の期間で最大となるため、当該積分値のピーク付近に、破線で示すように第２のしきい値判定回路２５のしきい値を設定すれば、再生垂直同期信号を検出することができる。
【００２３】
【発明が解決しようとする課題】
しかしながら、上記従来の同期信号再生回路では、スポラディックＥ層等の影響により、外国の放送信号等が混信すると、そのような混信波は、周波数や電界強度が時間とともに変動し、水平同期周期で伝送される同期パルスが部分的に混信波に埋もれる形となり、仮にシンクチップクランプ回路が正しく動作するとしても、しきい値判定回路が同期パルス部分を特定して検出することは極めて困難であり、同期信号を再生できなくなるという問題点があった。
【００２４】
また、受信した映像信号のレベルに応じてしきい値判定回路のしきい値の調整を行う必要があるが、混信波が存在すると、より高精度の調整が要求され、調整が困難になるという問題点があった。
【００２５】
本発明は上記実情に鑑みて為されたもので、混信波が存在する場合にも、安定した再生水平同期信号、再生垂直同期信号を出力できる同期信号再生回路を提供することを目的とする。
【００２７】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、スポラディックＥ層の影響による混信波の有無に関わらず、所望する再生水平同期信号、再生垂直同期信号を出力する同期信号再生回路において、入力されたＮＴＳＣ反転信号から等化パルスを含む水平、垂直同期信号の同期パルス成分以外の不要な信号部分を除去して水平同期パルス成分が主として残存した信号として出力するフィルタ特性を備えた狭帯域フィルタ回路と、前記狭帯域フィルタ回路が出力する信号から、当該出力された信号と１水平同期信号周期の期間だけ遅延させた１ライン遅延の信号を加算して、水平同期信号周期の２分の１の周期で間欠的に伝送される等化パルスの成分のうち、水平同期信号と同じタイミングの等化パルスの成分のみを通過させる等化パルス除去回路と、前記等化パルス除去回路が出力する信号波形の１ライン期間内のレベルの最大値が得られるピーク点のタイミングを検出して、当該タイミングで、パルス信号を再生水平同期信号として出力する水平同期信号再生手段と、クロック信号を生成して出力するクロック発振器と、前記クロック発振器が出力するクロック信号を分周して、水平同期信号周期ごとに繰り返される１ライン期間内の時間タイミングを示す水平同期信号周期アドレスと、垂直同期信号周期ごとに繰り返される１フィールド期間内の時間タイミングを示す垂直同期信号周期アドレスとをそれぞれ出力する分周器と、前記分周器が出力する水平同期信号周期アドレスに従って、前記狭帯域フィルタ回路が出力する信号を、水平同期信号周期に亘って積分して出力する積分回路と、前記積分回路が出力する積分値の最大値が得られるタイミングを検出し、当該タイミングでパルス信号を再生垂直同期信号として出力する垂直同期信号再生手段とを有することを特徴としており、安定した再生水平同期信号、再生垂直同期信号を出力できる。
【００２８】
尚、狭帯域フィルタ回路は、入力されるＮＴＳＣ反転信号を間引いて、データレートをダウンさせるダウンサンプリング回路と、同期パルス成分を通過させるフィルタ特性を備え、前記ダウンサンプリング回路が出力する信号から同期パルス成分を通過させて出力する狭帯域フィルタとを有する狭帯域フィルタ回路であることが回路規模の増大を抑制する観点から好適である。
【００３０】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る同期信号再生回路は、混信波が存在して、映像信号中に水平同期パルスが埋没してしまっているＮＴＳＣ反転信号の入力を受けて、水平同期パルス以外の不要信号を除去して水平同期パルスを抽出し、当該不要信号を除去した後の信号からさらに等化パルス成分を除去してから、当該信号の最大値を検出して、当該最大値が得られるタイミングで再生水平同期信号を出力するとともに、水平同期パルス以外の不要信号を除去した段階での信号を１水平同期期間に亘って積分し、当該積分の結果が最大となるタイミングで再生垂直同期信号を出力するもので、混信波が存在する場合にも、安定した再生水平同期信号、再生垂直同期信号を出力できるものである。
【００３１】
本発明の実施の形態に係る同期信号再生回路（本回路）を図１を使って説明する。図１は、本回路の構成ブロック図である。
本回路は、図１に示すように、ＮＴＳＣ反転信号から水平同期信号以外の信号を除去する手段としての狭帯域フィルタ回路１１と、狭帯域フィルタ回路１１が出力する信号から等化パルスの成分を除去する手段としての等化パルス除去回路１２と、等化パルス除去回路１２が出力する信号が最大となるタイミングを検出して、当該タイミングで水平同期信号を再生して出力する手段としての水平同期信号再生手段１３と、クロック信号を生成して出力するクロック発振器１４と、クロック発振器１４が出力するクロック信号を分周して、水平同期信号周期で１周する水平同期信号周期アドレスと、垂直同期信号周期で１周する垂直同期信号周期アドレスとを出力する手段としての分周器１５と、狭帯域フィルタ回路１１が出力する信号を一定の時間に亘って積分する手段としての積分回路１６と、積分回路１６が出力する積分の結果が最大となるタイミングを検出し、当該タイミングで垂直同期信号を再生して出力する手段としての垂直同期信号再生手段１７とから主に構成されている。
【００３２】
また、水平同期信号再生手段１３は、水平同期位置検出回路３１と、一致検出器３２とから構成されており、垂直同期信号再生手段１７は、垂直同期位置検出回路７１と、一致検出器７２とから構成されている。
【００３３】
ここで、各部の信号の流れについて、その概略を説明すると、クロック発振器１４が出力するクロック信号は、分周器１５に出力され、分周器１５が水平同期信号周期で「０」にリセットされるアドレス値（水平同期信号周期アドレス）を生成して水平同期信号再生手段１３と、積分回路１６とに出力するとともに、垂直同期信号周期で「０」にリセットされるアドレス値（垂直同期信号周期アドレス）を生成して垂直同期信号再生手段１７に出力する。
【００３４】
一方、ＮＴＳＣ反転信号は、狭帯域フィルタ回路１１によってフィルタリングされ、さらに等化パルス除去回路１２で水平同期信号タイミングとは異なるタイミングのパルス信号が除去されて水平同期信号再生手段１３に出力され、水平同期信号再生手段１３が、水平同期信号を再生して出力する。
【００３５】
また、狭帯域フィルタ回路１１によってフィルタリングされた信号は、積分回路１６で水平同期信号の周期に亘って積分され、さらに垂直同期信号再生手段１７が当該積分の結果に基づいて垂直同期信号を再生して出力するようになっている。
【００３６】
以下、本回路の各部を具体的に説明する。
狭帯域フィルタ回路１１は、ＮＴＳＣ反転信号から同期パルス成分以外の不要信号を除去するフィルタ特性を備えた低域フィルタであり、具体的には、図２に示すような構成である。図２は、狭帯域フィルタ回路１１をデジタル回路で実現した場合の一例を表す構成ブロック図である。
尚、以下の説明において、狭帯域フィルタ回路１１は、ＮＴＳＣ反転信号の入力を受けるようになっているものである。
【００３７】
図２に示すように、狭帯域フィルタ回路１１は、ダウンサンプリング回路４２における間引き処理に先立ち、折り返しによってスペクトルの重なりが生じないように帯域制限を行うローパスフィルタ（ＬＰＦ）４１と、ＬＰＦ４１から入力される信号を間引いて、データレートを低下させるダウンサンプリング回路４２と、同期パルス成分以外の不要信号を除去するフィルタ特性を備えた低域フィルタ等であって、ダウンサンプリング回路４２においてデータレートを低下させられたＮＴＳＣ反転信号の入力を受けて、同期パルス成分以外の不要信号を除去する狭帯域フィルタ４３と、狭帯域フィルタ４３が出力する信号の間に値「０」に相当する信号を挿入して、ダウンサンプリング回路４２が低下させる以前のデータレートで信号を出力するアップサンプリング回路４４と、当該アップサンプリング回路４４が出力する信号の補間を行って出力する補間フィルタ４５とから構成されている。
【００３８】
ここで、狭帯域フィルタ回路１１のダウンサンプリング回路４２は、例えば入力される信号のデータレートが４ｆｓｃ（カラーサブキャリア周波数の４倍）である場合、８回の信号入力につき、１回だけ信号を通過させて８分の１程度に信号を間引くことにより、データレートを（１／２）ｆｓｃに低下させるようにするものである。
【００３９】
また、アップサンプリング回路４４は、（１／２）ｆｓｃの周期で入力される信号の間に７つの値「０」に相当する信号を挿入して、４ｆｓｃの周期の信号を出力するようにしたものである。
【００４０】
従って、アップサンプリング回路４４の出力信号には、ダウンサンプリング回路４２での間引き処理によって生じた折り返し成分が含まれているので、補間フィルタ４５によって折り返し成分を除去するようにしておけばよい。
【００４１】
尚、狭帯域フィルタ回路１１で一旦データレートを落としてからフィルタリングし、データレートを元へ戻す処理を行っているのは、データレートを落とさずに所要のフィルタ特性をデジタルフィルタで得ようとすると、回路規模が増大することがあり、かかる回路規模の増大を抑制するためである。
【００４２】
すなわち、ＮＴＳＣ信号をデジタル信号処理する場合、カラーサブキャリア信号周波数（ｆｓｃ）の４倍程度のデータレート、すなわち、１４．３１８ＭＨｚ程度で処理を行うのが通常であるが、このデータレートの信号に対して、通過帯域が１００ｋＨｚ以下でカットオフ特性が急峻な狭帯域フィルタを実現しようとすると、サンプリング周波数とフィルタ通過帯域幅との比が大きすぎるため、デジタルフィルタのタップ長や係数ビット長が増大し、回路規模の増大を引き起こすからである。
【００４３】
次に、狭帯域フィルタ４３にて、フィルタリング処理を行う。狭帯域フィルタ４３としてはＦＩＲフィルタ、ＩＩＲフィルタ等で構わない。
そして、アップサンプリング回路４４にて、信号間に値「０」に相当する信号を挿入することにより、サンプリング周波数を例えば、１ｆｓｃの１／２から１ｆｓｃの４倍へアップサンプリングする。
【００４４】
アップサンプリング後、補間フィルタ４５によって、折り返し成分を除去して必要な信号成分のみを取り出す。もしも、必要とされる再生信号位相の精度が、１ｆｓｃの１／２以上の粗い精度でもよい場合は、アップサンプリング回路４４と補間フィルタ４５とを設けなくても構わない。
【００４５】
等化パルス除去回路１２は、１水平同期信号周期巡回型フィルタであって、水平同期信号周期の２分の１の周期で伝送される等化パルスのうち、水平同期信号タイミングとは異なるタイミングのパルスを除去するものである。
等化パルス除去回路１２は、図３に示すように、加算器４６と、１ライン遅延器４７と、乗算器４８と、等化パルス除去回路１２のフィルタとしての周波数特性を決めるファクターである定数に相当する信号（定数信号）を発生して出力する定数発生器４９とから構成されている。定数発生器４９が出力する定数は、１．０よりも小さい値である。図３は、等化パルス除去回路１２の一例を表す構成ブロック図である。
【００４６】
ここで、加算器４６は、狭帯域フィルタ回路１１が出力する信号と、乗算器４８から出力される信号との加算を行って、１ライン遅延器４７に出力するものである。
また、１ライン遅延器４７は、加算器４６から入力される信号を１ライン期間だけ遅延して、乗算器４８に出力するとともに、等化パルス除去回路１２の出力信号として外部に出力するものである。
１ライン遅延器４７は、具体的にはシフトレジスタやラインメモリ等で実現できるものである。
【００４７】
さらに、乗算器４８は、定数発生器４９から出力される定数信号と、１ライン遅延器４７が出力する信号とを乗算して、加算器４６に出力するものである。
【００４８】
水平同期信号再生手段１３は、等化パルス除去回路１２の出力信号のレベルの最大値が得られるタイミングを検出し、そのタイミング情報を再生水平同期信号として出力するものである。
具体的には、水平同期信号再生手段１３は、等化パルス除去回路１２が出力する信号のレベルが最大となる時刻における、後に説明する分周器１５から入力される、水平同期信号周期アドレスのアドレス値を検出して出力する水平同期位置検出回路３１と、水平同期位置検出回路３１から入力されるアドレス値と、分周器１５から入力される水平同期信号周期アドレスのアドレス値とを比較して、両者が一致するタイミングで、再生水平同期信号としてのパルスを出力する一致検出器３２とから構成されている。
【００４９】
ここで、水平同期位置検出回路３１は、等化パルス除去回路１２が出力する信号の最大値と、当該最大値が得られたときに、分周器１５から入力された水平同期信号周期アドレスとを対応づけて記憶し、１水平同期周期ごとに当該記憶した値をリセットするようになっている。
【００５０】
すなわち、水平同期位置検出回路３１は、例えば、図４に示すようなものであることが考えられる。図４は、水平同期位置検出回路３１の構成の一例を表す構成ブロック図である。
図４に示す水平同期位置検出回路３１は、比較器５１と、レベル最大値データレジスタ５２と、レベル最大値アドレスレジスタ５３とから基本的に構成されている。
【００５１】
ここで、比較器５１は、等化パルス除去回路１２が出力する信号（ａ）とレベル最大値データレジスタ５２に記憶されている信号（以下、「記憶値」という）（ｂ）との入力を受けて比較し、大小判定結果（ｃ）を出力するものであり、（ｂ）よりも（ａ）が大であるときには、（ｃ）をイネーブルとして出力し、（ｂ）よりも（ａ）が小であるときには、（ｃ）をディセーブルとして出力するものでである。
【００５２】
レベル最大値データレジスタ５２は、比較器５１が大小判定結果（ｃ）としてイネーブルを出力すると、当該時刻における等化パルス除去回路１２が出力する信号（ａ）を新たな記憶値（ｂ）として記憶するものである。
また、レベル最大値データレジスタ５２は、比較器５１が大小判定結果（ｃ）としてディセーブルを出力している間は、その時点で保持している記憶値（ｂ）をそのまま保持するものである。
【００５３】
レベル最大値アドレスレジスタ５３は、比較器５１が大小判定結果（ｃ）としてイネーブルを出力すると、当該時刻に分周器１５が出力している水平同期信号周期アドレスのアドレス値（ｄ）を記憶するものである。
また、レベル最大値アドレスレジスタ５３は、大小判定結果（ｃ）としてディセーブルを出力している間は、その時点で保持しているアドレスの記憶値（ｅ）をそのまま保持するものである。
【００５４】
さらに、水平同期信号周期アドレスは、１水平同期信号周期ごとに１周してもとの値に戻るものであり、レベル最大値データレジスタ５２と、レベル最大値アドレスレジスタ５３とは、分周器１５から入力される水平同期信号周期アドレスのアドレス値（ｄ）が一周するごと（水平同期信号周期ごと）に、それぞれの記憶値を「０」にリセットするようになっている。
【００５５】
アドレス値（ｄ）が一周したか否かは、具体的にはアドレス値のＭＳＢ（MostSignificantBit）が立ち上がるタイミングを検出して判断する方法が考えられる。
【００５６】
すなわち、水平同期位置検出回路３１は、水平同期信号周期ごとに、等化パルス除去回路１２が出力する信号の最大値を比較器５１とレベル最大値データレジスタ５２との働きにより検出するとともに、分周器１５が出力している水平同期周期アドレスのアドレス値をレベル最大値アドレスレジスタ５３が記憶し、水平同期信号のタイミングとして一致検出器３２に出力するものである。
【００５７】
クロック発振器１４は、クロック信号を生成する発振器である。
分周器１５は、クロック発振器１４から入力されるクロック信号に基づいて、水平同期信号周期で「０」にリセットされるアドレス（水平同期信号周期アドレス）を、水平同期信号再生手段１３と積分回路１６とに出力するとともに、垂直同期信号周期で「０」にリセットされるアドレス（垂直同期信号周期アドレス）を、垂直同期信号再生手段１７に出力するものである。
【００５８】
積分回路１６は、狭帯域フィルタ回路１１からの出力信号を積分するものである。
また、積分回路１６は、分周器１５から出力される水平同期信号周期アドレスに従って、水平同期信号周期で積分値を出力するとともに、積分値をリセットするものである。
【００５９】
具体的には、積分回路１６は、図５に示すようなものであることが考えられる。図５は、積分回路１６の一例を表す構成ブロック図である。
積分回路１６は、例えば、図５に示すように、狭帯域フィルタ回路１１からの出力信号を積分し、積分値を出力する積分器６１と、積分器６１が出力する信号を記憶するとともに、外部に出力するレジスタ６２とから主に構成されている。
【００６０】
ここで、積分器６１は、分周器１５から出力される水平同期信号周期アドレスを参照して、例えば、そのＭＳＢの立上がりを検出して、積分値を「０」クリアして、改めて積分を行うようになるものである。従って、積分器６１は、積分計算とクリアを水平同期信号周期で操り返し行うことになる。
【００６１】
また、レジスタ６２は、積分器６１と同様に、分周器１５から出力される水平同期信号周期アドレスを参照して、積分器６１が積分値を「０」にクリアする直前のタイミングで、積分値６１の積分値を保持し、垂直同期信号再生手段１７に出力するようになるものである。
【００６２】
垂直同期信号再生手段１７は、積分回路１６が出力する積分値の最大値が得られるタイミングを検出し、そのタイミング情報を再生垂直同期信号として出力するものである。
【００６３】
具体的に、垂直同期信号再生手段１７は、図１に示したように、垂直同期位置検出回路７１と、一致検出器７２とから構成されているものである。
ここで、垂直同期位置検出回路７１は、積分回路１６が出力する積分値が最大となる時刻における、垂直同期信号周期アドレスのアドレス値を検出して出力するものである。
また、一致検出器７２は、垂直同期位置検出回路７１から入力されるアドレス値と、分周器１５から入力される垂直同期信号周期アドレスのアドレス値とを比較して、両者が一致するタイミングで、再生垂直同期信号としてのパルスを出力するものである。
【００６４】
尚、垂直同期位置検出回路７１は、分周器１５から入力される水平同期信号周期アドレスに従って、１垂直同期信号周期ごとに積分回路１６が出力する信号レベルの最大値の検出を行うようになっている。
すなわち、垂直同期位置検出回路７１は、垂直同期信号周期ごとに最大値の検出を繰り返すものである。
【００６５】
具体的に垂直同期位置検出回路７１は、図６に示すように、比較器５６と、レベル最大値データレジスタ５７と、レベル最大値アドレスレジスタ５８とから基本的に構成されているものであることが考えられる。図６は、垂直同期位置検出回路７１の一例を表す構成ブロック図である。
【００６６】
ここで、比較器５６は、積分回路１６が出力する信号（ａ）とレベル最大値データレジスタ５７に記憶されている信号（ｂ）との入力を受けて比較し、大小判定結果（ｃ）を出力するものであり、（ｂ）よりも（ａ）が大であるときには、大小判定結果（ｃ）をイネーブルとして出力し、（ｂ）よりも（ａ）が小であるときには、大小判定結果（ｃ）をディセーブルとして出力するものでである。
【００６７】
レベル最大値データレジスタ５７は、比較器５６が大小判定結果（ｃ）をイネーブルと出力すると、当該時刻における積分回路１６が出力する信号（ａ）を新たな記憶値（ｂ）として記憶するものである。
また、レベル最大値データレジスタ５７は、比較器５６が大小判定結果（ｃ）としてディセーブルを出力している間は、その時点で保持している記憶値（ｂ）をそのまま保持するものである。
【００６８】
レベル最大値アドレスレジスタ５８は、比較器５６が大小判定結果（ｃ）としてイネーブルを出力すると、当該時刻に分周器１５が出力している垂直同期信号周期アドレスのアドレス値（ｄ）を記憶するものである。
また、レベル最大値アドレスレジスタ５８は、比較器５６が大小判定結果（ｃ）としてディセーブルを出力している間は、その時点で保持しているアドレスの記憶値（ｅ）をそのまま保持するものである。
【００６９】
さらに、垂直同期信号周期アドレスは、１垂直同期信号周期ごとに１周してもとの値に戻るものであり、レベル最大値データレジスタ５７と、レベル最大値アドレスレジスタ５８とは、分周器１５から入力される垂直同期信号周期アドレスのアドレス値（ｄ）が一周するごと（垂直同期信号周期ごと）に、それぞれの記憶値を「０」にリセットするようになっている。
【００７０】
アドレス値（ｄ）が一周したか否かは、具体的にはアドレス値のＭＳＢが立ち上がるタイミングを検出して判断する方法が考えられる。
【００７１】
すなわち、垂直同期位置検出回路７１は、垂直同期信号周期ごとに、積分回路１６が出力する信号の最大値を比較器５６とレベル最大値データレジスタ５７との働きにより検出するとともに、分周器１５が出力している垂直同期信号周期アドレスのアドレス値をレベル最大値アドレスレジスタ５８が記憶し、垂直同期信号のタイミングとして一致検出器７２に出力するものである。
【００７２】
尚、ここでは、通常のＮＴＳＣ変調波が負変調であり、検波回路の出力信号がＮＴＳＣ反転信号であることから、ＮＴＳＣ反転信号から水平・垂直の各同期信号を再生する回路について説明したが、ＮＴＳＣ反転信号の代わりにＮＴＳＣ信号そのものから水平・垂直の各同期信号を再生する回路としても図１に示す回路と同様に構成可能である。
【００７３】
すなわち、その場合には、水平同期位置検出回路３１が水平同期信号周期ごとの最大値ではなく、水平同期信号周期ごとの最小値と、その最小値が得られた水平同期信号周期アドレスとを検出するようにし、垂直同期位置検出回路７１が垂直同期信号周期ごとの最大値ではなく、垂直同期信号周期ごとの最小値と、その最小値が得られた垂直同期信号周期アドレスとを検出するようにしておけばよい。
【００７４】
次に、本回路の動作について、具体的に、混信波周波数が１５０ｋＨｚ、希望波混信波電力比ｄ／ｕ＝０ｄＢのＮＴＳＣ反転信号を元にして水平・垂直の各同期信号を再生する場合を例として説明する。
一般的にＮＴＳＣ反転信号は、垂直帰線期間と、映像信号期間とを交互に配置したものであり、ここで、映像信号期間では、水平同期信号周期ごとの信号波形の概略が既に説明したように、図１５に示すようなものとしている。
【００７５】
１水平同期信号周期では、ＮＴＳＣ反転信号は、水平同期パルスと、引き続いて伝送されるカラーバースト（カラーサブキャリアを再生するための信号）と、さらに引き続く映像信号とから構成されており、このうち、水平同期パルスは本来、最もレベルの高い信号として受信されるものである。
【００７６】
ところが、混信波周波数が１５０ｋＨｚ、希望波混信波電力比ｄ／ｕ＝０ｄＢのＮＴＳＣ反転信号では、図７（ａ）及び（ｂ）に示すように、図中、円で囲って示した水平同期パルスよりも、他の映像信号のレベルが大きくなる信号部分が見受けられるようになる。図７は、混信波がある場合のＮＴＳＣ反転信号の一例を表す説明図である。
【００７７】
このように、混信波の影響を受けて、水平同期パルスが映像信号に埋没してしまうようなＮＴＳＣ反転信号でも、本回路の狭帯域フィルタ回路１１が、水平同期パルス以外の信号成分を減衰させる周波数特性を有しているため、不要な信号部分のほとんどが消失して、水平同期パルスが主として残存した信号として出力されるようになる。
【００７８】
つまり、本回路の狭帯域フィルタ回路１１を通過した後の信号波形は、図８に示すようなものとなる。狭帯域フィルタ回路１１の出力する信号波形は、図示するように、水平同期パルス以外の信号がほとんど除去される場合（図中（ａ）の区間）と、垂直帰線期間に存在する等化パルス成分が混入する場合（図中（ｂ）の区間）とが混在し得る。図８は、本回路の狭帯域フィルタ１１を通過した後の信号波形の一例を表す説明図である。
このように等化パルス成分が混入する場合には、図中ｃ，ｅで示したパルスが水平同期パルスであるのに対し、それと同程度のレベルのパルスｄ，ｆが存在するため、このままでは、水平同期信号を正しく再生できない。
【００７９】
そこで、等化パルス除去回路１２が、かかる等化パルス成分を除去して、水平同期信号再生手段１３に信号を出力するよう動作する。
等化パルス除去回路１２の定数発生器４９が定数「０．９」を出力する場合の等化パルス除去回路の周波数特性は、図９に示すようなものとなる。図９は、等化パルス除去回路１２の周波数特性の一例を表す説明図である。
【００８０】
図９に示すような周波数特性を有するため、等化パルス除去回路１２が、水平同期周波数の整数倍に相当する信号を通過させるが、垂直帰線期間のみに存在する等化パルス成分は、水平同期周波数の整数倍以外の周波数成分を多く持っているため、減衰させることになる。
【００８１】
こうして、等化パルス除去回路１２が出力する信号の波形は、図１０に示すようなものとなる。図１０は、等化パルス除去回路１２が出力する信号波形の一例を表す説明図である。
図１０に示すように、等化パルス除去回路１２が出力する信号では、等化パルス成分が減衰しているため、水平同期パルスのみがピークを有する信号として現れるようになる。
【００８２】
そして、水平同期信号再生手段１３が、かかる信号のピークとなる位置を検出して、当該位置で再生水平同期信号として、パルス信号を出力するようになる。
【００８３】
一方、積分回路１６が、狭帯域フィルタ回路１１を通過した、等化パルスを含む信号を１水平同期期間に亘って積分し、垂直同期信号再生手段１７が当該積分値が最大となるタイミングを検出して、当該タイミングで再生垂直同期信号として、パルス信号を出力するようになる。
【００８４】
ここで、水平同期信号再生手段１３の動作について、より具体的に図１１を参照しつつ説明する。図１１は、水平同期信号再生手段１３の具体的な動作を表すタイミングチャート図である。
【００８５】
尚、以下の説明では、水平同期信号再生手段１３をデジタル回路で実現した場合を念頭に置いて説明しているので、等化パルス除去回路１２が、アナログ回路である場合には、図１１（Ａ）に示すようなクロック信号を別途生成し、当該クロック信号のタイミングごとに等化パルス除去回路１２の出力をＡ／Ｄ変換してから、水平同期信号再生手段１３に出力する必要がある。
尚、等化パルス除去回路１２が、デジタル回路である場合には、当該クロック信号のタイミングごとに、信号を出力するようにしておけばよい。
【００８６】
まず、水平同期信号周期アドレスのＭＳＢ（図１１（Ｅ））の立上がりエッジ（ｍ）のタイミングでレベル最大値データレジスタ５２の記憶値（ｂ）を「０」にリセットする。
このとき、図１１（Ｆ）に示すように、分周期１５が出力する水平同期信号周期アドレス（ｄ）は、「３」となっている。
【００８７】
次のクロックタイミングで、等化パルス除去回路１２が出力した信号（ａ）（図１１（Ｂ））が比較器５１に入力され、（ａ）の値（ここでは「６Ｃ」としている）がレベル最大値データレジスタ５２の記憶値（ｂ）（図１１（Ｃ））と比較される。
【００８８】
このとき、レベル最大値データレジスタ５２の記憶値（ｂ）は、既にクリアされた値「０」となっているので、「ａ＞ｂ」であり、大小判定結果（以下、「更新信号」と称する）（ｃ）はイネーブル（図ではＨレベルとしている）となる。
【００８９】
そして、レベル最大値データレジスタ５２が信号（ａ）をラッチし、記憶値（ｂ）は、図１１（Ｃ）に示すように、値「６Ｃ」となる。
【００９０】
一方、レベル最大値アドレスレジスタ５３は、更新信号（ｃ）がイネーブルになっているので、分周器１５から入力される水平同期信号周期アドレス（ｄ）をラッチし、記憶値（ｅ）（図１１（Ｇ））が値「４」になる。
【００９１】
以下同様の動作が繰り返されるが、リセットが行われてから、５番目のクロックタイミングとなるまでは、記憶値（ｂ）の値「６Ｃ」が、等化パルス除去回路１２が出力する信号ａの値「６０」、「６７」、「６３」よりも大であるので、比較器５１が出力する更新信号ｃは、ディセーブル（Ｌレベル）のままとなり、レベル最大値データレジスタ５２は新たな信号のラッチを行わず、記憶値（ｂ）の値「６Ｃ」が保持される。
同様に、レベル最大値アドレスレジスタ５３もラッチを行わず、記憶値（ｅ）の値「４」が保持される。
【００９２】
そして、５番目のクロックタイミングで、等化パルス除去回路１２が出力する信号ａが値「ＥＤ」になり、その時点でのレベル最大値データレジスタ５２の記憶値（ｂ）の値「６Ｃ」より大であるので、比較器５１が出力する更新信号ｃは、イネーブルとなる。
【００９３】
そして、レベル最大値データレジスタ５２が値「ＥＤ」をラッチして、記憶値（ｂ）が「ＥＤ」となる。
同様にして、レベル最大値アドレスレジスタ５３が、水平同期信号周期アドレス（ｄ）の値「８」をラッチして、記憶値ｅを「８」に更新する。
【００９４】
以降同様に動作して、図１１では、最終的なレベル最大値データレジスタ５２の記憶値（ｂ）は値「ＦＤ」、レベル最大値アドレスレジスタ５３の記憶値（ｅ）は値「２Ｆ」となっている。
そして、レベル最大値アドレスレジスタ５３が、次の水平同期信号周期アドレスＭＳＢの立上がりエッジ（ｍ＋１）のタイミングで、当該記憶値（ｅ）の「２Ｆ」を一致検出器３２に出力する。
【００９５】
従って、一致検出器３２が、分周器１５から入力される水平同期信号周期アドレスが「２Ｆ」となるタイミングで一致したことを表すパルスを再生水平同期信号として出力するようになる。
【００９６】
ここで、積分回路１６の動作について、より具体的に図１２を参照しつつ説明する。図１２は、積分回路１６の具体的な動作を表すタイミングチャート図である。
ここでは、積分回路１６をデジタル回路で実現する場合を念頭に置いて説明しているので、狭帯域フィルタ回路１１がアナログ回路である場合には、図１２（Ａ）に示すようなクロック信号を別途生成し、当該クロック信号のタイミングごとに狭帯域フィルタ回路１１の出力をＡ／Ｄ変換してから、積分回路１６に出力する必要がある。
尚、狭帯域フィルタ回路１１が、デジタル回路である場合には、当該クロック信号のタイミングごとに、積分回路１６が信号の入力を受けるようにしておけばよい。
【００９７】
まず、積分回路１６の積分器６１が分周器１５からの水平同期周期アドレスのＭＳＢの立上がりエッジ（図１２（Ｄ）のｍ）を検出して、そのタイミングで積分値を「０」にクリアする（図１２（Ｃ））。
このとき、レジスタ６２が、積分器６１が「０」にクリアされる直前の積分値（図１２では「ｆ６」としている）を保持する。
【００９８】
そして、次のクロックタイミング（図１２（Ａ）の「１」）で、狭帯域フィルタ回路１１が出力する信号（図１２（Ｂ））「１Ｃ」と、その時点での積分値「０」との加算結果０＋１Ｃ＝１Ｃを当該タイミングでの積分値として積分器６１が記憶する。
また、当該「１」のクロックタイミングでは、水平同期信号周期アドレスＭＳＢが立上がらないので、レジスタ６２が記憶値を更新せず、「Ｆ６」のままとする。
【００９９】
そして、次のクロックタイミング（「２」のクロックタイミング）では、狭帯域フィルタ回路１１から入力される信号「０５」と、その時点での積分値「１Ｃ」とを加算し、その加算結果（１Ｃ＋０５＝２１）を積分値として積分器６１が記憶する。
【０１００】
以下、同様にして、ｎ番目のクロックタイミングまで加算と記憶とを繰り返して行う。図１２では、ｎ番目のクロックタイミングの時点で積分器６１が記憶している記憶値は「ＦＢ」であるとしている。
そして、図１２では、この時点で、水平同期信号周期アドレスのＭＳＢの立上がりエッジ（ｍ＋１）のタイミングとなり、積分器６１は、積分値を「０」クリアし、レジスタ６２が、積分器６１の「０」クリアする直前の積分値「ＦＢ」を記憶する。
【０１０１】
すなわち、積分回路１６が、水平同期信号周期アドレスのＭＳＢの立上がりエッジに同期して、積分値を垂直同期位置検出手段１７に出力するようになる。
【０１０２】
ここで、垂直同期信号再生手段１７の動作について、より具体的に図１３を参照しつつ説明する。図１３は、垂直同期信号再生手段１７の具体的な動作を表すタイミングチャート図である。
【０１０３】
ここでは、垂直同期信号再生手段１７をデジタル回路で実現する場合を念頭に置いて説明しているので、狭帯域フィルタ回路１１及び積分回路１６がアナログ回路である場合には、図１３（Ａ）に示すようなクロック信号を別途生成し、当該クロック信号のタイミングごとに積分回路１６の出力をＡ／Ｄ変換してから、垂直同期信号再生手段１７に出力する必要がある。
尚、積分回路１６が、デジタル回路である場合には、当該クロック信号のタイミングごとに、積分回路１６から信号の入力を受けるようにしておけばよい。
【０１０４】
まず、レベル最大値データレジスタ５７が、垂直同期信号周期アドレスのＭＳＢ（図１３の（Ｅ）の立上がりエッジ（ｍ）のタイミングで、記憶している値を「０」にクリアする。
また、比較器５６が積分回路１６から信号（ａ）（図１３（Ｂ））の入力を図１３（Ａ）に示すクロック信号に同期して受けて、当該タイミング（「１」のクロックタイミング）でレベル最大値データレジスタ５７が出力する信号と比較する。
【０１０５】
すると、積分回路１６が「１」のクロックタイミングで出力する値（図１３（Ｂ）では「ＦＢ」としている）は、レベル最大値データレジスタ５７が記憶している値（ｂ）と比較されることとなる。
このとき、レベル最大値データレジスタ５７の記憶値（ｂ）は、「１」のクロックタイミングでは、クリアされて「０」となっているので、「ａ＞ｂ」と判断されて、比較器５６が更新信号（c）として、イネーブル（図１３（Ｄ）のＨレベル）の信号を出力する。
すると、レベル最大値データレジスタ５７が、積分回路１６から入力される信号をラッチして、記憶値（ｂ）を「ＦＢ」に更新する。
【０１０６】
一方、レベル最大値アドレスレジスタ５８が、比較器５６からイネーブルの更新信号（ｃ）を受けて、分周器１５から入力される垂直同期信号周期アドレス（ｄ）をラッチし、その時点で分周器１５が出力している値（図１３（Ｆ））の「２」を記憶値（ｅ）として記憶する。
【０１０７】
その後、「２」〜「４」のクロックタイミングでは、比較器５６が、記憶している値「ｆｂ」と、積分器１６が出力する値（各々図１３では「Ｆ６」「Ｅ８」「ＤＦ」としている）とをそれぞれ比較し、レベル最大値データレジスタ５７の記憶値（ｂ）の値が、入力される値（ａ）よりも大であるので、更新信号（ｃ）はディセーブル（Ｌレベル）となる。
【０１０８】
従って、レベル最大値データレジスタ５７がラッチを行わず、記憶値（ｂ）の値「ＦＢ」がそのまま保持されるとともに、レベル最大値アドレスレジスタ５８もラッチを行わないので、記憶値（ｅ）の値「２」が保持されたままとなる。
【０１０９】
以下、同様に動作するが、図１３では、「５」のクロックタイミングで積分回路１６が出力する信号（ａ）の値が３桁の「１０Ａ」になり、その時点でのレベル最大値データレジスタ５７の記憶値（ｂ）の「ＦＢ」より大となるので、比較器５６がイネーブルの更新信号（ｃ）を出力し、レベル最大値データレジスタ５７がその時点で積分回路１６が出力している値「１０ａ」をラッチして、記憶値（ｂ）を「１０ａ」とする。
同様に、レベル最大値アドレスレジスタ５８が、その時点で垂直同期信号周期アドレス（ｄ）をラッチして、記憶値（ｅ）を値「６」とするようになる。
【０１１０】
以降、比較器５６における比較動作およびレベル最大値データレジスタ５７、レベル最大値アドレスレジスタ５８におけるラッチが繰り返される。
図１３の例では、最終的にレベル最大値データレジスタ５７の記憶値（ｂ）は、「２ＡＣ」、レベル最大値アドレスレジスタ５８の記憶値（ｅ）は「８８」となっている。
【０１１１】
そして、当該レベル最大値アドレスレジスタ５８の最終的な記憶値（ｅ）が垂直同期信号周期アドレス（ｄ）のＭＳＢの立上がりエッジ（ｍ＋１）のタイミングで一致検出器７２に出力され、一致検出器７２が、分周器１５から入力される垂直同期信号周期アドレスが当該「８８」となるタイミングで垂直同期再生信号として、一致パルスを出力するようになる。
【０１１２】
このように、本回路によれば、テレビ放送波の受信信号に混信波が混在する場合においても、狭帯域フィルタ回路１１によって混信波成分を十分に除去するとともに、等化パルス除去回路１２が等化パルス成分を除去するようにしており、後段の水平同期信号再生手段１３が、当該等化パルス除去回路１２が出力する信号の最大値を検出して水平同期信号を再生し、積分回路１６が、狭帯域フィルタ回路１１が出力する、混信波成分を十分に減衰した信号を積分して垂直同期信号を再生するため、垂直同期信号を確実に検出できる効果がある。
また、受信映像信号のレベルに応したしきい値判定回路における、しきい値の高精度な調整が不要で、回路構成も比較的シンプルにでき、かつ、回路規模を縮小できる効果がある。
【０１１３】
【発明の効果】
本発明によれば、スポラディックＥ層の影響による混信波の有無に関わらず、所望する再生水平同期信号、再生垂直同期信号を出力する同期信号再生回路において、テレビ放送波の受信信号に混信波が混在する場合にも、狭帯域フィルタ回路が混信波成分を十分に除去し、さらに等化パルス除去回路が等化パルス成分を除去してから、水平同期信号再生手段が、当該等化パルス除去回路から出力される信号の最大値を検出して水平同期信号を再生し、また積分回路が狭帯域フィルタ回路から出力される混信波成分を十分に減衰した信号を積分し、当該積分された値の最大値を検出して垂直同期信号を再生する同期信号再生回路としているので、水平同期信号のタイミングと垂直同期信号のタイミングとを確実に検出して、安定した再生水平同期信号と再生垂直同期信号とを出力できる効果がある。
【０１１４】
また、本発明のように、狭帯域フィルタ回路が、一旦データレートをダウンさせてから同期パルス成分を通過させるフィルタリングを行う狭帯域フィルタ回路であると、狭帯域フィルタ回路をデジタル回路として実現する場合に、回路規模を縮小できる効果がある。
【図面の簡単な説明】
【図１】本回路の構成ブロック図である。
【図２】狭帯域フィルタ回路１１をデジタル回路で実現した場合の一例を表す構成ブロック図である。
【図３】等化パルス除去回路１２の一例を表す構成ブロック図である。
【図４】水平同期位置検出回路３１の構成の一例を表す構成ブロック図である。
【図５】積分回路１６の一例を表す構成ブロック図である。
【図６】垂直同期位置検出回路７１の一例を表す構成ブロック図である。
【図７】混信波がある場合のＮＴＳＣ反転信号の一例を表す説明図である。
【図８】本回路の狭帯域フィルタ１１を通過した後の信号波形の一例を表す説明図である。
【図９】等化パルス除去回路１２の周波数特性の一例を表す説明図である。
【図１０】等化パルス除去回路１２が出力する信号波形の一例を表す説明図である。
【図１１】水平同期信号再生手段１３の具体的な動作を表すタイミングチャート図である。
【図１２】積分回路１６の具体的な動作を表すタイミングチャート図である。
【図１３】垂直同期信号再生手段１７の具体的な動作を表すタイミングチャート図である。
【図１４】従来の同期信号再生回路の一構成例を示す構成ブロック図である。
【図１５】ＮＴＳＣ反転信号のうち、映像信号期間の波形の概略の一例を表す説明図である。
【図１６】ＮＴＳＣ反転信号のうち、垂直帰線期間の波形の概略の一例を表す説明図である。
【符号の説明】
１１…狭帯域フィルタ回路、  １２…等化パルス除去回路、  １３…水平同期信号再生手段、  １４…クロック発振器、  １５…分周器、  １６…積分回路、１７…垂直同期信号再生手段、  ２１…シンクチップクランプ回路、  ２２…第１のしきい値判定回路、  ２３…第１のワンショットゲート回路、  ２４…積分器、  ２５…第２のしきい値判定回路、  ２６…第２のワンショットゲート回路、  ３１…水平同期位置検出回路、  ３２…一致検出器、  ４１…ＬＰＦ、  ４２…ダウンサンプリング回路、  ４３…狭帯域フィルタ、  ４４…アップサンプリング回路、  ４５…補間フィルタ、  ５１，５６…比較器、  ５２，５７…レベル最大値データレジスタ、  ５３，５８…レベル最大値アドレスレジスタ、７１…垂直同期位置検出回路、  ７２…一致検出器
【図１】
0003727480.tif 000002
【図２】
0003727480.tif 000003
【図３】
0003727480.tif 000004
【図４】
0003727480.tif 000005
【図５】
0003727480.tif 000006
【図６】
0003727480.tif 000007
【図７】
0003727480.tif 000008
【図８】
0003727480.tif 000009
【図９】
0003727480.tif 000010
【図１０】
0003727480.tif 000011
【図１１】
0003727480.tif 000012
【図１２】
0003727480.tif 000013
【図１３】
0003727480.tif 000014
【図１４】
0003727480.tif 000015
【図１５】
0003727480.tif 000016
【図１６】
0003727480.tif 000017