(57)【特許請求の範囲】
【請求項１】
入力する画像を任意の倍率で拡大・圧縮処理する画像信号拡大・圧縮処理装置であって：入力画像の水平方向の拡大又は圧縮処理をするための水平拡大・圧縮手段と；入力画像の垂直方向の拡大又は圧縮処理をするための垂直拡大・圧縮手段と；前記入力画像の画像情報の1走査線分のデータを保持する少なくとも１個のラインメモリと；画像情報のデータを記憶し読み出すフィールドメモリと；切換回路と；さらに、前記水平拡大・圧縮手段と前記垂直拡大・圧縮手段の拡大・圧縮処理と、前記切換手段を制御する制御回路とを備え、
前記制御回路は、拡大及び圧縮処理時において前記ラインメモリを共通に使用するように制御するものであり、かつ
画像の圧縮時においては、前記ラインメモリを用いて前記水平拡大・圧縮手段及び前記垂直拡大・圧縮手段により圧縮処理された画像データを前記フィールドメモリに記憶させる第１のデータ経路を形成し、
画像の拡大処理時においては、前記フィールドメモリから読み出された画像データに対し、前記ラインメモリを用いて前記水平拡大・圧縮手段及び前記垂直拡大・圧縮手段により拡大処理する第２のデータ経路を形成するように、
前記切換手段を制御することを特徴とする画像信号の拡大・圧縮処理装置。
【請求項２】
前記水平拡大・圧縮手段は、水平拡大部と水平圧縮部を含み、前記水平圧縮部は前記フィールドメモリの前段に配置され、該水平拡大部は前記フィールドメモリの後段に配置されていることを特徴とする請求項１に記載の画面信号の拡大圧縮装置。
【請求項３】
前記水平拡大・圧縮手段は、水平拡大部と水平圧縮部を含み、前記水平拡大・圧縮手段は、垂直拡大部と垂直圧縮部を含み、該水平圧縮部及び垂直圧縮部は前記フィールドメモリの前段に配置され、前記水平拡大部及び垂直拡大部は、前記フィールドメモリの後段に配置されていることを特徴とする請求項１に記載の画面信号の拡大圧縮装置。
【請求項４】
入力する画像を任意の倍率で拡大・圧縮処理する画像信号拡大・圧縮処理装置であって：入力画像の水平方向の拡大又は圧縮処理をするための水平拡大・圧縮手段と；入力画像の垂直方向の拡大又は圧縮処理をするための垂直拡大・圧縮手段と；前記入力画像の画像情報の1走査線分のデータを保持する少なくとも１個の拡大・圧縮用ラインメモリと；画像情報のデータを記憶し読み出すフィールドメモリと；切換回路と；拡大・圧縮する画像信号の輪郭強調処理を行う高域通過フィルタと；前記高域通過フィルタへ印加する遅延データを書き込むための複数のラインメモリと；前記水平拡大・圧縮手段と前記垂直拡大・圧縮手段の拡大・圧縮処理、前記切換手段、及び、前記高域通過フィルタの輪郭強調処理を制御する制御回路とを備え、
前記制御回路は、前記拡大及び圧縮用ラインメモリと前記複数のラインメモリの少なくとも一部を共通に使用するように制御するものであり、かつ
画像の圧縮時においては、前記ラインメモリを用いて前記水平拡大・圧縮手段及び前記垂直拡大・圧縮手段により圧縮処理された画像データを前記フィールドメモリに記憶させる第１のデータ経路を形成し、
画像の拡大処理時においては、前記フィールドメモリから読み出された画像データに対し、前記ラインメモリを用いて前記水平拡大・圧縮手段及び前記垂直拡大・圧縮手段により拡大処理する第２のデータ経路を形成するように、
前記切換手段を制御することを特徴とする画像信号の拡大・圧縮処理装置。
【請求項５】
前記請求項４に記載の画像信号の拡大・圧縮処理装置において、前記高域通過フィルタは、タップ配置の切り替え可能な高域通過フィルタであり、この高域通過フィルタは、拡大処理時には２Ｎタップ（Ｎは整数）構成、圧縮処理時には（２Ｎ−１）タップ構成とすると同時に、さらに、拡大処理時には前記高域通過フィルタの２Ｎ個目のタップへの遅延データ入力として用いるラインメモリを、圧縮処理時には圧縮処理用ラインメモリとして用いるように切り替える手段を備えたことを特徴とする画像信号の拡大・圧縮処理装置。
【請求項６】
入力画像を任意の倍率で拡大・圧縮して表示可能な画像表示装置であって：少なくとも画像信号を入力する画像信号入力部と；前記入力した画像信号を任意の倍率で拡大・圧縮する画像信号の拡大・圧縮処理部と；前記画像信号の拡大・圧縮処理部により拡大・圧縮処理された画像信号に所定の画像信号処理を施す画像信号処理部と；前記画像信号処理部からの出力信号により画像表示する画像表示部とからなり、前記拡大・圧縮処理部を前記請求項１の画像信号の拡大・圧縮処理装置により構成することを特徴とする画像表示装置。
【請求項７】
入力画像を任意の倍率で拡大・圧縮して表示可能な画像表示装置であって：少なくとも画像信号を入力する画像信号入力部と；前記入力した画像信号を任意の倍率で拡大・圧縮する画像信号の拡大・圧縮処理部と；前記画像信号の拡大・圧縮処理部により拡大・圧縮処理された画像信号に所定の画像信号処理を施す画像信号処理部と；前記画像信号処理部からの出力信号により画像表示する画像表示部とからなり、前記拡大・圧縮処理部を前記請求項４の画像信号の拡大・圧縮処理装置により構成することを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ等への集積化を容易にする改良された回路構成を有する画像信号の拡大・縮小処理装置に関し、さらに、かかる画像信号の拡大・圧縮処理装置を利用して表示画像を任意に拡大又は縮小して表示可能な画像表示装置に関する。
【０００２】
【従来の技術】
テレビジョン放送信号などの画像信号を任意の大きさに圧縮または拡大して表示するための画像信号処理装置は、既に知られてており、また、広く実用されている。ここでは、まず、かかる画像信号処理装置における画像信号の任意の圧縮又は拡大処理について以下に説明する。
【０００３】
添付の図１０には、水平方向における画像の拡大又は縮小処理の原理が示されている。特に、図１０（ａ）には、画像を拡大表示するための拡大処理の一例として、水平方向に４／３倍する場合の画素補間の処理について説明されている。
【０００４】
まず、拡大前の画素が水平方向に左からＡ，Ｂ，Ｃ，Ｄ‥‥の順に送られて来る。そのうち画素Ａはそのまま補間画素ａとする。次に、補間画素ｂは、Ａ−Ｂ間の距離を１とした時に、Ａから３／４，Ｂから１／４の位置であり、Ａ，Ｂの画素データを用いて次式により補間する。
ｂ＝（１／４）Ａ＋（３／４）Ｂ  ‥‥（１）式
同様に補間画素ｃはＢから１／２，Ｃから１／２，画素ｄはＣから１／４，Ｄから３／４の位置であり次式により補間する。
ｃ＝（１／２）Ｂ＋（１／２）Ｃ  ‥‥（２）式
ｄ＝（３／４）Ｃ＋（１／４）Ｄ  ‥‥（３）式
【０００５】
次に、補間画素ｅは画素Ｄをそのまま用いる。以下同様の補間処理を繰り返し行う。以上の補間処理により３個の画素データから４個の補間画素データが作成できる。この補間画素データが、図１０（ａ）の出力データに示すように、補間前の画素データと同じ間隔で表示することにより、４／３倍に拡大されて表示されることとなる。
【０００６】
次に、図１０（ｂ）には、画像を圧縮して表示する圧縮処理の一例として、水平方向に２／３倍する場合の画素補間の処理が示されている。
ここでも、まず、圧縮前の画像が左からＳ，Ｔ，Ｕ，Ｖ‥‥の順に送られて来る。このうち画素Ｓはそのまま補間後の画素ｓとする。次に、画素ｔは、Ｔ−Ｕ間の距離を１とした時に、Ｔから１／２，Ｕから１／２の位置であり、Ｔ，Ｕの画素データを用い次式により作成する。
ｔ＝（１／２）Ｔ＋（１／２）Ｕ  ‥‥（４）式
【０００７】
次の画素ｕは、画素Ｖをそのまま用いる。以下、同様の補間処理を繰り返し行う。以上の補間処理により３個の画素データから２個の補間画素データが作成される。そして、この画素データを、図１０（ｂ）の出力データに示すように、補間前の画素データと同じ間隔で表示することにより２／３倍に圧縮されて表示されることとなる。
【０００８】
ここまでに述べた画像信号の拡大、圧縮処理を行うためには、隣り合う画素同士の演算が必要である。そのためには画素データを保持するフリップフロップなどのラッチ回路を設け、現在の画素データと１画素前の画素データを用いて補間処理を行う。
【０００９】
また、以上の説明では水平方向についての拡大・圧縮処理を述べたが、垂直方向についても同様の処理により拡大、圧縮処理を行う。なお、この場合には、走査線方向に１走査線期間離れた画素同士の演算が必要なため、画像の１走査線分の容量を有するラインメモリを備えた補間回路が必要となる。
【００１０】
なお、以上のような従来技術になる画像の圧縮処理を行う方法については、例えば、特開平８−１５４１８３号公報に、また、拡大処理については、特に、通常テレビジョン信号をワイドアスペクトのテレビジョン受像機に表示することの可能なテレビジョン装置が、例えば特開平３−１１８９１号公報に述べられている。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記の従来技術では、画像の圧縮処理（走査線数を減らす処理）と拡大処理（走査線数を増やす処理）それぞれについて述べられているが、かかる従来技術により拡大・圧縮処理を実現する場合には、それぞれに別々のラインメモリ（走査線１ライン期間遅延するメモリ）が必要となってしまう。
【００１２】
ところで、画像信号の拡大・圧縮を行う画像信号処理装置を、例えばＬＳＩなどの集積回路により実現しようとする場合、特に、上記のラインメモリなどの回路規模をなるべく少なく構成することが極めて重要である。すなわち、ラインメモリは、通常、十数ｋＢｉｔの容量が必要となることから、半導体チップ上の面積が増大してしまう。
【００１３】
しかしながら、上記の従来技術では、この点についての配慮がなされておらず、圧縮処理と拡大処理を行うためには、それぞれのラインメモリを必要とするため、圧縮処理と拡大処理を行うため画像信号処理装置を集積回路として実現しようとする場合、その回路規模が増大することとなってしまい、かかる処理回路をＬＳＩへの集積を容易にする上で重要な課題となっている。また、かかる画像信号の拡大・圧縮処理装置を利用して表示画像を任意に拡大又は縮小して表示可能な画像表示装置も、その価格が高価になってしまう。
【００１４】
そこで、本発明では、上述の従来技術における課題に鑑み、特に、拡大・圧縮処理に必要となるラインメモリの数を低減することにより、その集積回路の規模をあまり大型化することなしに安価に実現することが可能な画像信号の拡大・圧縮処理装置を提供することをその目的とする。
【００１５】
また、本発明では、かかる画像信号の拡大・圧縮処理装置を利用し、もって、比較的安価に製造して供給することの可能な、表示画像を任意に拡大又は縮小して表示可能な画像表示装置を提供することを目的とする。
【００１６】
さらに、本発明では、特に、画像信号を拡大あるいは縮小して表示する場合に必要となる輪郭強調処理（エンハンサ処理）機能をも加え、これを実現するためのラインメモリを有効に利用し、可能な範囲でその回路規模の縮減が可能な実用的に優れた拡大・圧縮処理装置を提供し、さらには、比較的安価に製造して供給することの可能で、表示画面の品質にも優れた画像表示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明によれば、上記の目的を達成するため、まず、入力する画像を任意の倍率で拡大・圧縮処理する画像信号拡大・圧縮処理装置であって：入力画像の水平方向の拡大又は圧縮処理をするための水平拡大・圧縮手段と；入力画像の垂直方向の拡大又は圧縮処理をするための垂直拡大・圧縮手段と；前記入力画像の画像情報の1走査線分のデータを保持する少なくとも１個のラインメモリと；さらに、前記水平拡大・圧縮手段と前記垂直拡大・圧縮手段の拡大・圧縮処理を制御する制御回路とを備え、前記制御回路は、拡大・圧縮処理時において前記ラインメモリを共通に使用するように制御する画像信号の拡大・圧縮処理装置が提供される。
【００１８】
また、本発明によれば、上記の目的を達成するため、入力する画像を任意の倍率で拡大・圧縮処理する画像信号拡大・圧縮処理装置であって：入力画像の水平方向の拡大又は圧縮処理をするための水平拡大・圧縮手段と；入力画像の垂直方向の拡大又は圧縮処理をするための垂直拡大・圧縮手段と；前記入力画像の画像情報の1走査線分のデータを保持する少なくとも１個の拡大・圧縮用ラインメモリと；拡大・圧縮する画像信号の輪郭強調処理を行う高域通過フィルタと；前記高域通過フィルタへ印加する遅延データを書き込むための複数のラインメモリと；前記水平拡大・圧縮手段と前記垂直拡大・圧縮手段の拡大・圧縮処理、及び、前記高域通過フィルタの輪郭強調処理を制御する制御回路とを備え、前記制御回路は、前記拡大・圧縮用ラインメモリと前記複数のラインメモリの少なくとも一部を共通に使用するように制御する画像信号の拡大・圧縮処理装置が提供される。
【００１９】
また、本発明によれば、前記に記載の画像信号の拡大・圧縮処理装置において、前記高域通過フィルタは、タップ配置の切り替え可能な高域通過フィルタであり、この高域通過フィルタは、拡大処理時には２Ｎタップ（Ｎは整数）構成、圧縮処理時には（２Ｎ−１）タップ構成とすると同時に、さらに、拡大処理時には前記高域通過フィルタの２Ｎ個目のタップへの遅延データ入力として用いるラインメモリを、圧縮処理時には圧縮処理用ラインメモリとして用いるように切り替える手段を備えた。
【００２０】
本発明によれば、上記の他の目的を達成するため、入力画像を任意の倍率で拡大・圧縮して表示可能な画像表示装置であって：少なくとも画像信号を入力する画像信号入力部と；前記入力した画像信号を任意の倍率で拡大・圧縮する画像信号の拡大・圧縮処理部と；前記画像信号の拡大・圧縮処理部により拡大・圧縮処理された画像信号に所定の画像信号処理を施す画像信号処理部と；前記画像信号処理部からの出力信号により画像表示する画像表示部とからなり、前記拡大・圧縮処理部を前記の画像信号の拡大・圧縮処理装置により構成する画像表示装置が提供される。
【００２１】
そして、本発明によれば、やはり、上記の他の目的を達成するため、入力画像を任意の倍率で拡大・圧縮して表示可能な画像表示装置であって：少なくとも画像信号を入力する画像信号入力部と；前記入力した画像信号を任意の倍率で拡大・圧縮する画像信号の拡大・圧縮処理部と；前記画像信号の拡大・圧縮処理部により拡大・圧縮処理された画像信号に所定の画像信号処理を施す画像信号処理部と；前記画像信号処理部からの出力信号により画像表示する画像表示部とからなり、前記拡大・圧縮処理部を前記の画像信号の拡大・圧縮処理装置により構成する画像表示装置が提供される。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について、添付した図面を利用しながら詳細に説明する。
【００２３】
まず、本発明の一実施の形態になる画像信号の拡大・圧縮処理装置について添付の図１に示し説明する。この図１において、符号１は、画像データ入力端子を、３は水平（Ｈ）圧縮回路を、４ａはデータを書き込んだ順番に所定時間遅延して読み出す、所謂、ＦＩＦＯ型のフィールドメモリを、５ｅは書き込み停止機能を有するラインメモリであり、拡大・圧縮処理において共通に使用される共通のラインメモリを、６ａ、６ｂ、６ｃ、６ｄ、６ｅは選択回路を示す。また、符号５０は、垂直圧縮または垂直拡大処理を切り替えて処理可能な垂直拡大・圧縮回路であり、１１は画像データ出力端子、１２は画像の圧縮倍率などの情報を入力する端子、１３は拡大倍率などの情報を入力する端子、１４は圧縮制御回路、１５は拡大制御回路である。
【００２４】
また、この図１において、「Ａ」から「Ｇ」の記号は、説明のためのデータの位置を示しており、また、制御信号の流れを点線で示している。なお、ここで動作クロックについては省略されている。さらに、この図１中においては、画像データの流れが矢印で示されており、特に、圧縮処理時における流れを実線の矢印で、拡大処理時における流れを破線の矢印で示している。
【００２５】
次に、上記の構成になる画像信号の拡大・圧縮処理装置において、まず、圧縮処理を行う場合、端子１２から圧縮倍率を設定すると共に、端子１３から拡大倍率１倍を設定する。圧縮制御回路１４は、この設定に従って、選択回路６ａ，６ｂ，６ｃ，６ｄに対して、一方の入力Ａを選択するように選択制御端子Ｓを制御する。
【００２６】
この制御により、図中に実線の矢印で示すように、画像信号である入力データ（Ａ点のデータ）は選択回路６ａを介して垂直拡大・圧縮回路５０及び共通ラインメモリ５ｅの入力（Ｅ点）へ導かれる。この時、共通ラインメモリ５ｅには、選択回路６ｂを介して圧縮処理時の制御信号が供給され、また、垂直拡大・圧縮回路５０には選択回路６ｃを介して圧縮制御信号がそれぞれ圧縮制御回路１４から供給される。
【００２７】
次に、上記垂直拡大・圧縮回路５０では、Ｅ点のデータとラインメモリにより１Ｈ遅延されたＦ点のデータを用いて圧縮処理を施し、その出力データを選択回路６ｄを介して水平圧縮回路３へ導く。そして、水平圧縮回路３で水平方向の処理が施されたデータは、フィールドメモリ４ａ，選択回路６ｅを介して水平拡大回路１０へ導かれる。この水平拡大回路１０は、拡大制御回路１５により設定された倍率１倍に従い、すなわち、拡大処理を行わないように制御され、そこで、入力されたデータはそのまま出力端子１１へ出力される。
【００２８】
これに対し、拡大処理を行う場合には、端子１３から拡大倍率を設定するとともに、端子１２から圧縮倍率１倍を設定する。この設定に従って、圧縮制御回路１４は、選択回路６ａ，６ｂ，６ｃ，６ｄに対して、他方の入力Ｂを選択するように選択制御端子Ｓを制御する。
【００２９】
この制御により、入力データ（Ａ点のデータ）は、図中に破線の矢印で示すように、選択回路６ｄを介して水平圧縮回路３へ導かれる。この水平圧縮回路３は、圧縮制御回路１４により、設定された圧縮倍率１倍にしたがって、すなわち、圧縮処理を施さないように制御されており、そのため、入力されたデータはそのままフィールドメモリ４ａに導かれる。そして、このフィールドメモリ４ａから読み出されたデータは、選択回路６ａを介して垂直拡大・圧縮回路５０及び共通のラインメモリ５ｅの入力（Ｅ点）へ導かれる。この時、この共通のラインメモリ５ｅには、選択回路６ｂを介して拡大処理時の制御信号が供給され、また、垂直拡大・圧縮回路５０には選択回路５ｃを介して拡大制御信号がそれぞれ拡大制御回路１５から供給される。
【００３０】
そして、この垂直拡大・圧縮回路５０は、端子１３から設定された拡大倍率に応じて拡大制御回路１５により制御され、すなわち、Ｅ点のデータと共通のラインメモリにより１Ｈ遅延されたＦ点のデータを用い拡大処理を施し、その出力データを選択回路６ｅを介して水平拡大回路１０へ導く。この水平拡大回路１０では水平方向の拡大処理を施し、出力端子１１からデータを出力する。
【００３１】
さらに、上記の拡大・圧縮処理を行わず等倍で出力する場合には、圧縮倍率と拡大倍率を共に１倍を設定する。なお、この時には、拡大・圧縮ともに補間係数Ｋ＝０となるので、選択回路６ａ，６ｂ，６ｃ，６ｄは、その入力Ａ，Ｂのどちらが選択されるようにその選択制御端子Ｓを制御されても構わない。
【００３２】
このように、本発明になる画像信号の拡大・圧縮処理装置によれば、その拡大・圧縮処理時において必要となる画像信号の遅延を上記の共通ラインメモリにより行う構成となっている。このことから、従来のように拡大・圧縮処理のためそれぞれの遅延手段（すなわち、１Ｈのラインメモリ）を備える必要がなく、より小規模な回路構成により、拡大・圧縮の双方の機能を持つ拡大・圧縮処理装置を、より小さなチップ面積で比較的安価にＬＳＩなどの集積回路として実現することが可能となる。
【００３３】
次に、上記本発明の実施の形態になる画像信号の拡大・圧縮処理装置の変形例を図２に示す。なお、この図２に示す変形例においても、前記図１と同じ符号は同一の構成を示しており、かつ、同一機能を有する。そのため、以下には、本変形例の構成及び動作について、主に、上記図１の実施の形態になる画像信号の拡大・圧縮処理装置と異なる点についてのみ説明する。
【００３４】
すなわち、この図２の変形例になる画像信号の拡大・圧縮処理装置においては、上記の水平（Ｈ）圧縮回路３と水平（Ｈ）拡大回路１０とに代えて、水平圧縮又は水平拡大処理を切り替えて処理可能な垂直拡大・圧縮回路５１が、上記垂直拡大・圧縮回路５０の後段に設けられている。
【００３５】
かかる構成になる、本発明の他の実施の形態になる画像信号の拡大・圧縮処理装置では、まず、圧縮処理時には、圧縮制御回路１４により、選択回路６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆはすべて入力Ａを選択するようにその選択制御端子Ｓが制御される。そして、この制御により、垂直拡大・圧縮回路５０は、端子１から入力される画像データと、共通ラインメモリ５ｅにより１Ｈ遅延された画像データとを用いて、垂直圧縮処理を施す。
【００３６】
続いて、水平拡大・圧縮回路５１は、選択回路６ｆを介して圧縮制御を受け、水平圧縮処理を施す。この水平圧縮処理を施された画像信号は、選択回路６ｄを介してフィールドメモリ４ａに書き込まれ、フィールドメモリ４ａから読み出された画像データは、選択回路６ｅを介して端子１１から出力される。
【００３７】
次に、拡大処理時には、圧縮制御回路１４により、選択回路６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆはすべて入力Ｂを選択するように制御される。この制御により、端子１から入力される画像データは選択回路６ｄを介してフィールドメモリ４ａに書き込まれる。そして、このフィールドメモリ４ａから読み出された画像データは、選択回路６ａを介して、垂直拡大・圧縮回路５０及びラインメモリ５ｅに入力される。この時、垂直拡大・圧縮回路５０は拡大制御回路１５による拡大制御を受け、フィールドメモリ４ａの読み出しデータと共通ラインメモリ５ｅにより１Ｈ遅延したデータを用いて垂直拡大処理を行う。その結果、垂直拡大処理が施された画像信号は、水平拡大・圧縮回路５１で拡大処理が施され、その後、選択回路６ｅを介して端子１１から出力される。
【００３８】
また、拡大・圧縮を行わず等倍で出力する場合には、上記と同様に、選択回路６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆは入力Ａ，Ｂのどちらを選択するように制御しても構わないことは言うまでもない。
【００３９】
また、この変形例になる画像信号の拡大・圧縮処理装置においても、その拡大・圧縮処理時において必要となる画像信号の遅延を上記共通のラインメモリにより行う構成となっている。このことから、従来のように拡大・圧縮処理のためそれぞれの遅延手段（すなわち、１Ｈのラインメモリ）を備える必要がなく、より小規模な回路構成により、拡大・圧縮の双方の機能を持つ拡大・圧縮処理装置を、より小さなチップ面積で比較的安価にＬＳＩなどの集積回路として実現することが可能となる。
【００４０】
ここで、上記実施の形態における垂直拡大圧縮回路５０の一例を図３に示すと共に、特に、拡大処理時における画素補間処理について説明する。ここで符号２０、２１はデータ入力端子であり、端子２０には端子２１に入力するデータ（Ｆ）に対して１水平走査線期間（以降、単に、１Ｈと記す）遅延したデータ（Ｇ）を入力する。符号２３、２４は係数回路であり、端子２２から入力される係数Ｋ（Ｋは０以上１以下の整数）にしたがって、係数回路２３ではデータをＫ倍し、係数回路２４で（１−Ｋ）倍する。さらに、符号２５は加算回路、２６はデータ出力端子である。このような回路構成により補間されて端子２６から出力される補間データをＭとすると、Ｍは次式により表わされる。
Ｍ＝（１−Ｋ）Ｆ＋ＫＧ  ‥‥（５）式
【００４１】
なお、ここで補間係数Ｋは、上記に従来技術の項で図１０を用いて説明したように、拡大倍率と補間する画素位置に応じて変化する。（５）式により処理される補間データＭの重心は、データＦとデータＧの間となる。
【００４２】
また、上記に説明した実施の形態における水平拡大回路１０は、上記水平拡大圧縮回路５１と共に、上記図３に示した垂直拡大縮小回路の構成例と同様に構成することができる。その場合、端子２１に入力するデータに対して１画素前のデータを端子２０に付加すればよい。従って、端子２１のデータを１画素分保持するフリップフロップなどのラッチ回路を設け、出力を端子２０に接続する構成により実現できる。
【００４３】
また、上記図３に示した垂直拡大縮小回路の他の構成例を、添付の図７に示す。この図７において、符号２７は減算器であり、その他、上記図３と同一符号のものは、同一の構成及び同一機能を有する。なお、この回路構成において、上記図３の例と異なるのは、減算回路２７を用いることにより係数回路を１個としているところである。しかしながら、この構成においても上記図３と同様の補間処理が実現できることは言うまでもない。
【００４４】
次に、図５には、本発明の他の実施の形態になる、すなわち、更に輪郭強調処理（エンハンサ処理）機能を備えた画像信号の拡大・圧縮処理装置を示す。この図でも、符号１は画像データ入力端子、２は垂直（Ｖ）圧縮回路、３は水平（Ｈ）圧縮回路、４はデータを書き込んだ順番に所定時間遅延して読み出すＦＩＦＯ型のフィールドメモリ、５ａ，５ｂ，５ｃ，５ｄは書き込み停止機能を有するラインメモリ、６ａ、６ｂは選択回路、７は垂直（Ｖ）拡大回路、８は垂直の高域通過フィルタ（以下、ＨＰＦと記す）、９は加算器、１０は水平（Ｈ）拡大回路、１１は画像データ出力端子、１２は画像の圧縮倍率などの情報を入力する端子、１３は拡大倍率などの情報を入力する端子、１４は圧縮制御回路、１５は拡大制御回路である。また、この図１において、画像データの流れを実線で示しており、これら実線に付加した「Ａ」から「Ｊ」の記号は、説明のためのデータの位置を示している。また、制御信号の流れを点線で示しており、なお、ここでも動作クロックについては省略されている。
【００４５】
上記他の実施の形態では、画像データは、垂直圧縮回路２、水平圧縮回路３、フィールドメモリ４、ラインメモリ５ａ，５ｂ，５ｃ、垂直拡大回路７、垂直拡大回路１０の順番に伝達し、処理される。なお、ＨＰＦ８，加算回路９は垂直の輪郭強調処理（エンハンサ処理）を行う回路である。
【００４６】
ここで、この他の実施の形態における拡大処理の動作例を説明する。拡大処理時には圧縮処理は行わないように、圧縮情報として倍率１倍を端子１２から設定する。倍率１倍が設定されると、圧縮制御回路１４は、選択回路６ａ，６ｂが入力Ａを選択するように、すなわち、それらの選択制御端Ｓを制御する。同時に圧縮制御回路１４は、垂直圧縮回路２、水平圧縮回路３が入力される画像データに対して圧縮処理をしないように制御し、これにより、端子１から入力される画像データは処理されずそのままフィールドメモリ４へ導かれる。
【００４７】
次に、フィールドメモリ４から読み出されたデータはラインメモリ５ａ，５ｂ，５ｃ，５ｄの順に伝達され、垂直拡大回路７およびＨＰＦ８に入力される。まず、垂直拡大回路７は、上記従来技術で説明した拡大処理を垂直方向について行い、これにより拡大処理された画像データは、加算器９において、ＨＰＦ８で抽出される垂直高域信号を加算してエンハンサ処理を施し、水平拡大回路１０へ伝達される。この水平拡大回路１０では水平拡大処理を行い、端子１１から拡大した画像データを出力する。
【００４８】
ここで、上記ＨＰＦ８の一実施の形態を図４に示す。図中の符号３０、３１、３２、３３はデータ入力端子であり、端子３３に入力するデータ（Ｅ）を基準にすると、端子３２には１Ｈ遅延したデータ（Ｆ）を入力し、端子３１には２Ｈ遅延したデータ（Ｇ）、端子３０には３Ｈ遅延したデータ（Ｊ）を入力する。符号３４はＨＰＦの特性制御端子、３５、３６は選択回路、３７、３８は減算回路、３９、４０、４２はデータを１／２倍する係数回路、４１は加算回路、４４は出力利得を制御する利得制御回路、４５は利得制御入力端子、４３はデータ出力端子である。このＨＰＦでは、端子３４から入力する信号レベルにより４タップ構成、３タップ構成の２種類の間で切り替えられるようになっている。このように、本実施の形態では、４タップと３タップとの間の切り替えが可能な構成を一例として示したが、しかしながら、本発明ではこの構成に限らず、偶数タップと奇数タップの間の切り替えが可能であれば、本実施の形態で以下に述べると同様な効果が得られる。
【００４９】
すなわち、このタップ構成を切り替え可能なＨＰＦ８では、拡大処理を行う場合、特性制御端子３４から入力する特性制御により選択回路３５、３６が入力Ａを選択するように制御する。これにより、フィルタは４タップ構成となり、その伝達関数は次式となる。
Ｈ＝（−１／４）Ｚ-3＋（１／４）Ｚ-2＋（１／４）Ｚ-1＋（−１／４）Ｚ0  ‥‥（６）式
なお、このフィルタにより端子４３から出力されるデータの重心は、端子３１、３２から入力するデータの中心（ＦとＧの中間）となる。
【００５０】
前述のように、ＨＰＦ８出力は加算回路９において垂直拡大回路７で拡大処理された画像データ加算される。ここで、ＨＰＦ８を４タップ構成に切り替えて抽出した高域信号を加算処理する効果と高域信号成分に対する利得の制御方法を以下に述べる。
【００５１】
まず、垂直拡大回路７の回路構成は、周波数特性から考えると、低域通過フィルタの構成である。補間係数Ｋ＝０の時には、データ（Ｆ）がそのまま出力されるため、信号成分は失われないが、Ｋが大きくなり１／２に近づくに従い高域信号成分が失われる割合が大きくなり、補間処理した画像を表示すると、縦線のエッジがぼやけたようになる。そこで、上記ＨＰＦ８で抽出する画像の高域信号成分に対して、利得調整回路４４により、補間係数Ｋに応じて利得を可変とする。具体的には、Ｋ＝０にときは利得ゼロ（または利得小）、Ｋ＝１／２のとき利得最大となるように段階的に制御し、垂直拡大回路７で失われた高域信号成分を回復して拡大画像の尖鋭感を保つように拡大制御回路１５で制御する。しかし、その際、加算する信号同士で重心がずれていると、画像のエッジ部分が２重像のように重なって違和感が生ずる。そこでＨＰＦ８の重心は、高域信号に対する利得を最大として制御する垂直拡大回路７のＫ＝１／２のときの重心に合わせて、すなわち、ＦとＧの中央になるように４タップ構成（偶数タップ構成）とする。
【００５２】
次に、水平拡大回路１０も、上記図３に示した垂直拡大圧縮回路の構成例と同様に構成できる。その場合、端子２１に入力するデータに対して１画素前のデータを端子２０に付加すればよい。従って、端子２１のデータを１画素分保持するフリップフロップなどのラッチ回路を設け、出力を端子２０に接続する構成により実現できる。また、この図５には示していないが、水平拡大処理においても垂直拡大処理と同様にエンハンサ処理を施すことも考えられる。この場合、水平方向のＨＰＦを設けて高域成分を抽出し、水平拡大回路１０出力に加算する。その際、水平方向のＨＰＦの構成を、拡大処理時には偶数タップの構成に、拡大処理以外の時には奇数タップの構成として、このＨＰＦ８を上記と同様に制御することにより上記と同様の効果が得られる。
【００５３】
上記説明した拡大動作の説明の最後に、フィールドメモリ４とラインメモリ５ａ，５ｂ，５ｃ，５ｄの制御について述べる。なお、本実施の形態ではＦＩＦＯ型のフィールドメモリ４を用いるため、前記画像拡大処理を実現するためには以下の制御を行う。
【００５４】
ここでは図６を参照することにより、上記図１０（ａ）に示した４／３倍拡大処理に対応して、上記図３に示した垂直拡大回路により補間処理を施す場合の動作例を示す。この図６は垂直方向の処理を示しているので、例えばＡで示す丸印は１走査線に相当し、時刻が経過するとともに処理は図の右方向に進む。現データを基準として、まず、時刻ｔ１では補間走査線ａを走査線Ａを用い作成し、以降、時刻ｔ２，ｔ３，ｔ４の順に、上記図１０（ａ）で示したように補間してゆく。そうすると時刻ｔ５では、補間走査線ｅを作成するために現走査線Ｄが必要になる。ところで、現走査線Ｄは時刻ｔ４で既に出力されているため、時刻ｔ５では２回目の読み出しとなる。
【００５５】
このように、垂直拡大処理では、拡大倍率に応じて数回に１回同じ走査線データを繰り返して必要とする。ところが、このように繰り返すデータを作成するにあたり、フィールドメモリ４はＦＩＦＯ型であるため、一度読み出したラインを繰り返して読み出すことはできない。そのため、フィールドメモリ４の出力にラインメモリ５ａを接続して、同一走査線を繰り返して読み出す時には、フィールドメモリ４の読み出しを停止すると共に、ラインメモリ５ａの書き込みを停止するように制御する。
【００５６】
次に、この他の実施の形態になる画像信号の拡大・圧縮処理装置における圧縮処理時の動作例を説明する。この圧縮処理時には、拡大処理を行わないように、端子１３から拡大情報として倍率１倍を設定すると同時に、端子１２からは圧縮倍率を設定する。この圧縮倍率が設定されると、圧縮制御回路１４は選択回路６ａ，６ｂが入力Ｂを選択するように選択制御端子Ｓを制御する。
【００５７】
この制御によりラインメモリ５ｄには圧縮制御回路１４からの制御信号が与えられると同時に、垂直圧縮回路２への入力データも導かれ、１Ｈ遅延したデータは、垂直圧縮回路２の第２の入力として導かれる。この垂直圧縮回路２は圧縮制御回路１４により圧縮倍率に応じて制御され、垂直方向において圧縮処理された画像データは、同様に水平圧縮回路３で水平方向での圧縮処理が施され、フィールドメモリ４へ書き込まれる。そして、フィールドメモリ４から読み出される画像データは、垂直拡大回路７、水平拡大回路１０を介して端子１１から出力される。このとき、拡大制御回路１５は、拡大倍率１倍に従って、垂直拡大回路７及び水平圧縮回路１０が入力される画像データに対して拡大処理をしないように制御する。なお、以上の処理を行う垂直圧縮回路２、水平圧縮回路３は、上記図３に示した垂直拡大回路の一例と同一の構成により実現できる。
【００５８】
次に、この圧縮処理時のエンハンス処理の制御について説明する。まずＨＰＦ８は特性制御端子３４により、選択回路３５、３６でＢ入力を選択するように制御する。これによりＨＰＦ８は３タップ構成となり、端子３０から入力する画像データ（Ｊ）はその処理には用いない。このフィルタ構成の伝達関数は次式で表され、出力画像データの重心は、端子３２から入力する画像データ（Ｆ）の位置となる。
Ｈ＝（−１／４）Ｚ-2＋（１／２）Ｚ-1＋（−１／４）Ｚ0  ‥‥（７）式
なお、圧縮動作時には、垂直拡大回路７の補間係数Ｋ＝０であるため、出力データの重心は画像データ（Ｆ）の位置となる。すなわち、ＨＰＦ８出力の重心と一致するため、加算器９で加算したときに上記したような２重像のような違和感を生じない。
【００５９】
最後に、図５の画像信号の拡大・圧縮処理装置において、拡大・圧縮を行わず、等倍で出力する場合の動作例を説明する。まず、１倍の圧縮倍率及び拡大倍率を、端子１２、１３からそれぞれ設定する。これにより各拡大・圧縮回路では補間係数Ｋ＝０となり、入力される基準信号（図３の端子２１から入力する信号）をそのまま出力する。また、ＨＰＦ８は、上述の圧縮処理例と同様に、その特性選択により３タップ構成を選択するように制御すれば、２重像のような違和感を生じることなくエンハンサ処理を施すことが可能となる。かかる構成によれば、ラインメモリ６ａは使用しないため、選択回路６ａ，６ｂは入力ＡまたはＢのどちらを選択するように制御してもかまわない。
【００６０】
このように、この他の実施の形態になる画像信号の拡大・圧縮処理装置によれば、拡大・圧縮処理を施すためのラインメモリ（この場合には、５ｃと５ｄ）と、エンハンサ処理を施すために必要なラインメモリ（圧縮時、５ａ、５ｂ、５ｃ、拡大時、５ａ、５ｂ、５ｃ、５ｄ）とを共用することにより、より小規模な回路構成により、拡大・圧縮機能と共に、エンハンサ機能をも併せ持つ拡大・圧縮処理装置を、より小さなチップ面積で比較的安価に、ＬＳＩなどの集積回路として実現することが可能となる。
【００６１】
さらに、上記図５に示した拡大・圧縮処理装置の他の実施形態の変形例について、図８を参照しながら説明する。図８において、符号４ａはフィールドメモリであ、これは、データの書き込み、読み出しを走査線単位に行うことが出来、また、同一走査線データを２回繰り返して読み出せる機能を有するものとする。なお、その他、上記図５と同一符号のものは、やはり、上記図５に示すものと同一構成及び機能を有するものとする。
【００６２】
すなわち、この変形例が上記図５に示す実施の形態と異なる点は、フィールドメモリの読み出し制御において同一走査線データを繰り返して出力可能なことにより、フィールドメモリ出力に接続する１個目のラインメモリ（図５に示すラインメモリ５ａ）が不要になる点である。なお、本変形例においても、画像拡大、圧縮、等倍処理およびＨＰＦ８の制御は、図５について説明した制御と同様であり、また、やはり、上記と同様な効果が得られることとなる。
【００６３】
なお、上記に種々説明した拡大・圧縮処理装置１００から出力される拡大・圧縮処理が施された画像信号を、例えば添付の図９にも示すように、さらに、各種の画像信号処理を行う画像信号処理回路２００により処理を施して、例えばＣＲＴ、液晶表示装置、プラズマ表示装置等の画像表示部３００上に表示する構成とすることにより、入力する画像信号を任意の倍率で拡大・縮小可能で、さらには、その表示画面の品質にも優れた画像表示装置を、比較的安価に製造して供給することが可能になる。なお、この図において、符号４００は、例えば、放送テレビジョン信号を受信するためのチューナやパーソナルコンピュータからの画像信号を含む、画像信号を入力するための画像信号入力部を示している。
【００６４】
【発明の効果】
以上の詳細な説明からも明らかなように、本発明によれば、画像信号の拡大・圧縮処理装置を、その集積回路の規模をあまり大型化することなしに安価に実現して、比較的安価に製造して供給することの可能な、表示画像を任意に拡大又は縮小して表示可能な画像表示装置を提供することが可能になる。
【００６５】
また、本発明によれば、さらに画像信号を拡大あるいは縮小して表示する場合に必要となる輪郭強調処理（エンハンサ処理）機能をも加え、表示画面の品質にも優れた拡大・圧縮処理装置を提供すると共に、かかる機能を備えた画像表示装置を比較的安価に製造して供給することが可能になるという優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明の一実施の形態になる画像信号の拡大・圧縮処理装置の回路構成を示すブロック図である。
【図２】上記本発明になる拡大・圧縮処理装置の変形例の回路構成を示すブロック図である。
【図３】上記本発明の拡大・圧縮処理装置における垂直拡大・圧縮回路の一例を示すブロック図である。
【図４】以下に示す本発明の他の実施の形態になる画像信号の拡大・圧縮処理装置におけるＨＰＦの一例を示すブロック図である。
【図５】本発明の他の実施の形態になる画像信号の拡大・圧縮処理装置の回路構成を示すブロック図である。
【図６】上記他の実施の形態になる拡大・圧縮処理装置の拡大処理における画素補間処理の一例を説明する説明図である。
【図７】上記図３に示した垂直拡大・圧縮回路の他の回路構成例を示すブロック図である。
【図８】上記図５に示した拡大・圧縮処理装置の変形例を示すブロック図である。
【図９】上記本発明の画像信号の拡大・圧縮処理装置を利用した画像表示装置の一構成例を示すブロック図である。
【図１０】拡大・圧縮処理の一例を示すための説明図である。
【符号の説明】
１…画像データ入力端子、２…垂直圧縮回路、３…水平圧縮回路、４…フィールドメモリ、５ａ，５ｂ，５ｃ，５ｄ，５ｅ…ラインメモリ、６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ…選択回路、７…垂直拡大回路、８…ＨＰＦ、９…加算器、１０…水平拡大回路、１１…画像データ出力端子、１２…圧縮倍率入力端子、１３…拡大倍率入力端子、１４…圧縮制御回路、１５…拡大制御回路、１００…拡大・圧縮処理装置、２００…画像信号処理回路、３００…画像表示部、４００…画像信号入力部
【図１】
0003652111.tif 000002
【図２】
0003652111.tif 000003
【図３】
0003652111.tif 000004
【図４】
0003652111.tif 000005
【図５】
0003652111.tif 000006
【図６】
0003652111.tif 000007
【図７】
0003652111.tif 000008
【図８】
0003652111.tif 000009
【図９】
0003652111.tif 000010
【図１０】
0003652111.tif 000011