(57)【特許請求の範囲】
【請求項１】
半導体基板の表面に機能素子が形成されるとともに、半導体基板の表面において機能素子に対し空隙をもって覆うキャップが設けられた半導体装置の製造方法であって、
機能素子形成用の半導体ウェハの表面における機能素子の形成領域の周囲に、シリコン薄膜よりなる接合枠をパターニングするとともに、キャップ形成用ウェハにおける前記接合枠パターンに対応する部位に金の膜よりなる接合層をパターニングする第１工程と、
前記キャップ形成用ウェハをウェハ支持部材に接着して、キャップ形成用ウェハに対し各チップ毎のキャップに区画形成するための切り込みを入れる第２工程と、
前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とが接触する状態にて、金／シリコン共晶温度以上に加熱して前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とを接合する第３工程と、
前記キャップ形成用ウェハからウェハ支持部材を分離してキャップ形成用ウェハの不要部を除去する第４工程と、
前記半導体ウェハを各チップ毎にダイシングする第５工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記キャップは機能素子の形成領域の周囲に対応する部位に脚部を有し、前記第３工程におけるキャップ形成用ウェハは前記脚部の先端面に接合層が形成されるものである請求項１に記載の半導体装置の製造方法。
【請求項３】
前記接合層となる金の膜を、電気シールド層としてキャップの内面に配置する工程を含む請求項１に記載の半導体装置の製造方法。
【請求項４】
前記機能素子は、シリコン薄膜よりなる梁構造の可動ゲート電極と、固定ソース電極および固定ドレイン電極を有し、可動ゲート電極の形成時に前記接合枠を同時に形成する工程を含む請求項１に記載の半導体装置の製造方法。
【請求項５】
前記キャップ形成用ウェハにおける接合層の表面には、金／シリコン共晶温度以下で共晶を形成する膜が配置され、前記第３工程は、この膜を介して前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とを接合する工程を含むものである請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第３工程は、シリコンよりなるキャップ形成用ウェハと前記接合層との間に金の拡散防止層を設けた後に前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とを接合する工程を含むものである請求項１に記載の半導体装置の製造方法。
【請求項７】
前記第３工程のウェハ接合は真空雰囲気下または不活性ガス雰囲気下または一定圧力下で行い、キャップ内を真空雰囲気または不活性ガス雰囲気または一定圧力にするものである請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、機能素子を覆う保護キャップを有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体加速度センサやマイクロダイヤフラム圧力センサ等においては、シリコンチップ上に可動部（振動部）を有し、可動部（振動部）の変位により加速度や圧力等の物理量を電気信号に変換して取り出すようになっている。又、このような半導体装置において、可動部（振動部）を保護するために可動部をキャップにて覆うことが行われている（例えば、特開平５−３２６７０２号公報等）。このキャップにてウェハからチップにダイシングカットする際の水圧や水流から可動部（振動部）を保護することができる。
【０００３】
【発明が解決しようとする課題】
ところが、このようにキャップを備えた半導体装置において量産性に優れた製造技術が求められているにもかかわらず、その手法等は確立されていないのが現状である。
【０００４】
そこで、この発明の目的は、保護キャップを有する半導体装置を容易に製造することができる半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板の表面に機能素子が形成されるとともに、半導体基板の表面において機能素子に対し空隙をもって覆うキャップが設けられた半導体装置の製造方法であって、機能素子形成用の半導体ウェハの表面における機能素子の形成領域の周囲に、シリコン薄膜よりなる接合枠をパターニングするとともに、キャップ形成用ウェハにおける前記接合枠パターンに対応する部位に金の膜よりなる接合層をパターニングする第１工程と、前記キャップ形成用ウェハをウェハ支持部材に接着して、キャップ形成用ウェハに対し各チップ毎のキャップに区画形成するための切り込みを入れる第２工程と、前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とが接触する状態にて、金／シリコン共晶温度以上に加熱して前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とを接合する第３工程と、前記キャップ形成用ウェハからウェハ支持部材を分離してキャップ形成用ウェハの不要部を除去する第４工程と、前記半導体ウェハを各チップ毎にダイシングする第５工程とを備えた半導体装置の製造方法をその要旨とする。
【０００６】
請求項２に記載の発明は、請求項１に記載の発明における前記キャップは機能素子の形成領域の周囲に対応する部位に脚部を有し、前記第３工程でのキャップ形成用ウェハは脚部の先端面に接合層が形成されるものである前記第２工程におけるキャップ形成用ウェハは脚部が突設され、当該領域に接合層が形成されるものである半導体装置の製造方法をその要旨とする。
【０００７】
請求項３に記載の発明は、請求項１に記載の発明において、前記接合層となる金の膜を、電気シールド層としてキャップの内面に配置する工程を含む半導体装置の製造方法をその要旨とする。
【０００８】
請求項４に記載の発明は、請求項１に記載の発明における前記機能素子は、シリコン薄膜よりなる梁構造の可動ゲート電極と、固定ソース電極および固定ドレイン電極を有し、可動ゲート電極の形成時に前記接合枠を同時に形成する工程を含む半導体装置の製造方法をその要旨とする。
【０００９】
請求項５に記載の発明は、請求項１に記載の発明における前記キャップ形成用ウェハでの接合層の表面には、金／シリコン共晶温度以下で共晶を形成する膜が配置され、前記第３工程は、この膜を介して前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とを接合する工程を含む半導体装置の製造方法をその要旨とする。
【００１０】
請求項６に記載の発明は、請求項１に記載の発明における前記第３工程は、シリコンよりなるキャップ形成用ウェハと前記接合層との間に金の拡散防止層を設けた後に前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とを接合する工程を含む半導体装置の製造方法をその要旨とする。
【００１２】
請求項７に記載の発明は、請求項１に記載の発明における第３工程のウェハ接合は真空雰囲気下または不活性ガス雰囲気下または一定圧力下で行い、キャップ内を真空雰囲気または不活性ガス雰囲気または一定圧力にする半導体装置の製造方法をその要旨とする。
【００１３】
【作用】
請求項１に記載の発明によれば、第１工程により、機能素子形成用の半導体ウェハの表面における機能素子の形成領域の周囲に、シリコン薄膜よりなる接合枠がパターニングされるとともに、キャップ形成用ウェハにおける接合枠パターンに対応する部位に金の膜よりなる接合層がパターニングされ、第３工程により、半導体ウェハの接合枠とキャップ形成用ウェハの接合層とが接触する状態にて、金／シリコン共晶温度以上に加熱して半導体ウェハの接合枠とキャップ形成用ウェハの接合層とが接合される。第５工程により、半導体ウェハが各チップ毎にダイシングされる。
【００１４】
このようにシリコン薄膜よりなる接合枠をパターニングするとともに、キャップ形成用ウェハに金の膜よりなる接合層をパターニングし、両ウェハを接合したので、通常の半導体製造技術を用いて機能素子を覆う保護キャップを有する半導体装置が容易に製造される。特に、キャップ形成用ウェハをウェハ支持部材に接着して、キャップ形成用ウェハに対し各チップ毎のキャップに区画形成するための切り込みを入れ、キャップ形成用ウェハと半導体ウェハとを接合した後に、キャップ形成用ウェハからウェハ支持部材を分離してキャップ形成用ウェハの不要部を確実に除去することにより、キャップ形成用ウェハの切断時に不要チップが飛散して機能素子形成用の半導体ウェハの表面を傷つけるといったおそれがなくなる。
【００１５】
請求項２に記載の発明によれば、請求項１に記載の発明の作用に加え、第３工程において、キャップ形成用ウェハの脚部の先端面に接合層が形成される。この脚部によりキャップ形成用ウェハと半導体ウェハとが対向する面の距離を長くとることができ、キャップ形成用ウェハのダイシングがやりやすくなる。
【００１６】
請求項３に記載の発明によれば、請求項１に記載の発明の作用に加え、接合層となる金の膜がキャップの内面に配置され、この金の膜を一定電圧とすることにより電気シールド層となる。
【００１７】
請求項４に記載の発明によれば、請求項１に記載の発明の作用に加え、機能素子の可動ゲート電極の形成時に接合枠が同時に形成される。請求項５に記載の発明によれば、請求項１に記載の発明の作用に加え、キャップ形成用ウェハにおける接合層の表面には、金／シリコン共晶温度以下で共晶を形成する膜が配置され、第３工程において、この膜を介して半導体ウェハの接合枠とキャップ形成用ウェハの接合層とが接合される。この際、シリコン薄膜よりなる接合枠の表面に形成された酸化膜を破って固液界面が作られ良好な共晶反応を行わせることができる。
【００１８】
請求項６に記載の発明によれば、請求項１に記載の発明の作用に加え、第３工程において、シリコンよりなるキャップ形成用ウェハと接合層との間に金の拡散防止層を設けた後に半導体ウェハの接合枠とキャップ形成用ウェハの接合層とが接合される。この際、キャップ形成用ウェハへの金の拡散を防止して、接合面でのボイドの発生が防止される。
【００２０】
請求項７に記載の発明によれば、請求項１に記載の発明の作用に加え、第３工程においてウェハ接合が真空雰囲気下または不活性ガス雰囲気下または一定圧力下で行われ、キャップ内が真空雰囲気または不活性ガス雰囲気または一定圧力にされる。
【００２１】
【実施例】
（第１実施例）
以下、この発明を半導体加速度センサに具体化した第１実施例を図面に従って説明する。
【００２２】
図１は、本実施例の可動ゲートＭＯＳトランジスタ型加速度センサの平面図を示す。又、図２には図１のＡ−Ａ断面を示し、図３には図１のＢ−Ｂ断面を示す。
【００２３】
半導体基板としてのＰ型シリコン基板１上にはフィールド酸化膜２が形成されるとともにその上に窒化シリコン膜３が形成されている。又、Ｐ型シリコン基板１上には、フィールド酸化膜２および窒化シリコン膜３の無い長方形状の領域４が形成されている。又、領域４におけるＰ型シリコン基板１の上にはゲート絶縁膜５が形成されている。窒化シリコン膜３の上には、領域４を架設するように両持ち梁構造の可動ゲート電極６が配置されている。この可動ゲート電極６は帯状にて直線的に延びるポリシリコン薄膜よりなる。又、フィールド酸化膜２および窒化シリコン膜３よりＰ型シリコン基板１と可動ゲート電極６とが絶縁されている。
【００２４】
図３において、Ｐ型シリコン基板１上における可動ゲート電極６の両側には不純物拡散層からなる固定ソース電極７と固定ドレイン電極８が形成され、この電極７，８はＰ型シリコン基板１にイオン注入等によりＮ型不純物を導入することにより形成されたものである。
【００２５】
図２に示すように、Ｐ型シリコン基板１にはＮ型不純物拡散領域９が延設され、Ｎ型不純物拡散領域９はアルミ１０により可動ゲート電極６と接続されるとともにアルミ配線１１と電気的に接続されている。アルミ配線１１の他端部はアルミパッド（電極パッド）１２として窒化シリコン膜３およびシリコン酸化膜１６から露出している。又、図３に示すように、Ｐ型シリコン基板１にはＮ型不純物拡散領域１３が延設され、Ｎ型不純物拡散領域１３は固定ソース電極７と接続されるとともにアルミ配線１４と電気的に接続されている。アルミ配線１４の他端部はアルミパッド（電極パッド）１５として窒化シリコン膜３およびシリコン酸化膜１６から露出している。さらに、Ｐ型シリコン基板１にはＮ型不純物拡散領域１７が延設され、Ｎ型不純物拡散領域１７は固定ドレイン電極８と接続されるとともにアルミ配線１８と電気的に接続されている。アルミ配線１８の他端部はアルミパッド（電極パッド）１９として窒化シリコン膜３およびシリコン酸化膜１６から露出している。
【００２６】
尚、後述するように可動ゲート電極６以外の領域はシリコン酸化膜１６の上にさらに最終保護膜となる窒化シリコン膜を形成する。
そして、アルミパッド１２，１５，１９はボンディングワイヤにて外部の電子回路と接続されている。
【００２７】
図３に示すように、Ｐ型シリコン基板１における固定ソース電極７と固定ドレイン電極８との間には、反転層２０が形成され、同反転層２０はシリコン基板１と可動ゲート電極（両持ち梁）６との間に電圧を印加することにより生じたものである。
【００２８】
そして、加速度検出の際には、可動ゲート電極６とシリコン基板１との間に電圧をかけると、反転層２０が形成され、固定ソース電極７と固定ドレイン電極８との間に電流が流れる。そして、本加速度センサが加速度を受けて、図３中に示すＺ方向（基板表面に垂直な方向）に可動ゲート電極６が変化した場合には電界強度の変化によって反転層２０のキャリア濃度が増大し電流（ドレイン電流）が増大する。このように、本加速度センサは、シリコン基板１の表面に機能素子としてのセンサ素子（可動ゲートＭＯＳトランジスタ）が形成され、電流量の増減で加速度を検出することができる。
【００２９】
シリコン酸化膜１６の上において、センサ素子の形成領域の周囲にポリシリコン薄膜よりなる接合枠２１が形成されている。接合枠２１は帯状をなし、かつ、環状（より詳しくは、四角環状）に配置されている。接合枠２１の外側における接合枠２１の周辺にアルミパッド（電極パッド）１２，１５，１９が配置されている。
【００３０】
キャップ２２は四角形状のシリコン基板よりなり、このキャップ２２の下面に環状の脚部２３が設けられている。この脚部２３はシリコン基板を局所的にエッチングすることにより形成したものである。脚部２３の先端面（下面）には、接合層２４が形成されている。接合層２４は金（Ａｕ）のメッキ膜よりなる。接合層（Ａｕ膜）２４と接合枠２１とが接合されている。つまり、Ａｕ−Ｓｉ合金層を形成して接合されている。より詳しくは、接合枠（ポリシリコン薄膜）２１と接合層（Ａｕ膜）２４とをＡｕ／Ｓｉ共晶温度の３６３℃以上に加熱して共晶反応により接合されている。
【００３１】
このように、接合枠２１に対して接合層２４を形成したキャップ２２を接合することにより、シリコン基板１の表面においてキャップ２２内の空隙２５にセンサ素子（可動ゲートＭＯＳトランジスタ）が封止された構造となっている。
【００３２】
次に、キャップ２２を用いた封止構造を形成するための工程について説明する。
まず、接合枠２１の成形工程を、図４〜図８に従って説明する。尚、本実施例の場合、センサ部（可動ゲート電極６）の他にその制御回路等も同時にウェハ上に形成することもあるが、その工程については省略して説明する。
【００３３】
まず、図４に示すように、シリコン基板１となるシリコンウェハ（半導体ウェハ）３２にフィールド酸化膜２およびゲート絶縁膜５、不純物拡散層（固定ソース電極７、固定ドレイン電極８、拡散領域９，１３，１７）、引き出し用アルミ配線１４等が形成され、さらにエッチングストッパとなる窒化シリコン膜３がパターニングされる。その上に犠牲エッチング層となるシリコン酸化膜２６を形成し、所望の形状にパターニングする。そして、その上に可動ゲート電極および接合枠となるポリシリコン薄膜２７を堆積するとともにホトレジスト２８を配置する。
【００３４】
さらに、図５に示すように、ポリシリコン薄膜２７を通常のホトリソ工程によりパターニングして可動ゲート電極形成領域にポリシリコン薄膜２７ａを配置するとともに接合枠形成領域（ウェハの表面におけるセンサ素子の形成領域の周囲）にポリシリコン薄膜２７ｂを配置する。この際、接合枠形成領域のポリシリコン薄膜２７ｂは、可動ゲート電極形成領域のポリシリコン薄膜２７ａから必要最小限の間隔をおいて配置する。
【００３５】
引き続き、図６に示すように、シリコンウェハ３２の上にＩＣチップの最終保護膜となる絶縁膜２９（例えばプラズマＣＶＤ法による窒素シリコン膜）を形成し、可動ゲート電極形成領域の周辺および接合枠形成領域、図示してないがＩＣチップのアルミパッド部以外の領域を保護するようにパターニングする。さらに、絶縁膜２９の上にホトレジスト３０を形成する。そして、図７に示すように、ホトレジスト３０を用いて絶縁膜２９を窓開けする
次に、図８に示すように、ホトレジスト３１を用いてフッ酸系のエッチング液でシリコン酸化膜２６の犠牲層エッチングを行い、可動ゲート電極形成領域のポリシリコン薄膜２７ａの周囲のシリコン酸化膜２６のみをエッチングする。これにより、可動ゲート電極６の周囲に空隙を確保するとともに、接合枠２１の表面の自然酸化膜を極力除去することができる。最後に、ホトレジスト３１を除去して接合枠２１の形成工程は完了する。この場合、接合枠２１の形成のための特別な工程の増加を招くことなく実施することができる。つまり、シリコン薄膜よりなる梁構造の可動ゲート電極６の形成時に接合枠２１を同時に形成したので、接合枠２１を容易に製造できる。
【００３６】
以上のような工程により接合枠２１を形成することができる。これらの接合枠２１の上面は可動ゲート電極６の上面よりも上方に配置することが望ましい。
接合枠２１をシリコン薄膜で形成すると、シリコン表面に自然酸化膜（厚さ；数ｎｍ）が生成してＡｕとの密着性を阻害し、共晶反応が進まないという不具合が発生するおそれがある。これについては前述したようにフッ酸液による犠牲層エッチング処理後、直ちに接合工程を実施するか、直ちに実施できない場合には改めてＣＦ４  系ガスによる酸化膜のライチエッチを実施し、その後直ちに接合工程を実施すればよい。
【００３７】
このような手法の他にシリコン上の自然酸化膜を積極的に破って良好な接合を得る手段として、キャップ２２側の接合層となる金属膜（Ａｕ膜）２４の表面に、Ａｕ／Ｓｉ共晶温度（３６３℃）以下で溶融する材料の薄膜（膜厚；０．１μｍ程度）を形成してもよい。具体的には、Ｓｉ膜やＧｅ膜やＳｎ膜等を用いる（Ａｕ−Ｇｅ共晶温度；３５６℃、Ａｕ−Ｓｎ共晶温度；２８０℃）。この薄膜を、図１１において符号５２で示す。このようにすることにより、接合時に一旦、共晶温度以上に温度を上げＡｕ表面層を溶融することにより接合枠２１のシリコン膜表面の酸化膜を破って固液界面を作り、良好な共晶反応をさせることができる。
【００３８】
次に、キャップ２２に形成する接合層（Ａｕ膜）２４の形成工程について説明する。
キャップ２２として本実施例で用いるシリコンウェハは、耐湿性が確保しやすく、ウェハとして比較的低コストで安定して供給されている。尚、キャップ材としてシリコンウェハを用いた場合には接合する相手基板がシリコンであるため熱膨張による応力を小さく抑えることができ、信頼性の点で有利となる。
【００３９】
図９，１０に示すように、接合層２４を形成するキャップ形成用シリコンウェハ３３として、センサ等が形成されているシリコンウェハと同サイズのものを用意する。そして、図１１に示すように、キャップ材としてシリコン（１００）面ウェハ３３を用いる場合において、シリコン酸化膜をパターニングマスクとしてアルカリ性エッチング液による異方性エッチングにより脚部２３を形成する。これは、ダイヤフラム型圧力センサ等の製造によく用いられている手法である。又、この脚部２３は接合枠パターンに対応する部位に形成される。
【００４０】
次に、脚部２３の底面（先端面）に接合層２４を形成する。より詳しくは、キャップ形成用シリコンウェハ３３に対し、Ａｕ膜との接着性をよくするために下地メタル層（Ｔｉ，Ｎｉ，Ｃｒ等で膜厚０．１μｍ程度；基板がガラスの場合はこの下地メタルは必須）を形成した後、メッキ法により数μｍ厚のＡｕ膜を形成する（２〜５μｍ程度が適当）。その後、通常のホトリソ法を用いてパターニングする。パターンの線幅は０．１〜０．３ｍｍ程度が適当である。接合層２４の線幅は接合枠２１の線幅より細くなるようにし、確実に接触面が確保できるように設計する。
【００４１】
このとき、下地メタルおよびＡｕメッキ膜を被覆してキャップ内壁全面を導電層で覆うと、キャップにＥＭＩシールドの効果をもたせることができる。つまり、図２，３において一点鎖線にて示すようにキャップ２２の内面にＡｕ膜５１を配置し、基板におけるグランド電位とすることにより電気シールド層として機能させることができる。このようにして、接合枠２１を導電性の材料（Ａｕ）で形成し、Ａｕ膜をキャップ内壁に形成し、かつ、素子形成用シリコンウェハ側の基準電位と接続することにより、電磁障害（ＥＭＩ）に対してシールド効果を持たせることができる。より詳しくは、キャップ全体を導電層で覆ってシールド効果を持たせることができるため、内部の機能素子に対するノイズの影響を低減させたり、逆に内部の機能素子から出るノイズを外部に出さないということができる。このことは、機能素子の種類に依らず、電子回路等に対しても同様の効果が期待でき、汎用性がある。
【００４２】
又、Ａｕの使用量を低減させたい場合にはキャップ脚部２３の底面とその内側のキャップ内面のみに下地メタルをマスク蒸着し、Ａｕの選択メッキを施して接合層を形成する。
【００４３】
又、キャップの脚部２３の幅は前述したように接合枠２１の線幅より細くなるように設計しておくが、この際、本実施例のように、キャップの脚部２３を形成した場合にはキャップを接合枠２１に加圧する際に脚部２３底面部で接触面の確保がしやすくなるため、よりよい封止特性を得やすいという利点がある。又、Ａｕとポリシリコンの共晶反応による合金層においてボイド等のない良好な接合層を形成にはＡｕのＳｉ側への拡散を極力、抑えることが望ましい。このためキャップとなるシリコン表面に拡散防止層としての酸化膜（図１１において符号５３で示す）を形成した後、下地メタル層を形成する。このようにして接合することにより酸化膜がＡｕの拡散を防ぐバリア層となり、不必要なＡｕの移動を防止することができボイドの発生を防止することができる。
【００４４】
次に、シリコンウェハ３２へのキャップ形成用シリコンウェハ３３の接合およびウェハダイシングカットを説明する。
図１２に示すように、脚部２３を形成したキャップ形成用シリコンウェハ３３を、センサ等が形成されたシリコンウェハ（半導体ウェハ）３２に位置合わせして、シリコン薄膜よりなる接合枠２１と脚部２３に形成された接合層２４（Ａｕ膜）を重ね合わせ、熱圧着する。より詳細には、加熱温度は４００℃前後で（ＡｕとＳｉの共晶温度；３６３℃）、加重は０．２〜１Ｋｇ／ｍｍ２  程度、処理時間数十分で接合する。
【００４５】
位置合わせの方法として、キャップ形成用シリコンウェハ３３を予め図１４に示すようにシリコンウェハ３２のダイシングラインに相当する部位に対してＸ，Ｙ方向にそれぞれにダイシングカットにより基準ラインを形成する。このラインを基準にしてシリコンウェハ３２のダイシングラインとを位置合わせしてキャップ形成用シリコンウェハ３３をシリコンウェハ３２にマウントし、圧着する。又、パターン認識機構を有するマウンタを用いればキャップ形成用シリコンウェハ３３およびシリコンウェハ３２のそれぞれにマークを設けて容易に位置合わせすることが可能である。
【００４６】
マウント精度としては±十数μｍ以下であれば十分である。
又、ウェハ接合の際に２枚のウェハの接合を真空雰囲気下または不活性ガス雰囲気下または一定圧力下で行うことにより、キャップ内を真空雰囲気または不活性ガス雰囲気または一定圧力にすることができる。つまり、機能素子を形成したシリコンウェハ表面に形成した接合枠２１と、キャップ２２との接合が金属合金により気密性の高い状態でなされているので、キャップ２２内の圧力を固定できる（例えば真空封止が可能となる）。より詳しくは、密閉構造とすることができるためキャップ内を真空に保ち、センサ感度を良好に保つことができる。あるいは、キャップ内を不活性ガスで満たして劣化を防止したり、キャップ内部を一定の圧力として圧力センサに具体化した場合の基準圧力が得られる。
【００４７】
このようにして、キャップ材の接合が行われ、この際、キャップ２２に脚部２３を設けたことにより、空隙２５の間隔を十分大きくとることができる。
このようにチップ化する前のキャップ形成用シリコンウェハ３３を一括接合した後、図１３に示すように、キャップ形成用シリコンウェハ３３に対し符号３４にて示す位置で切断し必要部分だけ残して除去する。
【００４８】
キャップ形成用シリコンウェハ３３の切断箇所について図１５に示す。センサ素子の可動ゲート電極（可動部）を保護するのに必要最小限（マウント精度やダイシングカット精度を考慮して設定する）のサイズで切断する場合において、図１５の切断箇所Ｃで切断する。尚、キャップ部切断後の不要チップの飛散から素子形成シリコンウェハ３２の表面を極力保護する必要がある場合には、図１６の切断箇所Ｄのように必要な電極パッド以外のところを覆うように許せる限りスクライブライン寄りに切断する。
【００４９】
キャップ形成用シリコンウェハ３３を切断する場合のダイシングカット時の断面模式図を図１７に示す。図１７において、キャップ形成用シリコンウェハ３３の切断位置は、符号３４で示す位置であるが、この時、ダイシングソーの刃がシリコンウェハ３２の表面を傷つけないように注意する。このために、キャップ形成用シリコンウェハ３３の脚部２３が重要な役割をする。すなわち、ダイシングソーのウェハ固定ステージの平面度やシリコンウェハの厚みバラツキおよびプロセスマージンを考慮すると、６インチ径のシリコンウェハの場合、キャップ形成用シリコンウェハ３３の脚部２３の脚長は９０μｍ程度以上とする。つまり、脚部２３により、キャップ形成用シリコンウェハ３３の底面とシリコンウェハ３２の上面との距離を長くすることができ、キャップ形成用シリコンウェハ３３のダイシングを行う上で有利となる。
【００５０】
尚、キャップ形成用シリコンウェハ３３をダイシングカットする際にウェハエッジ部においてウェハが振動して接合部が剥離する、あるいはダイシングソーの刃が破損する等の不具合が生じる場合には、キャップ形成用シリコンウェハ３３の周辺部に図１８に示すような周辺固定層３６を設けることが有効である。この固定層３６は切断ライン上の箇所のみに形成すれば十分である。又、キャップ形成用シリコンウェハ３３を切断する際に分離された不要部のチップが飛散してキャップ２２のチッピングや下地へのダメージを引き起こすような場合には例えば一ラインおきにハーフカットして不要部のチップを完全に分離しないようにして飛散による不具合を避けることが有効である。
【００５１】
キャップ形成用シリコンウェハ３３の切断および不要部除去工程が終了すると、次に図１７に示すように、ダイシングカット位置３５でのシリコンウェハ３２のスクライブラインをダイシングカットする。これにより、図１〜図３のように個々のチップに分割する。
【００５２】
このダイシングの際に水流や水圧が加わるが、外力から保護する必要のある機能素子（梁構造を有するセンサ素子等）がキャップ２２により保護される。
最後に、図１９に示すように、モールド材３７による樹脂モールドを行う。この際、キャップ２２により、チップを樹脂封止する際の外力からチップの重要な構造である可動ゲート電極（センサ可動部）等を保護することができる。
【００５３】
このように本実施例では、可動ゲートＭＯＳトランジスタ（センサ素子；機能素子）の形成用のシリコンウェハ（半導体ウェハ）３２の表面における素子の形成領域の周囲に、シリコン薄膜よりなる接合枠２１をパターニングするとともに、キャップ形成用シリコンウェハ３３における接合枠パターンに対応する部位に金の膜よりなる接合層２４をパターニングし（第１工程）、シリコンウェハ３２の接合枠２１とキャップ形成用シリコンウェハ３３の接合層２４とが接触する状態にて、金／シリコン共晶温度以上に加熱してシリコンウェハ３２の接合枠２１とキャップ形成用シリコンウェハ３３の接合層２４とを接合し（第３工程）、両ウェハ３２，３３を各チップ毎にダイシングした（第５工程）。このようにシリコン薄膜よりなる接合枠２１をパターニングするとともに、キャップ形成用シリコンウェハ３３に金の膜よりなる接合層２４をパターニングし、両ウェハ３２，３３を接合したので、通常の半導体製造技術を用いて素子を覆う保護キャップ２２を有する半導体装置が容易に製造される。つまり、シリコンウェハ３２の全面にキャップとなるシリコンウェハ３３を一括接合し、シリコンウェハ３３をダイシングカットで切断したので、個々の機能素子部に保護キャップ２２を効率的に形成することができる。
【００５４】
又、ポリシリコン薄膜を接合枠材料としているためシリコンウェハプロセスに適合した接合枠形成工程を用いることができ、キャップ材料を選ばずに接合層（Ａｕメッキ膜）を形成できるため汎用性が高い。より詳しくは、キャップ２２を個別に各チップに接合すると、スループットが低くなるが、これが改善される。つまり、キャップ形成用シリコンウェハ３３を一括接合および一括切断することにより低コストな保護キャップの形成が可能となる。
【００５５】
さらに、通気性のないキャップ材料を用いれば気密封止が可能であるので保護するセンサ性能を劣化させることなく信頼性の高い封止構造とすることができる。この場合、図１９に示すような樹脂封止パッケージを用いても十分信頼性を確保できるので低コストで、可動部を持つセンサ等の実装を可能とする。
【００５６】
本実施例の応用例として、接合枠２１として、ポリシリコン薄膜の代わりに、非晶質シリコン薄膜を用いてもよい。この場合も、シリコンウェハプロセスに適合した接合枠形成工程を用いることができ、キャップ材料を選ばずに接合層（Ａｕメッキ膜）を形成できるため汎用性が高い。
（第２実施例）
次に、第２実施例を第１実施例との相違点を中心に説明する。
【００５７】
本実施例では、第１実施例での図４〜図８の接合枠形成工程に代わり、図２０〜図２４の接合枠形成工程にてセンサを製造するものである。
図２０に示すように、シリコン酸化膜２６の上に可動ゲート電極形成用ポリシリコン薄膜３８を堆積するとともにその上の所定領域にホトレジスト３９を配置する。そして、図２１に示すように、ホトレジスト３９を用いてポリシリコン薄膜３８をパターニングする。その後、図２２に示すように、絶縁膜４０（酸化膜）を被覆してから最終保護膜４１（プラズマＣＶＤ法による窒化シリコン膜）を被覆し、レジスト４２を用いたホトリソ工程により、図２３に示すように、可動ゲート電極の形成領域のみを窓開けする。次に、接合枠となるシリコン薄膜４３を被覆する。シリコン薄膜４３の成膜法としてはアルミ配線等にダメージを与えない温度で成膜できるプラズマＣＶＤ法を用い、より具体的な接合枠の材料としては非晶質Ｓｉ膜か、あるいは、Ｓｉリッチな非晶質ＳｉＮ膜を用いる。この膜は、本発明者らの実験ではＳｉ／Ｎの元素組成比が１．５以上でシリコン膜とほぼ同様に扱えることを確認している。
【００５８】
この非晶質シリコン薄膜４３をレジスト４４を用いたホトリソ工程によりパターニングし、図２４に示すように、接合枠としてのシリコン薄膜４３を形成する。そして、ホトレジストで必要部分を保護して可動ゲート電極６となるポリシリコン薄膜３８ａの犠牲層エッチングを行い、空隙を形成する。
【００５９】
本実施例では、接合枠２１を最終保護膜４１の上に形成するためＩＣチップ設計上のレイアウトの自由度が増すという利点がある。
（第３実施例）
次に、第３実施例を第１実施例との相違点を中心に説明する。
【００６０】
本実施例は、第１実施例での図１０〜図１３の工程に代わり、図２５〜図３０の工程にてセンサを製造するものである。
図２５に示すように、キャップ形成用シリコンウェハ４５を用意し、図２６に示すように脚部２３を形成する。一方、図２７に示すように、ウェハ支持部材としての支持用ウェハ４６（例えばシリコンウェハ）に接着層４７（例えばポリイミド樹脂や高分子系熱可塑性接着剤等）をスピンコートし、支持用ウェハ４６の上に接着層４７を介してキャップ形成用シリコンウェハ４５を貼り付ける。さらに、図２８に示すように、キャップ形成用シリコンウェハ４５を符号４８にて示す位置にてダイシングカットして所望のキャップサイズにフルカットする。つまり、各チップ毎のキャップに区画形成するための切り込みを入れる。この時、ダイシングソーの刃の切り込みを接着層４７内におさめておけば支持用ウェハ４６の再使用が可能となる。このように、キャップ形成用シリコンウェハ４５をセンサ形成シリコンウェハに接合する前に予め所望のキャップサイスにダイシングカットする。
【００６１】
さらに、図２９に示すように、キャップ形成用シリコンウェハ４５を機能素子形成用シリコンウェハ４９の上に、第１実施例と同様の方法により位置合わせしてマウントし、熱圧着する。次に、図３０に示すように、接着層４７の接着力を弱める処理を施し（例えば熱分解させて弱める）、キャップ形成用シリコンウェハ４５の不要部４５ａ（図２９に示す）とともに支持用ウェハ４６を剥がし、キャップのみを機能素子形成用シリコンウェハ４９上に残す。つまり、キャップ形成用シリコンウェハ４５から支持用ウェハ４６を分離してキャップ形成用シリコンウェハ４５の不要部４５ａを除去する。このようにして、キャップ形成用シリコンウェハ４５の不要部４５ａを飛散させることなく確実に除去できる。
【００６２】
最後に、機能素子形成用シリコンウェハ４９を符号５０で示す位置でダイシングカットする。
このように本実施例では、接合層パターンを有するキャップ形成用シリコンウェハ４５を、支持用ウェハ４６に接着して、キャップ形成用シリコンウェハ４５に対し各チップ毎のキャップに区画形成するための切り込みを入れ、キャップ形成用シリコンウェハ４５と機能素子形成用シリコンウェハ４９とを接合した後に、キャップ形成用シリコンウェハ４５から支持用ウェハ４６を分離してキャップ形成用シリコンウェハ４５の不要部４５ａを除去するようにした。よって、キャップ形成用シリコンウェハ４５の切断時に不要チップが飛散して機能素子形成用シリコンウェハ４９の表面を傷つけるおそれがないため切断箇所は第１実施例の切断箇所Ｃ（図１５参照）とすればよい。
【００６３】
又、キャップ形成用シリコンウェハ４５を接合後に切断することがないので、図３１に示したようにキャップ２２に脚部を用いない場合にも有効である。
本実施例の応用例として、支持用ウェハ４６を用いる代わりに、例えばポリイミドベースのフィルムにシリコン系粘着材を塗布したダイシングシートを用いることも可能である。
【００６４】
この発明は上記実施例に限定されるものではなく、以下のような態様にて実施してもよい。
キャップ形成用ウェハのウェハ材料は、シリコンの他に、ガラス、セラミクス、樹脂等を用いることができ、Ａｕ−Ｓｉ共晶接合温度に耐えうる材料で素子への汚染等の問題のないものあれば何でもよい。この際、コストや耐環境性を考慮して選定する必要がある。キャップを透明にしたい場合には合成石英ガラスが適している。
【００６５】
又、半導体加速度センサの他にも、マイクロダイヤフラム圧力センサなどシリコンチップ上に可動部（振動部）を有する半導体装置に具体化したり、さらに、接触子等を備えた装置に具体化できる。
【００６６】
【発明の効果】
以上詳述したように請求項１に記載の発明によれば、保護キャップを有する半導体装置を容易に製造することができる優れた効果を発揮する。特に、請求項１に記載の発明によれば、キャップ形成用ウェハの不要部を飛散することなく確実に除去できるため、キャップ形成用ウェハの切断時に不要チップが飛散して機能素子形成用の半導体ウェハの表面を傷つけるといったおそれがなくなる。
【００６７】
請求項２に記載の発明によれば、請求項１に記載の発明の効果に加え、キャップ形成用ウェハのダイシングを容易に行うことができる。
請求項３に記載の発明によれば、請求項１に記載の発明の効果に加え、容易に電気シールド層を形成することができる。
【００６８】
請求項４に記載の発明によれば、請求項１に記載の発明の効果に加え、半導体ウェハの接合枠を容易に形成することができる。
請求項５に記載の発明によれば、請求項１に記載の発明の効果に加え、シリコン薄膜からなる接合枠の表面に形成されやすい酸化膜による影響を受けることがない。
【００６９】
請求項６に記載の発明によれば、請求項１に記載の発明の効果に加え、接合面でのボイドの発生を防止できる。
【００７０】
請求項７に記載の発明によれば、請求項１に記載の発明の効果に加え、キャップ内を容易に真空雰囲気または不活性ガス雰囲気または一定圧力にすることができる。
【図面の簡単な説明】
【図１】第１実施例の半導体装置の平面図。
【図２】図１のＡ−Ａ断面図。
【図３】図１のＢ−Ｂ断面図。
【図４】第１実施例の半導体装置の製造工程を示す断面図。
【図５】第１実施例の半導体装置の製造工程を示す断面図。
【図６】第１実施例の半導体装置の製造工程を示す断面図。
【図７】第１実施例の半導体装置の製造工程を示す断面図。
【図８】第１実施例の半導体装置の製造工程を示す断面図。
【図９】第１実施例の半導体装置の製造工程を示す平面図。
【図１０】第１実施例の半導体装置の製造工程を示す断面図。
【図１１】第１実施例の半導体装置の製造工程を示す断面図。
【図１２】第１実施例の半導体装置の製造工程を示す断面図。
【図１３】第１実施例の半導体装置の製造工程を示す断面図。
【図１４】第１実施例の半導体装置の製造工程を示す平面図。
【図１５】第１実施例の半導体装置の製造工程を示す平面図。
【図１６】第１実施例の半導体装置の製造工程を示す平面図。
【図１７】第１実施例の半導体装置の製造工程を示す断面図。
【図１８】第１実施例の半導体装置の製造工程を示す平面図。
【図１９】第１実施例の半導体装置の製造工程を示す断面図。
【図２０】第２実施例の半導体装置の製造工程を示す断面図。
【図２１】第２実施例の半導体装置の製造工程を示す断面図。
【図２２】第２実施例の半導体装置の製造工程を示す断面図。
【図２３】第２実施例の半導体装置の製造工程を示す断面図。
【図２４】第２実施例の半導体装置の製造工程を示す断面図。
【図２５】第３実施例の半導体装置の製造工程を示す断面図。
【図２６】第３実施例の半導体装置の製造工程を示す断面図。
【図２７】第３実施例の半導体装置の製造工程を示す断面図。
【図２８】第３実施例の半導体装置の製造工程を示す断面図。
【図２９】第３実施例の半導体装置の製造工程を示す断面図。
【図３０】第３実施例の半導体装置の製造工程を示す断面図。
【図３１】第３実施例の半導体装置の製造工程を示す断面図。
【符号の説明】
１…シリコン基板、６…可動ゲート電極、７…固定ソース電極、８…固定ドレイン電極、２１…接合枠、２２…キャップ、２３…脚部、２４…接合層、２５…空隙、３２…半導体ウェハとしてのシリコンウェハ、３３…キャップ形成用シリコンウェハ、４５…キャップ形成用シリコンウェハ、４６…ウェハ支持部材としての支持用ウェハ、５１…電気シールド層となるＡｕ膜、５２…金属薄膜、５３…拡散防止層としての酸化膜
【図１】
0003613838.tif 000002
【図２】
0003613838.tif 000003
【図３】
0003613838.tif 000004
【図４】
0003613838.tif 000005
【図５】
0003613838.tif 000006
【図６】
0003613838.tif 000007
【図７】
0003613838.tif 000008
【図８】
0003613838.tif 000009
【図９】
0003613838.tif 000010
【図１０】
0003613838.tif 000011
【図１１】
0003613838.tif 000012
【図１２】
0003613838.tif 000013
【図１３】
0003613838.tif 000014
【図１４】
0003613838.tif 000015
【図１５】
0003613838.tif 000016
【図１６】
0003613838.tif 000017
【図１７】
0003613838.tif 000018
【図１８】
0003613838.tif 000019
【図１９】
0003613838.tif 000020
【図２０】
0003613838.tif 000021
【図２１】
0003613838.tif 000022
【図２２】
0003613838.tif 000023
【図２３】
0003613838.tif 000024
【図２４】
0003613838.tif 000025
【図２５】
0003613838.tif 000026
【図２６】
0003613838.tif 000027
【図２７】
0003613838.tif 000028
【図２８】
0003613838.tif 000029
【図２９】
0003613838.tif 000030
【図３０】
0003613838.tif 000031
【図３１】
0003613838.tif 000032