(57)【特許請求の範囲】
【請求項１】
入出力間がトランスで絶縁され、かつ互いに独立して動作させられる複数の電源回路の出力を並列合成して使用することにより、いずれかの電源回路が故障しても電源出力動作を継続させるようにした並列電源システムであって、次の（11）〜（14）の構成を備えたことを特徴とする並列電源システム。
（11）各電源回路はそれぞれパワー出力トランスの一次側に通電される入力電流を複数の電流制御素子によってスイッチング制御し、各電源回路の出力はそれぞれ上記パワー出力トランスの二次側から取り出されて並列合成される。
（12）各電源回路内の複数の電流制御素子はそれぞれ、一次コイルと二次コイル間が絶縁された信号入力トランスを介して伝達される制御信号によって動作制御される。
（13）上記信号入力トランスは、１つの一次コイルに対して複数の二次コイルを有するとともに、各二次コイルにそれぞれに伝達された制御信号が複数の電源回路内の上記電流制御素子に振り分けられて入力される。
（14）上記出力トランスの一次側および上記信号入力トランスの二次コイルがそれぞれ電源回路間で互いに絶縁分離されている。
【請求項２】
請求項１の発明において、次の（21）〜（23）を特徴とする並列電源システム。
（21）各電源回路はそれぞれ、複数の制御信号により互いに時間差を持つ独立のタイミングで動作制御される複数の電流制御素子を用いて、パワー出力トランスの一次側に通電される入力電流をスイッチング制御する。
（22）前記信号入力トランスは、オン／オフの制御タイミングが異なる制御信号別に複数設けられているとともに、それぞれが上記電源回路の数に相当する複数の二次コイルを有する。
（23）各電源回路内の電流制御素子はそれぞれ、上記信号入力トランスの二次コイルに分岐される制御信号により互いに時間差を持つ独立のタイミングで動作制御される。
【請求項３】
請求項１または２の発明において、各電源回路内がそれぞれ２つの電流制御素子を用いて構成されていることを特徴とする並列電源システム。
【請求項４】
請求項１から３のいずれかの発明において、各電源回路内の電流制御素子がプッシュプル方式の出力回路を形成することを特徴とする並列電源システム。
【請求項５】
請求項１から３のいずれかの発明において、各電源回路内の電流制御素子がフォワード方式の出力回路を形成することを特徴とする並列電源システム。
【請求項６】
請求項１から５のいずれかの発明において、各電源回路の出力はそれぞれパワー出力トランスの二次側から取り出されて整流され、かつリップルフィルタを通された後に、共通の平滑コンデンサに接続されて１つの電源出力に合成されることを特徴とする並列電源システム。
【請求項７】
請求項１から６のいずれかの発明において、各電源回路内の電流制御素子がそれぞれＭＯＳトランジスタであることを特徴とする並列電源システム。
【請求項８】
請求項１から６のいずれかの発明において、各電源回路内の電流制御素子がそれぞれバイポーラトランジスタであることを特徴とする並列電源システム。
【請求項９】
請求項１から６のいずれかの発明において、各電源回路内の電流制御素子がそれぞれ絶縁ゲート型バイポーラトランジスタであることを特徴とする並列電源システム。
【請求項１０】
請求項１から９のいずれかの発明において、各電源回路の出力を、整流特性を有するダイオード素子で整流することを特徴とする並列電源システム。
【請求項１１】
請求項１から１０のいずれかの発明において、各電源回路の出力をトランジスタによる同期整流回路で整流することを特徴とする並列電源システム。
【請求項１２】
請求項１１の発明において、前記同期整流回路がＭＯＳトランジスタを用いて構成されていることを特徴とする並列電源システム。
【請求項１３】
請求項１から１２のいずれかの発明において、各電源回路はそれぞれ入力電流を高周波でスイッチング制御することを特徴とする並列電源システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、入出力間がトランスで絶縁された複数の電源回路の出力を並列合成して使用する並列電源システムであって、とくに、複数の電源回路を並列動作させることにより、いずれかの電源回路が故障しても電源出力動作を継続させることができるようにしたものに関する。
【０００２】
【従来の技術】
たとえばサーバシステムのように、動作継続に対する信頼性が重視される電子応用システム、装置、あるいは機器等では、その動作電源を複数の電源回路から供給するようにした並列電源システムが望ましい。この並列電源システムには、あらかじめ規格化された電源回路を任意数増設するだけで、多様なパワー仕様に簡単に対応できるといった利点もある。
【０００３】
図３は従来の並列電源システムの構成例を示す。同図に示す電源システムは２つの独立した電源回路１Ａ，１Ｂによって構成される。各電源回路１Ａ，１Ｂはそれぞれ、入出力間が信号入力トランスＴ３とパワー出力トランスＰＴによって絶縁されている。この絶縁された中で、２つのパワーＭＯＳトランジスタＱ１，Ｑ２が入力電源２からの入力電流をスイッチング制御して、パワー出力トランスＰＴの一次コイルに通電する。パワー出力トランスＰＴの一次コイルはセンタータップを有し、トランジスタＱ１，Ｑ２はその一次コイルへの通電を電流方向別にスイッチング制御することにより、一種のプッシュプル出力回路を形成する。
【０００４】
トランジスタＱ１，Ｑ２は、信号入力トランスＴ３を介して入力される制御信号φ１，φ２により、所定の時間差（または位相差）で交互にオン動作させられる。信号入力トランスＴ１は一次コイルと二次コイル間が絶縁されたトランスであって、トランジスタＱ１，Ｑ２を所定の時間差で駆動するために、つまり各トランジスタをタイミング的に互いに独立してオン／オフ動作させるために、トランジスタＱ１，Ｑ２ごとに１個ずつ設けられている。
【０００５】
各信号入力トランスＴ３はそれぞれ、制御回路３からバッファ・ドライバ３１を介して入力される制御信号φ１，φ２を、トランジスタＱ１，Ｑ２の制御端子（ゲート・ソース間）に入力させる。制御回路３は、図示を省略するが、トランジスタＱ１，Ｑ２をプッシュプル動作させるようなタイミングを有し、かつ並列電源システムの出力電圧を所定の目標値にフィードバック制御するような制御信号φ１，φ２を生成する。
【０００６】
各電源回路１Ａ，１Ｂの出力はそれぞれ、パワー出力トランスＰＴの二次側から取り出される。この二次側から取り出された交流（高周波）出力はダイオードＤ１，Ｄ２で整流された後、リップルフィルタを形成するチョークコイルＬｈを通される。そして、そのチョークコイルＬｈを通された出力が共通の平滑コンデンサＣ１にて１つの電源出力に合成される。
【０００７】
図４は従来の並列電源システムの別の構成例を示す。同図に示す並列電源システムでは、各電源回路１Ａ，１Ｂ内のパワーＭＯＳトランジスタＱ１，Ｑ２がそれぞれフォワード方式（変形シングル回路）の駆動回路を形成する。この方式だと、一次コイルにセンタータップを持たないパワー出力トランスＰＴを使用できる。しかし、この場合も、各電源回路１Ａ，１Ｂの入出力間はそれぞれ、信号入力トランスＴ４とパワー出力トランスＰＴによって絶縁されている。そして、この２つの電源回路１Ａ，１Ｂの各出力が、図３に示したものと同様、並列合成されて出力されるようになっている。
【０００８】
上述した並列電源システム（図３または図４）では、２つの電源回路１Ａ，１ＢをトランスＴ３，ＰＴまたはＴ４，ＰＴによって互いに絶縁された状態で並列動作させることにより、いずれか一方がダウン（故障）しても電源出力動作を継続させることができる。したがって、この並列電源システムを使用すれば、たとえばサーバシステム等の電子応用システム、装置、あるいは機器等の動作継続に対する信頼性を大幅に高めることができる。また、あらかじめ規格化された電源回路を任意数増設するだけで、多様なパワー仕様に簡単に対応することができる。
なお、図３および図４に示した電源回路は、本発明者が本発明をなすに先だって提案・検討した技術である。
【０００９】
【発明が解決しようとする課題】
上述のような並列電源システムは、複数の電源回路を並列動作させることによって電源出力動作の信頼性を高めることができるとともに、電源回路の数によって種々のパワー仕様に簡単な対応できるという利点がある一方、同一構成の電源回路を複数使用するために部品点数や実装スペース等の回路規模が大きくなり、とくに、スペースおよび重量的に大きな割合を占めるトランスの使用数が多くなって、小型・軽量化が阻害されるという問題があった。しかし、その問題の主要因となるトランスは、各電源回路を互いに独立して動作させるとともに、各電源回路における入出力間の絶縁を確保する上で必要不可欠なものである。
【００１０】
ちなみに、図３に示した並列電源システムでは、各電源回路１Ａ，１Ｂ内の２つのトランジスタＱ１，Ｑ２をタイミング的に互いに独立して制御する必要から、トランジスタＱ１，Ｑ２ごとに信号入力トランスＴ３を置かなければならない。このため、電源回路１Ａ，１Ｂごとに２個ずつ、計４個の独立した信号入力トランスＴ３が必要であった。また、互いに独立して動作する各電源回路１Ａ，１Ｂはそれぞれに制御回路３を有する。したがって、制御回路３は計２つ必要であった。バッファ・ドライバ３１についても、各制御回路３からの制御信号φ１，φ２を上記４個の信号入力トランスＴ３にそれぞれに入力させるために、上記信号入力トランスＴ３の数分すなわち計４個必要であった。
【００１１】
本発明は以上のような背景を鑑みてなされたもので、その目的は、並列電源システムを構成する複数の電源回路を互いに独立させ、いずれかの電源回路が故障しても他の電源回路によって電源出力動作を継続させることができるとともに、その並列電源システムの構成に必要な部品点数とくにスペースおよび重量的に大きな割合を占めるトランスの必要数を低減して大幅な小型・軽量化を可能にすることにある。
【００１２】
【課題を解決するための手段】
本発明による手段は、入出力間がトランスで絶縁され、かつ互いに独立して動作させられる複数の電源回路の出力を並列合成して使用することにより、いずれかの電源回路が故障しても電源出力動作を継続させるようにした並列電源システムであって、次の（11）〜（14）の構成を備えたことを特徴とする並列電源システムである。
（11）各電源回路はそれぞれパワー出力トランスの一次側に通電される入力電流を複数の電流制御素子によってスイッチング制御し、各電源回路の出力はそれぞれ上記パワー出力トランスの二次側から取り出されて並列合成される。
（12）各電源回路内の複数の電流制御素子はそれぞれ、一次コイルと二次コイル間が絶縁された信号入力トランスを介して伝達される制御信号によって動作制御される。
（13）上記信号入力トランスは、１つの一次コイルに対して複数の二次コイルを有するとともに、各二次コイルにそれぞれに伝達された制御信号が複数の電源回路内の上記電流制御素子に振り分けられて入力される。
（14）上記出力トランスの一次側および上記信号入力トランスの二次コイルがそれぞれ電源回路間で互いに絶縁分離されている。
【００１３】
上記手段によれば、並列電源システムを構成する複数の電源回路を互いに独立して動作させるとともに、各電源回路における入出力間の絶縁を確保しつつ、その並列電源システムの構成に必要な部品点数とくにスペースおよび重量的に大きな割合を占めるトランスの必要数を低減することができ、これにより、並列電源システムの大幅な小型・軽量化を達成することができる。
【００１４】
上記手段において、各電源回路がそれぞれ、複数の制御信号により互いに時間差を持つ独立のタイミングで動作制御される複数の電流制御素子を用いて、パワー出力トランスの一次側に通電される入力電流をスイッチング制御するように構成される場合には、上記手段に加えて、次のような手段を特定することにより、トランスの必要数を低減させることができる。
【００１５】
すなわち、上記信号入力トランスは、オン／オフの制御タイミングが異なる制御信号別に複数設けられているとともに、それぞれが上記電源回路の数に相当する複数の二次コイルを有する。これとともに、各電源回路内の電流制御素子はそれぞれ、上記信号入力トランスの二次コイルに分岐される制御信号により互いに時間差を持つ独立のタイミングで動作制御される。
【００１６】
上記手段において、各電源回路内はそれぞれ２つの電流制御素子を用いて構成することができる。その２つ電流制御素子はたとえば、プッシュプル方式の出力回路またはフォワード方式の出力回路を形成することができる。
【００１７】
各電源回路の出力はそれぞれパワー出力トランスの二次側から取り出して整流し、かつリップルフィルタを通した後に、共通の平滑コンデンサに接続することにより、１つの電源出力に合成させることができる。
【００１８】
各電源回路内の電流制御素子としては、オン／オフのスイッチング動作が可能な半導体能動素子が使用されるが、この半導体能動素子としては、たとえば、電圧信号で駆動されて電流制御を行うＭＯＳトランジスタ、あるいは電流信号で駆動されて電流制御を行うバイポーラトランジスタを使用することができる。また、ＭＯＳの高入力インピーダンスとバイポーラの高電流駆動能力の両特性を備える絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を使用してもよい。
【００１９】
各電源回路の出力を整流する手段としては、たとえばｐｎ接合ダイオードやショットキーダイオード等の整流特性を有するダイオード素子の使用が簡単であるが、トランジスタなどのスイッチング素子を用いた同期整流回路を使用すれば、整流時の電圧損失たとえばダイオードの順方向電圧による電圧損失を低減させることができる。この同期整流回路に使用するトランジスタとしては、飽和電圧の低いＭＯＳトランジスタが適している。
【００２０】
各電源回路はそれぞれ入力電流を高周波でスイッチング制御する方式、いわゆるスイッチング制御方式とすることができる。
【００２１】
【発明の実施の形態】
図１は本発明による並列電源システムの一実施例を示す。同図に示す並列電源システムは２つの独立した電源回路１Ａ，１Ｂによって構成される。各電源回路１Ａ，１Ｂはそれぞれ、入出力間が信号入力トランスＴ１ａ，Ｔ１ｂとパワー出力トランスＰＴによって絶縁されている。この絶縁された中で、２つのパワーＭＯＳトランジスタＱ１，Ｑ２が入力電源２からの入力電流をスイッチング制御してパワー出力トランスＰＴの一次コイルに通電する。パワー出力トランスＰＴの一次コイルはセンタータップを有し、トランジスタＱ１，Ｑ２はその一次コイルへの通電を電流方向別にスイッチング制御する一種のプッシュプル出力回路を形成する。
【００２２】
信号入力トランスＴ１ａ，Ｔ１ｂはそれぞれ、同一コア（磁心）に１つの一次コイルＬ１と２つの二次コイルＬ２１，２２を巻回したものであって、各コイルＬ１，Ｌ２１，Ｌ２２間は互いに絶縁されている。この２つの信号入力トランスＴ１ａ，Ｔ１ｂに対して１つの制御回路３が設けられている。制御回路３は、トランジスタＱ１，Ｑ２をプッシュプル方式で、かつ同時オンしないように動作させるために、互いに所定の時間差（位相差あるいは時間オフセット）を持つ一対の制御信号φ１，φ２を発生する。この一対の制御信号φ１，φ２の一方（φ１）はバッファ・ドライバ３１を介して第１の信号入力トランスＴ１ａの一次コイルＬ１に入力され、その他方（φ２）はバッファ・ドライバ３１を介して第２の信号入力トランスＴ１ｂの一次コイルＬ１に入力される。
【００２３】
第１の信号入力トランスＴ１ａの一次コイルＬ１に入力された一方の制御信号φ１は、そのトランスＴ１ａ内の２つの二次コイルＬ２１，Ｌ２２に分岐されて伝達される。一方の二次コイルＬ２１に伝達された制御信号φ１は、第１の電源回路１Ａ内の一方のトランジスタＱ１の制御端子（ゲート・ソース間）に同相入力される。また、他方の二次コイルＬ２２に伝達された制御信号φ１は、第２の電源回路１Ｂ内の一方のトランジスタＱ１の制御端子に同相入力される。
【００２４】
第２の信号入力トランスＴ１ｂの一次コイルＬ１に入力された他方の制御信号φ２は、そのトランスＴ１ｂ内の２つの二次コイルＬ２１，Ｌ２２に分岐されて伝達される。一方の二次コイルＬ２１に伝達された制御信号φ２は、第１の電源回路１Ａ内の他方のトランジスタＱ２の制御端子（ゲート・ソース間）に逆相入力される。また、他方の二次コイルＬ２２に伝達された制御信号φ２は、第２の電源回路１Ｂ内の他方のトランジスタＱ２の制御端子に逆相入力される。
【００２５】
これにより、一方の制御信号φ１がアクティブとなるタイミングでは２つの電源回路１Ａ，１Ｂ内の各一方のトランジスタＱ１だけがそれぞれオン駆動され、他方の制御信号φ２がアクティブとなるタイミングでは２つの電源回路１Ａ，１Ｂ内の各他方のトランジスタＱ２だけがそれぞれオン駆動される。つまり、第１の電源回路１Ａ内のトランジスタＱ１，Ｑ２と、第２の電源回路１Ｂ内のトランジスタＱ１，Ｑ２は、両電源回路１Ａ，１Ｂに対して共通に設けられた２つの信号入力トランスＴ１ａ，Ｔ１ｂを介して入力される制御信号φ１，φ２によって、それぞれに所定の時間差で交互にオン動作させられる。
【００２６】
各電源回路１Ａ，１Ｂの出力はそれぞれ、パワー出力トランスＰＴの二次側から取り出される。この二次側から取り出された交流（高周波）出力はダイオードＤ１，Ｄ２で整流された後、リップルフィルタを形成するチョークコイルＬｈを通される。そして、そのチョークコイルＬｈを通された出力が共通の平滑コンデンサＣ１にて１つの電源出力に合成される。
【００２７】
上述した実施例では、並列電源システムを構成する２つの電源回路１Ａ，１Ｂを互いに独立して動作させるとともに、各電源回路１Ａ，１Ｂにおける入出力間の絶縁を確保しつつ、信号入力トランスの数を従来の４個から２個に半減させることができる。この場合、各信号入力トランスＴ１ａ，Ｔ１ｂにはそれぞれ二次コイルＬ２１，Ｌ２２が２組ずつ巻回されているが、この二次コイルＬ２１，Ｌ２２は同一コアに巻回されたものなので、これによるトランスのスペースおよび重量の増大分は僅かである。少なくとも、独立したトランスを増設する場合に比べれば、並列電源システムの実装スペースおよび重量は大幅に低減される。
【００２８】
また、信号入力トランスの共通化にともない、制御信号φ１，φ２を発生する制御回路３もシステム全体で１個に共通化させることができる。さらに、その制御信号φ１，φ２を信号入力トランスＴ１ａ，Ｔ１ｂの一次側に入力させるバッファ・ドライバ３１もシステム全体で２個に共通化することができる。このようにして、並列電源システムの構成に必要な部品点数とくにスペースおよび重量的に大きな割合を占めるトランスの必要数を低減し、大幅な小型・軽量化を達成することができる。
さらに、出力トランスＰＴの一次側および信号入力トランスＴ１ａ，Ｔ１ｂの二次コイルＬ２１，Ｌ２２がそれぞれ電源回路１Ａ，１Ｂ間で互いに絶縁分離されていることにより、いずれかの電源回路１Ａまたは１Ｂが故障しても他の電源回路１Ｂまたは１Ａによって電源出力動作を継続させることができる並列電源システムが構成されている。
【００２９】
図２は本発明並列電源システムの別の実施例を示す。上述した実施例との主な相違点に着目して説明すると、同図に示す並列電源システムでは、パワーＭＯＳトランジスタＱ１，Ｑ２がフォワード方式（変形シングル回路）の出力回路を形成する。この方式だと、一次コイルにセンタータップを持たないパワー出力トランスＰＴを使用できる。
【００３０】
この実施例では、信号入力トランスＴ２が２つの電源回路１Ａ，１Ｂに対して１つだけ設けられている。この信号入力トランスＴ２は、１つの一次コイルに対して４つの二次コイルＬ２１〜Ｌ２４を有する。そして、各二次コイルＬ２１〜Ｌ２４にそれぞれに伝達された制御信号が２つの電源回路１Ａ，１Ｂ内のトランジスタＱ１，Ｑ２に振り分けられて入力される。これにより、１つの信号入力トランスＴ２でもって２つの電源回路１Ａ，１Ｂ内のトランジスタＱ１，Ｑ２をそれぞれフォワード動作させることができる。つまり、図４に示した従来のシステムでは２つの信号入力トランスＴ４を必要としていたが、この実施例ではそれを１つの信号入力トランスＴ２に低減させている。これにより、上述した実施例の場合と同様、並列電源システムを構成する２つの電源回路１Ａ，１Ｂを互いに独立して動作させるとともに、各電源回路１Ａ，１Ｂにおける入出力間の絶縁を確保しつつ、スペースおよび重量的に大きな割合を占めるトランスの必要数を低減して、システムの小型・軽量化を達成することができる。
【００３１】
以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、入力電源２をスイッチング制御する電流制御素子はＭＯＳトランジスタ以外の能動素子、たとえばバイポーラトランジスタやＩＧＢＴであってもよい。また、パワー出力トランスＰＴの二次側に現れる交流（高周波）出力を整流するダイオードＤ１，Ｄ２は、トランジスタなどのスイッチング素子で電流の流れ方向を制御する同期整流回路に置き換えてもよい。この同期整流回路を飽和電圧の低いＭＯＳトランジスタで構成すれば、整流回路での電圧損失を減らすことができる。
【００３２】
さらに、上述した実施例の並列電源システムは、２つの電源回路１Ａ，１Ｂの出力を並列合成する構成であったが、本発明は、３以上の複数の電源回路の出力を並列合成して使用する並列電源システムにも適用できる。たとえば、図１に示したプッシュプル方式の電源回路を３以上並列使用する場合には、信号入力トランスに電源回路の使用数に応じた３以上の二次コイルを巻回するとともに、各二次コイルに分岐される制御信号を各電源回路内の電流制御素子に制御信号として振り分けて入力させるようにすればよい。
【００３３】
【発明の効果】
本発明は、並列電源システムを構成する複数の電源回路を互いに独立させ、いずれかの電源回路が故障しても他の電源回路によって電源出力動作を継続させることができるとともに、その並列電源システムの構成に必要な部品点数とくにスペースおよび重量的に大きな割合を占めるトランスの必要数を低減することを可能にし、これにより、並列電源システムの大幅な小型・軽量化を達成することができる。
【図面の簡単な説明】
【図１】  本発明による並列電源システムの一実施例を示す回路図である。
【図２】  本発明による並列電源システムの別の実施例を示す回路図である。
【図３】  従来の並列電源システムの構成例を示す回路図である。
【図４】  従来の並列電源システムの別の構成例を示す回路図である。
【符号の説明】
１Ａ，１Ｂ  電源回路
２  入力電源
３  制御回路
３１  バッファ・ドライバ
Ｔ３，Ｔ４  信号入力トランス（従来）
Ｔ１ａ，Ｔ１ｂ，Ｔ２  信号入力トランス（本発明）
Ｌ１  一次コイル
Ｌ２１〜Ｌ２４  二次コイル
Ｑ１，Ｑ２  ＭＯＳトランジスタ（電流制御素子）
ＰＴ  パワー出力トランス
Ｄ１，Ｄ２  ダイオード
Ｌｈ  チョークコイル
Ｃ１  平滑用コンデンサ
φ１，φ２  制御信号
【図１】
0003652285.tif 000002
【図２】
0003652285.tif 000003
【図３】
0003652285.tif 000004
【図４】
0003652285.tif 000005