(57)【特許請求の範囲】
【請求項１】
基板上に半導体素子を実装してなる半導体素子の実装構造において、
前記基板上には、複数の第１配線と、前記複数の第１配線の端部に設けられ、前記半導体素子の複数の第１電極に接続される複数の第１パッドと、複数の第２配線と、前記複数の第２配線の端部に設けられ、前記半導体素子の複数の第２電極に接続される複数の第２パッドと、が形成され、
前記半導体素子を前記基板上に接着剤を介して実装してなり、
前記基板上に前記接着剤を介して前記半導体素子が重なる実装領域の長手方向に沿って前記複数の第１パッドと複数のダミーパッドが配列され、且つ当該複数のダミーパッドは前記複数の第１配線の最外側の第１配線に接続されてなる前記第１パッドの外側に配列されて、前記複数の第１パッド及び前記複数のダミーパッドが前記複数の第２パッドに対向するように配列されてなり、
前記複数の第１パッド及び前記複数のダミーパッドは、前記実装領域の長手方向に平行な当該実装領域の中心線の付近または該中心線を越える位置に配置され、
前記実装領域の長手方向に並んで配列される複数の第１配線のうちの最外側の第１配線と、前記ダミーパッドと、前記実装領域の長辺と、前記実装領域の長辺と交差する前記実装領域の短辺と、に囲まれる領域を埋めるように島状のダミーパターンが形成されてなることを特徴とする半導体素子の実装構造。
【請求項２】
請求項１において、
前記複数の第２配線は前記実装領域内に延伸してなり、
前記複数の第２配線同士の間隙の少なくとも一部であって、前記実装領域の前記基板上には第２ダミーパターンが形成されてなることを特徴とする半導体素子の実装構造。
【請求項３】
請求項１又は２において、
前記複数の第２配線は、前記複数の第１配線より数が少なく、前記実装領域内で櫛歯状に分岐して前記複数の第２パッドに接続されてなることを特徴とする半導体素子の実装構造。
【請求項４】
基板上に半導体素子を実装してなる半導体素子の実装構造において、
前記基板上には、複数の第１配線と、前記複数の第１配線の端部に設けられ、前記半導体素子の複数の第１電極に接続される複数の第１パッドと、複数の第２配線と、前記複数の第２配線の端部に設けられ、前記半導体素子の複数の第２電極に接続される複数の第２パッドとが形成され、
前記半導体素子を前記基板上に接着剤を介して実装してなり、
前記複数の第１パッドは、前記複数の第２パッドと対向して配列されてなり、
前記複数の第２配線は、前記基板上に前記半導体素子が前記接着剤を介して重なる実装領域内で櫛歯状に分岐して前記複数の第２パッドに接続されてなることを特徴とする半導体素子の実装構造。
【請求項５】
請求項４において、
前記複数の第１配線は、前記実装領域内における配線端部から放射状に広がるように延在することを特徴とする半導体素子の実装構造。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記半導体素子は表示装置の駆動用ＩＣであることを特徴とする半導体素子の実装構造。
【請求項７】
半導体素子を実装した少なくとも１枚の基板を備える表示装置であって、
前記基板には、複数の入力側配線と、前記複数の入力側配線の端部に設けられ、前記半導体素子の複数の入力側電極に接続される複数の入力側パッドと、複数の出力側配線と、前記複数の出力側配線の端部に設けられ、前記半導体素子の複数の出力側電極に接続される複数の出力側パッドと、を有し、
前記半導体素子を前記基板上に接着剤を介して実装してなり、
前記基板上に前記接着剤を介して前記半導体素子が重なる実装領域の長手方向に沿って前記複数の出力側パッドと複数のダミーパッドが配列され、且つ当該複数のダミーパッドは前記複数の出力側配線の最外側の出力側配線に接続されてなる前記出力側パッドの外側に配列されて、前記複数の出力側パッド及び前記複数のダミーパッドが前記複数の入力側パッドに対向するように配列されてなり、
前記複数の出力側パッド及び前記複数のダミーパッドは、前記実装領域の長手方向に平行な当該実装領域の中心線の付近または該中心線を越える位置に配置され、
前記実装領域の長手方向に並んで配列される複数の出力側配線のうちの最外側の出力側配線と、前記ダミーパッドと、前記実装領域の長辺と、前記実装領域の長辺と交差する前記実装領域の短辺と、に囲まれる領域を埋めるように島状のダミーパターンが形成されてなることを特徴とする表示装置。
【請求項８】
請求項７において、
前記複数の入力側配線は前記実装領域内に延伸してなり、
前記複数の入力側配線同士の間隙の少なくとも一部であって、前記実装領域の前記基板上には第２ダミーパターンが形成されてなることを特徴とする表示装置。
【請求項９】
請求項７又は８において、
前記複数の入力側配線は、前記複数の出力側配線より数が少なく、前記実装領域内に延伸し、且つ前記実装領域内で櫛歯状に分岐して前記複数の入力側パッドに接続されてなることを特徴とする表示装置。
【請求項１０】
半導体素子を実装した少なくとも１枚の基板を備える表示装置であって、
前記基板上には、複数の入力側配線と、前記複数の入力側配線の端部に設けられ、前記半導体素子の複数の入力側電極に接続された複数の入力側パッドと、複数の出力側配線と、前記複数の出力側配線の端部に設けられ、前記半導体素子の複数の出力側電極に接続された複数の出力側パッドと、が形成され、
前記半導体素子を前記基板上に接着剤を介して実装してなり、
前記複数の入力側パッドは、前記複数の出力側パッドと対向して配列されてなり、
前記複数の入力側配線は、前記基板上に前記半導体素子が前記接着材を介して重なる実装領域内で櫛歯状に分岐して前記複数の入力側パッドに接続されてなることを特徴とする表示装置。
【請求項１１】
請求項１０において、
前記複数の出力側配線は、前記実装領域内における配線端部から放射状に広がるように延在することを特徴とする表示装置。
【請求項１２】
請求項７乃至９のいずれかにおいて、
前記ダミーパターンは、前記半導体素子を接着剤を介して圧着する際の前記半導体素子と前記基板との間の押圧力が前記実装領域内においてほぼ一様になるように配置されることを特徴とする表示装置。
【請求項１３】
請求項７乃至１２のいずれかに記載の表示装置を表示手段として有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の実装構造、表示装置およびそれを用いた電子機器に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
表示用領域を備える基板を用いた表示装置、例えば液晶表示装置においては、その基板の縁部に半導体素子実装領域と端子領域とを設け、半導体素子実装領域に実装された液晶駆動用半導体素子（液晶駆動用ＩＣとも言う）が端子領域への配線と表示用領域への配線とに接続されたものがある。そのような半導体素子と配線との接続において、半導体素子としてベアチップ（ＩＣチップとも言う）を用い、能動面を基板に向けたベアチップのバンプ電極と配線とを接続するフリップチップ実装（フェースダウン実装とも言う）が一般的に行われている。そして、フリップチップ実装においては、半導体素子の各バンプ電極と対応する配線とを電気的に接続するために、導電性接着剤として、接着剤中に導電粒子が分散配置された異方性導電膜（ＡＣＦ）を用いることがある。フリップチップ実装は、他のベアチップ実装法であるワイヤボンディング実装やＴＡＢ実装に比べ、チップの実装面積を大幅に小さくできる。しかも、浮遊容量やインピーダンスが小さく、接続の信頼性が高いなど多くの利点を持つため、半導体素子の実装方法として多用されてきている。
【０００３】
異方性導電膜を用いたフリップチップ実装においては、ベアチップの能動面が基板面にほぼ平行な状態で接着されて、ベアチップのバンプ電極と基板上の配線とが異方性導電膜の導電粒子を介して確実に接続される必要がある。ところが、ベアチップに設けられている電気接続用のバンプ電極は、必ずしも半導体素子の周縁部にほぼ均一に配置されているわけではない。例えば、半導体素子の電極は、チップのいずれかの側に偏って配置されていたり、チップの長手方向に沿って２列に対向して配列される一方の電極列と他方の電極列との電極配列の密度が大幅に異なっていたりすることがある。このような半導体素子を実装する基板において、半導体素子のバンプ電極のみに対応させて、半導体素子実装領域内の基板上にバンプとの接続端子（パッド）やそれに繋がる配線を形成すると、半導体素子の実装の際に、半導体素子と基板とを平行に保てなかったり、半導体素子の各電極に均一な圧力が及ばなかったりすることがある。そのような状態における導電性接着剤による半導体素子の実装は、電気接続の確実性や信頼性に問題を起こすことがある。
【０００４】
本発明は、上記のような問題点に鑑みてなされたものであって、その目的は、基板上に半導体素子を実装する半導体素子の実装構造において、基板上の実装領域に対向する半導体素子の能動面にほぼ均一に電極が形成されていない半導体素子を確実かつ高い信頼性で実装して形成できる半導体素子の実装構造、表示装置およびそれを備えた電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）  本発明に係る半導体素子の実装構造は、基板上に半導体素子を実装してなる半導体素子の実装構造において、前記基板上には、複数の第１配線と、前記複数の第１配線の端部に設けられ、前記半導体素子の複数の第１電極に接続される複数の第１パッドと、複数の第２配線と、前記複数の第２配線の端部に設けられ、前記半導体素子の複数の第２電極に接続される複数の第２パッドと、が形成され、前記半導体素子を前記基板上に接着剤を介して実装してなり、前記基板上に前記接着剤を介して前記半導体素子が重なる実装領域の長手方向に沿って前記複数の第１パッドと複数のダミーパッドが配列され、且つ当該複数のダミーパッドは前記複数の第１配線の最外側の第１配線に接続されてなる前記第１パッドの外側に配列されて、前記複数の第１パッド及び前記複数のダミーパッドが前記複数の第２パッドに対向するように配列されてなり、前記複数の第１パッド及び前記複数のダミーパッドは、前記実装領域の長手方向に平行な当該実装領域の中心線の付近または該中心線を越える位置に配置され、前記実装領域の長手方向に並んで配列される複数の第１配線のうちの最外側の第１配線と、前記ダミーパッドと、前記実装領域の長辺と、前記実装領域の長辺と交差する前記実装領域の短辺と、に囲まれる領域を埋めるように島状のダミーパターンが形成されてなることを特徴とする。
本発明の実施形態に係る半導体素子の実装構造は、基板上に半導体素子を実装してなる半導体素子の実装構造において、前記基板上には、前記半導体素子の複数の第１電極に接続される複数の第１配線と、前記半導体素子の複数の第２電極に接続され、前記第１配線より数が少ない複数の第２配線とが形成され、前記半導体素子を、前記複数の第１配線及び前記複数の第２配線の上に平面的に重なるように、前記基板上に接着剤を介して搭載してなり、前記複数の第２配線同士の間隙の少なくとも一部であって、前記半導体素子と平面的に重なる領域の前記基板上にはダミーパターンが形成されてなる。
【０００６】
本発明においては、第１配線に比べて数が少なく配線パターンが疎になる第２配線同士の間隙にダミーパターンを形成しているため、半導体素子の実装時に半導体素子と基板の間に加わる圧力がほぼ均一化でき、確実かつ高い信頼性で基板と半導体素子とを電気的に接続することができる。また、配線数の少ない第２配線の間のダミーパターンによって、半導体素子を搭載する領域上に凹凸が形成されるため、半導体素子の基板への接着性を向上させることができる。
【０００７】
（２）  本発明に係る半導体素子の実装構造は、前記複数の第２配線は前記実装領域内に延伸してなり、前記複数の第２配線同士の間隙の少なくとも一部であって、前記実装領域の前記基板上には第２ダミーパターンが形成されてなることを特徴とする。
本発明に係る半導体素子の実装構造は、前記複数の第２配線は、前記複数の第１配線より数が少なく、前記実装領域内で櫛歯状に分岐して前記複数の第２パッドに接続されてなることを特徴とする。
本発明の実施形態に係る半導体素子の実装構造は、基板上に半導体素子を実装してなる半導体素子の実装構造において、前記基板上には、前記半導体素子の複数の第１電極に接続される複数の第１配線と、前記半導体素子の複数の第２電極に接続される複数の第２配線とが形成され、前記半導体素子を、前記複数の第１配線及び前記複数の第２配線の上に平面的に重なるように、前記基板上に接着剤を介して搭載してなり、前記基板における前記半導体素子と平面的に重なる領域の長手方向に沿って、前記複数の第１配線と前記複数の第２配線とが対向するように配列されてなり、前記領域における前記第１配線が形成されない領域にダミーパターンが形成されてなる。
【０００８】
本発明においては、半導体素子が搭載される領域において、互いに対向配置される複数の第１配線と複数の第２配線における第１配線が形成されてない領域にダミーパターンが形成されているため、ダミーパターンは第１配線に代わって第２配線と対向するようになり、半導体素子と平面的に重なる領域における配線分布が不均一であっても、半導体素子の実装時に半導体素子と基板の間に加わる圧力がほぼ均一化できて、半導体素子の各電極が受ける圧力をほぼ均一化することができるので、確実かつ高い信頼性で基板と半導体素子とを電気的に接続することができる。
【０００９】
さらに、本発明の実施形態に係る半導体素子の実装構造は、前記領域の長手方向に並んで配列される複数の第１配線のうちの最外側の第１配線と、前記領域の長手方向の端部との間の位置に、前記ダミーパターンを形成してなる。
本発明の実施形態に係る半導体素子の実装構造は、前記第１配線は、前記半導体素子が搭載される領域の長手方向に平行な当該領域の中心線の付近または該中心線を越える位置まで延在している。
【００１０】
（３）  本発明に係る半導体素子の実装構造は、基板上に半導体素子を実装してなる半導体素子の実装構造において、前記基板上には、複数の第１配線と、前記複数の第１配線の端部に設けられ、前記半導体素子の複数の第１電極に接続される複数の第１パッドと、複数の第２配線と、前記複数の第２配線の端部に設けられ、前記半導体素子の複数の第２電極に接続される複数の第２パッドとが形成され、前記半導体素子を前記基板上に接着剤を介して実装してなり、前記複数の第１パッドは、前記複数の第２パッドと対向して配列されてなり、前記複数の第２配線は、前記基板上に前記半導体素子が前記接着剤を介して重なる実装領域内で櫛歯状に分岐して前記複数の第２パッドに接続されてなることを特徴とする。
【００１１】
本発明によれば、半導体素子に接続される第１配線が、半導体の搭載される領域の長手方向に平行な中心線の付近またはその中心線を越える位置まで伸びているため、第２配線の数が第１配線の数よりの方が少なくとも、第１配線を第２配線側に伸ばして配置されることにより、半導体素子を基板上に載置する際に半導体素子の基板側の面の多くが、第２配線より数多く配列される複数の第１配線と対向するので、半導体素子と基板との間隔をほぼ一定な状態或いは平行な状態とすることができる。したがって、半導体素子の実装時に半導体素子と基板の間に加わる圧力がほぼ均一化できるため、半導体素子の基板上への実装において、電気接続の確実性や信頼性に問題が起きる可能性を低下させることができる。また、半導体素子が搭載される実装領域内の広い領域に分布する第１配線によって、実装領域上に凹凸が形成されるため、半導体素子の基板への接着性を向上させることができる。
【００１２】
さらに、前記複数の第１配線は、前記実装領域内における配線端部から放射状に広がるように延在することが好ましい。半導体素子に接続される第１配線を、実装領域の奥深くに形成し、その第１配線と接続される先の配線とをほぼ直線的に接続しているため、第１配線を放射状に広げるための有効長として実装領域内の配線も機能させることができる。したがって、第１配線の長さを短くすることができる。さらに、第１配線が実装領域の中心線付近またはそれを超える位置から放射状に広がれば、実装領域の周縁部から配線が延在された場合に比べて実装領域内において配線が占める面積が増えるので、半導体素子の実装時の圧力分布をより均一化させることができる。
【００１３】
なお、上記（１）〜（３）において、前記半導体素子は表示装置の駆動用ＩＣであると、出力側の第１配線と入力側の第２配線との本数の差が顕著であり、本発明のような半導体素子の実装構造を採用することによれば、電気的接続にも機械的接続にも信頼性を向上することができる。
【００１４】
（４）  本発明の実施形態に係る表示装置は、半導体素子を実装した少なくとも１枚の基板を備える表示装置であって、前記基板には、複数の入力側配線と、複数の出力側配線と、前記入力側配線および前記出力側配線に接続される半導体素子が実装される実装領域とを有し、前記実装領域内においては、前記入力側配線の間の少なくとも一部に、前記入力側配線には接続されていないダミーパターンが形成されている。
【００１５】
半導体素子が実装された表示装置においては、半導体素子に接続される入力側配線の数が半導体素子に接続される出力側配線の数に比べて少ないことが一般的である。このような場合、入力側配線が出力側配線より疎に配列されている。本発明においては、配線パターンが疎の入力側配線に対して、入力側配線間に入力側配線と接続されていないダミーパターンを形成しているため、半導体素子の実装時に半導体素子と基板の間に加わる圧力がほぼ均一化でき、それにより半導体素子実装時に半導体素子の各電極が受ける圧力をほぼ均一化することができ、確実かつ高い信頼性で基板と半導体素子とを電気的に接続することができる。また、配線配列が疎となる入力側配線の間のダミーパターンによって、半導体素子を搭載する領域上に凹凸が形成されるため、半導体素子の基板への接着性を向上させることができる。
【００１６】
（５）  本発明に係る表示装置は、半導体素子を実装した少なくとも１枚の基板を備える表示装置であって、前記基板には、複数の入力側配線と、前記複数の入力側配線の端部に設けられ、前記半導体素子の複数の入力側電極に接続される複数の入力側パッドと、複数の出力側配線と、前記複数の出力側配線の端部に設けられ、前記半導体素子の複数の出力側電極に接続される複数の出力側パッドと、を有し、前記半導体素子を前記基板上に接着剤を介して実装してなり、前記基板上に前記接着剤を介して前記半導体素子が重なる実装領域の長手方向に沿って前記複数の出力側パッドと複数のダミーパッドが配列され、且つ当該複数のダミーパッドは前記複数の出力側配線の最外側の出力側配線に接続されてなる前記出力側パッドの外側に配列されて、前記複数の出力側パッド及び前記複数のダミーパッドが前記複数の入力側パッドに対向するように配列されてなり、前記複数の出力側パッド及び前記複数のダミーパッドは、前記実装領域の長手方向に平行な当該実装領域の中心線の付近または該中心線を越える位置に配置され、前記実装領域の長手方向に並んで配列される複数の出力側配線のうちの最外側の出力側配線と、前記ダミーパッドと、前記実装領域の長辺と、前記実装領域の長辺と交差する前記実装領域の短辺と、に囲まれる領域を埋めるように島状のダミーパターンが形成されてなることを特徴とする。
本発明に係る表示装置は、前記複数の入力側配線は前記実装領域内に延伸してなり、前記複数の入力側配線同士の間隙の少なくとも一部であって、前記実装領域の前記基板上には第２ダミーパターンが形成されてなることを特徴とする。
本発明に係る表示装置は、前記複数の入力側配線は、前記複数の出力側配線より数が少なく、前記実装領域内に延伸し、且つ前記実装領域内で櫛歯状に分岐して前記複数の入力側パッドに接続されてなることを特徴とする。
本発明の実施形態に係る表示装置は、半導体素子を実装した少なくとも１枚の基板を備える表示装置であって、前記基板には、複数の入力側配線と、複数の出力側配線と、前記出力側配線および前記入力側配線に接続される半導体素子が実装される実装領域とを有し、前記実装領域の長手方向に沿って、前記複数の第入力側配線と前記複数の出力側配線とが対向するように配列してなり、前記実装領域内における前記出力側配線が形成されない領域にダミーパターンが形成されてなる。
【００１７】
本発明では、半導体素子の実装領域において、その長手方向に互いに対向するように配列する複数の入力側配線および複数の出力側配線に加えて、ダミーパターンが、出力側配線のパターンが形成されていない領域に形成されている。したがって、ダミーパターンは出力側配線に代わって入力側配線と対向するようになり、半導体素子の実装領域には、配線パターンの形成されない大きな領域が無いようにしている。このため、半導体素子と平面的に重なる領域における配線分布が不均一であっても、半導体素子の実装時に半導体素子と基板の間に加わる圧力がほぼ均一化できるため、それにより半導体素子実装時に半導体素子の各電極が受ける圧力をほぼ均一化することができ、確実かつ高い信頼性で基板と半導体素子とを電気的に接続することができる。
【００１８】
（６）  また、本発明に係る表示装置は、半導体素子を実装した少なくとも１枚の基板を備える表示装置であって、前記基板上には、複数の入力側配線と、前記複数の入力側配線の端部に設けられ、前記半導体素子の複数の入力側電極に接続された複数の入力側パッドと、複数の出力側配線と、前記複数の出力側配線の端部に設けられ、前記半導体素子の複数の出力側電極に接続された複数の出力側パッドと、が形成され、前記半導体素子を前記基板上に接着剤を介して実装してなり、前記複数の入力側パッドは、前記複数の出力側パッドと対向して配列されてなり、前記複数の入力側配線は、前記基板上に前記半導体素子が前記接着材を介して重なる実装領域内で櫛歯状に分岐して前記複数の入力側パッドに接続されてなることを特徴とする。
本発明の実施形態に係る表示装置は、前記出力側配線が、前記実装領域の長手方向に平行な実装領域の中心線の付近または該中心線を越える位置まで延在している。
【００１９】
本発明によれば、半導体素子に接続される出力側配線が、実装領域の長手方向に平行な中心線の付近またはその中心線を越える位置まで伸びているため、表示装置用の半導体素子のように出力側配線数が入力側配線の数よりの方が少なくとも、半導体素子を基板上に載置する際に半導体素子の基板側の面の多くが、入力側配線より数多く配列される複数の出力側配線と対向するので、半導体素子と基板との間隔をほぼ一定な状態或いは平行な状態とすることができる。したがって、半導体素子の実装時に半導体素子と基板の間に加わる圧力がほぼ均一化できるため、半導体素子の基板上への実装において、電気接続の確実性や信頼性に問題が起きる可能性を低下させることができる。また、実装領域の広い領域に分布する出力側配線によって、実装領域上に凹凸が形成されるため、半導体素子の基板への接着性を向上させることができる。
【００２０】
さらに、前記複数の出力側配線は、前記実装領域内の配線端部から放射状に広がるように延在することが好ましい。一般的に、半導体素子を基板上に備える表示装置においては、半導体素子に接続される複数の出力側配線が、徐々に幅広となり、かつその配線領域がほぼ半導体素子の幅から表示用領域の幅まで扇状（放射状）に広がって表示用領域に入力される。このような出力側配線は、表示の精細化にともなって、多数の配線が高密度で設けられるようになっている。したがって、表示用領域に接続される出力側配線の距離が短いと、出力側配線を放射状に広げて表示用電極に接続するためには、出力側配線の線幅を非常に細くする必要が生じ配線抵抗が大きくなりすぎる。そのため、表示用領域と接続される出力側配線の距離は、所定間隔以上とする必要がある。本発明によれば、出力側配線が、実装領域の長手方向に平行な中心線の付近またはその中心線を越える位置まで延在しているため、出力側配線が実装領域の周縁部から伸びる場合に比べて、出力側配線を放射状に広げるための配線距離を長くすることができる。その結果、表示用領域と実装領域とを近接させても、出力側配線の距離を所定間隔以上とすることができ、表示装置の額縁領域すなわち表示領域の周囲の部分を狭くすることが可能となる。
【００２１】
さらに、配線が実装領域の中心線付近またはそれを超える位置から放射状に広がれば、半導体素子の辺と平行に配線が配列された場合に比べて実装領域内において配線が占める面積が増えるので、半導体素子の実装時の圧力分布をより均一化させることができる。特に、実装領域のコーナー付近にも出力側配線が配置されるので、実装時に半導体素子と基板との間に加わる圧力を、さらに均一化することができる。
【００２２】
さらに、上記（４）〜（６）において、前記ダミーパターンは、前記半導体素子を圧着する際の前記半導体素子と前記基板との間の押圧力が前記実装領域内においてほぼ一様になるように配置されることを特徴とする。ダミーパターンは、半導体素子を圧着する際の半導体素子と基板との間の押圧力が実装領域内においてほぼ一様になるように配置されることによって、半導体素子と基板の間隔とを容易にほぼ一定に保つ或いは平行に保つことができる。したがって、それらの間の間隔がばらつくことによって半導体素子の各電極に均一な圧力が及ばなかったりすることがないため、半導体素子を電気接続の確実性や信頼性に問題を起こすことなく基板上に実装することができる。
【００２３】
（７）  本発明に係る電子機器は、前記いずれかに記載の表示装置を表示手段として有することを特徴とする。
【００２４】
本発明によれば、前述した作用効果を有する表示装置を表示手段として備える電子機器が得られる。
【００２５】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら、さらに具体的に説明する。
【００２６】
１．  ＜第１実施形態＞
図１は、本実施形態の表示装置としての液晶表示装置１０を模式的に示す分解斜視図である。この図に示すように、本実施形態の液晶表示装置１０は、表示パネルとしての液晶パネル１４からなる。必要に応じてバックライトやフロントライト等の照明装置を液晶パネル１４の前面側や背面側に配置すればよい。また、照明手段を用いない反射型の表示装置としても構わない。
【００２７】
図２は液晶パネル１４をさらに詳しく示す模式的な斜視図であり、図３は液晶パネル１４の張り出し領域３６およびその付近を示す模式的な部分断面図である。液晶パネル１４は、一方の基板３０が他方の基板２０より張り出した張り出し領域３６の一辺に沿って複数の端子３８ａ、３８ｂが形成された端子領域３７を備えている。端子領域３７には配線基板６４、例えば可撓性基板が接続されて、ここから信号や電圧が入力される。また、張り出し領域３６には、液晶表示装置の駆動用ＩＣである半導体素子８２ａ、８２ｂがＩＣチップの状態で異方性導電膜（ＡＣＦ）７８ａ、７８ｂをそれぞれ介して実装領域３９ａ，３９ｂに実装される。
【００２８】
これらの図に示すように、液晶パネル１４は、ストライプ状の表示用電極２２が片面に形成された表示面側の基板２０と、やはりストライプ状の表示用電極３３が片面に形成された基板３０とが、ギャップ材（図示せず）などによって所定間隔だけ離され、基板２０の表示用電極２２と基板３０の表示用電極３３とが格子状に対向してその交差部に画素を構成するタイプの単純マトリックス型の液晶パネル１４となっている。画素はマトリックス状に配置され、表示用領域３２を構成する。表示用電極２２は例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜によって形成される透明電極である。一方、表示用電極３３は、表示用電極２２と同様に例えば透明導電膜により形成される透明電極としてもよいし、アルミニウム等の金属膜で形成した反射電極としてもよいし、金属膜に設けた開口部に透明導電膜が配置されるように両者を積層した半透過反射電極として構成してもよい。これら一対の基板２０，３０の周縁にはシール材２８が形成され、シール材２８により囲まれた一対に基板間隙にツイステッドネマチック（ＴＮ）型、あるいはスーパーツイステッドネマチック（ＳＴＮ）型、等の液晶２６が充填され封入されている。また、一対の基板２０，３０の外側には偏光板１６，１７が配置されている。また、必要に応じて、位相差板が一対の偏光板１６，１７の間のいずれかの位置に一層以上配置されてもよいし、液晶パネル１４の背面側に反射板を配置したり、液晶パネルの前面側や背面側に照明装置を配置したり、液晶パネル１４の背面側に半透過反射板と照明装置を順次配置してもよい。照明装置としては、導光板とその側面に配置された蛍光管やＬＥＤからなるものや、蛍光管を液晶パネル直下に配置するもの等がある。
【００２９】
なお、図３においては、一対の基板２０，３０の間を広く離して描いてあるが、これは図示を明確化するためであり、実際には一対の基板２０，３０は、数μｍないし十数μｍの狭いギャップを隔てて対向している。また、ストライプ状の表示用電極２２および表示用電極３３は、数本しか描かれていないが、実際にはマトリックス表示の分解能に対応して、それぞれ多数のストライプ状電極として設けられている。
【００３０】
半導体素子８２ａは信号電極側駆動駆動用ＩＣであって、その入力側バンプ電極８４は入力側配線７０の端部に位置するパッド７１に異方性導電膜７８ａを介して接続され、出力側バンプ電極８５は出力側配線７４の端部に位置するパッド７５に異方性導電膜７８ａを介して接続される。出力側配線７４は上下導通端子７６に繋がり、そこからシール材２８に含まれる導通材２８ａを介して基板２０の内面に形成された表示用電極２２に導電接続されている。本実施形態において、この表示用電極２２は単純マトリクス型パネルの信号電極となる。したがって、端子３８ａに入力された信号電極駆動用電圧や表示用データ信号、クロック信号などは入力側配線７０を介して入力用バンプ電極８４から半導体素子８２ａに入力され、半導体素子８２ａから出力されて信号電極へ印加される信号電圧は出力用バンプ電極８５から出力側配線７４及び導通材２８ａを介して、表示用電極２２に印加される。
【００３１】
さらに、半導体素子８２ｂは走査電極側駆動用ＩＣである。半導体素子８２ａと同様に、入力側配線７０の端部に位置するパッド、出力側配線７４の端部に位置するパッドにそれぞれバンプ電極が接続される。本実施形態において、表示用電極３３は単純マトリクス型パネルの走査電極となる。したがって、端子３８ｂに入力された走査電極駆動用電圧やクロック信号などは入力側配線７０を介して半導体素子８２ｂへ入力され、半導体素子８２ｂから出力されて走査電極へ印加される信号電圧は、表示用領域３２の側面に引き回された出力側配線７４を介して表示用電極３３に印加される。
【００３２】
図４は基板３０の平面図である。また、図５は半導体素子８２の実装領域３９の右側端部付近に位置する図４に描いた円Ｑ付近の詳細平面図であり、図６は半導体素子８２の実装領域３９の左側端部付近に位置する図４に描いた円Ｒ付近の詳細平面図である。図５に示すように、基板３０は、液晶表示が行われる領域に対応する表示用領域３２と、表示用領域３２の一辺に沿って形成され他方の基板と対向しない基板３０の部分である張り出し領域３６とを備えている。張り出し領域３６には、その一辺に沿って端子領域３７が設けられている。端子領域３７は、クロック信号や表示データ信号、液晶駆動電圧や電源電圧などが入力される複数の端子３８ａ、３８ｂを備えている。端子３８ａは半導体素子８２ａの入力側バンプ電極８４に接続される入力側配線７０に繋がり、端子３８ｂは半導体素子８２ｂの入力側バンプ電極に接続される入力側配線７０に繋がる。また、端子領域３７にはこれらの信号の入力には用いられないダミー端子３８ｃも設けられている。ダミー端子３８ｃは、端子領域３７に配線基板が異方性導電膜によって接続される際に、配線基板の圧着における圧力が各端子３８ａ、３８ｂにほぼ均一に及ぶ働きをする。ダミー端子３８ｃは、端子３８を形成する際に同時に形成される。
【００３３】
張り出し領域３６は、さらに、半導体素子８２ａが実装される実装領域３９ａ（図中、二点鎖線で囲まれた領域であって、半導体素子８２ａが異方性導電膜７２ａを介して基板３０と対向する領域）と、半導体素子８２ａの出力側バンプ電極８５および上下導通端子７６に接続された出力側配線７４と、半導体素子８２の入力側バンプ電極８４および端子領域３７の端子３８ａに接続された入力側配線７０とを備えている。また、同様に、半導体素子８２ｂについても、同様に、実装領域３９ｂと、出力側配線７４と、入力側配線７０を備えている。
【００３４】
半導体素子８２ａは、ＩＣチップ（ベアチップ）の状態で、出力側電極や入力側電極となるバンプ電極が形成された能動面を基板３０側に向けて実装領域３９ａに搭載される。また、出力側配線７４の実装領域３９ａ側における端部は半導体素子８２ａの出力側電極としてのバンプ電極８５が接続される出力側のパッド７５となっており、パッド７５は実装領域３９ａの長手方向に沿って配列されている。入力側配線７０の実装領域３９ａ側における端部は半導体素子８２ａの入力側電極としてのバンプ電極８４が接続される入力側のパッド７１となっており、パッド７１は実装領域３９ａの長手方向に沿って配列されている。パッド７１，７５は、基板上の配線を半導体素子の各電極に対して接続するための接続端子である。なお、出力側配線７４または入力側配線７０の端部に位置するパッド７５または７１の列に続いて、ダミーパッド７７が設けられている。ダミーパッド７７は、半導体素子８２ａ実装時に半導体素子８２の各バンプ８４，８５が受ける圧力をほぼ均一にする効果があり、半導体素子８２ａと基板３０とを接合する接着剤としての機能を持つ異方性導電膜７８ａを用いて、より一層確実かつ高い信頼性で基板３０と半導体素子８２ａとを電気的に接続することを可能とする。このダミーパッド７７は、パッド７１，７５と同一工程で形成される。異方性導電膜７８ａは、導電粒子が絶縁性接着剤中に混入され、加熱あるいは光照射により接着剤を硬化させ、且つ、基板３０のパッドと半導体素子８２ａのバンプ電極の間を異方性導電膜７８を介した状態で加圧することによって両者を導電粒子を介して電気的に接続するものである。
【００３５】
そして、入力側配線７０は、出力側配線７４に比べて線幅が広いが、実装領域３９ａにおける入力側のパッド７１付近において櫛歯状に分岐して複数のパッド７１に共通に接続されている。これも、半導体素子８２ａ実装時に半導体素子８２ａの各バンプが受ける圧力をほぼ均一にし、半導体素子８２ａと基板３０とを異方性導電膜７８ａを用いて、より一層確実かつ高い信頼性で電気的に接続する効果がある。なお、入力側配線７０は、十分な線幅を備えているため、配線抵抗が小さく、配線抵抗による信号なまり及び電圧降下を防止することができる。
【００３６】
なお、半導体素子８２ｂについても、半導体素子８２ａと同様な構造で実装領域３９ｂに実装されている。したがって、半導体素子８２ｂの入力側と出力側バンプ電極も、同様に、入力側配線７０及び出力側配線７４のパッドと異方性導電膜７８ｂを介して接続される。以降、半導体素子８２ｂについては詳述しないが、半導体素子８２ａと同様の実装構造を有して実装されるものである。
【００３７】
さらに、図６から明らかなように、基板３０には、実装領域３９ａにおいて、入力側配線７０の間に、端子領域３７の端子３８ａに接続されていないダミーパターン７２が形成されている。なお、ダミーパターン７２は、入力側配線７０および出力側配線７４のいずれにも接続されていないので、電気的にフローティング状態にされる。半導体素子８２が実装された表示装置においては、半導体素子８２のそれぞれに接続される入力側配線７０の数が、それぞれの半導体素子に接続される出力側配線７４の数に比べて遥かに少ないことが一般的であり、これは、図４〜図６から明らかなように本実施形態においても該当する。そのような半導体素子８２のバンプ電極（以下、バンプと言う）８４，８５（図３参照）は入力側のバンプ８４配列において出力側のバンプ８５配列より疎に配置されている。基板３０においては、そのような半導体素子８２のバンプ８４，８５配置にのみ対応させて基板３０のパターンを形成するのではなく、入力側配線７０間に端子領域３７の端子３８と接続されていないパターンが形成されているため、半導体素子８２実装時に半導体素子８２の各バンプが受ける圧力をほぼ均一にすることができ、半導体素子８２と基板３０とを接合する接着剤としての機能を持つ異方性導電膜７８を用いて確実かつ高い信頼性で基板３０と半導体素子８２とを電気的に接続することが可能となる。なお、異方性導電膜７８ａには接着剤中に導電粒子が分散され、半導体素子８２を異方性導電膜７８を介在させて基板３０に圧着ヘッドで加圧し、導電粒子を介して半導体素子８２のバンプ８４，８５と基板３０に形成された配線７０，７４の接続端子であるパッド７１，７５とを電気的に接続した状態で、熱硬化性接着剤の場合は加熱又は光硬化性接着剤の場合は紫外線等の光照射により硬化させる。これにより、半導体素子８２は基板３０に実装された状態となる。またこの半導体素子８２の実装時に、入力側配線７０の間に存在する大きな隙間にダミーパターン７２を形成することにより、配線パターンの隙間をパターンで埋めて凹凸を基板上に形成することになるので、異方性導電膜による接着性が高まることになる。
【００３８】
そして、図６に示されるように、基板３０には、実装領域３９ａにおいて、入力側配線７０または出力側配線７４のいずれにも接続されていないダミーパターン７３が、入力側配線７０及び出力側配線７４の形成されていない領域に形成されている。このダミーパターン７３は、入力側パッド７１及び入力側配線７０と出力側パッド７４及び出力側配線７４が実装領域３９において、その長手方向に沿って対向するように配列された状態が途中で終わり、出力側配線７４が無くなって、出力側パッド７４の配列を連続させたダミーパッド７７と入力側パッド７１及び入力側配線７０とが対向するようになった箇所において配置される。すなわち、出力側配線７４の配列が無くなって、半導体素子８２ａの実装時の半導体素子と基板３０の間の圧力が不均一をなる部分（出力側配線７４の最外端の配線と実装領域の長手方向の端部との間の領域）に、ダミーパターン７３は配置される。このように、ダミーパターン７３は、前述したダミーパターン７２、ダミーパッド７７、入力側配線７０のパターン、および、出力側配線７４のパターンとともに、圧着ヘッドによる押圧により半導体素子８２ａと基板３０の間にかかる押圧力が、実装領域３９ａ内においてほぼ一様或いは均等になるような位置に形成され、実装領域３９ａをパターンでほぼ埋める状態となっている。したがって、半導体素子８２ａの実装時に半導体素子の各バンプ８４，８５が受ける圧力をほぼ均一にすることができ、異方性導電膜７８ａを用いて確実かつ高い信頼性で基板３０と半導体素子８２ａとを電気的に接続することができる。
【００３９】
また、入力側配線７０のパターン、出力側配線７４のパターン、ダミーパターン７２、および、ダミーパターン７３によって、実装領域３９ａがほぼ均一に埋められているため、半導体素子８２ａを基板３０の実装領域３９ａに載置することによって、半導体素子８２ａの能動面と基板３０の面との間隔を容易にほぼ一定になるようにに保つ、或いは半導体素子８２ａの能動面と基板３０の面とを容易にほぼ平行に保つことができる。したがって、それらの間の間隔がばらつくことによって半導体素子８２ａの各バンプ８４，８５に均一な圧力が及ばなかったりすることがないため、半導体素子８２ａを異方性導電膜７８ａによって電気接続の確実性や信頼性に問題を起こすことなく基板３０上に実装することができる。また、接着剤である異方性導電膜の形成される実装領域８９ａ内にパターンが多くなって凹凸が増えるため、接着性が向上する。
【００４０】
なお、ダミーパターン７２，７３、ダミーパッド７７などは、配線７０，７４およびパッド７１，７５と共に同一工程で形成されることが好ましく、それにより、その電極や配線厚さを同じできて、半導体素子と基板の間隔を均一にし易くなる。これらにパターンはＩＴＯ等の透明導電膜で、表示用電極３３と共に形成されることが好ましいが、表示用電極３３に金属膜を用いる場合は、その金属膜により形成しても構わない。
【００４１】
さらに、基板３０では、図５または図６から明らかなように、半導体素子８２のバンプ８５と接続されるパッド７５が実装領域３９ａの奥深く配置され、実装領域３９ａの周縁には配置されていない。そして、パッド７５を介して半導体素子８２に接続される出力側配線７４が、実装領域３９ａの長手方向に平行な実装領域の中心線（図５および図６に線Ｓ−Ｓとして示す）の付近まで伸びている。そのように、入力側配線７０より本数の多い出力側配線７４が延在して実装領域３９ａの中心部まで形成されているため、半導体素子８２ａの基板側の面は数の多い出力側配線７４と対向する面積が増えることになり、この出力側配線７４により半導体素子８２ａが支持されるようになってくる。半導体素子８２ａを基板３０の実装領域３９ａ上に載置するだけで半導体素子８２ａの能動面と基板３０の面とをほぼ平行な状態（間隔がほぼ一定な状態）とすることができる。したがって、それらの間の平行が崩れることによって半導体素子８２ａの各バンプ８４，８５に均一な圧力が及ばなかったりすることがないため、半導体素子８２ａを異方性導電膜７８ａによって電気接続の確実性や信頼性に問題を起こすことなく基板３０上に実装することができる。
【００４２】
なお、出力側配線７４を実装領域３９ａの中心線を超えて延在させ、実装領域３９ａにおける中心線から基板３０の周縁に近い側にて、パッド７１と７５を対向させるようにしても構わない。
【００４３】
また、このように実装領域３９ａの奥深くまで出力側配線７４の配線パターンが伸びているため、出力側配線７４が実装領域３９ａを広く覆うこととなり、そのパターンによって基板３０上に凹凸が形成される。その結果、異方性導電膜７８ａによる半導体素子８２ａと基板３０との接着性を向上させることができる。
【００４４】
２．  ＜第２実施形態＞
第２実施形態は、半導体素子の出力側と表示用領域とを結ぶ出力側配線の引き回しが第１実施形態とは幾分異なる。それ以外については、第１実施形態と同様に構成されており、その説明を省略する。また、図面において、第１実施形態と同様な各部には、第１実施形態と同一の符号を付す。
【００４５】
図７は、本実施形態の基板３０における半導体素子８２ａの実装領域３９ａの左側端部付近の部分平面図であり、第１実施形態における図５に対応する。この図に示すように、第１実施形態と同様に半導体素子８２ａの出力側のバンプ電極（バンプ）８５に接続される接続端子（パッド）７５は、実装領域３９ａの長手方向にほぼ平行な中心線（図７において線Ｓ−Ｓとして示す）付近に形成され、各パッド７５は出力側配線１１２の端部に位置している。しかしながら、本実施形態においては、出力側配線１１２が、半導体素子８２ａの出力側のバンプ８５に接続されるパッド７５と上下導通端子７６とを、ほぼ直線的に結んでいる。
【００４６】
そのように、入力側配線７０より本数の多い出力側配線７４が延在して実装領域３９ａの中心部まで形成されているため、半導体素子８２ａを基板３０の実装領域３９ａ上に載置するだけで半導体素子８２ａの能動面と基板３０の面とをほぼ平行な状態（間隔がほぼ一定な状態）とすることができる。したがって、それらの間の平行が崩れることによって半導体素子８２ａの各バンプ８４，８５に均一な圧力が及ばなかったりすることがないため、半導体素子８２ａを異方性導電膜７８ａによって電気接続の確実性や信頼性に問題を起こすことなく基板３０上に実装することができる。
【００４７】
一般的に、半導体素子と表示用領域とを同一基板上に備える表示装置においては、半導体素子に接続される複数の出力側配線が、ほぼ半導体素子の幅から表示用領域の幅まで扇状（放射状）に広がって表示用領域に入力される。このような出力側配線は、表示の精細化にともなって、多数の配線が高密度で設けられるようになっている。したがって、表示用領域と出力側配線が接続される実装領域のパッドとの距離が短すぎると、出力側配線の線幅を非常に細くする必要が生じ配線抵抗が大きくなりすぎる。そのため、表示用領域と出力側配線が接続される実装領域のパッドとの距離は、所定間隔以上とする必要がある。
【００４８】
本実施形態の基板３０においては、前述のように、半導体素子８２ａの出力側のバンプ８５に接続されるパッド７５を、実装領域３９ａの奥深くに形成し、そのパッド７５と表示用電極に接続される導通端子７６とを、出力側配線７４によってほぼ直線的に接続しているため、前述したように扇状（放射状）に広げるための有効長として実装領域３９ａ内の出力側配線１１２も機能する。したがって、パッド７５が実装領域の周縁部に設けられる場合に比べて、実装領域３９ａのパッド７５と繋がる出力側配線１１２の距離が長くなる。その結果、表示用領域３２と実装領域３９とを、パッド７５が実装領域３９の周縁部にある場合に比べて、近接させることが可能となる。それによって、表示装置の額縁領域すなわち表示領域の周囲の部分を狭くすることが可能となる。
【００４９】
なお、出力側配線１１２を実装領域３９ａの中心線を超えて延在させ、実装領域３９ａにおける中心線から基板３０の周縁に近い側にて、パッド７１と７５を対向させるようにしても構わない。
【００５０】
３．  ＜表示装置を備えた電子機器＞
図８（Ａ）、（Ｂ）、および（Ｃ）は、第１または第２実施形態の表示装置である液晶表示装置１０を表示部として用いた電子機器の例を示す外観図である。図８（Ａ）は、携帯電話機８８であり、その前面上方に液晶表示装置１０を備えている。図８（Ｂ）は、腕時計９２であり、本体の前面中央に液晶表示装置１０を用いた表示部が設けられている。図８（Ｃ）は、携帯情報機器９６であり、液晶表示装置１０からなる表示部と入力部９８とを備えている。これらの電子機器は、液晶表示装置１０の他に、図示しないが、表示情報出力源、表示情報処理回路、クロック発生回路などの様々な回路や、それらの回路に電力を供給する電源回路などからなる表示信号生成部を含んで構成される。表示部には、例えば携帯情報機器９６の場合にあっては入力部９８から入力された情報等に基づき表示信号生成部によって生成された表示信号が供給されることによって表示画像が形成される。
【００５１】
なお、本実施形態の液晶表示装置１０が組み込まれる電子機器としては、携帯電話機、腕時計、および携帯情報機器に限らず、ノート型パソコン、電子手帳、ページャ、電卓、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤなど様々な電子機器が考えられる。
【００５２】
４．  ＜変形例＞
ここで、前述した実施形態に適用可能な変形例について説明する。下記の各変形例においては前述した各実施形態と異なる点のみ記載して説明する。
【００５３】
４．１  前述した各実施形態においては、表示パネルとして、パネル自体にスイッチング素子を用いない単純マトリクス駆動でＴＮ液晶やＳＴＮ液晶を用いた液晶パネルを示した。しかしながら、液晶パネルとしては、これに限らず、駆動方式で言えば、スタティック駆動型の液晶パネル、また、三端子型スイッチング素子例えばＴＦＴ（Thin Film Transistor）あるいは二端子型スイッチング素子例えばＴＦＤ（Thin Film Diode）を用いたアクティブマトリックス型の液晶パネル、電気光学材料で言えば、ゲストホスト型、相転移型、強誘電型、ＢＴＮ（Bistable Twisted Nematic）型など、種々のタイプの液晶パネルを用いることができる。
【００５４】
なお、液晶パネルだけでなく、画素にスイッチング素子を有する各種のアクティブマトリックス型の表示装置とする場合は、表示用電極３３は画素のスイッチング素子を介して画素電極にデータ信号を供給するデータ線、またはスイッチング素子の導通を制御する走査信号を供給する走査線となる。
【００５５】
４．２  前述した各実施形態においては、表示パネルとして、透過型の液晶パネルを用いた液晶表示装置の例を示した。しかしながら、表示パネルとして反射型の液晶パネルを用いた表示装置であってもよい。なお、その場合、バックライトユニットは不要となる。
【００５６】
４．３  表示装置は、表示用領域を備える基板を用いた表示装置であれば、液晶表示装置に限らず、エレクトロルミネッセンスディスプレイ（ＥＬ）、プラズマディスプレイ、ＦＥＤ(Field Emission Display)等であってもよい。ＥＬなどの場合には、一枚の基板上に発光素子とそれに接続される電極が形成されるので、表示装置の基板は一枚となる。なお、自発光型の表示装置を用いる場合は、バックライトユニットは不要となる。
【００５７】
４．４  本発明は前述した各実施形態に限定されるものではなく、本発明の要旨の範囲内または特許請求の範囲の均等範囲内で各種の変形実施が可能である。
【図面の簡単な説明】
【図１】第１実施形態に係る表示装置の分解斜視図である。
【図２】第１実施形態に係る液晶パネルの斜視図である。
【図３】第１実施形態に係る液晶パネルの部分断面図である。
【図４】第１実施形態に係る液晶パネルの一方の基板を示す平面図である。
【図５】図４に描いた円Ｑ付近の部分平面図である。
【図６】図４に描いた円Ｒ付近の部分平面図である。
【図７】第２実施形態に係る液晶パネルの一方の基板の部分平面図である。
【図８】第１または第２実施形態の表示装置を表示部として用いた電子機器を示す外観図であり、（Ａ）は携帯電話機であり、（Ｂ）は腕時計であり、（Ｃ）は携帯情報機器である。
【符号の説明】
１０  液晶表示装置（表示装置）
１４  液晶パネル
３０  基板
３２  表示用領域
３７  端子領域
３８  端子
３９  実装領域
７０  入力側配線
７２，７３  ダミーパターン
７４，１１２  出力側配線
８２  半導体素子
８８  携帯電話機（電子機器）
９２  腕時計（電子機器）
９６  携帯情報機器（電子機器）
【図１】
0003721916.tif 000002
【図２】
0003721916.tif 000003
【図３】
0003721916.tif 000004
【図４】
0003721916.tif 000005
【図５】
0003721916.tif 000006
【図６】
0003721916.tif 000007
【図７】
0003721916.tif 000008
【図８】
0003721916.tif 000009