(57)【特許請求の範囲】
【請求項１】
デジタル・オーディオ信号を処理する音響機器の信号処理装置において、
入力されたデジタル・オーディオ信号をデコードしてマルチ・チャンネル音声信号を出力するマルチ・チャンネル・デコーダと、
前記マルチ・チャンネル・デコーダの出力信号を処理するデジタル・シグナル・プロセッサと、
前記デジタル・シグナル・プロセッサを制御するマイクロ・コンピュータとを１つの集積回路として構成すると共に、
前記集積回路内に、前記デジタル・シグナル・プロセッサで用いるデータを記憶するメモリと、前記マルチ・チャンネル・デコーダへの入力信号の状態が変化したことを検出する変化検出部を設け、
前記変化検出部によって前記マルチ・チャンネル・デコーダへの入力信号の状態が変化したことが検出されたとき、前記デジタル・シグナル・プロセッサは、前記マイクロ・コンピュータを介することなく前記メモリより前記データを読み出して自己の状態を再設定することを特徴とする音響機器の信号処理装置。
【請求項２】
デジタル・オーディオ信号を処理する音響機器の信号処理装置において、
入力されたデジタル・オーディオ信号を受信してデータとクロックを出力するデジタル・インタフェース・レシーバと、
前記デジタル・インタフェース・レシーバの出力信号を処理するデジタル・シグナル・プロセッサと、
前記デジタル・シグナル・プロセッサを制御するマイクロ・コンピュータとを１つの集積回路として構成すると共に、
前記集積回路内に、前記デジタル・シグナル・プロセッサで用いるデータを記憶するメモリと、前記デジタル・インタフェース・レシーバへの入力信号の状態が変化したことを検出する変化検出部を設け、
前記変化検出部によって前記デジタル・インタフェース・レシーバへの入力信号の状態が変化したことが検出されたとき、前記デジタル・シグナル・プロセッサは、前記マイクロ・コンピュータを介することなく前記メモリより前記データを読み出して自己の状態を再設定することを特徴とする音響機器の信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マルチ・チャンネル・デコーダもしくはデジタル・インタフェース・レシーバを備え、デジタル・オーディオ信号を処理する音響機器の信号処理装置に関する。
【０００２】
【従来の技術】
音響機器の信号処理装置として、マルチ・チャンネル・デコーダ（以下、ＭＣＤと略記する）やデジタル・インタフェース・レシーバ（以下、ＤＩＲと略記する）を備えたものがある。ＭＣＤを備えた信号処理装置は、圧縮されたマルチ・チャンネル音声であるデジタル・オーディオ信号を処理して、複数チャンネルの音声信号を出力するものである。ＤＩＲを備えた信号処理装置は、IEC60958もしくはIEC61937に準したインタフェース・フォーマットにて伝送されたデジタル・オーディオ信号を処理して、音声データとクロックとを出力するものである。
【０００３】
図３はＭＣＤを備えた信号処理装置の従来構成を示すブロック図、図４はＤＩＲを備えた信号処理装置の従来構成を示すブロック図である。まず、ＭＣＤを備えた信号処理装置について説明する。図３において、圧縮されたマルチ・チャンネル音声であるデジタル・オーディオ信号（non-PCM）は、ＭＣＤ１に入力される。ＭＣＤ１は入力されたデジタル・オーディオ信号をデコードして、フロントの左（Ｌ）チャンネル信号、フロントの右（Ｒ）チャンネル信号、サラウンドの左（ＳＬ）チャンネル信号、サラウンドの右（ＳＲ）チャンネル信号、センター（Ｃ）チャンネル信号、低域（Ｌfe）信号のいわゆる５．１チャンネルの音声信号（マルチ・チャンネル音声信号）を出力する。
【０００４】
これらのＬ／Ｒ／ＳＬ／ＳＲ／Ｃ／Ｌfeの５．１チャンネルの音声信号は、デジタル・シグナル・プロセッサ（以下、ＤＳＰと略記する）２にてさらに処理されて出力される。ＤＳＰ２は、ＭＣＤ１からの信号に音場補正等の各種の処理を施すためのものである。マイクロ・コンピュータ（以下、マイコンと略記する）３とＭＣＤ１及びＤＳＰ２とはそれぞれバスで接続されている。マイコン３には、バスを介してＭＣＤ１より情報データが入力され、また、マイコン３はＭＣＤ１を制御する。マイコン３はＤＳＰ２も制御する。ＭＣＤ１とＤＳＰ２とマイコン３は、それぞれ別々の集積回路にて構成されている。
【０００５】
次に、ＤＩＲを備えた信号処理装置について説明する。図４において、IEC60958もしくはIEC61937に準したインタフェース・フォーマットにて伝送されたデジタル・オーディオ信号（S/PDIF）は、ＤＩＲ１０に入力される。ＤＩＲ１０は入力されたデジタル・オーディオ信号を受信して、そのデジタル・オーディオ信号より音声データ（data）とクロック（clock）とを生成して出力する。なお、厳密には、クロックとは、BCKと称されるビットクロック信号と、LRCKと称される左右のチャンネル毎にハイとローが切り替わるラッチ信号とよりなる。
【０００６】
これらのデータ及びクロックは、ＤＳＰ２０に入力され、データはさらに処理されて出力される。ＤＳＰ２０は、ＤＩＲ１０からのデータに音場補正等の各種の処理を施すためのものである。マイコン３０とＤＩＲ１０及びＤＳＰ２０とはそれぞれバスで接続されている。マイコン３０には、バスを介してＤＩＲ１０より情報データが入力され、また、マイコン３０はＤＩＲ１０を制御する。マイコン３０はＤＳＰ２０も制御する。ＤＩＲ１０とＤＳＰ２０とマイコン３０は、それぞれ別々の集積回路にて構成されている。
【０００７】
【発明が解決しようとする課題】
以上のように、従来の音響機器の信号処理装置は、各回路が別々の集積回路にて構成されていたので、次のような不具合があった。例えば、ＭＣＤ１，ＤＩＲ１０への入力信号にエラーが生じたとき、ＤＳＰ２，２０からの出力信号にミュートをかける必要がある。このためには、入力信号にエラーが生じたことをＭＣＤ１，ＤＩＲ１０が検知して、その情報データをマイコン３，３０に入力し、マイコン３，３０がＤＳＰ２，２０を制御して出力信号をミュートしなければならない。
【０００８】
また、ＭＣＤ１，ＤＩＲ１０への入力信号の状態が変化した場合、例えば入力信号のサンプリング周波数が変化した場合には、ＤＳＰ２，２０を再設定する必要がある。この場合も同様に、入力信号の状態が変化したことをＭＣＤ１，ＤＩＲ１０が検知して、その情報データをマイコン３，３０に入力し、マイコン３，３０がＤＳＰ２，２０を制御して、ＤＳＰ２，２０におけるプログラムや係数を再設定しなければならない。
【０００９】
従って、従来の音響機器の信号処理装置においては、入力信号の変化に対して行わなければならない制御（ＤＳＰ２，２０におけるミュートや再設定等）に時間遅延を生じて、ノイズが発生したり、音声が出力されるまでに時間がかかって音途切れが発生するという問題点があった。
【００１０】
本発明はこのような問題点に鑑みなされたものであり、入力信号の変化に対して即座に追従することができ、各種の不具合を発生することのない音響機器の信号処理装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、上述した従来の技術の課題を解決するため、
（ａ）デジタル・オーディオ信号を処理する音響機器の信号処理装置において、入力されたデジタル・オーディオ信号をデコードしてマルチ・チャンネル音声信号を出力するマルチ・チャンネル・デコーダ（１００）と、前記マルチ・チャンネル・デコーダの出力信号を処理するデジタル・シグナル・プロセッサ（２００）と、前記デジタル・シグナル・プロセッサを制御するマイクロ・コンピュータと（３００）を１つの集積回路（ＩＣ１）として構成すると共に、前記集積回路内に、前記デジタル・シグナル・プロセッサで用いるデータを記憶するメモリ（４００）と、前記マルチ・チャンネル・デコーダへの入力信号の状態が変化したことを検出する変化検出部（５００）を設け、前記変化検出部によって前記マルチ・チャンネル・デコーダへの入力信号の状態が変化したことが検出されたとき、前記デジタル・シグナル・プロセッサは、前記マイクロ・コンピュータを介することなく前記メモリより前記データを読み出して自己の状態を再設定することを特徴とする音響機器の信号処理装置を提供し、
（ｂ）デジタル・オーディオ信号を処理する音響機器の信号処理装置において、入力されたデジタル・オーディオ信号を受信してデータとクロックを出力するデジタル・インタフェース・レシーバ（１００）と、前記デジタル・インタフェース・レシーバの出力信号を処理するデジタル・シグナル・プロセッサ（２００）と、前記デジタル・シグナル・プロセッサを制御するマイクロ・コンピュータ（３００）とを１つの集積回路（ＩＣ１）として構成すると共に、前記集積回路内に、前記デジタル・シグナル・プロセッサで用いるデータを記憶するメモリ（４００）と、前記デジタル・インタフェース・レシーバへの入力信号の状態が変化したことを検出する変化検出部（５００）を設け、前記変化検出部によって前記デジタル・インタフェース・レシーバへの入力信号の状態が変化したことが検出されたとき、前記デジタル・シグナル・プロセッサは、前記マイクロ・コンピュータを介することなく前記メモリより前記データを読み出して自己の状態を再設定することを特徴とする音響機器の信号処理装置を提供する。
【００１２】
【発明の実施の形態】
以下、本発明の音響機器の信号処理装置について、添付図面を参照して説明する。図１は本発明の音響機器の信号処理装置の一実施例を示すブロック図、図２は本発明の音響機器の信号処理装置の詳細構成例を示すブロック図である。
【００１３】
図１に示す本発明の信号処理装置は、図３にて説明したようなＭＣＤを備えた信号処理装置または図４にて説明したようなＤＩＲを備えた信号処理装置である。図１において、１００はＭＣＤまたはＤＩＲである。ＭＣＤであれば、その入力信号は図３にて説明したように、圧縮されたマルチ・チャンネル音声であるデジタル・オーディオ信号（non-PCM）であり、ＤＩＲであれば、その入力は図４にて説明したように、IEC60958もしくはIEC61937に準したインタフェース・フォーマットにて伝送されたデジタル・オーディオ信号（S/PDIF）である。図１では、それらを簡略化してInput dataとしている。
【００１４】
さらに、ＭＣＤであれば、その出力信号は図３にて説明したように、例えば、Ｌ／Ｒ／ＳＬ／ＳＲ／Ｃ／Ｌfeの５．１チャンネルの音声信号（マルチ・チャンネル音声信号）であり、ＤＩＲであれば、その出力は図４にて説明したように、データ及びクロックである。図１では、それらを簡略化してAudio dataとしている。ＤＳＰ２００の出力信号も、ＭＣＤの場合には、例えば、Ｌ／Ｒ／ＳＬ／ＳＲ／Ｃ／Ｌfeの５．１チャンネルの音声信号であり、ＤＩＲの場合には、データ及びクロックである。なお、マルチ・チャンネル音声信号としては、２チャンネルや６．１チャンネル等の場合もある。
【００１５】
図１において、ＭＣＤまたはＤＩＲ１００とＤＳＰ２００とマイコン３００とメモリ４００とは、情報バスにて互いに接続されている。また、ＭＣＤまたはＤＩＲ１００とＤＳＰ２００とマイコン３００と変化検出部５００とは、情報バスにて互いに接続されている。さらに、ＭＣＤまたはＤＩＲ１００とＤＳＰ２００とマイコン３００とは、制御バスにて互いに接続されている。
【００１６】
メモリ４００は、ＤＳＰ２００に設定する音場補正のため等の各種の係数を記憶するものである。変化検出部５００は、少なくとも、第１，第２の入力信号情報レジスタ５０１，５０２を備え、ＭＣＤまたはＤＩＲ１００への入力信号の状態の変化を検出するものである。ＤＳＰ２００の後段には、ＡＮＤ回路６００が設けられている。以上のＭＣＤまたはＤＩＲ１００，ＤＳＰ２００，マイコン３００，メモリ４００，変化検出部５００，ＡＮＤ回路６００は、１つの集積回路ＩＣ１として構成されている。
【００１７】
以上のように構成される本発明の信号処理装置において、入力信号（Input data）にエラーが発生した場合の動作について説明する。ＭＣＤまたはＤＩＲ１００は、入力信号にエラーが発生したことを検出すると、情報データとしてハイからローへと切り替わるエラー検出データを発生する。このエラー検出データは、情報バスを介してマイコン３００やＤＳＰ２００に入力される。このエラー検出データは、ＡＮＤ回路６００の一方の入力端子にも直接入力されている。ＡＮＤ回路６００の一方の入力がローとなることから、ＤＳＰ２００から信号が出力されていても、ＡＮＤ回路６００からの出力信号（Output data）は強制的に“０”となる。
【００１８】
本発明では、ＤＳＰ２００の後段に、ＭＣＤまたはＤＩＲ１００より出力されたエラー検出データに応じて、ＤＳＰ２００の出力信号を強制的に“０”にしてミュートをかけるハードウェアによる強制的ミュート回路を設けている。従って、ＭＣＤまたはＤＩＲ１００においてエラーが検出されると即座にミュートがかかり、ほとんど時間遅延を生じることがないので、実質的にノイズが発生しない。
【００１９】
本実施例では、エラー検出データをハイからローへと切り替わる信号としたが、ローからハイへと切り替わる信号であれば、ＡＮＤ回路６００の前段にインバータを設ければよい。また、本実施例では、強制的ミュート回路としてＡＮＤ回路６００としたがトランジスタによって構成してもよく、具体的な回路構成は本実施例に限定されるものではない。本実施例では、エラー検出データを集積回路ＩＣ１の外部に出力するための出力端子７０１を備えている。
【００２０】
次に、ＭＣＤまたはＤＩＲ１００への入力信号の状態、例えば入力信号のサンプリング周波数が変化した場合の動作について説明する。変化検出部５００がＭＣＤまたはＤＩＲ１００への入力信号の状態の変化を検出すると、変化検出部５００は、情報バスを介して変化検出データをＤＳＰ２００とマイコン３００に入力する。本発明では、ＤＳＰ２００とメモリ４００とが情報バスによって接続されているので、ＤＳＰ２００におけるプログラムを、マイコン３００を介することなく直接起動させて、係数を設定することができる。
【００２１】
即ち、ＭＣＤまたはＤＩＲ１００への入力信号の状態が変化したことが変化検出部５００によって検出され、変化検出データが情報バスによりＤＳＰ２００に直接伝達されると、ＤＳＰ２００はメモリ４００より係数（データ）を読み込んで自己の状態を再設定する。よって、本発明の信号処理装置は、入力信号の変化に対して即座に追従することができる。
【００２２】
さらに、変化検出部５００の具体的構成について説明する。変化検出部５００は、図２に示すように、メモリセルＤ０〜Ｄ７よりなる第１の入力信号情報レジスタ５０１と、メモリセルＤ０’〜Ｄ７’よりなる第２の入力信号情報レジスタ５０２とを備える。図２は、変化検出部５００をハードウェアによって構成する場合の一例である。
【００２３】
本発明は、入力信号情報レジスタを２段で設けている。第１の入力信号情報レジスタ５０１には、常に最新のデータが入力されて更新される。第２の入力信号情報レジスタ５０２は、旧データを保持し、必要に応じて第１の入力信号情報レジスタ５０１の情報を第２の入力信号情報レジスタ５０２に転送する。この転送のタイミング及びデータの転送はマイコン３００によって制御される。集積回路ＩＣ１（ＤＳＰ２００）は、第２の入力信号情報レジスタ５０２に記憶されたデータにて動作するようになっている。
【００２４】
図２において、第１，第２の入力信号情報レジスタ５０１，５０２のメモリセルＤ０〜Ｄ７，Ｄ０’〜Ｄ７’それぞれの出力はＥＸＯＲ回路部５０４のそれぞれのＥＸＯＲ回路に入力され、排他的論理和がとられる。ＥＸＯＲ回路部５０４の出力と制御レジスタ５０３のメモリセルＣ０〜Ｃ７の出力はＡＮＤ回路部１０５のそれぞれのＡＮＤ回路に入力され、論理積がとられる。制御レジスタ５０３は、変化検出データの有効／無効を切り換えるためのものである。ＡＮＤ回路部５０５の全てのＡＮＤ回路の出力はＯＲ回路５０６に入力されて論理和がとられ、変化検出データとなる。
【００２５】
図２に示すようなハードウェアの代わりに、変化検出部５００を次のようにソフトウェアによっても構成することができる。第１，第２の入力信号情報レジスタ５０１，５０２をビット毎に比較する。必要でない情報（ビット）をマスク（無視）する。そして、第１，第２の入力信号情報レジスタ５０１，５０２の情報に違いがあれば、所定のタイミングで、変化検出データを有効にし、第１の入力信号情報レジスタ５０１の値を第２の入力信号情報レジスタ５０２の値に置き換える。
【００２６】
このように、変化検出部５００をソフトウェアによって構成した場合、図２における制御レジスタ５０３〜ＯＲ回路５０６が不要となる。これらの回路部分がソフトウェアによって実現されることとなる。よって、変化検出部５００は、少なくとも、第１，第２の入力信号情報レジスタ５０１，５０２を備える。
【００２７】
第１の入力信号情報レジスタ５０１の情報を第２の入力信号情報レジスタ５０２に転送して、集積回路ＩＣ１（ＤＳＰ２００）の動作を再設定するタイミングは、マイコン３００より第２の入力信号情報レジスタ５０２の情報更新の指示がなされたときである。変化検出データが出力されてからどのタイミングでＤＳＰ２００を再設定するかは、適宜に設定すればよい。本実施例では、変化検出データを集積回路ＩＣ１の外部に出力するための出力端子７０２を備えている。
【００２８】
ところで、ＭＣＤまたはＤＩＲ１００への入力信号（Input data）に含まれる情報は、例えば次のようなものである。ＭＣＤの場合、サンプリング周波数，低域（Ｌfe）信号のオン，コピー可／不可，チャンネル情報，データタイプ，エラーフラグ，ビットストリーム番号等であり、ＤＩＲの場合、サンプリング周波数，プリエンファシスの有／無，コピー可／不可，オーディオデータ／非オーディオデータ，カテゴリーコード，データタイプ，バリディティフラグ等である。
【００２９】
【発明の効果】
以上詳細に説明したように、本発明の音響機器の信号処理装置は、マルチ・チャンネル・デコーダ（ＭＣＤ）またはデジタル・インタフェース・レシーバ（ＤＩＲ）と、デジタル・シグナル・プロセッサ（ＤＳＰ）と、マイクロ・コンピュータ（マイコン）とを１つの集積回路として構成し、ＤＳＰの後段に、強制的ミュート回路を設けたり、集積回路内に、ＤＳＰで用いるデータを記憶するメモリと、ＭＣＤまたはＤＩＲへの入力信号の状態が変化したことを検出する変化検出部を設け、入力信号の状態が変化したことが検出されたとき、ＤＳＰは、マイコンを介することなくメモリよりデータを読み出して自己の状態を再設定するようにしたので、入力信号の変化に対して即座に追従することができ、各種の不具合を発生することがない。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の詳細構成例を示すブロック図である。
【図３】マルチ・チャンネル・デコーダを備えた信号処理装置の従来例を示すブロック図である。
【図４】デジタル・インタフェース・レシーバを備えた信号処理装置の従来例を示すブロック図である。
【符号の説明】
１００  マルチ・チャンネル・デコーダまたはデジタル・インタフェース・レシーバ（ＭＣＤまたはＤＩＲ）
２００  デジタル・シグナル・プロセッサ（ＤＳＰ）
３００  マイクロ・コンピュータ（マイコン）
４００  メモリ
５００  変化検出部
５０１，５０２  入力信号情報レジスタ
６００  ＡＮＤ回路（強制的ミュート回路）
７０１，７０２  出力端子
ＩＣ１  集積回路
【図１】
0003700926.tif 000002
【図２】
0003700926.tif 000003
【図３】
0003700926.tif 000004
【図４】
0003700926.tif 000005