(57)【特許請求の範囲】
【請求項１】
データ伝送における受信回路において、
伝送されたデータ信号を入力として、基準電圧と比較してその結果を出力する第１及び第２の入力バッファ回路と、
前記第１の入力バッファ回路の出力を入力とするフリップフロップ回路と、
前記第１及び第２の入力バッファ回路の出力を入力とするエクスクルーシブ・ＮＯＲ回路と、
そのエクスクルーシブ・ＮＯＲ回路の出力と同期転送用クロックとを入力とするＡＮＤ回路と、
前記第１及び第２の入力バッファ回路の他の入力端子にそれぞれ接続され、前記基準電圧として可変電圧を出力する第１及び第２の可変電圧源とを備え、
前記ＡＮＤ回路の出力を前記フリップフロップ回路のクロック入力とし、
前記第１の入力バッファ回路の出力を第１の遅延回路を介して前記第１の可変電圧源の入力に接続し、この第１の可変電圧源はその入力変化に応じて同じ方向に出力電圧を変化させ、
前記第２の入力バッファ回路の出力を第２の遅延回路を介して前記第２の可変電圧源の入力に接続し、この第２の可変電圧源はその入力変化に応じて反対方向に出力電圧を変化させることを特徴とする伝送遅延改善回路。
【請求項２】
データ伝送における受信回路において、
伝送されたデータ信号を入力として、基準電圧と比較してその結果を出力する第１及び第２の入力バッファ回路と、
前記第１の入力バッファ回路の出力を入力とするフリップフロップ回路と、
前記第１及び第２の入力バッファ回路の出力を入力とするエクスクルーシブ・ＮＯＲ回路と、
そのエクスクルーシブ・ＮＯＲ回路の出力と同期転送用クロックとを入力とするＡＮＤ回路と、
前記第１及び第２の入力バッファ回路の他の入力端子にそれぞれ接続され、前記基準電圧として可変電圧を出力する第１及び第２の可変電圧源とを備え、
前記ＡＮＤ回路の出力を前記フリップフロップ回路のクロック入力とし、
前記第１の入力バッファ回路の出力をインバータ回路及び第１の遅延回路を介して前記第１の可変電圧源の入力に接続し、この第１の可変電圧源はその入力変化に応じて反対方向に出力電圧を変化させ、
前記第２の入力バッファ回路の出力を第２の遅延回路を介して前記第２の可変電圧源の入力に接続し、この第２の可変電圧源はその入力変化に応じて反対方向に出力電圧を変化させることを特徴とする伝送遅延改善回路。
【請求項３】
前記第１及び第２の可変電圧源は、第１の抵抗素子を電源側、第２の抵抗素子を接地側にして直列接続すると共に、第３の抵抗素子とスイッチング素子とを直列接続にして、前記第２の抵抗素子に並列接続して構成され、
前記スイッチング素子のゲートに前記遅延回路の出力が入力されることを特徴とする請求項２記載の伝送遅延改善回路。
【請求項４】
前記スイッチング素子が、Ｎチャンネル電解効果トランジスタであることを特徴とする請求項３記載の伝送遅延改善回路。
【請求項５】
前記第１及び第２の遅延回路の遅延時間を、前記フリップフロップ回路のセットアップ時間よりも大きくすることを特徴とする請求項１〜４のいずれかに記載の伝送遅延改善回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ伝送における、波形なまりによる受信側の遅延マージンを改善してノイズ耐力を向上した伝送遅延改善回路に関する。
【０００２】
【従来の技術】
一般的なデータ伝送方式においては、受端側におけるデータのレベル確定は入力バッファのデータ入力端子の電圧レベルが、もう一方の入力端子であるレファレンス電圧端子の電圧レベルより高いか低いかで判定される。その際、データ入力端でのレベル確定後から次段のフリップフロップ（以下、Ｆ／Ｆと略す）に入力されるクロックの立ち上がりエッジまでの時間が、Ｆ／Ｆにおけるデータ保持に必要な時間（以下、ｓｅｔｕｐ時間：Ｔｓｕと呼ぶ）以上であることが、データ伝送が正確に行われる条件となる。
【０００３】
【発明が解決しようとする課題】
しかしながら、図４に示すように、従来の同期転送方式において、数ｍのケーブルを介在したデータ伝送を行った場合、ケーブルにおける波形減衰のため、立ち上がり及び立ち下がり波形がなまり、レファレンス電圧を交差するタイミングが後ろにずれてしまい、結果としてＦ／Ｆのｓｅｔｕｐ時間：Ｔｓｕを満足せず、データ伝送が正確に行われないという問題があった。
【０００４】
そこで本発明は、データに重畳されるノイズによる受端側の誤動作を防止すると共に、遅延改善によるシステム性能向上およびノイズ耐力向上による信頼性向上を図る伝送遅延改善回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、従来固定値であったレファレンス電圧値を可変させることで、データ電圧と交差するタイミングを早め、Ｆ／Ｆのｓｅｔｕｐ時間：Ｔｓｕを確保し、従来の伝送方式では不可能だったタイミングでもデータ伝送を確実に行い、あわせて同一データをレファレンス電圧の異なる２個の入力バッファに入力し、その出力レベルを監視することでデータに重畳されるノイズによる受端側の誤動作を防止することを特徴とする。
【０００６】
以上の構成によって、遅延改善によるシステム性能向上およびノイズ耐力向上による信頼性向上を図る。
【０００７】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【０００８】
図１を参照すると、受信回路２において入力端子に２分配したデータの電圧を各々入力する入力バッファ回路を２個有している。各々の入力バッファ３−１，３−２において、もう一方の入力端子に、その入力バッファの出力電圧を受けて、それぞれ異なる電圧レベルに可変するレファレンス電圧Ｖｒｅｆ１，Ｖｒｅｆ２を入力している。
【０００９】
入力バッファ３−１の出力は次段のＦ／Ｆ９に入力される。また、入力バッファ３−１，３−２の出力電圧を入力するエクスクルーシブ・ＮＯＲ回路（以下、ＥＸ＿ＮＯＲと略す）６の出力と同期転送用クロック７を２つの入力とするＡＮＤ回路８を有し、ＡＮＤ回路８の出力はＦ／Ｆ９のクロック端子に入力される。
【００１０】
次に上記受信回路の動作について説明する。受信回路２において、ケーブル１を介して伝送されたデータ波形を２分配し、各々入力バッファ３−１，３−２のデータ入力端子に入力する。入力容量が２倍となるためその分波形なまりも大きくなるが、ケーブル減衰による波形なまりよりは影響が小さい場合を前提とする。またレシーバＬＳＩチップ内にて２分配するため入力バッファ間の距離は短く反射の影響は問題ないレベルとする。入力バッファ３−１，３−２のもう一方の入力端子には、入力バッファの出力電圧を受けて可変する基準電圧源４−１，４−２の出力電圧が入力される。
【００１１】
次に図２を参照して、基準電圧源４−１，４−２（以下、各Ｖｒｅｆ１、Ｖｒｅｆ２と略す）の動作を説明する。
【００１２】
Ｖｒｅｆ１は抵抗Ｒ１，Ｒ２，Ｒ３とＮ＿ｃｈ電解効果トランジスタＴｒ１から構成される。電解効果トランジスタＴｒ１のゲート端子には入力バッファ３−１の出力電圧をインバータ回路ＩＮＶ１によってレベル反転させ、遅延回路ＤＬ１を介して入力する。
【００１３】
入力バッファ３−１の出力電圧がＨｉｇｈレベル（電源電圧レベル）になるとインバータ回路ＩＮＶ１にてＬｏｗレベルに反転するため、遅延回路ＤＬ１にて設定された任意の遅延時間分だけ遅れて電解効果トランジスタＴｒ１がｏｆｆする。
【００１４】
電解効果トランジスタＴｒ１がｏｆｆすると、Ｖｒｅｆ１は、
Ｖｒｅｆ１＝Ｒ２／（Ｒ１＋Ｒ２）
となる。
【００１５】
入力バッファ３−１の出力電圧がＬｏｗレベル（グランド電圧レベル）のときは、インバータ回路ＩＮＶ１にてＨｉｇｈレベルに反転するため、遅延回路ＤＬ１にて設定された任意の遅延時間分だけ遅れて電解効果トランジスタＴｒ１がｏｎする。
【００１６】
電解効果トランジスタＴｒ１がｏｎすると、Ｖｒｅｆ１は、
Ｖｒｅｆ１＝（Ｒ２／／（Ｒ３＋Ｒｏｎ））／｛Ｒ１＋（Ｒ２／／（Ｒ３＋Ｒｏｎ））｝
但し、Ｒ２／／（Ｒ３＋Ｒｏｎ）…  Ｒ２と（Ｒ３＋Ｒｏｎ）との並列接続抵抗値（Ｒｏｎ：Ｎ＿ｃｈ電解効果トランジスタのｏｎ抵抗値）とする。
【００１７】
入力バッファ３−１の出力レベルがＬｏｗレベル（トランジスタｏｎ）時におけるＲ２と（Ｒ３＋Ｒｏｎ）との並列接続抵抗値は、Ｈｉｇｈレベル（トランジスタｏｆｆ）時の抵抗値Ｒ２より小さくなるため、Ｈｉｇｈレベル時のＶｒｅｆ１の値は、Ｌｏｗレベル時より大きくなる。
【００１８】
一方、Ｖｒｅｆ２の回路構成は、基準電圧源：Ｖｒｅｆ１の回路とほぼ同じだが、入力バッファ３−２の出力電圧を電解効果トランジスタＴｒ２のゲート端子に入力させるのに、インバータ回路を削除して、遅延回路ＤＬ２のみを介して入力させている。よってＶｒｅｆ２は入力バッファ３−２の出力レベルがＨｉｇｈレベル時に電解効果トランジスタＴｒ２はｏｎし、Ｌｏｗレベル時にｏｆｆするため、Ｈｉｇｈレベル時のＶｒｅｆ２の値のほうが小さくなる。
【００１９】
なおＶｒｅｆ１，Ｖｒｅｆ２共に可変する電圧レベルは、使用する抵抗値により任意に設定可能である。
【００２０】
次に図１，２及び図３を参照して、動作の詳細な説明を行う。ケ−ブル１を介した波形なまりの大きいデータが入力バッファ３−１，３−２に各々入力される。
【００２１】
入力バッファ３−１では、データがＨｉｇｈレベルからＬｏｗレベルに変化する場合、データ変化前のＶｒｅｆ１は入力バッファ３−１の出力電圧がＨｉｇｈレベルであるのでＮ＿ｃｈ電解効果トランジスタＴｒ１がｏｆｆし、Ｌｏｗレベル時より大きい値、すなわちデータの電圧値と近い値に設定されている。よって早いタイミングでデータレベルが確定し、次段のＦ／Ｆのｓｅｔｕｐ時間：Ｔｓｕを満足した時間が確保される。Ｖｒｅｆ１の値がデータが確定した後変化するように、遅延回路ＤＬ１で遅延時間を設定する。
【００２２】
データがＬｏｗレベルからＨｉｇｈレベルに変化する場合も同様である。
【００２３】
入力バッファ３−２は、データとＶｒｅｆ１が交差するような電圧変動（ノイズ）が発生した場合、Ｆ／Ｆにおけるデータレベル誤認識を防ぐために使用される。
【００２４】
入力バッファ３−２に入力するＶｒｅｆ２は、Ｖｒｅｆ１とは逆にデータの電圧値より離れたレベルになるよう設定される。つまりＶｒｅｆ２は、データがＨｉｇｈレベルからＬｏｗレベルに変化する場合、入力バッファ３−２の出力電圧がデータ変化前はＨｉｇｈレベルであるので電解効果トランジスタＴｒ２がｏｎし、Ｌｏｗレベル時よりも小さい値、すなわちデータの電圧レベルと離れた値に設定されているため、データ波形にノイズが重畳しても入力バッファ３−２の出力レベルは変化しない。
【００２５】
正常にデータのレベルが変化するならば、入力バッファ３−１，３−２の出力レベルは同一となる。よって入力バッファ１，２の出力をＥＸ＿ＮＯＲ回路６に入力し（同一レベルならばＨｉｇｈレベルを出力、異レベルならばＬｏｗレベル出力）、さらにＥＸ＿ＮＯＲ回路６の出力と同期クロック７とをＡＮＤ回路８に入力し、ＡＮＤ回路８の出力をＦ／Ｆ回路９のクロック端子に入力すれば、入力バッファ３−１，３−２の出力が同一レベルならばＥＸ＿ＮＯＲ回路６の出力がＨｉｇｈレベルとなるためクロック７の立ち上がりエッジが有効になり、異なるレベルならばＥＸ＿ＮＯＲ回路６の出力がＬｏｗレベルとなるためクロック７の立ち上がりエッジは無効となり、ノイズ耐力の有る受信回路となる。
【００２６】
以上述べたように、Ｆ／Ｆ前段の入力バッファのレファレンス電圧を可変させることにより早いタイミングでデータレベルを確定させることで遅延マージンを改善することができ、かつ同一データを入力し、レファレンス電圧が入力バッファのレファレンス電圧と異なる値に可変させる入力バッファを用意することで、データの電圧レベルの変化がノイズによるものか、正常なレベル変化かを判定することが可能となり、ノイズによる誤動作を防止することができる。
【００２７】
【発明の効果】
以上説明したように、本発明は、ケーブル伝送時の波形なまりによるＳｅｔｕｐタイミングでの遅延マージン逼迫を改善しかつノイズ耐力のある受信回路を提供することによって、システム性能および信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明の伝送遅延改善回路の構成図である。
【図２】本発明の伝送遅延改善回路に用いる基準電圧源の構成図である。
【図３】本発明の伝送遅延改善回路の動作を示すタイムチャートである。
【図４】従来の同期転送方式の波形なまりを示す説明図である。
【符号の説明】
１  ケーブル
２  受信回路
３−１，３−２  入力バッファ
４−１，４−２  基準電圧源
５−１，５−２  遅延回路
６  エクスクルーシブ・ＮＯＲ回路（ＥＸ＿ＮＯＲ）
７  同期転送用クロック
８  ＡＮＤ回路
９  フリップフロップ（Ｆ／Ｆ）
【図１】
0003678291.tif 000002
【図２】
0003678291.tif 000003
【図３】
0003678291.tif 000004
【図４】
0003678291.tif 000005