(57)【特許請求の範囲】
【請求項１】
制御型スルーレート出力バッファにおいて、
第１入力信号が第１論理状態を有する場合に第１充電電流を通過させ且つ前記第１入力信号が第２論理状態を有する場合に実質的に電流を通過させることのない第１スイッチと、第２入力信号が第２論理状態を有する場合に第１放電電流を通過させ且つ前記第２入力信号が第１論理状態を有する場合に実質的に電流を通過させることのない第２スイッチと、を具備している入力段、
前記第１充電電流をミラー動作して制御ノードへ第２充電電流を供給する充電段、
前記第１放電電流をミラー動作して前記制御ノードから第２放電電流を吸い込む放電段、
前記制御ノードへ接続しているコンデンサであって、前記制御ノード上の制御電圧が、前記第２充電電流と前記コンデンサの容量とによって画定される第１上昇スルーレートで高電圧へ上昇し且つ前記第２放電電流と前記コンデンサの容量とによって画定される第１下降スルーレートで前記高電圧から中間電圧へ下降し、前記第１上昇及び下降スルーレートが実質的に等しいコンデンサ、
前記制御ノード及び出力ノードへ接続されている出力段であって、前記第１上昇スルーレートを実質的に追跡する第２上昇スルーレートで出力電圧を上昇させるために前記出力ノードへ第１出力電流を供給し且つ前記第１下降スルーレートを実質的に追跡する第２下降スルーレートで出力電圧をプルダウンするために前記出力ノードから第２出力電流を吸い込み、出力電圧が実質的に前記第１下降スルーレートで下降すべく制限する前記制御ノードへ接続している第１トランジスタを具備している出力段、
前記制御ノード及び出力ノードへ接続しており、前記制御電圧が前記中間電圧に到達する場合に、前記制御電圧を前記中間電圧から低電圧へプルダウンし且つ前記出力ノードを低電圧へプルダウンするホールドダウン段、
を有していることを特徴とする出力バッファ。
【請求項２】
請求項１において、前記出力段が、
前記制御ノード及び出力ノードへ接続しており、前記第１出力電流を供給する第２トランジスタ、
前記第１トランジスタへ接続しており、前記第２出力電流を吸い込む第３トランジスタ、
を有していることを特徴とする出力バッファ。
【請求項３】
請求項２において、前記放電段が、
前記第１放電電流をミラー動作する第４トランジスタ、
前記第３及び第４トランジスタへ接続しており、トランジスタ電流を吸い込む第５トランジスタ、
を有していることを特徴とする出力バッファ。
【請求項４】
請求項３において、前記放電段が、更に、前記第３、第４、第５トランジスタ及び前記制御ノードへ接続している第６トランジスタを有していることを特徴とする出力バッファ。
【請求項５】
請求項４において、前記第６トランジスタが該トランジスタ電流をミラー動作して前記第２放電電流を吸い込むことを特徴とする出力バッファ。
【請求項６】
請求項５において、前記放電段が、更に、前記第４トランジスタと接地との間に接続されている抵抗を包含していることを特徴とする出力バッファ。
【請求項７】
請求項５において、前記ホールドダウン段が、更に、
前記出力ノードと接地との間に接続されている第７トランジスタ、
前記制御ノードへ接続している入力と、前記第７トランジスタへ接続している出力とを具備している第１インバータ、
を有していることを特徴とする出力バッファ。
【請求項８】
請求項７において、前記ホールドダウン段が、更に、
前記第１インバータの出力へ接続しているゲートと、接地へ接続しているソースと、前記第３、第４、第５、第６トランジスタへ接続しているドレインとを具備している第８トランジスタ、
前記第１インバータの出力へ接続している入力を具備している第２インバータ、
を有していることを特徴とする出力バッファ。
【請求項９】
請求項８において、前記ホールドダウン段が、更に、前記第４トランジスタ及び前記第２インバータの出力へ接続している第９トランジスタを包含していることを特徴とする出力バッファ。
【請求項１０】
請求項８において、前記ホールドダウン段が、更に、
前記制御ノードと接地との間に接続されており抵抗を介して電源へ接続されているゲートを具備している第９トランジスタを包含していることを特徴とする出力バッファ。
【請求項１１】
請求項７において、前記充電段が、
前記第１充電電流をミラー動作して前記第２充電電流を出力し且つゲートを具備している第８トランジスタ、
第９トランジスタ電流を供給する第９トランジスタ、
前記第９トランジスタ電流をミラー動作して前記第８トランジスタのゲートへターンオフ電流を供給する第１０トランジスタ、
を包含していることを特徴とする出力バッファ。
【請求項１２】
請求項１１において、前記充電段が、更に、
電圧ノード、
前記電圧ノードと接地との間に接続されており第１１トランジスタ電流を供給する第１１トランジスタ、
前記第１１トランジスタ電流をミラー動作して前記第９トランジスタ電流を吸い込む第１２トランジスタ、
を有していることを特徴とする出力バッファ。
【請求項１３】
請求項１２において、前記充電段が、更に、電源ノードと前記電圧ノードとの間に接続されている抵抗を包含していることを特徴とする出力バッファ。
【請求項１４】
請求項１において、前記第２充電電流が前記第１充電電流よりも大きいことを特徴とする出力バッファ。
【請求項１５】
請求項１において、前記ホールドダウン段が、更に、
前記出力ノードと接地との間に接続されている第２トランジスタ、
前記制御ノードへ接続している入力と、前記第２トランジスタへ接続している出力とを具備している第１インバータ、
を包含していることを特徴とする出力バッファ。
【請求項１６】
請求項１５において、前記ホールドダウン段が，更に、
前記第１インバータの出力へ接続しているゲートと接地へ接続しているソースとを具備している第３トランジスタ、
前記第１インバータの出力へ接続している入力を具備している第２インバータ、
を包含していることを特徴とする出力バッファ。
【請求項１７】
請求項１６において、前記ホールドダウン段が、更に、前記入力段及び前記第２インバータの出力へ接続している第４トランジスタを包含していることを特徴とする出力バッファ。
【請求項１８】
請求項１６において、前記ホールドダウン段が、更に、前記制御ノードと接地との間に接続されており、抵抗を介して電源へ接続しているゲートを具備している第４トランジスタを包含していることを特徴とする出力バッファ。
【請求項１９】
請求項１において、前記第２入力信号が前記第１入力信号の反転したものであることを特徴とする出力バッファ。
【請求項２０】
請求項１において、前記入力段が、
前記第１充電電流を供給する第２トランジスタ、
電源ノードと前記第２トランジスタとの間に接続している第１抵抗、
前記第１放電電流を供給する第３トランジスタ、
前記電源ノードと前記第２トランジスタとの間に接続している第２抵抗、
を包含していることを特徴とする出力バッファ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に関するものであって、更に詳細には、特定した負荷範囲に亘って実質的に出力負荷とは独立的なスイッチング遅延を有しており、且つ負荷、温度、電源及びエッジ遷移とは実質的に独立的な制御された出力エッジレートを与えるＴＴＬコンパチ高速出力バッファに関するものである。
【背景技術】
【０００２】
出力バッファは多数の機能を達成することの可能な回路である。第一に、出力バッファは、一群の入力電圧レベルを異なった一群の出力電圧レベルへ変換することがしばしば要求される。出力バッファは、更に、その出力バッファがＥＣＬ即ちエミッタ結合論理と共に内部的に設計される場合であっても、ＴＴＬコンパチ即ち互換性の出力信号を発生することが必要とされる場合が多々ある。更に、出力バッファは、通常、大きな電圧の振れによってプリント回路基板上の高度に容量的に負荷がかけられている信号及びバスラインを駆動することが要求される。
【０００３】
複雑な高速デジタルシステムにおいて使用される出力バッファは、しばしば、電圧変換及び容量駆動特性を有するのみならず、厳しいタイミング拘束条件を充足することが必要とされる。これらのタイミング拘束条件としては、（１）出力負荷、周囲温度変化、電源電圧、遷移極性とは独立的な一定のバッファ遅延、及び（２）制御されたランプレート特性を示す出力エッジなどがある。
【０００４】
出力バッファが出力クロックドライババッファとして使用される場合には、厳しいタイミング拘束条件は特に重要である。出力クロックドライババッファは、集積回路基板上のその他の集積回路に対して重要なシステムクロック信号を供給し、且つそれが発生された集積回路へフィードバックされる場合がある。
【０００５】
出力クロックドライババッファは複数個のドライバを有する場合があり、その場合に、各ドライバは他のクロック信号から位相がオフセットされているクロック信号を駆動する。各ドライバが異なった出力負荷を有する場合であっても、各ドライバは異なったクロック信号間で臨界的なタイミング関係を充足するものでなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、温度及び電源範囲に亘ってその負荷とは独立的な一定の遅延を有する出力バッファに対する需要が存在している。出力が高又は低の何れかから低又は高へ遷移するために必要な時間はバッファ遅延の主要な部分であるから、負荷、温度、ＶCC電圧、遷移極性における変動に亘って制御された出力スルーレートを有するバッファは、この臨界的なタイミング条件を充足することが可能である。
【０００７】
臨界的なタイミング条件を充足することが可能であることに加えて、制御された出力スルーレートの別の利点は、出力波形においてのオーバーシュート及びアンダーシュートを最小とする値に設定することが可能であるということである。制御されていない高速なエッジを有するバッファは、誘導性リードを有する環境において使用される場合には、出力信号上にリンギングを発生する場合があり、それは該出力により供給される回路内にタイミングエラーを発生する場合がある。従って、負荷、温度及び遷移極性と独立した制御可能で滑らかな出力遷移を供給する出力バッファを提供することが望まれている。
【課題を解決するための手段】
【０００８】
本発明は、入力信号を出力バッファの出力ノードへリピート即ち再現させる制御型スルーレート出力バッファを提供している。本出力バッファは入力段を有しており、該入力段は、電源から電流源への一定電流に対し電流経路を交互に与えることにより入力信号に応答する充電部分と放電部分とを有している。充電段は、第一充電電流の大きさにより及びコンデンサの容量により設定される上昇スルーレートで第一ノードを高電圧へ充電することにより該充電部分における電流に応答する。放電段は、第一ノードの上昇スルーレートに実質的に等しい下降スルーレートで第一ノードを中間低電圧へ放電することにより前記放電部分内の電流に応答する。第一ノードにおける上昇及び下降スルーレートは、特定した温度範囲、特定した電源範囲、特定した容量性負荷範囲に亘って実質的に一定であり、且つ上昇及び下降スルーレートは実質的に等しい。
【０００９】
第一ノードへ接続されているホールドダウン段が、第一ノードを低電圧へプルダウンし且つ出力ノードを最終的な低電圧へプルダウンすることにより、第一ノードの中間低電圧への放電に応答する。第一ノードと出力ノードとの間に接続されている出力段は、その充電及び放電期間中に第一ノードにおけるスルーレートに追従し、従って出力ノードの上昇及び下降スルーレートは第一ノードの上昇及び下降スルーレートと実質的に等しい。
【発明を実施するための最良の形態】
【００１０】
図１は本発明の一実施例に基づいて構成された非反転型制御型スルーレート出力バッファ１１０を示している。出力バッファ１１０は、最大で３０ＭＨｚまでの周波数を有することの可能な入力信号ＤＩＧを受取る差動入力段１１２を有している。充電段１１４がノードＡにおいて電圧を発生し、それはコンデンサＣ２の容量及び第一充電電流ＩＳＷ１の大きさにより実質的に設定される上昇スルーレートを有している。放電段１１６は実質的にノードＡにおける上昇スルーレートに等しい下降スルーレートでノードＡにおける電圧を放電する。ノードＡにおける上昇及び下降スルーレートは、−５５℃乃至＋１２５℃の温度範囲、４．５Ｖ乃至５．５Ｖの電源範囲、１５ｐＦ乃至６５ｐＦの出力容量負荷範囲に亘って実質的に一定であり、且つ上昇及び下降スルーレートは実質的に等しい。ホールドダウン段１１８はノードＡにおいての及び出力ノードＯＵＴにおいての高から低への電圧遷移の終了を制御する。出力段１２０は、充電段及び放電段期間中ノードＡにおけるスルーレートを追従し、従って出力ノードＯＵＴの上昇及び下降スルーレートはノードＡの上昇及び下降スルーレートと実質的に等しい。
【００１１】
図１に示した如く、入力段１１２は充電部分１２４と放電部分１２６とを有しており、その各々は電源ＶCCから電流源１２８への一定の電流ＩＳＷに対しての電流経路を交互に供給する。本発明の好適実施例においては、一定電流ＩＳＷは約３２０μＡである。
【００１２】
充電部分１２４はＰチャンネル充電用トランジスタＰ２を有しており、そのソースは充電用抵抗Ｒ１を介して電源ＶCCへ接続しており、且つＮＰＮ充電用入力トランジスタＱ８が設けられており、そのコレクタは充電用トランジスタＰ２の共通接続されたゲート及びドレインへ接続している。充電用入力トランジスタＱ８のベースは、入力信号ＤＩＧを受取るべく接続されており、一方そのエミッタは電流源１２８へ接続している。
【００１３】
放電部分１２６は、Ｐチャンネルダイオード接続型放電用トランジスタＰ３を有しており、そのソースは放電用抵抗Ｒ２を介して電源ＶCCへ接続しており、且つＮＰＮ放電用入力トランジスタＱ９が設けられており、そのコレクタは放電用トランジスタＰ３の共通接続されたゲート及びドレインへ接続している。放電用入力トランジスタＱ９のベースは、相補的入力信号ＣＤＩＧ（入力信号ＤＩＧに対して１８０度位相がずれている）を受取るべく接続されている。トランジスタＱ９のエミッタは電流源１２８へ接続している。
【００１４】
充電用入力トランジスタＱ８のベースへの入力信号ＤＩＧが低（約３Ｖ）であると、トランジスタＱ８はターンオフする。このことは、トランジスタＱ８及び充電用トランジスタＰ２をして電流源１２８により吸込まれる一定電流ＩＳＷの実質的にどの部分も供給することはない。一方、充電用入力トランジスタＱ８への入力信号ＤＩＧが高（約３．６Ｖ）であると、トランジスタＱ８はターンオンする。このことは、トランジスタＱ８及び充電用トランジスタＰ２をして、実質的に全ての一定電流ＩＳＷを供給する。
【００１５】
同様に、放電用入力トランジスタＱ９のベースへの相補的信号ＣＤＩＧが低電圧であると、トランジスタＱ９はターンオフし、トランジスタＱ９及び放電用トランジスタＰ３をして電流源１２８により吸込まれる一定電流ＩＳＷの実質的にどの部分も供給することがない。放電用入力トランジスタＱ９のベースへの信号ＣＤＩＧが高電圧であると、トランジスタＱ９はターンオンし、トランジスタＱ９及び放電用トランジスタＰ３をして電流源１２８により吸込まれる一定電流ＩＳＷの実質的に全てを供給させる。
【００１６】
従って、充電用入力トランジスタＱ８及び充電用トランジスタＰ２は、放電用入力トランジスタＱ９及び放電用トランジスタＰ３が一定な電流ＩＳＷの実質的にどの部分も供給することがない場合に、一定な電流ＩＳＷの実質的に全てを供給し、且つ放電用入力トランジスタＱ９及び放電用トランジスタＰ３が一定な電流ＩＳＷの実質的に全てを供給する場合には、一定な電流ＩＳＷの実質的にどの部分も供給することはない。
【００１７】
充電段１１４は、第一充電用電流ＩＳＷ１を充電用コンデンサＣ２へ供給することにより一定の上昇スルーレートでノードＡを充電する。
【００１８】
Ｐチャンネル充電用ミラートランジスタＰ１は、そのソースを電源ＶCCへ接続しており、そのゲートを充電用トランジスタＰ２のゲートへ接続しており、且つそのドレインをノードＡへ接続しており、第一充電用電流ＩＳＷ１を供給する。それらのゲートは接続されているので、充電用トランジスタＰ２及び充電用ミラートランジスタＰ１は実質的に等しいゲート対ソース電圧を有している。従って、充電用トランジスタＰ２のソース対ドレイン電圧が正となり、従って充電用トランジスタＰ２が導通状態となり始めると、充電用ミラートランジスタＰ１も導通状態を開始する。
【００１９】
充電用ミラートランジスタＰ１により導通される電流の大きさは、これらのトランジスタの相対的な寸法に依存する。例えば、図１に示した如く、充電用ミラートランジスタＰ１の面積が充電用トランジスタＰ２の面積の５倍大きいものである場合には、トランジスタＰ１はトランジスタＰ２よりも５倍の電流を導通させる。従って、充電用入力トランジスタＱ８及び充電用トランジスタＰ２が一定の電流ＩＳＷ、即ち約３２０μＡを導通させる場合には、トランジスタＰ１は約１．６ｍＡの電流を導通させる。
【００２０】
ノードＡと接地との間に接続されているコンデンサＣ２は、ノードＡに存在する電圧を保持する。その容量は、図１の回路においては約２．０ｐＦであるが、それはコンデンサＣ２により与えられる容量が充電段１１４の残部により与えられる容量に対して支配的であるように選択される。コンデンサＣ２は、バイアス従属性を有することのないポリシリコン対Ｎ＋コンデンサとして製造される。
【００２１】
動作について説明すると、充電用入力トランジスタＱ８が高電圧入力信号ＤＩＧを受取り且つターンオンする場合に、充電用ミラートランジスタＰ１が第一充電用電流ＩＳＷ１を発生し始める。充電用ミラートランジスタＰ１が第一充電用電流ＩＳＷ１を発生すると、コンデンサＣ２は充電動作を開始する。コンデンサＣ２が充電動作を開始すると、ノードＡにおける電圧が次式により決定される上昇スルーレートで上昇を開始する。
【００２２】
ｄｖ／ｄｔ  ＝  ＩＳＷ１／Ｃ
従って、コンデンサＣ２の容量又は第一充電用電流ＩＳＷ１を調節することにより、出力バッファのタイミング条件を充足し且つオーバーシュート及びアンダーシュートを減少させる上昇スルーレートを発生させることが可能である。本発明の好適実施例においては、約０．５３Ｖ／ｎｓ（１．６ｍＡ／３．０ｐＦ）の上昇スルーレートが発生される。付加的な１ｐＦがノードＡ上のシリコン接合負荷から発生するが、それはコンデンサＣ２により反映されることはない。
【００２３】
充電段１１４は、充電用ミラートランジスタＰ１が、充電用入力トランジスタＱ８がオフである場合にオフ状態を維持することを確保するためのバイアストランジスタを有している。従って、充電用トランジスタＰ２は、ＮチャンネルバイアストランジスタＮ８、ＮチャンネルバイアスミラートランジスタＮ９、Ｐチャンネル充電用バイアストランジスタＰ９及びＰチャンネル充電用バイアスミラートランジスタＰ８によりターンオフされる。
【００２４】
バイアストランジスタＮ８は、その共通接続されたゲート及びドレインがバイアス抵抗Ｒ８を介して電源ＶCCへ接続しており、且つそのソースは接地へ接続されており、バイアス電流Ｉｂを発生し且つバイアストランジスタＮ８を横断してゲート対ソース電圧を確立する。
【００２５】
バイアスミラートランジスタＮ９は、そのゲートをバイアストランジスタＮ８の共通接続されたゲート及びドレインへ接続しており、そのソースを接地へ接続しており、且つそのドレインを充電用バイアストランジスタＰ９の共通接続されたゲート及びドレインへ接続しており、充電用バイアストランジスタＰ９を介して等しいバイアス電流Ｉｅをプル即ち流すことによりバイアス電流Ｉｂをミラー動作即ち鏡像関係の動作を行なう。充電用バイアストランジスタＰ９は、その共通接続されたゲート及びドレインをバイアスミラートランジスタＮ９のドレインへ接続しており、且つそのソースを電源ＶCCへ接続しており、等しいバイアス電流Ｉｅを供給し且つ充電用バイアストランジスタＰ９を横断してゲート対ソース電圧を確立する。
【００２６】
充電用バイアスミラートランジスタＰ８は、そのゲートを充電用バイアストランジスタＰ９の共通接続されたゲート及びドレインへ接続しており、そのソースを電源ＶCCへ接続しており、且つそのドレインを充電用トランジスタＰ２のゲート及びドレインへ接続しており、充電用バイアストランジスタＰ９を介して流れる電流のミラー動作により低レベルの定常状態充電用バイアス電流Ｉｃｂを発生し、それは充電用入力トランジスタＱ８がターンオフされている場合に、充電用トランジスタＰ２を横断してのソース対ドレイン電圧を強制的に非導通電圧レベルとさせる。
【００２７】
放電段１１６は第一充電用電流ＩＳＷ１と等しくコンデンサＣ２を放電するためのシンク即ち吸込み用電流ＩＳＷ３を発生することにより、ノードＡの上昇スルーレートに実質的に等しい下降スルーレートでノードＡにおける電圧を放電させる。シンク用電流ＩＳＷ３を発生するためには、第一放電用電流ＩＳＷ２が最初に発生されねばならない。
【００２８】
Ｐチャンネル放電用ミラートランジスタＰ４のソースは電源ＶCCへ接続しており、そのゲートは放電用トランジスタＰ３のゲートへ接続しており、且つそのドレインはノードＢへ接続しており、そのゲートを放電用トランジスタＰ３のゲートへ接続させることにより第一放電用電流ＩＳＷ２を発生する。それらのゲートは共通接続されているので、放電用トランジスタＰ３及び放電用ミラートランジスタＰ４は実質的に等しいゲート対ソース電圧を有している。従って、トランジスタＰ３のソース対ドレイン電圧が正となり且つトランジスタＰ３が導通状態を開始すると、トランジスタＰ４も導通状態を開始する。
【００２９】
放電用ミラートランジスタＰ４により導通される電流の量はこれらのトランジスタの相対的な寸法に依存している。例えば、図１に示した如く、放電用ミラートランジスタＰ４の面積が放電用トランジスタＰ３の面積の約６倍大きいものである場合には、トランジスタＰ４は約６倍大きい電流を導通させる。従って、トランジスタＱ９及びトランジスタＰ３が一定の電流ＩＳＷ（約３２０μＡ）を導通する場合には、放電用ミラートランジスタＰ４は約１．９ｍＡの電流を導通させる。
【００３０】
放電用ノード抵抗Ｒ４は、放電用ミラートランジスタＰ４のドレインと接地との間に接続されており、第一放電用電流ＩＳＷ２の一部を導通させる。この小さな電流経路は、トランジスタＱ４がターンオフされている場合に、放電用出力トランジスタＱ４内に大きなリーク電流が発生することを防止している。
【００３１】
シンク（吸込み）用ＮＰＮトランジスタＱ６は、その共通接続されたベース及びコレクタを放電用ミラートランジスタＰ４のドレインへ接続しており、且つそのエミッタをシンク用ダイオード抵抗Ｒ５を介して接地へ接続しており、トランジスタＱ６のベース・エミッタ接合が順方向バイアスされる場合に、第一放電用電流ＩＳＷ２のほとんどを導通させる。
【００３２】
ＮＰＮシンク用ミラートランジスタＱ５のコレクタはノードＡへ接続しており、そのベースは放電用ミラートランジスタＰ４のドレインへ接続しており、そのエミッタはシンク用ミラー抵抗Ｒ６を介して接地へ接続しており、そのベースをシンク用トランジスタＱ６のベースへ接続することによりシンク用電流ＩＳＷ３を発生する。それらのベースは共通接続されているので、シンク用トランジスタＱ６及びシンク用ミラートランジスタＱ５は実質的に等しいベース対エミッタ電圧を有している。従って、トランジスタＱ６のベース対エミッタ電圧が順方向バイアスされ且つトランジスタＱ６が導通状態を開始すると、トランジスタＱ５も導通状態を開始する。
【００３３】
シンク用ミラートランジスタＱ５により導通される電流の量は、シンク用トランジスタＱ６によりシンク即ち吸込まれる電流と実質的に等しい。本発明の図１の実施例においては、シンク用トランジスタＱ６は約１．６ｍＡの電流をシンク即ち吸込む。従って、放電用入力トランジスタＱ９及び放電用トランジスタＰ３が一定の電流ＩＳＷ（約３２０μＡ）を導通すると、放電用ミラートランジスタＰ４は約１．９ｍＡの電流を導通し且つシンク用ミラートランジスタＱ５は約１．６ｍＡの電流を導通させる。残りの３００μＡは放電用出力トランジスタＱ４のベースにより受取られる（この点については後に説明する）。
【００３４】
放電用入力トランジスタＱ９がターンオンし且つ一定な電流ＩＳＷの実質的に全てを供給すると、放電用ミラートランジスタＰ４がターンオンし且つ第一放電電流ＩＳＷ２を発生する。電流ＩＳＷ２は、シンク用ミラートランジスタＱ５をターンオンさせ且つシンク用電流ＩＳＷ３を発生し、それはコンデンサＣ２を放電させる。実質的に同時的に、充電用入力トランジスタＱ８がターンオフし、その際に充電用ミラートランジスタＰ１が第一充電用電流ＩＳＷ１を発生することを停止させる。
【００３５】
従って、第一放電用電流ＩＳＷ２を調節することにより、ノードＡの上昇スルーレートと実質的に等しい下降スルーレートを発生させることが可能である。本発明の好適実施例においては、約０．５３Ｖ／ｎｓの下降スルーレート（１．６ｍＡ／３．０ｐＦ）が発生される。
【００３６】
ノードＡにおける電圧が低電圧まで減少されると、ホールドダウン段１１８がターンオンし且つノードＡにおける電圧、従って出力ノードＯＵＴにおける電圧を約０．５Ｖへプルダウンさせる。
【００３７】
ホールドダウン段１１８は、第一インバータ回路の入力端におけるノードＡの電圧をモニタする。この第一インバータ回路は、ソースを電源ＶCCへ接続している第一ＰチャンネルトランジスタＰ７を有しており、且つソースを接地へ接続しておりゲートをＰチャンネルトランジスタＰ７のゲートへ且つドレインをＰチャンネルトランジスタＰ７のドレインへ接続している第一ＮチャンネルトランジスタＮ７を有しており、ノードＡの電圧が約１．５Ｖ以下へ降下すると、高状態信号ＨＧＨを発生する。
【００３８】
Ｎチャンネル出力ホールドダウントランジスタＮ４は、そのゲートをＰ及びＮチャンネルトランジスタＰ７及びＮ７へ接続しており、ドレインを出力ノードＯＵＴへ接続しており、ソースを接地へ接続しており、高状態信号ＨＧＨを受取り、それに応答して、ターンオンし且つ出力ノードＯＵＴを約０．５ＶのＴＴＬコンパチ即ち互換性の最終低電圧へプルダウンさせる。
【００３９】
Ｎチャンネル放電用ノードトランジスタＮ３は、そのゲートをＰ及びＮチャンネルトランジスタＰ７及びＮ７のそれぞれのドレインへ接続しており、そのドレインをノードＢへ接続しており、そのソースを接地へ接続しており、高状態信号ＨＧＨを受取って、それに応答して、ターンオンし且つノードＢに残存する第一放電用電流ＩＳＷ２をシンク即ち吸込む。
【００４０】
第二インバータ回路は、ソースを電源ＶCCへ接続したＰチャンネルトランジスタＰ６を有すると共に、ソースを接地へ接続しておりゲートをＰチャンネルトランジスタＰ６のゲート及びノードＡへ接続しておりＰチャンネルトランジスタＰ６のドレインへ接続しているＮチャンネルトランジスタＮ６を有しており、高状態信号ＨＧＨを受取り、それに応答して、低状態信号ＬＯＷを発生する。
【００４１】
ＰチャンネルシャットオフトランジスタＰ５は、そのゲートをＰ及びＮチャンネルトランジスタＰ６及びＮ６のそれぞれのドレインへ接続しており、そのドレインを放電用トランジスタＰ３の共通接続されたゲート及びドレインへ接続しており、そのソースを電源ＶCCへ接続しており、低状態信号ＬＯＷを受取り、それに応答して、ターンオンし且つ一定の電流ＩＳＷを放電用入力トランジスタＱ９へ供給する。
【００４２】
シャットオフトランジスタＰ５がターンオンし且つ一定の電流ＩＳＷの供給を開始すると、放電用トランジスタＰ３はターンオフする。なぜならば、シャットオフトランジスタＰ５を横断しての電圧降下は放電用トランジスタＰ３をオン状態に維持するのに必要なゲート対ソース電圧よりも小さいからである。このことは、放電用トランジスタＰ３を横断してのソース対ドレイン電圧を強制的に非導通電圧レベルとさせる。
【００４３】
トランジスタＰ３がターンオフすると、放電用ミラートランジスタＰ４は第一放電用電流ＩＳＷ２の発生を停止する。電流ＩＳＷ２が停止すると、シンク用ミラートランジスタＱ５がシンク用電流ＩＳＷ３を発生することを停止し、その際にコンデンサＣ２の放電を停止させる。ＮＰＮ放電用出力トランジスタＱ４もターンオフされ、その際にゼロへ移行する第二放電用電流Ｉｄの供給を停止する。
【００４４】
シンク用電流ＩＳＷ３が停止された後にコンデンサＣ２の放電を継続するために、ＮチャンネルバイアスミラートランジスタＮ１０がホールドダウン電流Ｉｈｄを発生する。バイアスミラートランジスタＮ１０は、そのゲートをバイアストランジスタＮ８の共通接続されたゲート及びドレインへ接続しており、そのソースを接地へ接続しており、且つそのドレインをノードＡへ接続しており、バイアストランジスタＮ８におけるバイアス電流Ｉｂをミラー動作することによりホールドダウン電流Ｉｈｄを発生しようとする。
【００４５】
抵抗Ｒ１及び抵抗Ｒ２の機能は、乗算される第一充電用電流ＩＳＷ１及び乗算される第一放電用電流ＩＳＷ２のそれぞれに対して多少負の温度係数を与えることである。温度が増加すると、トランジスタＰ２及びトランジスタＰ３のゲート対ソース電圧は上昇し且つ抵抗Ｒ１及び抵抗Ｒ２を横断しての電圧降下は、トランジスタＰ１又はＰ４の何れかがそのゲート対ソース電圧として見る全電圧のより小さな百分率を占めるものとなる。
【００４６】
ノードＡの上昇スルーレートをトラッキング即ち追従するために、出力段１２０は、ＮＰＮ充電用出力トランジスタＱ１及びＮＰＮ放電用出力トランジスタＱ４を介して、出力ノードＯＵＴにおける容量性負荷へ結合させる。
【００４７】
充電用出力トランジスタＱ１は、そのコレクタを電流制限用抵抗Ｒ９を介して電源ＶCCへ接続しており、そのベースをノードＡへ接続しており、そのエミッタを出力ノードＯＵＴへ接続しており、ノードＡ上の電圧をそのベース・エミッタ接合を介して出力ノードＯＵＴにおける容量性負荷へ結合させる。充電用出力トランジスタＱ１は大型の出力装置であり、それは第一充電用電流ＩＳＷ１に与える影響を最小の状態としながら、出力負荷を駆動するために必要な約２０乃至５０ｍＡの電流を供給することが可能である。ノードＡにおける電圧が上昇し且つトランジスタＱ１のベース・エミッタ接合が順方向バイアスとなると、トランジスタＱ１は第二充電用電流Ｉｃを発生し、それはノードＡ上のスルーレートにより決定されるレートで容量性負荷を高電圧へ充電する。例えば、ノードＡにおける電圧が上昇したレートよりも遅いレートで第二充電用電流Ｉｃが容量性負荷上の電圧を充電した場合には、トランジスタＱ１のベース・エミッタ接合を横断しての電圧降下は上昇を開始する。なぜならば、トランジスタＱ１のエミッタにおける電圧はトランジスタＱ１のベースにおける電圧ほど迅速に上昇することはないからである。しかしながら、ベース・エミッタ接合を横断しての電圧降下が増加すると、トランジスタＱ１のコレクタにより供給される第二充電用電流Ｉｃが増加し、その際に容量性負荷に対する電荷を増加し且つ出力ノードＯＵＴにおける電圧が上昇するレートを増加させる。
【００４８】
この様に、トランジスタＱ１のエミッタにおける電圧はベースにおける電圧−ベース・エミッタ接合と関連する元の電圧降下に追従する。従って、充電用出力トランジスタＱ１は第二充電用電流Ｉｃを発生することが可能であり、それは正の電圧の振れを介して出力負荷上の容量を駆動するのに十分である。
【００４９】
本発明の好適実施例においては、充電用出力トランジスタＱ１は、１５ｐＦ乃至６５ｐＦの範囲内の容量性負荷に対して出力ノードＯＵＴにおける容量性負荷とは独立的なノードＡにおける上昇スルーレートを追従する。
【００５０】
放電用出力トランジスタＱ４は、第二放電用電流Ｉｄを供給し、それは出力ノードＯＵＴの下降レートがノードＡの下降レートに追従することを可能とさせる。
【００５１】
放電用出力トランジスタＱ４は、そのエミッタをデジェネレーション抵抗Ｒ７を介して接地へ接続しており、そのコレクタを出力ダイオード接続型ＮＰＮトランジスタＱ２を介して出力ノードＯＵＴへ接続しており、そのベースをノードＢへ接続しており、そのベースをシンク用トランジスタＱ６のベースへ接続することにより第二放電用電流Ｉｄを発生する。それらのベースは共通接続されているので、シンク用トランジスタＱ６及び放電用出力トランジスタＱ４は実質的に等しいベース対エミッタ電圧を有している。従って、トランジスタＱ６のベース対エミッタ電圧が順方向バイアスされ且つトランジスタＱ６が導通状態を開始すると、トランジスタＱ４も導通状態となる。
【００５２】
放電用出力トランジスタＱ４により導通される電流の量はそのベースへ供給される電流に依存する。本発明の好適実施例においては、トランジスタＱ４のベースは約３００μＡの電流を受取る。従って、放電用トランジスタＰ３が約３２０μＡの電流を導通させる場合には、放電用ミラートランジスタＰ４は約１．９ｍＡの電流を導通させ且つ放電用出力トランジスタＱ４は約４０ｍＡの電流を導通させる。
【００５３】
第一放電用電流ＩＳＷ２のかなり正確な動作を得るためには、放電用出力トランジスタＱ４は２個のアイランド即ち島状部（不図示）として設計され、各島状部は６個のエミッタストライプを有しており、且つ各対のエミッタストライプは二重のベースコンタクトにより周囲が取囲まれている。
【００５４】
動作について説明すると、放電用出力トランジスタＱ４が導通状態となると、ベースをノードＡへ接続しておりコレクタを電源ＶCCへ接続しており且つエミッタを放電用出力トランジスタＱ４のコレクタへ接続しているＮＰＮトラッキング即ち追従用トランジスタＱ３がノードＣがノードＡよりも一層速く下降しないように制限する。放電用出力トランジスタＱ４は４０ｍＡを必要とし、その電流は出力トランジスタＱ２又はＮＰＮトラッキングトランジスタＱ３の何れかから来ることが可能である。ノードＣがノードＡよりも一層速く下降することを開始すると、ＮＰＮトラッキングトランジスタＱ３のベース・エミッタ接合が一層強く順方向バイアスされ且つ４０ｍＡの電流のより多くの部分を導通させ、その際にノードＣの電圧をノードＡの電圧−ベース・エミッタ接合を横断しての電圧降下へクランプする。出力トランジスタＱ２の目的は、出力下降ランプの開始時期において、ＮＰＮトラッキングトランジスタＱ３が順方向バイアスされたベース・エミッタ接合を有するのに近い状態であることを確保することである。
【００５５】
初期的には、出力ノードＯＵＴ及びノードＡは電源電圧ＶCCに近い電圧を有している場合がある。この場合には、ノードＣは電源電圧ＶCC−ベース・エミッタ接合を横断しての電圧降下に等しい電圧を有している。放電用出力トランジスタＱ４がターンオンすると、ノードＣは降下を開始し且つ出力ノードＯＵＴにおける電圧はノードＣ上の電圧に追従する。しかしながら、ノードＣは、ＮＰＮトラッキングトランジスタＱ３のクランプ作用によって、ノードＡよりも一層速く降下することは不可能である。このエミッタホロワ効果は１５ｐＦ乃至６５ｐＦの出力負荷に対して設計されている。
【００５６】
４．５Ｖ乃至５．５Ｖの電源電圧範囲に亘り且つ−５５℃乃至＋１２５℃の周囲温度範囲に亘って一定のスルーレートを得るために、バッファ１１０の全ての電流は、最初に、一定の電流ＩＳＷに対して参照される。図１に示した如く、第一充電用電流ＩＳＷ１及び第一放電用電流ＩＳＷ２は、一定の電流ＩＳＷのミラー動作により発生される。同様に、シンク用電流ＩＳＷ３は、第一放電用電流ＩＳＷ２をミラー動作することにより発生される。最後に、第二充電用電流Ｉｃ及び第二放電用電流Ｉｄは、第一充電用電流ＩＳＷ１により発生されるノードＡにおける電圧をトラッキング即ち追従することにより発生される。
【００５７】
従って、一定の電流ＩＳＷが周囲温度とはほぼ独立的なものとすることが可能である場合には、一次近似において、第一充電用電流ＩＳＷ１、第一放電用電流ＩＳＷ２、シンク用電流ＩＳＷ３、第二充電用電流Ｉｃ、第二放電用電流Ｉｄも又周囲温度及び電源電圧変動とはほぼ独立的なものとなる。
【００５８】
一定の電流ＩＳＷは、電圧基準信号ＶREFにより駆動されるＮＰＮ電流源トランジスタＱ７を使用することによりほぼ温度と独立的に発生される。電流源トランジスタＱ７は、そのコレクタを充電用及び放電用入力トランジスタＱ８及びＱ９のエミッタへ接続しており、且つそのエミッタを並列接続されている第一電流抵抗Ｒ３及び第二電流抵抗Ｒ３Ａを介して接地へ接続しており、そのベースにおいて電圧基準信号ＶREFを受取る。
【００５９】
電圧基準信号ＶREFは、温度と独立的なバンドギャップ電圧（不図示）を基準としており、従って、周囲温度が上昇し且つ下降すると、電圧基準信号ＶREFは、それを補償する量だけそれぞれ減少及び増加し、従って一定電流ＩＳＷは継続して一定の電流レベルで発生される。
【００６０】
従って、一定の電流ＩＳＷが周囲温度における変動があっても一定状態を維持する場合には、一定の電流ＩＳＷはＰ＋シート抵抗（９０Ω／□）の直線的変化に依存するのみである。この依存性は小さいので、一次近似において、一定の電流ＩＳＷ及び出力バッファ１１０は周囲温度における変化とはほぼ独立している。
【００６１】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【００６２】
【図１】本発明の一実施例に基づいて構成された非反転型制御型スルーレート出力バッファを示した概略図。
【符号の説明】
【００６３】
１１０  出力バッファ
１１２  入力段
１１４  充電段
１１６  放電段
１１８  ホールドダウン段
１２０  出力段
【図１】
0003613528.tif 000002