(57)【特許請求の範囲】
【請求項１】
入力信号に同期した周波数信号を生成するＰＬＬ回路において、
入力信号に対する誤差情報を検出する誤差検出手段と、
前記誤差検出手段で検出された誤差情報に基づいて分周比を変化させることで発振周波数を変化させて前記入力信号に同期した周波数信号を発生させることのできる発振手段と、
誤差情報に基づいた前記発振手段での発振周波数を変化させる分周比の変化動作について分周比の可変範囲内における特定の分周比とされている状態が所定期間以上連続した場合にのみ許可する制御を行なうことで、前記発振手段で発生させる周波数信号の周波数範囲を制限することのできる発振周波数範囲制限手段と、
を備えていることを特徴とするＰＬＬ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は入力信号に同期した発振周波数信号（クロック）を得ることのできる、例えばデジタル方式のＰＬＬ（フェイズ・ロックド・ループ）回路に関するものである。
【０００２】
【従来の技術】
例えば光ディスクや光磁気ディスク、磁気テープなどの記録媒体に記録したデジタルデータを再生する場合には、記録媒体から読み出した情報から再生データを抽出（デコード）するために、ビット抜き出しのための再生クロック（いわゆるビットクロック信号）が必要とされる。このような、読出情報に同期したクロックを生成するためには、一般にＰＬＬ回路が用いられる。
【０００３】
ＰＬＬ回路としては従来よりアナログ回路として形成されることが多かったが、近年ではＰＬＬ回路のデジタル化も進んでいる。デジタルＰＬＬ回路は、位相誤差検出部、誤差信号のフィルタリング処理部、クロック発振回路部をデジタル化することで実現される。
【０００４】
図５にデジタルＰＬＬ回路の一例を示す。この例は、ＣＤ（コンパクトディスク）やＭＤ（ミニディスク）で採用されている変調方式であるＥＦＭ（８−１４変調）された信号から、それに同期したクロックを得るＰＬＬ回路であるとする。即ちＣＤやＭＤの再生装置において、ディスクから抽出されたＥＦＭ信号から、そのデコードのための再生クロックを生成する回路である。
【０００５】
このデジタルＰＬＬ回路はエッジ検出部８１、位相比較器８２、ローパスフィルタ８３、発振器９０を有している。
発振器９０としては、リミッタ９１、カウンタ９２、デコーダ９３、１／２分周期９４から形成されている。
エッジ検出部８１、位相比較器８２、カウンタ９２にはマスタークロックＭＣＫが供給される。また、発振器９０の出力が再生クロックＣＫｐとなるが、この再生クロックＣＫｐは位相比較器８２での比較基準信号として用いられるとともに、ローパスフィルタ８３（デジタルフィルタ）の処理クロックとされる。
【０００６】
ＥＦＭ信号はエッジ検出部８１に入力され、エッジタイミングが抽出される。そして、そのエッジタイミング検出信号が位相比較器８２において再生クロックＣＫｐの位相と比較され、位相誤差情報が出力される。位相誤差情報はローパスフィルタ８３で帯域制限処理された後、発振器９０に入力される。
【０００７】
発振器９０は、入力された位相誤差情報に応じて分周比を変化させることで、ＥＦＭ信号に同期した再生クロックＣＫｐを得る構成とされている。
位相誤差情報はまずリミッタ９１に入力され、±１の値に制限される。即ち、位相誤差情報の値としては、『１』『０』『−１』のいづれかに制限されることになる。このリミッタ９１の出力は、カウンタ９２のロードデータとなる。
【０００８】
カウンタ９２は、ロード信号ＬＤに応じてリミッタ９１の出力をロードするとともに、マスタークロックＭＣＫに基づいてカウントアップを行なう。次段のデコーダ９３は、カウンタ９２の値が『３』になった場合に『１』を出力するように構成されている。またこのデコーダ９３の『１』出力がカウンタ９２に対するロード信号ＬＤとなっている。
【０００９】
このカウンタ９２、デコーダ９３の動作を図６で説明する。図６（ａ）はマスタークロックＭＣＫ、図６（ｂ）はロードタイミングでのリミッタ９１の出力、図６（ｃ）はカウンタ９２のカウント値、図６（ｄ）はデコーダ９３の出力を示している。
【００１０】
デコーダ９３の出力はカウンタ９２の値が『３』になると『１』となり、これがロード信号ＬＤとなるため、カウンタ９２は『３』の次の値としては、リミッタ９１の出力がロードされることになる。ここでリミッタ９１の出力が『０』である場合は、カウンタ９２はマスタークロックＭＣＫに基づいて『０』『１』『２』『３』とカウントアップしていく。そしてカウンタ９２の値が『３』になるとデコーダ９３の出力は『１』となるため、カウンタ９２の次の値としてはリミッタ９１の出力がロードされることになる。
【００１１】
そしてリミッタ９１の出力『１』がロードされれば、カウンタ９２は『１』『２』『３』とカウントアップしていき、『３』のときにデコーダ９３の出力は『１』となる。またリミッタ９１の出力『−１』がロードされた場合は、カウンタ９２は『−１』『０』『１』『２』『３』とカウントアップしていき、『３』のときにデコーダ９３の出力は『１』となる。
【００１２】
従って、デコーダ９３の出力で見ると、図６最下段に示すように、ロード値（リミッタ出力）が『０』のときは分周比４、ロード値が『１』のときは分周比３、ロード値が『−１』のときは分周比５としての、各分周動作が実現されていることになる。
【００１３】
図７に分周比の可変動作を示す。Ｔ１〜Ｔ３０は時間軸上のタイミングを示している。リミッタ入力としては、ローパスフィルタ８３からの位相誤差情報について、リミット後の値として示している。リミッタ出力は、カウンタ９２のロードデータとなる値のことであるが、この場合上段のリミッタ入力の値と同値となる。リミッタ入力（位相誤差情報）が各タイミングで図示するように推移していくときに、それに応じて分周比は最下段に示すように変化していくことになる。
【００１４】
このような分周比可変動作が実行されたデコーダ９３の出力は、１／２分周器９４で分周されて、パルスディーティが５０％とされた状態で、再生クロックＣＫｐとなる。つまりこの再生クロックＣＫｐは、ＥＦＭ信号の位相誤差に応じて分周比が可変されることで、ＥＦＭ信号に同期した周波数信号に収束されていくように発生されるものとなる。
【００１５】
【発明が解決しようとする課題】
ところでＥＦＭ信号のウインドウは３Ｔ〜１１Ｔとされている（０又は１の連続する長さが３〜１１に制限されている）が、このような信号の場合、ＰＬＬ回路が本来ロックすべき周波数とは異なる周波数にロックする（サイドロック）条件が生じ易い。サイドロックを防ぐためには、発振器の発振範囲を制限することが必要である。
【００１６】
上記のような分周比３〜分周比５の範囲で分周比が変化する発振器の場合、再生クロックＣＫｐの周波数は、ＭＣＫ／３〜ＭＣＫ／１０に制限されることになる。マスタークロックＭＣＫ／８がセンター周波数となるため、このＭＣＫ／８をｆｃとすると、発振器９０の発振範囲は 0.8ｆｃ〜1.33ｆｃとなる。
ところが実用上、このような発振範囲はサイドロックの防止という観点から見ると広すぎるものとなり、サイドロックが発生しやすい状況となっている。
【００１７】
発振範囲を狭めるには、センター周波数での分周比を上記例の『４』よりも大きく、例えば『８』『１６』『３２』などのようにすればよい。
ところがこのためにはマスタークロックＭＣＫの周波数を非常に高くする必要があり、動作が困難になったり消費電力が増大するという問題がある。
【００１８】
【課題を解決するための手段】
本発明はこのような問題点に鑑みて、マスタークロック周波数を高くすることなく、発振器の発振範囲を好適な範囲に制限し、サイドロックを防止できるＰＬＬ回路を提供することを目的とする。
【００１９】
このためＰＬＬ回路において、入力信号に対する誤差情報を検出する誤差検出手段と、前記誤差検出手段で検出された誤差情報に基づいて分周比を変化させることで発振周波数を変化させて前記入力信号に同期した周波数信号を発生させることのできる発振手段と、誤差情報に基づいた前記発振手段での発振周波数を変化させる分周比の変化動作について分周比の可変範囲内における特定の分周比とされている状態が所定期間以上連続した場合にのみ許可する制御を行なうことで、前記発振手段で発生させる周波数信号の周波数範囲を制限することのできる発振周波数範囲制限手段と、を備えるようにする。
【００２０】
【発明の実施の形態】
以下本発明の実施の形態として、ミニディスク再生装置に搭載されるＰＬＬ回路を例にあげる。
ミニディスク再生装置はミニディスクと呼ばれる記録可能な光磁気ディスクや再生専用の光ディスクを用いたオーディオデータ再生装置として知られているものである。
【００２１】
図１は再生装置の概略的なブロック図を示している。
音声データが記録されているディスク１（ミニディスクと呼ばれる光磁気ディスク又は光ディスク）はスピンドルモータ２により回転駆動される。
光学ヘッド３は回転されているディスク１に対してレーザ光を照射し、その反射光を検出することで再生動作を行なう。
【００２２】
このため光学ヘッド３にはレーザ出力手段としてのレーザダイオード、偏光ビームスプリッタや対物レンズ等からなる光学系、及び反射光を検出するためのディテクタ等が搭載されている。対物レンズ３ａは２軸機構４によってディスク半径方向及びディスクに接離する方向に変位可能に保持されている。
光学ヘッド３全体は、スレッド機構５によりディスク半径方向に移動可能とされている。
【００２３】
再生動作によって、光学ヘッド３により光磁気ディスク１から検出された情報はＲＦアンプ７に供給される。ＲＦアンプ７は供給された情報の演算処理により、再生ＲＦ信号、トラッキングエラー信号、フォーカスエラー信号、グルーブ情報（光磁気ディスク１にプリグルーブ（ウォブリンググルーブ）として記録されている絶対位置情報）等を抽出する。
【００２４】
そして、抽出された再生ＲＦ信号は、２値化回路６で２値化されることでＥＦＭ信号としてのパルス列となり、ＥＦＭ／ＣＩＲＣデコーダ８に供給される。ＥＦＭ信号はＰＬＬ回路１０にも供給され、ＰＬＬ回路１０ではＥＦＭ信号に同期した再生クロックＣＫｐを生成する。この再生クロックＣＫｐはＥＦＭ／ＣＩＲＣデコーダ８に供給され、ＥＦＭ信号に対するデコード処理の基準クロックとなる。
【００２５】
ＲＦアンプ７で抽出されるグルーブ情報は、アドレスデコーダ１０に供給される。アドレスデコーダ１０はグルーブ情報からアドレスデータ（絶対位置情報）及びアドレスビットクロックを発生させ、ＥＦＭ／ＣＩＲＣデコーダ８に供給する。この絶対位置情報は、マイクロコンピュータによって構成されるシステムコントローラ１１に供給される。
また、データとして記録されているアドレスその他のサブコード情報は、ＥＦＭ信号がＥＦＭ／ＣＩＲＣデコーダ８でデコードされる際に抽出されるが、そのアドレス情報や制御動作に供されるサブコードデータもシステムコントローラ１１に供給され、各種の制御動作に用いられる。
【００２６】
ＲＦアンプ７で抽出されるトラッキングエラー信号、フォーカスエラー信号はサーボ回路９に供給される。
サーボ回路９は供給されたトラッキングエラー信号、フォーカスエラー信号や、システムコントローラ１１からのトラックジャンプ指令、アクセス指令、スピンドルモータ２の回転速度検出情報等により各種サーボ駆動信号を発生させ、２軸機構４及びスレッド機構５を制御してフォーカス及びトラッキング制御を行なう。またＥＦＭ／ＣＩＲＣデコーダ８からのＣＬＶサーボ信号に基づいてスピンドルモータ２を一定線速度（ＣＬＶ）に回転制御する。なお、場合によってはスピンドルモータ２の回転速度情報を得て一定角速度（ＣＡＶ）に回転制御するようにしてもよい。
【００２７】
ＥＦＭ信号はＥＦＭ／ＣＩＲＣデコーダ８でＥＦＭ復調、エラー訂正デコード、セクターデコード等のデコード処理された後、メモリコントローラ１２の制御によって一旦バッファメモリ１３に書き込まれる。バッファメモリ１３は１ＭビットのＤ−ＲＡＭが用いられたり、４Ｍビット、１６ＭビットのＤ−ＲＡＭが用いられる。
なお、光学ヘッド３による光磁気ディスク１からのデータの読み取り及び光学ヘッド３からバッファメモリ１３までの系における再生データの転送は高速レートで、しかも間欠的に行なわれる。
【００２８】
バッファメモリ１３に書き込まれたデータは、低速レートで継続的に読み出され、音声圧縮デコーダ１４に供給される。ミニディスクシステムにおいては記録データには音声圧縮処理が施されることでデータ量が約１／５とされるものであるが、このため再生時には音声圧縮デコーダ１４で記録時の圧縮処理とは逆の伸長処理が行なわれて元のデータ量のデジタルオーディオ信号とされる。
【００２９】
音声圧縮処理に対するデコード処理が行なわれた再生データはＤ／Ａ変換器１５によってアナログ音声信号とされ、出力端子１６から例えばＬ，Ｒアナログ音声信号として出力される。
【００３０】
システムコントローラ１１は再生装置全体を制御する部位とされ、以上のような再生動作に関して各部の動作制御を行なうことになる。
操作部１９はユーザー操作に供されるキーが設けられており、その操作情報はシステムコントローラ１１に供給される。システムコントローラ１１は操作情報に応じて再生、停止、サーチなどの動作を実行させる。
表示部２０は例えば液晶ディスプレイによって構成され、システムコントローラ１１の制御によって動作状態やモード、再生時間情報などの表示を行なう。
【００３１】
発振器２１は水晶系のマスタークロックＭＣＫを発生させる。マスタークロックＭＣＫはシステムコントローラ１１他必要各部に供給され、動作処理に用いられる。
【００３２】
このようなミニディスク再生装置に搭載される本例のＰＬＬ回路１０の構成を図２に示す。
このＰＬＬ回路１０はエッジ検出部３１、位相比較器３２、ローパスフィルタ３３、発振器３４を有したデジタル回路構成とされている。
【００３３】
エッジ検出部３１、位相比較器３２、発振器３４にはマスタークロックＭＣＫが供給される。また、発振器３４の出力が再生クロックＣＫｐとなるが、この再生クロックＣＫｐは位相比較器３２での比較基準信号として用いられるとともに、ローパスフィルタ３３（デジタルフィルタ）の処理クロックとされる。
【００３４】
２値化処理部６から出力されるＥＦＭ信号は、このＰＬＬ回路１０におけるエッジ検出部３１に入力され、エッジタイミングが抽出される。そして、そのエッジタイミング検出信号が位相比較器３２において再生クロックＣＫｐの位相と比較され、位相誤差情報が出力される。位相誤差情報はローパスフィルタ３３で帯域制限処理された後、発振器３４に入力される。
【００３５】
発振器３４は、いわゆるＮＣＯ（Number Controlled Oscillator）として形成され、入力された位相誤差情報に応じて分周比を変化させることで、ＥＦＭ信号に同期した再生クロックＣＫｐを得る構成とされている。
【００３６】
この発振器３４は、図３に示すように基本的にはリミッタ４１、カウンタ４２、デコーダ４３、１／２分周期４４から形成される。そしてこれらの基本的なＮＣＯとしての構成部分とは別に、ｎ段シフトレジスタ４５（本例の場合は４段シフトレジスタ４５-1〜４５-4とした）、ゲート回路４６を備えるようにしている。
【００３７】
まず基本的なＮＣＯとしての構成部分の動作としては、位相誤差情報に応じて分周比が可変され発振周波数（再生クロックＣＫｐ）が変化するものとなる。
ローパスフィルタ３３からの位相誤差情報はまずリミッタ４１に入力され、±１の値に制限される。即ち、位相誤差情報の値としては、『１』『０』『−１』のいづれかに制限されることになる。このリミッタ４１の出力は、カウンタ４２のロードデータとなる。
【００３８】
カウンタ４２は、ロード信号ＬＤに応じてリミッタ４１の出力をロードするとともに、マスタークロックＭＣＫに基づいてカウントアップを行なう。次段のデコーダ４３は、カウンタ４２の値が『３』になった場合に『１』を出力するように構成されている。またこのデコーダ４３の『１』出力がカウンタ４２に対するロード信号ＬＤとなっている。
【００３９】
このカウンタ４２、デコーダ４３の動作は、図６で説明した動作と同様となるため、ここでの重複説明は避けるが、デコーダ４３の出力で見ると、カウンタ４２のロード値（リミッタ出力）が『０』のときは分周比４、ロード値が『１』のときは分周比３、ロード値が『−１』のときは分周比５としての、各分周動作が実現される。
【００４０】
このような分周比可変動作が実行されたデコーダ４３の出力は、１／２分周器４４で分周されて、パルスディーティが５０％とされた状態で、再生クロックＣＫｐとなる。つまりこの再生クロックＣＫｐは、ＥＦＭ信号の位相誤差に応じて分周比が可変されることで、ＥＦＭ信号に同期した周波数信号に収束されていくように発生されるものとなる。
【００４１】
ただし本例では、シフトレジスタ４５及びゲート回路４６により、変化許可信号ＥＣを発生させ、この変化許可信号ＥＣでリミッタ４１の動作を制御するようにしている。
つまり変化許可信号ＥＣ＝『０』のときは、リミッタ４１の出力値は、そのときの入力値（つまり位相誤差情報）にかかわらず前値を保持し、出力値の変化が禁止された状態となる。そして変化許可信号ＥＣ＝『１』のときのみ、リミッタ４１の出力は入力された位相誤差情報に応じて『１』『０』『−１』のいずれかとなる。
【００４２】
変化許可信号ＥＣは、リミッタ出力＝『０』となることが４回以上連続したら『１』となる信号とされている。
即ちリミッタ４１の出力はシフトレジスタ４５に供給される。そしてシフトレジスタ４５のシフトクロックはデコーダ４３の出力が用いられるため、各レジスタ４５-1〜４５-4において、過去４タイミング分のリミッタ出力値（カウンタ４２のロード値）が保持されることになる。この各レジスタ４５-1〜４５-4のＱ出力はアンドゲート構成のゲート回路４６に反転入力されるため、各レジスタ４５-1〜４５-4のＱ出力、つまり各レジスタ４５-1〜４５-4に保持されている値が全て『０』であるときに、変化許可信号ＥＣは『１』となる。これは、リミッタ出力＝『０』となることが４回以上連続した場合に、リミッタ４１の出力が＋１〜−１の範囲で変化されることが許可されることを意味する。
【００４３】
また、変化許可信号ＥＣが『１』となり、変化が許可された次のタイミングで変化許可信号ＥＣ＝『０』となると、リミッタ４１の出力値の変化が禁止されるとともに、リミッタ４１の出力値は『０』にクリアされる。
【００４４】
このような変化許可信号ＥＣによってリミッタ４１の動作が制御されたうえでの、本例の発振器３４での分周比の可変動作を図４に示す。なおこの図４は前述した図７と同様の形態としており、Ｔ１〜Ｔ３０は時間軸上のタイミングを示している。リミッタ入力としては、ローパスフィルタ３３からの位相誤差情報について、リミット後の値として示している（本例の場合は、実際に常にリミットされた値が出力されるわけではない）。リミッタ出力は、カウンタ４２のロードデータとなる値のことである。また図中の矢印ＥＣは、変化許可信号ＥＣ＝『１』となるタイミングを示している。
比較を行ない易いように、リミッタ入力値（位相誤差情報）の推移は図７の例と同様にした。
【００４５】
この場合、Ｔ１〜Ｔ４時点で４回連続してリミッタ入力は『１』となっているが、変化許可信号ＥＣが『０』であるため、リミッタ出力の変化が許可されず、リミッタ出力（＝カウンタ４２のロードデータ）は『０』となっている。従ってこの期間は発振器３４は分周比４の動作状態となっている。
【００４６】
Ｔ４時点までで『ロード値＝０』が４回続いたことにより、変化許可信号ＥＣ＝『１』となり、Ｔ５時点でリミッタ入力＝『１』であったとすると、リミッタ出力の変化が許可されているため、リミッタ出力（ロード値）＝『１』となる。これによってＴ５時点の分周比は『３』となる。Ｔ５時点でリミッタ出力＝『１』となることでレジスタ４５-1の保持値が『１』となり、従って変化許可信号ＥＣ＝『０』となるため、Ｔ６時点ではリミッタ出力（ロード値）＝『０』となる。
【００４７】
以降Ｔ９時点まで変化許可信号ＥＣ＝『１』とならないため、リミッタ出力は位相誤差情報に関わらず『０』のままとなるが、Ｔ１０時点では変化許可信号ＥＣ＝『１』となり位相誤差情報『−１』に応じてリミッタ出力＝『−１』となり、カウンタ４２に『−１』がロードされる。
【００４８】
このような動作により、分周比は図示するように変化していくことになり、これを図７と比較してみると、本例のようにリミッタ出力が４回以上『０』が連続しなければ、カウンタ４２のロード値は変化しないようにされることで、分周比の変化がかなり制限されていることが分かる。
【００４９】
今、リミッタ入力である位相誤差情報の値がずっと『−１』に相当するレベルであった場合を考えると、分周比の推移は、『４』→『４』→『４』→『４』→『５』→『４』→『４』→『４』→『４』→『５』→『４』→『４』→ ・・・・・となる。
つまり５回に１回だけ分周比が『５』となり、その他の時点は４分周動作となる。この場合の平均分周比を考えると、
（４×４＋５）／５＝4.2 となる。
再生クロックＣＫｐとしての周波数は、センター周波数＝ｆｃとすると、
（４／4.2 ）×ｆｃ＝ 0.952ｆｃとなる。
【００５０】
同様に、リミッタ入力である位相誤差情報の値がずっと『１』に相当するレベルであった場合を考えると、分周比の推移は、『４』→『４』→『４』→『４』→『３』→『４』→『４』→『４』→『４』→『３』→『４』→『４』→ ・・・・・となる。
つまり５回に１回だけ分周比が『３』となり、その他の時点は４分周動作となる。この場合の平均分周比を考えると、
（４×４＋３）／５＝3.8 となる。
再生クロックＣＫｐとしての周波数は、
（４／3.8 ）×ｆｃ＝ 1.052ｆｃとなる。
【００５１】
従って本例の場合、発振器３４の発振周波数範囲は 0.952ｆｃ〜 1.052ｆｃとなり、従来例として説明した図５の発振器９０の発振周波数範囲 0.8ｆｃ〜1.33ｆｃに比べて、範囲がかなり制限されている。即ち本例の場合はマスタークロックＭＣＫの周波数を高くしなくても、サイドロックを有効に防止できる程度に発振周波数範囲を制限することができる。
【００５２】
なお、上記例ではシフトレジスタ４５を４段構成とし、４回連続してリミッタ出力が『０』となったら変化許可信号ＥＣ＝『１』とするようにしたが、シフトレジスタ４５を５段構成とすれば、５回連続してリミッタ出力が『０』となったら変化許可信号ＥＣ＝『１』となることになる。つまり、ｎ段構成のシフトレジスタ４５の『ｎ』の値を大きくすればするほど、発振周波数範囲を狭く制限できることになる。また『ｎ』の値をダイナミックに変化させるようにすると、発振周波数範囲をより細かく設定することができる。
もちろん、リミッタ出力『０』が３回連続したらに２回は変化許可信号ＥＣ＝『１』としてロード値の変化を許可するといったような制御も可能である。
もちろんシフトレジスタを用いなくても同様の制御は可能である。
【００５３】
また、上記例ではマスタークロックＭＣＫの１波単位で再生クロックＣＫｐの周期が変化する構成のデジタルＰＬＬ回路としたが、マスタークロックＭＣＫの半波単位で再生クロックＣＫｐの周期が変化するデジタルＰＬＬ回路においても、本発明は適用できるものである。
【００５４】
なお本例ではミニディスク再生装置に搭載されるデジタルＰＬＬ回路としたが、本発明のデジタルＰＬＬ回路はＣＤ再生装置、ＣＤ−ＲＯＭ再生装置、テープ再生装置など、各種の機器に搭載されるデジタルＰＬＬ回路として好適なものである。
【００５５】
【発明の効果】
以上説明したように本発明のデジタルＰＬＬ回路は、発振手段での誤差情報に応じた発振周波数の変化（例えば分周比の可変動作）について許可及び不許可の制御を行なうことで、発振手段で発生させる周波数信号の周波数範囲を制限するようにしている。これによってマスタークロック周波数を高くしなくても発振周波数範囲を制限でき、これによってサイドロックの発生を有効に防止することができる。
【００５６】
特にマスタークロック周波数と発振出力周波数の周波数比にあまり差がないような場合でも、簡単に発振周波数範囲の制限及びそれによるサイドロックの防止を実現できる。
さらに、マスタークロック周波数を高くしなくてもよいことから、動作速度限界の点や消費電力の削減という点で、非常に有利な構成となる。
【図面の簡単な説明】
【図１】本発明の実施の形態のデジタルＰＬＬ回路を搭載した再生装置のブロック図である。
【図２】実施の形態のデジタルＰＬＬ回路のブロック図である。
【図３】実施の形態のデジタルＰＬＬ回路の発振器のブロック図である。
【図４】実施の形態の発振器の分周比の推移の説明図である。
【図５】従来のデジタルＰＬＬ回路のブロック図である。
【図６】デジタルＰＬＬ回路の分周比可変動作の説明図である。
【図７】従来の発振器の分周比の推移の説明図である。
【符号の説明】
６  ２値化回路、８  ＥＦＭ／ＣＩＲＣデコーダ  １０  デジタルＰＬＬ回路、１１  システムコントローラ、１２  メモリコントローラ、１３  バッファメモリ、１４  音声圧縮デコーダ、３１  エッジ検出部、３２  位相比較器、３３ローパスフィルタ、３４  発振器、４１  リミッタ、４２  カウンタ、４３  デコーダ、４４  １／２分周期、４５  シフトレジスタ、４６  ゲート回路
【図１】
0003689990.tif 000002
【図２】
0003689990.tif 000003
【図３】
0003689990.tif 000004
【図４】
0003689990.tif 000005
【図５】
0003689990.tif 000006
【図６】
0003689990.tif 000007
【図７】
0003689990.tif 000008