(57)【特許請求の範囲】
【請求項１】
基板上に少なくとも２層構造の電極を形成する方法であって、
基板上に、第１の開口部を有する第１のレジスト層を形成する、第１の工程と、
前記第１のレジスト層上に第２のレジスト層を形成する、第２の工程と、
前記第２のレジスト層の、前記第１の開口部が位置している領域に、前記第１の開口部より大きい面積の第２の開口部を形成する、第３の工程と、
前記第１および第２の開口部の内面ならびに前記第２のレジスト層側の表面に、第１の導電層を形成する、第４の工程と、
前記第１の導電層上であって、前記第２の開口部の内周面を除く領域に、第２の導電層を形成する、第５の工程と、
前記第２の開口部内の、前記第２の導電層で覆われていない部分にある前記第１の導電層をエッチングによって除去する、第６の工程と、
前記第２のレジスト層ならびにその上にある前記第１および第２の導電層をリフトオフにより除去する、第７の工程と、
前記第１のレジスト層をアッシングによって除去する、第８の工程と
を備える、電極の形成方法。
【請求項２】
前記第１の工程において、前記第１の開口部は、前記第１のレジスト層にフォトリソグラフィ技術を適用して形成される、請求項１に記載の電極の形成方法。
【請求項３】
前記第３の工程において、前記第２の開口部は、前記第２のレジスト層にフォトリソグラフィ技術を適用して形成される、請求項１または２に記載の電極の形成方法。
【請求項４】
前記第３の工程において、前記第２の開口部は、断面が逆テーパ状をなすように形成される、請求項１ないし３のいずれかに記載の電極の形成方法。
【請求項５】
前記第４の工程において、前記第１の導電層はスパッタリング法によって形成される、請求項１ないし４のいずれかに記載の電極の形成方法。
【請求項６】
前記第５の工程において、前記第２の導電層は蒸着法によって形成される、請求項１ないし５のいずれかに記載の電極の形成方法。
【請求項７】
前記第６の工程において、前記第１の導電層は、ＣＦ4 またはＣＨＦ3 と酸素との混合ガスによるプラズマエッチングによって除去される、請求項１ないし６のいずれかに記載の電極の形成方法。
【請求項８】
前記第４の工程において、前記第１の導電層はスパッタリング法によって形成され、前記第５の工程において、前記第２の導電層は蒸着法によって形成され、前記第６の工程において、前記第１の導電層はドライエッチングによって除去され、前記第４および第５の工程または前記第４、第５および第６の工程は、マルチチャンバータイプの真空装置を用いて連続的に実施される、請求項１ないし７のいずれかに記載の電極の形成方法。
【請求項９】
前記第１のレジスト層は、前記第２のレジスト層より薄く形成される、請求項１ないし８のいずれかに記載の電極の形成方法。
【請求項１０】
前記第１の工程の後であって、前記第２の工程の前に、前記第１のレジスト層を加熱処理し、それによって、前記第１の開口部を規定する開口端側の端縁の角を面取りするように熱変形させる工程をさらに備える、請求項１ないし９のいずれかに記載の電極の形成方法。
【請求項１１】
電界効果トランジスタのゲート電極を形成するために用いられ、前記電極がゲート電極であり、前記基板が半導体基板である、請求項１ないし１０のいずれかに記載の電極の形成方法。
【請求項１２】
前記第１の導電層は、高融点金属からなる、請求項１１に記載の電極の形成方法。
【請求項１３】
前記第２の導電層は、金からなる層を含む複数の金属からそれぞれなる積層構造を有する、請求項１１または１２に記載の電極の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電極の形成方法に関するもので、特に、微細な電極を形成することができる電極の形成方法に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある電界効果トランジスタの従来の製造方法、特に、ゲート電極の形成方法が、たとえば特開平８−１１５９２３号公報に記載されている。図４は、この公報に記載されたゲート電極の形成方法に含まれる典型的な工程を順次図解的に示す断面図である。
【０００３】
図４（１）に示すように、半導体基板１上に、第１のレジスト層２が形成され、第１のレジスト層２は、第１の開口部３を形成するようにパターニングされる。
【０００４】
次に、図４（２）に示すように、たとえばＷＳｉなどの高融点金属からなる第１の導電層４が、第１のレジスト層２を覆うようにスパッタリング法によって形成される。
【０００５】
次に、図４（３）に示すように、第２のレジスト層５が、第１の導電層４を覆うように形成され、第２のレジスト層５は、第２の開口部６を形成するようにパターニングされる。第２の開口部６は、前述した第１の開口部３より大きい面積を有している。
【０００６】
次に、図４（４）に示すように、たとえばＡｕなどの低抵抗金属からなる第２の導電層７が、電子ビーム蒸着法などによって形成される。第２の導電層７は、第２のレジスト層５上に形成されるとともに、第２の開口部６内において、第１の導電層４上に形成される。
【０００７】
次に、図４（５）に示すように、Ｏ２  プラズマ８によるエッチングを実施して、第２のレジスト層５の一部が除去され、第１の導電層４の一部が露出する状態とされる。
【０００８】
次に、図４（６）に示すように、Ｏ２  ／ＣＦ４  プラズマ９によるドライエッチングを実施して、第１の導電層４の一部が除去される。その結果、第１の導電層４におけるゲート電極１０を与える部分が、他の部分から分離される。
【０００９】
次に、図４（７）に示すように、第１のレジスト層２とともに、その上に位置する第１の導電層４、第２のレジスト層５および第２の導電層７がリフトオフにより除去される。その結果、ゲート電極１０が、半導体基板１上に残された状態で形成される。
【００１０】
上述したゲート電極１０の形成方法は、第１のレジスト層２をもリフトオフによって除去することを特徴としている。
【００１１】
【発明が解決しようとする課題】
図４に示したゲート電極１０の形成方法は、第１のレジスト層２の除去に際して、リフトオフを適用しているが、一般に、工業的に妥当な処理時間でリフトオフを実現するには、レジスト層の厚みとして、数１００ｎｍ、好ましくは１μｍ程度以上が必要である。
【００１２】
他方、電界効果トランジスタの動作速度を向上させるためには、ゲート長の狭小化が必須であり、特に、ミリ波帯で使用する電界効果トランジスタにあっては、０．１μｍあるいはそれ以下のゲート長とする必要がある。
【００１３】
このような背景の下、たとえば、図４に示した従来の方法によって０．１μｍのゲート長を有するゲート電極１０を形成しようとする場合、工業的に安定なリフトオフ工程を考慮して、第１のレジスト層２の厚みを５００ｎｍとすれば、図４（１）に示された第１の開口部３の断面形状は、図５（１）に示すように、極めて狭い幅の深い溝状にならざるを得ない。
【００１４】
そこで、前述の図４（２）に示した工程を実施して、第１の導電層４となるべき金属薄膜を堆積していくと、図５（２）に示すように、この金属薄膜の堆積に従って、第１の開口部３の幅が狭くなり、「くびれ」が生じるため、第１の導電層４において必要な厚さを、第１の開口部３の内部において得ることが困難となる。
【００１５】
なお、図６に示すように、第１のレジスト層２を２００℃程度の温度で加熱処理し、それによって、第１の開口部３を規定する開口端側の端縁の角を面取りするように熱変形させることも考えられる。このようにすれば、第１の開口部３の開口端側の幅を広げることができ、これによって、前述の図５（２）に示したような問題は解決できる。
【００１６】
しかしながら、このような手段を講じた場合、第１のレジスト層２を構成するレジストが硬化し、後のリフトオフが著しく困難になる。
【００１７】
このようなことから、図４に示した従来の方法は、たとえば、マイクロ波帯等で用いられる０．５μｍ程度のゲート長を有するゲート電極１０の形成には適用できるが、ミリ波帯に適した０．１μｍまたはサブ０．１μｍレベルのゲート長を有するゲート電極１０の形成には適用することが困難である。
【００１８】
なお、上述した説明は、電界効果トランジスタのためのゲート電極の形成について行なったが、同様の課題は、他の半導体装置あるいは他の電子部品における微細配線等のための少なくとも２層構造の電極の形成の場合にも当てはまる。
【００１９】
そこで、この発明の目的は、上述したような問題を解決し得る、電極の形成方法を提供しようとすることである。
【００２０】
【課題を解決するための手段】
この発明に係る電極の形成方法は、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００２１】
すなわち、この発明に係る電極の形成方法は、基板上に、第１の開口部を有する第１のレジスト層を形成する、第１の工程と、第１のレジスト層上に第２のレジスト層を形成する、第２の工程と、第２のレジスト層の、第１の開口部が位置している領域に、第１の開口部より大きい面積の第２の開口部を形成する、第３の工程と、第１および第２の開口部の内面ならびに第２のレジスト層側の表面に、第１の導電層を形成する、第４の工程と、第１の導電層上であって、第２の開口部の内周面を除く領域に、第２の導電層を形成する、第５の工程と、第２の開口部内の、第２の導電層で覆われていない部分にある第１の導電層をエッチングによって除去する、第６の工程と、第２のレジスト層ならびにその上にある第１および第２の導電層をリフトオフにより除去する、第７の工程と、第１のレジスト層をアッシングによって除去する、第８の工程とを備えることを特徴としている。
【００２２】
この発明に係る電極の形成方法に関して、より具体的には、次のような種々の実施態様がある。
【００２３】
第１の工程において、第１の開口部は、第１のレジスト層にフォトリソグラフィ技術を適用して形成されることが好ましい。
【００２４】
第３の工程において、第２の開口部は、第２のレジスト層にフォトリソグラフィ技術を適用して形成されることが好ましい。
【００２５】
第３の工程において、第２の開口部は、断面が逆テーパ状をなすように形成されることが好ましい。
【００２６】
第４の工程において、第１の導電層は、通常のリフトオフ工程が困難なスパッタリング法によって形成された膜であってもよい。
【００２７】
第５の工程において、第２の導電層は蒸着法によって形成されることが好ましい。
【００２８】
第６の工程において、第１の導電層は、ＣＦ４  またはＣＨＦ３  と酸素との混合ガスによるプラズマエッチングによって除去されることが好ましい。
【００２９】
第４の工程において、第１の導電層はスパッタリング法によって形成され、第５の工程において、第２の導電層は蒸着法によって形成され、第６の工程において、第１の導電層はドライエッチングによって除去されるとき、第４および第５の工程または第４、第５および第６の工程は、好ましくは、マルチチャンバータイプの真空装置を用いて連続的に実施される。
【００３０】
第１のレジスト層は、第２のレジスト層より薄く形成されることが好ましい。
【００３１】
第１の工程の後であって、第２の工程の前に、第１のレジスト層を加熱処理し、それによって、第１の開口部を規定する開口端側の端縁の角を面取りするように熱変形させる工程をさらに備えることが好ましい。
【００３２】
この発明に係る電極の形成方法は、好ましくは、電界効果トランジスタのゲート電極を形成するために用いられる。この場合、電極がゲート電極であり、基板が半導体基板である。
【００３３】
上述のような電界効果トランジスタにおけるゲート電極の形成方法に関して、次のような実施態様がある。
【００３４】
第１の導電層は、高融点金属からなることが好ましい。
【００３５】
第２の導電層は、金からなる低抵抗金属層を含む複数の金属からそれぞれなる積層構造を有することが好ましい。
【００３７】
【発明の実施の形態】
図１には、この発明の一実施形態を適用して実施される電界効果トランジスタのゲート電極の形成方法が示されている。
【００３８】
まず、図１（１）に示すように、半導体基板１１が用意される。この半導体基板１１には、図示を省略しているが、通常の半導体製造プロセスに従って、ソースおよびドレイン領域ならびにゲート領域等が形成されている。半導体基板１１は、たとえばＧａＡｓまたはＩｎＰ基板であり、ゲート領域となる活性層部分は、イオン注入法、ＭＢＥ、ＭＯＣＶＤなどのエピタキシャル法によって形成される。このエピタキシャル層の構造および材料は、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＰなどの混晶材料を組み合わせたヘテロ接合構造を有していることが好ましい。
【００３９】
次に、同じく図１（１）に示すように、半導体基板１上に、第１のレジスト層１２が形成される。第１のレジスト層１２を構成するレジストとしては、ネガ型レジストが用いられ、また、第１のレジスト層１２の厚みは、たとえば２００ｎｍとされる。
【００４０】
第１のレジスト層１２には、第１の開口部１３が形成される。この第１の開口部１３は、たとえば特開平１０−９８１７８号公報に記載されている方法によって形成することができ、位相シフトマスクを用いて形成されたダミーゲートを反転することによって得られ、その開口長はたとえば０．１〜０．１５μｍ程度とされる。
【００４１】
第１の開口部１３は、後の説明から明らかになるように、ゲート電極の、半導体基板１１の表面と接触する領域を規定するものである。また、第１のレジスト層１２は、後で説明するように、アッシングによって除去されるもので、したがって、リフトオフ工程を考慮した厚さの制限はない。そのため、第１のレジスト層１２の厚みをより薄くすれば、第１の開口部１３の開口長をより短くしても、後の工程で実施される第１の導電層の適正な形成が第１の開口部１３内においても可能であり、ゲート電極のゲート長に関して、サブ０．１μｍというようなさらなる微細化に対しても大きな自由度をもっている。
【００４２】
次に、図１（２）に示すように、第１のレジスト層１２上に第２のレジスト層１４が形成される。第２のレジスト層１４を構成するレジストとしては、ポジ型レジストが用いられる。また、第２のレジスト層１４の厚みは、後で実施されるリフトオフの容易性を考慮して、たとえば１．２μｍ程度とされる。
【００４３】
次に、同じく図１（２）に示すように、第２のレジスト層１４の、第１の開口部１３が位置している領域に、第１の開口部１３より大きい面積の第２の開口部１５が、露光および現像処理を実施するフォトリソグラフィ技術を適用して形成される。第２の開口部１５の上方の開口端側の開口長は概ね１．０μｍ程度であり、その断面は下方へ向かうほど広がった逆テーパ状をなしている。このように、第２の開口部１５を逆テーパ状とすることにより、後で実施される第２の導電層のための金属が第２の開口部１５の内周面１６に被着することが防止される。
【００４４】
次に、図１（３）に示すように、リン酸系またはクエン酸系のエッチング液を用いるウェットエッチングが実施され、それによって、第１の開口部１３において露出する半導体基板１１の表面がエッチングされ、それによってリセス１７が形成される。
【００４５】
次に、図１（４）に示すように、第１および第２の開口部１３および１５の内面ならびに第２のレジスト層１４側の表面に、第１の導電層１８が形成される。第１の導電層１８は、半導体基板１１に対してショットキー接合を与えるもので、たとえばＷＳｉのような高融点金属から構成される。
【００４６】
第１の導電層１８は、スパッタリング法によって形成される。一例として、Ａｒガス（圧力０．２Ｐａ）によってスパッタリングを行ない、約６０ｎｍの厚みを有するＷＳｉからなる第１の導電層１８が成膜される。第１の導電層１８は、上述のように、スパッタリング法を適用して形成されるため、第１の開口部１３の内部に被着するとともに、比較的大きな第２の開口部１５の内周面１６上にも被着する。
【００４７】
なお、上述のように、第１の導電層１８が第２の開口部１５の内周面１６上に被着した状態では、第２のレジスト層１４に対してリフトオフを適用することは困難である。そのため、後述するように、この内周面１６上に被着した第１の導電層１８は後の工程において除去される。
【００４８】
次に、上述のように、図１（４）に示した工程を終えた構造物は、スパッタリング装置から取り出され、直ちに真空蒸着装置内に導入され、図１（５）に示すように、第２の導電層１９が、第２の開口部１５内も含めて、第１の導電層１８上に形成される。この場合、マルチチャンバータイプの真空装置を用いれば、空気中にさらされることなく、第２の導電層１９の形成が可能であり、したがって、第１の導電層１８と第２の導電層１９との間の界面をより清浄な状態に維持することができる。
【００４９】
第２の導電層１９は、蒸着法、より好ましくは、電子ビーム蒸着法によって形成される。このとき、前述したように、第２の開口部１５の断面は逆テーパ状をなしているので、第２の導電層１９が、第２の開口部１５の内周面１６上に被着することを有利に防止することができる。
【００５０】
第２の導電層１９は、低抵抗金属から構成される。この場合、図１（５）において詳細には図示しないが、相互拡散を防ぐため、Ｔｉからなる層、Ｐｔからなる層およびＡｕならなる層を順次形成することが好ましい。一例として、これら積層構造をなす各層の厚みは、Ｔｉ層が２０ｎｍ、Ｐｔ層が２５ｎｍおよびＡｕ層が４５０ｎｍとされる。
【００５１】
次に、図１（６）に示すように、第２の開口部１５内の、第２の導電層１９によって覆われていない部分にある第１の導電層１８がエッチングによって除去される。このエッチング工程を実施するにあたっては、たとえば、図１（５）に示した工程を終えた構造物を、真空蒸着装置から取り出し、そのまま、ドライエッチング処理が可能な装置に導入し、この装置内でエッチング工程を実施すればよい。より好ましくは、マルチチャンバータイプの真空装置を用いれば、エッチング工程を実施できるようにするまで、ごく短時間の真空排気で十分であるので、工程の能率化を図ることができる。
【００５２】
一例として、高速で等方性のエッチングが可能なＩＣＰエッチャーを用いて、ＣＦ４  またはＣＨＦ３  と酸素との混合ガス（圧力８Ｐａ）からなるプラズマ２０によるエッチング処理を３０秒間行なうことにより、第２の開口部１５内の第１の導電層１８を除去することができる。
【００５３】
次に、図１（６）に示した構造物が、有機溶剤に浸漬され、リフトオフが実施される。これによって、第２のレジスト層１４とともに、その上にある不要な第１および第２の導電層１８および１９が、図１（７）に示すように除去される。このようなリフトオフは、図１（６）に示すように、第２のレジスト層１４の厚みが十分にあり、かつ第２の開口部１５の内周面１６が第１の導電層１８によって覆われていないため、容易かつ確実に行なうことができる。
【００５４】
次に、第１のレジスト層１２が、アッシングによって除去され、それによって、図１（８）に示すように、半導体基板１１上にゲート電極２１が残された状態で形成される。
【００５５】
上述のように、ゲート電極２１を形成した後、保護膜、引出し用の電極パッド、配線等を形成することによって、電界効果トランジスタが完成される。
【００５６】
図２には、上述のようにして得られた電界効果トランジスタ２５が概略的に示されている。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００５７】
電界効果トランジスタ２５は、半導体基板１１上に、上述したようなゲート電極２４が形成されるとともに、ソース電極２６およびドレイン電極２７が形成された構造を有している。ソース電極２６およびドレイン電極２７は、通常、前述した図１に示した各工程を実施する前に、半導体基板１１上に形成されているが、ゲート電極２４を形成した後にこれらが形成されてもよい。
【００５８】
図３は、この発明の他の実施形態を適用して実施される電界効果トランジスタのゲート電極の形成方法を説明するためのものである。図３には、図１に示した実施形態と比較して特徴ある工程のみが図示されている。図３（１）は図１（１）に相当し、図３（２）は図１（４）に相当し、図３（３）は図１（８）に相当している。
【００５９】
図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。以下に、図３に示した実施形態の特徴的工程についてのみ説明する。
【００６０】
まず、図３（１）に示すように、半導体基板１１上に、第１のレジスト層１２が形成され、そこに第１の開口部１３が形成された後、第１のレジスト層１２が、たとえば２００℃程度の温度で加熱処理される。これによって、第１の開口部１３を規定する開口端側の端縁の角が熱変形され、それによって、面取り部３１が形成される。
【００６１】
なお、第１のレジスト層１２に対する上述のような加熱処理の結果、第１のレジスト層１２を構成するレジストが硬化することもあるが、前述したように、第１のレジスト層１２の除去にあたっては、リフトオフではなくアッシングが適用されるので、このような硬化は、何ら問題を引き起こすことはない。
【００６２】
また、第１のレジスト層１２に対する加熱処理は、第２のレジスト層１４が形成される前に実施しておくことが好ましい。なぜなら、第２のレジスト層１４を形成した後に加熱処理を実施した場合、第２のレジスト層１４が硬化し、第２のレジスト層１４に対するリフトオフを困難にすることがあるからである。
【００６３】
図３（２）には、第１の導電層１８が形成された状態が示されている。このような第１の導電層１８を形成するにあたっては、前述のように、スパッタリング法が適用されるが、面取り部３１が形成された第１の開口部１３にあっては、その上方の開口端が広げられているので、「くびれ」によって断線することなく、第１の開口部１３の内部にまで第１の導電層１８を容易に形成することができる。このことから、第１の開口部１３の開口長をより短くしても、第１の導電層１８を第１の開口部１３の内部にまで容易に形成できることになる。
【００６４】
図３（３）には、半導体基板１１上にゲート電極２１が形成された状態が示されている。前述したように、第１の開口部１３の開口長をより短くできるため、ゲート電極２１におけるゲート長をより短くすることができる。
【００６５】
図３に示した実施形態におけるその他の構成については、図１に示した実施形態の場合と実質的に同様である。
【００６６】
この発明に係る電極の形成方法は、上述した実施形態では、電界効果トランジスタのためのゲート電極の形成に適用されたが、これに限らず、他の半導体装置あるいは他の電子部品における、ゲート電極以外の微細配線または微細コンタクトホールのような微細な電極の形成にも適用することができる。
【００６７】
【発明の効果】
以上のように、この発明によれば、形成しようとする電極の幅を規定する第１の開口部を有する第１のレジスト層を除去するにあたって、すなわち、ゲート電極にあっては、ゲート長を規定する第１の開口部を有する第１のレジスト層を除去するにあたって、リフトオフではなく、アッシングが適用されるので、第１のレジスト層に対する処理温度の制限を受けないばかりでなく、第１のレジスト層の厚みに関しても、リフトオフを可能とするための制限を受けない。したがって、第１のレジスト層の厚みを、リフトオフに関係なく薄くすることができるので、第１の開口部の開口長を短くしても、その内部にまで第１の導電層を容易に形成することができる。その結果、形成された電極の幅、ゲート電極について言えば、ゲート長の狭小化に対する要望に十分応えることができる。
【００６８】
また、この発明によれば、第２のレジスト層をリフトオフにより除去する前に、第２のレジスト層に形成された第２の開口部内の第１の導電層をエッチングによって除去するようにしているので、第２のレジスト層のリフトオフによる除去を容易に行なうことができる。また、第２のレジスト層の厚みについては、形成される電極の基板上での幅、すなわち、ゲート電極について言えば、ゲート長に直接影響を及ぼすものではないので、リフトオフの容易性を考慮して選ぶことができる。
【００６９】
このようなことから、この発明を適用して、電界効果トランジスタのゲート電極を形成すれば、０．１μｍ以下のゲート長であっても、これを実現することができ、高速動作および高利得特性を与え得る、ミリ波帯でも使用可能な電界効果トランジスタを得ることができる。
【００７０】
この発明が、電界効果トランジスタのゲート電極の形成に適用され、第１の導電層が高融点金属からなる場合、ゲート電極を、高出力に耐え得るようにすることができ、したがって、パワー用電界効果トランジスタを作製する上で有利である。
【００７１】
この発明において、第２のレジスト層に形成される第２の開口部の断面を逆テーパ状とすれば、第２の開口部の内周面に、第２の導電層が形成されることを防止でき、したがって、第２の開口部内の第１の導電層をエッチングによって除去する工程において、第１の導電層の除去が第２の導電層によって阻害されることを防止することができる。
【００７２】
また、第１の導電層がスパッタリング法により形成され、第２の導電層が蒸着法によって形成され、次いで、第２の開口部内の第１の導電層がドライエッチングによって除去されるとき、これらの工程は、たとえばフォトリソグラフィ工程を挟まずに連続的に実施できるので、工程の能率化を図ることができる。しかも、これらの工程のうち、少なくとも第１の導電層を形成する工程および第２の導電層を形成する工程が、マルチチャンバータイプの真空装置を用いて連続的に実施されるようにすると、真空での一貫処理が可能であり、工程のさらなる能率化を図れ、さらに、第１の導電層と第２の導電層との間の界面の清浄性を保つことが容易である。
【００７３】
また、この発明において、基板上に形成された第１のレジスト層を加熱処理し、それによって、第１の開口部を規定する開口端側の端縁の角を面取りするように熱変形させると、第１の導電層の形成にあたって、第１の導電層を構成する金属の、第１の開口部内への導入が容易になる。そのため、第１の開口部の開口長をより短くすることができ、その結果、形成される電極の基板上での幅、ゲート電極について言えば、ゲート長をより短くすることが可能になる。
【図面の簡単な説明】
【図１】この発明の一実施形態を適用して実施される電界効果トランジスタのゲート電極の形成方法に含まれる代表的な工程を順次図解的に示す断面図である。
【図２】電界効果トランジスタ２５の構成を概略的に示す断面図である。
【図３】この発明の他の実施形態を適用して実施される電界効果トランジスタのゲート電極の形成方法に含まれる特徴的な構成のみを図解的に示す断面図である。
【図４】この発明にとって興味ある従来の電界効果トランジスタのゲート電極の形成方法に含まれる代表的な工程を順次図解的に示す断面図である。
【図５】この発明が解決しようとする課題を説明するための図４（１）に示した第１のレジスト層２の第１の開口部３付近を拡大して示す断面図である。
【図６】図５に対応する図であって、この発明が解決しようとする他の課題を説明するための図である。
【符号の説明】
１１  半導体基板
１２  第１のレジスト層
１３  第１の開口部
１４  第２のレジスト層
１５  第２の開口部
１６  内周面
１８  第１の導電層
１９  第２の導電層
２０  プラズマ
２１  ゲート電極
２５  電界効果トランジスタ
３１  面取り部
【図１】
0003627705.tif 000002
【図２】
0003627705.tif 000003
【図３】
0003627705.tif 000004
【図４】
0003627705.tif 000005
【図５】
0003627705.tif 000006
【図６】
0003627705.tif 000007