(57)【特許請求の範囲】
【請求項１】
データ及びリクエスト信号を受け取り、リクエスト信号を契機としてデータを取り込んだ後にアクノリッジ信号を返すことでデータ送信元とハンドシェークをとりながらデータを入力する非同期ＬＳＩを試験する非同期ＬＳＩ試験装置において、
データ送信および切り替え指示を行う汎用コンピュータ（２０）と、
試験パターンを生成するパターン生成器（３２）とハンドシェーク切り替え器（３１）とからなるインタフェース回路（３０）とから構成され、
前記ハンドシェーク切り替え器（３１）は、汎用コンピュータ（２０）からのデータとパターン生成器（３２）からのデータとを切り替えて非同期ＬＳＩに注入するものであって、前記汎用コンピュータ（２０）からのデータを注入する場合には、前記汎用コンピュータ（２０）からのリクエスト信号を用いて非同期ＬＳＩとハンドシェークをとりながらデータを注入し、前記パターン生成器（３２）からのデータを注入する場合には、非同期ＬＳＩからのアクノリッジ信号を契機として前記ハンドシェーク切り替え器（３１）自身が自律的に生成するリクエスト信号を用いて非同期ＬＳＩとハンドシェークをとりながらデータを注入することを特徴とする非同期ＬＳＩ試験装置。
【請求項２】
データ及びリクエスト信号を受け取り、リクエスト信号を契機としてデータを取り込んだ後にアクノリッジ信号を返すことでデータ送信元とハンドシェークをとりながらデータを入力する非同期ＬＳＩを試験する非同期ＬＳＩ試験方法において、
汎用コンピュータ（２０）からのデータとパターン生成器（３２）からのデータとを切り替えて非同期ＬＳＩに注入するハンドシェーク切り替え器（３１）を用い、
前記汎用コンピュータ（２０）からのデータを注入する場合には、前記汎用コンピュータ（２０）からのリクエスト信号を用いて非同期ＬＳＩとハンドシェークをとりながらデータを注入し、前記パターン生成器（３２）からのデータを注入する場合には、非同期ＬＳＩからのアクノリッジ信号を契機として前記ハンドシェーク切り替え器（３１）自身が自律的に生成するリクエスト信号を用いて非同期ＬＳＩとハンドシェークをとりながらデータを注入することにより、
前記汎用コンピュータ（２０）が生成するデータに混ぜてパターン生成器（３２）が生成するデータを非同期ＬＳＩに直接注入することを特徴とした非同期ＬＳＩ試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非同期ＬＳＩを試験するための非同期ＬＳＩ試験装置および試験方法に関する。
【０００２】
【従来の技術】
従来のＬＳＩ試験装置としてのパターン生成器は、グローバルクロックの存在を前提とした同期式回路を対象としており、クロックに同期して周期的なデータを高速に生成する能力を持つ。これらパターン生成器には、定型的なパターンを生成する機能を持つものに加えて、本体に搭載されるメモリにデータを格納し、実行時にそれを読み出すことでパターン生成に利用するものがある。
【０００３】
【発明が解決しようとする課題】
しかし、従来のＬＳＩ試験装置としてのパターン生成器ではメモリ容量によってパターンの長さが制約されたり、試験内容がパターン生成能力により制約されることが多く、より柔軟な試験を廉価に実現するのは難しかった。
また、市販の汎用コンピュータを利用すれば、コンピュータ上のプログラムを書き換えることで任意のパターンを生成できるので、複雑な試験を行える試験装置を廉価に構成できるが、この場合、ＬＳＩの性能試験に用いるにはデータ生成速度が十分でないという問題がある。
【０００４】
一方で、本発明が対象とするような非同期ＬＳＩの場合、データ転送のタイミングはグローバルクロックではなく、リクエストとアクノリッジの信号線を用いたハンドシェークによって定まる。このためデータ転送は一定間隔で行われるのではなく、送信側あるいは受信側のデータの受け渡しもしくは処理状況に応じて決まり、本質的に可変である。従来の試験システムは、このような転送速度の可変性を想定していないため、高速に転送する必要があるデータが一部だけの場合でも、全体のパターン生成性能をその部分に合わせて作っていた。
【０００５】
本発明は、このような点に鑑み、性能が要求される部分が一部の単純なパターンに限られるような非同期ＬＳＩの試験に対して、複雑なパターンを生成する機能を汎用コンピュータに分担させることで、試験装置を廉価に構成し、かつ複雑なパターン生成アルゴリズムを容易に作成をすることができる非同期ＬＳＩ試験装置および試験方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明による非同期ＬＳＩ試験装置は、汎用コンピュータと、パターン生成器とハンドシェーク切り替え器とからなるインタフェース回路とから構成され、本発明による非同期ＬＳＩ試験方法は、前記の汎用コンピュータとインタフェース回路とを用いている。通常は、汎用コンピュータがハンドシェーク切り替え器を介して非同期ＬＳＩにデータを注入するが、汎用コンピュータからの指示によって切り替え器自体がパターン生成器の生成するデータを非同期ＬＳＩに直接注入することで、汎用コンピュータが生成するデータに混ぜて、パターン生成器が高速に生成するデータを非同期ＬＳＩに直接注入するようにした。
請求項１の発明は、データ及びリクエスト信号を受け取り、リクエスト信号を契機としてデータを取り込んだ後にアクノリッジ信号を返すことでデータ送信元とハンドシェークをとりながらデータを入力する非同期ＬＳＩを試験する非同期ＬＳＩ試験装置において、データ送信および切り替え指示を行う汎用コンピュータと、試験パターンを生成するパターン生成器とハンドシェーク切り替え器とからなるインタフェース回路とから構成され、前記ハンドシェーク切り替え器は、汎用コンピュータからのデータとパターン生成器からのデータとを切り替えて非同期ＬＳＩに注入するものであって、前記汎用コンピュータからのデータを注入する場合には、前記汎用コンピュータからのリクエスト信号を用いて非同期ＬＳＩとハンドシェークをとりながらデータを注入し、前記パターン生成器からのデータを注入する場合には、非同期ＬＳＩからのアクノリッジ信号を契機として前記ハンドシェーク切り替え器自身が自律的に生成するリクエスト信号を用いて非同期ＬＳＩとハンドシェークをとりながらデータを注入することを特徴とする非同期ＬＳＩ試験装置である。
請求項２の発明は、データ及びリクエスト信号を受け取り、リクエスト信号を契機としてデータを取り込んだ後にアクノリッジ信号を返すことでデータ送信元とハンドシェークをとりながらデータを入力する非同期ＬＳＩを試験する非同期ＬＳＩ試験方法において、汎用コンピュータからのデータとパターン生成器からのデータとを切り替えて非同期ＬＳＩに注入するハンドシェーク切り替え器を用い、前記汎用コンピュータからのデータを注入する場合には、前記汎用コンピュータからのリクエスト信号を用いて非同期ＬＳＩとハンドシェークをとりながらデータを注入し、前記パターン生成器からのデータを注入する場合には、非同期ＬＳＩからのアクノリッジ信号を契機として前記ハンドシェーク切り替え器自身が自律的に生成するリクエスト信号を用いて非同期ＬＳＩとハンドシェークをとりながらデータを注入することにより、前記汎用コンピュータが生成するデータに混ぜてパターン生成器が生成するデータを非同期ＬＳＩに直接注入することを特徴とした非同期ＬＳＩ試験方法である。
【０００７】
【発明の実施の形態】
上記課題を解決するために本発明の非同期ＬＳＩ試験装置は、データ及びリクエスト信号を受け取り、リクエスト信号を契機としてデータを取り込んだ後にアクノリッジ信号を返すことでデータ送信元とハンドシェークをとりながらデータを入力する非同期ＬＳＩを試験する非同期ＬＳＩ試験装置において、データ送信および切り替え指示を行う汎用コンピュータ２０と、試験パターンを生成するパターン生成器３２とハンドシェーク切り替え器３１とからなるインタフェース回路３０と、前記非同期ＬＳＩ１０とから構成され、汎用コンピュータ２０からのデータとパターン生成器３２からのデータとをハンドシェーク切り替え器３１で切り替えて非同期ＬＳＩ１０に注入することに特徴を有している。
【０００８】
また、本発明の非同期ＬＳＩ試験方法は、データ及びリクエスト信号を受け取り、リクエスト信号を契機としてデータを取り込んだ後にアクノリッジ信号を返すことでデータ送信元とハンドシェークをとりながらデータを入力する非同期ＬＳＩを試験する非同期ＬＳＩ試験方法において、汎用コンピュータ２０は非同期ＬＳＩ１０にハンドシェーク切り替え器３１を介して非同期ハンドシェークをとりながら生成するデータを注入し、また、汎用コンピュータ２０はハンドシェーク切り替え器３１に指示してパターン生成器３２の生成するデータを非同期ＬＳＩ１０に非同期ハンドシェークをとりながら直接注入させ、汎用コンピュータ２０が生成するデータに混ぜてパターン生成器３２が生成するデータを非同期ＬＳＩ１０に直接注入することに特徴を有している。
【０００９】
【実施例】
以下、本発明の一実施例を図面に基づいて説明する。
図１は、本発明の一実施例における非同期ＬＳＩ試験装置の基本構成を示す説明図である。図において、１０は非同期ＬＳＩ，２０はパラレルポートをもつ汎用コンピュータ，３０はインタフェース回路，３１はハンドシェーク切り替え器，３２はパターン生成器である。
【００１０】
通常、ハンドシェーク切り替え器３１は、汎用コンピュータ２０から送られてくるデータを、非同期ＬＳＩ１０とリクエスト線（ｒｅｑ）、アクノリッジ線（ａｃｋ）を使ったハンドシェークでタイミングをとりながらデータ線（ｄａｔａ）を使って非同期ＬＳＩ１０に注入する。
この際、汎用コンピュータ２０とハンドシェーク切り替え器３１間の通信路は、上記リクエスト線、アクノリッジ線、データ線を汎用コンピュータに直接見せる構成とすることも可能であるし、シリアル通信やＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌ  Ｂｕｓ）のように異なる通信路構成あるいは異なるプロトコルを用いることも可能である。通信路構成やプロトコルが異なる場合には、ハンドシェーク切り替え器３１が前記非同期ハンドシェークプロトコルヘの変換を行う。
【００１１】
本発明では汎用コンピュータ２０からの指示によって、パターン生成器３２からのデータを注入することができる。この場合にはハンドシェーク切り替え器３１が、非同期ＬＳＩ１０からのアクノリッジ信号を元にパターン生成器３２に次データの通信要求を出す。
パターン生成器３２は内部に状態を保持しており、この要求信号を契機に新しいデータをハンドシェーク切り替え器３１に返す。ハンドシェーク切り替え器３１は、このデータをデータ線を通じて非同期ＬＳＩ１０に送るとともに、リクエスト信号線により次のデータが送られていることを非同期ＬＳＩ１０に知らせる。すると非同期ＬＳＩ１０はデータの受信を確認した後、アクノリッジ信号を遷移させる。このサイクルの繰返しにより、パターン生成器３２が生成するデータを直接非同期ＬＳＩ１０に送る。
【００１２】
汎用コンピュータ２０が生成するデータがソフトウェアで作られているのに対して、パターン生成器３２が作り出すデータはハードウェアで作られており、高速なパターン注入が可能である。またハンドシェーク切り替え器３１の切り替え機能によって、この高速なデータを汎用コンピュータ２０が生成するデータに混ぜて非同期ＬＳＩ１０に送ることができる（図３参照）。
【００１３】
図２は、本発明における非同期ＬＳＩ試験装置および試験方法における実施形態を示す図である。ここでは、汎用コンピュータ２０として市販のパソコンを用い、そのパラレルポート（ＲＳ−２３２Ｃポート）を介して通常時のテストデータの送信と、ハンドシェーク切り替えを行う実施形態を述べる。
非同期ＬＳＩ１０は試験対象の在る非同期ＬＳＩである。ｄａｔａｉ[ ０] 〜ｄａｔａｉ[ ４] は非同期ＬＳＩの５ビット幅のデータ入力であり、ｒｅｑｉはリクエスト信号の入力、ａｃｋｏはアクノリッジ信号の出力である。
【００１４】
非同期ＬＳＩ１０は、ｒｅｑｉをハイにすると、ａｃｋｏはハイで応答し、続いてｒｅｑｉをローにするとａｃｋｏはローで応答する４サイクルのハンドシェークを行う。データの取り込みは、この際、ｒｅｑｉの立上りで行われる。この非同期ＬＳＩ１０の性能を試験するためのテストデータには、ｄａｔａｉ[ ４] がハイの３２から６３までの値が用いられる。
【００１５】
２０はパラレルポートをもつ汎用コンピュータである。パラレルポートは、８ビットのデータ出力と４ビットの制御出力、それに５ビットのステータス入力の信号線をもつが、本実施例ではこの内、データ出力の下位５ビットｄａｔａ[ ０] 〜ｄａｔａ[ ４] と、制御出力の３ビットｎＳＴＲＯＢＥ、ｎＡＵＴＯＦＥＥＤ、ｎＳＬＣＴＩＮ、それにステータス入力の１ビットｎＢＵＳＹを用いている。ｎＳＴＲＯＢＥ、ｎＡＵＴＯＦＥＥＤ、ｎＳＬＣＴＩＮ、それにｎＢＵＳＹは極性が反転しており、ローレベル時にアクティブの意味をもつ。
【００１６】
インタフェース回路３０は非同期ＬＳＩ１０と汎用コンピュータ２０のインタフェースであり、ハンドシェーク切り替え器３１とパターン生成器３２からなる。ハンドシェーク切り替え器３１は、ｎＡＵＴＯＦＥＥＤ信号線がローの時には非同期ＬＳＩ１０と汎用コンピュータ２０を直結するが、ｎＡＵＴＯＦＥＥＤ信号線がハイの時にはパターン生成器３２の作り出す４ビットの値をデータ信号線の下位４ビットに乗せてテストデータとして自律的に注入する。
【００１７】
本実施例では、パターン生成器３２には単純な４ｂｉｔの同期カウンタを用いている。同期カウンタはｃｌｅａｒ端子がローになった時にゼロクリアされ、ｃｌｋ端子の立ち上がり時に値をインクリメントしｄｏに出力する。
【００１８】
一方、ハンドシェーク切り替え器３１は論理ゲートｇ１〜ｇ９と遅延素子ｄ１から構成している。論理ゲートｇ１〜ｇ４は、パラレルポートのデータ出力ｄａｔａ[ ０] 〜ｄａｔａ[ ３] に、同期カウンタの４ビットの値を乗せるためのＯＲ素子である。
また論理ゲートｇ７〜ｇ９はパラレルポートの信号仕様に合わせて信号の極性を反転させるためのインバータである。
また論理ゲートｇ５は、汎用コンピュータ２０により作り出されるリクエスト信号（ｎＳＴＲＯＢＥ）と非同期ＬＳＩ１０のａｃｋｏ信号を契機としてハンドシェーク切り替え器３２が自律的に作り出すリクエスト信号をマージして、非同期ＬＳＩ１０のｒｅｑｉ端子に与えるＯＲ素子である。
【００１９】
また論理ゲートｇ６は、自律的なリクエスト信号の生成を行うかどうかを切り替える為のスイッチであり、ｎＡＵＴＯＦＥＥＤの出力がハイ（ｇ８の出力がロー）の時には常にローを出力するが、ｎＡＵＴＯＦＥＥＤの出力がロー（ｇ８の出力がハイ）の時にはａｃｋｏを反転した信号を、同期カウンタのｃｌｋ端子と論理素子ｇ５に送る。
【００２０】
パターン生成器３２によるデータを自律的に注入する際、非同期ＬＳＩ１０に対して、データｄａｔａｉ[ ０] 〜ｄａｔａｉ[ ３] が確定してからリクエスト信号を入力するというタイミングの制約を保証するために、遅延素子ｄ１を論理ゲートｇ６とｇ５の間に挿入している。すなわち遅延素子ｄ１はｇ６の出力がローからハイに変化する際に、同期カウンタがインクリメントされ、その変化がｄａｔａｉに反映されるまで、リクエスト信号がｒｅｑｉに到達しないよう十分な遅延を作り出すためのものである。
【００２１】
汎用コンピュータ２０上のソフトウェアによりパターン生成を行って、非同期ＬＳＩ１０にテストパターンを注入する際には、最初にｎＳＬＣＴＩＮ信号にハイ→ロー→ハイのパルスを送り、同期カウンタをクリアする。またｎＡＵＴＯＦＥＥＤをハイに保って、ハンドシェーク切り替え器３１が自律的にハンドシェークを行わないようにする（Ｐ０）。
【００２２】
この状態で、データｄａｔａ[ ０] 〜ｄａｔａ[ ４] に送りたいデータを書き込み、その後ｎＳＴＲＯＢＥ信号をハイからローに変化させる。するとデータおよびリクエスト信号はインタフェース回路３０をスルーして非同期ＬＳＩ１０にそのまま送られる（Ｐ１）。
【００２３】
非同期ＬＳＩ１０は、データとリクエストを受け取るとそれを取り込みａｃｋｏをローからハイに遷移させるので、汎用コンピュータ２０ではｎＢＵＳＹのステータスビットがハイからローに変化するのを見ることで、データの取り込みが完了したことを知ることができる（Ｐ２）。
【００２４】
次にｎＳＴＲＯＢＥをローからハイに変化させると、リクエストが取り下げられ、非同期ＬＳＩ１０はａｃｋｏをローに戻す。汎用コンピュータ２０ではｎＢＵＳＹのステータスビットがローからハイに変化するのを見ることで、次データ送信の準備が整ったことを知ることができる（Ｐ３）。
【００２５】
以上のＰ１からＰ３の手順を繰返すことで、汎用コンピュータ２０で生成した所望のデータを、連続的に非同期ＬＳＩ１０に注入することができる。
汎用コンピュータ２０からデータを注入した後、非同期ＬＳＩ１０の性能を試験するためにパターン生成器３２が生成するデータを送りたい場合には、ｎＳＴＯＲＢＥがハイでかつｎＢＵＳＹがハイになっている状態で、ｄａｔａ［０］〜ｄａｔａ[ ３] をローに、ｄａｔａ[ ４] をハイに設定し、その後ｎＡＵＴＯＦＥＥＤをハイからローに遷移させ、論理ゲートｇ６のスイッチをＯＮにする。
すると、ハンドシェーク切り替え器３１は非同期ＬＳＩ１０のａｃｋｏ信号を元に同期カウンタをインクリメントし、パターン生成器３２に試験用のパターンを生成させながら、その値とリクエスト信号を繰返し自律的に非同期ＬＳＩ１０に送るようになる。
【００２６】
なお、本実施形態では、パターン生成器３２をラウンドカウンタにより構成したが、任意のパターン生成回路で置き換えて使用することができる。
また、パターン生成器３２に終了条件を付けたり、ハンドシェーク切り替え器３１内で汎用コンピュータ２０からの終了指示とａｃｋｏ信号を元に生成される次のリクエストとのアービトレーションを行う構成をとることで、パターン生成器３２による自律的なパターン生成を停止し、汎用コンピュータ２０からのデータ注入を再開させることも可能である。
【００２７】
更に、本実形態では、パラレルポートのビットの割り当てを具体的に決めて説明したが、この割り当ては、入出力の方向が合っていれば任意に変更ができる。また最初に述べたように、パラレルポートではなく、シリアルポートやＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）などの他のＩ／Ｏポートを用いた実現も可能である。
【００２８】
図３は、本発明の実施例における非同期ＬＳＩに注入されるデータの切り替えに関する説明図である。図における例示では、非同期ＬＳＩ１０に注入される最初のデータは汎用コンピュータ２０が生成するソフトウエアによるデータである。続いて、汎用コンピュータ２０の指示に基づき、ハンドシェーク切り替え器３１によりパターン発生器３２が生成するハードウエアによる高速データに切り替えられる。さらに、ハンドシェーク切り替え器３１により汎用コンピュータ２０が生成するデータに切り替えられる。このように、パターン発生器３２が生成する高速なデータを汎用コンピュータ２０が生成するデータに混ぜて非同期ＬＳＩ１０に送ることができる。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、汎用コンピュータが生成するデータに混ぜて、パターン生成器が高速に生成するデータを非同期ＬＳＩに注入して、試験を行うことができる。したがって、性能が要求される部分が一部の単純なパターンに限られるような非同期ＬＳＩの試験に対して、複雑な試験パターンの生成を汎用コンピュータに分担させることで、パターン生成装置を廉価に構成し、また、複雑なパターン生成アルゴリズムの作成を容易にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例における非同期ＬＳＩ試験装置の基本構成を示す説明図である。
【図２】本発明における非同期ＬＳＩ試験装置および試験方法における実施形態を示す図である。
【図３】本発明の実施例における非同期ＬＳＩに注入されるデータの切り替えに関する説明図である。
【符号の説明】
１０  非同期ＬＳＩ
２０  汎用コンピュータ、パラレルポートをもつコンピュータ
３０  インタフェース回路
３１  ハンドシェーク切り替え器
３２  パターン生成器
【図１】
0003668931.tif 000002
【図２】
0003668931.tif 000003
【図３】
0003668931.tif 000004