(57)【特許請求の範囲】
【請求項１】
通信システムにおいておける、伝送方法であって、
第１のタイプのトラヒックチャネルデータを含む第１のデータフレームを供給すること、
所定のフォーマットのフォーマットされたデータフレームを生成することであって、前記フォーマットされたデータフレームは、消去表示ビットと、混合モードビットと、１つ以上のフレームモードビットと、前記第１のタイプのトラヒックチャネルデータの複数のビットと、１つ以上のフレーム品質表示ビットと、１つ以上の末尾ビットとを順に含む、フォーマットされたデータフレームを生成すること、
前記フォーマットされたデータフレームを符号化すること、及び
前記符号化・フォーマットされたデータフレームを伝送すること、
の段階を具備する伝送方法。
【請求項２】
請求項１に記載の方法において、前記第１のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応する伝送方法。
【請求項３】
請求項１に記載の方法において、前記第１のタイプのトラヒックチャネルデータは二次トラヒックに対応する伝送方法。
【請求項４】
請求項１に記載の方法において、さらに、前記フォーマットされたデータフレームは、前記消去表示ビットと前記混合モードビットの間に予備ビットを含む、伝送方法。
【請求項５】
請求項４に記載の方法において、前記第１のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応する伝送方法。
【請求項６】
請求項４に記載の方法において、前記第１のタイプのトラヒックチャネルデータは二次トラヒックに対応する伝送方法。
【請求項７】
請求項１に記載の方法において、さらに、前記フォーマットされたデータフレームは、前記第１のタイプのトラヒックチャネルデータの複数のビットと前記１つ以上のフレーム品質表示ビットとの間に第２のタイプのトラヒックチャネルデータの複数のビットを含む、伝送方法。
【請求項８】
請求項７に記載の方法において、さらに、前記フォーマットされたデータフレームは、前記消去表示ビットと前記混合モードビットの間に予備ビットを含む、伝送方法。
【請求項９】
請求項７に記載の方法において、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応する伝送方法。
【請求項１０】
請求項７に記載の方法において、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータは二次トラヒックに対応する伝送方法。
【請求項１１】
請求項８に記載の方法において、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応する、伝送方法。
【請求項１２】
請求項８に記載の方法において、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータは二次トラヒックに対応する伝送方法。
【請求項１３】
請求項７に記載の方法において、さらに、前記フォーマットされたデータフレームは、前記第２のタイプのトラヒックチャネルデータの複数のビットと前記１つ以上のフレーム品質表示ビットとの間に第３のタイプのトラヒックチャネルデータの複数のビットを含む、伝送方法。
【請求項１４】
請求項１３に記載の方法において、前記第１のタイプのトラヒックチャネルデータの前記複数のビットは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータの前記複数のビットはシグナリングトラヒックに対応し、前記第３のタイプのトラヒックチャネルデータの前記複数のビットは二次トラヒックに対応する伝送方法。
【請求項１５】
請求項８に記載の方法において、さらに、前記フォーマットされたデータフレームは、前記第２のタイプのトラヒックチャネルデータの複数のビットと前記１つ以上のフレーム品質表示ビットとの間に第３のタイプのトラヒックチャネルデータの複数のビットを含む、伝送方法。
【請求項１６】
請求項１５に記載の方法において、前記第１のタイプのトラヒックチャネルデータの前記複数のビットは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータの前記複数のビットはシグナリングトラヒックに対応し、前記第３のタイプのトラヒックチャネルデータの前記複数のビットは二次トラヒックに対応する伝送方法。
【請求項１７】
通信システムにおける、伝送方法であって、
一次トラヒックチャネルデータを含む第１のデータフレームを供給すること、
所定のフォーマットのフォーマットされたデータフレームを生成することであって、前記フォーマットされたデータフレームは、消去表示ビットと、混合モードビットと、前記一次トラヒックチャネルデータの複数のビットと、１つ以上のフレーム品質表示ビットと、１つ以上の末尾ビットとを順に含む、フォーマットされたデータフレームを生成すること、
前記フォーマットされたデータフレームを符号化すること、及び
前記符号化・フォーマットされたデータフレームを伝送すること、
の段階を具備する伝送方法。
【請求項１８】
請求項１７に記載の方法において、さらに、前記フォーマットされたデータフレームは、前記消去表示ビットと前記混合モードビットの間に予備ビットを含む、伝送方法。
【請求項１９】
通信システムにおいて用いられる送信器であって、前記送信器は、
第１のタイプのトラヒックチャネルデータを含む第１のデータフレームを供給する手段と、
所定のフォーマットのフォーマットされたデータフレームを生成する手段であって、前記フォーマットされたデータフレームは、消去表示ビットと、混合モードビットと、１つ以上のフレームモードビットと、前記第１のタイプのトラヒックチャネルデータの複数のビットと、１つ以上のフレーム品質表示ビットと、１つ以上の末尾ビットとを順に含む、フォーマットされたデータフレームを生成する手段と、
前記フォーマットされたデータフレームを符号化する手段と、及び
前記符号化・フォーマットされたデータフレームを伝送する手段と、
を具備する送信器。
【請求項２０】
請求項１９に記載の送信器において、前記第１のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応する送信器。
【請求項２１】
請求項１９に記載の送信器において、前記第１のタイプのトラヒックチャネルデータは二次トラヒックに対応する送信器。
【請求項２２】
請求項１９に記載の送信器において、さらに、前記フォーマットされたデータフレームは、前記消去表示ビットと前記混合モードビットの間に予備ビットを含む、送信器。
【請求項２３】
請求項２２に記載の送信器において、前記第１のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応する送信器。
【請求項２４】
請求項２２に記載の送信器において、前記第１のタイプのトラヒックチャネルデータは二次トラヒックに対応する送信器。
【請求項２５】
請求項１９に記載の送信器において、さらに、前記フォーマットされたデータフレームは、前記第１のタイプのトラヒックチャネルデータの複数のビットと前記１つ以上のフレーム品質表示モードビットとの間に前記第２のタイプのトラヒックチャネルデータの複数のビットを含む、送信器。
【請求項２６】
請求項２５に記載の送信器において、さらに、前記フォーマットされたデータフレームは、前記消去表示ビットと前記混合モードビットの間に予備ビットを含む、送信器。
【請求項２７】
請求項２５に記載の送信器において、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応する送信器。
【請求項２８】
請求項２５に記載の送信器において、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータは二次トラヒックに対応する送信器。
【請求項２９】
請求項２６に記載の送信器において、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応する送信器。
【請求項３０】
請求項２６に記載の送信器において、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータは二次トラヒックに対応する送信器。
【請求項３１】
請求項２５に記載の送信器において、さらに、前記フォーマットされたデータフレームは、前記第２のタイプのトラヒックチャネルデータの複数のビットと前記１つ以上のフレーム品質表示ビットとの間に第３のタイプのトラヒックチャネルデータの複数のビットを含む、送信器。
【請求項３２】
請求項３１に記載の送信器において、
前記第１のタイプのトラヒックチャネルデータの前記複数のビットは一次トラヒックに対応し、
前記第２のタイプのトラヒックチャネルデータの前記複数のビットはシグナリングトラヒックに対応し、前記第３のタイプのトラヒックチャネルデータの前記複数のビットは二次トラヒックに対応する送信器。
【請求項３３】
請求項２６に記載の送信器において、さらに、前記フォーマットされたデータフレームは、前記第２のタイプのトラヒックチャネルデータの複数のビットと前記１つ以上のフレーム品質表示モードビットとの間に第３のタイプのトラヒックチャネルデータの複数のビットを含む、送信器。
【請求項３４】
請求項３３に記載の送信器において、
前記第１のタイプのトラヒックチャネルデータの前記複数のビットは一次トラヒックに対応し、
前記第２のタイプのトラヒックチャネルデータの前記複数のビットはシグナリングトラヒックに対応し、前記第３のタイプのトラヒックチャネルデータの前記複数のビットは二次トラヒックに対応する送信器。
【請求項３５】
通信システムにおいて、情報を加入者装置から基地局に伝送する送信器であって、前記送信器は、
一次トラヒックチャネルデータを含む第１のデータフレームを供給する手段と、
所定のフォーマットのフォーマットされたデータフレームを生成する手段であって、前記フォーマットされたデータフレームは、消去表示ビットと、混合モードビットと、前記一次トラヒックチャネルデータの複数のビットと、１つ以上のフレーム品質表示ビットと、１つ以上の末尾ビットとを順に含む、フォーマットされたデータフレームを生成する手段と、
前記フォーマットされたデータフレームを符号化する手段と、及び
前記符号化・フォーマットされたデータフレームを伝送する手段と、
を具備する送信器。
【請求項３６】
請求項３５に記載の送信器において、さらに、前記フォーマットされたデータフレームは、前記消去表示ビットと前記混合モードビットの間に予備ビットを含む手段を具備する送信器。
【請求項３７】
請求項３３に記載のシステムにおいて、前記遠隔装置送信器は、さらに、前記フォーマットされたデータフレーム内に、前記消去表示ビットと前記混合モードビットの間の予備ビットを含む手段を具備するシステム。
【請求項３８】
請求項３７に記載のシステムにおいて、前記第１のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応するシステム。
【請求項３９】
請求項３７に記載のシステムにおいて、前記第１のタイプのトラヒックチャネルデータは二次トラヒックに対応することを特徴とするシステム。
【請求項４０】
フォーマットされたデータを用いて通信を行うシステムであって、前記システムは、
遠隔装置送信器であって、
第１のタイプのトラヒックビットソースを供給する手段と、
第１のタイプのトラヒックチャネルデータを含む第１のデータフレームを
供給する手段と、
前記第１のデータフレームを用いて所定のフォーマットのフォーマットされたデータフレームを生成する手段であって、前記フォーマットされたデータフレームは、消去表示ビットと、混合モードビットと、１つ以上のフレーム品質表示ビットとを順に含む、データフレームを生成する手段と、
前記第１のデータフレームに関連するフレームレートに基づいた符号化レートで前記フォーマットされたデータフレームを符号化する手段と、前記符号化・フォーマットされたデータフレームを伝送する手段とを備える遠隔装置送信器と、及び
前記遠隔装置送信器によって送信された前記符号化・フォーマットされたデータフレームを受信する基地局と、
ここで、前記遠隔装置送信器は、さらに、前記フォーマットされたデータフレーム内に、前記第１のタイプのトラヒックチャネルデータの複数のビットと前記１つ以上のフレーム品質表示ビットとの間の前記第２のタイプのトラヒックチャネルデータの複数のビットを含む手段を具備し、
前記遠隔装置送信器は、さらに、前記フォーマットされたデータフレーム内に、前記消去表示ビットと前記混合モードビットの間の予備ビットを含む手段を具備するシステム。
【請求項４１】
請求項４０に記載のシステムにおいて、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータはシグナリングトラヒックに対応するシステム。
【請求項４２】
請求項４０に記載のシステムにおいて、前記第１のタイプのトラヒックチャネルデータは一次トラヒックに対応し、前記第２のタイプのトラヒックチャネルデータは二次トラヒックに対応するシステム。
【請求項４３】
請求項４０に記載のシステムにおいて、前記遠隔装置送信器は、さらに、前記フォーマットされたデータフレーム内に、前記第２のタイプのトラヒックチャネルデータの複数のビットと前記１つ以上のフレーム品質表示ビットとの間に、第３のタイプのトラヒックチャネルデータの複数のビットを含む手段を具備するシステム。
【請求項４４】
請求項４３に記載のシステムにおいて、
前記第１のタイプのトラヒックチャネルデータの前記複数のビットは一次トラヒックに対応し、
前記第２のタイプのトラヒックチャネルデータの前記複数のビットはシグナリングトラヒックに対応し、前記第３のタイプのトラヒックチャネルデータの前記複数のビットは二次トラヒックに対応するシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、伝送用データ構成に関する。特に、本発明は、伝送用ボコーダデータ、非ボコーダデータおよびシグナリングデータをフォーマットする新規の改良された方法および装置に関する。
【０００２】
【従来の技術】
デイジタル通信の分野において、伝送用ディジタルデータの様々な配列が用いられる。データビットは、通信媒体を通じて送信するために通常用いられるフォーマットにしたがって構成される。
【０００３】
【発明が解決しようとする課題】
したがって、本発明の目的は、様々なタイプのデータの通信を容易にし、様々なレートのデータを構造化された形式で容易に通信するデータフォーマットを提供することである。
【０００４】
【課題を解決するための手段】
本発明は、伝送媒体を通じて通信するためのディジタルデータをフォーマットする新規で改良された方法およびシステムである。
【０００５】
通信システムにおいて、ユーザ間でデータの全通信を可能にするデータフォーマットを用いることが重要である。符号分割多重アクセス（ＣＤＭＡ）のような通信システムにおいて、様々なタイプのデータを様々なレートで通信するのが望ましく、所定の構造内部で最大のフレキシビリティを可能にするデータフォーマットを選択しなければならない。さらに、資源を最大化するため、異なるタイプのデータをともに構造化できるフォーマットの共有を可能にすることが望ましい。このような状況において、対応するタイプおよびレートに応じてデータが容易に抽出されるようにデータを構造化することが必要である。
【０００６】
本発明に係る方法および装置は、様々なタイプで様々なレートのデータを伝送するため独自の構造のフォーマットに整えるために提供される。データはボコーダデータまたは様々なタイプの非ボコーダデータとして供給される。データは所定の伝送時間のフレームに構造化される。データフレームは、データに応じて、いくつかのデータレートの１つになるように構造化される。ボコーダデータは、所定のフォーマットにしたがって、いくつかのデータレートの１つで供給されフレーム内で構造化される。フレームは，最高のフレームデータレートであるように，非ボコーダデータとボコーダデータを共有することによりフオーマットされる。また，非ボコーダデータは最高のフレームレートになるように構造化されてもよい。付加制御データはデータフレーム内で供給され、送信および受信時の回復の様々な側面を支持してもよい。
【０００７】
本発明の第１の観点により、通信システムにおいて、データフレームを１組のレート設定の所定のデータレート設定のデータレートで伝送する方法であって，
前記データフレームを受信する段階と；
１組のパリティチェックビットおよび末尾ビットを前記データフレームの前記データレート設定にしたがって生成する段階と；
前記データフレームを符号化する段階であって，前記符号化の符号化レートは前記データフレームの前記データレート設定にしたがって決定される，前記データフレームを符号化する段階と；及び
前記符号化されたデータフレームを伝送する段階と；
を具備する，データフレームを伝送する方法、が提供される。
【０００８】
上記伝送する方法において、レート設定１のレートとレート設定２のレートとの間に乗法係数があることが好ましい。
【０００９】
上記伝送する方法において、レート設定２の前記符号化レートは前記乗法係数に反比例することが好ましい。
【００１０】
【発明の実施の形態】
本発明の特徴、目的および利点は、図面を参照した以下の詳細な説明からより明らかになるであろう。図面において、同様の参照記号は図中の対応部分を示す。
【００１１】
図面を参照すると、図1 はＣＤＭＡ移動局のトランシーバまたはＰＣＮ送受器の送信部１０の一実施の形態を示す。ＣＤＭＡセルラ通信システムにおいて、順方向ＣＤＭＡチャネルを用いて、情報をセル基地局から移動局に送信する。反対に、逆方向ＣＤＭＡチャネルを用いて、情報を移動局からセル基地局に送信する。移動局からの信号の通信はアクセスチャネル通信またはトラヒックチャネル通信の形式を取る特徴がある。アクセスチャネルは、発呼、ページャ(pages) に対する応答および登録のような短いシグナリングメッセージに用いられる。トラヒックチャネルを用いて、（１）一次トラヒック（通常、ユーザの音声を含む）、または（２）二次トラヒック（通常、ユーザデータ）、または（３）シグナリングトラヒック（例えば、コマンドおよび制御信号）、または（４）一次トラヒックと二次トラヒックの組み合わせ、または（５）一次トラヒックとシグナリングトラヒックの組み合わせと通信を行う。
【００１２】
送信部１０によって、データを９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓまたは１．２ｋｂｐｓのデータレートで逆方向ＣＤＭＡチャネルで送信することができる。逆方向トラヒックチャネルによる送信はこれらのデータレートのいずれのレートで行ってもよく、一方、アクセスチャネルによる送信は４．８ｋｂｐｓのデータレートで行われる。逆方向トラヒックチャネルによる送信デューティサイクルは送信データレートによって変動する。特に、各レートごとの送信デューティサイクルは表Ｉに示される。送信のためのデューティサイクルがデータレートに比例して変動するにつれて、実バースト送信レートは２８，８００コード記号／秒に固定される。６つのコード記号が送信のために６４個のウォルシュ記号の１つとして変調されるので、ウォルシュ記号の送信レートは４，８００ウォルシュ記号／秒に固定され、３０７．２ｋｃｐｓのウォルシュチップレートに固定される。
【００１３】
逆方向ＣＤＭＡチャネルで送信されるすべてのデータは、送信される前に、６４アレイ変調によって畳み込み符号化、ブロックインタリーブ、変調およびダイレクトシーケンスＰＮ拡散が行われる。さらに、表Ｉは、逆方向トラヒックチャネルにおける様々な送信レートに対するデータおよび記号の関係およびレートを示す。数秘学(numerology)は、送信レートが４．８ｋｂｐｓに固定されている場合を除くアクセスチャネルにおいて同一であり、デューティサイクルは１００％である。以下に示すように、逆方向ＣＤＭＡチャネルで送信されるビットは、それぞれ、１／３コードのレートを用いて畳み込み符号化される。したがって、コード記号レートは、常に、データレートの３倍である。ダイレクトシーケンス拡散関数のレートは１．２２８８ＭＨｚに固定され、各ウォルシュチップは正確に４つのＰＮチップによって拡散される。
【表１】
0003711048.tif 000002
【００１４】
送信部１０は、一次トラヒックが存在するモードで機能する場合、音声および／または暗騒音のような音響信号を送信媒体でディジタル信号として通信する。音響信号のディジタル通信を容易にするため、このような信号は、公知の技術によってサンプリングされディジタル化される。例えば、図１において、音声はマイクロホン１２によってアナログ信号に変換され、次に、コーデック１４によってディジタル信号に変換される。コーデック１４は、通常、標準的な８ビット／μ法（μｌａｗ）のフォーマットを用いてＡＤ変換処理を行う。代替として、アナログ信号は、均一なパルス符号変調（ＰＣＭ）フォーマットのディジタル形式に直接変換されてもよい。本実施の形態において、コーデック１４は８ｋＨｚのサンプリングを用い、８ビットのサンプルをサンプリングレートで出力し、６４ｋｂｐｓのデータレートを実現する。
【００１５】
８ビットのサンプルはコーデック１４からボコーダ１６に出力され、ボコーダ１６でμ法／均一符号変換処理が行われる。ボコーダ１６において、サンプルは入力データフレームに構造化され、各フレームは所定数のサンプルからなる。ボコーダ１６の好適な実施例において、各フレームは１６０個のサンプル、または８ｋＨｚのサンプリングレートの２０ｍｓｅｃの音声からなる。他のサンプリングレートおよびフレームサイズを用いてもよいことは理解されるであろう。音声サンプルからなる各フレームは、ボコーダ１６によって対応するデータパケットにフォーマットされた結果生じるパラメータデータを用いて可変レート符号化される。次に、ボコーダのデータパケットは、送信フォーマットを行うため、マイクロプロセッサ１８および関連する回路に出力される。マイクロプロセッサ１８は、一般に、公知のように、プログラム命令メモリ、データメモリおよび適当なインタフェースおよび関連回路とともに内蔵されたプログラム命令を含む。
【００１６】
ボコーダ１６の好適な実施例は符号駆動線形予測（Code Excited Linear Predictive）（ＣＥＬＰ）コーディング技術の形式を用い、コーディングされた音声データにおいて可変レートを供給する。線形予測コーダ（ＬＰＣ）による分析は定数のサンプルに対して行われ、ピッチおよびコードブックの探索は、送信レートによって数が変化するサンプルに対して行われる。このタイプの可変レートボコーダは、特許係争中の米国特許出願番号０８／００４，４８４号（１９９３年１月１４日出願）にさらに詳細に記載されている。なお、この出願は、現在は破棄されている米国特許出願番号０７／７１３，６６１（１９９１年６月１１日出願）の係属出願であり、本願の譲り請け人に譲渡され、本明細書に引用して組み込まれる。ボコーダ１６は特定用途向け集積回路（ＡＳＩＣ）またはディジタル信号処理装置で用いてもよい。
【００１７】
上記の可変レートボコーダにおいて、音声分析フレームの長さは２０ｍｓｅｃであり、これは、抽出パラメータがバーストにつき５０回／秒の割合でマイクロプロセッサ１８に出力されることを示す。さらに、データ出力レートは、およそ、８ｋｂｐｓから４ｋｂｐｓ、２ｋｂｐｓ、１ｋｂｐｓへと変動する。
【００１８】
フルレート（レート１とも言う）の場合、ボコーダとマイクロプロセッサ間のデータ伝送レートは８．５５ｋｂｐｓである。フルレートデータの場合、パラメータは各フレームごとに符号化され、１６０ビットで示される。また、フルレートデータフレームは１１ビットのパリティチェックを含むので、その結果、フルレートフレームは全部で１７１ビットからなる。フルレートデータフレームにおいて、パリティチェックビットを持たない場合、ボコーダとマイクロプロセッサ間の伝送レートは８ｋｂｐｓになる。
【００１９】
ハーフレート（レート１／２とも言う）の場合、ボコーダとマイクロプロセッサ間のデータ伝送レートは、８０ビットを用いる各フレームごとに符号化されたパラメータで４ｋｂｐｓのレートである。クォータレート（レート１／４とも言う）の場合、ボコーダとマイクロプロセッサ間のデータ伝送レートは、４０ビットを用いる各フレームごとに符号化されたパラメータで２ｋｂｐｓのレートである。エイスレート（レート１／８とも言う）の場合、ボコーダとマイクロプロセッサ間のデータ伝送レートは、１６ビットを用いる各フレームごとに符号化されたパラメータで若干１ｋｂｐｓ未満のレートである。
【００２０】
さらに、ボコーダとマイクロプロセッサ間のフレームに送信される情報はない。このようなフレームタイプはブランクフレームと呼ばれ、シグナリングデータまたは他の非ボコーダデータのために用いられる。
【００２１】
次に、ボコーダデータパケットはマイクロプロセッサ１８およびＣＲＣ及び末尾ビット生成器２０に出力され、伝送フォーマットを完了する。マイクロプロセッサ１８は、２０ｍｓｅｃ毎にパラメータデータパケットを受信するとともに、音声サンプルフレームが符号化されたレートのレート表示を受信する。また、マイクロプロセッサ１８は、二次トラヒックデータ入力が存在する場合、二次トラヒックデータ入力を受信し、生成器２０に出力する。また、マイクロプロセッサ１８内でシグナリングデータを生成し、生成器２０に出力する。データが一次トラヒックデータ、二次トラヒックデータ、シグナリングトラヒックデータのいずれであろうと、存在すれば、２０ｍｓｅｃフレームごとにマイクロプロセッサ１８から生成器２０に出力される。
【００２２】
生成器２０は、すべてのフルレートフレームおよびハーフレートフレームの終わりに、１組のパリティチェックビット、フレーム品質表示ビットまたは巡回冗長検査（ＣＲＣ）ビットを生成するとともに付加し、これらのビットは受信器でフレーム品質表示として用いられる。フルレートフレームの場合、データがフルレートの一次トラヒック、二次トラヒックまたはシグナリングトラヒック、あるいはハーフレートの一次トラヒックおよび二次トラヒックの組み合わせ、あるいは一次トラヒックおよびシグナリングトラヒックの組み合わせに関わらず、生成器２０は、第１の多項式にしたがって１組のフレーム品質表示を生成するのが好ましい。ハーフレートデータフレームの場合もまた、生成器２０は、第２の多項式にしたがって１組のフレーム品質表示を生成する。さらに、生成器２０は、すべてのフレームレートに対して１組のエンコーダ末尾ビットを生成し、フレーム品質表示ビットが存在する場合、末尾ビットはフレーム品質表示ビットに続き、存在しない場合、末尾ビットがフレームの最後になる。マイクロプロセッサ１８および生成器２０の動作について、さらに詳細に図３，図４，図５及び図６を参照して以下に説明する。
【００２３】
９．６ｋｂｐｓのレートで生成器２０から供給された逆方向トラヒックチャネルフレームは、長さ１９２ビットで２０ｍｓｅｃのフレームに及ぶ。これらのフレームは、図２ａ〜図２ｅおよび図２ｉ〜図２ｌに示されるように、１つの混合モードビット、もし存在するなら補助フォーマットビット、メッセージビット、１２ビットのフレーム品質表示、８ビットの末尾ビットからなる。混合モードビットは、メッセージビットが一次トラヒック情報のみであるフレームにあるとき、「０」に設定される。混合モードビットが「０」の場合、フレームは混合モードビット、１７１ビットの一次トラヒックビット、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットからなる。
【００２４】
混合モードビットは、二次トラヒックまたはシグナリングトラヒックを含むフレームに対して「１」に設定される。混合モードビットが「１」に設定された場合、フレームは「ブランクおよびバースト」または「ディムおよびバースト」フォーマットからなる。「ブランクおよびバースト」動作は、フレーム全体が二次トラヒックまたはシグナリングトラヒックのために用いられる動作であり、一方、「ディムおよびバースト」動作は、一次トラヒックがフレームを二次トラヒックまたはシグナリングトラヒックのいずれかと共有する動作である。
【００２５】
混合モードビットに続く第１のビットはトラヒックタイプビットである。トラヒックタイプビットを用いて、フレームが二次トラヒックまたはシグナリングトラヒックのいずれを含むのかを特定する。トラヒックタイプビットが「０」の場合、フレームはシグナリングトラヒックを含む。トラヒックタイプビットが「１」の場合、フレームは二次トラヒックを含む。図２ｂ〜図２ｅおよび図２ｉ〜図２ｌはトラヒックタイプビットを示す。トラヒックタイプビットに続く２ビットはトラヒックモードビットである。２ビットのトラヒックモードビットはフレーム内のデータの組み合わせを特定する。
【００２６】
好適な実施例において、一次トラヒックだけは、４．８ｋｂｐｓ、２．４ｋｂｐｓおよび１．２ｋｂｐｓのレートでフレームに伝送される。混合モードビットは、一般に、９．６ｋｂｐｓのレート以外のレートで動作しないが、ただし、９．６ｋｂｐｓで動作されるように容易に構成できる。このような特定レートのためのフレームフォーマットは図２ｆ〜図２ｈに示される。４．８ｋｂｐｓのレートの場合、フレームは、以下に示すように、長さが９６ビットで、フレームの２０ｍｓｅｃの時間周期ごとにビットを備える。レート４．８ｋｂｐｓのフレームは、８０ビットの一次トラヒックビット、８ビットのフレーム品質表示ビットおよび８ビットの末尾ビットを含む。２．４ｋｂｐｓのレートの場合、フレームは、以下に示されるように、長さ４８ビット、フレームの２０ｍｓｅｃの時間周期ごとにビットを備える。レート２．４ｋｂｐｓのフレームは、４０ビットの一次トラヒックビットおよび８ビットの末尾ビットを含む。１．２ｋｂｐｓのレートの場合、フレームは、以下に示されるように、長さが２４ビットで、フレームの２０ｍｓｅｃの時間周期ごとにビットを備える。レート１．２ｋｂｐｓのフレームは、１６ビットの一次トラヒックビットおよび８ビットの末尾ビットを含む。
【００２７】
好適な実施の形態において、アクセスチャネルデータはマイクロプロセッサ１８によって生成され、４．８ｋｂｐｓで伝送される。データは、４．８ｋｂｐｓのフレームフォーマットデータと同様に、例えば、ウォルシュ符号化のような符号化、インタリーブによって準備される。４．８ｋｂｐｓのデータに対して行われる符号化方法において、逆方向トラヒックチャネルデータまたはアクセスチャネルデータに関わらず、冗長データは生成される。冗長データが伝送時に削除される逆方向トラヒックチャネルと違って、アクセスチャネルでは、冗長データを含むすべてのデータは伝送される。アクセスチャネルデータフレームの伝送面について、詳細は以下に示される。
【００２８】
図２ａ〜図２ｌは、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓおよび１．２ｋｂｐｓのレートのフレームのために生成器２０によって出力されたフレームのフレームフォーマットを示す。図２ａは、一次トラヒックだけを伝送するために用いる９．６ｋｂｐｓのフレームを示す。フレームは、０に設定されてフレームが一次トラヒックデータしか含まないことを示す１ビットの混合モードビットと、１７１ビットの一次トラヒックデータと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【００２９】
図２ｂは、レート１／２の一次トラヒックおよびシグナリングトラヒックの伝送のために用いる９．６ｋｂｐｓのディムおよびバーストフレームを示す。フレームは、１に設定されフレームが一次トラヒックしか含んでいないことを示す１ビットの混合モードビットと、０に設定されシグナリングデータがフレームにあることを示す１ビットのトラヒックタイプビットと、００に設定されフレームがレート１／２の一次トラヒックおよびシグナリングトラヒックを含むことを示す２ビットのトラヒックモードビットと、８０ビットの一次トラヒックビットと、８８ビットのシグナリングトラヒックビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【００３０】
図２ｃは、レート１／４の一次トラヒックおよびシグナリングトラヒックの伝送のために用いる９．６ｋｂｐｓのディムおよびバーストフレームを示す。フレームは、１に設定されフレームが一次トラヒックのみ含まないことを示す１ビットの混合モードビットと、０に設定されシグナリングデータがフレームにあることを示す１ビットのトラヒックタイプビットと、０１に設定されフレームがレート１／４の一次トラヒックおよびシグナリングトラヒックを含むことを示す２ビットのトラヒックモードビットと、４０ビットの一次トラヒックビットと、１２８ビットのシグナリングトラヒックビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【００３１】
図２ｄは、レート１／８の一次トラヒックおよびシグナリングトラヒックの伝送のために用いる９．６ｋｂｐｓのディムおよびバーストフレームを示す。フレームは、１に設定されフレームが一次トラヒックしか含まないことを示す１ビットの混合モードビットと、０に設定されシグナリングデータがフレームにあることを示す１ビットのトラヒックタイプビットと、１０に設定されフレームがレート１／８の一次トラヒックおよびシグナリングトラヒックを含むことを示す２ビットのトラヒックモードビットと、１６ビットの一次トラヒックビットと、１５２ビットのシグナリングトラヒックビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【００３２】
図２ｅは、シグナリングトラヒックの伝送のために用いる９．６ｋｂｐｓのブランクおよびバーストフレームを示す。フレームは、１に設定されフレームが一次トラヒックしか含まないことを示す１ビットの混合モードビットと、０に設定されシグナリングデータがフレームにあることを示す１ビットのトラヒックタイプビットと、１１に設定されフレームがシグナリングトラヒックしか含まないことを示す２ビットのトラヒックモードビットと、１６８ビットのシグナリングトラヒックビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【００３３】
図２ｆは、レート１／２の一次トラヒックのみを伝送するために用いる４．８ｋｂｐｓのフレームを示す。フレームは、８０ビットの一次トラヒックビットと、８ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。図２ｇは、レート１／４の一次トラヒックのみを伝送するために用いる２．４ｋｂｐｓのフレームを示す。フレームは、４０ビットの一次トラヒックビットと、８ビットの末尾ビットとからなる。図２ｈは、レート１／８の一次トラヒックのみを伝送するために用いる１．２ｋｂｐｓのフレームを示す。フレームは、１６ビットの一次トラヒックビットと、８ビットの末尾ビットとからなる。
【００３４】
図２ｉは、レート１／２の一次トラヒックおよび二次トラヒックを伝送するために用いる９．６ｋｂｐｓのディムおよびバーストフレームを示す。フレームは、１に設定されフレームが一次トラヒックしか含まないことを示す１ビットの混合モードビットと、１に設定され二次データがフレームにあること示す１ビットのトラヒックタイプビットと、００に設定されフレームがレート１／２の一次トラヒックおよび二次トラヒックを含むことを示す２ビットのトラヒックモードビットと、８０ビットの一次トラヒックビットと、８８ビットの二次トラヒックビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【００３５】
図２ｊは、レート１／４の一次トラヒックおよび二次トラヒックの伝送のために用いる９．６ｋｂｐｓのディムおよびバーストフレームを示す。フレームは、１に設定されフレームが一次トラヒックしか含まないことを示す１ビットの混合モードビットと、１に設定され二次データがフレームにあることを示す１ビットのトラヒックタイプビットと、０１に設定されフレームがレート１／４の一次トラヒックおよび二次トラヒックを含むことを示す２ビットのトラヒックモードビットと、４０ビットの一次トラヒックビットと、１２８ビットの二次トラヒックビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【００３６】
図２ｋは、レート１／８の一次トラヒックおよび二次トラヒックを伝送するために用いる９．６ｋｂｐｓのディムおよびバーストフレームを示す。フレームは、１に設定されフレームが一次トラヒックしか含まないことを示す１ビットの混合モードビットと、１に設定され二次データがフレームにあることを示す１ビットのトラヒックタイプビットと、１０に設定されフレームがレート１／８の一次トラヒックおよび二次トラヒックを含むことを示す２ビットのトラヒックモードビットと、１６ビットの一次トラヒックビットと、１５２ビットの二次トラヒックビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【００３７】
図２ｌは、二次トラヒックの伝送のために用いる９．６ｋｂｐｓのブランクおよびバーストフレームを示す。フレームは、１に設定されフレームが一次トラヒックしか含まないことを示す１ビットの混合モードビットと、１に設定され二次データがフレームにあることを示す１ビットのトラヒックタイプビットと、１１に設定されフレームが二次トラヒックしか含まないことを示す２ビットのトラヒックモードビットと、１６８ビットの二次トラヒックビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【００３８】
図３は、図２ａ〜図２ｌにしたがってデータをフォーマットするための素子の一例を示す。図３において、データはマイクロプロセッサ１８（図１参照）から生成器２０に伝送される。生成器２０は、データバッファ／制御論理回路６０、ＣＲＣ回路６２、６４および末尾ビット回路６６からなる。マイクロプロセッサから供給されたデータとともに、レートコマンドを任意に備えてもよい。データは、２０ｍｓｅｃごとに、マイクロプロセッサから論理回路６０に転送され、論理回路６０で一時的に記憶される。各フォーマットに対して、論理回路６０は、各フォーマット毎に、マイクロプロセッサから伝送されたビット数をカウントしてもよい。また、そうする代わりに、論理回路６０は、データフレームのフォーマット時にレートコマンドおよびクロックサイクルのカウントを用いてもよい。トラヒックチャネルのフレームは、それぞれ、フレーム品質表示を含む。９．６ｋｂｐｓおよび４．８ｋｂｐｓの伝送レートの場合、フレーム品質表示はＣＲＣである。２．４ｋｂｐｓおよび１．２ｋｂｐｓの伝送レートの場合、フレーム品質表示は、特別なフレーム品質ビットが伝送されないことによって示される。フレーム品質表示は受信器で２つの関数を指示する。第１の関数はフレームの伝送レートを判定することであり、一方、第２の関数はフレームがエラーであるか否かを判定することである。受信器で、これらの判定は、デコーダ情報およびＣＲＣチェックを組み合わせることによって行われる。
【００３９】
９．６ｋｂｐｓおよび４．８ｋｂｐｓのレートの場合、フレーム品質表示（ＣＲＣ）はフレーム内で計算されるが、ただし、フレーム品質表示（ＣＲＣ）そのものおよび末尾ビットは除く。論理回路６０は９．６ｋｂｐｓおよび４．８ｋｂｐｓのレートをそれぞれＣＲＣ回路６２および６４に供給する。ＣＲＣ回路６２および６４は、通常、図示のとおり、シフトレジスタ、モジューロ−２加算器  （通常、排他的論理和ゲート）およびスイッチのシーケンスとして構成されている。
【００４０】
９．６ｋｂｐｓの伝送レートのデータは１２ビットのフレーム品質表示（ＣＲＣ）を用い、ＣＲＣは、図２ａ〜図２ｅおよび図２ｉ〜図２ｌを参照して説明したように、長さ１９２ビットのフレームに伝送される。ＣＲＣ回路６２を示す図３に示されるように、９．６ｋｂｐｓのレートの場合の生成器の多項式は以下の通りである。
【００４１】
ｇ（ｘ）＝ｘ12＋ｘ11＋ｘ10＋ｘ 9＋ｘ 8＋ｘ 4＋ｘ＋１        （１）
４．８ｋｂｐｓの伝送レートのデータは８ビットのＣＲＣを用い、ＣＲＣは長さ９６ビットのフレームに伝送される。ＣＲＣ回路６４を示す図３に示されるように、４．８ｋｂｐｓのレートの場合の生成器の多項式は以下の通りである。
【００４２】
ｇ（ｘ）＝ｘ 8＋ｘ 7＋ｘ 4＋ｘ 3＋ｘ＋１                    （２）
まず、ＣＲＣ回路６２および６４のシフトレジスタ素子は、論理回路６０からの初期化信号によって論理１（「１」）に設定される。さらに、論理回路６０はアップ位置で回路６２および６４のスイッチを設定する。
【００４３】
レート９．６ｋｂｐｓのデータの場合、回路６２のレジスタは、回路６２への入力して対応するモード／フォーマットビットとともに一次トラヒックビット、二次トラヒックビット、シグナリングビットまたはこれらの混合のシーケンス内の１７２ビットのために、１７２回クロックされる。１７２ビットが回路６２を介してクロックされた後、次に、論理回路６０はダウン位置で回路６２のスイッチを設定しながら、回路６２のレジスタはさらに１２回クロックされる。回路６２をさらに１２回クロックした結果、さらに１２ビットの出力がなされ、この出力ビットはフレーム品質表示ビット（ＣＲＣビット）である。フレーム品質表示ビットは、計算された順に、回路６２から出力として１７２ビットの最後に付加される。なお、論理回路６０から出力され回路６２を通過する１７２ビットは、ＣＲＣビットの計算(computation) によって邪魔されないので、１７２ビットが入力されたのと同じ順番かつ同じ値で回路６２から出力される。
【００４４】
レート９．６ｋｂｐｓのデータの場合、ビットは以下の順番で論理回路６０から回路６４に入力される。一次トラヒックのみの場合、ビットは、１ビットの混合モード（ＭＭ）ビットの次に１７１ビットのトラヒックビットの順で論理回路６０から回路６４に入力される。一次トラヒックおよびシグナリングトラヒックを有する「ディムおよびバースト」の場合、ビットは、１ビットのＭＭビット、１ビットのトラヒックタイプ（ＴＴ）ビット、２ビットのトラヒックモード（ＴＭ）ビット、８０ビットの一次トラヒックビットおよび８６ビットのシグナリングトラヒックビットの順に論理回路６０から回路６４に入力される。一次トラヒックおよび二次トラヒックを有する「ディムおよびバースト」の場合、ビットは、１ビットのＭＭビット、１ビットのＴＴビット、２ビットのＴＭビット、８０ビットの一次トラヒックビットおよび８７ビットのシグナリングトラヒックビットの順に論理回路６０から回路６４に入力される。シグナリングトラヒックのみを有する「ブランクおよびバースト」データフォーマットの場合、ビットは、１ビットのＭＭビット、１ビットのＴＴビットおよび１６８ビットのシグナリングトラヒックビットの順に論理回路６０から回路６４に入力される。二次トラヒックのみを有する「ブランクおよびバースト」データフォーマットの場合、ビットは、１ビットのＭＭビット、１ビットのＴＴビットおよび１６９ビットのシグナリングトラヒックビットの順に論理回路６０から回路６４に入力される。
【００４５】
４．８ｋｂｐｓレートのデータと同様に、回路６４のレジスタは、論理回路６０から回路６４への入力として、８０ビットの一次トラヒックデータまたは８０ビットのアクセスチャネルデータのために８０回クロックされる。８０ビットが回路６４を介してクロックされた後、論理回路６０はダウン位置で回路６４のスイッチを設定しながら、次に、回路６４のレジスタはさらに８回クロックされる。回路６２でさらに１２回クロックした結果、さらに１２ビットが出力され、それはＣＲＣビットである。ＣＲＣビットは、計算された順に、回路６４からの出力として再び８０ビットの最後に付加される。なお、論理回路６０から出力され回路６４を通過する８０ビットはＣＲＣビットの計算(computation) によって邪魔されないので、８０ビットが入力されたのと同じ順番かつ同じ値で回路６４から出力される。
【００４６】
回路６２および６４のいずれかから出力されたビットはスイッチ６６に供給され、スイッチ６６は論理回路６０に制御される。また、スイッチ６６への入力は、２．４ｋｂｐｓおよび１．２ｋｂｐｓのデータフレームのために論理回路６０から出力された４０ビットおよび１６ビットの一次トラヒックデータである。スイッチ６６は、入力データの出力（アップ位置）の供給と論理０（「０」）の値での末尾ビット（ダウン位置）の供給とを選択する。スイッチ６６は、通常、アップ位置に設定され、論理回路６０からのデータおよび回路６２および６４がある場合はそれらからのデータを生成器２０からエンコーダ２２（図１参照）に出力する。９．６ｋｂｐｓおよび４．８ｋｂｐｓのフレームデータの場合、ＣＲＣビットがスイッチ６６を介してクロックされた後、論理回路６０は、８クロックサイクルがすべて０の８ビットの末尾ビットを生成するように、スイッチをダウン位置に設定する。このため、９．６ｋｂｐｓおよび４．８ｋｂｐｓのデータフレームの場合、フレームのためエンコーダに出力されるデータは、ＣＲＣビット、８ビットの末尾ビットの後に付加される。２．４ｋｂｐｓおよび１．２ｋｂｐｓのフレームデータの場合も同様に、一次トラヒックビットが論理回路６０からスイッチ６６を介してクロックされた後、論理回路６０は、８クロックサイクルがすべて０の８ビットの末尾ビットを生成するように、スイッチをダウン位置に設定する。このため、２．４ｋｂｐｓおよび１．２ｋｂｐｓのデータフレームの場合、フレームのためエンコーダに出力されるデータは、一次トラヒックビット、８ビットの末尾ビットの後に付加される。
【００４７】
図４〜図６は、データを開示のフレームフォーマットに組み込んだときのマイクロプロセッサ１８および生成器２０の動作を一連のフローチャートで示す。なお、伝送のため様々なトラヒックタイプおよびレートを優先する様々な方法を行ってもよい。本実施例において、ボコーダデータが存在する場合にシグナリングトラヒックメッセージが送信されるとき、「ディムおよびバースト」フォーマットを選択してもよい。マイクロプロセッサ１８は、ボコーダが通常サンプルフレームを符号化するレートに関わらず、ボコーダが音声サンプルフレームをハーフレートで符号化するようにボコーダ１８に対してコマンドを生成する。次に、マイクロプロセッサ１８は、シグナリングトラヒックとともにハーフレートのボコーダデータを９．６ｋｂｐｓのフレームに組み込む。この場合、ハーフレートで符号化される音声フレームの数に限界を設け、音声の品質の劣化を避けてもよい。代わりに、マイクロプロセッサ１８は、データを「ディムおよびバースト」フォーマットに組み込む前にボコーダのハーフレートフレームが受信されるまで待機してもよい。この場合、確実にシグナリングデータをタイムリーに伝送するため、コマンドがボコーダに送られハーフレートで符号化を行う前に、ハーフレート以外の連続フレームの数の上限を設けてもよい。二次トラヒックは、同様に、「ディムおよびバースト」フォーマット（図２ｂ〜図２ｄおよび図２ｉ〜図２ｋ参照）に転送されてもよい。
【００４８】
図２ｅ〜図２ｌに示すように、「ブランクおよびバースト」データフォーマットの場合も同様である。ボコーダは音声サンプルのフレームを符号化しないように命令される。または、ボコーダデータは、データフレーム構成時にマイクロプロセッサによって無視される。  様々なレートの一次トラヒック、「ディムおよびバースト」トラヒックおよび「ブランクおよびバースト」トラヒックのそれぞれのフレームフォーマット生成の優先順位をつけることは，さまざまに決定できる。
【００４９】
図１を参照すると、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓおよび１．２ｋｂｐｓのデータの２０ｍｓｅｃフレームは生成器２０からエンコーダ２２に出力される。一実施の形態において、エンコーダ２２は畳み込みエンコーダ、公知のタイプのエンコーダであることが好ましい。エンコーダ２２はレート１／３、制約長ｋ＝９畳み込みコードを用いてデータを符号化するのが好ましい。一例として、エンコーダ２２は、ｇ０＝５５７（８進法）、ｇ１＝６６３（８進法）およびｇ２＝７１１（８進法）で構成される。公知のように、畳み込み符号化は、連続的にタイムシフトされた遅延データシーケンスの選択タップのモジューロ−２加算を含む。データシーケンスの遅延の長さはｋ−１に等しく、ここで、ｋはコードの制約長である。好適な実施の形態において、レート１／３のコードを用いるので、３つのコード記号、すなわち、コード記号（ｃ０）、（ｃ１）および（ｃ２）は、エンコーダに入力された各データビットごとに生成される。コード記号（ｃ０）、（ｃ１）および（ｃ２）は、それぞれ、生成器の関数ｇ０、ｇ１およびｇ２によって生成される。コード記号はエンコーダ２２からブロックインタリーバ２４に出力される。出力されたコード記号は、１番目にコード記号（ｃ０）、２番目に（ｃ１）、最後に（ｃ２）の順でインタリーバ２４に供給される。初期化時のエンコーダ２２の状態はすべて０の状態である。さらに、各フレームの最後の末尾ビットを用いて、エンコーダ２２をすべて０の状態に再設定する。  エンコーダ２２から出力された記号はブロックインタリーバ２４に供給され、ブロックインタリーバ２４はマイクロプロセッサ１８によって制御され、コード記号を反復する。従来のランダムアクセスメモリ（ＲＡＭ）をマイクロプロセッサ１８によってアドレス指定されるようにＲＡＭ内に記憶された記号とともに用いて、データチャネルに伴って変動するコード記号反復を行うように、コード記号を記憶してもよい。
【００５０】
コード記号は９．６ｋｂｐｓのデータレートでは反復されない。４．８ｋｂｐｓのデータレートのコード記号は、それぞれ、１回反復される。すなわち、各記号は２回発生する。２．４ｋｂｐｓのデータレートのコード記号は、それぞれ、３回反復される。すなわち、各記号は４回発生する。１．２ｋｂｐｓのデータレートのコード記号は、それぞれ、７回反復される。すなわち、各記号は８回発生する。すべてのデータレート（９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓおよび１．２ｋｂｐｓ）において、コード反復によって、インタリーバ２４からの出力としてデータに対して２８，８００コード記号／秒の一定のコード記号レートが生じる。逆方向トラヒックチャネルで、反復されたコード記号は、以下に詳細に説明するように、可変伝送デューティサイクルのために実際に伝送する前に削除されたコード記号反復の１つ以外は複数回伝送されない。以下に詳細に示すように、コード記号反復をインタリーバおよびデータバーストランダム化装置の動作を説明する適当な方法として用いることは理解されるであろう。さらに、コード記号反復を用いる以外の方法によって同様の結果を達成するとともに本発明の教示する範囲内にとどまることが容易に行えることも理解されるであろう。  逆方向トラヒックチャネルおよびアクセスチャネルで伝送されるすべてのコード記号は、変調および伝送される前にインタリーブされる。公知のように構成されたブロックインタリーバ２４は、２０ｍｓｅｃの時間周期でコード記号を出力する。インタリーバの構造は、通常、３２列および１８行、すなわち、５７６個のセルを有する矩形のアレイである。コード記号は、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓおよび１．２ｋｂｐｓのレートでデータを反復して、インタリーバの行に書き込まれ、３２×１８のマトリクスを完全に満たす。図７〜図１０は、それぞれ、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓおよび１．２ｋｂｐｓのデータ伝送レートの場合、反復コード記号をインタリーバに書き込む動作の順番を示す。
【００５１】
逆方向トラヒックチャネルのコード記号はインタリーバの列から出力される。また、マイクロプロセッサ１８は、記号を適切な順番で出力するため、インタリーバメモリのアドレス指定を制御する。インタリーバの列は以下に示す順番で出力されるのが好ましい。
９．６ｋｂｐｓの場合、
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26  27 28 29 30 31 32
４．８ｋｂｐｓの場合、
1 3 2 4 5 7 6 8 9 11 10 12 13 15 14 16 17 19 18 20 21 23 22 24 25 27  26 28 2931 30 32
２．４ｋｂｐｓの場合、
1 5 2 6 3 7 4 8 9 13 10 14 11 15 12 16 17 21 18 22 19 23 20 24 25 29  26 30 27 31 28 32
１．２ｋｂｐｓの場合、
1 9 2 10 3 11 4 12 5 13 6 14 7 15 8 16 17 25 18 26 19 27 20 28 21 29  22 30 23 31 24 32
アクセスチャネルのコード記号もまた、インタリーバ２４の列から出力される。マイクロプロセッサ１８は、記号を適切な順番で出力するため、  インタリーバメモリのアドレス指定を制御する。インタリーバの列は、アクセスチャネルのコード記号の場合４．８ｋｂｐｓで以下の順番で出力される。
【００５２】
1 17 9 25 5 21 13 29 3 19 11 27 7 23 15 31 2 18 10 26 6 22 14 30 4 2012 28 8 24 16 32
なお、他の符号化レート、例えば、順方向伝送チャネルで用いられるレート１／２の畳み込みコードは、様々な他の記号インタリーブフォーマットとともに、本発明の基本的な教示を用いて容易に想到される。
【００５３】
図１を参照すると、インタリーブされたコード記号はインタリーバ２４から変調器２６に出力される。好適な実施の形態において、逆方向ＣＤＭＡチャネルの変調は６４アレイ直交シグナリングを用いる。すなわち、６４個の変調記号のうち１つは６つのコード記号ごとに伝送される。６４アレイ変調記号は、好ましくはウォルシュ関数を用いて生成された６４個の直交波形の１つである。これらの変調記号は図１１〜図１３に示され、０〜６３の番号が付される。変調記号は下式にしたがって選択される。
【００５４】
変調記号番号＝ｃ0   ＋２ｃ1 ＋４ｃ2 ＋８ｃ3 ＋１６ｃ4 ＋３２ｃ5 （３）
ここで、ｃ5 は、変調記号を形成する６つのコード記号の各グループの最後または最新の二値化（「０」および「１」）コード記号を示し、ｃ0 は最初またはもっとも古い二値化コード記号を示す。１つの変調記号を伝送するために必要な周期は「ウォルシュ記号」区間と呼ばれ、２０８．３３３μｓにほぼ等しい。６４番目の変調記号に関連する時間周期は「ウォルシュチップ」と呼ばれ、３．２５５２０８３３３３．．．μｍにほぼ等しい。
【００５５】
変調記号またはウォルシュ記号は、それぞれ、変調器２６からモジューロ−２加算器、排他的論理和ゲート２８の入力の１つに出力される。ウォルシュ記号は４８００ｓｐｓで変調器から出力され、４８００ｓｐｓは３０７．２ｋｃｐｓのウォルシュチップレートに相当する。ゲート２８に対する他の入力は長コード生成器３０から供給され、生成器３０は、マスク回路３２と協働してマスク擬似雑音（ＰＮ）コードを生成し、ＰＮコードは長コードシーケンスと呼ばれる。生成器３０から供給された長コードシーケンスは、変調器２６のウォルシュチップレートの４倍のチップレート、すなわち、ＰＮチップレート１．２２８８Ｍｃｐｓである。ゲート２８は２つの入力信号を結合し、データを１．２２８８Ｍｃｐｓのチップレートで出力する。
【００５６】
長コードシーケンスは長さ２４２−１チップのシーケンスのタイムシフトであり、以下の多項式を用いて公知の線形生成器によって生成される。
Ｐ（ｘ）＝Ｘ42＋Ｘ35＋Ｘ33＋Ｘ31＋Ｘ27＋Ｘ26＋Ｘ25＋Ｘ22＋Ｘ21＋Ｘ19＋  Ｘ18＋Ｘ17＋Ｘ16＋Ｘ10＋Ｘ7 ＋Ｘ6 ＋Ｘ5 ＋Ｘ3 ＋Ｘ2 ＋Ｘ1 ＋１（４）
図１４は生成器３０をさらに詳細に示す。生成器３０はシーケンス生成部７０およびマスキング部７２からなる。生成部７０はシフトレジスタおよびモジューロ−２加算器（通常、排他的論理和ゲート）のシーケンスからなり、シフトレジスタおよびモジューロ−２加算器は接続され、等式４にしたがって４２ビットのコードを生成する。次に、長コードは、生成部７０から出力された４２ビットの状態変数をマスク回路３２から供給された４２ビットのワイドマスクでマスキングすることによって生成される。
【００５７】
マスキング部７２は一連の入力ＡＮＤゲート７４1 〜７４42からなり、これらの論理積ゲートは４２ビットのワイドマスクのそれぞれのマスクビットを受信する入力を１つ有する。ＡＮＤゲート７４1 〜７４42の各々の他方の入力は、生成部７０の対応するシフトレジスタからの出力を受信する。ＡＮＤゲート７４1 〜７４42の出力は加算器７６によってモジューロ−２加算され、生成部７０のシフトレジスタの１．２２８８ＭＨｚのクロックごとに１ビットの出力を形成する。加算器７６は、通常、公知のように排他的論理和ゲートのカスケード構造のように構成されている。したがって、実際に出力されたＰＮシーケンスは、図１４に示すように、シーケンス生成器７０のすべての４２ビットの出力ビットをモジューロ−２加算することによって生成される。
【００５８】
ＰＮ拡散に用いられるマスクは、移動局が通信を行うチャネルタイプによって変化する。図１を参照すると、初期化情報はマイクロプロセッサ１８から生成器３０およびマスク回路３２に供給される。生成器３０は回路を初期化するための初期化情報に応答する。マスク回路３２もまた初期化情報に応答し、初期化情報は供給されるマスクタイプを示し、４２ビットのマスクを出力する。このように、マスク回路３２は、マスクを各通信チャネルタイプごとに含むメモリのように構成されてもよい。図１５Ａ〜図１５Ｃは、各チャネルタイプごとのマスキングビットの定義例を示す。
【００５９】
特に、アクセスチャネルで通信を行う場合、マスクは図１５Ａに示されるようになる。アクセスチャネルのマスクにおいて、マスクビットＭ24〜Ｍ41は「１」に設定され、マスクビットＭ19〜Ｍ23は選択されたアクセスチャネル番号に設定され、マスクビットＭ16〜Ｍ18は関連するページングチャネルのコードチャネルに設定される。すなわち、その範囲は、通常、１〜７である。マスクビットＭ9 〜Ｍ15は現基地局の登録域に設定され、マスクビットＭ0 〜Ｍ8 は現ＣＤＭＡチャネルのパイロットＰＮ値に設定される。
【００６０】
逆方向トラヒックチャネルで通信を行う場合、マスクは図１５Ｂに示されるようになる。移動局はその移動局独自の２つの長コードの１つを用い、２つの長コードとは、すなわち、移動局の電子シリアル番号（ＥＳＮ）独自の公衆長コードと、通常、移動局の電話番号である各移動局の識別番号（ＭＩＮ）独自の個人長コードである。個人長コードにおいて、マスクビットＭ32〜Ｍ41は「０」に設定され、マスクビットＭ0 〜Ｍ31は移動局のＥＳＮ値に設定される。
個人長コードが図１５Ｃに示されるように実施されることは想到される。個人長コードは基地局と移動局だけに分かるようにさらにセキュリティを供給する。専用長コードは伝送媒体を通じて明文では伝送されない。個人長コードにおいて、マスクビットＭ40〜Ｍ41は、それぞれ、「０」および「１」に設定され、マスクビットＭ0 〜Ｍ39は所定の割り当て方法にしたがって設定されてもよい。
【００６１】
図１を参照すると、ゲート２８の出力は、それぞれ、１対のモジューロ−２加算器、排他的論理和ゲート３４および３６のそれぞれ１つに対して一方の入力として供給される。ゲート３４および３６の各々に対する他方の入力は第２および第３のＰＮシーケンスであり、これらのシーケンスは、それぞれ、ＩチャネルＰＮ生成器３８およびＱチャネルＰＮ生成器４０によって生成されたＩチャネルおよびＱチャネル「短コード」である。したがって、逆方向アクセスチャネルおよび逆方向トラヒックチャネルは、実際に伝送される前にＯＱＰＳＫ拡散される。このような逆方向チャネルにおけるオフセット直角拡散は、順方向チャネルＩおよびＱパイロットＰＮコードと同じＩチャネルＰＮコードおよびＱチャネルＰＮコードを用いる。生成器３８および４０が生成したＩチャネルＰＮコードおよびＱチャネルＰＮコードは長さが２１５であり、順方向チャネルに対して０回オフセットコードが好ましい。さらに理解するため、順方向チャネルにおいて、パイロット信号は各基地局ごとに生成される。各基地局のパイロットチャネル信号は、上記のように、ＩチャネルＰＮコードおよびQ チャネルＰＮコードによって拡散される。基地局のＩチャネルＰＮコードおよびＱチャネルＰＮコードは、コードシーケンスをずらすことによって互いにオフセットし、基地局伝送間で区別する。ＩチャネルおよびＱチャネルの短ＰＮコードの生成関数は下式のとおりである。
【００６２】
ＰI(X)＝Ｘ15＋Ｘ13＋Ｘ9 ＋Ｘ8 ＋Ｘ7 ＋Ｘ5 ＋１        （５）および
ＰQ(X)＝Ｘ15＋Ｘ12＋Ｘ11＋Ｘ10＋Ｘ6 ＋Ｘ5 ＋Ｘ4 ＋Ｘ3 ＋１（６）
生成器３８および４０は、公知のように、等式（５）および（６）にした
がって出力シーケンスを供給するように構成されてもよい。
【００６３】
Ｉ波形およびＱ波形は、それぞれ、ゲート３４および３６から出力され、ゲート３４および３６で、有限インパルス応答（ＦＩＲ）フィルタ４２および４４に入力される。ＦＩＲフィルタ４２および４４はディジタルフィルタであり、発生するＩ波形およびQ 波形の帯域を限定する。これらのディジタルフィルタはＩ波形およびＱ波形を整形し、その結果生じるスペクトルは所定のスペクトルマスクに含まれる。フィルタ４２および４４は公知のディジタルフィルタ技術にしたがって構成されてもよく、所望の周波数応答を供給するのが好ましい。
【００６４】
ディジタルフィルタ４２および４４に対するバイナリ「０」および「１」入力はＰＮ拡散関数によって生成され、それぞれ、＋１および−１にマッピングされる。ディジタルフィルタのサンプリング周波数４．９１５２ＭＨｚ＝４×１．２２８８ＭＨｚである。ＩおよびＱディジタル波形に同期する付加バイナリ「０」および「１」入力シーケンスは、ディジタルフィルタ４２および４４の各々に供給される。このような特定のシーケンスはマスキングシーケンスと呼ばれ、データバーストランダム化装置によって生成された出力である。マスキングシーケンスはＩおよびＱバイナリ波形を乗じ、ディジタルフィルタ４２および４４に対して３進法（−１、０および＋１）入力を行う。
【００６５】
上記のように、逆方向トラヒックチャネルで伝送するためのデータレートは９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓまたは１．２ｋｂｐｓのレートのうち１つであり、フレームごとに変化する。アクセスチャネルおよび逆方向トラヒックチャネルの両方のためのフレームの長さは２０ｍｓに固定されているので、フレームあたりの情報バイナリ数は、それぞれ、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓまたは１．２ｋｂｐｓのデータレートで伝送するため、１９２、９６、４８または２４になる。上記のように、情報はレート１／３の畳み込みエンコーダを用いて符号化され、次に、コード記号は、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓまたは１．２ｋｂｐｓのデータレートに対して、１、２、４または８の係数によって反復される。このため、その結果生じる反復コード記号レートは２８，８００記号／秒（ｓｐｓ）に固定される。２８，８００ｓｐｓのストリームは、上記のように、ブロックインタリーブされる。
【００６６】
伝送を行う前に、逆方向トラヒックチャネルのインタリーバの出力ストリームは時間フィルタでゲート処理され、時間フィルタは、あるインタリーバの出力記号の伝送およびその出力記号以外のものの削除を行うことができる。このため、伝送ゲートのデューティサイクルは伝送データレートによって変化する。伝送データレートが９．６ｋｂｐｓの場合、伝送ゲートはすべてのインタリーバの出力記号を伝送できる。伝送データレートが４．８ｋｂｐｓの場合、伝送ゲートは１／２のインタリーバの出力記号の伝送等を行うことができる。ゲート処理は、２０ｍｓｅｃのフレームを１６個の等しい長さ（すなわち、１．２５ｍｓ）の周期に分割することによって動作し、この周期は電力制御グループと呼ばれる。ある電力制御グループはゲートオンされ（すなわち、伝送され）、一方、他のグループはゲートオフされる（すなわち、伝送されない）。
【００６７】
ゲートオンおよびゲートオフグループの割り当てはデータバーストランダム化関数と呼ばれる。ゲートオン電力制御グループはフレーム内の位置で擬似ランダム化され、逆方向ＣＤＭＡチャネルの実際のトラヒック負荷は、各デューティサイクルごとのフレームのランダム分散を前提として、平均化される。ゲートオン電力制御グループは、反復処理に入力されたすべてのコード記号が反復されることなく一度伝送されるように構成されている。ゲートオフ周期時、移動局はエネルギを送らないので、同じ逆方向ＣＤＭＡチャネルで動作する他の移動局に対する干渉を低減する。この記号ゲート処理は、伝送フィルタ処理前に行う。
【００６８】
移動局がアクセスチャネルで伝送する場合、伝送ゲート処理は用いられない。アクセスチャネルで伝送を行う場合、コード記号は、伝送される前に、１回（各記号は２回行われる）反復される。
【００６９】
データバーストランダム化関数の実行において、データバーストランダム化論理回路４６は「０」および「１」のマスキングストリームを生成し、マスキングストリームは、コード反復によって生じた冗長データをマスク処理する。マスキングストリームパターンは、フレームデータレートと、生成器３０が生成した長コードシーケンスから取り出された１４ビットのブロックとによって決定される。これらのマスクビットはデータフローに同期し、データは、データフィルタ４２および４４の動作を介してこれらのビットによって選択的にマスク処理される。論理回路４６内で、生成器３０から出力された１．２２８８ＭＨｚの長コードシーケンスは１４ビットのシフトレジスタに入力され、１．２２８８ＭＨｚのレートでシフトされる。このシフトレジスタの内容は、各逆方向トラヒックチャネルフレームの境界まで、１４ビットのラッチのただ１つの電力制御グループ（１．２５ｍｓ）にロードされる。論理回路４６はこのデータをマイクロプロセッサ１８から入力されたレートとともに用い、所定のアルゴリズムにしたがって、特定の電力制御グループを決定し、このグループのデータは伝送のためにフィルタ４２および４６を通過できる。このため、論理回路４６は、データが濾波される（「０」になる）か通過する（「１」になる）かにしたがって、電力制御グループ全体に対して、各電力制御グループごとに「１」または「０」を出力する。対応する受信器において、同じ長コードシーケンスおよびフレームに対して決定された対応レートを用い、データが存在する適当な電力制御グループを決定する。
【００７０】
フィルタ４２から出力されたＩチャネルデータはディジタル／アナログ（Ｄ／Ａ）変換器およびアンチエイリアシングフィルタ回路５０に直接供給される。しかしながら、Ｑチャネルデータはフィルタ４４から遅延素子４８に出力され、遅延素子４８では、Ｑチャネルデータにおいて１／２ＰＮチップ時間遅延（４０６．９ｎｓｅｃ）である。Ｑチャネルデータは遅延素子４８からディジタル／アナログ（Ｄ／Ａ）変換器およびアンチエイリアシングフィルタ回路５２に出力される。回路５０および５２はディジタルデータをアナログ形式に変換し、アナログ信号を濾波する。回路５０および５２から出力された信号はオフセット４位相偏移キー（ＯＱＰＳＫ）変調器５４に供給され、ＯＱＰＳＫ変調器５４で変調され、ＲＦ送信回路５６に出力される。回路５６は、伝送する信号を増幅し、濾波し、周波数に対してアップコンバート処理を行う。信号は、基地局と通信を行うため、回路５６からアンテナ５８に出力される。
【００７１】
本発明の実施の形態は移動局に対する変調および伝送用データフォーマットを説明することが理解されるであろう。データフォーマットはセル基地局と同様に行われるが、変調は異なる。
【００７２】
改良された実施の形態において、本発明は、代替の２組のデータレートで動作するように設計されてもよい。第１の実施の形態において、一次トラヒックは、９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓおよび１．２ｋｂｐｓのレートでフレームに伝送される。本発明の改良された実施の形態において、一次トラヒックは１４．４ｋｂｐｓ、７．２ｋｂｐｓ、３．６ｋｂｐｓおよび１．８ｋｂｐｓのレートでフレームに伝送することができるので、高速のボコーダおよび他のデータを可能にする。これらのレートは１組のデータレートからなり、ここで、このレートはレート設定２とする。レート設定１のレートで供給されたデータの伝送は上記のように行われる。レート設定２のデータフレームの伝送は、フレーム品質表示（ＣＲＣ）ビットの生成、フレームのビットの割り当ておよびフレームの畳み込み符号化において若干異なるが同様の方法で行われる。違いについては以下に詳細に示す。
【００７３】
本発明の実施の形態において、レート設定１のフレームは、レート設定２のフレームとは異なるレートで畳み込み符号化される。レート設定１のフレームはレート１／３で畳み込み符号化され、レート設定２のフレームはレート１／２で畳み込み符号化される。実施の形態において、２つの別の畳み込みエンコーダが備えられている。畳み込みエンコーダ２２はレート設定１のフレームの符号化に用いられるレート１／３の畳み込みエンコーダであり、畳み込みエンコーダ２３はレート設定２のフレームの符号化に用いられるレート１／２の畳み込みエンコーダである。スイッチ２１はマイクロプロセッサ１８からレート設定信号を受信するので、フレームを適切な畳み込みエンコーダに向ける。
【００７４】
なお、畳み込みエンコーダ２３からの符号化記号レートは２８．８ｋｂｐｓ、１４．４ｋｂｐｓ、７．２ｋｂｐｓおよび３．６ｋｂｐｓであり、これらは畳み込みエンコーダ２２から供給されたレートと同じである。これによって、フレームの畳み込み符号化の後に行われるレート設定２のフレームの伝送は、上記のようにレート設定１のフレームと同様に行われる。
【００７５】
本実施の形態において、生成器２０のレート設定２のフレームに用いられるフレーム品質表示のための生成器の多項式は以下のとおりである。
１２ビットのフレーム品質表示の場合、
ｇ（ｘ）＝Ｘ12＋Ｘ11＋Ｘ10＋Ｘ9 ＋Ｘ8 ＋Ｘ4 ＋Ｘ  ＋１  （７）
１０ビットのフレーム品質表示の場合、
ｇ（ｘ）＝Ｘ10＋Ｘ9 ＋Ｘ8 ＋Ｘ7 ＋Ｘ6 ＋Ｘ4 ＋Ｘ3 ＋１  （８）
８ビットのフレーム品質表示の場合、
ｇ（ｘ）＝Ｘ8 ＋Ｘ7 ＋Ｘ4 ＋Ｘ3 ＋Ｘ  ＋１              （９）
６ビットのフレーム品質表示の場合、
ｇ（ｘ）＝Ｘ6 ＋Ｘ2 ＋Ｘ  ＋１                          （１０）以上の多項式を用いてフレーム品質表示を生成するエンコーダの設計およ
び実行は上記のレート設定１の場合と同じである。
【００７６】
レート設定１のフレームとレート設定１のフレームとの最後の違いは消去表示ビットを含むことである。消去表示ビットは、通信装置の受信システムからリモート送信装置へ送信される帰還信号であり、フレーム消去が生じたことを示す。本実施の形態において、個人局が受信フレームのデータレートを決定できなかったりエラーが検出される場合、ビットは設定される。このビットは、受信信号強度のような受信信号品質メトリクスの他の形式に基づいてもよい。応答において、リモート送信装置は、その伝送エネルギを大きくするかまたはそのデータレートを遅くすることによって信号強度を大きくするように応答できる。消去ビットはマイクロプロセッサ１８または付加素子、消去表示素子１９によって設定されてもよく、これらは、通信装置（図示されていない）の受信システムからのフレーム消去信号とともに動作する。
【００７７】
以下に示される表ＩＩは２つのレート設定のフレームの内容を示す。上記のとおり、レート設定１のフレームの場合、９６００ｂｐｓのフレームは、１７２ビットの情報ビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。４８００ｂｐｓのフレームは、８０ビットの情報ビットと、８ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。２４００ｂｐｓのフレームは、４０ビットの情報ビットと、８ビットの末尾ビットとからなる。１２００ｂｐｓのフレームは、１６ビットの情報ビットと、８ビットの末尾ビットとからなる。レート設定２のフレームの場合、１４，４００ｂｐｓのフレームは、２６７ビットの情報ビットと、１ビットの消去表示ビットと、１２ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。７２００ｂｐｓのフレームは、１２５ビットの情報ビットと、１ビットの消去表示ビットと、１０ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。３６００ｂｐｓのフレームは、５５ビットの情報ビットと、１ビットの消去表示ビットと、８ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。１８００ｂｐｓのフレームは、２１ビットの情報ビットと、１ビットの消去表示ビットと、６ビットのフレーム品質表示ビットと、８ビットの末尾ビットとからなる。
【表２】
0003711048.tif 000003
【００７８】
図１６ａ−Ｆ５、図１７Ｇ−Ｌ、図１8Ｍ−Ｒ，図１９Ｓ−Ｙは、レート設定２で生成されたフレームのフレームフォーマットを示す。図１６ａ−Ｆ５、図１７Ｇ−Ｌ、図１8Ｍ−Ｒ，図１９Ｓ−Ｙにおいて、フレームに含まれるビット表記は以下のとおりである。消去表示ビット（Ｅ）、予備ビット（Ｒ）、混合モードビット（ＭＭ）、フレームモードビット（ＦＭ）、フレーム品質表示ビットまたはＣＲＣビット（Ｆ）およびエンコーダ末尾ビット（Ｂ）である。
【００７９】
図１６Ａには、フルレートの一次トラヒックの伝送に用いる１４．４ｋｂｐｓのフレームが示されている。上記消去表示ビットは１ビットであり、予備ビットは１ビットである。混合モードビットは０に設定され、フレームが一次トラヒックデータしか含まないことを示す。２６５ビットの一次トラヒックビットを備え、次に、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがくる。
【００８０】
図１６Ｂには、ハーフレートの一次トラヒックおよびシグナリングトラヒックの伝送に用いる１４．４ｋｂｐｓのディムおよびバーストフレームが示されている。消去表示ビットは１ビットで、予備ビットは１ビットである。混合モードビットは１に設定され、パケットが一次トラヒック以外のデータからなることを示す。フレームモードビットは４ビットで、パケット内のデータのタイプを示す。フレームモードビットは００００に設定され、パケットにあるデータがハーフレートの一次トラヒックおよびシグナリングトラヒックであることを示す。１２４ビットの一次トラヒックおよび１３７ビットのシグナリングトラヒックがある。フレームは、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットを伴う。
【００８１】
図１６Ｃには、レート１／４の一次トラヒックおよびシグナリングトラヒックの伝送に用いる１４．４ｋｂｐｓのディムおよびバーストフレームが示されている。消去表示ビットは１ビットで、予備ビットは１ビットである。混合モードビットは１に設定される。フレームモードビットは０００１に設定され、パケットにあるデータがレート１／４の一次トラヒックおよびシグナリングトラヒックであることを示す。５４ビットの一次トラヒックおよび２０７ビットのシグナリングトラヒックがある。フレームは、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットを伴う。
【００８２】
図１６Ｄには、レート１／８の一次トラヒックおよびシグナリングトラヒックの伝送に用いる１４．４ｋｂｐｓのディムおよびバーストフレームが示されている。消去表示ビットは１ビットで、予備ビットは１ビットである。混合モードビットは１に設定される。フレームモードビットは００１０に設定され、パケットにあるデータがレート１／８の一次トラヒックおよびシグナリングトラヒックであることを示す。フレームは、２０ビットの一次トラヒックおよび２４１ビットのシグナリングトラヒックを有し、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットを含む。
【００８３】
図１６Ｅには、シグナリングトラヒックの伝送に用いる１４．４ｋｂｐｓのブランクおよびバーストフレームが示されている。消去表示ビットは１ビットで、予備ビットは１ビットである。混合モードビットは１に設定される。フレームモードビットは００１１に設定され、パケットにあるデータがシグナリングトラヒックであることを示す。２６１ビットのシグナリングトラヒック、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００８４】
図１６Ｆには、ハーフレートの一次トラヒックのみの伝送に用いる７．２ｋｂｐｓのフレームが示されている。１ビットの消去表示ビットを備える。混合モードビットは０に設定される。１２４ビットの一次トラヒック、１０ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００８５】
図１７Ｇには、レート１／４の一次トラヒックとともにシグナリングトラヒックの伝送に用いる７．２ｋｂｐｓのディムおよびバーストフレームが示されている。１ビット消去表示ビットを備える。混合モードビットは１に設定される。３ビットのフレームモードビットは０００に設定される。５４ビットの一次トラヒック、６７ビットのシグナリングトラヒック、１０ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００８６】
図１７Ｈには、レート１／８の一次トラヒックとともにシグナリングトラヒックの伝送に用いる７．２ｋｂｐｓのディムおよびバーストフレームが示されている。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。３ビットのフレームモードビットは００１に設定される。２０ビットの一次トラヒック、１０１ビットのシグナリングトラヒック、１０ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００８７】
図１７Ｉには、シグナリングトラヒックの伝送に用いる７．２ｋｂｐｓのブランクおよびバーストフレームが示されている。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。３ビットのフレームモードビットは０１０に設定される。１２１ビットのシグナリングトラヒック、１０ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００８８】
図１７Ｊには、レート１／４の一次トラヒックのみの伝送に用いる３．６ｋｂｐｓのフレームが示されている。１ビットの消去表示ビットを備える。混合モードビットは０に設定される。フレームモードビットは存在しない。５４ビットの一次トラヒック、８ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００８９】
図１７Ｋには、レート１／８の一次トラヒックとともにシグナリングトラヒックの伝送に用いる３．６ｋｂｐｓのディムおよびバーストフレームが示されている。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。２ビットのフレームモードビットは００に設定される。２０ビットの一次トラヒック、３２ビットのシグナリングトラヒック、８ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９０】
図１７Ｌには、シグナリングトラヒックの伝送に用いる３．６ｋｂｐｓのブランクおよびバーストフレームが示されている。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。２ビットのフレームモードビットは０１に設定される。５２ビットのシグナリングトラヒック、８ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９１】
図１８Ｍには、レート１／８の一次トラヒックのみの伝送に用いる１．８ｋｂｐｓのフレームが示されている。１ビットの消去表示ビットを備える。混合モードビットは０に設定される。フレームモードビットは存在しない。２０ビットの一次トラヒック、６ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９２】
図１８Ｎには、ハーフレートの一次トラヒックおよび二次トラヒックの伝送に用いる１４．４ｋｂｐｓディムおよびバーストフレームが示されている。消去表示ビットは予備ビットを備える。混合モードビットは１に設定される。フレームモードビットは０１００に設定され、パケットにあるデータがハーフレートの一次トラヒックおよびシグナリングトラヒックであることを示す。１２４ビットの一次トラヒック、１３７ビットの二次トラヒック、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９３】
図１８Ｏには、レート１／４の一次トラヒックおよび二次トラヒックの伝送に用いる１４．４ｋｂｐｓのディムおよびバーストフレームが示されている。消去表示ビットは予備ビットを備える。混合モードビットは１に設定される。４ビットのフレームモードビットは０１０１に設定され、パケットにあるデータがレート１／４の一次トラヒックおよび二次トラヒックであることを示す。５４ビットの一次トラヒック、２０７ビットの二次トラヒック、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９４】
図１８Ｐには、レート１／８の一次トラヒックおよび二次トラヒックからなるフレームの伝送に用いる１４．４ｋｂｐｓのディムおよびバーストフレームが示されている。消去表示ビットは予備ビットを備える。混合モードビットは１に設定される。フレームモードビットは０１１０に設定され、パケットにあるデータがレート１／８の一次トラヒックおよび二次トラヒックであることを示す。２０ビットの一次トラヒック、２４１ビットの二次トラヒック、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９５】
図１８Ｑには、二次トラヒックの伝送に用いる１４．４ｋｂｐｓのブランクおよびバーストフレームが示されている。消去表示ビットは予備ビットを備える。混合モードビットは１に設定される。４ビットのフレームモードビットは０１１１に設定される。２６１ビットの二次トラヒック、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９６】
図１８Ｒは、レート１／８の一次データ、二次トラヒックおよびシグナリングトラヒックの伝送に用いる１４．４ｋｂｐｓのディムおよびバーストフレームを示す。消去表示ビットは予備ビットを備える。混合モードビットは１に設定される。フレームモードビットは１０００に設定され、パケットにあるデータがレート１／８の一次データ、二次トラヒックおよびシグナリングトラヒックであることを示す。２０ビットの一次トラヒック、２２１ビットのシグナリングトラヒック、２０ビットの二次トラヒック、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９７】
図１９Ｓは、レート１／４の一次トラヒックおよび二次トラヒックを備える７．２ｋｂｐｓのディムおよびバーストフレームを示す。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。フレームモードビット０１１に設定される。５４ビットの一次トラヒック、６７ビットの二次トラヒック、１２ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９８】
図１９Ｔは、レート１／８の一次トラヒックおよび二次トラヒックを備える７．２ｋｂｐｓのディムおよびバーストフレームを示す。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。フレームモードビットは１００に設定される。２０ビットの一次トラヒック、１０１ビットの二次トラヒック、１０ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【００９９】
図１９Ｕは、二次トラヒックを備える７．２ｋｂｐｓのブランクおよびバーストフレームを示す。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。フレームモードビットは１０１に設定される。１２１ビットの二次トラヒック、１０ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【０１００】
図１９Ｖは、レート１／８の一次トラヒック、二次トラヒックおよびシグナリングトラヒックを備える７．２ｋｂｐｓのディムおよびバーストフレームを示す。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。フレームモードビットは１１０に設定される。２０ビットの一次トラヒック、８１ビットのシグナリングトラヒック、２０ビットの二次トラヒック、１０ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【０１０１】
図１９Ｗは、レート１／８の一次トラヒックおよび二次トラヒックを備える３．６ｋｂｐｓのディムおよびバーストフレームを示す。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。フレームモードビットは１０に設定される。２０ビットの一次トラヒック、３２ビットの二次トラヒック、８ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【０１０２】
図１９Ｘは、二次トラヒックのみを備える３．６ｋｂｐｓのブランクおよびバーストフレームを示す。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。フレームモードビットは１１に設定される。５２ビットの二次トラヒック、８ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【０１０３】
図１９Ｙは、二次トラヒックのみを備える１．８ｋｂｐｓのブランクおよびバーストフレームを示す。１ビットの消去表示ビットを備える。混合モードビットは１に設定される。２０ビットの二次トラヒック、６ビットのフレーム品質表示ビットおよび８ビットの末尾ビットがある。
【０１０４】
好適な実施の形態の説明は、当業者が本発明を製造したり使用できるようになされている。これらの実施の形態に対する様々な変形は当業者には自明であり，本明細書記載の包括的な原理は発明能力を用いることなく他の実施の形態に適用される。このため、本発明は以上に示される実施の形態に限定されないが、ここに開示された原理および新規な特徴に一貫するもっとも広範な範囲にある。
【図面の簡単な説明】
【図１】トランシーバの送信部に用いられる実施の形態の一例を示すブロック図である。
【図２】レート設定１の様々なデータレート、タイプおよびモードに用いられるフレームデータフォーマットを示す連続図である。
【図３】図1 のＣＲＣおよび末尾ビット生成器の回路実行の一例を示す図である。
【図４】データフレームをフォーマットするフローチャートである。
【図５】データフレームをフォーマットするフローチャートである。
【図６】データフレームをフォーマットするフローチャートである。
【図７】一連のチャートで、９．６、４．８、２．４および１．２ｋｂｐｓの伝送データレートの場合のインタリーバアレイにおけるコード記号の順番を示す。
【図８】一連のチャートで、９．６、４．８、２．４および１．２ｋｂｐｓの伝送データレートの場合のインタリーバアレイにおけるコード記号の順番を示す。
【図９】一連のチャートで、９．６、４．８、２．４および１．２ｋｂｐｓの伝送データレートの場合のインタリーバアレイにおけるコード記号の順番を示す。
【図１０】一連のチャートで、９．６、４．８、２．４および１．２ｋｂｐｓの伝送データレートの場合のインタリーバアレイにおけるコード記号の順番を示す。
【図１１】各エンコーダ記号群に対応するウォルシュ（Ｗａｌｓｈ）記号を示すチャートである。
【図１２】各エンコーダ記号群に対応するウォルシュ（Ｗａｌｓｈ）記号を示すチャートである。
【図１３】各エンコーダ記号群に対応するウォルシュ（Ｗａｌｓｈ）記号を示すチャートである。
【図１４】図１の長コード生成器を示すブロック図である。
【図１５】様々なチャネルタイプに用いられる長コードマスクを示す連続図である。
【図１６】レート設定２の様々なデータレート、タイプおよびモードに用いられるフレームデータを示す連続図である。
【図１７】レート設定２の様々なデータレート、タイプおよびモードに用いられるフレームデータを示す連続図である。
【図１８】レート設定２の様々なデータレート、タイプおよびモードに用いられるフレームデータを示す連続図である。
【図１９】レート設定２の様々なデータレート、タイプおよびモードに用いられるフレームデータを示す連続図である。
【符号の説明】
１２…マイクロホン，１９…消去表示素子，２１…スイッチ，５８…アンテナ
【図１】
0003711048.tif 000004
【図２】
0003711048.tif 000005
【図３】
0003711048.tif 000006
【図４】
0003711048.tif 000007
【図５】
0003711048.tif 000008
【図６】
0003711048.tif 000009
【図７】
0003711048.tif 000010
【図８】
0003711048.tif 000011
【図９】
0003711048.tif 000012
【図１０】
0003711048.tif 000013
【図１１】
0003711048.tif 000014
【図１２】
0003711048.tif 000015
【図１３】
0003711048.tif 000016
【図１４】
0003711048.tif 000017
【図１５】
0003711048.tif 000018
【図１６】
0003711048.tif 000019
【図１７】
0003711048.tif 000020
【図１８】
0003711048.tif 000021
【図１９】
0003711048.tif 000022