(57)【特許請求の範囲】
【請求項１】
シリコン基板の表面には、素子分離領域により分離されたｎ型ウェルとｐ型ウェルとが設けられ、該ｎ型ウェルの表面には第１のゲート電極を有したｐチャネル型ＭＩＳＦＥＴが設けられ、該ｐウェルの表面には第２のゲート電極を有したｎチャネル型ＭＩＳＦＥＴが設けられ、該第１および第２のゲート電極の側面はそれぞれ絶縁膜からなるサイドウォール・スペーサにより覆われており、
第１のゲート酸化膜を介して前記ｎ型ウェルの表面に設けられた前記第１のゲート電極は、該第１のゲート酸化膜の表面を直接に覆う第１の高融点金属の窒化物からなる第１の導電体膜と、該第１の導電体膜の表面に設けられた第２の高融点金属膜とから構成されて、
第２のゲート酸化膜を介して前記ｐ型ウェルの表面に設けられた前記第２のゲート電極は、前記第１の導電体膜より窒素の含有率の高い前記第１の高融点金属の窒化物からなり，該第２のゲート酸化膜の表面を直接に覆う第２の導電体膜と、該第２の導電体膜の表面に設けられた金属膜とから構成されていることを特徴とする半導体装置。
【請求項２】
前記第１および第２のゲート電極の側面が、それぞれ前記サイドウォール・スペーサにより直接に覆われており、
前記第１および第２のゲート酸化膜が熱酸化膜からなり、前記第２のゲート電極を構成する前記金属膜が前記第２の高融点金属膜からなり、
前記第１の高融点金属がチタン，タングステンおよびタンタルのうちの１つからなる請求項１記載の半導体装置。
【請求項３】
前記第１のゲート電極の側面は、前記サイドウォール・スペーサにより直接に覆われて、
前記第２のゲート電極の側面は、前記第２のゲート酸化膜を介して、前記サイドウォール・スペーサにより覆われており、
前記第１の高融点金属がチタン，タングステンおよびタンタルのうちの１つからなる請求項１記載の半導体装置。
【請求項４】
前記第２の導電体膜の結晶方位が、前記第１の導電体膜の結晶方位と相違する請求項３記載の半導体装置。
【請求項５】
相補型ＭＩＳＦＥＴを含む半導体装置において、
前記相補型ＭＩＳＦＥＴにおけるｐチャネル型ＭＩＳＦＥＴとｎチャネル型ＭＩＳＦＥＴの両者のゲート電極は同一高融点金属の窒化物からなる導電層を含んでなり、かつ、前記相補型ＭＩＳＦＥＴのｎチャネル型ＭＩＳＦＥＴのゲート電極の高融点金属窒化物は、前記相補型ＭＩＳＦＥＴのｐチャネル型ＭＩＳＦＥＴのゲート電極の高融点金属窒化物よりも窒素濃度が高いことを特徴とする半導体装置。
【請求項６】
前記ｐチャネル型及び／またはｎチャネル型ＭＩＳＦＥＴのゲート電極は、前記高融点金属窒化物からなる導電層を含む積層により構成されたものである請求項５記載の半導体装置。
【請求項７】
前記積層により構成されたゲート電極における前記高融点金属窒化物は、ゲート絶縁膜に接する最下層に設置された請求項６記載の半導体装置。
【請求項８】
前記高融点金属は、チタン、タングステンおよびタンタルのうちの少なくとも一種以上から選ばれた請求項５から７のいずれか１項に記載の半導体装置。
【請求項９】
前記高融点金属窒化物層上に当該高融点金属と同一または異なる高融点金属層が形成されて積層をなす請求項８記載の半導体装置。
【請求項１０】
相補型ＭＩＳＦＥＴを含む半導体装置の形成方法において、
基板上に、高融点金属窒化物層を形成する第１の工程と、
当該高融点金属窒化物層のうちのｎチャネル型ＭＩＳＦＥＴ領域のみにさらに窒素を導入して、当該部分の高融点金属窒化物層の窒素濃度を他の部分よりも高める第２の工程と、を含むことを特徴とする相補型ＭＩＳＦＥＴを含む半導体装置の形成方法。
【請求項１１】
前記第１の工程において、スパッタ法またはＣＶＤ法により高融点金属窒化物層を形成する請求項１０に記載の相補型ＭＩＳＦＥＴを含む半導体装置の形成方法。
【請求項１２】
前記第２の工程において、イオン注入により窒素を導入する請求項１０または請求項１１に記載の相補型ＭＩＳＦＥＴを含む半導体装置の形成方法。
【請求項１３】
前記高融点金属は、チタン、タングステンおよびタンタルのうちの少なくとも一種以上から選ばれる請求項１１または１２に記載の相補型ＭＩＳＦＥＴを含む半導体装置の形成方法。
【請求項１４】
相補型ＭＩＳＦＥＴ半導体装置の製造方法において、
両導電型ＭＩＳＦＥＴのゲート電極の少なくとも一部として高融点金属窒化物層を同時に形成する工程と、
その後前記相補型ＭＩＳＦＥＴのｎチャネル型ＭＩＳＦＥＴについてのみ、ゲート電極の前記高融点金属窒化物層にさらに窒素を導入して窒素濃度を高める工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
相補型ＭＩＳＦＥＴ半導体装置の製造方法において、
前記相補型ＭＩＳＦＥＴのｐチャネル型ＭＩＳＦＥＴのゲート電極の少なくとも一部として高融点金属窒化物層を形成する工程と、
前記相補型ＭＩＳＦＥＴのｎチャネル型ＭＩＳＦＥＴのゲート電極の少なくとも一部として、前記ｐチャネル型ＭＩＳＦＥＴと同じ高融点金属の窒化物であって窒素濃度が高い高融点金属窒化物層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１６】
前記高融点金属は、チタン、タングステンおよびタンタルのうちの少なくとも一種以上から選ばれる請求項１４または１５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はゲート長の短かいｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴとを有してなる半導体装置とその製造方法とに関する。
【０００２】
【従来の技術】
ＭＩＳＦＥＴの高集積化および高速化は、スケーリング則に基ずいて、ＭＩＳＦＥＴの構造を微細化することにより実現してきた。
【０００３】
第１に、例えば、ゲート長が０．１μｍ以下のＭＩＳＦＥＴでは、ゲート絶縁膜は２ｎｍ以下に薄膜化することが必要である。多結晶シリコン膜をゲート電極の構成材料に用いる場合、このような膜厚領域では、ゲート電極には不純物の空乏化による容量が形成される。さらに、チャネル反転層に発生するキャリア量子化等による容量が形成される。これらの容量が、ゲート絶縁膜容量に対して直列に形成されるため、ゲート容量が著しく低下することになる。これらの容量のうち、空乏化による容量を抑制することは、ゲート電極の構成材料を金属により行なうことにより可能になる。ここで、後工程での熱処理に際してのゲート金属膜とゲート絶縁膜との反応を抑制するために、ゲート金属膜とゲート絶縁膜との間に導電率の高いバリア膜を設けることが必要となる。このバリア膜には、通常、窒化チタンや窒化タングステンあるいは窒化タンタル等の高融点金属窒化物が用いられる。
【０００４】
第２に、スケーリングに伴ってゲート電極，拡散層の断面積も縮小されて、これらのシート抵抗が高くなり、高速かつ高性能な半導体装置の実現が困難になる。ゲート長が０．１２μｍの世代までは、この第２の問題点の解決策は、多結晶シリコン膜および拡散層上に高融点金属膜（例えばチタン膜やコバルト膜等）を形成し、シリサイド化反応を施して、これらの表面に高融点金属シリサイド膜および高融点金属シリサイド層を形成するサリサイド（自己整合シリサイド）技術の採用であった。
【０００５】
しかしながら、ゲート長が０．１μｍ以下の世代では、極細線でのシリサイド化反応の不確実性により、上記手法による低抵抗化は困難になる。そこで、ゲート電極の低抵抗化には、高融点金属シリサイド膜より抵抗率の低い金属膜を用いることが有効になる。特に、後の熱処理による抵抗率の上昇を回避するためには、金属膜として高融点金属膜を用いることが必要となる。この高融点金属としては、通常、チタンやタングステンあるいはタンタル等が用いられる。また、上記熱処理による（ゲート電極を構成する）高融点金属膜とゲート絶縁膜との間の反応を抑制するためにも、高融点金属膜とゲート絶縁膜との間に導電率の高いバリア膜を設けることが必要である。
【０００６】
半導体装置の製造工程の断面模式図である図９を参照して、ゲート電極が高融点金属膜を含んで構成された相補型のＭＩＳＦＥＴの構造とその製造方法とを説明する。
【０００７】
まず、シリコン基板４０１の表面には、素子分離領域４０２が形成されて、ｎ型ウェル領域４０３，ｐ型ウェル領域４０４が形成される。ｎ型ウェル領域４０３，ｐ型ウェル領域４０４の表面には、熱酸化によりゲート酸化膜４０５が形成される。窒化チタン膜４０６，タングステン膜４０７および第１の絶縁膜からなるハードマスク膜４０８が、順次全面に形成される〔図９（ａ）〕。
【０００８】
次に、上記ハードマスク膜４０８，タングステン膜４０７および窒化チタン膜４０６が異方性エッチングにより順次パターニングされて、ｎ型ウェル４０３の表面上には窒化チタン膜４０６にタングステン膜４０７が積層してなる第１のゲート電極４０９が形成され，ｐ型ウェル４０４の表面上には窒化チタン膜４０６にタングステン膜４０７が積層してなる第２のゲート電極４１０が形成される。続いて、ゲート電極４１０をマスクにしたｎ型不純物のイオン注入とｐ型不純物のイオン注入とにより、ｐ型ウェル４０４の表面にはｎ型ソース・ドレイン・エクテンション領域４１１とｐ型ポケット領域４１２とが形成される。同様に、ゲート電極４０９をマスクにしたｐ型不純物のイオン注入とｎ型不純物のイオン注入とにより、ｎ型ウェル４０４の表面にはｐ型ソース・ドレイン・エクテンション領域４１３とｎ型ポケット領域４１４とが形成される〔図９（ｂ）〕。
【０００９】
次に、全面に形成された第２の絶縁膜がエッチバックされて、ゲート電極４０９，４１０の側面をそれぞれに覆うサイドウォール・スペーサ４１５が形成される。続いて、サイドウォール・スペーサ４１５並びにゲート電極４１０をマスクにしたｎ型不純物のイオン注入により、ｐ型ウェル４０４の表面にはｎ＋  型ソース・ドレイン領域４１６が形成される。同様に、サイドウォール・スペーサ４１５並びにゲート電極４０９をマスクにしたｐ型不純物のイオン注入により、ｎ型ウェル４０３の表面にはｐ＋  型ソース・ドレイン領域４１７が形成される。引き続いて、全面に例えばチタン膜が形成されて、シリサイド化反応が施かれて、ｎ＋  型ソース・ドレイン領域４１６並びにｐ＋  型ソース・ドレイン領域４１７にはそれぞれチタン・シリサイド層４１８が形成される〔図９（ｃ）〕。その後、図示は省略するが、全面に層間絶縁膜等が形成されて、相補型ＭＩＳＦＥＴを含んでなる従来の半導体装置が完成する。
【００１０】
【発明が解決しようとする課題】
上記ゲート電極４１０を有したｎチャネル型ＭＩＳＦＥＴ，ゲート電極４０９を有したｐチャネル型ＭＩＳＦＥＴのしきい値電圧は、ｎ＋  型多結晶シリコン膜からなるゲート電極を有したｎチャネル型ＭＩＳＦＥＴ，ｐ＋  型多結晶シリコン膜からなるゲート電極を有したｐチャネル型ＭＩＳＦＥＴのしきい値電圧に比べて、それぞれ絶対値が上昇することが知られている。これは、一般に、窒化高融点金属膜のフェルミレベルが、シリコンの導電帯の下端と充満帯の上端との間に存在することによる。しきい値電圧の絶縁値の上昇は、相補型ＭＩＳＦＥＴの動作速度を低下させることになる。
【００１１】
多結晶シリコン膜からなるゲート電極を有したＭＩＳＦＥＴでのしきい値電圧の制御は、一般に、チャネル領域となる部分のシリコン基板表面にドナーもしくはアクセプタとなる不純物のドーピングにより行なわれている。しかしながら、窒化高融点金属膜に高融点金属膜が積層された構造のゲート電極を有するＭＩＳＦＥＴでは、このような不純物のドーピングによるしきい値電圧の制御は不可能である。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の第１の態様は、シリコン基板の表面には、素子分離領域により分離されたｎ型ウェルとｐ型ウェルとが設けられ、このｎ型ウェルの表面には第１のゲート電極を有したｐチャネル型ＭＩＳＦＥＴが設けられ、このｐウェルの表面には第２のゲート電極を有したｎチャネル型ＭＩＳＦＥＴが設けられ、第１および第２のゲート電極の側面はそれぞれ絶縁膜からなるサイドウォール・スペーサにより覆われており、第１のゲート酸化膜を介して上記ｎ型ウェルの表面に設けられた上記第１のゲート電極は、この第１のゲート酸化膜の表面を直接に覆う第１の高融点金属の窒化物からなる第１の導電体膜と、この第１の導電体膜の表面に設けられた第２の高融点金属膜とから構成されて、第２のゲート酸化膜を介して上記ｐ型ウェルの表面に設けられた上記第２のゲート電極は、上記第１の導電体膜より窒素の含有率の高い上記第１の高融点金属の窒化物からなり，この第２のゲート酸化膜の表面を直接に覆う第２の導電体膜と、この第２の導電体膜の表面に設けられた金属膜とから構成されていることを特徴とする。
【００１３】
【課題を解決するための手段】
本発明の半導体装置の第１の態様は、シリコン基板の表面には、素子分離領域により分離されたｎ型ウェルとｐ型ウェルとが設けられ、このｎ型ウェルの表面には第１のゲート電極を有したｐチャネル型ＭＩＳＦＥＴが設けられ、このｐウェルの表面には第２のゲート電極を有したｎチャネル型ＭＩＳＦＥＴが設けられ、第１および第２のゲート電極の側面はそれぞれ絶縁膜からなるサイドウォール・スペーサにより覆われており、第１のゲート酸化膜を介して上記ｎ型ウェルの表面に設けられた上記第１のゲート電極は、この第１のゲート酸化膜の表面を直接に覆う第１の高融点金属の窒化物からなる第１の導電体膜と、この第１の導電体膜の表面に設けられた第２の高融点金属膜とから構成されて、第２のゲート酸化膜を介して上記ｐ型ウェルの表面に設けられた上記第２のゲート電極は、上記第１の導電体膜より窒素の含有率の高い上記第１の高融点金属の窒化物からなり，この第２のゲート酸化膜の表面を直接に覆う第２の導電体膜と、この第２の導電体膜の表面に設けられた金属膜とから構成されていることを特徴とする。
【００１４】
好ましくは、上記第１および第２のゲート電極の側面が、それぞれ上記サイドウォール・スペーサにより直接に覆われており、上記第１および第２のゲート酸化膜が熱酸化膜からなり、上記第２のゲート電極を構成する上記金属膜が上記第２の高融点金属膜からなり、上記第１の高融点金属がチタン，タングステンおよびタンタルのうちの１つからなる。
【００１５】
さらに好ましくは、上記第１のゲート電極の側面は、上記サイドウォール・スペーサにより直接に覆われて、上記第２のゲート電極の側面は、上記第２のゲート酸化膜を介して、上記サイドウォール・スペーサにより覆われており、上記第１の高融点金属がチタン，タングステンおよびタンタルのうちの１つからなる。さらには、上記第２の導電体膜の結晶方位が、上記第１の導電体膜の結晶方位と相違する。
【００２２】
本発明の半導体装置のさらに他の態様は、相補型ＭＩＳＦＥＴを含む半導体装置において、前記相補型ＭＩＳＦＥＴにおけるｐチャネル型ＭＩＳＦＥＴとｎチャネル型ＭＩＳＦＥＴの両者のゲート電極は同一高融点金属の窒化物からなる導電層を含んでなり、かつ、前記相補型ＭＩＳＦＥＴのｎチャネル型ＭＩＳＦＥＴのゲート電極の高融点金属窒化物は、前記相補型ＭＩＳＦＥＴのｐチャネル型ＭＩＳＦＥＴのゲート電極の高融点金属窒化物よりも窒素濃度が高いことを特徴とする。
本発明の高融点金属窒化物層の形成方法の第１の態様は、基板上に、高融点金属窒化物層を形成する第１の工程と、前記高融点金属窒化物層にさらに窒素を導入して窒素濃度を高める第２の工程とを含むことを特徴とする。
本発明の高融点金属窒化物層の形成方法の第２の態様は、基板上に、高融点金属窒化物層を形成する第１の工程と、当該高融点金属窒化物層のうちのｎチャネル型ＭＩＳＦＥＴ領域のみにさらに窒素を導入して、当該部分の高融点金属窒化物層の窒素濃度を他の部分よりも高める第２の工程と、を含むことを特徴とする。
本発明の半導体装置の製造方法のさらに他の態様として、ゲート電極の少なくとも一部に高融点金属窒化物を含む半導体装置の製造方法において、当該高融点金属窒化物を上記高融点金属窒化物層の形成方法により製造することを特徴とする。
本発明の半導体装置の製造方法のさらに別の態様として、相補型ＭＩＳＦＥＴ半導体装置の製造方法において、両導電型ＭＩＳＦＥＴのゲート電極の少なくとも一部として高融点金属窒化物層を同時に形成する工程と、その後ｎチャネル型ＭＩＳＦＥＴについてのみ、ゲート電極の前記高融点金属窒化物層にさらに窒素を導入して窒素濃度を高める工程と、を含むことを特徴とし、また、相補型ＭＩＳＦＥＴ半導体装置の製造方法において、前記相補型ＭＩＳＦＥＴのｐチャネル型ＭＩＳＦＥＴのゲート電極の少なくとも一部として高融点金属窒化物層を形成する工程と、ｎチャネル型ＭＩＳＦＥＴのゲート電極の少なくとも一部として、前記ｐチャネル型ＭＩＳＦＥＴと同じ高融点金属の窒化物であって窒素濃度が高い高融点金属窒化物層を形成する工程とを含むことを特徴とする。
【００２３】
【発明の実施の形態】
次に、図面を参照して本発明を説明する。
【００２４】
本発明の第１の実施の形態の半導体装置では、ｐチャネル型ＭＩＳＦＥＴは第１のゲート電極を有し、ｎチャネル型ＭＩＳＦＥＴは第２のゲート電極を有している。第１のゲート電極は第１のゲート酸化膜を介してｎ型ウェルの表面上に設けられ、第２のゲート電極は第２のゲート酸化膜を介してｐ型ウェルの表面上に設けられている。第１および第２のゲート電極の側面は、それぞれ絶縁膜からなるサイドウォール・スペーサにより覆われている。少なくとも第１のゲート電極の側面は、サイドウォール・スペーサにより直接に覆われている。
【００２５】
第１のゲート電極は、第１の高融点金属の窒化物からなる第１の導電体膜に、第２の高融点金属膜が積層してなる。第１の導電体膜は第１のゲート酸化膜の表面を直接に覆っている。第２のゲート電極は、第１の高融点金属の窒化物からなる第２の導電体膜に、金属膜が積層してなる。第２の導電体膜も第１のゲート酸化膜の表面を直接に覆っている。本第１の実施の形態の特徴は、第２の導電体膜の窒素含有率が第１の導電体膜の窒素含有率より高くなっている点にある。
【００２６】
半導体装置の断面模式図である図１を参照すると、本第１の実施の形態の第１の実施例による半導体装置の構造は、以下のとおりになっている。
【００２７】
シリコン基板１０１の表面には、（例えば浅い溝に絶縁膜が充填されてなるＳＴＩ構造の）素子分離領域１０２により分離されたｎ型ウェル１０３とｐ型ウェル１０４とが設けられている。ｎ型ウェル１０３並びにｐ型ウェル１０４の表面には、それぞれ熱酸化によるゲート酸化膜１０５が設けられている。すなわち、本第１の実施例では、第１のゲート電極と第２のゲート電極とが同じである。ｎ型ウェル１０３の表面には（第１の）ゲート電極１０９を有したｐチャネル型ＭＩＳＦＥＴが設けられ、ｐ型ウェル１０４の表面には（第２の）ゲート電極１１０ａを有したｎチャネル型ＭＩＳＦＥＴが設けられている。ゲート電極１０９，１１０ａの上面はそれぞれ第１の絶縁膜（例えば窒化シリコン膜）からなるハードマスク膜１０８により直接に覆われ、ゲート電極１０９，１１０ａの側面はそれぞれ第２の絶縁膜（例えば酸化シリコン膜）からなるサイドウォール・スペーサ１１５により直接に覆われている。
【００２８】
ゲート酸化膜１０５を介してｎ型ウェル１０３の表面上に設けられたゲート電極１０９は、ゲート酸化膜１０５の表面を直接に覆う（第１の高融点金属の窒化物からなる第１の導電体膜である）例えば窒化チタン膜１０６と、窒化チタン膜１０６の表面上に設けられた（第２の高融点金属膜である）例えばタングステン膜１０７との積層膜から構成されている。ゲート酸化膜１０５を介してｐ型ウェル１０４の表面上に設けられたゲート電極１１０ａは、ゲート酸化膜１０５の表面を直接に覆う（第１の高融点金属の窒化物からなる第２の導電体膜である）例えば窒化チタン膜１０６ａと、窒化チタン膜１０６ａの表面上に設けられた（第２の高融点金属膜である）例えばタングステン膜１０７との積層膜から構成されている。
【００２９】
本第１の実施例では、（詳細は後述するが）第２の導電体膜である窒化チタン膜１０６ａは第１の導電体膜である窒化チタン膜１０６が変換されたものであり、窒化チタン膜１０６ａの窒素含有率が窒化チタン膜１０６の窒素含有率より高くなっている。さらに本第１の実施例では、第２のゲート電極であるゲート電極１１０ａの構成部品材料である金属膜が、第１のゲート電極であるゲート電極１０９の構成部品材料のタングステン膜１０７から構成されている。
【００３０】
ｐ型ウェル１０４の表面には、ゲート電極１１０ａに自己整合的にｎ型ソース・ドレイン・エクテンション領域１１１とｐ型ポケット領域１１２とが設けられ、ゲート電極１１０ａ並びにサイドウォール・スペーサ１１５に自己整合的にｎ＋  型ソース・ドレイン領域１１６が設けられている。ｎ型ウェル１０３の表面には、ゲート電極１０９に自己整合的にｐ型ソース・ドレイン・エクテンション領域１１３とｎ型ポケット領域１１４とが設けられ、ゲート電極１０９並びにサイドウォール・スペーサ１１５に自己整合的にｐ＋  型ソース・ドレイン領域１１７が設けられている。さらに、ｎ＋  型ソース・ドレイン領域１１６およびｐ＋  型ソース・ドレイン領域１１７の表面は、それぞれ自己整合的に（第３の高融点金属の珪化物からなる）高融点金属シリサイド層１１８により覆われている（狭義のサリサイド構造になっている）。高融点金属シリサイド層１１８は、チタン・シリサイドもしくはコバルト・シリサイドからなる。
【００３１】
半導体装置の製造工程の断面模式図である図２と、上記図１とを参照すると、本第１の実施例による半導体装置は、以下のとおりに形成される。
【００３２】
まず、シリコン基板１０１の表面に例えばＳＴＩ構造の素子分離領域１０２，ｎ型ウェル１０３およびｐ型ウェル１０４が形成される。素子分離領域１０２の深さは例えば高々１０００ｎｍ程度である。熱酸化により、ｎ型ウェル１０３およびｐ型ウェル１０４の表面にそれぞれゲート酸化膜１０５が形成される。ゲート酸化膜１０５の膜厚は、例えば３．５ｎｍであり、高々１０ｎｍ程度である。続いて、反応性スパッタリング（あるいはＣＶＤでもよい）により、第１の高融点金属の窒化物からなる第１の導電体膜として例えば窒化チタン膜１０６が全面に形成される。窒化チタン膜１０６の膜厚は高々１００ｎｍ程度である〔図２（ａ）〕。なお、本第１の実施例では、第１の高融点金属がチタンに限定されるものではなく、タングステンあるいはタンタル等の他の高融点金属であってもよい。
【００３３】
次に、ｎ型ウェル１０３の表面上を覆うフォトレジスト膜パターン１３６が形成される。このフォトレジスト膜パターン１３６をマスクにして、１００ｋｅＶ以下のエネルギー，１×１０１４ｃｍ−２以上のドーズ量のもとに窒素のイオン注入が行なわれて、ｐ型ウェル１０４の表面上の窒化チタン膜１０６が窒化チタン膜１０６ａになる〔図２（ｂ）〕。
【００３４】
次に、有機溶剤を用いて、上記フォトレジスト膜パターン１３６が剥離される。その後、第２の高融点金属膜として例えばタングステン膜１０７がスパッタリングあるいはＣＶＤにより全面に形成される。タングステン膜１０７の膜厚は、高々２００ｎｍ程度である。ＣＶＤにより、例えば窒化シリコン膜からなる第１の絶縁膜であるハードマスク膜１０８が、全面に形成される。ハードマスク膜１０８の膜厚は少なくとも１０ｎｍ程度である。なお、本第１の実施例において、第２の高融点金属膜は、タングステン膜に限定されるものではない。
【００３５】
次に、ハードマスク膜１０８と、タングステン膜１０７と、窒化チタン膜１０６並びに窒化チタン膜１０６ａとが、順次異方性エッチングによりパターニングされて、それぞれ上面にハードマスク膜１０８が載置された（窒化チタン膜１０６にタングステン膜１０７が積層された）ゲート電極１０９と（窒化チタン膜１０６ａにタングステン膜１０７が積層された）ゲート電極１１０ａとが形成される。タングステン膜１０７のパターニングはＳＦ６  とＨＢｒとの混合ガス等により行なわれ、窒化チタン膜１０６，１０６ａのパターニングはＡｒとＨＢｒとの混合ガス等により行なわれる。なお、本第１の実施例では、ハートマスク膜１０８が必須ではなく、上記パターニングのエッチングマスクがフォトレジスト膜パターンのみであってもよい。
【００３６】
続いて、チャネル長が短かい領域でのしきい値電圧（ＶＴＨ）の変動を抑制するために、それぞれイオン注入により、ｐ型ウェル１０４の表面にはゲート電極１１０ａに自己整合的にｎ型ソース・ドレイン領域１１１，ｐ型ポケット領域１１２が形成され、ｎ型ウェル１０３の表面にはゲート電極１０９に自己整合的にｐ型ソース・ドレイン領域１１３，ｎ型ポケット領域１１４が形成される。ｎ型ソース・ドレイン領域１１１は５０ｋｅＶ以下，１×１０１３ｃｍ−２以上の砒素もしくは燐のイオン注入により形成され、ｐ型ポケット領域１１２は１５０ｋｅＶ以下，１×１０１２ｃｍ−２以上のボロンのイオン注入により形成され、ｐ型ソース・ドレイン領域１１３は１００ｋｅＶ以下，１×１０１３ｃｍ−２以上のボロンのイオン注入により形成され、ｎ型ポケット領域１１２は１５０ｋｅＶ以下，１×１０１２ｃｍ−２以上の砒素（もしくは燐）のイオン注入により形成される〔図２（ｃ）〕。
【００３７】
次に、全面に第２の絶縁膜として例えばＬＰＣＶＤによる酸化シリコン膜が形成される。第２の絶縁膜の膜厚は高々２００ｎｍ程度である。この第２の絶縁膜がエッチバックされて、ゲート電極１０９，１１０ａの側面を覆うサイドウォール・スペーサ１１５が形成される。１００ｋｅＶ以下，１×１０１４ｃｍ−２以上の条件のもとに、砒素もしくは燐が、サイドウォール・スペーサ１１５並びにゲート電極１１０ａに自己整合的に、ｐ型ウェル１０４の表面にイオン注入される。さらに、１００ｋｅＶ以下，１×１０１４ｃｍ−２以上の条件のもとに、ボロンが、サイドウォール・スペーサ１１５並びにゲート電極１０９に自己整合的に、ｎ型ウェル１０３の表面にイオン注入される。さらに、例えば９００℃以上，２０分以下の条件のもとに熱処理が施されて、ｎ＋  型ソース・ドレイン領域１１６，ｐ＋  型ソース・ドレイン領域１１７が形成される。第３の高融点金属膜として、チタン膜あるいはコバルト膜が全面に形成される。シリサイド化反応が施された後、未反応の第３の高融点金属膜が選択的に除去されて、ｎ＋  型ソース・ドレイン領域１１６およびｐ＋  型ソース・ドレイン領域１１７の表面にはそれぞれ自己整合的に高融点金属シリサイド層１１８が形成されて、本第１の実施例の相補型ＭＩＳＦＥＴが形成される〔図１〕。
【００３８】
本第１の実施例の効果を説明するための図であり，窒化チタン膜への窒素イオン注入量に対するしきい値電圧の変化量（ΔＶＴＨ）を示すグラフである図３を参照して、本第１の実施例の効果を説明する。
【００３９】
図３において、ΔＶＴＨ＝ＶＴＨ（ｄｏｓｅ）−ＶＴＨ（ｎｏｎ−ｄｏｓｅ），ＶＴＨ（ｎｏｎ−ｄｏｓｅ）；窒素イオン注入前のしきい値電圧，ＶＴＨ（ｄｏｓｅ）；窒素イオン注入された場合のしきい値電圧である。
【００４０】
第１の高融点金属がチタンからなるとき、第１の導電体膜である窒化チタン膜に窒素をイオン注入すると、ｎチャネル型ＭＩＳＦＥＴ，ｐチャネル型ＭＩＳＦＥＴともに、ΔＶＴＨ＜０となる。これは、窒素の注入により、窒化チタンの仕事関数が低下したためと考えられる。ドーズ量に対するΔＶＴＨの変化率はｎチャネル型ＭＩＳＦＥＴの方が高くなっている。この測定において、第１の導電体膜である窒化チタン膜の膜厚は２０ｎｍ，電源電圧（ＶＤ  ）の絶対値は１．５Ｖ，ゲート長ＬＧ  はそれぞれ０．２５μｍ，ゲート酸化膜の膜厚（ＴＯＸ）は３．５ｎｍである。
【００４１】
なお、このような傾向は窒化チタンに固有なものではなく、窒化タングステンや窒化タンタルの場合にも同様の傾向を有している。
【００４２】
図３の結果からも明らかなように、全面に窒化チタン膜からなる第１の導電体膜を形成した後、ｎ型ウェルの表面を覆う部分の窒化チタン膜に窒素イオン注入を行なって第２の導電体膜に変換するならば、ｐチャネル型ＭＩＳＦＥＴ（の第１のゲート電極が第２の導電体膜と第２の高融点金属膜との積層膜から構成されることになり）のしきい値電圧の絶縁値が大きくなり、本発明の目的は達せられないことになる。このため本第１の実施例では、窒素イオン注入をｐ型ウェル側の窒化チタン膜に行なって、ｎチャネル型ＭＩＳＦＥＴのしきい値電圧を低下させている。その結果、窒化高融点金属膜に高融点金属膜が積層された構造のゲート電極を有する相補型ＭＩＳＦＥＴにおいて、ｎチャネルＭＩＳＦＥＴのしきい値電圧の絶縁値の上昇を抑制することが可能になる。
【００４３】
本第１の実施の形態における第２の導電体膜の構成，製造方法は、上記第１の実施例のように第１の導電体膜に窒素イオン注入して得られるものに限定されるものではない。本実施の形態の他の（第２，３の）実施例では、第２の導電体膜は別途形成される。
【００４４】
半導体装置の製造工程の断面模式図である図４を参照して、本第１の実施の形態の第２の実施例を製造方法に沿って説明する。
【００４５】
まず、上記第１の実施例と同様に、シリコン基板１０１の表面に例えばＳＴＩ構造の素子分離領域１０２，ｎ型ウェル１０３およびｐ型ウェル１０４が形成される。熱酸化により、ｎ型ウェル１０３およびｐ型ウェル１０４の表面にそれぞれ（第１の）ゲート酸化膜１０５が形成される。
【００４６】
続いて、窒素ガス（Ｎ２  ）の流量比（＝Ｎ２  ／（Ｎ２  ＋Ａｒ））が例えば４０％程度の（低い流量比の）もとでの反応性スパッタリングにより、第１の高融点金属の窒化物からなる第１の導電体膜として例えば窒化チタン膜１０６が全面に形成される。窒化チタン膜１０６の膜厚は高々１００ｎｍ程度である。なお、本第２の実施例では、第１の高融点金属がチタンに限定されるものではなく、タングステンあるいはタンタル等の他の高融点金属であってもよい。また、窒素ガスの流量比が低い状態のもとでのＣＶＤにより、第１の導電体膜を形成することも可能である。
【００４７】
引き続いて、上記第１の実施例と同様の製造条件のもとに、第２の高融点金属膜であるタングステン膜１０７と、第１の絶縁膜であるハードマスク膜１０８とが全面に形成される。本第２の実施例では、上記第１の実施例と相違して、ハードマスク膜１０８の存在は必須であり、第１の絶縁膜は窒化シリコン膜であることが好ましい〔図４（ａ）〕。
【００４８】
次に、ハードマスク膜１０８と、タングステン膜１０７と、窒化チタン膜１０６とが、順次異方性エッチングによりパターニングされて、それぞれ上面にハードマスク膜１０８が載置された第１のゲート電極１０９，仮設のゲート電極１１０が、第１のゲート酸化膜１０５を介して、それぞれｐ型ウェル１０３，ｎ型ウェル１０４の表面上に形成される。続いて、上記第１の実施例と同様の製造条件のもとに、ｐ型ウェル１０４の表面には仮設のゲート電極１１０に自己整合的にｎ型ソース・ドレイン領域１１１，ｐ型ポケット領域１１２が形成され、ｎ型ウェル１０３の表面には第１のゲート電極１０９に自己整合的にｐ型ソース・ドレイン領域１１３，ｎ型ポケット領域１１４が形成される〔図４（ｂ）〕。
【００４９】
次に、全面に第２の絶縁膜がＬＰＣＶＤにより形成される。第２の絶縁膜の膜厚は高々２００ｎｍ程度であり、第２の絶縁膜としては好ましくは酸化シリコン膜である。この第２の絶縁膜がエッチバックされて、ゲート電極１０９，１１０の側面を覆うサイドウォール・スペーサ１１５が形成される。その後、上記第１の実施例と同様の製造条件のもとに、ｎ＋  型ソース・ドレイン領域１１６がサイドウォール・スペーサ１１５並びに仮設のゲート電極１１０に自己整合的にｐ型ウェル１０４の表面に形成され、ｐ＋  型ソース・ドレイン領域１１７がサイドウォール・スペーサ１１５並びに第１のゲート電極１０９に自己整合的にｎ型ウェル１０３の表面に形成される。さらに、（チタンあるいはコバルトからなる第３の高融点金属の珪化物である）高融点金属シリサイド層１１８が、ｎ＋  型ソース・ドレイン領域１１６およびｐ＋  型ソース・ドレイン領域１１７の表面にそれぞれ自己整合的に形成される。
【００５０】
次に、上記第１の実施例と相違して、酸化シリコン系絶縁膜からなる層間絶縁膜１１９がＣＶＤにより全面に形成される。層間絶縁膜１１９の膜厚は高々１００ｎｍ程度である。第１のゲート電極１０９および仮設のゲート電極に載置されたハードマスク膜１０８の上面が露出するまで、この層間絶縁膜１１９が化学機械研磨（ＣＭＰ）される。続いて、ｐ型ウェル１０３の表面上を覆うフォトレジスト膜パターン１３９が形成される。このフォトレジスト膜パターン１３９をマスクにして、仮設のゲート電極１１０に載置されたハードマスク膜１０８と、この仮設のゲート電極１１０とが順次選択的に除去される。さらに、この除去部に露出した部分の第１のゲート酸化膜１０５が、弗酸系のウェット・エッチングにより除去される〔図４（ｃ）〕。
【００５１】
次に、上記フォトレジスト膜パターン１３９が除去される。なお、上記仮設ゲート電極の除去部に露出したゲート酸化膜１０５の除去に先だって、フォトレジスト膜パターン１３９の除去を行なってもよい。
【００５２】
次に、好ましくはＬＰＣＶＤにより、全面に第２のゲート酸化膜１２５ｂが形成される。ゲート酸化膜１２５ｂの膜厚は高々１０ｎｍ程度である。続いて、窒素ガス（Ｎ２  ）の流量比が例えば８０％程度の（高い流量比の）もとでの反応性スパッタリングにより、第１の高融点金属の窒化物からなる第２の導電体膜として例えば窒化チタン膜１２６ｂが全面に形成される。窒化チタン膜１２６ｂの窒素含有量は窒化チタン膜１０６の窒素含有量より高くなっている。窒化チタン膜１２６ｂの膜厚は高々２００ｎｍ程度である。窒化チタン膜１２６ｂの形成は、（窒化チタン膜１０６と同様に）ＣＶＤで行なってもよい。さらに、ＣＶＤもしくはスパッタリングにより、金属膜として例えばタングステン膜１２７が全面に形成される。タングステン膜１２７の膜厚は高々２００ｎｍ程度である。本第２の実施例では、金属膜を構成する金属はタングステンのような高融点金属に限定されるものではなく、例えばアルミ系合金，銅等であってもよい。
【００５３】
次に、層間絶縁膜１１９の上面，第１のゲート電極１０９に載置されたハードマスク膜１０８の上面が露出するまで、タングステン膜１２７，窒化チタン膜１２６ｂおよびゲート酸化膜１２５ｂがＣＭＰされる（なお、層間絶縁膜１１９の上面および第１のゲート電極１０９に載置されたハードマスク膜１０８の上面を直接に覆う部分のゲート酸化膜１２５ｂが露出するまで、窒化チタン膜１２６ｂおよびタングステン膜１２７からなる積層膜がＣＭＰされるのでもそいが、ＣＭＰの制御性という点では上記手法が好ましい）。これにより、窒化チタン膜１２６ｂにタングステン膜１２７が積層された構造の第２のゲート電極１１０ｂが、形成される。第２のゲート電極１１０ｂの側面は第２のゲート酸化膜１２５ｂを介してサイドウォール・スペーサ１１５に覆われており、第２のゲート酸化膜１２５ｂ表面は第２の導電体膜である窒化チタン膜１２６ｂにより直接に覆われている〔図４（ｄ）〕。
【００５４】
本第２の実施例の効果を説明するための図であり，窒化チタン膜形成時の窒素ガス流量比に対するしきい値電圧の変化量（ΔＶＴＨ）を示すグラフである図５を参照して、本第２の実施例の効果を説明する。
【００５５】
図５において、ΔＶＴＨ＝ＶＴＨ（ｍｅｔａｌ）−ＶＴＨ（ｐｏｌｙ−Ｓｉ），ＶＴＨ（ｍｅｔａｌ）；第１の高融点金属の窒化物からなる導電体膜に第２の高融点金属膜もしくは金属膜が積層してなるゲート電極を有した（ｎチャネル型あるいはｐチャネル型）ＭＩＳＦＥＴのしきい値電圧，ＶＴＨ（ｐｏｌｙ−Ｓｉ）；（ｎ＋  型あるいはｐ＋  型）多結晶シリコン膜からなるゲート電極を有した（ｎチャネル型あるいはｐチャネル型）ＭＩＳＦＥＴのしきい値電圧である。
【００５６】
第１の高融点金属がチタンからなるとき、第１の導電体膜である窒化チタン膜の形成時に窒素ガスの流量比を高くすると、ｎチャネル型ＭＩＳＦＥＴ，ｐチャネル型ＭＩＳＦＥＴともに、しきい値電圧（ＶＴＨ）は負の方向にシフトする。これは、上記第１の実施例と同様に、窒化チタン膜中の窒素含有率が上昇して、窒化チタンの仕事関数が低下したためと考えられる。この測定では、短チャネル効果が排除されるゲート長の十分に長いＭＩＳＦＥＴにより測定を行なった。電源電圧（ＶＤ  ）の絶対値は１．５Ｖ，ゲート長ＬＧ  はそれぞれ１．０μｍ，ゲート酸化膜の膜厚（ＴＯＸ）は２．５ｎｍである。この傾向は窒化チタンに固有なものではなく、窒化タングステンや窒化タンタルの場合にも同様の傾向を有している。
【００５７】
図５の結果を利用して、ｐチャネル型ＭＩＳＦＥＴの第１のゲート電極の構成する窒化チタン膜の窒素含有率を低く設定し、ｎチャネル型ＭＩＳＦＥＴの第２のゲート電極を構成する窒化チタン膜の窒素含有率を高く設定するならば、本発明の目的が達せられることになる。さらに図３と図５との比較から明らかなように、上記第１の実施例に比べて、本第２の実施例の方がｎチャネル型ＭＩＳＦＥＴのしきい値電圧の低減が容易に行なえる。
【００５８】
なお、窒素ガスの流量比が３０％に満たない場合には、窒化チタン膜がバリア膜として機能しなくなる。したがって、第１のゲート電極を構成する窒化チタン膜の形成は、少なくとも３０％程度の窒素ガス流量比のもとに行なうのが好ましい。
【００５９】
半導体装置の主要製造工程の断面模式図である図６と上記図３とを参照すると、本第１の実施の形態の第３の実施例は、上記第２の実施例の応用例であり、以下のとおりに形成される。
【００６０】
まず、上記第１，２の実施例と同様に、シリコン基板１０１の表面に例えばＳＴＩ構造の素子分離領域１０２，ｎ型ウェル１０３およびｐ型ウェル１０４が形成され、熱酸化によりｎ型ウェル１０３およびｐ型ウェル１０４の表面にそれぞれ第１のゲート酸化膜１０５が形成される。窒素ガス流量比が少なくとも３０％程度で好ましくは４０％のもとでの反応性スパッタリングにより、窒化チタン膜１０６が全面に形成される。
【００６１】
続いて、上記第２の実施例と同様に、タングステン膜１０７，ハードマスク膜１０８が全面に形成され、ハードマスク膜１０８，タングステン膜１０７および窒化チタン膜１０６が順次異方性エッチングによりパターニングされて、それぞれ上面にハードマスク膜１０８が載置された第１のゲート電極１０９，（図示は省略するが）仮設ゲート電極が形成される。ｐ型ウェル１０４の表面には上記仮設ゲート電極に自己整合的にｎ型ソース・ドレイン領域１１１，ｐ型ポケット領域１１２が形成され、ｎ型ウェル１０３の表面には第１のゲート電極１０９に自己整合的にｐ型ソース・ドレイン領域１１３，ｎ型ポケット領域１１４が形成される。全面に第２の絶縁膜が形成され、この第２の絶縁膜がエッチバックされて、ゲート電極１０９，上記仮設ゲート電極の側面を覆うサイドウォール・スペーサ１１５が形成される。
【００６２】
さらに、ｎ＋  型ソース・ドレイン領域１１６がサイドウォール・スペーサ１１５並びに上記仮設ゲート電極に自己整合的にｐ型ウェル１０４の表面に形成され、ｐ＋  型ソース・ドレイン領域１１７がサイドウォール・スペーサ１１５並びに第１のゲート電極１０９に自己整合的にｎ型ウェル１０３の表面に形成される。（チタンあるいはコバルトからなる第３の高融点金属の珪化物である）高融点金属シリサイド層１１８が、ｎ＋  型ソース・ドレイン領域１１６およびｐ＋  型ソース・ドレイン領域１１７の表面にそれぞれ自己整合的に形成される。
【００６３】
次に、上記第２の実施例と同様に、酸化シリコン系絶縁膜からなる層間絶縁膜１１９がＣＶＤにより全面に形成される。第１のゲート電極１０９および仮設ゲート電極に載置されたハードマスク膜１０８の上面が露出するまで、この層間絶縁膜１１９がＣＭＰされる。続いて、ｐ型ウェル１０３の表面上を覆うフォトレジスト膜パターン１３９が形成される。このフォトレジスト膜パターン１３９をマスクにして、上記仮設ゲート電極に載置されたハードマスク膜と、この仮設ゲート電極とが順次選択的に除去される。さらに、この除去部に露出した部分のゲート酸化膜１０５が、弗酸系のウェット・エッチングにより除去される〔図６（ａ）〕。
【００６４】
次に、上記フォトレジスト膜パターン１３９が除去される。なお、上記仮設ゲート電極の除去部に露出したゲート酸化膜１０５の除去に先だって、フォトレジスト膜パターン１３９の除去を行なってもよい。
【００６５】
次に、好ましくはＬＰＣＶＤにより、全面に第２のゲート酸化膜１２５ｃが形成される。ゲート酸化膜１２５ｃの膜厚は高々１０ｎｍ程度である。続いて、窒素ガスの流量比が例えば１００％程度の（十分に高い流量比の）もとでの反応性スパッタリングにより、第１の高融点金属の窒化物からなる第２の導電体膜として例えば窒化チタン膜１２６ｃが全面に形成される（図５参照）。窒素ガス流量比４０％程度で形成された窒化チタン膜１０６の結晶方位（配向）は概ね｛１１１｝であるが、この窒化チタン膜１２６ｃの結晶方位（配向）は概ね｛２００｝である。窒化チタン膜１２６ｃの形成はＣＶＤで行なうことも可能である。ＣＶＤもしくはスパッタリングにより、金属膜として例えばタングステン膜１２７が全面に形成される。タングステン膜１２７の膜厚は高々２００ｎｍ程度である。本第３の実施例でも、金属膜を構成する金属はタングステンのような高融点金属に限定されるものではなく、例えばアルミ系合金，銅等であってもよい。
【００６６】
次に、層間絶縁膜１１９の上面，第１のゲート電極１０９に載置されたハードマスク膜１０８の上面が露出するまで、タングステン膜１２７，窒化チタン膜１２６ｃおよびゲート酸化膜１２５ｃがＣＭＰされる。これにより、窒化チタン膜１２６ｃにタングステン膜１２７が積層された構造の第２のゲート電極１１０ｃが、形成される。第２のゲート電極１１０ｃの側面も第２のゲート酸化膜１２５ｃを介してサイドウォール・スペーサ１１５に覆われており、第２のゲート酸化膜１２５ｃ表面は第２の導電体膜である窒化チタン膜１２６ｃにより直接に覆われている〔図６（ｂ）〕。
【００６７】
本第３の実施例は、上記第２の実施例の有した効果を有している。
【００６８】
本発明は上記第１の実施の形態に限定されるものではない。本発明の第２の実施の形態のｎチャネル型ＭＩＳＦＥＴを構成するゲート絶縁膜は、窒素を含んだ絶縁膜から構成されている。本第２の実施の形態ではｎチャネル型ＭＩＳＦＥＴを構成するゲート絶縁膜からの窒素の固相拡散を利用して、第２のゲート電極を構成する第１の高融点金属の窒化物からなる第２の導電体膜の窒素含有率が高められている。
【００６９】
半導体装置の主要製造工程の断面模式図である図７を参照すると、本第２の実施の形態の一実施例は以下のとおりに形成される。
【００７０】
まず、上記第１の実施の形態の上記第１の実施例と同様に、シリコン基板２０１の表面に例えばＳＴＩ構造の素子分離領域２０２，ｎ型ウェル２０３およびｐ型ウェル２０４が形成され、熱酸化によりｎ型ウェル２０３およびｐ型ウェル２０４の表面にそれぞれゲート酸化膜２０５が形成される。ゲート酸化膜の２０５の膜厚は高々１０ｎｍ程度である。反応性スパッタリングもしくはＣＶＤにより、（第１の高融点金属の窒化物からなる第１の導電体膜である）例えば窒化チタン膜２０６が全面に形成される。本一実施例においても、第１の高融点金属はチタンに限定されるものではなく、タングステンあるいはタンタルでもよい。
【００７１】
続いて、上記第１の実施の形態の上記第２の実施例と同様に、第２の高融点金属膜であるタングステン膜２０７，ハードマスク膜２０８が全面に形成され、ハードマスク膜２０８，タングステン膜２０７および窒化チタン膜２０６が順次異方性エッチングによりパターニングされて、それぞれ上面にハードマスク膜２０８が載置された第１のゲート電極２０９および（図示はしないが）仮設ゲート電極が形成される。本一実施例においても、第２の高融点金属膜はタングステン膜に限定されるものではなく、チタン膜あるいはタンタル膜でもよい。ｐ型ウェル２０４の表面には上記仮設ゲート電極に自己整合的にｎ型ソース・ドレイン領域２１１，ｐ型ポケット領域２１２が形成され、ｎ型ウェル２０３の表面には第１のゲート電極２０９に自己整合的にｐ型ソース・ドレイン領域２１３，ｎ型ポケット領域２１４が形成される。全面に第２の絶縁膜が形成され、この第２の絶縁膜がエッチバックされて、ゲート電極２０９，上記仮設ゲート電極の側面を覆うサイドウォール・スペーサ２１５が形成される。
【００７２】
さらに、ｎ＋  型ソース・ドレイン領域２１６がサイドウォール・スペーサ２１５並びに上記仮設ゲート電極に自己整合的にｐ型ウェル２０４の表面に形成され、ｐ＋  型ソース・ドレイン領域２１７がサイドウォール・スペーサ２１５並びに第１のゲート電極２０９に自己整合的にｎ型ウェル２０３の表面に形成される。（チタンあるいはコバルトからなる第３の高融点金属の珪化物である）高融点金属シリサイド層２１８が、ｎ＋  型ソース・ドレイン領域２１６およびｐ＋  型ソース・ドレイン領域２１７の表面にそれぞれ自己整合的に形成される。
【００７３】
次に、上記第１の実施の形態の上記第２の実施例と同様に、酸化シリコン系絶縁膜からなる層間絶縁膜２１９がＣＶＤにより全面に形成される。第１のゲート電極２０９および上記仮設ゲート電極に載置されたハードマスク膜２０８の上面が露出するまで、この層間絶縁膜２１９がＣＭＰされる。続いて、ｐ型ウェル２０３の表面上を覆うフォトレジスト膜パターン２３９が形成される。このフォトレジスト膜パターン２３９をマスクにして、仮設ゲート電極に載置されたハードマスク膜と、この仮設ゲート電極とが順次選択的に除去される。さらに、この除去部に露出した部分のゲート酸化膜２０５が、弗酸系のウェット・エッチングにより除去される〔図７（ａ）〕。
【００７４】
次に、上記フォトレジスト膜パターン２３９が除去される。なお、上記仮設ゲート電極の除去部に露出したゲート酸化膜２０５の除去に先だって、フォトレジスト膜パターン２３９の除去を行なってもよい。
【００７５】
次に、全面に例えば窒化酸化シリコン膜もしくは窒化シリコン膜からなるゲート絶縁膜２２５が形成される。ゲート絶縁膜２２５の酸化シリコン膜に換算した膜厚は高々１０ｎｍ程度である。ゲート絶縁膜２２５が窒化酸化シリコン膜からなる場合、ＳＨ４  ＋Ｎ２  Ｏ＋ＮＨ３  の混合ガスにより７×１０３  Ｐａ程度の圧力のもとでのＰＥＣＶＤにより形成される。このときのゲート絶縁膜２２５中の窒素含有率はアンモニアガスの流量比により制御される。ゲート絶縁膜２２５が窒化シリコン膜からなる場合、ＬＰＣＶＤもしくはＰＥＣＶＤにより形成される。このときも、ゲート２２５中の窒素含有率はアンモニアガスの流量比により制御される。続いて、例えば上記窒化チタン膜２０６の形成と同じ条件で、（第１の高融点金属の窒化物からなる第２の導電体膜である）窒化チタン膜２２６が形成される。
【００７６】
続いて、９００℃，１０秒間程度の熱処理が施されて、窒化チタン膜２２６にはゲート絶縁膜２２５から窒素が固相熱拡散される。これにより、窒化チタン２２６の窒素含有率は、窒化チタン膜２０６の窒素含有率より高めるられる。
【００７７】
次に、ＣＶＤもしくはスパッタリングにより、金属膜として例えばタングステン膜２２７が全面に形成される。タングステン膜２２７の膜厚は高々２００ｎｍ程度である。本一実施例でも、金属膜を構成する金属はタングステンのような高融点金属に限定されるものではなく、例えばアルミ系合金，銅等であってもよい。
【００７８】
次に、層間絶縁膜２１９の上面，第１のゲート電極２０９に載置されたハードマスク膜２０８の上面が露出するまで、タングステン膜２２７，窒化チタン膜２２６およびゲート絶縁膜２２５がＣＭＰされる。これにより、窒化チタン膜２２６にタングステン膜２２７が積層された構造の第２のゲート電極２１０が、形成される。第２のゲート電極２１０の側面はゲート絶縁膜２２５を介してサイドウォール・スペーサ２１５に覆われており、ゲート絶縁膜２２５表面は第２の導電体膜である窒化チタン膜２２６により直接に覆われている〔図７（ｂ）〕。
【００７９】
本第２の実施と形態の本一実施例も、上記第１の実施の形態と同様の効果を有している。
【００８０】
本発明の第３の実施の形態では、ｐチャネル型ＭＩＳＦＥＴの第１のゲート電極を構成する第１の導電体膜が第１の高融点金属の窒化物であるのに対して、ｎチャネル型ＭＩＳＦＥＴを構成する第２のゲート電極を構成する第２の導電体膜が別の高融点金属の窒化物からなる。ここでは、第２の高融点金属は、第２の導電体膜の仕事関数が第１の導電体膜の仕事関数より小さくなるよりに選択される。
【００８１】
半導体装置の主要製造工程の断面模式図である図８を参照すると、本第３の実施の形態の一実施例は以下のとおりに形成される。
【００８２】
まず、上記第１の実施の形態の上記第１の実施例と同様に、シリコン基板３０１の表面に例えばＳＴＩ構造の素子分離領域３０２，ｎ型ウェル３０３およびｐ型ウェル３０４が形成され、熱酸化によりｎ型ウェル３０３およびｐ型ウェル３０４の表面にそれぞれゲート酸化膜３０５が形成される。ゲート酸化膜の３０５の膜厚は高々１０ｎｍ程度である。反応性スパッタリングもしくはＣＶＤにより、（第１の高融点金属の窒化物からなる第１の導電体膜である）例えば窒化チタン膜３０６が全面に形成される。
【００８３】
続いて、上記第１の実施の形態の上記第２の実施例と同様に、第２の高融点金属膜であるタングステン膜３０７，ハードマスク膜３０８が全面に形成され、ハードマスク膜３０８，タングステン膜３０７および窒化チタン膜３０６が順次異方性エッチングによりパターニングされて、それぞれ上面にハードマスク膜３０８が載置された第１のゲート電極３０９および（図示はしないが）仮設ゲート電極が形成される。本一実施例においても、第２の高融点金属膜はタングステン膜に限定されるものではなく、チタン膜あるいはタンタル膜でもよい。ｐ型ウェル３０４の表面には上記仮設ゲート電極に自己整合的にｎ型ソース・ドレイン領域３１１，ｐ型ポケット領域３１２が形成され、ｎ型ウェル３０３の表面には第１のゲート電極３０９に自己整合的にｐ型ソース・ドレイン領域３１３，ｎ型ポケット領域３１４が形成される。全面に第２の絶縁膜が形成され、この第２の絶縁膜がエッチバックされて、ゲート電極３０９，上記仮設ゲート電極の側面を覆うサイドウォール・スペーサ３１５が形成される。
【００８４】
さらに、ｎ＋  型ソース・ドレイン領域３１６がサイドウォール・スペーサ３１５並びに上記仮設ゲート電極に自己整合的にｐ型ウェル３０４の表面に形成され、ｐ＋  型ソース・ドレイン領域３１７がサイドウォール・スペーサ３１５並びに第１のゲート電極３０９に自己整合的にｎ型ウェル３０３の表面に形成される。（チタンあるいはコバルトからなる第３の高融点金属の珪化物である）高融点金属シリサイド層３１８が、ｎ＋  型ソース・ドレイン領域３１６およびｐ＋  型ソース・ドレイン領域３１７の表面にそれぞれ自己整合的に形成される。
【００８５】
次に、上記第１の実施の形態の上記第２の実施例と同様に、酸化シリコン系絶縁膜からなる層間絶縁膜３１９がＣＶＤにより全面に形成される。第１のゲート電極３０９および上記仮設ゲート電極に載置されたハードマスク膜３０８の上面が露出するまで、この層間絶縁膜３１９がＣＭＰされる。続いて、ｐ型ウェル３０３の表面上を覆うフォトレジスト膜パターン３３９が形成される。このフォトレジスト膜パターン３３９をマスクにして、仮設ゲート電極に載置されたハードマスク膜と、この仮設ゲート電極とが順次選択的に除去される。さらに、この除去部に露出した部分のゲート酸化膜３０５が、弗酸系のウェット・エッチングにより除去される〔図８（ａ）〕。
【００８６】
次に、上記フォトレジスト膜パターン３３９が除去される。なお、上記仮設ゲート電極の除去部に露出したゲート酸化膜３０５の除去に先だって、フォトレジスト膜パターン３３９の除去を行なってもよい。
【００８７】
次に、ＣＶＤにより、全面に例えば窒化タンタル膜からなるゲート絶縁膜３２５が形成される。ゲート絶縁膜３２５の酸化シリコン膜に換算した膜厚は高々１０ｎｍ程度である。なお本一実施例において、ゲート絶縁膜３２５は窒化タンタル膜に限定されるものではなく、例えば酸化シリコン膜でもよい。続いて、ＣＶＤもしくはスパッタリングにより、第４の高融点金属の窒化物からなる第２の導電体膜として、窒化タンタル膜３２６が形成される。次に、ＣＶＤもしくはスパッタリングにより、金属膜として例えばタンタル膜３２７が全面に形成される。タンタル膜３２７の膜厚は高々２００ｎｍ程度である。本一実施例では、金属膜を構成する金属はタンタルに限定されるものではなく、他の高融点金属、あるいは、例えばアルミ系合金，銅等であってもよい。
【００８８】
次に、層間絶縁膜３１９の上面，第１のゲート電極３０９に載置されたハードマスク膜３０８の上面が露出するまで、タンタル膜３２７，窒化タンタル膜３２６およびゲート絶縁膜３２５がＣＭＰされる。これにより、窒化タンタル膜３２６にタンタル膜３２７が積層された構造の第２のゲート電極３１０が、形成される。第２のゲート電極３１０の側面はゲート絶縁膜３２５を介してサイドウォール・スペーサ３１５に覆われており、ゲート絶縁膜３２５表面は第２の導電体膜である窒化タンタル膜３２６により直接に覆われている〔図８（ｂ）〕。
【００８９】
本第３の実施と形態の本一実施例も、上記第１，第２の実施の形態と同様の効果を有している。
【００９０】
【発明の効果】
以上説明したように本発明によれば、（高融点金属の窒化物からなる）導電体膜に、金属膜（もしくは高融点金属膜）が積層してなるゲート電極を有するＭＩＳＦＥＴにおいて、ｎチャネル型ＭＩＳＦＥＴのゲート電極を構成する導電体膜の仕事関数がｐチャネル型ＭＩＳＦＥＴのゲート電極を構成する導電体膜の仕事関数より小さく設定することが可能となる。その結果、少なくともｎチャネル型ＭＩＳＦＥＴのしきい値電圧の上昇を抑制することが容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態と第１の実施例の断面模式図である。
【図２】上記第１の実施の形態の上記第１の実施例の製造工程の断面模式図である。
【図３】上記第１の実施の形態の上記第１の実施例の効果を説明するための図であり、窒化チタン膜への窒素イオン注入量に対するしきい値電圧の変化量（ΔＶＴＨ）を示すグラフである。
【図４】上記第１の実施の形態の第２の実施例の製造工程の断面模式図である。
【図５】上記第１の実施の形態の上記第２の実施例の効果を説明するための図であり、窒化チタン膜形成時の窒素ガス流量比に対するしきい値電圧の変化量（ΔＶＴＨ）を示すグラフである。
【図６】上記第１の実施の形態の第３の実施例の主要製造工程の断面模式図である。
【図７】本発明の第２の実施の形態の一実施例の主要製造工程の断面模式図である。
【図８】本発明の第３の実施の形態の一実施例の主要製造工程の断面模式図である。
【図９】従来の半導体装置の製造工程の断面模式図である。
【符号の説明】
１０１，２０１，３０１，４０１    シリコン基板
１０２，２０２，３０２，４０２    素子分離領域
１０３，２０３，３０３，４０３    ｎ型ウェル
１０４，２０４，３０４，４０４    ｐ型ウェル
１０５，１２５ｂ，１２５ｃ，２０５，３０５，４０５    ゲート酸化膜
１０６，１０６ａ，１２６ｂ，１２６ｃ，２０６，２２６，３０６，４０６窒化チタン膜
１０７，１２７，２０７，２２７，３０７，４０７    タングステン膜
１０８，２０８，３０８，４０８    ハードマスク膜
１０９，１１０，１１０ａ，１１０ｂ，１１０ｃ，２０９，２１０，３０９，３１０，４０９，４１０    ゲート電極
１１１，２１１，３１１，４１１    ｎ型ソース・ドレイン・エクテンション領域
１１２，２１２，３１２，４１２    ｐ型ポケット領域
１１３，２１３，３１３，４１３    ｐ型ソース・ドレイン・エクテンション領域
１１４，２１４，３１４，４１４    ｎ型ポケット領域
１１５，２１５，３１５，４１５    サイドウォール・スペーサ
１１６，２１６，３１６，４１６    ｎ＋  型ソース・ドレイン領域
１１７，２１７，３１７，４１７    ｐ＋  型ソース・ドレイン領域
１１８，２１８，３１８，４１８    高融点金属シリサイド層
１１９，２１９，３１９，４１９    層間絶縁膜
１３６，１３９，２３９，３３９    フォトレジスト膜パターン
２２５，３２５    ゲート絶縁膜
３２６    窒化タンタル膜
３２７    タンタル膜
【図１】
0003613113.tif 000002
【図２】
0003613113.tif 000003
【図３】
0003613113.tif 000004
【図４】
0003613113.tif 000005
【図５】
0003613113.tif 000006
【図６】
0003613113.tif 000007
【図７】
0003613113.tif 000008
【図８】
0003613113.tif 000009
【図９】
0003613113.tif 000010