(57)【特許請求の範囲】
【請求項１】
第１の基板と、第２の基板と、前記第１の基板及び前記第２の基板の間に封入された液晶材料とを有し、反転駆動により駆動される液晶表示装置において、
前記第１の基板上に、信号線と、走査線とを有し、前記信号線および前記走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、前記液晶材料を駆動するための横方向電界を前記画素電極との間で生じる共通電極とを有する画素が複数個マトリクス状に設けられており、
前記第２の基板上に、ブラックマトリックス層、カラーフィルタ層、保護膜及び配向膜がこの順序で設けられており、
電源投入時に前記反転駆動により前記画素電極及び前記共通電極の間に生じるＤＣ電圧成分の初期値を低下させるために、前記スイッチング素子に生じる寄生容量に起因する画素電極における表示電圧の減少を補償する突き抜け補償駆動を行うと共に、
前記画素電極と前記共通電極との間に、前記液晶材料、前記配向膜、前記保護膜、前記カラーフィルタ層を通過して前記ブラックマトリックス層に至り、再び、前記カラーフィルタ層、前記保護膜、前記配向膜及び前記液晶材料を通過して戻る電荷移動用の電界パスを備えることにより、前記ＤＣ電圧成分の値を前記初期値から更に減少させる
ことを特徴とする液晶表示装置。
【請求項２】
前記電源投入から画像が表示される時までに、フリッカを生じさせない許容値以下に前記ＤＣ電圧成分を減少させるために、
前記ブラックマトリックス層の抵抗率が、１Ｅ＋００〜１Ｅ＋０４Ω・ｃｍであり、
前記カラーフフィルタ層のＲの抵抗率が３Ｅ＋１３Ω・ｃｍであり、Ｇの抵抗率が１Ｅ＋１３Ω・ｃｍであり、Ｂの抵抗率が５Ｅ＋１１Ω・ｃｍであり、
前記保護膜の抵抗率が２．５Ｅ＋１５Ω・ｃｍ以下であり、
前記配向膜の抵抗率が、１．０Ｅ＋１５Ω・ｃｍである、
請求項１に記載の液晶表示装置。
【請求項３】
前記ブラックマトリックス層の膜厚が１．５μｍであり、
前記カラーフィルタ層の膜厚が２．０μｍであり、
前記保護膜の膜厚が１．０μｍであり、
前記配向膜の膜厚が０．１μｍである、
請求項２に記載の液晶表示装置。
【請求項４】
前記ＤＣ電圧成分の初期値は０．５Ｖ以下である、請求項１又は請求項２に記載の液晶表示装置。
【請求項５】
前記ＤＣ電圧成分の許容値は０．１５Ｖである、請求項２に記載の液晶表示装置。
【請求項６】
前記液晶表示装置は複数の走査線と複数の信号線とを有し、前記画素電極は前記複数の走査線の内の一つとの間で蓄積容量を形成する、請求項１に記載の液晶表示装置。
【請求項７】
前記スイッチング素子はＴＦＴ素子であり、
前記液晶表示装置が、前記複数の画素に表示信号を伝送する複数の信号線と、前記複数の画素が有するＴＦＴ素子のゲートにゲート信号を伝送する複数のゲート線とを有し、
蓄積容量が、前記画素電極と、前記複数のゲート線の内の一つであって前記画素電極に接続されるＴＦＴ素子に接続されたゲート線とは異なる他のゲート線との間に形成されている、
請求項１に記載の液晶表示装置。
【請求項８】
前記突き抜け補償は、前記画素電極に接続されるＴＦＴ素子に接続された前記ゲート線のゲート信号の降下時に前記画素電極と前記ゲート線との間の寄生容量を介して生じる前記画素電極上の電位の変化を、前記他のゲート線のゲート信号の上昇変化分を前記蓄積容量を介して前記画素電極に印加することにより補償する、請求項７に記載の液晶表示装置。
【請求項９】
第１の基板と、第２の基板と、前記第１の基板及び前記第２の基板の間に封入された液晶材料とを有し、反転駆動により駆動される液晶表示装置において、
前記第１の基板上に、複数の信号線と、複数のゲート線とを有し、前記複数の信号線の内の一つの信号線および前記複数のゲート線の内の一つのゲート線に接続されたＴＦＴ素子と、前記ＴＦＴ素子に接続された画素電極と、前記液晶材料を駆動するための横方向電界を前記画素電極との間で生じる共通電極とを有する画素が複数個マトリクス状に設けられており、
前記第２の基板上に、ブラックマトリックス層、カラーフィルタ層、保護膜及び配向膜がこの順序で設けられており、
蓄積容量が、前記画素電極と前記複数のゲート線の内の他のゲート線との間に形成されており、
電源投入時に前記反転駆動により前記画素電極及び前記共通電極の間に生じるＤＣ電圧成分の初期値を低下させるために、前記一つのゲート線のゲート信号の降下時に、前記画素電極と前記一つのゲート線との間の寄生容量を介して生じる前記画素電極上の電位の変化を、前記他のゲート線のゲート信号の上昇変化分を前記蓄積容量を介して前記画素電極に印加することにより補償する突き抜け補償駆動を行うと共に、
前記画素電極と前記共通電極との間に、前記液晶材料、前記配向膜、前記保護膜、前記カラーフィルタ層を通過して前記ブラックマトリックス層に至り、再び、前記カラーフィルタ層、前記保護膜、前記配向膜及び前記液晶材料を通過して戻る電荷移動用の電界パスを備えることにより、前記ＤＣ電圧成分の値を前記初期値から更に減少させ、
前記電源投入から画像が表示される時までに、フリッカを生じさせない許容値まで前記ＤＣ電圧成分を減少させるために、前記ブラックマトリックス層の抵抗率が、１Ｅ＋００〜１Ｅ＋０４Ω・ｃｍであり、前記保護膜の抵抗率が２．５Ｅ＋１５Ω・ｃｍである
ことを特徴とする液晶表示装置。
【請求項１０】
前記電源投入から画像が表示される時までに、フリッカを生じさせない許容値以下に前記ＤＣ電圧成分を減少させるために、
前記カラーフフィルタ層のＲの抵抗率が３Ｅ＋１３Ω・ｃｍであり、Ｇの抵抗率が１Ｅ＋１３Ω・ｃｍであり、Ｂの抵抗率が５Ｅ＋１１Ω・ｃｍであり、
前記配向膜の抵抗率が、１．０Ｅ＋１５Ω・ｃｍである、
請求項９に記載の液晶表示装置。
【請求項１１】
第１の基板と、第２の基板と、前記第１の基板及び前記第２の基板の間に封入された液晶材料とを有し、反転駆動により駆動され、ＴＨｚ駆動（Ｔは１秒間のフレームの数で自然数である）される液晶表示装置において、
前記第１の基板上に、信号線と、走査線とを有し、前記信号線および前記走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、前記液晶材料を駆動するための横方向電界を前記画素電極との間で生じる共通電極とを有する画素が複数個マトリクス状に設けられており、
前記第２の基板上に、ブラックマトリックス層、カラーフィルタ層、保護膜及び配向膜がこの順序で設けられており、
電源投入時に前記反転駆動により前記画素電極及び前記共通電極の間に生じるＤＣ電圧成分の初期値を低下させるために、前記スイッチング素子に生じる寄生容量に起因する画素電極における表示電圧の減少を補償する突き抜け補償駆動を行うと共に、
前記画素電極と前記共通電極との間に、前記液晶材料、前記配向膜、前記保護膜、前記カラーフィルタ層を通過して前記ブラックマトリックス層に至り、再び、前記カラーフィルタ層、前記保護膜、前記配向膜及び前記液晶材料を通過して戻る電荷移動用の電界パスを備えることにより、前記ＤＣ電圧成分の値を前記初期値から更に減少させ、
前記複数の画素は、フレーム毎に異なる電圧極性で駆動され、
前記複数の画素は、一つのフレームにおいて、第１の電圧極性で駆動される第１のグループの画素と、第２の電圧極性で駆動される第２のグループの画素とを有し、前記第１のグループの画素が最も輝度の小さい電圧値で駆動され、前記第２のグループの画素が所定の中間電圧値で駆動された場合、前記ＤＣ電圧成分が前記所定の許容値以下にあることにより、前記液晶表示からの透過光波形のＴ/２Ｈｚ成分の振幅を、ＴＨｚ成分の振幅の１０倍以下とする、液晶表示装置。
【請求項１２】
前記電源投入から画像が表示される時までに、フリッカを生じさせない許容値以下に前記ＤＣ電圧成分を減少させるために、
前記ブラックマトリックス層の抵抗率が、１Ｅ＋００〜１Ｅ＋０４Ω・ｃｍであり、
前記カラーフフィルタ層のＲの抵抗率が３Ｅ＋１３Ω・ｃｍであり、Ｇの抵抗率が１Ｅ＋１３Ω・ｃｍであり、Ｂの抵抗率が５Ｅ＋１１Ω・ｃｍであり、
前記保護膜の抵抗率が２．５Ｅ＋１５Ω・ｃｍ以下であり、
前記配向膜の抵抗率が、１．０Ｅ＋１５Ω・ｃｍである、
請求項１１に記載の液晶表示装置。
【請求項１３】
前記スイッチング素子はＴＦＴ素子であり、
前記液晶表示装置が、前記複数の画素に表示信号を伝送する複数の信号線と、前記複数の画素が有するＴＦＴ素子のゲートにゲート信号を伝送する複数のゲート線とを有し、
蓄積容量が、前記画素電極と、前記複数のゲート線の内の一つであって前記画素電極に接続されるＴＦＴ素子に接続されたゲート線とは異なる他のゲート線との間に形成されており、
前記突き抜け補償は、前記画素電極に接続される前記ＴＦＴ素子に接続された前記ゲート線のゲート信号の降下時に前記画素電極と前記ゲート線との間の寄生容量を介して生じる前記画素電極上の電位の変化を、前記他のゲート線のゲート信号の上昇変化分を前記蓄積容量を介して前記画素電極に印加することにより補償を行う、
請求項１１又は請求項１２に記載の液晶表示装置。
【発明の詳細な説明】
技術分野
本発明は液晶表示装置に関するものであり、特に一つの基板上に画素電極と共通電極とを有するＩＰＳ型（In Plane Switchig）液晶表示装置に関するものである。
背景技術
パーソナルコンピュータや、その他各種モニター用の表示装置として、液晶表示装置の普及は目覚ましいものがある。この種の液晶表示装置は、一般に、液晶パネルの背面に、照明用の面状光源であるバックライトを配設し、所定の広がりを有する液晶面を全体として均一な明るさに照射することで、液晶パネルの液晶面に形成された画像を可視像化するように構成されている。この液晶パネルは、２枚のガラス基板の間に充填された液晶に駆動電圧を印加することによって、液晶を駆動する構成となっている。液晶パネルは、このようにして液晶を駆動して液晶（分子）の向きを変えることにより、透過光の偏光を制御し、所望の画像を表示するのである。
ところで、従来、このような液晶パネルは、２枚のガラス基板の一方側と他方側にそれぞれ液晶駆動用の電極を設け、２枚のガラス基板を結ぶ方向、言い換えればガラス基板の基板面に略直交する方向の電界を生じさせ、これによって液晶を駆動するＴＮ（twisted nematic）方式が広く知られている。
しかしながら、このような方式の液晶パネルにおいては視野角が狭いため、これを改善する技術として、ＩＰＳ（In Plane Switching：横電界）方式が知られている。これは、２枚のガラス基板の一方のみに配置した電極に駆動電圧を印加し、基板面に沿った水平方向（横方向）の電界を生じさせて液晶を駆動するものである。
液晶にＤＣ電圧が連続的に印加されつづけると、液晶が劣化する。従って、ＴＮ方式においても、ＩＰＳ方式においても、液晶に印加する電圧は、共通電位を基準として対称になるように設計される。
しかし、液晶表示パネルの製造公差のために、各製品毎に、同じ表示信号に対する画素電極と共通電極との間の液晶に印加される電圧値が変化してしまう。このため、共通電位を基準とする液晶印加電圧の各極性の絶対値が非対称となる。これにより、液晶に印加される電圧が設計値から一方（共通電位を中心として＋側、もしくは−側）にずれるので、画面がちらつくフリッカを発生させる。
以下に、具体例によってこのフリッカの発生を説明する。尚、これは、フリッカ発生の概念を説明するもので、必ずしも実際の製品に沿う正確なものではない。例えば、共通電位が７．５Ｖ一定と設計されている場合に、１２．５Ｖの電位を画素電極に設定した場合と、２．５Ｖの電位を画素電極に設定した場合では、同じ明るさで表示されるはずである。しかし、製造公差のために、実際に液晶に印加される電圧は、画素電極に１２．７Ｖと２．７Ｖとを与えた場合の電圧となってしまう。これにより、＋側に０．２Ｖの直流成分が生ずる。１２．７Ｖの方が、２．７Ｖよりも明るいので、フリッカが発生する。この電圧のずれは、主に、蓄積容量や寄生容量が製造公差によって設計値からずれることに起因する。
従来は、フリッカ調整機能を有する回路を制御回路基板上に設けることにより、この問題を解決していた。液晶印加電圧の各極性の絶対値の非対称性を解消することにより、フリッカの発生を防ぐことができる。従来は、画素に与えられる電圧値を外部から変化させることによって、液晶印加電圧の各極性の絶対値の非対称性を解消していた。このように画素に与えられる電圧値を外部から変化させる方法として、従来、２つのものが知られている。
一つは、共通電位の値を外部から手動によって調整することにより、各極性の絶対値が共通電位に対して対称になるようにしていた。上記の例でいえば、共通電位を７．７Ｖにすることによって、各極性の絶対値を対称にすることができる。もう一つは、ＴＦＴのゲート電圧値を外部から手動によって変更することにより、フリッカ調整を行っていた。
しかし、上記のフリッカ調整回路の使用には、いくつかの問題があった。
第１に、製造公差による電圧値のずれは、製品毎に異なると同時に、一つの製品の面内においても生じている。例えば、画面の左側の画素と右側の画素との電圧値のずれは異なっている。したがって、外部から全ての画素に共通の共通電位やゲート電位を操作しても、この面内のばらつきを解消することはできなかった。
第２に、このようなフリッカ調整回路は部品点数の増大につながるので、液晶表示ディスプレイのコストを増加させる原因になっていた。
第３に、フリッカ調整の工程においては、人が外部から手動によって製品毎に調整を行っているので、この工程が製造スピードを悪化させる要因の一つとなっていた。
本発明はこのような技術的課題に基づいてなされたものであり、液晶表示装置製造後のフリッカ調整を不要とし得る、液晶表示装置を得ることを目的とする。
発明の開示
本発明の発明者らは、上記課題について考察及び研究を行った結果、ＩＰＳ型の液晶表示装置においては、フリッカ調整を不要とすることができることを見出した。
つまり、共通電位を基準とする液晶印加電圧の各極性の絶対値が非対称となった場合、画素電極と共通電極との間には、一定の電圧値であるＤＣ成分が存在している。このＤＣ成分は、液晶材料に印加される定常的な電界とみなすことができる。ＩＰＳ型液晶パネルにおいて、画素電極と共通電極との間は、容量と抵抗が並列に接続された回路としてモデル化することができる。従って、液晶内の一方の電極側（例えば画素電極側）に＋の電荷が存在し、もう一方の電極側（例えば共通電極側）に−の電荷が存在することにより、この電界が生じているとみなすことができる。
このＤＣ成分が許容値以下であれば、フリッカ欠陥は生じない。従って、発明者らは、ＤＣ電圧成分が自動的に許容値以下に減少すれば、フリッカ調整を不要とすることができることに想到した。
さらに、液晶表示装置においては、電源が投入されてから表示画面に画像が表示されるまでに、一定の時間がかかる。これは主に、バックライトの光源（例えば冷陰極管）が点灯するまでの時間に相当する。上記のＤＣ成分が、この表示時間までの間に許容値以下に減少していれば、上記のフリッカ調整を不要とすることができることを見出した。
これを可能とするには、２つの要素が満たされていることが必要である。一つは、電源投入時の初期ＤＣ成分が小さいことである。もう一つは、液晶材料に対するＤＣ成分を生む電荷が、液晶パネル内を速く移動することである。
電荷の移動については、液晶材料内の移動のみならず、対向基板内の移動が極めて重要であることを見出した。これは、ＩＰＳ型液晶表示装置においては、液晶材料の抵抗が横方向においてきわめて大きいことに起因すると考えられる。つまり、液晶材料内のみを通過する電界においては、液晶材料の横方向抵抗が極めて大きいために、電荷が速く移動することができない。一方、縦方向の抵抗は、横方向に比較して十分小さい。一方の電極がら出て、縦方向に液晶材料を通過する電界は、対向基板内を通過し、再び、液晶材料に戻って縦方向に通過し、もう一方の電極に入っていく。ＤＣ成分を減少させるためには、抵抗値の小さい電界パスが存在することが重要であると考えられる。この電界のパスにおいて、電荷が速く移動することができれば、所定時間内に許容値以下のＤＣ成分とすることが可能となるからである。
しかし、上記のように、電荷の移動速度を確保するのみでは十分ではない。なぜなら、初期ＤＣ成分が大きい場合には、所定時間内に必要なＤＣ成分値とすることができないからである。従って、初期ＤＣ成分を小さくし、さらに、高速な電荷移動が可能な液晶表示装置を構成することによって、初めてフリッカ調整を不要とすることができることを発明者らは見出した。
尚、例えば、特開２０００−６６２２２、特開平１０−１３３２０５、特開平７−１５９７８６などには、CF基板もしくはアレイ基板を構成する要素の物性値が記載されているが、いずれの先行技術にも、本発明の解決した課題、及びその解決手段について一切の開示がなされていない。
上記の知見に基づき、本発明の第１の態様の液晶表示装置は、第１の基板と、第２の基板と、前記第１及び第２の基板の間に封入された液晶材料と、を有する。液晶表示装置はマトリックス状に配置された複数の画素を有している。複数の画素のそれぞれは、前記第１の基板上に、スイッチング素子と、前記スイッチング素子に接続された画素電極と、前記画素電極との間で前記液晶材料に印加される電界を形成する共通電極と、を有している。液晶表示装置の電源投入直後に、画素電極と前記共通電極とは、初期ＤＣ電圧成分をその間に有し、液晶表示装置の電源投入後の所定時間において、ＤＣ電圧成分は前記初期値から許容値以下に自動的になっている。ＤＣ電圧成分が電源投入後の所定時間において許容値以下に自動的になっていることにより、画素内の電極に印加する電位を変更することによりフリッカ調整をすることが不要となる。
ここで、液晶表示装置とは、本発明の目的が達成される範囲において、２枚の対向基板の間に液晶を封入した液晶パネル、液晶パネルにドライバ回路やバックライト・ユニットを装着した液晶モジュール、最終製品としての液晶ディスプレイ等を含むものである。
第２の発明に係る液晶表示装置は、第１の液晶表示装置において、初期ＤＣ電圧成分は０．５Ｖ以下である。
第３の発明に係る液晶表示装置は、第１の液晶表示装置において、ＤＣ電圧成分許容値は０．１５Ｖである。
第４の発明に係る液晶表示装置は、第１の液晶表示装置において、外部から画素内の電極に印加する電位を変更することによりフリッカ調整を行う回路を有していない。
第５の発明に係る液晶表示装置は、第１の液晶表示装置において、複数の走査線と複数の信号線とを有し、前記画素電極は走査線との間で蓄積容量を形成する。
第６の発明に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１及び第２の基板の間に封入された液晶材料と、を有する。さらに、マトリックス状に配置された複数の画素を有している。複数の画素のそれぞれは、第１の基板上に、スイッチング素子と、前記スイッチング素子に接続された画素電極と、前記画素電極との間で前記液晶材料に印加される電界を形成する共通電極と、を有する。液晶表示装置の電源投入直後に、画素電極と前記共通電極とは、初期ＤＣ電圧成分をその間に有し、液晶表示装置の電源投入から５秒後において、ＤＣ電圧成分は前記初期値から０．１５Ｖ以下に自動的になっている。
第７の発明に係る液晶表示装置は、第１、第５又は第６に記載の液晶表示装置において、スイッチング素子はＴＦＴであり、ＴＦＴに与えられるゲート信号が落ちるとき蓄積容量を介して逆特性の補償信号を印加する補償駆動される。
第８の発明に係る液晶表示装置は、第７の発明に係る液晶表示装置において、第２の基板は、第１の樹脂層と、前記第１の樹脂層の内側に形成された第２の樹脂層とを有し、第１の樹脂層は、２．５Ｅ＋１５［Ω・ｃｍ］以下の抵抗率を有し、第２の樹脂層は、１Ｅ＋００〜１Ｅ＋０４［Ω・ｃｍ］の抵抗率を有する。
第９の発明に係る液晶表示装置は、第７の発明に係る液晶表示装置において、第１の樹脂層は保護膜であり、第２の樹脂層はブラックマトリックス層である。
第１０の発明に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１及び第２の基板の間に封入された液晶材料と、を有し、ＴＨｚ駆動（Ｔは自然数）される。この液晶表示装置は、マトリックス状に配置された複数の画素を有する。複数の画素のそれぞれは、第１の基板上に、スイッチング素子と、前記スイッチング素子に接続された画素電極と、前記画素電極との間で前記液晶材料に印加される電界を形成する共通電極と、を有する。複数の画素は、フレーム毎に異なる電圧極性で駆動され、一つのフレームにおいて、第１の電圧極性で駆動される第１のグループの画素と、第２の電圧極性で駆動される第２のグループの画素とを有している。液晶表示装置の電源投入直後に、画素電極と前記共通電極とは、初期ＤＣ電圧成分をその間に有し、液晶表示装置の電源投入後の所定時間において、ＤＣ電圧成分は許容値以下に自動的になっている。第１のグループの画素は最も輝度の小さい電圧値で駆動され、第２のグループの画素は所定の中間電圧値で駆動された場合、ＤＣ電圧成分が許容値以下にあることにより、液晶表示からの透過光波形のＴ/２Ｈｚ成分の振幅は、ＴＨｚ成分の振幅の１０倍以下である。
第１１の発明に係る液晶表示装置は、第１０の発明に係る液晶表示装置において、スイッチング素子はＴＦＴ（Thin Film Transistor）であり、ＴＦＴに与えられるゲート信号が落ちるとき蓄積容量を介して逆特性の補償信号を印加する補償駆動される。
第１２の発明に係る液晶表示装置は、第１０又は１１の発明に係る液晶表示装置において、第２の基板は、第１の樹脂層と、前記第１の樹脂層の内側に形成された第２の樹脂層とを有している。前記第１の樹脂層は、２．５Ｅ＋１５［Ω・ｃｍ］以下の抵抗率を有している。前記第２の樹脂層は、１Ｅ＋００〜１Ｅ＋０４［Ω・ｃｍ］の抵抗率を有する。
第１３の発明に係る液晶表示装置は、第１又は１０の発明に係る液晶表示装置において、電源投入後の所定時間は、電源を投入した後、液晶表示装置の表示画面に画像が映し出されるまでの時間である。
第１４の発明に係る液晶表示装置は、第１又は１０の発明に係る液晶表示装置において、前記電源投入後の所定時間は、前記電源を投入した５秒後である。
第１５の発明に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１及び第２の基板の間に封入された液晶材料と、を有し、マトリックス状に配置された複数の画素を有する。複数の画素のそれぞれは、第１の基板上に、ＴＦＴ素子と、前記スイッチング素子に接続された画素電極と、前記画素電極との間で前記液晶材料に印加する電界を形成する共通電極と、を有している。複数の画素のそれぞれは、第２の基板上に、２．５Ｅ＋１５［Ω・ｃｍ］以下の抵抗率を有する樹脂保護層と、前記保護層の内側に１Ｅ＋００〜１Ｅ＋０４［Ω・ｃｍ］の抵抗率を有する樹脂ブラックマトリックス層とを有している。液晶表示装置は、ＴＦＴに与えられるゲート信号が落ちるとき、蓄積容量を介して逆特性の補償信号を印加する補償駆動される。
第１６の発明に係る液晶表示装置は、第１５発明に係る液晶表示装置において、複数の画素に表示信号を伝送する複数の信号線と、ＴＦＴ素子のゲートにゲート信号を伝送する複数のゲート線とを有ている。蓄積容量は、画素電極と前記複数のゲート線内の一つとの間に形成されている。
【図面の簡単な説明】
図１は、本実施形態における、液晶表示モジュールの構成を示す概略図である。
図２は、本実施形態における、画素の構成を示す概略図である。
図３は、本実施形態における、画素の概略構成を示す断面図である。
図４は、本実施形態における、画素のＴＦＴの概略構成を示す断面図である。
図５は、本実施形態における、ＤＣ成分による電界パスを説明する図である。
図６は、本実施形態における、つきぬけ補償駆動を説明する、タイミング図である。
図７は、本発明に係る液晶表示装置と従来の液晶表示装置のＤＣ成分の時間変化を説明する、図である。
図８は、本実施形態における、フリッカ検査パターンを説明する図である。
発明を実施するための最良の態様
以下にこの発明の一実施の形態における液晶表示装置を、図面に基づいて詳細に説明する。本実施形態は、ＩＰＳ（In Plane Switching）駆動方式の液晶表示装置である。本実施形態において、フリッカ調整を不要とした液晶表示装置について説明される。フリッカ調整機能を不要とするためには、初期ＤＣ成分を十分に小さくし、さらに、電荷が液晶パネル内を高速に移動できる構成でなければならない。本実施形態は、初期ＤＣ成分を小さくするための一つの技術として、突き抜け補償駆動方式を採用している。突き抜け補償駆動方式については、後に説明される。又、対向基板内の電荷の移動を容易にするために、対向基板の構成が好適化されている。
図１は、本実施の形態における液晶モジュールの全体構成を説明するための斜視図である。図１は、サイドライト型のバックライト・ユニットを有する液晶モジュール１００の概略を示す、構成図である。図に於いて、１０１はバックライト・ユニット、１０２は駆動回路が取り付けられた液晶パネル（液晶セル）、１０３は光を拡散させ、液晶表示パネル面での明るさを均一にする拡散シートである。１０４は光を集光することにより、表示正面の輝度を向上させるプリズムシート、１０５は光源からの光を導き拡散させる導光板、１０６は導光板やプリズムシート等のバックライト・ユニット１０１の部品を収納するフレームである。
液晶パネル１０２は、マトリックス状に配置された複数の画素から構成される表示領域とその外周領域である額縁領域とを有している。又、液晶パネル１０２は、アレイ回路が形成されたアレイ基板とその対向基板とを有し、その２つの基板の間に液晶が封入されている。１０７は光源としての冷陰極管、１０８は液晶セル１０２とバックライト・ユニット１１を外側から保持、保護するベゼルである。拡散シート１０３、プリズムシート１０４、導光板１０５、フレーム１０６、そして冷陰極管１０７によって、バックライト・ユニット１０１を構成する。冷陰極管１０７はフレーム１０６の内側に配置されており、直接図面には記載されていない。尚、バックライト・ユニットとしては、他に、直下型のバックライト・ユニットが知られている。これは、液晶パネルの表示面の直下に１本もしくは複数本の光源を配置されている。
表示領域内の各画素は、ＲＧＢいずれかの色表示を行う。もちろん、白黒ディスプレイにおいては、白と黒のいずれかの表示を行う。アレイ基板上の表示領域内には、複数の信号線とゲート線がマトリックス状に配設されている。信号線とゲート線とはお互いにほぼ直角に重なるように配設されている。各画素は、ドライバＩＣから入力される表示信号電圧に基づき液晶に電界を印加する。このドライバＩＣは、通常、ＴＡＢによってアレイ基板に接続されるが、アレイ基板のガラス基板上に直接に設けられることもある。
通常、信号線用の複数のソース・ドライバＩＣ１１０が、ＴＦＴアレイ基板のＸ軸側に設けられ、ゲート電圧を制御するゲート線用の複数のゲート・ドライバＩＣ１１１が、Ｙ軸側に設けられる。ソース・ドライバＩＣ１１０から入力される電圧が、ＴＦＴのソース／ドレインを介して画素電極に送られ、画素電極と共通電極とが液晶に電界を印加する。この電圧を変えることにより液晶への印加電圧を変化させることができ、液晶の光の透過率を制御する。共通電極に共通電位を与える回路は、制御回路基板（不図示）上に構成される。
図２は、本実施形態における画素構造を示す図である。図２において、２０１はスイッチング素子としてのアモルファス・シリコンＴＦＴ（Thin Film Transistor）、２０２はＴＦＴのソース／ドレインに接続された画素電極、２０３は画素電極との間で液晶に電界を印加する共通電極、２０４はＴＦＴに表示信号を伝送する信号線、２０５はＴＦＴのゲートにゲート電圧を伝送するゲート線である。
ゲート線、信号線、そして共通電極は、典型的には、ＡｌＮｄやＭｏＷで形成されている。画素電極は、通常、ＡｌやＩＴＯ（Indium Tin Oxide）などで形成されている。
画素電極の一部は、一つ上流の走査線と、絶縁体を介して重なり、蓄積容量を形成している。これは、いわゆる、Cs on gateと呼ばれる構成である。又、画素電極の別の一部は共通電極とも絶縁体層を介して重なっており、これは蓄積容量の一部を形成している。
画素は、Ｘ方向に伸びる２本のゲート線２０５と、Ｙ方向に延びる２本の信号線２０４とによって囲まれている。信号線２０４の内側には、くし歯形状を有する共通電極２０３が配置されている。２本の共通電極２０３の間に画素電極２０２が形成されている。画素電極２０２とその両側の共通電極２０３との間において、基板面にほぼ平行な電界が形成される。
尚、画素電極と共通電極とは、上記の構成に限定されるものではない。例えば、画素電極をくし歯状に形成し、共通電極よかみ合うように配置することも可能である。あるいは、画素電極をくの字状の形に形成するなど、電極形状の様様な変更が可能である。又、共通電極を画素電極よりも上層に配置し、画素の開口部以外の全ての領域を覆うように配置することも可能である。画素電極と信号線との相互作用を防止するために、画素電極と信号線との間に共通電極が配置されることが好ましい。
図３は、図２におけるA-A'の断面図である。図３において、３０１は第１の基板であるアレイ基板、３０２は第２の基板であるカラーフィルタ基板である。
カラーフィルタ基板３０２は、ガラス基板３０３と、ガラス基板３０３の上に形成されたブラックマトリクス層（以下ＢＭ層）３０４と、ＢＭ層３０４の上に形成されたＲＧＢのカラーフィルタ層（以下ＣＦ層）３０５と、ＣＦ層の上に形成された保護膜層３０６と、保護膜層の上に形成された配向膜３２１とを有している。ＢＭ層３０４はアクリル系の樹脂やエポキシ系の樹脂に黒色顔料を分散させたものが典型的に使用され、この顔料はカーボン材料である。ＢＭ層３０４は保護膜層３０６と一部で接触している。
ＣＦ層３０５は、アクリル系の樹脂やエポキシ系の樹脂に、赤、青、緑のいずれかの顔料を分散させたものが一般的である。保護膜３０６はアクリル系の樹脂やエポキシ系の樹脂を堆積したものが多く使われ、その内側の層を保護する機能と、その表面を平坦化する働きも有する。配向膜は通常、ポリイミド材料により構成され、液晶材料の無電界時の配向を制御する。本実施形態においては、対向基板としてＣＦ基板を説明しているが、白黒の表示装置においては、対向基板からＣＦ層が除かれる。
対向基板であるＣＦ基板内の速い電荷の移動を実現するためには、保護膜３０６とＢＭ層３０４の抵抗値が重要な要素の一つとなる。保護膜の抵抗率が十分に小さいと同時に、ＢＭ層の抵抗率も十分小さい必要がある。これは、液晶材料から配向膜を介して、保護膜、ＢＭ層、さらに保護膜と続く電界のパス（図５のＢ線）を考えた場合に、保護膜とBM層の両方の抵抗が十分に小さくなければ、電荷の移動速度を確保することができないからである。尚、ＢＭ層はカラー液晶ディスプレイにも白黒液晶ディスプレイにも使用されるので、汎用性が高い。又、ＣＦ層と異なり、顔料によって抵抗値を制御し安いという性格を有している。ただし、ＢＭ層の抵抗値が小さすぎると好ましくないので、ＢＭ層の抵抗値は所定に範囲内にあることが好ましい。クロムなどの金属を使用した極めて抵抗値の小さいＢＭ層は好ましくない。
従って、ＢＭ層３０４の抵抗率は、好ましくは、１Ｅ＋００〜１Ｅ＋０４［Ω・ｃｍ］である。ＢＭ層の膜厚は、例えば、約１．５μｍである。
ＣＦ層３０５の抵抗率は、例えば、ＲＧＢに対してそれぞれ、およそ、３Ｅ＋１３、１Ｅ＋１３、そして、５Ｅ＋１１［Ω・ｃｍ］である。又、ＣＦ層の膜厚はおよそ２．０μｍである。
保護膜層３０６の抵抗率は、好ましくは約２．５Ｅ＋１５［Ω・ｃｍ］以下であり、さらに好ましくは約８．５Ｅ＋１４［Ω・ｃｍ］以下である。保護膜層の膜厚は、例えば、およそ１．０μｍである。
配向膜の抵抗率は、およそ１．０Ｅ＋１５［Ω・ｃｍ］、膜厚は、およそ０．１μｍとすることができる。
アレイ基板３０１は、下層から順に、ガラス基板３０７、共通電極３０８、酸化シリコン絶縁体層３０９、窒化シリコン絶縁体層３１０、信号線３１１及び画素電極３１２、窒化シリコン・パッシベーション層３１３、そして、配向膜３２２を有している。以下に各要素の寸法を例示する。例えば、共通電極３０８の厚さは、Ａｌの場合はおよそ０．３μｍであり、ＩＴＯの場合はおよそ０．０５μｍである。酸化シリコン層３０９の厚さは約0.4μm、窒化シリコン層３１０の厚さは約０．０５μｍである。信号線３１１及び画素電極３１２の厚さは約０．３μｍであり、パッシベーション層３１３はおよそ０．２μｍの厚さである。
アレイ基板とＣＦ基板との間には液晶材料が封入されており、スペーサによって、２つの基板の間隔は、およそ５μｍに維持される。
図４は、図１におけるＢ−Ｂ'の断面図であり、ＴＦＴ２０１の構造を説明する図である。図において、４０１はガラス基板、４０２はゲート線、４０３は酸化シリコン絶縁体層、４０４は窒化シリコン絶縁体層、４０５はアモルファス・シリコン層、４０６は窒化シリコン層、４０７はソース／ドレイン電極、４０８は窒化シリコンパッシベーション層である。この上に、配向膜が形成される。尚、ＴＦＴはトップゲート構造とすることもボトムゲート構造とすることも可能である。又、スイッチング素子としては、ＭＩＭ（MEtal Insulator Metal）などを利用することも可能である。
表示動作について説明する。走査線としてのゲート線は、ゲート・ドライバＩＣ１１１から送られたゲート信号をＴＦＴのゲートに伝送する。ゲート信号がＯＮになるとＴＦＴがＯＮ状態となり、データ・ドライバＩＣ１１０から送信された表示信号が信号線とＴＦＴのソース／ドレインを介して、画素電極２０２に送られる。共通電極２０３には共通電位が与えられており、画素電極と共通電極との間で電界が形成される。電界の強さを変化させることによって、液晶分子の向きを制御する。液晶分子は、基板にほぼ平行な面内においてその長軸の向きを変化させる。液晶材料内を通過する光の偏光は、液晶分子の複屈折性によって変化し、液晶分子の向きによって対向基板上の偏光板を通過する光の量が変化する。共通電位は、例えば、７．５Ｖに設計される。画素電極に与えられる電位は、例えば、最大１３．５Ｖ、最小１．５Ｖに設計される。
液晶は交流で駆動される。つまり、フレーム毎に画素内の液晶に与える電圧の極性を＋と−に反転させる。ここで電圧の極性とは、共通電位を基準として決定される。液晶の駆動方式としてはいくつかのものが知られており、ライン反転駆動やドット反転駆動が使用される。
ライン反転駆動とは、ゲート線ごとに表示電極に与える信号電圧の極性を反転させる駆動方法である。例えば、第１フレームの奇数行の画素行には＋極性の電圧を与え、偶数行には、−極性の電圧を与える。第２フレームにおいては、奇数行の画素行には−極性の電圧を与え、偶数行には、＋極性の電圧を与える。
ドット反転駆動とは、同一行（ゲート線）内において、画素毎に印加電圧の極性を反転させる駆動方式である。第１フレーム、奇数行において、奇数列（奇数番目の信号線）の画素には＋極性の電圧を与え、偶数列の画素には−極性の電圧を与える。第１フレーム、偶数行において、奇数列の画素には−極性の電圧を与え、偶数列の画素には＋極性の電圧を与える。第２フレームにおいては、各画素の電圧極性を反転させる。尚、共通電位を一定値に保持せずに、フレームの進行に従って変化させることも可能である。
次に、つきぬけ補償駆動について説明する。図６は、ゲート信号と、液晶材料に印加される電圧の大きさとの関係を示す、タイミングチャートである。本実施形態においては、つきぬけ補償駆動方式が採用されている。液晶表示装置の画素においては、いくつかの寄生容量が存在する。その中で画素の駆動に大きな影響を及ぼすものに、ゲート線と画素電極（ゲートとソース。ここでは、画素電極側をソースと呼ぶ。）との間の寄生容量がある。これは、通常Ｃｇｓ（もしくはＣｇｄ）と呼ばれる。ゲート電位の変化は、このＣｇｓを介して表示電圧の変化を生じさせる。突き抜け補償駆動は、ＴＦＴのゲート信号がLの論理レベルに落ちるときに、逆極性のパルスを蓄積容量を介して液晶材料に与える技術である。寄生容量Ｃｇｓのため、ゲート電圧が落ちると、液晶材料に印加されている電圧値が減少する。画素電極と蓄積容量を形成する導体部に逆特性の信号を与えることにより、上記の減少分を補うことができる。
以下に、図６に従って、一つの画素の駆動動作を説明する。Ａは、ｉ番目のゲート線に与えられるゲート信号である。Ｂはｉ＋１番目の画素行における１つの画素の液晶材料に印加される電圧の大きさである。Ｃはｉ＋１番目のゲート線に与えられるゲート信号である。ｉ＋１番目の画素行における画素のＴＦＴはｉ＋１番目のゲート線によって制御される。Ｘ軸が時間の経過を表し、Ｙ軸が信号の値を示している。ゲート信号は３つの電位、Ｖ１、Ｖ２、及びＶ３を有している。Ｖ１、Ｖ２、及びＶ３は、例えば、グランド電位を基準として、それぞれ、２７Ｖ、−５Ｖ及び−９Ｖに設定される。
ｔ１においてｉ＋１番目のゲートの論理状態がＨ（ゲートＯＮ電圧、Ｖ１）になると、表示信号が信号線からＴＦＴを介して画素電極に与えられる。この後、ｔ２において、ｉ＋１番目のゲートがＬの論理状態（ゲートＯＦＦ電圧、Ｖ３）になる。このとき、ゲート電位がＶ１からＶ３に降下するので、ゲートとソース（画素電極）との間の寄生容量Ｃｇｓによって、表示電圧が降下する。ｔ３において、ｉ番目のゲート線の電位がＶ３からＶ２に上昇するので、ゲート線と画素電極との間の蓄積容量Ｃｓを介して、表示電圧が増加される。ｔ４においてｉ＋１番目のゲート電位がＶ３からＶ２に上昇する。この上昇は、寄生容量Ｃｇｓを介して表示電圧を上昇させる。実際の設計においては、寄生容量による電圧の降下及び上昇と、Ｃｓを介した上昇との和がゼロになるように設計される。
以上のような突き抜け補償駆動によって、寄生容量によって引き起こされる表示電圧の減少を補償することができる。同時に、画素電極と共通電極との間の初期ＤＣ電圧成分を、小さく抑えることが可能である。製造交差による表示電圧の変化は、寄生容量Ｃｇｓの変化に起因する部分が大きい。通常の駆動方式においては、寄生容量の変化の表示電圧の変化に対する寄与は、寄生容量の変化に対して画素全体の容量ががどれほど変化したかにより決定される。一方、つきぬけ補償駆動においては、寄生容量の変化に対して蓄積容量Ｃｓがどれほど変化したかにより決定される。従って、突き抜け補償駆動によって、画素電極と共通電極との間の初期ＤＣ電圧成分を、小さく抑えることが可能となる。
又、突き抜け補償駆動方式の液晶表示装置においては、製造交差による寄生容量と蓄積容量との変化による表示電圧の変化を、小さくするように設計することが可能である。このように設計することにより、上記の効果をさらに確かなものとすることができる。
尚、突き抜け補償駆動は、Ｃｓオンゲート構造を必須の要件としていない。例えば、Ｃｓ線をゲート線とは別に配設し、このＣｓ線に上記の効果が得られる信号を与えることにより、突き抜け補償駆動を実現することができる。
図７は従来の液晶表示ディスプレイと本発明による液晶表示ディスプレイとの、ＤＣ成分の変化を比較説明する図面である。図７において、Ｙ軸は画素電極と共通電極との間のＤＣ成分の値である。Ｘ軸は、電源がＯＮにされた後の経過時間である。図において、（１）と（２）とは本発明に従う液晶表示装置におけるＤＣ成分の変化を示すモデル曲線である。（３）は、従来の液晶表示装置におけるＤＣ成分の変化を示すモデル曲線である。
すでに説明したように、画素電極と共通電極との間には、抵抗と容量が並列に接続されていると、モデル化される。従って、ＤＣ成分は電源投入直後の初期値から指数関数的に減少する。
図７から理解されるように、従来の液晶表示装置は、所定時間後に許容値以上のＤＣ成分を有している。一方、本発明による液晶表示装置は、ＤＣ成分が所定時間内に許容値以下になるように構成されている。所定時間は、液晶表示ディスプレイの電源をＯＮにしてから、表示画面に画像が表示されるまでの時間と設定することができる。この時間は通常、３〜５秒、もしくはそれ以下の時間である。
ＤＣ成分の許容値はフリッカの発生によって決定され、約０．１５Ｖ以下が好ましい。さらに好ましくは約０．１２Ｖ以下であり、最も好ましくは約０．０８Ｖ以下である。あるいは、フリッカの発生は表示画面の特性から決定することが可能である。これは、画面に特定パターンの画像を表示して、特定周波数の光の波長を測定、比較することにより行う。
図８は、この特定パターンを説明する図である。図８において、（Ａ）はドット反転駆動液晶表示装置のためのパターンである。（Ｂ）は、ライン反転駆動液晶表示装置のためのパターンである。赤、青、緑とは、各画素のＣＦ層の色である。又、図８はノーマリ・ホワイト液晶表示装置の場合を説明している。黒の画素は、最も光の透過率が小さい電圧で駆動される。ノーマリブラックモードでは、最大駆動電圧値で駆動されている。中間調は、通常、最大駆動電圧値の５０％の値で駆動されている。図から理解されるように、同じ極性の画素のグループは同じ電圧値で駆動され、異なる極性の画素のグループは異なる電圧値で駆動されている。ドット反転駆動においては、上下左右に隣接する画素（ドット）は、ことなる階調で表示を行う。ライン反転駆動においては、同じ行における画素は同じ階調で表示し、隣接する行の画素は、異なる階調で表示する。
今、液晶表示装置が６０Ｈｚで駆動されている場合、表示装置に図８のパターンを表示させ、透過光波形の６０Ｈｚ成分の振幅と、３０Ｈｚ成分の振幅とを比較する。選択される周波数は、ＴＨｚで駆動される表示装置においては、ＴＨｚとＴ/２Ｈｚである。ＴＨｚ駆動の表示装置は、１秒間にＴフレームの画像を表示する。
透過光波形の３０Ｈｚ成分の振幅が、６０Ｈｚ成分の振幅の１０倍以下であることが好ましい。尚、２ドット反転駆動液晶表示装置、２ライン反転駆動液晶表示装置等、及びモノクロパネルにおいても、ルールは同じである。
同様のことは、インターレース駆動される液晶表示装置に関してもあてはまる。インターレース駆動は、１つのフレームを２つのフィールドに分けて表示する。一方のフィールドが奇数行の画素行を駆動し、もう一方のフィールドが偶数行の画素行を駆動する。各フィールドは、通常、ドット反転駆動もしくはライン反転駆動される。従って、各フィールドは、２種類の駆動電圧極性を有する。特定パターンにおいて、一つのフィールド内の駆動されていない画素行は黒を表示する。駆動されている画素のうち、一方の極性の画素は黒を表示し、もう一方の極性の画素は中間調を表示する。１つのフレーム内においては、例えば＋極性の画素は黒を表示し、−極性の画素は中間調を表示する。
初期ＤＣ成分の値と減少率とは相補的関係にあるので、それぞれが特定の範囲を有することができる。初期ＤＣ成分が大きい場合は、減少率も大きくなければならない。しかし、減少率の大きさは限界があるので、初期ＤＣ成分の大きさもそれによって限定される。従って、初期ＤＣ成分は０．５Ｖ以下であることが好ましい。さらに好ましくは、０．２５Ｖ以下であり、最も好ましくは０．２Ｖ以下である。本実施形態に従う液晶表示装置は、電源投入から約１秒後の画素電極と共通電極との間のＤＣ成分を、０．０４〜０．０６Ｖとすることが可能であり、この液晶表示装置はフリッカ欠陥を有していない。
尚、以上に説明したものは、本発明の一実施形態であり、本発明の技術的範囲は特許請求の範囲の記載に基づいて決定される。又、本発明の範囲内において、上記実施形態の要素を、変更、追加することができることは、当業者にとって明らかである。
【図１】
0003639830.tif 000002
【図２】
0003639830.tif 000003
【図３】
0003639830.tif 000004
【図４】
0003639830.tif 000005
【図５】
0003639830.tif 000006
【図６】
0003639830.tif 000007
【図７】
0003639830.tif 000008
【図８】
0003639830.tif 000009