(57)【特許請求の範囲】
【請求項１】
ｐ型のＩｎＧａＡｓからなる化合物半導体上に、厚さ４００オングストローム以下のＰｔ層を蒸着する第１の工程と、
前記Ｐｔ層の上に所定の金属層を形成する第２の工程と、
これらＰｔ層および所定金属層をアニールする第３の工程と、
を備えるオーミック電極の形成方法。
【請求項２】
前記第１の工程は、厚さ５０〜２００オングストロームの前記Ｐｔ層を蒸着する工程である、請求項１に記載のオーミック電極の形成方法。
【請求項３】
ｎ型のＩｎＧａＡｓからなる化合物半導体上に、厚さ４００オングストローム以下のＰｔ層を蒸着する第１の工程と、
前記Ｐｔ層の上に所定の金属層を形成する第２の工程と、
これらＰｔ層および所定金属層をアニールする第３の工程と、
を備えるオーミック電極の形成方法。
【請求項４】
前記第２の工程は、前記Ｐｔ層の上にＴｉ層、Ｐｔ層およびＡｕ層を順次に形成する工程であることを特徴とする請求項１〜３のいずれかに記載のオーミック電極の形成方法。
【請求項５】
前記第３の工程は、前記Ｐｔ層および所定金属層を４００℃の雰囲気中で１分間アニールする工程である、請求項１〜４のいずれかに記載のオーミック電極の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、正孔伝導型（以下、ｐ型とも呼ぶ。）又は電子伝導型（以下、ｎ型とも呼ぶ）のＩｎＧａＡｓを主成分とする化合物半導体上のオーミック電極及びその製造方法、これを備える半導体デバイス、並びに光電子集積回路に関するものである。
【０００２】
【従来の技術】
化合物半導体上のオーミック電極としては、従来から、特開平３−２４０２４２号公報、特開平５−１３６１７５号公報、ＩＥＥＥ．ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲ  ｖｏｌ．  ＥＤＬ−５Ｎｏ６  ２１４（１９８４）などに示すように、専らＡｕＧｅ／Ｎｉ系のアロイ系の金属が用いられている。
【０００３】
しかし、このアロイ系金属は成分元素が半導体結晶層へ拡散するため、デバイスの信頼性が十分高いとはいえず、改良が望まれている。
【０００４】
一方、化合物半導体上のノンアロイ系オーミック電極に関しては、ｐ型ＧａＡｓ及びＡｌＧａＡｓ上に積層されたＰｔ／Ｔｉ／Ｐｔ／Ａｕ電極が、特願平２−８８０４０に記載されている。
【０００５】
また、長波長（１〜１．６μｍ）帯の光通信用受光素子であるＩｎＧａＡｓ    ｐｉｎフォトダイオードや、高速動作の可能なＩｎＰ／ＩｎＧａＡｓ  ＨＢＴ（ヘテロ接合バイポーラトランジスタ）などでは、ＩｎＧａＡｓ上に電極を形成する必要があるため、ＩｎＧａＡｓ上のオーミック電極についても多様な提案がなされている。
【０００６】
このうち、ｐ型ＩｎＧａＡｓ上のノンアロイ系のｐオーミック電極については、以下のようなものが知られている。
【０００７】
▲１▼信学技報ＥＤ９３−１６２（１９９４−０１）に記載のＰｔ／Ｔｉ／Ｐｔ／Ａｕ電極
▲２▼Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６８（３），１  Ａｕｇｕｓｔ  １９９０  に記載のＴｉ／Ｐｔ／Ａｕ電極
▲３▼Ｓｕｍｉｔｏｍｏ  Ｅｌｅｃｔｒｉｃ  Ｔｅｃｈｎｉｃａｌ  Ｒｅｖｉｅｗ  Ｎｏ．３５  Ｊａｎｕａｒｙ  １９９３  に記載のＡｕＺｎ電極
しかし、ｐ型ＩｎＧａＡｓ上のＴｉ／Ｐｔ／Ａｕ電極（上記▲２▼）などでは、ＩｎＧａＡｓ結晶側への電極材料の拡散による信頼性の低下が問題となっている。また、コンタクト抵抗も、アロイ系のオーミック電極と比較して十分に低い値ではない。
【０００８】
さらに、特開昭６３−２２８７６２号公報にも、ＩｎＧａＡｓを主成分とする化合物半導体上のノンアロイ系電極として、Ｔｉ／Ｐｔ／Ａｕ系のオーミック電極を使用した例も報告されているが、これも信頼性が十分とはいえない。
【０００９】
一方、ｐ型ＩｎＧａＡｓとＴｉ／Ｐｔ／Ａｕ電極との間にＰｔ層を介在させたもの、すなわち、ｐ型ＩｎＧａＡｓ上のＰｔ／Ｔｉ／Ｐｔ／Ａｕ電極については、上記文献▲１▼に記載があるものの、コンタクト抵抗あるいは信頼性についての検討はなされておらず、最適な電極構造は明らかでない。
【００１０】
【発明が解決しようとする課題】
本発明は、上記に鑑みなされたもので、ｐ型又はｎ型のＩｎＧａＡｓを主成分とした化合物半導体上に形成され、コンタクト抵抗が低く、信頼性の高いノンアロイ系のオーミック電極、及びその製造方法を提供することを目的とする。また、信頼性の高い半導体デバイスや光電子集積回路を提供することも目的とする。
【００１１】
【課題を解決するための手段】
上記の課題を解決するために、第１のオーミック電極は、ｐ型（正孔伝導型）のＩｎＧａＡｓを主成分とする化合物半導体上に接触する厚さ約４００オングストローム以下のＰｔ層を備えることを特徴としている。
【００１２】
本発明者らの知見によれば、ｐ型のＩｎＧａＡｓを主成分とする化合物半導体上に厚さ約４００オングストローム以下のＰｔ層が形成されたオーミックコンタクトは、十分に低いコンタクト抵抗を示し、なおかつ、Ｐｔ層上に金属層を形成した場合にも、化合物半導体層への金属元素の拡散が少なく、高温環境下における特性変化も少ない。特に、Ｐｔ層の厚さが２００オングストローム以下になると、高温環境下における特性変化が極めて少なくなる。
【００１３】
ｐ型のＩｎＧａＡｓを主成分とする化合物半導体上に厚さ４００オングストローム以下のＰｔ層を接触させた本願に係る第１のノンアロイ系のオーミック電極は、上記のオーミックコンタクトを備えているので、このオーミックコンタクトの優れた性質により、化合物半導体層への電極材料の拡散が少なく、十分に低いコンタクト抵抗を示し、なおかつ、高い信頼性を有する。特に、化合物半導体上に厚さ約２００オングストローム以下のＰｔ層を接触させたものは、極めて高い信頼性を有する。
【００１４】
第２のオーミック電極は、ｎ型（電子伝導型）のＩｎＧａＡｓを主成分とする化合物半導体に接触するＰｔ層を備えることを特徴としている。
【００１５】
本発明者らの知見によれば、ｎ型のＩｎＧａＡｓを主成分とする化合物半導体上にＰｔ層を接触させた本願に係る第２のノンアロイ系のオーミック電極は、電極材料の化合物半導体層への拡散が少なく、高温環境下に長時間保存したときにもコンタクト抵抗が低く維持され、高い信頼性を有している。
【００１６】
なお、第１および第２のオーミック電極は、上記Ｐｔ層の上に順次に積層されたＴｉ層、Ｐｔ層およびＡｕ層をさらに備えるものであっても良い。
【００１７】
半導体光デバイスおよび半導体電子デバイスは、第１又は第２のオーミック電極を備えていてもよい。ここで、半導体光デバイスとは、発光又は受光機能を有する一以上の半導体素子（半導体レーザ、フォトダイオード等）が単一の基板上に形成されたものをいう。また、半導体電子デバイスとは、電子を取り扱う一以上の半導体素子（ダイオード、トランジスタ等）が単一の基板上に形成されたものをいう。
【００１８】
上記の半導体光デバイスおよび半導体電子デバイスは、上記のオーミック電極の優れた性質により、高温環境下に長時間保存したときにも特性の変化が少なく、高い信頼性を有する。
【００１９】
第１の光電子集積回路（ＯＥＩＣ）は、上記の半導体光デバイスおよび半導体電子デバイスを集積したものである。ここで、光電子集積回路とは、半導体光デバイスや半導体電子デバイスを基板上に集積して形成することにより、所定の機能を奏するようにした回路をいう。
【００２０】
第１の光電子集積回路も、本発明のオーミック電極の優れた性質により、高温環境下に長時間保存したときにも特性の変化が少なく、高い信頼性を有する。
【００２１】
半導体デバイスは、（ａ）ｐ型又はｎ型のＩｎＧａＡｓを主成分とする化合物半導体と、（ｂ）この化合物半導体上に接触して設けられたＰｔ層を有するオーミック電極と、を備え、この化合物半導体とＰｔ層との境界面の近傍に、ＰｔとＩｎの合金が含まれていてもよい。
【００２２】
ＰｔとＩｎの合金は熱的に安定なので、このような合金が化合物半導体とＰｔ層との境界面近傍に存在していることは、半導体デバイスを高温環境下で保存した場合に、電極材料の化合物半導体への拡散を防ぐ一要因となる。従って、上記の半導体デバイスは、高温環境下におかれた場合にも、コンタクト抵抗の変動が少なく、高い信頼性を有する。
【００２３】
上記の合金は、ＰｔＩｎ、ＰｔＩｎ2、Ｐｔ3Ｉｎ2、Ｐｔ4Ｉｎ3、Ｐｔ13Ｉｎ9からなる群から選択される一つ以上の合金であっても良い。
【００２４】
第２の光電子集積回路は、上記の半導体デバイスを集積したものである。
【００２５】
この光電子集積回路は、上記の半導体デバイスの優れた性質に基づいて、高い信頼性を有する。
【００２６】
次に、本願に係る第１のオーミック電極形成方法は、ｐ型のＩｎＧａＡｓを主成分とする化合物半導体上に、厚さ約４００オングストローム以下のＰｔ層を蒸着する第１の工程と、このＰｔ層の上に所定の金属層を形成する第２の工程と、これらＰｔ層および所定金属層をアニールする第３の工程とを備えている。
【００２７】
本願に係る第１のオーミック電極形成方法では、ｐ型のＩｎＧａＡｓを主成分とする化合物半導体上にＰｔ層を蒸着し、次いでＰｔ層上に金属層を形成し、その後、Ｐｔ層および金属層をアニールすることで、化合物半導体とＰｔ層との境界面近傍にＰｔとＩｎの合金を生成する。従って、この方法により、ｐ型のＩｎＧａＡｓを主成分とする化合物半導体上に電極を形成すれば、上記の半導体デバイスを容易に製造することができる。
【００２８】
また、本願に係る第２のオーミック電極形成方法は、ｎ型のＩｎＧａＡｓを主成分とする化合物半導体上に、Ｐｔ層を蒸着する第１の工程と、このＰｔ層の上に所定の金属層を形成する第２の工程と、これらＰｔ層および所定金属層をアニールする第３の工程とを備えている。
【００２９】
本願に係る第２のオーミック電極形成方法では、ｎ型のＩｎＧａＡｓを主成分とする化合物半導体上にＰｔ層を蒸着し、次いでＰｔ層上に金属層を形成し、その後、Ｐｔ層および金属層をアニールすることで、化合物半導体とＰｔ層との境界面近傍にＰｔとＩｎの合金を生成する。従って、この方法により、ｎ型のＩｎＧａＡｓを主成分とする化合物半導体上に電極を形成すれば、上記の半導体デバイスを容易に製造することができる。
【００３０】
なお、本願に係る第１又は第２のオーミック電極形成方法において、上記第２の工程は、化合物半導体上に蒸着されたＰｔ層の上にＴｉ層、Ｐｔ層およびＡｕ層を順次に形成する工程であっても良い。
【００３１】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は説明のものと必ずしも一致していない。
【００３２】
（実施形態１）
実施形態１は、本願に係る第１のオーミック電極に関するものである。図１は、本実施形態のオーミック電極５の構造を示す模式断面図である。本実施形態のオーミック電極５は、正孔伝導型（ｐ型）のＩｎＧａＡｓ層２上に積層されたＰｔ層３と、このＰｔ層３上に積層されたＴｉ層４１、Ｐｔ層４２およびＡｕ層４３の３層からなるＴｉ／Ｐｔ／Ａｕ電極層４とから構成されている。Ｐｔ層３の厚さは、４００オングストローム以下である。また、ｐ型ＩｎＧａＡｓ層２は、半絶縁性ＩｎＰ基板１上に形成されている。
【００３３】
オーミック電極５は、ｐ型ＩｎＧａＡｓ層２上にＰｔ層３、Ｔｉ層４１、Ｐｔ層４２及びＡｕ層４３を順次に蒸着することで形成することができる。具体的には、まず、半絶縁性ＩｎＰ基板１の表面を酸で洗浄してからｐ型ＩｎＧａＡｓ層２をエピタキシャル成長させる。次いで、ｐ型ＩｎＧａＡｓ層２の上にＰｔを蒸着し、続いて、Ｔｉ、Ｐｔ及びＡｕをＰｔの上に順次に蒸着する。この後、約４００℃の雰囲気中で１分間アニールすると、Ｐｔ層３並びにＴｉ層４１、Ｐｔ層４２及びＡｕ層４３が形成される。これにより、オーミック電極５が完成する。
【００３４】
図２は、本実施形態のオーミック電極５を備えるＩｎＧａＡｓ  ｐｉｎフォトダイオード（以下、ＰＤと略す。）１００を示す模式断面図である。このｐｉｎＰＤ１００は、半絶縁性ＩｎＰ基板１上に順次に積層されたｎ＋  −ＩｎＰ層６、ｉ−ＩｎＧａＡｓ層７及びｐ＋  −ＩｎＧａＡｓ層２を備え、さらにｐ＋  −ＩｎＧａＡｓ層２上に接触している本実施形態のｐオーミック電極５と、ｎ＋  −ＩｎＰ層６に接触しているｎ電極８とを備えている。ｐｉｎＰＤ１００の表面は、ＳｉＮパシベーション膜９によって被覆されている。このｐｉｎＰＤ１００は、通常の作製プロセスにより作製することができる。なお、ＩｎＰ基板１上には、ｎ＋  −ＩｎＰ層６の代わりにｎ＋  −ＩｎＧａＡｓ層が形成されていてもよい。
【００３５】
このように、本実施形態のオーミック電極５は、ｐｉｎＰＤのような半導体光デバイスに容易に適用することができる。また、ｐｉｎＰＤ以外にも、アバランシェフォトダイオード、ＭＳＭフォトダイオード、発光ダイオード（ＬＥＤ）、半導体レーザ（ＬＤ）等の半導体光デバイスに適用することができる。
【００３６】
次に、図３は、本実施形態のオーミック電極５を備えるＩｎＧａＡｓヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと略す。）２００を示す模式断面図である。このＨＢＴ２００はトンネルバリア型のもので、半絶縁性ＩｎＰ基板１上に順次に積層されたｎ＋  −ＩｎＧａＡｓサブコレクタ１０層、ｎ−ＩｎＧａＡｓコレクタ層１１、ｐ−ＩｎＧａＡｓベース層１２、ＩｎＰトンネルバリア層１３及びｎ＋  −ＩｎＧａＡｓエミッタ層１４を備え、さらにｐ−ＩｎＧａＡｓベース層１２に接触している本実施形態のオーミック電極５（ベース電極）、エミッタ層１４に接触しているＡｕ／Ｇｅ／Ｎｉ電極１５（エミッタ電極）及びサブコレクタ層１０に接触しているＡｕ／Ｇｅ／Ｎｉ電極１６（コレクタ電極）を備えている。また、ＨＢＴ２００の表面は、ＳｉＮパシベーション膜９によって被覆されている。このＨＢＴ２００も、通常の作製プロセスにより作製することができる。
【００３７】
このように、本実施形態のオーミック電極５は、ＨＢＴのような半導体電子デバイスに容易に適用することができる。また、ＨＢＴ以外にも、ＨＥＭＴを含むＦＥＴ等の半導体光デバイスに適用することができる。
【００３８】
本発明者らは、本実施形態のオーミック電極５（図１）に関して、ｐ型ＩｎＧａＡｓ層２に接触するＰｔ層３の好適な厚さを求めるべく、オーミック電極のコンタクト抵抗や信頼性とＰｔ層３の厚さとの関係を調べた。
【００３９】
図４は、本実施形態のオーミック電極５に関し、Ｐｔ層３の厚さを０〜４００オングストロームの間で変えた場合のコンタクト比抵抗の変化を示すグラフである。厚さ０付近での急激な変化は、ｐ型ＩｎＧａＡｓ層２とＴｉ／Ｐｔ／Ａｕ電極層４との間にＰｔ層３が介在することで、コンタクト比抵抗が１／２程度に低減されることを示している。厚さが増加するにつれてコンタクト比抵抗もわずかに増加するが、少なくとも厚さ４００オングストローム以下では、コンタクト比抵抗が十分に低減される。
【００４０】
図５（ａ）は、本実施形態のオーミック電極５をベース電極として備えるＨＢＴ（図３）を用いて、本実施形態のオーミック電極５の信頼性を測定した結果を表すグラフである。これは、２５０℃の高温環境下で所定の保存時間にわたってＨＢＴを保存したときのＨＢＴのオン電圧（ＶＯＮ）の変動をプロットしたものである。なお、Ｐｔ層３の厚さは２００オングストロームである。
【００４１】
図５（ａ）の横軸は対数軸となっており、ｉｎｉｔ．は保存時間が０、すなわち高温環境下で保存していないことを示している。縦軸は保存前後のオン電圧の変動を表すもので、具体的には（保存後のオン電圧−保存前のオン電圧）／（保存前のオン電圧）［％］を示している。オン電圧は、保存時間中、１×１０４  Ａ／ｃｍ２  の電流密度を有するコレクタ電流（ＩＣ  ）をＨＢＴに流し続けておき、その後、ＨＢＴを高温環境から取り出して測定する。
【００４２】
一方、図５（ｂ）は、ｐ型ＩｎＧａＡｓ層２とＴｉ／Ｐｔ／Ａｕ電極層４との間にＰｔ層３が介在していない従来のＴｉ／Ｐｔ／Ａｕ電極をベース電極として備えるＨＢＴを用いて、上記と同様に信頼性を測定した結果を表すグラフである。
【００４３】
これらの図を比較すると明らかなように、本実施形態のオーミック電極５を備えるＨＢＴは、従来のＴｉ／Ｐｔ／Ａｕ電極を備えるものに比べて、高温環境下でのオン電圧の変動が抑制されており、信頼性が向上している。これは、オーミック電極５の高信頼性に基づくものである。
【００４４】
次に、図６及び図７は、本実施形態のオーミック電極５（図１）に関して高温（２５０℃）環境下での保存時間に応じたコンタクト抵抗（Ｒｃ）の変動を示すグラフである。図５と同様に、グラフの横軸は対数軸となっており、ｉｎｉｔ．は保存時間が０、すなわち保存していないことを示している。縦軸は保存前後のコンタクト抵抗の変動を表すもので、具体的には（保存後のコンタクト抵抗−保存前のコンタクト抵抗）／（保存前のコンタクト抵抗）［％］を示している。このコンタクト抵抗は、公知の伝送線路モデル（ＴＬＭ）法によって測定されたものである。なお、ＴＬＭ法に関しては、「超高速化合物半導体デバイス」（大森正道編  培風館）の２００〜２０２頁に記載がある。
【００４５】
Ｐｔ層３の厚さは、図６（ａ）では５０オングストローム、図６（ｂ）では１００オングストローム、図７（ｃ）では２００オングストローム、図７（ｄ）では４００オングストロームとなっている。
【００４６】
一方、図８（ｅ）はＰｔ層の厚さが０、すなわち、ｐ型ＩｎＧａＡｓ層２とＴｉ／Ｐｔ／Ａｕ電極層４との間にＰｔ層３が介在しない従来のＴｉ／Ｐｔ／Ａｕ電極に関して、図６及び図７と同様にコンタクト抵抗の変動を示したグラフである。
【００４７】
これらのグラフを比較すると明らかなように、本実施形態のオーミック電極５（Ｐｔ層３の厚さが４００オングストローム以下）の方が、従来のＴｉ／Ｐｔ／Ａｕ電極よりも、高温環境下で保存した場合のコンタクト抵抗の変動が小さく、信頼性が高い。特に、Ｐｔ層３の厚さが２００オングストローム以下であると、コンタクト抵抗の変動は極めて低くなり、非常に信頼性の高いオーミック電極となる。
【００４８】
以上の考察から、ｐ型のＩｎＧａＡｓを主成分とする化合物半導体（本実施形態では、ｐ型ＩｎＧａＡｓ層２）に厚さ４００オングストローム以下のＰｔ層を積層したオーミックコンタクトでは、Ｐｔ層上に形成される金属電極層（本実施形態では、Ｔｉ／Ｐｔ／Ａｕ電極層４）から化合物半導体への電極材料（本実施形態では、主としてＡｕ）の拡散が少なく、このため十分に低いコンタクト抵抗を示すとともに、高温環境下で長時間保存した場合にも特性の変化が少ないと推察される。これにより、本実施形態のオーミック電極５は、十分に低いコンタクト抵抗を示し、なおかつ、高い信頼性を有する。また、このオーミック電極５を備える半導体光デバイスや半導体電子デバイスも、オーミック電極５の優れた性質により、高い信頼性を有することになる。
【００４９】
これらの半導体光デバイスや半導体電子デバイスを通常の集積化技術を用いて集積することにより光電子集積回路（以下、ＯＥＩＣと略す。）を作製することができる。図９は、図２のｐｉｎＰＤ１００と図３のＨＢＴ２００を集積したＯＥＩＣ３００を示す模式断面図である。このＯＥＩＣ３００では、配線２０によって、ｐｉｎＰＤ１００のｎ＋  −ＩｎＰ層６とコレクタ電極１６とが接続されている。また、本実施形態のオーミック電極５にも配線２０が接続されている。なお、ｐｉｎＰＤ１００の下には、作製工程の都合から、ＨＢＴ２００を形成した際に積層された半導体層１０〜１４が残留しているが、ＯＥＩＣの動作には影響を与えない。
【００５０】
このＯＥＩＣ３００も、本実施形態のオーミック電極５を備えているので、オーミック電極５の優れた性質により、高い信頼性を有することになる。
【００５１】
本願に係る第１のオーミック電極は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、本実施形態のオーミック電極５はＰｔ層３上にＴｉ／Ｐｔ／Ａｕ層４が積層されたものであるが、このＴｉ／Ｐｔ／Ａｕ層４の代わりに他の金属層が積層されたものであっても良い。本願に係る第１のオーミック電極の優れた性質は、ＩｎＧａＡｓを主成分とする化合物半導体上に厚さ４００オングストローム以下のＰｔ層を積層した構成に起因するので、このＰｔ層の上にＴｉ／Ｐｔ／Ａｕ層以外の金属層（Ｔｉ／Ａｕ、Ｍｏ／Ａｕ等）を積層したオーミック電極であっても、十分に低いコンタクト抵抗を示すとともに、高い信頼性を有する。
【００５２】
（実施形態２）
実施形態２は、本願に係る第２のオーミック電極に関するものである。図１０は、本実施形態のオーミック電極２５の構造を示す模式断面図である。本実施形態のオーミック電極２５は、電子伝導型（ｎ型）のＩｎＧａＡｓ層２２上に積層されたＰｔ層２３と、このＰｔ層２３上に積層されたＴｉ層２４１、Ｐｔ層２４２およびＡｕ層２４３の３層からなるＴｉ／Ｐｔ／Ａｕ電極層２４とから構成されている。なお、ｎ型のＩｎＧａＡｓ層２２は、半絶縁性ＩｎＰ基板２１上に形成されている。
【００５３】
このオーミック電極２５は、ＩｎＧａＡｓ層２２上にＰｔ層２３、Ｔｉ層２４１、Ｐｔ層２４２及びＡｕ層２４３を順次に蒸着することで形成することができる。具体的には、まず、半絶縁性ＩｎＰ基板２１の表面を酸で洗浄してからｎ型のＩｎＧａＡｓ層２２をエピタキシャル成長させる。次いで、ＩｎＧａＡｓ層２２の上にＰｔを蒸着し、続いて、Ｔｉ、Ｐｔ及びＡｕをＰｔの上に順次に蒸着する。この後、約４００℃の雰囲気中で１分間アニールすると、Ｐｔ層２３並びにＴｉ層２４１、Ｐｔ層２４２及びＡｕ層２４３が形成される。これにより、オーミック電極２５が完成する。
【００５４】
図１１は、本実施形態のオーミック電極２５を備えるＩｎＧａＡｓ  ｐｉｎフォトダイオード（以下、ＰＤと略す。）１０１を示す模式断面図である。このｐｉｎＰＤ１０１は、半絶縁性ＩｎＰ基板２１上に順次に積層されたｎ＋  −ＩｎＧａＡｓ層２６、ｉ−ＩｎＧａＡｓ層２７及びｐ−ＩｎＧａＡｓ層２を備え、さらにｐ−ＩｎＧａＡｓ層２上に接触しているｐ電極５０と、ｎ＋  −ＩｎＧａＡｓ層２６に接触している本実施形態のオーミック電極２５からなるｎ電極２８とを備えている。また、ｐｉｎＰＤ１０１の表面は、ＳｉＮパシベーション膜２９によって被覆されている。このｐｉｎＰＤ１０１は、通常の作製プロセスにより作製することができる。
【００５５】
このように、本実施形態のオーミック電極２５は、ｐｉｎＰＤのような半導体光デバイスに容易に適用することができる。また、ｐｉｎＰＤ以外にも、アバランシェフォトダイオード、ＭＳＭフォトダイオード、発光ダイオード（ＬＥＤ）、半導体レーザ（ＬＤ）等の半導体光デバイスに適用することができる。
【００５６】
次に、図１２は、本実施形態のオーミック電極２５を備えるＩｎＧａＡｓヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと略す。）２０１を示す模式断面図である。このＨＢＴ２０１は、半絶縁性ＩｎＰ基板２１上に順次に積層されたｎ＋  −ＩｎＧａＡｓサブコレクタ層２１０、ｎ−ＩｎＧａＡｓコレクタ層２１１、ｐ−ＩｎＧａＡｓベース層２１２、ＩｎＰエミッタ層２１３及びｎ＋  −ＩｎＧａＡｓエミッタコンタクト層２１４を備え、さらにｐ−ＩｎＧａＡｓベース２１２に接触しているベース電極２２５（Ｔｉ／Ｐｔ／Ａｕ）、エミッタコンタクト層２１４に接触している本実施形態のオーミック電極２５からなるエミッタ電極２１５、及びサブコレクタ層２１０に接触している本実施形態のオーミック電極２５からなるコレクタ電極２１６を備えている。また、ＨＢＴ２０１の表面は、ＳｉＮパシベーション膜９によって被覆されている。なお、本実施形態では、ベース電極２２５としてＴｉ／Ｐｔ／Ａｕ電極を用いたが、これに限定されるものではなく、本実施形態に係るＰｔ／Ｔｉ／Ｐｔ／Ａｕ電極は勿論、ＡｕＺｎ／Ａｕ電極等も用いることが出来る。このＨＢＴ２０１は、通常の作製プロセスにより作製することができる。
【００５７】
このように、本実施形態のオーミック電極２５は、ＨＢＴのような半導体電子デバイスに容易に適用することができる。また、ＨＢＴ以外にも、ＨＥＭＴを含むＦＥＴ等の半導体光デバイスに容易に適用することができる。
【００５８】
図１３は、本実施形態のオーミック電極２５をエミッタ電極２１５及びコレクタ電極２１６として備えるＨＢＴ２０１（図１２）を用いて、図１０に示す本実施形態のオーミック電極２５の信頼性を測定した結果を表すグラフである。これは、オーミック電極２５に関して、高温（２５０℃）環境下での保存時間に応じたコンタクト抵抗（Ｒｃ  ）の変動を示すグラフである。グラフの横軸は対数軸となっており、ｉｎｉｔ．は保存時間が０、すなわち高温環境下で保存していないことを示している。縦軸は保存前後のオン電圧の変動を示すもので、具体的には（保存後のコンタクト抵抗−保存前のコンタクト抵抗）／（保存前のコンタクト抵抗）［％］を示している。なお、このコンタクト抵抗は、実施形態１で述べた伝送線路モデル（ＴＬＭ）法によって測定されたものである。
【００５９】
図１３に示されるように、本実施形態のオーミック電極２５を備えるＨＢＴ２０１は、高温環境下で長時間保存した場合にも、コンタクト抵抗の変動は十分に小さく、高い信頼性を有している。
【００６０】
本発明者らは、本実施形態のオーミック電極２５において化合物半導体層２２に接触するＰｔ層２３の効果を示すため、比較例として、Ｔｉ／Ｐｔ／Ａｕ電極層からなるオーミック電極５１をエミッタ電極及びコレクタ電極として備えるＨＢＴ（ＨＢＴ２０１においてオーミック電極２５をオーミック電極５１に置き換えたもの）を用いて、図１３と同じ条件でコンタクト抵抗の経時的変化を測定した。図１４は、この測定結果を示すグラフである。
【００６１】
また、本発明者らは、従来のアロイ型のＡｕＧｅ／Ｎｉ系の電極層からなるオーミック電極５２をエミッタ電極及びコレクタ電極として備えるＨＢＴ（ＨＢＴ２０１においてオーミック電極２５をオーミック電極５２に置き換えたもの）を用いて、コンタクト抵抗を図１３、１４と同条件で測定した。図１５は、この測定結果を示すグラフである。
【００６２】
なお、図１４を得るのに用いたオーミック電極５１の構造を図１６に示す。このオーミック電極５１は、本実施形態のオーミック電極２５からＰｔ層２３を除いた構造を有しており、ｎ型のＩｎＧａＡｓ層２２上に順次積層されたＴｉ層２４１、Ｐｔ層２４２及びＡｕ層２４３の３層からなるＴｉ／Ｐｔ／Ａｕ電極層から構成されている。ｎ型のＩｎＧａＡｓ層２２は、半絶縁性ＩｎＰ基板２１上に形成されている。このオーミック電極５１は、ＩｎＧａＡｓ層２２上にＴｉ層２４１、Ｐｔ層２４２及びＡｕ層２４３を順次蒸着することで形成することができる。
【００６３】
また、図１５を得るのに用いたオーミック電極５２の構造を図１７に示す。このオーミック電極５２は、ｎ型のＩｎＧａＡｓ層２２上に順次積層されたＡｕＧｅ層２４４、Ｎｉ層２４５からなるＡｕＧｅ／Ｎｉ系のアロイ系の金属層から構成されている。ｎ型のＩｎＧａＡｓ層２２は、半絶縁性ＩｎＰ基板２１上に形成されている。このオーミック電極５２は、ＩｎＧａＡｓ層２２上にＡｕＧｅ層２４４、Ｎｉ層２４５を順次蒸着することで形成することができる。
【００６４】
図１３と図１５を比較すると明らかなように、本実施形態のオーミック電極２５は、従来のアロイ型のＡｕＧｅ／Ｎｉ系の電極層５２の場合よりも、４００ｈｒにわたりコンタクト抵抗の変動が少なく信頼性が高い。
【００６５】
また、図１３と図１４を比較することにより、この効果は、主にコンタクト層にＰｔ層を用いたことによるものであることがわかる。
【００６６】
また、これらの結果から、オーミック電極２５を備える半導体光デバイスであるｐｉｎＰＤ１０１や半導体電子デバイスであるＨＢＴ２０１もオーミック電極２５の優れた性質に基づいて、高い信頼性を有することになる。
【００６７】
これらの半導体光デバイスや半導体電子デバイスを通常の集積化技術を用いて集積することにより光電子集積回路（以下、ＯＥＩＣと略す。）を作製することができる。図１８は、図１１のｐｉｎＰＤ１０１と図１２のＨＢＴ２０１を集積したＯＥＩＣ３０１を示す模式断面図である。このＯＥＩＣ３０１では、配線２０によって、ｐｉｎＰＤ１０１とＨＢＴ２０１とが接続されている。これら半導体光デバイスや半導体電子デバイスのｎ電極２８、エミッタ電極２１５、コレクタ電極２１６は、いずれも本実施形態に係るオーミック電極２５からなるので、このＯＥＩＣ３０１も本実施形態のオーミック電極２５の優れた性質に基づいて、高い信頼性を有することになる。
【００６８】
なお、ｐｉｎＰＤ１０１の下部には、作製工程の都合から、ＨＢＴ２０１を形成した際に積層された半導体層２１０〜２１４が残留しているが、ＯＥＩＣ３０１の動作には影響を与えない。
【００６９】
本願に係る第２のオーミック電極は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、本実施形態のオーミック電極２５はＰｔ層２３上にＴｉ／Ｐｔ／Ａｕ層２４が積層されたものであるが、このＴｉ／Ｐｔ／Ａｕ層２４の代わりに他の金属層（Ｔｉ／Ａｕ、Ｍｏ／Ａｕ等）が積層されたものであっても良い。本願に係る第２のオーミック電極の優れた性質は、ｎ型のＩｎＧａＡｓを主成分とする化合物半導体上にＰｔ層を積層した構成に起因するので、このＰｔ層の上にＴｉ／Ｐｔ／Ａｕ層以外の金属層を積層したオーミック電極であっても、高温環境下で長時間保存した場合のコンタクト抵抗の変動が少なく、高い信頼性を有する。
【００７０】
（実施形態３）
本発明者らは、実施形態１や実施形態２と同様の方法によりＩｎＧａＡｓを主成分とする化合物半導体上にオーミック電極を形成して製造した半導体デバイスについて、次のような分析を行った。すなわち、図１９に示すような構造の半導体デバイス４００を用意し、ＩｎＧａＡｓ層７２とこれに接触するＰｔ層７３との境界面の近傍を、透過電子顕微鏡により分析した。なお、半導体デバイス４００は、半絶縁性ＩｎＰ基板７１上に、ＩｎＧａＡｓ層７２、厚さ２００オングストロームのＰｔ層７３、及びＴｉ層３４１、Ｐｔ層３４２およびＡｕ層３４３の３層からなるＴｉ／Ｐｔ／Ａｕ電極層７４を順次に形成したものである。具体的には、まず、半絶縁性ＩｎＰ基板７１の表面を酸で洗浄してからＩｎＧａＡｓ層７２をエピタキシャル成長させる。次いで、このＩｎＧａＡｓ層７２の上にＰｔを蒸着し、続いて、Ｐｔの上にＴｉ、Ｐｔ及びＡｕを順次に蒸着する。この後、約４００℃の雰囲気中で１分間アニールすると、Ｐｔ層７３並びにＴｉ層３４１、Ｐｔ層３４２及びＡｕ層３４３が形成される。これにより、ＩｎＧａＡｓ層７２上にオーミック電極７５が形成され、本実施形態の半導体デバイス４００が完成する。
【００７１】
ＩｎＧａＡｓ層７２がｐ型、ｎ型の場合のそれぞれについて、半導体デバイス４００を２５０℃の高温環境下に２００時間保存した後、透過電子顕微鏡による分析を行ったところ、いずれの半導体デバイスも、ＩｎＧａＡｓ層７２とＰｔ層７３との境界面近傍は安定しており、Ｐｔ層７３上に形成された電極層７４の材料、特にＡｕが、ＩｎＧａＡｓ層７２へ拡散するような現象は見られなかった。
【００７２】
さらに、本発明者らは、ＩｎＧａＡｓ層７２とＰｔ層７３との境界面近傍について、エネルギー分散型Ｘ線分光法（ＥＤＸ）及びＸ線回折法により定性分析を行った。ＩｎＧａＡｓ層７２がｎ型の場合の分析結果を図２０、図２１に示す。ここで、図２０は、ＥＤＸによる元素分析の結果を示すものであり、図２１は、Ｘ線回折による組成分析の結果を示すものである。図２１において、Ｐｔｘ  Ｉｎｙ  と表示されたピークは、ＰｔとＩｎとの何らかの合金が存在していることを示している。ＰｔとＩｎの合金としては、ＰｔＩｎ、ＰｔＩｎ２  、Ｐｔ３  Ｉｎ２  、Ｐｔ４  Ｉｎ３  、Ｐｔ１３Ｉｎ９  等があるから、ＩｎＧａＡｓ層７２とＰｔ層７３との境界面近傍には、図１９に示すように、これらの合金のいずれかが一又は二以上存在していることなる。なお、図１９では、ＰｔとＩｎの合金を点模様で表現している。
【００７３】
ＰｔとＩｎの合金は熱的に安定なので、このような合金層がＩｎＧａＡｓ層７２とＰｔ層７３との境界部分に存在していることは、高温環境下に本実施形態の半導体デバイス４００を保存した場合に、オーミック電極７５の材料、特にＡｕがＩｎＧａＡｓ層７２へ拡散することを防ぐ一要因となる。従って、本実施形態のように、ＩｎＧａＡｓを主成分とする化合物半導体と、この化合物半導体上に接触して設けられたＰｔ層を有するオーミック電極とを備え、なおかつ、ＩｎＧａＡｓ層とＰｔ層との境界面近傍にＰｔとＩｎの合金が含まれている半導体デバイスは、高温環境下におかれた場合にも、電極材料の化合物半導体への拡散が抑制されるので、コンタクト抵抗の変動が少なく、高い信頼性を有する。
【００７４】
また、このような半導体デバイスを通常の集積化技術を用いて集積することにより光電子集積回路（以下、ＯＥＩＣと略す。）を作製することもできるが、このようなＯＥＩＣも、上記の半導体デバイスの優れた性質により、高い信頼性を有することになる。
【００７５】
本願に係る半導体デバイスは、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、本実施形態の半導体デバイス４００が備えるオーミック電極７５は、Ｐｔ層７３上にＴｉ／Ｐｔ／Ａｕ層７４が積層されたものであるが、このＴｉ／Ｐｔ／Ａｕ層７４の代わりに他の金属層が積層されていても良い。本願に係る半導体デバイスの優れた性質は、ＩｎＧａＡｓを主成分とする化合物半導体とこれに接触するＰｔ層との境界面近傍にＰｔとＩｎの合金が存在するという構成に起因するので、このＰｔ層の上にＴｉ／Ｐｔ／Ａｕ層以外の金属層（Ｔｉ／Ａｕ、Ｍｏ／Ａｕ等）を積層した半導体デバイスも、高い信頼性を有する。
【００７６】
【発明の効果】
以上、詳細に説明した通り、本願に係る第１のオーミック電極は、ｐ型のＩｎＧａＡｓを主成分とする化合物半導体上に厚さ４００オングストローム以下のＰｔ層が接触したオーミックコンタクトの優れた性質に基づいて、十分に低い抵抗を示すとともに、高い信頼性を有している。
【００７７】
また、本願に係る第２のオーミック電極は、ｎ型のＩｎＧａＡｓを主成分とする化合物半導体上にＰｔ層が接触したオーミックコンタクトの優れた性質に基づいて、十分に低い抵抗を示すとともに、高い信頼性を有している。
【００７８】
次に、本願に係る第１又は第２のオーミック電極を備える半導体光デバイスや半導体電子デバイス、さらにこれらを集積した光電子集積回路は、本願に係る第１又は第２のオーミック電極の優れた性質に基づいて、高い信頼性を有している。
【００７９】
次に、本願の請求項７に係る半導体デバイスは、ＰｔとＩｎの合金が化合物半導体とＰｔ層との境界面近傍が含まれているので、半導体デバイスを高温環境下で保存した場合にも、コンタクト抵抗の変動が少なく、高い信頼性を有する。
【００８０】
また、本願の請求項７に係る半導体デバイスを集積した光電子集積回路は、本願の請求項７に係る半導体デバイスの優れた性質に基づいて、高い信頼性を有している。
【００８１】
次に、本願に係る第１のオーミック電極形成方法は、ｐ型のＩｎＧａＡｓを主成分とする化合物半導体上にＰｔ層を蒸着することで、化合物半導体とＰｔ層との境界面近傍にＰｔとＩｎの合金を生成するので、本願の請求項７に係る半導体デバイスを容易に製造することができる。
【００８２】
また、本願に係る第２のオーミック電極形成方法は、ｎ型のＩｎＧａＡｓを主成分とする化合物半導体上にＰｔ層を蒸着することで、化合物半導体とＰｔ層との境界面近傍にＰｔとＩｎの合金を生成するので、本願の請求項７に係る半導体デバイスを容易に製造することができる。
【図面の簡単な説明】
【図１】実施形態１のオーミック電極の構造を示す模式断面図である。
【図２】実施形態１のオーミック電極を備えるＩｎＧａＡｓ  ｐｉｎＰＤを示す模式断面図である。
【図３】実施形態１のオーミック電極を備えるＩｎＧａＡｓ  ＨＢＴを示す模式断面図である。
【図４】実施形態１のオーミック電極に関し、Ｐｔ層の厚さを０〜４００オングストロームの間で変えた場合のコンタクト比抵抗の変化を示すグラフである。
【図５】高温環境下におけるオン電圧（ＶＯＮ）の変動を示すグラフである。
【図６】Ｐｔ層の厚さが５０及び１００オングストロームのオーミック電極に関して、高温環境下におけるコンタクト抵抗（Ｒｃ）の変動を示すグラフである。
【図７】Ｐｔ層の厚さが２００及び４００オングストロームのオーミック電極に関して、高温環境下におけるコンタクト抵抗（Ｒｃ）の変動を示すグラフである。
【図８】従来のＴｉ／Ｐｔ／Ａｕ電極に関して、高温環境下におけるコンタクト抵抗  （Ｒｃ）の変動を示すグラフである。
【図９】実施形態１のオーミック電極を備える光電子集積回路を示す模式断面図である。
【図１０】実施形態２のオーミック電極の構造を示す模式断面図である。
【図１１】実施形態２のオーミック電極を備えるＩｎＧａＡｓ  ｐｉｎＰＤを示す模式断面図である。
【図１２】実施形態２のオーミック電極を備えるＩｎＧａＡｓ  ＨＢＴを示す模式断面図である。
【図１３】実施形態２のＰｔ／Ｔｉ／Ｐｔ／Ａｕ電極に関して、高温環境下におけるコンタクト抵抗（Ｒｃ）の変化を示すグラフである。
【図１４】比較例のＴｉ／Ｐｔ／Ａｕ電極に関して、高温環境下におけるコンタクト抵抗（Ｒｃ）の変化を示すグラフである。
【図１５】従来例のＡｕＧｅ／Ｎｉ金属電極に関して、高温環境下におけるコンタクト抵抗（Ｒｃ）の変化を示すグラフである。
【図１６】比較例のオーミック電極の構造を示す模式断面図である。
【図１７】従来例のオーミック電極の構造を示す模式断面図である。
【図１８】実施形態２のオーミック電極を備えるｐｉｎＰＤとＨＢＴを集積した光電子集積回路を示す模式断面図である。
【図１９】実施形態３の半導体デバイスの構造を示す模式断面図である。
【図２０】実施形態３の半導体デバイスに関して、エネルギー分散型Ｘ線分光法（ＥＤＸ）により定性分析を行った結果を示す図である。
【図２１】実施形態３の半導体デバイスに関して、Ｘ線回折法により定性分析を行った結果を示す図である。
【符号の説明】
１、２１及び７１…半絶縁性ＩｎＰ基板、２…ｐ型ＩｎＧａＡｓ層、２２…ｎ型ＩｎＧａＡｓ層、３、２３及び７３…Ｐｔ層、４、２４及び７４…Ｔｉ／Ｐｔ／Ａｕ電極層、５、２５及び７５…オーミック電極、４１、２４１及び３４１…Ｔｉ層、４２、２４２及び３４２…Ｐｔ層、４３、２４３及び３４３…Ａｕ層、４００…半導体デバイス。
【図１】
0003620129.tif 000002
【図２】
0003620129.tif 000003
【図３】
0003620129.tif 000004
【図４】
0003620129.tif 000005
【図５】
0003620129.tif 000006
【図６】
0003620129.tif 000007
【図７】
0003620129.tif 000008
【図８】
0003620129.tif 000009
【図９】
0003620129.tif 000010
【図１０】
0003620129.tif 000011
【図１１】
0003620129.tif 000012
【図１２】
0003620129.tif 000013
【図１３】
0003620129.tif 000014
【図１４】
0003620129.tif 000015
【図１５】
0003620129.tif 000016
【図１６】
0003620129.tif 000017
【図１７】
0003620129.tif 000018
【図１８】
0003620129.tif 000019
【図１９】
0003620129.tif 000020
【図２０】
0003620129.tif 000021
【図２１】
0003620129.tif 000022