(57)【特許請求の範囲】
【請求項１】
表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて前記表示領域に表示される図柄の変動を開始し、確定図柄があらかじめ定められた特定表示態様となったとき遊技者に所定の遊技価値が付与可能となる遊技機であって、
遊技の進行を制御する遊技制御手段が搭載された遊技制御基板と、前記可変表示部の表示状態を制御する表示制御手段が搭載された表示制御基板とを備え、
前記遊技制御手段は、
図柄の変動を開始させるときに変動時間および確定図柄を特定可能な情報を前記表示制御手段に対して送出し、前記変動時間が経過したら図柄停止を指示する確定コマンドを前記表示制御手段に対して送出し、
遊技機に対する電源断時にその後電源状態が復旧したときに行う遊技状態復帰のために必要な情報を電源断中でも記憶を保持可能なバックアップ記憶手段に記憶し、
前記可変表示部で可変表示中に電源断が発生し、その後電源が復旧したときは、前記表示制御基板に対して復帰時変動中コマンドを送出し、前記変動時間が経過したら前記表示制御基板に対して前記確定コマンドおよび確定図柄を示す情報を送出し、
前記表示制御手段は、
変動時間を特定可能な情報の受信により図柄の変動を行い、前記確定コマンドを受信したときに図柄の変動を停止して確定図柄を表示し、
前記復帰時変動中コマンドを受信すると通常の変動表示とは異なる復帰時表示画面を表示して確定コマンドの受信待ち状態となり、該受信待ち状態であるときに前記確定コマンドを受信したことにもとづいて前記復帰時表示画面の表示を終了し、受信した確定図柄を示す情報にもとづいて確定図柄を表示する
ことを特徴とする遊技機。
【請求項２】
遊技制御基板には遊技機に供給される電源の電圧低下を監視する電源電圧監視手段が搭載され、
遊技制御手段は遊技制御マイクロコンピュータを含み、
前記電源電圧監視手段の出力が前記遊技制御マイクロコンピュータの割込端子に導入され、
前記遊技制御マイクロコンピュータは、割込端子への信号入力に応じて遊技制御に必要なデータの退避を含む電源断時処理を行う
請求項１記載の遊技機。
【請求項３】
遊技制御手段は、賞球装置を駆動制御するための賞球制御手段が搭載された賞球制御基板に対して入賞球の発生に応じて賞球数を特定可能な賞球情報を出力し、割込端子への信号入力時に賞球情報を出力中であればその出力を完了させてから電源断時処理を実行する
請求項２記載の遊技機。
【請求項４】
遊技制御マイクロコンピュータは、電源断時処理を行うときに電源断時処理を行ったことを示すフラグをセットし、電源が回復したときに前記フラグがセットされていたらデータ復帰処理を行う
請求項２または請求項３記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パチンコ遊技機等の遊技機に関し、特に、遊技者の操作によって遊技領域に遊技媒体が発射され、遊技媒体が遊技領域に設けられた入賞領域に入賞すると所定の価値が遊技者に付与されるとともに、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、遊技制御手段からの表示制御コマンドデータに従って動作する表示制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、一般に、表示制御用のマイクロコンピュータとマイクロコンピュータの指示に応じて画像データを生成して可変表示装置側に転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、表示制御用のマイクロコンピュータのプログラム容量は大きい。
【０００７】
従って、プログラム容量に制限のある遊技制御手段のマイクロコンピュータで可変表示装置に表示される識別情報等を制御することはできず、遊技制御手段のマイクロコンピュータとは別の表示制御用のマイクロコンピュータ（表示制御手段）が用いられる。よって、遊技の進行を制御する遊技制御手段は、表示制御手段に対して表示制御のためのコマンドを送信する必要がある。
【０００８】
また、そのような遊技機では、遊技盤にスピーカが設けられ、遊技効果を増進するために遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。一般に、効果音を発生する音声制御やランプ点灯／滅灯のタイミング制御は、遊技の進行を制御する遊技制御手段によって行われる。よって、遊技制御手段は、実際に音発生やランプ・ＬＥＤ駆動を行う音声制御手段やランプ制御手段に対してコマンドを送信する必要がある。
【０００９】
また、遊技者は、一般に、遊技媒体を遊技機を介して借り出す。その場合、遊技媒体貸出機構が遊技機に設けられる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。
【００１０】
以上のように、遊技機には、遊技制御手段の他に種々の制御手段が搭載されている。そして、遊技の進行を制御する遊技制御手段は、遊技状況に応じて動作指示を示す各コマンドを、各制御基板に搭載された各制御手段に送信する。
【００１１】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段の他に種々の制御手段が搭載されている。一般に、各制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【００１２】
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータを電源バックアップＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、上述したように、遊技制御は主基板に搭載された遊技制御手段によって実行されるが、遊技機に設けられている種々の遊技制御用装置は、主基板とは異なる他の制御基板に搭載されている各制御手段によって制御されている。電源復旧時の各制御手段の立ち上がり方は一般にばらつくので、電源復旧時に、各制御基板における制御手段による制御に食い違いが生ずる可能性がある。
【００１３】
そこで、本発明は、停電等の不測の電源断が発生したときに、必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるとともに、遊技再開時に、簡単な復帰制御によって各制御手段の制御状態を適正に復帰させることができる遊技機を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明による遊技機は、表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて表示領域に表示される図柄の変動を開始し、確定図柄があらかじめ定められた特定表示態様となったとき遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する遊技制御手段が搭載された遊技制御基板と、可変表示部の表示状態を制御する表示制御手段が搭載された表示制御基板とを備え、遊技制御手段は、図柄の変動を開始させるときに変動時間および確定図柄を特定可能な情報を表示制御手段に対して送出し、変動時間が経過したら図柄停止を指示する確定コマンドを表示制御手段に対して送出し、遊技機に対する電源断時にその後電源状態が復旧したときに行う遊技状態復帰のために必要な情報を電源断中でも記憶を保持可能なバックアップ記憶手段に記憶し、可変表示部で可変表示中に電源断が発生し、その後電源が復旧したときは、表示制御基板に対して復帰時変動中コマンドを送出し、変動時間が経過したら表示制御基板に対して確定コマンドおよび確定図柄を示す情報を送出し、表示制御手段は、変動時間を特定可能な情報の受信により図柄の変動を行い、確定コマンドを受信したときに図柄の変動を停止して確定図柄を表示し、復帰時変動中コマンドを受信すると通常の変動表示とは異なる復帰時表示画面を表示して確定コマンドの受信待ち状態となり、該受信待ち状態であるときに確定コマンドを受信したことにもとづいて復帰時表示画面の表示を終了し、受信した確定図柄を示す情報にもとづいて確定図柄を表示することを特徴とする。
【００１８】
遊技制御基板には遊技機に供給される電源の電圧低下を監視する電源電圧監視手段が搭載され、遊技制御手段は遊技制御マイクロコンピュータを含み、電源電圧監視手段の出力が遊技制御マイクロコンピュータの割込端子に導入され、遊技制御マイクロコンピュータは、割込端子への信号入力に応じて遊技制御に必要なデータの退避を含む電源断時処理を行うように構成されていてもよい。
【００１９】
遊技制御手段は、賞球装置を駆動するための賞球制御手段が搭載された賞球制御基板に対して入賞球の発生に応じて賞球数を特定可能な賞球情報を出力し、割込端子への信号入力時に賞球情報を出力中であればその出力を完了させてから電源断時処理を実行するように構成されていてもよい。
【００２１】
遊技機は、遊技制御マイクロコンピュータが、電源断時処理を行うときに電源断時処理を行ったことを示すフラグをセットし、電源が回復したときにそのフラグがセットされていたらデータ復帰処理を行うように構成されていてもよい。
【００２３】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２４】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２５】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２６】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２７】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２８】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２９】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００３０】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００３１】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３２】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３３】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３４】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３５】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。
【００３６】
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置９７を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
【００３７】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびカウントスイッチ２３からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３８】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とを含む。
【００３９】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００４０】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであってもよい。
【００４１】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００４２】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４３】
図５は、表示制御基板８０内の回路構成を、可変表示部９の一実現例であるＣＲＴ８２および主基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２および出力バッファ回路６３とともに示すブロック図である。出力ポート５７１からは８ビットのデータが出力され、出力ポート５７２からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。
【００４４】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５を介してストローブ信号が入力されると、入力バッファ回路１０５を介して表示制御コマンドを受信する。入力バッファ回路１０５として、例えば汎用ＩＣである７４ＨＣ２４４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５と表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００４５】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＣＲＴ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８２に表示するための画像データを生成し、その画像データをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変換回路１０４でアナログ信号に変換されてＣＲＴ８２に出力される。
【００４６】
なお、図５には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＣＲＴ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。この実施の形態では、表示制御用ＣＰＵ１０１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００４７】
図６は、主基板３１における音声制御コマンドの信号送信部分および音声制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音声出力を指示するための音声制御コマンドが、主基板３１から音声制御基板７０に出力される。
【００４８】
図６に示すように、音声制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＣ，Ｄ）５７３，５７４から出力される。出力ポート５７３からは８ビットのデータが出力され、出力ポート５７４からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。音声制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５を介して音声制御用ＣＰＵ７０１に入力する。なお、音声制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５と音声制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。また、この実施の形態では、音声制御用ＣＰＵ７０１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００４９】
そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音声制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音声制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音声信号をスピーカ２７に出力する。
【００５０】
図７は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃの点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯を示すランプ制御コマンドが出力される。
【００５１】
図７に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＥ，Ｆ）５７５，５７６から出力される。出力ポート５７５は８ビットのデータを出力し、出力ポート５７６は１ビットのストローブ信号（ＩＮＴ信号）を出力する。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５を介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５とランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。また、この実施の形態では、ランプ制御用ＣＰＵ３５１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００５２】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃの点灯／消灯パターンに従って、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃに対して点灯／消灯信号を出力する。点灯／消灯信号は、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃに出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００５３】
主基板３１において、ＣＰＵ５６は、賞球時に賞球ランプ点灯を指示する制御コマンドを出力し、遊技盤裏面の遊技球補給路に設置されている球切れ検出センサがオンすると球切れランプ点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５を介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。
【００５４】
なお、図７では、ランプ制御用ＣＰＵ３５１の内蔵出力ポートから遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に点灯または消灯を指示する信号が出力されているが、実際には、出力ポートと各ランプ・ＬＥＤとの間にドライバ回路が挿入されている。
【００５５】
図８は、賞球制御基板３７および玉払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図８に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【００５６】
球切れ検出スイッチ１６７および球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、球切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【００５７】
主基板３１のＣＰＵ５６は、球切れ検出スイッチ１６７または球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、玉貸し禁止を指示する賞球制御コマンドを送出する。玉貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、玉貸し処理を停止する。
【００５８】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、主基板３１のＩ／Ｏポート５７から入賞球排出ソレノイド１２７への駆動信号は、中継基板７１を介して入賞球排出ソレノイド１２７に供給される。なお、賞球カウントスイッチ３０１Ａは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００５９】
入賞があると、賞球制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球個数を示す賞球制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す賞球制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して賞球制御コマンドを入力し、賞球制御コマンドに応じて玉払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００６０】
賞球制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す玉貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００６１】
さらに、賞球制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号および玉貸しカウントスイッチ３０１Ｂの検出信号が入力される。玉貸しカウントスイッチ３０１Ｂは、実際に貸し出された遊技球を検出する。賞球制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して玉払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。
【００６２】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、玉貸しスイッチおよび返却スイッチが接続される。
【００６３】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、玉貸しスイッチ信号および返却スイッチ信号が賞球制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および玉貸し可表示信号が賞球制御基板３７を介して与えられる。カードユニット５０と賞球制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、玉貸し要求信号（ＢＲＱ信号）、玉貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００６４】
パチンコ遊技機１の電源が投入されると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、玉貸しスイッチが操作され玉貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＱ信号を出力する。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、賞球制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を出力する。
【００６５】
以上のように、カードユニット５０からの信号は全て賞球制御基板３７に入力される構成になっている。従って、玉貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および賞球制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図８では、それらの回路は省略されている。
【００６６】
この実施の形態では、少なくとも主基板３１のＣＰＵ５６および賞球制御用ＣＰＵ３７１が有するＲＡＭの一部は、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、バックアップ電源によってバックアップＲＡＭは記憶内容を保持することができる。そして、各ＣＰＵは、電源電圧の低下を検出すると、所定の処理を行った後に電源断待ちの状態になる。
【００６７】
図９は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図９に示すように、電源監視用ＩＣ９０２は、＋３０Ｖ電圧を導入し、＋３０Ｖ電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電圧が所定値（例えば＋３０Ｖの８０％）以下になったら、電源断が生ずるとして、ＣＰＵ５６に割り込み信号を与える。ＣＰＵ５６において、この割り込みは、マスク可能割込端子（外部割込端子：ＩＮＴ端子）に入力されている。また、ＩＮＴ端子に入力される信号は、入力ポート５７０にも入力されている。従って、ＣＰＵ５６は、ＩＮＴ端子に入力された信号にもとづく割込処理（ＩＮＴ処理）において、入力ポートのレベルを確認することによって電源断の状況を確認することができる。
【００６８】
なお、入力ポートは、遊技機に設けられている各種スイッチの出力信号を入力する入力ポートの空きビットに入力されている。また、外部割込端子に他の割込要因も入力される場合には、入力ポートに入力される信号によって、電源断時の割込であることが認識される。
【００６９】
また、使用するＣＰＵの種類によっては外部割込端子に異なる名称（例えば、ＩＲＱ１，ＩＲＱ２）が付されているが、外部からの信号によって割込がかかる信号端子は、どのような名称であっても、ここでいうＩＮＴ端子に相当する。
【００７０】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ５６が必要とする電圧（この例では＋５Ｖ）よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵ５６が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００７１】
＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００７２】
図１０は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音声制御基板７０、ランプ制御基板３５および賞球制御基板３７等の制御基板と独立して設置され、遊技機内の各制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００７３】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各制御基板および機構部品に必要な電圧の電力が供給される。
【００７４】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの各制御基板のバックアップＲＡＭに対するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００７５】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００７６】
次に遊技機の動作について説明する。
図１１は、主基板３１におけるＣＰＵ５６の遊技制御処理を示すフローチャートである。図１１（Ａ）はＣＰＵ５６が実行するメイン処理を示し、図１１（Ｂ）は割込処理を示す。電源オン時のリセットが解けると、ＣＰＵ５６は、まず、クロックモニタ制御を動作可能状態にするために、内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する（ステップＳ１）。クロックモニタ制御とは、入力されるクロック信号の低下または停止を検出すると、ＣＰＵ５６の内部で自動的にリセットを発生する制御である。次いで、ＣＰＵ５６は、初期化処理を行う（ステップＳ２）。なお、初期化処理では、所定期間後（例えば２ｍｓ後）にタイマ割込がかかるようにタイマの設定処理を行う。その後、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を繰り返し実行する（ステップＳ１７）。
【００７７】
図１１（Ｂ）に示された処理は、ＣＰＵ５６内部のタイマ割込によって起動される。割込処理において、ＣＰＵ５６は、まず、所定期間後（例えば２ｍｓ後）に再度タイマ割込がかかるようにタイマの設定処理を行う（ステップＳ２０）。
【００７８】
次に、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ４）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ５）。
【００７９】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ６）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ８）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ９）。
【００８０】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ１０）。
【００８１】
次に、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ１１）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ１２）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００８２】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７およびカウントセンサ２３の状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ１３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ１５）。
【００８３】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ１６）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００８４】
図１２は、ＣＰＵ５６のＩＮＴ処理を示すフローチャートである。上述したように、電源監視用ＩＣ９０２が電源電圧の低下を検出すると、ＣＰＵ５６に外部割込がかかる。また、図９に示されているように入力ポートに電源監視用ＩＣ９０２の出力が導入されている。ＣＰＵ５６は、ＩＮＴ処理で図１２に示す電源断時処理を実行する。
【００８５】
電源電圧の低下にもとづくＩＮＴ処理では、ＣＰＵ５６は、まず、レジスタの内容をバックアップＲＡＭに転送する（ステップＳ３１）。次いで、ＩＮＴフラグをセットする（ステップＳ３２）。ＩＮＴフラグとは、電源電圧低下にもとづく割込が生じたことを示す内部フラグである。また、ＩＮＴフラグは、バックアップＲＡＭ領域に設定される。ＣＰＵ５６は、さらに、ＲＡＭアクセスを禁止状態にして（ステップＳ３３）、電源監視用ＩＣ９０２の出力が導入されている入力ポートのレベルを監視し続ける（ステップＳ３４）。この状態で、電源電圧はさらに低下していき、遂には、ＣＰＵ５６の動作が停止する。
【００８６】
しかし、入力ポートのレベルが通常時のレベルに復帰した場合には、ＣＰＵ５６は、ＲＡＭアクセスを許可状態にして（ステップＳ３５）、バックアップＲＡＭに保存されていたレジスタ値を本来のレジスタに復帰させる（ステップＳ３６）。そして、ＩＮＴフラグをリセットし（ステップＳ３７）、割込がかかったアドレスに復帰する。
【００８７】
このように、ＣＰＵ５６は、電源電圧が正常に復帰したことを検出すると、レジスタの状態を元に戻して割込がかかったアドレスに復帰する。従って、外部割込ライン（ＩＮＴライン）にノイズ等がのった場合や電源瞬停の場合でも、制御を正常状態に復帰させることができる。
【００８８】
図１３は、図１１に示されたメイン処理における初期化処理（ステップＳ２）の一例を示すフローチャートである。遊技機への電力供給が再開されると、初期リセット回路６５からＣＰＵ５６に初期リセット信号が入力される。ＣＰＵ５６は、初期リセット信号に応じてメイン処理を開始するのであるが、システムチェック処理において、まず、ＩＮＴフラグがセットされているか否か確認する（ステップＳ４２）。
【００８９】
このとき、ＲＡＭアクセス許可状態に設定する必要があれば、すなわち、リセットがかけられたときに自動的にＲＡＭアクセス許可状態にならないのであれば、ＣＰＵ５６は、ＲＡＭアクセス許可状態に設定する。
【００９０】
ＩＮＴフラグがセットされていなければ、レジスタおよびＲＡＭ領域を全てクリアし（ステップＳ４７）、必要な初期値を設定する（ステップＳ４８）。そして、電源投入時画面表示コマンド送出要求をセットし（ステップＳ４９）、スタックポインタを初期化して（ステップＳ５０）、初期化処理を終了する。
【００９１】
なお、電源投入時画面表示コマンド送出要求がセットされると、例えば、図１１に示された表示制御データ出力処理（ステップＳ５）によって電源投入時画面表示コマンドが表示制御基板８０に送出される。表示制御基板８０における表示制御用ＣＰＵ１０１は、電源投入時画面表示コマンドを受信すると、可変表示部９に、電源投入時に表示される画面としてあらかじめ決められている画面を表示する。
【００９２】
ステップＳ４２でＩＮＴフラグがセットされていることが確認されると、ＣＰＵ５６は、バックアップＲＡＭに保存されていたレジスタ値を本来のレジスタに復帰させ（ステップＳ４３）、ＩＮＴフラグをリセットする（ステップＳ４４）。そして、電源断時に可変表示部９において特別図柄が変動中であったか否か確認する（ステップＳ４５）。特別図柄が変動中であったか否かは、例えば、後述する特別図柄プロセス処理において使用される特別図柄プロセスフラグの値で確認される。なお、特別図柄プロセスフラグは、ＣＰＵ５６の内蔵ＲＡＭのうち電源バックアップされている領域（バックアップＲＡＭ領域）に設定されている。従って、遊技機への電源供給が停止しても保存されている。
【００９３】
特別図柄変動中であった場合には、復帰時変動中コマンドを、表示制御基板８０、音声制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ４６）。具体的には、所定のコマンド送出要求フラグをセットする。特別図柄変動中でなかった場合には、復帰時変動中コマンドを送出しない。
【００９４】
なお、復帰時変動中コマンド送出要求がセットされると、例えば、図１１に示された表示制御データ出力処理（ステップＳ５）によって復帰時変動中コマンドが表示制御基板８０、音声制御基板７０およびランプ制御基板３５に送出される。
【００９５】
また、表示制御基板８０における表示制御用ＣＰＵ１０１は、復帰時変動中コマンドを受信すると、可変表示部９に、あらかじめ決められているエラー画面を表示する。
【００９６】
そして、ＣＰＵ５６は、スタックポインタが指すスタックエリアの値をジャンプ先としてそこにジャンプする。スタックポインタは、レジスタの一つであるから、ステップＳ４３の処理によって、電源断したときの値に復元されている。また、この実施の形態では、スタックエリアはバックアップＲＡＭ領域に形成されている。すなわち、電源断中でも保存されている。従って、制御状態は、電源断時の状態に戻る。
【００９７】
以上のように、ＣＰＵ５６は、復帰時にＩＮＴフラグがセットされていたらデータ復帰処理を行い、ＩＮＴフラグがセットされていなければ通常の初期設定処理（ステップＳ４６，Ｓ４７）を行う。そして、データ復帰処理では、保存されていたレジスタの復帰処理とＩＮＴフラグのリセット処理とが行われる。また、電源バックアップされているＲＡＭ領域におけるスタックエリアに保存されていた復帰アドレスに戻るので、遊技制御手段は、電源断時の遊技状態に復帰することができる。
【００９８】
復帰した遊技状態は、図柄変動中の状態である。従って、図柄変動期間が終了すると、ＣＰＵ５６は、確定コマンドを、表示制御基板８０、音声制御基板７０およびランプ制御基板３５に送出する制御を行う。このとき、表示制御基板８０には、可変表示部９に表示されるべき左右中の停止図柄（確定図柄）を示す情報も送出される。左右中の確定図柄を示す情報は、バックアップＲＡＭ領域に設定されている。従って、電源断が生じてもその情報は保存されている。
【００９９】
後述するように、表示制御基板８０における表示制御用ＣＰＵ１０１は、確定コマンドを受信すると、確定コマンドに付随する左右中図柄の確定図柄を示す情報にもとづいて確定図柄を可変表示部９に表示する。また、音声制御基板７０およびランプ制御基板３５におけるＣＰＵは、確定コマンドを受信すると、図柄変動の確定時に応じた制御を行うことができる。すなわち、各ＣＰＵによる制御状態は、図柄変動終了時の状態として同期する。
【０１００】
図１４は、主基板３１から表示制御基板８０に送出される表示制御コマンドの構成例を示す説明図である。図１４に示すように、表示制御コマンドは、８ビットのデータと、１ビットのストローブ信号（ＩＮＴ信号）とから構成されている。
【０１０１】
図１５は、８ビットのデータによる表示制御コマンドデータの構成例を示す説明図である。図１５に示すように、例えば、８ビットのうちの上位４ビットで制御の種類を指示し、下位４ビットで具体的制御内容を指示する。例えば、この例では、上位４ビットが［０，０，０，１］であれば、下位４ビットの数値で変動種類等が指示される。また、上位４ビットが［１，０，０，０］，［１，０，０，１］または［１，０，１，０］であれば、下位４ビットの数値で可変表示部９に可変表示される左図柄、中図柄または右図柄の停止図柄が指示される。
【０１０２】
また、上位４ビットが［１，１，１，０］であれば復帰時変動中コマンドであることを示す。上位４ビットが［１，１，１，１］であれば全図柄停止コマンド（確定コマンド）であることを示す。なお、それらのコマンドにおいて下位４ビットは例えば０に設定される。
【０１０３】
主基板３１のＣＰＵ５６は、図柄の変動開始時に、変動種類を示すコマンドと左右中停止図柄を示すコマンドとを表示制御基板８０に送出する。表示制御基板８０の表示制御用ＣＰＵ１０１は、変動種類を示すコマンドによって図柄の変動時間を特定できる。なお、特定された変動時間に対応した複数種類の変動態様が用意されている場合には、表示制御用ＣＰＵ１０１が、いずれの変動態様を用いるのかを決定する。このように、図柄変動制御に関して、主基板３１のＣＰＵ５６は、変動開始時に変動時間を特定可能な情報と確定図柄を特定可能な情報とを送出するだけであり、具体的な図柄変動制御は表示制御用ＣＰＵ１０１の制御によって実現される。また、主基板３１のＣＰＵ５６は、変動時間が経過したら、表示制御基板８０に対して確定コマンドを送出する。
【０１０４】
図１６はＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図１６に示す特別図柄プロセス処理は、図１１のフローチャートにおけるステップＳ１１の具体的な処理である。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、特別図柄プロセスフラグの値に応じて、図１６に示すステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。各処理において、以下のような処理が実行される。
【０１０５】
特別図柄変動待ち処理（ステップＳ３００）：始動入賞口１４（この実施の形態では可変入賞球装置１５の入賞口）に打球入賞して始動口センサ１７がオンするのを待つ。始動口センサ１７がオンすると、始動入賞記憶数が満タンでなければ、始動入賞記憶数が＋１される。そして、大当り判定用乱数を抽出する。
【０１０６】
特別図柄判定処理（ステップＳ３０１）：特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、抽出されている大当り判定用乱数の値に応じて大当りとするかはずれとするか決定する。
停止図柄設定処理（ステップＳ３０２）：左右中図柄の停止図柄を決定する。
【０１０７】
リーチ動作設定処理（ステップＳ３０３）：リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ動作用乱数の値に応じてリーチ動作の変動態様を決定する。
【０１０８】
全図柄変動開始処理（ステップＳ３０４）：可変表示部９において全図柄が変動開始されるように制御する。このとき、表示制御基板８０に対して、左右中最終停止図柄と変動時間を特定可能な情報が送信される。
【０１０９】
全図柄停止待ち処理（ステップＳ３０５）：所定時間が経過すると、可変表示部９において表示される全図柄が停止されるように確定コマンドを送出する。上述したように、電源断から復帰して確定コマンドを送出する場合には、確定コマンドに左右中図柄を示す情報が付随する。付随とは、例えば、確定コマンド送出の直前に、左右中図柄を示すコマンドを送出することである。
【０１１０】
大当り表示処理（ステップＳ３０６）：停止図柄が大当り図柄の組み合わせである場合には、大当り表示の表示制御コマンドデータが表示制御基板８０に送出されるように制御するとともに内部状態（プロセスフラグ）をステップＳ３０７に移行するように更新する。そうでない場合には、内部状態をステップＳ３０９に移行するように更新する。なお、大当り図柄の組み合わせは、左右中図柄が揃った組み合わせである。また、遊技制御基板８０の表示制御用ＣＰＵ１０１は表示制御コマンドデータに従って、可変表示部９に大当り表示を行う。大当り表示は遊技者に大当りの発生を報知するためになされるものである。
【０１１１】
大入賞口開放開始処理（ステップＳ３０７）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。
【０１１２】
大入賞口開放中処理（ステップＳ３０８）：大入賞口ラウンド表示の表示制御コマンドデータが表示制御基板８０に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、大当り遊技状態の終了条件が成立していなければ内部状態をステップＳ３０７に移行するように更新する。大当り遊技状態の終了条件が成立していれば、内部状態をステップＳ３０９に移行するように更新する。
【０１１３】
大当たり終了処理（ステップＳ３０９）：大当たり遊技状態が終了したことを遊技者に報知するための表示を行う。その表示が終了したら、内部フラグ等を初期状態に戻し、内部状態をステップＳ３００に移行するように更新する。
【０１１４】
上記の各ステップの処理に応じて、遊技制御プログラム中の表示制御コマンドを送出する処理を行うモジュール（図１１におけるステップＳ５）は、対応する表示制御コマンドデータを出力ポートに出力するとともにストローブ信号をオン状態にする。
【０１１５】
図１７は、図１１に示されたメイン処理における表示制御データ出力処理（ステップＳ５）を示すフローチャートである。表示制御データ出力処理において、ＣＰＵ５６は、ポートＡ出力要求がセットされているか否か判定する（ステップＳ５８１）。なお、ポートＡ出力要求は、表示制御データ設定処理（ステップＳ４）において、特別図柄プロセス処理等からのコマンド出力要求に応じセットされる。
【０１１６】
ポートＡ出力要求がセットされている場合には、ポートＡ出力要求をリセットし（ステップＳ５８２）、ポートＡ格納領域の内容を出力ポート（出力ポートＡ）５７１に出力する（ステップＳ５８３）。また、ポートＡ出力カウンタを＋１するとともに（ステップＳ５８４）、出力ポート（ポートＢ）５７２のビット７を０にする（ステップＳ５８５）。
【０１１７】
ポートＡ出力要求がセットされていない場合には、ポートＡ出力カウンタの値が０であるか否か判定する（ステップＳ５８６）。ポートＡ出力カウンタの値が０でない場合には、ポートＡ出力カウンタの値が２であるか否か確認する（ステップＳ５８７）。ポートＡ出力カウンタの値が２ではない、すなわち１である場合には、ポートＡ出力カウンタの値を１増やす（ステップＳ５８８）。
【０１１８】
ポートＡ出力カウンタの値が２である場合には、ポートＡ出力カウンタの値をクリアするとともに（ステップＳ５８９）、出力ポート（出力ポートＢ）５７２のビット７を１にする（ステップＳ５９０）。
【０１１９】
出力ポートＢのビット７は、表示制御基板８０に与えられるストローブ信号（ＩＮＴ信号）を出力するポートである。また、出力ポートＡのビット０〜７は、表示制御コマンドデータを出力するポートである。そして、この実施の形態では、図１７に示された表示制御データ出力処理は２ｍｓに１回実行される。従って、図１７に示されたデータ出力処理によって、図１８に示すように、表示制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
【０１２０】
次に、表示制御用ＣＰＵ１０１の動作を説明する。
図１９は、表示制御基板８０における表示制御用ＣＰＵ１０１の動作を示すフローチャートである。表示制御用ＣＰＵ１０１は、出力ポートやワークエリアの初期化およびタイマセット等のイニシャル処理を行った後に（ステップＳ１０１）、ループ状態に入る。イニシャル処理において、５００μｓおよび２ｍｓ毎にタイマ割込が発生するようなタイマ設定がなされている。よって、ループ状態では、５００μｓのタイマ割込がかかると５００μｓタイマ割込処理が行われ（ステップＳ１０２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込処理が行われる（ステップＳ１０３）。なお、５００μｓタイマ割込処理では表示制御コマンド受信処理が行われ、２ｍｓタイマ割込処理では表示制御処理が実行される。
【０１２１】
図２０は、２ｍｓのタイマ割込処理を示すフローチャートである。２ｍｓのタイマ割込がかかると、表示制御用ＣＰＵ１０１は、次の２ｍｓ割込がかかるようにタイマを起動する等のイニシャル処理を行った後に（ステップＳ１１１）、表示制御プロセス処理（ステップＳ１１２）を実行する。
【０１２２】
図２１は、５００μｓタイマ割込処理で実行される表示制御コマンド読込処理を示すフローチャートである。表示制御コマンド読込処理において、表示制御用ＣＰＵ１０１は、ストローブ信号（ＩＮＴ信号）に割り当てられている入力ポートのビット７を読み込む。そして、ビット７がオン（ローレベル）しているか否か確認する（ステップＳ５０１）。オンしていれば、表示制御コマンドデータの入力に割り当てられている入力ポートから表示制御コマンドデータを読み取る（ステップＳ５０２）。なお、上述したように、ＩＮＴ信号は、主基板３１のＣＰＵ５６が新たな表示制御コマンドデータを出力したときにローレベルとされる。
【０１２３】
ＩＮＴ信号がオフしている場合には、表示通信カウンタをクリアする（ステップＳ５０６）。表示通信カウンタは、ＩＮＴ信号がオンしているときの表示制御コマンドデータ受信回数をカウントするために用いられる。
【０１２４】
ＩＮＴ信号がオンしている場合には、受信した表示制御コマンドデータが直前に（５００μｓ前）受信したコマンドデータと同じか否か確認する（ステップＳ５０３）。同じでない場合には、表示通信カウンタをクリアする（ステップＳ５０６）。同じであった場合には、表示通信カウンタが所定の最大値（ＭＡＸ）に達しているか否か確認する（ステップＳ５０４）。
【０１２５】
最大値に達していない場合には、表示通信カウンタの値を＋１する（ステップＳ５０５）。ここで、最大値とは、表示制御コマンドデータを確実に受信したと判定する値（この例では３）よりも大きい値であり、例えば、４ｍｓ間での受信回数をカウントする等の目的で用いられる。
【０１２６】
次いで、表示制御用ＣＰＵ１０１は、表示通信カウンタ後が「３」になったか否か確認する（ステップＳ５０７）。「３」になっている場合には、受信したデータを受信コマンド格納エリアに格納する（ステップＳ５０９）。そして、受信したデータをワークエリアに格納する（ステップＳ５１０）。なお、ワークエリアに格納されたデータは、次の割込処理において、ステップＳ５０３において用いられる。
【０１２７】
以上のように、表示制御用ＣＰＵ１０１は、例えば３回連続して同一の表示制御コマンドデータを受信すると、確かに表示制御コマンドを受信したとして、通信終了フラグをセットする。そして、通信終了フラグがセットされると、受信コマンド格納エリアに格納された表示制御コマンドにもとづいて図柄の変動および背景・キャラクタの表示切替等の処理が行われる。
【０１２８】
図２２は、図２０に示されたタイマ割込処理における表示制御プロセス処理（ステップＳ１１２）を示すフローチャートである。表示制御プロセス処理では、表示制御プロセスフラグの値に応じてステップＳ７２０〜Ｓ８７０のうちのいずれかの処理が行われる。各処理において、以下のような処理が実行される。
【０１２９】
表示制御コマンド受信待ち処理（ステップＳ７２０）：通信終了フラグのオンに応じて受信コマンドが設定されているワークエリアの内容を読み出して、変動時間を特定可能な表示制御コマンドを受信したか否か確認する。
【０１３０】
リーチ動作設定処理（ステップＳ７５０）：受信した変動時間を特定可能な表示制御コマンド（例えばリーチ種類を指定するコマンド）に対応した複数の変動態様のうちのいずれのパターンを使用するのかを決定する。
【０１３１】
全図柄変動開始処理（ステップＳ７８０）：左右中図柄の変動が開始されるように制御する。
【０１３２】
図柄変動中処理（ステップＳ８１０）：変動パターンを構成する各変動状態（変動速度や背景、キャラクタ）の切替タイミングを制御するとともに、主基板３１から確定コマンドが送出されたか否かを監視する。また、左右図柄の停止制御を行う。
【０１３３】
全図柄停止待ち設定処理（ステップＳ８４０）：変動時間の終了時に、全図柄停止を指示する表示制御コマンドを受信していたら、図柄の変動を停止し最終停止図柄（確定図柄）を表示する制御を行う。
【０１３４】
大当り表示処理（ステップＳ８７０）：変動時間の終了後、大当たり遊技中のラウンド表示や、確変大当り表示または通常大当り表示の制御を行う。
【０１３５】
図２３は、表示制御コマンド受信待ち処理（ステップＳ７２０）の一例を示すフローチャートである。表示制御コマンド受信待ち処理において、表示制御用ＣＰＵ１０１は、変動時間を特定可能な表示制御コマンドを受信したか否か確認する（ステップＳ７５１）。受信していれば、表示制御プロセスフラグの値をリーチ動作選択処理に対応した値に設定する（ステップＳ７５２）。よって、以後、リーチ動作選択処理が実行される。
【０１３６】
変動時間を特定可能な表示制御コマンドを受信していなければ、表示制御用ＣＰＵ１０１は、復帰時変動中コマンドを受信したか否か確認する（ステップＳ７５３）。復帰時変動中コマンドを受信していれば、表示制御用ＣＰＵ１０１は、あらかじめ決められているエラー画面を可変表示部９に表示する（ステップＳ７５４）。そして、表示制御プロセスフラグの値を図柄変動中処理に対応した値に設定する（ステップＳ７５５）。
【０１３７】
上述したように、図柄変動中処理では、通常は、変動パターンを構成する各変動状態（変動速度や背景、キャラクタ）の切替タイミングを制御する。しかし、復帰時変動中コマンドは、電源再投入時に遊技制御手段から送出される。その場合には、通常時（電源再投入時でないとき）とは異なり、変動時間を特定可能なコマンドを受信していない。そこで、確定コマンドの受信待ちのみが行われる。主基板３１から確定コマンドを受信すると、表示制御用ＣＰＵ１０１は、確定コマンドとともに送信された左右中図柄の確定図柄を示す情報にもとづいて、可変表示部９に左右中図柄の確定図柄を所定期間表示して復帰時の変動中制御が終了する。
【０１３８】
この実施の形態では、主基板３１のＣＰＵ５６は、電源投入時に、ＩＮＴフラグがセットされているか否か確認し、すなわち、不測の停電等による電源断後の電源再投入が行われたのか否かを確認し、電源再投入が行われた場合には、電源断時に可変表示部９において図柄の変動中であったか否か確認する。図柄の変動中であったことを検知したら、ＣＰＵ５６は、表示制御基板８０等に復帰時変動中コマンドを送出し、再度全図柄停止待ちの状態に入る（図１６におけるステップＳ３０５）。
【０１３９】
そして、所定期間が経過すると、ＣＰＵ５６は、表示制御基板８０等に確定コマンドを送出する。例えば、表示制御基板８０における表示制御用ＣＰＵ１０１は、復帰時変動中コマンドを受信するとエラー画面の表示を開始し、確定コマンドを受信するとエラー画面を消去して確定図柄を表示する。具体的には、確定コマンドを受信すると表示制御プロセスフラグを全図柄停止待ち設定処理（ステップＳ８４０）に対応した値とし、全図柄停止待ち設定処理において確定図柄が表示される。図柄変動中処理において確定コマンドを受信して全図柄停止待ち設定処理に移行するのは、通常時と同じ制御である。従って、通常時とほぼ同様に制御によって、表示制御用ＣＰＵ１０１による制御は、通常時の状態に復帰する。このとき、主基板３１の側では、全図柄停止待ち処理が終了している。すなわち、遊技制御手段と表示制御手段とで制御が同期した状態になる。このように、簡単なコマンドのやりとりで、制御状態が同期した状態に復帰する。
【０１４０】
図２４は、主基板３１から音声制御基板７０に送出される音声制御コマンドデータの例を示す説明図である。図２４に示す各音声制御コマンドデータは８ビットで構成され、それぞれ、効果音の種類を指定する。また、音声制御コマンドデータの中には、復帰時変動中コマンドと確定コマンドとがある。それらのコマンドは、主基板３１のＣＰＵ５６が表示制御基板８０に復帰時変動中コマンドと確定コマンドの表示制御コマンドを送出するときに、音声制御基板７０にも送出される。
【０１４１】
図２５は、音声制御コマンドのビット構成を示す説明図である。図２５に示すように、音声制御コマンドは、８ビットのデータと、１ビットのストローブ信号（ＩＮＴ信号）とから構成されている。
【０１４２】
図２６は、図１１に示されたメイン処理における出力データ設定処理（ステップＳ８）を示すフローチャートである。ただし、ここでは、音声制御基板７０およびランプ制御基板３５に対する制御コマンドの出力データ設定についてのみ示す。出力データ設定処理において、ＣＰＵ５６は、音声データに変更がないかどうか判定する（ステップＳ８１）。音声データの変更は、例えば、主基板３１のＣＰＵ５６すなわち遊技制御手段の特別図柄プロセス処理において、音発生パターンの変更が必要とされるときに変更される。
【０１４３】
音声データに変更があった場合には、ＣＰＵ５６は、例えば特別図柄プロセス処理で使用されるプロセスデータ中の音声データすなわち音声制御コマンドデータを読み出す（ステップＳ８２）。そして、ポートＣデータ格納領域に設定する（ステップＳ８４）。また、ポートＣ出力要求をセットする（ステップＳ８５）。
【０１４４】
音声データに変更がなかった場合には、ＣＰＵ５６は、ランプデータに変更がないかどうか判定する（ステップＳ８６）。ランプデータの変更も、例えば、遊技制御手段の特別図柄プロセス処理において、ランプ・ＬＥＤ表示パターンの変更が必要とされるときに変更される。
【０１４５】
ランプデータに変更があった場合には、ＣＰＵ５６は、例えば特別図柄プロセス処理で使用されるプロセスデータ中のランプデータすなわちランプ制御コマンドデータを読み出す（ステップＳ８７）。そして、ポートＥデータ格納領域に設定する（ステップＳ８９）。また、ポートＥ出力要求をセットする（ステップＳ９０）。
【０１４６】
図２７は、図１１に示されたメイン処理におけるデータ出力処理（ステップＳ６）の音声制御コマンド出力処理部分を示すフローチャートである。音声制御コマンド出力に関するデータ出力処理において、ＣＰＵ５６は、ポートＣ出力要求がセットされているか否か判定する（ステップＳ６０１）。ポートＣ出力要求がセットされている場合には、ポートＣ出力要求をリセットし（ステップＳ６０２）、ポートＣ格納領域の内容を出力ポート（出力ポートＣ）５７３に出力する（ステップＳ６０３）。ポートＣ格納領域のビット０〜７には音声制御コマンドデータが設定される。そして、ポートＣ出力カウンタを＋１するとともに（ステップＳ６０４）、出力ポート（ポートＤ）５７４のビット７を０にする（ステップＳ６０５）。
【０１４７】
ポートＣ出力要求がセットされていない場合には、ポートＣ出力カウンタの値が０であるか否か判定する（ステップＳ６０６）。ポートＣ出力カウンタの値が０でない場合には、ポートＣ出力カウンタの値が２であるか否か確認する（ステップＳ６０７）。ポートＣ出力カウンタの値が２ではない、すなわち１である場合には、ポートＣ出力カウンタの値を１増やす（ステップＳ６０８）。
【０１４８】
ポートＣ出力カウンタの値が２である場合には、ポートＣ出力カウンタの値をクリアするとともに（ステップＳ６０９）、出力ポート（出力ポートＤ）５７４のビット７を１にする（ステップＳ６１０）。
【０１４９】
出力ポートＤのビット７は、音声制御基板７０に与えられるＩＮＴ信号を出力するポートである。また、出力ポートＣのビット０〜７は、音声制御コマンドデータを出力するポートである。そして、この実施の形態では、図２７に示されたデータ出力処理は２ｍｓに１回実行される。従って、図２７に示されたデータ出力処理によって、図２８に示すように、音声制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
【０１５０】
次に、音声制御用ＣＰＵ７０１の動作を説明する。
図２９は、音声制御基板７０における音声制御用ＣＰＵ７０１の動作を示すフローチャートである。音声制御用ＣＰＵ７０１は、出力ポートやワークエリアの初期化およびタイマセット等のイニシャル処理を行った後に（ステップＳ１２１）、ループ状態に入る。イニシャル処理において、５００μｓおよび２ｍｓ毎にタイマ割込が発生するようなタイマ設定がなされている。よって、ループ状態では、５００μｓのタイマ割込がかかると５００μｓタイマ割込処理が行われ（ステップＳ１２２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込処理が行われる（ステップＳ１２３）。なお、５００μｓタイマ割込処理では音声制御コマンド受信処理が行われ、２ｍｓタイマ割込処理では音声制御処理が実行される。
【０１５１】
図３０は、２ｍｓのタイマ割込処理を示すフローチャートである。２ｍｓのタイマ割込がかかると、音声制御用ＣＰＵ７０１は、次の２ｍｓ割込がかかるようにタイマを起動する等のイニシャル処理を行った後に（ステップＳ１２５）、音声ＩＣ制御処理（ステップＳ１２６）を実行する。なお、５００μｓタイマ割込処理による音声制御コマンド受信処理は、表示制御用ＣＰＵ１０１が実行する表示制御コマンド受信処理と同様に行われる（図２１参照）。
【０１５２】
ＲＯＭには、図２４に示された各音声制御コマンドデータに応じた音声を音声合成回路（音声合成用ＬＳＩ；例えばディジタルシグナルプロセッサ）７０２に発生させるための制御データが格納されている。音声制御用ＣＰＵ７０１は、受信した各音声制御コマンドデータに対応した制御データをＲＯＭから読み出し音声合成回路７０２に出力する。
【０１５３】
主基板３１のＣＰＵ５６は、不測の電源断後に電源復旧したときに、音声制御基板７０に対しても復帰時変動中コマンドおよび確定コマンドを送出してくる。音声制御用ＣＰＵ７０１は、復帰時変動中コマンドを受信すると、内部状態を図柄変動中に対応した状態に設定する。また、確定コマンドを受信すると、図柄変動終了時点に対応した状態に設定する。このとき、主基板３１の側では、全図柄停止待ち処理が終了している。すなわち、遊技制御手段と音声制御手段とで制御が同期した状態になる。このように、簡単なコマンドのやりとりで、制御状態を同期した状態に復帰させることができる。
【０１５４】
図３１は、主基板３１からランプ制御基板３５に送出されるランプ制御コマンドの一例を示す説明図である。各ランプ制御コマンドデータは８ビットで構成され、それぞれ、遊技の進行に応じたランプ・ＬＥＤの点灯パターンおよび消灯を指定する。ただし、図３１に示された例は、ある特定の遊技機に応じたパターンであって、他の機種の遊技機では、定義が異なる各ランプ制御コマンドデータが使用されうる。例えば、図３１に示された例では特殊変動時ランプ指定が４種類（０５Ｈ〜０８Ｈ）あるが、特殊変動のパターンがそれよりも多い遊技機では、より多くの種類のランプ制御コマンドデータに特殊変動のパターンを割り当てればよい。あるいは、全ての遊技機で使用される可能性があるランプ制御データを定義しておき、そのうちから、各機種で必要に応じて使用するランプ制御データを選択するようにしてもよい。
【０１５５】
また、ランプ制御コマンドデータの中には、復帰時変動中コマンドと確定コマンドとがある。それらのコマンドは、主基板３１のＣＰＵ５６が表示制御基板８０に復帰時変動中コマンドと確定コマンドを送出するときに、ランプ制御基板３５にも送出される。
【０１５６】
図３２は、ランプ制御コマンドのビット構成を示す説明図である。図３２に示すように、ランプ制御コマンドは、８ビットのデータと、１ビットのストローブ信号（ＩＮＴ信号）とから構成されている。
【０１５７】
図３３は、図１１に示されたメイン処理におけるデータ出力処理（ステップＳ６）のランプ制御コマンド出力処理部分を示すフローチャートである。ランプ制御コマンド出力に関するデータ出力処理において、ＣＰＵ５６は、ポートＥ出力要求がセットされているか否か判定する（ステップＳ６２１）。ポートＥ出力要求は、図２６に示された出力データ設定処理において、ランプデータに変更があった場合にセットされる。
【０１５８】
ポートＥ出力要求がセットされている場合には、ポートＥ出力要求をリセットし（ステップＳ６２２）、ポートＥ格納領域の内容を出力ポート（出力ポートＥ）５７５に出力する（ステップＳ６２３）。ポートＥ格納領域のビット０〜７にはランプ制御コマンドデータが設定されている。そして、ポートＣ出力カウンタを＋１するとともに（ステップＳ６２４）、出力ポート（ポートＦ）５７６のビット７を０にする（ステップＳ６２５）。
【０１５９】
ポートＥ出力要求がセットされていない場合には、ポートＥ出力カウンタの値が０であるか否か判定する（ステップＳ６２６）。ポートＥ出力カウンタの値が０でない場合には、ポートＥ出力カウンタの値が２であるか否か確認する（ステップＳ６２７）。ポートＥ出力カウンタの値が２ではない、すなわち１である場合には、ポートＥ出力カウンタの値を１増やす（ステップＳ６２８）。
【０１６０】
ポートＥ出力カウンタの値が２である場合には、ポートＥ出力カウンタの値をクリアするとともに（ステップＳ６２９）、出力ポート（出力ポートＦ）５７６のビット７を１にする（ステップＳ６３０）。
【０１６１】
出力ポートＦのビット７は、ランプ制御基板３５に与えられるＩＮＴ信号を出力するポートである。また、出力ポートＥのビット０〜７は、ランプ制御コマンドデータを出力するポートである。そして、この実施の形態では、図３３に示されたデータ出力処理は２ｍｓに１回実行される。従って、図３３に示されたデータ出力処理によって、図３４に示すように、ランプ制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
【０１６２】
次に、ランプ制御用ＣＰＵ３５１の動作を説明する。
図３５は、ランプ制御基板３５におけるランプ制御用ＣＰＵ３５１の動作を示すフローチャートである。ランプ制御用ＣＰＵ３５１は、出力ポートやワークエリアの初期化およびタイマセット等のイニシャル処理を行った後に（ステップＳ１５１）、ループ状態に入る。イニシャル処理において、５００μｓおよび２ｍｓ毎にタイマ割込が発生するようなタイマ設定がなされている。よって、ループ状態では、５００μｓのタイマ割込がかかると５００μｓタイマ割込処理が行われ（ステップＳ１５２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込処理が行われる（ステップＳ１５３）。なお、５００μｓタイマ割込処理ではランプ制御コマンド受信処理が行われ、２ｍｓタイマ割込処理ではランプ制御処理が実行される。
【０１６３】
図３６は、２ｍｓのタイマ割込処理を示すフローチャートである。２ｍｓのタイマ割込がかかると、ランプ制御用ＣＰＵ３５１は、次の２ｍｓ割込がかかるようにタイマを起動する等のイニシャル処理を行った後に（ステップＳ１５５）、ランプ・ＬＥＤ点灯／消灯処理（ステップＳ１５６）を実行する。なお、５００μｓタイマ割込処理によるランプ制御コマンド受信処理は、表示制御用ＣＰＵ１０１が実行する表示制御コマンド受信処理と同様に行われる（図２１参照）。
【０１６４】
なお、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたはランプ制御基板３５に搭載された外付けＲＯＭには、各ランプ制御コマンドデータ（この例では、０１Ｈ〜０ＦＨ）に応じた遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃの点灯／消灯のパターンが、点灯パターンデータとして格納されている。そして、ランプ・ＬＥＤ点灯／消灯処理（ステップＳ１５６）では、受信したランプ制御コマンドに応じたテーブルの内容にもとづいてランプ・ＬＥＤの点灯/消灯制御を行う。また、ランプ制御コマンドに応じて賞球ランプ５１および球切れランプ５２の点灯／消灯処理を行う。
【０１６５】
主基板３１のＣＰＵ５６は、不測の電源断後に電源復旧したときに、ランプ制御基板３５に対しても復帰時変動中コマンドおよび確定コマンドを送出してくる。ランプ制御用ＣＰＵ３５１は、復帰時変動中コマンドを受信すると、内部状態を図柄変動中に対応した状態に設定する。また、確定コマンドを受信すると、図柄変動終了時点に対応した状態に設定する。このとき、主基板３１の側では、全図柄停止待ち処理が終了している。すなわち、遊技制御手段とランプ制御手段とで制御が同期した状態になる。このように、簡単なコマンドのやりとりで、制御状態を同期した状態に復帰させることができる。
【０１６６】
図３７は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３７に示すように、電源監視用ＩＣ９３２は、＋３０Ｖ電圧を導入し、＋３０Ｖ電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電圧が所定値（例えば＋３０Ｖの８０％）以下になったら、電源断が生ずるとして、賞球制御用ＣＰＵ３７１に割り込み信号を与える。賞球制御用ＣＰＵ３７１において、この割り込みは、マスク不能割込（ＮＭＩ）端子に入力されている。また、ＮＭＩ端子に入力される信号は、入力ポートにも入力されている。従って、賞球制御用ＣＰＵ３７１は、ＮＭＩ処理において、入力ポートのレベルを確認することによって電源断の状況を確認することができる。
【０１６７】
電源監視用ＩＣ９３２が電源断を検知するための所定値は、通常時の電圧より低いが、賞球制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９３２が、賞球制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、賞球制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０１６８】
＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１６９】
図３８は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図３８に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【０１７０】
図３９に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示し、「０，１，０，１」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【０１７１】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、玉切れ検出スイッチ１６７または玉切れスイッチ１８７がオンしたとき（玉切れ状態フラグがオンしたとき）に、主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に、主基板３１から送信される。
【０１７２】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【０１７３】
図８に示されたように、賞球制御コマンドは、出力ポート５７７を介して送信される。そして、この実施の形態では、図４０に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【０１７４】
なお、図３８に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図３８に示された構成とは逆にしてもよい。
【０１７５】
また、この実施の形態では、賞球制御基板３７に対するストローブ信号（ＩＮＴ信号）は５μｓ間オン状態となり、表示制御基板８０、音声制御基板７０およびランプ制御基板３５に対するストローブ信号（ＩＮＴ信号）は４ｍｓ間オン状態となったが、表示制御基板８０、音声制御基板７０およびランプ制御基板３５に対するＩＮＴ信号も５μｓ間オン状態となるようにしてもよく、逆に、賞球制御基板３７に対するＩＮＴ信号が４ｍｓ間オン状態となるようにしてもよい。
【０１７６】
図４１は、主基板３１のＣＰＵ５６が実行するメイン処理のデータ出力処理（ステップＳ６）における賞球コマンド出力処理を示すフローチャートである。賞球コマンド出力処理において、ＣＰＵ５６は、まず、１５個カウンタの値が０であるか否か確認する（ステップＳ３６１）。０でなければ、賞球制御コマンドである払出個数指示（１５個）コマンドを出力ポート５７７に出力する（ステップＳ３６２）。そして、ＩＮＴ信号をオン状態にする（ステップＳ３６３）。次いで、５μｓのディレイタイムをおいて（ステップＳ３６４）、ＩＮＴ信号をオフ状態にする（ステップＳ３６５）。そして、１５個カウンタの値を−１する（ステップＳ３６６）。また、払出指令個数累積値を＋１５する（ステップＳ３６７）。
【０１７７】
なお、１５個カウンタと後述する１０個カウンタおよび６個カウンタの値は、カウントスイッチ２３、入賞口スイッチ１９ａ，２４ａおよび始動口スイッチ１７の検出出力がオン状態となったときに＋１されている。また、払出指令個数累積値は、賞球制御基板３７に対して指示した払出個数の累積値を示すものであり、ＣＰＵ５６は、払出指令個数累積値を用いて賞球が完了したか否か確認する。
【０１７８】
１５個カウンタの値が０であれば、ＣＰＵ５６は、１０個カウンタの値が０であるか否か確認する（ステップＳ３７１）。０でなければ、賞球制御コマンドである払出個数指示（１０個）コマンドを出力ポート５７７に出力する（ステップＳ３７２）。そして、ＩＮＴ信号をオン状態にする（ステップＳ３７３）。次いで、５μｓのディレイタイムをおいて（ステップＳ３７４）、ＩＮＴ信号をオフ状態にする（ステップＳ３７５）。そして、１０個カウンタの値を−１する（ステップＳ３７６）。また、払出指令個数累積値を＋１０する（ステップＳ３７７）。
【０１７９】
１０個カウンタの値が０であれば、ＣＰＵ５６は、６個カウンタの値が０であるか否か確認する（ステップＳ３８１）。０でなければ、賞球制御コマンドである払出個数指示（６個）コマンドを出力ポート５７７に出力する（ステップＳ３８２）。そして、ＩＮＴ信号をオン状態にする（ステップＳ３８３）。次いで、５μｓのディレイタイムをおいて（ステップＳ３８４）、ＩＮＴ信号をオフ状態にする（ステップＳ３８５）。そして、６個カウンタの値を−１する（ステップＳ３８６）。また、払出指令個数累積値を＋６する（ステップＳ３８７）。
【０１８０】
以上の処理によって、１５個、１０個または６個の払出個数指定を示す賞球制御コマンドが賞球制御基板３７に送出される。なお、ここでは、１５個の賞球払出指示を１０個および６個の賞球払出指示が優先し、１０個の賞球払出指示が６個の賞球払出指示に優先することになるが、入賞が発生した順に、対応する賞球個数を示すコマンドを賞球制御手段に送出してもよい。
【０１８１】
図４２は、電源監視用ＩＣ９０２が電源電圧の低下を検出したときにＣＰＵ５６が実行するＩＮＴ処理の他の例を示すフローチャートである。このＩＮＴ処理によれば、払出個数指定を示す賞球制御コマンドが賞球制御基板３７に送出されていれば、その処理が続行される。すなわち、ＣＰＵ５６は、まず、賞球制御コマンド送出のためのＩＮＴ信号（図３９におけるステップＳ３６３，Ｓ３７３およびＳ３８３参照）がオン状態になっているか否か確認する（ステップＳ３０ａ）。
【０１８２】
オン状態であれば、スタックポインタが指すスタック領域（スタック領域の最上位の２バイト）のデータをレジスタ等にセーブする（ステップＳ３０ｂ）。割込が発生すると、割込発生時のレジスタ値およびプログラムカウンタの値はスタック領域に保存される。例えば、プログラムカウンタの値はスタック領域の最上位の２バイトに保存される。すなわち、最上位の２バイトは、割込が発生したときに実行していたプログラムのアドレスを示す。
【０１８３】
さらに、ＣＰＵ５６は、スタック領域の最上位の２バイトにＮＭＩ割込処理の開始アドレスを設定する（ステップＳ３０ｃ）。そして、ステップＳ３０ｂでセーブしたアドレスにジャンプする。すなわち、プログラムカウンタに、ステップＳ３０ｂでセーブしたアドレスを設定する。
【０１８４】
以上の処理によって、コマンド受信中フラグがセットされていた場合には、割込発生時に実行されていた処理、すなわち、賞球制御コマンド送出中の処理に戻る。そして、賞球制御コマンド送出が完了して、ＲＥＴＩ命令が実行されると、スタック領域に保存されている戻りアドレスに戻る。ステップＳ３０ｃの処理によって戻りアドレスは割込処理の開始アドレスに設定されているので、ＩＮＴ処理が再び実行されることになる。
【０１８５】
なお、この実施の形態では、割込発生時にスタック領域の最上位アドレスに戻りアドレスが設定されるとしたが、使用するＣＰＵの種類によってはスタック領域における他のエリアに戻りアドレスが設定されることもある。その場合には、ステップＳ３０ｂ，Ｓ３０ｃの処理は、スタック領域における戻りアドレス保存エリアを対象として実行される。その他の処理は、図１２に示されたＩＮＴ処理における処理と同じである。
【０１８６】
図４３は、賞球制御用ＣＰＵ３７１が実行する割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板３１からの賞球制御ＩＮＴ信号は賞球制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からの賞球制御ＩＮＴ信号がオン状態になると、賞球制御用ＣＰＵ３７１に割込がかかり、図４３に示す賞球制御コマンドの受信処理が開始される。
【０１８７】
賞球制御コマンドの受信処理において、賞球制御用ＣＰＵ３７１は、まず、コマンド受信中フラグをセットする（ステップＳ８５１）。そして、賞球制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１８８】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域における総合個数記憶の領域に記憶する。そして、賞球制御用ＣＰＵ３７１は、コマンド受信中フラグをリセットする（ステップＳ８５６）。
【０１８９】
なお、賞球制御用ＣＰＵ３７１は、総合個数記憶が０でない場合には玉払出装置９７を駆動して賞球払出制御を実行する。そして、１個の賞球払出が終了する毎に総合個数記憶の値を−１し、総合個数記憶の値が０になったら賞球払出制御を終了する。
【０１９０】
図４４は、賞球制御用ＣＰＵ３７１が実行するＮＭＩ割込処理を示すフローチャートである。図３７に示された電源監視用ＩＣ９３２が電源電圧の低下を検出するとＮＭＩ割込が発生し、ＮＭＩ割込処理が開始される。従って、ＮＭＩ割込処理では、電源断時処理が実行される。電源断時処理において、賞球制御用ＣＰＵ３７１は、まず、コマンド受信中フラグがセットされているか否か確認する（ステップＳ８０１）。コマンド受信中フラグは、主基板３１からの賞球制御コマンドが受信されているときにセットされている。コマンド受信中フラグがセットされていれば、賞球制御用ＣＰＵ３７１の処理はコマンド受信処理に戻り、コマンド受信処理が続行される。
【０１９１】
具体的には、賞球制御用ＣＰＵ３７１は、スタックポインタが指すスタック領域（スタック領域の最上位の２バイト）のデータをレジスタ等にセーブする（ステップＳ８１１）。ＮＭＩ割込が発生すると、割込発生時のレジスタ値およびプログラムカウンタの値はスタック領域に保存される。例えば、プログラムカウンタの値はスタック領域の最上位の２バイトに保存される。すなわち、最上位の２バイトは、割込が発生したときに実行していたプログラムのアドレスを示す。
【０１９２】
さらに、賞球制御用ＣＰＵ３７１は、スタック領域の最上位の２バイトにＮＭＩ割込処理の開始アドレスを設定する（ステップＳ８１２）。そして、ステップＳ８１１でセーブしたアドレスにジャンプする。すなわち、プログラムカウンタに、ステップＳ８１１でセーブしたアドレスを設定する。
【０１９３】
以上の処理によって、コマンド受信中フラグがセットされていた場合には、ＮＭＩ割込発生時に実行されていた処理、すなわち、賞球制御コマンド受信中の処理（この実施の形態では図４３に示されたコマンド受信割込処理）に戻る。そして、コマンド受信割込処理が完了して、ＲＥＴＩ命令が実行されると、スタック領域に保存されている戻りアドレスに戻る。ステップＳ８１２の処理によって戻りアドレスはＮＭＩ割込処理の開始アドレスに設定されているので、ＮＭＩ割込処理が再び実行されることになる。
【０１９４】
なお、この実施の形態では、割込発生時にスタック領域の最上位アドレスに戻りアドレスが設定されるとしたが、使用するＣＰＵの種類によってはスタック領域における他のエリアに戻りアドレスが設定されることもある。その場合には、ステップＳ８１１，Ｓ８１２の処理は、スタック領域における戻りアドレス保存エリアを対象として実行される。
【０１９５】
ステップＳ８０１においてコマンド受信中フラグがセットされていなければ、すなわち、賞球制御コマンドの受信中でなければ、賞球制御用ＣＰＵ３７１は、ＲＡＭアクセスを禁止状態にして（ステップＳ８０２）、電源監視用ＩＣ９３２の出力が導入されている入力ポートのレベルを監視し続ける（ステップＳ８０３）。
【０１９６】
入力ポートのレベルが通常時のレベルに復帰した場合には、賞球制御用ＣＰＵ３７１は、ＲＡＭアクセスを許可状態にして（ステップＳ８０４）、ＮＭＩフラグをリセットし（ステップＳ８０５）、ＮＭＩ割込がかかったアドレスに復帰する。
【０１９７】
このように、賞球制御用ＣＰＵ３７１は、電源電圧が正常に復帰したことを検出すると、レジスタの状態を元に戻してＮＭＩ割込がかかったアドレスに復帰する。従って、ＮＭＩラインにノイズ等がのった場合や電源瞬停の場合でも、制御を正常状態に復帰させることができる。なお、ステップＳ８１１，Ｓ８１２の処理が実行されコマンド受信割込処理が行われた後に、ＮＭＩ割込処理に戻ってきた場合には、ＮＭＩ割込処理のＲＥＴＩの実行による戻り先は、コマンド受信割込処理に戻るのではなく、それ以前の状態（コマンド受信割込処理がかかったアドレス）に戻る。
【０１９８】
以上のように、賞球制御コマンドの受信中であれば、直ちに電源断時処理を行うのではなく、賞球制御コマンドの受信を完了させてから電源断時処理を行う。従って、主基板３１の側から送出された賞球制御コマンドを取りこぼすことなく確実に受信することができる。そして、受信したコマンドにもとづいてバックアップＲＡＭ領域に形成されている総合個数記憶の値が更新されるので、電源断からの復帰時に賞球払出制御が再開される場合に、正確な記憶値にもとづく賞球払出制御を行うことができる。
【０１９９】
図４５は、賞球制御用ＣＰＵ３７１が電源投入時に実行する初期化処理の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。０である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０３）、スタックポインタの初期設定を行う（ステップＳ９０４）。
【０２００】
総合個数記憶の値が０でない場合には、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０５）。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップＳ９０６）。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０２０１】
このように、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０２０２】
図４５に示された処理では、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認したが、そのような判断を行わなくてもよい。すなわち、図４６に示すように、電源投入時に、電源バックアップされていないＲＡＭ領域のみをアドレスを指定してクリアする（ステップＳ９１０）。なお、ここで、レジスタのクリア処理も行う。そして、そのような初期化処理を行うように構成されている場合、電源断時に、レジスタの退避は行われない。
【０２０３】
以上のように、この実施の形態では、遊技制御手段が表示制御手段に対して、図柄の変動開始に関連した時期に変動時間を特定可能なコマンドと確定図柄を示すコマンドを送出するように構成されている場合に、不測の電源断から復旧したときに、遊技制御手段が表示制御手段等に復帰時変動中コマンドを送出する。表示制御手段等は、復帰時変動中コマンドを受信すると、例えばエラー表示を行って遊技制御手段からの確定コマンドを待つ。そして、確定コマンドを受信すると、通常の制御状態に戻る。遊技制御手段は、確定コマンドを送出したときに、図柄変動を停止させた状態になっている。従って、遊技制御手段と表示制御手段等の制御状態の同期がとれる。すなわち、簡単なコマンドのやりとりで、遊技制御手段と表示制御手段等とが再び同期した状態になる。
【０２０４】
また、主基板３１における電源電圧低下にもとづくＩＮＴ処理において、ＣＰＵ５６は、賞球制御コマンド送出中であれば、送出処理を完了させる。従って、賞球制御手段が賞球払出個数をバックアップＲＡＭ領域に記憶する構成において、電源断前に発生した入賞にもとづく賞球払出個数も確実に記憶される。よって、電源復旧時にバックアップＲＡＭ領域に記憶されていた賞球払出個数にもとづく賞球払出を再開する場合に、正確な個数の賞球払出を行うことができ、遊技者に賞球に関する不利益が与えられることはない。
【０２０５】
なお、上記の各実施の形態では、電源電圧低下時に主基板３１のＣＰＵ５６にはマスク可能割込（ＩＮＴ）がかかり、賞球制御基板３７の賞球制御用ＣＰＵ３７１にはマスク不能割込（ＮＭＩ）がかかるように構成したが、ともにマスク可能割込がかかるように構成したり、ともにマスク不能割込がかかるように構成してもよい。
【０２０６】
また、上記の各実施の形態では、主基板３１のＣＰＵ５６および賞球制御基板３７の賞球制御用ＣＰＵ３７１について割込による電源断時処理を説明したが、他の各基板（表示制御基板８０、音声制御基板７０およびランプ制御基板３５）に搭載されているＣＰＵも、割込による電源断時処理を行ってもよい。その際、電圧低下を示す信号は、マスク可能な外部割込端子に接続されていてもよいし、ＮＭＩ端子に接続されていてもよい。
【０２０７】
さらに、遊技制御手段および賞球制御手段におけるＲＡＭと同様に、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭも、電源バックアップされる部分があるようにしてもよい。
【０２０８】
そして、主基板３１のＣＰＵ５６が、復帰時変動中コマンドおよび確定コマンドを送出する先は、表示制御基板８０、音声制御基板７０およびランプ制御基板３５の全てであってもよいが、そのうちの一部であってもよい。また、遊技機において遊技用装置を制御するための制御手段が搭載された他の制御基板が存在する場合には、それらの基板に対しても復帰時変動中コマンドおよび確定コマンドを送出してもよい。
【０２０９】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技制御手段が、図柄の変動を開始させるときに変動時間および確定図柄を特定可能な情報を表示制御手段に対して送出し、変動時間が経過したら図柄停止を指示する確定コマンドを表示制御手段に対して送出し、遊技機に対する電源断時にその後電源状態が復旧したときに行う遊技状態復帰のために必要な情報を電源断中でも記憶を保持可能なバックアップ記憶手段に記憶し、可変表示部で可変表示中に電源断が発生し、その後電源が復旧したときは、表示制御基板に対して復帰時変動中コマンドを送出し、変動時間が経過したら表示制御基板に対して確定コマンドおよび確定図柄を示す情報を送出し、表示制御手段は、変動時間を特定可能な情報の受信により図柄の変動を行い、確定コマンドを受信したときに図柄の変動を停止して確定図柄を表示し、復帰時変動中コマンドを受信すると通常の変動表示とは異なる復帰時表示画面を表示して確定コマンドの受信待ち状態となり、該受信待ち状態であるときに確定コマンドを受信したことにもとづいて復帰時表示画面の表示を終了し、受信した確定図柄を示す情報にもとづいて確定図柄を表示するように構成したので、停電等の不測の電源断が発生したときに、必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるとともに、遊技再開時に、簡単な復帰制御によって各制御手段の制御状態を適正に復帰させることができる効果がある。
また、遊技制御手段が確定コマンドを送出し、かつ、各制御手段が確定コマンドに応じた制御を実行することによって、遊技制御手段および各制御手段の制御状態が確定コマンドによって再び同期するという効果がある。
また、特に図柄変動中の状態から、遊技制御手段および各制御手段の制御状態を確定コマンドによって再び同期するように制御することができる。
さらに、遊技者等が、電源断からの復帰時に制御が正常に戻ったことを確実に認識できる。
【０２１３】
電源電圧監視手段の出力が遊技制御マイクロコンピュータの割込端子に導入され、遊技制御マイクロコンピュータが、割込端子への信号入力に応じて遊技制御に必要なデータの退避を含む電源断時処理を行うように構成されている場合には、処理優先度の高い処理によって、電源復帰時に必要となる情報を確実に保存できる。
【０２１４】
遊技制御手段が、割込端子への信号入力時に賞球情報を出力中であればその出力を完了させてから電源断時処理を実行するように構成されている場合には、賞球個数情報を確実に賞球制御手段に伝えることができ、特に、賞球払出個数がバックアップされ電源断後の復帰時に賞球処理を再開するように構成されているときに、賞球制御手段が正しい個数の賞球払出を行うことができる。
【０２１６】
遊技制御マイクロコンピュータが、電源断時処理を行うときに電源断時処理を行ったことを示すフラグをセットし電源が回復したときにそのフラグがセットされていたらデータ復帰処理を行うように構成されている場合には、データ退避処理を行ったことを示すフラグのオンオフに応じてデータ復帰処理を行うか否か判断することができ、保存されていたデータを電源復帰後に確実に活用することができる。
【図面の簡単な説明】
【図１】  パチンコ遊技機を正面からみた正面図である。
【図２】  パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】  パチンコ遊技機を背面からみた背面図である。
【図４】  遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】  表示制御基板の回路構成例を示すブロック図である。
【図６】  音声制御基板の回路構成例を示すブロック図である。
【図７】  ランプ制御基板の回路構成例を示すブロック図である。
【図８】  賞球制御基板の回路構成例を示すブロック図である。
【図９】  電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図１０】  電源基板の一構成例を示すブロック図である。
【図１１】  主基板における基本回路の動作を示すフローチャートである。
【図１２】  主基板のＣＰＵの割込処理を示すフローチャートである。
【図１３】  メイン処理における初期化処理を示すフローチャートである。
【図１４】  表示制御コマンドの構成例を示す説明図である。
【図１５】  表示制御コマンドデータの構成例を示す説明図である。
【図１６】  特別図柄プロセス処理のプログラムの一例を示すフローチャートである。
【図１７】  表示制御データ出力処理を示すフローチャートである。
【図１８】  表示制御コマンドデータの出力の様子を示すタイミング図である。
【図１９】  表示制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２０】  表示制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図２１】  表示制御用ＣＰＵの表示データ読込処理を示すフローチャートである。
【図２２】  表示制御用ＣＰＵが実行する表示制御プロセス処理を示すフローチャートである。
【図２３】  表示制御プロセス処理における表示制御コマンド受信待ち処理を示すフローチャートである。
【図２４】  音声制御コマンドの例を示す説明図である。
【図２５】  音声制御コマンドのビット構成を示す説明図である。
【図２６】  音声制御基板およびランプ制御基板に対する出力データ設定処理を示すフローチャートである。
【図２７】  データ出力処理の音声制御コマンド出力処理部分を示すフローチャートである。
【図２８】  音声制御コマンドデータの出力の様子を示すタイミング図である。
【図２９】  音声制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図３０】  音声制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図３１】  ランプ制御コマンドの一例を示す説明図である。
【図３２】  ランプ制御コマンドのビット構成を示す説明図である。
【図３３】  データ出力処理のランプ制御コマンド出力処理部分を示すフローチャートである。
【図３４】  ランプ制御コマンドデータの出力の様子を示すタイミング図である。
【図３５】  ランプ制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図３６】  ランプ制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図３７】  電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。
【図３８】  賞球制御コマンドの構成例を示す説明図である。
【図３９】  賞球制御コマンドのビット構成を示す説明図である。
【図４０】  賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図４１】  賞球コマンド送出処理を示すフローチャートである。
【図４２】  主基板のＣＰＵの割込処理の他の例を示すフローチャートである。
【図４３】  賞球制御用ＣＰＵのコマンド受信処理を示すフローチャートである。
【図４４】  賞球制御用ＣＰＵのＮＭＩ割込処理を示すフローチャートである。
【図４５】  賞球制御用ＣＰＵの初期化処理の一例を示すフローチャートである。
【図４６】  賞球制御用ＣＰＵの初期化処理の他の例を示すフローチャートである。
【符号の説明】
１      パチンコ遊技機
３１    主基板
３５    ランプ制御基板
３７    賞球制御基板
５３    基本回路
５６    ＣＰＵ
７０    音声制御基板
８０    表示制御基板
１０１  表示制御用ＣＰＵ
３５１  ランプ制御用ＣＰＵ
３７１  賞球制御用ＣＰＵ
７０１  音声制御用ＣＰＵ
９０１  ＣＰＵ
９０２，９３２  電源監視用ＩＣ
９１０  電源基板
９１６  コンデンサ
【図１】
0003677180.tif 000002
【図２】
0003677180.tif 000003
【図３】
0003677180.tif 000004
【図４】
0003677180.tif 000005
【図５】
0003677180.tif 000006
【図６】
0003677180.tif 000007
【図７】
0003677180.tif 000008
【図８】
0003677180.tif 000009
【図９】
0003677180.tif 000010
【図１０】
0003677180.tif 000011
【図１１】
0003677180.tif 000012
【図１２】
0003677180.tif 000013
【図１３】
0003677180.tif 000014
【図１４】
0003677180.tif 000015
【図１５】
0003677180.tif 000016
【図１６】
0003677180.tif 000017
【図１７】
0003677180.tif 000018
【図１８】
0003677180.tif 000019
【図１９】
0003677180.tif 000020
【図２０】
0003677180.tif 000021
【図２１】
0003677180.tif 000022
【図２２】
0003677180.tif 000023
【図２３】
0003677180.tif 000024
【図２４】
0003677180.tif 000025
【図２５】
0003677180.tif 000026
【図２６】
0003677180.tif 000027
【図２７】
0003677180.tif 000028
【図２８】
0003677180.tif 000029
【図２９】
0003677180.tif 000030
【図３０】
0003677180.tif 000031
【図３１】
0003677180.tif 000032
【図３２】
0003677180.tif 000033
【図３３】
0003677180.tif 000034
【図３４】
0003677180.tif 000035
【図３５】
0003677180.tif 000036
【図３６】
0003677180.tif 000037
【図３７】
0003677180.tif 000038
【図３８】
0003677180.tif 000039
【図３９】
0003677180.tif 000040
【図４０】
0003677180.tif 000041
【図４１】
0003677180.tif 000042
【図４２】
0003677180.tif 000043
【図４３】
0003677180.tif 000044
【図４４】
0003677180.tif 000045
【図４５】
0003677180.tif 000046
【図４６】
0003677180.tif 000047