(57)【特許請求の範囲】
【請求項１】
制御信号入力端子へ供給される制御信号に応じてスイッチング制御され電源から負荷への電力供給を制御する半導体スイッチと、
前記半導体スイッチの端子間電圧の電圧特性とほぼ等価な電圧特性を持つ基準電圧を生成する基準電圧生成手段と、
前記半導体スイッチの端子間電圧と前記基準電圧との差を検出する検出手段と、
検出された端子間電圧と基準電圧との差に応じて前記半導体スイッチをオン／オフ制御する制御手段と、
を有し、前記基準電圧生成手段は、前記半導体スイッチおよび負荷に並列接続され、前記制御信号に応じてスイッチング制御される第２半導体スイッチと第２負荷とを直列接続した回路を備え、前記第２半導体スイッチの端子間電圧を前記基準電圧として出力することを特徴とする電源供給制御装置。
【請求項２】
前記基準電圧生成手段の基準電圧が持つ電圧特性は、前記半導体スイッチおよび前記負荷に正常動作範囲での最大電流を超える目標電流が流れる状態における電圧特性とほぼ等価であることを特徴とする請求項１に記載の電源供給制御装置。
【請求項３】
前記半導体スイッチと前記第２半導体スイッチは、オフ状態からオン状態へ遷移する際の端子間電圧の過渡的な電圧特性について等価な特性を持つことを特徴とする請求項１または２に記載の電源供給制御装置。
【請求項４】
前記第２半導体スイッチの電流容量は前記半導体スイッチの電流容量よりも小さく、前記負荷および前記第２負荷の抵抗値比は前記半導体スイッチおよび第２半導体スイッチの電流容量比と極力反比例するように設定したことを特徴とする請求項１、２または３に記載の電源供給制御装置。
【請求項５】
前記半導体スイッチおよび前記負荷に並列接続され、前記制御信号に応じてスイッチング制御される第３半導体スイッチと第３負荷とを直列接続した回路を備え、前記第３半導体スイッチの端子間電圧を、前記半導体スイッチの端子間電圧の電圧特性とほぼ等価な電圧特性を持つ第２基準電圧として生成する第２基準電圧生成手段と、前記半導体スイッチの端子間電圧と前記第２基準電圧との差を検出する第２検出手段と、を有することを特徴とする請求項１、２、３または４に記載の電源供給制御装置。
【請求項６】
前記第２基準電圧生成手段の基準電圧が持つ電圧特性は、前記半導体スイッチおよび前記負荷に正常動作範囲での最小電流を下回る目標電流が流れる状態における電圧特性とほぼ等価であることを特徴とする請求項５に記載の電源供給制御装置。
【請求項７】
前記半導体スイッチと前記第３半導体スイッチは、オフ状態からオン状態へ遷移する際の端子間電圧の過渡的な電圧特性について等価な特性を持つことを特徴とする請求項５または６に記載の電源供給制御装置。
【請求項８】
前記第３半導体スイッチの電流容量は前記半導体スイッチの電流容量よりも小さく、前記負荷および前記第３負荷の抵抗値比は前記半導体スイッチおよび第３半導体スイッチの電流容量比と極力反比例するように設定したことを特徴とする請求項５、６または７に記載の電源供給制御装置。
【請求項９】
前記第２負荷または前記第３負荷は、複数個の抵抗を備え、前記第２負荷または前記第３負荷の抵抗値は、前記複数個の抵抗の選択接続により可変設定されることを特徴とする請求項１、２、３、４、５、６、７または８に記載の電源供給制御装置。
【請求項１０】
前記第２負荷または前記第３負荷に並列接続された可変抵抗を有し、前記第２負荷または前記第３負荷の抵抗値は、前記可変抵抗により可変設定されることを特徴とする請求項１、２、３、４、５、６、７、８または９に記載の電源供給制御装置。
【請求項１１】
前記半導体スイッチの端子間電圧を抵抗値の比に基づく分圧比で分圧して前記検出手段に供給する分圧手段、を有し、前記分圧手段の分圧比は、抵抗値の可変設定により調整されることを特徴とする請求項１、２、３、４、５、６、７、８、９または１０に記載の電源供給制御装置。
【請求項１２】
前記制御手段は、検出された端子間電圧と基準電圧との差が第１しきい値を超えたときに前記半導体スイッチをオフ制御し、検出された端子間電圧と基準電圧との差が第２しきい値を下回ったときに前記半導体スイッチをオン制御することを特徴とする請求項１、２、３、４、５、６、７、８、９、１０または１１に記載の電源供給制御装置。
【請求項１３】
前記半導体スイッチが過熱した場合に該半導体スイッチをオフ制御して保護する過熱保護手段を有することを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１または１２に記載の電源供給制御装置。
【請求項１４】
前記半導体スイッチ、前記基準電圧生成手段、前記検出手段、前記制御手段、前記第２基準電圧生成手段、前記第２検出手段または前記過熱保護手段は、同一チップ上に形成されることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１、１２または１３に記載の電源供給制御装置。
【請求項１５】
前記基準電圧生成手段内の前記第２負荷または前記第２基準電圧生成手段内の前記第３負荷は、前記チップ外部に設置されることを特徴とする請求項１４に記載の電源供給制御装置。
【請求項１６】
前記制御手段による前記半導体スイッチのオン／オフ制御の周期を制御用クロックとして使用することを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４または１５に記載の電源供給制御装置。
【請求項１７】
前記半導体スイッチがオン状態となった後の一定期間、前記制御手段による前記半導体スイッチのオン／オフ制御を禁止する禁止手段を有することを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５または１６に記載の電源供給制御装置。
【請求項１８】
前記制御手段による前記半導体スイッチのオン／オフ制御時に、前記過熱保護手段によるオフ制御を速める過熱遮断促進手段を有することを特徴とする請求項１３、１４、１５、１６または１７に記載の電源供給制御装置。
【請求項１９】
前記制御手段による前記半導体スイッチのオン／オフ制御回数を積算し、該制御回数が所定回数に達したときに前記半導体スイッチをオフ制御する回数制御手段を有することを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７または１８に記載の電源供給制御装置。
【請求項２０】
制御信号入力端子へ供給される制御信号に応じてスイッチング制御され電源から負荷への電力供給を制御する半導体スイッチを備えた電源供給制御装置の電源供給制御方法において、
前記半導体スイッチの端子間電圧の電圧特性とほぼ等価な電圧特性を持つ基準電圧を生成する基準電圧生成ステップと、
前記半導体スイッチの端子間電圧と前記基準電圧との差を検出する電圧検出ステップと、
検出された端子間電圧と基準電圧との差に応じて前記半導体スイッチをオン／オフ制御する制御ステップと、
を有し、前記基準電圧生成ステップでは、前記基準電圧の電圧特性を、前記半導体スイッチおよび負荷に正常動作範囲での最大電流を超える目標電流が流れる状態における前記半導体スイッチの電圧特性とほぼ等価であるように設定することを特徴とする電源供給制御方法。
【請求項２１】
前記制御ステップは、検出された端子間電圧と基準電圧との差が第１しきい値を超えたときに前記半導体スイッチをオフ制御するオフ制御ステップと、検出された端子間電圧と基準電圧との差が第２しきい値を下回ったときに前記半導体スイッチをオン制御するオン制御ステップと、を有することを特徴とする請求項２０に記載の電源供給制御方法。
【請求項２２】
前記半導体スイッチが過熱した場合に該半導体スイッチをオフ制御して保護する過熱保護ステップを有することを特徴とする請求項２０または２１に記載の電源供給制御方法。
【請求項２３】
前記半導体スイッチがオン状態となった後の一定期間、前記制御ステップによる前記半導体スイッチのオン／オフ制御を禁止する禁止ステップを有することを特徴とする請求項２０、２１または２２に記載の電源供給制御方法。
【請求項２４】
前記制御ステップによる前記半導体スイッチのオン／オフ制御時に、前記過熱保護ステップによるオフ制御を速めることを特徴とする請求項２２または２３に記載の電源供給制御方法。
【請求項２５】
前記制御ステップによる前記半導体スイッチのオン／オフ制御回数を積算し、該制御回数が所定回数に達したときに前記半導体スイッチをオフ制御する回数制御ステップを有することを特徴とする請求項２０、２１、２２、２３または２４に記載の電源供給制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電源供給制御装置および電源供給制御方法に関し、より詳しくは、制御信号に応じてスイッチング制御により、電源から負荷への電力供給を制御する半導体スイッチを備えた電源供給制御装置および電源供給制御方法に関する。
【０００２】
【従来の技術】
従来の半導体スイッチを備えた電源供給制御装置としては、例えば図１９に示すようなものがある。本従来例の電源供給制御装置は、自動車においてバッテリからの電源を選択的に各負荷に供給して、負荷への電力供給を制御する装置である。
【０００３】
同図において、本従来例の電源供給制御装置は、電源１０１の出力電圧ＶＢをヘッドライトやパワーウィンドウの駆動モータ等々の負荷１０２に供給する経路にシャント抵抗ＲＳおよびサーマルＦＥＴＱＦのドレインＤ−ソースＳを直列接続した構成である。また、シャント抵抗ＲＳを流れる電流を検出してハードウェア回路によりサーマルＦＥＴＱＦの駆動を制御するドライバ９０１と、ドライバ９０１でモニタした電流値に基づいてサーマルＦＥＴＱＦの駆動信号をオン／オフ制御するＡ／Ｄ変換器９０２およびマイコン（ＣＰＵ）９０３とを備えている。
【０００４】
半導体スイッチとしてのサーマルＦＥＴＱＦは、図示しない温度センサを内蔵してサーマルＦＥＴＱＦが規定以上の温度まで上昇した場合には、内蔵するゲート遮断回路によってサーマルＦＥＴＱＦを強制的にオフ制御する過熱遮断機能を備えている。また、図中のＲＧは抵抗であり、ＺＤ１はゲートＧ−ソースＳ間を１２［Ｖ］に保ってゲートＧに過電圧が印加されようとした場合にこれをバイパスさせるツェナーダイオードである。
【０００５】
また、本従来例の電源供給制御装置では、負荷１０２またはサーマルＦＥＴＱＦのドレインＤ−ソースＳ間における過電流に対する保護機能をも備えている。即ち、ドライバ９０１は、電流モニタ回路としての差動増幅器９１１，９１３と、電流制限回路としての差動増幅器９１２と、チャージポンプ回路９１５と、マイコン９０３からのオン／オフ制御信号および電流制限回路からの過電流判定結果に基づき、抵抗ＲＧを介してサーマルＦＥＴＱＦのゲートＧを駆動する駆動回路９１４を備えて構成されている。
【０００６】
シャント抵抗ＲＳの電圧降下に基づき差動増幅器９１２を介して、電流が判定値（上限）を超えたとして過電流が検出された場合には、駆動回路９１４によってサーマルＦＥＴＱＦをオフ動作とし、その後電流が低下して判定値（下限）を下回ったらサーマルＦＥＴＱＦをオン動作させる。
【０００７】
一方、マイコン９０３は、電流モニタ回路（差動増幅器９１１，９１３）を介して電流を常時モニタしており、正常値を上回る異常電流が流れていれば、サーマルＦＥＴＱＦの駆動信号をオフすることによりサーマルＦＥＴＱＦをオフ動作させる。なお、マイコン９０３からオフ制御の駆動信号が出力される前に、サーマルＦＥＴＱＦの温度が規定値を超えていれば、過熱遮断機能によってサーマルＦＥＴＱＦはオフ動作となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の電源供給制御装置にあっては、電流検出を行うために電力の供給経路に直列接続されるシャント抵抗ＲＳを必要とした構成であり、近年のサーマルＦＥＴＱＦのオン抵抗の低減に伴う負荷の大電流化により、シャント抵抗の熱損失が無視できないという問題点がある。
【０００９】
また、上述の過熱遮断機能や過電流制限回路は、負荷１０２や配線にほぼ完全な短絡状態が発生して大電流が流れる場合には機能するが、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生して小さい短絡電流が流れた場合には機能せず、電流のモニタ回路を介してマイコン９０３により異常電流を検出してサーマルＦＥＴＱＦをオフ制御するしかなく、このような異常電流に対するマイコン制御による応答性が悪いという事情もあった。
【００１０】
また、シャント抵抗ＲＳ、マイコン９０３等が必要であるため、大きな実装スペースが必要であり、またこれらの比較的高価な部品により装置コストが高くなってしまうという問題点もある。
【００１１】
本発明の目的は、上記従来の問題点や事情を解決することにあり、電流検出を行うために電力の供給経路に直列接続されるシャント抵抗を不要として装置の熱損失を抑え、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流に対しても高速応答を可能とし、集積化が容易で安価な電源供給制御装置および電源供給制御方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を解決するために、本発明の請求項１に係る電源供給制御装置は、制御信号入力端子へ供給される制御信号に応じてスイッチング制御され電源から負荷への電力供給を制御する半導体スイッチと、前記半導体スイッチの端子間電圧の電圧特性とほぼ等価な電圧特性を持つ基準電圧を生成する基準電圧生成手段と、前記半導体スイッチの端子間電圧と前記基準電圧との差を検出する検出手段と、検出された端子間電圧と基準電圧との差に応じて前記半導体スイッチをオン／オフ制御する制御手段とを具備し、前記基準電圧生成手段は、前記半導体スイッチおよび負荷に並列接続され、前記制御信号に応じてスイッチング制御される第２半導体スイッチと第２負荷とを直列接続した回路を備え、前記第２半導体スイッチの端子間電圧を前記基準電圧として出力するものである。
【００１４】
また、請求項２に係る電源供給制御装置は、請求項１に記載の電源供給制御装置において、前記基準電圧生成手段の基準電圧が持つ電圧特性を、前記半導体スイッチおよび前記負荷に正常動作範囲での最大電流を超える目標電流が流れる状態における電圧特性とほぼ等価としたものである。
【００１５】
また、請求項３に係る電源供給制御装置は、請求項１または２に記載の電源供給制御装置において、前記半導体スイッチと前記第２半導体スイッチは、オフ状態からオン状態へ遷移する際の端子間電圧の過渡的な電圧特性について等価な特性を持つものである。
【００１６】
また、請求項４に係る電源供給制御装置は、請求項１、２または３に記載の電源供給制御装置において、前記第２半導体スイッチの電流容量は前記半導体スイッチの電流容量よりも小さく、前記負荷および前記第２負荷の抵抗値比は前記半導体スイッチおよび第２半導体スイッチの電流容量比と極力反比例するように設定したものである。
【００１７】
また、請求項５に係る電源供給制御装置は、請求項１、２、３または４に記載の電源供給制御装置において、前記半導体スイッチおよび前記負荷に並列接続され、前記制御信号に応じてスイッチング制御される第３半導体スイッチと第３負荷とを直列接続した回路を備え、前記第３半導体スイッチの端子間電圧を、前記半導体スイッチの端子間電圧の電圧特性とほぼ等価な電圧特性を持つ第２基準電圧として生成する第２基準電圧生成手段と、前記半導体スイッチの端子間電圧と前記第２基準電圧との差を検出する第２検出手段とを具備するものである。
【００１８】
また、請求項６に係る電源供給制御装置は、請求項５に記載の電源供給制御装置において、前記第２基準電圧生成手段の基準電圧が持つ電圧特性を、前記半導体スイッチおよび前記負荷に正常動作範囲での最小電流を下回る目標電流が流れる状態における電圧特性とほぼ等価としたものである。
【００１９】
また、請求項７に係る電源供給制御装置は、請求項５または６に記載の電源供給制御装置において、前記半導体スイッチと前記第３半導体スイッチは、オフ状態からオン状態へ遷移する際の端子間電圧の過渡的な電圧特性について等価な特性を持つものである。
【００２０】
また、請求項８に係る電源供給制御装置は、請求項５、６または７に記載の電源供給制御装置において、前記第３半導体スイッチの電流容量は前記半導体スイッチの電流容量よりも小さく、前記負荷および前記第３負荷の抵抗値比は前記半導体スイッチおよび第３半導体スイッチの電流容量比と極力反比例するように設定したものである。
【００２１】
また、請求項９に係る電源供給制御装置は、請求項１、２、３、４、５、６、７または８に記載の電源供給制御装置において、前記第２負荷または前記第３負荷は、複数個の抵抗を備え、前記第２負荷または前記第３負荷の抵抗値は、前記複数個の抵抗の選択接続により可変設定されるものである。
【００２２】
また、請求項１０に係る電源供給制御装置は、請求項１、２、３、４、５、６、７、８、または９に記載の電源供給制御装置において、前記第２負荷または前記第３負荷に並列接続された可変抵抗を具備し、前記第２負荷または前記第３負荷の抵抗値は、前記可変抵抗により可変設定されるものである。
【００２３】
また、請求項１１に係る電源供給制御装置は、請求項１、２、３、４、５、６、７、８、９または１０に記載の電源供給制御装置において、前記半導体スイッチの端子間電圧を抵抗値の比に基づく分圧比で分圧して前記検出手段に供給する分圧手段を具備し、前記分圧手段の分圧比は、抵抗値の可変設定により調整されるものである。
【００２４】
また、請求項１２に係る電源供給制御装置は、請求項１、２、３、４、５、６、７、８、９、１０または１１に記載の電源供給制御装置において、前記制御手段は、検出された端子間電圧と基準電圧との差が第１しきい値を超えたときに前記半導体スイッチをオフ制御し、検出された端子間電圧と基準電圧との差が第２しきい値を下回ったときに前記半導体スイッチをオン制御するものである。
【００２５】
また、請求項１３に係る電源供給制御装置は、請求項１、２、３、４、５、６、７、８、９、１０、１１または１２に記載の電源供給制御装置において、前記半導体スイッチが過熱した場合に該半導体スイッチをオフ制御して保護する過熱保護手段を具備するものである。
【００２６】
また、請求項１４に係る電源供給制御装置は、請求項１、２、３、４、５、６、７、８、９、１０、１１、１２または１３に記載の電源供給制御装置において、前記半導体スイッチ、前記基準電圧生成手段、前記検出手段、前記制御手段、前記第２基準電圧生成手段、前記第２検出手段または前記過熱保護手段を、同一チップ上に形成したものである。
【００２７】
また、請求項１５に係る電源供給制御装置は、請求項１４に記載の電源供給制御装置において、前記基準電圧生成手段内の前記第２負荷または前記第２基準電圧生成手段内の前記第３負荷を、前記チップ外部に設置したものである。
【００２８】
また、請求項１６に係る電源供給制御装置は、請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４または１５に記載の電源供給制御装置において、前記制御手段による前記半導体スイッチのオン／オフ制御の周期を制御用クロックとして使用するものである。
【００２９】
また、請求項１７に係る電源供給制御装置は、請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５または１６に記載の電源供給制御装置において、前記半導体スイッチがオン状態となった後の一定期間、前記制御手段による前記半導体スイッチのオン／オフ制御を禁止する禁止手段を具備するものである。
【００３０】
また、請求項１８に係る電源供給制御装置は、請求項１３、１４、１５、１６または１７に記載の電源供給制御装置において、前記制御手段による前記半導体スイッチのオン／オフ制御時に、前記過熱保護手段によるオフ制御を速める過熱遮断促進手段を具備するものである。
【００３１】
また、請求項１９に係る電源供給制御装置は、請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７または１８に記載の電源供給制御装置において、前記制御手段による前記半導体スイッチのオン／オフ制御回数を積算し、該制御回数が所定回数に達したときに前記半導体スイッチをオフ制御する回数制御手段を具備するものである。
【００３２】
また、請求項２０に係る電源供給制御方法は、制御信号入力端子へ供給される制御信号に応じてスイッチング制御され電源から負荷への電力供給を制御する半導体スイッチを備えた電源供給制御装置の電源供給制御方法において、前記半導体スイッチの端子間電圧の電圧特性とほぼ等価な電圧特性を持つ基準電圧を生成する基準電圧生成ステップと、前記半導体スイッチの端子間電圧と前記基準電圧との差を検出する電圧検出ステップと、検出された端子間電圧と基準電圧との差に応じて前記半導体スイッチをオン／オフ制御する制御ステップとを具備し、前記基準電圧生成ステップでは、前記基準電圧の電圧特性を、前記半導体スイッチおよび負荷に正常動作範囲での最大電流を超える目標電流が流れる状態における前記半導体スイッチの電圧特性とほぼ等価であるように設定するものである。
【００３４】
また、請求項２１に係る電源供給制御方法は、請求項２０に記載の電源供給制御方法において、前記制御ステップは、検出された端子間電圧と基準電圧との差が第１しきい値を超えたときに前記半導体スイッチをオフ制御するオフ制御ステップと、検出された端子間電圧と基準電圧との差が第２しきい値を下回ったときに前記半導体スイッチをオン制御するオン制御ステップとを具備するものである。
【００３５】
また、請求項２２に係る電源供給制御方法は、請求項２０または２１に記載の電源供給制御方法において、前記半導体スイッチが過熱した場合に該半導体スイッチをオフ制御して保護する過熱保護ステップを具備するものである。
【００３６】
また、請求項２３に係る電源供給制御方法は、請求項２０、２１または２２に記載の電源供給制御方法において、前記半導体スイッチがオン状態となった後の一定期間、前記制御ステップによる前記半導体スイッチのオン／オフ制御を禁止する禁止ステップを具備するものである。
【００３７】
また、請求項２４に係る電源供給制御方法は、請求項２２または２３に記載の電源供給制御方法において、前記制御ステップによる前記半導体スイッチのオン／オフ制御時に、前記過熱保護ステップによるオフ制御を速めるものである。
【００３８】
さらに、請求項２５に係る電源供給制御方法は、請求項２０、２１、２２、２３または２４に記載の電源供給制御方法において、前記制御ステップによる前記半導体スイッチのオン／オフ制御回数を積算し、該制御回数が所定回数に達したときに前記半導体スイッチをオフ制御する回数制御ステップを具備するものである。
【００３９】
本発明の請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３に係る電源供給制御装置および請求項２０、２１、２２に係る電源供給制御方法では、電源から負荷への電力供給を半導体スイッチによってスイッチング制御する際に、基準電圧生成手段（基準電圧生成ステップ）により半導体スイッチの端子間電圧の電圧特性とほぼ等価な電圧特性を持つ基準電圧を生成し、半導体スイッチの端子間電圧と基準電圧との差を検出手段（検出ステップ）によって検出し、制御手段（制御ステップ）により該検出された端子間電圧と基準電圧との差に応じて半導体スイッチをオン／オフ制御する。
【００４０】
ここで、半導体スイッチ（並びに、後述の第２半導体スイッチおよび第３半導体スイッチ）には、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）や静電誘導型トランジスタ（ＳＩＴ：Static Inducted Transistor）、或いは、エミッタスイッチド・サイリスタ（ＥＳＴ）、ＭＯＳ制御サイリスタ（ＭＣＴ）等のＭＯＳ複合型デバイスやＩＧＢＴ（Insulated Gate Bipolar Transistor）等の他の絶縁ゲート型パワーデバイス等のスイッチング素子が該当する。なお、これらのスイッチング素子はｎチャネル型、ｐチャネル型の何れであってもかまわない。
【００４１】
特に、請求項１に係る電源供給制御装置では、基準電圧生成手段を、第２半導体スイッチと第２負荷とを直列接続した回路を半導体スイッチおよび負荷に並列に接続して構成し、第２半導体スイッチの端子間電圧を基準電圧として生成するのが望ましく、また、請求項５に係る電源供給制御装置では、第２基準電圧生成手段を、第３半導体スイッチと第３負荷とを直列接続した回路を半導体スイッチおよび負荷に並列に接続して構成し、第３半導体スイッチの端子間電圧を第２基準電圧として生成し、第２検出手段によって半導体スイッチの端子間電圧と第２基準電圧との差を検出するのが望ましい。
【００４２】
また、請求項２に係る電源供給制御装置および請求項２０に係る電源供給制御方法では、基準電圧生成手段（基準電圧生成ステップ）における基準電圧が持つ電圧特性を、半導体スイッチおよび負荷に正常動作範囲での最大電流を超える目標電流が流れる状態における電圧特性とほぼ等価とするのが望ましく、また、請求項６に係る電源供給制御装置では、第２基準電圧生成手段の基準電圧が持つ電圧特性を、半導体スイッチおよび負荷に正常動作範囲での最小電流を下回る目標電流が流れる状態における電圧特性とほぼ等価とするのが望ましく、さらに、請求項３、７に係る電源供給制御装置では、半導体スイッチと第２半導体スイッチまたは第３半導体スイッチは、オフ状態からオン状態へ遷移する際の端子間電圧の過渡的な電圧特性について等価な特性を持つのが望ましい。
【００４３】
半導体スイッチとして例えばＦＥＴを使用した場合、電力供給経路の一部を成すＦＥＴの端子間電圧（ドレイン−ソース間電圧）は、オフ状態からオン状態へ遷移する際の（例えば、ｎチャネル型ＦＥＴの場合の立ち下がり）電圧特性において、電力供給経路および負荷の状態、即ち、経路が持つ配線インダクタンス並びに配線抵抗および短絡抵抗に基づく時定数に応じて変化する。例えば、短絡が発生していない通常動作では所定電圧以下に速やかに収れんするが、完全短絡が発生している場合には該所定電圧以下にならない。また、ある程度の短絡抵抗を持つ不完全短絡が発生している場合には、該所定電圧に収れんするものの収れんするまでに長い時間を要する。
【００４４】
本発明は、このような半導体スイッチにおけるオフ状態からオン状態に遷移する際の過渡的な半導体スイッチの電圧特性を利用している。つまり、半導体スイッチの端子間電圧と基準電圧生成手段（基準電圧生成ステップ）または第２基準電圧生成手段によって生成された基準電圧または第２基準電圧（正常状態）との差を検出することによって、電力供給経路の一部を成す半導体スイッチの端子間電圧（即ち、電力供給経路の電流）が正常状態から逸脱している程度を判定するものである。すなわち、基準電圧が持つ電圧特性を負荷に正常動作範囲での最大電流を超える目標電流が流れる状態における電圧特性と極力等価となるように設定すれば、検出手段（検出ステップ）によって過大電流を検出することができ、また、第２基準電圧が持つ電圧特性を負荷に正常動作範囲での最小電流を下回る目標電流が流れる状態における電圧特性と極力等価となるように設定すれば、第２検出手段によって過小電流を検出することができる。
【００４５】
したがって、電流検出を行うために電力の供給経路に直列接続される従来のようなシャント抵抗を不要として装置の熱損失を抑えることができ、また、完全短絡による過電流のみならず、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流をもハードウェア回路またはマイコン等のプログラム処理によって連続的に検出可能である。さらに、シャント抵抗を用いずに過電流の検出が可能であり、特に半導体スイッチのオン／オフ制御をハードウェア回路で構成した場合はマイコンも不要であるため、実装スペースを縮小できるとともに、装置コストを大幅に削減可能である。
【００４６】
また特に、請求項４に係る電源供給制御装置では、第２半導体スイッチの電流容量が半導体スイッチの電流容量よりも小さくなるように設定し、負荷および第２負荷の抵抗値比が半導体スイッチおよび第２半導体スイッチの電流容量比と極力反比例するように設定する。ここで、半導体スイッチおよび第２半導体スイッチの電流容量比の取り方は、例えば、半導体スイッチおよび第２半導体スイッチがＦＥＴで形成される場合には該スイッチを並列接続して形成するトランジスタ数の比によって実現すればよい。またこの時、第２負荷の抵抗値は、負荷の抵抗値×（半導体スイッチの電流容量／第２半導体スイッチの電流容量）として決定される。なお、第２負荷に例えば固定抵抗を用いるとき、ランプ負荷のようにフィラメントが冷えている時と熱せられている時とで負荷の抵抗値が異なる場合には、負荷および第２負荷の抵抗値比を半導体スイッチおよび第２半導体スイッチの電流容量比にぴったりと合わせることができないことから、このような場合には、ランプ負荷が連続点灯している時の負荷抵抗値に合わせて第２負荷の抵抗値を設定するなどして極力合わせるようにするのが望ましい。このような回路規定を設定することにより、第２半導体スイッチおよび第２負荷を持つ基準電圧生成手段の回路構成を小型化でき、実装スペースを縮小できるとともに、装置コストを削減できる。
【００４７】
また特に、請求項８に係る電源供給制御装置では、第３半導体スイッチの電流容量が半導体スイッチの電流容量よりも小さくなるように設定し、負荷および第３負荷の抵抗値比が半導体スイッチおよび第３半導体スイッチの電流容量比と極力反比例するように設定する。請求項４に係る電源供給制御装置と同様に、回路規定を設定することにより、第３半導体スイッチおよび第３負荷を持つ第２基準電圧生成手段の回路構成を小型化でき、実装スペースを縮小できるとともに、装置コストを削減できる。
【００４８】
また特に、請求項９に係る電源供給制御装置では、第２負荷または第３負荷に複数個の抵抗を具備して、該複数個の抵抗を選択的に接続することにより第２負荷または第３負荷の抵抗値を可変設定する。半導体スイッチの端子間電圧（即ち、電力供給経路の電流）が正常状態から逸脱している程度を判定する際の基準電圧生成手段または第２基準電圧生成手段の設定値、換言すれば、短絡故障等による過電流判定を行うための基準は第２負荷の抵抗値を変えることによって、また微小電流判定を行うための基準は第３負荷の抵抗値を変えることによって、それぞれ行うことができる。例えば、第２負荷または第３負荷をチップ上に形成する場合には、チップ内部に複数個の抵抗を設置し、チップをパッケージするとき、またはベアチップ実装するときに選択接続することにより上記基準電圧生成手段または第２基準電圧生成手段の設定値（基準）を目標の仕様に設定することが可能となる。これにより、電源供給制御装置を集積化する場合でも１種類のチップで複数の仕様をカバーすることが可能となる。また抵抗の可変設定により、負荷の種別（ヘッドランプ、駆動モータ等）に応じた完全短絡、不完全短絡の切り分けを確実に検出することが可能となり、短絡故障に対する保護を精度良く行うことができる。
【００４９】
また特に、請求項１０に係る電源供給制御装置では、第２負荷または第３負荷に並列接続された可変抵抗を具備し、該可変抵抗の抵抗値を変えることにより第２負荷または第３負荷の抵抗値を等価的に可変設定する。例えば、第２負荷または第３負荷をチップ上に形成する場合には、チップ外部に並列接続の可変抵抗を設置し、該可変抵抗を調整することにより上記基準電圧生成手段または第２基準電圧生成手段の設定値（基準）を目標の仕様に設定することが可能となる。これにより、電源供給制御装置を集積化する場合でも１種類のチップで複数の仕様をカバーすることが可能となる。また抵抗の可変設定により、負荷の種別（ヘッドランプ、駆動モータ等）に応じた完全短絡、不完全短絡の切り分けを確実に検出することが可能となり、短絡故障に対する保護を精度良く行うことができる。第２負荷抵抗をチップ上に形成すると、チップの温度上昇に伴う抵抗値の温度ドリフトが発生し、負荷抵抗に対して電流容量比で決めた抵抗値からずれてくる。これを防止するために、第２負荷抵抗をチップの外部に設置して、チップの温度変化の影響を受け難くする構成とすることも可能である。この場合、仕様に合わせて抵抗値を選択設定することにより、１種類のチップで複数の仕様をカバーすることができる。
【００５０】
また特に、請求項１１に係る電源供給制御装置では、半導体スイッチの端子間電圧を分圧手段により抵抗値の比に基づく分圧比で分圧して検出手段に供給するようにし、該分圧手段の分圧比を抵抗値の可変設定により調整する。例えば、第２負荷をチップ上に形成する場合には、チップ外部に分圧比調整用の可変抵抗を設置し、該可変抵抗を調整することにより上記基準電圧生成手段の設定値（基準）を目標の仕様に設定することが可能となる。これにより、電源供給制御装置を集積化する場合でも１種類のチップで複数の仕様をカバーすることが可能となる。また抵抗の可変設定により、負荷の種別（ヘッドランプ、駆動モータ等）に応じた完全短絡、不完全短絡の切り分けを確実に検出することが可能となり、短絡故障に対する保護を精度良く行うことができる。
【００５１】
また特に、請求項１２に係る電源供給制御装置および請求項２１に係る電源供給制御方法では、制御手段（制御ステップ）において、（オフ制御ステップにより、）検出された端子間電圧と基準電圧との差が第１しきい値を超えたときに半導体スイッチをオフ制御し、（オン制御ステップにより、）検出された端子間電圧と基準電圧との差が第２しきい値を下回ったときに半導体スイッチをオン制御することにより、簡単な制御回路で周期の安定したオン／オフ動作を実現できる。
【００５２】
特に、請求項１３に係る電源供給制御装置および請求項２２に係る電源供給制御方法のように、半導体スイッチが過熱した場合に該半導体スイッチをオフ制御して保護する過熱保護手段（過熱保護ステップ）を備える場合には、ある程度の短絡抵抗を持つ不完全短絡が発生したとき、制御手段（制御ステップ、即ちオフ制御ステップおよびオン制御ステップ）により、半導体スイッチのオン／オフ制御を繰り返し行って電流を大きく変動させ、半導体スイッチの周期的な発熱作用によって過熱保護手段（過熱保護ステップ）による半導体スイッチの遮断を速めることができる。とりわけ電源供給制御装置によれば、従来マイコン等のプログラム処理によってしか行えなかった不完全短絡（レアショート）発生時の異常電流に対して、マイコン等の外部からの制御無しに電源供給制御装置自身のハードウェア回路のみによる対処が可能であり、回路のシンプル化、並びにそれによるコスト低減を実現できる。
【００５３】
また、請求項１４に係る電源供給制御装置では、半導体スイッチ、第２半導体スイッチおよび第２負荷を含む基準電圧生成手段、検出手段、制御手段、第２基準電圧生成手段、第２検出手段または過熱保護手段を、同一チップ上に形成するのが望ましく、請求項１５に係る電源供給制御装置では、基準電圧生成手段内の第２負荷または第２基準電圧生成手段内の第３負荷を該チップ外部に設置するのが望ましい。このように同一チップ上で集積化することにより、装置の回路構成を小型化でき、実装スペースを縮小できるとともに、装置コストを削減できる。また、本発明の電流検出手法は、検出手段または第２検出手段による半導体スイッチの端子間電圧と基準電圧または第２基準電圧との差の検出によって行われることから、同一チップ上に半導体スイッチおよび第２半導体スイッチまたは第３半導体スイッチを形成することにより、電流検出における同相的誤差要因、即ち電源電圧、温度ドリフトやロット間のバラツキによる影響を除去（削減）することができる。さらに、第２負荷または第３負荷をチップ外部に設置することにより、基準電圧または第２基準電圧へのチップの温度変化の影響を受け難くすることができ、高精度の電流検出を実現することが可能となる。
【００５４】
なお、半導体スイッチの電源側端子および制御信号入力端子と、基準電圧生成手段の第２半導体スイッチまたは第２基準電圧生成手段の第３半導体スイッチの電源側端子および制御信号入力端子とをそれぞれ互いに接続し、第２半導体スイッチまたは第３半導体スイッチの負荷側端子を負荷とは独立した第２負荷または第３負荷に接続した構成とすれば、半導体スイッチの負荷側端子電位と第２半導体スイッチまたは第３半導体スイッチの負荷側端子電位を比較することにより、電力供給経路に流れる電流が正常範囲か異常範囲かの判定を行うことができる。このように、半導体スイッチおよび第２半導体スイッチまたは第３半導体スイッチの端子を共通化することにより、同一チップへの集積化を容易に実現することが可能となる。
【００５５】
また、請求項１６に係る電源供給制御装置では、制御手段による半導体スイッチのオン／オフ制御の周期を制御用クロックとして使用する。これにより、制御用クロックに専用の発振回路が不要となる。また、半導体スイッチをＦＥＴで実現した場合、負荷電流の変化に対するドレイン−ソース間電圧の変化はピンチオフ領域の方がオーミック領域より大きいので、ＦＥＴがオン／オフ制御の間はピンチオフ領域でオフ状態に遷移する（ピンチオフ領域をパスしてオーミック領域でオフ状態に遷移することはない）こととなり、したがって、ＦＥＴのオン／オフ制御の周期が安定したものとなり、制御クロックとして安定したクロックが得られることになる。なお、本明細書中では、ＦＥＴの素子特性における「ピンチオフ領域」および「オーミック領域」という語を用いるが、これら語の正確な定義については、"Analysis  and  Design  of  ANALOG  INTEGRATED  CIRCUITS"（Third  Edition），PAUL  R.  GRAY，ROBERT  G  MEYER著の６６頁を参照されたい。
【００５６】
また、請求項１７に係る電源供給制御装置および請求項２３に係る電源供給制御方法では、半導体スイッチがオン状態となった後の一定期間、制御手段（制御ステップ）による半導体スイッチのオン／オフ制御を禁止手段（禁止ステップ）によって禁止する。通常、負荷立ち上げ時には、定常状態の何倍もの突入電流が電力供給経路に流れることとなるが、この突入電流に対して制御手段（制御ステップ）による過電流制御が行われると、負荷が定常状態に至るまでに時間を要してしまい、負荷自身の応答が遅れてしまう場合がある。本発明では、禁止手段（禁止ステップ）の禁止制御によってこのような問題を解消することができる。
【００５７】
また、請求項１８に係る電源供給制御装置および請求項２４に係る電源供給制御方法では、制御手段（制御ステップ）による半導体スイッチのオン／オフ制御時に、過熱保護手段（過熱保護ステップ）によるオフ制御を過熱遮断促進手段によって速める。完全短絡による過電流が検出された場合には、すぐに過熱保護手段が機能して半導体スイッチを過熱遮断（オフ制御）することが可能であるが、不完全短絡の場合には、半導体スイッチのオン／オフ制御を繰り返し行って、半導体スイッチの周期的な発熱作用によって過熱保護手段を機能させるので、過熱遮断までの時間が相対的に長くなることが考えられる。本発明では、過熱遮断促進手段によって不完全短絡の場合でも半導体スイッチの遮断を速めることができる。
【００５８】
さらに、請求項１９に係る電源供給制御装置および請求項２５に係る電源供給制御方法では、回数制御手段（回数制御ステップ）により、制御手段（制御ステップ）による半導体スイッチのオン／オフ制御回数を積算し、該制御回数が所定回数に達したときに半導体スイッチをオフ制御する。完全短絡による過電流が検出された場合には、すぐに過熱保護手段が機能して半導体スイッチを過熱遮断（オフ制御）することが可能であるが、不完全短絡の場合には、半導体スイッチのオン／オフ制御を繰り返し行って、半導体スイッチの周期的な発熱作用によって過熱保護手段を機能させるので、過熱遮断までの時間が相対的に長くなることが考えられる。本発明では、半導体スイッチのオン／オフ制御回数が所定回数に達したときにオフ制御させるので、不完全短絡の場合でも半導体スイッチの遮断を任意に設定した時間まで速めることができる。
【００５９】
【発明の実施の形態】
以下、本発明に係る電源供給制御装置および電源供給制御方法の実施の形態例について、〔第１の実施形態〕、〔第２の実施形態〕、〔第３の実施形態〕、〔第４の実施形態〕、〔第５の実施形態〕、〔第６の実施形態〕、〔変形例〕、〔第７の実施形態〕、〔第８の実施形態〕を、順に図１乃至図１８を参照して詳細に説明する。以下の説明では、電源供給制御装置および電源供給制御方法は、例えば自動車においてバッテリからの電源を選択的にランプ等の各負荷に供給して、負荷への電力供給を制御する装置に適用した実施の形態例について説明するが、本発明はこのような形態に限定されるものではなく、電源から負荷への電力供給をスイッチング制御する電源供給制御装置および電源供給制御方法であればどのような形態であっても適用可能である。
【００６０】
ここで、図１は本発明の第１の実施形態の電源供給制御装置の回路構成図、図２は実施形態で使用する半導体スイッチ（主制御ＦＥＴ）の詳細な回路構成図、図３、図４および図５は実施形態の電源供給制御装置および電源供給制御方法が利用する原理を説明する説明図、図６は短絡故障時および通常動作時の実施形態の電源供給制御装置における半導体スイッチの電流と電圧を例示する波形図、図７は本発明の第２の実施形態の電源供給制御装置の回路構成図、図８は本発明の第３の実施形態の電源供給制御装置の回路構成図、図９および図１０は本発明の第４の実施形態の電源供給制御装置の回路構成図、図１１および図１２は本発明の第５の実施形態の電源供給制御装置の回路構成図、図１３および図１４は本発明の第６の実施形態の電源供給制御装置の回路構成図、図１５は変形例の電源供給制御装置における第２負荷（抵抗）の構成を説明する回路図、図１６および図１７は本発明の第７の実施形態の電源供給制御装置の回路構成図、図１８は本発明の第８の実施形態の電源供給制御装置の回路構成図である。
【００６１】
〔第１の実施形態〕
本発明の第１の実施形態の電源供給制御装置について、図１を参照して説明すると、本実施形態の電源供給制御装置は、電源１０１の出力電圧ＶＢを負荷１０２に供給する経路に、半導体スイッチとしての主制御ＦＥＴＱＡのドレインＤ−ソースＳＡを直列接続した構成である。ここで、主制御ＦＥＴＱＡにはＤＭＯＳ構造のＮＭＯＳ型を使用しているがＰＭＯＳ型でも実現可能である。
【００６２】
また同図において、主制御ＦＥＴＱＡを駆動制御する部分については、リファレンスＦＥＴＱＢ、抵抗Ｒ１，Ｒ２，Ｒ５，Ｒ８，Ｒ１０，ＲＧ，Ｒｒ，ＲＶ、ツェナーダイオードＺＤ１、ダイオードＤ１、コンパレータＣＭＰ１、駆動回路１１１およびスイッチＳＷ１を備えた構成である。なお、参照符号として抵抗には“Ｒ"とそれに続く数字および文字を使用しているが、以下の説明では参照符号として使用すると共に、それぞれ該抵抗の抵抗値をも表すものとする。また、図１中の点線で囲った部分１１０ａはアナログ集積化されるチップ部分を示す。
【００６３】
負荷１０２は例えばヘッドライトやパワーウィンドウの駆動モータ等々であり、ユーザ等がスイッチＳＷ１をオンさせることにより機能する。駆動回路１１１には、コレクタ側が電位ＶＰに接続されたソーストランジスタＱ５と、エミッタ側が接地電位（ＧＮＤ）に接続されたシンクトランジスタＱ６とを直列接続して備え、スイッチＳＷ１のオン／オフ切換えによる切換え信号に基づき、ソーストランジスタＱ５およびシンクトランジスタＱ６をオン／オフ制御して、主制御ＦＥＴＱＡを駆動制御する信号を出力する。なお図中、ＶＢは電源１０１の出力電圧であり、例えば１２［Ｖ］である。また、ＶＰはチャージポンプの出力電圧であり、例えばＶＢ＋１０［Ｖ］である。
【００６４】
半導体スイッチとしての主制御ＦＥＴＱＡは、より詳しくは図２に示すような構成を備えている。図２において、主制御ＦＥＴＱＡは、内蔵抵抗ＲＧ、温度センサ１２１、ラッチ回路１２２および過熱遮断用ＦＥＴＱＳを備えている。なお、ＺＤ１はゲートＧ−ソースＳＡ間を１２［Ｖ］に保ってゲートＧに過電圧が印加されようとした場合にこれをバイパスさせるツェナーダイオードである。
【００６５】
つまり、本実施形態で使用する主制御ＦＥＴＱＡは、主制御ＦＥＴＱＡが規定以上の温度まで上昇したことが温度センサ１２１によって検出された場合には、その旨の検出情報がラッチ回路１２２に保持され、ゲート遮断回路としての過熱遮断用ＦＥＴＱＳがオン動作となることによって、主制御ＦＥＴＱＡを強制的にオフ制御する過熱遮断機能を備えている。
【００６６】
温度センサ１２１は４個のダイオードが縦続接続されてなり、実装上、温度センサ１２１は主制御ＦＥＴＱＡの近傍に配置形成されている。主制御ＦＥＴＱＡの温度が上昇するにつれて温度センサ１２１の各ダイオードの抵抗値が減少するので、ＦＥＴＱ５１のゲート電位が“Ｌ"レベルとされる電位まで下がると、ＦＥＴＱ５１がオン状態からオフ状態に遷移する。これにより、ＦＥＴＱ５４のゲート電位が主制御ＦＥＴＱＡのゲート制御端子（Ｇ）の電位にプルアップされ、ＦＥＴＱ５４がオフ状態からオン状態に遷移して、ラッチ回路１２２に“１"がラッチされることとなる。このとき、ラッチ回路１２２の出力が“Ｈ"レベルとなって過熱遮断用ＦＥＴＱＳがオフ状態からオン状態に遷移するので、主制御ＦＥＴＱＡの真のゲート（ＴＧ）と主制御ＦＥＴＱＡのソース（ＳＡ）が同電位になって、主制御ＦＥＴＱＡがオン状態からオフ状態に遷移して、過熱遮断されることとなる。
【００６７】
また、本実施形態の電源供給制御装置では、負荷１０２または主制御ＦＥＴＱＡのソース（ＳＡ）と負荷１０２間において発生する短絡故障による過電流、或いは不完全短絡故障による異常電流に対する保護機能をも備えている。以下、図１を参照して、この保護機能を実現する構成について説明する。
【００６８】
先ず、特許請求の範囲にいう基準電圧発生手段は、リファレンスＦＥＴ（第２半導体スイッチ）ＱＢおよび抵抗（第２負荷）Ｒｒで構成されている。リファレンスＦＥＴＱＢのドレインおよびゲートはそれぞれ主制御ＦＥＴＱＡのドレイン（Ｄ）および真のゲート（ＴＧ）に接続され、リファレンスＦＥＴＱＢのソース（ＳＢ）は抵抗Ｒｒの一方の端子に接続され、抵抗Ｒｒの他の端子は接地電位（ＧＮＤ）に接続されている。このように、リファレンスＦＥＴＱＢおよび主制御ＦＥＴＱＡのドレイン（Ｄ）およびゲート（ＴＧ）を共通化することにより同一チップ（１１０ａ）への集積化を容易にすることができる。
【００６９】
また、リファレンスＦＥＴＱＢおよび主制御ＦＥＴＱＡは同一プロセスで同一チップ（１１０ａ）上に形成されたものを使用している。本実施形態における電流検出手法は、コンパレータＣＭＰ１による主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA と基準電圧との差の検出によって行われることから、同一チップ上にリファレンスＦＥＴＱＢおよび主制御ＦＥＴＱＡを形成することにより、電流検出における同相的誤差要因、即ち電源電圧、温度ドリフトやロット間のバラツキによる影響を除去（削減）することができる。さらに、抵抗Ｒｒ（第２負荷）をチップ１１０ａの外部に設置しているので、基準電圧へのチップ１１０ａの温度変化の影響を受け難くすることができ、高精度の電流検出を実現することが可能となる。
【００７０】
また、リファレンスＦＥＴＱＢの電流容量が主制御ＦＥＴＱＡの電流容量よりも小さくなるように、それぞれのＦＥＴを構成する並列接続のトランジスタ数の比を（リファレンスＦＥＴＱＢのトランジスタ数：１個）＜（主制御ＦＥＴＱＡのトランジスタ数：１０００個）となるように構成している。
【００７１】
さらに、抵抗Ｒｒの抵抗値は、後述のように負荷１０２の抵抗値×（主制御ＦＥＴＱＡのトランジスタ数：１０００個／リファレンスＦＥＴＱＢのトランジスタ数：１個）の値となるように設定される。この抵抗Ｒｒの設定により、主制御ＦＥＴＱＡに負荷電流（５［Ａ］）が流れたときに抵抗Ｒｒに５［ｍＡ］の電流が流れると、主制御ＦＥＴＱＡと同じドレイン−ソース間電圧ＶDSをリファレンスＦＥＴＱＢに発生させることができる。また、以上のような回路規定により、リファレンスＦＥＴＱＢおよび抵抗Ｒｒで構成される基準電圧発生手段の構成を極力小型化することができ、実装スペースを縮小して装置コストを低減することができる。
【００７２】
可変抵抗ＲＶはチップ外部に設置され、抵抗Ｒ２に並列に接続される。可変抵抗ＲＶの抵抗値を変えることにより抵抗Ｒ２の抵抗値を等価的に可変設定する。すなわち、抵抗Ｒ１，Ｒ２，ＲＶは、主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA を抵抗値の比に基づく分圧比で分圧してコンパレータＣＭＰ１に供給する分圧手段に該当しており、該分圧比を抵抗ＲＶの可変設定により調整する。これにより、基準電圧生成手段の固定された設定値（基準）に対してコンパレータＣＭＰ１の出力を“Ｈ"レベルから“Ｌ"レベルに切替えるドレイン−ソース間電圧ＶDSのしきい値を変えることが可能となる。これにより、アナログ集積化する場合でも１種類のチップ１１０ａで複数の仕様をカバーすることが可能となる。
【００７３】
コンパレータＣＭＰ１は、特許請求の範囲にいう検出手段の一部を成す。コンパレータＣＭＰ１の“＋"入力端子には、主制御ＦＥＴＱＡのドレインＤ−ソースＳＡ間電圧ＶDSAを抵抗Ｒ１と抵抗Ｒ２および可変抵抗ＲＶの並列抵抗（Ｒ２‖ＲＶ）とで分圧した電圧が抵抗Ｒ５を介して供給されている。また、コンパレータＣＭＰ１の“−"入力端子には、リファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDSBが供給されている。つまり、“−"入力端子に供給される電位より“＋"入力端子に供給される電位が大きいときに出力は有効（“Ｈ"レベル）となり、“−"入力端子に供給される電位より“＋"入力端子に供給される電位が小さいときに無効（“Ｌ"レベル）となる。なお、後述のように、コンパレータＣＭＰ１は一定のヒステリシスを持っている。
【００７４】
次に、以上説明した本実施形態の電源供給制御装置の回路構成を踏まえて、電源供給制御方法を説明する。具体的な動作説明を行う前に、図３、図４および図５を参照して、本実施形態の電源供給制御装置および電源供給制御方法が利用する原理について説明する。ここで、図３はオフ状態からオン状態への遷移時のドレイン−ソース間電圧の立ち下がり特性の説明図、図４は概念的回路図、図５は主制御ＦＥＴのドレイン電流とゲート−ソース間電圧との特性を説明する説明図である。
【００７５】
半導体スイッチとして主制御ＦＥＴＱＡを使用した場合、電源１０１から負荷１０２への電力供給経路は、概念的に図４に示すような回路として表される。負荷１０２には電力供給経路の配線インダクタンスＬ０と配線抵抗Ｒ０とを含む。なお、経路または負荷１０２において短絡故障が発生した場合にはＲ０には短絡抵抗も含まれることとなる。ここで短絡抵抗は、本実施形態が適用対象としている自動車において負荷１０２をヘッドライトと仮定した場合には、上述の完全短絡（デッドショート）の場合に約４０［ｍΩ］以下であり、不完全短絡の場合は約４０〜５００［ｍΩ］である。
【００７６】
このような電力供給経路の一部を成す主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSは、主制御ＦＥＴＱＡがオフ状態からオン状態へ遷移する際の立ち下がり電圧特性として、図３に示す如くなる。即ち、短絡の場合、基準負荷（通常動作）の場合、負荷１０２が抵抗１［ＫΩ］の場合についての立ち下がり電圧特性である。このように、立ち下がり特性は、電力供給経路および負荷の状態、即ち、経路が持つ配線インダクタンス並びに配線抵抗および短絡抵抗に基づく時定数に応じて変化する。
【００７７】
このようなドレイン−ソース間電圧ＶDSの特性の変化を利用して過電流検出を行う手法として、以下で説明する手法の他に、所定タイミングで所定しきい値との比較を行って過電流検出を行う手法が考えられるが、所定タイミングを規定する手段および所定しきい値との比較手段を構成するために、コンデンサや複数の抵抗といった部品を必要とし、これらの部品がばらつくと検出誤差となってしまうという問題がある。また、コンデンサが必要であり、該コンデンサはチップ内に搭載できないことから、外付け部品が必要となり、装置コストのアップ要因となってしまうという問題もあった。
【００７８】
図３において、主制御ＦＥＴＱＡがオン状態に遷移してドレイン−ソース間電圧ＶDSが飽和するまでの期間は、主制御ＦＥＴＱＡはピンチオフ領域で動作する。
【００７９】
また、負荷１０２の抵抗が１［ＫΩ］のときのドレイン−ソース間電圧ＶDSの変化について、次のように考察できる。つまり、第１に、例えば主制御ＦＥＴＱＡに日立製の「ＨＡＦ２００１」を使用した場合、電源電圧１２［Ｖ］のとき、ドレイン電流ＩＤ＝１２［ｍＡ］だから、ゲート−ソース間電圧ＶTGS は、ほぼしきい値電圧１．６［Ｖ］に維持される。第２に、駆動回路１１１によるゲート（Ｇ）への充電は継続されるから、このまま行くとゲート−ソース間電圧ＶTGS は上昇して行ってしまうが、ドレイン−ソース間電圧ＶDSが低下して、ゲートードレイン間の容量ＣGDの電荷を放電させるので、ゲート−ソース間電圧ＶTGS に達する電荷を吸収してしまうことになる。即ち、ドレイン−ソース間電圧ＶDSはゲート−ソース間電圧ＶTGS に達した電荷が電位上昇を生じさせないだけの電荷をゲート−ドレイン間の容量ＣGDから放電させるような速度で降下することになる。これにより、ゲート−ソース間電圧ＶTGS は約１．６［Ｖ］に維持される。そして、ゲート−ドレイン間電圧ＶTGD の低下につられてドレイン−ソース間電圧ＶDSも低下する。なお、この時、電荷を吸収する要因は２つあり、第１はゲート−ドレイン間電圧ＶTGD の低下によるゲートードレイン間容量ＣGDの放電（ミラー容量）であり、第２はｎ領域の空乏層減少によるゲートードレイン間容量ＣGDの容量増大である。
【００８０】
また、負荷抵抗＝１［ＫΩ］時のドレイン−ソース間電圧ＶDSの変化について、次のような解釈も可能である。つまり、主制御ＦＥＴＱＡがオン状態に遷移した後の各経過時点で、駆動回路１１１によってゲート（Ｇ）に送られる充電電荷を吸収し、真のゲート（ＴＧ）の電圧ＶTGS を一定に保つようなドレイン−ソース間電圧ＶDSの値を表している。したがって、ある経過時間の後にドレイン−ソース間電圧ＶDSが図３の負荷抵抗＝１［ＫΩ］時の曲線より上側にあれば、ゲート−ソース間電圧ＶTGS は１．６［Ｖ］よりも高くなっていることを意味する。
【００８１】
さらに、同一経過時間における図３の負荷抵抗＝１［ＫΩ］時の曲線からの距離をΔＶDSGAP とすると、ΔＶDSGAP ×ＣGD分の電荷をゲート−ソース間電圧ＶTGS から引き去れば、ゲート−ソース間電圧ＶTGS は１．６［Ｖ］になることを意味する。換言すれば、ゲート−ソース間電圧ＶTGS は１．６［Ｖ］からこの電荷分だけ電位が上昇していることを意味する。このことを式で示せば次式となる。
ＶTGS −１．６＝ΔＶDSGAP ×２ＣGD／（ＣGS＋２ＣGD）
即ち、ΔＶDSGAP は（ゲート−ソース間電圧ＶTGS −１．６［Ｖ］）に比例する。
【００８２】
また、ゲート−ソース間電圧ＶTGS とドレイン電流ＩＤとの間には、図５の特性に示すように、比例に近い１対１の関係がある。ここで、図５の特性は日立製の「ＨＡＦ２００１」のものであり、図中のＶGSはここではゲート−ソース間電圧ＶTGS に相当する。したがって、ΔＶDSGAP は図５の特性に示されるような対応関係に基づいてドレイン電流ＩＤを表すということができる。図５において、ドレイン電流ＩＤ＝１０［Ａ］近辺の分解能は約６０［ｍＶ／Ａ］である。即ち、１［Ａ］のドレイン電流ＩＤの変化が６０［ｍＶ］のゲート−ソース間電圧ＶTGS の変化に対応し、±５［Ａ］のドレイン電流ＩＤの変化に対して±０．３［Ｖ］のゲート−ソース間電圧ＶTGS の変化が対応する。なお、この分解能は従来例においてシャント抵抗ＲＳ＝６０［ｍΩ］相当の分解能に相当する。
【００８３】
なお、ドレイン電流ＩＤがゼロの時はゲートを充電する回路およびミラー容量だけでドレイン−ソース間電圧ＶDSの曲線は決まるが、ドレイン電流ＩＤが流れると、回路のインダクタンスＬC および回路全体の抵抗ＲC の影響を受けることになる。ドレイン電流ＩＤが増大するに連れてドレイン−ソース間電圧ＶDSの曲線は浮き上がって行くが、完全短絡（デッドショート）のようにドレイン電流ＩＤが大きくなると、ドレイン電流ＩＤの立ち上り勾配はゲートを充電する回路による充電速度で決まる一定値に収れんし、したがってゲート−ソース間電圧ＶTGS の曲線も収れんすることとなる。なお、ゲート−ドレイン間電圧ＶTGD が変化ゼロであるときのゲート−ソース間電圧ＶTGS の曲線の立ち上りで決まるドレイン電流ＩＤの立ち上り勾配が極限勾配である。
【００８４】
次に、再び図４に示す概念的回路図を参照しながら、駆動回路１１１がオフ制御を行う時の主制御ＦＥＴＱＡにおける動作（ドレイン−ソース間電圧ＶDSおよびドレイン電流ＩＤの力関係）について詳細に説明する。
【００８５】
駆動回路１１１のソーストランジスタＱ５がオフ状態に遷移してシンクトランジスタＱ６がオン状態に遷移すると、真のゲート（ＴＧ）に蓄積された電荷は抵抗ＲＧおよびＲ８並びにシンクトランジスタＱ６を介して放電する。
この時、主制御ＦＥＴＱＡがオーミック領域にある間は、ゲート電荷が放電し、ゲート−ソース間電圧ＶTGS が低下してもドレイン電流ＩＤには殆ど影響を受けない。またドレイン−ソース間電圧ＶDSも殆ど変化しない。
【００８６】
主制御ＦＥＴＱＡがピンチオフ領域に入ると、ゲート電荷の放電はゲート−ソース間電圧ＶTGS を低下させてドレイン電流ＩＤを減少させようとするが、ドレイン電流ＩＤは外部回路で決まる条件で動作を続けようとするので、ドレイン−ソース間電圧ＶDSが増加してゲートードレイン間容量ＣGDを充電することにより、ゲートの放電電荷量をキャンセルしてドレイン電流ＩＤへの影響を無くす働きをする。なお、ドレイン−ソース間電圧ＶDSが変化できる範囲でこのようなカバー動作が続くことになる。また、この現象は、ドレイン電流ＩＤを変化させる力とドレイン−ソース間電圧ＶDSを変化させる力の大小関係から生じるものであり、ドレイン電流ＩＤを変化させる力に比べてドレイン−ソース間電圧ＶDSを変化させる力が圧倒的に弱いことによるものである。
【００８７】
ドレイン電流ＩＤの増加過程で駆動回路１１１がオフ制御を行うようになっても、ドレイン電流ＩＤはドレイン−ソース間電圧ＶDSが変化（増加）できる間は、該ドレイン−ソース間電圧ＶDSの変化によってカバーされ、ドレイン電流ＩＤは増加し続ける。ドレイン−ソース間電圧ＶDSが増加できなくなった時点で、ドレイン電流ＩＤはゲート電荷の放電のみで決まる電位（ゲート−ソース間電圧ＶTGS ）に従って減少する。すなわち、駆動回路１１１がオフ制御を行うようになっても、ドレイン電流ＩＤはドレイン−ソース間電圧ＶDSの変化が終わるまではあまり影響を受けないこととなる。以上のメカニズムが主制御ＦＥＴＱＡのオン／オフ動作の根源になっている。
【００８８】
最後に、ゲートを充電する回路が異なると、同じ負荷電流に対してドレイン−ソース間電圧ＶDSの曲線は変わってくる。したがって、ゲート充電電流は常に同じ条件に保つ必要がある。なお、ゲート充電電流を減らせばドレイン−ソース間電圧ＶDSの曲線は上方にシフトすることになる。この性質を利用して、同じドレイン電流ＩＤに対してドレイン−ソース間電圧ＶDSを増大させるようにすれば、過熱遮断保護機能による過熱遮断を促進させることができる。後述の過熱遮断促進回路（過熱遮断促進手段）はこれを利用したものである。
【００８９】
次に、以上の考察を踏まえて、本実施形態の電源供給制御装置の動作を説明する。先ず、主制御ＦＥＴＱＡおよび基準電圧生成手段（リファレンスＦＥＴＱＢ，抵抗Ｒｒ）について説明する。主制御ＦＥＴＱＡとリファレンスＦＥＴＱＢは１０００：１のカレントミラー（Current mirror）回路を構成し、両者のソース電位が等しいときはドレイン電流ＩＤQA＝１０００×ドレイン電流ＩＤQBとなる。
【００９０】
したがって、主制御ＦＥＴＱＡのドレイン電流としてＩＤQA＝５［Ａ］、リファレンスＦＥＴＱＢのドレイン電流としてＩＤQB＝５［ｍＡ］がそれぞれ流れているときは、主制御ＦＥＴＱＡおよびリファレンスＦＥＴＱＢのそれぞれのドレイン−ソース間電圧ＶDSとゲート−ソース間電圧ＶTGS は一致する。即ち、ＶDSA ＝ＶDSB 、ＶTGSA＝ＶTGSBとなる。ここで、ＶDSA ，ＶDSB はそれぞれ主制御ＦＥＴＱＡ，リファレンスＦＥＴＱＢのドレイン−ソース間電圧であり、ＶTGSA，ＶTGSBはそれぞれ主制御ＦＥＴＱＡ，リファレンスＦＥＴＱＢのゲート−ソース間電圧である。
【００９１】
したがって、リファレンスＦＥＴＱＢが完全にオン状態に遷移しているときは、抵抗Ｒｒの両端にほぼ電源電圧ＶＢが印加されるから、主制御ＦＥＴＱＡに接続する５［Ａ］負荷に等価なリファレンスＦＥＴＱＢの負荷として、抵抗Ｒｒの抵抗値は、Ｒｒ＝１２［Ｖ］／５［ｍＡ］＝１．４［ＫΩ］として決定される。
【００９２】
このように、ここでは、主制御ＦＥＴＱＡに５［Ａ］の負荷電流が流れたときのドレイン−ソース間電圧ＶDSの値（曲線）を基準とするが、主制御ＦＥＴＱＡに対してトランジスタ数比（＝電流容量比）の小さいリファレンスＦＥＴＱＢを用いて基準電圧生成手段を構成することにより、基準電圧生成手段をより小型化して、小さなチップ占有面積で要求機能を実現できるわけである。さらに、上述のように、リファレンスＦＥＴＱＢと主制御ＦＥＴＱＡとを同一プロセスで、同一チップ上に構成することにより、ロット間ばらつき、温度ドリフトの影響を除去することができて、検出精度を大幅に改善できる。
【００９３】
次に、ピンチオフ領域における動作について説明する。主制御ＦＥＴＱＡがオフ状態からオン状態になると、ドレイン電流ＩＤQAは回路抵抗で決まる最終負荷電流値を目指して立ち上がって行く。また、主制御ＦＥＴＱＡのゲート−ソース間電圧ＶTGSAは、ドレイン電流ＩＤQAで決まる値を取り、ドレイン−ソース間電圧ＶDSA の低下によるコンデンサ容量ＣGDのミラー効果でブレーキをかけられながら、これも立ち上がっていく。さらに、リファレンスＦＥＴＱＢのゲート−ソース間電圧ＶTGSBは、リファレンスＦＥＴＱＢが抵抗Ｒｒ＝１．４［ＫΩ］を負荷とするソースフォロアとして動作することにより決まる。
【００９４】
また、主制御ＦＥＴＱＡのゲート−ソース間電圧ＶTGSAは、ドレイン電流ＩＤQAの増加に応じて大きくなって行くので、ゲート−ソース間電圧はＶTGSB＜ＶTGSAとなる。また、ＶDSA ＝ＶTGSA＋ＶTGD 、ＶDSB ＝ＶTGSB＋ＶTGD の関係があるから、ＶDSA −ＶDSB ＝ＶTGSA−ＶTGSBとなる。ここで、ゲート−ソース間電圧の差ＶTGSA−ＶTGSBは、ドレイン電流ＩＤQA−ＩＤQBを表すから、ＶTGSA−ＶTGSBを検出することにより、ＩＤQAと基準電圧発生手段を流れる電流ＩＤQBとの差を得ることができる。基準電圧発生手段を流れる電流ＩＤQBは、ＶDSB が小さくなるにつれて（このときはＶDSA も小さくなっている）ＩＤQA＝５［Ａ］に相当する５［ｍＡ］に近づく。
【００９５】
リファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDSB はコンパレータＣＭＰ１に直接入力され、主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA はＲ１と抵抗Ｒ２で分圧した値（ここでは可変抵抗ＲＶについて考慮に入れないものとする）がコンパレータＣＭＰ１に入力される。即ち、
ＶDSA ×Ｒ１／（Ｒ１＋Ｒ２）  ……（１）
がコンパレータＣＭＰ１に入力されることになる。主制御ＦＥＴＱＡがオン状態に遷移した直後は、リファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDSB ＞（１）であるが、主制御ＦＥＴＱＡのドレイン電流ＩＤQAが増加するに連れて（１）は増加し、ついにはリファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDSB より大きくなり、この時、コンパレータＣＭＰ１の出力は“Ｈ"レベルから“Ｌ"レベルに変化して、駆動回路１１１のオフ制御により、主制御ＦＥＴＱＡをオフ状態に遷移させる。
【００９６】
なお、コンパレータＣＭＰ１では、ダイオードＤ１と抵抗Ｒ５でヒステリシスが形成されている。主制御ＦＥＴＱＡがオフ状態に遷移したとき、駆動回路１１１のシンクトランジスタＱ６によりゲート電位は接地され、ダイオードＤ１のカソード側と主制御ＦＥＴＱＡのドレインＤ間の電位差は、ＶDSA ＋０．７［Ｖ］（ツェナーダイオードＺＤ１の順方向電圧）になるので、抵抗Ｒ１→抵抗Ｒ５→ダイオードＤ１の経路で電流が流れ、コンパレータＣＭＰ１の“＋"入力端子の電位は、駆動回路１１１がオン制御しているときより低下する。したがって、オフ状態に遷移したときより小さいドレイン−ソース間電圧の差ＶDSA −ＶDSB まで主制御ＦＥＴＱＡはオフ状態を維持し、その後オン状態に遷移することとなる。なお、ヒステリシス特性の付け方にはいろいろな方法があるが、これはその一例である。
【００９７】
主制御ＦＥＴＱＡがオフ状態に遷移するときのドレイン−ソース間電圧ＶDSA をしきい値ＶDSAth とすると、次式が成立する。
ＶDSAth −ＶDSB ＝Ｒ２／Ｒ１×ＶDSB  ( at ５［ｍＡ］）  ……（２）
過電流判定値は（２）式で決まることになる。なお、過電流判定値を変更するには、チップ１１０ａ外部に接地されている抵抗Ｒ２に並列接続の可変抵抗ＲＶを調整する。可変抵抗ＲＶの抵抗値を小さくすることにより過電流判定値を下方にシフトさせることができる。
【００９８】
次に、オーミック領域における動作について説明する。配線が正常な状態で、主制御ＦＥＴＱＡがオン状態に遷移すると、主制御ＦＥＴＱＡは連続的にオン状態を維持することとなるので、ゲート−ソース間電圧ＶTGSA、ＶTGSBは１０［Ｖ］近くまで達し、主制御ＦＥＴＱＡ，リファレンスＦＥＴＱＢともオーミック領域で動作する。
【００９９】
この領域ではゲート−ソース間電圧ＶGSとドレイン電流ＩＤの間には１対１の関係は無くなる。日立製の「ＨＡＦ２００１」の場合、オン抵抗はゲート−ソース間電圧ＶGS＝１０［Ｖ］のとき、ＲDS（ON）＝３０［ｍΩ］であるので、次式となる。
ＶDSB＝５［Ａ］×３０［ｍΩ］＝０．１５［Ｖ］
ＶDSA＝ＩＤQA×３０［ｍΩ］
ＶDSA−ＶDSB＝３０［ｍΩ］×（ＩＤQA−５［Ａ］）  ……（３）
【０１００】
また、配線の短絡等でドレイン電流ＩＤQAが増加すると式（３）の値が大きくなり、過電流判定値を超えると主制御ＦＥＴＱＡをオフ状態に遷移させる。この後は上記ピンチオフ領域の状態に移り、主制御ＦＥＴＱＡはオン状態およびオフ状態への遷移を繰り返して、最終的に過熱遮断に至る。なお、過熱遮断に至る前に、配線が正常に復帰すれば（間欠的短絡故障の例）、主制御ＦＥＴＱＡは連続的にオン状態を維持するようになり、オーミック領域の動作に戻る。
【０１０１】
図６には、本実施形態の電源供給制御装置における主制御ＦＥＴＱＡの電流と電圧の波形図を例示している。
【０１０２】
ここで、図６（ａ）はドレイン電流ＩＤ（Ａ）を、図６（ｂ）はドレイン−ソース間電圧ＶDSをそれぞれ示し、図中、▲２▼は正常動作の場合、▲３▼は過負荷（ソース〜負荷間の配線短絡抵抗を含む）の場合である。
【０１０３】
過負荷状態の場合（図中▲３▼）は、上述のように主制御ＦＥＴＱＡのオン／オフ制御を繰り返し行って、主制御ＦＥＴＱＡの周期的な発熱作用によって、過熱遮断保護機能を働かせている。
【０１０４】
以上説明したように、本実施形態の電源供給制御装置および電源供給制御方法では、電流検出を行うために電力の供給経路に直列接続される従来のようなシャント抵抗を不要とし、シャント抵抗を用いずに高精度の過電流検出が可能であり、装置全体としての熱損失を抑えることができ、また、完全短絡による過電流検出のみならず、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流をもハードウェア回路によって連続的に検出可能である。
【０１０５】
また、マイコンを用いないハードウェア回路のみで構成して半導体スイッチのオン／オフ制御を行えるため、電源供給制御装置の実装スペースを縮小でき、装置コストを大幅に削減することができる。
【０１０６】
また、本実施形態と同様に、ドレイン−ソース間電圧ＶDSの特性の変化を利用するものの所定タイミングで所定しきい値との比較を行って過電流検出を行う他の手法と比較して、コンデンサや複数の抵抗といった部品が不要になるので、該部品のバラツキによる検出誤差がより低減できるとともに、チップ１１０ａに対する外付けコンデンサも不要であることから、実装スペースおよび装置コストをより削減することができる。
【０１０７】
さらに、可変抵抗ＲＶの調整により、負荷１０２の種別（ヘッドランプ、駆動モータ等）に応じた完全短絡、不完全短絡の切り分けを確実に検出することが可能となり、短絡故障に対する保護を精度良く行うことができる。
【０１０８】
〔第２の実施形態〕
次に、第２の実施形態の電源供給制御装置および電源供給制御方法について、図７を参照して説明する。本実施形態の電源供給制御装置の構成は、図１の第１の実施形態の構成に対して、抵抗Ｒ３，Ｒ４，Ｒ６，Ｒ９、ＦＥＴＱ１，Ｑ２およびツェナーダイオードＺＤ２を付加した構成である。なお、図７中の点線で囲った部分１１０ｂはアナログ集積化されるチップ部分を示す。
【０１０９】
即ち、ゲート−ソース間を抵抗Ｒ９で接続したＦＥＴＱ１のゲートに、ツェナーダイオードＺＤ２および抵抗Ｒ６を介して主制御ＦＥＴＱＡの真のゲートＴＧを接続し、ＦＥＴＱ１のドレインを抵抗Ｒ４を介してＶＢ＋５［Ｖ］に接続し、ＦＥＴＱ１のソースを主制御ＦＥＴＱＡのソースＳＡに接続している。また、抵抗Ｒ１に対して並列に、抵抗Ｒ３とＦＥＴＱ２のドレインとを接続した回路を接続し、ＦＥＴＱ２のオン／オフ制御によって主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSAの分圧を変えるように構成している。
【０１１０】
次に、本実施形態の電源供給制御装置の動作を説明する。先ず、ピンチオフ領域における動作について説明する。第１の実施形態と同様に、リファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDSB はコンパレータＣＭＰ１に直接入力され、主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA は抵抗Ｒ１，Ｒ３の並列抵抗（Ｒ１‖Ｒ３）と抵抗Ｒ２で分圧した値（ここでは可変抵抗ＲＶについて考慮に入れないものとする）がコンパレータＣＭＰ１に入力される。
【０１１１】
即ち、次式の値がコンパレータＣＭＰ１に入力されることになる。
ＶDSA ×（Ｒ１‖Ｒ３）／（（Ｒ１‖Ｒ３）＋Ｒ２）  ……（１′）
主制御ＦＥＴＱＡがオン状態に遷移した直後は、リファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDSB ＞（１′）であるが、過負荷状態では、主制御ＦＥＴＱＡのドレイン電流ＩＤQAが増加するに連れて（１′）は増加し、ついにはリファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDSB より大きくなり、この時、コンパレータＣＭＰ１の出力は“Ｈ"レベルから“Ｌ"レベルに変化して、主制御ＦＥＴＱＡをオフ状態に遷移させる。
【０１１２】
主制御ＦＥＴＱＡがオフ状態に遷移するときのドレイン−ソース間電圧ＶDSA をしきい値ＶDSAth とすると、次式が成立する。
ＶDSAth −ＶDSB ＝Ｒ２／（Ｒ１‖Ｒ３）×ＶDSB   ……（２′）
過電流判定値は（２′）式で決まることになる。なお、過電流判定値を変更するには、第１の実施形態と同様に、チップ１１０ａ外部に接地されている抵抗Ｒ２に並列接続の可変抵抗ＲＶを調整する。可変抵抗ＲＶの抵抗値を小さくすることにより過電流判定値を下方にシフトさせることができる。
【０１１３】
オーミック領域における動作や図６を参照して説明した動作等については第１の実施形態と同様であるので省略する。
【０１１４】
次に、過電流判定値について考察する。ここでは、過電流判定値はピンチオフ領域、オーミック領域とも同一の値を用いるとする。
【０１１５】
先ず、ピンチオフ領域におけるΔ（ＶDSA −ＶDSB ）／ΔＩＤを求める。ＨＡＦ２００１の特性曲線より、次式が得られる。
ΔＶTGSA／ΔＩＤQA＝６０［ｍＶ／Ａ］  ……（４）
0003706515.tif 000002
式（４），（５）より、
Δ（ＶDSA −ＶDSB ）／ΔＩＤ＝１０５［ｍＶ／Ａ］  ……（６）
となる。
【０１１６】
また、オーミック領域におけるΔ（ＶDSA −ＶDSB ）／ΔＩＤは、式（３）より、
Δ（ＶDSA −ＶDSB ）／ΔＩＤ＝３０［ｍＶ／Ａ］  ……（７）
となる。
【０１１７】
式（６），（７）を比較すると、ピンチオフ領域ではオーミック領域より電流感度が敏感になり、オーミック領域で適切な過電流判定値でも、ピンチオフ領域では低すぎて引っ掛かり過ぎる恐れがある。この対策としては、ピンチオフ領域とオーミック領域で過電流判定値を変える方法がある。第１の実施形態の構成に対して本実施形態で付加された回路がこの対策回路である。
【０１１８】
ピンチオフ領域かオーミック領域かの判定は、ゲート−ソース間電圧ＶTGSAの大きさで行う。ドレイン電流ＩＤが増えるに連れてピンチオフ領域のゲート−ソース間電圧ＶTGSAは大きくなるが、完全短絡（デッドショート）の場合でも５［Ｖ］を超えることはない。したがって、ゲート−ソース間電圧ＶTGSA＞５［Ｖ］であればオーミック領域にあると判定できる。
【０１１９】
主制御ＦＥＴＱＡがオン状態に遷移した直後は、ＦＥＴＱ１はオフ状態で、ＦＥＴＱ２はオン状態にある。ＦＥＴＱ２をオン状態に遷移させるためには、電源電圧ＶＢ以上の電圧、例えばＶＢ＋５［Ｖ］が必要となる。
【０１２０】
ツェナーダイオードＺＤ２のツェナー降伏電圧を５［Ｖ］−１．６［Ｖ］（ＦＥＴＱ１のしきい値電圧）に設定すれば、ゲート−ソース間電圧ＶTGSA＞５［Ｖ］になるとＦＥＴＱ１がオン状態に遷移し、ＦＥＴＱ２がオフ状態に遷移するので、抵抗Ｒ１に並列に入っていた抵抗Ｒ３が回路的に除去されることとなる。
【０１２１】
ドレイン−ソース間電圧ＶDSA の圧縮率が小さくなるので、過電流と判定されるドレイン−ソース間電圧の差ＶDSA −ＶDSB がより小さくなる。これによりオーミック領域では対策前より少ない電流値で過電流判定されるようになる。
【０１２２】
しかし、本実施形態における付加回路による対策を行わなくても、実用的には問題ない可能性がある。つまり、ピンチオフ領域では最終負荷電流値が小さいときは、ピンチオフ領域内で完全に立ち上がってしまう。即ち、ピンチオフ領域内で最終負荷電流値に達するが、最終負荷電流値が大きい場合には、ピンチオフ領域内ではまだ立ち上がり途上にあり、ピンチオフ領域の電流値は、完全短絡（デッドショート）の場合でも最大４０［Ａ］位に制限される。
【０１２３】
つまり、最終負荷電流値が大きくなるに連れて、ある一定の勾配を持った電流立ち上がり特性に収れんし、最終負荷電流値の差ほどドレイン−ソース間電圧ＶDSA の差がつかなくなる。この現象があるため、ピンチオフ領域の電流感度が大きくても、ドレイン−ソース間電圧の差ＶDSA −ＶDSB が大きくならず、基準電圧生成回路における電流値の選択しだいで本実施形態のような付加回路による対策を用いなくても、第１の実施形態の構成によって、実用的な過電流検出保護を行う電源供給制御装置を実現できる。
【０１２４】
本実施形態の電源供給制御装置および電源供給制御方法では、第１の実施形態で詳述したものと同等の効果を奏することができる。
【０１２５】
ここで最後に、過電流制御の考え方について整理しておく。基本構想としては次の通りである。先ず、配線が正常なときは主制御ＦＥＴＱＡがオン状態に遷移するとオーミック領域に入り、配線が正常である限り、オーミック領域に留まり、主制御ＦＥＴＱＡはオン状態を維持し続ける。次に、配線に異常が発生して、電流が増えドレイン−ソース間電圧の差ＶDSA −ＶDSB が過電流判定値を超えると、主制御ＦＥＴＱＡはオフ状態に遷移し、ピンチオフ領域に入る。配線異常が続く限り、主制御ＦＥＴＱＡはオン状態／オフ状態の遷移を繰り返し続けて、ピンチオフ領域に留まり、最終的に過熱遮断に至る。
【０１２６】
上記基本構想を実現し、かつ制御を最適化するために、過電流判定値は次の２つの条件を満足しなければならない。第１に、正常電流範囲では主制御ＦＥＴＱＡを絶対にオフさせないことである。第２に、オーミック領域で過電流と判定した後は、配線異常が改善されない限り、ピンチオフ領域で主制御ＦＥＴＱＡはオン状態／オフ状態への遷移を繰り返し行い続けることである。これはオン／オフ制御の周期を安定させるために必要である。オン／オフ制御の周期を安定させることは制御の安定性につながるし、オン／オフ制御の周期を用いてタイマを設定する（後述の第６の実施形態を参照）ので、そのためにも周期の安定化は必要である。
【０１２７】
上記第１および第２の条件を満足させるためには、オーミック領域の過電流判定値を「正常電流最大値＋α」の電流値（相当するＶDSA −ＶDSB ）に設定し、ピンチオフ領域の過電流判定値を「正常電流最大値＋β」に設定する必要がある。このときα＞βとする。つまり、α−βがピンチオフ領域に留まらせるために必要なオフセット量である。
【０１２８】
〔第３の実施形態〕
次に、第３の実施形態の電源供給制御装置および電源供給制御方法について、図８を参照して説明する。第２の実施形態の電源供給制御装置における回路構成（図７）との違いは、リファレンスＦＥＴＱＢのゲートを主制御ＦＥＴＱＡの真のゲートＴＧに接続せず、リファレンスＦＥＴＱＢのゲート抵抗としてＲ４１を追加し、該抵抗Ｒ４１の他端を主制御ＦＥＴＱＡのゲートＧに接続している。それ以外は第２の実施形態の回路構成と同じである。なお、図８中の点線で囲った部分１１０ｃはアナログ集積化されるチップ部分を示す。
【０１２９】
また、抵抗Ｒ４１の抵抗値は、Ｒ４１＝１０００×ＲＧに設定する必要がある。例えば、ＲＧ＝１０［ＫΩ］とした場合にはＲ４１＝１０［ＭΩ］となる。非常に高い抵抗値になるので、コスト、生産性を考慮するトランジスタ数比を１：１００位にして、Ｒ４１＝１［ＭΩ］位になるようにすることが望ましい。
【０１３０】
なお、本実施形態の電源供給制御装置の動作は第２の実施形態と同等であり、第１の実施形態と同等の効果を奏する。
【０１３１】
〔第４の実施形態〕
次に、第４の実施形態の電源供給制御装置および電源供給制御方法について、図９および図１０を参照して説明する。本実施形態の電源供給制御装置は、第１の実施形態の電源供給制御装置における回路構成（図１）において、主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA を抵抗値の比に基づく分圧比で分圧してコンパレータＣＭＰ１に供給する分圧手段（抵抗Ｒ１，Ｒ２，ＲＶ）を改良したものである。なお、図９中の点線で囲った部分１１０ａ'および図１０中の点線で囲った部分１１０ａ"は、それぞれアナログ集積化されるチップ部分を示す。
【０１３２】
すなわち、図９において、本実施形態の電源供給制御装置は、電源１０１の出力電圧ＶＢを負荷１０２に供給する経路に、半導体スイッチとしての主制御ＦＥＴＱＡのドレインＤ−ソースＳＡを直列接続した構成であり、主制御ＦＥＴＱＡを駆動制御する部分について、リファレンスＦＥＴＱＢ、トランジスタＱ７、抵抗Ｒ１〜Ｒ６，Ｒ８〜Ｒ１０，ＲＧ，Ｒｒ、ツェナーダイオードＺＤ１、ダイオードＤ１〜Ｄ３、コンパレータＣＭＰ１、駆動回路１１１およびスイッチＳＷ１を備えた構成である。なお、半導体スイッチとしての主制御ＦＥＴＱＡは、より詳しくは第１の実施形態と同様に図２に示すような構成を備えたものであり、コンパレータＣＭＰ１、駆動回路１１１およびスイッチＳＷ１等の機能や作用、並びにリファレンスＦＥＴＱＢおよび抵抗Ｒｒによる基準電圧の生成等々についても第１の実施形態と同様である。
【０１３３】
ここでは、第１の実施形態の電源供給制御装置（図１）と異なる回路構成部分（トランジスタＱ７、抵抗Ｒ１〜Ｒ６、ダイオードＤ２，Ｄ３）について、該回路の機能や作用について説明する。
【０１３４】
先ず、電源１０１と抵抗Ｒ１との間に接続されているＰＮＰトランジスタＱ７は、暗電流に対処するためのものである。第１の実施形態の電源供給制御装置（図１）では、負荷１０２への電源供給指示がなされていない時、即ち主制御ＦＥＴＱＡの駆動制御がなされていない時であっても、分圧手段の抵抗Ｒ１，Ｒ２を経由して電源１０１から負荷１０２に至る暗電流の径路が存在しており、スイッチＳＷ１がオフであっても僅かながら電源１０１の電力が消費されている。
【０１３５】
このような暗電流による電源１０１の電力消費を低減するために、トランジスタＱ７を構成し、スイッチＳＷ１がオンされた（負荷１０２への電源供給指示がなされた）時にのみトランジスタＱ７をオン状態に遷移させ、そうでない時はオフ状態として、暗電流の経路を削減している。つまり、トランジスタＱ７がオフ状態にある時は、抵抗Ｒ１→抵抗Ｒ３→抵抗Ｒ２→ＧＮＤ（接地電位）、抵抗Ｒ１→ダイオードＤ３→抵抗Ｒ５→負荷１０２→ＧＮＤ、並びに、抵抗Ｒ１→抵抗Ｒ３→ダイオードＤ２→抵抗Ｒ６→抵抗Ｒｒ→ＧＮＤ（接地電位）の経路を流れる電流がカットされ、暗電流を低減できることとなる。
【０１３６】
次に、抵抗Ｒ１〜Ｒ６、ダイオードＤ２，Ｄ３はダイオードクランプ回路を構成している。抵抗Ｒ１と抵抗Ｒ３の接続点の電位をＶＣ、抵抗Ｒ３と抵抗Ｒ２の接続点の電位をＶＥとすると、トランジスタＱ７がオン状態にある時はＶＣ＞ＶＥである。
主制御ＦＥＴＱＡのソース電圧ＶSA≧ＶＣ−０．７［Ｖ］であれば、ソース電圧ＶSAがコンパレータＣＭＰ１の“＋"入力端子に入力されるが、ＶSA＜ＶＣ−０．７［Ｖ］であれば、コンパレータＣＭＰ１の“＋"入力端子にはソース電圧ＶSAに関係なくＶＣ−０．７［Ｖ］の電位が入力される。すなわち、ソース電圧ＶSAが低下してもコンパレータＣＭＰ１の“＋"入力端子はＶＣ−０．７［Ｖ］の電位にクランプされ、該電位以下にはならない。
また、コンパレータＣＭＰ１の“−"入力端子についても同様に、リファレンスＦＥＴＱＢのソース電圧ＶSBがＶＥ−０．７［Ｖ］未満に低下してもＶＥ−０．７［Ｖ］の電位にクランプされる。
【０１３７】
このようなダイオードクランプ回路により、主制御ＦＥＴＱＡおよびリファレンスＦＥＴＱＢがオフ状態に遷移して、ソース電圧ＶSAおよびソース電圧ＶSBが低下した時でも、コンパレータＣＭＰ１の“＋"入力端子および“−"入力端子は、それぞれＶＣ−０．７［Ｖ］の電位およびＶＥ−０．７［Ｖ］の電位にクランプされ、ＶＣ＞ＶＥであるのでコンパレータＣＭＰ１の出力を“Ｈ"レベルとすることができ、ソース電圧ＶSAおよびソース電圧ＶSBの大小関係に関らず、主制御ＦＥＴＱＡを確実にオン制御することができる。また、コンパレータＣＭＰ１の“＋"入力端子および“−"入力端子を一定値以下の電位に低下させることが無いので、“＋"入力端子および“−"入力端子の耐圧性を改善することができる。
【０１３８】
また、図１０の電源供給制御装置は、図９において、リファレンスＦＥＴＱＢのゲートを主制御ＦＥＴＱＡの真のゲートＴＧに接続せず、リファレンスＦＥＴＱＢのゲート抵抗としてＲ４１を追加し、該抵抗Ｒ４１の他端を主制御ＦＥＴＱＡのゲートＧに接続して構成したものである。抵抗Ｒ４１の設定等については第３の実施形態と同様である。
【０１３９】
〔第５の実施形態〕
次に、第５の実施形態の電源供給制御装置および電源供給制御方法について、図１１および図１２を参照して説明する。本実施形態の電源供給制御装置は、第１の実施形態の電源供給制御装置における回路構成（図１）に対して、突入電流マスク回路１０５および過熱遮断促進回路１０６を付加した構成である。なお、図１１中の点線で囲った部分１１０ｄおよび図１２中の点線で囲った部分１１０ｄ'は、それぞれアナログ集積化されるチップ部分を示す。
【０１４０】
負荷１０２（例えばヘッドライト）をオンさせると、安定状態の数倍から数十倍の突入電流が流れる。その突入電流が流れる期間は負荷１０２の種類や容量（大きさ）によって異なり、だいたい３［msec］から２０［msec］である。この突入電流が流れる期間に、上記第１、第２または第３の実施形態で説明したような過電流制御が行われると、負荷１０２が定常状態に至るまでに時間を要してしまい、ライトの点灯が遅れるなどの負荷自身の応答が悪くなる場合がある。本実施形態では、突入電流マスク回路１０５（特許請求の範囲にいう禁止手段に該当する）を図１の構成に付加することによってこのような問題を解消する。
【０１４１】
また、上記第１，第２，第３または第４の実施形態では、完全短絡による過電流が検出された場合には、すぐに過熱遮断による保護が機能して主制御ＦＥＴＱＡを過熱遮断（オフ制御）することが可能であるが、不完全短絡の場合には、主制御ＦＥＴＱＡのオン／オフ制御を繰り返し行って、主制御ＦＥＴＱＡの周期的な発熱作用によって過熱遮断を機能させるので、過熱遮断までの時間が相対的に長くなることが考えられる。本実施形態では、過熱遮断促進回路（過熱遮断促進手段）１０６によって不完全短絡の場合でも主制御ＦＥＴＱＡの遮断を速めるようにしている。
【０１４２】
図１１において、突入電流マスク回路１０５は、ＦＥＴＱ１１，Ｑ１２、ダイオードＤ１１、抵抗Ｒ１１〜Ｒ１３およびコンデンサＣ１１を備えて構成されている。
【０１４３】
次に、突入電流マスク回路１０５の動作について説明する。主制御ＦＥＴＱＡがオン状態に遷移すると、ゲート−ソース間電圧ＶGSA がダイオードＤ１１および抵抗Ｒ１２を介してＦＥＴＱ１２のゲートに供給され、また同じくゲート−ソース間電圧ＶGSA がダイオードＤ１１および抵抗Ｒ１１を介してＦＥＴＱ１１のゲートに供給される。
【０１４４】
ＦＥＴＱ１２のゲートはコンデンサＣ１１を介して主制御ＦＥＴＱＡのソースＳＡに接続されており、主制御ＦＥＴＱＡがオン状態に遷移した直後はコンデンサＣ１１が未充電であるため、ＦＥＴＱ１２のゲート電位が十分に上がらずＦＥＴＱ１２はオン状態に遷移できない。また、ＦＥＴＱ１１はＦＥＴＱ１２がオフ状態にある間はオン状態にあり、コンパレータＣＭＰ１の“−"入力端子を主制御ＦＥＴＱＡのソースＳＡに結合させる。そのため、コンパレータＣＭＰ１の出力は“Ｈ"レベルに保たれて、大きな突入電流が流れても主制御ＦＥＴＱＡはオフ状態に遷移しないことになる。
【０１４５】
時間の経過により、コンデンサＣ１１は抵抗Ｒ１２を介して充電されていき、ついにはＦＥＴＱ１２がオン状態に遷移する。これに伴ってＦＥＴＱ１１がオフ状態に遷移し上記マスク状態が終了して、過電流検出制御が機能することとなる。
【０１４６】
なお、抵抗Ｒ１３は主制御ＦＥＴＱＡがオフ状態に遷移した後、コンデンサＣ１１をリセットするための放電抵抗である。Ｒ１２≪Ｒ１３となるように設定してマスク時間に影響しないようにするのが望ましい。また、マスク時間はＲ１２×Ｃ１１の時定数で決定されるので、１チップ化する場合には外付けのコンデンサＣ１１の容量値を任意に変更することにより、マスク時間の調整が可能となる。
【０１４７】
次に、過熱遮断促進回路１０６は、ＦＥＴＱ２１〜Ｑ２４、ダイオードＤ２１，Ｄ２２、ツェナーダイオードＺＤ２１、抵抗Ｒ２１〜Ｒ２７およびコンデンサＣ２１を備えて構成されている。
【０１４８】
次に、過熱遮断促進回路１０６の動作について説明する。過電流制御に入り、ゲート駆動回路が周期的にオフ制御して主制御ＦＥＴＱＡのゲート電位が“Ｌ"レベルになるが、その間、ソース電位ＶSAが“Ｌ"レベルになっている間にコンデンサＣ２１はトランジスタＱ２２，Ｑ２４および抵抗Ｒ２１を介して充電される。ＦＥＴＱ２１のゲート電位は最初はしきい値以下なのでオフ状態にあるが、コンデンサＣ２１の充電に伴ってゲート電位が上昇するとＦＥＴＱ２１はオン状態に遷移する。
【０１４９】
抵抗Ｒ２１を介して端子ＴＧ（主制御ＦＥＴＱＡの真のゲート）から接地電位（ＧＮＤ）に電流が流れ、端子ＴＧに蓄積される電荷量が減少する。このため、同じ負荷抵抗に対してもドレイン−ソース間電圧ＶDSA が大きくなり、主制御ＦＥＴＱＡの電力消費が増大して過熱遮断が早まることとなる。なお、抵抗Ｒ２１が小さいほど過熱遮断は早まる。また、抵抗Ｒ２３はコンデンサＣ２１の放電抵抗であり、Ｒ２２≪Ｒ２３となるように設定するのが望ましい。
【０１５０】
さらに、図１２は、第４の実施形態の電源供給制御装置における回路構成（図９）に対して、突入電流マスク回路１０５'および過熱遮断促進回路１０６'を付加した構成である。突入電流マスク回路１０５'および過熱遮断促進回路１０６'の回路構成および作用については、図１１のものと同等である。
【０１５１】
〔第６の実施形態〕
次に、第６の実施形態の電源供給制御装置および電源供給制御方法について、図１３および図１４を参照して説明する。本実施形態の電源供給制御装置は、第１の実施形態の電源供給制御装置における回路構成（図１）に対して、オン／オフ回数積算回路１０７を付加した構成である。なお、図１３中の点線で囲った部分１１０ｅおよび図１４中の点線で囲った部分１１０ｅ'はそれぞれアナログ集積化されるチップ部分を示す。
【０１５２】
上記第１、第２、第３または第４の実施形態において、不完全短絡の場合に、主制御ＦＥＴＱＡのオン／オフ制御を繰り返し行って、主制御ＦＥＴＱＡの周期的な発熱作用によって過熱遮断を機能させることから、過熱遮断までの時間が相対的に長くなるという問題点を、本実施形態では次のようにして解消する。即ち、主制御ＦＥＴＱＡのオン／オフ制御回数が所定回数に達したときにオフ制御させるオン／オフ回数積算回路（回数制御手段）１０７を付加することにより、主制御ＦＥＴＱＡの遮断を速める。
【０１５３】
図１２において、オン／オフ回数積算回路１０７は、トランジスタＱ３１〜Ｑ３４、ダイオードＤ３１〜Ｄ３３、ツェナーダイオードＺＤ３１、抵抗Ｒ３１〜Ｒ３７およびコンデンサＣ３１を備えて構成されている。
【０１５４】
次に、オン／オフ回数積算回路１０７の動作について説明する。過電流制御に入り、主制御ＦＥＴＱＡのオン／オフ動作中にオフ制御される（ゲート電位が“Ｌ"レベルになる）度に、コンデンサＣ３１はトランジスタＱ３２，Ｑ３４および抵抗Ｒ３１を介して充電される。なお、コンデンサＣ３１が充電されるのは、オフ制御（ゲート電位が“Ｌ"レベル）の間にドレイン−ソース間電圧ＶDSA が“Ｈ"レベルになる時のみであり、連続的にオン制御またはオフ制御される時には充電されない。ＦＥＴＱ３１のゲート電位は最初はしきい値以下なのでオフ状態にあるが、コンデンサＣ３１の充電に伴ってゲート電位が上昇するとＦＥＴＱ３１はオン状態に遷移する。この時、温度センサ１２１（４個のダイオード）のアノード側が引き下げられるので、高温状態と同じ条件となって過熱遮断用ＦＥＴＱＳがオン状態に遷移して、主制御ＦＥＴＱＡを遮断（オフ制御）する。
【０１５５】
なお、回数積算による遮断時間は約１［sec ］程度が望ましい。また、オン／オフ回数積算回路１０７を安定に動作させるためには、さらに、主制御ＦＥＴＱＡのオン／オフ制御の周期を安定させることが必要である。本実施形態においては、負荷電流の変化に対する主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA の変化はピンチオフ領域の方がオーミック領域より大きいので、主制御ＦＥＴＱＡがオン／オフ制御の間はピンチオフ領域でオフ状態に遷移する（ピンチオフ領域をパスしてオーミック領域でオフ状態に遷移することはない）こととなり、したがって、主制御ＦＥＴＱＡのオン／オフ制御の周期が安定したものとなる。
【０１５６】
また、本実施形態の電源供給制御装置では、オン／オフ回数積算回路１０７において、主制御ＦＥＴＱＡのオン／オフ制御回数をコンデンサＣ３１に蓄えられる電荷量で判断したが、駆動回路１１１の出力をそのまま計数するカウンタによってオン／オフ回数積算回路を構成してもよい。この場合、駆動回路１１１の出力を計数するカウンタの計数値が所定値に達した時に、過熱遮断用ＦＥＴＱＳをオン状態に遷移させて、主制御ＦＥＴＱＡを遮断（オフ制御）することとなる。
【０１５７】
さらに、図１４は、第４の実施形態の電源供給制御装置における回路構成（図９）に対して、オン／オフ回数積算回路１０７'を付加した構成である。オン／オフ回数積算回路１０７'の回路構成および作用については、図１３のものと同等である。
なお、以上説明した第６の実施形態の電源供給制御装置（図１３および図１４）においては、オン／オフ回数積算回路１０７による回数積算の後、過熱遮断機能即ち、温度センサ１２１、ラッチ回路１２２および過熱遮断用ＦＥＴＱＳ（図２参照）を用いて主制御ＦＥＴＱＡを遮断（オフ制御）する構成としたが、以下のように変形した構成を用いることも可能である。
すなわち、第１の変形は、ＦＥＴＱ３１のドレインを主制御ＦＥＴＱＡの真のゲート（ＴＧ）に接続した構成であり、また第２の変形は、コンパレータＣＭＰ１の出力に禁止ゲート（２入力ＡＮＤゲート）を設け、その禁止制御信号にＦＥＴＱ３１のドレイン電位を用いる（ＦＥＴＱ３１のドレイン電位を２入力ＡＮＤゲートの他方の入力に供給する）構成であり、さらに第３の変形は、ＦＥＴＱ３１のドレインを抵抗を介してコンパレータＣＭＰ１の“＋"入力端子に接続した構成である。但し、これらの変形構成においては、抵抗Ｒ３１は不要となり、また、オン／オフ回数積算回路１０７により主制御ＦＥＴＱＡの遮断を行ったことを情報として保持するためには、ゲートをＦＥＴＱ３１のドレインに、ソースを電源電圧ＶＢまたはトランジスタＱ７のコレクタに、ドレインを抵抗を介してＦＥＴＱ３１のゲートにそれぞれ接続し、さらにソース−ゲート間に抵抗を接続したＦＥＴを設けて、ラッチを構成する必要がある。ここで、追加するＦＥＴはＦＥＴＱ３１とは逆の導電型、即ちＮＭＯＳ型ＦＥＴＱ３１に対してＰＭＯＳ型ＦＥＴを使用する。
【０１５８】
〔変形例〕
次に、上記第１，第２，第３，第４，第５および第６の実施形態の電源供給制御装置および電源供給制御方法の変形例について、図１５を参照して説明する。以上の各実施形態の説明では、基準電圧生成手段を固定（上述の説明では、５［Ａ］負荷相当に固定）しておき、第２負荷（抵抗Ｒｒ）の変更には過電流判定値を変化させて対応していた。即ち、使用最大負荷に合わせて抵抗Ｒ１，Ｒ２，Ｒ３を設定してチップを作成し、負荷１０２が小さい場合はチップ外部に抵抗Ｒ２に並列に可変抵抗ＲＶを追加して、過電流判定値を下げていた。
【０１５９】
この方法では次のような問題点がある。第１に、過電流判定値が大きくなるほど制御精度は低下する。第２に、ピンチオフ領域とオーミック領域では過電流判定値を変える必要がある。この場合ピンチオフ領域の過電流判定値は、厳密にはドレイン電流ＩＤの立ち上がり勾配に合わせて設定する必要があるが、ドレイン電流ＩＤ立ち上がり勾配は、配線インダクタンスおよび配線抵抗が変わると変化するので、ぴったりに設定することは難しい。
【０１６０】
この対策として、基準電圧生成手段を負荷１０２に合わせて設定することが有効である。即ち、先ず、負荷１０２の最大電流値を超える電流値に相当する基準電圧生成手段を設定する。次に、基準電圧生成手段におけるドレイン−ソース間電圧ＶDS（即ち、リファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDSB ）を、負荷駆動トランジスタ（即ち、主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA ）が少しでも越えれば過電流値と判定する。
【０１６１】
この手法では、過電流判定値をピンチオフ領域とオーミック領域で変える必要はない。基準電圧生成手段のドレイン−ソース間電圧ＶDSを越えたか否かで判定すれば良いから、検出精度はコンパレータＣＭＰ１の分解能だけで決まることになる。
【０１６２】
また、温度ドリフト、ＩＣロット間ばらつき、配線インダクタンスおよび配線抵抗の影響を除去でき、電源電圧の変動に対してもコンパレータＣＭＰ１が正常に作動する限り影響を受けない。したがって、誤差要素の少ない（ほとんど無い）電源供給制御装置および電源供給制御方法を実現することができる。
【０１６３】
なお、基準電圧生成手段の設定変更方法をまとめて列挙すれば、次のようなものが考えられる。
（ａ）抵抗Ｒｒに並列に外部可変抵抗ＲＶを追加接続する。
（ｂ）抵抗Ｒｒをチップ外部に設置して、仕様に合わせて選択・設定する。
（ｃ）チップ内部の抵抗Ｒｒの抵抗値を変える。
【０１６４】
例えば図１５に示すように、チップ内部に数種類の抵抗Ｒｒ１〜Ｒｒ４を並列に配置しておき、チップをパッケージするとき、またはベアチップ実装するときに、抵抗Ｒｒ１〜Ｒｒ４の中からスイッチＳＷ２により選択接続することにより、基準電圧生成手段の設定値（基準）を目標の仕様に設定することが可能となる。これにより、電源供給制御装置を集積化する場合でも１種類のチップで複数の仕様をカバーすることが可能となる。また抵抗の可変設定により、負荷の種別（ヘッドランプ、駆動モータ等）に応じた完全短絡、不完全短絡の切り分けを確実に検出することが可能となり、短絡故障に対する保護を精度良く行うことができる。
【０１６５】
〔第７の実施形態〕
次に、第７の実施形態の電源供給制御装置について、図１６および図１７を参照して説明する。
【０１６６】
図１６の電源供給制御装置は、第４の実施形態の電源供給制御装置における回路構成（図９）において、主制御ＦＥＴＱＡ，リファレンスＦＥＴＱＢにｐチャネル型素子を用いて構成したものであり、また、図１７の電源供給制御装置は、第４の実施形態の電源供給制御装置における回路構成（図９）において、主制御ＦＥＴＱＡ，リファレンスＦＥＴＱＢにＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いて構成したものである。なお、図１６中の点線で囲った部分１１０ａｐおよび図１７中の点線で囲った部分１１０ａｉはそれぞれアナログ集積化されるチップ部分を示す。
【０１６７】
〔第８の実施形態〕
次に、第８の実施形態の電源供給制御装置および電源供給制御方法について、図１８を参照して説明する。本実施形態の電源供給制御装置は、第１、第５および第６の実施形態の電源供給制御装置を合成した回路構成（図１、図１１および図１３）に対して、過小電流検出の機能を付加したものである。
【０１６８】
すなわち、電源１０１の出力電圧ＶＢを負荷１０２に供給する経路に、半導体スイッチとしての主制御ＦＥＴＱＡのドレインＤ−ソースＳＡを直列接続した構成の電源供給制御装置であり、図１８において、主制御ＦＥＴＱＡを駆動制御する部分には、リファレンスＦＥＴＱＢ，第２リファレンスＱＣ、抵抗Ｒ１，Ｒ２，Ｒ５，Ｒ１０，ＲＧ，Ｒｒ１，Ｒｒ２、ツェナーダイオードＺＤ１、ダイオードＤ１、コンパレータＣＭＰ１，ＣＭＰ２、駆動回路１１１およびスイッチＳＷ１を備えている。なお、図１８中の点線で囲った部分１１０ｆはアナログ集積化されるチップ部分を示す。
【０１６９】
なお、半導体スイッチとしての主制御ＦＥＴＱＡは、より詳しくは第１の実施形態と同様に図２に示すような構成を備えたものであり、チャージポンプ３０５、遮断ラッチ回路３０６、コンパレータＣＭＰ１、駆動回路１１１およびスイッチＳＷ１等の機能や作用、並びにリファレンスＦＥＴＱＢおよび抵抗Ｒｒによる基準電圧の生成等々についても第１の実施形態と同様である。また、突入電流の過電流判定を回避するマスキング３０３は第５の実施形態の突入電流マスク回路１０５と同等であり、オン／オフ回数の積算による遮断制御を行なうＯＮ／ＯＦＦ計数積算回路３０４は第６の実施形態のＯＮ／ＯＦＦ計数積算回路１０７と同等である。
【０１７０】
ここでは、付加された過小電流検出機能を実現する回路構成部分（第２リファレンスＦＥＴＱＣ、抵抗Ｒｒ２、コンパレータＣＭＰ２）について、該回路の機能や作用について説明する。
【０１７１】
先ず、第２リファレンスＦＥＴ（第３半導体スイッチ）ＱＣおよび抵抗（第３負荷）Ｒｒ２は、特許請求の範囲にいう第２基準電圧発生手段に該当する。第２リファレンスＦＥＴＱＣのドレインおよびゲートはそれぞれ主制御ＦＥＴＱＡのドレイン（Ｄ）および真のゲート（ＴＧ）に接続され、第２リファレンスＦＥＴＱＣのソース（ＳＣ）は抵抗Ｒｒ２の一方の端子に接続され、抵抗Ｒｒ２の他の端子は接地電位（ＧＮＤ）に接続されている。このように、第２リファレンスＦＥＴＱＣおよび主制御ＦＥＴＱＡのドレイン（Ｄ）およびゲート（ＴＧ）を共通化することにより同一チップ１１０ｆへの集積化を容易にしている。
【０１７２】
また、第２リファレンスＦＥＴＱＣは、第１実施形態（リファレンスＦＥＴＱＢ）と同様に、主制御ＦＥＴＱＡと同一プロセスで同一チップ１１０ｆ上に形成されたものを使用している。本実施形態における電流検出手法は、第１の実施形態と同様に、コンパレータＣＭＰ１およびＣＭＰ２による主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA と基準電圧および第２基準電圧との差の検出によって行われることから、同一チップ上にリファレンスＦＥＴＱＢ，第２リファレンスＱＣおよび主制御ＦＥＴＱＡを形成することにより、電流検出における同相的誤差要因、即ち電源電圧、温度ドリフトやロット間のバラツキによる影響を除去（削減）することができる。さらに、抵抗Ｒｒ１（第２負荷）およびＲｒ２（第３負荷）をチップ１１０ｆの外部に設置しているので、基準電圧および第２基準電圧へのチップ１１０ｆの温度変化の影響を受け難くすることができ、高精度の電流検出を実現することが可能となる。
【０１７３】
また、第２リファレンスＦＥＴＱＣの電流容量が主制御ＦＥＴＱＡの電流容量よりも小さくなるように、それぞれのＦＥＴを構成する並列接続のトランジスタ数の比を（第２リファレンスＦＥＴＱＣのトランジスタ数：１個）＜（主制御ＦＥＴＱＡのトランジスタ数：１０００個）となるように構成している。さらに、抵抗Ｒｒ２の抵抗値は、負荷１０２に過小電流が流れるときの抵抗値×（主制御ＦＥＴＱＡのトランジスタ数：１０００個／第２リファレンスＦＥＴＱＣのトランジスタ数：１個）の値となるように設定される。
【０１７４】
コンパレータＣＭＰ２は、特許請求の範囲にいう第２検出手段の一部を成す。コンパレータＣＭＰ２の“＋"入力端子には、主制御ＦＥＴＱＡのソース電圧ＶSAが供給され、“−"入力端子には、第２リファレンスＦＥＴＱＣのソース電圧ＶSCが供給されている。つまり、“−"入力端子に供給される電位より“＋"入力端子に供給される電位が大きいときに出力は有効（“Ｈ"レベル）となり、“−"入力端子に供給される電位より“＋"入力端子に供給される電位が小さいときに無効（“Ｌ"レベル）となる。
【０１７５】
最後に、第８の実施形態の電源供給制御装置および電源供給制御方法における特徴および効果をまとめれば、
第１に、電流検出用のシャント抵抗を不要として電源供給経路の電力消費を抑制できることから大電流回路に有利である点、
第２に、半導体スイッチ（主制御ＦＥＴＱＡ）のピンチオフ領域におけるダイナミック検出方式であることから、電流感度が高く（約１０５［ｍＶ／Ａ］）、電流検出精度が高い点、
第３に、シンプルな駆動制御で半導体スイッチ（主制御ＦＥＴＱＡ）をオン／オフ制御することができ、過熱遮断機能やＯＮ／ＯＦＦ計数積算回路３０４によりマイコン等のプログラム処理に比して高速処理が可能である点、
第４に、ワンチップ化が容易で、該チップ化により装置の回路構成を小型化でき、実装スペースを縮小できるとともに、装置コストを削減できる点、
第５に、電流検出が主制御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA と基準電圧および第２基準電圧との差の検出によって行われることから、同一チップ上にリファレンスＦＥＴＱＢ，第２リファレンスＱＣおよび主制御ＦＥＴＱＡを形成することにより、電流検出における同相的誤差要因、即ち電源電圧、温度ドリフトやロット間のバラツキによる影響を排除することができる点、
等々を挙げることができる。
【０１７６】
【発明の効果】
以上説明したように、本発明の電源供給制御装置および電源供給制御方法によれば、電源から負荷への電力供給を半導体スイッチによってスイッチング制御する際に、基準電圧生成手段（基準電圧生成ステップ）により半導体スイッチに所定の負荷を接続した状態における該半導体スイッチの端子間電圧の電圧特性とほぼ等価な電圧特性を持つ基準電圧を生成し、半導体スイッチの端子間電圧と基準電圧との差を検出手段（検出ステップ）によって検出し、制御手段（制御ステップ）により該検出された端子間電圧と基準電圧との差に応じて半導体スイッチをオン／オフ制御することとし、また基準電圧生成手段を、第２半導体スイッチと第２負荷とを直列接続した回路を半導体スイッチおよび負荷に並列に接続して構成し、第２半導体スイッチの端子間電圧を基準電圧として生成して、半導体スイッチの端子間電圧と基準電圧生成手段（基準電圧生成ステップ）によって生成された基準電圧（正常状態）との差を検出することによって、電力供給経路の一部を成す半導体スイッチの端子間電圧（即ち、電力供給経路の電流）が正常状態から逸脱している程度を判定することとしたので、従来のシャント抵抗を不要として装置の熱損失を抑え、また、完全短絡による過電流のみならず、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流をもハードウェア回路またはマイコン等のプログラム処理によって連続的に検出でき、特に半導体スイッチのオン／オフ制御をハードウェア回路で構成した場合はマイコンも不要であるため、実装スペースを縮小できるとともに、装置コストを大幅に削減することができる。
【０１７７】
また、本発明によれば、第２基準電圧生成手段を、第３半導体スイッチと第３負荷とを直列接続した回路を半導体スイッチおよび負荷に並列に接続して構成し、第３半導体スイッチの端子間電圧を第２基準電圧として生成し、第２検出手段によって半導体スイッチの端子間電圧と第２基準電圧との差を検出することとしたので、第２基準電圧が持つ電圧特性を負荷に正常動作範囲での最小電流を下回る目標電流が流れる状態における電圧特性と極力等価となるように設定すれば、第２検出手段によって過小電流を検出することができる。
【０１７８】
また、本発明によれば、第２半導体スイッチまたは第３半導体スイッチの電流容量が半導体スイッチの電流容量よりも小さくなるように設定し、負荷および第２負荷または第３負荷の抵抗値比が半導体スイッチおよび第２半導体スイッチまたは第３半導体スイッチの電流容量比と極力反比例するように設定することとしたので、第２半導体スイッチおよび第２負荷を持つ基準電圧生成手段、或いは第３半導体スイッチおよび第３負荷を持つ第２基準電圧生成手段の回路構成を小型化でき、実装スペースを縮小できるとともに、装置コストを削減できる。
【０１７９】
また、本発明によれば、第２負荷または第３負荷に複数個の抵抗を具備して該複数個の抵抗を選択的に接続するか、或いは、第２負荷または第３負荷に並列接続された可変抵抗を具備し、該可変抵抗の抵抗値を変えて第２負荷または第３負荷の抵抗値を等価的に可変設定することにより、また、半導体スイッチの端子間電圧を分圧手段により抵抗値の比に基づく分圧比で分圧して検出手段に供給するようにし、該分圧手段の分圧比を抵抗値の可変設定により調整することにより、基準電圧生成手段または第２基準電圧生成手段の設定値（基準）を目標の仕様に設定することとしたので、１種類のチップで複数の仕様をカバーすることができ、負荷の種別に応じた完全短絡、不完全短絡の切り分けを確実に検出することが可能となり、短絡故障に対する保護を精度良く行うことができる。
【０１８０】
また、本発明によれば、半導体スイッチが過熱した場合に該半導体スイッチをオフ制御して保護する過熱保護手段（過熱保護ステップ）を備え、ある程度の短絡抵抗を持つ不完全短絡が発生したとき、制御手段（制御ステップ、即ちオフ制御ステップおよびオン制御ステップ）により、半導体スイッチのオン／オフ制御を繰り返し行って電流を大きく変動させ、半導体スイッチの周期的な発熱作用によって過熱保護手段（過熱保護ステップ）による半導体スイッチの遮断を速めることができるので、不完全短絡発生時の異常電流に対して高速な応答を実現できる。
【０１８１】
また、本発明によれば、半導体スイッチ、第２半導体スイッチおよび第２負荷を含む基準電圧生成手段、検出手段、制御手段、第２基準電圧生成手段、第２検出手段または過熱保護手段を同一チップ上で集積化することにより、装置の回路構成を小型化でき、実装スペースを縮小できるとともに、装置コストを削減できる。また、本発明の電流検出手法は、検出手段または第２検出手段による半導体スイッチの端子間電圧と基準電圧または第２基準電圧との差の検出によって行われることから、同一チップ上に半導体スイッチおよび第２半導体スイッチまたは第３半導体スイッチを形成することにより、電流検出における同相的誤差要因、即ち電源電圧、温度ドリフトやロット間のバラツキによる影響を除去（削減）することができる。さらに、第２負荷または第３負荷をチップ外部に設置することにより、基準電圧または第２基準電圧へのチップの温度変化の影響を受け難くすることができ、高精度の電流検出を実現することが可能となる。
【０１８２】
また、本発明によれば、制御手段による半導体スイッチのオン／オフ制御の周期を制御用クロックとして使用するので、制御用クロック専用の発振回路を不要とすることができ、また、半導体スイッチ（ＦＥＴ）のオン／オフ制御の周期が安定していることから、制御クロックとして安定したクロックを得ることができる。
【０１８３】
また、本発明によれば、半導体スイッチがオン状態となった後の一定期間、制御手段（制御ステップ）による半導体スイッチのオン／オフ制御を禁止手段（禁止ステップ）によって禁止することとしたので、負荷立ち上げ時に突入電流が流れる際の過電流制御を禁止して、負荷応答の遅れを抑制することができる。
【０１８４】
また、本発明によれば、制御手段（制御ステップ）による半導体スイッチのオン／オフ制御時に、過熱保護手段（過熱保護ステップ）によるオフ制御を過熱遮断促進手段によって速めることとしたので、不完全短絡時における半導体スイッチの遮断を速めて高速応答を実現できる。
【０１８５】
さらに、本発明によれば、回数制御手段（回数制御ステップ）により、制御手段（制御ステップ）による半導体スイッチのオン／オフ制御回数を積算し、該制御回数が所定回数に達したときに半導体スイッチをオフ制御することとしたので、不完全短絡時でも半導体スイッチの遮断を任意に設定した時間まで速めることができ、高速応答を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の電源供給制御装置の回路構成図である。
【図２】実施形態で使用する半導体スイッチ（主制御ＦＥＴ）の詳細な回路構成図である。
【図３】実施形態の電源供給制御装置および電源供給制御方法が利用する原理を説明する説明図（その１）であり、オフ状態からオン状態への遷移時のドレイン−ソース間電圧の立ち下がり特性の説明図である。
【図４】実施形態の電源供給制御装置および電源供給制御方法が利用する原理を説明する説明図（その２）であり、概念的回路図である。
【図５】実施形態の電源供給制御装置および電源供給制御方法が利用する原理を説明する説明図（その３）であり、主制御ＦＥＴのドレイン電流とゲート−ソース間電圧との特性を説明する説明図である。
【図６】短絡故障時および通常動作時の実施形態の電源供給制御装置における半導体スイッチの電流（ａ）と電圧（ｂ）を例示する波形図である。
【図７】本発明の第２の実施形態の電源供給制御装置の回路構成図である。
【図８】本発明の第３の実施形態の電源供給制御装置の回路構成図である。
【図９】本発明の第４の実施形態の電源供給制御装置の回路構成図（その１）である。
【図１０】本発明の第４の実施形態の電源供給制御装置の回路構成図（その２）である。
【図１１】本発明の第５の実施形態の電源供給制御装置の回路構成図（その１）である。
【図１２】本発明の第５の実施形態の電源供給制御装置の回路構成図（その２）である。
【図１３】本発明の第６の実施形態の電源供給制御装置の回路構成図（その１）である。
【図１４】本発明の第６の実施形態の電源供給制御装置の回路構成図（その２）である。
【図１５】変形例の電源供給制御装置における第２負荷（抵抗）の構成を説明する回路図である。
【図１６】本発明の第７の実施形態の電源供給制御装置の回路構成図（その１）である。
【図１７】本発明の第７の実施形態の電源供給制御装置の回路構成図（その２）である。
【図１８】本発明の第８の実施形態の電源供給制御装置の回路構成図である。
【図１９】従来の半導体スイッチを備えた電源供給制御装置の回路構成図である。
【符号の説明】
１０１    電源
１０２    負荷
１０５，３０３    突入電流マスク回路（禁止手段）
１０６    過熱遮断促進回路（過熱遮断促進手段）
１０７，３０４    オン／オフ回数積算回路（回数制御手段）
１１０ａ〜１１０ｆ    チップ構成部分
１１１    駆動回路（制御手段）
ＱＡ，ＱＦ      主制御ＦＥＴ（半導体スイッチ）
ＲＧ      内部抵抗
ＱＢ    リファレンスＦＥＴ（第２半導体スイッチ）
ＱＣ    第２リファレンスＦＥＴ（第３半導体スイッチ）
Ｒｒ，Ｒｒ１〜Ｒｒ４    抵抗（第２負荷，第３負荷）
Ｑ５，Ｑ６，Ｑ７    トランジスタ
Ｑ１１〜Ｑ５４    ＦＥＴ
ＣＭＰ１    コンパレータ（検出手段）
ＣＭＰ２    コンパレータ（第２検出手段）
Ｒ１〜Ｒ５５    抵抗
ＲＶ    可変抵抗
ＺＤ１，ＺＤ２    ツェナーダイオード
Ｄ１〜Ｄ５１    ダイオード
Ｃ１１〜Ｃ３１    コンデンサ
１２１    温度センサ
１２２    ラッチ回路
ＱＳ      過熱遮断用ＦＥＴ
ＳＷ１，ＳＷ２    スイッチ
ＶＢ    電源電圧
３０５    チャージポンプ
ＶＰ    チャージポンプ出力電圧
【図１】
0003706515.tif 000003
【図２】
0003706515.tif 000004
【図３】
0003706515.tif 000005
【図４】
0003706515.tif 000006
【図５】
0003706515.tif 000007
【図６】
0003706515.tif 000008
【図７】
0003706515.tif 000009
【図８】
0003706515.tif 000010
【図９】
0003706515.tif 000011
【図１０】
0003706515.tif 000012
【図１１】
0003706515.tif 000013
【図１２】
0003706515.tif 000014
【図１３】
0003706515.tif 000015
【図１４】
0003706515.tif 000016
【図１５】
0003706515.tif 000017
【図１６】
0003706515.tif 000018
【図１７】
0003706515.tif 000019
【図１８】
0003706515.tif 000020
【図１９】
0003706515.tif 000021