(57)【特許請求の範囲】
【請求項１】
モータの速度を検出して速度信号として出力する検出手段と、
前記検出手段の出力する速度信号と所定の基準信号との位相誤差信号に基づく速度制御信号を出力する位相同期制御手段と、
所定の速度制御信号を出力して、前記モータを加減速させる速度制御手段と、
前記位相同期制御手段の出力する前記速度制御信号と前記速度制御手段の出力する前記速度制御信号を択一的に選択して出力する選択手段と、
前記選択手段から出力される信号に基づいて前記モータの駆動を行う駆動手段と、
を備え、
前記選択手段は、前記モータの加減速時には、前記速度制御手段の出力する前記速度制御信号を選択し、前記モータの速度が所定の目標速度に到達すると、前記位相同期制御手段の出力する前記速度制御信号を選択し、前記駆動手段に出力するモータ速度制御装置において、
前記位相同期制御手段は、ＥＸＯＲ型の位相比較回路であって、前記検出手段の出力する速度信号および予め推定した位相同期後の位相差を有する基準信号を、前記ＥＸＯＲ型の位相比較回路に入力することを特徴とするモータ速度制御装置。
【請求項２】
前記速度制御手段は、
前記モータが許容する一定電圧、一定電流、あるいは、予め設定された制御信号を前記速度制御信号として出力するオープンループ制御により前記モータを加減速制御することを特徴とする請求項１記載のモータ速度制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モータ速度制御装置に関し、詳細には、速やかに、かつ、安定して目標速度に制御するモータ速度制御装置に関する。
【０００２】
【従来の技術】
従来から、モータの速度制御方式としては、いわゆる位相同期制御方式（ＰＬＬ制御方式）が知られており、このＰＬＬ（Phase Locked Loop ）制御方式は、一定の周波数の基準信号と、モータの速度に比例したエンコーダパルス等の速度信号と、の位相差を位相比較器により検出して、その位相差に比例した制御量（例えば、電圧）をフィードバックすることにより、モータの速度制御を行うものである。
【０００３】
ところが、ＰＬＬ制御でのみモータの制御を行うと、定トルク加速を行うことができず、加減速時間が長くなるだけでなく、使用する位相比較器によっては、基準信号の周波数の整数倍あるいは整数分の１の周波数でも位相がロックして、目標速度に適切に制御することができないという問題があった。
【０００４】
そこで、モータの回転速度を検出するエンコーダの周波数誤差をフィードバックする制御方式を併用するのが、従来からの一般的なモータ制御方法である。
【０００５】
具体的には、エンコーダの検出信号を周波数／電圧変換（Ｆ／Ｖ変換）し、このＦ／Ｖ変換した電圧と、目標速度に対応する電圧と、比較して、フィードバックするアナログサーボ速度制御をＰＬＬ制御に併用することが行われている。
【０００６】
この制御方式によると、周波数同期過程、すなわち、モータの速度が目標速度に到達するまでの過程においては、ＰＬＬ制御方式により周波数誤差制御方式のフィードバック量が大きくなるようにゲインを設定して、速度を周波数誤差制御方式により目標速度に加減速し、その後、位相同期過程においては、周波数誤差制御方式の出力が一定になるので、ＰＬＬ制御方式のフィードバック量が相対的に大きくなって、位相同期状態、すなわち、位相ロック状態に入る。
【０００７】
また、従来、周波数同期過程と位相同期過程で、制御系を切り換えるモータ速度制御方式がある。すなわち、モータの速度制御においては、周波数同期過程では周波数誤差制御方式が、位相同期過程ではＰＬＬ制御方式が、適切な制御を行うことができるので、周波数同期を判別して、それぞれ制御系を切り換えて制御している。
【０００８】
ところが、一般に基準信号と速度信号（すなわち、エンコーダ信号）の位相は相互に何等制約がなく、上記制御系を切り換える制御方式において、ＰＬＬ制御方式に切り換えた直後の基準信号の位相と速度信号の位相とに位相差が発生することがあるが、この位相差があると、その位相差によっては、位相同期が速やかに完了しない場合があり、応答が遅くなり、目標速度に安定するまでに時間がかかるという問題があった。
【０００９】
この問題に解決するものとして、従来、特開平５−２９２７７６号公報に記載された直流モータ速度制御装置が提案されている。
【００１０】
この直流モータ速度制御装置は、モータを加速させる手段と、検出されたモータの速度信号と基準信号との位相誤差信号に基づいてモータの速度を制御する第１の制御手段と、前記速度信号と基準信号との周波数誤差信号に基づいてモータの速度を制御する第２の制御手段とを備え、前記モータを加速させる手段によりモータの速度を加速し、目標速度に到達したら前記モータを加速させる手段から第１、第２の制御手段の出力信号の加算信号による制御、あるいは第１の制御手段の出力信号のみによる制御に切り換える直流モータ速度制御装置において、モータの速度が目標速度に到達した場合に、前記第１の制御手段に対して速度信号と位相が一致し、かつ、目標速度に対応した周波数の信号を基準信号として入力することを特徴としている。
【００１１】
すなわち、モータの速度が目標速度に達した場合に、第１の制御手段（位相フィードバック手段といえる。）と第２の制御手段（周波数フィードバック手段といえる。）の出力の加算信号による制御、あるいは、位相フィードバック手段のみによる制御に切り換えるとともに、速度信号（エンコーダ信号）と位相が一致し、かつ、目標速度に対応した周波数の信号を基準信号として入力することで、移相差が０になって、位相同期を速やかに完了させ、応答をすみやかに行わせることを目的としている。
【００１２】
【発明が解決しようとする課題】
しかしながら、このような従来のモータ速度制御装置にあっては、目標到達速度に達した後の速度信号と基準信号の位相差に基づく過渡応答特性を速やかに解決するには、なお不十分であり、目標速度に安定するまでになお時間がかかるという問題があった。
【００１３】
すなわち、特開平５−２９２７７６号公報の請求の範囲に記載されている条件として、「モータの速度が目標速度に到達した場合に、第１の制御手段に対して速度信号と位相が一致し、かつ、目標速度に対応した周波数の信号を基準信号として入力する」ことを要求し、実施例において、基準周波数信号に対してエンコーダパルスの位相が進んでいるときには、その位相差に応じた位相進み信号を出力し、位相が遅れているときには、同様の位相遅れ信号を出力する位相比較回路を使用することにより、図２２に示すように、位相比較範囲が−２π〜２πの範囲となって、基準信号と速度信号の位相が一致、すなわち、位相差が０となって、位相同期が完了するとしている。
【００１４】
ところが、位相比較回路として、例えば、ＥＸＯＲ（EXclusive OR）型の位相比較器を用いると、位相比較範囲は、図２３に示すように、０〜πの範囲であり、かつ、位相差が０の点は、特異点となる。その結果、モータの制御が不安定となる。
【００１５】
すなわち、特開平５−２９２７７６号公報に記載されている直流モータ速度制御装置は、実施例に記載されているような位相比較回路を用いて始めて達成される技術である。
【００１６】
例えば、図２４に示すようなＰＬＬ制御系を考えた場合、位相比較回路１には、基準信号Ｒとエンコーダ２からモータ３の回転速度を検出した速度信号ＶE が入力され、位相比較回路１は、基準信号Ｒと速度信号ＶE を比較して、その位相差δθに対応する誤差信号Ｖθをフィルタ４を介して加算器５に出力する。加算器５には、オフセット電圧Ｖ0 が入力されており、加算器５は、誤差信号Ｖθにオフセット電圧Ｖ0 を加算して、入力制御電圧Ｖ（Ｖ＝Ｖ0 ＋Ｖθ）をモータドライバ６に出力する。モータドライバ６は、この入力制御電圧Ｖに基づいてモータ３を駆動する。
【００１７】
いま、説明を簡単化するために、モータドライバ６入力される入力制御電圧Ｖとエンコーダ２の出力する速度信号ＶE の周波数ｆｖとの間には、図２５に示すような直線関係があるものとすると、位相比較回路１は、図２２に示す特性をもつものとする。
【００１８】
ここで、ｆｒを基準信号Ｒの周波数とし、図２５から分かるように、オフセット電圧Ｖ0 に対応する周波数をｆ0 とすると、位相同期状態においては、次式が成立するような位相差δθの定常偏差が存在する。
【００１９】
ｆ0 ＝Ｋ×Ｖ0
Ｖθ＝Ｋθ×δθ
ｆｒ＝Ｋ×（Ｖ0 ＋Ｖθ）＝ｆ0 ＋Ｋ×Ｋθ×δθ・・・（１）
すなわち、通常は、位相差δθを有した状態で位相同期し、この位相差δθは、オフセット電圧Ｖ0 その他によって種々変化するものである。
【００２０】
ところが、上記特開平５−２９２７７６号公報においては、あたかも位相差０で位相同期が完了するかのごとく記載されているが、実際には、当該公報記載の第１の制御手段と第２の制御手段の出力信号の加算信号による制御と、第１の制御手段の出力信号のみの制御と、では、位相の定常偏差δθは、同じではあり得ない。
【００２１】
すなわち、上記加算信号による制御の場合には、周波数フィードバック手段（第１の制御手段）の信号が、図２４のオフセット電圧Ｖ0 の役割を果たしており、オフセット電圧Ｖ0 の効果で、ｆｒ≒ｆ0 となるため、δθ≒０付近で位相同期する。
【００２２】
また、第１の制御手段のみによる制御の場合には、Ｖ0 ＝０となるので、上記（１）式から分かるように、δθ≒ｆｒ／（Ｋ×Ｋθ）付近で位相同期する。
【００２３】
なお、オフセット電圧Ｖ0 を別に加算するような制御系を組み込んだ場合には、定常偏差、すなわち、位相差δθは、さらに異なったものとなる。
【００２４】
上述のように、同期時の定常偏差（位相差δθ）によっては、上記第１の制御手段と第２の制御手段を切り換えるとき、位相差δθを０にすることは、応答を早めるどころか、逆に応答を不安定にして、位相同期を遅くする原因にもなる。
【００２５】
したがって、上記特開平５−２９２７７６号公報に記載されている直流モータ速度制御装置では、目標到達速度に達した後の速度信号と基準信号の位相差に基づく過渡応答特性を速やかに解決するには、なお不十分であり、目標速度に安定するまでになお時間がかかるという問題があった。
【００２６】
そこで、請求項１記載の発明は、モータの速度が目標速度に到達すると、制御系を位相同期制御手段に切り換えてモータの速度制御を行わせするとともに、位相同期制御手段に、目標速度に対応した周波数で、かつ、速度信号に対して位相同期後と同じ位相差を有した基準信号を入力することにより、速度信号と基準信号の位相差に基づく速度制御系の過渡応答特性を大幅に向上させて、目標速度に安定するまでの時間を短縮するとともに、速度制御系を安定化させることのできるモータ速度制御装置を提供することを目的としている。
【００２７】
請求項２記載の発明は、請求項１の場合に、モータが目標速度に到達するまでオープンループ制御することにより、速度制御系全体の構成を簡単化するモータ速度制御装置を提供することを目的としている。
【００３５】
【課題を解決するための手段】
請求項１記載の発明のモータ速度制御装置は、
モータの速度を検出して速度信号として出力する検出手段と、
前記検出手段の出力する速度信号と所定の基準信号との位相誤差信号に基づく速度制御信号を出力する位相同期制御手段と、
所定の速度制御信号を出力して、前記モータを加減速させる速度制御手段と、
前記位相同期制御手段の出力する前記速度制御信号と前記速度制御手段の出力する前記速度制御信号を択一的に選択して出力する選択手段と、
前記選択手段から出力される信号に基づいて前記モータの駆動を行う駆動手段と、
を備え、
前記選択手段は、前記モータの加減速時には、前記速度制御手段の出力する前記速度制御信号を選択し、前記モータの速度が所定の目標速度に到達すると、前記位相同期制御手段の出力する前記速度制御信号を選択し、前記駆動手段に出力するモータ速度制御装置において、
前記位相同期制御手段は、ＥＸＯＲ型の位相比較回路であって、前記検出手段の出力する速度信号および予め推定した位相同期後の位相差を有する基準信号を、前記ＥＸＯＲ型の位相比較回路に入力する。
【００３６】
ここで、検出手段は、モータの回転速度を適切に検出して、当該速度に対応したパルス等の速度信号を適切に出力できるものであれば、どのようなものであってもよく、例えば、エンコーダ等が利用される。
【００３７】
位相同期制御手段は、この検出手段の出力する速度信号と所定の基準信号との位相誤差信号に基づいて、駆動手段に速度制御信号を出力することにより、モータの速度制御を行い、この基準信号は、例えば、目標速度に対応する速度信号である。
【００３８】
選択手段は、例えば、スイッチ等を利用することができるが、これに限るものでないことは言うまでもない。
【００４０】
上記構成によれば、速度信号と基準信号の位相差に基づく速度制御系の過渡応答特性を大幅に向上させることができ、目標速度に安定するまでの時間を短縮することができるとともに、速度制御系を安定化させることができる。
【００４１】
この場合、例えば、請求項２に記載するように、
前記速度制御手段は、
前記モータが許容する一定電圧、一定電流、あるいは、予め設定された制御信号を前記速度制御信号として出力するオープンループ制御により前記モータを加減速制御するものであってもよい。
【００４２】
上記構成によれば、速度制御系全体の構成を簡単なものとすることができ、ハード的に回路を組み込む場合には、回路構成が簡単なものとなり、コストを低減させることができ、また、ソフト的に構成する場合には、ソフト処理が簡単になり、計算処理等の負荷を小さくして、処理速度を向上させることができる。
【００４３】
また、モータ駆動系のイナーシャ等が小さく、位相同期過程の応答が速い系では、上記速度制御手段から位相同期制御手段への制御系の切換時の不安定性が少なくなっているので、従来、速度フィードバックループにより加減速していた制御系をオープンループ制御手段により、モータの加減速を行うことができ、適用範囲を広げることができる。
【００６６】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
【００６７】
尚、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００６８】
図１〜図５は、本発明のモータ速度制御装置の第１の実施の形態を示す図であり、本実施の形態は、モータが目標速度に到達するまでは、一定電圧でモータを加減速するものである。
【００６９】
図１は、本発明のモータ速度制御装置の第１の実施の形態を適用したモータ速度制御装置の回路構成図である。
【００７０】
図１において、モータ速度制御装置１０は、位相比較回路１１、スイッチ１２、加算器１３、オフセット電圧発生回路１４、スイッチ１５、立ち上げ電圧発生回路１６、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ（Micro Processing Unit ）２１及びカウンタ２２等を備えており、例えば、ファクシミリ装置、複写機あるいはプリンタ等に用いられるモータの速度制御を行うのに利用される。
【００７１】
ＭＰＵ（制御手段）２１は、モータ速度制御装置１０の各部を統括的に制御し、スイッチ１７の切換信号を出力する端子ＳＣ１、スイッチ１２及びスイッチ１５の切換信号を出力する端子ＳＣ２及び基準信号Ｒをスイッチ１２を介して位相比較回路１１に出力する端子Ｒを備えている。
【００７２】
スイッチ１２及びスイッチ（切換手段）１５は、ＭＰＵ２１の制御下で動作して、モータ１９が所定速度に達するまでは、（イ）側に接続されており、所定の速度に達すると、（ロ）側に切り換えられる。
【００７３】
また、スイッチ１７は、ＭＰＵ２１からモータ１９を回転させるための切換信号が入力されると、オンし、停止させるための切換信号が入力されると、オフする。
【００７４】
エンコーダ（検出手段）２０は、モータ１９の回転速度を検出して、当該回転速度に対応するエンコーダパルス信号ＥをＭＰＵ２１、スイッチ１２及び位相比較回路１１に出力する。
【００７５】
カウンタ２２は、エンコーダ２０からのエンコーダパルス信号Ｅに基づいてモータ１９の回転速度を検出及び図示しない主制御手段から指示されたモータ１９の目標速度に対応する基準信号Ｒを生成等するために用いられるカウンタである。
【００７６】
ＭＰＵ２１は、エンコーダ２０からのエンコーダパルス信号Ｅに基づいてカウンタ２２を利用して、モータ１９の回転速度を検出し、当該検出したモータ１９の回転速度と目標速度とを比較して、モータ１９の回転が目標速度に到達したかどうかを判断する。
【００７７】
ＭＰＵ２１は、モータ１９の回転速度が目標速度に到達すると、スイッチ１２及びスイッチ１５に切換信号を出力して、スイッチ１２及びスイッチ１５を（イ）側から（ロ）側に切り換える。
【００７８】
また、ＭＰＵ２１は、目標速度から同期時の速度信号に対する基準信号の位相差δθを予測して、エンコーダパルス信号Ｅに対して当該位相差δθを持ち、かつ、目標速度に対応した周波数の基準信号を生成して、Ｒ端子からスイッチ１２を介して位相比較回路１１へ基準信号Ｒとして出力する。この速度検出動作及び信号生成動作については、後で詳述する。
【００７９】
上記位相比較回路（位相同期制御手段）１１は、図２に示すように回路構成されており、位相比較器３１、カウント信号発生器３２、スイッチ３３、３４、カウンタ３５及びＤ／Ａ変換器３６等を備えている。
【００８０】
位相比較器３１には、上記エンコーダパルス信号Ｅと基準信号Ｒが入力され、この位相比較器３１に入力される基準信号Ｒは、モータ１９の回転速度が目標速度に到達するまでは、スイッチ１２が（イ）側であるので、エンコーダパルス信号Ｅであり、その後、モータ１９の回転速度が目標速度に到達すると、スイッチ１２が（ロ）側に切り換えられるので、ＭＰＵ２１からの基準信号である。
【００８１】
位相比較器３１は、このエンコーダパルス信号Ｅと基準信号Ｒの位相を比較して、進み信号あるいは遅れ信号を対応するスイッチ３３、３４に出力する。すなわち、位相比較器３１は、基準信号Ｒに対してエンコーダパルス信号Ｅの位相が進んでいるときには、当該位相差に対応した位相進み信号をスイッチ３３に出力し、基準信号Ｒに対してエンコーダパルス信号Ｅの位相が遅れているときには、当該位相差に対応した位相遅れ信号をスイッチ３４に出力する。
【００８２】
具体的には、位相比較器３１は、図３（ａ）に示す基準信号Ｒと図３（ｂ）に示すエンコーダパルス信号Ｅを比較し、いま、図３では、エンコーダパルス信号Ｅの方が、基準信号Ｒよりも、その位相が進んでいるので、図３（ｃ）に示すように、当該位相差分の幅に対応する期間だけローレベルとなる位相進み信号をスイッチ３３に出力する。このとき、エンコーダパルス信号Ｅの方が位相が進んでいるので、位相遅れ信号は、図３（ｄ）に示すように、ハイレベルの状態のままである。
【００８３】
スイッチ３３及びスイッチ３４は、位相比較器３１からの進み信号あるいは遅れ信号によりオン／オフするスイッチであり、ローレベルの進み信号あるいは遅れ信号が入力されると、オンして、カウント信号発生器３２から入力されるカウント信号をカウンタ３５に出力する。
【００８４】
カウント信号発生器３２は、図３（ｅ）に示すように、一定の高周波数のカウント信号を発生し、スイッチ３３及びスイッチ３４に出力する。
【００８５】
カウント信号発生器３２の出力するカウント信号は、スイッチ３３あるいはスイッチ３４がオンしているときにのみ、スイッチ３３あるいはスイッチ３４を介して、カウントＵＰ信号あるいは、カウントＤＯＷＮ信号としてカウンタ３５に入力される。
【００８６】
図３では、基準信号Ｒよりもエンコーダパルス信号Ｅの方が位相が進んでいるので、図３（ｃ）に示すように、ローレベルの進み信号がスイッチ３３に出力されて、スイッチ３３がオンし、カウンタ３５には、図３（ｆ）に示すように、カウントＵＰ信号が、進み信号がオンしている期間だけ、カウント信号のパルス列として入力される。このとき、カウントＤＯＷＮ信号は、図（ｇ）に示すように、０レベルを維持している。
【００８７】
カウンタ３５は、スイッチ３３あるいはスイッチ３４から入力されるカウントＵＰ信号あるいはカウントＤＯＷＮ信号のパルス列の数を逐次カウントアップ、あるいは、カウントダウンして、Ｄ／Ａ変換器３６に出力する。Ｄ／Ａ変換器３６は、図３（ｈ）に示すように、カウンタ３５のカウント結果をＤ／Ａ（ディジタル−アナログ）変換して、上記エンコーダパルス信号Ｅと基準信号Ｒの位相差に対応するアナログの位相誤差信号Ｖθとして、図１に示した加算器１３に出力する。
【００８８】
すなわち、位相比較回路１１は、エンコーダパルス信号Ｅの位相が基準信号Ｒよりも進んでいる場合には、位相比較器３１から位相差に対応した位相進み信号がスイッチ３３に出力され、スイッチ３３がオンとなって、カウント信号発生器３２の出力するカウント信号がスイッチ３３を介してカウントＵＰ信号としてカウンタ３５に入力される。カウンタ３５は、カウントＵＰ信号が位相進みに対応するカウント信号のパルス列として入力されると、カウント信号をカウントアップして、カウント結果をＤ／Ａ変換器３６に出力し、Ｄ／Ａ変換器３６は、カウンタ３５のカウント結果をＤ／Ａ変換して、位相差に対応するアナログの位相誤差信号Ｖθとして図１に示した加算器１３に出力する。
【００８９】
また、位相比較回路１１は、エンコーダパルス信号Ｅの位相が基準信号Ｒよりも遅れている場合には、位相比較器３１から位相差に対応した位相遅れ信号がスイッチ３４に出力され、スイッチ３４がオンとなって、カウント信号発生器３２の出力するカウント信号がスイッチ３４を介してカウントＤＯＷＮ信号としてカウンタ３５に入力される。カウンタ３５は、カウントＤＯＷＮ信号が位相遅れに対応するカウント信号のパルス列として入力されると、カウントＵＰ信号の場合とは逆に、カウント信号をカウントダウンして、カウント結果をＤ／Ａ変換器３６に出力し、Ｄ／Ａ変換器３６は、カウンタ３５のカウント結果をＤ／Ａ変換して、位相差に対応するアナログの位相誤差信号Ｖθとして図１に示した加算器１３に出力する。
【００９０】
すなわち、上述のように、位相比較回路１１は、エンコーダパルス信号Ｅと基準信号Ｒの位相差を検出し、その位相差に対応したアナログの位相誤差信号Ｖθを生成して、加算器１３に出力する。
【００９１】
なお、上記位相比較回路１１の位相比較器３１の機能は、ＭＰＵ２１が行うようにしてもよく、また、Ｄ／Ａ変換器３６の代わりに、ＣＲ能動フィルタを用いてもよい。
【００９２】
オフセット電圧発生回路（速度制御手段）１４は、所定のオフセット電圧Ｖ0 を発生し、加算器１３に出力する。
【００９３】
加算器１３は、オフセット電圧発生回路１４から入力されるオフセット電圧Ｖ0 と位相比較回路１１から入力される位相誤差信号Ｖθを加算して、加算出力をスイッチ１５及びスイッチ１７を介してモータドライバ１８に出力する。
【００９４】
スイッチ１５（選択手段）には、加算器１３の加算出力と立ち上げ電圧発生回路１６の立ち上げ電圧Ｖが入力されており、スイッチ１５は、これらの加算器１３の加算出力と立ち上げ電圧発生回路１６の立ち上げ電圧Ｖの一方を択一的に選択して、スイッチ１７を介してモータドライバ１８に速度制御信号として出力する。
【００９５】
モータドライバ（駆動手段）１８は、スイッチ１７を介して入力される速度制御信号に基づいてモータ１９を回転駆動する。
【００９６】
次に、動作を説明する。
【００９７】
まず、図示しない制御装置からモータを回転させる指令が出たとき、ＭＰＵ２１は、初期設定を行う。
【００９８】
すなわち、ＭＰＵ２１は、初期状態において、図４に示すように、Ａ点でスイッチ１２及びスイッチ１５を（イ）側に接続し、スイッチ１７をオンにして、初期設定が完了すると、位相比較回路１１は、エンコーダパルス信号Ｅと基準信号Ｒから誤差信号Ｖθを生成して、加算器１３に出力する。
【００９９】
なお、図４は、図１の信号各部の波形を示した図であり、図４（ａ）は、エンコーダパルス信号Ｅ、（ｂ）は、位相比較回路１１に入力される基準信号Ｒ、（ｃ）は、位相比較回路１１の出力する誤差信号Ｖθ、（ｄ）は、モータ１９の回転速度である。
【０１００】
まず、図示しない主制御装置からモータ回転の指令が出ると、ＭＰＵ２１は、目標速度から同期時の位相差δθ、具体的には、位相差δθに相当する待ち（ｗａｉｔ）時間を設定する。
【０１０１】
いま、位相比較回路１１は、上述のように、図２２に示した特性を持つフリップフロップ型で、その位相比較範囲（動作範囲）は、−２π〜２πである。
【０１０２】
したがって、同期後の位相差δθは、図２５に示した場合と同様に考えることができ、次式で与えられる。
【０１０３】
0003651708.tif 000002
但し、δθは、基準信号Ｒに対して速度信号が遅れている場合を、＋、進んでいる場合を、−、としている。
【０１０４】
また、位相差δθ分のｗａｉｔ時間は、次式で与えられる。
【０１０５】
δＴ＝δθ／（２πｆｒ）・・・（３）
ここで、オフセット電圧Ｖ0 の役割は、同期可能な回転速度の速度帯域を設定することにあり、理想的には、次式の周波数範囲で同期可能となる。
【０１０６】
ｆ0 ＋Ｋ×Ｋθ×２π＞ｆ＞ｆ0 −Ｋ×Ｋθ×２π・・・（４）
初期設定の後、図４に示す初期状態Ａ点でＭＰＵ２１は、スイッチ１２及びスイッチ１５を（イ）側に接続するとともに、スイッチ１７をオンする。これらのスイッチ１２、１５、１７の初期設定は、上述のように、ＭＰＵ２１により、その端子ＳＣ１及び端子ＳＣ２から出力される切換信号により行われる。
【０１０７】
これによりモータ１９は、立ち上げ電圧Ｖの一定電圧で加速され、この立ち上げ電圧Ｖは、所定速度に到達できる電圧でなければならないが、モータ１９の仕様内であれば、これに限るものではない。
【０１０８】
モータ１９が始動を開始すると、モータ１９の回転速度は、逐一エンコーダ２０により検出され、位相比較回路１１にエンコーダパルス信号Ｅとして入力されるとともに、ＭＰＵ２１及びスイッチ１２に入力される。
【０１０９】
いま、スイッチ１２は、（イ）側に接続されているので、エンコーダ２０の出力するエンコーダパルス信号Ｅは、スイッチ１２を介して、基準信号Ｒとして位相比較回路１１に入力される。
【０１１０】
したがって、モータの加速時には、位相比較回路１１にエンコーダパルス信号Ｅ及び基準信号Ｒとしてエンコーダ２０の出力する同じエンコーダパルス信号Ｅが入力されるので、位相差が発生せず、位相比較回路１１は、図４（ｃ）に示すように、０レベルの位相誤差信号Ｖθを出力し、加算器１３は、この位相誤差信号Ｖθとオフセット電圧Ｖ0 を加算して出力するが、いま、スイッチ１５が（イ）側、すなわち、立ち上げ電圧発生回路１６側に接続されているため、加算器１３の加算出力はモータドライバ１８には、出力されずに、立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖがスイッチ１７を介して速度制御信号としてモータドライバ１８に入力される。
【０１１１】
モータドライバ１８は、この速度制御信号である立ち上げ電圧Ｖに基づいてモータ１９を加減速して、回転駆動する。
【０１１２】
この加速中においては、ＭＰＵ２１は、図５に示すように、加速制御処理を行う。
【０１１３】
すなわち、ＭＰＵ２１は、モータ１９が始動すると、まず、最初のエンコーダパルス信号Ｅのエッジが立ち上がりで始まるのか、立ち下がりで始まるのかを検出し（ステップＳ１）、例えば、立ち下がりエッジで始まるとすると、カウンタ２２をスタート、すなわち、カウント動作を開始して（ステップＳ２）、次の半周期の立ち上がりエッジを検出するまで待つ（ステップＳ３）。
【０１１４】
ステップＳ３で、次の立ち上がりエッジを検出すると、ＭＰＵ２１は、カウンタ２２をストップ、すなわち、カウント動作を停止させ（ステップＳ４）、カウンタ２２のカウント値と予め内部メモりに格納されている目標速度に対応した周波数Ｔの１／２周期（Ｔ／２）に相当する値（以下、１／２周期値という。）とを比較して、一致するかどうかチェックする（ステップＳ５）。
【０１１５】
ＭＰＵ２１は、カウンタ２２のカウント値と１／２周期値とが一致すると、目標速度に到達したと判断して、出力端子Ｒの出力信号、すなわち、基準信号Ｒをハイレベル（Ｈｉｇｈ）に立ち上げ（ステップＳ６）、スイッチ１２及びスイッチ１５を（イ）側から（ロ）側に切り換える（ステップＳ７）。
【０１１６】
いま、立ち上げ開始直後であるので、目標速度に到達していないため、ステップＳ５で、カウンタ２２のカウント値と１／２周期値とが一致せず、ＭＰＵ２１は、ステップＳ８に移行して、再度、カウンタ２２のカウント動作を開始し（ステップＳ８）、次の半周期のエンコーダパルス信号Ｅの立ち下がりエッジを検出するまで待つ（ステップＳ９）。
【０１１７】
ステップＳ９で、次の立ち下がりエッジを検出すると、ＭＰＵ２１は、カウンタ２２のカウント動作を停止させ（ステップＳ１０）、これによりエンコーダパルス信号Ｅの立ち上がりエッジから立ち下がりエッジまでの半周期分の時間を測定し、カウンタ２２のカウント値と上記１／２周期値とを比較して、一致するか、すなわち、モータ１９の速度が目標速度に到達したかチェックする（ステップＳ１１）。
【０１１８】
ＭＰＵ２１は、カウンタ２２のカウント値と１／２周期値とが一致すると、目標速度に到達したと判断して、出力端子Ｒの出力信号（基準信号Ｒ）をローレベル（Ｌｏｗ）に立ち下げ（ステップＳ６）、スイッチ１２及びスイッチ１５を（イ）側から（ロ）側に切り換える（ステップＳ７）。
【０１１９】
また、ステップＳ１１で、目標速度に到達していおらず、ステップＳ１１で、カウンタ２２のカウント値と１／２周期値とが一致しないときには、ＭＰＵ２１は、ステップＳ２に移行して、上記同様の処理を行う。
【０１２０】
すなわち、ＭＰＵ２１は、エンコーダパルス信号Ｅの半周期の時間を測定し、かつ、その都度、目標速度と比較して、モータ１９が目標速度に到達したかどうか判別している（ステップＳ２〜ステップＳ５、ステップＳ８〜ステップＳ１１）。
【０１２１】
この間、モータ１９は、図４（ｄ）に示すように、立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖに基づくモータドライバ１８のドライブ動作により目標速度に向かって、回転速度を上げていく。
【０１２２】
また、ＭＰＵ２１は、検出した直前のエンコーダパルス信号Ｅが立ち上がりであれば、これに応じて、出力端子Ｒの出力信号（基準信号Ｒ）をハイレベルに立ち上げ（ステップＳ６）、直前のエンコーダパルス信号Ｅが立ち下がりであれば、これに応じて、出力信号（基準信号Ｒ）をローレベルに立ち下げる（ステップＳ１２）。
【０１２３】
このようにして、半周期毎にモータ１９の速度が目標速度に到達したかチェックして、目標速度に到達すると（ステップＳ５、ステップＳ１１）、上記出力端子Ｒの出力信号（基準信号Ｒ）の立ち上げ（ステップＳ６）、あるいは、立ち下げ（ステップＳ１２）を行って、スイッチ１２及びスイッチ１５を（イ）側から（ロ）側に切り換えて、接続する（ステップＳ７）。
【０１２４】
すなわち、図４に示すように、Ａ点で初期設定を完了して、立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖに基づいてモータ１９の回転を開始し、Ｂ点でモータ１９の回転速度が目標速度に到達したとすると、Ｂ点においては、いま、エンコーダパルス信号Ｅは、図４（ａ）に示すように、立ち上がりエッジであるので、ＭＰＵ２１は、これに合わせて、図４（ｂ）に示すように、出力端子Ｒからハイレベルの基準信号Ｒをスイッチ１２を介して位相比較回路１１に出力する。
【０１２５】
その後、ＭＰＵ２１は、上記（３）式に示したように、目標速度に対応する周期の１／２周期（Ｔ／２）と位相差δθから求めたδＴ時間から算出される待ち時間（ｗａｉｔ）時間（Ｔ／２−δＴ）だけ待って（ステップＳ１３）、出力端子Ｒの出力信号、すなわち、基準信号Ｒを、図４（ｂ）に示すように、反転させる（ステップＳ１４）。いま、図４では、Ｂ点で基準信号Ｒを立ち上げたので、待ち時間だけ待った後、基準信号Ｒを立ち下げる。
【０１２６】
このように、ＭＰＵ２１は、予め同期後の位相差δθを推定して基準信号Ｒの位相差δθを作製しているので、切り換え直後に、ＰＬＬ速度制御系、すなわち、位相比較回路１１において強制的に位相がロックされる。
【０１２７】
その後は、ＭＰＵ２１は、目標速度に対応する周期の１／２周期（Ｔ／２）だけ待って（ステップＳ１５）、出力信号（基準信号Ｒ）を反転させる（ステップＳ１４）。すなわち、ＭＰＵ２１は、目標速度に到達して、基準信号Ｒの位相の調整を行うと、図４に示すように、目標速度に対応した周波数の１／２周期毎に出力信号（基準信号Ｒ）を反転させて、位相比較回路１１に出力する。
【０１２８】
したがって、ＭＰＵ２１は、図４（ｂ）に示すように、Ｃ点以降は、エンコーダパルス信号Ｅに対して、−δθの位相差を持ち、目標速度に対応した周波数の基準信号Ｒを位相比較回路１１に出力する。なお、基準信号Ｒに対するエンコーダパルス信号Ｅの位相差をδθとしているので、基準信号Ｒの位相差には、−が付与される。
【０１２９】
そして、ＭＰＵ２１から上記基準信号Ｒが位相比較回路１１に入力されると、位相比較回路１１は、上述の動作処理を行って、図４（ｃ）に示すように、エンコーダパルス信号Ｅと基準信号Ｒの位相差δθに対応する位相誤差信号Ｖθを加算器１３に出力する。
【０１３０】
加算器１３は、この誤差信号Ｖθとオフセット電圧発生回路１４から供給されるオフセット電圧Ｖ0 を加算して、スイッチ１５及びスイッチ１７を介して、モータドライバ１８に出力し、モータドライバ１８は、この加算器１３からの加算出力に基づいてモータ１９を駆動する。
【０１３１】
したがって、従来のように、エンコーダパルス信号Ｅと基準信号Ｒの位相差δθによるモータ１９の速度のオーバーシュートを、図４（ｄ）に示すように、抑制することができ、速度制御手段としての立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖによるオープンループにより立ち上げを行っても、位相同期制御手段としてのＰＬＬ速度制御（位相比較回路１１）系の過渡応答特性を向上させることができる。
【０１３２】
その結果、モータ１９を速やかに目標速度に上昇させることができるとともに、目標速度に到達すると、速やかに安定させることができる。
【０１３３】
図６〜図１１は、本発明のモータ速度制御装置の第２の実施の形態を示す図であり、本実施の形態は、位相比較回路の位相比較器にＥＸＯＲ型を使用したものである。
【０１３４】
本実施の形態は、上記第１の実施の形態と同様のモータ速度制御装置に適用したものであり、本実施の形態の説明において、上記図１及び図２と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０１３５】
図６において、モータ速度制御装置４０は、位相比較回路４１、スイッチ４２、加算器１３、オフセット電圧発生回路１４、スイッチ１５、立ち上げ電圧発生回路１６、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ４３及びカウンタ２２等を備えており、上記第１の実施の形態とは、位相比較回路４１、スイッチ４２及びＭＰＵ４３が異なっている。
【０１３６】
すなわち、位相比較回路（位相同期制御手段）４１は、図７に示すように構成され、位相比較器４４、カウント信号発生器３２、スイッチ４５、カウンタ４６及びＤ／Ａ変換器３６等を備えている。
【０１３７】
位相比較器４４は、いわゆるＥＸＯＲ型の位相比較回路であり、位相比較器４４には、図８（ａ）に示すエンコーダパルス信号Ｅと、図８（ｂ）に示す基準信号Ｒが入力されている。
【０１３８】
位相比較器４４は、この入力されるエンコーダパルス信号Ｅと基準信号ＲのＥＸＯＲ（排他的論理和）を取って、図８（ｃ）に示すハイとローに切り換わる位相検出信号Ｐをスイッチ４５に出力し、スイッチ４５は、ハイの位相検出信号Ｐが入力されると、オンして、カウント信号発生器３２から入力されるカウント信号をカウンタ４６に出力する。
【０１３９】
カウント信号発生器３２は、上記第１の実施の形態と同様に、図８（ｄ）に示すように、一定の高周波数のカウント信号を発生して、スイッチ４５に出力し、スイッチ４５は、カウント信号発生器３２から入力されるカウント信号を図８（ｅ）に示すカウントＵＰ信号としてカウンタ４６に出力する。
【０１４０】
カウンタ４６は、スイッチ４５を介して入力されるカウントＵＰ信号を計数して、Ｄ／Ａ変換器３６に出力する。
【０１４１】
Ｄ／Ａ変換器３６は、カウンタ４６のカウント結果をＤ／Ａ変換して、図８（ｆ）に示す位相差に対応するアナログの位相誤差信号Ｖθとして、図７に示した加算器１３に出力する。
【０１４２】
したがって、位相比較回路４１は、図２３に示したように、位相比較範囲（動作範囲）として、０〜πの範囲を持つような特性を有するが、位相比較回路４１においては、その信号の取扱上の理由から、図９に示すように、位相差π／２における誤差信号Ｖθが０になるように、Ｄ／Ａ変換器３６にオフセットを設定している。
【０１４３】
その結果、図９からも明らかなように、同期時の位相差δθ’は、次式で与えられるような値となる。
【０１４４】
δθ’＝δθ＋π／２
また、モータ速度制御装置４０においては、フィードバック係数Ｋ、Ｋθを同じに設定しており、図２２に示した位相差δθと図９に示した位相差δθは、同じ位相差になるが、実際に同期する位相差δθ’は、π／２だけ異なる。また、位相差δθ’に相当する待ち（ｗａｉｔ）時間δＴ’は、次式のようになる。
【０１４５】
0003651708.tif 000003
したがって、具体的な初期位相の待ち（ｗａｉｔ）時間は、（５）式を用いて計算すると、以下の式のようになる。
【０１４６】
Ｔ／２−δＴ’＝Ｔ／２−（δＴ＋Ｔ／４）＝Ｔ／４−δＴ・・・（６）
ＭＰＵ４３は、上記第１の実施の形態と同様の動作を行うが、上記待ち時間の算出等において、異なる処理を行う。
【０１４７】
また、スイッチ４２は、ＭＰＵ４３の制御下でオン／オフし、オンのとき、ＭＰＵ４３の出力端子Ｒから入力される基準信号Ｒを位相比較回路４１に出力する。
【０１４８】
次に、本実施の形態の動作を、図１０に示すフローチャートに基づいて説明する。
【０１４９】
なお、図１０の説明において、上記図５と同様の処理ステップにおいては、同一のステップナンバーを付して、その詳細な説明を省略する。
【０１５０】
モータ速度制御装置４０のＭＰＵ４３は、その加速段階での制御は、上記図５の場合と同様に行い（ステップＳ１〜Ｓ６、ステップＳ８〜Ｓ１２）、モータ１９の速度が同期速度に到達すると、スイッチ４２をオンにして（ステップＳ２１）、位相比較回路４１に基準信号Ｒを入力する。
【０１５１】
すなわち、図１１のＡ点で初期設定を完了して、立ち上げ電圧発生回路１６からの立ち上げ電圧Ｖに基づいてモータ１９の回転を開始し、Ｂ点でモータ１９の回転速度が目標速度に到達したとすると、スイッチ４２をオンにして（ステップＳ２１）、位相比較回路４１に基準信号Ｒを入力する。
【０１５２】
このとき、ＭＰＵ４３は、エンコーダパルス信号Ｅがハイレベルであると、ハイレベルの誤差信号Ｖθを、エンコーダパルス信号Ｅがローレベルであると、ローレベルの誤差信号Ｖθを、出力端子Ｒから出力する（ステップＳ６、ステップＳ１２）。
【０１５３】
その後、ＭＰＵ４３は、上記（６）式に示した初期位相分の待ち時間（Ｔ／４−δＴ）だけ待つと（ステップＳ２２）、出力端子Ｒから出力している誤差信号Ｖθを反転させ（ステップＳ１４）、位相比較回路４１の特性から、Ｔ／２だけ待って（ステップＳ１５）、スイッチ１５を（イ）側から（ロ）側に切り換える（ステップＳ２３）。
【０１５４】
すなわち、位相比較回路４１の特性からＴ／２を待つ間に始めの誤差信号Ｖθの出力がある。具体的には、図１１（ｃ）に示すように、Ｃ点で誤差信号Ｖθが出力されることになる。
【０１５５】
したがって、図１１に示すＤ点で制御系を立ち上げ電圧発生回路１６から位相比較回路４１に切り換えると、エンコーダパルス信号Ｅと基準信号Ｒがほぼ同期状態の位相差になるので、ＰＬＬ速度制御（位相比較回路４１）系において、強制的に位相がロックされる。
【０１５６】
その後、ＭＰＵ４３は、出力端子Ｒから出力する基準信号Ｒを反転させた後（ステップＳ２４）、目標速度に対応した周波数の１／２周期（Ｔ／２）待って（ステップＳ２５）、ステップＳ２４に戻って、同様に誤差信号Ｖθを反転させる（ステップＳ２４）。すなわち、その後は、ＭＰＵ４３は、目標速度の周波数の１／２周期毎に出力端子Ｒの出力信号、すなわち、基準信号Ｒを反転させる。
【０１５７】
したがって、、ＭＰＵ４３は、図１１（ｂ）に示すように、Ｄ点以降は、エンコーダパルス信号Ｅに対して、−δθ’の位相差を持ち、目標速度に対応した周波数の基準信号Ｒを出力する。
【０１５８】
その結果、図１１（ｄ）に示すように、エンコーダパルス信号Ｅと基準信号Ｒの位相差によるモータ１９の速度のオーバーシュートは低減され、一定電圧である立ち上げ電圧Ｖのオープンループで立ち上げても、ＰＬＬ速度制御系の過渡応答特性を向上させることができる。
【０１５９】
なお、上記第１の実施の形態の位相比較回路１１は、その比較範囲が−２π〜２πと広いが、過去の状態に強く左右されるメモリ（フリップフロップ）型であるので、ノイズに弱い。これに対して、本実施の形態の位相比較回路４１は、その比較範囲が０〜πと狭いが、非メモリ型であるので、ノイズに強いという特徴を有している。上記位相比較回路１１と位相比較回路４１の相違は、主にその位相比較器３１と位相比較器４４の性質による。
【０１６０】
上述のように、本発明においては、上記位相比較回路１１と位相比較器４４のいずれを用いても、十分発明の目的を達成することができる。
【０１６１】
図１２は、本発明のモータ速度制御装置の第３の実施の形態を示す図であり、本実施の形態は、上記第１の実施の形態のモータドライバの出力を電流フィードバックして、一定電流で立ち上げるものである。
【０１６２】
そこで、本実施の形態の説明において、第１の実施の形態と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０１６３】
すなわち、図１２において、モータ速度制御装置５０は、位相比較回路１１、スイッチ１２、加算器１３、オフセット電圧発生回路１４、スイッチ１５、立ち上げ電圧発生回路１６、スイッチ１７、モータドライバ１８、電流フィードバック回路５１、モータ１９、エンコーダ２０、ＭＰＵ２１及びカウンタ２２等を備えており、図１のモータ速度制御装置１０と同様の回路構成を有しているが、ただ、モータドライバ１８の出力をモータドライバ１８に電流フィードバックさせる電流フィードバック回路５１が設けられている。
【０１６４】
すなわち、本実施の形態においては、立ち上げ電圧発生回路１６と電流フィードバック回路５１を含めた回路が速度制御手段として機能する。
【０１６５】
したがって、本実施の形態のモータ速度制御装置５０においては、モータ１９が目標速度に到達するまでの加速過程において、電流フィードバック回路５１によりフィードバックされる電流に基づいてモータ１９に供給する駆動電流を一定に制御することができ、加速過程において、モータ１９を一定電流で加速制御することができる。
【０１６６】
図１３は、本発明のモータ速度制御装置の第４の実施の形態を示す図であり、本実施の形態は、上記第３の実施の形態の立ち上げ電圧発生回路の立ち上げ電圧を徐々に上昇させて滑らかな加速を行うものである。
【０１６７】
そこで、本実施の形態の説明においては、図１２のモータ速度制御装置５０と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０１６８】
図１３において、モータ速度制御装置６０は、図１２と同様の構成を相しているが、ただ、立ち上げ電圧発生回路６１が異なる。
【０１６９】
すなわち、立ち上げ電圧発生回路６１は、ＭＰＵ２１から加速命令が入力されると、予め設定された電圧上昇プログラムに基づいて、図１３中にグラフで示すように、立ち上げ電圧Ｖを徐々に上昇させる。
【０１７０】
このＭＰＵ２１からの加速命令は、その端子ＳＣ１からスイッチ１７に出力するスイッチ１７の切換信号が利用されている。
【０１７１】
また、モータ速度制御装置６０は、上記第３の実施の形態の場合と同様に、モータドライバ１８の出力が電流フィードバック回路５１によりモータドライバ１８にフィードバックされている。
【０１７２】
したがって、本実施の形態のモータ速度制御装置６０においては、ＭＰＵ２１は、モータ１９の回転が開始が指示されると、スイッチ１７及び立ち上げ電圧発生回路６１に切換信号を出力して、スイッチ１７をオンするとともに、スイッチ１５及びスイッチ１２を（イ）側に接続させ、立ち上げ電圧発生回路６１から徐々に上昇する立ち上げ電圧Ｖをスイッチ１５及びスイッチ１７を介してモータドライバ１８に出力する。
【０１７３】
モータドライバ１８は、この徐々に上昇する立ち上げ電圧Ｖに基づいてモータ１９を回転駆動するが、電流フィードバック回路５１によりモータ１９に出力する電流がフィードバックされているので、当該徐々に上昇する立ち上げ電圧Ｖに対応させて電流を徐々に上昇させることができ、モータ１９を滑らかに加速させることができる。
【０１７４】
なお、この場合、電流フィードバック回路５１を設けなくても、モータドライバ１８からモータ１９に供給する電圧を徐々に上昇させることができ、滑らかにモータ１９を加速させることができる。
【０１７５】
図１４及び図１５は、本発明のモータ速度制御装置の第５の実施の形態を示す図であり、本実施の形態は、上記第１の実施の形態において、速度制御手段として、立ち上げ電圧発生回路の代わりに周波数誤差フィードバックを適用したものである。
【０１７６】
そこで、本実施の形態の説明においては、上記第１の実施の形態と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０１７７】
図１４において、モータ速度制御装置７０は、位相比較回路１１、スイッチ１２、スイッチ７１、加算器１３、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ７２、カウンタ２２及びＤ／Ａ変換器７３等を備えており、位相比較回路１１、スイッチ１２、加算器１３、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０及びカウンタ２２は、上記第１の実施の形態と同様のものである。
【０１７８】
加算器１３には、ＭＰＵ７２からの周波数誤差フィードバック信号Ｖｆとスイッチ７１を介して位相比較回路１１からの位相誤差信号Ｖθが入力され、モータ１９が目標速度に到達するまでは、スイッチ７１がオフして、周波数誤差フィードバック信号Ｖｆのみが加算器１３に入力される。
【０１７９】
スイッチ７１は、ＭＰＵ７２の端子ＳＣ２からスイッチ１２に出力される切換信号によりオン／オフし、スイッチ１２が（イ）側から（ロ）側に切り換えられるタイミングで、オンとなる。
【０１８０】
ＭＰＵ７２には、第１の実施の形態の場合と同様に、エンコーダ２０のエンコーダパルス信号Ｅが入力されており、ＭＰＵ７２は、エンコーダパルス信号Ｅの半周期をカウンタ２２を用いてカウントして、目標速度に対応した半周期分のカウントとの誤差をＤ／Ａ変換器７３にカウンタ誤差信号として出力する。
【０１８１】
Ｄ／Ａ変換器７３は、このカウンタ誤差信号をＤ／Ａ変換して、周波数誤差フィードバック信号Ｖｆとして加算器１３に出力する。
【０１８２】
したがって、ＭＰＵ７２及びＤ／Ａ変換器７３は、検出手段としてのエンコーダ２０の出力する検出信号（エンコーダパルス信号Ｅ）と所定の基準信号である目標速度の周波数誤差信号に基づく速度信号（周波数誤差フィードバック信号Ｖｆ）を出力して、モータ１９の速度をフィードバック制御する周波数同期制御手段として機能し、加算器１３は、この周波数同期制御手段と位相同期制御手段である位相比較回路１１の出力する速度制御信号（誤差信号Ｖθ）を加算して出力する選択手段として機能する。
【０１８３】
次に、本実施の形態の動作を、図１５のフローチャートに基づいて、以下、説明する。
【０１８４】
なお、以下の説明においては、上記第１の実施の形態の図５の処理ステップと同様の処理ステップには、同一のステップナンバーを付して、その詳細な説明を省略する。
【０１８５】
ＭＰＵ７２は、モータ１９が始動すると、上記同様に、最初のエンコーダパルス信号Ｅのエッジが立ち上がりか、立ち下がりかを検出し（ステップＳ１）、立ち下がりエッジで始まるとすると、カウンタ２２のカウント動作を開始して（ステップＳ２）、次の立ち上がりエッジを検出するまで待つ（ステップＳ３）。ステップＳ３で、次の立ち上がりエッジを検出すると、ＭＰＵ２１は、カウンタ２２のカウント動作を停止させ（ステップＳ４）、カウンタ誤差信号をＤ／Ａ変換器７３に出力する（ステップＳ３１）。
【０１８６】
そして、Ｄ／Ａ変換器７３は、このカウンタ誤差信号をＤ／Ａ変換して、周波数誤差フィードバック信号Ｖｆとして加算器１３に出力し、いま、スイッチ７１はオフであるので、加算器１３は、この周波数誤差フィードバック信号Ｖｆをスイッチ１７を介してモータドライバ１８に出力する。
【０１８７】
モータドライバ１８は、周波数誤差フィードバック信号Ｖｆに基づいてモータ１９を駆動させる。
【０１８８】
次に、ＭＰＵ７２は、カウンタ２２のカウント値と予め内部メモりに格納されている目標速度に対応した周波数Ｔの１／２周期値とを比較して、一致するかどうかチェックする（ステップＳ５）。ＭＰＵ７２は、カウンタ２２のカウント値と１／２周期値とが一致すると、目標速度に到達したと判断して、出力端子Ｒの出力信号をハイレベル（Ｈｉｇｈ）に立ち上げ（ステップＳ６）、スイッチ１２を（イ）側から（ロ）側に切り換えるとともに、スイッチ７１をオンさせる（ステップＳ３３）。
【０１８９】
いま、立ち上げ開始直後であるので、目標速度に到達していないため、ステップＳ５で、カウンタ２２のカウント値と１／２周期値とが一致せず、ＭＰＵ２１は、ステップＳ８に移行して、再度、カウンタ２２のカウント動作を開始し（ステップＳ８）、次のエンコーダパルス信号Ｅの立ち下がりエッジを検出するまで待つ（ステップＳ９）。ステップＳ９で、次の立ち下がりエッジを検出すると、ＭＰＵ７２は、カウンタ２２のカウント動作を停止させ（ステップＳ１０）、上記同様に、カウンタ誤差信号をＤ／Ａ変換器７３に出力する（ステップＳ３２）。
【０１９０】
次に、ＭＰＵ７２は、エンコーダパルス信号Ｅの立ち上がりエッジから立ち下がりエッジまでの半周期分の時間を測定し、カウンタ２２のカウント値と上記１／２周期値とを比較して、一致するかチェックする（ステップＳ１１）。ＭＰＵ７２は、カウンタ２２のカウント値と１／２周期値とが一致すると、目標速度に到達したと判断して、出力端子Ｒの出力信号をローレベル（Ｌｏｗ）に立ち下げ（ステップＳ６）、スイッチ１２を（イ）側から（ロ）側に切り換えるととに、スイッチ７１をオンさせる（ステップＳ３３）。
【０１９１】
したがって、この時点で、加算器１３には、周波数誤差フィードバック信号Ｖｆと位相比較回路１１からの誤差信号Ｖθが入力され、加算器１３は、この周波数誤差フィードバック信号Ｖｆと誤差信号Ｖθを加算して、速度制御信号としてスイッチ１７を介してモータドライバ１８に出力する。
【０１９２】
また、ステップＳ１１で、目標速度に到達していおらず、ステップＳ１１で、カウンタ２２のカウント値と１／２周期値とが一致しないときには、ＭＰＵ７２は、ステップＳ２に移行して、上記同様の処理を行う。
【０１９３】
すなわち、ＭＰＵ７２は、エンコーダパルス信号Ｅの半周期の時間を測定し、かつ、カウンタ誤差をＤ／Ａ変換器７３に出力するとともに、その都度、目標速度と比較して、モータ１９が目標速度に到達したかどうか判別している（ステップＳ２〜ステップＳ４、ステップＳ３１、ステップＳ５、ステップＳ８〜ステップＳ１０、ステップＳ３２、ステップＳ１１）。
【０１９４】
この間、モータ１９は、ＭＰＵ７２からＤ／Ａ変換器７３を介して加算器１３に供給される周波数誤差フィードバック信号Ｖｆに基づいてモータドライバ１８のドライブ動作により目標速度に向かって、回転速度を上げていく。
【０１９５】
すなわち、ＭＰＵ７２は、エンコーダパルス信号Ｅの半周期をカウンタ２２によりカウントし、また、目標速度に対応した半周期分をカウントして、エンコーダパルス信号Ｅの半周期分のカウントと目標速度の半周期分のカウントとの誤差をＤ／Ａ変換器７３に出力し、Ｄ／Ａ変換器７３でＤ／Ａ変換して、周波数誤差フィードバック信号Ｖｆとして加算器１３に出力する。
【０１９６】
いま、目標速度の半周期分のカウント数をＮ0 、エンコーダパルス信号Ｅのカウント数をＮe とすると、本来の周波数誤差は、次式のようになる。
【０１９７】
１／Ｎe −１／Ｎ0 ＝（Ｎ0 −Ｎe ）／（Ｎ0 ×Ｎe ）・・・（６）
ところが、本実施の形態においては、計算を簡単にするため、
（Ｎ0 −Ｎe ）／（Ｎ0 ×Ｎe ）≒ＫN ×（Ｎ0 −Ｎe ）・・・（７）
としている。
【０１９８】
したがって、本実施の形態においては、周波数誤差フィードバック信号Ｖｆによりモータ１９の回転速度が目標速度に収束するので、イナーシャが大きくて応答速度の遅い制御対象についても、安定して周波数同期を起こさせることができるとともに、同期後の位相差δθを持つ（本実施の形態においては、δθ＝０）基準信号Ｒを位相比較回路１１に入力しているので、制御系を切り換えた直後に位相同期に引き込まれ、モータ１９の速度がオーバーシュートすることをより一層抑制することができ、ＰＬＬ速度制御系の過渡応答特性をより一層向上させることができる。
【０１９９】
また、本実施の形態においては、モータ１９の立ち上げだけでなく、回転速度を変化させる場合においても、同様の動作を行うことにより、良好な過渡特性を得ることができる。
【０２００】
すなわち、図示しない制御手段から速度変更の命令がＭＰＵ７２に入ると、ＭＰＵ７２内で目標速度の周期Ｔの設定を変更し、次に、スイッチ７１をオフにするとともに、スイッチ１２を（イ）側に戻して、周波数誤差フィードバック信号Ｖｆだけの制御系、すなわち、周波数同期制御手段の制御系に切り換える。
【０２０１】
その後は、上記図１５のフローチャートに基づいて、上記同様に制御を行い、モータ１９の回転速度が変更後の目標速度に到達すると、上記同様に、初期位相を合わせて、位相同期制御を行う。
【０２０２】
したがって、本実施の形態は、モータ１９の回転速度を加減速して変更するような場合においても、モータ１９の回転速度の変更時の応答特性を向上させることができる。
【０２０３】
図１６は、本発明のモータ速度制御装置の第６の実施の形態を示す図であり、本実施の形態は、上記第５の実施の形態の位相比較回路１１を上記第２の実施の形態の位相比較回路４１に置き換えたものである。
【０２０４】
そこで、本実施の形態の説明においては、上記図１４、図６及び図７と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０２０５】
図１６において、モータ速度制御装置８０は、位相比較回路４１、スイッチ４２、スイッチ７１、加算器１３、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ７２、カウンタ２２及びＤ／Ａ変換器７３等を備えており、上記第５の実施の形態とは、位相比較回路４１が異なっている。
【０２０６】
すなわち、位相比較回路４１は、上述のように、図７に示したように構成され、位相比較器４４、カウント信号発生器３２、スイッチ４５、カウンタ４６及びＤ／Ａ変換器３６等を備えている。
【０２０７】
位相比較器４４は、いわゆるＥＸＯＲ型の位相比較回路であり、上記同様の処理を行って、誤差信号Ｖθをスイッチ７１を介して加算器１３に出力する。
【０２０８】
したがって、この場合、初期位相は、δθ’＝π／２でなければならず、初期位相の待ち（ｗａｉｔ）時間、すなわち、目標速度に到達したときの待ち時間は、Ｔ／４である。
【０２０９】
すなわち、本実施の形態においては、モータ１９の立ち上げ動作は、図１５のフローチャートに示した処理と同様に行われ、回転速度は、上記第５の実施の形態の場合と同様に、周波数誤差フィードバック信号Ｖｆの作用により目標速度に収束する。
【０２１０】
その後、スイッチ７１がオンすることにより、位相誤差信号Ｖθを加算器１３で加算する制御系に切り換えるが、この初期位相の待ち時間をＴ／４に設定して、上記第２の実施の形態の場合と同様にその後の処理を行う。
【０２１１】
したがって、本実施の形態によれば、非メモリ型の位相比較回路４１を使用しているので、ノイズに強く、また、周波数誤差をフィードバックしているので、位相比較範囲が広くなくて適切に動作させることができ、第５の実施の形態のようにメモリ型の位相比較回路１１を使用した場合よりも、安定した制御系を形成することができる。
【０２１２】
図１７は、本発明のモータ速度制御装置の第７の実施の形態を示す図であり、本実施の形態は、上記第５の実施の形態と同様に周波数誤差のフィードバックを行うが、周波数誤差のフィードバックをＭＰＵを介さないで行うものである。
【０２１３】
そこで、本実施の形態の説明において、図１４と同様の構成部分には、同一の符号を付して、その詳細な説明を省略する。
【０２１４】
図１７において、モータ速度制御装置９０は、位相比較回路１１、スイッチ１２、スイッチ７１、加算器１３、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ９１、カウンタ２２、周波数同期制御回路９２及び電流フィードバック回路９３等を備えており、周波数同期制御回路９２（周波数同期制御手段）は、基準電圧発生器９４、Ｆ／Ｖ変換器９５及び電圧比較器９６等を備えている。
【０２１５】
モータ速度制御装置９０では、周波数誤差のフィードバックをＭＰＵ９１を介さないで行っているため、ＭＰＵ９１は、第１の実施の形態のＭＰＵ２１と同様の機能を備えたものである。ただ、ＭＰＵ９１の端子ＳＣ２からの切換信号がスイッチ１２とスイッチ７１入力され、スイッチ１２の切り換えタイミングでスイッチ７１がオンされる。
【０２１６】
周波数同期制御回路９２は、その基準電圧発生器９４により、基準周波数に対応する周波数の基準電位Ｖ0 （Ｖ0 ＝ｆｒ／Ｋ）を発生させて、電圧比較器９６に出力し、電圧比較部９６には、さらに、Ｆ／Ｖ変換器９５の出力電圧が入力されている。
【０２１７】
Ｆ／Ｖ変換器９５には、エンコーダ２０からのエンコーダパルス信号Ｅが入力され、Ｆ／Ｖ変換器９５は、エンコーダパルス信号Ｅの周波数を電圧に変換、すなわち、Ｆ／Ｖ変換して、電圧比較器９６に出力する。
【０２１８】
電圧比較器９６は、上記基準電圧発生器９４からの基準電位Ｖ0 とＦ／Ｖ変換器９５からの電圧を比較することにより、エンコーダパルス信号Ｅと基準電位Ｖ0 の差、すなわち、エンコーダパルス信号Ｅの周波数と基準信号の周波数の差に対応する周波数誤差信号を生成して、加算器１３に出力する。
【０２１９】
また、モータ速度制御装置９０には、電流フィードバック回路９３が設けられておりこの電流フィードバック回路９３は、図１２あるいは図１３に示した電流フィードバック回路５１と同様であり、モータドライバ１８によりモータ１９を一定電流で加速制御するためのものである。
【０２２０】
そして、モータ速度制御装置９０では、位相比較回路１１がメモリ型であるため、初期位相の待ち（ｗａｉｔ）時間は、Ｔ／２である。
【０２２１】
したがって、上記第６の実施の形態と同様に、周波数誤差をフィードバックしているので、位相比較範囲が広くなくても適切に速度制御を行うことができ、安定した制御系を形成することができるとともに、周波数誤差フィードバックループをＭＰＵ９１を介さないで行っているので、ＭＰＵ９１の負担を軽減することができる。
【０２２２】
また、本実施の形態は、制御切換時の初期位相に着目したもので、周波数同期制御手段（速度制御手段）としての周波数同期制御回路９２を、ＭＰＵ９１から切り離して、別回路としても、適切に処理することができる。
【０２２３】
また、本実施の形態においては、エンコーダパルス信号Ｅの周波数と基準周波数の周波数差に基づいて、周波数誤差フィードバック処理を行っているが、周波数誤差フィードバック処理は、これに限るものではなく、例えば、回転速度に対して、いわゆるＰＩ制御、あるいは、ＰＩＤ制御を行うことにより、回転速度を目標速度に到達させてもよい。
【０２２４】
図１８は、本発明のモータ速度制御装置及びモータ速度制御方法の第８の実施の形態を示す図であり、本実施の形態は、周波数誤差フィードバックによりモータ回転速度を目標速度に向かって加減速するとともに、目標速度に到達すると、目標速度に設定した基準電圧と位相誤差信号との加算信号による位相同期制御に切り換えるものである。
【０２２５】
本実施の形態の説明において、上記図１、図６、あるいは、図１４と同様の構成部分については、同一の符号を付して、その詳細な説明を省略する。
【０２２６】
図１８において、モータ速度制御装置１００は、位相比較回路４１、スイッチ１２、加算器１３、Ｄ／Ａ変換器１０２、スイッチ１５、１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ１０１、カウンタ２２及びＤ／Ａ変換器７３等を備えている。
【０２２７】
モータ速度制御装置１００では、図６に示したメモリ型の位相比較回路４１が使用されており、位相比較回路４１は、エンコーダパルス信号Ｅとスイッチ１２を介して入力されるエンコーダパルス信号Ｅ自身、あるいは、ＭＰＵ１０１から入力される基準信号Ｒの位相を比較して、誤差信号Ｖθを加算器１３に出力する。
【０２２８】
ＭＰＵ１０１は、目標速度に対応したディジタル出力をＤ／Ａ変換器１０２に出力し、Ｄ／Ａ変換器１０２は、このディジタル出力をＤ／Ａ変換して、目標速度に対応した基準電圧Ｖ0 を加算器１３に出力する。
【０２２９】
また、ＭＰＵ１０１は、エンコーダパルス信号Ｅの半周期をカウンタ２２によりカウントするとともに、目標速度に対応した半周期分をカウントして、エンコーダパルス信号Ｅの半周期分のカウントと目標速度の半周期分のカウントとの誤差をＤ／Ａ変換器７３に出力し、Ｄ／Ａ変換器７３でＤ／Ａ変換して、周波数誤差フィードバック信号Ｖｆとしてスイッチ１５に出力する。
【０２３０】
本実施の形態においては、加減速時、スイッチ１２及びスイッチ１５を（イ）側に接続し、ＭＰＵ１０１からＤ／Ａ変換器７３を介してスイッチ１５に入力される周波数誤差フィードバック信号Ｖｆによりモータ１９を目標速度へ加減速制御する。すなわち、モータ速度制御装置１００は、加減速時においては、周波数誤差同期制御によりモータ１０の加減速制御を行って、モータ１０を目標速度に加減速する。
【０２３１】
モータ１９の回転速度が目標速度に到達すると、スイッチ１２及びスイッチ１５を（ロ）側に切り換え、位相比較回路４１の出力する位相誤差信号ＶθとＭＰＵ１０１からＤ／Ａ変換器１０２を介して出力する目標速度に対応した基準電圧Ｖ0 を加算器１３で加算して、この加算結果に基づいて、モータ１９の回転制御を行う。
【０２３２】
そして、基準電圧Ｖ0 を用い、位相比較回路４１としてメモリ型を使用しているので、位相差δθは、δθ＝０であり、初期位相の待ち（ｗａｉｔ）時間は、Ｔ／２である。
【０２３３】
このように、本実施の形態においては、ＰＬＬ制御が位相同期状態に引き込もうとするとき、位相誤差信号Ｖθにより周波数を微妙に変えることができ、位相をずらして、位相同期を実現することができる。
【０２３４】
このとき、周波数は、微妙ではあるが、変化するので、制御対象（モータ１９）の特性やフィードバックゲインによっては、無視できない程度の大きさで周波数誤差信号が発生することがあり、位相同期制御を不安定にする。
【０２３５】
このような場合は、本実施の形態のように、基準電圧Ｖ0 を設けて、位相同期過程では、周波数誤差フィードバック信号Ｖｆを切り離すことにより、対応することができる。
【０２３６】
また、本実施の形態によれば、ＭＰＵ１０１内の目標速度を変えることで、容易にモータ１９の回転速度を変えることができ、目標速度が変化するモータ１９の制御にも適用することができる。
【０２３７】
さらに、本実施の形態においては、メモリ型の位相比較回路４１を使用しているが、非メモリ型のものにも容易に変更することができる。
【０２３８】
図１９〜図２１は、本発明のモータ速度制御装置の第９の実施の形態を示す図であり、本実施の形態は、周波数誤差信号に基づくフィードバック制御により目標速度まで加減速して、モータの回転速度が目標速度に到達したときに、位相同期制御に制御系を切り換えるとともに、モータドライバに供給する制御信号が連続になるようにするものである。
【０２３９】
本実施の形態においては、位相比較回路としてメモり型のものを使用しているので、本実施の形態の説明においては、上記図１及び図２と同様の構成部分については、同一の符号を付して、その詳細な説明を省略する。
【０２４０】
図１９において、モータ速度制御装置１１０は、位相比較回路１１、スイッチ１２、加算器１３、スイッチ１５、スイッチ１７、モータドライバ１８、モータ１９、エンコーダ２０、ＭＰＵ１１１、カウンタ２２、Ｄ／Ａ変換器１１２、制御信号発生器１１３、Ｆ／Ｖ変換器１１４及びＡ／Ｄ変換器１１５等を備えている。
【０２４１】
位相比較回路１１は、上記図１及び図２に示したものと同様のメモリ型であり、図２０（ａ）に示すようなエンコーダパルス信号Ｅと図２０（ｂ）に示すような基準信号Ｒから位相誤差信号Ｖθを生成して、加算器１３に出力する。
【０２４２】
加算器１３は、これらの位相誤差信号Ｖθと基準電圧Ｖ0 を加算して、加算信号をスイッチ１５に出力する。
【０２４３】
ＭＰＵ１１１は、目標速度に対応したディジタル出力をＤ／Ａ変換器１１２に出力し、Ｄ／Ａ変換器１１２は、このディジタル出力をＤ／Ａ変換して、目標速度に対応した基準電圧Ｖ0 を加算器１３及び制御信号発生器１１３に出力する。
【０２４４】
Ｆ／Ｖ変換器１１４には、エンコーダ２０からのエンコーダパルス信号Ｅが入力され、Ｆ／Ｖ変換器１１４は、このエンコーダパルス信号Ｅの周波数を電圧信号に変換して、制御信号発生器１１３に出力する。
【０２４５】
制御信号発生器１１３は、ＰＩ方式あるいはＰＩＤ方式の制御信号発生器であり、このＦ／Ｖ変換器１１４から入力される電圧信号と、Ｄ／Ａ変換器１１２を介してＭＰＵ１１１から入力される基準電圧Ｖ0 に基づいて、図２０（ｄ）に示すような速度制御信号を発生して、スイッチ１５に出力する。すなわち、制御信号発生器１１３は、Ｆ／Ｖ変換器１１４から入力される電圧信号と基準電位Ｖ0 の差に対応する速度制御信号を生成する。
【０２４６】
スイッチ１５は、上記各実施の形態と同様に、ＭＰＵ６によりその動作が制御され、モータ１９が目標速度に到達するまでは、（イ）側に接続されて、モータ１９が目標速度に到達して、所定の待ち時間経過すると、（ロ）側に切り換えられる。
【０２４７】
スイッチ１５からの出力は、スイッチ１７を介してモータドライバ１８に入力されるとともに、Ａ／Ｄ変換器１１５にも入力され、Ａ／Ｄ変換器１１５は、このモータドライバ１８に供給されるアナログの信号をディジタル変換して、ＭＰＵ１１１に出力する。
【０２４８】
したがって、上記Ｄ／Ａ変換器１１２、制御信号発生器１１３及びＦ／Ｖ変換器１１４は、所定の基準信号としての基準電位Ｖ0 と検出手段としてのエンコーダ２０の検出信号であるエンコーダパルス信号Ｅの周波数誤差信号に基づく速度制御信号を出力する周波数同期制御手段として機能する。
【０２４９】
そして、ＭＰＵ１１１は、この速度制御信号をＡ／Ｄ変換器１１５を介して取り込んで、モータ１０の速度が目標速度に到達した後で、加算器１３から出力される速度制御信号が連続したものとなるように、基準信号を設定して、出力端子Ｒから出力する。
【０２５０】
位相比較回路１１は、モータ１０の回転速度が目標速度に達すると、スイッチが（ロ）側に切り換えられて、上記ＭＰＵ１１からの基準信号が基準信号Ｒとして入力されるので、この基準信号Ｒとエンコーダパルス信号Ｅから、図２０（ｃ）に示す誤差信号Ｖθを生成して、加算器１３に出力し、加算器１３は、この誤差信号Ｖθと基準電位Ｖ0 を加算して、図２０（ｄ）に示す速度制御信号をスイッチ１５、１７を介してモータドライバ１８に出力する。
【０２５１】
したがって、モータドライバ１８に供給される速度制御信号は、図２０（ｄ）に示すように、連続したものとなる。
【０２５２】
次に、本実施の形態の動作を、図２１に示すフローチャートに基づいて、以下説明する。
【０２５３】
なお、図２１において、上記図５と同様の処理ステップには、同一のステップナンバーを付して、その詳細な説明を省略する。
【０２５４】
モータ速度制御装置１１０のＭＰＵ１１１は、加速段階での制御は、上記図５の場合と同様に行い（ステップＳ１〜Ｓ６、ステップＳ８〜Ｓ１２）、モータ１９の速度が同期速度に到達すると、スイッチ４２をオンにして（ステップＳ２１）、位相比較回路４１に基準信号Ｒを入力する。
【０２５５】
すなわち、図２０のＡ点で、スイッチ１２及びスイッチ１５を（イ）側に接続し、スイッチ１７をオンにして、初期設定を完了すると、制御信号発生器１１３からの速度制御信号に基づいてモータ１９の回転を開始し、Ｂ点でモータ１９の回転速度が目標速度に到達すると、出力端子Ｒから出力する基準信号Ｒをエンコーダパルス信号Ｅがハイレベルであるか、ローレベルであるかに応じて、ハイレベルあるいはローレベルに設定して、出力する（ステップＳ６、ステップＳ１２）。
【０２５６】
その後、ＭＰＵ４３は、Ａ／Ｄ変換器１１５を介して取り込（ステップＳ４１）、初期位相δθ及び待ち（ｗａｉｔ）時間δＴを算出して（ステップＳ４２）、スイッチ１２及びスイッチ１５を（ロ）側に切り換える（ステップＳ４３）。これにより、位相比較回路１１の出力する誤差信号ＶθとＭＰＵ１１１の出力する基準電位Ｖ0 を加算器１３で加算した加算出力が、スイッチ１５及びスイッチ１７を介して、速度制御信号としてモータドライバ１８に供給され、モータドライバ１８は、この速度制御信号により速度制御を開始する。
【０２５７】
その後、ＭＰＵ１１１は、初期位相分の待ち時間（Ｔ／２−δＴ）だけ待つと（ステップＳ４４）、図２０（ｂ）に示すように、出力端子Ｒから出力している基準信号Ｒを反転させ（ステップＳ１４）、目標速度に対応した周波数の１／２周期（Ｔ／２）待って（ステップＳ１５）、図２０のＤ点において、出力信号（基準信号Ｒ）を反転させる処理を順次繰り返す（ステップＳ１４）。すなわち、ＭＰＵ１１１は、目標速度に到達して、基準信号Ｒの位相の調整を行うと、図２０に示すように、目標速度に対応した周波数の１／２周期毎に基準信号Ｒを反転させて、位相比較回路１１に出力する。
【０２５８】
したがって、ＭＰＵ１１１は、図２０（ｂ）に示すように、Ｄ点以降は、エンコーダパルス信号Ｅと同期し、目標速度に対応した周波数の基準信号Ｒを位相比較回路１１に出力する。
【０２５９】
そして、ＭＰＵ１１１から上記基準信号Ｒが位相比較回路１１に入力されると、位相比較回路１１は、上述の動作処理を行って、図４（ｃ）に示すように、エンコーダパルス信号Ｅと基準信号Ｒの位相差に対応する位相誤差信号Ｖθを加算器１３に出力する。
【０２６０】
加算器１３は、この誤差信号ＶθとＤ／Ａ変換器１１２を介してＭＰＵ１１１から供給されるオフセット電圧Ｖ0 を加算して、スイッチ１５及びスイッチ１７を介して、モータドライバ１８に出力し、モータドライバ１８は、この加算器１３からの加算出力に基づいてモータ１９を駆動する。
【０２６１】
そして、図２０（ｄ）に示すように、速度制御信号は、モータ１９の回転速度が目標速度に近づくと、モータ１９の回転を抑制する方向に反転するが、上述のように、モータ１９の回転が目標速度に到達した時点で、この速度制御信号が連続するように、制御系の切り換えが行われるので、制御量の連続性が保たれ、速度制御系の過渡応答特性を大幅に向上させることができる。
【０２６２】
したがって、エンコーダパルス信号Ｅと基準信号Ｒの位相差によるモータ１９の速度のオーバーシュートを、図４（ｄ）に示すように、抑制することができ、位相同期制御手段としてのＰＬＬ速度制御（位相比較回路１１）系の過渡応答特性を向上させることができる。
【０２６３】
その結果、目標速度に安定するまでの時間を大幅に短縮させることができるとともに、速度制御系を安定させることができる。
【０２６４】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２６５】
例えば、上記第１の実施の形態から第４の実施の形態においては、モータ１９の回転速度が目標速度に到達したとき、目標速度に対応した周波数で、かつ、エンコーダパルス信号Ｅの位相同期後の位相差と同じ位相差を有した基準信号Ｒを生成して、位相比較回路１１あるいは位相比較回路４１に供給するようにしているが、このとき、初期位相差が位相同期手段である位相比較回路１１あるいは位相比較回路４１の動作範囲の中心になるように基準信号Ｒを生成して、供給するようにしてもよい
この場合、ハード的構成は、上記各実施の形態と同様であるが、ただ、各ＭＰＵは初期位相差δθが全て動作範囲の中心にくるように、初期位相の待ち（ｗａｉｔ）時間を決定する。
【０２６６】
すなわち、図１あるいは図２に示したメモリ型の位相比較回路１１においては、δθ＝０、すなわち、待ち時間をＴ／２に決定し、図６あるいは図７に示した非メモリ型の位相比較回路４１においては、δθ’＝π／２、すなわち、待ち時間をＴ／４に決定する。
【０２６７】
具体的には、例えば、第２の実施の形態においては、図９に示したように、最終的に位相同期して安定するのは、安定点として示した位相差δθ’の点であり、モータ１９の回転速度が目標速度に到達して、制御系を位相比較回路４１に切り換えた直後では、第２の実施の形態においては、位相差がδθ’であるので、安定点に引き込み易い。
【０２６８】
ところが、モータ１９の負荷のイナーシャが大きい場合など、応答が遅い場合には、直に安定点に収束するとは限らず、安定点の回りを振動しながら収束する。当然のことながら、振動の振り幅は、制御系を切り換えた直後が最も大きい。すなわち、図９のように安定点が位相比較範囲の端にある場合、振り幅によっては、位相比較範囲を外れるおそれがあり、位相比較範囲を外れると、一旦大きく位相をくずしてから同期するので、同期するまでに、かえって長く時間を要することとなる。
【０２６９】
そこで、上述のように、初期位相差が位相同期手段である位相比較回路１１あるいは位相比較回路４１の動作範囲の中心になる位相タイミングで基準信号Ｒを生成して、供給すると、位相比較範囲の中心から同期過程が開始されるので、位相比較範囲を外れることを防止することができ、より一層確実に、かつ、速やかに安定させることができる。
【０２７０】
また、初期位相の設定を単純化することができ、制御手段であるＭＰＵを簡単に構成することができる。
【０２７１】
上記第５の実施の形態から第９の実施の形態においては、周波数誤差をフィードバックしており、あるいは、基準電位Ｖ0 を目標速度に対応させている効果により、すでに初期位相が、位相比較回路１１あるいは位相比較回路４１の動作範囲の中心に存在しており、上記効果を有している。
【０２７２】
【発明の効果】
請求項１記載の発明のモータ速度制御装置によれば、
速度信号と基準信号の位相差に基づく速度制御系の過渡応答特性を大幅に向上させることができ、目標速度に安定するまでの時間を短縮することができるとともに、速度制御系を安定化させることができる。
【０２７３】
請求項２記載の発明のモータ速度制御装置によれば、
速度制御系全体の構成を簡単なものとすることができ、ハード的に回路を組み込む場合には、回路構成が簡単なものとなり、コストを低減させることができ、また、ソフト的に構成する場合には、ソフト処理が簡単になり、計算処理等の負荷を小さくして、処理速度を向上させることができる。
【０２７４】
また、モータ駆動系のイナーシャ等が小さく、位相同期過程の応答が速い系では、上記速度制御手段から位相同期制御手段への制御系の切換時の不安定性が少なくなっているので、従来、速度フィードバックループにより加減速していた制御系をオープンループ制御手段により、モータの加減速を行うことができ、適用範囲を広げることができる。
【図面の簡単な説明】
【図１】本発明のモータ速度制御装置の第１の実施の形態を適用したモータ速度制御装置の回路構成図。
【図２】図１の位相比較回路の詳細な回路構成図。
【図３】図１のモータ速度制御装置の各部の信号のタイミング図。
【図４】図１及び図２の位相比較回路の各部の信号のタイミング図
【図５】図１のモータ速度制御装置によるモータの速度制御処理を示すフローチャート。
【図６】本発明のモータ速度制御装置の第２の実施の形態を適用したモータ速度制御装置の回路構成図。
【図７】図６の位相比較回路の詳細な回路構成図。
【図８】図６のモータ速度制御装置の各部の信号のタイミング図。
【図９】図６のモータ速度制御装置の位相比較回路の動作特性図。
【図１０】図６のモータ速度制御装置によるモータの速度制御処理を示すフローチャート。
【図１１】図６及び図７の位相比較回路の各部の信号のタイミング図
【図１２】本発明のモータ速度制御装置の第３の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１３】本発明のモータ速度制御装置の第４の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１４】本発明のモータ速度制御装置の第５の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１５】図１４のモータ速度制御装置によるモータの速度制御処理を示すフローチャート。
【図１６】本発明のモータ速度制御装置の第６の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１７】本発明のモータ速度制御装置の第７の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１８】本発明のモータ速度制御装置の第８の実施の形態を適用したモータ速度制御装置の回路構成図。
【図１９】本発明のモータ速度制御装置の第９の実施の形態を適用したモータ速度制御装置の回路構成図。
【図２０】図１９の位相比較回路の各部の信号のタイミング図
【図２１】図１９のモータ速度制御装置によるモータの速度制御処理を示すフローチャート。
【図２２】メモリ型の位相比較回路の動作特性図。
【図２３】非メモリ型の位相比較回路の動作特性図。
【図２４】従来のＰＬＬ制御系を用いたモータ速度制御装置の回路構成図。
【図２５】図２４のモータドライバへの入力電圧とエンコーダの出力するエンコーダパルス信号の周波数との関係を示す図。
【符号の説明】
１０  モータ速度制御装置
１１  位相比較回路
１２、１５、１７、３３、３４  スイッチ
１３  加算器
１４  オフセット電圧発生回路
１６  立ち上げ電圧発生回路
１８  モータドライバ
１９  モータ
２０  エンコーダ
２１  ＭＰＵ
２２、３５  カウンタ
３１  位相比較器
３２  カウント信号発生器
３６  Ｄ／Ａ変換器
４０  モータ速度制御装置
４１  位相比較回路
４２、４５  スイッチ
４３  ＭＰＵ
４４  位相比較器
４６  カウンタ
５０  モータ速度制御装置
５１  電流フィードバック回路
６０  モータ速度制御装置
６１  立ち上げ電圧発生回路
７０  モータ速度制御装置
７１  スイッチ
７２  ＭＰＵ
７３  Ｄ／Ａ変換器
８０  モータ速度制御装置
９０  モータ速度制御装置
９１  ＭＰＵ
９２  周波数同期制御回路
９３  電流フィードバック回路
９４  基準電圧発生回路
９５  Ｆ／Ｖ変換器
９６  電圧比較器
１００  モータ速度制御装置
１０１  ＭＰＵ
１０２  Ｄ／Ａ変換器
１１０  モータ速度制御装置
１１１  ＭＰＵ
１１２  Ｄ／Ａ変換器
１１３  制御信号発生器
１１４  Ｆ／Ｖ変換器
１１５  Ａ／Ｄ変換器
Ｒ  基準信号
Ｅ  エンコーダパルス信号
Ｖθ  誤差信号
δθ  位相差
【図１】
0003651708.tif 000004
【図２】
0003651708.tif 000005
【図３】
0003651708.tif 000006
【図４】
0003651708.tif 000007
【図５】
0003651708.tif 000008
【図６】
0003651708.tif 000009
【図７】
0003651708.tif 000010
【図８】
0003651708.tif 000011
【図９】
0003651708.tif 000012
【図１０】
0003651708.tif 000013
【図１１】
0003651708.tif 000014
【図１２】
0003651708.tif 000015
【図１３】
0003651708.tif 000016
【図１４】
0003651708.tif 000017
【図１５】
0003651708.tif 000018
【図１６】
0003651708.tif 000019
【図１７】
0003651708.tif 000020
【図１８】
0003651708.tif 000021
【図１９】
0003651708.tif 000022
【図２０】
0003651708.tif 000023
【図２１】
0003651708.tif 000024
【図２２】
0003651708.tif 000025
【図２３】
0003651708.tif 000026
【図２４】
0003651708.tif 000027
【図２５】
0003651708.tif 000028