(57)【特許請求の範囲】
【請求項１】
複数の下層導電路を形成する工程と、
前記複数の下層導電路に絶縁層を積層させる工程と、
前記絶縁層を部分的に除去することにより、小電流容量に採用される第１の前記下層導電路に対して第１の穴を設け、大電流容量に採用される第２の前記下層導電路に対して複数の分割された穴から成る第２の穴を設ける工程と、
前記第１の穴および第２の穴の内壁及び前記絶縁層の上面にＣｕから成るメッキ膜を形成する工程と、
前記第１の穴の上方、第２の穴の上方および前記絶縁層の前記メッキ膜が覆われるように塗布型のレジストを形成する工程と、
前記第１の穴の上層と前記第２の穴の上層を覆い、前記第２の穴においては、前記複数の分割された穴を形成して開口サイズを小さくすることにより塩化第二鉄を主成分とするエッチャントに対して前記レジストの強度を向上させる様に、前記レジストをパターニングし、
前記エッチャントで前記メッキ膜をエッチングすることにより、前記エッチャントの前記複数の穴への侵入を抑止しながら、上層導電路を形成する工程と
を具備することを特徴とする混成集積回路装置の製造方法。
【請求項２】
アイランド状の前記下層導電路に対して、前記第２の穴を設けることを特徴とする請求項１記載の混成集積回路装置の製造方法。
【請求項３】
前記メッキ膜のエッチングは、前記塗布型のレジストをスピンオンして形成した前記レジストをマスクにしながら、エッチャントをシャワーリングすることにより行うことを特徴とする請求項１記載の混成集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、混成集積回路装置に関するもので、特にバイアホールを有した多層構造の混成集積回路装置に関するものである。
【０００２】
【従来の技術】
一般に複数の基板またはシートを積層した多層基板構造は、例えば特開平１−１２８４９３号公報やIMC 1988 Proceeding,Tokyo,May 25〜27,「THE DEVELOPMENT OF THE MULTILAYERED IMST SUBSTRATE」に説明されている。
特に後者の文献には、バイアホールの接続において、無電解Ｃｕメッキを最初に行い、続いて電解メッキを行って、バイアホール接続を実現すると開示している。
【０００３】
図３は、１層目の基板１に、全面にＣｕ箔２が貼り合わされたフレクシブルシート３が固定されたもので、バイアホール部に対応する部分に穴４，５を設け、その穴も含めてＣｕメッキしたものであり、その後Ｃｕメッキ６も含めたＣｕ箔２をレジスト７でパターニングする所の図である。この工程の説明は後述するとして、まずこの図３を利用して混成集積回路装置の概要を説明してゆく。
【０００４】
つまり図３からも判るように、表面が陽極酸化されたＡｌ基板１に接着樹脂８を介して銅箔２がホットプレスにより貼り付けられている。この銅箔２は、所定のパターンにエッチングされ、必要により印刷抵抗、チップコンデンサ、チップ抵抗およびベアチップの半導体素子が電気的に接続される。
続いて、このＡｌ基板１に貼着されているシート３は、例えば接着剤８付きＣｕ貼りフィルムであり、例えば穴４，５は、貼り付ける前または後にドリル、パンチングおよびレーザ等で穴開けされている。
【０００５】
この穴開けにより、穴の中に基板１に設けられた第１層配線９，１０が露出しており、この露出した第１層配線、穴の側面およびフレキシブルシート全面に貼られたＣｕ箔にＣｕメッキ６が形成されている。
このＣｕメッキ６と一体のＣｕ箔２は、レジスト７により所定の形状にパターニングされ、フレキシブルシート３には第２層配線、ランド等が形成され、ここにも印刷抵抗、チップコンデンサ、チップ抵抗およびベアチップの半導体素子が電気的に接続される。必要によって金属細線で半導体チップと配線が電気的に接続されている。
【０００６】
以後に必要により外部リードが半田付けされ、封止される。封止方法は色々あり、トランスファーモールド、樹脂液にディップする方法、金属製のカンを使って封止する方法、ケース材で基板周囲を囲みその中に樹脂を注入する方法等が考えられる。
【０００７】
【発明が解決しようとする課題】
ここで穴４，５は、電流容量によりその大きさが決定され、当然穴４の方が電流容量が大きい仕様となる。
しかしながら、図３に戻って説明すれば、レジスト７は、半導体の製造方法で用いられるスピンコートを採用しており、ホトエッチングできる程度の膜厚に調整されている。この膜厚でフレキシブルシートの上にレジストをコートすると、レジスト自身の柔軟性から、大きな穴４にコートされたレジストは、下方に凹む。また穴５のように小さい穴の上に載せられるレジスト強度と穴４のような大きい穴の上に載せられるレジスト強度は、大きい穴の方が弱くなる。つまり穴５のようにピントはれれば弾性も大きく強い膜であるが、穴４のように下に垂れ下がりダランとしていると、弾性も弱くその強度は弱い。またエッチング方法としてシャワー等の強制循環のウェットエッチング方法を採用すると、シャワー圧力が２Ｋｇ／ｃｍ2と強く、またそのエッチャントである塩化第２鉄は、１．４ｇ／ｃｍ3の比重で非常に重い。つまりシャワーによってレジストに当たるエッチャントの衝撃は非常に強く、膜が破れ、穴４の中にしみこみ穴の中の導電部分をエッチングしてしまう問題があった。またレジストの凹みにエッチャントが溜まりこの現象を更に助長する問題があった。また他のエッチャントでも程度の差はあるがその現象が認められている。
【０００８】
また高密度実装を考えると、穴４，５のサイズはできるだけ小さいものが好ましいが、電流容量を考えればどうしてもそのサイズが大きくなり、基板のサイズを大きくしてしまう問題があった。
【０００９】
【課題を解決するための手段】
本発明は前述した課題に鑑みて成され、第１に、バイアホールを、下の配線のコンタクト部に対して１個の穴でコンタクトされるものと、下の配線のコンタクト部に対して複数個の穴でコンタクトされるものの２種類を用意することで解決するもので、本来大きな穴に対応するコンタクト部が複数の穴で成るために、図３の工程に於いてレジストを塗布してもレジストが下に凹まずエッチング液が溜まることがない。また穴が小さくなる分レジスト強度も向上し、レジストに衝突してくるエッチャントにも対抗できるようになる。
【００１０】
第２に、図３のバイアホールに於いて、電流量は、穴側面の面積および穴側面に形成されたメッキ厚で決定される。つまり本願は、第２層配線のコンタクト部に第１層配線のコンタクト部が島状に複数露出されるように穴を設け、前記穴に対応する前記第１層配線、前記穴の側面および前記穴の周囲に対応する前記第２層配線に導電材料を設ければ、図２のように穴側面の面積が増大し、その分電流容量を大きく取れ、あるいはその分穴のサイズを小さくすることができる。また穴の中に半田を埋め込んでも、Ｃｕは半田の１／１０と小さく、やはり穴側面の面積により電流容量が左右される。
【００１１】
【発明の実施の形態】
以下に本発明の実施の形態を図を参照しながら説明する。ここでは、Ａｌ基板の上に１枚の絶縁性基板（シート状又は若干の厚みのあるもの）を貼り付けたもので説明するが、更に積層されたものであっても良い。
まず図１に示すように、下層金属基板３０があり、その上には下層導電路３１や下層導電ランド等の導電手段が貼着されている。この下層基板３０は、Ａｌ基板から成りその表面には点線で示す酸化膜３２が形成されている。この酸化膜は、陽極酸化により両表面がアルマイト処理されて生成されているが、熱酸化でも良いし、デポジッションで達成しても良い。またエポキシ樹脂あるいはポリイミド樹脂等の接着性を有する絶縁樹脂３３が被覆され、前記導電手段３１がホットプレスにより貼着されている。導電手段は、Ｃｕで成り、全面に貼着した後、塩化第２鉄等の溶液でエッチングされてパターニングされている。前記導電ランドは、ベアチップ状の下層半導体素子等を固着するエリアで、ここでは大信号用の発熱素子が実装されるために、チップの下層にはＣｕ等のヒートシンクが半田等を介して固着されており、導電路と一体であったり、アイランド状になっている。ここで半導体素子は、若干の厚みを有するため、後述する２層目の絶縁性基板またはシート３４（以下シートも含めて絶縁性基板で総称する。）は、半導体素子が固着される領域がくり抜かれている。（ここで半導体素子が下層基板に固定されず２層目の絶縁性基板に固着されるならばくり抜く必要はない。）また半導体素子は、ＩＣチップ、ＬＳＩチップ、パワーＭＯＳＦＥＴチップおよびＩＧＢＴチップ等でも良いが、バイポーラ型パワートランジスタの場合、表面のベース電極やエミッタ電極は、前記素子と同様に金属細線により、上層の絶縁性基板３４の配線３５の一部と一体のパッドにワイヤーボンディングされるが、チップ裏面がコレクタであるため、導電路と一体の導電ランド（金属基板側）に半田等を介して固着されている。更には、チップ抵抗やチップコンデンサ等の下層部品が導電路に半田を介して接続されている。
【００１２】
また後述するが、上層基板３４が貼り合わされる領域には、本来上層基板に貼り合わされるべき半導体素子の導電ランドや配線が設けられ、またチップ抵抗、印刷抵抗及びチップコンデンサ等が導電路３５と電気的に固定されて実装されている。また上層導電ランドには、トランジスタ等の上層半導体素子が半田等を介して固着されている。
【００１３】
ここで金属基板３０と上層基板３４の回路の電気的コンタクトは、上層基板３４の周辺に設けられた上層ボンディングパッド、これと位置が対応して設けられ、上層基板の周辺よりも若干外側に設けられた下層ボンデイングパッドおよびこれらの間を接続する金属細線により、また開口部に露出した導電手段と最上層に設けられた導電手段とをワイヤーボンディングすることで達成されてもよい。
【００１４】
しかしワイヤボンデイングは、弧を描くためにある程度の高さが必要となる問題がある。また、金属基板のみで１層回路を達成するのが一般的だが、回路が複雑になるに連れてクロスオーバーが発生し、これをジャンピングで回避しているが、このジャンピングが多くなるに連れて多層基板およびバイアホールが必要となる。
【００１５】
本発明は、このバイアホールの構造が特徴である。図１に於いて、左のバイアホールと右のバイアホールではサイズが異なっている。左のバイアホール３７は、下層導電路３１に対して１つの穴が設けられている。また右のバイアホール３８は、下層導電路３１に対して複数個（ここでは９個）が設けられている。図２では、一点鎖線が下層導電路３１で、実線が上層導電路３５である。また波線は穴の部分３７，３８であり、これらの波線を囲むすぐ隣の実線は、Ｃｕメッキ層３９である。この穴は、エッチングによって開けても、機械的に開けても、更にはレーザにより開けても良い。開けられた穴３７，３８は、３７は、小電流容量、３８は大電流容量に使い分けている。またここでは矩形で示して有るが、円形でも良い。
【００１６】
図３のように１つの穴４で達成するのと異なり、図１および図２のように穴の側面の面積を増大させることができるために、その分電流容量を増大できる。また電流を増大できる分、サイズをちいさくできるために実装密度の向上が実現できる。また後述するが、図３のようなレジスト７を付着して上層基板のパターニングを行う際、穴４から複数個に分割され穴３８にそのサイズが小さくなるために、スピンオンで形成されたレジストは、図３の穴５に位置するレジストのように凹みを抑制し、図４のようにフラットに形成され、また穴が小さくなる分レジストの強度が増加する。従って、塩化第２鉄のような比重の大きいエッチャントをシャワーによってエッチングしてもレジストが破壊して穴の中にエッチャントが浸み込むことがないため、穴の中の導電材料がエッチングされることがない。
【００１７】
また電流容量を増大するため、またＣｕメッキ層の保護のために、穴に半田を形成しても、Ｃｕの抵抗は半田の１／１０程度であるため、その抵抗値はＣｕメッキの方で殆ど決定されてしまう。従ってこの場合も、穴を複数に分割した方が電流容量値を大きくとれる。
最後には、リードが固着され、図面では省略したが金属または樹脂のケースで封止されたり、樹脂で直接封止される。更には基板周囲に枠が設けられ中に樹脂が注入されて封止される。
【００１８】
続いて簡単に混成集積回路装置の製造方法を説明する。
先ず、表面が陽極酸化されたＡｌ金属基板３０を用意し、全面に銅箔を貼り付ける。このＣｕ箔は、下層導電路３１と成るために、其の厚みは、１０〜１００μｍ程度で、ポリイミドやエポキシ樹脂等の接着樹脂３３でホットプレスされる。また接着樹脂は、熱抵抗を小さくするために、Ｓｉフィラー等が混入された低熱抵抗の接着剤を用いても良い。
【００１９】
続いて、銅箔をパターニングする。
前記金属基板は、例えば塩化第２鉄のエッチング溶液の中に浸り、銅箔のみを所定の形状にパターニングし、下層導電路３１が形成される。更にここでは構造の説明の際に述べたように、受動素子や能動素子が半田や銀ペースト等を介して固着される。
【００２０】
続いて、絶縁性基板３４が接着絶縁樹脂３６を介して貼り合わされる。（ここでは前もってバイアホールに対応する絶縁性基板３４の上層導電路３５が除去されていても良い。）
更に、レーザによる除去工程がある。前もって穴３７、３８に対応する上層導電路が除去されていれば、この導電路がマスクとなってレーザ光を照射することができる。金属と高分子の蒸発スレッショルドエネルギーの違いにより、穴３７，３８の内側に対応する高分子材料の絶縁フィルムや高分子材料の接着材がアブレーション効果により蒸発する。
【００２１】
続いて、穴の部分にメッキを行い、下層導電路３１と上層導電路３５とを電気的に接続する。ここでは全面メッキでも良いし、レジストを介して部分メッキを行っても良い。
ここでは、図４の穴３７，３８のように、穴の内側は絶縁フィルムであるため、まず無電解メッキでＣｕを被着させ、其の後にＣｕの電解メッキを行う。
【００２２】
続いて、図４のように全面にレジスト４０をスピンオンで形成し、所定のパターンに現像処理し、レジストから露出されているＣｕ箔３５、またはＣｕ箔とＣｕメッキ膜を塩化第２鉄のエッチャントでエッチングする。
本工程は、本発明の特徴とするところであり、図２からも判るように、右側のコンタクト３８は、複数個に分割されているのでレジストをスピンオンでコートしても、それぞれの穴のサイズが小さくなるために、凹みもなくほぼフラットに形成することができる。また穴のサイズが小さくなるため、この上に貼ったレジストの強度も、向上させることができる。
【００２３】
まずレジストがフラットであるため、エッチャントによるレジストの変形量も小さい。
従って塩化第２鉄を主成分とするような比重の大きいエッチャントでエッチングしてもも、レジストの変形量も少なくその強度も大きいため、レジストが破れて穴の中にこのエッチャントが侵入することが無い。
【００２４】
最後に、上層の配線の一つ、導電ランドにヒートシンクを固着しその上に半導体素子を固着する工程、必要により受動素子を載せる工程、導体素子と導電路を接続させるためのワイヤーボンディング工程、及びリードを半田付けする工程がある。ただし半導体ＩＣを固着する場合は、ヒートシンクは省略できる。また耐湿性等を考慮して、シリコーンやエポキシ樹脂等のゲル状樹脂をケース材に注入して、前記基板を封止して完成品となる。
【００２５】
【発明の効果】
以上の説明からも明らかなように、第１に、バイアホールを、下の配線のコンタクト部に対して１個の穴でコンタクトされるものと、下の配線のコンタクト部に対して複数個の穴でコンタクトされるものを用意することで、本来大きな穴に対応するコンタクト部が複数の穴で成るために、図３の工程に於いてレジストを塗布してもレジストが下に凹まずエッチング液が溜まることがない。また穴が小さくなる分レジスト強度も向上し、レジストに衝突してくるエッチャントにも対抗できるようになる。従ってレジストが破れてエッチャントが穴に浸り、中の導電材料をエッチングすることがないため、バイアホールのオープン、バイアホールの流せる電流量の減少を抑制することができる。
【００２６】
第２に、図３のバイアホールに於いて、電流量は、穴側面の面積および穴側面に形成されたメッキ厚で決定される。つまり本願は、第２層配線のコンタクト部に第１層配線のコンタクト部が島状に複数露出されるように穴を設け、前記穴に対応する前記第１層配線、前記穴の側面および前記穴の周囲に対応する前記第２層配線に導電材料を設ければ、図２のように穴側面の面積が増大し、その分電流容量を大きく取れ、あるいはその分穴のサイズを小さくすることができる。また穴の中に半田を埋め込んでも、Ｃｕは半田の１／１０と小さく、やはり穴側面の面積により電流容量が左右される。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明する混成集積回路装置の断面図である。
【図２】図１に於ける混成集積回路装置の平面図である。
【図３】従来の製造方法を説明する断面図である。
【図４】本発明の製造方法を説明する断面図である。
【図１】
0003667846.tif 000002
【図２】
0003667846.tif 000003
【図３】
0003667846.tif 000004
【図４】
0003667846.tif 000005