(57)【特許請求の範囲】
【請求項１】
複数の信号線と複数の走査線との交差部に、前記信号線及び前記走査線に接続されてそれぞれ配設されたスイッチング素子と、
前記スイッチング素子のそれぞれに接続されて配設され、前記走査線への走査信号入力に応じて前記スイッチング素子を介して前記信号線からの信号が印加される画素電極と、
前記画素電極と前記画素電極に対向する対向電極との間に挟持され、前記画素電極と前記対向電極との間の印加電圧により駆動される液晶分子を含む液晶層と、
一方側は前記各画素電極に対してそれぞれ配設され接続された電極であり、他方側は前記各電極に共通して対応し配設された共通電極である補助キャパシタと、
前記共通電極にインダクタを介して併設され、前記共通電極に蓄えられた電荷を前記共通電極との間で前記インダクタを介して相互に転送され又は転送することにより前記共通電極の電位を所定周期で変位させる電荷保存用キャパシタとを備えたことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、第１の所定期間前記共通電極を第１の所定電位に保持し、前記各画素電極に前記信号の印加による第１の書込み動作を行い、次いで前記共通電極に蓄えられた電荷を前記電荷保存用キャパシタに転送して第２の所定期間前記共通電極を第２の所定電位に保持し、前記各画素電極に前記信号の印加による第２の書込み動作を行い、次いで前記電荷保存用キャパシタに蓄えられた電荷を前記共通電極に転送して第３の所定期間前記共通電極を前記第１の所定電位に保持し、前記各画素電極に前記信号の印加による前記第１の書込み動作を行い、爾後の各所定期間前記共通電極の電位を前記第２又は第１の所定電位に保持しながら前記各画素電極に対する前記第２又は第１の書込み動作を前記各走査線ごとに順次行うことを特徴とする表示装置。
【請求項３】
請求項１に記載の表示装置において、第１の所定期間前記共通電極を第１の所定電位に保持し、第１の走査線に接続された前記スイッチング素子を介して当該スイッチング素子に接続された前記画素電極に前記信号の印加による第１の書込み動作を行い、次いで前記共通電極に蓄えられた電荷を前記電荷保存用キャパシタに転送して第２の所定期間前記共通電極を第２の所定電位に保持し、第２の走査線に接続された前記スイッチング素子を介して当該スイッチング素子に接続された前記画素電極に前記信号の印加による第２の書込み動作を行い、次いで前記電荷保存用キャパシタに蓄えられた電荷を前記共通電極に転送して第３の所定期間前記共通電極を前記第１の所定電位に保持し、第３の走査線に接続された前記スイッチング素子を介して当該スイッチング素子に接続された前記画素電極に前記信号の印加による前記第１の書込み動作を行い、爾後の各所定期間前記共通電極の電位を前記第２又は第１の所定電位に保持しながら前記画素電極に対する前記第２又は第１の書込み動作を前記各走査線ごとに順次行うことを特徴とする表示装置。
【請求項４】
請求項１乃至３のいずれかに記載の表示装置において、前記共通電極と前記電荷保存用キャパシタとの間の電荷転送によって損失した分の電荷を、電荷転送終了後に補充することを特徴とする表示装置。
【請求項５】
２以上の基準電位のうち、制御信号に応じてそれぞれ選択された所定基準電位がそれぞれ基準電位供給線を介して与えられる複数の信号線と、
前記複数の信号線と複数の走査線との交差部に、前記信号線及び前記走査線に接続されてそれぞれ配設されたスイッチング素子と、
前記スイッチング素子のそれぞれに接続されて配設され、前記走査線への走査信号入力に応じて前記スイッチング素子を介して前記信号線からの信号が印加される画素電極と、
前記画素電極と前記画素電極に対向する対向電極との間に挟持され、前記画素電極と前記対向電極との間の印加電圧により駆動される液晶分子を含む液晶層と、
前記各基準電位供給線に付加された各基準電位供給線容量にインダクタを介してそれぞれ併設され、前記各基準電位供給線容量に蓄えられた電荷を前記各基準電位供給線容量との間で前記各インダクタを介して相互に転送され又は転送することにより前記所定基準電位を所定周期で変位させる電荷保存用キャパシタとを備えたことを特徴とする表示装置。
【請求項６】
請求項５に記載の表示装置において、第１の所定期間前記基準電位供給線を第１の所定基準電位に保持し、前記各画素電極に前記信号の印加による第１の書込み動作を行い、次いで前記基準電位供給線容量に蓄えられた電荷を前記電荷保存用キャパシタに転送して第２の所定期間前記基準電位供給線を第２の所定基準電位に保持し、前記各画素電極に前記信号の印加による第２の書込み動作を行い、次いで前記電荷保存用キャパシタに蓄えられた電荷を前記基準電位供給線容量に転送して第３の所定期間前記基準電位供給線を前記第１の所定基準電位に保持し
、前記各画素電極に前記信号の印加による前記第１の書込み動作を行い、爾後の各所定期間前記基準電位供給線の電位を前記第２又は第１の所定基準電位に保持しながら前記各画素電極に対する前記第２又は第１の書込み動作を前記各走査線ごとに順次行うことを特徴とする表示装置。
【請求項７】
請求項５に記載の表示装置において、第１の所定期間前記基準電位供給線を第１の所定基準電位に保持し、第１の走査線に接続された前記スイッチング素子を介して当該スイッチング素子に接続された前記画素電極に前記信号の印加による第１の書込み動作を行い、次いで前記基準電位供給線容量に蓄えられた電荷を前記電荷保存用キャパシタに転送して第２の所定期間前記基準電位供給線を第２の所定基準電位に保持し、第２の走査線に接続された前記スイッチング素子を介して当該スイッチング素子に接続された前記画素電極に前記信号の印加による第２の書込み動作を行い、次いで前記電荷保存用キャパシタに蓄えられた電荷を前記基準電位供給線容量に転送して第３の所定期間前記基準電位供給線を前記第１の所定基準電位に保持し、第３の走査線に接続された前記スイッチング素子を介して当該スイッチング素子に接続された前記画素電極に前記信号の印加による前記第１の書込み動作を行い、爾後の各所定期間前記基準電位供給線の電位を前記第２又は第１の所定基準電位に保持しながら前記画素電極に対する前記第２又は第１の書込み動作を前記各走査線ごとに順次行うことを特徴とする表示装置。
【請求項８】
請求項５乃至７のいずれかに記載の表示装置において、前記基準電位供給線容量と前記電荷保存用キャパシタとの間の電荷転送によって損失した分の電荷を、電荷転送終了後に補充することを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示装置に係り、特にアクティブマトリクス型の液晶表示装置の駆動回路に関する。
【０００２】
【従来の技術】
薄型、軽量、低消費電力で高画質な表示装置として、ＴＦＴ（薄膜トランジスタ）を用いた液晶表示装置（ＴＦＴ−ＬＣＤ）が、パーソナル・コンピュータ、ＴＶ、ゲーム機等に幅広く使用されている。ＴＦＴ−ＬＣＤは、通常、画素が配設されたアレイ基板とカラーフィルタが形成された対向基板とから構成される液晶セルに液晶材料を封入し、これら両基板の外部側に偏光板を配置して背面側から照明を照射する構成となっている。
【０００３】
図１９は、アレイ基板の概略構成図である。各画素１９０９には、信号サンプリング用のＴＦＴ１９０１、電圧保持用の補助容量ＣS １９０２等が配設されている。
【０００４】
図２０は、液晶表示装置の画素部の断面構造を模式的に表した説明図である。対向基板は、ガラス基板２００１上に形成されたカラーフィルタ２００２及びブラックマトリクス２００３と、これらの上に順次形成された保護膜２００４、対向電極２００５、配向膜２００６等から構成されている。一方、アレイ基板は、ガラス基板２０１０上に形成されたＴＦＴ及び画素、これらを覆うように順次形成された保護膜２０１５、配向膜２０１６等から形成されている。ＴＦＴは、ゲート電極２０１１、ゲート絶縁膜２０１２、アモルファスシリコン２０１３、ソース電極２０１７、ドレイン電極２０１８等から構成されている。また、画素は、ゲート絶縁膜２０１２上に形成された画素電極２０１４により構成される。液晶セルは、対向基板上の配向膜２００６とアレイ基板上の配向膜２０１６とが相互に対向するように２枚の基板を対向させ、基板間に液晶層２００７が挟持された構成となっている。
【０００５】
図１９に戻って説明すると、各ＴＦＴ１９０１はデータ線１９０７及びゲート線１９０８を介してデータ線駆動回路１９０４及びゲート線駆動回路１９０５によって制御される。また、符号１９０３は、１画素当たりの液晶容量ＣL を示している。液晶は、直流電圧の印加を継続しまたは繰り返すと分極等の減少により特性劣化のおそれがあるため、通常、液晶表示装置は交流駆動を行う必要があり、以下のように駆動される。
【０００６】
データ線駆動回路１９０４から信号電圧が供給され、ゲート線駆動回路１９０５によりＴＦＴのゲートが開いた状態となると、信号電圧により画素１９０９に書込みが行われる。この信号電圧は、次の書込みが行われるまで補助容量ＣS １９０２及び液晶容量ＣL １９０３により保持される。一方、対向電極１９０６には、一定電圧が印加される。従って、例えば、対向電極１９０６の電位を０Ｖとすると、ある一定期間（例えば１フレーム時間）画素１９０９の電位を＋３Ｖとし、その次の一定期間は画素１９０９の電位を−３Ｖとすると、液晶層には±３Ｖの交流電圧が印加されることになる。
【０００７】
交流電圧印加の形態として画面全体の極性の正負を変化させる形態では、フリッカによる画質劣化が生ずるため、１走査線ごとに極性を反転させ、各走査線ごとに極性の正負を順次変化させる方法がある。即ち、あるフレームにおけるデータ書込みの際、ある走査線においては正極性の電圧が、当該走査線に隣接する走査線においては負極性の電圧が印加されるように各走査線に電圧印加を行い、その次のフレームにおけるデータ書込みの際の電圧印加は、各走査線への印加電圧の極性が直前のフレームにおける印加電圧の極性と逆極性となるように行う。この場合においても、対向電極（共通電極）の電位は一定に保持される。このように、対向電極の電位を一定に保持し、対向電極の電位を基準として信号電圧の極性の正負を一定周期ごとに切り換えて電圧印加を行う駆動法をコモン一定駆動法と称することとする。このコモン一定駆動法では、対向電極については一定電位に保持するのみで良いため、対向電極における消費電力が小さいという利点がある。
【０００８】
しかし、現在の液晶表示装置において、液晶層の透過／非透過を操作し、又は明状態／暗状態を表示するためには、±５Ｖ程度の電圧制御が必要とされるため、データ線駆動回路の制御電圧には１０Ｖの振幅が必要とされる。また、ゲート線駆動回路の制御電圧にはさらに高電圧が必要とされる。データ線駆動回路はＬＳＩにより構成するが、現在の通常のＬＳＩの電源電圧は５Ｖ以下であり、１０Ｖの電圧の信号を扱うことはできない。そこで、高耐電圧のＬＳＩの開発が要求されることとなるが、その結果としてチップサイズは大きくなり、製品単価も上昇する。さらに、高電圧の電源回路を用意する必要があり、また、信号振幅が大きいため消費電力が増加する。従って、駆動回路の小型化、低消費電力化等の要請に対応する上で不利である。
【０００９】
コモン一定駆動法において、ＬＳＩの電源電圧を１フレームごとに変化させ、５Ｖの電源電圧で、実質的に１０Ｖの振幅のデータ信号電圧を得る駆動法も提案されているが、ＬＳＩの電源電圧を変化させる必要があるのでそのための回路が必要となり、また、データ信号電圧の振幅が大きいので消費電力削減効果は小さい。
【００１０】
上記不都合を解消するために、対向電極の電位を一定周期ごとに反転させる（又は変位させる）、コモン反転駆動法と称される駆動法が提案されている。コモン反転駆動法によれば、対向電極の電位を１走査線時間又は１フレーム時間ごとに変位させることにより、データ線駆動回路の制御電圧の振幅をコモン一定駆動法に対して１／２に減少させることができる。例えば、あるフレームのデータ書込み時におけるある走査線期間においては対向電極の電位を５Ｖとし、データ線に２Ｖの信号電圧を供給して画素電極の電位を２Ｖとすると、液晶層には−３Ｖの電圧が印加される。一方、その次のフレームのデータ書込み時における同一走査線期間においては対向電極の電位を０Ｖとし、データ線に３Ｖの信号電圧を供給して画素電極の電位を３Ｖとすると、液晶層には＋３Ｖの電圧が印加される。従って、液晶層には±３Ｖの交流電圧が印加されることとなる。このように、１走査線ごとに対向電極の電位を変位させることにより、データ線駆動回路の制御電圧の振幅をコモン一定駆動法に比して１／２とすることができる。また、データ線駆動用ＬＳＩは耐電圧が低いもので足り、かつ、チップサイズも小さくなるため、製品単価を低減することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記コモン反転駆動法においては、対向電極の電位を一定周期ごと（１走査線ごと又は１フレームごと）に変位させる必要があり、対向電極は容量が大きいためその駆動のための消費電力が増大するという問題点がある。また、通常、補助容量ＣS の共通電極も対向電極と同様に駆動する必要があるため、消費電力はより大きいものとなる。
【００１２】
一方、前述のコモン一定駆動法においては、データ線駆動回路は通常の電源電圧以上の大きい振幅のデータ信号電圧を出力しなければならず、データ線を高電圧で駆動するためデータ線における消費電力が増大する。また、高耐電圧のＬＳＩが必要となりそのチップサイズも大きくなるため、製品単価が上昇する。
【００１３】
本発明は上記問題点に鑑みてなされたものであり、その目的は、チップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質表示が可能な表示装置を提供することである。
【００１８】
【課題を解決するための手段】
本発明の実施の一形態に係る表示装置によれば、
複数の信号線と複数の走査線との交差部に、信号線及び走査線に接続されてそれぞれ配設されたスイッチング素子と、
スイッチング素子のそれぞれに接続されて配設され、走査線への走査信号入力に応じてスイッチング素子を介して信号線からの信号が印加される画素電極と、
画素電極と画素電極に対向する対向電極との間に挟持され、画素電極と対向電極との間の印加電圧により駆動される液晶分子を含む液晶層と、
一方側は各画素電極に対してそれぞれ配設され接続された電極であり、他方側は各電極に共通して対応し配設された共通電極である補助キャパシタと、
共通電極にインダクタを介して併設され、共通電極に蓄えられた電荷を共通電極との間でインダクタを介して相互に転送され又は転送することにより共通電極の電位を所定周期で変位させる電荷保存用キャパシタとを備えたことを特徴とし、
この構成により、チップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質表示が可能な表示装置を提供することができる。
【００１９】
本発明の実施の一形態に係る表示装置の上記構成において、第１の所定期間共通電極を第１の所定電位に保持し、各画素電極に信号の印加による第１の書込み動作を行い、次いで共通電極に蓄えられた電荷を電荷保存用キャパシタに転送して第２の所定期間共通電極を第２の所定電位に保持し、各画素電極に信号の印加による第２の書込み動作を行い、次いで電荷保存用キャパシタに蓄えられた電荷を共通電極に転送して第３の所定期間共通電極を第１の所定電位に保持し、各画素電極に信号の印加による第１の書込み動作を行い、爾後の各所定期間共通電極の電位を第２又は第１の所定電位に保持しながら各画素電極に対する第２又は第１の書込み動作を各走査線ごとに順次行うこととしたので、チップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質表示が可能な表示装置を提供することができる。
【００２０】
又は、本発明の実施の一形態に係る表示装置の上記構成において、第１の所定期間共通電極を第１の所定電位に保持し、第１の走査線に接続されたスイッチング素子を介して当該スイッチング素子に接続された画素電極に信号の印加による第１の書込み動作を行い、次いで共通電極に蓄えられた電荷を電荷保存用キャパシタに転送して第２の所定期間共通電極を第２の所定電位に保持し、第２の走査線に接続されたスイッチング素子を介して当該スイッチング素子に接続された画素電極に信号の印加による第２の書込み動作を行い、次いで電荷保存用キャパシタに蓄えられた電荷を共通電極に転送して第３の所定期間共通電極を第１の所定電位に保持し、第３の走査線に接続されたスイッチング素子を介して当該スイッチング素子に接続された画素電極に信号の印加による第１の書込み動作を行い、爾後の各所定期間共通電極の電位を第２又は第１の所定電位に保持しながら画素電極に対する第２又は第１の書込み動作を各走査線ごとに順次行うこととしたので、チップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質表示が可能な表示装置を提供することができる。
【００２１】
本発明の実施の一形態に係る表示装置の上記各構成において、共通電極と電荷保存用キャパシタとの間の電荷転送によって損失した分の電荷を、電荷転送終了後に補充することとしたので、対向電極の電位を正確に制御することができる。
【００２２】
本発明の他の実施の形態に係る表示装置によれば、
２以上の基準電位のうち、制御信号に応じてそれぞれ選択された所定基準電位がそれぞれ基準電位供給線を介して与えられる複数の信号線と、
複数の信号線と複数の走査線との交差部に、信号線及び走査線に接続されてそれぞれ配設されたスイッチング素子と、
スイッチング素子のそれぞれに接続されて配設され、走査線への走査信号入力に応じてスイッチング素子を介して信号線からの信号が印加される画素電極と、
画素電極と画素電極に対向する対向電極との間に挟持され、画素電極と対向電極との間の印加電圧により駆動される液晶分子を含む液晶層と、
各基準電位供給線に付加された各基準電位供給線容量にインダクタを介してそれぞれ併設され、各基準電位供給線容量に蓄えられた電荷を各基準電位供給線容量との間で各インダクタを介して相互に転送され又は転送することにより所定基準電位を所定周期で変位させる電荷保存用キャパシタとを備えたことを特徴とし、
この構成により、チップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質表示が可能な表示装置を提供することができる。
【００２３】
本発明の他の実施の形態に係る表示装置の上記構成において、第１の所定期間基準電位供給線を第１の所定基準電位に保持し、各画素電極に信号の印加による第１の書込み動作を行い、次いで基準電位供給線容量に蓄えられた電荷を電荷保存用キャパシタに転送して第２の所定期間基準電位供給線を第２の所定基準電位に保持し、各画素電極に信号の印加による第２の書込み動作を行い、次いで電荷保存用キャパシタに蓄えられた電荷を基準電位供給線容量に転送して第３の所定期間基準電位供給線を第１の所定基準電位に保持し、各画素電極に信号の印加による第１の書込み動作を行い、爾後の各所定期間基準電位供給線の電位を第２又は第１の所定基準電位に保持しながら各画素電極に対する第２又は第１の書込み動作を各走査線ごとに順次行うこととしたので、チップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質表示が可能な表示装置を提供することができる。
【００２４】
又は、本発明の他の実施の形態に係る表示装置の上記構成において、第１の所定期間基準電位供給線を第１の所定基準電位に保持し、第１の走査線に接続されたスイッチング素子を介して当該スイッチング素子に接続された画素電極に信号の印加による第１の書込み動作を行い、次いで基準電位供給線容量に蓄えられた電荷を電荷保存用キャパシタに転送して第２の所定期間基準電位供給線を第２の所定基準電位に保持し、第２の走査線に接続されたスイッチング素子を介して当該スイッチング素子に接続された画素電極に信号の印加による第２の書込み動作を行い、次いで電荷保存用キャパシタに蓄えられた電荷を基準電位供給線容量に転送して第３の所定期間基準電位供給線を第１の所定基準電位に保持し、第３の走査線に接続されたスイッチング素子を介して当該スイッチング素子に接続された画素電極に信号の印加による第１の書込み動作を行い、爾後の各所定期間基準電位供給線の電位を第２又は第１の所定基準電位に保持しながら画素電極に対する第２又は第１の書込み動作を各走査線ごとに順次行うこととしたので、チップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質表示が可能な表示装置を提供することができる。
【００２５】
本発明の他の実施の形態に係る表示装置の上記各構成において、基準電位供給線容量と電荷保存用キャパシタとの間の電荷転送によって損失した分の電荷を、電荷転送終了後に補充することとしたので、対向電極の電位を正確に制御することができる。
【００２６】
【発明の実施の形態】
以下、本発明に係る表示装置の実施の形態について、図面を参照しながら説明する。
【００２７】
本発明に係る表示装置の特徴は、液晶表示装置等の表示部を構成する対向電極に併設した容量に電荷を保存し、この電荷を利用して一定周期ごとに対向電極の電位を変位させることにある。即ち、ある期間対向電極電位を高（ＨＩＧＨ）レベルにして、この時蓄えられた電荷を併設したキャパシタにインダクタを介して転送して保存し、対向電極電位を低（ＬＯＷ）レベルにする。一定期間経過後、当該キャパシタに保存された電荷をインダクタを介して対向電極が有する容量に転送し、対向電極電位を再びＨＩＧＨレベルに変位させる。より簡単にいえば、一旦対向電極に蓄積された電荷を、別に設けたキャパシタに入れたり出したりすることによって、対向電極電位を変位させるようにしたものである。また、電圧保存用の補助容量ＣS の共通電極の電位を変位させる場合も、同様に、キャパシタへの電荷の保存を利用して行う。実際には、電荷を完全に保存することは困難であり、電荷転送時に損失が生ずる。そこで、対向電極電位を変位させるときに、電荷転送後、損失した電荷分の電荷のみ外部から供給し、対向電極電位を所定電位とする。
【００２８】
図１は、本発明の第１の実施の形態に係る表示装置における対向電極駆動回路の回路構成図である。
【００２９】
点Ｐは対向電極を示し、ＶLCは対向電極の電位、ＣLCD は対向電極の容量である。対向電極Ｐはそれ自体の容量ＣLCD を介して接地された状態となっており、対向電極ＰにはスイッチＳＷ１及びＳＷ３が接続されている。スイッチＳＷ１は、制御信号φ１によって電位点Ｖ１との接続が制御され、制御信号φ２によって電位点Ｖ２との接続が制御される。したがって、対向電極Ｐの電位ＶLCはスイッチＳＷ１によって制御され、ここでは、周期Ｔで電位Ｖ１と電位Ｖ２（０Ｖ）とに切り換えるものとする。一方、スイッチＳＷ３は、制御信号φ３によって電荷転送用インダクタＬの一端との接続が制御される。電荷転送用インダクタＬの他端は、電荷保存用キャパシタＣD の一方側との接続点Ｓとなっており、電荷保存用キャパシタＣD の他方側は接地されている。接続点Ｓの電位はＶCDである。
【００３０】
図２は、本発明の第１の実施の形態に係る表示装置における対向電極駆動回路のタイミングチャートである。
【００３１】
時刻ｔ０において、スイッチＳＷ１は制御信号φ１により電位点Ｖ１に接続され、対向電極Ｐの電位ＶLCはＶ１となり、対向電極容量ＣLCD に電荷Ｑ１（＝ＣLCD ×Ｖ１）が蓄積される。
【００３２】
ある期間（１走査線時間、数走査線時間又は１フレーム時間等）経過後、時刻ｔ１において、制御信号φ１がＬＯＷレベルとなり、スイッチＳＷ１はオフとなる。同時に制御信号φ３がＨＩＧＨレベルとなり、スイッチＳＷ３がオンとなると、対向電極容量ＣLCD に蓄積されていた電荷Ｑ１は電荷転送用インダクタＬを介して電荷保存用キャパシタＣD に転送され、対向電極Ｐの電位ＶLCはＶ１から低下していく。
【００３３】
時刻ｔ２において、電荷Ｑ１のすべてが電荷保存用キャパシタＣD に転送され、制御信号φ３がＬＯＷレベルとなり、スイッチＳＷ３がオフとなる。この時点で対向電極Ｐの電位ＶLCはＶ２’（Ｖ２’はほぼ０Ｖ、即ち、Ｖ２’の値はＶ２の値にほぼ等しい値）となる。同時に（瞬時後）、制御信号φ２がＨＩＧＨレベルとなり、スイッチＳＷ１が電位点Ｖ２に接続され、対向電極容量ＣLCD は対向電極Ｐの電位ＶLCがＶ２となるまで放電される。この後、一定期間が経過して時刻ｔ３となるまで、対向電極Ｐの電位ＶLCはＶ２に保持されるが、時刻ｔ３直前のある程度の期間、対向電極Ｐの電位ＶLCがＶ２に保持されていることは、特に液晶表示装置における画素への書込み動作が正常に行われるために重要な点である。
【００３４】
一定期間経過後、時刻ｔ３において、制御信号φ２はＬＯＷレベルとなり、スイッチＳＷ１はオフとなる。同時に、制御信号φ３はＨＩＧＨレベルとなってスイッチＳＷ３がオンとなり、電荷保存用キャパシタＣD に保存されていた電荷Ｑ１が電荷転送用インダクタＬを介して対向電極容量ＣLCD に転送され、対向電極Ｐの電位ＶLCはＶ２から上昇していく。但し、電荷Ｑ１は、スイッチやリーク電流等によって損失を生じていることもあり得る。
【００３５】
すべての電荷が転送された後、時刻ｔ４において、制御信号φ３はＬＯＷレベルとなり、スイッチＳＷ３は再びオフとなる。このときの対向電極Ｐの電位ＶLCは、電荷の損失等によりＶ１’となる（｜Ｖ１’｜≦｜Ｖ１｜）。同時に（瞬時後）、制御信号φ１がＨＩＧＨレベルとなり、スイッチＳＷ１が電位点Ｖ１側に接続され、対向電極Ｐの電位ＶLCはＶ１となる。この後、一定期間が経過して時刻ｔ５となるまで、対向電極Ｐの電位ＶLCはＶ１に保持されるが、時刻ｔ５直前のある程度の期間、対向電極Ｐの電位ＶLCがＶ１に保持されていることは、上記時刻ｔ３直前のある程度の期間と同様、特に液晶表示装置における画素への書込み動作が正常に行われるために重要な点である。
【００３６】
時刻ｔ５からは、時刻ｔ０からと同様の動作が繰り返される。以下、上記動作を繰り返すことにより、対向電極Ｐの電位ＶLCは周期ＴごとにＶ１とＶ２とに交互に切り換えられる。
【００３７】
対向電極容量ＣLCD の電荷の充放電の大部分は電荷保存用キャパシタＣD によって行われ、新たに電位点Ｖ１又はＶ２から供給される電荷は、補正電圧（Ｖ１−Ｖ１’又はＶ２−Ｖ２’）を得るために必要な電荷のみであるため、対向電極Ｐの電位切換に要する消費電力は非常に小さい。
【００３８】
図３は、対向電極容量ＣLCD から電荷保存用キャパシタＣD への電荷転送時における第１の実施の形態に係る対向電極駆動回路の等価回路の回路構成図である。
【００３９】
図３に基づき、対向電極Ｐの電位ＶLC及び電荷保存用キャパシタＣD と電荷転送用インダクタＬとの接続点Ｓの電位ＶCDの電荷転送時における変位を式で示す。但し、計算の簡単のため、
対向電極容量ＣLCD の容量＝電荷保存用キャパシタＣD の容量＝２Ｃ
インダクタＬのインダクタンス＝Ｌ
スイッチＳＷ３のオン抵抗＝Ｒ
Ｖ１＝Ｅ
Ｖ２＝０
とする。また、
【００４０】
【数１】
0003683973.tif 000002
とする。
【００４１】
時刻ｔ＝０のとき、対向電極Ｐの電位ＶLCがＥであったとする。対向電極Ｐの電位ＶLCは、
【００４２】
【数２】
0003683973.tif 000003
接続点Ｓの電位ＶCDは、
【００４３】
【数３】
0003683973.tif 000004
と表される。また、電荷転送時におけるスイッチＳＷ３及びインダクタＬを流れる電流ｉ（ｔ）は、
【００４４】
【数４】
0003683973.tif 000005
と表される。ｉ（ｔ）＝０となったとき、対向電極容量ＣLCD から電荷保存用キャパシタＣD への電荷転送が終了する。このとき、
【００４５】
【数５】
0003683973.tif 000006
であるから、
【００４６】
【数６】
0003683973.tif 000007
のときに電荷転送が終了する。
【００４７】
図４は、スイッチＳＷ３がオンの状態における対向電極Ｐの電位ＶLC（ｔ）、接続点Ｓの電位ＶCD（ｔ）、電流ｉ（ｔ）の変化を示すグラフである。
【００４８】
ｎ＝１のとき、
【００４９】
【数７】
0003683973.tif 000008
となり、制御信号φ３のＨＩＧＨレベル期間がこのｔと等しければ、スイッチＳＷ３のオン期間に電荷が完全に転送される。
【００５０】
一例として、
スイッチＳＷ３のオン抵抗Ｒ＝０Ω
対向電極容量ＣLCD の容量＝電荷保存用キャパシタＣD の容量＝３００ｎＦ
インダクタＬのインダクタンス＝２．７μＨ
とすると、
制御信号φ３のＨＩＧＨレベル期間＝２．００μｓｅｃ
となる。このとき、
ｉ（ｔ）＝０
ＶLC（ｔ）＝０
ＶCD（ｔ）＝Ｅ
となり、電荷はすべて対向電極容量ＣLCD から電荷保存用キャパシタＣD に転送される。同様に、電荷保存用キャパシタＣD から対向電極容量ＣLCD に電荷を戻すときも損失はなく、対向電極Ｐの電位は再びＥに戻る。
【００５１】
１走査線時間を３０μｓｅｃとしても、電荷転送時間は微小時間であるため、対向電極Ｐの電位ＶLC（ｔ）の変位はほぼ方形波として表されるため、対向電極Ｐには略方形波電位が与えられることになる。
【００５２】
スイッチＳＷ３のオン抵抗Ｒ＝０の場合は電荷損失がないので、電荷転送後の接続点Ｓの電位ＶCDはＥとなり、再び対向電極容量ＣLCD に電荷を戻した後の対向電極Ｐの電位ＶLCもＥとなる。従って、この場合は補正電圧を得るための外部からの電荷の供給は不要であり、対向電極Ｐの電位ＶLC（ｔ）は、０ＶとＥとをとる方形波となる。
【００５３】
しかしながら、通常は、電荷の損失が生ずる。例えば、
スイッチＳＷ３のオン抵抗Ｒ＝１Ω
とすると、
ｔ＝制御信号φ３のＨＩＧＨレベル期間＝２．０１μｓｅｃ
となり、対向電極容量ＣLCD から電荷保存用キャパシタＣD に電荷転送の際、対向電極容量ＣLCD に蓄えられていた電荷の一部は抵抗で消費され、接続点Ｓの電位ＶCDは、
ＶCD（ｔ）＝０．８４Ｅ
となる。従って、再度電荷保存用キャパシタＣD の電荷を対向電極容量ＣLCD に戻した後の対向電極Ｐの電位ＶLCは、
ＶLC（ｔ）＝０．７１Ｅ
となる。
【００５４】
そこで、電荷転送後、損失した電荷と同等の電荷を外部から補充し、対向電極Ｐの電位ＶLCの電位をＥとする。従って、消費電力を低減するためには、スイッチＳＷ３のオン抵抗を可能な限り小さくする必要がある。
【００５５】
スイッチＳＷ３のオン期間、即ち、制御信号φ３のＨＩＧＨレベル期間は、適当な時間より短ければ電荷転送が途中で終わり、長ければ一旦転送された電荷が再び逆に戻される。従って、制御信号φ３のＨＩＧＨレベル期間は、正確に設定する必要がある。
【００５６】
図５は、制御信号φ１、φ２、φ３を生成する回路の一例の回路構成図、図６は、図５の回路における極性切換パルスＨｐ、制御信号φ１、φ２、φ３のタイミングチャートである。
【００５７】
外部から極性切換パルス（例えば、水平同期パルス）Ｈｐがモノスティブル・マルチバイブレータ３１とフリップフロップ３２とのノードＴにそれぞれ入力される。モノスティブル・マルチバイブレータ３１は出力信号を制御する可変抵抗Ｒ１及びキャパシタＣ１を備えている。モノスティブル・マルチバイブレータ３１のノードＱ１からは制御信号φ３が出力され、フリップフロップ３２のノードＱ２、／Ｑ２からは極性切換パルスＨｐに同期した切換パルスが出力される。モノスティブル・マルチバイブレータ３１のノード／Ｑ１の出力とフリップフロップ３２のノードＱ２の出力とからＡＮＤ回路３３を介して制御信号φ１が生成され、さらに、モノスティブル・マルチバイブレータ３１のノード／Ｑ１の出力とフリップフロップ３２のノード／Ｑ２の出力とからＡＮＤ回路３４を介して制御信号φ２が生成される。モノスティブル・マルチバイブレータ３１及びフリップフロップ３２は、図６に示すような各パルス信号が生成されるように構成されたものであればよい。制御信号φ３のＨＩＧＨレベル期間は、モノスティブル・マルチバイブレータ３１の可変抵抗Ｒ１及びキャパシタＣ１によって設定する。
【００５８】
図７は、本発明の第２の実施の形態に係る表示装置における対向電極駆動回路の回路構成図である。
【００５９】
図１と同様に、点Ｐは対向電極を示し、ＶLCは対向電極の電位、ＣLCD は対向電極の容量である。対向電極Ｐはそれ自体の容量ＣLCD を介して接地された状態となっており、対向電極ＰにはスイッチＳＷ１及びインダクタＬの一端が接続されている。スイッチＳＷ１は、制御信号φ１によって電位点Ｖ１との接続が制御され、制御信号φ２によって電位点Ｖ２との接続が制御される。したがって、第１の実施の形態と同様に、対向電極Ｐの電位ＶLCはスイッチＳＷ１によって制御され、ここでは、周期Ｔで電位Ｖ１と電位Ｖ２（０Ｖ）とに切り換えるものとする。インダクタＬの他端（点Ｔ）には、スイッチＳＷ２及びＳＷ３が接続される。スイッチＳＷ２は、制御信号φ３によってダイオードＤ１のアノードとの接続が制御され、スイッチＳＷ３は、制御信号φ４によってダイオードＤ２のカソードとの接続が制御される。ダイオードＤ１のカソードとダイオードＤ２のアノードとは、接続点Ｓにおいて接続される。接続点Ｓには電荷保存用キャパシタＣD の一方側が接続され、電荷保存用キャパシタＣD の他方側は接地されている。接続点Ｓの電位はＶCDである。
【００６０】
第１の実施の形態においては、上述のように、制御信号φ３のＨＩＧＨレベル期間を正確に設定する必要があったが、第２の実施の形態においては、以下に説明するように正確な時間の設定は要求されない。
【００６１】
図８は、本発明の第２の実施の形態に係る表示装置における対向電極駆動回路のタイミングチャートである。
【００６２】
時刻ｔ０において、スイッチＳＷ１は制御信号φ１により電位点Ｖ１に接続され、対向電極Ｐの電位ＶLCはＶ１となり、対向電極容量ＣLCD に電荷Ｑ２（＝ＣLCD ×Ｖ１）が蓄積される。
【００６３】
ある期間経過後、時刻ｔ１において、制御信号φ１がＬＯＷレベルとなり、スイッチＳＷ１はオフとなると同時に（瞬時後）制御信号φ３がＨＩＧＨレベルとなり、スイッチＳＷ２がオンとなると、対向電極容量ＣLCD に蓄積されていた電荷Ｑ２は電荷転送用インダクタＬ、スイッチＳＷ２、ダイオードＤ１を介して電荷保存用キャパシタＣD に転送され、対向電極Ｐの電位ＶLCはＶ１から低下していく。電荷転送終了時には、インダクタＬを流れる電流ｉ（ｔ）＝０となり、以後、ダイオードＤ１の存在により、スイッチＳＷ２が接続されたままの状態であっても、電荷保存用キャパシタＣD から対向電極容量ＣLCD への電荷の逆流が起こることはなく、転送された電荷Ｑ２は電荷保存用キャパシタＣD に保存される。
【００６４】
電荷転送終了後の時刻ｔ２において、制御信号φ３がＬＯＷレベルとなり、スイッチＳＷ２がオフとなる。電荷転送終了後のこの時点で対向電極Ｐの電位ＶLCはＶ２’（Ｖ２’はほぼ０Ｖ、即ち、Ｖ２’の値はＶ２の値にほぼ等しい値）となる。同時に（瞬時後）、制御信号φ２がＨＩＧＨレベルとなり、スイッチＳＷ１が電位点Ｖ２に接続され、対向電極容量ＣLCD は対向電極Ｐの電位ＶLCがＶ２となるまで放電される。この後、一定期間が経過して時刻ｔ３となるまで、対向電極Ｐの電位ＶLCはＶ２に保持されるが、第１の実施の形態と同様に、時刻ｔ３直前のある程度の期間、対向電極Ｐの電位ＶLCがＶ２に保持されていることは、特に液晶表示装置における画素への書込み動作が正常に行われるために重要な点である。
【００６５】
一定期間経過後、時刻ｔ３において、制御信号φ２はＬＯＷレベルとなり、スイッチＳＷ１はオフとなる。同時に、制御信号φ４はＨＩＧＨレベルとなってスイッチＳＷ３がオンとなり、電荷保存用キャパシタＣD に保存されていた電荷Ｑ２がダイオードＤ２、スイッチＳＷ３、電荷転送用インダクタＬを介して対向電極容量ＣLCD に転送され、対向電極Ｐの電位ＶLCはＶ２から上昇していく。但し、電荷Ｑ２は、スイッチやリーク電流等によって損失を生じていることもあり得る。
【００６６】
電荷転送終了後の時刻ｔ４において、制御信号φ４はＬＯＷレベルとなり、スイッチＳＷ３は再びオフとなる。このときの対向電極Ｐの電位ＶLCは、電荷の損失等によりＶ１’となる（｜Ｖ１’｜≦｜Ｖ１｜）。同時に（瞬時後）、制御信号φ１がＨＩＧＨレベルとなり、スイッチＳＷ１が電位点Ｖ１側に接続され、対向電極Ｐの電位ＶLCはＶ１となる。この後、一定期間が経過して時刻ｔ５となるまで、対向電極Ｐの電位ＶLCはＶ１に保持されるが、時刻ｔ５直前のある程度の期間、対向電極Ｐの電位ＶLCがＶ１に保持されていることは、上記時刻ｔ３直前のある程度の期間と同様、特に液晶表示装置における画素への書込み動作が正常に行われるために重要な点である。
【００６７】
時刻ｔ５からは、時刻ｔ１からと同様の動作が繰り返される。以下、上記動作を繰り返すことにより、対向電極Ｐの電位ＶLCは周期ＴごとにＶ１とＶ２とに交互に切り換えられる。
【００６８】
第２の実施の形態では、対向電極Ｐ、接続点Ｓの変位は第１の実施の形態と同様であり、また、対向電極容量ＣLCD の電荷の充放電の大部分は電荷保存用キャパシタＣD によって行われ、新たに電位点Ｖ１又はＶ２から供給される電荷は、補正電圧（Ｖ１−Ｖ１’又はＶ２−Ｖ２’）を得るために必要な電荷のみであるため、対向電極Ｐの電圧切換に要する消費電力は非常に小さい点も同様である。しかしながら、制御信号φ３、φ４のＨＩＧＨ期間の終期は電荷転送終了後であれば、電荷転送終了と同時でなくても良く、厳密な設定が要求されない一方、電荷転送は確実に行うことができる。
【００６９】
例えば、
スイッチＳＷ２及びＳＷ３のオン抵抗＝０Ω
対向電極容量ＣLCD の容量＝電荷保存用キャパシタＣD の容量＝３００ｎＦ
インダクタＬのインダクタンス＝２．７μＨ
とすると、制御信号φ３、φ４のＨＩＧＨレベル期間は、
制御信号φ３、φ４のＨＩＧＨレベル期間≧２．００μｓｅｃ
を満たすように設定すれば良く、回路設計が容易である。
【００７０】
図９は、本発明の第３の実施の形態に係る表示装置における対向電極駆動回路の回路構成図である。
【００７１】
第３の実施の形態の構成は、図７の第２の実施の形態と比較すると、対向電極Ｐと接続点Ｓとの間の構成のみが異なっており、対向電極容量ＣLCD から電荷保存用キャパシタＣD への電荷転送経路と、電荷保存用キャパシタＣD から対向電極容量ＣLCD への電荷転送経路とを分けて、それぞれ設けた構成となっている。即ち、対向電極容量ＣLCD から電荷保存用キャパシタＣD への電荷転送は、インダクタＬ１、スイッチＳＷ２、ダイオードＤ１を介して行われ、電荷保存用キャパシタＣD から対向電極容量ＣLCD への電荷転送は、インダクタＬ２、スイッチＳＷ３、ダイオードＤ２を介して行われる。
【００７２】
各制御信号φ１、φ２、φ３、φ４による回路動作及び対向電極Ｐの電位ＶLCの変位並びにこの回路を用いることによる効果は、第２の実施の形態と同様である。
【００７３】
図１０は、本発明の第４の実施の形態に係る表示装置における対向電極駆動回路の回路構成図である。
【００７４】
第４の実施の形態の構成は、図１の第１の実施の形態における各スイッチをＭＯＳトランジスタで置き換えた構成である。第１の実施の形態におけるスイッチＳＷ１、ＳＷ３にはいずれもＭＯＳトランジスタスイッチを用いることができるが、第４の実施の形態においては、スイッチＳＷ１の電位点Ｖ１側にＰチャネルトランジスタ、電位点Ｖ２側にＮチャネルトランジスタを用い、スイッチＳＷ３にはＰチャネルトランジスタ及びＮチャネルトランジスタを用いている。スイッチＳＷ１の電位点Ｖ１側のＰチャネルトランジスタは制御信号／φ１、電位点Ｖ１側のＮチャネルトランジスタは制御信号φ２、スイッチＳＷ３のＰチャネルトランジスタ、Ｎチャネルトランジスタは制御信号／φ３、φ３をそれぞれ用いる。回路動作及びこの回路を用いることによる効果は、第１の実施の形態と同様である。
【００７５】
図１１は、本発明の第５の実施の形態に係る表示装置における対向電極駆動回路の回路構成図である。
【００７６】
第５の実施の形態の構成は、図７の第２の実施の形態における各スイッチをＭＯＳトランジスタで置き換えた構成である。第２の実施の形態におけるスイッチＳＷ１、ＳＷ２、ＳＷ３にもいずれもＭＯＳトランジスタスイッチを用いることができ、第５の実施の形態においては、スイッチＳＷ１の電位点Ｖ１側にＰチャネルトランジスタ、電位点Ｖ２側にＮチャネルトランジスタを用い、スイッチＳＷ２、スイッチＳＷ３にはＮチャネルトランジスタをそれぞれ用いている。スイッチＳＷ１の電位点Ｖ１側のＰチャネルトランジスタは制御信号／φ１、電位点Ｖ２側のＮチャネルトランジスタは制御信号φ２、スイッチＳＷ２、スイッチＳＷ３のＮチャネルトランジスタは制御信号φ３、φ４をそれぞれ用いる。回路動作及びこの回路を用いることによる効果は、第２の実施の形態と同様である。
【００７７】
図１２は、本発明の第６の実施の形態に係る表示装置における対向電極駆動回路の回路構成図である。
【００７８】
第６の実施の形態の構成は、図９の第３の実施の形態における各スイッチをＭＯＳトランジスタで置き換えた構成である。第２の実施の形態におけるスイッチＳＷ１、ＳＷ２、ＳＷ３にもいずれもＭＯＳトランジスタスイッチを用いることができ、第６の実施の形態においては、スイッチＳＷ１の電位点Ｖ１側、電位点Ｖ２側、スイッチＳＷ２、スイッチＳＷ３にＰチャネルトランジスタ及びＮチャネルトランジスタをそれぞれ用いている。スイッチＳＷ１の電位点Ｖ１側のＰチャネルトランジスタ及びＮチャネルトランジスタは制御信号／φ１及びφ１、電位点Ｖ２側のＰチャネルトランジスタ及びＮチャネルトランジスタは制御信号／φ２及びφ２、スイッチＳＷ２、スイッチＳＷ３のＰチャネルトランジスタ及びＮチャネルトランジスタは制御信号／φ３及びφ３、制御信号／φ４及びφ４をそれぞれ用いる。回路動作及びこの回路を用いることによる効果は、第３の実施の形態と同様である。
【００７９】
図１３は、本発明の第７の実施の形態に係る表示装置における対向電極駆動回路の回路構成図である。
【００８０】
第７の実施の形態の構成は、図１の第１の実施の形態と比較すると、電荷転送時における電荷損失の補償箇所を２箇所設けた構成となっている。即ち、対向電極Ｐのみならず、接続点Ｓにも電荷損失の補償箇所を設けている。接続点ＳにはスイッチＳＷ５が設けられ、スイッチＳＷ５は、制御信号φ１によって電位点Ｖ２との接続が制御され、制御信号φ２によって電位点Ｖ１との接続が制御される。その他は、第１の実施の形態と同様の構成である。
【００８１】
図１４は、本発明の第７の実施の形態に係る表示装置における対向電極駆動回路のタイミングチャートである。
【００８２】
第７の実施の形態の回路構成における回路動作については、第１の実施の形態と異なる点について説明する。対向電極容量ＣLCD から電荷保存用キャパシタＣD への電荷転送後、対向電極容量ＣLCD がスイッチＳＷ１により電位Ｖ２まで放電される点は同様であるが、この時同時に、電荷保存用キャパシタＣD がスイッチＳＷ５により電位Ｖ１まで充電される点で異なる。また、電荷保存用キャパシタＣD から対向電極容量ＣLCD への電荷転送後、対向電極容量ＣLCD がスイッチＳＷ１により電位Ｖ１まで充電される点は同様であるが、この時同時に、電荷保存用キャパシタＣD がスイッチＳＷ５により電位Ｖ２まで放電される点で異なる。
【００８３】
電荷転送時における電荷損失の補償箇所を２箇所設けたことにより、電荷損失の補償をより短時間で行うことができる。
【００８４】
図１５は、本発明の第８の実施の形態に係る表示装置における対向電極駆動回路の回路構成図である。
【００８５】
本発明の第８の実施の形態の構成は、図１の第１の実施の形態と比較すると、対向電極Ｐの電位ＶLCの安定化を図るため、対向電極Ｐに付加容量ＣH を併設した点のみ異なっている。ここでは、電荷保存用キャパシタＣD の容量が、対向電極容量ＣLCD の容量と付加容量ＣH の容量との和となるように各容量を設定するものとする。
【００８６】
以上の各実施の形態は、対向電極Ｐの電位ＶLCを切り換える構成について説明したが、通常、対向電極Ｐの電位ＶLCを切り換えるときは、画素の補助容量の共通電極の電位も切り換える必要があり、画素の補助容量の共通電極の電位の切換についても本発明の各構成を適用することができる。
【００８７】
図１６は、本発明の第９の実施の形態に係る表示装置における対向電極駆動回路の回路構成図である。
【００８８】
対向電極Ｐの電位ＶLCと、画素の補助容量の共通電極の電位とを異なる電圧又はタイミングでそれぞれ切り換える必要があるときは、図１６に示すようにそれぞれ電位切り換え用回路を配設すればよい。対向電極Ｐの電位ＶLCの切換には、電荷保存用キャパシタＣD 、インダクタＬ、スイッチＳＷ１及びＳＷ３から構成される電位切り換え用回路を用い、画素の補助容量の共通電極の電位の切換には、電荷保存用キャパシタＣD ’、インダクタＬ’、スイッチＳＷ１’及びＳＷ３’から構成される電位切り換え用回路を用いる。
【００８９】
図１７は、本発明の第１０の実施の形態に係る表示装置におけるデータ線基準電位供給回路の回路構成図である。
【００９０】
第１０の実施の形態の構成は、データ線駆動回路はディジタル回路で構成されている場合において、データ線に与える基準電位を切り換える必要のある場合に本発明の構成を適用した例である。
【００９１】
画像データＤＡＴＡ及びクロック信号ＣＬＯＣＫが入力されるシフトレジスタ及びデータ回路と、シフトレジスタ及びデータ回路にスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４をそれぞれ介して接続されるデータ線駆動出力ノードＱ１と、データ線駆動出力ノードＱ１同様のデータ線駆動出力ノードＱ２、．．．、Ｑｎと、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４にそれぞれ接続され、電位Ｖ１とＶ１’、電位Ｖ２とＶ２’、電位Ｖ３とＶ３’、電位Ｖ４とＶ４’をそれぞれ切り換えるスイッチＳＷ１’、ＳＷ２’、ＳＷ３’、ＳＷ４’とから構成されている。スイッチＳＷ１とＳＷ１’との間、スイッチＳＷ２とＳＷ２’との間、スイッチＳＷ３とＳＷ３’との間、スイッチＳＷ４とＳＷ４’との間にそれぞれ示されている容量Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 は、それぞれ基準電位供給線の容量であり、その外部基準電位はそれぞれＶref1、Ｖref2、Ｖref3、Ｖref4である。
【００９２】
画像データＤＡＴＡの入力に応じクロック信号ＣＬＯＣＫに同期して、外部基準電位Ｖref1、Ｖref2、Ｖref3、Ｖref4が、スイッチＳＷ１〜４の切り換えによりデータ線駆動出力ノードＱ１、Ｑ２、．．．、Ｑｎに出力される。
【００９３】
図１８は、第１０の実施の形態におけるデータ線基準電位供給回路の回路構成図である。
【００９４】
外部基準電位Ｖref1を供給するデータ線基準電位供給回路は、電位Ｖ１とＶ１’とを制御信号φ１とφ２とで切り換えるスイッチＳＷ１と、一端がスイッチＳＷ１に接続され、他端が制御信号φ３で制御されるスイッチＳＷ２の一端に接続されたインダクタＬと、一方側がスイッチＳＷ２の他端に接続され、他方側が接地された外部キャパシタＣD と、一方側がスイッチＳＷ１及びインダクタＬの一端に接続され、他方側が接地された基準電位供給線の容量Ｃ1 とから構成されている。外部基準電位Ｖref2、Ｖref3、Ｖref4を供給するデータ線基準電位供給回路も同様の構成である。
【００９５】
基準電位を１走査線期間又は１フレーム期間ごとに切り換える場合、このデータ線基準電位供給回路は、例えば、ある期間は外部基準電位Ｖref1として電位Ｖ１を供給し、その次の期間は外部基準電位Ｖref1として電位Ｖ１’を供給する。具体的な回路動作は、図１の第１の実施の形態と同様であり、基準電位供給線の容量Ｃ1 に蓄えられた電荷を外部キャパシタＣD に転送して保存することにより、外部基準電位Ｖref1を切り換える。
【００９６】
この場合においても、非常に小さい消費電力で外部基準電位を切り換えることができる。
【００９９】
【発明の効果】
本発明の実施の一形態に係る表示装置によれば、複数の信号線と複数の走査線との交差部に、信号線及び走査線に接続されてそれぞれ配設されたスイッチング素子と、スイッチング素子のそれぞれに接続されて配設され、走査線への走査信号入力に応じてスイッチング素子を介して信号線からの信号が印加される画素電極と、画素電極と画素電極に対向する対向電極との間に挟持され、画素電極と対向電極との間の印加電圧により駆動される液晶分子を含む液晶層と、一方側は各画素電極に対してそれぞれ配設され接続された電極であり、他方側は各電極に共通して対応し配設された共通電極である補助キャパシタと、共通電極にインダクタを介して併設され、共通電極に蓄えられた電荷を共通電極との間でインダクタを介して相互に転送され又は転送することにより共通電極の電位を所定周期で変位させる電荷保存用キャパシタとを備えたので、チップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質表示が可能な表示装置を提供することができる。
【０１００】
本発明の実施の一形態に係る表示装置の上記構成において、共通電極と電荷保存用キャパシタとの間の電荷転送によって損失した分の電荷を、電荷転送終了後に補充することとしたので、対向電極の電位を正確に制御することができる。
【０１０１】
本発明の他の実施の形態に係る表示装置によれば、２以上の基準電位のうち、制御信号に応じてそれぞれ選択された所定基準電位がそれぞれ基準電位供給線を介して与えられる複数の信号線と、複数の信号線と複数の走査線との交差部に、信号線及び走査線に接続されてそれぞれ配設されたスイッチング素子と、スイッチング素子のそれぞれに接続されて配設され、走査線への走査信号入力に応じてスイッチング素子を介して信号線からの信号が印加される画素電極と、画素電極と画素電極に対向する対向電極との間に挟持され、画素電極と対向電極との間の印加電圧により駆動される液晶分子を含む液晶層と、各基準電位供給線に付加された各基準電位供給線容量にインダクタを介してそれぞれ併設され、各基準電位供給線容量に蓄えられた電荷を各基準電位供給線容量との間で各インダクタを介して相互に転送され又は転送することにより所定基準電位を所定周期で変位させる電荷保存用キャパシタとを備えたので、チップサイズが小さく、耐電圧が低い安価なＬＳＩで駆動可能で、消費電力が小さく、かつ、高品質表示が可能な表示装置を提供することができる。
【０１０２】
本発明の他の実施の形態に係る表示装置の上記構成において、基準電位供給線容量と電荷保存用キャパシタとの間の電荷転送によって損失した分の電荷を、電荷転送終了後に補充することとしたので、対向電極の電位を正確に制御することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る表示装置における対向電極駆動回路の回路構成図。
【図２】本発明の第１の実施の形態に係る表示装置における対向電極駆動回路のタイミングチャート。
【図３】対向電極容量ＣLCD から電荷保存用キャパシタＣD への電荷転送時における第１の実施の形態に係る対向電極駆動回路の等価回路の回路構成図。
【図４】第１の実施の形態に係る対向電極駆動回路のスイッチＳＷ３がオンの状態における対向電極Ｐの電位ＶLC（ｔ）、接続点Ｓの電位ＶCD（ｔ）、電流ｉ（ｔ）の変化を示すグラフ。
【図５】第１の実施の形態に係る対向電極駆動回路の制御信号φ１、φ２、φ３を生成する回路の一例の回路構成図。
【図６】図５の回路における極性切換パルスＨｐ、制御信号φ１、φ２、φ３のタイミングチャート。
【図７】本発明の第２の実施の形態に係る表示装置における対向電極駆動回路の回路構成図。
【図８】本発明の第２の実施の形態に係る表示装置における対向電極駆動回路のタイミングチャートである。
【図９】本発明の第３の実施の形態に係る表示装置における対向電極駆動回路の回路構成図。
【図１０】本発明の第４の実施の形態に係る表示装置における対向電極駆動回路の回路構成図。
【図１１】本発明の第５の実施の形態に係る表示装置における対向電極駆動回路の回路構成図。
【図１２】本発明の第６の実施の形態に係る表示装置における対向電極駆動回路の回路構成図。
【図１３】本発明の第７の実施の形態に係る表示装置における対向電極駆動回路の回路構成図。
【図１４】本発明の第７の実施の形態に係る表示装置における対向電極駆動回路のタイミングチャート。
【図１５】本発明の第８の実施の形態に係る表示装置における対向電極駆動回路の回路構成図。
【図１６】本発明の第９の実施の形態に係る表示装置における対向電極駆動回路の回路構成図。
【図１７】本発明の第１０の実施の形態に係る表示装置におけるデータ線基準電位供給回路の回路構成図。
【図１８】第１０の実施の形態におけるデータ線基準電位供給回路の回路構成図。
【図１９】アレイ基板の概略構成図。
【図２０】液晶表示装置の画素部の断面構造を模式的に表した説明図。
【符号の説明】
１９０１  ＴＦＴ
１９０２  補助容量
１９０３  液晶容量ＣL
１９０４  データ線駆動回路
１９０５  ゲート線駆動回路
１９０６  対向電極
１９０７  データ線
１９０８  ゲート線
１９０９  画素
２００１、２０１０  ガラス基板
２００２  カラーフィルタ
２００３  ブラックマトリクス
２００４、２０１５  保護膜
２００５  対向電極
２００６、２０１６  配向膜
２００７  液晶層
２０１１  ゲート電極
２０１２  ゲート絶縁膜
２０１３  アモルファスシリコン
２０１４  画素電極
２０１７  ソース電極
２０１８  ドレイン電極
【図１】
0003683973.tif 000009
【図２】
0003683973.tif 000010
【図３】
0003683973.tif 000011
【図４】
0003683973.tif 000012
【図５】
0003683973.tif 000013
【図６】
0003683973.tif 000014
【図７】
0003683973.tif 000015
【図８】
0003683973.tif 000016
【図９】
0003683973.tif 000017
【図１０】
0003683973.tif 000018
【図１１】
0003683973.tif 000019
【図１２】
0003683973.tif 000020
【図１３】
0003683973.tif 000021
【図１４】
0003683973.tif 000022
【図１５】
0003683973.tif 000023
【図１６】
0003683973.tif 000024
【図１７】
0003683973.tif 000025
【図１８】
0003683973.tif 000026
【図１９】
0003683973.tif 000027
【図２０】
0003683973.tif 000028