(57)【特許請求の範囲】
【請求項１】
帯状部材を移動させながら、反応容器の放電空間内に材料ガスを導入し、さらに高周波電力を印加して前記材料ガスをプラズマ放電によって分解し、前記帯状部材の上にｉ型半導体層を作製する非単結晶半導体薄膜の形成方法において、
前記ｉ型半導体層は、所定の膜厚からなるｉ型半導体膜を堆積し、その後前記ｉ型半導体膜の表面に対してＨ2プラズマ処理を施す、という工程を１回以上繰り返すことにより作製され、かつ、
前記Ｈ2プラズマ処理は、
前記プラズマ放電の空間におけるカソード電極の表面積が、前記プラズマ放電の空間における前記帯状部材及びアノード電極の表面積の和よりも大きく、
グロー放電生起時における前記カソード電極の電位（以下、自己バイアスと呼ぶ）が、前記帯状部材及び前記アノード電極に対して＋５Ｖ以上の正電位を生起維持し得る条件下にて行われる、
ことを特徴とする非単結晶半導体薄膜の形成方法。
【請求項２】
前記Ｈ2プラズマ処理を、前記ｉ型半導体膜の堆積中の表面に対して施すことを特徴とする請求項１に記載の非単結晶半導体薄膜の形成方法。
【請求項３】
前記Ｈ2プラズマ処理前に堆積する前記ｉ型半導体膜の膜厚が、２０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１に記載の非単結晶半導体薄膜の形成方法。
【請求項４】
前記Ｈ2プラズマ処理前に堆積する前記ｉ型半導体膜の堆積速度が、毎秒０．１ｎｍ以上であることを特徴とする請求項１に記載の非単結晶半導体薄膜の形成方法。
【請求項５】
帯状部材を移動させながら、反応容器の放電空間内に材料ガスを導入し、さらに高周波電力を印加して前記材料ガスをプラズマ放電によって分解し、前記帯状部材の上にｉ型半導体層を作製する非単結晶半導体薄膜の形成装置において、
１）所定の膜厚からなるｉ型半導体膜を堆積し、その後前記ｉ型半導体膜の表面に対してＨ2プラズマ処理を施す、という工程を１回以上繰り返すことにより、前記ｉ型半導体層を作製することが可能な構造を有し、
２）前記Ｈ2プラズマ処理を行うために、前記プラズマ放電の空間におけるカソード電極の表面積が、前記プラズマ放電の空間における前記帯状部材及びアノード電極の表面積の和よりも大きく、グロー放電生起時における前記カソード電極の電位（以下、自己バイアスと呼ぶ）が、前記帯状部材及び前記アノード電極に対して＋５Ｖ以上の正電位を生起維持し得る構造を有し、
３）前記カソード電極の一部を構成するしきり状電極の形状は、フィン状もしくはブロック状であり、
４）前記しきり状電極は、前記帯状部材の搬送方向に平行にもしくは垂直に複数設置され、各々の前記しきり状電極の間隔が、隣り合う前記しきり状電極の間隙において放電が生起維持できる間隔であり、
５）前記材料ガスを、複数設置された前記しきり状電極と帯状部材との間の隙間、前記しきり状電極間の隙間、又は／及び、前記しきり状電極に設けたガス穴、を通して、複数設置された前記しきり状電極を順次横切るように流す、
ことを特徴とする非単結晶半導体薄膜の形成装置。
【請求項６】
前記Ｈ2プラズマ処理を、前記ｉ型半導体膜の堆積中の表面に対して施すために、前記プラズマ放電の空間におけるカソード電極の表面積が、前記プラズマ放電の空間における前記帯状部材及びアノード電極の表面積の和よりも大きく、グロー放電生起時における前記カソード電極の電位（以下、自己バイアスと呼ぶ）が、前記帯状部材及び前記アノード電極に対して＋５Ｖ以上の正電位を生起維持し得る構造を有することを特徴とする請求項５に記載の非単結晶半導体薄膜の形成装置。
【請求項７】
前記しきり状電極と前記帯状部材との間の距離が５ｃｍ以下で、しかも互いに物理的に接触しないことを特徴とする請求項５に記載の非単結晶半導体薄膜の形成装置。
【請求項８】
前記しきり状電極は、前記帯状部材の搬送方向に平行にもしくは垂直に複数設置され、各々の前記しきり状電極の間隔が、隣り合う前記しきり状電極の間隙において放電が生起維持できる間隔であり、かつ、隣り合う前記しきり状電極の間隔が、２ｃｍ以上１０ｃｍ以下であることを特徴とする請求項５に記載の非単結晶半導体薄膜の形成装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、非単結晶半導体薄膜の形成方法および形成装置に係る。より詳細には、連続して移動する帯状部材上に、大面積にわたって、高品質で優れた均一性を有し、再現性が高く欠陥の少ない、非単結晶半導体薄膜を形成する方法および装置に関する。
【０００２】
【従来の技術】
従来、基板上に、光起電力素子等に用いる半導体堆積膜を連続的に形成する方法としては、各種半導体層を形成するための独立した成膜室を設け、これらの各成膜室はゲートバルブを介したロードロック方式にて連結され、基板を各成膜室へ順次移動して各種半導体層を形成する方法が知られている。この方法によれば、長尺の帯状部材を基板として、複数のグロー放電領域において必要とされる導電型の半導体層を堆積形成しつつ、基板をその長手方向に連続的に搬送することによって、半導体接合を有する素子を連続形成することができる。
【０００３】
しかし、数百メートルにもおよぶ帯状基板の上に半導体層を形成するには数時間におよぶ成膜時間を要し、均一で再現性が良い放電状態を維持制御し半導体層を形成する必要がある。長尺の帯状部基板の始端から終端までの全体にわたって、さらに高品位で均一な半導体堆積膜を、連続的にかつ収率良く形成する方法が望まれている。
【０００４】
また、光起電力素子のｉ型半導体層については、例えばアモルファスシリコン等の薄膜半導体を用いる場合、主原料ガスであるＳｉＨ4（シラン）等をＨ2（水素）等と混合してグロー放電分解することによりｉ型半導体膜が形成でき、とりわけ、ｉ型半導体層の膜質の善し悪しが光起電力素子の特性を大きく左右することは周知のことである。従来は、良質なｉ型半導体層を得るため、低い堆積速度で形成することが一般的であった。一方、光起電力素子を低コストで大量に実現するためには、形成装置のスループットを向上させることが要求されている。スループットを大きくするための一つの方法として、半導体層、特にｉ型半導体層の堆積速度を大きくすれば良いことは明らかである。
【０００５】
しかし、一般に従来の技術では、堆積速度を大きくしていくに従って、ｉ型半導体層の膜質は著しく低下してしまうことが問題として知られており、これを解決するための手段を提供することが望まれている。
【０００６】
さらに、従来技術の典型的な放電容器内構造では、基板を含む接地されたアノード電極全体の面積は、電力印加電極であるカソード電極の面積に比べて非常に大きい場合が多い。このようなカソード電極では、投入される高周波電力のほとんどはカソード電極近傍で消費されてしまう。その結果、カソード電極近傍というある限られた部分のみにおいて材料ガスの励起、分解反応が活発となり、薄膜形成レートは高周波電力投入側すなわちカソード電極近傍でのみ大きくなってしまい、たとえ高周波電力を大きく投入していったとしても、アノード電極である基板側への高周波電力は十分に大きく投入されることはなく、所望のとおりの高い堆積速度でもって基板上へｉ型半導体薄膜を形成することが困難であった。ましてや特性的に良質なｉ型半導体薄膜を得るといったことを両立させることは誠に困難なことであった。さらに、材料ガスが本来堆積させたい帯状部材等の基板上へというよりもカソード電極近傍にてより多く消費されるということは、材料コストという観点からも非常に不利な点であった。
【０００７】
またさらに、従来技術の典型的な放電容器内構造、すなわち基板を含む接地されたアノード電極全体の面積がカソード電極の面積に比べて非常に大きな構造の放電容器において、直流（ＤＣ）電源等を用いてカソード電極へ正の電位（バイアス）を印加する手法も行われてはいるが、このような系では直流電源という２次的な手段を用いている結果、プラズマ放電に直流電流が流れてしまう系である。その結果、直流電圧バイアスを大きくしていくとスパーク等の異常放電が起こってしまい、これを抑制し安定な放電を維持することが非常に困難であった。したがって、プラズマ放電に直流電圧を印加することの効果が有効かどうか不鮮明であった。これは、直流電圧と直流電流とを分離できていない系であることに起因する。すなわち、プラズマ放電に対して効果的に直流電圧だけを印加する手段が望まれていた。
【０００８】
したがって、空間的にも時間的にも均一でかつ再現性よく良質なｉ型半導体層を得るためには、長時間にわたって、なお一層の放電安定性と、再現性と、均一性とを向上させた形成装置が要求される。さらに、装置のスループットを向上させコストダウンを図る場合や、材料ガスの利用効率を向上させる場合には、半導体薄膜の品質を維持したまま堆積速度を大きくできる装置が要求される。積層型の光起電力素子の形成においては、より再現性と均一性が良い、より高品位なｉ型半導体層を連続的に作製できる形成装置が要求される。
【０００９】
【発明が解決しようとする課題】
本発明は、上述した従来の光起電力素子の作製装置における諸問題を克服して、連続して移動する帯状部材上に、大面積にわたって、高い光電変換効率を有し、高品質で優れた均一性を有し、より再現性高く欠陥の少ない光起電力素子を大量に作製するための、非単結晶半導体薄膜の形成方法および形成装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の非単結晶半導体薄膜の形成方法は、帯状部材を移動させながら、反応容器の放電空間内に材料ガスを導入し、さらに高周波電力を印加して前記材料ガスをプラズマ放電によって分解し、前記帯状部材の上にｉ型半導体層を作製する非単結晶半導体薄膜の形成方法において、前記ｉ型半導体層は、所定の膜厚からなるｉ型半導体膜を堆積し、その後前記ｉ型半導体膜の表面に対してＨ2プラズマ処理を施す、という工程を１回以上繰り返すことにより作製され、かつ、前記Ｈ2プラズマ処理は、前記プラズマ放電の空間におけるカソード電極の表面積が、前記プラズマ放電の空間における前記帯状部材及びアノード電極の表面積の和よりも大きく、グロー放電生起時における前記カソード電極の電位（以下、自己バイアスと呼ぶ）が、前記帯状部材及び前記アノード電極に対して＋５Ｖ以上の正電位を生起維持し得る条件下にて行われる、
ことを特徴とする。
【００１１】
本発明の非単結晶半導体薄膜の形成装置は、帯状部材を移動させながら、反応容器の放電空間内に材料ガスを導入し、さらに高周波電力を印加して前記材料ガスをプラズマ放電によって分解し、前記帯状部材の上にｉ型半導体層を作製する非単結晶半導体薄膜の形成装置において、
所定の膜厚からなるｉ型半導体膜を堆積し、その後前記ｉ型半導体膜の表面に対してＨ2プラズマ処理を施す、という工程を１回以上繰り返すことにより、前記ｉ型半導体層を作製することが可能な構造を有し、
前記Ｈ2プラズマ処理を行うために、前記プラズマ放電の空間におけるカソード電極の表面積が、前記プラズマ放電の空間における前記帯状部材及びアノード電極の表面積の和よりも大きく、グロー放電生起時における前記カソード電極の電位（以下、自己バイアスと呼ぶ）が、前記帯状部材及び前記アノード電極に対して＋５Ｖ以上の正電位を生起維持し得る構造を有し、
前記カソード電極の一部を構成するしきり状電極の形状は、フィン状もしくはブロック状であり、
前記しきり状電極は、前記帯状部材の搬送方向に平行にもしくは垂直に複数設置され、各々の前記しきり状電極の間隔が、隣り合う前記しきり状電極の間隙において放電が生起維持できる間隔であり、
前記材料ガスを、複数設置された前記しきり状電極と帯状部材との間の隙間、前記しきり状電極間の隙間、又は／及び前記しきり状電極に設けたガス穴、を通して、複数設置された前記しきり状電極を順次横切るように流す、
ことを特徴とする。
【００１２】
【発明の実施の形態】
本発明は、上述した従来技術における諸問題を解決し、前記本発明の目的を達成すべく鋭意研究を重ねた結果、完成に至ったものである。
【００１３】
本発明に係る非単結晶半導体薄膜の形成方法および形成装置は、カソード電極近傍というある限られた部分のみにおいて材料ガスの励起反応および分解反応が促進されることなく、放電空間全体、どちらかといえば帯状部材を含むアノード電極側において材料ガスの励起反応および分解反応が促進される。その結果、比較的高い堆積速度で、帯状部材上へ効率よく、非単結晶半導体薄膜を堆積させることができる。すなわち、カソードへ投入される高周波電力量を適宜調整し、投入される高周波電力をより有効に利用して放電空間内に導入される材料ガスを効率的に励起活性化または分解するため、高品位な非単結晶半導体薄膜を帯状部材上へ、均一に再現性よく比較的高い堆積速度で形成することが可能となる。
【００１４】
本発明に係る非単結晶半導体薄膜の形成方法では、比較的高い堆積速度である一定膜厚のｉ型層を形成した後、カソード電極に正の自己電位（セルフバイアス）を生起維持させた状態で、Ｈ2プラズマ処理を施すことによって、下地ｉ型層の膜質を改善することができる。次に、膜質が改善された下地ｉ型層の上に、ある一定膜厚のｉ型層を形成した後、再度Ｈ2プラズマ処理を施す工程を行う。この操作を所望の膜厚になるまで繰り返すことにより、より一層ｉ型層の膜質が改善できる。この形成方法において、１回当たりのＨ2プラズマ処理直前に形成するｉ型層の膜厚は、２０ｎｍ以上１００ｎｍ以下が望ましい。何故ならば、２０ｎｍ以下の極薄膜の場合は、ｉ型層自体が必ずしも均一ではないことから、後工程のＨ２プラズマ処理によってエッチング除去されやすい。一方、１００ｎｍ以上の膜厚になると、その厚さゆえに後工程であるところのＨ2プラズマ処理効果が充分発揮されないからである。従って、例えばｉ型層の所望の全膜厚が２００ｎｍの場合は、上記操作を２回以上繰り返せば良い。
【００１５】
また本発明は、前記Ｈ2プラズマ処理を、前記ｉ型半導体膜の堆積中の表面に対して施すことを特徴とする。すなわち、ｉ型層の形成後に行うＨ2プラズマ処理を、ｉ型層の形成時においても同様に施すことにより、さらに高品質なｉ型層を得ることが可能となる。
【００１６】
本発明の形成装置を構成するカソード電極の材料としては、ステンレスおよびその合金、アルミニウムおよびその合金等が好適に用いられるが、導電性の材質であれば特にこれらに限定されない。また、アノード電極の材料としては、カソード電極と同様のものが用いられる。
【００１７】
本発明の形成装置は、帯状部材を長手方向に連続的に移動させながら、各薄膜を形成する成膜空間を順次通過させ、光起電力素子を連続的に作製する装置において、さらには複数の光起電力素子の成膜空間を順次通過させ、積層型光起電力素子を連続的に作製する装置において、放電空間に設置された高周波印加カソード電極の放電に接する表面積が、帯状部材を含む接地された電極全体（アノード電極）の放電空間に接する表面積よりも大きくすることで、グロー放電空間内に設置されたカソード電極の自己電位（セルフバイアス）が、前記帯状部材を含む接地（アノード）電極に対して正電位を生起維持し得る構造を有し、なおかつ、フィン状もしくはブロック状の形状をした前記しきり状電極は前記帯状部材の搬送方向に平行にもしくは垂直に複数設置され、前記しきり状電極各々の間隔は隣り合う前記しきり状電極の間における放電が生起維持するに充分な間隔を有するカソード構造をもつ装置である。
【００１８】
また、前記しきり状電極と前記帯状部材との間の距離は５ｃｍ以下で、しかも互いに物理的に接触しないことを特徴とする。
【００１９】
さらに、前記しきり状電極は、前記帯状部材の搬送方向に平行にもしくは垂直に複数設置され、各々の前記しきり状電極の間隔が、隣り合う前記しきり状電極の間隙において放電が生起維持できる間隔であり、かつ、隣り合う前記しきり状電極の間隔が、２ｃｍ以上１０ｃｍ以下であることから、カソード電極には比較的大きな正電位のセルフバイアスを生起維持することも可能である。この作用は、別途設けた直流（ＤＣ）電源等を用いたバイアス印加方法等とは異なり、スパーク等による異常放電の発生を抑制することができる。その結果、放電を安定して生起維持することが可能となる。
【００２０】
また、正の自己バイアスが生起されたカソード電極の一部、すなわちしきり状電極の先端部が、前記帯状部材に対して比較的近接していることから、生起された比較的大きな正電位を前記帯状部材の堆積膜に対して、放電空間を介して効率良く安定してバイアス印加することが可能となる。このバイアス印加の方法は、従来の典型的な装置、すなわち、カソード電極面積がアノード（接地）電極面積に対して小さな平行平板型のカソード電極構造を有する装置において、例えば単にカソード／基板間距離を短くする方法や直流電源を併用して直流電圧をカソードへ印加する方法等とは明らかに異なる系の直流バイアス印加手段である。
【００２１】
また、本発明の形成装置では、上述したＨ2プラズマ処理において、カソード電極が正電位に生起維持されることにより、プラズマがより帯状部材側へ局在することになり、材料ガスの利用効率が向上し、膜の堆積速度も向上する。
【００２２】
この作用は、以下に示す従来の一般的な平行平板型のカソード電極における２つの問題点を解消した結果によって得られた。
【００２３】
（イ）従来は、カソード電極側でシース幅が比較的小さいため、プラズマはカソード電極よりに局在した。その結果、カソード電極に印加した高周波電力はカソード電極近傍にて材料ガスの分解に消費されてしまい、堆積速度を大きくしようと高周波電力を大きくしても、本来堆積させたい帯状部材等の基板側へ対してよりもカソード自体の方へ膜がたくさん堆積されていた。
【００２４】
（ロ）従来法では、堆積速度を大きくした場合、膜中の水素含有量が増加したり膜中にポリマーライクな領域が増加したりするため、得られる堆積膜の特性は顕著に悪化する傾向があった。
【００２５】
したがって、本発明の形成装置によれば、電力が印加されるカソード電極が正電位に維持され、帯状部材の堆積膜は正電荷をもつイオンが照射される方向にバイアス印加（セルフバイアス）されるため、そのイオンボンバートメントによって堆積膜表面に効果的にエネルギーを与えることができる。その結果、比較的高い堆積速度においても膜の構造緩和が促進され、膜の良質化、緻密化が効果的かつ容易に行うことができる。特に、Ｈ2プラズマ処理時においては、イオンボンバートメントが効果的に下地ｉ型層へ施される結果、ｉ型層の良質化を図ることが可能になる。また、本発明の装置において、良質なｉ型半導体層を比較的高い堆積速度で均一性よくかつ再現性よく実現するためには、ｉ型半導体層をＨ2プラズマ処理する際のカソード電極のセルフバイアスは、堆積後あるいは堆積中の如何に拘わらず、＋５Ｖ以上が好適である。
【００２６】
また、本発明の形成装置を用いることにより、数百メートルにもおよぶ帯状部材に半導体層を形成するといった長時間におよぶ成膜時間全体にわたって、均一で再現性が良い放電状態を維持制御し半導体層を形成することが可能となり、長尺の帯状部材の始端から終端までの全体にわたって、高品位で均一な半導体堆積膜を連続的にかつ収率良く形成可能となる。
【００２７】
さらに、本発明の装置を用いることは、光起電力素子の非単結晶ｉ型半導体層を形成する場合、材料ガスの利用効率を著しく向上させることができ、堆積膜の堆積速度を比較的大きくした状態においても、均一で非常に高品位なｉ型半導体堆積膜を得ることが可能になる。
【００２８】
またさらに、本発明の装置を用いることは、ｉ型半導体層を形成する場合に、高品位な該薄膜層を比較的高い堆積速度で実現することが可能となり、装置のスループットを大幅に向上させることが可能となる。
【００２９】
以下では、本発明に係る半導体薄膜及び光起電力素子の作製装置に関して説明する。
【００３０】
図１は、本発明の放電容器内の特徴を示した模式的断面図である。図２（ａ）に示したカソード電極例と同様の構造をもつカソード電極１００２が、接地（アノード）電極１００４上に不図示の絶縁ガイシによって電気的に絶縁されて設置されている。また、該カソード電極上には、導電性帯状部材１０００が不図示の複数のマグネットローラで支えられ、下に位置するカソード電極および上に位置するランプヒーター１００５に物理的に接することなく矢印で示される方向へ移動するような構造である。材料ガスはガス導入管１００７から導入され、帯状部材とカソード電極の間を通り排気口１００６から不図示の真空ポンプによって排気される。カソード電極およびアノード電極材料としては、ＳＵＳ３１６を用いた。カソード電極に不図示の高周波電源から高周波を印加し、生起されるグロー放電の放電領域は、カソード電極の一部であるところの複数設けられたしきり状電極１００３どうしの隙間および帯状部材とカソード電極との間の空間であり、上部の該導電性帯状部材で閉じ込められた領域となる。なお、カソード電極全体の長さ（帯状部材搬送方向に平行方向）は、堆積させる膜の種類、材料ガスの流量、投入電力、帯状部材の搬送速度等の諸条件の違いによりその長さは異なってくるが、基本的にはその層の所望の膜厚が得られるような必要十分な長さを選定すればよい。
【００３１】
このような構造の放電容器を用いた場合、帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率は、明らかに１よりも大きなものとなる。また、帯状部材１０００とカソード電極の一部であるフィン状もしくはブロック状形状をしたしきり状電極１００３との最近接距離（図中ｌ１）は、５ｃｍ以下の範囲内とするのが効果的である。さらに、複数設置されたしきり状電極１００３どうしの間隔は、放電が生起維持するに充分な間隔を有し、その適度な間隔（図中ｌ２）が、３ｃｍ以上１０ｃｍ以下の範囲内とするのが効果的である。
【００３２】
一方、図３は、一般的な従来型カソード電極の模式図である。この図から明らかなように、放電空間に接するカソード電極２００２の表面積は、同じく放電空間に接する導電性帯状部材２０００を含む接地されたアノード電極２００４全体の表面積に比べて小さい構造となる。すなわち、帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率は、明らかに１よりも小さなものとなる。
【００３３】
本発明のカソード電極の形状は、上述した図２（ａ）に限定されるものではなく、例えば、図２（ｂ）〜図２（ｆ）に模式的に示したカソード電極形状であっても構わない。いずれの場合においても、カソード電極材料としては、ＳＵＳ３１６を用いた。
【００３４】
図２（ｂ）は、帯状部材の搬送方向に対して直角方向にしきり状電極を複数設けた構造の一例であり、しきり状電極上には材料ガスが通過できるような複数の通気孔１０１０を設けた構造である。この通気孔は、材料ガスが通過できる大きさを有し、かつカソード電極としての機能を損なわない構造であればよく、例えば、図２（ｃ）に示すような構造例であってもよい。
【００３５】
図２（ｄ）は、帯状部材の搬送方向に対して平行方向にしきり状電極を複数設けた構造の一例である。
【００３６】
図２（ｅ）は、帯状部材の搬送方向に対して直角方向に複数設けたしきり状電極の断面形状を非矩形型にした例である。しきり状電極の断面は矩形に限ったものである必要はなく、しかもこの例では直線的な辺で構成された非矩形型を示した例であるが、不図示ではあるが曲線的な辺で構成された形状であっても構わない。要はカソード電極の表面積がアノード電極の表面積よりも大きくなるような形状であれば良い。
【００３７】
図２（ｆ）は、図２（ｄ）におけるしきり状電極を非矩形型にした例である。図２（ｅ）の例と同様に、しきり状電極の断面は曲線的な辺で構成された非矩形型形状であっても構わない。
【００３８】
図４は、本発明に係る、非単結晶半導体薄膜の形成装置の一例を示す模式的概念図であり、シングルセル型の光起電力素子を製造する装置を示している。
【００３９】
図４は、ｉ型層作製用の４つの真空容器１００ａ、１００ｂ、１００ｃ、１００ｄのうち、２つの真空容器１００ｂ、１００ｄに、フィン付きのカソード電極１０３ｂ、１０３ｄを設けた状態を示している。この真空容器１００ｂ及び１００ｄにおいてＨ2プラズマ処理を行う。他の２つの真空容器１００ａ、１００ｃでは、従来型のカソード電極１０３ａ、１０３ｃを設置し、ｉ型半導体層膜の形成を行う。
【００４０】
【実施例】
以下では、本発明に係る非単結晶半導体薄膜の形成方法および形成装置を用い、光起電力素子を作製し、得られた光起電力素子の諸特性を評価した。しかし、本発明はこれらの実施例によって何ら限定されるものではない。
【００４１】
（実施例１）
本例では、図４に示すようなロール・ツー・ロール（Roll to  Roll）方式を採用した連続プラズマＣＶＤ装置を用い、図６に示したシングルセル型の光起電力素子を作製した。
【００４２】
また、ｉ型層を作製する真空容器のうち、１００ｂと１００ｄには、図２（ａ）に示した形状のカソード電極構造を有する形成容器を用いた。その際、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図中ｌ１）は２ｃｍ、複数設置されたしきり状電極どうしの間隔（図中ｌ２）は６ｃｍとし、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を２．９倍とした。
【００４３】
なお、他の２つのｉ型層形成容器１００ａ、１００ｃ、ｎ型層形成容器１００ｎおよびｐ型層形成容器ｌ００ｐのカソード電極には、図３に示した従来型のカソード電極を用いた。
【００４４】
本例で用いた装置は、図４と同様に、帯状部材１０１の送り出し及び巻き取り用の真空容器１５１及び１５２を有し、この２つの真空容器の間に、第１の導電型層作製用真空容器１００ｎ、ｉ型層作製用真空容器１００ａ、１００ｂ、１００ｃ、１００ｄ、第２の導電型層作製用真空容器１００ｐをガスゲートを介して接続した構成からなる。
【００４５】
このような製造装置を用い、表１に示す作製条件で、下部電極上に、第１の導電型層、ｉ型層および第２の導電型層を、以下に示すような作製手順により連続的に形成し、シングルセル型の光起電力素子（素子−実１と呼ぶ）を作製した。
【００４６】
（１）まず、基板送り出し機構を有する真空容器１５１に、帯状部材１０１が巻きつけられたボビン１５３をセットした。帯状部材１０１としては、十分に脱脂、洗浄を行い、下部電極として、スパッタリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵＳ４３０ＢＡ製の帯状部材（幅１２０ｍｍ×長さ２００ｍ×厚さ０．１３ｍｍ）を用いた。
【００４７】
（２）帯状部材１０１をガスゲート、各非単結晶層作製用真空容器を介して、帯状部材巻き取り機構を有する真空容器１５２まで通し、たるみのない程度に張力調整を行った。
【００４８】
（３）各真空容器１５１、１０１ｎ、１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ、１０１ｐ、１５２を不図示の真空ボンプで１×１０-4Ｔｏｒｒ以下まで真空引きした。
【００４９】
（４）各ガスゲートに、各ゲートガス導入管から、ゲートガスとしてＨ２を各々７００ｓｃｃｍ流し、ランプヒータ１２４ｎ、１２４ａ、１２４ｂ、１２４ｃ、１２４ｄ、１２４ｐにより、帯状部材１０１を、各々３５０℃、３００℃、３００℃、３００℃、３００℃、２５０℃に加熱した。
【００５０】
（５）各ガス導入管から、表１に示した条件で所定のガスを導入した。
【００５１】
（６）各真空容器内の圧力は、表１に示した圧力値となるように、各コンダクタンスバルブで調整した。
【００５２】
（７）工程（６）に示した圧力調整の後、各カソード電極には表１に示した各ＲＦ電力を、それぞれ導入した。
【００５３】
（８）帯状部材１０１を図中の矢印の方向に搬送させ、帯状部材上に、第１の導電型層、ｉ型層および第２の導電型層を、順次作製した。
【００５４】
（９）工程（８）で作製した第２の導電型層の上に、透明電極として、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）を真空蒸着にて８０ｎｍ蒸着した後、さらに集電電極として、Ａｌを真空蒸着にて２μｍ蒸着し、光起電力素子（素子−実１と呼ぶ）の作製を終えた。
【００５５】
表１には、本例に係る光起電力素子の作製条件を示した。
【００５６】
【表１】
0003683999.tif 000002
0003683999.tif 000003
【００５７】
（比較例１）
本例では、ｉ型層の形成後にＨ2プラズマ処理を行わなかった点が実施例１と異なる。
【００５８】
光起電力素子の作製装置としては、図５に示すようなロール・ツー・ロール（Roll to  Roll）方式を採用した連続プラズマＣＶＤ装置を用いた。図５の装置は、帯状部材２０１の送り出し及び巻き取り用の真空容器２５１及び２５２を有し、この２つの真空容器の間に、第１の導電型層作製用真空容器２００ｎ、ｉ型層作製用真空容器２００ａ、２００ｂ、第２の導電型層作製用真空容器２００ｐをガスゲートを介して接続した構成からなる。
【００５９】
ｎ型層形成容器２００ｎ、ｉ型層形成容器２００ａ及び２００ｂ、ｐ型層形成容器２００ｐ内のそれぞれのカソード電極２０３ｎ、２０３ａ、２０３ｂ、２０３ｐには、図３に示した従来型のカソード電極を用いた。その際、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を０．６倍とした。但し、光起電力素子の作製条件は表２に示す作製条件とした。
【００６０】
他の点は実施例１と同様として、シングルセル型の光起電力素子（素子−比１と呼ぶ）を作製した。
【００６１】
【表２】
0003683999.tif 000004
【００６２】
上述した実施例１および比較例１で作製した光起電力素子（素子−実１）および（素子−比１）に対して、変換効率、特性均一性および歩留の評価を行なった。
【００６３】
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。この測定結果を、表３に示した。表中に示した各値は、（素子−比１）の各特性を１．００として、（素子−実１）の値を示した。（素子−実１）は、（素子−比１）に比べて全体的に各特性が向上し、特にフィルファクターの向上が認められた。その結果、変換効率は１．０５倍に向上した。
【００６４】
【表３】
0003683999.tif 000005
【００６５】
表３に示すように、比較例１の光起電力素子（素子−比１）に対して、実施例１の光起電力素子（素子−実１）は、変換効率において優れている。したがって、本発明の形成方法により作製した光起電力素子が、優れた特性を有することが分かった。
【００６６】
特性均一性は、実施例１および比較例１で作製した帯状部材上の光起電力素子（素子−実１）および（素子−比１）を、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定して、その光電変換効率のバラツキを評価した。比較例１の光起電力素子（素子−比１）を基準にして、バラツキの大きさの逆数を求めた。その結果を。表４に示した。
【００６７】
歩留は、実施例１および比較例１で作製した帯状部材上の光起電力素子（素子−実１）および（素子−比１）を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態でのシャント抵抗を測定し、抵抗値が１×１０3Ω・ｃｍ2以上のものを良品としてカウントし、全数中の比率を百分率で表し、評価した。このようにして求めた実施例１（素子−実１）および比較例１（素子−比１）の光起電力素子の歩留を求めた結果を、表４に示した。
【００６８】
【表４】
0003683999.tif 000006
【００６９】
表４に示すように、比較例１の光起電力素子（素子−比１）に対して、実施例１の光起電力素子（素子−実１）は、特性均一性及び歩留のいずれにおいても優れており、本発明の作製方法により作製したシングルセル型の光起電力素子が、優れた特性を有することが判明した。
【００７０】
（実施例２）
本例では、図４と図５に示すようなロール・ツー・ロール（Roll to  Roll）方式を採用した連続プラズマＣＶＤ装置を連結して用い、図７に示したトリプルセル型の光起電力素子を作製した。
【００７１】
まず、第１のセル層の形成容器としては、図５の装置、すなわち第１の導電型層作製用真空容器２００ｎ、ｉ型層作製用真空容器２００ａ、２００ｂ、第２の導電型層作製用真空容器２００ｐをガスゲートを介して接続した装置を１セット用いた。
【００７２】
次に、第１のセル層の形成容器に、これと同様のものをさらに１セット増設し直列に連結して、第２のセル層の形成容器とした。
【００７３】
さらに、第２のセル層の形成容器に、図４に示すような装置を直列に連結して、第３のセル層の形成容器とした。ここで用いた図４に示すような装置とは、第３の導電型層作製用真空容器１００ｎ、第３のｉ型層作製用真空容器１００ａ、１００ｂ、１００ｃ、１００ｄ、第３の導電型層作製用真空容器１００ｐをガスゲートを介して接続した装置であり、これを１セット用いた。そして、これら３セットを直列に連結した後、最両端部に送り出し容器１５１および巻き取り容器１５２を配した構造の装置を用いて、図７のトリプルセル型の光起電力素子を製作した。
【００７４】
また、ｉ型層を作製する真空容器のうち、１００ｂと１００ｄには、図２（ａ）に示した形状のカソード電極構造を有する形成容器を用いた。その際、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図中ｌ１）は２ｃｍ、複数設置されたしきり状電極どうしの間隔（図中ｌ２）は６ｃｍとし、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を２．９倍とした。
【００７５】
なお、他のｉ型層形成容器、ｎ型層形成容器およびｐ型層形成容器のカソード電極には、図３に示した従来型のカソード電極を用いた。
【００７６】
このような製造装置を用い、表５に示す作製条件で、下部電極上に、第１のセル（第１の導電型層、第１のｉ型層および第２の導電型層）、第２のセル（第１の導電型層、第２のｉ型層および第２の導電型層）、第３のセル（第１の導電型層、第３のｉ型層および第２の導電型層）を順次積み重ねて堆積し、実施例１と同様の作製手順により連続的に形成し、トリプルセル型の光起電力素子（素子−実２と呼ぶ）を作製した。
【００７７】
表５には、本例に係る光起電力素子の作製条件を示した。
【００７８】
【表５】
0003683999.tif 000007
0003683999.tif 000008
0003683999.tif 000009
【００７９】
（比較例２）
本例では、第３のセル形成において、ｉ型層の形成後にＨ2プラズマ処理を行わなかった点が実施例２と異なる。すなわち、第３のセル形成用の作製装置としては、図５に示した製造装置のうち、２００ｎ、２００ａ、２００ｂ、２００ｐの部分を用いた。
【００８０】
このような製造装置を用い、表６に示す作製条件で、トリプルセル型の光起電力素子（素子‐比２と呼ぶ）を作製した。他の点は、実施例２と同様とした。
【００８１】
表６には、本例に係る光起電力素子の作製条件を示した。
【００８２】
【表６】
0003683999.tif 000010
0003683999.tif 000011
【００８３】
上述した実施例２および比較例２で作製した光起電力素子（素子−実２）および（素子−比２）に対して、変換効率、特性均一性および歩留の評価を行なった。
【００８４】
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。この測定結果を表７に示した。表中に示した各値は、（素子−比２）の各特性を１．００として、（素子−実２）の値を示した。（素子−実２）は、（素子−比２）に比べて全体的に各特性が向上し、特にフィルファクターの向上が認められた。その結果、変換効率は１．０５倍に向上した。
【００８５】
【表７】
0003683999.tif 000012
【００８６】
表７に示すように、比較例２の光起電力素子（素子−比２）に対して、実施例２の光起電力素子（素子−実２）は、変換効率において優れている。したがって、本発明の形成方法により作製した光起電力素子が、優れた特性を有することが分かった。
【００８７】
特性均一性は、実施例２および比較例２で作製した帯状部材上の光起電力素子（素子−実２）および（素子−比２）を、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定して、その光電変換効率のバラツキを評価した。比較例２の光起電力素子（素子−比２）を基準にして、バラツキの大きさの逆数を求めた。その結果を表８に示した。
【００８８】
歩留は、実施例２および比較例２で作製した帯状部材上の光起電力素子（素子−実２）および（素子−比２）を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態でのシャント抵抗を測定し、抵抗値が１×１０3Ω・ｃｍ2以上のものを良品としてカウントし、全数中の比率を百分率で表し、評価した。このようにして求めた実施例２（素子−実２）および比較例２（素子−比２）の光起電力素子の歩留を求めた結果を表８に示した。
【００８９】
【表８】
0003683999.tif 000013
【００９０】
表８に示すように、比較例２の光起電力素子（素子−比２）に対して、実施例２の光起電力素子（素子−実２）は、特性均一性及び歩留のいずれにおいても優れており、本発明の作製方法により作製したトリプルセル型の光起電力素子が、優れた特性を有することが判明した。
【００９１】
（実施例３）
本例では、図４に示すようなロール・ツー・ロール（Roll to  Roll）方式を採用した連続プラズマＣＶＤ装置のうち、ｉ型層を作製する全ての真空容器、すなわち１００ａ、１００ｂ、１００ｃおよび１００ｄに、実施例１と同様の図２（ａ）に示した形状のカソード電極構造を有する形成容器を用い、図６に示したシングルセル型の光起電力素子を作製した点が実施例１と異なる。
【００９２】
このような製造装置を用い、表９に示す作製条件で、シングルセル型の光起電力素子（素子−実３と呼ぶ）を作製した。他の点は、実施例１と同様とした。
【００９３】
表９には、本例に係る光起電力素子の作製条件を示した。
【００９４】
【表９】
0003683999.tif 000014
0003683999.tif 000015
【００９５】
上述した実施例３および比較例１で作製した光起電力素子（素子−実３）および（素子−比１）に対して、変換効率、特性均一性および歩留の評価を行なった。
【００９６】
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。この測定結果を表１０に示した。表中に示した各値は、（素子−比１）の各特性を１．００として（素子−実３）の値を示した。（素子−実３）は、（素子−比１）に比べて全体的に各特性が向上し、特にフィルファクターの向上が認められた。その結果、変換効率は１．０６倍に向上した。
【００９７】
【表１０】
0003683999.tif 000016
【００９８】
表１０に示すように、比較例１の光起電力素子（素子−比１）に対して、実施例３の光起電力素子（素子−実３）は、変換効率において優れている。したがって、本発明の形成方法により作製した光起電力素子が、優れた特性を有することが分かった。
【００９９】
特性均一性は、実施例３および比較例１で作製した帯状部材上の光起電力素子（素子−実３）および（素子−比１）を、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定して、その光電変換効率のバラツキを評価した。比較例１の光起電力素子（素子−比１）を基準にして、バラツキの大きさの逆数を求めた。その結果を表１１に示した。
【０１００】
歩留は、実施例３および比較例１で作製した帯状部材上の光起電力素子（素子−実３）および（素子−比１）を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態でのシャント抵抗を測定し、抵抗値が１×１０3Ω・ｃｍ2以上のものを良品としてカウントし、全数中の比率を百分率で表し、評価した。このようにして求めた実施例３（素子−実３）および比較例１（素子−比１）の光起電力素子の歩留を求めた結果を表１１に示した。
【０１０１】
【表１１】
0003683999.tif 000017
【０１０２】
表１１に示すように、比較例１の光起電力素子（素子−比１）に対して、実施例３の光起電力素子（素子−実３）は、特性均一性及び歩留のいずれにおいても優れており、本発明の作製方法により作製したシングルセル型の光起電力素子が、優れた特性を有することが判明した。
【０１０３】
（実施例４）
本例では、実施例１のＨ2プラズマ処理をする形成容器において、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図１中のｌ１）を変えた５種類の装置［ｌ１（ｃｍ）＝０．２、１、３、５、６］を作製し、図６に示したシングルセル型の光起電力素子を各々作製した点が実施例１と異なる。
【０１０４】
すなわち、実施例１のＨ2プラズマ処理をする形成容器とは、ｉ型層を作製する真空容器のうち、１００ｂと１００ｄに用いた、図２（ａ）に示した形状のカソード電極構造を有する形成容器を意味する。
【０１０５】
その際、複数設置されたしきり状電極どうしの間隔（図１中のｌ２）は５ｃｍに固定した。また、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を概ね２．９倍とした。
【０１０６】
このような製造装置を用い、表１に示す作製条件で、シングルセル型の光起電力素子（素子−実４１〜４５と呼ぶ）を作製した。他の点は、実施例１と同様とした。
【０１０７】
本例で作製した光起電力素子（素子−実４１〜４５）に対して、変換効率、特性均一性および歩留の評価を行なった。比較例としては、従来法で作製した比較例１の光起電力素子（素子−比１）の結果を用いた。
【０１０８】
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。この測定結果を表１２に示した。表中に示した各値は、（素子−比１）の各特性を１．００として（素子−実４１〜４５）の値を示した。
【０１０９】
【表１２】
0003683999.tif 000018
【０１１０】
表１２に示すように、比較例１（素子−比１）の光起電力素子に対して、本例の光起電力素子のうち（素子−実４１〜４４）すなわちｌ１が５．０ｃｍ以下の場合、（素子−比１）に比べて全体的に各特性が向上している。特に（素子−実４１、４２）すなわちｌ１が１．０ｃｍ以下の場合には、変換効率が１．０３〜１．０４倍することが分かった。
【０１１１】
したがって、しきり状電極と帯状部材との最近接距離（ｌ１）を５ｃｍ以下、望ましくは１ｃｍ以下とした装置を用いることで、優れた特性を有する光起電力素子が得られることが判明した。
【０１１２】
（実施例５）
本例では、実施例１のＨ2プラズマ処理をする形成容器において、複数設置されたしきり状電極どうしの間隔（図１中のｌ２）を変えた６種類の装置［ｌ２（ｃｍ）＝１、２、４、７、１０、１２］を作製し、図６に示したシングルセル型の光起電力素子を各々作製した点が実施例１と異なる。
【０１１３】
すなわち、実施例１のＨ2プラズマ処理をする形成容器とは、ｉ型層を作製する真空容器のうち、１００ｂと１００ｄに用いた、図２（ａ）に示した形状のカソード電極構造を有する形成容器を意味する。
【０１１４】
その際、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図１中のｌ１）は１ｃｍに固定した。また、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を概ね２．９倍とした。
【０１１５】
このような製造装置を用い、表１に示す作製条件で、シングルセル型の光起電力素子（素子−実５１〜５６と呼ぶ）を作製した。他の点は、実施例１と同様とした。
【０１１６】
本例で作製した光起電力素子（素子−実５１〜５６）に対して、変換効率、特性均一性および歩留の評価を行なった。比較例としては、従来法で作製した比較例１の光起電力素子（素子−比１）の結果を用いた。
【０１１７】
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。この測定結果を、表１３に示した。表中に示した各値は、（素子−比１）の各特性を１．００として、（素子−実５１〜５６）の値を示した。
【０１１８】
【表１３】
0003683999.tif 000019
【０１１９】
表１３に示すように、比較例１（素子−比１）の光起電力素子に対して、本例の光起電力素子のうち（素子−実５２〜５５）すなわちｌ２が２ｃｍ以上１０ｃｍ以下の場合、（素子−比１）に比べて、変換効率が特に向上することが分かった。
【０１２０】
したがって、複数設置されたしきり状電極どうしの間隔（図１中のｌ２）を２ｃｍ以上１０ｃｍ以下とした装置を用いることで、優れた特性を有する光起電力素子が得られることが判明した。
【０１２１】
（実施例６）
本例では、図４に示すようなロール・ツー・ロール（Roll to  Roll）方式を採用した連続プラズマＣＶＤ装置のうち、ｉ型層の形成容器において、導入するＳｉＨ4ガスの流量および印加するＲＦ電力を変えることにより、ｉ型層の堆積速度を変化させて、図６に示したシングルセル型の光起電力素子を作製した。
【０１２２】
図４の装置のうち、ｉ型層を作製する全ての真空容器、すなわち１００ａ、１００ｂ、１００ｃおよび１００ｄに、実施例１と同様の図２（ａ）に示した形状のカソード電極構造を有する形成容器を用いた。その際、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図中ｌ１）は２ｃｍ、複数設置されたしきり状電極どうしの間隔（図中ｌ２）は６ｃｍとし、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を２．９倍とした。
【０１２３】
なお、ｎ型層形成容器１００ｎおよびｐ型層形成容器１００ｐのカソード電極には、図３に示した従来型のカソード電極を用いた。
【０１２４】
このような製造装置を用い、表１４に示す作製条件で、シングルセル型の光起電力素子（素子−実６１〜６４と呼ぶ）を作製した。他の点は、実施例１と同様とした。
【０１２５】
【表１４】
0003683999.tif 000020
0003683999.tif 000021
【０１２６】
（比較例６）
本例では、ｉ型層の形成後にＨ2プラズマ処理を行わなかった点が実施例６と異なる。すなわち、図５に示したようなロール・ツー・ロール（Roll to Roll）方式を採用した連続プラズマＣＶＤ法において、ｉ型層形成容器１００ａ、１００ｂ、ｎ型層形成容器１００ｎおよびｐ型層形成容器１００ｐのカソード電極には、図３に示した従来型のカソード電極（この場合、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率は０．６倍とした）を用いた。なお、ｉ型層の膜厚は、放電空問の開口長を調整することによって、実施例６および比較例６のいずれの条件下においても１４０ｎｍ一定とした。
【０１２７】
このような製造装置を用い、表１５に示す作製条件で、シングルセル型の光起電力素子（素子−比６１〜６４と呼ぶ）を作製した。他の点は、実施例６と同様とした。
【０１２８】
表１５には、本例に係る光起電力素子の作製条件を示した。
【０１２９】
【表１５】
0003683999.tif 000022
【０１３０】
上述した実施例６と比較例６で作製した光起電力素子（素子−実６１〜６４）および（素子−比６１〜６４）に対して、変換効率の評価を行なった。
【０１３１】
電流電圧特性は、１０ｍ置きに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。この測定結果を表１６に示した。表中に示した各値は、（素子−比６１）の各特性を１．００として（素子−実６１〜６４）および（素子−比６２〜６４）の値を示した。
【０１３２】
【表１６】
0003683999.tif 000023
【０１３３】
表１６から、本発明のカソード構造を用いた場合、放電時におけるカソード電極の自己バイアスは正電位となり、光起電力素子の特性（素子−実６１〜６４）は、（素子−比６１）に比べ全体的に変換効率が向上している。特に、堆積速度を毎秒０．１ｎｍ以上に大きくした場合（素子−実６２〜６４）においても、特性の落ち込みを抑えることができた。一方、従来型のカソード電極構造を用いた場合（素子−比４１〜４４）は、堆積速度を大きくしていくと変換効率が落ち込むことが分かった。
【０１３４】
すなわち、比較例６（素子−比６１〜６４）の光起電力素子に対して、実施例６の光起電力素子（素子−実６１〜６４）は、変換効率において優れていることが分かった。
【０１３５】
したがって、本発明のカソード電極構造を有する装置を用い、Ｈ2プラズマ処理を行えば、堆積速度を大きくしていった場合においても、光起電力素子は優れた特性を有することが判明した。
【０１３６】
（実施例７）
本例では、ｉ型層形成容器１００ａ、１００ｃ内の放電空間における帯状部材側への開口長を変えることにより、Ｈ2プラズマ処理前に堆積するｉ型半導体膜の膜厚（すなわち、ｉ型層のトータル膜厚）を変化させて、図６に示したシングルセル型の光起電力素子を作製した点が実施例６と異なる。
【０１３７】
但し、実施例６で変化させた因子（ｉ型層の形成容器において、導入するＳｉＨ4ガスの流量および印加するＲＦ電力）は一定の値に固定した。すなわち、ｉ型層の堆積速度は固定した。
【０１３８】
なお、ｎ型層形成容器１００ｎおよびｐ型層形成容器１００ｐのカソード電極には、図３に示した従来型のカソード電極を用いた。
【０１３９】
このような製造装置を用い、表１７に示す作製条件で、シングルセル型の光起電力素子（素子−実７１〜７６と呼ぶ）を作製した。他の点は、実施例６と同様とした。
【０１４０】
【表１７】
0003683999.tif 000024
0003683999.tif 000025
【０１４１】
本例で作製した光起電力素子（素子−実７１〜７６）に対して、変換効率の評価を行なった。
【０１４２】
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。この測定結果を、表１８に示した。表中に示した各値は、（素子−実７１）の各特性を１．００として、（素子−実７２〜７６）の値を示した。
【０１４３】
【表１８】
0003683999.tif 000026
【０１４４】
表１８から、本発明のカソード構造およびＨ2プラズマ処理を行う場合、Ｈ2プラズマ処理前に堆積するｉ型半導体膜の膜厚（すなわち、ｉ型層のトータル膜厚）が、２０ｎｍ以上１００ｎｍ以下の範囲（素子−実７２〜７５）において、変換効率が向上していることが分かった。
【０１４５】
したがって、Ｈ2プラズマ処理前に堆積するｉ型半導体膜の膜厚（すなわち、ｉ型層のトータル膜厚）を、２０ｎｍ以上１００ｎｍ以下の範囲に限定することで、優れた特性を有する光起電力素子が得られることが判明した。
【０１４６】
【発明の効果】
以上説明したように、本発明によれば、大面積にわたって、高品質で優れた均一性を有し、欠陥の少ない光起電力素子を、高いスループットで大量に再現良く生産することが可能な、非単結晶半導体薄膜の形成方法および形成装置が得られる。
【図面の簡単な説明】
【図１】本発明に係るカソード電極を用いた、非単結晶半導体薄膜の形成装置における放電空間の一例を示す概念的な模式図である。
【図２】本発明に係るカソード電極の一例を示した概念的な模式図である。
【図３】従来のカソード電極を用いた、非単結晶半導体薄膜の形成装置における放電空間の一例を示す概念的な模式図である。
【図４】本発明に係る非単結晶半導体薄膜の形成方法を用いた、形成装置の一例を示した概念的な模式図である。
【図５】従来例に係る非単結晶半導体薄膜の形成方法を用いた、形成装置の一例を示した概念的な模式図である。
【図６】本発明に係るシングルセル型の光起電力素子の概念的な断面図である。
【図７】本発明に係るトリプルセル型の光起電力素子の概念的な断面図である。
【符号の説明】
１００ｎ、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｐ  真空容器、
１０１  導電性帯状部材、
１０３ｎ、１０３ａ、１０３ｃ、１０３ｐ  カソード電極、
１０３ｂ、１０３ｄ  しきり状電極付きカソード電極
１０４ｎ、１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ、１０４ｐ  ガス導入管、
１０７ｎ、１０７ａ、１０７ｂ、１０７ｃ、１０７ｄ、１０７ｐ  排気管、
１２４ｎ、１２４ａ、１２４ｂ、１２４ｃ、１２４ｄ、１２４ｐ  ランプヒーター、
１３１ｎ、１３１、１３２、１３３、１３４、１３５、１３１ｐ  ガスゲート導入管、
１４１ｎ、１４１、１４２、１４３、１４４、１４５、１４１ｐ  ガスゲート、
１５１、１５２  真空容器、
１５３、１５４  ボビン、
１５５、１５６  圧力計、
１５７、１５８  排気管、
１５９、１６０  コンダクタンスバルブ、
１６１、１６２  ステアリングローラ、
２００ｎ、２００ａ、２００ｂ、２００ｐ  真空容器、
２０１  導電性帯状部材、
２０３ｎ、２０３ａ、２０３ｂ、２０３ｐ  カソード電極、
２０４ｎ、２０４ａ、２０４ｂ、２０４ｐ  ガス導入管、
２０７ｎ、２０７ａ、２０７ｂ、２０７ｐ  排気管、
２２４ｎ、２２４ａ、２２４ｂ、２２４ｐ  ランプヒーター、
２３１ｎ、２３１、２３２、２３３、２３１ｐ  ガスゲート導入管、
２４１ｎ、２４１、２４２、２４３、２４１ｐ  ガスゲート、
２５１、２５２  真空容器、
２５３、２５４  ボビン、
２５５、２５６  圧力計、
２５７、２５８  排気管、
２５９、２６０  コンダクタンスバルブ、
２６１、２６２  ステアリングローラ、
１０００  導電性帯状部材、
１００１  真空容器、
１００２  カソード電極、
１００３  しきり状電極、
１００４  接地（アノード）電極、
１００５  ランプヒーター、
１００６  排気口、
１００７  ガス導入管、
１００８  ガスゲート、
２０００  導電性帯状部材、
２００１  真空容器、
２００２  カソード電極、
２００４  接地（アノード）電極、
２００５  ランプヒーター、
２００６  排気口、
２００７  ガス導入管、
２００８  ガスゲート、
４００１  ＳＵＳ基板、
４００２  Ａｇ薄膜、
４００３  ＺｎＯ薄膜、
４００４  第１の導電型層、
４００５  ｉ型層、
４００６  第２の導電型層、
４００７  ＩＴＯ、
４００８  集電電極、
５００１  ＳＵＳ基板、
５００２  Ａｇ薄膜、
５００３  ＺｎＯ薄膜、
５００４  第１の導電型層、
５００５  第１のｉ型層、
５００６  第２の導電型層、
５００７  第１の導電型層、
５００８  第２のｉ型層、
５００９  第２の導電型層、
５０１０  第１の導電型層、
５０１１  第３のｉ型層、
５０１２  第２の導電型層、
５０１３  ＩＴＯ、
５０１４  集電電極。
【図１】
0003683999.tif 000027
【図２】
0003683999.tif 000028
【図３】
0003683999.tif 000029
【図４】
0003683999.tif 000030
【図５】
0003683999.tif 000031
【図６】
0003683999.tif 000032
【図７】
0003683999.tif 000033