(57)【特許請求の範囲】
【請求項１】
レベルシフタ回路と、２個の高耐圧ｎチャネル型ＭＯＳデバイスにより形成されるトーテムポール回路と、前記レベルシフタ回路からの出力信号に基づいて前記トーテムポール回路の上アーム側デバイスを駆動するための高耐圧ｐチャネル型ＭＯＳデバイスと、前記レベルシフタ回路は前記上アーム側デバイスを駆動する信号が入力されてない時は、高圧電源が抵抗のみを介して前記高耐圧ｐチャネル型ＭＯＳデバイスのゲートに与えられ、前記トーテムポール回路の出力端を基準として動作し、前記高耐圧ｐチャネル型ＭＯＳデバイスから選択的に発される高電圧電源出力に応じて前記上アーム側デバイスを駆動する上アーム側デバイス駆動回路とを、少なくとも備えた高耐圧パワー集積回路において、前記高耐圧パワー集積回路に、前記トーテムポール回路の下アーム側デバイスの、少なくとも駆動し始めの時に動作する、前記高耐圧ｐチャネル型ＭＯＳデバイスをオフさせるオフ制御回路を付加したことを特徴とする高耐圧パワー集積回路。
【請求項２】
請求項１に記載の高耐圧パワー集積回路において、前記オフ制御回路は、前記トーテムポール回路の下アーム側デバイスを駆動するための駆動信号に基づいて動作することを特徴とする高耐圧パワー集積回路。
【請求項３】
レベルシフタ回路と、２個の高耐圧ｎチャネル型ＭＯＳデバイスにより形成されるトーテムポール回路と、前記レベルシフタ回路からの出力信号に基づいて前記トーテムポール回路の上アーム側デバイスを駆動するための高耐圧ｐチャネル型ＭＯＳデバイスと、前記レベルシフタ回路は前記上アーム側デバイスを駆動する信号が入力されてない時は、高圧電源が抵抗のみを介して前記高耐圧ｐチャネル型ＭＯＳデバイスのゲートに与えられ、前記トーテムポール回路の出力端を基準として動作し、前記高耐圧ｐチャネル型ＭＯＳデバイスから選択的に発される高電圧電源出力に応じて前記上アーム側デバイスを駆動する上アーム側デバイス駆動回路とを、少なくとも備えた高耐圧パワー集積回路において、前記高耐圧パワー集積回路に、ワンショット回路と、ワンショット回路の出力に基づいて前記トーテムポール回路の下アーム側デバイスの、少なくとも駆動し始めの時に動作する、前記高耐圧ｐチャネル型ＭＯＳデバイスをオフさせるオフ制御回路とを付加したことを特徴とする高耐圧パワー集積回路。
【請求項４】
請求項３に記載の高耐圧パワー集積回路において、前記ワンショット回路は、前記トーテムポール回路の下アーム側デバイスを駆動するための駆動信号に基づいて動作することを特徴とする高耐圧パワー集積回路。
【請求項５】
一端が高圧電源に接続され、他端が接地された２個の高耐圧ｎチャネル型ＭＯＳデバイスにより形成されるトーテムポール回路と、前記高圧電源と接地間に形成され、低圧信号を入力し高圧信号を出力するレベルシフト回路と、前記トーテムポール回路の出力端を基準として動作し、前記上アーム側デバイスを駆動する上アーム側デバイス駆動回路と、前記高圧電源とソースが接続され、前記レベルシフト回路の出力端とゲートが接続され、前記上アーム側デバイス駆動回路とドレインが接続された高耐圧pチャネルＭＯＳデバイスと、を少なくとも備え、前記レベルシフト回路の出力端と前記高圧電源間に定電圧ダイオードと抵抗のみを有した高耐圧パワー集積回路において、前記トーテムポール回路の下アーム側デバイスの、少なくとも駆動し始めの時に動作する、前記高耐圧ｐチャネル型ＭＯＳデバイスをオフさせるオフ制御回路を付加したことを特徴とする高耐圧パワー集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、２個の高耐圧ｎチャネル型ＭＯＳデバイスにより形成されるトーテムポール回路などを内蔵した高耐圧パワー集積回路に関する。
【０００２】
【従来の技術】
近年、デバイス製造過程における接合分離や誘電体分離などの分離技術の進歩により、ダイオード，絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ），ＭＯＳＦＥＴなどの高耐圧デバイスとその駆動・制御・保護回路を１個のシリコン基板上に集積した高耐圧パワー集積回路の開発，製品化が活発になってきている。
【０００３】
特に、貼り合わせ基板（ＳＯＩ基板）とトレンチ技術とを組み合わせた誘電体分離技術の進歩は、複数個の高耐圧デバイスの集積化を可能とし、パワー集積回路の適用分野を大幅に広げた。例えば、ＭＯＳＦＥＴを適用したトーテムポール回路や、このトーテムポール回路を何段も組み合わせた集積回路が１チップ上に形成されている。
【０００４】
図７は、この種の高耐圧パワー集積回路の従来例を示す回路構成図であり、この集積回路は、電動機を駆動するインバータ用，ディスプレー駆動用など、広範囲に適用されている。
【０００５】
図７において、１は高耐圧ｎチャネル型ＭＯＳデバイスとしてのｎチャネル型ＭＯＳＦＥＴ１ａ（以下、単にＭＯＳＦＥＴ１ａと称する）と、ｎチャネル型ＭＯＳＦＥＴ１ｂ（以下、単にＭＯＳＦＥＴ１ｂと称する）とからなるトーテムポール回路、２はトーテムポール回路１の上アーム側デバイスとしてのＭＯＳＦＥＴ１ａを駆動する上アーム側駆動回路、３はトーテムポール回路１の下アーム側デバイスとしてのＭＯＳＦＥＴ１ｂを駆動する下アーム側駆動回路、４は高耐圧ｐチャネル型ＭＯＳデバイスとしてのｐチャネル型ＭＯＳＦＥＴ（以下、単にＭＯＳＦＥＴ４と称する）、５はレベルシフタ回路を示している。
【０００６】
図７に示した上アーム側駆動回路２および下アーム側駆動回路３は、周知の技術により形成され、それぞれに入力される駆動信号に基づきＭＯＳＦＥＴ１ａまたはＭＯＳＦＥＴ１ｂのいずれかをオンさせる機能を有しており、また、レベルシフタ回路５は抵抗５ａ，５ｂと、定電圧ダイオード５ｃと、ｎチャネル型ＭＯＳＦＥＴ５ｄ（以下、単にＭＯＳＦＥＴ５ｄと称する）とから形成されている。
【０００７】
さらに、図７に示す端子ＶH とアースとの間に高圧（数百ボルト）の直流電源が接続され、端子ＤO にはトーテムポール回路１の出力が接続され、また、端子ＩＮH とアースとの間にＭＯＳＦＥＴ１ａをオンさせる上アーム駆動信号が入力され、端子ＩＮL とアースとの間にＭＯＳＦＥＴ１ｂをオンさせる下アーム駆動信号が入力される。
【０００８】
前記上アーム駆動信号と下アーム駆動信号とは共に、例えば０ｖ−５ｖの論理レベル信号であり、従って、ＭＯＳＦＥＴ１ａをオンさせるために、該上アーム駆動信号を上アーム側駆動回路２への駆動信号に電圧レベルを変換するべく、上述の構成のレベルシフタ回路５とＭＯＳＦＥＴ４とを備えている。
【０００９】
【発明が解決しようとする課題】
先ず、図７に示した従来の高耐圧パワー集積回路の動作を、図８に示した波形図を参照しつつ、以下に説明する。
【００１０】
時刻ｔ1 で、端子ＩＮH に上アーム駆動信号としてのオン指令が与えられると（図８（イ）参照）、ＭＯＳＦＥＴ５ｄがオンし、レベルシフタ回路５の出力であるＭＯＳＦＥＴ４のゲートに定電圧ダイオード５ｃのツェナー電圧分の電圧が印加され（図８（ハ）参照）、その結果、ＭＯＳＦＥＴ４がオンし、上アーム側駆動回路２を介してＭＯＳＦＥＴ１ａがオフ状態からオン状態になる（図８（ニ）参照）。次に時刻ｔ2 で、端子ＩＮH のオン指令が解除されると（図８（イ）参照）、ＭＯＳＦＥＴ１ａがオン状態からオフ状態になる（図８（ニ）参照）。
【００１１】
また、時刻ｔ3 で、端子ＩＮL に下アーム駆動信号としてのオン指令が与えられると（図８（ロ）参照）、下アーム側駆動回路３を介してＭＯＳＦＥＴ１ｂがオフ状態からオン状態になる（図８（ホ）参照）。次に時刻ｔ5 で、端子ＩＮL のオン指令が解除されると（図８（ロ）参照）、ＭＯＳＦＥＴ１ｂがオン状態からオフ状態になる（図８（ホ）参照）。
【００１２】
上述の時刻ｔ3 から時刻ｔ5 までの過程において、時刻ｔ3 直前では、ＭＯＳＦＥＴ１ａ，ＭＯＳＦＥＴ１ｂ共にオフ状態にあり（図８（ニ，ホ）参照）、時刻ｔ3 直後ではＭＯＳＦＥＴ１ａがオフ状態、且つ、ＭＯＳＦＥＴ１ｂがオン状態に変化する（図８（ホ）参照）。この変化に伴って、端子ＶH →抵抗５ａ→ＭＯＳＦＥＴ４→上アーム側駆動回路２→ＭＯＳＦＥＴ１ｂ→アースの経路に、ＭＯＳＦＥＴ４のゲート・ドレイン間容量を充電する電流が時刻ｔ3 直後に流れ、この充電電流によって高抵抗値に設定される抵抗５ａの両端に電圧が発生し、この電圧によりＭＯＳＦＥＴ４が駆動し、その結果、時刻ｔ3 直後にＭＯＳＦＥＴ１ａがオン状態になる恐れがあり、このときにはＭＯＳＦＥＴ１ａ，ＭＯＳＦＥＴ１ｂ共にオン状態となって（図８（ニ，ホ）参照）、図７に示した高耐圧パワー集積回路が破損することがあった。
この発明の目的は、上記問題点を解決する高耐圧パワー集積回路を提供することにある。
【００１３】
【課題を解決するための手段】
この第１の発明は、レベルシフタ回路と、２個の高耐圧ｎチャネル型ＭＯＳデバイスにより形成されるトーテムポール回路と、前記レベルシフタ回路からの出力信号に基づいて前記トーテムポール回路の上アーム側デバイスを駆動するための高耐圧ｐチャネル型ＭＯＳデバイスと、前記レベルシフタ回路は前記上アーム側デバイスを駆動する信号が入力されてない時は、高圧電源が抵抗のみを介して前記高耐圧ｐチャネル型ＭＯＳデバイスのゲートに与えられ、前記トーテムポール回路の出力端を基準として動作し、前記高耐圧ｐチャネル型ＭＯＳデバイスから選択的に発される高電圧電源出力に応じて前記上アーム側デバイスを駆動する上アーム側デバイス駆動回路とを、少なくとも備えた高耐圧パワー集積回路において、前記高耐圧パワー集積回路に、前記トーテムポール回路の下アーム側デバイスの、少なくとも駆動し始めの時に動作する、前記高耐圧ｐチャネル型ＭＯＳデバイスをオフさせるオフ制御回路を付加したことを特徴とする。
【００１４】
第２の発明は前記第１の発明において、前記オフ制御回路は、前記トーテムポール回路の下アーム側デバイスを駆動するための駆動信号に基づいて動作することを特徴とする。
【００１５】
第３の発明は、レベルシフタ回路と、２個の高耐圧ｎチャネル型ＭＯＳデバイスにより形成されるトーテムポール回路と、前記レベルシフタ回路からの出力信号に基づいて前記トーテムポール回路の上アーム側デバイスを駆動するための高耐圧ｐチャネル型ＭＯＳデバイスと、前記レベルシフタ回路は前記上アーム側デバイスを駆動する信号が入力されてない時は、高圧電源が抵抗のみを介して前記高耐圧ｐチャネル型ＭＯＳデバイスのゲートに与えられ、前記トーテムポール回路の出力端を基準として動作し、前記高耐圧ｐチャネル型ＭＯＳデバイスから選択的に発される高電圧電源出力に応じて前記上アーム側デバイスを駆動する上アーム側デバイス駆動回路とを、少なくとも備えた高耐圧パワー集積回路において、前記高耐圧パワー集積回路に、ワンショット回路と、ワンショット回路の出力に基づいて前記トーテムポール回路の下アーム側デバイスの、少なくとも駆動し始めの時に動作する、前記高耐圧ｐチャネル型ＭＯＳデバイスをオフさせるオフ制御回路とを付加したことを特徴とする。
【００１６】
第４の発明は前記第３の発明において、前記ワンショット回路は、前記トーテムポール回路の下アーム側デバイスを駆動するための駆動信号に基づいて動作することを特徴とする。
【００１７】
この発明によれば、前記トーテムポール回路の下アーム側デバイスをオンさせるときに、後述の如く、前記オフ制御回路を動作させて、該トーテムポール回路の上アーム側デバイスの誤オンを阻止している。
【００１８】
【発明の実施の形態】
以下に記載するこの発明の実施の形態例およびこの発明の実施例において、図７に示した従来例回路と同一機能を有するものには同一符号を付している。
【００１９】
図１は、この発明の第１の実施の形態例を示す高耐圧パワー集積回路の回路構成図であり、従来例回路と同一機能のトーテムポール回路１，上アーム側駆動回路２，下アーム側駆動回路３，ＭＯＳＦＥＴ４，レベルシフタ回路５の他に、オフ制御回路６を備えている。
【００２０】
図２は、この発明の第１の実施の形態例に対する実施例を示す高耐圧パワー集積回路の回路構成図であり、オフ制御回路６は抵抗６ａ，６ｂと、定電圧ダイオード６ｃと、ｎチャネル型ＭＯＳＦＥＴ６ｄ（以下、単にＭＯＳＦＥＴ６ｄと称する）と、Ｐチャネル型ＭＯＳＦＥＴ６ｅ（以下、単にＭＯＳＦＥＴ６ｅと称する）とから形成されている。
図２に示したこの発明の高耐圧パワー集積回路の動作を、図３に示した波形図を参照しつつ、以下に説明する。
【００２１】
時刻ｔ1 で、端子ＩＮH に上アーム駆動信号としてのオン指令が与えられると（図３（イ）参照）、ＭＯＳＦＥＴ５ｄがオンし、レベルシフタ回路５の出力であるＭＯＳＦＥＴ４のゲートに定電圧ダイオード５ｃのツェナー電圧分の電圧が印加され（図３（ホ）参照）、その結果、ＭＯＳＦＥＴ４がオンし、上アーム側駆動回路２を介してＭＯＳＦＥＴ１ａがオフ状態からオン状態になる（図３（ヘ）参照）。次に時刻ｔ2 で、端子ＩＮH のオン指令が解除されると（図３（イ）参照）、ＭＯＳＦＥＴ１ａがオン状態からオフ状態になる（図３（ヘ）参照）。
【００２２】
また、時刻ｔ3 で、端子ＩＮL に下アーム駆動信号としてのオン指令が与えられると（図３（ロ）参照）、下アーム側駆動回路３を介してＭＯＳＦＥＴ１ｂがオフ状態からオン状態になる（図３（ト）参照）。次に時刻ｔ4 で、端子ＩＮL のオン指令が解除されると（図３（ロ）参照）、ＭＯＳＦＥＴ１ｂがオン状態からオフ状態になる（図３（ト）参照）。
【００２３】
上述の時刻ｔ3 から時刻ｔ4 までの過程において、端子ＩＮL に下アーム駆動信号としてのオン指令が与えられると（図３（ロ）参照）、ＭＯＳＦＥＴ６ｄがオンし（図３（ハ）参照）、オフ制御回路６の出力であるＭＯＳＦＥＴ６ｅのゲートに定電圧ダイオード６ｃのツェナー電圧分の電圧が印加され（図３（ニ）参照）、その結果、ＭＯＳＦＥＴ６ｅがオンし、レベルシフタ回路５の高抵抗値に設定された抵抗５ａの両端を低抵抗値で短絡した状態になる。
【００２４】
すなわち、時刻ｔ3 直後に端子ＶH →ＭＯＳＦＥＴ６ｅ→ＭＯＳＦＥＴ４→上アーム側駆動回路２→ＭＯＳＦＥＴ１ｂ→アースの経路で、ＭＯＳＦＥＴ４のゲート・ドレイン間容量を充電する電流が流れることによるＭＯＳＦＥＴ４のゲートの電圧は僅かであり（図３（ホ）参照）、その結果、ＭＯＳＦＥＴ１ａの誤オンを阻止できる（図３（ヘ）参照）。
【００２５】
図４は、この発明の第２の実施の形態例を示す高耐圧パワー集積回路の回路構成図であり、従来例回路と同一機能のトーテムポール回路１，上アーム側駆動回路２，下アーム側駆動回路３，ＭＯＳＦＥＴ４，レベルシフタ回路５の他に、オフ制御回路６と、ワンショット回路７とを備えている。
【００２６】
図５は、この発明の第２の実施の形態例に対する実施例を示す高耐圧パワー集積回路の回路構成図であり、図７に示した従来例回路に図２に示した実施例回路と同様構成のオフ制御回路６と、アンド素子７ａ，反転素子７ｂ，コンデンサ７ｃから形成されるワンショット回路７とを付加している。
なお、コンデンサ７ｃはＭＯＳデバイスの酸化膜を利用して素子と同一基板上に形成してもよい。
【００２７】
図５に示したこの発明の高耐圧パワー集積回路の動作を、図６に示した波形図を参照しつつ、以下に説明する。
時刻ｔ1 で、端子ＩＮH に上アーム駆動信号としてのオン指令が与えられると（図６（イ）参照）、ＭＯＳＦＥＴ５ｄがオンし、レベルシフタ回路５の出力であるＭＯＳＦＥＴ４のゲートに定電圧ダイオード５ｃのツェナー電圧分の電圧が印加され（図６（ホ）参照）、その結果、ＭＯＳＦＥＴ４がオンし、上アーム側駆動回路２を介してＭＯＳＦＥＴ１ａがオフ状態からオン状態になる（図６（ヘ）参照）。次に時刻ｔ2 で、端子ＩＮH のオン指令が解除されると（図６（イ）参照）、ＭＯＳＦＥＴ１ａがオン状態からオフ状態になる（図６（ヘ）参照）。
【００２８】
また、時刻ｔ3 で、端子ＩＮL に下アーム駆動信号としてのオン指令が与えられると（図６（ロ）参照）、下アーム側駆動回路３を介してＭＯＳＦＥＴ１ｂがオフ状態からオン状態になる（図６（ト）参照）。次に時刻ｔ5 で、端子ＩＮL のオン指令が解除されると（図６（ロ）参照）、ＭＯＳＦＥＴ１ｂがオン状態からオフ状態になる（図６（ト）参照）。
【００２９】
上述の時刻ｔ3 から時刻ｔ5 までの過程において、時刻ｔ3 で端子ＩＮL に下アーム駆動信号としてのオン指令が与えられると（図６（ロ）参照）、ワンショット回路７では、時刻ｔ3 直前までにコンデンサ７ｃに充電された電圧と、端子ＩＮL の論理Ｈレベルの電圧とによりアンド素子７ａの出力は、コンデンサ７ｃの電圧の放電に伴う僅かな期間（＝ｔ4 −ｔ3 、１０マイクロ秒以下）、論理Ｈレベルとなり、この論理ＨレベルによりＭＯＳＦＥＴ６ｄがオンし（図６（ハ）参照）、オフ制御回路６の出力であるＭＯＳＦＥＴ６ｅのゲートに定電圧ダイオード６ｃのツェナー電圧分の電圧が印加され（図６（ニ）参照）、その結果、ＭＯＳＦＥＴ６ｅがオンし、レベルシフタ回路５の高抵抗値に設定された抵抗５ａの両端を低抵抗値で短絡した状態になる。
【００３０】
すなわち、時刻ｔ3 直後に端子ＶH →ＭＯＳＦＥＴ６ｅ→ＭＯＳＦＥＴ４→上アーム側駆動回路２→ＭＯＳＦＥＴ１ｂ→アースの経路で、ＭＯＳＦＥＴ４のゲート・ドレイン間容量を充電する電流が流れることによるＭＯＳＦＥＴ４のゲートの電圧は僅かであり（図６（ホ）参照）、その結果、ＭＯＳＦＥＴ１ａの誤オンを阻止できる（図６（ヘ）参照）。
【００３１】
【発明の効果】
この発明の高耐圧パワー集積回路を構成するトーテムポール回路の下アーム側デバイスをオンさせるときに、オフ制御回路、またはワンショット回路とオフ制御回路とを動作させて、該トーテムポール回路の上アーム側デバイスの誤オンを阻止でき、その結果、動作信頼性の高い高耐圧パワー集積回路を提供することができる。
【００３２】
すなわち、オフ制御回路をレベルシフタ回路とは独立して組み込むことにより、トーテムポール回路の下アーム側デバイスがオンする時に発生するアーム短絡を防止することができる。このとき、レベルシフタ回路は下アーム側デバイスが駆動信号によって動作するようにしておけば、通常動作である上アーム側デバイス駆動時に動作することはない。
【００３３】
さらに、オフ制御回路の前段にワンショット回路を付加することにより、下アーム側デバイスがオンした瞬間だけ、レベルシフタ回路を動作させることができる。このとき、ワンショット回路は下アーム側デバイスが駆動信号によって動作するようにしておけば、通常動作である上アーム側デバイス駆動時にレベルシフタ回路が動作することはない。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態例を示す高耐圧パワー集積回路の回路構成図
【図２】第１の実施の形態例に対する実施例を示す高耐圧パワー集積回路の回路構成図
【図３】図２の動作を説明する波形図
【図４】この発明の第２の実施の形態例を示す高耐圧パワー集積回路の回路構成図
【図５】第２の実施の形態例に対する実施例を示す高耐圧パワー集積回路の回路構成図
【図６】図５の動作を説明する波形図
【図７】従来例を示す高耐圧パワー集積回路の回路構成図
【図８】図７の動作を説明する波形図
【符号の説明】
１…トーテムポール回路、１ａ，ｂ…ＭＯＳＦＥＴ、２…上アーム側駆動回路、３…下アーム側駆動回路、４…ＭＯＳＦＥＴ、５…レベルシフタ回路、５ａ，ｂ…抵抗、５ｃ…定電圧ダイオード、５ｄ…ＭＯＳＦＥＴ、６…オフ制御回路、６ａ，ｂ…抵抗、６ｃ…定電圧ダイオード、６ｄ，ｅ…ＭＯＳＦＥＴ、７…ワンショット回路、７ａ…アンド素子、７ｂ…反転素子、７ｃ…コンデンサ。
【図１】
0003635953.tif 000002
【図２】
0003635953.tif 000003
【図３】
0003635953.tif 000004
【図４】
0003635953.tif 000005
【図５】
0003635953.tif 000006
【図６】
0003635953.tif 000007
【図７】
0003635953.tif 000008
【図８】
0003635953.tif 000009