(57)【特許請求の範囲】
【請求項１】
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第１のキャパシタを介して他方の交流信号を第１の抵抗を介して合成する合成手段とを含む第１の移相回路と、
反転入力端子に第２の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第３の抵抗と、前記第２の抵抗の他方端に接続された第４の抵抗および第２のキャパシタからなる直列回路とを含み、前記第４の抵抗および前記第２のキャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第２の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。
【請求項２】
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第１のインダクタを介して他方の交流信号を第１の抵抗を介して合成する合成手段とを含む第１の移相回路と、
反転入力端子に第２の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第３の抵抗と、前記第２の抵抗の他方端に接続された第４の抵抗および第２のインダクタからなる直列回路とを含み、前記第４の抵抗および前記第２のインダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第２の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。
【請求項３】
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をキャパシタを介して他方の交流信号を第１の抵抗を介して合成する合成手段とを含む第１の移相回路と、反転入力端子に第２の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第３の抵抗と、前記第２の抵抗の他方端に接続された第４の抵抗およびインダクタからなる直列回路とを含み、前記第４の抵抗および前記インダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第２の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。
【請求項４】
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をインダクタを介して他方の交流信号を第１の抵抗を介して合成する合成手段とを含む第１の移相回路と、反転入力端子に第２の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第３の抵抗と、前記第２の抵抗の他方端に接続された第４の抵抗およびキャパシタからなる直列回路とを含み、前記第４の抵抗および前記キャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第２の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。
【請求項５】
請求項１〜４のいずれかにおいて、
前記第１および第２の移相回路のいずれか一方では入力電圧に対して出力電圧が進み位相であり、いずれか他方では入力電圧に対して出力電圧が遅れ位相であり、前記第１および第２の移相回路の合計の移相量が０°となる周波数で同調動作を行うことを特徴とする同調増幅器。
【請求項６】
請求項１〜５のいずれかにおいて、
前記差動入力増幅器は演算増幅器であることを特徴とする同調増幅器。
【請求項７】
請求項１〜６のいずれかにおいて、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれは抵抗であることを特徴とする同調増幅器。
【請求項８】
請求項７において、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変抵抗により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の抵抗比を変えることにより、最大減衰量を変化させることを特徴とする同調増幅器。
【請求項９】
請求項１〜６のいずれかにおいて、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれはキャパシタであることを特徴とする同調増幅器。
【請求項１０】
請求項９において、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変容量素子により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の静電容量比を変化させることにより、最大減衰量を変えることを特徴とする同調増幅器。
【請求項１１】
請求項１〜６のいずれかにおいて、
前記第１の移相回路に含まれる前記第１の抵抗および前記第２の移相回路に含まれる前記第４の抵抗の少なくとも一方を可変抵抗により形成し、この抵抗値を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。
【請求項１２】
請求項８または１１において、
前記可変抵抗をＦＥＴのチャネルによって形成し、ゲート電圧を変えてチャネル抵抗を変えることを特徴とする同調増幅器。
【請求項１３】
請求項８または１１において、
前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型のＦＥＴとの各ソース・ドレイン間を並列接続することにより形成し、各ゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする同調増幅器。
【請求項１４】
請求項１、３、４のいずれかにおいて、
前記第１および第２の移相回路の少なくとも一方に含まれる前記キャパシタを可変容量素子により形成し、この静電容量を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。
【請求項１５】
請求項１０または１４において、
前記可変容量素子を逆バイアス電圧が変更可能な可変容量ダイオード、あるいはゲート電圧可変によってゲート容量が変更可能なＦＥＴによって形成することを特徴とする同調増幅器。
【請求項１６】
請求項２〜４のいずれかにおいて、
前記第１および第２の移相回路の少なくとも一方に含まれる前記インダクタが有するインダクタンスを変えることにより、同調周波数を変化させることを特徴とする同調増幅器。
【請求項１７】
請求項１６において、
前記インダクタは、半導体基板上に形成されており、磁性体を介して相互に磁気結合した２本の渦巻き形状の電極を有しており、一方の電極に流す直流バイアス電流の大きさを変えることにより、他方の電極が有するインダクタンスを変化させることを特徴とする同調増幅器。
【請求項１８】
請求項１６において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体とほぼ同心状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体とを覆うように形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする同調増幅器。
【請求項１９】
請求項１６において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体に隣接する位置にほぼ平面状で渦巻き形状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体の各渦巻き中心を貫通するように環状に形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする同調増幅器。
【請求項２０】
請求項１〜６のいずれかにおいて、
前記第１の移相回路に含まれる前記第１の抵抗と前記第２の移相回路に含まれる前記第４の抵抗の少なくとも一方を、抵抗値が固定の複数の抵抗に置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。
【請求項２１】
請求項１、３、４のいずれかにおいて、
前記第１および第２の移相回路の少なくとも一方に含まれる前記キャパシタを、静電容量が固定の複数のキャパシタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。
【請求項２２】
請求項２〜４のいずれかにおいて、
前記第１および第２の移相回路の少なくとも一方に含まれる前記インダクタを、インダクタンスが固定の複数のインダクタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。
【請求項２３】
請求項１、３、４のいずれかにおいて、
前記第１および第２の移相回路の少なくとも一方に含まれる前記キャパシタを、利得が負の値を有する増幅器と、前記増幅器の入出力間に並列接続されたキャパシタ素子に置き換えることにより、前記増幅器の入力側からみた静電容量を実際に前記キャパシタ素子が有する静電容量よりも大きくすることを特徴とする同調増幅器。
【請求項２４】
請求項２３において、
前記増幅器の利得を可変して前記増幅器の入力側からみた静電容量を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。
【請求項２５】
請求項２〜４のいずれかにおいて、
前記第１および第２の移相回路の少なくとも一方に含まれる前記インダクタを、利得を０から１の間に設定した増幅器と、前記増幅器の入出力間に並列接続されたインダクタ素子に置き換えることにより、前記増幅器の入力側からみたインダクタンスを実際に前記インダクタ素子が有するインダクタンスよりも大きくすることを特徴とする同調増幅器。
【請求項２６】
請求項２５において、
前記増幅器の利得を可変して前記増幅器の入力側からみたインダクタンスを変えることにより、同調周波数を変化させることを特徴とする同調増幅器。
【請求項２７】
請求項１〜２６のいずれかにおいて、
半導体集積回路として形成することを特徴とする同調増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、集積化が容易な同調増幅器に関し、特に、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【０００２】
【従来の技術】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
【発明が解決しようとする課題】
従来の同調増幅器においては、同調周波数を調整すると、ＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化したり、また、図３５の特性曲線ＡおよびＢに示すように、最大減衰量を調整すると同調周波数における利得が変化するので、同調周波数、同調周波数における利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことなく調整することは極めて困難であった。
【０００４】
さらに、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することも困難であった。
【０００５】
そこで、この発明は、このような課題を解決するために考えられたものである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第１のキャパシタを介して他方の交流信号を第１の抵抗を介して合成する合成手段とを含む第１の移相回路と、
反転入力端子に第２の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第３の抵抗と、前記第２の抵抗の他方端に接続された第４の抵抗および第２のキャパシタからなる直列回路とを含み、前記第４の抵抗および前記第２のキャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第２の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【０００７】
請求項２の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第１のインダクタを介して他方の交流信号を第１の抵抗を介して合成する合成手段とを含む第１の移相回路と、
反転入力端子に第２の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第３の抵抗と、前記第２の抵抗の他方端に接続された第４の抵抗および第２のインダクタからなる直列回路とを含み、前記第４の抵抗および前記第２のインダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第２の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【０００８】
請求項３の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をキャパシタを介して他方の交流信号を第１の抵抗を介して合成する合成手段とを含む第１の移相回路と、反転入力端子に第２の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第３の抵抗と、前記第２の抵抗の他方端に接続された第４の抵抗およびインダクタからなる直列回路とを含み、前記第４の抵抗および前記インダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第２の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【０００９】
請求項４の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をインダクタを介して他方の交流信号を第１の抵抗を介して合成する合成手段とを含む第１の移相回路と、反転入力端子に第２の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第３の抵抗と、前記第２の抵抗の他方端に接続された第４の抵抗およびキャパシタからなる直列回路とを含み、前記第４の抵抗および前記キャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第２の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第１および第２の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【００１０】
請求項５の同調増幅器は、請求項１〜４のいずれかにおいて、前記第１および第２の移相回路のいずれか一方では入力電圧に対して出力電圧が進み位相であり、いずれか他方では入力電圧に対して出力電圧が遅れ位相であり、前記第１および第２の移相回路の合計の移相量が０°となる周波数で同調動作を行うことを特徴とする。
【００１１】
請求項６の同調増幅器は、請求項１〜５のいずれかにおいて、前記差動入力増幅器は演算増幅器であることを特徴とする。
【００１２】
請求項７の同調増幅器は、請求項１〜６のいずれかにおいて、前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれは抵抗であることを特徴とする。
【００１３】
請求項８の同調増幅器は、請求項７において、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変抵抗により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の抵抗比を変えることにより、最大減衰量を変化させることを特徴とする。
【００１４】
請求項９の同調増幅器は、請求項１〜６のいずれかにおいて、前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれはキャパシタであることを特徴とする。
【００１５】
請求項１０の同調増幅器は、請求項９において、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変容量素子により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の静電容量比を変化させることにより、最大減衰量を変えることを特徴とする。
【００１６】
請求項１１の同調増幅器は、請求項１〜６のいずれかにおいて、前記第１の移相回路に含まれる前記第１の抵抗および前記第２の移相回路に含まれる前記第４の抵抗の少なくとも一方を可変抵抗により形成し、この抵抗値を変えることにより、同調周波数を変化させることを特徴とする。
【００１７】
請求項１２の同調増幅器は、請求項８または１１において、前記可変抵抗をＦＥＴのチャネルによって形成し、ゲート電圧を変えてチャネル抵抗を変えることを特徴とする。
【００１８】
請求項１３の同調増幅器は、請求項８または１１において、前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型のＦＥＴとの各ソース・ドレイン間を並列接続することにより形成し、各ゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする。
【００１９】
請求項１４の同調増幅器は、請求項１、３、４のいずれかにおいて、前記第１および第２の移相回路の少なくとも一方に含まれる前記キャパシタを可変容量素子により形成し、この静電容量を変えることにより、同調周波数を変化させることを特徴とする。
【００２０】
請求項１５の同調増幅器は、請求項１０または１４において、前記可変容量素子を逆バイアス電圧が変更可能な可変容量ダイオード、あるいはゲート電圧可変によってゲート容量が変更可能なＦＥＴによって形成することを特徴とする。
【００２１】
請求項１６の同調増幅器は、請求項２〜４のいずれかにおいて、前記第１および第２の移相回路の少なくとも一方に含まれる前記インダクタが有するインダクタンスを変えることにより、同調周波数を変化させることを特徴とする。
【００２２】
請求項１７の同調増幅器は、請求項１６において、前記インダクタは、半導体基板上に形成されており、磁性体を介して相互に磁気結合した２本の渦巻き形状の電極を有しており、一方の電極に流す直流バイアス電流の大きさを変えることにより、他方の電極が有するインダクタンスを変化させることを特徴とする。
【００２３】
請求項１８の同調増幅器は、請求項１６において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体とほぼ同心状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体とを覆うように形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする。
【００２４】
請求項１９の同調増幅器は、請求項１６において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体に隣接する位置にほぼ平面状で渦巻き形状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体の各渦巻き中心を貫通するように環状に形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする。
【００２５】
請求項２０の同調増幅器は、請求項１〜６のいずれかにおいて、前記第１の移相回路に含まれる前記第１の抵抗と前記第２の移相回路に含まれる前記第４の抵抗の少なくとも一方を、抵抗値が固定の複数の抵抗に置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする。
【００２６】
請求項２１の同調増幅器は、請求項１、３、４のいずれかにおいて、前記第１および第２の移相回路の少なくとも一方に含まれる前記キャパシタを、静電容量が固定の複数のキャパシタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする。
【００２７】
請求項２２の同調増幅器は、請求項２〜４のいずれかにおいて、前記第１および第２の移相回路の少なくとも一方に含まれる前記インダクタを、インダクタンスが固定の複数のインダクタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする。
【００２８】
請求項２３の同調増幅器は、請求項１、３、４のいずれかにおいて、前記第１および第２の移相回路の少なくとも一方に含まれる前記キャパシタを、利得が負の値を有する増幅器と、前記増幅器の入出力間に並列接続されたキャパシタ素子に置き換えることにより、前記増幅器の入力側からみた静電容量を実際に前記キャパシタ素子が有する静電容量よりも大きくすることを特徴とする。
【００２９】
請求項２４の同調増幅器は、請求項２３において、前記増幅器の利得を可変して前記増幅器の入力側からみた静電容量を変えることにより、同調周波数を変化させることを特徴とする。
【００３０】
請求項２５の同調増幅器は、請求項２〜４のいずれかにおいて、前記第１および第２の移相回路の少なくとも一方に含まれる前記インダクタを、利得を０から１の間に設定した増幅器と、前記増幅器の入出力間に並列接続されたインダクタ素子に置き換えることにより、前記増幅器の入力側からみたインダクタンスを実際に前記インダクタ素子が有するインダクタンスよりも大きくすることを特徴とする。
【００３１】
請求項２６の同調増幅器は、請求項２５において、前記増幅器の利得を可変して前記増幅器の入力側からみたインダクタンスを変えることにより、同調周波数を変化させることを特徴とする。
【００３２】
請求項２７の同調増幅器は、請求項１〜２６のいずれかにおいて、半導体集積回路として形成することを特徴とする。
【００３３】
上述した各請求項に係る発明においては、第１および第２の移相回路のそれぞれにおいて入出力信号の振幅が変化せずに位相のみがキャパシタ等の素子定数に応じて所定量シフトされており、２つの移相回路の全体により位相シフト量の合計が０°となるような周波数で同調動作が行われる。
【００３４】
特に、上述した移相回路に含まれる差動入力増幅器を演算増幅器とした場合には、移相回路の動作を安定させることができる。
【００３５】
また、入力側インピーダンス素子と帰還側インピーダンス素子の両方をともに抵抗により、あるいはともにキャパシタにより形成しておいて、少なくとも一方の素子定数を変化させることにより、同調点における振幅変動を伴わずに同調点から離れた周波数領域での最大減衰量を任意に変化させることができる。
【００３６】
また、移相回路に含まれるキャパシタやインダクタあるいはこれらの素子と直列に接続された抵抗の各素子定数を変化させることにより、各移相回路における位相シフト量が変わるため、２つの移相回路の全体により位相シフト量の合計が０°となる周波数、すなわち同調周波数を任意に変化させることができる。特に、抵抗値を変化させる場合にはＦＥＴのソース・ドレイン間抵抗を利用し、キャパシタの静電容量を変化させる場合には可変容量ダイオード等の素子を利用することができ、これらは半導体基板上に形成する場合に適している。さらに、インダクタについては、半導体基板上に形成された相互に磁気結合した２本の電極において、一方の電極に流す直流バイアス電流の大きさを変えることにより他方の電極が有するインダクタンスを直接変化させることができ、この場合も可変インダクタを半導体基板上に形成する場合に適している。
【００３７】
また、上述したように同調周波数を変化させるには、抵抗等の素子定数を連続的に変化させる場合のほか、複数の抵抗等をスイッチ切り換えにより選択的に用いてもよい。
【００３８】
また、移相回路に含まれるキャパシタやインダクタは、キャパシタ素子あるいはインダクタ素子と増幅器とを並列接続した回路に置き換えることにより、実際にキャパシタ素子が有する静電容量やインダクタ素子が有するインダクタンスを見かけ上大きくみせることができる。したがって、実際には少ない占有面積でキャパシタ素子やインダクタ素子を形成しておいて、これらの静電容量やインダクタンスを大きな値に変換することができ、半導体基板の占有面積を少なくすることができる。
【００３９】
また、上述した同調増幅器は、どの構成部品も半導体基板上に形成することができ、このように集積化した場合には、回路全体を小型化するとともに製造コストの低減等が可能となる。
【００４０】
【発明の実施の形態】
以下、本発明を適用した一実施形態の同調増幅器について、図面を参照しながら具体的に説明する。
【００４１】
（第１の実施形態）
図１は、本発明を適用した第１の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１は、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で０°の位相シフトを行う２つの移相回路１０Ｃおよび１３０Ｃと、移相回路１３０Ｃの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路５０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより非反転回路５０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００４２】
図２は、図１に示した前段の移相回路１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路１０Ｃは、ゲートがキャパシタ２８を介して入力端２２に接続されたＦＥＴ１２と、このＦＥＴ１２のソース・ドレイン間に直列に接続されたキャパシタ１４および可変抵抗１６と、ＦＥＴ１２のドレインと正電源との間に接続された抵抗１８と、ＦＥＴ１２のソースとアースとの間に接続された抵抗２０とを含んで構成されている。
【００４３】
ここで、上述したＦＥＴ１２のソースおよびドレインに接続された２つの抵抗２０、１８の抵抗値はほぼ等しく設定されており、入力端２２に印加される入力電圧の交流成分に着目すると、位相が一致した信号がＦＥＴ１２のソースから、位相が反転した信号がＦＥＴ１２のドレインからそれぞれ出力されるようになっている。
【００４４】
なお、ＦＥＴ１２のゲートと入力端２２との間に挿入されたキャパシタ２８は直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、ＦＥＴ１２のゲートとアースとの間に接続された抵抗２６は、ＦＥＴ１２に適切なバイアス電圧を印加するためのものである。
【００４５】
このような構成を有する移相回路１０Ｃにおいて、所定の交流信号が入力端２２に入力されると、すなわちＦＥＴ１２のゲートに所定の交流電圧（入力電圧）が印加されると、ＦＥＴ１２のソースにはこの入力電圧と同相の交流電圧が現れ、反対にＦＥＴ１２のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにＥｉ  とする。
【００４６】
このＦＥＴ１２のソース・ドレイン間には可変抵抗１６とキャパシタ１４とにより構成される直列回路が接続されている。したがって、ＦＥＴ１２のソースおよびドレインに現れる電圧のそれぞれをキャパシタ１４あるいは可変抵抗１６を介して合成した信号が出力端２４から出力される。
【００４７】
図３は、移相回路１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００４８】
ＦＥＴ１２のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がＥｉ  の交流電圧が現れるため、ソース・ドレイン間の電位差（交流成分）は２Ｅｉ  となる。また、可変抵抗１６の両端に現れる電圧ＶＲ１とキャパシタ１４の両端に現れる電圧ＶＣ１とは互いに９０°位相がずれており、これらをベクトル的に合成（加算）したものが、ＦＥＴ１２のソース・ドレイン間の電位差２Ｅｉ  に等しくなる。
【００４９】
したがって、図３に示すように、電圧Ｅｉ  の２倍を斜辺とし、可変抵抗１６の両端電圧ＶＲ１とキャパシタ１４の両端電圧ＶＣ１とが直交する２辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図３に示す半円の円周に沿って可変抵抗１６の両端電圧ＶＲ１とキャパシタ１４の両端電圧ＶＣ１とが変化する。
【００５０】
ところで、可変抵抗１６とキャパシタ１４の接続点とアースとの電位差を出力電圧Ｅｏ  として取り出すものとすると、この出力電圧Ｅｏ  は、図３に示した半円においてその中心点を始点とし、電圧ＶＲ１と電圧ＶＣ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ  に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【００５１】
また、図３から明らかなように、電圧ＶＲ１と電圧ＶＣ１とは円周上で直角に交わるため、理論的にはＦＥＴ１２のゲートに印加される入力電圧と電圧ＶＲ１との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路１０Ｃ全体の位相シフト量φ１  はその２倍であり、周波数に応じて１８０°から０°まで変化する。しかも、可変抵抗１６の抵抗値Ｒを可変することにより、位相シフト量φ１  を変化させることができる。
【００５２】
図４は、図１に示した後段の移相回路１３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路１３０Ｃは、差動入力増幅器の一種であるオペアンプ１３２と、入力端１４２に入力された信号の位相を所定量シフトさせてオペアンプ１３２の非反転入力端子に入力する可変抵抗１３６およびキャパシタ１３４と、入力端１４２とオペアンプ１３２の反転入力端子との間に挿入された抵抗１３８と、オペアンプ１３２の出力端１４４と反転入力端子との間に挿入された抵抗１４０とを含んで構成されている。
【００５３】
このような構成を有する移相回路１３０Ｃにおいて、所定の交流信号が入力端１４２に入力されると、オペアンプ１３２の非反転入力端子には、キャパシタ１３４の両端に現れる電圧ＶＣ２が印加される。
【００５４】
また、図４に示したオペアンプ１３２の２入力（反転入力端子と非反転入力端子）間には電位差が生じないので、オペアンプ１３２の反転入力端子の電位と、可変抵抗１３６とキャパシタ１３４の接続点の電位とは等しくなる。したがって、抵抗１３８の両端には、可変抵抗１３６の両端に現れる電圧ＶＲ２と同じ電圧ＶＲ２が現れる。
【００５５】
ここで、抵抗１３８と抵抗１４０の各抵抗値が等しい場合には、これら２つの抵抗１３８、１４０に同じ電流が流れるため、抵抗１４０の両端にも電圧ＶＲ２が現れる。しかも、これら２つの抵抗１３８、１４０の各両端に現れる電圧ＶＲ２はベクトル的に同方向を向いており、オペアンプ１３２の反転入力端子（電圧ＶＣ２）を基準にして考えると、抵抗１３８の両端電圧ＶＲ２をベクトル的に加算したものが入力電圧Ｅｉ  ′に、抵抗１４０の両端電圧Ｒ２をベクトル的に減算したものが出力電圧Ｅｏ  になる。
【００５６】
図５は、後段の移相回路１３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００５７】
同図に示すように、キャパシタ１３４の両端に現れる電圧ＶＣ２と可変抵抗１３６の両端に現れる電圧ＶＲ２とは互いに９０°位相がずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ  ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図５に示す半円の円周に沿ってキャパシタ１３４の両端電圧ＶＣ２と可変抵抗１３６の両端電圧ＶＲ２とが変化する。
【００５８】
また、上述したように電圧ＶＣ２から電圧ＶＲ２をベクトル的に減算したものが出力電圧Ｅｏ  となる。非反転入力端子に印加される電圧ＶＣ２を基準に考えると、入力電圧Ｅｉ  ′と出力電圧Ｅｏ  とは電圧ＶＲ２を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ｅｉ  ′および出力電圧Ｅｏ  を斜辺とし、電圧ＶＲ２の２倍を底辺とする二等辺角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図５に示すφ２  で表されることがわかる。
【００５９】
また、図５から明らかなように、電圧ＶＣ２と電圧ＶＲ２とは円周上で直角に交わるため、理論的には入力電圧Ｅｉ  ′と電圧ＶＣ２との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路１３０Ｃ全体のシフト量φ２  はその２倍であり、周波数に応じて０°から１８０°まで変化する。しかも、可変抵抗１３６の抵抗値Ｒを可変することにより、位相シフト量φ２  を変化させることができる。
【００６０】
このようにして、２つの移相回路１０Ｃ、１３０Ｃのそれぞれにおいて位相が所定量シフトされる。しかも、図３および図５に示すように、各移相回路１０Ｃ、１３０Ｃにおける入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において２つの移相回路１０Ｃ、１３０Ｃの全体により位相シフト量が０°となる信号が出力される。
【００６１】
また、図１に示した非反転回路５０は、反転入力端子が抵抗５４を介して接地されているとともにこの反転入力端子と出力端子との間に抵抗５６が接続されたオペアンプ５２を含んで構成されており、所定の増幅度を有するバッファとして機能し、入力信号の位相を変えずに出力する。
【００６２】
この非反転回路５０の出力は、出力端子９２から同調増幅器１の出力として取り出されるとともに、帰還抵抗７０を介して前段の移相回路１０Ｃの入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された電圧が移相回路１０Ｃの入力端（図２に示した入力端２２）に印加されている。
【００６３】
また、上述した非反転回路５０の増幅度は抵抗５４、５６の抵抗比によって決まり、この抵抗比を調整することにより、図１に構成を示す同調増幅器１のループゲインがほぼ１に設定されている。すなわち、実際には前段の移相回路１０Ｃを通すことにより信号振幅の減衰が生じた分を非反転回路５０で補うことにより、ループゲインをほぼ１に設定することが可能となる。
【００６４】
図６は、上述した構成を有する２つの移相回路１０Ｃおよび１３０Ｃと非反転回路５０の全体を伝達関数Ｋ１  を有する回路に置き換えたシステム図であり、伝達関数Ｋ１  を有する回路と並列に抵抗Ｒ０  を有する帰還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎＲ０  ）を有する入力抵抗７４が接続されている。図７は、図６に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
【数１】
0003628388.tif 000002
で表すことができる。
【００６５】
ところで、前段の移相回路１０Ｃの伝達関数Ｋ２  は、可変抵抗１６の抵抗値をＲ、キャパシタ１４の静電容量をＣ、これら可変抵抗１６とキャパシタ１４からなるＣＲ回路の時定数をＴ１  とすると、
【数２】
0003628388.tif 000003
となる。ここで、ｋは入出力信号の減衰比であり、１以下の値となる。
【００６６】
また、後段の移相回路１３０Ｃの伝達関数Ｋ３  は、可変抵抗１３６の抵抗値をＲ、キャパシタ１３４の静電容量をＣ、これら可変抵抗１３６とキャパシタ１３４からなるＣＲ回路の時定数をＴ２  とすると、
【数３】
0003628388.tif 000004
となる。したがって、移相回路１０Ｃ、１３０Ｃと利得１／ｋの非反転回路５０を接続した場合の全体の伝達関数Ｋ１  は、
【数４】
0003628388.tif 000005
となる。なお、計算を簡単なものとするために、各移相回路の時定数Ｔ１  、Ｔ２  をともにＴとした。この（４）式を上述した（１）式に代入すると、
【数５】
0003628388.tif 000006
となる。
【００６７】
この（５）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（各移相回路の時定数が異なる場合には、ω＝１／√（Ｔ１  ・Ｔ２  ）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であることがわかる。換言すれば、図８に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００６８】
このように、この実施形態の同調増幅器１によれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路１０Ｃ、１３０Ｃ内の可変抵抗１６あるいは１３６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００６９】
また、第１の実施形態の同調増幅器１は、ＦＥＴやオペアンプあるいはキャパシタや抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。
【００７０】
ところで、上述した第１の実施形態の同調増幅器では、２つの移相回路１０Ｃ、１３０Ｃのそれぞれをキャパシタ１４あるいは１３４を含んで構成したが、キャパシタの代わりにインダクタを用いることもできる。
【００７１】
図９は、前段の移相回路１０Ｃの変形例を示す図であり、ＦＥＴのソース・ドレイン間にＬＲ回路を接続した移相回路１０Ｌの構成が示されている。同図に示す移相回路１０Ｌは、図２に示した移相回路１０Ｃ内の可変抵抗１６とキャパシタ１４からなるＣＲ回路を、インダクタ１７と可変抵抗１６からなるＬＲ回路に置き換えた構成を有している。図９に示すように、可変抵抗１６の一方端がＦＥＴ１２のソースに接続されているとともに、インダクタ１７の一方端が直流電流阻止用のキャパシタ１９を介してＦＥＴ１２のドレインに接続されている。
【００７２】
したがって、ＦＥＴ１２のソースおよびドレインに現れる電圧のそれぞれを可変抵抗１６あるいはインダクタ１７を介して合成した信号が出力端２４から出力される。
【００７３】
図１０は、移相回路１０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００７４】
移相回路１０Ｃについて説明したように、ＦＥＴ１２のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がＥｉ  の交流電圧が現れるため、ソース・ドレイン間の電位差（交流成分）は２Ｅｉ  となる。また、インダクタ１７の両端に現れる電圧ＶＬ１と可変抵抗１６の両端に現れる電圧ＶＲ３とは互いに９０°位相がずれており、これらをベクトル的に合成（加算）したものが、ＦＥＴ１２のソース・ドレイン間の電位差２Ｅｉ  に等しくなる。
【００７５】
したがって、図１０に示すように、電圧Ｅｉ  の２倍を斜辺とし、インダクタ１７の両端電圧ＶＬ１と可変抵抗１６の両端電圧ＶＲ３とが直交する２辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図１０に示す半円の円周に沿ってインダクタ１７の両端電圧ＶＬ１と可変抵抗１６の両端電圧ＶＲ３とが変化する。
【００７６】
ところで、インダクタ１７と可変抵抗１６の接続点とアースとの電位差を出力電圧Ｅｏ  として取り出すものとすると、この出力電圧Ｅｏ  は、図１０に示した半円においてその中心点を始点とし、電圧ＶＬ１と電圧ＶＲ３とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ  に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【００７７】
また、図１０から明らかなように、電圧ＶＬ１と電圧ＶＲ３とは円周上で直角に交わるため、理論的にはＦＥＴ１２のゲートに印加される入力電圧と電圧ＶＬ１との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路１０Ｌ全体の位相シフト量φ１  はその２倍であり、周波数に応じて１８０°から０°まで変化する。しかも、可変抵抗１６の抵抗値Ｒを可変することにより、位相シフト量φ１  を変化させることができる。
【００７８】
なお、移相回路１０Ｌの伝達関数は、可変抵抗１６の抵抗値をＲ、インダクタ１７のインダクタンスをＬ、これら可変抵抗１６とインダクタ１７からなるＬＲ回路の時定数をＴ１  （＝Ｌ／Ｒ）とすると、上述した（２）式で表すことができる。すなわち、時定数を用いて表現すると、図２に示した移相回路１０Ｃと図９に示した移相回路１０Ｌとが等価であることがわかる。
【００７９】
したがって、図１において、前段の移相回路１０Ｃを図９に示す移相回路１０Ｌに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００８０】
特に、前段の移相回路１０Ｃを図９に示す移相回路１０Ｌに置き換えた場合には、前段の移相回路１０Ｌ内のＬＲ回路の時定数ＴはＬ／Ｒであり、後段の移相回路１３０Ｃ内のＣＲ回路の時定数ＴはＣＲであって、それぞれにおいて抵抗値Ｒが分母と分子に分かれるため、例えば半導体基板上に同調増幅器の全体を形成するとともに各可変抵抗をＦＥＴで形成したような場合には、各可変抵抗の抵抗値の温度変化に対する同調周波数の変動を抑制する、いわゆる温度補償が可能となる。この点については、後述する各種の同調増幅器をＣＲ回路を含む移相回路とＬＲ回路を含む移相回路とを組み合わせて構成する場合についても同様である。
【００８１】
図１１は、後段の移相回路１３０Ｃの変形例を示す図であり、オペアンプの入力側にＬＲ回路を接続した移相回路１３０Ｌの構成が示されている。同図に示す移相回路１３０Ｌは、図４に示した移相回路１３０Ｃ内の可変抵抗１３６とキャパシタ１３４からなるＣＲ回路を、インダクタ１３７と可変抵抗１３６からなるＬＲ回路に置き換えた構成を有している。図１１に示すように、インダクタ１３７の一方端が入力端１４２に接続され、インダクタ１３７と可変抵抗１３６の接続点がオペアンプ１３２の非反転入力端子に接続されている。
【００８２】
図１２は、移相回路１３０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００８３】
同図に示すように、可変抵抗１３６の両端に現れる電圧ＶＲ４とインダクタ１３７の両端に現れる電圧ＶＬ２とは互いに９０°位相がずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ  ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図１２に示す半円の円周に沿って可変抵抗１３６の両端電圧ＶＲ４とインダクタ１３７の両端電圧ＶＬ２とが変化する。
【００８４】
また、上述したように電圧ＶＲ４から電圧ＶＬ２をベクトル的に減算したものが出力電圧Ｅｏ  となる。非反転入力端子に印加される電圧ＶＲ４を基準に考えると、入力電圧Ｅｉ  ′と出力電圧Ｅｏ  とは電圧ＶＬ２を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ｅｉ  ′および出力電圧Ｅｏ  を斜辺とし、電圧ＶＬ２の２倍を底辺とする二等辺三角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図１２に示すφ２  で表されることがわかる。
【００８５】
また、図１２から明らかなように、電圧ＶＲ４と電圧ＶＬ２とは円周上で直角に交わるため、理論的には入力電圧Ｅｉ  ′と電圧ＶＣ２との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路１３０Ｌ全体のシフト量φ２  はその２倍であり、周波数に応じて０°から１８０°まで変化する。しかも、可変抵抗１３６の抵抗値Ｒを可変することにより、位相シフト量φ２  を変化させることができる。
【００８６】
なお、移相回路１３０Ｌの伝達関数は、可変抵抗１３６の抵抗値をＲ、インダクタ１３７のインダクタンスをＬ、これら可変抵抗１３６とインダクタ１３７からなるＬＲ回路の時定数をＴ２  （＝Ｌ／Ｒ）とすると、上述した（３）式で表すことができる。すなわち、時定数を用いて表現すると、図４に示した移相回路１３０Ｃと図１１に示した移相回路１３０Ｌとが等価であることがわかる。
【００８７】
したがって、図１において、後段の移相回路１３０Ｃを図１１に示す移相回路１３０Ｌに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００８８】
なお、図１において、前段の移相回路１０Ｃを図９に示す移相回路１０Ｌに置き換えるとともに、後段の移相回路１３０Ｃを図１１に示す移相回路１３０Ｌに置き換えて同調増幅器を構成することもできる。特に、同調増幅器を構成する２つの移相回路をともにＬＲ回路を含むように構成すると、集積回路として同調増幅器を形成した場合に各移相回路に含まれるインダクタのインダクタンスを小さくして周波数ω（＝Ｒ／Ｌ）を高くすることが容易であり、同調周波数を高周波化するのに適している。
【００８９】
また、上述した各種の同調増幅器では、前段に移相回路１０Ｃあるいは１０Ｌを、後段に移相回路１３０Ｃあるいは１３０Ｌをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路１３０Ｃあるいは１３０Ｌを、後段に移相回路１０Ｃあるいは１０Ｌをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【００９０】
（第２の実施形態）
図１３は、本発明を適用した第２の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器２は、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で０°の位相シフトを行う２つの移相回路３０Ｃおよび１１０Ｃと、移相回路１１０Ｃの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路５０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより非反転回路５０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００９１】
図１４は、図１３に示した前段の移相回路３０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路３０Ｃは、ゲートがキャパシタ４８を介して入力端４２に接続されたＦＥＴ３２と、このＦＥＴ３２のソース・ドレイン間に直列に接続された可変抵抗３６およびキャパシタ３４と、ＦＥＴ３２のドレインと正電源との間に接続された抵抗３８と、ＦＥＴ３２のソースとアースとの間に接続された抵抗４０とを含んで構成されている。
【００９２】
ここで、上述したＦＥＴ３２のソースおよびドレインに接続された２つの抵抗４０、３８の抵抗値はほぼ等しく設定されており、入力端４２に印加される入力電圧の交流成分に着目すると、位相が一致した信号がＦＥＴ３２のソースから、位相が反転した信号がＦＥＴ３２のドレインからそれぞれ出力されるようになっている。
【００９３】
なお、ＦＥＴ３２のゲートと入力端４２との間に挿入されたキャパシタ４８は直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、ＦＥＴ３２のゲートとアースとの間に接続された抵抗４６は、ＦＥＴ３２に適切なバイアス電圧を印加するためのものである。
【００９４】
このような構成を有する移相回路３０Ｃにおいて、所定の交流信号が入力端４２に入力されると、すなわちＦＥＴ３２のゲートに所定の交流電圧（入力電圧）が印加されると、ＦＥＴ３２のソースにはこの入力電圧と同相の交流電圧が現れ、反対にＦＥＴ３２のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにＥｉ  とする。
【００９５】
このＦＥＴ３２のソース・ドレイン間にはキャパシタ３４と可変抵抗３６とにより構成される直列回路が接続されている。したがって、ＦＥＴ３２のソースおよびドレインに現れる電圧のそれぞれを可変抵抗３６あるいはキャパシタ３４を介して合成した信号が出力端４４から出力される。
【００９６】
図１５は、移相回路３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００９７】
ＦＥＴ３２のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がＥｉ  の交流電圧が現れるため、ソース・ドレイン間の電位差（交流成分）は２Ｅｉ  となる。また、キャパシタ３４の両端に現れる電圧ＶＣ３と可変抵抗３６の両端に現れる電圧ＶＲ５とは互いに９０°位相がずれており、これらをベクトル的に合成（加算）したものが、ＦＥＴ３２のソース・ドレイン間の電位差２Ｅｉ  に等しくなる。
【００９８】
したがって、図１５に示すように、電圧Ｅｉ  の２倍を斜辺とし、キャパシタ３４の両端電圧ＶＣ３と可変抵抗３６の両端電圧ＶＲ５とが直交する２辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図１５に示す半円の円周に沿ってキャパシタ３４の両端電圧ＶＣ３と可変抵抗３６の両端電圧ＶＲ５とが変化する。
【００９９】
ところで、可変抵抗３６とキャパシタ３４の接続点とアースとの電位差を出力電圧Ｅｏ  として取り出すものとすると、この出力電圧Ｅｏ  は、図１５に示した半円においてその中心点を始点とし、電圧ＶＣ３と電圧ＶＲ５とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ  に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【０１００】
また、図１５から明らかなように、電圧ＶＣ３と電圧ＶＲ５とは円周上で直角に交わるため、理論的にはＦＥＴ３２のゲートに印加される入力電圧と電圧ＶＣ３との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路３０Ｃ全体の位相シフト量φ３  はその２倍であり、周波数に応じて０°から１８０°まで変化する。しかも、可変抵抗３６の抵抗値Ｒを可変することにより、位相シフト量φ３  を変化させることができる。
【０１０１】
図１６は、図１３に示した後段の移相回路１１０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路１１０Ｃは、差動入力増幅器の一種であるオペアンプ１１２と、入力端１２２に入力された信号の位相を所定量シフトさせてオペアンプ１１２の非反転入力端子に入力するキャパシタ１１４および可変抵抗１１６と、入力端１２２とオペアンプ１１２の反転入力端子との間に挿入された抵抗１１８と、オペアンプ１１２の出力端１２４と反転入力端子との間に挿入された抵抗１２０とを含んで構成されている。
【０１０２】
このような構成を有する移相回路１１０Ｃにおいて、所定の交流信号が入力端１２２に入力されると、オペアンプ１１２の非反転入力端子には、可変抵抗１１６の両端に現れる電圧ＶＲ６が印加される。
【０１０３】
また、図１６に示したオペアンプ１１２の２入力（反転入力端子と非反転入力端子）間には電位差が生じないので、オペアンプ１１２の反転入力端子の電位と、キャパシタ１１４と可変抵抗１１６の接続点の電位とは等しくなる。したがって、抵抗１１８の両端には、キャパシタ１１４の両端に現れる電圧ＶＣ４と同じ電圧ＶＣ４が現れる。
【０１０４】
ここで、抵抗１１８と抵抗１２０の各抵抗値が等しい場合には、これら２つの抵抗１１８、１２０に同じ電流が流れるため、抵抗１２０の両端にも電圧ＶＣ４が現れる。しかも、これら２つの抵抗１１８、１２０の各両端に現れる電圧ＶＣ４はベクトル的に同方向を向いており、オペアンプ１１２の反転入力端子（電圧ＶＲ６）を基準にして考えると、抵抗１１８の両端電圧ＶＣ４をベクトル的に加算したものが入力電圧Ｅｉ  ′に、抵抗１２０の両端電圧Ｃ４をベクトル的に減算したものが出力電圧Ｅｏ  になる。
【０１０５】
図１７は、後段の移相回路１１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【０１０６】
同図に示すように、可変抵抗１１６の両端に現れる電圧ＶＲ６とキャパシタ１１４の両端に現れる電圧ＶＣ４とは互いに９０°位相がずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ  ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図１７に示す半円の円周に沿って可変抵抗１１６の両端電圧ＶＲ６とキャパシタ１１４の両端電圧ＶＣ４とが変化する。
【０１０７】
また、上述したように電圧ＶＲ６から電圧ＶＣ４をベクトル的に減算したものが出力電圧Ｅｏ  となる。非反転入力端子に印加される電圧ＶＲ６を基準に考えると、入力電圧Ｅｉ  ′と出力電圧Ｅｏ  とは電圧ＶＣ４を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ｅｉ  ′および出力電圧Ｅｏ  を斜辺とし、電圧ＶＣ４の２倍を底辺とする二等辺角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図１７に示すφ４  で表されることがわかる。
【０１０８】
また、図１７から明らかなように、電圧ＶＲ６と電圧ＶＣ４とは円周上で直角に交わるため、理論的には入力電圧Ｅｉ  ′と電圧ＶＲ６との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路１１０Ｃ全体のシフト量φ４  はその２倍であり、周波数に応じて１８０°から０°まで変化する。しかも、可変抵抗１１６の抵抗値Ｒを可変することにより、位相シフト量φ４  を変化させることができる。
【０１０９】
このようにして、２つの移相回路３０Ｃ、１１０Ｃのそれぞれにおいて位相が所定量シフトされる。しかも、図１５および図１７に示すように、各移相回路３０Ｃ、１１０Ｃにおける入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において２つの移相回路３０Ｃ、１１０Ｃの全体により位相シフト量が０°となる信号が出力される。
【０１１０】
また、図１３に示した非反転回路５０は図１に示したものであり、抵抗５４、５６の抵抗比によって決まる増幅度を有するバッファとして機能するとともに、入力信号の位相を変えずに出力する。
【０１１１】
この非反転回路５０の出力は、出力端子９２から同調増幅器２の出力として取り出されるとともに、帰還抵抗７０を介して前段の移相回路３０Ｃの入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された電圧が移相回路３０Ｃの入力端（図１４に示した入力端４２）に印加されている。
【０１１２】
また、上述した非反転回路５０の増幅度を調整することにより、図１３に構成を示す同調増幅器２のループゲインをほぼ１に設定することができる。すなわち、実際には前段の移相回路３０Ｃを通すことにより信号振幅の減衰が生じた分を非反転回路５０で補うことにより、ループゲインをほぼ１に設定することが可能となる。
【０１１３】
ところで、前段の移相回路３０Ｃの伝達関数Ｋ２１は、可変抵抗３６の抵抗値をＲ、キャパシタ３４の静電容量をＣ、これら可変抵抗３６とキャパシタ３４からなるＣＲ回路の時定数をＴ１  とすると、
【数６】
0003628388.tif 000007
となる。ここで、ｋは入出力信号の減衰比であり、１以下の値となる。
【０１１４】
また、後段の移相回路１１０Ｃの伝達関数Ｋ３１は、可変抵抗１１６の抵抗値をＲ、キャパシタ１１４の静電容量をＣ、これら可変抵抗１１６とキャパシタ１１４からなるＣＲ回路の時定数をＴ２  とすると、
【数７】
0003628388.tif 000008
となる。したがって、移相回路３０Ｃ、１１０Ｃと利得１／ｋの非反転回路５０を接続した場合の全体の伝達関数Ｋ１１は、
【数８】
0003628388.tif 000009
となって、第１の実施形態の同調増幅器１について計算した（４）式と同じとなる。すなわち、第２のの実施形態の同調増幅器２全体の伝達関数も（５）式に示したＡをそのまま適用することができる。
【０１１５】
したがって、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（各移相回路の時定数が異なる場合には、ω＝１／√（Ｔ１  ・Ｔ２  ）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であることがわかる。換言すれば、図８に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【０１１６】
このように、この実施形態の同調増幅器２によれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路３０Ｃ、１１０Ｃ内の可変抵抗３６あるいは１１６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【０１１７】
また、第２の実施形態の同調増幅器２は、ＦＥＴやオペアンプあるいはキャパシタや抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器２の全体を半導体基板上に形成して集積回路とすることも容易である。
【０１１８】
ところで、上述した第２の実施形態の同調増幅器２では、２つの移相回路３０Ｃ、１１０Ｃのそれぞれをキャパシタ３４あるいは１１４を含んで構成したが、キャパシタの代わりにインダクタを用いることもできる。
【０１１９】
図１８は、前段の移相回路３０Ｃの変形例を示す図であり、ＦＥＴのソース・ドレイン間にＬＲ回路を接続した移相回路３０Ｌの構成が示されている。同図に示す移相回路３０Ｌは、図１４に示した移相回路３０Ｃ内のキャパシタ３４と可変抵抗３６からなるＣＲ回路を、可変抵抗３６とインダクタ３７からなるＬＲ回路に置き換えた構成を有している。図１８に示すように、インダクタ３７の一方端が直流阻止用のキャパシタ３９を介してＦＥＴ３２のソースに接続されているとともに、可変抵抗３６の一方端がＦＥＴ３２のドレインに接続されている。
【０１２０】
したがって、ＦＥＴ３２のソースおよびドレインに現れる電圧のそれぞれをインダクタ３７あるいは可変抵抗３６を介して合成した信号が出力端４４から出力される。
【０１２１】
図１９は、移相回路３０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【０１２２】
移相回路３０Ｃについて説明したように、ＦＥＴ３２のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がＥｉ  の交流電圧が現れるため、ソース・ドレイン間の電位差（交流成分）は２Ｅｉ  となる。また、可変抵抗３６の両端に現れる電圧ＶＲ７とインダクタ３７の両端に現れる電圧ＶＬ３とは互いに９０°位相がずれており、これらをベクトル的に合成（加算）したものが、ＦＥＴ３２のソース・ドレイン間の電位差２Ｅｉ  に等しくなる。
【０１２３】
したがって、図１９に示すように、電圧Ｅｉ  の２倍を斜辺とし、可変抵抗３６の両端電圧ＶＲ７とインダクタ３７の両端電圧ＶＬ３とが直交する２辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図１９に示す半円の円周に沿って可変抵抗３６の両端電圧ＶＲ７とインダクタ３７の両端電圧ＶＬ３とが変化する。
【０１２４】
ところで、可変抵抗３６とインダクタ３７の接続点とアースとの電位差を出力電圧Ｅｏ  として取り出すものとすると、この出力電圧Ｅｏ  は、図１９に示した半円においてその中心点を始点とし、電圧ＶＲ７と電圧ＶＬ３とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ  に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【０１２５】
また、図１９から明らかなように、電圧ＶＲ７と電圧ＶＬ３とは円周上で直角に交わるため、理論的にはＦＥＴ３２のゲートに印加される入力電圧と電圧ＶＲ７との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路３０Ｌ全体の位相シフト量φ３  はその２倍であり、周波数に応じて０°から１８０°まで変化する。しかも、可変抵抗３６の抵抗値Ｒを可変することにより、位相シフト量φ３  を変化させることができる。
【０１２６】
なお、移相回路３０Ｌの伝達関数は、可変抵抗３６の抵抗値をＲ、インダクタ３７のインダクタンスをＬ、これら可変抵抗３６とインダクタ３７からなるＬＲ回路の時定数をＴ１  （＝Ｌ／Ｒ）とすると、上述した（６）式で表すことができる。すなわち、時定数を用いて表現すると、図１４に示した移相回路３０Ｃと図１８に示した移相回路３０Ｌとが等価であることがわかる。
【０１２７】
したがって、図１３において、前段の移相回路３０Ｃを図１８に示す移相回路３０Ｌに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【０１２８】
図２０は、後段の移相回路１１０Ｃの変形例を示す図であり、オペアンプの入力側にＬＲ回路を接続した移相回路１１０Ｌの構成が示されている。同図に示す移相回路１１０Ｌは、図１６に示した移相回路１１０Ｃ内のキャパシタ１１４と可変抵抗１１６からなるＣＲ回路を、可変抵抗１１６とインダクタ１１７からなるＬＲ回路に置き換えた構成を有している。図２０に示すように、可変抵抗１１６の一方端が入力端１２２に接続され、可変抵抗１１６とインダクタ１１７の接続点がオペアンプ１１２の非反転入力端子に接続されている。
【０１２９】
図２１は、移相回路１１０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【０１３０】
同図に示すように、インダクタ１１７の両端に現れる電圧ＶＬ４と可変抵抗１１６の両端に現れる電圧ＶＲ８とは互いに９０°位相がずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ  ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図２１に示す半円の円周に沿ってインダクタ１１７の両端電圧ＶＬ４と可変抵抗１１６の両端電圧ＶＲ８とが変化する。
【０１３１】
また、上述したように電圧ＶＬ４から電圧ＶＲ８をベクトル的に減算したものが出力電圧Ｅｏ  となる。非反転入力端子に印加される電圧ＶＬ４を基準に考えると、入力電圧Ｅｉ  ′と出力電圧Ｅｏ  とは電圧ＶＲ８を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ｅｉ  ′および出力電圧Ｅｏ  を斜辺とし、電圧ＶＲ８の２倍を底辺とする二等辺三角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図２１に示すφ４  で表されることがわかる。
【０１３２】
また、図２１から明らかなように、電圧ＶＬ４と電圧ＶＲ８とは円周上で直角に交わるため、理論的には入力電圧Ｅｉ  ′と電圧ＶＬ４との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路１１０Ｌ全体のシフト量φ４  はその２倍であり、周波数に応じて１８０°から０°まで変化する。しかも、可変抵抗１１６の抵抗値Ｒを可変することにより、位相シフト量φ４  を変化させることができる。
【０１３３】
なお、移相回路１１０Ｌの伝達関数は、可変抵抗１１６の抵抗値をＲ、インダクタ１１７のインダクタンスをＬ、これら可変抵抗１１６とインダクタ１１７からなるＬＲ回路の時定数をＴ３１（＝Ｌ／Ｒ）とすると、上述した（７）式で表すことができる。すなわち、時定数を用いて表現すると、図１６に示した移相回路１１０Ｃと図２０に示した移相回路１１０Ｌとが等価であることがわかる。
【０１３４】
したがって、図１３において、後段の移相回路１１０Ｃを図２０に示す移相回路１１０Ｌに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【０１３５】
なお、図１３において、前段の移相回路３０Ｃを図１８に示す移相回路３０Ｌに置き換えるとともに、後段の移相回路１１０Ｃを図２０に示す移相回路１１０Ｌに置き換えて同調増幅器を構成することもできる。
【０１３６】
また、上述した各種の同調増幅器では、前段に移相回路３０Ｃあるいは３０Ｌを、後段に移相回路１１０Ｃあるいは１１０Ｌをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路１１０Ｃあるいは１１０Ｌを、後段に移相回路３０Ｃあるいは３０Ｌをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【０１３７】
（その他の実施形態）
ところで、上述した各実施形態の同調増幅器は、２つの移相回路と非反転回路によって構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、移相回路と非反転回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【０１３８】
図２２は、２つの移相回路と非反転回路を組み合わせて同調増幅器を構成した場合において、その接続状態を示す図である。なお、これらの図において、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子７０ａとして帰還抵抗７０を、入力側インピーダンス素子７４ａとして入力抵抗７４を使用する。
【０１３９】
但し、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにキャパシタにより、あるいは帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにインダクタにより形成するようにしてもよい。または、抵抗やキャパシタあるいはインダクタを組み合わせることにより、インピーダンスの実数分および虚数分の比を同時に調整しうるようにして各インピーダンス素子を形成してもよい。
【０１４０】
図２２（Ａ）には２つの移相回路の後段に非反転回路５０を配置した構成が示されており、図１に示した同調増幅器１あるいは図１３に示した同調増幅器２に対応している。このように、後段に非反転回路５０を配置した場合には、この非反転回路５０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【０１４１】
図２２（Ｂ）には２つの移相回路の間に非反転回路５０を配置した構成が示されている。このように、中間に非反転回路５０を配置した場合には、前段の移相回路と後段の移相回路の相互干渉を完全に防止することができる。
【０１４２】
図２２（Ｃ）には２つの移相回路のさらに前段に非反転回路５０を配置した構成が示されている。このように、前段に非反転回路５０を配置した場合には、前段の移相回路に対する帰還側インピーダンス素子７０ａや入力側インピーダンス素子７４ａの影響を最小限に抑えることができる。
【０１４３】
また、上述した各実施形態において示した移相回路には可変抵抗１６等が含まれている。これらの可変抵抗は、具体的には接合型あるいはＭＯＳ型のＦＥＴを用いて実現することができる。
【０１４４】
図２３は、図１に示した同調増幅器１を構成する２種類の移相回路内の可変抵抗をＦＥＴに置き換えた場合の移相回路の構成を示す図である。同図（Ａ）には、移相回路１０Ｃにおいて可変抵抗１６をＦＥＴに置き換えた構成が示されている。同図（Ｂ）には、移相回路１３０Ｃにおいて可変抵抗１３６をＦＥＴに置き換えた構成が示されている。
【０１４５】
このように、ＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗１６あるいは１３６の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができるため、同調増幅器の同調周波数を任意に変更することができる。
【０１４６】
なお、図２３に示した各移相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチャネルのＦＥＴによって構成したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成するようにしてもよい。抵抗値を可変する場合にはこのゲート電圧の大きさを変えればよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１４７】
また、図２３には図１に示した同調増幅器１を構成する２つの移相回路１０Ｃ、１３０Ｃ内の可変抵抗をＦＥＴに置き換えた場合について説明したが、図１３に示す同調増幅器２を構成する２つの移相回路３０Ｃ、１１０Ｃ内の可変抵抗をＦＥＴに置き換える場合や、図９等に示すその他の移相回路内の可変抵抗をＦＥＴに置き換える場合も同様である。
【０１４８】
また、上述した各実施形態において示した移相回路は、キャパシタ１４等と直列に接続された可変抵抗の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、キャパシタ１４等を可変容量素子によって形成し、その静電容量を変化させることにより全体の同調周波数を変えるようにしてもよい。
【０１４９】
図２４は、図１に示した同調増幅器１を構成する２種類の移相回路内のキャパシタを可変容量ダイオードに置き換えた場合の移相回路の構成を示す図である。同図（Ａ）には、移相回路１０Ｃにおいて可変抵抗１６を固定抵抗に置き換えるとともにキャパシタ１４を可変容量ダイオードに置き換えた構成が示されている。同図（Ｂ）には、移相回路１３０Ｃにおいて可変抵抗１３６を固定抵抗に置き換えるとともにキャパシタ１３４を可変容量ダイオードに置き換えた構成が示されている。
【０１５０】
なお、図２４（Ａ）、（Ｂ）において、可変容量ダイオードに直列に接続されたキャパシタは、可変容量ダイオードのアノード・カソード間に逆バイアス電圧を印加する際にその直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、図２４（Ａ）、（Ｂ）に示したキャパシタの両端の電位は直流成分をみると一定であるため、交流成分の振幅より大きな逆バイアス電圧をアノード・カソード間に印加することにより、各可変容量ダイオードを容量可変のキャパシタとして機能させることができる。
【０１５１】
このように、キャパシタ１４あるいは１３４を可変容量ダイオードで構成し、そのアノード・カソード間に印加する逆バイアス電圧の大きさを可変に制御してこの可変容量ダイオードの静電容量をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調増幅器の同調周波数を任意に変更することができる。
【０１５２】
ところで、上述した図２４（Ａ）、（Ｂ）では可変容量素子として可変容量ダイオードを用いたが、ソースおよびドレインを直流的に固定電位に接続するとともにゲートに可変電圧を印加したＦＥＴを用いるようにしてもよい。上述したように、図２４（Ａ）、（Ｂ）に示した可変容量ダイオードの両端電位は直流的に固定されているため、これらの可変容量ダイオードを上述したＦＥＴに置き換えるだけでよく、ゲートに印加する電圧を可変することによりゲート容量、すなわちＦＥＴが有する静電容量を変えることができる。
【０１５３】
また、上述した図２４（Ａ）、（Ｂ）では可変容量ダイオードの静電容量のみを可変したが、同時に可変抵抗の抵抗値を可変するようにしてもよい。また、これらの可変抵抗を図２３に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１５４】
なお、図２４には図１に示した同調増幅器１を構成する２つの移相回路１０Ｃ、１３０Ｃ内のキャパシタを可変容量素子に置き換えた場合について説明したが、図１３に示す同調増幅器２を構成する２つの移相回路３０Ｃ、１１０Ｃ内のキャパシタを可変容量素子に置き換える場合も同様である。
【０１５５】
また、、上述した各実施形態において示した移相回路は、インダクタ１７等と直列に接続された可変抵抗の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、インダクタ１７等を可変インダクタによって形成し、そのインダクタンスを変化させることにより全体の同調周波数を変えるようにしてもよい。
【０１５６】
図２５は、各種の移相回路内のインダクタを可変インダクタに置き換えた場合の構成を示す図である。同図（Ａ）には、図９に示した移相回路１０Ｌにおいてインダクタ１７を可変インダクタ１７ａに置き換えた構成が示されている。同図（Ｂ）には、図１１に示した移相回路１３０Ｌにおいてインダクタ１３７を可変インダクタ１３７ａに置き換えた構成が示されている。
【０１５７】
このように、インダクタ１７あるいは１３７を可変インダクタ１７ａあるいは１３７ａに置き換えて、それらが有するインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【０１５８】
また、上述した図２５（Ａ）、（Ｂ）では可変インダクタ１７ａ等のインダクタンスのみを可変したが、同時に可変抵抗の抵抗値を可変するようにしてもよい。また、図２５では図９あるいは図１１に示した移相回路内のインダクタ１７等を可変インダクタに置き換えた場合について説明したが、図１８に示した移相回路３０Ｌ内のインダクタ３７あるいは図２０に示した移相回路１１０Ｌ内のインダクタ１１７を可変インダクタに置き換える場合も同様である。
【０１５９】
ところで、上述したように可変抵抗や可変容量素子あるいは可変インダクタを用いる場合の他、素子定数が異なる複数の抵抗あるいはキャパシタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。同様に、キャパシタの代わりに静電容量がＣ、２Ｃ、４Ｃ、…といった２のｎ乗の系列の複数のキャパシタを用意しておいて、１つあるいは任意の複数を選択して並列接続することにより、等間隔の静電容量の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばＡＭラジオに本実施形態の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
【０１６０】
図２６は、図２５に示した可変インダクタ１７ａ等の具体例を示す図であり、半導体基板上に形成された平面構造の概略が示されている。なお、同図に示す可変インダクタ１７ａの構造は、そのまま可変インダクタ１３７ａ等にも適用することができる。
【０１６１】
同図に示す可変インダクタ１７ａは、半導体基板３１０上に形成された渦巻き形状のインダクタ導体３１２と、その外周を周回するように形成された制御用導体３１４と、これらインダクタ導体３１２および制御用導体３１４の両方を覆うように形成された絶縁性磁性体３１８とを含んで構成されている。
【０１６２】
上述した制御用導体３１４は、制御用導体３１４の両端に可変のバイアス電圧を印加するために可変電圧電源３１６が接続され、この可変電圧電源３１６によって印加する直流バイアス電圧を可変に制御することにより、制御用導体３１４に流れるバイアス電流を変化させることができる。
【０１６３】
また、半導体基板３１０は、例えばｎ型シリコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例えばゲルマニウムやアモルファスシリコン等の非晶質材料）が用いられる。また、インダクタ導体３１２は、アルミニウムや金等の金属薄膜あるいはポリシリコン等の半導体材料を渦巻き形状に形成されている。
【０１６４】
なお、図２６に示した半導体基板３１０には、可変インダクタ１７ａの他に図９等に示した移相回路を含む同調増幅器の他の構成部品が形成されている。
【０１６５】
図２７は、図２６に示した可変インダクタ１７ａのインダクタ導体３１２および制御用導体３１４の形状をさらに詳細に示す図である。
【０１６６】
同図に示すように、内周側に位置するインダクタ導体３１２は、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極３２２、３２４が接続されている。同様に、外周側に位置する制御用導体３１４は、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極３２６、３２８が接続されている。
【０１６７】
図２８は、図２７のＡ−Ａ線拡大断面図であり、インダクタ導体３１２と制御用導体３１４を含む絶縁性磁性体３１８の横断面が示されている。
【０１６８】
同図に示すように、半導体基板３１０表面に絶縁性の磁性体膜３１８ａを介してインダクタ導体３１２および制御用導体３１４が形成されており、さらにその表面に絶縁性の磁性体膜３１８ｂが被覆形成されている。これら２つの磁性体膜３１８ａ、３１８ｂによって図２６に示した絶縁性磁性体３１８が形成されている。
【０１６９】
例えば、磁性体膜３１８ａ、３１８ｂとしては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。また、これらの磁性体膜の材質や形成方法については各種のものが考えられ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法（ＭＢＥ法）、化学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜を形成する方法等がある。
【０１７０】
なお、絶縁膜３３０は、非磁性体材料によって形成されており、インダクタ導体３１２および制御用導体３１４の各周回部分の間を覆っている。このようにして各周回部分間の磁性体膜３１８ａ、３１８ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体３１２が発生する磁束を有効に利用して大きなインダクタンスを有する可変インダクタ１７ａを実現することができる。
【０１７１】
このように、図２６等に示した可変インダクタ１７ａは、インダクタ導体３１２と制御用導体３１４とを覆うように絶縁性磁性体３１８（磁性体膜３１８ａ、３１８ｂ）が形成されており、制御用導体３１４に流す直流バイアス電流を可変に制御することにより、上述した絶縁性磁性体３１８を磁路とするインダクタ導体３１２の飽和磁化特性が変化し、インダクタ導体３１２が有するインダクタンスが変化する。
【０１７２】
したがって、インダクタ導体３１２のインダクタンスそのものを直接変化させることができ、しかも、半導体基板３１０上に薄膜形成技術や半導体製造技術を用いて形成することができるため製造が容易となる。さらに、半導体基板３１０上には同調増幅器１等の他の構成部品を形成することも可能であるため、各実施形態の同調増幅器の全体を集積化によって一体形成する場合に適している。
【０１７３】
なお、図２６等に示した可変インダクタ１７ａは、インダクタ導体３１２と制御用導体３１４とを交互に周回させたり、インダクタ導体３１２と制御用導体３１４とを重ねて形成するようにしてもよい。いずれの場合であっても、制御用導体３１４に流す直流バイアス電流を変化させることにより絶縁性磁性体３１８の飽和磁化特性を変えることができ、インダクタ導体３１２が有するインダクタンスをある範囲で変化させることができる。
【０１７４】
また、図２６等に示した可変インダクタ１７ａは、半導体基板３１０上にインダクタ導体３１２等を形成する場合を例にとり説明したが、セラミックス等の絶縁性あるいは導電性の各種基板上に形成するようにしてもよい。
【０１７５】
また、磁性体膜３１８ａ、３１８ｂとして絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を上述した絶縁性の磁性体膜３１８ａ等に置き換えて使用すると、インダクタ導体３１２等の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体３１２等を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【０１７６】
特に、メタル粉等の導電性材料は、ガンマ・フェライト等の絶縁性材料に比べると透磁率が大きいため、大きなインダクタンスを確保することができる利点がある。
【０１７７】
また、図２６等に示した可変インダクタ１７ａは、インダクタ導体３１２と制御用導体３１４の両方の全体を絶縁性磁性体３１８で覆うようにしたが、一部のみを覆って磁路を形成するようにしてもよい。このように、磁路となる絶縁性磁性体（あるいは導電性磁性体でもよい）を部分的に形成した場合には、磁路が狭まることによりインダクタ導体３１２および制御用導体３１４によって生じる磁束が飽和しやすくなる。したがって、制御用導体３１４に少ないバイアス電流を流した場合であっても磁束が飽和し、少ないバイアス電流を可変に制御することによりインダクタ導体３１２のインダクタンスを変えることができる。このため、制御系の構造を簡略化することができる。
【０１７８】
また、図２６等に示した可変インダクタ１７ａは、インダクタ導体３１２と制御用導体３１４とを同心状に巻回して形成したが、これら各導体を半導体基板３１０表面の隣接した位置に形成してそれらの間を絶縁性あるいは導電性の磁性体によって形成した磁路によって磁気結合させてもよい。
【０１７９】
図２９は、インダクタ導体と制御用導体とを隣接した位置に並べて形成した場合の可変インダクタ１７ｂの概略を示す平面図である。
【０１８０】
同図に示す可変インダクタ１７ｂは、半導体基板３１０上に形成された渦巻き形状のインダクタ導体３１２ａと、このインダクタ導体３１２ａと隣接した位置に形成された渦巻き形状の制御用導体３１４ａと、インダクタ導体３１２ａと制御用導体３１４ａの各渦巻き中心を覆うように形成された絶縁性磁性体（あるいは導電性磁性体）３１９とを含んで構成されている。
【０１８１】
図２６等に示した可変インダクタ１７ａと同様に、制御用導体３１４ａにはその両端に可変のバイアス電圧を印加するために可変電圧電源３１６が接続されており、この可変電圧電源３１６によって印加するバイアス電圧を可変に制御することにより、制御用導体３１４ａに流れる所定のバイアス電流を変化させることができる。
【０１８２】
上述した可変インダクタ１７ｂは、インダクタ導体３１２ａと制御用導体３１４ａの各渦巻き中心を通るように環状の絶縁性磁性体３１９（磁性体膜３１９ａ、３１９ｂ）が形成されている。したがって、制御用導体３１４ａに流す直流バイアス電流を可変に制御することにより、上述した磁性体３１９を磁路とするインダクタ導体３１２ａの飽和磁化特性が変化し、インダクタ導体３１２ａが有するインダクタンスも変化する。
【０１８３】
また、上述した各実施形態の同調増幅器１等を半導体基板上に形成した場合には、キャパシタ１４等としてあまり大きな静電容量を設定することができない。したがって、半導体基板上に実際に形成したキャパシタの小さな静電容量を回路を工夫することにより、見かけ上大きくすることができれば時定数Ｔを大きな値に設定して同調周波数の低周波数化を図る際に都合がよい。
【０１８４】
図３０は、図１等に示した移相回路１０Ｃ等に用いたキャパシタ１４等を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるキャパシタの静電容量を見かけ上大きくみせる静電容量変換回路として機能する。なお、図３０に示した回路全体が移相回路１０Ｃ等に含まれるキャパシタ１４等に対応している。
【０１８５】
図３０に示す静電容量変換回路１４ａは、所定の静電容量Ｃ０  を有するキャパシタ２１０と、２つのオペアンプ２１２、２１４と、４つの抵抗２１６、２１８、２２０、２２２とを含んで構成されている。
【０１８６】
１段目のオペアンプ２１２は、出力端子と反転入力端子との間に抵抗２１８（この抵抗値をＲ１８とする）が接続されており、さらにこの反転入力端子が抵抗２１６（この抵抗値をＲ１６とする）を介して接地されている。
【０１８７】
１段目のオペアンプ２１２の非反転入力端子に印加される電圧Ｅ１  と出力端子に現れる電圧Ｅ２  との間には、
【数９】
0003628388.tif 000010
の関係がある。この１段目のオペアンプ２１２は、主にインピーダンス変換を行うバッファとして機能するものであり、利得は１であってもよい。利得１の場合とはＲ１８／Ｒ１６＝０のとき、すなわちＲ１６を無限大（抵抗２１６を除去すればよい）、あるいはＲ１８を０Ω（直結すればよい）に設定する。
【０１８８】
また、２段目のオペアンプ２１４は、出力端子と反転入力端子との間に抵抗２２２（この抵抗値をＲ２２とする）が接続されているとともに反転入力端子と上述したオペアンプ２１２の出力端子との間に抵抗２２０（この抵抗値をＲ２０とする）が接続されており、さらに非反転入力端子が接地されている。
【０１８９】
２段目のオペアンプ２１４の出力端子に現れる電圧をＥ３  とすると、この電圧Ｅ３  と１段目のオペアンプ２１２の出力端子に現れる電圧Ｅ２  との間には、
【数１０】
0003628388.tif 000011
の関係がある。このように２段目のオペアンプ２１４は反転増幅器として機能するものであり、その入力側を高インピーダンスに設定するために１段目のオペアンプ２１２が使用されている。
【０１９０】
また、このような接続がなされた１段目のオペアンプ２１２の非反転入力端子と２段目のオペアンプ２１４の出力端子との間には、上述したように所定の静電容量を有するキャパシタ２１０が接続されている。
【０１９１】
図３０に示した静電容量変換回路１４ａにおいて、キャパシタ２１０を除く回路全体の伝達関数をＫ４  とすると、静電容量変換回路１４ａは図３１に示すシステム図で表すことができる。図３２は、これをミラーの定理によって変換したシステム図である。
【０１９２】
図３１に示したインピーダンスＺ０  を用いて図３２に示したインピーダンスＺ１  を表すと、
【数１１】
0003628388.tif 000012
となる。ここで、図３０に示した静電容量変換回路１４ａの場合には、インピーダンスＺ０  ＝１／（ｊωＣ０  ）であり、これを（１１）式に代入して、
【数１２】
0003628388.tif 000013
【数１３】
0003628388.tif 000014
となる。この（１３）式は、静電容量変換回路１４ａにおいてキャパシタ２１０が有する静電容量Ｃ０  が見掛け上は（１−Ｋ４）倍になったことを示している。したがって、増幅器の利得Ｋ４  が負の場合には（１−Ｋ４）は常に１より大きくなるため、静電容量Ｃ０  を大きいほうに変化させることができる。
【０１９３】
ところで、図３０に示した静電容量変換回路１４ａにおける増幅器の利得、すなわちオペアンプ２１２と２１４の全体により構成される増幅器の利得Ｋ４  は、（９）式および（１０）式から、
【数１４】
0003628388.tif 000015
となる。この（１４）式を（１３）式に代入すると、
【数１５】
0003628388.tif 000016
となる。したがって、４つの抵抗２１６、２１８、２２０、２２２の抵抗値を所定の値に設定することにより、２つの端子２２４、２２６間の見掛け上の静電容量Ｃを大きくすることができる。
【０１９４】
また、１段目のオペアンプ２１２による増幅器の利得が１の場合、すなわち上述したようにＲ１６を無限大（抵抗２１６を除去）、あるいはＲ１８を０Ωに設定したときであってＲ１８／Ｒ１６＝０の場合には、上述した（１５）式は簡略化されて、
【数１６】
0003628388.tif 000017
となる。
【０１９５】
このように、上述した静電容量変換回路１４ａは、抵抗２２０と抵抗２２２との抵抗比Ｒ２２／Ｒ２０あるいは抵抗２１６と抵抗２１８との抵抗比Ｒ１８／Ｒ１６を変えることにより、実際に半導体基板上に形成するキャパシタ２１０の静電容量Ｃ０  を見掛け上大きい方に変換することができる。そのため、半導体基板上に図１等に示した同調増幅器１等の全体を形成するような場合には、半導体基板上に小さな静電容量Ｃ０  を有するキャパシタ２１０を形成しておいて、図３０に示した回路によって大きな静電容量Ｃに変換することができ、集積化に際して好都合となる。特に、このようにして大きな静電容量を確保することができれば、図１に示した同調増幅器１等の全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【０１９６】
また、抵抗２１６、２１８、２２０、２２２の中の少なくとも１つを可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、容易に静電容量が可変のキャパシタを形成することができる。したがって、このキャパシタを図２４に示した可変容量ダイオードの代わりに使用することにより、位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０１９７】
なお、上述したように第１段目のオペアンプ２１２は入力インピーダンスを高くするためのバッファとして用いているため、このオペアンプ２１２をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０１９８】
ところで、上述した図３０では、所定の利得を有する増幅器とキャパシタとを組み合わせることにより、見かけ上の静電容量を実際にキャパシタ素子が有する静電容量より大きくする場合を説明したが、キャパシタの代わりにインダクタを用い、このインダクタが有するインダクタンスを見かけ上大きくすることもできる。
【０１９９】
すなわち、上述したように図３１に示したインピーダンスＺ０  を用いて図３２に示したインピーダンスＺ１  を表すと（１１）式のようになる。ここで、インダクタンスＬ０  を有するインダクタの場合には、インピーダンスＺ０  ＝ｊωＬ０  であり、これを（１１）式に代入して、
【数１７】
0003628388.tif 000018
【数１８】
0003628388.tif 000019
となる。この（１８）式は、実際にインダクタ素子が有するインダクタンスが見かけ上１／（１−Ｋ４  ）倍になったことを示しており、利得Ｋ４  が０から１の間に設定されているときには見かけ上のインダクタンスが大きくなることがわかる。
【０２００】
図３３は、図９等に示した移相回路１０Ｌ等に用いたインダクタ１７等を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるインダクタ素子（インダクタ導体）のインダクタンスを見かけ上大きくみせるインダクタンス変換回路として機能する。なお、図３３に示した回路全体が移相回路１０Ｌに含まれるインダクタ１７等に対応している。
【０２０１】
図３３に示すインダクタンス変換回路１７ｃは、所定のインダクタンスＬ０  を有するインダクタ２６０と、２つのオペアンプ２６２、２６４と、２つの抵抗２６６、２６８とを含んで構成されている。
【０２０２】
１段目のオペアンプ２６２は、出力端子が反転入力端子に接続された利得１の非反転増幅器であって、主にインピーダンス変換を行うバッファとして機能する。同様に、２段目のオペアンプ２６４も出力端子が反転入力端子に接続されており、利得１の非反転増幅器として機能する。また、これら２つの非反転増幅器の間には抵抗２６６と２６８による分圧回路が挿入されている。
【０２０３】
このように、間に分圧回路を挿入することにより、２つの非反転増幅器を含む増幅器全体の利得を０から１の間で自由に設定することができる。
【０２０４】
図３３に示したインダクタンス変換回路１７ｃにおいて、インダクタ２６０を除く回路（増幅器）全体の伝達関数をＫ４  とすると、この利得Ｋ４  は抵抗２６６と２６８によって構成される分圧回路の分圧比によって決まり、それぞれの抵抗値をＲ６６、Ｒ６８とすると、
【数１９】
0003628388.tif 000020
となる。この利得Ｋ４  を（１８）式に代入して見かけ上のインダクタンスＬを計算すると、
【数２０】
0003628388.tif 000021
となる。したがって、抵抗２６６と２６８の抵抗比Ｒ６８／Ｒ６６を大きくすることにより、２つの端子２５４、２５６間の見かけ上のインダクタンスＬを大きくすることができる。例えば、Ｒ６８＝Ｒ６６の場合には、（２０）式からインダクタンスＬをＬ０  の２倍にすることができる。
【０２０５】
このように、上述したインダクタンス変換回路１７ｃは、２つの非反転増幅器の間に挿入された分圧回路の分圧比を変えることにより、実際に接続されているインダクタ２６０のインダクタンスＬ０  を見かけ上大きくすることができる。そのため、半導体基板上に図９等に示した移相回路を含む同調増幅器の全体を形成するような場合には、半導体基板上に小さなインダクタンスＬ０  を有するインダクタ２６０をスパイラル状の導体等によって形成しておいて、図３３に示したインダクタンス変換回路によって大きなインダクタンスＬに変換することができ、集積化に際して好都合となる。特に、このようにして大きなインダクタンスを確保することができれば、同調増幅器の同調周波数を比較的低い周波数領域まで下げることが容易となる。また、集積化を行うことにより、同調増幅器全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【０２０６】
なお、抵抗２６６、２６８による分圧回路の分圧比を固定した場合の他、これら２つの抵抗２６６、２６８の少なくとも一方を可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、この分圧比を連続的に変化させてもよい。この場合には、図３３に示したオペアンプ２６２、２６４を含んで構成される増幅器全体の利得が変わり、端子２５４、２５６間のインダクタンスＬも連続的に変化する。したがって、このインダクタンス変換回路１７ｃを図２５に示した可変インダクタ１７ａ等の代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０２０７】
また、図３３に示したインダクタンス変換回路１７ｃは、２つのオペアンプ２６２、２６４を含む増幅器全体の利得が１以下に設定されているため、全体をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０２０８】
なお、この発明は上述した各種の実施形態に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【０２０９】
例えば、図１等に示した各同調増幅器においては、帰還側インピーダンス素子として抵抗値が固定の帰還抵抗７０を用い、入力側インピーダンス素子として抵抗値が固定の入力抵抗７４を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して最大減衰量を任意に変更可能に形成してもよい。この場合に、可変抵抗を図２３に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０２１０】
同様に、帰還側インピーダンス素子および入力側インピーダンス素子をキャパシタとした場合には少なくとも一方を可変容量ダイオードやゲート容量可変のＦＥＴにより構成して最大減衰量を任意に変更可能に形成してもよい。
【０２１１】
また、上述した実施形態の同調増幅器１等には２つの移相回路が含まれているが、同調周波数を可変する場合には、両方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも１つの素子定数を変える場合の他、一方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも１つの素子定数を変える場合が考えられる。また、全ての抵抗やキャパシタあるいはインダクタの各素子定数を固定して、同調周波数が固定の同調増幅器を構成することもできる。
【０２１２】
また、上述した各実施形態においては、同調増幅器を構成する一方の移相回路１０Ｃ、１０Ｌ等を接合型のＦＥＴを用いて構成したが、ＭＯＳ型のＦＥＴにより、あるいはバイポーラトランジスタによって移相回路を構成するようにしてもよい。
【０２１３】
ＦＥＴをバイポーラトランジスタに置き換えた移相回路においては、入力信号がベースに入力されたときにベース・エミッタ間で電流が流れるため、エミッタに現れる電圧（交流電圧）とコレクタに現れる電圧（交流電圧）とは正確には同じにはならない。但し、電流増幅度が数十倍から百倍程度である場合には、その差は１％から数％であり、事実上無視することができる。あるいは、エミッタ抵抗よりコレクタ抵抗を若干大きく設定することにより、この差を補正するようにしてもよい。
【０２１４】
特に、バイポーラトランジスタを用いて移相回路を構成した場合には、動作周波数の上限を高くすることができ、また、ベース・エミッタ間の電位差がＦＥＴのゲート・ソース間の電位差よりも小さいため移相回路に入出力される信号振幅の減衰を少なくすることができる。したがって、バイポーラトランジスタを用いて構成した移相回路は、同調増幅器の前段に用いる場合に適している。
【０２１５】
また、上述した各実施形態においては、同調増幅器を構成する一方の移相回路１１０Ｃ、１１０Ｌ等をオペアンプを用いて構成することにより安定度を高めることができるが、各実施形態のような使い方をする場合にはオフセット電圧や電圧利得はそれほど高性能なものが要求されないため、所定の増幅度を有する差動入力増幅器を各移相回路内のオペアンプの代わりに使用するようにしてもよい。
【０２１６】
図３４は、オペアンプの構成の中で各実施形態の移相回路の動作に必要な部分を抽出した回路図であり、全体が所定の増幅度を有する差動入力増幅器として動作する。同図に示す差動入力増幅器は、ＦＥＴにより構成された差動入力段３００と、この差動入力段３００に定電流を与える定電流回路３０２と、定電流回路３０２に所定のバイアス電圧を与えるバイアス回路３０４と、差動入力段３００に接続された出力アンプ３０６とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動入力増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動入力増幅器を用いて構成した同調増幅器１等の動作周波数の上限を高くすることができる。
【０２１７】
【発明の効果】
上述したように、各請求項に係る発明においては、第１および第２の移相回路のそれぞれにおいて入出力信号の振幅が変化せずに位相のみがキャパシタ等の素子定数に応じて所定量シフトされており、２つの移相回路の全体により位相シフト量の合計が０°となるような周波数で同調動作が行われる。
【０２１８】
特に、上述した移相回路に含まれる差動入力増幅器を演算増幅器とした場合には、移相回路の動作を安定させることができる。
【０２１９】
また、入力側インピーダンス素子と帰還側インピーダンス素子の両方をともに抵抗により、あるいはともにキャパシタにより形成しておいて、少なくとも一方の素子定数を変化させることにより、同調点における振幅変動を伴わずに同調点から離れた周波数領域での最大減衰量を任意に変化させることができる。
【０２２０】
また、移相回路に含まれるキャパシタやインダクタあるいはこれらの素子と直列に接続された抵抗の各素子定数を変化させることにより、各移相回路における位相シフト量が変わるため、２つの移相回路の全体により位相シフト量の合計が０°となる周波数、すなわち同調周波数を任意に変化させることができる。特に、抵抗値を変化させる場合にはＦＥＴのソース・ドレイン間抵抗を利用し、キャパシタの静電容量を変化させる場合には可変容量ダイオード等の素子を利用することができ、これらは半導体基板上に形成する場合に適している。さらに、インダクタについては、半導体基板上に形成された相互に磁気結合した２本の電極において、一方の電極に流す直流バイアス電流の大きさを変えることにより他方の電極が有するインダクタンスを直接変化させることができ、この場合も可変インダクタを半導体基板上に形成する場合に適している。
【０２２１】
また、上述したように同調周波数を変化させるには、抵抗等の素子定数を連続的に変化させる場合のほか、複数の抵抗等をスイッチ切り換えにより選択的に用いてもよい。
【０２２２】
また、移相回路に含まれるキャパシタやインダクタは、キャパシタ素子あるいはインダクタ素子と増幅器とを並列接続した回路に置き換えることにより、実際にキャパシタ素子が有する静電容量やインダクタ素子が有するインダクタンスを見かけ上大きくみせることができる。したがって、実際には少ない占有面積でキャパシタ素子やインダクタ素子を形成しておいて、これらの静電容量やインダクタンスを大きな値に変換することができ、半導体基板の占有面積を少なくすることができる。
【０２２３】
また、各請求項の同調増幅器を構成する各素子は集積回路の製法によって形成することが可能であるから、同調増幅器を半導体ウエハ上に集積回路として小型に形成でき、大量生産によって安価に作ることができる。
【０２２４】
特に、各移相回路におけるＣＲ回路の可変抵抗としてＦＥＴのソース・ドレイン間のチャネルを使用し、このＦＥＴのゲートに印加する制御電圧を変化させてチャネルの抵抗を変化させるように構成すると、制御電圧を印加する配線のインダクタンスや静電容量の影響を回避することができ、ほぼ設計どおりの理想的な特性を備えた同調増幅器を得ることができる。
【０２２５】
また、この発明の同調増幅器は、最大減衰量が入力側インピーダンス素子と帰還側インピーダンス素子の抵抗比によって決まるとともに、同調周波数が各移相回路におけるＣＲ回路やＬＲ回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【図面の簡単な説明】
【図１】この発明を適用した第１の実施形態の同調増幅器の構成を示す回路図である。
【図２】図１に示した前段の移相回路の構成を抜き出して示した回路図である。
【図３】前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図４】図１に示した後段の移相回路の構成を抜き出して示した回路図である。
【図５】後段の位相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図６】２つの移相回路の全体を所定の伝達関数を有する回路に置き換えたシステム図である。
【図７】図６に示すシステムをミラーの定理によって変換したシステム図である。
【図８】第１の実施形態の同調増幅器の同調特性を示す図である。
【図９】移相回路の他の例を示す回路図である。
【図１０】図９に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図１１】移相回路の他の例を示す回路図である。
【図１２】図１１に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図１３】この発明を適用した第２の実施形態の同調増幅器の構成を示す回路図である。
【図１４】図１３に示した前段の移相回路の構成を抜き出して示した回路図である。
【図１５】前段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図１６】図１３に示した後段の移相回路の構成を抜き出して示した回路図である。
【図１７】後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図１８】移相回路の他の例を示す回路図である。
【図１９】図１８に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図２０】移相回路の他の例を示す回路図である。
【図２１】図２０に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図２２】移相回路と非反転回路との接続形態を示す図である。
【図２３】移相回路の可変抵抗をＦＥＴに置き換えた移相回路の構成を示す図である。
【図２４】移相回路のキャパシタを可変容量ダイオードに置き換えた移相回路の構成を示す図である。
【図２５】移相回路のインダクタを可変インダクタに置き換えた移相回路の構成を示す図である。
【図２６】可変インダクタの一例を示す図である。
【図２７】図２６に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図である。
【図２８】図２７のＡ−Ａ線拡大断面図である。
【図２９】可変インダクタの他の例を示す図である。
【図３０】キャパシタが実際に有する静電容量を見かけ上大きくする静電容量変換回路の構成を示す図である。
【図３１】図３０に示した回路を伝達関数を用いて表した図である。
【図３２】図３１に示す構成をミラーの定理によって変換した図である。
【図３３】インダクタが実際に有するインダクタンスを見かけ上大きくするインダクタンス変換回路の構成を示す図である。
【図３４】オペアンプの構成の中でこの発明の移相回路の動作に必要な部分を抽出した回路図である。
【図３５】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
１  同調増幅器
１０Ｃ、１３０Ｃ  移相回路
１２  ＦＥＴ
１４、１３４  キャパシタ
１６、１３６  可変抵抗
１８、２０、１３８、１４０  抵抗
５０  非反転回路
５２、１３２  オペアンプ
７０  帰還抵抗
７４  入力抵抗
【図１】
0003628388.tif 000022
【図２】
0003628388.tif 000023
【図３】
0003628388.tif 000024
【図４】
0003628388.tif 000025
【図５】
0003628388.tif 000026
【図６】
0003628388.tif 000027
【図７】
0003628388.tif 000028
【図８】
0003628388.tif 000029
【図９】
0003628388.tif 000030
【図１０】
0003628388.tif 000031
【図１１】
0003628388.tif 000032
【図１２】
0003628388.tif 000033
【図１３】
0003628388.tif 000034
【図１４】
0003628388.tif 000035
【図１５】
0003628388.tif 000036
【図１６】
0003628388.tif 000037
【図１７】
0003628388.tif 000038
【図１８】
0003628388.tif 000039
【図１９】
0003628388.tif 000040
【図２０】
0003628388.tif 000041
【図２１】
0003628388.tif 000042
【図２２】
0003628388.tif 000043
【図２３】
0003628388.tif 000044
【図２４】
0003628388.tif 000045
【図２５】
0003628388.tif 000046
【図２６】
0003628388.tif 000047
【図２７】
0003628388.tif 000048
【図２８】
0003628388.tif 000049
【図２９】
0003628388.tif 000050
【図３０】
0003628388.tif 000051
【図３１】
0003628388.tif 000052
【図３２】
0003628388.tif 000053
【図３３】
0003628388.tif 000054
【図３４】
0003628388.tif 000055
【図３５】
0003628388.tif 000056