(57)【特許請求の範囲】
【請求項１】
メインプロセッサを有する第１及び第２の通信機器間を接続して通信を行う通信装置において、
前記第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、
前記第１の共通メモリに接続され、前記第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、
前記第１の共通メモリ及び前記第２の共通メモリをアクセス制御するプリプロセッサと
を有し、
前記プリプロセッサは、
前記第１の通信機器から前記第２の通信機器へのデータ伝送に際して、前記第１の通信機器のメインプロセッサにより前記第１の共通メモリに書き込まれたデータを読み出して前記第２の共通メモリに書き込み、
前記第２の通信機器から前記第１の通信機器へのデータ伝送に際して、前記第２の通信機器のメインプロセッサにより前記第２の共通メモリに書き込まれたデータを読み出して前記第１の共通メモリに書き込む
ことを特徴とする通信装置。
【請求項２】
前記プリプロセッサは、
前記第１の通信機器から前記第２の通信機器へのデータ伝送に際して、前記第２の共通メモリへのデータ書き込み前に、前記第１の共通メモリから読み出されたデータを前記第２の通信機器からの要求に基づいて前記第２の通信機器が使用可能なデータに変換し、
前記第２の通信機器から前記第１の通信機器へのデータ伝送に際して、前記第１の共通メモリへのデータ書き込み前に、前記第２の共通メモリから読み出されたデータを前記第１の通信機器からの要求に基づいて前記第１の通信機器が使用可能なデータに変換する
ことを特徴とする請求項１記載の通信装置。
【請求項３】
前記プリプロセッサは、リセット端子、及び各通信機器に対応した複数の割り込み端子を有し、該割り込みではソフトウェアによるリセット処理を行うように構成されており、
メインプロセッサからのハードウェアリセット信号は、割り込みとして前記割り込み端子に入力され、該当通信機器のソフトウェアによるリセット処理を行うとともに、
第１及び第２の通信機器のメインプロセッサからのハードウェアリセット信号が同時に発生した場合にのみ、前記プリプロセッサのハードウェアリセットを実行するように構成したことを特徴とする請求項１記載の通信装置。
【請求項４】
前記プリプロセッサは、リセット端子、及び各通信機器に対応した複数の割り込み端子を有し、該割り込みではソフトウェアによるリセット処理を行うように構成されており、
第２の通信機器又は第２の通信機器の周辺部の初期立上げ時、第２の通信機器のメインプロセッサからのリセット信号が、前記第２の共通メモリを通して割り込みとして前記割り込み端子に入力され、
前記プリプロセッサは、前記リセット信号を受けると、第２の通信機器が立上げ中と判断して、前記プリプロセッサが回線使用不可であることを示す閉塞情報通知を前記第１の共通メモリを通して第１の通信機器のメインプロセッサに送るように構成したことを特徴とする請求項１乃至３の何れかに記載の通信装置。
【請求項５】
第２の通信機器又は第２の通信機器の周辺部の障害を検出する障害検出手段を備え、
前記障害検出手段は、障害検出時、障害検出信号を前記割り込み端子に出力し、前記プリプロセッサは、前記障害検出信号を受けると、前記プリプロセッサが回線使用不可であることを示す閉塞情報通知を前記第１の共通メモリを通して第１の通信機器のメインプロセッサに送るように構成したことを特徴とする請求項１乃至４の何れかに記載の通信装置。
【請求項６】
前記第１及び第２の共通メモリは、同一バス上に接続されたメモリであることを特徴とする請求項１又は２の何れかに記載の通信装置。
【請求項７】
前記第１及び第２の共通メモリは、同一メモリエリア内の異なるメモリ空間に割り付けられていることを特徴とする請求項１、２又は６の何れかに記載の通信装置。
【請求項８】
前記１及び第２の共通メモリは、２系統のアドレス及びデータ入出力部を有し、双方のポートから独立してアクセス可能なメモリであることを特徴とする請求項１、２、６又は７の何れかに記載の通信装置。
【請求項９】
前記通信機器は、ＰＢＸであることを特徴とする請求項１、２又は３の何れかに記載の通信装置。
【請求項１０】
前記通信機器は、ＶＯＩＰ（Ｖｏｉｃｅ  Ｏｖｅｒ  Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）ゲートウェイであることを特徴とする請求項１、２又は３の何れかに記載の通信装置。
【請求項１１】
メインプロセッサを有する第１及び第２の通信機器間を同一回線インタフェースにより接続して通信を行う通信方法において、
前記同一回線インタフェースは、
前記第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、
前記第１の共通メモリに接続され、前記第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、
前記第１の共通メモリ及び前記第２の共通メモリをアクセス制御するプリプロセッサと
を有し、
前記第１の通信機器から前記第２の通信機器へのデータ伝送を実行する際には、
前記第１の通信機器のメインプロセッサが、前記第１の共通メモリにデータを書き込むステップと、
前記プリプロセッサが、前記第１の共通メモリに書き込まれたデータを読み出して前記第２の共通メモリに書き込むステップと、
前記第２の通信機器のメインプロセッサが、前記第２の共通メモリに書き込まれたデータを読み出すステップと
を有し、
前記第２の通信機器から前記第１の通信機器へのデータ伝送を実行する際には、
前記第２の通信機器のメインプロセッサが前記第２の共通メモリにデータを書き込むステップと、
前記プリプロセッサが、前記第２の共通メモリに書き込まれたデータを読み出して前記第１の共通メモリに書き込むステップと、
前記第１の通信機器のメインプロセッサが前記第１の共通メモリに書き込まれたデータを読み出すステップと
を有する
ことを特徴とする通信機器間の通信方法。
【請求項１２】
前記プリプロセッサが、前記第１の共通メモリに書き込まれたデータを読み出して前記第２の共通メモリに書き込むステップにおいて、前記第２の共通メモリへのデータ書き込み前に、前記第１の共通メモリから読み出されたデータを前記第２の通信機器からの要求に基づいて前記第２の通信機器が使用可能なデータに変換し、
前記プリプロセッサが、前記第２の共通メモリに書き込まれたデータを読み出して前記第１の共通メモリに書き込むステップにおいて、前記第１の共通メモリへのデータ書き込み前に、前記第２の共通メモリから読み出されたデータを前記第１の通信機器からの要求に基づいて前記第１の通信機器が使用可能なデータに変換する
ことを特徴とする請求項１１記載の通信機器間の通信方法。
【請求項１３】
第１及び第２の通信機器間を同一回線インタフェースにより接続して通信を行う通信装置において、
各通信機器は、メインプロセッサと、同一回線インタフェースとを備え、
前記同一回線インタフェースは、
第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、
第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、
第１及び第２の共通メモリをアクセス制御するプリプロセッサとを備え、
前記プリプロセッサは、
前記第１及び第２の共通メモリを用いて通信機器間の通信を行い、
前記プリプロセッサは、リセット端子、及び各通信機器に対応した複数の割り込み端子を有し、該割り込みではソフトウェアによるリセット処理を行うように構成されており、
メインプロセッサからのハードウェアリセット信号は、割り込みとして前記割り込み端子に入力され、該当通信機器のソフトウェアによるリセット処理を行うとともに、
第１及び第２の通信機器のメインプロセッサからのハードウェアリセット信号が同時に発生した場合にのみ、前記プリプロセッサのハードウェアリセットを実行するように構成した
ことを特徴とする通信装置。
【請求項１４】
第１及び第２の通信機器間を同一回線インタフェースにより接続して通信を行う通信装置において、
各通信機器は、メインプロセッサと、同一回線インタフェースとを備え、
前記同一回線インタフェースは、
第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、
第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、
第１及び第２の共通メモリをアクセス制御するプリプロセッサとを備え、
前記プリプロセッサは、
前記第１及び第２の共通メモリを用いて通信機器間の通信を行い、
前記プリプロセッサは、リセット端子、及び各通信機器に対応した複数の割り込み端子を有し、該割り込みではソフトウェアによるリセット処理を行うように構成されており、
第２の通信機器又は第２の通信機器の周辺部の初期立上げ時、第２の通信機器のメインプロセッサからのリセット信号が、前記第２の共通メモリを通して割り込みとして前記割り込み端子に入力され、
前記プリプロセッサは、前記リセット信号を受けると、第２の通信機器が立上げ中と判断して、前記プリプロセッサが回線使用不可であることを示す閉塞情報通知を前記第１の共通メモリを通して第１の通信機器のメインプロセッサに送るように構成した
ことを特徴とする通信装置。
【請求項１５】
第１及び第２の通信機器間を同一回線インタフェースにより接続して通信を行う通信装置において、
各通信機器は、メインプロセッサと、同一回線インタフェースとを備え、
前記同一回線インタフェースは、
第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、
第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、
第１及び第２の共通メモリをアクセス制御するプリプロセッサとを備え、
前記プリプロセッサは、
前記第１及び第２の共通メモリを用いて通信機器間の通信を行い、
第２の通信機器又は第２の通信機器の周辺部の障害を検出する障害検出手段を備え、
前記障害検出手段は、障害検出時、障害検出信号を前記割り込み端子に出力し、
前記プリプロセッサは、前記障害検出信号を受けると、前記プリプロセッサが回線使用不可であることを示す閉塞情報通知を前記第１の共通メモリを通して第１の通信機器のメインプロセッサに送るように構成した
ことを特徴とする通信装置。
【請求項１６】
第１及び第２の通信機器間を同一回線インタフェースにより接続して通信を行う通信装置において、
各通信機器は、メインプロセッサと、同一回線インタフェースとを備え、
前記同一回線インタフェースは、
第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、
第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、
第１及び第２の共通メモリをアクセス制御するプリプロセッサとを備え、
前記第１及び第２の共通メモリは、同一メモリエリア内の異なるメモリ空間に割り付けられている
ことを特徴とする通信装置。
【請求項１７】
第１及び第２の通信機器間を同一回線インタフェースにより接続して通信を行う通信装置において、
各通信機器は、メインプロセッサと、同一回線インタフェースとを備え、
前記同一回線インタフェースは、
第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、
第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、
第１及び第２の共通メモリをアクセス制御するプリプロセッサとを備え、
前記通信機器は、ＰＢＸである
ことを特徴とする通信装置。
【請求項１８】
第１及び第２の通信機器間を同一回線インタフェースにより接続して通信を行う通信装置において、
各通信機器は、メインプロセッサと、同一回線インタフェースとを備え、
前記同一回線インタフェースは、
第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、
第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、
第１及び第２の共通メモリをアクセス制御するプリプロセッサとを備え、
前記通信機器は、ＶＯＩＰ（Ｖｏｉｃｅ  Ｏｖｅｒ  Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）ゲートウェイである
ことを特徴とする通信装置。
【請求項１９】
前記プリプロセッサは、前記第１の共通メモリに書き込まれたデータを読み出して前記第２の共通メモリに書き込むことにより通信機器間の通信を行うことを特徴とする請求項１３から１８までの何れかに記載の通信装置。
【請求項２０】
前記プリプロセッサは、前記第１の共通メモリに書き込まれたデータを読み出し、該読み出したデータを前記第２の通信機器が使用可能なデータに変換して前記第２の共通メモリに書き込むことを特徴とする請求項１３から１８までの何れかに載の通信装置。
【請求項２１】
前記第１及び第２の共通メモリは、同一バス上に接続されたメモリであることを特徴とする請求項１３から１８までの何れかに記載の通信装置。
【請求項２２】
前記共通メモリは、２系統のアドレス及びデータ入出力部を有し、双方のポートから独立してアクセス可能なメモリであることを特徴とする請求項１３から１８までの何れかに記載の通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＢＸ及びビジネスホン等の通信装置及び通信機器間の通信方法に係り、詳細には異なる機能で同一インタフェースを有する通信装置及び通信機器間の通信方法に関する。
【０００２】
【従来の技術】
インターネットを利用するためのアクセス手段が多様になり、ユーザがインターネットにアクセスするための端末やネットワークの選択肢が拡大している。インターネットを構築するには、企業内にＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）を構築し、次にインターネットとの接続を行うという手順が一般的である。また、インターネットに接続する場合の回線の種類や接続形態は、大きく分けて、（１）自営専用線による接続、（２）公衆電話回線、ＩＳＤＮ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅｓ  Ｄｉｇｉｔａｌ  Ｎｅｔｗｏｒｋ：サービス総合デジタル網）デジタル通信モードを使用して接続する回線交換による接続、（３）ＩＴＵ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｏｎ：国際電気通信連合）−Ｔで規定しているパケット交換接続やＩＳＤＮパケット交換モードを使用するパケット交換接続がある。
【０００３】
ところで、ＬＡＮは、データ系主体のネットワークであり、これまでは公衆電話網に代表される音声系のリアルタイム通信とは基本的に分離された形でネットワークインフラが構築されてきている。
【０００４】
コストの安いＬＡＮ間通信回線で、一般アナログ電話機、Ｇ３ＦＡＸ等が使用できれば、大幅な通信コストの削減が可能になる。このような音声・データの統合は、インターネット等の広域コンピュータネットワークにより実現され、インターネット・テレフォニ・サービスとして実用化されつつある。
【０００５】
図１０は同一インタフェースを有する通信機器間の通信方法を説明するための全体構成図である。
【０００６】
図１０において、１００は専用線インタフェース（例えば、ＯＤインタフェース）を有するＰＢＸ（Ｐｒｉｖａｔｅ  Ｂｒａｎｃｈ  Ｅｘｃｈａｎｇｅ）、２００は上記専用線インタフェースであるＯＤインタフェースと同様のインタフェースを有するＶＯＩＰ（Ｖｏｉｃｅ  Ｏｖｅｒ  Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）ゲートウェイである。
【０００７】
ＰＢＸ１００は、事業所構内に設置され、構内相互や外部とのビジネス通信を行うための電話交換設備であり、一般に利用されているものである。
【０００８】
ＰＢＸ１００は、半導体スイッチやメモリ等から構成され内線相互の接続や、内線と公衆回線との通話接続等を行う通話路スイッチ１１０、回線インタフェースを制御するプリプロセッサ（ＰＰ）１２０、ＯＤインタフェース１３０、システム全体を制御するメインプロセッサ（ＭＣＰＵ）等を含んで構成され、これらはＰＰバス１５０により相互に接続される。
【０００９】
ＶＯＩＰゲートウェイ２００は、音声データをＬＡＮのプロトコルであるＩＰ（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）パケットに変換し、一般企業等で利用されているＬＡＮに収容し、ＩＰネットワークを経由した音声通話を実現するものである。この装置によりインターネット・テレフォニ・サービスが実現される。
【００１０】
ＶＯＩＰゲートウェイ２００は、上記音声データのプロトコル変換等のＶＯＩＰゲートウェイを行うＶＯＩＰＣＮＴ２１０と、ＰＢＸ１００のＯＤインタフェース１３０と同様のインタフェースであるＯＤインタフェース２２０とから構成される。
【００１１】
このＶＯＩＰゲートウェイ２００は、ＰＢＸ１００とＯＤインタフェース１３０，２２０により接続される。ＯＤインタフェース１３０，２２０は、一般にＰＢＸ同士を接続するために使用される専用線インタフェースであり、プレポーズ方式／ウインクスタート方式（ＤＰ１０／２０ＰＰＳ）規格により構内側（ＰＢＸ側）に備えられている。また、ＶＯＩＰゲートウェイ２００は、複数の同時接続が可能なように複数（例えば、４つ）のポートを有する。なお、このＶＯＩＰゲートウェイ２００は、制御基盤としてＰＢＸ１００内部に収容される構成でもよく、また筐体に収納されたパッケージとしてＰＢＸ１００外部に設置されるものでもよい。
【００１２】
上記通信機器間の回線インタフェースについて図１１を参照して詳細に説明する。
【００１３】
図１１は図１０の破線部分を詳細に示すブロック図であり、ＯＤインタフェースの詳細な構成及び、ＯＤインタフェース側から見たプロセッサ（ＰＰ）及びメインプロセッサ（ＭＣＰＵ）を表している。
【００１４】
図１１において、通信機器Ａ（ここでは、ＰＢＸ１００）と通信機器Ｂ（ここでは、ＶＯＩＰゲートウェイ２００）とがＯＤインタフェース１３０，２２０により接続される。
【００１５】
１４０は通信機器Ａ（ＰＢＸ１００）のメインプロセッサ（ＭＣＰＵ−Ａ）であり、そのＯＤインタフェース１３０は、回線インタフェースを制御するプリプロセッサ（ＰＰ−Ａ）１５０、データ通信に用いる共通メモリ（ＤＰＲＡＭ−Ａ）１６０、回線インタフェース（ＩＦ−Ａ）１７０を備えて構成される。図１１では、これらは１本の線で表されているが、実際にはＰＰ−Ａ１５０、ＤＰＲＡＭ−Ａ１６０及びＩＦ−Ａ１７０は、アドレスバス、データバス、ＲＤ／ＷＲ（リード／ライト）等の制御信号で接続されている。
【００１６】
一方、２３０は特殊な機能を持つ通信機器Ｂ（ＶＯＩＰゲートウェイ２００）のメインプロセッサ（ＭＣＰＵ−Ｂ）であり、そのＯＤインタフェース２２０は、回線インタフェースを制御するプリプロセッサ（ＰＰ−Ｂ）２４０、データ通信に用いる共通メモリ（ＤＰＲＡＭ−Ｂ）２５０、回線インタフェース（ＩＦ−Ｂ）２６０を備えて構成される。
【００１７】
ここで、通信機器ＡのＭＣＰＵ−Ａ１４０側からＯＤインタフェース１３０を見た場合（同図左側の矢印参照）に示すように、ＭＣＰＵ−Ａ１４０とＤＰＲＡＭ−Ａ１６０とを接続するインタフェースは、Ｒインタフェース（ＰＢＸ内であるからＰＰバスインタフェースともいう）と呼ばれる。また、通信機器ＢのＭＣＰＵ−Ｂ２３０側からＯＤインタフェース２２０を見た場合（同図右側の矢印参照）に示すように、ＭＣＰＵ−Ｂ２３０とＤＰＲＡＭ−Ｂ２５０とを接続するインタフェースは、Ｔインタフェースと呼ばれる。
【００１８】
さらに、通信機器ＡのＩＦ−Ａ１７０と通信機器ＢのＩＦ−Ｂ２６０とを接続するインタフェースは、Ｓインタフェースと呼ばれ、ここではＳインタフェースはＯＤインタフェースである。ＯＤインタフェースは、ダイヤルパルス（ＤＰ：ｄｉａｌ  ｐｕｌｓｅ）による通信を行う専用線インタフェースであり、プレポーズ方式／ウインクスタート方式（ＤＰ１０／２０ＰＰＳ）によりパルス速度、メーク率及びミニマムポーズ等が規定されている。
【００１９】
以上の構成において、通信機器Ａ（ＰＢＸ１００）に対して特殊な機能を持つ通信機器Ｂ（ＶＯＩＰゲートウェイ２００）の機能を取り込み、１つのシステムとして機能させようとした場合、同種のインタフェースであるＯＤインタフェース１３０，２２０を使用して接続することにより、通信機器Ａへの通信機器Ｂの機能の取り込みを実現することができる。
【００２０】
具体的には、通信機器Ｂの機能を通信機器Ａが使用する場合、まず、通信機器Ａと通信機器Ｂの接続が必要である。これは例えば、通信機器Ａは通信機器Ｂに対して発信（呼び出し）し、通信機器Ｂはそれに応答することで接続する。
【００２１】
この接続を行う場合、ＭＣＰＵ−Ａ１４０からＰＰバスインタフェースを介してＤＰＲＡＭ−Ａ１６０に接続相手方の選択信号（ＩＤ番号）をライトする。そのデータをＰＰ−Ａ１５０が読み取り、ＩＦ−Ａ１７０を制御し、ダイヤルパルスを用いるＯＤインタフェースに変換後、相手方の通信機器ＢのＩＦ−Ｂ２６０に伝送する。相手方の通信機器Ｂでは、上記動作の逆を行い、受信したダイヤルパルス信号を、ＩＦ−Ｂ２６０を介してＰＰ−Ｂ２４０が読み取り、数値データに変換後ＤＰＲＡＭ−Ｂ２５０にライトし、このようにしてＭＣＰＵ−Ｂ２３０側との通信を実現させる。
【００２２】
また、図１２に示すように、ＰＰ−Ａ１５０及びＰＰ−Ｂ２４０は、それぞれＤＰＲＡＭ−Ａ１６０及びＤＰＲＡＭ−Ｂ２５０からのリセット信号ＲＳＴ−Ａ及びＲＳＴ−Ｂを受けて自身を初期化するためのリセット信号入力端子を備えており、リセットは通信機器Ａと通信機器Ｂ共にＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０が、ＤＰＲＡＭ−Ａ１６０及びＤＰＲＡＭ−Ｂ２５０を通してＰＰ−Ａ１５０及びＰＰ−Ｂ２４０をリセットできる構成となっている。
【００２３】
【発明が解決しようとする課題】
しかしながら、このような従来の回線インタフェースにおける通信機器間の通信方法にあっては、以下のような問題点があった。
（１）通信機器間の通信に時間がかかる。
【００２４】
例えば、上述したように通信機器間のインタフェースに、ＰＢＸの専用インタフェースで汎用に用いられるＯＤインタフェースを利用した場合、ＯＤインタフェースはダイヤルパルスで通信を行うため、秒オーダの時間がかかり、通信機器間通信に多大の時間を要してしまう。また、通信速度が遅いため、大量のデジタルデータの伝送が困難である。
（２）回線インタフェース部分が冗長である。
【００２５】
図１１に示すように、通信機器Ａと通信機器Ｂで同一のハードウェア（ＰＰ−Ａ１５０とＰＰ−Ｂ２４０、ＤＰＲＡＭ−Ａ１６０とＤＰＲＡＭ−Ｂ２５０、ＩＦ−Ａ１７０とＩＦ−Ｂ２６０）を持つため、回路規模が大きくなりコスト増大を招く。
【００２６】
また、上記不具合を解決する手段として、図１３に示す構成も考えられる。
【００２７】
図１３は通信機器間のインタフェースを説明するためのブロック図であり、前記図１０の破線部分に代えて用いる。図１３に示す構成は、専用インタフェースを新たに構築するものであり、１４０は通信機器ＡのＭＣＰＵ−Ａ、１８０はＤＰＲＡＭ、２３０は専用インタフェースで繋がれた通信機器ＢのＭＣＰＵ−Ｂである。このように全く新たな専用インタフェースを構築すれば、通信時間の短縮や冗長部分の削減を図ることができる。しかし、この構成の場合は、通信機器Ａと通信機器Ｂ共にインタフェースの大幅な追加・変更が必要になる。特に、通信機器Ａ（例えば、ＰＢＸ）に接続される通信機器Ｂが、ＰＢＸではなく特殊な機能を持つ通信機器Ｂ（例えば、ＶＯＩＰゲートウェイ）である場合、このＶＯＩＰゲートウェイのソフトウェアは、ＰＢＸのＰＰとしての処理が必要になり、ソフトウェア構成の大幅な変更が必要となる。
【００２８】
本発明は、通信速度を大幅に向上させることができ、ハードウェア構成の冗長部分を削除することができる通信装置及び通信装置間の通信方法を提供することを目的とする。
【００２９】
【課題を解決するための手段】
本発明に係る通信装置は、メインプロセッサを有する第１及び第２の通信機器間を接続して通信を行う通信装置であって、前記第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、前記第１の共通メモリに接続され、前記第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、前記第１の共通メモリ及び前記第２の共通メモリをアクセス制御するプリプロセッサとを有し、前記プリプロセッサは、前記第１の通信機器から前記第２の通信機器へのデータ伝送に際して、前記第１の通信機器のメインプロセッサにより前記第１の共通メモリに書き込まれたデータを読み出して前記第２の共通メモリに書き込み、前記第２の通信機器から前記第１の通信機器へのデータ伝送に際して、前記第２の通信機器のメインプロセッサにより前記第２の共通メモリに書き込まれたデータを読み出して前記第１の共通メモリに書き込むことを特徴とする。
【００３１】
本発明に係る通信装置は、プリプロセッサが、前記第１の通信機器から前記第２の通信機器へのデータ伝送に際して、前記第１の通信機器のメインプロセッサにより前記第１の共通メモリに書き込まれたデータを読み出し、前記第２の通信機器からの要求に基づいて前記第２の通信機器が使用可能なデータに変換して前記第２の共通メモリに書き込み、前記第２の通信機器から前記第１の通信機器へのデータ伝送に際して、前記第２の通信機器のメインプロセッサにより前記第２の共通メモリに書き込まれたデータを読み出し、前記第１の通信機器からの要求に基づいて前記第１の通信機器が使用可能なデータに変換して前記第１の共通メモリに書き込むように構成したものであってもよい。
【００３２】
本発明に係る通信装置は、プリプロセッサが、リセット端子、及び各通信機器に対応した複数の割り込み端子を有し、該割り込みではソフトウェアによるリセット処理を行うように構成されており、第２の通信機器又は第２の通信機器の周辺部の初期立上げ時、第２の通信機器のメインプロセッサからのリセット信号が、第２の共通メモリを通して割り込みとして割り込み端子に入力され、プリプロセッサは、リセット信号を受けると、第２の通信機器が立上げ中と判断して、プリプロセッサが回線使用不可であることを示す閉塞情報通知を第１の共通メモリを通して第１の通信機器のメインプロセッサに送るように構成したものであってもよい。
【００３３】
本発明に係る通信装置は、第２の通信機器又は第２の通信機器の周辺部の障害を検出する障害検出手段を備え、障害検出手段は、障害検出時、障害検出信号を割り込み端子に出力し、プリプロセッサは、障害検出信号を受けると、プリプロセッサが回線使用不可であることを示す閉塞情報通知を第１の共通メモリを通して第１の通信機器のメインプロセッサに送るように構成したものであってもよい。
【００３４】
上記第１及び第２の共通メモリは、同一バス上に接続されたメモリであってもよく、上記第１及び第２の共通メモリは、同一メモリエリア内の異なるメモリ空間に割り付けられているものであってもよい。
【００３５】
上記共通メモリは、２系統のアドレス及びデータ入出力部を有し、双方のポートから独立してアクセス可能なメモリであってもよい。
【００３６】
上記通信機器は、ＰＢＸであってもよく、また、上記通信機器は、ＶＯＩＰゲートウェイであってもよい。
【００３７】
本発明に係る通信機器間の通信方法は、メインプロセッサを有する第１及び第２の通信機器間を同一回線インタフェースにより接続して通信を行う通信方法であって、前記同一回線インタフェースは、前記第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリと、前記第１の共通メモリに接続され、前記第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリと、前記第１の共通メモリ及び前記第２の共通メモリをアクセス制御するプリプロセッサとを有し、
前記第１の通信機器から前記第２の通信機器へのデータ伝送を実行する際には、前記第１の通信機器のメインプロセッサが、前記第１の共通メモリにデータを書き込むステップと、前記プリプロセッサが、前記第１の共通メモリに書き込まれたデータを読み出して前記第２の共通メモリに書き込むステップと、前記第２の通信機器のメインプロセッサが、前記第２の共通メモリに書き込まれたデータを読み出すステップとを有し、
前記第２の通信機器から前記第１の通信機器へのデータ伝送を実行する際には、前記第２の通信機器のメインプロセッサが前記第２の共通メモリにデータを書き込むステップと、前記プリプロセッサが、前記第２の共通メモリに書き込まれたデータを読み出して前記第１の共通メモリに書き込むステップと、前記第１の通信機器のメインプロセッサが前記第１の共通メモリに書き込まれたデータを読み出すステップとを有することを特徴とする。
【００３８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
第１の実施形態
図１は本発明の第１の実施形態に係る同一回線インタフェースを有する通信機器の構成を示すブロック図であり、前記図１０に示す全体構成の破線部分に代えて用いる。また、通信機器ＡとしてＰＢＸを、通信機器ＢとしてＶＯＩＰゲートウェイに適用した例である。本実施形態の説明にあたり前記図１１の構成と同一部分には同一符号を付している。
【００３９】
図１において、通信機器Ａ（ここでは、ＰＢＸ３００）と通信機器Ｂ（ここでは、ＶＯＩＰゲートウェイ４００）とが同一回線インタフェース５００により接続される。
【００４０】
１４０は通信機器Ａ（ＰＢＸ３００）のメインプロセッサ（ＭＣＰＵ−Ａ）であり、２３０は特殊な機能を持つ通信機器Ｂ（ＶＯＩＰゲートウェイ４００）のメインプロセッサ（ＭＣＰＵ−Ｂ）である。
【００４１】
同一回線インタフェース５００は、同一回線インタフェースを制御するプリプロセッサ（ＰＰ）５１０、データ通信に用いるＰＢＸ側の共通メモリ（ＤＰＲＡＭ−Ａ）５２０及びＶＯＩＰゲートウェイ側の共通メモリ（ＤＰＲＡＭ−Ｂ）５３０から構成される。
【００４２】
共通メモリ（ＤＰＲＡＭ−Ａ）５２０と共通メモリ（ＤＰＲＡＭ−Ｂ）５３０は、デュアルポートＤＲＡＭに代表されるデュアルポートメモリ（ＤＰＲＡＭ）により構成される。このデュアルポートメモリは、２系統のアドレス及びデータ入出力部を持ち双方のポートから独立してアクセス可能なメモリシステムであり、複数のＣＰＵ間のメッセージ交換用メモリとして用いられる。
【００４３】
上記ＤＰＲＡＭ−Ａ５２０とＤＰＲＡＭ−Ｂ５３０は、同一バス上に接続され、図２に示すように同一メモリエリア内の異なるメモリ空間に割り付けられている。例えば、ＤＰＲＡＭ−Ａは同一メモリエリア内のアドレス〔００００ｈ〕〜〔０ＦＦＦｈ〕に、ＤＰＲＡＭ−Ｂはアドレス〔１０００ｈ〕〜〔１ＦＦＦｈ〕に割り付けられている。
【００４４】
プリプロセッサ（ＰＰ）５１０は、同一回線インタフェースを制御する単一のプロセッサであり、ＤＰＲＡＭ−Ａ５２０及びＤＰＲＡＭ−Ｂ５３０に対するデータのリード／ライトを行ってメモリ間のデータアクセスを制御する。
【００４５】
ＰＰ５１０は、メモリ間のデータアクセスを制御することによりインタフェース間のデータの受け渡しを行う機能を有することに加え、既存のインタフェースとの整合性を保証するために通信元のデータを、通信を行う相手側で要求されるデータに変換する機能を有する。なお、この通信を行う相手側で要求されるデータに変換する機能は、図１１に示す従来例では、ＰＰ−Ｂ２４０が伝送データをＤＰＲＡＭ−Ｂ２５０にライトする（又はＰＰ−Ａ１５０が伝送データをＤＰＲＡＭ−Ａ１６０にライトする）際に行っていたデータ変換機能であり、本ＰＰ５１０は、このデータ変換機能を備えている。
【００４６】
また、図１では、これらは１本の線で表されているが、実際にはＰＰ５１０、ＤＰＲＡＭ−Ａ５２０及びＤＰＲＡＭ−Ｂ５３０は、アドレスバス、データバス、ＲＤ／ＷＲ（リード／ライト）等の制御信号で接続されている。
【００４７】
ここで、通信機器ＡのＭＣＰＵ−Ａ１４０側から同一回線インタフェース５００を見た場合（同図左側の矢印参照）に示すように、ＭＣＰＵ−Ａ１４０とＤＰＲＡＭ−Ａ５２０とを接続するインタフェースは、Ｒインタフェースとなり、また、通信機器ＢのＭＣＰＵ−Ｂ２３０とＤＰＲＡＭ−Ｂ５３０とを接続するインタフェースは、Ｔインタフェースとなる。
【００４８】
このように、本実施形態では、従来例で用いていたＯＤインタフェース（ＩＦ−Ａ１７０，ＩＦ−Ｂ２６０）を削除し、かつ、ＰＢＸ側のＰＰ−ＡとＶＯＩＰゲートウェイ側のＰＰ−Ｂとを１つのプロセッサＰＰ５１０に統合した構成となっている。
【００４９】
図３は上記通信機器の詳細な構成を示すブロック図であり、図１の具体的構成例である。
【００５０】
図３の左側が通信機器Ａ（ＰＢＸ３００）の同一回線インタフェース部分を、同図右側が通信機器Ｂ（ＶＯＩＰゲートウェイ４００）の同一回線インタフェース部分を示している。
【００５１】
図３において、５１０は制御プログラムを実行するＣＰＵ（図１ではプロセッサＰＰ）、５２０は通信機器ＡのデュアルポートメモリＤＰＲＡＭ−Ａ、５４０は制御プログラム及びデータを格納するＲＯＭ、５５０は特定アドレスバスＡＤ（９：８）のアドレスを取り込んでチップセレクト（ＣＳ）信号等を作成するプログラマブルゲートアレイ（ＦＰＧＡ）、５６０は音声レベルを適切なレベルに変換する音声レベル変換器（ＰＡＤ）である。
【００５２】
デュアルポートＤＲＡＭ−Ａ５２０には、以下のようなバス及び信号線が接続されている。
【００５３】
ＢＷＢＡＢ（１２：０）はＰＢＸ３００の回線系に接続されるバックボードのアドレスバス、ＢＤＢＤＢ（１２：０）はバックボードのデータバスであり、メインプロセッサＭＣＰＵ−Ａ１４０に接続される。
【００５４】
図中左側のＣＴＬは、ＤＰＲＡＭ−Ａ５２０をリード／ライトするためのコントロール信号であり、ＭＣＰＵ−Ａ１４０から出力される。
【００５５】
ＭＳＹＮＣは同期信号、ＭＣＬＫはマスタクロック、ＦＨＷは音声のフォワードハイウェイ、ＢＨＷは音声のバックハイウェイである。ここで、ハイウェイ（ＨＷ）は、時分割多重された回線インタフェースであり、ここでは音声データが時分割多重されて入出力される。
【００５６】
また、ＡＢ（１２：０）はアドレスバス、ＤＢ（７：０）はデータバスである。このＡＢ（１２：０）及びＤＢ（７：０）は、ＤＲＡＭ−Ａ５２０の他方のポート側に接続されると共に、ＣＰＵ（プロセッサＰＰ）５１０、ＲＯＭ５４０及びＦＰＧＡ５５０に接続され、さらに、通信機器Ｂ側のＡＢ（１２：０）及びＤＢ（７：０）を介してＤＰＲＡＭ−Ｂ５３０に接続される。
【００５７】
ＣＴＬは、各種チップセレクト（ＣＳ）信号、アウトプットイネーブル（ＯＥ）信号等のコントロール信号であり、このＣＴＬ信号によりＤＰＲＡＭ−Ａ５２０、ＲＯＭ５４０等が制御される。このＣＴＬ信号は、ＦＰＧＡ５５０が、特定アドレスバスＡＤ（９：８）のアドレスを取り込んでチップセレクト（ＣＳ）信号等を作成する。
【００５８】
一方、図３右側の通信機器Ｂ（ＶＯＩＰゲートウェイ４００）において、５３０は通信機器ＢのデュアルポートメモリＤＰＲＡＭ−Ｂ、５７０はリアルタイムクロック（ＲＴＣ）、５８０はソフトのインストール／テスト時に設定するディップスイッチ（ＤＰＳＷ）、５９０はパッケージのバージョン情報をチップジャンパ線により設定するパッケージバージョン（ＰＫＧ−ＶＥＲ）である。
【００５９】
デュアルポートＤＲＡＭ−Ｂ５３０には、以下のようなバス及び信号線が接続されている。
【００６０】
ＡＢ（１２：０）はアドレスバス、ＤＢ（７：０）はデータバスであり、このＡＢ（１２：０）及びＤＢ（７：０）は、ＤＲＡＭ−Ｂ５３０の一方のポート側に接続されると共に、通信機器Ａ側のＡＢ（１２：０）及びＤＢ（７：０）を介してＤＰＲＡＭ−Ａ５２０に接続される。また、ＤＲＡＭ−Ｂ５３０の一方のポート側には、通信機器Ａ側のＣＴＬ信号も接続され、このＣＴＬ信号によりメモリのリード／ライト等を制御して通信機器Ａと通信機器Ｂ間のメモリ間の通信が行われる。
【００６１】
ＰＰＡＤ（９：０）はＶＯＩＰゲートウェイ４００に接続されるアドレスバス、ＰＰＤＢ（７：０）はそのデータバスであり、これらのバスはＤＲＡＭ−Ｂ５３０の他方のポート側に接続されると共に、ＭＣＰＵ−Ｂ２３０、ＲＴＣ５７０、ＤＰＳＷ５８０及びＰＫＧ−ＶＥＲ５９０に接続される。また、図中右側のＣＴＬは、ＭＣＰＵ−Ｂ２３０がＤＰＲＡＭ−Ｂ５３０をリード／ライトすると共に、データバスＰＰＤＢ（７：０）に接続された各種機器を制御するためのコントロール信号であり、ＭＣＰＵ−Ｂ２３０から出力される。データバスＰＰＤＢ（７：０）には、ＦＡＸデータを収容するためのＦＡＸデータバスＦＡＸ−ＤＢ（７：０）が接続されている。
【００６２】
図３に示すように、通信機器Ａ側のＤＲＡＭ−Ａ５２０と通信機器Ｂ側のＤＲＡＭ−Ｂ５３０とは、アドレスバスＡＢ（１２：０）、データバスＤＢ（７：０）及びＲＤ，ＷＲ等のＣＴＬ信号で接続され、かつ、このＤＲＡＭ−Ａ５２０及びＤＲＡＭ−Ｂ５３０は、１つのＣＰＵ（プロセッサＰＰ）５１０により同一回線インタフェースのための制御が行われる。
【００６３】
以下、上述のように構成された通信機器間の通信方法を説明する。
【００６４】
まず、図１を参照して通信機器間の全体動作を述べ、次いで図４に示す動作シーケンスを参照して図３の具体的な動作について説明する。
【００６５】
図１に示すように、通信機器Ａ（ＰＢＸ３００）に対して通信機器Ｂ（ＶＯＩＰゲートウェイ４００）が同一回線インタフェース５００を使用して接続されている。
（１）まず、通信機器ＡのＭＣＰＵ−Ａ１４０側からのデータは、ＰＰバスインタフェースを介してＤＰＲＡＭ−Ａ５２０にライトされる。
（２）ＤＰＲＡＭ−Ａ５２０にライトされたデータを、ＰＰ５１０がリードし、通信機器ＢのＤＰＲＡＭ−Ｂ５３０上にライトする。
【００６６】
このリード、ライトは、メモリ間のデータアクセスであるため高速に実現可能である。
（３）ＤＰＲＡＭ−Ｂ５３０上にライトされたデータは、従来例と同様にＭＣＰＵ−Ｂ２３０側でリードされる。このようにしてＭＣＰＵ−Ｂ２３０側との通信が実現する。
【００６７】
この動作の中で、重要な点は、図１の矢印に示すように、ＭＣＰＵ−Ａ１４０側からＭＣＰＵ−Ｂ２３０側を見たインタフェース（Ｒインタフェース）と、ＭＣＰＵ−Ｂ２３０側からＭＣＰＵ−Ａ１４０側を見たインタフェース（Ｔインタフェース）とが図１１の従来例と同一であることである。このように、ＭＣＰＵ−Ａ１４０側及びＭＣＰＵ−Ｂ２３０側から見たＲインタフェース／Ｔインタフェースに変更がないことから、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０におけるソフトウェア構成に変更は生じない。
【００６８】
本実施形態の通信機器間の通信方法は、ＯＤインタフェース等の専用インタフェースを介在させず、ＰＰ５１０がＲＯＭ等で固定化されたマイクロプログラムを実行して、ＤＰＲＡＭ−Ａ５２０とＤＰＲＡＭ−Ｂ５３０のデータをリード／ライトしインタフェース間のデータの受け渡しをすることから、ファームウェア的な構成となっている。以下、ＰＰ５１０が実行する動作をＰＰファームウェアと呼ぶ。
【００６９】
次に、動作シーケンスについて詳細に説明する。
【００７０】
図４は図３に示す通信機器の呼動作シーケンスを示す図である。図中、６０１〜６２０は動作を説明するための符号である。
【００７１】
通信機器Ａ（ＰＢＸ３００）と通信機器Ｂ（ＶＯＩＰゲートウェイ４００）の通信は、上記ＰＰファームウェアにより実行される。
【００７２】
ＰＰファームウェアでは、通信機器Ａと通信機器Ｂ間の通信が常時行えるように両方からの要求を受け付ける。図４では、ＰＢＸ３００側からの着信監視要求とＶＯＩＰゲートウェイ４００側からの着信監視要求を受け付ける（６０１，６０２）。
【００７３】
いま、ＰＢＸ３００側から発信制御要求があった場合を考える（６０３）。ＰＰファームウェアでは、この発信制御要求を受け、ＶＯＩＰゲートウェイ４００からの着信監視要求があるか否かを判別し（６０４）、着信監視要求があるときは着信検出をＶＯＩＰゲートウェイ４００側に送る。ＶＯＩＰゲートウェイ４００は、切断監視及びＤＰ監視要求（ＤＴＲ有り）をＰＰファームウェアに送る（６０６）。
【００７４】
ＰＰファームウェアでは、この切断監視及びＤＰ監視要求を受信し、ウィンク対象回線指定か否かを判別すると共に（６０７）、ウィンク対象回線指定であるときはウィンク信号を検出したか否かを判別し、検出したときはウィンク信号検出イベントをＰＢＸ３００に送出する（６０８）。
【００７５】
ここで、ウィンク対象回線について説明する。ウィンク対象回線とは、従来例のＯＤインタフェースにおいて用いられる通信フォーマットで指定された回線であり、ダイヤルスピード／メイク率／送出時間幅等が設定される。ＯＤインタフェースに代表される従来のインタフェースは、ダイヤルパルスを用いて行われており、送出するダイヤル数字に相当するパルスの切換え回数によってデータ送出が行われる。ウィンク信号は、ウィンク対象回線指定により上記データ伝送を開始可能にするためのものである。なお、従来のＯＤインタフェースでは通信機器Ａ（ＰＢＸ１００）から通信機器Ｂ（ＶＯＩＰゲートウェイ２００）へのデータ伝送がＳＳ、通信機器Ｂから通信機器Ａへのデータ伝送がＳＲと呼ぶ。
【００７６】
本実施形態では、ＯＤインタフェースを使用せず、ＰＰファームウェアでデータ伝送を行っている。したがって、ウィンク信号という名称は用いてはいるものの、従来のＯＤインタフェースの場合のウィンク信号やこれに続くダイヤル数字とは意味が異なる。すなわち、説明の便宜上から、以下においてウィンク信号、ダイヤル送出、ダイヤル数字等を用いているが、これらはＯＤインタフェース上でダイヤルパルスにより行うものではなく、ＰＰ５１０が、ＤＰＲＡＭ−Ａ５２０とＤＰＲＡＭ−Ｂ５３０間のデータアクセスを行うことにより行うものである。
【００７７】
図４に戻って、ＰＢＸ３００では、ウィンク信号検出を受け取ると、送出データ“５６７８９”のうち、最初のデータ（“５”）をダイヤル送出要求（“５”）としてＰＰファームウェアに送る（６０９）。
【００７８】
ＰＰファームウェアでは、ＤＰ監視要求（ＤＴＲ）があるか否かを判別し、ここではＤＴＲ要求があるのでＤＴＲ検出を、ＶＯＩＰゲートウェイ４００側に送ると共に（６１０）、前記ダイヤル送出要求（“５”）をダイヤル数字検出（“５”）に変換してＶＯＩＰゲートウェイ４００側に送る（６１１）。そして、ダイヤル送出完了をＰＢＸ３００側に送る（６１２）。以下、同様にして、送出データ“５６７８”の最後のデータ（“５”）を、ＶＯＩＰゲートウェイ４００側が受け取ると（６１３）、ＶＯＩＰゲートウェイ４００は応答要求をＰＰファームウェアに送出し（６１４）、ＰＰファームウェアでは、これを受けて応答検出をＰＢＸ３００側に送り（６１５）、これにより通話中となる（６１６）。なお、送出データが最後のデータであることは、予め設定されたダイヤルの文字数に達したことで判別できる。
【００７９】
その後、ＰＢＸ３００側からＰＰファームウェア切断要求があり（６１７）、ＰＰファームウェアでは、この切断要求を切断検出としてＶＯＩＰゲートウェイ４００に送り（６１８）、ＶＯＩＰゲートウェイ４００からの切断要求を受けて切断要求をＰＢＸ３００側に送って通話終了となる（６１９，６２０）。以後、元の状態（６０１，６０２）に戻る。
【００８０】
以上の呼動作シーケンスで述べたように、通信機器Ａ（ＰＢＸ３００）と通信機器Ｂ（ＶＯＩＰゲートウェイ４００）の通信は、上記ＰＰファームウェアにより実行されており、上記ウィンク信号、ダイヤル送出及びダイヤル数字検出により説明した動作は、実際にはＰＰ５１０が、ＤＰＲＡＭ−Ａ５２０及びＤＰＲＡＭ−Ｂ５３０の内容を変えるだけの処理となる。図４の例では、ＰＢＸ３００のＭＣＰＵ−Ａ１４０側からのデータを、まずＤＰＲＡＭ−Ａ５２０にライトし、ＰＰ５１０はこのデータをリードして、ＶＯＩＰゲートウェイ４００のＤＰＲＡＭ−Ｂ５３０上にライトし、ＤＰＲＡＭ−Ｂ５３０上にライトされたデータを、ＭＣＰＵ−Ｂ２３０がリードすることによって通信機器間の通信が実現する。この場合において、ＰＰ５１０がＤＰＲＡＭ−Ａ５２０のデータをリードして、ＶＯＩＰゲートウェイ４００のＤＰＲＡＭ−Ｂ５３０上にライトする処理が図４のＰＰファームウェア動作となる。このリード、ライトは、メモリ間のデータアクセスであるため高速に実現可能である。
【００８１】
また、ＰＰ５１０は、メモリ間のデータアクセスを制御することによりインタフェース間のデータの受け渡しを行う機能を有することに加え、通信元のデータを、通信を行う相手側で要求されるデータに変換する機能を有する。図３の例では、ＰＢＸ３００のＭＣＰＵ−Ａ１４０側からのデータを、ＶＯＩＰゲートウェイ４００のＤＰＲＡＭ−Ｂ５３０上にライトする場合、ＶＯＩＰゲートウェイ４００側で使用可能なデータ（所定設定エリアの所定フォーマットデータ）に変換してＤＰＲＡＭ−Ｂ５３０上にライトすることになる。
【００８２】
以上説明したように、第１の実施形態に係る通信装置は、通信機器Ａ（ＰＢＸ３００）のメインプロセッサ（ＭＣＰＵ−Ａ）１４０によりアクセスされるデュアルポートメモリＤＰＲＡＭ−Ａ５２０、通信機器Ｂ（ＶＯＩＰゲートウェイ４００）のメインプロセッサ（ＭＣＰＵ−Ｂ）２３０によりアクセスされるＤＰＲＡＭ−Ｂ５３０、これらメモリをアクセス制御するプリプロセッサ（ＰＰ）５１０を備え、通信機器ＡのＭＣＰＵ−Ａ１４０側からのデータを、ＰＰバスインタフェースを介してＤＰＲＡＭ−Ａ５２０にライトし、ＤＰＲＡＭ−Ａ５２０にライトされたデータを、ＰＰ５１０がリードし、通信機器ＢのＤＰＲＡＭ−Ｂ５３０上にライトし、ＤＰＲＡＭ−Ｂ５３０上にライトされたデータを、ＭＣＰＵ−Ｂ２３０側でリードすることにより通信機器Ａから通信機器Ｂへの通信を行うようにしたので、通信機器Ａに通信機器Ｂが密結合されることによって同一の装置内に異なる機能を有する装置を構成することができる。
【００８３】
また、図１と従来例で示した図１１とを比較すれば明らかなように、通信機器Ａと通信機器Ｂで同一のハードウェア構成の冗長部分（ＰＰ−Ａ１５０とＰＰ−Ｂ２４０、ＩＦ−Ａ１７０とＩＦ−Ｂ２６０）を削除することができ、回路規模及び部品点数を少なくしてコスト低減を図ることができる。
【００８４】
また、回線接続部分が密結合となり、メモリアクセス通信のみになるため通信速度の飛躍的な向上を図ることができ、大量のデジタルデータの伝送が可能になる。
【００８５】
さらに、ＭＣＰＵ−Ａ１４０側からＭＣＰＵ−Ｂ２３０側を見たインタフェース（Ｒインタフェース）と、ＭＣＰＵ−Ｂ２３０側からＭＣＰＵ−Ａ１４０側を見たインタフェース（Ｔインタフェース）とが見掛け上、同一であることから、ソフトウェア構成に変更は生じない効果を得ることができる。
第２の実施形態
図５は本発明の第２の実施形態に係る同一回線インタフェースを有する通信機器の構成を示すブロック図である。本実施形態の説明にあたり前記図１の構成と同一部分には同一符号を付して重複部分の説明を省略する。
【００８６】
図５において、通信機器Ａ（ＰＢＸ３００）と通信機器Ｂ（ＶＯＩＰゲートウェイ４００）とが同一回線インタフェース５００により接続される。
【００８７】
同一回線インタフェース５００は、同一回線インタフェースを制御するプリプロセッサ（ＰＰ）５１０、データ通信に用いるＰＢＸ側のＤＰＲＡＭ−Ａ５２０及びＶＯＩＰゲートウェイ側のＤＰＲＡＭ−Ｂ５３０から構成され、基本的な構成は図１と同一である。
【００８８】
ＰＰ５１０は、全体を初期化するためのリセット信号を入力するリセット端子ＲＳＴと、２つの割り込みを受け付ける２つの割り込み入力端子Ｉｎｔ−ＡとＩｎｔ−Ｂとを備えている。ここで、この割り込みにより行われる処理は、割り込みを受け付けた割り込み入力端子側におけるリセット処理である。
【００８９】
リセット入力端子ＲＳＴにはＡＮＤゲート６００が接続されており、ＡＮＤゲート６００の一方の入力端子には、ＤＰＲＡＭ−Ａ５２０からのリセット信号ＲＳＴ−Ａが入力され、他方の入力端子にはＤＰＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂが入力される。
【００９０】
ＡＮＤゲート６００は、リセット信号ＲＳＴ−Ａとリセット信号ＲＳＴ−ＢのＡＮＤ論理をとり、両方のリセット信号出力があった場合にのみ、ＰＰ５１０をリセットするリセット信号を出力する。
【００９１】
一方、ＤＰＲＡＭ−Ａ５２０からのリセット信号ＲＳＴ−Ａは、ＰＰ５１０の割り込み信号として割り込み入力端子Ｉｎｔ−Ａに入力され、同様に、ＤＰＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂは、ＰＰ５１０の割り込み信号として割り込み入力端子Ｉｎｔ−Ｂに入力される。
【００９２】
上記リセットは、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０が、ＤＰＲＡＭ−Ａ５２０及びＤＰＲＡＭ−Ｂ５３０を通してＰＰ５１０の割り込み入力端子Ｉｎｔ−Ａ及びＩｎｔ−Ｂと、ＡＮＤゲート６００に供給するものである。
【００９３】
図６は、上記リセットの構成を前記図３に示す通信機器に適用した図であり、前記図３及び図５の構成と同一部分には同一符号を付している。
【００９４】
以下、上述のように構成された通信機器の動作を説明する。
【００９５】
従来例では、前記図１２に示すように、リセットは通信機器Ａと通信機器Ｂ共にＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０が、ＤＰＲＡＭ−Ａ１６０及びＤＰＲＡＭ−Ｂ２５０を通してＰＰ−Ａ１５０及びＰＰ−Ｂ２４０をリセットできる構成となっていた。
【００９６】
しかし、本実施形態では、ＤＲＡＭ−Ａ５２０及びＤＲＡＭ−Ｂ５３０は、１つのＰＰ５１０により制御されるため、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０からのリセットでＰＰ５１０をリセットしたのでは、他方の動作に影響を及ぼす。また、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０の処理を変更しないためには、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０からＰＰ５１０を見た場合に従来例と同じに見せる必要がある。
【００９７】
そこで本実施形態では、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０からのリセットは、割り込みとしてＰＰ５１０に取り込み、割り込みがあったＭＣＰＵ側のみソフトウェア上でリセット時の初期化処理を実行することで、１つのＰＰ５１０で両側それぞれを独立して初期化できる構成とする。
【００９８】
また、ＰＰ５１０に動作異常がある場合等、ＰＰ５１０をハードリセットしたい場合がある。そこで、ＰＰ５１０のリセット入力端子ＲＳＴにＡＮＤゲート６００を設け、両方のＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０から同時にリセットがあった時に、ハードウェアによるリセットをＡＮＤ条件でＰＰ５１０に与えるようにしている。
【００９９】
したがって、片側ＭＣＰＵからリセットがかかった場合、ＰＰ５１０に対しては割り込みと認識され、ＰＰファームウェアにおいてリセットがかかった側の初期化動作を行う。この場合、リセットされていない側に対しては初期化動作は行われない。
【０１００】
また、両ＭＣＰＵから同時にリセットがかかった場合のみ、ＰＰ５１０自体にハードリセットがかかり、ＰＰ５１０の動作異常等を考慮している。
【０１０１】
以上説明したように、第２の実施形態に係る通信装置は、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０からのリセットは、割り込みとしてＰＰ５１０に取り込み、割り込みがあったＭＣＰＵ側のみソフトウェア上でリセット時の初期化処理を実行するとともに、両方のＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０から同時にリセットがあった時に、ハードウェアによるリセットを行うように構成したので、１つのＰＰで両側の初期化を独立して行うことが可能になる。
【０１０２】
上記各実施形態において、通信機器Ｂが初期立上げ中、あるいは障害発生の場合などの機能停止状態について考察する。
【０１０３】
まず、前記図１１及び図１２の従来例を参照して通信機器Ｂが初期立上げ中、あるいは障害発生の場合の問題点を説明する。
【０１０４】
図１１において、通信機器Ｂが回線（Ｓインタフェース）を介して接続されている。
【０１０５】
通信機器Ａが通信機器Ｂへ発信すると、通信機器Ｂが正常であれば応答があり通信可能な状態となる。
【０１０６】
ところが、通信機器Ｂが初期立上げ中、あるいは障害状態で正常に動作しない状態にある場合、通信機器Ａが発信しても通信機器Ｂは応答しない。通信機器Ａは、通信機器Ｂの状態を認識できないため、応答なしという判断しかできない。
【０１０７】
上記機能停止状態の場合における問題点は、上記各実施形態においても同様である。以下、具体的に説明する。
【０１０８】
図７は、前記図５を説明の便宜上書き直した図であり、同一部分には同一符号を付している。
【０１０９】
図７において、通信機器Ｂ（ＶＯＩＰゲートウェイ４００）を、通信機器Ａ（ＰＢＸ３００）に取り込んだ部分を回線インタフェース部７００と呼び、ＭＣＰＵ−Ａ１４０を含む通信機器Ａの制御部をシステム制御部８００と呼ぶ。また、８１０は他デバイス、８２０，８３０は他回線インタフェースである。
【０１１０】
ここで、通信機器Ｂが初期立上げ中、あるいは障害状態で正常に動作しない状態にある場合、
（１）システム制御部８００（ＭＣＰＵ−Ａ１４０）が、回線インタフェース部７００の状態を認識できない。
（２）そのため、システム制御部８００（ＭＣＰＵ−Ａ１４０）は、回線インタフェース部７００への発信制御の度に、動作しない回線インタフェース部７００に対して発信してしまうという不具合があった。
【０１１１】
以下の各実施形態では、上述した通信機器Ｂが機能停止状態の場合における問題点を解決するものである。
第３の実施形態
図７は本発明の第３の実施形態に係る同一回線インタフェースを有する通信機器の構成を示すブロック図である。本実施形態は、初期立上げ中の場合に関するものである。前記のように、図７は図５の構成と同じであり、同一部分には同一符号を付している。
【０１１２】
図７において、通信機器Ａ（ＰＢＸ３００）と通信機器Ｂ（ＶＯＩＰゲートウェイ４００）とが回線インタフェース部７００により接続される。また、８００はＭＣＰＵ−Ａ１４０を含む通信機器Ａのシステム制御部、８１０は他デバイス、８２０，８３０は他回線インタフェース部である。
【０１１３】
回線インタフェース部７００は、同一回線インタフェースを制御するプリプロセッサ（ＰＰ）７１０、データ通信に用いるＰＢＸ側のＤＰＲＡＭ−Ａ５２０及びＶＯＩＰゲートウェイ側のＤＰＲＡＭ−Ｂ５３０から構成され、基本的な構成は図５と同一である。
【０１１４】
上記プリプロセッサ（ＰＰ）７１０は、全体を初期化するためのリセット信号を入力するリセット端子ＲＳＴと、２つの割り込みを受け付ける２つの割り込み入力端子Ｉｎｔ−ＡとＩｎｔ−Ｂとを備え、ＰＰ７１０は、この割り込みにより行われる処理を、割り込みを受け付けた割り込み入力端子側におけるリセット処理として行う。
【０１１５】
ＰＰ７１０のリセット入力端子ＲＳＴには、ＡＮＤゲート６００が接続されており、ＡＮＤゲート６００の一方の入力端子には、ＤＰＲＡＭ−Ａ５２０からのリセット信号ＲＳＴ−Ａが入力され、他方の入力端子にはＤＰＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂが入力される。
【０１１６】
ＡＮＤゲート６００は、リセット信号ＲＳＴ−Ａとリセット信号ＲＳＴ−ＢのＡＮＤ論理をとり、両方のリセット信号出力があった場合にのみ、ＰＰ７１０をリセットするリセット信号を出力する。
【０１１７】
一方、ＤＰＲＡＭ−Ａ５２０からのリセット信号ＲＳＴ−Ａは、ＰＰ７１０の割り込み信号として割り込み入力端子Ｉｎｔ−Ａに入力され、同様に、ＤＰＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂは、ＰＰ７１０の割り込み信号として割り込み入力端子Ｉｎｔ−Ｂに入力される。
【０１１８】
上記リセットは、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０が、ＤＰＲＡＭ−Ａ５２０及びＤＰＲＡＭ−Ｂ５３０を通してＰＰ７１０の割り込み入力端子Ｉｎｔ−Ａ及びＩｎｔ−Ｂと、ＡＮＤゲート６００に供給するものである。
【０１１９】
上記ＰＰ７１０は、上記機能に加えさらに以下のような機能を有する。
【０１２０】
すなわち、ＰＰ７１０は、ＰＰ７１０がＤＰＲＡＭ−Ｂ５３０からリセット（ＲＳＴ−Ｂ）された場合に、閉塞情報通知をシステム制御部８００（ＭＣＰＵ−Ａ１４０）に送出する機能と、リセット解除に対しても同様に閉塞情報通知をシステム制御部８００（ＭＣＰＵ−Ａ１４０）に送出する機能とを持つ。ここでいう閉塞情報とは、回線塞がりを示す情報であり、本回線インタフェース部７００からの発信が不可能なことを示す。
【０１２１】
以下、上述のように構成された通信機器の動作を説明する。
【０１２２】
図８は図７に示す通信機器の閉塞情報通知の動作シーケンスを示す図である。図中、８０１〜８０６は動作を説明するための符号である。
【０１２３】
通信機器Ａ（ＰＢＸ３００）と通信機器Ｂ（ＶＯＩＰゲートウェイ４００）の通信は、上記ＰＰファームウェアにより実行される。
【０１２４】
ＭＣＰＵ−Ｂ２３０が初期立上げを開始すると（８０１）、ＤＰＲＡＭ−Ｂ５３０を通してリセット信号がＰＰ７１０に入力される（８０２）。
【０１２５】
ＰＰ７１０は、このリセット入力によりＭＣＰＵ−Ｂ２３０が立上げ中と判断し、ＭＣＰＵ−Ａ１４０に対して閉塞情報通知を行う（８０３）。
【０１２６】
ＭＣＰＵ−Ａ１４０は、この閉塞情報通知を受信すると、この回線インタフェースが発信不可状態であることを認識し、発信処理は行わないようにする。
【０１２７】
その後、ＭＣＰＵ−Ｂ２３０の初期立上げが正常終了すると（８０４）、ＤＰＲＡＭ−Ｂ５３０を通してリセット解除がＰＰ７１０に通知される（８０５）。
【０１２８】
ＰＰ７１０は、このリセット解除によりＭＣＰＵ−Ｂ２３０の立上げ終了と判断し、ＭＣＰＵ−Ａ１４０に対して閉塞解除情報通知を行う（８０６）。
【０１２９】
ＭＣＰＵ−Ａ１４０は、この閉塞解除情報通知を受信して、この回線インタフェースが発信可能状態であることを認識し、通常の発信処理を行う。
【０１３０】
以上説明したように、第３の実施形態に係る通信装置は、ＰＰ７１０がＤＰＲＡＭ−Ｂ５３０からリセット（ＲＳＴ−Ｂ）された場合に、閉塞情報通知をシステム制御部８００（ＭＣＰＵ−Ａ１４０）に送出する機能と、リセット解除に対しても同様に閉塞情報通知をシステム制御部８００（ＭＣＰＵ−Ａ１４０）に送出する機能とを備え、ＭＣＰＵ−Ｂ２３０の初期立上げ時、ＭＣＰＵ−Ｂ２３０からＤＰＲＡＭ−Ｂ５３０を通してリセット信号ＲＳＴ−ＢがＰＰ７１０の割り込み入力端子Ｉｎｔ−Ｂに入力され、ＰＰ７１０は、リセット信号ＲＳＴ−Ｂを受けると、通信機器Ｂが立上げ中と判断して、ＰＰ７１０が回線使用不可であることを示す閉塞情報通知をＤＰＲＡＭ−Ａ５２０を通して通信機器ＡのＭＣＰＵ−Ａ１４０に送るようにしたので、以下のような効果を得ることができる。
【０１３１】
すなわち、本実施形態による機能がないと、ＭＣＰＵ−Ｂ２３０が初期立上げ中の場合、まだ立ち上がっていない回線インタフェースから発信してしまい、相手の応答がないという判断となってしまう。これに対して、本実施形態では、例えば複数の回線インタフェース（図７の他回線インタフェース部８２０，８３０）がある場合、ＭＣＰＵ−Ａ１４０が各回線インタフェースの状態を認識できるため、発信不可能な回線インタフェースに対して発信動作をすることがない。したがって、確実に発信できる回線インタフェースをあらかじめ選択でき、その回線インタフェースに対して確実に発信することができる。
第４の実施形態図９は本発明の第４の実施形態に係る同一回線インタフェースを有する通信機器の構成を示すブロック図である。本実施形態は、障害発生の場合に関するものである。本実施形態の説明にあたり前記図７の構成と同一部分には同一符号を付して重複部分の説明を省略する。
【０１３２】
図９において、通信機器Ａ（ＰＢＸ３００）と通信機器Ｂ（ＶＯＩＰゲートウェイ４００）とが回線インタフェース部９００により接続される。また、８００はＭＣＰＵ−Ａ１４０を含む通信機器Ａのシステム制御部、８１０は他デバイス、８２０，８３０は他回線インタフェース部である。
【０１３３】
回線インタフェース部９００は、同一回線インタフェースを制御するプリプロセッサ（ＰＰ）９１０、ＭＣＰＵ−Ｂ２３０周辺回路の障害状態を検出する障害検出回路９２０（障害検出手段）、データ通信に用いるＰＢＸ側のＤＰＲＡＭ−Ａ５２０及びＶＯＩＰゲートウェイ側のＤＰＲＡＭ−Ｂ５３０から構成され、基本的な構成は図７と同一である。
【０１３４】
上記プリプロセッサ（ＰＰ）９１０は、全体を初期化するためのリセット信号を入力するリセット端子ＲＳＴと、２つの割り込みを受け付ける２つの割り込み入力端子Ｉｎｔ−ＡとＩｎｔ−Ｂとを備え、ＰＰ９１０は、この割り込みにより行われる処理を、割り込みを受け付けた割り込み入力端子側におけるリセット処理として行う。
【０１３５】
ＤＰＲＡＭ−Ｂ５３０のリセット信号ＲＳＴ−Ｂと障害検出回路９２０の障害検出信号は、ＯＲゲート９３０に接続されており、ＯＲゲート９３０出力は、ＰＰ９１０のリセット入力端子ＲＳＴ−Ｂに接続される。
【０１３６】
また、ＰＰ９１０のリセット入力端子ＲＳＴには、ＡＮＤゲート６００が接続されており、ＡＮＤゲート６００の一方の入力端子には、ＤＰＲＡＭ−Ａ５２０からのリセット信号ＲＳＴ−Ａが入力され、他方の入力端子にはＤＰＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂと障害検出回路９２０の障害検出信号とのＯＲ論理出力が入力される。
【０１３７】
ＡＮＤゲート６００は、リセット信号ＲＳＴ−Ａとリセット信号ＲＳＴ−ＢのＡＮＤ論理をとり、両方のリセット信号出力があった場合にのみ、ＰＰ９１０をリセットするリセット信号を出力する。
【０１３８】
一方、ＤＰＲＡＭ−Ａ５２０からのリセット信号ＲＳＴ−Ａは、ＰＰ９１０の割り込み信号として割り込み入力端子Ｉｎｔ−Ａに入力され、同様に、ＤＰＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂと障害検出信号とのＯＲ論理出力は、ＰＰ９１０の割り込み信号として割り込み入力端子Ｉｎｔ−Ｂに入力される。
【０１３９】
上記リセットは、ＭＣＰＵ−Ａ１４０及びＭＣＰＵ−Ｂ２３０が、ＤＰＲＡＭ−Ａ５２０及びＤＰＲＡＭ−Ｂ５３０を通してＰＰ９１０の割り込み入力端子Ｉｎｔ−Ａ及びＩｎｔ−Ｂと、ＡＮＤゲート６００に供給するものである。また、障害検出は、障害検出回路９２０がＤＰＲＡＭ−Ｂ５３０からのリセット信号ＲＳＴ−Ｂと同様にＰＰ９１０の割り込み入力端子Ｉｎｔ−Ｂに入力する構成をとることによって、上記リセットと同じ意味を持つようにする。
【０１４０】
上記ＰＰ９１０は、上記機能に加え、前記図７のＰＰ７１０と同様の機能を有する。
【０１４１】
すなわち、ＰＰ９１０は、ＰＰ９１０がＤＰＲＡＭ−Ｂ５３０又は障害検出回路９２０からリセット（ＲＳＴ−Ｂ）された場合に、閉塞情報通知をシステム制御部８００（ＭＣＰＵ−Ａ１４０）に送出する機能と、リセット解除に対しても同様に閉塞情報通知をシステム制御部８００（ＭＣＰＵ−Ａ１４０）に送出する機能とを持つ。ここでいう閉塞情報とは、回線塞がりを示す情報であり、本回線インタフェース部７００からの発信が不可能なことを示す。
【０１４２】
以下、上述のように構成された通信機器の動作を説明する。
【０１４３】
上述したように、障害検出はＰＰ９１０に対してリセットと同じ意味を持つこととなるため第３の実施形態と同じ動作となる。図８に示す通信機器の閉塞情報通知の動作シーケンスにより説明する。
【０１４４】
障害検出回路９２０が、ＭＣＰＵ−Ｂ２３０周辺回路の障害状態を検出すると（８０１）、ＯＲゲート９３０を通して障害検出信号がＰＰ９１０に入力される（８０２）。
【０１４５】
ＰＰ９１０は、このリセット入力によりＭＣＰＵ−Ｂ２３０が立上げ中、あるいは障害発生と判断し、ＭＣＰＵ−Ａ１４０に対して閉塞情報通知を行う（８０３）。
【０１４６】
ＭＣＰＵ−Ａ１４０は、この閉塞情報通知を受信すると、この回線インタフェースが発信不可状態であることを認識し、発信処理は行わないようにする。
【０１４７】
その後、ＭＣＰＵ−Ｂ２３０周辺回路の障害状態が検出されなくなると（８０４）、ＯＲゲート９３０を通して障害解除信号がＰＰ９１０に通知される（８０５）。
【０１４８】
ＰＰ９１０は、このリセット解除によりＭＣＰＵ−Ｂ２３０の立上げ終了、あるいは障害発生解除と判断し、ＭＣＰＵ−Ａ１４０に対して閉塞解除情報通知を行う（８０６）。
【０１４９】
ＭＣＰＵ−Ａ１４０は、この閉塞解除情報通知を受信して、この回線インタフェースが発信可能状態であることを認識し、通常の発信処理を行う。
【０１５０】
以上説明したように、第４の実施形態に係る通信装置は、ＭＣＰＵ−Ｂ２３０周辺回路の障害状態を検出する障害検出回路９２０と、障害通知をＤＰＲＡＭ−Ｂ５３０のリセット信号ＲＳＴ−ＢとＯＲ条件でＰＰ９１０のリセット入力端子ＲＳＴ−Ｂに出力するＯＲゲート９２０とを備え、ＭＣＰＵ−Ｂ２３０又はその周辺部の障害検出時、ＰＰ９１０は、リセット入力端子ＲＳＴ−Ｂに障害検出信号を受け、通信機器Ｂに障害発生と判断して、ＰＰ９１０が回線使用不可であることを示す閉塞情報通知をＤＰＲＡＭ−Ａ５２０を通して通信機器ＡのＭＣＰＵ−Ａ１４０に送るようにしたので、第３の実施形態と同様に、以下のような効果を得ることができる。
【０１５１】
すなわち、本実施形態の機能がないと、ＭＣＰＵ−Ｂ２３０が障害中の場合、障害中の回線インタフェースから発信してしまい、相手の応答がないという判断となってしまう。本実施形態では、例えば複数の回線インタフェース（図９の他回線インタフェース部８２０，８３０）がある場合、ＭＣＰＵ−Ａ１４０が各回線インタフェースの状態を認識できるため、発信不可能な回線インタフェースに対して発信動作をすることがないので、確実に発信できる回線インタフェースをあらかじめ選択でき、その回線インタフェースに対して確実に発信することができる。
【０１５２】
したがって、このような優れた特長を有する通信装置及び通信装置間の通信方法を、ＬＡＮを利用した、回線交換装置に適用すれば、この装置において低コストで大容量のデータ通信が可能な通信システムを構築することができる。
【０１５３】
なお、上記各実施形態に係るインタフェース装置を、上述したようなＰＢＸ及びＶＯＩＰゲートウェイに適用することもできるが、勿論これには限定されず、同一回線インタフェースにより接続して通信を行う通信装置であれば全ての装置に適用可能である。
【０１５４】
また、上記各実施形態では、ＯＤインタフェースに置き換えるように同一回線インタフェースを適用して説明したが、これは一例であり、他の専用インタフェースでも同様な効果を得ることができる。
【０１５５】
さらに、上記通信装置を構成する各回路部等の種類、ファームウェア実行部（制御部）などは前述した実施形態に限られない。
【０１５６】
【発明の効果】
本発明に係る通信装置及び通信装置間の通信方法では、同一回線インタフェースは、第１の通信機器のメインプロセッサによりアクセスされる第１の共通メモリ、第２の通信機器のメインプロセッサによりアクセスされる第２の共通メモリ、及び第１及び第２の共通メモリをアクセス制御するプリプロセッサとを備え、第１の通信機器のメインプロセッサが、データを第１の共通メモリに書き込むステップと、プリプロセッサが、第１の共通メモリに書き込まれたデータを読み出して第２の共通メモリに書き込むステップと、第２の通信機器のメインプロセッサが、第２の共通メモリに書き込まれたデータを読み出すステップとを順次実行して通信機器間の通信を実現するようにしているので、通信速度を大幅に向上させることができ、ハードウェア構成の冗長部分を削除することができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態に係る同一回線インタフェースを有する通信機器の構成を示すブロック図である。
【図２】上記通信機器のデュアルポートメモリの構造を説明するための図である。
【図３】上記通信機器の詳細な構成を示すブロック図である。
【図４】上記通信機器の呼動作シーケンスを示す図である。
【図５】本発明を適用した第２の実施形態に係る同一回線インタフェースを有する通信機器の構成を示すブロック図である。
【図６】上記通信機器のリセットの構成を備えた通信機器の構成を示すブロック図である。
【図７】本発明を適用した第３の実施形態に係る同一回線インタフェースを有する通信機器の構成を示すブロック図である。
【図８】上記通信機器の呼動作シーケンスを示す図である。
【図９】本発明を適用した第４の実施形態に係る同一回線インタフェースを有する通信機器の構成を示すブロック図である。
【図１０】従来の通信機器間の通信方法を説明するための全体構成図である。
【図１１】図１０の破線部分を詳細に示すブロック図である。
【図１２】従来の通信機器のリセットの構成を備えた通信機器の構成を示すブロック図である。
【図１３】従来の通信機器間のインタフェースを説明するためのブロック図である。
【符号の説明】
１４０  ＭＣＰＵ−Ａ（通信機器Ａのメインプロセッサ）、２３０  ＭＣＰＵ−Ｂ（通信機器Ｂのメインプロセッサ）、  ３００  ＰＢＸ（通信機器Ａ）、４００  ＶＯＩＰゲートウェイ（通信機器Ｂ）、５００  同一回線インタフェース、５１０，７１０，９１０  プリプロセッサ（ＰＰ）、５２０  ＤＰＲＡＭ−Ａ（通信機器Ａの共通メモリ）、５３０  ＤＰＲＡＭ−Ｂ（通信機器Ｂの共通メモリ）、６００  ＡＮＤゲート、７００，９００  回線インタフェース部、８００システム制御部、８１０  他デバイス、８２０，８３０  他回線インタフェース部、９２０  障害検出回路（障害検出手段）、９３０  ＯＲゲート
【図１】
0003614315.tif 000002
【図２】
0003614315.tif 000003
【図３】
0003614315.tif 000004
【図４】
0003614315.tif 000005
【図５】
0003614315.tif 000006
【図６】
0003614315.tif 000007
【図７】
0003614315.tif 000008
【図８】
0003614315.tif 000009
【図９】
0003614315.tif 000010
【図１０】
0003614315.tif 000011
【図１１】
0003614315.tif 000012
【図１２】
0003614315.tif 000013
【図１３】
0003614315.tif 000014