(57)【特許請求の範囲】
【請求項１】
多数の液晶表示セルが基板上にＮ個行とＭ個列のマトリクスを形成して配置されている画素群と、前記液晶表示セルに任意のデータを供給するためのＭ個の信号線と、前記液晶表示セルの各々に１個ずつ備えられており、かつ、制御信号によって接続された信号線を介して液晶表示セルにデータを伝達するための経路をオン／オフするトランジスタ素子群と、前記トランジスタ素子群の各トランジスタ素子に制御信号を供給するＮ個の走査線とから構成される薄膜トランジスタ液晶表示装置において、
前記信号線のうち、２ｎ−１（ｎは１以上の正の整数）番目の信号線は、任意の地点から分岐し、２ｎ−１番目の画素列と２ｎ番目の画素列を共通に経由し、前記信号線のうち、２ｎ番目の信号線は、任意の地点から分岐し、２ｎ番目の画素列と２ｎ−１番目の画素列を共通に経由し、
前記２ｎ番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線の分岐線を介してデータが入力され、
前記の２ｎ−１番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線の分岐線を介してデータが入力されるように構成されることを特徴とする薄膜トランジスタ液晶表示装置。
【請求項２】
多数の液晶表示セルが基板上にＮ個行とＭ個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのＭ個の信号線を備えており、前記信号線中の２ｎ−１（ｎは１以上の正の整数）番目の信号線は、任意の地点から分岐し、２ｎ−１番目の画素列と２ｎ番目の画素列を共通に経由し、前記信号線中の２ｎ番目の信号線は、任意の地点から分岐し、２ｎ番目の画素列と２ｎ−１番目の画素列を共通に経由し、前記２ｎ番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線の分岐線を介してデータが入力され、前記２ｎ−１番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルは、前記２ｎ−１番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルは、前記２ｎ番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置における、ドットインバージョン方式を適用するための駆動方法であって、
任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力される第１過程と、
任意の水平同期に合せて、前記の第１過程において入力されたデータ中で、２ｎ−１番目の画素データは第１極性を持たせ、２ｎ番目の画素データは第２極性を持たせるように設定する第２過程と、
２ｎ−１番目の水平同期区間では、前記第２過程で極性が設定された画素データ中で、該当する水平同期区間に対応する２ｎ番目のデータは、２ｎ番目の信号線上を伝達させ、２ｎ−１番目のデータは２ｎ−１番目の信号線上を伝達させる第３過程と、
前記の第２過程が終了した後、２ｎ番目の水平同期区間では、前記の第２過程で極性が設定された画素データ中、該当する水平同期区間に対応する２ｎ−１番目のデータは、２ｎ番目の信号線上を伝達させ、２ｎ番目のデータは２ｎ−１番目の信号線上を伝達させる第４過程とを含むことを特徴とする薄膜トランジスタ液晶表示装置の駆動方法。
【請求項３】
前記の第４過程以降に垂直同期が検出されると、前記第２過程において、２ｎ−１番目の画素データは第２極性を持たせ、２ｎ番目の画素データは第１極性を持たせるように設定されることを特徴とする薄膜トランジスタ液晶表示装置の駆動方法。。
【請求項４】
多数の液晶表示セルが基板上にＮ個行とＭ個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのＭ個の信号線が備えられており、前記信号線中の２ｎ−１（ｎは１以上の正の整数）番目の信号線は、任意の地点から分岐し、２ｎ−１番目の画素列と２ｎ番目の画素列を共通に経由し、前記信号線中の２ｎ番目の信号線は、任意の地点から分岐し、２ｎ番目の画素列と２ｎ−１番目の画素列とを共通に経由し、前記２ｎ番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線の分岐線を介してデータが入力され、前記２ｎ−１番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置における、ドットインバージョン方式で駆動するための駆動装置であって、
任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力され、任意の水平同期に合せて入力されたデータ中の、２ｎ−１番目の画素データには第１極性を持たせ、２ｎ番目の画素データには第２極性を持たせるように設定し、２ｎ−１番目の画素データは２ｎ−１番目の信号線上を伝達させ、２ｎ番目の画素データは２ｎ番目の信号線上を伝達させるＭ個の駆動部と、  水平同期信号を計数し、その計数値を第１論理状態と第２論理状態のみで出力する１ビットカウンターと、
２ｎ−１番目の駆動部の出力線と２ｎ番目の駆動部の出力線に、それぞれ１個づつ備えられ、前記１ビットカウンターから出力される計数装置の論理状態により、前記２ｎ−１番目の駆動部から出力される信号は、２ｎ−１番目の信号線上を伝達させ、２ｎ番目の駆動部から出力される信号は、２ｎ番目の信号線上を伝達させるか、あるいは、２ｎ−１番目の駆動部から出力される信号は、２ｎ番目の信号線上を伝達させ、２ｎ番目の駆動部から出力される信号は、２ｎ−１番目の信号線上を伝達させるスイッチング手段と、
を含むことを特徴とする薄膜トランジスタ液晶表示装置の駆動装置。
【請求項５】
前記のスイッチング手段は、
前記１ビットカウンターから出力される信号がゲート端子に入力され、オン／オフ動作をし、オン動作時にドレーン端子に入力される前記２ｎ−１番目の駆動部の出力データを、２ｎ番目の信号線上に伝達させる第１ＮＭＯＳトランジスタと、
前記第１ＮＭＯＳトランジスタのドレーン端子にソース端子が連結されており、ゲート端子に入力される前記１ビットカウンターの出力信号によりオン／オフ動作をし、オン動作時に２ｎ−１番目の信号線上に前記２ｎ−１番目の駆動部から出力されるデータを伝達させる第１ＰＭＯＳトランジスタと、
第２ｎ番目の駆動部から出力されるデータがソース端子に入力され、ゲート端子に入力される前記１ビットカウンターの出力信号によりオン／オフ動作をし、オン動作時に２ｎ番目の信号線上に前記２ｎ−１番目の駆動部の出力データを伝達させる第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのソース端子にドレーン端子が連結されており、ゲート端子に入力される、前記１ビットカウンターの出力信号によりオン／オフ動作をし、オン動作時に２ｎ番目の信号線上に前記２ｎ番目の駆動部の出力データを伝達させる第２ＮＭＯＳトランジスタと、
から構成されることを特徴とする請求項４に記載の薄膜トランジスタ液晶表示装置の駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）とその駆動方法に関し、特に、ドットインバージョン方式で、コラムドライバーの電力消費量を減少させ得る画素アレー構造を有する薄膜トランジスタ液晶表示装置とその駆動方法に関する。
【０００２】
【従来の技術】
一般的に、薄膜トランジスタ液晶表示装置は、能動マトリクス液晶表示装置（ＡＭＬＣＤ；Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）  であって、ダイナミック（ｄｙｎａｍｉｃ）  駆動方式を取り、画素電極の形状がマトリクス（ｍａｔｒｉｘ）構造を有する液晶表示素子中の各画素毎に、能動素子（ａｃｔｉｖｅ  ｄｅｖｉｃｅ）  、例えば、薄膜トランジスタを形成させ、個々の画素を別途に制御可能にする方式を使用している。
【０００３】
また、薄膜トランジスタマトリクスアレー、即ち、データ出力表示部が形成された画素アレー部の周辺部には、ゲート駆動回路とデータ駆動回路とが、内蔵、又は、別個の回路として接続されている。この場合、データ駆動回路とゲート駆動回路は、高電圧に対応させるため、相補型構造を有する薄膜トランジスタから構成される。
【０００４】
ゲート駆動回路は、複数個の出力線を有するシフトレジスタ（ｓｈｉｆｔ  ｒｅｇｉｓｔｅｒ）と、シフトレジスタの出力線に接続された複数個の入出力線を有するバッファ（ｂｕｆｆｅｒ）とからなり、各バッファの出力線は、画素アレー部の走査線に連結されている。そして、データ駆動回路は、複数個の出力線を有するシフトレジスタと、シフトレジスタの出力線に接続された複数個の入出力線を有するバッファと、バッファの出力線に接続されバッファ出力線から入力される信号により動作する複数個のパスゲート（ｐａｓｓ  ｇａｔｅ）  素子とからなり、各パスゲート素子は、データ信号引入線と画素アレー部の各信号線を接続する。
【０００５】
信号線に入力されたデータは、ゲート駆動回路から発生したゲート駆動パルスによりターンオン（ｔｕｒｎ  ｏｎ）  されて活性化された、走査線と信号線の交叉部位に形成された薄膜トランジスタに導かれ、画素の液晶及び補助容量キャパシタ等に伝達される。この場合、補助容量キャパシタは、薄膜トランジスタがターンオンされる時、液晶に信号が入力されるのと同時に信号が入力され、画素に次信号の入力があるまで、液晶容量を一定にする信号を維持し得るように補助する役割を果たす。
【０００６】
液晶表示装置は、液晶の劣化を防止するために交流駆動するが、１個の画素を基準としてポジティブ信号とネガティブ信号とが周期的に液晶に交互にかかる。ポジティブ信号における液晶電圧の変化値と、ネガティブ信号における液晶電圧の変化値は相互に異なるので、このようなデータ信号の交流駆動方式は、液晶の実効電圧を不均衡化させる。その結果、液晶に透過される光量に差異が発生して、画面が点灯するフリッカー（ｆｌｉｃｋｅｒ）  現象が発生する。
【０００７】
このようなフリッカー現象を解消するために提案された方式として、任意の画素にデータ信号のポジティブ信号とネガティブ信号とが交互に入力する方式、即ち、データインバージョン（ｄａｔａ  ｉｎｖｅｒｓｉｏｎ）がある。
以下において、前記データインバージョンの種類を簡単に列挙すると、画素アレー部の全領域において、フレーム［フィールド］を介して交互に入力され、画面が変わる毎に、画素全体の光透過率が変わるフレーム［フィールド］インバージョン（ｆｒａｍｅ  ｉｎｖｅｒｓｉｏｎ）  、走査線のラインを介して交互に入力され、マトリクスアレーの各ライン毎に光透過率が変わるラインインバージョン（ｌｉｎｅ  ｉｎｖｅｒｓｉｏｎ）、信号線のライン即ち、コラムを介して交互に入力され、各コラム毎に光透過率が変わるコラムインバージョン（ｃｏｌｕｍｎ  ｉｎｖｅｒｓｉｏｎ）、ラインインバージョンとコラムインバージョンとを合わせた信号入力方法で、水平及び垂直方向に隣接した画素の極性が反対となるように交互に入力され、所定の画素と隣の画素とで光透過率が変わるドットインバージョン（ｄｏｔ  ｉｎｖｅｒｓｉｏｎ）  とがある。
【０００８】
上述の如く、ドットインバージョンによるデータ信号入力方式が、画面全体の空間エバリジング（ｓｐａｔｉａｌ  ａｖｅｒａｇｉｎｇ）  により、フリッカー、即ち、画面が点灯する現象を他の方式よりも減少させることができる。
このようなドットインバージョン方式を適用するための、液晶パネルのレイアウトを添付の図３を参照して説明すると下記のとおりである。
【０００９】
多数の信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、…と走査線Ｇ１、Ｇ２、Ｇ３、Ｇ４、…がそれぞれ交叉し、マトリクス形態の画素アレー部を形成している。各画素には、信号線と走査線とに接続された薄膜トランジスタと、薄膜トランジスタのドレーン電極に接続された画素電極とが形成されている。従って、画素電極も、画素と同様に、マトリクス形態のアレーを構成している。この時に形成される薄膜トランジスタは、全画素において、ｎ型またはｐ型の１種類のみのトランジスタが形成されている。
【００１０】
添付の図３では、全画素に対して、ｎ型の薄膜トランジスタを使用した場合を図示しており、各画素の共通電位（Ｖｃｏｍ）は接地電位に等しい。
このような画素アレー部の周辺には、薄膜トランジスタを駆動させるためのゲート駆動回路１０と、薄膜トランジスタにデータ信号を入力するためのデータ駆動回路２０とが設けられている。ゲート駆動回路１０からは走査線Ｇ１，Ｇ２，・・が延びており、データ駆動回路２０からは信号線Ｄ１，Ｄ２，・・が延びている。
【００１１】
図３に図示されている構造は、ドットインバージョン方式だけで使用されるものでなく、一般的な液晶パネルの構造である。実際的には、インバージョン方式の区別は、データ駆動回路の構造の差異ではなく、データ駆動回路の作動方式の差異に基づいて行われる。
以下、添付の図４と図５とを参照して、従来のドットインバージョン方式を説明すると下記のとおりである。
【００１２】
図４は、データ駆動回路のデータ駆動範囲を図示したもので、各画素の共通電位を、接地電位には等しくないＤＣ電圧に固定した場合のものである。この共通電位としては任意の電位を選択し得る。
図５は、液晶パネルの画素が４×４の行列を形成していると想定し、ドットインバージョン方式により、任意の１フレーム［フィールド］における画素に入力されたデータの極性を示している。
【００１３】
図５の電気的な極性（ｐｏｌａｒｉｔｙ）  表示において、「＋」表示は、図４のＶ３〜Ｖ４領域を意味し、「−」表示は、同じく図４のＶ１〜Ｖ２領域に該当する。このように、データ駆動回路では、任意の走査線が活性化された状態で、次の走査線が活性化されると、即ち、列が変わる毎に、データの極性を反対にして出力するようになる。
【００１４】
【発明が解決しようとする課題】
それにより、１つの信号線を考えると、行が変わる毎に、Ｖ１〜Ｖ２の領域からＶ３〜Ｖ４の領域に、もしくはＶ３〜Ｖ４の領域からＶ１〜Ｖ２の領域に、電圧の極性が変動せねばならないので、電圧変動幅が大きくなり、電力の消費が大きいという短所がある。
【００１５】
前記のような問題を解消するため、本発明の目的は、１つの信号線で任意の瞬間に維持される第１電圧電位の持続時間を延長し得るようにし、任意の単位時間当りの電圧変動幅を減らして、電力の消費を抑制することができる薄膜トランジスタ液晶表示装置とその駆動方法を提供することにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明のうち、請求項１は、多数の液晶表示セルが基板上にＮ個行とＭ個列のマトリクスを形成して配置されている画素群と、前記液晶表示セルに任意のデータを供給するためのＭ個の信号線と、前記液晶表示セルの各々に１個ずつ備えられており、かつ、制御信号によって接続された信号線を介して液晶表示セルにデータを伝達するための経路をオン／オフするトランジスタ素子群と、前記トランジスタ素子群の各トランジスタ素子に制御信号を供給するＮ個の制御線とから構成される薄膜トランジスタ液晶表示装置において、前記信号線のうち、２ｎ−１（ｎは１以上の正の整数）番目の信号線は、任意の地点から分岐し、２ｎ−１番目の画素列と２ｎ番目の画素列を共通に経由し、前記信号線のうち、２ｎ番目の信号線は、任意の地点から分岐し、２ｎ番目の画素列と２ｎ−１番目の画素列を共通に経由し、前記２ｎ番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線の分岐線を介してデータが入力され、前記の２ｎ−１番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線の分岐線を介してデータが入力されるように構成された薄膜トランジスタ液晶表示装置を提供する。
【００１７】
請求項１に係る液晶パネルによれば、例えば、１列目の１，３，５，・・番目に位置する液晶表示セルには１番目の信号線即ち第１列に対応する信号線からデータが入力され、同じく１列目の２，４，６，・・番目に位置する液晶表示セルには２番目の信号線即ち第２列に対応する信号線からデータが入力される。同様に、２列目の１，３，５，・・番目に位置する液晶表示セルには２番目の信号線即ち第２列に対応する信号線からデータが入力され、同じく２列目の２，４，６，・・番目に位置する液晶表示セルには１番目の信号線即ち第１列に対応する信号線からデータが入力される。
【００１８】
従って、例えば、１列目の１番目の液晶表示セルに１番目の信号線からデータが入力され、Ｖ１〜Ｖ２の領域の電圧極性を有しているとすると、１列目の２番目の液晶表示セルには２番目の信号線からデータが入力され、同じく、Ｖ１〜Ｖ２の領域の電圧極性を有することとなる。同様に、２列目の１番目の液晶表示セルに２番目の信号線からデータが入力され、Ｖ３〜Ｖ４の領域の電圧極性を有しているとすると、２列目の２番目の液晶表示セルには１番目の信号線からデータが入力され、同じく、Ｖ３〜Ｖ４の領域の電圧極性を有することとなる。
【００１９】
このように、一つの信号線を考えると、行が変わっても、ほぼ同一の電圧極性が維持されるので、従来の薄膜トランジスタ液晶表示装置と比べて、電圧変動幅を大幅に減らすことができる。結果的に、電力消費量を大幅に減らすことができる。
本発明のうち、請求項２は、多数の液晶表示セルが基板上にＮ個行とＭ個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのＭ個の信号線を備えており、前記信号線中の２ｎ−１番目の信号線は、任意の地点から分岐し、２ｎ−１（ｎは１以上の正の整数）番目の画素列と２ｎ番目の画素列を共通に経由し、前記信号線中の２ｎ番目の信号線は、任意の地点から分岐し、２ｎ番目の画素列と２ｎ−１番目の画素列を共通に経由し、前記２ｎ番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線の分岐線を介してデータが入力され、前記２ｎ−１番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルは、前記２ｎ−１番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルは、前記２ｎ番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置における、ドットインバージョン方式を適用するための駆動方法であって、任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力される第１過程と、任意の水平同期に合せて、前記の第１過程において入力されたデータ中で、２ｎ−１番目の画素データは第１極性を持たせ、２ｎ番目の画素データは第２極性を持たせるように設定する第２過程と、２ｎ−１番目の水平同期空間では、前記第２過程で極性が設定された画素データ中で、該当する水平同期区間に対応する２ｎ番目のデータは、２ｎ番目の信号線上を伝達させ、２ｎ−１番目のデータは２ｎ−１番目の信号線上を伝達させる第３過程と、前記の第２過程が終了した後、２ｎ番目の水平同期区間では、前記の第２過程で極性が設定された画素データ中、該当する水平同期区間に対応する２ｎ−１番目のデータは、２ｎ番目の信号線上を伝達させ、２ｎ番目のデータは２ｎ−１番目の信号線上を伝達させる第４過程とを含むことを特徴とするドットインバージョン方式を適用するための薄膜トランジスタ液晶表示装置の駆動方法を提供する。
【００２０】
請求項３に記載されているように、請求項２に記載した方法において、第４過程以降に垂直同期が検出されると、前記第２過程において、２ｎ−１番目の画素データは第２極性を持たせ、２ｎ番目の画素データは第１極性を持たせるように設定することが好ましい。
本発明のうち、請求項４は、多数の液晶表示セルが基板上にＮ個行とＭ個列のマトリクスを形成して配置され、前記液晶表示セルの各列にデータを供給するためのＭ個の信号線が備えられており、前記信号線中の２ｎ−１（ｎは１以上の正の整数）番目の信号線は、任意の地点から分岐し、２ｎ−１番目の画素列と２ｎ番目の画素列を共通に経由し、前記信号線中の２ｎ番目の信号線は、任意の地点から分岐し、２ｎ番目の画素列と２ｎ−１番目の画素列とを共通に経由し、前記２ｎ番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線の分岐線を介してデータが入力され、前記２ｎ−１番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線の分岐線を介してデータが入力されるように構成される薄膜トランジスタ液晶表示装置におけるドットインバージョン方式を適用するための駆動装置において、任意の画面を構成する画素データが、水平同期と垂直同期とによりシリアルに入力され、任意の水平同期に合せて入力されたデータ中の、２ｎ−１番目の画素データには第１極性を持たせ、２ｎ番目の画素データには第２極性を持たせるように設定し、２ｎ−１番目の画素データは２ｎ−１番目の信号線上を伝達させ、２ｎ番目の画素データは２ｎ番目の信号線上を伝達させるＭ個の駆動部と、水平同期信号を計数し、その計数値を第１論理状態と第２論理状態のみで出力する１ビットカウンターと、２ｎ−１番目の駆動部の出力線と２ｎ番目の駆動部の出力線に、それぞれ１個づつ備えられ、前記１ビットカウンターから出力される計数装置の論理状態により、前記２ｎ−１番目の駆動部から出力される信号は、２ｎ−１番目の信号線上を伝達させ、２ｎ番目の駆動部から出力される信号は、２ｎ番目の信号線上を伝達させるか、あるいは、２ｎ−１番目の駆動部から出力される信号は、２ｎ番目の信号線上を伝達させ、２ｎ番目の駆動部から出力される信号は、２ｎ−１番目の信号線上を伝達させるスイッチング手段と、を含むことを特徴とするドットインバージョン方式を適用するための薄膜トランジスタ液晶表示装置の駆動装置を提供する。
【００２１】
この請求項４に係る装置によれば、請求項３に記載した方法が実現される。
請求項５に記載されているように、請求項４に記載した駆動装置においては、前記のスイッチング手段は、前記１ビットカウンターから出力される信号がゲート端子に入力され、オン／オフ動作をし、オン動作時にドレーン端子に入力される前記２ｎ−１番目の駆動部の出力データを、２ｎ番目の信号線上に伝達させる第１ＮＭＯＳトランジスタと、前記第１ＮＭＯＳトランジスタのドレーン端子にソース端子が連結されており、ゲート端子に入力される前記１ビットカウンターの出力信号によりオン／オフ動作をし、オン動作時に２ｎ−１番目の信号線上に前記２ｎ−１番目の駆動部から出力されるデータを伝達させる第１ＰＭＯＳトランジスタと、第２ｎ番目の駆動部から出力されるデータがソース端子に入力され、ゲート端子に入力される前記１ビットカウンターの出力信号によりオン／オフ動作をし、オン動作時に２ｎ番目の信号線上に前記２ｎ−１番目の駆動部の出力データを伝達させる第２ＰＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのソース端子にドレーン端子が連結されており、ゲート端子に入力される、前記１ビットカウンターの出力信号によりオン／オフ動作をし、オン動作時に２ｎ番目の信号線上に前記２ｎ番目の駆動部の出力データを伝達させる第２ＮＭＯＳトランジスタと、から構成されることが好ましい。
【００２２】
請求項５は請求項４に記載した駆動装置に用いられるスイッチング手段の一具体例を示すものである。請求項５に記載されているように、スイッチング手段をトランジスタで構成することにより、駆動装置全体の構成をコンパクトに仕上げることができる。
なお、請求項５はスイッチング手段の一例を示したにすぎず、スイッチング手段は他の構成を有するようにすることも可能である。
【００２３】
【発明の実施の形態】
以下、添付図面を参照して、本発明による好ましい実施形態を説明する。
図１は、本発明による液晶パネルの一実施形態の構成例示図である。
図において、多数の信号線Ｄ１ａ、Ｄ１ｂ、Ｄ２ａ、Ｄ２ｂ、…と走査線Ｇ１、Ｇ２、Ｇ３、Ｇ４、…がそれぞれ交叉し、マトリクス形態の画素アレー部を形成している。各画素には、従来と同様に、信号線と走査線とに接続された薄膜トランジスタＴと、薄膜トランジスタＴのドレーン電極に接続された画素電極Ｅとが形成されている。従って、画素電極Ｅも、画素と同様に、マトリクス形態のアレーを構成している。この時に形成される薄膜トランジスタＴは、全画素において、ｎ型またはｐ型の一種類のみのトランジスタが形成されている。
【００２４】
添付の図１では、全画素に対して、ｎ型の薄膜トランジスタを使用した場合を図示しており、各画素の共通電位（Ｖｃｏｍ）は接地電位に等しい。
このような画素アレー部の周辺には、薄膜トランジスタを駆動させるための従来と同様のゲート駆動回路１０と、薄膜トランジスタにデータ信号を入力するためのデータ駆動回路３０とが設けられている。ゲート駆動回路１０からは走査線Ｇ１，Ｇ２，・・が延びており、データ駆動回路３０からは信号線Ｄ１ａ、Ｄ２ｂ、Ｄ３ａ、Ｄ４ｂ、…が延びている。
【００２５】
各信号線中の２ｎ−１（ｎは１以上の正の整数）番目の信号線Ｄ１ａ、Ｄ３ａ、・・・は、任意の地点から分岐している分岐線Ｄ１ｂ、Ｄ３ｂ、．．．  を有することにより、２ｎ−１番目の画素列と２ｎ番目の画素列とを共通に経由している。同様に、各信号線中の２ｎ番目の信号線Ｄ２ｂ、Ｄ４ｂ、・・も、任意の地点から分岐している分岐線Ｄ２ａ、Ｄ４ａ、・・・を有することにより、２ｎ番目の画素列と２ｎ−１番目の画素列とを共通に経由する。
【００２６】
この場合、前記２ｎ番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ番目の信号線Ｄ２ｂ、Ｄ４ｂ、・・・を介してデータが入力され、偶数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線Ｄ１ａ、Ｄ３ａ、・・・の分岐線Ｄ１ｂ、Ｄ３ｂ、・・・を介してデータが入力される。前記２ｎ−１番目の画素列を構成する各液晶表示セル中の奇数番目行に位置する液晶表示セルには、前記２ｎ−１番目の信号線Ｄ１ａ、Ｄ３ａ、・・・を介してデータが入力され、偶数番目行に位置する表示セルには、前記２ｎ番目の信号線Ｄ２ｂ、Ｄ４ｂ、・・・の分岐線Ｄ２ａ、Ｄ４ａ、・・・を介してデータが入力されるように構成されている。
【００２７】
即ち、各液晶表示セルには、それぞれ２個の信号線が通り、任意の液晶表示セルはその２個の信号線の中のいずれか１個に接続される。尚、走査線は既存のものと同一であり、各走査線は各行に位置する液晶表示セルに接続されている。
上述した構成の内容を、１番目と２番目の液晶表示セル列に対して、行列の概念で説明すると、データ駆動回路３０の駆動部Ａ１から出た出力は、（１、１）、（２、２）、（３、１）、（４、２）ピックセルをドライブし、駆動部Ａ２から出た出力は、（１、２）、（２、１）、（３、２）、（４、１）ピックセルをドライブする。
【００２８】
この場合、一般的なデータ駆動回路が、複数個の出力線を有するシフトレジスタと、シフトレジスタの出力線に接続された複数個の入出力線とを有するバッファと、バッファの出力線に接続されバッファ出力線から入力される信号により動作する複数個のパスゲート（ｐａｓｓ  ｇａｔｅ）  素子とからなり、各パスゲート素子は、データ信号の引入線と画素アレー部の各信号線を接続すると仮定した場合、駆動部Ａ１、Ａ２、Ａ３、Ａ４、・・・は、各信号線にデータを伝達するための手段を表しており、該手段は任意の構成を取り得る。
【００２９】
従って、添付図面の図５に図示されている極性のフレーム［フィールド］の場合、駆動部Ａ１は、＋極性のピックセルのみをドライブし、同様に、駆動部Ａ２は、−極性のピックセルのみをドライブし得るようになる。その結果、該当するフレーム［フィールド］で各ピックセルをドライブする駆動部Ａ１，Ａ２、・・・の出力スイッチング（ｏｕｔｐｕｔ  ｓｗｉｔｃｈｉｎｇ）は、添付の図４に図示されているデータの駆動範囲中の、Ｖ１〜Ｖ２もしくはＶ３〜Ｖ４の範囲で限定され、任意の単位時間当りの電圧変動幅が減少する。
【００３０】
上述のような動作中で、２ｎ−１番目の信号線に対応するピックセルにかかる信号と、２ｎ番目の信号線に対応するピックセルにかかる信号とを提供する各ピックセルをドライブする駆動部Ａ１、Ａ２、・・・の位置が異なるので、実際には、各画素に対するシリアルデータを特定の瞬間にシフティングもしくはソーティングさせる過程が必要である。
【００３１】
即ち、ある第１の瞬間には、２ｎ−１番目の信号線駆動部から出力される信号が２ｎ番目の信号線に伝達され、反対に２ｎ番目の信号線駆動部から出力される信号が２ｎ−１番目信号線に伝達されるようにせねばならず、第１の瞬間に連続する第２の瞬間には、２ｎ−１番目の信号線駆動部から出力される信号が２ｎ−１番目の信号線に伝達され、反対に２ｎ番目の信号線駆動部から出力される信号が２ｎ番目の信号線に伝達されるようにせねばならない。
【００３２】
そのためには、２ｎ−１番目と２ｎ番目の信号線駆動部と、２ｎ−１番目と２ｎ番目の信号線との間には、信号の転送を行うスイッチング手段を設けることが必要である。
そのようなスイッチング手段の一例を図２に示す。
図２は、第１、第２信号線駆動部Ａ１、Ａ２と第１、第２信号線Ｄ１、Ｄ２の間にスイッチング手段を構成した場合の例を示す。
【００３３】
図示したスイッチング手段は、データ駆動回路３０に入力される水平同期信号を計数し、その計数値を「Ｌ」と「Ｈ」のレベルとして出力する１ビットカウンター（図示しない）から出力される信号がゲート端子に入力されることによりオン／オフ動作をし、オン動作時にドレーン端子に入力される第１信号線駆動部Ａ１から出力されるデータを第２信号線Ｄ２に伝達する第１ＮＭＯＳトランジスタＮＡと、前記第１ＮＭＯＳトランジスタＮＡのドレーン端子にソース端子が接続されており、ゲート端子に入力される前記１ビットカウンターの出力信号によりオン／オフ動作をし、オン動作時に第１信号線Ｄ１に、前記第１信号線駆動部Ａ１から出力されるデータを伝達する第１ＰＭＯＳトランジスタＰＡと、第２信号線駆動部Ａ２から出力されるデータがソース端子に入力され、ゲート端子に入力される前記１ビットカウンターの出力信号によりオン／オフ動作をし、オン動作時に前記第２信号線駆動部Ａ２から出力されるデータを第２信号線Ｄ２に伝達する第２ＰＭＯＳトランジスタＰＢと、前記第２ＰＭＯＳトランジスタＰＢのソース端子にドレーン端子が接続されており、ゲート端子に入力される前記１ビットカウンターの出力信号によりオン／オフ動作をし、オン動作時に前記第２信号線駆動部Ａ２から出力されるデータを第１信号線Ｄ１に伝達する第２ＮＭＯＳトランジスタＮＢとから構成される。
【００３４】
この場合、前記１ビットカウンターの出力信号は、第１走査線Ｇ１に「Ｈ」信号がかかる間は「Ｌ」（Ｌは低レベルを示す）状態を維持し、次の第２走査線Ｇ２に「Ｈ」信号がかかる間は、水平同期信号に同期され、「Ｈ」状態を維持する。
従って、２ｎ−１番目の信号線が動作する間は、前記１ビットカウンターの出力信号は「Ｌ」状態を維持し、前記第１信号線駆動部Ａ１から出力されるデータは第１信号線Ｄ１に伝達され、前記第２信号線駆動部Ａ２から出力されるデータは第２信号線Ｄ２に伝達される。
【００３５】
また、２ｎ番目の信号線が動作する間は、前記１ビットカウンターの出力信号の状態は「Ｈ」状態を維持し、前記第２信号線駆動部Ａ２から出力されるデータは第１信号線Ｄ１に伝達され、前記第１信号線駆動部Ａ１から出力されるデータは第２信号線Ｄ２に伝達される。
従って、前記のように動作する、本実施形態による薄膜トランジスタの液晶表示装置によれば、電力消費量が減るが、以下に、その程度を数式で示す。
【００３６】
図４で各区域別の電圧の絶対値を下記の仮定１の通りに仮定する。
｜Ｖ１−Ｖ２｜＝｜Ｖ３−Ｖ２｜＝｜Ｖ４−Ｖ３｜＝ｖ  ・・・仮定１
従って、図１に示した本実施形態においては、各信号線にかかる電圧のスイッチング幅はｖとなる。
消費電力は下記の（１）式により定義される。
【００３７】
消費電力＝全体容量成分×（電圧変動分）２        ・・・    （１）
前記の（１）式で全体容量成分は２Ｃとなり、（電圧変動分）２  は次の数１により求められる。
【００３８】
【数１】
0003621982.tif 000002
従って、数１の演算値を上記（１）式に代入すると、消費電力はＣｖ２  ／３となる。
図３に示す従来の液晶パネルの消費電力はＣｖ２  であるので、本実施形態に係る液晶パネルによって、消費電力を約１／３に節減し得る。
【００３９】
上述のような本発明の効果を説明するため、上記（１）式と数１の関係をより詳細に説明すると、まず図４に図示されている電圧変動波形で、Ｖ１で表示する電圧の大きさを−３Ｖ／２と仮定し、Ｖ２で表示する電圧の大きさを−Ｖ／２と仮定し、Ｖ３で表示する電圧の大きさをＶ／２と仮定し、Ｖ４で表示する電圧の大きさを３Ｖ／２と仮定する。このような仮定の下で、従来の方式を適用した場合の電圧変動値と、本発明を適用した場合の電圧変動値は下記の数２と数３の通りである。
【００４０】
［従来の方式］
【００４１】
【数２】
0003621982.tif 000003
∴Ｖ＝２ｖ
［本発明による方式］
【００４２】
【数３】
0003621982.tif 000004
∴Ｖ＝ｖ／６１／２  
従って、均一電流駆動方式の場合、従来に比して１／２・６１／２  倍の電荷を供給すれば足りる。
【００４３】
【発明の効果】
以上のように、本発明に係る液晶パネルによれば、１の信号線における１つの電圧電位の持続時間を延長することを可能にする。このため、単位時間当たりの電圧変動幅を減らすことができ、ひいては、電力消費量を減らすことが可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶パネルの回路図である。
【図２】スイッチング手段の一具体例を示す回路図である。
【図３】従来の液晶パネルの回路図である。
【図４】図３のデータ駆動回路のデータ駆動範囲を示したグラフである。
【図５】４×４の行列をなす画素において、ドットインバージョン方式により、任意の１フレーム［フィールド］における画素に充填されたデータの極性を示す図である。
【符号の説明】
Ｄ：信号線
Ｇ：走査線
１０：ゲート駆動回路
３０：データ駆動回路
【図１】
0003621982.tif 000005
【図２】
0003621982.tif 000006
【図３】
0003621982.tif 000007
【図４】
0003621982.tif 000008
【図５】
0003621982.tif 000009