(57)【特許請求の範囲】
【請求項１】
一方側を制御信号に基づいて制御する第１の制御回路と、  制御信号を外部から入力または外部へ出力し、他方側を制御信号に基づいて制御する第２の制御回路と、
前記第１の制御回路から入力された制御信号を冗長符号化する第１の冗長符号化器、又は前記第２の制御回路から入力された制御信号を冗長符号化する第２の冗長符号化器と、
前記第１の冗長符号化器により冗長符号化された制御信号を復号化し、前記第２の制御回路へ出力する第１の復号化器、又は前記第２の冗長符号化器により冗長符号化された制御信号を復号化し、前記第１の制御回路へ出力する第２の復号化器と、
前記一方側と前記他方側とを電気的に絶縁すると共に前記第１の冗長符号化器から前記第１の復号化器へ制御情報のみを伝送する第１のアイソレータ、又は前記一方側と前記他方側とを電気的に絶縁すると共に前記第２の冗長符号化器から前記第２の復号化器へ制御情報のみを伝送する第２のアイソレータと、
前記一方側から受信されたアナログ信号をデジタル信号に変換するアナログデジタル変換器と、
前記アナログデジタル変換器から出力されたデジタル信号を他方側へ伝送し、一方側と他方側を電気的に絶縁する第３のアイソレータと、
前記他方側から受信されたデジタル信号を一方側へ伝送し、一方側と他方側を電気的に絶縁する第４のアイソレータと、
前記第４のアイソレータから伝送されたデジタル信号をアナログ信号に変換するデジタルアナログ変換器とを有するアナログフロントエンド。
【請求項２】
請求項１において、
前記第１のアイソレータ，前記第２のアイソレータ，前記第３のアイソレータ及び前記第４のアイソレータは前記一方側と前記他方側を容量性結合させるためのキャパシタを有するアナログフロントエンド。
【請求項３】
請求項１において、
前記第１の復号化器及び前記第２の復号化器は、入力された制御情報が非符号語である場合には既に復号化された制御情報を出力するアナログフロントエンド。
【請求項４】
請求項１において、
前記第１の制御回路，前記第２の制御回路，前記第１の冗長符号化器，前記第２の冗長符号化器，前記第１の復号化器，前記第２の復号化器，前記第１のアイソレータ，前記第２のアイソレータ，前記第３のアイソレータ，前記第４のアイソレータ，前記アナログデジタル変換器及び前記デジタルアナログ変換器が同一の半導体基板上に形成されているアナログフロントエンド。
【請求項５】
一方側を制御信号に基づいて制御する第１の制御回路と、
制御信号を外部から入力または外部へ出力し、他方側を制御信号に基づいて制御する第２の制御回路と、
前記第１の制御回路から入力された制御信号を冗長符号化する第１の冗長符号化器、又は前記第２の制御回路から入力された制御信号を冗長符号化する第２の冗長符号化器と、
前記第１の冗長符号化器により冗長符号化された制御信号を復号化し、前記第２の制御回路へ出力する第１の復号化器、又は前記第２の冗長符号化器により冗長符号化された制御信号を復号化し、前記第１の制御回路へ出力する第２の復号化器と、
前記一方側と前記他方側とを電気的に絶縁すると共に前記第１の冗長符号化器から前記第１の復号化器へ制御情報を伝送する第１のアイソレータ、又は前記一方側と前記他方側とを電気的に絶縁すると共に前記第２の冗長符号化器から前記第２の復号化器へ制御情報を伝送する第２のアイソレータと、
前記一方側から受信されたアナログ信号をデジタル信号に変換するアナログデジタル変換器と、
前記第１の冗長符号化器から出力された制御信号とデジタル信号とを時分割で切替えて前記第１のアイソレータに伝送する第１のマルチプレクサ、又は前記第２の冗長符号化器から出力された制御信号とデジタル信号とを時分割で切替えて前記第２のアイソレータに伝送する第２のマルチプレクサと、
前記第１のアイソレータを介して伝送された、前記第１の冗長符号化器から出力された制御信号とデジタル信号とを時分割で切替えて伝送する第１のデマルチプレクサ、又は前記第２のアイソレータを介して伝送された、前記第２の冗長符号化器から出力された制御信号とデジタル信号とを時分割で切替えて伝送する第２のデマルチプレクサと、
前記第２のデマルチプレクサから伝送されたデジタル信号をアナログ信号に変換するデジタルアナログ変換器とを有し、
前記第１のアイソレータ及び前記第２のアイソレータは、制御信号及び送受信されたデジタル信号を伝送可能とするアナログフロントエンド。
【請求項６】
請求項５において、
前記第１のアイソレータ及び前記第２のアイソレータは前記一方側と前記他方側を容量性結合させるためのキャパシタを有するアナログフロントエンド。
【請求項７】
請求項５において、
前記第１の復号化器及び前記第２の復号化器は、入力された制御情報が非符号語である場合には既に復号化された制御情報を出力するアナログフロントエンド。
【請求項８】
請求項５において、
前記第１の制御回路，前記第２の制御回路，前記第１の冗長符号化器，前記第２の冗長符号化器，前記第１の復号化器，前記第２の復号化器，前記第１のアイソレータ，前記第２のアイソレータ，前記アナログデジタル変換器，前記デジタルアナログ変換器，前記第１のマルチプレクサ，前記第２のマルチプレクサ，前記第１のデマルチプレクサ及び前記第２のデマルチプレクサが同一の半導体基板上に形成されているアナログフロントエンド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
半導体素子上に形成したキャパシタ、特に高電圧を印加しても、素子を破壊せず危険電圧が二次側に通過しない高耐圧のキャパシタを用いて電気信号を伝達する絶縁カプラ或いは絶縁アンプ（以下、アイソレータと称す）に関する。
【０００２】
【従来の技術】
通信分野では、公共性の高いネットワーク設備の保護と端末の保護のために、ネットワークと端末の境界に高い絶縁性を要求しており、従来から絶縁性の高い通信用の小型トランスが使われてきた。しかし、パーソナル端末の普及発展に伴いポータブル端末用として更なる小型化軽量化が要求されており、トランスに使用する材料や構造の改良では小型化の要求に十分応えられない問題が出てきて、アイソレータの応用が検討されている。
【０００３】
また、計測，医療などの用途では、センサと信号処理回路など、信号検出部分と信号処理部分とを絶縁する必要がある場合があり、アイソレータは、このような場合に、絶縁分離手段として知られている。
【０００４】
アイソレータの小型化，高信頼化，低価格化の目的で、容量性アイソレータが開発されている。絶縁バリヤを構成する個別部品としての高耐圧のキャパシタ技術は電力用あるいはサージ保護用セラミックコンデンサが知られており、これを用いた信号伝送用の回路ブロックは容量性絶縁アンプまたは容量性絶縁カプラと呼ばれ、１９７０年代から使われている。
【０００５】
また、特開昭６２−２６０４０８号では、アナログ信号を変調したパルス信号をキャパシタにより絶縁分離された２次側へ伝送し、復号化してアナログ信号を再生してアナログ信号伝送の絶縁分離を実現している。
【０００６】
【発明が解決しようとする課題】
上記従来技術はアナログ信号をより高い周波数で変調するため、絶縁分離キャパシタの容量を約３ｐＦと小さくすることができる優れた方法である。しかし絶縁分離キャパシタを介して信号を伝送する際の電気雑音による誤り発生防止についてさらに考慮が必要である。従来技術ではアナログ信号をＰＷＭ（パルス幅変調）やＦＭ（周波数変調）などのアナログ的な変調を施して伝送していたために本質的に電気雑音の影響を受けやすかった。特開昭６２−２６０４０８号の方式では、アナログ信号だけでなく近年信号処理の主流になっているデジタル信号も同様に伝送できる可能性を有している。そこで、信号処理により雑音除去の容易なデジタル信号の伝送について、電気雑音による伝送誤り防止方法について検討する。
【０００７】
アナログ信号伝送の場合には電気雑音の影響は電気雑音の強度に比例したアナログ値の誤差として現れる。デジタル信号の伝送においては、電気雑音の強度があるしきいを超えるまでは全く影響が現れないが、電気雑音の強度があるしきいを超えると影響を受ける。夫れ夫れのビットに個別の意味を持たせている場合にはどのビットが電気雑音により誤って伝送されても影響は甚大である。また、アナログ値をデジタルに変換したデータの場合には通常ＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）側のビットほど大きな影響を受ける。以上述べたように特にデジタル信号の伝送においては、あるしきい値を超えた電気雑音が発生した場合には影響が急激に増大し実用上無視できなくなる。特に絶縁分離は遠距離の信号伝送や、雷サージが予想される屋外に設置される機器に多用されるため、誘導サージによる電気雑音の強度がデジタル信号伝送に影響を与えるレベルを超える頻度は高い。
【０００８】
そこで本発明では、電気雑音による誤りの影響の少ない絶縁分離キャパシタを介した情報伝送方式を提供することを第１の目的とする。
【０００９】
信号伝送に際しての電気雑音の影響を除去するために、誤り訂正符号，ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｏｄｅ）などの符号間のハミング距離を大きくとった冗長符号を用いることが従来から広く行われてきている。１ビット誤り訂正を可能とするためには、冗長符号間のハミング距離を３以上にしなければならない。また、冗長符号化，誤り訂正などの復号化の処理が複雑になる傾向がある。
【００１０】
そこで本発明では、より少ないハミング距離で誤り訂正が可能で、簡単に実現可能な冗長符号による伝送方式を提供することを第２の目的とする。
【００１１】
【課題を解決するための手段】
本発明は以下の構成又は方法によって上記従来技術の課題を解決し、目的を達成するものである。
【００１２】
まず第１に、入力信号を冗長符号化する冗長符号化器と、冗長符号化器によって冗長符号化された信号を復号化する復号化器と、冗長符号化器と復号化器とを電気的に絶縁すると共に冗長符号化器から復号化器へ情報を伝送するアイソレータによって信号伝送装置を構成し、１次側（アイソレータよりも伝送元側）で冗長符号（誤り検出訂正符号）化してアイソレータを介して伝送し、２次側（アイソレータよりも伝送先側）で復号化する際に誤り検出訂正を行う。これにより、冗長符号（誤り検出訂正符号）化して伝送されるので復号化する際に誤り検出訂正を行うことにより、電気的雑音に起因する伝送誤りを除去することができる。第２に、２次側の復号化器で符号化する際に伝送された符号が非符号語（冗長符号として辻褄の合わない符号）である場合には、既に復号化された信号、つまり直前の出力値を保持するように伝送装置を構成する。これによれば、より小さなハミング距離の冗長符号により誤りの影響の少ない信号伝送が可能となる。つまり、伝送された符号が非符号語である場合には、直前の出力値を保持すれば、符号間のハミング距離２の冗長符号により疑似的に誤り訂正が可能となる。伝送される信号の変化点で誤りが発生した場合には、信号伝送間隔１回分だけ、伝送された信号の変化に遅れが生じるが、信号伝送間隔を短くすれば誤り発生時の信号伝送の遅れは小さくすることができる。
【００１３】
続いて第３に、入力信号をクロック信号に同期させて変調する変調器と、変調器で変調された信号をクロックに同期して入力信号を再生する復調器と、変調器と復調器とを電気的に絶縁し、変調器から復調器へ情報を伝送するアイソレータによって信号伝送装置を構成する。これによれば、変調された入力信号がアイソレータを介して伝送され、復調されるので電気雑音を除去することができる。更に、復調器に入力されるクロック信号をアイソレータを介して変調器へ送り、このクロック信号に同期させて変調することで電気雑音の影響を受けず、変調された信号の復調に対する電気雑音の影響を大幅に軽減することができる。従って、電気雑音除去の効果のある同期検波の効果を最大限に発揮することができる。
【００１４】
第４に、入力信号をクロック信号に同期させて変調する変調器と、変調器で変調された信号をクロック信号の立ち上がりエッジ及び立ち下がりエッジで変調された信号をサンプリングする復調器と、変調器と復調器とを電気的に絶縁し、変調器から復調器へ変調された信号を伝送するアイソレータによって信号伝送装置を構成する。これによれば、デジタル的な処理により変調及び復調が実現できるので、確実な動作をする回路を容易に得ることができる。更に、復調器に入力されるクロック信号をアイソレータを介して変調器へ送り、このクロック信号に同期させて変調することで電気雑音の影響を受けず、変調された信号の復調に対する電気雑音の影響を大幅に軽減することができる。
【００１５】
第５に、クロック信号に同期させて信号を出力する信号出力装置と、信号出力装置からの信号をクロック信号によって特定の期間だけ受信する信号受信装置と、信号出力装置と信号受信装置とを電気的に絶縁すると共に信号出力装置から信号受信装置へ信号を伝送するアイソレータによって信号伝送装置を構成し、１次側で伝送すべき信号をクロック信号に同期して出力させ、２次側では、伝送された信号がクロック信号に同期して遷移するタイミングでのみ受信機能を動作させる。これによれば、２次側の伝送された信号を受信する機能は伝送された信号がクロックに同期して遷移するタイミングでのみ動作するため、クロックとは無相関にランダムに発生する電気雑音の影響を除去することができる。
【００１６】
更に、第１から第５に示した信号伝送装置を使ってモデムを構成することにより電気雑音の影響を除去できるモデムを提供することができる。
【００１７】
更に、第１から第５に示した信号伝送装置をパーソナルコンピュータ等の情報処理装置に適用することにより、外部からの電気雑音の影響を除去したモデム内蔵の情報処理装置を提供することができ、信号伝送装置から出力される信号の処理をパーソナルコンピュータのマイクロプロセッサが行うことで、パーソナルコンピュータを小型化することができる。
【００１８】
【発明の実施の形態】
以下、図にしたがって本発明の実施例を説明する。
【００１９】
図１は第１の実施例として信号を１次側（アイソレータよりも伝送元側）で冗長符号（誤り検出訂正符号）化してアイソレータを介して伝送し、２次側（アイソレータよりも伝送先側）で復号化する際に誤り検出訂正を行う構成を示したものである。伝送されるべき信号ｘは冗長符号化器６により冗長符号ｆ（ｘ）に変換されてアイソレータ５０の絶縁分離キャパシタ２を介して復号化器７へ伝送される。ここで、アイソレータ５０は冗長符号化器６と復号化器７とを電気的に絶縁し、冗長符号化器６で変換された冗長符号ｆ（ｘ）を復号化器７へ伝送するものであり、絶縁分離キャパシタ２とは、この電気的な絶縁及び冗長符号ｆ（ｘ）の伝送を行うための構成要素としてのキャパシタのことである。以下、絶縁分離キャパシタとは同様の意味で用いる。
【００２０】
復号化器７では冗長符号化されて伝送された信号ｆ（ｘ）が符号語ｆ（ｘｉ）に一致する場合には相当する原信号として推定されるｘｉ  を出力し、誤りが発生し信号ｆ（ｘ）が符号語ｆ（ｘｉ）  に一致しない場合には、誤りを訂正して原信号として推定されるｘｉ  を出力する。符号語に一致する場合（符号語である場合）とは、例えば奇数パリティを扱う場合に元のデータが“０１０１０１０１”であればパリティは“１”となって“０１０１０１０１，１”が符号語となり、１の数が奇数個ある場合を意味する。符号語に一致しない場合（非符号語の場合）とは１の数が偶数個の場合を意味する。言い換えれば、得られた符号が符号化の規則にのっとった符号である場合を符号語、それ以外の場合が非符号語である。なお冗長符号（誤り検出訂正符号）としては、他にメモリ等に使用されるＳＥＣＤＥＤ
（Ｓｉｎｇｌｅ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ，  Ｄｏｕｂｌｅ  Ｅｒｒｏｒ  Ｄｅｔｅｃｔｉｏｎ）  コード，信号伝送に使用されるＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｔ  Ｃｏｄｅ），リードソロモン符号等が挙げられ、この場合も得られた符号が符号化の規則にのっとった符号である場合を符号語、それ以外の場合が非符号語である。以下、符号語及び非符号語を同様の意味で用いる。
【００２１】
このように第１の実施例によれば、絶縁分離キャパシタ２を介して信号を伝送する際に電気的雑音の影響で発生する伝送誤りを除去することができる。尚、ここでは絶縁分離キャパシタを用いて１次側と２次側を容量性結合したアイソレータについて説明したが、１次側と２次側をトランスを用いて誘導性結合したアイソレータ、１次側と２次側をフォトカプラを用いて光結合したアイソレータについても同様に電気的雑音の影響で発生する伝送誤りを除去することができる。
【００２２】
図２は第２の実施例として２次側で復号化する際に伝送された符号が非符号語である場合には、直前の出力値を保持する構成を示したものである。伝送されるべき信号ｘは冗長符号化器６により冗長符号ｆ（ｘ）に変換されてアイソレータ
５０の絶縁分離キャパシタ２を介して伝送される。復号化器７では冗長符号化されて伝送された信号ｆ（ｘ）が符号語ｆ（ｘｉ）  ならば相当する原信号として推定されるｘｉを出力し、信号ｆ（ｘ）が何れの符号語ｆ（ｘｉ）にも相当しない場合（非符号語の場合）には、直前の出力値ｏｕｔ  を保持し、この直前の出力値Ｚ−１を出力する。
【００２３】
これによれば、誤り訂正のみが可能なより小さなハミング距離の冗長符号を用い、誤り発生時に再送させれば、伝送誤りを除去することができる。たとえば、単独で誤り訂正が可能なＳＥＣＤＥＤコードでは余分な冗長ビットが必要な上に、誤り訂正のために符号をデコードしてシンドロームを生成するために比較的大規模な論理回路が必要であるが、誤り訂正のみが可能なパリティを用いればはるかに少ない冗長ビットですむ上、回路も大幅に簡略化することができる。尚、第２の実施例としてのアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであっても同様に伝送誤りを除去することができる。
【００２４】
図３は図２の構成をアイソレータ５０の詳細な構成とともに示したものである。冗長符号化器６で入力信号ｘに従って符号化された冗長符号ｆ（ｘ）はアイソレータ５０の差動出力を有するアンプ１で増幅され差動出力は絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５はいわばアイソレータ５０への入力信号
ｆ（ｘ）を再現する再生回路であって、この再生回路の出力は復号化器７に入力される。尚、図３に示したアイソレータ５０は図１のアイソレータ５０に適用されるものでもある。
【００２５】
図４は図３に示したアイソレータ５０の具体的な回路図を示したものである。また、図５は図４の回路の動作波形を示したものである。図４及び図５を用いてアイソレータ５０の具体的な回路の動作を説明する。１は入力信号ｂを増幅して相補な差動出力ｃ，ｃ′を出力する差動アンプである。初段はＣＭＯＳの差動アンプで構成され、基準電圧Ｖｒｅｆ  と入力信号ｂとの比較結果を相補な差動信号として出力する。次段（駆動段）のドライバはＣＭＯＳインバータで構成され、これにより相補な差動出力ｃ，ｃ′信号を出力する。絶縁分離キャパシタ２は１次側と２次側との絶縁耐圧を有する絶縁バリヤである。１次側及び２次側の各々の端子はそれぞれ、高電位電源（ＶＤＤ１又は、ＶＤＤ２）との間、また、低電位電源（ＶＳＳ１又は、ＶＳＳ２）との間に逆方向接続のダイオードを設け、ノイズ等によるサージを吸収するようにしている。絶縁バリヤそのものは同一半導体集積装置内に形成した高耐圧の容量（キャパシタ）を用いて構成する。３は１次側からの容量性結合により２次側の端子に微分波形を出力するために設けた微分回路を構成するための負荷抵抗である。負荷抵抗は高電位電源ＶＤＤ２と２次側の端子間を短絡するように設けられている。このため、２次側の端子は定常的には高電位電源ＶＤＤ２の電位に固定され、１次側の端子の“Ｈｉｇｈ”レベルから
“Ｌｏｗ”レベルに遷移した時に、“Ｌｏｗ”レベル側へスパイク状の微分信号を発生する。
【００２６】
アンプ４は微分信号対ｄ，ｄ′を入力して、入力信号ｂの立ち上がりエッジと立ち下がりエッジの各々を検出してワンショットパルスｅ，ｅ′を発生する遷移検出回路である。微分信号対ｄ，ｄ′を受ける入力段は相補接続をした対のＣＭＯＳ差動アンプを用いる。入力信号が定常的には同レベルとなるため、負荷はＰＭＯＳのカレントミラーで構成した。ＣＭＯＳ差動アンプは微分信号対ｄ，ｄ′に電位差が生じた（入力信号ｂが遷移した）時にのみ、その電位差に対する差動出力（個々のＣＭＯＳ差動アンプはシングルエンド出力）を出力する。よって、対のＣＭＯＳ差動アンプの出力は定常的には同一のレベルとなるため、次段のＰＭＯＳ入力のレベル変換回路の出力は入力信号が同一レベルの時に中間レベル（次段のゲートの論理しきい値付近のレベル）を出力しないように設計する必要がある。例えば、本実施例の場合は次段のフリップフロップからなるパルス復調回路をＣＭＯＳのＮＡＮＤゲートで受けるため、レベル変換回路のＭＯＳのゲート幅等は意図的に入力が同一レベルの時は“Ｈｉｇｈ”レベルが出力するように設計する。遷移検出回路であるアンプ４の出力ｅ，ｅ′は定常的には双方とも“Ｈｉｇｈ”レベルであり、入力信号ｂの遷移に対応して、立ち上がり時に一方に、また、立ち下がり時に他方に“Ｌｏｗ”レベルのワンショットパルスを発生する。ＲＳフリップフロップ５は遷移検出回路４の出力信号ｅ，ｅ′により、入力信号ｂを２次側に再生して出力信号ｆを出力するパルス復調回路を構成する。ここでは２組のＣＭＯＳ−ＮＡＮＤゲートで構成されるフリッププロップと、１組のＣＭＯＳインバータのドライバとで構成したパルス復調回路を示している。必要によりフリップフロップをリセットするための手段を盛り込むことも当業者にとっては容易である。
【００２７】
図６はモノリシックＩＣ上に形成した絶縁分離キャパシタ２を示したものである。（ａ）は平面図、及び（ｂ）は断面図を示す。ここでは、絶縁層を内層とする半導体ウエハ、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いて、絶縁バリヤでありキャパシタとして１次側と２次側との結合の働きも有する絶縁性の帯（以下、絶縁帯と称す）を形成する。絶縁帯は、一旦、溝（トレンチ）を内層された絶縁層（以下、埋込酸化膜と称す）に達するまで掘った後に、シリコン酸化膜を埋め込んで形成する。絶縁帯ａで囲まれた第１電極と、絶縁帯ｂで囲まれた第２電極との間に、絶縁層を２段直列に接続したキャパシタが形成される。更に、絶縁帯ｃにより、他の周辺回路とキャパシタ部分を分離する。
【００２８】
この絶縁分離キャパシタは、絶縁層を内層とする半導体ウエハ上に、ＣＭＯＳデバイスプロセスにトレンチ工程（溝掘り及び溝埋め）を追加することにより容易に構成することができる。
【００２９】
さらに拡張すれば、絶縁分離キャパシタだけでなく、冗長符号化器，アンプ１，アンプ４，ＲＳフリップフロップ５，復号化器７等もＣＭＯＳデバイスプロセスの同一チップ上に構成できることは言うまでもない。
【００３０】
図７は第３の実施例として信号を時間領域で冗長符号化即ち変調する際に、２次側で搬送波を生成し、２次側より１次側に搬送波をアイソレータを介して伝送し、１次側では２次側より伝送された搬送波を変調して、２次側にアイソレータを介して伝送する構成を示したものである。搬送波となるクロック信号ＣＬＫを２次側より１次側にアイソレータ５１の絶縁分離キャパシタ９を介して伝送し、１次側では変調器６０で入力信号ｘを変調し、再びアイソレータ５０の絶縁分離キャパシタ２を介して１次側より２次側に伝送する構成を示したものである。２次側では同期復調器７０により、クロック信号ＣＬＫに同期して復調して入力信号ｘを再現して出力とする。
【００３１】
図８は図７の構成においてアソイソレータ５０，５１の部分を詳細に示したものである。１次側の変調器６０で入力信号ｘを符号化した信号ｆ（ｘ）は図３と同様に差動出力を有するアンプ１で増幅され差動出力は絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５では入力信号ｆ（ｘ）を再現しその出力は同期復調器７０に入力される。２次側で生成されたクロック信号ＣＬＫは差動出力を有するアンプ８で増幅され差動出力は絶縁分離キャパシタ９を介して１次側の差動入力および差動出力を有するアンプ１０に伝送される。アンプ１０の正負の差動出力はＲＳフリップフロップ１１のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ１１では２次側で生成されたクロック信号ＣＬＫを再現して変調器６０に出力する。なお、アイソレータ５１の詳細な動作は図４，図５で説明したのと同じものである。このように第３の実施例によれば電気的雑音の影響で発生する伝送誤りを除去することができる。尚、第３の実施例としてのアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであっても同様に伝送誤りを除去することができる。
【００３２】
図９は第２の実施例と第３に実施例とを組み合わせた構成を示したものである。具体的には、１次側の変調器６０で入力信号ｘを符号化した冗長符号ｆ（ｘ）は図３と同様に差動出力を有するアンプ１で増幅され差動出力は絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５では信号ｆ（ｘ）を再現しその出力は同期復調器７０に入力される。同期復調器７０では伝送された信号ｆ（ｘ）が符号語
ｆ（ｘｉ）ならば相当する原信号として推定されるｘｉを出力し、信号ｆ（ｘ）が何れの符号語ｆ（ｘｉ）にも相当しない場合（非符号語の場合）には、直前の出力値ｏｕｔを保持即ち、Ｚ−１  ｏｕｔを出力する。なおこの場合にもアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであってもよい。
【００３３】
図１０は第４の実施例として１次側で伝送すべき信号により搬送波を位相変調して２次側にアイソレータを介して伝送し、２次側では伝送された信号を搬送波の立ち上りと立ち下がりエッジでサンプリングし、夫れ夫れの値から伝送された信号の位相を検出し、目的とする信号を得る構成を示したものである。１次側の変調器６０で入力信号ｘにしたがって位相変調した信号ｆ（ｘ）は図３と同様に差動出力を有するアンプ１で増幅され差動出力はアイソレータ５０の絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５では信号ｆ（ｘ）を再現しその出力は同期復調器７０に入力される。同期復調器７０ではクロック信号ＣＬＫの立ち上りエッジおよび立ち下がりエッジで信号ｆ（ｘ）をサンプリングして、信号ｆ（ｘ）の位相を弁別する。図１１に各部の信号波形を示す。図１０，図１１のように入力信号ｘが１（“Ｈｉｇｈ”）の場合には変調された信号ｆ（ｘ）が“Ｌｏｗ”→“Ｈｉｇｈ”、入力信号ｘが０（“Ｌｏｗ”）の場合には変調された信号ｆ（ｘ）が“Ｈｉｇｈ”→“Ｌｏｗ”となるように変調した場合を例に説明する。その時クロックＣＬＫの立ち上りエッジおよび立ち下がりエッジで伝送された信号ｆ（ｘ）をサンプリングした値がそれぞれ“Ｌｏｗ”，“Ｈｉｇｈ”の場合には同期復調器７０は出力ｏｕｔとして１（“Ｈｉｇｈ”）を出力し、“Ｈｉｇｈ”，“Ｌｏｗ”の場合には同期復調器７０は出力ｏｕｔとして０（“Ｌｏｗ”）を出力する。それ以外の場合には直前の出力値を保持する。
【００３４】
以上述べた構成において、伝送途中の電気雑音により図１２の破線で示すような信号ｆ（ｘ）が伝送されずに実線で示すように誤って信号ｆ（ｘ）が伝送された場合について説明する。図１２の破線の前でのサンプリング（ｓ１）では伝送された信号ｆ（ｘ）は“Ｈｉｇｈ”，“Ｌｏｗ”となっているので同期復調器７０は出力ｏｕｔとして０（“Ｌｏｗ”）を出力する。次のサンプリング（ｓ２）では“Ｌｏｗ”，“Ｌｏｗ”となっているので同期復調器７０は出力ｏｕｔとして直前の出力値、すなわち０（“Ｌｏｗ”）を出力する。次のサンプリング（ｓ３）では“Ｌｏｗ”，“Ｈｉｇｈ”となっているので同期復調器７０は出力ｏｕｔとして１（“Ｈｉｇｈ”）を出力する。このように伝送された信号ｆ（ｘ）に誤りが生じていても図１１と同様の出力ｏｕｔが得られる。
【００３５】
このように、伝送途中の電気雑音により伝送された信号ｆ（ｘ）に誤りが発生しても誤りの影響を受けずに入力信号ｘを再現することができる。また、入力信号ｘの変化点に相当するタイミングでｆ（ｘ）に誤りが発生した場合には１サンプリングの時間だけ誤差（誤り）が発生するが、入力信号ｘの変化に比較して十分高いレートでサンプリングすれば、誤差（誤り）の影響を実用上無視できるようにできる。尚、第４の実施例としてのアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであっても同様に誤りの影響を受けずに入力信号を再現することができる。
【００３６】
図１３は図１０の構成をさらに詳細に示したものである。Ｄフリップフロップ１７，１８は夫れ夫れクロックＣＬＫの立ち下がりエッジ，立ち上りエッジで  ｆ（ｘ）をサンプリングする。Ｄフリップフロップ１７，１８は多数決回路１９の出力をＤフリップフロップ２０でサンプリングした信号と共に多数決回路１９に入力されている。多数決回路の入力にその出力をフィードバックした回路はＣオペレータと呼ばれ、待合せ回路等に使用されている。クロックＣＬＫの立ち上りエッジ，立ち下がりエッジでのｆ（ｘ）のサンプリング値が“Ｌｏｗ”，“Ｈｉｇｈ”の場合にはＤフリップフロップ１７，１８の出力は共に“Ｈｉｇｈ”となるため、Ｄフリップフロップ２０からのフィードバック値に関わらず、同期復調器７０は出力として１（“Ｈｉｇｈ”）を出力する。これとは逆に、クロックＣＬＫの立ち上りエッジ，立ち下がりエッジでのｆ（ｘ）のサンプリング値が“Ｈｉｇｈ”，“Ｌｏｗ”の場合にはＤフリップフロップ１７，１８の出力は共に“Ｌｏｗ”となるため、Ｄフリップフロップ２０からのフィードバック値に関わらず、同期復調器７０は出力として０（“Ｌｏｗ”）を出力する。これ以外の場合、即ちクロックＣＬＫの立ち上りエッジ，立ち下がりエッジでのｆ（ｘ）のサンプリング値が“Ｈｉｇｈ”，“Ｈｉｇｈ”または    “Ｌｏｗ”，“Ｌｏｗ”の場合にはＤフリップフロップ１７，１８の出力は一方が“Ｈｉｇｈ”、他方が“Ｌｏｗ”となり、多数決回路１９の出力はＤフリップフロップ２０からのフィードバック値と同じ値、つまり直前の値を保持する。なお、多数決回路１９の回路図を図１４に示す。
【００３７】
図１５は第５の実施例として１次側で伝送すべき信号をクロックに同期して出力させ、２次側では、伝送された信号がクロックに同期して遷移するタイミングでのみ受信機能を動作させる構成を示したものである。具体的には、クロック信号ＣＬＫに同期して動作し信号を出力する１次側の論理回路２１の出力信号を受ける受信器２６はタイミング回路２２により生成されたクロックＣＬＫに同期したタイミング信号により停止／活性化される。
【００３８】
また、２次側で生成されたクロック信号ＣＬＫはアイソレータ５１の絶縁分離キャパシタ９を介して１次側に伝送され、論理回路２１に入力される。本構成によれば、論理回路２１はクロックＣＬＫに同期して動作して信号を出力するため、論理回路２１の出力変化に対応したパルスがクロックＣＬＫに同期して受信器２６に入力される。そこで、受信器２６にクロックＣＬＫに同期してパルスが入力されるタイミング以外は受信器２６を停止しておけば、電気雑音により誤って動作することが無くなり電気雑音による誤動作を防止できる。尚、第５の実施例としてのアイソレータが１次側と２次側をトランスを用いて誘導性結合するもの、あるいは１次側と２次側をフォトカプラを用いて光結合するものであっても同様に電気雑音により誤って動作することが無くなり電気雑音による誤動作を防止できる。
【００３９】
図１６は第５の実施例の具体的な構成の一例を示したものである。アンプ４の入力端子をクロック信号ＣＬＫに同期して短絡したり解放して受信器２６を停止／活性化する構成を示したものである。クロック信号ＣＬＫに同期して動作し信号を出力する１次側の論理回路２１の出力信号ｂは差動出力を有するアンプ１で増幅され差動出力は絶縁分離キャパシタ２を介して２次側の差動入力および差動出力を有するアンプ４に伝送される。アンプ４の正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ５では入力信号ｆを再現する。アンプ４の差動入力ｄ，ｄ′はタイミング回路２２により生成されたクロックＣＬＫに同期したタイミング信号により制御されるスイッチ素子２３により結ばれている。つまり、スイッチ素子２３はクロックＣＬＫに同期して開閉し、閉じているときにはアンプ４の差動入力ｄ，ｄ′が短絡されるために、アンプ４の出力は現れず“Ｈｉｇｈ”レベルのままとなる。２次側で生成されたクロック信号ＣＬＫは差動出力を有するアンプ８で増幅され差動出力は絶縁分離キャパシタ９を介して１次側の差動入力および差動出力を有するアンプ
１０に伝送される。アンプ１０の正負の差動出力はＲＳフリップフロップ１１のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロップ１１では２次側で生成されたクロック信号ＣＬＫを再現して論理回路２１に出力する。本構成によれば、論理回路２１はクロックＣＬＫに同期して動作して信号を出力するため、アンプ４の差動入力ｄ，ｄ′には論理回路２１の出力変化に対応したパルスがクロックＣＬＫに同期して現れる。そこで、アンプ４の差動入力ｄ，ｄ′にクロックＣＬＫに同期してパルスが現れるタイミング以外はスイッチ素子２３を閉じて、ｄ，ｄ′を短絡しておけば、次段のＲＳフリップフロップ５がアンプ４の差動入力ｄ，ｄ′にのった電気雑音により誤って遷移することが無くなり、電気雑音による誤動作を防止できる。なお、スイッチ素子２３はトランジスタ等の半導体素子で実現できることは言うまでもない。
【００４０】
図１７に本構成を適用しない場合の、図１８に本構成を適用した場合の各部の信号波形を示す。各部の詳細な動作は図４，図５で説明した通りであり、本構成を用いない場合には図１７に示すようにｄ′の電気雑音によりＲＳフリップフロップ５の出力ｆに誤りが生じるが、本構成を用いた場合には図１７に示すようにｄ′に電気雑音がのってもＲＳフリップフロップ５の出力ｆに誤りが生じないことがわかる。
【００４１】
図１９は第５の実施例の他の構成を示したものである。本構成は差動入力および差動出力を有するアンプ４の差動出力と、タイミング回路２２により生成されたクロックＣＬＫに同期したタイミング信号とが論理積回路２４，２５に入力され、論理積回路２４，２５の出力がＲＳフリップフロップ５に入力される。本構成によれば、図１６と同様に論理回路２１はクロックＣＬＫに同期して動作して信号を出力するため、アンプ４の差動入力及び差動出力には論理回路２１の出力変化に対応したパルスがクロックＣＬＫに同期して現れる。そこで、アンプ４の差動出力にクロックＣＬＫに同期してパルスが現れるタイミング以外は論理積回路２４，２５によりＲＳフリップフロップ５への出力をマスクしておけば、ＲＳフリップフロップ５がアンプ４の差動入力ｄ，ｄ′にのった電気雑音により誤って遷移することが無くなり、電気雑音による誤動作を防止できる。以上、デジタル信号の絶縁伝送回路（アイソレータ）に焦点を絞って説明したが、本発明の提供するアイソレータの前にＡ／Ｄ（アナログ／デジタル）変換器を前置したり、後にＤ／Ａ（デジタル／アナログ）変換器を後置したりすることにより、アナログ信号を扱う機器に使用することができる。また、アイソレータの前にＡ／Ｄ変換器、後にＤ／Ａ変換器を接続すれば、デジタル信号を媒としてアナログ信号の絶縁伝送を可能とすることができる。以上のようにアナログ信号をデジタル信号にして絶縁伝送すれば、電気雑音の影響の無い信号伝送が可能となる。
【００４２】
次に、今まで説明した構成を適用したモデムについて説明する。
【００４３】
図２０はモデムの構成を示したものである。スイッチ２０４は直流閉結用のスイッチで、加入者回線に一定の電流を流すことにより交換機にオフフック（受話器が上げられた）状態であることを通知する。スイッチ２０１はモデムのメインスイッチで、特に交換機からの直流電源でアナログフロントエンド１００の加入者回線側を動作させる場合に、電源スイッチとなる。２線／４線変換器２０２は１組の加入者回線で送交換機とモデム間の双方向の信号を分離するためのホイットストーンブリッジで構成されるネットワークで、交換機からの受信信号に混入するモデムの送信信号を低減する機能を持つ。ホスト２０３は送信信号の変調，受信信号の復調，フィルタリング、その他必要な処理を行い、受信信号をモデム外部に出力したり、送信信号をモデム外部から入力するものでＤＳＰ（デジタル信号プロセッサ）やＭＰＵ（マイクロプロセッサ）などにより実現される。アナログフロントエンド１００は、交換機より加入者回線を介して送られてきた受信信号をデジタル化してホスト２０３（アナログフロントエンドに接続されるプロセッサ等）にデジタル信号として出力するとともに、ホスト２０３からデジタル信号として入力された信号をアナログ化してアナログ信号として加入者回線に送出するものである。このように構成したモデムは、例えば、ホスト２０３から出力される信号をコンピュータへ、またコンピュータから出力される信号をホスト２０３へ入力することにより、電話回線とコンピュータとを結ぶモデムとして使うことができる。
【００４４】
図２１はモデム２００用アナログフロントエンド１００の構成を示したものである。ホスト側より入力されたクロック信号ＣＬＫはアイソレータ５０−０の絶縁分離キャパシタ２−０を介して加入者回線側に伝送される。制御回路１０１，１０２はアイソレータ５０−１，２の絶縁分離キャパシタ２−１，２を介して制御に必要な情報（以下制御情報と呼ぶ）を交換してアナログフロントエンドの加入者回線側，ホスト側の制御をそれぞれ司どる。制御回路１０１から制御回路
１０２に送られる制御情報としては、アナログフロントエンドの加入者回線側各部の動作状態（電源ＯＮ／ＯＦＦ，エラー発生状態）や、加入者回線側から入力された各種情報などがある。また、制御回路１０２から制御回路１０１に送られる制御情報としては、動作モード（オーバーサンプリング比，各種テストモード）や、加入者回線側のスイッチ（図２０の２０１，２０４）等を制御する信号などがある。
【００４５】
制御回路１０１からの制御情報は冗長符号化器６−１により冗長符号化され、アイソレータ５０−１の絶縁分離キャパシタ２−１を介してホスト側に伝送される。伝送された制御情報は復号化器７−１により誤り訂正をされ、制御回路１０２に入力される。
【００４６】
また、制御回路１０２からの制御情報は冗長符号化器６−１により冗長符号化されアイソレータ５０−２の絶縁分離キャパシタ２−２を介して加入者回線側に伝送され制御回路１０１に入力される。
【００４７】
交換機より加入者回線を介して送られてきた受信信号は受信アンプ１０３で所定の増幅，ゲイン調整，インピーダンス整合されたのち、プリフィルタ１０４でナイキスト（サンプリング周波数の１／２）周波数以上のサンプリングにより折り返される成分が除去されて、アナログデジタルコンバータ（ＡＤＣ）１０５でデジタル化される。デジタル化された信号は冗長符号化器６−３により冗長符号化されアイソレータ５０−３の絶縁分離キャパシタ２−３を介して加入者回線側とは絶縁分離されたホスト側の領域に伝送される。ホスト側の領域では、復号化器７−３により誤り訂正をされる。オーバーサンプリング方式の場合にはさらにデジタル信号はローパスフィルタ（ＬＰＦ），デシメータ（ＤＣＭ）１０６により間引かれて、低いサンプリング周波数の信号となりホスト（アナログフロントエンドに接続されるプロセッサ等）に出力される。
【００４８】
一方送信信号は、ホストよりデジタル信号として入力され、オーバーサンプリング方式の場合にはローパスフィルタ（ＬＰＦ）インターポーレータ（ＩＮＴ）１１０により補間されてオーバーサンプリング周波数の信号となり、冗長符号化器６−４により冗長符号化されアイソレータ５０−４の絶縁分離キャパシタ２−４を介してホスト側とは絶縁分離された加入者回線側の領域に伝送される。伝送された信号は復号化器７−４により誤り訂正をされ、デジタルアナログコンバータ（ＤＡＣ）でアナログ信号に変換され、ポストフィルタ１０９で量子化雑音，イメージ雑音などの不要な信号成分を除去されて、送信アンプ１０７により加入者回線に送出される。以上述べた構成により、グランドループによる雑音の除去，ネットワーク設備の保護のためモデムには絶縁機能をＬＳＩに内蔵することができ、絶縁のためのトランスなどの外付け部品が不要なモデムを実現することができる。
【００４９】
送信，受信データの誤りは一過性のものに限られる上プロトコルにより訂正されるので、図２２に示すように冗長符号化器，復号化器を制御情報の伝送のみに用いれば、より小さな回路規模で本発明の効果を上げることができる。
【００５０】
また、図２３に示すように送信，受信データと制御情報とをマルチプレクサ
（ＭＵＸ）１１１，１１４，デマルチプレクサ（ＤＥＭＵＸ）１１２で時分割で切り替えて伝送すれば必要なアイソレータ及びアイソレータの絶縁分離キャパシタの数を削減できアナログフロントエンドのチップサイズを削減することができる。
【００５１】
図２４はパーソナルコンピュータを構成するＭＰＵ（マイクロプロセッサ）
３０１が図２０に示したホスト２０３の役割を果たす場合の構成を示したものである。パーソナルコンピュータは、キーボード３０３，ディスプレイ３０２，キーボード３０２やディスプレイ３０３の制御及びデータ処理を行うＭＰＵ３０１，アナログフロントエンド１００，２線／４線変換器２０２，スイッチ２０１，２０４から構成されている。尚、ディスプレイ３０２として液晶ディスプレイ等の薄型のものを使い、ディスプレイ３０２とキーボード３０３，ＭＰＵ３０１，メモリ（図示しない）が一体化された、いわゆるノート型のパーソナルコンピュータであってもよい。さらに、モデムとしてスイッチ２０１，２０４，２線／４線変換器２０２，アナログフロントエンド１００で構成されたものが、パーソナルコンピュータと接続できるようにしたものでも、内蔵したものでもよい。尚、スイッチ２０１，２０４，２線／４線変換器２０２，アナログフロントエンド
１００は図２０で説明したものと同様なものを用いている。このような構成において、ＭＰＵ（マイクロプロセッサ）３０１は、処理時間の一部を時分割でアナログフロントエンド１００から送られてくる信号の処理、アナログフロントエンド１００へ送る信号の処理を行う。このようにＭＰＵ３０１でホスト２０３の処理を行うようにすれば、小型化が可能であり、特に携帯型のパーソナルコンピュータに向いている。
【００５２】
以上図２１〜図２３の実施例では誤り対策として入力信号を冗長符号化する冗長符号化器と、冗長符号化器によって冗長符号化された信号を復号化する復号化器と、冗長符号化器と復号化器とを電気的に絶縁すると共に冗長符号化器から復号化器へ情報を伝送するアイソレータで構成したアナログフロントエンド、このアナログフロントエンドを適用したモデム、このモデムを適用した情報処理装置（パーソナルコンピュータ）について説明したが、他に図７で示したように入力信号をクロック信号に同期させて変調する変調器と、変調器で変調された信号をクロックに同期して入力信号を再生する復調器と、変調器と復調器とを電気的に絶縁すると共に変調器から復調器へ信号を伝送するアイソレータによって構成したアナログフロントエンド、このアナログフロントエンドを適用したモデム、このモデムを適用した情報処理装置（パーソナルコンピュータ）であっても電気的雑音に起因するデータ伝送誤りを除去することができる。
【００５３】
更に、図１５で示したようにクロック信号に同期させて信号を出力する信号出力装置（論理回路）と、信号出力装置（論理回路）からの信号をクロック信号によって特定の期間だけ受信する信号受信装置（受信装置）と、信号出力装置（論理回路）と信号受信装置（受信装置）とを電気的に絶縁すると共に信号出力装置（論理回路）から信号受信装置（受信装置）へ信号を伝送するアイソレータで構成したアナログフロントエンド、このアナログフロントエンドを適用したモデム、このモデムを適用した情報処理装置（パーソナルコンピュータ）であっても電気的雑音に起因するデータ伝送誤りを除去することができる。
【００５４】
また、以上モデムについて述べたが、モデムに限らず絶縁機能が必要なネットワーク等の通信インターフェース回路に本発明を適用できる。つまり、外部との信号の送受を行う通信インターフェースに、入力信号を冗長符号化する冗長符号化器と、冗長符号化器によって冗長符号化された信号を復号化する復号化器と、冗長符号化器と復号化器とを電気的に絶縁すると共に冗長符号化器から復号化器へ情報を伝送するアイソレータで構成した伝送装置を組み込み、この伝送装置を介して外部との間で情報交換を行うことにより電気的雑音に起因するデータ伝送誤りを除去することができる。
【００５５】
更に、伝送装置を図７で示したように入力信号をクロック信号に同期させて変調する変調器と、変調器で変調された信号をクロックに同期して入力信号を再生する復調器と、変調器と復調器とを電気的に絶縁すると共に変調器から復調器へ信号を伝送するアイソレータによって構成してもよいし、図１５で示したようにクロック信号に同期させて信号を出力する信号出力装置（論理回路）と、信号出力装置（論理回路）からの信号をクロック信号によって特定の期間だけ受信する信号受信装置（受信装置）と、信号出力装置（論理回路）と信号受信装置（受信装置）とを電気的に絶縁すると共に信号出力装置（論理回路）から信号受信装置（受信装置）へ信号を伝送するアイソレータで構成したものでもよい。
【００５６】
また、モデム，情報処理装置，通信インターフェースで用いるアイソレータは絶縁分離キャパシタで構成した容量性結合のもの、トランスで構成した誘導性結合のもの、フォトカプラで構成した光結合のもののいずれであってもよい。但し、絶縁分離キャパシタで構成した容量性結合のものが小型化に優れており、携帯型の情報処理装置（パーソナルコンピュータ）や、これに装着するモデム，通信インターフェースに向いている。
【００５７】
【発明の効果】
本発明によれば、電気雑音の混入に強く、誤り発生の少ない信号伝送ができるアイソレータを提供することができる。
【図面の簡単な説明】
【図１】第１の実施例である冗長符号化して伝送する構成を示したものである。
【図２】第２の実施例である冗長符号化して伝送する他の構成を示したものである。
【図３】図２の構成においてアイソレータの構成を具体的に示したものである。
【図４】アイソレータの詳細な構成を示したものである。
【図５】アイソレータの各部の信号波形を示したものである。
【図６】絶縁分離キャパシタの構成を示したものである。
【図７】第３の実施例である同期変調して伝送し同期復調する構成を示したものである。
【図８】図７の構成においてアイソレータの構成を具体的に示したものである。
【図９】第２の実施例と第３の実施例を組み合わせた構成を示したものである。
【図１０】第４の実施例である同期変調して伝送しクロック信号でサンプリングする同期復調との構成を示したものである。
【図１１】図１０の構成における各部の信号波形（正常時）を示したものである。
【図１２】図１０の構成における各部の信号波形（電気雑音混入時）を示したものである。
【図１３】図１０の具体的構成を示したものである。
【図１４】多数決回路の構成を示したものである。
【図１５】第５の実施例であるクロックに同期して受信器の動作を停止させる構成を示したものである。
【図１６】図１５の具体的構成を示したものである。
【図１７】図１６の構成を適用しない場合の各部の信号波形を示したものである。
【図１８】図１６の構成を適用した場合の各部の信号波形を示したものである。
【図１９】図１５の他の具体的構成を示したものである。
【図２０】モデムの構成を示したものである。
【図２１】モデム用アナログフロントエンドの構成を示したものである。
【図２２】モデム用アナログフロントエンドの他の構成を示したものである。
【図２３】モデム用アナログフロントエンドの他の構成を示したものである。
【図２４】モデムを適用したパーソナルコンピュータの構成を示したものである。
【符号の説明】
１，４…アンプ、２…絶縁分離キャパシタ、３…負荷抵抗、５…ＲＳフリップフロップ、６…冗長符号化器、７…復号化器、６０…変調器、７０…同期復調器。
【図１】
0003628886.tif 000002
【図２】
0003628886.tif 000003
【図３】
0003628886.tif 000004
【図４】
0003628886.tif 000005
【図５】
0003628886.tif 000006
【図６】
0003628886.tif 000007
【図７】
0003628886.tif 000008
【図８】
0003628886.tif 000009
【図９】
0003628886.tif 000010
【図１０】
0003628886.tif 000011
【図１１】
0003628886.tif 000012
【図１２】
0003628886.tif 000013
【図１３】
0003628886.tif 000014
【図１４】
0003628886.tif 000015
【図１５】
0003628886.tif 000016
【図１６】
0003628886.tif 000017
【図１７】
0003628886.tif 000018
【図１８】
0003628886.tif 000019
【図１９】
0003628886.tif 000020
【図２０】
0003628886.tif 000021
【図２１】
0003628886.tif 000022
【図２２】
0003628886.tif 000023
【図２３】
0003628886.tif 000024
【図２４】
0003628886.tif 000025