(57)【特許請求の範囲】
【請求項１】
各増幅段の出力側に、当該増幅段の出力を次段の動作入力範囲へ戻し且つ当該増幅段の後続入力信号に対する高速応答を提供する如く接続されたリセットスイッチを設けた複数のオフセット自己修正型増幅段を、直流結合により直列に接続してなり、各増幅段に、信号入力端子及びオフセット調整入力端子を有して入力に応じ出力を発生する主増幅器、及び前記出力に応答して前記オフセット調整入力端子へオフセット調整信号を与えるゼロ化増幅器回路と該ゼロ化増幅器回路の入力オフセット電圧を最小化するためのゼロ化増幅器オフセット低減回路とが含まれるローカル帰還回路を備えてなる多段低オフセット高速回復の比較器システム。
【請求項２】
請求項１の比較器システムにおいて、前記ローカル帰還回路へさらに、前記主増幅器のオフセット調整入力端子へ前記オフセット調整信号を加えるための第一スイッチ装置、前記ゼロ化増幅器回路の前記入力端子へ前記主増幅器の前記出力を加えるための第二スイッチ装置、前記主増幅器の前記信号入力端子へゼロ入力信号を加えるための第三スイッチ装置、及び前記主増幅器の前記信号入力端子へ先行増幅段の出力を加えるための第四スイッチ装置を含めてなる多段低オフセット高速回復の比較器システム。
【請求項３】
請求項１又は２の比較器システムにおいて、前記ゼロ化増幅器回路にゼロ調整入力端子を設け、前記ゼロ化増幅器オフセット低減回路に、前記ゼロ調整入力端子へ前記オフセット調整信号を加えるための第一スイッチ装置、及び前記ゼロ化増幅器回路の前記入力端子へ予め定めたゼロ化信号を加えるための第二スイッチ装置を含めてなる多段低オフセット高速回復の比較器システム。
【請求項４】
各増幅段の出力側に、当該段の出力を次段の動作入力範囲へ戻し且つ当該段の後続入力信号に対して高速応答を提供する如く接続したリセットスイッチが設けられた複数のオフセット自己修正型増幅段を、直流結合により直列に接続してなり、各増幅段に、信号入力端子及びオフセット調整入力端子を有して入力に応じ出力を発生する主増幅器と、該出力に応答して前記オフセット調整入力端子へオフセット調整信号を与えて該主増幅器のローカルオフセット電圧を補償するローカル帰還回路とを含め、前記ローカル帰還回路に前記出力に応答して前記オフセット調整信号を発生するための入力端子を有するゼロ化増幅器回路を含め、該ゼロ化増幅器回路に、前記ゼロ化増幅器回路の入力オフセット電圧を最小化するためのゼロ化増幅器オフセット低減回路を含めてなる多段低オフセット高速回復の比較器システム。
【請求項５】
請求項４の比較器システムにおいて、前記主増幅器にオフセット調整入力端子を設け、前記ローカル帰還回路へさらに、前記主増幅器のオフセット調整入力へ前記オフセット調整信号を加えるための第一スイッチ装置、前記ゼロ化増幅器回路の前記入力端子へ前記主増幅器の前記出力を加えるための第二スイッチ装置、前記主増幅器の前記信号入力端子へゼロ入力信号を加えるための第三スイッチ装置、及び前記主増幅器の前記信号入力端子へ先行増幅段の出力を加えるための第四スイッチ装置を含めてなる多段低オフセット高速回復の比較器システム。
【請求項６】
請求項４又は５の比較器システムにおいて、前記ゼロ化増幅器回路にゼロ調整入力端子を設け、前記ゼロ化増幅器オフセット低減回路の前記ゼロ調整入力端子へ前記オフセット調整信号を加えるための第一スイッチ装置、及び前記ゼロ化増幅器回路の前記入力端子へ予め定めたゼロ化信号を加えるための第二スイッチ装置を含めてなる多段低オフセット高速回復の比較器システム。
【請求項７】
各増幅段の出力側に、当該段の出力を次段の動作入力範囲へ戻し且つ当該段の後続入力信号に対して高速応答を提供する如く接続したリセットスイッチが設けられた複数のオフセット自己修正型増幅段を、直流結合により直列接続してなり、各増幅段に、信号入力端子及びオフセット調整入力端子を有して入力に応じ出力を発生する主増幅器と、該出力に応答して前記オフセット調整入力端子へオフセット調整信号を与えて該主増幅器のローカルオフセット電圧を補償するローカル帰還回路とを含め、前記ローカル帰還回路に前記出力に応答して前記オフセット調整信号を発生するための入力端子を有するゼロ化増幅器回路を含め、該ゼロ化増幅器回路に、前記ゼロ化増幅器回路の入力オフセット電圧を最小化するためのゼロ化増幅器オフセット低減回路を含めてなる多段低オフセット高速回復の比較器システムにおいて、前記各段の増幅器中の前記ゼロ化増幅器の入力オフセット電圧を当該ゼロ化増幅器の利得に実質上等しい率で低減するステップ、当該段の前記主・ゼロ化統合増幅器の入力オフセット電圧を当該主及びゼロ化両増幅器の利得の積に実質上等しい率で低減するステップ、並びに当該段の前記主増幅器への入力信号を当該主増幅器の利得に応じて増幅することにより被増幅高分解能信号を発生するステップからなる多段増幅器中の単一増幅段の電圧オフセット低減方法。
【請求項８】
請求項７の電圧オフセット低減方法において、前記ゼロ化増幅器の入力オフセット電圧を低減するステップに、前記ゼロ化増幅器の入力端子へゼロ信号を加えるステップ、前記ゼロ化増幅器の出力信号を負帰還により前記ゼロ化増幅器のゼロ入力調整端子へ接続するステップ、及びゼロ化増幅器の入力オフセット電圧低減用の調整電圧を発生させて記憶するステップを含めてなる多段増幅器中の単一増幅段の電圧オフセット低減方法。
【請求項９】
請求項７又は８の電圧オフセット低減方法において、前記主増幅器の入力オフセット電圧を低減するステップに、前記主増幅器の入力端子へゼロ信号を加えるステップ、前記主増幅器の出力を前記オフセット修正後のゼロ化増幅器の入力へ接続するステップ、前記ゼロ化増幅器の出力を負帰還により前記主増幅器のオフセット調整入力へ接続するステップ、及び前記主増幅器の入力オフセット電圧を低減すべき調整電圧を発生させて記憶するステップを含めてなる多段増幅器中の単一増幅段の電圧オフセット低減方法。
【請求項１０】
請求項７から９の何れかの電圧オフセット低減方法において、さらに増幅後の高分解能信号を後続増幅段の動作入力範囲へ戻すことによりその後続入力信号に対し高速応答を提供するステップを含めてなる多段増幅器中の単一増幅段の電圧オフセット低減方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は多段低オフセット高速回復の比較器システム及び方法に関し、とくにオーバードライブ回復遅延を除去できる能動的負帰還回路の使用によって不所望のオフセット電圧を最小化するシステム及び方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
逐次比較のアナログからディジタルへの変換システム（ＡＤＣ）は、アナログ入力に対する二進数値を定めるために比較器を使って一連の比較を行う。比較器は、二入力信号の差を利得の率だけ増幅する複入力増幅段の複数段の縦列接続体である。これらの多段増幅器システムについては、いくつかの問題点があり、例えば縦列接続体中の最初の増幅器の入力で生じた誤差は全て当該縦列接続体で使われる諸増幅器の個別利得の全体の積だけ増幅されようとする。具体例を述べれば、それぞれ利得が10である四増幅器段を使った多段増幅器システムの場合に、第一段増幅器の入力で生じた誤差は、１万（104）倍だけ増幅されようとする。現実の装置では、出力電圧が回路の電源又は恐らくある種の利得制限クランプ回路によって制限されるであろう。想像されるように、鎖の最初の増幅器への入力で生じる誤差は全て最小化すべきである。
【０００３】
変換過程において、大部分の比較は容易な（非クリティカル）判断であり、比較器の入力信号がＡＤＣの最大分解能（最下位ビット）より大きい。しかし、比較によっては困難な（クリティカル）判断が必要で、入力信号がＡＤＣの最下位ビットより小さい。
【０００４】
多段増幅器システムに関する問題点の一つは、高精度システムとして使用する場合に困難の原因となる比較器特有の内部誤差である。詳しくは、全ての増幅器が持つ内部電圧オフセット誤差（Ｖoffset）、即ち比較器入力の一つへ微小電圧が付加されることである。理論上の「理想」比較器では、各比較器（比較器利得が1000とする）の入力に加えられるゼロボルトの入力がゼロボルトの出力を生じるが、これは二つの入力信号間の差がゼロであるためである。しかし、比較器にこの内部Ｖoffset誤差があるので、二つの入力端子の一方は、現実に当該端子に存在する電圧より僅かに高い電圧を持つように見える。この電圧差の値が電圧オフセット誤差（Ｖoffset）として知られている。典型的には、平均的な比較器のオフセット電圧が10〜15ミリボルト（mV）の範囲にある。従って、ゼロボルトの信号が比較器（利得が1000とする）の両入力端子に加えられた場合、一方の入力信号はオフセット電圧（例えば10mV）の値として認められ、それが10ボルト（10mV×1000）の出力を生じさせる。実際の装置では、その出力電圧が回路電源又は恐らくある種の利得制限クランプ回路によって制限されるであろう。
【０００５】
多段増幅器システムに関する他の一つの問題点は、非クリティカル比較で不可避的に生じるオーバドライブ状態に起因する過大遅延である。仮に例えば、非クリティカル比較の後に屡々起こるように上記のオーバドライブ状態が四増幅器の全てに存在するとすれば、この比較器のオーバドライブ回復遅れは、基本的には何れかの一段の遅延の四倍となろう。この結果については、以下に一層詳しく説明するが、ここで注意すべき重要なことに、これらの付加的なオーバドライブ回復遅延は比較器速度の主要な制限要因となり得るものである。
【０００６】
多重オーバドライブ回復遅れによる速度制限を緩和する努力において、各比較操作の間に比較器の各段をリセットする各種方法が試みられてきたが、その成果には限界があった。
【０００７】
オフセット電圧が要因である誤差の問題を解決する努力において、ある特定の多段比較器システムは、多段比較器システム中の各比較器を交流結合するために一連のコンデンサを使用する。オフセット電圧が直流電圧であるので、オフセット電圧を、個々の比較器の入力端子への印加前にフィルタすることができる。しかし、この手法は各段の出力に存在するオフセット電圧を除去するものではないので、オーバドライブ回復遅れがこの手法のシステムを高速度データ処理に適しないものとしている。
【０００８】
従って、本発明の一目的は、多段低オフセット高速回復の比較器システム及び方法を提供するにある。
本発明の他の目的は、直流結合が可能であり且つオーバドライブ回復遅れを最小化する如きシステム及び方法を提供するにある。
本発明のさらに他の目的は、オーバドライブ回復遅れを低減することにより処理速度を改善するシステム及び方法を提供するにある。
本発明のさらに他の目的は、標準的分解能の部品の使用により高分解能の変換を行うことができる如きシステム及び方法を提供するにある。
本発明のさらに他の目的は、オフセット電圧誤差を使用可能なレベルまで低減することができる如きシステム及び方法を提供するにある。
【０００９】
本発明は、負帰還によって入力及び出力のオフセット電圧を最小化する一連の増幅段の使用により真の多段低オフセット高速回復の比較器システム及び方法が達成できるという知見に基づくものである。
【００１０】
【課題を解決するための手段】
本発明による多段低オフセット高速回復の比較器システムは、各増幅段の出力側に、当該増幅段の出力を次段の動作入力範囲へ戻し且つ当該増幅段の後続入力信号に対する高速応答を提供する如く接続されたリセットスイッチを設けた複数のオフセット自己修正型増幅段を、直流結合により直列に接続してなり、各増幅段に、信号入力端子及びオフセット調整入力端子を有して入力に応じ出力を発生する主増幅器、及び前記出力に応答して前記オフセット調整入力端子へオフセット調整信号を与えるゼロ化増幅器回路と該ゼロ化増幅器回路の入力オフセット電圧を最小化するためのゼロ化増幅器オフセット低減回路とが含まれるローカル帰還回路を備えてなるものである。
【００１１】
本発明の好ましい実施例においては、前記ゼロ化増幅器回路にゼロ調整入力端子を設け、前記ゼロ化増幅器オフセット低減回路に、前記ゼロ調整入力端子へ前記オフセット調整信号を加えるための第一スイッチ装置（以下、「スイッチ装置」を「スイッチ手段」と呼ぶ場合がある）、及び前記ゼロ化増幅器回路の前記入力端子へ予め定めたゼロ化信号を加えるための第二スイッチ装置を含めることができる。
【００１２】
前記主増幅器にオフセット調整入力端子を設け、前記ローカル帰還回路に、前記主増幅器のオフセット調整入力へ前記オフセット調整信号を加えるための第一スイッチ装置、前記ゼロ化増幅器回路の前記入力端子へ前記主増幅器の前記出力を加えるための第二スイッチ装置、前記主増幅器の前記信号入力端子へゼロ入力信号を加えるための第三スイッチ装置、及び前記主増幅器の前記信号入力端子へ先行増幅段の出力を加えるための第四スイッチ装置をさらに含めることができる。
【００１３】
本発明による他の多段低オフセット高速回復の比較器システムは、複数の直列接続されたオフセット修正増幅段を有し、前記各増幅段が後続増幅段へ直流結合によって直列に接続され、前記各増幅段に該増幅段の出力に接続されたリセットスイッチを設けることにより、該増幅段の出力を後続増幅段の動作入力範囲へ戻し且つその後続入力信号への高速応答を提供してなるものである。
【００１４】
本発明の他の好ましい実施例においては、前記各増幅段に、信号入力端子とオフセット調整入力とを有し入力に応答して出力を発生する主増幅器、及び前記出力に応答して前記オフセット調整入力へオフセット調整信号を提供して前記主増幅器のローカル・オフセット電圧を補償する帰還回路を含めることができる。
前記帰還回路には、前記出力に応答して前記オフセット調整信号を発生するゼロ化増幅器回路を含めることができる。前記ゼロ化増幅器回路に、ゼロ化増幅器の入力オフセット電圧を最小化するゼロ化増幅器オフセット低減回路を含めることができる。前記ゼロ化増幅器回路にゼロ調整入力端子を設け、前記ゼロ化増幅器オフセット低減回路に、前記ゼロ調整入力端子へ前記オフセット調整信号を加える第一スイッチ手段、及び前記ゼロ化増幅器回路の前記入力端子へ予め定めゼロ化信号を加える第二スイッチ手段を含めてもよい。
【００１５】
前記主増幅器にオフセット調整入力端子を設け、前記帰還回路へさらに、前記主増幅器の前記オフセット調整入力端子へオフセット調整信号を加える第一スイッチ手段、前記ゼロ化増幅器回路の前記入力端子へ前記主増幅器の前記出力を加える第二スイッチ手段、前記主増幅器の前記信号入力端子へゼロ化入力信号を加える第三スイッチ手段、及び前記主増幅器の前記信号入力端子へ先行増幅段の出力を加える第四スイッチ手段を含めてもよい。
【００１６】
本発明による多段低オフセット高速回復の比較器システムの他の実施例は、当該増幅段の出力を次段の動作入力範囲へ戻し且つ当該増幅段の後続入力信号に対する高速応答を提供する如く接続されたリセットスイッチを設けた複数の自己修正型増幅段を、直列に接続してなり、各増幅段に、信号入力端子及びオフセット調整入力を有し且つ入力に応じ出力を発生する主増幅器と、該出力に応答して前記オフセット調整入力へオフセット調整信号を与えて該主増幅器のローカルオフセット電圧を補償するローカル帰還回路とを含め、前記ローカル帰還回路に前記出力に応答して前記オフセット調整信号を発生するための入力端子を有するゼロ化増幅器回路を含め、該ゼロ化増幅器回路に、前記ゼロ化増幅器の入力オフセット電圧を最小化するためのゼロ化増幅器オフセット低減回路を含めてなるものである。
【００１７】
本発明の好ましい実施例においては、前記ゼロ化増幅器回路にゼロ調整入力端子を設け、前記ゼロ化増幅器オフセット低減回路に、前記ゼロ調整入力端子へ前記オフセット調整信号を加えるための第一スイッチ装置、及び前記ゼロ化増幅器回路の前記入力端子へ予め定めたゼロ化信号を加えるための第二スイッチ装置を含めることができる。前記主増幅器にオフセット調整入力端子を設け、前記ローカル帰還回路へさらに、前記主増幅器のオフセット調整入力へ前記オフセット調整信号を加えるための第一スイッチ装置、前記ゼロ化増幅器回路の前記入力端子へ前記主増幅器の前記出力を加えるための第二スイッチ装置、前記主増幅器の前記信号入力端子へゼロ入力信号を加えるための第三スイッチ装置、及び前記主増幅器の前記信号入力端子へ先行増幅段の出力を加えるための第四スイッチ装置を含めることができる。
【００１８】
本発明による多段増幅器中の単一増幅段の電圧オフセット低減方法は、多段増幅器中のゼロ化増幅器及び主増幅器付き単一増幅段の電圧オフセットを低減する方法において、前記ゼロ化増幅器の入力オフセット電圧を当該ゼロ化増幅器の利得に実質上等しい率で低減し、前記主・ゼロ化統合増幅器の入力オフセット電圧を当該主及びゼロ化両増幅器の利得の積に実質上等しい率で低減し、且つ前記増幅段への入力信号を前記主増幅器の利得に応じて増幅することにより被増幅高分解能信号を発生してなるものである。
【００１９】
好ましい実施例においては、前記ゼロ化増幅器の入力オフセット電圧の低減に、前記ゼロ化増幅器の入力端子へゼロ信号を加えるステップ、前記ゼロ化増幅器出力信号を負帰還により前記ゼロ化増幅器のゼロ入力調整端子へ接続するステップ、並びにゼロ化増幅器の入力オフセット電圧を低減すべき調整電圧を発生させて記憶するステップを含めることができる。また、前記主増幅器の入力オフセット電圧の低減ステップに、前記主増幅器の入力端子へゼロ信号を加えるステップ、前記主増幅器の出力を前記オフセット修正後のゼロ化増幅器の入力へ接続するステップ、前記ゼロ化増幅器の出力を負帰還により前記主増幅器のオフセット調整入力へ接続するステップ、及び前記主増幅器の入力オフセット電圧を低減すべき調整電圧を発生させて記憶するステップを含めることができる。さらに前記方法に、前記増幅後の高分解能信号を後続増幅段の動作入力範囲へ戻すことによりその後続入力信号に対し高速応答を提供するステップを含めることができる。
【００２０】
【発明の実施の形態】
本発明の他の目的、特徴及び利点は、以下の好ましい実施例及び添付図面の説明から当業者には明かになるであろう。
【００２１】
従来技術による結合コンデンサ内へのオフセット・キャンセル電圧記憶方法及びオーバドライブ回復電圧の源泉と加算的特性は、図１のコンデンサ結合多段比較器システム10及び補助的な図２を使って説明できる。
【００２２】
図１に示す従来のコンデンサ結合多段比較器システム10は、入力信号12が増幅器の鎖141-4中の最初の増幅器141加えられてからシステム10内を伝播しラッチ16へ達するまでにかなりの遅れを生じさせる。この時間遅れは、多段比較器システム10中の個別増幅器141-4の絶縁用に使われるコンデンサ対181-4に起因して誘起される。
【００２３】
典型的には、比較の順次動作の開始前に比較器システムをゼロ化するための時間ブロックを取っておく。その時間の中で、比較器（増幅器）141を入力12から分離すると共にスイッチ200-4を閉成する。この時各増幅器の入力はゼロボルトにあり、その出力は出力オフセット電圧だけ相違する。例えば第一増幅器141が利得10と入力オフセット電圧10mVを有する場合には、出力22と24とが100mV（10mV×10）だけ相違する。コンデンサ対181が第二増幅器142の入力に結合されているので、この100mVの出力オフセット電圧がコンデンサ対181上の電圧の差として現れる。同様な状況が、増幅器142-4及びコンデンサ対182-4についても存在する。自動ゼロ時間の終わりにスイッチ200-4が開放され、コンデンサ対181-4上にオフセット打消し用電圧を残し、増幅器141への入力12がゼロであるならば、各増幅器141-4の出力の相違のいかんに拘わらずラッチ16の入力もゼロとなるようにする。
【００２４】
図２は、従来の多段比較器システムのオーバドライブ回復問題を例示する。この図は、非クリティカル比較26及びクリティカル比較28の時に、図１の四つの増幅器における各々の出力電圧の振舞いを示す。参考線30は、各増幅器の入力電圧の線形（応答可能）範囲の限界を表す。これには、上限32と下限34が含まれる。コンデンサの線形入力範囲は、利得のためにそのコンデンサの出力電圧範囲より狭い。この線形入力領域は、比較器の出力電圧に変化を生じさせ得る入力電圧の値のみを表す。図２に示す両比較は、増幅器出力電圧を明白に線形入力領域の外側に残すような先行非クリティカル比較の後に続くものと想定されている。
【００２５】
非クリティカル比較の場合には、比較器に加えられる電圧が、比較器の出力を逆向き（逆極性）で最大値へ駆動するに足る大きさと極性のものである。第一増幅器の出力261が先ず変化して第二増幅器の線形入力範囲に入る。それが線形領域30の中央36を通過するときに、第二増幅器の出力262が第三増幅器の線形入力領域へ向けて下降し始め、以下同様になる。オーバドライブ回復遅れは、入力が最初に加えられた時から第四増幅器の出力264が線形（アクティブ）領域30の上限32と交差する時までの時間である。
【００２６】
クリティカル比較の場合には、比較器に加えられる電圧が、全ての出力を線形入力範囲で終わらせるに足る程小さい。クリティカル比較の場合の主要な相違は、これらの増幅器内の出力の変化率が指数関数的に減少することにある。従って、各出力が次の後続装置（増幅器）の線形入力領域30に達するまでに要する時間が著しく長くなり、そのため、第四増幅器の出力284が線形（アクティブ）領域30の上限32に達するまでの遅れが非常に長く一つの増幅器の遅れのほぼ四倍にとなる。
【００２７】
図３の本発明による多段低オフセット高速回復の比較器システム50は、直列接続の複数の自己修正型増幅段521-4を含む。各増幅段は、各増幅段521-4の出力を次の後続段の線形動作入力領域へ戻すために各増幅器561-4の出力側に接続したリセットスイッチ541-4を有し、それにより次の後続信号に対し高速応答を提供する。以下に詳細説明するように、これらの増幅段の各々は実質上ゼロのオフセット電圧を有し、従って上記の増幅精度低下に係る問題を除いている。さらに図３は、四つの増幅段521-4を有するものとして多段低オフセット高速回復の比較器システム50を示したが、これは説明目的のみのものであって本発明を限定するものではない。多段低オフセット高速回復の比較器システム50において使用する増幅段の数は、システムに求められる分解能によって定まる。たとえば、このシステムはアナログからディジタルへの変換器（ＡＤＣ）において屡々使われるが、ＡＤＣの桁数の増大に応じてシステムの分解能を挙げる必要があり、それに応じて出力の個別二進数値間の電圧差は減少するであろう。
【００２８】
図３は、本発明の比較器システムの直流結合版を示す。共通モード水準シフト（common mode level shifting）を提供するためにコンデンサ621-4（点線表示）を挿入しても、性能低下は生じない。しかし、オフセット打消し用電圧をコンデンサ621-4に貯える（従来技術におけるように）場合には、オーバドライブ回復遅れを除く上でのリセットスイッチの効果については妥協となることに留意すべきである。即ち、リセットスイッチは結合コンデンサからオフセット打消し用電圧を除去することはできず、それはオーバオール・ゼロ状態が変化しているためである。そうであるならば、リセットスイッチ541-4を適用した時に比較器562-4の入力はゼロとならず（本発明におけるようには）、コンデンサに蓄積された電圧差のために、先行段の出力オフセットの反極性となろう。さらに、比較を始めるためにリセットスイッチを開放した時に、これらの増幅器は入力信号へ応答する前にこれらのオフセット電圧へ応答し、これらのオフセットがオーバドライブ状態を生じ、回復遅れに至る。
【００２９】
図４は、クリティカル又は非クリティカル比較中の各増幅段521-4の出力の振舞いを示す。リセットスイッチ541-4が比較後にすべての増幅器出力を線形入力範囲の中央へ戻すので、先行比較の性質は重要でなくなり、オーバドライブ回復遅れは全くない。リセットスイッチ541-4は、比較器へ入力が加えられてからある時間後に開放される。比較段への入力印加からそれに対応するリセットスイッチの開放までの時間は、典型的には10nsである。従って、第一増幅器561の出力581はその入力に直ちに応答し、第二増幅器562の出力582は第一増幅器の出力に直ちに応答し、第三増幅器563の出力583は第二増幅器の出力に直ちに応答し、以下図４に示すように同様である。これらすべてが可能になるのは、（以下にかなり詳しく説明するように）これらの増幅段521-4が実質上ゼロのオフセット電圧を持つからである。
【００３０】
【実施例】
図５は、多段低オフセット高速回復の比較器システム中の単一増幅段70を示す。このシステムの各段が有する主増幅器72は、該主増幅器72の入力端子76で受取られる入力信号74に応答して出力信号78を発生する。さらにオフセット調整入力端子80が主増幅器72に含まれる。主増幅器72の典型的な実施例を図６に示す。
【００３１】
図５のローカル帰還回路82は、主増幅器72の出力78に応答し、主増幅器72のオフセット調整入力端子80へ向けオフセット調整信号84を提供して、主増幅器72のローカル・オフセット電圧を補償する。
【００３２】
スイッチ手段102、106、及び108が、帰還径路を活性化し且つ主増幅器72の入力端子76に存在する電圧をゼロにリセットする。コンデンサ116は、オフセット調整入力端子80に存在するオフセット調整電圧を記憶する記憶装置であり、それによって主増幅器のオフセットを爾後の動作中に亘り被補償状態に維持する。
【００３３】
ローカル帰還回路82は、入力端子88付きのゼロ化増幅器回路86を有し、オフセット調整信号84を発生する。ゼロ化増幅器回路86の典型的な実施例を図６に示す。図５のゼロ化増幅器回路86は、ゼロ化増幅器回路86の入力オフセット電圧を最小化するためのゼロ化増幅器オフセット低減回路90を含む。出力オフセット電圧は、入力オフセット電圧と増幅器の利得との積である。例えば、ゼロ化増幅器回路86の利得が100であり典型的な入力オフセット電圧が10〜15mVである場合には、出力オフセット電圧が1.00〜1.50Vとなる。
【００３４】
ゼロ化増幅器回路86は、ゼロ化増幅器回路86のローカル・オフセット電圧を補償するためのゼロ調整入力端子94を有する。ゼロ化増幅器オフセット低減回路90は、ゼロ調整入力端子94へオフセット調整信号84を加えるための第一スイッチ手段96、及びゼロ化増幅器回路86の信号入力端子88へ予め定めたゼロ化信号を加えるための第二スイッチ手段98を含む。図示例では、第二スイッチ手段98を複数の入力端子88を短絡するものとして示すが、これは説明のためのみであり本発明を限定する意図のものではない。ローカル帰還回路82は、主増幅器72のオフセット調整入力端子80へオフセット調整信号84を加えるための第一スイッチ手段106、ゼロ化増幅器回路86の入力端子88へ主増幅器72の出力信号78を加えるための第二スイッチ手段108、主増幅器72の入力端子76へゼロ入力信号78を加えるための第三スイッチ手段102、及び主増幅器72の入力端子76へ先行増幅段112の出力を加えるための第四スイッチ手段110を含む。図示例では、第三スイッチ手段102を複数の入力端子76を短絡するものとして示すが、これは説明のためのみであり本発明を限定する意図のものではない。
【００３５】
さらに図５の例では、ゼロ化増幅器オフセット低減回路90の第一及び第二スイッチ手段96及び98、並びにローカル帰還回路82の第一、二、三、及び四スイッチ手段106、108、102、及び110を個別装置として示すが、これは本発明を限定するものではない。例えば、ゼロ化増幅器オフセット低減回路90の第一スイッチ手段96及びローカル帰還回路82の第一スイッチ手段106を双極双投（DPDT）とし、第一位置にある時に、オフセット調整信号84をゼロ調整入力端子94へ加える（ゼロ化増幅器オフセット低減回路90の第一スイッチ手段96の機能を果たす）ようにすることができる。逆にこの双極双投スイッチが第二位置にある時に、主増幅器72のオフセット調整入力端子80へオフセット調整信号84を加える（ローカル帰還回路82の第一スイッチ手段106の機能を果たす）ようにすることができる。コンデンサ114は、ゼロ調整入力端子94上のオフセット調整電圧を記憶する記憶装置であり、爾後の動作においてゼロ化増幅器のオフセットを補償された状態に維持する。
【００３６】
多段低オフセット高速回復の比較器システムの動作時には、各増幅段70が３動作の連なりを実施する。即ち、１）ゼロ化増幅器回路86の自動ゼロ化、２）主増幅器72の自動ゼロ化、及び３）入力信号74の処理を行う。
【００３７】
ゼロ化増幅器回路の自動ゼロ化：増幅段70の動作の第１ステップは、ゼロ化増幅器回路86の自動ゼロ化である。ゼロ化増幅器オフセット低減回路90の第二スイッチ手段98を閉成し且つローカル帰還回路82の第二スイッチ手段108を開放して、ゼロ化増幅器回路86の信号入力端子88へ予め定めたゼロ化信号を加える。典型的には、予め定めたゼロ化信号が０Vであり、従ってゼロ調整入力端子94への初期入力も０Vである。スイッチ手段96を閉成し且つスイッチ手段106を開放して、ゼロ化増幅器回路86のゼロ調整入力端子94へオフセット調整信号84を帰還（負帰還）する。スイッチ手段102を閉成し且つスイッチ手段110を開放して、主増幅器72の入力端子76へ予め定めたオフセット信号を加える。典型的には、予め定めたゼロ化信号が０Vであり、従って主増幅器72の入力端子76に加えられる入力も０Vである。よって、ゼロ化増幅器回路86の出力（即ち、オフセット調整信号84）はゼロ化増幅器の入力オフセット電圧のネガティブ（negative）に等しくなる。この信号が負帰還を介してゼロ調整入力端子94に加えられる。記憶手段114（典型的にはコンデンサ）が、ゼロ調整入力端子94に加えられた値を記憶する。このコンデンサの典型的な容量は２pfである。ゼロ化増幅器回路86の出力オフセット電圧（即ち、入力オフセット電圧のネガティブ）をそのゼロ調整入力端子94へ負帰還することにより、帰還ループを、入力及び出力のオフセット電圧がゼロ化増幅器回路86の利得の率で低減された状態で安定化させる。これを以下にさらに詳細に説明する。
【００３８】
次のステップで主増幅器の自動ゼロ化が必要になる。スイッチ手段96を開放し且つスイッチ手段106を閉成して、オフセット調整信号84を主増幅器72のオフセット調整入力端子80へ供給する。記憶手段116（典型的にはコンデンサ）が、オフセット調整入力端子80に加えられた値を記憶する。このコンデンサの典型的な容量は５pfである。スイッチ手段98を開放し且つスイッチ手段108を閉成して、出力信号78をゼロ化増幅器回路86の入力端子88へ加える。スイッチ手段102を閉成しておき且つスイッチ手段110を開放しておいて、主増幅器72の入力端子76に対する予め定めたオフセット信号の印加へ進む。これらのスイッチ手段が上記状態に一旦設定されると、第１ステップで生じたと同様な事態が生じる。典型的には、予め定めたオフセット信号及び予め定めたオフセット参照信号が０Vであるので、主増幅器72の出力信号78は、主増幅器72の出力オフセット電圧に等しくなる。次いでこの信号が、ゼロ化増幅器を介し主増幅器72のオフセット調整入力端子80へ帰還（負帰還経由）される。ステップ１）におけるように、主増幅器72の出力オフセット電圧を負帰還経由でそのオフセット調整入力端子80へ帰還することにより、入力オフセット電圧を主増幅器72とゼロ化増幅器86の利得の積の率で低減させ、その低減させた状態で帰還ループが安定化する。これを以下にさらに詳しく説明する。
【００３９】
入力信号の処理時に、多段低オフセット高速回復の比較器システム中の各増幅段は、オフセット電圧が実質上無い増幅器のように見える。スイッチ手段110を閉成し、入力信号74を最初の主増幅器72の入力端子76に加える。さらに、スイッチ手段98及び108を開放し、出力78を帰還回路82から分離する。このスイッチ動作は、主増幅器72とリセットスイッチ122とによる次の処理を可能にする。即ち、入力オフセットとオーバドライブ回復遅延を最小化しつつ入力信号74を処理して高分解能出力信号78を供給することである。
【００４０】
上記３ステップの進行態様の理解を助けるために、次の数値例を示す。条件として、ゼロ化増幅器の開ループ利得が1000、ゼロ化増幅器の入力オフセット電圧が10mV、主増幅器の開ループ利得が10、及び主増幅器の入力オフセット電圧が-20mVであると仮定する。これらの数値は、説明の目的のみのものであり本発明の限定を意図するものではない。
【００４１】
ゼロ化増幅器の自動ゼロ化
ゼロ化増幅器回路86の出力（オフセット調整信号84）は、ゼロ化増幅器回路86の入力端子88に加えれた信号（InputZeroAmp）と、ゼロ化増幅器回路86のゼロ調整入力端子94に加えられた信号（AdjustZeroAmp）からゼロ化増幅器回路86の入力オフセット電圧（10mV）を差引いたものとの和に利得（1000）を乗じた積に等しい。
【数１】
0003683486.tif 000002
【００４２】
ゼロ化増幅器回路86の入力端子88は、０Vの参照電圧に接続されている。
【数２】
0003683486.tif 000003
【００４３】
ゼロ化増幅器回路86の出力（オフセット調整信号84）は、負帰還を介してゼロ化増幅器回路86のゼロ入力端子94へ帰還されるから、この出力は負の値をとる。
【数３】
0003683486.tif 000004
【００４４】
一旦式（5）が解けると、その出力信号はゼロ入力端子94へ帰還されるから、その解を式（1）の変数AdjustZeroAmpとして使える。その結果、オフセット修正後のゼロ化増幅器の伝達関数を求め得る。注意すべきことに、オフセット修正後のゼロ化増幅器の実効入力オフセット電圧は、初期オフセット（10mV）から10μVに低減される。
【数４】
0003683486.tif 000005
【００４５】
主増幅器の自動ゼロ化
主増幅器72の出力78は、主増幅器72の入力端子76への印加信号（InputMainAmp）と、主増幅器72のオフセット調整入力端子80への印加電圧（AdjustMainAmp）との和から主増幅器72の入力オフセット電圧（-20mV）を差引いた差に利得（10）を乗じた積に等しい。
【数５】
0003683486.tif 000006
【００４６】
主増幅器72の入力端子76は、０Vの参照電圧に接続されている。
【数６】
0003683486.tif 000007
【００４７】
式（9）を式（8）に代入できる。
【数７】
0003683486.tif 000008
【００４８】
この第二ステップにおいて、ゼロ化増幅器の出力（オフセット調整信号84）は、負帰還を介して主増幅器のオフセット調整入力端子80へ加えられる。
【数８】
0003683486.tif 000009
【００４９】
また、ゼロ化増幅器の入力が、主増幅器の出力へ接続される。
【数９】
0003683486.tif 000010
【００５０】
ここで式（11）及び（12）を、先に誘導したオフセット修正後のゼロ化増幅器の伝達関数（式（7））に代入できる。
【数１０】
0003683486.tif 000011
【００５１】
ここで式（10）及び（13）を組合せてオフセット調整信号について解くが、それはこの第二ステップにおいて主増幅器に対して用いることができる。
【数１１】
0003683486.tif 000012
【００５２】
一旦この主増幅器オフセット調整信号が記憶されると、式（14）の結果を主増幅器の伝達関数（式（8））に代入して結合後の増幅器段の伝達関数を導くことができる。
【数１２】
0003683486.tif 000013
【００５３】
注意すべきことに、第二ステップのオフセット修正後の結合増幅器段の実効入力オフセット電圧は、主増幅器の初期オフセット（20mV）から僅か３μVに低減された。第三ステップにおいて、独立にオフセット修正された多重増幅器段を縦列接続して高速高利得比較器として動作させる。
【００５４】
主増幅器72及びゼロ化増幅器回路86の各々の典型的な実施例を図６に示す。増幅器125が、トランジスタ対130、132への電流供給用の二つの電流源126及び128を有する。負荷装置134及び136における電圧降下が増幅器出力端子上の出力信号となる。
【００５５】
図７を参照するに、本発明によるゼロ化増幅器及び主増幅器付き単一増幅段の電圧オフセット低減方法150は次の諸ステップからなる。即ち、ゼロ化増幅器の入力オフセット電圧を実質上ゼロ化増幅器の利得に等しい率で低減する諸ステップ151、主及びゼロ化両増幅器の利得の積と実質上等しい率で主・ゼロ化結合増幅器の入力オフセット電圧を低減するステップ群153、及び主増幅器の利得に応じて増幅段への入力信号を増幅し、増幅された高分解能信号を発生するステップ154である。
【００５６】
ゼロ化増幅器の入力オフセット電圧の低減に係る上記ステップ群151は、ゼロ化増幅器の入力端子にゼロ信号を加えるステップ156、ゼロ化増幅器の出力を負帰還経由でゼロ化増幅器のオフセット調整入力に接続するステップ158、及びゼロ化増幅器の入力オフセット電圧低減用の調整電圧を発生させて記憶するステップ160を含む。主増幅器の入力オフセット電圧を低減するステップ群153は、主増幅器の入力端子にゼロ信号を加えるステップ162、主増幅器の出力を「オフセット修正済み」ゼロ化増幅器の入力に接続するステップ164、ゼロ化増幅器の入力オフセット電圧を負帰還経由で主増幅器のオフセット調整入力に接続するステップ166、及び主増幅器の入力オフセット電圧低減用の調整電圧を発生させて記憶するステップ168を含む。本発明の低減方法150は、増幅された高分解能の信号を次の増幅段の動作入力範囲へ戻し、その次の入力信号に対し高速応答を提供するステップ170を含む。
【００５７】
本発明の特定の特徴を一部の図面では示し他の図面では示さなかったが、これは便宜上のことに過ぎず、各特徴を、本発明に従って他の諸特徴の任意のもの又はすべてのものと組合せることができる。
以下に記載する特許請求の範囲内において当業者は他の実施例に到達し得る。
【図面の簡単な説明】
【図１】は、従来のコンデンサ結合多段比較器の模式的説明図である。
【図２】は、図１の従来回路におけるオーバドライブ回復遅れを示す２組の波形のグラフである。
【図３】は、本発明による多段低オフセット高速回復比較器システムの模式的説明図である。
【図４】は、図３の本発明システムにおけるオーバドライブ回復遅れの改善を示す１組の波形のグラフである。
【図５】は、本発明による多段低オフセット高速回復比較器システム中の単一段の模式的説明図である。
【図６】は、本発明による単一増幅段における諸増幅器の典型的個別実施例の模式的説明図である。
【図７】は、本発明による単一増幅段における電圧オフセット低減方法の流れ図である。
【符号の説明】
10…従来のコンデンサ結合多段比較器システム
12…入力信号            14…増幅器（比較器）
16…ラッチ              18…コンデンサ
20…スイッチ            22、24…出力
26…増幅器の出力電圧（非クリティカル比較）
28…増幅器の出力電圧（クリティカル比較）
30…増幅器入力電圧の線形領域
32…上限                34…下限
36…中央
50…多段低オフセット高速回復の比較器システム
52…増幅段              54…リセットスイッチ
56…増幅器（比較器）    58…増幅器の出力
60…線形入力範囲        62…コンデンサ
70…増幅段              72…主増幅器
74…入力信号            76…主増幅器の入力端子
78…出力信号
80…主増幅器のオフセット調整入力端子
82…ローカル帰還回路    84…オフセット調整信号
86…ゼロ化増幅器回路
88…ゼロ化増幅器回路の入力端子
90…ゼロ化増幅器オフセット低減回路
94…ゼロ化増幅器回路のゼロ調整入力端子
96…オフセット低減回路90の（第一）スイッチ装置
98…オフセット低減回路90の（第二）スイッチ装置
102…ローカル帰還回路の（第三）スイッチ装置
106…ローカル帰還回路の（第一）スイッチ装置
108…ローカル帰還回路の（第二）スイッチ装置
110…ローカル帰還回路の（第四）スイッチ装置
112…先行増幅段
114、116…記憶手段（コンデンサ）
122…リセットスイッチ   125…増幅器
126、128…電流源        130、132…トランジスタ
134、136…負荷装置
【図１】
0003683486.tif 000014
【図２】
0003683486.tif 000015
【図３】
0003683486.tif 000016
【図４】
0003683486.tif 000017
【図５】
0003683486.tif 000018
【図６】
0003683486.tif 000019
【図７】
0003683486.tif 000020