(57)【特許請求の範囲】
【請求項１】
ｎ（ｎは１以上の正数）個のビットがビット列としてユーザ情報を含むフレームに一定の間隔で分散配置された第１チャネルデータを順次に受信する受信器と、
複数の前記フレームにより複数の前記ビット列を受信ビット列として直列に構成するように、前記受信器により順次に受信された前記第１チャネルデータを順次に蓄積する蓄積部と、
前記蓄積された第１チャネルデータの前記受信ビット列のうち、先頭のビットからｎ番目のビットまでを示す先頭ビット列を取得するＣＰＵと、
テーブルを有する記憶部とを備え、
前記複数のフレームのうち、送信用端末の前記ユーザ情報が含まれるフレームには、前記送信用端末のフレーム同期パターンを構成する前記ｎ個の同期ビットが同期ビット列として一定の間隔で分散配置され、
前記テーブルには、前記同期ビット列である参照同期ビット列と、各々異なる２ｎ個の参照先頭ビット列と、２ｎ個のシフトビット数ｍ（ｍは、１≦ｍ≦ｎで表される正数）とが予め格納され、
前記２ｎ個のシフトビット数ｍは、それぞれ、前記２ｎ個の参照先頭ビット列に対応し、前記受信ビット列が示すビットをｍだけシフトしたときに、前記受信ビット列の前記先頭ビット列と前記参照同期ビット列とが一致する可能性があることを表し、
前記ＣＰＵは、
前記テーブルを参照して、前記受信ビット列の前記先頭ビット列と前記参照同期ビット列とが一致しないとき、前記２ｎ個の参照先頭ビット列のうち、前記先頭ビット列に一致する参照先頭ビット列を検索し、前記２ｎ個のシフトビット数ｍのうち、前記検索された参照先頭ビット列に対応するシフトビット数ｍを検索し、前記受信ビット列が示すビットを前記検索されたシフトビット数ｍだけシフトし、
前記テーブルを参照して、前記受信ビット列の前記先頭ビット列と前記参照同期ビット列とが一致したとき、前記先頭ビット列から前記同期ビット列を検出し、前記同期ビット列に対応するフレームに含まれる前記送信用端末の前記ユーザ情報を取出す
ターミナルアダプタ。
【請求項２】
請求項１に記載のターミナルアダプタにおいて、
前記受信器は、前記ユーザ情報を伝送する前記第１チャネルデータと、前記ユーザ情報を伝送するための制御に用いる信号情報を伝送する第２チャネルデータとが多重化された多重データを、ネットワークを介して順次に受信して前記第１チャネルデータと前記第２チャネルデータとに分割し、
前記蓄積部は、前記受信器により分割された前記第１チャネルデータを順次に蓄積する  ターミナルアダプタ。
【請求項３】
請求項１又は２に記載のターミナルアダプタにおいて、
更に、
前記ＣＰＵにより取出された前記ユーザ情報を出力用端末に出力するインターフェース部を備えた
ターミナルアダプタ。
【請求項４】
（ａ）複数のフレームにより複数のビット列が直列に構成された受信ビット列のうち、先頭のビットからｎ（ｎは１以上の正数）番目のビットまでを示す先頭ビット列を取得するステップと、前記複数のフレームのうち、特定のユーザ情報が含まれるフレームには、フレーム同期パターンを構成する前記ｎ個の同期ビットが同期ビット列として一定の間隔で分散配置され、
（ｂ）前記同期ビット列である参照同期ビット列と、各々異なる２ｎ個の参照先頭ビット列と、２ｎ個のシフトビット数ｍ（ｍは、１≦ｍ≦ｎで表される正数）とが予め格納されたテーブルを参照するステップと、前記２ｎ個のシフトビット数ｍは、それぞれ、前記２ｎ個の参照先頭ビット列に対応し、前記受信ビット列が示すビットをｍだけシフトしたときに、前記受信ビット列の前記先頭ビット列と前記参照同期ビット列とが一致する可能性があることを表し、
（ｃ）前記テーブルを参照した結果、前記受信ビット列の前記先頭ビット列と前記参照同期ビット列とが一致しないとき、前記２ｎ個の参照先頭ビット列のうち、前記先頭ビット列に一致する参照先頭ビット列を検索し、前記２ｎ個のシフトビット数ｍのうち、前記検索された参照先頭ビット列に対応するシフトビット数ｍを検索し、前記受信ビット列が示すビットを前記検索されたシフトビット数ｍだけシフトし、前記（ａ）のステップと前記（ｂ）のステップとを実行するステップと、
（ｄ）前記テーブルを参照した結果、前記受信ビット列の前記先頭ビット列と前記参照同期ビット列とが一致したとき、前記先頭ビット列から前記同期ビット列を検出するステップとを備えた
フレーム同期検出方法。
【請求項５】
（ａ）複数のフレームにより複数のビット列が直列に構成された受信ビット列のうち、先頭のビットからｎ（ｎは１以上の正数）番目のビットまでを示す先頭ビット列を取得するステップと、前記複数のフレームのうち、特定のユーザ情報が含まれるフレームには、フレーム同期パターンを構成する前記ｎ個の同期ビットが同期ビット列として一定の間隔で分散配置され、
（ｂ）前記同期ビット列である参照同期ビット列と、各々異なる２ｎ個の参照先頭ビット列と、２ｎ個のシフトビット数ｍ（ｍは、１≦ｍ≦ｎで表される正数）とが予め格納されたテーブルを参照するステップと、前記２ｎ個のシフトビット数ｍは、それぞれ、前記２ｎ個の参照先頭ビット列に対応し、前記受信ビット列が示すビットをｍだけシフトしたときに、前記受信ビット列の前記先頭ビット列と前記参照同期ビット列とが一致する可能性があることを表し、
（ｃ）前記テーブルを参照した結果、前記受信ビット列の前記先頭ビット列と前記参照同期ビット列とが一致しないとき、前記２ｎ個の参照先頭ビット列のうち、前記先頭ビット列に一致する参照先頭ビット列を検索し、前記２ｎ個のシフトビット数ｍのうち、前記検索された参照先頭ビット列に対応するシフトビット数ｍを検索し、前記受信ビット列が示すビットを前記検索されたシフトビット数ｍだけシフトし、前記（ａ）のステップと前記（ｂ）のステップとを実行するステップと、
（ｄ）前記テーブルを参照した結果、前記受信ビット列の前記先頭ビット列と前記参照同期ビット列とが一致したとき、前記先頭ビット列から前記同期ビット列を検出するステップと
の各ステップをコンピュータに実行させるプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ターミナルアダプタに関し、特にフレーム同期パターンの検出（フレーム同期検出）を高速化できるターミナルアダプタに関する。
【０００２】
【従来の技術】
通常、ターミナルアダプタは、ｎ（ｎは１以上の正数）個のビットが、ビット列として、フレームに一定の間隔で分散配置されたＢチャネルデータを含む多重データを順次に受信し、Ｂチャネルデータにおける複数のフレームにより複数のビット列を直列に構成した受信ビット列の中から、フレーム同期パターンを構成する同期ビット列を検索し、複数のフレームのうちの同期ビット列に対応するフレームに含まれる送信用端末のユーザ情報を取出して出力用端末に出力する。これにより、ターミナルアダプタは、送信用端末と出力用端末との通信を可能にする。このようなターミナルアダプタは、例えば、ＩＳＤＮ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅｓ  Ｄｉｇｉｔａｌ  Ｎｅｔｗｏｒｋ）に利用される。従来のＩＳＤＮターミナルアダプタによる逐次検索の模式図を図６に示す。
【０００３】
図６に示されるように、従来のＩＳＤＮターミナルアダプタでは、検索目標である同期ビット列（フレーム同期パターン）“１０１１０”を検索するとき、Ｂチャネルデータの最初のパターン（受信ビット列“１０１０１１０…”のうちの先頭ビット列）が“１０１０１”であるため、Ｂチャネルデータの受信ビット列“１０１０１１０…”が示すビットを、１ビットずつシフトしながら照合／比較することにより同期ビット列“１０１１０”を検索する。この場合では、従来のＩＳＤＮターミナルアダプタは、受信ビット列“１０１０１１０…”が示すビットを、１ビットずつシフトした結果、２ビットずらしたとき、先頭ビット列“１０１１０”と同期ビット列“１０１１０”とが一致して先頭ビット列“１０１１０”から同期ビット列“１０１１０”を検出することができる。
【０００４】
しかしながら、従来のＩＳＤＮターミナルアダプタは、１ビットずつシフトしながら同期ビット列を検索するため、同期ビット列を検出／発見するまでに多くの時間を要する。このように、従来のＩＳＤＮターミナルアダプタでは、送信用端末のユーザ情報を伝送するための情報伝送効率が悪くなってしまう。このため、受信ビット列に対して同期ビット列の検出を高速化できるターミナルアダプタが望まれる。また、受信ビット列に対して、無駄であると分かっている照合工程／比較工程をスキップしながら同期ビット列を検索することができるターミナルアダプタが望まれる。
【０００５】
また、フレーム同期パターンを検出する第１の従来技術として、特開平１−２５１９３０号公報では、所定のフレーム同期パターンを構成する複数の同期ビットが１フレーム中に一定の間隔で分散配置されたデータを受信し、フレーム同期パターンとパターンが同一の参照同期パターンを同期ビットの配置間隔と同間隔で発生し、受信データをこの参照パターンと比較することにより同期ビットの検出を行う「フレーム同期検出方式」が開示されている。この第１の従来技術では、固有のハードウェアとして、タイミング信号発生部、同期ビット検出部、同期保護部、ロード信号発生部とから構成される。ロード信号発生部は、同期ビットの未検出状態において受信データからフレーム同期パターン（４ビット）中の部分パターン（２ビット）と一致する複数のビットを検出する手段と、この手段により複数のビットが検出されたときこの複数のビットに続いて（２ビットの次に続いて）検出される同期ビットをフレーム同期パターンから予測する手段とを備えている。タイミング信号発生部は、この予測した同期ビットに対応するビットから参照同期パターンを発生させる。同期ビット検出部は、タイミング信号発生部から発生された参照同期パターンと受信データとをビット比較する。
【０００６】
この第１の従来技術を用いた場合のターミナルアダプタでは、検索時に、同期ビット列を予測する必要がある。このため、検索目標である同期ビット列が固定パターン（同期ビット列に対応するフレームが固定長）であることから、受信ビット列に対して、シフトビット数を事前に求めることにより、同期ビット列の検出を高速化できるターミナルアダプタが望まれる。
【０００７】
また、第２の従来技術として、特開平８−１０２７３３号公報では、多点監視方式によりフレーム同期パターンを検出する「フレーム同期検出方式」が開示されている。多点監視方式は、多数のフレームに分散して配置されたフレーム同期パターンを抽出して同期を検出する方式である。この第２の従来技術では、固有のハードウェアとして、抽出部、シフトレジスタ、照合部、照合パターン生成部、同期判定部、照合制御部とから構成される。抽出部は、伝送路からデータを入力し、入力したデータを複数のフレーム同期パターン（８ビット）に分割する。シフトレジスタは、複数のフレーム同期パターン（８ビット）を記憶する。メモリには、全４８ビット構成の照合パターンを６分割した８ビット構成のパターン６通りが記憶されている。照合部は、シフトレジスタ内に記憶されたフレーム同期パターン（８ビット）を取出すと共に、メモリに記憶されてある照合パターンを取出し、これらのパターンを比較・照合する。初めのフレーム同期パターン８ビットがメモリ内の一の照合パターンと一致すると、照合部は、照合結果を同期判定部に出力した後、次のフレーム同期パターンを取出して順次照合を行い、最終的にこれを６回繰り返した後、全て一致した時点で全４８ビットのフレーム同期パターンの照合が終了する。
【０００８】
また、第３の従来技術として、特開平１０−３３６１６６号公報では、フレーム同期パターンがフレーム中に所定ビット数毎に分散して配置されるマルチフレームからフレーム同期パターンを検出する「フレーム同期回路」が開示されている。この第３の従来技術では、固有のハードウェアとして、フレームシフトレジスタ、フレーム同期パターン検出部、フレームカウンタ、フレーム同期検出部、シフトクロック発生部とからなる。シフトクロック発生部は、受信したマルチフレームに含まれるクロックより再生した受信クロックを分周し、その分周出力でフレームシフトレジスタを駆動する。フレームシフトレジスタは、シフトクロック発生部により分周されたクロックによりマルチフレームを構成する複数ビットデータをシフト（ビットのシフトを行う）する。フレーム同期パターン検出部は、フレームシフトレジスタから得られたシフトデータよりフレーム同期パターンを構成する各ビットが配置される位置のビットを検出する（フレーム同期パターンを検出する）。フレーム同期検出部は、フレーム同期パターン検出部の出力信号（フレーム同期パターン検出部で検出された複数ビット）とフレームカウンタの出力信号（パルス信号）に基づきフレーム同期を検出する。第３の従来技術では、フレームシフトレジスタのビット数を減らし、かつフレームシフトレジスタのシフト動作の速度を低くする。
【０００９】
また、フレーム同期パターンの検出（フレーム同期検出）に類似した従来技術（第４の従来技術）として、特開昭６２−２１０５３８号公報では、「記号列サーチ方法および装置」が開示されている。この第４の従来技術では、固有のハードウェアとして、第１ＲＡＭ、第２ＲＡＭ、第３ＲＡＭ、メモリレジスタ、アドレスレジスタ、判定回路、論理回路、加算回路を有している。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、受信ビット列に対して同期ビット列の検出を高速化できるターミナルアダプタを提供することにある。
【００１１】
本発明の他の目的は、受信ビット列に対して、無駄であると分かっている照合工程／比較工程をスキップしながら同期ビット列を検索することができるターミナルアダプタを提供することにある。
【００１２】
本発明の更に他の目的は、受信ビット列に対して、シフトビット数を事前に求めてテーブルに格納し、格納されたシフトビット数を参照することにより、同期ビット列の検出を高速化できるターミナルアダプタを提供することにある。
【００１３】
本発明の更に他の目的は、受信ビット列に対して同期ビット列を短時間で検索する検索アルゴリズムを利用することにより、同期ビット列を高速に検出することができるターミナルアダプタを提供することにある。
【００１４】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１５】
本発明のターミナルアダプタは、受信器（１）と、蓄積部（２）と、ＣＰＵ（３）とを備えている。受信器（１）は、ｎ（ｎは１以上の正数）個のビットがビット列としてユーザ情報を含むフレームに一定の間隔で分散配置された第１チャネルデータ（Ｂチャネルデータ）を順次に受信する。蓄積部（２）は、複数のフレームにより複数のビット列を受信ビット列（“１０１０１１０…”）として直列に構成するように、受信器（１）により順次に受信された第１チャネルデータ（Ｂチャネルデータ）を順次に蓄積する。複数のフレームのうちの送信用端末（２０）のユーザ情報（ＰＩＡＦＳ情報）が含まれるフレーム（ＰＩＡＦＳフレーム）には、送信用端末（２０）のフレーム同期パターンを構成するｎ個の同期ビットが同期ビット列（“１０１１０”）として一定の間隔で分散配置されている。ＣＰＵ（３）は、検索アルゴリズムに従って、蓄積された第１チャネルデータ（Ｂチャネルデータ）の受信ビット列（“１０１０１１０…”）が示すビットをｍ（ｍは、１≦ｍ≦ｎで表される正数）だけシフトして同期ビット列（“１０１１０”）を検出し、同期ビット列（“１０１１０”）に対応するフレーム（ＰＩＡＦＳフレーム）に含まれる送信用端末（２０）のユーザ情報（ＰＩＡＦＳ情報）を取出す。この場合、ｎは５であり、ｍは２である。
【００１６】
これにより、本発明のターミナルアダプタは、受信ビット列（“１０１０１１０…”）に対して同期ビット列（“１０１１０”）の検出を高速化できる。この本発明のターミナルアダプタは、受信ビット列（“１０１０１１０…”）に対して同期ビット列（“１０１１０”）を短時間で検索する検索アルゴリズムを利用することにより、同期ビット列（“１０１１０”）を高速に検出することができる。このような検索アルゴリズムは、Ｂｏｙｅｒ−Ｍｏｏｒｅ法を応用することが好ましい。
【００１７】
本発明のターミナルアダプタは、更に、記憶部（４）を備えている。記憶部（４）は、ＣＰＵ（３）が同期ビット列（“１０１１０”）を検出するためのテーブル（６）を有する。テーブル（６）には、参照同期ビット列（“１０１１０”）と、受信ビット列（“１０１０１１０…”）のうちの先頭のビットからｎ番目のビットまでを示す先頭ビット列に対応する各々異なる２ｎ個のビット列（“０００００”〜“１１１１１”）と、参照同期ビット列（“１０１１０”）に対する先頭ビット列（“０００００”〜“１１１１１”）のシフト情報として、先頭ビット列（“０００００”〜“１１１１１”）に対応して設定されたｍとが、予めに格納されている。
【００１８】
ＣＰＵ（３）は、受信ビット列（“１０１０１１０…”）のうちの先頭ビット列と、テーブル（６）に格納された参照同期ビット列（“１０１１０”）とを照合して同期ビット列（“１０１１０”）を検索する。
【００１９】
ＣＰＵ（３）は、照合の結果に基づいて、テーブル（６）に格納されたｍを参照して、受信ビット列（“１０１０１１０…”）が示すビットを、先頭ビット列に対応して設定されたｍだけシフトして同期ビット列（“１０１１０”）を検出する。この場合、先頭ビット列は“１０１０１”であり、ｍは２である。
【００２０】
これにより、本発明のターミナルアダプタは、受信ビット列（“１０１０１１０…”）に対して、無駄であると分かっている照合工程／比較工程をスキップしながら同期ビット列を検索することができる。また、本発明のターミナルアダプタは、受信ビット列（“１０１０１１０…”）に対して、シフトビット数としてｍを事前に求めてテーブル（６）に格納し、格納されたシフトビット数ｍを参照することにより、同期ビット列（“１０１１０”）の検出を高速化できる。
【００２１】
ＣＰＵ（３）は、照合の結果、先頭ビット列と参照同期ビット列（“１０１１０”）とが一致したとき同期ビット列（“１０１１０”）を検出し、先頭ビット列に対応するフレーム（ＰＩＡＦＳフレーム）に含まれる送信用端末（２０）のユーザ情報（ＰＩＡＦＳ情報）を取出す。この場合、先頭ビット列は“１０１１０”である。
【００２２】
受信器（１）は、ユーザ情報（又はＰＩＡＦＳ情報）を伝送する第１チャネルデータ（Ｂチャネルデータ）と、ユーザ情報（又はＰＩＡＦＳ情報）を伝送するための制御に用いる信号情報を伝送する第２チャネルデータ（Ｄチャネルデータ）とが多重化された多重データを、ネットワーク（３０）を介して順次に受信して第１チャネルデータ（Ｂチャネルデータ）と第２チャネルデータ（Ｄチャネルデータ）とに分割し、
蓄積部（２）は、受信器（１）により分割された第１チャネルデータ（Ｂチャネルデータ）を順次に蓄積する。
【００２３】
本発明のターミナルアダプタは、更に、インターフェース部（５）を備えている。インターフェース部（５）は、ＣＰＵ（３）により取出されたユーザ情報（ＰＩＡＦＳ情報）を出力用端末（４０）に出力する。
【００２４】
本発明のフレーム同期検出方法によれば、（ａ）複数のフレームにより複数のビット列が直列に構成された受信ビット列のうちの先頭のビットからｎ（ｎは１以上の正数）番目のビットまでを示す先頭ビット列を取得するステップと、複数のフレームの各々には、ｎ個のビットがビット列として一定の間隔で分散配置され、複数のフレームのうちの特定のユーザ情報（ＰＩＡＦＳ情報）が含まれるフレーム（ＰＩＡＦＳフレーム）には、フレーム同期パターンを構成するｎ個の同期ビットが同期ビット列（“１０１１０”）として一定の間隔で分散配置され、（ｂ）取得された先頭ビット列と参照同期ビット列（“１０１１０”）とを照合するステップと、（ｃ）照合が第１結果のとき、受信ビット列（“１０１０１１０…”）が示すビットを、先頭ビット列に対応して設定されたｍ（ｍは、１≦ｍ≦ｎで表される正数）だけシフトし、（ａ）のステップと（ｂ）のステップとを実行するステップと、（ｄ）照合が第２結果のとき、取得された先頭ビット列（“１０１１０”）から同期ビット列（“１０１１０”）を検出するステップとを備えている。この場合、ｎは５であり、ｍは２である。
【００２５】
本発明のフレーム同期検出方法によれば、この照合は、受信ビット列が“１０１０１１０…”の場合、取得された先頭ビット列“１０１０１”と参照同期ビット列（“１０１１０”）とが一致しないとき第１結果であり、受信ビット列が“１０１１０…”の場合、取得された先頭ビット列（“１０１１０”）と参照同期ビット列（“１０１１０”）とが一致したとき第２結果である。
【００２６】
これにより、本発明のフレーム同期検出方法は、受信ビット列（“１０１０１１０…”）に対して同期ビット列（“１０１１０”）の検出を高速化できる。この本発明のフレーム同期検出方法は、受信ビット列（“１０１０１１０…”）に対して同期ビット列（“１０１１０”）を短時間で検索する検索アルゴリズムを利用することにより、同期ビット列（“１０１１０”）を高速に検出することができる。
【００２７】
本発明のプログラムによれば、（ａ）複数のフレームにより複数のビット列が直列に構成された受信ビット列のうちの先頭のビットからｎ（ｎは１以上の正数）番目のビットまでを示す先頭ビット列を取得するステップと、複数のフレームの各々には、ｎ個のビットがビット列として一定の間隔で分散配置され、複数のフレームのうちの特定のユーザ情報（ＰＩＡＦＳ情報）が含まれるフレーム（ＰＩＡＦＳフレーム）には、フレーム同期パターンを構成するｎ個の同期ビットが同期ビット列（“１０１１０”）として一定の間隔で分散配置され、（ｂ）取得された先頭ビット列と参照同期ビット列（“１０１１０”）とを照合するステップと、（ｃ）照合が第１結果のとき、受信ビット列（“１０１０１１０…”）が示すビットを、先頭ビット列に対応して設定されたｍ（ｍは、１≦ｍ≦ｎで表される正数）だけシフトし、（ａ）のステップと（ｂ）のステップとを実行するステップと、（ｄ）照合が第２結果のとき、取得された先頭ビット列（“１０１１０”）から同期ビット列（“１０１１０”）を検出するステップとの各ステップをコンピュータに実行させる。この場合、ｎは５であり、ｍは２である。
【００２８】
本発明のプログラムによれば、この照合は、受信ビット列が“１０１０１１０…”の場合、取得された先頭ビット列“１０１０１”と参照同期ビット列（“１０１１０”）とが一致しないとき第１結果であり、受信ビット列が“１０１１０…”の場合、取得された先頭ビット列（“１０１１０”）と参照同期ビット列（“１０１１０”）とが一致したとき第２結果である。
【００２９】
これにより、本発明のプログラムは、受信ビット列（“１０１０１１０…”）に対して同期ビット列（“１０１１０”）の検出を高速化できる。この本発明のプログラムは、受信ビット列（“１０１０１１０…”）に対して同期ビット列（“１０１１０”）を短時間で検索する検索アルゴリズムを利用することにより、同期ビット列（“１０１１０”）を高速に検出することができる。
【００３０】
【発明の実施の形態】
添付図面を参照して、本発明のターミナルアダプタとして、フレーム同期パターンの検出（フレーム同期検出）を高速化できるＩＳＤＮ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅｓ  Ｄｉｇｉｔａｌ  Ｎｅｔｗｏｒｋ）ターミナルアダプタの実施の形態を以下に説明する。
【００３１】
図１は、本発明のＩＳＤＮターミナルアダプタの構成を示すブロック図である。図１に示されるように、本発明のＩＳＤＮターミナルアダプタ１０は、ＩＳＤＮ受信器１、デュアルポートＲＡＭ２、ＣＰＵ３、ＲＯＭ４、ＤＴＥ（ＤａｔａＴｅｒｍｉｎａｌ  Ｅｑｕｉｐｍｅｎｔ）インタフェース部５を備えている。ＩＳＤＮ受信器１には、ネットワークに対応するＩＳＤＮ網３０を介して、送信用端末に対応するＰＩＡＦＳ（ＰＨＳ  Ｉｎｔｅｒｎｅｔ  Ａｃｃｅｓｓ  Ｆｏｒｕｍ  Ｓｔａｎｄａｒｄ）端末２０が接続される。デュアルポートＲＡＭ２は、ＩＳＤＮ受信器１に接続されている。ＣＰＵ３は、デュアルポートＲＡＭ２、ＲＯＭ４に接続されている。ＤＴＥインタフェース部５は、ＣＰＵ３に接続されている。ＤＴＥインタフェース部５には、出力用端末に対応するデータ端末４０が接続されている。
【００３２】
ＩＳＤＮ網３０（ＩＳＤＮ回線）上には、多重データが流れている。多重データは、通常、ユーザ情報を伝送するチャネルとしてＢチャネルデータと、ユーザ情報を伝送するための制御に用いる信号情報を伝送するチャネルとしてＤチャネルデータとが多重化されている。Ｂチャネルデータには、ｎ（ｎは１以上の正数）個のビットが、ビット列として、フレームに一定の間隔で分散配置されている。
【００３３】
ＩＳＤＮターミナルアダプタ１０を、ＩＳＤＮ網３０を介してＰＩＡＦＳ端末２０と接続した場合、ＰＩＡＦＳ端末２０はＰＩＡＦＳプロトコルに準拠したフレーム（ＰＩＡＦＳフレーム）で、ＩＳＤＮターミナルアダプタ１０に多重データを送信してくる。ＰＩＡＦＳ端末２０から送信された多重データは、ＰＩＡＦＳ端末２０のユーザ情報（ＰＩＡＦＳ情報）を伝送するチャネルとして上述と同様のＢチャネルデータと、ＰＩＡＦＳ情報を伝送するための制御に用いる信号情報を伝送するチャネルとして上述と同様のＤチャネルデータとが多重化されている。この場合、Ｂチャネルデータには、ＰＩＡＦＳ端末２０のフレーム同期パターンを構成するｎ個の同期ビットが、同期ビット列として、ＰＩＡＦＳフレームに一定の間隔で分散配置されている。
【００３４】
ＩＳＤＮ受信器１は、ＩＳＤＮ網３０上に流れている多重データ（ユーザ情報又はＰＩＡＦＳ情報を伝送するＢチャネルデータと、ユーザ情報又はＰＩＡＦＳ情報を伝送するための制御に用いる信号情報を伝送するＤチャネルデータとが多重化された多重データ）を、ＩＳＤＮ網３０を介して順次に受信してＢチャネルデータとＤチャネルデータとに分割し、対象とする分割されたＢチャネルデータをデュアルポートＲＡＭ２に順次に書込む。
【００３５】
デュアルポートＲＡＭ２には、ＩＳＤＮ受信器１により受信されたＢチャネルデータが書込まれる。デュアルポートＲＡＭ２は、複数のフレームにより複数のビット列を受信ビット列として直列に構成するように、ＩＳＤＮ受信器１からのＢチャネルデータを順次に蓄積する。このデュアルポートＲＡＭ２は、ＩＳＤＮ受信器１からのＢチャネルデータをＣＰＵ３からアクセスできる領域に蓄積する。ＩＳＤＮ受信器１からのＢチャネルデータは、デュアルポートＲＡＭ２に蓄積されることにより、ＣＰＵ３からの読み出しを可能にする。
【００３６】
ＣＰＵ３は、受信ビット列に対して同期ビット列を短時間で検索するための、Ｂｏｙｅｒ−Ｍｏｏｒｅ法を応用した検索アルゴリズムを有するプログラムを備えている。ＣＰＵ３は、そのプログラムによって、ＰＩＡＦＳフレームの同期ビット列（フレーム同期パターン）を検索する。
【００３７】
ＣＰＵ３は、検索アルゴリズムに従って、蓄積されたＢチャネルデータの受信ビット列が示すビットをシフトビット数ｍ（ｍは、１≦ｍ≦ｎで表される正数）だけシフトして同期ビット列を検出する（フレーム同期パターンを発見する）。このＣＰＵ３は、ＰＩＡＦＳフレームの同期ビット列（フレーム同期パターン）を発見することにより、ＰＩＡＦＳフレームの区切り位置を認識する。ＣＰＵ３は、認識されたＰＩＡＦＳフレーム（複数のフレームのうちの同期ビット列に対応するＰＩＡＦＳフレーム）からＰＩＡＦＳプロトコルに従って、ＰＩＡＦＳフレームに含まれるＰＩＡＦＳ情報を取出し、ＤＴＥインタフェース部５に出力する。
【００３８】
ＲＯＭ４は、ＣＰＵ３が、デュアルポートＲＡＭ２に順次に蓄積されたＢチャネルデータからＰＩＡＦＳフレームの同期ビット列（フレーム同期パターン）を検出するためのテーブル６を有する。このテーブル６には、同期ビット列と同じビット列として参照同期ビット列と、受信ビット列のうちの先頭の（１番目の）ビットからｎ番目のビットまでを示す先頭ビット列に対応し、参照同期ビット列（同期ビット列）を含むビット列の全パターンを構成する各々異なる２ｎ個のビット列と、参照同期ビット列（同期ビット列）に対する先頭ビット列のシフト情報として、先頭ビット列（２ｎ個のビット列の各々）に対応して設定されたシフトビット数ｍとが、予めに格納されている。
【００３９】
これにより、ＣＰＵ３は、検索アルゴリズムに従って、蓄積されたＢチャネルデータの受信ビット列のうちの先頭ビット列と、ＲＯＭ４のテーブル６に格納された参照同期ビット列とを照合／比較して同期ビット列を検索する。ＣＰＵ３は、照合の結果、先頭ビット列と格納された参照同期ビット列とが一致しないとき、テーブル６に格納されたシフトビット数ｍを参照して、読み出されたＢチャネルデータの受信ビット列が示すビットを、先頭ビット列に対応して設定されたシフトビット数ｍだけシフトして、シフトされた受信ビット列のうちの先頭ビット列から同期ビット列を検出する。
【００４０】
ここで、ＣＰＵ３は、検索アルゴリズムに従って、照合の結果、先頭ビット列と格納された参照同期ビット列とが一致したとき同期ビット列を検出し、一致した先頭ビット列（同期ビット列）に対応するＰＩＡＦＳフレームに含まれるＰＩＡＦＳ情報を取出し、ＤＴＥインタフェース部５に出力する。また、ＣＰＵ３は、ＰＩＡＦＳ情報を取出した後、検索アルゴリズムに従って、蓄積されたＢチャネルデータの受信ビット列が示すビットを、同期ビット列と同じである先頭ビット列に対応して設定されたシフトビット数ｍ（ｍ＝ｎ）だけシフトし、再度、同期ビット列の検索／検出、ＰＩＡＦＳ情報の取出しを行う。
【００４１】
ＤＴＥインタフェース部５は、ＣＰＵ３から出力されたＰＩＡＦＳ情報をデータ端末４０に送出する。これにより、ＩＳＤＮターミナルアダプタ１０は、ＰＩＡＦＳ端末２０とデータ端末４０との通信を可能にする。
【００４２】
このように、ＩＳＤＮターミナルアダプタ１０によれば、ＣＰＵ３は、デュアルポートＲＡＭ２に順次に蓄積されたＢチャネルデータからＰＩＡＦＳフレームの同期ビット列（フレーム同期パターン）を検索するとき、蓄積されたＢチャネルデータの受信ビット列が示すビットを、１ビットずつずらしながら行う逐次検索ではなく、Ｂｏｙｅｒ−Ｍｏｏｒｅ法の応用により、ＲＯＭ４上のテーブル６を参照して、蓄積されたＢチャネルデータの最初のパターン（受信ビット列のうちの先頭ビット列）から有り得ないと分かっているパターン（受信ビット列のうちの同期ビット列（フレーム同期パターン）以外の先頭ビット列）をスキップしながら照合／比較することにより、フレーム同期パターンの一致を確認する。これにより、ＩＳＤＮターミナルアダプタ１０は、受信ビット列に対して同期ビット列を短時間で検索する検索アルゴリズムを利用することにより、同期ビット列を高速に検出することができる。
【００４３】
蓄積されたＢチャネルデータの最初のパターン（受信ビット列のうちの先頭ビット列）は、予め定められたパターン（固定ビット列、固定パターン）であり、固定ビット列（固定パターン）は、同期ビット列（フレーム同期パターン）を含むビット列の全パターンを構成する。固定ビット列の全パターンは、上述の２ｎ個のビット列である。スキップすべきシフトビット数ｍは、検索目標であるフレーム同期パターンが固定パターン（ＰＩＡＦＳフレームが固定長）であることから、事前の計算によって求めることができる。このため、全パターン（２ｎ個のビット列）と、全パターンの各々に対応したシフトビット数ｍとの組み合わせをテーブル６としてＲＯＭ４上に作成しておくことで動作の高速化が行える。
【００４４】
次に、ＲＯＭ４上のテーブル６の作成方法について説明する。ここで、ＰＩＡＦＳ端末２０の同期ビット列は“１０１１０”とする。図２は、本発明のＩＳＤＮターミナルアダプタのＲＯＭ上のテーブルを示す模式図である。図３は、Ｂｏｙｅｒ−Ｍｏｏｒｅ法を応用した本発明のＩＳＤＮターミナルアダプタによる検索の模式図である。図４は、Ｂｏｙｅｒ−Ｍｏｏｒｅ法を応用した本発明のＩＳＤＮターミナルアダプタによる検索の模式図である。
【００４５】
図２に示されるように、ＲＯＭ４上のテーブル６は、検索目標である同期ビット列“１０１１０”を検索するためのテーブルである。この場合、読み出すビット数（同期ビット列が示す同期ビット）は５個であり、テーブル６は、参照同期ビット列（同期ビット列）を示す欄７と、２５個のビット列の各々を示す（先頭ビット列を示す）欄８１〜８３２と、先頭ビット列を示す欄８１〜８３２に対応するシフトビット数ｍを示す欄９１〜９３２とを有する。参照同期ビット列（同期ビット列）を示す欄７には、参照同期ビット列“１０１１０”が事前に格納されている。先頭ビット列を示す欄８１〜８３２には、先頭ビット列“０００００”〜“１１１１１”が事前に格納されている。
【００４６】
シフトビット数ｍを示す欄９１〜９３２には、参照同期ビット列“１０１１０”に対する先頭ビット列“０００００”〜“１１１１１”のシフト情報として、先頭ビット列“０００００”〜“１１１１１”を示す欄８１〜８３２に対応してシフトビット数ｍが設定されて格納される。シフトビット数ｍの設定について図３、図４を参照して説明する。
【００４７】
図３に示されるように、本発明のＩＳＤＮターミナルアダプタ１０では、検索目標である同期ビット列“１０１１０”を検索するとき、Ｂチャネルデータの最初のパターン（受信ビット列“１０１０１？？…”のうちの先頭ビット列）が“１０１０１”であるため、Ｂチャネルデータの受信ビット列“１０１０１？？…”が示すビットを、１ビットシフトしただけでは検索目標と一致しないことは明らかであるが、２ビットずらせば一致の可能性がある。このことから、図２に示されるように、参照同期ビット列（同期ビット列）を示す欄７に格納された参照同期ビット列“１０１１０”を参照して、ＲＯＭ４上のテーブル６の先頭ビット列“１０１０１”を示す欄８２２に対応するシフトビット数ｍの欄９２２に事前に２をセットしておく。これにより、ＣＰＵ３は、Ｂチャネルデータの最初のパターン（受信ビット列“１０１０１？？…”のうちの先頭ビット列）が“１０１０１”である場合、ＲＯＭ４上のテーブル６の先頭ビット列“１０１０１”を示す欄８２２に対応するシフトビット数ｍの欄９２２を参照して、Ｂチャネルデータの受信ビット列“１０１０１？？…”が示すビットを２だけシフトする。
【００４８】
図４に示されるように、本発明のＩＳＤＮターミナルアダプタ１０では、検索目標である同期ビット列“１０１１０”を検索するとき、Ｂチャネルデータの最初のパターン（受信ビット列“１１００１？？？？…”のうちの先頭ビット列）が“１１００１”であるため、Ｂチャネルデータの受信ビット列“１１００１？？？？…”が示すビットを、４ビットずらせば一致の可能性がある。このことから、図２に示されるように、参照同期ビット列（同期ビット列）を示す欄７に格納された参照同期ビット列“１０１１０”を参照して、ＲＯＭ４上のテーブル６の先頭ビット列“１１００１”を示す欄８２６に対応するシフトビット数ｍの欄９２６に事前に４をセットしておく。これにより、ＣＰＵ３は、Ｂチャネルデータの最初のパターン（受信ビット列“１１００１？？？？…”のうちの先頭ビット列）が“１１００１”である場合、ＲＯＭ４上のテーブル６の先頭ビット列“１１００１”を示す欄８２６に対応するシフトビット数ｍの欄９２６を参照して、Ｂチャネルデータの受信ビット列“１１００１？？？？…”が示すビットを４だけシフトする。
【００４９】
また、本発明のＩＳＤＮターミナルアダプタ１０では、ＣＰＵ３が、同期ビット列“１０１１０”に対応するＰＩＡＦＳフレームに含まれるＰＩＡＦＳ情報を取出した後、再度、検索目標である同期ビット列“１０１１０”を検索するように、図２に示されるように、ＲＯＭ４上のテーブル６の先頭ビット列“１０１１０”を示す欄８２３に対応するシフトビット数ｍの欄９２３に事前に５をセットしておく。これにより、ＣＰＵ３は、ＰＩＡＦＳ情報を取出した後、ＲＯＭ４上のテーブル６の先頭ビット列“１０１１０”を示す欄８２３に対応するシフトビット数ｍの欄９２３を参照して、Ｂチャネルデータの受信ビット列“１０１１０？？…”が示すビットを５だけシフトする。
【００５０】
このように、ＩＳＤＮターミナルアダプタ１０によれば、ＲＯＭ４上のテーブル６のシフトビット数ｍを示す欄９１〜９３２に、参照同期ビット列“１０１１０”に対する先頭ビット列“０００００”〜“１１１１１”のシフト情報として、先頭ビット列“０００００”〜“１１１１１”を示す欄８１〜８３２に対応してシフトビット数ｍが設定されて格納される。ＣＰＵ３は、ＲＯＭ４上のテーブル６の先頭ビット列“０００００”〜“１１１１１”を示す欄８１〜８３２に対応するシフトビット数ｍの欄９１〜９３２を参照して、Ｂチャネルデータの受信ビット列が示すビットをｍだけシフトすることにより、検索目標である同期ビット列“１０１１０”を従来に比べて高速に検索することができる。これにより、ＩＳＤＮターミナルアダプタ１０は、受信ビット列に対して、シフトビット数ｍを事前に求めてテーブル６に格納し、格納されたシフトビット数ｍを参照することにより、同期ビット列“１０１１０”の検出を高速化できる。
【００５１】
次に、ＩＳＤＮターミナルアダプタ１０の動作について図５を参照して説明する。図５は、本発明のＩＳＤＮターミナルアダプタの動作を示すフローチャート図である。ここで、上述と同様に、ｎは５、同期ビット列及び参照同期ビット列は“１０１１０”、受信ビット列は“１０１０１１０…”とする。この場合、先頭のビットから５番目のビットまでを示す先頭ビット列は“１０１０１”であり、先頭ビット列“１０１０１”に対応して設定されたシフトビット数ｍは２とする。
【００５２】
図５に示されるように、まず、ＩＳＤＮターミナルアダプタ１０を、ＩＳＤＮ網３０を介してＰＩＡＦＳ端末２０と接続した場合、ＰＩＡＦＳ端末２０はＰＩＡＦＳプロトコルに準拠したＰＩＡＦＳフレームで、ＩＳＤＮターミナルアダプタ１０に多重データを送信してくる。ＩＳＤＮ受信器１は、ＩＳＤＮ網３０上に流れている多重データを、ＩＳＤＮ網３０を介して順次に受信してＢチャネルデータとＤチャネルデータとに分割し、対象とする分割されたＢチャネルデータをデュアルポートＲＡＭ２に順次に書込む。デュアルポートＲＡＭ２は、複数のフレームにより複数のビット列を受信ビット列“１０１０１１０…”として直列に構成するように、ＩＳＤＮ受信器１からのＢチャネルデータを順次に蓄積する。ＣＰＵ３は、検索アルゴリズムに従って、蓄積されたＢチャネルデータの受信ビット列“１０１０１１０…”のうちの先頭ビット列“１０１０１”を取得する（ステップＳ１）。
【００５３】
次に、ＣＰＵ３は、検索アルゴリズムに従って、取得された先頭ビット列“１０１０１”と、ＲＯＭ４のテーブル６に格納された参照同期ビット列（同期ビット列）“１０１１０”とを照合して同期ビット列“１０１１０”を検索する（ステップＳ２）。
【００５４】
ＣＰＵ３は、検索アルゴリズムに従って、照合の結果、取得された先頭ビット列“１０１０１”と格納された参照同期ビット列（同期ビット列）“１０１１０”とが一致しないため（ステップＳ２−ＮＯ）、再度、同期ビット列“１０１１０”を検索するために、取得された先頭ビット列“１０１０１”をインデックスとしてテーブル６に格納されたシフトビット数ｍを参照して、取得された先頭ビット列“１０１０１”に対応して設定されたシフトビット数ｍ（ｍ＝２）をテーブル６から取得する（ステップＳ３）。次に、ＣＰＵ３は、検索アルゴリズムに従って、受信ビット列“１０１０１１０…”が示すビットを、取得されたシフトビット数ｍにより２だけシフトして、受信ビット列“１０１１０…”とし（ステップＳ４）、ステップＳ１に戻り、同期ビット列“１０１１０”を検索する。
【００５５】
再度、ステップＳ１にて、ＣＰＵ３は、検索アルゴリズムに従って、シフトされた受信ビット列“１０１１０…”のうちの先頭ビット列“１０１１０”を取得する。
【００５６】
次に、再度、ステップＳ２にて、ＣＰＵ３は、検索アルゴリズムに従って、取得された先頭ビット列“１０１１０”と、ＲＯＭ４のテーブル６に格納された参照同期ビット列（同期ビット列）“１０１１０”とを照合して同期ビット列“１０１１０”を検索する。
【００５７】
ＣＰＵ３は、検索アルゴリズムに従って、照合の結果、取得された先頭ビット列“１０１１０”と格納された参照同期ビット列（同期ビット列）“１０１１０”とが一致するため、取得された先頭ビット列“１０１１０”から同期ビット列“１０１１０”を検出し（ステップＳ２−ＹＥＳ）、取得された先頭ビット列“１０１１０”（同期ビット列“１０１１０”）に対応するＰＩＡＦＳフレームに含まれるＰＩＡＦＳ情報を取得し、ＤＴＥインタフェース部５に出力する（ステップＳ５）。
【００５８】
このように、ＩＳＤＮターミナルアダプタ１０によれば、このステップを繰り返すことによって、事前に無駄であることが分かっている照合工程／比較工程をスキップしながら検索をすることができるため、高速に検索を行うことが可能となる。
【００５９】
ＰＩＡＦＳフレームの同期検出のためには、フレーム同期パターン（同期ビット列“１０１１０”）の発見と、フレーム同期パターンに対応する同期フレーム（ＰＩＡＦＳフレーム）内のＦＩビットの確認と、同期フレームのＣＲＣ３２値の確認との３つの条件が必要である。フレーム同期パターン、ＦＩビット、ＣＲＣ３２値は、通常、検索対象である同期フレーム内の定められた位置に配置される。
【００６０】
このことから、ステップＳ５にて、フレーム同期パターンを発見することによりＦＩビット、ＣＲＣ３２値の位置が確定されるため、ＣＰＵ３は、ＦＩビットが正しいこと、同期フレームのＣＲＣ３２値が正しいことを確認することにより、同期フレームの区切りを認識することができる。
【００６１】
その後、ステップＳ５にて、ＣＰＵ３は、ＰＩＡＦＳフレームが固定長であることを利用し、一定周期毎にフレームの区切りの位置があるものとして、フレームの区切りを認識する。こうして、ＣＰＵ３は、認識されたＰＩＡＦＳフレームからＰＩＡＦＳプロトコルに従って、ＰＩＡＦＳフレーム内に含まれているＰＩＡＦＳ情報を取得し、ＤＴＥインタフェース部５に出力する。ＤＴＥインタフェース部５は、ＣＰＵ３から出力されたＰＩＡＦＳ情報をデータ端末４０に送出する。
【００６２】
以上の説明により、本発明のＩＳＤＮターミナルアダプタ１０によれば、受信ビット列に対して同期ビット列の検出を高速化できる。
【００６３】
本発明のＩＳＤＮターミナルアダプタ１０によれば、受信ビット列に対して、無駄であると分かっている照合工程／比較工程をスキップしながら同期ビット列を検索することができる。
【００６４】
本発明のＩＳＤＮターミナルアダプタ１０によれば、受信ビット列に対して、シフトビット数を事前に求めてテーブルに格納し、格納されたシフトビット数を参照することにより、同期ビット列の検出を高速化できる。
【００６５】
本発明のＩＳＤＮターミナルアダプタ１０によれば、受信ビット列に対して同期ビット列を短時間で検索する検索アルゴリズムを利用することにより、同期ビット列を高速に検出することができる。
【００６６】
【発明の効果】
本発明のＩＳＤＮターミナルアダプタは、受信ビット列に対して同期ビット列の検出を高速化できる。
【図面の簡単な説明】
【図１】図１は、本発明のＩＳＤＮターミナルアダプタの構成を示すブロック図である。
【図２】図２は、本発明のＩＳＤＮターミナルアダプタのＲＯＭ上のテーブルを示す模式図である。
【図３】図３は、Ｂｏｙｅｒ−Ｍｏｏｒｅ法を応用した本発明のＩＳＤＮターミナルアダプタによる検索の模式図である。
【図４】図４は、Ｂｏｙｅｒ−Ｍｏｏｒｅ法を応用した本発明のＩＳＤＮターミナルアダプタによる検索の模式図である。
【図５】図５は、本発明のＩＳＤＮターミナルアダプタの動作を示すフローチャート図である。
【図６】図６は、従来のＩＳＤＮターミナルアダプタによる逐次検索の模式図である。
【符号の説明】
１    ＩＳＤＮ受信器
２    デュアルポートＲＡＭ
３    ＣＰＵ
４    ＲＯＭ
５    ＤＴＥインタフェース部
６    テーブル
７    参照同期ビット列（同期ビット列）を示す欄
８１〜８３２    先頭ビット列を示す欄
９１〜９３２    シフトビット数を示す欄
１０    ＩＳＤＮターミナルアダプタ
２０    ＰＩＡＦＳ端末
３０    ＩＳＤＮ網
４０    データ端末
【図１】
0003623764.tif 000002
【図２】
0003623764.tif 000003
【図３】
0003623764.tif 000004
【図４】
0003623764.tif 000005
【図５】
0003623764.tif 000006
【図６】
0003623764.tif 000007