(57)【特許請求の範囲】
【請求項１】
データを入力し又は出力する複数のデータ入出力手段と、
前記複数のデータ入出力手段で共用され、前記複数のデータ入出力手段との間でデータを入出力するメモリ手段と、
前記複数のデータ入出力手段から前記メモリ手段に対するアクセス要求を調停する調停手段とを備え、
前記各データ入力出力手段は、前記メモリ手段に対するアクセスの優先順位を予め割り当てられ、前記メモリ手段に対するアクセス要求を所定の時間間隔で発行可能であり、
前記調停手段は、前記複数のデータ入出力手段からのアクセス要求を受け、これら複数のデータ入出力手段からのアクセス要求を、前記メモリ手段の単位アクセスサイクル毎に調停して、このアクセス要求を受けた前記複数のデータ入出力手段に対して、前記アクセス優先順位の高い順にメモリアクセスを許可し、
前記複数のデータ入出力手段は、各々、前記調停手段によりメモリアクセスが許可されたとき、前記メモリ手段の単位アクセスサイクル時間に等しい時間に限って前記メモリ手段に対するアクセスが可能である
ことを特徴とするデータ転送装置。
【請求項２】
前記調停手段は、アクセス要求を受けた前記データ入出力手段のうち、前記アクセス優先順位の最も高いデータ入出力手段に対してアクセスを許可し、
前記各データ入出力手段は、前記調停手段によりアクセス要求が許可されなかったとき、前記所定の時間間隔に拘わらず再度アクセス要求を発行する
ことを特徴とする請求項１記載のデータ転送装置。
【請求項３】
前記各データ入出力手段は、
データが入力される入力手段と、
前記メモリ手段に対するアクセス要求間隔と前記アクセス要求の発行後からこのアクセス要求が許可されるまでの期間との合計期間の間に前記入力手段に入力されるデータの量を、少なくとも記憶する容量の入力データ記憶手段と、
を備えることを特徴とする請求項１又は２記載のデータ転送装置。
【請求項４】
前記各データ入出力手段は、
データを出力する出力手段と、
前記メモリ手段に対するアクセス要求間隔と前記アクセス要求の発行後からこのアクセス要求が許可されるまでの期間との合計期間の間に前記出力手段から出力されるデータの量を、少なくとも記憶する容量の出力データ記憶手段と、
を備えることを特徴とする請求項１又は２記載のデータ転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数種類のデータを転送するデータ転送装置に関する。
【０００２】
【従来の技術】
近年、ＭＰＥＧ復号化装置等では、処理すべきデータが多量で且つそのデータの種類が多くなり、またデータ処理の複雑化にも伴って、大容量のメモリが必要になってきている。これ等大容量のメモリとしては、民生用電子機器に用いる場合には、ＤＲＡＭ、ＳＤＲＡＭ、又はＲＡＭＢＵＳ-ＤＲＡＭ等が使用される。これ等メモリは、ランダムアクセスするよりも、連続したアドレスに対して連続してデータをアクセスする方が、これ等メモリに対するデータ転送効率が向上する点に特徴を持つ。しかし、ＭＰＥＧ復号処理では、圧縮データの転送速度、映像信号の出力、及び音声信号の出力等は、メモリアクセス速度に比べて時間的に低速である性質を持っている。従って、多量の圧縮データ、映像データ、音声データ等を前記ＤＲＡＭ等のメモリに対して低速でアクセスすると、ＤＲＡＭ等のメモリに対するメモリ転送効率は著しく低下する。このため、従来では、前記多量の圧縮データ、映像データ、音声データ等を各々一次的に蓄えておくバッファメモリを設け、これ等バッファメモリに各々一定量のデータが貯まれば、それ等データを連続且つ高速にＤＲＡＭ等のメモリに転送して、メモリ転送効率を高めている。
【０００３】
しかしながら、前記従来のデータ転送装置では、前記多量の圧縮データ、映像データ、音声データ等のデータの種類毎にバッファメモリを持つため、扱うデータの種類が増えるほど、使用するバッファメモリの個数が増加すると共に、データの種類毎にデータ転送バスを設ける必要があって、それ等バスの配線面積も増加し、その結果、回路面積が大規模になる欠点があった。
【０００４】
そこで、従来、非同期な複数の種類のデータ間で１個のバッファメモリを共用したデータ転送装置が知られている。この転送装置では、複数種類のデータを種類別に入出力する複数のデータ入出力回路を設け、これ等入出力回路に対して前記共用バッファメモリに対するアクセス優先順位を割り当て、アクセス優先順位の高い入出力回路から順に共用バッファメモリに対してアクセス可能なように構成すると共に、各データ入出力回路別に第２のバッファメモリを設け、何れかの入出力回路と前記共用バッファメモリとの間でデータの入出力が行われている際に、他のデータを前記対応する第２のバッファメモリに格納する構成を採用する。
【０００５】
【発明が解決しようとする課題】
しかしながら、このデータ転送装置では、アクセス優先順位が低いデータ入出力回路では共用バッファメモリに対するアクセスが所望の時間内に行われず、所望時間内のアクセスが保証されない。具体的に説明すると、アクセス優先順位が最高のデータ入出力回路では、アクセス要求毎にアクセスが許可されて、所望時間内のアクセスが保証されるものの、アクセス優先順位が低いデータ入出力回路では、そのアクセス要求がアクセス優先順位の高い入出力回路のアクセス要求と競合すると、アクセス要求は許可されず、従って、所望時間内のアクセスが保証されない。その結果、アクセス優先順位の低い入出力回路では、第２のバッファメモリとして、必要以上に大容量のメモリを使用する必要があった。
【０００６】
一方、アクセス優先順位に関しては、米国特許５，５３３，２０５に開示される技術がある。この技術は、バスを一連のタイムフレームに分割し、この各タイムフレームを細分してより小さな時間間隔とした上で、選択された時間間隔の間に、バスアクセスの優先順位を示すために使用する調停レベルインジケータの順序を、特定のプレゼンテーション装置に関連して一時的に変更することにより、各データ入出力回路に必要なデータ転送速度でのバスアクセスを保証するようにしている。しかし、この技術では、バスアクセスの優先順位を微小時間間隔毎に変更するため、その変更に必要な構成が複雑になる。
【０００７】
本発明の目的は、複数のデータ入出力回路で１個のバッファメモリを共有しながら、簡単な構成でもって、複数種類のデータの転送を各々所望の期間内に行い得ることを保証するデータ転送装置を提供することにある。
【０００８】
【課題を解決するための手段】
以上の目的を達成するため、本発明では、各データ入出力回路に対して、メモリアクセス優先順位とメモリアクセス要求発行間隔とを割り当てる。
【０００９】
即ち、請求項１記載の本発明のデータ転送装置は、データを入力し又は出力する複数のデータ入出力手段と、前記複数のデータ入出力手段で共用され、前記複数のデータ入出力手段との間でデータを入出力するバッファメモリとしてのメモリ手段と、前記複数のデータ入出力手段から前記メモリ手段に対するアクセス要求を調停する調停手段とを備え、前記各データ入力出力手段は、前記メモリ手段に対するアクセスの優先順位を予め割り当てられ、前記メモリ手段に対するアクセス要求を所定の時間間隔で発行可能であり、前記調停手段は、前記複数のデータ入出力手段からのアクセス要求を受け、これら複数のデータ入出力手段からのアクセス要求を、前記メモリ手段の単位アクセスサイクル毎に調停して、このアクセス要求を受けた前記複数のデータ入出力手段に対して、前記アクセス優先順位の高い順にメモリアクセスを許可し、前記複数のデータ入出力手段は、各々、前記調停手段によりメモリアクセスが許可されたとき、前記メモリ手段の単位アクセスサイクル時間に等しい時間に限って前記メモリ手段に対するアクセスが可能であることを特徴とする。
【００１０】
また、請求項２記載の発明は、前記請求項１記載のデータ転送装置において、前記調停手段は、アクセス要求を受けた前記データ入出力手段のうち、前記アクセス優先順位の最も高いデータ入出力手段に対してアクセスを許可し、前記各データ入出力手段は、前記調停手段によりアクセス要求が許可されなかったとき、前記所定の時間間隔に拘わらず再度アクセス要求を発行することを特徴としている。
【００１１】
加えて、請求項３記載の発明は、前記請求項１又は２記載のデータ転送装置において、前記各データ入出力手段は、データが入力される入力手段と、前記メモリ手段に対するアクセス要求間隔と前記アクセス要求の発行後からこのアクセス要求が許可されるまでの期間との合計期間の間に前記入力手段に入力されるデータの量を、少なくとも記憶する容量の入力データ記憶手段とを備えることを特徴とする。
【００１２】
更に加えて、請求項４記載の発明は、前記請求項１又は２記載のデータ転送装置において、前記各データ入出力手段は、データを出力する出力手段と、前記メモリ手段に対するアクセス要求間隔と前記アクセス要求の発行後からこのアクセス要求が許可されるまでの期間との合計期間の間に前記出力手段から出力されるデータの量を、少なくとも記憶する容量の出力データ記憶手段とを備えることを特徴とする。
【００１３】
以上の構成により、請求項１から請求項４記載の発明では、複数のデータ入出力手段で１個のメモリ手段を共有する場合に、各データ入出力手段に対してメモリアクセス優先順位とアクセス要求の発行間隔とを割り当てて、各データ入出力手段のメモリ手段に対するアクセス要求の時間間隔を所定間隔に設定したので、各々のデータ入出力手段のメモリ手段に対するアクセスが所望の時間内に確実に行われる。従って、各データ入出力手段に備える第２のバッファメモリ（入力データ記憶手段又は出力データ記憶手段）の容量を予め明確に把握できて、これ等の容量を従来よりも低減できる。
【００１４】
特に、各データ入出力手段からのアクセス要求の調停を、メモリ手段の単位アクセスサイクル毎に行うので、各データ入出力手段に備える第２のバッファメモリの容量を必要最小限の容量にできる。
【００１５】
また、請求項３及び請求項４記載の発明では、各データ入出力手段のデータ記憶容量が、メモリ手段に対するアクセス要求間隔とアクセス要求の発行から許可までの期間との合計期間の間に入出力するデータ量を少なくとも記憶する容量に明確に決定される。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
【００１７】
本実施の形態では、２つのデータストリームを実時間転送する場合を例に挙げて説明することとし、２つの処理として、MPEG音声データの復号出力処理と、MPEG映像データの復号処理出力処理とを例示する。
【００１８】
図１は、本発明の実施の形態のデータ転送装置のブロック図を示す。同図において、メモリ手段（バッファメモリ）１０はデータを記憶する機能を有し、具体的には、最小アクセスサイクルを２０ナノ秒、記憶容量を４ＫＢとするＳＲＡＭである。このメモリ手段１０は、図で破線で囲む１チップの外に配置されるＳＤＲＡＭで構成される他のメモリ手段６とデータを入出力する。
【００１９】
第１のデータ入出力手段１は、映像データの出力を行い、メモリ手段１０に対するメモリアクセス優先順位として最も高いレベル"０"を割り当てられ、調停手段３０に対してメモリアクセス要求信号２０を２サイクル以上の間隔をあけて発行可能である。ここで、メモリアクセス優先度は数値が小さいほど優先順位が高いこととする。図２は前記第１のデータ入出力手段１のブロック図を示す。図２の第１のデータ入出力手段１において、出力データ記憶手段５０は、メモリ手段１０から読み出したデータを記憶する。データアクセス制御手段５１は出力データ記憶手段５０の有効データ量を管理し、調停手段３０に対してメモリアクセス要求信号２０を発行する。出力手段５２は、前記出力データ記憶手段５０からのデータをＣＲＴに出力する機能を有し、具体的にはビデオ用Ｄ／Ａコンバータで構成される。
【００２０】
図１において、第２のデータ入出力手段２は、音声データの出力を行い、メモリ手段１０に対するメモリアクセス優先順位としてレベル"１"を割り当てられ、調停手段３０に対してメモリアクセス要求信号２１を４サイクル以上の間隔をあけて発行可能である。但し、調停によりアクセスが許可されなければ、引続きメモリアクセス要求信号２１を発行する。図３は第２のデータ入出力手段２のブロック図を示す。図３の第２のデータ入出力手段２において、出力データ記憶手段６０はメモリ手段１０から読み出したデータを記憶する。データアクセス制御手段６１は出力データ記憶手段６０の有効データ量を管理し、調停手段３０に対してメモリアクセス要求信号２１を発行する。出力手段６２は出力データ記憶手段６０のデータをスピーカに出力する機能を有し、具体的には音声用Ｄ／Ａコンバータ、又はＩＥＣ９５６規格のデータフォーマット変換出力回路で構成される。
【００２１】
また、図１において、第３のデータ入出力手段３は、MPEG符号化映像データの復号処理が行われた映像データを出力するため、メモリ手段１０に対して前記復号された映像データを書き込む。第３のデータ入出力手段３は、メモリアクセス優先順位としてレベル"２"を割り当てられ、調停手段３０に対してメモリアクセス要求信号２２を８サイクル以上の間隔をあけて発行可能である。但し、調停によりアクセスが許可されなければ、引続きメモリアクセス要求信号２２を発行する。図４はデータ入出力手段３のブロック図を示す。図４の第３のデータ入出力手段２において、入力手段７２は、ＭＰＥＧ映像復号装置で処理されたデータを入力する。入力データ記憶手段７０はメモリ手段１０に対して書き込むべき前記入力されたデータを記憶する。データアクセス制御手段７１は入力データ記憶手段７０の有効データ量を管理し、調停手段３０に対してメモリアクセス要求信号２２を発行する。
【００２２】
前記第３のデータ入出力手段３は、ＭＰＥＧ符号化映像データの復号化処理が行なわれたデータを、第３の入力手段７２に入力した後、この入力手段７２から第３の入力データ記憶手段７０に書き込む。第３のデータアクセス制御手段７１は、第３の入力データ記憶手段７０を調べ、メモリ手段１０に対して書き込み可能な有効データが存在し且つ前回のメモリアクセス要求を発行してから今回のメモリアクセス要求発行までの間隔が、第３のデータ入出力手段３に割り当てられているアクセス要求間隔と等しいか又はそれ以上であれば、調停手段３０に対してメモリアクセス要求を発行する。調停手段３０が第３のデータ入出力手段３に対してメモリアクセスを許可すれば、第３のデータアクセス制御手段７１は、入力バス１２に第３の入力データ記憶手段７０のデータを出力する。
【００２３】
更に、図１において、第４のデータ入出力手段４は、MPEG符号化音声データの復号処理が行なわれた音声データを出力するため、メモリ手段１０に対して復号した音声データを書き込む。第４のデータ入出力手段４は、メモリアクセス優先順位としてレベル"３"を割り当てられ、調停手段３０に対してメモリアクセス要求信号２３を８サイクル以上の間隔をあけて発行可能である。但し、調停によりアクセスが許可されなければ、引続きメモリアクセス要求信号２３を発行する。図５は第４のデータ入出力手段４のブロック図を示す。同図のデータ入出力手段４において、入力手段８２は、ＭＰＥＧ音声復号装置で処理されたデータを入力する。入力データ記憶手段８０はメモリ手段１０に対して書き込むべき前記入力されたデータを記憶する。データアクセス制御手段８１は入力データ記憶手段８０の有効データ量を管理し、調停手段３０に対してメモリアクセス要求信号２３を発行する。
【００２４】
図１において、出力バス１１は、メモリ手段１０から読み出されたデータを第１から第４のデータ入出力手段１〜４に転送するバスである。入力バス１２は、第３及び第４のデータ入出力手段３、４から出力されたデータをメモリ手段１０に書き込むために転送するバスである。
【００２５】
調停手段３０は、データアクセス要求信号２０〜２３を調べ、各データ入出力手段１〜４に割り当てられているメモリアクセス優先順位に基づき、メモリ手段１０の最小アクセスサイクル単位（２０ナノ秒）毎に、メモリ手段１０に対するメモリアクセス調停を行う。
【００２６】
アクセス情報記憶手段３１は、各データ入出力手段１〜４がメモリ手段１０に対してアクセスするアクセス情報（複数のデータ入出力手段１〜４のメモリ手段１０に対するアドレス情報及び書き込み又は読み出し動作を示すリード/ライト情報を含む）を記憶し、調停手段３０の調停結果によってメモリアクセス許可を与えられたデータ入出力手段のアクセス情報をメモリ手段１０に発行し、その後、次のメモリアクセスのためにアクセス情報を更新する。
【００２７】
図６はアクセス情報記憶手段３１のブロック図を示す。同図において、第１〜第４のアクセス情報記憶部９０〜１２０は、各々、第１〜第４のデータ入出力手段１〜４のアクセス情報を記憶する。
【００２８】
第１、第２、第３及び第４のメモリポインタ情報９１、１０１、１１１、１２１は、各々、第１〜第４のデータ入出力手段１〜４がメモリ手段１０に対して書き込み又は読み出しを行なうアドレス値（アドレス情報）を記憶する。第１、第２、第３及び第４の上限メモリポインタ情報９２、１０２、１１２、１２２は、各々、第１〜第４のメモリポインタ情報９１〜１２１が取り得る最大のポインタ値（上限アドレス）である。また、第１、第２、第３及び第４の下限メモリポインタ情報９３、１０３、１１３、１２３は、各々、第１〜第４のメモリポインタ情報９１〜１２１が取り得る最小のポインタ値（初期アドレス）である。更に、第１、第２、第３及び第４のリードライト情報９４、１０４、１１４、１２４は、各々、データ入出力手段１〜４が、メモリ手段１０に対して読み出しアクセス又は書き込みアクセスの何れを行なうかを示す制御情報である。
【００２９】
アクセス情報制御部１３０は、アクセス情報記憶部９０〜１２０が管理するメモリポインタ情報を更新、制御し、調停手段３０が調停したデータ入出力手段に対するアクセス情報をメモリ制御手段３２に出力する。
【００３０】
図１において、メモリ制御手段３２は、メモリ手段１０に対して、アクセス情報記憶手段３１が発行するアドレス情報と、データアクセスを行うために必要なリード/ライト制御信号とを発生する。
【００３１】
図７はメモリ制御手段３２の動作タイミング図である。同図において、ステップ１では、調停手段３０は、全てのデータ入出力手段１〜４が発行するメモリアクセス要求２０〜２３を調べ、メモリ手段１０の単位メモリアクセスサイクル毎にデータ入出力手段１〜４から発行されるメモリアクセス要求のうち優先順位が最も高いデータ入出力手段に対してアクセスを許可する。
【００３２】
ステップ２では、調停手段３０によってメモリアクセス許可を与えられたデータ入出力手段は、メモリ手段１０に対してデータ出力（書き込み）を行なうのであれば、メモリ手段１０に書き込むデータを入力バス１２に出力する。
【００３３】
ステップ３では、アクセス情報記憶手段３１は、前記ステップ１で調停されたデータ入出力手段に対応するアクセス情報を出力する。メモリ制御手段３２は、前記アクセス情報記憶手段３１が出力するアクセス情報をもとに、メモリ手段１０に対して、メモリアクセスを行なうためのアドレス情報及びリードライト制御信号を出力する。アクセス情報制御部１３０は、前記ステップ１でメモリアクセスが許可されたデータ入出力手段のメモリポインタ情報を次のデータアクセスのために更新する。
【００３４】
ステップ４では、メモリ制御手段３２は、ステップ３でのメモリアクセスが読み出しであれば、メモリ手段１０から読み出したデータを出力バス１１に出力する。
【００３５】
前記ステップ１〜４の処理は、メモリ手段１０の単位メモリアクセスサイクル毎に順次実行され、ステップ１〜４までの処理が並行して動作するので、単位メモリアクセスサイクル毎に同一又は異なったデータ入出力手段からのデータを調停し、複数のデータ入出力手段１〜４は、各々、図７の第１〜第４の処理から判るように、ステップ１の単位メモリアクセスサイクルの「アクセス調停」において前記調停手段３０によりメモリアクセス許可を与えられたときには、何れも、その優先順位に拘わらず、そのアクセス調停が行われた単位メモリアクセスサイクルの２サイクル後のステップ３の「メモリアクセス」において、その単位メモリアクセスサイクル時間に等しい時間に限ってメモリ手段１０に対するアクセスが可能であり、この「メモリアクセス」の単位メモリアクセス時間が終了すると、必ずそのメモリアクセス動作が終了して、次の単位メモリアクセスサイクルである「出力データ出力」動作に移行する。
【００３６】
調停手段３０は、単位メモリアクセスサイクル毎に調停を行ない、本実施の形態では、データ入出力手段１〜４がデータアクセス要求を発行していた場合、最も優先度の高い第１のデータ入出力手段１に対してデータアクセスを許可する。図８は本実施の形態におけるメモリ調停のタイミング図である。第１〜第４のデータ入出力手段１〜４がメモリアクセス要求を発行してから、メモリアクセス許可を受け取るまでに必要な最大の期間（時間）について、図８を用いて説明する。前述したように、メモリ手段１０に対するメモリアクセス優先順位は、第１のデータ入出力手段１＞第２のデータ入出力手段２＞第３のデータ入出力手段３＞第４のデータ入出力手段４の順に高く、第１から第４のデータ入出力手段１〜４の共用メモリ手段１０に対するアクセス要求の発行間隔は、各々、２サイクル、４サイクル、８サイクル、８サイクルである。
【００３７】
同図において、サイクルＡ〜サイクルＨまでの各サイクルは、単位メモリアクセスサイクルを示す。
【００３８】
先ず、サイクルＡでは、調停手段３０は、第１から第４のデータ入出力手段１〜４が、各々、メモリアクセス要求を発行しているので、優先順位の最も高い第１のデータ入出力手段１に対してメモリアクセス許可を発行する。
【００３９】
サイクルＢでは、サイクルＡでメモリアクセスを行なうことができなかった第２〜第４のデータ入出力手段２〜４が引続きメモリアクセス要求を発行し、調停手段３０は、アクセス要求を受けたデータ入出力手段２〜４のうちメモリアクセス優先順位の最も高い第２のデータ入出力手段２に対してメモリアクセス許可を発行する。
【００４０】
サイクルＣでは、第１のデータ入出力手段１は最短２サイクルに１回メモリアクセス要求を発行するので、調停手段３０は第１のデータ入出力手段１に対してメモリアクセス許可を発行する。
【００４１】
サイクルＤでは、前記サイクルＣでメモリアクセスを行なうことができなかった第３及び第４のデータ入出力手段３、４が引続きメモリアクセス要求を発行し、調停手段３０は、アクセス要求を受けたデータ入出力手段３、４のうちメモリアクセス優先順位の最も高い第３のデータ入出力手段３に対してメモリアクセス許可を発行する。
【００４２】
サイクルＥでは、前記サイクルＣで第１のデータ入出力手段１、第２のデータ入出力手段２、及び第４のデータ入出力手段４がメモリアクセス要求を発行し、調停手段３０は、アクセス要求を受けたデータ入出力手段１、２、４のうちメモリアクセス優先順位の最も高い第１のデータ入出力手段１に対してメモリアクセス許可を発行する。
【００４３】
調停手段３０は、以下同様にメモリアクセスの調停を行い、サイクルＨで第４のデータ入出力手段４に対してデータアクセス許可を与える。
【００４４】
従って、第１のデータ入出力手段１は、データアクセス要求を発行したサイクルを含んで１サイクル後にデータアクセス許可を受け取ることができる。同様に、第２のデータ入出力手段２、第３のデータ入出力手段３、第４のデータ入出力手段４は、各々、データアクセス要求を発行したサイクルを含んで２サイクル後、４サイクル後、８サイクル後にデータアクセス許可を受け取ることができる。各データ入出力手段１〜４は、アクセス許可を受け取ったサイクルで、内蔵するデータ記憶手段５０〜８０のデータ記憶容量分のデータを共用メモリ手段１０との間で入力又は出力する。
【００４５】
以上の説明から判るように、第１〜第４のデータ入出力手段１〜４は、そのアクセス要求間隔が各々２、４、８、８サイクルであり、また、そのアクセス間隔（アクセス要求からアクセスが実際に行われるまでの期間）が１、２、４、８サイクルであって、何れの入出力手段もアクセス要求間隔以内でアクセスが実行されることが保証されている。
【００４６】
次に、各データ入出力手段１〜４に内蔵するデータ記憶手段５０〜８０のデータ記憶容量を説明する。第４のデータ入出力手段４では、アクセス要求間隔が８サイクルであり、また、アクセス要求を発行した後からこの要求が許可されるまでの期間が図８から判るように７サイクルである。従って、自己のデータ入出力手段４よりも優先順位の高いデータ入出力手段１〜３が全てアクセス要求を今回は発行せず、次回は発行する最悪の場合を考慮すると、第４のデータ入出力手段４の入力データ記憶手段８０の容量は、アクセス要求間隔（８サイクル）と、アクセス要求を発行した後からこの要求が許可されるまでの期間（７サイクル）との合計期間（１５サイクル）の間、入力手段８２から受けるデータの量を少なくとも記憶可能な容量に設定される。
【００４７】
同様に、第３のデータ入出力手段３の入力データ記憶手段７０の容量は、アクセス要求間隔（８サイクル）と、アクセス要求を発行した後からこの要求が許可されるまでの期間（３サイクル）との合計期間（１１サイクル）の間、入力手段７２から受けるデータの量を少なくとも記憶可能な容量に設定される。
【００４８】
また、第２のデータ入出力手段２の出力データ記憶手段６０の容量は、アクセス要求間隔（４サイクル）と、アクセス要求を発行した後からこの要求が許可されるまでの期間（１サイクル）との合計期間（５サイクル）の間、出力手段６２に出力するデータの量を少なくとも記憶可能な容量に設定される。
【００４９】
更に、第１のデータ入出力手段１の出力データ記憶手段５０の容量は、アクセス要求間隔（２サイクル）と、アクセス要求を発行した後からこの要求が許可されるまでの期間（０サイクル）との合計期間（２サイクル）の間、出力手段５２に出力するデータの量を少なくとも記憶可能な容量に設定される。
【００５０】
従来では、各データ入出力手段１〜４に対してメモリアクセス間隔（アクセス要求からアクセスが実際に行われるまでの期間）が規定されていない。従って、メモリアクセス優先度の低いデータ入出力手段（例えば、第４のデータ入出力手段４）は、メモリアクセスするために、待たされる時間を１つの所定時間に想定することができず、入力データ記憶手段８０の容量を特定することができない。その結果、実時間でデータの転送を行うことが困難となる。
【００５１】
これに対し、本実施の形態によれば、複数のデータ入出力手段１〜４が共通のメモリ手段１０を使用し、各データ入出力手段１〜４に対して、前記共有するメモリ手段１０に対するアクセス優先順位と、メモリアクセス要求発行間隔とを割り当て、調停手段３０がメモリ手段１０の単位アクセスサイクル毎に、アクセス優先順位に基づいてメモリアクセス要求を調停することにより、各データ入出力手段１〜４の出力データ記憶手段５０、６０及び入力データ記憶手段７０、８０の容量を前記所定容量に特定することができるので、実時間でのデータ転送が可能となる。
【００５２】
尚、本実施の形態では、第１〜第４のデータ入出力手段１〜４は、各々、メモリアクセス要求が許可されない場合には、引続いてメモリアクセス要求信号２０〜２３を出力する構成としたが、本発明はこれに限定されず、例えば各データ入出力手段１〜４は所定の時間間隔のみでメモリアクセス要求信号２０〜２３を出力し、調停手段３０が同時に２以上のデータ入出力手段から各々メモリアクセス要求信号を受けた際には、そのうちメモリアクセス優先順位の最も高いデータ出力手段に対しアクセスを許可し、次のサイクルでその次にアクセス優先順位の高いデータ入出力手段に対しアクセスを許可することをサイクル毎に繰り返す構成を採用しても良い。
【００５３】
また、本実施の形態のように、単位アクセスサイクル毎にアクセス要求を調停する構成とする場合には、出力データ記憶手段５０、６０及び入力データ記憶手段７０、８０の容量を必要最小限の容量に低減できる効果を奏する。
【００５４】
更に、本実施の形態において、メモリ手段１０に対してデータをアクセスするデータ入出力手段の数は"４"としたが、それ以上の個数でも、本実施の形態の動作、効果は基本的には変わらない。
【００５５】
加えて、本実施の形態において、第１のデータ入出力手段１、第２のデータ入出力手段２、第３のデータ入出力手段３、第４のデータ入出力手段４を映像の出力、音声の出力、ＭＰＥＧ映像の復号処理、音声の復号処理を行なうようにしているが、メモリ手段１０に対してデータを入出力する手段であれば、処理内容、データ内容は何ら制限されない。
【００５６】
【発明の効果】
以上説明したように、請求項１から請求項４記載の発明のデータ転送装置によれば、複数のデータ入出力手段でメモリ手段を共有する場合に、各データ入出力手段の共有メモリ手段に対するアクセス要求の時間間隔を所定間隔に設定する構成とし、これにより、各データ入出力手段の共有メモリ手段に対するアクセスを所望時間内に確実に行うことを保証できるので、各データ入出力手段に備える第２のバッファメモリの容量を予め明確に把握できて、これ等の容量を従来よりも低減できる。
【００５７】
特に、各データ入出力手段からのアクセス要求の調停を、メモリ手段の単位アクセスサイクル毎に行ったので、各データ入出力手段に備える第２のバッファメモリの容量を必要最小限の容量にできる。
【００５８】
また、請求項３及び請求項４記載の発明によれば、各データ入出力手段のデータ記憶容量を、メモリ手段に対するアクセス要求間隔とアクセス要求の発行から許可までの期間との合計期間の間に入出力するデータ量を少なくとも記憶する容量に明確に決定できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るデータ転送装置を示すブロック図である。
【図２】同実施の形態に係る第１データ入出力手段を示すブロック図である。
【図３】同実施の形態に係る第２データ入出力手段を示すブロック図である。
【図４】同実施の形態に係る第３データ入出力手段を示すブロック図である。
【図５】同実施の形態に係る第４データ入出力手段を示すブロック図である。
【図６】同実施の形態に係るアクセス情報記憶手段を示すブロック図である。
【図７】同実施の形態に係るメモリアクセスのタイミング図である。
【図８】同実施の形態に係るメモリ調停のタイミング図である。
【符号の説明】
１〜４      データ入出力手段
１０        メモリ手段
１１        出力バス
１２        入力バス
２０〜２３  メモリアクセス要求信号
３０        調停手段
３１        アクセス情報記憶手段
３２        メモリ制御手段
【図１】
0003618249.tif 000002
【図２】
0003618249.tif 000003
【図３】
0003618249.tif 000004
【図４】
0003618249.tif 000005
【図５】
0003618249.tif 000006
【図６】
0003618249.tif 000007
【図７】
0003618249.tif 000008
【図８】
0003618249.tif 000009