(57)【特許請求の範囲】
【請求項１】
マトリックス状に配置された画素電極と、
少なくとも１水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、
信号供給回路から表示信号が供給される画素電極列を１水平走査期間毎に垂直方向に順次選択する選択回路と、
互いに異なる単一周波数の基準クロックを発生する複数の基準クロック発生回路と、
基準クロックを切り替える切替タイミングを水平同期信号および切り替え後に選択される基準クロックに基づいて、サンプリングクロックに基づくサンプリング間隔が上記信号供給回路のサンプリング可能な最小サンプリング間隔より広くなるように制御する切替制御回路と、
各基準クロック発生回路からの基準クロックのうち１つを選択するとともに、切替タイミングに基づいて選択を１水平走査期間内に複数回切り替える切替回路と、
切替回路からの基準クロックを所定の分周比で分周してサンプリングクロックとして出力する分周回路とを備えていることを特徴とするマトリックス型表示装置。
【請求項２】
上記基準クロック発生回路は、周波数が一定であり、かつデューティサイクルが５０％の基準クロックを発生することを特徴とする請求項１に記載のマトリックス型表示装置。
【請求項３】
マトリックス状に配置された画素電極と、
少なくとも１水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、
信号供給回路から表示信号が供給される画素電極列を１水平走査期間毎に垂直方向に順次選択する選択回路と、
基準クロックを発生する複数の基準クロック発生回路と、
上記基準クロックを個別に異なる分周比で分周してサンプリングクロックとして出力する複数の分周回路と、
サンプリングクロックを切り替える切替タイミングを水平同期信号および基準クロックに基づいて制御する切替制御回路と、
上記各分周回路からの複数のサンプリングクロックのうち１つを選択するとともに、切替タイミングに基づいて選択を１水平走査期間内に複数回切り替える切替回路とを有し、
上記分周回路のうちの少なくとも１つが等間隔のクロック中にこのクロックと間隔の異なる不等間隔のクロックを含むサンプリングクロックを出力する変則分周回路であることを特徴とするマトリックス型表示装置。
【請求項４】
上記基準クロック発生回路は、周波数が一定であり、かつデューティサイクルが５０％の基準クロックを発生することを特徴とする請求項３に記載のマトリックス型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示データのサンプリング方法に特徴を有するアクティブマトリックス型液晶表示装置等のマトリックス型表示装置およびその駆動方法に関するものである。
【０００２】
【従来の技術】
従来のマトリックス型表示装置は、例えば、図８に示すように、マトリックス状に配された複数の画素電極（図中、ＰＩＸにて示す）２１…と、画素電極２１…を表示させるための列電極駆動回路２２および行電極駆動回路２３とを備えている。画素電極２１…には、それぞれスイッチング素子２４…が接続されており、スイッチング素子２４の開閉が行電極駆動回路２３により制御される。また、画素電極２１…には、列電極駆動回路２２から出力された表示データがスイッチング素子２４…を介して与えられる。
【０００３】
列電極駆動回路２２は、図９（ａ）（ｂ）に示すように、１水平期間に入力される映像信号Ｓinを、１水平走査期間でサンプリングクロックＣＫs に同期してサンプリングしてホールドし、次の１水平走査期間で表示データＳout （Ｓout1・Ｓout2…）として列電極に一斉に出力する。行電極駆動回路２３は、列電極駆動回路２２の動作と同期して、行電極をＯＮ状態にする走査信号Ｇ1 ・Ｇ2 …を１水平走査期間毎に順次出力することにより、列電極に出力された表示データＳout を画素電極２１…に入力する。
【０００４】
このようにして、画素電極２１…に表示データが与えられると、図示しない表示媒体（液晶等）が画素電極２１…によりアクティブ状態または非アクティブ状態にされる。これにより、画面には、映像信号に応じた画像が表示される。
【０００５】
画像が表示されるとき、行電極駆動回路２３により、１フィールド毎に垂直走査が行われ、画面の上部から順に映像が表示されていく。画面の下まで走査が終了すると、ある一定期間（垂直帰線期間）をおいて再び画面の上部から走査が行われる。これらが繰り返されることにより、画面には映像が入れ代わるようにして表示される。
【０００６】
ところで、近年、画面が１６対９のアスペクト比であるタイプのＴＶ受像機が普及し、また放送局側もハイビジョン（ＨＤＴＶ：High Definition Television）やワイドクリアビジョン（ＥＤＴＶ２：Extended Definition Television 2）の放送を開始している。このため、液晶表示装置等の平板型表示装置においても、横長の画面（ワイド画面）を持った機種が注目されつつある。
【０００７】
しかしながら、アスペクト比が４対３である現行の放送をワイド画面にそのまま表示するフルモードで表示すると、表示品位が著しく損なわれるという不都合が生じる。例えば、同心円の画像は、図１０に示すように極端に横長に表示される。このフルモードでは、図１３に示すように、一定の周波数のサンプリングクロックＣＫs の立ち上がりおよび立ち下がりのエッジに同期して映像信号がサンプリングされる。
【０００８】
そこで、ワイド画面を有する従来のＣＲＴテレビ受像機では、現行放送の画像を表示する場合においても表示品位が損なわれないように、偏向コイルにより電子ビームを制御している。このような表示方法は、ノーマルモード、ワイドモードなどと呼ばれている。
【０００９】
例えばノーマルモードでは、図１１に示すように、画面の中央部にのみアスペクト比４対３の画像を表示させるので、同心円画像の真円度を１に近づけて表示することができる。ノーマルモードの具体的な手法として、特開平３−１３１１８２号公報に、有効表示期間（画像が存在する期間）に画像を表示するとともに、水平帰線期間に所定の階調レベルの余白画像を表示する方法が開示されている。この方法では、水平帰線期間に余白画像を表示することにより、表示信号をサンプリングするサンプリング周波数を一定にしている。
【００１０】
しかしながら、アスペクト比が４対３のＮＴＳＣ放送規格では、水平走査周期が６３．５５５６μｓであり、有効表示期間が５２．７５５６μｓであり、水平帰線期間が１０．８μｓであるため、
((3/4)＊(16/9)＊(52.7556/63.5556)-1)＊100 ＝10.7
という計算により、画像が約１０．７％横に長く表示される。ただし、この場合、アスペクト比１６対９の画面に１水平走査期間の表示信号を全て表示している。
【００１１】
したがって、表示品位の目安となる真円度を向上させるという観点から、後述するようにサンプリング周波数をｌ水平期間内で変化させることが好ましい。具体的には、
(52.7556/10.8)/((9/3) ＊4/(16-(9/3) ＊4)) ＝1.6283
という計算により、有効走査期間のサンプリング間隔を水平帰線期間のサンプリング間隔の１．６２８３倍にすれば、真円度が１になる。
【００１２】
なお、表示画面サイズ（アスペクト比；ガラスサイズの縦横比）は、生産効率上最良の値に設定されるので、画面の対角寸法によって微妙にアスペクト比が異なる。これは、実際に画面用のガラス基板を大面積のマザーガラスから分割する際に、できるだけ多くのガラス基板を切り出すために、横長画面の場合では、画面のアスペクト比が１６対９．１や１５．９対９といった値になるからである。したがって、同一のサンプリング周波数であれば、真円度が悪化する場合があるので、いずれにしてもクロック周波数を調整または変化させる必要がある。
【００１３】
また、ワイドモードでは、図１２に示すように、フルモードと表示する範囲は同一であるが、表示される同心円画像は、画面中央部においてフルモードより真円に近く、画面の両端部では若干真円度が低下する。ワイドモードでは、人間の目の特性上、画面中央に注意が向けられることから、画面の両端部での真円度が低くてもフルモードより違和感が少ない。
【００１４】
このようなノーマルモードまたはワイドモードをマトリックス型表示装置で実現する場合、サンプリング周波数を１水平走査期間内で変調する必要がある。図１３に、両表示モードにおけるサンプリングタイミングの一例を示す。
【００１５】
なお、この例では、サンプリングクロックの立ち上がりおよび立ち下がりのエッジに同期してサンプリングタイミングが発生している。
【００１６】
ノーマルモードでは、サンプリング周波数が有効走査期間で水平帰線期間より低くなるように切り替えられる。一方、ワイドモードでは、サンプリング周波数が有効走査期間で徐々に変化するように設定される。
【００１７】
図８に示すマトリックス型表示装置において、上記のようにサンプリング周波数を変化させる方法として以下のような方法が考えられていた。サンプリングクロックは、水晶発振器や電圧制御発振器（ＶＣＯ）により構成される基準クロック発生回路２５で発生した基準クロックＣＫg が分周回路２６で分周されることにより得られる。したがって、サンプリング周波数を変化させるには、分周器２６の分周比１／Ｎ（Ｎは整数）か、または、基準クロックＣＫg の周波数の何れかを変える必要がある。
【００１８】
例えば、基準クロックＣＫg を変える手法としては、特開平７−２５０２５６号公報などに開示されているように、ＶＣＯの電圧制御により発振周波数を変調する手法が挙げられる。
【００１９】
また、基準クロックＣＫg を変える他の手法としては、図１４に示すような回路が挙げられる。この回路では、異なる発振周波数の複数の基準クロック発生回路ＲＧ11・ＲＧ12…から出力される基準クロックＣＫg1・ＣＫg2…が、スイッチ回路２７で選択されて１つだけ出力されることにより、基準クロックＣＫg が得られる。そして、基準クロックＣＫg1・ＣＫg2…の出力が、スイッチ回路２７において外部から与えられる切替制御信号に基づいて順次切り替えられることにより、基準クロックＣＫg が変化する。上記の切替制御信号は、水平同期信号および基準クロックＣＫg1・ＣＫg2…より周波数の高い外部クロックに基づいて、予め設定されたタイミングで生成される。
【００２０】
【発明が解決しようとする課題】
ところが、分周により周波数を変化させる場合、分周比１／ＮのＮが整数であるので、実現できる周波数が量子的に限定される。このため、隣接した分周後の周波数であっても変化率が大きすぎるため、所望する複数の周波数を得ることができない。例えば、基準クロックＣＫg の周波数が２０ＭＨｚ、Ｎが４と５である場合、サンプリング周波数が５ＭＨｚと４ＭＨｚであり、これらの変化率は２０％にも達する。現実的には５％以下の変化率が必要とされる場合があるが、上記の例では、このような小さい変化率を得ることができない。
【００２１】
また、Ｎの値の設定を工夫することにより、変化率を低下させることが考えられる。例えば、基準クロックＣＫg の周波数が９５ＭＨｚであり、Ｎが１９と２０であれば、５ＭＨｚと４．７５ＭＨｚのサンプリング周波数が得られ、５％の変化率を実現できる。しかしながら、この例では、Ｎが大きい値に設定されるために基準クロックＣＫg の周波数が極端に大きくなり、不要な輻射の増加や表示装置のコストアップを招来するという問題がある。
【００２２】
複数の基準クロックＣＫg1・ＣＫg2…を切り替える構成では、切り替えのタイミングによっては、サンプリング間隔が狭くなりすぎて、列電極駆動回路２２でのサンプリングに支障を来すおそれがある。列電極駆動回路２２は、通常、トランジスタなどから構成されるＩＣとして提供されるので、ＩＣの動作周波数により最小のサンプリング間隔が決定される。したがって、最小のサンプリング間隔より狭いサンプリング間隔が設定されると、ＩＣのサンプリング動作の確実性が保証できなくなる。
【００２３】
例えば、図１５に示すように、基準クロックＣＫg1と基準クロックＣＫg1の１．５倍の周期の基準クロックＣＫg2とを切り替える場合、基準クロックＣＫg1・ＣＫg2同士の位相は異なっている。このため、基準クロックＣＫg1から基準クロックＣＫg2へ切り替える場合、外部クロックに基づいた切替タイミングが基準クロックＣＫg1のハイレベルの期間に設定されると、そのときのサンプリング間隔は、ｔで示すように他のサンプリング間隔よりも狭くなることがある。
【００２４】
例えば、基準クロックＣＫg1の半周期がサンプリングの最小間隔ｔ1 に設定されている場合、上記のサンプリング間隔ｔ2 が最小間隔ｔ1 より狭くなれば、サンプリング間隔ｔ2 により定まる期間においてサンプリングが行われるか否かは不定になる。この結果、サンプリングが行われない場合は、画素欠陥が生じて、表示品位を低下させることになる。
【００２５】
一方、基準クロック発生回路２５としてＶＣＯを備えた表示装置において基準クロックＣＫg を変化させる場合、制御電圧の調整手段が必要となるので、駆動システムが複雑となる。また、１水平走査期間（テレビ信号の場合、６３．５μｓ）内で周波数を変化させるには、高速応答のＶＣＯを含むＰＬＬ(Phase-Locked Loop) 回路が必要となるので、表示装置がコストアップするという不都合がある。
【００２６】
本発明は、上記の事情に鑑みてなされたものであって、基準クロックの周波数を高くすることなく、サンプリング周波数の変化率を小さく設定することを目的としている。また、本発明は、サンプリング動作の確実性を向上させることを目的としている。さらに、本発明は、簡素な構成でサンプリング動作を実現させることを目的としている。
【００２７】
【課題を解決するための手段】
本発明のマトリックス型表示装置の駆動方法は、上記の課題を解決するために、少なくとも１水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングしてマトリックス状に配置された画素のうち水平方向に並ぶ各画素電極列に供給する一方、信号供給回路から表示信号が供給される画素電極列を１水平走査期間毎に垂直方向に順次選択し、サンプリング間隔を１水平走査期間内で変化させるマトリックス型表示装置の駆動方法において、サンプリング間隔が一定に設定された期間でサンプリングが不等間隔になる部分を含むようにサンプリング間隔を変更することを特徴としている。
【００２８】
上記のようにサンプリング間隔が不等間隔になれば、基準クロックを分周してサンプリングクロックを得ようとする場合、サンプリング間隔を変化させる際に切り替えられる分周比を近接した値に設定することができる。通常、分周比１／ＮのＮは整数に設定されるが、サンプリング間隔すなわちサンプリングクロックが不等間隔であれば、Ｎが整数でない、小数点以下の値を含む数であってもよい。このように、分周比の設定についての制約が緩和されるため、Ｎを小さい値に設定することができ、この結果、基準クロックの周波数を低くすることができる。
【００２９】
上記の駆動方法においては、サンプリング間隔が不等間隔になる部分を分散させることにより、そのサンプリング間隔でサンプリングされた表示信号を画像として表示させると、その画像において不等間隔の影響は、人間に殆ど認識されない。このように、不等間隔でサンプリングされることの影響が軽減されるので、実用上の不都合はない。
【００３０】
また、上記の駆動方法においては、好ましくは、次の（１）または（２）のように構成される。
【００３１】
（１）サンプリング間隔を画像の中央部に対しほぼ左右対称にする。これにより、アスペクト比が１６対９である表示画面を有する表示装置におけるワイドモードやノーマルモードのような表示が可能になる。
【００３２】
（２）サンプリング間隔を画像において左右非対称にする。これにより、画面の左右で異なる画像を表示させることができる。例えば、アスペクト比が１６対９である表示画面を有する表示装置に４対３のアスペクト比の画像を表示させる場合、画像を画面の右側か左側に表示させ、反対側に黒レベルの映像（水平帰線期間）を表示させることが可能になる。
【００３３】
上記の（１）または（２）の構成においては、サンプリング間隔を１水平走査期間内で増大または縮小の少なくともいずれかの方向に変化させることにより、違和感の少ない画像を表示させることができる。例えば、画面の両端部でサンプリング間隔を狭くし、中央部に近いほどサンプリング間隔が広くなるようにサンプリング間隔を変化させれば、中央部の真円度を良好に表示する上記のワイドモードやノーマルモードのような表示が可能になる。
【００３４】
本発明のマトリックス型表示装置は、上記の課題を解決するために、マトリックス状に配置された画素電極と、少なくとも１水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、この信号供給回路から表示信号が供給される画素電極列を１水平走査期間毎に垂直方向に順次選択する選択回路と、サンプリングクロックを発生するとともに、サンプリング間隔が一定に設定された期間でサンプリングが不等間隔になる部分を含むようにサンプリング周波数を変更するサンプリングクロック発生回路とを備えていることを特徴としている。
【００３５】
上記の構成では、サンプリング回路がサンプリング間隔を不等間隔になる部分を含むように変更するので、前述の駆動方法と同様、複数の分周比から１つを選択して、その分周比で基準クロックを分周することによりサンプリングクロックを得ようとする場合、サンプリング間隔を変化させる際に切り替えられる分周比を近接した値に設定することができる。それゆえ、基準クロックの周波数を低くすることができる。
【００３６】
上記のマトリックス型表示装置において、サンプリングクロック発生回路は、詳細には、次のように構成されている。すなわち、サンプリングクロック発生回路は、単一周波数の基準クロックを発生する基準クロック発生回路と、基準クロックを個別に異なる分周比で分周してサンプリングクロックとして出力する複数の分周回路と、サンプリングクロックを切り替える切替タイミングを水平同期信号および基準クロックに基づいて制御する切替制御回路と、各分周回路からの複数のサンプリングクロックのうち１つを選択して信号供給回路に出力するとともに、切替タイミングに基づいて選択を切り替える切替回路とを有し、上記分周回路のうち少なくとも１つが等間隔のクロック中にこのクロックと間隔の異なる不等間隔のクロックを含むサンプリングクロックを出力する変則分周回路である。
【００３７】
上記の構成では、分周回路をカウンタなどの論理回路により構成することができる。また、切替制御回路も、水平同期信号および基準クロックに基づいて切り換えのタイミングを制御するので、論理回路により構成することができる。さらに、切替回路も、データセレクタなどの論理回路により構成することができる。したがって、サンプリングクロック発生回路を、基準クロック発生回路を除いた上記の分周回路、切替制御回路および切替回路をゲートアレイなどのＬＳＩで構成することができる。
【００３８】
また、変則分周回路は、好ましくは、分周比が１／Ｎに設定され、かつＮ×ｎ＝Ｍを満たす整数ｎ、Ｍが設定されており、基準クロックのＭ個のクロックからｎ個のクロックを分周するように構成されている。これにより、不等間隔のサンプリングクロックと基準クロックとのクロック数の関係が明確になり、不等間隔の設定を容易に行うことができる。しかも、Ｍが最小値であるようにｎが設定されることにより、不等間隔のクロックと等間隔のクロックとの間隔差を極力少なくすることができ、より不等間隔の設定が容易になる。
【００３９】
また、変則分周回路は、好ましくは、サンプリングクロックにおいて不等間隔になるクロックを分散させることにより、そのクロックに基づいてサンプリングされた表示信号を画像として表示させると、その画像において不等間隔の影響は、人間に殆ど認識されない。このように、不等間隔でサンプリングされることの影響が軽減されるので、実用上の不都合はない。
【００４０】
さらに、基準クロック発生回路は、好ましくは、デューティサイクルがほぼ５０％の基準クロックを発生することにより、分周のタイミングを図る最小間隔が均一になるので、クロック設計が容易になり、不等間隔を容易に設定することができる。
【００４１】
デューティサイクルがほぼ５０％の基準クロックであることに加えて、等間隔のクロックと不等間隔のクロックとの１周期分の差が基準クロックの０．５クロックであることにより、等間隔のクロックと不等間隔のクロックとの周期差を最小にすることができる。それゆえ、サンプリング周波数をほぼ平均化することができる。
【００４２】
【課題を解決するための手段】
本発明の他のマトリックス型表示装置は、上記の課題を解決するために、マトリックス状に配置された画素電極と、少なくとも１水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、信号供給回路から表示信号が供給される画素電極列を１水平走査期間毎に垂直方向に順次選択する選択回路と、互いに異なる単一周波数の基準クロックを発生する複数の基準クロック発生回路と、基準クロックを切り替える切替タイミングを水平同期信号および切り替え後に選択される基準クロックに基づいて、サンプリングクロックに基づくサンプリング間隔が上記信号供給回路のサンプリング可能な最小サンプリング間隔より広くなるように制御する切替制御回路と、各基準クロック発生回路からの基準クロックのうち１つを選択するとともに、切替タイミングに基づいて選択を１水平走査期間内に複数回切り替える切替回路と、切替回路からの基準クロックを所定の分周比で分周してサンプリングクロックとして出力する分周回路とを備えていることを特徴としている。
【００４３】
上記の構成では、複数の基準クロックを切り替えることにより基準クロックを１つ選択するので、各基準クロックを近接して設定することができ、サンプリング間隔の変化率を小さくすることができる。また、切替タイミングが切り替えるべき基準クロックに基づいて制御されるため、切替タイミングと切替回路で切り替えられる基準クロックとを同期させることができる。さらに、サンプリングクロックに基づくサンプリング間隔が上記信号供給回路のサンプリング可能な最小サンプリング間隔より広くなるように切替タイミングが制御されるので、最小サンプリング間隔より狭いサンプリング間隔のサンプリングクロックが出力されることはない。しかも、前述のマトリックス型表示装置と同様に、サンプリングクロック発生回路を、基準クロック発生回路を除いた上記の分周回路、切替制御回路および切替回路をゲートアレイなどのＬＳＩで構成することができる。
【００４４】
【課題を解決するための手段】
また、上記の他のマトリックス型表示装置において、基準クロック発生回路は、好ましくは、周波数が一定であり、かつデューティサイクルが５０％の基準クロックを発生することにより、クロック設計が容易になり、不等間隔を容易に設定することができる。
【００４５】
【発明の実施の形態】
〔実施の形態１〕本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００４６】
本実施の形態に係るマトリックス型表示装置は、図１に示すように、画素アレイ１と、列電極駆動回路２と、行電極駆動回路３と、サンプリングクロック発生回路４とを備えている。
【００４７】
画素アレイ１は、マトリックス状に配された複数の画素電極（図中、ＰＩＸにて示す）５…と、画素電極５…の個々に接続されるスイッチング素子６…とを有している。
【００４８】
画素電極５は、図示しない表示媒体を駆動するために、電圧が印加される電極である。例えば、表示媒体が液晶である場合、画素電極５とこれに対向する図示しない電極との間に電圧が印加されることにより、液晶がアクティブ状態または非アクティブ状態に駆動される。
【００４９】
スイッチング素子６…は、行電極駆動回路３から行電極を介して与えられたＯＮ信号（走査信号）によりＯＮして、列電極駆動回路２からの表示データを画素電極５…に印加するようになっている。液晶表示装置の場合、スイッチング素子６としては、ＴＦＴ(Thin-Film Transistor)）、ＭＩＭ(Metal Insulator Metal) 素子などが用いられる。
【００５０】
信号供給回路としての列電極駆動回路２は、入力される映像信号Ｓinを、後述するサンプリングクロック発生回路４からのサンプリングクロックＣＫs によりサンプリングした後、複数の列電極へ一斉に表示データＳout1・Ｓout2…として出力する回路である。選択回路としての行電極駆動回路３は、水平同期信号および垂直同期信号に基づいて、ＯＮ信号を各行電極へ１水平走査期間毎に順次出力する回路である。
【００５１】
このような列電極駆動回路２および行電極駆動回路３を有する本表示装置では、前述の従来の表示装置と同様、行電極駆動回路３により、行電極の垂直方向への走査が１フィールド毎に繰り返される。この結果、画素アレイ１により形成される画面には、映像信号に基づいた画像が表示される。
【００５２】
サンプリングクロック発生回路４は、基準クロック発生回路７、分周部８、切替回路９および切替制御回路１０により構成されている。
【００５３】
基準クロック発生回路７は、その中心周波数が市販の発振器などで一般に実現可能な周波数に設定されており、周波数が一定であり、かつデューティーサイクルが約５０％の基準クロックＣＫg を発生する回路である。この基準クロック発生回路７は、水晶発振器または電圧制御発振器（ＶＣＯ）により構成されている。
【００５４】
分周部８は、複数の分周回路ＦＤ1 ・ＦＤ2 …により構成されている。各分周回路ＦＤ1 ・ＦＤ2 …は、基準クロックＣＫg をそれぞれ異なる分周比１／Ｎ1・１／Ｎ2 …で分周する回路であり、カウンタなどの論理回路により構成される。
【００５５】
切替回路９は、分周回路ＦＤ1 ・ＦＤ2 …からの分周クロックを１つ選択して列電極駆動回路２にサンプリングクロックＣＫs として出力する回路であり、データセレクタなどの論理回路により構成されている。また、切替回路９は、切替制御回路１０で発生する切替制御信号により、１水平走査期間内で分周クロックの選択を切り替えるようになっている。
【００５６】
切替制御回路１０は、基準クロックＣＫg および水平同期信号Ｈsyncに基づいて切替制御信号を発生する回路であり、カウンタなどを含む論理回路により構成されている。具体的には、切替制御回路１０は、真円度、アスペクト比および表示モードに基づいて所定のタイミングで分周クロックを切り替えるように、水平同期信号Ｈsyncを切り替えの基準点を定めるために用いて、基準クロックＣＫgに同期した切替制御信号を発生するようになっている。
【００５７】
例えば、切替制御回路１０は、カウンタで水平同期信号Ｈsyncからの基準クロックＣＫg のクロック数をカウントし、そのカウント値が所定の切替点に対応するカウント値に達したときに切替タイミングを切替制御信号として発生するようになっている。
【００５８】
上記のように構成されるマトリックス型表示装置の動作を図２のタイムチャートを参照しながら説明する。
【００５９】
ここでは、分周部８が２つの分周回路ＦＤ1 ・ＦＤ2 を備える構成について説明する。また、基準クロックＣＫg の周波数ｆg は２０ＭＨｚであり、分周回路ＦＤ1 ・ＦＤ2 の分周比１／Ｎ1 ・１／Ｎ2 はそれぞれ１／５、１／５．２５である。また、前述のノーマルモードで表示を行う場合のように、水平帰線期間と有効表示期間とでサンプリング周波数を切り替える（図１３参照）。
【００６０】
上記のようなＮ1 ・Ｎ2 の値は、次のようにして設定される。分周比が１／Ｎである場合、Ｎ×ｎが最小の整数Ｍであるような整数ｎを設定し、基準クロックＣＫg のＭ（＝Ｎ×ｎ）クロックを基に分周されるクロックの数をｎとする。このようにして、分周比ｎ／Ｍを１／Ｎと等しくなるように設定する。すなわち、以下の例では、Ｍ＝２１およびｎ＝４に設定される。
【００６１】
まず、映像信号における水平帰線期間では、切替回路９において、分周回路ＦＤ1 からの分周クロックＣＫd1が出力されるように、切替制御回路１０から出力される切替制御信号に基づいて出力経路が切り替えられている。このとき、図２（ａ）に示す基準クロックＣＫg は、基準クロック発生回路７から出力されると、分周回路ＦＤ1 により１／５に分周されて、分周クロックＣＫd1として切替回路９に出力される。
【００６２】
切替回路９を経た分周クロックＣＫd1は、サンプリングクロックＣＫs として列電極駆動回路２に与えられる。そして、列電極駆動回路２は、図２（ａ）に上向きの矢印で示すサンプリングタイミング、すなわちサンプリングクロックＣＫs の立ち上がりおよび立ち下がりのエッジで定まるタイミングで映像信号をサンプリングする。
【００６３】
次に、映像信号における有効表示期間において、切替回路９では、分周回路ＦＤ2 からの分周クロックＣＫd2が出力されるように、切替制御信号に基づいて出力経路が切り替えられている。このとき、基準クロック発生回路７から出力された基準クロックＣＫg は、分周回路ＦＤ2 により１／５．２５に分周されて、分周クロックＣＫd2として切替回路９に出力される。
【００６４】
切替回路９を経た分周クロックＣＫd2は、サンプリングクロックＣＫs として列電極駆動回路２に与えられる。そして、列電極駆動回路２は、図２（ｂ）に上向きの矢印で示すサンプリングタイミングで映像信号をサンプリングする。
【００６５】
上記の例では、分周回路ＦＤ1 ・ＦＤ2 により得られるサンプリングクロックの周波数すなわちサンプリング周波数ｆs1・ｆs2は、それぞれ４ＭＨｚ、３．８０９５ＭＨｚである。これにより、サンプリング周波数ｆs1・ｆs2の変化率はほぼ５％になる。
【００６６】
上記の分周クロックＣＫd2において、基準クロックＣＫg の２１クロックを基に分周された４つのクロックのうち、第２および第４クロックは、基準クロックＣＫg の５クロック分の幅である。また、第１および第３クロックの前半のハイレベルの部分は、幅Ｔが基準クロックＣＫg の３クロック分であり、他の部分に対し不等間隔となっている。このため、第１および第３クロックは、全体が基準クロックＣＫg の５．５クロック分の幅になる。
【００６７】
このため、変則分周回路として機能する分周回路ＦＤ2 は、基準クロックＣＫg の第１ないし第３クロックのうちのいずれか１つおよび第１１ないし第１４クロックのうちのいずれか１つの期間で、分周クロックＣＫd2に基準クロックＣＫg の０．５クロック分を付加するように構成されている。具体的には、分周回路ＦＤ2 は、２１クロック（基準クロックＣＫg ）の間で２．５クロック毎に分周クロックＣＫd2の出力レベルを変化させるが、上記の特定の期間で出力レベルの変化を０．５クロック分遅らせる。
【００６８】
上記のように、不等間隔となるクロックを含ませることにより、基準クロックＣＫg を等価的に１／５．２５の分周比で分周することができる。また、不等間隔となる第１および第３クロックが分散して配置されることにより、サンプリング間隔が実質的に１／５．２５となる。
【００６９】
つまり、分周比が１／５．２５の場合、クロック単位ではサンプリング間隔が等しくないが、そのサンプリング間隔でサンプリングされた映像信号（アナログ量）が表示されると、不等間隔の影響は人間の目では認識できない。したがって、サンプリング間隔が均一でなくても、上記のように不等間隔の部分が可能な限り分散しておれば、サンプリング周波数ｆs2が平均的に３．８０９５ＭＨｚであると見なすことができるので、実用上の不都合はない。また、サンプリングの不等間隔部をより目立たなくするには、不等間隔となる位置をフィールド毎または１水平走査期間毎あるいはフィールド毎および１水平走査期間毎にシフトし、考えられる限り分散していけばよい。
【００７０】
論理回路は、クロックの立ち上がりまたは立ち下がりの変化点で動作するので、分周回路ＦＤ1 ・ＦＤ2 においても基準クロックＣＫg の立ち上がりまたは立ち下がりのエッジでのみ出力が変化する。換言すれば、分周回路ＦＤ1 ・ＦＤ2は、基準クロックＣＫg の０．５クロック単位でしか出力を変化させることができない。分周回路ＦＤ1 は、分周比が１／５に設定されているため、２．５（＝５／２）クロック毎に変化する分周クロックＣＫd1を出力する。一方、分周回路ＦＤ2 は、分周比が１／５．２５に設定されているが、２．５または３クロックの間隔で変化する分周クロックＣＫd2を出力する。
【００７１】
以上述べたように、上記の本マトリックス型表示装置では、分周クロックＣＫd2に不等間隔の部分が設けられるので、Ｎの値を小さく抑えることができ、周波数ｆg を実現可能な値に設定することができる。それゆえ、基準クロック発生回路７を市販の部品により容易に構成することができる。しかも、周波数ｆg を低い値に設定することができるので、不要な輻射の大幅な低減も可能になる。
【００７２】
また、従来の分周方法では、Ｎ＝５．２５とする場合、分周クロックＣＫd2の半周期が基準クロックＣＫg の２．６２５（＝５．２５／２）クロック分になるので、基準クロックＣＫg の０．５クロック以下の単位で変化させなければならないが、このような分周は実現不可能である。これに対し、本実施の形態の分周方法では、不等間隔の分周クロックＣＫd2が量子的（基準クロックＣＫg の０．５クロック単位）に変化するので、Ｎが整数でなければならないという制約がなくなる。これにより、周波数ｆg 以下の如何なる周波数のサンプリングクロックＣＫs をも得ることが可能になる。
【００７３】
この結果、従来の表示装置のように、１画面における画素数と基準クロックの周波数を１対１に対応させて設計する必要がなくなる。それゆえ、画素数が変わる毎に基準クロック発生回路の変更などを含む回路を新規に設計するという手間を省くことができる。また、一定のサンプリング周波数でサンプリングを行うフルモードをワイドモードやノーマルモードと組み合わせて１つの画面で表示を行う表示装置において、フルモードで表示を行う際に、必要に応じて前記のようにＮが非整数となる分周比を利用してもよい。このように、本マトリックス型表示装置によれば、設計効率の向上および部品の共通化を図ることができる。
【００７４】
また、サンプリングクロックＣＫs における不等間隔のクロックの周期Ｔ1 と等間隔のクロックとの周期Ｔ2 との差は、最小の０．５クロックである。それゆえ、サンプリングクロックＣＫs は、不等間隔のクロックを含んでいても、全体的にはほぼ周波数が平均化されていると見なすことができる。したがって、そのサンプリングクロックＣＫs に基づいて表示された画像は、不等間隔のクロックによる影響が目立たなくなり、ユーザーにほとんど違和感を与えることがない。
【００７５】
また、サンプリングクロック発生回路４は、基準クロック発生回路７を除いた分周部８、切替回路９および切替制御回路１０が論理回路により構成される。それゆえ、これらの回路をゲートアレイなどのＬＳＩで構成することができ、サンプリングクロック発生回路４を含む駆動システムの簡素化やコストダウンを図ることができる。
【００７６】
さらに、基準クロックＣＫg が一定周波数であることから、複数の分周回路ＦＤ1 ・ＦＤ2 …と切替回路９とを組み合わせることにより、ある水平走査期間と次の水平走査期間とでサンプリングクロックＣＫs を変更することができる。この場合、例えば、切替制御回路１０は、異なる切替制御信号を発生する複数の構成を備え、サンプリングクロックＣＫs を変更すべきｎ番目（１垂直走査期間内）の水平同期信号が入力されると、上記の構成を切り替えるようになっている。
【００７７】
これにより、例えば、画面の上部にテレビ映像信号をノーマルモードで表示するとともに、画面の下部にコンピュータにより作成された文字や図形を表示することが可能になる。コンピュータ画像を表示する際には、サンプリング周波数が一定でなければならないので、Ｎを整数に設定して基準クロックＣＫg を分周するようにする。一方、テレビ画像を表示する際には、前記のように、Ｎを整数以外の最適値に設定する。こうすれば、切替回路９の切替制御が単純化される。
【００７８】
なお、本実施の形態を用いてノーマルモードで画像を表示する場合、通常、画像を画面の中央部に表示するようにする（図１３参照）。この場合、画面の左側から図２（ａ）、図２（ｂ）、図２（ａ）の順でサンプリングタイミングが２回切り替えられる。これに対し、同様にノーマルモードで画像を表示する場合、サンプリングの期間を調整することにより、図３に示すように、画像を画面の片側に寄せて表示させることも可能である。この場合、図２（ａ）（ｂ）に示すサンプリングタイミングは、画面において１回（１水平走査期間において２回）切り替えられる。
【００７９】
また、本実施の形態では、２つの分周回路ＦＤ1 ・ＦＤ2 を備えた構成について説明したが、３つ以上の分周回路ＦＤ1 ・ＦＤ2 …を備えた構成であっても、上記のような効果を得ることができる。例えば、３つの分周回路ＦＤ1 ・ＦＤ2・ＦＤ3 を備える構成では、図４に示すように、分周回路ＦＤ3 の分周比を１／４．７５に設定することにより、基準クロックＣＫg の１９クロックから、４つのクロックに分周された４．２ＭＨｚの分周クロックＣＫd3を得ている。
【００８０】
この分周クロックＣＫd3も、分周クロックＣＫd2と同様に、第１および第３クロックの前半部分の幅Ｔ2 が不等間隔になっている。変則分周回路として機能する分周回路ＦＤ3 は、このような分周クロックＣＫd3を出力するために、基準クロックＣＫg の第１および第２クロックのうちのいずれか１つおよび第１０および第１２クロックのうちのいずれか１つの期間で出力レベルの変化を０．５クロック分進ませる。
【００８１】
このような構成では、例えば、図５に示すように、分周比が、画面左端から中央部に向かって１／４．７５、１／５、１／５．２５の順に切り替えられ、さらに中央部から画面右端に向かって１／５．２５、１／５、１／４．７５の順に切り替えられている。これにより、ワイドモードに適した表示を実現することができる。
【００８２】
このように、複数の分周比をできるだけ接近するように設定し、各分周比で分周された分周クロックを順次切り替えて出力することにより、画像を見る者にとっては、水平方向の画像の変調率がスムーズに変化していくように感じられる。それゆえ、ユーザーにほとんど違和感を与えることなく、サンプリング周波数を変化させることができる。したがって、上記のように、ワイドモードによる表示に適したサンプリングクロックを提供することができる。
【００８３】
なお、前記の図３に示す表示の形態においても、画面の片側でそれぞれ分周比を切り替えてもよい。
〔実施の形態２〕
本発明の実施の他の形態について図５ないし図７に基づいて説明すれば、以下の通りである。なお、本実施の形態において、実施の形態１と同等の機能を有する構成要素については同じ符号を付記してその説明を省略する。
【００８４】
本実施の形態に係るマトリックス型表示装置は、図６に示すように、画素アレイ１と、列電極駆動回路２と、行電極駆動回路３と、サンプリングクロック発生回路１１とを備えている。
【００８５】
サンプリングクロック発生回路１１は、基準クロック発生部１２、切替回路１３、切替制御回路１４および分周回路１５により構成されている。
【００８６】
基準クロック発生部１２は、複数の基準クロック発生回路ＲＧ1 ・ＲＧ2 …により構成されている。基準クロック発生回路ＲＧ1 ・ＲＧ2 …は、実施の形態１における基準クロック発生回路７と同様な発振回路であり、それぞれ異なる周波数の基準クロックＣＫg1・ＣＫg2…を発生するようになっている。基準クロックＣＫg1・ＣＫg2…は、周波数が一定であり、かつデューティーサイクルが約５０％である。
【００８７】
切替回路１３は、基準クロック発生回路ＲＧ1 ・ＲＧ2 …からの基準クロックＣＫg1・ＣＫg2…を１つ選択して出力する回路であり、データセレクタなどの論理回路により構成されている。また、切替回路１３は、切替制御回路１４で発生する切替制御信号により、基準クロックＣＫg1・ＣＫg2…の選択を切り替えるようになっている。
【００８８】
切替制御回路１４は、外部クロックＣＫ、水平同期信号Ｈsyncおよび基準クロックＣＫg1・ＣＫg2…に基づいて切替制御信号を発生する回路であり、カウンタなどを含む論理回路により構成されている。具体的には、切替制御回路１４は、真円度、アスペクト比および表示モードに基づいて所望の切替タイミングを有する切替制御信号を出力するように構成されており、水平同期信号Ｈsyncを切り替えの基準点を定めるために用いている。また、切替制御回路１４は、切り替えのタイミングをとるために、切替回路１３にて切り替えるべき基準クロックと同じ基準クロックを参照クロックとして用いている。
【００８９】
なお、図示しない外部クロックＣＫの周波数は、基準クロックＣＫg1・ＣＫg2…のうちの最も低い周波数よりも低い値である。
【００９０】
どの点で切り替えを行うかは、水平同期信号Ｈsyncからの外部クロックＣＫのカウント数にて、サンプリングクロックＣＫs が列電極駆動回路２でサンプリングが可能な最小のサンプリング間隔を確保できるように定められている。望ましくは、図７に示すように、２つの切替点で区切られる期間内においてサンプリングクロックＣＫs の周期が一定であるように、各切替点では、その直前のサンプリングクロックＣＫs の１周期が完結すると同時に周波数の異なるサンプリングクロックＣＫs に切り替えられる。
【００９１】
分周回路１５は、切替回路１３から出力される１つの基準クロックＣＫg を所定の分周比１／Ｎで分周して列電極駆動回路２へサンプリングクロックＣＫs として出力する回路であり、カウンタなどの論理回路により構成されている。
【００９２】
上記のように構成されるマトリックス型表示装置の動作を図７のタイムチャートを参照しながら説明する。なお、図７は、例えば、ワイドモードにおける画面の左側半分に対応している。
【００９３】
ここでは、基準クロック発生部１２が、３つの基準クロック発生回路ＲＧ1 ・ＲＧ2 ・ＲＧ3 を備える構成について説明する。また、基準クロックＣＫg1・ＣＫg2・ＣＫg3の周波数ｆg1・ｆg2・ｆg3は、それぞれｆg1＞ｆg2＞ｆg3という関係に設定されている。また、分周回路１５の分周比は、１／２に設定されている。さらに、前述のワイドモードで表示を行う場合のように、画面中央部の真円度を両側部の真円度より高めるようにサンプリング周波数を切り替える（図１２参照）。
【００９４】
まず、映像信号における水平走査期間において、切替回路１３では、基準クロック発生回路ＲＧ1 ・ＲＧ2 …から基準クロックＣＫg1が出力されるように、切替制御回路１４から出力される切替制御信号に基づいて出力経路が切り替えられている。このとき、図６に示す基準クロックＣＫg1は、基準クロック発生回路ＲＧ1 から出力されると、切替回路１３を経て基準クロックＣＫg として出力される。この基準クロックＣＫg は、分周回路１５により１／５に分周されてサンプリングクロックＣＫs （サンプリング周波数ｆs1）として列電極駆動回路２に与えられる。そして、列電極駆動回路２は、上向きの矢印で示すサンプリングタイミングで映像信号をサンプリングする。
【００９５】
次に、切替回路１３の出力経路が基準クロックＣＫg2が出力されるように切り替えられる。このとき、切替制御回路１４では、例えば、次の参照クロックとなる基準クロックＣＫg2における最適な切替タイミングを与える１つのクロックｃｋ0 の立ち上がりエッジのみをとらえる期間だけ、外部クロックＣＫをカウントするカウンタからハイレベルの信号が出力される。そして、その信号が出力されたときに参照クロックが次の基準クロックＣＫg1から基準クロックＣＫg2に切り替えられ、その基準クロックＣＫg2と上記の信号との論理和をとることにより切替タイミングが発生する。
【００９６】
すると、基準クロック発生回路ＲＧ2 からの基準クロックＣＫg2が切替回路１３を経て基準クロックＣＫg として出力された後、分周回路１５により分周されてサンプリングクロックＣＫs （サンプリング周波数ｆs2）になる。また、切替回路１３の出力経路が基準クロックＣＫg3が出力されるように切り替えられる場合は、上記の場合と同様にして、切替回路１３および分周回路１５によりサンプリングクロックＣＫs （サンプリング周波数ｆs3）が得られる。さらに、基準クロックＣＫg3から他の基準クロックＣＫg1または基準クロックＣＫg2への切り替えも同様に行われる。
【００９７】
上記のような切替回路１３の切り替え動作に伴い、サンプリングタイミングも切り替わる。
【００９８】
そして、再び基準クロックＣＫg2・ＣＫg1に切り替えられることにより、図５に示すように、画面中央部で最もサンプリング周波数が低く、中央部から画面両端側に向かってサンプリング周波数が高くなり、かつ左右対称となるようにサンプリングクロックＣＫs が出力される。このように、基準クロックＣＫg1・ＣＫg2・ＣＫg3を１水平期間内で複数回切り替えて出力することにより、画面中央部の真円度のみを１に近づけたワイドモードを実現することができる。
【００９９】
また、本マトリックス型表示装置では、切替回路１３における切り替えのタイミングが、サンプリングクロックＣＫs が列電極駆動回路２でサンプリングが可能な最小のサンプリング間隔を確保できるように定められている。これにより、図７に示す基準クロックＣＫg1の半周期が最小サンプリングの間隔である場合、サンプリング間隔が最小サンプリング間隔より狭くなることがなく、サンプリング動作を確実にすることができる。
【０１００】
上記の構成において、ｆg1＝８．４ＭＨｚ、ｆg2＝８．０ＭＨｚ、ｆg3＝７．６ＭＨｚに設定されている場合、分周比が１／２であれば、基準クロックＣＫg1・ＣＫg2・ＣＫg3が分周された結果得られるサンプリング周波数ｆs は、それぞれ４．２ＭＨｚ、４．０ＭＨｚ、３．８ＭＨｚとなる。これらのサンプリング周波数ｆs は、実施の形態１において３つの分周回路を備えた構成とほぼ同様である。
【０１０１】
また、本実施の形態のマトリックス型表示装置でも、実施の形態１の表示装置と同様、サンプリングクロック発生回路１１を、基準クロック発生部１２を除いた回路をゲートアレイなどのＬＳＩで構成することができる。それゆえ、サンプリングクロック発生回路１１を含む駆動システムの簡素化やコストダウンを図ることができる。
【０１０２】
なお、本実施の形態および前述の実施の形態１における外部クロックＣＫは、外部から供給されるようになっているが、これと同等のクロックをサンプリングクロック発生回路４・１１の内部で得てもよい。
【０１０３】
【発明の効果】
本発明の請求項１に記載のマトリックス型表示装置は、マトリックス状に配置された画素電極と、少なくとも１水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、信号供給回路から表示信号が供給される画素電極列を１水平走査期間毎に垂直方向に順次選択する選択回路と、互いに異なる単一周波数の基準クロックを発生する複数の基準クロック発生回路と、基準クロックを切り替える切替タイミングを水平同期信号および切り替え後に選択される基準クロックに基づいて、サンプリングクロックに基づくサンプリング間隔が上記信号供給回路のサンプリング可能な最小サンプリング間隔より広くなるように制御する切替制御回路と、各基準クロック発生回路からの基準クロックのうち１つを選択するとともに、切替タイミングに基づいて選択を１水平走査期間内に複数回切り替える切替回路と、切替回路からの基準クロックを所定の分周比で分周してサンプリングクロックとして出力する分周回路とを備えている構成である。
【０１０４】
このように、複数の基準クロックを切り替えることにより１つの基準クロックを選択するので、各基準クロックを近接して設定することができ、サンプリング間隔の変化率を小さくすることができる。また、切替タイミングと切替回路で切り替えられる基準クロックとを同期させることができるとともに、最小サンプリング間隔より狭いサンプリング間隔のサンプリングクロックが出力されることはない。しかも、サンプリングクロック発生回路を、基準クロック発生回路を除いた上記の分周回路、切替制御回路および切替回路をゲートアレイなどのＬＳＩで構成することができる。したがって、アスペトク比が４対３のような画像であっても少ない違和感で表示することが可能な横長画面のマトリックス型表示装置を、安定したサンプリング動作、簡素な構成でかつ安価に実現することができるという効果を奏する。
【０１０５】
【発明の効果】
本発明の請求項２に記載のマトリックス型表示装置は、請求項１に記載のマトリックス型表示装置における基準クロック発生回路が周波数が一定であり、かつデューティサイクルが５０％の基準クロックを発生する構成であるので、分周のタイミングを図る最小間隔が均一になり、サンプリングクロックにおける不等間隔部分の設定を容易にすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係るマトリックス型表示装置の構成を示すブロック図である。
【図２】図１のマトリックス型表示装置の動作を示すタイムチャートである。
【図３】図１のマトリックス型表示装置で表示が実現可能な画面構成を示す説明図である。
【図４】本発明の実施の一形態に係るマトリックス型表示装置の変形例の動作を示すタイムチャートである。
【図５】１水平走査期間における上記変形例による分周比の切り替えおよび本発明の他の実施の形態に係るマトリックス型表示装置によるサンプリング周波数の切り替えを示す説明図である。
【図６】上記の他の形態に係るマトリックス型表示装置の構成を示すブロック図である。
【図７】図６のマトリックス型表示装置の動作を示すタイムチャートである。
【図８】従来のマトリックス型表示装置の構成を示すブロック図である。
【図９】図８に示すマトリックス型表示装置の動作を示すタイムチャートである。
【図１０】従来の横長画面を有する表示装置においてフルモードで表示された画像を示す説明図である。
【図１１】従来の横長画面を有する表示装置においてノーマルモードで表示された画像を示す説明図である。
【図１２】従来の横長画面を有する表示装置においてワイドモードで表示された画像を示す説明図である。
【図１３】フルモード、ノーマルモードおよびワイドモードによる表示を行うためのサンプリングクロックおよびサンプリングタイミングを示す説明図である。
【図１４】複数の基準クロックを切り替えて１つを出力する従来の回路の構成を示す回路図である。
【図１５】図１４の回路の動作を示すタイムチャートである。
【符号の説明】
２              列電極駆動回路（信号供給回路）
３              行電極駆動回路（選択回路）
４・１１        サンプリングクロック発生回路
５              画素電極
７              基準クロック発生回路
９・１３        切替回路
１０・１４      切替制御回路
ＦＤ１〜ＦＤ３  分周回路
ＦＤ１・ＦＤ２  変則分周回路
ＲＧ１〜ＲＧ３  基準クロック発生回路
【図１】
0003676317.tif 000002
【図２】
0003676317.tif 000003
【図３】
0003676317.tif 000004
【図４】
0003676317.tif 000005
【図５】
0003676317.tif 000006
【図６】
0003676317.tif 000007
【図７】
0003676317.tif 000008
【図８】
0003676317.tif 000009
【図９】
0003676317.tif 000010
【図１０】
0003676317.tif 000011
【図１１】
0003676317.tif 000012
【図１２】
0003676317.tif 000013
【図１３】
0003676317.tif 000014
【図１４】
0003676317.tif 000015
【図１５】
0003676317.tif 000016