(57)【特許請求の範囲】
【請求項１】
電源電圧を受けて、基準電圧を生成する電源電圧変動除去回路であって、
中間電源電圧を受けて中間基準電圧を出力する基準電圧出力回路を、複数個備え、
前記複数の基準電圧出力回路は、直列に接続されており、かつ、
初段の基準電圧出力回路は、前記電源電圧を前記中間電源電圧として受け、
第２段以降の基準電圧出力回路は、その前段の基準電圧出力回路から出力された中間基準電圧を前記中間電源電圧として受け、
最終段の基準電圧出力回路から出力された中間基準電圧が、前記基準電圧として出力される
ことを特徴とする電源電圧変動除去回路。
【請求項２】
請求項１記載の電源電圧変動除去回路において、
前記複数の基準電圧出力回路は、
少なくとも１つが、前記中間電源電圧の増加に伴い前記中間基準電圧が増加する出力特性を有する一方、少なくとも１つが、前記中間電源電圧の増加に伴い前記中間基準電圧が減少する出力特性を有する
ことを特徴とする電源電圧変動除去回路。
【請求項３】
請求項１記載の電源電圧変動除去回路において、
前記複数の基準電圧出力回路のいずれか１つから出力された中間基準電圧を検知し、この中間基準電圧に基づいて、初段から当該中間基準電圧を出力する段までの基準電圧出力回路の少なくともいずれか１つの出力特性を調整する電圧検知回路を備えた
ことを特徴とする電源電圧変動除去回路。
【請求項４】
請求項３記載の電源電圧変動除去回路において、
前記電圧検知回路は、
最終段の基準電圧出力回路から出力された前記基準電圧としての中間基準電圧を検知するものである
ことを特徴とする電源電圧変動除去回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源電圧を受けて基準電圧を生成する電源電圧変動除去回路に関し、特に、基準電圧における電圧変動を除去する技術に属する。
【０００２】
【従来の技術】
近年、モバイル端末などの通信機器用の回路やアナログ・デジタル混載回路などにおいて、電源電圧変動除去比（ＰＳＲＲ：Power Supply Rejection Ratio）特性が１つのキーファクターとして重要視されてきている。ＰＳＲＲは、入力とする電源電圧の変動によって入力オフセット電圧が増減し、出力される基準電圧が影響を受ける割合を表している。
【０００３】
上記のアナログ・デジタル混載回路などには、電源電圧が変動しても、基準電圧には影響が及ぼされないようなＰＳＲＲ特性に優れた基準電圧出力回路（本発明では、「電源電圧変動除去回路」とも呼ぶ。）が求められる。
【０００４】
図８は、従来の基準電圧出力回路の構成を示す。基準電圧出力回路１は、バンドギャップリファレンス回路などで実現されるものである。基準電圧出力回路１は、電源電圧ＶDDを受けて、基準電圧ＶREFを出力する。そして、この基準電圧ＶREFは、アナログ・デジタル混載回路など（たとえば、図８における通信機器回路２。）の参照電圧として用いられる。
【０００５】
【発明が解決しようとする課題】
従来、電源電圧の変動の影響を受けにくい安定した基準電圧を得るための技術、つまり、ＰＳＲＲ特性に優れた回路を得るための技術として次の２つがあった。１つは、ＬＳＩの設計段階であらかじめ出力調整用の回路を搭載しておき、ＬＳＩ製造後に、個々に配線を切り替えて電圧調整する、いわゆる、トリミングを行う方法である。そして、もう１つは、ＬＳＩ製造段階で拡散プロセスの拡散条件を調整し、この回路に適切な拡散を行う方法である。
【０００６】
しかし、上記の方法では、多くの工数と時間を要してしまい、結果として、ＬＳＩのコストが上昇することになる。
【０００７】
上記問題に鑑み、本発明は、より容易な方法で、電源電圧の変動の影響を受けずに安定した基準電圧を得ることのできる、ＰＳＲＲ特性に優れた電源電圧変動除去回路を実現することを課題とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、請求項１の発明が講じた手段は、電源電圧を受けて基準電圧を生成する電源電圧変動除去回路であって、中間電源電圧を受けて中間基準電圧を出力する基準電圧出力回路を複数個備えたものとする。そして、前記複数の基準電圧出力回路は直列に接続されており、かつ、初段の基準電圧出力回路は前記電源電圧を前記中間電源電圧として受け、第２段以降の基準電圧出力回路はその前段の基準電圧出力回路から出力された中間基準電圧を前記中間電源電圧として受け、そして、最終段の基準電圧出力回路から出力された中間基準電圧が前記基準電圧として出力されるものとする。
【０００９】
請求項１の発明によると、基準電圧出力回路が複数個直列に接続されることにより、各段の基準電圧出力回路は、その前段の基準電圧出力回路から出力される中間基準電圧を中間電源電圧として受けることになる。この中間電源電圧は、電源電圧の変動による影響がすでに低減されたものである。したがって、各段の基準電圧出力回路から出力される中間基準電圧は、電源電圧の変動による影響がさらに低減されたものとなる。こうして、最終段の基準電圧出力回路から出力される基準電圧としての中間基準電圧は、電源電圧の変動による影響が十分に低減されたものとなる。これにより、基準電圧出力回路を複数個直列に接続するという容易な方法で、ＰＳＲＲ特性に優れた電源電圧変動除去回路を実現することができる。
【００１０】
請求項２の発明では、請求項１の複数の基準電圧出力回路は、少なくとも１つが、前記中間電源電圧の増加に伴い前記中間基準電圧が増加する出力特性を有する一方、少なくとも１つが、前記中間電源電圧の増加に伴い前記中間基準電圧が減少する出力特性を有するものとする。
【００１１】
請求項２の発明によると、電源電圧変動除去回路に、中間電源電圧の増加に伴い中間基準電圧が増加する「正の特性」およびその逆の「負の特性」をそれぞれ持つ基準電圧出力回路を、少なくとも１つずつ備えることによって、互いの特性を相殺させることができる。これにより、電源電圧の変動により影響されにくい基準電圧を得ることができる。
【００１２】
請求項３の発明では、請求項１の電源電圧変動除去回路として、前記複数の基準電圧出力回路のいずれか１つから出力された中間基準電圧を検知し、この中間基準電圧に基づいて、初段から当該中間基準電圧を出力する段までの基準電圧出力回路の少なくともいずれか１つの出力特性を調整する電圧検知回路を備えたものとする。
【００１３】
請求項３の発明によると、電圧検知回路によって、検知した中間基準電圧に基づいて、初段から当該中間基準電圧を出力する段までの基準電圧出力回路の少なくともいずれか１つの出力特性が調整される。つまり、中間基準電圧がフィードバックされることにより、当該中間基準電圧の変動を所望の範囲に抑制することができる。これにより、電源電圧の変動により影響されにくい基準電圧を得ることができる。
【００１４】
請求項４の発明では、請求項３の電圧検知回路は、最終段の基準電圧出力回路から出力された前記基準電圧としての中間基準電圧を検知するものとする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電源電圧変動除去回路１０の構成を示す。本実施形態に係る電源電圧変動除去回路１０は、直列に接続された２個の基準電圧出力回路１−１，１−２を備えている。なお、これら基準電圧出力回路１−１，１−２は、バンドギャップリファレンス回路などで実現されるものである。
【００１７】
基準電圧出力回路１−１は、中間電源電圧として電源電圧ＶDDを受けて、中間基準電圧として基準電圧ＶREF1を出力する。また、基準電圧出力回路１−２は、中間電源電圧として基準電圧ＶREF1を受けて、中間基準電圧として基準電圧ＶREF2を出力する。電源電圧変動除去回路１０から出力された基準電圧ＶREF2は、たとえば、通信機器回路２の参照電圧として用いられる。
【００１８】
以下、電源電圧変動除去回路１０の動作について、図２を参照しながら説明する。
【００１９】
同図（ａ），（ｂ）は、それぞれ基準電圧出力回路１−１，１−２の出力特性を示すグラフである。ここで、基準電圧出力回路１−１，１−２の出力特性として、中間電源電圧の変動に対する中間基準電圧の変動が１／１００であるとする。一方、同図（ｃ）は、電源電圧変動除去回路１０の出力特性、つまり、電源電圧ＶDDと基準電圧ＶREF2との関係を示すグラフである。実線が電源電圧変動除去回路１０の出力特性を示し、破線は基準電圧出力回路１−１または１−２単体の出力特性を示す。
【００２０】
基準電圧出力回路１−１は、電源電圧ＶDDを受けて、この電源電圧ＶDDの変動を１／１００に抑制した基準電圧ＶREF1を出力する。さらに、基準電圧出力回路１−２は、基準電圧ＶREF1を受けて、この基準電圧ＶREF1の変動を１／１００に抑制した基準電圧ＶREF2を出力する。したがって、基準電圧ＶREF2の変動は、電源電圧ＶDDの変動のおよそ１／１００００に抑制されることになる。これは、基準電圧出力回路１−１または１−２単体の出力特性（図２（ｃ）中の破線）に比べて、格段に安定した出力特性（図２（ｃ）中の実線）である。
【００２１】
以上、本実施形態によると、２個の基準電圧出力回路１−１，１−２を直列に接続するという極めて容易な方法で、電源電圧ＶDDの変動に対して基準電圧ＶREF2の変動を抑制したＰＳＲＲ特性に優れた電源電圧変動除去回路１０を実現することができる。
【００２２】
なお、上記説明において、基準電圧出力回路１−１，１−２は同じ出力特性を持つものとしたが、それぞれ異なる別の出力特性を持つものであってもよい。
【００２３】
また、本実施形態では、２個の基準電圧出力回路１−１，１−２が直列に接続されたものとして説明したが、本発明はこの個数に限定されるものではない。たとえば、図３に示すように、ｎ個（ｎは３以上の整数）の基準電圧出力回路１−１〜１−ｎを直列に接続したような電源電圧変動除去回路１０Ａも実現可能である。このように、基準電圧出力回路を多数直列に接続することによって、ＰＳＲＲ特性をより一層向上させることができる。
【００２４】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る電源電圧変動除去回路１０Ｂの構成を示す。本実施形態に係る電源電圧変動除去回路１０Ｂについて、構成は第１の実施形態と同様であるが、基準電圧出力回路１Ａ，１Ｂが、互いに逆の出力特性を持つ点が異なっている。
【００２５】
以下、電源電圧変動除去回路１０Ｂの動作について、図５を参照しながら説明する。
【００２６】
同図（ａ），（ｂ）は、それぞれ基準電圧出力回路１Ａ，１Ｂの出力特性を示すグラフである。基準電圧出力回路１Ａは、中間電源電圧としての電源電圧ＶDDの増加に伴い中間基準電圧としての基準電圧ＶREF1が増加する「正の特性（特性Ｐ）」を持つ。逆に、基準電圧出力回路１Ｂは、中間電源電圧としての基準電圧ＶREF1の増加に伴い中間基準電圧としての基準電圧ＶREF2が減少する「負の特性（特性Ｎ）」を持つ。
【００２７】
一方、同図（ｃ）は、電源電圧変動除去回路１０Ｂの出力特性、つまり、電源電圧ＶDDと基準電圧ＶREF2との関係を示すグラフである。実線が電源電圧変動除去回路１０Ｂの出力特性を示し、破線は基準電圧出力回路１Ａ，１Ｂそれぞれの出力特性を示す。同グラフからわかるように、基準電圧出力回路１Ａ，１Ｂの出力特性（図５（ｃ）中の破線）が相殺され、結果として、電源電圧変動除去回路１０Ｂは、極めて安定した出力特性（図５（ｃ）中の実線）を持つようになる。
【００２８】
以上、本実施形態によると、直列に接続された基準電圧出力回路１Ａ，１Ｂに、互いに逆の出力特性を持たせることにより、互いの出力特性が相殺され、ＰＳＲＲ特性をより一層向上させることができる。
【００２９】
なお、上記説明において、基準電圧出力回路１Ａは「正の特性」を持ち、基準電圧出力回路１Ｂは「負の特性」を持つものとしたが、これと逆に、基準電圧出力回路１Ａは「負の特性」を持ち、基準電圧出力回路１Ｂは「正の特性」を持つようにしてよい。
【００３０】
また、本実施形態に係る電源電圧変動除去回路１０Ｂについても、第１の実施形態での説明と同様に、ｎ個（ｎは３以上の整数）の基準電圧出力回路を直列に接続するように構成してもよい。この場合、ｎ個の基準電圧出力回路のうち少なくとも２つが、互いに逆の特性を持つものであれば、本実施形態による同様の効果を得ることができる。
【００３１】
（第３の実施形態）
図６は、本発明の第３の実施形態に係る電源電圧変動除去回路１０Ｃの構成を示す。本実施形態に係る電源電圧変動除去回路１０Ｃは、第１の実施形態に係る電源電圧変動除去回路１０に、電圧検知回路３を追加したものである。
【００３２】
電圧検知回路３は、基準電圧ＶREF2を検知し、この基準電圧ＶREF2の変化を抑制するように、基準電圧出力回路１−１における抵抗やダイオードの値を変化させ、出力特性を調整する。つまり、電圧検知回路３は、基準電圧ＶREF2の出力値に基づいて、基準電圧出力回路１−１にフィードバックをかける。
【００３３】
以下、電源電圧変動除去回路１０Ｃの動作について、図７を参照しながら説明する。
【００３４】
同図（ａ）は、基準電圧出力回路１−１の出力特性を示すグラフである。また、同図（ｂ）は、電圧検知回路３によって調整されることにより、逆の出力特性を持つようになった基準電圧出力回路１−１の出力特性を示すグラフである。
【００３５】
基準電圧出力回路１−１が同図（ａ）の出力特性を持つとき、同図（ｃ）に示すように、電源電圧ＶDDの増加に伴い基準電圧ＶREF2も増加する。そして、電源電圧ＶDDがＶ１になったとき、基準電圧ＶREF2は上限値Ｖｕｐに達する。電圧検知回路３はこれを検知し、基準電圧出力回路１−１の出力特性を調整する。これにより、基準電圧出力回路１−１の出力特性は、同図（ｂ）のようになり、基準電圧ＶREF2は減少に転じ、上限値Ｖｕｐを超えることはない。
【００３６】
次に、電源電圧ＶDDの増加に伴い基準電圧ＶREF2が減少し続け、電源電圧ＶDDがＶ２になったとき、基準電圧ＶREF2は下限値Ｖｄｏｗｎに達する。電圧検知回路３はこれを検知し、基準電圧出力回路１−１の出力特性を調整する。これにより、基準電圧出力回路１−１の出力特性は、同図（ａ）のようになり、基準電圧ＶREF2は再び増加に転じ、下限値Ｖｄｏｗｎを下回ることはない。
【００３７】
以上、本実施形態によると、電圧検知回路３によって基準電圧ＶREF2がフィードバックされ、基準電圧出力回路１―１の出力特性が調整されることにより、基準電圧ＶREF2の変動を、上限値Ｖｕｐと下限値Ｖｄｏｗｎとの間に抑制することができる。これにより、電源電圧変動除去回路１０ＣのＰＳＲＲ特性をより一層向上させることができる。
【００３８】
なお、電圧検知回路３は、基準電圧ＶREF2を検知しているが、中間基準電圧である基準電圧ＶREF1を検知するようにしてもよい。また、電圧検知回路３は、基準電圧出力回路１−１の出力特性をフィードバック制御しているが、基準電圧出力回路１−２を制御するようにしてもよいし、基準電圧出力回路１−１，１−２の双方を制御するようにしてもよい。
【００３９】
なお、上記各実施形態に係る電源電圧変動除去回路１０，１０Ａ，１０Ｂ，１０Ｃは、通信機器回路２に代えて、無線回路、アナログ・デジタル変換回路、デジタル・アナログ変換回路など、ＰＳＲＲ特性に優れた基準電圧を必要とする回路に適用することが可能である。
【００４０】
【発明の効果】
以上、本発明によると、極めて容易な方法で、電源電圧の変動の影響を受けずに安定した基準電圧を得ることができる。これにより、ＰＳＲＲ特性に優れた電源電圧変動除去回路を、低コストで実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電源電圧変動除去回路の構成図である。
【図２】図１の電源電圧変動除去回路の出力特性を示すグラフである。
【図３】図１の電源電圧変動除去回路の変形例の構成図である。
【図４】本発明の第２の実施形態に係る電源電圧変動除去回路の構成図である。
【図５】図４の電源電圧変動除去回路の出力特性を示すグラフである。
【図６】本発明の第３の実施形態に係る電源電圧変動除去回路の構成図である。
【図７】図６の電源電圧変動除去回路の出力特性を示すグラフである。
【図８】従来の基準電圧出力回路の構成図である。
【符号の説明】
１０，１０Ａ，１０Ｂ，１０Ｃ  電源電圧変動除去回路
１，１−１，１−２，１−３，１−ｎ，１Ａ，１Ｂ  基準電圧出力回路
３  電圧検知回路
ＶDD  電源電圧（中間電源電圧）
ＶREF，ＶREF2，ＶREFn  基準電圧
ＶREF1，ＶREF2，ＶREFn-1  基準電圧（中間電源電圧、中間基準電圧）
【図１】
0003672886.tif 000002
【図２】
0003672886.tif 000003
【図３】
0003672886.tif 000004
【図４】
0003672886.tif 000005
【図５】
0003672886.tif 000006
【図６】
0003672886.tif 000007
【図７】
0003672886.tif 000008
【図８】
0003672886.tif 000009