(57)【特許請求の範囲】
【請求項１】
同調スイッチ・モード電源装置であって、
入力供給電圧源と、
前記入力供給電圧源に結合されるキャパシタンスとインダクタンスを含む同調共振回路と、
前記インダクタンスに結合され、周期的スイッチ制御信号に応答し、前記インダクタンスに電流パルスを発生し、負荷回路に結合される共振パルスを前記共振回路に発生し、前記電源装置の出力電圧を発生するためのトランジスタ・スイッチであって、前記トランジスタ・スイッチがターン・オフされると、前記共振パルスが、前記トランジスタ・スイッチの制御端子に帰還態様で結合され、前記トランジスタ・スイッチがターン・オンされつつある時に、前記トランジスタ・スイッチに電流が流れ始めると前記トランジスタ・スイッチの１対の主電流伝導端子間にほぼゼロ・ボルトの電圧が維持されてゼロ電圧スイッチングが得られるように、前記トランジスタ・スイッチがターン・オンされる時点を制御する、トランジスタ・スイッチと、
前記電源装置の前記出力電圧を前記出力電圧と基準レベルとの差を表わす誤差信号に従って制御するための前記誤差信号の信号源と、
所定の電流パルスおよび前記誤差信号に応答し、前記電源装置の前記出力電圧が、各電流パルスごとの制御に基づき、前記誤差信号に従って、電流モードで制御されるように前記スイッチ制御信号を発生する調整器とを含んでいる、同調スイッチ・モード電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチ・モードの電源に関するものである。
【０００２】
【従来の技術】
典型的な同調スイッチ・モードの電源（Ｓｗｉｔｃｈ−Ｍｏｄｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ：ＳＭＰＳ）は、入力される電源電圧を受け取るために、入力電源電圧端子に接続される直列構成のインダクタンスと二方向制御可能なスイッチを含んでいる。このスイッチは、トランジスタとダンパーダイオードの並列構成により形成される。同調用のコンデンサが前記インダクタンスに結合され、共振回路を形成する。駆動回路または制御回路がスイッチング・パルスを供給して、スイッチを交互に導通状態とカット・オフ状態にし、スイッチの導通状態の持続期間は、スイッチがカット・オフにされている期間の間に発生される発振を調整（ｒｅｃｔｉｆｉｃａｔｉｏｎ）することにより、出力電圧に依存して制御可能である。
【０００３】
このような同調スイッチ・モード電源では、ほぼ正弦波状に発振する大振幅の共振パルス電圧がインダクタンスに発生される。発振の周波数は共振回路の共振周波数により決定される。半サイクルの発振の完了後に、ダイオードは導通し、その半サイクルの発振を終わらせる。トランジスタは、ダイオードがすでに導通しているときにオンにされる。従って、トランジスタの遷移期間の間、ゼロ電圧がこのトランジスタに維持されるので、スイッチング損失は減じられる。更に、共振回路は、トランジスタがオフにされるとき、トランジスタに発生する電圧が過大になるのを防止する。
【０００４】
従来技術の同調スイッチ・モード電源の定電圧制御回路における調整器は誤差増幅器内に発生する誤差信号に応答し、二方向スイッチが導通している期間の長さを変え、それによって、インダクタンス内の電流のピーク値を制御する。このようにして、二方向スイッチがオフにされるとき発生される共振パルス電圧の振幅は制御され、出力電圧の調整が行われる。
【０００５】
【発明が解決しようとする課題】
従来技術による同調スイッチ・モード電源では、入力電源電圧の変動は比較的ゆっくりと補正され、不都合である。このような同調スイッチ・モード電源の制御回路の遅い応答時間は、主として、帰還制御ループの過渡応答により決定される。同調スイッチ・モード電源の応答時間を速めることが望ましい。
【０００６】
【課題を解決するための手段】
発明的特徴を具体化する同調スイッチ・モード電源は、各電流パルスごとの制御に基づき、電流モード制御で動作する。スイッチ内を流れる電流は、誤差信号により設定される閾値レベルに達すると終了する。誤差信号は、スイッチに結合されるインダクタンス内のピーク電流を実際に制御する。このようにして、制御回路は、誤差増幅器のダイナミック・レンジを使用せずに、入力電圧の変動をフィード・フォワードの態様で瞬時に補正する。このようにして、電流モード調整の利点と同調スイッチ・モード電源の利点の両方が得られる。
【０００７】
本発明の特徴を具体化する、同調スイッチ・モードの電源装置は、入力供給電圧源と同調共振回路を含んでいる。共振回路は、入力供給電圧源に供給されるコンデンサとインダクタンスを含んでいる。第１のトランジスタ・スイッチはインダクタンスに結合され、周期的なスイッチ制御信号に応答し、インダクタンス内に電流パルスを発生し、共振回路内に共振パルスを発生する。共振パルスは負荷回路に結合され、電源の出力を発生する。第１のトランジスタ・スイッチがオンにされている間、第１のトランジスタ・スイッチの１対の主電流伝導端子間にほぼゼロの電圧が維持される。第２の信号源は、第２の信号に従って電源の出力を制御するために使用される。調整器が電流パルスと第２の信号に応答し、スイッチ制御信号を発生する。電源の出力は、各電流パルスごとの制御に基づいて、第２の信号に従って、電流モードで制御される。
【０００８】
発明的特徴に従って、調整器は、再生スイッチを形成する１対のトランジスタを含み、トランジスタ・スイッチをオフにさせるトランジスタ・スイッチの制御信号の一部を発生する。再生スイッチは、トランジスタ・スイッチ内の電流パルスを表わす信号によりトリガされるラッチを形成する。有利なことに、制御信号の遷移は、ラッチ内の正帰還により速度が速められる。
【０００９】
もう１つの発明的特徴に従って、電源の出力電圧と基準レベルとの差を表わす誤差信号が１対のトランジスタの１つに結合され、ラッチのトリガ−閾値レベルを設定する。このようにして、有利なことに、この１対のトランジスタの１つは比較器としても動作する。
【００１０】
更に別の発明的特徴に従って、インダクタンスは変成器の第１の巻線を形成し、トランジスタが正帰還的に導通しているとき、入力電源電圧をトランジスタ・スイッチの制御端子に変成器結合させる。変成器結合された入力電源電圧は、トランジスタ・スイッチ内の電流が再生スイッチの閾値レベルを超えない限り、トランジスタ・スイッチを導通状態に維持する。共振パルスはラッチに変成器結合され、再生スイッチをオフにする。共振パルスは、また、正帰還的にトランジスタ・スイッチの制御端子にも変成器結合され、再生スイッチをバイパスし、再生スイッチがオフにされた後、トランジスタ・スイッチを非導通状態に維持する。
特許請求の範囲に記載された事項と実施例との対応関係を、図面で使われている参照符号で示すと次の通りである。
同調スイッチ・モード電源装置であって、
入力供給電圧（ＲＡＷ  Ｂ＋）源と、
前記入力供給電圧源に結合されるキャパシタンス（Ｃ６）とインダクタンス（Ｌ１）を含む同調共振回路と、
前記インダクタンスに結合され、周期的スイッチ制御信号（ＶＧ）に応答し、前記インダクタンスに電流パルスを発生し、負荷回路に結合される共振パルス（ＶＤ）を前記共振回路に発生し、前記電源装置の出力電圧（ＶＯＵＴ）を発生するためのトランジスタ・スイッチ（Ｑ３）であって、前記トランジスタ・スイッチがターン・オフされると、前記共振パルスが、前記トランジスタ・スイッチの制御端子に帰還態様で結合され、前記トランジスタ・スイッチがターン・オンされつつある時に、前記トランジスタ・スイッチに電流が流れ始めると前記トランジスタ・スイッチの１対の主電流伝導端子（コレクタ−エミッタ）間にほぼゼロ・ボルトの電圧が維持されてゼロ電圧スイッチングが得られるように、前記トランジスタ・スイッチがターン・オンされる時点を制御する、トランジスタ・スイッチ（Ｑ３）と、
前記電源装置の前記出力電圧を前記出力電圧と基準レベルとの差を表わす誤差信号（ＶＥＱ２）に従って制御するための前記誤差信号の信号源と、
所定の電流パルス（ＩＬ１）および前記誤差信号に応答し、前記電源装置の前記出力電圧が、各電流パルスごとの制御に基づき、前記誤差信号に従って、電流モードで制御されるように前記スイッチ制御信号を発生する調整器（３１、Ｒ１２）とを含んでいる、同調スイッチ・モード電源装置。
発明の効果
同調スイッチ・モード電源の応答時間を速めることができる。
【００１１】
【発明の実施の形態】
図１は、本発明の特徴を具体化する同調スイッチ・モード電源１００を示す。図１において、トランジスタ・スイッチとして動作するＮ型ＭＯＳパワートランジスタＴｒは、ドレイン電極が、変成器Ｔ１の１次巻線Ｌ１を介して、入力供給直流（ＤＣ）電圧Ｂ＋の端子２０に結合される。或る回路構成（図示せず）では、この変成器は絶縁変成器として使用することもできる。電圧Ｂ＋は、例えば、主電源電圧（図示せず）を整流するブリッジ整流器に結合されるフィルタ・コンデンサから得られる。
【００１２】
トランジスタＴｒのソース電極は、電流センサまたはサンプリング抵抗を介して結合される。スイッチとして動作するダンパーダイオードＤ６は、トランジスタＴｒと並列に結合され、トランジスタＴｒと同じパッケージの中に含まれ、二方向スイッチ２２を形成する。コンデンサＣ６は、ダイオードＤ６と並列に巻線Ｌ１と直列に結合され、スイッチ２２が非導通状態のとき、巻線Ｌ１のインダクタンスと共に共振回路２１を形成する。
【００１３】
変成器Ｔ１の２次巻線Ｌ２は、ピーク整流ダイオードＤ８のアノードに結合され且つ接地され、ダイオードＤ８のカソードに結合されているフィルタ・コンデンサＣ１０に出力電圧ＶOUT を発生する。電圧ＶOUT は負荷回路（図示せず）に結合される。誤差増幅器２３は比較器用トランジスタＱ４を含み、Ｑ４のベース電極は、抵抗Ｒ１５とＲ１７で形成される電圧ＶOUT の分圧器に結合され、ここで電圧ＶSENSE が発生される。電圧ＶSENSE は電圧ＶOUT の対応する部分に等しく、従って電圧ＶOUT に比例する。
【００１４】
トランジスタＱ４のエミッタ電極は、利得を決める抵抗Ｒ１６を介して、誤差増幅器２３の基準電圧ＶREF を発生するツェナー・ダイオードＤ９に結合される。ダイオードＤ９は、直列に結合された抵抗Ｒ１３とＲ１４を介して、電圧ＶOUT で作動される。フォト・カプラＩＣ１は、トランジスタＱ４のコレクタと、抵抗Ｒ１３とＲ１４間の接続端子との間に結合される発光ダイオードを含んでいる。フォト・カプラＩＣ１のトランジスタのエミッタ電極は、抵抗Ｒ４を介して負の直流電圧Ｖ３に結合される。フォト・カプラＩＣ１のトランジスタのコレクタ電極はコンデンサＣ３に結合される。図に示されていない回路で、フォト・カプラＩＣ１は絶縁用に使用できる。フォト・カプラＩＣ１の誤差コレクタ電流は、電圧ＶSENSE が基準電圧ＶREF を上回る量、従って、これら２つの電圧の差を表わす。
【００１５】
比較器トランジスタＱ２は、ベース電極が、抵抗Ｒ１１を介して、トランジスタＴｒのソース電極と電流センサ抵抗Ｒ１２間の接続端子に結合される。トランジスタＱ２はトランジスタＱ２のベース電圧ＶBQ2 を、トランジスタＱ２のエミッタに発生される誤差電圧ＶEQ2 と比較する。電圧ＶBQ2 は、トランジスタＴｒ内のソース・ドレイン間電流ＩＤに比例する第１の部分を含んでいる。直流電圧Ｖ２は抵抗Ｒ６を介してトランジスタＱ２のベースに結合され、抵抗Ｒ１１の両端に電圧ＶBQ2 の第２の部分を発生する。
【００１６】
直流電圧Ｖ２は、また、抵抗Ｒ５を介して、コンデンサＣ３で形成される帰還ループ・フィルタに結合され、コンデンサＣ２を充電する電流源を形成する。誤差信号ＩｅはコンデンサＣ３に結合され、コンデンサＣ３を放電させる。ダイオードＤ５はトランジスタＱ２のエミッタと大地間に結合される。ダイオードＤ５は、電圧ＶEQ2 をダイオードＤ５の順方向電圧に制限し、且つトランジスタＴｒ内の最大電流を制限する。
【００１７】
トランジスタＱ２のコレクタ電極は、トランジスタＱ１のベース電極に結合され、トランジスタＱ１のコレクタ電極は、トランジスタＱ２のベース電極に結合され、再生スイッチ３１を形成する。トランジスタＴｒの制御電圧ＶＧは、再生スイッチ３１の出力端子を形成するトランジスタＱ１のエミッタで発生され、抵抗Ｒ１０を介してトランジスタＴｒのゲート電極に結合される。
【００１８】
変成器Ｔ１の２次巻線Ｌ３は抵抗Ｒ９を介して結合され、交流（ＡＣ）電圧Ｖ１を発生する。電圧Ｖ１は、コンデンサＣ４と抵抗Ｒ８を介してトランジスタＱ１のエミッタにＡＣ結合され、トランジスタＴｒの駆動電圧ＶＧを発生する。ＡＣ結合された電圧Ｖ１は、コレクタ抵抗Ｒ７を介してトランジスタＱ２のコレクタ電極に結合されると共に、トランジスタＱ１のベース電極に結合される。電圧Ｖ１はまた、ダイオードＤ２で整流されて電圧Ｖ３を発生し、ダイオードＤ３で整流されて電圧Ｖ２を発生する。
【００１９】
電源電圧Ｂ＋と、巻線Ｌ３から遠く離れているコンデンサＣ４の端子３０との間に結合される抵抗Ｒ３は、電源がオンになるとすなわち始動すると直ちにコンデンサＣ４を充電する。トランジスタＴｒのゲート電極の電圧ＶＧがＭＯＳトランジスタＴｒの閾値電圧を超えると、トランジスタＴｒは導通し、トランジスタＴｒのドレイン電圧ＶＤを減少させる。その結果、電圧Ｖ１は正になり、電圧ＶＧを増強し、トランジスタＴｒを、正帰還的に、完全にオン状態に維持する。
【００２０】
図２のａ〜ｃは、図１の同調スイッチ・モード電源１００の動作を説明するのに役立つ波形を示す。図１および図２のａ〜ｃで類似した記号および番号は類似した要素または機能を示す。
【００２１】
図２のｃの周期Ｔの期間ｔ０〜ｔ１の間に、図１の導通トランジスタＴｒの電流ＩＤは上昇するランプ波となり、変成器Ｔ１の巻線Ｌ１のインダクタンス内に磁気エネルギを貯える。図２のｃの時刻ｔ１で、抵抗Ｒ１２に生じる電圧から得られる上昇ランプ波部分を含んでいる、図１の電圧ＶBQ2 は、再生スイッチ３１のトリガ・レベル（電圧ＶEQ2 により決定される）を超え、トランジスタＱ２をオンにする。電流はトランジスタＱ１のベースに流れ、再生スイッチ３１はトランジスタＴｒのゲート電極に低いインピーダンスを与える。その結果、図２のａのゲート電極電圧ＶＧはゼロ・ボルト近くに低下し、図１のトランジスタＴｒをオフにする。トランジスタＴｒがオフになると、図２のｂのドレイン電圧ＶＤは増加し、図１の電圧Ｖ１（巻線Ｌ３から結合される）を減少させる。ゲート・ソース間静電容量ＣＧ内に貯えられた電荷は、図２のａの時刻ｔ２まで、ラッチ・モードの動作を維持する。
【００２２】
本発明の特徴に従って、電圧ＶＧが、図１のトランジスタＱ１に充分なコレクタ電流を維持するために必要とされるよりも小さくなると、トランジスタＱ２のベース電極は順方向に導通しなくなり、その結果、再生スイッチ３１のラッチ動作モードは不能となる。その後、電圧Ｖ１は減少し続けるので、図２のａの電圧ＶＧの負の部分４０により、トランジスタＴｒはオフの状態に維持される。
【００２３】
トランジスタＴｒがオフになると、ドレイン電圧ＶＤは、図２のｂに示すように、時刻ｔ１〜ｔ２の期間の間増加する。図１のコンデンサＣ６は電圧ＶＤの増加率を制限して、トランジスタＴｒが完全に非導通状態になってから、電圧ＶＤがかなりゼロ・ボルト以上に増加するようにする。それにより、スイッチング損失および放出されるスイッチング・ノイズが有利に減少される。
【００２４】
コンデンサＣ６と巻線Ｌ１を含む共振回路２１は、トランジスタＴｒがオフになっている期間ｔ１〜ｔ３の間、発振する。コンデンサＣ６は電圧ＶＤの最大レベルを制限する。従って、有利なことに、スナッバーダイオードおよび抵抗は必要とされないので、効率は改善され、スイッチング・ノイズは減じられる。
【００２５】
図２のｂの時刻ｔ３より前に電圧ＶＤが低下すると、電圧Ｖ１（図１）は正の電圧になる。時刻ｔ３で、電圧ＶＤはゼロ・ボルトに近く、わずかに負になり、ダンパーダイオードＤ６がオンになって電圧ＶＤ（図２のｂ）をほぼゼロ・ボルトにクランプする。従って、共振回路２１（図１）は半サイクルの発振を呈する。時刻ｔ３の後に電圧ＶＧ（図２のａ）は、上述のように電圧Ｖ１の極性が変化するので、ますます正になる。
【００２６】
有利なことに、その後、トランジスタＴｒがオンになるのは、電圧ＶＤがほぼゼロ・ボルトになる時刻ｔ３の後まで、或る遅延時間（抵抗Ｒ８とゲート容量ＣＧの時定数により定められる）だけ遅延される。従って、被るターン・オン損失は最小となり、スイッチング・ノイズは減じられる。
【００２７】
フィルタ・コンデンサＣ３における電圧ＶEQ2 を変化させることにより、電圧ＶOUT の負帰還調整が達成される。電圧ＶOUT に比例する電圧ＶSENSE がＶREF よりも大きいとき、電流ＩｅはコンデンサＣ３を放電させ、電圧ＶEQ2 を低下させる。それ故、比較器トランジスタＱ２の閾値レベルは減少する。その結果、トランジスタＴｒにおける電流ＩＤのピーク値、および負荷回路（図示せず）に供給される電力は減少する。一方、電圧ＶSENSE が電圧ＶREF より小さいとき、電流Ｉｅはゼロであり、抵抗Ｒ５中の電流は電圧ＶEQ2 を増加させる。その結果、トランジスタＴｒにおける電流ＩＤのピーク値、および負荷回路（図示せず）に供給される電力は増加する。
【００２８】
別の発明的特徴に従って、同調スイッチ・モード電源１００は、各電流パルスごとの制御に基づいて、電流モード制御で動作する。図２のｃの期間ｔ０〜ｔ１の間に電流ＩＤの電流パルスは、トランジスタＴｒ内を流れ、トランジスタＱ２の閾値レベル（電圧ＶEQ2 により決定され、且つ誤差信号を形成する誤差電流Ｉｅにより設定される）に達する時刻ｔ１で終了する。誤差信号は、巻線Ｌ１のインダクタンス内を流れる電流ＩＤの電流パルスのピーク電流を実際に制御する。有利なことに、この制御回路は、誤差増幅器２３のダイナミック・レンジを使用せずに、入力電圧Ｂ＋の変動をフィード・フォワード的に瞬時に補償する。このようにして、電流モードの調整の利点と、同調スイッチ・モード電源の利点の両方が得られる。
【００２９】
前述したように、直流電圧Ｖ２は抵抗Ｒ６を介してトランジスタＱ２のベースに結合され、抵抗Ｒ１１に電圧ＶBQ2 の第２の部分を発生する。図２のｃの期間ｔ０〜ｔ１の間に、電圧Ｖ２は、電圧Ｂ＋に変成器Ｔ１の巻線Ｌ３とＬ１の巻数比を掛けた値に等しくなる。
【００３０】
更に別の発明的特徴に従って、トランジスタＱ２の閾値レベルは、電圧Ｖ２に応じて変化し、従って、電圧Ｂ＋に応じて変化する。従って、電流ＩＤのピーク値も電圧Ｂ＋に応じて変化する。有利なことに、この特徴は、一定の電力を伝達するＳＭＰＳ１００の性能を維持する傾向があるので、高い交流主供給電圧（図示せず）で過大な電力が伝達されることはない。
【００３１】
更に別の発明的特徴に従って、異常に低い入力電圧での始動は、アノードがトランジスタＱ１のベースに結合されカソードが分圧器３６の接続端子３５に結合されるダイオードＤ４により阻止される。分圧器３６は、電圧Ｂ＋と大地間に結合され、抵抗Ｒ１とツェナー・ダイオードＤ１と抵抗Ｒ２の直列構成を含み、端子３５はツェナー・ダイオードＤ１と抵抗Ｒ２間に結合される。入力電圧Ｂ＋が低いとき、ツェナー・ダイオードＤ１はオフになり、端子３５における電圧Ｖ４はダイオードＤ４を導通させ、トランジスタＱ１をオンにし、トランジスタＴｒを不能にする。一方、電圧Ｂ＋が通常レベルにあるとき、ダイオードＤ１は導通しており、ダイオードＤ４は逆バイアスされ、回路の動作に影響を及ぼさない。
【００３２】
【発明の効果】
電流モード調整の利点と同調スイッチ・モード電源の利点の両方が得られる。
【図面の簡単な説明】
【図１】本発明の特徴を具体化する同調型ＳＭＰＳ（スイッチ方式の電源）を例示する。
【図２】図１の同調型ＳＭＰＳを説明するのに役立つ波形を例示する。
【符号の説明】
２０    入力直流電源電圧Ｂ＋の端子
２１    共振回路
２２    二方向性スイッチ
２３    誤差増幅器
３０    コンデンサＣ４の端子
３１    再生スイッチ
３５    分圧器３６の接続端子
３６    分圧器
１００    同調型ＳＭＰＳ（スイッチ方式の電源）
【図１】
0003657715.tif 000002
【図２】
0003657715.tif 000003