(57)【特許請求の範囲】
【請求項１】
記録媒体の複数のトラックから同時に再生された再生情報をサンプリングするためのサンプリングクロック信号を各チャンネル毎に生成するディジタル位相ロックループ回路であって、
位相ロック状態における各チャンネルの周波数と許容周波数範囲とを比較して、前記各チャンネルの周波数のうち、前記許容周波数範囲外の周波数を含まない周波数の平均値を演算し、その演算結果を位相ロックループにフィードバックするとともに、１以上のチャンネルの周波数が許容周波数範囲外であれば、チャンネル毎に周波数エラー信号を出力する平均周波数演算回路と、
前記平均周波数演算回路からいずれか１以上のチャンネルの周波数エラー信号が出力されたときに、エラーの発生したチャンネルのみを再同期させる同期制御回路と、を備えたことを特徴とする、ディジタル位相ロックループ回路。
【請求項２】
前記同期制御回路は、再同期に際して、前記平均周波数演算回路によって演算された平均周波数を用いて、引込みモードにより高速に再同期を行うことを特徴とする、請求項１に記載のディジタル位相ロックループ回路。
【請求項３】
前記平均周波数演算回路により演算された平均周波数を用いて、速度変動を検出する速度変動検出回路を更に備えたことを特徴とする、請求項１又は２に記載のディジタル位相ロックループ回路。
【請求項４】
前記速度変動検出回路は、前記平均周波数の所定時間内における変化率を検出することにより速度変動を検出するものであることを特徴とする、請求項３に記載のディジタル位相ロックループ回路。
【請求項５】
前記速度変動検出回路は、前記平均周波数演算回路によって演算された平均周波数の所定時間内における変動幅と許容変動範囲とを比較し、許容変動範囲外であれば、速度エラー信号を出力することを特徴とする、請求項３又は４に記載のディジタル位相ロックループ回路。
【請求項６】
前記速度変動検出回路は、前記所定時間を任意に変更可能であることを特徴とする、請求項３又は４に記載のディジタル位相ロックループ回路。
【発明の詳細な説明】
技術分野
本発明は、磁気テープ装置の読取ヘッドから得られる再生情報をサンプリングするためのサンプリングクロック信号を生成するのに特に好適なディジタル位相ロックループ回路に関する。
背景技術
光ディスク、光磁気ディスク、磁気ディスク、あるいは磁気テープなどの記録媒体に記録されている情報を再生するに際しては、読取ヘッドから得られる再生情報としてのパルス列に同期したサンプリングクロック信号を生成する必要がある。
このようなサンプリングクロック信号を生成するのに、位相ロックループ回路が広く採用されている。位相ロックループ回路には、アナログ方式の回路とディジタル方式の回路とが存在していた。ディジタル方式の回路にも、発振器部分などにアナログ部品を使用したものと、アナログ部品を使用せずに完全にディジタル化されたものとが存在していた。
これらの位相ロックループ回路のうち、完全にディジタル化された位相ロックループ回路は、高密度に集積化でき、しかも各種の調整を行わなくてもよいという利点を有している。このような位相ロックループ回路の一例は、たとえば米国特許第５，４４２，３１５号に開示されている。
しかし、従来のこのようなディジタル位相ロックループ回路では、特に磁気テープ装置の再生回路に採用した場合、様々な不都合が発生する。
たとえば、磁気テープ装置では、磁気テープ自体の媒体欠陥や、磁気ヘッドへの塵埃の付着に起因して、再生情報が得られないドロップアウトという現象が発生する。このようなドロップアウトが発生すると、位相ロックループ回路は、ロックすべき入力周波数および位相が正常な状態から外れてしまい、ロックが外れることになる。従来の位相ロックループ回路では、このようなロック外れを各チャンネル毎に検出する機能を備えていなかった。しかも、ドロップアウトによりロックが外れた後、正規の再生情報が入力されても、自走周波数が入力に対してずれていることから、容易に再同期できず、ロック状態への復帰時間が長い。
また、磁気テープ装置では、磁気テープを磁気ヘッドに接触させながら走行させるので、走行用電動機の性能、走行用電動機の励磁電流の変動、テープテンションの変動、あるいは塵埃の付着による磁気テープと磁気ヘッドとの間の摩擦抵抗の変動などに起因して、磁気テープの走行速度が変動する。この走行速度の変動は、各種のディスクの回転速度の変動と比較して、特に大きい。
走行速度の変動は、書込時と読出時とで同じように発生するとは限らず、互いに逆方向に発生することもある。この場合、書込時の走行速度と読出時の走行速度とが極端に相違する結果となり、位相ロックループ回路が追従できなくなってしまうおそれがある。
従って、書込時に同時に読取を行いながら、走行速度の変動を常に監視し、走行速度が所定範囲を越えて変動した場合、一旦磁気テープを巻き戻して、再書込を行うような処置を施す必要がある。ところが、従来のディジタル位相ロックループ回路では、記録媒体の走行速度の変動を監視する機能が存在しなかった。
発明の開示
そこで、本発明の目的は、各チャンネル毎にロック外れを迅速に検出できるディジタル位相ロックループ回路を提供することにある。
また、本発明の別の目的は、再生情報の再生速度を常に監視できるディジタル位相ロックループ回路を提供することにある。
本発明の第１の側面によれば、記録媒体の複数のトラックに記録されたデータを同時に読み出すことが可能な読出回路に備えられ、読出データをサンプリングするためのサンプリングクロック信号を各チャンネル毎に生成するディジタル位相ロックループ回路であって、位相ロック状態における各チャンネルの周波数の平均値を演算し、その演算結果を位相ロックループにフィードバックする平均周波数演算回路を備え、平均周波数演算回路は、１以上のチャンネルの周波数が許容周波数範囲外であれば、チャンネル毎に周波数エラー信号を出力する構成としたことを特徴とする、ディジタル位相ロックループ回路が提供される。
好ましい実施形態においては、平均周波数演算回路は、各チャンネルの周波数と許容周波数範囲とを比較し、１以上のチャンネルの周波数が許容周波数範囲外であれば、チャンネル毎に周波数エラー信号を出力する比較器を有している。
他の好適な実施形態においては、平均周波数演算回路は、各チャンネルの周波数のうち、許容周波数範囲外の周波数を含まない周波数の平均値を演算する。
他の好ましい実施形態においては、許容周波数範囲は、平均周波数演算回路によって演算された平均周波数と、レジスタに設定された設定値とに基づいて決定され、レジスタへの設定値は、任意に変更可能である。
他の好ましい実施形態においては、周波数エラー信号は、トラッキングモード時以外のときに、ゲート回路によりマスクされる。
他の好ましい実施形態においては、平均周波数演算回路は、複数のチャンネルの周波数を、各組が複数のチャンネルの周波数を含む複数の組に区分し、各組の周波数値を加算して新たな組を生成するという動作を繰り返すことにより、複数のチャンネルの周波数値の総和を求める。
他の好ましい実施形態においては、平均周波数演算回路は、位相ロックすべき周波数の校正を行うキャリブレーションモード時にリセットされる。
他の好ましい実施形態においては、平均周波数演算回路は、複数のチャンネルの全てがトラッキングモード以外のモードになったときに、その直前の平均周波数値を保持する保持回路を有する。
他の好ましい実施形態においては、平均周波数演算回路からいずれか１以上のチャンネルの周波数エラー信号が出力されたときに、エラーの発生したチャンネルのみを再同期させる。
他の好ましい実施形態においては、再同期に際して、平均周波数演算回路によって演算された平均周波数を用い、引込みモードにより高速に再同期を行う。
本発明の第２の側面によれば、記録媒体の複数のトラックに記録されたデータを同時に読み出すことが可能な読出回路に備えられ、読出データをサンプリングするためのサンプリングクロック信号を各チャンネル毎に生成するディジタル位相ロックループ回路であって、位相ロック状態における各チャンネルの周波数の平均値を演算し、その演算結果を位相ロックループにフィードバックする平均周波数演算回路を備え、平均周波数演算回路は、演算結果である平均周波数の所定時間内における変化率を検出する速度変動検出回路を有する構成としたことを特徴とする、ディジタル位相ロックループ回路が提供される。
好ましい実施の形態においては、速度変動検出回路は、平均周波数演算回路によって演算された平均周波数の所定時間内における変動幅と許容変動範囲とを比較し、許容変動範囲外であれば、速度エラー信号を出力する比較器を有する。
他の好ましい実施の形態においては、速度変動検出回路は、所定時間を任意に変更可能である。
本発明の種々な特徴及び利点は、以下に添付図面に基づいて説明する実施形態より明らかになるであろう。
【図面の簡単な説明】
図１は、本発明の一実施形態におけるディジタル位相ロックループ回路の回路ブロック図である。
図２は、図１に示すディジタル位相ロックループ回路に備えられたＧＡＣ回路の回路ブロック図である。
図３は、図１に示すディジタル位相ロックループ回路の再同期動作を説明するタイミングチャートである。
図４は、図２に示すＧＡＣ回路に備えられたテープ速度変動検出回路の回路ブロック図である。
図５Ａ〜図５Ｄは、図４に示すテープ速度変動検出回路のサンプリング動作を説明するタイミングチャートである。
発明を実施するための最良の形態
以下、本発明の一実施形態を図１〜図５に基づいて説明する。
本発明の一実施形態におけるディジタル位相ロックループ回路は、図１のように、８個のＤＴＧ（digital time generation）回路１１〜１８、８個のＢＳＡＤＰＬＬ（bit stream asynchronous digital phase locked loop）回路２１〜２８、８個のＤＲＵ（data recovery unit）回路３１〜３８、１個のＧＡＣ（grobal average clock）回路４、１個のインターフェイス回路５、１個のレジスタファイル６、および１個の２分周回路７を備えている。
このディジタル位相ロックループ回路は、完全にディジタル化された位相ロックループ回路であって、磁気テープ装置の読取ヘッドから得られる再生情報をサンプリングするためのサンプリングクロック信号を生成するために用いられている。また、磁気テープは１２８トラックであり、磁気ヘッドは、１６トラックを同時に読み書きできるように設けられている。すなわち、１つのトラックを順方向に読み書きするための１個ずつの書込ヘッドおよび読取ヘッドと、１つのトラックを逆方向に読み書きするための１個ずつの書込ヘッドおよび読取ヘッドとからなる、合計４個の磁気ヘッドを１組として、１６組の磁気ヘッドが設けられている。
また、図１に示す回路は、１個のＩＣ（integrated circuit）に内蔵されており、２個のＩＣによって１６チャンネルの再生情報を処理するようになされている。もちろん、１個のＩＣによって１６チャンネルの再生情報を処理できるように構成してもよい。
ＤＴＧ回路１１〜１８は、信号ＰＫＰＬＳ１〜ＰＫＰＬＳ８が入力されることにより、相対位置信号とＰＫＰＬＳ検出信号とをＢＳＡＤＰＬＬ回路２１〜２８に出力する。信号ＰＫＰＬＳ１〜ＰＫＰＬＳ８は、読取ヘッドから得られる再生パルスが「１」のときにハイレベルになる信号である。相対位置信号は、信号ＰＫＰＬＳ１〜ＰＫＰＬＳ８の基準クロック信号１ＸＣＬＯＣＫに対する相対的な位置を、６ビットのバイナリデータで表した信号である。
ＢＳＡＤＰＬＬ回路２１〜２８は、ＤＴＧ回路１１〜１８からの相対位置信号およびＰＫＰＬＳ検出信号と、ＧＡＣ回路４からの平均周波数値に応じた信号ＧＡＣとが入力されることにより、信号ＰＫＰＬＳ１〜ＰＫＰＬＳ８の位相に応じた入力位相推定信号とＰＬＬ位相インテグレータ出力位相信号とをＤＲＵ回路３１〜３８に出力するとともに、信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８をＧＡＣ回路４に出力する。信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８は、信号ＰＫＰＬＳ１〜ＰＫＰＬＳ８の周波数に対応しており、符号ビットを含めて１５ビットのデータである。信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８は、信号ＰＫＰＬＳ１〜ＰＫＰＬＳ８の周波数に応じた位相ロック状態における周波数が基準クロック信号１ＸＣＬＯＣＫの周波数と等しいときに、その値が０になるように設定されている。
ＤＲＵ回路３１〜３８は、ＢＳＡＤＰＬＬ回路２１〜２８からの入力位相推定信号とＰＬＬ位相インテグレータ出力位相信号とが入力されることにより、再生情報に応じた信号ＰＤＡＴＡ１〜ＰＤＡＴＡ８とそのサンプリングクロック信号ＰＣＬＫ１〜ＰＣＬＫ８とを出力する。
ＧＡＣ回路４は、ＢＳＡＤＰＬＬ回路２１〜２８からの信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８が入力されることにより、８チャンネル分の信号ＰＫＰＬＳ１〜ＰＫＰＬＳ８の平均周波数を検出して信号ＧＡＣを出力する。またＧＡＣ回路４は、所定時間内における信号ＧＡＣの変動幅が許容範囲を越えたときに、速度エラー信号ＳＰＣＨＮＧを出力する。
インターフェイス回路５は、ディジタル位相ロックループ回路と外部の回路との間の通信を制御する。
レジスタファイル６は、図外のＣＰＵ（central processing unit）から供給される各種の設定値を保持する多数のレジスタを備えている。
２分周回路７は、クロック信号２ＸＣＬＫを２分周して基準クロック信号１ＸＣＬＫを生成する。
ＧＡＣ回路４は、図２のように、８個の比較器１１１〜１１８、６個の加算器１２１〜１２６、８個のレジスタ１３１〜１３８、入力チャンネル数決定回路１４、ＧＡＣ生成回路１５、周波数エラー値設定回路１６、ゲート回路１７、８個のＡＮＤ回路１８１〜１８８、およびＯＲ回路１９を備えている。なお図２には、テープ速度変動検出回路を図示していない。
入力チャンネル数決定回路１４は、加算器２１、７個のＡＮＤ回路２２１〜２２７、２個のＯＲ回路２３１，２３２、およびインバータ２４を備えている。
ＧＡＣ生成回路１５は、レジスタ２６を備えている。
比較器１１１〜１１８は、ＢＳＡＤＰＬＬ回路２１〜２８からの信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８と、周波数エラー値設定回路１６からの周波数許容上限値および周波数許容下限値とを各チャンネル毎に比較し、信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８が許容周波数範囲内に収まっていなければ、ゲート回路１７およびＡＮＤ回路１８１〜１８４にハイレベルの信号を出力する。比較器１１１，１１２は、加算器１２１に信号ＰＬＬｆｒｅｑ１，ＰＬＬｆｒｅｑ２を出力する。比較器１１３，１１４は、加算器１２２に信号ＰＬＬｆｒｅｑ３，ＰＬＬｆｒｅｑ４を出力する。比較器１１５，１１６は、加算器１２３に信号ＰＬＬｆｒｅｑ５，ＰＬＬｆｒｅｑ６を出力する。比較器１１７，１１８は、加算器１２４に信号ＰＬＬｆｒｅｑ７，ＰＬＬｆｒｅｑ８を出力する。
加算器１２１は、比較器１１１，１１２からの信号ＰＬＬｆｒｅｑ１，ＰＬＬｆｒｅｑ２を加算し、加算結果をＡＮＤ回路１８５に出力する。加算器１２２は、比較器１１３，１１４からの信号ＰＬＬｆｒｅｑ３，ＰＬＬｆｒｅｑ４を加算し、加算結果をＡＮＤ回路１８６に出力する。加算器１２３は、比較器１１５，１１６からの信号ＰＬＬｆｒｅｑ５，ＰＬＬｆｒｅｑ６を加算し、加算結果をＡＮＤ回路１８７に出力する。加算器１２４は、比較器１１７，１１８からの信号ＰＬＬｆｒｅｑ７，ＰＬＬｆｒｅｑ８を加算し、加算結果をＡＮＤ回路１８８に出力する。
加算器１２５は、レジスタ１３２に格納されたデータとレジスタ１３４に格納されたデータとを加算し、加算結果を入力チャンネル数決定回路１４のＡＮＤ回路２２６に出力する。加算器１２６は、レジスタ１３６に格納されたデータとレジスタ１３８に格納されたデータとを加算し、加算結果を入力チャンネル数決定回路１４のＡＮＤ回路２２７に出力する。
レジスタ１３１，１３３，１３５，１３７は、１ビットのレジスタであって、ＡＮＤ回路１８１〜１８４の出力が格納される。
レジスタ１３２，１３４，１３６，１３８は、１６ビットのレジスタであって、ＡＮＤ回路１８５〜１８８の出力が格納される。
入力チャンネル数決定回路１４は、ＧＡＣ生成回路１５に平均周波数信号ＧＡＣを演算するための情報を提供する。
ＧＡＣ生成回路１５は、入力チャンネル数決定回路１４からの情報に基づいて信号ＧＡＣを演算し、周波数エラー値設定回路１６およびＢＳＡＤＰＬＬ回路２１〜２８に出力する。ＧＡＣ生成回路１５は、レジスタファイル６からの信号ＧＡＣＥＮがハイレベルのときに有効に動作し、信号ＧＡＣＥＮがローレベルのときにはオール０を出力する。
周波数エラー値設定回路１６は、ＧＡＣ生成回路１５からの信号ＧＡＣとレジスタファイル６からの１３ビットの設定データとに基づいて、周波数許容上限値と周波数許容下限値とを演算し、それらを比較器１１１〜１１８に出力する。
ゲート回路１７は、レジスタファイル６からの信号ＧＡＣＥＮがハイレベルのときに、信号ＴＭＳＮＳに基づいて生成された信号ＰＨＯＫ１〜ＰＨＯＫ８のうちの１以上がハイレベルであれば、それに対応するチャンネルの比較器１１１〜１１８からの周波数エラー信号ＰＬＬＥＲＲ１〜８を出力する。信号ＴＭＳＮＳおよび信号ＰＨＯＫ１〜ＰＨＯＫ８については、後に詳述する。
ＡＮＤ回路１８１は、比較器１１１からの周波数エラー信号と比較器１１２からの周波数エラー信号との双方がハイレベルのときに、ＡＮＤ回路１８５およびレジスタ１３１にハイレベルの信号を出力する。
ＡＮＤ回路１８２は、比較器１１３からの周波数エラー信号と比較器１１４からの周波数エラー信号との双方がハイレベルのときに、ＡＮＤ回路１８６およびレジスタ１３３にハイレベルの信号を出力する。
ＡＮＤ回路１８３は、比較器１１５からの周波数エラー信号と比較器１１６からの周波数エラー信号との双方がハイレベルのときに、ＡＮＤ回路１８７およびレジスタ１３５にハイレベルの信号を出力する。
ＡＮＤ回路１８４は、比較器１１７からの周波数エラー信号と比較器１１８からの周波数エラー信号との双方がハイレベルのときに、ＡＮＤ回路１８８およびレジスタ１３７にハイレベルの信号を出力する。
ＡＮＤ回路１８５は、１６個のＡＮＤ素子により構成されており、ＡＮＤ回路１８１からハイレベルの信号が入力されたときに、加算器１２１からの１６ビットの加算結果をレジスタ１３２に出力する。
ＡＮＤ回路１８６は、１６個のＡＮＤ素子により構成されており、ＡＮＤ回路１８２からハイレベルの信号が入力されたときに、加算器１２２からの１６ビットの加算結果をレジスタ１３４に出力する。
ＡＮＤ回路１８７は、１６個のＡＮＤ素子により構成されており、ＡＮＤ回路１８３からハイレベルの信号が入力されたときに、加算器１２３からの１６ビットの加算結果をレジスタ１３６に出力する。
ＡＮＤ回路１８８は、１６個のＡＮＤ素子により構成されており、ＡＮＤ回路１８４からハイレベルの信号が入力されたときに、加算器１２４からの１６ビットの加算結果をレジスタ１３８に出力する。
ＯＲ回路１９は、信号ＰＨＯＫ１〜ＰＨＯＫ８のいずれか１以上がハイレベルのとき、ＧＡＣ生成回路１５のレジスタ２６にハイレベルの信号を出力する。
加算器２１は、レジスタ１３１，１３３，１３５，１３７に格納されたそれぞれ１ビットのデータを加算することにより信号ＣＯＮＴ１，ＣＯＮＴ２を生成し、それらをＡＮＤ回路２２３およびＧＡＣ生成回路１５に出力する。
ＡＮＤ回路２２１は、レジスタ１３１の内容とレジスタ１３３の内容とが双方共にハイレベルのときに、ＡＮＤ回路２２４にハイレベルの信号を出力する。
ＡＮＤ回路２２２は、レジスタ１３５の内容とレジスタ１３７の内容とが双方共にハイレベルのときに、ＡＮＤ回路２２５にハイレベルの信号を出力する。
ＡＮＤ回路２２３は、加算器２１からの信号ＣＯＮＴ１，ＣＯＮＴ２が双方共にハイレベルのときに、ＡＮＤ回路２２４，２２５およびインバータ２４にハイレベルの信号を出力する。
ＡＮＤ回路２２４は、ＡＮＤ回路２２１，２２３からの信号が双方共にハイレベルのときに、ＯＲ回路２３１にハイレベルの信号を出力する。
ＡＮＤ回路２２５は、ＡＮＤ回路２２２，２２３からの信号が双方共にハイレベルのときに、ＯＲ回路２３２にハイレベルの信号を出力する。
ＡＮＤ回路２２６は、１７個のＡＮＤ素子により構成されており、ＯＲ回路２３１からの信号がハイレベルのときに、加算器１２５の１７ビットの加算結果をＧＡＣ生成回路１５に出力する。
ＡＮＤ回路２２７は、１７個のＡＮＤ素子により構成されており、ＯＲ回路２３２からの信号がハイレベルのときに、加算器１２６の１７ビットの加算結果をＧＡＣ生成回路１５に出力する。
ＯＲ回路２３１は、ＡＮＤ回路２２４からの信号とインバータ２４からの信号とのうちの少なくとも一方がハイレベルのときに、ＡＮＤ回路２２８にハイレベルの信号を出力する。
ＯＲ回路２３２は、ＡＮＤ回路２２５からの信号とインバータ２４からの信号とのうちの少なくとも一方がハイレベルのときに、ＡＮＤ回路２２７にハイレベルの信号を出力する。
インバータ２４は、ＡＮＤ回路２２３からの信号を反転してＯＲ回路２３１，２３２に出力する。
レジスタ２６は、ＯＲ回路１９からの信号がハイレベルのときに動作し、ＯＲ回路１９からの信号がローレベルのときには、内容を変更せずに維持する。またレジスタ２６は、位相ロックすべき周波数の校正を行うための信号ＣＡＬＩＢＬＡＴＥがハイレベルになることによってリセットされる。
図２の各回路は、基準クロック信号１ＸＣＬＯＫに同期して動作する。各チャンネルの比較器１１１〜１１８に入力された信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８は、周波数エラー値設定回路１６からの周波数許容上限値および周波数許容下限値と比較される。
信号ＧＡＣの値をＡ、レジスタファイル６から周波数エラー値設定回路１６に供給される設定値をＢとすると、周波数許容上限値はＡ＋Ｂであり、周波数許容下限値はＡ−Ｂである。
信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８が周波数許容上限値と周波数許容下限値との間の許容周波数範囲内である場合、比較器１１１〜１１８からＡＮＤ回路１８１〜１８４にハイレベルの信号が出力される。
具体的には、比較器１１１，１１２からＡＮＤ回路１８１にハイレベルの信号が出力される。比較器１１３，１１４からＡＮＤ回路１８２にハイレベルの信号が出力される。比較器１１５，１１６からＡＮＤ回路１８３にハイレベルの信号が出力される。比較器１１７，１１８からＡＮＤ回路１８４にハイレベルの信号が出力される。
したがって、信号ＰＬＬｆｒｅｑ１，ＰＬＬｆｒｅｑ２の双方が許容周波数範囲内の場合に、ＡＮＤ回路１８１からＡＮＤ回路１８６およびレジスタ１３１にハイレベルの信号が出力される。信号ＰＬＬｆｒｅｑ３，ＰＬＬｆｒｅｑ４の双方が許容周波数範囲内の場合に、ＡＮＤ回路１８２からＡＮＤ回路１８６およびレジスタ１３３にハイレベルの信号が出力される。信号ＰＬＬｆｒｅｑ５，ＰＬＬｆｒｅｑ６の双方が許容周波数範囲内の場合に、ＡＮＤ回路１８３からＡＮＤ回路１８７およびレジスタ１３５にハイレベルの信号が出力される。信号ＰＬＬｆｒｅｑ７，ＰＬＬｆｒｅｑ８の双方が許容周波数範囲内の場合に、ＡＮＤ回路１８４からＡＮＤ回路１８８およびレジスタ１３７にハイレベルの信号が出力される。
一方、各チャンネルの比較器１１１〜１１８に入力された信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８は、加算器１２１〜１２４に出力される。
具体的には、比較器１１１，１１２に入力された信号ＰＬＬｆｒｅｑ１，ＰＬＬｆｒｅｑ２は、加算器１２１に出力され、加算器１２１によって加算され、ＡＮＤ回路１８５に出力される。比較器１１３，１１４に入力された信号ＰＬＬｆｒｅｑ３，ＰＬＬｆｒｅｑ４は、加算器１２２に出力され、加算器１２２によって加算され、ＡＮＤ回路１８６に出力される。比較器１１５，１１６に入力された信号ＰＬＬｆｒｅｑ５，ＰＬＬｆｒｅｑ６は、加算器１２３に出力され、加算器１２３によって加算され、ＡＮＤ回路１８７に出力される。比較器１１７，１１８に入力された信号ＰＬＬｆｒｅｑ７，ＰＬＬｆｒｅｑ８は、加算器１２４に出力され、加算器１２４によって加算され、ＡＮＤ回路１８８に出力される。
したがって、信号ＰＬＬｆｒｅｑ１，ＰＬＬｆｒｅｑ２の双方が許容周波数範囲内であれば、それらの加算結果がレジスタ１３２に格納される。信号ＰＬＬｆｒｅｑ３，ＰＬＬｆｒｅｑ４の双方が許容周波数範囲内であれば、それらの加算結果がレジスタ１３４に格納される。信号ＰＬＬｆｒｅｑ５，ＰＬＬｆｒｅｑ６の双方が許容周波数範囲内であれば、それらの加算結果がレジスタ１３６に格納される。信号ＰＬＬｆｒｅｑ７，ＰＬＬｆｒｅｑ８の双方が許容周波数範囲内であれば、それらの加算結果がレジスタ１３８に格納される。
レジスタ１３１，１３３，１３５，１３７の内容は、入力チャンネル数決定回路１４の加算器２１によって加算され、その加算結果が制御信号ＣＯＮＴ１，ＣＯＮＴ２としてＧＡＣ生成回路１５およびＡＮＤ回路２２３に供給される。
信号ＰＬＬｆｒｅｑ１，ＰＬＬｆｒｅｑ２と、信号ＰＬＬｆｒｅｑ３，ＰＬＬｆｒｅｑ４と、信号ＰＬＬｆｒｅｑ５，ＰＬＬｆｒｅｑ６と、信号ＰＬＬｆｒｅｑ７，ＰＬＬｆｒｅｑ８との、２個１組で合計４組の信号ＰＬＬｆｒｅｑのうち、双方の信号ＰＬＬｆｒｅｑが許容周波数範囲内である組数が３組の場合に、ＡＮＤ回路２２３からハイレベルの信号が出力される。
したがって、双方の信号ＰＬＬｆｒｅｑが許容周波数範囲内である組数が０，１，２，４組の場合には、インバータ２４からハイレベルの信号がＯＲ回路２３１，２３２に出力され、ＯＲ回路２３１，２３２からＡＮＤ回路２２６，２２７にハイレベルの信号が出力される。この結果、加算器１２５，１２６の加算結果がＡＮＤ回路２２６，２２７からＧＡＣ生成回路１５に出力される。
一方、双方の信号ＰＬＬｆｒｅｑが許容周波数範囲内である組数が３組の場合には、信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ４の全てが許容周波数範囲内のときに、ＡＮＤ回路２２１からＡＮＤ回路２２４にハイレベルの信号が出力され、ＡＮＤ回路２２４からＯＲ回路２３１にハイレベルの信号が出力されて、加算器１２５の加算結果がＡＮＤ回路２２６からＧＡＣ生成回路１５に出力される。また、信号ＰＬＬｆｒｅｑ５〜ＰＬＬｆｒｅｑ８の全てが許容周波数範囲内のときに、ＡＮＤ回路２２２からＡＮＤ回路２２５にハイレベルの信号が出力され、ＡＮＤ回路２２５からＯＲ回路２３２にハイレベルの信号が出力されて、加算器１２６の加算結果がＡＮＤ回路２２７からＧＡＣ生成回路１５に出力される。すなわち、双方の信号ＰＬＬｆｒｅｑが許容周波数範囲内である組数が３組の場合には、信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ４と信号ＰＬＬｆｒｅｑ５〜ＰＬＬｆｒｅｑ８とのうち、許容周波数範囲外の信号ＰＬＬｆｒｅｑを含まない２組４個の信号ＰＬＬｆｒｅｑの加算値のみがＧＡＣ生成回路１５に供給されることになる。
ＧＡＣ生成回路１５は、ＡＮＤ回路２２６，２２７からの加算値を加算し、加算器２１からの信号ＣＯＮＴ１，ＣＯＮＴ２の値に応じて、加算結果を除算することにより信号ＧＡＣを生成し、それをレジスタ２６に格納する。
すなわち下記表１のように、双方の信号ＰＬＬｆｒｅｑが許容周波数範囲内である組数が４組の場合には、全ての信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８の加算結果が得られるので、それを８で除算することにより信号ＧＡＣを求める。双方の信号ＰＬＬｆｒｅｑが許容周波数範囲内である組数が３組の場合には、上記のように許容周波数範囲内の４個の信号ＰＬＬｆｒｅｑの加算結果が得られるので、それを４で除算することにより信号ＧＡＣを求める。双方の信号ＰＬＬｆｒｅｑが許容周波数範囲内である組数が２組の場合には、許容周波数範囲内の４個の信号ＰＬＬｆｒｅｑの加算結果が得られるので、それを４で除算することにより信号ＧＡＣを求める。双方の信号ＰＬＬｆｒｅｑが許容周波数範囲内である組数が１組の場合には、許容周波数範囲内の２個の信号ＰＬＬｆｒｅｑの加算結果が得られるので、それを２で除算することにより信号ＧＡＣを求める。双方の信号ＰＬＬｆｒｅｑが許容周波数範囲内である組数が０組の場合には、加算結果が０になるので、いくらで除算しても同じ結果が得られるのであるが、信号ＣＯＮＴ１，ＣＯＮＴ２が許容周波数範囲内の組数が４組の場合と同じになるので、８で除算することにより信号ＧＡＣを求める。
0003688997.tif 000002
このように信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８を２個ずつ４組に分けて処理するのは、回路構成の簡略化のためである。
このように回路構成を簡略化した結果、たとえば各組の信号ＰＬＬｆｒｅｑのうちの一方が全て許容周波数範囲外の場合、信号ＧＡＣが０になってしまう。信号ＧＡＣが０ということは、平均周波数が基準クロック信号１ＸＣＬＯＣＫの周波数と等しいということである。このような場合でも残りの正常な信号ＰＬＬｆｒｅｑが許容周波数範囲外になってしまわないように、レジスタファイル６から周波数エラー値設定回路１６に供給される設定データの値が適切に決められている。
かくして得られた信号ＧＡＣは、周波数エラー値設定回路１６およびＢＳＡＤＰＬＬ回路２１〜２８にフィードバックされるとともに、ＧＡＣ回路４に内蔵されているテープ速度変動検出回路に供給される。
信号ＰＬＬｆｒｅｑ１〜ＰＬＬｆｒｅｑ８が許容周波数範囲外の場合、比較器１１１〜１１８からゲート回路１７を介してローレベルの周波数エラー信号ＰＬＬＥＲＲ１〜ＰＬＬＥＲＲ８が出力される。
図３のように、読取ヘッドによる読取位置が磁気テープ３１のバースト区間に至ると、ディジタル位相ロックループ回路の外部から供給される各チャンネル毎の信号ＴＭＳＮＳがハイレベルになる。この信号ＴＭＳＮＳに基づいて、ディジタル位相ロックループ回路の内部で各チャンネル毎の信号ＳＧＬＯＢＡＬおよび信号ＰＨＯＫが生成される。信号ＳＧＬＯＢＡＬは、信号ＴＭＳＮＳの立上がりから２ビットセル後に立ち上がる。信号ＰＨＯＫは、信号ＴＭＳＮＳの立上がりから４０ビットセル後に立ち上がる。
信号ＴＭＳＮＳが立上がると、ＧＡＣ生成回路１５のレジスタ２６に保持されている信号ＧＡＣがＢＳＡＤＰＬＬ回路２１〜２８に取り込まれ、その周波数でＢＳＡＤＰＬＬ回路２１〜２８が発振する。そして信号ＰＨＯＫが立上がるまでの４０ビットセルの期間に、ＢＳＡＤＰＬＬ回路２１〜２８は、信号ＰＫＰＬＳに対して引込みモードで同期獲得を行う。信号ＰＨＯＫが立ち上がると、ＢＳＡＤＰＬＬ回路２１〜２８は、トラッキングモードに切り替わり、同期追従する。
同期完了後、ドロップアウトなどの要因によりいずれかのチャンネルの信号ＰＫＰＬＳが異常な周波数になると、そのチャンネルの周波数エラー信号ＰＬＬＥＲＲがローレベルになる。周波数エラー信号ＰＬＬＥＲＲは、ディジタル位相ロックループ回路の内部で反転され、かつラッチされて、周波数エラー信号ＤＥＡＤＰＬＬとしてディジタル位相ロックループ回路の外部に出力される。これにより、読取ヘッドによる読取位置が磁気テープ３１の再同期バースト区間に至ったときに、ディジタル位相ロックループ回路の外部から供給されている信号ＴＭＳＮＳが一旦リセットされてローレベルになり、８ビットセル後に立上がる。
したがって、該当するチャンネルに関して、読取ヘッドによる読取位置が磁気テープ３１のバースト区間に至ったときと同様の動作が繰り返され、ＢＳＡＤＰＬＬ回路は、信号ＰＫＰＬＳに対して引込みモードで同期獲得を行う。引込みモードにおいては、トラッキングモードよりも追従のゲインが高いので、迅速に正常状態に復帰する。周波数エラー信号ＤＥＡＤＰＬＬは、信号ＴＭＳＮＳのリセットと同時にリセットされる。
このように、各チャンネル毎に比較器１１１〜１１８から周波数エラー信号ＰＬＬＥＲＲ１〜８を出力するので、各チャンネル毎に同期外れを迅速に検出できる。
また、エラーの発生しているチャンネルを除いて信号ＧＡＣを演算するので、正確に平均周波数を求めることができる。
また、周波数エラー値設定回路１６に供給されるレジスタファイル６のレジスタへの設定値を変更することにより、許容周波数範囲を任意に変更できるので、各種の仕様変更などに柔軟に対応できる。
また、ゲート回路１７に信号ＰＨＯＫ１〜８を供給し、周波数エラー信号ＰＬＬＥＲＲ１〜８をゲートしているので、トラッキングモード時以外のときに周波数エラー信号ＰＬＬＥＲＲ１〜８が出力されることがない。
また、ＧＡＣ生成回路１５のレジスタ２６に、ＯＲ回路１９から信号ＰＨＯＫ１〜８に基づく信号を供給しているので、読取ヘッドによる読取位置が磁気テープ３１のバースト区間に至ったときに、レジスタ２６に保持されている信号ＧＡＣを利用して迅速に同期獲得が行える。
ＧＡＣ回路４に内蔵されているテープ速度変動検出回路４０は、図４に示すように、カウンタ４１、加算器４２，４３、レジスタ４４〜４７、除算器４８，４９、減算器５０、レジスタ５１、比較器５２、レジスタ５３、インバータ５４、ＯＲ回路５５、およびインバータ５６を備えている。
カウンタ４１は、入力されるクロック信号を１２８分周する。すなわち、クロック信号を６４個カウントする毎に、レジスタ４４，４７、およびインバータ５４に出力する信号のレベルをハイレベルとローレベルとに交互に反転させる。またカウンタ４１は、入力されるクロック信号を６４分周する。すなわち、入力されるクロック信号を３２個カウントする毎に、レジスタ５１に出力する信号のレベルをハイレベルとローレベルとに交互に反転させる。
加算器４２は、ＧＡＣ生成回路１５のレジスタ２６からの信号ＧＡＣと、レジスタ４４の出力値とを加算して、加算結果をレジスタ４４に出力する。
加算器４３は、ＧＡＣ生成回路１５のレジスタ２６からの信号ＧＡＣと、レジスタ４５の出力値とを加算して、加算結果をレジスタ４５に出力する。
レジスタ４４は、カウンタ４１に入力されるクロック信号に同期して動作し、カウンタ４１からリセット端に供給される信号がローレベルのときに、加算器４２からの加算値を取込み、その値をレジスタ４６および加算器４２に出力する。
レジスタ４５は、カウンタ４１に入力されるクロック信号に同期して動作し、インバータ５４からリセット端に供給される信号がローレベルのときに、加算器４３からの加算値を取込んで、その値をレジスタ４７および加算器４３に出力する。
レジスタ４６は、カウンタ４１に入力されるクロック信号に同期して動作し、インバータ５４からイネーブル端に供給される信号がハイレベルのときに、レジスタ４４に保持されている加算値を取込み、その値を除算器４８に出力する。
レジスタ４７は、カウンタ４１に入力されるクロック信号に同期して動作し、カウンタ４１からイネーブル端に供給される信号がハイレベルのときに、レジスタ４５に保持されている加算値を取込み、その値を除算器４９に出力する。
除算器４８は、レジスタ４６からの加算値を６４で除算し、除算結果を減算器５０に出力する。
除算器４９は、レジスタ４７からの加算値を６４で除算し、除算結果を減算器５０に出力する。
減算器５０は、除算器４８の出力値と除算器４９の出力値との差を演算し、演算結果をレジスタ５１に出力する。
レジスタ５１は、カウンタ４１からクロック信号入力端に入力される信号に同期して動作し、減算器５０からの減算結果を取込み、それを比較器５２に出力する。
比較器５２は、レジスタ５１からの減算値と、レジスタファイル６からの設定値とを比較し、レジスタ５１からの減算値がレジスタファイル６からの設定値に応じた許容範囲内に入っていなければ、レジスタ５３にハイレベルの信号を出力する。
レジスタ５３は、基準クロック信号１ＸＣＬＯＣＫに同期して動作し、比較器５２からの信号を取り込んで、それを速度エラー信号ＳＰＣＨＮＧとして出力する。
インバータ５４は、カウンタ４１からの信号を反転させて、それをレジスタ４５，４６に出力する。
ＯＲ回路５５は、信号ＰＨＯＫ１〜ＰＨＯＫ８の全てがローレベルのときに、ローレベルの信号をインバータ５６に出力する。
インバータ５６は、ＯＲ回路５５からの信号を反転させて、それをリセット信号としてテープ速度変動検出回路４０の各回路に出力する。
信号ＰＨＯＫ１〜ＰＨＯＫ８の全てがローレベルのときには、ＯＲ回路５５の出力がローレベルになり、インバータ５６の出力がハイレベルになってリセット信号として出力され、テープ速度変動検出回路４０の各回路がリセットされる。すなわちテープ速度変動検出回路４０は、図３からも明らかなように、いずれか１以上のチャンネルがトラッキングモードのときにのみ、動作する。
カウンタ４１には、基準クロック信号１ＸＣＬＯＣＫ、基準クロック信号１ＸＣＬＯＣＫを２分周したクロック信号１／２ＸＣＬＯＣＫ、基準クロック信号１ＸＣＬＯＣＫを４分周したクロック信号１／４ＸＣＬＯＣＫ、あるいは基準クロック信号１ＸＣＬＯＣＫを８分周したクロック信号１／８ＸＣＬＯＣＫのうちのいずれかが入力される。いずれのクロック信号が入力されるかは、レジスタファイル６のうちの所定のレジスタへの設定値によって決定される。
いま、カウンタ４１に基準クロック信号１ＸＣＬＯＣＫが入力されているものとすると、基準クロック信号１ＸＣＬＯＣＫの６４周期の期間、カウンタ４１の出力がローレベルになる。したがって、レジスタ４４が非リセット状態、レジスタ４５がリセット状態、レジスタ４６がイネーブル状態、レジスタ４７がディスエーブル状態になる。この結果、加算器４２に入力される信号ＧＡＣが基準クロック信号１ＸＣＬＯＣＫの１周期毎に累積加算されてレジスタ４６に格納される。レジスタ４６に格納された累積加算値は、除算器４８によって６４で除算され、除算結果が減算器５０に出力される。
基準クロック信号１ＸＣＬＯＣＫの６４周期の期間が経過し、カウンタ４１の出力が反転すると、レジスタ４４がリセット状態、レジスタ４５が非リセット状態、レジスタ４６がディスエーブル状態、レジスタ４７がイネーブル状態になる。この状態は、基準クロック信号１ＸＣＬＯＣＫの６４周期の期間、継続する。この結果、加算器４３に入力される平均周波数信号ＧＡＣが基準クロック信号１ＸＣＬＯＣＫの１周期毎に累積加算されてレジスタ４７に格納される。レジスタ４７に格納された累積加算値は、除算器４９によって６４で除算され、除算結果が減算器５０に出力される。減算器５０の出力は、基準クロック信号１ＸＣＬＯＣＫの６４周期毎にレジスタ５１に格納される。
したがって、レジスタ５１には、基準クロック信号１ＸＣＬＯＣＫの６４周期の期間における６４個の信号ＧＡＣの平均値と、次の基準クロック信号１ＸＣＬＯＣＫの６４周期の期間における６４個の信号ＧＡＣの平均値との差が格納される。この差は、比較器５２によってレジスタファイル６の所定のレジスタからの基準値と比較され、差が基準値を越えていれば、比較器５２からハイレベルの信号が出力される。このハイレベルの信号は、レジスタ５３に格納され、速度エラー信号ＳＰＣＨＮＧとして出力される。
以下、基準クロック信号１ＸＣＬＯＣＫの６４周期毎に同様の動作が繰り返される。
上記のようにカウンタ４１に基準クロック信号１ＸＣＬＯＣＫが入力される場合、図５Ａのように基準クロック信号１ＸＣＬＯＣＫの１周期毎に信号ＧＡＣが取り込まれ、６４個の信号ＧＡＣの平均値と、それに続く６４個の信号ＧＡＣの平均値との差が基準値と比較される。すなわち、基準クロック信号１ＸＣＬＯＣＫの６４周期毎に平均周波数信号ＧＡＣの変動が監視されることになる。
カウンタ４１に基準クロック信号１ＸＣＬＯＣＫを２分周したクロック信号１／２ＸＣＬＯＣＫが入力される場合、図５Ｂのように基準クロック信号１ＸＣＬＯＣＫの２周期毎に信号ＧＡＣが取り込まれ、６４個の信号ＧＡＣの平均値と、それに続く６４個の信号ＧＡＣの平均値との差が基準値と比較される。すなわち、基準クロック信号１ＸＣＬＯＣＫの１２８周期毎に信号ＧＡＣの変動が監視されることになる。
カウンタ４１に基準クロック信号１ＸＣＬＯＣＫを４分周したクロック信号１／４ＸＣＬＯＣＫが入力される場合、図５Ｃのように基準クロック信号１ＸＣＬＯＣＫの４周期毎に信号ＧＡＣが取り込まれ、６４個の信号ＧＡＣの平均値と、それに続く６４個の信号ＧＡＣの平均値との差が基準値と比較される。すなわち、基準クロック信号１ＸＣＬＯＣＫの２５６周期毎に信号ＧＡＣの変動が監視されることになる。
カウンタ４１に基準クロック信号１ＸＣＬＯＣＫを８分周したクロック信号１／８ＸＣＬＯＣＫが入力される場合、図５Ｄのように基準クロック信号１ＸＣＬＯＣＫの８周期毎に信号ＧＡＣが取り込まれ、６４個の信号ＧＡＣの平均値と、それに続く６４個の信号ＧＡＣの平均値との差が基準値と比較される。すなわち、基準クロック信号１ＸＣＬＯＣＫの５１２周期毎に信号ＧＡＣの変動が監視されることになる。
このように、カウンタ４１に供給するクロック信号ＸＣＬＯＣＫの周波数を切り替えることにより、信号ＧＡＣの変動監視期間を任意に変更できる。
テープ速度変動検出回路４０のレジスタ５３から出力された速度エラー信号ＳＰＣＨＮＧは、ディジタル位相ロックループ回路の外部に出力される。信号ＧＡＣの変動は、磁気テープ３１の走行速度の変動に対応しており、信号ＧＡＣの変動が許容範囲を越えたということは、磁気テープ３１の走行速度の変動が許容範囲を越えたということである。
磁気テープ３１にデータを書込みながら書込んだデータを読取る、いわゆるリードバックチェック時に、速度エラー信号ＳＰＣＨＮＧがハイレベルになると、磁気テープ３１への書込みを一旦停止し、磁気テープ３１を巻戻して再度同じデータの書込みを行う、いわゆるリトライ動作が実行される。リードバックチェック時には、通常の読取時に比べて、テープ速度変動検出回路４０の比較器５２に供給される基準値を厳しい値にしておく。すなわち、通常の読取時においては、磁気テープ３１の走行速度が書込み時と逆方向に変動する可能性があるので、書込時に磁気テープ３１の走行速度の変動の許容値を厳しく制限しておくことにより、通常の読取時における読取りを確実に行えるようにするのである。
【図１】
0003688997.tif 000003
【図２】
0003688997.tif 000004
【図３】
0003688997.tif 000005
【図４】
0003688997.tif 000006
【図５Ａ】
0003688997.tif 000007
【図５Ｂ】
0003688997.tif 000008
【図５Ｃ】
0003688997.tif 000009
【図５Ｄ】
0003688997.tif 000010