(57)【特許請求の範囲】
【請求項１】
入力端子に接続された相補型トランジスタ回路の入力のプルアップのための、前記相補型トランジスタ回路の入力と第１の電源電位の間に直列に接続された抵抗素子及びＰ型ＭＯＳ型トランジスタと、前記相補型トランジスタ回路の入力のプルダウンのための、前記相補型トランジスタ回路の入力と第２の電源電位の間に接続されたＮ型ＭＯＳ型トランジスタと、前記入力端子がオープン状態である時に前記Ｐ型ＭＯＳ型トランジスタをオンし、かつ、前記Ｎ型ＭＯＳ型トランジスタをオフしてプルアップ動作を行わせ、前記入力端子がクローズ状態である時に前記Ｐ型ＭＯＳ型トランジスタをオフし、かつ、前記Ｎ型ＭＯＳ型トランジスタをオンしてプルダウン動作を行わせるための、前記Ｐ型ＭＯＳ型トランジスタのゲート及び前記Ｎ型ＭＯＳ型トランジスタのゲートに接続された制御回路とを備えることを特徴とする入力回路。
【請求項２】
請求項１記載の入力回路において、前記制御回路は、前記相補型トランジスタ回路の出力信号が一方の入力に与えられるＲＳラッチと、このＲＳラッチの出力信号及びプルアップ動作への復帰のための信号とが入力されるフィードバック用ゲートとを有し、このフィードバック用ゲートの出力信号が前記ＲＳラッチの他方の入力、前記Ｐ型ＭＯＳ型トランジスタのゲート及び前記Ｎ型ＭＯＳ型トランジスタのゲートに与えられることを特徴とする入力回路。
【請求項３】
入力端子に接続された相補型トランジスタ回路の入力のプルアップ及びプルダウンのための、前記相補型トランジスタ回路の入力に抵抗素子を介して出力が接続されたインバータ回路と、前記入力端子がオープン状態である時に前記インバータ回路にプルアップ動作を行わせ、前記入力端子がクローズ状態である時に前記インバータ回路にプルダウン動作を行わせるための、前記インバータ回路の入力に接続された制御回路とを備えることを特徴とする入力回路。
【請求項４】
請求項３記載の入力回路において、前記制御回路は、前記相補型トランジスタ回路の出力信号が一方の入力に与えられるＲＳラッチと、このＲＳラッチの出力信号及びプルアップ動作への復帰のための信号とが入力されるフィードバック用ゲートとを有し、このフィードバック用ゲートの出力信号が前記インバータ回路の入力及び前記ＲＳラッチの他方の入力に与えられることを特徴とする入力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相補型トランジスタ回路の入力のプルアップ、プルダウンを行うための入力回路に係り、特に、その消費電力の削減に関する。
【０００２】
【従来の技術】
ＬＳＩにおける一般的な入力回路を図８に示す。ＬＳＩ３の入力端子５０１に接続された相補型トランジスタ回路５０３の入力は、抵抗素子５０２により電源電位ＶＤＤにプルアップされ、入力端子５０１とグランド電位ＧＮＤに接続されたスイッチ５００がオープン状態の時には、相補型トランジスタ回路５０３の入力はハイレベルとなり、その出力である入力ポート５０４にハイレベルが出力される。スイッチ５００がクローズされた時には抵抗素子５０２を通じて電源電位ＶＤＤからグランド電位ＧＮＤにリーク電流が流れ、この時に相補型トランジスタ回路５０３の入力電位は、前記リーク電流の発生により抵抗素子５０２の両端に電位差が生じほぼグランド電位ＧＮＤと同一レベルとなり、入力ポート５０４にロウレベルが出力される。
【０００３】
このように、入力端子５０１がクローズ状態の時に抵抗素子５０２の抵抗値に依存したリーク電流が流れ電力が消費されることになる。通常、スイッチ入力はオープンからクローズに変化したことを検出して内部回路が動作するのであるから、前記リーク電流による電力消費は、実際の動作に関係の無い無駄な電力消費である。
【０００４】
これに対する簡便な対策は、抵抗素子５０２の抵抗値を増加させてリーク電流値を減らすことである。しかし、このような方法では、入力のロウレベルからハイレベルへの復帰時間が増加したり、入力端子５０１への外来雑音による誤動作が起きやすくなるなどの不都合がある。
【０００５】
また、図９に示すように、入力端子に接続されるスイッチのグランド（ＧＮＤ）側を出力バッファ５で制御する方法が提案されている（特開平５−３５３７５）。しかし、この方法においては、スイッチ４を読み取るために出力バッファ５の出力をハイレベルからロウレベルへ遷移させ、読み取り後にハイレベルへ復帰させるため、線路６０１とクローズされているスイッチ４の信号線６０２の充放電により電力を消費する欠点がある。また、回路動作を停止した場合にスイッチ４のクローズ状態への遷移を検出できないため、回路動作を起動するための入力回路として使用できないなどの欠点がある。
【０００６】
なお、インバータ又はＮＯＲゲートを構成する２つのＮ型ＭＯＳトランジスタのスレッショルドレベルを異ならせ、かつ貫通電流制限用抵抗を挿入することにより、貫通電流を減らす方法も知られている（特開平１０−３２２１９３）。しかし、これは相補型トランジスタ回路のスイッチ入力のための回路にそのまま応用できるものではなく、また、貫通電流を断つこともできない。ＭＯＳトランジスタの閥値を複数種用意するため、ＬＳＩのプロセスも複雑化する。
【０００７】
【発明が解決しようとする課題】
本発明は、以上の問題点に鑑み、貫通電流及びプルアップのためのリーク電流による消費電力が大幅に低減され、かつ、プルアップ動作中における入力スイッチのクローズ状態への遷移の検出のための入力端子の読み取り動作を行なう必要のない、相補型トランジスタ回路のための新規な入力回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の入力回路の特徴は、請求項１に記載のように、入力端子に接続された相補型トランジスタ回路の入力のプルアップのための、前記相補型トランジスタ回路の入力と第１の電源電位の間に直列に接続された抵抗素子及びＰ型ＭＯＳ型トランジスタと、前記相補型トランジスタ回路の入力のプルダウンのための、前記相補型トランジスタ回路の入力と第２の電源電位の間に接続されたＮ型ＭＯＳ型トランジスタと、  前記入力端子がオープン状態である時に前記Ｐ型ＭＯＳ型トランジスタをオンし、かつ、前記Ｎ型ＭＯＳ型トランジスタをオフしてプルアップ動作を行わせ、前記入力端子がクローズ状態である時に前記Ｐ型ＭＯＳ型トランジスタをオフし、かつ、前記Ｎ型ＭＯＳ型トランジスタをオンしてプルダウン動作を行わせるための、前記Ｐ型ＭＯＳ型トランジスタのゲート及び前記Ｎ型ＭＯＳ型トランジスタのゲートに接続された制御回路とを備える構成にある。前記制御回路は、より具体的には請求項２に記載のように、前記相補型トランジスタ回路の出力信号が一方の入力に与えられＲＳラッチと、このＲＳラッチの出力信号及びプルアップ動作への復帰のための信号とが入力されるフィードバック用ゲートとを有し、このフィードバック用ゲートの出力信号が前記ＲＳラッチの他方の入力、前記Ｐ型ＭＯＳ型トランジスタのゲート及び前記Ｎ型ＭＯＳ型トランジスタのゲートに与えられる構成である。
【０００９】
また、本発明のもう１つの特徴は、請求項３に記載のように、入力端子に接続された相補型トランジスタ回路の入力のプルアップ及びプルダウンのための、前記相補型トランジスタ回路の入力に抵抗素子を介して出力が接続されたインバータ回路と、前記入力端子がオープン状態である時に前記インバータ回路にプルアップ動作を行わせ、前記入力端子がクローズ状態である時に前記インバータ回路にプルダウン動作を行わせるための、前記インバータ回路の入力に接続された制御回路とを備える構成にある。前記制御回路は、より具体的には請求項４に記載のように、前記相補型トランジスタ回路の出力信号が一方の入力に与えられるＲＳラッチと、このＲＳラッチの出力信号及びプルアップ動作への復帰のための信号とが入力されるフィードバック用ゲートとを有し、このフィードバック用ゲートの出力信号が前記インバータ回路の入力及び前記ＲＳラッチの他方の入力に与えられる構成である。
【００１０】
以上の本発明の特徴及び他の特徴について、以下において実施の形態に沿って具体的に説明する。
【００１１】
【発明の実施の形態】
＜実施の形態１＞
図１は、実施の形態１の入力回路の構成図である。ＬＳＩ３の内部の相補型トランジスタ回路１０５の入力はＬＳＩ３の入力端子１００と接続され、その出力は入力ポート１１３及びＲＳラッチ１１１の一方の入力に接続される。また、入力端子１００とグランド電位ＧＮＤの間にスイッチ１１４が接続され、このスイッチ１１４によって入力端子１００はオープン状態又はクローズ状態（グランド電位ＧＮＤに接続された状態）とされ、この状態が入力ポート１１３に反映される。ＲＳラッチ１１１は入力回路の動作状態を保持するためのもので、その他方の入力はフイードバック用ゲート１１０の出力１０９と接続される。ＲＳラッチ１１１の出力１１１’はフイードバック用ゲート１１０によって復帰信号入力１１２と論理和をとられる。
【００１２】
相補型トランジスタ回路１０５の入力のプルアップのために、同入力と電源電位ＶＤＤの間に抵抗素子１０２及びＰ型ＭＯＳトランジスタ１０１が直列に接続されている。相補型トランジスタ回路１０５の出力のプルダウンのために、同入力とグランド電位ＧＮＤの間にＮ型ＭＯＳトランジスタ１０４が接続されている。
【００１３】
フィードバック用ゲート１１０の出力１０９は、Ｐ型ＭＯＳトランジスタ１０１のゲート及びＮ型ＭＯＳトランジスタ１０４のゲートに接続されている。このゲート１１０（この例では反転入力ＮＯＲゲート）は、ＲＳラッチ１１１とともにＰ型ＭＯＳトランジスタ１０１及びＮ型ＭＯＳトランジスタ１０４によるプルアップ動作及びプルダウン動作を制御するための制御回路を構成している。復帰信号入力１１２には、プルダウン動作状態からプルアップ動作状態へ復帰させるための復帰信号（所定幅のハイレベル・パルス）が、不図示の内部回路より定期的又は内部動作の終了時に与えられる。
【００１４】
次に、この入力回路の動作を図６を参照して説明する。
【００１５】
スイッチ１１４がオープン状態である初期状態においては、ＲＳラッチ回路１１１の出力１１１’がロウレベルであり、フイードバック用ゲート１１０の出力１０９もロウレベルであるため、Ｐ型ＭＯＳトランジスタ１０１はＯＮになり相補型トランジスタ回路１０５の入力はプルアップ状態にある。Ｎ型ＭＯＳトランジスタ１０４はＯＦＦになるため、同トランジスタ及びＰ型ＭＯＳトランジスタ１０１を通じた貫通電流は流れない。この時、入力ポート１１３はハイレベルであり、また、復帰信号入力１１２はロウレベルに保持されている。
【００１６】
スイッチ１１４がクローズされると（時点７００）、入力端子１００はロウレベルへと遷移し抵抗素子１０２を通じてリーク電流がグランド電位ＧＮＤに向かって流れる。入力端子１００のロウレベルへの遷移により相補型トランジスタ回路１０５は入力ポート１１３にロウレベルを出力し、これが不図示の内部回路の動作の契機となる。また、この時に、ＲＳラッチ１１１の出力１１１’はハイレベルへと変化し、フイードバック用ゲート１１０の出力１０９をハイレベルへ変化させるため（時点７０１）、Ｐ型ＭＯＳトランジスタ１０１はＯＦＦになってプルアップの非動作状態となり、一方、Ｎ型ＭＯＳトランジスタ１０４はＯＮになってプルダウン動作状態となり、相補型トランジスタ回路１０５の入力をグランド電位ＧＮＤに固定する。
【００１７】
スイッチ１１４がクローズした状態で、復帰信号入力１１２に定期的な、あるいは内部回路の動作終了時に出るハイレベルの復帰信号が到来すると（時刻７０２）、フイードバック用ゲート１１０の出力１０９は一時的にロウレベルになり、Ｐ型ＭＯＳトランジスタ１０１はＯＮ、Ｎ型ＭＯＳトランジスタ１０４はＯＦＦになり、プルアップ動作状態となる。この時点でスイッチ１１４を通じてリーク電流が一時的に流れる。この時はスイッチ１１４がクローズ状態であり入力端子１００はロウレベルのまま変化しないため、入力ポート１１３もロウレベルのままであり、したがってＲＳラッチ１１１の出力１１１’はハイレベルのままである。よって、復帰信号入力１１２がロウレベルに戻った後は、フィードバック用ゲート１１０の出力１０９はロウレベルに戻り、Ｐ型ＭＯＳトランジスタ１０１はＯＦＦになってリーク電流は流れなくなり、また、Ｎ型ＭＯＳトランジスタ１０４はＯＮになり入力端子１００をグランド電位ＧＮＤに固定する。
【００１８】
スイッチ１１４がオープン状態となった時刻７０６以降において、復帰信号入力１１２に復帰信号が到来し（時刻７０３）、フィードバック用ゲート１１０の出力１０９がロウレベルに変化すると、Ｐ型ＭＯＳトランジスタ１０１がＯＮに、Ｎ型ＭＯＳトランジスタ１０４がＯＦＦになり、プルアップ動作状態に復帰し（時刻７０５）、入力端子１００はハイレベルへと変化し（時刻７０４）、入力ポート１１３のハイレベルへの復帰によりＲＳラッチ１１）の出力１１１′はロウレベルに遷移させられる。したがって、その後に復帰信号入力１１２がロウレベルに戻っても、フイードバックゲート１１０の出力１０９はロウレベルに保持されるため、プルアップ動作状態が続き、入力ポート１１３はハイレベルに保持される。
【００１９】
このように、プルアップ動作状態においてスイッチ１１４を通じてリーク電流が流れるのは、スイッチ１１４がクローズしていて復帰信号が到来した時点のみであり、また、貫通電流は流れない。したがって、この入力回路は電力消費が極めて小さい。
【００２０】
＜実施の形態２＞
図２は、実施の形態２の入力回路の構成図である。この入力回路は、前記実施の形態１におけるＰ型ＭＯＳトランジスタ１０１、Ｎ型ＭＰＯＳトランジスタ１０４をインバータ回路２０１に置き換え、同インバータ回路２０１の出力を抵抗素子２０２を通じて入力端子１００に接続し、制御回路を構成するフィードバック用ゲート１１０の出力１０９をインバータ回路２０１の入力と接続した構成である。これ以外の構成は前記実施の形態１と同一である。
【００２１】
ゲート出力１０９がロウレベルの時に抵抗素子２０２を通じて入力端子１００はハイレベル側へプルアップされ、ゲート出力１０９がハイレベルの時に入力端子１００は抵抗素子２０２を通じてロウレベルにプルダウンされる。これ以外の回路動作は前記実施の形態１と同じである。
【００２２】
＜実施の形態３＞
図３は、実施の形態３の入力回路の構成図である。この入力回路は回路構成的には前記実施の形態２と等価であるが、抵抗素子２０１をＬＳＩの端子３０３より外部に引き出し、外部配線により入力端子１００と接続するように変更されている。動作は前記実施の形態２と同一である。
【００２３】
＜実施の形態４＞
図４は、実施の形態４の入力回路の構成図である。この入力回路は回路構成的には前記実施の形態２と等価であるが、プルアップ／プルダウンのためのインバータ回路２０１の出力をＬＳＩの端子４０２に接続し、抵抗素子２０１を外付けするように変更されている。動作は前記実施の形態２と同一である。本実施の形態は、一般的なＡＳＩＣチップで容易に実施が可能である。なお、前記実施の形態１における抵抗素子１０２を同様にＬＳＩ外部に引き出し、外付けするように変更することも可能である。
【００２４】
以上の各実施の形態において、スイッチ１１４は、人により直接操作される機械的スイッチに限らず、例えば図５（ａ）に示すようなパイポーラトランジスタ８００によるスイッチ、図５（ｂ）に示すようなＭＯＳトランジスタ８０１によるスイッチ、図５（ｃ）に示す電磁リレー８０２の接点等を用いることも可能であることは当然である。また、実施の形態１，２，３の抵抗素子１０２，２０２は、拡散抵抗、ポリシリコン抵抗などに限らず、ゲート幅とゲート長の比が小さく高いオン抵抗を持つＭＯＳトランジスタを用いることもできる。
【００２５】
前記実施の形態１の入力回路に診断機能を付加した例を図７により説明する。図示のようにハイ側制御回路９０６及びロウ側制御回路９０７をゲート出力１０９とＰ型ＭＯＳトランジスタ１０１及びＮ型ＭＯＳトランジスタ１０４のゲートの間に挿入することによって、プルアップ用抵抗素子１０２の抵抗測定、Ｐ型ＭＯＳトランジスタ１０４の抵抗測定および入力リーク電流の測定が可能である。診断制御信号線９０３にロウレベルを入力すると実動作状態となり、ハイ側制御回路９０６はゲート出力１０９の信号をハイ側制御信号線９０１とロウ側制御信号線９０２にそのまま通過させる。診断制御信号線９０３にハイレベルを入力すると診断状態となり、ハイ側診断制御信号線９０４の信号をハイ側制御信号線９０１に、ロウ側診断制御信号線９０５の信号をロウ側制御信号線９０２に通過させる。ＬＳＩ診断時には、ハイ側診断制御信号線９０４およびロウ側診断制御信号線９０５を制御することにより前記測定を実施することができる。
【００２６】
【発明の効果】
以上のように本発明の入力回路は、リーク電流による電力消費を大幅に減らすことでき、また、貫通電流の発生を防止することができるため、ＬＳＩの低消費電力化に大きな効果を発揮するものであり、特に、電池動作の携帯機器などに用いられるＣＭＯＳＬＳＩの入力回路などに最適であり、また、プルアップ動作中における入力スイッチのクローズ状態への遷移の検出のための入力端子の読み取り動作を行なうことなく相補型トランジスタ回路の入力のプルアップ、プルダウンを適切に行うことができる等の効果を有する。
【図面の簡単な説明】
【図１】実施の形態１の入力回路を示す回路図である。
【図２】実施の形態２の入力回路を示す回路図である。
【図３】実施の形態３の入力回路を示す回路図である。
【図４】実施の形態４の入力回路を示す回路図である。
【図５】ＬＳＩ入力端子に接続されるスイッチの説明図である。
【図６】本発明の入力回路の動作説明のためのタイミングチャートである。
【図７】ＬＳＩ診断機能に関連した構成を説明するための部分回路図である。
【図８】従来の一般的なプルアップ方法を示す回路図である。
【図９】従来技術を示す回路図である。
【符号の説明】
３  ＬＳＩ
１００  入力端子
１０１  Ｐ型ＭＯＳトランジスタ
１０２、２０２  抵抗素子
１０４  Ｎ型ＭＯＳトランジスタ
１０５  相補型トランジスタ回路
１１０  フィードバック用ゲート
１１１  ＲＳラッチ
１１２  復帰信号入力、
１１３  入力ポート
１１４  スイッチ
２０１  インバータ回路
【図１】
0003609772.tif 000002
【図２】
0003609772.tif 000003
【図３】
0003609772.tif 000004
【図４】
0003609772.tif 000005
【図５】
0003609772.tif 000006
【図６】
0003609772.tif 000007
【図７】
0003609772.tif 000008
【図８】
0003609772.tif 000009
【図９】
0003609772.tif 000010