(57)【特許請求の範囲】
【請求項１】
下記の組成式（Ｉ）で表される誘電体材料
ＬｉＴａ1-XＮｂXＯ3  ・・・（Ｉ）
〔式中、Ｘは０．０５〜０．５を示す。〕
により形成された誘電体層を有する強誘電体メモリ素子であって、
前記誘電体層の膜厚が５０〜２００ｎｍであり、
前記誘電体層が二つの酸化物電極層で挟まれており、該二つの酸化物電極層は、基板上に設けられた下部電極層の上側でかつ前記誘電体層の下側に形成される第１の酸化物電極層と、前記誘電体層の上側でかつ上部電極層の下側に形成される第２の酸化物電極層とからなり、
前記誘電体層は、駆動電圧を３Ｖとしたときの残留分極（Ｐｒ）が２０μＣ／ｃｍ2以上である、強誘電体メモリ素子。
【請求項２】
前記第１の酸化物電極層は、前記誘電体層から前記下部電極層へのＬｉの拡散を防止することを特徴とする請求項１記載の強誘電体メモリ素子。
【請求項３】
前記誘電体層が、ゾルゲル法、ＭＯＤ（Metal Organic Decomposition）法、又はＭＯＣＶＤ(Metal Organic Chemical Vapor Decomposition)法により形成された請求項１又は２記載の強誘電体メモリ素子。
【請求項４】
前記第１の酸化物電極層及び前記第２の酸化物電極層が、ＩｒＯ2、ＲｕＯ2、ＯｓＯ2又はＷＯ2から形成された請求項１〜３の何れかに記載の強誘電体メモリ素子。
【請求項５】
前記第１の酸化物電極層及び前記第２の酸化物電極層の膜厚がそれぞれ２５〜５０ｎｍであることを特徴とする、請求項４記載の強誘電体メモリ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は誘電体材料及びそれを用いた強誘電体メモリ素子に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
従来より、強誘電体メモリ素子〔ＦｅＲＡＭ（Ferroelectric  Random  Access  Memory）〕を形成する誘電体材料としては、Ｐｂ（Ｔｉ、Ｚｒ）Ｏ３〔別名ＰＺＴ〕、ＳｒＢｉＴａＯ系材料（別名Ｙｉ又はＳＢＴ）等が一般的に用いられている（応用物理第６７巻第１１号Ｐ１２５６−１２６２、Ｐ１２６３−１２６９参照）。
【０００３】
しかし、このＰＺＴ及びＳＢＴに含まれるＰｂ及びＢｉは、環境の観点で使用の抑制が要望されている。また、誘電体材料には、その分極特性として、残留分極（Ｐｒ）が高いことが要求されるが、前記のＳＢＴのＰｒは１０μｃ／ｃｍ２前後と低く、ＰＺＴのＰｒも２０μｃ／ｃｍ２前後以下と低い。
【０００４】
そこで、近年、Ｐｂ、Ｂｉ等の環境に影響を及ぼすおそれがある元素を含まず、Ｐｒが高い誘電体材料として、ＬｉＮｂＯ３材料の開発がなされてきている。このＬｉＮｂＯ３は、強誘電体材料に要求される自発分極（Ｐｓ）の値も０．７１ｃ／ｍ−１程度と高いため、その開発が盛んに進められている。
【０００５】
しかし、誘電体材料には、前記特性の他に、低電圧で分極反転をさせる必要があるため抗電界（Ｅｃ）が低いことも要求され、前記のＬｉＮｂＯ３は、このＥｃが高いため実用的ではない。また、ＬｉＮｂＯ３は、融点（ｍ．ｐ．）が高い材料であるため、プロセス温度が９００℃程度と高くなり、生産性が低く、また扱い難いという問題もある。尚、ＰＺＴを用いた場合のプロセス温度は約６００℃と低く、この程度の低プロセス温度を実現することが要望されている。
【０００６】
従って、本発明の目的は、環境に影響がなく、Ｐｒが高く、しかも、Ｅｃが低く、生産性を向上させた、扱い易い誘電体材料及びそれを用いた強誘電体メモリ素子を提供することにある。
【０００７】
【課題を解決するための手段】
本発明者らは、鋭意研究した結果、環境に影響のないＬｉＮｂＯ３材料において、Ｎｂと特定の割合で特定元素を添加してなる材料が、前記目的を達成し得ることを知見した。
【０００８】
本発明は、前記知見に基づきなされたもので、下記の組成式（Ｉ）で表される誘電体材料
ＬｉＴａ1-XＮｂXＯ3  ・・・（Ｉ）
〔式中、Ｘは０．０５〜０．５を示す。〕
により形成された誘電体層を有する強誘電体メモリ素子であって、
前記誘電体層の膜厚が５０〜２００ｎｍであり、
前記誘電体層が二つの酸化物電極層で挟まれており、該二つの酸化物電極層は、基板上に設けられた下部電極層の上側でかつ前記誘電体層の下側に形成される第１の酸化物電極層と、前記誘電体層の上側でかつ上部電極層の下側に形成される第２の酸化物電極層とからなり、
前記誘電体層は、駆動電圧を３Ｖとしたときの残留分極（Ｐｒ）が２０μＣ／ｃｍ2以上である、強誘電体メモリ素子を提供するものである。
【０００９】
また、本発明は、前記第１の酸化物電極層が前記誘電体層から前記下部電極層へのＬｉの拡散を防止することを特徴とする前記強誘電体メモリ素子を提供するものである。
【００１０】
また、本発明は、前記誘電体層が、ゾルゲル法、ＭＯＤ（Metal Organic Decomposition）法、又はＭＯＣＶＤ(Metal Organic Chemical Vapor Decomposition)法により形成された前記強誘電体メモリ素子を提供するものである。
【００１１】
また、本発明は、前記第１の酸化物電極層及び前記第２の酸化物電極層が、ＩｒＯ2、ＲｕＯ2、ＯｓＯ2又はＷＯ2から形成された前記強誘電体メモリ素子を提供するものである。
【００１２】
また、本発明は、前記第１の酸化物電極層及び前記第２の酸化物電極層の膜厚がそれぞれ２５〜５０ｎｍであることを特徴とする前記強誘電体メモリ素子を提供するものである。
【００１３】
【発明の実施の形態】
〔強誘電体材料〕
以下、本発明の誘電体材料について詳細に説明する。
本発明の誘電体材料は、下記の組成式（Ｉ）で表されるものである。
ＬｉＴａ１−ＸＮｂＸＯ３      …（Ｉ）
〔式中、Ｘは０．０５〜０．５を示す。〕
【００１４】
即ち、本発明の誘電体材料は、環境に影響のないＬｉＮｂＯ3材料において、Ｎｂと前記範囲の割合でＴａを添加することにより、Ｐｒを向上させ、Ｅｃを低くし、生産性を向上させ、使い易いものとしたものである。
【００１５】
また、前記組成式（Ｉ）中のＸは、前記元素ＮｂのＴａに対する割合（Ｎｂ＋Ｔａ＝１とする）で、０．０５〜０．５である。
ここで、前記Ｘが０．０５未満であると、プロセス温度が９００℃程度と高くなり、０．５を超えると、Ｅｃが高くなり、ＬｉＴａＯ３のＥｃを超えることもある。
また、前記Ｘは、Ｅｃを小さくする点で、０．０５〜０．１の範囲内にあることが好ましい。
【００１６】
本発明の誘電体材料によれば、そのＰｒ値を２０μｃ／ｃｍ２程度以上、特に３０μｃ／ｃｍ２程度以上のものとすることができる。このため、本発明の誘電体材料は、強誘電体メモリー素子等に用いた場合、キャパシタ面積を小さくすることができ、誘電体層の特性バラツキが減少する。また、本発明の誘電体材料は、このようにＰｒが高いため、誘電体層の特性に多少バラツキを持っていても、インプリント、リテンション、ファティーグがあっても使用することができ、扱い易いものである。
【００１７】
また、本発明の誘電体材料によれば、その組成を前記組成式（Ｉ）とすることにより分極に影響を与えるイオンを動き易くさせ、Ｅｃを１００ｋＶ／ｃｍ以下とすることができる。本発明の誘電体材料は、このようにＥｃが低いため、低電圧動作が可能となり、その駆動電圧が５Ｖ程度以下、特に３Ｖ以下のものであり、低電圧駆動を実現できるものである。このように、本発明の誘電体材料は、低電圧駆動化を図り、後述する強誘電体メモリ素子（ＦｅＲＡＭ）に適用できるものである。
【００１８】
また、本発明の誘電体材料は、生産性が高く、また、扱い易いものである。
【００１９】
本発明の誘電体材料は、例えば、下記のようにして製造（合成）することができる。
先ず、ブトキシエタノール、キシレン等を溶媒とし、ジエタノールアミン、モノエタノールアミン等のポリ又はモノアルカノールアミン等をキレート剤とし、リチウムエトキシド、ペンタエトキシニオブ、タンタルエトキシド等を溶質とし、目的とする誘電体材料の組成に応じてこれらを適量混合した原料溶液を調製する。次に、この原料溶液を所望の条件で塗布・乾燥するか、又は該原料溶液を所望の条件で乾燥焼成して、ＲＦスパッタ、レーザーアブレーション用の焼結体ターゲットとして、本発明の誘電体材料を製造（合成）することができる。
【００２０】
本発明の誘電体材料の成膜法としては、特にゾルゲル法、ＭＯＤ法及びＭＯＣＶＤ法が、プロセス温度を下げて生産性を向上させることができる点で好ましい。このゾルゲル法、ＭＯＤ法及びＭＯＣＶＤ法によれば、プリカーサーの構造を極力強誘電体の構造に近づけることができ、６５０℃以下、特に６００℃以下のプロセス温度とすることが可能である。
【００２１】
〔強誘電体メモリ素子〕
次に、本発明の強誘電体メモリ素子について詳細に説明する。
本発明によれば、前述した誘電体材料により形成された誘電体層を有する強誘電体メモリ素子を提供することができる。
【００２２】
本発明の強誘電体メモリ素子は、その好ましい実施形態として、図１に示すように、適当な厚みに加工したシリコンウエハ１と、該シリコンウエハ１上に設けられた下部電極層２と、該下部電極層２上に設けられた第１の酸化物電極層３と、該第１の酸化物電極層３上に設けられた誘電体層４と、該誘電体層４上に設けられた第２の酸化物電極層５と、該第２の酸化物電極層５上に設けられた上部電極層６とからなる構造をキャパシタ１０とするメモリ素子である。尚、本実施形態の強誘電体メモリ素子における前記キャパシタ１０以外の部分は、通常公知の構造からなる。
【００２３】
そして、前記誘電体層４を、前述した誘電体材料により形成したものである。ここで、誘電体層４の膜厚は、５０〜２００ｎｍ、特に５０〜１００ｎｍであることが、誘電体層４のＥｃを低くすることができる点で好ましい。誘電体層４の膜厚が５０ｎｍ未満であると、リーク電流が生じ易くなり、２００ｎｍを超えると、動作電圧が大きくなるおそれがあるため好ましくない。
【００２４】
また、誘電体層４は、第１の酸化物電極層３及び第２の酸化物電極層５の二つの酸化物電極層で挟まれている。この第１の酸化物電極層３及び第２の酸化物電極層５は、誘電体層３を形成する前記組成式（Ｉ）で表される誘電体材料に含まれるＬｉ拡散防止のためのバリア層として機能する。Ｌｉは比較的拡散し易い元素であるため、導電性の良い電極層によるサンドイッチ構造としてＬｉの拡散を抑えるようにしたものである。Ｌｉの拡散が抑えられることにより、特にＣＭＯＳ回路その他の半導体回路に好適に適用することができる。
【００２５】
第１の酸化物電極層３及び第２の酸化物電極層５としては、ＩｒＯ２、ＲｕＯ２、ＯｓＯ２及びＷＯ２等の金属酸化物からなることが、導電性及びＬｉに対するバリア性を一層向上させることができる点で好ましい。これらの中でも、比較的還元し難く、低比抵抗、低材料費である点で、ＩｒＯ２が最も好ましい。
【００２６】
両酸化物電極層３，５の厚さは、それぞれ好ましくは２５〜５０ｎｍ、更に好ましくは４０〜５０ｎｍである。
【００２７】
また、下部電極層２及び上部電極層６としては、何れもＩｒ及びＰｔ等の金属からなることが好ましい。下部電極層２の厚さは、好ましくは１００〜２００ｎｍである。この下部電極層２は、(１１１)配向の状態となっている。上部電極層６の厚さは、好ましくは１００〜２００ｎｍである。
【００２８】
本実施形態の強誘電体メモリ素子は、例えば、次のようにしてそのキャパシタ構造が製造される。
▲１▼ＤＣスパッタ、ＲＦスパッタ、蒸着等の方法により、シリコンウエハ１上に、下部電極層２を形成する。
▲２▼ＲＦスパッタにより、下部電極２上に、第１の酸化物電極層３を形成する。
▲３▼所望の組成の前記誘電体材料を形成し得る原料溶液を用いて、ＲＦスパッタ、
ゾルゲル法、ＭＯＣＶＤ法及びレーザーアブレーション法等の方法により、Ｐｔ第１の酸化物電極層３上に、誘電体層４を形成する。この誘電体層４を形成するには、特にゾル・ゲル法によるのが好ましい。例えば、原料溶液をスピンコートにて酸化物電極層３上に塗布し、１５０〜３００℃で１〜５分乾燥した後、６００〜７００℃で結晶化アニールを行うことにより誘電体層４を形成することができる。
【００２９】
特に、本発明の誘電体材料を、ＣＭＯＳ回路に適用する場合には、ＣＭＯＳにダメージを与えないプロセス温度とすることが必要である。具体的には、プロセス温度は、１μｍ以上のデザインルールでは８００℃以下が好ましく、０．５μｍルールでは６５０℃以下が好ましい。尚、従来のＬｉＮｂＯ３を用いて良好な誘電体層の結晶膜を得るには９００℃を超えるプロセス温度が必要であり、ＣＭＯＳにダメージを与える。これに対し、前記組成式（Ｉ）で表される本発明の誘電体材料によれば、上述のように８００℃以下のプロセス温度で成膜が可能である。
【００３０】
▲４▼ＲＦスパッタにより、誘電体層４上に、第２の酸化物電極層５を形成する。
▲５▼前記▲１▼と同様に、ＤＣスパッタ、ＲＦスパッタ、蒸着等の方法により、酸化物電極層５上に、Ｐｔ上部電極層６を形成する。
【００３１】
また、本実施形態に係る前記キャパシタ１０以外の部分は、通常公知の方法により製造することができる。
【００３２】
本発明の強誘電体メモリ素子は、前述したような好ましい実施形態の他、種々の変更形態とすることが可能である。例えば、前述の実施形態における第1の酸化物電極層２及び／又は第２の酸化物電極層４を設けない形態とすることもできる。また、シリコンウエハ１に代えて、単結晶ＬｉＮｂＯ３等の基板を用いることもできる。
【００３３】
本発明の強誘電体メモリ素子は、前述の誘電体材料から形成された誘電体層を有し、低電圧駆動が可能であるため、例えば、ＣＭＯＳ（Complementary   Metal  Oxide  Semiconductor）回路上に、前述したような本発明に係るキャパシタ構造を設ける強誘電体メモリ素子として用いることができ、また、半導体素子としてＭＦＳＦＥＴ（Metal Ferro-electric Semiconductor Field Effect Transistor）等の用途に利用することができる。
【００３４】
【実施例】
以下、実施例を示して本発明を更に詳細に説明するが、本発明はこれらの実施例により何等制限されるものではない。
【００３５】
〔ゾル・ゲル法による誘電体材料（薄膜）の形成〕
先に、シリコンウエハ上に、ＤＣスパッタにより厚さ１５０ｎｍで(１１１)配向のＰｔ下部電極層を形成した。このＰｔ下部電極層上に、ＲＦスパッタにより、ＩｒＯ２からなる第１の酸化物電極層（膜厚；５０ｎｍ）を形成した。次に、誘電体材料を形成する下記原料溶液を用い、スピンコートにて塗布し、３００℃で５分乾燥した後、７００℃で結晶化アニールを行うこと（ゾル・ゲル法）により、第１の酸化物電極上に誘電体層（膜厚；１００ｎｍ）を形成した。
【００３６】
（誘電体材料を形成する原料溶液）
ブトキシエタノールを溶媒として用い、ジエタノールアミンをキレート剤として用い、リチウムエトキシド、ペンタエトキシニオブ及びタンタルエトキシドからなる混合溶液を溶質として用い、これらを混合して原料溶液を調製した。
【００３７】
次に、この誘電体層上に、ＲＦスパッタにより、ＩｒＯ２からなる第２の酸化物電極層（膜厚；５０ｎｍ）を形成した。その後、ＤＣスパッタにより、第２の酸化物電極層上にＰｔ上部電極（膜厚；１００ｎｍ）を形成して、図１に示す構造のキャパシタを形成した。
【００３８】
その後、キャパシタ以外の部分は、強誘電体メモリ素子に用いる通常のもの（駆動素子等）を用いて通常の方法により、強誘電体メモリー素子を作成した。
【００３９】
前記誘電体層を形成する誘電体材料としては、上記原料溶液の組成を変化させることにより下記組成式（Ｉ）中のＸを０〜１近傍まで変化させた、それぞれの誘電体材料を用いた。
ＬｉＴａ１−ＸＮｂＸＯ３      …（Ｉ）
【００４０】
〔誘電体材料とＥｃとの関係評価〕
それぞれの誘電体材料から形成された誘電体層を有する強誘電体メモリ素子について、誘電体材料（組成式（Ｉ）中のＸの変化）とＥｃとの関係を評価した。このときのＸの値（Ｎｂの量）とＥｃとの関係のグラフを図２に示す。その結果、図２に示すように、Ｘが０〜０．５までのものはＸの増加に応じてＥｃが減少し、Ｘが０．５を超えるとＸの増加に応じてＥｃも増加する傾向が観られた。このグラフより明らかなように、本発明に係るＸが０．０５〜０．５の範囲では、適当なＥｃが得られることが判る。
【００４１】
〔誘電体層の膜厚とＰｒとの関係〕
駆動電圧を３Ｖとして、膜厚を変えながら膜厚とＰｒとの関係を評価した。このときの誘電体層の膜厚とＰｒとの関係のグラフを図３に示す。その結果、図３に示すように、膜厚が２００ｎｍ以下、特に２００〜５０ｎｍでは、Ｐｒは、電極界面に発生する酸素ベイカンシーにより若干低下するものの、適当な値が得られることが判った。
【００４２】
〔誘電体層の膜厚とリーク電流との関係〕
前記誘電体層の膜厚を２００ｎｍから順次薄くしていったところ、膜厚が５０ｎｍより小さいものではリーク電流が大きくなる傾向が観られた。
【００４３】
【発明の効果】
本発明によれば、環境に影響がなく、Ｐｒが高く、しかも、Ｅｃが低く、生産性を向上させた、扱い易い誘電体材料を提供することができる。また、本発明によれば、前記誘電体材料を用いることにより、低電圧駆動が可能な優れた強誘電体メモリー素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の誘電体材料により形成された誘電体層を有するキャパシタ構造を示す概略断面図である。
【図２】Ｘの値（Ｎｂの量）とＥｃとの関係を示すグラフである。
【図３】誘電体層の膜厚とＰｒとの関係を示すグラフである。
【符号の説明】
１０  キャパシタ
１  シリコンウエハ
２  下部電極層
３  第１の酸化物電極層
４  誘電体層
５  第２の酸化物電極層
６  上部電極層
【図１】
0003722272.tif 000002
【図２】
0003722272.tif 000003
【図３】
0003722272.tif 000004