(57)【特許請求の範囲】
【請求項１】
周辺回路を介して試験信号をＤＵＴに供給することによりＤＵＴを試験する半導体試験装置であって、
試験信号を発生するＡＣモジュールと、
リレーの設定により設定状態を変更する周辺回路と、
前記リレーの設定をコントロールするデータを保持するリレー制御レジスタと、
前記周辺回路とＤＵＴとの間に設けられた切換手段と、
前記ＡＣモジュールが発生した試験信号を、前記周辺回路及び前記切換手段を介して受けて測定する測定手段と、
前記測定手段が測定した測定データを期待値データと比較して、誤差補正データを算出する演算部と、
前記リレー制御レジスタが保持するデータに対応するアドレスに、前記演算部が算出した誤差補正データを格納する補正データメモリと
を備え、
前記ＡＣモジュールは、前記リレー制御レジスタが出力するデータに対応したアドレスに前記補正データメモリが格納する誤差補正データを選択して試験信号を補正し、前記周辺回路を介してＤＵＴに供給する
半導体試験装置。
【請求項２】
周辺回路を介して試験信号をＤＵＴに供給することによりＤＵＴを試験する半導体試験装置における試験信号のキャリブレーション方法であって、
リレー制御レジスタが出力するデータにより、リレーの設定を変更して周辺回路の設定状態を変更する段階と、
前記周辺回路とＤＵＴとの間に設けられた切換手段を切り換え、ＡＣモジュールが発生した試験信号を、前記周辺回路及び前記切換手段を介して受けて測定する段階と、
測定データを期待値データと比較して、誤差補正データを算出する段階と、
前記リレー制御レジスタが保持するデータに対応する、補正データメモリのアドレスに、前記演算部が算出した誤差補正データを格納する段階と、
前記ＡＣモジュールが、前記リレー制御レジスタが出力するデータに対応したアドレスに前記補正データメモリが格納する誤差補正データを選択して試験信号を補正し、前記周辺回路を介してＤＵＴに供給する段階と
を備えるキャリブレーション方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログとデジタル混在のＩＣを試験する半導体テストシステムにおいて、被試験ＩＣの周辺回路を含めたアナログ入出力信号のキャリブレーションを行うのに適した半導体テストシステムの自動校正装置に関する。
【０００２】
【従来の技術】
従来のキャリブレーションの方法について図６を参照して説明する。
アナログとデジタル混在のＩＣを試験する半導体テストシステムにおいて、アナログ入出力ピンをもつＩＣを試験するためには、被試験ＩＣ（以下ＤＵＴと記す）の品種に応じて、そのＤＵＴ３３と半導体テストシステムとのインタフェースとなるパフォーマンスボード２０上に、フィルタ、アッテネータやバッファアンプなどの周辺回路２１が必要となる。
【０００３】
そして、ＤＵＴ３３を試験する前に、あらかじめ周辺回路２１で生じる誤差を、マニュアル測定しておき、信号源の信号設定データを補正する必要がある。そのため、試験を行っている途中で周辺回路２１の状態を変更する場合、周辺回路２１の変更状態に応じた信号源の信号設定データの補正を、そのつど間違い無く行う必要がある。
【０００４】
図６に示すように従来の半導体テストシステムにおける校正装置は、交流の試験信号を発生または測定する複数のＡＣモジュール６０と、周辺回路２１と被測定デバイスのＤＵＴ３３とを搭載するパフォーマンスボード２０と、キャリブレーションモジュール４０と、パフォーマンスボード２０上のリレーを制御するリレー制御レジスタ５０と、設定データと測定データを比較・演算して補正データを求める演算部７０とで構成され、リレー４１と、リレー４２と、リレー４３と、リレー４４とはプログラムで制御される。尚、パフォーマンスボード２０上の回路とシステム本体の信号ラインとは接触端子２２を介して接続される。
【０００５】
次ぎに、ＡＣモジュール６０をキャリブレーションする方法を説明する。
まず、ＡＣモジュール６０から出力される試験信号は、リレー４１とリレー４３をＯＦＦ、リレー４２とリレー４４をＯＮとして、パフォーマンスボード２０上には出さずに、直接Ｃａｌライン４００を通してキャリブレーションモジュール４０へ供給し、そこで試験信号のＡＣ振幅やＤＣオフセットその他を測定する。
【０００６】
そして、ＡＣモジュール６０に設定した試験信号の振幅データと、キャリブレーションモジュール４０での測定データとから、演算部７０において、オフセットとゲインの誤差補正データを算出し、その誤差補正データからＡＣモジュール６０の設定値をデバイスプログラム上で変更することによりキャリブレーションをおこなう。
【０００７】
一方、ＤＵＴ３３の試験を行うときは、リレー４１とリレー４３をＯＮ、リレー４２とリレー４４をＯＦＦとして、ＡＣモジュール６０から出力される試験信号は、周辺回路２１を通してＤＵＴ３３に与えて試験を行っている。
【０００８】
【発明が解決しようとする課題】
上記説明のように、従来においては、周辺回路２１を含めたキャリブレーションは自動で行っていない。したがって、周辺回路２１を含めたキャリブレーションを行う場合は、あらかじめ周辺回路２１で生じる誤差をマニュアル測定しておき、デバイスプログラムの設定内容を変更してＡＣモジュール６０への信号設定データを補正する必要がある。しかし、ＤＵＴ３３の試験を行っている途中で周辺回路２１の状態を変更する場合、周辺回路２１の変更状態に応じた補正をデバイスプログラムで行わねばならず、補正データの管理や補正の実行が大きな負担となる実用上の不便があった。
【０００９】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、周辺回路２１の変更状態を含めてデバイスの試験中に自動でキャリブレーションがおこなえる半導体テストシステムの自動校正装置を提供することにある。
【００１０】
【課題を解決する為の手段】
上記目的を解決するために、本発明では、周辺回路を有するデバイスの半導体試験装置において、キャリブレーションの内容設定ができる条件設定手段を設け、周辺回路２１と被測定デバイスのＤＵＴ３３との間に、切り換え手段を設け、該切り換え手段により前記周辺回路２１の出力を受けて測定する測定手段を設ける。
【００１１】
ＡＣモジュール６０の出力が前記周辺回路（２１）を介して得られる期待値のデータと前記測定手段との測定データとを受けて、誤差補正データを演算する演算部７０を設け、該演算部７０で演算した誤差補正データを、リレー制御レジスタ５０に対応するアドレスに格納する補正データメモリ８０を設け、前記リレー制御レジスタ５０からのデータ出力により前記補正データメモリ８０に格納された誤差補正データを選択して、前記ＡＣモジュール６０の設定データを補正することにより、周辺回路２１の状態の変化を含めたキャリブレーションがおこなえることを特徴とした半導体テストシステムの自動校正装置を提供する。
【００１２】
また、上記目的を解決するために、本発明では、被試験デバイスの周辺回路を有する半導体試験装置において、キャリブレーションの実行時にＤＵＴ３３の周辺回路２１の動作確認の診断を併せて行うことができることを特徴とした半導体テストシステムの自動校正装置を提供する。
【００１３】
【発明の実施の形態】
本発明の実施の形態は、下記の実施例において説明する。
【００１４】
【実施例】
本発明の実施例について、図１〜図５を参照して説明する。
本発明の構成は、図１に示すように、交流の試験信号を発生または測定するＡＣモジュール６０と、被測定デバイスのＤＵＴ３３と周辺回路２１とを搭載するパフォーマンスボード２０と、キャリブレーションモジュール４０と、リレー制御レジスタ５０と、期待値データと測定データを比較・演算して補正データを求める演算部７０と、リレー４１と、リレー４２と、リレー４３と、リレー４４との従来構成に、リレー２と、リレー３と、補正データメモリ８０と、図３に示すＣＡＬツールにより作成され、デバイスプログラムから呼び出されるテーブル形式のキャリブレーション条件・手順を追加した構成になっている。
【００１５】
そして、パフォーマンスボード２０上のリレー２と、リレー３と、周辺回路２１のリレー２８とリレー２９との設定は、リレー制御レジスタ５０からコントロールされる。また、リレー４１と、リレー４２と、リレー４３と、リレー４４とはＡＣモジュール６０が設定されると、リレー４１、４３がオンに、リレー４２、４４がオフに設定される。
【００１６】
本発明では、周辺回路２１と被測定デバイスのＤＵＴ３３との間にリレー２とリレー３を設け、キャリブレーションモジュール４０を割り込ませることにより、周辺回路２１の誤差を含めてＡＣモジュール６０の試験信号を測定する。
【００１７】
また、周辺回路２１のリレーの設定状態に対応する誤差補正データは、リレー制御レジスタ５０の内容によって選択できる。そして、リレー制御レジスタ５０を書き換えたときには、そのレジスタに対応した補正データメモリ８０のデータが選択されて、直ちにその状態に応じた誤差補正データとしてＡＣモジュール６０に反映して設定される。
【００１８】
さらに本発明による自動校正装置では、図３と図４に示すように、被試験デバイスのＤＵＴ３３のデバイスプログラムと、それから呼び出されて動作するキャリブレーション（以下、Ｃａｌと記す）の内容を指定するための条件・手順設定手段であるテーブル形式のＣａｌツールがある。
【００１９】
ＣＡＬツールのテーブルでパフォーマンスボード上のリレーのコントロールビットによるリレーの指定方法は５通りあり、０のときはリレーはオフで、１のときはリレーはオンで、キャリブレーションを行うときのみＡはオンとなり、Ｎはオフとなり、そして試験を行うときＡはオフで、Ｎはオンとなるように動作する。尚、Ｘ指定の場合は無視される。
【００２０】
以下、図２に示すアッテネータを含む周辺回路２１の接続状態と、図３に示すＣａｌを行うテーブル形式のＣＡＬツールの具体例において、デバイスの試験をしているときにＣａｌをおこなう方法を図５のフローチャートを参照して説明する。
【００２１】
通常、図３に示す、キャリブレーション条件・手順を決めるＣＡＬテーブルは、あらかじめＣＡＬツールによってＩＣを試験するデバイスプログラム毎に作成しておく。
【００２２】
そして、図５に示すようにデバイス試験のときに、試験するＩＣのデバイスプログラムＰＲＯＸＸＸＸをスタートさせると、そのデバイスプログラムに対応したＣＡＬが呼び出される。
まず、ＣＡＬの実行間隔のチェックをおこなう（ステップ５００）。例えば、図３のテーブルでは、Ｃａｌの実行間隔は２４時間ごとであり、また半導体テストシステム内の温度が基準温度から２度Ｃ以上変化したときにもＣａｌを実行する。
ここで、ＣＡＬの実行間隔でなければデバイス試験をおこなう（ステップ５８０）。
【００２３】
そして、ＣＡＬの実行間隔であれば、ＣＡＬテーブルの最初のステップが読み込まれる（ステップ５１０）。そして、パフォーマンスボード上のリレーのコントロールビットがＣＡＬなので１とＡのみオン、即ちリレー２８、とリレー２がオンとなり、リレー２９と、リレー３はオフとなる（ステップ５２０）。
【００２４】
また、ＡＣモジュール６０である任意波形発生器のＡＷＧ１の試験信号が１ｋＨｚ、２Ｖｒｍｓに設定されて出力され、さらに、ＡＷＧ１の設定によりリレー４１、４３はオン、リレー４２、４４はオフに設定される（ステップ５３０）。
【００２５】
そして次に、ＡＷＧ１から出力された試験信号が周辺回路２１を経由してキャリブレーションモジュール４０で測定する（ステップ５４０）。尚、測定内容によっては他のＡＣモジュール６０を使用して測定する場合もある。
【００２６】
さらに、キャリブレーションモジュール４０で測定した測定データが診断リミット内かどうかの判断をする（ステップ５５０）。ここで、測定データが診断リミット内でない場合は、警告表示をすることもできる（ステップ５５１）。
【００２７】
そして、測定データが診断リミット内であれば、測定結果のデータ（例えば、１．０１Ｖｒｍｓ  ）と測定期待値データ（１．０Ｖｒｍｓ  ）とから、誤差補正データ（１／１．０１）を演算部７０で算出し、周辺回路２１のリレーのコントロールビットに対応した補正データメモリ８０のアドレスに格納しておく（ステップ５６０）。
【００２８】
つぎに、ＣＡＬテーブルのステップがすべて終了したかどうかを判断する（ステップ５７０）。まだ、ステップがすべて終了していなければ、次のステップを読み込む（ステップ５７１）。つぎに、ステップ５２０へもどる。
【００２９】
そして、ＣＡＬテーブルのステップがすべて終了していれば、ＤＵＴ３３の試験をおこなうが、このばあい、リレー制御レジスタ５０のコントロールビットが０と１に対応するビットのみ見て、デバイスプログラムの設定と一致したときは、リレー制御レジスタ５０に対応したアドレスの補正データメモリ８０のデータが選択され、誤差補正データ（１／１．０１）としてＡＣモジュール６０にあたえられて出力電圧が補正出力（２Ｖｒｍｓ  ×１／１．０１）され、周辺回路２１を通してＤＵＴ３３の試験を行っている（ステップ５８０）。
【００３０】
尚、具体例では説明し易くするためにＡＣモジュール６０を一つの場合で説明したが、通常は信号を発生・測定する多数のＡＣモジュール６０が有り、リレーの数も多く使用しているが同様にして実施できる。
【００３１】
これによりＤＵＴ３３の試験中においても、デバイスプログラム自体を書換えたりしなくても、自動的に周辺回路２１の誤差補正が可能となり、デバイスプログラム上で誤差補正データを管理する必要もない。
【００３２】
【発明の効果】
本発明は、以上説明したように構成されているので、下記に記載されるような効果を奏する。
【００３３】
キャリブレーションの実行には特別のセットアップが不要であるから、生産ラインでＤＵＴ３３を流し続けて試験している場合でも、指定されたキャリブレーションの実行間隔で自動的に周辺回路２１の誤差補正データの更新を行うことが出来る。従って、試験システムの温度ドリフトなどの経時的変化も補正ができるのでＤＵＴの試験精度が向上し、試験コストの低減ができる効果がある。
【００３４】
【図面の簡単な説明】
【図１】本発明のブロック図である。
【図２】周辺回路の具体例である。
【図３】本発明のＣＡＬツールのテーブルである。
【図４】デバイスプログラムとＣＡＬツールの関係図である。
【図５】本発明によるキャリブレーション実行のフローチャートである。
【図６】従来のブロック図である。
【符号の説明】
２、３、２８、２９、４１、４２、４３、４４  リレー
２１  周辺回路
２２  接触端子
３３  ＤＵＴ
４０  キャリブレーションモジュール
５０  リレー制御レジスタ
６０  ＡＣモジュール
７０  演算部
８０  補正データメモリ
【図１】
0003628789.tif 000002
【図２】
0003628789.tif 000003
【図３】
0003628789.tif 000004
【図４】
0003628789.tif 000005
【図５】
0003628789.tif 000006
【図６】
0003628789.tif 000007