(57)【特許請求の範囲】
【請求項１】
第１の状態と第２の状態とを有し互いに直列に接続された複数の双安定回路を備え、各双安定回路は当該双安定回路の状態に応じた論理レベルの段出力信号を出力し、外部から入力されるクロック信号に応じて前記複数の双安定回路の全部または一部が順次所定の時間ずつ第１の状態となるシフトレジスタであって、
前記複数の双安定回路のうち外部から入力される開始位置指示信号によって特定される双安定回路である開始位置双安定回路を第１の状態に保持する開始位置設定手段と、
前記複数の双安定回路のうち外部から入力される終了位置指示信号によって特定される双安定回路である終了位置双安定回路が第１の状態になった後、前記開始位置双安定回路以外の双安定回路を第２の状態にするリセット手段とを備え、
前記開始位置双安定回路が第１の状態に保持されているときに、当該双安定回路から前記終了位置双安定回路までの双安定回路が前記クロック信号に応じて順次所定の時間ずつ第１の状態となることを特徴とする、シフトレジスタ。
【請求項２】
前記開始位置設定手段は、前記開始位置双安定回路が第２の状態になることを抑止することにより開始位置双安定回路を第１の状態に保持することを特徴とする、請求項１に記載のシフトレジスタ。
【請求項３】
前記開始位置双安定回路から前記終了位置双安定回路までの双安定回路が前記クロック信号に応じて順次所定の時間ずつ第１の状態となる部分駆動の周期であるフレーム期間毎の処理の開始の時に第１の論理レベルとなる開始信号と、前記開始位置指示信号に基づいて前記複数の双安定回路から開始位置に対応する双安定回路を特定するための開始位置設定信号と、前記開始位置双安定回路以外の双安定回路を第２の状態にするための最終段リセット信号とがさらに外部から入力され、
前記開始位置設定手段は、各双安定回路内に設けられた第１の論理積出力手段であって、当該各双安定回路の２段後段の双安定回路から出力される２段後段出力信号と前記開始位置設定信号とが共に第１の論理レベルのときに第１の論理レベルの信号を出力し、前記２段後段出力信号と前記開始位置設定信号とのうち少なくとも一方が第２の論理レベルのときに第２の論理レベルの信号を出力する第１の論理積出力手段を含み、
前記リセット手段は、各双安定回路内に設けられた第２の論理積出力手段であって、当該各双安定回路より前段に配置されたいずれかの双安定回路が第１の状態であるか否かに応じて第１または第２の論理レベルとなる前段状態信号と前記最終段リセット信号とが共に第１の論理レベルのときに第１の論理レベルの信号を出力し、前記前段状態信号と前記最終段リセット信号とのうち少なくとも一方が第２の論理レベルのときに第２の論理レベルの信号を出力する第２の論理積出力手段を含み、
各双安定回路は、
当該各双安定回路の１段前段の双安定回路から出力される前記段出力信号が第１の論理レベルであるときに第１の状態に設定され、
前記開始信号が第１の論理レベルであるかまたは当該各双安定回路の１段前段の双安定回路が第１の状態であって、当該各双安定回路が第１の状態であり、前記クロック信号が第１の論理レベルであるときに、当該各双安定回路の段出力信号として第１の論理レベルの信号を出力し、
当該各双安定回路の１段前段の双安定回路から出力される前記前段状態信号が第１の論理レベルであるか、または、当該各双安定回路が第１の状態であるときに、当該各双安定回路の１段後段の双安定回路が受け取るべき前記前段状態信号として第１の論理レベルの信号を出力し、
当該各双安定回路内の前記第１の論理積出力手段または前記第２の論理積出力手段が第１の論理レベルの信号を出力したときに、第２の状態に設定されることを特徴とする、請求項１または２に記載のシフトレジスタ。
【請求項４】
前記クロック信号は、少なくとも３相からなる信号であることを特徴とする、請求項１から３に記載のシフトレジスタ。
【請求項５】
複数の走査線を駆動する走査線駆動回路と、複数の信号線を駆動する信号線駆動回路とを備え、表示画面の一部を表示領域とする部分表示機能を有する表示装置であって、
前記走査線駆動回路および前記信号線駆動回路の少なくともいずれか一方に、請求項１から４のいずれか１項に記載のシフトレジスタを備えたことを特徴とする表示装置。
【請求項６】
前記開始位置双安定回路の２段後段の双安定回路から出力される前記段出力信号が第１の論理レベルであるときに前記開始位置設定信号として第２の論理レベルの信号を出力する開始位置設定信号生成回路と、
前記終了位置双安定回路から出力される前記段出力信号が第１の論理レベルから第２の論理レベルに変わるときに前記最終段リセット信号として第１の論理レベルの信号を出力する最終段リセット信号生成回路とを備えることを特徴とする、請求項５に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一部の双安定回路からパルスを発生する部分駆動が可能なシフトレジスタおよび該シフトレジスタを用いた表示装置に関する。
【０００２】
【従来の技術】
従来より、複数の走査線と複数の信号線とが互いに交差して配置されているマトリクス型表示装置が知られている。このようなマトリクス型表示装置としては、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶表示装置）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：プラズマ表示装置）、ＥＬ（Ｅｌｅｃｔｒｏｎｉｃ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：電界発光）表示装置、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ：電界放出表示装置）等のＦＰＤ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ：薄型表示装置）が知られている。ＦＰＤは、従来からあるＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ：ブラウン管）表示装置と比較すると、薄型化や軽量化が容易であるため、携帯電話等にも利用されている。一方、携帯電話では消費電力を低減することが課題となっている。そのため、表示画面の一部のみに画像を表示させる部分表示機能が設けられた表示装置もある。
【０００３】
特開平１１−１８４４３４に開示された表示装置によると、走査許可信号が設けられ、非表示部分に対応する走査線に選択信号が出力されないようにマスクすることにより部分表示が実現されている。しかし、非表示部分の大きさに拘わらず全ての走査線に対応したシフトクロックを発生させる必要があり、全画面表示のときも部分表示のときもシフトクロックのクロック数は同じである。このため、消費電力は低減されていない。
【０００４】
そこで、各走査線に対応する記憶回路を備え、当該記憶回路に表示領域であるか非表示領域であるかを識別するための信号を保持させて、表示領域に対応する走査線のみを駆動することにより部分表示を実現する表示装置が提案されている。この表示装置に設けられた複数の走査線は、走査線駆動回路に接続されている。そして、部分表示のときには、走査線駆動回路によって一部の走査線のみが駆動される。この場合、必要となるシフトクロックのクロック数は、表示領域に対応する走査線数となる。
【０００５】
図２３および図２４は、従来の表示装置の走査線駆動回路の構成を示す回路図である。図２３（ａ）に示す信号線の右端部は、図２３（ｂ）に示す信号線の左端部と接続されている。同様に、図２３（ｂ）に示す信号線の右端部は、図２４（ａ）に示す信号線の左端部と接続され、図２４（ａ）に示す信号線の右端部は、図２４（ｂ）に示す信号線の左端部と接続されている。この走査線駆動回路は、ｍ個の双安定回路１０１からなるｍ段のシフトレジスタとｍ個のＤフリップフロップ回路１０２とを備えている。このＤフリップフロップ回路１０２は、表示領域と非表示領域とを識別するための記憶回路としての機能を有している。図２５は、この走査線駆動回路の双安定回路の構成を示す回路図である。この双安定回路は、Ｄフリップフロップ回路２０１と、ＯＲ回路２０２と、２個のＡＮＤ回路と１個のＯＲ回路とからなる組み合わせ回路２０３と、ＡＮＤ回路２０４とを備えている。
【０００６】
図２６および図２７は、従来の表示装置における全画面表示時の走査線駆動回路のタイミングチャートである。時間経過の方向は、図２６の左から右、続いて、図２７の左から右である。以下、図２３〜図２７を参照しつつ、全画面表示時の走査線駆動回路の動作について説明する。
【０００７】
図２６および図２７に示すように、全画面表示の期間中、部分表示選択信号ＰＢの論理レベルはＨｉｇｈ（「Ｈ」レベル）に保持される。このため、図２５に示すＯＲ回路２０２から出力される出力信号は「Ｈ」レベルになるので、Ｄフリップフロップ回路２０１の入力信号ＣＬＲＢは「Ｌ」レベルになり、当該Ｄフリップフロップ回路２０１がリセットされることはない。
【０００８】
１段目の双安定回路ＳＲ１に着目すると、走査線駆動回路開始信号ＧＳＰが「Ｈ」レベルになった後、シフトクロックＧＣＫのパルスが入力されると、Ｄフリップフロップ回路２０１がセットされ、当該双安定回路ＳＲ１の出力信号ＱＯ（ＳＲ１ＱＯ）が「Ｈ」レベルになる。また、シフトクロックＧＣＫと同期して入力信号ＯＥも「Ｈ」レベルにすることにより、ＡＮＤ回路２０４から出力される出力信号ＧＬは「Ｈ」レベルになる。すなわち、１段目の走査線が駆動される（１段目の走査線に「Ｈ」レベルである選択信号が出力される）。
【０００９】
２段目の双安定回路ＳＲ２に着目すると、双安定回路ＳＲ２の入力信号ＱＩは、１段目の双安定回路ＳＲ１の出力信号ＱＯ（ＳＲ１ＱＯ）である。このため、図２６に示すように、１段目の双安定回路ＳＲ１の出力信号ＱＯ（ＳＲ１ＱＯ）が「Ｈ」レベルになった後、シフトクロックＧＣＫのパルスが入力されると、２段目の双安定回路ＳＲ２のＤフリップフロップ回路２０１がセットされる。すなわち、上述した１段目の双安定回路ＳＲ１と同様の動作によって、２段目の双安定回路ＳＲ２の出力信号ＱＯ（ＳＲ２ＱＯ）と出力信号ＧＬとが「Ｈ」レベルになる。これにより、２段目の走査線が駆動される。
【００１０】
３段目以降の双安定回路ＳＲ３〜ＳＲｍについても２段目の双安定回路ＳＲ２と同様の動作が行われ、全ての走査線が順次駆動される。以上のようにして、全画面表示が実現されている。
【００１１】
次に、部分表示時の走査線駆動回路の動作について説明する。従来の表示装置では、まず、表示領域と非表示領域とを識別するために記憶回路の設定が行われる。次に、表示領域として設定された記憶回路に対応づけられている双安定回路に走査線を順次駆動させることにより、部分表示が実現されている。以下、ｉ段目からｊ段目までの走査線が表示領域に対応する走査線であるものとして説明する。なお、前述のとおり、Ｄフリップフロップ回路１０２が記憶回路としての機能を有している。
【００１２】
図２８および図２９は、部分表示のための記憶回路設定時の走査線駆動回路のタイミングチャートである。時間経過の方向は、図２８の左から右、続いて、図２９の左から右である。以下、図２３、図２４、図２５、図２８、および図２９を参照しつつ、部分表示のための記憶回路設定時の走査線駆動回路の動作について説明する。
【００１３】
記憶回路を設定する期間中、部分表示選択信号ＰＢは「Ｈ」レベルに保持され、記憶回路設定用クロックＭＣＫとＭＤＩとは図２８に示すように「Ｈ」レベルにされる。ここで、記憶回路設定用クロックＭＣＫのパルスが入力されるたびに、各Ｄフリップフロップ回路１０２の出力信号Ｑが次段のＤフリップフロップ回路に入力信号Ｄとして入力される。このため、ＭＤＩを図２８に示すように「Ｈ」レベルにすることにより、ｉ段目からｊ段目のＤフリップフロップ回路ＤＦＦｉ〜ＤＦＦｊがセットされる。
【００１４】
図３０および図３１は、部分表示時の走査線駆動回路のタイミングチャートである。時間経過の方向は、図３０の左から右、続いて、図３１の左から右である。以下、図２３、図２４、図２５、図３０、および図３１を参照しつつ、部分表示時の走査線駆動回路の動作について説明する。
【００１５】
上述のようにして部分表示のための記憶回路の設定が終了すると、図３０および図３１に示すように部分表示選択信号ＰＢの論理レベルはＬｏｗ（「Ｌ」レベル）に保持される。ここで、走査線駆動回路ＧＳＰを「Ｈ」レベルにすると、１段目からｉ−１段目の双安定回路ＳＲ１〜ＳＲｉ−１の出力信号ＱＯ（ＳＲ１ＱＯ〜ＳＲｉ−１ＱＯ）が「Ｈ」レベルになる。その後、シフトクロックＧＣＫのパルスが入力されると、部分表示が開始される。
【００１６】
ｉ段目の双安定回路ＳＲｉに着目すると、ＡＮＤ回路２０４から出力される出力信号ＧＬ（ＧＬｉ）と組み合わせ回路２０３から出力される出力信号ＱＯ（ＳＲｉＱＯ）は「Ｈ」レベルになる。
【００１７】
ｉ＋１段目の双安定回路ＳＲｉ＋１に着目すると、入力信号ＱＩはｉ段目の双安定回路ＳＲｉの出力信号ＱＯなので、シフトクロックＧＣＫのうち図３０で「ｉ＋１」で示すパルスが入力されると、ｉ＋１段目の双安定回路ＳＲｉ＋１の出力信号ＧＬ（ＧＬｉ＋１）が「Ｈ」レベルになる。ｉ＋２段目からｊ段目の双安定回路ＳＲｉ＋２〜ＳＲｊについても、ｉ＋１段目の双安定回路ＳＲｉ＋１と同様の動作が行われる。以上のようにして、ｉ段目からｊ段目の双安定回路ＳＲｉ〜ＳＲｊの出力信号ＧＬ（ＧＬｉ〜ＧＬｊ）が順次「Ｈ」レベルになる。すなわち、ｉ段目からｊ段目の走査線が順次駆動され、部分表示が実現されている。
【００１８】
【特許文献１】
特開平１１−１８４４３４号公報
【特許文献２】
特開２００１−２４９６３６号公報
【００１９】
【発明が解決しようとする課題】
ところが、上記のような従来技術によると、走査線を駆動する双安定回路と走査線を駆動しない双安定回路とを識別するために、シフトレジスタ内の全ての双安定回路にそれぞれ対応する記憶回路が必要なため、回路規模が大きくなるという課題がある。また、回路規模が大きくなると消費電力が大きくなり、その消費電力の低減も課題となっている。
【００２０】
そこで、本発明では、特別な記憶回路を設けることなく部分的なシフト動作が実現できるシフトレジスタおよびそのシフトレジスタを備え従来よりも消費電力が低減される表示装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
第１の発明は、第１の状態と第２の状態とを有し互いに直列に接続された複数の双安定回路を備え、各双安定回路は当該双安定回路の状態に応じた論理レベルの段出力信号を出力し、外部から入力されるクロック信号に応じて前記複数の双安定回路の全部または一部が順次所定の時間ずつ第１の状態となるシフトレジスタであって、
前記複数の双安定回路のうち外部から入力される開始位置指示信号によって特定される双安定回路である開始位置双安定回路を第１の状態に保持する開始位置設定手段と、
前記複数の双安定回路のうち外部から入力される終了位置指示信号によって特定される双安定回路である終了位置双安定回路が第１の状態になった後、前記開始位置双安定回路以外の双安定回路を第２の状態にするリセット手段とを備え、前記開始位置双安定回路が第１の状態に保持されているときに、当該双安定回路から前記終了位置双安定回路までの双安定回路が前記クロック信号に応じて順次所定の時間ずつ第１の状態となることを特徴とする。
【００２２】
このような第１の発明によれば、開始位置指示信号に基づき、開始位置に対応する双安定回路が第１の状態に設定される。そして、外部から入力されるクロック信号に応じて、複数の双安定回路が順次所定の時間ずつ第１の状態に設定される。また、終了位置指示信号に基づき終了位置に対応する双安定回路が第１の状態に設定された後、開始位置に対応する双安定回路以外の双安定回路が第２の状態に設定される。さらに、双安定回路以外に記憶回路は設けられていない。これにより、従来よりも簡単な構成で、開始位置から終了位置までに対応する双安定回路が順次第１の状態に設定され、終了位置に対応する双安定回路が第１の状態に設定された後も、再度、開始位置に対応する双安定回路から順次第１の状態に設定される。
【００２３】
第２の発明は、第１の発明において、
前記開始位置設定手段は、前記開始位置双安定回路が第２の状態になることを抑止することにより開始位置双安定回路を第１の状態に保持することを特徴とする。
【００２４】
このような第２の発明によれば、開始位置設定手段によって、開始位置に対応する双安定回路が第２の状態になることが抑止される。これにより、開始位置に対応する双安定回路は、第１の状態に保持される。このため、双安定回路以外の回路を備えることなく開始位置に対応する双安定回路が識別される。
【００２５】
第３の発明は、第１の発明および第２の発明において、
前記開始位置双安定回路から前記終了位置双安定回路までの双安定回路が前記クロック信号に応じて順次所定の時間ずつ第１の状態となる部分駆動の周期であるフレーム期間毎の処理の開始の時に第１の論理レベルとなる開始信号と、前記開始位置指示信号に基づいて前記複数の双安定回路から開始位置に対応する双安定回路を特定するための開始位置設定信号と、前記開始位置双安定回路以外の双安定回路を第２の状態にするための最終段リセット信号とがさらに外部から入力され、
前記開始位置設定手段は、各双安定回路内に設けられた第１の論理積出力手段であって、当該各双安定回路の２段後段の双安定回路から出力される２段後段出力信号と前記開始位置設定信号とが共に第１の論理レベルのときに第１の論理レベルの信号を出力し、前記２段後段出力信号と前記開始位置設定信号とのうち少なくとも一方が第２の論理レベルのときに第２の論理レベルの信号を出力する第１の論理積出力手段を含み、
前記リセット手段は、各双安定回路内に設けられた第２の論理積出力手段であって、当該各双安定回路より前段に配置されたいずれかの双安定回路が第１の状態であるか否かに応じて第１または第２の論理レベルとなる前段状態信号と前記最終段リセット信号とが共に第１の論理レベルのときに第１の論理レベルの信号を出力し、前記前段状態信号と前記最終段リセット信号とのうち少なくとも一方が第２の論理レベルのときに第２の論理レベルの信号を出力する第２の論理積出力手段を含み、
各双安定回路は、
当該各双安定回路の１段前段の双安定回路から出力される前記段出力信号が第１の論理レベルであるときに第１の状態に設定され、
前記開始信号が第１の論理レベルであるかまたは当該各双安定回路の１段前段の双安定回路が第１の状態であって、当該各双安定回路が第１の状態であり、前記クロック信号が第１の論理レベルであるときに、当該各双安定回路の段出力信号として第１の論理レベルの信号を出力し、
当該各双安定回路の１段前段の双安定回路から出力される前記前段状態信号が第１の論理レベルであるか、または、当該各双安定回路が第１の状態であるときに、当該各双安定回路の１段後段の双安定回路が受け取るべき前記前段状態信号として第１の論理レベルの信号を出力し、
当該各双安定回路内の前記第１の論理積出力手段または前記第２の論理積出力手段が第１の論理レベルの信号を出力したときに、第２の状態に設定されることを特徴とする。
【００２６】
このような第３の発明によれば、シフトレジスタ内の双安定回路が順次第１の状態となる通常の動作状態において、開始位置設定信号が第１の論理レベルに保持されていると、各双安定回路は、第１の論理レベルの２段後段出力信号によって第２の状態に設定される。ここで、開始位置双安定回路に第１の論理レベルの２段後段出力信号が入力されるときのみ開始位置設定信号を第２の論理レベルにすると、開始位置双安定回路のみ第１の状態に保持される。これにより、部分駆動の開始位置に対応する双安定回路が識別される。
また、各双安定回路は、開始信号が第１の論理レベルであるか、または、当該各双安定回路の１段前段の双安定回路が第１の状態であって、当該双安定回路が第１の状態であるときに、第１の論理レベルのクロック信号が入力されると、第１の論理レベルの段出力信号を出力する。そして、その段出力信号によって、次段の双安定回路は第１の状態に設定される。これにより、開始信号が第１の論理レベルになると、各双安定回路は開始位置双安定回路から順次クロック信号に応じて第１の論理レベルの段出力信号を出力し、部分駆動が開始される。
さらに、部分駆動期間中、開始位置設定信号が第１の論理レベルに保持されていると、各双安定回路は、第１の論理レベルの２段後段出力信号によって第２の状態に設定される。ここで、開始位置双安定回路に第１の論理レベルの２段後段出力信号が入力されるときのみ開始位置設定信号を第２の論理レベルにすると、開始位置双安定回路のみ第１の状態に保持される。
さらにまた、終了位置双安定回路の１段前段の双安定回路と終了位置双安定回路には第１の論理レベルの２段後段出力信号が入力されないが、各双安定回路は、前段状態信号と最終段リセット信号とが第１の論理レベルであるときに第２の状態に設定される。そこで、終了位置双安定回路から第１の論理レベルの段出力信号が出力された後、最終段リセット信号を第１の論理レベルにすると、終了位置双安定回路の１段前段の双安定回路と終了位置双安定回路とは第２の状態に設定される。一方、開始位置双安定回路に入力される前段状態信号は第２の論理レベルであるので、開始位置双安定回路は第１の状態に保持される。
以上より、開始位置から終了位置に対応する双安定回路から第１の論理レベルの段出力信号が順次出力される。そして、終了位置双安定回路から第１の論理レベルの段出力信号が出力された後、開始位置双安定回路のみが第１の状態に保持される。このため、開始位置から終了位置に対応する双安定回路から繰り返し第１の論理レベルの段出力信号が出力され、部分駆動が実現される。
【００２７】
第４の発明は、第１から第３の発明において、
前記クロック信号は、少なくとも３相からなる信号であることを特徴とする。
【００２８】
このような第４の発明によれば、クロック信号が２相からなる信号であるときに生じるハザードが発生しない。これにより、良好な部分駆動が実現できるシフトレジスタが提供される。
【００２９】
第５の発明は、
複数の走査線を駆動する走査線駆動回路と、複数の信号線を駆動する信号線駆動回路とを備え、表示画面の一部を表示領域とする部分表示機能を有する表示装置であって、
前記走査線駆動回路および前記信号線駆動回路の少なくともいずれか一方に、第１から第４のいずれかの発明のシフトレジスタを備えたことを特徴とする。
【００３０】
このような第５の発明によれば、表示装置に設けられた走査線駆動回路内の複数の走査線のうち、開始位置から終了位置に対応する走査線が順次駆動される、もしくは、表示装置に設けられた信号線駆動回路内の複数の信号線のうち、開始位置から終了位置に対応する信号線が順次駆動される。また、この表示装置が備えるシフトレジスタには、双安定回路以外に記憶回路は設けられていない。これにより、従来よりも簡単な構成で、部分表示が可能な表示装置が提供される。
【００３１】
【発明の実施の形態】
以下、本発明の一実施形態について添付図面を参照しつつ説明する。
＜１．全体構成＞
図１は、本実施形態に係る表示装置３００の全体構成を示すブロック図である。この表示装置３００は、表示制御回路３６と走査線駆動回路３２と信号線駆動回路３１と表示パネル３７とを備えている。表示パネル３７の内部には、複数の走査線ＧＬ１〜ＧＬｍと複数の信号線ＳＬ１〜ＳＬｎとが互いに格子状に設けられており、走査線と信号線とで囲まれた位置には表示素子３３が設けられている。各走査線ＧＬ１〜ＧＬｍは走査線駆動回路３２と接続されている。一方、 各信号線ＳＬ１〜ＳＬｎは信号線駆動回路３１と接続されている。また、表示制御回路３６には、開始位置設定信号生成回路３と最終段リセット信号生成回路４とシフトクロック生成回路５とが設けられている。なお、本説明では、ｍ本の走査線とｎ本の信号線とが設けられているものとする。
【００３２】
表示制御回路３６は、この表示装置３００の外部にある情報機器等のＣＰＵ４００から画像信号等を受け取り、表示パネル３７に画像を表示するための画像信号やタイミング信号等を出力する。表示制御回路３６が受け取る画像信号等には、全画面表示もしくは部分表示を指示する表示指示信号、部分表示のときの表示領域の開始位置を指示する開始位置指示信号、および部分表示のときの表示領域の終了位置を指示する終了位置指示信号が含まれている。走査線駆動回路３２は、表示制御回路３６が出力したタイミング信号等を受け取り、各走査線ＧＬ１〜ＧＬｍに選択信号（走査信号）を出力する。信号線駆動回路３１は、表示制御回路３６が出力した画像信号ＤＡＴとタイミング信号等を受け取り、表示パネル３７を駆動させるための画像信号を出力する。上記のように、走査線駆動回路３２および信号線駆動回路３１から画像信号や選択信号が出力されることにより、各表示素子３３の電極に電圧が印加され、所望の画像が表示パネル３７に表示される。
【００３３】
開始位置設定信号生成回路３と最終段リセット信号生成回路４とは、表示領域の開始位置から終了位置に対応する走査線が駆動されるようにするための信号を生成する。シフトクロック生成回路５は、走査線駆動回路３２の入力信号となるシフトクロックＧＣＫ１〜ＧＣＫ４を生成する。また、走査線駆動回路３２には、表示指示信号等に応じて各走査線ＧＬ１〜ＧＬｍに出力する信号を生成するための複数の双安定回路から構成されるシフトレジスタ４０が含まれている。この双安定回路は、「Ｈ」レベルの信号を出力するセット状態（第１の状態）と「Ｌ」レベルの信号を出力するリセット状態（第２の状態）とを有している。走査線駆動回路３２と同様に信号線駆動回路３１にも複数の双安定回路から構成されるシフトレジスタ４０が含まれている。信号線駆動回路３１には、さらに、シフトレジスタ４０から出力される信号に基づいて画像信号ＤＡＴをサンプリングするためのサンプリング部３８が設けられている。なお、開始位置設定信号生成回路３、最終段リセット信号生成回路４、シフトクロック生成回路５、および双安定回路についての詳しい説明は後述する。
【００３４】
＜２．シフトクロック生成回路＞
図２は、シフトクロック生成回路５の構成を示す回路図である。このシフトクロック生成回路５は、２個のＤフリップフロップ回路ＤＦＦ１、ＤＦＦ２と、４個のＡＮＤ回路１１〜１４とを備えており、従来からある走査線駆動回路３２の入力信号ＧＣＫ、ＯＥに基づいて、本実施形態に係る走査線駆動回路３２の入力信号であるシフトクロックＧＣＫ１〜ＧＣＫ４を生成する。
【００３５】
Ｄフリップフロップ回路ＤＦＦ１、ＤＦＦ２は、２個の入力信号Ｄ、ＣＫを受け取り、２個の出力信号Ｑ、ＱＢを出力する。ＡＮＤ回路１１は、入力信号ＯＥと、Ｄフリップフロップ回路ＤＦＦ１の出力信号ＱＢと、Ｄフリップフロップ回路ＤＦＦ２の出力信号ＱＢとの論理積を示す信号（シフトクロック１）ＧＣＫ１を出力する。ＡＮＤ回路１２は、入力信号ＯＥと、Ｄフリップフロップ回路ＤＦＦ１の出力信号Ｑと、Ｄフリップフロップ回路ＤＦＦ２の出力信号Ｑとの論理積を示す信号（シフトクロック２）ＧＣＫ２を出力する。ＡＮＤ回路１３は、入力信号ＯＥと、Ｄフリップフロップ回路ＤＦＦ１の出力信号ＱＢと、Ｄフリップフロップ回路ＤＦＦ２の出力信号Ｑとの論理積を示す信号（シフトクロック３）ＧＣＫ３を出力する。ＡＮＤ回路１４は、入力信号ＯＥと、Ｄフリップフロップ回路ＤＦＦ１の出力信号Ｑと、Ｄフリップフロップ回路ＤＦＦ２の出力信号ＱＢとの論理積を示す信号（シフトクロック４）ＧＣＫ４を出力する。
【００３６】
Ｄフリップフロップ回路ＤＦＦ１、ＤＦＦ２は、それぞれ入力信号ＣＫを１／２分周する。また、Ｄフリップフロップ回路ＤＦＦ１の出力信号Ｑは、Ｄフリップフロップ回路ＤＦＦ２の入力信号ＣＫとなっているので、Ｄフリップフロップ回路ＤＦＦ１とＤフリップフロップ回路ＤＦＦ２とで４進カウンタとして機能している。
【００３７】
図３は、図２に示すシフトクロック生成回路５からシフトクロックＧＣＫ１〜ＧＣＫ４を生成するためのタイミングチャートである。このシフトクロック生成回路５は、図３に示すような２個の入力信号ＧＣＫ（シフトクロック）、ＯＥを受け取る。前述のとおり、このシフトクロック生成回路５は、Ｄフリップフロップ回路ＤＦＦ１とＤフリップフロップ回路ＤＦＦ２とで４進カウンタとして機能しているので、図３に示す入力信号ＧＣＫ（シフトクロック）、ＯＥのパルスが入力されるたびに、ＧＣＫ４、ＧＣＫ１、ＧＣＫ２、ＧＣＫ３が順次「Ｈ」レベルになる。
【００３８】
以上のようにして、シフトクロック生成回路５では、従来からある走査線駆動回路３２の入力信号ＧＣＫ、ＯＥに基づいて、論理レベルが順次「Ｈ」レベルになるシフトクロックＧＣＫ１〜ＧＣＫ４が生成される。このため、走査線駆動回路３２には、順次「Ｈ」レベルになるシフトクロックＧＣＫ１〜ＧＣＫ４が入力される。
【００３９】
＜３．走査線駆動回路＞
図４および図５は、本実施形態に係る走査線駆動回路３２の構成を示す回路図である。図４（ａ）に示す信号線の右端部は、図４（ｂ）に示す信号線の左端部と接続されている。同様に、図４（ｂ）に示す信号線の右端部は、図５（ａ）に示す信号線の左端部と接続され、図５（ａ）に示す信号線の右端部は、図５（ｂ）に示す信号線の左端部と接続されている。この走査線駆動回路３２は、ＡＮＤ回路７０２と（ｍ＋１）個の双安定回路ＳＲ１〜ＳＲｍ＋１とを備えている。
【００４０】
ＡＮＤ回路７０２は、走査線駆動回路開始信号（開始信号）ＧＳＰと部分表示選択信号ＰＢとの論理積を示す信号を出力する。走査線駆動回路開始信号ＧＳＰは、表示制御回路３６から出力される信号であり、走査線を駆動する周期であるフレーム期間毎に処理を開始するタイミングを示すためのものである。部分表示選択信号ＰＢは、表示制御回路３６から出力される信号であり、全画面表示が行われる期間中には「Ｈ」レベルに保持され、部分表示が行われる期間中には「Ｌ」レベルに保持される。
【００４１】
双安定回路７０１は、８個の入力信号ＣＫ、ＧＳＰ、ＱＩ、ＧＬＩ１、ＳＩＧＱＩ、ＣＬＲ、ＳＴＭＲＫＢ、およびＧＬＩ２を受け取り、３個の出力信号ＱＯ、ＧＬＯ、およびＳＩＧＱＯを出力する。
【００４２】
双安定回路ＳＲ１、ＳＲ５、ＳＲ９、ＳＲ１３・・・（ＳＲ４ｋ−３）の入力信号ＣＫは、表示制御回路３６から出力されるシフトクロックＧＣＫ１である。
双安定回路ＳＲ２、ＳＲ６、ＳＲ１０、ＳＲ１４・・・（ＳＲ４ｋ−２）の入力信号ＣＫは、表示制御回路３６から出力されるシフトクロックＧＣＫ２である。
双安定回路ＳＲ３、ＳＲ７、ＳＲ１１、ＳＲ１５・・・（ＳＲ４ｋ−１）の入力信号ＣＫは、表示制御回路３６から出力されるシフトクロックＧＣＫ３である。
双安定回路ＳＲ４、ＳＲ８、ＳＲ１２、ＳＲ１６・・・（ＳＲ４ｋ）の入力信号ＣＫは、表示制御回路３６から出力されるシフトクロックＧＣＫ４である。
【００４３】
双安定回路ＳＲ１〜ＳＲｍ＋１の入力信号ＧＳＰは、表示制御回路３６から出力される走査線駆動回路開始信号ＧＳＰであり、走査線を駆動する周期であるフレーム期間（水平走査期間）毎に 処理を開始するタイミングを示すためのものである。双安定回路ＳＲ１の入力信号ＱＩは、ＡＮＤ回路７０２の出力信号であり、双安定回路ＳＲ２〜ＳＲｍ＋１の入力信号ＱＩは、各双安定回路の前段に配置された双安定回路の出力信号ＱＯである。双安定回路ＳＲ１の入力信号ＧＬＩ１は、ＡＮＤ回路７０２の出力信号であり、双安定回路ＳＲ２〜ＳＲｍ＋１の入力信号ＧＬＩ１は、各双安定回路の前段に配置された双安定回路の出力信号ＧＬＯである。
【００４４】
双安定回路ＳＲ１の入力信号ＳＩＧＱＩは、表示制御回路３６から出力される初期化信号ＡＬＬＣＬＲである。初期化信号ＡＬＬＣＬＲは、全ての双安定回路をリセットするための信号である。双安定回路ＳＲ２〜ＳＲｍ＋１の入力信号（前段状態信号）ＳＩＧＱＩは、各双安定回路の前段に配置された双安定回路の出力信号ＳＩＧＱＯである。
【００４５】
双安定回路ＳＲ１〜ＳＲｍ−１の入力信号（２段後段出力信号）ＧＬＩ２は、各双安定回路の２段後段に配置された双安定回路の出力信号ＧＬＯである。双安定回路ＳＲｍの入力信号ＧＬＩ２は、双安定回路ＳＲｍ＋１の出力信号ＧＬＯである。双安定回路ＳＲｍ＋１の入力信号ＧＬＩ２は、双安定回路ＳＲｍ＋１の出力信号ＧＬＯである。
【００４６】
双安定回路ＳＲ１〜ＳＲｍ＋１の入力信号ＣＬＲは、表示制御回路３６から出力される最終段リセット信号ＥＮＤＣＬＲである。最終段リセット信号ＥＮＤＣＬＲは、表示領域の開始位置に対応する双安定回路以外の双安定回路をリセットするための信号である。双安定回路ＳＲ１〜ＳＲｍ＋１の入力信号ＳＴＭＲＫＢは、表示制御回路３６から出力されるスタートマーク信号（開始位置設定信号）ＳＴＭＲＫＢである。スタートマーク信号ＳＴＭＲＫＢは、表示領域の開始位置に対応する双安定回路をセットするための信号である。
【００４７】
双安定回路ＳＲ１〜ＳＲｍの出力信号ＱＯは、各双安定回路の次段に配置された双安定回路の入力信号ＱＩとなる。双安定回路ＳＲ１〜ＳＲｍの出力信号ＳＩＧＱＯは、各双安定回路の次段に配置された双安定回路の入力信号ＳＩＧＱＩとなる。
【００４８】
双安定回路ＳＲ１〜ＳＲｍの出力信号ＧＬＯは、各双安定回路の次段に配置された双安定回路の入力信号ＧＬＩ１、各双安定回路の２段前段に配置された双安定回路の入力信号ＧＬＩ２、および各走査線ＧＬ１〜ＧＬｍの選択信号となる。双安定回路ＳＲｍ＋１の出力信号ＧＬＯは、双安定回路ＳＲｍ−１の入力信号ＧＬＩ２および走査線ＧＬｍ＋１の選択信号となる。
【００４９】
＜４．シフトレジスタ＞
図６は、本実施形態に係る双安定回路７０１の構成を示す回路図である。この双安定回路は、ＲＳフリップフロップ回路８０１と、３個のＡＮＤ回路８０２、８０３、８０５と、２個のＯＲ回路８０４、８０６とを備えている。
【００５０】
ＲＳフリップフロップ回路８０１は、３個の入力信号Ｓ（ＧＬＩ１）、Ｒ（ＡＮＤ回路８０２の出力信号）およびＣＬＲ（ＡＮＤ回路８０５の出力信号）を受け取り、出力信号Ｑを出力する。ＲＳフリップフロップ回路８０１の出力信号Ｑは、当該ＲＳフリップフロップ回路８０１を含む双安定回路７０１の出力信号ＱＯ、ＡＮＤ回路８０３の入力信号、およびＯＲ回路８０６の入力信号となる。
【００５１】
ＡＮＤ回路（第１の論理積出力手段）８０２は、入力信号ＧＬＩ２と入力信号ＳＴＭＲＫＢとの論理積を示す信号を出力する。各双安定回路に設けられたＡＮＤ回路８０２によって開始位置設定手段が実現されている。ＡＮＤ回路８０２から出力された信号は、ＲＳフリップフロップ回路８０１の入力信号Ｒとなる。ＯＲ回路８０４は、入力信号ＧＳＰと入力信号ＱＩとの論理和を示す信号を出力する。ＯＲ回路８０４から出力された信号は、ＡＮＤ回路８０３の入力信号となる。
【００５２】
ＡＮＤ回路８０３は、入力信号ＣＫとＯＲ回路８０４の出力信号とＲＳフリップフロップ回路８０１の出力信号Ｑとの論理積を示す信号（段出力信号）ＧＬＯを出力する。ＯＲ回路８０６は、入力信号ＳＩＧＱＩとＲＳフリップフロップ回路８０１の出力信号Ｑとの論理和を示す信号ＳＩＧＱＯを出力する。ＡＮＤ回路（第２の論理積出力手段）８０５は、入力信号ＥＮＤＣＬＲと入力信号ＳＩＧＱＩとの論理積を示す信号を出力する。各双安定回路に設けられたＡＮＤ回路８０５によってリセット手段が実現されている。ＡＮＤ回路８０５から出力された信号は、ＲＳフリップフロップ回路８０１の入力信号ＣＬＲとなる。
【００５３】
ＲＳフリップフロップ回路８０１は、部分表示のときの表示領域の開始位置を識別するための記憶手段としての機能を有している。ＲＳフリップフロップ回路８０１では、入力信号Ｓが「Ｈ」レベルになると、出力信号Ｑが「Ｈ」レベルになる。出力信号Ｑが「Ｈ」レベルになると、入力信号Ｒまたは入力信号ＣＬＲが「Ｈ」レベルになるまで、出力信号Ｑは「Ｈ」レベルに保持される。
【００５４】
また、ＲＳフリップフロップ回路８０１の入力信号Ｓは当該ＲＳフリップフロップ回路８０１を含む双安定回路７０１の入力信号ＧＬＩ１であり、ＲＳフリップフロップ回路８０１の出力信号Ｑは当該ＲＳフリップフロップ回路８０１を含む双安定回路７０１の出力信号ＱＯである。このため、双安定回路７０１の入力信号ＧＬＩ１が「Ｈ」レベルに保持されている期間中、当該双安定回路７０１の出力信号ＱＯは「Ｈ」レベルに保持される。
【００５５】
＜５．全画面表示＞
次に、全画面表示時の走査線駆動回路３２の動作について説明する。図７および図８は、全画面表示時における走査線駆動回路３２のタイミングチャートである。時間経過の方向は、図７の左から右、続いて、図８の左から右である。以下、図４〜図８を参照しつつ説明する。
【００５６】
全画面表示の期間中、表示制御回路３６から出力される部分表示選択信号ＰＢは「Ｈ」レベルに保持される。ここで、走査線駆動回路開始信号ＧＳＰが「Ｈ」レベルになると、ＡＮＤ回路７０２の出力信号が「Ｈ」レベルになるため、１段目の双安定回路ＳＲ１の入力信号ＧＬＩ１も「Ｈ」レベルになる。このため、１段目のＲＳフリップフロップ回路８０１がセットされ、１段目の双安定回路ＳＲ１がセットされた状態となる。すなわち、図７に示すように、走査線駆動回路開始信号ＧＳＰが「Ｈ」レベルになると、１段目の双安定回路ＳＲ１の出力信号ＱＯ（ＳＲ１ＱＯ）も「Ｈ」レベルになる。そして、走査線駆動回路開始信号ＧＳＰと１段目の双安定回路ＳＲ１の出力信号ＱＯ（１段目のＲＳフリップフロップ回路８０１の出力信号Ｑ）とが「Ｈ」レベルのとき、ＡＮＤ回路８０３は入力信号ＣＫ（シフトクロックＧＣＫ１）が示す論理レベルの信号ＧＬＯを出力する。このため、図７に示すように、シフトクロックＧＣＫ１が「Ｈ」レベルになると、双安定回路ＳＲ１の出力信号ＧＬＯすなわちＧＬ１は「Ｈ」レベルになる。
【００５７】
次に、２段目の双安定回路ＳＲ２に着目する。双安定回路ＳＲ２の入力信号ＧＬＩ１は、双安定回路ＳＲ１の出力信号ＧＬＯ（ＧＬ１）であり、その入力信号ＧＬＩ１が「Ｈ」レベルになると、双安定回路ＳＲ２の出力信号ＱＯ（ＳＲ２ＱＯ）は「Ｈ」レベルになる。このため、図７に示すように、双安定回路ＳＲ１の出力信号ＧＬ１が「Ｈ」レベルになると、双安定回路ＳＲ２の出力信号ＱＯ（ＳＲ２ＱＯ）が「Ｈ」レベルになる。また、双安定回路ＳＲ２内のＡＮＤ回路８０３は、双安定回路ＳＲ１の出力信号ＱＯ（ＳＲ１ＱＯ）と双安定回路ＳＲ２の出力信号ＱＯ（２段目のＲＳフリップフロップ回路８０１の出力信号Ｑ）とが「Ｈ」レベルのとき、入力信号ＣＫ（シフトクロックＧＣＫ２）が示す論理レベルの信号ＧＬＯを出力する。このため、図７に示すように、シフトクロックＧＣＫ２が「Ｈ」レベルになると、双安定回路ＳＲ２の出力信号ＧＬＯすなわちＧＬ２は「Ｈ」レベルになる。
【００５８】
３段目からｍ段目の双安定回路ＳＲ３〜ＳＲｍについても、上記２段目の双安定回路ＳＲ２と同様の動作が行われる。このため、図７および図８に示すように、ＧＬ３〜ＧＬｍが順次「Ｈ」レベルになる。以上のようにＧＬ１〜ＧＬｍが順次「Ｈ」レベルになることにより、全画面表示が実現される。なお、ｍ＋１段目の双安定回路ＳＲｍ＋１は、ｍ段目の双安定回路ＳＲｍをリセットするためのものであり、ＧＬｍ＋１を得るために設けられたものではない。
【００５９】
さらに３段目の双安定回路ＳＲ３に着目すると、双安定回路ＳＲ３の出力信号ＧＬＯは、双安定回路ＳＲ１の入力信号ＧＬＩ２となる。双安定回路ＳＲ１の入力信号ＧＬＩ２と双安定回路ＳＲ１の入力信号ＳＴＭＲＫＢとが「Ｈ」レベルであれば、１段目のＲＳフリップフロップ回路８０１はリセットされる、すなわち、双安定回路ＳＲ１はリセットされる。全画面表示の期間中、スタートマーク信号ＳＴＭＲＫＢは「Ｈ」レベルに保持されるので、図７に示すように、双安定回路ＳＲ３の出力信号ＧＬＯ（ＧＬ３）が「Ｈ」レベルになると、双安定回路ＳＲ１の出力信号ＱＯ（ＳＲ１ＱＯ）が「Ｌ」レベルになる（双安定回路ＳＲ１がリセットされる）。
【００６０】
前述のとおり、双安定回路ＳＲ１〜ＳＲｍ−１の入力信号ＧＬＩ２は、各双安定回路の２段後段に配置された双安定回路の出力信号ＧＬＯであり、双安定回路ＳＲｍの入力信号ＧＬＩ２は、双安定回路ＳＲｍ＋１の出力信号ＧＬＯである。このため、図７および図８に示すように、２段目からｍ段目の双安定回路ＳＲ２〜ＳＲｍも順次リセットされる。これにより、全ての走査線が駆動された時点では、全ての双安定回路ＳＲ１〜ＳＲｍ＋１はリセット状態となる。
【００６１】
＜６．部分表示＞
次に、部分表示時の走査線駆動回路３２の動作について説明する。本実施形態では、まず、表示領域の開始位置に対応する双安定回路のみをセット状態にする。そして、そのセットされた双安定回路から表示領域の終了位置に対応する双安定回路までの双安定回路に順次走査線を駆動させることにより部分表示が実現される。この表示装置３００はｍ本の走査線を備えているが、ｉ段目からｊ段目（１≦ｉ＜ｊ≦ｍ）までの双安定回路ＳＲｉ〜ＳＲｊに接続された走査線が表示部分に対応する走査線であるものとして説明する。
【００６２】
＜６．１  部分表示のための双安定回路のセット＞
図９および図１０は、部分表示を行うための双安定回路設定時のタイミングチャートである。時間経過の方向は、図９の左から右、続いて、図１０の左から右である。以下、図４、図５、図６、図９、および図１０を参照しつつ、部分表示を行うための双安定回路の設定について説明する。
【００６３】
前述のとおり、双安定回路７０１の入力信号ＧＬＩ２と入力信号ＳＴＭＲＫＢとが「Ｈ」レベルになると、当該双安定回路７０１はリセットされる。また、双安定回路７０１の入力信号ＧＬＩ２は、当該双安定回路７０１の２段後段に配置された双安定回路７０１の出力信号ＧＬＯである。ここで、表示領域の開始位置に対応するｉ段目の双安定回路ＳＲｉのみがリセットされないようにするために、ＧＬｉ＋２が「Ｈ」レベルに保持されている期間中、スタートマーク信号ＳＴＭＲＫＢを「Ｌ」レベルに保持する。すなわち、シフトクロックＧＣＫ３のうち図９で「ｉ＋２」で示すパルスが「Ｈ」レベルに保持されている期間中、スタートマーク信号ＳＴＭＲＫＢを「Ｌ」レベルに保持する。これにより、全ての走査線が駆動された時点では、ｉ段目のＲＳフリップフロップ回路８０１のみがセットされた状態、すなわち、ｉ段目の双安定回路ＳＲｉのみがセットされた状態となる。
【００６４】
また、ｉ段目の双安定回路ＳＲｉがセットされると、双安定回路ＳＲｉの出力信号ＳＩＧＱＯ（ＳＲｉＳＩＧＱＯ）は「Ｈ」レベルになる。双安定回路の出力信号ＳＩＧＱＯは次段に配置された双安定回路の入力信号ＳＩＧＱＩとなり、入力信号ＳＩＧＱＩが「Ｈ」レベルであれば、ＯＲ回路８０６が出力する出力信号ＳＩＧＱＯは「Ｈ」レベルになる。このため、図９および図１０に示すように、全ての走査線が駆動された時点では、ｉ段目以降の双安定回路の出力信号ＳＩＧＱＯは「Ｈ」レベルとなる。
【００６５】
なお、上述したスタートマーク信号ＳＴＭＲＫＢは、表示制御回路３６に含まれる開始位置設定信号生成回路３で生成される。開始位置設定信号生成回路３は、この表示装置３００の外部にある情報機器等のＣＰＵ４００から送られる、全画面表示もしくは部分表示を指示する表示指示信号と部分表示のときの表示領域の開始位置を指示する開始位置指示信号とに基づいて、スタートマーク信号ＳＴＭＲＫＢを生成している。
【００６６】
＜６．２  部分表示の実行＞
上述のようにして表示領域の開始位置に対応する双安定回路７０１がセットされると、部分表示選択信号ＰＢを「Ｌ」レベルにする。そして、走査線駆動回路開始信号ＧＳＰを「Ｈ」レベルにすることにより部分表示が開始される。図１１および図１２は、部分表示時の走査線駆動回路のタイミングチャートである。時間経過の方向は、図１１の左から右、続いて、図１２の左から右である。以下、図４、図５、図６、図１１、および図１２を参照しつつ説明する。なお、部分表示から全画面表示に切り替わるまでは、部分表示選択信号ＰＢは「Ｌ」レベルに保持される。
【００６７】
部分表示選択信号ＰＢが「Ｌ」レベルであるため、ＡＮＤ回路７０２から出力される出力信号は「Ｌ」レベルになる。このため、１段目の双安定回路ＳＲ１の入力信号ＧＬＩ１は「Ｌ」レベルになり、双安定回路ＳＲ１はセットされない。これにより、双安定回路ＳＲ１のＡＮＤ回路８０３から出力される出力信号ＧＬＯ（ＧＬ１）は「Ｌ」レベルになる。１段目の双安定回路ＳＲ１から出力される出力信号ＧＬＯは、２段目の双安定回路ＳＲ２の入力信号ＧＬＩ１となるので、２段目の双安定回路ＳＲ２もセットされない。これにより、双安定回路ＳＲ２のＡＮＤ回路８０３から出力される出力信号ＧＬＯ（ＧＬ２）も「Ｌ」レベルになる。同様に、３段目からｉ−１段目の双安定回路ＳＲ３〜ＳＲｉ−１もセットされず、ＧＬ３〜ＧＬｉ−１は「Ｌ」レベルに保持される。
【００６８】
次に、ｉ段目の双安定回路ＳＲｉに着目する。前述のとおり、ｉ段目のＲＳフリップフロップ回路８０１は、部分表示を行うためにセットされている。すなわち、ｉ段目のＲＳフリップフロップ回路８０１の出力信号Ｑは「Ｈ」レベルになっている。このため、走査線駆動回路開始信号ＧＳＰと入力信号ＣＫ（シフトクロックＧＣＫ１）とが「Ｈ」レベルになると、ＡＮＤ回路８０３から出力される出力信号ＧＬＯが「Ｈ」レベルになる。すなわち、ＧＬｉが「Ｈ」レベルになり、ｉ段目の走査線が駆動される。
【００６９】
さらに、ＧＬｉは、ｉ＋１段目の双安定回路ＳＲｉ＋１の入力信号ＧＬＩ１となるので、ＧＬｉが「Ｈ」レベルになれば、ｉ＋１段目の双安定回路ＳＲｉ＋１はセットされる。また、双安定回路ＳＲｉの出力信号ＱＯは、ｉ＋１段目の双安定回路ＳＲｉ＋１の入力信号ＱＩであり、双安定回路ＳＲｉの出力信号ＱＯ（ＳＱｉＱＯ）は「Ｈ」レベルになっているので、ｉ＋１段目の双安定回路ＳＲｉ＋１の入力信号ＱＩは「Ｈ」レベルになる。このため、ｉ＋１段目の双安定回路ＳＲｉ＋１のＡＮＤ回路８０３からは、入力信号ＣＫ（シフトクロックＧＣＫ２）と同期して、「Ｈ」レベルになった出力信号ＧＬＯ（ＧＬ２）が出力される。ｉ＋２段目からｊ段目の双安定回路ＳＲｉ＋２〜ＳＲｊについても、上記ｉ＋１段目の双安定回路ＳＲｉ＋１と同様の動作が行われる。このため、ＧＬｉ＋２〜ＧＬｊが順次「Ｈ」レベルになる。
【００７０】
ここで、ｉ段目の双安定回路ＳＲｉに入力されるシフトクロックはＧＣＫ１であるものとして説明したが、このシフトクロックは、ＧＣＫ１〜ＧＣＫ４のいずれであってもよい。例えば、ｉ段目の双安定回路ＳＲｉに入力されるシフトクロックがＧＣＫ２である場合は、シフトクロックＧＣＫ２が「Ｈ」レベルになっているときに走査線駆動回路ＧＳＰを「Ｈ」レベルにする。これにより、図１１および図１２に示すように、ＧＬｉ〜ＧＬｊが順次「Ｈ」レベルになる。
【００７１】
次に、双安定回路のリセットについて説明する。前述のとおり、双安定回路の入力信号ＧＬＩ２は、各双安定回路の２段後段に配置された双安定回路の出力信号ＧＬＯであり、その入力信号ＧＬＩ２とスタートマーク信号ＳＴＭＲＫＢとが「Ｈ」レベルになると当該双安定回路内のＲＳフリップフロップ回路８０１はリセットされる、すなわち、当該双安定回路はリセットされる。本実施形態では、ｉ段目の双安定回路ＳＲｉがリセットされないようにするため、ＧＬｉ＋２が「Ｈ」レベルに保持されている期間中、スタートマーク信号ＳＴＭＲＫＢを「Ｌ」レベルに保持する。一方、ＧＬｉ＋２が「Ｌ」レベルに保持されている期間中、スタートマーク信号ＳＴＭＲＫＢは「Ｈ」レベルに保持されているので、ｉ＋１段目からｊ−２段目までの双安定回路ＳＲｉ＋１〜ＳＲｊ−２は、各双安定回路の２段後段に配置された双安定回路の出力信号ＧＬＯが「Ｈ」レベルになったときにリセットされる。
【００７２】
ここで、ｉ段目からｊ段目までの部分表示のときには、ＧＬｊ＋１、ＧＬｊ＋２およびＧＬｊ＋３は「Ｌ」レベルに保持される。このため、ｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１の入力信号ＧＬＩ２は「Ｌ」レベルに保持される。この場合、ＡＮＤ回路８０２からの出力信号によってｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１がリセットされることはない。そこで、本実施形態では、ＧＬｊが「Ｈ」レベルから「Ｌ」レベルになった時に、最終段リセット信号ＥＮＤＣＬＲを「Ｈ」レベルにする。ｉ段目以降の双安定回路の出力信号ＳＩＧＱＯは「Ｈ」レベルになっており、その出力信号ＳＩＧＱＯは次段に配置された双安定回路の入力信号ＳＩＧＱＩになるので、ｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１内のＡＮＤ回路８０５から出力される出力信号は「Ｈ」レベルになる。これにより、ｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１がリセットされる。
【００７３】
なお、上述した最終段リセット信号ＥＮＤＣＬＲは、表示制御回路３６に含まれる最終段リセット信号生成回路４で生成される。最終段リセット信号生成回路４は、この表示装置３００の外部にある情報機器等のＣＰＵ４００から送られる、全画面表示もしくは部分表示を指示する表示指示信号と部分表示のときの表示領域の終了位置を指示する終了位置指示信号とに基づいて、最終段リセット信号ＥＮＤＣＬＲを生成している。
【００７４】
以上のようにしてＧＬｉ〜ＧＬｊが順次「Ｈ」レベルになることにより、ｉ段目からｊ段目までの部分表示が実現される。また、ｉ段目からｊ段目までの双安定回路に接続された走査線が駆動された時点では、ｉ段目のＲＳフリップフロップ回路８０１のみがセット状態、すなわち、ｉ段目の双安定回路ＳＲｉのみがセット状態となっている。このため、或るフレームから次のフレームに切り替わっても、ｉ段目からｊ段目までの部分表示が行われる。
【００７５】
＜７．シフトクロックの相数＞
上記実施形態に係る表示装置３００においては、４相のシフトクロックＧＣＫ１〜ＧＣＫ４で部分表示が実現されている。シフトクロックＧＣＫの相数は４相に限定されるものではないが、３相以上であることが望ましい。図１３および図１４は、本実施形態に係る表示装置を２相のシフトクロックで実現した場合の走査線駆動回路３２のタイミングチャートである。時間経過の方向は、図１３の左から右、続いて、図１４の左から右である。図１５および図１６は、本実施形態に係る表示装置３００を３相のシフトクロックで実現した場合の走査線駆動回路３２のタイミングチャートである。時間経過の方向は、図１５の左から右、続いて、図１６の左から右である。以下、図１３〜図１６を参照しつつ、シフトクロックの相数を３相以上にすることが望ましいことについて説明する。
【００７６】
双安定回路内のＡＮＤ回路８０３は、当該双安定回路とその前段に配置された双安定回路とがセット状態であるときに「Ｈ」レベルであるシフトクロックが入力されると、「Ｈ」レベルである出力信号ＧＬＯを出力する。ここで、シフトクロックが２相の場合、ＧＬｉ＋３を「Ｈ」レベルにするために図１３で「ｉ＋３」で示すシフトクロックＧＣＫ２が「Ｈ」レベルになった時、ｉ＋１段目の双安定回路ＳＲｉ＋１はセット状態からリセット状態になる。一方、ｉ段目の双安定回路ＳＲｉは前述のとおりリセットされない。このため、ＧＬｉ＋３を「Ｈ」レベルにするためにシフトクロックＧＣＫ２が「Ｈ」レベルになった時、図１３の点線円内に示すようにハザードが発生する。このように、シフトクロックの相数が２相の場合にはハザードが発生する。
【００７７】
一方、シフトクロックの相数が３相の場合には、ｉ＋１段目の双安定回路ＳＲｉ＋１から「Ｈ」レベルである出力信号ＧＬＯ（ＧＬｉ＋１）が出力された後、次に当該双安定回路ＳＲｉ＋１に「Ｈ」レベルであるシフトクロック（図１５で「ｉ＋４」で示すシフトクロックＧＣＫ１）が入力されるまでに、当該双安定回路ＳＲｉ＋１はリセットされる。このため、シフトクロックの相数が２相の場合のようなハザードは発生しない。これにより、シフトクロックの相数は３相以上であることが望ましい。
【００７８】
＜８．変形例＞
＜８．１  変形例１＞
上記実施形態では、最終段リセット信号ＥＮＤＣＬＲによってｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１をリセットしたが、本発明はこれに限定されるものではない。最終段リセット信号ＥＮＤＣＬＲに代えて走査線駆動回路開始信号ＧＳＰによってｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１をリセットすることもできる。図１７〜図２０は、最終段リセット信号ＥＮＤＣＬＲに代えて走査線駆動回路開始信号ＧＳＰによってｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１をリセットすることにより部分表示を実現した表示装置３００の走査線駆動回路３２のタイミングチャートである。時間経過の方向は、図１７の左から右、続いて、図１８の左から右、続いて、図１９の左から右、続いて、図２０の左から右である。以下、図６、図１７〜図２０を参照しつつ、走査線駆動回路３２の動作を説明する。
【００７９】
図１８に示すように、ｊ段目の双安定回路ＳＲｊから出力される出力信号ＧＬｊが「Ｈ」レベルから「Ｌ」レベルになった後、シフトクロックＧＣＫ１〜ＧＣＫ４を「Ｌ」レベルに保持する。これにより、ｊ＋１段目以降の双安定回路から出力される出力信号ＧＬＯ（ＧＬｊ＋１〜ＧＬｍ）が「Ｈ」レベルになることはない。このため、ｉ段目からｊ段目までの双安定回路に接続された走査線が駆動された時点では、ｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１はセット状態となっている。
【００８０】
ｉ段目からｊ段目までの双安定回路に接続された走査線が駆動された後、次のフレーム期間になったときに、図１９に示すように、走査線駆動回路開始信号ＧＳＰを「Ｈ」レベルにする。ここで、この走査線駆動回路開始信号ＧＳＰは、図６に示す入力信号ＥＮＤＣＬＲに代わるものである。すなわち、図６に示す入力信号ＥＮＤＣＬＲの位置に、走査線駆動回路開始信号ＧＳＰを入力する。また、ｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１の入力信号ＳＩＧＱＩは、各双安定回路の前段に配置された出力信号ＳＩＧＱＯである。ここで、ｉ段目以降の双安定回路の出力信号ＳＩＧＱＯ（ＳＲｉＳＩＧＱＯ〜ＳＲｍ−１ＳＩＧＱＯ）は「Ｈ」レベルになっているので、ｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１内のＡＮＤ回路８０５の出力信号は「Ｈ」レベルになる。これにより、ｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１はリセットされる。一方、ｉ段目の双安定回路ＳＲｉについては、ｉ−１段目の双安定回路ＳＲｉ−１の出力信号ＳＲｉ−１ＳＩＧＱＯが「Ｌ」レベルであるため、リセットされることはない。
【００８１】
以上のようにして、本変形例では、最終段リセット信号ＥＮＤＣＬＲに代えて走査線駆動回路開始信号ＧＳＰによってｊ−１段目からｊ＋１段目までの双安定回路ＳＲｊ−１〜ＳＲｊ＋１がリセットされる。これにより、走査線を順次駆動する各フレーム期間において、走査線駆動回路開始信号ＧＳＰが「Ｈ」レベルになった時点では、表示領域の開始位置に対応する双安定回路のみがセットされた状態となっている。また、ｊ段目の走査線が駆動された後はシフトクロックＧＣＫ１〜ＧＣＫ４は「Ｌ」レベルに保持される。これにより、ｉ段目からｊ段目までの双安定回路に接続された走査線が順次駆動され、部分表示が実現される。
【００８２】
＜８．２  変形例２＞
本変形例では、シフトクロックを生成するシフトクロック生成回路５に走査線駆動回路開始信号ＧＳＰを入力する。図２１は、本変形例に係る表示装置３００のシフトクロック生成回路５の回路図である。このシフトクロック生成回路５の入力信号（走査線駆動回路開始信号）ＧＳＰは、このシフトクロック生成回路５が備えるＤフリップフロップ回路ＤＦＦ１、ＤＦＦ２の入力信号ＣＬＲとなる。このため、入力信号ＧＳＰが「Ｈ」レベルになると、Ｄフリップフロップ回路ＤＦＦ１、ＤＦＦ２はリセットされる。このとき、Ｄフリップフロップ回路ＤＦＦ１、ＤＦＦ２の出力信号ＱＢは「Ｈ」レベルになる。そして、Ｄフリップフロップ回路ＤＦＦ１、ＤＦＦ２の出力信号ＱＢが「Ｈ」レベルで、入力信号ＯＥも「Ｈ」レベルであると、ＡＮＤ回路１１の出力信号ＧＣＫ１が「Ｈ」レベルとなる。
【００８３】
図２２は、本変形例における走査線駆動回路３２のタイミングチャートである。図２２に示すように、入力信号ＧＳＰが「Ｌ」レベルから「Ｈ」レベルになると、Ｄフリップフロップ回路ＤＦＦ１、ＤＦＦ２はリセットされる（ＤＦＦ１Ｑ、ＤＦＦ２Ｑが「Ｌ」レベルになる）。その後、入力信号ＯＥが「Ｈ」レベルになると、シフトクロックＧＣＫ１が「Ｈ」レベルになる。その後、シフトクロックＧＣＫ２〜ＧＣＫ４も順次「Ｈ」レベルになる。
【００８４】
本変形例によると、入力信号ＧＳＰが「Ｈ」レベルになった後、最初に「Ｈ」レベルになるシフトクロックはＧＣＫ１である。このため、表示領域の開始位置が１、５、９、１３、１７・・・（４ｋ−３）段目である場合には、図２１に示す構成のシフトクロック生成回路５でも部分表示が実現される。
【００８５】
＜９  その他＞
上記実施形態では、本発明のシフトレジスタ４０を表示装置の走査線駆動回路３２に適用しているが、本発明はこれに限定されない。本発明のシフトレジスタ４０を表示装置の信号線駆動回路３１に適用することもできる。信号線駆動回路３１では、表示領域の開始位置から終了位置に対応する信号線が駆動されるようにシフトレジスタ４０で信号が生成され、その信号に基づいてサンプリング部３８にて画像信号ＤＡＴがサンプリングされる。上記実施形態では、垂直走査期間毎に部分表示の表示領域に対応する走査線を順次駆動したが、これに代えて、水平走査期間毎に部分表示の表示領域に対応する信号線を順次駆動する。これにより、表示領域に対応する信号線にサンプリングして得られた画像データが出力され、部分表示が実現される。また、本発明のシフトレジスタ４０は、上述のように表示装置に好適に用いられるが、表示装置以外にも適用することができる。
【００８６】
また、上記実施形態では、双安定回路内にＲＳフリップフロップ回路（セットリセット型フリップフロップ回路）を備える構成としたが、本発明はこれに限定されない。セット状態とリセット状態とを有し、外部から信号を与えることによりセット状態もしくはリセット状態にすることができ、その状態を保持することができる回路を備えた構成であればよい。
【００８７】
【発明の効果】
第１の発明によれば、開始位置と終了位置とを示す信号に基づき、双安定回路が順次第１の状態に設定される。また、双安定回路以外に記憶回路は設けられていない。これにより、従来よりも簡単な構成で、部分駆動の開始位置が識別されるシフトレジスタが実現される。このため、従来のシフトレジスタと比較して、回路規模の削減と消費電力の削減とが可能となる。
【００８８】
第２の発明によれば、シフトレジスタが部分駆動するときに、部分駆動の開始位置に対応する双安定回路が第１の状態に保持される。そして、その第１の状態に保持された位置に対応する双安定回路から順次駆動される。これにより、双安定回路以外の記憶回路を備えることなく部分駆動の開始位置が識別される。
【００８９】
第３の発明によれば、部分駆動のときに開始位置に対応する双安定回路は第１の状態に保持される。そして、第１の状態に保持された双安定回路から終了位置に対応する双安定回路までが順次駆動される。そして、終了位置に対応する双安定回路が駆動された後、開始位置に対応する双安定回路のみが第１の状態に保持される。これにより、開始位置から終了位置までに対応する双安定回路が駆動された後も、再度、開始位置に対応する双安定回路から順次駆動される。このため、従来のシフトレジスタと比較して、簡単な構成で部分駆動が実現される。
【００９０】
第４の発明によれば、クロック信号が２相からなる信号であるときに生じるハザードが発生しない。これにより、良好な部分駆動が実現できるシフトレジスタが提供される。
【００９１】
第５の発明によれば、表示装置において、表示領域の開始位置から終了位置に対応する走査線が順次駆動される、もしくは、表示領域の開始位置から終了位置に対応する信号線が順次駆動される。また、表示装置が備えるシフトレジスタには、双安定回路以外に記憶回路は設けられていない。これにより、従来よりも簡単な構成で、部分表示が可能な表示装置が提供される。このため、従来の表示装置と比較して、回路規模の削減と消費電力の削減とが可能となる。
【図面の簡単な説明】
【図１】本実施形態に係る表示装置の全体構成を示すブロック図である。
【図２】上記実施形態におけるシフトクロック生成回路の構成を示す回路図である。
【図３】上記実施形態におけるシフトクロック生成回路からシフトクロックを生成させるためのタイミングチャートである。
【図４】上記実施形態に係る走査線駆動回路の構成を示す回路図である。
【図５】上記実施形態に係る走査線駆動回路の構成を示す回路図である。
【図６】上記実施形態に係る双安定回路ＳＲ１〜ＳＲｍ＋１の構成を示す回路図である。
【図７】上記実施形態における全画面表示時の走査線駆動回路のタイミングチャートである。
【図８】上記実施形態における全画面表示時の走査線駆動回路のタイミングチャートである。
【図９】上記実施形態における部分表示を行うための双安定回路設定時のタイミングチャートである。
【図１０】上記実施形態における部分表示を行うための双安定回路設定時のタイミングチャートである。
【図１１】上記実施形態における部分表示時の走査線駆動回路のタイミングチャートである。
【図１２】上記実施形態における部分表示時の走査線駆動回路のタイミングチャートである。
【図１３】本実施形態に係る表示装置を２相のシフトクロックで実現した場合の走査線駆動回路のタイミングチャートである。
【図１４】本実施形態に係る表示装置を２相のシフトクロックで実現した場合の走査線駆動回路のタイミングチャートである。
【図１５】本実施形態に係る表示装置を３相のシフトクロックで実現した場合の走査線駆動回路のタイミングチャートである。
【図１６】本実施形態に係る表示装置を３相のシフトクロックで実現した場合の走査線駆動回路のタイミングチャートである。
【図１７】最終段リセット信号の代わりに走査線駆動回路開始信号を使用して部分表示を実現した表示装置の走査線駆動回路のタイミングチャートである。
【図１８】最終段リセット信号の代わりに走査線駆動回路開始信号を使用して部分表示を実現した表示装置の走査線駆動回路のタイミングチャートである。
【図１９】最終段リセット信号の代わりに走査線駆動回路開始信号を使用して部分表示を実現した表示装置の走査線駆動回路のタイミングチャートである。
【図２０】最終段リセット信号の代わりに走査線駆動回路開始信号を使用して部分表示を実現した表示装置の走査線駆動回路のタイミングチャートである。
【図２１】上記実施形態の変形例に係る表示装置のシフトクロック生成回路の回路図である。
【図２２】上記実施形態の変形例に係る走査線駆動回路のタイミングチャートである。
【図２３】従来の表示装置の走査線駆動回路（１〜ｉ＋１段目）の構成を示す回路図である。
【図２４】従来の表示装置の走査線駆動回路（ｊ−１〜ｍ段目）の構成を示す回路図である。
【図２５】従来の走査線駆動回路の双安定回路の構成を示す回路図である。
【図２６】従来の表示装置における全画面表示時の走査線駆動回路のタイミングチャートである。
【図２７】従来の表示装置における全画面表示時の走査線駆動回路のタイミングチャートである。
【図２８】部分表示のための記憶回路設定時の走査線駆動回路のタイミングチャートである。
【図２９】部分表示のための記憶回路設定時の走査線駆動回路のタイミングチャートである。
【図３０】部分表示時の走査線駆動回路のタイミングチャートである。
【図３１】部分表示時の走査線駆動回路のタイミングチャートである。
【符号の説明】
３２…走査線駆動回路
３６…表示制御回路
４０…シフトレジスタ
８０１…ＲＳフリップフロップ回路
ＧＣＫ１〜ＧＣＫ４…シフトクロック
ＧＬ１〜ＧＬｍ…走査線
ＧＳＰ…走査線駆動回路開始信号
ＰＢ…部分表示選択信号
ＳＲ１〜ＳＲｍ＋１…双安定回路
ＳＴＭＲＫＢ…スタートマーク信号
ＥＮＤＣＬＲ…最終段リセット信号
【図１】
0003722371.tif 000002
【図２】
0003722371.tif 000003
【図３】
0003722371.tif 000004
【図４】
0003722371.tif 000005
【図５】
0003722371.tif 000006
【図６】
0003722371.tif 000007
【図７】
0003722371.tif 000008
【図８】
0003722371.tif 000009
【図９】
0003722371.tif 000010
【図１０】
0003722371.tif 000011
【図１１】
0003722371.tif 000012
【図１２】
0003722371.tif 000013
【図１３】
0003722371.tif 000014
【図１４】
0003722371.tif 000015
【図１５】
0003722371.tif 000016
【図１６】
0003722371.tif 000017
【図１７】
0003722371.tif 000018
【図１８】
0003722371.tif 000019
【図１９】
0003722371.tif 000020
【図２０】
0003722371.tif 000021
【図２１】
0003722371.tif 000022
【図２２】
0003722371.tif 000023
【図２３】
0003722371.tif 000024
【図２４】
0003722371.tif 000025
【図２５】
0003722371.tif 000026
【図２６】
0003722371.tif 000027
【図２７】
0003722371.tif 000028
【図２８】
0003722371.tif 000029
【図２９】
0003722371.tif 000030
【図３０】
0003722371.tif 000031
【図３１】
0003722371.tif 000032