(57)【特許請求の範囲】
【請求項１】
入力信号を増幅する反転増幅器と、この反転増幅器の出力をバッアァリングするバッファと、前記バッファの出力と前記反転増幅器の入力との間に並列に設けられた第一及び第二の帰還抵抗と、前記反転増幅器の位相補償をなす位相補償用コンデンサと、利得切替信号を入力として利得切替えのためのスイッチとして動作すべく前記第二の抵抗に直列接続された第一のスイッチと、前記利得切替信号を入力として位相補償切替えのためのスイッチとして動作すべく前記位相補償用コンデンサに直列接続された第二のスイッチとを含む前置増幅回路であって、
前記利得切替信号によりオンオフ制御される第三のスイッチと、
前記第三のスイッチと前記位相補償用コンデンサとに直列接続された充電用抵抗とを含むことを特徴とする前置増幅回路。
【請求項２】
前記第三のスイッチは、前記第一及び第二のスイッチがオフの場合にオンとされて前記位相補償用コンデンサを充電することを特徴とする請求項１記載の前置増幅回路。
【請求項３】
前記第三のスイッチと、第一及び第二のスイッチとは相補的にオンオフ制御されるスイッチ素子であることを特徴とする請求項２記載の前置増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は前置増幅回路に関し、特にトランスインピーダンス型の前置増幅回路に関するものである。
【０００２】
【従来の技術】
従来のこの種のトランスインピーダンス型前置増幅回路の例としては、特開平９−００８５６３号公報に開示されたものがあり、その回路構成を図４に示している。図４において、入力端子８から入力されるプリアンプ入力信号を増幅して出力する反転増幅器１と、この反転増幅器１から出力された信号をバッファリングして出力端子９へ出力するバッファ回路２と、反転増幅器１の入力とバッファ回路２の出力との間に互いに並列接続されて反転増幅器１の利得を決定するための帰還抵抗３，４とを有している。
【０００３】
また、反転増幅器１の入出力間に接続されてこの反転増幅器１の位相補償を行うための位相補償用コンデンサ７と、利得切替入力端子１１から入力される利得切替信号に応じて帰還抵抗４の反転増幅器１及びバッファ回路２に対する接続状態をオンオフ制御するＦＥＴスイッチ素子５と、同じく利得切替信号に応じて位相補償用コンデンサ７の反転増幅器１に対する接続状態をオンオフ制御するＦＥＴスイッチ素子１０とを有している。
【０００４】
この様に構成された前置増幅回路においては、入力端子８からの入力信号が小レベルの場合には、利得切替信号がローレベルに固定されており、よってＦＥＴスイッチ素子５及び１０がオフに制御されて、反転増幅器１の利得を制御するための帰還抵抗は抵抗３のみとなると同時に、位相補償用コンデンサ７は開放状態となって放電される。その結果、前置増幅器の利得により大に制御されると共に、位相補償用コンデンサ７による反転増幅器１の位相補償はなされないことになる。
【０００５】
一方、入力端子８からの入力信号が大レベルの場合には、利得切替信号はハイレベルとなり、これにより、ＦＥＴスイッチ素子５及び１０がオンに制御される。そのために、反転増幅器１の利得を制御する帰還抵抗は抵抗３，４の並列抵抗となり、入力信号が小レベルの場合に比べて反転増幅器１の利得は小となると同時に、位相補償用コンデンサ７が入力信号により充電されて反転増幅器１の位相補償が行われるようになっている。
【０００６】
【発明が解決しようとする課題】
図４に示した従来の前置増幅回路においては、利得切替信号がローレベルからハイレベルへ遷移したときに、位相補償用コンデンサ７に対する充電が開始されることになる。図５はこのときの様子を説明するための動作タイミングチャートの例である。
【０００７】
図５に示す如く、入力端子８の入力信号が所定しきい値レベルより小さなレベルの信号から大きなレベルの信号になり、利得切替信号がローレベルからハイレベルに切替るタイミングにおいて、位相補償用コンデンサ７に充電が開始されるが（ノード４０の電圧波形参照）、小レベル信号の入力が長時間続くと、位相補償用コンデンサ７の放電量が大きくなり、その後、入力信号が大レベルの信号となって利得切替信号がハイレベルに切替った場合、反転増幅器１に大電流が引込まれることになる。これにより、プリアンプ出力信号に大きなノイズが印加されてしまい、後段の図示せぬ回路等に対して悪影響を及ぼすとう欠点がある。
【０００８】
なお、この様な欠点を解決するために、本願出願人により提案中の前置増幅器が、特願２０００−１４０１４０号明細書に提示されている。図６はこの提案中の回路構成を示しており、図４と同等部分は同一符号にて示している。本例においては、位相補償用コンデンサ７に直列にリセット用のＦＥＴスイッチ素子２０を追加し、このＦＥＴスイッチ素子２０をリセット入力端子２１から入力されるリセット信号によりオンオフ制御するものである。
【０００９】
更に詳述すると、このリセット信号は、入力端子８へ入力信号が供給される直前に必ず一時的にハイレベルとなり、ＦＥＴスイッチ素子２０を一時的にオンとする。これにより、利得切替信号がローレベルに固定されている間も、入力信号が供給される度ごとに、位相補償用コンデンサ７が充電されることになって、位相補償用コンデンサ７の放電量が大きくなることを防いでいるのである。
【００１０】
この図６の回路においては、図５に示したノイズの発生は防止されるが、リセット信号を必要とするために、リセット信号発生回路が要求され、リセット信号を有しない装置には不適となる。
【００１１】
本発明の目的は、リセット信号発生回路等の余分な付加回路を必要とすることなく、極めて簡単にノイズ抑制をなすことが可能な前置増幅回路を提供することである。
【００１２】
【課題を解決するための手段】
本発明によれば、入力信号を増幅する反転増幅器と、この反転増幅器の出力をバッアァリングするバッファと、前記バッファの出力と前記反転増幅器の入力との間に並列に設けられた第一及び第二の帰還抵抗と、前記反転増幅器の位相補償をなす位相補償用コンデンサと、利得切替信号を入力として利得切替えのためのスイッチとして動作すべく前記第二の抵抗に直列接続された第一のスイッチと、前記利得切替信号を入力として位相補償切替えのためのスイッチとして動作すべく前記位相補償用コンデンサに直列接続された第二のスイッチとを含む前置増幅回路であって、前記利得切替信号によりオンオフ制御される第三のスイッチと、前記第三のスイッチと前記位相補償用コンデンサとに直列接続された充電用抵抗とを含むことを特徴とする前置増幅回路が得られる。
【００１５】
そして、前記第三のスイッチは、前記第一及び第二のスイッチがオフの場合にオンとされて前記位相補償用コンデンサを充電することを特徴とし、前記第三のスイッチと、第一及び第二のスイッチとは相補的にオンオフ制御されるスイッチ素子であることを特徴とする。
【００１７】
本発明の作用を述べる。本発明では、大信号入力時において、利得切替信号により利得をより小に切替え制御するトランスインピーダンス型前置増幅回路において、リセット信号等の余分な制御信号を必要とすることなく、位相補償用コンデンサ充電回路を追加して、このコンデンサの放電に起因するノイズ発生をなくすようにしている。すなわち、入力信号が小レベルの期間（利得がより大に制御されている期間）に、位相補償用コンデンサが放電されるので、この期間中は、当該コンデンサに対して充電を行うようにする。そのために、利得切替信号が利得を大に制御している期間（ローレベルの期間）は、位相補償用コンデンサへの充電をなすためにオンとなるスイッチ素子と、充電用抵抗とを追加するものである。
【００１８】
【発明の実施の形態】
以下に、図面を用いて本発明の一実施例を説明する。図１は本発明の一実施例の回路構成を示す図であり、図４と同等部分は同一符号にて示している。図１と異なる部分について述べると、位相補償用コンデンサ７と直列に、抵抗３１とＦＥＴスイッチ素子３０とを接続している。この抵抗３１とＦＥＴスイッチ素子３０との直列回路は、ＦＥＴスイッチ素子１０と並列に設けられている。そして、このＦＥＴスイッチ素子３０のオンオフ制御は利得切替入力端子１１に印加される利得切替信号により行われる。
【００１９】
このＦＥＴスイッチ素子３０は他のＦＥＴスイッチ素子５及び１０とは相補導電型のＦＥＴであり、本例においては、ＦＥＴ５及び１０がＮチャネル型ＭＯＳＦＥＴであることからＦＥＴ３０はＰチャネル型ＭＯＳＦＥＴにより構成される。また、抵抗３１はコンデンサ７と反転増幅器１とを組合わせて帰還増幅器を構成した場合に、利得余裕と位相余裕がある値に選定されるものとする。
【００２０】
他の構成については、図４のそれと同等であって、その説明は省略する。
【００２１】
図２は図１の回路の動作を示すタイミングチャートの一例である。入力端子８の入力信号レベルが予め定められたしきい値レベル以下の場合には、利得切替入力端子１１の電圧（利得切替信号）はローレベルであり、逆に、入力端子８の入力信号にレベルが当該しきい値レベルより大の場合には、ハイレベルである。よって、入力端子８にしきい値以下のレベルの信号が入力される場合には、ＦＥＴスイッチ素子５及び１０はオフ状態、ＦＥＴスイッチ素子３０はオン状態となる。従って、帰還抵抗３のみによって本前置増幅回路のトランスインピーダンス利得が決定される。この場合、位相補償用コンデンサ７は抵抗３１を介して充電されているために、電荷がチャージされている状態が続く（図２のノード４０の電圧参照）。
【００２２】
その後、入力端子８にしきい値より大きいレベルの信号が入力されると、ＦＥＴスイッチ素子５及び１０はオン状態、ＦＥＴスイッチ素子３０はオフ状態となる。よって、トランスインピーダンス利得は帰還抗３と４との並列抵抗により決定される。すなわち、本前置増幅回路の利得は、入力信号がしきい値以下のレベルの場合よりも小となり、よって、本前置増幅回路は飽和動作することなく線形性が保たれるのである。
【００２３】
このとき、位相補償用コンデンサ７はＦＥＴスイッチ素子１０を介して充電される動作になるが、コンデンサ７は充電状態にあってノード４０の電圧は低下していないために、利得切替入力端子１１の電圧がハイレベルになっても、反転増幅器１に大電流が引込まれることはなく、出力端子９にはノイズが印加されることはなくなる。
【００２４】
図３は本発明の他の実施例の回路構成を示す図であり、図１と同等部分は同一符号により示している。図１の回路においては、ＦＥＴスイッチ素子３０として、他のＦＥＴスイッチ素子５，１０とは異なる導電型（相補型）のＭＯＳＦＥＴを用いていたが、図３の実施例では、ＦＥＴスイッチ素子３２として、他のＦＥＴスイッチ素子５，１０と同一導電型（本例では、Ｎチャネル型）を用い、このスイッチ素子３２のオンオフ制御のために、そのゲートと利得切替入力端子１１との間にインバータ３３を設けたものである。
【００２５】
こうすることにより、ＦＥＴスイッチ素子３２と他のＦＥＴスイッチ素子５，１０とを、同一の利得切替信号によって相補的にオンオフ制御することが可能となることは明らかである。
【００２６】
【発明の効果】
以上述べた如く、本発明によれば、利得を大に制御している期間は、位相補償用コンデンサの放電を防止して充電する様に制御することによって、リセット信号等の特別な信号を用いなくても、利得切替信号を用いてコンデンサの充電を維持制御できることになり、極めて簡単な構成でノイズの発生を抑止できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の回路図である。
【図２】図１の回路の動作を示すタイミングチャートである。
【図３】本発明の他の実施例の回路図である。
【図４】従来のトランスインピーダンス型前置増幅回路の例を示す図である。
【図５】図４の回路の動作を示すタイミングチャートである。
【図６】本願出願人により提案中のトランスインピーダンス型前置増幅回路を示す図である。
【符号の説明】
１                    反転増幅器
２                    バッファ回路
３，４                帰還抵抗
５，１０，３０，３２  ＦＥＴスイッチ素子
７                    位相補償用コンデンサ
８                    入力端子
９                    出力端子
１１                  利得切替入力端子
３１                  抵抗
【図１】
0003612510.tif 000002
【図２】
0003612510.tif 000003
【図３】
0003612510.tif 000004
【図４】
0003612510.tif 000005
【図５】
0003612510.tif 000006
【図６】
0003612510.tif 000007