(57)【特許請求の範囲】
【請求項１】
半導体集積回路のエレクトロマイグレーション及びホットキャリアに関する信頼性を検証するための信頼性検証装置であって、
半導体集積回路を構成するセル情報から、セルへの入力波形なまり及び出力負荷容量の値をパラメータとして、前記セル内部のエレクトロマイグレーションに関わる素子毎に素子に流れる１周期あたりの電荷量を求め、前記入力波形なまり及び出力負荷容量をパラメータとした電荷量テーブルであって、素子毎に設けられた電荷量テーブルに前記求められた電荷量を格納する電荷量測定手段と、
前記素子毎に設けられた電荷量テーブルに格納された電荷量の中から前記入力波形なまり及び出力負荷容量のパラメータ毎に最大の電荷量をワーストの電荷量として決定し、決定したワーストの電荷量と当該ワーストの電荷量が求められた素子の素子名とを、入力波形なまり及び出力負荷容量をパラメータとしたワースト電荷量テーブルに格納するワースト電荷量テーブル作成手段と、
前記ワースト電荷量テーブルに格納された電荷量と、あらかじめ決められた許容電流値とからエレクトロマイグレーションに関する制限となる周波数を算出し、その素子名とともに入力波形なまり及び出力負荷容量をパラメータとしたエレクトロマイグレーション周波数制限テーブルに格納するエレクトロマイグレーション周波数制限テーブル作成手段と、
セルへの入力波形なまり及び出力負荷容量をパラメータとして、前記セル内部のトランジスタ毎に入力波形なまりと出力負荷容量とを求める手段と、
前記求められたトランジスタ毎の入力波形なまりと出力負荷容量と、トランジスタのゲート幅とから、ホットキャリアに関する制限となる周波数を算出し、前記トランジスタ毎に入力波形なまり及び出力負荷容量をパラメータとしたトランジスタ周波数テーブルに格納するトランジスタ周波数算出手段と、
前記トランジスタ毎のトランジスタ周波数テーブルに格納された周波数の中から前記入力波形なまり及び出力負荷容量のパラメータ毎に最小の周波数をワーストの周波数として決定し、決定したワーストの周波数と当該ワーストの周波数が算出されたトランジスタのトランジスタ名とを、入力波形なまり及び出力負荷容量をパラメータとしたホットキャリア周波数制限テーブルに、ホットキャリアに関する制限となる周波数として格納するホットキャリア周波数制限テーブル作成手段と、
前記エレクトロマイグレーション周波数制限テーブルに格納された周波数と、前記ホットキャリア周波数制限テーブルに格納された周波数との中から前記入力波形なまり及び出力負荷容量のパラメータ毎に最小の周波数をワーストの周波数として決定し、決定したワーストの周波数と当該ワーストの周波数が算出された素子の素子名とを、入力波形なまり及び出力負荷容量をパラメータとしたマージテーブルに、マージ値として格納するマージテーブル作成手段と、
前記マージテーブルを用いて、前記半導体集積回路がエレクトロマイグレーション、ホットキャリアに関する検証を行い、検証の結果エラーが発生した場合はその素子名を特定する信頼性検証手段と、を持つことを特徴する半導体集積回路の信頼性検証装置。
【請求項２】
入力波形なまり及び出力負荷容量をパラメータとした第１のテーブルと第２のテーブルとにおいて、任意に指定された入力波形なまり及び出力負荷容量のパラメータの間の値を、前記第１のテーブルと前記第２のテーブルそれぞれから補間して求め、求められたそれぞれの値の差と所定の値とを比較する補間精度チェック手段を更に備え、
前記補間精度チェック手段は、前記電荷量テーブルと前記ワースト電荷量テーブルとをそれぞれ前記第１のテーブル、前記第２のテーブルとして入力して第１の補間精度チェック処理を行い、
前記トランジスタ周波数テーブルと前記ホットキャリア周波数制限テーブルとをそれぞれ前記第１のテーブル、前記第２のテーブルとして入力して第２の補間精度チェック処理を行うことを特徴とする請求項１に記載の半導体集積回路の信頼性検証装置。
【請求項３】
前記補間精度チェック手段は、前記エレクトロマイグレーション周波数制限テーブルと前記ホットキャリア周波数制限テーブルとを前記第１のテーブルとし、前記マージテーブルを前記第２のテーブルとして入力して第３の補間精度チェック処理を行うことを特徴とする請求項２に記載の半導体集積回路の信頼性検証装置。
【請求項４】
前記第１、第２の補間精度チェック処理の結果、前記所定の値を超えているという結果だった場合は、その時の入力波形なまり及び出力負荷容量の値を、前記電荷量テーブル、前記ワースト電荷量テーブル、前記エレクトロマイグレーション周波数制限テーブル、前記トランジスタ周波数テーブル、前記ホットキャリア周波数制限テーブルの入力波形なまり及び出力負荷容量パラメータの値として追加し、請求項１に記載の各手段は追加された入力波形なまり及び出力負荷容量のパラメータに基づいて再度各処理を行うことを特徴とする請求項２に記載の半導体集積回路の信頼性検証装置。
【請求項５】
前記第１の補間精度チェック処理の結果、前記所定の値を超えているという結果だった場合は、前記電荷量テーブルから補間して求められた電荷量とそれに対応する前記入力波形なまり及び出力負荷容量パラメータの値とを前記ワースト電荷量テーブルに追加し、
前記第２の補間精度チェック処理の結果、前記所定の値を超えているという結果だった場合は、前記トランジスタ周波数テーブルから補間して求められた周波数とそれに対応する前記入力波形なまり及び出力負荷容量パラメータの値とを前記ホットキャリア周波数制限テーブルに追加することを特徴とする請求項２に記載の半導体集積回路の信頼性検証装置。
【請求項６】
前記第３の補間精度チェック処理の結果、前記所定の値を超えているという結果だった場合は、前記エレクトロマイグレーション周波数制限テーブルと前記ホットキャリア周波数制限テーブルとから補間して求められた周波数とそれに対応する前記入力波形なまり及び出力負荷容量パラメータの値とを前記マージテーブルに追加することを特徴とする請求項３に記載の半導体集積回路の信頼性検証装置。
【請求項７】
前記ワースト電荷量テーブル作成手段は、前記電荷量テーブルから前記入力波形なまり及び出力負荷容量のパラメータ毎に最大の電荷量であるワーストの電荷量と２番目にワーストとなる電荷量とを決定し、決定したワーストの電荷量と２番目にワーストとなる電荷量と、当該ワーストの電荷量と２番目にワーストとなる電荷量とが求められた素子の素子名とを、入力波形なまり及び出力負荷容量をパラメータとした電荷量テーブルに格納し、
前記ホットキャリア周波数制限テーブル作成手段は、前記トランジスタ周波数テーブルから前記入力波形なまり及び出力負荷のパラメータ毎に最小の周波数であるワーストの周波数と２番目にワーストとなる周波数とを決定し、決定したワーストの周波数と２番目にワーストとなる周波数と、当該ワーストの周波数と２番目にワーストとなる周波数とが算出されたトランジスタの素子名とを、入力波形なまり及び出力負荷容量をパラメータとしたホットキャリア周波数制限テーブルに格納し、
前記マージテーブル作成手段は、前記エレクトロマイグレーション周波数制限テーブルと、前記ホットキャリア周波数制限テーブルとから前記入力波形なまり及び出力負荷容量をパラメータ毎に最小の周波数であるワーストの周波数と２番目にワーストとなる周波数とを決定し、決定したワーストの周波数と２番目にワーストとなる周波数と、当該ワーストの周波数と２番目にワーストとなる周波数とが算出された素子の素子名とを、入力波形なまり及び出力負荷容量をパラメータとしたマージテーブルに格納することを特徴とする請求項１に記載の半導体集積回路の信頼性検証装置。
【請求項８】
前記エレクトロマイグレーションに関わる素子は、コンタクト、配線、ビアを含むことを特徴とする請求項１乃至７に記載の半導体集積回路の信頼性検証装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩの信頼性検証時に使用するライブラリの作成方法に関し、特にＡＳＩＣ等における信頼性検証に用いるライブラリの作成方法に関する。
【０００２】
【従来の技術】
一般に、ＬＳＩのＡＳＩＣ等における信頼性検証の要素には大きく分けて２種類あり、１つはエレクトロマイグレーション要素（ＥＭ要素）、もう１つはホットキャリア要素（ＨＣ要素）である。従って、ライブラリ作成フローはこれら２つの要素を考慮したものとなっている。
【０００３】
従来、ＬＳＩの信頼性検証のプロセスにおいては、ＥＭ要素及びＨＣ要素による信頼性問題があまり顕著ではなく、又、セル内部においてＥＭ要素、ＨＣ要素的に問題となる個所をある程度特定する事が出来ていた。例えば、ＥＭ要素的に問題となる素子には、コンタクト、ＶＩＡが挙げられるが、従来のプロセスにおいては、配線幅、コンタクタサイズ等がＥＭ耐圧としてネックになるようなレベルではなく、かつ、セル内のレイアウトの作り方によってはセル内部の素子にＥＭ的な限界がこないように設計することが可能であった。つまり、セル内部のコンサクトよりもセル外のＶＩＡにＥＭ的な制限がかかるようにレイアウトを作成する等の対処が可能であった。これら事情より、セル単位のＥＭ要素、ＨＣ要素の制限ライブラリは、ある程度簡略化したライブラリとする事が可能だった。具体的には、従来はセル内部の限定したある素子に関してのみの制限ライブラリとしていた。
【０００４】
しかし、現状の微細プロセスで設計される論理ＬＳＩにおいては、配線に流れる電流の高周波化と配線幅の微細化、あるいはトランジスタ自体の微細化によりＥＭ耐圧及びＨＣ劣化が顕著になってきている為、これら信頼性検証用ライブラリの精度向上が要求されてきている。又、高集積化を期待すべくセル自体のサイズも小さくなってきており、同時にＬＳＩ設計の自動配線時のセル内部端子へのアクセス性（配線性）も考慮しなければならず、従来のようなレイアウト手法によるＥＭ緩和の対処が難しくなっている。これは、具体的にはコンタクトの複数打ちを行うセル内のスペースが無い為に、電流を分散させる経路の確保等が難しくなっている事を示している。これらプロセスの進化により、現状、信頼性検証用のライブラリ精度の向上が必須となってきている。
【０００５】
最新の公知技術として、特開２０００−０１１０２７号公報（以下公知例という）があるが、この技術は信頼性検証の効率化に関するものであり、信頼性ライブラリ作成手法とは異なる観点での技術である。そこで、図１１に示す従来の一般的な信頼性検証用ライブラリの作成フロー図を基に説明を行う。
【０００６】
従来は、図１１のように、ＥＭ要素を検証する為の制限ライブラリと、ＨＣ要素を検証する為の制限ライブラリとを個々に生成し、これらをマージする事でＥＭ要素とＨＣ要素とを同時に検証できる周波数制限ライブラリを作成していた。
【０００７】
図１１におけるステップＳ５１〜Ｓ５３のステップ枠Ｓ６０は、ＥＭ要素の制限ライブラリ作成フローである。ステップＳ５１において、セル内部でEM要素的に弱いと思われる代表素子を選択し、ステップＳ５２において、セルへの入力波形鈍りと出力負荷容量を考慮した場合に、ステップＳ５１で選択した素子へ流れる電流値（電荷量）を測定する。この処理により、入力波形鈍りと出力負荷容量毎の電荷量テーブル１０ｃが生成される。次のステップＳ５３において、抽出した電荷量を周波数へ変換し、ＥＭ要素に関する周波数制限テーブル１２ｃのライブラリを抽出する。
【０００８】
図１１のステップＳ５４，Ｓ５５のステップ枠Ｓ６１は、ＨＣ要素の制限ライブラリ作成フローである。ＥＭ要素のライブラリ作成フローと同様に、ステップＳ５４において、セル内部でＨＣ要素的に弱いと思われる代表ＮＭＯＳトランジスタ（以下Ｔｒという）素子を選択し、ステップＳ５５において、ＨＣの計算式を用いて、ＮＭＯＳＴｒ素子のサイズ、セルへの入力波形鈍り、出力負荷容量、その他の係数をパラメータとして計算を行い、ＨＣ要素に関する周波数制限テーブル１４ｃを生成する。
【０００９】
次のステップＳ５６において、ステップ枠Ｓ６０、６１により抽出したＥＭ要素の周波数制限テーブル１２ｃと、ＨＣ要素の周波数制限テーブル１４ｃのワースト（Ｗｏｒｓｔ；最悪）値の抽出によるマージ処理を行い、最終的に信頼性検証ステップＳ５７で用いるＥＭ要素とＨＣ要素を考慮した周波数制限テーブル１６ｃのライブラリを抽出している。
【００１０】
これらの処理を駆動能力別に選出した代表セルに対して行ない、各代表セル毎に周波数制限のライブラリを抽出する。その後、駆動能力別に区分けをしたその他のセルへ代表ブロックの周波数制限ライブラリをコピーして全セルのライブラリを作成する。
【００１１】
【発明が解決しようとする課題】
このような従来技術の信頼性検証用ライブラリの作成方法では、図１１のステップＳ５１、５４に示すように、セル内部の限定したある素子に関してのみの制限ライブラリとしていた事がわかる。しかし、先にも説明したように、現状の微細プロセスにおいてはＥＭ耐圧、ＨＣ劣化による影響が顕著になってきており、従来のような固定観測点によるライブラリ作成方法では充分な信頼性検証が出来なくなってきている。
【００１２】
従来の場合には、図１１の信頼性検証のステップＳ５７において、図１２に示すように、エラーが発生した場合、ステップＳ７５のように、エラー素子の特定ができず、ステップＳ７６のように、動作周波数の抑制、再自動配置配線による負荷容量の低減等による対処を行っていた。
【００１３】
従って、ＥＭ要素の場合においては、セルへの入力波形鈍り、出力負荷容量によってセル内部の、どのコンタクトにＥＭの制限がきてもおかしくない状況にきているのである。又、先にも述べたトランジスタの微細化、高集積化によるセルサイズの縮小化に伴い、従来のようなレイアウト方法におけるＥＭ対策も難しくなってくると言える。
【００１４】
又、ＨＣ要素の場合も同様であり、従来はセル内部の初段、または最終段のＮＭＯＳＴｒ素子に関してのみの制限ライブラリを作成していたが、現状プロセスにおいては、セル内部のどのＮＭＯＳＴｒ素子にＨＣ要素の限界がきてもおかしくない状況にきている。又、現状のＨＣ劣化はＥＭ要素以上に顕著な現象となってきていると言える。このＨＣ劣化の飛躍は、プロセス進化におけるトランジスタの微細化による駆動能力の低下と、それによるセルの出力波形鈍りの増加が大きく起因していると言える。ＨＣ劣化はＮＭＯＳＴｒのＷサイズが小さい程顕著に起こり、又、ＮＭＯＳＴｒ素子のゲートの波形鈍りが大きい程、ＮＭＯＳＴｒ素子の出力負荷容量が大きい程影響を受ける。従って、今後のプロセス進化に対し、従来のライブラリ作成手法では信頼性検証として十分なライブラリとは言えず、同時にセル内部ノードの波形鈍り、容量値を正確に考慮しなければ信頼性検証の観点で致命的となる恐れがある。
【００１５】
以上の背景から、現状プロセスにおける信頼性検証としては、ＥＭ要素、ＨＣ要素の制限ライブラリの精度をもっと向上させる必要があるという認識が強まってきている。なお、従来技術において精度向上を考えた場合、全素子（コンタクト，ＮＭＯＳＴｒ）に関するテーブルを複数準備する必要があった為、ライブラリデータの増加、及び、設計ＴＡＴ、検証ＴＡＴの増加を招くという問題点も生ずる。
【００１６】
本発明の目的は、以上の問題点を解決し、ＥＭ要素、ＨＣ要素のライブラリ精度を向上させた信頼性検証用ライブラリ作成方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の信頼性検証装置は、半導体集積回路のエレクトロマイグレーション及びホットキャリアに関する信頼性を検証するための信頼性検証装置であって、半導体集積回路を構成するセル情報から、セルへの入力波形なまり及び出力負荷容量の値をパラメータとして、前記セル内部のエレクトロマイグレーションに関わる素子毎に素子に流れる１周期あたりの電荷量を求め、前記入力波形なまり及び出力負荷容量をパラメータとした電荷量テーブルであって、素子毎に設けられた電荷量テーブルに前記求められた電荷量を格納する電荷量測定手段と、前記素子毎に設けられた電荷量テーブルに格納された電荷量の中から前記入力波形なまり及び出力負荷容量のパラメータ毎に最大の電荷量をワーストの電荷量として決定し、決定したワーストの電荷量と当該ワーストの電荷量が求められた素子の素子名とを、入力波形なまり及び出力負荷容量をパラメータとしたワースト電荷量テーブルに格納するワースト電荷量テーブル作成手段と、前記ワースト電荷量テーブルに格納された電荷量と、あらかじめ決められた許容電流値とからエレクトロマイグレーションに関する制限となる周波数を算出し、その素子名とともに入力波形なまり及び出力負荷容量をパラメータとしたエレクトロマイグレーション周波数制限テーブルに格納するエレクトロマイグレーション周波数制限テーブル作成手段と、セルへの入力波形なまり及び出力負荷容量をパラメータとして、前記セル内部のトランジスタ毎に入力波形なまりと出力負荷容量とを求める手段と、前記求められたトランジスタ毎の入力波形なまりと出力負荷容量と、トランジスタのゲート幅とから、ホットキャリアに関する制限となる周波数を算出し、前記トランジスタ毎に入力波形なまり及び出力負荷容量をパラメータとしたトランジスタ周波数テーブルに格納するトランジスタ周波数算出手段と、前記トランジスタ毎のトランジスタ周波数テーブルに格納された周波数の中から前記入力波形なまり及び出力負荷容量のパラメータ毎に最小の周波数をワーストの周波数として決定し、決定したワーストの周波数と当該ワーストの周波数が算出されたトランジスタのトランジスタ名とを、入力波形なまり及び出力負荷容量をパラメータとしたホットキャリア周波数制限テーブルに、ホットキャリアに関する制限となる周波数として格納するホットキャリア周波数制限テーブル作成手段と、前記エレクトロマイグレーション周波数制限テーブルに格納された周波数と、前記ホットキャリア周波数制限テーブルに格納された周波数との中から前記入力波形なまり及び出力負荷容量のパラメータ毎に最小の周波数をワーストの周波数として決定し、決定したワーストの周波数と当該ワーストの周波数が算出された素子の素子名とを、入力波形なまり及び出力負荷容量をパラメータとしたマージテーブルに、マージ値として格納するマージテーブル作成手段と、前記マージテーブルを用いて、前記半導体集積回路がエレクトロマイグレーション、ホットキャリアに関する検証を行い、検証の結果エラーが発生した場合はその素子名を特定する信頼性検証手段と、を持つことを特徴するものである。
【００２６】
【発明の実施の形態】
次に本発明の実施形態を図面により説明する。図１は本発明の一実施形態の信頼性検証用ライブラリ生成方法のフロー図である。前述のように、信頼性検証の要素には、エレクトロマイグレーション要素（ＥＭ要素）とホットキャリア要素（ＨＣ要素）があるので、ライブラリ作成フローはこれら２つの要素を考慮したものとなっている。
【００２７】
図１におけるステップＳ１〜Ｓ７のステップ枠Ｓ８はＥＭ要素のライブラリ作成フローであり、ステップＳ１１〜Ｓ１７のステップ枠Ｓ１８はＨＣ要素のライブラリ作成フローである。ステップＳ８のＥＭ要素のライブラリ作成フローにおいては、ステップＳ１でセル内の全素子の抽出を行い、ステップＳ２でセル内部の全素子に流れる電流（電荷量）を抽出し、ステップＳ３でワーストとなる電荷量と素子名を抽出したテーブルデータを生成する。
【００２８】
ステップＳ４において、ステップＳ３で抽出したテーブルの補間精度チェックを行い、ステップＳ５で判定し、その補間精度に問題があった場合は、テーブルパラメータの追加ステップＳ６を行う事によりライブラリの精度を向上させている。ステップＳ５でその補間精度に問題なければ、ステップＳ７において電荷量テーブル１０を周波数テーブルへ変換し、ＥＭ要素のライブラリテーブル１２を生成する。なお、ステップＳ５の判定により、テーブル補間精度に問題がなくなった時点で、抽出した周波数制限テーブル１２にリンクしたセル内で制限がかかる素子名テーブル１１も同時に生成する。
【００２９】
ステップ枠Ｓ１８のＨＣ要素のライブラリ生成に関しても基本フローとしては同様な方法により行う。まず、ステップＳ１１は各セル内部ノードの波形鈍り、容量値を抽出し、ステップＳ１２で全ＮＭＯＳＴｒのＷサイズを抽出し、ステップＳ１３で各ＮＭＯＳＴｒに関し周波数制限値の計算を行い、ステップＳ１４で各ＮＭＯＳＴｒのワースト周波数制限値、該素子名の抽出をし、ステップＳ１５でテーブルの補間精度をチェックし、ステップＳ１６で補間精度の判定を行い、そしてステップＳ１７でテーブルパラメータの追加をする。
【００３０】
最終的にステップＳ２０、２１においてＥＭ要素とＨＣ要素の周波数制限テーブル１２，１４又は、制限素子名テーブル１０，１３のマージ処理を行い、信頼性検証用のライブラリテーブル１５、１６を生成し、信頼性検証ステップＳ２２へと進む。
【００３１】
以上のような方法で信頼性検証用ライブラリを生成する事により、ライブラリデータを増やすことなく精度を向上させることができ、又、同時に制限素子名テーブルライブラリも生成する事で信頼性検証時にエラー箇所の特定がし易くなるという効果を得ることが出来る。
【００３２】
先に説明したように、信頼性検証の要素には、ＥＭ要素とＨＣ要素の２種類があるため、ライブラリ作成フローはまずこれら２つの要素のライブラリ生成を個別に行い、最終的に２種類のライブラリをマージして信頼性検証用のライブラリを抽出するようになっている。まず、ステップ枠Ｓ８におけるＥＭ要素のライブラリ作成フローに関する構成を説明する。
【００３３】
ＥＭ要素のライブラリはセル内部のコンタクト、メタル、ＶＩＡ素子がエレクトロマイグレーションにより破壊されないように制限を設ける為のものである。従って、これら各素子に流れる電流値（電荷量）の測定を行い、例えば、Ｉ＝ｃｖｆ式（Ｉは許容電流、ｃｖは電荷量、ｆは周波数を表す）よりＴ５０（５０％故障時間）を満足できる限界の周波数値を抽出する事で、信頼性検証時に周波数によるＥＭ制限が出来るようなライブラリ抽出を行っている。
【００３４】
まず、ステップＳ１でセル内部のＥＭ的に関係する全素子名を抽出し、ステップＳ２でステップＳ１で抽出した各素子に流れる電荷量を抽出し、ステップＳ３で、ステップＳ２により抽出された各素子の電荷量からワーストの電荷量値、及びワーストの電荷量が発生する素子名を抽出し、ステップＳ４でステップＳ３で抽出したワースト電荷量のライブラリテーブルに関し補間精度をチェックする。このチェック後には判定処理のステップにおいて電荷量テーブルの精度向上可否の判断が下される。
【００３５】
ステップＳ６は、ステップＳ５において補間精度に問題があると判断された場合に、電荷量テーブルの補間精度を向上させる処理を加える。補間精度に問題が無かった場合は、最終的な電荷量テーブル１０及び素子名テーブル１１の抽出が行われる。ステップＳ８は、電荷量テーブル１０をＩ＝ｃｖｆの式により周波数テーブルへ変換するステップであり、これにより、ＥＭ要素の周波数制限テーブル１１を抽出できる。
【００３６】
次に、ステップ枠Ｓ１８におけるＨＣ要素のライブラリ作成フローに関する構成を説明する。まずホットキャリア劣化とは、ＭＯＳＴｒが動作中にチャネル領域で加速されたキャリアがドレイン近傍で衝突電離を起こし、その時に発生するキャリアがＭＯＳＴｒのゲート酸化膜に吸収される事により起こる。この現象により、ＭＯＳＴｒの閾値の増加、駆動能力の減少などのＴｒ劣化を起こしてしまい、最悪の場合、Ｔｒが誤動作を引き起こす結果となる。ホットキャリア劣化はＮＭＯＳＴｒで顕著に起こり易く、又、劣化の度合いは、ＮＭＯＳＴｒのＷサイズ、ＮＭＯＳＴｒゲートの波形鈍り、ＮＭＯＳＴｒドレインの容量値により決まる。  従って、本発明においてはＮＭＯＳＴｒを代表として記述を行っているが、ＰＭＯＳＴｒにおいても本発明の適用は可能である。
【００３７】
ＨＣ要素のライブラリは、ＮＭＯＳＴｒの劣化要素であるＷサイズ、波形鈍り、容量値と、以下の式（１）を用いて、ＨＣ制限が出来るようなライブラリ抽出を行っている。抽出するライブラリはＥＭ要素同様、周波数制限テーブルとし、次の（１）式から各パラメータを用いて周波数値の算出を行う。
【００３８】
ＣMAX  ＝ＮＭＯＳＴｒのＷサイズ×係数Ａ（Ｔrf）×周波数係数Ｂ（Ｔrf）…………(1)
この式（１）はホットキャリア劣化基準式であり、ある動作周波数（ＭＨｚ）の時に負荷できるＮＭＯＳＴｒの最大のドレイン負荷容量値ＣMAX（ｐＦ）を抽出する式であり、係数Ａ、Ｂ（Ｔrf）は各プロセス毎に定められホットキャリア劣化基準により決まるゲート波形鈍り毎の係数値で、ＷサイズとはＮＭＯＳＴｒのゲートＷ（μｍ）てある。
【００３９】
まず、ステップＳ１１で、セルの内部ノードの波形鈍り、内部ノードの容量値の抽出を行い、ステップＳ１２で、セル内部の全ＮＭＯＳＴｒのＷサイズを抽出する。ステップＳ１１，Ｓ１２より抽出したパラメータ、及び、計算に使用する係数Ａ、Ｂを用いて、ステップＳ１３において、各ＮＭＯＳＴｒ毎に周波数制限値の計算を行い、ステップＳ１４で、ステップＳ１３により計算された各ＮＭＯＳＴｒの周波数値からワーストの周波数値、及び、ワーストの周波数により壊れるＮＭＯＳＴｒ名を抽出し、ステップＳ１５で、ステップＳ１４で抽出したワースト周波数のライブラリテーブルに関し補間精度をチェックし、そのチェック後には判定処理のステップＳ１６において周波数テーブルの精度向上可否の判断が下される。ステップＳ１７は、ステップＳ１６において補間精度に問題があると判断された場合に、周波数テーブルの補間精度を向上させる処理を加え、補間精度に問題が無かった場合は、最終的なＨＣ要素の周波数制限テーブル１４、及び、ワーストの素子名テーブル１３の抽出が行われる。
【００４０】
以上のステップ枠Ｓ８、１８のフローにより、ＥＭ要素とＨＣ要素の２種類の周波数制限テーブル１２，１４の抽出と、２種類の素子名テーブル１０，１３の抽出が出来るが、ここで言うテーブルというのは、セルへの入力波形鈍り、出力負荷容量のパラメータを持つ２次元配列の事である。
【００４１】
ステップＳ２０は、抽出したEM要素とHC要素の周波数制限テーブル１２，１４からワースト値の抽出を行い、２種類のテーブルをマージした最終的な周波数制限テーブル２３を抽出する。又、ステップＳ２１は、ＥＭ要素とＨＣ要素の素子名テーブル１１，１３からステップＳ２２と同様のテーブルマージを行い、最終的な素子名テーブル１５を抽出するステップであり、ステップＳ２２は、ＥＭ、ＨＣ要素マージ後の周波数制限テーブル１６と素子名テーブル１５を用いて信頼性検証を行う。
【００４２】
次に、ステップ枠Ｓ８におけるEM要素のライブラリ作成フローに関する具体例について説明する。この実施形態では、セル内部における全ての素子に関してデータ収集を行い、各条件（入力波形鈍りＴrf、及び、出力負荷容量ＣL ）毎にワーストとなる値を抽出してライブラリ生成を行っている。まず、ステップＳ１において、例えばセル内部の全コンタクト素子を抽出し、ステップＳ２において、抽出したセル内部の各コンタクト素子に流れる電荷量の測定をセルへの入力波形鈍り、出力負荷容量をパラメータとして行う。この時、セル外に配置されるＶＩＡ素子に流れる電荷量の測定も行っておく事により、ＬＳＩ設計の自動配線時にセル端子へ接続されるＶＩＡ素子のEM要素をライブラリへ反映させる事ができる。ステップＳ３において、複数存在する各素子の測定結果から入力波形鈍り、出力負荷容量の２次元配列毎にワーストとなる電荷量の抽出を行う。同時に、ワースト値の抽出を行った素子名（コンタクト、素子名、又は、ＶＩＡ名）テーブルの抽出も行う。このステップＳ３における処理により、従来よりライブラリデータ数を削減する事が可能となる。
【００４３】
ここでステップＳ１からステップＳ３について、図２を用いてワースト値抽出によるテーブル作成方法を説明する。図２（ａ）に示すセルＡの回路素子３０の回路において、セル内に存在する全てのコンタクト素子１から５の抽出（ステップＳ１）を行い、抽出した５つのコンタクト素子、及びセル外に接続されるであろうＶＩＡ素子に流れる電流値（電荷量）の測定を行なう（ステップＳ２）。
【００４４】
これら処理により、図２（ｂ）に示すような、各素子毎の入力波形鈍りＴrfと出力負荷容量ＣL の２次元テーブル３１を抽出できる。しかし、回路素子３０が大規模なものであった場合、当然、セル内部に持つコンタクト数も膨大となる為、抽出されるテーブル数が膨大となる事が予想される。従って、ここでテーブル数を削減する処理を行なう必要が出てくる。そこで、図１のステップＳ３において、各素子のテーブルから入力波形鈍りＴrf，出力負荷容量ＣL のポイント毎にワーストとなる値の抽出を行ない、複数のテーブルを１つにする処理を行なっている。
【００４５】
実際には、例えば、図２（ｂ）に示すような素子毎の複数テーブル３１において、丸で囲んだ領域３２の入力波形鈍り１ｎｓ、出力負荷容量１ｐＦのテーブルポイントに着目した場合、１番ワーストとなる電荷量がコンタクト１のテーブルのＡｐＣだったとする。その場合、図２（ｃ）に示すワースト値抽出後テーブル３３の入力波形鈍り１ｎｓ、出力負荷容量１ｐＦのポイントには、ＡｐＣの値が格納される事になる。又、この時のテーブルポイントにおいてワーストとなった素子のコンタクト１の素子名が、図２（ｄ）に示すような素子名テーブル３４に格納される。
【００４６】
以上のような処理により、複数存在する素子毎の入力波形鈍りと出力負荷容量の２次元テーブルを１つにする事が出来る為、精度を悪くする事なくライブラリ数を削減する事が出来るという効果を得られる。なお、信頼性が悪い部分の素子名テーブルを抽出する事により、信頼性検証時にエラー個所の特定がし易くなるという効果も得られる。
【００４７】
次に図１のフローに戻り、ステップＳ４以降の処理に関して説明を行なう。ステップＳ４において、ステップＳ３により抽出した電荷量テーブルの補間精度チェックを行う。ステップＳ５の判定処理においてテーブルの補間精度が悪いと判断された場合は、ステップＳ６においてテーブルのパラメータ（入力波形鈍り、出力負荷容量）を追加し、再度、ステップＳ１に戻り、追加したパラメータの電流測定を行う。又、ステップＳ５の判定処理においてテーブルの補間精度に問題が無いと判断された場合は、最終的な電荷量テーブル１０、及び、素子名テーブル１１の抽出が行われる。
【００４８】
次に、本発明の第２の特徴となるステップＳ４からステップＳ６に関して、図３から図５を用いて補間精度チェック、テーブルパラメータの追加方法を説明する。
【００４９】
図３は、ステップＳ３において、例えばコンタクト素子とＶＩＡ素子の各テーブルからワーストとなる電荷量を抽出した図である。図３に示すような２つのテーブルから２次元配列毎にワースト値の抽出を行う場合、点線で囲まれた部分の電荷量に着目すると、図４に示すようなグラフに表すことが出来る。図４のようにコンタクトとＶＩＡのテーブルが交差する場合、ワースト値を抽出してテーブル作成を行うと、信頼性検証を行う際のテーブルからの補間時に最終的に図４の点線のような補間を行なってしまい、精度が悪くなってしまう。
【００５０】
図５にはワースト値抽出後のテーブルのグラフを示しており、点線で示されているのがワースト値抽出直後のテーブル、実線で示しているのが精度の高い理想テーブルである。図５において、コンタクトとＶＩＡのテーブルの交点であるＡｐＦの負荷容量に着目した場合、点線部と実線部において電荷量に差が見られるのがわかる。この差が小さい場合は問題とならないが、大きい場合は、必要以上にライブラリを厳しく作ってしまう事になる為、精度が良いとは言えない。
【００５１】
そこで、この交点となるＡｐＦの負荷容量ポイントをテーブルパラメータへ追加し（図１のステップＳ６）、再度電荷量の抽出を行うことでライブラリの精度向上を図るようにする。交点の抽出は各テーブルの直線近似により抽出する事が可能である。これら仕組みを持つ事により、必要最小限のテーブルパラメータ
で補間精度の良いテーブルを生成する事が可能となる。仮に、この仕組みを用いずに補間精度の良いテーブルを生成する場合は、図１のステップＳ２で電荷量の測定を行う際にテーブルのパラメータ（入力波形鈍り、出力負荷容量）を複数考慮する必要がある為、ライブラリ設計ＴＡＴが長くなり、かつ、テーブルデータ量が膨大となる恐れがある。
【００５２】
又、補間精度向上の仕組みにおけるテーブルパラメータ追加の判定基準は、図５に示すＱＱの差で決定し、この判定を図１のステップＳ５で行っている。図５に示したＱＱは任意に設定を行い、例えば、信頼性検証を行う製品の動作周波数の１０％等のように設定し、ＱＱの差が１０％以上であればパラメータを追加するというような方法をとっても良い。
【００５３】
以上、追加を行うテーブルパラメータに関しては、セルの負荷容量を対象とした説明であったが、もちろん、パラメータの追加にあたっては、入力波形鈍りのパラメータにおいても同様である。
【００５４】
こうして生成された図１の補間精度向上後の電荷量テーブル１０、図１のステップＳ７により周波数テーブルへ変換し、最終的に、ＥＭ要素に関する周波数制限テーブル１２の抽出を行う。なお、この時、同時に最終の素子名テーブル１１の抽出も行う。
【００５５】
次に、図１のステップＳ１１〜Ｓ１６のステップ枠Ｓ１８に示すＨＣ要素のライブラリ生成フローに関して説明する。ＨＣ要素のライブラリは、ＮＭＯＳＴｒのＷサイズ、及び入力波形鈍り、出力容量値、その他係数を用いて計算式により抽出を行うが、従来は限定されたあるＮＭＯＳＴｒに関してのみのライブラリとしており、かつその前後の波形鈍り、容量値に関しては、固定値あるいは換算値を用いていた。
【００５６】
これに対し本発明においては、図１のステップＳ１１において、予め条件毎（入力波形鈍り、出力負荷容量）にセル内部の全ノードの波形鈍り、容量値の抽出を行い、ステップＳ１２では各ＮＭＯＳＴｒのＷサイズの抽出を行い、抽出したこれら値を用いて、ステップＳ１３において計算式（図６）により、各ＮＭＯＳＴｒ毎のＨＣ周波数制限テーブルを算出する。この時に生成するテーブルは、ＥＭ要素同様、入力波形鈍りと出力負荷容量の２次元テーブルとする。
【００５７】
次にステップＳ１４において、ＥＭ要素のライブラリ作成時と同様に、複数存在する各ＮＭＯＳＴｒ毎の計算結果から入力波形鈍り、出力負荷容量の２次元配列毎にワーストとなる周波数の抽出を行う。また同時にワースト値の抽出を行った素子名（ＮＭＯＳＴｒ素子名）テーブルも抽出する。
【００５８】
ステップＳ１５からステップＳ１７においても、ＥＭ要素のライブラリ作成時（図１のステップ４からステップ６のフローに対応）と同様に、ＨＣのライブラリ補間精度を向上させ、最終的なＨＣ要素に関する周波数制限テーブル１４と、ＮＭＯＳＴｒに関する素子名テーブル１３を抽出する。
【００５９】
以上により、ＥＭ要素に関する周波数制限テーブル１２と、ＨＣ要素に関する周波数制限テーブル１４を抽出できた事になる。次に図１のステップＳ２１において、ＥＭ要素とＨＣ要素の２種類の周波数制限テーブルのマージ処理を行う。ここではステップＳ３、Ｓ１４と同様な方法で入力波形鈍り、出力負荷容量の２次元配列毎にワーストとなる周波数値の抽出を行っており、最終的なＥＭ要素とＨＣ要素を併せ持つ周波数制限テーブル１６を抽出する。又、ステップＳ２０においても、ＥＭ要素のライブラリ作成フロー（枠Ｓ８）とＨＣ要素のライブラリ作成フロー（枠１８）よりそれぞれ抽出した素子名テーブル１１と素子名テーブル１３のマージ処理を行い、最終的なＥＭ要素とＨＣ要素を併せ持つ素子名テーブル１５を抽出する。
【００６０】
図６（ａ）（ｂ）は周波数制限テーブル１６と素子名テーブル１５の具体例の図を示す。まず、周波数制限テーブル１６に着目すると、縦軸がセルの入力波形鈍り、横軸が出力負荷容量の２次元テーブルとなっている。４０に示すＥＥは、例えば入力波形鈍りが１ｎｓ、出力負荷容量が５ｐＦの時の周波数制限値であり、ＥＭ要素からくる周波数制限値であり、これに対して、４１に示すｅｅは、例えば入力波形鈍りが４ｎｓ、出力負荷容量が１ｐＦの時の周波数制限値であり、ＨＣ要素からくる周波数制限値である。
【００６１】
次に、図６（ｂ）の素子名テーブルに着目すると、これも周波数制限テーブル同様、２次元形式のテーブルとなっている。４２に示すＶ：１は、入力波形鈍りが1ｎｓ、出力負荷容量が５ｐＦの時に制限がかかった素子名であり、ＥＭ要素からくるＶＩＡ：１で制限がかかっている事を示している。これに対して、４３に示すＮ：１は、入力波形鈍りが４ｎｓ、出力負荷容量が１ｐＦの時に制限がかかった素子名であり、ＨＣ要素からくるＮＭＯＳＴｒ：１で制限がかかっている事を示している。
【００６２】
つまり、４０と４２、４１と４３のテーブルの相関から入力波形鈍りが１ｎｓ、出力負荷容量が５ｐＦの時のＥＥ（ＭＨｚ）で制限のかかる素子は、ＶＩＡ：１であると言え、又、入力波形鈍りが４ｎｓ、出力負荷容量が１ｐＦの時のｅｅ（ＭＨｚ）で制限のかかる素子は、ＮＭＯＳＴｒ：１であると言える。
【００６３】
図１の説明に戻り、最終的に抽出された信頼性検証用ライブラリである周波数制限テーブル１６と素子名テーブル１５を入力データとして、ステップＳ２２により信頼性検証が行われる事となる。なお、この周波数制限テーブル１６と素子名テーブル１５をリンクさせる事により、信頼性検証Ｓ２２においてエラーとなったレーイアウト内のポイントを特定する事が可能となる。
【００６４】
素子名テーブル１５を抽出する事による効果の具体例を以下に説明する。従来は、図１の信頼性検証のステップ２２において、エラーが発生した場合、動作周波数の抑制、再自動配置配線による負荷容量の低減等による対処を行っていた。しかし、本実施形態による図１（図７）のようなＥＭ要素，ＨＣ要素的に限界となる素子名が記述されているテーブル１５を用意する事により、信頼性検証のステップ２２において、先に述べたようなレイアウト的に問題となる素子の特定が可能となる為、その部分のレイアウト修正のみによる対処が可能となる。つまり、修正ＴＡＴの削減が可能となる。
【００６５】
例えば、図８に示すように、図１のステップＳ２２において、ｔrf＝１ｎｓ、ＣＬ＝１ｐＦのテーブル値１００ＭＨｚにおいてエラーとなった場合、リンク情報より、Ｃ：３の素子が問題である事が特定できる。このエラー素子情報の抽出（ステップＳ７１）により、レイアウトの修正が行える。この時のレイアウト修正の方法として、エラー素子情報を元に対象個所の手修正を行う処理（ステップＳ７２）、又は、既存のレイアウト自動修正ツールへエラー素子情報を入力し、自動修正を行なう処理（ステップＳ７３）のどちらの方法を行っても良い。
【００６６】
図５のＡｐＦの場合の負荷容量で考えると、従来のライブラリでは１．２ｐＣ、本実施形態では０．８５ｐＣという開きがある。例えば、これを素子の許容電流０．１３２ｍＡとしてＩ＝ｃｖｆの式により周波数値に換算すると、従来１１０ＭＨｚ（１．２ｐＣ）で制限がかけられていたのに対し、本実施形態では１５５ＭＨｚ（０．８５ｐＣ）まで周波数制限が緩和できる事になり、約３０％精度が向上できる。
【００６７】
次に、本発明の他の実施例について図９を参照して説明する。図９は本発明の第２の実施形態を示すフロー図である。この図９のフローは、図１に示される第１の実施形態に対し、ステップ枠Ｓ８のＥＭ要素ライブラリ抽出フローにおける補間精度チェック後のステップＳ５の代りに、ステップＳ３０におけるクロスポイント判定処理、及び、ステップＳ３１に示すテーブルパラメータの追加方法と、ステップ枠Ｓ１８のＨＣ要素ライブラリ抽出フローにおける補間精度チェック後のステップＳ１６の代りに、ステップＳ３２におけるクロスポイント判定処理、及び、ステップＳ３３に示すテーブルパラメータの追加方法が異なるものとなっている。
【００６８】
先に述べた図１に示す場合では、ステップＳ５の判定処理においてテーブルの補間精度が悪いと判断された場合は、ステップＳ６において精度が悪いポイントをテーブルのパラメータ（入力波形鈍り、出力負荷容量）へ追加し、再度、ステップＳ１に戻り、追加したパラメータの電流測定を行うフローとなっているが、第２の実施形態では、図９のステップ枠Ｓ８のＥＭ要素ライブラリ抽出フローの場合、ステップＳ３０、Ｓ３１に示すテーブルパラメータの追加処理フローにおいて、次のような処理を行う。
【００６９】
例えば、図３に示すようなテーブルのワースト値抽出が行われた場合、図４に示すように各テーブルデータがクロスするＡｐＦの部分の補間精度が悪い事がわかる。従って、まず、図９のステップＳ３０において、ワースト値抽出前の各テーブルデータの傾きからテーブル同士がクロスするポイントがあるかどうかの判定を行ない、もし、クロスするポイントがあった場合は全てのクロスポイントの抽出を行なう。次に、ステップＳ３１において、クロスポイントにおける電荷量の算出を行ない、その値を直接、電荷量テーブル１０へ追加する。又、同時に素子名テーブル１１への追加も行う。
【００７０】
なお、追加する素子名はクロスする２つのテーブル分あるので、両方の素子を抽出して追加を行う。以上の仕組みを用いて、図９のステップ枠Ｓ１８のＨＣ要素ライブラリ抽出フローの場合も同様に、ステップＳ３２のクロスポイント判定により、クロスポイントの抽出を行ない、ステップＳ３１によりテーブルパラメータの追加を行なう事で、ライブラリテーブルの補間精度を向上させる。
【００７１】
この場合、マージした周波数制限テーブルに対し、補間精度が悪いテーブルポイントを見つけ、さらに、補間精度向上の為の新規テーブルポイントの追加を行う仕組みを持つ事により、信頼性検証時の ライブラリ補間精度を向上できるようになる。
【００７２】
図９のその他ステップに関しては、第１の実施形態と同様であるので、省略する。本実施形態では、図９のステップＳ３０、Ｓ３１において計算により追加する電荷量、周波数値を求めているので、多少の誤差を生じる可能性はあるが、第１の実施形態のように、再度ステップＳ１へ戻り、電荷量の測定を行なう必要がない為、ライブラリ生成ＴＡＴの短縮が望めるという効果を得る事が出来る。
【００７３】
図１０は本発明のさらに他に第３の実施形態を示すフロー図である。この図１０のフローは、図９に示される第２の実施形態に対し、ステップ枠Ｓ８のＥＭ要素ライブラリ抽出フローにより抽出されたＥＭ要素の周波数制限テーブル９と、ステップ枠Ｓ１８のＨＣ要素ライブラリ抽出フローにより抽出されたＨＣ要素の周波数制限テーブル１４のマージ処理を行なうステップＳ２１の直後において、再度、補間精度のチェックを行なうステップＳ４０を有す点が異なっている。
【００７４】
先に述べた図１の第１の実施形態、又は図９の第２の実施形態では、ＥＭ要素とＨＣ要素のテーブルのマージ後にはテーブルの補間精度の確認は行なっていない。しかし、今後の信頼性検証の精度向上の為に、より精度の良いライブラリ生成が必要な場合は、図１０のステップＳ４０に示すような第１の実施形態と同様の補間精度チェック、及び、第２の実施形態と同様のステップＳ４１に示すクロスポイント判定、ステップＳ４２に示すテーブルパラメータの追加処理を、ステップＳ２１のＥＭ要素とＨＣ要素の周波数制限テーブルのマージ処理後に行なう事によって、よりライブラリ精度の向上が図られる。
【００７５】
本実施形態は、今後のプロセスの進化に伴い、多少、ライブラリテーブルの２次元配列が増加しても精度を優先したライブラリが必要とされてきた場合に有効である。
【００７６】
図１０は本発明の第４の実施形態を示すフロー図である。本実施形態のフローは、図１に示される第１の実施形態に対し、ステップ枠Ｓ８のＥＭ要素ライブラリ抽出フローにおいて、ステップＳ２より抽出する複数のテーブルからワースト１とワースト２の値を抽出するステップＳ３ａの仕組みと、ステップ枠Ｓ１８のＨＣ要素ライブラリ抽出フローにおいて、ステップ１３より抽出される複数のテーブルからワースト１とワースト２の値を抽出するステップＳ１４ａの仕組みを有する点が異なっている。
【００７７】
先に述べた図１の第１の実施形態では、ステップＳ３及びステップＳ１４のワースト値抽出処理において、いずれも１番ワーストとなる値のみを抽出し、１つずつのテーブルを出力する仕組みとなっている。従って、最終的に抽出されるライブラリは、ＥＭ要素＋ＨＣ要素の周波数制限テーブル１６と、ＥＭ要素＋ＨＣ要素の素子名テーブル１５の計２つのテーブルであり、これらテーブルを使って信頼性検証（Ｓ２２）が行なわれる。この際に、検証結果でエラーと判断された個所の修正を行ない、再度、修正データに対して信頼性検証を行なった場合、また別の個所でエラーが発生してしまう可能性が考えられる。
【００７８】
そこで、もう少し効率よくエラーの収束が出来るように、本発明の第４の実施形態では、予め２番目にワーストとなる値を抽出したテーブルを生成しておき、信頼性検証後のエラー修正時に１番目にワーストとなる素子と一緒に、２番目にワーストとなる素子の修正も行なえるようにしたものである。
【００７９】
図１０のステップ枠Ｓ８ｂのＥＭ要素ライブラリ抽出フローにおけるステップＳ３ａは、ステップＳ２より抽出する複数のテーブルから１番ワーストとなる電荷量と２番目にワーストとなる電荷値の２つのテーブルを抽出するステップであり、この処理により、１番ワーストとなる電荷量テーブル１０と２番目にワーストとなる電荷量テーブル１０ａの２つの電荷量テーブルと、１番ワーストとなる素子名テーブル１１と２番目にワーストとなる素子名テーブル１１ａの２つの素子名テーブルを抽出する。
【００８０】
その後第１の実施形態と同様に、ステップＳ７の処理により、電荷量テーブル１０、１０ａをＥＭ要素に関する周波数制限テーブル１２、１２ａへ変換する。又、ＨＣ要素ライブラリ抽出フローにおいても同様に、ステップＳ１４ａの処理により、ステップＳ１３より抽出される複数のテーブルから１番ワーストとなる周波数と２番目にワーストとなる周波数の２つのテーブルを抽出し、１番ワーストとなる周波数制限テーブル１４と２番目にワーストとなる周波数制限テーブル１４ａの２つの周波数テーブルと、１番ワーストとなる素子名テーブル１３と、２番目にワーストとなる素子名テーブル１３ａの２つの素子名テーブルを抽出する。
【００８１】
その後、第１の実施形態と同様の処理を行なう事で、最終的な信頼性検証用の１番ワーストとなる周波数制限テーブル１６と２番目にワーストとなる周波数制限テーブル１６ａ、及び１番ワーストとなる素子名テーブル１５と２番目にワーストとなる素子名テーブル１５ａを抽出する。
【００８２】
本実施形態の方法により抽出した４つのライブラリテーブルデータ（１５，１５ａ，１６、１６ａ）を信頼性検証（Ｓ２２）で用いる事により、初期のエラー発生時に１番ワーストとなる素子と、２番目にワーストとなる素子を同時に修正できるようになるので、効率よくエラーを収束させる事が出来るという効果を得る事が出来る。
【００８３】
なお、今後のプロセスのさらなる進化に伴い、信頼性検証におけるエラーが多発する事が予想される場合は、３番目にワーストとなるテーブル、４番目にワーストとなるテーブル……、といったように生成するテーブル数を増加しても良いことは明らかである。
【００８４】
【発明の効果】
以上説明したように本発明の構成によれば、ＥＭ要素に関しては全てのコンタクト素子、ＨＣ要素に関しても全てのＮＭＯＳＴｒ、全ての内部ノードの波形鈍り、内部ノードの容量値を考慮した検証が出来るため、信頼性検証用ライブラリの精度が向上し、現状の微細プロセスにおける信頼性検証が満足に行えるようになる。
【００８５】
また、精度向上の為に複数のテーブルを準備しなければならなかった従来に対し、本発明では、ワースト値抽出によるライブラリテーブルのマージ処理を行う事で、ライブラリ数を増加せずに精度を向上させる事が可能となり、従来と同じライブラリ数で精度が向上できる。また、信頼性検証用ライブラリとして、周波数制限テーブル及びこれにリンクした素子名テーブルを持つことにより、検証時に発生したレイアウト内のエラー個所の特定が出来るようになり、検証結果のバックアノテーションとして、問題素子に対して最小限のレイアウト修正が可能となる。
【００８６】
さらに、従来技術におけるライブラリテーブルに対し、補間時の精度向上を考慮したライブラリテーブルを生成する仕組みを持った事により、信頼性検証時の補間精度も向上できる。例えば、あるＬＳＩの動作周波数が１５０ＭＨｚだった場合、従来のライブラリでは再度の自動配置配線等でレイアウト修正ＴＡＴが発生していたが、本発明の方法により作成したライブラリではこのような修正が少なくなるという効果がある。
【００８７】
また、今後の微細化レイアウトにおいては、ＥＭ的に制限される個所が一義的に決まらなくなる事が予想されるが、本発明のライブラリ生成方法を用いることで、全ての制限箇所を網羅した信頼性検証が行えるようになる。
【図面の簡単な説明】
【図１】本発明の信頼性検証用ライブラリ作成方法の第１の実施形態を説明するフローチャート。
【図２】（ａ）〜（ｄ）は本実施形態のワースト値抽出によるテーブル作成方法を示すための一例の回路図、電荷量テーブル図、素子名テーブル図。
【図３】本実施形態の補間精度向上の方法を説明するワースト値抽出テーブルの具体例を示す図。
【図４】本実施形態の補間精度向上の方法を説明する電荷量と負荷容量のグラフ。
【図５】本実施形態の補間精度の向上可否の判定方法を説明する電荷量と負荷容量のグラフ。
【図６】（ａ）（ｂ）は本実施形態のマージ後の周波数制限テーブルとマージ後の素子名テーブルを示す具体例のパターン図。
【図７】本発明における信頼性検証用ライブラリを用いた信頼性検証後のエラー修正方法を示すフローチャート。
【図８】本発明の信頼性検証用ライブラリ作成の第２の実施形態を説明するフローチャート。
【図９】本発明の信頼性検証用ライブラリ作成の第３の実施形態を説明するためのフローチャート。
【図１０】本発明による信頼性検証用ライブラリ作成の第４の実施例を説明するためのフローチャート。
【図１１】従来例における信頼性検証用ライブラリ作成方法を説明するフローチャート。
【図１２】図１１における信頼性検証ステップの処理方法を示すフローチャート。
【符号の説明】
１０，１０ａ      電荷量テーブル
１１，１１ａ，１３，１３ａ        素子名テーブル
１２，１２ａ，１２ｂ    ＥＭ要素に関する周波数制限テーブル
１４，１４ａ，１４ｂ    ＨＣ要素に関する周波数制限テーブル
１５，１５ａ    ＥＭ要素＋ＨＣ要素の素子名テーブル
１６，１６ａ，１６ｂ    ＥＭ要素＋ＨＣ要素の周波数制限テーブル
１０ｂ    ２番目にワーストとなる電荷量テーブル
１１ｂ，１３ｂ    ２番目にワーストとなる素子名テーブル
１２ｂ    ２番目にワーストとなるＥＭ要素に関する周波数制限値テーブル
１４ｂ    ２番目にワーストとなるＨＣ要素に関する周波数制限値テーブル
１５ｂ    ２番目にワーストとなるＥＭ要素＋ＨＣ要素の素子名テーブル
１６ｂ    ２番目にワーストとなるＥＭ要素＋ＨＣ要素の周波数制限テーブル
３０    セルＡの回路素子
３１    各素子毎の入力波形鈍りＴrfと出力負荷容量CLの２次元テーブル
３２    入力波形鈍り１ｎｓ、出力負荷容量１ｐＦのテーブル  ポイント
３３    ワースト値抽出後の電荷量テーブル
３４    ワースト値抽出後の素子名テーブル
４０    入力波形鈍り１ｎｓ、出力負荷容量５ｐＦの時の周波数制限値
４１    入力波形鈍り４ｎｓ、出力負荷容量１ｐＦの時の周波数制限値
４２    入力波形鈍り１ｎｓ、出力負荷容量５ｐＦの時に制限がある素子名
４３    入力波形鈍り４ｎｓ、出力負荷容量１ｐＦの時に制限がある素子名
Ｓ１〜Ｓ７６    処理ステップ
【図１】
0003722690.tif 000002
【図２】
0003722690.tif 000003
【図３】
0003722690.tif 000004
【図４】
0003722690.tif 000005
【図５】
0003722690.tif 000006
【図６】
0003722690.tif 000007
【図７】
0003722690.tif 000008
【図８】
0003722690.tif 000009
【図９】
0003722690.tif 000010
【図１０】
0003722690.tif 000011
【図１１】
0003722690.tif 000012
【図１２】
0003722690.tif 000013