(57)【特許請求の範囲】
【請求項１】
プラズマ気相成長装置内に基板を設置する工程と、
高密度プラズマを用いて前記基板上にフッ素ドープシリコン酸化膜を形成する工程と、
前記プラズマ気相成長装置内に前記基板を設置したまま、フッ素拡散を抑制するフッ素拡散抑制膜を成長させるための材料ガスを前記プラズマ気相成長装置内に供給しながら、プラズマを用いてフッ素拡散抑制膜の成長を開始する工程と、
前記材料ガスを供給したまま、前記プラズマの形成を停止することによって前記フッ素拡散抑制膜の成長を停止する工程と、
を包含し、
前記フッ素拡散抑制膜はシリコンリッチシリコン酸化膜である半導体装置の製造方法。
【請求項２】
プラズマ気相成長装置内に基板を設置する工程と、
高密度プラズマを用いて前記基板上にフッ素ドープシリコン酸化膜を形成する工程と、
前記プラズマ気相成長装置内に前記基板を設置したまま、フッ素拡散を抑制するフッ素拡散抑制膜を成長させるための材料ガスを前記プラズマ気相成長装置内に供給しながら、プラズマを用いてフッ素拡散抑制膜の成長を開始する工程と、
前記材料ガスを供給したまま、前記プラズマの形成を停止することによって前記フッ素拡散抑制膜の成長を停止する工程と、
を包含し、
前記フッ素拡散抑制膜はシリコンリッチシリコン窒化膜である半導体装置の製造方法。
【請求項３】
前記フッ素拡散抑制膜の厚さが０．０２〜０．１μｍの範囲内となるように前記フッ素拡散抑制膜を成長させる請求項１または２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、フッ素拡散を抑制するフッ素拡散抑制膜を備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
設計ルール０．３５ミクロン以下で設計された半導体集積回路の動作を高速化するために、層間絶縁膜の容量を低減することが求められている。層間絶縁膜の容量を低減すれば、より高い周波数の電気信号を取り扱うことができ、半導体集積回路の動作を高速化することができる。
【０００３】
層間絶縁膜の容量を低減するため、従来は、層間絶縁膜を厚く形成していたが、最近では、ストイキオメトリー組成を持つ通常のシリコン酸化膜よりも誘電率の低い絶縁材料を用いて層間絶縁膜を形成することが検討されつつある。このような層間絶縁膜として代表的なものに、フッ素ドープシリコン酸化膜がある。
【０００４】
図２は、フッ素ドープシリコン酸化膜を備えた半導体装置における従来の配線構造を模式的に示している。この配線構造は、半導体素子等が形成されたシリコン基板（不図示）の上に形成されている。より詳細には、シリコン基板（不図示）の上に通常のシリコン酸化膜からなる第１層間絶縁膜１１が形成されており、第１層間絶縁膜１１の上に第１層配線１４が形成されている。第１層配線１４は、配線の信頼性を向上させるためのＴｉＮ／Ｔｉ層１４ａおよびＡｌ合金層１４ｂから構成されている。第１層配線１４を覆うようにフッ素ドープシリコン酸化膜１２が第１層間絶縁膜１１の上に形成されている。フッ素ドープシリコン酸化膜は金属材料との密着性が悪いという欠点を有しているため、フッ素ドープシリコン酸化膜１２の上に通常のシリコン酸化膜からなる第２層間絶縁膜１３が形成された後に、第２層配線１５が形成されている。第２層間絶縁膜１３の上面は平坦化されている。第２層配線１５は、第１層配線１４と同様に、Ｔｉ層１５ａおよびＡｌ合金層１５ｂから構成されている。
【０００５】
図２に示される従来の配線構造では、フッ素ドープシリコン酸化膜１２の形成後に施される熱処理によって、フッ素ドープシリコン酸化膜１２中からフッ素が拡散して第２層間絶縁膜１３中に取り込まれるという現象が生じる。第２層間絶縁膜１３中に取り込まれたフッ素は、第２層配線のＴｉＮ／Ｔｉ層１５ａと反応してＴｉＦ層を形成する。ＴｉＦ層が形成されると、第２配線１５と第２層間絶縁膜１３との間の密着性が悪くなり、その結果、半導体装置の信頼性が低下することになる。
【０００６】
フッ素ドープシリコン酸化膜からのフッ素拡散を抑制するために、フッ素ドープシリコン酸化膜上にシリコンリッチシリコン酸化膜を備えた半導体装置の配線構造が開発され、特願平１０−３５１５２号明細書に開示されている。シリコンリッチシリコン酸化膜（以下、「ＳＲＯ膜」と称する。）は、通常のシリコン酸化膜よりもフッ素拡散定数が小さいため、フッ素拡散を抑制する役割を果す。ＳＲＯ膜がこのような役割を果たすのは、ＳＲＯ膜中に存在する未結合手を持つシリコン原子が拡散してきたフッ素をトラップするためと考えられている。
【０００７】
【発明が解決しようとする課題】
ＳＲＯ膜は微細加工に適していないため、フッ素ドープシリコン酸化膜上のＳＲＯ膜はできる限り薄く形成することが望まれる。ＳＲＯ膜を厚く形成した場合、ＳＲＯ膜にエッチング処理を施してバイアホールを形成することが困難となり、バイアホールの形状が劣化し、バイアホール内の配線電気抵抗が上昇する等の不都合が発生する。
【０００８】
本発明者は、フッ素ドープシリコン酸化膜上にＳＲＯ膜を形成した場合、そのＳＲＯ膜の厚さが成膜装置ごとに異なり、ＳＲＯ膜を再現性よく形成できないことを見出した。さらに、ＳＲＯ膜の厚さが基板表面内で不均一であることも見出した。ＳＲＯ膜を薄く形成したとき、膜厚の不均性によって厚さの薄い部分が生じ、その部分ではフッ素拡散を抑制する能力が著しく低下することになる。また、ＳＲＯ膜中のシリコン濃度にばらつきが生じて、部分的にシリコンリッチ組成とならない領域が発生し、その結果、フッ素拡散を抑制することができないおそれもある。フッ素拡散を抑制する能力にばらつきがあると、最終的には、信頼性のある半導体装置を安定して製造することが困難になる。
【０００９】
本発明は斯かる諸点に鑑みてなされたものであり、その主な目的は、均一な厚さのフッ素拡散を抑制する膜を再現性よく形成することができる半導体装置の製造方法を提供することにある。
【００１１】
本発明による半導体装置の他の製造方法は、プラズマ気相成長装置内に基板を設置する工程と、高密度プラズマを用いて前記基板上にフッ素ドープシリコン酸化膜を形成する工程と、前記プラズマ気相成長装置内に前記基板を設置したまま、フッ素拡散を抑制するフッ素拡散抑制膜を成長させるための材料ガスを前記プラズマ気相成長装置内に供給しながら、プラズマを用いてフッ素拡散抑制膜の成長を開始する工程と、前記材料ガスを供給したまま、前記プラズマの形成を停止することによって前記フッ素拡散抑制膜の成長を停止する工程とを包含し、前記フッ素拡散抑制膜はシリコンリッチシリコン酸化膜である。なお、本明細書において「シリコンリッチシリコン酸化膜」とは、ストイキオメトリー組成を持つＳｉＯ2中のＳｉ原子の数よりも多くのＳｉ原子を含むシリコン酸化膜を意味する。
【００１２】
本発明による半導体装置のまた別の製造方法は、プラズマ気相成長装置内に基板を設置する工程と、高密度プラズマを用いて前記基板上にフッ素ドープシリコン酸化膜を形成する工程と、前記プラズマ気相成長装置内に前記基板を設置したまま、フッ素拡散を抑制するフッ素拡散抑制膜を成長させるための材料ガスを前記プラズマ気相成長装置内に供給しながら、プラズマを用いてフッ素拡散抑制膜の成長を開始する工程と、前記材料ガスを供給したまま、前記プラズマの形成を停止することによって前記フッ素拡散抑制膜の成長を停止する工程と、を包含し、前記フッ素拡散抑制膜はシリコンリッチシリコン窒化膜である。
【００１３】
前記フッ素拡散抑制膜の厚さが０．０２〜０．１μｍの範囲内となるように前記フッ素拡散抑制膜を成長させることが好ましい。
【００１４】
なお、本明細書において、フッ素拡散を抑制するフッ素拡散抑制膜を「キャップ層」と称する。また、本明細書において「材料ガス」とは、プラズマ気相成長法（プラズマＣＶＤ法）に用いるガスのうち、膜成長に寄与する反応ガスのことをいい、例えば、シリコン酸化膜およびＳＲＯ膜を形成するときにはモノシラン（ＳｉＨ４）ガスが材料ガスとなり、フッ素ドープシリコン酸化膜を形成するときにはＳｉＨ４ガスおよび四フッ化珪素（ＳｉＦ４）ガスが材料ガスとなる。
【００１５】
また、本明細書において「高密度プラズマ」とは、ステージ（電極）にバイアスＲＦを印可することによって、バイアスＲＦの印加前よりバイアスＲＦの印加後のプラズマの電子密度を高くしたプラズマを意味する。
【００１７】
【発明の実施の形態】
本発明者は、様々な検討を重ねた結果、プラズマＣＶＤ装置内に材料ガスであるＳｉＨ４ガスを供給したままの状態でプラズマの形成を停止することによって均一な厚さのキャップ層を再現性よく形成できることを見いだした。以下、本発明による半導体装置の製造方法の実施形態を説明する。
（第１の実施形態）
まず、図１を参照しながら、本実施形態で形成する半導体装置の配線構造を説明する。
【００１８】
図１に示す配線構造は、半導体素子等が形成された半導体基板（不図示）の上に形成されている。より詳細には、半導体基板（不図示）の上に第１層間絶縁膜１が形成され、その上方には第２層間絶縁膜３が形成されている。第１層間絶縁膜１および第２層間絶縁膜３は、通常のシリコン酸化膜から構成されており、テトラエチルオルソシリケート（ＴＥＯＳ）を原料としてプラズマＣＶＤ法によって形成されている。
【００１９】
第１層間絶縁膜１の上には第１層配線４が形成されており、第２層間絶縁膜３の上には第２層配線５が形成されている。第１層配線４および第２層配線５は、Ｔｉ／ＴｉＮからなるバリアメタル４ａおよび５ａ上にＡｌ合金層４ｂおよび５ｂを形成させた構造を有している。
【００２０】
第１層間絶縁膜１と第２層間絶縁膜３との間には、ライナー層６、フッ素ドープシリコン酸化膜２およびキャップ層１０が形成されている。ライナー層６は、通常のシリコン酸化膜から構成されており、第１層配線４を覆うように第１層間絶縁膜１の上に形成されている。ライナー層６の上にはフッ素ドープシリコン酸化膜２が形成されている。フッ素ドープシリコン酸化膜２の上には、キャップ層１０として機能するＳＲＯ膜が形成されている。
【００２１】
なお、図１には、第１層配線と第２層配線とからなる２層配線構造を持つ半導体装置を示しているが、本発明による半導体装置の製造方法は、３層以上の多層構造を持った半導体装置の製造にも適用できる。
【００２２】
次に、図３（ａ）および（ｂ）を参照しながら、本実施形態の実施に用いられるプラズマ気相成長装置（プラズマＣＶＤ装置）を説明する。図３（ａ）および（ｂ）は、それぞれ、この装置の断面図および平面図である。
【００２３】
このプラズマＣＶＤ装置は、上部にセラミックドーム１０５を備え、下部にスロットルバルブ１０６およびターボポンプ１０７を備えている。セラミックドーム１０５の外側には、ソース高周波（ＲＦ）電力供給コイル１０３が巻かれている。セラミックドーム１０５内には静電チャック１０２が設けられており、静電チャック１０２を囲むようにガスノズル１０４が配置されている。ガスノズル１０４は、ＳｉＨ４ガスおよびアルゴン（Ａｒ）ガスを導入するためのガス導入口１０８と接続されている。
【００２４】
静電チャック１０２は、クーロン力によって基板を吸着する機能を備えたステージ（電極）である。静電チャック１０２に半導体基板１０１を設置した後、静電チャック１０２に電圧（以下、この電圧を「チャッキング電圧」と称する。）を印加すると、半導体基板１０１は静電チャック１０２とは反対の電荷に帯電する。この帯電によって半導体基板１０１と静電チャック１０２との間にクーロン力が働き、半導体基板１０１は静電チャック１０２に吸着する。
【００２５】
静電チャック１０２にはバイアスＲＦ電力を印加することができるため、静電チャックは下部電極としても機能する。また、静電チャック１０２は、ヘリウム（Ｈｅ）で半導体基板を冷却する機能を備えている。静電チャック１０２には凹部（不図示）が設けられており、この凹部にはＨｅを導入するための外部配管（不図示）が接続されている。凹部に導入されたＨｅを静電チャック１０２上面の開口（不図示）から半導体基板１０１の裏面に吹き付けることによって、半導体基板１０１を冷却することができる。この冷却機能によって静電チャック１０２にバイアスＲＦ電力を印加したときに生じる半導体基板１０１の温度上昇を抑えることができる。
【００２６】
ソースＲＦ電力（２ＭＨｚ）をコイル１０３にセラミックドーム１０５の外部から印加すると、セラミックドーム１０５内にプラズマを形成することができる。ソースＲＦ電力をコイル１０３に印加すると共に、静電チャック１０２にバイアスＲＦ電力（１３．５６Ｍｚ）を印加すると、セラミックドーム１０５内に高密度プラズマが形成される。また、静電チャック１０２にバイアスＲＦ電力を印加することによってスパッタエッチングを行うことができる。スパッタエッチングを行うことによって、第１層配線４の形状を反映して凹凸形状に形成されていくフッ素ドープシリコン酸化膜２のコーナー部を配線と配線との間に埋め込むことができる。
【００２７】
スロットルバルブ１０６およびターボポンプ１０７は、セラミックドーム１０５内のガスの圧力等の条件を制御する。ガスノズル１０４は、ガス導入口１０８から導入されたＳｉＨ４ガスおよびＡｒガスをセラミックドーム１０５内に分散して供給する。ＳｉＦ４ガスおよび酸素（Ｏ２）ガスは別のガス導入口から供給されるが、図３では省略している。
【００２８】
次に、図１および図３に加えて、図４から図６を参照しながら、本実施形態による半導体装置の製造方法を説明する。図４は本実施形態のプロセスフローである。図４に示すプロセスフローの各工程ごとの条件を下記表１に示す。
【００２９】
【表１】
0003618246.tif 000002
上記表１では、プラズマＣＶＤ装置のセラミックドーム１０５内にガスを供給している場合、プラズマを形成するためのＲＦ電力を印加している場合などを「○」印として表し、そうでないときを「×」印として表している。図５（ａ）から（ｇ）は、各工程の成膜状態を模式的に示している。図６は、各工程ごとのガス流量、プラズマの形成の有無、チャッキング電圧の有無、裏面Ｈｅ導入の有無を示している。
【００３０】
まず、図５（ａ）に示すように、公知の技術を用いて第１層間絶縁膜１上に第１配線４を形成した半導体基板１０１を用意する。次いで、半導体基板１０１をプラズマＣＶＤ装置内の静電チャック１０２上に設置する（基板設置工程Ｓ１）。
【００３１】
次に、図６（ａ）に示すように、ＡｒガスおよびＯ２ガスをガス導入口１０８に導入することによって、ガスノズル１０４を介してセラミックドーム１０５内にＡｒガスおよびＯ２ガスを供給する。その後、図６（ｂ）に示すように、ソースＲＦ電力供給コイル１０３にソースＲＦ電力（２ＭＨｚ）を印加してセラミックドーム１０５内にプラズマを形成する（プラズマ形成工程Ｓ２）。セラミックドーム１０５内に供給するＡｒガスの流量は例えば５０〜２００ｓｃｃｍ、好ましくは１１０ｓｃｃｍとし、Ｏ２ガスの流量は例えば３０〜２００ｓｃｃｍ、好ましくは３０ｓｃｃｍとする。また、セラミックドーム１０５内にプラズマを形成しているときは、セラミックドーム１０５内の圧力が例えば５ｍＴｏｒｒ〜３００ｍＴｏｒｒの範囲内になるようにする。
【００３２】
次に、図６（ｃ）に示すように、静電チャック１０２にチャッキング電圧を印加して、半導体基板１０１と静電チャック１０２とを吸着状態にする（基板吸着工程Ｓ３）。チャッキング電圧の印加は、セラミックドーム１０５内に材料ガスを供給するまでに行う。材料ガスを供給した後にチャッキング電圧を印加することは、半導体基板１０１と静電チャック１０２とが吸着状態になるまでの間に半導体基板１０１の裏面などで成膜が行われてしまうため好ましくない。
【００３３】
次に、図５（ａ）から（ｂ）に示すように、第１層配線４を覆うように第１層間絶縁膜１上にライナー層６を形成する（ライナー層形成工程Ｓ４）。図６（ａ）および（ｂ）に示すように、工程４はＡｒガスおよびＯ２ガスの供給を続けた状態でプラズマを形成させたままＳｉＨ４ガスをセラミックドーム１０５内に供給することによって行われる。ＳｉＨ４ガスの流量は例えば１０〜１００ｓｃｃｍ、好ましくは３６ｓｃｃｍとする。図６（ａ）に示すように、工程Ｓ４で用いるＡｒガスおよびＯ２ガスの流量は、工程Ｓ２およびＳ３で用いた流量と比較して増加させる。工程Ｓ４でのＡｒガスの流量は１２６ｓｃｃｍ、Ｏ２ガスの流量は１２６ｓｃｃｍとするのが好ましい。工程Ｓ４は、ライナー層６の厚さが例えば０．０１〜０．１μｍとなるまで行われる。
【００３４】
次に、図５（ｂ）から（ｃ）に示すように、ライナー層６を覆うように第１層間絶縁膜１の上にフッ素ドープシリコン酸化膜（ＳｉＯＦ膜）２を形成する（ＳｉＯＦ膜形成工程Ｓ５）。図６（ａ）および（ｂ）に示すように、コイル１０３にソースＲＦ電力を印加している状態で静電チャック１０２にバイアスＲＦ（１３．５６ＭＨｚ）を印加してセラミックドーム１０５内に高密度プラズマを形成させると共に、ＳｉＨ４ガス、ＡｒガスおよびＯ２ガスの供給を続けた状態でＳｉＦ４ガスをセラミックドーム内１０５に供給することによって工程Ｓ５を行う。
【００３５】
工程Ｓ５で高密度プラズマを用いるのは、膜質のよいフッ素ドープシリコン酸化膜を形成するためである。膜質のよいフッ素ドープシリコン酸化膜とは、フッ素を解離させにくく、水分を吸着しにくい膜のことをいう。セラミックドーム１０５内のプラズマの電子密度は使用する装置、条件等によって異なるが、バイアスＲＦ電力を印加する前のプラズマの電子密度は例えば１０１０〜１０１１ｃｍ−３程度であり、バイアスＲＦ電力を印加した後のプラズマ（高密度プラズマ）の電子密度は例えば１０１２〜１０１３ｃｍ−３程度である。
【００３６】
工程Ｓ５では静電チャック１０２にバイアスＲＦ電力を印加しているため、フッ素ドープシリコン酸化膜２を配線と配線との間に埋め込むことができる。バイアスＲＦ電力の印加による基板温度の上昇を抑制するために、図６（ｄ）に示すように静電チャック１０２の凹部にＨｅを導入する。半導体基板１０１の温度は、例えば４００〜５００℃の範囲内になるように制御される。
【００３７】
工程Ｓ５でのＳｉＦ４ガスの流量は、例えば１０〜５０ｓｃｃｍ、好ましくは２７．５ｓｃｃｍとする。図６（ａ）に示すように、工程Ｓ５でのＡｒガスおよびＯ２ガスの流量は工程Ｓ４で用いた流量と比較して減少させる。工程Ｓ５でのＡｒガスの流量を５５ｓｃｃｍ、Ｏ２ガスの流量を９２ｓｃｃｍとするのが好ましい。工程Ｓ５でのＳｉＨ４ガスの流量は、工程Ｓ４で用いた流量と比較して増加させる。工程Ｓ５でのＳｉＨ４ガスの流量は例えば２０〜１００ｓｃｃｍ、好ましくは５０ｓｃｃｍとする。
【００３８】
フッ素ドープシリコン酸化膜２の厚さが例えば０．３〜０．８μｍの範囲内になるまで工程Ｓ５を行う。フッ素ドープシリコン酸化膜中のフッ素濃度が０．５〜３．０原子％の範囲内になるようにフッ素ドープシリコン酸化膜２を形成するのが好ましい。
【００３９】
その後、図６（ｂ）に示すように、バイアスＲＦ電力の印加を停止することによってセラミックドーム１０５内を高密度プラズマが形成されている状態から通常のプラズマが形成されている状態すると共に、図６（ａ）に示すようにＳｉＦ４ガスの供給を停止し、それによってフッ素ドープシリコン酸化膜２の成長を停止させる。
【００４０】
図６（ｄ）に示すように、バイアスＲＦ電力の印加を停止する際に、静電チャック１０２の凹部へのＨｅの導入を停止する。このＨｅの導入を停止した後は、静電チャック１０２の凹部内のＨｅがセラミックドーム１０５内に漏れていくため、半導体基板１０１の裏面における圧力は次第に低下する。
【００４１】
次に、図５（ｃ）から（ｄ）に示すように、キャップ層１０としてＳＲＯ膜の成長を開始させる（キャップ層成長開始工程Ｓ６）。具体的には、フッ素ドープシリコン酸化膜２上にＳＲＯ膜が成長するように流量を制御したＳｉＨ４ガス、ＡｒガスおよびＯ２ガスをセラミックドーム１０５に供給する。工程６でのＳｉＨ４ガスの流量は、図６（ａ）に示すように、工程Ｓ５で用いた流量と比較して特に変化させない。工程６でのＳｉＨ４ガスの流量は例えば２０〜１００ｓｃｃｍ、好ましくは５０ｓｃｃｍとする。工程Ｓ６でのＡｒガスおよびＯ２ガスの流量は、工程Ｓ５で用いた流量と比較して増加させる。工程６でのＡｒガスの流量は１２６ｓｃｃｍ、Ｏ２ガスの流量は１２６ｓｃｃｍとするのが好ましい。
【００４２】
キャップ層として成長させるＳＲＯ膜は、好ましくは屈折率１．４８以上、さらに好ましくは屈折率１．４８〜１．６０となるように成長させる。なお、ストイキオメトリー組成を持つ通常のシリコン酸化膜（ＳｉＯ２）の屈折率は１．４６であり、ＳＲＯ膜中のシリコン（Ｓｉ）の数が多くなるほど屈折率は大きくなる。
【００４３】
次に、図５（ｄ）から（ｅ）に示すように、プラズマの形成を停止することによって、キャップ層１０の成長を停止する（キャップ層成長停止工程Ｓ７）。プラズマ形成の停止は、図６（ａ）および（ｂ）に示すように、材料ガスであるＳｉＨ４ガスをセラミックドーム１０５内に供給しながら、ソースＲＦ電力の印加を停止することによって行う。
【００４４】
プラズマの形成を停止した後は、ＳｉＨ４ガスをセラミックドーム１０５内に供給しても、キャップ層１０は成長しない。プラズマによってＳｉＨ４ガスが分解されないため、ＳｉＨ４ガスが半導体基板表面と反応しないからである。キャップ層１０の厚さは、例えば０．０２〜０．１μｍの範囲内になるように、好ましくは０．０６μｍ程度になるようにする。
【００４５】
次に、図５（ｅ）から（ｄ）に示すように、材料ガスであるＳｉＨ４ガスの供給を停止する（材料ガス停止工程Ｓ８）。ＳｉＨ４ガスの供給を停止した後も、ガス配管にはＳｉＨ４ガスが残留しているため、引き続きセラミックドーム１０５内にＳｉＨ４ガスが供給されることになる。しかし、工程Ｓ７において既にプラズマの形成を停止しているため、ガス配管に残留しているＳｉＨ４ガスによってキャップ層１０が成長することはない。
【００４６】
次に、図６（ａ）および（ｂ）に示すように、ＡｒガスおよびＯ２ガスを供給した状態でソースＲＦ電力をコイル１０３に印加し、セラミックドーム１０５内にプラズマを再び形成する（プラズマ再形成工程Ｓ９）。プラズマを再び形成する理由は、チャッキング電圧の印加を停止するだけでは、半導体基板１０１に蓄積された電荷を中和することができず、半導体基板１０１と静電チャック１０２との間の吸着状態を解除することができないからである。半導体基板１０１と静電チャック１０２との間の吸着状態を解除する理由は、後述するように、キャップ層１０を形成した後に半導体基板１０１を別の装置に移動させる必要があるからである。
【００４７】
次に、図６（ｄ）に示すように、半導体基板１０１の裏面に存在するＨｅを静電チャック１０２の凹部から除去する（裏面Ｈｅ除去工程Ｓ１０）。工程６を実行する前に静電チャック１０２の凹部へのＨｅの導入を停止したことによって、Ｈｅの圧力は次第に低下していくが、セラミックドーム１０５内の圧力にまでは低下しない。そのため、工程Ｓ１０において静電チャック１０２の凹部に存在するＨｅを強制的に除去することによって、半導体基板１０１の裏面とセラミックドーム１０５内との間の圧力を同じにする。
【００４８】
工程Ｓ１０は、チャッキング電圧の印加を停止する前までに行う必要がある。チャッキング電圧の印加を停止するまでにＨｅを除去しておかないと、セラミックドーム１０５内と半導体基板１０１の裏面との間の圧力差によって、半導体基板が静電チャック１０２から移動または離脱することになる。
【００４９】
次に、図６（ｂ）および（ｃ）に示すように、セラミックドーム１０５内にプラズマを形成させた状態でチャッキング電圧の印加を停止する（チャッキング電圧停止工程Ｓ１１）。この際、半導体基板１０１に蓄積されていた電荷がプラズマによって中和され、半導体基板１０１と静電チャック１０２との間の吸着状態が解除される。その後、図６（ｂ）に示すように、ソースＲＦ電力の印加を停止することによってセラミックドーム１０５内のプラズマの形成を停止する（プラズマ停止工程Ｓ１２）。
【００５０】
次に、図５（ｆ）から（ｇ）に示すように、キャップ層１０上に第２層間絶縁膜３および第２配線５を形成するために、静電チャック１０２上の半導体基板１０１をプラズマＣＶＤ装置から取り出して、別のプラズマＣＶＤ装置内に移動させる。別のプラズマＣＶＤ装置内に半導体基板１０１を移動させる理由は、別のプラズマＣＶＤ装置で第２層間絶縁膜３および第２配線５を形成する方が製造コストを低くすることができるからである。なお、ＳＲＯ膜からなるキャップ層１０は大気に曝すだけでは酸化されないため、半導体基板１０１を大気に曝してもキャップ層１０中のシリコンリッチ組成に変化は生じない。
【００５１】
その後、図５（ｇ）に示すように、別のプラズマＣＶＤ装置にて公知の技術を用いてキャップ層１０上に第２層間絶縁膜３を形成した後、第２層間絶縁膜３上に第２層配線５を形成する。
【００５２】
図７は、本実施形態における半導体装置の製造方法によって形成されたキャップ層がフッ素拡散を抑制する能力を示している。図７では、二次イオン質量分析法（ＳＩＭＳ）によって半導体基板の深さごとのフッ素濃度をキャップ層の有無で比較しており、キャップ層として厚さ０．０６μｍのＳＲＯ膜をフッ素ドープシリコン膜（ＳｉＯＦ膜）上に形成している。キャップ層を用いた場合、キャップ層を用いない場合と比較して上層に形成したＳｉＯ２（第２層間絶縁膜）中へのフッ素の拡散量が少ないことがわかる。
【００５３】
第１の実施形態では、フッ素ドープシリコン酸化膜上にキャップ層としてＳＲＯ膜を成長させたが、ＳＲＯ膜に代えてシリコンリッチシリコン窒化膜（以下、「ＳＲＮ膜」と称する。）をキャップ層として成長させてもよい。なお、本明細書において「ＳＲＮ膜」とは、ストイキオメトリ組成を持つシリコン窒化物（Ｓｉ３Ｎ４）中のＳｉ原子の数よりも多くのＳｉ原子を含むシリコン窒化膜を意味する。
【００５４】
キャップ層としてＳＲＮ膜を用いた場合でも、ＳＲＮ膜中に存在している未結合手を持つシリコン原子によってフッ素を捕捉し、フッ素拡散を抑制することができる。ＳＲＮ膜を成長させた場合には、ＳＲＯ膜よりもＳＲＮ膜の密度の方が大きく（Ｓｉ３Ｎ４：２．７ｇ／ｃｍ３、ＳｉＯ２：２．３ｇ／ｃｍ３）、膜が緻密であるため、ＳＲＯ膜よりもフッ素拡散を抑制することができる。キャップ層として成長させるＳＲＮ膜の屈折率は例えば２．０５以上、好ましくは２．０５〜２．１となるようにする。
【００５５】
なお、上記の実施形態において、第１層間絶縁膜が形成される被加工基板として半導体基板を使用しているが、他の基板（例えばガラス基板）を用いても良い。ガラス基板やその他の基板に薄膜トランジスタを形成した半導体装置も、今後、ますます集積化される可能性があり、そのような半導体装置の製造に本発明を適用することは非常に好ましい効果をもたらすと期待される。本明細書における「半導体装置」は半導体基板を不可欠の要素として有するものに限定されない。
【００５６】
また、本発明による第１の実施形態の製造方法は、均一な厚さのキャップ層を再現性よく形成する場合に用いられるだけでなく、プラズマＣＶＤ法を用いて均一な厚さの薄膜を再現性よく形成する場合にまで適用できる。すなわち、高密度プラズマを用いる等の理由から静電チャックに基板を吸着させて薄膜を形成する場合、薄膜を成長させるための材料ガスの供給をしたまま、プラズマの形成を停止すれば、均一な厚さの薄膜を再現性よく形成できる。高密度プラズマを用いて形成される膜としては、例えば、フッ素ドープシリコン酸化膜の他、フッ素が添加されていない通常のシリコン酸化膜がある。
（比較例）
材料ガスの供給を停止することによってキャップ層の成長を停止する点が第１の実施形態による半導体装置の製造方法と異なる比較例について説明する。比較例の製造方法も、第１の実施形態の製造方法と同様に、図３の装置を用いて図１に示す配線構造を製造するために使用する。以下においては、第１の実施形態と異なる工程を主に説明し、他の工程の説明は省略する。なお、比較例の製造方法は、第１の実施形態と異なり、工程途中でプラズマの形成を停止しないため、プラズマの再形成を必要としない。
【００５７】
まず、図８を参照しながら比較例による半導体装置の製造方法のプロセスフローを説明する。比較例のプロセスフローは下記表２に示す条件に従って実行される。
【００５８】
【表２】
0003618246.tif 000003
表２では、表１と同様に、セラミックドーム１０５内にガスを供給している場合、プラズマを形成するためのＲＦ電力をコイル１０３に印加している場合などを「○」印として表し、そうでないときを「×」印として表している。
【００５９】
工程Ｓ１０１で、基板１０１を静電チャック１０２に設置する。
【００６０】
工程Ｓ１０２で、セラミックドーム１０５内にプラズマを形成させる。
【００６１】
工程Ｓ１０３で、静電チャック１０２にチャッキング電圧を印加して、半導体基板１０１と静電チャック１０２とを吸着状態にする。
【００６２】
工程Ｓ１０４で、ライナー層６を形成する。
【００６３】
工程Ｓ１０５で、フッ素ドープシリコン酸化膜（ＳｉＯＦ）２を形成する。
【００６４】
工程Ｓ１０６で、キャップ層１０の成長を開始する。
【００６５】
工程Ｓ１０７で、材料ガス（ＳｉＨ４）の供給を停止することによって、キャップ層１０の成長を停止させる。
【００６６】
工程Ｓ１０８で、静電チャック１０２の凹部に存在するＨｅを除去する。
【００６７】
工程Ｓ１０９で、チャッキング電圧の印加を停止する。
【００６８】
工程Ｓ１１０で、セラミックドーム１０５内のプラズマの形成を停止する。
【００６９】
比較例の製造方法では、工程Ｓ１０７で材料ガスの供給を停止した後に工程Ｓ１１０でプラズマの形成を停止する順番を採用している。その理由は、第１の実施形態の製造方法のように一度プラズマの形成を停止すると静電チャック１０２から半導体基板１０１を取り外すためにプラズマを再形成させなければならず（図４の工程Ｓ９）、成膜処理の時間が長くなり、スループットが低下するからである。
【００７０】
本発明者は、スループットの高さを優先させた比較例の製造方法では、均一な厚さのキャップ層を再現性よく形成できないということを見いだした。その原因は、ガス配管に残留する材料ガス（ＳｉＨ４ガス）によってキャップ層１０の上に膜が追加して形成されるからである。図９および図１０を参照しながら、その詳細を説明する。
【００７１】
図９（ａ）から（ｄ）は、工程Ｓ１０５からＳ１０６における成膜状態を模式的に示している。まず、図９（ａ）から（ｂ）に示すように、セラミックドーム１０５内に材料ガスであるＳｉＨ４ガスを供給しながら、フッ素ドープシリコン酸化膜２上にキャップ層１０を成長させる。
【００７２】
次いで、図９（ｂ）から（ｃ）に示すように、キャップ層１０の成長を停止させる目的で、ガス導入口１０８に導入するＳｉＨ４ガスの供給を停止する。しかし、ＳｉＨ４ガスの供給を停止した後も、ガス配管にはＳｉＨ４ガスが残留している。このガス配管に残留したＳｉＨ４ガス２０は、ＳｉＨ４ガスの供給を停止した後も引き続きセラミックドーム１０５内に拡散することになる。
【００７３】
ＳｉＨ４ガスの供給を停止した時点では、セラミックドーム１０５内にプラズマが形成されているため、図９（ｃ）に示すように、ガス配管に残留していたＳｉＨ４ガス２０はプラズマで分解されて、半導体基板１０１の表面であるキャップ層１０と反応する。その結果、図９（ｄ）に示すように、ＳＲＯ膜２１が追加して形成されるため、比較例の製造方法では均一なキャップ層を再現性よく形成させることができない。
【００７４】
また、比較例の製造方法では、使用するプラズマＣＶＤ装置に基づく問題も発生する。図１０（ａ）から（ｃ）を参照しながらこの問題を説明する。図１０（ａ）は、半導体基板１０１の左下付近に材料ガス（ＳｉＨ４ガス）のガス導入口１０８を備えたプラズマＣＶＤ装置を模式的に示している。この装置ではガス導入口１０８が半導体基板１０１に対して非対称の位置に１カ所だけ設けられているため、工程Ｓ１０６で材料ガスの供給を停止すると、時間の経過とともにセラミックドーム１０５内でＳｉＨ４ガスの分圧に偏りが生じることになる。図１０（ａ）に示すように、半導体基板１０１の左下部（Ｉ）（ガス導入口付近）では右上部（ＩＩ）よりもＳｉＨ４の分圧が時間の経過と共に早く低くなる。
【００７５】
このようにＳｉＨ４の分圧に偏りが生じるために、図１０（ｂ）および（ｃ）に示すように左下部（Ｉ）よりも右上部（ＩＩ）の方がキャップ層１０の厚さが厚く形成されてしまう。そのため、比較例の製造方法では均一な厚さのキャップ層１０を形成することが困難になる。このＳｉＨ４ガスの分圧に偏りが生じる問題は、１つのプラズマＣＶＤ装置においてガス配管の長さが異なるときにも発生するおそれがある。
【００７６】
量産時に複数のプラズマＣＶＤ装置を用いる場合には、工程Ｓ１０６で材料ガスの供給を停止した際、各装置間でＳｉＨ４ガスの分圧に差異が生じるおそれがある。具体的には、各装置に接続されている材料ガスのガス配管の長さが異なるとき、真空ポンプの排気配管の長さや配管抵抗が異なるために各装置の排気能力に違いが生じているとき、または各装置内のガス排気能力に変動を生じたときなどが挙げられる。このようなときに比較例の製造方法では形成されるキャップ層の膜厚が各装置ごとに異なるという問題が生じ得る。
【００７７】
第１の実施形態による半導体装置の製造方法では、プラズマの形成を停止した後にＳｉＨ４ガスがセラミックドーム１０５内に供給されてもキャップ層１０は成長しない。そのため、プラズマの形成を停止した後に、基板表面内でＳｉＨ４の分圧に偏りが生じても、キャップ層の厚さに変化が生じることはない。
【００７８】
また、第１の実施形態の製造方法では、複数のプラズマＣＶＤ装置における真空ポンプの排気能力等が各装置ごとに異なる場合でも、キャップ層を成長させている時にはマスフローコントローラまたは圧力計でガス量が制御されているため各装置間のＳｉＨ４の分圧の差異という問題は生じない。プラズマの形成を停止した後に各装置内の排気能力の違いによって各装置間にＳｉＨ４ガスの分圧の差異が生じても、キャップ層の膜厚に影響を及ぼすことはない。そのため、第１の実施形態の製造方法では、比較例の製造方法の場合のような問題が生じない。
【００７９】
【発明の効果】
本発明の半導体装置の製造方法によれば、均一な厚さのフッ素拡散抑制膜を再現性よく形成することができる。フッ素ドープシリコン酸化膜の上方に配線がある場合には、フッ素ドープシリコン酸化膜からのフッ素拡散をフッ素拡散抑制膜によって抑制することができるため、配線に含まれるＴｉバリヤメタル等と層間絶縁膜との間の密着性の劣化を再現性よく防止することが可能となる。その結果、半導体装置の信頼性を向上させることができる。
【００８０】
フッ素拡散抑制膜の厚さが０．０２〜０．１μｍの範囲内となるようにフッ素拡散抑制膜の成長させた場合、フッ素拡散抑制膜によってフッ素ドープシリコン酸化膜からのフッ素拡散を抑制できるとともに、バイアホールの形状を劣化させずにバイアホールを形成することができる。フッ素拡散抑制膜としてＳＲＯ膜を成長させた場合には、ＳＲＯ膜中に存在している未結合手を持つシリコン原子でフッ素を捕捉し、フッ素拡散を抑制することができる。また、フッ素拡散抑制膜としてＳＲＮ膜を成長させた場合には、ＳＲＯ膜よりもＳＲＮ膜の密度の方が大きいため、ＳＲＯ膜よりもフッ素拡散を抑制することができる。
【００８１】
本発明の薄膜形成方法によれば、均一な厚さの薄膜を再現性よく形成することができる。
【図面の簡単な説明】
【図１】フッ素ドープシリコン酸化膜上にキャップ層（ＳＲＯ膜）を備えた半導体装置の配線構造を説明するための断面図である。
【図２】フッ素ドープシリコン酸化膜を備えた従来の半導体装置の配線構造を説明するための断面図である。
【図３】（ａ）プラズマＣＶＤ装置の断面図である。（ｂ）プラズマＣＶＤ装置の平面図である。
【図４】第１の実施形態による半導体の製造方法を説明するためのプロセスフローである。
【図５】（ａ）から（ｇ）は、第１の実施形態による半導体装置の製造方法における主な工程の成膜状態を説明するための図である。
【図６】（ａ）セラミックドーム内に供給されるガス流量の変化を説明するための図である。（ｂ）プラズマ形成の有無を説明するための図である。（ｃ）チャッキング電圧の有無を説明するための図である。（ｄ）半導体基板の裏面に導入されたＨｅの圧力を説明するための図である。
【図７】層間絶縁膜の深さとフッ素濃度との関係をキャップ層（ＳＲＯ膜）の有無で比較した図である。
【図８】比較例による半導体装置の製造方法を説明するためのプロセスフローである。
【図９】（ａ）から（ｄ）は、比較例による半導体装置の製造方法を説明するための図である。
【図１０】（ａ）から（ｃ）は、キャップ層（ＳＲＯ膜）の厚さが不均一となることを説明するための図である。
【符号の説明】
１  第１層間絶縁膜
２  フッ素ドープシリコン酸化膜（ＳｉＯＦ）
３  第２層間絶縁膜
４    第１層配線
４ａ  第１層配線（ＴｉＮ／Ｔｉ）
４ｂ    第１層配線（ＴｉＮ／Ａｌ）
５    第２層配線
５ａ  第２層配線（ＴｉＮ／Ｔｉ）
５ｂ    第２層配線（ＴｉＮ／Ａｌ）
６    ライナー層（シリコン酸化膜）
１０  キャップ層（ＳＲＯ膜）
１１  第１層間絶縁膜
１２  フッ素ドープシリコン酸化膜
１３  第２層間絶縁膜
１４  第１層配線
１５  第２層配線
１４ａ、１５ａ  ＴｉＮ／Ｔｉ層
１４ｂ、１５ｂ  Ａｌ合金層
２０  残留ＳｉＨ４ガス
２１  追加形成された膜
１０１  半導体基板
１０２  静電チャック
１０３  ソースＲＦコイル
１０４  ガスノズル
１０５  セラミックドーム
１０６  スロットルバルブ
１０７  ターボポンプ
１０８  ガス導入口（ＳｉＨ４、Ａｒ）
【図１】
0003618246.tif 000004
【図２】
0003618246.tif 000005
【図３】
0003618246.tif 000006
【図４】
0003618246.tif 000007
【図５】
0003618246.tif 000008
【図６】
0003618246.tif 000009
【図７】
0003618246.tif 000010
【図８】
0003618246.tif 000011
【図９】
0003618246.tif 000012
【図１０】
0003618246.tif 000013