(57)【特許請求の範囲】
【請求項１】
コンデンサと、このコンデンサに充電電流を流す充電電流源と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、
前記コンデンサと前記遅延出力回路との間に挿入されたヒステリシス抵抗と、
このヒステリシス抵抗を介して前記コンデンサに充電電流を流すサブ充電電流源と、
前記遅延出力回路の出力の反転を検出した時、前記サブ充電電流源を動作させる充電電流切替手段と、
を具備することを特徴とする遅延回路。
【請求項２】
コンデンサと、このコンデンサに放電電流を流す放電電流源と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、
前記コンデンサと前記遅延出力回路との間に挿入されたヒステリシス抵抗と、
このヒステリシス抵抗を介して前記コンデンサに放電電流を流すサブ放電電流源と、
前記遅延出力回路の出力の反転を検出したとき、前記サブ放電電流源を動作させる放電電流切替手段と、
を具備することを特徴とする遅延回路。
【請求項３】
コンデンサと、このコンデンサに充電電流を流す充電抵抗と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、
前記コンデンサと前記遅延出力回路との間に挿入されたヒステリシス抵抗と、
このヒステリシス抵抗を介して前記コンデンサに充電電流を流すサブ充電用抵抗回路と、
前記遅延出力回路の出力の反転を検出したとき、前記サブ充電用抵抗回路を動作させる充電電流切替手段と、
を具備することを特徴とする遅延回路。
【請求項４】
コンデンサと、このコンデンサに放電電流を流す放電抵抗と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、
前記コンデンサと前記遅延出力回路との間に挿入されたヒステリシス抵抗と、
このヒステリシス抵抗を介して前記コンデンサに放電電流を流すサブ放電用抵抗回路と、
前記遅延出力回路の出力の反転を検出したとき、前記サブ放電用抵抗回路を動作させる放電電流切替手段と、
を具備することを特徴とする遅延回路。
【請求項５】
コンデンサと、このコンデンサに充電電流を流す充電電流源と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、
前記コンデンサに充電電流を流すサブ充電電流源と、
前記コンデンサの電圧が規定値を超えたことを検出したとき、前記サブ充電電流源を動作させる充電電流制御手段と、
を具備することを特徴とする遅延回路。
【請求項６】
コンデンサと、このコンデンサに放電電流を流す放電電流源と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、
前記コンデンサに放電電流を流すサブ放電電流源と、
前記コンデンサの電圧が規定値以下になったことを検出したとき、前記サブ放電電流源を動作させる放電電流制御手段と、
を具備することを特徴とする遅延回路。
【請求項７】
前記サブ充電電流源の充電電流を徐々に増加させる充電電流制御手段を具備する請求項５に記載の遅延回路。
【請求項８】
前記サブ放電電流源の放電電流を徐々に増加させる放電電流制御手段を具備する請求項６に記載の遅延回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンデンサに充放電電流を流し、コンデンサ電圧に応じて遅延信号を出力する遅延回路に関する。
【０００２】
【従来の技術】
タイマ等に使用されるアナログ方式の遅延回路は、コンデンサの充放電特性によって遅延時間（タイマ時間）が決まる。
図１は充放電回路を用いた一般的な遅延回路で、図２はそのタイミングチャートである。図２において、（Ａ）は正常時を表し、（Ｂ）は外来ノイズ発生時を表す。
【０００３】
図１の遅延回路の遅延時間は、Ｔｄ＝Ｃ１×Ｖｒ１／Ｉ１となる（Ｃ１はコンデンサ容量、Ｖｒ１は基準電圧、Ｉ１は定電流）。したがって、遅延時間を長くするためには、コンデンサＣ１の容量を大きくするか、定電流Ｉ１を小さくする必要がある。
例えば、Ｖｒ１＝３Ｖ，Ｃ１＝１μＦとしてＴｄ＝１秒のディレーをつけるためには、Ｉ１＝Ｃ１×Ｖｒ１／Ｔｄ＝１μ×３／１＝３μＡにする必要がある。このように、定電流Ｉ１を数μＡ以下と極端に小さくすると、図２（Ｂ）に示すように、電磁波ノイズ等の外来ノイズによりコンデンサ電圧Ｖｃが変動し、コンパレータＣＭＰ１の出力電圧Ｖｏｕｔが誤動作する場合があった。
【０００４】
定電流Ｉ１を小さくせずに遅延時間Ｔｄを長くするには、コンデンサＣ１の値を大きくする必要がある。しかしながら、システムの小型化・コストダウンを図るにはコンデンサＣ１は小容量に抑える必要がある。
これらの点を考慮すると、遅延時間Ｔｄ中の充電電流Ｉ１のみを小さくして、遅延時間Ｔｄを長くすれば良い。遅延時間Ｔｄが経過し、コンパレータ出力電圧Ｖｏｕｔが反転した後は、充電電流Ｉ１が大きくなっても遅延時間Ｔｄは変わらなく、コンパレータ出力電圧Ｖｏｕｔが反転した時に、充電電流を増加させれば、対ノイズ耐性を高くすることができる（例、特開平１０−２６１９４１号公報、特開平１０−２０９８２６号公報）。
【０００５】
【発明が解決しようとする課題】
本発明は、上記の、遅延時間Ｔｄ中の充電電流Ｉ１のみを小さくして、遅延時間Ｔｄを長くする回路を改良するものである。
本発明は、外部ノイズに強い遅延回路にヒステリシスを持たせることを目的とするものである。
【０００６】
本発明は、外部ノイズに強い遅延回路において、コンデンサ電圧の検出手段を改良することを目的とするものである。
本発明は、外部ノイズに強い遅延回路において、充電時及び放電時の両方で遅延信号をえられるようにすることを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたものである。
本発明の第１の態様は、コンデンサと、このコンデンサに充電電流を流す充電電流源と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、前記コンデンサと前記遅延出力回路との間に挿入されたヒステリシス抵抗と、このヒステリシス抵抗を介して前記コンデンサに充電電流を流すサブ充電電流源と、前記遅延出力回路の出力の反転を検出した時、前記サブ充電電流源を動作させる充電電流切替手段とを設ける。
【０００８】
本発明の第１の態様によれば、コンデンサは、遅延信号が検出されるまでは、充電電流源により微小な電流値で充電できる。遅延時間が経過して遅延信号が検出されると、サブ充電電流源が動作して、コンデンサは、充電電流源とサブ充電電流源から大きな充電電流により充電される。これにより、コンデンサ電圧は、急激に上昇し、外来ノイズによる影響を受けにくくなる。
【０００９】
コンデンサの放電時、遅延出力回路は、コンデンサ電圧にヒステリシス抵抗の電圧降下を加えた電圧を検出して出力を反転することになる。したがって、第１の態様によれば、充電時にはコンデンサ電圧を検出して遅延信号が出力され、放電時にはコンデンサ電圧＋システム抵抗の電圧降下を検出して遅延信号が出力されて、ヒステリシス特性が得られる。
【００１０】
なお、この第１の態様は、サブ充電電流源の代わりに、抵抗回路を使用することができる。また、充電時のみでなく、放電時にも本発明の第１の態様を適用することが可能である。
本発明の第２の態様は、コンデンサと、このコンデンサに充電電流を流す充電電流源と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、前記コンデンサに充電電流を流すサブ充電電流源と、前記コンデンサの電圧が規定値を超えたことを検出したとき、前記サブ充電電流源を動作させる充電電流制御手段とを設ける。
【００１１】
本発明の第２の態様によれば、出力を反転するための基準電圧と、サブ充電電流源を動作させる規定値とを異なる値に設定することができる。なお、この第２の態様は、サブ充電電流源の代わりに、抵抗回路を使用することができる。また、充電時のみでなく、放電時にも適用することが可能である。さらに、第１の態様と同様に、ヒステリシス抵抗を設けることもできる。
【００１２】
本発明の第３の態様は、コンデンサと、このコンデンサに充放電電流を流す充放電回路と、前記コンデンサに充電電流を流すサブ充電電流源と、前記コンデンサに放電電流を流すサブ放電電流源と、前記コンデンサの電圧を検出して出力を反転する遅延出力回路とからなる遅延回路において、前記コンデンサの電圧の立上り時に前記遅延出力回路の出力の反転を検出した時、前記サブ充電電流源を動作させ、前記コンデンサの電圧の立下り時に前記遅延出力回路の出力の反転を検出した時、前記サブ放電電流源を動作させる充放電電流切替手段とを設ける。
【００１３】
本発明の第３の態様によれば、充電時及び放電時の両方において遅延時間を得ることができ、遅延時間経過後は、大きな充放電電流により充放電されて、外来ノイズによる影響を少なくすることができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について、図を用いて説明する。
（実施形態１）
図３は本発明の実施形態１の原理図で、図４はその具体例で、図５はタイミングチャートである。
【００１５】
図３において、コンデンサＣ１と直列に定電流回路からなる充電電流源Ｉ１が接続される。コンデンサＣ１の端子電圧Ｖｃは、ＮＰＮトランジスタＮ１により、接地又は開放される。端子電圧Ｖｃは、ヒステリシス抵抗Ｒ３を介してコンパレータＣＭＰ１（遅延出力回路）の＋端子に入力される。−端子には、基準電圧Ｖｒ１が入力される。サブ充電電流源Ｉ２が、ヒステリシス抵抗Ｒ３を介してコンデンサＣ１に接続される。サブ充電電源Ｉ２は、スイッチＳＷ１により常時はオフとされている。
【００１６】
スイッチＳＷ１、サブ充電電流源Ｉ２、ヒステリシス抵抗Ｒ３は、充放電電流切替回路１を形成する。充電電流切替回路１は、コンデンサ端子電圧Ｖｃが基準電圧Ｖｒ１を超え、コンパレータＣＭＰ１が出力を反転すると、スイッチＳＷ１をオンする。
図４は、図３の回路の具体例である。図４と図３の対応関係及び図４の回路構成は、図から明らかなものであるので、ここでの説明は省略する。
【００１７】
入力信号ＶｉｎがＨの状態では、トランジスタＮ１がオンであり、コンデンサ端子電圧ＶｃはＬとなる。したがって、コンパレータＣＭＰ１の出力ＶｏｕｔはＬであり、スイッチＳＷ１はオフで、サブ充電電流源Ｉ１は停止している。
入力電圧ＶｉｎがＨ→Ｌになると、トランジスタＮ１がオフし、充電電流源Ｉ１によりコンデンサＣ１が充電され、端子電圧Ｖｃが上昇する。遅延時間Ｔｄが経過して、端子電圧Ｖｃが基準電圧ＶＲ１まで上昇する（Ｖｃ＝ＶＲ１）と、コンパレータＣＭＰ１の出力ＶｏｕｔがＬ→Ｈと反転する。これにより、遅延信号が出力される。
【００１８】
出力Ｖｏｕｔの反転により、スイッチＳＷ１がオンしてサブ充電電流源Ｉ２が動作し、コンデンサＣ１が急速に充電される。これにより、コンデンサ端子電圧Ｖｃが急激に上昇するので、この状態で外来ノイズがあっても、出力Ｖｏｕｔが乱れることはなくなる。
ＶｉｎがＬ→Ｈになると、トランジスタＮ１がオンし、コンデンサＣ１から放電電流が流れて、端子電圧Ｖｃが減少する。この場合、ヒステリシス抵抗Ｒ３に電圧降下（ＶＲ１×Ｉ２）が発生しているので、コンデンサ端子電圧Ｖｃに電圧降下を加えた値が基準電圧ＶＲ１以下になると、コンパレータＣＭＰ１の出力がＨ→Ｌと反転する。これにより、遅延信号の出力が停止される。
【００１９】
以上説明したように、遅延時間Ｔｄの経過中は、微小電流でコンデンサＣ１を充電していても、経過後は、コンデンサＣ１は大電流で充電されるので、外来ノイズがあっても、それにより、出力Ｖｏｕｔが乱れることがない。さらに、充電時には、コンデンサ端子電圧Ｖｃが基準電圧ＶＲ１を超えると遅延信号が出力され、放電時には、端子電圧ＶｃがＶＲ１−Ｒ３×Ｉ２以下となると遅延信号がオフとなる。したがった、ヒステリシス抵抗Ｒ３を追加するだけの簡単な構成でヒステリシス特性を持つ遅延回路を得ることができる。
【００２０】
（実施形態２）
本例は、上記の実施形態１において、コンデンサ放電時に遅延信号を得るようにしたものである。
図６は本発明の実施形態２の原理図で、図７はその具体例で、図８はタイミングチャートである。
【００２１】
図６において、コンデンサＣ１と並列に定電流源Ｉ１が接続され、直列にＰＮＰトランジスタＰ１が接続される。また、充電電流切替回路２は、接地側に接続される。これらの点を除いては、上記の実施形態１とほぼ同様であるので、重複する説明は省略する。
また、図７は、図６の回路の具体例であり、図７と図６の対応関係及び図７の回路構成は、図から明らかなものであるので、ここでの説明は省略する。
【００２２】
入力電圧ＶｉｎがＬの状態では、トランジスタＰ１がオンであり、コンデンサ端子電圧ＶｃはＨとなる。したがって、コンパレータＣＭＰ１の出力ＶｏｕｔはＬであり、スイッチＳＷ２はオフで、サブ充電電流源Ｉ３は停止している。
入力電圧ＶｉｎがＬ→Ｈになると、トランジスタＰ１がオフして、コンデンサＣ１は、放電電流源Ｉ１による放電電流で放電し、端子電圧Ｖｃが低下する。遅延時間Ｔｄが経過して、端子電圧Ｖｃが基準電圧ＶＲ１まで低下する（Ｖｃ＝ＶＲ１）と、コンパレータＣＭＰ１の出力ＶｏｕｔがＬ→Ｈと反転する。これにより、遅延信号が出力される。
【００２３】
出力Ｖｏｕｔの反転により、スイッチＳＷ１がオンしてサブ放電電流源Ｉ３が動作し、コンデンサＣ１が急速に放電される。これにより、コンデンサ端子電圧Ｖｃが急激に下降するので、この状態で外来ノイズがあっても、遅延信号が乱れることはなくなる。
ＶｉｎがＨ→Ｌになると、トランジスタＰ１がオフし、コンデンサＣ１に充電電流が流れて、端子電圧Ｖｃが上昇する。この場合、ヒステリシス抵抗Ｒ３に電圧降下（Ｒ３×Ｉ３）が発生しているので、コンデンサ端子電圧Ｖｃに電圧降下を加えた値が基準電圧Ｖｒ１以下になると、コンパレータＣＭＰ１の出力がＨ→Ｌと反転する。これにより、遅延信号の出力が停止される。
【００２４】
本例によれば、コンデンサＣ１の放電時に遅延信号を得ることができ、その作用・効果も上記の実施形態１と同様のものが得られる。
（実施形態３）
上記の実施形態１では、充電電流源Ｉ１、サブ充電電流源Ｉ２に、定電流源を使用している。定電流源の代わりに抵抗回路を使用することができる。
【００２５】
図９は本例の原理図で、図１０、図１１はその具体例である。
図９に示す回路は、上記の図２の回路の充電電流源Ｉ１を抵抗Ｒ１を含む抵抗回路に置き換え、サブ充電電流源Ｉ２を抵抗Ｒ２を含む抵抗回路に置き換えたものである。それ以外については、図２とほぼ同様であるので、重複する説明は省略する。
【００２６】
図１０、図１１は図９の具体例である。図１０は、バイポーラ回路での具体例、図１１は、ＣＭＯＳ回路での具体例である。
なお、充電電流源Ｉ１のみを抵抗Ｒ１に置き換え、又は、サブ充電電流源Ｉ１のみを抵抗Ｒ２に置き換えることもできる。
本例によれば、充電電流源Ｉ１、サブ充電電流源Ｉ２を抵抗で構成することにすることにより、回路を簡素化できる。
【００２７】
（実施形態４）
本例は、上記の実施形態３において、コンデンサ放電時に遅延信号を得るようにしたものである。また、上記の実施形態２の電流源Ｉ１，Ｉ３を抵抗Ｒ１，Ｒ４を含む抵抗回路に置き換えたものでもある。
図１２は本例の原理図で、図１３、図１４はその具体例である。
【００２８】
図１２に示す回路は、上記の実施形態２（図６）の回路の充電電流源Ｉ１を抵抗Ｒ１を含む抵抗回路に置き換え、サブ充電電流源Ｉ３を抵抗Ｒ３を含む抵抗回路に置き換えたものである。それ以外については、図６とほぼ同様であるので、重複する説明は省略する。
なお、充電電流源Ｉ１のみを抵抗Ｒ１を含む抵抗回路に置き換え、又は、サブ充電電流源Ｉ３のみを抵抗Ｒ３を含む抵抗回路に置き換えることもできる。
【００２９】
図１３、図１４は図１２の具体例である。図１３はバイポーラ回路での具体例、図１４はＣＭＯＳ回路での具体例である。
（実施形態５）
上記の実施形態１では、コンパレータＣＭＰ１の出力Ｖｏｕｔが反転したとき、充電電流切替回路１のスイッチＳＷ１を切替えて、サブ充電電流源Ｉ１を動作させている。これに対し、コンデンサＣ１の電圧Ｖｃが規定値以上になったことを検出して、サブ充電電流源Ｉ１を動作させることができる。
【００３０】
図１５は本例の原理図で、図１６はそのタイミングチャートで、図１７、図１８は図１５の具体例である。
図１５に示す回路は、コンデンサ端子電圧Ｖｃを、第２のコンパレータＣＭＰ２により、第２の基準電圧Ｖｒ２と比較し、端子電圧Ｖｃが基準電圧Ｖｒ２まで上昇する（Ｖｃ＝Ｖｒ２）と、コンパレータＣＭＰ２の出力がＬ→Ｈと反転する。これにより、充電電流制御回路５のスイッチＳＷ１がオンし、サブ充電電流源Ｉ２が動作する。第２の基準電圧Ｖｒ２は第１の基準電圧Ｖｒ１と同じか若しくはそれより高く設定する。
【００３１】
なお、本例では、実施形態１（図３）におけるヒステリシス抵抗Ｒ３が省略されているが、ヒステリシス抵抗Ｒ３を設けることもできる。
以上の点を除くと、実施形態１（図３、図５）と同様であるので、重複する説明は省略する。なお、サブ充電電流源Ｉ１，Ｉ２の代わりに抵抗Ｒ１，Ｒ２を用いてもよい。
【００３２】
図１７は図１５の第１の具体例である。
その動作を説明すると、入力電圧ＶｉｎがＬになって、コンデンサ端子電圧Ｖｃが上昇し、基準電圧ＶＲ１になると、コンパレータＣＭＰ１が反転してその出力ＶｏｕｔがＨになる。さらに端子電圧Ｖｃが上昇し、Ｖｒ１＋ＶＢＥ（トランジスタＰ１）になるとトランジスタＰ１に電流が流れ、トランジスタＮ２がオンする。
【００３３】
この時、トランジスタＮ２及びトランジスタＰ２には、抵抗Ｒ２で決まる電流Ｉ＝（ＶＣＣ−ＶＢＥ（Ｐ２）−ＶＣＥ（ｓａｔ））／Ｒ２が流れ、カレントミラーＰ２，Ｐ３を介してサブ充電電流Ｉ２が流れる。カレントミラーＰ２，Ｐ３のミラー比を１：ｎとすると、Ｉ２＝ｎ×（ＶＣＣ−ＶＢＥ（Ｐ２）−ＶＣＥ（ｓａｔ））／Ｒ２となる。
【００３４】
図１８は、実施形態５の第２の具体例である。
サブ充電電流源Ｉ２の代わりに抵抗Ｒ２を設け、コンデンサ端子電圧ＶｃがＶＲ１＋ＶＢＥ（Ｐ１）になり、トランジスタＰ１に電流が流れ、トランジスタＮ２がオンする。すると、トランジスタＰ２がオンし抵抗Ｒ２に電流が流れる。
（実施形態６）
本例は、上記の実施形態５において、コンデンサ放電時に遅延信号を得るようにしたものである。また、上記の実施形態２において、コンデンサの電圧Ｖｃが規定値以下になったことを検出して、サブ充電電流源を動作させたものでもある。
【００３５】
実施形態６の原理図を図１９に、実施例を図２０に示す。
図示の遅延回路の構成及び動作は、今までの説明から明らかであるので、重複する説明は省略する。
（実施形態７）
本例は、充電電流制御回路７がＶ／Ｉ変換機能を持ち、サブ充電電流Ｉ２が徐々に増加するようにしたものである。
【００３６】
図２１は、実施形態７の第１の具体例である。
以下、動作を説明する。コンデンサ端子電圧ＶｃがＶｒ１＋ＶＢＥ（Ｐ１）まで上昇すると、抵抗Ｒ４を介してトランジスタＰ１に電流が流れ始め、カレントミラーＮ２，Ｎ３及びＰ２，Ｐ３を介してサブ充電電流Ｉ２が流れる。
サブ充電電流Ｉ２は、カレントミラーＮ２，Ｎ３のミラー比をｍ：１、カレントミラーＰ２，Ｐ３のミラー比を１：ｎとすると、Ｉ２＝ｍ×ｎ×（Ｖｃ−ＶＲ１−ＶＢＥ（Ｐ１））／Ｒ３となり、端子電圧Ｖｃ電圧が上昇するにつれて徐々に増加する。
【００３７】
図２２は、実施形態７の第２の具体例である。
本例では、アンプＡＭＰ１を用いて、コンデンサ端子電圧ＶｃがコンパレータＣＭＰ１のしきい値である基準電圧Ｖｒ１まで上昇するとサブ充電電流源Ｉ２が動作し、Ｉ２＝ｍ×ｎ×（Ｖｃ−Ｖｒ１）／Ｒ４となる。
なお、アンプＡＭＰ１の入力は、図１５のように基準電圧Ｖｒ１より高い規定値Ｖｒ２に接続してもよい。
【００３８】
本例では、端子電圧Ｖｃに応じて充電電流が徐々に増加するようにしたため、充電電流が急激に切替ることによるノイズ発生による悪影響を防止することができる。
（実施形態８）
本例は、上記の実施形態７に対して、コンデンサ放電時に遅延信号を得るようにしたものである。
【００３９】
本例の具体例を図２３に示す。
図示の遅延回路の構成及び動作は、今までの説明から明らかであるので、重複する説明は省略する。
（実施形態９）
本例は、コンデンサの充放電特性によって立上り時にも立下り時にもディレーをつける遅延回路で、立上り時遅延出力が反転したときにサブ充電回路を動作させて急速充電し、立上り時遅延出力が反転したときにサブ放電回路を動作させて急速放電するような充放電電流切替回路を設ける。
【００４０】
図２４は実施形態９の原理図で、図２５はその具体例であり、図２６はタイミングチャートである。
入力電圧Ｖｉｎが、インバータＩＮＶ１、抵抗Ｒ１を介してコンデンサＣ１に入力される。充放電電流切替回路９は、充電電流源Ｉ２と放電電流源Ｉ３の両方を具備する。充電電流源Ｉ２はナンド回路ＮＡＮＤにより、放電電流源Ｉ３はノア回路ＮＯＲにより、コンパレータＣＭＰ１の出力Ｖｏｕｔが反転すると、動作をする。
【００４１】
図２４、図２５の遅延回路の動作について説明する。
入力電圧ＶｉｎがＨで停止している状態では、インバータＩＮＶ１の出力がＬなので、ナンド回路ＮＡＮＤ１の出力はＨになっており、トランジスタＰ１はオフしている。よって、コンパレータＣＭＰ１の出力ＶｏｕｔはＬとなり、ノア回路ＮＯＲ１の入力は両方Ｌなので出力はＨとなり、トランジスタＮ１はオンしている。すなわち、抵抗Ｒ４の値を小さく（若しくはゼロ）にしておけばコンパレータＣＭＰ１の入力は低インピーダンスでＬ側に固定されるため、外来ノイズの影響を受け難い。
【００４２】
入力電圧ＶｉｎがＨ→Ｌに切替ると、ノア回路ＮＯＲ１の出力がＬになりトランジスタＮ１はオフする。トランジスタＰ１，Ｎ１共にオフなので、コンデンサＣ１は抵抗Ｒ１のみで充電され、端子電圧ＶｃはＲ１×Ｃ１の時定数で上昇する。
端子電圧ＶｃがコンパレータＣＭＰ１の基準電圧Ｖｒ１まで上昇すると、コンパレータＣＭＰ１の出力ＶｏｕｔがＨになる。すると、ナンド回路ＮＡＮＤ１の入力が両方Ｈになるため、ナンド回路ＮＡＮＤ１出力はＬになりトランジスタＰ１がオンする。トランジスタＰ１がオンするとコンデンサＣ１は急速に充電され、端子電圧Ｖｃは急激に上昇し、コンパレータＣＭＰ１の入力は低インピーダンスでＨ側に固定される。
【００４３】
入力電圧ＶｉｎがＬ→Ｈに切替ると、ナンド回路ＮＡＮＤ１の出力がＨになりトランジスタＰ１がオフする。トランジスタＰ１，Ｎ１共にオフなので、コンデンサＣ１は抵抗Ｒ１のみで放電され、端子電圧ＶｃはＲ１×Ｃ１の時定数で低下する。端子電圧ＶｃがコンパレータＣＭＰ１の基準電圧Ｖｒ１まで低下すると、コンパレータＣＭＰ１の出力がＬになる。
【００４４】
以上のとおり、本例によれば、入力電圧Ｖｉｎの立ち上がり時・立ち下がり時共にディレーをつけることができ、入力信号ＶｉｎがＬ又はＨで停止している状態では、コンパレータＣＭＰ１の入力を低インピーダンスにし、外来ノイズの影響を受けにくくすることができる。
（実施形態１０）
上記の実施形態９では、コンパレータＣＭＰ１の出力Ｖｏｕｔの反転により、充放電電流切替回路９のスイッチＳＷ１，ＳＷ２を切替えて、サブ充電電流源Ｉ２、サブ放電電流源Ｉ３を動作させている。これに対し、充放電電流制御回路１０により、コンデンサの電圧Ｖｃが規定値以上になったことを検出して、各電流源Ｉ２，Ｉ３を動作させることができる。
【００４５】
図２７は、実施形態１０の原理図で、図２８がその具体例である。
図示の回路では、コンデンサ端子電圧Ｖｃを、第２のコンパレータＣＭＰ２により、第２の基準電圧Ｖｒ２と比較し、コンパレータＣＭＰ２の出力をナンド回路ＮＡＮＤ１の入力とする。コンデンサ端子電圧Ｖｃを、第３のコンパレータＣＭＰ３により、第３の基準電圧Ｖｒ３と比較し、コンパレータＣＭＰ３の出力をノア回路ＮＯＲ１の入力とする。第２、第３の基準電圧Ｖｒ２、Ｖｒ３は第１の基準電圧Ｖｒ１と、Ｖｒ３≦Ｖｒ１≦Ｖｒ２の関係に設定する。
【００４６】
なお、図では充放電を抵抗Ｒ１により行うように記載しているが、Ｒ１の代わりに定電流源による充放電回路を用いてもよい。
図示の遅延回路の動作を説明する。
入力電圧ＶｉｎがＨで停止している状態では、トランジスタＮ３がオンしているので、トランジスタＮ４，Ｐ４はオフ状態。インバータＩＮＶ１の出力はＬになっており、トランジスタＮ１は抵抗Ｒ１を介して電流が流れた状態になっている。トランジスタＰ１はオフしているのでトランジスタＰ２，Ｎ２はオンしており低抵抗Ｒ２によりコンパレータＣＭＰ１の入力は低インピーダンスでＬ側に固定される。
【００４７】
入力電圧ＶｉｎがＨ→Ｌに切替ると、トランジスタＰ１がオンしトランジスタＰ２，Ｎ２はオフするので、コンデンサＣ１は抵抗Ｒ１のみで充電され、端子電圧ＶｃはＲ１×Ｃ１の時定数で上昇する。端子電圧ＶｃがコンパレータＣＭＰ１の基準電圧Ｖｒ１まで上昇すると、コンパレータＣＭＰ１の出力ＶｏｕｔがＨになる。さらに端子電圧Ｖｃが上昇し、ＶＲ１＋ＶＢＥ（Ｐ２）まで上昇するとトランジスタＰ３に電流が流れ始め、トランジスタＮ４，Ｐ４がオンし抵抗Ｒ２で決まる電流が流れ、コンパレータＣＭＰ１の入力は低インピーダンスでＨ側に固定される。
【００４８】
入力電圧ＶｉｎがＬ→Ｈに切替ると、トランジスタＮ３がオンし、トランジスタＮ４，Ｐ４はオフするので、コンデンサＣ１は抵抗Ｒ１のみで放電され、端子電圧ＶｃはＲ１×Ｃ１の時定数で低下する。端子電圧ＶｃがコンパレータＣＭＰ１の基準電圧Ｖｒ１まで上昇すると、コンパレータＣＭＰ１の出力ＶｏｕｔがＨになる。
【００４９】
（実施形態１１）
本例は、実施形態１０を改良し、充放電電流制御回路１１がＶ／Ｉ変換機能を持ちコンデンサの充放電特性によって立上り時にも立下り時にも、サブ充電電流源Ｉ２、サブ放電電流源Ｉ３が徐々に増加するようにしたものである。
図２９は、実施形態１１の原理図で、図３０がその実施例である。
【００５０】
以下、動作を説明する。入力電圧ＶｉｎがＨで停止している状態では、トランジスタＮ３がオンしているので、トランジスタＮ４ａ，Ｎ４ｂ，Ｐ４ａ，Ｐ４ｂはオフ状態である。
インバータＩＮＶ１の出力はＬになっており、トランジスタＮ１は、Ｒ３を介して電流が流れた状態になっている。トランジスタＰ１はオフしているのでトランジスタＰ２ａ，Ｐ２ｂ、Ｎ２ａ，Ｎ２ｂは動作しており、コンデンサ端子電圧Ｖｃ≒０ｖになるのでトランジスタＮ２ａに流れるサブ放電電流Ｉ３は、
Ｉ３＝ｍ×ｍ×（ＶＲ１−ＶＢＥ（Ｎ１）−Ｖｃ）／Ｒ３
≒ｍ×ｎ×（ＶＲ１−ＶＢＥ（Ｎ１））／Ｒ３の電流が流れ、コンパレータＣＭＰ１の入力は低インピーダンスでＬ側に固定され、その出力ＶｏｕｔはＬになっている。
【００５１】
入力電圧ＶｉｎがＨ→Ｌに切替ると、トランジスタＰ１がオンし、トランジスタＰ２ａ，Ｐ２ｂ，Ｎ２ａ，Ｎ２ｂはオフするので、コンデンサＣ１は抵抗Ｒ１のみで充電され、端子電圧Ｖｃは抵抗Ｒ１×Ｃ１の時定数で上昇する。端子電圧ＶｃがコンパレータＣＭＰ１の基準電圧Ｖｒ１まで上昇すると、コンパレータＣＭＰ１の出力ＶｏｕｔがＨになる。さらに端子電圧Ｖｃが上昇し、Ｖｒ１＋ＶＢＥ（Ｐ３）まで上昇すると、トランジスタＰ３に電流が流れ始め、トランジスタＮ４ａ，Ｎ４ｂ，Ｐ４ａ，Ｐ４ｂが動作し、Ｐ４ａに流れるサブ充電電流Ｉ２は、
Ｉ２＝ｍ×ｎ×（Ｖｃ−Ｖｒ１−ＶＢＥ（Ｐ３））／Ｒ２となり、端子電圧Ｖｃが上昇するにつれ徐々に増加する。Ｖｃ≒ＶＣＣまで上昇すると、
Ｉ２＝ｍ×ｎ×（ＶＣＣ−Ｖｒ１−ＶＢＥ（Ｐ３））／Ｒ２となりコンパレータＣＭＰ１の入力は低インピーダンスでＨ側に固定される。
【００５２】
入力電圧ＶｉｎがＬ→Ｈに切替ると、トランジスタＮ３がオンし、トランジスタＮ４ａ，Ｎ４ｂ，Ｐ４ａ，Ｐ４ｂはオフするので、コンデンサＣ１は抵抗Ｒ１のみで放電され、端子電圧ＶｃはＲ１×Ｃ１の時定数で低下する。端子電圧ＶｃがコンパレータＣＭＰ１の基準電圧Ｖｒ１まで上昇すると、コンパレータＣＭＰ１の出力ＶｏｕｔがＨになる。
【００５３】
【発明の効果】
本発明によれば、外部ノイズに強い遅延回路にヒステリシスを持たせることができる。
また、本発明によれば、外部ノイズに強い遅延回路において、コンデンサ電圧の検出手段を改良することができる。
【００５４】
さらに、本発明によれば、外部ノイズに強い遅延回路において、充電時及び放電時の両方で遅延信号を得ることができる。
【図面の簡単な説明】
【図１】一般的な遅延回路を示す図である。
【図２】図１の遅延回路のタイミングチャートである。
【図３】本発明の実施形態１の遅延回路を示す図である。
【図４】図３の遅延回路の具体例を示す図である。
【図５】図３，４の遅延回路のタイミングチャートである。
【図６】本発明の実施形態２の遅延回路を示す図である。
【図７】図６の遅延回路の具体例を示す図である。
【図８】図６、７の遅延回路のタイミングチャートである。
【図９】本発明の実施形態３の遅延回路を示す図である。
【図１０】図９の遅延回路の具体例を示す図（その１）である。
【図１１】図９の遅延回路の具体例を示す図（その２）である。
【図１２】本発明の実施形態４の遅延回路を示す図である。
【図１３】図１２の遅延回路の具体例を示す図（その１）である。
【図１４】図１２の遅延回路の具体例を示す図（その２）である。
【図１５】本発明の実施形態５の遅延回路を示す図である。
【図１６】図１５の遅延回路のタイミングチャートである。
【図１７】図１５の遅延回路の具体例を示す図（その１）である。
【図１８】図１５の遅延回路の具体例を示す図（その２）である。
【図１９】本発明の実施形態６の遅延回路を示す図である。
【図２０】図１９の遅延回路の具体例を示す図である。
【図２１】本発明の実施形態７の遅延回路の具体例を示す図（その１）である。
【図２２】本発明の実施形態７の遅延回路の具体例を示す図（その２）である。
【図２３】本発明の実施形態８の遅延回路の具体例を示す図である。
【図２４】本発明の実施形態９の遅延回路を示す図である。
【図２５】図２４の遅延回路の具体例を示す図である。
【図２６】図２４、図２５の遅延回路のタイミングチャートである。
【図２７】本発明の実施形態１０の遅延回路を示す図である。
【図２８】図２７の遅延回路の具体例を示す図である。
【図２９】本発明の実施形態１１の遅延回路を示す図である。
【図３０】図２９の遅延回路の具体例を示す図である。
【符号の説明】
１、３…充電電流切替回路
２、４…放電電流切替回路
５、７…充電電流制御回路
６、８…放電電流制御回路
９…充放電電流切替回路
１０、１１…充放電電流制御回路
ＡＭＰ…アンプ
Ｃ１…コンデンサ
ＣＭＰ１、ＣＭＰ２、ＣＭＰ３…コンパレータ
Ｉ１…定電流源
Ｉ２…サブ充電電流源
Ｉ３…サブ放電電流源
Ｐｎ…ＰＮＰトランジスタ
Ｎｎ…ＮＰＮトランジスタ
Ｒ１、Ｒ２、Ｒ４、Ｒ５…抵抗
Ｒ３…ヒステリシス抵抗
Ｔｄ…ディレー時間
Ｖｃ…コンデンサ端子電圧
Ｖｉｎ…入力信号
Ｖｏｕｔ…コンパレータ出力電圧
Ｖｒ１、Ｖｒ２、Ｖｒ３…基準電圧
【図１】
0003683188.tif 000002
【図２】
0003683188.tif 000003
【図３】
0003683188.tif 000004
【図４】
0003683188.tif 000005
【図５】
0003683188.tif 000006
【図６】
0003683188.tif 000007
【図７】
0003683188.tif 000008
【図８】
0003683188.tif 000009
【図９】
0003683188.tif 000010
【図１０】
0003683188.tif 000011
【図１１】
0003683188.tif 000012
【図１２】
0003683188.tif 000013
【図１３】
0003683188.tif 000014
【図１４】
0003683188.tif 000015
【図１５】
0003683188.tif 000016
【図１６】
0003683188.tif 000017
【図１７】
0003683188.tif 000018
【図１８】
0003683188.tif 000019
【図１９】
0003683188.tif 000020
【図２０】
0003683188.tif 000021
【図２１】
0003683188.tif 000022
【図２２】
0003683188.tif 000023
【図２３】
0003683188.tif 000024
【図２４】
0003683188.tif 000025
【図２５】
0003683188.tif 000026
【図２６】
0003683188.tif 000027
【図２７】
0003683188.tif 000028
【図２８】
0003683188.tif 000029
【図２９】
0003683188.tif 000030
【図３０】
0003683188.tif 000031