(57)【特許請求の範囲】
【請求項１】
ビデオ信号処理システムのエンコーダ装置において、
ビデオデータを表すシンボルのビットストリームを供給し、前記シンボルは複数のビットを表す手段と、
前記シンボルのビットストリームに応答し、前記シンボルを用いて、QAM変調された搬送波を生成する手段であって、前記シンボルは、直交するI,Q軸により定義されるプレーン上のグリッド状コンステレーションの予め定めた位置の個々のポイントに割り当てられる手段と
を含み、
前記コンステレーションは、第１および第２パーティションに分割され、（ａ）前記第１パーティションの１つのポイントに、距離が最も近いポイントが前記第２パーティションに属し、（ｂ）前記第２パーティションの１つのポイントに、距離が最も近いポイントが前記第１パーティションに属するように配置され、
一意のバイナリ値を有するｎビットセグメントは、前記コンステレーションの各ポイントに割り当てられ、
前記ｎビットセグメントは、（１）コンステレーション・ポイントの４つの円対称な集合を識別するための位相ビットと、（２）前記円対称な集合内のコンステレーション・ポイントを識別するための不変ビットとを備え、
前記第１および第２パーティションは、前記第１パーティションに属する全ｎビットセグメントの最下位の位相ビットであってあるバイナリ値を有する最下位の位相ビットと、前記第２パーティションに属する全ｎビットセグメントの最下位の位相ビットであって前記あるバイナリ値と異なるバイナリ値を有する最下位の位相ビットとにより、互いに識別可能である
ことを特徴とするエンコーダ装置。
【請求項２】
請求の範囲第１項において、前記ｎビットセグメントは、それぞれ、２つの位相ビットとｎ−２個の不変ビットを備えたことを特徴とするエンコーダ装置。
【請求項３】
請求の範囲第２項において、ｎは少なくとも４の値を有する整数であることを特徴とするエンコーダ装置。
【請求項４】
QAMとエンコーダとを含むビデオ信号トランスミッタ装置において、
前記QAMは、同相（Ｉ），直交（Ｑ）プレーン上の2n-1＋１と2nの間の個数のポイントの円対称のコンステレーションから、前記エンコーダにより、ｎセグメントコードに従って選択されている特定のポイントに応答して、任意の特定ポイントを取り出し、ｎは少なくとも４の値を有する整数であり、前記エンコーダは、一意のバイナリ値を有するｎビットセグメントを、前記コンステレーションの個々のポイントに割り当て、前記ｎビットセグメントは、（１）２n-3＋１と2n-2の間の個数のコンステレーションポイントの円対称な４つの集合を、２つの位相ビットにより定義された４つのバイナリ値のうちの異なる値に従って識別するための２つの位相ビットと、（２）円対称のコンステレーションポイントを、ｎ−２個の不変ビットにより定義されたバイナリ値のうち異なる値に従って識別するためのｎ−２個の不変ビットとを備え、
前記エンコーダのビットは、前記コンステレーションを、第１および第２パーティションに分割し、前記第１パーティションの任意のコンステレーションポイントに、I,Qプレーン上で、距離が最も近いコンステレーションポイントが前記第２パーティションに属し、一方、前記第２パーティションの任意のコンステレーションポイントに、I,Qプレーン上で、距離が最も近いコンステレーションポイントが前記第１パーティションに属するように配置され、
前記第１および第２パーティションは、前記第１パーティションに属する全ｎビットセグメントの最下位の位相ビットであってあるバイナリ値を有する最下位の位相ビットと、前記第２パーティションに属する全ｎビットセグメントの最下位の位相ビットであって前記あるバイナリ値と異なるバイナリ値を有する最下位の位相ビットとにより、互いに識別可能である
ことを特徴とするビデオ信号トランスミッタ装置。
【請求項５】
請求の範囲第４項において、
ｎは値が５であり、
前記コンステレーションは、−３と＋３の間のＩ値と、−３と＋３の間のＱ値の配列により定義された６×６方形グリッドに配置されたI,Qプレーン上に32個のポイントを備え、コンステレーションポイントは、方形グリッドの隅のI,Q値、すなわち、＋3,＋3;＋３−3;−3,−3;−3,＋３は占有せず、前記第１パーティションは、16個のコンステレーション・ポイントを備え、前記第２パーティションも、16個のコンステレーション・ポイントを備えたことを特徴とするビデオ信号トランスミッタ装置。
【請求項６】
請求の範囲第５項において、前記エンコーダのビット配置は、前記第１または第２パーティションのいずれかに属する全５ビットセグメントおよび第２パーティションのいずれかに属する５ビットセグメントが、前記方形グリッドの斜線上にあり、前記斜線は個々の第２パーティション斜線とインタリーブされていることを特徴とするビデオ信号トランスミッタ装置。
【請求項７】
請求の範囲第６項において、
前記エンコーダは、該エンコーダに供給される情報ビットのデータストリームを、前記情報ビットの連続する９ビットパケットに分割し、各９ビットパケットは単一の最下位位相ビットを備え、
前記エンコーダは、該エンコーダに供給された連続する９ビットパケットに応答して、その供給された９ビットパケットを、２つの割り当てられた５ビットセグメントであって、供給された９ビットパケットの全９ビットの個々のバイナリ値に従って、前記２つの割り当てられた５ビットセグメントにより定義された特定のコンステレーションを選択する５ビットセグメントにマッピングし、
前記ビット配置は、前記第１パーティションの割り当てられた５ビットセグメントの最下位ビットが、あるバイナリ値を有し、前記第２パーティションの割り当てられた全５ビットセグメントの最下位ビットが、前記あるバイナリ値と異なるバイナリ値を有し、
２つの選択されたコンステレーション・ポイントは、前記単一の最下位位相ビットのバイナリ値により決定された前記第１および第２パーティションのいずれかに属する
ことを特徴とするビデオ信号トランスミッタ装置。
【請求項８】
請求の範囲第７項において、前記エンコーダは、情報ビットの前記供給された９ビットパケットを、前記２つの割り当てられた５ビットセグメントにそれぞれマッピングするのに、差動符号化を採用したことを特徴とするビデオ信号トランスミッタ装置。
【請求項９】
請求の範囲第７項において、前記連続する９ビットパケットの各連続する対の各供給された９ビットパケットの単一の最下位位相ビットの個々のバイナリ値は互いに異なることを特徴とするビデオ信号トランスミッタ装置。
【請求項１０】
請求の範囲第９項において、前記エンコーダは、前記情報ビットの前記連続する９ビットパケットの各連続する対の各供給された９ビットパケットを、その供給された９ビットパケットの前記２つの割り当てられた５ビットセグメントにそれぞれマッピングするのに、差動符号化を採用したことを特徴とするビデオ信号トランスミッタ装置。
【発明の詳細な説明】
技術分野
本発明は、QAM（quadrature amplitude modulation）方式の変調器に供給される情報データビットのストリームを符号化するエンコーダに関する。特に、本発明は、高精細度テレビジョンシ（HDTV;high−definition televion）ステムで用いることができるエンコーダとそのエンコーダに関連するデコーダに関する。
背景技術
標準NTSCアナログフォーマットとHDTVデジタルフォーマットを共に採用した、6MHzチャネル帯域幅テレビジョン信号のサイマルキャスト・ブロードキャストが提案されている。HDTVフォーマットは、（１）NTSCの6MHzチャネルに適合させるため、テレビジョンデータをデータ圧縮し、（２）HDTVフォーマット信号と同一のチャネル上に同時にブロードキャストされているNTSCフォーマット信号との干渉を最小にするために、HDTVフォーマットを選択する必要がある。米国特許出願07/650,329号（出願日:1991年２月４日、出願人：本出願人と同一人）には、サイマルキャスト・ブロードキャスト用に設計されたHDTV送信機と受信機システムであって、QAMを採用し、しかも、上記（１），（２）の要件をともに満足するHDTV送信機と受信機システムが開示されている。
米国特許出願07/650,329号には、デジタルQAMチャネル信号が送信機でアナログ信号に変換され、ついで、受信機に向けて無線で伝送される。受信機では、受信されたアナログ信号をデジタル信号に変換する。伝送ファクタ、例えば、ノイズがあるので、エラーが生じ、生じたエラーのため、受信QAM信号は必ずしも送信QAM信号と一致しない。
本発明の開示
本発明は、伝送エラーを検出し、ほとんどの場合、受信機で訂正することにより、エラーに対する耐性を向上させるために、QAM信号を符号化する装置に関する。この符号化技法は、HDTVシステムで用いるのが効果的である。
本発明に係る符号化技法であって、エラーに対する耐性を有する符号化技法により、2n-1＋１と2nの間の個数のポイントの円対称（rotationally symmetrical）のコンステレーションが、I,Q直交軸により定義されたプレーン上に供給される。ただし、ｎは少なくとも４である整数である。このコンステレーションは、I,Qプレーン上で、第１パーティションの任意のコンステレーション・ポイントに最も近接しているコンステレーション・ポイントが第２パーティションに属し、第２パーティションの任意のコンステレーション・ポイントに最も近接しているコンステレーション・ポイントが第１パーティションに属するように、第１パーティションと第２パーティションとに分割される。
特に、本発明は、QAM方式変調器と、そのQAM方式変調器に対するエンコーダとを含むデジタル手段を備えたビデオ信号送信機のエンコーダのための符号化技法に関する。QAM方式変調器は、I,Qプレーン上の2n-1＋１個と2n個の間の個数のポイントの所定の円対象コンステレーションから、任意のポイントを、ｎセグメントコードに従ってエンコーダにより選択される特定のポイントに応答して取り出す。ただし、ｎは少なくとも４の整数である。エンコーダは、一意のバイナリ値を有するｎビットセグメントを、コンステレーションの個々のポイントに割り当てる。この場合、ｎビットのセグメントは、（１）２つの位相ビットにより定義された４つのバイナリ値のうちの異なる値に従って、I,Qプレーンの４つの象限にそれぞれ配置された、2n-3＋１と2n-2の間の個数の点対称な４つの集合をそれぞれ識別するための２つの位相ビットと、（２）円対称な集合のコンステレーション・ポイントを、ｎ−２個の不変なビットにより定義されたバイナリ値の異なる値に従って識別するためのｎ−２個の不変なビットであって、コンステレーションの回転に対して不感（insensitivity）なｎ−２個の不変ビットとを備えている。
本発明に係る符号化技法によるビット割り当ては、次のようになっている。すなわち、コンステレーション・ポイントは、I,Qプレーン上で、第１パーティションの任意のコンステレーション・ポイントに最も近接したコンステレーション・ポイントが第２パーティションに属し、I,Qプレーン上で、第２パーティションの任意のコンステレーション・ポイントに最も近接したコンステレーション・ポイントが第１パーティションに属するように、第１パーティションと第２パーティションに分割される。第１および第２パーティションは、あるバイナリ値を有する第１パーティションに属しているｎビットセグメントの最下位位相ビットにより互いに識別可能であり、ｎビットセグメントは前記あるバイナリビットと逆のバイナリ値を有する第２パーティションに属する。
QAM受信機のデコーダは、受信機により連続して受信された、I,Qプレーン上の第１および第２コンステレーション・ポイントのいずれかが、第１パーティションか、あるいは、第２パーティションかを、所定のプログラムに従って、判定するデジタル手段を含む。
【図面の簡単な説明】
第１図はHDTVの6MHzチャネル帯域幅のスペクトラムを示す図である。
第２図はHDTVにより採用されたQAM送信機のブロック図である。
第３図はHDTVにより採用されたQAM受信機のブロック図である。
第4a図は第２図に示すQAM送信機のエンコーダにより採用された16ポイントコンステレーションのビット配置を示す図である。
第4b図は、第２図に示すQAM送信機のエンコーダに供給された情報データビットのストリームを、４ビットのパケットに連続的に分割し、連続的に送信される第4a図に示す16ポイントコンステレーションの特定のポイントを選択することを説明するための説明図である。
第5a図および第5b図は、第２図に示すQAM送信機の修正されたエンコーダにより採用された32ポイントQAMコンステレーション・ビットを、本発明に係る符号化原理に従って、16個のコンステレーション・ポイントの第１および第２パーティションにそれぞれ配置する方法を説明するための説明図である。
第5c図は第２図に示すQAM送信機の修正されたエンコーダに供給された情報データビットのストリームを、連続して、９ビットのパケットに分割する方法であって、本発明に係る符号化原理に従って連続的に伝送される、第5a図および第5b図に示す32ポイントコンステレーションの連続するポイント対を選択する方法を説明するための説明図である。
発明を実施するための最良の形態
第１図を説明する。第１図は、アウトオブバンド（out−of−band）基準周波数に対するTVチャネルの6MHz帯域幅スペクトラムを示す。この6MHz帯域幅スペクトラムは既に述べた米国特許出願第07/650,329号に開示されているHDTVシステムで採用されている。6MHz帯域幅スペクトラムは、比較的高振幅に抑圧された狭帯域QAMコンポーネントを備えている。狭帯域QAMコンポーネントはその中心周波数が基準周波数から0.96MHzの位置にあり、低周波ビデオと、オーディオと、同期情報（すなわち、高優先度情報）を搬送するのに用いられている。比較的低振幅に抑圧された広帯域QAMコンポーネントは、その中心周波数が基準周波数から3.84MHzの位置にあり、高周波ビデオ（すなわち、低優先度情報）を搬送するのに用いられる。詳細な説明は後程行うが、連続する４ビットパケットの3.84Mbps（megabits per second）のデータストリームを用いて、第１のＩ（同相成分）プレーン、Ｑ（直交成分）プレーン上の予め定めた16個のポイントのコンステレーションから１つを選択し、狭帯域のQAMコンポーネントにより利用する。同様にして、連続する４ビットパケットの15.36Mbpsデータストリームを用いて、第２のＩプレーン、Ｑプレーン上の予め定めた16個のポイントのコンステレーションから１つを選択し、高帯域QAMコンポーネントにより利用する。
第２図は上述した米国特許第07/650,329号に開示されたHDTVシステムにより採用された送信機のブロック図である。第２図は第１図に示す振幅対周波数スペクトラムを有するtwin QAM信号を展開するための送信装置を示す。高優先度および低優先度HDTVデータは、ソース10および30から、標準のNTSCチャネルの6MHz帯域幅とコンパチブルな時間抑圧デジタル信号として供給される。この目的のため、ソース10および30はデジタルデータ抑圧および符号装置を含む。このデジタルデータ抑圧および符号装置は、例えば、Huffman符号化と、ランレングス符号化と、量子化と、離散コサイン変換回路網を含む。
ソース10からの出力信号はエンコーダ12に供給される。このエンコーダ12は、ソース10から受信された連続ビットストリーム信号に対してビットマッピング装置として動作する。エンコーダ12はソース10からの信号を連続する４ビット（シンボル）パケットに分割する。１つの16値、すなわち、４ビットパケットは、各象限に割り当てられた領域を占める16ビットの値を有する４つのルックアップテーブルを用いて、４象限信号コンステレーションにマッピングされる。第４図は、直交する虚軸（Ｉ）および実軸（Ｑ）を有する４象限グリッドに対して、16ビットQAM信号コンステレーションのビット配置を示す。このようにマッピングされたビットセグメントは、エンコーダ12のＩおよＱ出力端子に現れる（例えば、最初の２ビットはＩ出力端子に現れ、次の２ビットはＱ出力端子に現れる）。次の値、すなわち、４ビットパケットも同様にしてマッピングされる。受信された信号コンステレーションの位相回転に対して、受信機を不感（insensitive）にするため、送信機では差動符号化が用いられる。この差動符号化により、４つのビットセグメントに対してそれぞれ最初の２ビットが位相ビットになる。位相ビットは、特定の４ビットセグメントが配置されているコンステレーション象限を選択するためのものである。４つのビットセグメントに対してそれぞれ最後の２ビットが不変ビットである。不変ビットは４つの象限に対してそれぞれ同一である。不変ビットを用いて、位相ビットにより選択された象限内の特定のビットが選択される。エンコーダ32は低優先度データソース30から受信された信号に対して同様に動作する。
エンコーダ12および32からの出力信号は、慣用のQAM変調器14および34にそれぞれ供給される。変調器14からの狭帯域QAM出力信号は、デジタル−アナログ変換器によりアナログ信号に変換され、ついで、加算合成器18の一方の入力端子に、1.5MHz水平ローパスフィルタ16を介して供給される。ローパスフィルタ16は不要な高周波成分を除去する。不要な高周波成分には、ローパスフィルタ16より前に位置する狭帯域パスのデジタル処理回路とデジタル−アナログ変換回路により生成された高周波成分を含む。変調器34からの高帯域QAM出力信号は、デジタル−アナログ変換器35によりアナログ信号に変換され、ついで、6.0MHz水平ローパスフィルタ36と、減衰器38とを介して、加算合成器18の他方の入力端子に供給される。減衰器38は広帯域QAMコンポーネントの振幅をスケーリングし、第１図に示すように、その振幅が高優先度の狭帯域QAMコンポーネントの振幅より6dB下がるようにする。コンポジットtwin QAM信号は乗算器（ミキサー）20で基準信号REFと乗算され、基準信号REFの両側波帯を生成し、上および下twin QAM側波帯が変調器20の出力端子に現れる。6MHzTVチャネル・バンドパスフィルタ22は、下側波帯を通過させないが、上側波帯（第１図）を通過させ、アンテナ25を含む装置を介して伝送する。
QAM変調器14は同一の平方根（square  root）自乗・コサイン（raised cosine）、FIR（finite impulse response）デジタルフィルタ41および42を含む。デジタルフィルタ41および42はエンコーダ12からＩおよびＱ信号をそれぞれ受信する。フィルタ14は適正な同相パスに位置され、Ｉ相フィルタと表記される。一方、フィルタ42は適正な直交相パスに位置され、Ｑ相フィルタと表記される。フィルタ41および42は、第１図に示す狭帯域および広帯域QAMコンポーネントの非線形バンドエッジ遷移領域を整形（shape）する。フィルタ41および42の出力信号は、それぞれ、乗算器44および45で、コサインおよびサイン基準信号で変調される。これらの信号はソース46から供給される。例えば、１期間に対して４つの90゜間隔で、すなわち、90゜,180゜,270゜，および360゜でサイン値およびコサイン値を生成する。サインおよびコサイン基準信号は、周波数が0.96MHz（すなわち、3.84 Mbps/4）の狭帯域QAM抑圧直交搬送波に対応する。乗算器44および45からの直交位相変調された出力信号は、加算器48により合成され、高優先度狭帯域QAM信号を生成する。広帯域QAM変調器34は、構造および動作が変調器14と同一である。しかし、関連するサインおよびコサイン直交搬送波信号の周波数が異なり、3.84MHzである。
第２図に示すシステムのタイミングは、２つの補数８ビットデジタル信号処理を採用しており、システムクロックジェネレータ55により生成されたマスタクロック信号に応答して、周波数シンセサイザ52および54により供給されるデジタルデータクロック信号により制御される。周波数シンセサイザ52からの15.36MHzクロック信号CLKは、データソース30と、エンコーダ32と、広帯域QAM変調器34に対するデータクロックとしてアクトする。クロック信号CLKは、周波数が1/4周波数分割器58により3.84MHzに分割された後、データソース10と、エンコーダ12と、狭帯域QAM変調器14に対するデータクロックとしてもサーブする。というのは、狭帯域データのデータレート（3.84Mbps）が広帯域データのレート（15.36Mbps）の1/4だからである。周波数シンセサイザ54は、コンポジットtwin QAM信号をミキサー20によりTV周波数バンドに変換するための基準信号REFを供給する。
搬送波抑圧方式を用いた場合、パワーが軽減され、表示された映像のある種の干渉が回避されるが、狭帯域および広帯域QAM搬送波を抑圧する必要はない。振幅が小さく、抑圧されていない搬送波を用いて、改良されたシンボルレートのクロックを回復する。非対称のサイドバンドを有する変調QAM搬送波も可能である。
第３図を説明する。第３図は上述した米国特許出願第07/650,329号で開示されたHDTVにより採用された受信機のブロック図である。第３図は、アンテナ110により受信された放送twin QAM信号が、名目上、送信機で用いた信号REFの周波数の基準信号REFとともに、供給されるテレビジョン受信機を示す。ミキサー112からの出力信号は、和成分と差成分を含む。周波数が高い方の和成分は、ローパスフィルタ114を通過しないが、差成分は通過しアナログ−デジタル変換器116に入力される。ローパスフィルタ114を通過した差成分は、第１図に示すコンポジット変調周波数スペクトラムを示す。狭帯域QAM変調スペクトラムは中心周波数が約0.96MHzであり、広帯域QAM変調スペクトラムの中心周波数は約3.84MHzである。アナログ−デジタル変換器116からの、デジタルサンプリングされた出力信号は、復調器118に供給される。復調器118は、その後の構成要素120,122,124,126,および128とにより、狭帯域QAM信号処理装置を構成する。
復調器118は、狭帯域QAMコンポーネンントを選択的に通過させるが、広帯域QAMコンポーネントを通過させない複数の入力FIRフィルタを含む。特に、狭帯域QAMの復調器118は、次のような振幅対周波数応答特性を有するフィルタを含む。すなわち、フィルタは第２図に示すように、変調された狭帯域QAMコンポーネントの振幅対周波数特性の整形に実質的に一致する振幅対周波数応答特性を有する。広帯域QAM信号処理回路網の復調器119は、構成要素119,121,123,125,127,および129を含み、広帯域QAMコンポーネントを通過させ、一方、狭帯域QAMコンポーネントを通過させない。広帯域QAM復調器119は次のようなフィルタを含む。すなわち、そのフィルタは第１図に示すように、変調された広帯域QAMコンポーネントの振幅対周波数特性の整形に実質的に一致する応答を有する。従って、受信機システムは、標準テレビジョン信号の高エネルギー情報に関連する周波数で信号減衰ノッチを示す。広帯域QAM処理装置の構成要素は、狭帯域処理装置の対応する構成要素と同様である。ただし、復調器118および119の特性は上述したように異なる。この狭帯域処理装置については後程説明する。復調器118および119は、送信機（第２図）の変調器14および34により行われる動作の逆の動作を行う。
適応等化器120は、慣用のものであり、復調器118より復調され、直角位相のＩおよびＱコンポーネントを受信する。等化器120は適応デジタルFIRフィルタを採用して、例えば、伝送チャネルに起因するゴーストを含む振幅および位相変動を補償する。装置120からの等化器ＩおよびＱ出力信号はエスティメータ回路網126に供給される。エスティメータ126は、伝送されたものとほとんど同じＩおよびＱコンポーネントの値の予測を表す出力I,Qコンポーネントを生成する。例えば、エスティメータ126の出力端子に出力されるＩおよびＱコンポーネントの値は、必要に応じて調整され、伝送中に捕捉したノイズに起因する歪みを補償する。エスティメータ126は、ノイズような影響により、４象限の16ポイント信号コンステレーションに割り当てられた位置に正確に一致しないサンプルに対して、値を割り当てるというインタプリティブ機能を有する。エスティメータ126の出力信号はデコーダ122供給される。デコーダ122は送信機側のエンコーダによりパフォームされるマッピングオペレーションの逆のオペレーションを本質的に行う。ルックアップテーブルを採用して、４象限信号コンステレーションを逐次４ビット（シンボル）パーティションにビット（binary digit）ごとに「アンマッピング」する。４ビット（シンボル）パーティションは、装置12（第２図）により送信機で符号化される前に、その送信機に存在していたものである。
エラー検出器124は、エスティメータ126のI,Q入力および出力信号をモニタして、エスティメータ126I,Q入力および出力信号の位相エラーに比例する大きさを有する出力信号を生成する。位相エラーはノイズの影響により起こり得るものであり、その場合、位相エラーはランダムではない。位相エラーは送信機で用いられる、対応する信号REFの周波数に実質的に比例しない信号REFの周波数の影響で起こり得る。その場合、位相エラーはその性質はノンランダムである。エラー検出器124からの出力ERROR信号を用いて、所望の値、すなわち、送信機での対応する信号REFの周波数値から逸脱した信号REFの周波数を補償する。特に、ERROR信号はVCO（voltage controlled oscillator）回路網128に供給される。VCO128はローパスフィルタも含み、直交変調器に供給された、直角位相のサインおよびコサイン基準信号の値を修正する。信号REFの周波数の所望の値からの偏移が補償されたことを、エラー検出器124からのエラーを表す出力信号の大きさが示すまで、修正されたサインおよびコサイン基準信号は復調プロセスを変更する。VCO128に関連するローパスフィルタはERROR信号のフィルタリングを行い、VCO128からの基準信号の値と、この値による復調器118の動作が、ノンランダムなエラー、例えば、上述した周波数偏移に応答して修正されるが、ランダムな影響、例えば、ノイズにより、影響されない。広帯域QAM処理装置の構成要素119,121,127,123および129を含むループは、上述した狭帯域QAM処理装置の構成要素118,120,126,124,および128と同様に動作する。エスティメータ126と、検出器124と、VCO128と、復調器118を含むような制御ループの動作に関するその他の情報は、“Digital Communication",Lee and Messerschmitt,（Kluwer Acadomic Publishers,Boston,MA,USA,1988）に記載されている。
直接デジタル周波数シンセサイザ126はシステムクロックジェネレータ130からのマスタクロック信号に応答して、クロック信号CLKを生成する。直接デジタル周波数シンセサイザ126はクロック信号を周波数シンセサイザ135にも供給し、ミクサー基準信号REFを生成する。信号REFの周波数は送信機で用いられた信号REFの周波数に適正に対応する。信号REFの所望の周波数からの偏移は上述したように補償される。ソース126からの信号CLKは広帯域処理装置の構成要素119,121,125,および127に対するクロック信号である。狭帯域処理装置は広帯域信号の帯域の1/4の帯域を有する信号を処理する。したがって、狭帯域処理装置の構成要素は、信号CLKの周波数の1/4の周波数を有するクロック信号CLK/4に応答する。クロック信号CLK/4は周波数分割器136により得られる。受信器のクロック信号CLKの周波数は、送信機（第２図）で採用されたクロック信号CLKの周波数に相当する。受信機のクロック周波数は、信頼のある受信が行われた高パワー狭帯域QAMコンポーネントに含まれる情報から、受信機のクロック信号を取り出すことにより、容易に確立される。特に、LPF114の出力からのコンポジットQAM信号は、非線形信号発生器133、例えば、Ｎ乗ジェネレータ（ただし、Ｎは２または４）に供給される。非線形信号発生器133は信号周波数コンポーネントを、狭帯域QAMコンポーネントのシンボルレートで生成する。この場合、シンボルレートは0.96MHzであり、ビットレートの1/4である。非線形信号発生器133は高減衰出力も、低パワー広帯域QAMコンポーネントのシンボルレートで生成する。非線形信号発生器133の出力は次の信号処理装置により無視される。位相検出器137は、非線形信号発生器133からの0.96MHz出力コンポーネントに応答する。位相検出器137は、ローパスフィルタ138と、シンセサイザ126と、1/16周波数分割器139とともに、PLL（phase locked loop）を構成する。フィルタ138は、非線形信号発生器133の動作により生成されたノイズを含むスプリアス周波数を除去する。周波数分割器139は15.36MHz信号をシンセサイザ126から受信し、0.96MHz出力信号を位相検出器137の制御入力端子に供給する。シンセサイザ126はレジスタを含む。このレジスタはシンセサイザ126の制御入力端子に、フィルタ138から供給された信号により決定された位相インクリメントを、クロックジェネレータ130からの信号の周波数により決定されたレートで累積する。累積された位相値は、シンセサイザ126からの出力信号をシンセサイズする正弦波値を含むROMにアドレスする。シンセサイザ126の機能は、Qualcomm Corporation（San Diego）製の集積回路（Q2234）によりインプリメントすることができる。信号処理装置140は、デコーダ122からの復調高優先度データ信号と、デコーダ125からの復調低優先度データ信号とを合成する。信号処理装置140は、データ圧縮解除回路網、例えば、Huffmanデコーダおよび逆量子化器と、エラー訂正回路網と、デマルチプレクシング・信号合成回路網とを含み、オーディオおよびビデオ・テレビジョン信号コンポーネントを供給する。オーディオコンポーネントは、オーディオ信号処理装置142により処理され、ついで、音声再生装置146に供給される。ビデオコンポーネントはユニット144により処理され、映像を表す信号を生成する。映像を表す信号は映像表示装置148に供給される。
本発明に係る、HDTV送信機のQAMエンコーダは、（第5a図に示すように）32ポイント・コンステレーションを採用しており、第２図に示すHDTV送信機のQAMエンコーダ12により採用された（第4a図に示すように）16ポイントは採用していない。これは、受信機の検出能力と伝送エラーを訂正する能力を実質的に向上させるためである。その他の点では、本発明に係る送信機は、第２図に示す上述した送信機と実質的に同一である。しかし、32ポイント・コンステレーション（第5a図参照）に対するビット配置で採用された原理は、16ポイント・コンステレーション（第4a図参照）に対するビット配置で採用された原理と全く異なる。
上述したように、第4a図に示す16ポイント・コンステレーションで採用されたビット配置の原理により、受信機は、受信された信号コンステレーションの位相回転に不感である。特に、16個のポイントを表記する４ビットの各セグメントのうちの２つの最上位ビット（位相ビット）により定義された４つのバイナリ値は、第4a図に示すように、それぞれ、I,Qプレーンの４象限のそれぞれの象限を定義する。そのため、I,Qプレーンが、90度か、180度か、あるいは270度だけ回転することにより、４つの象限のポジションが変化する。しかし、16個のポイントを表記する４ビットの各セグメントのうちの２つの最下位ビット（不変ビット）により定義された４つのバイナリ値は、第4a図に示すように、４象限のそれぞれに対して同一である４つのコンステレーション・ポイントの集合のうちの１つの集合を定義する。さらに、４つの集合のそれぞれの不変ビットのバイナリ値は、対称に配置され、I,Qの90度回転か、180度回転か、あるいは270度回転に応答して、１象限内の相対的なポジションが変化しないようにする。よって、位相ビットのビット配置は、４つの象限のそれぞれを区別するために用いられているが、位相ビットのビット配置を採用して、受信された信号コンステレーションを、90度位相回転か、180度位相回転か、あるいは270度位相回転に対して不感にする。
採用されたビット配置原理を、２つの位相ビットと、３つの不変ビットを備えた５ビットセグメントを採用することにより、32ポイントコンステレーションに拡張することは簡単なことである。この場合も、２つの位相ビットは、４象限を区別するために用いられることになる。３つの不変ビットの８つのバイナリ値は、それぞれ、４象限のそれぞれに対して同一の８つのコンステレーション・ポイントの集合のうちの１つの集合を定義する。
伝送ノイズと、他の現象により、I,Qプレーン内の受信されたコンステレーション・ポイントのＩおよびＱ値は、I,Qプレーン内の送信された対応するコンステレーション・ポイントのＩおよびＱ値から、幾分ずれ、エラーを生じる。このため、上述したHDTV受信機（第３図参照）は、復調器118に対して、エラー訂正のための構成要素120,124,126,および128を含む。受信機のこのようにエラー訂正構成要素は、受信されたコンステレーション・ポイントに最も近接したI,Qプレーン上のＩおよびＱを有する16個のコンステレーション・ポイントのうちの特定のポイントが、送信されたコンステレーション・ポイントに対応するポイントであるように動作する。しかし、伝送ノイズにより、第4a図に示す16個のコンステレーション・ポイントのうちの受信されたコンステレーション・ポイントのＩおよびＱ値が、送信された正確な対応するコンステレーション・ポイント自体よりも、送信された正確に対応するコンステレーション・ポイント自体に最も近接したコンステレーション・ポイントのＩおよびＱ値に最も近くなることもある。この場合、エラー訂正手段、例えば、復調器118の構成要素120,124,126,および128は、この種のエラーを訂正することはできないことになる。
本発明は、第5a図および第5b図に示す32ポイント・コンステレーションに対して新規のビット配置を採用しているが、I,Qプレーン上の受信されたコンステレーション・ポイントのI,Q値を、送信された対応するコンステレーション・ポイントに近接するコンステレーション・ポイントのＩおよびＱ値に最も近くする原因となる伝送ノイズエラーを訂正することができる。
第5a図および第5b図は、−３と＋３の間のＩ値と、−３と＋３の間のＱ値の配列により定義された６×６方形グリッドに配置されたI,Qプレーン上に32個のポイントを備えたコンステレーションを示す。コンステレーション・ポイントは、方形グリッドの隅のI,Q値、すなわち、＋3,＋3;＋3,−3;−3,−3;−3,＋３は占有しない。第5a図および第5b図に示す32ポイントコンステレーションは、16個のパーティションＡコンステレーション・ポイント（第5a図に白丸で示す）と、16個のパーティションＢコンステレーション・ポイント（第5a図に黒丸で示す）に分割される。この32ポイント・コンステレーションの各ポイントは、２つの位相ビットと、３つの不変ビットを備えた一意の５ビットセグメントにより定義される。パーティションＡに属する全16個のコンステレーション・ポイントの下位の位相ビット（各５ビットセグメントの左から第２番目のビット）は、バイナリ値０を有し、パーティションＢに属する全16個のコンステレーション・ポイントの下位の位相ビットは、バイナリ値１を有する。第5b図に示すように、パーティションＡおよびＢの個々のコンステレーション・ポイントは、インタリーブされた斜めのストライプ上に配置され、パーティションＡの任意のコンステレーション・ポイントに、I,Qプレーン上で、距離が最も近いコンステレーション・ポイントがパーティションＢに属し、しかも、パーティションＢの任意のコンステレーション・ポイントに、I,Qプレーン上で、距離が最も近いコンステレーション・ポイントがパーティションＡに属するようにする。このようにして、I,Qプレーン上で、２つの近接するＡパーティション・コンステレーション・ポイントの間の距離と、I,Qプレーン上で、２つの近接するＢパーティション・コンステレーション・ポイントの間の距離が最大される。
第4b図および第5c図を説明する。第4b図は、情報ビットのデータストリームの連続する４ビットパケットを、第２図に示す送信機のエンコーダ12に、入力として連続的に供給する方法を示す。第5c図は、情報ビットのデータストリームの連続する９ビットパケットを、本発明に係る符号化技法を採用した送信機のエンコーダに、入力として連続的に供給する方法を示す。
第4b図は連続パケットの対を示す。連続パケットは、それぞれ、データストリームの４ビットパケット１と、４ビットパケット２と表記する。第２図のエンコーダ12は、差動符号化を採用しており、パケット１および２をそれぞれ備えた、２つのΔ位相ビットと、２つ不変ビットに応答し、QAMにより送信される16ポイント・コンステレーションの４ビットセグメントのうちの１つを選択する。特に、各４ビットパケットに関連する情報は、前に伝送されたコンステレーション・ポイントに関連する４ビットセグメントと、QAMにより送信される現コンステレーションポイントとの間のI,Qプレーン上のI,Qベクトル距離を定義する。
エンコーダ12は適正なストリッジ手段と、ルックアップテーブルと、モジュロ４加算手段とを含む。モジュロ４加算手段は次のようなパケットの２つのΔ位相ビットと不変ビットを加算することができる。このパケットは、前に伝送されたコンステレーションポイントに関連するストアされた４ビットセグメントに伝送される現コンステレーションポイントに関連するものである。モジュロ４加算手段はこのようなパケットの２つのΔ位相ビットと不変ビットを加算することにより、伝送される現コンステレーションポイントに関連する４ビットセグメントを選択する。第３図に示す受信機のデコーダ122は、モジュロ４減算手段を含む。モジュロ４減算手段は、前に受信されたコンステレーション・ポイントに関連するストアされた４ビットセグメントを、現在受信されているコンステレーション・ポイントに関連する４ビットセグメントから減算し、受信機で、データビットストリームの２つのΔビットと２つの不変ビットを復元する。
上述した差動符号化技法（第4b図）から明らかであるが、データビットストリームの連続する各パケットに関連する情報は、互いに完全に独立である。そのため、この符号化技法は、伝送エラーを検出するか、あるいは訂正する方法を何等受信機に提供するものではない。この伝送エラーには、I,Qプレーンのうちの受信されたI,Qポイントが、電送されたコンステレーション・ポイント自体よりも、伝送されたコンステレーション・ポイントに近接する16ポイント・コンステレーション・ポイントに近づける原因となるノイズが含まれる。
本発明に係る送信機のエンコーダは、データビットストリームの９ビットパケットの連続する対にそれぞれ応答する。そのパケット対はそれぞれ９ビットA1およびA2パケットと、９ビットB1およびB2パケットと表記される。このエンコーダも差動符号化を採用している。このエンコーダは第２図に示すエンコーダ12および32と大体同じであるが、異なるところもある。特に、本発明に係るエンコーダは、３つのA1不変ビットを、３つのΔ位相ビットの第１および第３Δ位相ビットとともに採用し、第5a図に示すように、特定のＡパーティション・コンステレーション・ポイントに関連する５ビットセグメントを選択する。この５ビットセグメントは最初に伝送される。そして、エンコーダは３つのA2不変ビットを、３つのΔ位相ビットの第２および第３Δ位相ビットとともに採用し、２番目に伝送される特定のＡパーティション・コンステレーション・ポイントに関連する特定の５ビットセグメントを選択する。３つのΔ位相ビットのうち第１および第２Δ位相ビットは、それぞれ、第１および第２の伝送されたＡパーティション・コンステレーション・ポイントに関連する５ビットセグメントの上位の位相ビットに対応する。一方、３つのΔ位相ビットのうち第３Δ位相ビットは、第１および第２の伝送されたＡパーティション・コンステレーション・ポイントに共に関連する５ビットセグメントの下位の位相ビットに対応する。従って、第１および第２の伝送されたＡパーティション・コンステレーション・ポイントに関連する、３つのΔ位相ビットのうちの第３Δ位相ビットは、バイナリ値０を有する。
同様にして、本発明に係るエンコーダは、３つのB1不変ビットを、３つのΔ位相ビットの第１および第３Δ位相ビットとともに採用し、３番面に伝送される特定のＢパーティション・コンステレーション・ポイントに関連する５ビットセグメントを選択する。そして、このエンコーダは３つのB2不変ビットを、３つのΔ位相ビットのうちの第２および第３位相ビットとともに採用し、４番面に伝送されるＢパーティション・コンステレーション・ポイントに関連する５ビットセグメントを選択する。３つのΔ位相ビットのうちの第１および第２Δ位相ビットは、それぞれ、３番目および４番目に伝送されたＢパーティション・コンステレーション・ポイントに関連する５ビットセグメントの上位の位相ビットに対応する。一方、３つのΔ位相ビットのうちの第３Δ位相ビットは、３番目および４番目に伝送されたＢパーティション・コンステレーション・ポイントに共に関連する５ビットセグメントの下位の位相ビットに対応する。従って、３番目および４番目に伝送されたＢパーティション・コンステレーション・ポイントに関連する、３つのΔ位相ビットのうちの第３Δ位相ビットは、バイナリ値１を有する。
第5c図の説明から明かであるが、第5a図および第5b図に示す32ポイントコンステレーションのうちの選択されたパーティションＡおよびパーティションＢコンステレーション・ポイントの冗長な伝送順番は、シリーズ...A,A,B,B,A,A,B,B,A,A,B...である。この冗長な伝送順番は、受信機で予め知られているので、受信機のQAMエンコーダは、（１）初期に、送信機と同期をとることができ、（２）同期をとった後の伝送エラーを検出し訂正することができる。
次のように仮定する。すなわち、受信機は、最初、連続的に受信された伝送が、１番目に伝送された伝送か、２番目に伝送された伝送か、３番目に伝送された伝送か、あるいは４番目に伝送された伝送かを全く知らない。さらに、伝送ノイズの原因で、I,Qプレーン上の受信された伝送の値は32個のコンステレーション・ポイントと異なる。そして、その問題点は、受信機側で、任意の２つの連続する伝送対の１番目がＡパーティション伝送に似ているか、あるいは、Ｂパーティション伝送に似ているかを判定することである。受信機側のデコーダは、この判定を、次のプロセス（ステップ）に従って行う。これらのプロセスはマイクロプロセッサのプログラムでインプリメントされている。
1.  最初に受信された伝送対のI,Qプレーン上の受信されたポイントのＩおよびＱ値に最も近いパーティションＡコンステレーション・ポイントのＩおよびＱ値を見け出しストアする。そして、受信されたポイントを、最も近いパーティションＡコンステレーション・ポイントに相互接続するベクトルのＩおよびＱ距離および位相値を計算しストアする。
2.  最初に受信された伝送対のI,Qプレーン上の受信されたポイントのＩおよびＱ値に最も近いパーティションＢコンステレーション・ポイントのＩおよびＱ値を見け出しストアする。そして、受信されたポイントを、最も近いパーティションＢコンステレーション・ポイントに相互接続するベクトルのＩおよびＱ距離および位相値を計算しストアする。
3.  ２番目に受信された伝送対のI,Qプレーン上の受信されたポイントのＩおよびＱ値に最も近いパーティションＡコンステレーション・ポイントのＩおよびＱ値を見け出しストアする。そして、受信されたポイントを、最も近いパーティションＡコンステレーション・ポイントに相互接続するベクトルのＩおよびＱ距離および位相値を計算しストアする。
4.  ２番目に受信された伝送対のI,Qプレーン上の受信されたポイントのＩおよびＱ値に最も近いパーティションＢコンステレーション・ポイントのＩおよびＱ値を見け出しストアする。そして、受信されたポイントを、最も近いパーティションＢコンステレーション・ポイントに相互接続するベクトルのＩおよびＱ距離および位相値を計算しストアする。
5.  ステップ１および３で得られたパーティションＡベクトルのベクトル和を計算する。
6.  ステップ２および４で得られたパーティションＢベクトルのベクトル和を計算する。
7.  パーティションＡベクトル和がパーティションＢベクトル和未満である場合は、最初に受信した伝送対のパーティションをパーティションＡとする。一方、パーティションＡベクトル和がパーティションＢベクトル和を超える場合は、最初に受信した伝送対のパーティションをパーティションＢとする。
このプログラムを連続する初期伝送の連続する対に適用することにより、受信された一連の伝送が、一連の繰り返しAABBパケットか、一連の繰り返しABBAパケットか、一連の繰り返しBBAAパケットか、あるいは、一連の繰り返しBAABパケットを構成するか否かが判定されることになる。一連の繰り返しパケットが（正確な同期を示す）AABBパケット以外のパケットである場合、受信された一連のパケットをスリップさせて正確な同期をとることができる。あるいは、同期が失われた場合も正確な同期をとることができる。明らかなことであるが、受信された伝送のシリーズの予め知られた順番のうち欠けた順番は、この所定の伝送で伝送された特定のコンステレーションポイントを決定する際に除外された所定の伝送の伝送エラーを示す。
第4b図に示すように、２つの連続する４ビットパケット（すなわち、合計８ビット）を採用した場合、伝送することができるコンステレーション・ポイントの異なる対の総計は、28、すなわち、256である。第5c図に示すように、単一の９ビットA1およびA2パケットか、あるいは、単一の９ビットB1およびB2パケットのいずれかを採用した場合、伝送することができるコンステレーション・ポイントの異なる対の総計は、28、すなわち、256である。しかし、本発明に係る符号化技法での１つの余分なビットを用いると、QAM送信機および受信機システムの伝送エラーに対する耐性が向上する。
本発明に係る原理は、２つのＡパーティション・コンステレーション・ポイントと、その後の２つのＢパーティション・コンステレーション・ポイントの繰り返しシリーズを伝送することに限定されるものではなく、３つ以上のＡパーティション・コンステレーション・ポイントと、その後の３以上のＢパーティション・コンステレーション・ポイントの繰り返しシリーズを伝送することに拡張することができる。さらに、本発明に係る原理は、第5a図および第5b図に示す32ポイント・コンステレーションに限定されるものではなく、2n-1＋１と2nの間のコンステレーションポイントを備えた円対称のコンステレーションに拡張することができる。ただし、ｎは少なくとも４の値を有する整数である。しかし、どの場合にも、下位の位相ビットのバイナリ値を用いて、Ａパーティションに属するコンステレーション・ポイントと、Ｂパーティションに属するコンステレーション・ポイントに区分する。
【図１】
0003609085.tif 000002
【図４ｂ】
0003609085.tif 000003
【図２】
0003609085.tif 000004
【図３】
0003609085.tif 000005
【図４ａ】
0003609085.tif 000006
【図５ａ】
0003609085.tif 000007
【図５ｂ】
0003609085.tif 000008
【図５ｃ】
0003609085.tif 000009