(57)【特許請求の範囲】
【請求項１】
１以上のデータの組を記憶するための複数のディスク記憶装置を備え、各組のデータは前記ディスク記憶装置の間で分散され、さらに、
前記複数のディスク記憶装置に対応して配置され、各々が前記複数のディスク記憶装置の対応のディスク記憶装置に接続される複数のバッファ記憶装置、および
前記複数のディスク記憶装置と前記複数のバッファ記憶装置との間でそれぞれインターフェイスをとる様に接続され、それぞれ対応のディスク記憶装置と対応のバッファ記憶装置との間でデータを並行して転送するための複数のデータ転送手段を備え、前記データ転送手段は、互いに独立して動作して前記複数のディスク記憶装置との間で非同期でデータ転送を行い、かつ各前記データ転送手段は、対応のディスク記憶装置からそれに接続されるバッファ記憶装置への転送のためにデータを利用することができるとき指示を与える手段を含み、
前記複数のディスク記憶装置と複数のバッファ記憶装置との間で転送すべき少なくとも１つのデータの組を識別する制御データを発生する制御手段を備え、前記制御データは、各前記データ転送手段に出力されて各対応のディスク記憶装置に対する転送を制御し、前記制御手段は、各前記転送手段からの前記指示に応答して前記複数のデータ転送手段と前記複数のバッファ記憶装置とを制御して前記識別された組のデータを前記複数のディスク記憶装置から前記複数のバッファ記憶装置へ転送させ、
前記複数のバッファ記憶装置と外部装置に接続可能なデータハイウェイとの間に結合され、識別された組のデータを連続的に順次転送するためのインタフェース手段を備え、前記インタフェース手段は、前記制御手段により制御されて各前記バッファ記憶装置から前記データハイウェイへ選択されたシーケンスでデータ転送を行う、データ記憶装置。
【請求項２】
各前記バッファ記憶装置は、複数の記憶位置を有するランダムアクセス記憶装置を備え、該記憶装置の記憶位置へのアクセスは前記制御手段により制御される、請求項１記載のデータ記憶装置。
【請求項３】
各前記データ転送手段は、対応のディスク記憶装置に接続される第１のインタフェース
と、対応のバッファ記憶装置に結合される第２のインタフェースと、前記第１および第２のインタフェースを互いに接続するデータハイウェイとを備える、請求項１または２記載のデータ記憶装置。
【請求項４】
前記制御手段と前記第２のインタフェースとの間に配置され、ディスク記憶装置に対する制御データを前記制御手段と前記ディスク記憶装置との間で転送する制御バスをさらに備える、請求項３記載のデータ記憶装置。
【請求項５】
各前記第２のインタフェースは、転送に利用可能なデータの前記指示として前記制御手段へ信号を出力するように配置される、請求項３または４に記載のデータ記憶装置。
【請求項６】
前記制御装置は、外部からのデータ要求に応答して該要求されたデータを識別するデータを前記制御バスを介して前記ディスク記憶装置に出力する、請求項４または５記載のデータ記憶装置。
【請求項７】
前記インタフェース手段は、前記データハイウェイとバッファ記憶装置それぞれとの間に接続されるトライステートバッファを備え、前記トライステートバッファは、前記制御手段により逐次能動化される、請求項１から６のいずれかに記載のデータ記憶装置。
【請求項８】
前記インタフェース手段は、さらに、それぞれ、前記バッファ記憶装置と対応のトライステートバッファとの間に接続される複数のレジスタを備える、請求項７記載のデータ記憶装置。
【請求項９】
前記複数のディスク記憶装置に記憶されたデータのエラーの検査および訂正を行うエラー検出／訂正手段をさらに備える、請求項１から８のいずれかに記載のデータ記憶装置。
【請求項１０】
前記エラー検出／訂正手段は、前記データ記憶装置がデータを受けて前記複数のディスク記憶装置に記憶するとき、データのグループからパリティを発生するパリティ発生手段を備える、請求項９記載のデータ記憶装置。
【請求項１１】
前記制御装置は、前記発生されたパリティが、前記ディスク記憶装置の１つに格納されかつ入来データが前記複数のディスク記憶装置の残りの記憶装置に分散して記憶されるようにデータの記憶を制御する、請求項１０記載のデータ記憶装置。
【請求項１２】
前記パリティ発生手段は、各前記データのグループのデータすべてについて排他的論理和演算を行う手段を備える、請求項１０または１１記載のデータ記憶装置。
【請求項１３】
前記エラー検出／訂正手段は、前記ディスク記憶装置および前記データ転送手段の少なくとも一方に結合され、前記ディスク記憶装置から読み出されたデータのグループにエラーがあるかを識別する識別手段を備える、請求項９から１２のいずれかに記載のデータ記憶装置。
【請求項１４】
前記エラー検出／訂正手段は、有効データを発生して前記識別手段が識別したエラーデータと置換するデータ再発生手段を備える、請求項１３記載のデータ記憶装置。
【請求項１５】
前記エラー検出／訂正手段は、有効データを発生して前記識別手段が識別したエラーデータと置換するデータ再発生手段を備え、前記データ再発生手段は、データグループの有効データと前記データグループに対するパリティデータとに対して排他的論理和演算を行う手段を備える、請求項１０から１２のいずれかに記載のデータ記憶装置。
【請求項１６】
１つ以上のイメージフレームを表すデータが複数のディスク記憶装置の間で分散されるデータ記憶システムであって、各前記ディスク記憶装置は、対応のランダムアクセスバッファにインタフェースされる転送ハイウェイに、データがディスク記憶装置からに互いに非同期で転送することができるようにインタフェースされ、該データ転送はコントローラにより制御され、前記コントローラは、転送が必要なデータを該データが必要とされる前に識別し、該識別されたデータを識別する制御データを前記転送ハイウェイを介して前記ディスク記憶装置に送出して前記ディスク記憶装置に前記制御データにより識別されるデータをアクセスさせ、かつ前記コントローラは前記転送ハイウェイのデータを前記ランダムアクセスバッファへの転送に利用可能である指示に応答して該アクセスされたデータを同期して各前記ランダムアクセスバッファに転送し、かつ各前記ランダムアクセスバッファは、逐次データハイウェイにインタフェースされ、かつ前記コントローラにより、データが必要とされるとき前記バッファから前記逐次データハイウェイへ制御されたシーケンスで逐次連続的に転送することができるように制御される、データ記憶システム。
【請求項１７】
１以上のデータの組を記憶するための複数のディスク記憶装置を備え、各組のデータは前記ディスク記憶装置の間で分散され、さらに、
前記複数のディスク記憶装置に対応して配置され、各々が前記複数のディスク記憶装置の対応のディスク記憶装置に接続される複数のバッファ記憶装置、および
前記複数のディスク記憶装置と前記複数のバッファ記憶装置との間でそれぞれインターフェイスをとる様に接続され、それぞれ対応のディスク記憶装置と対応のバッファ記憶装置との間でデータを並行して転送するための複数のデータ転送手段を備え、前記データ転送手段は、互いに独立して動作して前記複数のディスク記憶装置との間で非同期でデータ転送を行い、前記データ転送手段は、それぞれ互いに同期して対応のバッファ記憶装置との間でデータを転送し、かつ各前記データ転送手段は、対応のディスク記憶装置からそれに接続されるバッファ記憶装置への転送のためにデータを利用することができるとき指示を与える手段を含み、
前記複数のディスク記憶装置と複数のバッファ記憶装置との間で転送すべき少なくとも１つのデータの組を識別する制御データを発生する制御手段を備え、前記制御データは、各前記データ転送手段に出力されて各対応のディスク記憶装置に対する転送を制御し、前記制御手段は、各前記転送手段からの前記指示に応答して前記複数のデータ転送手段と前記複数のバッファ記憶装置とを制御して前記識別された組のデータを前記複数のディスク記憶装置から前記複数のバッファ記憶装置へ転送させ、
前記複数のバッファ記憶装置と外部装置に接続可能なデータハイウェイとの間に結合され、識別された組のデータを連続的に順次転送するためのインタフェース手段を備え、前記インタフェース手段は、前記制御手段により制御されて各前記バッファ記憶装置から前記データハイウェイへ選択されたシーケンスでデータ転送を行う、データ記憶装置。
【請求項１８】
１つ以上のイメージフレームを表すデータが複数のディスク記憶装置の間で分散されるデータ記憶システムであって、各前記ディスク記憶装置は、対応のランダムアクセスバッファにインタフェースされる転送ハイウェイに、データがディスク記憶装置から対応の転送ハイウェイに互いに非同期で転送されかつ各転送ハイウェイと対応のランダムアクセスバッファとの間で互いに同期して転送することができるようにインタフェースされ、該データ転送はコントローラにより制御され、前記コントローラは、転送が必要なデータを該データが必要とされる前に識別し、該識別されたデータを識別する制御データを前記転送ハイウェイを介して前記ディスク記憶装置に送出して前記ディスク記憶装置に前記制御データにより識別されるデータをアクセスさせ、かつ前記ランダムアクセスバッファへの該識別されたデータの転送時該識別されたデータを前記転送ハイウェイに非同期で転送しかつ該転送されたデータの前記ランダムアクセスバッファへの転送に利用可能を示す指示に応答して同期して該転送されたデータを前記ランダムアクセスバッファに転送し、各前記ランダムアクセスバッファは、逐次データハイウェイにインタフェースされ、かつ前記コントローラにより、データが必要とされるとき前記バッファから前記逐次データハイウェイへ制御されたシーケンスで逐次連続的に転送することができるように制御される、データ記憶システム。
【発明の詳細な説明】
【０００１】
この発明はデータ記憶装置に関する。排他的にではないが特定的に、この発明はモニタに表示されるとき、ともに動画像をつくり出す一連のイメージを表わすデータを記憶するためのデータ記憶装置に関する。そのようなデータ記憶装置は電子編集システムにおいて有利に使用され得る。
【０００２】
ビデオまたはフィルムのクリップを編集するための電子編集システムは公知である。そのようなシステムにおいて、電子データに変換されたビデオまたはフィルムの単数または複数の初期クリップはディスク記憶装置のような大容量記憶装置に記憶される。編集されたクリップがつくられているとき、編集システムのユーザは記憶装置からフレームデータを読出し、記憶装置にそれを再び書込む前になんらかの修正をするかもしれない。編集クリップにおけるフレームは単数または複数の初期クリップにおけるフレームの順序と異なった順序であるかもしれず、実際編集クリップにおける連続したフレームは異なった初期クリップから得られ得る。このように編集クリップにおけるフレームを表わすデータはフレーム順に記憶されないかもしれず、代わりに記憶装置においてランダムに分配されるかもしれない。巨大な量のデータが生成され、もし編集システムが標準スピードでクリップをプレーバックすることが可能であるべきものならば、記憶装置はフレーム単位で記憶されたデータにランダムにアクセスすること、および高速度の連続的なデータ転送を維持することが可能でなければならない。
【０００３】
ディスク記憶装置は一般的に短時間の間にデータの高スピードバーストを与えることが可能であるが、ヘッドがプラッタ上の適切なトラックに動かされ、プラッタが、データを含むその上の適切なセクタがヘッド下に位置づけられるように回転させられるのでディスク記憶装置におけるプラッタ上のデータのアクセスには時間がかかる。したがって、データがディスク記憶装置から読出されていない比較的長い時間期間がある。逆にデータがディスク記憶装置に書込まれているときに同じ問題が生じるということが理解されるであろう。その結果、単一のプラッタを含む記憶装置で達成可能な平均データ転送速度または帯域幅は約２ないし３ＭＢｓ-1（百万バイト毎秒）以下である。多重プラッタディスク記憶装置もまた広く利用可能である。そのような記憶装置において多重プラッタは増大された記憶容量を備えるが、普通データが１回に１つのプラッタから読取られるかまたはそれに書込まれることのみが可能であるように配列される。多くの多重プラッタディスク記憶装置はこのように単一のプラッタ記憶装置のそれと類似した帯域幅を有する。
【０００４】
ブランキングを有する普通のフルカラーテレビ画像を表わすデータの転送は２７ＭＢｓ-1の帯域幅を必要とする。この帯域幅の必要性は、もしラインブランキングの端部およびいかなる画像情報も含まないビデオの他の部分が、ビデオデータが記憶される前にビデオから取除かれるならば約２２ＭＢｓ-1にまで減じられ得る。にもかかわらず、上述の単一ディスク記憶装置はもしクリップが通常スピードでプレーバックされるべきであるならばビデオクリップを表わすデータを記憶するためには不十分であるということが理解されるであろう。この問題を克服するために、いわゆる並列転送ディスク記憶装置が開発されてきた。たとえば日本の富士通は連続的なデータのための１５ＭＢｓ-1の平均帯域幅を有する並列転送ディスク記憶装置を供給する。並列のこれらの並列転送ディスク記憶装置の２つは３０ＭＢｓ-1の連続的な帯域幅を与え、それは、たとえば６２５または５２５ライン毎フレームおよび２５または３０フレーム毎秒の通常のビデオ速度で表示するためにビデオクリップデータを転送するのに十分である。
【０００５】
添付の図面の図１は複数のプラッタ１ないし６がモータ８によって駆動される共通スピンドル７に装着されている並列転送ディスク記憶装置の概略的な表示図である。各プラッタ１ないし６はたとえばプラッタ１のためのヘッド９および１０のように関連の対の読出書込ヘッドを有し、それによってデータは各ディスクの両面から読出されまたはそこへ書込まれる。読出書込ヘッドはたとえばアーム１１および１２のようなそれぞれのアームに装着され、それはモータ１４によって駆動される回転可能なシャフト１３に装着される。アドレス制御回路（図示されず）からの信号に応答してモータ８はスピンドル７およびそこに装着されたプラッタが高スピードで回転することを引き起こし、モータ１４は、ヘッドのすべてが各プラッタのそれぞれの面における予め定められたトラック上に位置決めされるよう、シャフトがある角度を通じて回転することを引き起こす。各ヘッドはそれぞれの読出／書込回路１５、１６を介してインタフェース１７に接続される。読出／書込回路１５、１６は信号が読出された後およびデータがそれぞれのヘッド９、１０を介してプラッタに書込まれる前に信号を条件づけるために設けられる。実際読出／書込回路１５、１６およびヘッド９、１０は繊細な装置であり、これは製造中正しくセットアップすることを困難、かつ時間がかかるものとする。データはプラッタ１ないし６から並列に読出されかつそこに書込まれるため全体の帯域幅は単一のプラッタディスク記憶装置のそれと比べてかなり増加されるということが理解されるであろう。データは依然１８ＭＢｓ-1でピークとなるバーストで転送される、なぜならすべてのヘッドはシャフト１３によって同時に動かされるからである。それにもかかわらず上記のように１５ＭＢｓ-1の帯域幅またはデータ速度を達成することは可能である。
【０００６】
本出願人の英国特許出願ＧＢ−Ａ−２  １５６  ６２７号および対応の米国特許ＵＳ−Ａ−４  ６８８  １０６号において幾つかのフレーム記憶装置にビット並列ハイウェイを介して接続される幾つかのディスク記憶装置を含む記憶装置を有する編集システムが説明されている。ハイウェイは、データのフレームがディスク記憶装置とフレーム記憶装置との間で表示フレーム期間以下の期間で転送されることができる様に構成される。幾つかのフレーム記憶装置は、第１のフレームを表すデータがあるフレーム記憶装置から読出される一方で第２のフレームを表すデータが別のフレーム記憶装置に書込まれるような交互の態様で使用される。
【０００７】
電子編集システムは映画製作時にフィルムクリップを編集するために利用可能である。映画の画像品質はテレビのそれよりも非常に高く、フィルムの各フレームはテレビのフレームの解像度よりもより高い解像度で電子的に記憶される。たとえば本出願人らのＤＯＭＩＮＯ（商標）デジタルコンポジタにおいて各フレームは２８８０×２０８０画素で規定される。明らかに多大な量のデータがほんの短いフィルムクリップのためにも記憶されなければならず、もしフィルムクリップが通常の速度（２４フレーム毎秒）で見ることが可能であるためには通常のテレビのために必要とされるのよりもかなり速いデータ転送速度が必要とされる。今日まで本出願人らはこの問題を幾つかの並列転送ディスク記憶装置をともに並列に接続することよって解決してきた。並列の８つのそのような記憶装置はおよそ１２０ＭＢｓ-1のデータ転送速度を与える。本出願人らのＤＯＭＩＮＯデジタルコンポジタにおいてクリップは１４４０×１０２４画素の欧州高細度テレビ（ＨＤＴＶ）規格に対応する高解像度で表示され、それはフィルムフレームを表わすデータが記憶されるものの約４分の１の解像度である。本出願人らのＤＯＭＩＮＯコンポジタはおよそ１０８ＭＢｓ-1の帯域幅を必要とし、ゆえに並列の８つの並列転送ディスク記憶装置がＨＤＴＶ解像度でのクリップの表示のために十分な帯域幅を与える。
【０００８】
並列転送ディスク記憶装置は広くは利用されていない、なぜなら大抵のコンピュータの用途において処理回路はたとえば１５ＭＢｓ-1の速度で記憶装置からのデータを取扱うことが不可能であり、持続期間の間一般的に２ないし３ＭＢｓ-1ぐらいでのみ処理可能であるからである。並列転送ディスクのための市場はしたがってスーパーコンピュータおよび当然電子画像編集および処理を含む幾つかの専門家区域に限られる。その結果並列転送ディスク記憶装置は高価である。
【０００９】
並列転送ディスク記憶装置の代わりとなるものが「高価でないディスクの冗長アレイ（ＲＡＩＤ）の事例」という表題のデータの管理に関するシグモッド国際会議（SIGMOD International Conference on Management of Data)１９８８年会報ＳＩＧＭＯＤ記録第１７巻番号３において出版されたパターソン（Patterson)、ギブソン (Gibson) およびカッツ（Katz) による論文に説明される。
【００１０】
パターソンらは５つのＲＡＩＤレベルの１つに対応するビルトイン冗長度（エラーチェッキング）を有する小さなディスク記憶装置のアレイの使用を提案する。レベル１および２のＲＡＩＤは、単一の小さなディスク記憶装置のものと比較してデータ転送速度におけるいかなる有意な増加も伴わずデータ検索の信頼性を改良することに関する。レベル１のＲＡＩＤは第１の内容を反映する第２のディスク記憶装置を使用し、レベル２のＲＡＩＤはインタリーブされたハミングコード(Hamming code)とともにデータを記憶するための幾つかの小さなディスク記憶装置を使用する。データ転送速度はレベル３、４および５のＲＡＩＤにおいてかなり改良される。レベル３のＲＡＩＤにおいて単一の冗長チェックディスクまたはパリティディスクが使用され、データは同時にアレイにおける他のディスクへ書込まれるかまたはそこから読出される。アレイにおける小さなディスク記憶装置の間のスピンドル同期はディスクの回転およびヘッドの動きによって引き起こされた遅延を減じるために利用され得る。レベル４および５のＲＡＩＤはパリティデータを含むデータがアレイの小さなディスク記憶装置へおよびそこから転送される態様に関してレベル３のＲＡＩＤに変化を与える。
【００１１】
単一の小さなディスク記憶装置のものと比較して改良されたデータ転送速度を与えるＲＡＩＤがつくられ得る一方で、改良はディスク記憶装置へおよびそこからデータが転送される態様によって制限される。以前に既に述べられたように、データはディスク記憶装置へおよびそこからバーストで転送され、ゆえにＲＡＩＤは並列転送ディスク記憶装置が被ったものと同じ問題を被る。本出願人らは約１０ＭＢｓ-1よりも速いデータ転送速度を有するよう設計されているいかなるＲＡＩＤをも知らない。
【００１２】
この発明は、持続された連続的高データ転送速度を維持することが可能なデータ記憶装置を提供することを目的とする。
【００１３】
この発明はさらに複数のディスク記憶装置を含むデータ記憶装置を提供することを目的とし、ディスク記憶装置では、たとえばプラッタ上において読出／書込ヘッドの所望のトラックへの移動およびトラックにおける所望のセクタへのプラッタの回転によって引き起こされる遅延の効果が著しく減じられ、それによって装置から高速度で連続的にデータが出力されることを可能にする。
【００１４】
さらに、この発明はデータが装置における記憶のために書込まれるときにエラーチェッキングデータがつくられるデータ記憶装置を提供することを目的とし、エラーチェッキングデータは装置から読出されたデータにおけるエラーを訂正するのに使用される。
【００１５】
この発明の一局面に従って、データ記憶装置が提供され、この装置は１以上の組のデータを記憶するための複数のディスク記憶装置を含み、その組または各組のデータはディスク記憶装置の間で分配され、さらに複数のそれぞれのバッファ記憶手段と、各ディスク記憶装置とそれぞれのバッファ記憶手段とをインタフェースしその間でデータを転送するための複数のそれぞれのデータ転送手段とを含み、転送手段は、前記データが前記ディスク記憶装置とそれぞれのバッファ記憶手段との間の転送に利用可能であるとき指示を与えるための手段を含み、さらに転送手段とバッファ記憶手段との間で転送されるべきデータの少なくとも１つの組を識別する制御データを発生するための制御手段を含み、その制御データはその制御のためにディスク記憶装置への転送のための前記転送手段へ出力され、前記制御手段は前記転送手段からの前記指示に応答し、前記転送手段と前記バッファ記憶手段とが前記転送手段と前記記憶手段との間の識別された組にデータを転送するよう制御し、さらにその識別された組または識別された組のすべてにデータの実質的連続的逐次的転送のための外部装置に接続可能なデータハイウェイに結合されるインタフェース手段を含み、インタフェース手段は前記制御手段によって選択されたシーケンスにおける前記バッファ記憶手段と前記データハイウェイとの間のデータの転送をもたらすよう制御される装置である。
【００１６】
この発明の別の局面に従って、１以上の画像フレームを表わすデータが複数のディスク記憶装置の間で分配されるデータ記憶システムが提供され、各ディスク記憶装置はそれぞれの転送ハイウェイにインタフェースされ、ハイウェイはそれぞれのランダムアクセスバッファにインタフェースされ、それによってデータはディスク記憶装置とそれぞれのバッファとの間で非同期的に転送され得、１ディスク記憶装置とそれぞれのバッファとの間のデータの転送は他のディスク記憶装置とそれぞれのバッファとの間のデータの転送と非同期的でありかつデータが要求される前に転送されることが必要とされるデータを識別し、識別データを前記ディスク記憶装置へ前記転送ハイウェイを介して送り出すコントローラによって制御され、ランダムアクセスバッファの各々は逐次的なデータハイウェイにインタフェースされかつバッファおよびハイウェイの間の制御されたシーケンスにおいて必要とされるときデータが実質的に連続的に転送され得るようにコントローラによって制御される。
【００１７】
この発明の別の局面に従って、データが複数の記憶装置の間で分配されるメモリシステムが提供され、各記憶装置は関連の一時的な記憶装置を有し、かつデータが各記憶装置とその関連の記憶装置との間で他の記憶装置およびその関連の記憶装置の間のデータの転送と実質的に同時にかつそれから独立して転送され得るよう配置され、一時的記憶装置はシステムとシステムが接続され得る外部記憶装置との間に予め定められた順序でのデータの転送のために共通のデータバスに接続され、メモリシステムは、記憶装置の間で記憶のためのシステムにデータが入力されるとエラーチェッキングデータを発生するためのデータ発生器と、誤りのあるデータが記憶装置からのデータの読出の間に識別されると有効データを再生するためのデータ再生器とを含む。
【００１８】
この発明の上記のおよびさらなる特徴は、前掲の特許請求の範囲において特に説明され、かつその利点とともに添付の図面を参照して与えられた以下のこの発明の例示的実施例の詳細な説明を考慮すると明らかになるであろう。
【００１９】
添付の図面の図２を参照すると、一般的に２０で示されるデータ記憶システムが示され、それは複数のディスク記憶装置２１ないし２４を含み各々は関連の小さなコンピュータシステムインタフェース（ＳＣＳＩ）、インタフェース２５ないし２８を有する。ディスク記憶装置２１ないし２４の各々は比較的小さく（物理的に）単一のディスク記憶装置、たとえば３．５インチのディスクドライブであり、幾つかのプラッタと、１回に１のプラッタから読出すまたはそこへ書込むための読出／書込回路（図示されず）を含む。今日利用可能なそのようなディスク記憶装置は使用される装置のタイプに依存して５２０または１２００ものＭバイト（ＭＢ）のデータまで記憶が可能であり、来年内には等価装置はおよそ２５００ＭＢの容量に利用可能となるであろう。前述のディスク記憶装置のいずれもシステム２０に使用するのに適切である。ビルトインＳＣＳＩインタフェースを有する適切なディスク記憶装置が幾つかの異なった製造業者から入手可能である。ＳＣＳＩインタフェース２５ないし２８の各々はそれぞれＳＣＳＩハイウェイ２９ないし３２を介して各々がＲＡＭバッファ３７ないし４０に関与するそれぞれの第２のＳＣＳＩインタフェース３３ないし３６に接続される。ＲＡＭバッファ３７ないし４０の各々はソリッドステートの装置であり約２ＭＢまでのデータのために十分な記憶場所を有する。
【００２０】
図示されるようにシステム２０は各々が関連のＳＣＳＩハイウェイを介してそれぞれの２０のＲＡＭバッファの１つに接続される２０のディスク記憶装置を含む。今日利用可能な５２０ＭＢ容量ディスク記憶装置を使用して、これはおよそ１０ＧＢのディスク記憶装置における記憶容量を提供し、これは通常のテレビ速度でおよそ１５分間の映像に対応する。
【００２１】
ビデオクリップがリアルタイムで表示されるべきとき、２５のフレームを表わすデータはディスク記憶装置から毎秒ごとに出力されなければならない。これはディスク記憶装置が少なくとも２２ＭＢｓ-1の、好ましくは約２７ＭＢｓ-1の最小連続的出力帯域幅を有することを必要とする。ＲＡＭバッファ３７ないし４０は通常６２５または５２５ライン速度（つまり少なくとも２２ＭＢｓ-1）でだいたい２秒間の映像を表わす４０ＭＢのデータの記憶を提供する。ＲＡＭバッファ３７ないし４０の各々はそれぞれのレジスタ４１ないし４４にデータを出力し、レジスタは関連のトライステートなバッファ４５ないし４８を介して単一のデータハイウェイ４９にデータを出力する。ハイウェイ４９におけるデータは１６ビットワードの形式であり、記憶システム２０が接続される編集または処理システム（図示されず）によって表示または処理するために装置から出力される前にレジスタ５０によって８ビットバイトのデータに減じられる。
【００２２】
システム２０はリクエストバス５２を介して外部処理装置（図示されず）からフレームリクエストデータを受信し、それに応答して制御バス５３に沿って制御データをディスク記憶装置２１ないし２４から出力されるべきデータの次のフレームを識別する第２のＳＣＳＩインタフェース３３ないし３６へ出力するシステムコントローラ５１によって制御される。コントローラ５１もまたＲＡＭバッファ３７ないし４０に関連する第２のＳＣＳＩインタフェース３３ないし３６の各々からリクエスト信号ＲＥＱおよび各々のトライステートなバッファ４５ないし４８へのそれぞれのイネーブル信号ＥＮを受信し、それによってハイウェイ４９へのデータの出力を制御する。
【００２３】
システム２０は外部装置によって処理するためにデータが読出され、かつ一旦外部装置によって処理されるとデータが書込まれるデータ記憶装置として使用されるよう意図される。さらなる説明のために、装置はディスク記憶装置からのデータの連続的な読出のために構成されるものとする。しかしながら装置はディスク記憶装置にデータを書込むことが可能であるようにも構成され得、書込動作は読取動作の実質的に逆であり、その場合ハイウェイ４９からの入来データはＲＡＭバッファ３７ないし４０に書込まれ続いてそこからディスク記憶装置２１ないし２４へＳＣＳＩバスおよびインタフェース２５ないし３６を介して転送されるということを心に留めておくべきである。
【００２４】
イメージデータのフレームのためのバス５２における外部装置（たとえば処理または編集システム）からのリクエストに応答して、コントローラは制御バス５３を介して２０の第２のＳＣＳＩインタフェースに必要とされるフレームを識別するフレームデータを出力する。フレームデータは第２のＳＣＳＩインタフェース３３ないし３６によってＳＣＳＩハイウェイ２９ないし３２をわたって第１ＳＣＳＩインタフェース２５ないし２８に伝えられそこでリクエストされたフレームに関するデータのディスク記憶装置における場所を識別する読取指示に変換される。ディスク記憶装置はＳＣＳＩハイウェイをわたる出力のためのリクエストされたデータを読出すことによって指示に応答する。専用のまたはビルトインのＳＣＳＩインタフェースを有するディスク記憶装置を使用することは、ディスク上でのイメージデータのアクセスおよび識別を制御するために必要とされる制御データをかなり簡略化する。公知のように、ＳＣＳＩインタフェースは入来制御データを解釈し、これをディスクを駆動しかつ所望データを正しい位置でアクセスするコマンドに変換するプロセッサを含む。各イメージフレームのためのデータは均等にかつ予め定められた態様で２０のディスク記憶装置の間で分配される。たとえば、フレームにおける第１のピクセルのためのデータはディスク記憶装置２１に記憶されてもよく、第２のピクセルのためのデータはディスク記憶装置２２に、第３のためのデータは記憶装置２３に、以下同様に記憶されてもよい。システムの動作を簡略化するために各ディスク記憶装置および関連の第１のＳＣＳＩインタフェースは、ディスク記憶装置の間で分配された各フレームのためのデータが各記憶装置の同じ場所に記憶されるよう配列される。このように、たとえばフレームにおける第１の画素のためのデータは第１のトラック、ディスク記憶装置２１の第２のプラッタの第１のセクタに記憶され得、第１のトラックに記憶される第２の画素のためのデータは第１のトラック、ディスク記憶装置２２の第２のプラッタの第１のセクタに記憶され得る。リクエストされたデータは各ディスク記憶装置２１ないし２４から読出され、かつ第１のＳＣＳＩインタフェース２５ないし２８によって関連のＳＣＳＩハイウェイ２９ないし３２に沿ってそれぞれＲＡＭバッファ３７ないし４０に関連の第２のＳＣＳＩインタフェース３３ないし３６に転送される。データは１回に１バイト（８ビット）ＳＣＳＩハイウェイに沿って転送される。各第２のＳＣＳＩインタフェース３３ないし３６はワード（２バイト）のデータを受信するまで待ち、それからリクエスト信号ＲＥＱをコントローラ５１に出力する。
【００２５】
ディスク記憶装置２１ないし２４の各々は記憶装置からのデータの出力を幾分制御する内部バッファ（図示されず）を含む。にもかかわらず、そこのプラッタの上で正しい位置に記憶装置における読出ヘッドを動かすためにかかる時間に依存してディスク記憶装置２１ないし２４からデータは不均等にかつ非同期的なバーストで転送される。ただ１つのディスク記憶装置、たとえば記憶装置２１のみをしばらくの間考察して、一度正しい位置が読出ヘッドによって到達されると、データは３ＭＢｓ-1までの平均速度で情報のバーストとして正しいプラッタから読出される。データのバーストはこのような調子で１回に１バイトＳＣＳＩハイウェイ２９をわたって第２のＳＣＳＩインタフェース３３に転送され、そこでデータワードに組立てられる。データのボトルネックを回避するために、ＳＣＳＩハイウェイ２９はディスク記憶装置２１からの情報のバーストの最大速度に少なくとも等しい速度でデータを配ることが可能でなければならない。実際ＳＣＳＩハイウェイはおよそ５ＭＢｓ-1の帯域幅を有し、したがって３ＭＢｓ-1でデータのバーストを取扱うことが可能である。ビデオデータのバーストがＳＣＳＩハイウェイをわたって伝えられていない期間の間、他のデータはハイウェイ上に伝えられ、コントローラ５１によって発生されたフレームデータを含む制御データが第２のＳＣＳＩインタフェース３３ないし３６からそれぞれの第１のＳＣＳＩインタフェース２５ないし２８に転送されるのはこの期間である。
【００２６】
ディスク記憶装置２１ないし２４とそのそれぞれの第２のＳＣＳＩインタフェース３３ないし３６との間のデータの転送は不均等かつ非同期的であるため、第２のＳＣＳＩインタフェース３３ないし３６は異なった時間にデータの２つのバイトを受取るであろうということが当業者にとって理解されるであろう。コントローラ５１は、ＳＣＳＩインタフェースによって与えられるバッファリングを使用し、かつライン５４をわたって書込ストローブ信号をＲＡＭバッファ３７ないし４０に出力する前にすべての２０の第２のインタフェースがリクエスト信号を出力するまで待つよう配列される。書込ストローブ信号はＲＡＭバッファ３７ないし４０がその各々の第２のＳＣＳＩインタフェース３３ないし３６からデータのワードを受信することを引き起こす。同時に、コントローラ５１はＲＡＭアドレスデータをＲＡＭバッファ３７ないし４０に出力し、それによって第２のＳＣＳＩインタフェース３３ないし３６からのデータはＲＡＭバッファ３７ないし４０における同じそれぞれの場所に記憶される。このプロセスはリクエストされたフレームに関するデータのすべてがディスク記憶装置２１ないし２４からＲＡＭバッファ３７ないし４０にコピーされるまで繰返される。各リクエスト信号ＲＥＱをコントローラ５１に送りかつ書込ライン５４をストローブする前にすべてのリクエストが受信されるまで待つ代わりに、このコントローラ５１の機能は、もし所望されるならば、第２のＳＣＳＩインタフェース３３ないし３６の各々とそのそれぞれのＲＡＭバッファ３７ないし４０の間の個々のサブコントローラ（図示されず）によって実現され得る。各サブコントローラは第２のＳＣＳＩインタフェースからのリクエスト信号ＲＥＱをモニタし、リクエストに応答してＲＡＭバッファの書込ラインをストローブし、ワードが第２のＳＣＳＩインタフェースからＲＡＭバッファへ転送されることを引き起こす。しかしながら、単一のコントローラ５１の配列が好まれる、なぜならすべての２０のＲＡＭバッファは共通の線をわたって同時に制御かつアドレスされるためＲＡＭバッファ３７ないし４０のアドレスおよび制御をかなり簡略化するためである。
【００２７】
ＳＣＳＩインタフェースおよびハイウェイは、このように２０のディスク記憶装置が非同期的にデータを出力し、かつそのような多大な量のディスク記憶装置および関連のインタフェースおよびハイウェイを提供することが極端に高いデータ転送速度（非同期バーストでではあるが実質的に１００ＭＢｓ-1）がディスク記憶装置とＲＡＭバッファとの間で達成されることを可能にする手段を与える。
【００２８】
リクエストされたフレームのためのデータのすべてが一旦ＲＡＭバッファ３７ないし４０に転送されると、データはそこからハイウェイ４９へ出力され得る。データは、ＲＡＭバッファ３７ないし４０から読出ストローブ信号をライン５４に印加し、一方で同時に記憶装置の各々における同じ位置をアドレスすることによって出力される。これはデータの１つの記憶されたワードがＲＡＭバッファ３７ないし４０の各々からそれぞれのレジスタ４１ないし４４に出力されることを引き起こす。レジスタ４１ないし４４の各々は単一のデータワードを保持し、ワードは、トライステートなバッファ４５ないし４８の各々が順次能動化されるにつれてそこから出力される。各トライステートなバッファ４５ないし４８はそれぞれのレジスタからハイウェイ４９へのデータワードの出力のために個々に能動化される。これは各レジスタに関して発生し、リクエストされたフレームに関するデータのすべてがハイウェイ４９に出力されるまで繰返される。データは約４０ＭＢｓ-1の実質的に連続的な速度でハイウェイをわたって転送される程度の急速な連続でＲＡＭバッファ３７ないし４０からハイウェイ４９へ転送される。明らかに、これは通常テレビ速度に必要とされる２７ＭＢｓ-1の帯域幅を上回っており、２つの並列転送ディスク記憶装置を使用して利用可能な３０ＭＢｓ-1をも上回っている。並列転送ディスク記憶装置に関して単に２つ以上のシステムを並列に置くことによってより高速な速度が達成され得る。
【００２９】
また、より多数のディスク記憶装置、ＳＣＳＩインタフェースおよびハイウェイ、ならびにＲＡＭバッファが、より高いデータ転送速度を達成するためにシステム２０において使用されてもよい。ディスクからのデータの読出は非同期的であり、したがって多大な量のディスクドライブおよび関連の回路を収容するためにシステムを拡張するのは困難ではない。
【００３０】
１フレームに関するデータがＲＡＭバッファ３７ないし４０から出力される一方で、別のフレームを表わすデータのためのリクエストがバス５２を介してコントローラ５１に入力され得、それに応答してコントローラ５１は新しいフレームデータをディスク記憶装置２１ないし２４のＳＣＳＩインタフェース２５ないし２８に出力する。この方法で、ディスク記憶装置２１ないし２４はＲＡＭバッファ３７ないし４０が準備できるとすぐに新しいデータを出力し始めるよう準備される。システムのスピードは１つのポートがそれぞれの第２のＳＣＳＩインタフェース３３ないし３６からのデータの書込に使用され、一方で他方のポートがそれぞれのレジスタ４１ないし４４のためのデータの読出のために使用される２つのポートＲＡＭ装置を使用することによってさらに増大され得る。ＲＡＭバッファの一方のポートからのデータの読出および他方のポートからのデータの書込は独立して発生し、新しいデータを収容するべき利用可能なスペースがＲＡＭバッファに存在する限りデータの読出および書込は同時に起こり得る。
【００３１】
データがディスク記憶装置とＲＡＭバッファとの間の２０の並列ＳＣＳＩハイウェイをわたって転送される（１００ＭＢｓ-1に至る）高データ速度は、システム２０がフレームランダムアクセス記憶装置として扱われることを可能化する。つまり、ディスク記憶装置２１ないし２４に記憶されたデータのいかなるフレームもデータの別のフレームよりも迅速にアクセスされ得る。並列ＳＣＳＩハイウェイにおける高データ速度は、データがハイウェイ４９におけるシステムから出力される４０ＭＢｓ-1の速度を上回っており、ゆえにディスク記憶装置におけるヘッドの位置決めによって引き起こされるいかなる遅延もハイウェイ４９上のデータ速度に影響を及ぼさない。ランダムアクセスフレーム記憶装置としてシステム２０は編集システムにおける使用に適する。
【００３２】
高速度の連続的データの転送があるシステムにおいてデータエラーが発生するとき問題が生じ得る、なぜなら不正確なデータを戻ってチェックすることは全くまたはまずデータ転送を停止させることなくはしばしば不可能であるからである。明らかにこれはデータがビデオ画像の表示のために出力される場合受容不可能である。ハミングコード化方法（Hamming coding method)のようなフォワードエラー訂正技術は公知であり、そこではエラーが検出され訂正され得るように余分のビットがデータに付加される。しかしながら、ハミングコード化方法は高レベルの冗長性をデータに導入し、たとえば４つのエラーチェッキングビットが１６（２4 ）のビットワードに必要とされる。
ディスク記憶装置は今日データがプラッタから読出されるときデータにおけるエラーをチェックする周期的な冗長性チェッキング（ＣＲＣ）技術を使用する内部回路を備える。この内部エラーチェッキングは普通大変優れており、データを記憶装置から読出す間エラーの指示を提供するために信頼され得る。システム２０は各ディスク記憶装置においてこのビルトインエラーチェッキングを利用するため、およびこのように検出されたエラーをデータがシステムから出力される前に訂正するためにエラー訂正技術を使用するために修正され得る。このように、図２に示されるシステム２０はワードがディスク記憶装置へ書込まれかつそれから読出されるときデータワードのグループに与えられる排他的論理和演算に基づいてエラー訂正をするのに活用するために修正され得る。排他的論理和演算は単に１つの不正確なデータのビットを検出し得るが、１回に１個以上のディスクが誤りのあるデータを与えることはなさそうである。さらに、ＳＣＳＩインタフェースは信頼可能なためシステムにおける他のところからのデータにいずれかのエラーが導入されることもなさそうである。したがって、大抵の状況下で単一のビットエラー訂正技術で十分である。システム２０に対する修正は添付の図面の図３に示される。
【００３３】
図３を参照して、図２のシステム２０に多くの点で類似したシステム２０´の一部が示される。図３において、システム２０の部分と同じシステム２０´の部分は同じ符号で示される。システム２０´は２０のディスク記憶装置を含み、その２つが示される。図３に示されるように、各ディスク記憶装置２１、２４はそれぞれＳＣＳＩインタフェース２５、２８、ＳＣＳＩハイウェイ２９、３２およびそれぞれのＲＡＭバッファ３７、４０にインタフェースする第２のＳＣＳＩインタフェース３３、３６を有する。各ＲＡＭバッファ３７、４０からのデータはそれぞれのレジスタ４１、４４およびトライステートバッファ４５、４８を介してデータハイウェイに出力される。
【００３４】
システム２０´において、例えば最後のディスク記憶装置２４のようなディスク記憶装置の１つがイメージデータを記憶するために利用されず、代わりに、イメージデータがディスク記憶装置における記憶のために入力されるとき、イメージデータの組からパリティ発生器５５によって発生される派ああありティデータを記憶するために使用される。レジスタ５０からの入来１６ビットワードのデータはパリティ発生器５５に入力され、そこでそれらは排他的論理和演算において逐次的に処理され、１６ビットのパリティワードを発生する。受信されたデータワードは、それから第１の１９のディスク記憶装置のそれぞれにおいて記憶するために出力され、新しく発生されたパリティワードは２０番目のディスク記憶装置２４に記憶される。公知のように、複数ビットに排他的論理和演算を適用すると偶数パリティに対応する１ビットのデータを発生する（論理１の入力が偶数のとき論理０、および論理０の入力が奇数のとき論理１）。この動作は１９の入来ワードの各組のためにすべての入来データがディスク記憶装置に記憶されるまで繰返される。このように１９にディスク記憶装置は入来イメージデータを記憶するために使用され、残りの２０番目のディスク記憶装置は発生されたパリティデータを記憶するために使用される。このようにエラーチェッキングまたはパリティデータはシステムの記憶容量を２０分の１または５％だけ減じる。
【００３５】
エラーがデータ読出の間にディスク自体のエラーチェッキングファシリティによって検出されると、どのディスクうえにどのデータがエラーを含むかを示す信号が、制御バス５３を介してコントローラ５１へ送られる。コントローラ５１は、この情報に応答して、レジスタ４１ないし４４が読出される、より厳密にいうとトライステートなバッファ４５ないし４８が能動化される順序を修正し、それによって誤りのあるデータワードが対応するパリティワードで置換えられる。このようにもし第３のディスクからのデータが不良であるとわかると、データは通常どおり第１および第２のレジスタから読出される。第３のレジスタは無視され、代わりに２０番目のレジスタのためのバッファの能動化は、次に第４のレジスタそして第５以下同様１９番目までのレジスタのためのバッファまで戻る。
【００３６】
このようにレジスタ４１ないし４４から出力されたデータはハイウェイ４９を介してデータ再生装置５６および遅延シフトレジスタ５７に入力される。データ再生器５６はハイウェイ４９から受信されたデータに対してパリティ発生器５５によって実行されたのと同様のビット様の排他的論理和演算を実行する。排他的論理和演算を良好なデータの１８ワードに対して関連のパリティワードとともに実行する効果は、データの欠落したワードと同様出力ワードを発生することである。データワードはパリティワードが到達されるまで遅延シフトレジスタ５７から順に出力される。パリティワードは廃棄され、データ再生器５６から再生された欠落データワードはデータのシーケンスにおける正しい位置に出力される。遅延シフトレジスタ５７はシステムからのデータの出力を遅延するために含まれ、一方でデータ再生器５６は欠落データを計算する。遅延シフトレジスタ５７はハイウェイにおいて１９のワードのデータの伝送に対応するハイウェイ４９に遅延を導入する。エラーが検出されないとき、データは単純にレジスタ５０に遅延シフトレジスタ５７を介して変更されずに出力される。
【００３７】
以上のように好ましい実施例を参照してこの発明を説明してきたが、問題の実施例は例示的なものであり、修正および変更は前掲の特許請求の範囲およびその均等なものに説明されたこの発明の精神および範囲から逸脱することなく行なわれ得る。
【図面の簡単な説明】
【図１】並列転送ディスク記憶装置の概略図である。
【図２】この発明を実現するシステムの機能ブロック図である。
【図３】図２のシステムのエラー訂正バージョンを示す機能ブロック図である。
【符号の説明】
２０  データ記憶システム
２１  ディスク記憶装置
２２  ディスク記憶装置
２３  ディスク記憶装置
２４  ディスク記憶装置
２５  ＳＣＳＩインタフェース
２６  ＳＣＳＩインタフェース
２７  ＳＣＳＩインタフェース
２８  ＳＣＳＩインタフェース
２９  ＳＣＳＩハイウェイ
３３  第２のＳＣＳＩインタフェース
３７  ＲＡＭバッファ
【図１】
0003657283.tif 000002
【図２】
0003657283.tif 000003
【図３】
0003657283.tif 000004