(57)【特許請求の範囲】
【請求項１】
ノーマリィ・オフで自己ターン・オフ機能を持つ第１の可制御スイッチング手段の駆動信号入力用に対を成す制御電極、主電極を制御電極ｃｅ１、主電極ｍｅ１と呼び、制御電極ｃｅ１・主電極ｍｅ１間の順バイアス電圧極性をプラスとし、ノーマリィ・オフで自己ターン・オフ機能を持つ第２の可制御スイッチング手段の駆動信号入力用に対を成す制御電極、主電極を制御電極ｃｅ２、主電極ｍｅ２と呼び、制御電極ｃｅ２・主電極ｍｅ２間の順バイアス電圧極性をマイナスとしなときに、
主電極ｍｅ１から主電極ｍｅ２へ向かって第１、第２の非可制御スイッチング手段を直列接続し、
主電極ｍｅ１から制御電極ｃｅ２へ向かって第３の非可制御スイッチング手段を接続し、
制御電極ｃｅ１から主電極ｍｅ２へ向かって第４の非可制御スイッチング手段を接続したことを特徴とする切換えスイッチング手段。
【請求項２】
主電極ｍｅ１から制御電極ｃｅ１へ向かって第１の定電圧手段を接続し、
制御電極ｃｅ２から主電極ｍｅ２へ向かって第２の定電圧手段を接続し、
制御電極ｃｅ１と制御電極ｃｅ２を接続し、
前記第３、第４の非可制御スイッチング手段を取り外し、
前記第１の定電圧手段が前記第３の非可制御スイッチング手段の役割を果たし、
前記第２の定電圧手段が前記第４の非可制御スイッチング手段の役割を果たすことを特徴とする請求項１記載の切換えスイッチング手段。
【請求項３】
「請求項１又は２記載の切換えスイッチング手段において前記第１、第２の可制御スイッチング手段に逆阻止型を用いた１方向性切換えスイッチング手段」２つを逆並列接続し、
前記第１、第２の非可制御スイッチング手段の接続点同士を接続したことを特徴とする双方向性切換えスイッチング手段。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、２つの可制御スイッチング手段の直列接続によって構成した、切換えスイッチ機能を持つ切換えスイッチング手段において、それら可制御スイッチング手段の同時オンを阻止したり、あるいは、同時オンによって両可制御スイッチング手段を流れる短絡電流を低減したり、できる切換えスイッチング手段に関する。尚、この切換えスイッチング手段を応用すれば１方向性切換えスイッチング手段、双方向性切換えスイッチング手段およびブリッジ接続型スイッチング手段を構成できる。もちろん、これらの切換えスイッチング手段を３端子スイッチング手段あるいは２端子スイッチング手段などとして利用することもできる。
【０００２】
【背景技術】
従来技術として、短絡防止のために同時オン防止機能を持つ切換えスイッチング手段を図２〜図３に示す。図２の切換えスイッチング手段ではトランジスタ１がオンのとき端子２１はプラス電源線もしくは端子２０に接続され、トランジスタ７がオンのとき端子２１はグランド線もしくは端子２２に接続され、トランジスタ１、７が共にオフのときが有れば端子２１はフローティング状態になる。ただし、トランジスタ１がオンのときトランジスタ７がターン・オンするとトランジスタ１は強制的にターン・オフさせられる。また、端子２０〜２２等は説明する上で便宜上示したが実際には使用回路中に存在しない場合が多い。さらに、トランジスタ１もしくは７がＭＯＳ・ＦＥＴ、ＩＧＢＴ、ノーマリィ・オフ型ＳＩＴ、ＧＴＯサイリスタもしくはノーマリィ・オフ型ＳＩサイリスタ等の様に異種のノーマリィ・オフで自己ターン・オフ機能（＝自己消弧機能）を持つ可制御スイッチング手段の場合も有る。
【０００３】
図２の切換えスイッチング手段には、部品点数が少なく構成が簡単である、という利点が有り、トランジスタ７がオンの間トランジスタ１のターン・オンが阻止されるため両トランジスタの同時オンが阻止されたり、あるいは、その同時オンによって流れる電源短絡電流が低減されたりする、という利点が有る。また、トランジスタ７をターン・オンさせた時トランジスタ１のターン・オフが遅れても、両トランジスタを流れる電源短絡電流がダイオード１７に生じる電圧降下（順電圧）がトランジスタ１を逆バイアスし、そのターン・オフを促進するので、トランジスタ１のターン・オフのスイッチング速度が速い、という利点が有る。
参考：実開昭４７−１４０５２号、      特開昭５５−３２５９号、
特開昭５５−１４６１８号、      特開昭５５−１３６７２７号、
特開昭５７−１０３４３１号、    特開昭５８−２１９１９号、
特開昭５８−２１８２２４号、    特開昭５９−１５３２７〜８号。
【０００４】
しかしながら、トランジスタ１がオンの間トランジスタ７のターン・オンは阻止されないため、トランジスタ１のターン・オフが遅れると、トランジスタ１、ダイオード１７及びトランジスタ７に電源短絡電流が流れてしまい、『両可制御スイッチング手段〈トランジスタ１、７）の同時オン防止機能は半分で不完全である』という第１の問題点が有る。
（第１の問題点）
【０００５】
一方、図３の切換えスイッチング手段ではトランジスタ１がオンの間トランジスタ８がトランジスタ６のターン・オンを阻止し、トランジスタ６がオンの間トランジスタ９がトランジスタ１のターン・オンを阻止するので、トランジスタ１、６の同時オン防止機能は両方有り完全である。そのためにトランジスタ１、８とダイオード４等がトランジスタ１のオン・オフ検出回路を構成し、トランジスタ６、９とダイオード３等がトランジスタ６のオン・オフ検出回路を構成する。
参考：特開昭５８−８１３３２号、      特願昭６２−５００８３１号。
【０００６】
しかしながら、『部品点数が多く、構成が複雑である』という第２の問題点が有る。
（第２の問題点）
【０００７】
また、図３の切換えスイッチング手段ではオン・オフ検出の為にトランジスタ６、９の両エミッタ間とトランジスタ８、１の両エミッタ間それぞれに直流電圧を印加する必要が有るので、必ず『同時オン防止の為にオン・オフ検出用の直流電源が必要である』という第３の問題点が有る。
（第３の問題点）
【０００８】
それから、図３の切換えスイッチング手段ではどちらの可制御スイッチング手段（トランジスタ１、６）とも「使用する制御電極と駆動信号入力用に対を成す主電極」（例：エミッタ電極、ソース電極、カノード・ゲート電極に対するカソード電極、アノード・ゲート電極に対するアノード電極。）を接地する形式の切換えスイッチング手段である。例えば、両方の可制御スイッチング手段の「使用する制御電極と駆動信号入力用に対を成さない主電極」（例：コレクタ電極、ドレイン電極、カノード・ゲート電極に対するアノード電極、アノード・ゲート電極に対するカソード電極。）を接地する形式の切換えスイッチング手段が有れば選択肢が増えて便利である。
従って、『両方の可制御スイッチング手段の「使用する制御電極と駆動信号入力用に対を成さない主電極」を接地する形式の切換えスイッチング手段が望まれる』という第４の問題点が有る。      （第４の問題点）
尚、上記「使用する制御電極」と限定する理由は、例えばカソード・ゲート電極とアノード・ゲート電極を持つ４端子サイリスタの様に複数の制御電極を持つ可制御スイッチング手段の場合、「使用しない制御電極」が有る、からである。
【０００９】
そして、図２、図３の各切換えスイッチング手段や他の切換えスイッチング手段などでは最近の回路周波数の高周波数化に伴い『スイッチング速度を速くしたい』という第５の問題点が常に有る。    （第５の問題点）
例えば、図２の切換えスイッチング手段では前述した通り電源短絡電流による逆バイアス効果によりトランジスタ１のターン・オフのスイッチング速度は速くなるけれども、トランジスタ７のターン・オフのスイッチング速度は同様の作用は働かず、そのままでは速くならない。図３の切換えスイッチング手段などでもトランジスタ１、６について同じ事が言える。
【００１０】
ついでながら、図４〜図１２の各切換えスイッチング手段は図３の切換えスイッチング手段を利用したＣＭＯＳやＣＢｉ−ＣＭＯＳの論理回路である。また、図１１、図１２の各切換えスイッチング手段では４つの電源線Ｖ１〜Ｖ４は番号順にその電位は高くなるが、電源線Ｖ１、Ｖ２が同電位あるいは電源線Ｖ３、Ｖ４が同電位である場合も有る。さらに、図３の切換えスイッチング手段においてトランジスタ９のエミッタと抵抗２６のエミッタ側をグランド線に接続せず、図１１、図１２の各切換えスイッチング手段の様にグランド線より電位が低い電源線に接続する場合も有る。同様にトランジスタ８のエミッタと抵抗２３のエミッタ側もプラスＶ電源線より電位が高い電源線に接続する場合も有る。この様な事は図４〜図１０の各切換えスイッチング手段についても同様である。
【００１１】
【発明の目的】
そこで、本発明は『前述した第１〜第５の各問題点を解決する』つまり『同時オン防止機能が両方有り完全で』、『部品点数が少なく、構成が簡単であり』、『同時オン防止の為にオン・オフ検出用の直流電源手段が要らない』、『両方の可制御スイッチング手段の「使用する制御電極と駆動信号入力用に対を成さない主電極」を接地する形式である』、『オフ制御の仕方によりスイッチング速度が速くなる』切換えスイッチング手段を提供することを目的としている。
【００１２】
【発明の開示】
即ち、本発明は、ノーマリィ・オフで自己ターン・オフ機能を持つ第１の可制御スイッチング手段の駆動信号入力用に対を成す制御電極、主電極を制御電極ｃｅ１、主電極ｍｅ１と呼び、制御電極ｃｅ１・主電極ｍｅ１間の順バイアス電圧極牲をプラスとし、ノーマリィ・オフで自己ターン・オフ機能を持つ第２の可制御スイッチング手段の駆動信号入力用に対を成す制御電極、主電極を制御電極ｃｅ２、主電極ｍｅ２と呼び、制御電極ｃｅ２・主電極ｍｅ２間の順バイアス電圧極性をマイナスとしたときに、
主電極ｍｅ１から主電極ｍｅ２へ向かって第１、第２の非可制御スイッチング手段を直列接続し、
主電極ｍｅ１から制御電極ｃｅ２へ向かって第３の非可制御スイッチング手段を接続し、
制御電極ｃｅ１から主電極ｍｅ２へ向かって第４の非可制御スイッチング手段を接続しな切換えスイッチング手段である。
【００１３】
このことによって、前記第１の可制御スイッチング手段がオンである限り、前記第１の可制御スイッチング手段が前記第３の非可制御スイッチング手段を介して制御電極ｃｅ２の電位を持ち上げるので、前記第２の可制御スイッチング手段のターン・オンは阻止される。一方、前記第２の可制御スイッチング手段がオンである限り、前記第２の可制御スイッチング手段が前記第４の非可制御スイッチング手段を介して制御電極ｃｅ１の電位を引き下げるので、前記第１の可制御スイッチング手段のターン・オンは阻止される。その結果、前記第１、第２の可制御スイッチング手段の同時オンはどちらのオン時にも阻止される。
万が一、前記第１、第２の可制御スイッチング手段が同時オンし掛かっても、両方を流れる短絡電流が前記第１、第２の非可制御スイッチング手段にも流れてこれらに電圧降下（両順電圧の相）を生じるので、両順電圧の和が、前記第３の非可制御スイッチング手段を介して前記第２の可制御スイッチング手段を逆バイアスしてそのターン・オンを阻止し、同時に前記第４の非可制御スイッチング手段を介して前記第１の可制制御スイッチング手段を逆バイアスしてそのターン・オンを阻止する。その結果、その短絡電流は自動的に制限され、小さくなる。
そんな訳で、図２の切換えスイッチング手段と違って『同時オン防止機能は両方有り完全なものとなる』という第１の効果が本発明に有る。
（第１の効果）
【００１４】
また、『その部品点数は６個と少なく、しかも構成が簡単である』という第２の効果が本発明に有る。（第２の効果）
さらに、前記構成には直流電源が無いため『同時オン防止の為にオン・オフ検出用の直流電源が要らない』という第３の効果が本発明に有る。
（第３の効果）
それから、上記切換えスイッチング手段に電源を接続する場合、主電極ｍｅ１、主電極ｍｅ２に電源を接続せず、『どちらの可制御スイッチング手段も、使用する制御電極と駆動信号入力用に対を成さない主電極を接地する形式である』という第４の効果が本発明に有る。
（第４の効果）
【００１５】
その結果、その様な接地形式のため制御電極ｃｅ１の電位をマイナス電位方向に引っ張って前記第１の可制御スイッチング手段をオフ制御する場合、その主電流が前述した図２のトランジスタ１の時と同様に逆バイアス電流となって主電極ｍｅ１・制御電極ｃｅ１間に流れ込んでこれを逆バイアスするので、前記第１の可制御スイッチング手段のターン・オフのスイッチング速度は速まる。
このとき前記第１の可制御スイッチング手段が前記第２の可制御スイッチング手段のターン・オンを阻止していれば、前記第１の可制御スイッチング手段のターン・オフ高速化により前記第２の可制御スイッチング手段のターン・オンのスイッチング速度も速まる。ただし、その逆バイアス電流は前記第１の可制御スイッチング手段とそのオフ制御するオフ制御手段に流れる短絡電流であるから、図２の切換えスイッチング手段の様に主スイッチング手段２つ（トランジスタ１、７）を流れる短絡電流よりは小さくなるのが普通である。
【００１６】
その反対に制御電極ｃｅ２の電位をプラス電位方向に引っ張って前記第２の可制御スイッチング手段をオフ制御する場合、その主電流が同様に逆バイアス電流となって制御電極ｃｅ２・主電極ｍｅ２間に流れ込みこれを逆バイアスするので、前記第２の可制御スイッチング手段のターン・オフのスイッチング速度は速まる。このとき前記第２の可制御スイッチング手段が前記第１の可制御スイッチング手段のターン・オンを阻止していれば、前記第２の可制御スイッチング手段のターン・オフ高速化により前記第１の可制御スイッチング手段のターン・オンのスイッチング速度も速まる。
これらの様にオフ制御する場合、結局『全体のスイッチング速度が速い』すなわち『オフ制御の仕方によりスイッチング速度が速くなる』という第５の効果が本発明に有る。（第５の効果）
【００１７】
本発明が請求項２記載の切換えスイッチング手段に対応する場合、制御電極ｃｅ１と制御電極ｃｅ２が接続され、前記第３の非可制御スイッチング手段の代わりに前記第１の定電圧手段が使用され、前記第４の非可制御スイッチング手段の代わりに前記第２の定電圧手段が使用されており、前記第１、第２の定電圧手段それぞれが前記第３、第４の非可制御スイッチング手段の各役割を果たす。
つまり、前述（段落番号００１３）と同様に、前記第１の可制御スイッチング手段がオンである限り、前記第１の可制御スイッチング手段が前記第１の定電圧手段を介して両制御電極の電位を持ち上げるので、前記第２の可制御スイッチング手段のターン・オンは阻止される。一方、前記第２の可制御スイッチング手段がオンである限り、前記第２の可制御スイッチング手段が前記第２の定電圧手段を介して両制御電極の電位を引き下げるので、前記第１の可制御スイッチング手段のターン・オンは阻止される。その結果、前記第１、第２の可制御スイッチング手段の同時オンはどちらのオン時にも阻止される。
そして、万が一、前記第１、第２の可制御スイッチング手段が同時オンし掛かっても、両方を流れる短絡電流が前記第１、第２の非可制御スイッチング手段にも流れてこれらに電圧降下（両順電圧の和）を生じるので、両順電圧の和が、前記第１の定電圧手段を介して前記第２の可制御スイッチング手段を逆バイアスしてそのターン・オンを阻止し、同時に前記第２の定電圧手段を介して前記第１の可制制御スイッチング手段を逆バイアスしてそのターン・オンを阻止する。その結果、その短絡電流は自動的に制限され、小さくなる。従って、図２の切換えスイッチング手段と違って『同時オン防止機能は両方有り完全なものとなる』という効果が本発明の請求項２記載の切換えスイッチング手段にも有る。
【００１８】
【発明を実施するための最良の形態】
本発明をより詳細に説明する為に以下添付図面に従ってこれを説明する。図１に本発明の実施例を示す。次の通りそれぞれが前述の各構成要素に相当する。
ａ）  トランジスタ１、６が前述の第１、第２の可制御スイッチング手段に。
ｂ）  ダイオード３、４、２、５が前述の第１〜第４の非可制御スイッチング手段に。
ｃ）  トランジスタ１のベース電極、エミッタ電極が前述の制御電極ｃｅ１、主電極ｍｅ１に。
ｄ）  トランジスタ６のベース電極、エミッタ電極が前述の制御電極ｃｅ２、主電極ｍｅ２に。
【００１９】
その動作は次の通りである。トランジスタ１がオンである限りトランジスタ１がダイオード２を介してトランジスタ６のベース電位を持ち上げるので、トランジスタ６のターン・オンは阻止される。一方、トランジスタ６がオンである限りトランジスタ６がダイオード５を介してトランジスタ１のベース電位を引き下げるので、トランジスタ１のターン・オンは阻止される。
また、仮に、トランジスタ１、６が同時にターン・オンしようとしても、トランジスタ１、ダイオード３、４及びトランジスタ６を流れ始める短絡電流がダイオード３、４に電圧降下を生じ、両順電圧の和がダイオード５を介してトランジスタ１のエミッタ接合（ベース・エミッタ間ＰＮ接合）に、そして、ダイオード２を介してトランジスタ６のエミッタ接合に、それぞれ印加される。その結果、トランジスタ１、６は同時に逆バイアスされ、同時ターン・オンは阻止される。
【００２０】
尚、ダイオード１６が有ればトランジスタ１とダイオード１６は逆阻止型の可制御スイッチング手段を構成し、ダイオード１９が有ればトランジスタ６とダイオード１９は逆阻止型の可制御スイッチング手段を構成する。
【００２１】
図１３〜図１６の各図に他の非可制御スイッチング手段の例を１つずつ示す。本発明の各実施例において各ダイオードの代わりに非可制御スイッチング手段としてこれらを１つずつ図２０の実施例の様に使うことができる。他にもコレクタとゲートを接続した逆阻止型ＩＧＢＴ、アノードとゲートを接続した逆阻止型サイリスタ、逆印加電圧がそのツェナー電圧より小さい場合ツェナー・ダイオード等が有る。
【００２２】
図１７〜図２１の各図に本発明の実施例を１つずつ示す。図１７の実施例はＭＯＳ・ＦＥＴを使った切換えスイッチング手段である。図１８の実施例はＩＧＢＴを使った切換えスイッチング手段である。図１９の実施例はＧＴＯサイリスタを使った切換えスイッチング手段である。各ＧＴＯサイリスタに大きな逆バイアス電圧が必要な場合ダイオード３、４に順電圧の大きなダイオードを使うか、複数のダイオードの直列回路を使えば良い。図２０の実施例はＭＯＳ・ＦＥＴを使った切換えスイッチング手段で、前述した通り図１３〜図１６の各非可制御スイッチング手段を使っている。
【００２３】
図２１の実施例はＭＯＳ・ＦＥＴとバイポーラ・トランジスタをカスケード接続したものを使った切換えスイッチング手段である。ダイオード１０２、１０５が接続されていれば、トランジスタ１がオンの間トランジスタ１がトランジスタ６のベース電位とトランジスタ２８のゲート電位を持ち上げ、トランジスタ６、２８のターン・オンを阻止し、が接続されていれば、トランジスタ６がオンの間トランジスタ６がトランジスタ１のベース電位とトランジスタ２７のゲート電位を引き下げ、トランジスタ１、２７のターン・オンを阻止する。
【００２４】
図２１の実施例において、電源線を節約する等のなめに電位Ｖ４、Ｖ３が同電位で、電位Ｖ２、Ｖ１が同電位の場合もある。あるいは、電位Ｖ４が電位Ｖ３より高く、電位Ｖ１が電位Ｖ２より低くて、トランジスタ１、６それぞれに充分なベース順ハイアス電圧を供給し、各オン電圧を小さくする場合もある。または、電位Ｖ４が電位Ｖ３より低く、電位Ｖ１が電位Ｖ２より高くて、出力電圧の立上り、立下りを鋭くする場合もある。この場合、切換えスイッチング手段の負荷が容量性だと、その充電電圧を低くしてエネルギーを節約することもできる。
【００２５】
図２２〜図３１の各図に論理回路を構成する本発明の実施例を１つずつ示す。図２２の実施例は図１の実施例を利用したＣＢｉ−ＣＭＯＳのインバータ回路である。図２３の実施例は図１の実施例を利用したＣＢｉ−ＣＭＯＳのＮＡＮＤ回路である。図２４の実施例は図１の実施例を利用したＣＢｉ−ＣＭＯＳのＮＯＲ回路である。図２５の実施例は図１の実施例を利用したバッファー回路である。図２６の実施例は図１の実施例を利用したＣＢｉ−ＣＭＯＳのＯＲ回路である。図２７の実施例は図１の実施例を利用したＣＢｉ−ＣＭＯＳのＡＮＤ回路である。図２８の実施例は図２２の実施例において４つのダイオードを使って１組のＣＭＯＳを無くしたＣＢｉ−ＣＭＯＳのインバータ回路である。図２９の実施例は同じくバッファー回路である。図３０の実施例は図２２の実施例において１つのダイオードを使って１組のＣＭＯＳを無くしたＣＢｉ−ＣＭＯＳのインバータ回路てある。図３１の実施例は同じくバッファーである。
（参考：特開平２−１５３６１８号の図６２、図６３、図７６）
【００２６】
尚、図２２〜図２４、図２８、図３０の各実施例では各Ｐチャネル型ＭＯＳ・ＦＥＴのドレイン電位と各ＮＰＮトランジスタのコレクタ電位を同電位にしているけれども、図２１の実施例のところで説明しな様に各ドレイン電位を各コレクタ電位より高くする場合も有るし、低くする場合も有る。同様に各Ｎチャネル型ＭＯＳ・ＦＥＴのドレイン電位と各ＰＮＰトランジスタのコレクタ電位の関係についても同じ様な事が言える。同様に図２５〜図２７、図２９、図３１の各実施例においても電位Ｖ４、Ｖ３の関係についても、そして、電位Ｖ２、Ｖ１の関係についても同じ様な事が言える。
【００２７】
図３２〜図３３の各実施例は請求項３記載の双方向性切換えスイッチング手段などに対応する。図３４〜図３５両図に示す実施例は「駆動回路を持つ一方向性の切換えスイッチング手段」で、そして、両図中の各ＩＧＢＴが逆阻止型ならば、点線で示す各ダイオードは要らない。図３６〜図３９の四図に示す実施例は請求項３記載の双方向性切換えスイッチング手段などに対応し、駆動回路を持つ。図３８〜図３９の二図に示す駆動回路の代わりに図４０〜図４１の二図に示す駆動回路あるいは図４２〜図４３の二図に示す駆動回路を用いても良い。図４４の実施例はブリッジ接続型スイッチング手段を構成し、ＩＧＢＴを使っている。
【００２８】
図４５〜図７０の各図に１つずつ示す本発明の実施例は請求項２記載の切換えスイッチング手段に対応する。図４５の実施例は、ダイオード１７、１８を接続した図１の実施例においてトランジスタ１、６の両ベースを接続し、だぶったダイオード１７、２を１つにまとめ、だぶったダイオード１８、５を１つにまとめた切換えスイッチング手段である。図４５のダイオード１７、１８は請求項２記載中の第１、第２の定電圧手段に相当するが、当然の事ながらダイオード１７、１８の代わりにトランジスタ１、６の各順バイアスを邪魔しないならどんな定電圧手段（例：ツェナー・ダイオード、双方向性定電圧手段。）でも構わない。
【００２９】
図４６の実施例の同時オン防止機能について説明する。いま仮に端子２９の電位がプラス電源線の電位にあってトランジスタ１がオンとする。そして、端子２９の電位をスイッチング手段によってマイナス電源線の電位に引き下げて、オン、オフの切換えを行うとする。もし、トランジスタ１のターン・オフが遅れると、小さな電源短絡電流がトランジスタ１、ダイオード１７、端子２９及び上記スイッチング手段を経て流れる。その電源短絡電流がダイオード１７に生じる電圧降下（順電圧）がトランジスタ１に対してベース逆バイアス電圧となって印加されるので、トランジスタ１のオフ制御が強化され、そのターン・オフは速まる。
ここで、大事な事は、その電源短絡電流はトランジスタ１からダイオード３、４及びトランジスタ６のエミッタ接合（ベース・エミッタ間ＰＮ接合）を経て端子２９へ流れるよりもダイオード１７を経て流れる方が電圧降下の面から断然流れ易い、ことである。その結果、トランジスタ１、６両方を流れる電源短絡電流は無く、トランジスタ１、６両方による電源短絡は起きない。
【００３０】
また、図４６の切換えスイッチング手段の負荷が容量性の場合に、トランジスタ１がターン・オフする間にその充電電流もしくは放電電流がダイオード４とトランジスタ６を介して流れても、ダイオード４のアノード電位は端子２９の電位よりトランジスタ６のエミッタ接合の順電圧とダイオード４の順電圧の和に相当する電圧分高く、ダイオード１７のアノード電位は端子２９の電位よりダイオード１７の順電圧分高いだけなので、ダイオード４のアノード電位はダイオード１７のアノード電位より高い。このため、ダイオード３はオフだから、結局、電源短絡電流はトランジスタ１、６両方を流れることは無い。同様にトランジスタ６のターン・オフ時についても同じ事が言える。こういう同時オン防止機能が図４５〜図７０の各実施例に有る。
【００３１】
図５３の実施例は図４６の実施例を利用したＣＢｉ−ＣＭＯＳのインバータ回路である。図５４の実施例は図４６の実施例を利用したＣＢｉ−ＣＭＯＳのＮＯＲ回路である。図５５の実施例は図４６の実施例を利用したＣＢｉ−ＣＭＯＳのＮＡＮＤ回路である。図５６の実施例は図４６の実施例を利用したＣＢｉ−ＣＭＯＳのバッファー回路である。図５７の実施例は図４６の実施例を利用したＣＢｉ−ＣＭＯＳのＡＮＤ回路である。図５８の実施例は図４６の実施例を利用したＣＢｉ−ＣＭＯＳのＯＲ回路である。
【００３２】
尚、図５３〜図５５の各実施例では各Ｐチャネル型ＭＯＳ・ＦＥＴのドレイン電位と各ＮＰＮトランジスタのコレクタ電位を同電位にしているけれども、上述した通り各ドレイン電位が各コレクタ電位より高くする場合も有るし、低くする場合も有る。同様に各Ｎチャネル型ＭＯＳ・ＦＥＴのドレイン電位と各ＰＮＰトランジスタのコレクタ電位を同電位についても同じ様な事が言える。同様に図５６〜図５８の各実施例においても電位Ｖ４、Ｖ３についても、そして、電位Ｖ２、Ｖ１についても同じ様な事が言える。
【００３３】
図５９〜図６６の各実施例は直に各種の論理回路を構成するので、『入力から出力までの遅延時間が短くなる』という利点が有る。各Ｐチャネル型ＭＯＳ・ＦＥＴの代わりにＰチャネル型ＩＧＢＴで１つずつ置き換えても良いし、各Ｎチャネル型ＭＯＳ・ＦＥＴの代わりにＮチャネル型ＩＧＢＴで１つずつ置き換えても良い。各Ｐチャネル型、各Ｎチャネル型とも置き換えると、出力電流容量とオン電圧の面で都合が良い。ついでに各ダイオードをコレクタとゲートを接続した、オン・オフきい値の低い逆阻止型ＩＧＢＴで１つずつ置き換えればＩＣ化の面で都合が良くなる。図６７〜図７０の各実施例も可能である。
【００３４】
図７１の実施例は本発明の切換えスイッチング手段を利用して共振型インバータ装置（電力変換装置の一種）を構成したものである。
【００３５】
最後に、以下の事を補足する。
（Ａ）本発明の各実施例では前述の第１〜第２の可制御スイッチング手段として組み合わせる可制御スイッチング手段は同じ種類の可制御スイッチング手段に限定されない。異なる種類の可制御スイッチング手段（例：ＮＰＮトランジスタとＰ・ＭＯＳ・ＦＥＴ。）を組み合わせても構わない。また、各可制御スイッチング手段としてそれぞれの代わりに他にノーマリィ・オフ型ＳＩＴ、ＳＩサイリスタなど、それと順バイアス電圧極性が同じノーマリィ・オフの可制御スイッチング手段なら何でも使うことができる。
（Ｂ）  各実施例において、非可制御スイッチング手段はその正、逆印加電圧の範囲で非可制御スイッチング手段として働くならば何でも良い。例えば、そのツェナー方向にツェナー電圧以上の電圧が印加されないツェナー・ダイオード。また、各バイポーラ・トランジスタのベース・コレクタ間にショットキー・バリア・ダイオードを１つずつ接続して、そのコレクタ電圧をクランプしても良い。
【００３６】
（Ｃ）本発明の効果には他に以下３つの効果が有る。
ａ）  電源電圧の大きさに関係無く作用する。図３の従来技術ではその作用は電源電圧に左右される。つまり、電源電圧が小さいとトランジスタ８、９それぞれは順バイアスされてもそのオン、オフしきい値電圧と抵抗２３、２４の抵抗比、抵抗２５、２６の抵抗比の関係でターン・オンできない。
ｂ）  ターン・オンを阻止できる順バイアス電流が大きい。図３の従来技術ではトランジスタ８、９の各ベースと各電流増幅率の積に応じた各コレクタ電流以上のトランジスタ６、１の各ベース電流が流れるのを阻止できない。また、阻止する方のスイッチング手段は一般的に阻止される方のスイッチング手段より電流容量が小さいから、図４の回路についても言える。
ただし、トランジスタ８、９の各ベース電流を大きくすれば、この問題は解決するけれども、ｃ）項で述べる様に今度はエネルギー損失などが増えてしまう。また、電流容量の大きい可制御スイッチング手段を使うと、コスト・アップになるし、広いスペースも必要になる。
ｃ）  一方がオンのとき他方をオフに保つためのエネルギー損失が無い。図３〜図１２等の従来技術ではトランジスタ１、６の一方がオンの間トランジスタ８、９の一方にベース電流が流れっ放しになるので、エネルギー損失、発熱が有る。特に、電源電圧が大きい場合、このエネルギー損失、発熱は無視できない。
【００３７】
（Ｄ）  各実施例において、各可制御スイッチング手段をその相補関係にある可制御スイッチング手段（例：ＮＰＮトランジスタに対するＰＮＰトランジスタ。）で１つずつ置き換え、電圧極性、方向の有る各回路構成手段（例：直流電源、ダイオード等。）の向きを逆にした各回路、つまり、各実施例と電圧極性に関して対称的な関係にある各実施例（派生実施例）もまた可能である。
（Ｅ）  各実施例において抵抗をその構成要素として使う場合その抵抗の代わりにそのドレインとゲートを接続したノーマリィ・オフのＭＯＳ・ＦＥＴ、そのゲートとソースを接続したノーマリィ・オンの接合型ＦＥＴ又はＭＯＳ・ＦＥＴ又はＳＩＴ等を使うことができる。
【００３８】
【本発明者の関連出願】
ａ）特開平２−１５３６１８号        ｂ）特開平３−１７９８１５号
ｃ）特開平６−１３８７１号          ｄ）特開平６−７７８００号
ｅ）特開平６−８５６４０号          ｆ）特願平６−２７４２２３号
ｇ）実開平３−１２３３２６号        ｈ）実開平３−１２８３３２号
ｉ）実開平４−１０３０３０号
【図面の簡単な説明】
【図１】本発明の１実施例を示す回路図である。
0003657676.tif 000002
【図１】
0003657676.tif 000003
【図２】
0003657676.tif 000004
【図３】
0003657676.tif 000005
【図４】
0003657676.tif 000006
【図５】
0003657676.tif 000007
【図６】
0003657676.tif 000008
【図７】
0003657676.tif 000009
【図８】
0003657676.tif 000010
【図９】
0003657676.tif 000011
【図１０】
0003657676.tif 000012
【図１１】
0003657676.tif 000013
【図１２】
0003657676.tif 000014
【図１３】
0003657676.tif 000015
【図１４】
0003657676.tif 000016
【図１５】
0003657676.tif 000017
【図１６】
0003657676.tif 000018
【図１７】
0003657676.tif 000019
【図１８】
0003657676.tif 000020
【図１９】
0003657676.tif 000021
【図２０】
0003657676.tif 000022
【図２１】
0003657676.tif 000023
【図２２】
0003657676.tif 000024
【図２３】
0003657676.tif 000025
【図２４】
0003657676.tif 000026
【図２５】
0003657676.tif 000027
【図２６】
0003657676.tif 000028
【図２７】
0003657676.tif 000029
【図２８】
0003657676.tif 000030
【図２９】
0003657676.tif 000031
【図３０】
0003657676.tif 000032
【図３１】
0003657676.tif 000033
【図３２】
0003657676.tif 000034
【図３３】
0003657676.tif 000035
【図３４】
0003657676.tif 000036
【図３５】
0003657676.tif 000037
【図３６】
0003657676.tif 000038
【図３７】
0003657676.tif 000039
【図３８】
0003657676.tif 000040
【図３９】
0003657676.tif 000041
【図４０】
0003657676.tif 000042
【図４１】
0003657676.tif 000043
【図４２】
0003657676.tif 000044
【図４３】
0003657676.tif 000045
【図４４】
0003657676.tif 000046
【図４５】
0003657676.tif 000047
【図４６】
0003657676.tif 000048
【図４７】
0003657676.tif 000049
【図４８】
0003657676.tif 000050
【図４９】
0003657676.tif 000051
【図５０】
0003657676.tif 000052
【図５１】
0003657676.tif 000053
【図５２】
0003657676.tif 000054
【図５３】
0003657676.tif 000055
【図５４】
0003657676.tif 000056
【図５５】
0003657676.tif 000057
【図５６】
0003657676.tif 000058
【図５７】
0003657676.tif 000059
【図５８】
0003657676.tif 000060
【図５９】
0003657676.tif 000061
【図６０】
0003657676.tif 000062
【図６１】
0003657676.tif 000063
【図６２】
0003657676.tif 000064
【図６３】
0003657676.tif 000065
【図６４】
0003657676.tif 000066
【図６５】
0003657676.tif 000067
【図６６】
0003657676.tif 000068
【図６７】
0003657676.tif 000069
【図６８】
0003657676.tif 000070
【図６９】
0003657676.tif 000071
【図７０】
0003657676.tif 000072
【図７１】
0003657676.tif 000073