(57)【特許請求の範囲】
【請求項１】
誘電物質から成る第１誘電体層１０１ａに形成された第１接地パターン１１７ａと、
前記第１誘電体層１０１ａ上に積層された２個の層から成る第２誘電体層１０１ｂ，１０１ｃに各々形成され、コイル形状になるよう接続された結合信号ライン１０５ａ，１０５ｂと、
前記第２誘電体層１０１ｂ，１０１ｃ上に積層された単一層から成る第３誘電体層１０１ｄに形成され、前記結合信号ライン１０５ａ，１０５ｂと非対称構造を成す主信号ライン１０３と、
前記第３誘電体層１０１ｄ上に積層された第４誘電体層１０１ｅに形成された第２接地パターン１１７ｂと、
前記第１ないし第４誘電体層１０１ａ〜１０１ｅの側面に形成され、前記主信号ライン１０３、結合信号ライン１０５ａ，１０５ｂ、第１接地パターン１１７ａおよび第２接地パターン１０７ｂが各々連結される端子と、
で成ることを特徴とする多層型チップ方向性結合器。
【請求項２】
前記第２誘電体層１０１ｂ，１０１ｃの各層に形成された結合信号ライン１０５ａ，１０５ｂは、前記第２誘電体層１０１ｂ，１０１ｃ中上部誘電体層に形成されたバイアホール１２０により連結されることを特徴とする請求項１に記載の多層型チップ方向性結合器。
【請求項３】
前記主信号ライン１０３の長さは、結合信号ライン１０５ａ，１０５ｂの長さの約５０％〜８０％であることを特徴とする請求項１に記載の方向性結合器。
【請求項４】
前記主信号ライン１０３の長さは、結合信号ライン１０５ａ，１０５ｂの長さの略半分であることを特徴とする請求項１に記載の方向性結合器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、方向性結合器に関するものであって、特に主信号ライン層を一つの誘電体層上に設けて二つの誘電体層上に設けられる結合信号ライン層より短い長さに形成することにより、導体パターンの抵抗が下がり挿入損を減少する多層型チップ方向性結合器に関するものである。
【０００２】
【従来の技術】
近日、移動通信分野の急速な発展に伴い使用周波数が漸次高周波化し、かつ狭帯化している。したがって、こうした移動通信機器に適用される移動通信部品も同様に高周波化および狭帯化の要求を満たさねばならないので、要求条件が漸次厳しくなっているのが実状である。
【０００３】
このような各種移動通信部品の中でも、方向性結合器は送信される信号を一定の比率に分配するためのものとして、特に送信端の増幅器から放たれる出力中一定量の信号をサンプリング（ｓａｍｐｌｉｎｇ）して自動出力調節器に送信することにより、常に一定量の出力がアンテナを経て外部に送信されるようにする。
【０００４】
図２に従来のマイクロストリップライン型結合器を示した。図面に示したように、前記マイクロストリップライン型結合器は、一定の誘電率を有する誘電体基板２０１上に導電性金属を積層して、主信号ライン２０３と結合信号ライン２０５を一定間隙を隔てて形成する。信号が、前記入力端子を経て入力されると、殆どの信号は出力端子を経て出力されるが、一部の信号は結合信号ライン２０５とカップリング（ｃｏｕｐｌｉｎｇ）を形成して前記結合信号ライン２０５に結合信号を発生させ、該結合信号が前記結合ポートとアイソレーションポートを経て出力される。
【０００５】
一般的に、前記構造のマイクロストリップライン型結合器においては、主信号ライン２０３と結合信号ライン２０５の間の間隙およびパターン形状によって、結合特性が決定される。特に、製造工程で調整する代表的な因子としては、主信号ライン２０３と結合信号ライン２０５の間の間隙がある。しかし、実際のマイクロストリップライン型結合器においては、主信号ライン２０３と結合信号ライン２０５の間の間隙を確実に保持するのはかなり困難なことであった。したがって、製品を実際に作製した際、間隙の不正確さのために、高い結合係数を有する結合器を作製することが大変難しかった。
【０００６】
前記のような問題を解決すべく提案されたものが、図３に示したような多層型チップ方向性結合器である。前記多層型チップ方向性結合器は、図面に示したように、複数の誘電体層に電極パターンを形成した後、これを重着することにより完成される。図面に示したように、最下部の誘電体層２１０ａと上部の誘電体層２１０ｆには、それぞれ接地パターン２１７ａ、２１７ｂが形成されている。前記最下部の誘電体層２１０ａ上には、それぞれ信号ライン２１３ａ、２１３ｂが形成された二つの誘電体層２１０ｂ、２１０ｃが形成されている。前記誘電体層２１０ｃには、バイアホール２２０ａが形成されているため、前記二つの信号ライン２１３ａ、２１３ｂが相互に接続される。
【０００７】
さらに、前記誘電体層２１０ｃ上には、それぞれ結合信号ライン２１５ａ、２１５ｂが形成された二つの誘電体層２１０ｄ、２１０ｅが設けられるが、前記結合信号ライン２１５ａ、２１５ｂは、誘電体層２１０ｅに形成されたバイアホール２２０ｂを介して相互に連結される。ここで、前記二つの誘電体層にそれぞれ形成された主信号ライン２１３ａ、２１３ｂと結合信号ライン２１５ａ、２１５ｂは、図面に示したように対称に形成されている。前記誘電体層２１０ｅ上には接地パターン２１７ｂが形成された誘電体層２１０ｆが位置し、前記誘電体層２１０ｆの上に誘電物質から成るケース２１０ｇが位置して前記諸層が重着されて多層型チップ方向性結合器が完成される。
【０００８】
したがって、図３に示した従来の多層型方向性結合器においては、所定の厚さを成す誘電体層２１０ｄを中心に、主信号ラインと結合信号ラインの間隙を定めることにより所望の結合特性を得ることができる。さらに、こうした対称形状に製造して主信号ラインと結合信号ラインのパターンを同一に設定して結合特性を定めることを容易にする一方、各誘電体層上に導電性パターンを形成する工程を一律的に行えるので製造工程を簡素化することが可能である。
【０００９】
【発明が解決しようとする課題】
ところで、従来の多層型方向性結合器の場合には、挿入損が大きいという問題があった。挿入損（ｉｎｓｅｒｔｉｏｎ  ｌｏｓｓ）とは、結合器からサンプリングされる量と主信号ラインを経る出力とを除きチップ内部で発生した損失量のことをいい、方向性結合器の特性を決定する重要な因子である。しかし、前記のような対称型構造から成る多層型チップ方向性結合器においては、結合信号ライン２１５ａ、２１５ｂと同一の長さで主信号ライン２１３ａ、２１３ｂを製造するので、該主信号ライン２１３ａ、２１３ｂの長さによる抵抗値が高くなり、結果として挿入損が増加するという問題があった。
【００１０】
本発明は、前記問題を解決するためのものとして、主信号ラインの長さを結合信号ラインの長さより短い非対称型に形成することにより、製造が容易で挿入損が減少する多層型チップ方向性結合器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記目的を成し遂げるために、本発明は、誘電物質から成る第１誘電体層１０１ａに形成された第１接地パターン１１７ａと、前記第１誘電体層１０１ａ上に積層された２個の層から成る第２誘電体層１０１ｂ，１０１ｃに各々形成され、コイル形状になるよう接続された結合信号ライン１０５ａ，１０５ｂと、前記第２誘電体層１０１ｂ，１０１ｃ上に積層された単一層から成る第３誘電体層１０１ｄに形成され、前記結合信号ライン１０５ａ，１０５ｂと非対称構造を成す主信号ライン１０３と、前記第３誘電体層１０１ｄ上に積層された第４誘電体層１０１ｅに形成された第２接地パターン１１７ｂと、前記第１ないし第４誘電体層１０１ａ〜１０１ｅの側面に形成され、前記主信号ライン１０３、結合信号ライン１０５ａ，１０５ｂ、第１接地パターン１１７ａおよび第２接地パターン１０７ｂが各々連結される端子と、で成ることを要旨とする。従って、信号ラインの長さを結合信号ラインの長さより短い非対称型に形成することにより、製造が容易で挿入損が減少する。実施の形態によって、前記第２誘電体層１０１ｂ，１０１ｃの各層に形成された結合信号ライン１０５ａ，１０５ｂは、前記第２誘電体層１０１ｂ，１０１ｃ中上部誘電体層に形成されたバイアホール１２０により連結されることができる。好ましき実施の形態としては、前記主信号ラインの長さは結合信号ラインの長さの略半分とすることが、挿入損を減少するのにもっとも適している。
【００１２】
【発明の実施の形態】
以下、添付した図面に基づいて本発明による多層型チップ方向性結合器について詳細に説明する。図１は、本発明の多層型チップ方向性結合器を示した分解斜視図である。実際の多層型チップ方向性結合器は、複数個の層が重着されて一つの結合器を成すが、図面においてはその構造を説明するため各層を分解して示した。図面に示したように、本発明の多層型チップ方向性結合器は、図３に示した従来の結合器とその構造が類似する。
【００１３】
従来の多層型チップ方向性結合器との差は、主信号ラインと結合信号ラインが非対称に形成され、主信号ラインが結合信号ラインより短く形成されている点である。本実施の形態においては、主信号ラインを短く構成しようと一つの誘電体層上にのみ形成した反面、結合信号ラインは二つの誘電体層に形成した。これを詳しく説明すれば次のとおりである。
【００１４】
図面に示したように、誘電物質から成る下部の誘電体層１０１ａには、ＣｕやＡｇのような導電性金属が積層されて接地パターン１１７ａが形成されている。さらに、前記誘電体層１０１ａ上には、前記接地パターン１１７ａと同様、ＣｕやＡｇのような導電性金属が積層されて結合信号ライン１０５ａが形成された誘電体層１０１ｂと、前記誘電体層１０１ｂの上面には前記結合信号ライン１０５ａと、バイアホール１２０を介して接続される結合信号ライン１０５ｂが形成された誘電体層１０１ｃとが位置する。前記のように結合信号ライン１０５ａ、１０５ｂは、バイアホール１２０を介して連結されて一つの連結された結合信号ラインを形成する。
【００１５】
前記誘電体層１０１ｃ上には、ＣｕやＡｇのような通常の導電性金属が積層されて、主信号ライン１０３を形成する誘電体層１０１ｄが位置し、前記誘電体層１０１ｃの上面に接地パターン１１７ｂが形成された誘電体層１０１ｅが位置し、前記誘電体層１０１ｅ上に絶縁物質から成るケース１０１ｆが形成されている。
【００１６】
さらに、図示してはいないが、前記誘電体層１０１ａ〜１０１ｆが重着された後、前面にはそれぞれ入出力端子および接地端子が設けられ、後面には結合ポート（ｃｏｕｐｌｉｎｇ  ｐｏｒｔ）、接地端子およびアイソレーションポート（ｉｓｏｌａｔｉｏｎ  ｐｏｒｔ）が設けられて、各層に形成された接地パターン１１７ａ、１１７ｂ、主信号ライン１０３、結合信号ライン１０５ａ、１０５ｂが接続される。
【００１７】
前記したように、本発明の多層型チップ方向性結合器においては、二つの誘電体層１０１ｂ、１０１ｃに、それぞれ結合信号ライン１０５ａ、１０５ｂが形成されてバイアホール１２０を介して接続されており、前記誘電体層１０１ｃの上面の誘電体層１０１ｄには主信号ライン１０３が形成されている。したがって、従来、主信号ライン１０３と結合信号ライン１０５ａ，１０５ｂが対称に形成されていたのに比べて、非対称に形成されている。言い換えれば、主信号ライン１０３は、結合信号ライン１０５ａ，１０５ｂに比べて可成り短い長さから成っている。さらに、主信号ライン１０３が単一層に形成されている。
【００１８】
これは、方向性結合器を製造する際、製造工程が従来に比して簡単になることを意味するばかりでなく、導体パターンの抵抗も下がり挿入損も減ることを意味する。表１に非対称構造から成る本発明の多層型チップ方向性結合器と、従来の対称構造から成る多層型チップ方向性結合器における抵抗、挿入損、結合係数およびリターンロス（ｒｅｔｕｒｎ  ｌｏｓｓ）を示した。
【００１９】
【表１】
0003612055.tif 000002
前記表１に示したように、リターンロスがほぼ同一の条件で多層型チップ方向性結合器４個を製造した。それぞれは、同一のサイズと素材から成る誘電体基板を用い、但し主信号ライン１０３の長さを異ならせた。つまり、比較例の方向性結合器は、従来の対称型方向性結合器のように主信号ライン１０３を結合信号ライン１０５ａ，１０５ｂと同一に構成し、実施例１ないし実施例３による方向性結合器は、主信号ライン１０３をそれぞれ４．３０ｍｍ、３．５５ｍｍ、２．５２ｍｍと結合信号ライン１０５ａ，１０５ｂより短く形成した。次いで、比較例および実施例１ないし実施例３をそれぞれ同一の条件で挿入損および結合係数を測定した。
【００２０】
その結果、表１に示したように、主信号ライン１０３が短くなった実施例から著しい挿入損の減少を示した。即ち、主信号ライン１０３の長さを短縮させることにより挿入損を減らすことができた。しかし、主信号ライン１０３が最も短い実施例３において、最も大きな挿入損の減少にも拘わらず結合係数が顕著に高くなる。このことから、挿入損を減少させるために主信号ライン１０３の長さを短縮することは、結合係数値により制限されることがわかる。これに鑑みて、本発明で採用する主信号ライン１０３の長さは、実施例２に示すように結合信号ラインの長さのほぼ半分レベルを保つことが最も好ましい。
【００２１】
【発明の効果】
上述したように、本発明による多層型チップ方向性結合器は、主信号ラインと結合信号ラインとの非対称構造と結合信号ラインのコイル構造により発生する磁束により、結合係数を増加させるばかりでなく、主信号ラインを１つの層に具現することにより従来の構造より相対的にその長さが短縮でき、抵抗による挿入損失を減少させられる。
【図面の簡単な説明】
【図１】本発明による多層型チップ方向性結合器の構造を示した分解斜視図である。
【図２】従来のマイクロストリップライン型方向性結合器の構造を示した図面である。
【図３】従来の多層型チップ方向性結合器の構造を示した分解斜視図である。
【符号の説明】
１０１ａ〜１０１ｅ  誘電体層
１０３  主信号ライン
１０５ａ，１０５ｂ  結合信号ライン
１１７ａ，１０７ｂ  接地パターン
１２０  バイアホール
【図１】
0003612055.tif 000003
【図２】
0003612055.tif 000004
【図３】
0003612055.tif 000005