(57)【特許請求の範囲】
【請求項１】
シリコン半導体表面上の絶縁膜を選択的又は全面的にエッチングすることにより該シリコン半導体表面を全面的に又は選択的に露出させ、その後、少なくともそのエッチングされた部分を覆う薄膜を形成する半導体装置の製造方法において、
エッチングガスとして炭素原子を含んだ炭素系ガスを用いることによりシリコン半導体表面を全面的に又は選択的に露出させるエッチングと同時に、該エッチングにより露出する部分表面に炭化シリコン層を形成し、
上記炭化シリコン層を除去することなくその上に上記薄膜の形成を行う
ことを特徴とする半導体装置の製造方法
【請求項２】
エッチングされた部分を覆う薄膜が導電層である
ことを特徴とする請求項１記載の半導体装置の製造方法
【請求項３】
エッチングされた部分を覆う薄膜が絶縁層である
ことを特徴とする請求項１記載の半導体装置の製造方法
【請求項４】
シリコン半導体が単結晶シリコン半導体である
ことを特徴とする請求項１、２又は３記載の半導体装置の製造方法
【請求項５】
シリコン半導体が多結晶又はアモルファスシリコン半導体である
ことを特徴とする請求項１、２又は３記載の半導体装置の製造方法
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特にシリコン半導体表面上の絶縁膜を選択的又は全面的にエッチングすることにより該シリコン半導体表面を全面的に又は選択的に露出させ、その後、少なくともそのエッチングされた部分を覆う薄膜を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン系半導体装置の製造において、シリコン半導体基板或いはパターニングされた多結晶シリコン半導体層と、他の導電体層とのコンタクトをとる場合、該他の導電体層の形成前に層間絶縁膜を形成し、その後、該層間絶縁膜のコンタクトをとるべき部分を選択的エッチング（フォトレジスト膜を選択的に形成し、その後、該膜をマスクとしてウェットエッチング）することにより除去して開口を形成し、その後、他の導電膜（ポリシリコン膜、シリサイド膜、金属膜）を形成（ＣＶＤ、スパッタリング等により膜を全面的に形成し、その後、フォトエッチング）するプロセスを経る。
【０００３】
また、ＭＩＳ容量を形成する場合は、各半導体領域を形成した半導体基板の表面の絶縁膜を選択的にエッチングすることにより開口を形成し、その後、誘電体を成す、例えばシリコンナイトライドＳｉ3 Ｎ4 からなる絶縁膜を形成する。
【０００４】
【発明が解決しようとする課題】
ところで、シリコン半導体基板或いはパターニングされた多結晶シリコン半導体層上の層間絶縁膜をエッチングすることにより開口を形成して半導体基板或いは半導体層の表面を露出させると、その後、導電膜或いは誘電体を成す絶縁膜を形成するまでの間に開口部の表面が自然酸化し、自然酸化膜が生じてしまうという問題があった。かかる自然酸化は、ソリューション処理による洗浄や、空気中での放置により生じる。
【０００５】
このような自然酸化膜は、コンタクト抵抗の増大を招き、ばらつきの原因にもなるので好ましくない。また、ウオッシュドポリシリコンエミッタトランジスタの場合にはトランジスタの電流増幅率、周波数特性等の特性のばらつきの原因になり、好ましくないし、ＭＩＳ容量の場合は容量値の減少を招き、ばらつきの原因にもなるので好ましくない。
【０００６】
ＭＩＳ容量の場合、自然酸化膜による寄生容量は本来の容量に対して直列容量として関与する。そして、今後益々激しくなるＩＣのシュリンク化に伴う誘電体を成すシリコンナイトライド等からなる絶縁膜の薄膜化により、自然酸化膜による容量の変動の度合が益々大きくなるので、この問題が極めて重大となる。
【０００７】
そこで、本願発明者は、種々実験を重ねた結果、シリコンと炭素（カーボン）Ｃとの化合物であるシリコンカーバイトＳｉｘＣｙ（以下単に「ＳｉＣ］と記す。）膜が自然酸化膜の形成を抑止する働きを持つことが判明した。そこで、このＳｉＣ膜を自然酸化膜の抑止に活かすべく模索し、本発明を為すに至った。
【０００８】
即ち、本発明はシリコン半導体表面上の絶縁膜を選択的又は全面的にエッチングすることにより該シリコン半導体表面を全面的に又は選択的に露出させ、その後、少なくともそのエッチングされた部分を覆う薄膜を形成する半導体装置の製造方法において、上記半導体表面と上記薄膜との間に自然酸化膜が形成されることを抑止することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１の半導体装置の製造方法は、エッチングと同時に、該エッチングにより露出した半導体表面上にＳｉＣ膜を形成し、該ＳｉＣ膜を除去することなくその上に上記薄膜を形成することを特徴とする。
【００１０】
従って、請求項１の半導体装置の製造方法によれば、エッチングにより露出した半導体表面上にＳｉＣ膜を形成し、該ＳｉＣ膜を除去することなくその上に上記薄膜を形成するので、薄膜の形成前における自然酸化膜の生成はＳｉＣ膜により抑止することができる。従って、自然酸化膜による、コンタクト抵抗の増大、ウオッシュドポリシリコンエミッタトランジスタの特性の変動、ＭＩＳ容量の減少等の弊害をなくすことができる。
【００１１】
【発明の実施の形態】
以下、本発明を図示実施の形態に従って詳細に説明する。
【００１２】
図１（Ａ）乃至（Ｅ）は本発明をＭＩＳ容量の形成に適用した一つの実施の形態（第１の実施形態）を示すものである。
【００１３】
（Ａ）半導体基板１に対して選択酸化膜４の形成を行い、アイソレーション層３形成用のイオン打込み及び熱拡散処理を行うことによって素子分離した後、減圧ＣＶＤにより１３０ｎｍ程度の膜厚を有するＴＥＯＳ−ＳｉＯ2 膜５を形成する。図１（Ａ）は該ＴＥＯＳ−ＳｉＯ2 膜５形成後の状態を示す。２はＭＩＳ容量の一方の電極となる半導体領域であり、上記選択酸化膜４及びアイソレーション層３により他の半導体領域と素子分離されている。
【００１４】
（Ｂ）次に、上記ＳｉＯ2 膜５をＲＩＥにより選択的にエッチングすることにより開口６を形成する。この開口６の形成領域がＭＩＳ容量素子の実効的形成領域となる。この開口６の形成は従来においてはソリューションエッチングにより行われていたが、本実施の形態においては後述するようにＳｉＣ膜を形成して自然酸化膜の成長を抑制できるようにするために、そして高精度化、サイズのシュリンク化に対応するために、炭素系エッチングガスを用いてのＲＩＥにより行う。このときのＲＩＥ条件は、例えばＲＦのパワーが７５０Ｗ、真空度が２２７Ｐａである。そして、使用ガスは、ＣＦ4 が６０ＳＣＣＭ、Ａｒが９００ＳＣＣＭ、ＣＨＦ3 が６０ＳＣＣＭである。このようにエッチングガスとして炭素原子を含んだ炭素系エッチングガスを用いることにより、図示はしないが薄いＳｉＣ膜が形成される。そして、このＳｉＣ膜が自然酸化膜の生成を抑止する働きをする。この効果については後詳細に説明する。
【００１５】
このエッチングはより完璧に半導体基板１の半導体領域２表面を露出させるべく、ＳｉＯ2 膜５の膜厚の例えば３０％程度オーバーエッチングする。本例ではＳｉＯ2 膜５が約１３０ｎｍなので、１７０ｎｍ程度エッチングする。図１（Ｂ）はこのエッチング後の状態を示す。尚、ほんの僅かながら自然酸化膜ができるが、その厚さは０．７ｎｍ程度で、ほとんど無視できる程度なので図示しない。また、自然酸化膜はそれよりももっと薄いのでこれも図示しない。
【００１６】
その後、後処理を行う。具体的には、先ず、本選択的エッチングにエッチングマスクとして用いたレジスト膜をアッシャーによってアッシングにより除去し、その後、ＳＨ（硫酸過水）による洗浄処理を施し、更にＳＣ（アンモニア過水）洗浄処理を施す。これにより、選択的エッチングの後処理を終える。
【００１７】
ところで、従来においても炭素系エッチングガスを用いて半導体基板上の絶縁膜を除去する技術は存在した。しかし、従来においては、そのような場合、そのエッチング終了後レジスト膜除去（後処理）前に、半導体基板の露出表面の自然酸化膜及びダメージ層を除去する目的で、表面を例えば１０ｎｍ程度エッチングするライトエッチング処理（ＬＥＣ）を施していた。このエッチングはLight Etching Chamber を用い、例えば、ＲＦのパワーが１００Ｗ、真空度が１３３Ｐａ、ガスとしてＣＦ4 が１００ＳＣＣＭ、Ｏ2 が１００ＳＣＣＭ、エッチング時間が３０秒間程度というエッチング条件で行っていた。しかし、かかるエッチングは自然酸化膜の生成を抑制するＳｉＣ膜を除去することになるので、行わない方が良いことが本願発明者により発見された。この点については後で図２に従って説明する。
【００１８】
（Ｃ）次に、ＭＩＳ容量の誘電体となるＳｉ3 Ｎ4 膜（膜厚例えば２０〜４０ｎｍ）７を減圧ＣＶＤにより形成し、その後、該Ｓｉ3 Ｎ4 膜７を選択的エッチングによりパターニングする。この選択的エッチングはフォトレジスト膜をマスクとするプラズマエッチングにより行う。図１（Ｃ）はＳｉ3 Ｎ4 膜７の選択的エッチング後の状態を示す。
【００１９】
（Ｄ）次に、ＭＩＳ容量の上部電極となるポリシリコン層（厚さ例えば１５０ｎｍ）８を形成する。具体的には、減圧ＣＶＤによるシリコン層の形成、不純物のドーピング及びフォトレジスト膜をマスクとするＲＩＥによるエッチングにより行う。その後、層間絶縁膜となるＳｉＯ2 膜（４００ｎｍ）９を例えば常圧ＣＶＤにより形成する。その後、該膜９を選択的エッチングすることにより開口する。１０はその開口である。図１（Ｄ）は開口１０の形成後の状態を示す。
【００２０】
（Ｅ）次に、アルミニウム膜１２を例えばスパッタリングにより形成し、その後、パターニングする。図１（Ｅ）はパターニング後の状態を示す。
【００２１】
図２（Ａ）乃至（Ｃ）は三種類のケースについて自然酸化膜の生成を比較して示すものである。（Ａ）はＭＩＳＲＩＥ[ 図１（Ｂ）に示す、ＲＥＩによる開口６の形成] 、ライトエッチング[ ＬＥＣ：従来行っていたが本実施の形態において行わないＭＩＳＲＩＥ後のエッチング] 及び後処理（フォトレジスト膜等を除去し、更に洗浄する処理）を行った場合を示す。この場合、ライトエッチングＬＥＣ後のアンロードにより５ｎｍの厚さを有する極めて厚い自然酸化膜が形成されてしまう。
【００２２】
図２（Ｂ）は図１に示した本実施の形態の場合、即ち、ＭＩＳＲＩＥ後ライトエッチング（ＬＥＣ）を行うことなく後処理を行った場合を示す。この場合は、ライトエッチングを行わないので、ＳｉＣ膜が除去されない。従って、自然酸化膜の生成をＳｉＣ膜によって抑制することができ、最終段階における自然酸化膜の膜厚は０．７ｎｍと極めて薄くすることができる。
【００２３】
図２（Ｃ）は  ＭＩＳＲＩＥ、ＬＥＣ処理を施した後、自然酸化膜を除去するウェットエッチング（エッチング深さ１０ｎｍ）処理を施し、その後、後処理を施した場合を示し、この場合は自然酸化膜が１．４ｎｍになった。
【００２４】
図２（Ａ）乃至（Ｃ）から明らかなように、図２（Ｂ）に示す場合、即ちＬＥＣ処理工程を行わない本実施の形態の場合が最適であるといえる。
【００２５】
図３は酸化時間と酸化により形成される酸化膜の膜厚との関係を炭素系エッチングガスを用いてドライエッチングによる処理を施したシリコン半導体基板の場合（白丸で示す）と施さないシリコン半導体基板の場合（黒丸で示す）について示す。この図からも明らかなように、炭素系エッチングガスを用いてドライエッチングによる処理を施したシリコン半導体基板の場合（白丸で示す）には酸化に対するマージン、即ち酸化を開始しても酸化膜が形成されるまでにかかる時間（約３０分間）があるのに対して、その処理を施さない場合（黒丸で示す）にはそのような酸化に対するマージンがない。そのマージン分、同じ酸化時間に対する酸化膜厚に差異が生じ、その差異は約２０ｎｍ程度になる。このように、炭素系エッチングガスを用いてドライエッチングによる処理を施すことには自然酸化膜を薄くする上で顕著な効果のあることが解る。
【００２６】
図４はＭＩＳ容量のＱBD[ Ｃ／ｃｍ2]と累積不良率[ ％] との関係をライトエッチングに関する４つのケースについて示すもので、曲線が右寄りに位置する程誘電膜（Ｓｉ3 Ｎ4 ）の膜質の良さを示し、ライトエッチングを行わなかった場合（ＬＥＣ０ｎｍ）の方が誘電膜の絶縁破壊が起きにくい、即ち誘電膜の膜質が良好であることが分かる。即ち、ＭＩＳ容量に電荷を充電するとその充電電荷量に比例して端子電圧が高くなり、やがて破壊する。そこで、数十、数百という多数の容量素子について充電しその充電量を破壊するまで高めてどれだけの充電量で破壊したかを測定し、横軸に各充電電荷量[ Ｃ／ｃｍ2]をとり縦軸に累積故障率[ ％] をとったグラフが図４なのである。これにより、本発明適用によって膜質の劣化するおそれがないのみならず、膜質が向上することが解る。
【００２７】
図５は図１に示した実施の形態における場合の各ロットのＭＩＳ容量の容量値の各ロット毎の平均値／Ｘ（明細書において便宜上／を以てバーに代える。しかして、／Ｘは平均値を示す。）及び各ロット内のばらつきＲ（ロットの平均値と最も大きな差のあるものとの容量値の差）を示す図である。このようにロット間の平均容量／Ｘのばらつきは小さく、また各ロット内におけるばらつきＲは小さい。尚、ロット番号１５のロットにおけるＲが他のロットのそれに比較して異常に大きいのは測定系のエラーによるものと判明した。
【００２８】
図５から明らかなように、各ロット間のばらつきも各ロット内におけるばらつきも相当に小さいといえる。
【００２９】
図６（Ａ）乃至（Ｃ）は本発明をウオッシュドポリシリコンエミッタタイプのダブルポリシリコン型バイポーラトランジスタの製造に適用した実施の形態（第２の実施の形態）を工程順に示すものである。
【００３０】
（Ａ）第１層目のポリシリコン層１３上の層間絶縁膜１４を形成し、該層間絶縁膜１４及び該ポリシリコン層１３に対してエミッタ形成用の開口１５を形成する選択的エッチング処理を施す。その後、サイドウォール形成用絶縁膜１６を形成する。図６（Ａ）は該絶縁膜１６形成後の状態を示す。
【００３１】
（Ｂ）その後、上記サイドウォール形成用絶縁膜１６に対してＲＩＥによるエッチング処理を施し、開口１５の内側面にのみ絶縁膜１６が残存するようにする。このエッチングは図１に示す実施の形態と同様に炭素系エッチングガスを用いて行う。すると、基板１の表面にＳｉＣ膜１８が生じる。
【００３２】
（Ｃ）しかる後、第２層目のポリシリコン層１９を形成する。これによりエミッタが形成される。
【００３３】
この実施形態によってもＳｉＣ膜により自然酸化膜の生成を抑制することができるので、自然酸化膜の膜厚、膜質のばらつきに起因するトランジスタの特性のばらつきを小さくすることができる。
【００３４】
図７（Ａ）乃至（Ｃ）は本発明をウオッシュドポリシリコンエミッタタイプのシングルポリシリコン型バイポーラトランジスタの製造に適用した実施の形態（第３の実施の形態）を工程順に示すものである。
【００３５】
（Ａ）図７（Ａ）に示すように基板１上に絶縁膜５を形成する。
【００３６】
（Ｂ）次に、図７（Ｂ）に示すように、レジスト膜２０をマスクとして上記絶縁膜５を、図１に示した実施形態と同様に炭素系エッチングガスを用いてのＲＩＥエッチングすることによりエミッタ形成用開口１５を形成する。すると、基板１の表面にＳｉＣ膜１８が生じる。
【００３７】
（Ｃ）その後、エッチングマスクとして用いたレジスト膜２０を除去し、その後、エミッタとなるポリシリコン層２１を形成し、その後、該ポリシリコン層２１をパターニングする。
【００３８】
この実施形態によってもＳｉＣ膜により自然酸化膜の生成を抑制することができるので、自然酸化膜の膜厚、膜質のばらつきに起因するトランジスタの特性のばらつきを小さくすることができる。
【００３９】
尚、上記各実施の形態は、半導体基板表面の絶縁膜を選択的に形成してその表面を部分的に露出する場合に適用したものであったが、絶縁膜を全面的にエッチングする場合にも適用することができる。また、表面上の絶縁膜が形成される半導体は単結晶半導体基板（厳密にはエピタキシャル成長層の場合もある。）であったが、多結晶シリコン半導体層、或はアモルファス半導体層、特にパターニングされた多結晶シリコン半導体層、或はアモルファス半導体層であっても良い。
【００４０】
【発明の効果】
請求項１の半導体装置の製造方法によれば、エッチングにより露出した半導体表面上にＳｉＣ膜を形成し、該ＳｉＣ膜を除去することなくその上に上記薄膜を形成するので、薄膜の形成前における自然酸化膜の生成はＳｉＣ膜により抑止することができる。従って、自然酸化膜による、コンタクト抵抗の増大、ウオッシュドポリシリコンエミッタトランジスタの特性の変動、ＭＩＳ容量の減少等の弊害をなくすことができる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｅ）は本発明半導体装置の製造方法の第１の実施の形態を工程順に示す断面図である。
【図２】（Ａ）乃至（Ｃ）は三つのケースについて自然酸化膜の生成を比較して示すものである。
【図３】酸化時間と酸化により形成される酸化膜の膜厚との関係を炭素系エッチングガスを用いてドライエッチング処理を施したシリコン半導体基板の場合（白丸で示す）と施さないシリコン半導体基板の場合（黒丸で示す）について示すグラフである。
【図４】ＭＩＳ容量のＱBD[ Ｃ／ｃｍ2]と累積不良率[ ％] との関係をライトエッチングに関する４つのケースについて示すグラフである。
【図５】図１に示した実施の形態における場合の各ロットのＭＩＳ容量の容量値の各ロット毎の平均値／Ｘ及び各ロット内のばらつきＲを示す図である。
【図６】（Ａ）乃至（Ｃ）は本発明半導体装置の製造方法の第２の実施の形態を工程順に示す断面図である。
【図７】（Ａ）乃至（Ｃ）は本発明半導体装置の製造方法の第３の実施の形態を工程順に示す断面図である。
【符号の説明】
１（２）・・・半導体、７・・・薄膜、１８・・・ＳｉＣ膜。
【図１】
0003651160.tif 000002
【図２】
0003651160.tif 000003
【図３】
0003651160.tif 000004
【図４】
0003651160.tif 000005
【図５】
0003651160.tif 000006
【図６】
0003651160.tif 000007
【図７】
0003651160.tif 000008