(57)【特許請求の範囲】
【請求項１】
入出力端子間に電力制御素子とインダクタンス部品が直列に接続された自励式降圧型スイッチング電源において、
主電力制御素子のコレクタとその主電力制御素子を駆動する駆動素子のエミッタがインダクタンス部品を介して接続されて相補型ダーリントン接続の電力制御素子が構成され、
その主電力制御素子のベースと入力端子との間に補助スイッチング素子の主電流路が接続され、
主電力制御素子の出力側と補助スイッチング素子のベースとが帰還回路を介して接続された
ことを特徴とする自励式降圧型スイッチング電源。
【請求項２】
入出力端子間に電力制御素子とインダクタンス部品が直列に接続された自励式降圧型スイッチング電源において、
主電力制御素子のドレインとその主電力制御素子を駆動する駆動素子のソースがインダクタンス部品を介して接続されて相補型ダーリントン接続の電力制御素子が構成され、
その主電力制御素子のゲートと入力端子との間に補助スイッチング素子の主電流路が接続され、
主電力制御素子の出力側と補助スイッチング素子のゲートとが帰還回路を介して接続された
ことを特徴とする自励式降圧型スイッチング電源。
【請求項３】
駆動素子の制御端子がシャントレギュレータと接続された請求項１または請求項２記載の自励式降圧型スイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自励式降圧型スイッチング電源に係るもので、トランスの構成を簡単にできる回路に関するものである。
【０００２】
【従来の技術】
能動素子２石の自励式降圧型スイッチング電源として、図２に示した回路が知られている。この回路では、ＮＰＮトランジスタＱ１、Ｑ２をダーリントン接続して必要な電流利得を得るとともに、トランスの３次巻線ＬＦに発生した帰還信号を抵抗Ｒ１、コンデンサＣ１を介してトランジスタＱ２のベースに印加して自励発振させている。
【０００３】
一方、トランスの２次巻線ＬＳの一端をグラウンドに接続し、他端をダイオードＤ１を介してトランジスタＱ１のエミッタに接続するとともに、出力端子ＶＯに接続している。これによって、２次巻線ＬＳに発生したフライバック電圧をダイオードＤ１で整流し、コンデンサＣ２で平滑して出力を得て、自励式降圧型スイッチング電源を構成している。
【０００４】
このような構成上、上記の回路においては、
▲１▼トランスには少なくとも３次巻線まで必要となり、トランスが複雑となるほか、１次巻線ＬＰと２次巻線ＬＳは基本的に同じ巻数とする必要があり、トランスの設計自由度がない。
▲２▼２次巻線ＬＳを用いて１次巻線ＬＰに発生したフライバック電圧をダイオードＤ１を介して出力を導くために、１次巻線ＬＰ、２次巻線ＬＳ間に発生する漏れインダクタンスと各種分布容量によって多大なスパイク電圧を発生し、ノイズの問題やトランジスタＱ１、Ｑ２の耐圧破壊問題が生じる。
▲３▼トランジスタのダーリントン接続によってスイッチングスピードが鈍化し、それによる効率の悪化、発熱、トランジスタＱ１の破壊といった問題が生じる。
【０００５】
【発明が解決しようとする課題】
本発明は、トランスの２次巻線を不要として上記の問題、すなわち、トランスの仕様の簡素化と設計自由度の確保、ノイズの低減、高効率化が可能な自励式降圧型スイッチング電源を提供するものである。
【０００６】
【課題を解決するための手段】
本発明は、スイッチング素子を相補型の構成とすることによって、上記の課題を解決するものである。
【０００７】
すなわち、入出力端子間に電力制御素子とインダクタンス部品が直列に接続された自励式降圧型スイッチング電源において、主電力制御素子のコレクタまたはドレインとその主電力制御素子を駆動する駆動素子のエミッタまたはソースがインダクタンス部品を介して接続されて相補型ダーリントン接続の電力制御素子が構成され、その主電力制御素子のベースまたはゲートと入力端子との間に補助スイッチング素子の主電流路が接続され、主電力制御素子の出力側と補助スイッチング素子のベースまたはゲートとが帰還回路を介して接続されたことに特徴を有するものである。
【０００８】
【発明の実施の形態】
本発明のポイントは、
▲１▼ＮＰＮトランジスタとＰＮＰトランジスタ（あるいはＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴ）をダーリントン接続し、
▲２▼自励発振を行うために、主電力制御素子の出力を帰還回路を介して、入力端子と主電力制御素子の制御端子間に主電流路が接続された補助スイッチング素子の制御端子に接続する、
ことにある。
【０００９】
【実施例】
以下、図面を参照して、本発明の実施例について説明する。図１は、本発明の実施例を示す回路図であり、同一の機能を果たす素子は図２と同一の符号が付してある。入力端子ＶＩＮと出力端子ＶＯの間に主スイッチング素子Ｑ１とインダクタンス素子Ｌが直列に接続されている。
【００１０】
トランジスタＱ１はＰＮＰトランジスタで構成され、その駆動用トランジスタＱ２はＮＰＮトランジスタで構成され、トランジスタＱ１のベースとトランジスタＱ２のコレクタが接続されたダーリントン接続となっている。トランジスタＱ２のエミッタは出力端子ＶＯとコンデンサＣ２間に接続されている。
【００１１】
スイッチング素子Ｑ1のコレクタ側は、帰還回路を構成するコンデンサＣ1、抵抗Ｒ1を介して補助スイッチング素子となるＰＮＰトランジスタQ3のベースに接続される。帰還信号によってトランジスタQ3の動作が制御され、その出力がトランジスタQ1のベースに印加されて自励発振動作を行う。なお、トランジスタQ2のベースとグラウンド間に定電圧ダイオード（ツェナーダイオード）ZDが接続されている。このように、降圧型のスイッチング電源としての基本構成は従来と変わりがないが、スイッチング素子の構成と帰還信号の印加の方法が従来と異なる。
【００１２】
このような回路構成を採用することによって、従来とは作用が異なることとなり、前記の課題を解決する点について説明する。図２で示した従来の回路では、トランジスタＱ１、Ｑ２に各々同極（ＮＰＮ同士）の素子を用いて、等価的に電流増幅率の大きい、見かけ上１つのＮＰＮトランジスタを作ることになる。このコレクタに１次巻線ＬＰを接続し、エミッタフォロア出力で２次巻線ＬＳのエネルギーを合成して出力電圧を得ていた。
【００１３】
本発明においては、トランジスタＱ１、Ｑ２を相補極性（ＰＮＰとＮＰＮ）を用いながら、見かけ上１つのＮＰＮトランジスタを構成した。これによって、従来のエミッタ出力からコレクタ出力としたため、従来用いていた２次巻線ＬＳが不要となる。２次巻線が不要となることで、スパイク電圧を皆無とすることが可能となり、トランスの構造を簡略化することができるとともに設計の自由度が大きくなる。
【００１４】
また、補助スイッチング素子Ｑ３を介して帰還信号をトランジスタＱ１のベースに印加したので、トランジスタＱ１のスイッチングスピードが向上して、高効率化が可能になる。
【００１５】
上記の例ではトランジスタをバイポーラ素子としたが、MOSFETを用いても同様に構成することができる。また、図１の例では出力電圧はツェナーダイオードZDによってほぼ決定されてしまうことになるが、図３のようにシャントレギュレータICを用いれば、任意の出力を得るができる。
【００１６】
【発明の効果】
本発明によれば、トランジスタ（スイッチング素子）に相補型素子を用いたために出力形態がコレクタフォロアとなり、トランスの２次巻線を不要とすることができるので、トランスの構造の簡略化と設計の自由度の確保が容易となる。また、それによって、スパイク電圧の発生が皆無となり、ノイズの問題や素子の破壊の問題が解消される。
【００１７】
また、発振のための帰還信号を補助スイッチング素子を介して主スイッチング素子の制御端子に正帰還させるようにしたので、スイッチング素子のスイッチングスピードが向上し、発熱の問題を解消するとともに、高効率化が実現できる。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路図
【図２】従来の自励式降圧型スイッチング電源を示す回路図
【図３】本発明の他の実施例を示す回路図
【符号の説明】
Ｑ１、Ｑ２、：スイッチング素子（トランジスタ）
Ｑ３：補助スイッチング素子
Ｌ：インダクタンス素子
【図１】
0003614833.tif 000002
【図２】
0003614833.tif 000003
【図３】
0003614833.tif 000004