(57)【特許請求の範囲】
【請求項１】
電子素子が形成された直方体形状の素体と、前記電子素子の引出導体に接続され且つ前記素体の表面に形成された外部端子電極とからなり、回路基板への搭載時には前記回路基板の表面に形成されたランド電極の面に対して前記素体の一面に形成された外部端子電極の面をこれらが互いに平行に対向させて前記ランド電極と前記素体の一面に形成された外部端子電極とを導電接続するチップ電子部品であって、前記電子素子の内部導体の端部がビアホールを介して十字形状の引出導体の中央部に導電接続されており、前記素体の一対の対向面を非電極形成面とすると共に他の４面を電極形成面として、前記電子素子の各引出導体のそれぞれに接続された外部端子電極が前記４つの電極形成面のそれぞれに独立して形成されている、ことを特徴とするチップ電子部品。
【請求項２】
前記素体の一対の非電極形成面間の長さが、他の対向面間の長さよりも大きく設定されていることを特徴とする請求項１記載のチップ電子部品。
【請求項３】
前記電子素子の各引出導体に接続された外部端子電極は、前記一対の非電極形成面に垂直な中心軸に対してほぼ回転対称な位置に形成されていることを特徴とする請求項１記載のチップ電子部品。
【請求項４】
前記素体は、複数のセラミックシート及び導体パターンを交互に積層してなる積層体からなることを特徴とする請求項１記載のチップ電子部品。
【請求項５】
前記非電極形成面が正方形をなしていることを特徴とする請求項２乃至４の何れかに記載のチップ電子部品。
【請求項６】
前記電子素子がインダクタであることを特徴とする請求項１乃至５の何れかに記載のチップ電子部品。
【請求項７】
インダクタが形成された直方体形状の素体と、前記インダクタの引出導体に接続され且つ前記素体の表面に形成された外部端子電極とからなり、回路基板への搭載時には前記回路基板の表面に形成されたランド電極の面に対して前記素体の一面に形成された外部端子電極の面をこれらが互いに平行に対向させて前記ランド電極と前記素体の一面に形成された外部端子電極とを導電接続するチップインダクタであって、前記インダクタの内部導体の端部がビアホールを介して十字形状の引出導体の中央部に導電接続されており、前記素体の一対の対向面を非電極形成面とすると共に、前記十字形状の各引出導体に接続された外部端子電極が他の面に独立して形成されていることを特徴とするチップインダクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップコンデンサやチップインダクタ等のチップ電子部品に関し、特に実装密度の向上を図ったチップ電子部品に関するものである。
【０００２】
【従来の技術】
本発明に係る従来のチップ電子部品の一例である積層チップコンデンサの分解斜視図を図１３に示す。図において、１０１は積層チップコンデンサで、誘電体層１０２と内部電極１０３を交互に積層してなる略直方体形状の素体１０４と、素体１０４の両端部において内部電極１０３を交互に並列に接続している一対の外部端子電極１０５とから構成されている。
【０００３】
内部電極１０３は、誘電体層１０２の中央領域付近に設けられた内部電極片１０３ａと、外部端子電極１０５に沿って外部端子電極１０５に接続した状態で設けられた内部電極引出部１０３ｂとからなり、内部電極片１０３ａは内部電極引出部１０３ｂを介して外部端子電極１０５に導通接続されている。
【０００４】
誘電体層１０２は、矩形のシート状のセラミック焼結体からなり、セラミック焼結体は、例えばチタン酸マグネシウム等を主成分とする誘電体磁器材料から形成される。
【０００５】
内部電極１０３は、金属ペーストを焼結させた金属薄膜からなり、金属ペーストとしては、例えばＰｄやＰｄ−Ａｇ等の金属材料を主成分とするものが使用され、金属含有量は主に４０重量％〜８０重量％が用いられている。
【０００６】
外部端子電極１０５は、素体１０４の両端面に露出する内部電極引出部１０３ｂを被覆するように、素体１０４の端面からこれに隣接する側面にわたって形成されている。また、この外部端子電極１０５は、内部電極１０３と同様の材料により形成され、その表面には半田濡れ性を向上させるために半田メッキが施されている。
【０００７】
この積層チップコンデンサ１０１を、回路基板に実装するには、回路基板の表面に付設された導電体からなるランド電極に所定量の半田ペーストを印刷し、この半田ペースト上に外部端子電極１０５が配置されるように積層チップコンデンサ１０１を搭載した後に、この半田ペーストをリフローして行われる。
【０００８】
また、その他の積層型電子部品の一例であるチップ抵抗器やチップインダクタについても、その外観はこの積層チップコンデンサ１０１と同様に直方体形状の両端部に端子電極を設けたものとなっている。
【０００９】
【発明が解決しようとする課題】
しかしながら、この積層チップコンデンサ１０１を、図１４及び図１５に示すように、回路基板２００上に実装してランド電極２０１に半田接続すると、少なくとも外部端子電極１０５の幅を有する半田フィレット２０２が素体１０４の両端に形成されるため、複数の積層チップコンデンサ１０１を実装する場合は、半田フィレット２０２の短絡を防止するために互いに一定の間隔を空けて、即ち、外部端子電極１０５の間のピッチを一定以上に設定して回路基板に実装する必要があった。
【００１０】
従って、この積層チップコンデンサ１０１の実装密度を一定以上向上させるのは困難であった。
【００１１】
尚、前述したようにチップインダクタ等のその他のチップ電子部品についても外観形状が同様なので、これらについても実装密度を一定以上向上させるのは困難であった。
【００１２】
さらに、電子機器製造業界においては、機器製造の迅速化を図るために、電子部品自動装填機（例えば、本出願人が提案している電子部品実装機、部品供給装置等）を用いて、回路基板への自動実装が可能なチップ電子部品が必要とされている。
【００１３】
本発明の目的は上記の問題点に鑑み、実装密度を向上することができるチップ電子部品、及び回路基板への自動実装を可能にするチップ電子部品を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は上記の目的を達成するために請求項１では、電子素子が形成された直方体形状の素体と、前記電子素子の引出導体に接続され且つ前記素体の表面に形成された外部端子電極とからなり、回路基板への搭載時には前記回路基板の表面に形成されたランド電極の面に対して前記素体の一面に形成された外部端子電極の面をこれらが互いに平行に対向させて前記ランド電極と前記素体の一面に形成された外部端子電極とを導電接続するチップ電子部品であって、前記電子素子の内部導体の端部がビアホールを介して十字形状の引出導体の中央部に導電接続されており、前記素体の一対の対向面を非電極形成面とすると共に他の４面を電極形成面として、前記電子素子の各引出導体のそれぞれに接続された外部端子電極が前記４つの電極形成面のそれぞれに独立して形成されているチップ電子部品を提案する。
【００１５】
該チップ電子部品によれば、前記電子素子の任意の端子に接続された外部端子電極が前記素体の一対の非電極形成面を除く４つの電極形成面のそれぞれに独立して形成されているので、チップ電子部品を回路基板に実装する際に、前記４つの電極形成面のうちの何れの面を回路基板に対向させても前記電子素子の各端子に接続された外部端子電極が回路基板に対向する。これにより、電子部品自動装填機を用いて部品の自動実装を行い、回路基板と対向する外部端子電極を回路基板上のランド電極に半田などによって導電接続できる。
【００１６】
さらに、各電極形成面の外部端子電極はそれぞれ独立して形成されているので、前記回路基板上のランド電極の形状を必要最小限の大きさとすることにより、前記回路基板に対向する外部端子電極と回路基板上のランド電極とを半田などによって導電接続したときに、前記素体周辺へ半田が広がること（半田フィレットが形成されること）がない。
【００１７】
また、請求項２では、請求項１記載のチップ電子部品において、前記素体の一対の非電極形成面間の長さが、他の対向面間の長さよりも大きく設定されているチップ電子部品を提案する。
【００１８】
該チップ電子部品によれば、前記一対の非電極形成面間の長さが他の対向面間の長さよりも大きく設定されているので、非電極形成面と電極形成面との判別が容易であり、電子部品自動装填機を用いた回路基板への自動実装が容易に可能になる。
【００１９】
また、請求項３では、請求項１記載のチップ電子部品において、前記電子素子の各端子に接続された外部端子電極は、前記一対の非電極形成面に垂直な中心軸に対してほぼ回転対称な位置に形成されているチップ電子部品を提案する。
【００２０】
該チップ電子部品によれば、前記電子素子の各端子に接続された外部端子電極が前記中心軸に対してほぼ回転対称な位置に形成されているので、回路基板に実装する際に前記４つの電極形成面のうちの何れの面を回路基板に対向させても前記電子素子の各端子に接続された外部端子電極はランド電極に対向する。これにより、チップ電子部品を前記中心軸を中心に回転させても、前記回路基板の任意のランド電極には、常に、前記電子素子の同一端子に接続された外部端子電極が接続可能になると共に、前記ランド電極の面積を最小限に設定可能となる。
【００２１】
また、請求項４では、請求項１記載のチップ電子部品において、前記素体は、複数のセラミックシート及び導体パターンを交互に積層してなる積層体からなるチップ電子部品を提案する。
【００２２】
該チップ電子部品によれば、前記素体がセラミック積層体からなるため、製造時の加工が容易となる。
【００２３】
また、請求項５では、請求項２乃至４の何れかに記載のチップ電子部品において、前記非電極形成面が正方形をなしているチップ電子部品を提案する。
【００２４】
該チップ電子部品によれば、非電極形成面のそれぞれが正方形を成しているので、前記４つの電極形成面のうちの何れを回路基板に当接させても回路基板への実装形状は常に同じになる。
【００２５】
また、請求項６では、請求項１乃至５の何れかに記載のチップ電子部品において、前記電子素子がインダクタであるチップ電子部品を提案する。
【００２６】
さらに、請求項７では、インダクタが形成された直方体形状の素体と、前記インダクタの引出導体に接続され且つ前記素体の表面に形成された外部端子電極とからなり、回路基板への搭載時には前記回路基板の表面に形成されたランド電極の面に対して前記素体の一面に形成された外部端子電極の面をこれらが互いに平行に対向させて前記ランド電極と前記素体の一面に形成された外部端子電極とを導電接続するチップインダクタであって、前記インダクタの内部導体の端部がビアホールを介して十字形状の引出導体の中央部に導電接続されており、前記素体の一対の対向面を非電極形成面とすると共に、前記十字形状の各引出導体に接続された外部端子電極が他の面に独立して形成されているチップインダクタを提案する。
【００２７】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
【００２８】
図１は第１の参考例における積層チップコンデンサを示す外観斜視図で、図１の（ａ）は斜め上方から見た斜視図であり、図１の（ｂ）は斜め下方から見た斜視図である。また、図２はその側面断面図、図３は平面断面図、図４は素体の分解斜視図である。
【００２９】
図において、１０Ａは積層チップコンデンサで、誘電体層１１と内部電極１２Ａ，１２Ｂとを交互に積層してなる直方体形状の素体１３Ａと、素体１３Ａの一対の対向面１３ｅ，１３ｆ（以下、端面と称する）（非電極形成面）を除く４つの面１３ａ〜１３ｄ（以下、側面と称する）（電極形成面）のそれぞれに独立して形成され、両端部において内部電極１２Ａ，１２Ｂを交互に並列に接続している外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄとから構成されている。
【００３０】
ここで、端面１３ｅ，１３ｆ間の長さは、他の対向面間の長さ、即ち側面１３ａと１３ｂ間の長さ及び側面１３ｃと１３ｄ間の長さよりも大きく設定されている。さらに、側面１３ａと１３ｂ間の長さは、側面１３ｃと１３ｄ間の長さとは異なる値に設定されている。さらに、外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄは、端面１３ｅ，１３ｆに垂直な中心軸（図示せず）に対してほぼ回転対称な位置に側面１３ａ〜１３ｄの各辺から所定の間隔をあけて形成されている。
【００３１】
一方の端面１３ｅ側に形成された外部端子電極１４ａ〜１４ｄのそれぞれは内部電極１２Ａに接続され、他方の端面１３ｆ側に形成された外部端子電極１５ａ〜１５ｄのそれぞれは内部電極１２Ｂに接続されている。
【００３２】
内部電極１２Ａ，１２Ｂは、誘電体層１１の中央領域付近に設けられた内部電極片１２ａと、内部電極片１２ａにほぼ直行する外部端子電極１４ｃ，１４ｄ，１５ｃ，１５ｄに接続した状態で設けられた内部電極引出部１２ｂとから成り、内部電極片１２ａは内部電極引出部１２ｂを介して外部端子電極１４ｃ，１４ｄ，１５ｃ，１５ｄに接続されている。ここで、内部電極１２Ａと１２Ｂは内部電極片１２ａの部分において互いに重なり合い、これらの内部電極１２Ａ，１２Ｂ間に静電容量が得られる。
【００３３】
また、内部電極１２Ａ，１２Ｂとこれらに平行な外部端子電極１４ａ，１４ｂ，１５ａ，１５ｂとはビアホール１６を介して接続されている。即ち、各誘電体層１１には内部電極１２Ａ，１２Ｂの内部電極引出部１２ｂのほぼ中央部位置にビアホール１６が形成され、これらのビアホール１６が互いに連結されて外部端子電極１４ａ，１４ｂ，１５ａ，１５ｂに接続されている。
【００３４】
誘電体層１１は矩形シート状のセラミック焼結体からなり、セラミック焼結体は、例えばチタン酸バリウム等を主成分とする誘電体磁器材料から形成されている。
【００３５】
内部電極１２Ａ，１２Ｂは金属ペーストを焼結させた金属薄膜からなり、金属ペーストとしては、例えばＰｄやＡｇ−Ｐｄのような貴金属材料を主成分とするものが使用されている。外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄも内部電極１２Ａ，１２Ｂと同様の材料により形成され、表面には半田濡れ性をよくするために半田メッキが施されている。
【００３６】
前述の構成よりなる積層チップコンデンサ１０Ａによれば、外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄが４つの側面１３ａ〜１３ｄのそれぞれに独立して形成されているので、回路基板２００に実装したときも、図５及び図６に示すように、回路基板２００上のランド電極２０１の形状を必要最小限の大きさとすることにより、回路基板２００に対向する外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄと回路基板２００上のランド電極２０１とを半田２０３などによって導電接続したときに、素体１３Ａ周辺へ半田２０３が広がること（半田フィレットが形成されること）がない。従って、従来に比べて隣り合う部品の間隔を狭めることができるので、部品の実装密度を向上させることができ、あらゆる電子機器の高密度実装化及び小型化を可能にする。
【００３７】
また、回路基板２００に実装する際に、４つの側面１３ａ〜１３ｄのうちの何れの面を回路基板２００に対向させてもコンデンサの端子に接続された外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄが回路基板２００に対向するので、電子部品自動装填機を用いて回路基板２００への自動実装を行うことができる。これにより、部品の自動実装に基づく製造コストを低減することができる。さらに、外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄが前記中心軸に対してほぼ回転対称な位置に形成されているので、回路基板２００のランド電極には常に外部端子電極が対向するため、ランド電極の面積を最小限に設定可能となる。
【００３８】
さらにまた、素体１３Ａがセラミック積層体からなるので、製造時の微細な加工を容易に行うことができる。
【００３９】
次に、第２の参考例を説明する。
【００４０】
図７は第２の参考例における積層チップコンデンサ１０Ｂを示す外観斜視図で、図７の（ａ）は斜め上方から見た斜視図であり、図７の（ｂ）は斜め下方から見た斜視図である。図において、前述した第１の参考例と同一構成部分は同一符号をもって表しその説明を省略する。また、第１の参考例と第２の参考例との相違点は、第２の参考例では素体１３Ｂの端面（非電極形成面）１３ｅ，１３ｆが正方形をなしている点であり、その他の構成は第１の参考例と同じである。
【００４１】
第２の参考例の積層チップコンデンサ１０Ｂによれば、端面１３ｅ，１３ｆ（非電極形成面）のそれぞれが正方形を成しているため、外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄが形成されている素体１３Ｂの側面１３ａ〜１３ｄのうちの何れの面を回路基板に当接させても回路基板への実装形状は常に同じになるので、電子部品自動装填機を用いて回路基板上へ部品実装しても、回路基板上の部品実装形態を常に同じにすることができる。
【００４２】
次に、第３の参考例を説明する。
【００４３】
図８は、第３の参考例における縦積層型の積層チップコンデンサ１０Ｃを示す側面断面図、図９は素体１３Ｃの分解斜視図である。図において、前述した第１，２の実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、第１，２の参考例と第３の参考例との相違点は、素体１３Ｃの端面１３ｅ，１３ｆに対して平行に誘電体層１１と内部電極１２Ｃ、１２Ｄを積層した縦積層型にしたことにある。即ち、積層チップコンデンサ１０Ｃは、互いに平行な複数の内部電極１２Ｃ，１２Ｄを有する素体１３Ｃと、内部電極面に対して平行に素体１３Ｃ４つの側面１３ａ〜１３ｄのそれぞれに独立して形成された外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄとから構成されている。
【００４４】
素体１３Ｃは、図９に示すように、表面に矩形状の内部電極１２Ｃ，１２Ｄ或いは十字形状の引出電極１７Ａ，１７Ｂを形成した誘電体層１１、ダミー用の誘電体層１１を積層して形成されている。これらの各誘電体層１１は、セラミック焼結体からなり、例えば厚さ５０μｍを有する正方形状をなしている。
【００４５】
積層順序は図９に示すように、最下層を複数のダミー用誘電体層１１として、この上に引出電極１７Ｂを形成した誘電体層１１が積層され、次いで内部電極１２Ｃ，１２Ｄを形成した誘電体層１１が交互に所定枚数積層され、さらにこの上に引出電極１７Ａを形成した誘電体層１１及びダミー用誘電体層１１が順次積層されている。
【００４６】
また、内部電極１２Ｃ，１２Ｄは、それぞれ誘電体層１１の縁から所定間隔をあけて、側面に露出しないように形成されている。さらに、内部電極１２Ｃ，１２Ｄは互いにシートの所定方向にややずらして形成され、内部電極１２Ｃ，１２Ｄ及び引出電極１７Ａが形成された誘電体層１１には、複数の内部電極１２Ｃを引出電極１７Ａに導電接続するためのビアホール１６と、複数の内部電極１２Ｄを引出電極１７Ｂに導電接続するためのビアホール１６が形成されている。
【００４７】
素体１３Ｃの一方の端面１３ｅ側に形成された４つの外部端子電極１４ａ〜１４ｄのそれぞれは、素体１３Ｃの４つの側面１３ａ〜１３ｄに露出した引出電極１７Ａに導電接続されている。また、素体１３Ｃの他方の端面１３ｆ側に形成された４つの外部端子電極１５ａ〜１５ｄのそれぞれは、素体１３Ｃの４つの側面１３ａ〜１３ｄに露出した引出電極１７Ｂに導電接続されている。
【００４８】
上記構成の積層チップコンデンサ１０Ｃによれば、前述の第１及び第２の実施形態と同様に外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄが素体１３Ｃの４つの側面１３ａ〜１３ｄのそれぞれに独立して形成されているので、回路基板に実装したときに、素体１３Ｃ周辺へ半田が広がること（半田フィレットが形成されること）がないので、従来に比べて隣り合う部品の間隔を狭めることができる。これにより、部品の実装密度を向上させることができ、あらゆる電子機器の高密度実装化及び小型化を可能にする。
【００４９】
また、素体１３Ｃの端面１３ｅ，１３ｆが正方形をなしているため、回路基板に実装する際に４つの側面１３ａ〜１３ｄのうちの何れの面を回路基板に対向させても、実装形状を常に同じに保った状態で、コンデンサの端子に接続された外部端子電極１４ａ〜１４ｄ，１５ａ〜１５ｄを回路基板に対向させることができるので、電子部品自動装填機を用いて回路基板２００への自動実装を行うことができる。これにより、部品の自動実装に基づく製造コストを低減することができる。
【００５０】
さらに、素体１３Ａがセラミック積層体からからなるので、製造時の微細な加工を容易に行うことができる。
【００５１】
次に、本発明の一実施形態を説明する。
【００５２】
図１０は本発明の一実施形態における縦積層型の積層チップインダクタを示す外観斜視図で、図１０の（ａ）は斜め上方から見た斜視図であり、図１０の（ｂ）は斜め下方から見た斜視図である。また、図１１はその側面断面図、図１２は素体の分解斜視図である。
【００５３】
図において、２０は積層チップインダクタで、複数のＬ字型内部導体２２ａ〜２２ｄ及び十字形状の引出導体２７Ａ，２７Ｂを有する素体２３と、内部導体面に対して直角方向に延びる素体２３両端部において４つの側面にそれぞれ独立して形成された外部端子電極２４ａ〜２４ｄ，２５ａ〜２５ｄとから構成されている。
【００５４】
素体２３は、図１２に示すように、表面に内部導体２２ａ〜２２ｄを形成した絶縁材料からなる素体シート２１ａ〜２１ｄ、表面に引出導体２７Ａ，２７Ｂを形成した素体シート２１ｅ，２１ｆ及び導体を形成しないダミー用素体シート２１を積層して形成されている。これらの各シート２１，２１ａ〜２１ｆは、例えばセラミック誘電材料の焼結体からなり、厚さ５０μｍを有する正方形状をなしている。
【００５５】
積層順序は図１２に示すように、最下層を複数のダミー用素体シート２１として、この上に引出導体２７Ｂが形成された素体シート２１ｆ、さらに素体シート２１ｄが積層され、この上に素体シート２１ｂ及び素体シート２１ａが交互に所定枚数積層され、さらにこの上に素体シート２１ｃ、引出導体２７Ａが形成された素体シート２１ｅ及び複数枚のダミー用素体シート２１が積層されている。
【００５６】
また、素体シート２１ａ〜２１ｆに形成されている内部導体２２ａ〜２２ｆは、ビアホール２６を介して螺旋状に導電接続されている。さらに、螺旋状に接続された内部導体の２２ａ〜２２ｄの両端、即ち内部導体２１ｃ，２１ｄの端部がビアホール２６を介して引出導体２７Ａ，２７Ｂの中央部に導電接続されている。
【００５７】
これにより、上記最下層および最上層のダミー用素体シート２１の表面が一対の対向面（以下、端面と称する）２３ｅ，２３ｆをなす直方体形状の素体２３が形成される。
【００５８】
ここで、端面２３ｅ，２３ｆ間の素体２３の長さは、他の対向面間の長さ、即ち側面２３ａと２３ｂ間の長さ及び側面２３ｃと２３ｄ間の長さよりも大きく設定されている。さらに、外部端子電極２４ａ〜２４ｄ，２５ａ〜２５ｄは、端面２３ｅ，２３ｆに垂直な中心軸（図示せず）に対してほぼ回転対称な位置に側面２３ａ〜２３ｄの各辺から所定の間隔をあけて形成されている。
【００５９】
また、一方の端面２３ｅ側に形成された外部端子電極２４ａ〜２４ｄのそれぞれは側面２３ａ〜２３ｄに露出した引出導体２７Ａに接続され、他方の端面１３ｆ側に形成された外部端子電極２５ａ〜２５ｄのそれぞれは側面２３ａ〜２３ｄに露出した引出導体２７Ｂに接続されている。これにより、各外部端子電極２４ａ〜２４ｄ，２５ａ〜２５ｄは引出導体２７Ａ，２７Ｂを介して螺旋状に接続された内部導体の２２ａ〜２２ｄ（コイル）の両端に接続される。
【００６０】
内部導体２２ａ〜２２ｄ及び引出導体２７Ａ，２７Ｂは、金属ペーストを焼結させた金属薄膜からなり、金属ペーストとしては、例えばＰｄやＡｇ−Ｐｄのような貴金属材料を主成分とするものが使用されている。外部端子電極２４ａ〜２４ｄ，２５ａ〜２５ｄも内部導体２２ａ〜２２ｄと同様の材料により形成され、表面には半田濡れ性をよくするために半田メッキが施されている。
【００６１】
前述の構成よりなる積層チップインダクタ２０によれば、外部端子電極２４ａ〜２４ｄ，２５ａ〜２５ｄが４つの側面２３ａ〜２３ｄのそれぞれに独立して形成されているので、前述したチップコンデンサと同様に、回路基板に実装したときも、回路基板上のランド電極の形状を必要最小限の大きさとすることにより、回路基板に対向する外部端子電極２４ａ〜２４ｄ，２５ａ〜２５ｄと回路基板上のランド電極とを半田などによって導電接続したときに、素体２３周辺へ半田が広がること（半田フィレットが形成されること）がない。従って、従来に比べて隣り合う部品の間隔を狭めることができるので、部品の実装密度を向上させることができ、あらゆる電子機器の高密度実装化及び小型化を可能にする。
【００６２】
また、回路基板に実装する際に、４つの側面２３ａ〜２３ｄのうちの何れの面を回路基板に対向させても、実装形状を変えることなくコイルの端子に接続された外部端子電極２４ａ〜２４ｄ，２５ａ〜２５ｄが回路基板に対向するので、電子部品自動装填機を用いて回路基板への自動実装を行うことができる。これにより、部品の自動実装に基づく製造コストを低減することができる。
【００６３】
さらに、素体２３がセラミック積層体からなるので、製造時の微細な加工を容易に行うことができる。
【００６４】
尚、上記一実施形態では、積層チップインダクタを具体例として説明したが、本願発明が積層チップインダクタに限定されることはない。
【００６５】
また、上記実施形態における構成、形状、材料等は一例であり、適宜変更可能である。
【００６６】
【発明の効果】
以上説明したように本発明の請求項１によれば、チップ電子部品を回路基板に実装する際に、４つの電極形成面のうちの何れの面を回路基板に対向させても電子素子の各端子に接続された外部端子電極が回路基板に対向するため、該回路基板と対向する外部端子電極を回路基板上のランド電極に半田などによって導電接続できるので電子部品自動装填機を用いて回路基板への部品の自動実装を行うことができる。さらに、各電極形成面の外部端子電極はそれぞれ独立して形成されているため、回路基板上のランド電極の形状を必要最小限の大きさとすることにより、前記回路基板に対向する外部端子電極と回路基板上のランド電極とを半田などによって導電接続したときに、前記素体周辺へ半田が広がること（半田フィレットが形成されること）がないので、従来に比べて隣り合う部品の間隔を狭めることができ、部品の実装密度を向上させることができる。
【００６７】
また、請求項２によれば、上記の効果に加えて、素体の非電極形成面と電極形成面との判別が容易に行えるので、電子部品自動装填機に特殊な判別手段を備えることなく、自動実装を行うことができる。
【００６８】
また、請求項３によれば、上記の効果に加えて、回路基板に実装する際に非電極形成面に垂直な中心軸を中心として回転させ、４つの電極形成面のうちの何れの面を回路基板に対向させても電子素子の同一端子に接続された外部端子電極は同一のランド電極に対向するので、ランド電極の面積を最小限に設定することができるので、高密度実装設計を行った回路基板上のランド電極間隔を必要十分な値に設定することができる。これにより、回路基板への部品実装時のランド電極間の短絡を防止することができる。
【００６９】
また、請求項４によれば、上記の効果に加えて、素体がセラミック積層体からからなるので、製造時の微細な加工を容易に行うことができる。
【００７０】
また、請求項５によれば、上記の効果に加えて、非電極形成面のそれぞれが正方形を成しているため、４つの電極形成面のうちの何れを回路基板に当接させても回路基板への実装形状は常に同じになるので、電子部品自動装填機を用いて回路基板上へ部品実装しても、回路基板上の部品実装形態は常に同じになる。
【００７１】
また、請求項６によれば、上記の効果に加えて、電子素子が電子機器全般に使用されるインダクタであるので、あらゆる電子機器の高密度実装化及び小型化並びに部品の自動実装に基づく製造コストの低減を可能にし、電子機器産業界の発展に貢献するものである。
さらに、請求項７によれば、回路基板上のランド電極の形状を必要最小限の大きさとすることにより、回路基板に対向する外部端子電極と回路基板上のランド電極とを半田などによって導電接続したときに、素体周辺へ半田が広がること（半田フィレットが形成されること）がない。従って、従来に比べて隣り合う部品の間隔を狭めることができるので、部品の実装密度を向上させることができ、あらゆる電子機器の高密度実装化及び小型化を可能にする。
【図面の簡単な説明】
【図１】第１の参考例における積層チップコンデンサを示す外観斜視図
【図２】第１の参考例における積層チップコンデンサを示す側面断面図
【図３】第１の参考例における積層チップコンデンサを示す平面断面図
【図４】第１の参考例における積層チップコンデンサの素体を示す分解斜視図
【図５】第１の参考例における積層チップコンデンサの回路基板への実装状態を示す斜視図
【図６】第１の参考例における積層チップコンデンサの回路基板への実装状態を示す側面図
【図７】第２の参考例における積層チップコンデンサを示す外観斜視図
【図８】第３の参考例における縦積層型の積層チップコンデンサを示す側面断面図
【図９】第３の参考例における縦積層型の積層チップコンデンサの素体を示す分解斜視図
【図１０】本発明の一実施形態における縦積層型の積層チップインダクタを示す外観斜視図
【図１１】本発明の一実施形態における縦積層型の積層チップインダクタを示す側面断面図
【図１２】本発明の一実施形態における縦積層型の積層チップインダクタの素体を示す分解斜視図
【図１３】本発明に係る従来のチップ電子部品の一例である積層チップコンデンサを示す分解斜視図
【図１４】従来例における積層チップコンデンサの回路基板への実装状態を示す斜視図
【図１５】従来例における積層チップコンデンサの回路基板への実装状態を示す側面図
【符号の説明】
１０Ａ，１０Ｂ，１０Ｃ…積層チップコンデンサ、１１…誘電体層、１２Ａ〜１２Ｄ…内部電極、１２ａ…内部電極片、１２ｂ…内部電極引出部、１３Ａ，１３Ｂ，１３Ｃ…素体、１３ａ〜１３ｄ…側面（電極形成面）、１３ｅ，１３ｆ…端面（非電極形成面）、１４ａ〜１４ｄ，１５ａ〜１５ｄ…外部端子電極、１６…ビアホール、１７Ａ，１７Ｂ…引出電極、２０…積層チップインダクタ、２１，２１ａ〜２１ｆ…素体シート、２２ａ〜２２ｆ…内部導体、２３…素体、２３ａ〜２３ｄ…側面、２３ｅ，２３ｆ…端面、２４ａ〜２４ｄ，２５ａ〜２５ｄ…外部端子電極、２６…ビアホール、２７Ａ，２７Ｂ…引出導体。
【図１】
0003683721.tif 000002
【図２】
0003683721.tif 000003
【図３】
0003683721.tif 000004
【図４】
0003683721.tif 000005
【図５】
0003683721.tif 000006
【図６】
0003683721.tif 000007
【図７】
0003683721.tif 000008
【図８】
0003683721.tif 000009
【図９】
0003683721.tif 000010
【図１０】
0003683721.tif 000011
【図１１】
0003683721.tif 000012
【図１２】
0003683721.tif 000013
【図１３】
0003683721.tif 000014
【図１４】
0003683721.tif 000015
【図１５】
0003683721.tif 000016