(57)【特許請求の範囲】
【請求項１】
矩形を有する画面の画素情報を入力する装置であって、
前記画面の水平方向に延びる縁部に対して傾斜した方向に延び、前記画素情報を検出可能なリニアセンサと、
前記リニアセンサが前記画素情報を検出する毎に、前記リニアセンサを前記画面に沿って前記傾斜方向に直交する方向に直線的に、前記リニアセンサの幅方向に沿った各画素間の距離に相当するピッチだけ移動させる副走査機構と、
前記リニアセンサから前記画面に対応した画素信号を読み出す手段とを備えたことを特徴とする画像入力装置。
【請求項２】
前記リニアセンサが、前記画面の縁部に対して４５度傾斜した方向に延びることを特徴とする請求項１に記載の画像入力装置。
【請求項３】
矩形を有する画面の画素情報を入力する装置であって、
前記画面の水平方向に延びる縁部に対して４５度傾斜した方向に延び、前記画素情報を検出可能なリニアセンサと、
前記リニアセンサが前記画素情報を検出する毎に、前記リニアセンサを前記リニアセンサの幅方向に沿った各画素間の距離に相当するピッチの２1/2倍だけ、前記画面に沿って縦方向若しくは水平方向に直線的に移動させる副走査機構と、
前記リニアセンサから前記画面に対応した画素信号を読み出す手段とを備えたことを特徴とする画像入力装置。
【請求項４】
前記読出し手段により読み出された画素信号に対応した画素の間に位置する画素情報を、補間により形成する手段を備えたことを特徴とする請求項１または３のいずれかに記載の画像入力装置。
【請求項５】
前記読出し手段は、前記画面と前記リニアセンサの相対的な位置関係に基づき、前記リニアセンサにおいて前記画面と重なり合う部分の画素から読み出された画像信号を記憶手段に格納することを特徴とする請求項１または３のいずれかに記載の画像入力装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、例えばフィルムスキャナ等のように、リニアセンサによって画像を入力する装置に関する。
【０００２】
【従来の技術】
従来、リニアセンサを画面に沿って移動させることにより、この画面の画素情報を検出する装置が、例えば特開平５−１６７７７４号公報に開示されている。この装置は、リニアセンサを画面の副走査方向（縦方向）に走査させて第１の画素情報を検出した後、このリニアセンサを画面の主走査方向（水平方向）に所定量だけシフトし、再び副走査方向に走査させて第２の画素情報を検出するように構成されており、第１および第２の画素情報を組み合わせることにより、副走査を１回だけ行う場合に比べて２倍の解像度の画像が得られる。
【０００３】
【発明が解決しようとする課題】
このようにリニアセンサを主走査方向に所定量だけシフトさせて複数回副走査する装置は、機械的に複雑な構成を有するだけでなく、シフト量の精度によっては得られた画像の精度が充分なものではなくなり、またリニアセンサを移動させるための制御が複雑になるという問題がある。
【０００４】
本発明は、簡単な構成と制御によって高精度な画像を得ることができる画像入力装置を提供することを目的としている。
【０００５】
【課題を解決するための手段】
本発明に係る画像入力装置は、矩形を有する画面の画素情報を入力する装置であって、画面の水平方向に延びる縁部に対して傾斜した方向に延び、画素情報を検出可能なリニアセンサと、リニアセンサが画素情報を検出する毎に、リニアセンサを画面に沿って上述の傾斜方向に直交する方向に直線的に、リニアセンサの幅方向に沿った各画素間の距離に相当するピッチだけ移動させる副走査機構と、リニアセンサから画面に対応した画素信号を読み出す手段とを備えたことを特徴としている。
【０００６】
【実施例】
以下図示実施例により本発明を説明する。
図１は本発明の一実施例である画像入力装置の概略的な構成を示すブロック図である。
【０００７】
リニアセンサ１１は、１列に並ぶ多数のフォトダイオードと、フォトダイオードに光電変換により蓄積される信号電荷（画素信号）を転送する転送部とを有し、副走査機構１２によって駆動され、図示しない画面に沿って移動可能である。リニアセンサ１１は、駆動回路１３から出力されるパルス信号によって駆動され、画素信号を出力する。画素信号はアンプ１４によって増幅され、ローパスフィルタ１５によって高周波数のノイズを除去された後、Ａ／Ｄ変換器１６によってデジタル信号に変換される。このデジタルの画素信号は、メモリコントロール回路１７の制御に基づいてメモリ１８に格納される。
【０００８】
メモリ１８に格納された画素信号は、再生画像の解像度を高めるため、補間処理回路２１によって補間処理を施された後、再びメモリ１８に格納される。補間処理された画素信号は、メモリコントロール回路１７の制御により、メモリ１８から読み出されるとともにＤ／Ａ変換器２２によってアナログ信号に変換される。このアナログの画素信号は、ローパスフィルタ２３によって高周波数のノイズを除去された後、モニタ（ディスプレイ装置）に出力される。一方、メモリ１８から読み出されたデジタルの画素信号は、そのままコンピュータ等に出力可能である。
【０００９】
システム制御回路２４は、画像入力装置を全体的に制御するものであり、クロックジェネレータ２５から出力されるクロックパルスに基づいて作動し、所定の指令信号を出力する。
【００１０】
副走査機構１２はシステム制御回路２４からの指令信号に基づいて作動し、これによりリニアセンサ１１は画面上を副走査する。すなわちリニアセンサ１１は、画面上の所定位置において画素情報を検出した後、１ステップだけ移動して再び画像情報を検出し、このような検出動作を繰り返しながら、画面上を移動する。駆動回路１３は、システム制御回路２４からの指令信号とクロックジェネレータ２５から出力されるクロックパルスとに基づいて作動し、これによりリニアセンサ１１から画素信号が出力される。メモリコントロール回路１７は、システム制御回路２４からの指令信号とクロックジェネレータ２５からのクロックパルスとに基づいて作動し、これによりＡ／Ｄ変換器１６のＡ／Ｄ変換動作、メモリ１８の書込みおよび読出し動作、Ｄ／Ａ変換器２２のＤ／Ａ変換動作が制御される。また、補間処理回路２１も、システム制御回路２４からの指令信号に基づいて動作する。
【００１１】
図２は第１実施例におけるリニアセンサ１１の副走査を示す図、図３は第１実施例における画素信号の読出し動作を示すフローチャートである。これらの図を参照して、画面Ｆから画素情報を検出する動作を説明する。
【００１２】
画面Ｆは縦方向よりも水平方向の方が長い矩形を有している。リニアセンサ１１は画面Ｆの水平方向に延びる縁部Ｐ１に対して４５度だけ傾斜した方向に延びている。リニアセンサ１１は副走査機構１２（図１）によって、画面Ｆの縦方向に直線的に移動せしめられる。すなわちリニアセンサ１１の副走査方向は画面Ｆの縦方向に平行である。リニアセンサ１１は、副走査によって画面Ｆの画素を検出するのに充分な長さ、すなわち縁部Ｐ１の約２1/2 倍の長さを有している。
【００１３】
リニアセンサ１１は、画素情報を検出する毎に所定のステップ幅だけ移動する。このステップ幅は、リニアセンサ１１の幅方向に沿った各画素間の距離Ｄ（画素ピッチ）の２1/2 倍である。リニアセンサ１１がステップ幅だけｉ回移動することにより、画面Ｆの縦方向に並ぶ所定の列の全画素が検出され、ステップ幅だけｊ回移動することにより、画面Ｆの水平方向に並ぶ所定の行の全画素が検出される。また、リニアセンサ１１がステップ幅だけ（ｎ＝ｉ＋ｊ−１）回移動することにより、画面Ｆの全ての画素が検出される。この（ｉ＋ｊ−１）は、画面Ｆの水平方向の縁部Ｐ１に沿って並ぶ画素の数ｊと、画面Ｆの縦方向の縁部Ｐ２に沿って並ぶ画素の数ｉとを加算し、これらの数ｊ，ｉの計数において重複して考慮された画面右隅の画素Ｓ１の分だけ引算することにより得られる。なお、リニアセンサ１１のフォトダイオードの数は（２ｊ−１）個である。
【００１４】
ステップ１０１では、パラメータｋが１にセットされ、ステップ１０２では、リニアセンサ１１が初期位置にセットされる。すなわち時間ｔ＝ｔ1 では、図２に示されるように、リニアセンサ１１は１番目のフォトダイオード（左端に位置し、符号（１）で示される）が画面Ｆの左上の画素Ｓ２に対応した位置に固定される。
【００１５】
ステップ１０３では、リニアセンサ１１から画素信号が読み出される。この時読み出される画素信号は、リニアセンサ１１により検出された全ての画素信号である。ステップ１０４では、パラメータｋがｉよりも小さいか否かが判定される。初めてステップ１０４が実行される時、パラメータｋはｉよりも小さいので、次にステップ１０５が実行される。ステップ１０３において読み出される画素信号は、リニアセンサ１１により検出された全ての画素信号であるが、図２から理解されるように、画面Ｆ上の画素に対応した画素信号はリニアセンサ１１の一部のフォトダイオードにより検出された画素信号である。そこでステップ１０５では、リニアセンサ１１の１番目から（２ｋ−１）番目までのフォトダイオードにより検出された画素信号がメモリ１８の所定の領域に格納される。すなわちパラメータｋが１である時（時間ｔ＝ｔ1 ）、リニアセンサ１１の１番目の画素信号のみがメモリ１８に格納される。
【００１６】
ステップ１０６では、パラメータｋが、リニアセンサ１１が画面Ｆの全画素情報を検出した時のステップ数ｎ（＝ｉ＋ｊ−１）に達したか否かが判定される。最初は未だステップ数ｎに達していないので、ステップ１０７においてパラメータｋが１だけインクリメントされ、ステップ１０８においてリニアセンサ１１が１ステップだけ副走査されてステップ１０３に戻る。そしてステップ１０４、１０５が再び実行される。リニアセンサ１１が１ステップだけ移動すると、図２から理解されるように、画面Ｆ上から検出される画素数、すなわちステップ１０５においてメモリ１８に格納されるべき画素信号の数は、２個ずつ増加する。したがってステップ１０５では、リニアセンサ１１の１番目から（２ｋ−１）番目までのフォトダイオードに対応した画素信号がメモリ１８に格納される。
【００１７】
さて、ステップ１０７の実行によりパラメータｋがｉに等しくなると（時間ｔ＝ｔi ）、ステップ１０８においてリニアセンサ１１が１ステップだけ副走査され、ステップ１０３においてリニアセンサ１１から全画素信号が読み出された後、ステップ１１１において、パラメータｋがｊよりも大きいか否かが判定される。初めてステップ１１１が実行される時、パラメータｋはｊ以下であるので、ステップ１１２が実行され、リニアセンサ１１の（ｋ−ｉ＋１）番目から（２ｋ−１）番目までのフォトダイオードに対応した画素信号がメモリ１８の所定の領域に格納される。すなわちパラメータｋがｉからｊまでの値である時（時間ｔ＝ｔi 〜ｔj ）、メモリ１８に格納される先頭の画素信号は、パラメータｋからｉを引いて１を加算した番目に位置するフォトダイオード（画素Ｓ３）に対応している。このように、時間ｔ＝ｔi 〜ｔj では、ステップ１０３、１０４、１１１、１１２、１０６、１０７、１０８から成るループが繰り返し実行される。
【００１８】
パラメータｋがｊよりも大きくなると（時間ｔ＞ｔj ）、ステップ１１１からステップ１１３に進み、リニアセンサ１１の（ｋ−ｉ＋１）番目から（２ｊ−１）番目までのフォトダイオードに対応した画素信号がメモリ１８の所定の領域に格納される。すなわちパラメータｋがｊよりも大きい時、メモリ１８に格納される先頭の画素信号は、ステップ１１２と同様に（ｋ−ｉ＋１）番目の画素に対応しているが、メモリ１８に格納される最後の画素信号は、リニアセンサ１１の最後尾（右端）のフォトダイオードにより得られる画素信号である。
【００１９】
時間ｔ＝ｔj よりも後は、ステップ１０３、１０４、１１１、１１３、１０６、１０７、１０８から成るループが繰り返し実行され、この間にステップ１０６において、パラメータｋがステップ数ｎ（＝ｉ＋ｊ−１）に達したと判定されると、このルーチンは終了する。
【００２０】
図３のルーチンが終了した時点において、メモリ１８に格納された画素信号は、画面Ｆ上では、図４において丸印により示されるように水平線に対して４５度傾斜した線Ｌに沿って並んでいる。そして、隣接する奇数行目Ｈ１の各画素（例えば符号Ｘ１，Ｘ２）間、および隣接する偶数行目Ｈ２の各画素（例えば符号Ｘ３，Ｘ４）間には、画素信号は存在しない。本実施例では、リニアセンサ１１から入力された２つの画素信号（例えばＸ１，Ｘ２）の間に位置する画素信号（例えばＹ１）を、その２つの画素信号の平均値を取ることによって求め、メモリ１８に格納している。これにより画面Ｆ上の画素数が、リニアセンサ１１により検出されたものと比較して２倍だけ増加し、再生画像の解像度が高められる。
【００２１】
以上のように第１実施例によれば、リニアセンサ１１を主走査方向にシフトさせず、副走査を１回行うだけで、画面Ｆ上に密に配置された画素の情報を得ることができる。すなわち本実施例によれば、機械的に簡単な構成によって高精度な画像を得ることができ、画像入力装置のコストを低下させることができる。また本実施例によれば、リニアセンサ１１を主走査方向にシフトさせる必要がないため、画像情報の検出動作の制御が簡単である。
【００２２】
次に第２実施例を説明する。第２実施例は第１実施例と比較して、装置のブロック図は同じであるが、リニアセンサ１１の副走査の方向と画素信号のメモリへの格納動作が異なる。
【００２３】
図５は第２実施例におけるリニアセンサ１１の副走査を示す図、図６は第２実施例における画素信号の読出し動作を示すフローチャートである。これらの図を参照して、画面Ｆから画素情報を検出する動作を説明する。
【００２４】
第１実施例と同様に、画面Ｆは縦方向よりも水平方向の方が長い矩形を有しており、リニアセンサ１１は水平方向に延びる縁部Ｐ１に対して４５度だけ傾斜した方向に延びている。リニアセンサ１１の副走査方向は画面Ｆの水平方向である。
【００２５】
リニアセンサ１１は、画面Ｆの縦方向に延びる縁部Ｐ２の約２1/2 倍の長さを有している。リニアセンサ１１が水平方向に所定のステップ幅だけｉ回移動することにより、画面Ｆの縦方向に並ぶ所定の行の全画素が検出され、このステップ幅だけｊ回移動することにより、画面Ｆの水平方向に並ぶ所定の行の全画素が検出される。また、リニアセンサ１１がステップ幅だけ（ｎ＝ｉ＋ｊ−１）回移動することにより、画面Ｆの全ての画素が検出される。なお、リニアセンサ１１のフォトダイオードの数は（２ｉ−１）個である。
【００２６】
ステップ２０１、２０２の処理は図３のステップ１０１、１０２の処理と同様であり、時間ｔ＝ｔ1 では、図５に示されるように、リニアセンサ１１は１番目のフォトダイオード（右端に位置し、符号（１）で示される）が画面Ｆの左上の画素Ｓ２に対応した位置に固定される。
【００２７】
ステップ２０３〜２０８の処理は図３のステップ１０３〜１０８の処理と同様である。
【００２８】
パラメータｋがｉに等しくなると（時間ｔ＝ｔi ）、ステップ２０４からステップ２１１に進み、パラメータｋがｊよりも大きいか否かが判定される。初めてステップ２１１が実行される時、パラメータｋはｊ以下であるので、ステップ２１２へ進み、リニアセンサ１１の１番目から（２ｉ−１）番目までのフォトダイオードに対応した画素信号がメモリ１８の所定の領域に格納される。すなわちパラメータｋがｉからｊまでの値である時（時間ｔ＝ｔi 〜ｔj ）、リニアセンサ１１から出力される全ての画素信号がメモリ１８に格納される。
【００２９】
パラメータｋがｊよりも大きくなると（時間ｔ＞ｔj ）、ステップ２１１からステップ２１３に進み、リニアセンサ１１の（ｋ−ｊ＋１）番目から（２ｉ−１）番目までのフォトダイオードに対応した画素信号がメモリ１８の所定の領域に格納される。すなわちパラメータｋがｊよりも大きい時、メモリ１８に格納される先頭の画素信号は、画面Ｆの上端等において水平方向に並ぶ画素数ｊをパラメータｋから引いて１を加算して得られる番目の画素Ｓ４に対応しており、メモリ１８に格納される最後の画素信号は、リニアセンサ１１の左端のフォトダイオードにより得られる画素Ｓ５に対応している。
【００３０】
時間ｔ＝ｔj よりも後は、ステップ２０３、２０４、２１１、２１３、２０６、２０７、２０８から成るループが繰り返し実行され、この間にステップ２０６において、パラメータｋがステップ数ｎ（＝ｉ＋ｊ−１）に達したと判定されると、このルーチンは終了する。
【００３１】
この第２実施例においても、各画素の間に位置する画素の情報は、補間により得られる。
【００３２】
このように第２実施例によれば、第１実施例と同様な効果が得られることに加え、リニアセンサ１１の長さが画面Ｆの縦方向の縁部Ｐ２の約２1/2 倍だけあればよいため、リニアセンサ１１は第１実施例よりも短くてよい。
【００３３】
次に第３実施例を説明する。第３実施例は第１および第２実施例と比較して、装置のブロック図は同じであるが、リニアセンサ１１の副走査の方向と画素信号のメモリへの格納動作が異なる。
【００３４】
図７は第３実施例におけるリニアセンサ１１の副走査を示す図、図８は第３実施例における画素信号の読出し動作を示すフローチャートである。これらの図を参照して、画面Ｆから画素情報を検出する動作を説明する。
【００３５】
画面Ｆは第１および第２実施例と同様に縦方向よりも水平方向の方が長い矩形を有しており、リニアセンサ１１は水平方向に延びる縁部Ｐ１に対して４５度だけ傾斜した方向に延びている。リニアセンサ１１の副走査方向は、リニアセンサ１１の幅方向である。すなわちリニアセンサ１１のステップ幅は、第１および第２実施例と異なり、各画素間の距離Ｄと同じである。なお、リニアセンサ１１のフォトダイオードの数は（ｉ＋ｊ−１）個である。
【００３６】
ステップ３０１ではパラメータｋが１に定められ、ステップ３０２（時間ｔ＝ｔ1 ）では、図７に示されるように、リニアセンサ１１のｉ番目のフォトダイオードが画面Ｆの左上の画素Ｓ２に対応した位置に固定される。ステップ３０３では、リニアセンサ１１から全ての画素信号が読み出される。ステップ３０４では、パラメータｋがｉよりも小さいか否かが判定される。初めてステップ３０４が実行される時、パラメータｋはｉよりも小さいので、次にステップ３０５が実行される。
【００３７】
ステップ３０５では、リニアセンサ１１の（ｉ−ｋ＋１）番目から（ｉ＋ｋ−１）番目までのフォトダイオードに対応した画素信号がメモリ１８の所定の領域に格納される。メモリ１８に格納される画素信号は、図７において画素Ｓ６から画素Ｓ７までの間に位置する画素に対応しており、リニアセンサ１１において、画素Ｓ６よりも左側には（ｋ−１）個のフォトダイオードが存在し、画素Ｓ７よりも右側にも（ｋ−１）個のフォトダイオードが存在する。また画素Ｓ６から画素Ｓ７までの間の中央に位置する画素Ｓ８は、リニアセンサ１１のｉ番目の画素に対応している。したがって、メモリ１８に格納される先頭の画素信号は、リニアセンサ１１の〔ｉ−（ｋ−１）〕番目のフォトダイオードに対応し、メモリ１８に格納される最後の画素信号は、リニアセンサ１１の〔ｉ＋（ｋ−１）〕番目のフォトダイオードに対応する。
【００３８】
パラメータｋがｉに等しくなると（時間ｔ＝ｔi ）、ステップ３０４からステップ３１１に進み、パラメータｋがｊよりも大きいか否かが判定される。初めてステップ３１１が実行される時、パラメータｋはｊ以下であるので、ステップ３１２へ進み、リニアセンサ１１の（ｋ−ｉ＋１）番目から（ｉ＋ｋ−１）番目までのフォトダイオードに対応した画素信号がメモリ１８の所定の領域に格納される。時間ｔ＝ｔi 以降になると、リニアセンサ１１において画素Ｓ９よりも左側に位置するフォトダイオードは（ｋ−ｉ）個である。したがって、メモリ１８に格納される先頭の画素信号は、リニアセンサ１１の（ｋ−ｉ＋１）番目のフォトダイオードに対応する。また、メモリ１８に格納される最後の画素信号は、時間ｔ＝ｔi 以前と同じである。
【００３９】
パラメータｋがｊよりも大きくなると（時間ｔ＞ｔj ）、ステップ３１１からステップ３１３に進み、リニアセンサ１１の（ｋ−ｊ＋１）番目から（ｉ＋２ｊ−ｋ−１）番目までのフォトダイオードに対応した画素信号がメモリ１８の所定の領域に格納される。リニアセンサ１１において、メモリ１８に格納される最後の画素信号は画素Ｓ１０に対応しており、またこの画素Ｓ１０よりも右側には（ｋ−ｊ）個のフォトダイオードが存在する。したがってメモリ１８に格納される最後の画素信号は、全フォトダイオードの数（ｉ＋ｊ−１）から（ｋ−１）を減算して得られ、（ｉ＋２ｊ−ｋ−１）番目のフォトダイオードに対応する。なお、メモリ１８に格納される先頭の画素信号は、時間ｔ＝ｔi 〜ｔj と同じである。
【００４０】
時間ｔ＝ｔj よりも後は、ステップ３０３、３０４、３１１、３１３、３０６、３０７、３０８から成るループが繰り返し実行され、この間にステップ３０６において、パラメータｋがステップ数ｎ（＝ｉ＋ｊ−１）に達したと判定されると、このルーチンは終了する。
【００４１】
この第３実施例においても、各画素の間に位置する画素の情報は、補間により得られる。
【００４２】
なお、上記各実施例においてリニアセンサ１１のフォトダイオードは、画面Ｆ上の全ての画素を検出するのに充分な個数だけ設けられていたが、目的に応じてこの個数を増減させてもよい。
【００４３】
【発明の効果】
以上のように本発明によれば、簡単な構成と制御によって高精度な画像を得ることができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例である画像入力装置を備えたスチルビデオカメラの概略的な構成を示すブロック図である。
【図２】第１実施例におけるリニアセンサの副走査を示す図である。
【図３】第１実施例における画素信号の読出し動作を示すフローチャートである。
【図４】補間処理を示す図である。
【図５】第２実施例におけるリニアセンサの副走査を示す図である。
【図６】第２実施例における画素信号の読出し動作を示すフローチャートである。
【図７】第３実施例におけるリニアセンサの副走査を示す図である。
【図８】第３実施例における画素信号の読出し動作を示すフローチャートである。
【符号の説明】
１１  リニアセンサ
１２  副走査機構
【図１】
0003655655.tif 000002
【図２】
0003655655.tif 000003
【図３】
0003655655.tif 000004
【図４】
0003655655.tif 000005
【図５】
0003655655.tif 000006
【図６】
0003655655.tif 000007
【図７】
0003655655.tif 000008
【図８】
0003655655.tif 000009