(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された導電体と、
上記導電体を覆い、表面にボイドを有さずに内部の上記導電体より上にのみ複数のボイドを有する、配線間を絶縁するための層間絶縁体とを備えた半導体装置。
【請求項２】
上記層間絶縁体はフッ素を含有しないことを特徴とする請求項１記載の半導体装置。
【請求項３】
上記複数のボイドは上記層間絶縁体内部に分布することを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記ボイドは前記導電体上の所定の範囲にのみ形成されていることを特徴とする、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
半導体基板上に導電体を覆う絶縁体を形成する工程と、
上記絶縁体に不活性ガスイオンを注入する工程と、
上記絶縁体を熱処理する工程とを含む半導体装置の製造方法であって、
上記絶縁体に不活性ガスイオンを注入する工程では、異なる注入エネルギーを用いて上記絶縁体に不活性ガスイオンが複数回注入され、上記注入エネルギーは、１００ｋｅＶ以上であって上記導電体に上記不活性ガスイオンが注入されない大きさであることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関するものであり、より特定的には、半導体基板上に形成された絶縁体の構造とその形成方法に関するものである。
【０００２】
【従来の技術】
半導体デバイスにおける微細加工技術の発展にはめざましいものがあり、近年においては、０．３５μｍ以下の超微細加工を可能にしている。このような半導体デバイスの微細化に伴い、デバイス性能を左右する新たな問題点として、配線間容量の増加に起因した信号遅延が持ち上がってきている。
【０００３】
この問題を解決するため、配線間の絶縁膜として、低い比誘電率を有する絶縁材料の適用が盛んに検討されている。
【０００４】
以下に、低い比誘電率材料からなる絶縁膜を用いた、従来の半導体装置の一例を、図４及び図５に基づいて説明する。
図４は従来の半導体装置の構造を示す要部断面図であり、図４において、１は、例えばシリコン基板からなる半導体基板本体と、その上に形成された半導体素子とを有する半導体基板であり、２は半導体基板１上に形成されたシリコン酸化膜であり、３はシリコン酸化膜２上に形成された、例えばアルミ膜からなる下層配線である。
【０００５】
４は下層配線３を覆うように形成された、例えば比誘電率が３．２〜３．９であるシリコンフッ化酸化膜（ＳｉＯＦ膜）からなる、低誘電率層間膜である。
【０００６】
５は低誘電率層間膜４上に形成された、例えばアルミ膜からなる上層配線であり、低誘電率層間膜４を貫通し下層配線３表面に開口する接続孔６を介して、下層配線３に電気的に接続されている。
【０００７】
つぎに、このように構成された従来の半導体装置の製造方法について図５を用いて説明する。図５は従来の半導体装置の製造方法を工程順に示した要部断面図である。
【０００８】
まず、図５（ａ）に示されるように、例えばシリコン基板からなる半導体基板本体と、その上に形成された半導体素子とを有する半導体基板１上のシリコン酸化膜２上に、例えば、スパッタ法を用いて、アルミ膜からなる導電膜３ａを形成する。
【０００９】
次に、図５（ｂ）に示すように、例えばリソグラフィー及び反応性イオンエッチングにより、上記導電膜３ａを所望の形状にパターニングし、下層配線３を形成する。
【００１０】
次に、図５（ｃ）に示すように、下層配線３を覆うように、上記半導体基板１上に、例えば、ＥＣＲ（電子スピン共鳴：Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）プラズマＣＶＤ（化学気相成長：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ＳｉＦ４とＯ２を原料ガスとして、ＳｉＯＦ膜（シリコンフッ化酸化膜）からなる、低誘電率層間膜４を形成する。
【００１１】
ここで、形成されたＳｉＯＦ膜４は、その膜中にフッ素を含有しているので、多孔質の構造を有し、かつ、層間絶縁膜として一般的な材料であるシリコン酸化膜の比誘電率よりも低い値、具体的には、３．２〜３．９の比誘電率を有することとなる。
【００１２】
尚、ＳｉＯＦ膜４の形成に用いる原料ガスとしては、上記ガス系の代わりに、Ｃ２Ｆ６、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）、Ｈｅ及びＯ２を用いても良い。
【００１３】
次に、図５（ｄ）に示すように、写真製版技術を用い、所望の位置に低誘電率層間膜４を貫通するように形成された、下層配線３表面に開口する接続孔６を形成する。
【００１４】
その後、この接続孔６の内部を含む半導体基板１上の全面に、アルミ膜からなる導電膜を形成し、通常の写真製版技術を用い、この金属膜を所望の形状にパターニングして、下層配線３に電気的に接続される上層配線５を形成し、図４に示す半導体装置を得る。
【００１５】
尚、アルミ配線を４層、５層といった多数層有する半導体装置も従来から存在するが、上記においては、簡単のため、アルミ配線が２層の場合を従来例として示した。
【００１６】
【発明が解決しようとする課題】
しかるに、このような半導体装置においては、低誘電率層間膜であるＳｉＯＦ膜４がフッ素を含有しているため、誘電率は低いが、同時に、多孔質形状を示すことにより吸湿性が増大すると言った問題があった。
【００１７】
この発明は上記した点に鑑みてなされたものであり、絶縁体の誘電率を低減すると同時に、当該絶縁体の吸湿性の増加を引き起こさない半導体装置を得ることを目的とするものである。
【００１８】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体基板上に形成された導電体と、上記導電体を覆い、表面にボイドを有さずに内部の上記導電体より上にのみ複数のボイドを有する、配線間を絶縁するための層間絶縁体とを備えたものである。
【００１９】
又、上記層間絶縁体はフッ素を含有しないことを特徴とするものである。
【００２０】
又、上記複数のボイドが上記層間絶縁体内部に分布することを特徴とするものである。
【００２１】
この発明に係る半導体装置の製造方法は、半導体基板上に導電体を覆う絶縁体を形成する工程と、上記絶縁体に不活性ガスイオンを注入する工程と、上記絶縁体を熱処理する工程とを含むものである。上記絶縁体に不活性ガスイオンを注入する工程では、異なる注入エネルギーを用いて上記絶縁体に不活性ガスイオンが複数回注入され、上記注入エネルギーは、１００ｋｅＶ以上であって上記導電体に上記不活性ガスイオンが注入されない大きさであることを特徴とするものである。
【００２３】
【発明の実施の形態】
実施の形態１．
以下に、この発明の実施の形態１について図１及び図２に基づいて説明する。図１はこの発明の実施の形態１における半導体装置の構造を示す要部断面図であり、図１において、１は、例えばシリコン基板からなる半導体基板本体と、その上に形成された半導体素子とを有する半導体基板、２は半導体基板１上に形成されたシリコン酸化膜、３はシリコン酸化膜２上に形成された、例えばアルミ膜からなる下層配線である。
【００２４】
７は下層配線３を覆うように形成された、その表面が緻密な構造をとる一方、内部には複数のボイド８を有する層間絶縁膜であり、本実施の形態１においては、例えば、ＴＥＯＳ酸化膜、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）等のシリコン酸化膜を用いている。
【００２５】
ここで、ボイド８は、その形成条件によって異なるが、直径０．０１〜０．１μｍ程度の大きさを有するものであり、当該ボイド８の内部は、形成時に注入される不活性ガス（例えば、アルゴンなど）、形成に用いる熱処理雰囲気中のガス（例えば、窒素など）、又は真空のいずれかであると考えられる。しかし、そのいずれにしても、当該ボイド８の比誘電率はほぼ１である。
【００２６】
５は層間絶縁膜７上に形成された、例えばアルミ膜からなる上層配線であり、層間絶縁膜７を貫通し下層配線３表面に開口する接続孔６を介して、下層配線３に電気的に接続されている。
【００２７】
つぎに、このように構成された半導体装置の製造方法について図２を用いて説明する。図２は本実施の形態１における半導体装置の製造方法を工程順に示した要部断面図である。
【００２８】
まず、図２（ａ）に示されるように、例えばシリコン基板からなる半導体基板本体と、その上に形成された半導体素子とを有する半導体基板１上のシリコン酸化膜２上に、例えば、スパッタ法を用いて、アルミ膜からなる導電膜３ａを形成する。
【００２９】
次に、図２（ｂ）に示すように、例えばリソグラフィー及び反応性イオンエッチングにより、上記導電膜３ａを所望の形状にパターニングし、下層配線３を形成する。
【００３０】
次に、図２（ｃ）に示すように、下層配線３を覆うように、上記半導体基板１上に、例えば、約０．６μｍの膜厚となるように、ＣＶＤ法を用いてＴＥＯＳ酸化膜からなる層間絶縁膜７を形成する。
尚、ここで、上記ＴＥＯＳ酸化膜の代わりに、ＳＯＧ等のシリコン酸化膜を形成し、層間絶縁膜７としても良い。
【００３１】
次に、図２（ｄ）に示すように、層間絶縁膜７に不活性ガスイオン９を注入する。
【００３２】
具体的には、例えば、アルゴンをドーズ量として５×１０１６ｃｍ−２だけ注入する。又、注入エネルギーは、下層配線３にアルゴンイオンが注入されないようにするために、約３００ｋｅＶ（飛程：Ｒｐ＝０．２９５μｍ、ΔＲｐ＝０．０６７μｍ）以下とすることとし、かつ、層間絶縁膜７の表面近傍にボイド８が形成されないようにするために、約１００ｋｅＶ（飛程：Ｒｐ＝０．０８２μｍ、ΔＲｐ＝０．０２８μｍ）以上とする。
【００３３】
ここで、層間絶縁膜７の表面近傍にボイド８が形成されないようにしているのは、ボイド８が表面近傍に形成された場合、吸湿性が高くなる可能性があり、しかも、層間絶縁膜７表面の平坦性が劣化するからである。
【００３４】
尚、注入エネルギーの値は、上記のように、一定の幅の中から、任意に選択することが可能であり、ボイド８を層間絶縁膜７表面からどれだけの深さに形成したいかにより自由に選択できる。すなわち、注入イオン密度が最大となる飛程付近にボイド８が形成されるので、それに応じて、層間絶縁膜７の膜厚等を考慮して注入エネルギーを選択する。
ここで、本不活性ガスイオンの注入工程においては、未だ、ボイドは形成されていない。
【００３５】
次に、図２（ｅ）に示すように、イオン注入後、例えば、４００℃で、３０分間、窒素雰囲気において、層間絶縁膜７の熱処理を行う。
この熱処理により、層間絶縁膜７中に溶存しきれなくなったアルゴンが集まることにより、ボイド８が形成される。
【００３６】
次に、図２（ｆ）に示すように、写真製版技術を用い、所望の位置に層間絶縁膜７を貫通するように形成された、下層配線３表面に開口する接続孔６を形成する。
【００３７】
その後、この接続孔６の内部を含む半導体基板１上の全面に、アルミ膜からなる導電膜を形成し、通常の写真製版技術を用い、この金属膜を所望の形状にパターニングして、下層配線３に電気的に接続される上層配線５を形成し、図１に示す半導体装置を得る。
【００３８】
本実施の形態１においては、不活性ガスイオン９が層間絶縁膜７中に注入され、熱処理されることにより、シリコン酸化膜からなる層間絶縁膜７中の固溶度が低い上記不活性ガスが、層間絶縁膜７中に放出されて集まりボイド８が形成される。
【００３９】
ここで、ボイド８内部は、層間絶縁膜７中に固溶しきれなくなったアルゴンなどの不活性ガス、熱処理雰囲気中の窒素などのガス、又は真空のいずれであるかは、今のところ明らかではないが、いずれにしても当該ボイド８の比誘電率はほぼ１であるので、比誘電率の値の低いボイド８が形成されることにより、結果として、層間絶縁膜７の誘電率を全体として低くすることができるという効果を有する。
【００４０】
又、層間絶縁膜７にはフッ素が含まれていないので、吸湿性を増加してしまうこともない。
【００４１】
又、注入エネルギーを調節することによって、層間絶縁膜７の表面近傍にボイド８が形成されることを防止することができるので、外気と接する膜表面は緻密な構造とすることができ、そのため、吸湿性を増加してしまうこともなく、かつ、表面の平坦性を保つことも可能となる。
【００４２】
又、本実施の形態１はあらゆる種類の半導体装置に対して適用できるが、特に、高速動作が要求される論理回路素子、又はこれらを高集積化した論理回路装置、より特定的には、０．２μｍ以下の設計ルールのロジックＬＳＩに適用することにより、所望の高速動作が実現できるという効果を有する。
【００４３】
尚、上記の場合においては、アルゴンを層間絶縁膜７にイオン注入していたが、その他の不活性ガスイオン、例えばヘリウム、クリプトン等を注入しても良く、この場合においても、上記の場合と同様の効果を奏する。
但し、ドーズ量、注入エネルギー等は、注入するイオンによりそれぞれ異なる値を用いる必要がある。
【００４４】
実施の形態２．
この発明の実施の形態２は、上記した実施の形態１に対して、ボイドが層間絶縁膜の内部に広く分布している点で相違するだけであり、その他の点については上記した実施の形態１と同様である。
【００４５】
図３はこの発明の実施の形態２における半導体装置の構造を示す要部断面図である。本半導体装置は、上記実施の形態１の図１において示された半導体装置の構造に対して、ボイド８が、層間絶縁膜７の内部に広く分布している点について相違するものの、その他の点については図１にて示した半導体装置と同様の構造を備えたものである。
【００４６】
つぎに、このように構成された半導体装置の製造方法について説明する。
本実施の形態２における半導体装置の製造方法は、上記実施の形態１における図２（ｄ）において示された工程について異なる工程をとるものの、その他の工程については、図２にて示した半導体装置の製造方法と同様の工程を含むものである。
【００４７】
具体的には、本実施の形態２においては、図２（ｄ）にて示された１回のイオン注入工程に代わり、層間絶縁膜７に対して、注入エネルギーの異なる、複数回の不活性ガスイオンの注入を行っている。
【００４８】
ここで、複数回のイオン注入のそれぞれにおいて、注入イオンは不活性ガスイオンであればどのイオン種を用いても良く、各回においてそれぞれ異なる不活性ガスイオンを用いても良い。又、このとき、結果的にボイド８の形成される深さが異なるのであれば、異なる不活性ガスイオンに対して、たまたま、同じ値の注入エネルギーを用いることになってもかまわない。
【００４９】
上記エネルギーの異なる複数回のイオン注入により、熱処理工程後、層間絶縁膜７の内部にボイド８が広く分布することになる。
【００５０】
本実施の形態２においても、実施の形態１の場合と同様の効果を有する。
さらに、本実施の形態２においては、ボイド８の占める層間絶縁膜７中の体積率が増加するため、層間絶縁膜７の誘電率を、全体として、より低減することができるという効果を有する。
【００５１】
又、本実施の形態２においても、あらゆる種類の半導体装置に対して適用できるが、特に、高速動作が要求される論理回路素子、又はこれらを高集積化した論理回路装置、より特定的には、０．２μｍ以下の設計ルールのロジックＬＳＩに適用することにより、所望の高速動作が実現できるという効果を有する。
【００５２】
【発明の効果】
この発明に係る半導体装置は、半導体基板上に形成された導電体と、上記導電体を覆い、表面にボイドを有さずに内部の上記導電体上にのみ複数のボイドを有する、配線間を絶縁するための層間絶縁体とを具備するので、層間絶縁体の誘電率を低減できるため信号遅延を抑制でき、しかも、層間絶縁体の吸湿性の増加を引き起こさず、表面の平坦性を損なうこともないという効果を有する。
【００５３】
また、上記層間絶縁体はフッ素を含有しないことを特徴とするので、上記の場合に比べて、さらに、層間絶縁体の吸湿性の増加を引き起こしにくいという効果を有する。
【００５４】
また、上記複数のボイドが上記層間絶縁体内部に分布することを特徴とするので、上記の場合に比べ、さらに、層間絶縁体の誘電率を低減することができるという効果を有する。
【００５５】
この発明に係る半導体装置の製造方法は、半導体基板上に導電体を覆う絶縁体を形成する工程と、上記絶縁体に不活性ガスイオンを注入する工程と、上記絶縁体を熱処理する工程とを含んでいる。上記絶縁体に不活性ガスイオンを注入する工程では、異なる注入エネルギーを用いて上記絶縁体に不活性ガスイオンが複数回注入され、上記注入エネルギーは、１００ｋｅＶ以上であって上記導電体に前記不活性ガスイオンが注入されない大きさであるので、絶縁体の誘電率を低減できるとともに、当該絶縁体の吸湿性の増加を引き起こさない半導体装置を得ることができる。
【００５６】
また、上記絶縁体に不活性ガスイオンを注入する工程は、異なる注入エネルギーを用いて、上記絶縁体に不活性ガスイオンを複数回注入することを特徴とするので、上記の場合に比べ、さらに、絶縁体の誘電率を低減することができ、しかも、当該絶縁体の吸湿性の増加を引き起こさない半導体装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置の構造を示す要部断面図である。
【図２】この発明の実施の形態１における半導体装置の製造方法を工程順に示す要部断面図である。
【図３】この発明の実施の形態２における半導体装置の構造を示す要部断面図である。
【図４】従来の半導体装置の構造を示す要部断面図である。
【図５】従来の半導体装置の製造方法を工程順に示す要部断面図である。
【符号の説明】
１  半導体基板、          ３  導電体、          ７  絶縁体、
８  ボイド、              ９  不活性ガスイオン。
【図１】
0003623061.tif 000002
【図２】
0003623061.tif 000003
【図３】
0003623061.tif 000004
【図４】
0003623061.tif 000005
【図５】
0003623061.tif 000006