(57)【特許請求の範囲】
【請求項１】
支持基板上に、水素を含有するｎ型シリコン系半導体層、水素を含有するｉ型シリコン系半導体層、水素を含有するｐ型シリコン系半導体層、を順に積層する工程を少なくとも有する光起電力素子の製造方法であって、
少なくともｎ型非晶質半導体層とｎ型微結晶半導体層とを積層することによって前記ｎ型シリコン系半導体層を形成する工程と、該ｎ型シリコン系半導体層を３５０℃〜５００℃の温度範囲内で熱処理する工程と、該熱処理されたｎ型シリコン系半導体層上にｉ型微結晶シリコン系半導体層を形成する工程と、を有することを特徴とする光起電力素子の製造方法。
【請求項２】
前記熱処理を、前記ｎ型シリコン系半導体層が結晶核生成層となる条件で行なうことを特徴とする請求項１記載の光起電力素子の製造方法。
【請求項３】
前記支持基板上に少なくとも一層の第一の透明導電層を形成する工程を有することを特徴とする請求項１または２記載の光起電力素子の製造方法。
【請求項４】
前記ｐ型シリコン系半導体層上に第二の透明導電層を形成する工程を有することを特徴とする請求項１〜３のいずれか記載の光起電力素子の製造方法。
【請求項５】
前記ｉ型微結晶シリコン系半導体層を、形成圧力を４００ｍｔｏｒｒ以下とし、水素ガスあるいは水素ガスと不活性ガスとからなる希釈ガスとからなる希釈ガスで１／２０以下に希釈したシラン系ガスを原料ガスとして用い、該原料ガスの堆積室内での滞留時間が４０ｍｓｅｃ．以下の条件で、０．１ＧＨｚ〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法によって形成することを特徴とする請求項１〜４のいずれか記載の光起電力素子の製造方法。
【請求項６】
支持基板上に、少なくとも、水素を含有するｎ型シリコン系半導体層、水素を含有するｉ型微結晶シリコン系半導体層、水素を含有するｐ型シリコン系半導体層、を順に有する光起電力素子であって、
前記ｎ型シリコン系半導体層が少なくともｎ型非晶質半導体層とｎ型微結晶半導体層とを積層した後に３５０℃〜５００℃の温度範囲内で熱処理が施されたものであることを特徴とする光起電力素子。
【請求項７】
前記熱処理により、前記ｎ型シリコン系半導体層が結晶核生成層となっていることを特徴とする請求項６記載の光起電力素子。
【請求項８】
前記支持基板上に少なくとも一層の第一の透明導電層を有することを特徴とする請求項６または７記載の光起電力素子。
【請求項９】
前記ｐ型シリコン系半導体層上に第二の透明導電層を有することを特徴とする請求項６〜８のいずれか記載の光起電力素子。
【請求項１０】
前記ｉ型微結晶シリコン系半導体層が、形成圧力を４００ｍｔｏｒｒ以下とし、水素ガスあるいは水素ガスと不活性ガスとからなる希釈ガスとからなる希釈ガスで１／２０以下に希釈したシラン系ガスを原料ガスとして用い、該原料ガスの堆積室内での滞留時間が４０ｍｓｅｃ．以下の条件で、０．１ＧＨｚ〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法によって形成されたものであることを特徴とする請求項６〜９のいずれか記載の光起電力素子。
【請求項１１】
前記ｎ型非晶質半導体層の層厚が５０Å〜１０００Åであることを特徴とする請求項６〜１０のいずれか記載の光起電力素子。
【請求項１２】
前記ｎ型微結晶半導体層の層厚が５０Å〜１０００Åであることを特徴とする請求項６〜１１のいずれか記載の光起電力素子。
【請求項１３】
前記ｉ型微結晶シリコン系半導体層の層厚が０．５μｍ〜３．５μｍであることを特徴とする請求項６〜１２のいずれか記載の光起電力素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、太陽電池やセンサー等の光起電力素子に関するものであり、特に、ｉ型微結晶半導体層を含むｎｉｐ型シリコン系半導体層を有する光起電力素子とその製造方法に関する。
【０００２】
【従来の技術】
太陽光を電気エネルギーに変換する光電変換素子である光起電力素子は、電卓、腕時計など民生用の小電力用電源として広く応用されており、また、将来、石油、石炭などのいわゆる化学燃料の代替用電源として実用化可能な技術として注目されている。
【０００３】
光起電力素子は半導体のｐｎ接合の光起電力を利用した技術であり、シリコンなどの半導体に太陽光を吸収させ電子と正孔の光キャリアを生成させ、該光キャリアをｐｎ接合部の内部電界によりドリフトさせ、外部に取り出すものである。このような光起電力素子は、通常の半導体プロセスとほぼ同様のプロセスを用いることにより製造することができる。具体的には、ＣＺ法などの結晶成長法によりｐ型、或いはｎ型に価電子制御したシリコンの単結晶を作製し、該単結晶をスライスして約３００μｍの厚みのシリコンウェハーを作る。さらにウェハー表面に前記ウェハーの導電型と反対の導電型となるように価電子制御剤の拡散などの適当な手段を用いて、異種の導電型の層を形成することでｐｎ接合を作るものである。
【０００４】
ところで、信頼性や変換効率の観点から、現在、主に実用化されている光起電力素子には、単結晶シリコンが使われているが、上述のように光起電力素子の作製に半導体プロセスを用いるため生産コストは高いものとなっている。
【０００５】
単結晶シリコン光起電力素子の他の問題点は、単結晶シリコンは間接遷移であるため光吸収係数が小さく、単結晶の光起電力素子は入射太陽光を吸収するために少なくとも５０μｍの厚さにしなければならないことや、バンドギャップが約１．１ｅＶであり光起電力素子として好適な１．５ｅＶよりも狭いため光の短波長成分を有効に利用できないことである。
【０００６】
また、多結晶シリコンを用いた光起電力素子としては、表面テクスチャー構造を有し、５５０℃以下の低いプロセス温度で形成され、５μｍ以下の薄い厚さで優れた特性を示すものが報告されている（Ｋｅｉｊｉ  Ｙａｍａｍｏｔｏ，Ａｋｉｈｉｋｏ  Ｎａｋａｊｉｍａ  ｅｔ  ａｌ．”Ｏｐｔｉｃａｌ  Ｃｏｎｆｉｎｅｍｅｎｔ  Ｅｆｆｅｃｔ  ｆｏｒ  ｂｅｌｏｗ  ５μｍ  Ｔｈｉｎ  ＦｉｌｍＰｏｌｙ−Ｓｉ  Ｓｏｌａｒ  Ｃｅｌｌ  ｏｎ  Ｇｌａｓｓ  Ｓｕｂｓｔｒａｔｅ”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３６（１９９７）ｐｐＬ５６９−Ｌ５７２）。
【０００７】
しかしながら、比較的高いプロセス温度と遅いプロセススピードの点から実用化には至っていない。
【０００８】
さらに、単結晶や多結晶は結晶質であるがために面積の大きなウェハー及び多結晶層を製造するのは極めて困難であること、屋外で使用する際に光起電力素子を様々な気象条件によりもたらされる機械的損傷から保護するため、高価な実装が必要になることなどから、単位発電量に対する生産コストが既存の発電方法に比べて割高になってしまうという問題がある。
【０００９】
このような事情から、光起電力素子の電力用としての実用化を進めるに当たって、低コスト化及び大面積化が重要な技術的課題であり、様々な検討がなされており、コストの安い材料、変換効率の高い材料などの材料の探究が行われてきた。このような光起電力素子の材料としては、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質炭化ケイ素などのテトラヘドラル系の非晶質半導体や、ＣｄＳ、Ｃｕ2 ＳなどのＩＩ−ＶＩ族やＧａＡｓ、ＧａＡｌＡｓなどのＩＩＩ−Ｖ族の化合物半導体等が挙げられる。とりわけ、非晶質半導体を光起電力発生層に用いた薄膜光起電力素子は、単結晶光起電力素子に比較して大面積の膜が作製できることや、膜厚が薄くて済むこと、任意の基板材料に堆積できることなどの長所があり有望視されている。
【００１０】
しかしながら、上記非晶質半導体を用いた光起電力素子は、電力用素子としては光電変換効率の向上、信頼性の向上の面で問題が残っている。
【００１１】
非晶質半導体を用いた光起電力素子の光電変換効率の向上の手段としては、例えば、バンドギャップを狭くして長波長の光に対する感度を増加することが行われている。即ち、非晶質シリコンは、バンドギャップが約１．７ｅＶ位であるため、７００ｎｍ以上の長波長の光は吸収できず、有効に利用できないため、長波長光に感度のある、バンドギャップの狭い材料を用いることが検討されている。このような材料としては成膜時のシリコン原料ガスとゲルマニウム原料ガスの比を変えることで容易にバンドギャップを１．３ｅＶ位から１．７ｅＶ位まで任意に変化できる非晶質シリコンゲルマニウムが挙げられる。
【００１２】
また、光起電力素子の変換効率を向上させる他の方法として、単位素子構造の光起電力素子を複数積層するいわゆるスタックセルを用いることが米国特許第２，９４９，４９８号明細書に開示されている。このスタックセルにはｐｎ接合半導体が用いられているが、その思想は非晶質或いは結晶質いずれにも共通するものであり、太陽光スペクトルを異なるバンドギャップの光起電力素子により効率良く吸収させ、Ｖocを増大させることにより発電効率を向上させるものであった。
【００１３】
スタックセルは、異なるバンドギャップの素子を積層し、太陽光線のスペクトルの各部分を効率良く吸収することにより、変換効率を向上させるものであり、積層する素子の光入射側に位置するいわゆるトップ層のバンドギャップよりも該トップ層の下（光入射側と反対側）に位置するいわゆるボトム層のバンドギャップが狭くなるように設計される。これにより、太陽光線のスペクトルを十分に吸収し、光電変換効率が飛躍的に改善された（Ｋ．Ｍｉｙａｃｈｉ  ｅｔ  ａｌ．，Ｐｒｏｃ．１１ｔｈＥ．Ｃ．Ｐｈｏｔｏｖｏｌｔａｉｃ  Ｓｏｌａｒ  Ｅｎｅｒｇｙ  Ｃｏｎｆ．Ｍｏｎｔｒｅｕｘ，Ｓｗｉｔｚｅｒｌａｎｄ，８８，１９９２），（Ｋ．Ｎｏｍｏｔｏ  ｅｔ  ａｌ．，”ａ−Ｓｉ  Ａｌｌｏｙ  Ｔｒｅｅ−Ｓｔａｃｋｅｄ  ｓｏｌａｒ  Ｃｅｌｌｓ  ｗｉｔｈ  Ｈｉｇｈ  Ｓｔａｂｉｌｉｚｅｄ−Ｅｆｆｉｃｉｅｎｃｙ２，７ｔｈ  Ｐｈｏｔｏｖｏｌｔａｉｃ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｏｎｆ．Ｎａｇｏｙａ，２７５，１９９３）。
【００１４】
しかしながら、ｉ型半導体層の全てに非晶質半導体を用いた光起電力素子には、光照射により変換効率が低下するいわゆる光劣化という問題点があり、その低減には限界があった。これは、非晶質シリコン及び非晶質シリコンゲルマニウムは光照射により膜質が劣化してしまい、このためキャリアの走行性が悪くなることにより引き起こされるものであり、結晶系半導体には見られない、非晶質半導体特有の現象である。そのため非晶質半導体を電力用途に用いる場合、信頼性が劣り、実用化の障害となっているのが実状である。
【００１５】
また、十分な光電流を得るために必要な膜厚、光劣化等の観点からプラズマＣＶＤ法によって製造されたｉ型層微結晶シリコン半導体が注目されてきており報告がなされている（Ａ．Ｓｈａｈ，Ｈ．Ｋｅｐｐｎｅｒ，ｅｔ  ａｌ．，”ＩＮＴＲＩＮＳＩＣ  ＭＩＣＲＯＣＲＹＳＴＡＬＬＩＮＥ  ＳＩＬＩＣＯＮ（μｃ−Ｓｉ：Ｈ）−Ａ  ＰＲＯＭＩＳＩＮＧ  ＮＥＷ  ＴＨＩＮ  ＦＩＬＭ  ＳＯＬＡＲ  ＣＥＬＬ  ＭＡＴＥＲＩＡＬ”，１９９４  ＩＥＥＥ  Ｆｉｒｓｔ  ＷＣＰＥＣ，ｐｐ．４０９−４１２，Ｄｅｃ．５−９，１９９４，Ｈａｗａｉｉ，）、（Ａ．Ｓｈａｈ，Ｈ．Ｋｅｐｐｎｅｒ，ｅｔ  ａｌ．，Ｔｈｅ”Ｍｉｃｒｏｍｏｒｐｈ”Ｓｏｌａｒｃｅｌｌ：Ｅｘｔｅｎｄｉｎｇ  ａ−Ｓｉ：Ｈ  Ｔｅｃｈｎｏｌｏｇｙ  Ｔｏｗａｒｄｓ  Ｔｈｉｎ  Ｆｉｌｍ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｓｉｌｉｃｏｎ，２５ｔｈ  ＩＥＥＥ  ＰＶ  Ｓｐｅｃｉａｌｉｓｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，Ｗａｓｈｉｎｇｔｏｎ，Ｍａｙ  １３−１７，１９９６）。
【００１６】
しかしながら、いずれの報告においても微結晶層の堆積速度が遅く実用化の障害となっているのが実状である。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、上記従来の問題点を解決し、微結晶半導体層を用いた光起電力素子のさらなる薄膜化と堆積速度の向上を図り、電力用途に用いるためにさらなる変換効率の向上を図り、信頼性が高く変換効率の高い光起電力素子を低コストで提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、支持基板上に、水素を含有するｎ型シリコン系半導体層、水素を含有するｉ型シリコン系半導体層、水素を含有するｐ型シリコン系半導体層、を順に積層する工程を少なくとも有する光起電力素子の製造方法であって、少なくともｎ型非晶質半導体層とｎ型微結晶半導体層とを積層することによって前記ｎ型シリコン系半導体層を形成する工程と、該ｎ型シリコン系半導体層を３５０℃〜５００℃の温度範囲内で熱処理する工程と、該熱処理されたｎ型シリコン系半導体層上にｉ型微結晶シリコン系半導体層を形成する工程と、を有することを特徴とする光起電力素子の製造方法を提供する。
【００１９】
また、本発明は、支持基板上に、少なくとも、水素を含有するｎ型シリコン系半導体層、水素を含有するｉ型微結晶シリコン系半導体層、水素を含有するｐ型シリコン系半導体層、を順に有する光起電力素子であって、前記ｎ型シリコン系半導体層が少なくともｎ型非晶質半導体層とｎ型微結晶半導体層とを積層した後に３５０℃〜５００℃の温度範囲内で熱処理が施されたものであることを特徴とする光起電力素子を提供する。
【００２０】
ここで、前記熱処理を、前記ｎ型シリコン系半導体層が結晶核生成層となる条件で行なうことが好ましい。
【００２１】
また、前記支持基板上に少なくとも一層の第一の透明導電層を形成することが好ましく、前記ｐ型シリコン系半導体層上に第二の透明導電層を形成することが好ましい。
【００２２】
さらに、前記ｉ型微結晶シリコン系半導体層を、形成圧力を４００ｍｔｏｒｒ以下とし、水素ガスあるいは水素ガスと不活性ガスとからなる希釈ガスとからなる希釈ガスで１／２０以下に希釈したシラン系ガスを原料ガスとして用い、該原料ガスの堆積室内での滞留時間が４０ｍｓｅｃ．以下の条件で、０．１ＧＨｚ〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法によって形成することが好ましい。
【００２３】
また、前記ｎ型非晶質半導体層の層厚は５０Å〜１０００Åであることが好ましく、前記ｎ型微結晶半導体層の層厚は５０Å〜１０００Åであることが好ましく、前記ｉ型微結晶シリコン系半導体層の層厚は０．５μｍ〜３．５μｍであることが好ましい。
【００２４】
本発明において、ｎ型シリコン系半導体層を熱処理して結晶核生成層を形成し、該結晶核生成層の上にｉ型微結晶シリコン系半導体層を形成することにより、該ｉ型微結晶シリコン系半導体層は、高速堆積が可能で薄膜の状態であっても適度な粒径に成長させることができ、且つ、非晶質領域の少ない比較的結晶化率の高い構造のものが得られ、光劣化がほとんどない優れた特性を有する。従って、薄膜であっても高い光電変換効率を維持し、これまで困難であった高速成膜を可能として飛躍的に光起電力素子の製造コストを下げることができる。
【００２５】
また、ｎ型非晶質半導体層を第一の透明導電層上に設けることにより、該透明導電層と半導体層との密着性が向上すると共に、該透明導電層の水素プラズマ等による還元を防ぐことができ、且つ、ｎ型微結晶半導体層を再現性良く堆積し易くし、異常成長結晶の少ない比較的結晶粒の均一なｎ型微結晶半導体層を形成し易くすることができる。
【００２６】
さらに、ｎ型微結晶半導体層は、ｎ型シリコン系半導体層を熱処理する際に、微結晶層の粒径を大きくする結晶核として働き、５５０℃以下の低温で且つ短時間での熱処理を可能とし、結晶核生成層の形成を容易化する。
【００２７】
ｉ型微結晶シリコン系半導体層の形成条件を制御することによって、結晶核生成層の影響を、低温で高速堆積時であっても受け易くし、且つ、成膜空間内の滞留時間を短くすることにより、ｉ型微結晶シリコン系半導体層となる前駆体を短時間で大量に供給することで、高速で堆積してもダングリグボンド等の欠陥密度の少ない優れたｉ型微結晶シリコン系半導体層を形成することができ、高い光電変換率を維持することができる。
【００２８】
熱処理温度を５５０℃以下にすることにより、上記ｉ型微結晶シリコン系半導体層とその上のｐ型シリコン系半導体層との界面準位の低減及びｉ型層のグレインバインダリーの改善等がなされ、光劣化を抑制しながら高い光電変換効率を維持することができる。
【００２９】
ｎ型非晶質半導体層の層厚を制御することにより、ｎ型微結晶半導体層の微結晶体積率や粒径を容易に制御することができ、且つ第一の透明導電層へのプラズマダメージを制御することができ、密着性を向上させることができ大面積にわたって高い光電変換効率を維持することができる。
【００３０】
ｎ型微結晶半導体層の層厚を制御することにより、ｎ型微結晶半導体層が低抵抗なｎ型半導体層としてより良好に機能する上、ｎ型半導体層を結晶核生成層とする際の核発生層として良好に機能し、ｉ型微結晶シリコン系半導体層の高速成膜及び結晶粒径や結晶化率を容易に制御することが可能となり、光劣化のほとんど無い高い光電変換効率を維持することができる。
【００３１】
ｉ型微結晶シリコン系半導体層の層厚を従来好適と考えられてきた層厚を外れてごく薄くすることで、光照射によるｉ型層中での局在準位の増加を抑制することができ、光起電力素子の中でもさらに光劣化を抑制することができる。
【００３２】
【発明の実施の形態】
以下、本発明の光起電力素子の好適な実施態様について詳細に説明するが、本発明は以下の実施態様に限定されるものではない。
【００３３】
図１は本発明の光起電力素子の一実施態様を示す模式的な断面図である。図中、１００は光起電力素子、１０１は支持基板、１０３は第一の透明導電層、１０４はｎ型非晶質半導体層、１０５はｎ型微結晶半導体層、１０６はｉ型微結晶半導体層、１０７はｐ型半導体層、１０８は第二の透明導電層、１０９は集電電極である。また、支持基板１０１と第一の透明導電層との間には、必要に応じて裏面反射層１０２を有していても良い。また、上記ｎ型非晶質半導体層１０４とｎ型微結晶半導体層１０５に熱処理を施して結晶核生成層１１０を形成した後、上記ｉ型微結晶半導体層１０６が形成される。
【００３４】
（支持基板）
半導体層１０４〜１０７は高だか３．５μｍ程度の薄膜であるため、種々の支持基板上に堆積して設けることができる。このような支持基板１０１は、単結晶質のものであっても非単結晶質のものであっても良く、導電性のものであっても、電気絶縁性のものであっても良い。また、支持基板１０１は透光性、非透光性のいずれも良いが、変形や歪みが少なく、所望の強度を有するものであることが好ましい。具体的には、Ｆｅ、Ｎｉ、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ等の金属またはこれらの合金（例えば真鍮、ステンレス鋼等）の薄板及びその複合体、及びポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィルムまたはシート、またはこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、及びこれらの金属の薄板、樹脂シート等の表面に異種材質の金属薄膜及び／またはＳｉＯ2 、Ｓｉ3 Ｎ4 、Ａｌ2 Ｏ3 、ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理したもの、及び、ガラス、セラミックスなどが挙げられる。
【００３５】
本発明において、支持基板１０１が金属等の電気導電性を有するものである場合には、支持基板１０１に電流取り出し用の電極としての役割を兼ねさせてもよい。一方、支持基板１０１が合成樹脂等の電気絶縁性のものである場合には堆積膜の形成される側の表面にＡｌ、Ａｇ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｖ、Ｃｒ、Ｃｕ、ステンレス、真鍮、ニクロム、ＳｎＯ2 、Ｉｎ2 Ｏ3 、ＺｎＯ、ＩＴＯ（インジウム錫酸化物）等のいわゆる金属単体または合金、及び透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法であらかじめ設けることによって電流取り出し用電極を形成しておくことが望ましい。この電極は後述する裏面反射層や第一の透明導電層の役割を兼ねることができる。
【００３６】
また、支持基板１０１が金属等導電性のものであっても、長波長光の基板表面上での反射率を向上させたり、基板材質と堆積膜との間での構成元素の相互拡散を防止する等の目的で、支持基板１０１とは異種の金属層等を支持基板１０１の堆積膜が形成される側に設けても良い。この金属層は裏面反射層の役割を兼ねることができる。また、支持基板１０１が比較的透明であって、該基板の側から光入射を行う層構成の光起電力素子とする場合には、透明導電性酸化物や金属薄膜等の導電性薄膜を予め堆積形成しておくことが望ましい。この導電性薄膜は第一の透明導電層の役割を兼ねることができる。
【００３７】
支持基板１０１の表面は、平滑面であっても、微小な凹凸面であっても良い。微小な凹凸面とする場合には、凹凸形状は球状、円錐状、角錐状等であって、且つその最大高さ（Ｒmax ）を好ましくは０．０５μｍ〜２μｍとする。それにより、該表面での光反射が乱反射となり、該表面での反射光の光路長の増大をもたらす。基板の形状は、用途により平滑表面或いは凹凸表面の板状、長尺ベルト状、円筒状等とすることができ、その厚さは、所望通りの光起電力素子を形成し得るように適宜決定するが、出来上がった光起電力素子に可撓性が要求される場合、または基板の側より光入射がなされる場合には、基板としての機能が十分発揮される範囲内で可能な限り薄くすることができる。基板の製造上及び取り扱い上、機械的強度等の点から、基板の厚さは通常は１０μｍ以上とされる。
【００３８】
（裏面反射層）
裏面反射層は、半導体層で吸収しきれなかった光を再び半導体層に反射する光反射層としての役割を有する。本発明に用いられる裏面反射層（裏面電極としての機能を有することもある）は光入射方向に対し、半導体層の裏面に配される層である。従って、図１の１０２の位置に配置される。裏面反射層の材料としては、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｃｏ、Ｔａ、Ｎｂ、Ｚｒ等の金属またはステンレス等の合金が挙げられる。中でもＡｌ、Ｃｕ、Ａｇ、Ａｕなどの反射率の高い金属が特に好ましい。
【００３９】
また、裏面反射層の形状は平坦であっても良いが、光を散乱する凹凸形状を有することがより好ましい。光を散乱する凹凸形状を有することによって、半導体層で吸収しきれなかった長波長を散乱させて半導体層内での光路長を伸ばし、光起電力素子の長波長感度を向上させて短絡電流を増大させ、光電変換効率を向上させることができる。光を散乱する凹凸形状は、凹凸の山と谷の高さの差の最大値Ｒmax が０．２μｍ〜２．０μｍであることが望ましい。
【００４０】
但し、支持基板１０１が裏面電極を兼ねる場合には、裏面反射層の形成を必要としない場合もある。
【００４１】
また、裏面反射層の形成には、蒸着法、スパッタ法、メッキ法、印刷法などを用いることができる。また裏面反射層を光を散乱する凹凸形状に形成するために、形成した金属或いは合金の膜にドライエッチング或いはウエットエッチング、サンドブラスト、加熱などの処理を施してもよい。また基板を加熱しながら前述の金属或いは合金を蒸着することにより光を散乱する凹凸形状を形成することもできる。
【００４２】
（透明導電層）
裏面反射層１０２とｎ型非晶質半導体層１０４との間に、導電性酸化亜鉛等からなる第一の透明導電層１０３を設ける。第一の透明導電層１０３は、裏面反射層１０２を構成する金属元素がｎ型非晶質半導体層１０４中へ拡散するのを防止するのみならず、若干の抵抗値を持たせることで半導体層を挟んで対向する裏面反射層（電極となる場合もある）１０２と第二の透明導電層１０８との間の半導体層のピンホール等の欠陥が原因となって発生するショートを防止すること、及び薄膜による多重干渉を発生させ、入射された光を光起電力素子内に閉じ込める等の機能を有する。
【００４３】
第一の透明導電層１０３の形状は平坦であっても良いが、光を散乱する凹凸形状を有することがより好ましい。光を散乱する凹凸形状を有することによって、半導体層で吸収しきれなかった長波長光を散乱させて半導体層内での光路長を延ばし、光起電力素子の長波長感度を向上させて短絡電流を増大させ、光電変換効率を向上させることができる。光を散乱する凹凸形状は、凹凸の山と谷の高さの差の最大値Ｒmax が０．２μｍ〜２．０μｍであることが望ましい。
【００４４】
第一の透明導電層の形成には、蒸着法、スパッタ法、メッキ法、印刷法などを用いることができる。また第一の透明導電層を光の散乱する凹凸形状に形成するために、形成した透明導電層の膜にドライエッチング、ウェットエッチング、サンドブラスト、加熱等の処理を施してもよい。また、基板を加熱しながら上記透明導電層を堆積することにより光を散乱する凹凸形状を形成することもできる。ウェットエッチングする場合は、例えば、酸、アルカリ等でエッチングすることも有効である。この時、凹凸形状を安定に制御することは困難である。かかる制御を行うにあたっては、エッチャントの液温と浸す時間が非常に重要な要素である。この時用いられる酸としては、蟻酸、酢酸、塩酸、硝酸等が、アルカリとしては水酸化カリウム、水酸化ナトリウム、水酸化アルミニウム等が、塩としては塩化鉄、塩化アルミニウム、硫酸アルミニウム等が、好適である。酢酸と硫酸アルミニウム等の塩との混合液を用いれば、凹凸形状を比較的安定に制御できる。この時、液温はエッチャントの濃度にもよるが低温にした方が制御性が良い。
【００４５】
（ｎ型非晶質半導体層、ｎ型微結晶半導体層、ｐ型半導体層）
ｎ型非晶質半導体層１０４、ｎ型微結晶半導体層１０５、ｐ型半導体層１０７は本発明の光起電力素子の特性を左右する重要な層である。本発明において半導体層は水素を含有するシリコン系半導体から形成されている。
【００４６】
ｐ型層またはｎ型層に用いられる非晶質材料（アモルファス；「ａ−」と記す）、微結晶材料（「μｃ−」と記す）、多結晶材料（ｐｏｌｙ−と記す）としては、例えばａ−Ｓｉ：Ｈ、ａ−Ｓｉ：ＨＸ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：ＨＸ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅＣ：Ｈ、ａ−ＳｉＯ：Ｈ、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＯＮ：ＨＸ、ａ−ＳｉＯＣＮ：ＨＸ、μｃ−Ｓｉ：Ｈ、μｃ−ＳｉＣ：Ｈ、μｃ−Ｓｉ：ＨＸ、μｃ−ＳｉＣ：ＨＸ、μｃ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＯ：Ｈ、μｃ−ＳｉＧｅＣ：Ｈ、μｃ−ＳｉＮ：Ｈ、μｃ−ＳｉＯＮ：ＨＸ、μｃ−ＳｉＯＣＮ：ＨＸ、ｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：ＨＸ、ｐｏｌｙ−ＳｉＣ：Ｈ、ｐｏｌｙ−ＳｉＣ：ＨＸ、ｐｏｌｙ−ＳｉＧｅ：Ｈ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−ＳｉＣ、ｐｏｌｙ−ＳｉＧｅ、等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子；Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期律表第Ｖ族原子；Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。尚、上記Ｘはハロゲン原子を意味する。
【００４７】
特に光入射側のｐ型半導体層には、光吸収の少ない結晶性の半導体層かバンドギャップの広い非晶質半導体層が適している。
【００４８】
またｐ型層への周期律表第ＩＩＩ族原子の添加量及びｎ型層への周期律表第Ｖ族原子の添加量は０．１〜５０ａｔｍ％が好適である。
【００４９】
ｐ型層またはｎ型層に含有される水素原子（Ｈ、Ｄ）またはハロゲン原子はｐ型層またはｎ型層の未結合手を補償する働きをし、ｐ型層またはｎ型層のドーピング効率を向上させるものである。ｐ型層またはｎ型層へ添加される水素原子またはハロゲン原子の添加量は０．１〜４０ａｔｍ％が好適である。特に結晶性を有するｎ型微結晶半導体層及びｐ型半導体層に添加する場合、水素原子またはハロゲン原子の添加量は０．１〜８ａｔｍ％が好適である。さらに、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側でその他の領域と比べて水素原子及び／またはハロゲン原子の含有量が多くなっているものが好ましい分布形態として挙げられる。該界面近傍での水素原子及び／またはハロゲン原子の含有量はバルク内の含有量の１．０５〜２倍であることが好ましい。このようにｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面近傍で水素原子及び／またはハロゲン原子の含有量を多くすることによって、該界面近傍の欠陥準位や機械的歪みを減少させることができ、本発明の光起電力素子の光起電力や光電流を増加させることができる。
【００５０】
本発明において、ｎ型半導体層１０４、１０５を熱処理することにより、結晶粒径及び結晶化率を増加させて結晶核生成層１１０とすることにより、その上のｉ型微結晶半導体層１０５を高速で堆積しても、該層１０５を所望の結晶粒径及び結晶化率に形成することができ、本発明の光起電力素子の光起電力や光電流を増加させることができる。
【００５１】
光起電力素子のｐ型半導体層及びｎ型半導体層の電気特性としては、活性化エネルギーが０．２ｅＶ以下であることが好ましく、０．１ｅＶ以下であることがより好ましい。またそれらの比抵抗としては、１００Ωｃｍ以下が好ましく、１Ωｃｍ以下がより好ましい。さらに、ｐ型半導体層１０７の膜厚は１〜５０ｎｍが好ましく、３〜１０ｎｍがより好ましい。
【００５２】
本発明において、ｎ型非晶質半導体層１０４の厚さは５０Å〜１０００Åが好ましく、１００Å〜７００Åがより好ましい。ｎ型非晶質半導体層１０４が５０Åより薄くなると、第一の透明導電層へのプラズマダメージの低減が不十分になり、光の反射率を低下させる恐れが有り、また、密着性も低下する恐れがある。また、該層１０４が１０００Åより厚くなると、光起電力素子のシリーズ抵抗の増加、及び裏面からの光反射率の低下を招く恐れがある他、ｎ型微結晶半導体層の微結晶体積率を増加させてしまうという問題も招く恐れがあり、光起電力素子としての特性を低下させ易い。
【００５３】
また本発明において、ｎ型微結晶半導体層１０５の厚さは５０Å〜１０００Åが好ましい。ｎ型微結晶半導体層１０５を５０Åより薄くすると、結晶核生成層を５５０℃以下の低温の熱処理で形成することが困難になり、ｉ型微結晶半導体層１０６の結晶粒径及び結晶化率が低下してしまう恐れがある。また、該層１０５を１０００Åより厚くすれば、光起電力素子のシリーズ抵抗の増加、及び裏面からの光反射率の低下を招く恐れがある他、ｎ型微結晶半導体層１０５内の結晶粒径の均一性を欠き、ｉ型微結晶半導体層１０６の異常成長を招き易く、光起電力素子としての特性を低下させてしまう恐れがある。
【００５４】
本発明において、結晶核生成層を形成するための熱処理温度は、好ましくは５５０℃以下、より好ましくは３５０℃〜５００℃である。熱処理方法は特に限定されるものではないが、例えば、ランプアニール、レーザーアニール、シースヒーター等によるアニール処理が好適である。熱処理は真空中または不活性ガス（Ａｒ、Ｈｅ、Ｎｅ等）、または水素ガス、或いはこれらの混合ガス雰囲気中で行うことが好ましい。
【００５５】
（ｉ型微結晶半導体層）
ｐｉｎ接合に用いるｉ型微結晶半導体層１０６は光の照射によってキャリアを発生させ、該キャリアを輸送する重要な層である。ｉ型微結晶半導体層１０６としては、僅かにｐ型、あるいは僅かにｎ型の層も使用できる。
【００５６】
本発明においてｉ型微結晶半導体層１０６を構成する半導体材料としては、微結晶シリコンが用いられる。微結晶シリコンは、ダングリングボンドを補償する元素によって、μｃ−Ｓｉ：Ｈ、μｃ−Ｓｉ：Ｆ、μｃ−Ｓｉ：Ｈ：Ｆ等と表記される。
【００５７】
本発明に好適なｉ型微結晶半導体層１０６としては、ｉ型の水素化微結晶シリコン（μｃ−Ｓｉ：Ｈ）層が挙げられる。その特性は、光（６３０ｎｍ）の吸収係数（α）が５０００ｃｍ-1以上、水素原子の含有量（ＣH ）が１〜１０％、ＡＭ−１．５、１００ｍＷ／ｃｍ2 の疑似太陽光照射下の光伝導度（ρp ）が１．０×１０-5Ｓ／ｃｍ以上、暗伝導度（ρd ）が１．０×１０-6Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以下、Ｘ線回折ピークが（１１０）方向に優先配向し、結晶粒径は１００ｎｍ以下であることが好ましい。ｉ型微結晶半導体層１０６には、μｃ−Ｓｉ：Ｈ以外にも、前述したｐ型層またはｎ型層の微結晶材料として挙げたものを用いることができる。
【００５８】
本発明において、ｉ型微結晶半導体層１０６の層厚は、好ましくは０．５μｍ〜３．５μｍ、より好ましくは０．８μｍ〜３．０μｍである。ｉ型微結晶半導体層１０６の層厚を０．５μｍ未満とすると、結晶粒径及び結晶化率が不十分となり、光起電力素子の短絡電流を低下させてしまう恐れがあり、また、３．５μｍを超えると、結晶粒界及び微結晶内に存在するごく微量の欠陥または準位による影響を受け易く、光起電力素子の短絡電流及び曲線因子（フィルファクター）を低下させてしまう恐れがある。また、ランニングコストという観点からは、ｉ型微結晶半導体層１０６は薄くした方が有利である。
【００５９】
（半導体層の形成方法）
本発明の光起電力素子の半導体層に好適な形成方法は、０．１ＧＨｚ〜１０ＧＨｚの高周波（ＶＨＦ波もしくはマイクロ波）を用いたプラズマＣＶＤ法であり、次に好適な方法は０．１ＭＨｚ〜０．１ＧＨｚの高周波（ＲＦ波もしくはＶＨＦ波）を用いたプラズマＣＶＤ法である。
【００６０】
０．１ＧＨｚ〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法は、減圧状態にできる堆積室（真空チャンバー）に原料ガス、希釈ガスなどの材料ガスを導入し、真空ポンプによって排気しつつ、堆積室の内圧を一定にして、マイクロ波電源もしくはＶＨＦ電源によって発振されたマイクロ波もしくはＶＨＦ波（０．１ＧＨｚ〜１０ＧＨｚ）を、導波管または同軸ケーブルによって導き、誘導体窓（アルミナセルミックス等）または電気的に堆積室より絶縁された導電体（Ｎｉ、Ｗ、ＳＵＳ等の棒）を介して前記堆積室に導入して、材料ガスのプラズマを生起させて分解し、堆積室内に配置された基板上に所望の堆積膜を形成する方法であり、広い堆積条件で光起電力素子に適用可能な堆積膜を形成することができる。
【００６１】
本発明の光起電力素子の半導体層を、０．１ＧＨｚ〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法で堆積する場合、堆積室内の基板温度は１７０℃〜４００℃、内圧は５〜５００ｍｔｏｒｒ、マイクロ波パワーもしくはＶＨＦパワーは０．００５〜１Ｗ／ｃｍ3 が好ましい範囲として挙げられる。
【００６２】
また０．１ＭＨｚ〜０．１ＧＨｚの高周波を用いたプラズマＣＶＤ法で半導体層を堆積する場合、堆積室内の基板温度は１００〜３５０℃、内圧は０．１〜１０ｔｏｒｒ、ＲＦパワーもしくはＶＨＦパワーは０．０１〜５．０Ｗ／ｃｍ2 、堆積速度は０．１〜１５Å／ｓｅｃ．が好適な条件として挙げられる。
【００６３】
また、本発明においては、ｉ型微結晶半導体層１０６は、堆積室内の圧力を４００ｍｔｏｒｒ以下とし、水素ガス或いは水素ガスと不活性ガスからなる希釈ガスで１／２０以下に希釈したシラン系ガスを原料ガスとして用い、該希釈シラン系ガス（原料ガス）の堆積室内での滞留時間が４０ｍｓｅｃ．以下の条件で０．１〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法によって形成することが望ましい。前記結晶核生成層１１０は、大量の希釈ガスで表面クリーニングされ、結晶核生成層としての効果が発揮し易くなり、形成圧力を４００ｍｔｏｒｒ以下とすることでｉ型微結晶半導体層１０６となる前駆体の気相反応を抑制し高速堆積を可能とすることができる。形成圧力を４００ｍｔｏｒｒよりも高くすると、ｉ型微結晶半導体層１０６となる前駆体の気相反応が進みｉ型微結晶半導体層１０６の膜質が悪化してしまう恐れがある。また、形成圧力を高くしすぎると微結晶化が困難になりｉ型半導体層が非晶質化してしまう恐れがある。
【００６４】
さらに、シラン系ガスが希釈ガスで１／２０以下に希釈されることで、ｉ型微結晶半導体層１０６となる前駆体の気相反応を抑制すると同時に高速堆積時にｉ型微結晶半導体層１０６の膜質低下を抑制することができる。シラン系ガスを希釈する希釈ガスの割合が小さい場合（希釈率が１／２０より大きい場合）には、ｉ型微結晶半導体層１０６となる前駆体の気相反応が進み、微結晶半導体層の膜質が悪化してしまう恐れがある。また、希釈ガスが少なすぎると微結晶化が困難になり非晶質化が起きてしまう恐れがある。
【００６５】
また、原料ガスの堆積室内の滞留時間を４０ｍｓｅｃ．以下とすることで、ｉ型微結晶半導体層１０６となる前駆体を短時間に大量に供給することで、高速で堆積してもダングリングボンド等の欠陥密度の少ない優れたｉ型微結晶半導体層１０６を形成することができる。該滞留時間が４０ｍｓｅｃ．より長くなると、高速堆積時にｉ型微結晶半導体層１０６の膜質の低下が顕著となる傾向がある。
【００６６】
さらに、０．１ＧＨｚ〜１０ＧＨｚの高周波を用いることにより、大量の水素ガスでシラン系ガスを希釈しても、また原料ガスの堆積室内での滞留時間が４０ｍｓｅｃ．以下であっても、シラン系ガスの分解はもとより、希釈ガスの分解及び活性化が十分に行われ、ｉ型微結晶半導体層１０６となる前駆体を短時間に大量に供給することができ、ダングリングボンド等の欠陥密度の少ない優れたｉ型微結晶半導体層１０６を形成することができる。
【００６７】
以上述べたように、上記特定の条件でｉ型微結晶半導体層１０６を形成することにより、高い光電変換効率を維持しながら、光劣化がほとんどない、ｉ型微結晶半導体層１０６の高速堆積を可能とすることができ、飛躍的にランニングコストを下げ、量産化を可能にすることができる。
【００６８】
また、本発明の光起電力素子の半導体層の形成に適した堆積膜形成方法として、米国特許第４４００４０９号明細書に開示されているロール・ツー・ロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）方式によるものを用いることができる。この堆積膜形成方法は、複数のグロー放電領域を帯状の基板が順次通過する経路に沿って配置し、必要とされる導電型の半導体層をそれぞれのグロー放電領域で該帯状の基板上に堆積形成しつつ、該帯状の基板をその長手方向に連続的に搬送させるものである。これによって、所望の半導体接合を有する光起電力素子を連続的に形成することができるようになっている。
【００６９】
（第二の透明導電層）
本発明において、支持基板１０１と反対側から半導体層に光を入射させる場合、第二の透明導電層１０８は光を透過する光入射側の電極であると共に、その膜厚を最適化することによって反射防止膜としての役割も兼ねる。第二の透明導電層１０８には半導体層の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。具体的には、５５０ｎｍにおける透過率が８０％以上であることが好ましく、８５％以上であることがより好ましい。また、その抵抗率は５×１０-3Ωｃｍ以下であることが好ましく、１×１０-3Ωｃｍ以下であることがより好ましい。その材料としては、Ｉｎ2 Ｏ3 、ＳｎＯ2 、ＩＴＯ（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ）、ＺｎＯ、ＣｄＯ、Ｃｄ2 ＳｎＯ4 、ＴｉＯ2 、Ｔａ2 Ｏ5 、Ｂｉ2 Ｏ3 、ＭｏＯ3 、Ｎａx ＷＯ3 等の導電性酸化物或いはこれらを混合したものが好適に用いられる。また、これらの化合物に、導電率を変化させる元素（ドーパント）を添加しても良い。
【００７０】
導電率を変化させる元素（ドーパント）としては、例えば第二の透明導電層１０８がＺｎＯの場合には、Ａｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が、またＩｎ2 Ｏ3 の場合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ等が、またＳｎＯ2 の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、ＴＩ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。
【００７１】
また、第二の透明導電層１０８の形成方法としては、スパッタ法、抵抗加熱蒸着法、電子ビーム蒸着法が好適に用いられる。
【００７２】
（集電電極）
本発明において、集電電極１０９は、第二の透明導電層１０８を光入射側電極とする場合に、その抵抗率を十分低くできない場合に必要に応じて第二の透明導電層１０８上の一部分に形成され、電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働きをする。その材料としては、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｃｏ、Ｔａ、Ｎｂ、Ｚｒ等の金属、またはステンレス等の合金、或いは粉末状金属を用いた導電ペーストなどが挙げられる。その形状は、できるだけ半導体層への入射光を遮らないように、枝状とすることが好ましい。
【００７３】
また、光起電力素子の全体の光入射側面の面積の中で、集電電極の占める面積は、好ましくは１５％以下、より好ましくは１０％以下、さらに好ましくは５％以下である。
【００７４】
また、集電電極のパターンは、マスクを用いて、蒸着法、スパッタ法、メッキ法で形成したり、印刷法やワイヤー状電極の貼り付け等によって形成したりすることができる。
【００７５】
尚、本発明の光起電力素子を用いて、所望の出力電圧、出力電流の光起電力装置を構成する場合には、本発明の光起電力素子を直列或いは並列に接続し、表面と裏面に保護層を形成し、出力の取り出し電極等を取り付ることが好ましい。また、本発明の光起電力素子を直列接続する場合、逆流防止用のダイオードを組み込むことが好ましい。
【００７６】
【実施例】
［実施例１］
本発明の第１の実施例として、支持基板１０１上に不図示の堆積装置を用いて裏面反射層１０２と第一の透明導電層１０３を堆積し、図２に示した堆積装置を用いて半導体層を堆積し、図１に示した構成の光起電力素子を作製した。
【００７７】
先ず基板の作製を行った。厚さ１．１ｍｍ、５０ｍｍ×５０ｍｍのＳＵＳ３０４基板をアセトンとイソプロパノールで超音波洗浄し、温風乾燥した。次に不図示のスパッタ装置を用いて、裏面反射層１０２としてＡｇを５００ｎｍ室温で堆積した後、同じく不図示のスパッタ装置を用いて第一の透明導電層１０３としてＺｎＯを２μｍの厚さに基板温度２００℃で堆積した。
【００７８】
図２は本発明の光起電力素子の半導体層を形成することのできるプラズマＣＶＤ装置の一例を示す模式的な断面図である。図２中、２０１は反応室（堆積室）、２０２は第一の透明導電層まで形成された基板、２０３はヒーター、２０４はコンダクタンスバルブ、２０６は高周波の導入部、２０９はマッチング回路を内蔵する高周波電源、２１０はプラズマ、２１１は基板をプラズマにさらすか否かを制御するシャッター、２１４は排気管、２１５はガス導入管である。２１３は排気方向、２１６はガス導入方向を示すものである。図２には示していないが、真空ポンプが図中の排気管２１４に接続され、原料ガス供給装置がガス導入管２１５に接続されている。プラズマＣＶＤ装置は以上の部材などで構成される。
【００７９】
原料ガス供給装置（不図示）は原料ガスボンベを有している。原料ガスボンベ中のガスはいずれも超高純度に精製されたもので、本例では、ＳｉＨ4、ＳｉＦ4、ＰＨ3／Ｈ2（ＰＨ3：１％）、Ｂ2Ｈ6／Ｈ2（Ｂ2Ｈ6：１％）、Ｈ2の各ガスボンベをガス導入管２１５に接続した。
【００８０】
このプラズマＣＶＤ装置を用いて、以下の手順で半導体層を形成した。先ず、裏面反射層及び第一の透明導電層を形成した前述の基板２０２を反応室２０１内部のヒーター２０３に取り付け、反応室２０１内部の圧力が１×１０-5ｔｏｒｒ以下になるように油拡散ポンプ（真空ポンプ）で排気した。圧力が１×１０-5ｔｏｒｒ以下になったところで、Ｈ2ガス（Ｈｅガス等でも代用できる）をガス導入管２１５から反応室２０１内に導入し、ヒーター２０３を入れ、基板２０２が所望の温度になるように設定した。
【００８１】
基板２０２の温度が安定したところで、ガス導入管２１５から原料ガスを導入し、高周波電源２０９から電力を反応室２０１内部に導入した。プラズマ２１０が生起したところで所望の圧力になるようにコンダクタンスバルブ２０４を調整し、その際、不図示のマッチング回路を調整し、反射電力を最小にした。
【００８２】
次に、シャッター２１１を開け、所望の膜厚を有する層が形成されたところでシャッター２１１を閉じ、高周波電力の導入、原料ガスの導入を止め、次の層を形成する準備をした。
【００８３】
この装置を用いて裏面反射層及び第一の透明導電層まで形成した基板上にｎ型非晶質半導体層１０４、ｎ型微結晶半導体層１０５を形成した後、ヒーター２０２を４８０℃に制御してＨ2ガス雰囲気下で熱処理し、結晶核生成層１１０を形成した。次いで、ｉ型微結晶半導体層１０６、ｐ型半導体層１０７を順次形成した。ｎ型非晶質半導体層１０４はＲＦプラズマＣＶＤ法で、ｎ型微結晶半導体層１０５及びｉ型微結晶半導体層１０６はＶＨＦプラズマＣＶＤ法で、ｐ型半導体層１０７はＲＦプラズマＣＶＤ法でそれぞれ形成した。
【００８４】
各半導体層の詳しい形成工程は以下に述べるとおりである。
【００８５】
（ｎ型非晶質半導体層の形成）
Ｈ2 ガスを３００ｓｃｃｍ導入し、反応室２０１内の圧力が１．１ｔｏｒｒ、基板２０２の温度が２５０℃で安定したところで、ＳｉＨ4 ガス：４ｓｃｃｍ、ＰＨ3 ／Ｈ2 ガス：２ｓｃｃｍ、Ｈ2 ガス：１００ｓｃｃｍを導入し、反応室２０１内の圧力が１．１ｔｏｒｒとなるように調整した。高周波電源２０９としては１３．５６ＭＨｚのＲＦ電源を用いた。ＲＦ電源（１３．５６ＭＨｚ）２０９の電力を５Ｗに設定し、ＲＦ電極（高周波導入部）２０６にＲＦ電力を印加し、プラズマ２１０を生起させ、シャッター２１１を開け、ＺｎＯ層１０３上にｎ型非晶質半導体層１０４の形成を開始し、該層１０４の層厚が１５ｎｍになったところでシャッター２１１を閉じ、ＲＦ電源２０６を切ってプラズマ２１０を消滅させ、ｎ型非晶質半導体層１０４の形成を終えた。反応室２０１内へのＳｉＨ4 ガス、ＰＨ3 ／Ｈ2 ガスの流入を止め、２分間反応室２０１内へＨ2 ガスを流し続けた後、Ｈ2 ガスの流入も止め、反応室２０１内及びガス配管２１４、２１５内を１×１０-5ｔｏｒｒまで真空排気した。
【００８６】
（ｎ型微結晶半導体層の形成）
次に、Ｈ2 ガスを３００ｓｃｃｍ導入し、反応室２０１内の圧力が４００ｍｔｏｒｒ、基板２０２の温度が２５０℃で安定したところで、ＳｉＨ4 ガス：０．４ｓｃｃｍ、ＰＨ3 ／Ｈ2 ガス：１ｓｃｃｍ、Ｈ2 ガス：１００ｓｃｃｍ導入し、反応室２０１内の圧力が４００ｍｔｏｒｒとなるように調整した。高周波電源２０９としては１０５ＭＨｚのＶＨＦ電源を用いた。ＶＨＦ電源（１０５ＭＨｚ）２０９の電力を５Ｗに設定し、ＶＨＦ電極（高周波導入部）２０６にＶＨＦ電源２０９の電力を印加し、プラズマ２１０を生起させ、シャッター２１１を開け、ｎ型非晶質半導体層１０４の上にｎ型微結晶半導体層１０５の形成を開始し、該層１０５の層厚が１５ｎｍになったところでシャッター２１１を閉じ、ＶＨＦ電源２０９を切ってプラズマ２１０を消滅させ、ｎ型微結晶半導体層１０５の形成を終えた。反応室２０１内へのＳｉＨ4 ガス、ＰＨ3 ／Ｈ2 の流入を止め、２分間反応室２０１内へＨ2 ガスを流し続けた後、Ｈ2 の流入を止め、反応室２０１内及びガス配管２１４、２１５内を１×１０-5ｔｏｒｒまで真空排気した。
【００８７】
（結晶核生成層の形成）
次に、Ｈ2 ガスを２０ｓｃｃｍ導入し、反応室２０１内の圧力が１００ｍｔｏｒｒ、ヒーター２０３の温度が４８０℃で安定したところで、前記ｎ型半導体層１０４、１０５を積層した基板を３０分間熱処理し、結晶核生成層１１０を形成した。ヒーター２０３の温度を２２０℃に設定し、引き続き２分間反応室２０１内へＨ2 ガスを流し続けた後、Ｈ2 の流入を止め、反応室２０１内及びガス配管２１４、２１５内を１×１０-5ｔｏｒｒまで真空排気した。
【００８８】
（ｉ型微結晶半導体層の形成）
次に、Ｈ2 ガスを５００ｓｃｃｍ導入し、反応室２０１内の圧力が０．２５ｔｏｒｒ、基板２０２の温度が２２０℃で安定したところで、原料ガスの堆積室内の滞留時間が４０ｍｓｅｃ．以下となるように、ＳｉＨ4 ガスをＨ2 ガスで１／２０以下に希釈し、ＳｉＨ4 ガス：８０ｓｃｃｍ、Ｈ2 ガス：２４００ｓｃｃｍを導入し、反応室２０１内の圧力が０．２５ｔｏｒｒとなるように調整した。高周波電源２０９としては１０５ＭＨｚのＶＨＦ電源を用いた。ＶＨＦ電源（１０５ＭＨｚ）２０９の電力を２００Ｗに設定し、ＶＨＦ電極（高周波導入部）２０６にＶＨＦ電源２０９の電力を印加し、プラズマ２１０を生起させ、シャッター２１１を開け、結晶核生成層１１０の上にｉ型微結晶半導体層１０６の形成を開始し、該層１０６の層厚が１．５ｎｍになったところでシャッター２１１を閉じ、ＶＨＦ電源２０９を切ってプラズマ２１０を消滅させ、ｉ型微結晶半導体層１０６の形成を終えた。反応室２０１内へのＳｉＨ4 ガスの流入を止め、１分間反応室２０１内へＨ2 ガスを流し続けた後、Ｈ2 の流入を止め、反応室２０１内及びガス配管２１４、２１５内を１×１０-5ｔｏｒｒまで真空排気した。
【００８９】
（ｐ型半導体層の形成）
次に、Ｈ2 ガスを５００ｓｃｃｍ導入し、反応室２０１内の圧力が１．８ｔｏｒｒ、基板２０２の温度が１８０℃になるように設定した。基板２０２の温度が安定したところで、ＳｉＨ4 ガス、ＢＦ3 ／Ｈ2 ガスを流入させた。この時、ＳｉＨ4 ガス流量が０．０２ｓｃｃｍ、Ｈ2 ガス流量が５０ｓｃｃｍ、ＢＦ3 ／Ｈ2 ガス流量が２ｓｃｃｍ、圧力が１．８ｔｏｒｒとなるように調整した。高周波電源２０９としては１３．５６ＭＨｚのＲＦ電源を用いた。ＲＦ電源２０９の電力を４０Ｗに設定し、プラズマ２１０を生起させ、シャッター２１１を開け、ｉ型微結晶半導体層１０６の上にｐ型半導体層１０７の形成を開始し、該層１０７の層厚が７ｎｍになったところでシャッター２１１を閉じ、ＲＦ電源２０９を切ってプラズマ２１０を消滅させ、ｐ型半導体層１０７の形成を終えた。反応室２０１内へのＳｉＨ4 ガス、ＢＦ3 ／Ｈ2 ガスの流入を止め、２分間反応室２０１内へＨ2 ガスを流し続けた後、Ｈ2 の流入を止め、反応室２０１内及びガス配管２１４、２１５内を１×１０-5ｔｏｒｒまで真空排気し、反応室２０１をリークした。
【００９０】
次に、第二の透明導電層１０８として、ｐ型半導体層１０７の上にＩＴＯ（インジウム錫酸化物）層を堆積した。
【００９１】
不図示のスパッタ装置を用い、ターゲットにＩＴＯ（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ：１０％）を使用し、スパッタ用ガスとしてＡｒを３０ｓｃｃｍ導入し、ＤＣ電源より２００Ｗの電力を投入し、基板を２００℃に加熱しながら層厚７０ｎｍのＩＴＯ層１０８を堆積した。
【００９２】
上記第二の透明導電層１０８に、櫛型の穴が開いたマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛型の集電電極１０９を電子ビーム真空蒸着法で真空蒸着した。
【００９３】
上記のようにして本実施例の光起電力素子を作製した。
【００９４】
［比較例１］
実施例１においてｎ型非晶質半導体層１０４を堆積しない点以外は、全て実施例１と同様にして光起電力素子を作製した。
【００９５】
［比較例２］
実施例１においてｎ型微結晶半導体層１０５を堆積しない点以外は、全て実施例１と同様に光起電力素子を作製した。
【００９６】
［比較例３］
ｎ型半導体層１０４、１０５を熱処理せず、結晶核生成層１１０を形成しない以外は、全て実施例１と同様に光起電力素子を作製した。
【００９７】
上記実施例１、比較例１〜３の各光起電力素子について、初期光電変換効率（光起電力／入射光電力）測定、光劣化試験、振動劣化試験を行った。各試験方法は以下の通りである。
【００９８】
初期光電変換効率測定：光起電力素子をＡＭ−１．５（１００ｍＷ／ｃｍ2 ）光照射下に設置して、Ｖ−Ｉ特性を測定することにより初期光電変換効率を求めた。
【００９９】
光劣化試験：予め初期光電変換効率を測定しておいた光起電力素子を、湿度５０％、温度２５℃の環境に設置し、ＡＭ−１．５光を８００時間照射後の、ＡＭ−１．５光照射下での光電変換効率の初期光電変換効率に対する割合（光劣化試験後の光電変換効率／初期光電変換効率）を求めた。
【０１００】
振動劣化試験：予め初期光電変換効率を測定しておいた光起電力素子を湿度６０％、温度２５℃の暗所に設置し、振動周波数６０Ｈｚで振幅０．１ｍｍの振動を５００時間加えた後、ＡＭ−１．５光照射下での光電変換効率の初期光電変換効率に対する割合（振動劣化試験後の光電変換効率／初期光電変換効率）を求めた。
【０１０１】
実施例１の光起電力素子の各値（初期光電変換効率、光劣化試験における「割合」、振動劣化試験における「割合」）をそれぞれ１とした時の比較例１〜３の素子の各値は表１にようになった。
【０１０２】
【表１】
0003710312.tif 000002
【０１０３】
上記表１から明らかなように、本発明の光起電力素子は、初期光電変換効率、光劣化後の光電変換効率、振動劣化後の光電変換効率の全てにおいて優れていることがわかった。
【０１０４】
［実施例２］
実施例１において、ｉ型微結晶半導体層１０６の形成圧力（反応室２０１内の圧力）を種々変化させる以外は実施例１と同様にして光起電力素子を作製した。実施例１と同様に光劣化試験を行なった。ｉ型微結晶半導体層１０６の形成圧力と光劣化後の光電変換効率（実施例１の光劣化後の光電変換効率を１とした時の相対値（以下の実施例でも同様））との相関を図３に示す。
【０１０５】
図３から明らかなように、ｉ型微結晶半導体層１０６の形成圧力は４００ｍｔｏｒｒ以下とすることが好ましいことがわかった。
【０１０６】
［実施例３］
実施例１において、ＳｉＨ4 ガスのＨ2 ガスによる希釈率（ＳｉＨ4／Ｈ2）を種々変化させる以外は実施例１と同様にして光起電力素子を作製した。実施例１と同様に光劣化試験を行なった。上記希釈率と光劣化後の光電変換効率（相対値）との関係を図４に示す。
【０１０７】
図４から明らかな通り、シラン系ガスの水素ガスによる希釈率は１／２０以下とすることが好ましいことがわかった。この点、水素ガスの代わりに水素ガスと不活性ガスの混合ガスを用いても同様である。
【０１０８】
［実施例４］
実施例１において、原料ガス（ＳｉＨ4 ＋Ｈ2 ）の反応室２０１内での滞留時間を、総原料ガス流量を変えることで種々変化させる以外は実施例１と同様にして光起電力素子を作製した。実施例１と同様に光劣化試験を行なった。原料ガスの反応室２０１内での滞留時間と光劣化後の光電変換効率（相対値）との相関を図５に示す。
【０１０９】
図５から明らかな通り、原料ガスの反応室２０１内の滞留時間は４０ｍｓｅｃ．以下とすることが好ましいことがわかった。
【０１１０】
［実施例５］
実施例１において、ｉ型微結晶半導体層１０６形成時の高周波の周波数を種々変化させる以外は実施例１と同様にして光起電力素子を作製し、実施例１同様に光劣化試験を行ない、光劣化後の光電変換効率の評価を行った。その結果を図６に示す。
【０１１１】
図６から明らかな通り、本発明の光起電力素子ｉ型半導体層１０６形成に用いる高周波の周波数は０．１ＧＨｚ〜１０ＧＨｚとすることが好ましいことがわかった。
【０１１２】
［実施例６］
実施例１において、ｎ型半導体層１０４、１０５に熱処理を施して結晶核生成層１１０を形成する際の熱処理温度を種々変化させる以外は実施例１と同様にして光起電力素子を作製し、実施例１同様に光劣化試験を行ない、光劣化後の光電変換効率の評価を行った。その結果を図７に示す。
【０１１３】
図７から明らかな通り、本発明の光起電力素子においては、上記熱処理温度は５５０℃以下とすることが好ましいことがわかった。
【０１１４】
［実施例７］
実施例１において、ｎ型非晶質半導体層１０４の層厚を種々変える以外は実施例１と同様にして光起電力素子を作製し、実施例１同様の試験を行ない評価を行った。その結果を図８、図９に示す。ここで、各図の相対値はそれぞれ実施例１の光劣化後、振動劣化後の光電変換効率を１とした時のものである。
【０１１５】
図８、図９から明らかな通り、本発明の光起電力素子においては、ｎ型非晶質半導体層の層厚は５０Å〜１０００Åとすることが好ましいことがわかった。
【０１１６】
［実施例８］
実施例１において、ｎ型微結晶半導体層１０５の層厚を種々変える以外は実施例１と同様にして光起電力素子を作製し、実施例１同様の試験を行ない評価を行った。その結果を図１０、図１１に示す。各図の相対値の意味は実施例７同様である。
【０１１７】
図１０、図１１から明らかな通り、本発明の光起電力素子においては、ｎ型微結晶半導体層１０５の層厚は５０Å〜１０００Åとすることが好ましいことがわかった。
【０１１８】
［実施例９］
実施例１において、ｉ型微結晶半導体層１０６の層厚を種々変える以外は実施例１と同様にして光起電力素子を作製し、実施例１同様に光劣化試験を行ない、光劣化後の光電変換効率の評価を行った。その結果を図１２に示す。
【０１１９】
図１２から明らかなように、本発明の光起電力素子においては、ｉ型微結晶半導体層１０６の層厚は０．５μｍ〜３．５μｍとすることが好ましいことがわかった。
【０１２０】
［実施例１０］
実施例１において、ｉ型微結晶半導体層１０６形成時に、Ｈ2 ガス流量を２０００ｓｃｃｍとし、Ｈｅガスを６００ｓｃｃｍ加える以外は実施例１と同様にして光起電力素子を作製し、同様な評価を行った。その結果、実施例１と同様に優れた光起電力特性が示された。
【０１２１】
【発明の効果】
以上説明したように、本発明においては、光起電力素子を製造する際に、薄膜微結晶半導体層を高速で堆積させる工程を用いても、半導体層の密着性が良く、短絡電流、開放電圧、フィルファクターが大きく、光電変換効率の優れた光起電力素子を得ることができる。また、光起電力素子の光劣化、振動劣化を改善でき、耐久性に優れた光起電力素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の光起電力素子の一実施態様を示す模式的な断面図である。
【図２】本発明の光起電力素子の半導体層を形成することのできるプラズマＣＶＤ装置の一例を示す模式的な断面図である。
【図３】本発明の実施例２における、ｉ型微結晶半導体層の形成圧力と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図４】本発明の実施例３における、ＳｉＨ4 ガスのＨ2 ガスによる希釈率と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図５】本発明の実施例４における、原料ガスの反応室内の滞留時間と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図６】本発明の実施例５における、高周波の周波数と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図７】本発明の実施例６における、ｎ型半導体層の熱処理温度と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図８】本発明の実施例７における、ｎ型非晶質半導体層の層厚と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図９】本発明の実施例７における、ｎ型非晶質半導体層の層厚と振動劣化後の光電変換効率（相対値）との関係を示す図である。
【図１０】本発明の実施例８における、ｎ型微結晶半導体層の層厚と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図１１】本発明の実施例８における、ｎ型微結晶半導体層の層厚と振動劣化後の光電変換効率（相対値）との関係を示す図である。
【図１２】本発明の実施例９における、ｉ型微結晶半導体層の層厚と光劣化後の光電変換効率（相対値）との関係を示す図である。
【符号の説明】
１００  光起電力素子
１０１  支持基板
１０２  裏面反射層
１０３  第一の透明導電層
１０４  ｎ型非晶質半導体層
１０５  ｎ型微結晶半導体層
１０６  ｉ型微結晶半導体層
１０７  ｐ型半導体層
１０８  第二の透明導電層
１０９  集電電極
１１０  結晶核生成層
２０１  反応室
２０２  基板
２０３  ヒーター
２０４  コンダクタンスバルブ
２０６  高周波の導入部
２０９  高周波電源
２１０  プラズマ
２１１  シャッター
２１３  排気方向
２１４  排気管
２１５  ガス導入管
２１６  ガス導入方向
【図１】
0003710312.tif 000003
【図２】
0003710312.tif 000004
【図３】
0003710312.tif 000005
【図４】
0003710312.tif 000006
【図５】
0003710312.tif 000007
【図６】
0003710312.tif 000008
【図７】
0003710312.tif 000009
【図８】
0003710312.tif 000010
【図９】
0003710312.tif 000011
【図１０】
0003710312.tif 000012
【図１１】
0003710312.tif 000013
【図１２】
0003710312.tif 000014