(57)【特許請求の範囲】
【請求項１】
第１のＰＮＰトランジスタでベース入力コレクタ出力のアンプを構成しているスイッチ回路において、
スイッチ回路が第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタおよび第１の抵抗および第２の抵抗および第３の抵抗を有し、
前記第１の抵抗が入力端子に接続されるとともに、前記第１のＰＮＰトランジスタのベースおよび前記第２のＰＮＰトランジスタのエミッタに接続され、
前記第２のＰＮＰトランジスタのベースは、前記第２の抵抗および前記第３の抵抗に接続され、
前記第２の抵抗の他方は、前記第２のＰＮＰトランジスタのコレクタおよびＧＮＤに接続され、
前記第３の抵抗の他方は、電源に接続されてなることを特徴とするスイッチ回路。
【請求項２】
第１のＮＰＮトランジスタでベース入力コレクタ出力のアンプを構成しているスイッチ回路において、
スイッチ回路が第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタおよび第１の抵抗および第２の抵抗および第３の抵抗を有し、
前記第１の抵抗が入力端子に接続されるとともに、前記第１のＮＰＮトランジスタのベースおよび前記第２のＮＰＮトランジスタのエミッタに接続され、
前記第２のＮＰＮトランジスタのベースは、前記第２の抵抗および前記第３の抵抗に接続され、
前記第２の抵抗の他方は、前記第２のＮＰＮトランジスタのコレクタおよび電源に接続され、
前記第３の抵抗の他方は、ＧＮＤに接続されてなることを特徴とするスイッチ回路。
【請求項３】
第１のＮＰＮトランジスタでベース入力コレクタ出力のアンプを構成しているスイッチ回路において、
スイッチ回路が第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタおよび第１のＰＮＰトランジスタおよび第１の抵抗および第２の抵抗および第３の抵抗を有し、
前記第１の抵抗が入力端子に接続されるとともに、前記第１のＰＮＰトランジスタのエミッタおよび前記第１のＮＰＮトランジスタのベースおよび前記第２のＮＰＮトランジスタのエミッタに接続され、
前記ＰＮＰトランジスタのベースは、前記第２の抵抗および前記第３の抵抗に接続され、
前記第２のＮＰＮトランジスタのベースは、前記第２の抵抗および前記第３の抵抗に接続され、
前記第２の抵抗の他方は、前記第２のＮＰＮトランジスタのコレクタおよび電源に接続され、
前記第３の抵抗の他方は、前記第1のＰＮＰトランジスタのコレクタおよびＧＮＤに接続されてなることを特徴とするスイッチ回路。
【請求項４】
前記電源との接続部分のインダクタンスＬ１および／または前記ＧＮＤとの接続部分のインダクタンスＬ２と、前記第１の抵抗の抵抗値Ｒ１および前記第２の抵抗の抵抗値Ｒ２および前記第３の抵抗の抵抗値Ｒ３の関係が、
Ｒ１、Ｒ２、Ｒ３＞＞ｊωＬ１、ｊωＬ２
であることを特徴とする請求項１乃至請求項３の何れか一に記載されたスイッチ回路。
【請求項５】
請求項１乃至請求項４の何れか一に記載されたスイッチ回路を用いてデジタル信号に混入したデジタルノイズを減衰することを特徴とするノイズ除去方法。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、デジタル回路からアナログ回路へのデジタル信号伝搬時に、デジタル信号に混入したデジタルノイズを減衰させるスイッチ回路に関するものである。
【０００２】
【従来の技術】
近年、アナログＩＣに、ＰＬＬ等のデジタル回路を混載したＩＣの開発が進んでいる。
特に、ＢＵＳを使用してアナログ・デジタル混載ＩＣのモードを切替える構成が採用されており、ＩＣ内部で発生させたデジタル信号によるアナログ回路のモード切換が行われている。
【０００３】
図９は、一般的なアナログデジタル混載ＩＣの従来の構成を示すブロック図である。図９に示すように、通常、デジタル回路とアナログ回路とは別々の電源に接続されている。また、ＩＣ内部のＶｃｃライン、ＧＮＤラインと電源およびＧＮＤ間には、リードとボンディングワイヤのインダクタンスＬ１〜Ｌ４が存在する。図９のような構成のデジタル回路ではデジタル回路がアナログ回路のモード切替え信号を発生させ、モード切替え信号はスイッチ回路を通過してアナログ回路のモード切替えを行う。
【０００４】
デジタル回路で発生されたモード切替え信号を図２に表す。図中の太線Ａはアナログ回路のモードを切替える為のデジタル信号Ａを表し、図中の細線Ｂはデジタル信号に混入しているデジタルノイズＢを表している。
デジタル回路は方形波のデジタル信号で動作するために、動作信号の高調波成分が周波数の高い領域まで発生する。このためデジタルノイズＢも同様に周波数の高い高調波成分が発生することになる。このデジタルノイズＢの高調波成分は、ＩＣ構造上のボンディングやリードのインダクタンスからの影響を受けたものとなっている。
【０００５】
デジタルノイズＢが漏れてアナログ回路に到達してしまうと、アナログ回路では信号に対してノイズの比が悪化することになる。このアナログ回路でのノイズの比はアナログ回路での重要な特性となっているため、デジタル回路で発生するデジタルノイズをアナログ回路まで伝播させないための対策を講じる必要がある。
また、図９に示したスイッチ回路からアナログ回路への信号出力ライン（ＯＵＴ）からアナログ回路への信号ラインにデジタルノイズを伝播させないと共に、スイッチ回路に電圧を供給するＶｃｃラインおよびＧＮＤラインにも、デジタルノイズを伝播させないことが重要である。
【０００６】
従来用いられていたスイッチ回路の構成として、エミッタ接地のＡ級アンプの回路図を図６に示す。このスイッチ回路はアナログ回路の内部に構成され、アナログ回路の状態を変化させるスイッチ回路である。
デジタル回路からの信号が入力されるＩＮ端子に抵抗Ｒ６１が接続され、抵抗Ｒ６１の他方が抵抗Ｒ６２とＮＰＮトランジスタＱ６１のベースに接続され、抵抗Ｒ６２の他方はＮＰＮトランジスタのエミッタとＧＮＤラインに接続される。ここでＧＮＤラインはＩＣ組立上のボンディングワイヤーとリードのインダクタンスＬ６２と接続し、インダクタンスＬ６２のもう一方はＧＮＤに接続される。ＮＰＮトランジスタのコレクタはアナログ回路での信号出力ラインであるＯＵＴ端子と抵抗Ｒ６３に接続され、抵抗Ｒ６３の他方はＶｃｃラインに接続される。ＶｃｃラインはＩＣ組立上のボンディングワイヤーとリードのインダクタンスＬ６１と接続し、インダクタンスＬ６１のもう一方は電源Ｖｃｃに接続される。
【０００７】
図６に示された従来のスイッチ回路の動作を図２を用いて説明する。図２はデジタル回路からスイッチ回路のＩＮ端子に入力される信号を表わし、電圧Ｌと電圧Ｈの二つの電圧値をとる信号である。太線Ａはデジタル信号であり、細線Ｂはデジタル信号に混入しているデジタルノイズを示している。
【０００８】
太線Ａで示されるデジタル信号がＩＮ端子から入力された場合の動作説明をする。ＩＮ端子の電圧をＶｉｎとし、ＮＰＮトランジスタＱ６１の飽和電流をＩｓｑ６４、ベースエミッタ電位をＶｂｅｑ６１、電流値をＩｑ６１とし、ＶＴ＝ｋｔ／ｑとすると、以下の式でＯＵＴ端子に出力される電圧のＶＯＵＴが計算される。
0003667237.tif 000002
つまり、ＩＮ端子に図２に示される電圧Ｌが入力されると、Ｉｑ６１の電流が減少しＶＯＵＴには電圧Ｈが出力される。また、ＩＮ端子に電圧Ｈが入力されるとＩｑ６１の電流が増加し、ＶＯＵＴには電圧Ｌが出力される。
【０００９】
次に、図２の細線Ｂで示されるデジタルノイズがＶｉｎから入力された場合の動作を説明する。デジタルノイズは小振幅である為に、小信号動作の場合を考える。ＩＮ端子に電圧Ｌの信号が入力されている時のデジタルノイズの伝播としては、インピーダンスが高い以下の伝播経路が考えられる。
【００１０】
第１の経路は抵抗Ｒ６１を通って、ＮＰＮトランジスタＱ６１のコレクタ・ベース間容量を伝達しＯＵＴ端子に出力する経路である。ここで問題となる点は、ＯＵＴ端子に伝達するデジタルノイズの減衰率ＶＯＵＴが低くなってしまう事である。
減衰率ＶＯＵＴは、ＮＰＮトランジスタＱ６１のコレクタ・ベース間容量の値をＣｃｂとし、ＯＵＴ端子に接続されるインピーダンスをＺｏｕｔとすると、
0003667237.tif 000003
と表される。これにより、ＺＯＵＴのインピーダンスが高くなると減衰率が低下する事が分かる。
通常、図６のスイッチ回路の次段には、エミッタフォロア回路やスイッチ回路等が接続され、ＯＵＴ端子にはトランジスタのベースが接続される。ＯＵＴ端子にトランジスタのベースが接続されると、Ｚｏｕｔは高いインピーダンスとなり、Ｚｏｕｔ＞（１／（ｊωＣｃｂ）＋Ｒ６１）となるため、ＶＯＵＴは０ｄＢに近づいてしまう。
【００１１】
第２の経路は抵抗Ｒ６１を通って、抵抗Ｒ６２からインダクタＬ６２およびＧＮＤに伝達する経路である。ここで問題となる点は、ＧＮＤラインにデジタルノイズが伝播して、同一ＧＮＤラインに接続されている他のアナログ回路に影響を及ぼす事である。
ＧＮＤラインの減衰率ＶＧＮＤは、
0003667237.tif 000004
と表される。ここで、減衰率ＶＧＮＤを高める為には、抵抗６１と抵抗６２の抵抗値を大きくする必要があることがわかる。この場合には、抵抗６１と抵抗６２は分圧比で電圧を設定するため、同じ倍率で抵抗値を大きくすることになる。
しかし、抵抗を大きくすると第１の経路が主経路となってしまい、ＯＵＴ端子にデジタルノイズが発生する。反対に、抵抗Ｒ６１と抵抗Ｒ６２の抵抗値を小さくすると、ＧＮＤラインへのデジタルノイズの減衰率が低下してしまう。
【００１２】
ＩＮ端子に電圧Ｈの信号が入力されているときのデジタルノイズは、ＮＰＮトランジスタＱ６１のベースから見たエミッタへのインピーダンスが低下するために、ＩＮ端子から抵抗Ｒ６１を通ってＲ６２とＮＰＮトランジスタＱ６１のベースおよびエミッタを通り、インダクタＬ６２およびＧＮＤと伝播する。
図７は、図６に示す回路の小信号解析を行ったグラフを示すものであり、ＩＮ端子に小信号を入力した場合のＯＵＴ端子への出力結果を表わしている。横軸は周波数を、縦軸は減衰率を表わしている。図７から、ＩＮ端子に電圧Ｌの信号が入力されたときに減衰率が低い事が確認できる。
【００１３】
一方、図６に示す従来のスイッチ回路の構成に加えて、ＮＰＮトランジスタＱ６１のベースとＧＮＤライン間とにコンデンサが挿入された従来の回路構成を図８に示す。図８の回路は、抵抗Ｒ８１とコンデンサＣ８１でロウパスフィールターを構成し、デジタルノイズを減衰しようと考えた回路である。しかし、このような構成の回路には二点の問題点があった。
第一の問題は、低い周波数のロウパスフィールターを構成しようとすると、高抵抗と大容量のコンデンサーが必要となり、チップ面積の増大を招くことである。第二の問題は、コンデンサおよび高抵抗をＩＣ内部で構成する為には限界があるために、デジタルノイズの低周波成分は削減できないということである。
【００１４】
ＩＮ端子に電圧Ｌの信号が入力されているときのデジタルノイズは、以下の式となる。
0003667237.tif 000005
ここで、周波数が高くなり、Ｃ８１のインピーダンスが０Ωに近くなると、式（５）に近似できる。
0003667237.tif 000006
式（３）と比べると、分母に抵抗Ｒ６２の値が無くなる為、式（３）より減衰率の低下を招きやすくなっている。このため、回路６からＧＮＤラインにデジタルノイズが伝播し、同一ＧＮＤラインに接続されている他のアナログ回路に影響を及ぼすという問題があった。
【００１５】
【発明が解決しようとする課題】
本発明は、以上の従来技術における問題に鑑みてなされたものであり、デジタル信号に混入したデジタルノイズを効果的に減衰させるスイッチ回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
前記課題を解決するために提供する本願第一の発明に係るスイッチ回路は、第１のＰＮＰトランジスタでベース入力コレクタ出力のアンプを構成しているスイッチ回路において、スイッチ回路が第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタおよび第１の抵抗および第２の抵抗および第３の抵抗を有し、前記第１の抵抗が入力端子に接続されるとともに、前記第１のＰＮＰトランジスタのベースおよび前記第２のＰＮＰトランジスタのエミッタに接続され、前記第２のＰＮＰトランジスタのベースは、前記第２の抵抗および前記第３の抵抗に接続され、前記第２の抵抗の他方は、前記第２のＰＮＰトランジスタのコレクタおよびＧＮＤに接続され、前記第３の抵抗の他方は、電源に接続されてなることを特徴とする。
【００１７】
入力端子に”Ｈ”レベルの信号が印可された場合、”Ｈ”レベルの信号にのっているノイズは、インピーダンスの低い前記第2のＰＮＰトランジスタのエミッタから、ベースに抜け前記抵抗２を通りＧＮＤに流れ、また、前記抵抗３を通り電源に流れ、第１のＰＮＰトランジスタのベースへのノイズ削減効果が得られる。
また、電源、ＧＮＤへのノイズの漏れは、前期第2のＰＮＰトランジスタのｈＦＥ分の１と削減される。
これにより、アナログ回路への信号に混入したデジタルノイズを削減することが可能となり、また、同一の電源やＧＮＤに接続された他の回路へのノイズの影響を軽減することが可能となる。
【００１８】
前記課題を解決するために提供する本願第二の発明に係るスイッチ回路は、第１のＮＰＮトランジスタでベース入力コレクタ出力のアンプを構成しているスイッチ回路において、スイッチ回路が第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタおよび第１の抵抗および第２の抵抗および第３の抵抗を有し、前記第１の抵抗が入力端子に接続されるとともに、前記第１のＮＰＮトランジスタのベースおよび前記第２のＮＰＮトランジスタのエミッタに接続され、前記第２のＮＰＮトランジスタのベースは、前記第２の抵抗および前記第３の抵抗に接続され、前記第２の抵抗の他方は、前記第２のＮＰＮトランジスタのコレクタおよび電源に接続され、前記第３の抵抗の他方は、ＧＮＤに接続されてなることを特徴とする。
【００１９】
入力端子に”Ｌ”レベルの信号が印可された場合、”Ｌ”レベルの信号にのっているノイズは、インピーダンスの低い前記第2のＮＰＮトランジスタのエミッタから、ベースに抜け前記抵抗２を通り電源に流れ、前記抵抗３を通りＧＮＤに流れ、第１のＮＰＮトランジスタのベースへのノイズ削減効果が得られる。
また、電源、ＧＮＤへのノイズの漏れは、前期第2のＮＰＮトランジスタのｈＦＥ分の１と削減される。
これにより、アナログ回路への信号に混入したデジタルノイズを削減することが可能となり、また、同一の電源やＧＮＤに接続された他の回路へのノイズの影響を軽減することが可能となる。
【００２０】
前記課題を解決するために提供する本願第三の発明に係るスイッチ回路は、第１のＮＰＮトランジスタでベース入力コレクタ出力のアンプを構成しているスイッチ回路において、
スイッチ回路が第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタおよび第１のＰＮＰトランジスタおよび第１の抵抗および第２の抵抗および第３の抵抗を有し、前記第１の抵抗が入力端子に接続されるとともに、前記第１のＰＮＰトランジスタのエミッタおよび前記第１のＮＰＮトランジスタのベースおよび前記第２のＮＰＮトランジスタのエミッタに接続され、前記ＰＮＰトランジスタのベースは、前記第２の抵抗および前記第３の抵抗に接続され、前記第２のＮＰＮトランジスタのベースは、前記第２の抵抗および前記第３の抵抗に接続され、前記第２の抵抗の他方は、前記第２のＮＰＮトランジスタのコレクタおよび電源に接続され、前記第３の抵抗の他方は、前記第1のＰＮＰトランジスタのコレクタおよびＧＮＤに接続されてなることを特徴とする。
【００２１】
入力端子に”Ｈ”レベルの信号が印可された場合、”Ｈ”レベルの信号にのっているノイズは、インピーダンスの低い前記第１のＰＮＰトランジスタのエミッタから、ベースに抜け前記抵抗３を通りＧＮＤに流れ、前記抵抗２を通り電源に流れ、第１のＮＰＮトランジスタのベースへのノイズ効果が得られる。
また、電源、ＧＮＤへのノイズの漏れは、前期第１のＰＮＰトランジスタのｈＦＥ分の１と削減される。
入力端子に”Ｌ”レベルの信号が印可された場合、”Ｌ”レベルの信号にのってい
るノイズは、インピーダンスの低い前記第２のＮＰＮトランジスタのエミッタから、ベースに抜け前記抵抗３を通りＧＮＤに流れ、前記抵抗２を通り、電源に流れ、第１のＮＰＮトランジスタのベースへのノイズ削減効果が得られる。
また、電源へのノイズの漏れは、前期第2のＮＰＮトランジスタのｈＦＥ分の１と削減される。
これにより、アナログ回路への信号に混入したデジタルノイズを削減することが可能となり、また、同一の電源やＧＮＤに接続された他の回路へのノイズの影響を軽減することが可能となる。
【００２２】
前記課題を解決するために提供する本願第四の発明に係るスイッチ回路は、前記電源との接続部分のインダクタンスＬ１および／または前記ＧＮＤとの接続部分のインダクタンスＬ２と、前記第１の抵抗の抵抗値Ｒ１および前記第２の抵抗の抵抗値Ｒ２および前記第３の抵抗の抵抗値Ｒ３の関係が、Ｒ１、Ｒ２、Ｒ３＞＞ｊωＬ１、ｊωＬ２であることを特徴とする。
【００２３】
各抵抗の値がインダクタンス値よりも大きいことにより、抵抗とインダクタンスの接続点までのインピーダンスを大きくすることができ、ノイズの減衰率を向上することが可能となる。
【００２４】
前記課題を解決するために提供する本願第五の発明に係るノイズ除去方法は、請求項１乃至請求項４の何れか一に記載されたスイッチ回路を用いてデジタル信号に混入したデジタルノイズを減衰することを特徴とする。
【００２５】
請求項１乃至請求項４の何れか一に記載されたスイッチ回路を用いることで、効果的にノイズの減衰を行うことが可能となる。
【００２６】
【発明の実施の形態】
実施の形態１
以下に、本発明に係るスイッチ回路の一実施の形態における構成について図面を参照して説明する。図１は、本発明に係るスイッチ回路の実施の形態１における構成を示す図である。このスイッチ回路はアナログ回路内で構成され、アナログ回路の状態を変化させるスイッチ回路である。
【００２７】
デジタル信号を入力するＩＮ端子に抵抗Ｒ１を接続し、抵抗Ｒ１の一方に抵抗Ｒ２およびＮＰＮトランジスターＱ２のエミッタおよびＰＮＰトランジスタＱ３のエミッタおよびＮＰＮトランジスタＱ１のベースに接続する。
抵抗Ｒ２の他方はＧＮＤラインに接続する。ＮＰＮトランジスタＱ２のコレクタはＶｃｃラインに接続し、ベースは抵抗Ｒ４および抵抗Ｒ５およびＰＮＰトランジスタＱ３のベースに接続する。
ＰＮＰトランジスタＱ３のコレクタはＧＮＤラインに接続する。
抵抗Ｒ４の他方はＶｃｃラインに接続し、抵抗Ｒ５の他方はＧＮＤラインに接続する。抵抗Ｒ３はＶｃｃラインに接続し一方をＮＰＮトランジスタＱ１のコレクタおよび出力端子（ＯＵＴ）に接続する。
ＮＰＮトランジスタＱ４のコレクタおよびベースはＮＰＮトランジスタＱ１のエミッタに接続し、ＮＰＮトランジスタＱ４のエミッタはＧＮＤラインに接続する。
Ｖｃｃラインは、ＩＣ組立上のボンディングワイヤーとリードのインダクタンスＬ１を介して電源Ｖｃｃに接続する。ＧＮＤラインは、ＩＣ組立上のボンディングワイヤーとリードのインダクタンスＬ２を介してＧＮＤに接続する。
【００２８】
図１のＩＮ端子には、デジタル回路に接続され、デジタル回路より発生させたデジタル信号が入力される。ＩＮ端子に入力されるデジタル信号は従来と同様に図２に示されるようなものであり、太線Ａはデジタル信号を表し、細線Ｂはデジタル信号に混入しているデジタルノイズを表している。
【００２９】
太線Ａで示されるデジタル信号がＩＮ端子から入力された場合の動作説明をする。ＮＰＮトランジスタＱ２のベースエミッタ電位をＶｂｅｑ２とすると、信号が電圧ＬのときのＮＰＮトランジスタＱ１のベース電位は以下の式となる。
0003667237.tif 000007
ＮＰＮトランジスタＱ１のベースエミッタ電位をＶｂｅｑ１とし、ＶＴ＝ｋｔ／ｑとし、ＮＰＮトランジスタＱ１およびＱ４の飽和電流をそれぞれＩｓｑ１およびＩｓｑ４とすると、
0003667237.tif 000008
となるので、ＯＵＴ端子に出力される電圧は下記の式で表わせられる。ここでＩは抵抗Ｒ３に流れる電流を示している。
0003667237.tif 000009
信号が電圧ＨのときのＮＰＮトランジスタＱ１のベース電位は、ＰＮＰトランジスタＱ３のベースエミッタ電位をＶｂｅｑ３とすると
0003667237.tif 000010
で表される。
信号が電圧Ｈのとき、ＯＵＴ端子の電圧は下記の式で表わせられる。
0003667237.tif 000011
以上より、ＩＮ端子に電圧Ｌが入力されると電流Ｉが減少し、ＯＵＴ端子には電圧Ｈが出力され、ＩＮ端子に電圧Ｈが入力されると電流Ｉが増加し、ＯＵＴ端子には電圧Ｌが出力されることになる。
【００３０】
次に、図２の細線ＢのデジタルノイズがＩＮ端子から入力された場合の動作を説明する。このときのデジタルノイズは小振幅であるため、小信号動作の場合を考えることになる。
ＩＮ端子に入力されるデジタル信号の電圧が電圧Ｌの時、小信号であるデジタルノイズが伝達する経路は以下の４点が上げられる。
１．抵抗Ｒ１を通って、ＮＰＮトランジスタＱ２のエミッタからベース、抵抗Ｒ４、インダクタンスＬ１、Ｖｃｃに伝達する経路、および抵抗Ｒ１を通って、ＮＰＮトランジスタＱ２のエミッタからベース、抵抗Ｒ５、インダクタンスＬ２、ＧＮＤに伝達する経路。
２．抵抗Ｒ１を通って、ＮＰＮトランジスタＱ２のエミッタからコレクタ、インダクタンスＬ１、Ｖｃｃに伝達する経路。
３．抵抗Ｒ１を通って、抵抗Ｒ２、インダクタンスＬ２、ＧＮＤに伝達する経路。
４．抵抗Ｒ１を通って、ＮＰＮトランジスタＱ１のベース、ＯＵＴ端子に伝達する経路
上記４経路を式に表わすと下記の式となる。
0003667237.tif 000012
ここでのｈＦＥはＮＰＮトランジスタＱ２の値である。ＶＡはＮＰＮトランジスタＱ２のアーリ電圧であり、数十Ｖから数百Ｖの値となる。ＣｃｂはＮＰＮトランジスタＱ１のコレクタ・ベース間容量であり、数十ｆＦから数ｐＦの値となる。
【００３１】
上記の式より、トランジスタＱ１のベースから見たインピーダンスの並列計算となる為、４経路でもっともインピーダンスの低い経路が支配的な伝播経路となる。抵抗Ｒ１と抵抗Ｒ２を数キロΩで構成した場合には、ＮＰＮトランジスタＱ２のエミッタから見たインピーダンスがベースに接続されているインピーダンスの１／（ｈＦＥ＋１）支配的となる。よって、式を簡略化すると
0003667237.tif 000013
となる。ここでのｈＦＥはＮＰＮトランジスタＱ２の値である。この式は、上記１の経路を示しており、ノイズの伝播経路としては経路１が支配的な伝播経路となっている事を示している。
【００３２】
式（１０）から、ＮＰＮトランジスタＱ１のベースに伝達される信号は、抵抗Ｒ１とＮＰＮトランジスタＱ１のベースから見たインピーダンスの分圧比で減衰率ＶＲＬを記述できる。
0003667237.tif 000014
例として、Ｒ１＝Ｒ４＝Ｒ５、Ｒ１＞＞ｊωＬ１、Ｒ１＞＞ｊωＬ２とすると、（６）式は
ＶＲＬ＝２０ＬＯＧ（１／（２＊（ｈＦＥ＋１）））  ．．．．．式（１２）ここで、ｈＦＥ＝１００とするとＶＲＬは−４６ｄＢの減衰率を得る事が出来る。
【００３３】
また、Ｖｃｃラインに伝達される信号は、以下の減衰率ＶｃＲＬで伝達される。
0003667237.tif 000015
ＧＮＤラインに伝達される信号は、以下の減衰率ＶＧＲＬで伝達される。
0003667237.tif 000016
上記２式より、Ｒ５は数キロΩ、インダクタンスＬ２は数Ωであるため、ＶＲＬより高い減衰率を得る事が出来る。
【００３４】
ＩＮ端子に入力されるデジタル信号の電圧が電圧Ｈの時、小信号であるデジタルノイズが伝達する経路は以下の４点が上げられる。
１．抵抗Ｒ１を通って、ＰＮＰトランジスタＱ３のエミッタからベース、抵抗Ｒ４、インダクタンスＬ１、Ｖｃｃへ伝達する経路、および抵抗Ｒ１を通って、ＰＮＰトランジスタＱ３のエミッタからベース、抵抗Ｒ５、インダクタンスＬ２、ＧＮＤに伝達する経路。
２．抵抗Ｒ１を通って、ＰＮＰトランジスタＱ３のエミッタからコレクタ、インダクタンスＬ２、ＧＮＤに伝達する経路。
３．抵抗Ｒ１を通って、抵抗Ｒ２、インダクタンスＬ２、ＧＮＤに伝達する経路。
４．抵抗Ｒ１を通って、ＮＰＮトランジスタＱ１のベースに伝達する経路。
ＩＮ端子に入力されるデジタル信号の電圧が電圧Ｌの時と同様に、上記４経路でもっともインピーダンスの低い経路が、支配的な伝播経路となる。
【００３５】
抵抗Ｒ１と抵抗Ｒ２を数キロΩで構成した場合には、ＰＮＰトランジスタＱ３のエミッタから見たインピーダンスがベースに接続されているインピーダンスの１／（ｈＦＥ＋１）となる経路１が支配的となる。したがって、式（１０）から式（１４）までは同等の計算となり、ｈＦＥの値をＰＮＰトランジスタＱ３の値に変更する事により求められる。
【００３６】
次に、上述した本願発明の実施の形態１の回路において、定数をＲ１：１０ＫΩ、Ｒ２：２０ＫΩ、Ｒ４：１０ＫΩ、Ｒ５：２ＫΩとして小信号解析を行ったグラフを図３に示す。また、図６に示される従来回路において、定数をＲ６１：１５０ＫΩ、Ｒ６２：２０ＫΩとして小信号解析を行ったグラフを図７に示す。どちらの解析においてもＩＮ端子に小信号を入力し、ＯＵＴ端子の結果を横軸に周波数を示し、縦軸に減衰率を示して表わしている。
ＩＮ端子にデジタル信号として電圧Ｌが入力されたとき、従来回路に比べて減衰率が約−３０ｄＢ改善されている事が確認できる。つまり、従来回路に比べて次段のアナログ回路に及ぼす影響は劇的に改善される。
【００３７】
次にＧＮＤに対する減衰率についてであるが、式（１０）から、抵抗Ｒ１と抵抗Ｒ４およびＲ５の値が近似しており、以下の式が成り立つとすると、式（１４）は式（１５）のように簡略化できる。
0003667237.tif 000017
ここで、従来技術のＧＮＤに対する減衰率と比較すると、
0003667237.tif 000018
であるので、組立上のインダクタンスｊωＬ２とｊωＬ６２は類似している。従って、抵抗Ｒ５と抵抗Ｒ６１およびＲ６２が近似であれば、減衰率もｈＦＥ倍改善されることになる。よって、デジタルノイズのＧＮＤラインへの伝播量が減衰するため、スイッチ回路と同一ＧＮＤラインに接続されているアナログ回路への影響は改善される。
【００３８】
実施の形態２
次に、本発明に係るスイッチ回路の他の実施の形態として、トランジスタの電流が小さくなった場合のみ動作するデジタルノイズの伝達経路を設けた回路について図４を用いて説明する。
図６の従来例でＩＮ端子に入力される信号が電圧Ｌの時にデジタルノイズの減衰率が下がる現象が見られた。その原因として、トランジスタに流れる電流が少ない場合にコレクタ・ベース間容量が伝達経路となる事が考えられる。本実施の形態は電圧Ｌの時のコレクタ・ベース間容量を伝達経路とするデジタルノイズの伝達を低減するための回路である。
【００３９】
デジタル信号を入力するＩＮ端子に抵抗Ｒ４１を接続し、抵抗Ｒ４１の一方を抵抗Ｒ４２およびＰＮＰトランジスタＱ４３のエミッタおよびＮＰＮトランジスタＱ４１のベースに接続する。
抵抗Ｒ４２の他方は抵抗Ｒ４５に接続する。ＰＮＰトランジスタＱ４３のコレクタを抵抗Ｒ４５の他方に接続する。
抵抗Ｒ４４の他方はＶｃｃラインに接続する。抵抗Ｒ４３はＶｃｃラインに接続し一方をＰＮＰトランジスタＱ４１のコレクタおよび出力端子（ＯＵＴ）に接続する。
ＰＮＰトランジスタＱ４１のエミッタには抵抗Ｒ４６が接続され、抵抗Ｒ４６の他端はＧＮＤラインに接続される。
Ｖｃｃラインは、ＩＣ組立上のボンディングワイヤーとリードのインダクタンスＬ４１を介して電源Ｖｃｃに接続する。ＧＮＤラインは、ＩＣ組立上のボンディングワイヤーとリードのインダクタンスＬ４２を介してＧＮＤに接続する。
【００４０】
図４に示した回路の動作について以下に説明する。図４は、図１のＮＰＮトランジスタＱ２を削除した回路であるので、実施の形態１に示した回路の動作と異なる部分に関してのみの説明とする。
ＰＮＰトランジスタＱ４１は、ＩＮ端子に入力されるデジタル信号が電圧Ｈの状態で、電流がＯＦＦ状態になる。従って電圧Ｈのとき、ＩＮ端子からのデジタルノイズは抵抗Ｒ４１を通って、ＰＮＰトランジスタＱ４３のエミッタからベースおよび抵抗Ｒ４４およびインダクタンスＬ４１と伝達してＶｃｃへ到達する経路および、ＩＮ端子から抵抗Ｒ４１を通って、ＰＮＰトランジスタＱ４３のエミッタからベースおよび抵抗Ｒ４５およびインダクタンスＬ４２と伝達してＧＮＤに到達する経路をとる。
【００４１】
この時の減衰量ＶＲＬは、式（１１）から以下の式となる。
0003667237.tif 000019
ここで実施の形態１と同様に
0003667237.tif 000020
これにより抵抗Ｒ４５と抵抗Ｒ６１およびＲ６２が近似であれば、減衰率はｈＦＥ倍改善されることになる。従って電圧Ｌ時において、デジタルノイズのＶｃｃＧＮＤラインへの伝播量が減衰するため、スイッチ回路と同一ＧＮＤラインに接続されているアナログ回路への影響は改善される。
【００４２】
実施の形態３
次に、本発明に係るスイッチ回路の他の実施の形態として、トランジスタの電流が小さくなった場合のみ動作するデジタルノイズの伝達経路を設けた回路について図５を用いて説明する。
図６の従来例でＩＮ端子に入力される信号が電圧Ｌの時にデジタルノイズの減衰率が下がる現象が見られた。その原因として、トランジスタに流れる電流が少ない場合にコレクタ・ベース間容量が伝達経路となる事が考えられる。本実施の形態は電圧Ｌの時のコレクタ・ベース間容量を伝達経路とするデジタルノイズの伝達を低減するための回路である。
【００４３】
デジタル信号を入力するＩＮ端子に抵抗Ｒ５１を接続し、抵抗Ｒ５１の一方に抵抗Ｒ５２およびＮＰＮトランジスターＱ５２のエミッタおよびＮＰＮトランジスタＱ５１のベースを接続する。
抵抗Ｒ５２の他方はＶｃｃラインに接続する。ＮＰＮトランジスタＱ５２のコレクタもＶｃｃラインに接続し、ベースは抵抗Ｒ５４および抵抗Ｒ５５に接続する。
抵抗Ｒ５４の他方はＶｃｃラインに接続し、抵抗Ｒ５５の他方はＧＮＤラインに接続する。抵抗Ｒ５３はＶｃｃラインに接続し一方をＮＰＮトランジスタＱ５１のコレクタおよび出力端子（ＯＵＴ）に接続する。
ＮＰＮトランジスタＱ５４のコレクタおよびベースはＮＰＮトランジスタＱ５１のエミッタに接続し、ＮＰＮトランジスタＱ５４のエミッタはＧＮＤラインに接続する。
Ｖｃｃラインは、ＩＣ組立上のボンディングワイヤーとリードのインダクタンスＬ５１を介して電源Ｖｃｃに接続する。ＧＮＤラインは、ＩＣ組立上のボンディングワイヤーとリードのインダクタンスＬ５２を介してＧＮＤに接続する。
【００４４】
図５に示した回路の動作について以下に説明する。図５は、図１のＰＮＰトランジスタＱ３を削除した回路であるので、実施の形態１に示した回路の動作と異なる部分に関してのみの説明とする。
ＰＮＰトランジスタＱ５１は、ＩＮ端子に入力されるデジタル信号が電圧Ｌの状態で、電流がＯＦＦ状態になる。従って電圧Ｌのとき、ＩＮ端子からのデジタルノイズは抵抗Ｒ５１を通って、ＮＰＮトランジスタＱ５２のエミッタからベースおよび抵抗Ｒ５４およびインダクタンスＬ５１と伝達してＶｃｃへ到達する経路および、ＩＮ端子から抵抗Ｒ４１を通って、ＮＰＮトランジスタＱ５２のエミッタからベースおよび抵抗Ｒ５５およびインダクタンスＬ５２と伝達してＧＮＤに到達する経路をとる。
【００４５】
この時の減衰量ＶＲＬは、式（１１）から以下の式となる。
0003667237.tif 000021
ここで実施の形態１と同様に
0003667237.tif 000022
これにより抵抗Ｒ５５と抵抗Ｒ６１およびＲ６２が近似であれば、減衰率はｈＦＥ倍改善されることになる。従って電圧Ｌ時において、デジタルノイズのＧＮＤラインへの伝播量が減衰するため、スイッチ回路と同一ＧＮＤラインに接続されているアナログ回路への影響は改善される。
【００４６】
【発明の効果】
スイッチ回路が上記構成をとることにより、また、ＧＮＤおよび電源へのノイズを減衰させることもできるため、同一のＧＮＤまたは電源に接続された他の回路へのノイズの影響を軽減することが可能となる。
各抵抗の値がインダクタンス値よりも大きいことにより、抵抗とインダクタンスの接続点までのインピーダンスを大きくすることができ、ノイズの減衰率を向上することが可能となる。
上述したスイッチ回路を用いることで、効果的にノイズの減衰を行うことが可能となる。
【００４７】
【図面の簡単な説明】
【図１】実施の形態１におけるスイッチ回路の構成を示す図
【図２】デジタル回路からスイッチ回路のＩＮ端子に入力される信号
【図３】図１の回路で定数をＲ１：１０ＫΩ、Ｒ２：２０ＫΩ、Ｒ４：１０ＫΩ、Ｒ５：２ＫΩとして小信号解析を行ったグラフ
【図４】実施の形態２におけるスイッチ回路の構成を示す図
【図５】実施の形態３におけるスイッチ回路の構成を示す図
【図６】従来のスイッチ回路の構成を示す回路図
【図７】図６の回路の小信号解析グラフ
【図８】従来のスイッチ回路の別の構成を示す回路図
【図９】一般的なアナログデジタル混載ＩＣの従来の構成を示すブロック図
【符号の説明】
Ｒ１〜Ｒ８３：抵抗
Ｌ１〜Ｌ８２：インダクタンス
Ｑ１〜Ｑ８１：トランジスタ
ＧＮＤ：アース
Ｖｃｃ：電源
ＩＮ：信号入力ライン
ＯＵＴ：信号出力ライン
”Ｈ”：電圧Ｈのモード
”Ｌ”：電圧Ｌのモード
【図１】
0003667237.tif 000023
【図２】
0003667237.tif 000024
【図３】
0003667237.tif 000025
【図４】
0003667237.tif 000026
【図５】
0003667237.tif 000027
【図６】
0003667237.tif 000028
【図７】
0003667237.tif 000029
【図８】
0003667237.tif 000030
【図９】
0003667237.tif 000031