(57)【特許請求の範囲】
【請求項１】
一つのチップに平面光波回路の構造を有するように所定の間隔で離隔配置され、それぞれ一つの入力光導波路及びＮ個の出力光導波路を備えて前記入力光導波路から入射された光信号をＮ個の光信号に分割し前記出力光導波路を通じて出力する複数の光スプリッタと、
前記複数の光スプリッタの入力光導波路側に結合される入力光ファイバアレイと、
前記複数の光スプリッタの出力光導波路側に結合される出力光ファイバアレイと、
前記複数の光スプリッタと前記入力光ファイバアレイ及び出力光ファイバアレイとの整列のために、前記チップの入力端に第１端及び第４端を有すると共に前記チップの出力端に第２端及び第３端を有し、前記第１端へ光を入射すると該入射光は前記第２端及び第３端に分けられて伝播され且つ前記第２端へ光を入力すると該入射光は前記第１端及び第４端に分けられて伝播される整列導波路と、を備えてなることを特徴とする光パワースプリッタ。
【請求項２】
離隔配置される光スプリッタの各光導波路の間隔は少なくとも１２７μｍである請求項１記載の光パワースプリッタ。
【請求項３】
離隔配置される光スプリッタの入力光導波路の間隔が２５０μｍであり、出力光導波路の間隔が１２７μｍである請求項１記載の光パワースプリッタ。
【請求項４】
光スプリッタの出力導波路の個数Ｎは２以上の自然数である請求項１記載の光パワースプリッタ。
【請求項５】
光スプリッタは１×２タイプの光スプリッタである請求項１記載の光パワースプリッタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光通信素子に係り、特に平面光波回路（ｐｌａｎａｒ  ｌｉｇｈｔｗａｖｅ  ｃｉｒｃｕｉｔ：ＰＬＣ）タイプの光パワースプリッタに関する。
【０００２】
【従来の技術】
光パワースプリッタは入力光を所望の経路に分岐する素子であって、光通信システムや光加入者網などに広く適用される。光パワースプリッタはその出力端の数に応じて１×２，１×４，１×８，．．．，１×Ｎ（ここで、Ｎは自然数）タイプに分けられる。
【０００３】
光パワースプリッタの代表的な製作方法としては、光ファイバを溶融−引張方式で融合させる方式と平面光波回路（ＰＬＣ）タイプの方式がある。一般に、１×２，１×４などのチャンネルが少ないシステムでは溶融−引張方式が使用され、８チャンネル以上を有するシステムではＰＬＣ方式が使用される。
【０００４】
ＰＬＣ方式は溶融−引張方式に比べて優れた光特性を示すが、チャンネル数の制限及び高いコストにより広く使用されていない。これは、チャンネル数が減少しても、製作コストは減少しないからである。すなわち、４個の１×２ＰＬＣ型光スプリッタを備える光パワースプリッタの製作コストは１個の１×８ＰＬＣ型光スプリッタを備える光パワースプリッタの製作コストの２〜３倍であり、チャンネル当たりの製作コストが２〜３倍も高い。
【０００５】
図１は従来の４個の（１×２）光スプリッタを備える光パワースプリッタの基本構造を示した図である。図１に示したように、従来の光パワースプリッタはスプリッタを個別素子にカットする（ｃｕｔｔｉｎｇ）ためのダイシングライン（ｄｉｃｉｎｇ  ｌｉｎｅ：ＤＬ）を有する。これにより、従来の光パワースプリッタは４個の分離モジュールを設ける空間を要求するので、チップサイズに制約が発生する。さらに、従来の光パワースプリッタではハウジング（ｈｏｕｓｉｎｇ）時に分離された個別光スプリッタを組立てるための時間が必要であるため、効率的な作業時間及び材料コストの点で現実的ではない。
【０００６】
【発明が解決しようとする課題】
従って、本発明の目的は、製造コストを著しく減らし、かつ、チップサイズを最小化することができる平面光波回路（ＰＬＣ）タイプの光パワースプリッタを提供することにある。
【０００７】
【課題を解決するための手段】
このような目的を達成するため、本発明の光パワースプリッタは、 一つのチップに平面光波回路の構造を有するように所定の間隔で離隔配置され、それぞれ一つの入力光導波路及びＮ個の出力光導波路を備えて前記入力光導波路から入射された光信号をＮ個の光信号に分割し前記出力光導波路を通じて出力する複数の光スプリッタと、前記複数の光スプリッタの入力光導波路側に結合される入力光ファイバアレイと、前記複数の光スプリッタの出力光導波路側に結合される出力光ファイバアレイと、前記複数の光スプリッタと前記入力光ファイバアレイ及び出力光ファイバアレイとの整列のために、前記チップの入力端に第１端及び第４端を有すると共に前記チップの出力端に第２端及び第３端を有し、前記第１端へ光を入射すると該入射光は前記第２端及び第３端に分けられて伝播され且つ前記第２端へ光を入力すると該入射光は前記第１端及び第４端に分けられて伝播される整列導波路と、を備えてなることを特徴とする。
【０００８】
好ましくは、離隔配置される光スプリッタの各光導波路の間隔は少なくとも１２７μｍであるとよい。
【０００９】
より好ましくは、離隔配置される光スプリッタの入力光導波路の間隔が２５０μｍであり、出力光導波路の間隔が１２７μｍであるとなおよい。
【００１０】
光スプリッタの出力導波路の個数Ｎは２以上の自然数とする。
【００１１】
光スプリッタは１×２タイプの光スプリッタとすることができる。
【００１２】
本発明による光パワースプリッタは、光スプリッタの入力光導波路側に結合された入力光ファイバアレイ及び光スプリッタの出力光導波路側に結合された出力光ファイバアレイを備えている。
【００１３】
その整列のための整列導波路は、複数の光スプリッタと入力光ファイバアレイ及び出力光ファイバアレイとの整列のために、チップの入力端に第１端及び第４端を有すると共にチップの出力端に第２端及び第３端を有し、第１端へ光を入射すると該入射光は第２端及び第３端に分けられて伝播され且つ第２端へ光を入力すると該入射光は第１端及び第４端に分けられて伝播されるものとしてある。
【００１４】
光パワースプリッタの入力端における各光スプリッタの間隔は光パワースプリッタの出力端における光スプリッタ間の間隔と同じであると好ましい。
【００１５】
【発明の実施の形態】
以下、本発明の好適な一実施形態について添付図面を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にするために公知の機能及び構成に対する詳細な説明は省略する。
【００１６】
図２は、本発明の一実施形態による４個の１×２タイプの光スプリッタを備える光パワー検出器の基本構造を示した図である。
【００１７】
図２に示したように、ＰＬＣ型の光パワースプリッタは、入力光ファイバアレイ１０、ＰＬＣチップ１００及び出力光ファイバアレイ２０から構成される。入力光ファイバアレイ１０の光ファイバａとｂの間隔は２５０μｍであり、出力光ファイバアレイ２０の光ファイバｃとｄの間隔は１２７μｍである。これらの間隔は標準型であるが、使用者の要求に応じて変化させることも可能である。
【００１８】
素子のサイズを縮小するためには光ファイバの間隔を減らすことが好ましいが、１２７μｍ以下の間隔を維持しながら、光ファイバを製作することは困難である。したがって、光ファイバの直径及び素子のサイズを考慮すると、現在では１２７μｍの間隔が好ましい。
【００１９】
ＰＬＣチップ１００は４個のＹ接合１×２スプリッタが一つのチップに集積された構造を有する。チップの入力端（ＩＮＰＵＴ  ＴＥＲＭＩＮＡＬＳ）１１０における光ファイバ間の間隔ｄｉ及び出力端（ＯＵＴＰＵＴ  ＴＥＲＭＩＮＡＬＳ）１２０における光ファイバ間の間隔ｄｏはそれぞれ入力光ファイバアレイ１０及び出力光ファイバアレイ２０における光ファイバ間の間隔（ａとｂの間、ｃとｄの間）と同じである。この場合、チップの入力端１１０において同一間隔で配置された光ファイバは、出力端に向かって分岐されるＹ接合部分１３０に至る前に出力端１２０との間隔を考慮して適宜な間隔を有するように曲げられる。
【００２０】
図３を参照すれば、整列導波路５０は入力光ファイバアレイ１０及び出力光ファイバアレイ２０の整列のために提供される▲１▼〜▲４▼で構成される。この整列方法によれば、▲１▼へ光を入射すると、その光が▲２▼と▲３▼に分けられて伝播され、これを用いて出力端を整列する。出力端の整列後、▲２▼へ光を入射すると、▲４▼と▲１▼に分けられて伝播され、これを用いて入力端を整列する。
【００２１】
【発明の効果】
本発明によれば、一つのチップに数個の１×２タイプの光スプリッタを集積することにより、次のような効果がある。説明の便宜上、従来技術による光スプリッタと比較して説明する。
【００２２】
第一に、従来技術では、光パワースプリッタが４個の１×２タイプ光スプリッタを備えており、各スプリッタがダイシングライン（ｄｉｃｉｎｇ  ｌｉｎｅ）を含まなければならないため、そのサイズが大きくなる。一方、本発明によれば、４個の１×２タイプ光スプリッタはダイシングラインを要求せずに一つのチップに集積されるので、スプリッタのサイズを非常に小さくすることができる。
【００２３】
第二に、従来技術では整列及びボンディング動作をそれぞれ４回も要求し、それぞれ４個の光スプリッタを組立てるための時間も必要とする。一方、本発明によれば、整列及びボンディング動作をそれぞれ一回ずつ行い、一つの素子として製造するので、作業時間を短縮すことができる。
【００２４】
第三に、従来技術では、光スプリッタは、１芯が４つ、２芯が４つの光ファイバアレイに対応させるために、及び、光スプリッタを別々にハウジングするために４個のケースを必要とするが、本発明によれば、一つのケース、４芯が１つ、８芯が１つである光ファイバアレイのみを必要とするので、材料費を１／３程度に節減することができる。
【００２５】
本発明の詳細な説明では具体的な一実施形態について説明したが、本発明はこれに限るものでなく、各種の変形が本発明の特許請求の範囲を逸脱しない限り、該当技術分野における通常の知識をもつ者により可能なのは明らかである。例えば、本発明は、４個の１×２タイプスプリッタが集積された構造のみならず、１×Ｎタイプ（Ｎは２以上の正数）又はＭ×Ｎタイプ（Ｍは１以上の正数、Ｎは２以上の正数）がＰ個（Ｐは２以上の正数）だけ集積した構造にも適用可能である。したがって、本発明の範囲は前述の一実施形態に限られず、かつ、特許請求の範囲のみならず、その特許請求の範囲と均等なものによっても定められるべきである。
【図面の簡単な説明】
【図１】従来技術による４個の１×２ＰＬＣタイプ光スプリッタを備える光パワースプリッタの基本構造を示した図。
【図２】本発明の一実施形態による４個の１×２タイプ光スプリッタを備える光パワースプリッタの基本構造を示した図である。
【図３】本発明の好ましい一実施形態による４個の１×２タイプ光スプリッタのＰＬＣチップ部分の構造を示した図である。
【符号の説明】
１０  入力光ファイバアレイ
５０  整列導波路
１００  ＰＬＣチップ
１１０  入力端
１２０  出力端
１３０  Ｙ接合部分
【図１】
0003612064.tif 000002
【図２】
0003612064.tif 000003
【図３】
0003612064.tif 000004