(57)【特許請求の範囲】
【請求項１】
クーロンブロッケードを生じさせるような、半導体からなるトンネル・キャパシタを複数個直列に接続したトンネル・キャパシタ列と、このトンネル・キャパシタ列の各端に少なくとも１つずつ接続された第１の非トンネル性・キャパシタと、トンネル・キャパシタ列と第１の非トンネル性・キャパシタの接続部に第２の非トンネル性・キャパシタを介して接続された単電子トランジスタ又は単正孔トランジスタからなる読出手段とを有する情報処理装置に対して、操作を実施することにより、電子と正孔の各１個若しくは電子と正孔の１対に１単位の情報を担わせる情報処理方法であって、
第１の非トンネル性・キャパシタのトンネル・キャパシタと接続されていない電極間を第１の電位差に設定し、
トンネル・キャパシタ列の半導体に電子正孔対を生じさせるような光を照射し、
前記第１の電位差によって規定される個数の電子を前記電子正孔対から一方の前記接続部に移動させると共に、前記第１の電位差によって規定される個数の正孔を前記電子正孔対から他方の前記接続部に移動させることにより、情報を書き込むことを特徴とする情報処理方法。
【請求項２】
請求項１記載の情報処理方法において、
前記電極間を第２の電位差に設定して、電子と正孔を２つの前記接続部からそれぞれ移動させて再結合させることにより、情報を消去することを特徴とする情報処理方法。
【請求項３】
請求項１記載の情報処理方法において、
前記電極間を第３の電位差に設定して、前記一方の接続部に移動した電子と前記他方の接続部に移動した正孔をそれぞれの接続部に保持させることにより、情報を保持することを特徴とする情報処理方法。
【請求項４】
請求項３記載の情報処理方法において、
前記接続部に保持されている電子又は正孔の個数を、この接続部に接続された読出手段の単電子トランジスタ又は単正孔トランジスタがオン状態になるゲート電圧の値で識別することにより、保持された情報を読み出すことを特徴とする情報処理方法。
【請求項５】
クーロンブロッケードを生じさせるような、半導体からなるトンネル・キャパシタが複数個直列に接続されたトンネル・キャパシタ列と、
このトンネル・キャパシタ列の各端に少なくとも１つずつ接続された第１の非トンネル性・キャパシタと、
前記トンネル・キャパシタ列と第１の非トンネル性・キャパシタの接続部に第２の非トンネル性・キャパシタを介して接続された、単電子トランジスタ又は単正孔トランジスタからなる読出手段と、
第１の非トンネル性・キャパシタのトンネル・キャパシタと接続されていない電極間を所定の電位差に設定する電圧制御手段と、
前記トンネル・キャパシタ列の半導体に電子正孔対を生じさせるような光を照射する光照射手段とを有し、
電子と正孔の各１個若しくは電子と正孔の１対に１単位の情報を担わせることを特徴とする情報処理装置。
【請求項６】
請求項５記載の情報処理装置において、
複数の前記トンネル・キャパシタ列を有し、
当該複数のトンネル・キャパシタ列が並列接続されていることを特徴とする情報処理装置。
【請求項７】
請求項５又は６記載の情報処理装置において、
前記電圧制御手段は、前記電極間を第１の電位差に設定し、
前記第１の電位差によって規定される個数の電子を前記電子正孔対から前記トンネル・キャパシタ列と前記第１の非トンネル性・キャパシタの一方の接続部に移動させると共に、前記第１の電位差によって規定される個数の正孔を前記電子正孔対から前記トンネル・キャパシタ列と前記第１の非トンネル性・キャパシタの他方の接続部に移動させることにより、情報を書き込むことを特徴とする情報処理装置。
【請求項８】
請求項７記載の情報処理装置において、
前記電圧制御手段は、前記電極間を第２の電位差に設定し、
電子と正孔を２つの前記接続部からそれぞれ移動させて再結合させることにより、情報を消去することを特徴とする情報処理装置。
【請求項９】
請求項７記載の情報処理装置において、
前記電圧制御手段は、前記電極間を第３の電位差に設定し、
前記一方の接続部に移動した電子と前記他方の接続部に移動した正孔をそれぞれの接続部に保持させることにより、情報を保持することを特徴とする情報処理装置。
【請求項１０】
請求項５又は６記載の情報処理装置において、
前記読出手段は、前記トンネル・キャパシタ列と第１の非トンネル性・キャパシタの２つの接続部にそれぞれ１つずつ設けられたものであることを特徴とする情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、１個単位の電子若しくは正孔、又は電子と正孔の１対に情報を担わせて情報を処理する情報処理方法及び情報処理装置に関するものである。
【０００２】
【従来の技術】
情報処理装置のなかで半導体記憶集積回路は、コンピュータの記憶装置をはじめ各種電子機器に用いられており、今日および将来の諸産業において必須欠くべからざる工業製品である。
半導体記憶集積回路の中でも現在最も市場規模の大きいＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）は、スイッチ機能を司るＭＯＳ（金属−酸化物−半導体）トランジスタおよび情報を表わす電荷の蓄積を司るキャパシタを基本要素として構成されている。このキャパシタの容量は、蓄積された電荷を検出するための増幅器の検出限界および所謂ソフト・エラーに対する耐性を勘案して設計され、凡そ３０ｆＦ（１ｆＦ＝１０-15 Ｆ）である。このことは、１単位の情報を表現するのに数十万個の電子が用いられることを意味する。また、ＭＯＳトランジスタのオン・オフ動作に用いられる電子の数も数万ないし数十万個である。ＤＲＡＭ以外の半導体集積回路においても、１単位の情報を処理するのに用いられる電子の数が凡そ数十万個である、という事情は変わらない。
【０００３】
記憶集積回路に限らず一般に半導体集積回路は、その集積規模が大きくなるにつれて性能が向上するが、集積規模の上限を決める要因のひとつに消費電力がある。集積規模とともに消費電力したがって発熱量が増大し、その結果、半導体集積回路の温度が上昇すると、正常な回路動作が損なわれるようになる。消費電力は回路動作に関わる電子の数に比例するので、消費電力を低減させるためには回路動作に関わる電子の数を減らす必要がある。しかし、従来の半導体記憶集積回路においては、その情報処理の方式上、上述の個数より大幅に電子数を減少させることは極めて困難である。
【０００４】
上記問題を回避する方策として、動作原理を全く異にする電子素子を用いて半導体記憶集積回路を構成することが提案されている。すなわち、単一電子記憶集積回路あるいは単電子記憶集積回路と称されるもので、１個の電子のトンネルがそれに伴う帯電エネルギーに起因する自由エネルギーの増大により抑制されるクーロンブロッケード効果を動作原理の中核とすることによって電子１個で１単位の情報を表現せしめるものである。
【０００５】
単電子記憶集積回路の構成要素である単電子記憶素子の代表的なものに、文献（Technical Digest of IEDM93, pp.541-544, 1993）に記載された素子がある。この単電子記憶素子は、絶縁物上に成形された多結晶シリコン層およびその上部に絶縁層を介して設けられたゲート電極を主構成要素とする。多結晶シリコン層は微細なシリコン結晶粒の集合体であるが、この素子においては、粒径の比較的大きなシリコン結晶粒が相連なって電流通路が自然に形成される。この電流通路に流れる電流のオン・オフはゲート電極に加える電圧によって行なう。ゲート電極に加える電圧はまた電子を電流通路からそれに近い微細シリコン結晶粒に移動させる役割をも果たす。オン・オフの閾電圧値が電流通路に近接した微細シリコン結晶粒に入り込んだ電子の数に応じて異なるので、この閾電圧値の違いを記憶された情報量の違いに対応させる。
この場合、微細シリコン結晶粒において生じる顕著なクーロンブロッケード効果によって、この微細シリコン結晶粒に入り記憶情報を担う電子の数は１個単位で制御される。
ところが、上記単電子記憶機能の発現に本質的役割を果たす微細シリコン結晶粒は、多結晶シリコン膜の形成過程でいわば自然発生的に生じるため、個々の微細シリコン結晶粒の大きさ及び配置を制御することができず、したがって、どの微細シリコン結晶粒が電流通路を構成しどの微細シリコン結晶粒が情報記憶を掌るかを予め定めておくことは不可能である。このことは特性が単電子記憶素子ごとに異なってしまうことを意味し、この種の単電子記憶素子を多数集積して単電子記憶集積回路とすることが現実的には極めて困難であることを意味する。
【０００６】
単電子記憶素子の他の例としては、図７の等価回路で示すように、２個のトンネル・キャパシタ４１，４２とトンネル・キャパシタではない通常のキャパシタ４３とを直列に接続した構造を情報の書込兼消去兼保持の操作が施される記憶部とし、トンネル・キャパシタ４２と非トンネル性・キャパシタ４３の接続部に非トンネル性・キャパシタ４６を介して単電子トランジスタからなる読出部を接続したものである。この読出部は、２個のトンネル・キャパシタ４７，４８、非トンネル性・キャパシタ４９から構成されている。
【０００７】
この素子においては、記憶部の一方の端にあるトンネル・キャパシタ４１の端子４４を一定の電位（通常は接地電位）に保ち、記憶部のもう一方の端にある非トンネル性・キャパシタ４３の端子４５に情報の書込あるいは消去のための制御電圧を加える。上記トンネル・キャパシタ４１の電極電位に対して正の適当な制御電圧を加えると、その電圧に応じた個数の電子が電極４４に接続された電源あるいは接地から記憶部に供給され、トンネル・キャパシタ４２と非トンネル性・キャパシタ４３の接続部に蓄積される。蓄積される電子の個数は制御電圧の変化に対して準連続的に変化するのではなく、クーロンブロッケード効果のために離散的に変化するので、個々の電子に１単位の情報を担わせることができる。記憶情報の読み出しは、蓄積された電子の数に応じて単電子トランジスタのオン・オフの閾電圧値が異なることを利用して行なう。
【０００８】
この単電子記憶素子には、前記多結晶シリコン層を用いる単電子記憶素子が本質的に内包していた特性ばらつきの問題は無い。しかし、記憶情報を電子のみによって表現しているため、非トンネル性・キャパシタ４３の端子４５に接続する、情報の書込を制御する電源の電圧極性が１種類に制限されてしまい、回路構成上の制約があるという問題点があった。これは、電子をトンネル・キャパシタ４１の端子４４側から供給するためには、端子４５を端子４４に対して正の電位にしなければならないからである。
【０００９】
【発明が解決しようとする課題】
以上のように、トンネル・キャパシタ及び非トンネル性・キャパシタを用いる従来の単電子記憶素子には、情報の書き込みを制御する電源電圧の極性が１種類に制限されるため、回路構成上の制約があるという問題点があった。
本発明は、上記課題を解決するためになされたもので、回路構成上の制約がない単電荷記憶素子と、この単電荷記憶素子を操作する方法を提供し、１個単位の電子若しくは正孔、又は電子と正孔の１対に情報を担わせて情報を処理する情報処理方法及び情報処理装置の実現を可ならしめんとするものである。
【００１０】
【課題を解決するための手段】
本発明は、請求項１に記載のように、クーロンブロッケードを生じさせるような、半導体からなるトンネル・キャパシタを複数個直列に接続したトンネル・キャパシタ列と、このトンネル・キャパシタ列の各端に少なくとも１つずつ接続された第１の非トンネル性・キャパシタと、トンネル・キャパシタ列と第１の非トンネル性・キャパシタの接続部に第２の非トンネル性・キャパシタを介して接続された単電子トランジスタ又は単正孔トランジスタからなる読出手段とを有する情報処理装置に対して、操作を実施することにより、電子と正孔の各１個若しくは電子と正孔の１対に１単位の情報を担わせる情報処理方法であって、第１の非トンネル性・キャパシタのトンネル・キャパシタと接続されていない電極間を第１の電位差に設定し、トンネル・キャパシタ列の半導体に電子正孔対を生じさせるような光を照射し、前記第１の電位差によって規定される個数の電子を前記電子正孔対から一方の前記接続部に移動させると共に、前記第１の電位差によって規定される個数の正孔を前記電子正孔対から他方の前記接続部に移動させることにより、情報を書き込むようにしたものである。
本発明の情報処理方法では、トンネル・キャパシタ列と第１の非トンネル性・キャパシタを接続した構造を情報処理装置の記憶部としており、第１の非トンネル性・キャパシタのトンネル・キャパシタと接続されていない電極間を所定の電位差に設定する。このような状況下で光を記憶部に照射すると、電子正孔対が発生するが、上記電位差に応じた個数の電子が一方の上記接続部に移動して接続部に蓄積され、同時に上記電位差に応じた個数の正孔が他方の接続部に移動して接続部に蓄積される。そして、上記電位差を再設定することにより、この状態が保持される。こうして、情報の書き込みと保持が行われる。よって、１個単位の電子若しくは正孔、又は電子と正孔の１対が情報の情報量を表現することになる。また、上記電位差を所定の値だけ下げてクーロンブロッケード効果を利用して上記接続部に保持されている電子および正孔のそれぞれを１個単位でトンネル・キャパシタ列内に移動させることにより、情報の消去を行うことができる。
【００１１】
また、本発明の情報処理方法は、請求項２に記載のように、前記電極間を第２の電位差に設定して、電子と正孔を２つの前記接続部からそれぞれ移動させて再結合させることにより、情報を消去するようにしたものである。
また、本発明の情報処理方法は、請求項３に記載のように、前記電極間を第３の電位差に設定して、前記一方の接続部に移動した電子と前記他方の接続部に移動した正孔をそれぞれの接続部に保持させることにより、情報を保持するようにしたものである。
また、本発明の情報処理方法は、請求項４に記載のように、上記接続部に保持されている電子又は正孔の個数を、この接続部に接続された読出手段の単電子トランジスタ又は単正孔トランジスタがオン状態になるゲート電圧の値で識別することにより、保持された情報を読み出すようにしたものである。
このように、単電子トランジスタ又は単正孔トランジスタの特性が上記電子又は正孔の数に応じて異なることを利用して、記憶情報を読み出すことができる。
【００１２】
また、本発明の情報処理装置は、請求項５に記載のように、クーロンブロッケードを生じさせるような、半導体からなるトンネル・キャパシタが複数個直列に接続されたトンネル・キャパシタ列と、このトンネル・キャパシタ列の各端に少なくとも１つずつ接続された第１の非トンネル性・キャパシタと、上記トンネル・キャパシタ列と第１の非トンネル性・キャパシタの接続部に第２の非トンネル性・キャパシタを介して接続された、単電子トランジスタ又は単正孔トランジスタからなる読出手段と、第１の非トンネル性・キャパシタのトンネル・キャパシタと接続されていない電極間を所定の電位差に設定する電圧制御手段と、上記トンネル・キャパシタ列の半導体に電子正孔対を生じさせるような光を照射する光照射手段とを有し、電子と正孔の各１個若しくは電子と正孔の１対に１単位の情報を担わせるようにしたものである。
また、本発明の情報処理装置は、請求項６に記載のように、複数の前記トンネル・キャパシタ列を有し、当該複数のトンネル・キャパシタ列が並列接続されているものである。
【００１３】
このように請求項５又は６の情報処理装置では、トンネル・キャパシタ列と第１の非トンネル性・キャパシタを接続した構造を記憶部としており、電圧制御手段によって第１の非トンネル性・キャパシタのトンネル・キャパシタと接続されていない電極間を所定の電位差に設定する。このような状況下で光照射手段によって記憶部に光を照射すると、電子正孔対が発生するが、上記電位差に応じた個数の電子が一方の上記接続部に移動して接続部に蓄積され、同時に上記電位差に応じた個数の正孔が他方の接続部に移動して接続部に蓄積される。そして、上記電位差を再設定することにより、この状態が保持される。こうして、情報の書き込みと保持が行われる。よって、１個単位の電子若しくは正孔、又は電子と正孔の１対が情報の情報量を表現することになる。また、上記電位差を所定の値だけ下げてクーロンブロッケード効果を利用して上記接続部に保持されている電子および正孔のそれぞれを１個単位でトンネル・キャパシタ列内に移動させることにより、情報の消去を行うことができる。また、読出部を構成する単電子トランジスタ又は単正孔トランジスタの特性が上記電子又は正孔の数に応じて異なることを利用して、記憶情報を読み出すことができる。
【００１４】
また、請求項７に記載のように、本発明の情報処理装置において、前記電圧制御手段は、前記電極間を第１の電位差に設定し、前記第１の電位差によって規定される個数の電子を前記電子正孔対から前記トンネル・キャパシタ列と前記第１の非トンネル性・キャパシタの一方の接続部に移動させると共に、前記第１の電位差によって規定される個数の正孔を前記電子正孔対から前記トンネル・キャパシタ列と前記第１の非トンネル性・キャパシタの他方の接続部に移動させることにより、情報を書き込むものである。
また、請求項８に記載のように、本発明の情報処理装置において、前記電圧制御手段は、前記電極間を第２の電位差に設定し、電子と正孔を２つの前記接続部からそれぞれ移動させて再結合させることにより、情報を消去するものである。
また、請求項９に記載のように、本発明の情報処理装置において、前記電圧制御手段は、前記電極間を第３の電位差に設定し、前記一方の接続部に移動した電子と前記他方の接続部に移動した正孔をそれぞれの接続部に保持させることにより、情報を保持するものである。
また、請求項１０に記載のように、本発明の情報処理装置において、上記読出手段は、上記トンネル・キャパシタ列と第１の非トンネル性・キャパシタの２つの接続部にそれぞれ１つずつ設けられたものである。
【００１５】
【発明の実施の形態】
実施の形態の１．
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態を示す情報処理装置たる光駆動単電荷記憶素子の等価回路図である。１，２は半導体からなるトンネル・キャパシタ、３，４はキャパシタ１，２からなるトンネル・キャパシタ列の両端にそれぞれ接続された第１の非トンネル性・キャパシタである。キャパシタとキャパシタとに挟まれた領域５〜７は半導体からなっている。
【００１６】
非トンネル性・キャパシタ３，４の端子８，９は、電源またはアースに接続され所定の電位に設定される。以上のようなトンネル・キャパシタ１，２、非トンネル性・キャパシタ３，４、領域５〜７、端子８，９が、情報を表す電荷を蓄積するための記憶部１０を構成している。
【００１７】
記憶部１０に記憶された情報は、トンネル・キャパシタ２と非トンネル性・キャパシタ４の接続部となる領域７に第２の非トンネル性・キャパシタ１１を介して接続された単電子トランジスタからなる読出部１９によって読み出される。この読出部１９は、２個のトンネル・キャパシタ１２，１３、キャパシタ１２，１３に挟まれた単電子島（領域）１５に接続された非トンネル性・キャパシタ１４、トンネル・キャパシタ１２，１３の端子１６，１７、非トンネル性・キャパシタ１４の端子１８から構成されている。
【００１８】
次に、この光駆動単電荷記憶素子の動作を図２を用いて説明する。図２では、図１と同一の構成には同一の符号を付してある。
説明を分かりやすくするために、図２においては、端子８を接地して端子９のみに電圧制御手段となる電源２９を接続しているが、端子８にも別の電源を接続しても差し支えない。
【００１９】
また、同様の趣旨から、読出部１９におけるトンネル・キャパシタ１２の端子１６を接地しているが、これも接地電位以外の所定の電位を与える電源に接続しても差し支えない。さらに、同様の趣旨から、記憶部１０の２個のトンネル・キャパシタ１，２の容量は等しくＣであるとし、２個の非トンネル性・キャパシタ３，４の容量も等しくＣg としているが、これら４個の容量が互いに異なる値であっても差し支えない。
【００２０】
まず、情報を書き込む方法を説明する。トンネル・キャパシタ１３の端子１７には電源３０が接続されて端子１７に所定の電位Ｖd が与えられ、非トンネル性・キャパシタ１４の端子１８にも別の電源３１が接続されて端子１８に所定の電位Ｖf が与えられるが、書き込み、保持及び消去の操作を行なう場合には電位Ｖd およびＶf を接地電位と同じ値にしておく。ただし、電位Ｖd およびＶf を接地電位に設定するのは、説明を簡単化するためであって必須ではない。以下、接地電位を０Ｖとする電位の基準を採用する。
【００２１】
端子９には電源２９によってＶm なる電位を与える。ここで、図示しない光照射手段によって記憶部１０に光を照射し、しかるのちに照射を止める。ただし、照射光のフォトン・エネルギーは記憶部１０に用いられている半導体のエネルギー・バンドギャップより大きいものとする。すると、記憶部１０の半導体部に電子正孔対が生成される。
【００２２】
Ｃr を領域７から見た読出部１９側の合成容量としたとき（式（１））、電位Ｖm の絶対値｜Ｖm ｜が式（２）を満たしている場合は、トンネル・キャパシタ１，２におけるクーロンブロッケードが有効となってトンネル・キャパシタ１，２を通る電荷移動が禁止されるため、生成された電子と正孔は再結合して最終的には初期状態と同じ状態に戻る。これは、「１」なる情報が書き込まれなかった状態、「０」なる情報が維持された状態若しくは「０」なる情報が書き込まれた状態に対応させることができる。
【００２３】
【数１】
0003706220.tif 000002
【００２４】
【数２】
0003706220.tif 000003
【００２５】
なお、式（１）において、Ｃb はキャパシタ１１の容量、Ｃs はキャパシタ１２の容量、Ｃd はキャパシタ１３の容量、Ｃf はキャパシタ１４の容量である。また、電位Ｖm は、端子８が０Ｖでない場合には端子９と端子８の電位差であるが（端子８の電位より端子の９の電位が高いとき正、端子８の電位より端子の９の電位が低いとき負）、以下の記述では全て電位として記述する。
【００２６】
一方、電位Ｖm の絶対値｜Ｖm ｜が、式（３）を満たしている場合には、トンネル・キャパシタ１，２におけるクーロンブロッケードが破れる。このとき、Ｖm が正の場合には、光照射によって生成された電子正孔対の正孔が領域５側に移動すると共に、電子が領域７側に移動する。これにより、領域５に１個の正孔が蓄積され領域７に１個の電子が蓄積された状態となる。また、Ｖm が負の場合には、光照射によって生成された電子正孔対の電子が領域５側に移動すると共に、正孔が領域７側に移動する。これにより、領域５に１個の電子が蓄積され領域７に１個の正孔が蓄積された状態に至る。
【００２７】
【数３】
0003706220.tif 000004
【００２８】
このような状態に至ると、再びトンネル・キャパシタ１，２におけるクーロンブロッケードが有効となるので、２個以上の電子および正孔が既に電子および正孔が蓄積されている領域に安定的に入り込むことはない。領域５に１個の電子または正孔が蓄積され、同時に領域７に１個の正孔または電子が蓄積されている状態は、「１」なる情報が書き込まれた状態に対応させることができる。
また、絶対値｜Ｖm ｜は同じでも電位Ｖm の符号の違いによって電子または正孔の蓄積される領域が入れ替わるので、それぞれの状態を別の情報状態に対応させることもできる。
【００２９】
上記の書込操作をより一般的な場合に敷衍すると以下のとおりである。すなわち、電位Ｖm の絶対値｜Ｖm ｜が、式（４）を満たすようにＶm を設定しておいて記憶部１０に光を照射し、しかるのちに光を遮断すると、最終的には領域５にはｎ個の電子または正孔が蓄積され、かつ領域７には同数の正孔または電子が蓄積される。
【００３０】
【数４】
0003706220.tif 000005
【００３１】
ここで、ｎは０または正の整数である。上記と同様に、領域５に電子が蓄積され、かつ領域７に正孔が蓄積されるのはＶm が負の場合であり、これとは逆に、領域５に正孔が蓄積され、かつ領域７に電子が蓄積されるのはＶm が正の場合である。
【００３２】
次に、領域５に１個の正孔が蓄積されていて、かつ領域７に１個の電子が蓄積されている状態が消去前の状態である場合を例にとって、情報を消去する方法を説明する。この消去前の状態では、電位Ｖm は正であり、しかも式（３）を満たしているとする。
【００３３】
この記憶された情報を消去するには、電位Ｖm を減少させていく。電位Ｖm が式（５）を満たすようになると、トンネル・キャパシタ１，２でのクーロンブロッケードが破れ、その結果、それぞれ領域５，７にあった正孔および電子が領域６に移動しそこで再結合して消滅する。
【００３４】
【数５】
0003706220.tif 000006
【００３５】
かくて、「１」なる情報が消去され、記憶部１０の状態は「０」なる情報を有する状態へと遷移する。
より一般的な場合について情報を消去する方法を述べれば次のごとくである。いま、領域５にｎ＋１個の電子（または正孔）が蓄積されており、かつ領域７に同数の正孔（または電子）が蓄積されている状態を消去前の状態とする。このときの電位Ｖm は、式（４）において、ｎをｎ＋１としたときの値である。
【００３６】
ここで、１単位の情報を消去、すなわち領域５の電子または正孔の数をｎ個にし、かつ領域７の正孔または電子の数をｎ個にするためには、式（６）が満たされるように電位Ｖm の絶対値を下げる。
【００３７】
【数６】
0003706220.tif 000007
【００３８】
式（６）が満たされると、トンネル・キャパシタ１，２でのクーロンブロッケードが破れて、領域５から１個の電子（または正孔）が領域６に移動すると共に、領域７から１個の正孔（または電子）が領域６に移動して、これらがそこで再結合して消滅する。この結果、トンネル・キャパシタ１，２でのクーロンブロッケードが再び有効になって、領域５の電子または正孔の数がｎ個に固定され、同時に領域７の正孔または電子の数も同数に固定される。
【００３９】
次に、記憶部１０に記憶させた情報を保持する方法を電位Ｖm が正の場合について説明する。例えば、領域５にｎ個の正孔があり、かつ領域７に同数の電子があるとする。この状態から更に１単位の情報を光照射のもとで書き込むには、式（４）の示すとおり、電位Ｖm を式（７）で与えられる値よりも大きくする必要がある。
【００４０】
【数７】
0003706220.tif 000008
【００４１】
一方、この書き込みの後に１単位の情報を消去して元の状態、すなわち領域５の正孔数および領域７の電子数がｎ個の状態に戻すためには、電位Ｖm を上記の式（７）の値より小さくするだけでは不十分で、式（７）の値よりも更に小さい式（８）の値よりも小さくする必要がある。
【００４２】
【数８】
0003706220.tif 000009
【００４３】
このことは、電位Ｖm を式（７）の値と式（８）の値の間の値に設定すれば、この電圧設定以前のｎ＋１個の状態が保持されることを意味する。
【００４４】
したがって、電位Ｖm を式（７）の値と式（８）の値の間の値に設定する前の状態が、領域５にｎ＋１個の正孔があり、かつ領域７に同数の電子が存在する状態であったならば、電位Ｖm を式（７）の値と式（８）の値の間に設定すれば、ｎ＋１個の状態がその後の光照射の有無に関わらず保持される。
【００４５】
一方、電位Ｖm を式（７）の値と式（８）の値の間の値に設定する前に情報の書込みが行なわれておらず、領域５の正孔数と領域７の電子数とが共にｎ個であった場合にも、電位Ｖm を式（７）の値と式（８）の値の間に設定すれば、ｎ個の状態がその後の光照射の有無に関わらず保持される。
したがって、電位Ｖm を式（７）の値と式（８）の値の間の値に設定した場合には、それ以前の状態において領域５の正孔数と領域７の電子数が共にｎ個であるか或いはｎ＋１個であるかに依らず、その状態での記憶情報がその後の光照射の有無に関わらず保持される。
【００４６】
記憶部１０に記憶されている情報の読み出しは、単電子トランジスタからなる読出部１９によって行う。いま例として、電位Ｖm が式（７）の値と式（８）の値との丁度中央に設定されていて、かつ領域５の正孔数と領域７の電子数がｎ個またはｎ＋１個である場合について、読み出し方法を説明する。
【００４７】
まず、上記個数がｎ個である場合について述べる。以下では、説明を簡単にするために温度を０Ｋとするが、０Ｋでないときも読み出しの基本原理は同じである。前記の書き込み、消去、保持の操作時には端子１８の電位Ｖf を０Ｖに設定していたが、この状態では単電子トランジスタがオフ状態にある。すなわち、端子１６と端子１７との間の抵抗は無限大である。この状態は、電位Ｖf を０Ｖから増加させていき、電位Ｖf が式（９）で与えられる値に達するまで続く。
【００４８】
【数９】
0003706220.tif 000010
【００４９】
ここで、ＣSET 、Ｃi 、ＣiRはそれぞれ式（１０）、式（１１）、式（１２）で定義される合成容量で、Ｃi は単電子トランジスタの単電子島すなわち領域１５から見た周囲の全合成容量、ＣiRは記憶部１０の領域７から見た周囲の全合成容量にあたる。
【００５０】
【数１０】
0003706220.tif 000011
【００５１】
【数１１】
0003706220.tif 000012
【００５２】
【数１２】
0003706220.tif 000013
【００５３】
さて、電位Ｖf が式（９）の値になると、単電子トランジスタがオン状態になり、端子１６と端子１７との間の抵抗が有限の値となる。
一方、前記個数がｎ＋１個である場合には、単電子トランジスタがオン状態になる電位Ｖf は式（１３）で与えられ、前記個数がｎ個の場合とは異なる。この違いを利用して記憶部１０に記憶された情報の状態を検出することができる。
なお、読み出し操作時の電位Ｖｄは、一定の値（ｅ／Ｃi 未満の値）に設定すればよい。
【００５４】
【数１３】
0003706220.tif 000014
【００５５】
以上、本発明の第１の実施の形態である光駆動単電荷記憶素子について、情報の書き込み、消去、保持、読み出しという基本操作を説明した。本発明が、情報記憶に関与する電子または正孔の数が極めて少ないという特徴を有しそれに基づき消費エネルギーの超低減化という効果を生じせしめていることは明白であるから、それ以外の本発明の特徴とそれによってもたらされる効果とを、上記説明をもとに以下に示す。
【００５６】
まず、第１の特徴は、電子と正孔の両方が情報記憶に用いられていることである。従来の単電子記憶素子または単電子記憶集積回路では電子のみが用いられており、記憶部に蓄えられた電子の個数だけに情報を担わせていたのであるが、本発明によれば個数に加えて電荷の符号にも情報を担わせることができ、その結果、より多彩な情報処理を可能にするという効果を生じる。
【００５７】
さらに、情報の書き込みを制御する電源の電圧の極性は、従来の単電子記憶素子または単電子記憶集積回路では１種類に制限されていたが、本発明では電子と正孔の両方を用いるためその制約を受けず、正負いづれの極性をも用いることができ、回路構成上の自由度が増えるという効果を生じる。
【００５８】
第２の特徴は、記憶部１０に２個のトンネル・キャパシタ１，２が用いられていることである。これによって、領域５，７の電子または正孔の数をｎ個からｎ＋１個に増加させるときの電位Ｖm の閾値と、ｎ＋１個からｎ個に減少させるときの電位Ｖm の閾値とに、式（７）と式（８）とに示されているように、差を生じせしめることができる。これは、本発明になる記憶部の構造では、トンネル・キャパシタ１，２の一方でクーロンブロッケードが破れたときに他方でもクーロンブロッケードが破れるが、それが不可逆的に起こるためである。この特徴によって記憶状態が安定化されるという効果が生じる。
【００５９】
第３の特徴は、第２の特徴に基づき保持操作が安定に行なえるという効果が生じることである。
第４の特徴は、従来多くの記憶素子または記憶集積回路が「０」または「１」の２値の論理体系でしか用いられなかったのに対し、本発明では記憶部１０に蓄えられる電子または正孔の数を「０」または任意の正の整数になるように１個単位で制御でき、かつ、その数を１個単位で識別できることから、多値論理の体系に容易に適用できるという効果が生じることである。
【００６０】
第５の特徴は、本発明が単に情報の書き込み、消去、保持、読み出しという情報処理機能を有するのみならず、光駆動による情報処理を根柢においていることから、光を検出するという機能をも有することである。すなわち、本発明では、光が担っている情報をも処理できるという効果を生じる。
【００６１】
なお、本発明では、光照射によって生じた電子及び正孔を端子９と端子８の電位差Ｖm によって所望の接続部側に移動させるのであるが、領域７がキャパシタ１１を介して読出部１９に接続されているので、読出部１９側の電位が領域７の電位に影響を与えることは明らかである。
本実施の形態では、説明を簡単にするために、書き込み、保持及び消去時に端子１６〜１７に与える電位を接地電位としたが、これらが接地電位でない場合は、これらの電位と電位差Ｖm を調整することにより、上記と同様の動作を行わせることができる。
【００６２】
実施の形態の２．
図３は本発明の他の実施の形態を示す情報処理装置たる光駆動単電荷記憶素子の等価回路図であり、図１と同一の構成には同一の符号を付してある。
この光駆動単電荷記憶素子では、記憶部１０ａのトンネル・キャパシタ列１ａがｍ個（ｍは３以上の整数）のトンネル・キャパシタを直列に接続したものから構成されている。
【００６３】
本実施の形態における情報処理方法、特徴および効果は、実施の形態の１と基本的に同じであるが、それに加えて更に、ｍ個のトンネル・キャパシタを直列に接続したトンネル・キャパシタ列１ａを用いることにより、クーロンブロッケードの誤動作を引起こす可能性のある同時トンネル（co-tunneling）現象の発生を抑制することができ、動作がより確実になるという効果を生ずる。
【００６４】
実施の形態の３．
図４は本発明の他の実施の形態を示す情報処理装置たる光駆動単電荷記憶素子の等価回路図であり、図１と同一の構成には同一の符号を付してある。
この光駆動単電荷記憶素子は、トンネル・キャパシタ１と非トンネル性・キャパシタ３の接続部となる領域５にも第２の非トンネル性・キャパシタ２０を介して単電子トランジスタからなる読出部２８を接続したものである。
【００６５】
この読出部２８は、半導体からなる２個のトンネル・キャパシタ２１，２２、キャパシタ２１，２２に挟まれた半導体からなる単電子島（領域）２４に接続された非トンネル性・キャパシタ２３、トンネル・キャパシタ２１，２２の端子２５，２６、非トンネル性・キャパシタ２３の端子２７から構成されている。
【００６６】
領域７には任意の数の電子（または正孔）が蓄積され、領域５にはそれと同数の正孔（または電子）が蓄積されるのであるから、読出部１９の単電子トランジスタがオン状態になるときの端子１８の電位と、読出部２８の単電子トランジスタがオン状態になるときの端子２７の電位とは異なることになる。これにより、２種類の読出信号を得ることができる。この特徴を利用して、従来の半導体集積回路より自由度が高く、かつ多値で多彩な半導体記憶集積回路を実現することができる。
【００６７】
上記のことを図５を用いて具体的に説明すると以下の如くである。なお図５では、説明を簡単にするという便宜上の理由によって、図２と同様に、記憶部１０の非トンネル性・キャパシタ３，４は２個とも容量をＣg とし、２個のトンネル・キャパシタ１，２はどちらも容量がＣであるとしている。さらに、読出部１９と読出部２８が同等の構造である場合を扱う。
以上のような制約は全く説明の便のためであって、素子の構造上本質的な制約ではない。
【００６８】
まず、情報を書き込む方法を説明する。以下では、端子９の電位を正に設定する場合について説明するが、実施の形態の１に即して述べたように負であっても動作上まったく問題がない。書込操作に際しては、読出部１９の端子１６〜１８及び読出部２８の端子２５〜２７を接地電位にしておき、さらに端子９の電位Ｖm を式（１４）で与えられる範囲に設定しておく。ただし、各端子を接地電位に設定するのは、説明を簡単化するためであって必須ではない。
【００６９】
【数１４】
0003706220.tif 000015
【００７０】
ここで、ｎは０または正の整数である。この状態で、記憶部１０に用いられている半導体のエネルギー・バンドギャップよりも大きいフォトン・エネルギーを有する光を少なくとも記憶部１０に照射し、しかる後に照射を止める。すると、実施の形態の１に即して説明したのと同じ機構により、最終的に領域５にはｎ個の正孔が蓄積され、かつ領域７にはｎ個の電子が蓄積される。これは、ｎ単位の情報が記憶された状態に対応させることができる。
【００７１】
次に、ｎ＋１単位の情報が記憶されている状態から１単位の情報量を消去する方法を説明する。このためには、式（１４）で規定される範囲に設定されていた電位Ｖm を下げ、式（１５）で規定される範囲に設定する。
【００７２】
【数１５】
0003706220.tif 000016
【００７３】
この結果、領域５に蓄積されている正孔の数はｎ個になり、かつ領域７に蓄積されている電子の数もｎ個になる。すなわち、情報量が１単位消去されて、ｎ単位の情報が記憶された状態へと遷移する。
ｎ単位またはｎ＋１単位の情報が記憶された状態を保持するのには、電位Ｖm を式（１６）で規定される範囲内に設定する。
【００７４】
【数１６】
0003706220.tif 000017
【００７５】
このようにしておくと、書込操作に相当する光照射がなされても、光照射の前の状態が変化することなく保持される。
記憶部１０の情報を読み出すには、読出部１９，２８の何れか一方または両方を用いる。以下では、記憶部１０にｎ対またはｎ＋１対の電子正孔対を以てｎ単位またはｎ＋１単位の情報が記憶されているとき、読出部１９のみを用いてこの情報を読み出す方法を説明する。
【００７６】
このとき便宜的に状況を簡単化するために、読出部２８にある単電子トランジスタの端子２５〜２７はすべて接地電位にしておく。また、これも便宜的に状況を簡単化するために、電位Ｖm は式（１６）で示された範囲の中央値に設定されているとする。
まず、ｎ単位の情報が保持されている場合、実施の形態の１と同様に、端子１８の電位ＶfRを０Ｖから上げていくと、式（１７）で与えられる電位に至るまでは読出部１９の単電子トランジスタはオフ状態にある。
【００７７】
【数１７】
0003706220.tif 000018
【００７８】
式（１７）におけるＣL は式（１８）で定義され、領域７からトンネル・キャパシタ２側を見たときの合成容量にあたる。また、Ｃh は式（１９）で定義され、領域６の周囲の全合成容量の半分にあたる。さらに、Ｃm は式（２０）で定義され、単電子島すなわち領域１５から見た記憶部１０側の合成容量にあたる。
【００７９】
【数１８】
0003706220.tif 000019
【００８０】
【数１９】
0003706220.tif 000020
【００８１】
【数２０】
0003706220.tif 000021
【００８２】
電位ＶfRが式（１７）の値になると、読出部１９の単電子トランジスタはオン状態に移行する。これによってｎ単位の情報量の信号を読出すことができる。
次に、ｎ＋１単位の情報量の信号を読み出す場合であるが、単電子トランジスタがオフ状態からオン状態への移行に関する電位ＶfRの閾値は、ｎ＋１単位の情報が保持されている場合には、式（１７）で与えられる値よりも、式（２１）で与えられる値だけ高くなる。
【００８３】
【数２１】
0003706220.tif 000022
【００８４】
すなわち、記憶部１０の情報量に応じて電位ＶfRの閾値が異なるので、この閾値の相違によって記憶情報の識別、つまり読み出しが可能となる。
読出部２８のみを用いて記憶情報の読み出しを行なうことができることは、上記の説明から明らかである。ただし、領域７には任意の数の電子（または正孔）が蓄積され、領域５にはそれと同数の正孔（または電子）が蓄積されるのであるから、その状態を読み出すための単電子トランジスタのゲート電圧の閾値が、読出部１９と読出部２８とでは異なることは言うまでもない。
【００８５】
また、読出部１９と読出部２８の両方から相異なる読出信号を取り出すことも可能であり、その読出操作原理は基本的に上述の通りである。
このように両方を用いると、読出部１９と読出部２８では読出信号が異なっているので、それらを例えば論理変数値の「１」とその否定であるバー「１」とに対応させることができ、より高度な論理演算をより簡単な論理回路で実現できるという効果がある。
【００８６】
実施の形態の４．
上記の実施の形態の３のトンネル・キャパシタ列（キャパシタ１，２が直列に接続されたもの）を３個以上のトンネル・キャパシタが直列に接続された構造にしてもよいことは言うまでもない。この構造にすることによって得られる効果は実施の形態の２におけるそれと同じである。
【００８７】
実施の形態の５．
図６は本発明の他の実施の形態を示す光駆動単電荷記憶素子の記憶部の等価回路図であり、図１と同一の構成には同一の符号を付してある。図６では、読出部の構成が実施の形態の１又は３と同じなので省略している。
【００８８】
本実施の形態の記憶部１０ｂは、直列に接続された半導体からなるトンネル・キャパシタ１ｂ，２ｂから構成された第１のトンネル・キャパシタ列と、同様に直列に接続された半導体からなるトンネル・キャパシタ１ｃ，２ｃから構成された第２のトンネル・キャパシタ列とを並列に接続したものである。
【００８９】
この光駆動単電荷記憶素子の基本動作原理は本質的に実施の形態の１のそれと同じである。本実施の形態の記憶部１０ｂは、文献（Y.Takahashi et al., "Size Dependence ofthe Characteristics of SiSingle-Electron Transistors on SIMOX Substrates", IEEE Transactions on Electron Devices, Vol.４３, No.８, pp.１２１３-１２１７）に詳述されているパタン依存酸化法を適用することにより、四角形状に加工されて絶縁膜上に設けられたシリコン薄膜を熱酸化するだけで容易に四角形の辺に沿ってトンネル・キャパシタを形成するとともに四角形の四隅にトンネル・キャパシタ間の接続部たる半導体領域を形成することができるという利点を有している。
【００９０】
すなわち、酸化の度合いが四角形の四隅、四辺、中央部の順に強くなるため、中央部を完全に酸化したうえで四隅にはシリコン島を残し、かつ、四辺にはトンネル障壁として作用する極めて薄層化されたシリコン層を残して、上記のような構造を簡便に実現できるのである。
【００９１】
実施の形態の６．
上記の実施の形態の５の第１、第２のトンネル・キャパシタ列をそれぞれ３個以上のトンネル・キャパシタが直列に接続された構造にしてもよいことは言うまでもない。この構造にすることによって得られる効果は実施の形態の２におけるそれと同じである。
【００９２】
実施の形態の７．
上記の実施の形態１〜６では、１つの光駆動単電荷記憶素子について説明したが、実施の形態１〜６で説明した光駆動単電荷記憶素子（セル）を１次元状に複数配置するか、あるいは２次元のマトリクス状に複数配置し、更にこれらの光駆動単電荷記憶素子のうちから任意の素子を選択し、この選択した素子に対して書き込み、保持、読み出し、消去の操作をする周辺制御回路を付加した情報処理装置を構成してもよい。
【００９３】
この周辺制御回路としては、半導体メモリ等に用いられている従来技術になるものを用いてもよいし、単電子トランジスタまたは単正孔トランジスタを基本とする論理回路で構成されたものでもよい。要するに、従来のＤＲＡＭに用いられている周辺制御回路の機能に類似の上記各操作を機能的に実現できるものであればよい。
【００９４】
本実施の形態を用いた情報処理の基本操作は、周辺制御回路を用いて任意の光駆動単電荷記憶素子を１個または同時に複数個選択するという操作が加わることを除けば、すでに実施の形態１〜６に即して説明した操作と同様である。したがって、本実施の形態でも、実施の形態１〜６と同様の効果を得ることができる。
【００９５】
さらに、次のような情報処理方法を実施することによって、以下に述べる高度な情報処理を実行することができる。すなわち、本実施の形態になる情報処理装置に含まれる全ての光駆動単電荷記憶素子の記憶情報を消去した上で、全光駆動単電荷記憶素子の記憶部に書込操作に必要な電位を与え、この状態で１次元または２次元のパタンを有する光を本情報処理装置に照射する。
【００９６】
すると、光パタンに応じて光が当たった光駆動単電荷記憶素子にのみ情報が書込まれ、光パタンが情報として本情報処理装置に直接記憶されることになる。つまり、本情報処理装置は、光パタンを検出する、別言すれば、画像を認識するという光情報処理の機能と光パタンを電気的信号として記憶するという電子情報処理機能とを併せ持つのである。
【００９７】
なお、以上の実施の形態では、読出部として単電子トランジスタを用いているが、単正孔トランジスタを用いてもよい。単電子トランジスタでは、トンネル・キャパシタ１２，１３の端部（端子１６，１７）、トンネル・キャパシタ２１，２２の端部（端子２５，２６）にＮ型半導体または金属を用いるが、単正孔トランジスタでは、Ｐ型半導体を用いる。
【００９８】
【発明の効果】
本発明によれば、請求項１に記載のように、トンネル・キャパシタ列と第１の非トンネル性・キャパシタを接続した構造を情報処理装置の記憶部とし、第１の非トンネル性・キャパシタのトンネル・キャパシタと接続されていない電極間を所定の電位差に設定して、光を照射し、その後に上記電位差を再設定することにより、情報の書き込みと保持を行うことができる。その結果、電子の個数のみに情報を担わせていた従来の単電子記憶素子に対して、本発明では電子と正孔の両方を用いるため、上記電位差が正負何れの極性でもよく、回路構成上の自由度を増やすことができる。また、電荷の個数のみならずその電荷の符号にも情報を担わせることができるので、従来より多彩で高度な情報処理が可能となり、更に情報担体である電子又は正孔の数を０または任意の正の整数になるように１個単位で制御でき、かつ、その数を１個単位で識別できるので容易に多値論理の体系に適用することが可能となる。加えて、光駆動による情報処理を根柢においているので、光を検出するまたは画像を認識するという光情報処理と、光検出によって得られた電気信号を記憶し読み出すという電子情報処理とを融合して、より高度な機能の実現が可能となる。また、従来のＤＲＡＭ等は宇宙線、放射線などの被曝によって誤動作を起こしやすいのであるが、本発明においてはもともと光照射による電子正孔対の生成を情報処理の前提としているので本質的に宇宙線、放射線に対する耐性が高いという特徴がある。
【００９９】
また、請求項２に記載のように、接続部に保持されている電子又は正孔の個数を、この接続部に接続された読出手段の単電子トランジスタ又は単正孔トランジスタがオン状態になるゲート電圧の値で識別することにより、保持された情報を容易に読み出すことができる。
【０１００】
また、請求項３又は４に記載のように、トンネル・キャパシタ列と第１の非トンネル性・キャパシタを接続した構造を情報処理装置の記憶部とし、電圧制御手段によって第１の非トンネル性・キャパシタのトンネル・キャパシタと接続されていない電極間を所定の電位差に設定して、光照射手段によって光を照射し、その後に上記電位差を再設定することにより、情報の書き込みと保持を行うことができる。そして、読出部を構成する単電子トランジスタ又は単正孔トランジスタの特性が上記電子又は正孔の数に応じて異なることを利用して、記憶情報を読み出すことができる。その結果、電子の個数のみに情報を担わせていた従来の単電子記憶素子に対して、本発明では電子と正孔の両方を用いるため、上記電位差が正負何れの極性でもよく、回路構成上の自由度を増やすことができる。また、電荷の個数のみならずその電荷の符号にも情報を担わせることができるので、従来より多彩で高度な情報処理が可能となり、更に情報担体である電子又は正孔の数を０または任意の正の整数になるように１個単位で制御でき、かつ、その数を１個単位で識別できるので容易に多値論理の体系に適用することが可能となる。加えて、光駆動による情報処理を根柢においているので、光を検出するまたは画像を認識するという光情報処理と、光検出によって得られた電気信号を記憶し読み出すという電子情報処理とを融合して、より高度な機能の実現が可能となる。また、従来のＤＲＡＭ等は宇宙線、放射線などの被曝によって誤動作を起こしやすいのであるが、本発明においてはもともと光照射による電子正孔対の生成を情報処理の前提としているので本質的に宇宙線、放射線に対する耐性が高いという特徴がある。
【０１０１】
また、請求項５に記載のように、読出手段を、上記トンネル・キャパシタ列と第１の非トンネル性・キャパシタの２つの接続部にそれぞれ１つずつ設けることにより、高度な論理演算をより簡単な論理回路で実現することができる。
【０１０２】
また、請求項６に記載のように、トンネル・キャパシタ列、第１、第２の非トンネル性・キャパシタ及び読出手段からなる１組をセルとして、このセルが複数配列され、選択手段が複数のセルから任意のセルを選択することにより、従来のＤＲＡＭ等の半導体メモリと同様の動作が実現できる。また、全てのセルの記憶情報を消去した上で、全セルを選択して、１次元または２次元のパタンを有する光を照射すれば、この光パタンを検出して、電気的信号として記憶することができる。
【０１０３】
また、請求項７に記載のように、トンネル・キャパシタ列を、３個以上の半導体トンネル・キャパシタが直列接続から構成することにより、同時トンネル現象の発生を抑制することができ、動作をより確実にすることができる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態を示す情報処理装置たる光駆動単電荷記憶素子の等価回路図である。
【図２】  図１の情報処理装置を用いた情報処理方法を説明するための図である。
【図３】  本発明の他の実施の形態を示す情報処理装置たる光駆動単電荷記憶素子の等価回路図である。
【図４】  本発明の他の実施の形態を示す情報処理装置たる光駆動単電荷記憶素子の等価回路図である。
【図５】  図４の情報処理装置を用いた情報処理方法を説明するための図である。
【図６】  本発明の他の実施の形態を示す光駆動単電荷記憶素子の記憶部の等価回路図である。
【図７】  従来の単電子記憶素子の等価回路図である。
【符号の説明】
１、２、１２、１３、２１、２２、１ａ、１ｂ、２ｂ、１ｃ、２ｃ…トンネル・キャパシタ、３、４、１１、１４、２０、２３…非トンネル性・キャパシタ、１０、１０ａ、１０ｂ…記憶部、１９、２８…読出部。
【図１】
0003706220.tif 000023
【図２】
0003706220.tif 000024
【図３】
0003706220.tif 000025
【図４】
0003706220.tif 000026
【図５】
0003706220.tif 000027
【図６】
0003706220.tif 000028
【図７】
0003706220.tif 000029