(57)【特許請求の範囲】
【請求項１】
スイッチを複数段備え、各段のスイッチを選択信号で制御することにより互いに異なる２ｎ個（ｎは整数）の電圧のうちの１つを選択して、該選択した電圧を出力信号として出力する電圧選択回路において、
前記出力信号を出力する経路では、少なくとも１つの後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくしたこと
を特徴とする電圧選択回路。
【請求項２】
スイッチを複数段備え、各段のスイッチを選択信号で制御することにより互いに異なる２ｎ個（ｎは整数）の電圧のうちの１つを選択して、該選択した電圧を出力信号として出力する電圧選択回路において、
前記出力信号を出力する経路では、γ補正を行なった場合の経路における後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくしたこと
を特徴とする電圧選択回路。
【請求項３】
前記スイッチを３段以上の構成としたこと
を特徴とする請求項１又は請求項２に記載の電圧選択回路。
【請求項４】
前記後段のスイッチに対して、負荷の多い経路にある後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくしたこと
を特徴とする請求項１乃至請求項３のうちの何れか一項に記載の電圧選択回路。
【請求項５】
前記スイッチは、転送ゲートであること
を特徴とする請求項１乃至請求項４のうちの何れか一項に記載の電圧選択回路。
【請求項６】
前記スイッチはＮチャネルＭＯＳトランジスタを含むこと
を特徴とする請求項１乃至請求項５のうちの何れか一項に記載の電圧選択回路。
【請求項７】
前記出力信号の電圧は、
前記選択信号の高電位側において前記ＮチャネルＭＯＳトランジスタのしきい値電圧分低い電圧以下であること
を特徴とする請求項６に記載の電圧選択回路。
【請求項８】
前記スイッチはＰチャネルＭＯＳトランジスタを含むこと
を特徴とする請求項１乃至請求項５のうちの何れか一項に記載の電圧選択回路。
【請求項９】
前記出力信号の電圧は、
前記選択信号の低電位側において前記ＰチャネルＭＯＳトランジスタのしきい値電圧分高い電圧以上であること
を特徴とする請求項８に記載の電圧選択回路。
【請求項１０】
前記前段のスイッチのうち少なくとも１つを出力端子に直接接続したこと
を特徴とする請求項１乃至９のうちの何れか一項に記載の電圧選択回路。
【請求項１１】
請求項１乃至請求項１０のうちの何れか一項に記載の電圧選択回路を備えること
を特徴とするＬＣＤ駆動回路。
【請求項１２】
入力される基準電源の電圧を分圧した２ｎ個（ｎは整数）の分圧電圧を出力する電圧生成回路と、
入力されるデジタル信号をデコードした選択信号を出力するデコーダと、
前記選択信号に基づいて制御され、入力される前記２ｎ個（ｎは整数）の分圧電圧の１つをアナログ信号として出力する複数段のスイッチを備えた電圧選択回路と
を備え、
前記電圧選択回路は、前記各分圧電圧を出力するための経路において、少なくとも１つの後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくしたこと
を特徴とするＤ／Ａ変換器。
【請求項１３】
前記前段のスイッチを３段以上の構成としたこと
を特徴とする請求項１２に記載のＤ／Ａ変換器。
【請求項１４】
前記電圧選択回路は、
前記後段のスイッチに対して、負荷の多い経路にある後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくしたこと
を特徴とする請求項１２又は請求項１３に記載のＤ／Ａ変換器。
【請求項１５】
前記スイッチは、転送ゲートであること
を特徴とする請求項１２乃至請求項１４のうちの何れか一項に記載のＤ／Ａ変換器。
【請求項１６】
前記スイッチはＮチャネルＭＯＳトランジスタを含むこと
を特徴とする請求項１２乃至請求項１５に記載のＤ／Ａ変換器。
【請求項１７】
前記アナログ信号の電圧は、
前記デコーダに供給される高電位電源電圧から前記ＮチャネルＭＯＳトランジスタのしきい値電圧分低い電圧以下であること
を特徴とする請求項１６に記載のＤ／Ａ変換器。
【請求項１８】
前記スイッチはＰチャネルＭＯＳトランジスタを含むこと
を特徴とする請求項１２乃至請求項１５のうちの何れか一項に記載のＤ／Ａ変換器。
【請求項１９】
前記アナログ信号の電圧は、
前記デコーダに供給される低電位電源電圧よりも前記ＰチャネルＭＯＳトランジスタのしきい値電圧分高い電圧以上であること
を特徴とする請求１８に記載のＤ／Ａ変換器。
【請求項２０】
前記電圧生成回路は、
複数の抵抗からなるラダー抵抗を備えること
を特徴とする請求項１２乃至請求項１８のうちの何れか一項に記載のＤ／Ａ変換器。
【請求項２１】
前記ラダー抵抗の各抵抗値は、
Ｄ／Ａ変換に伴うγ補正に基づいて設定されること
を特徴とする請求項２０に記載のＤ／Ａ変換器。
【請求項２２】
出力される前記アナログ信号は、
その最大値及び最小値付近では、前記デジタル信号の変化に対する変化が大きく、
その中間付近では、前記デジタル信号の変化に対する変化が小さいこと
を特徴とする請求項２０又は請求項２１に記載のＤ／Ａ変換器。
【請求項２３】
前記ラダー抵抗は、
上位電源側及び下位電源側では第１の抵抗値を有する抵抗で構成され、
前記上位電源側と前記下位電源側との間の中間部分では第２の抵抗値を有する抵抗で構成されること
を特徴とする請求項２０乃至請求項２２のうちの何れか一項に記載のＤ／Ａ変換器。
【請求項２４】
前記第１の抵抗値は、前記第２の抵抗値よりも大きいこと
を特徴とする請求項２３に記載のＤ／Ａ変換器。
【請求項２５】
前記γ補正を行なった場合の経路における前記前段のスイッチの数を、他の経路にある前段のスイッチの数よりも少なくしたこと
を特徴とする請求項２１乃至請求項２４のうちの何れか一項に記載のＤ／Ａ変換器。
【請求項２６】
前記前段のスイッチのうち少なくとも１つを出力端子に直接接続したこと
を特徴とする請求項１２乃至２５のうちの何れか一項に記載のＤ／Ａ変換器。
【請求項２７】
請求項１２乃至請求項２６のうちの何れか一項に記載のＤ／Ａ変換器を備えること
を特徴とするＬＣＤ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電圧選択回路に関し、特にデジタル信号をアナログ信号に変換するＤ／Ａ変換器に好適なものである。
【０００２】
近年、デジタル技術の発展に伴い、オーディオ機器やビデオ機器等を始めとする種々の電気機器のデジタル化が進んでいる。そして、Ｄ／Ａ変換器の動作速度の高速化及び動作速度の安定化が求められている。
【０００３】
【従来の技術】
図１１は、従来のＤ／Ａ変換器を示す。Ｄ／Ａ変換器は、電圧生成回路５１、電圧選択回路５３、及びデコーダ５４を備えている。各回路５１〜５４は、１つの半導体チップ上に形成されている。
【０００４】
電圧生成回路５１は、１５個の抵抗Ｒによるラダー抵抗で構成され、その両端に電源電圧ＶＤＤ，ＶＳＳが供給される。各抵抗Ｒの接続点、即ちノードＮ１〜Ｎ１６からは、電源電圧（ＶＤＤ−ＶＳＳ）を１６分割した電圧Ｖ１  〜Ｖ１６がそれぞれ出力される。
【０００５】
電圧選択回路５３は、１段目に配置される１６個のスイッチＳＷ１−１  〜ＳＷ１−１６と、２段目に配置される４個のスイッチＳＷ２−１  〜ＳＷ２−４  を備えている。これら各スイッチＳＷ１−１  〜ＳＷ１−１６，ＳＷ２−１  〜ＳＷ２−４  は、ＭＯＳトランジスタで構成されている。スイッチＳＷ１−１  〜ＳＷ１−１６は、それぞれノードＮ１〜Ｎ１６に接続される。
【０００６】
各スイッチＳＷ１−１  〜ＳＷ１−４  の出力端子はノードＮ１７にて接続され、スイッチＳＷ１−５  〜ＳＷ１−８  の出力端子はノードＮ１８にて接続される。又、スイッチＳＷ１−９  〜ＳＷ１−１２の出力端子はノードＮ１９にて接続され、スイッチＳＷ１−１３〜ＳＷ１−１６の出力端子はノードＮ２０にて接続される。
【０００７】
スイッチＳＷ２−１  〜ＳＷ２−４  は、ノードＮ１７〜Ｎ２０にそれぞれ接続される。各スイッチＳＷ２−１  〜ＳＷ２−４  の出力端子はノードＮ２１にて接続される。ノードＮ２１は、出力端子５５に接続されている。
【０００８】
デコーダ５４には、外部から入力される４ビットのデジタル信号Ｄ３〜Ｄ０が入力される。デコーダ５４は、下位２ビットのデジタル信号Ｄ１，Ｄ０に基づく第１制御信号を出力する。スイッチＳＷ１−１  〜ＳＷ１−４  、スイッチＳＷ１−５  〜ＳＷ１−８  、スイッチＳＷ１−９  〜ＳＷ１−１２、及びスイッチ１−１３〜ＳＷ１−１６の各スイッチ群毎においていずれか１つのスイッチが第１制御信号に応答してオンする。
【０００９】
デコーダ５４は、上位２ビットのデジタル信号Ｄ３，Ｄ２に基づく第２制御信号を出力する。スイッチＳＷ２−１  〜ＳＷ２−４  のうち、いずれか１つのスイッチが第２制御信号に応答してオンする。
【００１０】
このようにして、出力端子５５には、オンした第１，第２段目のスイッチを介して電圧生成回路５１のノードＮ１〜Ｎ１６のうちのいずれか１つが接続される。そして、ノードＮ２１の電圧は、接続されたノードＮ１〜Ｎ１６における電圧Ｖ１〜Ｖ１６に変化する。このようにして、Ｄ／Ａ変換器は、デジタル信号Ｄ３〜Ｄ０に対応する電圧Ｖ１〜Ｖ１６のアナログ信号Ａｏｕｔを出力する。
【００１１】
電圧選択回路５３は、スイッチＳＷ１−１  〜ＳＷ１−１６と、スイッチＳＷ２−１  〜ＳＷ２−４  の２段構成のため、ノードＮ２１（出力端子）に接続される総配線の寄生容量（ドレイン容量）が１段構成の電圧選択回路に比べて小さい。これにより、デジタル信号Ｄ３〜Ｄ０の値が変化してから所望の電圧のアナログ信号Ａｏｕｔ  が出力されるまでの時間、所謂Ｄ／Ａ変換器の出力応答時間の短縮がなされている。
【００１２】
【発明が解決しようとする課題】
ところが、電圧選択回路５３では、レイアウト的な制約によりノードＮ１〜Ｎ１６とノードＮ２１間をそれぞれ結ぶ配線の長さが異なる。この配線長の違いは、各ノードＮ１〜Ｎ１６とノードＮ２１の間に介在する寄生素子の値を相違させる。寄生素子の値は、各ノードＮ１〜Ｎ１６とを結ぶ配線容量及び配線抵抗が異なってしまう。従って、各電圧Ｖ１  〜Ｖ１６の出力電圧Ａｏｕｔ  が出力されるまでの出力応答時間に差が生じてしまうことになる。このように、出力応答時間に差が生じると、結果的にＤ／Ａ変換にかかる時間が長くなるという問題がある。
【００１３】
本発明は上記問題点を解決するためになされたものであって、その目的は出力応答時間の短縮化を図ることができる電圧選択回路、ＬＣＤ駆動回路及びＤ／Ａ変換器を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、スイッチを複数段備え、各段のスイッチを選択信号で制御することにより互いに異なる２ｎ個（ｎは整数）の電圧のうちの１つを選択して、該選択した電圧を出力信号として出力する電圧選択回路において、前記出力信号を出力する経路では、少なくとも１つの後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくした。
請求項２に記載の発明は、スイッチを複数段備え、各段のスイッチを選択信号で制御することにより互いに異なる２ｎ個（ｎは整数）の電圧のうちの１つを選択して、該選択した電圧を出力信号として出力する電圧選択回路において、前記出力信号を出力する経路では、γ補正を行なった場合の経路における後段のスイッチに接続した前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくした。
請求項３に記載の発明のように、前記スイッチを３段以上の構成とした。
【００１５】
請求項４に記載の発明のように、前記後段のスイッチに対して、負荷の多い経路にある後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくした。
請求項５に記載の発明のように、前記スイッチは転送ゲートである。
【００１６】
請求項６に記載の発明のように、前記スイッチはＮチャネルＭＯＳトランジスタを含む。
請求項７に記載の発明のように、前記出力信号の電圧は、前記制御信号の高電位側において前記ＮチャネルＭＯＳトランジスタのしきい値電圧分低い電圧以下である。
【００１７】
請求項８に記載の発明のように、前記スイッチはＰチャネルＭＯＳトランジスタを含む。
請求項９に記載の発明のように、前記出力信号の電圧は、前記制御信号の低電位側において前記ＰチャネルＭＯＳトランジスタのしきい値電圧分高い電圧以上である。
請求項１０に記載の発明のように、前記前段のスイッチのうち少なくとも１つを出力端子に直接接続した。
請求項１１に記載の発明のように、ＬＣＤ駆動回路は、請求項１乃至請求項１０に記載の何れか１つの電圧選択回路を備える。
【００１８】
請求項１２に記載の発明は、入力される基準電源の電圧を分圧した２ｎ個（ｎは整数）の分圧電圧を出力する電圧生成回路と、入力されるデジタル信号をデコードした選択信号を出力するデコーダと、前記選択信号に基づいて制御され、入力される前記２ｎ個（ｎは整数）の分圧電圧の１つをアナログ信号として出力する複数段のスイッチを備えた電圧選択回路とを備え、前記電圧選択回路は、前記各分圧電圧を出力するための経路において、少なくとも１つの後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくした。
請求項１３に記載の発明のように、前記前段のスイッチを３段以上の構成とした。
【００１９】
請求項１４に記載の発明は、請求項１２又は請求項１３に記載のＤ／Ａ変換器において、前記電圧選択回路は、前記後段のスイッチに対して、負荷の多い経路にある後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくした。
請求項１５に記載の発明のように、前記スイッチは転送ゲートである。
【００２０】
請求項１６に記載の発明のように、前記スイッチはＮチャネルＭＯＳトランジスタを含む。
請求項１７に記載の発明のように、前記アナログ信号の電圧は、前記デコーダに供給される高電位電源の電圧から前記ＮチャネルＭＯＳトランジスタのしきい値電圧分低い電圧以下である。
【００２１】
請求項１８に記載の発明のように、前記スイッチはＰチャネルＭＯＳトランジスタを含む。
請求項１９に記載の発明のように、前記アナログ信号の電圧は、前記デコーダに供給される低電位電源の電圧よりも前記ＰチャネルＭＯＳトランジスタのしきい値電圧分高い電圧以上である。
請求項２０に記載の発明のように、前記電圧生成回路は、複数の抵抗からなるラダー抵抗を備える。
請求項２１に記載の発明のように、前記ラダー抵抗の各抵抗値は、Ｄ／Ａ変換に伴うγ補正に基づいて設定される。
請求項２２に記載の発明のように、出力される前記アナログ信号は、その最大値及び最小値付近では、前記デジタル信号の変化に対する変化が大きく、その中間付近では、前記デジタル信号の変化に対する変化が小さい。
請求項２３に記載の発明のように、前記ラダー抵抗は、上位電源側及び下位電源側では第１の抵抗値を有する抵抗で構成され、前記上位電源側と前記下位電源側との間の中間部分では第２の抵抗値を有する抵抗で構成される。
請求項２４に記載の発明のように、前記第１の抵抗値は、前記第２の抵抗値よりも大きい。
請求項２５に記載の発明のように、前記γ補正を行なった場合の経路における前記前段のスイッチの数を、他の経路にある前段のスイッチの数よりも少なくした。
請求項２６に記載の発明のように、前記前段のスイッチのうち少なくとも１つを出力端子に直接接続した。
請求項２７に記載の発明のように、ＬＣＤ駆動回路は、請求項１２乃至請求項２６に記載の何れか１つのＤ／Ａ変換器を備える。
【００２２】
（作用）
従って、請求項１に記載の発明によれば、後段のスイッチに接続される前段のスイッチの数が少ない経路における出力応答時間は、後段のスイッチに接続される前段のスイッチの数が多い経路の出力応答時間に比べて短くなる。
請求項２に記載の発明によれば、γ補正を行なった場合の経路における後段のスイッチに接続した前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくしたため、その経路における出力応答時間は、それの数が多い経路の出力応答時間に比べて短くなる。
請求項３に記載の発明によれば、段数によって長い配線に寄生する素子の値が大きい経路に対してスイッチの数を少なくすることで、各経路における応答時間の差が少なくなる。
【００２３】
請求項４に記載の発明によれば、負荷の多い経路の出力応答時間は、負荷の少ない経路の出力応答時間に比べて長い。それに対し、負荷の多い経路にある後段のスイッチに接続される前段のスイッチの数が少ない経路における出力応答時間は、後段のスイッチに接続される前段のスイッチの数が多い経路の出力応答時間に比べて短くなるため、出力応答時間の差が少なくなる。
請求項５に記載の発明によれば、スイッチは転送ゲートであり、スイッチの数を少なくすることでそれらのドレイン容量が少なくなり、出力応答時間の差が少なくなる。
【００２４】
請求項６に記載の発明によれば、スイッチにはＮチャネルＭＯＳトランジスタが用いられるため、素子数がすくなくなる。
請求項７に記載の発明によれば、出力信号の電圧は、制御信号の高電位側においてＮチャネルＭＯＳトランジスタのしきい値電圧分低い電圧以下であるため、入力信号の電圧と同じ電圧の出力信号が出力される。
【００２５】
請求項８に記載の発明によれば、スイッチにはＰチャネルＭＯＳトランジスタが用いられるため、素子数が少なくなる。
請求項９に記載の発明によれば、出力信号の電圧は、制御信号の低電位側においてＰチャネルＭＯＳトランジスタのしきい値電圧分高い電圧以上であるため、入力信号の電圧と同じ電圧の出力信号が出力される。
請求項１０に記載の発明によれば、前段のスイッチのうち少なくとも１つを出力端子に直接接続することで、その出力端子に対する配線の寄生容量が少なくなり、出力応答時間の差が少なくなる。
請求項１１に記載の発明によれば、出力応答時間の差が少ないＬＣＤ駆動回路が得られる。
【００２６】
請求項１２に記載の発明によれば、電圧選択回路は、各分圧電圧を出力するための経路において、少なくとも１つの後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくすることにより、所望の電圧のアナログ信号における出力応答時間が短くなる。
請求項１３に記載の発明によれば、段数によって長い配線に寄生する素子の値が大きい経路に対してスイッチの数を少なくすることで、各経路における応答時間の差が少なくなる。
【００２７】
請求項１４に記載の発明によれば、電圧選択回路は、後段のスイッチに対して、負荷の多い経路にある後段のスイッチに接続する前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくしたため、各電圧のアナログ信号における出力応答時間の差が少なくなる。
請求項１５に記載の発明によれば、スイッチは転送ゲートであり、スイッチの数を少なくすることでそれらのドレイン容量が少なくなり、出力応答時間の差が少なくなる。
【００２８】
請求項１６に記載の発明によれば、スイッチをＮチャネルＭＯＳトランジスタにより構成したため、素子数が少なくなる。
請求項１７に記載の発明によれば、アナログ信号の電圧は、デコーダに供給される高電位電源の電圧からＮチャネルＭＯＳトランジスタのしきい値電圧分低い電圧以下であるため、分圧電圧と同じ電圧のアナログ信号が出力される。
【００２９】
請求項１８に記載の発明によれば、スイッチをＰチャネルＭＯＳトランジスタにより構成したため、素子数が少なくなる。
請求項１９に記載の発明によれば、アナログ信号の電圧は、デコーダに供給される低電位電源の電圧よりもＰチャネルＭＯＳトランジスタのしきい値電圧分高い電圧以上であるため、分圧電圧と同じ電圧のアナログ信号が出力される。
請求項２０に記載の発明によれば、複数の抵抗からなるラダー抵抗によって互いに異なる複数の電圧が容易に生成される。
請求項２１に記載の発明によれば、γ補正に対応した互いに異なる複数の電圧が容易に生成される。
請求項２２に記載の発明によれば、最大値及び最小値付近では、前記デジタル信号の変化に対する変化が大きく、その中間付近では、前記デジタル信号の変化に対する変化が小さいアナログ信号が得られる。
請求項２３に記載の発明によれば、上位電源側及び下位電源側付近における前記デジタル信号の変化に対する変化が、その中間付近における前記デジタル信号の変化に対する変化と異なるアナログ信号が得られる。
請求項２４に記載の発明によれば、上位電源側及び下位電源側付近における前記デジタル信号の変化に対する変化が、その中間付近における前記デジタル信号の変化に対する変化に比べて大きいアナログ信号が得られる。
請求項２５に記載の発明によれば、γ補正を行なった場合の経路における後段のスイッチに接続した前段のスイッチの数を、他の経路にある後段のスイッチに接続した前段のスイッチの数よりも少なくしたため、その経路における出力応答時間は、それの数が多い経路の出力応答時間に比べて短くなる。
請求項２６に記載の発明によれば、前段のスイッチのうち少なくとも１つを出力端子に直接接続することで、その出力端子に対する配線の寄生容量が少なくなり、出力応答時間の差が少なくなる。
請求項２７に記載の発明によれば、出力応答時間の差が少ないＬＣＤ駆動回路が得られる。
【００３０】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１及び図２に従って説明する。
図１は、本実施の形態のＤ／Ａ変換器を示す。Ｄ／Ａ変換器１１は、電圧生成回路１２、電圧選択回路１４、及びデコーダ１５を備えている。各回路１２，１４，１５は、１つのチップ上に形成されている。
【００３１】
電圧生成回路１２は、１５個の抵抗Ｒによるラダー抵抗で構成され、その両端に高電位電源ＶＤＤと低電位電源ＶＳＳが供給される。各抵抗Ｒの接続点、即ちノードＮ１〜Ｎ１６からは、両電源の差電圧（ＶＤＤ−ＶＳＳ）を１６分割した電圧Ｖ１  〜Ｖ１６がそれぞれ出力される。
【００３２】
電圧選択回路１４は、１段目に配置される１６個のスイッチＳＷ１−１  〜ＳＷ１−１６と、２段目に配置される５個のスイッチＳＷ２−１  〜ＳＷ２−５  を備えている。これら各スイッチＳＷ１−１  〜ＳＷ１−１６，ＳＷ２−１  〜ＳＷ２−５  は、ＭＯＳトランジスタで構成され、転送ゲートとして作用する。スイッチＳＷ１−１  〜ＳＷ１−１６は、それぞれノードＮ１〜Ｎ１６に接続される。
【００３３】
各スイッチＳＷ１−１  ，ＳＷ１−２  の出力端子はノードＮ１７にて接続され、各スイッチＳＷ１−３  ，ＳＷ１−４  の出力端子はノードＮ１８にて接続される。又、スイッチＳＷ１−５  〜ＳＷ１−８  の出力端子はノードＮ１９にて接続される。又、スイッチＳＷ１−９  〜ＳＷ１−１２の出力端子はノードＮ２０にて接続され、スイッチＳＷ１−１３〜ＳＷ１−１６の出力端子はノードＮ２１にて接続される。
【００３４】
スイッチＳＷ２−１  〜ＳＷ２−５  は、ノードＮ１７〜Ｎ２１にそれぞれ接続される。各スイッチＳＷ２−１  〜ＳＷ２−４  の出力端子はノードＮ２２にて接続される。ノードＮ２２は出力端子１６に接続されている。そして、Ｄ／Ａ変換器１１は、出力端子１６からノードＮ２２における電圧のアナログ信号Ａｏｕｔ  を出力する。
【００３５】
図２に示すように、デコーダ１５は、外部から入力される４ビットのデジタル信号のうち、下位１ビットのデジタル信号に基づいて、スイッチＳＷ１−１  ，ＳＷ１−２  、及びスイッチＳＷ１−３  ，ＳＷ１−４  の各スイッチ群毎において、いずれか１つをオンさせる。又、上位３ビットのデジタル信号に基づいて、デコーダ１５はスイッチＳＷ２−１  ，ＳＷ２−２  のうち、いずれか１つをオンさせる。
【００３６】
又、デコーダ１５は、外部から入力される４ビットのデジタル信号のうち、下位２ビットのデジタル信号に基づいて、スイッチＳＷ１−５  〜ＳＷ１−８  、スイッチＳＷ１−９  〜ＳＷ１−１２、及びスイッチ１−１３〜ＳＷ１−１６の各スイッチ群毎において、いずれか１つをオンさせる。又、上位２ビットのデジタル信号に基づいて、デコーダ１５はスイッチＳＷ２−３  〜ＳＷ２−５  のうち、いずれか１つをオンさせる。
【００３７】
このように構成されたＤ／Ａ変換器では、デコーダ１５は、デジタル信号が入力されると、１段目の各スイッチ群毎において、いずれか１つをオンさせ、２段目の各スイッチＳＷ２−１  〜ＳＷ２−５  のうち、いずれか１つをオンさせる。そして、ノードＮ２２がノードＮ１〜Ｎ１６のいずれか１つと導通状態となり、電圧Ｖ１  〜Ｖ１６のうち１つが出力電圧Ａｏｕｔ  として出力される。
【００３８】
次に、上記のように構成されたＤ／Ａ変換器の作用を説明する。
今、ノードＮ１〜Ｎ４と出力端子１６間の配線の長さは、レイアウト上、その他のノードＮ５〜Ｎ１６と出力端子１６間の配線の長さに比べて長い。配線が長くなると、その配線に対する寄生素子（寄生抵抗、寄生容量）の値は大きくなる。即ち、ノードＮ１〜Ｎ４と出力端子１６間の配線に対する寄生素子の値は、ノードＮ５〜Ｎ１６と出力端子１６間の配線に対する寄生素子の値よりも大きい。このことは、スイッチＳＷ１−１  〜ＳＷ１−４  からなるスイッチ群に入力される分圧電圧Ｖ１〜Ｖ４の電圧のアナログ信号Ａｏｕｔ  の出力時間を他のスイッチ群におけるそれに比べて遅くする。
【００３９】
しかしながら、本実施の形態では、配線の長さに対応して、出力端子１６にかかるドレイン容量が変わるように２段目のスイッチに接続する１段目のスイッチの数を変更してある。出力端子１６にかかるドレイン容量は、２段目のスイッチＳＷ２−１  〜ＳＷ２−５  の何れがオンするかにより変化する。
【００４０】
詳述すれば、配線の長い経路にある２段目のスイッチＳＷ２−１  には２つの１段目スイッチＳＷ１−１  ，ＳＷ１−２  が、２段目のスイッチＳＷ２−２  には２つの１段目のスイッチＳＷ１−３  ，ＳＷ１−４  が接続されている。それに対し、配線の短い経路にある２段目のスイッチＳＷ２−３  〜ＳＷ２−５  には、それぞれ４つの１段目スイッチＳＷ１−５  〜ＳＷ１−８  、スイッチＳＷ１−９  〜ＳＷ１−１２、スイッチＳＷ１−１３〜ＳＷ１−１６が接続されている。
【００４１】
従って、２段目のスイッチＳＷ２−１  ，ＳＷ２−２  がオンした場合、出力端子１６には、オンしたスイッチＳＷ２−１  ，ＳＷ２−２  にそれぞれ接続される１段目の２つのスイッチＳＷ１−１  ，ＳＷ１−２  又はスイッチＳＷ１−３  ，ＳＷ１−４  のドレイン容量がかかることになる。一方、２段目のスイッチＳＷ２−３  〜ＳＷ２−５  がオンした場合、出力端子１６には、オンしたスイッチＳＷ２−３  〜ＳＷ２−５  にそれぞれ接続されている４つのスイッチＳＷ１−５  〜ＳＷ１−８  、スイッチＳＷ１−９  〜ＳＷ１−１２、スイッチＳＷ１−１３〜ＳＷ１−１６のドレイン容量がかかることになる。
【００４２】
即ち、出力端子１６にかかるドレイン容量は、配線の長い経路に設けられたスイッチスイッチＳＷ２−１  ，ＳＷ２−２  がオンした場合、他のスイッチＳＷ２−３  〜ＳＷ２−５  がオンした場合に比べて２つのスイッチ分だけドレイン容量が少なくなる。このドレイン容量の差は、応答時間に影響を与える。応答時間は、ドレイン容量が少なくなると短くなる。従って、各配線の経路において、配線が長い経路に対して、他の配線の経路よりも出力端子１６にかかるドレイン容量を少なくすることにより、各配線の経路における応答時間の差が少なくなる。
【００４３】
次に、ノードＮ１〜Ｎ１６と出力端子１６間の配線の長さがほぼ等しい場合について説明する。この場合、各ノードＮ１〜Ｎ１６と出力端子１６間の配線に対する寄生素子の値はほぼ等しくなる。従って、各ノードＮ１〜Ｎ１６と出力端子１６間の配線における出力応答時間はほぼ等しい。
【００４４】
それに対し、ノードＮ１〜Ｎ４と出力端子１６間にせつぞくされた２段目のスイッチＳＷ２−１  ，ＳＷ２−２  には、それぞれ２つの１段目のスイッチＳＷ１−１  ，ＳＷ１−２  、スイッチＳＷ１−３  ，ＳＷ１−４  が接続されている。従って、各２段目のスイッチＳＷ２−１  ，ＳＷ２−２  に対する負荷が他の２段目のスイッチＳＷ２−３  〜ＳＷ２−５  に比べて少ない。
【００４５】
このことは、ノードＮ１〜Ｎ４における分圧電圧Ｖ１〜Ｖ４のアナログ信号Ａｏｕｔ  の出力応答時間を、他のノードＮ５〜Ｎ１６における分圧電圧Ｖ５〜Ｖ１６のアナログ信号Ａｏｕｔ  の出力応答時間に比べて短くする。これにより、Ｄ／Ａ変換器１１は、任意の電圧のアナログ信号Ａｏｕｔ  における応答時間を速くすることができる。
【００４６】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）電圧選択回路１４は、配線の長さが長い経路に設けた２段目のスイッチＳＷ２−１  ，ＳＷ２−２  にそれぞれ２つの１段目のスイッチＳＷ１−１  ，ＳＷ１−２  、スイッチＳＷ１−３  ，ＳＷ１−４  を接続した。これにより、２段目のスイッチＳＷ２−１  ，ＳＷ２−２  をオンした場合に出力端子１６にかかるドレイン容量は、他の２段目のスイッチＳＷ２−３  〜ＳＷ２−５  をオンした場合に出力端子１６にかかるドレイン容量に比べて小さい。その結果、配線の長い経路において出力応答時間の短縮が図られるため、各配線の経路における出力応答時間の差が小さくなり、Ｄ／Ａ変換器１１の出力応答時間を速くすることができる。
【００４７】
尚、本発明は前記実施の形態の他、以下の態様で実施してもよい。
○上記実施の形態では、出力応答時間が長いスイッチ群（スイッチＳＷ１−１  〜ＳＷ１−４  ）に対して２つの２段目のスイッチＳＷ２−１  ，ＳＷ２−２  を設けて他のスイッチ群の出力応答時間との差を少なくするようにしたが、複数のスイッチ群に対して２段目のスイッチに接続される１段目のスイッチの数を他のスイッチ群に比べて少なくして出力端子１６にかかるドレイン容量を少なくしても良い。例えば、図３に示すように、上記実施の形態と同様に１段目のスイッチＳＷ１−１３〜ＳＷ１−１６からなるスイッチ群における応答時間が長い場合、そのスイッチ群に対して２つの２段目のスイッチＳＷ２−５  ，ＳＷ２−６  を設け、それらスイッチＳＷ２−５  ，ＳＷ２−６  にそれぞれ２つの１段目のスイッチＳＷ１−１３，ＳＷ１−１４、スイッチＳＷ１−１５，ＳＷ１−１６を接続する。これにより、任意のスイッチ群において出力端子１６にかかるドレイン容量を少なくし、上記と同様に各スイッチ群における出力応答時間の差を少なくすることができる。
【００４８】
○上記実施の形態において、ノードＮ１〜Ｎ１６と出力端子１６間の経路のうちの１つの経路における配線の長さが他の経路の配線の長さに比べて長い場合に、その経路における１段目のスイッチを出力端子１６に直接接続してドレイン容量を少なくするようにしてもよい。例えば、図４に示すように、ノードＮ４と出力端子１６の間の経路における配線の長さが他の経路のそれよりも長い場合、ノードＮ４に接続された１段目のスイッチＳＷ１−４  を出力端子１６に直接接続する。これにより、スイッチＳＷ１−４  をオンに制御した場合に出力端子１６にかかるドレイン容量が少なくなるため、ノードＮ４における分圧電圧Ｖ４のアナログ信号Ａｏｕｔ  を出力する時の応答時間は、他の分圧電圧Ｖ１〜Ｖ３，Ｖ５〜Ｖ１６のアナログ信号Ａｏｕｔ  を出力する時の応答時間に近くなり、各配線の経路における応答時間の差を少なくすることができる。
【００４９】
また、図１，３に示す接続形態と図４に示す接続形態を組み合わせて実施してもよい。即ち、図５に示すように、１段目のスイッチＳＷ１−１  〜ＳＷ１−４  からなるスイッチ群に対して２つの２段目のスイッチＳＷ２−１  ，ＳＷ２−２  が設けられ、出力端子１６に対するドレイン容量をスイッチＳＷ１−５  〜ＳＷ１−８  、スイッチＳＷ１−９  〜ＳＷ１−１２からなるスイッチ群のそれに対して小さくする。更に、１段目のスイッチＳＷ１−１３〜ＳＷ１−１６からなるスイッチ群を出力端子１６に直接接続し、出力端子１６に対するドレイン容量を上記のスイッチ群のそれよりも小さくする。このように構成することにより、各スイッチ群が接続されたノードＮ１〜Ｎ１６と出力端子１６間の配線に寄生する素子の値に応じてドレイン容量を少なくし、各経路における出力応答時間の差を小さくすることができる。
【００５０】
○上記実施の形態では、電圧選択回路１４ではスイッチを２段構成としたが、スイッチを３段以上の構成として実施してもよい。そして、配線の長さに応じて１段目又は２段目のスイッチを出力端子１６に直接接続する、又は２段目のスイッチに接続する１段目のスイッチの数を変更する。これにより、長い配線に寄生する素子の値が大きい経路に対してスイッチの数を少なくして出力端子にかかるドレイン容量を少なくし、各経路における応答時間の差を少なくするようにしてもよい。例えば、図６に示すＤ／Ａ変換器１１ａの場合、電圧選択回路１４ａは、３段目のスイッチＳＷ３−１  を含む。スイッチＳＷ３−１  には、２段目のスイッチＳＷ２−２  ，ＳＷ２−３  が接続されている。４つの１段目のスイッチＳＷ１−１  〜ＳＷ１−４  が接続されたスイッチＳＷ２−１  は、出力端子１６に直接接続されている。また、２つの１段目のスイッチＳＷ１−１３，ＳＷ１−１４が接続された２段目のスイッチＳＷ２−４  は出力端子１６に直接接続されている。更に、１段目のスイッチＳＷ１−１５，ＳＷ１−１６は出力端子１６に直接接続されている。即ち、電圧選択回路１４ａは、各ノードＮ１〜Ｎ１６と出力端子１６との間の配線が、ノードＮ５〜Ｎ１２、ノードＮ１〜Ｎ４、ノードＮ１３，Ｎ１４、ノードＮ１５，Ｎ１６の順番で長くなる。その配線の長さに伴い、２段目のスイッチに接続する１段目のスイッチの数、１段目又は２段目のスイッチを出力端子１６に直接接続することにより、各経路において出力端子１６にかかるドレイン容量を小さくする。これにより、上記各実施の形態と同様に、各経路における出力応答時間の差を短くすることができる。
【００５１】
○上記各実施の形態では、電圧生成回路１２に高電位電源ＶＤＤと低電位電源ＶＳＳを供給し、両電源ＶＤＤ，ＶＳＳ間をラダー抵抗により分圧した分圧電圧Ｖ１〜Ｖ１６を生成するようにしたが、電圧生成回路１２に任意の範囲の電圧を供給するようにしても良い。例えば、図７に示すように、デジタル信号Ｄ３〜Ｄ０に基づく値（例えばＤ３〜Ｄ０が全て「０」）から値（例えばＤ３〜Ｄ０が全て「１」）の範囲に対して、Ｄ／Ａ変換器は低電位電源ＶＳＳから第１基準電源ＶＡ１の間の電圧範囲のアナログ信号Ａｏｕｔ  を出力するようにする。
【００５２】
即ち、第１基準電源ＶＡ１を図１のノードＮ１に供給し、電圧生成回路１２は、第１基準電源ＶＡ１と低電位電源ＶＳＳの間の電圧範囲にて分圧電圧Ｖ１〜Ｖ１６を生成する。この場合、図１のデコーダ１５は、高電位電源ＶＤＤと低電位電源ＶＳＳにて動作する。そして、デコーダ１５は、デジタル信号Ｄ３〜Ｄ０にデコードし、Ｈレベル（高電位電源ＶＤＤの電圧）又はＬレベル（低電位電源ＶＳＳの電圧）の選択信号を出力する。
【００５３】
一般に、ＭＯＳ型トランジスタよりなるスイッチＳＷ１−１  〜ＳＷ１−１６，ＳＷ２−１  〜ＳＷ２−５  は、図８（ｃ）に示すように、並列接続された一対のＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという）とＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）により構成される。ＰＭＯＳトランジスタのゲートにはＮＭＯＳトランジスタのゲートに入力される制御信号が図示しないインバータ回路により反転され入力される。逆に、ＮＭＯＳトランジスタのゲートにＰＭＯＳトランジスタのゲートに入力される制御信号を図示しないインバータ回路により反転して入力する構成であってもよい。即ち、図８（ｃ）に示すスイッチ以外に、インバータ回路を必要とする。
【００５４】
ＮＭＯＳトランジスタよりなるスイッチは、入力端子にゲート電圧と同じ電圧が入力されても、ゲート電圧よりもしきい値電圧分だけ低い電圧までしか出力端子の電圧を上昇させることができない。従って、高電位電源ＶＤＤの電圧のアナログ信号Ａｏｕｔ  を出力するＤ／Ａ変換器では、電圧選択回路１４に図８（ｃ）に示すＣＭＯＳ型のスイッチを用いなければならない。
【００５５】
しかし、図７に示す第１基準電源ＶＡ１と低電位電源ＶＳＳの間の電圧範囲にて分圧電圧Ｖ１〜Ｖ１６を生成し、且つ第１基準電源ＶＡ１の電圧が高電位電源ＶＤＤの電圧よりもＮＭＯＳトランジスタのしきい値電圧以下の電圧の場合、電圧選択回路１４には図８（ａ）に示すＮＭＯＳトランジスタのみからなるスイッチＳＷ１−１  を用いることができる。しかも、制御信号を反転するためのインバータ回路が不要となる。これにより、電圧選択回路１４の面積は、高電位電源ＶＤＤと低電位電源ＶＳＳの電圧範囲のアナログ信号Ａｏｕｔ  を出力するＤ／Ａ変換器の電圧選択回路に比べて小さくなる。このことは、Ｄ／Ａ変換器１１のチップ面積を小さくし、Ｄ／Ａ変換器１１のコストを低減する。
【００５６】
同様に、図７に示す高電位電源ＶＤＤと第２基準電源ＶＡ２を図１の電圧生成回路１２に供給するようにする。電圧生成回路１２は、高電位電源ＶＤＤと第２基準電源ＶＡ２の間の電圧範囲にて分圧電圧Ｖ１〜Ｖ１６を生成する。そして、第２基準電源ＶＡ２の電圧が低電位電源ＶＳＳよりもＰＭＯＳトランジスタのしきい値電圧以上の電圧の場合、図８（ｂ）に示すＰＭＯＳトランジスタのみからなるスイッチＳＷ１−１  を用いることができる。これにより、ＮＭＯＳトランジスタのみを用いた場合と同様に、電圧選択回路１４の面積が小さくなり、Ｄ／Ａ変換器１１のチップ面積を小さくしてコストの低減を図ることができる。
【００５７】
更に、上記各実施の形態において、高電位電源ＶＤＤの電圧に近い分圧電圧（例えば、図１に示す分圧電圧Ｖ１〜Ｖ８）が入力されるスイッチＳＷ１−１  〜ＳＷ１−８  ，ＳＷ２−１  〜ＳＷ２−３  をＰＭＯＳトランジスタのみから構成し、低電位電源ＶＳＳの電圧に近い分圧電圧（図１の分圧電圧Ｖ９〜Ｖ１６）が入力されるスイッチＳＷ１−９  〜ＳＷ１−１６，ＳＷ２−４  ，ＳＷ２−５  をＮＭＯＳトランジスタのみから構成して実施しても良い。
【００５８】
○上記実施の形態では、配線の長さに起因する出力応答時間の差を小さくするために後段のスイッチに接続する前段のスイッチの数を少なくしたが、電圧生成回路１２におけるラダー抵抗の抵抗値に起因する出力応答時間の差を小さくするようにしてもよい。即ち、上記実施の形態のＤ／Ａ変換器１１をＬＣＤ等の駆動回路に用いた場合、電圧生成回路１２のラダー抵抗の値は、図１０に示すようにデジタル信号に対してアナログ信号Ａｏｕｔ  が出力されるように行われるγ（ガンマ）補正に応じて設定される。詳述すれば、デジタル信号に対するアナログ信号Ａｏｕｔ  の最大値，最小値付近では、デジタル信号の変化に対してアナログ信号Ａｏｕｔ  の変化が大きく、中間部分ではアナログ信号Ａｏｕｔ  の変化が小さくなるようにラダー抵抗の抵抗値と基準電源の電圧が設定される。図９に示すように、Ｄ／Ａ変換器１１ｂの電圧生成回路１２ａを例にとれば、ノードＮ１〜Ｎ４，Ｎ１３〜Ｎ１６間の抵抗Ｒ２の値（＝３Ｒ２）が、ノードＮ４〜Ｎ１３の間の抵抗Ｒ１の値（＝９Ｒ１）よりも大きい。これにより、ノードＮ２，Ｎ３，Ｎ１４，Ｎ１５の分圧電圧Ｖ２，Ｖ３，Ｖ１４，Ｖ１５のアナログ信号Ａｏｕｔ  における出力応答時間は、それ以外の電圧のアナログ信号Ａｏｕｔ  における出力応答時間に比べて長くなる。これに対し、図９に示すように、ノードＮ１〜Ｎ４，Ｎ１３〜Ｎ１６と出力端子１６の間の経路にある２段目のスイッチＳＷ２−１  ，ＳＷ２−２  ，ＳＷ２−５  ，ＳＷ２−６  にそれぞれ２つの１段目のスイッチを接続することにより、出力端子１６にかかるドレイン容量を少なくする。これにより、γ補正を行った場合の経路における出力応答時間の差を少なくし、Ｄ／Ａ変換器の出力応答時間を速くすることができる。
【００５９】
○上記実施の形態において、入力数を適宜変更する。その場合、後段のスイッチに接続する前段のスイッチの数を適宜変更する。また、入力数に応じてデジタル信号のビット数を変更することはいうまでもない。
【００６０】
【発明の効果】
以上詳述したように、請求項１乃至請求項１０に記載の発明によれば、出力応答時間の短縮化を図ることが可能な電圧選択回路を提供することができる。
【００６１】
請求項１２乃至請求項２６に記載の発明によれば、出力応答時間の短縮化を図ることが可能なＤ／Ａ変換器を提供することができる。
【００６２】
請求項１１又は請求項２７に記載の発明によれば、出力応答時間の短縮を図ることが可能なＬＣＤ駆動回路を提供することができる。
【図面の簡単な説明】
【図１】一実施の形態のＤ／Ａ変換器のブロック回路図。
【図２】一実施の形態のデコーダの回路図。
【図３】別のＤ／Ａ変換器のブロック回路図。
【図４】別のＤ／Ａ変換器のブロック回路図。
【図５】別のＤ／Ａ変換器のブロック回路図。
【図６】別のＤ／Ａ変換器のブロック回路図。
【図７】別の電源電圧範囲を示す出力特性図。
【図８】（ａ）〜（ｃ）は、スイッチの回路図。
【図９】γ補正を用いたＤ／Ａ変換器のブロック回路図。
【図１０】γ補正を説明するための出力特性図。
【図１１】従来のＤ／Ａ変換器のブロック回路図。
【符号の説明】
ＳＷ１−１  〜ＳＷ１−１６  前段の転送ゲートとしての１段目のスイッチ
ＳＷ２−１  〜ＳＷ２−６    後段の転送ゲートとしての２段目のスイッチ
Ｖ１〜Ｖ１６        入力信号としての分圧電圧
【図１】
0003621249.tif 000002
【図２】
0003621249.tif 000003
【図３】
0003621249.tif 000004
【図４】
0003621249.tif 000005
【図５】
0003621249.tif 000006
【図６】
0003621249.tif 000007
【図７】
0003621249.tif 000008
【図８】
0003621249.tif 000009
【図９】
0003621249.tif 000010
【図１０】
0003621249.tif 000011
【図１１】
0003621249.tif 000012