(57)【特許請求の範囲】
【請求項１】
Ｓｉ基板上に形成したＰ型ウェルと該Ｐ型ウェル上の一部に形成したゲート絶縁膜と該ゲート絶縁膜上に形成したフォトゲート電極と該フォトゲート下に蓄積された光電荷をフローティングディフュージョン部へ転送するための転送ゲートと前記フローティングディフュージョン部の光電荷をソースフォロワ形式で伝送するソースフォロワアンプＭＯＳトランジスタと、素子分離領域とを備えた画素を複数配置した光電変換装置において、
前記フォトゲート電極形状を前記ゲート絶縁膜上でアンテナ形状とすると共に、前記素子分離領域にかからないように形成したことを特徴とする光電変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換装置に関し、特に光電変換領域上にフォトゲート電極が形成されている光電変換装置に関するものである。
【０００２】
【従来の技術】
従来、光電変換素子として、光電変換を可能とする金属ー酸化物ー半導体のＭＯＳ構造を有し、光キャリアの移動方式でＦＥＴ型とＣＣＤ型とがある。また、この半導体の材料成分によって、材料のバンドギャップや不純物準位に対応して光波長感度が異なり、Ｓｉは可視領域に光感度を有している。上記光電変換素子は、光電変換効率の向上や高密度化に伴い、ライン・エリアのイメージセンサや複写機、ファクシミリ、太陽電池など種々な方面に採用されてきている。また上記ＭＯＳ構造ＦＥＴ型の光電変換素子を用いた光電変換装置は、製造プロセスが短縮できて、光電荷の転送を高速にできることから広く活用されることが期待されている。
【０００３】
このＭＯＳ構造ＦＥＴ型のゲート電極に光電荷を蓄積するフォトゲートを用いた光電変換の固体撮像装置の１つに、ＣＭＯＳプロセスコンパチブルのセンサ（以下、ＣＭＯＳセンサと略す）がある。このタイプのセンサはＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＶＯＬ４１，ＰＰ４５２〜４５３  １９９４などの文献で発表されている。
【０００４】
図７（Ａ）は上記ＣＭＯＳセンサの画素部の回路構成図、断面図を及び図７（Ｂ）にその平面図を示す。
【０００５】
図７（Ａ）において、１はＳｉ基板、２はＳｉ基板上に形成したＰ型ウェル、３は素子分離領域である厚いＳｉＯ２  膜、４はゲート絶縁膜であるＳｉＯ２  膜、５はフォトゲート電極であるポリＳｉ電極、６はフォトゲート下に蓄積された光電荷を７のフローティングディフュージョン部（以下、ＦＤ部と称する）へ転送するための転送ゲート、８はＦＤ部７の光電荷をソースフォロワ形式で伝送するソースフォロワアンプＭＯＳトランジスタ、９は光電荷を蓄積した画素を選択する選択スイッチＭＯＳトランジスタ、１０は縦横に配列された画素の光電荷を選択的に垂直方向に関して読み出す垂直出力線、１１はソースフォロワアンプＭＯＳトランジスタ８の負荷の機能を有する負荷ＭＯＳトランジスタである。
【０００６】
図７（Ｂ）においては、光電変換に大きく寄与するフォトゲート５を大面積として制御パルスφＰＧ端子が接続され、制御パルスφＴＸ端子が接続された転送ゲート電極６と、制御パルスφＲ端子が接続されたリセット用ＭＯＳトランジスタのゲート電極と、電源ＶＤＤが接続されたｎ＋部と、ソースフォロワＭＯＳトランジスタ８のゲート電極が接続されたＦＤ部７とが形成されている。
【０００７】
以下、上記光電変換装置の動作について説明する。制御パルスφＰＧに正パルスを供給して、フォトゲート５に正の電圧を印加することにより、フォトゲート５下に空乏層が、図７（Ａ）のＰ型ウェル２中ポリＳｉ電極５下の点線に囲まれた部分に形成され、光電変換部１２が発生する。フォトゲート５以外の領域は遮光されている。
【０００８】
ここで、フォトゲート５を透過して空乏層中に入射した光により、Ｐ型ウェル２内に電子正孔対が発生し、制御パルスφＰＧの正パルスの電界により、正孔はＰ型ウェル方向へ、電子はフォトゲート５下へ移動する。光量に応じた電子量の光電荷はフォトゲート５下に蓄積され、転送期間に入ると、制御パルスφＰＧを下げて制御パルスφＴＸをハイとすることにより、転送ゲート６をハイとして転送ＭＯＳトランジスタを介してＦＤ部７へ完全転送される。図７（Ａ）のＦＤ部７の下部の点線で示す部分に電子を蓄積し、このＦＤ部７の電位変化をソースフォロワアンプＭＯＳトランジスタ８によりソースフォロワ動作で選択制御パルスφＳをハイとしまたゲート電圧ＶＧをハイとして、負荷ＭＯＳトランジスタ１１を導通すると共に、選択スイッチＭＯＳトランジスタ９を導通し、垂直出力線１０を経て、外部へ出力ＯＵＴさせる。こうして光電変換部を有するフォトゲート５下の光電荷の読み出し動作を行う。
【０００９】
上記ソースフォロワのアンプＭＯＳトランジスタ８は画素毎に設けられているので、過重な光電荷による非破壊、及び転送ロスのない高感度の出力ＯＵＴが行える。また、アンプＭＯＳトランジスタ８をソースフォロワで動作させるので、制御パルスφＴＸをローとしているときにＦＤ部７を読み出して暗出力とし、制御パルスφＴＸをハイとして光電荷をＦＤ部７に転送して読み出して明出力とする。この各制御パルスの読み出しタイミングによって、暗出力と明出力とを夫々サンプリング出力してキャンセルすることにより、ｋＴＣノイズ、低域１／ｆノイズ、ＦＰＮの抑制が可能となっている。更に画素部のＭＯＳ構造と走査回路などの周辺回路のＭＯＳ構造とを同一のＣＭＯＳプロセスで形成できるため、歩留り、コストに関しても他のＣＣＤセンサ等よりも有利となっている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来例では光電変換素子上が完全にフォトゲート電極であるポリＳｉ電極で履れてしまっているため、ポリＳｉ電極の光吸収によって感度、特に青色感度が低下してしまう欠点があった。図８に、ポリＳｉの透過特性の一例を示す。図によれば、可視光、特に青色（５００ｎｍ近傍）以下の波長の光吸収が多いことがわかる。
【００１１】
本出願に係る発明の目的はポリＳｉ電極で形成されたフォトゲートを持つ固体撮像装置の高感度化である。
【００１２】
【課題を解決するための手段】
上記目的を達成するため本発明は、光電変換領域上の一部にのみフォトゲートを設けることを特徴とする光電変換部の半導体層の濃度がある程度薄ければ（１×１０１６ｃｍ−３以下）フォトゲート下の横方向にも数μｍの空乏層が広がるため、十分光電変換キャリアの収集能力がある。特にエリアセンサにおいてマイクロレンズでフォトゲート以外の光電変換領域に光を集光すれば青色感度低下を起こさず、理想的な分光感度特性が得られる。
【００１３】
具体的には、空乏層を形成するフォトゲート電極とその空乏層を光電変換領域とする画素を有する光電変換装置において、上記フォトゲート電極を上記画素の領域の一部にのみ形成したことを特徴とする。また、空乏層を形成するフォトゲート電極と、上記空乏層で発生した電荷を浮遊拡散層に転送する転送ゲートと、上記浮遊拡散層の電位変化をソースフォロワ動作で読み出すためのＭＯＳアンプとを備えた光電変換装置において、上記フォトゲート電極を上記空乏層を含む画素領域の領域の一部にのみ形成したことを特徴とする。また、上記各画素上にマイクロレンズを形成し、そのマイクロレンズの集光領域には上記フォトゲート電極を形成しないことを特徴とする。さらに、上記フォトゲート電極を形成しない画素領域のウェル濃度を１×１０１４ｃｍ−３以上の２×１０１５ｃｍ−３以下で、その画素領域の開口部を４×４μｍ２以下とすることで感度向上とクロストークの影響とを良好にできる。
【００１４】
また、Ｓｉ基板上に形成したＰ型ウェルと該Ｐ型ウェル上の一部に形成したゲート絶縁膜と該ゲート絶縁膜上に形成したフォトゲート電極と該フォトゲート下に蓄積された光電荷をフローティングディフュージョン部へ転送するための転送ゲートと上記フローティングディフュージョン部の光電荷をソースフォロワ形式で伝送するソースフォロワアンプＭＯＳトランジスタとを備えた光電変換装置において、上記フォトゲート電極形状を前記ゲート絶縁膜上でリング状又はアンテナ形状又は櫛形形状としたことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、各実施例とともに図面を参照しつつ、詳細に説明する。
【００１６】
（第１実施例）
図１，図２は本発明による実施例の概念断面図と平面図である。図１において、１はＳｉ基板、２はＰ型ウェル、３は素子分離領域である厚いＳｉＯ２  膜、４はＭＯＳのゲート絶縁膜であるＳｉＯ２  膜、５はフォトゲート電極であるポリＳｉ電極、６はフォトゲート下に蓄積された光電荷を７のフローティングディフュージョン部（以下、ＦＤ部と称する）へ転送するための転送ゲート、８はソースフォロワアンプＭＯＳトランジスタ、９は選択スイッチＭＯＳトランジスタ、１０は縦横に配列された画素の光電荷を選択的に垂直方向に関して読み出す垂直出力線、１１はソースフォロワアンプＭＯＳトランジスタ８の負荷の機能を有する負荷ＭＯＳトランジスタ、１２はフォトゲート５の電位により形成される空乏層で光電変換領域となる。
【００１７】
図２において、光電変換に大きく寄与するフォトゲート５をリング形状の大面積として制御パルスφＰＧ端子が接続され、制御パルスφＴＸ端子が接続された転送ゲート電極６と、制御パルスφＲ端子が接続されたリセット用ＭＯＳトランジスタのゲート電極と、電源ＶＤＤが接続されたｎ＋部と、ソースフォロワＭＯＳトランジスタ８のゲート電極が接続されたＦＤ部７とが形成されている。
【００１８】
ここで、本光電変換装置の動作を説明する。フォトゲート５のリング形状内へは直接、またフォトゲート５を透過して空乏層中に入射した光により、Ｐ型ウェル２内に電子正孔対が図１の点線で示す空乏層に発生し、制御パルスφＰＧの正パルスの電界により、正孔はＰ型ウェル方向へ、電子はフォトゲート５下へ移動する。対象画像による光量に応じた電子量の光電荷はフォトゲート５下に蓄積され、転送期間に入ると、制御パルスφＰＧを下げて制御パルスφＴＸをハイとすることにより、転送ゲート６をハイとして転送ＭＯＳトランジスタを介してＦＤ部７へ完全転送される。図１のＦＤ部７の下部の点線で示す部分に電子を蓄積し、このＦＤ部７の電位変化をソースフォロワアンプＭＯＳトランジスタ８によりソースフォロワ動作で選択制御パルスφＳをハイとしまたゲート電圧ＶＧをハイとして、負荷ＭＯＳトランジスタ１１を導通すると共に、選択スイッチＭＯＳトランジスタ９を導通し、垂直出力線１０を経て、外部へ出力ＯＵＴさせる。こうして光電変換部を有するフォトゲート５及びリング内下の光電荷の読み出し動作を行う。
【００１９】
本実施例で特徴的なことは、フォトゲート５がリング状に形成されていることである。従って光電変換領域の中央部にはポリＳｉ電極５がないため、ポリＳｉ電極による光吸収が起こらず直接空乏層に光子ｈνが入力し、光感度の向上が達成できる。又、かかる光感度向上により従来例よりもポリＳｉ膜厚を厚くすることができるため、高速駆動が行える。ソースフォロワＭＯＳトランジスタ８のフォトゲート電極もポリＳｉに限定されることなく、ポリサイド、シリサイド、サリサイド等の材料も使用可能となる。また、フォトゲート５をリング状にすることにより、ポリＳｉの抵抗もそれほど大きくならないため、高速駆動も可能である。さらに製造工程も従来と同じでよい。
【００２０】
本実施例により高感度なＣＭＯＳセンサが実現できるようになった。なお、ＣＭＯＳセンサに限定されることなく、フォトゲートを用いるＣＭＤ等のセンサにも応用できることは明らかである。
【００２１】
又、本実施例において、フォトゲート電極を形成しない画素領域の例えばウェル濃度を２×１０１５ｃｍ−３とし、開口面積を４×４μｍ２とすることにより、空乏層を開口部全領域に形成させ光電変換特性を向上させている。これは、可視光（波長：４００〜８００μｍ）の感度を得るためには、空乏層が２μｍ程度必要となるため、ウェル濃度はｐ型ウェルを形成する濃度例えば１×１０１４ｃｍ−３以上で、２×１０１５ｃｍ−３以下にすることが望ましい。また、空乏層以外の中性領域での光吸収はクロストークの原因となるため、この領域は無くしたほうが好ましく、従って、光感度の向上とクロストークの削減とのバランスから、開口面積を０を含まない４×４μｍ２以下と小さくする。
【００２２】
（第２実施例）
図３に本発明による第２実施例の画素部の平面図を示す。１３は素子分離領域である厚いＳｉＯ２  膜内に形成されたＭＯＳ構造による空乏層である。本実施例で特徴的なことは、フォトゲート５をリング状でなく、アンテナ状に形成したことである。本実施例の形態は長方形画素を有するラインセンサに特に有効となる。ラインセンサとする場合、図３では上下に画素部をライン状に配列し、その画素部の光電荷を制御パルスφＰＧ，φＴＸのタイミングによってソースフォロワＭＯＳトランジスタ８のゲートに接続されたＦＤ部７へ転送して、読み出すことができる。従って、ラインセンサの画素数を高密度で配列でき、ライン上の解像度を向上できる。ただし、図３にはリセット用ＭＯＳトランジスタと制御パルスφＲ端子は図示していない。
【００２３】
本実施例において、更にポリゲート面積を減らすことができるので、更に高感度なＣＭＯＳセンサが実現できる。
【００２４】
（第３実施例）
図４に本発明による第３実施例の画素部の平面図を示す。１３は素子分離領域である厚いＳｉＯ２  膜内に形成されたＭＯＳ構造による空乏層であり、ポリＳｉ層電極５が櫛型で空乏層１３の外側を囲み、内側は直接光子ｈνが入力できるように形成されている。本実施例で特徴的なことは、フォトゲート５を画素用空乏層１３の両側に形成したことである。第２実施例のように、画素の中央にフォトゲート５を設けると、画素の端部で発生したキャリアが隣接の画素へ漏れ込むといった、いわゆるクロストークが大きくなる。従ってクロストークが厳しい場合には本実施例の様に画素の両側にフォトゲート５を設け、クロストークを低減させる方法が有効となる。
【００２５】
本実施例において、クロストークの少いＣＭＯＳセンサが実現できる。特に、ラインセンサとして構成し、各画素毎に正確な画像信号を得る必要がある場合には、例えばデジタル的に画像信号を処理して画素毎に再現しようとする場合には、クロストークの影響を後段で除去することが困難であるので、本構造が好都合である。ただし、ラインセンサとした構造の場合に隣接画素との連続性を保つ必要がある場合には、ある程度のクロストークが有効な場合があるので、状況によって図３の構成を取るほうがよい。
【００２６】
（第４実施例）
図５に本発明の第４実施例の画素の平面図を示す。本実施例で特徴的なことは、フォトゲート５をメッシュ状に形成したことである。画素サイズが大きい場合、フォトゲート５の電界がおよばない領域が発生してしまうため、メッシュ状にフォトゲート５を形成することにより、空乏層を光電変換全領域に発生させる。
【００２７】
本実施例により大画素面積のＣＭＯＳセンサが実現できる。
（第５実施例）
図６に本発明による第１、第３実施例に示したリング状、櫛形状のフォトゲート５を具備する光電変換装置の画素部の断面図を示す。同図において、１３は空乏層部分以外のＦＤ部やリセット用ＭＯＳトランジスタ部分などを遮光する遮光膜、１４は各画素から所定の波長成分のみを読み出すためのカラーフィルタ層、１５は平坦化層、１６は対象画像からの反射光を集光するマイクロレンズである。
【００２８】
本実施例ではオンチップマイクロレンズを用いてフォトゲートのない光電変換領域に光を集光させたことを特徴とする。本実施例において、入射光のフォトゲートでの吸収が全くなくなるため感度が最も向上する。マイクロレンズの形状を細分化した形状に形成できるならば、第２、第４実施例のフォトゲート５のない部分に集光することもできる。また、フォトゲート５部分のあるなしに拘わらず、マイクロレンズ１６で空乏層全体に集光しても、マイクロレンズ１６がない場合よりも光感度は向上して、高いレベルの画像信号を得ることができる。
【００２９】
しかし、フォトゲート５を光電変換領域の一部に形成し、集中的にフォトゲート５が形成されない光電変換領域に光を集光させることにより、高感度のＣＭＯＳセンサが実現できる。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、特に青色領域の吸収が多いポリＳｉ電極を画素領域で平面上小さくしたので、青色感度が良好なＣＭＯＳプロセスコンパチブルセンサが実現できるため、Ｓ／Ｎの良いセンサを低コストで作成できる。
【図面の簡単な説明】
【図１】本発明による第１実施例の画素構成図である。
【図２】本発明による第１実施例の画素平面図である。
【図３】本発明による第２実施例の画素平面図である。
【図４】本発明による第３実施例の画素平面図である。
【図５】本発明による第４実施例の画素平面図である。
【図６】本発明による第５実施例の画素平面図である。
【図７】従来の光電変換装置の概念断面図及び平面図である。
【図８】ポリＳｉの波長に対する光透過率の関係を示すグラフである。
【符号の説明】
１  ｎ型Ｓｉ基板
２  Ｐ型ウェル
３  素子分離用酸化膜
４  ゲート酸化膜
５  ポリＳｉフォトゲート
６  転送ゲート
７  フローティングディフュージョン部
８  増幅用ＭＯＳトランジスタ
９  選択スイッチ用ＭＯＳ
１０  垂直出力線
１１  ソースフォロワの負荷ＭＯＳ
１２  空乏層
１３  光電変換領域
【図１】
0003618842.tif 000002
【図２】
0003618842.tif 000003
【図３】
0003618842.tif 000004
【図４】
0003618842.tif 000005
【図５】
0003618842.tif 000006
【図６】
0003618842.tif 000007
【図７】
0003618842.tif 000008
【図８】
0003618842.tif 000009