(57)【特許請求の範囲】
【請求項１】
膜厚の異なる複数のゲート絶縁膜を有する半導体装置の製造方法において、
シリコン基板表面をゲート酸化し膜厚の厚い第１のゲート酸化膜を形成する工程と、
前記第１のゲート酸化膜の表面に、膜厚の薄い第２のゲート酸化膜を形成するために行われる洗浄、自然酸化膜を除去するためのフッ酸処理に対するエッチング耐性を有するシリコンの酸窒化膜を前記第１のゲート酸化膜の窒化により形成する工程と、
前記膜厚の異なる複数のゲート絶縁膜の内、厚膜のゲート絶縁膜を形成する部分にレジストを形成する工程と、
前記レジストをマスクにして、前記膜厚の異なる複数のゲート絶縁膜の内、薄膜のゲート絶縁膜を形成する部分の前記第１のゲート酸化膜と酸窒化膜をエッチングする工程と、
前記レジストを剥離する工程と、
前記薄膜のゲート絶縁膜を形成する部分のシリコン表面を洗浄、フッ酸処理する工程と、
前記薄膜のゲート絶縁膜を形成する部分に膜厚の薄い第２のゲート酸化膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記酸窒化膜は、プラズマ窒化により形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記酸窒化膜の表面窒素濃度は、２％〜５０％であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、膜厚の異なる複数のゲート絶縁膜を有する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
マルチオキサイドと呼ぶ、同一チップ上に存在する膜厚の異なるゲート酸化膜を形成する技術がある。目的の異なるトランジスタを同一チップ上に形成する時、その各々のトランジスタに対するパーフォーマンスの要求を満足するように各パラメータをスケーリングする必要があるが、ゲート酸化膜の膜厚もそのパラメータの１つである。例えば、高速の動作が必要なトランジスタでは、電源電圧を低くすることに伴って、ゲート酸化膜の膜厚は薄くしなければいけないが、外部とのインターフェースに使用するトランジスタは、比較的高い電源電圧を必要として、その結果、ゲート酸化膜の膜厚は厚くする必要がある。
【０００３】
このようなマルチオキサイドを形成する方法として、従来から、レジスト塗布を行い、薄い酸化膜を形成する部分を選択的にエッチングする方法が取られている。図７は、従来のマルチオキサイドを形成する方法を説明する工程図である。図７の左側が薄い酸化膜を形成する部分であり、右側が厚い酸化膜を形成する部分である。まず、第１のゲート酸化を行って、シリコン基板上に厚いゲート酸化膜を形成した後、右側の厚い酸化膜を形成する部分にレジストを形成し、フッ酸溶液により左側の薄い酸化膜を形成する部分のゲート酸化膜をエッチングする。この後、レジストを剥離して、ゲート酸化膜がエッチングされた薄い酸化膜を形成する部分のシリコン表面に第２のゲート酸化前としての洗浄、希フッ酸（ＤＨＦ）前処理を行い、第２のゲート酸化を行って、薄いゲート酸化膜を形成する。
【０００４】
ゲート酸化膜上にレジストが塗布されることによって、清浄な状態が要求されるゲート酸化膜が一度汚染されることに注意を要するが、その後の洗浄工程で清浄化できること、そして、なによりも簡便にマルチオキサイドを形成できることが最大の魅力であり、そのため、多用されている。
【０００５】
また、従来の方法として、イオン注入による酸化速度調整によりマルチオキサイドを形成する方法がある。このイオン注入によるマルチオキサイド形成方法は、シリコン基板上にレジストをパターン形成して熱酸化速度を調整するためのイオンを選択的に注入し、レジストを除去した後に熱酸化を行って、異なる膜厚のゲート酸化膜を同時に形成するものである。この方法は、大きな膜厚差のゲート酸化膜が得られないという欠点があるが、上述したレジスト塗布によるゲート酸化膜の汚染を防止できること、また、プロセス工程を短縮化できるという利点がある。なお、本発明は、あくまで、レジスト塗布を行い薄い酸化膜を形成する部分を選択的にエッチングする方法に関するものであり、イオン注入によるマルチオキサイド形成方法とは異なるものである。
【０００６】
【発明が解決しようとする課題】
一方で、デバイス自体の微細化、高速化は益々進み、マルチオキサイドの膜厚も益々薄くなってきている。特に高速化を必要とするコア部のゲート酸化膜の膜厚は、２．０ｎｍをきる勢いである。ところで、ゲート酸化膜を形成する際、その直前工程で、表面を清浄化するための洗浄を行う。ここでは、アンモニア過酸化水素水、塩酸過酸化水素水、硫酸過酸化水素水などを単独あるいは組み合わせで用いるのが通常である。そして、現在までは、その洗浄直後にゲート酸化を行ってきた。
【０００７】
ところが、ゲート酸化膜が２．０ｎｍよりも薄くなると、洗浄直後にゲート酸化を行うことが困難になる。それは、上記にあげた全ての洗浄は、洗浄中にシリコン表面に１．０ｎｍ程度の酸化膜（自然酸化膜とか化学酸化膜と呼ぶ）を形成してしまうからである。つまり、最終的な出来上がりのゲート酸化膜の膜厚が２．０ｎｍ以下なのに対して、初期に１．０ｎｍ余りの自然酸化膜が形成された状態で熱酸化することは、本来、熱酸化で形成されるべき膜厚の半分以上が自然酸化膜に占められていることを意味しており、信頼性を著しく低下させる危険性がある。もちろん、そのような自然酸化膜の形成条件は、洗浄条件に依存して、膜厚としては制御しづらいため、結果として、出来上がりのゲート酸化膜の膜厚がばらつく原因にもなる。したがって、２．０ｎｍ厚以下のゲート酸化膜が必要になった今、上述した洗浄で成長する自然酸化膜を除去してからゲート酸化膜を形成する試みが必要不可欠である。
【０００８】
自然酸化膜を除去してゲート酸化するという試み自体は、新しくない。そして単体のトランジスタを作製する時には、何ら障害となるものではない。問題は、マルチオキサイドを形成する際に発生する。つまり、薄膜形成領域の自然酸化膜除去の際に、マルチオキサイドの厚膜部のゲート酸化膜も一緒に削られてしまうことにある。
【０００９】
通常、酸化膜を除去する場合には、フッ酸系の薬液を使用する。自然酸化膜を除去したい薄いゲート酸化膜を形成する領域では、そのフッ酸によるエッチングは、シリコン基板が露出した時点で終了するが、厚膜部の酸化膜は、エッチングし続ける。もちろん、エッチング時間で制御する形になるが、薄膜部の自然酸化膜の剥離残りがないように通常多少長めに時間をとるため、必要以上に厚膜部のゲート酸化膜は削られる。そして、そこで大きく分けて、次の２つの課題が生じる。
【００１０】
１つは、エッチングの再現性が悪い時に、厚膜部の膜厚の再現性が著しく劣化するということである。もう１つは、再現性以前の問題で、フッ酸溶液が、厚膜酸化膜の弱い部分を積極的にエッチングしてしまい、酸化膜にピンホールと呼ばれる導通部ができてしまい、絶縁性が損なわれることである。酸化膜は、通常均一で、エッチング液に対して膜厚方向に均一にエッチングされると思われているが、実は、ミクロに見てみると（原子レベルで見てみると）不均一であることが多く、その結果、弱い部分が存在する。その部分にフッ酸溶液は積極的にアタックして、周辺部分よりも多くエッチングしてしまい、局所薄膜化が生じる。その極端な例が、ピンホールと呼ばれるものであるが、いずれにしても、著しく絶縁性が損なわれた領域ができてしまい、厚膜ゲート酸化膜全体の絶縁性の劣化、信頼性の低下の原因となる。
【００１１】
本発明の目的は、薄膜部のためにフッ酸処理することを前提として、その処理により厚膜部がダメージを受けない半導体装置とその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、膜厚の異なる複数のゲート絶縁膜を有する半導体装置の製造方法において、シリコン基板表面をゲート酸化し膜厚の厚い第１のゲート酸化膜を形成する工程と、前記第１のゲート酸化膜の表面に、膜厚の薄い第２のゲート酸化膜を形成するために行われる洗浄、自然酸化膜を除去するためのフッ酸処理に対するエッチング耐性を有するシリコンの酸窒化膜を前記第１のゲート酸化膜の窒化により形成する工程と、前記膜厚の異なる複数のゲート絶縁膜の内、厚膜のゲート絶縁膜を形成する部分にレジストを形成する工程と、前記レジストをマスクにして、前記膜厚の異なる複数のゲート絶縁膜の内、薄膜のゲート絶縁膜を形成する部分の前記第１のゲート酸化膜と酸窒化膜をエッチングする工程と、前記レジストを剥離する工程と、前記薄膜のゲート絶縁膜を形成する部分のシリコン表面を洗浄、フッ酸処理する工程と、前記薄膜のゲート絶縁膜を形成する部分に膜厚の薄い第２のゲート酸化膜を形成する工程と、を含むことを特徴とする。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１４】
図１、図２、図３は、本発明の半導体装置の製造方法の実施の形態について説明する主要な工程の断面図である。この実施の形態では、ＭＯＳ型デバイスにおいて、膜厚が異なるゲート絶縁膜を隣り合う素子に形成する場合について説明する。もちろん、各々の領域が隣り合わない場合も本発明は有効である。
【００１５】
図の左半分が厚膜のゲート絶縁膜を形成する領域（以下、厚膜部という）であり、右半分が薄膜のゲート絶縁膜を形成する領域（以下、薄膜部という）である。一般に、厚膜のゲート絶縁膜は、周辺回路部や高電圧（５Ｖ、３．３Ｖ）、高パワーを必要とする部分やＩ／Ｏ部に形成され、薄膜のゲート絶縁膜は、コアトランジスタや低電圧（１．２Ｖ）を必要とする部分や、高速動作を必要とする部分に形成される。
【００１６】
さらに、この実施の形態は、発明の効果を実現するために用意したデバイスの例であり、本発明の中心となる部分以外のプロセス条件については、それに限定されない。
【００１７】
まず、図１（ａ）では、シリコン基板上に素子分離領域３をＳＴＩ（Ｓｈａｌ１ｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法で形成した後、各々の拡散領域に必要な不純物をイオン注入してウェル１およびウェル２を形成する。
【００１８】
次に、図１（ｂ）では、厚膜のゲート酸化膜を形成するための洗浄工程を経てゲート酸化を行い、第１ゲート酸化膜４を形成する。洗浄は、アンモニア水、過酸化水素水、純水の混合溶液にて行った後、連続して、硫酸と過酸化水素水の混合溶液にて行う。ゲート酸化は、例えば、膜厚５．５ｎｍを成膜する。例えば、７５０〜８５０℃程度の水蒸気酸化により形成する方法がある。
【００１９】
次に、図１（ｃ）では、第１ゲート酸化膜４を窒化する工程を行う。この工程は、酸化膜の表面に窒化層を形成することを目的とする。その形成方法の１つとして、プラズマ窒化がある。プラズマ発生装置に窒素分子ガスを導入して窒素ラジカルや活性窒素原子を発生させ、それをウェハ上に供給し、ウェハ自体を加熱して、表面のシリコン酸化膜と反応させる。例えば、５００℃にウェハを加熱して、３ｓｌｍの窒素ガスを供給して、５ＫＷのパワーでプラズマを形成する。その結果発生した活性窒素原子を３０秒間照射すると、酸化膜の表面から１．０ｎｍ程度の領域まで窒素が混入して、表面に酸窒化膜５が形成される。その時の表面窒素濃度は約１０％になる。つまり、厚膜用のゲート絶縁膜として、シリコン酸化膜とその上に窒素が１０％程度入った酸化膜（酸窒化膜という）の積層２層膜が形成される。なお、ここで表面窒素濃度は、プロセス条件によって変わり、耐エッチング性から下限を２％、トランジスタ特性の劣化から上限を５０％とするのが望ましい。
【００２０】
次に、図１（ｄ）では、薄膜のゲート絶縁膜を形成したい領域である薄膜部のゲート絶縁膜を選択的に除去するために、ポジレジストを塗布して、マスクにより選択的に露光を行い、現像工程を経て、厚膜のゲート絶縁膜を形成したい領域である厚膜部のみにレジスト６を残す。
【００２１】
図２（ｅ）では、そのレジスト６をマスクとして、薄膜部のゲート絶縁膜をエッチングする。溶液としては、希釈したフッ酸溶液が好ましい。希釈したフッ酸溶液は、酸化膜に対するエッチャントであるが、１０％程度窒素が入った酸窒化膜もエッチングが可能である。ただし、後で述べるように、本発明の効果を生み出す酸窒化膜のエッチング速度は、純粋な酸化膜よりもかなり遅く、約１／４である。例えば、４９％の濃度のフッ酸溶液１に対して純水１００に希釈した希フッ酸溶液による酸化膜のエッチング速度は、約２．０ｎｍ／ｍｉｎであるが、１０％の窒素が含有した酸窒化膜のそれは、約０．５２ｎｍ／ｍｉｎに過ぎない。もちろん、厚膜部にはレジストが塗布されているので、この部分のゲート絶縁膜は、一切のエッチングを受けないため、薄膜部のゲート絶縁膜（酸窒化膜／酸化膜）が十分除去される時間を選択することが可能である。その後、レジスト６を剥離する。剥離方法は、例えば硫酸過酸化水素水を用いるとよい。
【００２２】
次に、図２（ｆ）では、レジストで汚染された厚膜部のゲート絶縁膜表面と、ゲート絶縁膜が除去された薄膜部のシリコン表面を清浄化するために洗浄工程を行う。例えば、アンモニア過酸化水素水による洗浄と硫酸過酸化水素水による洗浄を連続して行う。この時、これらの溶液は、薄膜部のシリコン表面をわずかに酸化させる。この洗浄工程による酸化膜を自然酸化膜あるいは化学酸化膜と呼ぶが、通常の熱酸化に比べて密度が疎で粗悪な酸化膜であることがわかっている。その膜厚は、洗浄の溶液比や処理時間にもよるが、約１．０ｎｍである。通常は、この状態で熱酸化してゲート酸化膜を形成する。その熱酸化の膜厚が厚い場合には、熱雰囲気により自然酸化膜は改質して良好な絶縁性を有する酸化膜に変化するが、薄い場合には、十分改質せずに、結果として、粗悪な自然酸化膜をかなり含む熱酸化膜となり、信頼性が著しく劣化する。従って、本発明では、次工程でその自然酸化膜を除去する。
【００２３】
図２（ｇ）は、自然酸化膜７を除去する工程を示しており、自然酸化膜７の除去は、やはり前述の希フッ酸溶液を用いる。希釈率は前述の１：１００〜１：１０００程度が望ましい。希釈率を大きくすることによってエッチング速度を遅くすることができ、１．０ｎｍ程度しかない自然酸化膜を制御良くエッチングできる。例えば、１：１０００の場合は、エッチング速度は０．２ｎｍ／ｍｉｎ程度である。５分＋マージンのためのエッチング１分＝計６分のエッチングを行えば、自然酸化膜は十分除去可能であるといえる。そして、この工程での厚膜部のエッチングを抑制したことが本発明の効果になる。上記のように自然酸化膜をエッチングさせるために６分のエッチングが必要であるが、厚膜部のゲート絶縁膜が、もし純粋な酸化膜であれば、やはり最大で１．２ｎｍ程度のエッチングが生じてしまい、厚膜部のゲート絶縁膜が薄くなる。ところが、本発明では表面にエッチング速度の遅い酸窒化膜層があることで、その部分のエッチングは、わずか０．３ｎｍ程度まで抑制される。さらにプラズマ窒化の条件を強くして窒素の含有量を多くすることによってエッチング速度を抑制することができ、必要となる処理時間内で事実上希フッ酸溶液に対してエッチングされないことも可能である。いずれにしても、厚膜部のゲート絶縁膜のエッチングを抑制できるため、エッチングによる不均一性を回避することができ、再現性に対するマージンも大きくとることができる。そして、このとき薄膜部では自然酸化膜を完全に除去できていることが本発明の効果である。
【００２４】
次に、図２（ｈ）では、上述のようにして前処理された状態で、薄い第２ゲート酸化膜８を形成するための酸化プロセスを行う。２．０ｎｍ以下の酸化膜を形成する条件はいろいろ考えられるが、例えば、ＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）と呼ばれる急速熱処理装置において、乾燥酸素雰囲気中で、８５０℃、１２秒で形成できる。または、バッチ式の縦形拡散炉にて、８５０℃で、酸素を多量の窒素で希釈した雰囲気で形成することも可能である。さらに、ＮＯやＮ２  Ｏといった窒化系のガスを単独あるいは乾燥酸素などと複数のシーケンスで行うことで、薄い酸窒化膿を形成することができる。それらは薄いゲート酸化膜を要するトランジスタの用途によって使い分ける必要がある。ただし、いずれにしても、厚膜部のゲート絶縁膜の膜厚はほとんど変化しない。なぜなら、２．０ｎｍ以下の絶縁膜を形成する処理時間はあまりにも短く、既に厚く形成されている酸化膜を更に増厚させるには不十分であるからである。また、表面を窒化した酸窒化膜は、更に酸化種が拡散することを抑制するために、ゲート絶縁膜の再酸化を抑制する方向に働く。本発明の副産物ではあるが、厚膜が初期膜厚から変動しないことは、メリットの一つである。
【００２５】
その後は、通常のＣＭＯＳプロセスに従う。まず、図３（ｉ）では、ポリシリコンを堆積する。６２０℃で減圧下、１５０ｎｍの膜を堆積する。
【００２６】
次に、図３（ｊ）では、フォトリソグラフィ技術を用いて、ポリシリコンを電極として加工する。
【００２７】
その後、図３（ｋ）では、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）を形成したり、サイドウォールやソース、ドレインを形成する。その後は、層間絶縁膜形成、コンタクトホール開口、配線工程と移る。
【００２８】
なお、第１ゲート酸化膜の窒化についてプラズマ窒化の例を挙げたが、表面を窒化できる技術であれば、それに限られるものではない。ＮＯガスによる窒化は良く知られた方法であるが、通常はシリコン基板界面が窒化されるとされている。確かに、主窒化部は、シリコン基板界面であるが、表面も窒化することが別の実験で分かっている。本発明の効果は酸化膜に対してエッチング速度が遅くなれば充分であり、望ましくは表面窒素濃度が２％〜５０％で最も効果がある。
【００３１】
次に、膜厚が異なる複数のゲート絶縁膜を形成する場合について説明する。
【００３２】
図４、図５、図６は、膜厚が厚いゲート絶縁膜と薄いゲート絶縁膜と中間の厚さのゲート絶縁膜の３種類のゲート絶縁膜を形成する場合について説明する工程断面図である。一般に、膜厚が厚いゲート絶縁膜は、周辺回路部や高電圧（５Ｖ、３．３Ｖ）、高パワーを必要とする部分やＩ／Ｏ部に形成され、膜厚が薄いゲート絶縁膜は、コアトランジスタや低電圧（１．２Ｖ）を必要とする部分や、高速動作を必要とする部分に形成され、中間の厚さのゲート絶縁膜は、ＳＲＡＭや中電圧（１．８Ｖ）を必要とする部分やＨｉｇｈ  Ｖｔが要求される部分に形成される。
【００３３】
図４において、（ａ）は、第１のゲート酸化膜を形成する工程であり、（ｂ）は、ゲート酸化膜の表面に窒化層を形成する工程であり、（ｃ）は、厚膜のゲート絶縁膜を形成する部分（図の厚膜の部分）にレジストを形成する工程である。
【００３４】
図５において、（ｄ）は、レジストをマスクにしてゲート酸化膜をエッチングし、レジストを剥離した後に、中間の厚さのゲート絶縁膜（図の中膜の部分）と薄膜のゲート絶縁膜を形成する部分（図の薄膜の部分）のシリコン表面を洗浄、フッ酸処理する工程であり、（ｅ）は、第２のゲート酸化膜を形成する工程であり、（ｆ）は、ゲート酸化膜の表面に窒化層を形成する工程である。
【００３５】
図６において、（ｇ）は、厚膜のゲート絶縁膜を形成する部分（図の厚膜の部分）と中間の厚さのゲート絶縁膜（図の中膜の部分）にレジストを形成する工程であり、（ｈ）は、レジストをマスクにしてゲート酸化膜をエッチングし、レジストを剥離した後に、薄膜のゲート絶縁膜を形成する部分（図の薄膜の部分）のシリコン表面を洗浄、フッ酸処理する工程であり、（ｉ）は、第３のゲート酸化膜を形成する工程である。
【００３６】
上述のゲート酸化膜を形成する工程からシリコン表面を洗浄、フッ酸処理する工程までを繰り返すことにより膜厚が異なる複数のゲート絶縁膜を形成することができる。
【００３７】
【発明の効果】
以上説明したように、本発明は、厚いゲート酸化膜の表面に、エッチング耐性の強い酸窒化膜が存在するため、厚いゲート酸化膜が、薄いゲート酸化膜を形成する前に行われる剥離工程、洗浄工程、フッ酸前処理工程によってほとんどエッチングされることがなく、精密な膜厚制御が可能となる。
【００３８】
また、本発明は、厚いゲート酸化膜の表面に、剥離工程、洗浄工程、ＨＦ前処理工程に対するエッチング耐性が強い酸窒化膜が存在するため、上記工程によるダメージも低減され、ゲート酸化膜の信頼性も向上する。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の実施の形態について説明する主要な工程の断面図である。
【図２】本発明の半導体装置の製造方法の実施の形態について説明する主要な工程の断面図である。
【図３】本発明の半導体装置の製造方法の実施の形態について説明する主要な工程の断面図である。
【図４】膜厚が異なる複数のゲート絶縁膜を形成する場合について説明する工程断面図である。
【図５】膜厚が異なる複数のゲート絶縁膜を形成する場合について説明する工程断面図である。
【図６】膜厚が異なる複数のゲート絶縁膜を形成する場合について説明する工程断面図である。
【図７】従来のマルチオキサイドを形成する方法を説明する工程図である。
【符号の説明】
１，２  ウェル
３  素子分離領域
４  第１ゲート酸化膜
５  酸窒化膜
６  レジスト
７  自然酸化膜
８  第２ゲート酸化膜
【図１】
0003621321.tif 000002
【図２】
0003621321.tif 000003
【図３】
0003621321.tif 000004
【図４】
0003621321.tif 000005
【図５】
0003621321.tif 000006
【図６】
0003621321.tif 000007
【図７】
0003621321.tif 000008