(57)【特許請求の範囲】
【請求項１】
周波数変調−中間周波数信号のＡ／Ｄ変換及び該信号の、ベースバンドへの逓降変換のための回路装置において、
−−上記中間周波数信号はサンプルホールド回路（２）に供給され、該サンプルホールド回路は中間周波数信号を適当なサンプリングレートでサンプリングするものであり、
−−上記サンプルホールド回路（２）には２つのＨＰＦ−シグマ−デルタ変換器（５，６）が接続されており、該変換器にはサンプルホールド回路（２）により導出されたサンプリング値が交互に供給され、
−−上記ＨＰＦ−シグマ−デルタ変換器（５，６）の出力側は混合器（７，８）と接続されており、該混合器にはサンプリングレートの半分のレートの周波数を有する混合信号が供給されるように構成されていることを特徴とする周波数変調−中間周波数信号のＡ／Ｄ変換用回路装置。
【請求項２】
混合器（７，８）の出力信号のサンプリングレートが倍加される請求項１記載の装置。
【請求項３】
サンプリングレートの倍加は零（ゼロ）の挿入及び引き続いてのＬＰＦフィルタリングにより行われる請求項２記載の装置。
【請求項４】
更なる処理に好適のサンプリングレートへの低減が行われる請求項２又は３記載の装置。
【請求項５】
混合器（７，８）によってはＨＰＦ−シグマ−デルタ変換器（５，６）の出力信号のサンプリング値の＋１及び−１との乗算が交互に実施されるように構成されている請求項１から４までのうちいずれか１項記載の装置。
【請求項６】
サンプリングレートは中間周波数信号の２倍に相応する請求項１から５までのうちいずれか１項記載の装置。
【請求項７】
一次のＨＰＦ−シグマ−デルタ変換器が設けられている請求項１から６までのうちいずれか１項記載の装置。
【請求項８】
２次のＨＰＦ−シグマ−デルタ変換器が設けられている請求項１から６までのうちいずれか１項記載の装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、周波数変調−中間周波数信号のＡ／Ｄ変換及び該信号の、ベースバンドへの逓降変換のための回路装置に関する。
【０００２】
【従来の技術】
Ａ．Ｍ．Ｔｈｕｒｓｔｏｎ：“Ｂａｎｄｐａｓｓ  Ｉｍｐｌｅｍｅｎｔａｔ−ｉｏｎ  ｏｆ  ｔｈｅ  Ｓｉｇｍａ−Ｄｅｌｔａ−Ａ−Ｄ  Ｃｏｎｖｅｒｓｉｏｎ  Ｔｅｃｈｎｉｑｕｅ”，第８１〜８６頁からは周波数変調−中間周波数信号のＡ／Ｄ変換及び該信号の、ベースバンドへの逓降変換のための回路装置が公知であり、ここにおいて、先ずＡ／Ｄ変換が、それに引き続いて、混合信号の２つの直交（クオドラチヤ）コンポーネントとの混合によりベースバンドへの低減が行われる。Ａ／Ｄ変換器のためバンドパスフィルタシグマ−デルタ変換器が用いられる。ここで中間周波数に基因する狭いトレランスを以てのバンドパスフィルタの実現は困難性を呈し、更に安定性の問題を惹起する。
【０００３】
【発明の目的】
本発明の目的ないし課題とするところは個々の構成部分の精度に対して高い要求を課さない周波数変調−中間周波数信号のＡ／Ｄ変換及び該信号の、ベースバンドへの逓降変換のための回路装置を提供することにある。
【０００４】
【発明の構成】
上記課題は請求交１の特徴事項全体を成す構成要件により解決される。ここにおいて、簡単な実現可能性のほかに下記の利点が得られる、即ち回路装置のアナログ部分にて生じるオフセットが抑圧され、従って、
−−例えば増大された歪率（クリルファクタ）によっても−もはや復調信号にて障害的な作用をしないようになるとの利点が得られる。
【０００５】
さらなる（後続の）処理にとって有利な値へのサンプリングレートの引き続いての低減にとって、先ず混合器の出力信号のサンプリングレートが倍加されると有利である。ここで、サンプリングレートの倍加が零（ゼロ）の挿入及び引き続いてのＬＰＦフィルタリングにより行われると有利である。
本発明の有利な発展形態によれば混合器によってはＨＰＦ−シグマ−デルタ変換器の出力信号のサンプリング値の＋１及び−１との乗算が交互に実施されるように構成されているのである。それにより特に簡単な実現が可能である。
【０００６】
本発明の回路装置において、さらに、公知の回路装置におけるようにサンプリングレートは中間周波数信号の２倍に相応することもできる。さらに、一次のＨＰＦ−シグマ−デルタ変換器が設けられているとよい。亦さらに、２次のＨＰＦ−シグマ−デルタ変換器が設けられていてもよい。
【０００７】
【実施例】
本発明の実施例が複数の図を用いて図示されており、以下詳述する。
【０００８】
同じ部分に同じ参照符号を付してある。実施例及びそれの部分はブロック接続図として示されているが、但し、本発明の回路装置はブロックに相応する個々の回路を用いての実現に限られていない。寧ろ本発明の回路装置は特に有利には高度集積化回路に実現可能である。ここにおいて例えばブロック接続図にて示した処理ステップを実施するデジタル信号プロセッサを使用し得る。本発明の回路装置は更なる回路装置と共に１つのＩＣ回路内で放送受信機の重要な部分を形成し得る。
【０００９】
図１の回路装置では中間周波数信号ＩＦは入力側１を介してサンプルホールド回路２に供給され、この回路２は中間周波数信号ＩＦをクロックΦでサンプリングする。クロック信号Φは中間周波数の２倍になり、即ち２１．４ＭＨｚであり、図２に示してある。サンプリング、ホールドにより形成された中間周波数信号ＩＦ１は時間離散的であり、要するに、２つのサンプリング時点間でそれの値を維持するが、値−連続性である。上記信号は２つの可制御スイッチ３，４（これはクロック信号Φ１，Φ２で制御される）に供給される。上記クロック信号はそれぞれクロック信号Φの半分の周波数を有し、相互にクロックΦの１周期（期間）だけずれている（図２）。
【００１０】
それにより信号ＩＦ１ないしＩＦ２のサンプリング値が交互に両ＨＰＦーシグマーデルタ変換器５，６の各１つに供給される。それ自体公知の手法でデジタル信号Ｉ２，Ｑ２が形成され、該デジタル信号はそれにひきつづいて混合器７，８にてベ−スバンドに逓降変換される。当該混合は中間周波（これはシーケンス＋１，−１，＋１，−１等々として示されている）の混合信号により行われる。従って混合器７，８の出力信号Ｉ３，Ｑ３はベースバンド内にある。回路のアナログ部分中で、換言すれば当該シグマーデルタ変換器のアナログ部分にて付加されたオフセットは混合により中間周波数に逓降変換される。この中間周波数は引き続いてのＬＰＦフィルタリングの際抑圧される。
【００１１】
９，１０にてＬＰＦフィルタリングの前に１１，１２にて信号Ｉ３，Ｑ３のサンプリングレートは倍加される。このことは次のようにして  簡単に行われる、即ち、各２つのサンプリング値間で１つの値０が挿入されるようにするのである。信号Ｉ４およびＱ４は次のようにして定まる。
【００１２】
１４（ｍ）＝１３（ｎ）［ｍ＝２ｎに対して］；＝０  ［ｍ＝２ｎ＋１に対して］
Ｑ４（ｍ）＝０  ［ｍ＝２ｎに対して］；＝Ｑ３（ｎ）［ｍ＝２ｎ＋１に対して］ここでｍ，ｎは信号Ｉ４，Ｑ４ないしＩ３，Ｑ３のサンプリングのカウント状態を意味する。
【００１３】
ＬＰＦ９，１０の出力側にはＩ５，Ｑ５がベースバンド信号が得られる。それら信号は勿論−それの帯域幅の割に著しく高いサンプリングレートを有する。引き続いての更なる処理においてコスト上の理由から帯域幅に適合されたサンプリングレートが有利であるので、回路１３，１４はサンプリングレートを分周係数Ｎ分だけ低減デシメーションするために設けられており、上記回路の出力側１５，１６から信号Ｉ，Ｑが取り出される。更に、ＬＰＦフィルタリングによりＳ／Ｎ比が高められる。
【００１４】
図３に示すＨＰＦ−シグマ−デルタ変換器の例ではＡ／Ｄ変換器２１及びＤ／Ａ変換器２２が設けられている。変換さるべき時間離散的及び値−連続性信号が２３にて供給され、２４にて、帰還されたＤ／Ａ変換された信号に付加される。当該和は１次のＨＰＦ２５を介してＡ／Ｄ変換器２１に供給され、この変換器の出力側２６にてでデジタル信号が取り出され得る。同様にＡ／Ｄ変換器２１の出力側から帰還さるべきデジタル信号が取り出され、１サンプリング周期分の遅延素子２７を介してＤ／Ａ変換器２２に供給される。
【００１５】
図４に示す２次のＨＰＦ−シグマ−デルタ変換器は既に図３に関連して述べた部分のほかに更なる加算器２８と、１次の更なるＨＰＦ２９を有する。ＨＰＦ２５，２９は
１／（１＋Ｖ・Ｚ−１）
なる伝達関数を有する。
【００１６】
図５はＨＰＦ−シグマ−デルタ変換器（５，６）（図１）の出力信号のスペクトルを示し、ここにおいて当該周波数はクロック信号Φの周波数に正規化されている。量子化ノイズ３１はｆ＝０．５・ｆａにて際立って最小値を取る。上記最小値の領域にて有効信号のスペクトル３２が存在し、それによりベースバンドへの変換及びＬＰＦフィルタリングの後、実際上有効信号にて量子化ノイズが残存しないようになる。
【００１７】
【発明の効果】
本発明によれば個々の構成部分の精度に対して高い要求を課さない、周波数変調−中間周波数信号のＡ／Ｄ変換及び該信号の、ベースバンドへの逓降変換のための回路装置を実現したという効果が奏される。
【図面の簡単な説明】
【図１】本発明の回路装置の実際例のブロック接続図である。
【図２】図１の回路装置にて使用されているクロック信号のパルス波形図である。
【図３】図１の回路装置に設けられたＨＰＦ−シグマ−デルタ変換器事例のブロック接続図である。
【図４】更なるＨＰＦ−シグマ−デルタ変換器の別の事例のブロック接続図である。
【図５】ＨＰＦ−シグマ−デルタ変換器の内の１つの出力信号の周波数スペクトルを示す特性図である。
【符号の説明】
１    入力側
２    サンプル，ホールド回路
３    可制御スイッチ
４    化成御スイッチ
５    ＨＰＦ−シグマ−デルタ変換器
６    ＨＰＦ−シグマ−デルタ変換器
７    混合器
８    混合器
【図１】
0003609862.tif 000002
【図２】
0003609862.tif 000003
【図３】
0003609862.tif 000004
【図４】
0003609862.tif 000005
【図５】
0003609862.tif 000006