(57)【特許請求の範囲】
【請求項１】
バースト信号伝送用のレーザダイオード駆動回路において、
該レーザダイオードの両端間にバイアス回路を接続し、このバイアス回路が、該バースト信号の１ビット目の入力より一定時間前に発生されるバイアス制御信号を受けた時、該レーザダイオードの両端間にバイアス電圧を印加することを特徴とするレーザダイオード駆動回路。
【請求項２】
請求項１において、
該一定時間が、該バースト信号の入力前に設定されているガードタイムにおいて該レーザダイオードが発光しても問題のない時間であることを特徴としたレーザダイオード駆動回路。
【請求項３】
請求項１又は２において、
該バースト信号の１ビット目を入力をしてから該バイアス制御信号を発生するバイアス制御信号発生回路と、該バースト信号を該一定時間だけ遅らせて入力させる遅延回路と、を設けたことを特徴とするレーザダイオード駆動回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
該レーザダイオードが、差動対を構成する２つのトランジスタの一方のコレクタに接続されており、両トランジスタの各ベースに該バースト信号が互いに極性が反転した形で入力されることを特徴としたレーザダイオード駆動回路。
【発明の詳細な説明】
【発明の属する技術分野】
本発明はレーザダイオード駆動回路に関し、特にバースト信号伝送用の光送信機に用いられるレーザダイオード駆動回路に関するものである。
【０００１】
【従来の技術】
図５は、従来からよく知られているレーザダイオード駆動回路の一例を示したもので、２つの差動対トランジスタＴｒ１，Ｔｒ２を用い、両者のエミッタを共通接続すると共に電流源ＣＳに接続している。また、各ベースはバースト信号ＤＡＴＡが互いに反転された形で入力されるようになっており、トランジスタＴｒ１のコレクタには電源Ｖｃｃが接続され、トランジスタＴｒ２のコレクタにはレーザダイオードＬＤを介して電源Ｖｃｃが接続されている。このような２つのトランジスタを差動対にしているのは、レーザダイオードＬＤの駆動を高速化するためである。
【０００２】
このような従来のレーザダイオード駆動回路のトランジスタＴｒ２のベースにバースト信号が与えられた時の波形が図６に示されており、このバースト信号は同図（ａ）に示すように、無信号時の非送信領域とバースト信号を入力する時の送信領域とに分かれている。この内の送信領域におけるバースト信号の先頭部を拡大した波形が同図（ｂ）に示されている。
【０００３】
これより分かるように、バースト信号の先頭（１ビット目）は光出力波形にオーバーシュートや発光遅延などによる波形劣化が見られる。
【０００４】
この原因は、レーザダイオードＬＤの過渡応答のためである。
これを、図７の波形図により具体的に説明すると、同図（ａ）に示すバースト信号の１ビット目の立ち上がりでレーザダイオードＬＤが無バイアス（電流０、電圧降下０）の状態から電流が流れることによって、同図（ｂ）に示すように▲１▼点の電圧が電源電圧ＶｃｃからレーザダイオードＬＤがｏｎの電圧ＶLD(on)まで降下する。
【０００５】
これにより、レーザダイオードＬＤが無バイアス状態から同図（ｃ）に示すようにキャリアを注入して行く時間に起因して発光遅延及び緩和振動によるオーバーシュート（同図（ｄ））が発生する。
【０００６】
そして、２ビット目以降の動作においては、レーザダイオードＬＤ側のトランジスタＴｒ２がｏｆｆの時、レーザダイオードＬＤの両端間容量ＣLD及びトランジスタＴｒ２のコレクタ容量に充電された電圧ＶLD(off)（同図（ｂ））によってレーザダイオードＬＤがバイアスされ、同図（ｄ）に示すように波形劣化が抑えられることになる。
【０００７】
このようなバースト信号の１ビット目の波形劣化を抑えるために、図８（ａ）に示すように常にレーザダイオードにバイアスをかける方法（従来例（２））がある。
この場合には、同図（ｂ）に示すようにバイアス電流が常時流れるので、同図（ｃ）に示すように非送信領域で消光比が劣化し、図９（ａ）及び（ｂ）にも示すように無信号時のバイアス発光によって光受信機のデータ出力から雑音が出力されてしまうという問題がある。
【０００８】
このような問題を解決するために、別の従来例（３）として図１０に示すような回路がある（例えば特開平４−３４６５２６号公報）。
【０００９】
すなわち、この従来例では、レーザダイオードＬＤとトランジスタＴｒ２のコレクタとの接続点▲１▼にバイアス回路１０を接続し、このバイアス回路１０にバイアス制御信号を与えるものである。
【００１０】
すなわち、トランジスタＴｒ２のベースに図１１（ａ）に示すバースト信号が入力される時、その１ビット目より前にレーザダイオードＬＤにバイアス（同図（ｅ））が掛かるように同図（ｂ）に示す如く所定の時間ｔDだけ前もって電圧ＶLD(off)分のバイアス電圧を与える（同図（ｂ）参照）。
【００１１】
これにより、▲１▼点の電流波形は同図（ｃ）に示すようにレーザダイオードＬＤに所定の時間ｔDだけバイアスが掛かった状態となり、その光出力波形は、同図（ｄ）に示すように１ビット目の波形から劣化しない状態となる。
【００１２】
この結果、無信号時の非送信領域とバースト信号入力時の送信領域とは図１２（ａ）及び（ｂ）に示すようにバイアス制御信号がレベル“Ｈ”の時のみバースト信号が送信され、それ以外の非送信領域においては図９（ａ）とは異なりバイアス発光が無くなる。
【００１３】
なお、この場合のバースト送信信号及びバイアス制御信号を与える装置としては、図１３（ａ）に示すように、両方の信号を光送信機３０に与えてバースト送信信号（光）を発生させるか、同図（ｂ）に示すように、バースト送信信号（電気信号）の予め分かっているガードタイムに合わせてバースト送信信号を発生するものがある。
【００１４】
【発明が解決しようとする課題】
しかしながら、このような従来例（３）の場合には、直流電流でレーザダイオードにバイアスを掛けているので、レーザダイオードの閾値の温度変化に合わせてバイアス電流を制御しなければ発光遅れによるパターン効果を防止するという効果が充分に得られないことになる。つまり直流バイアス電流を温度制御するための回路が必要になるという課題があった。
【００１５】
従って本発明は、バースト信号伝送用のレーザダイオード駆動回路において、温度制御を必要とせずに、バースト信号の光出力波形の先頭に生じる波形劣化（オーバーシュート、発光遅延など）を抑制することを目的とする。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係るレーザダイオード駆動回路は、レーザダイオードの両端間にバイアス回路を接続し、このバイアス回路が、該バースト信号の１ビット目の入力より一定時間前に発生されるバイアス制御信号を受けた時、該レーザダイオードの両端間にバイアス電圧を印加することを特徴としている。
【００１７】
すなわち、本発明においては図１に原理的に示すように、バイアス回路１をレーザダイオードの両端間に接続し、このバイアス回路１に対するバイアス制御信号をバースト信号の１ビットが入力される一定時間前に与えてバイアス回路１を起動する。
【００１８】
これにより、レーザダイオードＬＤには、従来例（３）と同様に図１１（ｅ）に示すバイアス制御信号がバースト信号の１ビット目から一定時間前からｏｎになるので、バイアス回路１は、レーザダイオードＬＤに同図（ｂ）に示すバイアスを与え、１ビット目での光出力波形は同図（ｄ）に示すように劣化が発生しなくなる。
【００１９】
この場合、レーザダイオードＬＤには直流電流でバイアスを掛けていないので、この直流バイアス電流を温度制御するための回路が不要になる。
【００２０】
なお、上記の一定時間は、該バースト信号の入力前に設定されているガードタイムにおいて該レーザダイオードが発光しても問題のない時間であればよい。
【００２１】
また、上記のバースト信号の１ビット目を入力をしてから該バイアス制御信号を発生するバイアス制御信号発生回路と、該バースト信号を該一定時間だけ遅らせて入力させる遅延回路とを設けることができる。
【００２２】
さらに、上記のレーザダイオードは、差動対を構成する２つのトランジスタの一方のコレクタに接続されており、両トランジスタの各ベークに該バースト信号が互いに極性が反転した形で入力されたものとすることができる。
【００２３】
【発明の実施の形態】
図２は図１に示した本発明に係るレーザダイオード駆動回路の実施例（１）を示したもので、この実施例では、バイアス回路１が、トランジスタＴｒ３と、このトランジスタＴｒ３のエミッタ及びベースにそれぞれ図示のように接続されたバイアス抵抗ｒ１，ｒ２，ｒ３と、トランジスタＴｒ３のコレクタと▲１▼点との間に接続された抵抗ｒ４と、この抵抗ｒ４とトランジスタＴｒ３のコレクタとの接続点と▲２▼点との間に接続されたダイオードＤ１とで構成されており、バイアス制御信号はバイアス抵抗ｒ３を介してトランジスタＴｒ３のベースに入力されるようになっている。
【００２４】
この実施例の動作は図１１に示した従来例（３）の動作原理と実質的に同じである。
【００２５】
すなわち、バースト信号ＤＡＴＡがトランジスタＴｒ２のベースに入力される一定時間ｔD前において、図１１（ｅ）に示すバイアス制御信号がバイアス抵抗ｒ３を介してトランジスタＴｒ３のベースに入力されると、電源ＶｃｃがダイオードＤ１を介してトランジスタＴｒ３のコレクタに印加されることとなり、このダイオードＤ１の電圧降下によりレーザダイオードＬＤにバイアスが掛かることになる。これは、図１１（ｃ）に示す電流波形と同様である。
【００２６】
そして、バースト信号ＤＡＴＡが入力されると、レーザダイオードＬＤは予めバイアス電流が流れているので、図１１（ｄ）に示すように波形劣化しない正常な光出力波形が得られることになる。
【００２７】
そして、このような実施例（１）においてはレーザダイオードＬＤの両端にダイオードＤ１の電圧降下がバイアスとして掛けられるので、従来例（３）のように閾値の温度変化の大きなレーザダイオード（例えば閾値が２mA〜５０mAまで変動するようなもの）に対しても少ない部品点数でしかも温度による特性変動の補償を行うための回路が不要となる。
【００２８】
また、温度による特性変動の大きなレーザダイオードでも使用できることになる。
この結果、温度による特性変動の大きなレーザダイオードが一般的に安価であることから、小型化及びコストダウンを図ることができる。
【００２９】
図３は本発明に係るレーザダイオード駆動回路の実施例（２）を示したもので、この実施例ではバイアス回路１に対して与えられるバイアス制御信号をバースト信号ＤＡＴＡから発生するためのバイアス制御信号発生回路２が▲３▼点とバイアス回路１との間に設けられている。また、▲３▼点とトランジスタＴｒ１のベースとの間に遅延回路３が設けられている。
【００３０】
バイアス制御信号発生回路２は、▲３▼点にアノードが接続されたダイオードＤ２と、このダイオードＤ２のカソード側とアース点との間に並列接続された抵抗ｒ５及びコンデンサＣ１と、ダイオードＤ２のカソードに非反転入力端子が接続され、反転入力端子に基準電圧Ｖthを発生する基準電圧源Ｂが接続されたコンパレータＣＯＭＰとで構成されている。
【００３１】
また、遅延回路３は▲３▼点のバースト信号ＤＡＴＡをバイアス制御信号発生回路２及びバイアス回路１による遅延時間に相当する遅延時間を発生するために一定段数のバッファを備えたものである。
【００３２】
このような実施例（２）の動作が図４に示されており、まずバースト信号ＤＡＴＡが▲３▼点に入力されると（同図（ａ））、このバースト信号ＤＡＴＡはダイオードＤ２と抵抗ｒ５，コンデンサＣ１によって同図（ｂ）に示すような平滑化された▲４▼点の電圧波形となる。
【００３３】
そして、この▲４▼点の電圧波形はコンパレータＣＯＭＰにおいて基準電圧Ｖthと比較され、閾値Ｖthを越えた電圧の間のみレベル“Ｈ”となるバイアス制御信号が▲５▼点に発生されてバイアス回路１に与えられることとなる（同図（ｃ））。
【００３４】
そして、このバイアス制御信号発生回路２の遅延時間とバイアス回路１による遅延時間とが遅延回路３によって与えられるので、図１１（ａ）に示すバースト信号が入力される時刻より一定時間ｔDだけ前においてバイアス制御信号が発生され、この後にバースト信号ＤＡＴＡは遅延回路３を介してトランジスタＴｒ２のベースに与えられることとなる。すなわち、バイアス制御信号発生回路２は一定時間ｔDを発生する回路を構成している。
【００３５】
【発明の効果】
以上説明したように本発明に係るダイオード駆動回路によればバイアス制御信号でレーザダイオードに掛かるバイアスの制御を行うレーザダイオード駆動回路において、バイアスの制御回路をレーザダイオードと並列に接続したので、バースト信号１ビット目の光出力波形に生じる劣化を抑制することができるとともに、温度変化の大きなレーザダイオードに対しても少ない部品点数のバイアス回路を構成することが可能となる。
【図面の簡単な説明】
【図１】本発明に係るレーザダイオード駆動回路の原理構成図である。
【図２】本発明に係るレーザダイオード駆動回路の実施例（１）を示した回路図である。
【図３】本発明に係るレーザダイオードの駆動回路の実施例（２）を示した回路図である。
【図４】本発明に係るレーザダイオード駆動回路の実施例（２）のタイムチャート図である。
【図５】従来のレーザダイオード駆動回路例（１）を示した図である。
【図６】従来のレーザダイオード駆動回路例（１）におけるバースト信号光出力波形図である。
【図７】従来のレーザダイオード駆動回路例（１）の動作波形図である。
【図８】従来のレーザダイオード駆動回路例（２）による動作波形図である。
【図９】従来のレーザダイオード駆動回路例（２）の問題点を示した波形図である。
【図１０】従来のレーザダイオード駆動回路例（３）を示した回路図である。
【図１１】従来のレーザダイオード駆動回路例（３）及び本発明の動作原理波形図（１）である。
【図１２】従来のレーザダイオード駆動回路例（３）及び本発明の動作原理波形図（２）である。
【図１３】装置と光送信機とのインタフェース例を示した図である。
【符号の説明】
Ｔｒ１，Ｔｒ２，Ｔｒ３  トランジスタ
ＬＤ  レーザダイオード
１  バイアス回路
ｒ１〜ｒ５  抵抗
Ｄ１  ダイオード
Ｃ１  コンデンサ
ＣＯＭＰ  コンパレータ
Ｂ  基準電源
ＣＳ  電流源
２  バイアス制御信号発生回路
３  遅延回路
図中、同一符号は同一または相当部分を示す。
【図１】
0003672424.tif 000002
【図２】
0003672424.tif 000003
【図３】
0003672424.tif 000004
【図４】
0003672424.tif 000005
【図５】
0003672424.tif 000006
【図６】
0003672424.tif 000007
【図７】
0003672424.tif 000008
【図８】
0003672424.tif 000009
【図９】
0003672424.tif 000010
【図１０】
0003672424.tif 000011
【図１１】
0003672424.tif 000012
【図１２】
0003672424.tif 000013
【図１３】
0003672424.tif 000014