(57)【特許請求の範囲】
【請求項１】
第１、第２の主電極及び制御電極とを有する第１の半導体素子と、
前記第１の半導体素子の第１の主電極、制御電極にそれぞれ接続された第１の主電極、制御電極と、抵抗に接続された第２の主電極とを有する第２の半導体素子と、
前記第１及び第２の半導体素子のそれぞれの主電極間電圧を比較する第１の比較手段と、
前記第１の比較手段の出力に応じて、前記第１と第２の半導体素子のそれぞれの制御電極に制御電圧を供給する制御電圧手段と、
前記第１の半導体素子の第１の主電極、制御電極にそれぞれ接続された第１の主電極、制御電極と抵抗に接続された第２の主電極を有する第３の半導体素子と、
前記第１及び第３の半導体素子の主電極間電圧を比較する第２の比較手段と
前記第２、第３の半導体素子のトランジスタ幅は前記第１の半導体素子のトランジスタ幅より小さい幅に構成したこととを
特徴とするスイッチングデバイスを構成し、
前記スイッチングデバイスを他の電力供給素子と並列接続した構成にして電力供給源と負荷間に設置し、
負荷がオフ状態にある時、他の電力供給素子をオフにしてスイッチングデバイスのみを動作させて微少電流の有無を検出することを特徴とする微少電流検出装置。
【請求項２】
スイッチングデバイスのみを動作させたときのオン抵抗が他の電力供給素子のみを動作させたときのオン抵抗に比べて大きな値に設定したことを特徴とする請求項１に記載の微少電流検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、微少電流検出機能付き半導体スイッチングデバイスに関する。
【０００２】
【従来の技術】
従来の電流検出機能を備えた半導体スイッチングデバイスとしては、例えば図８に示すようなものがある。図８に示す半導体スイッチングデバイスは電源１０１と負荷１０２の間に設置され、シャント抵抗ＲＳとパワーＦＥＴ等からなるスイッチングデバイスを直列接続した構造になっている。通常シャント抵抗とスイッチングデバイスは同一基板に組み込まれている。電流の検出はシャント抵抗両端に発生する電位差を用いて行う。負荷電流が流れるとシャント抵抗ＲＳの両端に電位差が発生し、この電位差を差動増幅器９１１、直流増幅器９１３で増幅し、Ａ／Ｄ変換器９０２を経由してマイコンが読み込み、過電流、過小電流等の判定をする。リーク電流等の微少電流もこの方法で原理的には検出できるが、検出対象の電流値が小さいため、検出感度を上げる事が課題となり、そのために、シャント抵抗の値を大きくするか、差動増幅器、直流増幅器の増幅率を高めるなどの対策が必要となる。シャント抵抗を大きくすると負荷電流が流れたときのシャント抵抗自身の発熱が大きくなることが問題になり、更にシャント抵抗で発生する電圧降下が大きくなるとその分だけ負荷に供給する電圧が低下するという問題が発生する。一方、差動増幅器、直流増幅器の増幅率を上げるとＳ／Ｎ比が悪化するため、検出精度が悪くなるという問題が生じる。このシャント抵抗を用いる方法では検出する微少電流の絶対値が小さくなればなるほど問題が顕著化し、目標達成が難しくなる。
【０００３】
半導体スイッチングデバイスは電源ＶＢから電力を負荷１０２に供給するというのが本来の機能であるが、それ以外にシャント抵抗ＲＳと負荷１０２間の配線が接地する等の故障発生時、大きな故障電流がシャント抵抗及び配線に流れるのを防止する機能、すなわち過電流保護機能を備えている。シャント抵抗を用いて電源線からのリーク電流を測定するとき、この過電流保護機能は必須となる。
【０００４】
半導体スイッチングデバイスは過熱遮断機能を内蔵する場合がある。図９に示すようにパワーデバイス（主ＦＥＴ）ＱＭ、抵抗ＲＧ、温度センサー１２１、ラッチ回路１２２及び過熱遮断用ＦＥＴＱＳを内蔵しており、温度センサー内蔵ＦＥＴＱＦの接合温度が規定以上の温度まで上昇した場合には、内蔵するゲート遮断回路によって温度センサー内蔵ＦＥＴＱＦを強制的にオフ制御する過熱遮断機能を備えている。つまり、パワーデバイス（主ＦＥＴ）ＱＭが規定以上の温度まで上昇したことが温度センサ１２１によって検出された場合には、その旨の検出情報がラッチ回路１２２に保持され、ゲート遮断回路としての過熱遮断用ＦＥＴＱＳがオン動作となることによって、パワーデバイスＱＭを強制的にオフ制御する。ここで、温度センサ１２１はポリシリコン等で構成した４個のダイオードが縦続接続されてなり、温度センサ１２１はパワーデバイスＱＭの近傍に集積化されている。パワーデバイスＱＭの温度が上昇するにつれて温度センサ１２１の４個のダイオードの順方向電圧降下が低下し、ＦＥＴＱ５１のゲート電位が“Ｌ”レベルとされる電位まで下がると、ＦＥＴＱ５１がオン状態からオフ状態に遷移する。これにより、ＦＥＴＱ５４のゲート電位が温度センサー内蔵ＦＥＴＱＡのゲート制御端子Ｇの電位にプルアップされ、ＦＥＴＱ５４がオフ状態からオン状態に遷移して、ラッチ回路１２２に“１”がラッチされることとなる。このとき、ラッチ回路１２２の出力が“Ｈ”レベルとなって過熱遮断用ＦＥＴＱＳがオフ状態からオン状態に遷移するので、パワーデバイスＱＭの真のゲートＴＧとソースＳ間が短絡されて、パワーデバイスＱＭがオン状態からオフ状態に遷移して、過熱遮断されることとなる。
【０００５】
図８において、ＺＤ１は温度センサー内蔵ＦＥＴＱＦのゲート端子Ｇとソース端子Ｓ間を１２Ｖに保って、パワーデバイスＱＭの真のゲートＴＧに過電圧が印加されようとした場合にこれをバイパスさせるツェナーダイオードである。ドライバ９０１は、電流モニタ回路としての差動増幅器９１１，９１３と、電流制限回路としての差動増幅器９１２と、チャージポンプ回路９１５と、マイコン９０３からのオン／オフ制御信号および電流制限回路からの過電流判定結果に基づき、内部抵抗ＲＧを介して温度センサー内蔵ＦＥＴＱＦの真のゲートＴＧを駆動する駆動回路９１４を備えて構成されている。シャント抵抗ＲＳの電圧降下に基づき差動増幅器９１２を介して、電流が判定値（上限）を超えたとして過電流が検出された場合には、駆動回路９１４によって温度センサー内蔵ＦＥＴＱＦをオフ動作とし、その後電流が低下して判定値（下限）を下回ったら温度センサー内蔵ＦＥＴＱＦをオン動作させる。一方、マイコン９０３は、電流モニタ回路（差動増幅器９１１，９１３）を介して電流を常時モニタしており、正常値を上回る異常電流が流れていれば、温度センサー内蔵ＦＥＴＱＦの駆動信号をオフすることにより温度センサー内蔵ＦＥＴＱＦをオフ動作させる。なお、マイコン９０３からオフ制御の駆動信号が出力される前に、温度センサー内蔵ＦＥＴＱＦの温度が規定値を超えていれば、過熱遮断機能によって温度センサー内蔵ＦＥＴＱＦはオフ動作となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の電流検出機能付きスイッチングデバイスでは、電流検出を行うために電力の供給経路に直列接続されるシャント抵抗ＲＳを必要とした構成であり、近年の負荷の大電流化により、シャント抵抗の熱損失が無視できないという問題点がある。
【０００７】
検出対象電流が微少のためシャント抵抗値を大きくしたいが、大電流を流す電力供給線でシャント抵抗値を大きくすると発熱が問題になり、発熱を避けるためシャント抵抗値を小さくすると微少電流の検出精度が悪くなるというジレンマがあった。
【０００８】
また、電流をシャント抵抗の電圧降下量で検出するため、シャント抵抗ＲＳやＡ／Ｄ変換器９０２、マイコン９０３等からなる電流モニタ回路が必要となり、このため大きな実装スペースを要し、また、これらの比較的高価な物品により装置コストが高くなってしまうという問題点もある。
【０００９】
一方、負荷がオフ状態であっても、電源と負荷を結ぶ電力供給線に被覆磨耗による接地や、被水による電蝕などが起こるとリーク電流が流れ、そのまま放置するとリーク電流が増加して発火に至る事がある。このため、負荷がオフ状態の時の微少なリーク電流を監視したいという強いニーズがある。
【００１０】
本発明の目的は、微少リーク電流検出を行うために電力の供給経路に直接接続されるシャント抵抗を不要として装置の熱損失を抑え、集積化が容易で安価な微少電流検出機能つきの半導体スイッチングデバイスを提供する事にある。
【００１１】
【課題を解決するための手段】
上記問題点を達成するための本発明の特徴は、第１と第２の主電極及び制御電極とを有する第１の半導体素子と、この第１の半導体素子の第１の主電極と制御電極にそれぞれ接続された第１の主電極と制御電極と抵抗に接続された第２の主電極とを有する第２の半導体素子と、第１及び第２の半導体素子のそれぞれの主電極間電圧を比較する第１の比較手段と、この第１の比較手段の出力に応じて第１と第２の半導体素子のそれぞれの制御電極に制御電圧を供給する制御電圧手段と、第１の半導体素子の第１の主電極と制御電極にそれぞれ接続された第１の主電極と制御電極と抵抗に接続された第２の主電極を有する第３の半導体素子と、第１及び第３の半導体素子の主電極間電圧を比較する第２の比較手段とを有し、第２と第３の半導体素子のトランジスタ幅は第１の半導体素子のトランジスタ幅より小さい幅に構成したスイッチングデバイスを構成することで、さらに、このスイッチングデバイスを他の電力供給素子と並列接続した構成にして電力供給源と負荷間に設置し、負荷がオフ状態にある時、他の電力供給素子をオフにしてスイッチングデバイスのみを動作させて微少電流の有無を検出する微少電流検出装置であることである。
【００１２】
ここで、「第１乃至第３の半導体素子」としては、ＦＥＴや静電誘導型トランジスタ（ＳＩＴ）あるいはバイポーラトランジスタ（ＢＪＴ）が使用可能である。また、エミッタスイッチド・サイリスタ（ＥＳＴ）、ＭＯＳ制御サイリスタ（ＭＣＴ）等のＭＯＳ複合型デバイスやＩＧＢＴ等の他の絶縁ゲート型パワーデバイスが使用可能である。これらの半導体素子はｎチャネル型でもｐチャネル型でもかまわない。また「第１主電極」とは、ＢＪＴやＩＧＢＴにおいてはエミッタ電極又はコレクタ電極のいずれか一方、ＭＯＳＦＥＴやＭＯＳＳＩＴ等のＩＧＦＥＴにおいてはソース電極又はドレイン電極のいずれか一方を意味する。「第２主電極」とは、ＢＪＴやＩＧＢＴにおいては上記第１主電極とはならないエミッタ電極又はコレクタ電極のいずれか一方、ＩＧＦＥＴにおいては上記第１主電極とはならないソース電極又はドレイン電極のいずれか一方を意味する。すなわち、第１主電極が、エミッタ電極であれば、第２主電極はコレクタ電極であり、第１主電極がソース電極であれば、第２主電極はドレイン電極である。また、「制御電極」とはＢＪＴのベース電極、ＩＧＢＴ及びＩＧＦＥＴのゲート電極を意味することは勿論である。
【００１３】
「電力供給素子」（以下では「電流振動型遮断機能付きスイッチングデバイス」という。）を構成する第１の半導体素子として例えばパワーＭＯＳＦＥＴを使用した場合、第１の半導体素子の端子間電圧と第２の半導体素子の端子間電圧（基準電圧）との差を検出することによって、電力供給経路の一部を成す第１の半導体素子の端子間電圧（即ち、電力供給経路の電流）が正常状態から逸脱している程度を判定する。したがって、電流振動型遮断機能付きスイッチングデバイスを並列に接続すれば大電流にも対応でき、微弱な電流を検出したい場合にもこの電流で生じる電圧を任意に設定可能な基準電圧とすればよい。
【００１４】
すなわち、電流検出を行うために電力の供給経路に直列接続される従来のようなシャント抵抗を不要として装置の熱損失を抑えることができ、また、完全短絡による過電流のみならず、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流をも判定可能である。さらに、シャント抵抗を用いずに過電流の検出が可能であり、特に半導体スイッチングデバイスのオン／オフ制御をハードウェア回路で構成した場合はマイコンも不要であるため、実装スペースを縮小できるとともに、装置コストを大幅に削減可能である。
【００１５】
「微少電流検出回路」とは、微少電流検出機能を備えた電流振動型遮断機能付きスイッチングデバイスであってもよく。以下では、同等のデバイスとして扱う。
【００１６】
本発明の特徴は、スイッチングデバイスのみを動作させたときのオン抵抗が他の電力供給素子のみを動作させたときのオン抵抗に比べて大きな値に設定したことにより一層効果的である。このことにより、スイッチングデバイス間の発生電圧を大きくでき、微少電流検出精度を向上できる。
【００１７】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態としてスイッチングデバイスを説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１８】
図１は本発明の実施の形態に係るスイッチングデバイスの構成図である。本発明の実施の形態に係るスイッチングデバイスは複数の負荷１０２を駆動するための電流を流す電流振動型遮断機能付きスイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃとリーク電流が検出可能な微少電流検出用の電流振動型遮断機能付きスイッチング・デバイス１１４が並列接続されている。この並列接続は負荷１０２と電源ＶＢの接続経路に挿入される。電流振動型遮断機能付きスイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃの端子Ｔ２はＳＷ１と抵抗Ｒ１０に接続される。ＳＷ１の他端は接地され、Ｒ１０の他端は電源ＶＢに接続される。スイッチング・デバイス１１４の端子Ｔ１２はＳＷ１１と抵抗Ｒ１０１に接続される。ＳＷ１１の他端は接地され、Ｒ１０１の他端は電源ＶＢに接続される。ＳＷ１がオンするとスイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃが導通する。複数の負荷１０２はそれぞれ図示されないスイッチが内蔵されており、これらのスイッチがオンすると負荷１０２には電流が流れる。複数の負荷１０２が全てオフの時はＳＷ１がオンであっても正常な負荷電流は流れない。この状態で、ＳＷ１をオフ、ＳＷ１１をオンするとスイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃは遮断され、スイッチング・デバイス１１４は導通する。このときスイッチング・デバイス１１４と負荷１０２の間の配線及び負荷１０２自身にリーク電流が無ければ、スイッチング・デバイス１１４には電流が流れない。もし、スイッチング・デバイス１１４と負荷１０２の間の配線から又は負荷１０２自身からリーク電流が流れていれば、スイッチング・デバイス１１４にはそれらのリーク電流の合計電流が流れるので、これによりリーク電流の検出が可能となる。電流振動型遮断機能付きスイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃの並列接続する数は負荷に流す電流値等に依存し、電流値が大きいときは並列接続する数を多くする。これはスイッチングデバイスでの電圧降下を大きくしないためである。なお、図中のヒューズＦＬは本発明において必ずしも必要なものではない。さらに、ＳＷ１がオンでＳＷ１１がオフの状態では、電流振動型遮断機能付きスイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃの端子Ｔ１、Ｔ３間が導通し、負荷１０２に電源電圧が印可される。複数の負荷１０２はそれぞれ独自のスイッチを備えており、それらのスイッチがオンであれば負荷１０２は駆動されるし、オフであれば電源電圧は印可されるものの負荷は駆動されない。すなわち、スイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃは負荷１０２に電源電圧を印可するためのデバイスで負荷１０２をスイッチングするものではない。ＳＷ１がオフでＳＷ１１がオンの状態では電流振動型遮断機能付きスイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃの端子Ｔ１、Ｔ３間が遮断され負荷１０２には電源電圧が印可されない。このとき負荷１０２の各スイッチがオフであれば、微少電流検出用の電流振動型遮断機能付きスイッチング・デバイス１１４の端子Ｔ１１とＴ１３間を流れる電流は負荷側のリーク電流のみとなり、スイッチング・デバイス１１４はこのリーク電流を基準値と比較し、判定結果を出力する。負荷１０２のスイッチが一つでもオンしている場合は負荷駆動電流がリーク電流に重畳してスイッチング・デバイス１１４を流れるので、リーク電流の検出ができない。電流振動型遮断機能付きスイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃは負荷電流が流れるときの電圧降下を小さくするのが役目である。これらの素子がリーク電流検出のときも導通しているとリーク電流が分散して流れ、１１４を流れるリーク電流が減少して検出精度が低下する。リーク電流を検出するときは全てのリーク電流がスイッチング・デバイス１１４を流れるようにしたいので、このような回路構成にしている。
【００１９】
図２は本発明の実施の形態に係るスイッチングデバイスで使用する電流振動型遮断機能付きスイッチング・デバイス１１０の回路構成図である。図１の電流振動型遮断機能付きスイッチング・デバイス１１０ａ、１１０ｂ、１１０ｃがこれに該当する。電流振動型遮断機能付きスイッチング・デバイス１１０は主デバイス（パワーデバイス）となる第１の半導体素子ＱＡとこの主デバイス（第１の半導体素子）ＱＡの異常電流を検知して、異常電流発生時には主デバイスＱＡをオン／オフ制御して電流振動を生成し、この電流振動により、主デバイスＱＡを遮断する制御回路とを同一基板上に集積化した半導体集積回路である。基板としてセラミック、ガラスエポキシ等の絶縁性基板や絶縁金属基板等を用いたハイブリッドＩＣの形態でも良いが、より好ましくは、同一半導体基板（同一チップ）上にモノリシックに集積化したパワーＩＣとすればよい。
【００２０】
このパワーＩＣは、出力電圧ＶＢを供給する電源１０１とランプ等の負荷１０２との間に接続されて動作する。図２においては、パワーＩＣの主デバイス（パワーデバイス）として、感熱遮断機能を有した半導体スイッチング素子ＱＡを用いている。感熱遮断機能を有した半導体スイッチング素子ＱＡとしては、例えば、図９に示した温度センサー内蔵ＦＥＴＱＡを用いればよい（以下の本発明の実施の形態においては、温度センサー内蔵ＦＥＴを用いる場合で説明する）。なお、後述の説明から理解できるように感熱遮断機能は必須ではない。半導体スイッチング素子（第１の半導体素子）ＱＡは、第１、第２の主電極及び制御電極とを有する。この第１の半導体素子としては、例えば、ＤＭＯＳ構造、ＶＭＯＳ構造、或いはＵＭＯＳ構造のパワーＭＯＳＦＥＴやこれらと類似な構造のＭＯＳＳＩＴが使用可能である。また、ＥＳＴやＭＣＴ等のＭＯＳ複合型デバイスやＩＧＢＴ等の他の絶縁ゲート型パワーデバイスが使用可能である。更に、常にゲートを逆バイアスで使うのであれば、接合型ＦＥＴ、接合型ＳＩＴやＳＩサイリスタ等も使用可能である。このパワーＩＣの主デバイス（パワーデバイス）としての半導体スイッチング素子ＱＡはｎチャネル型でもｐチャネル型でもかまわない。即ち、電流振動型遮断機能付きスイッチング・デバイス１１０は、ｎチャネル型及びｐチャネル型の両方が存在する。
【００２１】
図２においては、同一半導体基板上にモノリシックに集積化されたｎチャネル型電流振動型遮断機能付きスイッチング・デバイス１１０について説明する。図２に示すように、電流振動型遮断機能付きスイッチング・デバイスの制御回路は主デバイス（第１の半導体素子）ＱＡと並列接続された第１の基準デバイス（第２の半導体素子）としてのＦＥＴＱＢ、主デバイスＱＡの主電極間電圧と基準デバイスＱＢの主電極間電圧とを比較する比較手段（ＣＭＰ１）と、この比較手段（ＣＭＰ１）の出力に応じて、主デバイスＱＡ及び基準デバイスＱＢの制御電極に制御電圧を供給する制御電圧供給手段となる駆動回路１１１とを少なくとも具備している。ここで、第１と第２の半導体素子ＱＡ，ＱＢは、それぞれ第１及び第２主電極からなる主電極対をそれぞれ一組ずつ有する。「第１主電極領域」とは、ＩＧＢＴにおいてエミッタ領域又はコレクタ領域のいずれか一方、パワーＭＯＳＦＥＴやパワーＭＯＳＳＩＴ等のＩＧＦＥＴ（パワーＩＧＦＥＴ）においてはソース領域又はドレイン領域のいずれか一方を意味する。「第２主電極領域」とは、ＩＧＢＴにおいては上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方、パワーＩＧＦＥＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方を意味する。すなわち、第１主電極領域が、エミッタ領域であれば、第２主電極領域はコレクタ領域であり、第１主電極領域がソース領域であれば、第２主電極領域はドレイン領域である。また、「制御電極」とはＩＧＢＴ及びパワーＩＧＦＥＴのゲート電極を意味することは勿論である。主デバイスＱＡと同様な電流電圧特性を有する第２の半導体素子ＱＢについても、同様に「主電極」及び「制御電極」が定義される。
【００２２】
主デバイス（第１の半導体素子）としての温度センサー内蔵ＦＥＴＱＡは、たとえば、図１１に示すようなパワーデバイス（主ＦＥＴ）ＱＭ、このパワーデバイスＱＭの真のゲートに接続した抵抗ＲＧ、温度センサ１２１、温度センサ１２１にゲートを接続したＦＥＴＱ５１、このＦＥＴＱ５１の出力側に接続されたラッチ回路１２２およびラッチ回路１２２の出力側にゲートを接続した過熱遮断用ＦＥＴＱＳを具備した回路から構成されている。過熱遮断用ＦＥＴＱＳの出力側にパワーデバイスＱＭの真のゲートが接続されている。この温度センサー内蔵ＦＥＴＱＡの主ＦＥＴＱＭは、例えば、複数個のユニットセル（単位セル）が並列接続されたマルチ・チャネル構造のパワーデバイスを採用すればよい。そして、この温度センサー内蔵ＦＥＴＱＡの主ＦＥＴ（パワーデバイス）ＱＭに並列接続されるように、第２及び第３の半導体素子ＱＢ，ＱＣが、温度センサー内蔵ＦＥＴＱＡに隣接する位置に配置されている。この第２の半導体素子ＱＢには、温度センサ、ラッチ回路あるいは過熱遮断用ＦＥＴＱＳ等の基準デバイスを過熱遮断するための回路は必須ではない。第２の半導体素子ＱＢが、主デバイス（主ＦＥＴ）ＱＭと同一プロセスで、隣接位置に配置されているので、温度ドリフトやロット間の不均一性の影響による互いの電気的特性のバラツキを除去（削減）できる。第２の半導体素子ＱＢの電流容量が主ＦＥＴの電流容量よりも小さくなるように、第２の半導体素子ＱＢを構成する並列接続のユニットセル数を調整している。例えば、第２の半導体素子ＱＢのユニットセル数１に対して、主デバイス（主ＦＥＴ）ＱＭのユニットセル数を１０００となるように構成することにより、第２の半導体素子ＱＢと第１の半導体素子ＱＭのチャネル幅Ｗの比を１：１０００としている。また、温度センサ１２１は、第２の半導体素子ＱＢ及び第１の半導体素子ＱＭの上部に形成された層間絶縁膜の上部に堆積されたポリシリコン薄膜等で構成した複数個のダイオードが直列接続により構成され、温度センサ１２１をパワーデバイスＱＭのチャネル領域の近傍の位置に集積化している。パワーデバイスＱＭの温度が上昇するにつれて温度センサ１２１の４個のダイオードの順方向電圧降下が低下し、ＦＥＴＱ５１のゲート電位が“Ｌ”レベルとされる電位まで下がると、ＦＥＴＱ５１がオン状態からオフ状態に遷移する。これにより、ＦＥＴＱ５４のゲート電位が温度センサー内蔵ＦＥＴＱＡのゲート制御端子Ｇの電位にプルアップされ、ＦＥＴＱ５４がオフ状態からオン状態に遷移して、ラッチ回路１２２に“１”がラッチされることとなる。このとき、ラッチ回路１２２の出力が“Ｈ”レベルとなって過熱遮断用ＦＥＴＱＳがオフ状態からオン状態に遷移するので、パワーデバイスＱＭの真のゲートＴＧとソースＳ間が短絡されて、パワーデバイスＱＭがオン状態からオフ状態に遷移して、過熱遮断されることとなる。
【００２３】
電流振動型遮断機能付きスイッチング・デバイス１１０は、より具体的には、図２に示すように、第２の半導体素子ＱＢ、抵抗Ｒ１、Ｒ２、Ｒ５、Ｒ８、ＲＧ、Ｒｒ、ツェナーダイオードＺＤ１、ダイオードＤ１、比較手段としての比較器ＣＭＰ１、制御電圧供給手段としての駆動回路１１１を、主デバイス（第１の半導体素子）ＱＡと共に同一半導体基板（半導体チップ）１１０上にモノリシックに搭載している。図２において、ツェナーダイオードＺＤ１は温度センサー内蔵ＦＥＴＱＡのゲート端子Ｇとソース端子Ｓ間を１２Ｖに保って、パワーデバイスＱＡの真のゲートＴＧに過電圧が印加されようとした場合にこれをバイパスさせる機能を有する。更に半導体チップ１１０の外部には、抵抗Ｒ１０及びスイッチＳＷ１を備えている。また、抵抗Ｒｒが半導体チップ１１０の外部に設けられていてもよい。
【００２４】
制御電圧供給手段としての駆動回路１１１には、コレクタ側が電位ＶＰに接続されたソーストランジスタＱ５と、エミッタ側が接地電位（ＧＮＤ）に接続されたシンクトランジスタＱ６とを直列接続して備え、スイッチＳＷ１のオン／オフ切換えによる切換え信号に基づき、ソーストランジスタＱ５およびシンクトランジスタＱ６をオン・オフ制御して、主デバイス（温度センサー内蔵ＦＥＴ）ＱＡ及び基準デバイスＱＢの制御電極にこれらを駆動制御する信号を出力する。図２に示すＢＪＴの代わりにＭＯＳＦＥＴで駆動回路１１１を構成しても良い。例えば、ＣＭＯＳで、駆動回路１１１を構成することも可能である。ＭＯＳＦＥＴで駆動回路１１１を構成すれば、簡単なＭＯＳＦＥＴの製造プロセスでパワーＩＣ（電流振動型遮断機能付きスイッチング・デバイス）を製造することが可能となる。また、ＢＪＴで駆動回路１１１を構成すれば、ＢＩＭＯＳ製造プロセスでパワーＩＣを製造することができる。電源１０１の出力電圧ＶＢは、例えば１２Ｖで、チャージポンプの出力電圧ＶＰは、例えばＶＢ＋１０Ｖである。
【００２５】
主デバイス（第１の半導体素子）ＱＡの第１主電極（ドレイン電極）と第２の半導体素子ＱＢの第１主電極（ドレイン電極）とは互いに接続され共通電位に維持されている。さらに、第２の半導体素子ＱＢの第２主電極（ソース電極）には基準抵抗Ｒｒが接続されている。基準抵抗Ｒｒの抵抗値は、第２の半導体素子ＱＢと主デバイス（第１の半導体素子）ＱＭのチャネル幅Ｗの比に応じて選定すればよい。例えば、上述したように、第２の半導体素子ＱＢと主デバイス（主ＦＥＴ）ＱＡのチャネル幅Ｗの比を１：１０００とした場合は、負荷１０２の過負荷状態の抵抗値の１０００倍の値となるように設定しておけばよい。この基準抵抗Ｒｒの設定により、温度センサー内蔵ＦＥＴＱＡに異常動作の過負荷電流が流れたときと同じドレイン−ソース間電圧ＶＤＳを第２の半導体素子ＱＢに発生させることができる。
【００２６】
主デバイス（第１の半導体素子）ＱＡの第１主電極（ドレイン電極）と第２主電極（ソース電極）間には抵抗Ｒ１と抵抗Ｒ２との直列回路が接続されている。図２に示す比較器ＣＭＰ１の“＋”入力端子には、温度センサー内蔵ＦＥＴＱＡの主電極間電圧（ドレインＤ−ソースＳ間電圧）ＶＤＳを抵抗Ｒ１と抵抗Ｒ２とで分圧した電圧が抵抗Ｒ５を介して供給されている。また、比較器ＣＭＰ１の“−”入力端子には、ＦＥＴ（第２の半導体素子）ＱＢのソース電圧ＶＳが供給されている。“＋”端子電圧＞“−”端子電圧のときＣＭＰ１の出力は“Ｈ”レベルとなり、駆動回路１１１はゲートに電圧を供給し、逆の場合はＣＭＰ１の出力は“Ｌ”レベルとなってゲート駆動をオフする。なお、後述のように、比較器ＣＭＰ１は一定のヒステリシスを持っている。
【００２７】
図３は、本発明の実施形態に係るスイッチングデバイスで使用する電流振動型遮断機能付きスイッチング・デバイスの１チップ化の際の最小領域の配置図である。最小領域１１３は、図２の点線で囲まれた小さい方の領域１１３であり、ＦＥＴＱＡとＱＢを備えている。図２に示すようにＦＥＴＱＡとＱＢは、同一のトランジスタセル１１９で構成される。トランジスタセル１１９のゲート電極（図示省略）は、ＱＡであるＱＢであるに関係なくセル１１９同士で接続され図２の端子Ｔ９に引き出されている。ドレイン電極（図示省略）も、ＱＡであるＱＢであるに関係なくセル１１９同士で接続され図２の端子Ｔ６に引き出されている。ＱＡは、８０個のセル１１９で構成され、ＱＡを構成するセル１１９はソース電極１１８同士が接続されており、端子Ｔ７に引き出されている。ＱＢは、１個のセル１１９で構成され、このセル１１９のソース電極１１８は、端子Ｔ８とＴ１０に引き出されている。
【００２８】
図３では、ＱＢとＱＡのセルの数の比を１：８０としたが、例えばＱＢとＱＡのチャネル幅Ｗの比を１：１０００としたい場合は、セルの数の比を１：１０００にすればよく、具体的には、１００１個の整数倍１００１個とか４００４個のセルを格子状に配置すればよい。なお、図３の８１個のセル１１９は同一チップ上に近接して設けられることが好ましい。このことにより、同一製造装置で同時に処理できるので、処理毎に製造条件がばらついたとしても、同一チップ内のセル同士はばらついたなりの一定の条件で処理することができ、セル同士の構造は均一化できるからである。さらに、セル同士を近接して配置することにより、チップ内の配置場所によって生じる製造装置の処理むらがあっても、同一チップ内のセル同士はむらがあるなりの一定の条件で処理することができ、セル同士の構造は均一化できる。また、ＱＢ用のセル１１９として８１個のセル１１９の中央に配置されたセル１１９を用いている。これは、ＱＢ用のセル１１９としては、８１個のセル１１９の平均的な電気特性を有するセルを選択したいためで、電気特性の配置位置の依存性がチップの大きさ程度以上であれば、中央に平均的なセルが配置されるからである。
【００２９】
また、ＱＡをオンし電流を流すと対応する８０個のセル１１９に電流が流れ発熱する。各セルでの発熱量が等量であるとしても、四方をセル１１９で囲まれた中央部に位置するセル１１９と、外周部に位置するセル１１９とでは放熱の経路が異なるため温度差が生じる。この温度差によってセル１１９の電気特性に差が生じる。ＱＢ用のセル１１９はＱＡのセルと同じ温度で使用し同じ電気特性を得たいので、ＱＢ用のセル１１９は温度が低下する外周部に配置されるべきではない。なお、ＱＢ用のセル１１９にもＱＡ用のセル１１９に流れる電流とほぼ等しい電流が流れるので、発熱量はＱＡ用のセルとほぼ等しい。微少電流検出素子としての動作では電流が小さいから発熱の問題は無い。
【００３０】
図４は本発明の実施の形態に係るスイッチングデバイスで使用するリーク電流が検出可能な微少電流検出の機能を付加した電流振動型遮断機能付きスイッチング・デバイス１１４の回路構成図である。図２に比較し、第２リファレンスＦＥＴＱＣ、コンパレータＣＭＰ２と第２基準抵抗Ｒｒ２が付加され、微少電流検出の機能を実現する回路が構成されている。抵抗Ｒｒ２の抵抗値は、主デバイスＱＡにリーク電流判定値に相当する電流が流れるときの負荷抵抗値にチャネル幅Ｗの比を乗じた値とする。例えば、電源電圧１２Ｖの時６０ｍＡをリーク電流判定値とすれば、このときの負荷抵抗値は２００Ωとなるので、チャネル幅比１：１０００の場合、抵抗Ｒｒ２は２００ＫΩとなる。ＱＣのドレイン及びゲートはそれぞれＱＡのドレイン及びゲートに接続され、ＱＣのソースは抵抗Ｒｒ２の一方の端子に接続され、抵抗Ｒｒ２の他の端子は接地されている。ＣＭＰ２の＋の入力端子にはＱＡのソース電圧が印可され、−の端子にはＱＣのソース電圧が印可される。そして、−端子に印可される電圧より＋端子の印可される電圧の方が大きいときは出力はハイレベルとなり、このことは、ＱＡにおける電圧降下が小さく、検出しようとする微少電流（例えばリーク電流）が判定値以下であることを示すことになる。逆に、−端子に印可される電圧より＋端子の印可される電圧の方が小さいときは出力はロウレベルとなり、このことは、ＱＡにおける電圧降下が大きく、検出しようとする微少電流が判定値以上であることを示すことになる。このことは、抵抗Ｒｒ２の抵抗値を大きくすることにより、ＱＣでの電圧降下を小さくできるので微少電流の判定値を小さくすることができ、リーク電流の検出感度をあげることができる。なお、図４の点線で囲った部分１１０ｆはアナログ集積化されるチップの部分を示す。
【００３１】
図４のＱＡとＱＣが、本発明の実施形態に係るスイッチングデバイスで使用するリーク電流が検出可能な微少電流検出の機能を付加した電流振動型遮断機能付きスイッチング・デバイスの１チップ化の際に搭載される必須の素子である。ＱＡとＱＣのチップ上の配置は、図３のＱＢをＱＣに書き換えた図である。すなわち、ＱＡとＱＣも、同一のトランジスタセル１１９で構成され、セル１１９同士間も図３と同様に接続される。ここで、微少電流（リーク電流）と微少電流判定値の差△ＩＤ、ＱＡのオン抵抗Ｒｏｎより、ＣＭＰ２は△ＩＤ×Ｒｏｎを検出しているのである。これより、△ＩＤが同じでもＲｏｎが大きいほど発生電圧は大きくなり、微少電流検出精度は向上する。Ｒｏｎを大きくするには、ＱＡとして使用されるセル１１９の数を減らしたり、セル１１９のオン抵抗を大きくするためにチャネル長を長くしたり不純物濃度を下げて半導体基板の抵抗を大きくしたりすればよい。そして、図１のように構成すれば、微少電流検出素子は電力供給を必要としないから、Ｒｏｎの値を大きくすることができるので、微少電流の検出精度を上げることができる。
【００３２】
図４において、ＺＤ１は温度センサ内蔵スイッチング素子ＱＡ（図１２に詳述）のゲート端子Ｇとソース端子Ｓ間を１２Ｖに保って、スイッチング素子ＱＡに集積化された主ＭＯＳトランジスタＱＭの真のゲートＴＧに過電圧が印加されようとした場合にこれをバイパスさせるツェナーダイオードである。
【００３３】
図５は、電流振動型遮断機能付きスイッチング・デバイスの主デバイス（第１の半導体素子）ＱＡに着目した、概念的な等価回路図である。主デバイス（第１の半導体素子）としての温度センサー内蔵ＦＥＴＱＡの等価回路を、等価電流源ｇｍ・ｖｉ、ドレイン抵抗ｒｄ、ゲート・ソース間容量ＣＧＳ、ゲート・ドレイン間容量ＣＧＤ及びドレイン・ソース間容量ＣＤＳを用いて簡略化して示している。この温度センサー内蔵ＦＥＴＱＡの等価回路を使用した場合、電源１０１から負荷１０２への電力供給経路は、図５に示すような回路として表される。負荷１０２には電力供給経路の配線インダクタンスＬＵと配線抵抗ＲＵとを含む。
【００３４】
図６には、このような電力供給経路の一部を成す温度センサー内蔵ＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳのオフ状態からオン状態へ遷移する際の立ち下がり電圧特性を、負荷１０２が短絡の場合、基準負荷（通常動作）の場合、負荷１０２が抵抗１ＫΩの場合について示す過渡応答カーブである。立ち下がり特性は、電流振動型遮断機能付きスイッチング・デバイスを含めた電力供給経路全体のインピーダンス、例えば、経路が持つ配線インダクタンス、配線抵抗に応じた過渡応答をする。
【００３５】
先ず、図５の負荷１０２の抵抗が１ＫΩのときのドレイン−ソース間電圧ＶＤＳの変化について、次のように考察できる。つまり、この測定で用いた温度センサー内蔵ＦＥＴＱＡ（日立製の「ＨＡＦ２００１」）の特性により、ドレイン電流ＩＤ＝１２ｍＡにおいて、真のゲート−ソース間電圧ＶＴＧＳは、ほぼしきい値電圧１．６Ｖに維持される。そして、駆動回路１１１による温度センサー内蔵ＦＥＴＱＡの真のゲートＴＧへの充電は継続されるから、このまま行くと真のゲート−ソース間電圧ＶＴＧＳは上昇して行ってしまうが、ドレイン−ソース間電圧ＶＤＳが低下して、真のゲート−ドレイン間の容量値ＣＧＤを増大させるので、真のゲート−ソース間電圧ＶＴＧＳに達する電荷を吸収してしまうことになる。即ち、ドレイン−ソース間電圧ＶＤＳは真のゲート−ソース間電圧ＶＴＧＳに達した電荷が電位上昇を生じさせないだけの容量を発生させ、真のゲート−ソース間電圧ＶＴＧＳは約１．６Ｖに維持される。つまり、温度センサー内蔵ＦＥＴＱＡがオン状態に遷移した後の各経過時点で、駆動回路１１１によってゲートＧに送られる充電電荷を吸収し、真のゲートＴＧの電圧ＶＴＧＳを一定に保つようなドレイン−ソース間電圧ＶＤＳとなる。
【００３６】
即ち、負荷抵抗が１ＫΩより小さい負荷Ｒに対応するドレイン−ソース間電圧ＶＤＳの図６の負荷抵抗＝１ＫΩの時の曲線からの差をΔＶＤＳＧＡＰとし、その時点における負荷Ｒに対応する真のゲート−ソース間電圧をＶＴＧＳＲとすると、式（７）のＱＧＤ分の電荷を真のゲート−ソース間電圧ＶＴＧＳＲから引き去れば、真のゲート−ソース間電圧ＶＴＧＳＲは１．６Ｖになることを意味する。
【００３７】
【数１】
0003628576.tif 000002
換言すれば、真のゲート−ソース間電圧ＶＴＧＳは１．６Ｖからこの電荷ＱＧＤ分だけ電位が上昇していることを意味する。このことを式で示せば次式となる。
【００３８】
【数２】
0003628576.tif 000003
これより次式（１）が得られる。
【００３９】
0003628576.tif 000004
即ち、ΔＶＤＳＧＡＰは（ＶＴＧＳＲ−１．６Ｖ）に比例する。なお、ドレイン電流ＩＤがゼロの時は真のゲートを充電する回路およびミラー容量だけでドレイン−ソース間電圧ＶＤＳの曲線は決まるが、ドレイン電流ＩＤが流れると、回路全体のインダクタンスＬＣにより逆起電力が発生し、負荷抵抗が増大したと同じ効果を与える。従って、電流ＩＤが変化しているときはインダクタンス等価抵抗が発生し、デッドショートのように負荷の純抵抗値が非常に小さくなっても負荷の等価抵抗値は回路インダクタンスで決まる一定値以下には下がらず、ドレイン電流ＩＤの立ち上がり勾配は一定値に収斂し、したがって真のゲート−ソース間電圧ＶＴＧＳの曲線も収れんすることとなる。
【００４０】
本発明の実施の形態に係る電流振動型遮断機能付きスイッチング・デバイスの第２の半導体素子（ＦＥＴ）ＱＢと主デバイス（主ＦＥＴ）ＱＡのチャネル幅Ｗの比を１：１０００とした場合は、温度センサー内蔵ＦＥＴＱＡのドレイン電流としてＩＤＱＡ＝５Ａ、ＦＥＴＱＢのドレイン電流としてＩＤＱＢ＝５ｍＡがそれぞれ流れているときは、温度センサー内蔵ＦＥＴＱＡおよびＦＥＴＱＢのそれぞれのドレイン−ソース間電圧ＶＤＳと真のゲート−ソース間電圧ＶＴＧＳは一致する。即ち、ＶＤＳＡ＝ＶＤＳＢ、ＶＴＧＳＡ＝ＶＴＧＳＢとなる。ここで、ＶＤＳＡ，ＶＤＳＢはそれぞれ温度センサー内蔵ＦＥＴＱＡ，ＦＥＴＱＢのドレイン−ソース間電圧であり、ＶＴＧＳＡ，ＶＴＧＳＢはそれぞれ温度センサー内蔵ＦＥＴＱＡ，ＦＥＴＱＢの真のゲート−ソース間電圧である。
【００４１】
したがって、ＦＥＴＱＢが完全にオン状態に遷移しているときは、第１の基準抵抗Ｒｒ１の両端にほぼ電源電圧ＶＢが印加されるから、温度センサー内蔵ＦＥＴＱＡに接続する５Ａの負荷に等価なＦＥＴＱＢの負荷として、第１の基準抵抗Ｒｒ１の抵抗値は、Ｒｒ１＝１２Ｖ／５ｍＡ＝２．４ＫΩとして決定される。
【００４２】
次に、３極間特性領域における本発明の実施の形態に係る電流振動型遮断機能付きスイッチング・デバイスの動作について説明する。温度センサー内蔵ＦＥＴ（第１の半導体素子）ＱＡがオン状態に遷移すると、ドレイン電流ＩＤＱＡは回路抵抗で決まる最終負荷電流値を目指して立ち上がって行く。また、温度センサー内蔵ＦＥＴＱＡの真のゲート−ソース間電圧ＶＴＧＳＡは、ドレイン電流ＩＤＱＡで決まる値を取り、ドレイン−ソース間電圧ＶＤＳＡの低下によるコンデンサ容量ＣＧＤのミラー効果でブレーキをかけられながら、これも立ち上がっていく。さらに、ＦＥＴ（第２の半導体素子）ＱＢはＱＡが決めるゲート電圧に従ってＲｒを負荷抵抗とするソースフォロアとして動作する。
【００４３】
また、温度センサー内蔵ＦＥＴ（第１の半導体素子）ＱＡの真のゲート−ソース間電圧ＶＴＧＳＡはドレイン電流ＩＤＱＡの増加に応じて大きくなって行く。ＶＤＳＡ＝ＶＴＧＳＡ＋ＶＴＧＤ、ＶＤＳＢ＝ＶＴＧＳＢ＋ＶＴＧＤの関係にあるから、ＶＤＳＡ−ＶＤＳＢ＝ＶＴＧＳＡ−ＶＴＧＳＢ＝（ＩＤＱＡ−ｎ×ＩＤＱＢ）／Ｇｍとなる。従って、ドレイン−ソース間電圧の差ＶＤＳＡ−ＶＤＳＢを検出することにより、ドレイン電流の差（ＩＤＱＡ−ｎ×ＩＤＱＢ）を得る事ができる。但し、ＧｍはＱＡの伝達コンダクタンス、ｎはＱＡ、ＱＢはチャネル幅比である。
【００４４】
ＦＥＴ（第２の半導体素子）ＱＢのドレイン−ソース間電圧ＶＤＳＢは比較器ＣＭＰ１に直接入力され、温度センサー内蔵ＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡはＲ１と抵抗Ｒ２で分圧した値が比較器ＣＭＰ１に入力される。即ち、可変抵抗ＲＶについて考慮に入れないものとすれば、
Ｖ＋＝ＶＤＳＡ×Ｒ１／（Ｒ１＋Ｒ２）  ・・・・・（２）
が比較器ＣＭＰ１の“＋”入力端子に入力されることになる。負荷側が正常状態の場合はＲｒ／ｎ＜負荷抵抗Ｒとなって、Ｖ＋＜ＶＤＳＢとなり、ＱＡはオンを続ける。負荷側が過負荷になるとＲｒ／ｎ＞Ｒになり、更にＶ＋＞ＶＤＳＢとなるとオーミック領域でＱＡはオフする。ＱＡ、ＱＢのソース電位をＶＳＡ、ＶＳＢとすると、ＱＡがオフ後、ＶＳＡ、ＶＳＢの電位はＧＮＤに向かって低下して行くので、ＶＤＳＡ、ＶＤＳＢとも増加する。ＶＳＡ、ＶＳＢがＧＮＤ電位に至る前に、Ｖ＋＜ＶＤＳＢの条件が成立して、再びＱＡはオンする。温度センサー内蔵ＦＥＴＱＡがオン状態に遷移した直後はピンチオフ領域にあり、その後オーミック領域に向かってオン状態を続けていき、Ｖ＋＞ＶＤＳＢになるとオフする。これがオン／オフ動作の１サイクルである。一端オフするとオフ状態を維持し、逆に一端オンするとオン状態を維持するのは負荷側回路のインダクタンスによる。負荷側回路のインダクタンスは電流が変化するときは抵抗と等価な働きをする。電流が減少しているときはインダクタンス等価抵抗の符号はマイナスとなって、負荷側抵抗を減少させ、電流が増加するときはインダクタンス等価抵抗の符号がプラスになり、負荷側の抵抗を増加させる。このために一端ＱＡがオン、又はオフするとその状態を維持することになる。基準回路のＱＢ側はＲｒがＲよりｎ倍大きいので、インダクタンス効果は無視できるほど小さく、ＱＢ側回路は純抵抗回路として動作すると考えてよい。
【００４５】
なお、比較器ＣＭＰ１では、ダイオードＤ１と抵抗Ｒ５でヒステリシスが形成されている。温度センサー内蔵ＦＥＴＱＡがオフ状態に遷移したとき、駆動回路１１１のシンクトランジスタＱ６によりゲート電位は接地され、ダイオードＤ１のカソード側電位は、ＶＳＡ−０．７Ｖ（ツェナーダイオードＺＤ１の順方向電圧）になるので、ダイオードＤ１が導通する。この結果、抵抗Ｒ１→抵抗Ｒ５→ダイオードＤ１の経路で電流が流れ、比較器ＣＭＰ１の“＋”入力端子の信号Ｖ＋は、駆動回路１１１がオン制御しているときの上述（２）式の値より大きくなる。したがって、オフ状態に遷移した直後より小さい、特定のドレイン−ソース間電圧の差ＶＤＳＡ−ＶＤＳＢまで温度センサー内蔵ＦＥＴＱＡはオフ状態を維持するが、その後、更にＶＤＳＡが大きくなることにより入力端子の信号Ｖ＋がＶＤＳＢより小さくなり、比較器ＣＭＰ１の出力は“Ｌ”レベルから“Ｈ”レベルに変化する。従って、温度センサー内蔵ＦＥＴＱＡは再びオン状態に遷移させられることとなる。なお、ヒステリシス特性の付け方にはいろいろな方法があるが、これはその一例である。
【００４６】
温度センサー内蔵ＦＥＴＱＡがオフ状態に遷移するときのドレイン−ソース間電圧ＶＤＳＡをしきい値ＶＤＳＡｔｈとすると、次式が成立する。
【００４７】
ＶＤＳＡｔｈ−ＶＤＳＢ＝Ｒ２／Ｒ１×ＶＤＳＢ    ・・・・・（３）
３極管特性領域における過電流判定値は（３）式で決まることになる。
【００４８】
次に、５極間特性領域における動作について説明する。配線が正常な状態で、温度センサー内蔵ＦＥＴＱＡがオン状態に遷移すると、温度センサー内蔵ＦＥＴＱＡは連続的にオン状態を維持することとなる。このため、真のゲート−ソース間電圧ＶＴＧＳＡ、ＶＴＧＳＢがピンチオフ電圧を超えた後は、温度センサー内蔵ＦＥＴＱＡ，ＦＥＴＱＢ，ＦＥＴＱＣとも５極間特性領域で動作する。日立製の「ＨＡＦ２００１」の場合、オン抵抗はゲート−ソース間電圧ＶＴＧＳＡ＝１０Ｖのとき、ＲＤＳ（ＯＮ）＝３０ｍΩであるので、次式となる。
【００４９】
【数３】
0003628576.tif 000005
また、配線の短絡等でドレイン電流ＩＤＱＡが増加すると式（６）の値が大きくなり、過電流判定値を超えると温度センサー内蔵ＦＥＴ（第１の半導体素子）ＱＡをオフ状態に遷移させる。この場合、ピンチオフ点を経由して、上記の３極間特性領域での動作状態を経て、オフ状態へ遷移する。そして、図４に示したダイオードＤ１と抵抗Ｒ５とによるヒステリシスにより、一定時間経過後に、比較器ＣＭＰ１の“＋”入力端子の信号Ｖ＋がＶＤＳＢより小さくなり、比較器ＣＭＰ１の出力は“Ｌ”レベルから“Ｈ”レベルに変化して、温度センサー内蔵ＦＥＴＱＡを再びオン状態に遷移させることとなる。こうして、温度センサー内蔵ＦＥＴＱＡはオン状態およびオフ状態への遷移を繰り返して、最終的に過熱遮断に至る。なお、過熱遮断に至る前に、配線が正常に復帰すれば（間欠的短絡故障の例）、温度センサー内蔵ＦＥＴＱＡは連続的にオン状態を維持するようになる。
【００５０】
図７（ａ）は電流振動型遮断機能付きスイッチング・デバイスドレイン電流ＩＤを、図７（ｂ）は対応するドレイン−ソース間電圧ＶＤＳをそれぞれ示す。図中、▲２▼は通常動作の場合、▲３▼は過負荷の場合である。過負荷状態が発生している場合（図中▲３▼）には、上述のように温度センサー内蔵ＦＥＴ（第１の半導体素子）ＱＡのオン／オフ動作が繰り返し行って、ドレイン電流ＩＤを大きく変動させ、温度センサー内蔵ＦＥＴＱＡの周期的な発熱作用によって、温度センサー内蔵ＦＥＴＱＡの過熱遮断を速めている。
【００５１】
【発明の効果】
以上説明したように、本発明のスイッチングデバイスによれば、電流検出を行うために電力の供給経路に直接接続されるシャント抵抗を不要として、リーク電流等の微少電流を精度よく検出でき、さらに、装置の熱損失を抑え、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流に対しても高速応答を可能とし、集積化が容易で安価な半導体スイッチングデバイスを提供することができる。
【００５２】
本発明によれば、負荷がオフ状態にある時、他の電力供給素子をオフにしても流れるリーク電流の検出が可能になり、リーク電流の増加の監視が容易にできるようになる。
【００５３】
特に半導体スイッチのオン／オフ制御をモノリシックに集積化した場合はマイコンも不要であるため、チップ面積を縮小できるとともに、装置コストを大幅に削減することができる。
【００５４】
また、本発明によれば、本実施形態と同様に、ドレイン−ソース間電圧ＶＤＳの特性の変化を利用するものの所定タイミングで所定しきい値との比較を行って過電流検出を行う他の手法と比較して、コンデンサや複数の抵抗といった部品が不要になるので、該部品のバラツキによる検出誤差がより低減できるとともに、チップに対する外付けコンデンサも不要であることから、実装スペースおよび装置コストをより削減することができる。
【００５５】
また、本発明によれば、第２半導体スイッチの電流容量が半導体スイッチの電流容量よりも小さくなるように設定し、負荷および第２負荷の抵抗値比が半導体スイッチおよび第２半導体スイッチの電流容量比にほぼ逆比例するように設定することとしたので、第２半導体スイッチおよび第２負荷を持つ基準電圧生成手段の回路構成を小型化でき、実装スペースを縮小できるとともに、装置コストを削減できる。
【００５６】
また、本発明によれば、半導体スイッチが過熱した場合に該半導体スイッチをオフ制御して保護する過熱保護手段（過熱保護ステップ）を備え、ある程度の短絡抵抗を持つ不完全短絡が発生したとき、制御手段（制御ステップ、即ちオフ制御ステップおよびオン制御ステップ）により、半導体スイッチのオン／オフ制御を繰り返し行って電流を大きく変動させ、半導体スイッチの周期的な発熱作用によって過熱保護手段（過熱保護ステップ）による半導体スイッチの遮断を速めることはできるので、不完全短絡発生時の異常電流に対して高速な応答を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る微少電流検出装置の回路構成図である。
【図２】本発明の実施形態に係る微少電流検出装置で使用する電流振動型遮断機能付きスイッチング・デバイスの回路構成図である。
【図３】本発明の実施形態に係る微少電流検出装置で使用する電流振動型遮断機能付きスイッチング・デバイスの１チップ化の際の最小領域の配置図である。
【図４】本発明の実施形態に係る微少電流検出装置で使用する微少電流検出用の電流振動型遮断機能付きスイッチング・デバイスの回路構成図である。
【図５】本発明の実施の形態に係る微少電流検出装置で使用する電流振動型遮断機能付きスイッチング・デバイスの主デバイス（第１の半導体素子）に着目した概念的等価回路図である。
【図６】本発明の実施の形態に係る微少電流検出装置で使用する電流振動型遮断機能付きスイッチング・デバイスが利用する原理を説明する説明図であり、オフ状態からオン状態への遷移時のドレイン−ソース間電圧の立ち下がり特性の説明図である。
【図７】図７（ａ）は、本発明の実施の形態に係る微少電流検出装置で使用する電流振動型遮断機能付きスイッチング・デバイスにおける、主デバイス（第１の半導体素子）のドレイン電流の過渡応答特性を、図７（ｂ）は、対応するドレイン−ソース間電圧の過渡応答特性を示す説明図である。
【図８】従来の半導体スイッチの回路構成図である。
【図９】温度センサー内蔵ＦＥＴの回路構成図である。
【符号の説明】
１０１  電源
１０２  負荷
１１０、１１０ａ、１１０ｂ、１１０ｃ  電流振動型遮断機能付きスイッチングデバイス（半導体チップ）
１１３  １チップ化の最小領域
１１４  微少電流検出用の電流振動型遮断機能付きスイッチングデバイス
１１１  駆動回路（制御手段）
１１８  ソース電極
１１９  トランジスタセル
１２１  温度センサ
１２２  ラッチ回路
３０１  過電流検出部
ＣＭＰ１  比較器
Ｄ１，Ｄ５１  ダイオード
ＱＡ，ＱＦ  温度センサー内蔵ＦＥＴ（第１の半導体素子）
ＱＢ  ＦＥＴ（第２の半導体スイッチ）
Ｑ５、Ｑ６、Ｑ１１、Ｑ１２  ｎｐｎ型ＢＪＴ
ＲＧ  内部抵抗
Ｒ１，Ｒ２，Ｒ５，Ｒ８、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ５１〜Ｒ５５，Ｒ９１，Ｒ９２，Ｒ４１３  抵抗
Ｒｒ  基準抵抗
Ｒｒ２  微少電流検出用の基準抵抗
ＺＤ１、ＺＤ２２  ツェナーダイオード
【図１】
0003628576.tif 000006
【図２】
0003628576.tif 000007
【図３】
0003628576.tif 000008
【図４】
0003628576.tif 000009
【図５】
0003628576.tif 000010
【図６】
0003628576.tif 000011
【図７】
0003628576.tif 000012
【図８】
0003628576.tif 000013
【図９】
0003628576.tif 000014