(57)【特許請求の範囲】
【請求項１】
パルス信号を増幅するパルス増幅回路の出力側に接続され所定電位でパルス信号出力の電位をクランプするクランプ回路と、このクランプ回路の出力を微分する微分回路と、この微分回路の出力を増幅する負帰還用増幅器とから成り、この負帰還用増幅器の出力を上記パルス増幅回路の入力側に接続し、上記パルス増幅回路のパルス信号出力をその入力側に負帰還させ、上記クランプ回路のクランプ電位に上記微分回路のコンデンサが充電され、上記パルス増幅回路の出力が下がって、上記クランプ電位以下となると、上記微分回路のコンデンサの電荷が放電され、上記負帰還用増幅器の入力に電位が発生し、上記パルス信号の波形の角部分を均す方向に上記負帰還用増幅器が作動し、上記パルス増幅回路のパルス信号出力の波形の角部分での振動を抑えることを特徴とするリンギング矯正回路。
【請求項２】
上記クランプ回路は、上記パルス増幅回路のパルス出力波形の角部分の電位に対して所定幅のクランプ電位に設定され、このクランプ電位に対応して上記微分回路及び負帰還用増幅器により上記パルス出力波形の角部分を均して振動を抑えることを特徴とする請求項１記載のリンギング矯正回路。
【請求項３】
パルス増幅回路の出力と入力間で、そのパルス信号の４箇所の角部分の何れに対しても設けることが可能なものであることを特徴とする請求項１または２記載のリンギング矯正回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、スイッチング電源装置等に使用されるＤ級増幅器のパルス波形のリンギングを除去するリンギング矯正回路に関する。
【０００２】
【従来の技術】
従来、例えば図１２に示すような回路構成のＤ級増幅器２は、その入力であるパルス信号源４と、出力側に設けられた整流回路６，平滑回路７とを備えた回路構成で使用される。このＤ級増幅器２は、パルス信号源４の出力がゲートに接続されたＦＥＴ８と、ＦＥＴ８の電源側に直列に接続されたパルストランス９とを備える。そして、パルス信号源４からの入力信号をパルストランス９で大電力パルスに変換し、その出力が整流回路６に接続され、平滑回路７で平滑化して直流を得るものである。
【０００３】
【発明が解決しようとする課題】
上記従来の技術の場合、図１３に示すように、パルス信号源４の出力ＶinがＦＥＴ８のゲートに入力されると、ＦＥＴ８の出力であるＶdsやパルストランス９の入力信号であるＶｔの波形の角部にも、高周波のノイズであるリンギング現象３が生じる。さらに、パルストランス９の出力Ｖsや整流回路６の出力Ｖdの一部の角にもリンギング現象３が生じるという問題があった。
【０００４】
そこで従来、このリンギングの振動成分を抑えるために、各パルス出力を生じさせる箇所の回路中に、振動成分を吸収するスナバ回路や高周波振動波成分を吸収するフェライトビーズを設けたりしていた。また、ＦＥＴ８の入力信号をなまらせ、電圧や電流のパルス出力波形の立ち上がり、立ち下がりの速度を小さくして、高周波成分を抑えるなどの方法が採られていた。
【０００５】
しかしながら、スナバ回路等を設ける場合、パルス出力が伝わる回路網の全てに必要となり、回路構成が複雑になるという問題があった。特に、トランスタップを多くした多出力電源装置や、パルス出力ラインが複雑な回路構成の場合、スナバ回路の数も多くなり、ますます回路が複雑且つ大きなものとなってしまうものであった。また、ＦＥＴ自身の出力の立ち上がりや立ち下がりをなまらせる方法では、スイッチ電圧・電流のクロス損失が増加し、パルス増幅器の効率が低下する問題もあった。
【０００６】
本発明は、上記従来の技術に鑑みてなされたもので、簡単な構成で、パルス信号出力に生じるリンギングを効果的に抑えることができるリンギング矯正回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明は、パルス信号を増幅するパルス増幅回路の出力側に接続され所定電位でパルス信号出力の電位をクランプするクランプ回路と、このクランプ回路の出力を微分する微分回路と、この微分回路の出力を増幅する負帰還用増幅器とから成り、この負帰還用増幅器の出力を上記パルス増幅回路の入力側に接続し、上記パルス信号出力をその入力側に負帰還させるリンギング矯正回路である。クランプ回路は、上記パルス増幅回路のパルス出力波形の角部分の電位に対して所定幅のクランプ電位に設定され、このクランプ電位に対応して上記微分回路及び負帰還用増幅器により上記パルス出力波形の角部分を均して振動を抑えるものである。
【０００８】
このリンギング矯正回路は、パルス増幅回路の出力と入力間で、そのパルス信号の４箇所の角部分の何れに対応した箇所の回路部分にも設けることが可能なものである。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図１〜図４は、この発明の第一実施形態を示すもので、この実施形態のリンギング矯正回路１０は、パルス信号源１４から出力されたパルス信号を増幅するパルス増幅回路であるＤ級増幅器１２の出力側に接続されたクランプ回路１６と、このクランプ回路１６の出力を微分する微分回路１８と、この微分回路１８の出力を増幅する負帰還用増幅器２０とから構成されている。そして、負帰還用増幅器２０の出力は、Ｄ級増幅器１２の入力側に、ダイオードＤ１，抵抗Ｒ３を介して帰還される。ここで、ダイオードＤ１は、カソード側が負帰還用増幅器２０の出力に接続されている。Ｄ級増幅器１２は、ＦＥＴ２２とこれに接続されたパルストランス２４により構成されている。
【００１０】
このリンギング矯正回路１０の動作は、図３，図４に示すように、パルス信号源１４からＤ級増幅器１２のＦＥＴ２２のゲートに入力したパルス信号Ｖｇに対して、リンギング矯正回路１０によりＦＥＴ２２の出力Ｖdsからの負帰還がかけられ、ＦＥＴ２２の出力Ｖdsのパルス波形の角部での高周波ノイズ成分が抑えられ、パルストランス２４の出力Ｖｓのパルス出力波形の角部のリンギングを防止している。
【００１１】
ここで、リンギング矯正回路１０は、Ｄ級増幅器１２がＯＮするタイミングにおいては、クランプ回路１６がクランプ電位Ｖbに設定され、微分回路１８のコンデンサＣはクランプ電位Ｖｂで充電されている。そして、Ｄ級増幅器１２の出力Ｖdsが下がって、クランプ電位Ｖｂ以下となると、微分回路１８のコンデンサＣの電荷が、抵抗Ｒ２、ＦＥＴ２２のソース−ドレイン間、抵抗Ｒ１を介して放電される。その結果、負帰還用増幅器２０の入力には抵抗Ｒ１による電位が発生し、入力パルス信号Ｖｇの波形の角部分を均す方向に負帰還用増幅器２０が作動し、出力Ｖdsのパルス波形の角部分での振動を吸収し抑える。このパルス波形の角部を均す期間は、コンデンサＣによる微分時間により定まる。
【００１２】
そして、このパルストランス２４により大電力パルスに変換された出力Ｖｓは、整流回路６により整流され、図示しない平滑回路で平滑化して直流を得る。
【００１３】
この実施形態のリンギング矯正回路１０は、パルス波形の必要な箇所のみのリンギングを抑え、スナバ回路や高周波ノイズ対策用の部品も不要となり、スナバ回路等による発熱箇所も減らすことができる。特に、多出力電源装置や、パルス回路網が複雑な装置には、パルス信号の上流側でこのリンギング矯正回路１０を設けることにより下流側での対策を不要とし、回路の簡素化にも寄与する。さらに、パルス波形を抑制し均す部分は、パルス波形の立ち上がり立ち下がり時の角部分だけなので、電圧または電流の出力波形全体において、その時間に対する変化量を小さくして波形をなまらせる従来の方法と比較して、ＦＥＴ２２のクロス損失を少なくすることができ、増幅器の効率も上がるものである。
【００１４】
次にこの発明の第二実施形態について、図５を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２がＯＮからＯＦＦになるタイミングで、負帰還をかけるものである。この実施形態では、負帰還用増幅器２０の出力がダイオードＤ１、抵抗Ｒ３を介して、ＦＥＴ２２のゲートに接続されている。ここでは、上記実施形態とは逆にダイオードＤ１のアノード側に負帰還用増幅器２０の出力が接続されている。
【００１５】
この実施形態によっても、上記実施形態と同様の作用効果を奏するものである。
【００１６】
次にこの発明の第三実施形態について、図６を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２がＯＦＦになった終了点であるリセット電圧ＶＬの頂上のパルス波形の角部において、負帰還をかけるものである。この実施形態では、リンギング矯正回路１０は、パルストランス２４の１次側にダイオードＤ２とともに設けられ、負帰還用増幅器２０の出力が、ダイオードＤ１のアノード側に接続され、抵抗Ｒ３を介してＦＥＴ２２のゲートに接続されている。さらに、リンギング矯正回路１０及びダイオードＤ２には、リセット電圧保持用コンデンサＣｒが直列に接続されている。
【００１７】
この実施形態では、リセット電圧が上昇してリセット電圧保持用コンデンサＣｒの電位近くになると、ダイオードＤ２の逆電圧がクランプ電圧Ｖｂ以下となる。すると、微分回路１８のコンデンサＣに充電された電荷が、抵抗Ｒ１、ダイオードＤ２、抵抗Ｒ２を経て流れ、負帰還用増幅器２０が作動して、ＦＥＴ２２の入力に負帰還がかかる。これにより、リセット電圧ＶＬの頂上でのパルス波形の角部で高周波ノイズ成分が抑えられ、リンギングが防止される。
【００１８】
次にこの発明の第四実施形態について、図７を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２のリセット終了時点のパルス波形の角部において、負帰還をかけるものである。この実施形態では、リンギング矯正回路１０は、パルストランス２４の１次側にダイオードＤ２とともに設けられ、負帰還用増幅器２０の出力が、ダイオードＤ１のカソード側に接続され、抵抗Ｒ３を介してＦＥＴ２２のゲートに接続されている。リンギング矯正回路１０及びダイオードＤ２には、リセット電圧保持用コンデンサＣｒが直列に接続されている。
【００１９】
この実施形態では、リセット電圧が下がり始めるとダイオードＤ２の逆電圧が発生し始め、抵抗Ｒ１、コンデンサＣ、抵抗Ｒ２を経て電流が流れ、負帰還用増幅器２０が作動して、ＦＥＴ２２の入力に負帰還がかかる。これにより、リセット終了時のパルス波形の角部での高周波ノイズ成分が抑えられ、リンギングが防止される。
【００２０】
次にこの発明の第五実施形態について、図８を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２がＯＦＦ状態からＯＮになるタイミングで、パルストランス２４のコイル両端電位が発生し始めたときに負帰還をかけるものである。この実施形態では、リンギング矯正回路１０は、パルストランス２４の１次側に設けられ、負帰還用増幅器２０の出力が、ダイオードＤ１のカソード側に接続され、抵抗Ｒ３を介してＦＥＴ２２のゲートに接続されている。
【００２１】
この実施形態では、ＦＥＴ２２がＯＮし始めパルストランス２４のコイル電圧ＶＬが発生し始めると、抵抗Ｒ１、コンデンサＣ、抵抗Ｒ２を通して電流が流れ、負帰還用増幅器２０が作動して、ＦＥＴ２２の入力に負帰還がかかる。これにより、Ｄ級増幅器１２のパルス波形のＯＮタイミングの角部での高周波ノイズ成分が抑えられ、リンギングが防止される。
【００２２】
次にこの発明の第六実施形態について、図9を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２がＯＦＦ状態となりパルストランス２４のコイル両端電位が０となる時に負帰還をかけるものである。この実施形態では、リンギング矯正回路１０は、パルストランス２４の１次側に設けられ、負帰還用増幅器２０の出力が、ダイオードＤ１のアノード側に接続され、抵抗Ｒ３を介してＦＥＴ２２のゲートに接続されている。
【００２３】
この実施形態では、コンデンサＣがクランプ電圧Ｖｂに充電されている。そして、パルストランス２４のコイル電位ＶＬがクランプ電圧Ｖｂ以下になると、コンデンサＣ、抵抗Ｒ１、パルストランス２４のコイル、抵抗Ｒ２を通して電流が流れ、負帰還用増幅器２０が作動して入力電圧Ｖｇを上げ、ＦＥＴ２２の入力に負帰還がかかる。これにより、Ｄ級増幅器１２のパルス波形のＯＦＦタイミングの角部での高周波ノイズ成分が抑えられ、リンギングが防止される。
【００２４】
次にこの発明の第七実施形態について、図１０を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、昇圧コンバータ回路３０に設けたもので、この実施形態では、コイルＬとダイオードＤ３間のＦＥＴ２２のソース側から入力側のゲートに負帰還がかかるように設けられている。
【００２５】
次にこの発明の第八実施形態について、図１１を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、同期整流器へ利用したもので、ＦＥＴ２２のドレイン側から入力側のゲートに負帰還がかかるように設けられている。
【００２６】
なお、この発明のリンギング矯正回路は、上記実施形態に限定されるものではなく、回路構成は適宜設定可能なものであり、適用される機器も選ばないものである。
【００２７】
【発明の効果】
この発明のリンギング矯正回路は、パルス増幅器に発生するリンギングを必要な部分だけで抑制することができ、多くのスナバ回路や高周波対策回路等を必要とせず、発熱等を抑え、装置の小型化にも寄与する。さらに、パルス波形の振動を抑制し均す部分は、パルス波形の立ち上がり・立ち下がり時の角部分だけなので、電圧または電流の出力波形全体を均すものではなく、その時間に対する変化量を小さくして波形をなまらせる従来の方法と比較して、電圧または電流の出力波形全体においてＦＥＴのクロス損失等を少なくすることができ、増幅器の効率も上がるものである。
【図面の簡単な説明】
【図１】この発明の第一実施形態のリンギング矯正回路を用いた増幅器を示すブロック図である。
【図２】この発明の第一実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図３】この発明の第一実施形態のリンギング矯正回路によるパルス波形のタイミングチャートである。
【図４】図３のタイミングチャートのパルス波形の角部の拡大図である。
【図５】この発明の第二実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図６】この発明の第三実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図７】この発明の第四実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図８】この発明の第五実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図９】この発明の第六実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図１０】この発明の第七実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図１１】この発明の第八実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図１２】従来のＤ級増幅器の例を示す回路図である。
【図１３】従来のＤ級増幅器の動作例を示すタイミングチャートである。
【符号の説明】
１０    リンギング矯正回路
１２    Ｄ級増幅器
１４    パルス信号源
１６    クランプ回路
１８    微分回路
２０    負帰還用増幅器
２２    ＦＥＴ
２４    パルストランス
【図１】
0003614395.tif 000002
【図２】
0003614395.tif 000003
【図３】
0003614395.tif 000004
【図４】
0003614395.tif 000005
【図５】
0003614395.tif 000006
【図６】
0003614395.tif 000007
【図７】
0003614395.tif 000008
【図８】
0003614395.tif 000009
【図９】
0003614395.tif 000010
【図１０】
0003614395.tif 000011
【図１１】
0003614395.tif 000012
【図１２】
0003614395.tif 000013
【図１３】
0003614395.tif 000014