(57)【特許請求の範囲】
【請求項１】
反応炉内に設けられた基板支持電極上に基板を配置し、当該基板上に半導体薄膜を形成する半導体製造装置の洗浄方法であって、
前記基板支持電極上に、絶縁カバーを配置する工程と、
前記反応炉内にフッ化物系洗浄ガスを供給すると共に、前記絶縁カバーと前記基板支持電極との間隙を前記反応炉内よりも陽圧になるように前記基板支持電極略中心から不活性ガス及び／又はフッ素還元ガスを供給した後、前記反応炉内にプラズマを発生させる洗浄工程と、
を有することを特徴とする半導体製造装置の洗浄方法。
【請求項２】
前記フッ化物系洗浄ガスが、ＮＦ3、ＣＦ4、Ｃ3Ｆ8、Ｃ2Ｆ6、及びＣｌＦ3から選択される少なくとも１種であることを特徴とする請求項１に記載の半導体製造装置の洗浄方法。
【請求項３】
前記フッ素還元ガスが、Ｈ2、ＮＨ3から選択される少なくとも１種であることを特徴とする請求項１に記載の半導体製造装置の洗浄方法。
【請求項４】
前記不活性ガスが、Ｈｅガスであることを特徴とする請求項１に記載の半導体製造装置の洗浄方法。
【請求項５】
反応炉内に設けられた基板支持電極上に基板を配置し、当該基板上に半導体薄膜を形成する半導体製造装置の洗浄方法であって、
前記基板支持電極上に、絶縁カバーを配置する工程と、
前記反応炉内にフッ化物系洗浄ガスを供給した後、前記反応炉内にプラズマを発生させる第１洗浄工程と、
前記絶縁カバーを前記基板支持電極から取り除き、前記基板支持電極表面を露出させる工程と、
前記反応炉内にフッ素還元ガスを供給した後、プラズマを発生させる第２洗浄工程と、
を有することを特徴とする半導体製造装置の洗浄方法。
【請求項６】
前記フッ化物系洗浄ガスが、ＮＦ3、ＣＦ4、Ｃ3Ｆ8、Ｃ2Ｆ6、ＣｌＦ3から選択される少なくとも１種であることを特徴とする請求項５に記載の半導体製造装置の洗浄方法。
【請求項７】
前記フッ素還元ガスが、Ｈ2、ＮＨ3から選択される少なくとも１種であることを特徴とする請求項５に記載の半導体製造装置の洗浄方法。
【請求項８】
反応炉内に設けられた基板支持電極上に基板を配置し、当該基板上に半導体薄膜を形成する半導体製造装置の洗浄方法であって、
前記基板支持電極上に、絶縁カバーを配置する工程と、
前記反応炉内にフッ化物系洗浄ガスを供給した後、前記反応炉内にプラズマを発生させる第１洗浄工程と、
前記反応炉内にフッ素還元ガスを供給した後、プラズマを発生させる第２洗浄工程と、
前記絶縁カバーを前記基板支持電極から取り除き、前記基板支持電極表面を露出させる工程と、
前記基板支持電極表面に、膜中にＳｉが過剰に含んだＳｉＯ膜を形成する工程と、
を有することを特徴とする半導体製造装置の洗浄方法。
【請求項９】
前記フッ化物系洗浄ガスが、ＮＦ3、ＣＦ4、Ｃ3Ｆ8、Ｃ2Ｆ6、ＣｌＦ3から選択される少なくとも１種であることを特徴とする請求項８に記載の半導体製造装置の洗浄方法。
【請求項１０】
前記フッ素還元ガスが、Ｈ2、ＮＨ3から選択される少なくとも１種であることを特徴とする請求項８に記載の半導体製造装置の洗浄方法。
【請求項１１】
請求項１〜１０のいずれかに記載の半導体製造装置の洗浄方法により洗浄を施した後、反応炉内に設けられた基板支持電極上に基板を配置する共に、反応炉内に原料ガスを供給した後、プラズマを発生させ、基板上に半導体薄膜を形成する工程を行なうことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置などの半導体製造装置の洗浄方法に係り、詳しくは、例えば、半導体装置の層間絶縁膜等のフッ素（Ｆ）を含有したシリコン酸化膜（以下、「ＦＳＧ膜」ということがある）を形成するための半導体製造装置の洗浄方法、及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程には、基板上に半導体薄膜を形成を行なう、プラズマＣＶＤ工程がある。この成膜工程では、反応炉内に設けられた静電チャック上に基板を配置して、反応炉内に反応ガスを供給し、一対の電極間に高周波電力を印加してプラズマを発生させ、反応ガス分子をプラズマにより分解して基板表面に半導体薄膜を形成するものである。
【０００３】
このような成膜工程の繰り返しにより、プラズマＣＶＤ装置の反応炉や電極の表面にも半導体薄膜が付着・堆積されるため、成膜処理中にこれら反応炉や電極に付着・堆積した膜が剥離して、成膜処理中に基板上に付着して汚染してしまう。
【０００４】
このため、近年、プラズマＣＶＤ装置の反応炉内の洗浄方法として、成膜と同様に、フッ化物系洗浄ガスを用い、プラズマを印加して、Ｆ原子を発生させて、反応炉内壁や電極に付着・堆積した膜を洗浄する方法が行なわれている。また、このフッ化物系洗浄ガスを用いた洗浄の際に発生するフッ素原子が、反応炉内壁や電極に吸着・残留するため、これを還元するために、フッ素還元ガスを用いてＦ原子を還元して、炉内の残留フッ素原子を還元させて除去することも行なわれている。
【０００５】
具体的には、例えば、特開平７−２０１７３８号公報には、反応炉内にフッ素還元ガスを供給すると共に、窒化化合物のラジカル又はイオンなどの活性種を供給し、当該活性種を残留フッ素成分に作用させることで、残留フッ素成分を還元・除去する洗浄方法が開示されている。
【０００６】
また、特開平９−２４９９７６号公報には、フッ化物系洗浄ガスとして、ＮＦ3、ＣＦ4、Ｃ3Ｆ8、Ｃ2Ｆ6、ＣｌＦ3を用い、フッ素還元洗浄ガスとしてＯ2、Ｈ2、及び不活性ガスから選択する少なくとも１種を用いた洗浄方法が開示されている。
【０００７】
また、特開平１０−１４７８７７号公報には、フッ素系洗浄ガスを用いてクリーニング後或いは途中に、反応炉内にフッ素還元ガスとして不活性ガス（必要に応じて窒素ガス）を供給して、残留フッ素成分を還元・除去する洗浄方法が開示されている。
【０００８】
【特許公報１】
特開平７−２０１７３８号公報
【特許公報２】
特開平９−２４９９７６号公報
【特許公報３】
特開平１０−１４７８７７号公報
【０００９】
【発明が解決しようとする課題】
上記提案のような洗浄方法においては、通常、プラズマＣＶＤ装置の反応炉内に設けられた静電チャック表面の保護のために、静電チャック上に基板（ウエハ）と同じ形状のセラミックカバーを配置する。そして、反応炉内にフッ化物系洗浄ガスを供給すると共にプラズマを発生させて、反応炉内のＳｉＯ膜を除去し、この洗浄終了後に、洗浄チャック上にセラミックカバーを置いたままで、反応炉内にフッ素還元ガスを供給すると共にプラズマを発生させ、反応炉内の残留フッ素原子を還元させて除去している。
【００１０】
このように、プラズマＣＶＤ装置のクリーニング中には、静電チャック上にセラミックカバーが置かれており、静電チャック表面を保護している。
【００１１】
しかしながら、従来のクリーニング条件では、セラミックカバーの反り返りなどにより、セラミックカバーと静電チャックとの隙間が生じ、当該隙間にフッ化物系洗浄ガスが入りこみ、静電チャック表面にフッ素成分が吸着してしまうといった問題がある。静電チャック表面に吸着した残留フッ素成分は、フッ素還元ガスによる処理でも十分に還元・除去されないため、洗浄後の半導体薄膜形成時に、残留フッ素成分が静電チャック表面から離脱（以下Ｆ脱ガスという）し、基板（ウエハ）周辺の成膜温度を低下させ、膜厚異常、エッチング加工不良、膜剥れなどの不具合が生じるといった問題があり、改善が望まれている。特にこの現象は、ＦＳＧ膜を成膜する際、顕著に生じるため重要な問題である。
【００１２】
従って、本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、半導体薄膜形成時において、基板を配置する基板支持電極（静電チャック）からのＦ脱ガスを防止し、基板（ウエハ）周辺の成膜温度低下なく半導体薄膜を形成可能であり、膜厚異常、エッチング加工不良、膜剥れなどの不具合を防止する半導体製造装置の洗浄方法、及び半導体装置の製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、
本発明の半導体製造装置の洗浄方法は、反応炉内に設けられた基板支持電極上に基板を配置し、当該基板上に半導体薄膜を形成する半導体製造装置の洗浄方法であって、
前記基板支持電極上に、絶縁カバーを配置する工程と、
前記反応炉内にフッ化物系洗浄ガスを供給すると共に、前記絶縁カバーと前記基板支持電極との間隙を前記反応炉内よりも陽圧になるように前記基板支持電極略中心から不活性ガス及び／又はフッ素還元ガスを供給した後、前記反応炉内にプラズマを発生させる洗浄工程と、を有することを特徴とする。
【００１４】
また、本発明の半導体製造装置の洗浄方法は、反応炉内に設けられた基板支持電極上に基板を配置し、当該基板上に半導体薄膜を形成する半導体製造装置の洗浄方法であって、
前記基板支持電極上に、絶縁カバーを配置する工程と、
前記反応炉内にフッ化物系洗浄ガスを供給した後、前記反応炉内にプラズマを発生させる第１洗浄工程と、
前記絶縁カバーを前記基板支持電極から取り除き、前記基板支持電極表面を露出させる工程と、
前記反応炉内にフッ素還元ガスを供給した後、プラズマを発生させる第２洗浄工程と、を有することを特徴とする。
【００１５】
また、本発明の半導体製造装置の洗浄方法は、反応炉内に設けられた基板支持電極上に基板を配置し、当該基板上に半導体薄膜を形成する半導体製造装置の洗浄方法であって、
前記基板支持電極上に、絶縁カバーを配置する工程と、
前記反応炉内にフッ化物系洗浄ガスを供給した後、前記反応炉内にプラズマを発生させる第１洗浄工程と、
前記反応炉内にフッ素還元ガスを供給した後、プラズマを発生させる第２洗浄工程と、
前記絶縁カバーを前記基板支持電極から取り除き、前記基板支持電極表面を露出させる工程と、
前記基板支持電極表面に、膜中にＳｉが過剰に含んだＳｉＯ膜を形成する工程と、を有することを特徴とする。
【００１６】
また、本発明の半導体装置の製造方法は、上記何れか１つの本発明の半導体製造装置の洗浄方法により洗浄を施した後、反応炉内に設けられた基板支持電極上に基板を配置する共に、反応炉内に原料ガスを供給した後、プラズマを発生させ、基板上に半導体薄膜を形成する工程を行なうことを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態の一例を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００１８】
（参考例）
図１は、参考例に係る半導体製造装置を示す概略構成図である。
【００１９】
図１に示す半導体製造装置は、装置本体１００と上部電極であるぺルジャー１０２（セラミックドーム）とで密封されたチャンバ１０４（反応炉）内に、インジェクタ１０６と下部電極である静電チャック１０８（基板支持電極）とが配置された構成のプラズマＣＶＤ装置であり、装置本体１００に配置された排気口（図示せず）から真空引きすることで真空保持されたチャンバ１０４内にインジェクタ１０６から原料ガスを供給しぺルジャー１０２から例えば周波数４００ｋＨｚのプラズマを、静電チャックから周波数１３．５６ｋＨｚのプラズマを発生させて成膜するものである。また、図１に示す半導体製造装置には、フッ化物系洗浄ガスをチャンバ１０４内に供給するインジェクタ１０７を備えている。
【００２０】
本参考例は、図１に示す半導体製造装置の洗浄方法として、まず、チャンバ１０４内に配置されている静電チャック１０８上に、静電チャック１０８表面を保護するためのセラミックカバー１１０（絶縁カバー）を配置した後、静電チャック１０８に例えば６００Ｖ程度の電圧を印加することで、セラミックカバー１１０を静電チャック１０８表面に密着させる。この静電チャック１０８にセラミックカバー１１０を密着させて配置する方法としては、静電チャックに６００Ｖ程度の電圧を印加する方法のほかに、クランプリングでクランプする方法がある。
【００２１】
次に、チャンバ１０４内に配置されているインジェクタ１０７からフッ化物系洗浄ガスとしてＮＦ3ガスを、例えば１００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。
【００２２】
そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力１０００〜１５００Ｗで発生させＮＦ3ガスをプラズマ励起してＦラジカルを生成し、これをチャンバ１０４内壁に付着・堆積したＳｉＯ膜などの堆積物と反応させ、例えばＳｉＦ4などの揮発性化合物を生成させて、これをチャンバ１０４内から排出することで、堆積物を除去する。
【００２３】
次に、チャンバ１０４内に、フッ素還元ガスとしてＨ2ガスを、例えば２００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。
【００２４】
そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力５００〜１５００Ｗで発生させＨ2ガスをプラズマ励起し、チャンバ１０４内壁に付着した残留フッ素成分と反応させ、残留フッ素成分を還元・除去する。
【００２５】
このようにして、ＣＶＤ装置の洗浄が終了する。その後、チャンバ１０４内にウエハを搬入すると共に静電チャック１０８上に配置し、例えば、ＦＳＧ膜などの半導体薄膜形成工程が行なわれる。
【００２６】
本参考例では、セラミックカバー１１０を静電チャック上に密着させて配置させるため、セラミックカバー１１０は静電チャック１０８表面と隙間を有することなく配置されている。このため、チャンバ１０４に供給されたＮＦ3がセラミックカバー１１０と静電チャック１０８表面との間に入り込むのを抑制し、静電チャック１０８表面に対するフッ素成分の吸着を防止し、その後の半導体薄膜形成工程においてウエハ（基板）を配置する静電チャック１０８からのＦ脱ガスを防止することができる。
【００２７】
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体製造装置を示す概略構成図である。
【００２８】
図２に示す半導体製造装置は、静電チャック１０８略中心から真下に延在する供給パイプ１１２を備える以外は、図１に示す半導体製造装置と同様な構成である。
【００２９】
本実施形態は、図２に示す半導体製造装置の洗浄方法として、まず、チャンバ１０４内に配置されている静電チャック１０８上に、静電チャック１０８表面を保護するためのセラミックカバー１１０を配置する。
【００３０】
次に、チャンバ１０４内に配置されているインジェクタ１０７からフッ化物系洗浄ガスとしてＮＦ3ガスを、例えば１００〜１０００ｓｃｃｍ供給する共に、静電チャック１０８略中心から真下に延在する供給パイプ１１２からセラミックカバー１１０略中心に向かって不活性ガスとしてＨｅガスを６０〜１２０ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。この際、Ｈｅガスは、静電チャック１０８略中心部からセラミックカバー１１０と静電チャック１０８との隙間を通ってセラミックカバー１１０周縁部へと向かってチャンバ１０４内に流入することとなるが、このセラミックカバー１１０と静電チャック１０８との間隙をチャンバ１０４内よりも陽圧になるように供給する。
【００３１】
そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力１０００〜５０００Ｗで発生させＮＦ3ガスをプラズマ励起してＦラジカルを生成し、これをチャンバ１０４内壁に付着・堆積したＳｉＯ膜などの堆積物と反応させ、例えばＳｉＦ4などの揮発性化合物を生成させて、これをチャンバ１０４内から排出することで、堆積物を除去する。
【００３２】
次に、チャンバ１０４内に、フッ素還元ガスとしてＨ2ガスを、例えば２００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。
【００３３】
そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力５００〜１５００Ｗで発生させＨ2ガスをプラズマ励起し、チャンバ１０４内壁に吸着した残留フッ素成分と反応させ、残留フッ素成分を還元・除去する。
【００３４】
このようにして、ＣＶＤ装置の洗浄が終了する。その後、チャンバ１０４内にウエハを搬入すると共に静電チャック１０８上に配置し、例えば、ＦＳＧ膜などの半導体薄膜形成工程が行なわれる。
【００３５】
本実施形態では、チャンバ１０４内に、ＮＦ3ガスを供給すると共にＨｅガスをセラミックカバー１１０と静電チャック１０８との間隙をチャンバ１０４内よりも陽圧になるように静電チャック１０８略中心部からセラミックカバー１１０と静電チャック１０８との隙間を通ってセラミックカバー１１０周縁部へ向かって供給している。このため、チャンバ１０４内に供給されたＮＦ3ガスは、チャンバ１０４内よりも陽圧である当該隙間内には流入されず、静電チャック１０８表面に対するフッ素成分の吸着を防止し、その後の半導体薄膜形成工程においてウエハ（基板）を配置する静電チャック１０８からのＦ脱ガスを防止することができる。
【００３６】
なお、上記参考例においては、セラミックカバー１１０と静電チャック１０８を密着させて配置させているが、僅かながらでも隙間は生じるものであり、本実施形態を適用させると、さらに効果的に当該隙間へのＮＦ3ガス流入を抑制し、静電チャック１０８表面に対するフッ素成分の吸着を防止することができる。
【００３７】
（第２の実施の形態）
本実施形態は、上記第１の実施形態において、供給パイプ１１２から不活性ガスの代わりに、不活性ガスとしてＨｅガスで希釈したフッ素還元ガスとしてＨ2ガス（Ｈｅ／Ｈ2ガス）を供給する形態である。
【００３８】
本実施形態では、上記第１の実施形態と同様に、チャンバ１０４内に供給されたＮＦ3ガスをセラミックカバー１１０と静電チャック１０８との間隙に流入するのを防ぎぐことができ、さらにＨｅ／Ｈ2ガスがセラミックカバー周縁部付近からチャンバ１０４内へ流入するため、セラミックカバー周縁部付近でＨ2がプラズマ励起され、静電チャック１０８周縁部のフッ素成分を還元・除去することが可能となり、より効果的に静電チャック１０８表面に対するフッ素成分の吸着を防止することができる。
【００３９】
（第３の実施の形態）
【００４０】
本実施形態では、図１に示す半導体製造装置の洗浄方法として、まず、チャンバ１０４内に配置されている静電チャック１０８上に、静電チャック１０８表面を保護するためのセラミックカバー１１０を配置する。
【００４１】
次に、チャンバ１０４内に配置されているインジェクタ１０７からフッ化物系洗浄ガスとしてＮＦ3ガスを、例えば１００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。
【００４２】
そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力１０００〜５０００Ｗで発生させＮＦ3ガスをプラズマ励起してＦラジカルを生成し、これをチャンバ１０４内壁に付着・堆積したＳｉＯ膜などの堆積物と反応させ、例えばＳｉＦ4などの揮発性化合物を生成させて、これをチャンバ１０４内から排出することで、堆積物を除去する。
【００４３】
次に、静電チャック１０８上に配置されているセラミックカバー１１０を真空搬送によりチャンバ１０４から排出し、静電チャック１０８表面を露出する。
【００４４】
次に、静電チャック１０８表面を露出した状態で、チャンバ１０４内に、フッ素還元ガスとしてＨ2ガスを、例えば２００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。
【００４５】
そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力５００〜１５００Ｗで発生させＨ2ガスをプラズマ励起し、チャンバ１０４内壁に吸着した残留フッ素成分と反応させ、残留フッ素成分を還元・除去する。
【００４６】
このようにして、ＣＶＤ装置の洗浄が終了する。その後、チャンバ１０４内にウエハを搬入すると共に静電チャック１０８上に配置し、例えば、ＦＳＧ膜などの半導体薄膜形成工程が行なわれる。
【００４７】
本実施形態では、ＮＦ3ガスによるクリーニングを行なった後、セラミックカバー１１０を静電チャック１０８から取り除き、静電チャック１０８表面を露出した状態で、フッ素還元処理を行なっている。このため、従来、フッ素還元処理は主にチャンバ１０４内壁やベルジャー１０２壁に付着した残留フッ素成分の還元・除去が目的であったが、静電チャック１０８表面を露出した状態で、フッ素還元処理を行なっているので、静電チャック１０８表面に吸着した残留フッ素成分も還元・除去することが可能となり、その後の半導体薄膜形成工程においてウエハ（基板）を配置する静電チャック１０８からのＦ脱ガスを防止することができる。
【００４８】
（第４の実施の形態）
本実施形態では、図１に示す半導体製造装置の洗浄方法として、まず、チャンバ１０４内に配置されている静電チャック１０８上に、静電チャック１０８表面を保護するためのセラミックカバー１１０を配置する。
【００４９】
次に、チャンバ１０４内に配置されているインジェクタ１０７からフッ化物系洗浄ガスとしてＮＦ3ガスを、例えば１００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。
【００５０】
そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力１０００〜５０００Ｗで発生させＮＦ3ガスをプラズマ励起してＦラジカルを生成し、これをチャンバ１０４内壁に付着・堆積したＳｉＯ膜などの堆積物と反応させ、例えばＳｉＦ4などの揮発性化合物を生成させて、これをチャンバ１０４内から排出することで、堆積物を除去する。
【００５１】
次に、静電チャック１０８上に配置されているセラミックカバー１１０を真空搬送によりチャンバ１０４から排出し、静電チャック１０８表面を露出する。
【００５２】
次に、静電チャック１０８表面を露出した状態で、チャンバ１０４内に、フッ素還元ガスとしてＨ2ガスを、例えば２００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。
【００５３】
そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力５００〜１５００Ｗで発生させＨ2ガスをプラズマ励起し、チャンバ１０４内壁に吸着した残留フッ素成分と反応させ、残留フッ素成分を還元・除去する。
【００５４】
このようにして、ＣＶＤ装置の洗浄を終了する。その後、チャンバ１０４内にウエハを搬入すると共に静電チャック１０８上に配置し、例えば、ＦＳＧ膜などの半導体薄膜形成工程が行なわれる。
【００５５】
本実施形態では、ＮＦ3ガスによるクリーニングを行なった後、セラミックカバー１１０を静電チャック１０８から取り除き、静電チャック１０８表面を露出した状態で、フッ素還元処理を行なっている。このため、従来、フッ素還元処理は主にチャンバ１０４内壁などに吸着した残留フッ素成分の還元・除去が目的であったが、静電チャック１０８表面を露出した状態で、フッ素還元処理を行なっているので、静電チャック１０８表面に吸着した残留フッ素成分も還元・除去することが可能となり、その後の半導体薄膜形成工程においてウエハ（基板）を配置する静電チャック１０８からのＦ脱ガスを防止することができる。
【００５６】
（第５の実施の形態）
本実施形態は、まず、セラミックカバーを静電チャック１０８に密着させない以外は、参考例と同様に、Ｈ2ガスを用いたフッ素還元処理を行なう。
【００５７】
その後、静電チャック１０８上に配置されているセラミックカバー１１０を真空搬送によりチャンバ１０４から排出し、静電チャック１０８表面を露出する。
【００５８】
そして、静電チャック１０８表面を露出した状態で、チャンバ１０４内に、インジェクタ１０６から反応ガスとしてＳｉＨ4ガス、Ｏ2ガス、及びＡｒガスを供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。この際、成膜されるＳｉＯ膜が過剰のＳｉを含むように、供給する反応ガス流量は、例えば、ＳｉＨ4ガス／Ｏ2ガス／Ａｒガス＝１８０ｓｃｃｍ／３４０ｓｃｃｍ／２４０ｓｃｃｍと、ＳｉＨ4ガス／Ｏ2ガスが１．５以上の比率になるように設定する。
【００５９】
そして、上部電極であるベルジャー１０２から例えば４５０ｋＨｚの周波数のプラズマを出力３０００〜４０００Ｗで発生させ反応ガスをプラズマ励起し、静電チャック１０８表面に過剰にＳｉを含んだＳｉＯ膜を３０〜１００ｎｍ程度成膜する。
【００６０】
このようにして、ＣＶＤ装置の洗浄が終了する。その後、チャンバ１０４内にウエハを搬入すると共に静電チャック１０８上に配置し、例えば、ＦＳＧ膜などの半導体薄膜形成工程が行なわれる。なお、静電チャック１０８表面に成膜したＳｉＯ膜は、半導体薄膜形成工程サイクルを繰り返した後、次回の洗浄工程により除去する。
【００６１】
本実施形態では、膜中にＳｉを過剰に含んだＳｉＯ膜を静電チャック１０８上に成膜することで、その後の半導体薄膜形成工程において、静電チャック表面に吸着した残留フッ素成分に起因して脱離するフッ素原子を、静電チャック表面に形成したＳｉＯ膜に含まれるＳｉの未結合手でトラップするためＦ脱ガスを防止することが可能となる。
【００６２】
なお、上記１〜５の実施形態では、フッ化物系洗浄ガスとしてＮＦ3ガスを用いた形態を説明したが、これに限られず、ＣＦ4、Ｃ3Ｆ8、Ｃ2Ｆ6、ＣｌＦ3を使用することもできる。また、フッ素還元ガスとしてＨ2ガスを用いた形態を説明したが、これに限られず、ＮＨ3ガスなど、水素を含んだガスを使用することができる。
【００６３】
なお、上記何れの実施形態においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
【００６４】
【発明の効果】
以上説明したように本発明によれば、半導体薄膜形成時において、基板を配置する基板支持電極（静電チャック）からのＦ脱ガスを防止し、基板（ウエハ）周辺の成膜温度低下なく半導体薄膜を形成可能であり、膜厚異常、エッチング加工不良、膜剥れなどの不具合を防止する半導体製造装置の洗浄方法、及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】  参考例に係る半導体製造装置を示す概略構成図である。
【図２】  本発明の第１の実施の形態に係る半導体製造装置を示す概略構成図である。
【符号の説明】
１００ 装置本体
１０２ ベルジャー（反応炉）
１０２ ルジャー
１０４ チャンバ
１０６ インジェクタ
１０７ インジェクタ
１０８ 静電チャック（基板支持電極）
１１０ セラミックカバー（絶縁カバー）
１１２ 供給パイプ
【図１】
0003657942.tif 000002
【図２】
0003657942.tif 000003