(57)【特許請求の範囲】
【請求項１】
表面に光導波路が形成された光実装基板を有する光半導体装置において、上記光導波路と光学的に結合させる光半導体素子を配置する位置に凹溝を形成したものであって、
前記光半導体素子の裏面には第１の電極パターンが形成され、前記凹溝底面には第２の電極パターンが形成され、
前記凹溝の側壁は傾斜しており、前記凹溝の開口面積の最大値は前記凹溝の底面積よりも大きく形成され、
前記凹溝の大きさ及び深さは前記光半導体素子の位置がずれる量を制限できるように設定され、
前記光半導体素子が前記凹溝内にセットされて、前記第１の電極パターンと前記第２の電極パターンとが半田溶解を経て半田で固着され、
前記光半導体素子と前記光導波路とが光学的に結合可能なように前記凹溝の側壁および底部の一部に光路確保用の溝を設けたことを特徴とする光半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は光半導体モジュールにおける光半導体素子の光実装基板上への固定精度の改善を図った光半導体装置に関するものである。
【０００２】
【従来の技術】
光半導体モジュールは、光通信システムを構成する基本デバイスであり、これらは、発光素子であるレーザダイオード（ＬＤ）あるいは受光素子であるフォトダイオード（ＰＤ）と光ファイバ及びこれらを光学的に結合させるレンズと、これらを固定し実装する箇体とから構成される。これまで光通信システムは、幹線系を主な用途として、高速化や伝送距離の拡大が図られてきた。今後、光通信システムは、こうした幹線系のみならず、ビル内のローカルエリア・ネットワーク（ＬＡＮ）や一般家庭を対象とした加入者系にまで適用の検討が開始されている。
【０００３】
こうした広いユーザを対象とした光通信システムでは、幹線系大容量システムのような機能や性能だけでなく、システムを構成するデバイスの低価格化が強く望まれている。このため従来の光軸調整を行い光半導体素子をマウント基板上に固定し、光導波路又は光ファイバと結合する方法では、量産性が悪く低価格化が困難である。
【０００４】
そこで、光半導体素子と光導波路又は光ファイバとの結合構造として、例えば図５に示すように、半田バンプを利用する構造がある。このような構造の場合、マウント基板上に金属膜による電極パターンを形成し、この電極パターンに合致するように光半導体素子の裏面にも金属膜による電極パターンを形成し、両者の電極パターンがほぼ一致するように光半導体素子をマウント基板上に配置し、半田バンプにより両者を固着する。このとき、予めマウント基板上の電極パターンを、光半導体素子が固着されたときに光導波路又は光ファイバと光学的に結合する位置に形成しておくと、図５に示すように、半田溶解時に半田自身の表面張力により自動位置調整効果（セルフアライン効果）が働き、電極パターン同志が高精度に位置決めされ、無調整で光学的結合が可能になる。これにより、光半導体，素子と光導波路又は光ファイバとの結合が無調整となり、生産性の向上が期待できる。
【０００５】
【発明が解決しようとする課題】
しかし、セルフアライン効果を利用して高精度に位置決めするためには、半田溶解時にマウント基板上に光半導体素子を、電極パターンの大きさや数にもよるが２０μｍ程度の位置精度で合わせておかなければ、固着してほしい電極パターン同志ではなく隣の電極パターンと固着したり、或いは半田バンプが電極パターンと全く接しないという現象が起こり、光半導体素子が光学的に結合する位置からずれて固着されたり、全く固着されないという問題が生じていた。
【０００６】
【課題を解決するための手段】
本発明では、光半導体素子が光導波路又は光ファイバとを光学的に結合するためのマウント基板において、光半導体素子をマウント基板に形成された凹溝内にセットするという構成を取っている。これにより、光半導体素子の位置ずれ量を制限し、前述した課題を解決しようとするものである。
【０００７】
【作用】
光半導体素子の裏面に形成された電極パターンとマウント基板上に形成された金属膜による電極パターンを一致させて半田バンプのセルフアライン効果を利用して無調整に光半導体素子と光導波路又は光ファイバを固着する結合構造において、マウント基板上に凹溝を形成し、この凹溝内に光半導体素子をセットすることを特徴としている。このような構造とすることで光半導体素子の位置がずれすぎてしまい半田溶解時に光半導体素子の電極パタンとマウント基板上の電極パターンが一致しないという問題を解決できる。
【０００８】
すなわち、マウント基板の凹溝の大きさと深さを適当に設定することで、光半導体素子をマウント基板上にセット後半田溶解までに光半導体素子の位置がずれる量を制限することができ、半田溶解時にはセルフアライン効果により所望の位置に光半導体素子が位置決めされる。
【０００９】
【実施例】
図１、図２は、本発明の光半導体素子と光導波路を結合する光半導体装置の構造図である。マウント基板３は、シリコン基板からなり、表面には光導波路２、光半導体素子位置ずれ制限用溝４、光路確保用溝５が形成されており、光半導体素子位置ずれ制限用溝４内に光半導体素子１又はＬＤチップ１１、ＰＤチップ１２が固定される。この構造の特徴は、これらの光半導体素子１等を固定する位置に光半導体素子位置ずれ制限用溝４を形成したところにある。
【００１０】
この様な構造にすれば、図１に示すように、マウント基板上で光半導体素子１の位置ずれ量を制限することができ、半田固着前に光半導体素子１がずれて図５に示すように半田溶解時に結合すべき電極パターン６、７が結合せず、光半導体素子１が光導波路２と光学的に結合する位置からずれて固着されたり、全く固着されないという現象が起こらず、確実に電極パターン６、７同志を結合することができる。図２のＬＤチップ１１、ＰＤチップ１２についても同様である。
【００１１】
次に、図１、図２の実施例の製造方法の一例を示す。先ず、エッチングを行ってマウント基板に段差を形成し、火炎堆積法及びドライエッチングにより光導波路２を形成する。次に、エッチングを行って光半導体素子位置ずれ制限用溝４及び光路確保用溝５を形成する。この時、エッチャントとしてＫＯＨ水溶液を用いてシリコンを異方性エッチングすれば側壁が（１１１）面となり傾斜する。又、ドライエッチングを用いても、予めエッチングマスクとして用いるレジストをハードベークによりだれさせておけばエッチングにより形成される溝の側壁もだれ、容易に開口面積を底面積よりも大きくすることができる。次に、蒸着法及びＣＶＤ法により金属電極パタン７を形成する。この時、金属膜上にＣＶＤ法により形成した酸化膜を窓空けしてパタン形成してもよいし、個別に電極をエッチング又はミリング加工しパタン形成してもよい。次に、チップ裏面電極６及び半田バンプ８を形成した光半導体素子１又はＬＤチップ１１、ＰＤチップ１２を光半導体素子位置ずれ制限用溝４にセットしリフロー炉で半田バンプを溶解させ、光導波路２と光半導体素子１又はＬＤチップ１１を光学的に結合する位置に固着する。以上の様にして、本発明の光半導体装置を完成する。
【００１２】
次に、図３、図４を用いて、他の実施例を説明する。図３、図４は、本発明の光半導体素子と光ファイバー９を結合する光半導体装置の構造図である。マウント基板３は、シリコン基板からなり、表面にはＶ溝１０、光半導体素子位置ずれ制限用溝４、光路確保用溝５が形成されており、光半導体素子位置ずれ制限用溝４内に光半導体素子１又はＬＤチップ１１、ＰＤチップ１２が固定される。この構造の特徴は、これらの光半導体素子１等を固定する位置に光半導体素子位置ずれ制限用溝４を形成したところにある。
【００１３】
この様な構造にすれば、図３に示すように、マウント基板上で光半導体素子１の位置ずれ量を制限することができ、半田固着前に光半導体素子１がずれて図５に示すように半田溶解時に結合すべき電極パターン６、７が結合せず、光半導体素子１が光ファイバー９と光学的に結合する位置からずれて固着されたり、全く固着されないという現象が起こらず、確実に電極パターン６、７同志を結合することができる。図４のＬＤチップ１１、ＰＤチップ１２についても同様である。
【００１４】
次に、図３、図４の実施例の製造方法の一例を示す。先ず、マウント基板３にシリコンの異方性エッチングで側壁が（１１１）面となるＶ溝を形成する。次に、エッチングを行って光半導体素子位置ずれ制限用溝４及び光路確保用溝５を形成する。次に、蒸着法及びＣＶＤ法により金属電極パタン７を形成する。その後、チップ裏面電極６及び半田バンプ８を形成した光半導体素子１又はＬＤチップ１１、ＰＤチップ１２を光半導体素子位置ずれ制限用溝４にセットしリフロー炉で半田バンプを溶解させ固着する。次に、光ファイバー９をＶ溝１０に半田で固定すると光半導体素子１又はＬＤチップ１１と光ファイバー９を光学的に結合できる。以上の様にして、本発明の光半導体装置を完成する。
【００１５】
【発明の効果】
本発明によると、半田バンプのセルフアライン効果を利用した光半導体素子とマウント基板の固着構造で、マウント基板の光半導体素子を固着する位置に光半導体素子位置ずれ制限用溝を形成することにより、光半導体素子をマウント基板にセット後、半田溶解前に光半導体素子の位置がずれて光半導体素子の電極パターンとマウント基板の電極パターンが結合しないという現象をなくし、光半導体素子を確実に半田パンプのセルフアライン効果による無調整位置決めでマウント基板に固着することができる。本発明を適用することで、光モジュールの量産性を向上させることができ、デバイスの低価格化に対しても大きな効果を発揮することができる。
【図面の簡単な説明】
【図１】本発明による実施例を示す図。
【図２】本発明による実施例を示す図。
【図３】本発明による実施例を示す図。
【図４】本発明による実施例を示す図。
【図５】半田バンプによる光半導体素子とマウント基板との結合を示す図。
【符号の説明】
１…光半導体素子、２…光導波路、３…マウント基板、４…光半導体素子位置ずれ制御用溝、５…光路確保用溝、６…チップ裏面電極、７…金属膜、８…半田バンプ、９…光ファイバー、１０…Ｖ溝、１１…ＬＤチップ、１２…ＰＤチップ。
【図１】
0003658426.tif 000002
【図２】
0003658426.tif 000003
【図３】
0003658426.tif 000004
【図４】
0003658426.tif 000005
【図５】
0003658426.tif 000006