(57)【特許請求の範囲】
【請求項１】
予め、第１導電型の半導体基板に第２導電型の第１の拡散領域を形成する第１の工程と、
つぎに、前記半導体基板上の所定箇所にゲート酸化膜を形成した後、前記ゲート酸化膜の上に円形環状または多角形環状のゲートポリシリコン部と、前記ゲートポリシリコン部から外方へ引き出されたゲートポリシリコン引き出し部とを形成し、かつ、前記ゲートポリシリコン引き出し部が前記第１の拡散領域の上に位置するように形成する第２の工程と、
つぎに、前記ゲートポリシリコン部および前記ゲートポリシリコン引き出し部をマスクとしてイオン注入することにより、前記半導体基板における前記ゲートポリシリコン部に外接する箇所に第２導電型の第１のボディ拡散領域を形成する第３の工程と、
つぎに、前記ゲートポリシリコン部および前記ゲートポリシリコン引き出し部をマスクとしてイオン注入することにより、前記第１のボディ拡散領域内に第１導電型の第１のソース拡散領域を形成するとともに、前記ゲートポリシリコン部から離間して内包される位置の前記半導体基板内に第１導電型の第１のドレイン拡散領域を形成する第４の工程と
を含む絶縁ゲート半導体装置の製造方法。
【請求項２】
予め、第１導電型の半導体基板に第２導電型の第１の拡散領域および低電圧ＣＭＯＳ部を形成する第２導電型の第２のボディ拡散領域を同時に形成する第１の工程と、
つぎに、前記半導体基板上の所定箇所にゲート酸化膜を形成した後、前記ゲート酸化膜の上に円形環状または多角形環状の第１のゲートポリシリコン部と、前記第１のゲートポリシリコン部から外方へ引き出されたゲートポリシリコン引き出し部と、第２のゲートポリシリコン部とを同時に形成し、かつ、前記ゲートポリシリコン引き出し部が前記第１の拡散領域の上に位置するとともに前記第２のゲートポリシリコン部が前記第２のボディ拡散領域上に位置するように形成する第２の工程と、
つぎに、前記第１のゲートポリシリコン部および前記ゲートポリシリコン引き出し部をマスクとしてイオン注入することにより、前記半導体基板に第２導電型の第１のボディ拡散領域を形成する第３の工程と、
つぎに、前記第１のゲートポリシリコン部および前記ゲートポリシリコン引き出し部をマスクとしてイオン注入することにより、前記第１のボディ拡散領域内に第１導電型の第１のソース拡散領域を形成するとともに、前記第１のゲートポリシリコン部から離間して内包される位置の前記半導体基板内に第１導電型の第１のドレイン拡散領域を形成し、さらに前記第２のゲートポリシリコン部をマスクとしてイオン注入することにより、前記第２のボディ拡散領域内に第２導電型の第２のソース拡散領域および第２導電型の第２のドレイン拡散領域を形成する第４の工程と
を含む絶縁ゲート半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ソース・ドレイン間耐圧を向上させた絶縁ゲート半導体装置の製造方法に関するものであり、特にＤ（Double diffused)ＭＯＳトランジスタ（二重拡散ＭＯＳトランジスタ）の製造方法に関するものである。
【０００２】
【従来の技術】
以下、従来の絶縁ゲート半導体装置について、図面を参照しながら説明する。
【０００３】
図７は従来の絶縁ゲート半導体装置の平面図を示し、図８（ａ）は図７のＸ−Ｘ’線の断面図を示し、同図（ｂ）は図７のＹ−Ｙ’線の断面図を示している。図７および図８において、１は低濃度Ｎ型（第１導電型）不純物が添加された半導体基板である。２はＭＯＳトランジスタのゲートを構成するゲートポリシリコン部であり、円形環状（多角形環状の場合もある）に形成されている。３はゲートポリシリコン部２を外部配線に接続するためにゲートポリシリコン部２から外方へ引き出された外部配線接続用のゲートポリシリコン引き出し部である。ゲートポリシリコン部２およびゲートポリシリコン引き出し部３はいずれも半導体基板１上に形成されている。
【０００４】
４はゲートポリシリコン部２およびゲートポリシリコン引き出し部３をマスクとして半導体基板１の中にイオン注入することにより形成されたＭＯＳトランジスタのボディＰ型（第２導電型）拡散領域であり、ゲートポリシリコン部２を包囲し、かつゲートポリシリコン引き出し部３の直下で不連続となっている。
【０００５】
５はゲートポリシリコン部２およびゲートポリシリコン引き出し部３をマスクとして半導体基板１の中にイオン注入することによりボディＰ型拡散領域４の中に形成されたＭＯＳトランジスタのソースＮ型拡散領域であり、ゲートポリシリコン部２を包囲し、かつゲートポリシリコン引き出し部３の直下で不連続となっている。
【０００６】
６は半導体基板１の中に形成されたＭＯＳトランジスタのドレインＮ型拡散領域であり、ゲートポリシリコン部２で包囲されている。７は半導体基板１の表面に形成されたゲート酸化膜である。
【０００７】
８はソースＮ型拡散領域５とコンタクトするための金属電極である。９はドレインＮ型拡散領域６とコンタクトするための金属電極である。１０はゲートポリシリコン引き出し部３とコンタクトするための金属電極である。１１はボディＰ型拡散領域４とコンタクトするための金属電極である。
【０００８】
高耐圧を持たせるためにデバイス形状は円形あるいは多角形である。これは形状の角の部分に電界が集中することによる耐圧劣化を防止するためである。
【０００９】
このような半導体装置において、ボディＰ型拡散領域４は上述したように、ゲートポリシリコン部２およびゲートポリシリコン引き出し部３をマスクとしてイオン注入することにより、ゲートポリシリコン部２の周囲に沿って円環状あるいは多角形環状に形成され、ゲートポリシリコン引き出し部３の直下で不連続となっている。
【００１０】
以上のように構成された絶縁ゲート半導体装置について、以下その動作を図９を参照しながら説明する。図９において、（ａ）は従来の絶縁ゲート半導体装置の一部構成を示す平面図であり、（ｂ）は同じく絶縁ゲート半導体装置における空乏層の状態を示す平面図である。
【００１１】
耐圧を測定する時には、まず、ゲートポリシリコン部２およびゲートポリシリコン引き出し部３、ボディＰ型拡散領域４、ソースＮ型拡散領域５をすべて０Ｖに接地する。つぎに、ドレインＮ型拡散領域６の電位を上昇させていくと、ボディＰ型拡散領域４とＮ型の半導体基板１の界面に形成されるＰＮ接合が逆バイアスされることになり、図９（ｂ）に示すように、ボディＰ型拡散領域４と半導体基板１の界面から空乏層４３が形成され、ドレインＮ型拡散領域６に印加された電位は空乏層４３で支えられる。このとき、ドレインＮ型拡散領域６とソースＮ型拡散領域５間には電流は流れず、絶縁性が保たれている。さらにドレインＮ型拡散領域６の電位を上昇させていくと、ＰＮ接合の曲率半径の小さいところで空乏層４３が伸びなくなることにより電界が局部的に集中し、その結果、絶縁性が破れて電流が流れるようになる。この臨界電圧値が耐圧値となる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、ボディＰ型拡散領域４の形成時においてゲートポリシリコン引き出し部３の直下にはイオンが注入されないため、図９（ａ）に示すように、ボディＰ型拡散領域４はゲートポリシリコン引き出し部３の直下で不連続となり、ボディＰ型拡散領域４とＮ型の半導体基板１のＰＮ接合の曲率半径が小さくなる。このため、耐圧測定では、図９（ｂ）に示すように、ゲートポリシリコン引き出し部３の直下のＰＮ接合の曲率半径の小さくなった部分において空乏層４３が伸びずに局部的に電界が集中し、耐圧が低くなるという問題があった。
【００１３】
本発明は上記従来の問題点を解決するもので、高耐圧の絶縁ゲート半導体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この目的を達成するために、本発明の絶縁ゲート半導体装置の製造方法は、予め、第１導電型の半導体基板に第２導電型の第１の拡散領域を形成する第１の工程と、つぎに、前記半導体基板上の所定箇所にゲート酸化膜を形成した後、前記ゲート酸化膜の上に円形環状または多角形環状のゲートポリシリコン部と、前記ゲートポリシリコン部から外方へ引き出されたゲートポリシリコン引き出し部とを形成し、かつ、前記ゲートポリシリコン引き出し部が前記第１の拡散領域の上に位置するように形成する第２の工程と、つぎに、前記ゲートポリシリコン部および前記ゲートポリシリコン引き出し部をマスクとしてイオン注入することにより、前記半導体基板における前記ゲートポリシリコン部に外接する箇所に第２導電型の第１のボディ拡散領域を形成する第３の工程と、つぎに、前記ゲートポリシリコン部および前記ゲートポリシリコン引き出し部をマスクとしてイオン注入することにより、前記第１のボディ拡散領域内に第１導電型の第１のソース拡散領域を形成するとともに、前記ゲートポリシリコン部から離間して内包される位置の前記半導体基板内に第１導電型の第１のドレイン拡散領域を形成する第４の工程とを含むものである。
【００１５】
この構成によって、第３の工程でゲートポリシリコン引き出し部の直下に生じる第１のボディ拡散領域の不連続部分は予め第１の工程で形成された第１の拡散領域で埋められることになり、第１のボディ拡散領域と第１の拡散領域とが第２導電型の一連の領域としてつながる。従って、第１導電型の半導体基板と、第２導電型の第１のボディ拡散領域および第１の拡散領域との界面に形成されるＰＮ接合が逆バイアスされた場合でも、空乏層が連続的かつなめらかな形状として形成される。これにより、電界の局部的な集中を抑えることが可能となり、耐圧を向上させることができる。
【００１６】
また、別の発明の絶縁ゲート半導体装置の製造方法は、予め、第１導電型の半導体基板に第２導電型の第１の拡散領域および低電圧ＣＭＯＳ部を形成する第２導電型の第２のボディ拡散領域を同時に形成する第１の工程と、つぎに、前記半導体基板上の所定箇所にゲート酸化膜を形成した後、前記ゲート酸化膜の上に円形環状または多角形環状の第１のゲートポリシリコン部と、前記第１のゲートポリシリコン部から外方へ引き出されたゲートポリシリコン引き出し部と、第２のゲートポリシリコン部とを同時に形成し、かつ、前記ゲートポリシリコン引き出し部が前記第１の拡散領域の上に位置するとともに前記第２のゲートポリシリコン部が前記第２のボディ拡散領域上に位置するように形成する第２の工程と、つぎに、前記第１のゲートポリシリコン部および前記ゲートポリシリコン引き出し部をマスクとしてイオン注入することにより、前記半導体基板に第２導電型の第１のボディ拡散領域を形成する第３の工程と、つぎに、前記第１のゲートポリシリコン部および前記ゲートポリシリコン引き出し部をマスクとしてイオン注入することにより、前記第１のボディ拡散領域内に第１導電型の第１のソース拡散領域を形成するとともに、前記第１のゲートポリシリコン部から離間して内包される位置の前記半導体基板内に第１導電型の第１のドレイン拡散領域を形成し、さらに前記第２のゲートポリシリコン部をマスクとしてイオン注入することにより、前記第２のボディ拡散領域内に第２導電型の第２のソース拡散領域および第２導電型の第２のドレイン拡散領域を形成する第４の工程とを含むものである。
【００１７】
この構成によれば、半導体基板におけるゲートポリシリコン引き出し部の直下に対応した位置に第２導電型の第１の拡散領域を形成するのと同時に、低電圧ＣＭＯＳ部を形成するための第２導電型の第２のボディ拡散領域を半導体基板に形成することが可能となる。つまり、第２導電型の第１の拡散領域の形成と、第２導電型の第２のボディ拡散領域の形成とを一つの工程、すなわち一つのマスクで行うことができる。その結果、高耐圧の絶縁ゲート半導体装置と低電圧ＣＭＯＳ部とを集積化する場合の製造コストを下げることができる。
【００２１】
【発明の実施の形態】
本発明は、高耐圧の絶縁ゲート半導体装置における外部配線との接続のためのゲートポリシリコン引き出し部の直下に必然的に生じるボディ（Ｂｏｄｙ）拡散領域の不連続部分に対し、そのボディ拡散領域と同一導電型の拡散領域を、低電圧ＣＭＯＳ部のボディ形成、あるいは高抵抗用拡散領域と同拡散工程であらかじめ形成して不連続部分を消失させることにより、動作時において生じる空乏層の曲率半径を大きくして、耐圧の向上を実現するものである。なお、ボディは、場合によってバックゲートと表現することもある。
【００２２】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２３】
図１は本発明の第１の実施の形態における絶縁ゲート半導体装置の平面図を示し、図２（ａ）は図１のＸ−Ｘ’線の断面図を示し、同図（ｂ）は図１のＹ−Ｙ’線の断面図を示している。図１および図２において、１は低濃度Ｎ型（第１導電型）不純物が添加された半導体基板である。２は半導体基板１上に形成されてＭＯＳトランジスタのゲートを構成するゲートポリシリコン部であり、円形環状（多角形環状の場合もある）に形成されている。３はゲートポリシリコン部２を外部配線に接続するためにゲートポリシリコン部２から外方へ引き出されたゲートポリシリコン引き出し部である。ゲートポリシリコン部２およびゲートポリシリコン引き出し部３はいずれも半導体基板１上に形成されている。
【００２４】
４はゲートポリシリコン部２およびゲートポリシリコン引き出し部３をマスクとして半導体基板１の中にイオン注入することにより形成されたＭＯＳトランジスタのボディＰ型拡散領域（第２導電型の第１のボディ拡散領域）であり、ゲートポリシリコン部２を包囲し、かつゲートポリシリコン引き出し部３の直下で不連続となっている。
【００２５】
５はゲートポリシリコン部２およびゲートポリシリコン引き出し部３をマスクとして半導体基板１の中にイオン注入することによりボディＰ型拡散領域４の中に形成されたソースＮ型拡散領域（第１導電型の第１のソース拡散領域）であり、ゲートポリシリコン部２を包囲し、かつゲートポリシリコン引き出し部３の直下で不連続となっている。
【００２６】
６は半導体基板１の中に形成されたドレインＮ型拡散領域（第１導電型の第１のドレイン拡散領域）であり、ゲートポリシリコン部２で包囲されている。７は半導体基板１の表面に形成されたゲート酸化膜である。
【００２７】
８はソースＮ型拡散領域５とコンタクトするための金属電極である。９はドレインＮ型拡散領域６とコンタクトするための金属電極である。１０はゲートポリシリコン引き出し部３とコンタクトするための金属電極である。１１はボディＰ型拡散領域とコンタクトするための金属電極である。これらは従来例の構成と同じである。
【００２８】
２１はゲートポリシリコン引き出し部３の直下に形成されたＰ型拡散領域（第２導電型の第１の拡散領域）である。２２は半導体基板１の中に形成された低電圧ＣＭＯＳ部のＮチャネルＭＯＳトランジスタのボディＰ型拡散領域（第２導電型の第２のボディ拡散領域）である。上記のＰ型拡散領域２１とボディＰ型拡散領域２２とは、一つのマスクを使用して同一工程で形成される。
【００２９】
なお、上記低電圧ＣＭＯＳ部というのは、低い電源電圧（例えば２〜２０Ｖの範囲、下限値が１Ｖ以下になる可能性もある。）で動作する回路を構成するためのＣＭＯＳ部のことである。
【００３０】
２３は半導体基板１上にゲート酸化膜を介して形成されたＮチャネルＭＯＳトランジスタの第２のゲートポリシリコン部である。２４はボディＰ型拡散領域２２中に形成されたＮチャネルＭＯＳトランジスタのソースＮ型拡散領域（第１導電型の第２のソース拡散領域）である。２５はボディＰ型拡散領域２２中に形成されたＮチャネルＭＯＳトランジスタのドレインＮ型拡散領域（第１導電型の第２のドレイン拡散領域）である。２６はソースＮ型拡散領域２４とコンタクトするための金属電極である。２７はドレインＮ型拡散領域２５とコンタクトするための金属電極である。
【００３１】
つぎに、本実施の形態の絶縁ゲート半導体装置について、以下、その製造プロセスを説明する。
【００３２】
まず、半導体基板１にＰ型拡散領域２１および低電圧ＣＭＯＳ部のＮチャネルＭＯＳトランジスタのボディＰ型拡散領域２２を同時に形成する。
【００３３】
つぎに、ゲート酸化膜７を形成し、その後、ゲート酸化膜７の上にゲートポリシリコン部２およびゲートポリシリコン引き出し部３とゲートポリシリコン部２３とを同時に形成する。
【００３４】
つぎに、ゲートポリシリコン部２およびゲートポリシリコン引き出し部３をマスクとしてボディＰ型拡散領域４を形成する。
【００３５】
つぎに、ゲートポリシリコン部２およびゲートポリシリコン引き出し部３をマスクとしてソースＮ型拡散領域５を形成するとともに、ドレインＮ型拡散領域６を形成し、さらにゲートポリシリコン部２３をマスクとしてソースＮ型拡散領域２４およびドレインＮ型拡散領域２５を形成した後、金属電極８、金属電極９、金属電極１０、金属電極１１、金属電極２６および金属電極２７を形成する。
【００３６】
以上のように構成された本実施の形態の絶縁ゲート半導体装置について、以下、その動作を図３（ａ），（ｂ）を参照しながら説明する。図３において、（ａ）は本実施の形態の絶縁ゲート半導体装置の一部構成を示す平面図であり、（ｂ）は同じく絶縁ゲート半導体装置における空乏層の状態を示す平面図である。
【００３７】
まず、耐圧を測定する時には、ゲートポリシリコン部２およびゲートポリシリコン引き出し部３、ボディＰ型拡散領域４とソースＮ型拡散領域５をすべて０Ｖに接地する。つぎに、ドレインＮ型拡散領域６の電位を上昇させていくと、ボディＰ型拡散領域４およびＰ型拡散領域２１と、Ｎ型の半導体基板１の界面に形成されるＰＮ接合が逆バイアスされることになり、ボディＰ型拡散領域４およびＰ型拡散領域２１と半導体基板１の界面から空乏層４１が形成される。このとき、図３（ａ）に示すように、構造上、ボディＰ型拡散領域４およびＰ型拡散領域２１がＰ型拡散領域として連続につながっていて、半導体基板１との界面で形成されるＰＮ接合の形状も連続的かつなめらかな形状となることから、図３（ｂ）に示すように空乏層４１の曲率半径が大きく形成されることになり、電界の局部的な集中を抑えることが可能である。
【００３８】
以上のように、本実施の形態によれば、ボディＰ型拡散領域４の不連続部分を埋める状態にＰ型拡散領域２１を形成したので、ボディＰ型拡散領域４とＰ型拡散領域２１とがＰ型の一連の領域としてつながり、耐圧測定時において、Ｎ型の半導体基板１とボディＰ型拡散領域４とＰ型拡散領域２１との界面に形成されるＰＮ接合が逆バイアスされた場合でも、空乏層４１が連続的かつなめらかな形状として形成される。その結果、電界の局部的な集中を抑えることが可能となり、耐圧を向上させることができる。
【００３９】
また、半導体基板１にＰ型拡散領域２１および低電圧ＣＭＯＳ部のＮチャネルＭＯＳトランジスタのボディＰ型拡散領域２２を併せて形成しているが、この場合Ｐ型拡散領域２１およびボディＰ型拡散領域２２を同時に形成することができる。つまり、Ｐ型拡散領域２１の形成とボディＰ型拡散領域２２の形成とを一つの工程、すなわち一つのマスクで行うことができる。その結果、絶縁ゲート半導体装置と低電圧ＣＭＯＳ部のＮチャネルトランジスタとを集積化する場合の製造コストを下げることができる。
【００４０】
以下、本発明の第２の実施の形態について、図面を参照しながら説明する。
【００４１】
図４は本発明の第２の実施の形態における絶縁ゲート半導体装置の平面図を示し、図５（ａ）は図４のＸ−Ｘ’線の断面図を示し、同図（ｂ）は図４のＹ−Ｙ’線の断面図を示している。図４および図５において、１は低濃度Ｎ型（第１導電型）不純物が添加された半導体基板である。２はＭＯＳトランジスタのゲートポリシリコン部である。３はゲートポリシリコン部２を外部配線に接続するためにゲートポリシリコン部２から外方へ引き出されたゲートポリシリコン引き出し部である。ゲートポリシリコン部２およびゲートポリシリコン引き出し部３はいずれも半導体基板１上に形成されている。
【００４２】
４はゲートポリシリコン部２およびゲートポリシリコン引き出し部３をマスクとして半導体基板１の中にイオン注入することにより形成されたＭＯＳトランジスタのボディＰ型拡散領域であり、ゲートポリシリコン部２を包囲し、かつゲートポリシリコン引き出し部３の直下で不連続となっている。
【００４３】
５はゲートポリシリコン部２およびゲートポリシリコン引き出し部３をマスクとしてボディＰ型拡散領域４の中に形成されたソースＮ型拡散領域であり、ゲートポリシリコン部２を包囲し、かつゲートポリシリコン引き出し部３の直下で不連続となっている。
【００４４】
６は半導体基板１の中に形成されたドレインＮ型拡散領域であり、ゲートポリシリコン部２で包囲されている。７は半導体基板１の表面に形成されたゲート酸化膜である。
【００４５】
８はソースＮ型拡散領域５とコンタクトするための金属電極である。９はドレインＮ型拡散領域６とコンタクトするための金属電極である。１０はゲートポリシリコン引き出し部３とコンタクトするための金属電極である。１１はボディＰ型拡散領域４とコンタクトするための金属電極である。２１はゲートポリシリコン引き出し部３の直下に形成されたＰ型拡散領域で、これらは第１の実施の形態の構成と同じである。
【００４６】
３１はシート抵抗値が１キロオーム以上の高抵抗用のＰ型拡散領域であり、第１の実施の形態のＮチャネルＭＯＳトランジスタに代えて設けられたものである。３２、３３はＰ型拡散領域３１の両端部とコンタクトするための金属電極である。
【００４７】
なお、Ｐ型拡散領域３１は、通常の抵抗のシート抵抗値が１００〜５００Ω／□であり、これに対しての高抵抗であるので、１キロオーム以上としている。シート抵抗を大きくすると、抵抗パターン面積が小さくなり、高集積化を図るのに有効である。シート抵抗値は不純物濃度によって任意に変えることができる。
【００４８】
この実施の形態の製造プロセスについては、第１の実施の形態において、ＮチャネルＭＯＳトランジスタのボディＰ型拡散領域２２、ゲートポリシリコン部２３、ソースＮ型拡散領域２４、ドレインＮ型拡散領域２５、金属電極２６，２７が形成されるのに代えて、高抵抗用のＰ型拡散領域３１、金属電極３２，３３が形成されるだけであり、基本的には同じである。
【００４９】
以上のように構成された本実施の形態の絶縁ゲート半導体装置について、以下、その動作を図６（ａ），（ｂ）を参照しながら説明する。図６において、（ａ）は本実施の形態の絶縁ゲート半導体装置の一部構成を示す平面図であり、（ｂ）は同じく絶縁ゲート半導体装置における空乏層の状態を示す平面図である。
【００５０】
まず、耐圧を測定する時には、ゲートポリシリコン部２およびゲートポリシリコン引き出し部３、ボディＰ型拡散領域４とソースＮ型拡散領域５をすべて０Ｖに接地する。つぎに、ドレインＮ型拡散領域６の電位を上昇させていくと、ボディＰ型拡散領域４およびＰ型拡散領域２１と、Ｎ型の半導体基板１の界面に形成されるＰＮ接合が逆バイアスされることになり、ボディＰ型拡散領域４およびＰ型拡散領域２１と半導体基板１の界面から空乏層４２が形成される。このとき、図６（ａ）に示すように、構造上、ボディＰ型拡散領域４およびＰ型拡散領域２１がＰ型拡散領域として連続につながっていて、半導体基板１との界面で形成されるＰＮ接合の形状も連続的かつなめらかな形状となることから、図６（ｂ）に示すように空乏層４２の曲率半径が大きく形成されることになり、電界の局部的な集中を抑えることが可能である。
【００５１】
以上のように、本実施の形態によれば、ボディＰ型拡散領域４の不連続部分を埋める状態にＰ型拡散領域２１を形成したので、第１の実施の形態と同様にして、電界の局部的な集中を抑えることが可能となり、耐圧を向上させることができる。
【００５２】
また、半導体基板１にＰ型拡散領域２１および高抵抗用のＰ型拡散領域３１を併せて形成しているが、この場合Ｐ型拡散領域２１および高抵抗用のＰ型拡散領域３１を同時に形成することができる。つまり、Ｐ型拡散領域２１の形成と高抵抗用のＰ型拡散領域３１の形成とを一つの工程、すなわち一つのマスクで行うことができる。その結果、絶縁ゲート半導体装置と高抵抗とを集積化する場合の製造コストを下げることができる。
【００５３】
また、シート抵抗値が１キロオーム以上の高抵抗として用いる低濃度のＰ型拡散領域３１は、表面が不安定でありそのままでは抵抗特性が劣るが、ゲートポリシリコン引き出し部３の直下の半導体基板１に形成するＰ型拡散領域２１と同時にＰ型拡散領域３１を形成すると、Ｐ型拡散領域２１およびＰ型拡散領域３１の形成後に存在する絶縁ゲート半導体装置の製造工程中の熱処理によって、Ｐ型拡散領域３１が深く形成されて安定となり、抵抗特性の改善につながる。したがって、抵抗の特性改善と同時に絶縁ゲート半導体装置の耐圧向上を実現できる。
【００５４】
【発明の効果】
本発明の絶縁ゲート半導体装置の製造方法によれば、第３の工程でゲートポリシリコン引き出し部の直下に生じる第１のボディ拡散領域の不連続部分は予め第１の工程で形成された第１の拡散領域で埋められることになり、第１のボディ拡散領域と第１の拡散領域とが第２導電型の一連の領域としてつながる。従って、第１導電型の半導体基板と、第２導電型の第１のボディ拡散領域および第１の拡散領域との界面に形成されるＰＮ接合が逆バイアスされた場合でも、空乏層が連続的かつなめらかな形状として形成される。これにより、電界の局部的な集中を抑えることが可能となり、耐圧を向上させることができる。
【００５５】
また、第１のボディ拡散領域の不連続部分を埋めるための第１の拡散領域と、低電圧ＣＭＯＳ部の第２のボディ拡散領域を同一工程で併せて形成する場合には、半導体基板におけるゲートポリシリコン引き出し部の直下に対応した位置に第２導電型の第１の拡散領域を形成するのと同時に、低電圧ＣＭＯＳ部を形成する第２導電型の第２のボディ拡散領域を半導体基板に形成することが可能となる。つまり、第１の拡散領域の形成と、低電圧ＣＭＯＳ部の第２のボディ拡散領域の形成とを一つの工程、すなわち一つのマスクで行うことができる。その結果、高耐圧の絶縁ゲート半導体装置と低電圧ＣＭＯＳ部を集積化する場合の製造コストを下げることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における絶縁ゲート半導体装置の平面図である。
【図２】（ａ）は図１のＸ−Ｘ’線の断面図、（ｂ）は図１のＹ−Ｙ’線の断面図である。
【図３】（ａ）は本発明の第１の実施の形態における絶縁ゲート半導体装置の一部構成を示す平面図、（ｂ）は同じく絶縁ゲート半導体装置における空乏層の状態を示す平面図である。
【図４】本発明の第２の実施の形態における絶縁ゲート半導体装置の平面図である。
【図５】（ａ）は図４のＸ−Ｘ’線の断面図、（ｂ）は図４のＹ−Ｙ’線の断面図である。
【図６】（ａ）は本発明の第２の実施の形態における絶縁ゲート半導体装置の一部構成を示す平面図、（ｂ）は同じく絶縁ゲート半導体装置における空乏層の状態を示す平面図である。
【図７】従来の絶縁ゲート半導体装置の平面図である。
【図８】（ａ）は図７のＸ−Ｘ’線の断面図、（ｂ）は図７のＹ−Ｙ’線の断面図である。
【図９】（ａ）は従来の絶縁ゲート半導体装置の一部構成を示す平面図、（ｂ）は同じく絶縁ゲート半導体装置における空乏層の状態を示す平面図である。
【符号の説明】
１    半導体基板
２    ゲートポリシリコン部
３    ゲートポリシリコン引き出し部
４，２１，２２，３１    Ｐ型拡散領域
５，６    Ｎ型拡散領域
７    ゲート酸化膜
８〜１１    金属電極
２３    ゲートポリシリコン部
２４，２５    Ｎ型拡散領域
２６，２７，３２，３３    金属電極
４１，４２，４３    空乏層
【図１】
0003650562.tif 000002
【図２】
0003650562.tif 000003
【図３】
0003650562.tif 000004
【図４】
0003650562.tif 000005
【図５】
0003650562.tif 000006
【図６】
0003650562.tif 000007
【図７】
0003650562.tif 000008
【図８】
0003650562.tif 000009
【図９】
0003650562.tif 000010