(57)【特許請求の範囲】
【請求項１】
被試験回路を有する半導体集積回路の高温動作試験による信頼性試験の方法であって、
第１の被試験回路に対する試験を実行するステップと、
第２の被試験回路に対する試験を実行するステップと、
前記第１の被試験回路に対する試験の結果と、前記第２の被試験回路に対する試験に基づきホットキャリア劣化を評価するステップとを備え、
前記第１の被試験回路に対する試験は、
高温加熱前に、前記第１の被試験回路の遅延時間を測定するステップと、
前記第１の被試験回路に対して第１の周波数信号を入力した状態において一定時間高温加熱するステップと、
前記高温加熱後、前記第１の被試験回路の遅延時間を測定するステップを実行し、
前記第２の被試験回路に対する試験は、
高温加熱前に、前記第２の被試験回路の遅延時間を測定するステップと、
前記第２の被試験回路に対して前記第１の周波数信号とは異なる周波数を有する第２の周波数信号を入力した状態において一定時間高温加熱するステップと、
前記高温加熱後、前記第２の被試験回路の遅延時間を測定するステップを実行する半導体集積回路の試験方法。
【請求項２】
前記第１の周波数信号と前記第２の周波数信号は、特定の周波数を有する周波数信号を発生させるリングオシレータ回路と、前記リングオシレータ回路より発生した周波数信号を分周し、異なる周波数を有する複数の周波数信号を発生させる分周回路と、前記分周回路より発生した複数の周波数信号より任意の周波数信号を選択する選択回路によって発生されることを特徴とする請求項１記載の半導体集積回路の試験方法。
【請求項３】
高温動作試験において用いられ、遅延時間を測定することによりホットキャリア劣化の周波数特性を検査するための半導体集積回路であって、
特定の周波数を有する周波数信号を発生させるリングオシレータ回路と、
前記リングオシレータ回路より発生した周波数信号を分周し、異なる周波数を有する複数の周波数信号を発生させる分周回路と、
前記分周回路より発生した複数の周波数信号より任意の周波数信号を選択する選択回路と、
前記選択回路によって選択された周波数信号を入力する被試験回路と、
前記リングオシレータ回路、前記分周回路及び前記選択回路と同等の回路構成を有するダミー回路とを備えた半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の試験方法及び半導体集積回路に関し、特に、高温動作試験の方法及び高温動作試験において用いられる半導体集積回路に関するものである。
【０００２】
【従来の技術】
従来より半導体装置の信頼性試験の一つとして、高温状態で連続動作させる高温動作試験（ダイナミックＨＴＯＬ試験ともいう）がある。この高温動作試験では、例えば、高温加熱前後でゲート遅延時間に差異が生じるかどうかを確認する。より具体的には、まず、常温下において被試験回路であるゲート遅延回路のゲート遅延時間を求める。次に、ゲート遅延回路に対して特定の周波数信号を入力した状態において、一定時間高温加熱する。その後、常温下で再度ゲート遅延時間を求め、高温加熱前後でゲート遅延時間に差異が生じるかどうかを確認する。
【０００３】
ここで、図８を用いて、半導体装置の高温動作試験を実行するための半導体集積回路の構成について説明する。図８において、リングオシレータ回路２１０１は特定周波数の周波数信号を生成し、ゲート遅延回路により構成される被試験回路２２０１に入力している。
リングオシレータ回路２１０１は、２入力ＮＡＮＤ回路２１０２、２１０３、２１０４を備えている。そして、このＮＡＮＤ回路２１０２の発信開始／停止端子２１０５にハイレベル信号を入力すると、リングオシレータ回路２１０１は発振状態になり、周波数信号を発生する。リングオシレータ回路２１０１において発生した周波数信号は、ノード２１０９を通り、被試験回路２２０１に入力される。このように従来の高温動作試験のための半導体集積回路は、一定の周波数信号を被試験回路に入力するものであり複数の周波数信号を入力する構成ではなかった。
【０００４】
他方、リングオシレータ回路を含む回路構成によりゲート遅延時間を測定する方法が提案されている（例えば、特許文献１、２、３、４、５参照）。これらの回路は、リングオシレータ回路と分周回路を有するが、リングオシレータ回路自身の遅延を測定することによってゲート遅延を求めるもの、即ちリングオシレータ回路が被試験回路であり、被試験回路に対して入力するための周波数信号を生成する回路ではない。また、これらの各特許文献における分周回路は、専らリングオシレータ回路より出力された周波数信号の周波数を低下させるために用いられ、周波数の異なる複数の周波数信号を生成するものではない。
【０００５】
【特許文献１】
特開昭６２−１１３０７４号公報
【０００６】
【特許文献２】
特開昭６４−６３８７９号公報
【０００７】
【特許文献３】
特開昭６４−６７０２８号公報
【０００８】
【特許文献４】
特開平１−１８７９６８号公報
【０００９】
【特許文献５】
特開平１−２３６６４１号公報
【００１０】
【発明が解決しようとする課題】
最近の半導体装置は、微細化が進み、ゲート長が短くなり、かつ動作速度が高くなったため、ホットキャリアの発生に基づく劣化の問題が大きくなった。このホットキャリア劣化については、従来の高温動作試験によっても遅延時間を観察することにより検査することはできるが、さらに、正確にホットキャリア劣化を検査することができる試験方法が望まれていた。
本発明は、ホットキャリア劣化を正確に検査できる新たな信頼性試験の方法を提供することを第１の目的とする。さらに、この新たな信頼性試験を実現するために、回路規模を増大させることなく最適な半導体集積回路を提供することを第２の目的とする。
【００１１】
【課題を解決するための手段】
本発明にかかる半導体集積回路の試験方法は、被試験回路を有する半導体集積回路の高温動作試験による信頼性試験の方法であって、第１の被試験回路に対する試験を実行するステップと、第２の被試験回路に対する試験を実行するステップと、前記第１の被試験回路に対する試験の結果と、前記第２の被試験回路に対する試験に基づきホットキャリア劣化を評価するステップとを備え、前記第１の被試験回路に対する試験は、高温加熱前に、前記第１の被試験回路の遅延時間を測定するステップと、前記第１の被試験回路に対して第１の周波数信号を入力した状態において一定時間高温加熱するステップと、前記高温加熱後、前記第１の被試験回路の遅延時間を測定するステップを実行し、前記第２の被試験回路に対する試験は、高温加熱前に、前記第２の被試験回路の遅延時間を測定するステップと、前記第２の被試験回路に対して前記第１の周波数信号とは異なる周波数を有する第２の周波数信号を入力した状態において一定時間高温加熱するステップと、前記高温加熱後、前記第２の被試験回路の遅延時間を測定するステップを実行するものである。このような方法によれば、ホットキャリア劣化の周波数特性を評価することができ、ホットキャリア劣化を正確に検査できる。
【００１２】
ここで、前記第１の周波数信号と前記第２の周波数信号は、特定の周波数を有する周波数信号を発生させるリングオシレータ回路と、前記リングオシレータ回路より発生した周波数信号を分周し、異なる周波数を有する複数の周波数信号を発生させる分周回路と、前記分周回路より発生した複数の周波数信号より任意の周波数信号を選択する選択回路によって発生するようにしてもよい。このようなな回路により、周波数の異なる周波数信号を生成することにより、回路規模を増大させることなく、ホットキャリア劣化の周波数特性を測定することができる。
【００１３】
他方、本発明にかかる半導体集積回路装置は、高温動作試験において用いられ、遅延時間を測定することによりホットキャリア劣化の周波数特性を検査するための半導体集積回路であって、特定の周波数を有する周波数信号を発生させるリングオシレータ回路と、前記リングオシレータ回路より発生した周波数信号を分周し、異なる周波数を有する複数の周波数信号を発生させる分周回路と、前記分周回路より発生した複数の周波数信号より任意の周波数信号を選択する選択回路（例えば、本発明の実施の形態におけるセレクタ回路１３０１）と、前記選択回路によって選択された周波数信号を入力する被試験回路とを備えたものである。このような構成により、回路規模を増大させることなく、ホットキャリア劣化の周波数特性を評価することができる。
【００１４】
ここで、前記選択回路と前記被試験回路の間に共通遅延回路を設け、共通遅延回路と被試験回路のそれぞれに出力端子を設けるようにしてもよい。このような構成により、被試験回路以外の回路に基づく遅延の影響を除去することができる。
【００１５】
さらに、前記リングオシレータ回路、前記分周回路及び前記選択回路と同等の回路構成を有するダミー回路を設けるようにしてもよい。このような構成において、ダミー回路の遅延時間の劣化を測定することにより、リングオシレータ回路、分周回路及び選択回路における遅延時間の影響を除去することができる。
好適な実施の形態における半導体集積回路装置は、１チップ上に構成されている。
【００１６】
【発明の実施の形態】
本願の発明者は、種々の実験を通じて、ホットキャリア劣化を検査するためには、高温加熱状態で被試験回路のそれぞれに対して周波数の異なる複数の周波数信号を入力し、高温加熱下での動作の前後におけるゲート遅延時間を測定し、その周波数依存性を測定する方法が最適であることを見い出した。
【００１７】
発明の実施の形態１．
図１を用いて本発明における高温動作試験において用いられる半導体集積回路の構成について説明する。この半導体集積回路は、１チップ上に構成され、パッケージングされた状態で高温動作試験に用いられる。また、本例における半導体集積回路は、ゲート長が０．０６μｍ、動作周波数が１ＧＨｚである。
【００１８】
この半導体集積回路は、大きく複数の周波数信号を発生するための周波数信号発生回路と、被試験回路１４０１を備えている。周波数信号発生回路は、リングオシレータ回路１１０１、分周回路１２０１、セレクタ回路（選択回路）１３０１を備えている。
【００１９】
リングオシレータ回路１１０１は、この例では、３つの２入力ＮＡＮＤ回路１１０２、１１０３、１１０４により構成されてる。ＮＡＮＤ回路１１０２の２つの入力のうちの１つは、発振開始／停止端子１１０５に接続されている。ＮＡＮＤ回路１１０２の他方の入力はＮＡＮＤ回路１１０４の出力に接続されたノード１１０９に接続されている。ＮＡＮＤ回路１１０２の出力に接続されたノード１１０６は、ＮＡＮＤ回路１１０３の一方の入力に接続されている。ＮＡＮＤ回路１１０３の他方の入力は、入力端子１１０８に接続されている。ＮＡＮＤ回路１１０３の出力に接続されたノード１１０７は、ＮＡＮＤ回路１１０４の一方の入力に接続されている。ＮＡＮＤ回路１１０４の他方の入力は、入力端子１１０８に接続されている。ＮＡＮＤ回路１１０４の出力は、ノード１１０９に接続される。ノード１１０９は、分周回路１２０１に接続されている。尚、リングオシレータ回路１１０１は、図１に示す構成に限られない。例えば、この例では、３つの２入力ＮＡＮＤ回路１１０２、１１０３、１１０４により構成されているが、３つでなくともそれ以上であってもよい。また、ＮＡＮＤ回路１１０３、１１０４は、インバータであってもよい。このリングオシレータ回路１１０１は、例えば、８００ＭＨｚの周波数信号を出力する。
【００２０】
分周回路１２０１では、リングオシレータ回路１１０１のノード１１０９が、フリップフロップ１２０２のクロック入力と接続されている。また、フリップフロップ１２０２の出力は、同じくフリップフロップ１２０２の入力に接続されるとともに、フリップ１２０３のクロック入力及びセレクタ回路１３０１のＮＡＮＤ回路１３１０の一方の入力と接続されている。フリップフロップ１２０３の出力は、同じくフリップフロップ１２０３の入力に接続されるとともに、セレクタ回路１３０１のＮＡＮＤ回路１３１１の一方の入力と接続されている。
【００２１】
セレクタ回路１３０１の周波数切替端子１３１３は、インバータ１３０２の入力と接続され、そのインバータ１３０２の出力は、インバータ１３０３の入力と、ＮＡＮＤ回路１３０７の一方の入力にノード１３１４を介して接続されている。インバータ１３０３の出力は、ノード１３１５を介してＮＡＮＤ回路１３０６の入力に接続され、このＮＡＮＤ回路１３０６の出力はノード１３１６を介してインバータ１３０８の入力に接続されている。インバータ１３０８の出力はノード３１７を介してＮＡＮＤ回路１３１０の入力に接続され、そのＮＡＮＤ回路１３１０の出力は、ノード１３１８を介してＮＡＮＤ回路１３１２の一方の入力に接続されている。
【００２２】
セレクタ回路１３０１の周波数切替端子１３１９は、インバータ１３０４の入力と接続され、そのインバータ１３０４の出力は、インバータ１３０５の入力と、ＮＡＮＤ回路１３０６の一方の入力にノード１３２０を介して接続されている。インバータ１３０５の出力は、ノード１３２１を介してＮＡＮＤ回路１３０７の入力に接続され、このＮＡＮＤ回路１３０７の出力はノード１３２２を介してインバータ１３０９の入力に接続されている。インバータ１３０９の出力はノード１３２３を介してＮＡＮＤ回路１３１１に接続され、そのＮＡＮＤ回路１３１１の出力は、ノード１３２４を介してＮＡＮＤ回路１３１２の他方の入力に接続されている。そして、ＮＡＮＤ回路１３１２の出力がノード１３２５を介して被試験回路１４０１に接続されている。
【００２３】
尚、リングオシレータ回路１１０１、分周回路１２０１及びセレクタ回路１３０１の間にバッファ回路を設けるようにしてもよい。
【００２４】
ここで、図２を用いて被試験回路１４０１の構成例について説明する。この例では、被試験回路１４０１は、ＮＡＮＤ回路１４０２、インバータ１４０３、１４０４より構成される回路が数百段直列に接続されることによって構成される。このうち、ＮＡＮＤ回路１４０２は波形整形回路、インバータ１４０３はターゲットゲート回路、インバータ１４０４は負荷ゲート回路である。
【００２５】
続いて、図１を用いてリングオシレータ回路１１０１、分周回路１２０１及びセレクタ回路１３０１の動作について説明する。
【００２６】
まず、リングオシレータ回路１１０１のＮＡＮＤ回路１１０２の発振開始／停止端子１１０５をローレベル信号からハイレベル信号に切り換えて入力したとすると、リングオシレータ回路１１０１は、発振停止状態から発振状態になり、特定の周波数を有する周波数信号をノード１１０９に発生する。ノード１１０９に発生した周波数信号は、分周回路１２０１に入力される。このとき、分周回路１２０１のフリップフロップ１２０２及び１２０３の各リセット端子は、発振開始／停止端子１１０５に接続されているから、ハイレベル信号が入力され、リセット状態からリセット解除状態にある。
【００２７】
フリップフロップ１２０２に入力された周波数信号は、１／２分周され、フリップフロップ１２０３に出力される。さらに、フリップフロップ１２０３は入力された周波数信号を１／２分周する。このとき、フリップフロップ１２０３から出力された周波数信号は、分周回路１２０１に入力された周波数信号を１／４分周した信号となる。フリップフロップ１２０２により出力された１／２分周の周波数信号は、セレクタ回路１３０１のＮＡＮＤ回路１３１０の一方の端子に入力される。フリップフロップ１２０３により出力された１／４分周の周波数信号は、セレクタ回路１３０１のＮＡＮＤ回路１３１１の一方の端子に入力される。
【００２８】
セレクタ回路１３０１は、周波数切替端子１３１３、１３１９によって、分周回路１２０１より出力された１／２分周の周波数信号又は１／４分周の周波数信号のいずれか一方を選択し、出力する。
【００２９】
セレクタ回路１３０１の周波数切替端子１３１３、１３１９のいずれもがハイレベル信号或いはローレベル信号の場合には、ＮＡＮＤ回路１３０６及びＮＡＮＤ回路１３０７の出力は、いずれもハイレベル信号となる。ＮＡＮＤ回路１３０６から出力されたハイレベル信号は、インバータ１３０８で反転され、ＮＡＮＤ回路１３１０の他方の入力１３１７は、ローレベル信号となる。また、ＮＡＮＤ回路１３０７から出力されたハイレベル信号は、インバータ１３０９で反転され、ＮＡＮＤ回路１３１１の他方の入力１３２３は、ローレベル信号となる。従って、分周回路１２０１と接続されたＮＡＮＤ回路１３１０、１３１１の他方の入力の信号状態によらずに、ＮＡＮＤ回路１３１０、１３１１の出力は、ハイレベル信号となり、ＮＡＮＤ回路１３１２に入力される。ＮＡＮＤ回路１３１２は、双方の入力にハイレベル信号が入力されるため、ローレベル信号が出力される。ＮＡＮＤ回路１３１２から出力されたローレベル信号は、被試験回路１４０１に入力される。
【００３０】
セレクタ回路１３０１の周波数切替端子１３１３がハイレベル信号であり、周波数切替端子１３１９がローレベル信号である場合には、ＮＡＮＤ回路１３０６はローレベル信号を出力し、ＮＡＮＤ回路１３０７はハイレベル信号を出力する。ＮＡＮＤ回路１３０６、１３０７の出力信号は、それぞれインバータ１３０８、１３０９によって反転され、ハイレベル信号がＮＡＮＤ回路１３１０に入力され、ローレベル信号がＮＡＮＤ回路１３１１に入力される。ＮＡＮＤ回路１３１０は、一方の入力にハイレベル信号が入力されているため、他方の入力に入力された１／２分周の周波数信号を反転させて、ＮＡＮＤ回路１３１２の入力に出力する。ＮＡＮＤ回路１３１１は、一方の入力にローレベル信号が入力されているため、他方の入力の信号状態によらずに、ハイレベル信号をＮＡＮＤ回路１３１２の入力に出力する。ＮＡＮＤ回路１３１２は、一方の入力に１／２分周の周波数信号が反転された信号が入力され、他方の入力にハイレベル信号が入力されることになるから、再度、その入力信号を反転させて、出力する。即ち、分周回路１２０１より出力された１／２分周の周波数信号を選択して被試験回路１４０１に入力する。
【００３１】
セレクタ回路１３０１の周波数切替端子１３１３がローレベル信号であり、周波数切替端子１３１９がハイレベル信号である場合には、ＮＡＮＤ回路１３０６はハイレベル信号を出力し、ＮＡＮＤ回路１３０７はローレベル信号を出力する。ＮＡＮＤ回路１３０６、１３０７の出力信号は、それぞれインバータ１３０８、１３０９によって反転され、ローレベル信号がＮＡＮＤ回路１３１０に入力され、ハイレベル信号がＮＡＮＤ回路１３１１に入力される。ＮＡＮＤ回路１３１０は、一方の入力にローレベル信号が入力されているため、他方の入力の信号状態によらずに、ハイレベル信号をＮＡＮＤ回路１３１２の入力に出力する。ＮＡＮＤ回路１３１１は、一方の入力にハイレベル信号が入力されているため、他方の入力に入力された１／４分周の周波数信号を反転させて、ＮＡＮＤ回路１３１２の入力に出力する。ＮＡＮＤ回路１３１２は、一方の入力にハイレベル信号が入力され、他方の入力に１／４分周の周波数信号が反転された信号が入力されることになるから、再度、その入力信号を反転させて、出力する。即ち、分周回路１２０１より出力された１／４分周の周波数信号を選択して被試験回路１４０１に入力する。
【００３２】
このように、リングオシレータ回路１１０１において発生した周波数信号を分周回路１２０１により周波数の異なる複数の周波数信号に変換し、セレクタ回路１３０１により複数の周波数信号の一つを選択して、被試験回路１４０１に入力できるように構成したため、被試験回路１４０１に対して複数の周波数信号を入力することができ、被試験回路１４０１の周波数特性を検査することができる。特に、図１に示すような構成によれば、複数の周波数信号を生成するために、複数のリングオシレータ回路１１０１を設けた場合と比較して、回路規模を小さくすることができる。
【００３３】
ここで、高温動作試験の全体フローについて説明する。まず、図１に示されるような回路を有する半導体集積回路を１チップ上に形成し、パッケージングされた半導体装置を製造する。そして、少なくとも異なる周波数を有する周波数信号の数の半導体装置（チップ）を用意する。ここでは、説明のため、２種類の周波数信号、第１の周波数信号（例えば、８００ＭＨｚの信号）と第２の周波数信号（例えば、４００ＭＨｚの信号）がそれぞれ入力される第１の半導体装置と第２の半導体装置を用いて試験を実行する例について説明する。
【００３４】
最初に第１の半導体装置について、常温下で遅延時間を測定する。具体的には、第１の半導体装置の被試験回路１４０１に対してハイレベル信号又はローレベル信号を入力し、その出力が変化したときの遅延時間を測定する。遅延時間は、例えば、テスターにより測定する。このとき、リングオシレータ回路１１０１に対しては、その発振開始／停止端子１１０５にローレベル信号を入力しておく。このため、リングオシレータ回路１１０１は、発振停止状態にある。
【００３５】
常温下で第１の半導体装置の遅延時間を測定した後に、周知の高温動作試験と同様にして、第１の半導体装置を加熱する。例えば、１２５℃まで加熱し、その温度を維持する。このとき、高温加熱下において、第１の半導体装置の被試験回路１４０１に対して、第１の周波数信号を継続的に入力し、ダイナミック動作させる。
【００３６】
具体的には、第１の半導体装置においてリングオシレータ回路１１０１の発振開始／停止端子１１０５にハイレベル信号を入力する。これに応じて、リングオシレータ回路１１０１が発振状態となり、特定の周波数を有する周波数信号を生成し、分周回路１２０１に出力する。分周回路１２０１は、入力した周波数信号を分周し、複数の周波数信号に変換し出力する。セレクタ回路１３０１の周波数切替端子１３１３、１３１９には、第１の周波数信号が選択されるような信号が入力される。このようにして、第１の周波数信号が被試験回路１４０１に入力される。
【００３７】
一定期間の加熱の後、常温下で第１の半導体装置の被試験回路１４０１にハイレベル信号又はローレベル信号を入力し、出力が変化したときの遅延時間を測定する。
【００３８】
そして、加熱処理前と加熱処理後の遅延時間を比較し、第１の周波数信号を入力した場合のホットキャリアによる遅延時間の劣化を検査する。
【００３９】
次に、第２の半導体装置について、常温下で遅延時間を測定する。具体的には、第２の半導体装置の被試験回路１４０１に対してハイレベル信号又はローレベル信号を入力し、その出力が変化したときの遅延時間を測定する。遅延時間は、例えば、テスターにより測定する。このとき、リングオシレータ回路１１０１に対しては、その発振開始／停止端子１１０５にローレベル信号を入力しておく。このため、リングオシレータ回路１１０１は、発振停止状態にある。
【００４０】
常温下で第２の半導体装置の遅延時間を測定した後に、周知の高温動作試験と同様にして、第２の半導体装置を加熱する。例えば、１２５℃まで加熱し、その温度を維持する。このとき、高温加熱下において、第２の半導体装置の被試験回路１４０１に対して、第２の周波数信号を継続的に入力し、ダイナミック動作させる。
【００４１】
具体的には、第２の半導体装置においてリングオシレータ回路１１０１の発振開始／停止端子１１０５にハイレベル信号を入力する。これに応じて、リングオシレータ回路１１０１が発振状態となり、特定の周波数を有する周波数信号を生成し、分周回路１２０１に出力する。分周回路１２０１は、入力した周波数信号を分周し、複数の周波数信号に変換し出力する。セレクタ回路１３０１の周波数切替端子１３１３、１３１９には、第２の周波数信号が選択されるような信号が入力される。このようにして、第２の周波数信号が被試験回路１４０１に入力される。
【００４２】
一定期間の加熱の後、常温下で第２の半導体装置の被試験回路１４０１にハイレベル信号又はローレベル信号を入力し、出力が変化したときの遅延時間を測定する。
【００４３】
そして、加熱処理前と加熱処理後の遅延時間を比較し、第２の周波数信号を入力した場合のホットキャリアによる遅延時間の劣化を検査する。
【００４４】
次に第１の周波数信号を入力した場合のホットキャリアにより遅延時間の劣化と、第２の周波数信号を入力した場合のホットキャリアの遅延時間の劣化を比較し、劣化の周波数依存性を検査する。これにより、ホットキャリアの劣化状況を正確に検査することが可能となる。
【００４５】
ここで、リングオシレータ回路１１０１及び分周回路１２０１において実際に生成される周波数信号の例について図３を用いて説明する。図に示されるように、リングオシレータ回路１１０１は、８００ＭＨｚの周波数信号を生成し、分周回路１２０１に出力する。分周回路１２０１では、分周により、４００ＭＨｚ、２００ＭＨｚ、１００ＭＨｚ、５０ＭＨｚ、２５ＭＨｚ、１２．５ＭＨｚ、６．２５ＭＨｚの周波数信号が生成される。そして、これら複数の周波数信号からセレクタ回路１３０１によって任意の周波数信号が選択され、被試験回路１４０１に入力される。但し、分周回路１２０１より出力される周波数信号の周波数は、例えば、１ＧＨｚの動作周波数と同程度であってもよい。
【００４６】
発明の実施の形態２．
発明の実施の形態２にかかる半導体集積回路は、被試験回路１４０１の遅延時間を正確に測定できるようにしたものである。図４は、本発明の実施の形態２にかかる半導体集積回路の構成を示すブロック図である。
【００４７】
この半導体集積回路は、セレクタ回路１３０１と、被試験回路１４０１の間に共通遅延回路１５０１が設けられている。そして、共通遅延回路１５０１より直接信号を出力する出力端子５０と、被試験回路１４０１の出力端子６０とを設けている。
【００４８】
ここで、リングオシレータ１１０１の遅延時間をＴｒ、分周回路１２０１の遅延時間をＴｄ、セレクタ回路１３０１の遅延時間をＴｓ、共通遅延回路１５０１の遅延時間をＴｃ、被試験回路１４０１の遅延時間をＴｔとする。まず、出力端子５０より出力された信号に基づき、リングオシレータ回路１１０１、分周回路１２０１、セレクタ回路１３０１及び共通遅延回路１５０１の遅延時間（Ｔｒ＋Ｔｄ＋Ｔｓ＋Ｔｃ）を求めることができる。そして、出力端子６０より出力された信号に基づき、リングオシレータ回路１１０１、分周回路１２０１、セレクタ回路１３０１、共通遅延回路１５０１、被試験回路１４０１の遅延時間（Ｔｒ＋Ｔｄ＋Ｔｓ＋Ｔｃ＋Ｔｔ）を求めることができる。そして、両者の遅延時間の差分を取ることにより、即ち（Ｔｒ＋Ｔｄ＋Ｔｓ＋Ｔｃ＋Ｔｔ）−（Ｔｒ＋Ｔｄ＋Ｔｓ＋Ｔｃ）を計算することにより、被試験回路１４０１の遅延時間Ｔｔを求めることができる。
【００４９】
発明の実施の形態３．
発明の実施の形態１にかかる半導体集積回路は、被試験回路１４０１のみならず、リングオシレータ回路１１０１、分周回路１２０１及びセレクタ回路１３０１も１チップ上に形成され、高温下に晒される。そのため、被試験回路１４０１のみならず、リングオシレータ回路１１０１、分周回路１２０１及びセレクタ回路１３０１も遅延劣化を生じる可能性があるため、それらの遅延劣化分を除去することによりさらに正確に被試験回路１４０１の遅延時間について検査することができる。
【００５０】
そこで、発明の実施の形態２では、リングオシレータ回路１１０１、分周回路１２０１、セレクタ回路１３０１及び被試験回路１４０１を有する正規回路２００の他に、同一チップ上にリングオシレータ回路１１０１、分周回路１２０１、セレクタ回路１３０１を有するダミー回路３００を形成することにした。このダミー回路３００も遅延時間が測定できるように、リングオシレータ回路１１０１の入力端子、セレクタ回路１２０１の出力端子が設けられている。
【００５１】
このように正規回路２００のみならず、ダミー回路３００についても遅延時間を測定し、高温加熱前後のダミー回路３００の遅延時間の変化を求める。そして、この変化分を正規回路２００で求めた高温加熱前後の遅延時間の変化より差し引くことにより、リングオシレータ回路１１０１、分周回路１２０１及びセレクタ回路１３０１の遅延時間の変化の影響を軽減することができる。
【００５２】
その他の実施の形態．
図１に示す半導体集積回路の他に図６や図７に示す構成であってもよい。図６に示す半導体集積回路では、生成する周波数信号の数に応じてリングオシレータ回路１１０１Ａとリングオシレータ回路１１０１Ｂを設け、それらの出力信号をセレクタ回路１３０１により選択し、被試験回路１４０１に出力するようにしている。リングオシレータ回路１１０１Ａとリングオシレータ回路１１０１Ｂは、発生する周波数信号の周波数が異なる。
【００５３】
図７に示す半導体集積回路では、生成する周波数信号の数に応じてＰＬＬ（Phase Lock Loop）回路１６０１ＡとＰＬＬ回路１６０１Ｂを設け、それらの出力信号をセレクタ回路１３０１により選択し、被試験回路１４０１に出力するようにしている。ＰＬＬ回路１６０１ＡとＰＬＬ回路１６０１Ｂは、発生する周波数信号の周波数が異なる。
【００５４】
【発明の効果】
本発明によれば、ホットキャリア劣化を正確に検査できる新たな信頼性試験の方法を提供することができる。さらに、この新たな信頼性試験を実現するために、回路規模を増大させることなく最適な半導体集積回路を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積回路装置の回路図である。
【図２】本発明にかかる被試験回路の回路図である。
【図３】本発明にかかる半導体集積回路の回路図である。
【図４】本発明にかかる半導体集積回路のブロック図である。
【図５】本発明にかかる半導体集積回路のブロック図である。
【図６】本発明にかかる半導体集積回路のブロック図である。
【図７】本発明にかかる半導体集積回路のブロック図である。
【図８】従来の半導体集積回路の回路図である。
【符号の説明】
１１０１  リングオシレータ回路
１２０１  分周回路
１３０１  セレクタ回路
１４０１  被試験回路
【図１】
0003722808.tif 000002
【図２】
0003722808.tif 000003
【図３】
0003722808.tif 000004
【図４】
0003722808.tif 000005
【図５】
0003722808.tif 000006
【図６】
0003722808.tif 000007
【図７】
0003722808.tif 000008
【図８】
0003722808.tif 000009