(57)【特許請求の範囲】
【請求項１】
入力された画像データからテンプレートモデルに従って参照画素を抽出し、被符号化画素に対するコンテキストを生成するためのコンテキスト生成手段、
このコンテキスト生成手段からの被符号化画素に対するコンテキストを一時記憶するコンテキスト記憶手段、
システムクロックの１クロック内で記憶内容の読み出しと記憶内容の書き込みとを行えるＲＡＭにて構成され、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの記憶用データを複数記憶し、上記コンテキスト生成手段からのコンテキストに基づいて上記複数記憶された記憶用データのうちから所定の記憶用データが出力されるとともに、上記被符号化画素に対してリノーマライズ処理を要すると上記コンテキスト記憶手段に一時記憶されたコンテキストに基づいて上記複数記憶された記憶用データのうちから所定の記憶用データを予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの書換データに書き換えられるコンテキストテーブル記憶手段、
上記被符号化画素に対する画像データと、上記コンテキストテーブル記憶手段からの記憶用データと、上記被符号化画素の直前の画素に対する有効領域の幅Ａを示すＡデータと、上記被符号化画素の直前の画素に対する符号語Ｃを示すＣデータとを受け、所定の演算処理を行い、上記被符号化画素に対する有効領域の幅Ａを示すＡデータと被符号化画素に対する符号語Ｃを示すＣデータとを出力するとともに、上記被符号化画素に対する画像データと上記記憶用データの予測シンボルとの一致又は不一致を示す予測変換信号を出力する算術演算手段、
この算術演算手段からの予測変換信号と上記コンテキストテーブル記憶手段からの記憶用データとを受け、上記コンテキストテーブル記憶手段への上記書換データを生成する書換データ生成手段を備えたディジタル情報符号化装置。
【請求項２】
上記コンテキストテーブル記憶手段は、上記コンテキスト生成手段からのコンテキストを受けるリード用アドレス入力ノードと、上記複数ビットの記憶用データを複数記憶する読み出し／書き込み可能なコンテキストテーブル記憶部と、上記リード用アドレス入力ノードに受けたコンテキストに基づいたアドレスの上記コンテキストテーブル記憶部に記憶された記憶用データが出力されるデータ出力ノードと、上記コンテキスト記憶手段に一時記憶されたコンテキストを受けるライト用アドレス入力ノードと、このライト用アドレス入力ノードに受けたコンテキストに基づいたアドレスの上記コンテキストテーブル記憶部に対する上記複数ビットの書換データが入力されるデータ入力ノードとを有することを特徴とする請求項１記載のディジタル情報符号化装置。
【請求項３】
上記書換データ生成手段は、上記コンテキストテーブル記憶手段からの記憶用データのＬＳＺデータと上記算術演算手段からの予測変換信号とを受けて、上記コンテキストテーブル記憶手段への上記書換データにおける不一致確率を示すＬＳＺデータと、上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルを反転するか否かを指示するＳＷＩＴＣＨデータを出力するＬＳＺ更新手段と、このＬＳＺ更新手段からのＳＷＩＴＣＨデータと上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルとを受け、受けたＳＷＩＴＣＨデータが"０"であると受けた予測シンボルの値を、受けたＳＷＩＴＣＨデータが"１"であると受けた予測シンボルの値を反転した値を上記コンテキストテーブル記憶手段への書換データにおける予測シンボルとして出力するＭＰＳ更新手段とを有することを特徴とする請求項１又は請求項２記載のディジタル情報符号化装置。
【請求項４】
上記ＬＳＺ更新手段は、入力と出力との関係が確率評価表（Probability estimation table）に基づいて作成された真理値表に示す関係になるよう
に論理回路によって構成されていることを特徴とする請求項３記載のディジタル情報符号化装置。
【請求項５】
上記書換データ生成手段は、上記コンテキストテーブル記憶手段からの記憶データを一時記憶するとともに、一時記憶された記憶データのＬＳＺデータを上記ＬＳＺ更新手段に出力するとともに一時記憶された記憶データの予測シンボルを上記ＭＰＳ更新手段に出力する記憶用データ記憶手段をさらに有することを特徴とする請求項３又は請求項４記載のディジタル情報符号化装置。
【請求項６】
上記算術演算手段は、上記被符号化画素に対する画像データと上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルとが一致を意味すると、下記（１）式及び（２）式による演算処理を行い、上記被符号化画素のＡデータ及びＣデータを出力し、上記被符号化画素に対する画像データと上記コンテキストテーブル記憶手段からの記憶用データにおける予測シンボルとが不一致を意味すると、下記（３）式及び（４）式による演算処理を行い、上記被符号化画素のＡデータ及びＣデータを出力することを特徴とする請求項１ないし請求項５のいずれかに記載のディジタル情報符号化装置。
Ａ(ｋ)＝Ａ(ｋ−１)−ＬＳＺ(ｋ)                      ……（１）
Ｃ(ｋ)＝Ｃ(ｋ−１)                                  ……（２）
Ａ(ｋ)＝ＬＳＺ(ｋ)                                  ……（３）
Ｃ(ｋ)＝Ｃ(ｋ−１)＋｛Ａ(ｋ−１)−ＬＳＺ(ｋ)｝      ……（４）
［但し、Ａ(ｋ)は上記被符号化画素（ｋ番目の被符号化画素）のＡデータ、Ａ(ｋ−１)は上記被符号化画素の直前の被符号化画素｛(ｋ−１)番目の被符号化画素｝のＡデータ、Ｃ(ｋ)は上記被符号化画素（ｋ番目の被符号化画素）のＣデータ、Ｃ(ｋ−１)は上記被符号化画素の直前の被符号化画素｛(ｋ−１)番目の被符号化画素｝のＣデータ、ＬＳＺ(ｋ)は上記被符号化画素（ｋ番目の被符号化画素）に対する上記コンテキストテーブル記憶手段からの記憶用データにおける不一致確率を示すＬＳＺデータ、ｋは１、２、３、……である。］
【請求項７】
上記算術演算手段からのＡデータをラッチするとともに、ラッチしている内容をＡデータとして出力し、正規化処理を行うためのリノーマライズ信号及び後１回の正規化処理で正規化処理が終了することを意味する１回リノーマライズ信号を出力するＡレジスタと、
このＡレジスタからのＡデータ及び上記１回リノーマライズ信号に基づいたシフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記ＡレジスタからのＡデータを１ビット分シフトアップしたデータを、それ以外の時は上記ＡレジスタからのＡデータをそのまま上記算術演算手段に上記被符号化画素の直前の画素に対するＡデータとして与えるＡセレクタと、
上記算術演算手段からのＣデータをラッチするとともに、ラッチしている内容をＣデータとして出力するＣレジスタと、
このＣレジスタからのＣデータ及び上記シフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記ＣレジスタからのＣデータを１ビット分シフトアップしたデータを、それ以外の時は上記ＣレジスタからのＣデータをそのまま上記算術演算手段に上記被符号化画素の直前の画素に対するＣデータとして与えるとともに、送信するための符号化データとして出力するＣセレクタとをさらに備えた請求項１ないし請求項６のいずれかに記載のディジタル情報符号化装置。
【請求項８】
上記Ａレジスタは、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直すものであり、
上記Ｃレジスタは、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直すものであることを特徴とする請求項７記載のディジタル情報符号化装置。
【請求項９】
上記算術演算手段からのＡデータを受け、上記被符号化画素に対してリノーマライズ処理を要しないと、受けた上記算術演算手段からのＡデータを上記被符号化画素の直前の被符号化画素として与え、上記被符号化画素に対して１回のリノーマライズ処理を要すると、受けた上記算術演算手段からのＡデータを１ビットシフトアップした値を上記被符号化画素の直前の被符号化画素として与えるＡデータ出力手段と、
上記算術演算手段からのＣデータを受け、上記被符号化画素に対してリノーマライズ処理を要しないと、受けた上記算術演算手段からのＣデータを上記被符号化画素の直前の被符号化画素として与え、上記被符号化画素に対して１回のリノーマライズ処理を要すると、受けた上記算術演算手段からのＣデータを１ビットシフトアップした値を上記被符号化画素の直前の被符号化画素として与えるとともに、送信するための符号化データとして出力するＣデータ出力手段とをさらに備えた請求項１ないし請求項６のいずれかに記載のディジタル情報符号化装置。
【請求項１０】
復号化された画像データを受け、この画像データからテンプレートモデルに従って参照画素を抽出し、被復号化画素に対するコンテキストを生成するためのコンテキスト生成手段、
このコンテキスト生成手段からの被復号化画素に対するコンテキストを一時記憶するコンテキスト記憶手段、
システムクロックの１クロック内で記憶内容の読み出しと記憶内容の書き込みとを行えるＲＡＭにて構成され、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの記憶用データを複数記憶し、上記コンテキスト生成手段からのコンテキストに基づいて上記複数記憶された記憶用データのうちから所定の記憶用データが出力されるとともに、上記被復号化画素に対してリノーマライズ処理を要すると上記コンテキスト記憶手段に一時記憶されたコンテキストに基づいて上記複数記憶された記憶用データのうちから所定の記憶用データを予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの書換データに書き換えられるコンテキストテーブル記憶手段、
上記コンテキストテーブル記憶手段からの記憶用データと、上記被復号化画素の直前の画素に対する有効領域の幅Ａを示すＡデータと、上記被復号化画素の直前の画素に対する符号語Ｃを示すＣデータとを受け、所定の演算処理を行い、上記被復号化画素に対する有効領域の幅Ａを示すＡデータと被復号化画素に対する符号語Ｃを示すＣデータと予測変換信号とを出力するとともに、上記被復号化画素に対する復号化された画像データを出力する算術演算手段、
この算術演算手段からの予測変換信号と上記コンテキストテーブル記憶手段からの記憶用データとを受け、上記コンテキストテーブル記憶手段への上記書換データを生成する書換データ生成手段を備えたディジタル情報復号化装置。
【請求項１１】
上記コンテキストテーブル記憶手段は、上記コンテキスト生成手段からのコンテキストを受けるリード用アドレス入力ノードと、上記複数ビットの記憶用データを複数記憶する読み出し／書き込み可能なコンテキストテーブル記憶部と、上記リード用アドレス入力ノードに受けたコンテキストに基づいたアドレスの上記コンテキストテーブル記憶部に記憶された記憶用データが出力されるデータ出力ノードと、上記コンテキスト記憶手段に一時記憶されたコンテキストを受けるライト用アドレス入力ノードと、このライト用アドレス入力ノードに受けたコンテキストに基づいたアドレスの上記コンテキストテーブル記憶部に対する上記複数ビットの書換データが入力されるデータ入力ノードとを有することを特徴とする請求項１０記載のディジタル情報復号化装置。
【請求項１２】
上記書換データ生成手段は、上記コンテキストテーブル記憶手段からの記憶用データのＬＳＺデータと上記算術演算手段からの予測変換信号とを受けて、上記コンテキストテーブル記憶手段への上記書換データにおける不一致確率を示すＬＳＺデータと、上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルを反転するか否かを指示するＳＷＩＴＣＨデータを出力するＬＳＺ更新手段と、このＬＳＺ更新手段からのＳＷＩＴＣＨデータと上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルとを受け、受けたＳＷＩＴＣＨデータが"０"であると受けた予測シンボルの値を、受けたＳＷＩＴＣＨデータが"１"であると受けた予測シンボルの値を反転した値を上記コンテキストテーブル記憶手段への書換データにおける予測シンボルとして出力するＭＰＳ更新手段とを有することを特徴とする請求項１０又は請求項１１記載のディジタル情報復号化装置。
【請求項１３】
上記ＬＳＺ更新手段は、入力と出力との関係が確率評価表（Probability estimation table）に基づいて作成された真理値表に示す関係になるように論理回路によって構成されていることを特徴とする請求項１２記載のディジタル情報復号化装置。
【請求項１４】
上記書換データ生成手段は、上記コンテキストテーブル記憶手段からの記憶データを一時記憶するとともに、一時記憶された記憶データのＬＳＺデータを上記ＬＳＺ更新手段に出力するとともに一時記憶された記憶データの予測シンボルを上記ＭＰＳ更新手段に出力する記憶用データ記憶手段をさらに有することを特徴とする請求項１２又は請求項１３記載のディジタル情報復号化装置。
【請求項１５】
上記算術演算手段は、下記（５）式の演算を行い、下記（５）式を満足しているか否かを示す予測変換信号を出力するとともに、下記（５）式を満足していると、下記（６）式及び（７）式による演算処理を行い、上記被復号化画素のＡデータ及びＣデータを出力し、下記（５）式を満足していないと、下記（８）式及び（９）式による演算処理を行い、上記被復号化画素のＡデータ及びＣデータを出力するとともに、かつ、下記（５）式を満足していると上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルの値と同じ値を上記被復号化画素に対する復号化された画像データとして出力するとともに下記（５）式を満足しないと上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルの値を反転させて上記被復号化画素に対する復号化された画像データとして出力することを特徴とする請求項１０ないし請求項１４のいずれかに記載のディジタル情報復号化装置。
Ｃ（ｋ）＜Ａ（ｋ−１）−ＬＳＺ（ｋ）                ……（５）
Ａ(ｋ)＝Ａ(ｋ−１)−ＬＳＺ(ｋ)                      ……（６）
Ｃ(ｋ)＝Ｃ(ｋ−１)                                  ……（７）
Ａ(ｋ)＝ＬＳＺ(ｋ)                                  ……（８）
Ｃ(ｋ)＝Ｃ(ｋ−１)−｛Ａ(ｋ−１)−ＬＳＺ(ｋ)｝      ……（９）
［但し、Ａ(ｋ)は上記被復号化画素（ｋ番目の被復号化画素）のＡデータ、Ａ(ｋ−１)は上記被復号化画素の直前の被復号化画素｛(ｋ−１)番目の被復号化画素｝のＡデータ、Ｃ(ｋ)は上記被復号化画素（ｋ番目の被復号化画素）のＣデータ、Ｃ(ｋ−１)は上記被復号化画素の直前の被復号化画素｛(ｋ−１)番目の被復号化画素｝のＣデータ、ＬＳＺ(ｋ)は上記被復号化画素（ｋ番目の被復号化画素）に対する上記コンテキストテーブル記憶手段からの記憶用データの不一致確率を示すＬＳＺデータ、ｋは１、２、３、……である。］
【請求項１６】
上記算術演算手段からのＡデータをラッチするとともに、ラッチしている内容をＡデータとして出力し、正規化処理を行うためのリノーマライズ信号及び後１回の正規化処理で正規化処理が終了することを意味する１回リノーマライズ信号を出力するＡレジスタと、
このＡレジスタからのＡデータ及び上記１回リノーマライズ信号に基づいたシフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記ＡレジスタからのＡデータを１ビット分シフトアップしたデータを、それ以外の時は上記ＡレジスタからのＡデータをそのまま上記算術演算手段に上記被復号化画素の直前の画素に対するＡデータとして与えるＡセレクタと、
上記算術演算手段からのＣデータを受けるとともに、受信する符号化データが入力手段を介して入力され、受けた上記Ｃデータ及び符号化データに基づいてラッチしている内容をＣデータとして出力するＣレジスタと、
このＣレジスタからのＣデータ及び上記シフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記ＣレジスタからのＣデータを１ビット分シフトアップしたデータを、それ以外の時は上記ＣレジスタからのＣデータをそのまま上記算術演算手段に上記被復号化画素の直前の画素に対するＣデータとして与えるＣセレクタとをさらに備えた請求項１０ないし請求項１５のいずれかに記載のディジタル情報復号化装置。
【請求項１７】
上記Ａレジスタは、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直すものであり、
上記Ｃレジスタは、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直すものであることを特徴とする請求項１６記載のディジタル情報復号化装置。
【請求項１８】
上記算術演算手段からのＡデータを受け、上記復号化画素に対してリノーマライズ処理を要しないと、受けた上記算術演算手段からのＡデータを上記被復号化画素の直前の被復号化画素として与え、上記被復号化画素に対して１回のリノーマライズ処理を要すると、受けた上記算術演算手段からのＡデータを１ビットシフトアップした値を上記被復号化画素の直前の被復号化画素として与えるＡデータ出力手段と、
上記算術演算手段からのＣデータを受けるとともに、受信する符号化データが入力手段を介して入力され、上記被復号化画素に対してリノーマライズ処理を要しないと、受けた上記算術演算手段からのＣデータ及び符号化データに基づいてラッチしている内容をＣデータとして上記被復号化画素の直前の被復号化画素として与え、上記被復号化画素に対して１回のリノーマライズ処理を要すると、受けた上記算術演算手段からのＣデータ及び符号化データに基づいてラッチしている内容を１ビットシフトアップした値を上記被復号化画素の直前の被復号化画素として与えるＣデータ出力手段とをさらに備えた請求項１０ないし請求項１５のいずれかに記載のディジタル情報復号化装置。
【請求項１９】
入力された画像データ又は復号化された画像データのうちのいずれか一方の画像データを受け、受けた画像データからテンプレートモデルに従って参照画素を抽出し、受けた画像データが入力された画像データであると被符号化画素に対するコンテキストを、受けた画像データが復号化された画像データであると被復号化画素に対するコンテキストを生成するためのコンテキスト生成手段、
このコンテキスト生成手段からの被符号化画素に対するコンテキスト又は被復号化画素に対するコンテキストを一時記憶するコンテキスト記憶手段、
システムクロックの１クロック内で記憶内容の読み出しと記憶内容の書き込みとを行えるＲＡＭにて構成され、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの記憶用データを複数記憶し、上記コンテキスト生成手段からのコンテキストに基づいて上記複数記憶された記憶用データのうちから所定の記憶用データが出力されるとともに、上記被符号化画素又は被復号化画素に対してリノーマライズ処理を要すると上記コンテキスト記憶手段に一時記憶されたコンテキストに基づいて上記複数記憶された記憶用データのうちから所定の記憶用データを予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの書換データに書き換えられるコンテキストテーブル記憶手段、
上記被符号化画素に対する画像データと、上記コンテキストテーブル記憶手段からの記憶用データと、上記被符号化画素の直前の画素に対する有効領域の幅Ａを示すＡデータと、上記被符号化画素の直前の画素に対する符号語Ｃを示すＣデータとを受け、所定の演算処理を行い、上記被符号化画素に対する有効領域の幅Ａを示すＡデータと被符号化画素に対する符号語Ｃを示すＣデータとを出力するとともに、上記被符号化画素に対する画像データと上記記憶用データの予測シンボルとの一致又は不一致を示す予測変換信号を出力する符号化用算術演算手段、  上記コンテキストテーブル記憶手段からの記憶用データと、上記被復号化画素の直前の画素に対する有効領域の幅Ａを示すＡデータと、上記被復号化画素の直前の画素に対する符号語Ｃを示すＣデータとを受け、所定の演算処理を行い、上記被復号化画素に対する有効領域の幅Ａを示すＡデータと被復号化画素に対する符号語Ｃを示すＣデータと予測変換信号とを出力するとともに、上記被復号化画素に対する復号化された画像データを出力する復号化用算術演算手段、
上記符号化用算術演算手段または上記復号化用算術演算手段のうちのいずれか一方の算術演算手段からの予測変換信号と上記コンテキストテーブル記憶手段からの記憶用データとを受け、上記コンテキストテーブル記憶手段への上記書換データを生成する書換データ生成手段を備えたディジタル情報符号化・復号化装置。
【請求項２０】
上記コンテキストテーブル記憶手段は、上記コンテキスト生成手段からのコンテキストを受けるリード用アドレス入力ノードと、上記複数ビットの記憶用データを複数記憶する読み出し／書き込み可能なコンテキストテーブル記憶部と、上記リード用アドレス入力ノードに受けたコンテキストに基づいたアドレスの上記コンテキストテーブル記憶部に記憶された記憶用データが出力されるデータ出力ノードと、上記コンテキスト記憶手段に一時記憶されたコンテキストを受けるライト用アドレス入力ノードと、このライト用アドレス入力ノードに受けたコンテキストに基づいたアドレスの上記コンテキストテーブル記憶部に対する上記複数ビットの書換データが入力されるデータ入力ノードとを有することを特徴とする請求項１９記載のディジタル情報符号化・復号化装置。
【請求項２１】
上記書換データ生成手段は、上記コンテキストテーブル記憶手段からの記憶用データのＬＳＺデータと上記被符号化算術演算手段又は被復号化算術演算手段のいずれか一方の算術演算手段からの予測変換信号とを受けて、上記コンテキストテーブル記憶手段への上記書換データにおける不一致確率を示すＬＳＺデータと、上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルを反転するか否かを指示するＳＷＩＴＣＨデータを出力するＬＳＺ更新手段と、このＬＳＺ更新手段からのＳＷＩＴＣＨデータと上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルとを受け、受けたＳＷＩＴＣＨデータが"０"であると受けた予測シンボルの値を、受けたＳＷＩＴＣＨデータが"１"であると受けた予測シンボルの値を反転した値を上記コンテキストテーブル記憶手段への書換データにおける予測シンボルとして出力するＭＰＳ更新手段とを有することを特徴とする請求項１９又は請求項２０記載のディジタル情報符号化・復号化装置。
【請求項２２】
上記ＬＳＺ更新手段は、入力と出力との関係が確率評価表（Probability estimation table）に基づいて作成された真理値表に示す関係になるように論理回路によって構成されていることを特徴とする請求項２１記載のディジタル情報符号化・復号化装置。
【請求項２３】
上記書換データ生成手段は、上記コンテキストテーブル記憶手段からの記憶データを一時記憶するとともに、一時記憶された記憶データのＬＳＺデータを上記ＬＳＺ更新手段に出力するとともに一時記憶された記憶データの予測シンボルを上記ＭＰＳ更新手段に出力する記憶用データ記憶手段をさらに有することを特徴とする請求項２１又は請求項２２記載のディジタル情報符号化・復号化装置。
【請求項２４】
上記符号化用算術演算手段は、上記被符号化画素に対する画像データと上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルとが一致を意味すると、下記（１）式及び（２）式による演算処理を行い、上記被符号化画素のＡデータ及びＣデータを出力し、上記被符号化画素に対する画像データと上記コンテキストテーブル記憶手段からの記憶用データにおける予測シンボルとが不一致を意味すると、下記（３）式及び（４）式による演算処理を行い、上記被符号化画素のＡデータ及びＣデータを出力し、
上記復号化用算術演算手段は、下記（５）式の演算を行い、下記（５）式を満足しているか否かを示す予測変換信号を出力するとともに、下記（５）式を満足していると、下記（６）式及び（７）式による演算処理を行い、上記被復号化画素のＡデータ及びＣデータを出力し、下記（５）式を満足していないと、下記（８）式及び（９）式による演算処理を行い、上記被復号化画素のＡデータ及びＣデータを出力するとともに、かつ、下記（５）式を満足していると上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルの値と同じ値を上記被復号化画素に対する復号化された画像データとして出力するとともに下記（５）式を満足しないと上記コンテキストテーブル記憶手段からの記憶用データの予測シンボルの値を反転させて上記被復号化画素に対する復号化された画像データとして出力することを特徴とする請求項１９ないし請求項２３のいずれかに記載のディジタル情報符号化・復号化装置。
Ａ(ｋ)＝Ａ(ｋ−１)−ＬＳＺ(ｋ)                      ……（１）
Ｃ(ｋ)＝Ｃ(ｋ−１)                                  ……（２）
Ａ(ｋ)＝ＬＳＺ(ｋ)                                  ……（３）
Ｃ(ｋ)＝Ｃ(ｋ−１)＋｛Ａ(ｋ−１)−ＬＳＺ(ｋ)｝      ……（４）
Ｃ（ｋ）＜Ａ（ｋ−１）−ＬＳＺ（ｋ）                ……（５）
Ａ(ｋ)＝Ａ(ｋ−１)−ＬＳＺ(ｋ)                      ……（６）
Ｃ(ｋ)＝Ｃ(ｋ−１)                                  ……（７）
Ａ(ｋ)＝ＬＳＺ(ｋ)                                  ……（８）
Ｃ(ｋ)＝Ｃ(ｋ−１)−｛Ａ(ｋ−１)−ＬＳＺ(ｋ)｝      ……（９）
［但し、Ａ(ｋ)は上記被符号化画素又は被復号化画素（ｋ番目の被符号化画素又は被復号化画素）のＡデータ、Ａ(ｋ−１)は上記被符号化画素又は被復号化画素の直前の被符号化画素又は被復号化画素｛(ｋ−１)番目の被符号化画素又は被復号化画素｝のＡデータ、Ｃ(ｋ)は上記被符号化画素又は被復号化画素（ｋ番目の被符号化画素又は被復号化画素）のＣデータ、Ｃ(ｋ−１)は上記被符号化画素又は被復号化画素の直前の被符号化画素又は被復号化画素｛(ｋ−１)番目の被符号化画素又は被復号化画素｝のＣデータ、ＬＳＺ(ｋ)は上記被符号化画素又は被復号化画素（ｋ番目の被符号化画素又は被復号化画素）に対する上記コンテキストテーブル記憶手段からの記憶用データの不一致確率を示すＬＳＺデータ、ｋは１、２、３、……である。］
【請求項２５】
上記符号化用算術演算手段からのＡデータをラッチするとともに、ラッチしている内容をＡデータとして出力し、正規化処理を行うためのリノーマライズ信号及び後１回の正規化処理で正規化処理が終了することを意味する１回リノーマライズ信号を出力する符号化用Ａレジスタと、
この符号化用ＡレジスタからのＡデータ及び上記１回リノーマライズ信号に基づいたシフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記符号化用ＡレジスタからのＡデータを１ビット分シフトアップしたデータを、それ以外の時は上記符号化用ＡレジスタからのＡデータをそのまま上記符号化算術演算手段に上記被符号化画素の直前の被符号化画素に対するＡデータとして与える符号化用Ａセレクタと、
上記符号化用算術演算手段からのＣデータをラッチするとともに、ラッチしている内容をＣデータとして出力する符号化用Ｃレジスタと、
この符号化用ＣレジスタからのＣデータ及び上記シフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記符号化用ＣレジスタからのＣデータを１ビット分シフトアップしたデータを、それ以外の時は上記符号化用ＣレジスタからのＣデータをそのまま上記符号化用算術演算手段に上記被符号化画素の直前の被符号化画素に対するＣデータとして与えるとともに、送信するための符号化データとして出力する符号化用Ｃセレクタと、
上記復号化用算術演算手段からのＡデータをラッチするとともに、ラッチしている内容をＡデータとして出力し、正規化処理を行うためのリノーマライズ信号及び後１回の正規化処理で正規化処理が終了することを意味する１回リノーマライズ信号を出力する復号化用Ａレジスタと、
この復号化用ＡレジスタからのＡデータ及び上記１回リノーマライズ信号に基づいたシフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記復号化用ＡレジスタからのＡデータを１ビット分シフトアップしたデータを、それ以外の時は上記復号化用ＡレジスタからのＡデータをそのまま上記復号化用算術演算手段に上記被復号化画素の直前の被復号化画素に対するＡデータとして与える復号化用Ａセレクタと、
上記復号化用算術演算手段からのＣデータを受けるとともに、受信する符号化データが入力手段を介して入力され、受けた上記復号化用算術演算手段からのＣデータ及び符号化データに基づいてラッチしている内容をＣデータとして出力する復号化用Ｃレジスタと、
この復号化用ＣレジスタからのＣデータ及び上記シフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記復号化用ＣレジスタからのＣデータを１ビット分シフトアップしたデータを、それ以外の時は上記復号化用ＣレジスタからのＣデータをそのまま上記復号化用算術演算手段に上記被復号化画素の直前の被復号化画素に対するＣデータとして与える復号化用Ｃセレクタとをさらに備えた請求項１９ないし請求項２４のいずれかに記載のディジタル情報符号化・復号化装置。
【請求項２６】
上記符号化用Ａレジスタは、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直すものであり、
上記符号化用Ｃレジスタは、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直すものであり、
上記復号化用Ａレジスタは、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直すものであり、
上記復号化用Ｃレジスタは、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直すものであることを特徴とする請求項２５記載のディジタル情報符号化・復号化装置。
【請求項２７】
上記符号化用算術演算手段からのＡデータを受け、上記被符号化画素に対してリノーマライズ処理を要しないと、受けた上記符号化用算術演算手段からのＡデータを上記被符号化画素の直前の被符号化画素として与え、上記被符号化画素に対して１回のリノーマライズ処理を要すると、受けた上記符号化用算術演算手段からのＡデータを１ビットシフトアップした値を上記被符号化画素の直前の被符号化画素として与える符号化用Ａデータ出力手段と、
上記符号用算術演算手段からのＣデータを受け、上記被符号化画素に対してリノーマライズ処理を要しないと、受けた上記符号化用算術演算手段からのＣデータを上記被符号化画素の直前の被符号化画素として与え、上記被符号化画素に対して１回のリノーマライズ処理を要すると、受けた上記符号化用算術演算手段からのＣデータを１ビットシフトアップした値を上記被符号化画素の直前の被符号化画素として与えるとともに、送信するための符号化データとして出力する符号化用Ｃデータ出力手段と、
上記復号化用算術演算手段からのＡデータを受け、上記復号化画素に対してリノーマライズ処理を要しないと、受けた上記復号化用算術演算手段からのＡデータを上記被復号化画素の直前の被復号化画素として与え、上記被復号化画素に対して１回のリノーマライズ処理を要すると、受けた上記復号化用算術演算手段からのＡデータを１ビットシフトアップした値を上記被復号化画素の直前の被復号化画素として与える復号化用Ａデータ出力手段と、
上記復号化用算術演算手段からのＣデータを受けるとともに、受信する符号化データが入力手段を介して入力され、上記被復号化画素に対してリノーマライズ処理を要しないと、受けた上記復号化用算術演算手段からのＣデータ及び符号化データに基づいてラッチしている内容をＣデータとして上記被復号化画素の直前の被復号化画素として与え、上記被復号化画素に対して１回のリノーマライズ処理を要すると、受けた上記復号化用算術演算手段からのＣデータ及び符号化データに基づいてラッチしている内容を１ビットシフトアップした値を上記被復号化画素の直前の被復号化画素として与える復号化用Ｃデータ出力手段とをさらに備えた請求項１９ないし請求項２４のいずれかに記載のディジタル情報符号化・復号化装置。
【請求項２８】
１回のリノーマライズ処理を要する被符号化画素に対する符号化処理を行う時、システムクロック信号における１クロックの期間に、上記被符号化画素に対するコンテキストを生成し、この生成されたコンテキストに基づいた予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる記憶用データを読み出し、上記被符号化画素に対する画像データと、上記読み出された記憶用データと、上記被符号化画素の直前の被符号化画素に対する有効領域の幅Ａを示すＡデータと、上記被符号化画素の直前の被符号化画素に対する符号語Ｃを示すＣデータとに基づき、上記被符号化画素に対する有効領域の幅Ａを示すＡデータと上記被符号化画素に対する符号語Ｃを示すＣデータとを得るとともに、上記被符号化画素に対する画像データと上記読み出された記憶用データの予測シンボルとの一致又は不一致を示す予測変換信号を得、
上記システムクロック信号における次の１クロックの期間に、上記読み出された記憶用データと上記得られた予測変換信号とに基づき、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる書換データを得るとともに、上記被符号化画素に対するコンテキストに基づいた記憶用データを上記書換データにて書き換え、かつ、上記被符号化画素の次の被符号化画素に対するコンテキストを生成し、この生成されたコンテキストに基づいた記憶用データを読み出し、上記被符号化画素の次の被符号化画素に対する画像データと、上記読み出された記憶用データと、上記被符号化画素に対する有効領域の幅Ａを示すＡデータと、上記被符号化画素の次の被符号化画素に対する符号語Ｃを示すＣデータとに基づき、上記被符号化画素の次の被符号化画素に対する有効領域の幅Ａを示すＡデータと上記被符号化画素の次の被符号化画素に対する符号語Ｃを示すＣデータとを得ることを特徴とするディジタル情報符号化方法。
【請求項２９】
１回のリノーマライズ処理を要する被符号化画素に対する符号化処理を行う時、システムクロック信号における１クロックの期間に、
上記被符号化画素に対するコンテキストを生成するステップと、
予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる記憶用データを上記ステップにて生成されたコンテキストに基づいて読み出すステップと、
上記被符号化画素に対する画像データと上記ステップにて読み出された記憶用データの予測シンボルとの一致又は不一致を示す予測変換信号を得るステップと、
上記被符号化画素に対する画像データと上記読み出された記憶用データにおける予測シンボルとが一致を意味すると、下記（１）式及び（２）式により上記被符号化画素のＡデータ及びＣデータを得、上記被符号化画素に対する画像データと上記読み出された記憶用データにおける予測シンボルとが不一致を意味すると、下記（３）式及び（４）式により上記被符号化画素のＡデータ及びＣデータを得るステップとを行い、
上記システムクロック信号における次の１クロックの期間に、
上記ステップにて得られた予測変換信号と、上記ステップにて読み出された記憶用データとに基づき、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる書換データを得るステップと、
上記被符号化画素に対するコンテキストに基づいた記憶用データを上記ステップにて得られた書換データにて書き換えるステップと、
上記被符号化画素の次の被符号化画素に対するコンテキストを生成するステップと、
この生成されたコンテキストに基づいて、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる記憶用データを読み出すステップと、
上記被符号化画素の次の被符号化画素に対する画像データと上記ステップにて読み出された上記被符号化画素の次の被符号化画素に対する記憶用データにおける予測シンボルとが一致を意味すると、下記（１）式及び（２）式により上記被符号化画素の次の被符号化画素のＡデータ及びＣデータを得、上記被符号化画素の次の被符号化画素に対する画像データと上記ステップにて読み出された上記被符号化画素の次の被符号化画素に対する記憶用データにおける予測シンボルとが不一致を意味すると、下記（３）式及び（４）式により上記被符号化画素の次の被符号化画素のＡデータ及びＣデータを得るステップとを行うことを特徴とするディジタル情報符号化方法。
Ａ(ｋ)＝Ａ(ｋ−１)−ＬＳＺ(ｋ)                      ……（１）
Ｃ(ｋ)＝Ｃ(ｋ−１)                                  ……（２）
Ａ(ｋ)＝ＬＳＺ(ｋ)                                  ……（３）
Ｃ(ｋ)＝Ｃ(ｋ−１)＋｛Ａ(ｋ−１)−ＬＳＺ(ｋ)｝      ……（４）
［但し、Ａ(ｋ)は上記被符号化画素（ｋ番目の被符号化画素）のＡデータ、Ａ(ｋ−１)は上記被符号化画素の直前の被符号化画素｛(ｋ−１)番目の被符号化画素｝のＡデータ、Ｃ(ｋ)は上記被符号化画素（ｋ番目の被符号化画素）のＣデータ、Ｃ(ｋ−１)は上記被符号化画素の直前の被符号化画素｛(ｋ−１)番目の被符号化画素｝のＣデータ、ＬＳＺ(ｋ)は上記被符号化画素（ｋ番目の被符号化画素）に対する確率推定データの一部である不一致確率を示すＬＳＺデータ、ｋは１、２、３、……である。］
【請求項３０】
１回のリノーマライズ処理を要する被復号化画素に対する復号化処理を行う時、システムクロック信号における１クロックの期間に、上記被復号化画素に対するコンテキストを生成し、この生成されたコンテキストに基づいた予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる記憶用データを読み出し、この読み出された記憶用データと、上記被復号化画素の直前の被復号化画素に対する有効領域の幅Ａを示すＡデータと、上記被復号化画素の直前の被復号化画素に対する符号語Ｃを示すＣデータとに基づき、上記被復号化画素に対する有効領域の幅Ａを示すＡデータと上記被復号化画素に対する符号語Ｃを示すＣデータと予測変換信号とを得るとともに、上記被復号化画素に対する画像データを得、
上記システムクロック信号における次の１クロックの期間に、上記読み出された記憶用データと上記得られた予測変換信号とに基づき、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる書換データを得るとともに、上記被復号化画素に対するコンテキストに基づいた記憶用データを上記書換データにて書き換え、かつ、上記被復号化画素の次の被復号化画素に対するコンテキストを生成し、この生成されたコンテキストに基づいた記憶用データを読み出し、この読み出された記憶用データと、上記被復号化画素に対する有効領域の幅Ａを示すＡデータと上記被復号化画素の次の被復号化画素に対する符号語Ｃを示すＣデータとに基づき、上記被復号化画素の次の被復号化画素に対する有効領域の幅Ａを示すＡデータと上記被復符号化画素の次の被復号化画素に対する符号語Ｃを示すＣデータとを得ることを特徴とするディジタル情報復号化方法。
【請求項３１】
１回のリノーマライズ処理を要する被復号化画素に対する復号化処理を行う時、システムクロック信号における１クロックの期間に、
上記被復号化画素に対するコンテキストを生成するステップと、
予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる記憶用データを上記ステップにて生成されたコンテキストに基づいて読み出すステップと、
下記（５）式を満足しているか否かを示す予測変換信号を得るステップと、
下記（５）式を満足していると、下記（６）式及び（７）式により上記被復号化画素のＡデータ及びＣデータを得、下記（５）式を満足していないと、下記（８）式及び（９）式により上記被復号化画素のＡデータ及びＣデータを得るステップと、
下記（５）式を満足していると上記ステップにて読み出された記憶用データの予測シンボルの値と同じ値を上記被復号化画素に対する復号化された画像データとして得、下記（５）式を満足していないと上記ステップにて読み出された記憶用データの予測シンボルの値を反転させて上記被復号化画素に対する復号化された画像データとして得るステップとを行い、
上記システムクロック信号における次の１クロックの期間に、
上記ステップにて得られた予測変換信号と、上記ステップにて読み出された記憶用データとに基づき、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる書換データを得るステップと、
上記被復号化画素に対するコンテキストに基づいた記憶用データを上記ステップにて得られた書換データにて書き換えるステップと、
上記被復号化画素の次の被復号化画素に対するコンテキストを生成するステップと、
下記（５）式を満足すると、下記（６）式及び（７）式により上記被復号化画素の次の被復号化画素のＡデータ及びＣデータを得、下記（５）式を満足しないと、下記（８）式及び（９）式により上記被復号化画素の次の被復号化画素のＡデータ及びＣデータを得るステップを得るステップとを行うことを特徴とするディジタル情報復号化方法。
Ｃ(ｋ−１)＜Ａ(ｋ−１)−ＬＳＺ(ｋ)                  ……（５）
Ａ(ｋ)＝Ａ(ｋ−１)−ＬＳＺ(ｋ)                      ……（６）
Ｃ(ｋ)＝Ｃ(ｋ−１)                                  ……（７）
Ａ(ｋ)＝ＬＳＺ(ｋ)                                  ……（８）
Ｃ(ｋ)＝Ｃ(ｋ−１)−｛Ａ(ｋ−１)−ＬＳＺ(ｋ)｝      ……（９）
［但し、Ａ(ｋ)は上記被復号化画素（ｋ番目の被復号化画素）のＡデータ、Ａ(ｋ−１)は上記被復号化画素の直前の被復号化画素｛(ｋ−１)番目の被復号化画素｝のＡデータ、Ｃ(ｋ)は上記被復号化画素（ｋ番目の被復号化画素）のＣデータ、Ｃ(ｋ−１)は上記被復号化画素の直前の被復号化画素｛(ｋ−１)番目の被復号化画素｝のＣデータ、ＬＳＺ(ｋ)は上記被復号化画素（ｋ番目の被復号化画素）に対する確率推定データの一部である不一致確率を示すＬＳＺデータ、ｋは１、２、３、……である。］
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えばファクシミリに適用した場合の半導体集積回路化されたディジタル情報符号化装置（いわゆる、ＱＭ−Ｃｏｄｅｒに基づいた符号化装置）、ディジタル情報復号化装置、ディジタル情報符号化・復号化装置、ディジタル情報符号化方法、及びディジタル情報復号化方法に関するものである。
【０００２】
【従来の技術】
図面や文書などの２値画像を遠隔地に伝送できるファクシミリは、年々高速化が要望されており、符号化によりデータ量を削減して伝送時間の削減を図ってきている。
【０００３】
すなわち、ファクシミリの場合、画像情報などに基づくディジタル情報を圧縮、つまり符号化して符号化データとして情報を伝送する方式として、１次元的な画素の相関を利用したＭＨ（Modified Huffman）符号化方式と、２次元的な画素の相関を利用して圧縮効率を高めたＭＲ（Modified READ）符号化方式が国際標準化され、さらにＭＲ符号の冗長性を取り除いて圧縮効率を高めたＭＭＲ（Modified Modified READ）符号化方式が標準化されている。
【０００４】
なお、中間調画像については、現在のところ中間調を正確に再現できる記録装置が得難いことから、ディザ法と呼ばれる疑似的な中間調表示を前処理として施した後、上記した符号化を行う形で装置化がなされている。
【０００５】
近年、画像情報のみならずパレット情報や文字情報等の各種情報を高効率で圧縮できる特徴を有し、疑似中間調画像に対しても高効率の圧縮率を達成できる利点を有している、２値画像符号化の国際標準化グループＪＢＩＧと、カラー静止画像符号化の標準化グループＪＰＥＧで標準化された情報保存型の高効率符号化方式であるＱＭ−Ｃｏｄｅｒが脚光を浴びつつある。
【０００６】
【発明が解決しようとする課題】
このようなＱＭ−Ｃｏｄｅｒに基づいたディジタル情報符号化装置においては、高速処理が行えるという特徴を有しているものの、さらなる高速化への要求も強まってきている。また、半導体集積化に適したディジタル情報符号化装置の要求も強い。
【０００７】
発明者等がこの種ＱＭ−Ｃｏｄｅｒに基づいたディジタル情報符号化装置について、種々検討を行ったところ，最高速度については満足される処理速度であるものの、最悪ケース、つまり圧縮率が１の場合の処理速度が最高速度の１／２未満になっており、最悪ケースの処理速度の向上を図ることが、全体としての処理速度の向上につながることを見いだした。
【０００８】
この発明は、上記した点に鑑みてなされたものであり、全体としての処理速度が向上した、つまり高速化が図れたディジタル情報符号化装置、ディジタル情報復号化装置、ディジタル情報符号化・復号化装置、ディジタル情報符号化方法、及びディジタル情報復号化方法を得ることを目的とするものである。
さらには、半導体集積化に適したディジタル情報符号化装置、ディジタル情報復号化装置、及びディジタル情報符号化・復号化装置を得ることを目的とするものである。
【０００９】
【課題を解決するための手段】
この発明の第１の発明に係るディジタル情報符号化装置は、ＱＭ−Ｃｏｄｅｒに基づいたものにおいて、コンテキストテーブル記憶手段におけるコンテキストテーブル記憶部をシステムクロックの１クロック内で記憶内容の読み出しと記憶内容の書き込みとを行えるＲＡＭで構成し、コンテキストテーブル記憶手段における読み出し／書き込み可能なコンテキストテーブル記憶部に、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの記憶用データを複数記憶させるものとし、これら複数記憶された記憶用データのうちの所定の記憶用データが被符号化画素に対するコンテキストに基づいて算術演算手段に選択出力され、
算術演算手段にて得られる、被符号化画素に対する画像データとコンテキストテーブル記憶手段から出力された記憶用データの予測シンボルとの一致又は不一致を示す予測変換信号と、コンテキストテーブル記憶手段から出力された記憶用データとを受けて予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの書換データをコンテキストテーブル記憶手段に出力する書換データ生成手段を設けたものである。
【００１０】
この発明の第２の発明に係るディジタル符号化装置は、第１の発明に加えて、コンテキストテーブル記憶手段を、コンテキスト生成手段からのコンテキストを受けるリード用アドレス入力ノードと、リード用アドレス入力ノードに受けたコンテキストに基づいたアドレスのコンテキストテーブル記憶部に記憶された記憶用データが出力され、算術演算手段に接続されるデータ出力ノードと、コンテキスト記憶手段からの一時記憶されたコンテキストを受けるライト用アドレス入力ノードと、このライト用アドレス入力ノードに受けたコンテキストに基づいたアドレスのコンテキストテーブル記憶部に対する書換データが書換データ生成手段から入力されるデータ入力ノードとを有するものとしたものである。
【００１１】
この発明の第３の発明に係るディジタル符号化装置は、第１又は第２の発明に加えて、書換データ生成手段を、コンテキストテーブル記憶手段からの記憶用データのＬＳＺデータと算術演算手段からの予測変換信号とを受けて、コンテキストテーブル記憶手段への書換データにおける不一致確率を示すＬＳＺデータと、コンテキストテーブル記憶手段からの記憶用データの予測シンボルを反転するか否かを指示するＳＷＩＴＣＨデータを出力するＬＳＺ更新手段と、このＬＳＺ更新手段からのＳＷＩＴＣＨデータとコンテキストテーブル記憶手段からの記憶用データの予測シンボルとを受け、受けたＳＷＩＴＣＨデータが"０"であると受けた予測シンボルの値を、受けたＳＷＩＴＣＨデータが"１"であると受けた予測シンボルの値を反転した値をコンテキストテーブル記憶手段への書換データにおける予測シンボルとして出力するＭＰＳ更新手段とを有するものとしたものである。
【００１２】
この発明の第４の発明に係るディジタル符号化装置は、第３の発明に加えて、ＬＳＺ更新手段を、入力と出力との関係が確率評価表（Probability estimation table）に基づいて作成された真理値表に示す関係になるように論理回路によって構成されているものである。
【００１３】
この発明の第５の発明に係るディジタル符号化装置は、第３又は第４の発明に加えて、書換データ生成手段を、コンテキストテーブル記憶手段からの記憶データを一時記憶するとともに、一時記憶された記憶データのＬＳＺデータをＬＳＺ更新手段に出力するとともに一時記憶された記憶データの予測シンボルをＭＰＳ更新手段に出力する記憶用データ記憶手段をさらに有するものである。
【００１４】
この発明の第６の発明に係るディジタル情報復号化装置は、ＱＭ−Ｃｏｄｅｒに基づいたものにおいて、コンテキストテーブル記憶手段におけるコンテキストテーブル記憶部をシステムクロックの１クロック内で記憶内容の読み出しと記憶内容の書き込みとを行えるＲＡＭで構成し、コンテキストテーブル記憶手段における読み出し／書き込み可能なコンテキストテーブル記憶部に、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの記憶用データを複数記憶させるものとし、これら複数記憶された記憶用データのうちの所定の記憶用データが被復号化画素に対するコンテキストに基づいて算術演算手段に選択出力され、
算術演算手段にて得られる予測変換信号とコンテキストテーブル記憶手段から出力された記憶用データとを受けて予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの書換データをコンテキストテーブル記憶手段に出力する書換データ生成手段を設けたものである。
【００１５】
この発明の第７の発明に係るディジタル情報復号化装置は、第６の発明に加えて、コンテキストテーブル記憶手段を、コンテキスト生成手段からのコンテキストを受けるリード用アドレス入力ノードと、リード用アドレス入力ノードに受けたコンテキストに基づいたアドレスのコンテキストテーブル記憶部に記憶された記憶用データが出力され、算術演算手段に接続されるデータ出力ノードと、コンテキスト記憶手段からの一時記憶されたコンテキストを受けるライト用アドレス入力ノードと、このライト用アドレス入力ノードに受けたコンテキストに基づいたアドレスのコンテキストテーブル記憶部に対する書換データが書換データ生成手段から入力されるデータ入力ノードとを有するものとしたものである。
【００１６】
この発明の第８の発明に係るディジタル情報復号化装置は、第６又は第７の発明に加えて、書き換えデータ生成手段を、コンテキストテーブル記憶手段からの記憶用データのＬＳＺデータと算術演算手段からの予測変換信号とを受けて、コンテキストテーブル記憶手段への書換データにおける不一致確率を示すＬＳＺデータと、コンテキストテーブル記憶手段からの記憶用データの予測シンボルを反転するか否かを指示するＳＷＩＴＣＨデータを出力するＬＳＺ更新手段と、このＬＳＺ更新手段からのＳＷＩＴＣＨデータとコンテキストテーブル記憶手段からの記憶用データの予測シンボルとを受け、受けたＳＷＩＴＣＨデータが"０"であると受けた予測シンボルの値を、受けたＳＷＩＴＣＨデータが"１"であると受けた予測シンボルの値を反転した値をコンテキストテーブル記憶手段への書換データにおける予測シンボルとして出力するＭＰＳ更新手段とを有するものとしたものである。
【００１７】
この発明の第９の発明に係るディジタル符号化装置は、第８の発明に加えて、ＬＳＺ更新手段を、入力と出力との関係が確率評価表（Probability estimation table）に基づいて作成された真理値表に示す関係になるように論理回路によって構成されているものである。
【００１８】
この発明の第１０の発明に係るディジタル符号化装置は、第８又は第９の発明に加えて、書換データ生成手段を、コンテキストテーブル記憶手段からの記憶データを一時記憶するとともに、一時記憶された記憶データのＬＳＺデータをＬＳＺ更新手段に出力するとともに一時記憶された記憶データの予測シンボルをＭＰＳ更新手段に出力する記憶用データ記憶手段をさらに有するものである。
【００１９】
この発明の第１１の発明に係るディジタル情報符号化・復号化装置は、コンテキストテーブル記憶手段におけるコンテキストテーブル記憶部をシステムクロックの１クロック内で記憶内容の読み出しと記憶内容の書き込みとを行えるＲＡＭで構成し、コンテキストテーブル記憶手段における読み出し／書き込み可能なコンテキストテーブル記憶部に、予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの記憶用データを複数記憶させるものとし、これら複数記憶された記憶用データのうちの所定の記憶用データが被符号化画素又は被復号化画素に対するコンテキストに基づいて符号化用又は復号化用算術演算手段に選択出力され、
符号化用又は復号化用算術演算手段にて得られる予測変換信号とコンテキストテーブル記憶手段から出力された記憶用データとを受けて予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの書換データをコンテキストテーブル記憶手段に出力する書換データ生成手段を設けたものである。
【００２０】
この発明の第１２の発明に係るディジタル情報符号化・復号化装置は、第１１の発明に加えて、コンテキストテーブル記憶手段を、コンテキスト生成手段からのコンテキストを受けるリード用アドレス入力ノードと、リード用アドレス入力ノードに受けたコンテキストに基づいたアドレスのコンテキストテーブル記憶部に記憶された記憶用データが出力され、算術演算手段に接続されるデータ出力ノードと、コンテキスト記憶手段からの一時記憶されたコンテキストを受けるライト用アドレス入力ノードと、このライト用アドレス入力ノードに受けたコンテキストに基づいたアドレスのコンテキストテーブル記憶部に対する書換データが書換データ生成手段から入力されるデータ入力ノードとを有するものとしたものである。
【００２１】
この発明の第１３の発明に係るディジタル情報符号化・復号化装置は、第１１又は第１２の発明に加えて、書き換えデータ生成手段を、コンテキストテーブル記憶手段からの記憶用データのＬＳＺデータと算術演算手段からの予測変換信号とを受けて、コンテキストテーブル記憶手段への書換データにおける不一致確率を示すＬＳＺデータと、コンテキストテーブル記憶手段からの記憶用データの予測シンボルを反転するか否かを指示するＳＷＩＴＣＨデータを出力するＬＳＺ更新手段と、このＬＳＺ更新手段からのＳＷＩＴＣＨデータとコンテキストテーブル記憶手段からの記憶用データの予測シンボルとを受け、受けたＳＷＩＴＣＨデータが"０"であると受けた予測シンボルの値を、受けたＳＷＩＴＣＨデータが"１"であると受けた予測シンボルの値を反転した値をコンテキストテーブル記憶手段への書換データにおける予測シンボルとして出力するＭＰＳ更新手段とを有するものとしたものである。
【００２２】
この発明の第１４の発明に係るディジタル符号化装置は、第１３の発明に加えて、ＬＳＺ更新手段を、入力と出力との関係が確率評価表（Probability estimation table）に基づいて作成された真理値表に示す関係になるように論理回路によって構成されているものである。
【００２３】
この発明の第１５の発明に係るディジタル符号化装置は、第１３又は第１４の発明に加えて、書換データ生成手段を、コンテキストテーブル記憶手段からの記憶データを一時記憶するとともに、一時記憶された記憶データのＬＳＺデータをＬＳＺ更新手段に出力するとともに一時記憶された記憶データの予測シンボルをＭＰＳ更新手段に出力する記憶用データ記憶手段をさらに有するものである。
【００２４】
この発明の第１６の発明に係るディジタル情報符号化方法は、１回のリノーマライズ処理を要する被符号化画素に対する符号化処理を行う時、システムクロック信号における１クロックの期間に、被符号化画素に対するコンテキストを生成し、この生成されたコンテキストに基づいた予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる記憶用データを読み出し、読み出された記憶用データを用いてＡデータとＣデータとを得るとともに、被符号化画素に対する画像データと読みだされた記憶用データの予測シンボルとの一致又は不一致を示す予測変換信号を得、次の１クロックの期間に、得られた予測変換信号と読みだされた記憶用データとにより予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる書換データを得、被符号化画素に対するコンテキストに基づいた記憶用データを書換データにて書き換え、かつ、被符号化画素の次の被符号化画素に対するコンテキストを生成し、この生成されたコンテキストに基づいた記憶用データを読み出し、読み出された記憶用データを用いて次の被符号化画素に対するＡデータとＣデータとを得る。
【００２５】
この発明の第１７の発明に係るディジタル情報復号化方法は、１回のリノーマライズ処理を要する被復号化画素に対する復号化処理を行う時、システムクロック信号における１クロックの期間に、被復号化画素に対するコンテキストを生成し、この生成されたコンテキストに基づいた予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる記憶用データを読み出し、この読み出された記憶用データを用いてＡデータ及びＣデータと予測変換信号を得るとともに、被復号化画素に対する画像データを得、次の１クロックの期間に、得られた予測変換信号と読みだされた記憶用データとにより予測シンボル及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる書換データを得、被復号化画素に対するコンテキストに基づいた記憶用データを書換データにて書き換え、かつ、被復号化画素の次の被復号化画素に対するコンテキストを生成し、この生成されたコンテキストに基づいた記憶用データを読み出し、この読み出された記憶用データを用いて次の被復号化画素に対するＡデータ及びＣデータを得るものである。
【００２６】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１を示すものであり、例えばファクシミリに適用した場合の半導体集積回路化されたディジタル信号符号化装置（ＱＭ−Ｃｏｄｅｒ）を示す。図１において、１は１ライン毎に読み取ったスキャナ等のイメージセンサ（図示せず）からの画像情報（文字情報、画情報、パレット画像情報等）をアナログ／ディジタル変換回路等の画像処理回路により２値化画像処理されたディジタル信号からなる画像データを１ライン毎に複数ライン記憶する記憶手段で、複数のラインメモリによって構成されている。
【００２７】
２は上記記憶手段１からの画像データからテンプレートモデルに従って参照画素を抽出するためのコンテキスト生成手段である。このコンテキスト生成手段２は、例えば図２の（ａ）に示すように２ラインテンプレートの場合は、被符号化画素？に対して同じラインに位置する既に符号化された直前の４つの参照画素と被符号化画素？に対して直前のラインに位置するとともに被符号化画素？が位置する列を含む前後の列に位置する既に符号化された６つの参照画素とからなる１０画素のテンプレートから抽出された１０画素のビットパターンからなるコンテキストを生成して出力するものである。
【００２８】
また、例えば図２の（ｂ）に示すように３ラインテンプレートの場合は、被符号化画素？に対して同じラインに位置する既に符号化された直前の２つの参照画素と被符号化画素？に対して直前のラインに位置するとともに被符号化画素？が位置する列を含む前後の列に位置する既に符号化された５つの参照画素と被符号化画素？に対して２つ前のラインに位置するとともに被符号化画素？が位置する列を含む前後の列に位置する既に符号化された３つの参照画素とからなる１０画素のテンプレートから抽出された１０画素のビットパターンからなるコンテキストを生成して出力するものであり、入力される画像処理クロック信号に同期して動作するものである。
【００２９】
３は上記コンテキスト生成手段２からの被符号化画素に対するコンテキストを上記画像処理クロック信号のクロックに同期して一時記憶するとともに、一時記憶されたコンテキストを上記画像処理クロック信号の次のクロックに同期して被符号化画素に対するコンテキストとして出力するラッチ回路からなるコンテキスト記憶手段である。
【００３０】
４は複数のリード用アドレス入力ノードＡＲと複数のデータ出力ノードＤＯと複数のライト用アドレス入力ノードＡＷと複数のデータ入力ノードＤＩとライトイネーブル信号入力ノードＷＥと予測シンボルＭＰＳ及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの記憶用データを複数記憶する読み出し／書き込み可能なコンテキストテーブル記憶部とを有するコンテキストテーブル記憶手段である。
【００３１】
このコンテキストテーブル記憶手段４は、リード用アドレス入力ノードＡＲに受けた上記コンテキスト生成手段２からのコンテキストに基づいたアドレスのコンテキストテーブル記憶部に記憶された記憶用データを読み出してデータ出力ノードＤＯから出力し、ライトイネーブル信号入力ノードＷＥに書換クロック信号を受ける、つまり、被符号化画素に対してリノーマライズ処理を要すると、データ入力ノードＤＩに入力される書換データを、ライト用アドレス入力ノードＡＷに受けた上記コンテキスト記憶手段３からのコンテキストに基づいたアドレスのコンテキストテーブル記憶部に書き込み（前に記憶されたデータを書換データに書き換え）、記憶するものである。
【００３２】
上記リード用アドレス入力ノードＡＲ及びライト用アドレス入力ノードＡＷの数は、例えばコンテキストが１０ビットであれば１０個である。
上記記憶用データは、予測値を意味する予測シンボルＭＰＳと確率推定データの一部であるＬＳＺデータからなるものである。
【００３３】
上記確率推定データはＩＴＵ（International Telecommunication Union）の勧告Ｔ．８２で決まった確率テーブルに基づく複数ビットからなるデータであり、ＬＳＺデータ、ＮＬＰＳデータ、ＮＭＰＳデータ及びＳＷＩＴＣＨデータを有しているものである。
【００３４】
そして、上記ＬＳＺデータは、不一致確率を示し、そのコンテキストにおける確率推定データに対応する予測シンボルと被符号化画素に対する画像データとが不一致を意味するとき、つまり、劣勢シンボル（この実施の形態１では、上記コンテキストテーブル記憶手段４から読み出される記憶用データの予測シンボルＭＰＳが上記記憶手段１からの被符号化画素に対する画像データと不一致であることを示す。以下、ＬＰＳと称す）の領域に対して与える幅の値（以下、ＬＰＳ領域幅と称す）を意味し、例えば、各確率推定インデックス（状態番号ＳＴ）に対して１６ビットのデータからなる。
この実施の形態１においては、最上位ビットが常に０であることから、記憶用データとして記憶されるＬＳＺデータは最上位ビットを除いた１５ビットのデータを用いている。
【００３５】
なお、上記確率推定データのＮＬＰＳデータ、ＮＭＰＳデータ及びＳＷＩＴＣＨデータは以下のようなものである。
上記ＮＬＰＳデータは、そのコンテキストにおける確率推定データに対応する予測シンボルと被符号化画素に対する画像データとが不一致を意味するときの書換データに対する確率推定インデックス（状態番号ＳＴ）となるデータであり、ＬＰＳが出現したとき、そのコンテキストにおける確率推定インデックスを変更するためのデータであり、各確率推定インデックス（状態番号ＳＴ）に対して７ビットのデータからなるものである。
【００３６】
上記ＮＭＰＳデータは、そのコンテキストにおける確率推定データに対応する予測シンボルと被符号化画素に対する画像データとが一致を意味するときの書換データに対する確率推定インデックス（状態番号ＳＴ）となるデータであり、優勢シンボル（予測シンボルＭＰＳが被符号化画素に対する画像データと一致であることを示す。以下、ＭＰＳと称す）が出現し、かつ正規化（リノーマライズ）が起こったとき、そのコンテキストにおける確率推定インデックスを変更するためのデータであり、各確率推定インデックス（状態番号ＳＴ）に対して７ビットのデータからなるものである。
【００３７】
上記ＳＷＩＴＣＨデータは、そのコンテキストにおける確率推定データに対する予測シンボルＭＰＳを反転させるか否かを示すデータであり、例えば１ビットのデータからなる。
【００３８】
上記コンテキストテーブル記憶手段４に記憶される記憶用データは、この実施の形態１においては、初期状態において例えばすべて"５ａ１ｄ"が書き込まれており、リノーマライズ処理が行われることにより、順次書き換えられ、例えば、図３のような記憶状態になっている。図３において、（ａ）はある状態での各アドレスに対する記憶用データを示し、（ｂ）は（ａ）の状態から記憶用データを更新（アドレス０００００００１０１の記憶用データの内容を書き換えている。）した後の記憶用データを示している。また、図３において、アドレス及び記憶用データの予測シンボルＭＰＳは２進数表示、記憶用データのＬＳＺデータは１６進数表示にて示している。
【００３９】
一方、上記書換データは、上記記憶用データと同様であり、この実施の形態１においては、１ビットの予測シンボルＭＰＳＵＰと、確率推定データの一部である不一致確率を示す、例えば１５ビットのＬＳＺ（ＬＳＺＵＰ）データとからなる１６ビットのデータである。
【００４０】
上記データ出力ノードＤＯ及びデータ入力ノードＤＩの数は、例えば記憶用データ、書換データが１６ビットであれば１６個である。
上記コンテキストテーブル記憶部４は、コンテキストによるアドレス数と同じ数、例えばコンテキストが１０ビットであれば２10個の記憶用データを記憶できるものである。
【００４１】
そして、上記コンテキストテーブル記憶手段４は、例えば図４に示すように、１行（１アドレス）当たり１６ビットで１０２４（１ｋ）行のコンテキストテーブル記憶部を有する２ポートＲＡＭによって構成されているものである。
【００４２】
図４において、４１は１０２４行１６列に配置された１０２４×１６個のメモリセルＭＣを有したメモリセルアレイ、ＲＷＬ０〜ＲＷＬ１０２３は１０２４行に配設され、それぞれ対応した行に配設された１６個のメモリセルが接続された１０２４本のリード用ワードライン、ＷＷＬ０〜ＷＷＬ１０２３は１０２４行に配設され、それぞれ対応した行に配設された１６個のメモリセルが接続された１０２４本のライト用ワードライン、ＲＢＬ０〜ＲＢＬ１５は１６列に配設され、それぞれが対応した列に配設された１０２４個のメモリセルが接続された１６本のリード用ビットライン、ＷＢＬ０〜ＷＢＬ１５は１６列に配設され、それぞれが対応した列に配設された１０２４個のメモリセルが接続された１６本のライト用ビットラインである。
【００４３】
４２は１０個のリード用アドレスノードＡＲ０〜ＡＲ９に接続され、これらリード用アドレスノードＡＲ０〜ＡＲ９に入力されるコンテキスト生成手段２からのコンテキストに基づいて、上記１０２４本のリード用ワードラインＲＷＬ０〜ＲＷＬ１０２３のうちの１本を活性化、つまり１本を"Ｈ"レベルにし、残りの１０２３本を"Ｌ"レベルにする読み出し用デコーダ、４３は１０個のライト用アドレスノードＡＷ０〜ＡＷ９に接続され、これらライト用アドレスノードＡＷ０〜ＡＷ９に上記コンテキスト記憶手段３を介して入力されるコンテキスト生成手段２からのコンテキストに基づいて、上記１０２４本のライト用ワードラインＷＷＬ０〜ＷＷＬ１０２３のうちの１本を活性化、つまり１本を"Ｈ"レベルにし、残りの１０２３本を"Ｌ"レベルする書き込み用デコーダである。
【００４４】
４４は１６本のリード用ビットラインＲＢＬ０〜ＲＢＬ１５に接続され、これらリード用ビットラインＲＢＬ０〜ＲＢＬ１５に読み出されたメモリセルからの記憶内容を所定の処理、例えば増幅等を行った後上記データ出力ノードＤＯ０〜ＤＯ１６に出力するための読み出し回路、４５は１６本のライト用ビットラインＷＢＬ０〜ＷＢＬ１５に接続され、上記データ入力ノードＤＩ０〜ＤＩ１５に入力される書換データを所定の処理、例えば増幅等を行った後上記ライト用ビットラインＷＢＬ０〜ＷＢＬ１５に与えるための書き込み回路である。
【００４５】
また、各メモリセルＭＣは図５に示す構成になっており、図５において、Ｎ１は記憶内容を記憶するための記憶ノード、Ｎ２は記憶内容を読み出すための読み出しノード、Ｎ３は書換データが入力される書き込みノードである。
４６は上記記憶ノードＮ１と上記書き込みノードＮ３との間に接続され、上記書き込みノードＮ３に入力された書換データを反転して上記記憶ノードＮ１に与えるとともに、その内容をラッチするラッチ回路で、逆並列に接続された２つのインバータ素子によって構成されている。４７は上記記憶ノードＮ１と上記読み出しノードＮ２との間に接続され、上記記憶ノードＮ１に記憶された記憶内容を反転して上記読み出しノードＮ２に与えるためのインバータ素子である。
【００４６】
４８は上記読み出しノードＮ２と対応した列に配設された読み出し用ビットラインＲＢＬとの間に接続され、制御電極が対応した行に配設された読み出し用ワードラインＲＷＬに接続される読み出し用トランスファゲートで、ＭＯＳトランジスタによって構成されている。４９は上記書き込みノードＮ３と対応した列に配設された書き込み用ビットラインＷＢＬとの間に接続され、制御電極が対応した行に配設された書き込み用ワードラインＷＷＬに接続される書き込み用トランスファゲートで、ＭＯＳトランジスタによって構成されている。
【００４７】
なお、この図４に示した２ポートＲＡＭのメモリセルアレイ４１は、説明をしやすくするために１０２４行１６列にメモリセルＭＣを配設したものについて説明したが、これに限られるものではなく、例えば、１０２４／ｎ行と１６×ｎ列（ｎは整数）に配設したものでもよく、この場合は、１０２４／ｎ本のリード用ワードライン及びライト用ワードラインと１６×ｎ本のリード用ビットライン及びライト用ビットラインとが設けられるものであり、１０２４／ｎ本のリード用ワードラインのうちの１本のリード用ワードラインを活性化し１６×ｎ本のリード用ビットラインのうちの１６本のリード用ビットラインを選択して１６ビットのデータを読み出し回路４４を介してデータ出力ノードＤＯ０〜ＤＯ１５に出力させ、１０２４／ｎ本のライト用ワードラインのうちの１本のライト用ワードラインを活性化し１６×ｎ本のライト用ビットラインのうちの１６本のライト用ビットラインを選択して１６個のメモリセルを選択し、これら選択された１６個のメモリセルにデータ入力ノードＤＩ０〜ＤＩ１５から入力される書換データを書き込み回路４５を介して与えればよいものである。
【００４８】
再び、図１に戻って、６は上記コンテキスト生成手段２からのコンテキストと上記コンテキスト記憶手段３からのコンテキストを比較し、同じであれば、例えば"１"を、異なっていれば"０"を意味する同一コンテキスト信号を出力するコンテキスト比較手段である。
【００４９】
７は上記記憶手段１からの被符号化画素に対する画像データと、上記コンテキストテーブル記憶手段４からの記憶用データと、被符号化画素の直前の画素に対する有効領域の幅Ａを示すＡデータ（以下、直前のＡデータと称す）と被符号化画素の直前の画素に対する符号語Ｃを示すＣデータ（以下、直前のＣデータと称す）とを受け、所定の演算処理を行い、被符号化画素に対する有効領域の幅Ａを示すＡデータ（以下、単にＡデータと称す）と被符号化画素に対する符号語Ｃを示すＣデータ（以下、単にＣデータと称す）とを出力するとともに、入力された画像データが入力された記憶用データの予測シンボルＭＰＳと一致したか否かを示す予測変換信号ＬＰＳを出力する算術演算手段で、図６に示すような構成をしている。
【００５０】
なお、ＡデータとＣデータとを得るための所定の演算は、次のようになされているものである。
ＭＰＳ出現の場合
Ａ(ｋ)＝Ａ(ｋ−１)−ＬＳＺ(ｋ)                      ……（１）
Ｃ(ｋ)＝Ｃ(ｋ−１)                                  ……（２）
ＬＰＳ出現の場合
Ａ(ｋ)＝ＬＳＺ(ｋ)                                  ……（３）
Ｃ(ｋ)＝Ｃ(ｋ−１)＋｛Ａ(ｋ−１)−ＬＳＺ(ｋ)｝      ……（４）
【００５１】
但し、Ａ(ｋ)はｋ番目の被符号化画素のＡデータ、Ａ(ｋ−１)は(ｋ−１)番目の被符号化画素のＡデータ、Ｃ(ｋ)はｋ番目の被符号化画素のＣデータ、Ｃ(ｋ−１)は(ｋ−１)番目の被符号化画素のＣデータ、ＬＳＺ(ｋ)はｋ番目の被符号化画素に対する確率推定テーブル記憶手段５からのＬＳＺデータ、ｋは１、２、３、……であり、例えば初期値Ａ(０)＝１．００……０、初期値Ｃ(０)＝０．００……０にされる。
【００５２】
図６において、７１は上記記憶手段１からの被符号化画素に対する画像データと上記コンテキストテーブル記憶手段４からの被符号化画素に対する記憶用データの予測シンボルＭＰＳとを受け、上記画像データと上記予測シンボルが一致した時に一致を意味する信号（上記ＭＰＳを意味する）、例えば"０"を出力するとともに、上記画像データと上記予測シンボルが一致しない時に不一致を意味する信号（上記ＬＰＳを意味する）、例えば"１"を出力する予測変換信号発生手段で、例えばイクスクルーシブオア回路等からなる比較手段によって構成されているものである。
【００５３】
７２は上記コンテキストテーブル記憶手段４からの被符号化画素に対する記憶用データのＬＳＺデータと、上記直前のＡデータと、上記直前のＣデータと、上記予測変換信号発生手段７１からの予測変換信号とを受け、上記した（１）〜（４）式に示した演算処理を行い、ＡデータとＣデータとを出力する演算手段で、上記ＬＳＺデータと上記直前のＡデータと上記予測変換信号とを受けて上記した（１）又は（３）式に示した演算処理を行ってＡデータを出力するＡデータ生成部と、上記ＬＳＺデータと上記直前のＡデータと上記直前のＣデータと上記予測変換信号とを受けて上記した（２）又は（４）式に示した演算処理を行ってＣデータを出力するＣデータ生成部とを有している。
【００５４】
再び図１に戻って、８は上記算術演算手段７からのＡデータと上記画素処理クロック信号とリノーマライズクロック信号とを受け、入力される画素処理クロック信号に同期して上記算術演算手段７からのＡデータを取り込みラッチするとともに、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直し、ラッチしている内容をＡデータとして出力し、しかも、正規化処理（領域の拡大）を行うためのリノーマライズ（正規化）信号及び後１回の正規化処理で正規化処理が終了することを意味する１回リノーマライズ信号を出力するＡレジスタで、例えば図７に示すように構成されている。
【００５５】
図７において、８１は入力される画素処理クロック信号に同期して上記算術演算手段７からのＡデータを取り込みラッチするとともに、入力されるリノーマライズクロック信号に同期してラッチしているデータを１ビットシフトアップしてラッチし直し、ラッチしている内容をＡデータとして出力するレジスタ部で、上記Ａデータが例えば１６ビットであると画素処理クロック信号に同期してビットデータの書き込み（書き換え）がそれぞれ可能であり、かつ、リノーマライズクロック信号に同期して１ビットシフトアップ、つまり、最下位ビットが接地電位ノードに接続されて"０"を記憶し、それ以降のビットが前段のビットのラッチ内容に書き換えられる１６のラッチ部を有するシフトレジスタからなり、初期状態において、１６すべてのラッチ部の記憶内容が例えば"０"にされているものである。
【００５６】
８２はこのレジスト部８１から出力されるＡデータの最上位ビットＭＳＢの信号（以下、ＭＳＢ信号と称す）を受け、ＭＳＢ信号に基づき、有効領域の幅Ａが５０％未満、つまり、Ａデータが１０進数の０．５未満になると"正規化処理を行わせること"を意味するリノーマライズ信号を出力するリノーマライズ発生手段で、例えばＭＳＢ信号が"０"である場合に"正規化処理を行わせること"を意味する"１"を出力するインバータ回路によって構成されているものである。
【００５７】
８３は上記レジスト部８１から出力されるＡデータの最上位ビットから一つ下位の信号（以下、ＭＳＢ−１信号と称す）と上記リノーマライズ発生手段８２からのリノーマライズ信号を受け、上記リノーマライズ発生手段８２からのリノーマライズ信号が"正規化処理を行わせること"を意味し、ＭＳＢ−１信号が例えば"１"であると１回リノーマライズ信号を出力する１回リノーマライズ発生手段で、例えばＭＳＢ信号が"０"で、かつＭＳＢ−１信号が"１"であると"後１回の正規化処理で正規化処理が終了すること"を意味する"１"を出力するアンド回路によって構成されているものである。
【００５８】
再び図１に戻って、９は上記Ａレジスタ８からのＡデータ及び１回リノーマライズ信号に基づいて生成されたシフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記Ａレジスタ８からのＡデータを１ビット分シフトアップしたデータを、それ以外の時は上記Ａレジスタ８からのＡデータをそのまま上記算術演算手段７に被符号化画素の直前の画素に対する有効領域の幅Ａを示すＡデータ（直前のＡデータ）として出力するＡセレクタである。
このＡセレクタ９は、例えば図７に示すように、上記Ａレジスタ８からのＡデータをそのまま受ける一方の入力端Ａと上記Ａレジスタ８からのＡデータを１ビット上位にずらして受けるとともに最下位を接地電位ノードに接続される他方の入力端Ｂとを有し、シフトアップ選択信号に基づいて一方の入力端Ａか他方の入力端Ｂかのいずれかを選択して出力端Ｙに接続する選択手段９１によって構成されている。
【００５９】
１０は上記算術演算手段７からのＣデータと上記画素処理クロック信号とリノーマライズクロック信号とを受け、入力される画素処理クロック信号に同期して上記算術演算手段７からのＣデータを取り込みラッチするとともに、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直し、ラッチしている内容をＣデータとして出力するＣレジスタである。
【００６０】
このＣレジスタ１０は、例えば図８に示すように、入力される画素処理クロック信号に同期して上記算術演算手段７からのＣデータを取り込みラッチするとともに、入力されるリノーマライズクロック信号に同期してラッチしているデータを１ビットシフトアップしてラッチし直し、ラッチしている内容をＣデータとして出力するレジスタであり、上記Ｃデータが例えば２８ビットであると画素処理クロック信号に同期してビットデータの書き込み（書き換え）がそれぞれ可能であり、かつ、リノーマライズクロック信号に同期して１ビットシフトアップ、つまり、最下位ビットが接地電位ノードに接続されて"０"を記憶し、それ以降のビットが前段のビットのラッチ内容に書き換えられる２８のラッチ部を有するシフトレジスタ１０ａからなり、初期状態において、２８すべてのラッチ部の記憶内容が例えば"０"にされているものである。
【００６１】
１１は上記Ｃレジスタ１０からのＣデータ及びシフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記Ｃレジスタ１０からのＣデータを１ビット分シフトアップしたデータを、それ以外の時は上記Ｃレジスタ１０からのＣデータをそのまま上記算術演算手段７に被符号化画素の直前の画素に対する符号語を示すＣデータ（直前のＣデータ）として出力するとともに、所定数の上位ビットを送信するための符号化データとして出力するＣセレクタである。
【００６２】
このＣセレクタ１１は、例えば図８に示すように、上記Ｃレジスタ１０からのＣデータをそのまま受ける一方の入力端Ａと上記Ｃレジスタ１０からのＣデータを１ビット上位にずらして受けるとともに最下位を接地電位ノードに接続される他方の入力端Ｂとを有し、シフトアップ選択信号に基づいて一方の入力端Ａか他方の入力端Ｂかのいずれかを選択して出力端Ｙに接続する選択手段１１ａによって構成されている。
【００６３】
１２は上記Ｃセレクタ１１からの符号化データの所定数の上位ビットと符号出力クロック信号とを受け、入力される符号出力クロック信号に同期して上記Ｃセレクタ１１からの符号化データの所定数の上位ビットを取り込み、入力される符号出力クロック信号に同期してその取り込んだ内容を送信するための符号化データとして出力する出力手段で、例えば、図８に示すように、Ｃデータが２８ビットである場合、そのＣデータの上位８ビットを符号化データとして取り込むための８つのラッチ部を有しているものである。
【００６４】
１３はシステムクロック信号と上記コンテキスト比較手段６からの同一コンテキスト信号と上記Ａレジスタ８からのリノーマライズ信号及び１回リノーマライズ信号とを受け、画素処理クロック信号を上記コンテキスト生成手段２と上記コンテキスト記憶手段３と上記Ａレジスタ８と上記Ｃレジスタ１０に出力し、書換クロック信号をコンテキストテーブル記憶手段４に出力し、リノーマライズクロック信号を上記Ａレジスタ８及び上記Ｃレジスタ１０に出力し、シフトアップ選択信号を上記Ａセレクタ９及び上記Ｃセレクタ１１に出力し、符号出力クロック信号を上記出力手段１２に出力する制御手段である。
【００６５】
上記制御手段１３からの画素処理クロック信号は、被符号化画素に対するデータを処理するタイミングを示す信号であり、システムクロック信号とリノーマライズ信号と１回リノーマライズ信号と同一コンテキスト信号とによって上記制御手段１３によって生成されるものであり、システムクロック信号に同期した信号である。具体的には、リノーマライズ信号が"正規化処理を行わせること"を意味し、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味していない時、及びリノーマライズ信号が"正規化処理を行わせること"を意味し、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味し、同一コンテキスト信号が"同一コンテキスト"であることを意味している時に一方のレベルを維持し続け、それ以外の時はシステムクロック信号と同じクロック信号となる。
【００６６】
例えば、図１１の（ｂ）に示すように、リノーマライズ信号（図１１の（ｅ）参照）が"正規化処理を行わせること"を意味する"１"（この実施の形態１においては"Ｈ"レベルで、以下特別の場合を除いて"Ｈ"レベルが"１"を表すものとする）でかつ、１回リノーマライズ信号（図１１の（ｆ）参照）が"後１回の正規化処理で正規化処理が終了すること"を意味しない"０"（この実施の形態１においては"Ｌ"レベルで、以下特別の場合を除いて"Ｌ"レベルが"０"を表すものとする）であると、システムクロック信号にかかわらず例えば"Ｈ"レベルとなるとともに、リノーマライズ信号が"正規化処理を行わせること"を意味する"１"で、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味する"１"でかつ同一コンテキスト信号（図１１の（ｄ）参照）が"同一コンテキスト"を意味する"１"であるとシステムクロック信号にかかわらず例えば"Ｈ"レベルとなり、それ以外の時はシステムクロック信号となるものである。
【００６７】
なお、図１１の（ｅ）に示したリノーマライズ信号は上記Ａレジスタ８からのリノーマライズ信号をシステムクロック信号によって同期を取られた信号にされたものを示しており、上記制御手段１３によって生成してもよいものであり、例えば、システムクロックの立ち上がりによって上記Ａレジスタ８からのリノーマライズ信号に基づいた信号とされたものである。言い換えれば、被符号化画素に対するコンテキストをコンテキスト生成手段２に取り込む時のシステムクロック信号のクロックの次のクロックにて被符号化画素に対するリノーマライズを行うか否かを決定するように上記Ａレジスタ８からのリノーマライズ信号からシステムクロック信号に基づいて生成されているものである。
【００６８】
同様に、図１１の（ｆ）に示した１回リノーマライズ信号も、上記Ａレジスタ８からの１回リノーマライズ信号をシステムクロック信号によって同期を取られた信号にされたものを示したものであり、上記制御手段１３によって生成してもよいものであり、例えば、システムクロックの立ち上がりによって上記Ａレジスタ８からの１回リノーマライズ信号に基づいた信号とされたものである。言い換えれば、被符号化画素に対するコンテキストをコンテキスト生成手段２に取り込む時のシステムクロック信号のクロックの次のクロックにて１回リノーマライズ信号を特定するように上記Ａレジスタ８からの１回リノーマライズ信号からシステムクロック信号に基づいて生成されているものである。
【００６９】
上記制御手段１３からのシフトアップ選択信号は、上記Ａレジスタ８からの１回リノーマライズ信号とシステムクロック信号と同一コンテキスト信号とによって上記制御手段１３によって生成されるものであり、システムクロック信号に同期した信号である。具体的には、システムクロック信号によって同期を取られた図１１の（ｆ）に示した１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味し、同一コンテキスト信号が"同一コンテキスト"でないことを意味している時にシフトアップを意味し、それ以外の時はシフトアップを意味しない信号となる。
【００７０】
例えば、図１１の（ｉ）に示すように、図１１の（ｆ）に示す１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味する"１"で、かつ図１１の（ｄ）に示す同一コンテキスト信号が"同一コンテキスト"を意味しない"０"であるとシフトアップを意味する"１"になり、それ以外はシフトアップを意味しない"０"になるものである。
【００７１】
上記制御手段１３からの書換クロック信号は、上記コンテキストテーブル記憶手段４に記憶された記憶データを書き換えるタイミングを示す信号であり、システムクロック信号と画素処理クロック信号とリノーマライズ信号とによって上記制御手段１３によって生成されるものであり、システムクロック信号に同期した信号である。具体的には、画素処理クロック信号が現れた後のシステムクロック信号の次のサイクルでリノーマライズ信号が"正規化処理を行わせること"を意味するとシステムクロック信号となり、それ以外の時は一方のレベルを維持し続けるものである。
【００７２】
例えば、図１１の（ｇ）に示すように、画素処理クロック信号が立ち上がったことを検出し、検出後のシステムクロック信号の立ち上がり時に図１１の（ｅ）に示すリノーマライズ信号が"正規化処理を行わせること"を意味する"１"であると、システムクロック信号と同じクロックとなり、それ以外はシステムクロック信号にかかわらず例えば"Ｈ"レベルとなるものである。
【００７３】
上記制御手段１３からのリノーマライズクロック信号は、上記Ａレジスタ８のレジスタ部８１及び上記Ｃレジスタ１０の記憶内容をシフトアップさせるための信号であり、上記Ａレジスタ８からのリノーマライズ信号及び１回リノーマライズ信号とシステムクロック信号と同一コンテキスト信号とによって上記制御手段１３によって生成されたものであり、システムクロック信号に同期した信号である。
【００７４】
具体的には、リノーマライズ信号が"正規化処理を行わせること"を意味し、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味していない時及びリノーマライズ用信号が"正規化処理を行わせること"を意味し、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味し、同一コンテキスト信号が"同一コンテキスト"であることを意味している時にシステムクロック信号と同じクロック信号となり（セットされ）、それ以外の時はクロック停止（一方のレベルを維持）される（リセットされる）ものであり、例えば図１１の（ｈ）に示すようになるものである。
【００７５】
そして、上記画素処理クロック信号がシステムクロック信号に同期したクロックを出力するときは、一方のレベルを維持し、上記画素処理クロック信号が一方のレベルを維持しているときは、システムクロック信号に同期したクロックを出力している関係になっているものである。
【００７６】
上記制御手段１３からの符号出力クロック信号は、出力手段１２にＣレジスタ１０の記憶内容をＣセレクタ１１を介して取り込み、送信するための符号化データとして出力するためのタイミングを示す信号であり、上記Ａレジスタ８からのリノーマライズ信号とシステムクロック信号とによって上記制御手段１３によって生成されたものである。具体的には、リノーマライズ信号が"正規化処理を行わせること"を意味する時にシステムクロック信号と同じクロック信号となり、それ以外の時一方のレベルを維持するＣＴカウントクロック信号（図１１の（ｊ）参照）に基づき、このＣＴカウントクロック信号のクロック数を所定数カウントした時にパルスとなるものである。
【００７７】
例えば、図１１の（ｋ）に示すように、リノーマライズ信号が"正規化処理を行わせること"を意味する"１"であるとシステムククロック信号となるカウントクロック信号（例えば、図１１の（ｊ）参照）をまず生成し、このカウントクロック信号のクロック数が例えば８になるとシステムクロック信号の次のサイクルにて例えば"Ｌ"レベルとなる信号となるものである。
【００７８】
図１において、１４は上記コンテキストテーブル記憶手段４からの記憶用データ（予測シンボルＭＰＳ及びＬＳＺデータ）を上記制御手段１３からの画素処理クロック信号のクロックに同期して一時記憶するとともに、一時記憶された記憶用データを上記画像処理クロック信号の次のクロックに同期して出力するラッチ回路（ＬＡＴＣＨ）からなる記憶用データ記憶手段で、上記コンテキストテーブル記憶手段４への書換データを書き込むタイミングを合わせるために設けられてある。
【００７９】
１５はこの記憶用データ記憶手段からの記憶用データのＬＳＺデータと上記算術演算手段７からの予測変換信号ＬＰＳとを受けて、上記コンテキストテーブル記憶手段４への書換データにおける不一致確率を示すＬＳＺＵＰデータと、上記コンテキストテーブル記憶手段４からの記憶用データの予測シンボルＭＰＳを反転するか否かを指示するＳＷＩＴＣＨデータを出力するＬＳＺ更新論理回路（ＬＳＺ更新手段）で、入力（ＬＳＺデータと予測変換信号ＬＰＳ）と出力（ＬＳＺＵＰデータとＳＷＩＴＣＨ信号）との関係が図９の真理値表に示すようになるように、例えば、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとによって構成される論理回路（ゲート回路）によって構成されるものである。
【００８０】
なお、図９の真理値表は、ＪＢＩＧ国際標準に規定された確率評価表（Probability estimation table）に基づいて作成されたものであり、入力されるＬＳＺデータは１１３通り、予測シンボルＭＰＳは２通りであるので、計２２６（１１３×２）通りの入力と出力との関係が得られるようにされている。
【００８１】
すなわち、図９において、Ｎｏ．の欄の０〜１１２は、予測変換信号ＬＰＳが０（予測一致を示す）の場合における、確率推定インデックスである状態番号ＳＴの０〜１１２に相当し、１１３〜２２５は、予測変換信号ＬＰＳが１（予測不一致を示す）の場合における、確率推定インデックスである状態番号ＳＴの０〜１１２に相当し、１０進数にて表示している。
【００８２】
ＬＰＳの欄は、Ｎｏ．０〜１１２に対しては、予測一致を示す"０"である予測変換信号ＬＰＳを示し、Ｎｏ．１１３〜２２５に対しては、予測不一致を示す"１"である予測変換信号ＬＰＳを示している。
ＬＳＺの欄は、Ｎｏ．０〜１１２に対しては、上記確率評価表における状態番号ＳＴ０〜１１２にそれぞれ対応したＬＳＺデータ（１６進数にて表示）を示しており、Ｎｏ．１１３〜２２５に対しても、上記確率評価表における状態番号ＳＴ０〜１１２にそれぞれ対応したＬＳＺデータ（１６進数にて表示）を示しており、この実施の形態１では、最上位ビットを除いた１５ビットのデータが用いられる。
【００８３】
ＬＳＺＵＰの欄は、Ｎｏ．０〜１１２に対しては、上記確率評価表において、そのＮＯ．に対応する状態番号ＳＴに対応するＮＭＰＳデータの値を状態番号としたＬＳＺデータの値を、そのＮＯ．におけるＬＳＺＵＰデータとして示しており、Ｎｏ．１１３〜２２５に対しては、上記確率評価表において、そのＮＯ．に対応する０〜１１２の状態番号ＳＴに対応するＮＬＰＳデータの値を状態番号としたＬＳＺデータの値を、そのＮＯ．におけるＬＳＺＵＰデータとして示しており、この実施の形態１では、最上位ビットを除いた１５ビットのデータが用いられる。
【００８４】
ＳＷＩＴＣＨの欄は、Ｎｏ．０〜１１２に対しては、予測変換信号ＬＰＳが予測一致を示しているから、予測シンボルＭＰＳを反転する必要がなく、すべて"０"のＳＷＩＴＣＨデータを示しており、Ｎｏ．１１３〜２２５に対しては、上記確率評価表において、そのＮＯ．に対応する０〜１１２の状態番号ＳＴに対応するＳＷＩＴＣＨデータを示しており、この実施の形態１では１ビットのデータが用いられる。
【００８５】
図１において、１６はこのＬＳＺ更新論理回路１５からのＳＷＩＴＣＨデータと上記記憶用データ記憶手段１４からの記憶用データにおける予測シンボルＭＰＳとを受け、受けたＳＷＩＴＣＨデータが"０"であると受けた予測シンボルＭＰＳの値を、受けたＳＷＩＴＣＨデータが"１"であると受けた予測シンボルＭＰＳの値を反転した値を上記コンテキストテーブル記憶手段４への書換データにおける予測シンボルＭＰＳＵＰとして出力するＭＰＳ更新論理回路（ＭＰＳ更新手段）で、例えば、イクスクルーシブオア（ＯＲ）回路によって構成されるものである。
【００８６】
なお、これら記憶用データ記憶手段１４、ＬＳＺ更新論理回路１５及びＭＰＳ更新論理回路１６によって、上記コンテキストテーブル記憶手段４から読み出された記憶用データと、上記算術演算手段７からの予測変換信号ＬＰＳとに基づいて１ビットの予測シンボルＭＰＳ（ＭＰＳＵＰ）と確率推定データの一部である不一致確率を示す例えば１５ビットのＬＳＺ（ＬＳＺＵＰ）データとからなる１６ビットの書き換えデータを、上記コンテキストテーブル記憶手段４に出力する書換データ生成手段を構成しているものである。
【００８７】
また、上記算術演算手段７、上記Ａレジスタ８、上記Ａセレクタ９、上記Ｃレジスタ１０、上記Ｃセレクタ１１、記憶用データ記憶手段１４とＬＳＺ更新論理回路１５とＭＰＳ更新論理回路１６とによって構成される書き換えデータ生成手段でカーネル部を構成しているものである。
【００８８】
次に、このように構成されたディジタル信号符号化装置の動作について説明する。
このように構成されたディジタル信号符号化装置においては、図１０に示すように動作モードがＩ〜Ｖの５つのモードに分けられ、以下、各モード毎に図１１に示した波形図を用いて説明する。
【００８９】
なお、モードＩは、リノーマライズが無い、つまり、被符号化画素に対するＡデータが１０進数で０．５以上を示す正規化処理を必要としない場合のモード、モードIIは、リノーマライズが有り、つまり、被符号化画素に対するＡデータが１０進数で０．５未満を示す正規化処理を必要とし、かつ被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一でなく、リノーマライズの回数が１回である場合のモード、モードIIIはリノーマライズが有り、かつ被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一でなく、リノーマライズの回数が１回を越える場合のモード、モードIVはリノーマライズが有り、かつ被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一で、リノーマライズの回数が１回である場合のモード、モードＶはリノーマライズが有り、かつ被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一で、リノーマライズの回数が１回を越える場合のモードである。
【００９０】
［モードＩ］
図１１において、（ａ）に示したシステムクロック信号における期間Ｔ1及びＴ2それぞれがモードＩにおける主要な各信号の波形の一例を示しているものである。期間Ｔ1は被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一でない場合を、期間Ｔ2は被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一である場合をそれぞれ示している。
【００９１】
まず、期間Ｔ1のモードＩについて、１番目の被符号化画素に対して符号化処
理がなされたものとして説明する。まず、期間Ｔ1において、システムクロック
信号の立ち上がりにより画素処理クロック信号が立ち上がる。この画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段２は、記憶手段１から１番目の被符号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキストテーブル記憶手段４のリード用アドレス入力ノードＡＲに出力する。
なお、図１１の（ｃ）に１番目の被符号化画素に対してコンテキストがコンテキスト生成手段２によって生成されていることを、符号１にて示している。
【００９２】
コンテキストテーブル記憶手段４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて１６ビットの記憶用データ（予測シンボルＭＰＳとＬＳＺデータ）が読み出され、データ出力ノードＤＯから算術演算手段７に出力する。
【００９３】
算術演算手段７（図６参照）では、予測変換信号発生手段７１にて、記憶用データの予測シンボルＭＰＳと１番目の被符号化画素の画像データとを比較し、予測変換信号ＬＰＳを生成し、ＬＳＺ更新論理回路１５に出力する。
【００９４】
さらに、算術演算手段７では、予測変換信号発生手段７１にて生成された予測変換信号ＬＰＳが予測シンボルＭＰＳと画像データとが一致を意味（ＭＰＳを意味）していると、演算手段７２が、上記（１）式に基づき、記憶用データのＬＳＺデータと、１番目の被符号化画素の前の被符号化画素のＡデータによりＡデータを求め、Ａレジスタ８に出力するとともに、上記（２）式に基づき、１番目の被符号化画素の前の被符号化画素のＣデータをＣレジスタ１０に出力する。
【００９５】
一方、予測変換信号ＬＰＳが予測シンボルＭＰＳと画像データとが不一致を意味（ＬＰＳを意味）していると、演算手段７２が、上記（３）式に基づき、記憶用データのＬＳＺデータをＡデータとしてＡレジスタ８に出力するとともに、上記（４）式に基づき、記憶用データのＬＳＺデータと１番目の被符号化画素の前の被符号化画素のＡデータ及びＣデータによりＣデータを求め、Ｃレジスタ１０に出力する。
【００９６】
このときのＡデータ及びＣデータの概念を図１２の１番目の被符号化画素の欄にて説明する。この１番目の被符号化画素の欄は、予測シンボルＭＰＳと画像データとが一致した場合を示している。Ａレジスタ８の記憶内容は初期状態として１．０００…、Ｃレジスタ１０の記憶内容は初期状態として０．０００…とされている。１番目の被符号化画素の欄に示すＬＰＳの幅が１番目の被符号化画素に対する記憶用データのＬＳＺデータの値に相当し、１番目の被符号化画素の欄に示すＭＰＳの幅がＡレジスタ８の記憶内容からＬＰＳの幅を引いた値に相当し、このＭＰＳの幅が１番目の被符号化画素に対する有効領域の幅になる。
【００９７】
つまり、算術演算手段７の演算手段７２にて演算されて出力されるＡデータは図１２に示す１番目の被符号化画素の欄におけるＭＰＳの幅に相当する値になり、算術演算手段７の演算手段７２にて演算されて出力されるＣデータは有効領域の底、つまり図１２に示す１番目の被符号化画素の欄におけるＭＰＳの底に相当する値になっているものである。
【００９８】
このようにして演算手段７２にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ８のレジスタ部８１及びＣレジスタ１０（図７及び図８参照）に制御手段１３からの画素処理クロック信号の立ち上がり（期間Ｔ2）にて取り込まれ、記憶（記憶内容の書き換え）されることになる。
【００９９】
Ａレジスタ８のレジスタ部８１に記憶されたＡデータは、いま、１０進数の０．５以上の値になっているため、その最上位ビットの値は"１"であり、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行わないこと"を意味する"０"からなるリノーマライズ信号を出力する。また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"０"からなる１回リノーマライズ信号を出力する。
【０１００】
一方、期間Ｔ2において、コンテキスト生成手段２からの２番目の画素のコンテキスト及びコンテキスト記憶手段３からの１番目の被符号化画素のコンテキストを受けたコンテキスト比較手段６は、図１１の（ｄ）に示すように"同一でない"場合を意味する"Ｌ"レベルの同一コンテキスト信号を出力する。
【０１０１】
よって、この期間Ｔ2においてモードの認識がなされるものであり、ここでは、リノマーライズが無しで、コンテキストが同一でない期間Ｔ1のモードＩと認識され、期間Ｔ1においてこの期間Ｔ1のモードＩが終了していることを意味しているものである。
なお、この期間Ｔ2のモードＩにおいては、期間Ｔ1のモードＩがリノマーライズが不要であることを認識したことにより、次のモードである期間Ｔ2のモードＩにおける、コンテキストの生成から算術演算までが行われることになるものである。
【０１０２】
従って、Ａレジスタ８のリノーマライズ発生手段８２からのリノーマライズ信号を受ける制御手段１３では、受けたリノーマライズ信号が"Ｌ"レベルであることにより、期間Ｔ2において、図１１の（ｇ）及び（ｈ）に示すように"Ｈ"レベルである書換クロック信号及びリノーマライズクロック信号を出力する。"Ｈ"レベルの書換クロック信号を受けるコンテキストテーブル記憶手段４はその記憶内容を書き換えることはない。また、"Ｈ"レベルのリノーマライズクロック信号を受けるＡレジスタ８のレジスト部８１及びＣレジスタ１０はその記憶内容をシフトアップすることなく、取り込んだ内容をラッチし続ける。
なお、図１１の（ｌ）に１番目の被符号化画素に対してＡレジスタ８及びＣレジスタ１０にラッチされることを、符号１にて示している。
【０１０３】
また、制御手段１３はリノーマライズクロック信号を"Ｈ"レベルとしているため、ＣＴカウントクロック信号も"Ｈ"レベルを維持させるとともに、符号出力クロック信号も"Ｈ"レベルを維持させる。制御手段１３からの符号出力クロック信号が"Ｈ"レベルのままであるので、出力手段１２はＣレジスタ１１の記憶内容を取り込むこともなく、出力することもない。
【０１０４】
したがって、この期間Ｔ1のモードＩにおいては、被符号化画素に対するコン
テキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われる。そして、算術演算手段７による演算結果であるＡデータ及びＣデータそれぞれがＡレジスタ８及びＣレジスタ１０に記憶される。また、コンテキストテーブル記憶手段４の記憶用データは書き換えられないものである。
【０１０５】
その結果、期間Ｔ1のモードＩにおける実質的な動作時間はシステムクロックの１クロック分ですむものである。しかも、この１クロック分に要する時間は、実質的にコンテキストテーブル記憶手段４のアクセス時間と、算術演算手段７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０１０６】
また、この期間Ｔ1のモードＩにおいては、上記でも述べたように、制御手段
１３から出力される書換クロック信号は"Ｈ"レベルであるため、この"Ｈ"レベルの書換クロック信号が与えられているコンテキストテーブル記憶手段４は、ＬＳＺ更新論理回路１５からのＬＳＺＵＰデータ及びＭＰＳ更新論理回路１６からの予測シンボルＭＰＳＵＰによってその記憶内容が書き換えられることはない。
【０１０７】
なお、この時、記憶用データ記憶手段１４、ＬＳＺ更新論理回路１５及びＭＰＳ更新論理回路１６は、次のように動作し、ＬＰＺＵＰデータ及び予測シンボルＭＰＳＵＰを出力しているものの、これらＬＰＺＵＰデータ及び予測シンボルＭＰＳＵＰによってコンテキストテーブル記憶手段４の記憶内容が書き換えられることはない。
【０１０８】
記憶用データ記憶手段１４は、期間Ｔ１の画素処理クロック信号のクロックの立ち下がりにて１番目の被符号化画素に対する記憶用データを一時記憶し、期間Ｔ２の画素処理クロック信号のクロックの立ち上がりにて一時記憶した記憶用データのＬＳＺデータをＬＳＺ更新論理回路１５に、予測シンボルＭＰＳをＭＰＳ更新論理回路１６にそれぞれ出力する。
【０１０９】
ＬＳＺ更新論理回路１５は、期間Ｔ２の画素処理クロック信号のクロックの立ち上がり以降、期間Ｔ１にて求められた算術演算手段７の予測変換信号発生手段７１からの予測変換信号ＬＰＳと記憶用データ記憶手段１４からの１番目の被符号化画素に対する記憶用データのＬＳＺデータとによって、図９に示した真理値表に基づいた１番目の被符号化画素に対するＬＳＺＵＰデータを出力するとともに、１番目の被符号化画素に対するＳＷＩＴＣＨデータをＭＰＳ更新論理回路１６に出力する。
【０１１０】
ＭＰＳ更新論理回路１６は、期間Ｔ２の画素処理クロック信号のクロックの立ち上がり以降、ＬＳＺ更新論理回路１５からの１番目の被符号化画素に対するＳＷＩＴＣＨデータと記憶用データ記憶手段１４からの１番目の被符号化画素に対する記憶用データの予測シンボルとによって、１番目の被符号化画素に対する予測シンボルＭＰＳＵＰを出力する。
【０１１１】
次に、期間Ｔ2のモードIIの動作について、２番目の被符号化画素に対して符号化処理がなされたものとして説明する。この期間Ｔ2のモーIIは、上記した期間Ｔ1のモードＩと、被符号化画素のコンテキストと後の被符号化画素のコンテキストが同一でないか同一であるかの相違だけである。
【０１１２】
従って、上記した期間Ｔ1のモードＩと同様に動作し、２番目の被符号化画素に対するコンテキスト生成手段２によるコンテキストの生成から算術演算手段７による算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段７によるＡデータ及びＣデータそれぞれがＡレジスタ８及びＣレジスタ１０に記憶され、コンテキストテーブル記憶手段４の記憶用データが書き換えられず、出力手段１２はＣレジスタ１０の記憶内容を取り込むこともなく、出力することもないものである。
【０１１３】
その結果、期間Ｔ2のモードIIにおける実質的な動作時間もシステムクロックの１クロック分ですむものである。しかも、この１クロック分に要する時間は、実質的にコンテキストテーブル記憶手段４のアクセス時間と、算術演算手段７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０１１４】
この時の算術演算手段７による演算結果であるＡデータ及びＣデータの概念を図１２の２番目の被符号化画素の欄にて説明する。この２番目の被符号化画素の欄は、予測シンボルと画像データとが一致した場合を示している。１番目の被符号化画素に対するＡレジスタ８の記憶内容は上記期間Ｔ1のモードＩにて説明したＭＰＳにて示した有効領域の幅になっており、１番目の被符号化画素に対するＣレジスタ１０の記憶内容は上記期間Ｔ1のモードＩにて説明したＭＰＳの底に相当する値になっている。
【０１１５】
そして、２番目の被符号化画素の欄に示すＬＰＳの幅が２番目の被符号化画素に対する記憶用データのＬＳＺデータの値に相当し、２番目の被符号化画素の欄に示すＭＰＳの幅がＡレジスタ８の記憶内容からＬＰＳの幅を引いた値に相当し、このＭＰＳの幅が２番目の被符号化画素に対する有効領域の幅になる。
【０１１６】
つまり、算術演算手段７の演算手段７２にて演算されて出力される２番目の被符号化画素に対するＡデータは図１２に示す２番目の被符号化画素の欄におけるＭＰＳの幅に相当する値になり、算術演算手段７の演算手段７２にて演算されて出力される２番目の被符号化画素に対するＣデータは有効領域の底、つまり図１２に示す３番目の被符号化画素の欄におけるＭＰＳの底に相当する値になっているものである。
【０１１７】
なお、この期間Ｔ2のモードIIの認識も、期間Ｔ1のモードＩの認識と同様に、コンテキストの生成の次のクロックである期間Ｔ3によって行われるものである。期間Ｔ３におけるモードの認識によりリノマーライズが無しで、コンテキストが同一であると認識したことにより、期間Ｔ3においては次のモードであるモードIIにおける、コンテキストの生成から算術演算までが行われることになるものである。
【０１１８】
［モードII］
図１１において、（ａ）に示したシステムクロック信号における期間Ｔ3がモ
ードIIにおける主要な各信号の波形の一例を示しているものである。
モードIIについて、３番目の被符号化画素に対して符号化処理がなされたものとして説明する。
【０１１９】
まず、期間Ｔ3において、システムクロック信号の立ち上がりにより画素処理
クロック信号が立ち上がる。この画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段２は、記憶手段１から３番目の被符号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキストテーブル記憶手段４のリード用アドレス入力ノードＡＲに出力する。
なお、図１１の（ｃ）に３番目の被符号化画素に対してコンテキストがコンテキスト生成手段２によって生成されていることを、符号３にて示している。
【０１２０】
コンテキストテーブル記憶手段４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて１６ビットの記憶用データ（予測シンボル及びＬＳＺデータ）が読み出され、データ出力ノードＤＯから算術演算手段７に出力する。
【０１２１】
算術演算手段７（図６参照）では、予測変換信号発生手段７１にて、記憶用データの予測シンボルＭＰＳと１番目の被符号化画素の画像データとを比較し、予測変換信号ＬＰＳを生成し、ＬＳＺ更新論理回路１５に出力する。
【０１２２】
さらに、算術演算手段７では、予測変換信号発生手段７１にて生成された予測変換信号ＬＰＳが予測シンボルＭＰＳと画像データとが一致を意味していると、演算手段７２が、上記（１）式に基づき、上記（１）式に基づき、コンテキストテーブル記憶手段４からのＬＳＺデータと、２番目の被符号化画素のＡデータによりＡデータを求め、Ａレジスタ８に出力するとともに、上記（２）式に基づき、２番目の被符号化画素のＣデータをＣレジスタ１０に出力する。
【０１２３】
また、予測変換信号ＬＰＳが予測シンボルと画像データとが不一致を意味していると、演算手段７２は、上記（３）式に基づき、コンテキストテーブル記憶手段４からのＬＳＺデータをＡデータとしてＡレジスタ８に出力するとともに、上記（４）式に基づき、コンテキストテーブル記憶手段４からのＬＳＺデータと２番目の被符号化画素のＡデータ及びＣデータによりＣデータを求め、Ｃレジスタ１０に出力する。
【０１２４】
このときのＡデータ及びＣデータの概念を図１２の３番目の被符号化画素の欄にて説明する。この３番目の被符号化画素の欄は、予測シンボルと画像データとが一致した場合を示している。２番目の被符号化画素に対するＡレジスタ８の記憶内容は上記期間Ｔ2のモードIIにて説明したＭＰＳにて示した有効領域の幅になっている。２番目の被符号化画素に対するＣレジスタ１０の記憶内容は上記期間Ｔ2のモードIIにて説明したＭＰＳの底に相当する値になっている。
３番目の被符号化画素の欄に示すＬＰＳの幅が３番目の被符号化画素に対する記憶用データのＬＳＺデータの値に相当する。３番目の被符号化画素の欄に示すＭＰＳの幅がＡレジスタ８の記憶内容からＬＰＳの幅を引いた値に相当する。このＭＰＳの幅が３番目の被符号化画素に対する有効領域の幅になる。
【０１２５】
つまり、算術演算手段７の演算手段７２にて演算されて出力されるＡデータは図１２に示す３番目の被符号化画素の欄におけるＭＰＳの幅に相当する値になり、算術演算手段７の演算手段７２にて演算されて出力されるＣデータは有効領域の底、つまり図１２に示す３番目の被符号化画素の欄におけるＭＰＳの底に相当する値になっているものである。
【０１２６】
このようにして算術演算手段７の演算手段７３にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ８のレジスタ部８１及びＣレジスタ１０（図７及び図８参照）に制御手段１３からの画素処理クロック信号の立ち上がり（期間Ｔ4）にて取り込まれ、記憶（記憶内容の書き換え）されることになる。
【０１２７】
期間Ｔ3では、期間Ｔ2のモードIがリノーマライズ処理が不要であることにより、図１１の（ｅ）に示すようにリノーマライズ信号が"Ｌ"レベルである。
従って、制御手段１３から出力される書換クロック信号及びリノーマライズクロック信号は図１１の（ｇ）及び（ｈ）に示すように"Ｈ"レベルである。
【０１２８】
"Ｈ"レベルの書換クロック信号を受けるコンテキストテーブル記憶手段４はその記憶内容を書き換えることはない。また、"Ｈ"レベルのリノーマライズクロック信号を受けるＡレジスタ８のレジスト部８１及びＣレジスタ１１はその記憶内容をシフトアップすることなく、取り込んだ内容をラッチし続ける。
【０１２９】
また、期間Ｔ3では、制御手段１３がリノーマライズクロック信号を"Ｈ"レ
ベルとしているため、ＣＴカウントクロック信号も"Ｈ"レベルを維持させるとともに符号出力クロック信号も"Ｈ"レベルを維持させる。制御手段１３からの符号出力クロック信号が"Ｈ"レベルのままであるので、出力手段１２はＣレジスタ１０の記憶内容を取り込むこともなく、出力することもない。
【０１３０】
一方、期間Ｔ4にてＡレジスタ８のレジスタ部８１に取り込まれる算術演算手
段７による演算結果であるＡデータは、いま、１０進数の０．５未満０．２５以上の値になるため、その最上位ビットの値は"０"であり、次のビットの値は"１"である。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３に図１１の（ｅ）に示すように期間Ｔ4にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０１３１】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"からなる１回リノーマライズ信号を出力し、制御手段１３に図１１の（ｆ）に示すように期間Ｔ4にて"Ｈ"レベルの１回リノーマライズ信号が得られる。
【０１３２】
さらに、期間Ｔ4において、コンテキスト生成手段２からの４番目の画素のコンテキスト及びコンテキスト記憶手段３からの３番目の被符号化画素のコンテキストを受けたコンテキスト比較手段６は、図１１の（ｄ）に示すように"同一でない"場合を意味する"Ｌ"レベルの同一コンテキスト信号を出力する。
【０１３３】
従って、この期間Ｔ4において、コンテキストが同一でなく、１回のリノーマライズ処理を行う必要があるモードIIを認識する。
この認識により、図１１に示す期間Ｔ4にてリノーマライズ処理、つまり、コンテキストテーブル記憶手段４の記憶用データの書換処理とＡレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
【０１３４】
しかし、この実施の形態１に示すものにあっては、コンテキストテーブル記憶手段４をシステムクロックの１クロック内で記憶内容の読み出しと記憶内容の書き込み（書き換え）とを行える２ポートＲＡＭにて構成している。しかも、Ａセレクタ９及びＣセレクタ１１がシフトアップ選択信号の"Ｈ"レベルを受けることにより、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップしたデータを選択出力するようにしている。
【０１３５】
そのため、このリノーマライズ処理を次の被符号化画素の符号化処理を行うシステムクロックの最初のクロック、具体的には図１１に示すモードIIIにおける
期間Ｔ4にて行えるものである。このリノーマライズ処理については次に説明す
るモードIIIの動作説明にて詳しく説明する。
【０１３６】
したがって、このモードIIにおいては、被符号化画素に対するコンテキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段７によるＡデータ及びＣデータそれぞれがＡレジスタ８及びＣレジスタ１０に記憶される。しかも、リノーマライズ処理が次の被符号化画素の符号化処理を行うシステムクロックの最初のクロックで行われる。
【０１３７】
その結果、モードIIにおける動作時間は実質的にシステムクロックの１クロック分ですむものである。しかも、この１クロック分に要する時間は、実質的にコンテキストテーブル記憶手段４のアクセス時間と、算術演算手段７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０１３８】
［モードIII］
図１１において、（ａ）に示したシステムクロック信号における期間Ｔ4〜Ｔ6がモードIII（リノーマライズ処理の回数を３回とする）における主要な各信号の波形の一例を示しているものである。
【０１３９】
モードIIIについて、４番目の被符号化画素に対して符号化処理がなされたものとして説明する。まず、期間Ｔ4におけるシステムクロック信号の立ち上がりにより画素処理クロック信号が立ち上がる。この画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段２は、記憶手段１から４番目の被符号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキストテーブル記憶手段４のリード用アドレス入力ノードＡＲに出力する。
なお、図１１の（ｃ）に４番目の被符号化画素に対してコンテキストがコンテキスト生成手段２によって生成されていることを、符号４にて示している。
【０１４０】
コンテキストテーブル記憶手段４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて１６ビットの記憶用データ（予測シンボル及びＬＳＺデータ）が読み出され、データ出力ノードＤＯから算術演算手段７に出力する。
【０１４１】
一方、上記したモードIIは１回のリノーマライズ処理を行うモードであったため、モードIIIの最初のシステムクロックのクロック期間である期間Ｔ4において、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を、Ａレジスタ８の１回リノーマライズ発生手段８３からの"後１回の正規化処理で正規化処理が終了すること"を意味する"１"を受けている。その結果、制御手段１３は、図１１の（ｅ）及び（ｆ）に示すように期間Ｔ4において"Ｈ"レベルであるリノーマライズ信号及び１回リノーマライズ信号を得、しかも、図１１の（ｉ）に示すようにシステムクロックの立ち上がりを受けて立ち上がるシフトアップ選択信号を生成することになる。
【０１４２】
シフトアップ選択信号が立ち上がることにより、この"後１回の正規化処理で正規化処理が終了すること"を意味するシフトアップ選択信号を受けるＡセレクタ９は、Ａレジスタ８からのＡデータを１ビットシフトアップしたデータを選択して算術演算手段７に出力する。
同様に、シフトアップ選択信号を受けるＣセレクタ１１は、Ｃレジスタ１０からのＣデータを１ビットシフトアップしたデータを選択して算術演算手段７に出力する。
つまり、この期間Ｔ4において、モードIIにおける、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
【０１４３】
なお、この期間Ｔ4において、Ａレジスタ８及びＣレジスタ１０にラッチされているＡデータ及びＣデータは、モードIIにおける算術演算手段７による算術演算結果（期間Ｔ3）である。つまり、期間Ｔ4において、リノーマライズ信号が"Ｈ"レベルになるものの１回リノーマライズ信号も"Ｈ"レベルになるため、リノーマライズクロック信号が"Ｈ"レベルであり、Ａレジスタ８及びＣレジスタ１０の記憶内容はシフトアップされず、取り込んだ内容をラッチし続けている。この状態を図１１の（ｌ）に示し、図１１の（ｌ）に３番目の被符号化画素に対してＡレジスタ８及びＣレジスタ１０にラッチされていることを符号３にて示している。
【０１４４】
そして、算術演算手段７（図６参照）では、予測変換信号発生手段７１にて、コンテキストテーブル記憶手段４から読み出された４番目の被符号化画素に対する記憶用データの予測シンボルＭＰＳと４番目の被符号化画素の画像データとを比較し、予測変換信号ＬＰＳを生成し、出力する。
【０１４５】
この予測変換信号ＬＰＳが予測シンボルＭＰＳと画像データとが一致を意味していると、演算手段７２、上記（１）式に基づき、コンテキストテーブル記憶手段４からのＬＳＺデータと、３番目の被符号化画素のＡデータ、つまり、１ビットシフトアップされたＡデータとによりＡデータを求め、Ａレジスタ８に出力するとともに、上記（２）式に基づき、３番目の被符号化画素のＣデータ、つまり、１ビットシフトアップされたＣデータをＣレジスタ１０に出力する。
【０１４６】
上記予測変換信号ＬＰＳが予測シンボルＭＰＳと画像データとが不一致を意味していると、演算手段７２は、上記（３）式に基づき、コンテキストテーブル記憶手段４からのＬＳＺデータをＡデータとしてＡレジスタ８に出力するとともに、上記（４）式に基づき、コンテキストテーブル記憶手段４からのＬＳＺデータと３番目の被符号化画素のＡデータ及びＣデータ、つまり、１ビットシフトアップされたＡデータ及びＣデータとによりＣデータを求め、Ｃレジスタ１０に出力する。
【０１４７】
このときのＡデータ及びＣデータの概念を図１２の４番目の被符号化画素の欄にて説明する。この４番目の被符号化画素の欄は、予測シンボルＭＰＳと画像データとが不一致の場合を示している。３番目の被符号化画素に対するＡレジスタ８の記憶内容は上記期間Ｔ3のモードIIにて説明したＭＰＳにて示した有効領域の幅になっており、その１ビットシフトアップされた状態（２倍）が４番目の被符号化画素に対する実質的な有効領域の幅になっていることを示している。
また、３番目の被符号化画素に対するＣレジスタ１０の記憶内容は上記期間ＴのモードIIにて説明したＭＰＳの底に相当する値になっており、その１ビットシフトアップされた状態が４番目の被符号化画素に対する実質的な有効領域の底になっていることを示している。
【０１４８】
そして、４番目の被符号化画素の欄に示すＬＰＳの幅が４番目の被符号化画素に対する記憶用データのＬＳＺデータの値に相当し、ＭＰＳの幅がＡレジスタ８の記憶内容を１ビットシフトアップした値からＬＰＳの幅を引いた値に相当し、ＬＰＳの幅が４番目の被符号化画素に対する有効領域の幅になる。
つまり、演算手段７２にて演算されて出力されるＡデータは４番目の被符号化画素の欄に示すＬＰＳの幅に相当する値になり、演算手段７２にて演算されて出力されるＣデータは有効領域の底、つまり４番目の被符号化画素の欄に示すＬＰＳの底に相当する値になっているものである。
【０１４９】
このようにして演算手段７２にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ８のレジスタ部８１及びＣレジスタ１０（図７及び図８参照）に制御手段１３からの画素処理クロック信号の立ち上がり（期間Ｔ5）にて取り込まれ
、記憶（記憶内容の書き換え）されることになる。
【０１５０】
一方、期間Ｔ4では、モードIIが１回のリノーマライズ処理が必要である  ことにより、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を受けている。そのため、制御手段１３はシステムクロックの立ち上がりを受けて、図１１の（ｇ）に示すように、システムクロックに同期した書換クロック信号を出力する。
【０１５１】
この書換クロック信号の立ち下がりを受けたコンテキストテーブル記憶手段４は、ライト用アドレス入力ノードＡＷに受けたコンテキスト記憶手段３からのコンテキスト、つまり、モードIIにおける３番目の被符号化画素に対するコンテキストに基づいたアドレスのコンテキストテーブル記憶部に、３番目の被符号化画素に対する書換データ（予測シンボルＭＰＳＵＰ及びＬＳＺＵＰデータ）を書き込み、記憶することになる。
【０１５２】
この予測シンボルＭＰＳＵＰ及びＬＳＺＵＰデータからなる書換データは、記憶用データ記憶手段１４、ＬＳＺ更新論理回路１５及びＭＰＳ更新論理回路１６にて構成される書換データ生成手段によって生成される。
すなわち、記憶用データ記憶手段１４は、期間Ｔ３の画素処理クロック信号のクロックの立ち下がりにて３番目の被符号化画素に対する記憶用データを一時記憶し、期間Ｔ４の画素処理クロック信号のクロックの立ち上がりにて一時記憶した記憶用データのＬＳＺデータをＬＳＺ更新論理回路１５に、予測シンボルＭＰＳをＭＰＳ更新論理回路１６にそれぞれ出力する。
【０１５３】
ＬＳＺ更新論理回路１５は、期間Ｔ４の画素処理クロック信号のクロックの立ち上がり以降、期間Ｔ３にて求められた算術演算手段７の予測変換信号発生手段７１からの予測変換信号ＬＰＳと記憶用データ記憶手段１４からの３番目の被符号化画素に対する記憶用データのＬＳＺデータとによって、図９に示した真理値表に基づいた３番目の被符号化画素に対するＬＳＺＵＰデータをコンテキストテーブル記憶手段４のデータ入力ノードＤＩに出力するとともに、３番目の被符号化画素に対するＳＷＩＴＣＨデータをＭＰＳ更新論理回路１６に出力する。
【０１５４】
ＭＰＳ更新論理回路１６は、期間Ｔ４の画素処理クロック信号のクロックの立ち上がり以降、ＬＳＺ更新論理回路１５からの３番目の被符号化画素に対するＳＷＩＴＣＨデータと記憶用データ記憶手段１４からの３番目の被符号化画素に対する記憶用データの予測シンボルＭＰＳとによって、３番目の被符号化画素に対する予測シンボルＭＰＳＵＰをコンテキストテーブル記憶手段４のデータ入力ノードＤＩに出力する。
【０１５５】
このようにして、ＬＳＺ更新論理回路１５によって生成された書換データのＬＳＺＵＰデータ及びＭＰＳ更新論理回路１６によって生成された書換データの予測シンボルＭＰＳＵＰは、制御手段１３からの書換クロックの立ち下がりにてコンテキストテーブル記憶手段４のデータ入力ノードＤＩからコンテキストテーブル記憶部に取り込まれ、３番目に対する被符号化画素のコンテキストに基づいたアドレスのコンテキストテーブル記憶部に書き込まれることになる。
【０１５６】
例えば、図３の（ａ）に示すコンテキストテーブルにおいて、３番目に対する被符号化画素のコンテキストが例えば"０００００００１０１"であり、このコンテキストに基づいたアドレスのコンテキストテーブル記憶部に記憶されている記憶用データの予測シンボルＭＰＳ（予測値）が"０"、ＬＳＺデータが"５ａ７ｆ"（１６進数、実際は２進数）になっている。
【０１５７】
この記憶用データが読み出され、記憶用データ記憶手段１４にて一時記憶され、一時記憶された記憶用データのＬＳＺデータ"５ａ７ｆ"がＬＳＺ更新論理回路１５に与えられる。
一方、この３番目の被符号化画素に対する記憶用データは、上記モードＩＩにて説明したように算術演算手段７の予測変換信号発生手段７１に与えられる。このとき、３番目の被符号化画素に対する予測変換信号発生手段７１からの予測変換信号ＬＰＳは"０"になっており、ＬＰＳ"０"がＬＳＺ更新論理回路１５に与えられる。
【０１５８】
ＬＳＺデータ"５ａ７ｆ"及びＬＰＳ"０"が与えられたＬＳＺ更新論理回路１５は、図９に示す真理値表に従ってＬＳＺＵＰデータ"３ｆ２５"及びＳＷＩＴＣＨデータ"０"を出力する。
このＬＳＺ更新論理回路１５から出力されたＬＳＺＵＰデータ"３ｆ２５"がコンテキストテーブル記憶手段４における３番目の被符号化画素に対する書換データのＬＳＺデータになる。
【０１５９】
また、記憶用データ記憶手段１４にて一時記憶された記憶用データの予測シンボルＭＰＳ"０"及びＬＳＺ更新論理回路１５からのＳＷＩＴＣＨデータ"０"を受けたＭＰＳ更新論理回路１６は、受けたＳＷＩＴＣＨデータ"０"であるので、予測シンボルＭＰＳの値と同じ値"０"である予測シンボルＭＰＳＵＰ"０"を出力する。
【０１６０】
そして、これらのＬＳＺＵＰデータ"３ｆ２５"及び予測シンボルＭＰＳＵＰ"０"が書換データとしてコンテキストテーブル記憶手段４に与えられる。コンテキストテーブル記憶手段４において、図３の（ｂ）に示す更新後のコンテキストテーブルに示すように、３番目の被符号化画素に対するコンテキスト"０００００００１０１"に基づいたアドレスに、予測シンボルＭＰＳ"０"、ＬＳＺデータ"３ｆ２５"が書き込まれることになる。
【０１６１】
したがって、このモードIIIの期間Ｔ4においては、４番目の被符号化画素に対するコンテキストの生成から算術演算までと、３番目の被符号化画素に対するリノーマライズ処理、つまり、コンテキストテーブル記憶手段４の記憶用データの書換処理とＡレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理とが、システムクロックの１クロック（サイクル）で行われる。
【０１６２】
しかも、この１クロック分に要する時間は、実質的にコンテキストテーブル記憶手段４のアクセス時間と、算術演算手段７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
なお、コンテキストテーブル記憶手段４に対する書換処理に要する時間は、実質的にＬＳＺ更新論理回路１５及びＭＰＳ更新論理回路１６による処理時間であり、コンテキストの生成から算術演算までに要する時間より短い。
【０１６３】
また、このモードIIIにおいては、３回のリノーマライズ処理を必要とする例を示しているので、期間Ｔ5にてＡレジスタ８のレジスタ部８１に取り込まれた算術演算手段７の演算結果であるＡデータは、１０進数の０．１２５未満０．０６２５以上の値になるため、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３に図１１の（ｅ）に示すように期間Ｔ5にて"Ｈ"レベルのリノーマライズ信号
が得られる。
【０１６４】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１３に図１１の（ｆ）に示すように期間Ｔ5にて
"Ｌ"レベルの１回リノーマライズ信号が得られる。
【０１６５】
さらに、期間Ｔ5において、コンテキスト生成手段２からの５番目の被符号化
画素のコンテキスト及びコンテキスト記憶手段３から４番目の被符号化画素のコンテキストを受けたコンテキスト比較手段６は、図１１の（ｄ）に示すように"同一でない"場合を意味する"Ｌ"レベルの同一コンテキスト信号を出力する。
【０１６６】
従って、この期間Ｔ5において、コンテキストが同一でなく、２回以上のリノ
ーマライズ処理を行う必要があるモードIIIを認識する。
この認識により、図１１に示す期間Ｔ5にて、リノーマライズ処理、つまり、
コンテキストテーブル記憶手段４の４番目の被符号化画素に対する記憶用データの書換処理とＡレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
【０１６７】
この時、つまり、期間Ｔ5において、上記したようにシステムクロックの立ち
上がりによる画素処理クロック信号の立ち上がりにて、４番目の被符号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ８及びＣレジスタ１０に取り込まれ、ラッチされる。それとともに、画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段２は、記憶手段１から５番目の被符号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキスト記憶手段４のリード用アドレス入力ノードＡＲ及びコンテキスト記憶手段３に出力する。
【０１６８】
しかし、Ａレジスタ８のリノーマライズ発生手段８２から"正規化処理を行わせること"を意味する"１"が出力されているとともに１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"が出力されているため、画素処理クロック信号がこの期間Ｔ5中"Ｈ"レベルを維持し続ける。その結果、Ａレジスタ８及びＣレジスタ１０の記憶内容は更新されず、４番目の被符号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ８及びＣレジスタ１０にラッチされ続ける。
【０１６９】
一方、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を受けることによってリノーマライズクロック信号発生手段がセットされてシステムクロック信号に同期したリノーマライズクロック信号を出力する。
このリノーマライズクロック信号の立ち下がりを受けたＡレジスタ８及びＣレジスタ１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ4にて算術
演算手段７にて演算処理された４番目の被符号化画素に対するＡデータ及びＣデータを１ビットシフトアップしてラッチし直す。
【０１７０】
また、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を受けているため、画素処理クロックの立ち上がりを受けて、図１１の（ｇ）に示すように、システムクロックに同期した書換クロック信号を出力する。
【０１７１】
この書換クロック信号の立ち下がりを受けたコンテキストテーブル記憶手段４は、ライト用アドレス入力ノードＡＷに受けたコンテキスト記憶手段３からのコンテキスト、つまり、４番目に対する被符号化画素のコンテキストに基づいたアドレスのコンテキストテーブル記憶部に、上記期間Ｔ4にて説明した同様に、記
憶用データ記憶手段１４、ＬＳＺ更新論理回路１５及びＭＰＳ更新論理回路１６にて構成される書換データ生成手段からの予測シンボルＭＰＳＵＰ及びＬＳＺＵＰデータからなる書換データを書き込み、記憶することになる。
【０１７２】
この期間Ｔ5において、Ａレジスタ８のレジスタ部８１に記憶されたＡデータ
は、１ビットシフトアップされたことにより、１０進数の０．２５未満０．１２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３に図１１の（ｅ）に示すように期間Ｔ6にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０１７３】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１３に図１１の（ｆ）に示すように期間Ｔ6にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
【０１７４】
このことは、次の期間Ｔ6において、リノーマライズ処理における、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味している。
【０１７５】
したがって、期間Ｔ6において、制御手段１３は、Ａレジスタ８の１回リノーマライズ発生手段８３からの"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"を受けていることにより、制御手段１３のリノーマライズクロック信号発生手段がリセットされず、システムクロック信号に同期したリノーマライズクロック信号を出力する。
このリノーマライズクロック信号の立ち下がりを受けたＡレジスタ８及びＣレジスタ１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ5にて１ビットシフトアップされたＡデータ及びＣデータを、さらに１ビットシフトアップしてラッチし直す。
【０１７６】
なお、制御手段１３は、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"が出力されているため、画素処理クロック信号はこの期間Ｔ6中も"Ｈ"レベルを維持し続ける。そのため、図１１の（ｇ）に示すように、書換クロック信号は期間Ｔ6中"Ｈ"レベルを維持する。その結果、コンテキストテーブル記憶手段４の記憶内容は書き換えられることがない。
【０１７７】
この期間Ｔ6において、Ａレジスタ８のレジスタ部８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．５未満０．２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値は"１"になる。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３に図１１の（ｅ）に示すように期間Ｔ7にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０１７８】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"からなる１回リノーマライズ信号を出力し、制御手段１３に図１１の（ｆ）に示すように期間Ｔ7にて"Ｈ"レベルの１回リノーマライズ信号が得られる。
【０１７９】
このことは、次の期間Ｔ7において、リノーマライズ処理における、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味し、かつ、後１回の正規化処理でこのモードIIIが終了することを意味している。
【０１８０】
つまり、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"が出力されることから、上記モードIIで説明したと同様に、このリノーマライズ処理を次の被符号化画素の符号化処理を行うシステムクロックの最初のクロック、具体的には図１１に示すモードIVにおける期間Ｔ7にて行えることを意味しているものである。
このリノーマライズ処理については次に説明するモードIVの動作説明にて詳しく説明する。
【０１８１】
したがって、このモードIIIにおいては、リノーマライズの処理回数が３回必要なものにおいて、被符号化画素に対するコンテキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段７によるＡデータ及びＣデータそれぞれがＡレジスタ８及びＣレジスタ１０に記憶される。２回のリノーマライズ処理はシステムクロックの２クロックで行われ、最後のリノーマライズ処理が次の被符号化画素の符号化処理を行うシステムクロックの最初のクロックで行われるものである。
【０１８２】
従って、モードIIIにおける動作時間は実質的にシステムクロックの３クロッ
ク分ですむものである。しかも、１クロック分に要する時間は、コンテキストの生成から算術演算手段７による演算が行える時間でよく、実質的にコンテキストテーブル記憶手段４のアクセス時間と、算術演算手段７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０１８３】
なお、制御手段１３は期間Ｔ4〜Ｔ6においてリノーマライズクロック信号を"Ｈ"レベルとしているため、ＣＴカウントクロック信号を図１１の（ｊ）に示すようにシステムクロック信号と同じクロック信号とする。しかし、この期間Ｔ4〜Ｔ6では、ＣＴカウントクロック信号は３クロックであるため、制御手段１３からの符号出力クロック信号が"Ｈ"レベルのままであり、出力手段１２はＣレジスタ１１の記憶内容を取り込むこともなく、出力することもない。
【０１８４】
［モードIV］
図１１において、（ａ）に示したシステムクロック信号における期間Ｔ7〜Ｔ8がモードIVにおける主要な各信号の波形の一例を示しているものである。
モードIVについて、５番目の被符号化画素に対して符号化処理がなされたものとして説明する。
【０１８５】
期間Ｔ7において、既に（期間Ｔ5において）コンテキスト生成手段２は、記憶手段１から５番目の被符号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキストテーブル記憶手段４のリード用アドレス入力ノードＡＲに出力している。
なお、図１１の（ｃ）に５番目の被符号化画素に対してコンテキストがコンテキスト生成手段２によって生成されていることを、符号５にて示している。
【０１８６】
コンテキストテーブル記憶手段４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて１６ビットの記憶用データ（予測シンボルＭｐｓ及びＬＳＺデータ）が読み出され、データ出力ノードＤＯから記憶用データを算術演算手段７に出力する。
【０１８７】
一方、上記したモードIIIの期間Ｔ6において後１回のリノーマライズ処理を行う必要があることを示していたため、このモードIVの最初のシステムクロックのクロック期間であるＴ7において、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を、Ａレジスタ８の１回リノーマライズ発生手段８３からの"後１回の正規化処理で正規化処理が終了すること"を意味する"１"を受けている。その結果、制御手段１３は、図１１の（ｅ）及び（ｆ）に示すように期間Ｔ7において"Ｈ"レベルのリノーマライズ信号及び１回リノーマライズ信号を得、しかも、図１１の（ｉ）に示すようにシステムクロックの立ち上がりを受けて立ち上がるシフトアップ選択信号を生成することになる。
【０１８８】
シフトアップ選択信号が立ち上がることにより、この"後１回の正規化処理で正規化処理が終了すること"を意味するシフトアップ選択信号を受けるＡセレクタ９は、Ａレジスタ８からのＡデータを１ビットシフトアップしたデータを選択して算術演算手段７に出力する。
同様に、シフトアップ選択信号を受けるＣセレクタ１１は、Ｃレジスタ１０からのＣデータを１ビットシフトアップしたデータを選択して算術演算手段７に出力する。
【０１８９】
つまり、この期間Ｔ7において、モードIIIにおける、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理と同等の処理がなされることになる。結果として、モードIIIにおいて、期間Ｔ5〜Ｔ7で３回のリノーマライズ処理が行われることになり、Ａセレクタ９及びＣセレクタ１１から出力されるＡデータ及びＣデータは、モードIIIの期間Ｔ4において４番目の被符号化画素に対する算術演算されたＡデータ及びＣデータを３ビットシフトアップ、つまり８倍したＡデータ及びＣデータになっているものである。
【０１９０】
そして、算術演算手段７（図６参照）では、予測変換信号発生手段７１にて、５番目の被符号化画素に対する記憶用データの予測シンボルＭＰＳと５番目の被符号化画素の画像データとを比較し、予測変換信号ＬＰＳを生成し、出力する。
【０１９１】
この予測変換信号ＬＰＳが予測シンボルＭＰＳと画像データとが一致を意味していると、算術演算手段７の演算手段７２は、上記（１）式に基づき、コンテキストテーブル記憶手段４からの５番目の被符号化画素に対する記憶データのＬＳＺデータと、４番目の被符号化画素のＡデータ、つまり、４番目の被符号化画素に対する算術演算されたＡデータが３ビットシフトアップされたＡデータとによりＡデータを求め、Ａレジスタ８に出力するとともに、上記（２）式に基づき、４番目の被符号化画素のＣデータ、つまり、４番目の被符号化画素に対する算術演算されたＣデータが３ビットシフトアップされたＣデータをＣレジスタ１０に出力する。
【０１９２】
上記予測変換信号ＬＰＳが予測シンボルＭＰＳと画像データとが不一致を意味していると、演算手段７２は、上記（３）式に基づき、５番目の被符号化画素に対する記憶用データのＬＳＺデータをＡデータとしてＡレジスタ８に出力するとともに、上記（４）式に基づき、５番目の被符号化画素に対する記憶用データのＬＳＺデータと４番目の被符号化画素のＡデータ及びＣデータ、つまり、４番目の被符号化画素に対する算術演算されたＡデータ及びＣデータがそれぞれ３ビットシフトアップされたＡデータ及びＣデータによりＣデータを求め、Ｃレジスタ１０に出力する。
【０１９３】
このときのＡデータ及びＣデータの概念を図１２の５番目の被符号化画素の欄にて説明する。この５番目の被符号化画素の欄は、予測シンボルＭＰＳと画像データとが不一致の場合を示している。
４番目の被符号化画素に対するＡレジスタ８の記憶内容は上記期間Ｔ6のモードIIIにて説明したＬＰＳ（４番目の被符号化画素に対する算術演算されたＡデータが２ビットシフトアップされた値）にて示した有効領域の幅になっており、その１ビットシフトアップされた状態が実質的な有効領域の幅になっていることを示している。
【０１９４】
５番目の被符号化画素の欄に示すＬＰＳの幅が５番目の被符号化画素に対する記憶データのＬＳＺデータの値に相当し、５番目の被符号化画素の欄に示すＭＰＳの幅がＡレジスタ８の記憶内容を１ビットシフトアップした値からＬＰＳの幅を引いた値に相当し、ＬＰＳの幅が５番目の被符号化画素に対する有効領域の幅になる。
つまり、演算手段７２にて演算されて出力されるＡデータは５番目の被符号化画素の欄に示すＬＰＳの幅に相当する値になり、演算手段７２にて演算されて出力されるＣデータは有効領域の底、つまり５番目の被符号化画素の欄に示すＬＰＳの底に相当する値になっているものである。
【０１９５】
このようにして演算手段７２にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ８のレジスタ部８１及びＣレジスタ１０（図７及び図８参照）に制御手段１３からの画素処理クロック信号の立ち上がり（期間Ｔ8）にて取り込まれ、記憶（記憶内容の書き換え）されることになる。
【０１９６】
一方、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を受けているものの、この期間Ｔ7において書換クロック信号が"Ｈ"レベルを維持しているため、コンテキストテーブル記憶手段４の記憶内容は書き換えられることがない。
【０１９７】
したがって、このモードIVの期間Ｔ7においては、５番目の被符号化画素に対するコンテキストに基づく算術演算までと、４番目の被符号化画素に対する最後のリノーマライズ処理、つまり、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理とが、システムクロックの１クロック（サイクル）で行われる。そして、この１クロック分に要する時間は、実質的にコンテキストテーブル記憶手段４のアクセス時間と、算術演算手段７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０１９８】
また、このモードIVにおいては、１回のリノーマライズ処理を必要とする例を示しているので、Ａレジスタ８のレジスタ部８１に記憶されたＡデータは、１０進数の０．５未満０．２５以上の値になるため、その最上位ビットの値は"０"であり、次のビットの値は"１"である。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３に図１１の（ｅ）に示すように期間Ｔ8にて"Ｈ"レベルのリノーマライズ信号
が得られる。
【０１９９】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"からなる１回リノーマライズ信号を出力し、制御手段１３に図１１の（ｆ）に示すように期間Ｔ8にて"
Ｈ"レベルの１回リノーマライズ信号が得られる。
【０２００】
さらに、期間Ｔ8において、コンテキスト生成手段２からの６番目の画素のコンテキスト及びコンテキスト記憶手段３から５番目の被符号化画素のコンテキストを受けたコンテキスト比較手段６は、図１１の（ｄ）に示すように"同一である"場合を意味する"Ｈ"レベルの同一コンテキスト信号を出力する。
【０２０１】
従って、この期間Ｔ8において、コンテキストが同一であり、１回のリノーマ
ライズ処理を行う必要があるモードIVを認識する。
この認識により、図１１に示す期間Ｔ8にて、リノーマライズ処理、つまり、
コンテキストテーブル記憶手段４の５番目の被符号化画素に対する記憶用データの書換処理とＡレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
【０２０２】
この時、つまり、期間Ｔ8において、上記したようにシステムクロックの立ち
上がりによる画素処理クロック信号の立ち上がりにて、５番目の被符号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ８及びＣレジスタ１０に取り込まれ、ラッチされる。
また、画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段２は、記憶手段１から６番目の被符号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキスト記憶手段４のリード用アドレス入力ノードＡＲ及びコンテキスト記憶手段３に出力する。
【０２０３】
しかし、Ａレジスタ８のリノーマライズ発生手段８２から"正規化処理を行わせること"を意味する"１"が出力されているとともに１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"が出力され、コンテキスト比較手段６からの同一コンテキスト信号が同一であることを意味しているため、画素処理クロック信号がこの期間Ｔ8中"Ｈ"レベルを維持し続ける。
その結果、Ａレジスタ８及びＣレジスタ１０の記憶内容は更新されず、５番目の被符号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ８及びＣレジスタ１０にラッチされ続ける。
【０２０４】
一方、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を受けることによってリノーマライズクロック信号発生手段がセットされてシステムクロック信号に同期したリノーマライズクロック信号を出力する。
このリノーマライズクロック信号の立ち下がりを受けたＡレジスタ８及びＣレジスタ１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ7にて算術演算手段７にて演算処理された５番目の被符号化画素に対するＡデータ及びＣデータを１ビットシフトアップしてラッチし直す。
【０２０５】
また、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を受けているため、画素処理クロックの立ち上がりを受けて、図１１の（ｇ）に示すように、システムクロックに同期した書換クロック信号を出力する。
【０２０６】
この書換クロック信号の立ち下がりを受けたコンテキストテーブル記憶手段４は、ライト用アドレス入力ノードＡＷに受けたコンテキスト記憶手段３からのコンテキスト、つまり、５番目に対する被符号化画素のコンテキストに基づいたアドレスのコンテキストテーブル記憶部に、上記期間Ｔ4にて説明した同様に、記憶用データ記憶手段１４、ＬＳＺ更新論理回路１５及びＭＰＳ更新論理回路１６にて構成される書換データ生成手段からの予測シンボルＭＰＳＵＰ及びＬＳＺＵＰデータからなる書換データを書き込み、記憶することになる。
【０２０７】
この期間Ｔ8において、Ａレジスタ８のレジスタ部８１に記憶されたＡデータ
は、１ビットシフトアップされたことにより、１０進数の０．５以上の値になり、その最上位ビットの値は"１"になる。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行わないこと"を意味する"０"からなるリノーマライズ信号を出力し、制御手段１３に図１１の（ｅ）に示すように期間Ｔ9にて"Ｌ"レベルのリノーマライズ
信号が得られる。
【０２０８】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１３に図１１の（ｆ）に示すように期間Ｔ9にて
"Ｌ"レベルの１回リノーマライズ信号が得られる。
【０２０９】
したがって、このモードIVにおいては、既にリノーマライズ処理が終了したことを意味する。ゆえに、このモードIVにおいては、リノーマライズの処理回数が１回必要なものにおいて、被符号化画素に対するコンテキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段７によるＡデータ及びＣデータそれぞれがＡレジスタ８及びＣレジスタ１０に記憶される。そして、１回のリノーマライズ処理がシステムクロックの１クロックで行われるものである。
【０２１０】
その結果、モードIVにおける動作時間はシステムクロックの２クロック分になる。
なお、１クロック分に要する時間は、コンテキストの生成から算術演算手段７による演算が行える時間でよく、実質的にコンテキストテーブル記憶手段４のアクセス時間と、算術演算手段７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０２１１】
なお、制御手段１３は、期間Ｔ7及び期間Ｔ8において、図１１の（ｅ）に示すリノーマライズ信号が"Ｈ"レベルであるため、ＣＴカウントクロック信号を図１１の（ｊ）に示すようにシステムクロック信号と同じクロック信号とする。しかし、ＣＴカウントクロック信号は２クロックであり、前モードからの合計クロック数が５クロックであるため、制御手段１３からの符号出力クロック信号が"Ｈ"レベルのままである。よって、出力手段１２はＣレジスタの記憶内容を取り込むこともなく、出力することもない。
【０２１２】
［モードＶ］
図１１において、（ａ）に示したシステムクロック信号における期間Ｔ9〜Ｔ13がモードＶにおける主要な各信号の波形の一例を示しているものである。
モードＶについて、６番目の被符号化画素に対して符号化処理がなされたものとして説明する。
【０２１３】
まず、期間Ｔ9において、コンテキスト生成手段２は、既に（期間Ｔ8）記憶手段１から６番目の被符号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキストテーブル記憶手段４のリード用アドレス入力ノードＡＲに出力している。
なお、図１１の（ｃ）に６番目の被符号化画素に対してコンテキストがコンテキスト生成手段２によって生成されていることを、符号６にて示している。
【０２１４】
コンテキストテーブル記憶手段４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて１６ビットの記憶用データ（予測シンボルＭＰＳ及びＬＳＺデータ）が読み出され、データ出力ノードＤＯから算術演算手段７に出力する。
一方、上記したモードIVは期間Ｔ8において処理が完了している。このため、
この期間Ｔ9においては、図１１の（ｅ）及び（ｆ）に示すように、制御手段１
３にてそれぞれ"Ｌ"レベルのリノーマライズ信号及び１回リノーマライズ信号が得られ、リノーマライズ処理が行われないものである。
【０２１５】
また、期間Ｔ8において画素処理クロック信号が"Ｈ"レベルを維持していた
ため、期間Ｔ9においてシステムクロックが立ち上がっても画素処理クロック信
号は"Ｈ"レベルのままである。従って、Ａレジスタ８及びＣレジスタ１０にラッチされているＡデータ及びＣデータは、期間Ｔ8にてラッチされた期間Ｔ7において５番目の被符号化画素に対する算術演算されたＡデータ及びＣデータを１ビットシフトアップされたＡデータ及びＣデータになっている。
【０２１６】
そして、算術演算手段７（図６参照）では、予測変換信号発生手段７１にて、６番目の被符号化画素に対する記憶用データの予測シンボルＭＰＳと６番目の被符号化画素の画像データとを比較し、予測変換信号ＬＰＳを生成し、出力する。  この予測変換信号ＬＰＳが予測シンボルＭＰＳと画像データとが一致を意味していると、演算手段７２は、上記（１）式に基づき、コンテキストテーブル記憶手段４からの６番目の被符号化画素に対する記憶用データのＬＳＺデータと、５番目の被符号化画素のＡデータ、つまり、１ビットシフトアップされたＡデータとによりＡデータを求め、Ａレジスタ８に出力するとともに、上記（２）式に基づき、５番目の被符号化画素のＣデータ、つまり、１ビットシフトアップされたＣデータをＣレジスタ１０に出力する。
【０２１７】
上記予測変換信号ＬＰＳが予測シンボルＭＰＳと画像データとが不一致を意味していると、演算手段７２は、上記（３）式に基づき、６番目の被符号化画素に対する記憶用データのＬＳＺデータをＡデータとしてＡレジスタ８に出力するとともに、上記（４）式に基づき、６番目の被符号化画素に対する記憶用データのＬＳＺデータと５番目の被符号化画素のＡデータ及びＣデータ、つまり、１ビットシフトアップされたＡデータ及びＣデータとによりＣデータを求め、Ｃレジスタ１０に出力する。
【０２１８】
このようにして演算手段７２にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ８のレジスタ部８１及びＣレジスタ１０（図７及び図８参照）に制御手段１３からの画素処理クロック信号の立ち上がり（期間Ｔ10）にて取り込まれ、記憶（記憶内容の書き換え）されることになる。
一方、制御手段１３からの書換クロック信号は図１１の（ｇ）に示すように、"Ｈ"レベルを維持するため、コンテキストテーブル記憶手段４の記憶内容は書き換えられることがない。
【０２１９】
また、このモードＶにおいては、５回のリノーマライズ処理を必要とする例を示しているので、Ａレジスタ８のレジスタ部８１に記憶されたＡデータは、１０進数の０．０３１２５未満０．０１５６２５以上の値になるため、その最上位ビットの値は"０"であり、次のビットの値は"０"である。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３に図１１の（ｅ）に示すように期間Ｔ10にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０２２０】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１３に図１１の（ｆ）に示すように期間Ｔ10にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
【０２２１】
さらに、期間Ｔ10において、コンテキスト生成手段２からの７番目の画素のコンテキスト及びコンテキスト記憶手段３からの６番目の被符号化画素のコンテキストを受けたコンテキスト比較手段６は、図１１の（ｄ）に示すように"同一である"場合を意味する"Ｈ"レベルの同一コンテキスト信号を出力する。
【０２２２】
従って、この期間Ｔ10において、コンテキストが同一であり、２回以上のリノーマライズ処理を行う必要があるモードＶを認識する。
この認識により、図１１に示す期間Ｔ10にて、リノーマライズ処理、つまり、コンテキストテーブル記憶手段４の６番目の被符号化画素に対する記憶用データの書換処理とＡレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
【０２２３】
この時、つまり、期間Ｔ10において、上記したようにシステムクロックの立ち上がりによる画素処理クロック信号の立ち上がりにて、６番目の被符号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ８及びＣレジスタ１０に取り込まれ、ラッチされる。
また、画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段２は、記憶手段１から７番目の被符号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキストテーブル記憶手段４のリード用アドレス入力ノードＡＲ及びコンテキスト記憶手段３に出力する。
【０２２４】
しかし、Ａレジスタ８のリノーマライズ発生手段８２から"正規化処理を行わせること"を意味する"１"が出力されているとともに１回リノーマライズ発生手段８３から"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"が出力されているため、画素処理クロック信号がこの期間Ｔ10中"Ｈ"レベルを維持し続ける。その結果、Ａレジスタ８及びＣレジスタ１０の記憶内容は更新されず、６番目の被符号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ８及びＣレジスタ１０にラッチされ続ける。
【０２２５】
一方、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を受けることによってリノーマライズクロック信号発生手段がセットされてシステムクロック信号に同期したリノーマライズクロック信号を出力する。
【０２２６】
このリノーマライズクロック信号の立ち下がりを受けたＡレジスタ８及びＣレジスタ１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ9にて算術
演算手段７にて演算処理された６番目の被符号化画素に対するＡデータ及びＣデータを１ビットシフトアップしてラッチし直す。
【０２２７】
また、制御手段１３は、Ａレジスタ８のリノーマライズ発生手段８２からの"正規化処理を行うこと"を意味する"１"を受けているため、画素処理クロックの立ち上がりを受けて、図１１の（ｇ）に示すように、システムクロックに同期した書換クロック信号を出力する。
【０２２８】
この書換クロック信号の立ち下がりを受けたコンテキストテーブル記憶手段４は、ライト用アドレス入力ノードＡＷに受けたコンテキスト記憶手段３からのコンテキスト、つまり、このモードIVにおける６番目に対する被符号化画素のコンテキストに基づいたアドレスのコンテキストテーブル記憶部に、上記期間Ｔ4にて説明した同様に、記憶用データ記憶手段１４、ＬＳＺ更新論理回路１５及びＭＰＳ更新論理回路１６にて構成される書換データ生成手段からの予測シンボルＭＰＳＵＰ及びＬＳＺＵＰデータからなる書換データを書き込み、記憶することになる。
【０２２９】
この期間Ｔ10において、Ａレジスタ８のレジスタ部８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．０６２５未満０．０３１２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３に図１１の（ｅ）に示すように期間Ｔ11にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０２３０】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１３に図１１の（ｆ）に示すように期間Ｔ11にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
このことは、期間Ｔ11において、リノーマライズ処理における、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味している。
【０２３１】
したがって、期間Ｔ11において、制御手段１３は、Ａレジスタ８の１回リノーマライズ発生手段８３からの"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"を受けていることにより、制御手段１３のリノーマライズクロック信号発生手段がリセットされず、システムクロック信号に同期したリノーマライズクロック信号を出力する。
【０２３２】
このリノーマライズクロック信号の立ち下がりを受けたＡレジスタ８及びＣレジスタ１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ10にて１ビットシフトアップされたＡデータ及びＣデータを、さらに１ビットシフトアップしてラッチし直す。
なお、制御手段１３は、この期間Ｔ11中、書換クロック信号を"Ｈ"レベルにしているため、コンテキストテーブル記憶手段４の記憶内容は書き換えられることがない。
【０２３３】
さらに、この期間Ｔ11において、Ａレジスタ８のレジスタ部８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．１２５未満０．０６２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３に図１１の（ｅ）に示すように期間Ｔ12にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０２３４】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１３に図１１の（ｆ）に示すように期間Ｔ12にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
このことは、期間Ｔ12において、リノーマライズ処理における、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味している。
【０２３５】
したがって、期間Ｔ12において、制御手段１３は、Ａレジスタ８の１回リノーマライズ発生手段８３からの"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"を受けていることにより、制御手段１３のリノーマライズクロック信号発生手段がリセットされず、システムクロック信号に同期したリノーマライズクロック信号を出力する。
このリノーマライズクロック信号の立ち下がりを受けたＡレジスタ８及びＣレジスタ１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ11にて１ビットシフトアップされたＡデータ及びＣデータを、さらに１ビットシフトアップしてラッチし直す。
【０２３６】
なお、制御手段１３は、この期間Ｔ12中、図１１の（ｇ）に示すように、書換クロック信号を"Ｈ"レベルとしているため、コンテキストテーブル記憶手段４の記憶内容は書き換えられることがない。
さらに、この期間Ｔ12において、Ａレジスタ８のレジスタ部８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．２５未満０．１２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３にて図１１の（ｅ）に示すように期間Ｔ13にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０２３７】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１３にて図１１の（ｆ）に示すように期間Ｔ13にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
このことは、期間Ｔ13において、リノーマライズ処理における、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味している。
【０２３８】
したがって、期間Ｔ13において、制御手段１３は、Ａレジスタ８の１回リノーマライズ発生手段８３からの"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"を受けていることにより、制御手段１３のリノーマライズクロック信号発生手段がリセットされず、システムクロック信号に同期したリノーマライズクロック信号を出力する。
このリノーマライズクロック信号の立ち下がりを受けたＡレジスタ８及びＣレジスタ１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ12にて１ビットシフトアップされたＡデータ及びＣデータを、さらに１ビットシフトアップしてラッチし直す。
【０２３９】
なお、制御手段１３は、この期間Ｔ13中、図１１の（ｇ）に示すように、書換クロック信号を"Ｈ"レベルとしているため、コンテキストテーブル記憶手段４の記憶内容は書き換えられることがない。
さらに、この期間Ｔ13において、Ａレジスタ８のレジスタ部８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．５未満０．２５以上の値になり、その最上位ビットの値は"０"であり、次のビットの値は"１"になる。
従って、Ａレジスタ８のリノーマライズ発生手段８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１３にて図１１の（ｅ）に示すように期間Ｔ14にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０２４０】
また、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"からなる１回リノーマライズ信号を出力し、制御手段１３にて図１１の（ｆ）に示すように期間Ｔ14にて"Ｈ"レベルの１回リノーマライズ信号が得られる。
このことは、期間Ｔ14において、リノーマライズ処理における、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味し、かつ後１回の正規化処理でこのモードＶが終了することを意味している。
【０２４１】
つまり、Ａレジスタ８の１回リノーマライズ発生手段８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"が出力されることから、このリノーマライズ処理を次の被符号化画素の符号化処理を行うシステムクロックの最初のクロック、具体的には図１１に示す期間Ｔ14にて行えることを意味しているものである。
つまり、期間Ｔ14におけるシステムクロックの立ち上がりを受けて、制御手段１３は図１１の（ｅ）及び（ｆ）に示すように"Ｈ"レベルのリノーマライズ信号及び１回リノーマライズ信号を得、しかも、図１１の（ｉ）に示すようにシステムクロック信号の立ち上がりを受けて立ち上がるシフトアップ選択信号を出力することになる。
【０２４２】
シフトアップ選択信号が立ち上がることにより、この"後１回の正規化処理で正規化処理が終了すること"を意味するシフトアップ選択信号を受けるＡセレクタ９は、Ａレジスタ８からのＡデータを１ビットシフトアップしたデータを選択して算術演算手段７に出力する。
同様に、シフトアップ選択信号を受けるＣセレクタ１１は、Ｃレジスタ１０からのＣデータを１ビットシフトアップしたデータを選択して算術演算手段７に出力する。
【０２４３】
つまり、この期間Ｔ14において、モードＶにおける、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理と同等の処理がなされることになる。結果として、モードＶにおいて、期間Ｔ10〜Ｔ14で５回のリノーマライズ処理が行われることになり、Ａセレクタ９及びＣセレクタ１１から出力されるＡデータ及びＣデータは、モードＶの期間Ｔ9において６番目の被符号化画素に対する算術演算されたＡデータ及びＣデータを５ビットシフトアップしたＡデータ及びＣデータになっているものである。
【０２４４】
したがって、このモードＶにおいては、リノーマライズの処理回数が５回必要なものにおいて、被符号化画素に対するコンテキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段７によるＡデータ及びＣデータそれぞれがＡレジスタ８及びＣレジスタ１０に記憶される。  また、４回のリノーマライズ処理がシステムクロックの４クロックで行われ、最後のリノーマライズ処理が次の被符号化画素の符号化処理を行うシステムクロックの最初のクロックで行われるものであり、モードＶにおける動作時間は実質的にシステムクロックの５クロック分ですむものである。
【０２４５】
しかも、１クロック分に要する時間は、コンテキストの生成から算術演算手段７による演算が行える時間でよく、実質的にコンテキストテーブル記憶手段４のアクセス時間と、算術演算手段７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０２４６】
なお、制御手段１３は、期間Ｔ10〜Ｔ13において、リノーマライズ信号を"Ｈ"レベルとしているため、ＣＴカウントクロック信号を図１１の（ｊ）に示すようにシステムクロック信号と同じクロック信号とし、４クロック出力する。
したがって、前モードまでの合計クロック数が５クロックであるため、送信するための符号化データのビット数と同じ数、この実施の形態１においては８ビットと同じ数を制御手段１３がカウントすると、次のシステムクロックに同期して図１１の（ｋ）に示すように"Ｌ"レベルとなる符号出力クロック信号を制御手段１３が出力する。
【０２４７】
制御手段１３からの符号出力クロック信号の"Ｌ"レベルへの立ち下がりを出力手段１２が受けると、Ｃセレクタ１１から出力されるＣデータ、つまり、Ｃレジスタ１０にラッチされているＣデータまたはこのＣデータを１ビットシフトアップしたＣデータのうちの選択出力されたＣデータのうちの一部、この実施の形態１では上位８ビットを出力手段１２が取り込み、ラッチした上で、この上位８ビットのＣデータを符号化データとして出力することになる。
【０２４８】
以上に述べたように、このように構成されたディジタル信号符号化装置にあって、システムクロック信号の処理クロック数は次のようになる。
すなわち、図１０に示すように、リノーマライズが無い、つまり、被符号化画素に対するＡデータが１０進数で０．５以上を示す正規化処理を必要としない場合のモードＩでは１回である。
リノーマライズが有り、つまり、被符号化画素に対するＡデータが１０進数で０．５未満を示す正規化処理を必要とし、かつ被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一でなく、リノーマライズの回数が１回である場合のモードIIでは１回である。
【０２４９】
リノーマライズが有り、かつ被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一でなく、リノーマライズの回数が１回を越える場合のモードIIIではリノーマライズの回数と同じ回数である。
リノーマライズが有り、かつ被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一で、リノーマライズの回数が１回である場合のモードIVでは２回である。
リノーマライズが有り、かつ被符号化画素に対するコンテキストと被符号化画素の１つ後の画素のコンテキストとが同一で、リノーマライズの回数が１回を越える場合のモードＶではリノーマライズの回数と同じ回数である。
【０２５０】
すなわち、モードII、III及びＶでは、最後のリノーマライズ処理を次の被符号化画素の処理に対するシステムクロックの最初のクロックにて次の被符号化画素の処理と一緒に行えるため、実質的に１クロック分削減でき、符号化に対する処理速度の高速化が図れるものである。
【０２５１】
そして、このように構成されたディジタル信号符号化装置にあっては、符号化に対して圧縮率が最悪（圧縮率がほぼ１）の場合は、ほとんどの被符号化画素に対する処理モードがモードIIになると予想される。この場合においても、モードIIの動作時間は実質的にシステムクロックの１クロック分でよく、ほとんどの被符号化画素に対する処理がシステムクロックの１クロックで処理されることになり、符号化に対する処理速度の高速化が図れるものである。
【０２５２】
この点につき、さらに説明を加える。
対象画像として、文字画像としては旧ＣＣＩＴＴのファクシミリ用チャートを、疑似中間画像としてはカラー標準画像（ＳＣＩＤ）をティザ化処理及び誤差拡散処理して作成した実画像と、圧縮率の極めて高い画像を得るために人為的（予測不一致シンボル（ＬＰＳ：Ｌｅａｓｔ  Ｐｒｏｂａｂｌｅ  Ｓｙｍｂｏｌ）の頻度を操作）に作成した画像データとを用い、上記した５つのモードに分類し、モード別の分布と圧縮率との関係を調査した。
【０２５３】
その結果、圧縮率が悪くなるほどモードIIの割合が大きくなり、圧縮率が１で約６０％がモードIIであった。しかも、圧縮率が１までのほとんどの場合においてモードＩとモードIIの合計比率が８０％以上であり、このモードＩとモードIIの領域は１つの被符号化画素に対して１つのクロックで処理でき、処理速度の大幅な向上が図れるものである。
そして、上記した場合の圧縮率が１のときの符号化に対する総処理クロック数Ｔを次式１によって求め、処理速度を求めたところ、１画素当たりの処理クロック数は約１．３クロック／画素であった。
【０２５４】
しかも、１クロック分に要する時間は、コンテキストの生成から算術演算手段７による演算が行える時間でよく、実質的にコンテキストテーブル記憶手段４のアクセス時間と、算術演算手段７のアクセス時間の和になり、システムクロックの周期を短くでき、さらなる高速化が図れるものである。
【０２５５】
【数１】
0003621512.tif 000002
【０２５６】
一方、上記のように構成されたディジタル情報符号化装置においては、コンテキストテーブル記憶手段４のコンテキストテーブル記憶部に記憶する記憶用データとして予測シンボルＭＰＳ及びＬＳＺデータとしているため、コンテキストテーブル記憶手段４を記憶容量の小さい２ポートＲＡＭにて構成できる。その結果、ディジタル情報符号化装置を半導体集積回路にて形成した際、コンテキストテーブル記憶手段４の占める割合を小さくでき、集積化に適したディジタル情報符号化装置が得られるものである。
【０２５７】
しかも、コンテキストテーブル記憶手段４へ与える書換データを生成する書換データ生成手段を、記憶用データ記憶手段１４、ＬＳＺ更新論理回路１５及びＭＰＳ更新論理回路１６にて構成しており、記憶用データ記憶手段１４をラッチ回路にて形成し、ＬＳＺ更新論理回路１５を例えばＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとによって構成される論理回路（この実施の形態１では約２Ｋゲートで構成されている）によって形成し、ＭＰＳ更新論理回路１６を例えばイクスクルーシブオア回路である論理回路によって形成しているため、ディジタル情報符号化装置を半導体集積回路にて形成した際、書換データ生成手段の占める割合を小さくでき、集積化に適したディジタル情報符号化装置が得られるものである。
【０２５８】
実施の形態２．
図１３はこの発明の実施の形態２を示すものであり、例えばファクシミリに適用した場合の半導体集積回路化されたディジタル情報復号化装置を示し、図１３において、１０１は復号化された画像データを１ライン毎に複数ライン記憶し、プリンタ等の表示手段へ画像情報（文字情報、画情報、パレット画像情報等）として与える画像処理回路に、記憶したディジタル信号からなる画像データを出力する記憶手段で、複数のラインメモリによって構成されており、上記実施の形態１に示したデジタル情報符号化装置の記憶手段１と同様のものである。
【０２５９】
１０２は上記記憶手段１０１から入力された画像データからテンプレートモデルに従って参照画素を抽出するためのコンテキスト生成手段で、上記実施の形態１に示したデジタル情報符号化装置のコンテキスト生成手段２と同様のものである。１０３はこのコンテキスト生成手段１０２からの被符号化画素に対するコンテキストを画像処理クロック信号のクロックに同期して一時記憶するとともに、一時記憶されたコンテキストを上記画像処理クロック信号の次のクロックに同期して被複号化画素に対するコンテキストとして出力するラッチ回路からなるコンテキスト記憶手段で、上記実施の形態１に示したデジタル信号符号化装置のコンテキスト記憶手段３と同様のものである。
【０２６０】
１０４は複数のリード用アドレス入力ノードＡＲと複数のデータ出力ノードＤＯと複数のライト用アドレス入力ノードＡＷと複数のデータ入力ノードＤＩとライトイネーブル信号入力ノードＷＥとを有するとともに、予測シンボルＭＰＳ及び確率推定データの一部である不一致確率を示すＬＳＺデータからなる複数ビットの記憶用データを複数記憶する読み出し／書き込み可能なコンテキストテーブル記憶部とを有するコンテキストテーブル記憶手段である。
【０２６１】
このコンテキストテーブル記憶手段１０４は、リード用アドレス入力ノードＡＲに受けた上記コンテキスト生成手段１０２からのコンテキストに基づいたアドレスのコンテキストテーブル記憶部に記憶された記憶用データを読み出してデータ出力ノードＤＯから出力し、ライトイネーブル信号入力ノードＷＥに書換クロック信号を受けると、データ入力ノードＤＩに入力される書換データを、ライト用アドレス入力ノードＡＷに受けた上記コンテキスト記憶手段１０３からのコンテキストに基づいたアドレスのコンテキストテーブル記憶部に書き込み（前に記憶されたデータを書換データに書き換え）、記憶するものであり、２ポートＲＡＭ等で構成されており、上記実施の形態１に示したデジタル情報符号化装置のコンテキストテーブル記憶手段４と同様のものである。
【０２６２】
１０６は上記コンテキスト生成手段１０２からのコンテキストと上記コンテキスト記憶手段１０３からのコンテキストを比較し、同じであれば、例えば"１"を、異なっていれば"０"を意味する同一コンテキスト信号を出力するコンテキスト比較手段で、上記実施の形態１に示したデジタル信号符号化装置のコンテキスト比較手段６と同様のものである。
【０２６３】
１０７は上記コンテキストテーブル記憶手段１０４からの記憶用データと、被復号化画素の直前の画素に対する有効領域の幅Ａを示すＡデータ（以下、直前のＡデータと称す）と被復号化画素の直前の画素に対する符号語Ｃを示すＣデータ（以下、直前のＣデータと称す）とを受け、所定の演算処理を行い、被復号化画素に対する有効領域の幅Ａを示すＡデータ（以下、単にＡデータと称す）と被復号化画素に対する復号語Ｃを示すＣデータ（以下、単にＣデータと称す）とを出力するとともに、被復号化画素に対する画像データを上記記憶手段１０１へ出力し、下記（５）式を満足するか否かを示す予測変換信号ＬＰＳを出力する算術演算手段で、図１４に示すような構成をしている。
【０２６４】
なお、ＡデータとＣデータとを得るための所定の演算及び予測変換信号ＬＰＳを得るための所定の演算は、次のようになされているものである。
Ｃ(ｋ−１)＜Ａ(ｋ−１)−ＬＳＺ(ｋ)                  ……（５）
（５）式を満足する場合（ＭＰＳとして復号する場合）
Ａ(ｋ)＝Ａ(ｋ−１)−ＬＳＺ(ｋ)                      ……（６）
Ｃ(ｋ)＝Ｃ(ｋ−１)                                  ……（７）
（５）式を満足しない場合（ＬＰＳとして復号する場合）
Ａ(ｋ)＝ＬＳＺ(ｋ)                                  ……（８）
Ｃ(ｋ)＝Ｃ(ｋ−１)＋｛Ａ(ｋ−１)−ＬＳＺ(ｋ)｝      ……（９）
【０２６５】
但し、Ａ(ｋ)はｋ番目の被復号化画素のＡデータ、Ａ(ｋ−１)は(ｋ−１)番目の被復号化画素のＡデータ、Ｃ(ｋ)はｋ番目の被復号化画素のＣデータ、Ｃ(ｋ−１)は(ｋ−１)番目の被復号化画素のＣデータ、ＬＳＺ(ｋ)はｋ番目の被復号化画素に対する確率推定テーブル記憶手段５からの確率推定データのＬＳＺデータ、ｋは１、２、３、……であり、例えば初期値Ａ(０)＝１．００……０、初期値Ｃ(０)は、送信されてきた１６ビットの符号化データにされる。
【０２６６】
図１４において、１７１は上記コンテキストテーブル記憶手段１０４からの被復号化画素に対する記憶用データの予測シンボルＭＰＳと、上記（５）式を満足するか（例えば"０"）か否（例えば"１"）かを示す予測変換信号ＬＰＳとを受け、受けた予測変換信号ＬＰＳと予測シンボルＭＰＳとが一致した時に例えば"０"からなる画像データを、予測変換信号ＬＰＳと予測シンボルＭＰＳが一致しない時に例えば"１"からなる画像データを上記記憶手段１０１に出力する画像データ発生手段（予測逆変換手段）で、例えばイクスクルーシブオア回路等からなる比較手段によって構成されているものである。
【０２６７】
１７２は上記コンテキストテーブル記憶手段１０４からの被符号化画素に対する記憶用データのＬＳＺデータと、上記直前のＡデータと、上記直前のＣデータとを受け、上記した（５）〜（９）式に示した演算処理を行い、上記予測変換信号ＬＰＳを上記画像データ発生手段１７１及び後記書換データ生成手段に出力するとともに、ＡデータとＣデータとを出力する演算手段である。
この演算手段１７２は、上記ＬＳＺデータと上記直前のＡデータと上記直前のＣデータとを受けて上記（５）式に基づき上記予測変換信号ＬＰＳを出力する予測変換信号生成部と、上記ＬＳＺデータと上記直前のＡデータと上記予測変換信号ＬＰＳとを受けてＡデータを出力するＡデータ生成部と、上記ＬＳＺデータと上記直前のＡデータと上記直前のＣデータと上記予測変換信号ＬＰＳとを受けてＣデータを出力するＣデータ生成部とを有している。
【０２６８】
再び図１３に戻って、１０８は上記算術演算手段１０７からのＡデータと上記画素処理クロック信号とリノーマライズクロック信号とを受け、入力される画素処理クロック信号に同期して上記算術演算手段１０７からのＡデータを取り込みラッチするとともに、入力されるリノーマライズクロック信号に同期してラッチしたデータを１ビットシフトアップしてラッチし直し、ラッチしている内容をＡデータとして出力し、しかも、正規化処理（領域の拡大）を行うためのリノーマライズ（正規化）信号及び後１回の正規化処理で正規化処理が終了することを意味する１回リノーマライズ信号を出力するＡレジスタで、例えば図１５に示すように構成されている。
【０２６９】
図１５において、１８１は入力される画素処理クロック信号に同期して上記算術演算手段１０７からのＡデータを取り込みラッチするとともに、入力されるリノーマライズクロック信号に同期してラッチしているデータを１ビットシフトアップしてラッチし直し、ラッチしている内容をＡデータとして出力するレジスタ部である。このレジスタ部１８１は、上記Ａデータが例えば１６ビットであると画素処理クロック信号に同期してビットデータの書き込み（書き換え）がそれぞれ可能であり、かつ、リノーマライズクロック信号に同期して１ビットシフトアップ、つまり、最下位ビットが接地電位ノードに接続されて"０"を記憶し、それ以降のビットが前段のビットのラッチ内容に書き換えられる１６のラッチ部を有するシフトレジスタからなり、初期状態において、最上位のラッチ部の記憶内容が"１"にされ、残りの１５のラッチ部の記憶内容が"０"にされているものである。
【０２７０】
１８２はこのレジスト部１８１から出力されるＡデータの最上位ビットＭＳＢの信号（以下、ＭＳＢ信号と称す）を受け、ＭＳＢ信号に基づき、有効領域の幅Ａが５０％未満、つまり、Ａデータが１０進数の０．５未満になると"正規化処理を行わせること"を意味するリノーマライズ信号を出力するリノーマライズ発生手段で、例えばＭＳＢ信号が"０"である場合に"正規化処理を行わせること"を意味する"１"を出力するインバータ回路によって構成されているものである。
【０２７１】
１８３は上記レジスト部１８１から出力されるＡデータの最上位ビットから一つ下位の信号（以下、ＭＳＢ−１信号と称す）と上記リノーマライズ発生手段１８２からのリノーマライズ信号を受け、上記リノーマライズ発生手段１８２からのリノーマライズ信号が"正規化処理を行わせること"を意味し、ＭＳＢ−１信号が例えば"１"であると１回リノーマライズ信号を出力する１回リノーマライズ発生手段で、例えばＭＳＢ信号が"０"で、かつＭＳＢ−１信号が"１"であると"後１回の正規化処理で正規化処理が終了すること"を意味する"１"を出力するアンド回路によって構成されているものである。
【０２７２】
再び図１３に戻って、１０９は上記Ａレジスタ１０８からのＡデータ及び１回リノーマライズ信号に基づいて生成されたシフトアップ選択信号を受け、シフトアップ選択信号がシフトアップを意味すると、上記Ａレジスタ１０８からのＡデータを１ビット分シフトアップしたデータを、それ以外の時は上記Ａレジスタ１０８からのＡデータをそのまま上記算術演算手段７に被復号化画素の直前の画素に対する有効領域の幅Ａを示すＡデータ（直前のＡデータ）として出力するＡセレクタである。
このＡセレクタ１０９は、例えば図１５に示すように、上記Ａレジスタ１０８からのＡデータをそのまま受ける一方の入力端Ａと上記Ａレジスタ１０８からのＡデータを１ビット上位にずらして受けるとともに最下位を接地電位ノードに接続される他方の入力端Ｂとを有し、シフトアップ選択信号に基づいて一方の入力端Ａか他方の入力端Ｂかのいずれかを選択して出力端Ｙに接続する選択手段１９１によって構成されている。
【０２７３】
１１０は上記算術演算手段１０７からのＣデータと上記画素処理クロック信号とリノーマライズクロック信号と被符号化データとを受け、入力される画素処理クロック信号に同期して上記算術演算手段１０７からのＣデータを取り込みラッチするとともに、入力されるリノーマライズクロック信号に同期して被符合化データ１ビットを取り込み、ラッチしたデータを１ビットシフトアップしてラッチし直し、ラッチしている内容をＣデータとして出力するＣレジスタでである。
【０２７４】
このＣレジスタ１１０は、例えば図１６に示すように、入力される画素処理クロック信号に同期して上記算術演算手段１０７からのＣデータを取り込みラッチするとともに、入力されるリノーマライズクロック信号に同期して被符合化データ１ビットを取り込み、ラッチしているデータを１ビットシフトアップしてラッチし直し、ラッチしている内容をＣデータとして出力するレジスタである。
そして、このＣレジスタ１１０は、上記Ｃデータが例えば１６ビットであると画素処理クロック信号に同期してビットデータの書き込み（書き換え）がそれぞれ可能であり、かつ、リノーマライズクロック信号に同期して１ビットシフトアップ、つまり、最下位ビットが被符号化データの１ビットが入力されて記憶し、それ以降のビットが前段のビットのラッチ内容に書き換えられる１６のラッチ部を有するシフトレジスタ１１０ａからなり、初期状態において、１６のラッチ部の記憶内容が入力された１６ビットの被符号化データになる。
【０２７５】
１１１は上記Ｃレジスタ１１０からのＣデータとシフトアップ選択信号と被符合化データとを受け、シフトアップ選択信号がシフトアップを意味すると、上記Ｃレジスタ１１０からのＣデータを１ビット分シフトアップしたデータ（最下位ビットが取り込んだ被符合化データの１ビットである。）を、それ以外の時は上記Ｃレジスタ１０からのＣデータをそのまま上記算術演算手段１０７に被復号化画素の直前の画素に対する復号語を示すＣデータ（直前のＣデータ）として出力するＣセレクタである。
このＣセレクタ１１１は、例えば図１６に示すように、上記Ｃレジスタ１１０からのＣデータをそのまま受ける一方の入力端Ａと上記Ｃレジスタ１１０からのＣデータを１ビット上位にずらして受けるとともに最下位ビットに被符号化データの１ビットが入力される他方の入力端Ｂとを有し、シフトアップ選択信号に基づいて一方の入力端Ａか他方の入力端Ｂかのいずれかを選択して出力端Ｙに接続する選択手段１１１ａによって構成されている。
【０２７６】
１１２は符号化データが入力されるとともに、符号入力クロック信号及び符号シフトクロック信号を受け、入力される符号入力クロック信号に同期して符号化データをラッチし、入力される符号シフトクロック信号に同期してラッチしている符号化データをシフトアップし、ラッチしている最上位ビットの符号化データを上記Ｃレジスタ１１０及び上記Ｃセレクタ１１１に出力する入力手段である。  この入力手段１１２は、例えば、図１６に示すように、入力される符号化データが８ビットであれば８ビットの符号化データを符号入力クロック信号に同期してパラレルに取り込むための８つのラッチ部を有し、かつ、パラレルに取り込んだ符号化データを符号シフトクロック信号に同期してシリアルに出力する、例えばシフトレジスタ等によって構成されているものである。
【０２７７】
１１３はシステムクロック信号と上記コンテキスト比較手段１０６からの同一コンテキスト信号と上記Ａレジスタ１０８からのリノーマライズ信号及び１回リノーマライズ信号とを受け、画素処理クロック信号を上記コンテキスト生成手段１０２と上記コンテキスト記憶手段１０３と上記Ａレジスタ１０８と上記Ｃレジスタ１１０とに出力し、書換クロック信号を上記コンテキストテーブル記憶手段１０４に出力し、リノーマライズクロック信号を上記Ａレジスタ１０８及び上記Ｃレジスタ１１０に出力し、シフトアップ選択信号を上記Ａセレクタ１０９及び上記Ｃセレクタ１１１に出力し、符号入力クロック信号及び符号シフトクロック信号を上記入力手段１１２に出力する制御手段である。
【０２７８】
上記制御手段１１３からの画素処理クロック信号は、被復号化画素に対するデータを処理するタイミングを示す信号であり、システムクロック信号とリノーマライズ信号と１回リノーマライズ信号と同一コンテキスト信号とによって上記制御手段１１３によって生成されるものであり、システムクロック信号に同期した信号である。具体的には、リノーマライズ信号が"正規化処理を行わせること"を意味し、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味していない時、及びリノーマライズ信号が"正規化処理を行わせること"を意味し、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味し、同一コンテキスト信号が"同一コンテキスト"であることを意味している時に一方のレベルを維持し続け、それ以外の時はシステムクロック信号と同じクロック信号となる。
【０２７９】
例えば、図１７の（ｂ）に示すように、リノーマライズ信号（図１７の（ｅ）参照）が"正規化処理を行わせること"を意味する"１"（この実施の形態２においては"Ｈ"レベルで、以下特別の場合を除いて"Ｈ"レベルが"１"を表すものとする）でかつ、１回リノーマライズ信号（図１７の（ｆ）参照）が"後１回の正規化処理で正規化処理が終了すること"を意味しない"０"（この実施の形態２においては"Ｌ"レベルで、以下特別の場合を除いて"Ｌ"レベルが"０"を表すものとする）であるとシステムクロック信号にかかわらず例えば"Ｈ"レベルとなるとともに、リノーマライズ信号が"正規化処理を行わせること"を意味する"１"で、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味する"１"でかつ同一コンテキスト信号（図１７の（ｄ）参照）が"同一コンテキスト"を意味する"１"であるとシステムクロック信号にかかわらず例えば"Ｈ"レベルとなり、それ以外の時はシステムクロック信号となるものである。
【０２８０】
なお、図１７の（ｅ）に示したリノーマライズ信号は上記Ａレジスタ１０８からのリノーマライズ信号をシステムクロック信号によって同期を取られた信号にされたものを示しており、上記制御手段１１３によって生成してもよいものであり、例えば、システムクロックの立ち上がりによって上記Ａレジスタ１０８からのリノーマライズ信号に基づいた信号とされたものである。言い換えれば、被復号化画素に対するコンテキストをコンテキスト生成手段１０２に取り込む時のシステムクロック信号のクロックの次のクロックにて被復号化画素に対するリノーマライズを行うか否かを決定するように上記Ａレジスタ１０８からのリノーマライズ信号からシステムクロック信号に基づいて生成されているものである。
【０２８１】
同様に、図１７の（ｆ）に示した１回リノーマライズ信号も、上記Ａレジスタ８からの１回リノーマライズ信号をシステムクロック信号によって同期を取られた信号にされたものを示したものであり、上記制御手段１１３によって生成してもよいものであり、例えば、システムクロックの立ち上がりによって上記Ａレジスタ１０８からの１回リノーマライズ信号に基づいた信号とされたものである。言い換えれば、被復号化画素に対するコンテキストをコンテキスト生成手段１０２に取り込む時のシステムクロック信号のクロックの次のクロックにて１回リノーマライズ信号を特定するように上記Ａレジスタ１０８からの１回リノーマライズ信号からシステムクロック信号に基づいて生成されているものである。
【０２８２】
上記制御手段１１３からのシフトアップ選択信号は、上記Ａレジスタ１０８からの１回リノーマライズ信号とシステムクロック信号と同一コンテキスト信号とによって上記制御手段１１３によって生成されるものであり、システムクロック信号に同期した信号である。具体的には、システムクロック信号によって同期を取られた図１７の（ｆ）に示した１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味し、同一コンテキスト信号が"同一コンテキスト"でないことを意味している時にシフトアップを意味し、それ以外の時はシフトアップを意味しない信号となる。
【０２８３】
例えば、図１７の（ｉ）に示すように、図１７の（ｆ）に示す１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味する"１"で、かつ図１７の（ｄ）に示す同一コンテキスト信号が"同一コンテキスト"を意味しない"０"であるとシフトアップを意味する"１"になり、それ以外はシフトアップを意味しない"０"になるものである。
【０２８４】
上記制御手段１１３からの書換クロック信号は、上記コンテキストテーブル記憶手段１０４に記憶された記憶用データを書き換えるタイミングを示す信号であり、システムクロック信号と画素処理クロック信号とリノーマライズ信号とによって上記制御手段１１３によって生成されるものであり、システムクロック信号に同期した信号である。具体的には、画素処理クロック信号が現れた後のシステムクロック信号の次のサイクルでリノーマライズ信号が"正規化処理を行わせること"を意味するとシステムクロック信号となり、それ以外の時は一方のレベルを維持し続けるものである。
【０２８５】
例えば、図１７の（ｇ）に示すように、画素処理クロック信号が立ち上がったことを検出し、検出後のシステムクロック信号の立ち上がり時に図１７の（ｅ）に示すリノーマライズ信号が"正規化処理を行わせること"を意味する"１"であると、システムクロック信号と同じクロックとなり、それ以外はシステムクロック信号にかかわらず例えば"Ｈ"レベルとなるものである。
【０２８６】
上記制御手段１１３からのリノーマライズクロック信号は、上記Ａレジスタ１０８のレジスタ部１８１及び上記Ｃレジスタ１１０の記憶内容をシフトアップさせるための信号であり、上記Ａレジスタ１０８からのリノーマライズ信号及び１回リノーマライズ信号とシステムクロック信号と同一コンテキスト信号とによって上記制御手段１１３によって生成されたものであり、システムクロック信号に同期した信号である。
【０２８７】
具体的には、リノーマライズ信号が"正規化処理を行わせること"を意味し、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味していない時、及びリノーマライズ用信号が"正規化処理を行わせること"を意味し、１回リノーマライズ信号が"後１回の正規化処理で正規化処理が終了すること"を意味し、同一コンテキスト信号が"同一コンテキスト"であることを意味している時にシステムクロック信号と同じクロック信号となり（セットされ）、それ以外の時はクロック停止（一方のレベルを維持）される（リセットされる）ものであり、例えば図１７の（ｈ）に示すようになる。
【０２８８】
そして、このリノーマライズクロック信号は、上記画素処理クロック信号がシステムクロック信号に同期したクロックを出力するときは、一方のレベルを維持し、上記画素処理クロック信号が一方のレベルを維持しているときは、システムクロック信号に同期したクロックを出力している関係になっているものである。
【０２８９】
上記制御手段１１３からの符号入力クロック信号は、入力手段１１２に送信されてくる符号化データを入力手段１１２に取り込むためのタイミングを示す信号であり、上記Ａレジスタ８からのリノーマライズ信号とシステムクロック信号とによって上記制御手段１３によって生成されたものである。具体時には、リノーマライズ信号が"正規化処理を行わせること"を意味する時にシステムクロック信号と同じクロック信号となり、それ以外の時一方のレベルを維持するＣＴカウントクロック信号（図１７の（ｊ）参照）に基づき、このＣＴカウントクロック信号のクロック数を所定数カウントした時にパルスとなるものである。
【０２９０】
例えば、図１７の（ｋ）に示すように、リノーマライズ信号が"正規化処理を行わせること"を意味する"１"であるとシステムクロック信号となるカウントクロック信号（例えば、図１７の（ｊ）参照）をまず生成し、このカウントクロック信号のクロック数が例えば８になるとシステムクロック信号の次のサイクルにて例えば"Ｌ"レベルとなる信号となるものである。
【０２９１】
上記制御手段１１３からの符号シフトクロック信号は、入力手段１１２にラッチされている符号化データを１ビットシフトアップするためのタイミングを示す信号であり、上記Ａレジスタ１０８からのリノーマライズ信号とシステムクロック信号とによって上記制御手段１３によって生成されたものである。具体的には、上記したＣＴカウントクロック信号（図１７の（ｊ）参照）と符号入力クロック信号（図１７の（ｋ）参照）に基づき、符号入力クロック信号がクロックを出力しない時、この例においては"Ｈ"レベルの時にＣＴカウントクロック信号と同じクロック信号となり、例えば、図１７の（ｍ）に示す信号となるものである。
【０２９２】
図１３において、１１４は上記コンテキストテーブル記憶手段１０４からの記憶用データ（予測シンボルＭＰＳ及びＬＳＺデータ）を上記制御手段１１３からの画素処理クロック信号のクロックに同期して一時記憶するとともに、一時記憶された記憶用データを上記画像処理クロック信号の次のクロックに同期して出力するラッチ回路（ＬＡＴＣＨ）からなる記憶用データ記憶手段で、上記コンテキストテーブル記憶手段１０４への書換データを書き込むタイミングを合わせるために設けられており、上記実施の形態１にて示した記憶用データ記憶手段１４と同様のものである。
【０２９３】
１１５はこの記憶用データ記憶手段からの記憶用データのＬＳＺデータと上記算術演算手段１０７からの予測変換信号ＬＰＳとを受けて、上記コンテキストテーブル記憶手段１０４への書換データにおける不一致確率を示すＬＳＺＵＰデータと、上記コンテキストテーブル記憶手段１０４からの記憶用データの予測シンボルＭＰＳを反転するか否かを指示するＳＷＩＴＣＨデータを出力するＬＳＺ更新論理回路（ＬＳＺ更新手段）で、入力（ＬＳＺデータと予測変換信号ＬＰＳ）と出力（ＬＳＺＵＰデータとＳＷＩＴＣＨ信号）との関係が図９の真理値表に示すようになるように、例えば、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとによって構成される論理回路（ゲート回路）によって構成されるものであり、上記実施の形態１にて示したＬＳＺ更新論理回路１５と同様のものである。
【０２９４】
１１６はこのＬＳＺ更新論理回路１１５からのＳＷＩＴＣＨデータと上記記憶用データ記憶手段１４からの記憶用データにおける予測シンボルＭＰＳとを受け、受けたＳＷＩＴＣＨデータが"０"であると受けた予測シンボルＭＰＳの値を、受けたＳＷＩＴＣＨデータが"１"であると受けた予測シンボルＭＰＳの値を反転した値を上記コンテキストテーブル記憶手段４への書換データにおける予測シンボルＭＰＳＵＰとして出力するＭＰＳ更新論理回路（ＭＰＳ更新手段）で、例えば、イクスクルーシブオア（ＯＲ）回路によって構成されるものであり、上記実施の形態１に示したＭＰＳ更新論理回路１６と同様のものである。
【０２９５】
なお、これら記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６によって、上記コンテキストテーブル記憶手段１０４から読み出された記憶用データと、上記算術演算手段１０７からの予測変換信号ＬＰＳとに基づいて１ビットの予測シンボルＭＰＳ（ＭＰＳＵＰ）と確率推定データの一部である不一致確率を示す例えば１５ビットのＬＳＺ（ＬＳＺＵＰ）データとからなる１６ビットの書き換えデータを、上記コンテキストテーブル記憶手段４に出力する書換データ生成手段を構成しているものである。
【０２９６】
また、上記算術演算手段７、上記Ａレジスタ８、上記Ａセレクタ９、上記Ｃレジスタ１０、上記Ｃセレクタ１１、記憶用データ記憶手段１４とＬＳＺ更新論理回路１５とＭＰＳ更新論理回路１６とによって構成される書き換えデータ生成手段でカーネル部を構成しているものである。
【０２９７】
次に、このように構成されたディジタル情報復号化装置の動作について説明する。
このように構成されたディジタル情報復号化装置においても、上記実施の形態１で説明してディジタル情報符号化装置と同様に、送信されてくる符号化データによって動作モードが図１０に示すようにＩ〜Ｖの５つのモードに分けられ、以下、各モード毎に図１７に示した波形図を用いて説明する。
【０２９８】
［モードＩ］
図１７において、（ａ）に示したシステムクロック信号における期間Ｔ1及びＴ2それぞれがモードＩにおける主要な各信号の波形の一例を示しているものである。期間Ｔ1は被復号化画素に対するコンテキストと被復号化画素の１つ後の画素のコンテキストとが同一でない場合を、期間Ｔ2は被復号化画素に対するコンテキストと被復号化画素の１つ後の画素のコンテキストとが同一である場合をそれぞれ示している。
【０２９９】
まず、期間Ｔ1のモードＩについて、１番目の被復号化画素に対して復号化処理がなされたものとして説明する。まず、期間Ｔ1において、システムクロック信号の立ち上がりにより画素処理クロック信号が立ち上がる。この画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段１０２は、記憶手段１０１から１番目の被復号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキストテーブル記憶手段１０４のリード用アドレス入力ノードＡＲに出力する。
なお、図１７の（ｃ）に１番目の被復号化画素に対してコンテキストがコンテキスト生成手段２によって生成されていることを、符号１にて示している。
【０３００】
コンテキストテーブル記憶手段１０４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて、１６ビットの記憶用データ（予測シンボルＭＰＳとＬＳＺデータ）が読み出され、データ出力ノードＤＯから算術演算手段１０７に出力する。
【０３０１】
算術演算手段１０７（図１４参照）では、演算手段１７２にて上記（５）式に基づき、コンテキストテーブル記憶手段１０４からの１番目の被復号化画素に対する記憶用データのＬＳＺデータと１番目の被復号化画素の前の被復号化画素のＡデータと１番目の被復号化画素の前の被復号化画素のＣデータとによって予測変換信号ＬＰＳを生成し、出力する。
なお、初期状態において、Ａデータは最上位が"１"で残りが"０"にされており、Ｃデータは送信されてきた１６ビットの符号化データにされている。
【０３０２】
また、画像データ発生手段１７１にて、演算手段１７２からの予測変換信号ＬＰＳがコンテキストテーブル記憶手段１０４からの１番目の被復号化画素に対すいる記憶用データの予測シンボルＭＰＳと一致していると、例えば"１"を示す画像データを、予測変換信号ＬＰＳが予測シンボルＭＰＳと一致していないと、例えば"０"を示す画像データを生成する。この画像データが１番目の被復号化画素に対する画像データとして記憶手段１０１に記憶される。
【０３０３】
一方、演算手段１７３は、予測変換信号ＬＰＳが（５）式を満足していることを示すと、上記（６）式に基づき、コンテキストテーブル記憶手段１０４からの１番目の被復号化画素に対する記憶用データのＬＳＺデータと、１番目の被復号化画素の前の被復号化画素のＡデータによりＡデータを求め、Ａレジスタ１０８に出力するとともに、上記（７）式に基づき、１番目の被復号化画素の前の被復号化画素のＣデータをＣレジスタ１１０に出力する。
【０３０４】
また、演算手段１７３は、予測変換信号ＬＰＳが（５）式を満足していないことを示すと、上記（８）式に基づき、コンテキストテーブル記憶手段１０４からの１番目の被復号化画素に対する記憶用データのＬＳＺデータをＡデータとしてＡレジスタ１０８に出力するとともに、上記（９）式に基づき、コンテキストテーブル記憶手段１０４からの１番目の被復号化画素に対する記憶用データのＬＳＺデータと１番目の被復号化画素の前の被復号化画素のＡデータ及びＣデータによりＣデータを求め、Ｃレジスタ１１０に出力する。
【０３０５】
このようにして演算手段１７２にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ１０８のレジスタ部１８１及びＣレジスタ１１０（図１５及び図１６参照）に制御手段１１３からの画素処理クロック信号の立ち上がり（期間Ｔ2）にて取り込まれ、記憶（記憶内容の書き換え）されることになる。
Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、モードＩがリノーマライズ処理を必要としないモードとしているため、１０進数の０．５以上の値になっており、その最上位ビットの値は"１"であり、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行わないこと"を意味する"０"からなるリノーマライズ信号を出力する。また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"０"からなる１回リノーマライズ信号を出力する。
【０３０６】
そして、期間Ｔ2において、コンテキスト生成手段１０２からの２番目の被複号化画素のコンテキスト及びコンテキスト記憶手段１０３からの１番目の被復号化画素のコンテキストを受けたコンテキスト比較手段１０６は、図１７の（ｄ）に示すように"同一でない"場合を意味する"Ｌ"レベルの同一コンテキスト信号を出力する。
よって、この期間Ｔ2においてモードの認識がなされるものであり、ここでは
、リノマーライズが無しで、コンテキストが同一でない期間Ｔ1のモードＩと認
識され、期間Ｔ1においてこの期間Ｔ1のモードＩが終了していることを意味しているものである。
【０３０７】
なお、この期間Ｔ2のモードにおいては、期間Ｔ1のモードＩがリノマーライズが不要であることを認識したことにより、次のモードである期間Ｔ2のモードＩにおける、コンテキストの生成から算術演算までが行われることになるものである。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からのリノーマライズ信号を受ける制御手段１１３では、受けたリノーマライズ信号が"Ｌ"レベルであることにより、期間Ｔ2において、図１７の（ｇ）及び（ｈ）に示すよう
に"Ｈ"レベルである書換クロック信号及びリノーマライズクロック信号を出力する。
【０３０８】
"Ｈ"レベルの書換クロック信号を受けるコンテキストテーブル記憶手段１０４はその記憶内容を書き換えることはなく、"Ｈ"レベルのリノーマライズクロック信号を受けるＡレジスタ１０８のレジスト部１８１及びＣレジスタ１１０はその記憶内容をシフトアップすることなく、取り込んだ内容をラッチし続ける。
なお、図１７の（ｌ）に１番目の被復号化画素に対してＡレジスタ１０８及びＣレジスタ１１０にラッチされることを、符号１にて示している。
また、制御手段１１３はリノーマライズクロック信号を"Ｈ"レベルとしているため、ＣＴカウントクロック信号も"Ｈ"レベルを維持させる。また、制御手段１１３からの符号入力クロック信号及び符号シフトクロックが"Ｈ"レベルのままであるので、入力手段１２は符号化データを取り込むこともなく、ラッチしている符号化データを１ビットシフトアップすることもない。
【０３０９】
したがって、この期間Ｔ1のモードＩにおいては、１番目の被復号化画素に対するコンテキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段１０７によるＡデータ及びＣデータそれぞれがＡレジスタ１０８及びＣレジスタ１１０に記憶され、コンテキストテーブル記憶手段１０４の記憶用データが書き換えられないものである。その結果、期間Ｔ1のモードＩにおける実質的な動作時間はシステムクロックの１クロック分ですむものである。しかも、この１クロック分に要する時間は、実質的にコンテキストテーブル記憶手段１０４のアクセス時間と、算術演算手段１０７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０３１０】
次に、期間Ｔ2のモードＩの動作について、２番目の被復号化画素に対して符号化処理がなされたものとして説明する。この期間Ｔ2のモードＩは、上記した期間Ｔ1のモードＩと、被復号化画素のコンテキストと後の被復号化画素のコンテキストが同一でないか同一であるかの相違だけであるので、上記した期間Ｔ1のモードＩと同様に動作する。
したがって、２番目の被復号化画素に対するコンテキスト生成手段１０２によるコンテキストの生成から算術演算手段１０７による算術演算まで、システムクロックの１クロック（サイクル）で行われる。そして、算術演算手段１０７によるＡデータ及びＣデータそれぞれがＡレジスタ１０８及びＣレジスタ１１０に記憶され、コンテキストテーブル記憶手段１０４の記憶用データが書き換えられない。また、入力手段１１２は符号化データを取り込むこともなく、１ビットシフトアップすることもない。
【０３１１】
その結果、期間Ｔ2のモードＩにおける実質的な動作時間もシステムクロックの１クロック分ですむものである。しかも、この１クロック分に要する時間は、実質的にコンテキストテーブル記憶手段１０４のアクセス時間と、算術演算手段１０７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０３１２】
この時の算術演算手段７による演算結果である画像データは、上記（５）式に基づき、コンテキストテーブル記憶手段１０４からの２番目の被復号化画素に対する記憶用データのＬＳＺデータと１番目の被復号化画素のＡデータと１番目の被復号化画素のＣデータとによって生成される予測変換信号ＬＰＳがコンテキストテーブル記憶手段１０４からの２番目の被復号化画素に対する記憶用データの予測シンボルＭＰＳと一致していると、例えば"１"を示し、予測変換信号ＬＰＳが予測シンボルＭＰＳと一致していないと、例えば"０"を示す。この演算結果である画像データを２番目の被復号化画素に対する画像データとして記憶手段１０１に記憶させる。
【０３１３】
なお、この期間Ｔ2のモードＩの認識も、期間Ｔ1のモードＩの認識と同様に、コンテキストの生成の次のクロックである期間Ｔ3によって行われるものである。このモードの認識によりリノマーライズが無しで、コンテキストが同一であると認識したことにより、期間Ｔ3においては次のモードであるモードIIにおける、コンテキストの生成から算術演算までが行われることになるものである。
【０３１４】
［モードII］
図１７において、（ａ）に示したシステムクロック信号における期間Ｔ3がモードIIにおける主要な各信号の波形の一例を示しているものである。
モードIIについて、３番目の被復号化画素に対して復号化処理がなされたものとして説明する。まず、期間Ｔ3において、システムクロック信号の立ち上がりにより画素処理クロック信号が立ち上がる。この画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段１０２は、記憶手段１０１から３番目の被復号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキスト記憶手段１０４のリード用アドレス入力ノードＡＲに出力する。
なお、図１７の（ｃ）に３番目の被復号化画素に対してコンテキストがコンテキスト生成手段１０２によって生成されていることを、符号３にて示している。
【０３１５】
コンテキスト記憶手段１０４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて１６ビットの記憶用データ（予測シンボルＭＰＳ及びＬＳＺデータ）が読み出され、データ出力ノードＤＯから算術演算手段１０７に出力する。
算術演算手段１０７（図１４参照）では、演算手段１７２にて上記（５）式に基づき、コンテキストテーブル記憶手段１０４からの３番目の被復号化画素に対する記憶用データのＬＳＺデータと２番目の被復号化画素のＡデータと２番目の被復号化画素のＣデータとによって予測変換信号ＬＰＳを生成し、出力する。
【０３１６】
画像データ発生手段１７１は、演算手段１７２からの予測変換信号ＬＰＳが３番目の被復号化画素に対する記憶用データの予測シンボルＭＰＳと一致していると、例えば"１"を示す画像データを、予測変換信号ＬＰＳが予測シンボルＭＰＳと一致していないと例えば"０"を示す画像データを３番目の被復号化画素に対する画像データとして記憶手段１０１に出力する。記憶手段１０１はこの画像データを記憶する。
【０３１７】
一方、演算手段１７２は、予測変換信号ＬＰＳが（５）式を満足していることを示すと、上記（６）式に基づき、コンテキストテーブル記憶手段１０４からの３番目の被復号化画素に対する記憶用データのＬＳＺデータと、２番目の被復号化画素のＡデータによりＡデータを求め、Ａレジスタ１０８に出力するとともに、上記（７）式に基づき、２番目の被復号化画素のＣデータをＣレジスタ１１０に出力する。
【０３１８】
また、演算手段１７２は、予測変換信号ＬＰＳが（５）式を満足していないことを示すと、上記（８）式に基づき、コンテキストテーブル記憶手段１０４からの３番目の被復号化画素に対する記憶用データのＬＳＺデータをＡデータとしてＡレジスタ１０８に出力するとともに、上記（９）式に基づき、コンテキストテーブル記憶手段１０４からの３番目の被復号化画素に対する記憶用データのＬＳＺデータと２番目の被符号化画素のＡデータ及びＣデータによりＣデータを求め、Ｃレジスタ１１０に出力する。
【０３１９】
このようにして演算手段１７３にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ１０８のレジスタ部１８１及びＣレジスタ１１０（図１５及び図１６参照）に制御手段１１３からの画素処理クロック信号の立ち上がり（期間Ｔ4）にて取り込まれ、記憶（記憶内容の書き換え）されることになる。
【０３２０】
期間Ｔ3では、期間Ｔ2のモードＩがリノーマライズ処理が不要であることにより、図１７の（ｅ）に示すようにリノーマライズ信号が"Ｌ"レベルであり、制御手段１１３から出力される書換クロック信号及びリノーマライズクロック信号は図１７の（ｇ）及び（ｈ）に示すように"Ｈ"レベルである。
"Ｈ"レベルの書換クロック信号を受けるコンテキストテーブル記憶手段１０４はその記憶内容を書き換えることはなく、"Ｈ"レベルのリノーマライズクロック信号を受けるＡレジスタ１０８のレジスト部１８１及びＣレジスタ１１１はその記憶内容をシフトアップすることなく、取り込んだ内容をラッチし続ける。
【０３２１】
また、期間Ｔ3では、制御手段１１３はリノーマライズクロック信号を"Ｈ"レベルとしているため、ＣＴカウントクロック信号も"Ｈ"レベルを維持させる。また、制御手段１１３からの符号入力クロック信号及び符号シフトクロック信号が"Ｈ"レベルのままであるので、入力手段１１２は符号化データを取り込むこともなく、１ビットシフトアップすることもない。
【０３２２】
一方、期間Ｔ4にてＡレジスタ１０８のレジスタ部１８１に取り込まれる算術演算手段１０７による演算結果であるＡデータは、モードIIが１回のリノーマライズ処理を必要とするモードとしているため、１０進数の０．５未満０．２５以上の値になっており、その最上位ビットの値は"０"であり、次のビットの値は"１"である。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３に図１７の（ｅ）に示すように期間Ｔ4にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０３２３】
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"からなる１回リノーマライズ信号を出力し、制御手段１１３に図１７の（ｆ）に示すように期間Ｔ4にて"Ｈ"レベルの１回リノーマライズ信号が得られる。
さらに、期間Ｔ4において、コンテキスト生成手段２からの４番目の被複号化画素のコンテキスト及びコンテキスト記憶手段１０３からの３番目の被復号化画素のコンテキストを受けたコンテキスト比較手段１０６は、図１７の（ｄ）に示すように"同一でない"場合を意味する"Ｌ"レベルの同一コンテキスト信号を出力する。
【０３２４】
従って、この期間Ｔ4において、コンテキストが同一でなく、１回のリノーマライズ処理を行う必要があるモードIIを認識する。
この認識により、図１７に示す期間Ｔ4にてリノーマライズ処理、つまり、コンテキストテーブル記憶手段１０４の記憶用データの書換処理とＡレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
【０３２５】
しかし、この実施の形態２に示すものにあっては、コンテキストテーブル記憶手段１０４をシステムクロックの１クロック内で記憶内容の読み出しと記憶内容の書き込み（書き換え）とを行える２ポートＲＡＭにて構成しており、しかも、Ａセレクタ１０９及びＣセレクタ１１１がシフトアップ選択信号の"Ｈ"レベルを受けることにより、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップしたデータを選択出力するようにしているため、このリノーマライズ処理を次の被復号化画素の復号化処理を行うシステムクロックの最初のクロック、具体的には図１７に示すモードIIIにおける期間Ｔ4にて行えるものである。このリノーマライズ処理については次に説明するモードIIIの動作説明にて詳しく説明する。
【０３２６】
したがって、このモードIIにおいては、３番目の被復号化画素に対するコンテキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段１０７によるＡデータ及びＣデータそれぞれがＡレジスタ１０８及びＣレジスタ１１０に記憶され、リノーマライズ処理が次の被復号化画素の復号化処理を行うシステムクロックの最初のクロックで行われるものである。その結果、モードIIにおける動作時間は実質的にシステムクロックの１クロック分ですむものである。しかも、この１クロック分に要する時間は、実質的にコンテキストテーブル記憶手段１０４のアクセス時間と、算術演算手段１０７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０３２７】
［モードIII］
図１７において、（ａ）に示したシステムクロック信号における期間Ｔ4〜Ｔ6がモードIII（リノーマライズ処理を３回必要とするモード）における主要な各信号の波形の一例を示しているものである。
モードIIIについて、４番目の被復号化画素に対して復号化処理がなされたものとして説明する。
【０３２８】
まず、期間Ｔ4におけるシステムクロック信号の立ち上がりにより画素処理クロック信号が立ち上がる。この画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段１０２は、記憶手段１０１から４番目の被復号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキスト記憶手段１０４のリード用アドレス入力ノードＡＲに出力する。
なお、図１７の（ｃ）に４番目の被復号化画素に対してコンテキストがコンテキスト生成手段１０２によって生成されていることを、符号４にて示している。
【０３２９】
コンテキスト記憶手段１０４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて１６ビットの記憶用データ（予測シンボルＭＰＳ及びＬＳＺデータ）が読み出され、データ出力ノードＤＯから算術演算手段１０７に出力する。
【０３３０】
一方、上記したモードIIは１回のリノーマライズ処理を行うモードであったため、モードIIIの最初のシステムクロックのクロック期間である期間Ｔ4において、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からの"後１回の正規化処理で正規化処理が終了すること"を意味する"１"を受けている制御手段１１３は、図１７の（ｅ）及び（ｆ）に示すように期間Ｔ4において"Ｈ"レベルであるリノーマライズ信号及び１回リノーマライズ信号を得、しかも、図１７の（ｉ）に示すようにシステムクロックの立ち上がりを受けて立ち上がるシフトアップ選択信号を生成することになる。
【０３３１】
シフトアップ選択信号が立ち上がることにより、この"後１回の正規化処理で正規化処理が終了すること"を意味するシフトアップ選択信号を受けるＡセレクタ１０９は、Ａレジスタ１０８からのＡデータを１ビットシフトアップしたデータを選択して算術演算手段１０７に出力する。
同様に、シフトアップ選択信号を受けるＣセレクタ１１１は、Ｃレジスタ１１０からのＣデータを１ビットシフトアップしたデータを選択して算術演算手段１０７に出力する。この時の１ビットシフトアップしたＣデータの最下位ビットは、入力手段１１２から出力される、入力手段１１２にラッチされている最上位ビットの符号化データになるものである。以下、１ビットシフトアップしたＣデータとは、このようなものを指しているものである。
【０３３２】
この期間Ｔ4において、モードIIにおける、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
なお、この期間Ｔ4において、Ａレジスタ１０８及びＣレジスタ１１０にラッチされているＡデータ及びＣデータは、モードIIにおける算術演算手段１０７による算術
演算結果（期間Ｔ3）である。つまり、期間Ｔ4において、リノーマライズ信号が"Ｈ"レベルになるものの１回リノーマライズ信号も"Ｈ"レベルになるため、リノーマライズクロック信号が"Ｈ"レベルであり、Ａレジスタ１０８及びＣレジスタ１１０の記憶内容はシフトアップされず、取り込んだ内容をラッチし続けている。この状態を図１７の（ｌ）に示し、図１７の（ｌ）に３番目の被復号化画素に対してＡレジスタ１０８及びＣレジスタ１１０にラッチされていることを符号３にて示している。
【０３３３】
そして、算術演算手段１０７（図１４参照）では、演算手段１７２にて上記（５）式に基づき、コンテキストテーブル記憶手段１０４からの４番目の被復号化画素に対する記憶用データのＬＳＺデータと３番目の被復号化画素のＡデータ、つまり、１ビットシフトアップされたＡデータと３番目の被復号化画素のＣデータ、つまり、１ビットシフトアップされたＣデータとによって予測変換信号ＬＰＳを生成し、出力する。
【０３３４】
また、画像データ発生手段１７１にて、この予測変換信号ＬＰＳがコンテキストテーブル記憶手段１０４からの４番目の被復号化画素に対する記憶用データの予測シンボルＭＰＳと一致していると、例えば"１"を示す画像データを、予測変換信号ＬＰＳが予測シンボルＭＰＳと一致していないと、例えば"０"を示す画像データを４番目の被復号化画素に対する画像データとして生成する。この画像データが記憶手段１０１に記憶される。
【０３３５】
一方、演算手段１７２は、予測変換信号ＬＰＳが（５）式を満足していることを示すと、上記（６）式に基づき、コンテキストテーブル記憶手段１０４からの４番目の被復号化画素に対する記憶用データのＬＳＺデータと、３番目の被復号化画素のＡデータ、つまり、１ビットシフトアップされたＡデータによりＡデータを求め、Ａレジスタ１０８に出力するとともに、上記（７）式に基づき、３番目の被復号化画素のＣデータ、つまり、１ビットシフトアップされたＣデータをＣレジスタ１１０に出力する。
【０３３６】
また、演算手段１７３は、予測変換信号ＬＰＳが（５）式を満足していないことを示すと、上記（８）式に基づき、コンテキストテーブル記憶手段１０４からの４番目の被復号化画素に対する記憶用データのＬＳＺデータをＡデータとしてＡレジスタ１０８に出力するとともに、上記（９）式に基づき、コンテキストテーブル記憶手段１０４からの４番目の被復号化画素に対する記憶用データのＬＳＺデータと３番目の被復号化画素のＡデータ及びＣデータ、つまり、１ビットシフトアップされたＡデータ及びＣデータによりＣデータを求め、Ｃレジスタ１１０に出力する。
【０３３７】
このようにして演算手段１７２にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ１０８のレジスタ部１８１及びＣレジスタ１１０（図１５及び図１６参照）に制御手段１１３からの画素処理クロック信号の立ち上がり（期間Ｔ5）にて取り込まれ、記憶（記憶内容の書き換え）されることになる。
【０３３８】
一方、期間Ｔ4では、モードIIが１回のリノーマライズ処理が必要であることにより、制御手段１１３は、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を受けている。そのため、制御手段１１３は画素処理クロック信号の立ち上がりを受けて、図１７の（ｇ）に示すように、システムクロック信号に同期した書換クロック信号を出力する。
【０３３９】
この書換クロック信号の立ち下がりを受けたコンテキストテーブル記憶手段１０４は、ライト用アドレス入力ノードＡＷに受けたコンテキスト記憶手段１０３からのコンテキスト、つまり、モードIIにおける３番目に対する被復号化画素のコンテキストに基づいたアドレスのコンテキストテーブル記憶部に、３番目の被複号化画素に対する書換データ（予測シンボルＭＰＳＵＰ及びＬＰＺＵＰデータ）を書き込み、記憶することになる。
【０３４０】
この予測シンボルＭＰＳＵＰ及びＬＰＺＵＰデータからなる書換データは、記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６にて構成される書換データ生成手段によって生成される。
すなわち、記憶用データ記憶手段１１４は、期間Ｔ３の画素処理クロック信号のクロックの立ち下がりにて３番目の被符号化画素に対する記憶用データを一時記憶し、期間Ｔ４の画素処理クロック信号のクロックの立ち上がりにて一時記憶した記憶用データのＬＳＺデータをＬＳＺ更新論理回路１１５に、予測シンボルＭＰＳをＭＰＳ更新論理回路１１６にそれぞれ出力する。
【０３４１】
ＬＳＺ更新論理回路１１５は、期間Ｔ４の画素処理クロック信号のクロックの立ち上がり以降、期間Ｔ３にて求められた算術演算手段７の予測変換信号発生手段１７１からの予測変換信号ＬＰＳと記憶用データ記憶手段１１４からの３番目の被符号化画素に対する記憶用データのＬＳＺデータとによって、図９に示した真理値表に基づいた３番目の被符号化画素に対するＬＳＺＵＰデータをコンテキストテーブル記憶手段１０４のデータ入力ノードＤＩに出力するとともに、３番目の被符号化画素に対するＳＷＩＴＣＨデータをＭＰＳ更新論理回路１１６に出力する。
【０３４２】
ＭＰＳ更新論理回路１１６は、期間Ｔ４の画素処理クロック信号のクロックの立ち上がり以降、ＬＳＺ更新論理回路１１５からの３番目の被符号化画素に対するＳＷＩＴＣＨデータと記憶用データ記憶手段１１４からの３番目の被符号化画素に対する記憶用データの予測シンボルＭＰＳとによって、３番目の被符号化画素に対する予測シンボルＭＰＳＵＰをコンテキストテーブル記憶手段１０４のデータ入力ノードＤＩに出力する。
【０３４３】
このようにして、ＬＳＺ更新論理回路１１５によって生成された書換データのＬＳＺＵＰデータ及びＭＰＳ更新論理回路１１６によって生成された書換データの予測シンボルＭＰＳＵＰは、制御手段１３からの書換クロックの立ち下がりにてコンテキストテーブル記憶手段４のデータ入力ノードＤＩからコンテキストテーブル記憶部に取り込まれ、３番目に対する被符号化画素のコンテキストに基づいたアドレスのコンテキストテーブル記憶部に書き込まれることになる。
【０３４４】
また、制御手段１１３は、図１７の（ｊ）に示すように、クロックとなるＣＴカウントクロック信号を得、図１７の（ｍ）に示すように、期間Ｔ4にてシステ
ムクロック信号と同期する符号シフトクロック信号を生成することになる。この符号シフトクロック信号の立ち下がりを受けた入力手段１１２は、ラッチしている記憶内容を１ビットシフトアップして記憶し直す。
ただし、図１７の（ｋ）に示すように、符号入力クロック信号は、"Ｈ"レベルのままであるので、入力手段１１２は符号化データを新たに取り込むことはない。
【０３４５】
したがって、このモードIIIの期間Ｔ4においては、４番目の被復号化画素に対するコンテキストの生成から算術演算までと、３番目の被復号化画素に対するリノーマライズ処理、つまり、コンテキストテーブル記憶手段１０４の記憶用データの書換処理とＡレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理とが、システムクロックの１クロック（サイクル）で行われる。
【０３４６】
また、このモードIIIにおいては、３回のリノーマライズ処理を必要とする例を示しているので、期間Ｔ5にてＡレジスタ１０８のレジスタ部１８１に取り込まれた算術演算手段１０７の演算結果であるＡデータは、１０進数の０．１２５未満０．０６２５以上の値になるため、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３に図１７の（ｅ）に示すように期間Ｔ5にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０３４７】
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１１３に図１７の（ｆ）に示すように期間Ｔ5にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
さらに、期間Ｔ5において、コンテキスト生成手段１０２からの５番目の被符号化画素のコンテキスト及びコンテキスト記憶手段１０３から４番目の被符号化画素のコンテキストを受けたコンテキスト比較手段１０６は、図１７の（ｄ）に示すように"同一でない"場合を意味する"Ｌ"レベルの同一コンテキスト信号を出力する。
【０３４８】
従って、この期間Ｔ5において、コンテキストが同一でなく、２回以上のリノ
ーマライズ処理を行う必要があるモードIIIを認識する。
この認識により、図１７に示す期間Ｔ5にて、リノーマライズ処理、つまり、
コンテキストテーブル記憶手段１０４の記憶用データの書換処理とＡレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
【０３４９】
この時、つまり、期間Ｔ5において、上記したようにシステムクロックの立ち上がりによる画素処理クロック信号の立ち上がりにて、４番目の被復号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ１０８及びＣレジスタ１１０に取り込まれ、ラッチされる。それとともに、画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段１０２は、記憶手段１０１から５番目の被復号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキスト記憶手段１０４のリード用アドレス入力ノードＡＲ及びコンテキスト記憶手段１０３に出力する。
【０３５０】
しかし、Ａレジスタ１０８のリノーマライズ発生手段１８２から"正規化処理を行わせること"を意味する"１"が出力されているとともに１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"が出力されているため、画素処理クロック信号がこの期間Ｔ5中"Ｈ"レベルを維持し続ける。その結果、Ａレジスタ１０８及びＣレジスタ１１０の記憶内容は更新されず、４番目の被符号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ１０８及びＣレジスタ１１０にラッチされ続ける。
【０３５１】
一方、制御手段１１３は、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を受けることによってリノーマライズクロック信号発生手段がセットされてシステムクロック信号に同期したリノーマライズクロック信号を出力するとともに、システムクロック信号に同期した符号シフトクロック信号を出力する。
この符号シフトクロック信号の立ち下がりを受けた入力手段１１２は、ラッチしている符号化データを１ビットシフトアップしてラッチし直す。
また、リノーマライズクロック信号の立ち下がりを受けたＡレジスタ１０８及びＣレジスタ１１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ4にて算術演算手段１０７にて演算処理された４番目の被復号化画素に対するＡデータ及びＣデータを１ビットシフトアップしてラッチし直す。
【０３５２】
また、制御手段１１３は、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を受けているため、画素処理クロックの立ち上がりを受けて、図１７の（ｇ）に示すように、システムクロックに同期した書換クロック信号を出力する。
この書換クロック信号の立ち下がりを受けたコンテキストテーブル記憶手段１０４は、ライト用アドレス入力ノードＡＷに受けたコンテキスト記憶手段１０３からのコンテキスト、つまり、４番目に対する被符号化画素のコンテキストに基づいたアドレスのコンテキストテーブル記憶部に、上記した期間Ｔ4と同様に記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６にて構成される書換データ生成手段にて生成された予測シンボルＭＰＳＵＰ及びＬＰＺＵＰデータからなる書換データを書き込み、記憶することになる。
【０３５３】
この期間Ｔ5において、Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．２５未満０．１２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３に図１７の（ｅ）に示すように期間Ｔ6にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０３５４】
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１１３に図１７の（ｆ）に示すように期間Ｔ6にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
このことは、次の期間Ｔ6において、リノーマライズ処理における、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味している。
【０３５５】
したがって、期間Ｔ6において、制御手段１１３は、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からの"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"を受けていることにより、制御手段１１３のリノーマライズクロック信号発生手段がリセットされず、システムクロック信号に同期したリノーマライズクロック信号を出力するとともに、システムクロック信号に同期した符号シフトクロック信号を出力する。
【０３５６】
この符号シフトクロック信号の立ち下がりを受けた入力手段１１２は、ラッチしている符号化データを１ビットシフトアップしてラッチし直す。
また、このリノーマライズクロック信号の立ち下がりを受けたＡレジスタ１０８及びＣレジスタ１１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ5にて１ビットシフトアップされたＡデータ及びＣデータを、さらに１ビット
シフトアップしてラッチし直す。
【０３５７】
なお、制御手段１１３は、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"が出力されているため、画素処理クロック信号がこの期間Ｔ6中も"Ｈ"レベルを維持し続けるため、図１７の（ｇ）に示すように、書換クロック信号は"Ｈ"レベルである。その結果、コンテキストテーブル記憶手段１０４の記憶内容は書き換えられることがない。
【０３５８】
この期間Ｔ6において、Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．５未満０．２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値は"１"になる。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３に図１７の（ｅ）に示すように期間Ｔ7にて"Ｈ"レベルのリノーマライズ信号が得られる。
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"からなる１回リノーマライズ信号を出力し、制御手段１１３に図１７の（ｆ）に示すように期間Ｔ7にて"Ｈ"レベルの１回リノーマライズ信号が得られる。
【０３５９】
このことは、次の期間Ｔ7において、リノーマライズ処理における、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味し、かつ、後１回の正規化処理でこのモードIIIが終了することを意味している。
つまり、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"が出力されることから、上記モードIIで説明したと同様に、このリノーマライズ処理を次の被復号化画素の復号化処理を行うシステムクロックの最初のクロック、具体的には図１７に示すモードIVにおける期間Ｔ7にて行えることを意味しているものである。このリノーマライズ処理については次に説明するモードIVの動作説明にて詳しく説明する。
【０３６０】
したがって、このモードIIIにおいては、リノーマライズの処理回数が３回必要なものにおいて、被復号化画素に対するコンテキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段１０７によるＡデータ及びＣデータそれぞれがＡレジスタ１０８及びＣレジスタ１１０に記憶され、２回のリノーマライズ処理がシステムクロックの２クロックで行われ、最後のリノーマライズ処理が次の被復号化画素の復号化処理を行うシステムクロックの最初のクロックで行われるものである。従って、モードIIIにおける動
作時間は実質的にシステムクロックの３クロック分ですむものである。
【０３６１】
なお、制御手段１１３は期間Ｔ4〜Ｔ6においてリノーマライズクロック信号を"Ｈ"レベルとしているため、ＣＴカウントクロック信号を図１７の（ｊ）に示すようにシステムクロック信号と同じクロック信号とするものの、３クロックであるため、制御手段１１３からの符号入力クロック信号が"Ｈ"レベルのままであり、入力手段１１２は符号化データを取り込むことがない。
【０３６２】
［モードIV］
図１７において、（ａ）に示したシステムクロック信号における期間Ｔ7〜Ｔ8がモードIVにおける主要な各信号の波形の一例を示しているものである。
モードIVについて、５番目の被復号化画素に対して復号化処理がなされたものとして説明する。期間Ｔ7において、既に（期間Ｔ5において）コンテキスト生成手段１０２は、記憶手段１０１から５番目の被複号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキスト記憶手段１０４のリード用アドレス入力ノードＡＲに出力している。
なお、図１７の（ｃ）に５番目の被復号化画素に対してコンテキストがコンテキスト生成手段１０２によって生成されていることを、符号５にて示している。
【０３６３】
コンテキスト記憶手段１０４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて１６ビットの記憶用データ（予測シンボルＭＰＳ及びＬＳＺデータ）が読み出され、データ出力ノードＤＯから算術演算手段１０７に出力する。
【０３６４】
一方、上記したモードIIIの期間Ｔ6において後１回のリノーマライズ処理を行う必要があることを示していたため、このモードIVの最初のシステムクロックのクロック期間であるＴ7において、制御手段１１３は、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からの"後１回の正規化処理で正規化処理が終了すること"を意味する"１"を受けている。従って、制御手段１１３は、図１７の（ｅ）及び（ｆ）に示すように期間Ｔ7において"Ｈ"レベルのリノーマライズ信号及び１回リノーマライズ信号を得、しかも、図１７の（ｉ）に示すようにシステムクロックの立ち上がりを受けて立ち上がるシフトアップ選択信号を生成することになる。
【０３６５】
シフトアップ選択信号が立ち上がることにより、この"後１回の正規化処理で正規化処理が終了すること"を意味するシフトアップ選択信号を受けるＡセレクタ１０９は、Ａレジスタ１０８からのＡデータを１ビットシフトアップしたデータを選択して算術演算手段１０７に出力する。
同様に、シフトアップ選択信号を受けるＣセレクタ１１１は、Ｃレジスタ１１０からのＣデータを１ビットシフトアップしたデータを選択して算術演算手段１０７に出力する。
【０３６６】
つまり、この期間Ｔ7において、モードIIIにおける、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理と同等の処理がなされることになる。結果として、モードIIIにおいて、期間Ｔ5〜Ｔ7で３回のリノーマライズ処理が行われることになり、Ａセレクタ１０９及びＣセレクタ１１１から出力されるＡデータ及びＣデータは、モードIIIの期間Ｔ4において４番目の被符号化画素に対する算術演算されたＡデータ及びＣデータを３ビットシフトアップ、つまり８倍したＡデータ及びＣデータになっているものである。
【０３６７】
そして、算術演算手段１０７（図１４参照）では、演算手段１７２にて上記（５）式に基づき、コンテキストテーブル記憶手段１０４からの５番目の被復号化画素に対する記憶用データのＬＳＺデータと４番目の被復号化画素のＡデータ、つまり、３ビットシフトアップされたＡデータと４番目の被復号化画素のＣデータ、つまり、３ビットシフトアップされたＣデータとによって予測変換信号ＬＰＳを生成し、出力する。
【０３６８】
この予測変換信号ＬＰＳがコンテキストテーブル記憶手段１０４からの５番目の被復号化画素に対する記憶用データの予測シンボルＭＰＳと一致していると、画像データ発生手段１７１から例えば"１"を示す画像データを、予測変換信号ＬＰＳが予測シンボルＭＰＳと一致していないと例えば"０"を示す画像データを５番目の被復号化画素に対する画像データとして記憶手段１０１に出力する。記憶手段１０１はこの画像データを記憶する。
【０３６９】
一方、予測変換信号ＬＰＳが（５）式を満足していることを示すと、演算手段１７２は、上記（６）式に基づき、コンテキストテーブル記憶手段１０５からの５番目の被復号化画素に対する記憶用データのＬＳＺデータと、４番目の被複号化画素のＡデータ、つまり、４番目の被複号化画素に対する算術演算されたＡデータが３ビットシフトアップされたＡデータとによりＡデータを求め、Ａレジスタ１０８に出力する。それとともに、上記（７）式に基づき、４番目の被複号化画素のＣデータ、つまり、４番目の被複号化画素に対する算術演算されたＣデータが３ビットシフトアップされたＣデータをＣレジスタ１１０に出力する。
【０３７０】
予測変換信号が（５）式を満足していないことを示すと、演算手段１７２は、上記（８）式に基づき、コンテキストテーブル記憶手段１０４からの５番目の被復号化画素に対する記憶用データのＬＳＺデータをＡデータとしてＡレジスタ１０８に出力する。それとともに、上記（９）式に基づき、コンテキストテーブル記憶手段１０４からの５番目の被復号化画素に対する記憶用データのＬＳＺデータと４番目の被複号化画素のＡデータ及びＣデータ、つまり、４番目の被複号化画素に対する算術演算されたＡデータ及びＣデータがそれぞれ３ビットシフトアップされたＡデータ及びＣデータとによりＣデータを求め、Ｃレジスタ１１０に出力する。
【０３７１】
このようにして演算手段１７２にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ１０８のレジスタ部１８１及びＣレジスタ１１０（図１５及び図１６参照）に制御手段１１３からの画素処理クロック信号の立ち上がり（期間Ｔ8）にて取り込まれ、記憶（記憶内容の書き換え）されることになる。
一方、制御手段１１３は、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を受けているものの、この期間Ｔ7において書換クロック信号が"Ｈ"レベルを維持しているため、コンテキストテーブル記憶手段１０４の記憶内容は書き換えられることがない。
【０３７２】
また、制御手段１１３は、図１７の（ｊ）に示すように、システムクロック信号と同期したクロックとなるＣＴカウントクロック信号を得、図１７の（ｍ）に示すように、期間Ｔ7にてシステムクロック信号と同期する符号システムクロック信号を生成することになる。この符号システムクロック信号の立ち下がりを受けた入力手段１１２は、ラッチしている記憶内容を１ビットシフトアップして記憶し直す。
【０３７３】
したがって、このモードIVの期間Ｔ7においては、５番目の被復号化画素に対するコンテキストに基づく算術演算までと、４番目の被復号化画素に対する最後のリノーマライズ処理、つまり、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理とが、システムクロックの１クロック（サイクル）で行われる。
【０３７４】
また、このモードIVにおいては、１回のリノーマライズ処理を必要とする例を示しているので、Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、１０進数の０．５未満０．２５以上の値になるため、その最上位ビットの値は"０"であり、次のビットの値は"１"である。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３に図１７の（ｅ）に示すように期間Ｔ8にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０３７５】
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"からなる１回リノーマライズ信号を出力し、制御手段１１３に図１７の（ｆ）に示すように期間Ｔ8にて"Ｈ"レベルの１回リノーマライズ信号が得られる。
【０３７６】
さらに、期間Ｔ8において、コンテキスト生成手段１０２からの６番目の被復号化画素のコンテキスト及びコンテキスト記憶手段１０３からの５番目の被復号化画素のコンテキストを受けたコンテキスト比較手段１０６は、図１７の（ｄ）に示すように"同一である"場合を意味する"Ｈ"レベルの同一コンテキスト信号を出力する。
従って、この期間Ｔ8において、コンテキストが同一であり、１回のリノーマライズ処理を行う必要があるモードIVを認識する。
この認識により、図１７に示す期間Ｔ8にて、リノーマライズ処理、つまり、コンテキストテーブル記憶手段１０４の記憶用データの書換処理とＡレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
【０３７７】
この時、つまり、期間Ｔ8において、上記したようにシステムクロックの立ち上がりによる画素処理クロック信号の立ち上がりにて、５番目の被符号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ１０８及びＣレジスタ１１０に取り込まれ、ラッチされるとともに、画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段１０２は、記憶手段１０１から６番目の被復号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキスト記憶手段１０４のリード用アドレス入力ノードＡＲ及びコンテキスト記憶手段１０３に出力する。
【０３７８】
しかし、Ａレジスタ１０８のリノーマライズ発生手段１８２から"正規化処理を行わせること"を意味する"１"が出力されているとともに１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"が出力され、コンテキスト比較手段１０６からの同一コンテキスト信号が同一であることを意味しているため、画素処理クロック信号がこの期間Ｔ8中"Ｈ"レベルを維持し続ける。その結果、Ａレジスタ１０８及びＣレジスタ１１０の記憶内容は更新されず、５番目の被復号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ１０８及びＣレジスタ１１０にラッチされ続ける。
【０３７９】
一方、制御手段１１３は、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を受けることによってリノーマライズクロック信号発生手段がセットされてシステムクロック信号に同期したリノーマライズクロック信号を出力するとともに、システムクロック信号に同期した符号シフトクロック信号を出力する。
この符号シフトクロック信号の立ち下がりを受けた入力手段１１２は、ラッチしている符号化データを１ビットシフトアップしてラッチし直す。
また、リノーマライズクロック信号の立ち下がりを受けたＡレジスタ１０８及びＣレジスタ１１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ7にて算術演算手段１０７にて演算処理された５番目の被復号化画素に対するＡデータ及びＣデータを１ビットシフトアップしてラッチし直す。
【０３８０】
また、制御手段１１３は、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を受けているため、画素処理クロックの立ち上がりを受けて、図１７の（ｇ）に示すように、システムクロックに同期した書換クロック信号を出力する。
この書換クロック信号の立ち下がりを受けたコンテキストテーブル記憶手段１０４は、ライト用アドレス入力ノードＡＷに受けたコンテキスト記憶手段３からのコンテキスト、つまり、５番目に対する被復号化画素のコンテキストに基づいたアドレスのコンテキストテーブル記憶部に、上記した期間Ｔ4と同様に記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６にて構成される書換データ生成手段にて生成された予測シンボルＭＰＳＵＰ及びＬＰＺＵＰデータからなる書換データを書き込み、記憶することになる。
【０３８１】
この期間Ｔ8において、Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．５以上の値になり、その最上位ビットの値は"１"になる。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行わないこと"を意味する"０"からなるリノーマライズ信号を出力し、制御手段１３に図１７の（ｅ）に示すように期間Ｔ9にて"Ｌ"レベルのリノーマライズ信号が得られる。
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１１３に図１７の（ｆ）に示すように期間Ｔ9にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
【０３８２】
したがって、このモードIVにおいては、既にリノーマライズ処理が終了したことを意味し、リノーマライズの処理回数が１回必要なものにおいて、５番目の被複号化画素に対するコンテキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段１０７によるＡデータ及びＣデータそれぞれがＡレジスタ１０８及びＣレジスタ１１０に記憶され、１回のリノーマライズ処理がシステムクロックの１クロックで行われるものである。従って、モードIVにおける動作時間はシステムクロックの２クロック分になる。
【０３８３】
なお、制御手段１１３は、期間Ｔ7及び期間Ｔ8において、図１７の（ｅ）に示すリノーマライズ信号が"Ｈ"レベルであるため、ＣＴカウントクロック信号を図１７の（ｊ）に示すようにシステムクロック信号と同じクロック信号とするものの、２クロックであり、前モードからの合計クロック数が５クロックであるため、制御手段１１３からの符号入力クロック信号が"Ｈ"レベルのままであり、入力手段１１２は符号化データを取り込むことがない。
【０３８４】
［モードＶ］
図１７において、（ａ）に示したシステムクロック信号における期間Ｔ9〜Ｔ13がモードＶにおける主要な各信号の波形の一例を示しているものである。
モードＶについて、６番目の被復号化画素に対して復号化処理がなされたものとして説明する。期間Ｔ9において、既にコンテキスト生成手段１０２は、記憶手段１０１から６番目の被復号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキスト記憶手段１０４のリード用アドレス入力ノードＡＲに出力している。
なお、図１７の（ｃ）に６番目の被復号化画素に対してコンテキストがコンテキスト生成手段２によって生成されていることを、符号６にて示している。
【０３８５】
コンテキスト記憶手段１０４においては、リード用アドレス入力ノードＡＲに入力されたコンテキストに基づいて１６ビットの記憶用データ（予測シンボルＭＰＳ及びＬＳＺデータ）が読み出され、データ出力ノードＤＯから算術演算手段１０７に出力する。
一方、上記したモードIVは期間Ｔ8において処理が完了しているため、この期間Ｔ9においては、図１７の（ｅ）及び（ｆ）に示すように、制御手段１１３にてそれぞれ"Ｌ"レベルのリノーマライズ信号及び１回リノーマライズ信号が得られ、リノーマライズ処理が行われないものである。
【０３８６】
また、期間Ｔ8において画素処理クロック信号が"Ｈ"レベルを維持していたため、期間Ｔ9においてシステムクロックが立ち上がっても画素処理クロック信号は"Ｈ"レベルのままであり、Ａレジスタ１０８及びＣレジスタ１１０にラッチされているＡデータ及びＣデータは、期間Ｔ8にてラッチされた期間Ｔ7において５番目の被復号化画素に対する算術演算されたＡデータ及びＣデータを１ビットシフトアップされたＡデータ及びＣデータになっている。
【０３８７】
そして、算術演算手段１０７（図１４参照）では、演算手段１７２が上記（５）式に基づき、コンテキストテーブル記憶手段１０４からの６番目の被復号化画素に対する記憶用データのＬＳＺデータと５番目の被復号化画素のＡデータと５番目の被復号化画素のＣデータとによって予測変換信号ＬＰＳを生成し、出力する。
画像データ発生手段１７１は、この予測変換信号ＬＰＳが６番目の被復号化画素に対する記憶用データの予測シンボルと一致していると、例えば"１"を示す画像データを、予測変換信号ＬＰＳが予測シンボルと一致していないと、例えば"０"を示す画像データを６番目の被復号化画素に対する画像データとして記憶手段１０１に出力する。記憶手段１０１はこの画像データを記憶する。
【０３８８】
一方、演算手段１７２は、予測変換信号ＬＰＳが上記（５）式を満足していることを示すと、上記（６）式に基づき、コンテキストテーブル記憶手段１０４からの６番目の被復号化画素に対する記憶用データのＬＳＺデータと、５番目の被復号化画素のＡデータ、つまり、１ビットシフトアップされたＡデータによりＡデータを求め、Ａレジスタ１０８に出力する。それとともに、上記（７）式に基づき、５番目の被復号化画素のＣデータ、つまり、１ビットシフトアップされたＣデータをＣレジスタ１１０に出力する。
【０３８９】
演算手段１７２は、予測変換信号ＬＰＳが上記（５）式を満足していないことを示すと、上記（８）式に基づき、コンテキストテーブル記憶手段１０４からの６番目の被復号化画素に対する記憶用データのＬＳＺデータをＡデータとしてＡレジスタ１０８に出力する。それとともに、上記（９）式に基づき、コンテキストテーブル記憶手段１０４からの６番目の被復号化画素に対する記憶用データのＬＳＺデータと５番目の被符号化画素のＡデータ及びＣデータ、つまり、１ビットシフトアップされたＡデータ及びＣデータとによりＣデータを求め、Ｃレジスタ１１０に出力する。
【０３９０】
このようにして演算手段１７２にて演算されたＡデータ及びＣデータはそれぞれＡレジスタ１０８のレジスタ部１８１及びＣレジスタ１１０（図１５及び図１６参照）に制御手段１１３からの画素処理クロック信号の立ち上がり（期間Ｔ10）にて取り込まれ、記憶（記憶内容の書き換え）されることになる。
一方、制御手段１１３からの書換クロック信号は図１７の（ｇ）に示すように、"Ｈ"レベルを維持するため、コンテキストテーブル記憶手段１０４の記憶内容は書き換えられることがない。
【０３９１】
また、このモードＶにおいては、５回のリノーマライズ処理を必要とする例を示しているので、Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、１０進数の０．０３１２５未満０．０１５６２５以上の値になるため、その最上位ビットの値は"０"であり、次のビットの値は"０"である。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３に図１７の（ｅ）に示すように期間Ｔ10にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０３９２】
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１１３に図１７の（ｆ）に示すように期間Ｔ10にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
さらに、期間Ｔ10において、コンテキスト生成手段１０２からの７番目の画素のコンテキスト及びコンテキスト記憶手段１０３からの６番目の被復号化画素のコンテキストを受けたコンテキスト比較手段１０６は、図１７の（ｄ）に示すように"同一である"場合を意味する"Ｈ"レベルの同一コンテキスト信号を出力する。
【０３９３】
従って、この期間Ｔ10において、コンテキストが同一であり、２回以上のリノーマライズ処理を行う必要があるモードＶを認識する。
この認識により、図１７に示す期間Ｔ10にて、リノーマライズ処理、つまり、コンテキストテーブル記憶手段１０４の記憶用データの書換処理とＡレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行うことになる。
【０３９４】
この時、つまり、期間Ｔ10において、上記したようにシステムクロックの立ち上がりによる画素処理クロック信号の立ち上がりにて、６番目の被復号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ１０８及びＣレジスタ１１０に取り込まれ、ラッチされる。それとともに、画素処理クロック信号の立ち上がりを受けたコンテキスト生成手段１０２は、記憶手段１０１から７番目の被復号化画素に対するコンテキストを読み込み、読み込んだコンテキストをコンテキスト記憶手段１０４のリード用アドレス入力ノードＡＲ及びコンテキスト記憶手段１０３に出力する。
【０３９５】
しかし、Ａレジスタ１０８のリノーマライズ発生手段１８２から"正規化処理を行わせること"を意味する"１"が出力されているとともに１回リノーマライズ発生手段１８３から"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"が出力されているため、画素処理クロック信号がこの期間Ｔ10中"Ｈ"レベルを維持し続ける。その結果、Ａレジスタ１０８及びＣレジスタ１１０の記憶内容は更新されず、６番目の被復号化画素に対する算術演算の結果であるＡデータ及びＣデータがＡレジスタ１０８及びＣレジスタ１１０にラッチされ続ける。
【０３９６】
一方、制御手段１１３は、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を受けることによってリノーマライズクロック信号発生手段がセットされてシステムクロック信号に同期したリノーマライズクロック信号を出力するとともに、システムクロック信号に同期した符号シフトクロック信号を出力する。
この符号シフトクロック信号の立ち下がりを受けた入力手段１１２は、ラッチしている符号化データを１ビットシフトアップしてラッチし直す。
【０３９７】
また、リノーマライズクロック信号の立ち下がりを受けたＡレジスタ１０８及びＣレジスタ１１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ9にて算術演算手段１０７にて演算処理された６番目の被復号化画素に対するＡデータ及びＣデータを１ビットシフトアップしてラッチし直す。
また、制御手段１１３は、Ａレジスタ１０８のリノーマライズ発生手段１８２からの"正規化処理を行うこと"を意味する"１"を受けているため、画素処理クロックの立ち上がりを受けて、図１７の（ｇ）に示すように、システムクロックに同期した書換クロック信号を出力する。
【０３９８】
この書換クロック信号の立ち下がりを受けたコンテキストテーブル記憶手段１０４は、ライト用アドレス入力ノードＡＷに受けたコンテキスト記憶手段１０３からのコンテキスト、つまり、このモードIVにおける６番目に対する被復号化画素のコンテキストに基づいたアドレスのコンテキストテーブル記憶部に、上記した期間Ｔ4と同様に記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６にて構成される書換データ生成手段にて生成された予測シンボルＭＰＳＵＰ及びＬＰＺＵＰデータからなる書換データを書き込み、記憶することになる。
【０３９９】
この期間Ｔ10において、Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．０６２５未満０．０３１２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３に図１７の（ｅ）に示すように期間Ｔ11にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０４００】
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１１３に図１７の（ｆ）に示すように期間Ｔ11にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
このことは、期間Ｔ11において、リノーマライズ処理における、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味している。
【０４０１】
したがって、期間Ｔ11において、制御手段１１３は、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からの"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"を受けていることにより、制御手段１１３のリノーマライズクロック信号発生手段がリセットされず、システムクロック信号に同期したリノーマライズクロック信号を出力するとともに、システムクロック信号に同期した符号シフトクロック信号を出力する。
【０４０２】
この符号シフトクロック信号の立ち下がりを受けた入力手段１１２は、ラッチしている符号化データを１ビットシフトアップしてラッチし直す。
また、リノーマライズクロック信号の立ち下がりを受けたＡレジスタ１０８及びＣレジスタ１１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ10にて１ビットシフトアップされたＡデータ及びＣデータを、さらに１ビットシフトアップしてラッチし直す。
【０４０３】
なお、制御手段１１３は、この期間Ｔ11中、書換クロック信号を"Ｈ"レベルにしているため、コンテキストテーブル記憶手段１０４の記憶内容は書き換えられることがない。
さらに、この期間Ｔ11において、Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．１２５未満０．０６２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３に図１７の（ｅ）に示すように期間Ｔ12にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０４０４】
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１１３に図１７の（ｆ）に示すように期間Ｔ12にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
このことは、期間Ｔ12において、リノーマライズ処理における、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味している。
【０４０５】
したがって、期間Ｔ12において、制御手段１１３は、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からの"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"を受けていることにより、制御手段１１３のリノーマライズクロック信号発生手段がリセットされず、システムクロック信号に同期したリノーマライズクロック信号を出力する。
なお、この期間Ｔ12において、制御手段１１３は、図１７の（ｊ）に示すようにＣＴカウントクロック信号のカウント数が８になり、この実施の形態２では送信するための符号化データのビット数を８としているため、符号システムクロック信号はシステムクロック信号に同期せず、"Ｈ"レベルを維持し、符号入力クロック信号をシステムクロック信号に同期した信号となしている。
【０４０６】
この符号入力クロック信号の立ち下がりを受けた入力手段１１２は、送信されてくる８ビットの符号化データを取り込み、前の符号化データをこの取り込んだ符号化データに書き換え、記憶する。
また、リノーマライズクロック信号の立ち下がりを受けたＡレジスタ１０８及びＣレジスタ１１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ11にて１ビットシフトアップされたＡデータ及びＣデータを、さらに１ビットシフトアップしてラッチし直す。
【０４０７】
なお、制御手段１１３は、この期間Ｔ1 2中、図１７の（ｇ）に示すように、書換クロック信号を"Ｈ"レベルとしているため、コンテキストテーブル記憶手段１０４の記憶内容は書き換えられることがない。
さらに、この期間Ｔ12において、Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．２５未満０．１２５以上の値になるものの、その最上位ビットの値は"０"であり、次のビットの値も"０"である。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３にて図１７の（ｅ）に示すように期間Ｔ13にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０４０８】
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"からなる１回リノーマライズ信号を出力し、制御手段１１３にて図１７の（ｆ）に示すように期間Ｔ13にて"Ｌ"レベルの１回リノーマライズ信号が得られる。
このことは、期間Ｔ13において、リノーマライズ処理における、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味している。
【０４０９】
したがって、期間Ｔ13において、制御手段１１３は、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からの"後１回の正規化処理で正規化処理が終了しないこと"を意味する"０"を受けていることにより、制御手段１１３のリノーマライズクロック信号発生手段がリセットされず、システムクロック信号に同期したリノーマライズクロック信号を出力するとともに、システムクロック信号に同期した符号シフトクロック信号を出力する。
【０４１０】
この符号シフトクロック信号の立ち下がりを受けた入力手段１１２は、ラッチしている符号化データを１ビットシフトアップしてラッチし直す。
このリノーマライズクロック信号の立ち下がりを受けたＡレジスタ１０８及びＣレジスタ１１０はラッチしているＡデータ及びＣデータ、つまり、期間Ｔ12にて１ビットシフトアップされたＡデータ及びＣデータを、さらに１ビットシフトアップしてラッチし直す。
なお、制御手段１１３は、この期間Ｔ13中、図１７の（ｇ）に示すように、書換クロック信号を"Ｈ"レベルとしているため、コンテキストテーブル記憶手段１０４の記憶内容は書き換えられることがない。
【０４１１】
さらに、この期間Ｔ13において、Ａレジスタ１０８のレジスタ部１８１に記憶されたＡデータは、１ビットシフトアップされたことにより、１０進数の０．５未満０．２５以上の値になり、その最上位ビットの値は"０"であり、次のビットの値は"１"になる。
従って、Ａレジスタ１０８のリノーマライズ発生手段１８２からは"正規化処理を行うこと"を意味する"１"からなるリノーマライズ信号を出力し、制御手段１１３にて図１７の（ｅ）に示すように期間Ｔ14にて"Ｈ"レベルのリノーマライズ信号が得られる。
【０４１２】
また、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"からなる１回リノーマライズ信号を出力し、制御手段１１３にて図１７の（ｆ）に示すように期間Ｔ14にて"Ｈ"レベルの１回リノーマライズ信号が得られる。
このことは、期間Ｔ14において、リノーマライズ処理における、Ａレジスタ１０８及びＣレジスタ１１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理を行わせることを意味し、かつ後１回の正規化処理でこのモードＶが終了することを意味している。
【０４１３】
つまり、Ａレジスタ１０８の１回リノーマライズ発生手段１８３からは"後１回の正規化処理で正規化処理が終了すること"を意味する"１"が出力されることから、このリノーマライズ処理を次の被復号化画素の復号化処理を行うシステムクロックの最初のクロック、具体的には図１７に示す期間Ｔ14にて行えることを意味しているものである。
つまり、期間Ｔ14におけるシステムクロックの立ち上がりを受けて、制御手段１１３は図１７の（ｅ）及び（ｆ）に示すように"Ｈ"レベルのリノーマライズ信号及び１回リノーマライズ信号を得、しかも、図１７の（ｉ）に示すようにシステムクロック信号の立ち上がりを受けて立ち上がるシフトアップ選択信号を出力することになる。
【０４１４】
シフトアップ選択信号が立ち上がることにより、この"後１回の正規化処理で正規化処理が終了すること"を意味するシフトアップ選択信号を受けるＡセレクタ１０９は、Ａレジスタ１０８からのＡデータを１ビットシフトアップしたデータを選択して算術演算手段１０７に出力する。
同様に、シフトアップ選択信号を受けるＣセレクタ１１１は、Ｃレジスタ１１０からのＣデータを１ビットシフトアップしたデータを選択して算術演算手段１０７に出力する。
【０４１５】
つまり、この期間Ｔ14において、モードＶにおける、Ａレジスタ８及びＣレジスタ１０にラッチされたＡデータ及びＣデータの１ビットシフトアップ処理と同等の処理がなされることになる。結果として、モードＶにおいて、期間Ｔ10〜Ｔ14で５回のリノーマライズ処理が行われることになり、Ａセレクタ９及びＣセレクタ１１から出力されるＡデータ及びＣデータは、モードＶの期間Ｔ9において６番目の被復号化画素に対する算術演算されたＡデータ及びＣデータを５ビットシフトアップしたＡデータ及びＣデータになっているものである。
【０４１６】
したがって、このモードＶにおいては、リノーマライズの処理回数が５回必要なものにおいて、６番目の被復号化画素に対するコンテキストの生成から算術演算まで、システムクロックの１クロック（サイクル）で行われ、算術演算手段１０７によるＡデータ及びＣデータそれぞれがＡレジスタ１０８及びＣレジスタ１１０に記憶され、４回のリノーマライズ処理がシステムクロックの４クロックで行われ、最後のリノーマライズ処理が次の被復号化画素の復号化処理を行うシステムクロックの最初のクロックで行われるものである。従って、モードＶにおける動作時間は実質的にシステムクロックの５クロック分ですむものである。
【０４１７】
なお、制御手段１１３は、期間Ｔ10〜Ｔ13において、リノーマライズ信号を"Ｈ"レベルとしているため、ＣＴカウントクロック信号を図１７の（ｊ）に示すようにシステムクロック信号と同じクロック信号とし、４クロック出力する。  したがって、前モードまでの合計クロック数が５クロックであるため、送信するための符号化データのビット数と同じ数、この実施の形態２においては８ビットと同じ数を制御手段１１３がカウントすると、次のシステムクロックに同期して図１７の（ｋ）に示すように"Ｌ"レベルとなる符号入力クロック信号を制御手段１１３が出力する。
【０４１８】
期間Ｔ12の説明にて説明したように、制御手段１１３からの符号入力クロック信号の"Ｌ"レベルへの立ち下がりを入力手段１１２が受けると、この実施の形態２では送信されてくる８ビットの符号化データを一括してパラレルに入力手段１１２に取り込み、ラッチし直すことになる。
【０４１９】
以上に述べたように、このように構成されたディジタル情報復号化装置にあって、システムクロック信号の処理クロック数は次のようになる。
すなわち、リノーマライズが無い、つまり、被復号化画素に対するＡデータが１０進数で０．５以上を示す正規化処理を必要としない場合のモードＩでは１回である。
リノーマライズが有り、つまり、被復号化画素に対するＡデータが１０進数で０．５未満を示す正規化処理を必要とし、かつ被復号化画素に対するコンテキストと被復号化画素の１つ後の画素のコンテキストとが同一でなく、リノーマライズの回数が１回である場合のモードIIでは１回である。
【０４２０】
リノーマライズが有り、かつ被復号化画素に対するコンテキストと被復号化画素の１つ後の画素のコンテキストとが同一でなく、リノーマライズの回数が１回を越える場合のモードIIIではリノーマライズの回数と同じ回数である。
リノーマライズが有り、かつ被復号化画素に対するコンテキストと被復号化画素の１つ後の画素のコンテキストとが同一で、リノーマライズの回数が１回である場合のモードIVでは２回である。
リノーマライズが有り、かつ被復号化画素に対するコンテキストと被復号化画素の１つ後の画素のコンテキストとが同一で、リノーマライズの回数が１回を越える場合のモードＶではリノーマライズの回数と同じ回数である。
【０４２１】
すなわち、モードII、III及びＶでは、最後のリノーマライズ処理を次の被復
号化画素の処理に対するシステムクロックの最初のクロックにて次の被復号化画素の処理と一緒に行えるため、実質的に１クロック分削減でき、復号化に対する処理速度の高速化が図れるものである。
【０４２２】
そして、このように構成されたディジタル情報復号化装置にあっても、複号化に対して圧縮率が最悪（圧縮率がほぼ１）の場合、ほとんどの被復号化画素に対する処理モードがモードIIになると予想される。この場合においても、モードIIの動作時間は実質的にシステムクロックの１クロック分でよく、ほとんどの被復号化画素に対する処理がシステムクロックの１クロックで処理されることになり、復号化に対する処理速度の高速化が図れるものである。しかも、この１クロック分に要する時間は、実質的にコンテキストテーブル記憶手段１０４のアクセス時間と、算術演算手段１０７のアクセス時間の和になり、システムクロックの周期を短くでき、高速化が図れるものである。
【０４２３】
さらに、上記実施の形態１にて説明したデジタル情報符号化装置によって符号化された符号化データを、リアルタイムで復号でき、送信されてきた符号化データを蓄積するためのメモリ、つまり、入力手段１１２の容量を小さくでき、結果としてデジタル情報復号化装置を組み込んだ半導体集積回路装置を小型化、低コスト化を図れるものである。
【０４２４】
一方、上記のように構成されたディジタル情報複号化装置においては、コンテキストテーブル記憶手段１０４のコンテキストテーブル記憶部に記憶する記憶用データとして予測シンボルＭＰＳ及びＬＳＺデータとしているため、コンテキストテーブル記憶手段１０４を記憶容量の小さい２ポートＲＡＭにて構成できる。その結果、ディジタル情報複号化装置を半導体集積回路にて形成した際、コンテキストテーブル記憶手段１０４の占める割合を小さくでき、集積化に適したディジタル情報複号化装置が得られるものである。
【０４２５】
しかも、コンテキストテーブル記憶手段１０４へ与える書換データを生成する書換データ生成手段を、記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６にて構成している。しかも、記憶用データ記憶手段１１４をラッチ回路にて形成し、ＬＳＺ更新論理回路１１５を例えばＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとによって構成される論理回路（この実施の形態２では約２Ｋゲートで構成されている）によって形成し、ＭＰＳ更新論理回路１６を例えばイクスクルーシブオア回路である論理回路によって形成しているため、ディジタル情報複号化装置を半導体集積回路にて形成した際、書換データ生成手段の占める割合を小さくでき、集積化に適したディジタル情報符複号化装置が得られるものである。
【０４２６】
実施の形態３．
図１８はこの発明の実施の形態３を示すものであり、例えば、ファクシミリに適用した場合の半導体集積回路化されたデジタル情報符号化・復号化装置を示すものである。
このデジタル情報符号化・復号化装置は、基本的には上記した実施の形態１にて示したデジタル情報符号化装置と実施の形態２にて示したデジタル情報復号化装置とを１つの半導体集積回路装置として組み込んだものである。
つまり、記憶手段１、コンテキスト生成手段２、コンテキスト記憶手段３、コンテキストテーブル記憶手段４、並びに記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６にて構成される書換データ生成手段を上記した実施の形態１と同様のものとし、符号化及び復号化に際して兼用して用いるものとしている。
【０４２７】
また、算術演算手段７、Ａレジスタ８、Ａセレクタ９、Ｃレジスタ１０、Ｃセレクタ１１、出力手段１２及び制御手段１３によって構成される符号化カーネル部は、上記した実施の形態１と同様のものとしている。そして、この符号化カーネル部はエンコード／デコード切換信号によって活性・非活性状態を制御され、制御手段１３が活性状態にされると上記実施の形態１と同様に動作するものである。
【０４２８】
算術演算手段１０７、Ａレジスタ１０８、Ａセレクタ１０９、Ｃレジスタ１１０、Ｃセレクタ１１１、入力手段１１２及び制御手段１１３によって構成される復号化カーネル部は、上記した実施の形態２と同様のものとしている。そして、この復号化カーネル部はエンコード／デコード切換信号によって活性・非活性状態を制御され、制御手段１１３が活性状態にされると上記実施の形態２と同様に動作するものである。
【０４２９】
そして、記憶手段１、コンテキスト生成手段２、コンテキスト記憶手段３、コンテキストテーブル記憶手段４、並びに記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６にて構成される書換データ生成手段を、符号化又は復号化として使用するために、符号化・復号化選択手段２００が設けられているものである。
この符号化・復号化選択手段２００は、一方の入力端Ａに算術演算手段１０７からの予測変換信号ＬＰＳと制御手段１１３からの画素処理クロック信号及び書換クロック信号とを受け、他方の入力端Ｂに算術演算手段７からの予測変換信号ＬＰＳと制御手段１３からの画素処理クロック信号及び書換クロック信号とを受け、入力されるエンコード／デコード切換信号に基づいて、一方の入力端Ａまたは他方の入力端Ｂに入力された信号を選択して出力するものである。
【０４３０】
そして、入力されるエンコード／デコード切換信号がエンコードを示すと、他方の入力端Ｂに入力された信号を選択し、算術演算手段７からの予測変換信号ＬＰＳをＬＳＺ更新論理回路１５に、制御手段１３からの画素処理クロック信号をコンテキスト生成手段２及びコンテキスト記憶手段３及び記憶用データ記憶手段１４に、制御手段１３からの書換クロック信号をコンテキストテーブル記憶手段４のライトイネーブル信号入力ノードＷＥにそれぞれ出力する。
【０４３１】
また、入力されるエンコード／デコード切換信号がデコードを示すと、一方の入力端Ａに入力された信号を選択し、算術演算手段１０７からの予測変換信号ＬＰＳをＬＳＺ更新論理回路１５に、制御手段１１３からの画素処理クロック信号をコンテキスト生成手段２及びコンテキスト記憶手段３及び記憶用データ記憶手段１４に、制御手段１１３からの書換クロック信号をコンテキストテーブル記憶手段４のライトイネーブル信号入力ノードＷＥにそれぞれ出力するものである。
【０４３２】
要するに、このように構成されたデジタル情報符号化・復号化装置は、エンコード／デコード切換信号がエンコードを示すと、記憶手段１、コンテキスト生成手段２、コンテキスト記憶手段３、コンテキストテーブル記憶手段４、並びに記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６にて構成される書換データ生成手段、コンテキスト比較手段６、算術演算手段７、Ａレジスタ８、Ａセレクタ９、Ｃレジスタ１０、Ｃセレクタ１１、出力手段１２、制御手段１３及び符号化・復号化選択手段３００によって上記した実施の形態１と同様のデジタル情報符号化装置として動作、機能する。
【０４３３】
エンコード／デコード切換信号がデコードを示すと、記憶手段１、コンテキスト生成手段２、コンテキスト記憶手段３、コンテキストテーブル記憶手段４、並びに記憶用データ記憶手段１１４、ＬＳＺ更新論理回路１１５及びＭＰＳ更新論理回路１１６にて構成される書換データ生成手段、コンテキスト比較手段６、算術演算手段１０７、Ａレジスタ１０８、Ａセレクタ１０９、Ｃレジスタ１１０、Ｃセレクタ１１１、入力手段１１２、制御手段１１３及び符号化・復号化選択手段３００によって上記した実施の形態２と同様のデジタル情報復号化装置として動作、機能するものである。
【０４３４】
なお、上記したデジタル情報符号化・復号化装置にあって、エンコード／デコード切換信号の変わりに、一定の電圧、例えば電源電圧または接地電圧を印加する構成として、符号化カーネル部を常に活性状態、復号化カーネル部を常に非活性状態、符号化・復号化選択手段３００を常に他方の入力端Ｂを選択する状態にしてデジタル情報符号化装置として使用してもよい。また、符号化カーネル部を常に非活性状態、復号化カーネル部を常に活性状態、符号化・復号化選択手段３００を常に一方の入力端Ａを選択する状態にしてデジタル情報復号化装置として使用してもよいものである。
【０４３５】
このように構成されたデジタル情報符号化・復号化装置にあっては、上記した実施の形態１及び２と同様の効果を奏する他、符号化装置及び復号化装置を１つの半導体集積回路装置として構成でき、符号化装置と復号化装置とを別々に製造しなくとも、符号化装置及び復号化装置両者、符号化装置単独、復号化装置単独のものに対して同じ半導体集積回路装置にて供給できるものである。
【０４３６】
【発明の効果】
本発明によれば、コンテキストテーブル記憶手段は、システムクロックの１クロック内で記憶内容の読み出しと記憶内容の書き込み（書き換え）とを行えるＲＡＭにて構成している。このため、モードII、I II及びＶでは、最後のリノーマライズ処理を次の被復号化画素の処理に対するシステムクロックの最初のクロックにて次の被復号化画素の処理と一緒に行える。符号化に対して圧縮率が最悪（圧縮率がほぼ１）の場合は、ほとんどの被符号化画素に対する処理モードがモードIIになると予想される。この場合においても、モードIIの動作時間は実質的にシステムクロックの１クロック分でよく、ほとんどの被符号化画素に対する処理がシステムクロックの１クロックで処理されることになり、符号化に対する処理速度の高速化が図れる。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示すブロック図。
【図２】テンプレートの一例を示す図。
【図３】コンテキストテーブル記憶手段４、１０４におけるコンテキストテーブルの一例を示す図。
【図４】この発明の実施の形態１ないし実施の形態３に用いられるコンテキストテーブル記憶手段４、１０４の一例を示すブロック図。
【図５】この発明の実施の形態１ないし実施の形態３におけるコンテキストテーブル記憶手段４、１０４のメモリセルＭＣの一例を示す回路図。
【図６】この発明の実施の形態１及び実施の形態３における算術演算手段７の一例を示すブロック図。
【図７】この発明の実施の形態１及び実施の形態３におけるＡレジスタ８及びＡセレクタ９の一例を示すブロック図。
【図８】この発明の実施の形態１及び実施の形態３におけるＣレジスタ１０及びＣセレクタ１１の一例を示すブロック図。
【図９】この発明の実施の形態１ないし実施の形態３におけるＬＳＺ論理更新回路１５、１１５の論理を組むための真理値表を示す図。
【図１０】この発明の実施の形態１ないし実施の形態３における動作モードを示す図。
【図１１】この発明の実施の形態１及び実施の形態３における主要部における信号の波形を示す波形図。
【図１２】この発明の実施の形態１におけるＡデータ及びＣデータの概念を示す図。
【図１３】この発明の実施の形態２を示すブロック図。
【図１４】この発明の実施の形態２及び実施の形態３における算術演算手段１０７の一例を示すブロック図。
【図１５】この発明の実施の形態２及び実施の形態３におけるＡレジスタ１０８及びＡセレクタ１０９の一例を示すブロック図。
【図１６】この発明の実施の形態２及び実施の形態３におけるＣレジスタ１１０及びＣセレクタ１１１の一例を示すブロック図。
【図１７】この発明の実施の形態２及び実施の形態３における主要部における信号の波形を示す波形図。
【図１８】この発明の実施の形態３を示すブロック図。
【符号の説明】
１  記憶手段、２  コンテキスト生成手段、３  コンテキスト記憶手段、４  コンテキストテーブル記憶手段、６  コンテキスト比較手段、７  算術演算手段、８  Ａレジスタ、９  Ａセレクタ、１０  Ｃレジスタ、１１  Ｃセレクタ、１２  出力手段、１３  制御手段、１４  記憶用データ記憶手段、１５  ＬＳＺ更新論理回路、１６  ＭＰＳ更新論理回路、１０７  算術演算手段、１０８  Ａレジスタ、１０９  Ａセレクタ、１１０  Ｃレジスタ、１１１  Ｃセレクタ、１１２  入力手段、１１３  制御手段、１１４  記憶用データ記憶手段、１１５  ＬＳＺ更新論理回路、１１６  ＭＰＳ更新論理回路、２００  符号化・復号化選択手段。
【図１】
0003621512.tif 000003
【図２】
0003621512.tif 000004
【図３】
0003621512.tif 000005
【図４】
0003621512.tif 000006
【図５】
0003621512.tif 000007
【図６】
0003621512.tif 000008
【図７】
0003621512.tif 000009
【図８】
0003621512.tif 000010
【図９】
0003621512.tif 000011
【図１０】
0003621512.tif 000012
【図１１】
0003621512.tif 000013
【図１２】
0003621512.tif 000014
【図１３】
0003621512.tif 000015
【図１４】
0003621512.tif 000016
【図１５】
0003621512.tif 000017
【図１６】
0003621512.tif 000018
【図１７】
0003621512.tif 000019
【図１８】
0003621512.tif 000020