(57)【特許請求の範囲】
【請求項１】
ポリゴンを構成するＸ，Ｙの端点情報及びポリゴン面に付与する模様を示すマッピングパターン端点情報とポリゴンのＺ値を格納する記憶手段と、上記記憶手段からの各端点情報を幾何変換する幾何変換手段と、上記幾何変換手段からの各端点情報に基づいて、ポリゴンのＸ，Ｙアドレス情報、マッピングパターンアドレス情報及びポリゴンのＺ値を算出する描画処理手段と、算出されたＺ値に基づき隠面処理を行う手段と、を備え、全てのポリゴンに対して描画処理及び隠面処理を行って描画するドットのマッピングパターンアドレスのみをフレームメモリに書き込み、このフレームメモリに書き込まれたマッピングパターンアドレスによりマッピングパターン領域をアクセスし、画像データを読み出し上記マッピングパターンアドレスが書き込まれていた同じフレームメモリの領域に画像データを書き込むことを特徴とする立体画像描画処理装置。
【請求項２】
フレームメモリのアドレスとして、ポリゴンのＸ，Ｙアドレス、画像データ読み出し用アドレス及びマッピングパターンアドレスの内から１つ選択して与えられ、フレームメモリのデータとして少なくともマッピングパターンアドレス及び画像データの内１つが選択して与えられること特徴とする請求項１に記載の立体画像描画処理装置。
【請求項３】
上記フレームメモリは、Ｚ値が格納されるＺバッファ領域、マッピングパターンアドレスまたは画像データが格納されるスクリーン領域及びマッピングパターンが格納されるマッピングパターン領域に領域が区分されていることを特徴とする請求項１または２に記載の立体画像描画処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、３次元多面体物体を２次元スクリーン上に投影して表示する立体画像描画処理装置に関する。
【０００２】
【従来の技術】
３次元立体図形を透視変換処理、遠近処理等によって、ＣＲＴディスプレイ等の２次元（平面）スクリーン上に合成して表示する場合、手前に存在する物体がそれより奥にある物体の一部または全てを隠す処理、即ち、隠面消去処理を行う必要がある。隠面消去の方法としては、Ｚソート法（塗り重ね法）、Ｚバッファ法、スキャンライン法等がある。
【０００３】
マッピング処理が可能な立体画像描画処理装置においては、ポリゴンの隠面消去法として、Ｚバッファ法を用いた装置が特開平９−１６８０６号公報に開示されている。この立体画像描画処理装置について、図１０に従い説明する。図１０は上記の立体画像描画処理装置の全体構成を示すブロック図であり、この装置は例えば、レーシングゲームや飛行機の操縦シュミレーション等のゲーム用機器に用いて好適な一例が示されている。
【０００４】
画像情報供給装置１００の構成について説明すると、この装置には、ワールドメモリ１０１、幾何変換装置１０２、操作部１０３、ＣＰＵ１０４を備える。ワールドメモリ１０１にはあらゆる物体が複数のポリゴンの集合体として表現され、ポリゴンの端点をワールド座標上のＸ，Ｙ，Ｚ座標として格納している。更に、このワールドメモリ１０１には、オブジェクトのオブジェクト座標上のポリゴン端点のＸ，Ｙ，Ｚ座標、及びポリゴンに対応して夫々テクスチャ画像を格納するマッピングパターンメモリの端点情報データが格納されている。操作部１０３は、ハンドル、アクセル、ブレーキ等で構成され、その操作内容は電気信号に変換され、ＣＰＵ１０４へ出力される。
【０００５】
ＣＰＵ１０４は、ハンドル、アクセル等で構成された操作部１０３の操作内容に基づいて変換された電気信号に従いこの状況に応じた状況データを演算し、幾何変換装置１０２へデータを与える。
【０００６】
幾何変換装置１０２は、ＣＰＵ１０４からの命令に従いワールドメモリ１０１から各ポリゴンの端点情報をデータを読み出し、オブジェクトの運動や視野の回転等に必要な行列演算を実行し、ワールド座標の端点をスクリーン座標へ投影変換する等の幾何変換を行い、そのＸ，Ｙの２次元のスクリーンデータをスクリーンメモリ１０５に与える。また、ポリゴンの視野変換された代表値、すなわち、そのポリゴンの視点からの距離の代表値、すなわち、Ｚ値を決定し、そのデータをスクリーンメモリ１０５に与える。このスクリーンメモリ１０５は、各ポリゴンの端点につき、Ｘ，Ｙのスクリーン座標値、Ｚ値、マッピングパターンメモリのＵ，Ｖ座標値が格納される。
【０００７】
ポリゴン外形処理装置１２０は、ポリゴン摘出装置１２１、パラメータ演算装置１２２、垂直補間演算装置１２３、ワークメモリインターフェース（Ｉ／Ｆ）１２４で構成される。ポリゴン摘出装置１２１は、スクリーンメモリ１０５より読み出されたポリゴン端点のＸＹアドレスに基づいて、ポリゴンを構成する各辺のベクトル方向を判断し、そのベクトルの方向に応じて、ポリゴンの辺を構成する端点が右辺に属するか左辺に属するかを決定する。そして、ポリゴン摘出装置１２１にてスクリーンメモリ１０５からポリゴンを構成する各辺の端点、すなわち、Ｘの始点アドレス（ＸＳ）、Ｘの終点アドレス（ＸＥ）、及びＹの始点アドレス（ＹＳ）、Ｙの終点アドレス（ＹＥ）、並びに、テクスチャを構成するマッピングパターンのＵ始点アドレス（ＵＳ）、Ｕ終点アドレス（ＵＥ）、Ｖ始点アドレス（ＶＳ）、Ｖ終点アドレス（ＶＥ）を取り込むと共に、ポリゴンのＺ値（ＺＳ，ＺＥ）を取り込み、パラメータ演算装置１２２に各データを与える。
【０００８】
そして、このポリゴン外形処理装置１２０のパラメータ演算装置１２２は、ポリゴンの外形端点情報をデジタル微分解析（ＤＤＡ）で求める際に必要なパラメータを算出し、そのパラメータを垂直補間演算装置１２３に与える。この垂直補間演算装置１２３にて、ポリゴンが各スキャンラインと交差する左辺及び右辺のそれぞれの外形端点情報、マッピングパターンのアドレス及びＺ値を補間しながら算出する。算出された各データがワークメモリＩ／Ｆ１２４により、ワークメモリ１２６に与えられる。
【０００９】
そして、ワークメモリ１２６には、ポリゴン外形処理装置１２０より与えられた各データ、すなわち、スキャンラインごとにポリゴンの左辺、右辺Ｘの値（ＸＬ，ＸＲ）と左辺のマッピングパターンメモリアドレス（ＵＬ）、右辺のマッピングパターンメモリアドレス（ＵＲ）と左辺のＺ値（ＺＬ）、右辺のＺ値（ＺＲ）が画面の垂直方向（Ｙアドレス方向）の解像度だけ夫々格納されている。
【００１０】
更に、このワークメモリ１２６には、１つのＹアドレスに格納されているポリゴン数（ＣＮＴ）が書き込まれる。すなわち、１つのＹアドレスに１個のポリゴンを格納する毎にポリゴン数をカウントアップしてゆき、このカウント数（ＣＮＴ）がワークメモリ１２６に書き込むまれている。
【００１１】
ワークメモリ１２６に格納されている各データはポリゴン内部処理装置１３０へ与えられる。ポリゴン内部処理装置１３０は、パラメータ演算装置１３１、水平補間装置１３２、ピクセル（Ｐｉｘｅｌ）描画装置１３３、隠面処理装置１３４で構成される。
【００１２】
パラメータ演算装置１３１にて、スキャンライン毎にワークメモリ１２６よりポリゴンの左辺Ｘ、右辺Ｘの値（ＸＬ，ＸＲ）と左辺のマッピングパターンメモリアドレス、右辺のマッピングパターンメモリアドレス値（ＵＬ，ＵＲ）と左辺の及び右辺のＺ値（ＺＬ，ＺＲ）を受取り、水平補間演算に必要なパラメータを演算し、水平補間演算装置１３２及び隠面処理装置１３４へそれぞれパラメータを転送する。
【００１３】
隠面処理装置１３４はＺバッファ法を使用した隠面処理を行うもので、まず、スキャンライン毎にパラメータ演算装置１３１よりパラメータを受け取り、そのパラメータから連続する複数ドットのＺ値を演算で求める。求めた複数ドットのＺ値をＺラインメモリ１２５に格納されたＺ値と比較する。Ｚ値ラインメモリ１２５には、１スキャンライン分のＺ値データを４ドットづつを１つのアドレスに対応するように区分して格納されている。そして、求めた４ドットのＺ値とＺ値ラインメモリ１２５から４ドットのＺ値を読み出し、並列に隠面処理を行ってゆき、Ｐｉｘｅｌ描画装置１３３へ各ドットを並列に描画するか、しないかをコントロールするとともに、Ｚ値ラインメモリ１２５に格納されたＺ値を更新して行く。
【００１４】
Ｚ値ラインメモリ１２５は、１スキャンライン分のＺ値の値を複数ドットごと格納する。
【００１５】
Ｐｉｘｅｌ描画装置１３３は、水平補間演算装置１３２から複数ドットのマッピングアドレス等を受け取り、隠面処理装置１３４から複数ドットの描画をするか、しないかのコントロール信号を受け取り、描画するドットのみ複数ドットを並列にカラーラインメモリ１３５へマッピングアドレスを書き込む。
【００１６】
このカラーラインメモリ１３５は、１スキャンライン分のマッピングパターンメモリのアドレスを格納するもので、複数ドットのデータが並列に書き込まれるように構成されており、１アドレスに４つのドットの１６ビットのマッピングパターンメモリのアドレスが順次格納される。
【００１７】
また、カラーラインメモリ１３５は２枚あり、１個が書き込みしている間にもう一つのラインメモリ１３５の内容を読み出して、その値によりマッピングパターンメモリ１３７を読み出してその値をフレームメモリ８へ書き込む。
【００１８】
水平補間演算装置１３２は、パラメータ演算装置３１からパラメータを受け取り、水平補間演算を行ってマッピングパターンメモリアドレス（Ｕ，Ｖ）を算出する。この算出したマッピングパターンメモリアドレス（Ｕ，Ｖ）にて、データが格納されたマッピングパターンメモリ１３７をアクセスすることにより、マッピングパターンメモリ１３７に格納されたデータに基づき、各ドットのＲ，Ｇ，Ｂ値を順次読み出し、フレームメモリ１３６へ書き込む。
【００１９】
ポリゴン内部処理装置１３０からフレームメモリ１３６へ与えられたドットのＲ，Ｇ，Ｂ値がＣＲＴ１３８に転送され画像として表示される。
【００２０】
【発明が解決しようとする課題】
上記した装置によれば、各ポリゴン端点に模様のためのマッピングパターンメモリアドレス（Ｕ，Ｖ）とポリゴンのＺ値を備え、そのマッピングパターンメモリアドレス（Ｕ，Ｖ）とＺ値をポリゴンの外形に対応して変化させて補間し、複数ドットのＺ値を演算で算出し、Ｚバッファ法を使用した隠面処理により、スキャンラインごと順次、複数ドットを並列で隠面処理を行い、マッピングパターンメモリアドレスをカラーラインメモリ１３５へ書き込み、スキャンラインの処理が終了すると、マッピングパターンメモリ１３５をアクセスし、Ｒ，Ｇ，Ｂデータをフレームメモリ１３６へ転送することにより、高速に描画することが可能となる。
【００２１】
しかしながら、上記した装置は、スキャンラインごとに順次描画処理を行っているため、フレームメモリとは別にカラーラインメモリを必要とする。このため、メモリの個数が多くなり、装置が大型化し、コストが高くなるという問題があった。
【００２２】
この発明は、上述した従来の問題点を解消するためになされたものにして、フレームメモリを有効に利用し、高速にマッピング処理が可能な立体画像描画処理装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
この発明の立体画像描画処理装置は、ポリゴンを構成するＸ，Ｙの端点情報及びポリゴン面に付与する模様を示すマッピングパターン端点情報とポリゴンのＺ値を格納する記憶手段と、上記記憶手段からの各端点情報を幾何変換する幾何変換手段と、上記幾何変換手段からの各端点情報に基づいて、ポリゴンのＸ，Ｙアドレス情報、マッピングパターンアドレス情報及びポリゴンのＺ値を算出する描画処理手段と、算出されたＺ値に基づき隠面処理を行う手段と、を備え、全てのポリゴンに対して描画処理及び隠面処理を行って描画するドットのマッピングパターンアドレスのみをフレームメモリに書き込み、このフレームメモリに書き込まれたマッピングパターンアドレスによりマッピングパターン領域をアクセスし、画像データを読み出し上記マッピングパターンアドレスが書き込まれていた同じフレームメモリの領域に画像データを書き込むことを特徴とする。
【００２４】
この発明は、上記したフレームメモリのアドレスとして、ポリゴンのＸ，Ｙアドレス、画像データ読み出し用アドレス及びマッピングパターンアドレスの内から１つ選択して与えられ、フレームメモリのデータとして少なくともマッピングパターンアドレス及び画像データの内１つが選択して与えられる。
【００２５】
また、この発明のフレームメモリは、Ｚ値が格納されるＺバッファ領域、マッピングパターンアドレスまたは画像データが格納されるスクリーン領域及びマッピングパターンが格納されるマッピングパターン領域に領域を区分すればよい。
【００２６】
上記したように、この発明によれば、フレームメモリにスはクリーンに表示される領域のみマッピングパターン領域の読み出しとその画像データの書き込みが行われ、無駄なマッピングパターンメモリ領域へのアクセスが無くなり、高速化が図れると共に、フレームメモリを有効に利用することができる。
【００２７】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。
【００２８】
図１はこの発明を用いた立体画像描画処理装置の全体構成を示すブロック図であり、この装置は例えば、レーシングゲームや飛行機の操縦シュミレーション等のゲーム用機器に用いて好適な一例が示されている。図１に従いこの発明の全体構成につき説明する。
【００２９】
この装置は、メインメモリ１、ＣＰＵ２、幾何変換処理装置３、描画処理装置４、フレームメモリ５及び表示装置としてのＣＲＴ６を備える。メインメモリ１にはあらゆる物体が複数の三角ポリゴンの集合体として表現され、ポリゴンの端点をワールド座標上のＸ，Ｙ，Ｚ座標として格納している。更に、このメインメモリ１には、オブジェクトのオブジェクト座標上のポリゴン端点のＸ，Ｙ，Ｚ座標、及びポリゴンに対応して、夫々テクスチャ画像を格納するマッピングパターンメモリ領域の端点情報データ（Ｕ，Ｖ）が格納されている。ＣＰＵ２は図示しないハンドル、アクセル、ブレーキ等で構成された操作部からの操作内容が電気信号に変換されて与えられる。
【００３０】
ＣＰＵ２は、ハンドル、アクセル等の操作内容に基づいて変換された電気信号に従いこの状況に応じた状況データを演算し、幾何変換処理装置３へデータを与える。
【００３１】
幾何変換処理装置３は、ＣＰＵ２からの命令に従いメインメモリ１から各ポリゴンの端点情報をデータを読み出し、オブジェクトの運動や視野の回転等に必要な行列演算を実行し、ワールド座標の端点をスクリーン座標へ視野変換、シェーディング、投影処理等の幾何変換を行い、Ｘ，Ｙの２次元のスクリーンデータ、マッピングパターンアドレス値（Ｕ，Ｖ値）を描画処理装置４に与える。また、ポリゴンの視野変換された代表値、すなわち、そのポリゴンの視点からの距離の代表値であるＺ値を決定し、そのデータを描画処理装置４に与える。この幾何変換処理３は、パーソナルコンピュータなどではＣＰＵ２の動作により行うこともある。
【００３２】
描画処理装置４は幾何変換処理装置３からの各端点情報に基づいて、ポリゴンの画素ごとにマッピングパターンアドレス（Ｕ，Ｖ）及びＺ値を補間して算出するとともに、Ｚバッファ法による隠面処理により一番手前に存在する画素ドットのマッピングパターンアドレス（Ｕ，Ｖ）をフレームメモリ５のスクリーン領域に書き込む。そして、全てのポリゴンの描画処理が行われ、隠面処理により一番手前に存在するポリゴンのマッピングパターンアドレス（Ｕ，Ｖ）のスクリーン領域への書き込み処理が終了後、スクリーンアドレスに従いフレームメモリ５のスクリーン領域をアクセスし、マッピングパターンアドレスを読み出す。そして、このアドレスによりマッピングパターン領域をアクセスし、ビットマップのＲ，Ｇ，Ｂ値に変換し、その変換した値をフレームメモリ５の同じスクリーン領域に書き込む。このようにして、フレームメモリ５のには、スクリーンに表示される領域のみマッピングパターン領域の読み出しとそのＲ，Ｇ，Ｂ値の書き込みとなり、Ｒ，Ｇ，Ｂ化するときに必要最小限のマッピングパターン領域のアクセスとなり、無駄なマッピングパターンメモリ領域へのアクセスが無くなり、高速化が図れる。しかも、フレームメモリ５の同じスクリーン領域にマッピングパターンアドレスとＲ，Ｇ，Ｂ値を格納するので、フレームメモリ５を有効に利用でき、メモリ量を少なくすることができる。
【００３３】
フレーメモリ５は、この実施の形態では、図３に示すように、Ｚバッファ領域、スクリーン領域並びにマッピングパターン領域にメモリ領域が分けられている。Ｚバッファ領域には、スクリーン領域の各画素に対応するその画素の中で一番手前に存在するＺ値が書き込まれる。このＺ値は、描画処理装置４にて、算出したポリゴンの画素と書き込まれているＺ値を比較し、比較する対象のＺ値が常に一番手前に存在するポリゴンのＺ値に更新される。
【００３４】
また、マッピングパターン領域は、図８（ｂ）に示すように、マッピングパターンアドレス（Ｕ，Ｖ）に対応して、ビットマップのＲ，Ｇ，Ｂ値が格納されている。
【００３５】
スクリーン領域は、ＸＹのスクリーンアドレスに従った画素ドット領域に分けられている。まず、各スクリーンアドレス（Ｘ，Ｙ）に従ってマッピングパターンアドレス（Ｕ，Ｖ）が書き込まれ、全てのポリゴンに対してスクリーン全体の書き込みが終わると、スクリーン領域の各アドレスに書き込まれたマッピングパターンアドレス（Ｕ，Ｖ）に従いマッピングパターン領域から読み出したビットマップのＲ，Ｇ，Ｂ値が書き込まれる。
【００３６】
上記したように、この発明によれば、１フレームの処理の割り振りは図９に示すようになる。
【００３７】
次に、この発明の描画処理装置の具体的構成につき図２に従い説明する。
【００３８】
幾何変換処理装置３にて幾何変換された各ポリゴンのＸ，Ｙの２次元のスクリーンデータ（Ｘ，Ｙ）、マッピングパターンアドレス値（Ｕ，Ｖ）及びＺ値が幾何変換処理装置インターフェース（Ｉ／Ｆ）４１に与えられる。この幾何変換処理装置Ｉ／Ｆ４１からスクリーンデータ（Ｘ，Ｙ）、マッピングパターンアドレス値（Ｕ，Ｖ）及びＺ値が三角形セットアップ処理装置４２に与えられる。
【００３９】
この実施の形態においては、ポリゴンは図４に示すように全て三角形のポリゴンで構成されており、平面方程式により、各ポリゴン端点からポリゴン面のＸ，Ｙの傾斜を求め、ディジタル微分解析（ＤＤＡ）により補間して行く。
【００４０】
このため、三角形セットアップ処理装置４２は、平面方程式に基づき各種のＤＤＡ処理装置に用いるＤＤＡパラメータを下記数式１に従い算出する。
【００４１】
【数１】
0003722593.tif 000002
【００４２】
三角形セットアップ処理装置４２にて算出された各パラメータは各ＤＤＡ処理装置に送られる。
【００４３】
Ｘ−ＹＤＤＡ処理装置４３は、スクリーン上の２次元のポリゴンのＸＹアドレスと辺と辺の水平ラインのアドレスを下記の数式に基づきＤＤＡにより算出する。
【００４４】
【数２】
Ｘ＝Ｘ＋ｄＸ／ｄＹ
Ｙ＝Ｙ＋１
【００４５】
Ｘ−ＹＤＤＡ処理装置４３にて算出したＸＹアドレスと水平ラインのアドレスはフレームメモリアドレスマルチプレクサ（ＭＵＸ）４６、ＺＤＤＡ処理装置４４及びＵＶＤＤＡ処理装置４５に与えられる。
【００４６】
ＺＤＤＡ処理装置４４は、Ｘ−ＹＤＤＡ処理装置４３で示される２次元ポリゴンのＸＹアドレス値に対応するＺ値を下記数式に従いＤＤＡにより算出する。
【００４７】
Ｚ＝Ｚ＋ＤＤＺ
ここで、ＤＤＺは、対応するドットがＸ方向のドット（ｄＺＸ）であるときには、上記のｄＺ／ｄＸが与えられ、対応するドットがＹ方向のドット（ｄＺＹ）であるときには、上記のｄＺ／ｄＹが与えられる。
【００４８】
ＺＤＤＡ処理装置４４で算出されたＺ値は陰面処置装置４７及びフレームメモリデータマルチプレクサ４８に与えられる。隠面処理装置４７はＺバッファ法を使用した隠面処理を行うもので、Ｘ−ＹＤＤＡ処理装置４３で算出したＸＹアドレスに対応してＺＤＤＡ処理装置４４で算出したＺ値をフレームメモリ５の対応する領域のＺバッファ領域に格納されたＺ値と比較する。このＺ値を比較し描画すべきドットか否かを判定し、判定結果に応じてＺバッファ領域に格納されたＺ値を更新して行く。即ち、描画されるドットであればＺバッファ領域のＺ値を書き換え、後述するＵＶＤＤＡ処理装置４５で算出したＵ，Ｖ値をフレームメモリ５のスクリーン領域に書き込むようにコントローラ５４がフレームメモリデータマルチプレクサ（ＭＵＸ）４８及びＲ／Ｗコントロール信号をフレームメモリに与える。また、描画しないドットであれば、Ｚバッファ領域のＺ値は書き換えず、ＵＶＤＤＡ処理装置４５で算出したＵ，Ｖ値もフレームメモリ５には与えられない。
【００４９】
ＵＶＤＤＡ処理装置４５は、Ｘ−ＹＤＤＡ処理装置４３で示される２次元ポリゴンのＸＹアドレス値に対応するマッピングパターンアドレス値（Ｕ，Ｖ）を下記数式に従いＤＤＡにより算出する。
【００５０】
Ｕ＝Ｕ＋ＤＤＵ
ここで、ＤＤＵは、対応するドットがＸ方向のドット（ｄＵＸ）であるときには、上記のｄＵ／ｄＸが与えられ、対応するドットがＹ方向のドット（ｄＵＹ）であるときには、上記のｄＵ／ｄＹが与えられる。
Ｖ＝Ｕ＋ＤＤＶ
ここで、ＤＤＶは、対応するドットがＸ方向のドット（ｄＶＸ）であるときには、上記のｄＶ／ｄＸが与えられ、対応するドットがＹ方向のドット（ｄＶＹ）であるときには、上記のｄＶ／ｄＹが与えられる。
【００５１】
ＵＶＤＤＡ処理装置４７で算出されたＵ，Ｖ値はフレームメモリデータＭＵＸ４８に与えられる。隠面処理装置４７において、一番手前にあるドットと判断されると、フレームメモリデータＭＵＸ４８からフレームメモリインターフェース４９を介してフレームメモリ５のスクリーン領域にそのマッピングパターンアドレスを書き込む。
【００５２】
フレームメモリアドレスマルチプレクサ（ＭＵＸ）４６には、ＲＧＢ化用アドレス生成装置５１とＸ−ＹＤＤＡ処理装置４３とマッピングパターンアドレスラッチ回路５２からのアドレスデータが与えられ、コントローラ５４の制御に基づきフレームメモリ５のアドレスを選択し、フレームメモリインタフェース（Ｉ／Ｆ）５０に送る。
【００５３】
フレームメモリデータＭＵＸ４８には、ＺＤＤＡ処理装置４４、ＵＶＤＤＡ処理装置４４およびＲＧＢデータラッチ回路５３からのフレームデータが与えられ、コントローラ５４の制御に基づきこれらデータのうち１つを選択してフレームメモリデータとしてフレームメモリインターフェース５０に送る。
【００５４】
フレームメモリＩ／Ｆ５０は、フレーメモリ５のタイミングに合わせて、アドレス、データを出力し、また、フレームメモリ５からデータを受け取る。
【００５５】
ＲＧＢ化用アドレス生成処理装置５１は、フレームメモリ５のスクリーン領域に書き込まれたマッピングパターンアドレスに従いＲＧＢ化するときにスクリーンアドレスを順次生成する。
【００５６】
マッピングパターンアドレスラッチ回路５２は、ＲＧＢ化するときにスクリーン上のマッピングパターン領域に格納されたＵ，Ｖアドレスを読み出し、その値をフレームメモリ５のアドレスとするためのアドレスラッチとして働く。
【００５７】
ＲＧＢデータラッチ回路５３は、マッピングパターン領域から読み出したＲＧＢちをフレームメモリ５にデータとして与えるためのデータラッチとして働く。
【００５８】
次に、この発明の動作を図６、図７のタイミングチャート及び図８の模式図に従い更に説明する。
【００５９】
幾何変換処理装置３から幾何変換処理装置Ｉ／Ｆ４１を介して与えられるポリゴンの各端点情報に基づいて、まず三角形セットアップ処理装置４２にてＤＤＡ処理に必要なパラメータが算出される。そして、Ｘ−ＹＤＤＡ処理装置４３、ＺＤＤＡ処理装置４４及びＵＶＤＤＡ処理装置４５により、ポリゴンのＸＹアドレス（画素）ごとにマッピングパターンアドレス及びＺ値を補間して算出する。算出されたＺ値とフレームメモリＩ／Ｆ５０を介して与えられるフレームメモリ５のＺバッファ領域に格納された対応する画素のＺ値とが隠面処理装置４７に与えられ、隠面処理装置４７にてＺバッファ法による隠面処理が行われ、比較したポリゴンの画素が一番手前に存在する画素ドット判断されると、その画素ドットのマッピングパターンアドレスをフレームメモリＩ／Ｆ５０を介してフレームメモリ５の対応するスクリーン領域に書き込む。また、Ｚバッファ領域のＺ値も更新される。
【００６０】
このようにして、図８（ａ）に示すように、スクリーン領域にの各アドレスに隠面処理にて描画するポリゴンのマッピングパターンアドレスのみ更新して書き込んで行き、スクリーン全体の書き込み処理が終了すると、スクリーン領域にはマッピングパターン領域のアドレスが書き込まれる。即ち、図６のタイミングチャートに示すように、フレームメモリアドレスとして、Ｘ−ＹＤＤＡ処理装置４３により算出したＸＹアドレスが与えられるとともに、フレームメモリデータとしては、フレームメモリ５に書き込むマッピングパターンアドレスが与えられ、このデータがフレームメモリ５のスクリーン領域に書き込まれていく。
【００６１】
全てのポリゴンの処理が終わると、図７のタイミングチャートに示すように、ＲＧＢ化用アドレス生成処理装置５１にてスクリーンアドレスを生成し、フレームメモリＩ／Ｆ５０を介してフレームメモリ５に与える。フレームメモリ５からはスクリーンメモリ領域に格納されているマッピングパターンアドレスが読み出され、このマッピングパターンアドレスがフレームメモリＩ／Ｆ５０を介してマッピングパターンアドレスラッチ回路５２に格納される。
【００６２】
続いて、マッピングパターンアドレスラッチ回路５２に格納されたマッピングパターンアドレスがフレームメモリＩ／Ｆ５０を介してフレームメモリ５に与えられる。フレームメモリ５からは、マッピングパターン領域に格納されているＲＧＢ値が読み出され、このＲＧＢ値がフレームメモリＩ／Ｆ５０を介してＲＧＢデータラッチ回路５３に格納される。そして、ＲＧＢ化用アドレス生成処理装置５１にて生成されたスクリーンアドレスが再びフレームメモリＩ／Ｆ５０を介してフレームメモリ５に与えられ、このアドレスに従いフレームメモリ５のスクリーン領域にはＲＧＢデータラッチ回路５３にラッチされたビットマップのＲＧＢが書き込まれる。このようにして、図８（ｂ）に示すマッピングパターン領域をアクセスし、図８（ｃ）に示すように、スクリーン領域にマッピングされ、図５に示すように、ＣＲＴ６のスクリーン上に表示される。
【００６３】
上記したように、この発明は、ＣＲＴ６のスクリーンに表示される領域のみ、マッピングパターン領域の読み出しとそのＲ，Ｇ，Ｂ値の書き込みとなり、無駄なマッピングパターン領域のアクセスが無くなり、高速化が図れる。
【００６４】
上記した実施の形態においては、Ｚバッファ領域、スクリーン領域及びマッピングパターン領域をフレームメモリに構成しているが、それぞれ別のメモリを用いて構成してもよい。
【００６５】
また、マッピングパターンメモリをマッピングパターンメモリとマッピングパターンキャッシュメモリに構成してもよい。
【００６６】
更に、上記した実施の形態においては、マッピングパターンメモリからビットマップのＲＧＢ値を読み出すようにしているが、ルックアップテーブル（ＬＵＴ）を更に用意し、ルックアップテーブルのテーブル値を読み出すように構成してもよい。この場合には、ルックアップテーブルバッファを用意し、ＣＲＴに表示するようにすればよい。
【００６７】
【発明の効果】
以上説明したように、この発明によれば、フレームメモリには、スクリーンに表示される領域のみ、マッピングパターン領域の読み出しとその画像データの書き込みとなり、無駄なマッピングパターンメモリ領域へのアクセスが無くなり、高速化が図れると共にフレームメモリを有効に利用することができ、メモリの量を少なくできる。
【図面の簡単な説明】
【図１】この発明を用いた立体画像描画処理装置の全体構成を示すブロック図である。
【図２】この発明の描画処理装置の具体的構成を示すブロック図である。
【図３】この発明のフレームメモリの構成を示す模式図である。
【図４】この発明に適用されるポリゴンを示す模式図である。
【図５】描画処理の状態を示す模式図である。
【図６】この発明のポリゴンの描画タイミングを示すタイミングチャートである。
【図７】この発明のＲＧＢ化のタイミングを示すタイミングチャートである。
【図８】この発明の描画処理を示す説明図であり、（ａ）はスクリーン領域にマッピングパターンアドレスを書き込んだ状態、（ｂ）はマッピングパターン領域の状態、（ｃ）はマッピングを行った状態をそれぞれ示す。
【図９】この発明の１フレームの処理の割り振りを示す説明図である。
【図１０】従来の立体画像描画処理装置の全体構成を示すブロック図である。
【符号の説明】
１  メインメモリ
２  ＣＰＵ
３  幾何変換装置
４  描画処理装置
５  フレームメモリ
６  ＣＲＴ
【図１】
0003722593.tif 000003
【図２】
0003722593.tif 000004
【図３】
0003722593.tif 000005
【図４】
0003722593.tif 000006
【図５】
0003722593.tif 000007
【図６】
0003722593.tif 000008
【図７】
0003722593.tif 000009
【図８】
0003722593.tif 000010
【図９】
0003722593.tif 000011
【図１０】
0003722593.tif 000012