(57)【特許請求の範囲】
【請求項１】
支持基板上の埋め込み酸化膜上に、トレンチを介して互いに対向配置された一対の櫛型若しくは波型を有する一導電型の半導体パターンと、前記トレンチ内を埋める酸化膜と、前記一対の半導体パターンにそれぞれ連通する金属電極とからなり、前記トレンチ内を埋める酸化膜を誘電体とする容量素子を備えたことを特徴とする半導体装置。
【請求項２】
トレンチ内に、前記酸化膜とともに形成され、前記酸化膜によって前記一対の半導体パターンから絶縁されたポリシリコンパターンを有し、
前記トレンチ内を前記酸化膜と前記ポリシリコンパターンで埋めていることを特徴とする請求項１記載の半導体装置。
【請求項３】
一対の半導体パターンは、その周囲に濃い拡散領域を有することを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
トレンチは、複数本からなることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にＳＯＩ基板に高耐圧容量素子を形成した半導体装置に関する。
【０００２】
【従来の技術】
近年、高耐圧の半導体分野において、ＳＯＩトレンチ分離技術が用いられるようになってきた。これは、ＳＯＩトレンチ分離は誘電体分離であるため、従来のＰＮ接合分離で見られる寄生トランジスタや接合リークがなく、安定した特性が得られることや、さらにＰＮ接合分離のような拡散横広がりがないために、デバイスの小型化が可能となるためである。一方、回路的には、外付け部品数削減のため、抵抗やコンデンサ等の内蔵化が求められている。
【０００３】
まず、高耐圧半導体分野で見られる従来の半導体装置について、図４を用いて説明する。
【０００４】
図４は従来のこの種の半導体装置の構造を示す図であり、図４（ａ）は平面図、図４（ｂ）は平面図内のＤ−Ｄ断面図である。１はＰ型半導体基板、２はＮ型半導体基板、３は濃いＮ型拡散層、４は酸化膜、５は濃いＮ型拡散層３とコンタクトをとるためのコンタクトＡＬ、６は容量電極ＡＬである。これは、濃いＮ型拡散層３と容量電極ＡＬ６とで酸化膜４を挟む形で構成された容量である。
【０００５】
濃いＮ型拡散層３と容量電極ＡＬ６との間に電位差を与えることにより、濃いＮ型拡散層３と容量電極ＡＬ６のそれぞれに電荷が蓄積し、容量として機能する。ここで、酸化膜は高電圧を印加した場合、高電界によるストレスのため絶縁破壊を起こす。一般的に、破壊を起こさずに酸化膜に印加することのできる電界強度は数ＭＶ／ｃｍと言われている。したがって、最大電界強度を２ＭＶ／ｃｍとした４００Ｖ耐圧の容量の場合、２μｍの酸化膜厚が必要となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、高耐圧を確保するために酸化膜を薄くすることができず、単位面積あたりの容量値が小さいため、大きな容量値を得るには電極面積を大きくしなければならない。その結果、容量のチップ面積に占める割合が大きくなり、チップ面積が増大するという問題があった。
【０００７】
本発明は上記従来の問題点を解決するもので、大きな容量値を持つ容量素子をＳＯＩ基板に搭載した半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この目的を達成するために本発明の半導体装置は、支持基板上の埋め込み酸化膜上に、トレンチを介して互いに対向配置された一対の櫛型若しくは波型を有する一導電型の半導体パターンと、前記トレンチ内を埋める酸化膜と、前記一対の半導体パターンにそれぞれ連通する金属電極とからなるものである。
【０００９】
この構成において、前記一対の半導体パターンに電位差を与えることにより、トレンチ内を埋める酸化膜を誘電体として容量素子を構成することができ、そして、一対の半導体パターンを櫛型あるいは波型に形成することにより、容量値を大きくすることができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１１】
（実施の形態１）
図１は本発明の実施の形態１における半導体装置の構造を示す図であり、図１（ａ）は平面図、図１（ｂ）は平面図内のＡ−Ａ断面図である。図１において、１１はＳＯＩ基板の埋め込み酸化膜、１４および１５は間隙を介して互いに対向配置された櫛型の第１および第２の半導体パターンで、ここでは、Ｎ型半導体とする。第１および第２の半導体パターン１４,１５間はトレンチ１２が形成され、１３はそのトレンチ１２内を埋める酸化膜である。１６は絶縁酸化膜、１７は第１の半導体パターン１４に接続された第１の金属電極、１８は第２の半導体パターン１５に接続された第２の金属電極、１９は支持基板である。
【００１２】
このような構成は、次のようにして製造することができる。ＳＯＩ基板は、支持基板１９、埋め込み酸化膜１１、半導体層が順次積層されており、まず、半導体層を、例えばドライエッチングして、互いに対向する一対の櫛型パターンに形成する。形成された第１および第２の半導体パターン１４，１５の間にはトレンチ１２が形成される。次に、第１および第２の半導体パターン１４，１５を熱酸化すると、酸化膜１３が成長し、トレンチ１２内を酸化膜１３で埋めることになる。
【００１３】
以上のように構成された本実施の形態１の半導体装置において、第１の金属電極１７と第２の金属電極１８との間に電位差を与える。それに伴い、第１の半導体パターン１４と第２の半導体パターン１５との間に電位差が生じる。この時、トレンチ１２内に形成された酸化膜１３の側表面上に電荷が蓄積し、容量として機能する。
【００１４】
また、櫛型形状に形成された第１および第２の半導体パターン１４および１５は、互いの対向面積を大きくする効果があり、これはつまり、容量を増加させていることと等価である。
【００１５】
一般的に高耐圧の半導体装置においては、耐圧を向上させるため、埋め込み酸化膜１１が表面から深いところ（数μｍ〜数十μｍ）にあることから、トレンチ１２の深さも深いため、特に容量の面積を大きく取れるメリットがある。例えば、２０μｍ深さのトレンチの場合、１０μｍピッチのトレンチを形成したとすると、チップ内で１（ｍｍ2）の面積中には、０．０２０（ｍｍ）×１（ｍｍ）×１／０．０１０＝２（ｍｍ2）の面積を持つ容量が形成できる。つまり、従来例の構造を持つ容量に対して、２倍の面積の容量を得ることが可能である。
【００１６】
以上のように本実施の形態１によれば、互いに対向配置された一対の櫛型半導体パターン間を酸化膜で埋めることにより、その酸化膜を誘電体として大面積の高耐圧容量素子を構成することができる。
【００１７】
（実施の形態２）
次に、図２は本発明の実施の形態２における半導体装置の構造を示す図であり、図２（ａ）は平面図、図２（ｂ）は平面図内のＢ−Ｂ断面図である。図２において、図１と共通の構成要素については、同じ符号を用いて説明を省略する。
【００１８】
２１はトレンチ１２内に酸化膜１３とともに形成され、第１および第２の半導体パターン１４，１５から絶縁されたポリシリコンパターンである。前記実施の形態１では、トレンチ内を酸化膜のみで埋めているが、本実施の形態２のように、酸化膜だけの代わりに、酸化膜１３とポリシリコンパターン２１で埋めてもよい。
【００１９】
（実施の形態３）
図３は本発明の実施の形態３における半導体装置の構造を示す図であり、図３（ａ）は平面図、図３（ｂ）は平面図内のＣ−Ｃ断面図である。図３において、図１と共通の構成要素については、同じ符号を用いて説明を省略する。
【００２０】
３１は第１の半導体パターン１４および第２の半導体パターン１５と埋め込み酸化膜１１およびトレンチ１２内の酸化膜１３との間に形成された濃いＮ型層である。
【００２１】
第１の半導体パターン１４を高電位にした場合、トレンチ１２内の酸化膜１３から第１の半導体パターン１４側に空乏層が広がってくる。この空乏層は、容量値の減少につながる。そこで、埋め込み酸化膜１１およびトレンチ１２内の酸化膜１３と、第１の半導体パターン１４および第２の半導体パターン１５の間に濃いＮ型層を形成することで、空乏層の広がりを抑制することができ、これによって容量値の電圧依存性を無くす効果がある。
【００２２】
（実施の形態４）
次に、実施の形態４について説明する。実施の形態１〜３では、トレンチ本数が1本になっているが、複数本にしてもよい。つまり、第１および第２の半導体パターン１４，１５を形成するとき、トレンチ１２の中に薄い半導体パターンを残すようにしてもよい。容量値は、トレンチ内の酸化膜の厚さに依存する。複数本のトレンチと１本のトレンチとを比べた場合、複数本のトレンチ内のトータル酸化膜厚さと、１本のトレンチ内の酸化膜厚さが同じならば、同じ容量値が得られる。
【００２３】
耐圧を特に向上させるために厚い酸化膜を付ける必要がある。トレンチ１本に厚い酸化膜を形成するのは時間を要するため、複数本のトレンチに薄い酸化膜を分割して形成した方が、処理時間が短くなるメリットがある。また、厚い酸化膜をトレンチ１本に付ける場合には、トレンチ幅も太くする必要があるが、太いトレンチを酸化膜およびポリシリコンで埋めるのは困難である。複数本の太くないトレンチの場合には、このような困難は生じない。
【００２４】
なお、実施形態では、対向する一対の半導体パターンを櫛型として説明したが、ジクザクや波型であってもよい。また、半導体パターンをＮ型としたが、Ｐ型であってもよい。
【００２５】
【発明の効果】
本発明は、トレンチを介して一対の櫛型若しくは波型を有する一導電型の半導体パターンを互いに対向配置し、そのトレンチ内を埋める酸化膜を誘電体とすることにより、対向面積が大きく、大容量、高耐圧の容量素子を備えた半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の構造を示す図
【図２】本発明の実施の形態２における半導体装置の構造を示す図
【図３】本発明の実施の形態３における半導体装置の構造を示す図
【図４】従来の半導体装置の構造を示す図
【符号の説明】
１１  埋め込み酸化膜
１２  トレンチ
１３  トレンチ内の酸化膜
１４  第１の半導体パターン
１５  第２の半導体パターン
１６  絶縁酸化膜
１７  第１の金属電極
１８  第２の金属電極
１９  支持基板
２１  ポリシリコンパターン
３１  濃いＮ型層
【図１】
0003677674.tif 000002
【図２】
0003677674.tif 000003
【図３】
0003677674.tif 000004
【図４】
0003677674.tif 000005