(57)【特許請求の範囲】
【請求項１】
カラーテレビジョン信号等の画像信号を送信側で標本化して符号化伝送する信号を、受信側で受信信号から符号化データを復号し、再生した標本化クロックで前記信号を再生する画像符号化復号化装置において、
前記送信側の周波数情報を平均化して高精度の周波数情報を得る平均化回路と、前記受信信号から伝送クロックを再生する伝送クロック再生回路と、前記平均化回路からの周波数情報および受信側周波数情報を比較して制御信号を得る比較制御回路と、前記制御信号に基づき標本化クロックを再生する標本化クロック再生回路と、前記標本化クロックを前記伝送クロック再生回路からの基準クロックで標本化して標本化クロックの標本値を得る標本化回路と、前記基準クロックを所定分周比Ｍで分周するＭ分周カウンタと、該Ｍ分周カウンタの分周カウンタ値から前記標本化クロックの１周期の位相が順番に並ぶように位相番号を発生する位相番号発生回路と、前記標本化回路で標本化するときの標本化クロックの周波数情報を得て前記比較制御回路に入力する周波数位相情報発生回路とを備え、前記標本化クロックで前記復号信号をＤ／Ａ変換することを特徴とする画像符号化復号化装置。
【請求項２】
前記基準クロックは、前記伝送クロック再生回路からの出力を分周する分周回路により得ることを特徴とする請求項１に記載の画像符号化復号化装置。
【請求項３】
前記周波数情報の代わりに位相情報を受信して、高精度で平均化した位相情報を得ると共に前記再生標本化クロックから高精度で位相情報を得て、高周波数精度の標本化クロックを再生することを特徴とする請求項１又は２に記載の画像符号化復号化装置。
【請求項４】
前記基準クロックとして、同一周波数で位相の異なるクロックを、一定周期毎に予め決めた順番で切り替えて得られるクロックを用いて、実質上高周波の基準クロックを使用したのと同様機能を得ることを特徴とする請求項１、２又は３に記載の画像符号化復号化装置。
【請求項５】
前記標本化クロックの標本値を位相番号に記憶するメモリ回路を備えることを特徴とする請求項１に記載の画像符号化復号化装置。
【請求項６】
前記送信側の標本化クロックとしてサブキャリア周波数の４倍の周波数、前記基準クロック周波数を１９．４４ＭＨｚ、前記Ｍ分周カウンタの分周比Ｍを１６７に選定することを特徴とする請求項１に記載の画像符号化復号化装置。
【請求項７】
前記送信側の標本化クロック周波数を１３．５ＭＨｚおよび前記基準クロック周波数を１９．４４ＭＨｚとし、前記Ｍ分周カウンタの分周比Ｍを３６とすることを特徴とする請求項１に記載の画像符号化復号化装置。
【請求項８】
前記周波数情報の代わりにタイムスタンプ情報を受信して、該タイムスタンプ情報から高精度で平均化した周波数情報又は位相情報を得ると共に再生標本化クロックから高精度で周波数情報又は位相情報を得て、該位相情報を基に高周波数精度の標本化クロックを再生することを特徴とする請求項１に記載の画像符号化復号化装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像符号化復号化装置、特に送信側でカラーテレビジョン信号を標本化して符号化伝送し、受信側で受信信号を再生標本化クロックにより復号再生する画像符号化復号化装置に関する。
【０００２】
【従来の技術】
デジタルカラーテレビジョン（以下、テレビジョンをＴＶと省略する）方式では、送信側でアナログのカラーＴＶ信号を標本化クロックで標本化（サンプリング又はデジタイズ）して符号化伝送する。受信側では標本化クロックを再生し、この標本化クロックでデジタル画像信号をＤ／Ａ（デジタル・アナログ）変換して、アナログＴＶ信号を再生する。
【０００３】
斯かる装置の従来例（１）として、受信側で標本化クロックを再生する方法には、周波数情報を伝送し、一定の周期での標本化クロックの数が送受共に一致するようにして標本化周波数の同期化を行う方法がある（例えば特願昭５２−１１７６１３号明細書参照）。この従来方法は、送信側では標本化クロックのカウント値を一定周期毎に標本化して整数値のカウント情報（周波数情報）として受信側に送り、受信側ではこの周波数情報に基づき標本化クロックを再生する。一定周期毎に得られる整数値のカウント値に基づき再生標本化クロックの周波数を制御するため、このカウント値（周波数情報）の精度（整数）より高精度で安定した周波数が得られない。また、再生した標本化クロック周波数は、周波数情報が整数に量子化された量子化誤差の影響を受けて変動する欠点があり、再生するＴＶ信号のカラーサブキャリア（副搬送波、以下ＳＣと略す）の安定度も十分高い精度が得られなかった。
【０００４】
例えば、ＳＣの４倍の周波数で標本化した場合、標本化周波数の１クロックは、カラーＳＣの周波数の１／４に相当するので、１カウント値の量子化の誤差の大きさは、９０度の位相のずれを生じた。この量子化誤差の影響により、送信側のアナログＴＶ信号と受信側の再生ＴＶ信号とをベクトルスコープ（位相測定器）上で直接比較したとすると、標本化クロックの位相のずれ（相対位相の変化）に伴って両者のカラーバーストの相対位相角が大きく変動し、送信側を基準にすると受信側のベクトルは回転変動する。このため、復号された信号を用いてカラーＴＶ信号の編集等を行う場合、カラーバーストの位相を一定に同期化するため、フレームシンクロナイザの如き位相同期化装置が必要となった。また、放送局におけるＴＶ信号のカラーＳＣの周波数が安定していることから、従来からこれを基準信号として用いることが考えられている。郵政省の機関では、各放送局におけるＳＣの周波数偏差の測定データを公表している。この場合、周波数の安定度は１０のマイナス１１乗程度であり、高精度の安定度が必要である。従来例（１）の方法では、送信側のＳＣがいくら高精度で安定していても、受信側において斯かる高周波数精度でＴＶ信号を再生するのは困難であった。
【０００５】
一方、高精度を得るため、伝送路クロックを標本化クロックに同期させて画像信号を符号化伝送する方法もある。この場合、伝送路が標準の伝送路網に乗せることができないこと、ＴＶ信号のＳＣに依存して伝送路クロックが変動すること、送信するＴＶ信号の切り替えで伝送路クロックが変動する等の制約がある。汎用的に使えない欠点があった。これを解決する方法として、整数のカウント値を周波数情報として送るのではなく、送信側では標本化クロック位相に同期した位相基準信号からその位相角の信号を一定周期毎に標本化して得て、映像信号と多重化して受信側に伝送する。受信側では、送られてきた位相角の信号に基づき位相同期を行う方法がある。
【０００６】
従来例（２）として、特開平８−１２６０２９号公報の「標本化クロック再生システム及び装置」がある。この従来技術は、見方を変えると、小数点以下の精度のカウント情報を送る方法とみなすことができる。図１２（Ａ）、（Ｂ）に夫々従来例（２）の送信側および受信側のブロック図を示す。図１３は、図１２（Ａ）中の位相角発生回路２０６の詳細構成を、図１４は図１２（Ｂ）中の位相比較回路２１６の構成を示す。先ず、図１２（Ａ）において、ＴＶ信号が入力されるＡ／Ｄ変換器２０１とＳＣ発生回路２０３、標本化クロック発生回路２０２、符号化回路２０４、多重化回路２０５、位相角発生回路２０６、伝送クロック発生回路２０７および制御回路２０８より構成される。ＳＣ発生回路２０３は、入力ＴＶ信号のカラーＳＣに同期してＳＣ信号を発生して、位相角発生回路２０６と標本化クロック発生回路２０２へ供給する。標本化クロック発生回路２０２は、標本化クロックを発生し、Ａ／Ｄ変換器２０１へ供給する。Ａ／Ｄ変換器２０１は、ＴＶ信号を標本化してデジタル信号を符号化回路２０４へ出力する。符号化回路２０４は、デジタルＴＶ信号をデータ圧縮符号化し、符号化データを多重化回路２０５へ供給する。
【０００７】
位相角発生回路２０６は、図１３に示す如く、加算器２２１、位相角回路２２２、レジスタ２２３、正弦波発生回路２２４、Ｄ／Ａ変換器２２５および比較器２２６より構成される。位相角回路２２２で発生する１クロック毎の位相角を加算器２２１とレジスタ２２３で構成する積分器で伝送路クロック毎に積分して、転送クロック毎の位相角を求め、正弦波発生回路２２４と多重化回路２０５へ供給する。正弦波発生回路２２４は、この位相角に対応したデジタル正弦波を発生して、Ｄ／Ａ変換器２２５でＤ／Ａ変換する。そして、比較器２２６でＳＣ発生回路２０３から供給されるＳＣ信号と位相比較し、誤差信号を位相角回路２２２に供給して次の位相角の値を補正して、位相が一致するように制御する。ＳＣ（基準信号）の１周期を３６０°として伝送クロックによる標本化時刻毎の基準信号の位相角を求める。３６０°をＮビットのダイナミックレンジで規準化して、伝送路クロック毎の位相角の値をＮビットの位相角信号として求め、制御回路２０８からの制御信号に応じて、一定周期毎の位相角信号を取り出して多重化回路２０５へ供給する。伝送クロック発生回路２０７は、伝送クロックを発生し多重化回路２０５、制御回路２０８および位相角発生回路２０６へ供給する。制御回路２０８は、フレームを構成するためのフレーム制御信号と位相角信号を送る周期を制御するタイミング制御信号とを発生し、フレーム制御信号は多重化回路２０５へ、タイミング制御信号は位相角発生回２０６へ供給される。多重化回路２０５は、制御信号に基づき圧縮データ、位相角信号、その他復号に必要な制御データ等が多重化されて伝送信号が出力される。
【０００８】
一方、図１２（Ｂ）に示す受信側は、受信信号が入力される分離回路２０９および伝送クロック再生回路２１０、制御回路２１１、復号回路２１２、ＳＣ再生回路２１３、Ｄ／Ａ変換器２１４、標本化クロック再生回路２１５および位相比較回路２１６より構成される。また、この位相比較回路２１６は、図１４に示す如く、加算器２２１、位相角回路２２２、レジスタ２２３、正弦波発生回路２２４、Ｄ／Ａ変換器２２５、比較器２２６および比較回路２２７より構成される。伝送クロック再生回路２１０は、伝送クロックを再生し、分離回路２０９、制御回路２１１および位相比較回路２１６へ供給する。分離回路２０９は、制御回路２１１の制御信号に基づき、圧縮データ、位相角信号および復号に必要な制御データ等を分離して各部へ供給する。制御回路２１１は、伝送信号からフレームを検出してフレームに多重化されたデータを分離するための制御信号を分離回路２０９に送ると共にフレームの周期毎に受信側の位相角信号を求めるためのタイミング制御信号を位相比較回路２１６へ供給する。復号回路２１２は、圧縮データを復号し、デジタルＴＶ信号を再生し、Ｄ／Ａ変換器２１４でアナログ信号に変換される。標本化クロック再生回路２１５は、位相比較回路２１６からの差分信号の制御信号に応じてＶＣＯを制御して、送信側から送られてきた位相角信号と受信側で得られた位相角信号とを一致させ、送受のＳＣ信号の位相角が同期するように、再生標本化クロックの発振周波数を制御する。再生された標本化クロックは、Ｄ／Ａ変換器２１４へ供給される。ＳＣ発生回路２１３は、再生されたＴＶ信号のカラーバースに同期させて連続正弦波ＳＣを再生して位相比較回路２１６へ供給する。
【０００９】
図１４に示す位相比較回路２１６は、再生されたＳＣと伝送路クロックとから、送信側の位相角発生回路２０６と同様に受信側の位相角を求め、送信側の位相角信号が送られてくるフレーム周期毎に比較回路２２７で送受の位相角信号の比較を行って比較誤差信号を出力する。誤差信号は、標本化クロック再生回路２１５へ供給される。標本化クロック再生回路２１５は、誤差信号の位相角差分信号に基づきＶＣＯ（電圧制御発振器）を制御して、ＳＣの位相が一致するように再生標本化クロックを制御する。通常、伝送路クロックの伝達時間が一定且つ安定クロックであるので、上述の構成により送受のＳＣ位相の同期化が行われることにより、再生されたＴＶ信号のカラーバーストの位相は送信側のカラーバーストに位相同期化される。また、結果的には標本化クロックの位相と受信側の標本化クロックの位相を同期化する。即ち、この方法は、位相角発生回路２０６で、伝送路クロック毎に位相角の値をデジタル値で発生し、これに対応したＲＯＭから正弦波のＰＣＭ値を読み出してＤ／Ａ変換するデジタル処理によりアナログ正弦波の局部ＳＣ信号を発生させる。そして、局部ＳＣ信号と映像信号から求めた基準ＳＣとの位相比較を行う。比較誤差信号を位相角の発生値にフィードバック制御して、位相角を局部ＳＣと基準ＳＣが一致するように制御して、基準ＳＣの位相角を等価的にデジタルの位相角値として求める。得られた位相角の値を、一定周期毎に、受信側に伝送する。
【００１０】
一方、受信側においては、再生されたＴＶ信号から再生ＳＣを求め、位相比較回路２１６において、送信側と同様にして再生ＳＣに同期した局部ＳＣを発生することにより、再生ＳＣの位相角を求め、送信側から送られてくる周期毎に送信側と受信側のＳＣの位相角を比較する。この比較結果を用いて、送受の位相角が一致するように、標本化クロック再生回路２１５で再生される再生クロックの周波数を制御する。このように位相の同期化を図ることにより、高周波数精度の標本化クロックを再生する。
【００１１】
【発明が解決しようとする課題】
上述した従来技術は幾つかの課題を有する。第１に、アナログ回路を含み、局部ＳＣ信号を高精度にするには特性の良いフィルタが必要であり、装置が大規模になり実用化が困難である。
【００１２】
第２に、フィルタを簡単にして、高精度の位相情報を得るには、基準ＳＣの周波数に比較して、位相角発生回路は十分高速で処理動作する必要がある。従来技術では、基準ＳＣ周波数（３．５７９５ＭＨｚ）に対して、位相角を発生するデジタル処理回路の動作クロックは、伝送路クロックを用いており、高周波数（ＤＳ１の場合、４４．７３６ＭＨｚ）のクロックで動作させる必要があり、処理回路の高速化による消費電力や実装面積が増大した。また、基準ＳＣと局部ＳＣを比較する比較器も高周波数で比較が十分行える必要があった。
【００１３】
第３に、装置の小型化を進める場合には、ＬＳＩ化又はプロセッサ処理化して、部品点数を少なくする必要がある。回路が高速処理であると、ＬＳＩ化を行うにも高速のＬＳＩ開発が必要となる。高速で消費電力が大きいと、小型化が困難で高価となった。更に、Ｄ／Ａ変換器を含むアナログ処理回路が必要であるため、デジタル回路のみのＬＳＩ化に比べて、アナログ／デジタル混在のＬＳＩ化は困難且つ高価であった。
【００１４】
第４に、従来例（１）で構成した装置に対して、従来例（２）の方式を適用するには、伝送する情報が周波数情報か位相情報かの相違があるため、システム全体で、送信側および受信側双方の変更が必要になり、変更が大規模となった。
【００１５】
【発明の目的】
本発明の目的は、整数のカウント値の周波数情報又は位相情報を送って標本化クロックを再生する方法において、簡単な構成で、高周波数精度の標本化クロックを再生できる標本化クロック再生回路を使用する画像符号化復号化装置を提供することである。
【００１６】
【課題を解決するための手段】
本発明による画像符号化復号化装置は、カラーＴＶ信号等の画像信号を送信側で標本化して符号化伝送する信号を、受信側で受信信号から符号化データを復号し再生した標本化クロックで上述した信号を再生する装置である。その特徴とするところは、送信側の周波数情報を平均化して高精度の周波数情報を得る平均化回路と、受信信号から伝送クロックを再生する伝送クロック再生回路と、平均化回路からの周波数情報および受信周波数情報を比較して制御信号を得る比較制御回路と、この制御信号に基づき標本化クロックを再生する標本化クロック再生回路と、この標本化クロックを伝送クロック再生回路からの基準クロックで標本化して標本化クロックの標本値得る標本化回路と、基準クロックを所定分周比Ｍで分周するＭ分周カウンタと、このＭ分周カウンタの分周カウンタ値から標本化クロックの１周期の移相が順番に並ぶように移相番号を発生する移相番号発生回路と、標本化回路で標本化するときの標本化クロックの周波数情報を得て比較制御回路に入力する周波数位相情報発生回路とを備え、標本化クロックで復号信号を標本化することである。
【００１７】
本発明の実施形態例によると、基準クロックは、伝送クロック再生回路からの出力を分周する分周回路より得る。周波数情報の代わりに位相情報を受信して、高精度で平均化して位相情報を得ると共に、標本化クロックから高精度で位相情報を得て、高周波数精度の標本化クロックを再生する。基準クロックとして、同一周波数で位相の異なるクロックを、一定周期毎に予め定めた順序で切り替えて得られるクロックを用いて、実質上高周波の基準クロックを使用したのと同様機能を得る。また、標本化クロックの標本値を位相番号に記憶するメモリ回路を備える。送信側の標本化クロックとしてＳＣ周波数の４倍の周波数、基準クロック周波数を１９．４４ＭＨｚ、Ｍ分周カウンタの分周比Ｍを１６７に選定する。また、送信側の標本化クロック周波数を１３．５ＭＨｚおよび基準クロック周波数を１９．４４ＭＨｚとし、Ｍ分周カウンタの分周比Ｍを３６に選定することを特徴とする。更に、周波数情報の代わりに、タイムスタンプ情報を受信し、このタイムスタンプ情報から高精度で平均化した周波数情報又は位相情報を得ると共に再生標本化クロックから高精度で周波数情報又は位相情報を得て、この位相情報に基づき高周波数精度の標本化クロックを再生する。
【００１８】
【発明の実施の形態】
次に、本発明による画像符号化復号化装置の好適実施形態例の構成および動作を、添付図を参照して詳細に説明する。
【００１９】
本発明によると、ＴＶ信号をカラーＳＣの４倍の標本化クロックを標本化した信号を符号化して１５５．５２Ｍｂｐｓの伝送路で伝送する装置において、送信側から標本化クロックの周波数情報を受信側に伝送する。受信側では、送信側の周波数情報を平均化すると共に再生標本化クロックの周波数情報を小数点以下の精度まで求め、送信側と受信側の標本化クロックの周波数情報を小数点以下の高精度で比較する。比較誤差がなくなるように再生標本化クロックの周波数を制御することにより、送信側の標本化クロックの周波数と高精度で一致した標本化クロックを再生でき、再生したＴＶ信号のカラーＳＣの周波数精度が送信側と高精度で周波数が一致したＴＶ信号を再生できる標本化クロック再生回路を使用する画像符号化復号化装置を得る。
【００２０】
先ず、図１は、本発明による画像符号化復号化装置の好適実施形態例のブロック図を示し、（Ａ）は送信側、（Ｂ）は受信側である。図１（Ａ）の送信側は、Ａ／Ｄ変換器１、符号化回路２、多重回路３、周波数情報発生回路４、標本化クロック回路５、制御回路６、伝送クロック回路７および分周回路８より構成される。Ａ／Ｄ変換器１は、ＴＶ信号を１０ビットに標本化（デジタル化）する。符号化回路２は、デジタル信号を符号化する。多重回路３は、符号化信号、一定の周期毎に標本化した周波数情報信号およびその他必要な制御信号等を多重化して伝送する。標本化クロック回路５は、入力ＴＶ信号のカラーバースト（ＳＣ）の４倍に同期した１４．３ＭＨｚの標本化クロックを発生する。周波数情報発生回路４は、標本化クロック数をカウント（計数）し、制御回路６から供給される信号の周期毎に標本化クロックの周波数カウント値を再標本化して周波数情報を得る。伝送クロック回路７は、１５５．５２ＭＨｚの伝送クロックを発生する。分周回路８は、伝送クロックを８分周して１９．４４ＭＨｚの分周伝送クロック（基準クロック）を発生する。制御回路６は、周波数情報を受信側に送るため一定の周期毎（例えば基準クロックをＫ分周した周期毎）の制御信号を発生する。
【００２１】
図１（Ｂ）に示す受信側は、伝送路を経由した受信信号が入力される分離回路１３および伝送クロック再生回路２０、復号回路１２、Ｄ／Ａ変換器１１、平均化回路１５、比較制御回路１４、周波数位相情報発生回路１６、メモリ回路１７、位相番号発生回路１８、制御回路１９、標本化クロック再生回路２１、標本化回路２２、Ｍ分周カウンタ２３および分周回路２４より構成される。伝送クロック再生回路２０は、上述した受信信号からクロックのタイミングを抽出して１５５．５２ＭＨｚの伝送クロックを再生する。分離回路１３は、受信信号から符号化信号、周波数情報および制御信号等を分離する。復号回路１２は、符号化信号を復号してデジタル画像信号を再生する。Ｄ／Ａ変換器１１は、デジタル画像をアナログ画像信号に変換する。平均化回路１５は、送信側から送られてくる周波数情報から平均化した送信側周波数情報得る。比較制御回路１４は、受信側周波数情報と平均化した送信側周波数情報とを比較して、受信側の位相情報が送信側に一致するように制御信号を発生する。標本化クロック再生回路２１は、制御信号に応じて標本化クロックを再生する。分周回路２４は、伝送クロックを８分周して１９．４４ＭＨｚの分周クロック（基準クロック）を発生する。標本化回路２２は、再生された標本化クロックを１９．４４ＭＨｚの基準クロックで標本化して１ビットの標本化クロックの標本値を出力する。Ｍ分周カウンタ２３は、１９．４４ＭＨｚの基準クロックを１６７分周する。位相番号発生回路１８は、分周カウンタ値ｎから標本化クロックの１周期の位相が順番に並ぶように位相番号ｉを発生する。メモリ回路１７は、標本化クロックの標本値を位相番号に記憶する。周波数位相情報発生回路１６は、位相番号順に並んだ標本化クロックの標本値の変化点から求めた標本化クロックの基準位相の位相番号と、Ｍ分周カウンタ値に対応する位相番号との差分から、標本化回路２２による標本化時の標本化クロックの周波数情報を一定周期毎に小数点以下の精度で得る。制御回路１９は、周波数情報を求める一定周期毎のタイミングを発生する。
【００２２】
図２は、図１に示す送信側の周波数位相情報発生回路４の具体的構成例を示す。標本化クロックで動作する例えば８ビットのカウンタ４１、制御回路６からの伝送周期の制御信号でカウンタ値を標本化するレジスタ４２、このレジスタ４２の出力を１制御周期遅延させるレジスタ４３およびこれら両レジスタ４２、４３の差分より１制御周期の周波数カウンタ値を下位８ビットの精度で求める減算器４４から構成される。カウンタ４１は、標本化クロック毎にカウントアップするフリーのカウンタで、伝送周期毎にカウンタ出力は標本化される。減算器４４の出力から、１伝送周期のカウンタ値の下位８ビット値が出力される。一方、図３は、図１（Ｂ）に示す受信側中の周波数位相情報発生回路１６の具体的構成例を示す。シフトレジスタ３０、判定回路３１、基準位相番号器３２、モジュロ減算器３３、レジスタ３４、比較器３５、カウンタ３６、変換器３７、レジスタ３８、レジスタ３９および減算器４０より構成される。構成要素３０乃至３３は、正規化位相番号発生器３００を構成する。
【００２３】
次に、図１に示す標本化クロック再生回路の動作を説明する。送信側の制御回路６は、１９．４４ＭＨｚの分周伝送クロック（基準クロック）を２４３０×８×１６分周して６２．５Ｈｚの周波数の伝送周期タイミング制御信号を発生し、約１６ｍｓの周期毎にカウンタ値を標本化して、周波数情報を得る。この伝送周期は、ＴＶ信号の約１フィールド（１／６０秒）に相当する。この１周期での１４．３ＭＨｚの標本化クロックのカウント値は、約０．２５ＭＨｚとなる。１伝送周期のカウンタ値の下位８ビットで表される値の幅は、±１２８であるので、約±５００ｐｐｍの周波数変動をカバーできる周波数情報が送られることになる。  伝送速度１５５．５２ＭｂｐｓのＳＤＨの信号では、９行×２７０列のバイトのフレームを構成しているので、この周期の１２８倍毎に周波数情報を標本化して送ることになる。
【００２４】
受信側のＭ分周カウンタ２３は、供給された１９．４４ＭＨｚの分周伝送クロック（基準クロック）を１６７分周して、０〜１６６の範囲のカウント値ｎを位相番号発生回７へ出力する。標本化クロック周波数（１４．３１８１８ＭＨｚ）と分周伝送路クロック周波数（１９．４４ＭＨｚ）の関係から、分周伝送クロック周期の整数倍Ｍが標本化クロック周期の整数倍に略等しくなるＭの値を求める。Ｍ＝１６７のとき、１２３．０００８倍となるので、Ｍ＝１６７に予め設定する。
【００２５】
位相番号発生回路１８は、カウンタ値ｎと位相番号ｉの間に、
ｎ＝ＭＯＤ（−１９×ｉ、１６７）＝ＭＯＤ（１４８×ｉ、１６７）
の関係の変換特性を有し、カウンタ値ｎの入力に対して対応する位相番号ｉを出力する。ｎ＝ＭＯＤ（−１９×ｉ、１６７）の特性から、次の特性が得られる。
位相番号  ｉ＝０、  １、  ２、    ３、  ４、・・  、１６５、１６６
カウンタ値ｎ＝０、１４８、１２９、１１０、９１、・・  、３８、  １９
これをｎの順に並び替えると、ｉ＝ＭＯＤ（１２３×ｎ、１６７）の関係となる。
カウンタ値ｎ＝０、  １、  ２、  ３、  ４、・・  、１６５、１６６
位相番号  ｉ＝０、１２３、７９、３５、１５８、・・  、８８、  ４４
【００２６】
この変換テーブルの特性に従って、カウンタ値ｎに対する位相番号ｉを出力する。制御回路１９は、１９．４４ＭＨｚの分周伝送クロック（基準クロック）を２４３０×８×１６の値で分周して６２．５Ｈｚの周波数のタイミング制御信号を発生する。周波数位相情報発生回路１６は、位相番号発生回路１８からの位相番号、メモリ回路１７からの標本化クロックの標本値および制御回路１９からの伝送周期の制御信号とを用いて、小数点以上が８ビット、小数点以下が８ビットの合計１６ビットの精度を有する、１６ビットの再生標本化クロックのカウント情報を得て伝送周期毎に出力する。平均化回路１５は、分離回路１３から伝送周期毎に供給される８ビットの周波数情報（整数のカウント情報）を一旦記憶して、長い周期（例えば１２８回の伝送周期）にわたる周波数情報の平均値を伝送周期（約１６ｍｓ）毎に求める。この場合、小数点以下７ビットの精度のカウント値が得られ、求めた送信側平均化周波数情報は、比較制御回路１４へ供給される。
【００２７】
次に、比較制御回路１４は、１６ビットの精度で受信側再生クロック周波数情報から送信側平均化周波数情報を減算して、１６ビット（少数点以下が８ビットの精度）の比較誤差信号を得る。比較誤差信号Ｅからフィードバック制御を行う場合には、一般的に制御量は、微分信号をｄＥとし積分信号をΣＥとすると、ｄＥ、Ｅ、ΣＥの各信号の係数α、β、γの積和（α・Ｅ＋β・Ｅ＋γ・ΣＥ）の周波数制御信号Ｃが与えられる。周波数制御信号Ｃは、標本化クロック発生回路２１に供給されクロック発生のＶＣＸＯを制御して、標本化クロックの再生周波数の制御が行われ、比較誤差が０になるようにフィードバック制御が行われる。係数βは周波数一定になるまでの時定数を決め、係数αは周波数変化領域での引き込み加速を決め、係数γは位相一定となる時定数を決める。ＶＣＸＯの電圧応答特性を考慮して制御量を定める。
【００２８】
図１（Ｂ）のＭ分周カウンタ２３で発生されたカウンタ値ｎが供給され、基準位相番号器３２へ供給されると共にアドレスとしてメモリ回路１７へも供給される。図３に示すシフトレジスタ３０は、メモリ回路１７からカウント値のアドレスに対応した標本化クロックの標本値を読み込んで保持する。標本化クロックの標本値Ｙｎが、Ｙｎ−１＝「０」からＹｎ＝「１」に変化した時点を標本化クロックの立ち上がり点と判定し、このときの基準位相の番号を（ｎ−１）とする。但し、標本化クロックの周波数の変動が大きい用途の場合には、標本化クロックの周期が時間的に変動して、１周期の位相上に投影した標本点の並びの順番や標本値がジッタや誤差の影響で狂う可能性がある。そこで、より安定した判定ができるように、３つの連続する標本点（ｎ−２）、（ｎ−１）およびｎにおける標本値の変化を検出して判定する場合を示す。シフトレジスタ３１は、メモリ回路１７へのアドレスがｉのとき、メモリ回路１７から読み出した標本値Ｙｎを含め３つの連続する標本値Ｙｎ−２、Ｙｎ−１、Ｙｎを判定回路３１へ供給する。
【００２９】
判定回路３１は、Ｙｎ−２＝「０」、Ｙｎ−１＝「０」、Ｙｎ＝「１」のとき、標本化クロックの立ち上がり点と判定して、基準位相番号をセットする信号を基準位相番号器３２へ供給する。基準位相番号器３２は、入力されたアドレス値ｎを分周伝送クロックで１クロック遅延させて、アドレス値ｎ−１として基準用レジスタに供給されている。判定回路３１からのセット信号がきたとき、基準位相番号をセットする。Ｙｎ−２＝「０」、Ｙｎ−１＝「０」、Ｙｎ＝「１」のとき、ｎ−１を標本化クロックの立ち上がり点を示す基準位相番号ｉｎとしてセットする。１６７の分周周期で約１回基準位相相番号がセットされることになる。モジュロ減算器３３は、位相番号発生回路１８から供給される位相番号ｉから基準位相番号器３２より供給される基準位相番号ｉｎを減算するが、１６７のモジュロー演算で減算して、分周伝送クロックで標本化クロックを標本化したときの、位相を示す基準化された位相番号ｊ＝ＭＯＤ（ｉ−ｉｎ、１６７）を出力する。
【００３０】
次に、正規化位相番号発生器３００で得られた位相番号の信号は、比較判定器３５、レジスタ３４および変換器３７へ供給される。レジスタ３４は、基準クロックの周期で遅延した信号を出力する。比較判定回路３５は、現在の位相番号Ｊと１クロック前の位相番号Ｊｎ−１とを比較する。位相番号は、１６７以上になると標本化クロックの立ち上がり点を超えるので、１６７を減算して、再び０からの位相値を示すこととなる。従って、Ｊｎ＜Ｊｎ−１ならば、この間に標本化クロックの立ち上がりがあったと判定することができ、カウンタ３６へ１クロックを供給する。それ以外の場合には、標本化クロックの立ち上がりはないと判定し、カウンタ３６へクロックを供給しない。カウンタ３６は、８ビットのカウンタで、標本化クロックの立ち上がりの数をカウントして整数の周波数カウント値をレジスタ３８へ供給する。変換器３７は、基準化された位相番号ｊを小数点以下８ビット（２５６）の値で正規化して出力する。変換器３７は、位相番号ｊの入力に対して２５６／１６７×ｊの値を整数化して出力する変換特性を有する。変換器３７は、乗算器やＲＯＭ等で構成できる。８ビットに規格化した小数点以下を示す位相番号値は、レジスタ３８に供給される。
【００３１】
そこで、レジスタ３８は、小数点以下が８ビット、小数点以上が８ビットの計１６ビットの位相角値Ｗである位相情報が得られる。制御回路１９からの伝送周期信号のタイミングで標本化して出力し、レジスタ３９および減算器４０へ供給する。レジスタ３９は、伝送周期信号のタイミングクロックで動作し、１周期遅延した信号を減算器４０へ出力する。減算器４０は、レジスタ３８の位相角信号からレジスタ３９の１周期前の位相角信号を減算し、１伝送周期毎の周波数情報を小数点以下の精度で周波数カウント値を求める。整数部が８ビットおよび小数部が８ビットの合計１６ビットの周波数情報を得て、周波数位相情報発生回路１６から出力する。
【００３２】
次に、図１（Ｂ）中の平均化回路１５の具体的構成例を図４に示す。この平均化回路１５は、メモリ回路５１、計数回路５２、積分回路５３および制御回路５４から構成される。メモリ回路５１は、周波数情報を伝送周期毎に記憶する。制御回路５４は、周波数情報の変動を監視している。この周波数情報が安定している場合には、１２８の周期前迄の周波数情報を順次読み出し、係数回路５２で１／１２８の係数を乗じ、積分回路５３で１２８周期の周波数情報を累積して、１２８周期にわたって平均化した周波数情報を出力する。一方、周波数情報が変動している場合には、４周期前までの周波数情報を順次読み出し、係数回路５２で１／４の係数を乗じて、積分回路５３で４周期の周波数情報を累積して、４周期にわたって平均化した周波数情報を出力する。
【００３３】
次に、本発明による標本化クロック再生回路の第２実施形態例を説明する。この第２実施形態例は、周波数情報としては、最初の伝送周期から各伝送周期までの周波数累積カウントのカウント値（換言すると位相を示す値）を用いる。標本化クロックで動作するフリーカウンタは、伝送周期毎に標本化したカウンタ値に相当し、この周波数情報は、整数部分の位相情報ともみなすことができる。上述した第１実施形態例では、伝送周期毎のカウント値を伝送するため、伝送路誤りがあると、受信側では周波数情報を積分して求める相対位相の情報は正しく再生できなくなり、再生されるＴＶ信号の位相がずれることになる。周波数情報又は位相情報を併せて周波数位相情報とする。
【００３４】
第２実施形態例では、伝送エラーがあっても、次の位相を示す周波数情報（周波数位相情報）が送られてくる伝送周期では、正しい位相を示す周波数情報が送られてくるので、整数の周期精度で相対位相を保つことが可能である。この第２実施形態例の構成は、第１実施形態例を示す図１の周波数情報発生回路４、平均化回路１５および周波数位相情報発生回路１６において相違する。第２実施形態例の周波数情報発生回路４は、図２において、レジスタ４２の出力に得られる標本化された累積カウンタ値を、位相を示す周波数情報として出力し且つ多重化して受信側に伝送する。
【００３５】
第２実施形態例における平均化回路１５’の具体的構成例を図５に示す。即ち、レジスタ６１、減算器６２、平均値回路６３、加算器６４、減算器６５、非線形回路６６、加算器６７およびレジスタ６８より構成される。位相周波数情報は、平均値回路１５’のレジスタ６１および減算器６２、６５へ入力される。減算器６２の出力には、１伝送周期の時間内の周波数カウンタ値が得られる。この値は、平均値回路６３へ入力され、長い伝送周期にわたって平均値を求めた平均値が出力される。平均値回路６３は、図１の平均化回路１５と同じ機能を有し、図４に示す構成となる。加算器６４は、１伝送周期の平均値とレジスタ６８から出力される前の周期までの累積カウント値とを加算して、現伝送周期までの累積カウンタ値を得る。減算器６５は、送信側から送られてきた累積カウンタ値と再生した累積カウンタ値との差分値を求め、非線形回路６６へ入力する。非線形回路６６は、誤算の大きさが１迄は、出力が０である。一方、１以上では、初めは傾きが１に比べて小さく、例えば１／４で、次第に大きくして、原点からの傾き１の直線と交差した後は、その傾線と一致するような出力特性を有する。非線形回路６６の出力値は、加算器６７に入力され、再生カウンタ値と加算される。受信側累積カウンタ値が、送信側累積カウンタ値とずれた場合には、緩やかに送信側累積カウンタ値に近づくように補正が行われる。補正されたカウンタ値は、出力となると共にレジスタ６８へ入力される。
【００３６】
次に、第２実施形態例の周波数位相情報発生回路１６は、図３において、レジスタ３８の出力に得られる累積カウンタ値をそのまま出力する。比較制御回路１４では、周波数情報として伝送周期のカウンタ値を用いず、累積カウンタ値を用いて１６ビットの信号の比較制御が行われる。その他の機能動作は第１実施形態例と同じである。
【００３７】
次に、本発明による標本化クロック再生回路の第３実施形態例を説明する。これは、標本化クロックが１３．５ＭＨｚの場合であり、その構成図は図１と同じである。標本化クロックＦＳ＝１３．５ＭＨｚ、分周伝送クロック（基準クロック）ＦＬ１＝１９．４４ＭＨｚの場合には、（１３．５／１９．４４）×Ｍが整数値に近くなるのは、Ｍ＝３６のときであり、（１３．５／１９．４４）×３６＝２５となる。標本化クロック周波数（１３．５ＭＨｚ）と分周伝送路クロック周波数（１９．４４ＭＨｚ）の関係から、分周伝送クロック周期の整数倍Ｍが標本化クロック周期の整数倍に略等しくなるＭの値を求めると、Ｍ＝３６のとき２５．０００００倍となるので、Ｍ＝３６に設定する。
【００３８】
Ｍ分周カウンタ２３は、入力供給された１９．４４ＭＨｚの分周伝送クロックを３６分周して、０〜３５の範囲のカウント値ｎを位相番号発生回１８へ出力する。３６分周ということは、標本化クロックの１周期の１／３６の精度で位相情報を判別することができる。第１実施形態例の場合と同様に、カウンタ値（標本化番号）ｎと位相番号ｉとの関係を求めた結果、位相番号発生回路７は、カウンタ値ｎと位相番号ｉの間に、
ｎ＝ＭＯＤ（１３×ｉ、３６）
の関係の変換特性を有し、カウンタ値ｎの入力に対して対応する位相番号ｉを出力する。ｎ＝ＭＯＤ（１３×ｉ、３６）の特性から、次の特性が得られる。
位相番号  ｉ＝０、  １、  ２、  ３、  ４、  ５、・・  、３４、  ３５
カウンタ値ｎ＝０、１３、２６、  ３、  １７、３０、・・  、１０、２３
これをｎの順に並び替えると、ｉ＝ＭＯＤ（２５×ｎ、３６）の関係となる。
カウンタ値ｎ＝０、１、  ２、  ３、  ４、・・  、  ３４、  ３５
位相番号  ｉ＝０、２５、１４、  ３、  ２８、・・    ２２、  １１
この変換テーブルの特性に従って、カウンタ値ｎに対する位相番号ｉを出力する。
【００３９】
第１実施形態例のブロック図において、Ｍ分周カウンタ２３、位相番号発生回路１８、メモリ回路１７、周波数位相情報発生回路１６を上述の特性に対応するように変更する必要がある。標本化クロック回路５、標本化クロック再生回路２１の周波数も変更する。その他は、第１実施形態例の場合と同様に構成される。
【００４０】
次に、本発明による標本化クロック再生回路の第４実施形態例を説明する。そのブロック図は、上述した第３実施形態例の場合と同じである。しかし、第３実施形態例では標本化クロックが１３．５ＭＨｚで分周クロック（基準クロック）ＦＬ１＝１９．４４ＭＨｚの場合には、標本化クロックの位相識別精度は１周期（７４ｎｓ）の１／３６の精度である。これは時間軸方向における標本化位相の量子化の精度が約２ｎｓに相当することになる。第４実施形態例では、分周伝送クロックの周波を高くして、標本化位相を高精度にして誤差を小さくする。分周回路２４の分周を８分周から２分周にして、分周伝送クロック（基準クロック）をＦＬ１＝７７．７６ＭＨｚとする。ＦＳ／ＦＬ１の整数倍の値である１３．５／７７．７６×Ｍが整数値に近くなるのは、Ｍ＝１４４の場合である。１３．５ＭＨｚ／７７．７６ＭＨｚ×１４４＝２５で整数となる。Ｍ分周カウンタ２３は、入力された７７．７６ＭＨｚの分周伝送クロックを１４４分周して、０〜１４３の範囲のカウント値ｎを位相番号発生回７へ入力する。１４４分周ということは、標本化クロックの１／１４４周期の精度、従って７４／１４４ｎｓである約Ｏ．５ｎｓの精度で位相情報を判別できることとなる。
【００４１】
位相番号発生回路７は、カウンタ値ｎと位相番号ｉの間に、
ｎ＝ＭＯＤ（−２３×ｉ、１４４）
の関係を持つ変換特性を有し、カウンタ値ｎの入力に対応する位相番号ｉを出力する。ｎ＝ＭＯＤ（−２３×ｉ、１４４）の特性から、次の特性が得られる。
位相番号  ｉ＝０、  １、  ２、  ３、  ４、  ５、・・  、１４２、１４３
カウンタ値ｎ＝０、１２１、９８、７５、５２、２９、・・、４６、  ２３
これをｎの順に並び替えると、ｉ＝ＭＯＤ（２５×ｎ、１４４）の関係となる。
カウンタ値ｎ＝０、  １、  ２、    ３、  ４、  ５、・・  、１４２、１４３
位相番号  ｉ＝０、２５、５０、７５、１００、１２５、・・、９４、１１９
この変換テーブルの特性に従って、カウンタ値ｎに対する位相番号ｉを出力する。  上述した第３実施形態例の構成図において、分周回路２４、Ｍ分周カウンタ２３、位相番号発生回路１８、メモリ回路１７および周波数位相情報発生回路１６を、上述の特性に対応させて変更する必要がある。その他は、第３実施形態例の場合と同様の構成である。
【００４２】
次に、本発明による標本化クロック再生回路の第５実施形態例について説明する。第４実施形態例では、基準クロックを高くして位相情報の解像度は高くできたが、位相情報を得る回路が７７．７６ＭＨｚの高速処理を必要とするので、低速処理で高精度を得る技法を示す。図６は、この第５実施形態例の送信側のブロック図を示す。この実施形態例では、分周伝送クロック（基準クロック）の周波数を１９．４４ＭＨｚとし、Ｍ＝３６の周期で標本化を終わる毎に７７．７６ＭＨｚの周期で分周伝送クロックの位相をずらして、順次４回の標本化を行う。これにより、標本化の時間は４倍かかるが、基準クロックの周波数は１９．４４ＭＨｚで、標本点としては７７．７６ＭＨｚで標本化したのと同じ位相精度で標本化クロックの標本点を得ることができる。
【００４３】
図６に示す回路において、図１（Ｂ）と対応する構成素子には、便宜上、同様参照符号を使用する。図６の標本化クロック再生回路の受信側は、Ｄ／Ａ変換器１１、復号回路１２、分離回路１３、比較制御回路１４、平均化回路１５、メモリ回路１７、制御回路１９、伝送クロック再生回路２０、標本化クロック再生回路２１および標本化回路２２に加えて、周波数位相情報発生回路７２、位相番号発生回路７３、Ｍ分周カウンタ７５および適応分周回路７６を有する。適応分周回路７６は、１９．４４ＭＨｚの基準クロックを発生する。しかし、一定の周期Ｔ（１９．４４ＭＨｚで３６クロックの周期）毎に７７．７６ＭＨｚの周期の幅で位相が順番に遅れた基準クロックを発生する。
【００４４】
次に、図７にクロックの波形図を示す。（ａ）、（ｂ）、（ｃ）および（ｄ）は、順次位相がずれた４つの位相を有する１９．４４ＭＨｚのクロックを示す。出力クロックは、これら４クロックを周期Ｔ毎に切り替えたクロックとなる。（ｄａ）、（ａｂ）、（ｂｃ）および（ｃｄ）の４周期で１の周期となる。位相の遅れは、７７．７６ＭＨｚクロックの１周期Ｔ１（１／７７．７６ＭＨｚ）の大きさで、０〜３倍の周期（（ａ）位相から（ｄ）位相）まで順次遅延している。クロックの立ち上がり点は、位相の変化毎に周期Ｔ１ずつ遅れる。（ｄ）位相から（ａ）位相に切り替わるとき、周期Ｔ１の３倍だけ早まる。従って、（ｄ）位相の最後クロックと（ａ）位相の最初のクロックは重なる部分がでる。このため、（ｄ）位相の最終クロックの出力を止める。（ａ）〜（ｄ）位相の順番に、各Ｔの周期でのクロック数（立ち上がりの数）は、夫々３６、３６、３６、３５で、合計で１４３となる。標本化回路２２は、このクロックの立ち上がり点で標本化を行う。
【００４５】
クロックの図中で（）内の数字は、Ｔの周期を７７．７６ＭＨｚのクロックで標本化したときのカウント値（０〜１４３）と同じ位相に対応する標本点となる番号である。１４３の標本点が１つ抜けることになるが、抜けた場所の１カ所が１／７２の精度で、他の１４２カ所は１／１４４の精度で位相情報を判定できるので、７７．７６ＭＨｚで標本化したのと略同等精度が得られる。適応分周回路７６は、図７に示す如き位相が一定周期毎に変わる１９．４４ＭＨｚのクロックからなる基準クロックを標本化回路２２およびＭ分周カウンタ７５へ出力する。また、（ａ）〜（ｄ）遅延の位相を示す２ビットの位相表示信号ｋ（ｋ＝０〜３）をＭ分周カウンタ７５へ出力する。Ｍ分周カウンタ７５は、１９．４４ＭＨｚの基準クロックを３６分周又は３５分周する。ｋ＝０〜２の場合には３６分周のカウンタ、ｋ＝３の場合は３５分周のカウンタとなる。カウンタ値をｍとすると、カウンタ値を４倍した値に位相表示信号ｋを加算した値、４ｍ＋ｋをカウント値ｎとする。これは図７の（）内の数値に対応する。Ｍ分周カウンタ７５は、求めたカウント値ｎ（＝４ｍ＋ｋ）を位相番号発生回路７３および周波数位相情報発生回路７２へ出力する。
【００４６】
位相番号発生回路７３は、第４実施形態例で示したｉ＝ＭＯＤ（２５×ｎ、１４４）の変換特性を有し、入力されたカウンタ値ｎを変換特性に従って位相番号ｉへ変換して出力する。周波数位相情報発生回路７２は、図３と同様に構成され、連続する位相番号の標本値に変化点から基準位相番号を求める。そして、位相番号から基準化した位相番号を得て、更に正規化したカウンタ値Ｗを得て、伝送周期毎に標本化されたカウンタ値Ｗを得て比較制御回路１４へ出力する。これにより、１９．４４ＭＨｚの低周波数の標本化でも、７７．７６ＭＨｚの高周波数の基準クロックによる標本化と同等の位相引き込み精度を得ることができる。
【００４７】
次に、本発明の第６実施形態例を説明する。第１乃至第５実施形態例では、分周回路１２から出力される基準のクロックは、伝送クロックを分周した分周伝送クロックを用いていた。しかし、位相情報を得るための基準となるクロックとしては、必ずしも送信側装置で発生する伝送クロックを用いる必要はない。伝送システムが同期網であれば、その同期網上においてＡＴＭ等で送信データがパケット化されて送信するシステム構成でも、送信側装置および受信側装置において網のクロックに同期させて、位相情報を得るための基準クロックを発生するように構成すれば、送受で同期のとれた基準クロックを得ることができる。そして、高精度で標本化クロックの位相情報を得ることができ、送受で標本化クロックの位相の同期化が高精度で行える。
【００４８】
また、本発明の第７実施形態例をせつめいする。標本化クロックの立ち上がりの基準点を示す位相番号を得るため、説明の便宜上メモリ回路１７は、Ｍに相当する分のアドレスを持ち、一旦標本値を記憶させた後、位相番号の連続する標本値を読み出して、基準点を見つける構成であったが、メモリ回路１７はなくてもよい。図８は、この第７実施形態例における受信側のブロック図を示す。Ｄ／Ａ変換器１１、復号回路１２、分離回路１３、比較制御回路１４、平均化回路１５、位相番号発生回路１８、制御回路１９、伝送クロック再生回路２０、標本化クロック再生回路２１、標本化回路２２、Ｍ分周カウンタ２３、分周回路２４および周波数位相情報発生回路９１より構成される。即ち、図１（Ｂ）に示すブロック図と比較してメモリ回路１７がないことおよび周波数位相情報発生回路９１の構成が一部変更されている。図９は、周波数位相情報発生回路９１の正規化位相番号発生器３００’の詳細構成を示す。シフトレジスタ３０、基準位相番号器３２、減算器３３、判定制御回路１０１および判定回路１０２より構成され、その他の構成は図３と同じである。
【００４９】
上述した第１実施形態例では、カウンタ値ｎの位相番号をｉとすると、ｎ＝ＭＯＤ（−１９×ｉ、１６７）の関係があり、カウンタ値ｎが１９毎の標本値は、位相番号が隣り合う。判定制御回路１０１は、シフトレジスタ３０に最終書き込みした位相番号を最終位相番号として記憶しておく。次に、位相番号発生回路１８から供給される位相番号ｉと最終位相番号とを比較し、隣の位相番号に一致すると、標本化回路２２から供給される標本値をシフトレジスタ３０に書き込む制御信号を出し、そのときの位相番号を新たな最終位相番号とする。シフトレジスタ３０は、３ビットのシフトレジスタで、書き込み信号により、位相番号が１ずつ減少する毎に標本化クロックの標本値が書き込まれる。シフトレジスタ３０の出力には位相番号が若い順に連続して並んだ３つの標本値が得られる。判定回路１０２は、この連続する３つの標本値から標本化クロックの立ち上がり点を検出する。検出したら検出信号を判定制御回路１０１および基準位相番号器３２へ出力する。基準位相番号器３２では、制御回路１９から供給される検出位置に対応する位相番号を検出信号がきたときセットして出力する。立ち上がりの検出が行われるまで最悪１９倍の周期がかかる。一旦基準位相番号が検出されれば、次からはその基準位相番号の近傍に対応する位相番号、この場合基準位相番号から６大きい値を最終位相番号にセットして、再び検出を開始しする。シフトレジスタへの書き込みが６〜７回行われると、位相番号は基準位相番号に近くなり、立ち上がりの検出を迅速に行うことができ、略１周期毎に基準位相番号を繰り返して検出できる。
【００５０】
次に、本発明の第８実施形態例を説明する。標本化クロックＦＳを標本化する基準クロック（分周伝送クロックＦＬ１）は、基準クロックの方が低い場合でも特に問題なく、同様に実現できる。カラーＴＶ信号をＩＴＵ−Ｔ標準Ｈ．２６１／Ｈ．２６３等の方式で符号化して６．３１２Ｍｂｐｓで伝送して、受信側で再生する場合に適用して、送信側と受信側の標本化クロックを同期化させる。従って、送信側のＴＶ信号と受信側で再生したＴＶ信号のカラーバーストを同期化できる。図１０に第８実施形態例の受信側のブロック図を示す。Ｄ／Ａ変換器１１、復号回路１２、分離回路１３、比較制御回路１４、平均化回路１５、周波数位相情報発生回路１６、位相番号発生回路１８、制御回路１９、伝送クロック再生回路２０、標本化クロック再生回路２１、標本化回路２２およびＭ分周カウンタ２３より構成される。分離回路１３は、ビデオ信号の伝送に割り当てられたデータレートになるように符号化した所定のレートの圧縮符号化データを分離して、復号化回路１２へ出力する。復号回路１２は、ＩＴＵ−Ｔの標準Ｈ．２６３の符号化方式でＴＶ信号を符号化圧縮された信号を復号する。伝送クロック再生回路２０は、６．３１２ＭＨｚのクロックを発生し、標本化回路２２、Ｍ分周カウンタ２３および制御回路１９へ出力する。
【００５１】
Ｈ．２６１又は２６３の方式では、標本化クロックはＦＳ＝１３．５ＭＨｚである。伝送路は、６．３１２ＭＨｚで、１３．５ＭＨｚ／６．３１２ＭＨｚ＝２．１３８７８３２の整数倍Ｍが、整数値にできるだけ近づくＭの値を探す。Ｍ＝３６で、２．１３８７８３２×３６＝７６．９９６２となる。誤差は、０．００３８となる。１／３６の精度が０．０２７であるで、分解精度の０．０２７に対して誤差０．００３８の大きさは、約１／７で無視できる影響である。Ｍ分周カウンタ２３は、３６分周のカウンタで構成される。位相番号発生回路１８は、次の変換特性を有する。
【００５２】
この実施形態例では、カウンタ値ｎと位相番号ｉの間に、
ｎ＝ＭＯＤ（−７×ｉ、３６）
の関係が成立する。この関係から、次の特性が得られる。
位相番号  ｉ＝０、  １、  ２、  ３、４、  ５、・・  、３４、３５
カウンタ値ｎ＝０、２９、２２、１５、８、  １、・・  、１４、  ７
これをｎの順に並び替えると、ｉ＝ＭＯＤ（５×ｎ、３６）の関係となる。
カウンタ値ｎ＝０、１、  ２、  ３、  ４、  ５、・・  、３４、３５
位相番号  ｉ＝０、５、１０、１５、２０、２５、・・  、２６、３１
位相番号発生回路１８は、この変換テーブルの特性に従って、カウンタ値ｎに対する位相番号ｉを出力する。周波数位相情報発生回路９１は、標本値と位相番号ｉから一定周期毎に標本化されたカウンタ値Ｗの周波数位相情報を得る。
【００５３】
次に、本発明の第９実施形態例を説明する。周波数情報を送る伝送周期は、基準クロックを分周した周期で求めているが、伝送周期は基準クロックの周期の整数倍でなくてもよい。基準クロックは、伝送クロックを使用しているので、伝送周期での位相情報はその近傍での基準クロックの標本点での位相情報が分かれば、基準クロック毎の標本化クロック位相の進み量と、基準クロック位相と伝送周期位相の関係から計算で求められる。例えば、第１実施形態例では、基準クロックが１９．４４ＭＨｚの場合、１クロックで進む標本化クロックの位相は、０．７３６５３２である。従って、１５５．５２ＭＨｚの伝送路クロックの周期ではその１／８の値で、０．０９２０６６５となり、このときの位相番号は１５．３７５に相当する。換言すると、１５５．５２ＭＨｚのクロック周期では、１５．３７５／１６７ずつ位相がずれることになるので、基準クロックと所定伝送周期の標本化の位相とのずれに応じて補正できる。例えば、位相情報の標本化の位相が、基準クロックより、１５５．５２ＭＨｚのクロックで３クロック進んでいる場合には、基準クロックの位相で得られた位相番号に１５．３７５×３＝約４６の値を加算して補正すれば標本点のない位相での周波数位相情報が得られる。
【００５４】
最後に、本発明の第１０実施形態例を説明する。ＩＴＵ−Ｔで標準化されたＭＰＥＧ−２の方式では、標本化クロックの情報を送るのにタイムスタンプ方式を用いているが、この実施形態例は、タイムスタンプの情報を受信した場合の例である。基本構成のブロック図は、上述した図１と同じであるが、平均化回路１５の構成が異なる。この実施形態例の平均値回路１５は、タイムスタンプ情報およびその時間から、前回のタイムスタンプ情報との時間差およびフレーム数差を求める。これに基づき周波数情報を得て更に周波数情報を平均化して、小数点以下の高精度で平均化した周波数情報を得る。これに基づき再生標本化クロックの周波数を制御することにより、周波数が安定した標本化クロックが再生できる。
【００５５】
図１１は、標本化クロックと基準クロックの標本点の関係を示すタイミングチャートである。（ａ）は標本化クロックを示し、（ｂ）は対応する標本番号を示し、（ｃ）は位相番号を示し、（ｄ）は基準クロックを示し、（ｅ）はカウント値ｎを示す。
【００５６】
以上、本発明による画像符号化復号化装置の種々の実施形態例の構成および動作を詳述した。しかし、斯かる実施形態例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないこと勿論である。本発明の要旨を逸脱することなく種々の変形変更が可能であること、当業者には容易に理解できよう。
【００５７】
【発明の効果】
上述から明らかな如く、本発明の画像符号化復号化装置によると、次の如き顕著な効果が得られる。第１に、アナログ回路を用いなくても、標本化クロックの位相を高精度で検出できる。その理由は、基準クロック（分周伝送クロック）で標本化クロックを標本化したとき、基準クロックの周期の整数倍Ｍが標本化クロックの周期の整数倍Ｎに略等しくできるＮとＭを求め、このとき標本化クロックはＭ個の位相の異なる基準クロックで標本化される。そして、標本化クロックの標本値を位相順に並び替えて標本化クロックの立ち上がりを検出することにより、標本化クロックの位相を１／Ｍの高精度で簡単に検出できるからである。
【００５８】
第２に、送信側から整数値のカウント情報が送られてきた場合でも、受信側で、カウント情報を平均化して得た高精度の平均カウント値、再生標本化クロックの位相情報を高精度で求めた再生カウント情報とを比較し、比較誤差が０となるようにして、標本化クロックを高精度で発生できるため、高安定且つ高精度でＴＶ信号のＳＣの再生が行える。
【図面の簡単な説明】
【図１】本発明による標本化クロック再生回路の第１実施形態例のブロック図を示し、（Ａ）は送信側、（Ｂ）は受信側である。
【図２】図１（Ａ）中に示す周波数位相情報発生回路の詳細構成例のブロック図である。
【図３】図１（Ｂ）中に示す周波数位相情報発生回路の詳細ブロック図である。
【図４】図１（Ｂ）中に示す平均化回路の具体的構成例を示すブロック図である。
【図５】平均化回路の別の具体的構成例のブロック図である。
【図６】本発明による画像符号化復号化装置の第３実施形態例における受信側のブロック図である。
【図７】図６に示す適応分周回路が発生する基準クロックのタイミングチャートである。
【図８】本発明による画像符号化復号化装置の第７実施形態例における受信側の構成を示すブロック図である。
【図９】図８に示す周波数位相情報発生回路の主要部の詳細ブロック図である。
【図１０】本発明による画像符号化復クロック再生回路の第８実施形態例における受信側の構成を示すブロック図である。
【図１１】標本化クロックおよび基準クロックの表本店の関係を示す図である。
【図１２】従来の標本化クロック再生回路の構成を示すブロック図であり、（Ａ）は送信側、（Ｂ）は受信側である。
【図１３】図１２（Ａ）の位相角発生回路の詳細ブロック図である。
【図１４】図１２（Ｂ）の位相比較回路の詳細ブロック図である。
【符号の説明】
１                  Ａ／Ｄ変換器
２                  符号化回路
３                  多重回路
４、１６、９１      周波数情報発生回路
５                  標本化クロック回路
６、１９            制御回路
７                  伝送クロック回路
８、、２４      分周回路
１１                Ｄ／Ａ変換器
１２                復号回路
１３                分離回路
１４                比較制御回路
１５、１５’        平均化回路
１７                メモリ回路
１８                位相番号発生回路
２０                伝送クロック再生回路
２１                標本化クロック再生回路
２２                標本化回路
２３                Ｍ分周カウンタ
【図１】
0003612465.tif 000002
【図２】
0003612465.tif 000003
【図３】
0003612465.tif 000004
【図４】
0003612465.tif 000005
【図５】
0003612465.tif 000006
【図６】
0003612465.tif 000007
【図７】
0003612465.tif 000008
【図８】
0003612465.tif 000009
【図９】
0003612465.tif 000010
【図１０】
0003612465.tif 000011
【図１１】
0003612465.tif 000012
【図１２】
0003612465.tif 000013
【図１３】
0003612465.tif 000014
【図１４】
0003612465.tif 000015