(57)【特許請求の範囲】
【請求項１】
クロック信号を入力する入力手段と、
素子を充電する充電モードと、前記素子を放電させる放電モードを切り換えて所定の信号を発生するために、入力された前記クロック信号に基づいて前記充電モードを開始し、前記所定の信号が第一の電圧に達すると前記充電モードを終了して前記放電モードを開始し、前記所定の信号が第二の電圧に達すると前記放電モードを終了する信号発生手段と、
前記所定の信号と前記第二の電圧より大きい第三の電圧を比較し、その比較結果に応じて、前記信号発生手段の前記充電および放電モードの電流値を制御する電流制御手段とを有することを特徴とする信号発生装置。
【請求項２】
前記所定の信号は三角波信号であることを特徴とする請求項1に記載された信号発生装置。
【請求項３】
前記素子はキャパシタであることを特徴とする請求項1または請求項2に記載された信号発生装置。
【請求項４】
請求項1から請求項3の何れかに記載された信号発生装置を備え、
入力された画像データに応じたパルス幅の信号を出力することを特徴とする画像処理装置。
【請求項５】
所定の信号を発生する信号発生方法であって、
クロック信号を入力し、
前記クロック信号に基づいて素子の充電を開始し、前記所定の信号が第一の電圧に達すると前記素子の充電を終了して放電を開始し、前記所定の信号が第二の電圧に達すると前記素子の放電を終了するとともに、
前記所定の信号と前記第二の電圧より大きい第三の電圧を比較し、その比較結果に応じて、前記充電および放電の電流値を制御することを特徴とする信号発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は信号発生装置およびその方法と、それを用いた画像処理装置に関し、例えば、入力クロック信号に応じて所定の信号を発生する信号発生装置およびその方法と、それを用いた画像処理装置に関するものである。
【０００２】
【従来の技術】
図１は三角波信号を使用した高速パルス幅変調（ＰＷＭ）回路の構成例を示すブロック図で、クロックデューティが確保されていないクロック信号を考慮して、出力ＰＷＭ信号周波数の二倍の周波数をもつクロック信号２ＳＫを分周回路１０で分周して、クロックデューティを確保したクロック信号ＳＫを得ている。この高速ＰＷＭ回路を、レーザビームプリンタ（ＬＢＰ）およびディジタル複写機におけるレーザビーム制御に使用する場合、クロック信号ＳＫおよび２ＳＫは、水平同期信号のような同期トリガ信号に同期した同期クロック信号である。
【０００３】
クロック信号ＳＫは、レベル変換回路１１に入力され、その信号レベルが増幅される。レベル変換回路１１の出力は、可変抵抗器Ｒ４０とキャパシタＣ５からなる時定数回路により、三角波信号に変換される。ここで、三角波信号のスロープの直線性を確保には、時定数Ｔ＝Ｒ４０×Ｃ５はクロック信号ＳＫ周期Ｔｏに対して充分大きくする。そのため、その振幅が充分な三角波信号を得るために、レベル変換回路１１が必要になる。また、時定数回路の可変抵抗器Ｒ４０の抵抗値を調整することにより、三角波信号の振幅を設定できる。
【０００４】
このようにして発生された三角波信号は、直流成分カット用のキャパシタＣ６介してレベル比較器１３の非反転入力端子に入力される。同端子には、可変抵抗器Ｒ３９、キャパシタＣ７および抵抗器Ｒ４１により所定値に設定された直流電圧も入力され、三角波信号と直流電圧が加算される。
【０００５】
一方、変調ディジタルデータＤｖは、Ｄ／Ａ変換器（ＤＡＣ）１３に入力され、クロック信号ＳＫによりラッチされて、アナログ信号に変換される。このアナログ信号は、レベル比較器１３の反転入力端子に入力される。ここで、Ｄ／Ａ変換器１３の出力電圧Ｄａは、一般に、式（１）で示される。
Ｄａ  ＝  Ｖｒ  −  ｒ×ｉ×Ｄｖ      …（１）
ただし、Ｖｒ：  基準電圧
ｒ  ：  基準抵抗
ｉ  ：  基準電流
Ｄｖ：  ８ビットの場合、０〜２５５の整数
【０００６】
つまり、出力電圧Ｄａは、図２に示すように、Ｄｖ＝０から２５５の変化に対して、アナログ電圧Ｖ００からＶＦＦに一義的に変化する。従って、Ｄｖ値の変化に対して、パルス幅Ｔ００からＴＦＦのＰＷＭ信号を、レベル比較器１３に発生させるためには、図２に示す三角波信号が得られるように、可変抵抗器Ｒ４０およびＲ３９を調整する。
【０００７】
【発明が解決しようとする課題】
しかし、上述した技術においては、次のような問題点がある。
【０００８】
（１）可変抵抗器Ｒ４０による三角波信号の振幅調整と、可変抵抗器Ｒ３９による三角波信号のオフセットレベル調整とは、出力ＰＷＭ信号の最小パルス幅Ｔ００および最大パルス幅ＴＦＦの双方を変化させてしまうので、パルス幅の範囲を設定するために、両調整を繰返し行うことになり、その調整に時間がかかる。
【０００９】
（２）ＤＡＣ１２の出力電圧Ｄａに対して、適当な三角波信号の振幅を確保するために、入力クロック信号を高レベルに変換するレベル変換器１１の電源として１２Ｖ程度の電圧を必要とし、集積回路には適さない。また、複写機およびＬＢＰにおいては、高速および高精細化のために、３０ＭＨｚ程度の高速ＰＷＭを必要とするが、この周波数をカバーする高速かつ安価なレベル変換器を実現するのは難しい。
【００１０】
（３）入力クロック信号のデューティを確保することは、三角波信号の両スロープの対称性を保つ上で重要であるが、そのためにディジタル回路は二倍周波数のクロック信号２ＳＫを処理する必要があり、これは高速ＰＷＭ回路を構成する場合の大きな欠点である。
【００１１】
（４）図１に示す三角波信号発生部は大きな時定数をもつので、入力クロック信号に含まれるジッタによって、三角波信号のピークレベルおよびオフセットが変動し、このような三角波信号をＰＷＭ回路に使用した場合、ＰＷＭ信号のパルス幅にジッタが発生し、複写機およびＬＢＰなどにおいては画質を劣化させる問題を引起こす。
【００１２】
（５）図１に示す三角波信号発生部は大きな時定数をもつので、間欠期間をもつクロック信号に対して、三角波信号の振幅およびオフセット電圧が安定するまでに、数十クロック周期を必要とするが、これはアイドリングクロックを必要とすることを意味し、システム構成上望ましくない。
【００１３】
本発明は、上述の問題を解決するもので、入力クロック信号に応じて、所望する信号を正確に発生することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、前記の目的を達成する一手段として、以下の構成を備える。
【００１５】
本発明にかかる信号発生装置は、クロック信号を入力する入力手段と、素子を充電する充電モードと、前記素子を放電させる放電モードを切り換えて所定の信号を発生するために、入力された前記クロック信号に基づいて前記充電モードを開始し、前記所定の信号が第一の電圧に達すると前記充電モードを終了して前記放電モードを開始し、前記所定の信号が第二の電圧に達すると前記放電モードを終了する信号発生手段と、前記所定の信号と前記第二の電圧より大きい第三の電圧を比較し、その比較結果に応じて、前記信号発生手段の前記充電および放電モードの電流値を制御する電流制御手段とを有することを特徴とする。
【００１６】
本発明にかかる画像処理装置は、上記の信号発生装置を備え、入力された画像データに応じたパルス幅の信号を出力することを特徴とする。
【００１７】
本発明にかかる信号発生方法は、所定の信号を発生する信号発生方法であって、クロック信号を入力し、前記クロック信号に基づいて素子の充電を開始し、前記所定の信号が第一の電圧に達すると前記素子の充電を終了して放電を開始し、前記所定の信号が第二の電圧に達すると前記素子の放電を終了するとともに、前記所定の信号と前記第二の電圧より大きい第三の電圧を比較し、その比較結果に応じて、前記充電および放電の電流値を制御することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明にかかる一実施形態の画像処理装置を図面を参照して詳細に説明する。
【００１９】
［構成］
図３は本発明にかかる一実施形態の三角波信号発生回路の構成例を示すブロック図で、キャパシタＣ１の充放電電流を制御して三角波信号を発生するものである。
【００２０】
所望する周波数の三角波信号と同周波数のクロック信号ＳＫは、充放電切換制御回路１に入力され、充放電動作を制御する信号ＳＫ２が出力される。信号ＳＫ２は、充放電電流発生回路２に入力され、キャパシタＣ１の充放電が制御される。充放電によりキャパシタＣ１で発生した三角波信号は、バッファ４を介して、三角波信号ＴＲＩとして出力される。
【００２１】
また、バッファ４から出力された三角波信号ＴＲＩは、充放電切換タイミング発生回路５に入力される。充放電切換タイミング発生回路５は、三角波信号ＴＲＩの上頂点電圧を検出するための基準電圧Ｖ１および後述する所定の基準電圧Ｖ２に基づき、充電動作と放電動作とを切換えるための信号ＳＫ１を出力する。この切換信号ＳＫ１は、充放電切換制御回路１に入力される。
【００２２】
さらに、バッファ４から出力された三角波信号ＴＲＩは、レベル比較器６の非反転入力端子に入力される。レベル比較器６の反転入力端子には、三角波信号ＴＲＩのピークレベルを検出するための基準電圧Ｖ３が入力されている。レベル比較器６の出力Ｓはチャージポンプ回路（ＣＰ）７に入力され、ＣＰ７の出力はループフィルタ８を介して誤差電圧発生回路（Δ）９に入力される。Δ９の出力である制御電圧Ｖｃｏｎｔは充放電電流発生回路２に入力され、充放電電流を制御する。
【００２３】
さらに、バッファ４から出力された三角波信号ＴＲＩは、下頂点制限回路３に入力される。下頂点制限回路３は、三角波信号ＴＲＩの下頂点電圧を検出するための基準電圧Ｖ４に基づき、三角波信号ＴＲＩの下頂点電圧を制限する電流信号をキャパシタＣ１へ供給する。
【００２４】
［動作］
図４は図３に示す三角波信号発生回路の動作を説明するためのタイミングチャートである。
【００２５】
同図（ａ）は入力クロック信号ＳＫであり、クロック信号ＳＫの発生が開始された時刻ｔ０以前は、クロック信号ＳＫは停止している。また、クロック信号ＳＫのクロックデューティは保証されておらず、同図に示すように、期間ｔｄｕ内に立下がりタイミングが存在し不定である。ここで、クロック信号ＳＫの停止期間は、同図（ｂ）（ｃ）および（ｄ）に示すように、信号ＳＫ１はＨレベル、信号ＳＫ２はＬレベル、三角波信号ＴＲＩ（キャパシタＣ１の端子電圧）は電圧Ｖ４になっているとする。
【００２６】
信号ＳＫ１がＨレベルのとき、充放電切換制御回路１は、クロック信号ＳＫの立ち上がりタイミングで信号ＳＫ２をＨレベルに遷移させる。信号ＳＫ２がＨレベルのとき、充放電電流発生回路２は充電モードになり、キャパシタＣ１に充電電流Ｉｏをソースする。従って、キャパシタＣ１の端子電圧は、同図（ｂ）に示すように、キャパシタスＣ１と電流値Ｉｏで決定される傾きにより単調上昇する。なお、電流値Ｉｏは、次式に示す電流値Ｉ’ｏより所定量大きい値に制御されている。
Ｉ’ｏ  ＝  Ｃ１×（Ｖ１  −  Ｖ４）／（Ｔｏ  ／  ２）    …（２）
ただし、Ｔｏ：  クロック信号ＳＫの周期
【００２７】
キャパシタＣ１の端子電圧がＶ１に達する時刻ｔ１において、充放電切換タイミング発生回路５は、信号ＳＫ１をＬレベルに遷移させる。信号ＳＫ１がＬレベルになると、充放電切換制御回路１は、信号ＳＫ２をＬレベルにする。信号ＳＫ２がＬレベルのとき、充放電電流発生回路２は放電モードになり、充電電流と等しい値の放電電流Ｉｏを、キャパシタＣ１からシンクする。従って、キャパシタＣ１の端子電圧は、充電動作と同様に、キャパシタスＣ１と電流値Ｉｏで決定される傾きにより単調下降する。なお、時刻ｔｏから時刻ｔ１までの期間は、周期Ｔｏの半分未満である。
【００２８】
キャパシタＣ１の端子電圧がＶ２に達する時刻ｔ２において、充放電切換タイミング発生回路５は信号ＳＫ１をＨレベルに遷移させる。しかし、充放電切換制御回路１は、信号ＳＫ１がＨレベルになっただけでは信号ＳＫ２を遷移させず、次にクロック信号ＳＫが立ち上がるタイミングで信号ＳＫ２をＨレベルに遷移するように構成する。このため、キャパシタＣ１の端子電圧がＶ４まで下降すると、下頂点電圧制限回路３は、充電電流を出力し、キャパシタＣ１の端子電圧をＶ４に保持する制御動作を行う。
【００２９】
次のクロック信号ＳＫの立ち上がり時刻ｔ５以後の回路動作は、前述した動作を繰返しすことになる。
【００３０】
上記の動作における必要条件は、ｔｄｕの幅をもったクロック信号ＳＫの立ち下がりタイミングｔ１が、タイミングｔ２より前にあればよいこいとである。タイミングｔ２は、基準電圧Ｖ２によって任意に設定可能であり、クロック信号ＳＫのデューティが例えば８０％程度まで変動したとしても、動作に影響しないように容易に設計できる。
【００３１】
［回路構成の詳細］
●充放電電流発生回路
次に、詳細な回路構成を示し、その動作を説明する。図５は充放電電流発生回路２と下頂点制限回路３の構成例を示す回路図である。なお、図３の構成は、ＩＣ化を考慮した構成であり、以下の説明に現れる抵抗値および同タイプのトランジスタサイズの相対精度は良好であるとし、図に示す回路記号は抵抗は抵抗値、トランジスタはトランジスタサイズを表しているものとする。つまり、回路素子は以下の関係が成り立っているものとする。
Ｑ５  ＝  Ｑ７／２  ＝  Ｑ１３／２  ＝  Ｑ１７
Ｒ２  ＝  ２×Ｒ３  ＝  ２×Ｒ５  ＝  Ｒ９
Ｑ４  ＝  Ｑ１２
Ｑ３  ＝  Ｑ８  ＝  Ｑ１１
Ｒ１  ＝  Ｒ４  ＝  Ｒ６
Ｒ８  ＝  ２×Ｒ７
Ｑ１４／２  ＝  Ｑ１５
【００３２】
制御電圧Ｖｃｏｎｔによって、Ｑ１７のコレクタ（以下、「Ｑ１７／Ｃ」のように記載する）およびＱ５／Ｃの電流値がＩｏのとき、Ｑ１３／Ｃの電流値は２Ｉｏになる。Ｑ３／Ｃの電流値がＩｏのときのみ回路が平衡し、よってＱ１１／Ｃ電流はＩｏである。この回路は、とくに増幅率βの小さいラテラル型ＰＮＰトランジスタを考慮したものである。
【００３３】
Ｑ９のベース（以下、「Ｑ９／Ｂ」のように記載する）には、基準電圧として所望する三角波信号ＴＲＩの中間電圧（Ｖ１＋Ｖ４）／２が入力され、トランジスタのアーリ効果の影響を極力押えている。Ｑ１２およびＱ１０からなる電流スイッチには、信号ＳＫ２が差動入力されている。信号Ｐｓｋ２は図４（ｄ）に示した信号ＳＫ２と同相である。ただし、Ｑ１２が飽和動作をしないように、信号Ｐｓｋ２のＨレベルは、三角波信号ＴＲＩの下頂点レベル（Ｖ４）以下（本例ではＶ４）にしておくのが望ましく、Ｑ４はＱ１２のβ補償用である。
【００３４】
Ｑ１２は、信号ＳＫ２がＬレベル（信号Ｎｓｋ２はＨレベル）のときオンして、キャパシタＣ１からの放電電流Ｉｏをシンクし、信号ＳＫ２がＨレベルのときはオフになり、キャパシタＣ１には充電電流Ｉｏが供給される。
【００３５】
以上により前述した動作を行う充放電電流発生回路２が実現できる。
【００３６】
●下頂点制限回路
下頂点制限回路３のＱ１６／Ｂには基準電圧Ｖ４が入力され、Ｑ１８／Ｂにはバッファ４から出力された三角波信号ＴＲＩが入力されている。従って、三角波信号ＴＲＩの電圧が基準電圧より高い期間、Ｑ１６はオフしてＱ１４／Ｃには電流が流れず、三角波信号の発生動作に影響しない。しかし、三角波信号ＴＲＩの電圧が基準電圧Ｖ４に達すると、Ｑ１６は能動状態になりＱ１４／Ｃは充電電流を発生し、三角波信号ＴＲＩの電圧は基準電圧Ｖ４に保持される。
【００３７】
以上により前述した動作を行う下頂点制限回路３が実現できる。
【００３８】
●充放電切換タイミング発生回路
図６は充放電切換タイミング発生回路５の構成例を示す回路図である。回路素子には以下の関係が成り立っているものとする。
Ｒ１０  ＝  Ｒ１１
Ｑ１９  ＝  Ｑ２０
Ｑ２２  ＝  Ｑ２３
Ｑ２４  ＝  Ｑ２５  ＝  Ｑ２６  ＝  Ｑ２７
【００３９】
Ｑ１９／Ｂには三角波信号ＴＲＩが、またＱ２０／Ｂには抵抗Ｒ１２を介して基準電圧Ｖ１が入力されている。Ｑ２２がオンしたときのＱ２０／Ｂの電圧は、次式に示す基準電圧Ｖ２にしておく。
Ｖ２  ＝  Ｖ１  −  Ｒ１２×Ｉ３        …（３）
【００４０】
三角波信号ＴＲＩの電圧が上昇中のときＱ１９がオフになるから、信号ＳＫ１（Ｐｓｋ１）がＨレベルになり、Ｑ２２はオフしてＱ２０／Ｂの電圧は基準電圧Ｖ１になる。三角波信号ＴＲＩの電圧が基準電圧Ｖ１に達すると、Ｑ２２に電流が流れ始め、正帰還動作によりＱ２０は急速にオンして、信号ＳＫ１をＬレベルにするとともに、Ｑ２０／Ｂの電圧を基準電圧Ｖ２にする。
【００４１】
信号ＳＫ１がＬレベルになると、充放電電流発生回路２はキャパシタＣ１からの放電電流をシンクするので、三角波信号ＴＲＩの電圧は下降する。そして、三角波信号ＴＲＩの電圧が基準電圧Ｖ２に達すると、Ｑ２３に電流が流れ始め、正帰還動作によりＱ２２は急速にオフし、Ｑ２０／Ｂの電圧は基準電圧Ｖ１になる。
【００４２】
以上により前述した動作を行う充放電切換タイミング発生回路５が実現できる。
【００４３】
ところで、抵抗Ｒ１０，Ｒ１１は、抵抗Ｒ１３を介して電圧源Ｖｘに接続されているが、この電圧源Ｖｘは、次のように設定する。環境温度Ｔａに影響されないバンドギャップ電圧Ｖｂｇは、一般に、ベース−エミッタ間電圧Ｖｂｅを用いて次式で示される。
Ｖｂｇ  ＝  Ｖｂｅ  ＋  ｍ×ＶＴ≒１．２６［Ｖ］      …（４）
ただし、ＶＴ：  ｋ×Ｔ／ｑ
ｋ  ：  ボルツマン定数
Ｔ  ：  絶対温度
ｑ  ：  電子の電荷
ｍ  ：  抵抗およびトランジスタサイズの比で構成した定数
【００４４】
従って、電圧源Ｖｘは次のように設定する。
Ｖｘ  ＝  Ｖｂｇ×１０  ／  ３≒４．２［Ｖ］        …（５）
【００４５】
抵抗Ｒ１３には、制御電圧ＶｂとＲ１４によって決まる制御電流ＩｂがトランジスタＱ２１を介して流れている。ここで、Ｐｓｋ１およびＮｓｋ１のＨレベル電圧Ｖｓｋ１は次のようになる。
Ｖｓｋ１  ＝  Ｖｘ  −  Ｒ１３×Ｉｂ  −  ２×Ｖｂｅ    …（６）
【００４６】
ここで、電圧Ｖｓｋ１を基準電圧Ｖ４にするための図７に示すバイアス制御回路を説明する。同図において、回路素子には以下の関係が成り立っているものとする。
Ｒ２８  ＝  Ｒ１３
Ｑ２８  ＝  Ｑ２１
Ｒ２９  ＝  Ｒ１４
Ｑ２９  ＝  Ｑ３０  ＝  Ｑ２４  ＝  Ｑ２５  ＝  Ｑ２６  ＝  Ｑ２７
【００４７】
このとき、Ｑ３０／Ｅの電圧は（６）式と同じになり、基準電圧Ｖ４になったときのみ安定する。よって、制御電圧Ｖｂを図６の充放電切換タイミング発生回路５に供給すると、電圧Ｖｓｋ１は基準電圧Ｖ４になる。
【００４８】
●充放電切換制御回路
図８は充放電切換制御回路１の第一の構成例を示す回路図である。Ｄ−フリップフロップ（ＤＦＦ）のＤ入力は、Ｈレベル（Ｖｃｃ）になっていて、クロック（ＣＫ）入力にはクロック信号ＳＫが、反転リセット（Ｒ）入力には信号ＳＫ１がそれぞれ入力され、Ｑ出力から信号ＳＫ２が出力される。このようなＤＦＦ回路一つでも、前述した論理動作を行う充放電切換制御回路１を容易に実現することができる。
【００４９】
しかし、信号ＳＫ２には、論理動作以外にも下記の要求がある。
【００５０】
（１）論理Ｈレベルを基準電圧Ｖ４以下にする（ここではＶ４にする）。
【００５１】
（２）三角波信号の上頂点レベルが、基準電圧Ｖ１をできるだけ超えないように、信号ＳＫ１の立ち上がりタイミグと立ち下がりタイミングの遅延時間を極力短くする。
【００５２】
図９は上記要求を考慮した充放電切換制御回路１の第二の構成例を示す回路図である。同図において、回路素子には以下の関係が成り立っているものとする。
Ｒ３３  ＝  Ｒ３４  ＝  Ｒ３５  ＝  Ｒ３６  ＝  Ｒ３７  ＝  Ｒ３８
Ｑ４０  ＝  Ｑ２８
Ｒ３２  ＝  Ｒ２９
Ｒ３１  ＝  Ｒ２８
その他のトランジスタは同サイズ
【００５３】
図９に符号９３で示すブロックはクロック信号ＳＫのバイアス変換回路、符号９２で示すブロックは図８と同様な動作をするＥＣＬ回路、符号９１で示すブロックはクロック信号ＳＫ２のＨレベル電圧Ｖｓｋ２を基準電圧Ｖ４にするバイアス回路である。
【００５４】
いま、基準電圧Ｖ４を２［Ｖ］にするならば、Ｑ５６／Ｃ（Ｑ５２／Ｃ）の電圧がＨレベル（Ｖ４＝２［Ｖ］）のとき、Ｑ５６（Ｑ５２）のコレクタ−エミッタ間電圧Ｖｃｅは次式で示される。
Ｖｃｅ  ＝  Ｖｘ  −  ３×Ｖｂｅ  −（Ｖ４  −  Ｖｂｅ）＝  ２．２  −  ２×Ｖｂｅ      …（７）
ただし、Ｖｘ  ＝  ４．２［Ｖ］
Ｖ４  ＝  ２［Ｖ］
【００５５】
（７）式は電圧Ｖｘに多少の設計誤差（±０．１Ｖ程度）が生じても、ＥＣＬ回路９２が充分に動作する条件であることを意味する。
【００５６】
ＥＣＬ回路９２の動作を説明する。信号ＳＫ１がＬレベル（Ｐｓｋ１＝‘Ｌ’）のときはＱ５６がオンするので、Ｑ４５／Ｅの電圧は強制的にＬレベルになる。次に、信号ＳＫ１がＨレベル（Ｐｓｋ１＝‘Ｈ’）になるとＱ５２がオンするが、クロック信号ＳＫはＬレベル（Ｐｓｋ＝‘Ｌ’）にあるので（図４参照）Ｑ５６もオンしている。このとき、Ｒ３５，Ｒ３６，Ｑ４９，Ｑ５３からなる保持回路により、Ｑ４５／Ｅの電圧はＬレベルのままである。
【００５７】
次に、クロック信号ＳＫが立ち上がるとＱ５１がオンして、Ｑ４５／Ｅの電圧を強制的にＨレベルにする。そして、Ｑ４５／Ｅ電圧がＨレベルになると急速にＱ５４がオンして、ＥＣＬ回路９２は保持状態になり、信号ＳＫ１の立ち下がりを待つ。そして、ＥＣＬ回路９２は、信号ＳＫ１が再びＨレベルになるまで、クロック信号ＳＫの変化に応答しない。このため、Ｑ４５／Ｅから得られる信号は、論理的には信号ＳＫ２を満足している。
【００５８】
Ｑ４５／Ｅから得られる信号は、Ｑ４６でレベルシフトされ、バイアス回路９１に入力される。Ｐｓｋ２（Ｎｓｋ２）のＨレベルは、図６の構成と同じなので基準電圧Ｖ４である。また、バイアス回路９１には、信号ＳＫ１が入力され、信号ＳＫ１がＬレベルになると信号ＳＫ２（Ｐｓｋ２）を改めて強制的にＬレベルにするので、信号ＳＫ２の立ち下がりタイミングの時間遅れを短くできる。
【００５９】
●ＣＰ
図１０は充放電電流Ｉｏを制御し所望の三角波信号にするためのＣＰ７の構成例を示す回路図である。
【００６０】
そのエミッタ結合部に定電流源Ｉ６が接続されているＱ６１およびＱ６２に、レベル比較器６の出力Ｓが差動信号として入力されている。Ｑ６４／Ｃは、定電流源ｍ×Ｉ６（ｍは定数）とキャパシタＣ４が接続されるとともに、Ｑ６３／Ｂへ接続されている。一方、Ｑ６５／Ｃは電源Ｖｃｃに接続されている。Ｑ６３／Ｅの電圧はＣＰ７の出力信号になる。
【００６１】
図１１はＣＰ７の動作を説明する図で、Ｑ６５／Ｅの直流電圧値が安定するのは、期間Ｔ１が下式を満たすときだけである。
Ｔ１  ＝（１  −  ｍ）×Ｔｏ          …（８）
ただし、Ｔｏ：  クロック信号ＳＫの周期
【００６２】
下頂点電圧制限回路３により下頂点電圧が基準電圧Ｖ４で制限されない三角波信号ＴＲＩは、図１０に示すピーク−ピーク間レベルがＶｐｐの三角波信号になる。また、下式を満たすように基準電圧差（Ｖ３−Ｖ４）を設定しておく。
（Ｖ３  −  Ｖ４）／  Ｖｐｐ  ＜  Ｔ１／Ｔｏ  …（９）
Ｖｐｐ  ＝  （Ｖ１  −  Ｖ３）／  ｍ      …（１０）
【００６３】
（９）式を満たすと、下頂点電圧制限回路３が動作して、三角波信号ＴＲＩの下頂点電圧を制限する期間Ｔ２が必ず存在することになる。（９）式は、（１０）式を考慮すると、基準電圧（Ｖ３−Ｖ４）およびＣＰ７の定電流源比ｍを設定することにより、容易に実現でき、期間Ｔ２も設計できる。
【００６４】
期間Ｔ２が存在すると、三角波信号ＴＲＩの立ち上がりタイミングにおける電圧は、基準電圧Ｖ４に安定する。これは、クロック信号ＳＫがその立ち上がりタイミングにジッタを有していても、三角波信号ＴＲＩの期間Ｔ２が変動するだけであることを意味する。クロック信号ＳＫに含まれるジッタ量は、一般に、クロック周期の１％程度に考えればよいから、ジッタを含んだクロック信号ＳＫに基づいて生成される三角波信号ＴＲＩをＰＷＭ回路に使用する場合、クロック周期Ｔｏに対して期間Ｔ２を、ＰＷＭ特性に影響しない小さい値に設定すればよい。
【００６５】
このように、本実施形態の三角波信号発生回路により発生された三角波信号ＴＲＩの上頂点は、基準電圧Ｖ１で安定するように制御され、また、その波形は、チャージポンプ回路７により基準電圧Ｖ４まで所望する波形に一義的に制御される。このため、前述した（１）式に示すＤＡＣ特性における、基準電圧Ｖｒおよび量子化電圧（ｒ×ｉ）を三角波信号ＴＲＩを発生するための基準電圧Ｖ１，Ｖ３，Ｖ４と相関のある電圧に設定すれば、対環境特性に優れ、かつ、最大最小パルス幅設定を独立に行うことができるＰＷＭ回路が容易に実現できる。また、この三角波信号発生回路を使用すれば、間欠期間をもつクロック信号ＳＫのクロック発生から三角波信号ＴＲＩの安定するまでの期間を、原理上、クロック信号周期Ｔｏという短い時間に抑えることができる。
【００６６】
以上説明したように、本実施形態の三角波信号発生回路によれば、次の効果を得ることができる。
【００６７】
（１）発生する三角波信号の上頂点および下頂点を一義的に所望する値に制御することができるので、ＰＷＭ回路に使用する場合、最大最小パルス幅を独立に設定して、ＰＷＭ特性を容易に短時間に調整することができる。
【００６８】
（２）キャパシタの充放電を切換えて三角波信号を発生する方式なので、１２Ｖなどの高い電圧を回路へ供給する必要がなく、発生される三角波信号のスロープの直線性もよい。さらに、前述したようなレベル変換器を必要としない。
【００６９】
（３）入力クロックのデューディに事実上影響されない方式であり、従来のように二倍周波数のクロック信号を必要としない。これは高周波動作を必要とするシステムにおいて重要なことである。
【００７０】
（４）発生する三角波信号は休止期間を有しているので、入力クロック信号に含まれる、休止期間より短いジッタが三角波信号に影響を及ぼすことはない。この休止期間は容易に設定することができる。
【００７１】
（５）間欠期間をもつ入力クロック信号に対しても、短期間（入力クロックの一周期）に所望する三角波信号を発生させることができる。これはアイドリングクロック信号をほとんど必要しないことを意味し、システム構成上有意義なことである。
【００７２】
【他の実施形態】
なお、本発明は、複数の機器（例えばホストコンピュータ，インタフェイス機器，リーダ，プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機，ファクシミリ装置など）に適用してもよい。
【００７３】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどを用いることができる。
【００７４】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００７５】
さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００７６】
【発明の効果】
以上説明したように、本発明によれば、入力クロック信号に応じて、所望する信号を正確に発生することができ、パルス信号のジッタによる画質劣化を防ぐことができる。
【図面の簡単な説明】
【図１】三角波信号を使用した高速パルス幅変調（ＰＷＭ）回路の構成例を示すブロック図、
【図２】図１のＰＷＭ回路の動作を説明する図、
【図３】本発明にかかる一実施形態の三角波信号発生回路の構成例を示すブロック図、
【図４】図３に示す三角波信号発生回路の動作を説明するためのタイミングチャート、
【図５】図３に示す充放電電流発生回路と下頂点制限回路の構成例を示す回路図、
【図６】図３に示す充放電切換タイミング発生回路の構成例を示す回路図、
【図７】基準電圧Ｖ４を設定するためのバイアス制御回路の構成例を示す回路図、
【図８】図３に示す充放電切換制御回路の第一の構成例を示す回路図、
【図９】図３に示す充放電切換制御回路の第二の構成例を示す回路図、
【図１０】図３に示すＣＰの構成例を示す回路図、
【図１１】図１０に示すＣＰの動作を説明する図である。
【図１】
0003618869.tif 000002
【図２】
0003618869.tif 000003
【図３】
0003618869.tif 000004
【図４】
0003618869.tif 000005
【図５】
0003618869.tif 000006
【図６】
0003618869.tif 000007
【図７】
0003618869.tif 000008
【図８】
0003618869.tif 000009
【図９】
0003618869.tif 000010
【図１０】
0003618869.tif 000011
【図１１】
0003618869.tif 000012