(57)【特許請求の範囲】
【請求項１】
正電源入力端子及び負電源入力端子と、供給される制御電圧に応じて出力電流を変えることができＴＦＴマトリクス液晶表示素子にその出力電流を供給する複数のソースドライバを負荷としてこれに電源電流を供給するための正電源出力端子及び負電源出力端子と、を有する液晶表示素子用電源回路であって、
前記ソースドライバに供給された電源電流に基づいて負帰還制御を行い当該電源電流が一定となるように前記制御電圧を調整する、
ことを特徴とする液晶表示素子用電源回路。
【請求項２】
請求項１に記載の電源回路であって、前記ソースドライバは、制御電圧入力端子を有し、この制御電圧入力端子から供給される制御電圧の大きさに応じて当該ソースドライバの出力抵抗を変化させる、ことを特徴とする液晶表示素子用電源回路。
【請求項３】
請求項２に記載の電源回路であって、
前記正電源入力端子を正電源出力端子に接続し、
前記負電源入力端子と負電源出力端子との間に第１抵抗器を接続し、
前記正電源入力端子と負電源入力端子との間に第２抵抗器とｎｐｎ形トランジスタのコレクタ〜エミッタを順次直列に接続し、
前記トランジスタのベースを前記負電源出力端子に接続し、
前記トランジスタのコレクタを前記制御電圧出力端子に接続して成る、
液晶表示素子用電源回路。
【請求項４】
請求項２に記載の電源回路であって、前記負電源入力端子を負電源出力端子に接続し、前記正電源入力端子と正電源出力端子との間に第１抵抗器を接続し、
前記負電源入力端子と正電源入力端子との間に第２抵抗器とｐｎｐ形トランジスタのコレクタ〜エミッタを順次直列に接続し、
前記トランジスタのベースを前記正電源出力端子に接続し、
前記トランジスタのコレクタを前記制御電圧出力端子に接続して成る、
液晶表示素子用電源回路。
【請求項５】
請求項３または４に記載の電源回路であって、前記第２抵抗器と並列に発振防止用のコンデンサが接続されていることを特徴とする液晶表示素子用電源回路。
【請求項６】
請求項３または４に記載の電源回路であって、前記トランジスタのベース入力側に抵抗器が挿入されていることを特徴とする液晶表示素子用電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はＴＦＴ（薄膜トランジスタ）スイッチマトリクス液晶表示素子（以下ＬＣＤと言う）のソースドライバ（ソースバスドライバまたは信号電極ドライバとも言う）に正及び負の動作電源を供給するための電源回路に関し、特にソースドライバ（ＩＣ）の製造ばらつきによって生ずるソースドライバの出力電流（負荷電流）のばらつきを抑える技術に係わる。
【０００２】
【従来の技術】
図２に示すように、この種のＬＣＤ１ではソースバス１ａ及びゲートバス１ｂがそれぞれ列及び行に配列され、その交点付近にＴＦＴ１ｃが形成され、そのソース及びゲートがソースバス１ａ及びゲートバス１ｂにそれぞれ接続され、ドレインが表示電極１ｄに接続される。表示電極１ｄは液晶を介して共通電極（図示せず）と対向し、両者の間に静電容量が形成される。
【０００３】
ソースバス１ａ及びゲートバス１ｂは複数のソースドライバＩＣ２及びゲートバスドライバＩＣ３によりそれぞれ駆動される。複数のソースドライバＩＣ２は共通の電源回路４を介して正電源５及び負電源６により駆動される。ソースドライバＩＣ２には電源回路４内に設けられたポテンショメータ４ａ（その両端は正電源５及び負電源６に接続される）で分圧された制御電圧Ｖrが供給される。この制御電圧Ｖrの大きさによって、ソースドライバＩＣ２内の各ソースドライバ２ａの正・負の入力電流Ｉ+，Ｉ-及びソースバス１ａに対する出力電流ＩLのおおよその値が設定される。
【０００４】
ソースドライバ２ａの一例を図３に示す。出力段ＯＳはＦＥＴトランジスタＱ5〜Ｑ8で構成される。出力許可／禁止信号ＣＳ1がＨ（高レベル）になるとトランジスタＱ5，Ｑ8のゲートにＬ（低レベル）またはＨ（高レベル）の電圧がそれぞれ入力され、両トランジスタはオンとされ、これによりトランジスタＱ6，Ｑ7のソースに正及び負の動作電源が供給される。逆に、出力許可／禁止信号ＣＳ1がＬになると、トランジスタＱ5，Ｑ8はオフとされ、トランジスタＱ6，Ｑ7のソースは電源線より遮断される。
【０００５】
トランジスタＱ6のみが出力段の増幅機能をもつトランジスタであり、差動増幅回路ＤＡよりビデオ信号がそのゲートに入力される。トランジスタＱ7のベースには図２の電源回路４より制御用のバイアス電圧（以下制御電圧と言う）Ｖrが供給され、その大きさに応じてソース〜ドレイン間の抵抗値（ソースドライバ２ａの出力抵抗を形成する）が変化する。
【０００６】
サンプルホールド回路ＳＨは、制御信号ＣＳ2によってスイッチＳＷがオン／オフされ、オンの期間にビデオ信号の振幅値をコンデンサＣSにとり込み、オフの期間にその値を保持する。
サンプルホールド回路ＳＨの出力は差動増幅回路ＤＡで増幅されて、トランジスタＱ6のゲートに供給される。トランジスタＱ6で増幅されたビデオ信号はそのドレインよりソースバス（負荷コンデンサＣLで近似できる）に供給される。出力段ＯＳの出力電圧はトランジスタＱ2のゲートに帰還される。
【０００７】
以後、出力許可／禁止信号ＣＳ1がＨでトランジスタＱ5，Ｑ8がオンであるとする。トランジスタＱi（ｉ＝１，２）のゲート電圧をＶGiで表すと、
ＶG2<ＶG1のとき、Ｑ1のソース〜ドレイン間のコンダクタンスはＱ2のそれより大となり、ＶG2＝ＶG1のときよりもＱ1のドレイン電圧（Ｑ6のゲート電圧に等しい）は下がって、Ｑ6のドレイン電流を増加させて、負荷ＣLを充電し、ＶG2を上げる。
【０００８】
ＶG2>ＶG1のとき、Ｑ2のソース〜ドレイン間のコンダクタンスがＱ1のそれより大となり、ＶG2＝ＶG1のときよりもＱ2のドレイン電圧は下がる。このためカレントミラー回路ＣＭのＱ3，Ｑ4のソースドレイン間のコンダクタンスが上がり、Ｑ6のゲート電圧を上げ、ドレイン電流を減少させて、負荷ＣLを放電させ、ＶG2を下げる。このようにして差動増幅回路ＤＡはＶG2＝ＶG1となって安定状態となる。
【０００９】
負荷コンデンサＣLの他端には一定のコモン電圧（例えば共通電位に等しい）ＶCが供給されている。正電源５よりソースドライバ２ａに流入する電流Ｉ+とソースドライバ２ａより負電源６に流れ込む電流Ｉ-はほぼ等しく、負荷電流ＩLの大きさはこれらの入力電流Ｉ+，Ｉ-にほぼ比例する。
【００１０】
【発明が解決しようとする課題】
ソースドライバ２ａはソースドライバＩＣ２の製造工程上の原因により、その入力電流（Ｉ+，Ｉ-）対制御電圧（Ｖr）特性が、図４に示すように個々のＩＣ間でばらつきを生じる。そのためソースドライバの出力電流ＩLも同様にＩＣ間でばらつく。この出力電流ＩLは少な過ぎると液晶画素の駆動不良となり、多すぎると入力電流（電源電流）の浪費となる。
【００１１】
（１）図２に示したように、複数のソースドライバＩＣ２を共通の電源回路４で駆動した場合、電源回路４より供給する制御電圧Ｖrは、図４において、入力電流Ｉ+，Ｉ-の最も小さい、従って負荷電流ＩLの最も小さな、つまり能力の最も低いＩＣに合わせて設定しなければならない。そうすると、能力の高いＩＣでは電力の浪費が起こる
【００１２】
（２）これをさけるため、図５に示すように、電源回路４iをソースドライバＩＣ２iごとに設け、ポテンショメータ４ａによって制御電圧ＶriをＩＣごとに設定することが考えられるが、ソースドライバＩＣの個数が多い場合、その調整に人手と時間を要し、生産性が著しく低下するので現実的ではない。
また、前記（１），（２）の方法では、ソースドライバＩＣ２及びＬＣＤの周囲温度等の環境条件の変化によって入力電流Ｉ+，Ｉ-，従って負荷電流ＩLが変化するので、そのためのマージンをみて制御電圧Ｖr，Ｖriを設定しなければならないので、それだけ消費電流（入力電流Ｉ+，Ｉ-）が大きくなる。
【００１３】
この発明の目的は、ソースドライバＩＣ２の特性がばらついたり周囲環境条件が変化しても、ソースドライバ２ａの消費電流（電源入力電流Ｉ+，Ｉ-）、従って、その負荷電流ＩLの大きさを一定に抑えることができると共に、回路調整を必要としないソースドライバ駆動用の電源回路４を提供しようとするものである。
【００１４】
【課題を解決するための手段】
（１）請求項１の発明の電源回路は、正電源出力端子及び負電源出力端子の少なくとも一方の出力電流に定電流特性をもたせたものである。
（２）請求項２の発明では、前記（１）において、ソースドライバが制御電圧（ソースドライバの正、負の電源入力電流の大きさを制御することによって、ソースドライバの出力電流の大きさを制御するための電圧）の入力端子を有し、それに応じて該電源回路が制御電圧出力端子を有し、ソースドライバの正・負の電源電流対制御電圧特性のばらつきにかかわらず、正電源出力端子及び負電源出力端子の少なくとも一方の出力電流が所定値になるように、制御電圧を自動調整するものである。
【００１５】
（３）請求項３の発明では、前記（２）において、正電源入力端子を正電源出力端子に接続し、負電源入力端子と負電源出力端子との間に第１抵抗器を接続し、正電源入力端子と負電源出力端子との間に第２抵抗器とｎｐｎ形トランジスタのコレクタ〜エミッタを順次直列に接続し、トランジスタのベースを負電源出力端子に接続し、トランジスタのコレクタを制御電圧出力端子に接続して構成される。
【００１６】
（４）請求項４の発明では、前記（２）において、負電源入力端子を負電源出力端子に接続し、正電源入力端子と正電源出力端子との間に第１抵抗器を接続し、負電源入力端子と正電源入力端子との間に第２抵抗器とｐｎｐ形トランジスタのコレクタ〜エミッタを順次直列に接続し、トランジスタのベースを正電源出力端子に接続し、トランジスタのコレクタを制御電圧出力端子に接続して構成される。
【００１７】
（５）請求項５の発明は、前記（３）または（４）において、第２抵抗器と並列に発振防止用のコンデンサが接続されているものである。
（６）請求項６の発明は、前記（３）または（４）において、トランジスタのベース入力側に抵抗器が挿入されているものである。
【００１８】
【発明の実施の形態】
この発明の実施例を図１を参照して説明する。この例ではソースドライバＩＣ２iごとに電源回路４iを設けている。図において、ＩＮ+は正電源入力端子、ＩＮ-は負電源入力端子、ＯＵＴ+は正電源出力端子、ＯＵＴ-は負電源出力端子、ＯＵＴvrは制御電圧出力端子である。
【００１９】
この発明では、正または負の電源出力端子の負荷電流ＩPまたはＩnの少なくとも一方に定電流特性をもたせたものである（請求項１）。ソースドライバ２ａではその入力電流Ｉ+，Ｉ-の大きさは等しいので、ソースドライバ駆動用電源回路４の負荷電流ＩPまたはＩnの少なくとも一方に定電流特性をもたせれば、他方も定電流となる。
【００２０】
これにより、ソースドライバＩＣの特性がばらついても、また周囲温度等の環境条件が変化しても、ソースドライバＩＣ内の各ソースドライバ２ａの入力電流Ｉ+，Ｉ-，従ってその負荷電流ＩLの大きさをほぼ一定値に設定することができる。
図１Ａの電源回路４iは、負荷となるソースドライバが図３で説明したような制御電圧Ｖrの入力端子をもつタイプであるので、複数のソースドライバＩＣ間で内蔵のソースドライバの正、負の電源電流（Ｉ+，Ｉ-）対制御電圧（Ｖr）特性がばらついても、負荷電流ＩPまたはＩnの少なくとも一方が所定値（一定値）になるように、制御電圧Ｖr を自動調整している（請求項２）。次にその回路と動作を詳細に説明しよう。
【００２１】
この回路では、正電源入力端子ＩＮ+を正電源出力端子ＯＵＴ+に接続し、負電源入力端子ＩＮ-と負電源出力端子ＯＵＴ-との間に抵抗器Ｒ1を接続する。正電源入力端子ＩＮ+と負電源入力端子ＩＮ-との間に、抵抗器Ｒ2とｎｐｎ形トランジスタＱのコレクタ〜エミッタを順次直列に接続する。そしてベースを負電源出力端子ＯＵＴ-に接続し、コレクタを制御電圧出力端子ＯＵＴvrに接続する（請求項３）。
【００２２】
抵抗器Ｒ1，Ｒ2を流れる電流をＩ1，Ｉ2とし、その符号Ｒ1，Ｒ2を抵抗値を表すのに流用する。正、負の電源入力端子ＩＮ+，ＩＮ-間の電圧をＥとし、負電源出力端子ＯＵＴ-に流れ込む負荷電流をＩn，トランジスタＱのベース・エミッタ電圧をＶbe，ベース電流をＩbとすると、次式が成立する。
Ｖr ＝Ｅ−Ｒ2 Ｉ2       ………（１）
∴Ｉ2 ＝Ｅ／Ｒ2 −Ｖr ／Ｒ2       ………（２）
Ｉ1 ＝Ｖbe／Ｒ1       ………（３）
Ｉb ＝Ｉn −Ｉ1 ＝Ｉn −Ｖbe／Ｒ1       ………（４）
一方、電流Ｉ2はトランジスタＱの電流増幅率をｈfeで表すと、
Ｉ2 ＝Ｉb ｈfeと表せる。上式のＩb に（４）式を代入して、
Ｉ2 ＝Ｉb ｈfe＝（Ｉn −Ｖbe／Ｒ1 ）ｈfe       ………（５）
（１）式のＩ2に（５）式を代入して、
Ｖr ＝Ｅ−Ｒ2 （Ｉn −Ｖbe／Ｒ1 ）ｈfe       ………（６）
（６）式よりＩnは
Ｉn ＝（Ｅ−Ｖr ）／Ｒ2 ｈfe＋Ｖbe／Ｒ1       ………（７）
上式のＥ，Ｖrは数Ｖ，Ｖbe≒0.６Ｖであり、Ｒ1は数１０〜数１００オーム、Ｒ2は数１０〜数１００ＫΩであり、Ｒ2>>Ｒ1であり、ｈfeは数１０〜数１００のオーダであるので、第１項は第２項に比べて無視することができる。従って、
Ｉn ＝Ｖbe／Ｒ1       ………（７′）
となり、Ｉnはほぼ一定となる。
【００２３】
一方、ソースドライバの入力電流Ｉ+，Ｉ-と制御電圧Ｖrとは図４に示したように直線的関係にあるので、ソースドライバＩＣ２iの入力電流Ｉnは、
Ｉn ＝Ａi Ｖr ＋Ｂi       ………（８）
と近似できる。ここでＡi，ＢiはソースドライバＩＣ２iによって異なる定数である。
【００２４】
（７）または（７′）と（８）を同時に満足するＶrをＶriとおけば、（７′），（９）式より、Ａi Ｖri＋Ｂi ＝Ｖbe／Ｒ1
∴Ｖri＝（Ｖbe／Ｒ1 −Ｂi ）／Ａi       ………（９′）
となる。また（７）式を用いた場合には
Ｖri＝｛Ｅ＋（Ｖbe／Ｒ1 −Ｂi ）Ｒ2 ｈfe｝／（１＋Ａi Ｒ2 ｈfe）………（９）
となる。このＶriは図１ＢのＰ点におけるＶr の値である。
【００２５】
以上の説明から分かるように、（８）式で示したソースドライバＩＣ間の入力電流（Ｉ+,Ｉ-）対制御電圧（Ｖr）特性のばらつきにかかわらず、電源回路４iの出力電流Ｉn（＝Ｉp）はほぼ一定となると共に、制御電圧Ｖrは、出力電流ＩP，Ｉnがその一定値となるような値、つまり（９′），（９）式の値に自動的に設定される。
【００２６】
次に出力電流Ｉn（＝ＩP）が一定となることを定性的に説明する。いま何らかの原因でＩnが増加（減少）したとすれば、トランジスタＱのベース電流Ｉbが増加（減少）し、従って、ベース電流のｈfe倍であるコレクタ電流Ｉ2も増加（減少）する。すると、抵抗器Ｒ2での電圧降下が増え（減り）、従って制御電圧Ｖrが下がり（上がり）、そのためソースドライバＩＣの入力電流Ｉnが減少（増加）する。このように、この電源回路４iは負帰還制御によって電流Ｉnを一定の値に保持している。なお、抵抗器Ｒ2に並列のコンデンサＣ1は位相補償を行って、ループの発振を防止するためのものである（請求項５）。
【００２７】
温度等の周囲環境条件の変化によって、ソースドライバＩＣやＬＣＤの電気的特性が変化しても、Ｖbe／Ｒ1の値が一定となるように、トランジスタＱと抵抗器Ｒ1を選定することによって、出力電流ＩP，Ｉn を一定に保持することができる。
図１Ａの電源回路４iは、ソースドライバＩＣ２iが負電源の電圧を基準にした制御電圧Ｖrを入力する制御電圧入力端子を有する場合であるが、もし正電源の電圧を基準にした制御電圧Ｖrを入力する制御電圧入力端子を有する場合には、ｐｎｐ形トランジスタＱを用いた図１Ｃの回路を用いればよい（請求項４）。（１）〜（９）式を用いて説明した内容は、ＩnをＩPに置き換えれば、そのまま図１Ｃの回路にも適用できる。
【００２８】
なお、図１Ａ，Ｃの回路において、ベースの入力端にベース電流を制限するベース抵抗器を挿入して、トランジスタを保護するようにしてもよい（請求項６）。
図１の電源回路ではバイポーラトランジスタを用いたが、他にＦＥＴトランジスタや演算増幅器等を用いて構成することもできる。
【００２９】
これまでの説明では、電源回路４iをソースドライバＩＣ２iごとに設けるものとしたが、ソースドライバＩＣのばらつきが小さい場合には、ソースドライバＩＣ数個に対して電源回路を１個の割りで設けたり、図２の場合のように全ソースドライバＩＣに対して１個の電源回路を設けてもよい。このようにすると、環境条件の変化に対して複数のソースドライバＩＣ合計の入力電流を一定に保持することができると共に、制御電圧Ｖrの調整を自動化することができる。
【００３０】
【発明の効果】
以上述べたように、この発明によれば、ソースドライバＩＣ２の電気的特性がばらついたり、周囲環境条件が変化しても、ソースドライバ２ａの消費電流Ｉ+,Ｉ-，従ってその負荷電流ＩLの大きさを一定に抑えることができる。
また、制御電圧Ｖrの調整を含む回路調整を必要としない、従って生産性のよい電源回路を提供できる。
【図面の簡単な説明】
【図１】Ａはこの発明の一実施例を示す回路図、ＢはＡの出力電流対制御電圧の関係を示すグラフ、Ｃはこの発明の他の実施例を示す回路図。
【図２】従来のＴＦＴマトリクスＬＣＤ表示装置の一例を示す回路図。
【図３】図２のソースドライバ２ａの一例を示す回路図。
【図４】図２及び図３のソースドライバ２ａの入力電流と制御電圧との関係を示すグラフ。
【図５】従来のＴＦＴマトリクスＬＣＤ表示装置の他の例を示す回路図。
【図１】
0003623559.tif 000002
【図２】
0003623559.tif 000003
【図３】
0003623559.tif 000004
【図４】
0003623559.tif 000005
【図５】
0003623559.tif 000006