(57)【特許請求の範囲】
【請求項１】
繰返し信号の入力端子と、この入力端子に入力された信号に基づいてカウントを開始するカウンタと、前記繰返し信号の測定位置を指定する複数個から成る第一のメモリと、この第一のメモリの出力と前記入力端子に入力された繰返し信号とのアンド信号を得るとともに、このアンド信号をデジタル信号に変換する複数個から成るエーディ（以下ＡＤという）変換器と、このＡＤ変換器の出力にそれぞれ接続された第二のメモリと、この第二のメモリに接続された判定回路と、この判定回路に接続された出力手段とからなる繰返し信号測定装置。
【請求項２】
繰返し信号としてビデオ信号を用い、このビデオ信号の水平同期信号でスタートするデレー回路を入力端子とカウンタの間に設け、前記デレー回路の終端で前記カウンタをスタートさせる請求項１に記載の繰返し信号測定装置。
【請求項３】
第二のメモリは水平同期信号で番地をカウントアップする複数個のメモリで構成された請求項２に記載の繰返し信号測定装置。
【請求項４】
第一のメモリは読み書き可能なメモリにするとともに、任意の場所に読み出し指定情報を格納し、水平同期信号のトリガによりスタートするカウンタによってカウントアップする請求項２に記載の繰返し信号測定装置。
【請求項５】
カウンタのカウントスピードを可変とした請求項２に記載の繰返し信号測定装置。
【請求項６】
第一のメモリの出力とカウンタの同期パルスとのアンドをとって、ＡＤコンバータに第一のメモリの出力情報として出力するアンド回路を設けた請求項２に記載の繰返し信号測定装置。
【請求項７】
表示手段は入力波形とアンド回路出力とを同一画面に表示する請求項６に記載の繰返し信号測定装置。
【請求項８】
判定回路は第二のメモリの任意の場所の値を複数個取出すことが出来る請求項２に記載の繰返し信号測定装置。
【請求項９】
繰返し信号としてビデオ信号を用い、このビデオ信号の垂直同期信号でスタートするデレー回路を入力端子とカウンタとの間に設け、前記デレー回路の終端で前記カウンタをスタートさせる請求項１に記載の繰返し信号測定装置。
【請求項１０】
第二のメモリは垂直同期信号で番地をカウントアップする複数個のメモリで構成された請求項９に記載の繰返し信号測定装置。
【請求項１１】
第一のメモリは読み書き可能なメモリにするとともに任意の場所に読み出し指定情報を格納し、垂直同期信号のトリガによりスタートするカウンタによってカウントアップする請求項９に記載の繰返し信号測定装置。
【請求項１２】
カウンタのカウントスピードを可変とした請求項９に記載の繰返し信号測定装置。
【請求項１３】
第一のメモリの出力とカウンタの同期パルスとのアンドをとって、ＡＤコンバータに第一のメモリの出力情報として出力するアンド回路を設けた請求項９に記載の繰返し信号測定装置。
【請求項１４】
表示手段は入力波形とアンド回路出力とを同一画面に表示する請求項９に記載の繰返し信号測定装置。
【請求項１５】
判定回路は第二のメモリの任意の場所の値を複数個取出すことが出来る請求項９に記載の繰返し信号測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はビデオ信号などの繰返し波形を測定する繰返し信号測定装置に関するものである。
【０００２】
【従来の技術】
以下従来の繰返し信号測定装置について説明する。従来の繰返し信号測定装置は図５に示す様なものである。すなわちオシロスコープの画面１に繰返し信号であるビデオ信号２を映し出し、カーソル３を測定したい位置４に移動させて３の電圧を読み込む様になっていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような従来の構成ではビデオ信号２の一周期の同期信号５から次の同期信号６までを詳しく読みたい場合、いちいちカーソル３を動かしてその位置４での値を読み込み、次にまたカーソル３を動かしてその位置４での値を読み込むというように順次カーソル３を動かしてその位置４での値を読むということをしなくてはならず、このビデオ信号２を読み込むには多くの時間を要していた。
【０００４】
本発明はこのような問題点を解決するもので高速に読み込むことが出来る繰返し信号測定装置を提供することを目的としたものである。
【０００５】
【課題を解決するための手段】
この目的を達成するために本発明の繰返し信号測定装置は、繰返し信号の入力端子と、この入力端子に入力された信号に基づいてカウントを開始するカウンタと、前記繰返し信号の測定位置を指定する複数個から成る第一のメモリと、この第一のメモリの出力と前記入力端子に入力された繰返し信号とのアンド信号を得るとともに、このアンド信号をデジタル信号に変換する複数個から成るＡＤ変換器と、このＡＤ変換器の出力にそれぞれ接続された第二のメモリと、この第二のメモリに接続された判定回路と、この判定回路に接続された出力手段とからなる繰返し信号測定装置としたものである。
【０００６】
これにより、高速読込みが可能となる。
【０００７】
【発明の実施の形態】
本発明の請求項１に記載の発明は、繰返し信号の入力端子と、この入力端子に入力された信号に基づいてカウントを開始するカウンタと、前記繰返し信号の測定位置を指定する複数個から成る第一のメモリと、この第一のメモリの出力と前記入力端子に入力された繰返し信号とのアンド信号を得るとともに、このアンド信号をデジタル信号に変換する複数個から成るＡＤ変換器と、このＡＤ変換器の出力にそれぞれ接続された第二のメモリと、この第二のメモリに接続された判定回路と、この判定回路に接続された出力手段とからなる繰返し信号測定装置としたものであり、このように繰返し信号の測定位置を指定する複数個から成る第一のメモリを持っているので、同時に複数個の繰返し信号の値を読み込むことが出来、高速計測が可能となる。
【０００８】
また第一のメモリを増やすことによって多くの値を一度に計測することが出来る。
【０００９】
請求項２に記載の発明は、繰返し信号としてビデオ信号を用い、このビデオ信号の水平同期信号でスタートするデレー回路を入力端子とカウンタの間に設け、前記デレー回路の終端で前記カウンタをスタートさせる請求項１に記載の繰返し信号測定装置であり、この様にデレー回路を用いているので水平同期信号で同期を取ったとしても、その終端でカウンタをスタート出来るので、任意の点から測定することが可能である。
【００１０】
請求項３に記載の発明の第二のメモリは水平同期信号で番地をカウントアップする複数個のメモリで構成された請求項２に記載の繰返し信号測定装置であり、水平同期信号で番地をカウントアップするので、一画面の全てを第二のメモリに記憶することが出来る。
【００１１】
請求項４に記載の発明の第一のメモリは読み書き可能なメモリにするとともに、任意の場所に読み出し指定情報を格納し、水平同期信号のトリガによりスタートするカウンタによってカウントアップする請求項２に記載の繰返し信号測定装置であり、この様に波形の任意の場所で読み出し設定することにより、その位置での測定が可能となる。
【００１２】
請求項５に記載の発明は、カウンタのカウントスピードを可変とした請求項２に記載の繰返し信号測定装置であり、この様にカウンタのカウントスピードを可変することによって、このカウンタのスピードを上げると分解能が上る。また、このカウンタのスピードを下げると平均化されるので、測定ノイズが除去されることになる。
【００１３】
請求項６に記載の発明は、第一のメモリの出力とカウンタの同期パルスとのアンドをとって、ＡＤコンバータに第一のメモリの出力情報として出力するアンド回路を設けた請求項２に記載の繰返し信号測定装置であり、この様なアンド回路を用いることによって正確な位置で読み込むことが出来る。
【００１４】
請求項７に記載の発明の表示手段は、入力波形とアンド回路出力とを同一画面に表示する請求項６に記載の繰返し信号測定装置であり、これによって実際の計測波形を表示手段を見ながら読み取り位置を設定出来る。
【００１５】
請求項８に記載の発明の判定回路は、第二のメモリの任意の場所の値を複数個取出すことが出来る請求項２に記載の繰返し信号測定装置であり、これにより一画面の統計処理判定が出来る。
【００１６】
請求項９に記載の発明は、繰返し信号としてビデオ信号を用い、このビデオ信号の垂直同期信号でスタートするデレー回路を入力端子とカウンタとの間に設け、前記デレー回路の終端で前記カウンタをスタートさせる請求項１に記載の繰返し信号測定装置であり、この様に垂直同期信号でスタートすることによって、長時間に渡って測定が出来る。
【００１７】
請求項１０に記載の発明の第二のメモリは、垂直同期信号で番地をカウントアップする複数個のメモリで構成された請求項９に記載の繰返し信号測定装置であり、垂直同期信号で番地をカウントアップするので、長時間に渡って画面の任意の点での測定が出来る。
【００１８】
請求項１１に記載の発明の第一のメモリは、読み書き可能なメモリにするとともに任意の場所に読み出し指定情報を格納し、垂直同期信号のトリガによりスタートするカウンタによってカウントアップする請求項９に記載の繰返し信号測定装置であり、この様に画面の任意の場所で読み出し設定することにより、その位置での測定が可能となる。
【００１９】
請求項１２に記載の発明は、カウンタのカウントスピードを可変とした請求項９に記載の繰返し信号測定装置であり、この様にカウンタのカウントスピードを可変することによって、このカウンタのスピードを上げると分解能が上がる。また、このカウンタのスピードを下げると平均化されるので、測定ノイズが除去されることになる。
【００２０】
請求項１３に記載の発明は、第一のメモリの出力とカウンタの同期パルスとのアンドをとって、ＡＤコンバータに第一のメモリの出力情報として出力するアンド回路を設けた請求項９に記載の繰返し信号測定装置であり、この様なアンド回路を用いることによって正確な位置で読み込むことが出来る。
【００２１】
請求項１４に記載の発明の表示手段は、入力波形とアンド回路出力とを同一画面に表示する請求項９に記載の繰返し信号測定装置であり、これによって実際の計測波形を見ながら読み取り位置を設定出来る。
【００２２】
請求項１５に記載の発明の、判定回路は第二のメモリの任意の場所の値を複数個取出すことが出来る請求項９に記載の繰返し信号測定装置であり、これにより長時間に渡っての統計処理判定が出来る。
【００２３】
以下、本発明の実施の形態についてビデオ信号を用いて説明する。なお、本実施形態では繰返し信号としてビデオ信号を用いている。
【００２４】
（実施の形態１）
図１は繰返し信号測定装置のブロック図である。図１において１１は繰返し信号が入力される入力端子である。この入力端子１１はデレー回路１２に接続され、このデレー回路１２の出力は、カウンタ１３に接続されている。カウンタ１３の出力は複数個で構成された第一のメモリ１４のアドレスをカウントアップするように接続されている。またこの複数個のメモリ１４のそれぞれの出力とカウンタ１３の出力は、それぞれアンド回路１５に接続されて、カウンタ１３のカウントパルスとでアンドが取られる。その出力は、前記入力端子１１の信号とアンドが取られて、ＡＤ変換器１６でデジタル信号に変換される。そしてこのＡＤ変換器１６の出力は、複数個で構成された第二のメモリ１７に接続されている。またこのメモリ１７は判定回路１８に接続され、その出力は、出力手段１９に接続されている。一方表示手段１０はアンド回路１５の出力と入力端子１１に接続されている。
【００２５】
以上の様に構成された繰返し信号測定装置において、以下にその動作を説明する。図２の２０は繰返し信号の例としてのビデオ信号の波形である。
【００２６】
まずビデオ信号２０の水平同期信号２１の立ち下がり点２１ａで同期を取ってデレー回路１２がスタートする。その時間はあらかじめ２２の様に指定しておく。デレー時間２２を指定することによって、ビデオ信号２０の任意の位置で計測をスタートすることが出来る。すなわちデレー時間２２の立ち下がり点２２ａで、カウンタ１３をスタートさせる。カウンタ１３からは２３に示す様なカウント信号が出力される。また第一のメモリ１４にはビデオ信号２０の測定したい任意の位置にビットを立てておく。そうすることにより第一のメモリ１４のアドレスはカウンタ１３でカウントアップされるので第一のメモリ１４とカウント信号とアンドが取られ、第一のチャンネルＣＨ１についてはビデオ信号２０の水平同期信号２１ｂをＣＨ１の２４のタイミングで計測する様になっている。この時の値が、ＡＤ変換器１６によってデジタル変換されて、ＣＨ１の２５のタイミングで第二のメモリ１７に書き込まれるのである。
【００２７】
また次にビデオ信号２０の２１ｃの波形を計測しようとすれば、そこに対応する位置の第一のメモリ１４にビットを立てておきさえすれば、ＣＨ２に示すようにアンド回路１５からは取込みパルス２６が発生し、ＡＤ変換器１６からは２７のタイミングでビデオ信号２０のデータＡを読み込むことが出来る。またＣＨ３に示すようにビデオ信号２０の２１ｄの点も同様にして、タイミング２８で取込むことが出来るので、ＡＤ変換器１６の出力としては２９のタイミングで第二のメモリ１７に取込む様になっている。ビデオ波形２０の２１ｅにおいてもＣＨ４に示すように同様である。すなわちタイミング３０で取込み、ＡＤ変換器１６で３１のタイミングのとき第二のメモリ１７に取込む。このように第一のメモリ１４の値を本実施の形態では４チャンネルにしたが、これを増やすことによって多くのポイントを一度に読み込むことが出来る。
【００２８】
また第二のメモリ１７はそれぞれ複数個設けているので、最初の同期信号で１７ａに書き込まれ、次の同期信号で１７ｂに書き込まれる。このようにして一画面分の任意の点を取込むことが出来る。そして第二のメモリ１７の全部かあるいは任意の場所の値を判定回路１８に送り演算及び統計処理し判定する。その結果は出力手段１９によって出力される。また表示手段１０は繰返し波形であるビデオ信号２０と同時にアンド回路１５の出力２４，２６，２８，３０（図２参照）を図４の様に同時に表示出来る。これにより現在測定中の繰返し信号を見ながら各チャンネルの読取り位置を設定することが出来る。
【００２９】
（実施の形態２）
図３は実施の形態２による本発明の説明図である。装置としては実施の形態１と同じであるが、繰返し波形として検波されたフィルタ通過特性信号を用いた場合について説明する。
【００３０】
図３において、４０はフィルタの波形であり、４１はその波形を表示する為の掃引信号である。デレー回路１２は掃引波形４１の立ち下がり４１ａで同期を掛け、あらかじめ指定されたデレー時間４２を設けておき、フィルタ波形４０の測定位置４０ａから測定が開始される。これにより掃引信号の立ち下がり位置に関係なく、フィルタ波形４０の任意の場所の値を測定することができる。
【００３１】
次にデレー時間４２の立ち下がり４２ａでカウンタ１３がカウントを開始しカウンタ１３からはパルス４３が出力される。以下実施の形態１と同様であるが、チャンネル１ではＣＨ１に示すように取込みパルス４４でフィルタ波形４０ｂの位置を測定する様にしている。その時のＡＤ変換器１６の変換位置を４５のタイミングで取込む。
【００３２】
次にフィルタ波形４０ｃを測定するには、ＣＨ２に示すように取込みパルス４６の位置でＡＤ変換し、４７のタイミングで第二のメモリ１７に取込む、ＣＨ３においてはパルス位置４８でフィルタ波形４０ｄをＡＤ変換し、４９のタイミングで第二のメモリ１７に取込む。ＣＨ４ではパルス位置５０でフィルタ波形４０ｅをＡＤ変換し、５１のタイミングで第二のメモリ１７に取込む。以下実施の形態１と同様である。
【００３３】
このように繰返し波形であれば波形の任意の点の値を一度に測定することが出来る。
【００３４】
【発明の効果】
以上のように本発明によれば、繰返し信号の入力端子と、この入力端子に入力された信号に基づいてカウントを開始するカウンタと、前記繰返し信号の測定位置を指定する複数個から成る第一のメモリと、この第一のメモリの出力と前記入力端子に入力された繰返し信号とのアンド信号を得るとともに、このアンド信号をデジタル信号に変換する複数個から成るＡＤ変換器と、このＡＤ変換器の出力にそれぞれ接続された第二のメモリと、この第二のメモリに接続された判定回路と、この判定回路に接続された出力手段を有したものであり、このように繰返し信号の測定位置を指定する複数個から成る第一のメモリを持っているので、同時に複数個の繰返し信号を読み込むことが出来、高速計測が可能となる。
【００３５】
また、第一のメモリを増やすことによって多くの値を一度に計測することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態１と実施の形態２における繰返し信号測定装置のブロック図
【図２】本発明の実施の形態１における繰返し信号測定装置のタイミングチャート
【図３】本発明の実施の形態２における繰返し信号測定装置のタイミングチャート
【図４】本発明の実施の形態１における繰返し信号測定装置の表示装置の表示例を示す説明図
【図５】従来の繰返し信号測定装置の計測例を示す説明図
【符号の説明】
１１  入力端子
１２  デレー回路
１３  カウンタ
１４  第一のメモリ
１５  アンド回路
１６  ＡＤ変換器
１７  第二のメモリ
１８  判定回路
１９  出力手段
【図１】
0003651261.tif 000002
【図２】
0003651261.tif 000003
【図３】
0003651261.tif 000004
【図４】
0003651261.tif 000005
【図５】
0003651261.tif 000006