(57)【特許請求の範囲】
【請求項１】
交流電源を整流する整流回路と、並列にインピーダンス素子を接続した高周波ダイオードを介して、少なくとも一対のスイッチング素子の直列回路を上記整流回路の一対の出力端間に接続し、両スイッチング素子の接続点と上記整流回路の一方の出力端との間に直流カット用コンデンサ、共振負荷回路、駆動トランスの一次巻線の直列回路を接続し、上記各スイッチング素子の制御端に上記駆動トランスに各スイッチング素子に対応して各別に設けた２次巻線を夫々接続し、上記スイッチング素子のスイッチング動作を起動する起動回路を備えて構成されたインバータ回路部と、上記整流回路の出力により充電される平滑コンデンサを有するとともに該平滑コンデンサの充電経路に逆流防止用ダイオードと、上記一対のスイッチング素子の一方と、別のインピーダンス素子とを少なくとも挿入し、上記インバータ回路部に接続される谷埋め電源回路部と、交流電源電圧の絶対値が所定電圧以上ある区間において、交流電源電圧の絶対値が高いほど、上記スイッチング素子のオン幅を短くする他制御部とを備え、交流電源電圧の絶対値が所定電圧未満の区間では上記駆動トランスによる帰還作用によってインバータ回路部のスイッチング素子のスイッチングを自励動作させることを特徴とする電源装置。
【請求項２】
交流電源を整流する整流回路と、並列にインピーダンス素子を接続した高周波ダイオードを介して、少なくとも一対のスイッチング素子の直列回路を上記整流回路の一対の出力端間に接続し、両スイッチング素子の接続点と上記整流回路の一方の出力端との間に直流カット用コンデンサ、共振負荷回路、駆動トランスの一次巻線の直列回路を接続し、上記各スイッチング素子の制御端に上記駆動トランスに各スイッチング素子に対応して各別に設けた２次巻線を夫々接続し、上記スイッチング素子のスイッチング動作を起動する起動回路を備えて構成されたインバータ回路部と、上記整流回路の出力により充電される平滑コンデンサを有するとともに該平滑コンデンサの充電経路に逆流防止用ダイオードと、上記一対のスイッチング素子の一方と、別のインピーダンス素子とを少なくとも挿入し、上記インバータ回路部に接続される谷埋め電源回路部と、交流電源電圧の絶対値が所定電圧以上ある区間において、谷埋め電源回路部の出力電圧が高いほど、上記スイッチング素子のオン幅を短くする他制御部とを備え、交流電源電圧の絶対値が所定電圧未満の区間では上記駆動トランスによる帰還作用によってインバータ回路部のスイッチング素子のスイッチングを自励動作させることを特徴とする電源装置。
【請求項３】
上記別のインピーダンス素子がインダクタンス素子からなることを特徴とする請求項１又は２記載の電源装置。
【請求項４】
上記別のインピーダンス素子を上記共振負荷回路の一部で構成して成ることを特徴とする請求項１又は２記載の電源装置。
【請求項５】
上記他制御部によるスイッチング素子の制御時にスイッチング素子のオン幅に温度特性を持たせたことを特徴とする請求項１乃至４の何れかに記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源装置に関するものである。
【０００２】
【従来の技術】
図１２は放電灯点灯装置を構成する従来の電源装置の一例を示す。この従来例は、交流電源ＡＣに、出力端側に接続したコンデンサＣｆとともにフィルタ回路を構成するインダクタンス素子Ｌｆを介して接続されたダイオードブリッジからなる整流回路ＤＢと、この整流回路ＤＢの一対の出力端間に接続されたインバータ回路部１と、インバータ回路部１に接続された谷埋め電源回路部２とから構成される（例えば特開平９−３２０７８３号公報参照）。
【０００３】
インバータ回路部１は、高周波ダイオード（以下、ダイオードと言う）Ｄ１、Ｄ２を介して整流回路ＤＢの両出力端間に接続した電界効果トランジスタよりなるスイッチング素子Ｑ１，Ｑ２の直列回路と、両スイッチング素子Ｑ１，Ｑ２の接続点とダイオードＤ１，Ｄ２の接続点との間に接続された直流カット用コンデンサＣ１、共振負荷回路３、自励発振用の駆動トランスＤＴ１の一次巻線の直列回路と、ダイオードＤ２に並列接続されたインピーダンス素子としてのコンデンサＣ３と、各スイッチング素子Ｑ１，Ｑ２に対応して設けられた駆動トランスＤＴ１の２次巻線とスイッチング素子Ｑ１，Ｑ２のゲート端子との間に挿入された抵抗Ｒ１、Ｒ２と、スイッチング素子Ｑ１，Ｑ２の何れか一方のスイッチングを起動する起動回路（図示せず）で構成される。
【０００４】
谷埋め電源回路部２は、上記スイッチング素子Ｑ１，Ｑ２の直列回路に並列に接続される、平滑コンデンサＣ０、インダクタンス素子（別のインダクタンス素子）Ｌ１、ダイオードＤ４の直列回路と、該直列回路の両端間に接続されたコンデンサＣ２と、インダクタンス素子Ｌ１及びダイオードＤ４の接続点と上記共振負荷回路３及び駆動トランスＤＴ１の１次巻線の接続点との間に接続されたダイオードＤ３とで構成される。
【０００５】
共振負荷回路３は図１３に示すようにコンデンサＣ１と駆動トランスＤＴ１の一次巻線との間に一次巻線を挿入したリーケージトランスよりなるトランスＬＴ１と、このトランスＬＴ１の二次巻線の両端に、両側のフィラメント電極の夫々の一端を接続し、フィラメント電極の夫々の他端間にコンデンサＣ４を接続した蛍光灯のような負荷である放電灯ＦＬとで構成され、コンデンサＣ４とトランスＬＴ１の漏れインダクタンスと放電灯ＦＬとで共振回路を構成する。
【０００６】
この従来例の動作を以下に説明する。まず電源投入があり、起動回路（図示せず）によって、インバータ回路部１のスイッチング素子Ｑ２がオンすると、整流回路ＤＢの整流出力によりダイオードＤ１、Ｄ２、平滑コンデンサＣ０、インダクタンス素子Ｌ１、ダイオードＤ３、駆動トランスＤＴ１の一次巻線、スイッチング素子Ｑ２の経路で平滑コンデンサＣ０が充電されて整流回路ＤＢの脈流出力が平滑される。そして整流回路ＤＢの出力電圧が低下すると、平滑コンデンサＣ０→コンデンサＣ３→コンデンサＣ１→共振負荷回路３→駆動トランスＤＴ１→スイッチング素子Ｑ２→ダイオードＤ４→インダクタンス素子Ｌ１→平滑コンデンサＣ０の経路で共振電流が流れ、コンデンサＣ３を充電する（コンデンサＣ３充電モード）。
【０００７】
その後、コンデンサＣ３に電荷が溜まり、その電位と整流回路ＤＢの出力電圧との和が谷埋め電源回路部２の出力電圧と釣り合うと上記経路での共振電流が流れなくなり、整流回路ＤＢよりコンデンサＣ１→共振負荷回路３→駆動トランスＤＴ１の一次巻線→スイッチング素子Ｑ２→整流回路ＤＢの経路で共振電流が流れ、入力電流が引き込まれる（入力電流流入モード）。なお、コンデンサＣ３を充電する期間と、入力電流が引き込まれる期間との割合は、整流回路ＤＢの出力電圧が高いほど、入力電流が引き込まれる期間の割合が大きくなる。
【０００８】
ここで、整流回路ＤＢの出力電圧が平滑コンデンサＣ０の平滑電圧よりも高い場合は、整流回路ＤＢよりダイオードＤ１，Ｄ２→コンデンサＣ０→インダクタンス素子Ｌ１→ダイオードＤ３→駆動トランスＤＴ１の一次巻線→スイッチング素子Ｑ２→整流回路ＤＢの経路で三角波状の充電電流（チョッパー電流）が流れる。尚、この充電電流のピーク値は整流回路ＤＢの出力電圧に比例する。
【０００９】
スイッチング素子Ｑ２がオフすると、共振負荷回路３から駆動トランスＤＴ１の一次巻線→スイッチング素子Ｑ１の寄生ダイオード→谷埋め電源回路部２（コンデンサＣ２）→整流回路ＤＢ→ダイオードＤ１→コンデンサＣ１→共振負荷回路３の経路で回生電流が流れ、入力電流が引き込まれる（回生電流による入力電流流入モード）。尚、この電流の大きさは、整流回路ＤＢの出力電圧（すなわち交流電源ＡＣの交流電源電圧）の大きさに比例する。また、スイッチング素子Ｑ２のオン時にチョッパー電流が流れた場合は、インダクタンス素子Ｌ１→ダイオードＤ３→駆動トランスＤＴ１→スイッチング素子Ｑ１の寄生ダイオード→平滑コンデンサＣ０→インダクタンス素子Ｌ１の経路で回生電流が流れる。
【００１０】
次に、駆動トランスＤＴ１の二次巻線からスイッチング素子Ｑ１のゲートに駆動信号が入力されると、スイッチング素子Ｑ１がオンになり、直流カット用コンデンサＣ１を電源としてコンデンサＣ３→スイッチング素子Ｑ１→駆動トランスＤＴ１→共振負荷回路３→コンデンサＣ１の経路で共振電流が流れる。その後、コンデンサＣ３の電荷が減少して略０になると、コンデンサＣ１を電源としてダイオードＤ２→スイッチング素子Ｑ１→駆動トランスＤＴ１→共振負荷回路３→コンデンサＣ１の経路で共振電流が流れる。
【００１１】
そして、駆動トランスＤＴ１の二次巻線に発生する自励信号が反転し、スイッチング素子Ｑ１がオフすると、共振負荷回路３→コンデンサＣ１→ダイオードＤ２→平滑コンデンサＣ０→インダクタンス素子Ｌ１→ダイオードＤ３→共振負荷回路３の経路と、共振負荷回路３→コンデンサＣ１→ダイオードＤ２→コンデンサＣ２→スイッチング素子Ｑ２の寄生ダイオード→駆動トランスＤＴ１→共振負荷回路３の経路とで回生電流が流れる。
【００１２】
これらの一連の動作が共振回路の共振動作に応じて繰り返されることにより、放電灯ＦＬに高周波の交流電圧が印加され、放電灯ＦＬが点灯するのである。また、谷埋め電源回路部２を構成する平滑コンデンサＣ０の両端電圧よりも、整流回路ＤＢの出力電圧が高い期間では、交流電源ＡＣ側からチョッパー電流が流れ込み、またインバータ回路部１においても、交流電源ＡＣの交流電源電圧の大きさに応じて入力電流を流す機能を有しているので、これらの交流電源電圧に応じた高周波電圧をインダクタンス素子ＬＦ及びコンデンサＣｆからなるフィルタ回路で平滑化することにより、正弦波状の入力電流を得ることができ、入力電流歪みを低減することができる。
【００１３】
【発明が解決しようとする課題】
上記構成の電源装置では、駆動トランスＤＴ１によりスイッチング素子Ｑ１，Ｑ２のオン／オフを自励制御しているため、その動作周波数はインバータ回路部１の共振要素によって決定され、交流電源電圧の山部付近では動作周波数が低くなり、谷部付近では動作周波数が高くなっていた。すなわち、交流電源電圧の山部付近では、上述した入力電流流入モードの動作が支配的になるため、共振系はトランスＬＴ１の漏れインダクタンスとコンデンサＣ４と放電灯ＦＬとなる。一方、交流電源電圧の谷部付近では、コンデンサＣ３充電モードが支配的になるため、共振系はトランスＬＴ１の漏れインダクタンスとコンデンサＣ３，Ｃ４と放電灯ＦＬとで構成される。したがって、放電灯ＦＬのインピーダンスが交流電源電圧の山部と谷部とで一定であったとしても、コンデンサＣ３が直列に挿入されているコンデンサＣ３充電モードの方が共振周波数が高くなり、その動作周波数が高くなるからである。
【００１４】
さらに、交流電源電圧の山部付近ではインバータ回路部１の電源電圧が高くなり、放電灯ＦＬの出力も高くなるので、放電灯ＦＬのインピーダンスが低下し、インバータ回路部１の動作周波数がより低い周波数へ移行する方向となっていた。また、交流電源電圧の谷部付近では、インバータ回路部１の電源電圧が低くなるため、放電灯ＦＬのインピーダンスが増加し、インバータ回路部１の動作周波数がより高い周波数へ移行する方向となっていた。このため、放電灯ＦＬのランプ電流は交流電源電圧の山部付近では大きく、谷部付近では小さくなり、波高率が悪化するという問題があった。またインバータ回路部１は、交流電源電圧が高くなるほど出力を大きくするような方向に動作するため、電源変動時には出力の特性変化が大きくなるという問題があった。
【００１５】
また、従来より図１４に示すような回路構成を有する電源装置も提供されている。この電源装置では、上述した図１２の電源装置においてダイオードＤ３のカソードをコンデンサＣ１と共振負荷回路３との接続点に接続しており、谷埋め電源回路部２の平滑コンデンサＣ０を充電する際の別のインピーダンス素子を共振負荷回路３の一部（トランスＬＴ１の一次巻線など）で構成しているが、この電源装置においても上述した図１２の電源装置と同様の問題があった。
【００１６】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、波高率を改善すると共に、電源変動時の出力変動を低減した電源装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明では、交流電源を整流する整流回路と、並列にインピーダンス素子を接続した高周波ダイオードを介して、少なくとも一対のスイッチング素子の直列回路を上記整流回路の一対の出力端間に接続し、両スイッチング素子の接続点と上記整流回路の一方の出力端との間に直流カット用コンデンサ、共振負荷回路、駆動トランスの一次巻線の直列回路を接続し、上記各スイッチング素子の制御端に上記駆動トランスに各スイッチング素子に対応して各別に設けた２次巻線を夫々接続し、上記スイッチング素子のスイッチング動作を起動する起動回路を備えて構成されたインバータ回路部と、上記整流回路の出力により充電される平滑コンデンサを有するとともに該平滑コンデンサの充電経路に逆流防止用ダイオードと、上記一対のスイッチング素子の一方と、別のインピーダンス素子とを少なくとも挿入し、上記インバータ回路部に接続される谷埋め電源回路部と、交流電源電圧の絶対値が所定電圧以上ある区間において、交流電源電圧の絶対値が高いほど、上記スイッチング素子のオン幅を短くする他制御部とを備え、交流電源電圧の絶対値が所定電圧未満の区間では上記駆動トランスによる帰還作用によってインバータ回路部のスイッチング素子のスイッチングを自励動作させることを特徴とし、スイッチング素子のスイッチングを自励動作させた場合、インバータ回路部は交流電源電圧が上昇するほど出力を大きくするような方向に動作するが、交流電源電圧の絶対値が所定電圧以上ある区間では他制御部がスイッチング素子のスイッチング動作を制御しているので、インバータ回路部の出力が増加して、波高率が悪化するのを防止でき且つ電源変動時の出力変動を抑制できる。しかも、他制御部はスイッチング素子のオン幅を交流電源電圧の絶対値が高いほど短くするので、交流電源電圧の電圧変動による出力の変動をさらに抑制できる。
【００２３】
請求項２の発明では、交流電源を整流する整流回路と、並列にインピーダンス素子を接続した高周波ダイオードを介して、少なくとも一対のスイッチング素子の直列回路を上記整流回路の一対の出力端間に接続し、両スイッチング素子の接続点と上記整流回路の一方の出力端との間に直流カット用コンデンサ、共振負荷回路、駆動トランスの一次巻線の直列回路を接続し、上記各スイッチング素子の制御端に上記駆動トランスに各スイッチング素子に対応して各別に設けた２次巻線を夫々接続し、上記スイッチング素子のスイッチング動作を起動する起動回路を備えて構成されたインバータ回路部と、上記整流回路の出力により充電される平滑コンデンサを有するとともに該平滑コンデンサの充電経路に逆流防止用ダイオードと、上記一対のスイッチング素子の一方と、別のインピーダンス素子とを少なくとも挿入し、上記インバータ回路部に接続される谷埋め電源回路部と、交流電源電圧の絶対値が所定電圧以上ある区間において、谷埋め電源回路部の出力電圧が高いほど、上記スイッチング素子のオン幅を短くする他制御部とを備え、交流電源電圧の絶対値が所定電圧未満の区間では上記駆動トランスによる帰還作用によってインバータ回路部のスイッチング素子のスイッチングを自励動作させることを特徴とし、スイッチング素子のスイッチングを自励動作させた場合、インバータ回路部は交流電源電圧が上昇するほど出力を大きくするような方向に動作するが、交流電源電圧の絶対値が所定電圧以上ある区間では他制御部がスイッチング素子のスイッチング動作を制御しているので、インバータ回路部の出力が増加して、波高率が悪化するのを防止でき且つ電源変動時の出力変動を抑制できる。しかも、他制御部はスイッチング素子のオン幅を谷埋め電源回路部の出力電圧が高いほど短くするので、谷埋め電源回路部の出力電圧変動すなわち交流電源電圧の電圧変動による出力の変動をさらに抑制できる。
【００２４】
請求項３の発明では、請求項１又は２の発明において、上記別のインピーダンス素子がインダクタンス素子からなることを特徴とし、請求項１又は２の発明と同様の作用を奏する。
【００２５】
請求項４の発明では、請求項１又は２の発明において、上記別のインピーダンス素子を上記共振回路の一部で構成して成ることを特徴とし、請求項１又は２の発明の作用に加えて、部品数を削減することができる。
【００２６】
請求項５の発明では、請求項１乃至４の何れかの発明において、上記他制御部によるスイッチング素子の制御時にスイッチング素子のオン幅に温度特性を持たせたことを特徴とし、他制御部はスイッチング素子のオン幅を周囲温度に応じて変化させているので、温度変化による出力の変動を防止することができる。
【００２７】
【発明の実施の形態】
本発明の基本例及び実施の形態を図面を参照して説明する。
【００２８】
（基本例１）
本発明の基本例１を図面を参照して説明する。図１に本基本例の電源装置の回路図を示し、図２に共振負荷回路の回路図を示す。本回路では、従来例で説明した図１２の電源装置において、スイッチング素子Ｑ２のゲート電極に印加されるオン信号のパルス幅を制御する他制御部としてのパルス幅制御回路４を設けている。尚、パルス幅制御回路４以外の構成は上述した図１２の電源装置と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００２９】
パルス幅制御回路４は、スイッチング素子Ｑ２のゲート・ソース間にダイオードＤ５を介して接続されたＰＮＰ形トランジスタよりなるスイッチング素子Ｑ６と、スイッチング素子Ｑ６のベース・コレクタ間にコレクタ・エミッタ間が接続されたＮＰＮ形トランジスタよりなるスイッチング素子Ｑ７と、直流電源Ｖccの出力端子間に接続された抵抗Ｒ８及びコンデンサＣ５の直列回路と、抵抗Ｒ８及びコンデンサＣ５の接続点とスイッチング素子Ｑ７のベースとの間に接続された抵抗Ｒ７と、スイッチング素子Ｑ２の両端間に接続された抵抗Ｒ３，Ｒ４の直列回路と、抵抗Ｒ４と並列に接続されたコンデンサＣ６と、コンデンサＣ６の両端間にベース・エミッタ間が接続されると共に、抵抗Ｒ８及びコンデンサＣ５の接続点にコレクタが接続されたＮＰＮ形トランジスタよりなるスイッチング素子Ｑ８と、整流回路ＤＢの出力電圧を分圧抵抗Ｒ５，Ｒ６，Ｒ９により分圧した電圧と基準電圧Ｖｒｅｆとの高低を比較するコンパレータＣＰとで構成され、コンパレータＣＰの出力端子は抵抗Ｒ８及びコンデンサＣ５の接続点に接続されている。
【００３０】
この電源装置の動作を以下に説明する。まず電源投入があり、起動回路（図示せず）によって、インバータ回路部１のスイッチング素子Ｑ２がオンすると、整流回路ＤＢの整流出力によりダイオードＤ１、Ｄ２、平滑コンデンサＣ０、インダクタンス素子Ｌ１、ダイオードＤ３、駆動トランスＤＴ１の一次巻線、スイッチング素子Ｑ２の経路で平滑コンデンサＣ０が充電されて整流回路ＤＢの脈流出力が平滑される。そして整流回路ＤＢの出力電圧が低下すると、平滑コンデンサＣ０→コンデンサＣ３→コンデンサＣ１→共振負荷回路３→駆動トランスＤＴ１→スイッチング素子Ｑ２→ダイオードＤ４→インダクタンス素子Ｌ１→平滑コンデンサＣ０の経路で共振電流が流れ、コンデンサＣ３を充電する（コンデンサＣ３充電モード）。
【００３１】
その後、コンデンサＣ３に電荷が溜まり、その電位と整流回路ＤＢの出力電圧との和が谷埋め電源回路部２の出力電圧と釣り合うと上記経路での共振電流が流れなくなり、整流回路ＤＢよりコンデンサＣ１→共振負荷回路３→駆動トランスＤＴ１の一次巻線→スイッチング素子Ｑ２→整流回路ＤＢの経路で共振電流が流れ、入力電流が引き込まれる（入力電流流入モード）。なお、コンデンサＣ３を充電する期間と、入力電流が引き込まれる期間との割合は、整流回路ＤＢの出力電圧が高いほど（すなわち交流電源電圧が高いほど）、入力電流が引き込まれる期間の割合が大きくなる。
【００３２】
ここで、整流回路ＤＢの出力電圧が平滑コンデンサＣ０の平滑電圧よりも高い場合は、整流回路ＤＢよりダイオードＤ１，Ｄ２→コンデンサＣ０→インダクタンス素子Ｌ１→ダイオードＤ３→駆動トランスＤＴ１の一次巻線→スイッチング素子Ｑ２→整流回路ＤＢの経路で三角波状の充電電流（チョッパー電流）が流れる。尚、この充電電流のピーク値は整流回路ＤＢの出力電圧に比例する。
【００３３】
スイッチング素子Ｑ２がオフすると、共振負荷回路３から駆動トランスＤＴ１の一次巻線→スイッチング素子Ｑ１の寄生ダイオード→谷埋め電源回路部２（コンデンサＣ２）→整流回路ＤＢ→ダイオードＤ１→コンデンサＣ１→共振負荷回路３の経路で回生電流が流れ、入力電流が引き込まれる（回生電流による入力電流流入モード）。尚、この電流の大きさは、整流回路ＤＢの出力電圧（すなわち交流電源ＡＣの交流電圧）の大きさに比例する。また、スイッチング素子Ｑ２のオン時にチョッパー電流が流れた場合は、インダクタンス素子Ｌ１→ダイオードＤ３→駆動トランスＤＴ１→スイッチング素子Ｑ１の寄生ダイオード→平滑コンデンサＣ０→インダクタンス素子Ｌ１の経路で回生電流が流れる。
【００３４】
次に、駆動トランスＤＴ１の二次巻線からスイッチング素子Ｑ１のゲートに駆動信号が入力されると、スイッチング素子Ｑ１がオンになり、直流カット用コンデンサＣ１を電源としてコンデンサＣ３→スイッチング素子Ｑ１→駆動トランスＤＴ１→共振負荷回路３→コンデンサＣ１の経路で共振電流が流れる。その後、コンデンサＣ３の電荷が減少して略０になると、コンデンサＣ１を電源としてダイオードＤ２→スイッチング素子Ｑ１→駆動トランスＤＴ１→共振負荷回路３→コンデンサＣ１の経路で共振電流が流れる。
【００３５】
そして、駆動トランスＤＴ１の二次巻線に発生する自励信号が反転し、スイッチング素子Ｑ１がオフすると、共振負荷回路３→コンデンサＣ１→ダイオードＤ２→平滑コンデンサＣ０→インダクタンス素子Ｌ１→ダイオードＤ３→共振負荷回路３の経路と、共振負荷回路３→コンデンサＣ１→ダイオードＤ２→コンデンサＣ２→スイッチング素子Ｑ２の寄生ダイオード→駆動トランスＤＴ１→共振負荷回路３の経路とで回生電流が流れる。
【００３６】
こららの一連の動作が共振回路の共振動作に応じて繰り返されることにより、放電灯ＦＬに高周波の交流電圧が印加され、放電灯ＦＬが点灯するのである。また、谷埋め電源回路部２を構成する平滑コンデンサＣ０の両端電圧よりも、整流回路ＤＢの出力電圧が高い期間では、交流電源ＡＣ側からチョッパー電流が流れ込み、またインバータ回路部１においても、交流電源ＡＣの交流電源電圧の大きさに応じて入力電流を流す機能を有しているので、これらの交流電源電圧に応じた高周波電圧をインダクタンス素子ＬＦ及びコンデンサＣｆからなるフィルタ回路で平滑化することにより、正弦波状の入力電流を得ることができ、入力電流歪みを低減することができる。
【００３７】
ここで、スイッチング素子Ｑ２のゲートにはパルス幅制御回路４が接続され、パルス幅制御回路４によってスイッチング素子Ｑ２のオン幅が調整される。すなわち、交流電源電圧のゼロクロス付近（すなわち整流回路ＤＢの出力電圧の谷部付近）など交流電源電圧の絶対値が所定電圧よりも低い区間では、整流回路ＤＢの出力電圧を抵抗Ｒ５，Ｒ６，Ｒ９で分圧した電圧が基準電圧Ｖｒｅｆよりも低くなるため、コンパレータＣＰの出力はローレベルになり、コンデンサＣ５の電荷が引き抜かれる。この時、スイッチング素子Ｑ７，Ｑ６はオフになり、スイッチング素子Ｑ２のゲート信号が引き抜かれることはない。
【００３８】
一方、交流電源電圧のピーク値付近（すなわち整流回路ＤＢの出力電圧の山部付近）など交流電源電圧の絶対値が所定電圧以上になる区間では、整流回路ＤＢの出力電圧を抵抗Ｒ５，Ｒ６，Ｒ９で分圧した電圧が基準電圧Ｖｒｅｆよりも高くなるため、コンパレータＣＰの出力はハイレベルになる。この時、スイッチング素子Ｑ２のゲートにオン信号が印加されて、スイッチング素子Ｑ２がオンになると、スイッチング素子Ｑ２の両端電圧が低下し、スイッチング素子Ｑ８がオフになるので、定電圧源Ｖccから抵抗Ｒ８を介してコンデンサＣ５に充電電流が流れ、コンデンサＣ５の両端電圧が上昇する。そして、コンデンサＣ５の両端電圧がスイッチング素子Ｑ７のスレッショルド電圧を越えると、スイッチング素子Ｑ７がオン、スイッチング素子Ｑ６がオンになるので、スイッチング素子Ｑ２のゲート・ソース間がダイオードＤ５及びスイッチング素子Ｑ６を介して短絡され、スイッチング素子Ｑ２のオン信号が引き抜かれて、スイッチング素子Ｑ２がオフになる。
【００３９】
スイッチング素子Ｑ２がオフすると、スイッチング素子Ｑ２の両端電圧が上昇するので、抵抗Ｒ３，Ｒ４の接続点の電位が上昇してスイッチング素子Ｑ８がオンになり、コンデンサＣ５の電荷がスイッチング素子Ｑ８を介して放出される。そして、コンデンサＣ５の両端電圧がスイッチング素子Ｑ７のスレッショルド電圧を下回ると、スイッチング素子Ｑ７，Ｑ６がオフになり、スイッチング素子Ｑ２がオンする。以下、パルス幅制御回路４は上述の動作を繰り返し、他制式のスイッチング動作を行う。
【００４０】
このように、交流電源電圧の大きさに応じてスイッチング素子Ｑ１，Ｑ２のスイッチング動作が自励式と他制式とに切り替えられ、スイッチング素子Ｑ２のオン幅が制限されるので、交流電源電圧の絶対値が所定電圧以上となる区間には、スイッチング素子Ｑ２のオン幅が制限され、インバータ回路部１の動作周波数の低下が抑制されるから、交流電源電圧のピーク値付近でランプ電流が低下するのを防止して、波高率が悪化するのを防止できる。
【００４１】
また電源変動が発生して、整流回路ＤＢの出力電圧が増加すると、整流回路ＤＢの出力電圧を抵抗Ｒ５，Ｒ６，Ｒ９により分圧した電圧が基準電圧Ｖｒｅｆ以上になる区間、すなわちパルス幅制御回路４による他制制御期間が長くなる。一方、整流回路ＤＢの出力電圧が低下すると、パルス幅制御回路４による他制制御期間が短くなるので、電源電圧変動による出力の変動を抑制することができる。
【００４２】
尚、本基本例では共振負荷回路３を、図２に示すようにコンデンサＣ１と駆動トランスＤＴ１の一次巻線との間に一次巻線を挿入したトランスＬＴ１と、このトランスＬＴ１の二次巻線の両端に、両側のフィラメント電極の夫々の一端を接続し、フィラメント電極の夫々の他端間にコンデンサＣ４を接続した蛍光灯のような負荷である放電灯ＦＬとで構成しているが、共振負荷回路３の構成を上記の構成に限定する趣旨のものではなく、また放電灯ＦＬの灯数が複数であっても同様の効果を得ることができる。
【００４３】
また、本基本例ではダイオードＤ３のカソードを共振負荷回路３及び駆動トランスＤＴ１の接続点に接続しているが、図３に示すようにダイオードＤ３のカソードをスイッチング素子Ｑ１，Ｑ２の接続点に接続しても良いし、図４に示すようにダイオードＤ３のカソードをコンデンサＣ１及び共振負荷回路３の接続点に接続しても良く、この場合は谷埋め電源回路部２の平滑コンデンサＣ０を充電する際の別のインピーダンス素子を共振負荷回路３の一部（トランスＬＴ１の一次巻線など）で構成することにより、部品点数を削減することができる。
【００４４】
（実施形態１）
本発明の実施形態１を図５を参照して説明する。尚、パルス幅制御回路４以外の回路構成及びその動作は基本例１と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００４５】
基本例１のパルス幅制御回路４では、コンデンサＣ５を充電する電源として定電圧源Ｖccを設けているが、本実施形態では整流回路ＤＢの出力端子間に抵抗Ｒ５，Ｒ６，Ｒ９の直列回路を接続すると共に、抵抗Ｒ９と並列にコンデンサＣ７を接続し、コンデンサＣ７の両端間に抵抗Ｒ８及びコンデンサＣ５の直列回路を接続しており、コンデンサＣ５の充電電源を整流回路ＤＢの出力から供給している。
【００４６】
本回路では抵抗Ｒ６，Ｒ９の接続点の電位によっては、コンデンサＣ５の両端電圧によりスイッチング素子Ｑ７をオンできない期間が存在する。すなわち、交流電源電圧のゼロクロス付近（整流回路ＤＢの出力電圧の谷部付近）など交流電源電圧の絶対値が所定電圧未満の場合は、抵抗Ｒ６，Ｒ９の接続点の電位が低下し、コンデンサＣ５の両端電圧がスイッチング素子Ｑ７のスレッショルド電圧に達しないため、スイッチング素子Ｑ７，Ｑ６はオフになり、スイッチング素子Ｑ２のゲート信号が引き抜かれることはないから、スイッチング素子Ｑ１，Ｑ２のスイッチング動作は自励式のスイッチング動作となる。
【００４７】
一方、交流電源電圧のピーク値付近（すなわち整流回路ＤＢの出力電圧の山部付近）など交流電源電圧の絶対値が所定電圧以上になる区間では、抵抗Ｒ６，Ｒ９の接続点の電位がスイッチング素子Ｑ７のスレッショルド電圧を上回る。この時、スイッチング素子Ｑ２のゲートにオン信号が印加されて、スイッチング素子Ｑ２がオンになると、スイッチング素子Ｑ２の両端電圧が低下し、スイッチング素子Ｑ８がオフになるので、抵抗Ｒ６，Ｒ９の接続点から抵抗Ｒ８を介してコンデンサＣ５に充電電流が流れ、コンデンサＣ５の両端電圧が上昇する。そして、コンデンサＣ５の両端電圧がスイッチング素子Ｑ７のスレッショルド電圧を越えると、スイッチング素子Ｑ７がオン、スイッチング素子Ｑ６がオンになるので、スイッチング素子Ｑ２のゲート・ソース間がダイオードＤ５及びスイッチング素子Ｑ６を介して短絡され、スイッチング素子Ｑ２のオン信号が引き抜かれて、スイッチング素子Ｑ２がオフになる。
【００４８】
スイッチング素子Ｑ２がオフすると、スイッチング素子Ｑ２の両端電圧が上昇するので、抵抗Ｒ３，Ｒ４の接続点の電位が上昇してスイッチング素子Ｑ８がオンになり、コンデンサＣ５の電荷がスイッチング素子Ｑ８を介して放出される。そして、コンデンサＣ５の両端電圧がスイッチング素子Ｑ７のスレッショルド電圧を下回ると、スイッチング素子Ｑ７，Ｑ６がオフになり、スイッチング素子Ｑ２がオンする。以下、パルス幅制御回路４は上述の動作を繰り返し、他制式のスイッチング動作を行う。
【００４９】
このように交流電源電圧の大きさに応じてスイッチング素子Ｑ１，Ｑ２のスイッチング動作が自励式と他制式とに切り替えられる。すなわち、交流電源電圧のゼロクロス付近（整流回路ＤＢの出力電圧の谷部付近）など交流電源電圧の絶対値が所定電圧よりも低い区間では自励式のスイッチング動作を行わせ、交流電源電圧のピーク値付近（整流回路ＤＢの出力電圧の山部付近）など交流電源電圧の絶対値が所定電圧よりも高い場合には他制式のスイッチング動作を行わせている。したがって、交流電源電圧の絶対値が所定電圧以上となる区間では、スイッチング素子Ｑ２のオン幅が制限され、インバータ回路部１の動作周波数の低下が抑制されるから、ランプ電流が低下するのを防止し、波高率が悪化するのを防止できる。また電源変動が発生して、整流回路ＤＢの出力電圧が増加すると、整流回路ＤＢの出力電圧を抵抗Ｒ５，Ｒ６，Ｒ９により分圧した電圧がスイッチング素子Ｑ７のスレッショルド電圧を上回る期間、すなわちパルス幅制御回路４による他制制御期間が長くなり、整流回路ＤＢの出力電圧が低下すると、パルス幅制御回路４による他制制御期間が短くなるので、電源電圧変動による出力の変動を抑制することができる。
【００５０】
また、本実施形態ではパルス幅制御回路４による他制制御時に抵抗Ｒ６，Ｒ９の接続点の電位に応じてスイッチング素子Ｑ２のオン幅が変化し、電源電圧が高いほどコンデンサＣ５の充電に要する時間が短くなって、スイッチング素子Ｑ２のオン幅が短くなるから、基本例１の電源装置に比べて波高率を改善する効果を高めることができる。
【００５１】
尚、本実施形態ではダイオードＤ３のカソードを共振負荷回路３及び駆動トランスＤＴ１の接続点に接続しているが、図６に示すようにダイオードＤ３のカソードをスイッチング素子Ｑ１，Ｑ２の接続点に接続しても良いし、図７に示すようにダイオードＤ３のカソードをコンデンサＣ１及び共振負荷回路３の接続点に接続しても良く、図７の回路では谷埋め電源回路部２の平滑コンデンサＣ０を充電する際の別のインピーダンス素子を共振負荷回路３の一部（トランスＬＴ１の一次巻線など）で構成することにより、部品点数を削減することができる。
【００５２】
（実施形態２）
本発明の実施形態２を図８を参照して説明する。尚、パルス幅制御回路４以外の回路構成及びその動作は基本例１と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００５３】
基本例１のパルス幅制御回路４では、コンデンサＣ５を充電する電源として定電圧源Ｖccを設けているが、本実施形態では谷埋め電源回路部２のコンデンサＣ２と並列に抵抗Ｒ５，Ｒ６，Ｒ９の直列回路を接続すると共に、抵抗Ｒ９と並列にコンデンサＣ７を接続し、コンデンサＣ７の両端間に抵抗Ｒ８及びコンデンサＣ５の直列回路を接続しており、コンデンサＣ５の充電電源を谷埋め電源回路部２の出力から供給している。
【００５４】
本回路では抵抗Ｒ６，Ｒ９の接続点の電位によっては、コンデンサＣ５の両端電圧によりスイッチング素子Ｑ７をオンできない期間が存在する。すなわち、交流電源電圧のゼロクロス付近など交流電源電圧の絶対値が所定電圧未満となる区間では谷埋め電源回路部２の出力電圧が低く、この出力電圧を分圧した抵抗Ｒ６，Ｒ９の接続点の電位も低くなるため、コンデンサＣ５の両端電圧がスイッチング素子Ｑ７のスレッショルド電圧に達しなくなり、スイッチング素子Ｑ７，Ｑ６はオフになる。この時、スイッチング素子Ｑ２のゲート信号が引き抜かれることはないから、スイッチング素子Ｑ１，Ｑ２のスイッチング動作は自励式のスイッチング動作となる。
【００５５】
一方、交流電源電圧のピーク値付近など交流電源電圧の絶対値が所定電圧以上となる区間では谷埋め電源回路部２の出力電圧が上昇し、抵抗Ｒ６，Ｒ９の接続点の電位がスイッチング素子Ｑ７のスレッショルド電圧を上回る。この時、スイッチング素子Ｑ２のゲートにオン信号が印加されて、スイッチング素子Ｑ２がオンになると、スイッチング素子Ｑ２の両端電圧が低下し、スイッチング素子Ｑ８がオフになるので、抵抗Ｒ６，Ｒ９の接続点から抵抗Ｒ８を介してコンデンサＣ５に充電電流が流れ、コンデンサＣ５の両端電圧が上昇する。そして、コンデンサＣ５の両端電圧がスイッチング素子Ｑ７のスレッショルド電圧を越えると、スイッチング素子Ｑ７がオン、スイッチング素子Ｑ６がオンになるので、スイッチング素子Ｑ２のゲート・ソース間がダイオードＤ５及びスイッチング素子Ｑ６を介して短絡され、スイッチング素子Ｑ２のオン信号が引き抜かれて、スイッチング素子Ｑ２がオフになる。
【００５６】
スイッチング素子Ｑ２がオフすると、スイッチング素子Ｑ２の両端電圧が上昇するので、抵抗Ｒ３，Ｒ４の接続点の電位が上昇してスイッチング素子Ｑ８がオンになり、コンデンサＣ５の電荷がスイッチング素子Ｑ８を介して放出される。そして、コンデンサＣ５の両端電圧がスイッチング素子Ｑ７のスレッショルド電圧を下回ると、スイッチング素子Ｑ７，Ｑ６がオフになり、スイッチング素子Ｑ２がオンする。以下、パルス幅制御回路４は上述の動作を繰り返し、他制式のスイッチング動作を行う。
【００５７】
上述のように交流電源電圧の大きさに応じてスイッチング素子Ｑ１，Ｑ２のスイッチング動作が自励式と他制式とに切り替えられる。すなわち、交流電源電圧のゼロクロス付近など交流電源電圧の絶対値が所定電圧よりも低い区間では自励式のスイッチング動作を行わせ、交流電源電圧のピーク値付近など交流電源電圧の絶対値が所定電圧よりも高い区間では他制式のスイッチング動作を行わせている。したがって、交流電源電圧の絶対値が所定電圧以上となる区間では、スイッチング素子Ｑ２のオン幅が制限され、インバータ回路部１の動作周波数の低下が抑制されるから、交流電源電圧のピーク値付近でランプ電流が低下するのを防止でき、波高率が悪化するのを防止できる。また電源変動が発生して、整流回路ＤＢの出力電圧が増加すると、谷埋め電源回路部２の出力電圧が増加し、谷埋め電源回路部２の出力電圧を抵抗Ｒ５，Ｒ６，Ｒ９により分圧した電圧がスイッチング素子Ｑ７のスレッショルド電圧以上になる区間、すなわちパルス幅制御回路４による他制制御期間が長くなり、整流回路ＤＢの出力電圧が低下すると、パルス幅制御回路４による他制制御期間が短くなるので、電源電圧変動による出力の変動を抑制することができる。
【００５８】
また、本実施形態ではパルス幅制御回路４による制御動作時に抵抗Ｒ６，Ｒ９の接続点の電位に応じてスイッチング素子Ｑ２のオン幅が変化し、谷埋め電源回路部２の出力電圧が高いほどコンデンサＣ５の充電に要する時間が短くなって、スイッチング素子Ｑ２のオン幅が短くなるから、基本例１の電源装置に比べて波高率を改善する効果を高めることができる。
【００５９】
尚、本実施形態ではダイオードＤ３のカソードを共振負荷回路３及び駆動トランスＤＴ１の接続点に接続しているが、図９に示すようにダイオードＤ３のカソードをスイッチング素子Ｑ１，Ｑ２の接続点に接続しても良いし、図１０に示すようにダイオードＤ３のカソードをコンデンサＣ１及び共振負荷回路３の接続点に接続しても良く、図１０の回路では谷埋め電源回路部２の平滑コンデンサＣ０を充電する際の別のインピーダンス素子を共振負荷回路３の一部（トランスＬＴ１の一次巻線など）で構成することにより、部品点数を削減することができる。
【００６０】
（実施形態３）
本発明の実施形態３を図１１を参照して説明する。本実施形態では、実施形態２で説明した図１０の回路において、抵抗Ｒ６と抵抗Ｒ９との間に温度上昇に応じて抵抗値が上昇する正の温度係数を有する抵抗器ＰＴＣを接続し、抵抗器ＰＴＣと抵抗Ｒ９の直列回路と並列にコンデンサＣ７を接続してある。尚、抵抗器ＰＴＣ以外の回路構成及びその動作は実施形態１と同様であるので、同一の構成要素には同一の符号を付してその説明を省略する。
【００６１】
本回路では、コンデンサＣ５の充電電源として、谷埋め電源回路部２の出力を抵抗Ｒ５，Ｒ６，Ｒ９及び抵抗器ＰＴＣからなる分圧回路で分圧して生成している。ここで、交流電源電圧のピーク値付近（すなわち整流回路ＤＢの出力電圧の山部付近）など交流電源電圧の絶対値が所定電圧以上になる区間では、パルス幅制御回路４によってスイッチング素子Ｑ１，Ｑ２のスイッチング動作が他制制御されるのであるが、周囲温度が低下して抵抗器ＰＴＣの抵抗値が低下すると、抵抗器ＰＴＣ及び抵抗Ｒ９の合成抵抗値が低下して、抵抗Ｒ６及び抵抗器ＰＴＣの接続点の電位が低下するため、コンデンサＣ５の充電に要する時間が長くなり、スイッチング素子Ｑ２のオン幅が長くなる。したがって、低温時にはパルス幅制御回路４による他制制御の効果が低下し、ランプ電流の波高率が実施形態２に比べて増加するため、低温時における光出力のちらつきを改善することができる。一方、周囲温度が上がり抵抗器ＰＴＣの抵抗値が増加すると、抵抗器ＰＴＣ及び抵抗Ｒ９の合成抵抗値が増加して、抵抗Ｒ６及び抵抗器ＰＴＣの接続点の電位が上昇するため、コンデンサＣ５の充電に要する時間が短くなり、スイッチング素子Ｑ２のオン幅が短くなるので、実施形態２と同様にランプ電流の波高率を低減させることができる。また、交流電源電圧のゼロクロス付近（すなわち整流回路ＤＢの出力電圧の谷部付近）など交流電源電圧の絶対値が所定電圧未満となる区間の回路動作は実施形態２と同様であるので、その説明は省略する。
【００６２】
尚、本実施形態では実施形態２の電源装置において、抵抗Ｒ６と抵抗Ｒ９との間に温度上昇に応じて抵抗値が上昇する正の温度係数を有する抵抗器ＰＴＣを接続し、抵抗器ＰＴＣと抵抗Ｒ９の直列回路と並列にコンデンサＣ７を接続しているが、実施形態１の電源装置に本実施形態の構成を適用しても良く、上述と同様の効果を得ることができる。
【００６３】
【発明の効果】
上述のように、請求項１の発明は、交流電源を整流する整流回路と、並列にインピーダンス素子を接続した高周波ダイオードを介して、少なくとも一対のスイッチング素子の直列回路を上記整流回路の一対の出力端間に接続し、両スイッチング素子の接続点と上記整流回路の一方の出力端との間に直流カット用コンデンサ、共振負荷回路、駆動トランスの一次巻線の直列回路を接続し、上記各スイッチング素子の制御端に上記駆動トランスに各スイッチング素子に対応して各別に設けた２次巻線を夫々接続し、上記スイッチング素子のスイッチング動作を起動する起動回路を備えて構成されたインバータ回路部と、上記整流回路の出力により充電される平滑コンデンサを有するとともに該平滑コンデンサの充電経路に逆流防止用ダイオードと、上記一対のスイッチング素子の一方と、別のインピーダンス素子とを少なくとも挿入し、上記インバータ回路部に接続される谷埋め電源回路部と、交流電源電圧の絶対値が所定電圧以上ある区間において、交流電源電圧の絶対値が高いほど、上記スイッチング素子のオン幅を短くする他制御部とを備え、交流電源電圧の絶対値が所定電圧未満の区間では上記駆動トランスによる帰還作用によってインバータ回路部のスイッチング素子のスイッチングを自励動作させることを特徴とし、スイッチング素子のスイッチングを自励動作させた場合、インバータ回路部は交流電源電圧が上昇するほど出力を大きくするような方向に動作するが、交流電源電圧の絶対値が所定電圧以上ある区間では他制御部がスイッチング素子のスイッチング動作を制御しているので、インバータ回路部の出力が増加して、波高率が悪化するのを防止でき且つ電源変動時の出力変動を抑制できるという効果があり、且つ他制御部はスイッチング素子のオン幅を交流電源電圧の絶対値が高いほど短くするので、交流電源電圧の電圧変動による出力の変動をさらに抑制できるという効果がある。
【００６９】
請求項２の発明では、交流電源を整流する整流回路と、並列にインピーダンス素子を接続した高周波ダイオードを介して、少なくとも一対のスイッチング素子の直列回路を上記整流回路の一対の出力端間に接続し、両スイッチング素子の接続点と上記整流回路の一方の出力端との間に直流カット用コンデンサ、共振負荷回路、駆動トランスの一次巻線の直列回路を接続し、上記各スイッチング素子の制御端に上記駆動トランスに各スイッチング素子に対応して各別に設けた２次巻線を夫々接続し、上記スイッチング素子のスイッチング動作を起動する起動回路を備えて構成されたインバータ回路部と、上記整流回路の出力により充電される平滑コンデンサを有するとともに該平滑コンデンサの充電経路に逆流防止用ダイオードと、上記一対のスイッチング素子の一方と、別のインピーダンス素子とを少なくとも挿入し、上記インバータ回路部に接続される谷埋め電源回路部と、交流電源電圧の絶対値が所定電圧以上ある区間において、谷埋め電源回路部の出力電圧が高いほど、上記スイッチング素子のオン幅を短くする他制御部とを備え、交流電源電圧の絶対値が所定電圧未満の区間では上記駆動トランスによる帰還作用によってインバータ回路部のスイッチング素子のスイッチングを自励動作させることを特徴とし、スイッチング素子のスイッチングを自励動作させた場合、インバータ回路部は交流電源電圧が上昇するほど出力を大きくするような方向に動作するが、交流電源電圧の絶対値が所定電圧以上ある区間では他制御部がスイッチング素子のスイッチング動作を制御しているので、インバータ回路部の出力が増加して、波高率が悪化するのを防止でき且つ電源変動時の出力変動を抑制できるという効果があり、且つ他制御部はスイッチング素子のオン幅を谷埋め電源回路部の出力電圧が高いほど短くするので、谷埋め電源回路部の出力電圧変動すなわち交流電源電圧の電圧変動による出力の変動をさらに抑制できるという効果がある。
【００７０】
請求項３の発明は、請求項１又は２の発明において、上記別のインピーダンス素子がインダクタンス素子からなることを特徴とし、請求項１又は２の発明と同様の効果を奏する。
【００７１】
請求項４の発明は、請求項１又は２の発明において、上記別のインピーダンス素子を上記共振負荷回路の一部で構成して成ることを特徴とし、請求項１又は２の発明の効果に加えて、部品数を削減できるという効果がある。
【００７２】
請求項５の発明は、請求項１乃至４の何れかの発明において、上記他制御部によるスイッチング素子の制御時にスイッチング素子のオン幅に温度特性を持たせたことを特徴とし、他制御部はスイッチング素子のオン幅を周囲温度に応じて変化させているので、温度変化による出力の変動を防止できるという効果がある。
【図面の簡単な説明】
【図１】  基本例１の電源装置の回路図である。
【図２】  同上の共振負荷回路を示す一部省略せる回路図である。
【図３】  同上の別の電源装置の回路図である。
【図４】  同上のまた別の電源装置の回路図である。
【図５】  実施形態１の電源装置の回路図である。
【図６】  同上の別の電源装置の回路図である。
【図７】  同上のまた別の電源装置の回路図である。
【図８】  実施形態２の電源装置の回路図である。
【図９】  同上の別の電源装置の回路図である。
【図１０】  同上のまた別の電源装置の回路図である。
【図１１】  実施形態３の電源装置の回路図である。
【図１２】  従来の電源装置の回路図である。
【図１３】  同上の共振負荷回路を示す一部省略せる回路図である。
【図１４】  同上の別の電源装置の回路図である。
【符号の説明】
１  インバータ回路部
３  共振負荷回路
４  パルス幅制御回路
Ｃ１  コンデンサ
Ｄ１，Ｄ２  ダイオード
ＤＢ  整流回路
ＤＴ１  駆動トランス
Ｑ１，Ｑ２  スイッチング素子
【図１】
0003726644.tif 000002
【図２】
0003726644.tif 000003
【図３】
0003726644.tif 000004
【図４】
0003726644.tif 000005
【図５】
0003726644.tif 000006
【図６】
0003726644.tif 000007
【図７】
0003726644.tif 000008
【図８】
0003726644.tif 000009
【図９】
0003726644.tif 000010
【図１０】
0003726644.tif 000011
【図１１】
0003726644.tif 000012
【図１２】
0003726644.tif 000013
【図１３】
0003726644.tif 000014
【図１４】
0003726644.tif 000015