(57)【特許請求の範囲】
【請求項１】
半導体基板上に単位画素が二次元行列状に配置された撮像領域を有し、
上記各単位画素はそれぞれ、
上記半導体基板の表面から基板の深さ方向に所定距離離れた位置に形成され、入力光を光電変換して得られた信号電荷を蓄積する第１導電型の第１半導体領域からなる信号蓄積部を有する光電変換領域と、
上記光電変換領域に隣接して上記半導体基板上に形成され、上記信号蓄積部に蓄積された信号電荷を読み出す制御を行なうゲート電極と、
上記ゲート電極下部のチャネル領域に形成され、上記ゲート電極の閾値を制御するための第１導電型の第２半導体領域とを具備し、
上記信号蓄積部は上記ゲート電極の端部から水平方向に所定距離離れた位置に形成されることを特徴とする固体撮像装置。
【請求項２】
前記光電変換領域における前記基板表面に設けられ、前記第１導電型とは導電型が異なる第２導電型で、かつ不純物濃度が前記ゲート電極下部のチャネル領域の不純物濃度よりも高い第３半導体領域をさらに具備したことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第２半導体領域が、前記ゲート電極下部のチャネル領域の全域に渡って形成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記第２半導体領域が、前記ゲート電極下部のチャネル領域のうち前記光電変換領域側の一部領域を除く領域に形成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
半導体基板上に単位画素が二次元行列状に配置された撮像領域を有し、
上記各単位画素はそれぞれ、
上記半導体基板の表面から基板の深さ方向に所定距離離れた位置に形成され、入力光を光電変換して得られた信号電荷を蓄積する第１導電型の第１半導体領域からなる信号蓄積部を有する光電変換領域と、
上記光電変換領域に隣接して上記半導体基板上に形成され、上記信号蓄積部に蓄積された信号電荷を読み出す制御を行なうゲート電極と、
上記ゲート電極に隣接して形成され、上記ゲート電極によって読み出し制御され、上記ゲート電極下部のチャネル領域を転送される上記信号電荷を検出する信号検出部と、
上記ゲート電極下部のチャネル領域に形成され、上記ゲート電極がオン状態になるように上記ゲート電極に読み出し電位が供給される際は上記ゲート電極下部のチャネル領域の電位を上記信号検出部の電位と同電位に設定し、上記ゲート電極がオフ状態の際には上記ゲート電極下部のチャネル領域の電位を上記信号検出部の電位よりも低く設定する第１導電型の第２半導体領域
とを具備したことを特徴とする固体撮像装置。
【請求項６】
前記光電変換領域における前記基板表面に形成され、前記第１導電型とは導電型が異なる第２導電型で、かつ不純物濃度が前記ゲート電極下部のチャネル領域の不純物濃度よりも高い第３半導体領域をさらに具備したことを特徴とする請求項５記載の固体撮像装置。
【請求項７】
前記第２半導体領域が、前記ゲート電極下部のチャネル領域の全域に渡って形成されていることを特徴とする請求項５記載の固体撮像装置。
【請求項８】
前記第２半導体領域が、前記ゲート電極下部のチャネル領域のうち前記光電変換領域側の一部領域を除く領域に形成されていることを特徴とする請求項５記載の固体撮像装置。
【請求項９】
前記信号検出部が、前記基板表面に形成された第１導電型の第４半導体領域からなることを特徴とする請求項５記載の固体撮像装置。
【請求項１０】
前記信号蓄積部が、前記ゲート電極の端部から水平方向に所定距離離れた位置に形成されていることを特徴とする請求項５記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は固体撮像装置に係り、特にＣＭＯＳ技術によって製造されるＣＭＯＳセンサなどの固体撮像装置に関する。
【０００２】
【従来の技術】
図９は、ＣＭＯＳセンサと一般に称される固体撮像素子の撮像領域に二次元行列状に配置された複数の単位画素（セル）のうち、１個の単位画素の従来の断面構造を示している。
【０００３】
ｐ型シリコン基板３１上にはｐ型のウエル領域（P−well）３２が形成されている。このウエル領域３２の表面部には、ｐ＋型拡散層３３とｎ型拡散層３４からなる光電変換領域３５が形成されている。上記ｎ型拡散層３４は、入力光を光電変換して得られる信号電荷を蓄積するための信号蓄積部を構成しており、上記ｐ＋型拡散層３３は暗電流を防止する目的で形成されている。
【０００４】
上記光電変換領域３５に隣接して、信号蓄積部を構成する上記ｎ型拡散層３４に蓄積された信号電荷の読み出し制御を行なうゲート電極３６が形成されている。また、上記ゲート電極３６に隣接して、ゲート電極３６の下部のチャネル領域を介して転送される信号電荷を検出する信号検出部としてのｎ型拡散層３７が形成されている。さらに上記ｎ型拡散層３７に隣接して、このｎ型拡散層３７で検出された信号電荷を転送制御する転送用のゲート電極３８が形成されている。
【０００５】
また、上記転送用のゲート電極３８に隣接して、それぞれｎ型拡散層からなるドレイン３９及びソース４０とゲート電極４１を有する増幅用のＭＯＳ電界効果トランジスタ（以下、ＭＯＳ電界効果トランジスタをＭＯＳトランジスタと称する）４２が形成されている。この増幅用のＭＯＳトランジスタ４２のゲート電極４１は配線４３によって上記ｎ型拡散層３７と接続されており、さらにＭＯＳトランジスタ４２のソース４０には信号読み出し線４４が接続されている。
【０００６】
次に、上記のような断面構造を有する単位画素の動作について説明する。
【０００７】
信号蓄積期間中に、光電変換領域３５に入射された入力光によって信号電荷が発生し、これが信号蓄積部（ｎ型拡散層３４）に蓄積される。信号蓄積期間が終了した後の信号読み出し期間に、読み出し用のゲート電極３６がオン状態にされ、このゲート電極３６下のチャネル領域を通じて、信号電荷が信号蓄積部から信号検出部（ｎ型拡散層３７）に排出される。信号検出部では信号電荷が信号電圧に変換され、この変換された電圧が配線４３を通して増幅用のＭＯＳトランジスタ４２のゲート電極４１に供給される。信号電圧は、このＭＯＳトランジスタ４２によって増幅され、ソース４０に接続された読み出し線４４から読み出される。
【０００８】
図１０（ａ）は、図９に示す単位画素の信号蓄積部（ｎ型拡散層３４）及び信号検出部（ｎ型拡散層３７）付近の構成を抽出して示す断面図であり、図１０（ｂ）は同図（ａ）において、信号読み出し期間に、信号蓄積部（ｎ型拡散層３４）から信号検出部（ｎ型拡散層３７）に信号電荷が排出されて、信号電荷が読み出される様子を示している。
【０００９】
読み出し用のゲート電極３６がオフ状態のときは、このゲート電極３６の下部のチャネル領域における電位が低い状態となり、信号蓄積部（ｎ型拡散層３４）に蓄積されている信号電荷はそのまま蓄積され続ける。読み出し用のゲート電極３６に、このゲート電極３６がオン状態となるような読み出し電位が供給されると、このゲート電極３６の下部のチャネル領域における電位が高くなり、信号蓄積部（ｎ型拡散層３４）に蓄積されていた信号電荷がチャネル領域を介して信号検出部（ｎ型拡散層３７）に排出され、信号電荷が読み出される。
【００１０】
しかしながら、従来の画素では以下に述べるような問題を有していた。
【００１１】
すなわち、信号電荷を信号検出部に排出して読み出しを行なう際に、ゲート電極３６の下部のチャネル領域の電位が高くなることにより、それに伴いゲート電極３６に隣接した信号蓄積部際における電位が変調されることで、信号蓄積部から信号電荷が読み出される。
【００１２】
ところが、暗電流防止のためのｐ＋型拡散層３３が形成されているために、信号蓄積部における読み出し用のゲート電極３６際の電位が、ゲート電極３６のゲート電位によって変調されにくくなり、そのため、図１０（ｂ）に示すように、信号電荷を排出する際の妨げとなる電位障壁が、読み出し用のゲート電極３６際に生じる。それ故、一部の信号電荷が残留電荷として信号蓄積部に残り、信号読み出しが完全に行われなくなってしまう。
【００１３】
このように信号蓄積部からの信号読み出しが完全に行われないと、素子のダイナミックレンジが低下するという問題や、暗部の熱雑音が増加する、残像が発生する等の問題が再生画面上に生じ、そのため再生画像の品質が著しく劣化してしまう。
【００１４】
しかも、このような問題は、画素サイズの縮小と共に一層顕著となる。
【００１５】
再生画像の品質向上、あるいは素子サイズ縮小化という要請から、単位画素の大きさは年々縮小化されていく傾向にある。単位画素の大きさが縮小化されていくと、ＭＯＳトランジスタのサイズもそれに伴って縮小していくが、通常、そのような素子サイズの縮小は、スケーリングダウン則に従い、印加電圧の低下、さらにウエル領域における不純物濃度の上昇を伴う。
【００１６】
しかしながら、このようにスケーリングダウンを行なうと、ゲート電極により電位変調され得る領域は、ゲート電極近傍のみに限られるように狭くなっていく。そのため、表面のｐ＋型拡散層３３よりも深い位置に形成されている信号蓄積部（ｎ型拡散層３４）のゲート電極３６際の電位変調が起こりにくくなる。従って、微細化された画素では上述した電位障壁が一層生じやすくなり、ＣＭＯＳセンサに特有の上述した問題が一層顕著になってしまう。
【００１７】
また、従来では次のような問題もあった。
【００１８】
すなわち、上述したように、表面のｐ＋型拡散層３３は、信号蓄積部（ｎ型拡散層３４）のゲート電極１６際の電位変調が生じ易くなるように、できるだけ浅い位置に形成することが好ましい。しかし、ｐ＋型拡散層３３が浅くなると、基板表面で発生する暗電流が増える傾向にあり、そのため再生画面上で雑音が発生する。
【００１９】
【発明が解決しようとする課題】
上記のように、従来の固体撮像装置では、単位画素の微細化に従って、信号電荷読み出し用のゲート電極に印加される読み出し電位が低下し、さらにその下部のチャネル領域が形成されるウエル領域の不純物濃度が高くなった場合に、信号蓄積部からの信号電荷の読み出しが十分に行なえなくなり、また暗時の熱雑音、暗電流雑音、残像等が生じるという問題が発生する。
【００２０】
この発明は上記のような事情を考慮してなされたものであり、その目的は、単位画素の微細化に従って読み出し用のゲート電極に供給される読み出し電位が低下し、さらにその下部のチャネル領域が形成されるウエル領域の不純物濃度が高くなった場合でも、信号蓄積部からの信号電荷の読み出しが容易に行なえ、かつ暗時の熱雑音、暗電流雑音、残像等が生じることがない固体撮像装置を提供することである。
【００２１】
【課題を解決するための手段】
第１の発明の固体撮像装置は、半導体基板上に単位画素が二次元行列状に配置された撮像領域を有し、上記各単位画素はそれぞれ、上記半導体基板の表面から基板の深さ方向に所定距離離れた位置に形成され、入力光を光電変換して得られた信号電荷を蓄積する第１導電型の第１半導体領域からなる信号蓄積部を有する光電変換領域と、上記光電変換領域に隣接して上記半導体基板上に形成され、上記信号蓄積部に蓄積された信号電荷を読み出す制御を行なうゲート電極と、上記ゲート電極下部のチャネル領域に形成され、上記ゲート電極の閾値を制御するための第１導電型の第２半導体領域とを具備し、上記信号蓄積部は上記ゲート電極の端部から水平方向に所定距離離れた位置に形成されることを特徴とする。
【００２２】
また、上記第１の発明の固体撮像装置において、上記光電変換領域における上記基板表面に、上記第１導電型とは導電型が異なる第２導電型で、かつ不純物濃度が上記ゲート電極下部のチャネル領域の不純物濃度よりも高い第３半導体領域を形成してもよい。
【００２３】
さらに、上記第１の発明の固体撮像装置において、上記第２半導体領域は、上記ゲート電極下部のチャネル領域の全域に渡って形成してもよく、あるいは上記ゲート電極下部のチャネル領域のうち上記光電変換領域側の一部領域を除く領域に形成してもよい。
【００２４】
上記第１の発明の固体撮像装置にあっては、上記ゲート電極下部のチャネル領域に、上記ゲート電極の閾値を制御するための第１導電型の第２半導体領域が形成されているので、よりゲート電極に低い電位を供給しても高いチャネル電位を得ることができ、ゲート電極下に形成される空乏層が十分に伸びる。このため、信号蓄積部をゲート電極から離して形成することができ、信号蓄積部をイオン注入によって形成する場合のイオン注入エネルギーに何ら制約がなくなる。すなわち、高いエネルギーによるイオン注入を行っても、信号蓄積部は、隣接するゲート電極の端部から水平方向に所定距離離れた位置に設けられているため、ゲート電極を突き抜けてチャネル領域にイオンが注入される恐れがない。従って、信号蓄積部を従来に比べて深い位置に形成することができ、そのため光電変換領域における基板表面に設けられる第３半導体領域を深さ方向に厚く形成することができ、光電変換領域で発生する暗電流を抑制することができる。
【００２５】
第２の発明の固体撮像装置は、半導体基板上に単位画素が二次元行列状に配置された撮像領域を有し、上記各単位画素はそれぞれ、上記半導体基板の表面から基板の深さ方向に所定距離離れた位置に形成され、入力光を光電変換して得られた信号電荷を蓄積する第１導電型の第１半導体領域からなる信号蓄積部を有する光電変換領域と、上記光電変換領域に隣接して上記半導体基板上に形成され、上記信号蓄積部に蓄積された信号電荷を読み出す制御を行なうゲート電極と、上記ゲート電極に隣接して形成され、上記ゲート電極によって読み出し制御され、上記ゲート電極下部のチャネル領域を転送される上記信号電荷を検出する信号検出部と、上記ゲート電極下部のチャネル領域に形成され、上記ゲート電極がオン状態になるように上記ゲート電極に読み出し電位が供給される際は上記ゲート電極下部のチャネル領域の電位を上記信号検出部の電位と同電位に設定し、上記ゲート電極がオフ状態の際には上記ゲート電極下部のチャネル領域の電位を上記信号検出部の電位よりも低く設定する第１導電型の第２半導体領域とを具備したことを特徴とする。
【００２６】
また、上記第２の発明の固体撮像装置において、上記光電変換領域における上記基板表面に、上記第１導電型とは導電型が異なる第２導電型で、かつ不純物濃度が上記ゲート電極下部のチャネル領域の不純物濃度よりも高い第３半導体領域を形成してもよい。
【００２７】
さらに、上記第２の発明の固体撮像装置において、第２半導体領域は、上記ゲート電極下部のチャネル領域の全域に渡って形成してもよく、あるいは上記ゲート電極下部のチャネル領域のうち上記光電変換領域側の一部領域を除く領域に形成してもよい。
【００２８】
さらに、上記第２の発明の固体撮像装置において、上記信号検出部は、上記基板表面に設けられた第１導電型の第４半導体領域によって構成してもよい。
【００２９】
さらに、上記第２の発明の固体撮像装置において、上記信号蓄積部は、上記ゲート電極の端部から水平方向に所定距離離れた位置に形成してもよい。
【００３０】
上記第２の発明の固体撮像装置にあっては、上記ゲート電極下部のチャネル領域の電位は、上記ゲート電極がオフ状態の際には上記信号検出部の電位よりも低く設定されるので、信号電荷が信号蓄積部から信号検出部に流出することがなく、かつ上記ゲート電極がオン状態になるように上記ゲート電極に読み出し電位が供給される際には上記信号検出部の電位と同電位に設定されるので、従来に比べてより低い電圧で上記ゲート電極をオン状態にさせることができる。
【００３１】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を詳細に説明する。
【００３２】
図１は、この発明をＣＭＯＳセンサに実施した場合の全体の構成を示すブロック図である。ＣＭＯＳセンサ１１は半導体基板（図示せず）上に形成されており、この基板上には複数の単位画素１２を二次元行列状に配置してなる撮像領域１３と、この撮像領域１３の各単位画素１２から信号を読み出す走査領域１４とが集積されている。
【００３３】
上記各単位画素１２は、前記図１０に示す従来のものと同様に、光電変換領域、読み出し用のゲート電極、信号検出部、転送用のゲート電極及び増幅用のＭＯＳトランジスタによって構成されている。
【００３４】
図２は、第１の実施の形態によるＣＭＯＳセンサの単位画素における光電変換領域、この光電変換領域に隣接して形成される読み出し用のゲート電極及びこのゲート電極に隣接して形成される信号検出部を抽出して示す断面図である。
【００３５】
図２において、ｐ型シリコン基板２１上にはｐ型のウエル領域（P−well）２２が形成されている。このウエル領域２２の表面部には、ｐ＋型拡散層２３とｎ型拡散層２４からなる光電変換領域２５が形成されている。上記ｎ型拡散層２４は、入力光を光電変換して得られる信号電荷を蓄積するための信号蓄積部を構成しており、上記ｐ＋型拡散層２３は暗電流を防止する目的で形成されている。
【００３６】
上記光電変換領域２５に隣接して、ウエル領域２２の表面上には、信号蓄積部（ｎ型拡散層２４）に蓄積された信号電荷の読み出し制御を行なう読み出し用のゲート電極２６が形成されている。そして、このゲート電極２６下部のウエル領域２２の表面部に位置するチャネル領域には、全域に渡ってこのゲート電極２６の閾値を制御するためのｎ型拡散層２７が形成されている。
【００３７】
また、上記ゲート電極２６に隣接して、上記ウエル領域２２の表面部には、上記ゲート電極２６下部のチャネル領域を転送される信号電荷を検出する信号検出部としてのｎ型拡散層２８が形成されている。このｎ型拡散層２８は、上記ゲート電極２６を有する読み出し用のＭＯＳトランジスタのドレインを構成しており、信号蓄積部（ｎ型拡散層２４）はソースを構成している。
【００３８】
また、上記光電変換領域２５において、信号蓄積部を構成するｎ型拡散層２４は、上記ゲート電極２６の端部から水平方向に図中の距離Ｙだけ離れた位置に形成されている。
【００３９】
ここで、例えば、上記ｐ＋型拡散層２３における不純物濃度の最大値が１×１０18（ｃｍ-2）〜１×１０19（ｃｍ-2）の場合には、ｎ型拡散層２４における不純物濃度の最大値はおよそ１×１０16（ｃｍ-2）〜１×１０17（ｃｍ-2）程度であり、その際のｐ＋型拡散層２３とｎ型拡散層２４の接合面の基板表面からの深さはおよそ１００〜３００（ｎｍ）である。また、上記ｎ型拡散層２７における不純物濃度はおよそ１×１０16（ｃｍ-2）〜１×１０17（ｃｍ-2）程度であり、接合深さはおよそ１００〜２００（ｎｍ）である。このような条件の時に、上記距離Ｙは５０〜２００（ｎｍ）程度にされる。また、当然のことながら、ｐ＋型拡散層２３における不純物濃度は、ｐ型のウエル領域（P−well）２２のそれよりも高い。
【００４０】
図３（ａ）は図２に示す単位画素における読み出し用のゲート電極２６付近を抽出し、拡大して示す断面図であり、図３（ｂ）は図３（ａ）中のＡ−Ａ´線に沿った電位分布状態を示す図である。
【００４１】
ゲート電極２６に読み出し電位が供給されていて、ゲート電極２６がオン状態になっている場合には、ゲート電極２６下部のチャネル領域のチャネル電位が信号検出部（ｎ型拡散層２８）の電位よりも高くなるので、信号検出部から十分な数の電子が流入し、その結果、チャネル電位は信号検出部と同電位になる。
【００４２】
一方、読み出し電位が供給されているとき、ゲート電極２６下には空乏層が形成されており、この空乏層は信号蓄積部（ｎ型拡散層２４）のうちゲート電極２６に近い部分にまで到達している。これにより、信号蓄積部（ｎ型拡散層２４）に蓄積されている信号電荷（この場合には正孔）が、電位が高いチャネル領域に向かって流れ出し、信号の読み出しが行われる。
【００４３】
ここで、信号蓄積部（ｎ型拡散層２４）がゲート電極２６から離れて形成されていても、ゲート電極２６に空乏層が信号蓄積部（ｎ型拡散層２４）の近い部分にまで到達するのは、閾値制御のためにチャネル領域にｎ型拡散層２７が形成されているからである。すなわち、ゲート電極２６に従来と同じ値の読み出し電位を供給した場合に、従来に比べてより高いチャネル電位を得ることができるからである。
【００４４】
一方、オフ状態となるような電位がゲート電極２６に供給されている状態では、ゲート電極２６下部のチャネル領域のチャネル電位は信号蓄積部（ｎ型拡散層２４）の電位よりも低くなる。このため、ゲート電極２６がオフ状態の場合には、信号蓄積部（ｎ型拡散層２４）に蓄積されている信号電荷が、信号蓄積部の外に漏れ出すことがない。
【００４５】
このように上記実施の形態のＣＭＯＳセンサでは、読み出し用のゲート電極２６下部のチャネル領域にｎ型拡散層２７を形成したので、ゲート電極２６に従来と同じ値の読み出し電位を供給した際に、従来に比べてより高いチャネル電位を得ることができる。この結果、信号電荷を排出する際の妨げとなる電位障壁が信号蓄積部（ｎ型拡散層２４）の読み出し用のゲート電極２６際に生じることを防止することができる。それ故、信号読み出し期間に、一部の信号電荷が残留電荷として信号蓄積部に残ることがなくなり、信号読み出しを完全に行なうことができるようになる。
【００４６】
また、上記実施の形態では、チャネル領域にｎ型拡散層２７を形成しており、信号蓄積部（ｎ型拡散層２４）をゲート電極２６から離して形成しても、読み出し電位がゲート電極２６に供給されているときに、ゲート電極２６下に形成される空乏層が信号蓄積部（ｎ型拡散層２４）のうちゲート電極２６に近い部分にまで到達するようになる。
【００４７】
このように、信号蓄積部（ｎ型拡散層２４）をゲート電極２６から離して形成すると、信号蓄積部（ｎ型拡散層２４）をイオン注入によって形成する場合のイオン注入エネルギーに何ら制約がなくなる。すなわち、高いエネルギーによるイオン注入を行っても、信号蓄積部（ｎ型拡散層２４）は、隣接するＭＯＳトランジスタのゲート電極２６の端部から水平方向に所定の距離Ｙだけ離れた位置に形成されるため、ゲート電極２６を突き抜けてチャネル領域にイオンが注入される恐れがない。従って、信号蓄積部を従来に比べて深い位置に形成することができ、そのため光電変換領域における基板表面に設けられるｐ＋型拡散層２３を深さ方向に厚く形成することができ、光電変換領域２５で発生する暗電流を抑制することができる。
【００４８】
さらに、単位画素の微細化に従って読み出し用のゲート電極に供給される読み出し電位が低下し、その下部のチャネル領域が形成されるウエル領域の不純物濃度が高くなった場合でも、信号蓄積部からの信号電荷の読み出しが容易に行なえ、かつ暗時の熱雑音、暗電流雑音、残像等が生じることがない。
【００４９】
図４は、第２の実施の形態によるＣＭＯＳセンサの単位画素における一部の構成を抽出して示す断面図である。なお、図４の断面構造は、前記図２に示す第１の実施の形態のそれと対応しているので、図２中のものと対応するする箇所には同じ符号を付してその説明は省略し、図２と異なる箇所のみについて説明する。
【００５０】
図２では、ゲート電極２６の閾値を制御するためのｎ型拡散層２７が、ゲート電極２６下部のウエル領域２２の表面部に位置するチャネル領域の全域に渡って形成していたが、図４ではチャネル領域のうち光電変換領域２５側の一部領域を除く領域に形成するように変更したものである。なお、図５は図４中のＢ−Ｂ´線に沿った電位分布状態を示す図である。
【００５１】
この実施の形態において、図５に示すように、読み出し用のゲート電極２６がオン状態の際のチャネル電位が、信号蓄積部（ｎ型拡散層２４）の電位よりも高り、十分な信号読み出しが行なえることは第１の実施の形態の場合と同様である。この実施の形態では、ゲート電極２６がオフ状態の際には、チャネル領域におけるｎ型拡散層２７が形成されていない領域のチャネル電位が、信号蓄積部（ｎ型拡散層２４）の電位よりも十分に低くなるので、信号蓄積期間に、信号蓄積部（ｎ型拡散層２４）に蓄積できる信号電荷量を増やすことができるという効果がさらに得られる。
【００５２】
また、この実施の形態では、ゲート電極２６下部のチャネル領域の電位は、ゲート電極２６がオン状態になるようにゲート電極２６に読み出し電位が供給される際には信号検出部（ｎ型拡散層２８）の電位と同電位に設定され、ゲート電極２６がオフ状態の際には信号検出部（ｎ型拡散層２８）の電位よりも低く設定される。
【００５３】
図６は、第３の実施の形態によるＣＭＯＳセンサの単位画素における一部の構成を抽出して示す断面図である。なお、図６の断面構造は、前記図２に示す第１の実施の形態のそれと対応しているので、図２中のものと対応するする箇所には同じ符号を付してその説明は省略し、図２と異なる箇所のみについて説明する。
【００５４】
図２では、光電変換領域２５の信号蓄積部（ｎ型拡散層２４）上部に、暗電流を防止する目的でｐ＋型拡散層２３を形成していたが、図６ではこのｐ＋型拡散層２３の形成を省略するように変更したものである。すなわち、ｐ型ウエル領域２２の不純物濃度が十分に高ければ、このｐ＋型拡散層２３の形成を省略することができる。
【００５５】
この実施の形態でも、ゲート電極２６下部のチャネル領域の電位は、ゲート電極２６がオン状態になるようにゲート電極２６に読み出し電位が供給される際には信号検出部（ｎ型拡散層２８）の電位と同電位に設定され、ゲート電極２６がオフ状態の際には信号検出部（ｎ型拡散層２８）の電位よりも低く設定される。
【００５６】
図７は、第４の実施の形態によるＣＭＯＳセンサの単位画素における一部の構成を抽出して示す断面図である。なお、図７の断面構造は、上記図６に示す第３の実施の形態のそれと対応しているので、図６中のものと対応するする箇所には同じ符号を付してその説明は省略し、図６と異なる箇所のみについて説明する。
【００５７】
図６では、ゲート電極２６下部のウエル領域２２の表面部に位置するチャネル領域に、このゲート電極２６の閾値を制御するためのｎ型拡散層２７を形成していたが、図７ではこのｎ型拡散層２７の形成を省略するように変更したものである。
【００５８】
このような構成であっても、ｐ型シリコン基板２１、ｐ型のウエル領域２２の不純物濃度、信号蓄積部（ｎ型拡散層２４）の不純物濃度及び信号検出部（ｎ型拡散層２８）の不純物濃度の関係によっては、ゲート電極２６がオフ状態の時にはチャネル電位が信号蓄積部（ｎ型拡散層２４）の電位よりも低くなり、かつゲート電極２６がオン状態の時にはチャネル電位が信号蓄積部（ｎ型拡散層２４）の電位よりも高くなるようにできる。
【００５９】
また、この実施の形態でも、ゲート電極２６下部のチャネル領域の電位は、ゲート電極２６がオン状態になるようにゲート電極２６に読み出し電位が供給される際には信号検出部（ｎ型拡散層２８）の電位と同電位に設定され、ゲート電極２６がオフ状態の際には信号検出部（ｎ型拡散層２８）の電位よりも低く設定される。
【００６０】
なお、上記各実施の形態では、ｐ型シリコン基板２１上にｐ型ウエル領域２２が形成される場合について説明したが、ｐ型シリコン基板を用いる場合にはｐ型ウエル領域２２の形成は省略し、ｐ型シリコン基板上に光電変換領域、信号検出部などを形成してもよい。さらに、上記各実施の形態では、シリコン基板２１がｐ型でその上に形成されるウエル領域２２もｐ型であり、信号蓄積部（ソース）及びドレインをそれぞれｎ型拡散層で構成する場合について説明したが、これはシリコン基板としてｎ型のものを使用し、その上にｎ型ウエル領域を形成し、このｎ型ウエル領域の表面部にｐ型拡散層からなる信号蓄積部（ソース）及びドレインを形成するようにしてもよい。この場合、信号蓄積部上に、暗電流を防止する目的で形成されるｐ＋型拡散層２３の代わりにｎ型拡散層が形成される。
【００６１】
次に、この発明に係るＣＭＯＳセンサの製造方法について、前記図２に示した第１の実施の形態によるＣＭＯＳセンサの製造方法を例にして説明する。
【００６２】
まず、図８（ａ）に示すようにｐ型シリコン基板２１が用意される。
【００６３】
次に、図８（ｂ）に示すように、イオン注入、熱拡散などの方法によって、基板２１の一表面側にｐ型のウエル領域（P−well）２２が形成される。
【００６４】
続いて、図８（ｃ）に示すように、イオン注入などの方法によって、ｐ型のウエル領域２２の表面近傍にｎ型拡散層２７が形成される。このｎ型拡散層２７は、チャネル領域における閾値を制御する目的で形成される。
【００６５】
次に、図８（ｄ）に示すように、基板表面上にゲート絶縁膜が熱酸化などの方法により形成された後、さらに多結晶シリコンなどの電極膜が堆積され、続いてフォトリソグラフィーなどの方法によって上記電極膜及びゲート絶縁膜が選択的にエッチングされて読み出し用のゲート電極２６が形成される。
【００６６】
次に、上記光電変換領域（図２中の２５）側がマスクされた状態で、上記ゲート電極２６に対して自己整合的にｎ型の不純物がイオン注入されることによって、図８（ｅ）に示すようにｎ型拡散層２８が形成される。このｎ型拡散層２８は、ゲート電極２６を有する読み出し用のＭＯＳトランジスタのドレインに相当し、かつ信号検出部となるものである。なお、上記ｎ型拡散層２８の不純物濃度は、先のｎ型拡散層２７よりも高くなるように形成される。
【００６７】
次に、ｎ型拡散層２８側がマスクされた状態で、上記ゲート電極２６に対して自己整合的にｐ型の不純物がイオン注入されることによって、図８（ｆ）に示すように、ｐ型のウエル領域２２の表面近傍にｐ型拡散層２３が形成される。このｐ型拡散層２３は、後に形成される信号蓄積部となるｎ型拡散層２４の基板界面で発生する暗電流の発生を抑制する目的で形成される。また、上記ｐ型拡散層２３の不純物濃度は、先のｎ型拡散層２７よりも高くなるように形成される。
【００６８】
続いて、光電変換領域（図２中の２５）側において、上記ゲート電極２６の端部から水平方向に距離Ｙ（前述したように例えば５０〜２００（ｎｍ）程度）だけ離れた位置以遠にｎ型の不純物がイオン注入されることにより、図８（ｇ）に示すように信号蓄積部となるｎ型拡散層２４が形成される。
【００６９】
このような工程によって、図２に示すようなＣＭＯＳセンサが製造される。
【００７０】
なお、図４及び図６に示すＣＭＯＳセンサの場合には、ｎ型拡散層２７は、フォトリソグラフィーなどの方法によって、基板の界面器な棒に選択的に形成される。
【００７１】
なお、この発明は、上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【００７２】
【発明の効果】
以上説明したように、この発明によれば、単位画素の微細化に従って読み出し用のゲート電極に供給される読み出し電位が低下し、さらにその下部のチャネル領域が形成されるウエル領域の不純物濃度が高くなった場合でも、信号蓄積部からの信号電荷の読み出しが容易に行なえ、かつ暗時の熱雑音、暗電流雑音、残像等が生じることがない固体撮像装置を提供することができる。
【図面の簡単な説明】
【図１】この発明をＣＭＯＳセンサに実施した場合の全体の構成を示すブロック図。
【図２】第１の実施の形態によるＣＭＯＳセンサの単位画素における光電変換領域、読み出し用のゲート電極及び信号検出部を抽出して示す断面図。
【図３】図２に示す単位画素における読み出し用のゲート電極２６付近を抽出し、拡大して示す断面図及び電位分布状態を示す図。
【図４】第２の実施の形態によるＣＭＯＳセンサの単位画素における一部の構成を抽出して示す断面図。
【図５】図４中の単位画素の電位分布状態を示す図。
【図６】第３の実施の形態によるＣＭＯＳセンサの単位画素における一部の構成を抽出して示す断面図。
【図７】第４の実施の形態によるＣＭＯＳセンサの単位画素における一部の構成を抽出して示す断面図。
【図８】図２に示した第１の実施の形態によるＣＭＯＳセンサの製造方法を工程順に示す断面図。
【図９】ＣＭＯＳセンサの単位画素の従来の構造を示す断面図。
【図１０】図９に示す従来の単位画素における信号蓄積部及び信号検出部付近の構成を抽出して示す断面図及び信号電荷が読み出される様子を示す図。
【符号の説明】
１１…ＣＭＯＳセンサ、
１２…単位画素、
１３…撮像領域、
１４…走査領域、
２１…ｐ型シリコン基板、
２２…ｐ型のウエル領域（P−well）、
２３…ｐ＋型拡散層、
２４…ｎ型拡散層（信号蓄積部）、
２５…光電変換領域、
２６…読み出し用のゲート電極、
２７…ｎ型拡散層、
２８…ｎ型拡散層（信号蓄積部）。
【図１】
0003655542.tif 000002
【図２】
0003655542.tif 000003
【図３】
0003655542.tif 000004
【図４】
0003655542.tif 000005
【図５】
0003655542.tif 000006
【図６】
0003655542.tif 000007
【図７】
0003655542.tif 000008
【図８】
0003655542.tif 000009
【図９】
0003655542.tif 000010
【図１０】
0003655542.tif 000011