(57)【特許請求の範囲】
【請求項１】
半導体接合を有する半導体素子のクラックを検査する方法に於いて、該半導体接合に経時的に変化する電圧波形を印加した時に該半導体接合に対して逆方向に過渡的に流れる電流波形を観測する事により該半導体素子のクラックの有無を判断する事を特徴とする半導体素子のクラック検査方法。
【請求項２】
前記半導体接合が、ＰＮ接合、ＰＩＮ接合、ショットキー接合、ヘテロ接合のいずれかである事を特徴とする請求項１に記載の半導体素子のクラック検査方法。
【請求項３】
前記半導体素子が、ダイオード、トランジスタ、サイリスタ、光起電力素子、発光素子のいずれかである事を特徴とする請求項１乃至２に記載の半導体素子のクラック検査方法。
【請求項４】
前記半導体接合が、単結晶半導体または多結晶半導体から構成される事を特徴とする請求項１乃至３に記載の半導体素子のクラック検査方法。
【請求項５】
前記半導体素子が、封止されていないベアーチップ素子である事を特徴とする請求項１乃至４に記載の半導体素子のクラック検査方法。
【請求項６】
前記電圧波形が、正弦波、矩形波、三角波のいずれかである事を特徴とする請求項１乃至５に記載の半導体素子のクラック検査方法。
【請求項７】
前記電圧波形が周期的な波形であり、前記半導体接合を構成する半導体の少数キャリア寿命をτｍとするとき、前記電圧波形の周波数が０．１／τｍヘルツ以上且つ１００／τｍヘルツ以下である事を特徴とする請求項１乃至６に記載の半導体素子のクラック検査方法。
【請求項８】
予めクラックが無い事が分かっている基準半導体素子から得られる前記電流波形と前記半導体素子の電流波形を比較する事によりクラックの有無を判断する事を特徴とする請求項１乃至７に記載の半導体素子のクラック検査方法。
【請求項９】
前記半導体接合に対して逆方向に過渡的に流れる電流波形の波高値または幅を観測する事を特徴とする請求項１乃至８に記載の半導体素子のクラック検査方法。
【請求項１０】
半導体接合を有する半導体素子のクラックを検査する装置に於いて、該半導体接合に経時的に変化する電圧波形を印加した時に該半導体接合に対して逆方向に過渡的に流れる電流波形を観測する事により該半導体素子のクラックの有無を判断することを特徴とする半導体素子のクラック検査装置。
【請求項１１】
前記半導体接合が、ＰＮ接合、ＰＩＮ接合、ショットキー接合、ヘテロ接合のいずれかである事を特徴とする請求項１０に記載の半導体素子のクラック検査装置。
【請求項１２】
前記半導体素子が、ダイオード、トランジスタ、サイリスタ、光起電力素子、発光素子のいずれかである事を特徴とする請求項１０乃至１１に記載の半導体素子のクラック検査装置。
【請求項１３】
前記半導体接合が、単結晶半導体または多結晶半導体から構成される事を特徴とする請求項１０乃至１２に記載の半導体素子のクラック検査装置。
【請求項１４】
前記半導体素子が、封止されていないベアーチップ素子である事を特徴とする請求項１０乃至１３に記載の半導体素子のクラック検査装置。
【請求項１５】
前記電圧波形が、正弦波、矩形波、三角波のいずれかである事を特徴とする請求項１０乃至１４に記載の半導体素子のクラック検査装置。
【請求項１６】
前記電圧波形が周期的な波形であり、前記半導体接合を構成する半導体の少数キャリア寿命をτｍとするとき、前記電圧波形の周波数が０．１／τｍヘルツ以上且つ１００／τｍヘルツ以下である事を特徴とする請求項１０乃至１５に記載の半導体素子のクラック検査装置。
【請求項１７】
予めクラックが無い事が分かっている基準半導体素子から得られる前記電流波形と前記半導体素子の電流波形を比較する事によりクラックの有無を判断する事を特徴とする請求項１０乃至１６に記載の半導体素子のクラック検査装置。
【請求項１８】
前記半導体接合に対して逆方向に過渡的に流れる電流波形の波高値または幅を観測する事を特徴とする請求項１０乃至１７に記載の半導体素子のクラック検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子中の半導体接合部に生じたクラックの有無を検査する方法、及びその方法を用いた検査装置に関し、特に、半導体素子の製造工程または半導体素子を他の装置に組み込む組み立て工程中において簡易にまた安価な装置によりクラックを発見する方法及び装置に関する。
【０００２】
【従来の技術】
従来半導体材料または半導体素子の欠陥を検査する方法として、探針として電子ビームを用いる電子ビーム誘導電流法（ＥＢＩＣ、Electron Beam Induced Current）、Ｘ線を用いるＸ線トポグラフ法（ＸＲＴ、X-Ray Topography）、エッチングによるエッチピットを観察する方法、電気的方法として容量法、過渡容量分光法（ＤＬＴＳ、Deep Level Transient Spectroscopy）、レーザー光を用いるレーザー誘起電流測定法（ＬＢＩＣ、Laser Beam Induced Current）など様々な方法がある。これらの方法は、例えば「半導体材料の欠陥評価技術」（生駒俊明他監修、（株）サイエンスフォーラム、１９８５年４月１５日発行）、「超ＬＳＩプロセスデータハンドブック」（赤坂洋一他編集、（株）サイエンスフォーラム、１９９０年３月３１日発行）、「固体表面／微小領域の解析・評価技術」（氏平祐輔編集、（株）リアライズ社、１９９１年３月３１日）などに詳述されている。上記方法のうち例えば容量法及びＤＬＴＳ法は共に、半導体接合の接合容量Ｃｊを電気的方法により評価するものである。半導体の禁制帯中に欠陥による準位が存在すると接合容量に影響を与える。この性質を利用して半導体中の欠陥の情報を評価する手法である。
【０００３】
図２は半導体接合中の欠陥を容量法により評価する原理を示したものである。半導体接合に図２（ａ）に示されたような逆バイアスＶＲ及び０Ｖが交互に繰り返されるパルス波を印加する。キャパシタンスメータにより測定された接合容量は、図２（ｂ）に示されたような変化を示し、特に、パルス幅Ｗｐのパルス印加直後は、接合容量は時間と共に変化する。この現象は、半導体の禁制帯中の準位からのキャリアの熱放出率に対応する時定数を有し、この過渡特性の波形を解析することによりこれら準位の情報を得ることができる。
【０００４】
【発明が解決しようとする課題】
このように半導体材料または半導体素子の欠陥を検査する様々な方法が提案されている。しかし、これらの検査装置は探針としてレーザー、Ｘ線、電子線などを用いるものが多く、分析装置として欠陥の解析を行う目的には十分適うものであるが、例えば半導体素子の生産工程中或いは半導体素子を他の装置に組み込む組み立て工程中での検査に用いるには高価で測定時間もかかり、また、測定や解析も複雑なものであった。更に、容量法、ＤＬＴＳ法などは半導体の禁制帯中の欠陥準位の評価をする事が主な目的であった。これに対して半導体素子の半導体接合中に生じたクラックをその製造工程中或いは組み立て工程中で簡易に検査する方法が望まれていた。
【０００５】
本発明は上記課題に鑑みなされたものであり、その目的とするところは、半導体素子の半導体接合中に生じたクラックを簡易に検出する方法及び装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者らは前記課題に鑑み簡便なクラック検査方法、特に簡便さと言う意味で電気的な手法、を追求する為に鋭意研究を重ねた結果次のような第一の知見を得た。即ち、半導体接合にクラックが入ったとしてもそのクラックの位置または形状によっては、接合の初期の整流特性に影響を及ぼさないという事である。これは、半導体接合の整流特性のみを観測するだけでは、クラックの検出は出来ない事を意味している。
【０００７】
図５には実験に用いた１．５ｍｍ□の単結晶シリコンＰＮ接合ダイオード５１０の構成を示す。ダイオード５１０はエポキシ樹脂等の硬質樹脂で封止されていない所謂ベアーチップダイオードである。その主な構成は、Ｐ型半導体５０４、Ｎ型半導体５０５、パッシべーション層５０３、Ｐ側電極層５０１及びＮ側電極層５０２からなる。同図に示したダイオードに機械的なストレスを与えて故意にクラックを生じさせ、正常なダイオードとの電流−電圧特性を比較した。測定結果を図３に示す。図中（ａ）は正常なダイオード、（ｂ）はクラックの生じているダイオードである。同図に見られる様にクラックの生じている筈の（ｂ）もクラックの無い（ａ）と同様な電流−電圧特性を示しており、また、正常と変わらない整流特性も示しており、これらを比較するだけではクラックの有無を判別できない事が分かる。この原因を解明するため、故意にクラックを生じさせたダイオードのＰ側及びＮ側の電極層をエッチングにより除去し、ＣＣＤ顕微鏡で表面の観察を行ったところ、クラックは図４に模式的に示すように生じていることが判明した。即ち同図に於いてクラック４０６はＰ型半導体４０４及びＮ型半導体４０５を縦割りにするように生じている。このクラックはＰＮ接合に流れる電流の方向と並行であるため、図３に示されたように、電流−電圧特性には現れないと考えられる。
【０００８】
更に本発明者らは鋭意研究を重ねた結果、次のような第二及び第三の知見を得た。即ち、その第二の知見とは半導体接合に経時的に変化する電圧波形を印加した時に半導体接合に流れる電流波形を観測する事によりクラックの有無を判断出来るという事である。以下本方法を「電流波形観測法」と表現する。また第三の知見は、半導体接合に逆バイアス電圧を印加した時に該半導体接合に流れる電流値を測定する事により該半導体素子のクラックの有無を判断出来るという事である。以下この方法を「逆バイアス電流測定法」と表現する。
【０００９】
まず始めの実験として、図５に示したＰＮ接合ダイオードに対して図７に示したような５ＫＨｚの正弦波の電圧を印加し半導体接合に流れる電流波形をオシロスコープで観測した。図１に電流波形の観測結果を示す。クラックの生じていない正常なダイオードでは同図（ａ）のような電流波形が観測された。ここでプラス側に流れる電流は順方向、また、マイナス側に流れる電流は逆方向電流である。またこれらの電流波形は２つの成分の重ね合わせと考えられる。この２つの成分とは▲１▼ダイオードの整流特性によって流れる電流、及び▲２▼ダイオードの接合容量成分によって流れる電流、である。特に、▲２▼の電流成分がある為に、図１（ａ）に示された様に逆方向電流が観測される。また、図４に示されたようなクラックを有するダイオードにおいては図１（ｂ）のような電流波形が観察された。ここで、両者の波形を比較してみるとクラックが生ずる事により電流波形に変化が生ずる事が伺える。まず、順方向に流れる電流波形の波高値をＦｐとすると正常なダイオード（ａ）に比べてクラックを有する（ｂ）ではこの波高値Ｆｐが低くなっている事が伺える。一方、逆方向に流れる電流波形の波高値をＲｐとするとクラックを有する（ｂ）の方が顕著に小さくなっている。また、 Ｆｐ値、Ｒｐ値以外にもこれら電流波形の幅にも変化が見られる。更に、実験として正弦波以外の波形を印加したが同様な変化がその電流波形に見られた。これらの現象は、クラックを生じる事によってキャリアの再結合中心が形成され、特に少数キャリアの寿命が低下し拡散距離が減少する。これによって半導体接合の拡散容量が減少する為、この様な現象が現れるものと考えられる。以上の実験から、半導体接合に経時的に変化する電圧波形を印加した時に半導体接合に流れる電流波形を観測する電流波形観測法によりクラックの有無を判断出来るという第二の知見を得た。
【００１０】
次の実験として、図５に示したＰＮ接合ダイオードの電流-電圧特性を詳細に検討した。図８（ａ）にはクラックの無い正常なダイオードの電流-電圧特性を示す。先に示した図３でも同じく電流-電圧特性を測定したが縦軸が線形スケールであった。ここでは更に詳細を検討する為に縦軸を対数スケールでプロットできる様電流値を１ナノアンペアまで測定した。また同図（ｂ）には図４に示されたようなクラックを有するダイオードの電流-電圧特性を示す。図８から分かるようにクラックを有するダイオード（ｂ）では特に逆バイアスでの電流値が顕著に上昇する。これはクラック面が電流の流れる方向に平行である為に、割れた表面を電流がリークしてしまう事による現象であると考えられる。従って、直流の逆バイアスを印加しその時流れる電流を観測することによりクラックの有無が判断出来る。以上の実験から、半導体接合に逆バイアス電圧を印加した時に該半導体接合に流れる電流値を測定する事により該半導体素子のクラックの有無を判断出来るという第三の知見を得た。
【００１１】
最後に検証実験として、図５に示されたPN接合ダイオードを多数用意し上記方法を用いた検査を試みた。これらのダイオードには予めクラックを有するものが混入している。前記第二及び第三の知見で得られた二種類のクラック検査方法を両方用いてそれぞれ逆方向の電流波形波高値及び逆バイアスを印加した時の電流値を測定し、図６の様にプロットした。図６において横軸は逆方向の電流波形波高値、また、縦軸は逆バイアスを印加した時の電流値である。同図において見られる様に、データは二つのグループＡ及びＢに明確に別れた。グループＡは、逆バイアスを印加した時の電流値が３×１０E-９アンペア以下且つ逆方向の電流波形波高値が１２０μＡ以上であった。一方、グループＢは、逆バイアスを印加した時の電流値が３×１０E-９アンペア以上且つ逆方向の電流波形波高値が１２０μＡ以下であった。これら、二つのグループに属するダイオードを顕微鏡観察しクラックの有無を確認したところ、グループＡに属するものにはクラックが観察されず、グループＢに属するダイオードのみにクラックが見られた。
【００１２】
以上の知見に基づき、本発明者らは更に検討を重ねた結果、本発明の完成に至ったものである。
【００１３】
本発明の半導体素子のクラック検出方法及び検出装置は、その半導体接合に経時的に変化する電圧波形を印加した時に半導体接合に対して逆方向に過渡的に流れる電流波形を観測する事によりクラックの有無を判断する事を特徴とする。
【００１４】
上記方法に於いては、前記半導体接合が、ＰＮ接合、 ＰＩＮ接合、ショットキー接合、ヘテロ接合のいずれかである事が好ましい。更に、前記半導体素子は、ダイオード、トランジスタ、サイリスタ、光起電力素子、発光素子のいずれかである事が好ましい。また、前記半導体接合は、単結晶半導体または多結晶半導体から構成される事が好ましい。前記半導体素子は、封止されていないベアーチップ素子である事が好ましい。前記電圧波形は、正弦波、矩形波、三角波のいずれかである事が好ましい。また、τｍを前記半導体接合を構成する半導体の少数キャリア寿命とした時、前記電圧波形は周期的な波形であり、その周波数が０．１／τｍヘルツ以上且つ１００／τｍヘルツ以下である事がより好ましい。また、予めクラックが無い事が分かっている基準半導体素子から得られる前記電流波形と前記半導体素子の電流波形とを比較する事によりクラックの有無を判断する事がより好ましい。更に、前記半導体接合に対して逆方向に過渡的に流れる電流波形の波高値または幅を観測する事がより好ましい。
【００１７】
（作用）
本発明の半導体素子のクラック検出方法及び検出装置に依れば、その半導体接合に経時的に変化する電圧波形を印加し電流波形を観測する。これに必要な器材は印加する電圧波形として例えば信号発生器、また、電流波形観測用として例えばオシロスコープという簡易で安価な測定系でクラックの検査が可能となった。また観測手順も簡易な為、迅速に半導体接合のクラックの有無を判断することができる。更にこの為、従来の半導体欠陥分析装置では困難であった半導体素子製造工程中でのクラック検査、また、半導体素子を他の装置に組み込む為の組み立て工程中での半導体素子クラック検査への応用が可能となった。
【００１８】
【発明の実施の形態】
以下、本発明の半導体素子のクラック検査方法及びクラック検査装置の実施態様例を詳細に説明するが、本発明はこれに限定されるものではない。
【００１９】
図９には本発明の半導体素子のクラック検査方法及びクラック検査装置を説明する図を示す。同図において９０１は半導体素子のクラック検査装置、９０２は電圧波形発生器、９０３は電流検出部、９０４は波形表示部、また、９０５は被測定半導体素子である。電圧波形発生器９０２において発生した電圧は被測定半導体素子９０５に印加される。またこれにより半導体素子に流れる電流は電流検出部９０３によって検出され、その電流波形が電流波形表示部９０４に表示される。例えば電圧波形が正弦波の場合には、図１に示されたような電流波形が電流波形表示部９０４に表示され、順方向又は逆方向に流れる電流波形の波高値Ｆｐ、又は、Ｒｐ、又はこれらの波形の幅を観測する事によりクラックの有無が判別出来る。
【００２０】
一方、図１０には本発明の別の半導体素子のクラック検査方法及びクラック検査装置を説明する図を示す。同図において１００１は半導体素子のクラック検査装置、１００２は直流電圧発生器、１００３は電流測定部、また、１００５は被測定半導体素子である。直流電圧発生器１００２の電圧は被測定半導体素子１００５に逆バイアスとして印加される。これにより半導体素子に流れる電流は電流測定部１００３によって測定される。この電流値の値によって半導体素子１００５中にクラックがあるかどうかを判断できる。
【００２１】
以下、本発明の半導体素子のクラック検査方法及びクラック検査装置における各構成要素の詳細を説明する。
【００２２】
（クラック）
本発明で検出するクラックは、半導体接合を形成する材料中に機械的な歪み、ストレスなどによって生ずる微少な割れのことであり、半導体接合面に対して水平方向、垂直方向などあらゆる方向で起こり得るクラックのことである。
【００２３】
（半導体素子）
本発明における半導体素子としては、半導体接合を有するものなら何でも良く、例えばダイオード、トランジスタ、サイリスタ、光起電力素子、発光素子などが挙げられる。半導体接合としては例えば、ＰＮ接合、 ＰＩＮ接合、ショットキー接合、ヘテロ接合などが挙げられる。また、半導体接合を形成する半導体材料としては、Ｓｉ、ＳｉＧｅ、ＳｉＣ、Ｇｅ、ＡｌＡｓ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＺｎＯ、ＺｎＳ、ＺｎＳｅなどが挙げられる。また、これらの相構造としては単結晶、多結晶、微結晶、非結晶などが挙げられる。
【００２４】
（経時的に変化する電圧波形）
本発明における経時的に変化する電圧波形としては、時々刻々とその電圧値が変化する電圧波形ならどんな波形でも良く、周期性を有しても有さ無くても良い。周期的な電圧波形としては、正弦波、矩形波、三角波などが挙げられる。また、電流波形観測法においては前述したように、半導体中の少数キャリアの寿命がクラックによって影響されこれが電流波形に現れる現象を利用している。この為、周期的な電圧波形の周波数はこの現象が現れる範囲である事が望ましい。一方、電流波形に現れる逆方向電流は、半導体接合部に容量成分がある為に生じている。周波数が低くなり過ぎると容量成分の抵抗が大きくなる為逆方向電流も現れなくなる。この為、周期的な電圧波形の周波数はこの逆方向電流が現れる範囲である事が望ましい。そこで実験的にこの範囲を観測して見たところ、その周波数範囲は０．１／τｍヘルツ以上且つ１００／τｍヘルツ以下である事が好ましいことが分かった。但し、τｍは半導体接合を構成する半導体の少数キャリア寿命である。
【００２５】
（順方向及び逆方向）
本発明における順方向または逆方向とは、整流特性を有する半導体接合における印加電圧又は電流の方向性の事である。
【００２６】
（ブレークダウン電圧）
本発明におけるブレークダウン電圧とは、半導体接合に逆バイアスを印加し電圧を上げていった時に、急激に電流が増加しはじめる臨界電圧値のことである。
【００２７】
（ベアーチップ素子）
本発明におけるベアーチップ素子とは、エポキシ樹脂、セラミックス等の絶縁材料で封止されていない裸の半導体素子であり、例えば、回路基板上に表面実装されるベアーチップダイオード等が挙げられる。
【００２８】
【実施例】
以下、実施例により本発明を更に詳述するが本発明はこれらの実施例に限定されるものではない。
【００２９】
（実施例１）
本実施例では、図５に示された単結晶シリコンＰＮ接合ダイオード１９個に対して、本発明の二つの方法を用いてクラックの有無を検査した。これらのダイオードは封止されていないベアーチップダイオードであり、サイズは１．５ｍｍ□、０．５ｍｍ厚である。また、一部のダイオードがクラックを有するようにする為に、検査する前に全てのダイオードに対して割れ限界近傍の機械的なストレスをかけた。これによって、全数ではないが、一部のダイオードにクラックが入ったと考えられる。
【００３０】
検査装置としては、図９及び図１０に示された２つの装置を準備した。電圧波形発生器９０２としてはＲＣ発信器（キクスイ、ＯＲＣ１１）を用い、電圧波形として正弦波を、周波数としては５ｋＨｚを、また、電圧として２Ｖｐ−ｐに設定した。また、電流検出部９０３としては固定抵抗器（１ＫΩ）を用い、電流波形表示部９０４としては、オシロスコープ（テクトロニクス、２３３７）を用いた。一方、直流電圧発生器１００２及び電流測定部１００３としてはｐＡメータＤＣボルテージソース（ＹＨＰ、４１４０Ｂ）を用い、逆バイアス電圧として、−１ボルトに設定した。
【００３１】
前記１９個のダイオードのクラック検査に先立ち、まず、ダイオードメーカーの検査で合格している新品のダイオードを２０個用意し、これらの測定を行った。測定値として、電流波形観測法では、逆方向に流れる電流波形の波高値Ｒｐをまた、逆バイアス電流測定法では、その逆バイアス電流値を測定した。前者では、１４０乃至１９０μＡの範囲の値を示し、また後者では６×１０E-１０乃至２×１０E-９Ａの範囲の値を示した。従ってこの範囲が正常なクラックのないダイオードが示すべき指示範囲と考えられる。
【００３２】
次に前記１９個の被測定ダイオードの測定を行った。結果を表１に示す。
【００３３】
【表１】
0003658150.tif 000002
【００３４】
表1に示した様に電流波形の逆方向の波高値Ｒｐを測定し前述の判定基準に基づいてクラックの有無を判定した。また、−１Ｖの逆バイアスを印加した時の電流値の測定においても、電流値を記録し前述の判定基準に基づいてクラックの有無を判定した。最後に、顕微鏡によりダイオードチップの表面観察を行い、クラックの有無を直接観察し、結果を表１に示した。
【００３５】
表１から明らかな様に、これら３つの手法によるクラックの判定結果は完全に一致した。これにより本発明の電流波形観測法及び逆バイアス電流測定法の正当性が証明された。また、測定系が非常に簡単で、測定も時間がかからず簡易に行えた。測定時間はダイオード１個に付き電流波形観測法では約２秒、逆バイアス電流測定法では約１５秒で行えた。
【００３６】
（実施例２）
本実施例では、実施例１と同様に図５に示された構成を有する単結晶シリコンＰＮ接合ダイオードに対して、本発明の二つの方法を用いてクラックの有無を検査した。これらのダイオードは封止されていないベアーチップダイオードであり、但しサイズは実施例１のものより大きく４．２ｍｍ□、０．５ｍｍ厚である。また、一部のダイオードがクラックを有するようにする為に、検査する前に全てのダイオードに対して割れ限界近傍の機械的なストレスをかけた。
【００３７】
検査装置としては、実施例１と同じ物を用い、同様に検査した。その結果、電流波形観測法、逆バイアス電流測定法及び顕微鏡観察で矛盾ない結果が得られた。
【００３８】
【発明の効果】
本発明の半導体素子のクラック検査方法及び装置によれば、次のような効果が得られる。
（１）本発明の半導体素子のクラック検査方法及び装置において必要な構成装置は、従来汎用的に用いられている例えば発信器、オシロスコープなどの測定器で済むので、その検査系の構成が非常に簡易で且つ安価に構成出来る。
（２）また測定する項目が単なる電流値なので、クラックの有無の判定が迅速に出来る。
（３）また本方法によれば、測定系が単純でかつノイズも入りづらいのでクラック検査を正確に判定出来る。
（４）これらの為、半導体素子の生産工程中または半導体素子を組み込む装置の組み立て工程への応用が可能で、簡易、安価且つ迅速に検査できることから工程への負担が少なくて済む。
（５）従来、半導体素子の欠陥検査装置は高価且つ複雑であり又検査に時間も掛かった為、半導体素子の生産工程又はそれを組み込む実装工程中でのクラック検査が困難であった。この為、クラックの有無に関しては全数検査をせず出荷する場合が多かった。本発明のクラック検査方法及び装置によれば、前述したように工程への導入が比較的簡単の為、本方法を導入する事により、半導体素子又はこれらを組み込んだ装置の品質又は信頼性の向上が期待できる。
【図面の簡単な説明】
【図１】本発明の半導体素子のクラック検査方法及び装置における電流波形の例を説明する図を示す。
【図２】従来の半導体素子の欠陥を検査する方法を説明する図を示す。
【図３】クラックを有する及び有さない半導体素子の電圧-電流特性の例を示す。
【図４】クラックを有するＰＮ接合ダイオードの模式図を示す。
【図５】クラックの無いＰＮ接合ダイオードの模式図を示す。
【図６】本発明の半導体素子のクラック検査方法及び装置の有効性を検証する為に行った実験の測定結果を示す。
【図７】本発明のクラック検査方法及び装置における周期的な電圧波形の例を示す。
【図８】クラックを有する及び有さない半導体素子の電圧-電流特性の例を示す。
【図９】本発明の半導体素子のクラック検査方法及び装置の実施態様例を示す。
【図１０】本発明の半導体素子のクラック検査方法及び装置の実施態様例を示す。
【符号の説明】
４０１  Ｐ側電極層
４０２  Ｎ側電極層
４０３  パッシべーション層
４０４  Ｐ型半導体
４０５  Ｎ型半導体
４０６  クラック
４１０  単結晶シリコンＰＮ接合ダイオード
５０１  Ｐ側電極層
５０２  Ｎ側電極層
５０３  パッシべーション層
５０４  Ｐ型半導体
５０５  Ｎ型半導体
５１０  単結晶シリコンＰＮ接合ダイオード
９０１  半導体素子のクラック検査装置
９０２  電圧波形発生器
９０３  電流検出部
９０４  波形表示部
９０５  被測定半導体素子
１００１  半導体素子のクラック検査装置
１００２  直流電圧発生器
１００３  電流測定部
１００５  被測定半導体素子
【図１】
0003658150.tif 000003
【図２】
0003658150.tif 000004
【図３】
0003658150.tif 000005
【図４】
0003658150.tif 000006
【図５】
0003658150.tif 000007
【図６】
0003658150.tif 000008
【図７】
0003658150.tif 000009
【図８】
0003658150.tif 000010
【図９】
0003658150.tif 000011
【図１０】
0003658150.tif 000012