(57)【特許請求の範囲】
【請求項１】
ウェーハ上に特定のフォトレジストを塗布するフォトレジスト塗布部と、
前記フォトレジストが塗布された後、露光された前記ウェーハ上にフォトレジストパターンを形成させる現像部と、
前記フォトレジストパターンのフロー工程時安定されたフローを提供するために前記フォトレジストパターンを架橋反応させるための架橋反応部と、
を備えることを特徴とする半導体素子の製造装備。
【請求項２】
スピナーとトラック装備の中の一つであることを特徴とする請求項１に記載の半導体素子の製造装備。
【請求項３】
フォトレジスト塗布部にウェーハを伝達する前にウェーハローディング部から移送されたウェーハ表面にフォトレジストとの接着力を増大させるためのＨＭＤＳ塗布部と、
前記フォトレジストが塗布されたウェーハ、露光されたウェーハ及び現像されたウェーハをベークすることが可能なベーク部と、
ウェーハの縁部分の所定の幅を露光するウェーハエッジ露光部と、
をさらに備えることを特徴とする請求項１に記載の半導体素子の製造装備。
【請求項４】
前記ウェーハローディング部、前記ＨＭＤＳ塗布部、前記フォトレジスト塗布部、前記現像部、前記ベーク部、前記ウェーハエッジ露光及び前記架橋反応部は一つ以上設置されることを特徴とする請求項３に記載の半導体素子の製造装備。
【請求項５】
前記架橋反応部は、現像されたウェーハにＵＶ光を照射させるためのＵＶベーク部であることを特徴とする請求項１に記載の半導体素子の製造装備。
【請求項６】
前記ＵＶベーク部は、
上部にＵＶを発生するＵＶランプと、
下部に前記ＵＶランプと所定の間隔離隔されてウェーハが安着され、前記ウェーハを加熱させることが可能なホットプレートと、
を備えることを特徴とする請求項５に記載の半導体素子の製造装備。
【請求項７】
前記ＵＶランプは極超短波励起ランプまたはマーキュリゼノンアルクランプであることを特徴とする請求項６に記載の半導体素子の製造装備。
【請求項８】
前記フォトレジストパターンをエッチングマスクとして使用するウェーハ上の下部膜質のエッチング工程が遂行される工程チャンバーを、前記工程チャンバーと前記架橋反応部との間でウェーハの移送が容易な位置にさらに備えることを特徴とする請求項２に記載の半導体素子の製造装備。
【請求項９】
前記架橋反応部と前記工程チャンバーを連結するロードロックチャンバーをさらに備えることを特徴とする請求項８に記載の半導体素子の製造装備。
【請求項１０】
ウェーハ上にフォトレジストを塗布する段階と、
前記フォトレジスト上にフォトマスクを整列させて露光する段階と、
前記ウェーハ上にフォトレジストパターンを形成させる段階と、
前記フォトレジストパターンを架橋反応させる段階と、
前記架橋反応後、前記フォトレジストパターンをフローベークさせる段階と、
を含むことを特徴とする半導体素子のパターン形成方法。
【請求項１１】
前記フォトレジストはｉ−ｌｉｎｅ用またはディップＵＶ用であることを特徴とする請求項１０に記載の半導体素子のパターン形成方法。
【請求項１２】
前記ｉ−ｌｉｎｅ用フォトレジスト使用時、前記フォトマスクは位相反転マスクを使用することを特徴とする請求項１１に記載の半導体素子のパターン形成方法。
【請求項１３】
前記ｉ−ｌｉｎｅ用フォトレジストはベース樹脂、光活性剤及び溶剤等で構成されるポジティブフォトレジストであって、フォトレジストパターンの架橋反応を活性化するための添加剤として２、４、６−トリアミノ−１、３、５−トリアジンを含むことを特徴とする請求項１２に記載の半導体素子のパターン形成方法。
【請求項１４】
前記フォトレジストパターンはコンタクトホールパターンであることを特徴とする請求項１０に記載の半導体素子のパターン形成方法。
【請求項１５】
前記架橋反応は前記フォトレジストパターンをＵＶベークさせることを特徴とする請求項１０に記載の半導体素子のパターン形成方法。
【請求項１６】
前記ＵＶベークは前記フォトレジストパターンにＵＶ光を照射しながら熱によるベーク工程を同時に遂行することを特徴とする請求項１５に記載の半導体素子のパターン形成方法。
【請求項１７】
前記ＵＶベークさせる段階前にハードベークさせる段階をさらに含むことを特徴とする請求項１５に記載の半導体素子のパターン形成方法。
【請求項１８】
前記熱によるベーク工程の工程温度は５０乃至１４０℃であることを特徴とする請求項１６に記載の半導体素子のパターン形成方法。
【請求項１９】
前記ＵＶ光照射時、工程時間は１０乃至８０秒であることを特徴とする請求項１６に記載の半導体素子のパターン形成方法。
【請求項２０】
前記フローベークの工程温度は１４０乃至２００℃であることを特徴とする請求項１０に記載の半導体素子のパターン形成方法。
【請求項２１】
前記フローベーク時、工程時間は８０乃至１２０秒であることを特徴とする請求項２０に記載の半導体素子のパターン形成方法。
【請求項２２】
前記フローベークを１回以上反復することを特徴とする請求項１０に記載の半導体素子のパターン形成方法。
【請求項２３】
前記架橋反応は、
前記フォトレジストパターンをハードベークさせる段階と、
前記ハードベークが終った前記フォトレジストパターンを、前記フォトレジストパターン形成のために現像液処理する段階と、
を含むことを特徴とする請求項１０に記載の半導体素子のパターン形成方法。
【請求項２４】
前記ハードベークが終った後、前記フォトレジストパターンの現像処理を２回以上反復遂行することを特徴とする請求項２３に記載の半導体素子のパターン形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造に関するもので、より詳しくは写真工程で現像後、フォトレジストパターン上にＵＶ（Ｕｌｔｒａ Ｖｉｏｌｅｔ）光を照射した後、フロー工程を遂行することで好ましい大きさのパターンを形成する半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジストに関するものである。
【０００２】
【従来の技術】
通常、半導体素子は蒸着工程、写真工程、エッチング工程及びイオン注入工程等の一連の工程を遂行してなる。
【０００３】
即ち、半導体素子はウェーハ上に多結晶膜、酸化膜、窒化膜及び金属膜等のようないくつかの層の薄膜を蒸着した後、写真工程、エッチング工程及びイオン注入工程等を通じてパターン（Ｐａｔｔｅｒｎ）を形成させて完成する。前記写真工程はフォトマスク（Ｐｈｏｔｏ Ｍａｓｋ）を使用して好ましい半導体集積回路のパターンを前記ウェーハ上に形成させる半導体素子製造工程の核心技術である。前記写真工程は露光時、使用する光源によって１６Ｍ ＤＲＡＭ、６４Ｍ ＤＲＡＭ進んでは２５６Ｍ及び１Ｇ ＤＲＡＭ以上の半導体素子製造工程に利用されている。現在前記写真工程の光源としてはそれぞれｇ−ｌｉｎｅ（４３６ｎｍ）、ｉ−ｌｉｎｅ（３６５ｎｍ）、ＤＵＶ（２４８ｎｍ）及びＫｒＦレーザー（１９３ｎｍ）等が使用されている。
【０００４】
前記写真工程に使用されるフォトレジスト（Ｐｈｏｔｏｒｅｓｉｓｔ）は、光によって化学反応が起こり一般的に溶解度等が変換される感光性高分子材質で作られる。即ち、微細回路が既形成されたフォトマスクを通じて光が照射されることにより光が照射されたフォトレジスト部分には化学反応が起き、光が照射されない部分に比べ、さらに可溶性材質で変形されるか不可溶性材質に変形されることによって適当な現像液で現像すると、それぞれのポジティブ（Ｐｏｓｉｔｉｖｅ）またはネガティブ（Ｎｅｇａｔｉｖｅ）型フォトレジストパターンが形成される。前記フォトレジストパターンは前記写真工程以後の工程即ち、エッチング及びイオン注入工程等でマスクの役割をする。
【０００５】
前記フォトレジストは露光波長によってｇ−ｌｉｎｅ，ｉ−ｌｉｎｅ，ＤＵＶ用フォトレジストで区分され、通常前記フォトレジストは光源の露光波長より小さな大きさのパターンは具現し難いという問題点があった。
【０００６】
現在、写真工程でコンタクトホール（Ｃｏｎｔａｃｔ Ｈｏｌｅ）パターンはラインアンドスペース（Ｌｉｎｅ ＆ Ｓｐａｃｅ）パターンに比べ解像度が低く、ウェーハ全面のパターン均一度もよくない。
【０００７】
従って、前記フォトレジストの限界解像度を克服し、６４Ｍ ＤＲＡＭ以上の高集積半導体素子が要求する０．０２μｍ以下の大きさを有するコンタクトホールパターンの形成のためには新しい技術が適用されなければならない。
【０００８】
現在、露光波長より小さな大きさを有するコンタクトホールを具現するために次のような方法が利用されている。
【０００９】
(1) フォトレジストパターンのフロー（Ｆｌｏｗ）方法として、好ましい大きさ以上のコンタクトホールのフォトレジストパターンを一般的なクロム（Ｃｒ）マスクを使用して形成した後、前記フォトレジストパターンに前記フォトレジストの軟化点以上の熱を加え、前記フォトレジスト高分子の軟化及び粘度が減少されてフローされるようにして前記フォトレジストパターンの大きさを小さくする。
【００１０】
(2) 変形露光方法として、変形照明と位相反転マスク（ＰＳＭ：Ｐｈａｓｅ Ｓｈｉｆｔ Ｍａｓｋ）を使用して露光することで、前記フォトレジストの露光と非露光の部位がもう少し明確に区分され、通常の照明とフォトマスクを使用して露光する時より小さなコンタクトホールを有するフォトレジストパターンを具現する。
【００１１】
ノボラックレジン（Ｎｏｖｏｌａｋ Ｒｅｓｉｎ）、ＰＡＣ（Ｐｈｏｔｏ Ａｃｔｉｖｅ Ｃｏｍｐｏｕｎｄ）、ソルベント（Ｓｏｌｖｅｎｔ）及び添加剤（Ａｄｄｉｔｉｖｅｓ）等を含めてなるｉ−ｌｉｎｅ用フォトレジストのフロー方法は、熱によってＰＡＣが熱分解されてレジン（Ｒｅｓｉｎ）と架橋（ＣｒｏｓｓＬｉｎｋｉｎｇ）反応して熱特性が増加する現象と熱による粘度の減少によるフォトレジストパターンフロー現象の間の速度の差を利用する。前記ｉ−ｌｉｎｅ用フォトレジストは架橋反応が起きながら連続的に前記フローが進行されるので、前記架橋反応によって前記フロー現象が適切に制御される。即ち、前記ｉ−ｌｉｎｋ用フォトレジストのフロー現象は、温度変化によって円満に進行されて工程及び設備による温度変化に大きく影響を与えない。前記ｉ−ｌｉｎｅ用フォトレジストの場合、フロー方法としては０．２５μｍの大きさのパターンを具現することができた。
また、前記ｉ−ｌｉｎｅ用フォトレジストに変形照明と位相反転マスクを適用することで、０．２８μm大きさのパターンを具現することができた。
【００１２】
図1は、従来の半導体素子のパターン形成方法に関するもので、具体的には、ｉ−ｌｉｎｅ用フォトレジストを使用してコンタクトホールパターン形成方法を説明するための工程順序図である。
【００１３】
図1でみるように、まずウェーハ上にフォトレジストを塗布するＳ２段階で、ｉ−ｌｉｎｅ用フォトレジストをＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌａｚａｎｅ）が塗布された前記ウェーハ上に所定の厚さ塗布する。継続して前記塗布されたフォトレジストをソフトベーク（Ｓｏｆｔ Ｂａｋｅ）させるＳ４段階で、前記フォトレジストが含んでいるソルベントを除去することで前記フォトレジストの接着力を増加させ、また、前記フォトレジストが前記ウェーハ上に一定な厚さに塗布された状態を維持するようにする。継続して前記ソフトベークが終った前記フォトレジスト上にフォトマスクを整列させて露光するＳ６段階で、前記ｉ−ｌｉｎｅ用フォトレジストが塗布された前記ウェーハをｉ−ｌｉｎｅ用ステッパーに移動させて前記ウェーハ上に微細ホールパターンが形成された位相反転マスクを整列させた後、ｉ−ｌｉｎｅを前記位相反転マスクを通過して前記フォトレジストが塗布された前記ウェーハに照射させて露光する。継続して前記露光されたウェーハをＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）させるＳ８段階で、前記露光が完了されたウェーハを所定の温度にベークしてフォトレジストパターン上に前記露光光源の入射光と、反射光の干渉によって補強及び相殺現象が起きながら生じるスタンディングウェーブ（Ｓｔａｎｄｉｎｇ Ｗａｖｅ）効果によって発生する波模様を除去して前記フォトレジストパターンのプロファイルを向上させ、前記フォトレジストパターンの解像度を向上させる。継続して前記ＰＥＢが完了された前記ウェーハを現像及び洗浄して前記フォトレジストパターンを形成させるＳ１０段階で、前記ＰＥＢが完了された前記ウェーハを現像装置に移動させて前記フォトレジスト上に現像液を供給してパターンを形成した後、洗浄液で現像不純物を除去する。
【００１４】
継続して前記現像されたウェーハをハードベーク（Ｈａｒｄ Ｂａｋｅ）させるＳ１２段階で、現像が完了された前記フォトレジストパターンを乾燥させ、硬化させて前記フォトレジストパターンを堅固にする。
【００１５】
継続して前記ハードベークの後、フローベークをするＳ１４段階として、前記フォトレジストの軟化点以上の熱を前記フォトレジストパターンに加えて前記フォトレジスト高分子を軟化及び粘度が減少するようにして、前記フォトレジストパターンをフローさせてパターンの大きさを小さくする。
【００１６】
【発明が解決しようとする課題】
しかし、前記のようにｉ−ｌｉｎｅ用フォトレジストと、前記変形照明を使用する位相反転マスクを使用してフロー方法を遂行する場合０．１８μm解像度を有する前記フォトレジストパターンを形成することができるが、非露光部位も一部不均一に露光されて高分子であるフォトレジストパターンの熱的特性が不均一になる。即ち、フローのためのベーク時、パターンの密度が高いセル（Ｃｅｌｌ）地域とパターン密度が低いペリ（Ｐｅｒｉ）地域の非露光部位に加えられた露光量が不均一である。従って、前記露光量の不均一は熱による効果によるフローの速度の差が発生して前記セル地域とペリ地域の境界地域でコンタクトホールパターンがつぶれるバルク効果（Ｂｕｌｋ ｅｆｆｅｃｔ）が発生するという問題点があった。
【００１７】
また、ＤＵＶ用フォトレジストのフロー方法の適用は、前記ＤＵＶ用フォトレジストは前記ｉ−ｌｉｎｅ用フォトレジストより熱的にとても脆弱でフロー時、使用されるベークオーブン（Ｂａｋｅ Ｏｖｅｎ）の温度均一度に相当に敏感で、急激にフローされ、ウェーハ全面に均一な大きさを有するコンタクトホールパターン分布を得ることが難しいという問題点があった。前記問題点はフロー時、前記ＤＵＶ用フォトレジストのフロー過程が前記ｉ−ｌｉｎｅ用フォトレジストのフロー過程と異なるからである。そこで、前記ＤＵＶ用フォトレジストの場合フローが起きる温度またはフロー発生温度より低い温度で架橋反応が発生するメカニズムが欠けているので、ｉ−ｌｉｎｅ用フォトレジストのような効果を期待することができないという問題点があった。
【００１８】
図２乃至図５は、図１の工程順序図によるｉ−ｌｉｎｅ用フォトレジスト及び位相反転マスクを使用したフロー方法でコンタクトホールパターン形成を示す工程断面図である。
【００１９】
図２に示すように、上部に非パターン形成膜４が形成されているウェーハ２にｉ−ｌｉｎｅ用フォトレジスト６を塗布した後、ソフトベークする。継続して図３に示すように、前記ウェーハ２をｉ−ｌｉｎｅ用ステッパに移動させて前記ｉ−ｌｉｎｅ用フォトレジスト６が塗布された前記ウェーハ２の上に微細ホールパターンが形成されている位相反転マスク７を整列させてｉ−ｌｉｎｅを利用して露光を実施する。継続して図４に示すように前記露光された前記ウェーハ２をＰＥＢを実施した後、現像及び洗浄をして第１コンタクトホールパターン８を形成する。この際、前記第１コンタクトホールパターン８の大きさは０．２５μｍ程度である。継続して図５のように前記第１コンタクトホールパターン８をフローベークさせて、第２コンタクトホール１０を形成する。
しかし、前記変形照明を使用する位相反転マスクを使用してフローを遂行する場合、非露光部位も一部不均一に露光されて高分子であるフォトレジストパターンの熱的特性が不均一になり、熱による硬化によるフロー速度の差が発生して図５に示すように、フローベーク時、前記第２コンタクトホール９がつぶれるバルク効果（Ｂｕｌｋ ｅｆｆｅｃｔ）が発生する問題点があった。
【００２０】
本発明の目的は、ｉ−ｌｉｎｅフォトレジストと位相反転マスクが同時に適用される工程でフロー方法が可能であるように均一で好ましい大きさを有するコンタクトホールパターンを形成させる半導体素子のパターン形成方法を提供することにある。
【００２１】
本発明の他の目的は、ＤＵＶ用フォトレジストにフロー方法が適用されるようにして均一で好ましい大きさを有するコンタクトホールパターンを形成させる半導体素子のパターン形成方法を提供することにある。
【００２２】
本発明のまた他の目的は、前記半導体素子のパターン形成方法のための半導体素子の製造装備を提供することにある。
本発明のまた他の目的は、前記半導体素子のパターン形成方法に適用される半導体素子製造用フォトレジストを提供することにある。
【００２３】
【課題を解決するための手段】
前記の目的を達成するための本発明による半導体素子の製造装備は、ウェーハ上に特定のフォトレジストを塗布するフォトレジスト塗布部と、前記フォトレジストが塗布された後、露光された前記ウェーハ上にフォトレジストパターンを形成させる現像部及び前記フォトレジストパターンのフロー工程時安定されたフローを提供するために前記フォトレジストパターンを架橋反応させるための架橋反応部とを備えてなる。
前記半導体素子の製造装備はスピナー（Ｓｐｉｎｎｅｒ）とトラック（Ｔｒａｃｋ）装備の中の一つである。
【００２４】
前記半導体素子の製造装備には、フォトレジスト塗布部にウェーハを伝達する前にウェーハローディング部から移送されたウェーハ表面にフォトレジストとの接着力を増大させるためのＨＭＤＳ塗布部と、前記フォトレジストが塗布されたウェーハ、露光されたウェーハ及び現像されたウェーハをベークすることができるベーク部と、ウェーハ縁部分の所定の幅を露光するウェーハエッジ露光（ＷＥＥ：Ｗａｆｅｒ Ｅｄｇｅ Ｅｘｐｏｓｕｒｅ）部とがさらに設置されることが好ましい。
【００２５】
前記ウェーハローディング部、前記ＨＭＤＳ塗布部と、前記フォトレジスト塗布部、前記現像部、前記ベーク部、前記ウェーハエッジ露光及び前記架橋反応部は一つ以上の複数個が設置されることが好ましい。
【００２６】
前記ベーク部は、前記ウェーハに塗布されたフォトレジストに含まれた溶剤を除去するためのソフトベーク（Ｓｏｆｔ Ｂａｋｅ）部と、フォトレジストパターンに表れる微細な構造のスタンディングウェーブなどを除去するためのＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｕｒｓｅ Ｂａｋｅ）部と、前記フォトレジストパターンを硬化させるためのハードベーク（Ｈａｒｄ Ｂａｋｅ）部と区分される。
【００２７】
前記架橋反応部は、現像されたウェーハにＵＶ光を照射させるためのＵＶベーク部である。
前記ＵＶベーク部は、上部にＵＶを発生させられるＵＶランプ（Ｌａｍｐ）と、下部に前記ＵＶランプと所定の間隔離隔されてウェーハが安着され、前記ウェーハを加熱させることができるホットプレート（Ｈｏｔ Ｐｌａｔｅ）とを備えてなる。
【００２８】
前記ＵＶランプは極超短波励起ランプ（Ｍｉｃｒｏｗａｖｅ−ＥｘｃｉｔｅｄＬａｍｐ）またはマーキュリゼノンアルクランプ（Ｍｅｒｃｕｒｙ−Ｘｅｎｏｎ Ａｒｃｈ Ｌａｍｐ）である。
【００２９】
前記半導体素子の製造装備には前記フォトレジストパターンをエッチングマスクとして使用する下部膜質のエッチング工程が遂行される工程チャンバーが前記工程チャンバーと前記架橋反応部の間でウェーハの移送が容易な位置にさらに備えられることができる。
【００３０】
前記半導体素子の製造装備には、前記架橋反応部と前記工程チャンバーを連結するロードロックチャンバーがさらに備えられる。
前記架橋反応部は現像されたウェーハにＵＶ光を照射させるためのＵＶベーク部であり得る。
【００３１】
本発明による半導体素子のパターン形成方法は、ウェーハ上にフォトレジストを塗布する段階と、前記フォトレジスト上にフォトマスクを整列させて露光する段階と、前記ウェーハ上にフォトレジストパターンを形成させる段階と、前記フォトレジストパターンを架橋反応（Ｃｒｏｓｓ ｌｉｎｋｉｎｇ）させる段階と、前記架橋反応後、前記フォトレジストパターンをフローベーク（Ｆｌｏｗ Ｂａｋｅ）させる段階とを含めてなる。
【００３２】
前記フォトレジストはｉ−ｌｉｎｅ用またはディップＵＶ（ＤＵＶ：ＤｅｅｐＵｌｔｒａｖｉｏｌｅｔ）用が好ましく、前記ｉ−ｌｉｎｅ用フォトレジスト使用時、前記フォトマスクは位相反転マスク（ＰＳＭ：Ｐｈａｓｅ Ｓｈｉｆｔ Ｍａｓｋ）になり得る。
【００３３】
前記ｉ−ｌｉｎｅ用フォトレジストはベース樹脂、光活性剤及び溶剤等で構成されるポジティブフォトレジストで、フォトレジストパターンの架橋反応を活性化するための添加剤として２、４、６−トリアミノ−１、３、５−トリアジンを含めてなるものが使用できる。
【００３４】
前記フォトレジストパターンはコンタクトホールパターン（Ｃｏｎｔａｃｔ Ｈｏｌｅ Ｐａｔｔｅｒｎ）であり得るし、前記架橋反応は前記フォトレジストパターンをＵＶベーク（ＵＶ Ｂａｋｅ）させることである。
【００３５】
前記ＵＶベークは前記フォトレジストパターンにＵＶ光を照射しながらフローベークより低い温度の熱によるベーク工程を同時に遂行することが好ましい。
前記ＵＶベークさせる段階前にハードベークさせる段階をさらに添加することができる。
【００３６】
前記ＵＶ光照射時、工程時間は１０乃至８０秒が好ましく、前記ＵＶベーク時、前記熱によるベーク工程の工程温度は５０乃至１４０℃で、前記フローベークの工程温度は１４０乃至２００℃で、前記フローベーク時、工程時間は８０乃至１２０秒が好ましい。
前記フローベークを１回以上反復することができる。
【００３７】
本発明による他の架橋反応は、前記フォトレジストパターンをハードベーク（Ｈａｒｄ Ｂａｋｅ）させる段階と、前記ハードベークが終った前記フォトレジストパターンを現像液処理する段階とを含む。
前記ハードベークが終った後、前記フォトレジストパターンの現像処理を２回以上反復遂行することができる。
【００３８】
また、本発明のまた他の目的を達成するための本発明によるフォトレジストは、ベース樹脂、光活性剤及び溶剤等で構成されるｉ−ｌｉｎｅ用フォトレジストであって、フォトレジストパターンの架橋反応を活性化するための添加剤として２、４、６−トリアミノ−１、３、５−トリアジンを含めてなる。
【００３９】
この際、前記２、４、６−トリアミノ−１、３、５−トリアジンがベース樹脂と光活性剤及び溶剤の総量に対して０．００１乃至５重量％で含まれることが好ましい。
【００４０】
【発明の実施の形態】
本発明は、半導体素子の高集積化によって線幅をより小さくするために写真工程で現像した後、フォトレジストパターン上にＵＶ光を照射して前記フォトレジストパターンのフロー工程時、パターンがつぶれる現象を防止して効果的に好ましいパターンの大きさを形成することができるようにする半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジストに関するものである。
【００４１】
以下、本発明の具体的な一実施例を添付した図面を参照して詳しく説明する。図６は本発明による半導体素子の製造装備の一実施例を説明するための構成図で、図７は図６の極超短波励起ランプが付着されたＵＶベーク部を説明するための断面図である。
【００４２】
図６は、本実施例による半導体素子の製造装備３０と露光装備９０がインターペース８０を通じてインライン（Ｉｎ Ｌｉｎｅ）で連結された状態を示している。
【００４３】
半導体素子の製造装備３０はウェーハが内在されたウェーハカセットが積載されるウェーハローディング部３２、前記ウェーハローディング部３２から移送されたウェーハの表面にフォトレジストとの接着力を増大させるためのＨＭＤＳ塗布部３４、前記ＨＭＤＳ塗布部３４でＨＭＤＳが塗布されたウェーハ上にフォトレジストを塗布するフォトレジスト塗布部３６、前記フォトレジスト塗布部３６で前記フォトレジストが塗布された後、露光されたウェーハを現像してフォトレジストパターンを形成させる現像部４４、前記フォトレジストが塗布されたウェーハに含まれた溶剤を除去するためのソフトベーク（Ｓｏｆｔ Ｂａｋｅ）部３８、前記フォトレジストが塗布されたウェーハの露光後、フォトレジストパターンに表れる微細な構造のスタンディングウェーブ（Ｓｔａｎｄｉｎｇ ｗａｖｅ）などを除去するためのＰＥＢ部４２、前記フォトレジストパターンを硬化させるためのハードベーク部４０を含むベーク部３７、及び前記現像によってフォトレジストパターンが形成されたウェーハ上にＵＶ光を照射させて前記フォトレジストパターンを架橋反応させて前記フォトレジストパターンのフロー工程時、安定されたフローを提供する架橋反応部としてＵＶベーク部４８を含めてなる。
【００４４】
半導体素子の製造装備３０は、スピナーとトラック装備の中の一つであり得るし、半導体素子の製造装備３０にはウェーハの縁部分を所定幅露光するウェーハエッジ露光部４６がさらに設置されることが好ましい。
【００４５】
半導体素子の製造装備３０は、半導体素子製造工程の効率的なマルチ工程（Ｍｕｌｔｉ Ｐｒｏｃｅｓｓ）のためにウェーハローディング部３２、ＨＭＤＳ塗布部３４、フォトレジスト塗布部３６、現像部４４、ソフトベーク（Ｓｏｆｔ Ｂａｋｅ）部３８、ＰＥＢ部４２、ハードベーク部４０、ウェーハエッジ露光部４６及びＵＶベーク部４８は一つ以上の複数個が設置されることが好ましい。
【００４６】
ＵＶベーク部４８はチャンバー上部にＵＶを発生させることができるＵＶランプ及びチャンバー下部に前記ＵＶランプと所定間隔離隔されてウェーハが安着され、前記ウェーハを加熱させることができるホットプレートを備えてなる。
【００４７】
前記ＵＶランプは極超短波励起ランプまたは、マーキュリゼノンランプが好ましい。前記極超短波励起ランプ６０が装着されたＵＶベーク部４８を実例で調べてみると、極超短波ガイド６１が付着された水銀電球６２、前記水銀電球６２を包み、前記極超短波ガイド６１により与えられた極超短波によって前記水銀電球６２から発散するＵＶをウェーハに集中させる下面に石英板６４が付着された反射鏡６３を含めてなる極超短波励起ランプ６０、及び極超短波励起ランプ６０と所定間隔離隔されてウェーハ６８が安着され、前記ウェーハ６８を加熱させることが可能なホットプレート７０を備えてなる。
【００４８】
前記ホットプレート７０にウェーハ６８が装着されると、極超短波ガイド６１がエネルギーを水銀が内在された水銀電球６２に加え、前記水銀をプラズマ状態にしてＵＶを発生させる。
いくつかの方向に発散されて発生したＵＶは反射鏡６３によって反射されてウェーハ６８に効率的に到達する。
【００４９】
本実施例による半導体素子の製造設備３０の動作順序を調べてみると、最初ウェーハローディング部３２にウェーハが内在されたウェーハカセットがローディングされると第１移送アーム５０によって前記ウェーハはＨＭＤＳ塗布部３４に移送される。前記ＨＭＤＳ塗布部３４は前記ウェーハにフォトレジストが効果的に塗布されるように所定の厚さのＨＭＤＳを塗布する。
【００５０】
継続して、前記ＨＭＤＳが塗布されたウェーハはフォトレジスト塗布部３６に第２移送アーム５２によって移送されて特定工程の特定のフォトレジストが前記ウェーハ表面に塗布される。前記移送アーム５０、５２は単に一実施例を説明するために添付したものであり、特定位置に限定されることではないことは当業者には公知の事実である。
【００５１】
継続して、前記フォトレジストが塗布されたウェーハはソフトベーク部３８に移送されて所定の温度でベークされ、前記フォトレジストに含まれた溶剤を除去して塗布されたフォトレジストが一定の厚さに塗布された状態を維持するようにする。
【００５２】
継続して、前記ソフトベークを遂行したウェーハはインターペース８０を通じて露光装備９０に移送されて露光が遂行される。前記露光が遂行されたウェーハはウェーハエッジ露光部４６を通過した後、ＰＥＢ部４２に移送されて所定の温度でベークされて現像後フォトレジストパターンに露光光源の入射光と反射光の干渉によって補強及び相殺現象が起きながら生じるスタンディングウェーブ効果によって発生する波模様が除去され、パターンのプロファイルが向上される。
【００５３】
継続して、前記ＰＥＢが完了されたウェーハは前記現像部４４に移送されて、前記ウェーハ表面に現像液が噴射されて露光による陽性フォトレジストパターンまたは陰性フォトレジストパターンが形成される。この際、前記フォトレジストパターンの線幅は好ましい線幅より大きい。
【００５４】
続いて、前記ウェーハはＵＶベーク部４８に移送されて前記フォトレジストパターン上にＵＶ照射とホットプレートによるベーク工程を遂行して前記フォトレジスト内に架橋反応（Ｃｒｏｓｓ Ｌｉｎｋｉｎｇ）が起きるようにした後、前記フォトレジストパターンをフローベークさせて現像後の最初の前記フォトレジストパターンより小さくなったフォトレジストパターンを得る。
【００５５】
半導体素子の製造装備３０のそれぞれの単位工程部は便宜によって配列順序を変更することができ、製造装備３０のファブライン（Ｆａｂ Ｌｉｎｅ）内の占有面積の効率性を高くするために前記単位工程部を垂直形態に配置することができることは当業者には当然である。
【００５６】
本実施例による半導体素子の製造装備３０の重要なポイントは、従来のスピナーまたはトラック装備にＵＶベーク部４８を添付することで、ＵＶベーク部４８の特別な位置地点を限定はしない。ＵＶベーク部４８の位置はＵＶベークが工程順序上現像工程の次に遂行されるもので現像部４４に近接して配置することが好ましい。
【００５７】
従って、ＵＶベーク部４８が付加された半導体素子の製造設備３０を通過してフォトレジストパターンが形成されたウェーハを後続工程のエッチング装備に移動させて前記フォトレジストパターンをエッチングマスクとして下部膜質をエッチングして素子パターンを形成する。
【００５８】
前述したように、本実施例の素子パターン形成方法は現像工程によって形成されたフォトレジストパターンをＵＶベークとフローベークを遂行した後、エッチング工程を遂行するもので、前記ＵＶベーク部が付加されたエッチング装備を使用して素子パターンを形成することができる。
【００５９】
従って、前記エッチング装備は現像工程が遂行されて形成されたウェーハ上のフォトレジストパターンにＵＶ光を照射させて前記ウェーハ上のフォトレジストパターンのフロー工程時、安定されたフローを提供するためのＵＶベーク部及び前記ＵＶベーク部と隣接して前記フォトレジストパターンをエッチングマスクとする下部膜質のエッチング工程が遂行される工程チャンバーを含めてなる。
【００６０】
前記ＵＶベーク部と前記工程チャンバーは工程の効率上ロードロックチャンバーに連結されることが好ましい。
図８は、本発明の一実施例による半導体素子のパターンの形成方法を示す工程順序図である。
【００６１】
図８に示すように、半導体素子のパターンの形成方法は、現像及び洗浄段階の後、３つの順序中で一つを選択して遂行することができる。前記３つの工程順序は、Ａ、Ｂ及びＣであり、まずＡ順序に対して記述した後、Ｂ及びＣの順序の記述において、Ａ順序と重複される段階は説明を省略した。
まず、Ａ工程順序を調べて見ると最初ウェーハ上に前記フォトレジストを塗布するＳ２０段階で、前記ウェーハ上にｉ−ｌｉｎｅ用フォトレジストを塗布する。
【００６２】
継続して前記塗布された前記ｉ−ｌｉｎｅ用フォトレジストをソフトベークさせるＳ２２段階として、前記フォトレジストが含めているソルベントを除去することで前記ｉ−ｌｉｎｅ用フォトレジストの接着力を増加させるためにソフトベークを遂行する。
【００６３】
この際、前記ｉ−ｌｉｎｅ用フォトレジストはベース樹脂、光活性剤及び溶剤などで構成されるポジティブフォトレジストとしてフォトレジストパターンの架橋反応を活性するための添加剤として２、４、６―トリアミノ−１、３、５―トリアジンがベース樹脂と光活性剤及び溶剤の総量に対して０．００１乃至５重量％で含まれたことを使用することができる。  前記２、４、６−トリアミノ−１、３、５−トリアジンはいわゆるメラミン（ｍｅｌａｍｉｎｅ）とするもので、化学式がＣ3Ｈ6Ｎ6で、フォルムアルデヒドと付加縮合反応によってメラミンフォルムアルデヒド樹脂を形成する。
【００６４】
続いて、前記ソフトベークが終ったフォトレジスト上にフォトマスクを整列させて前記フォトレジストを露光するＳ２４段階として、ｉ−ｌｉｎｅ用フォトレジストが塗布されたウェーハをｉ−ｌｉｎｅステッパに移動させて前記ウェーハ上に微細ホールパターンが形成された位相反転マスクを整列させてｉ−ｌｉｎｅを位相反転マスクを通じてｉ−ｌｉｎｅを入射させて前記ウェーハを露光する。
【００６５】
継続して、前記露光されたウェーハをＰＥＢさせるＳ２６段階として、前記ＰＥＢは前記フォトレジストパターンの前記露光光源の入射光と反射光の干渉によって補強及び相殺現象が起こりながら生じるスタンディングウェーブ効果によって発生する波模様を除去して前記パターンのプロファイルを向上させて前記フォトレジストパターンの解像度を向上させる。
【００６６】
継続して、前記ＰＥＢが完了された前記ウェーハを現像及び洗浄して前記フォトレジストパターンを形成させるＳ２８段階として、ＰＥＢが完了された前記ウェーハを現像装置に移動させて前記フォトレジスト上に現像液を供給してパターンを形成した後、洗浄液に現像不純物を除去する。
【００６７】
継続して、前記フォトレジストパターンをＵＶベークさせるＳ３２段階として、前記フォトレジストパターンにＵＶ光を照射しながら熱を加えフォトレジスト内に架橋反応（Ｃｒｏｓｓ Ｌｉｎｋｉｎｇ）が起こるようにして前記フォトレジストパターンの熱的安全性が確保されて温度上昇によるフロー時、熱に鈍感であるようにする。前記ＵＶベークは前記フォトレジストパターンにＵＶ光を照射しながら熱によるベーク工程を同時に遂行することができ、前記熱によるベーク工程はＵＶ光を照射した後、独立的に遂行することができる。
【００６８】
継続して、前記ＵＶベークの後、前記フォトレジストパターンをフローベークするＳ３６段階として、前記フォトレジストの軟化点以上の熱を前記フォトレジストパターンに加えて前記フォトレジスト高分子を軟化及び粘度が減少するようにして前記フォトレジストパターンをフローさせてパターンの大きさを小さくする。また、パターンの密度が高いセル地域とパターンの密度が低いペリ地域の前記フォトレジストパターンのフロー程度の差が大きくなく前記フォトレジストパターンが前記ウェーハの全面に均一に形成される。
【００６９】
続いて、Ｂ工程順序は、前記Ａ工程順序で前記フォトレジストパターンにＵＶベークさせるＳ３２段階の前にフロー工程をもう少し安定に遂行するためにハードベークさせるＳ３０段階がさらに添加される。
【００７０】
最後にＣ工程順序は前記Ａ工程順序で遂行されたフォトレジスト内に架橋反応が起こるようにして、前記フォトレジストパターンの熱的安定性が確保されて温度上昇によるフロー時、熱に鈍感であるようにＵＶベークさせるＳ３２段階の代わりにハードベークさせるＳ３３段階と前記Ｓ２８の現像段階で使用する同一な現像液と同一な方法で、前記ハードベークが遂行されたウェーハを現像液処理させるＳ３４段階を次々に遂行する。即ち、Ｃ工程順序では前記現像工程によって形成された前記フォトレジストパターンを現像液処理することでフォトレジストの特性を変化させて前記ＵＶベークと同一な特性を得る。
【００７１】
図９乃至図１２は、図８の工程順序図によるｉ−ｌｉｎｅ用フォトレジスト及び位相反転マスクを使用してフロー方法でコンタクトホールパターン形成を表す工程断面図でＡ工程順序を説明する。
【００７２】
図９に示すように、上部に非パターン形成膜１４が形成されているウェーハ１２にｉ−ｌｉｎｅ用フォトレジスト１６を塗布した後、８０乃至１２０℃で５０乃至１００秒の間ソフトベークする。前記ソフトベークは、前記ｉ−ｌｉｎｅ用フォトレジスト１６に含まれた溶剤を除去して塗布された前記ｉ−ｌｉｎｅ用フォトレジスト１６が一定の厚さで塗布された状態を維持するようにする。前記ソフトベークの好ましい工程温度は９０乃至１１０℃である。
【００７３】
この際、前記ｉ−ｌｉｎｅ用フォトレジストはベース樹脂、光活性剤、溶剤及び添加剤として２、４、６−トリアミノ−１、３、５−トリアジンがベース樹脂と光活性剤及び溶剤の総量に対して０．００１乃至５重量％で含まれたポジティブフォトレジストを使用することができる。
【００７４】
継続して、図１０に示すように前記ウェーハ１２をｉ−ｌｉｎｅ用ステッパに移動させてｉ−ｌｉｎｅ用フォトレジスト１６の上に微細ホールパターンが形成されている移送反転マスク１７を整列させてｉ−ｌｉｎｅを利用して露光を実施する。
【００７５】
継続して、図１１に示すように露光されたウェーハ１２を１００乃至１４０℃で５０乃至１００秒の間ＰＥＢを実施した後、現像及び洗浄をして第1コンタクトホールパターン１８を形成する。前記ＰＥＢはフォトレジストからなるパターンに表れる微細な構造のスタンディングウェーブなどを除去してパターンのプロファイルを向上させて、解像度を高くするための目的で遂行される。この際、前記第１コンタクトホールパターン１８の大きさは０．２８μｍ程度で、前記ウェーハ１２の全面の前記第1コンタクトホールパターン１８の均一度は良くない。
【００７６】
継続して、図１２のように前記第1コンタクトホールパターン１８にＵＶベーク及びフローベークを連続遂行して前記第1コンタクトホールパターン１８より大きさが小さい０．２０μｍ以下の第２コンタクトホール２０を形成する。前記ＵＶベークは、前記第1コンタクトホールパターン１８にＵＶ光を照射させながら熱を加えて同時にベークする。前記ＵＶ光の照射時間は、１０乃至８０秒であり、好ましくは１０乃至５０秒である。前記熱によるベークの温度は５０乃至１４０℃で、好ましくは１１０℃である。即ち、前記第1コンタクトホールパターン１８が前記ＵＶ光の照射とベークによって熱的に安定化されながら前記第1コンタクトホールパターン１８に架橋反応が起きるようにする。
【００７７】
継続して、前記ＵＶベークを遂行した後、ＵＶ光照射を停止して、同一チャンバーまたは独立のベークチャンバーにウェーハを移動させて１４０乃至２００℃で８０乃至１２０秒の間フローベークを実施して、第２コンタクトホール２０を形成する。前記フローベークの工程温度は好ましくは１７０乃至１９０℃である。従って、フローベーク時、パターンが反復して存在する粗密な部分とパターンがない部分との高分子のフロー程度の差が大きく、発生するパターンがつぶれるバルク効果（Ｂｕｌｋ ｅｆｆｅｃｔ）が発生せず、露光光源より小さな０．２０μｍ以下の第２コンタクトホール２０がウェーハ１２の全面に均一に形成される。前記フローベークはフォトレジストの種類及びフロー量によって１回以上反復することができる。
【００７８】
従って、前述した構成からなる本実施例の製造装備の特徴を調べてみると、従来のスピナーまたはトラック装備に架橋反応部としてＵＶベーク４８をさらに設置することで、また通常のエッチング装備でエッチング工程チャンバーに隣接してＵＶベーク４８を設置することで、装備の効率性を高くして円滑なフローベーク工程を遂行することができる。
そして、本実施例のパターン形成方法にはｉ−ｌｉｎｅ用フォトレジストとＤＵＶ用フォトレジスト全てが適用される。
【００７９】
前記フォトレジストは二つの場合がある。即ち、光に露光されると現像液に不可溶性であるネガティブフォトレジストと光に露光されると現像液に可溶性になるポジティブフォトレジストがある。本実施例の場合には、前記ｉ−ｌｉｎｅ用ポジティブフォトレジストはベース樹脂（Ｒｅｓｉｎ）としてノボラックレジン、光活性剤としてディアゾナプトキノン（Ｄｉａｚｏｎａｐｔｏｑｕｉｎｏｎｅ）ベースにブラスト系（Ｂａｌａｓｔ Ｇｒｏｕｐ）としてポリハイドロッキシベンゾピノン（Ｐｏｌｙｈｙｄｒｏｘｙ Ｂｅｎｚｏｐｈｅｎｏｎｅ）などが結合された構造物及び溶剤として２−ヘプタノン（Ｈｅｐｔａｎｏｎｅ）などからなり、添加剤としていわゆるメラミンと称する２、４、６−トリアミノ−１、３、５−トリアジンを添加することでフォトレジストパターンのフロー効果をさらに向上させることができる。
通常、ポジティブフォトレジストにＵＶ照射またはベークを遂行すると、酸（Ａｃｉｄ）が発生して前記ポジティブフォトレジストを可溶性とする。
【００８０】
従って、前記ポジティブフォトレジストに添加剤の添加は前記ポジティブフォトレジスト上部での架橋反応を手伝い、その結果、本発明のフロー工程は相当に向上される。即ち、前記ｉ−ｌｉｎｅ用ポジティブフォトレジストに、２、４、６−トリアミノ−１、３、５−トリアジンを添加することで酸触媒下で樹脂間の架橋反応がさらに活性化されてフォトレジストの熱特性が向上される。
【００８１】
【発明の効果】
従って、本発明によると、前述したようにフォトレジストパターン形成後、ＵＶ光を前記フォトレジストパターンに照射して前記フォトレジストパターンの高分子に架橋反応を誘発させて前記フォトレジストを熱的に安定化させた後、フローを進行することでパターンが反復して存在する粗密な部分とパターンがない部分の高分子のフロー程度の差が大きく、発生するパターンがつぶれるバルク効果を発生させなく均一な前記フォトレジストパターンの大きさを露光光源の波長より小さく形成することができる効果がある。
【００８２】
以上、本発明は記載された具体例に対してのみ詳しく説明されたが、本発明の技術思想範囲内で多様な変形及び修正が可能であることは当業者にとって明白なことであり、このような変形及び修正が添付された特許請求の範囲に属することは当然なことである。
【図面の簡単な説明】
【図１】従来の半導体素子のパターン形成方法を示す工程順序図である。
【図２】図１の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図３】図１の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図４】図１の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図５】図１の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図６】本発明による半導体素子の製造装備の一実施例を説明するための構成図である。
【図７】図６の半導体素子の製造装備のＵＶベーク部を説明するための断面図である。
【図８】本発明の一実施例による半導体素子のパターン形成方法を示す工程順序図である。
【図９】図８の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図１０】図８の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図１１】図８の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図１２】図８の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【符号の説明】
２、１２  ウェーハ
４、１４  非パターン形成膜
６、１６  フォトレジスト
７、１７  位相反転マスク
８、１８  第１コンタクトホールパターン
９、２０  第２コンタクトホールパターン
３０  半導体素子製造装備
３２  ローディング部
３４  ＨＭＤＳ塗布部
３６  フォトレジスト塗布部
３７  ベーク部
３８  ソフトベーク部
４０  ハードベーク部
４２  ＰＥＢ部
４４  現像部
４６  ウェーハエッジ露光部
４８  ＵＶベーク部
５０  第１移送アーム
５２  第２移送アーム
６０  ＵＶランプ
６１  極超短波ガイド
６２  水銀電球
６３  反射鏡
６４  石英板
７０  ホットプレート
８０  インターペース
９０  露光装備
【図１】
0003676947.tif 000002
【図２】
0003676947.tif 000003
【図３】
0003676947.tif 000004
【図４】
0003676947.tif 000005
【図５】
0003676947.tif 000006
【図６】
0003676947.tif 000007
【図７】
0003676947.tif 000008
【図８】
0003676947.tif 000009
【図９】
0003676947.tif 000010
【図１０】
0003676947.tif 000011
【図１１】
0003676947.tif 000012
【図１２】
0003676947.tif 000013