(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板に実装され、データ記憶媒体から得られたリードバック信号を入力し振幅を正規化して出力する、絶対温度に比例する利得特性を有する可変利得増幅器と、
前記基板に実装され、前記可変利得増幅器の出力信号と予め設定された基準信号を比較し、その差信号を出力する第１の比較器と、
前記基板に実装され、前記差信号に基づいて前記可変利得増幅器の利得制御電圧を生成し、保持する利得制御バッファと、
前記基板に実装され、前記利得制御バッファの利得制御電圧の両端にそれぞれ抵抗性素子を介して接続された第２の比較器と、
前記基板に実装され、前記それぞれの抵抗性素子及び前記第２の比較器の入力に出力が結合されたディジタル・アナログ変換器と、
前記基板に実装され、前記第２の比較器の入力に結合され、絶対温度に比例する値の電流を生成し出力する温度補償回路と、
前記基板に実装され、前記第２の比較器の出力に結合された入力と前記ディジタル・アナログ変換器の入力に結合された出力を有し、前記第２の比較器のそれぞれの入力における電圧が等しくなるまでバイナリ・コードを出力し、前記第２の比較器のそれぞれの入力における電圧が等しいことに応答して前記リードバック信号の振幅を表すバイナリ算定信号を出力する論理回路と、を有し、
前記温度補償回路は、前記第２の比較器のそれぞれの入力における電圧が等しくなるまで、前記それぞれの抵抗性素子に電流を供給することを特徴とするリードバック信号振幅算定回路。
【請求項２】
前記基準信号は予め設定されたリードバック信号の振幅を表す信号であることを特徴とする請求項１記載のリードバック信号振幅算定回路。
【請求項３】
前記利得制御バッファはコンデンサを有し、前記利得制御電圧は前記コンデンサによって生成されることを特徴とする請求項１記載のリードバック信号振幅算定回路。
【請求項４】
データ記憶ディスクと、
前記データ記憶ディスクからデータを読取り、リードバック信号を出力する読取り変換器と、
前記読取り変換器とデータ記憶ディスクの間の相対的な動きを与えるためのアクチュエータと、を有するデータ記憶システムにおいて、
基板と、
前記基板に実装され、前記リードバック信号を入力し振幅を正規化して出力する、絶対温度に比例する利得特性を有する可変利得増幅器と、
前記基板に実装され、前記可変利得増幅器の出力信号と予め設定された基準信号を比較し、その差信号を出力する第１の比較器と、
前記基板に実装され、前記差信号に基づいて前記可変利得増幅器の利得制御電圧を生成し、保持する利得制御バッファと、
前記基板に実装され、前記利得制御バッファの利得制御電圧の両端にそれぞれ抵抗性素子を介して接続された第２の比較器と、
前記基板に実装され、前記それぞれの抵抗性素子及び前記第２の比較器の入力に出力が結合されたディジタル・アナログ変換器と、
前記基板に実装され、前記第２の比較器の入力に結合され、絶対温度に比例する値の電流を生成し出力する温度補償回路と、
前記基板に実装され、前記第２の比較器の出力に結合された入力と前記ディジタル・アナログ変換器の入力に結合された出力を有し、前記第２の比較器のそれぞれの入力における電圧が等しくなるまでバイナリ・コードを出力し、前記第２の比較器のそれぞれの入力における電圧が等しいことに応答して前記リードバック信号の振幅を表すバイナリ算定信号を出力する論理回路と、を有し、
前記温度補償回路は、前記第２の比較器のそれぞれの入力における電圧が等しくなるまで、前記それぞれの抵抗性素子に電流を供給するリードバック信号振幅算定回路を具備することを特徴とするデータ記憶システム。
【請求項５】
前記基準信号は予め設定されたリードバック信号の振幅を表す信号であることを特徴とする請求項４記載のデータ記憶システム。
【請求項６】
前記利得制御バッファはコンデンサを有し、前記利得制御電圧は前記コンデンサによって生成されることを特徴とする請求項４記載のデータ記憶システム。
【発明の詳細な説明】
【０００１】
技術分野
本発明は、概して云えば、データ記憶媒体から読み取られた信号に関するものであり、更に詳しく云えば、ディスク・ドライブ・システムに設けられたデータ記憶媒体から読み取られた信号の振幅を算定するためのシステム及び方法に関するものである。
【０００２】
背景技術
ディスク・ドライブ・システム製造産業では、現在、読取り／書込みヘッドの部品として利用される変換器の性能及び信頼性に大きな注意が向けられている。例えば、読取り変換器の動作特性の変化は、読取り／書込みヘッドの性能低下又はそのヘッドの差し迫った障害を表すことがある。例えば、特定の読取り／書込みヘッドから得られたリードバック信号の振幅の変化は、その読取り／書込みヘッドの読取り素子に対して起こり得る問題を表すことがある。
【０００３】
例えば、特定の読取り／書込みヘッドを使用して得られたリードバック信号の振幅特性を常時監視するということは、その読取り／書込みヘッド上に設けられた読取り変換器の整合性及び動作状態に関して洞察を施し得ることがわかっている。例えば、変則的な態様で動作しているジャイアントＭＲ（ＧＭＲ）変換器は、常時振幅が減少しているリードバック信号を生ずることがある。しかし、ほとんどの読取りチャネル設計の性質及び複雑さは、一般に、特定の読取り／書込みヘッドに対するリードバック信号の振幅を高い精度でもって測定するというようなリードバック信号の特性を本来の状態で測定することを不可能にしている。
【０００４】
代表的な読取りチャネルの設計では、しばしば自動利得制御（ＡＧＣ）ループの利得要素として可変利得増幅器（ＶＧＡ）が使用される。なお、ＡＧＣループは、ＶＧＡの出力において与えられるリードバック信号の振幅を調整するために使用されるものである。ＡＧＣループは、ＶＧＡに適正な信号を供給することによってＶＧＡの利得を修正する。ＶＧＡに入力されたリードバック信号の振幅を算定するためにＶＧＡ制御信号を使用する試みが行われたけれども、そのような試みの方法は、リードバック信号の振幅算定の精度に悪影響を与える温度関連の要因を完全に無視している。
【０００５】
モリツグ氏他に対して発行された米国特許第５,６３１,８９１号（１９９７年５月２０日）は光ディスク・ドライブ装置用のＡＧＣループ回路を開示している。その回路では、ＶＧＡ出力に接続されたコンパレータのための基準電圧回路において使用されるショットキ・ダイオードが、ＶＧＡ出力に接続されたクランプ回路において使用される一対のショットキ・ダイオードに物理的に隣接している。なお、これは、それらのショットキ・ダイオードが同じ温度条件の下で動作するものと仮定している。
【０００６】
データ記憶媒体から得られたリードバック信号の振幅を高い精度でもって決定するための装置及び方法に対する熱望的な要求がディスク・ドライブ・システム製造業界には存在する。読取りチャネルを本来の状態で実施し得るそのような装置及び方法に対する特定の要求も存在する。本発明はこれらの及び他の要求を満たすものである。
【０００７】
発明の開示
本発明は、データ記憶媒体から得られそして利得修正増幅器に入力されたリードバック信号の振幅を算定するための装置及び方法に関する。
【０００８】
本発明の第１実施例による方法は、増幅器の入力に供給されたリードバック信号に応答して増幅器の出力において出力信号を検知することを伴う。増幅器の出力信号と基準信号との間の差を表す差信号が発生される。増幅器利得の温度係数と関連した補償信号が発生する。その補償信号を使用してリードバック信号の振幅を表す算定信号が発生される。算定信号はリードバック信号の振幅を表す。この場合、算定信号は、差信号の大きさに等しい大きさ及び差信号の極性とは逆の極性を有する。算定信号は、その算定信号を差信号に加えること又はその算定信号を差信号から減じることによって発生される。
【０００９】
本発明の第２実施例による方法は、増幅器の入力に供給されたリードバック信号に応答して増幅器の出力において出力信号を検知することを伴う。増幅器の出力信号と基準信号との間の差を表す差信号が発生される。増幅器利得の温度係数と関連した補償信号が発生する。この場合、補償信号は電流信号である。その補償信号を使用して、リードバック信号の振幅を表す算定信号が発生される。算定信号はリードバック信号の振幅を表す。この場合、算定信号は、差信号の大きさに等しい大きさ及び差信号の極性とは逆の極性を有する。
【００１０】
いずれに実施例においても、補償信号は温度に関連した大きさを有し、それは絶対温度に比例することが望ましい。更に、補償信号を発生させることは、絶対温度に比例した大きさを有する第１補償信号を発生させること及び温度に無関係の大きさを有する第２補償信号を発生させること及び温度に無関係の大きさを有する第２補償信号を発生させることを伴い得るものである。その第１及び第２補償信号は、差信号における温度関連の利得及び極性の変動を打ち消すために選択的に使用可能である。算定信号はバイナリ算定信号であってもよい。差信号は、利得修正増幅器から出力された信号を所定の振幅に維持すべく増幅器出力信号を基準信号と平衡状態にするように増幅器の制御入力に供給され得るものである。基準信号は、利得修正増幅器の出力において維持されるべき事前設定されたリードバック信号の振幅を表し得るものである。
【００１１】
データ記憶媒体から得られたリードバック信号の振幅を算定するための回路は、リードバック信号を受け取る信号入力、信号出力、及び増幅器の制御信号を受け取る制御入力を有する利得修正増幅器を含む。増幅器の制御入力はキャパシタに結合され、増幅器の制御信号がそのキャパシタに記憶される。
【００１２】
更に、その回路はコンパレータを含み、そのコンパレータの入力はそれぞれの抵抗性素子を介して増幅器の制御入力に結合される。コンパレータの入力にはディジタル・アナログ回路（ＤＡＣ）の出力が結合される。又、コンパレータの入力には温度補償回路が結合され、増幅器利得の温度係数と関連した補償信号を発生させる。温度補償信号は抵抗性素子に跨る電圧の変化を生じさせる。コンパレータの出力に結合された入力及びＤＡＣの入力に結合された出力を有する論理回路が含まれる。その論理回路は、コンパレータのそれぞれの入力における電圧が等しいことに応答して、リードバック信号の振幅を表す算定信号をそれの出力において発生する。その算定信号はバイナリ信号であってもよい。
【００１３】
増幅器、温度補償回路、及びコンパレータは同じ温度プロファイルを有することが望ましく、又、共通のＩＣ基板上に設けられることが望ましい。温度補償回路は電流発生器及び大きさ制御器を含む。温度補償回路は増幅器に統合したものでもよい。利得修正増幅器は可変利得増幅器（ＶＧＡ）を含んでもよい。
【００１４】
温度補償回路は、絶対温度に比例した大きさを有する第１補償信号を発生させ得るし、温度に無関係の大きさを有する第２補償信号を発生させ得るものである。第１補償信号は第２補償信号の極性とは反対の極性を持ち得る。第１及び第２補償信号は、増幅器制御信号における温度関連利得及び極性変動を打ち消すために選択的に使用可能である。本発明のリードバック信号振幅算定回路は、ディスク・ドライブ・システム又は他の種々なタイプのデータ記憶システムにおいて実装可能である。
【００１５】
本発明に関する上記の要約は本発明の各実施例又はすべての実施方法を記述することを意図するものではない。添付図面と関連して以下の詳細な説明及び特許請求の範囲を参照することによって、本発明を更に完全に理解できると共に利点及び達成事項が明らかになるであろう。
【００１６】
発明を実施するための最良の形態
図示の実施例に関する以下の説明では、本願の一部分を形成する添付図面に対する参照が行われ、又、添付図面には本発明を実施し得る種々の実施例が示される。他の実施例が利用可能であること及び本発明の範囲から逸脱することなく構造上及び機能上の変更が行われ得るということも理解されるべきである。
【００１７】
広義の及び一般的な用語では、本発明の原理によるシステム及び方法は、自動利得制御（ＡＧＣ）ループへの入力信号の振幅の正確な算定をもたらす。本発明による入力信号算定方法は、入力信号の振幅における変動の存在にもかかわらず、その入力信号の振幅の正確な算定をもたらす。温度補償が与えられ、それによって、ＡＧＣループにおいて使用される可変利得増幅器の利得と関連した温度係数は、ＡＧＣループ利得に関する温度変動の影響を効果的に無効にするようにＶＧＡ制御信号に加えられる温度補償信号を作るために使用される。
【００１８】
本発明による入力信号算定方法がディスク・ドライブ・システムにおいて使用される実施例では、データ記憶媒体から得られたリードバック信号の振幅が正確に算定可能である。所与の読取り／書込みヘッドに対するリードバック信号の振幅を反復ベースで算定することは、読取り変換器及び／又は読取りチャネル回路の振幅特性における変化の識別をもたらす。
【００１９】
一例として、ＧＭＲ読取り変換器と関連した縮小振幅値を結果として生じる振幅測定は、一般に、変換器の差し迫った障害を表している。相対的なリードバック信号の振幅におけるそのような損失又は異常は、変化するタイプの読取り変換器に対する予測障害分析作戦の一部として使用可能である。リードバック信号の振幅算定の精度は読取り変換器／読取りの性能における望ましくない変動を検出する能力を有利に改良し、劣悪に動作する読み取り変換器を適切に識別するための精度を高めることは明らかであろう。
【００２０】
リードバック信号の振幅が或る事前設定された振幅に維持されるべき実施例では、可変利得増幅器及び温度補償回路を含む本発明のリードバック信号振幅算定回路が読取りチャネル回路の自動利得制御ループにおいて使用可能である。記憶媒体から得られそして可変利得増幅器に入力された信号が読取り／書込みヘッド製造方法の変更、フライ・ハイトの変動、前置増幅器の利得変動等によるような振幅変動を受ける。リードバック信号の振幅を正確に算定することは、読取り変換器の性能における微妙な及び顕著な変化及び／又は読取りチャネル回路の性能における望ましくない変化を検出することができる。
【００２１】
図面、特に、図１及び図２を参照すると、本発明のリードバック信号算定方法が実施可能であるディスク・ドライブ・システム２０が示される。ディスク・ドライブ・システム２０は、図２に最もよく示されるように、一般に、同軸方向に縦列関係でスタックされ、スピンドル・モータ２６によって比較的高い回転速度で回転する１つ又は複数の固定データ記憶ディスク２４を含む。図１に示されるように、各ディスク２４は、一般に、複数の間隔づけられた同心円トラック５０を含むようにフォーマットされる。各トラックは一連のセクタ５２に区分され、一方、それらのセクタは更に個々の情報フィールドに分けられる。１つ又は複数のディスク２４が、螺旋状のトラック構成を含むように交互にフォーマットされることもあり得る。
【００２２】
アクチュエータ３０は、一般に、複数のインターリーブしたアクチュエータ・アーム２８を含み、各アームは、データ記憶ディスク２４に及びデータ記憶ディスク２４から情報を転送するための１つ又は複数の変換器２７及びスライダ・アセンブリ３５をロード・ビーム２５に装着される。一般に、スライダ３５は、スピンドル・モータの回転速度が増加するに従って変換器２７をディスク２４の表面から持ち上げ、ディスク２４の高速回転によって生じた空気ベアリングによって変換器２７をディスク２４上でホーバリングさせる空気力学的なリフティング・ボディとして設計される。別の方法として、スライダ３５及びディスク表面２４の間の静的摩擦及び動的摩擦を減少させるために、ディスク表面２４上に適合した潤滑剤が配される。
【００２３】
アクチュエータ３０は、一般に、静止アクチュエータ・シャフト３２に取り付けられ、アクチュエータ・アーム２８をデータ記憶ディスク２４のスタック内に及びそのスタックの外に移動させるためにそのシャフト３２上で回転する。アクチュエータ３０のコイル・フレーム３４に取り付けられたコイル・アセンブリ３６は、一般に、永久磁石構造体３８の上部磁石アセンブリ４０及び下部磁石アセンブリ４２の間に形成されたギャップ４４内で回転し、アクチュエータ・アーム２８をデータ記憶ディスク２４の表面上でスウィープさせる。スピンドル・モータ２６は、一般に、電源４６によって付勢され、データ記憶ディスク２４を回転するように適応した多相交流モータ又はその代替えとしての直流モータを含む。コイル・アセンブリ３６並びに永久磁石構造体３８の上部磁石アセンブリ４０及び下部磁石アセンブリ４２は、サーボ・プロセッサ５６によって発生される制御信号に応答するアクチュエータのボイス・コイル・モータ３９として共同して動作する。
【００２４】
サーボ・プロセッサ５６は、ボイス・コイル・モータ３９に供給される制御電流の方向及び大きさを制御する。アクチュエータのボイス・コイル・モータ３９は、方向及び大きさが変化する制御電流が永久磁石構造体３８によって発生された磁界の存在時にコイル・アセンブリ３６に流れる時、アクチュエータ・コイル・フレーム３４上にトルク力を生じる。アクチュエータ・コイル・フレーム３４上に与えられたトルク力は、コイル・アセンブリ３６に流れる制御電流の極性に依存した方向にアクチュエータ・アーム２８の対応する回転運動を生じさせる。読取りチャネル電子回路５７と協同するサーボ・プロセッサ５６は、データをディスク２４から読み取る時及びディスク２４に書き込む時、アクチュエータ・アーム２８及び変換器２７を規定のトラック５０及びセクタ５２のロケーションに移動させるようにアクチュエータのボイス・コイル・モータ３９を調整する。サーボ・プロセッサ５６はディスク・ドライブ・コントローラ５８に緩く結合される。ディスク・ドライブ・コントローラ５８は、一般に、データ記憶ディスク２４への及びデータ記憶ディスク２４からのデータの転送を調整する制御回路及びソフトウエアを含む。サーボ・プロセッサ５６及びディスク・ドライブ・コントローラ５８は図１では２つの別個の装置として示されているけれども、そのサーボ・プロセッサ５６及びディスク・ドライブ・コントローラ５８が、一般にはコンポーネント・コストの減少を生じる単一の多目的プロセッサにおいて実施可能であることは勿論である。
【００２５】
次に図３に転じる、本発明の実施例に従ってデータ記憶媒体から読み取られた信号の振幅を算定するために遂行される種々のプロセスが流れ図の形式で示される。図３に示されるように、データ記憶システムに設けられたデータ記憶媒体からリードバック信号が得られる（１５０）。この実施例では、読取りチャネルの信号処理パスに導かれたリードバック信号の振幅を調整する目的で読取りチャネルの自動利得制御（ＡＧＣ）ループにおいて可変利得増幅器（ＶＧＡ）が使用される。リードバック信号はＶＧＡの信号入力に印加される（１５２）。ＶＧＡ出力信号及び事前設定された振幅を表す基準信号を使用して制御信号が発生される（１５４）。そこで、その制御信号はＶＧＡの制御入力に印加される。それは、一般に、ＶＧＡの利得に対する調整を生じる。
【００２６】
ＶＧＡ利得の温度係数に関する補償信号が発生される（１５６）。一実施例では、その補償信号の大きさ又は値は絶対温度に比例的に関連付けられる。補償信号はオリジナルの制御信号と共に使用されて修正制御信号を発生する（１５８）。その修正制御信号は、リードバック信号の正確な表示である算定信号を発生するために使用される（１６０）。
【００２７】
算定信号は値が修正制御信号に等しい信号であるが、種々の入力又は出力のニーズに適した形式のものでよい。例えば、修正制御信号はアナログ信号であってもよく、算定信号はアナログ修正制御信号を表すディジタル信号であってもよい。本発明の原理に従って計算されたリードバック信号の振幅は、ＶＧＡ利得の温度係数によるＶＧＡ制御信号における温度関連の変動を重視している。
【００２８】
次に図４を参照すると、本発明の実施例に従ってデータ記憶媒体から得られたリードバック信号の振幅を算定するための回路７０が示される。図４に示された回路７０は、図１及び図２に関連して前述したシステムの読取りチャネル電子装置内に統合されてもよい。図４に示された回路及び本願において説明された他の回路の実施例及び方法が一般に広範囲のデータ記憶システム及び他のタイプの信号処理システムにおいて実施可能であることは勿論である。
【００２９】
図４は読取り/書込みヘッド７１の読取り素子を使用してデータ記憶ディスク７３から取り出された情報信号を処理する数多くのコンポーネントを示す。ディスク７３の表面から得られた情報信号は、一般に、そこに記憶されたデータ及びサーボ情報を表すが、他のタイプの情報を含んでもよい。ディスク７３上に記憶された情報は、一般に、一連の同心円トラック又はサーペント・トラックにおける磁気遷移の形式のものである。読取り/書込みヘッド７１は、磁気抵抗（ＭＲ）読取り素子、ジャイアント磁気抵抗（ＧＭＲ）読取り素子、薄膜読取り素子、又は他のタイプの読取り変換器を含み得る。データ記憶ディスク７３が光学的情報を記憶し得ること及び読取り/書込みヘッド７１が光学的読取り素子を含み得ることは勿論である。
【００３０】
読取り/書込みヘッド７１の読取り変換器において誘起された情報信号は、一般に、アーム・エレクトロニクス（ＡＥ）回路又はモジュール７２のような前置増幅電子機器に伝えられる。ＡＥモジュール７２は、読取り/書込みヘッド７１から送られた、典型的には、マイクロボルトの範囲からミリボルトの範囲までのリードバック信号を増幅する。増幅されたリードバック信号はＡＥモジュール７２からリードバック信号振幅算定回路７５に伝える。リードバック信号振幅算定回路７５は読取りチャネル内に統合されることが望ましいが、必須なことではない。回路７５の種々なコンポーネントは、一般には、読取りチャネル・アプリケーションにおいて使用されたコンポーネントであることが注目される。そのようなコンポーネントは、本発明の原理に従って、結合して正確なリードバック信号振幅算定を行う他の回路素子に結合されることも可能である。
【００３１】
図４に示された実施例によれば、リードバック信号振幅算定回路７５は、１つ又は複数の信号導体７４を介してＡＥモジュール７２に結合される可変利得増幅器（ＶＧＡ）７６を含む。可変利得増幅器は、従来技術においては、電流又は電圧制御信号のような制御信号に応答して変更可能な利得を有する増幅器として理解されるものである。ＶＧＡ７６は、この実施例では連続的タイム・フィルタ（ＣＴＦ）７８に結合される。リードバック信号はそのＣＴＦ７８を介して送られそしてフィルタされる。ＣＴＦ７８から出力されたリードバック信号は１つ又は複数の信号導体７９を介して下流の回路に送られる。
【００３２】
望ましい実施例では、ＶＧＡ７６は、ＡＥモジュール７２から受け取られたリードバック信号の振幅を正規化するために使用される。例えば、ＶＧＡ７６の出力におけるリードバック信号の振幅は８００ｍＶｄｐｐ（ピーク・ツー・ピーク）において正規化可能である。ＶＧＡ７６及びＣＴＦ７８の両方を含む実施例においては、関連の正規化された振幅はＶＧＡ７６及びＣＴＦ７８の結合と関連した振幅である。
【００３３】
図４に示された回路構成によれば、ＶＧＡ利得制御バッファ８０は、ＶＧＡ７６の利得を調節する目的で１つ又は複数の導体７７を介してＶＧＡ７６に送られる制御電圧信号を発生する。利得制御バッファ８０はデータ利得キャパシタ８４及びサーボ利得キャパシタ８６を含む。利得キャパシタ８４及び８６にそれぞれまたがって発生される電圧は統合された自動利得制御電圧を表す。複雑でない実施例では、利得制御バッファ８０がマルチプレクサを表し得ることは明らかであろう。
【００３４】
利得制御バッファ８０は単位利得電圧バッファ８１に結合される。図４に示されるように、データ利得キャパシタ８４にまたがって発生された電圧に等しい電圧が単位利得電圧バッファ８１の入力に与えられる。データ利得キャパシタ８４と関連した電圧がディスク・ドライブ・システムのオペレーションのアイドル・モード又は読取りモード中選択的に単位利得電圧バッファ８１の入力に印加可能であることは注目される。
【００３５】
単位利得電圧バッファ８１の出力において発生された電圧ＶＣＴＲＬは、データ利得キャパシタ８４にまたがって発生された電圧と同じである。抵抗Ｒが単位利得電圧バッファ８１のそれぞれの出力及びＮビット・ディジタル・アナログ変換器（ＤＡＣ）８８に接続される。Ｎビット・ＤＡＣ８８及び抵抗Ｒの出力はコンパレータ８２の入力にも結合される。コンパレータ８２のそれぞれの入力に温度補償電流源８９が結合される。
【００３６】
本発明の原理に従ってリードバック信号振幅算定手順を遂行するために、単位利得電圧バッファ８１、ＮビットＤＡＣ８８，及びコンパレータ８２が図４に示されるように接続されることは注目される。なお、このリードバック信号振幅算定手順は図４、図６及び図７を更に参照して以下で詳しく説明されるであろう。これらの接続は、一般に、ディスク・ドライブ・システムのオペレーションの他のモード中は他の機能を提供するように変更される。
【００３７】
前に簡単に説明したように、多くのディスク・ドライブ・システムは、読取りチャネルの信号処理パスに導入されたリードバック信号の振幅を調整するために自動利得制御（ＡＧＣ）ループを使用する読取りチャネルを使っている。リードバック信号の振幅を事前設定された振幅に調整することは、一般に、製造方法の変更、飛翔高さの変動、前置増幅器の利得変動等によるヘッド／チャネル特性の差に適応することを必要とする。
【００３８】
図５に示されたような既知の実施方法によれば、リードバック信号が可変利得増幅器１０２の入力１１０において受け取られる。ＡＧＣループは、リードバック信号の振幅をＶＧＡ１０２の出力１１１において感知すること及びコンパレータ１０８の使用によるような事前設定された利得基準信号１０９にそのリードバック信号の振幅を比較することによって機能する。利得基準信号１０９とＶＧＡ１０２の出力に与えられたリードバック信号との間の検出された差に応答して、適切な大きさ及び符号のエラー信号が発生される。ＶＧＡ制御信号ＶＣＴＲＬと呼ばれる誤差信号が導体１１３、１１５を介してＶＧＡ１０２に印加され、コンパレータ１０８に印加されたリードバック信号の振幅が利得基準信号１０９の振幅に等しくなるまで、ＶＧＡの利得を増加又は減少させる。
【００３９】
リードバック信号の所望の出力レベルは一定であるので、ＶＧＡ１０２の出力に印加されたリードバック信号の振幅を算定するためにＶＧＡ制御信号ＶＣＴＲＬを使用することは明らかであろう。しかし、この結論は、ＶＧＡ１０２の利得がＶＧＡ制御電圧ＶＣＴＲＬのみの関数であると間違って仮定されるであろう。しかし、実際には、代表的な統合ＶＧＡの利得は、温度に無関係であるということがその分野では理解されている。例えば、温度は、データ・レート、操作モード、特定のシステムが動作している環境に関係なく、任意の所与のチャネル・コンポーネントにおいて変化するであろう。従って、温度が変化する時、所与のチャネル・コンポーネントに対して、同じＶＧＡ制御電圧が異なるＶＧＡ利得を生じるであろう。
【００４０】
更に、ＶＧＡ１０２の入力１１０に印加されたリードバック信号の振幅が変化しない場合でも、ＶＧＡループにおける温度の影響がそのループをＶＧＡ制御信号入力の種々の値でもってロックさせることがあり得る。プロセスの変更も種々の読取りチャネル・モジュールの間の利得に影響するであろう。従って、その結果、同じＶＧＡ制御電圧が異なる読取りチャネル・モジュールの間で異なるＶＧＡ利得値を生じるであろう。これらの要素は、ＶＧＡ制御信号値ＶＣＴＲＬとリードバック信号の振幅値との間の相関関係を減少させる。
【００４１】
ＶＧＡ制御信号ＶＣＴＲＬを使用してＶＧＡへのリードバック信号入力の振幅を算定するための技法が開発されている。図５はそのような一般的な方法の１つをブロック図形式で示す。しかし、そのような技法はリードバック信号における温度変動の悪影響を完全に無視し、その結果、読取りチャネルＶＧＡ利得の温度係数が考慮されてないので精度が低いという欠点を有する。ＶＧＡ制御信号発生時の温度関連の影響を無視することは、リードバック信号振幅算定の精度に不利な影響を与える種々な不正確さをその結果として生じる。
【００４２】
例えば、図５を更に参照すると、アナログ・ディジタル変換器（ＡＤＣ）１０４、コンパレータ１０８，及びデータ利得キャパシタ１０６に結合されたＶＧＡ１０２が示される。統合したデータ利得キャパシタ１０６にまたがりＶＧＡ制御信号ＶＣＴＲＬを表す電圧がＡＤＣ１０４に印加される。ＡＤＣ１０４はデータ利得キャパシタの電圧をディジタル化し、ＡＤＣ出力１１７を介してそのディジタル化された電圧値をメモリに記憶する。ＡＤＣ１０４の出力１１７に与えられたディジタル信号の値は、ＶＧＡ１０２の入力１１０に印加されたリードバック信号の振幅の非温度補償バイナリ算定値である。
【００４３】
ＶＧＡ１０２は、集積回路（ＩＣ）基板上に又はＡＤＣ１０４が存在する基板とは物理的に異なるチップ上に存在するものとして示されている。このように、ＶＧＡ１０２はＡＤＣ１０４の温度とは異なる温度を持つことが可能であり、それを持つことがしばしばある。ＡＤＣ１０４によってディジタル化が行われるチップ１１２'の温度とは異なる温度にチャネル・チップ１１２がある場合、コンパレータ１０８は、ＶＧＡ１０２に入力されたリードバック信号の同じ振幅レベルに対して異なるディジタル制御コードを生ずることがわかっている。
【００４４】
そのような温度関連の影響は、それが無視される場合、たとえＶＧＡに入力されたリードバック信号の振幅が変化しなくてもＶＧＡ制御入力の種々の値でもってＡＧＣループをロックさせる。ＶＧＡ制御信号発生中の温度関連の影響を無視することは図５に関連して上述したようなリードバック信号振幅算定方法の精度を低くすることは明らかであり、読取り/書込みヘッドの完全性に関して故障表示を生じることさえあり得る。
【００４５】
再び図４を参照すると、上述のように、単位利得電圧バッファ８１の出力にまたがってＶＧＡ制御電圧信号ＶＣＴＲＬが発生される。更に前述したように、代表的な従来技術の方法は、ＶＧＡ７６の入力に印加されたリードバック信号の振幅を算定するためにＶＧＡ制御電圧信号ＶＣＴＲＬのみの使用を伴う。しかし、そのような方法は、ＶＧＡ制御電圧信号ＶＣＴＲＬを温度の関数としてＶＧＡ利得変化のように変化させる温度関連の要素を無視している。従って、ＶＧＡ制御電圧信号ＶＣＴＲＬのみに基づくリードバック信号の振幅算定は、ＶＧＡ７６に入力されたリードバック信号の振幅が変化してないにもかかわらず温度の関数としても変化するであろうということがわかる。
【００４６】
本発明の原理に整合したリードバック信号振幅算定方法は、抵抗Ｒにまたがって発生される算定信号ＶＥＳＴと関連してＶＧＡ制御電圧信号ＶＣＴＲＬを使用し、ＶＧＡ７６の入力に供給されたリードバック信号の振幅の温度補償算定を生じさせることを伴う。温度補償電流源８９は、電圧ＶＥＳＴが抵抗Ｒにまたがって発生されるように電流を発生する。電圧ＶＥＳＴは、その電圧ＶＥＳＴがＶＧＡ制御電圧信号ＶＣＴＲＬに対して等しい大きさであるが逆の極性になるように抵抗Ｒにまたがって発生される。温度補償電流源８９が抵抗Ｒに電流を供給している時はＮビットＤＡＣ８８の出力は変化しないことが注目される。
【００４７】
コンパレータ８２の入力にまたがってゼロ・ボルトの電位が生じたこと（即ち、ＶＣＴＲＬ−ＶＥＳＴ＝０）に応答してコンパレータ８２は状態を変化する。電圧ＶＣＴＲＬ及びＶＥＳＴの間が等しいこの時点で、ＶＥＳＴの値は、ＶＧＡ７６に供給されたリードバック信号の振幅を正確に表す。従って、温度変化によるＶＧＡ制御電圧信号ＶＣＴＲＬの変動は、本発明の原理に従って、温度補償された（即ち、修正された）ＶＧＡ制御信号ＶＥＳＴの発生によって補償されることは明らかであろう。
【００４８】
次に図６に転ずると、本発明の実施例に従って、リードバック信号振幅算定回路１０１が示される。この実施例によれば、ＶＧＡ１０３の入力１１０に供給されたリードバック信号の振幅を算定する目的でＶＧＡ制御信号１２３が補償信号１１６と組み合わせて使用される。更に詳しく云えば、ＶＧＡ利得の温度係数と関連した補償信号１１６が発生される。
【００４９】
補償信号１１６は合計装置１１８に供給される。合計装置１１８は、修正ＶＧＡ制御信号ＶＥＳＴ１１９を生じるように補償信号１１６をＶＧＡ制御信号ＶＣＴＲＬ１２３に加える又はＶＧＡ制御信号ＶＣＴＲＬ１２３から減じる。修正されたＶＧＡ制御信号ＶＥＳＴ１１９はＡＤＣ１０５に入力される。ＡＤＣ１０５はその修正ＶＧＡ制御信号ＶＥＳＴ１１９をディジタル化し、そのディジタル化された信号１１９をＡＤＣ１０５の出力１１７に供給する。ＡＤＣ出力１１７に供給された信号は、ＶＧＡ１０３の入力１１０に供給されたリードバック信号の振幅の温度補償されたバイナリ算定値である。
【００５０】
図６において更に明らかとなるように、ＡＤＣ１０５は、ＶＧＡ１０３が存在する基板と同じ基板１１２上に統合される。この図では、図７と関連して更に詳細に後述される補償信号発生回路１１４がＶＧＡ１０３と同じチップ１１２上に含まれる。このように、１つの共通のＩＣ基板１１２上にすべて存在する補償信号発生回路１１４、ＶＧＡ１０３、及びＡＤＣ１０５は等しい温度プロファイルを有する。共通のＩＣ基板１１２上に補償信号発生回路１１４、ＶＧＡ１０３、及びＡＤＣ１０５を統合することによって得られる大きな利点は必要に応じてＶＧＡ利得／温度関数を追跡する又は逆追跡（ａｎｔｉ−ｔｒａｃｋ）する機能に関連する。本発明の原理に徹した方法でＶＧＡ利得／ＶＧＡ制御信号の関係と関連して温度係数を重視することはリードバック信号の振幅算定の精度を有利に高める。
【００５１】
図７を詳しく参照すると、本発明の別の実施例に従ってリードバック信号の振幅を算定するための回路１３１が示される。図７に示された回路１３１は、ＶＧＡ１０３、単位利得電圧バッファ回路１２０（破線で示される）、制御ロジック１３８、制御ロジック１３８に結合されたＮビットＤＡＣ１３６、コンパレータ１２４、及び温度補償回路１３０を含む。制御ロジック１３８は、図１に示されたディスク・ドライブ・コントローラ５８に統合するものでもよい。一対のバッファ１２１を介して一対の抵抗器１２２にデータ利得キャパシタ１３４が結合される。前述したように、データ利得キャパシタ１３４は読取りチャネルのＶＧＡ制御信号ＶＣＴＲＬを表す電圧を記憶する。バッファ１２１は、単位利得型のバッファであることが望ましく、ソース・フォロワ又はエミッタ・フォロワとして構成されてもよい。
【００５２】
温度補償回路１３０は、ＶＧＡ１０３又は単位利得電圧バッファ回路１２０内に統合されてもよい。別の方法として、温度補償回路１３０は、ＶＧＡ１０３又は単位利得電圧バッファ回路１２０から分離していてもよい。単位利得電圧バッファ回路１２０、ＮビットＤＡＣ１３６、コンパレータ１２４、及び温度補償回路１３０は共通のＩＣ基板又はチップ上に設けられることが望ましい。ＶＧＡ１０３及び制御ロジック１３８は、統合の目的で共通のＩＣ基板上に又は共通のＩＣ基板とは別の基板／チップ上に設けられてもよい。データ利得キャパシタ１３４は、共通のＩＣ基板とは別の基板上のような読取りチャネル外に設けられることが一般的であるが、それは必須ではない。
【００５３】
図７の実施例に示されたリードバック信号振幅算定回路１３１によるリードバック信号の処理は電流モードで行われることが望ましい。この構成では、温度補償回路１３０によって発生された補償信号は温度に関する値を有する電流である。１つの実施例では、その補償信号は絶対温度に比例的に関連した値を有する電流である。
【００５４】
望ましい実施例と関連したＶＧＡ１０３は修正ギルバート・セル設計のものであり、絶対温度に比例するものと経験的に決定された利得特性を示す。温度補償回路１３０がＶＧＡ１０３に統合される実施例では、絶対温度に比例的に関連する電流がＶＧＡ１０３において発生され、それは温度補償回路１３０による使用のための電流ミラーの使用によって複写されてもよい。
【００５５】
動作に関しては、バッファされたＶＣＴＲＬから修正ＶＧＡ制御信号ＶＥＳＴが減じられ、コンパレータ１２４のコンパレータ入力１２７、１２９に供給される。修正ＶＧＡ制御信号ＶＥＳＴは、ＮビットＤＡＣ１３６及び温度補償回路１３０によって供給された電流により抵抗１２２にまたがって発生された差電圧を表す。温度補償回路１３０は、ＶＧＡ利得／温度関係を追跡するように温度補償された第１補償信号及び非温度補償信号（温度に無関係の信号）である第２補償信号を選択的に発生する。これらの２つの補償信号を発生することは正又は負の補償が生じることを可能にするという利点がある。
【００５６】
更に図７に示されるように、温度補償回路１３０の電流発生器１２６によって補償信号が発生される。電流発生器１２６によって発生された補償信号の大きさを変更するように補償制御回路１２８が調整されてもよい。電流発生器１２６によって発生された補償信号は、ＶＧＡ制御信号ＶＣＴＲＬの極性に従って正の電流信号又は負の電流信号となり得る。簡単に云えば、コンパレータ１２４の入力１２７及び１２９における電圧状態が等しくなる（即ち、０ボルトになる）ように、ＶＥＳＴが、所望の取り消しを得るためにＶＧＡ制御信号に加えられる／ＶＧＡ制御信号から減じられるような大きさ及び極性を持つように補償信号が発生される。コンパレータ１２４の入力１２７、１２９における電圧が等しいこの時点で、制御ロジック１３８の出力において算定信号１３２が与えられる。算定信号１３２は、修正ＶＧＡ制御信号ＶＥＳＴを使用して発生された温度補償バイナリ信号であり、ＶＧＡ１０３に入力されたリードバック信号の振幅の正確な表示である。
【００５７】
１つの実施例では、制御ロジック１３８が、図７では電流出力ＮビットＤＡＣ１３６として示される統合ディジタル・アナログ・コンバータ（ＤＡＣ）を駆動するカウンタとして実現される。そのカウンタは、連続的近似型カウンタ、バイナリ・アップ／ダウン・カウンタのようなバイナリ・カウンタ、又は他のタイプのカウンタであってもよい。動作時には、制御ロジック１３８は、コンパレータ１２４が状態を変えるまでバイナリ・コードをＮビットＤＡＣ１３６に送り、従ってコンパレータ１２４の入力１２７、１２９にまたがってゼロ・ボルト電位を表す。１つの実施例では、コンパレータ１２４のレンジは、バッファされた制御電圧信号ＶＣＴＲＬから修正ＶＧＡ制御信号ＶＥＳＴを減じることによって小さくされてもよい。この方法を使用すると、コンパレータ１２４は、更に複雑な及び一般的には精度の低いプログラム可能な閾値差動コンパレータに対する代替えとして伝統的なゼロ・クロス・ディテクタを使用して実施されてもよい。
【００５８】
本発明の種々の実施例に関する以上の記述は図解及び説明の目的で示された。完璧であること及び開示された正確な形式に本発明を限定することは意図されてない。例えば、本発明のリードバック信号振幅算定回路は、電流モードで動作する代替えとして電圧モードでリードバック信号を処理することも可能である。上記の教示するところに照らして多くの修正及び変更が可能である。本発明の技術的範囲はこの詳細な説明によって限定されず、むしろ特許請求の範囲の記載に限定されることが意図される。
【図面の簡単な説明】
【図１】  上部のハウジング・カバーを取り外したディスク・ドライブ・システムの投影図である。
【図２】  複数のデータ記憶ディスクより成るディスク・ドライブ・システムの側面図である。
【図３】  本発明の原理に従ってデータ記憶媒体から得られたリードバック信号の振幅を算定する時にデータ記憶システムにおいて遂行されるいくつかの処理を示す流れ図である。
【図４】  本発明の一実施例に従ってリードバック信号の振幅を算定するための回路を含む読取りチャネル回路のブロック図である。
【図５】  既知の技法に従ってリードバック信号の振幅を算定するための方法のブロック図である。
【図６】  本発明の一実施例に従ってリードバック信号の振幅を算定するための装置のブロック図である。
【図７】  本発明の別の実施例に従ってリードバック信号の振幅を算定するための装置の回路図である。
【図１】
0003682470.tif 000002
【図２】
0003682470.tif 000003
【図３】
0003682470.tif 000004
【図４】
0003682470.tif 000005
【図５】
0003682470.tif 000006
【図６】
0003682470.tif 000007
【図７】
0003682470.tif 000008