(57)【特許請求の範囲】
【請求項１】
表示セルに電圧を印加して放電を行うために設けられた電極に対して電圧を供給する出力素子の基準電位と、上記出力素子を制御する駆動制御回路から出力される制御信号の基準電位とが異なるプラズマディスプレイ装置であって、
電荷を蓄積するためのコンデンサを有し、上記電極を介して表示セルとの間で電荷の授受を行う電力回収回路と、
上記電力回収回路の電力回収電圧として上記コンデンサの電極間の電位差を検出する電圧検出回路とを備え、
上記電圧検出回路により検出された電力回収電圧が、上記電力回収回路が正常に動作しているときの電力回収電圧と異なる場合には、プラズマディスプレイ装置を駆動させるための電源電圧を下げるようにしたことを特徴とするプラズマディスプレイ装置。
【請求項２】
表示セルに電圧を印加して放電を行うために設けられた電極に対して電圧を供給する出力素子の基準電位と、上記出力素子を制御する駆動制御回路から出力される制御信号の基準電位とが異なるプラズマディスプレイ装置の制御方法であって、
上記電極を介して表示セルとの間で電荷の授受を行う電力回収回路の電力回収電圧として、上記電力回収回路が有する電荷を蓄積するためのコンデンサの電極間の電位差を検出し、
検出した電力回収電圧が、上記電力回収回路が正常に動作しているときの電力回収電圧と異なる場合には、プラズマディスプレイ装置を駆動させるための電源電圧を下げるようにしたことを特徴とするプラズマディスプレイ装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置およびその制御方法に関し、特に、表示部を構成する各セルを駆動する駆動回路と上記駆動回路を制御する駆動制御回路との基準電位が異なる交流駆動型プラズマディスプレイ装置に用いて好適なものである。
【背景技術】
【０００２】
従来から平面表示装置の１つである交流駆動型プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）には、２本の電極で選択放電（アドレス放電）および維持放電を行う２電極型と、第３の電極を利用してアドレス放電を行う３電極型とがあった。また、上記３電極型においては、維持放電を行う第１の電極と第２の電極とが配置されている基板に第３の電極を形成する場合と、対向するもう１つの基板に当該第３の電極を形成する場合とがあった。
【０００３】
上記した各タイプのＰＤＰ装置は、何れも動作原理は同一であるので、以下では、維持放電を行う第１および第２の電極を第１の基板に設けるとともに、これとは別に、当該第１の基板と対向する第２の基板に第３の電極を設けたＰＤＰ装置についてその構成例を説明する。
【０００４】
図１７は、交流駆動型ＰＤＰ装置の全体構成を示す図である。図１７において、交流駆動型ＰＤＰ装置１は、各セルが表示画像の１画素であるマトリックス状に配置された複数のセルを備えており、図１７においてはｍ行ｎ列のマトリックスに配置されたセルＣｍｎからなる交流駆動型ＰＤＰ装置を示している。また、交流駆動型ＰＤＰ１には、第１の基板に互いに平行な走査電極Ｙ１〜Ｙｎおよび共通電極Ｘが設けられるとともに、上記第１の基板に対向する第２の基板にこれらの電極Ｙ１〜Ｙｎ、Ｘと直交する方向にアドレス電極Ａ１〜Ａｍが設けられている。共通電極Ｘは、各走査電極Ｙ１〜Ｙｎに対応してこれに接近して設けられ、一端が互いに共通に接続されている。
【０００５】
上記共通電極Ｘの共通端はＸ側回路２の出力端に接続され、各走査電極Ｙ１〜ＹｎはＹ側回路３の出力端に接続されている。また、アドレス電極Ａ１〜Ａｍはアドレス側回路４の出力端に接続されている。Ｘ側回路２は放電を繰り返す回路から成り、Ｙ側回路３は線順次走査する回路と放電を繰り返す回路とから成る。また、アドレス側回路４は、表示すべき列を選択する回路から成る。
【０００６】
これらのＸ側回路２、Ｙ側回路３およびアドレス側回路４は、駆動制御回路５から供給される制御信号により制御される。すなわち、アドレス側回路４とＹ側回路３内の線順次走査する回路によりどこのセルを点灯させるかを決め、Ｘ側回路２およびＹ側回路３の放電を繰り返すことによって、ＰＤＰの表示動作を行う。
【０００７】
制御回路５は、外部からの表示データＤ、表示データＤの読み込みタイミングを示すクロックＣＬＫ、水平同期信号ＨＳおよび垂直同期信号ＶＳに基づいて上記制御信号を生成し、Ｘ側回路２、Ｙ側回路３およびアドレス側回路４に供給する。
【０００８】
図１８（ａ）は、１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。図１８（ａ）において、共通電極Ｘおよび走査電極Ｙｉは、前面ガラス基板１１上に形成されている。その上には、放電空間１７に対し絶縁するための誘電体層１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１３が被着されている。
【０００９】
一方、アドレス電極Ａｊは、前面ガラス基板１１と対向して配置された背面ガラス基板１４上に形成され、その上には誘電体層１５が被着され、更にその上に蛍光体１８が被着されている。ＭｇＯ保護膜１３と誘電体層１５との間の放電空間１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００１０】
図１８（ｂ）は、交流駆動型ＰＤＰの容量Ｃｐについて説明するための図である。図１８（ｂ）に示すように、交流駆動型ＰＤＰには、放電空間１７、共通電極Ｘと走査電極Ｙとの間、および前面ガラス基板１１にそれぞれ容量成分Ｃａ、Ｃｂ、Ｃｃが存在し、これらの合計によってセル１つ当りの容量Ｃｐcellが決まる（Ｃｐcell＝Ｃａ＋Ｃｂ＋Ｃｃ）。全てのセルの容量Ｃｐcellの合計がパネル容量Ｃｐである。
【００１１】
また、図１８（ｃ）は、交流駆動型ＰＤＰの発光について説明するための図である。図１８（ｃ）に示すように、リブ１６の内面には、赤、青、緑色の蛍光体１８がストライプ状に各色毎に配列、塗付されており、共通電極Ｘおよび走査電極Ｙの間の放電によって蛍光体１８を励起して発光するようになっている。
【００１２】
また、交流駆動型ＰＤＰの駆動方法の１つとして、図１９に示すような駆動装置を用い、一方の電極には正の電圧を印加し、他方の電極には負の電圧を印加することにより、電極間の電位差を利用して電極間の放電を行う駆動方法が提案されている。
【００１３】
図１９は、交流駆動型ＰＤＰの駆動装置の回路構成例を示す図である。
図１９において、容量負荷２０（以下、「負荷」と称す。）は、１つの共通電極Ｘと１つの走査電極Ｙとの間に形成されているセルの合計の容量である。負荷２０には、共通電極Ｘおよび走査電極Ｙが形成されている。ここで、走査電極Ｙとは、上記走査電極Ｙ１〜Ｙｎの中の任意の走査電極である。
【００１４】
まず、共通電極Ｘ側では、スイッチＳＷ１、ＳＷ２は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとグランド（ＧＮＤ）との間に直列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子とＧＮＤとの間には、スイッチＳＷ３が接続される。
【００１５】
また、スイッチＳＷ４、ＳＷ５は、上記コンデンサＣ１の両端に直列に接続される。そして、これら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラインＯＵＴＣを介して中間から負荷２０の共通電極Ｘに接続されるとともに、電力回収回路２１に接続されている。さらに、第２の信号ラインＯＵＴＢと、書き込み電圧Ｖｗを発生する電源ラインとの間には、抵抗Ｒ１を含むスイッチＳＷ６が接続される。
【００１６】
電力回収回路２１は、負荷２０に接続された２つのコイルＬ１、Ｌ２と、一方のコイルＬ１に直列に接続されるダイオードＤ２およびトランジスタＴｒ１と、もう一方のコイルＬ２に直列に接続されるダイオードＤ３およびトランジスタＴｒ２とを備える。さらに、電力回収回路２１は上記２つのトランジスタＴｒ１、Ｔｒ２の相互接続点と第２の信号ラインＯＵＴＢとの間に接続されるコンデンサＣ２を備える。
【００１７】
そして、上記容量負荷２０とそれに接続されるそれぞれのコイルＬ１、Ｌ２により、２系統の直列共振回路が構成される。すなわち、この電力回収回路２１は、２系統のＬ−Ｃ共振回路を持つものであり、コイルＬ１と負荷２０との共振によってパネルに供給した電荷を、コイルＬ２と負荷２０との共振によって回収するものである。
【００１８】
一方、走査電極Ｙ側では、スイッチＳＷ１'、ＳＷ２'は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとＧＮＤとの間に直列に接続される。これら２つのスイッチＳＷ１'、ＳＷ２'の相互接続点にはコンデンサＣ４の一方の端子が接続され、このコンデンサＣ４の他方の端子とＧＮＤとの間には、スイッチＳＷ３'が接続される。
【００１９】
また、コンデンサＣ４の上記一方の端子に接続されたスイッチＳＷ４'は、ダイオードＤ７のカソードと接続され、ダイオードＤ７のアノードとコンデンサＣ４の上記他方の端子が接続される。コンデンサＣ４の上記他方の端子に接続されたスイッチＳＷ５'は、ダイオードＤ６のアノードと接続され、ダイオードＤ６のカソードとコンデンサＣ４の上記一方の端子が接続される。
【００２０】
そして、ダイオードＤ７のカソードと接続されるスイッチＳＷ４'、ダイオードＤ６のアノードと接続されるスイッチＳＷ５'のそれぞれの一端からスキャンドライバ２２を介して負荷２０が接続されるとともに、電力回収回路２１'が接続されている。さらに、第４の信号ラインＯＵＴＢ'と、書き込み電圧Ｖｗを発生する電源ラインとの間には、抵抗Ｒ１'を含むスイッチＳＷ６'が接続される。
【００２１】
電力回収回路２１'は、負荷２０から上記スキャンドライバ２２を介して接続される２つのコイルＬ３、Ｌ４と、一方のコイルＬ３に直列に接続されるダイオードＤ４およびトランジスタＴｒ３と、もう一方のコイルＬ４に直列に接続されるダイオードＤ５およびトランジスタＴｒ４とを備える。さらに、電力回収回路２１'は上記２つのトランジスタＴｒ３、Ｔｒ４の共通端子と第４の信号ラインＯＵＴＢ'との間に接続されるコンデンサＣ３を備える。
【００２２】
この電力回収回路２１'も、２系統のＬ−Ｃ共振回路を持ち、コイルＬ４と容量負荷２０との共振によって負荷２０に供給した電荷を、コイルＬ３と負荷２０との共振によって回収するものである。
【００２３】
さらに、走査電極Ｙ側においては、以上の構成の他に、３つのトランジスタＴｒ５、Ｔｒ６、Ｔｒ７と、２つのダイオードＤ６、Ｄ７とを更に備えている。トランジスタＴｒ５は、これがＯＮとなることにより、これに接続された抵抗Ｒ２の作用によって、走査電極Ｙに印加するパルス電圧の波形を鈍らせるためのものである。このトランジスタＴｒ５と抵抗Ｒ２は、スイッチＳＷ５'と並列に接続されている。
【００２４】
また、トランジスタＴｒ６、Ｔｒ７は、後述するアドレス期間中にスキャンドライバ２２の両端に（Ｖｓ／２）の電位差を与えるためのものである。すなわち、アドレス期間中に、スイッチＳＷ２'およびトランジスタＴｒ６がＯＮとなることによりスキャンドライバ２２の上側の電圧がグランドレベルになる。さらに、トランジスタＴｒ７がＯＮとなることにより、コンデンサＣ４に蓄積されていた電荷に応じて第４の信号ラインＯＵＴＢ'に出力された負の電圧（−Ｖｓ／２）がスキャンドライバ２２の下側に印加される。これにより、スキャンパルス出力時には、スキャンドライバ２２により走査電極Ｙに負の電圧（−Ｖｓ／２）を印加することが可能となる。
【００２５】
上述したスイッチＳＷ１〜ＳＷ６、ＳＷ１'〜ＳＷ６'およびトランジスタＴｒ１〜Ｔｒ７は、駆動制御回路３１からそれぞれ供給される制御信号により制御される。上記駆動制御回路３１は、論理回路等を用いて構成され、外部から供給される表示データＤ、クロックＣＬＫ、水平同期信号ＨＳおよび垂直同期信号ＶＳ等に基づいて上記制御信号を生成し、スイッチＳＷ１〜ＳＷ６、ＳＷ１'〜ＳＷ６'およびトランジスタＴｒ１〜Ｔｒ７に供給する。
【００２６】
なお、図１９においては、駆動制御回路３１からの制御線は、スイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'およびトランジスタＴｒ１〜Ｔｒ４にそれぞれ接続された制御線のみ図示しているが、スイッチＳＷ１〜ＳＷ６、ＳＷ１'〜ＳＷ６'およびトランジスタＴｒ１〜Ｔｒ７のそれぞれに駆動制御回路３１からの制御線が接続されている。
【００２７】
図２０は、上記図１９のように構成した交流駆動型ＰＤＰの駆動装置による駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。
【００２８】
図２０において、リセット期間においては、まず、共通電極Ｘ側のスイッチＳＷ２、ＳＷ５がＯＮとなり、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６がＯＦＦとなる。これにより、第２の信号ラインＯＵＴＢの電圧が、コンデンサＣ１に蓄積されている電荷に応じて（−Ｖｓ／２）に引き下げられる。そして、その電圧（−Ｖｓ／２）がスイッチＳＷ５を介して出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【００２９】
一方、走査電極Ｙ側では、スイッチＳＷ１'、ＳＷ４'、ＳＷ６'がＯＮとなり、スイッチＳＷ２'、ＳＷ３'、ＳＷ５'はＯＦＦとなる。これにより、出力ラインＯＵＴＣ'に電圧ＶｗとコンデンサＣ４に蓄積された電荷による電圧（Ｖｓ／２）とを加算した電圧が印加される。そして、その電圧（Ｖｓ／２＋Ｖｗ）が負荷２０の走査電極Ｙに印加される。このとき、スイッチＳＷ６'内の抵抗Ｒ１'の作用により、電圧は時間経過とともに徐々に上昇していく。
【００３０】
これにより、共通電極Ｘと走査電極Ｙとの電位差が（Ｖｓ＋Ｖｗ）となり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）。
【００３１】
次に、各スイッチを適宜制御することにより、共通電極Ｘおよび走査電極Ｙの電圧をグランドレベルに戻した後、共通電極Ｘ側と走査電極Ｙ側とで上述した状態とは逆の状態を作り出す。すなわち、共通電極Ｘ側のスイッチＳＷ１、ＳＷ４、ＳＷ６をＯＮ、スイッチＳＷ２、ＳＷ３、ＳＷ５をＯＦＦとするとともに、走査電極Ｙ側のスイッチＳＷ２'、ＳＷ５'をＯＮ、スイッチＳＷ１'、ＳＷ３'、ＳＷ４'、ＳＷ６'をＯＦＦとする。
【００３２】
これにより、共通電極Ｘに対する印加電圧がグランドレベルから（Ｖｓ／２＋Ｖｗ）まで時間経過にともない連続的に上昇していくとともに、走査電極Ｙに対する印加電圧が（−Ｖｓ／２）に落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、上述のように共通電極Ｘに対する印加電圧を、時間経過とともに連続的に上昇させることにより、微弱放電が行われ、蓄積されていた壁電荷が一部を除いて消去される（全面消去）。
【００３３】
次に、アドレス期間においては、表示データに応じて各セルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。このとき、共通電極Ｘ側では、スイッチＳＷ１、ＳＷ３、ＳＷ４がＯＮとなり、スイッチＳＷ２、ＳＷ５、ＳＷ６がＯＦＦとなることにより、第１の信号ラインＯＵＴＡの電圧が、スイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）まで引き上げられる。そして、その電圧（Ｖｓ／２）がスイッチＳＷ４を介して出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【００３４】
また、ある表示ラインに相当する走査電極Ｙに電圧を印加するときは、スイッチＳＷ２'およびトランジスタＴｒ６がＯＮとなることによってスキャンドライバ２２の上側の電圧がグランドレベルとされる。また、このときトランジスタＴｒ７がＯＮとなることによって、コンデンサＣ４に蓄積されていた電荷に応じて第４の信号ラインＯＵＴＢ'に出力された負の電圧（−Ｖｓ／２）がスキャンドライバ２２の下側に印加される。これにより、線順次により選択された走査電極Ｙには（−Ｖｓ／２）レベル、非選択の走査電極Ｙにはグランドレベルの電圧が負荷２０の走査電極Ｙに印加される。
【００３５】
このとき、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊには、電圧Ｖａのアドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極Ａｊと線順次で選択された走査電極Ｙとの間で放電が起こり、これをプライミング（種火）として共通電極Ｘと走査電極Ｙとの放電に即移行する。これにより、選択セルの共通電極Ｘおよび走査電極Ｙの上のＭｇＯ保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される。
【００３６】
その後、維持放電期間になると、共通電極Ｘ側では、最初に２つのスイッチＳＷ１、ＳＷ３をＯＮにし、残りのスイッチＳＷ２、ＳＷ４〜ＳＷ６はＯＦＦにする。このとき、第１の信号ラインＯＵＴＡの電圧は（＋Ｖｓ／２）となり、第２の信号ラインＯＵＴＢの電圧はグランドレベルとなる。このとき、電力回収回路２１内のトランジスタＴｒ１をＯＮにすることにより、コイルＬ１と負荷２０の容量によりＬ−Ｃ共振が行われ、コンデンサＣ２に回収されていた電荷がトランジスタＴｒ１、ダイオードＤ２、コイルＬ１を介して負荷２０に供給される。
【００３７】
このとき、走査電極Ｙ側では、スイッチＳＷ２'がＯＮとなっていることにより、共通電極Ｘ側のスイッチＳＷ３を介してコンデンサＣ２から共通電極Ｘに供給された電流は、走査電極Ｙ側のスキャンドライバ２２内のダイオード、およびダイオードＤ６を通り、第３の信号ラインＯＵＴＡ'、スイッチＳＷ２'を介してＧＮＤに供給される。このような電流の流れにより、共通電極Ｘの電圧は図２０のように徐々に上昇していく。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ４をＯＮとすることにより、共通電極Ｘの電圧を（Ｖｓ／２）にクランプする。
【００３８】
次に、走査電極Ｙ側において、電力回収回路２１'内のトランジスタＴｒ３が更にＯＮとされる。これにより、コイルＬ３と負荷２０の容量にてＬ−Ｃ共振が行われ、共通電極Ｘ側のスイッチＳＷ３、コンデンサＣ１から第１の信号ラインＯＵＴＡを介してスイッチＳＷ４を通して共通電極Ｘに供給された電流が、走査電極Ｙ側のスキャンドライバ２２内のダイオードおよび電力回収回路２１'内のダイオードＤ４を通り、更にトランジスタＴｒ３、コンデンサＣ３、コンデンサＣ４、スイッチＳＷ２'を介してＧＮＤに供給される。このような電流の流れによって、走査電極Ｙの電圧は図２０のように徐々に下降していく。このとき、その一部の電荷をコンデンサＣ３に回収することができる。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ５'を更にＯＮとすることにより、走査電極Ｙの電圧を（−Ｖｓ／２）にクランプする。
【００３９】
同様にして、共通電極Ｘおよび走査電極Ｙの印加電圧を電圧（−Ｖｓ／２）からグランドレベル（０Ｖ）にするときには、電力回収回路２１、２１'内のコンデンサＣ２、Ｃ３に回収されていた電荷を供給することにより、印加電圧を徐々に上昇させていく。
【００４０】
また、共通電極Ｘおよび走査電極Ｙの印加電圧を電圧（Ｖｓ／２）からグランドレベル（０Ｖ）にするときには、負荷２０に蓄積されていた電荷がＧＮＤに供給されることで、印加電圧を徐々に下降させるとともに、負荷２０に蓄積されていた電荷の一部を電力回収回路２１、２１'内のコンデンサＣ２、Ｃ３に回収する。
【００４１】
このようにして維持放電期間には、共通電極Ｘと各表示ラインの走査電極Ｙとに互いに極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を交互に印加して維持放電を行い、１サブフィールドの映像を表示する。
【発明の開示】
【発明が解決しようとする課題】
【００４２】
しかしながら、上述した交流駆動型ＰＤＰの駆動装置では、論理回路等で構成される駆動制御回路３１はＧＮＤレベルを基準電位としているが、上記駆動制御回路３１から制御信号が供給され、共通電極Ｘおよび走査電極Ｙに電圧を印加する出力素子、すなわちスイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'および電源回収回路２１、２１'内のトランジスタＴｒ１〜Ｔｒ４は駆動動作において基準電位が変化する。そのため、例えば、駆動制御回路３１により生成した信号を上記出力素子に供給する際、出力素子の電圧変動が駆動制御回路３１に逆流することにより、駆動制御回路３１に高電圧がかかる可能性があった。
【００４３】
この問題を解決する方法の１つとして、駆動制御回路３１の出力部の各素子に大きい耐圧を備える部品を用いることにより、上記出力素子の電圧変動の影響を受けないようにする方法が考えられる。しかしながら、大きい耐圧を備える部品を用いて駆動制御回路３１の出力部を構成すると、回路構成が複雑になってしまうという問題があった。
【００４４】
また、上述した交流駆動型ＰＤＰの駆動装置では、電力回収回路２１、２１'が正常に動作しなかった場合、すなわちコンデンサＣ２、Ｃ３の両端の電圧が正常な電圧値から逸脱した場合には、上記駆動装置による駆動動作において、出力ロスが大きくなって、駆動装置を構成する各素子の発熱量が増加し、その結果素子破壊に至ってしまうことがある。
【００４５】
本発明は、このような問題を解決するために成されたものであり、電力回収回路が正常に動作しなかった場合に、素子破壊等の発生を防止することができるようにすることを目的とする。また、本発明は、大きい耐圧を備える部品等を用いなくとも、信頼性の高いプラズマディスプレイ装置を提供することができるようにすることを目的とする。
【課題を解決するための手段】
【００４６】
本発明のプラズマディスプレイ装置は、電圧検出回路により電力回収回路の電力回収電圧として検出された上記電力回収回路が有するコンデンサの電極間の電位差が、上記電力回収回路が正常に動作しているときの電力回収電圧と異なる場合には、プラズマディスプレイ装置を駆動させるための電源電圧を下げるようにしたことを特徴とする。
【００４７】
上記のように構成した本発明によれば、検出された電力回収回路の電力回収電圧が、上記電力回収回路が正常に動作しているときの電力回収電圧と異なる場合には、プラズマディスプレイ装置を駆動させるための電源電圧を下げるようにしたので、素子破壊等が発生する前にプラズマディスプレイ装置の動作を停止することができるようになる。
【発明の効果】
【００４８】
本発明によれば、電圧検出回路により電力回収回路の電力回収電圧として検出された上記電力回収回路が有するコンデンサの電極間の電位差が、上記電力回収回路が正常に動作しているときの電力回収電圧と異なるときに、プラズマディスプレイ装置を駆動させるための電源電圧を下げるようにする。これにより、素子破壊等が発生する前のプラズマディスプレイ装置の動作を停止することができ、プラズマディスプレイ装置の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００４９】
以下に、本発明の実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、第１の実施形態による交流駆動型ＰＤＰの駆動装置の構成例を示す図である。なお、この図１に示す本実施形態の駆動装置は、例えば図１７、図１８に全体構成および１画素を構成する１つのセルの構成を示した交流駆動型ＰＤＰ装置に適用することが可能である。また、この図１において、図１９に示した符号と同一の符号を付したものは、同一の機能を有するものである。
【００５０】
図１において、負荷２０は、１つの共通電極Ｘと１つの走査電極Ｙとの間に形成されているセルの合計の容量である。また、負荷２０には、共通電極Ｘおよび走査電極Ｙが形成されている。
【００５１】
共通電極Ｘ側では、スイッチＳＷ１、ＳＷ２は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとグランド（ＧＮＤ）との間に直列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子とＧＮＤとの間には、スイッチＳＷ３が接続される。
【００５２】
また、スイッチＳＷ４、ＳＷ５は、上記コンデンサＣ１の両端に直列に接続され、上記ＳＷ４は第１の信号ラインＯＵＴＡを介して、コンデンサＣ１の上記一方の端子に接続され、上記ＳＷ５は第２の信号ラインＯＵＴＢを介して、コンデンサＣ１の上記他方の端子に接続される。そして、これら２つのスイッチＳＷ４およびＳＷ５の相互接続点には、出力ラインＯＵＴＣを介して負荷２０の共通電極Ｘが接続されている。
【００５３】
一方、走査電極Ｙ側では、スイッチＳＷ１'、ＳＷ２'は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとＧＮＤとの間に直列に接続される。これら２つのスイッチＳＷ１'、ＳＷ２'の相互接続点にはコンデンサＣ４の一方の端子が接続され、このコンデンサＣ４の他方の端子とＧＮＤとの間には、スイッチＳＷ３'が接続される。
【００５４】
また、コンデンサＣ４の上記一方の端子に第３の信号ラインＯＵＴＡ'を介して接続されたスイッチＳＷ４'は、ダイオードＤ１４のカソードと接続され、ダイオードＤ１４のアノードとコンデンサＣ４の上記他方の端子が接続される。また、コンデンサＣ４の上記他方の端子に第４の信号ラインＯＵＴＢ'を介して接続されたスイッチＳＷ５'は、ダイオードＤ１５のアノードと接続され、ダイオードＤ１５のカソードとコンデンサＣ４の上記一方の端子が接続される。そして、ダイオードＤ１４のカソードと接続されるスイッチＳＷ４'、ダイオードＤ１５のアノードと接続されるスイッチＳＷ５'のそれぞれの一端からスキャンドライバ２２を介して負荷２０の走査電極Ｙが接続されている。
【００５５】
なお、図１ではスキャンドライバ２２を１つのみ示しているが、実際には、ＰＤＰが備える複数の表示ラインに対してそれぞれ備えられている。その他の回路は、複数の表示ラインに共通に設けられる共通回路である。
【００５６】
駆動制御回路３１は、論理回路等を用いて構成され、本駆動装置を構成する上記スイッチＳＷ１〜ＳＷ５、ＳＷ１'〜ＳＷ５'を制御するための回路である。すなわち、駆動制御回路３１は、外部から供給される表示データ、クロック、水平同期信号および垂直同期信号等に基づいて、上記スイッチＳＷ１〜ＳＷ５、ＳＷ１'〜ＳＷ５'を制御するための制御信号を生成する。そして、駆動制御回路３１は、生成した制御信号を上記スイッチＳＷ１〜ＳＷ５、ＳＷ１'〜ＳＷ５'にそれぞれ供給する。
【００５７】
なお、図１においては、駆動制御回路３１から制御信号を供給する制御線は、スイッチＳＷ４、ＳＷ５、ＳＷ４'およびＳＷ５'にそれぞれ接続されたプリドライブ回路３２−１、３２−２、３２−３、３３−３に制御信号を供給する制御線ＣＴＬ１〜ＣＴＬ４のみ図示しているが、スイッチＳＷ１〜ＳＷ３、ＳＷ１'〜ＳＷ３'のそれぞれに駆動制御回路３１から制御信号を供給する制御線が接続されている。
【００５８】
プリドライブ回路３２−１〜３２−４は、上記駆動制御回路３１から制御線ＣＴＬ１〜ＣＴＬ４を介してそれぞれ供給される駆動制御回路３１の基準電位（例えば、ＧＮＤ）を基準とする制御信号を、上記スイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'の基準電位にあわせた制御信号にそれぞれ電圧レベルを変換し供給する。なお、このプリドライブ回路３２−１〜３２−４の詳細については、後述する。
【００５９】
次に、図２を用いて動作について説明する。
図２は、上記図１に示した交流駆動型ＰＤＰの駆動装置の動作を説明するための概念図である。なお、この図２において、図１に示した符号と同じ符号を付したものは、同一の機能を有するものであり、重複する説明は省略する。
【００６０】
図２において、共通電極Ｘ側の２つのスイッチＳＷ１、ＳＷ３がＯＮとなり、残りのスイッチＳＷ２、ＳＷ４、ＳＷ５はＯＦＦとなると、第１の信号ラインＯＵＴＡの電圧は、図示しない電源よりスイッチＳＷ１を介して与えられる電圧レベル（＋Ｖｓ／２）となる。その後、スイッチＳＷ４がＯＮとなるとともに、走査電極Ｙ側のスイッチＳＷ４'、ＳＷ２'がＯＮとなることにより、第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）が出力ラインＯＵＴＣを介して負荷２０の共通電極Ｘに印加され、共通電極Ｘと走査電極Ｙとの間に（Ｖｓ／２）の電圧が印加される。
【００６１】
また、この段階では、スイッチＳＷ１、ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、図示しない電源からスイッチＳＷ１、ＳＷ３によって与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【００６２】
次に、スイッチＳＷ４がＯＦＦとなって、電圧を印加する際の電流経路が遮断された後、スイッチＳＷ５がパルス状にＯＮとなることにより、出力ラインＯＵＴＣの電圧がグランドレベルまで下げられる。次に、スイッチＳＷ２がＯＮ、残り４つのスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ５がＯＦＦとされた後、スイッチＳＷ４がパルス的にＯＮとなる。このスイッチＳＷ４がＯＮとなることにより、共通電極Ｘ（グランド）に対し、走査電極Ｙ側に電圧を印加するときの電流経路となる。
【００６３】
次に、スイッチＳＷ２をＯＮに維持したまま、スイッチＳＷ５がＯＮとなる。このとき、第１の信号ラインＯＵＴＡには図示しない電源からスイッチＳＷ１を介して電源電圧が供給されないので、その電圧はグランドレベルとなる。一方、第２の信号ラインＯＵＴＢに関しては、スイッチＳＷ２がＯＮとなって第１の信号ラインＯＵＴＡが接地されることにより、第２の信号ラインＯＵＴＢの電圧は、コンデンサＣ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。
【００６４】
このとき、スイッチＳＷ５がＯＮとなっているので、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣを介して負荷２０に印加される。その際、走査電極Ｙ側のスイッチＳＷ３'、ＳＷ４'をＯＮとし、走査電極Ｙ（電圧Ｖｓ／２）に対し、共通電極Ｘ側に電圧（−Ｖｓ／２）を印加することとなる。
【００６５】
次に、スイッチＳＷ２、ＳＷ４がＯＮとなり、残りのスイッチＳＷ１、ＳＷ３、ＳＷ５はＯＦＦとなる。これにより、出力ラインＯＵＴＣの電圧がグランドレベルに持ち上げられる。その後、最初の段階と同様に３つのスイッチＳＷ１、ＳＷ３、ＳＷ４がＯＮ、残り２つのスイッチＳＷ２、ＳＷ５がＯＦＦとなり、以降同様に繰り返されていく。
【００６６】
このようにして、負荷２０の共通電極Ｘに対して正の電圧（＋Ｖｓ／２）と負の電圧（−Ｖｓ／２）とを交互に印加していく。一方、負荷２０の走査電極Ｙに対しても、共通電極Ｘ側と同様のスイッチング制御を行うことにより、正の電圧（＋Ｖｓ／２）と負の電圧（−Ｖｓ／２）とを交互に印加していく。
【００６７】
このとき、共通電極Ｘおよび走査電極Ｙのそれぞれに印加する電圧（±Ｖｓ／２）は、互いに位相が反転するように印加する。つまり、共通電極Ｘに正の電圧（＋Ｖｓ／２）が印加されているときには、走査電極Ｙには負の電圧（−Ｖｓ／２）を印加するようにする。このようにすることにより、共通電極Ｘと走査電極Ｙ間の電位差を、共通電極Ｘと走査電極Ｙ間での維持放電が可能な電位差にすることができる。
【００６８】
次に、上記図１に示したプリドライブ回路３２−１〜３２−４について詳細に説明する。なお、上記プリドライブ回路３２−１〜３２−４は、同じ構成であるので、以下ではプリドライブ回路３２−１について説明する。
【００６９】
図３は、プリドライブ回路の一構成例を示すブロック図である。
図３において、プリドライブ回路３２−１は、信号伝達回路４１および信号増幅回路４２を備えている。
【００７０】
上記信号伝達回路４１は、図１に示す駆動制御回路３１の基準電位（例えば、ＧＮＤ）を基準とする駆動制御回路３１から制御線ＣＴＬ１を介して供給される上記制御信号を、出力素子（プリドライブ回路３２−１であれば、図１に示すスイッチＳＷ４）の基準電位にあわせた制御信号の電圧レベルに変換する。この信号伝達回路４１は、例えば、フォトカプラ、カップリングコンデンサ、またはトランスで構成することができる。
【００７１】
上記信号増幅回路４２は、上記信号伝達回路４１により出力される上記出力素子に対する制御信号を、出力素子の駆動レベルに増幅し、上記出力素子に供給する。この信号増幅回路４２は、例えば、ＭＯＳドライバ、またはＩＧＢＴ（Insulated Gate Bipolar Transistor）ドライバで構成することができる。
【００７２】
このように構成したプリドライブ回路３２−１によれば、駆動制御回路３１から供給される駆動制御回路３１の基準電位を基準とした制御信号を、信号伝達回路４１により出力素子の基準電位の電圧レベルに変換し、さらに信号増幅回路４２で出力素子の駆動レベルに増幅した後、上記出力素子に供給することができる。これにより、出力素子の基準電位にあった制御信号が当該出力素子に供給されるので、出力素子を安定して作動させることができるとともに、出力素子において電圧変動等が発生したとしても、その影響が駆動制御回路３１に及ばなくなる。
【００７３】
また、供給される制御信号の基準電位を変換する信号伝達回路４１を設けたことにより、信号伝達回路４１の前段に配置する回路および後段に配置する回路を設計する際に、それぞれの基準電位を考慮することなく、前段に配置する回路と後段に配置する回路とに分けて回路設計を行うことができるので、容易に回路設計を行うことができる。
【００７４】
図４は、プリドライブ回路の構成例を示すブロック図である。
図４に示すプリドライブ回路３２−１は、図３に示すプリドライブ回路３２−１において駆動制御回路３１から供給された制御信号の基準電位を変換する信号伝達回路４１にフォトカプラ等の光伝達回路４３を用いたものである。
【００７５】
図４において、光伝達回路４３は図５に示すように発光素子４４と受光素子４５とを組み合わせた回路で構成される。ここで、上記発光素子４４の基準電位は駆動制御回路３１の基準電位と等しく、上記受光素子４５の基準電位は出力素子の基準電位と等しい。
【００７６】
図４に示すプリドライブ回路３２−１では、駆動制御回路３１から出力素子に対する制御信号が供給されると、まず上記制御信号に従って光伝達回路４３内の発光素子４４が明滅する。そして、上記発光素子４４により発光される光Ａの有無を光伝達回路４３内の受光素子４５にて検出し、検出結果に応じた信号を光伝達回路４３から出力する。すなわち、上記光伝達回路４３は、供給された制御信号の基準電位を駆動制御回路３１の基準電位から出力素子の基準電位に変換して出力する。
【００７７】
そして、上記光伝達回路４３により出力素子の基準電位に変換して出力された制御信号は、信号増幅回路４２により出力素子の駆動レベルに増幅され、上記出力素子に供給される。
【００７８】
このように、光伝達回路４３により駆動制御回路３１の基準電位から出力素子の基準電位に、制御信号を変換する場合には、光伝達回路４３内の発光素子４４と受光素子４５との間で、上記制御信号の伝達経路を電気的に遮断し絶縁しながらも、制御信号を光で伝達することができる。したがって、駆動制御回路３１は、出力素子において発生した電圧変動等の影響を全く受けることがなくなる。
【００７９】
図６は、図４に示すプリドライブ回路３２−１の動作例を説明するための図である。
図６において、出力素子であるスイッチＳＷ４はｎチャネルトランジスタであり、プリドライブ回路３２−１から出力される信号ＯＵＴがハイレベルのときはＯＮとなり、ロウレベルのときはＯＦＦとなる。
【００８０】
また、上記プリドライブ回路３２−１は、光伝達回路４３内の発光素子４４が発光している場合には、ハイレベルの信号ＯＵＴを出力し、そうでない場合（発光素子４４が発光していない場合）には、ロウレベルの信号ＯＵＴを出力する。
【００８１】
図７は、図６に示すプリドライブ回路３２−１の動作を示すタイムチャートである。
図７において、ＣＴＬは駆動制御回路３１から供給される制御信号であり、ＯＵＴは上記制御信号に従ってプリドライブ回路３２−１から出力される信号である。また、ＯＵＴ'は、上記信号ＯＵＴと比較するために記載したものであり、図６に示す光伝達回路４３内の発光素子４４が発光している場合にはロウレベルとなり、そうでない場合（発光素子４４が発光していない場合）にはハイレベルとなる。
ここで、光伝達回路４３内の発光素子４４は、制御信号ＣＴＬがハイレベルのときは発光し、ロウレベルのときは発光しないものとする。
【００８２】
まず、時刻Ｔ１において、制御信号ＣＴＬがハイレベルになると、光伝達回路４３内の発光素子４４が発光し、プリドライブ回路３２−１から出力される信号ＯＵＴもハイレベルになり、スイッチＳＷ４はＯＮ状態になる。次に、時刻Ｔ２において、制御信号ＣＴＬがロウレベルになると、光伝達回路４３内の発光素子４４は発光せず、プリドライブ回路３２−１から出力される信号ＯＵＴはロウレベルになり、スイッチＳＷ４はＯＦＦ状態になる。
そして、時刻Ｔ３において、再び制御信号ＣＴＬがハイレベルになると、それに伴いプリドライブ回路３２−１から出力される信号ＯＵＴもハイレベルとなり、スイッチＳＷ４はＯＮ状態になる。
【００８３】
ここで、時刻Ｔ４において、電源を供給する電源装置および回路の不具合等によりプリドライブ回路３２−１内の光伝達回路４３への電源供給が遮断され、その後時刻Ｔ５において、スイッチＳＷ４を含むその他の回路への電源供給が遮断されたとする。このとき、時刻Ｔ４において、上記光伝達回路４３内の発光素子４４は、制御信号ＣＴＬには関わらず発光しなくなる。それに伴い、プリドライブ回路３２−１から出力される信号ＯＵＴもロウレベルとなり、スイッチＳＷ４はＯＦＦ状態になる。
【００８４】
それに対して、光伝達回路４３内の発光素子４４が発光している場合にはロウレベルとなり、そうでない場合（発光素子４４が発光していない場合）にはハイレベルとなる信号ＯＵＴ'の場合には、時刻Ｔ４において、上記光伝達回路４３内の発光素子４４が発光しなくなるが、その他の回路が動作しているため、プリドライブ回路３２−１から出力される信号ＯＵＴ'はハイレベルとなり、スイッチＳＷ４がＯＮ状態になる。その後、時刻Ｔ５において、スイッチＳＷ４を含むその他の回路が動作しなくなることで、スイッチＳＷ４がＯＦＦ状態になる。
【００８５】
すなわち、光伝達回路４３内の発光素子４４が発光しているときに、出力素子であるスイッチＳＷ４をＯＦＦ状態にし、発光素子４４が発光していないときに、スイッチＳＷ４をＯＮ状態にするようにした場合には、仮に光伝達回路４３への電源供給のみが遮断されたときには、スイッチＳＷ４がＯＮ状態となる。これにより、プラズマディスプレイパネルに電流が供給され続けたり、排他制御すべきスイッチ等の出力素子が同時にＯＮ状態になったりして素子破壊等が発生することがある。
【００８６】
それに対して、上述した信号ＯＵＴのように光伝達回路４３内の発光素子４４が発光しているときに、出力素子であるスイッチＳＷ４をＯＮ状態にし、発光素子４４が発光していないときに、スイッチＳＷ４をＯＦＦ状態にするようにした場合には、仮に光伝達回路４３への電源供給のみが遮断されたとしても、スイッチＳＷ４をＯＦＦ状態にすることができ、素子破壊等を確実に防止することができる。
【００８７】
また、電源を供給する電源装置および回路の不具合等により、上記光伝達回路４３への電源供給が遮断された場合に、プリドライブ回路３２−１に接続された出力素子を確実にＯＦＦ状態にする方法として、光伝達回路４３に対して所定の時間だけ電源を供給する電源電圧維持回路を設ける方法がある。
【００８８】
図８は、上記光伝達回路４３に対して上記電源電圧維持回路を設けたプリドライブ回路３２−１の構成例を示す図である。
図８において、４６は電源電圧維持回路４７を介して光伝達回路４３'に電源を供給する電源装置である。また、電源電圧維持回路４７は、上記電源装置４６から光伝達回路４３への電源供給が遮断された場合に所定の時間だけ光伝達回路４３に電源端子Ｖｔを介して電源を供給する。上記電源電圧維持回路４７は、例えば、図９に示すような電源装置４６にアノードが接続され、電源端子Ｖｔにカソードが接続されたダイオードと、上記ダイオードのカソードとグランドとの間に接続されたコンデンサ４８により構成される。
【００８９】
そして、電源４６から電源端子ＶTを介して光伝達回路４３に電源が供給されている場合には、供給されている電源を電荷としてコンデンサ４８に蓄積する。一方、電源４６から光伝達回路４３への電源供給が遮断された場合には、上記コンデンサ４８に蓄積した電荷を、電源端子ＶTを介して光伝達回路４３に供給することにより所定の時間だけ光伝達回路４３に供給する電源を維持する。これにより、光伝達回路４３への電源供給が遮断されたとしても、出力素子に供給する電源電圧が下がるまで光伝達回路４３から出力される信号の論理を正確に保つことができ、素子破壊等を防止することができる。
なお、上述のように光伝達回路４３に対して電源電圧維持回路４７を設け、上記光伝達回路４３内の発光素子４４が発光しているときに、出力素子をＯＦＦ状態にするようにした場合には、光伝達回路４３への電源供給が遮断されたとしても、出力素子に供給する電源電圧が下がるまで光伝達回路４３から出力される信号によりＯＦＦ状態に保つことができる。
【００９０】
図１０は、プリドライブ回路３２−１の他の構成例を示すブロック図である。
図１０に示すプリドライブ回路３２−１は、上記図３に示したプリドライブ回路に位相調整回路４９をさらに設けたものである。
【００９１】
図１０において、位相調整回路４９は、駆動制御回路３１から供給される制御信号がプリドライブ回路３２−１を介して出力素子に供給される際の位相の遅延を各プリドライブ回路３２−１〜３２−４間で調整するための回路である。
すなわち、駆動制御回路３１から供給される制御信号が、信号伝達回路４１により基準電位が変換されたり、信号増幅回路４２により増幅されたりする際に、上記信号伝達回路４１および信号増幅回路４２を構成する素子やその素子の感度等のばらつきにより、プリドライブ回路から出力される信号には位相の遅延が発生する。
上記位相調整回路４９は、この信号伝達回路４１および信号増幅回路４２により発生した位相の遅延を各プリドライブ回路３２−１〜３２−４の間で調整し、位相をあわせて各出力素子に制御信号を供給する。
【００９２】
上記位相調整回路４３は、例えば、コンデンサと抵抗からなる時定数調整回路により構成することができ、上記コンデンサの容量値や上記抵抗の抵抗値を調整することで位相の遅延を調整することができる。
【００９３】
図１１は、位相調整回路４９の構成例を示す図である。
図１１において、Ｉｉｎは位相調整回路４９の入力端子であり、Ｉｏｕｔは位相調整回路４９の出力端子である。
【００９４】
図１１（ａ）に示す位相調整回路４９は、入力端子Ｉｉｎと出力端子Ｉｏｕｔとの間に接続された可変抵抗Ｒ１１と、上記出力端子Ｉｏｕｔと上記可変抵抗Ｒ１１の端子との相互接続点とＧＮＤとの間に接続されたコンデンサＣ１１により構成される。そして、上記可変抵抗Ｒ１１の抵抗値を変化させることにより、位相の遅延時間を調整する。
【００９５】
図１１（ｂ）に示す位相調整回路４９は、入力端子Ｉｉｎと出力端子Ｉｏｕｔとの間に接続された抵抗Ｒ１２と、上記出力端子Ｉｏｕｔと上記抵抗Ｒ１２の端子との相互接続点とＧＮＤとの間に接続された可変容量Ｃ１２により構成される。そして、上記可変容量Ｃ１２の容量値を変化させることにより、位相の遅延時間を調整する。
【００９６】
図１１（ｃ）に示す位相調整回路４９は、入力端子Ｉｉｎと出力端子Ｉｏｕｔとの間に接続された電気的に抵抗値を変えることができる電子ボリュームＲ１３と、上記出力端子Ｉｏｕｔと上記電子ボリュームＲ１３の端子との相互接続点とＧＮＤとの間に接続されたコンデンサＣ１３により構成される。また、上記電子ボリュームＲ１３を調整するための抵抗制御信号が外部から入力され、上記電子ボリュームＲ１３に供給される。そして、上記抵抗制御信号により上記電子ボリュームＲ１３の抵抗値を変化させることで、位相の遅延時間を調整する。
【００９７】
このようにプリドライブ回路内に位相調整回路４９を設けることで、信号伝達回路４１および信号増幅回路４２を構成する素子等のばらつきによる位相の遅延を調整することができ、出力素子の動作の安定化を図ることができる。
なお、図１０に示すプリドライブ回路３２−１においては、信号伝達回路４１の前段に位相調整回路４９を設けたが、位相調整回路４９は信号伝達回路４１の後段に設けるようにしても良い。
【００９８】
図１２は、第１の実施形態による交流駆動型ＰＤＰの駆動装置の他の構成例を示す図である。図１２に示す駆動装置は、上記図１９に示した駆動装置に対して、本実施形態によるプリドライブ回路を設けたものである。なお、この図１２において、図１９に示した部分と同一の部分には同一の符号を付し、重複する説明は省略する。
【００９９】
図１２において、３２−１〜３２−８はプリドライブ回路であり、上記駆動制御回路３１'からそれぞれ供給される制御信号を、スイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'およびトランジスタＴｒ１〜Ｔｒ４の基準電位にあわせた制御信号にそれぞれ電圧レベルを変換し供給する。すなわち、図１に示したプリドライブ回路と同様に、駆動制御回路３１'からそれぞれ供給される制御信号の基準電位を、駆動制御回路３１'の基準電位から出力素子の基準電位に変換して出力素子に供給する。
この図１２に示す駆動装置においては、スイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'およびトランジスタＴｒ１〜Ｔｒ４の基準電位が駆動動作において変化するので、プリドライブ回路３２−１〜３２−８をそれぞれ設けている。
【０１００】
このように、駆動動作において基準電位が変化するスイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'およびトランジスタＴｒ１〜Ｔｒ４のそれぞれに対してプリドライブ回路３２−１〜３２−８を設けることで、基準電位にあった制御信号がスイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'およびトランジスタＴｒ１〜Ｔｒ４のそれぞれに供給されるので、各出力素子を安定して動作させることができる。
なお、図１２に示すプリドライブ回路３２−１〜３２−８には、上述した何れのプリドライブ回路を用いることができる。
【０１０１】
以上、詳しく説明したように本実施形態によれば、プリドライブ回路内の信号伝達回路４１により、駆動制御回路３１から供給される制御信号の基準電位を出力素子（スイッチＳＷ４、ＳＷ５、ＳＷ４、ＳＷ５、トランジスタＴｒ１〜Ｔｒ４等）の基準電位に変換し、信号増幅回路４２にて増幅した後、出力素子に供給する。
【０１０２】
これにより、駆動制御回路３１および制御信号の基準電位と出力素子の基準電位が異なっていたとしても、基準電位を絶縁して制御信号を出力素子に伝達することができるので、出力素子の電圧変動等が発生したとしても、その影響が駆動制御回路３１に及ぶことを防止することができる。したがって、プラズマディスプレイ装置を安定して駆動させることができ、プラズマディスプレイ装置の信頼性を向上させることができる。
【０１０３】
例えば、信号伝達回路４１として光伝達回路４３を用いるようにした場合には、駆動制御回路３１と出力素子との間で制御信号を伝達しながらも、電気的な経路を完全に遮断することができる。これにより、出力素子の電圧変動等が発生したとしても、その影響が駆動制御回路３１に及ぶことを完全に防止することができ、プラズマディスプレイ装置の信頼性をさらに向上させることができる。
【０１０４】
また、例えば、プリドライブ回路内に位相調整回路４９を設けるようにした場合には、制御信号を出力素子の基準電位に変換する際に、信号伝達回路４１、信号増幅回路４２等により発生する位相の遅延を調整することができるので、各出力素子の動作タイミングを同期させることができ、プラズマディスプレイ装置を安定して駆動することができる。
【０１０５】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図１３は、第２の実施形態による交流駆動型ＰＤＰの駆動装置の構成例を示す図である。なお、この図１３に示す本実施形態の駆動装置は、例えば図１７、図１８に全体構成および１画素を構成する１つのセルの構成を示した交流駆動型ＰＤＰ装置に適用することが可能である。また、この図１２において、図１に示した部分と同一の部分には同一の符号を付し、重複する説明は省略する。
【０１０６】
第２の実施形態による駆動装置は、第１の実施形態による駆動装置では各出力素子に対してそれぞれプリドライブ回路を設けていたものを、共通電極Ｘ側および走査電極Ｙ側にそれぞれ１つのプリドライブ回路を設けて、プリドライブ回路内で各出力素子に対する制御信号の変換、生成等を行い、各出力素子に供給するようにしたものである。
【０１０７】
図１３において、５１は駆動制御回路であり、５２および５２'はプリドライブ回路であり、駆動制御回路５１からプリドライブ回路５２、５２'にはそれぞれ１つの制御信号が供給される。なお、この制御信号は、各プリドライブ回路５２、５２'の後段に接続されるすべての出力素子（スイッチＳＷ４、ＳＷ５、ＳＷ４'、ＳＷ５'）を制御するための制御信号である。
【０１０８】
上記プリドライブ回路５２は、１つの信号伝達回路５３、１つの信号変換回路５４および出力素子の数（図１３に示す共通電極Ｘ側では２つ）の信号増幅回路５５−１、５５−２を備えている。
上記信号伝達回路５３は、駆動制御回路５１から供給される制御信号の基準電位を出力素子の基準電位に変換し出力する回路である。すなわち、上記信号伝達回路５３は、駆動制御回路５１から供給される上記駆動制御回路５１の基準電位（例えば、ＧＮＤ）を基準とした制御信号を、プリドライブ回路５２の後段に接続された出力素子の基準電位にあわせて制御信号の電圧レベルを変換する。この信号伝達回路５３は、例えば、フォトカプラ、カップリングコンデンサ、またはトランス等で構成することができる。
【０１０９】
上記信号変換回路５４は、上記信号伝達回路５３により出力素子の基準電位に電圧レベルが変換された制御信号に基づいて、プリドライブ回路５２の後段に接続されたそれぞれの出力素子に対する制御信号を生成するとともに、適切なタイミングで信号増幅回路５５−１、５５−２に供給する。すなわち、上記信号変換回路５４は、上記信号伝達回路５３により出力素子の基準電位に電圧レベルが変換された制御信号に基づいて、後段に接続されたスイッチＳＷ４、ＳＷ５に対する２つの制御信号を生成し、信号増幅回路５５−１、５５−２にそれぞれ供給する。
【０１１０】
上記信号増幅回路５５−１、５５−２は、上記信号変換回路５４により分離され供給される制御信号を、出力素子の駆動レベルに増幅し、出力素子であるスイッチＳＷ４、ＳＷ５に供給する。
走査電極Ｙ側のプリドライブ回路５２'は、上述した共通電極Ｘ側の上記プリドライブ回路５２と同じ構成であるので、説明は省略する。
【０１１１】
図１４は、第２の実施形態による交流駆動型ＰＤＰの駆動装置の他の構成例を示す図である。なお、この図１４において、図１２および図１９に示した部分と同一の部分には同一の符号を付し、重複する説明は省略する。
【０１１２】
図１４に示す駆動装置は、電源回収回路２１、２１'を備えた駆動装置に図１３に示した駆動装置と同様に、共通電極Ｘ側および走査電極Ｙ側にそれぞれ１つのプリドライブ回路を設けて、プリドライブ回路内で各出力素子に対する制御信号の変換、生成等を行い、各出力素子に供給するようにしたものである。
【０１１３】
図１４において、５６は駆動制御回路であり、５７および５７'はプリドライブ回路であり、図１３に示した駆動制御回路５１およびプリドライブ回路５２、５２'と同じ機能を有する。
【０１１４】
上記プリドライブ回路５７は、１つの信号伝達回路５８、１つの信号変換回路５９および出力素子の数（図１４に示す共通電極Ｘ側では４つ）の信号増幅回路６０−１、６０−２、６０−３、６０−４を備えている。
上記信号伝達回路５８は、図１３に示した信号伝達回路５３と同様に、駆動制御回路５６から供給される制御信号の基準電位を出力素子の基準電位に変換し信号変換回路５９に出力する回路である。
【０１１５】
また、信号変換回路５９は、図１３に示した信号変換回路５４と同様に、上記信号伝達回路５８により出力素子の基準電位に電圧レベルが変換された制御信号に基づいて、プリドライブ回路５７の後段に接続されたそれぞれの出力素子に対する制御信号を生成するとともに、適切なタイミングで信号増幅回路６０−１〜６０−４に供給する。すなわち、上記信号変換回路５９は、上記信号伝達回路５８により出力素子の基準電位に電圧レベルが変換された制御信号に基づいて、後段に接続されたスイッチＳＷ４、ＳＷ５およびトランジスタＴｒ１、Ｔｒ２のそれぞれに対する４つの制御信号を生成し、信号増幅回路６０−１〜６０−４にそれぞれ供給する。
【０１１６】
上記信号増幅回路６０−１〜６０−４は、上記信号変換回路５９により分離され、それぞれ供給される制御信号を、出力素子の駆動レベルに増幅し、出力素子であるスイッチＳＷ４、ＳＷ５およびトランジスタＴｒ１、Ｔｒ２にそれぞれ供給する。
なお、走査電極Ｙ側のプリドライブ回路５７'についても、上述したプリドライブ回路５７と同じ構成である。
【０１１７】
以上、説明したように第２の実施形態によれば、共通電極Ｘ側および走査電極Ｙ側のそれぞれに１つのプリドライブ回路を設け、プリドライブ回路内の信号伝達回路の後段に接続された信号変換回路により、プリドライブ回路に接続されたそれぞれの出力素子に対する制御信号に供給された制御信号を分離し出力素子に供給する。
【０１１８】
これにより、出力素子毎にプリドライブ回路を設けたときよりも、少ない信号伝達回路の数で制御信号の基準電位と出力素子の基準電位とを絶縁して制御信号を出力素子に伝達することができる。したがって、僅かな回路を追加するだけで、プラズマディスプレイ装置を安定して駆動させることができ、プラズマディスプレイ装置の信頼性を向上させることができる。
【０１１９】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図１５は、第３の実施形態による交流駆動型ＰＤＰの駆動装置の構成例を示す図である。なお、この図１５において、図１９に示した部分と同一の部分には同一の符号を付し、重複する説明は省略する。
図１５において、６１および６１'は電圧検出回路であり、電力回収回路２１、２１'がそれぞれ備えるコンデンサＣ２、Ｃ３の電極間の電位差を検出し、検出結果を電源制御回路６２に供給する。
【０１２０】
電源制御回路６２は、上記電圧検出回路６１、６１'から供給されるコンデンサＣ２、Ｃ３の電極間の電位差の検出結果に基づいて、電力回収回路２１、２１'がそれぞれ正常に動作しているか否か判断する。すなわち、電源制御回路６２は、上記電圧検出回路６１、６１'から供給される検出結果であるコンデンサＣ２、Ｃ３の電極間の電位差が、電力回収回路２１、２１'が正常に動作している場合に示す電位差であるか否か判断する。
【０１２１】
ここで、例えば電力回収回路２１が正常に動作している場合には、コンデンサＣ２の両端の電位差（第２の信号ラインＯＵＴＢとトランジスタＴｒ１およびＴｒ２の相互接続点との電位差）が、図１６に示すようにＶｓ／４となるので、上記判断は、上記電圧検出回路６１、６１'から供給されるコンデンサＣ２、Ｃ３の電極間の電位差の検出結果がＶｓ／４であるか否かにより判断する。
【０１２２】
その結果、電力回収回路２１、２１'の少なくとも何れかが正常に動作していない、すなわち、電圧検出回路６１、６１'から供給された検出結果と電力回収回路２１、２１'が正常に動作している場合に示す値とが異なると判断した場合には、電源制御回路６２は電源回路６３を制御して出力電圧Ｖｓ／２、Ｖｗを下げる。
【０１２３】
以上、説明したように第３の実施形態によれば、電力回収回路２１、２１'がそれぞれ備えるコンデンサＣ２、Ｃ３の電極間の電位差を検出し、検出結果と電力回収回路２１、２１'が正常に動作している場合に示す値とが異なると判断した場合には、プラズマディスプレイ装置に供給する出力電圧を下げるようにする。これにより、素子破壊等が発生する前に、プラズマディスプレイ装置の動作を停止することができ、プラズマディスプレイ装置の信頼性を向上させることができる。
【０１２４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【０１２５】
【図１】第１の実施形態による交流駆動型ＰＤＰの駆動装置の構成例を示す図である。
【図２】第１の実施形態による交流駆動型ＰＤＰの駆動装置の動作を説明するための概念図である。
【図３】プリドライブ回路の一構成例を示すブロック図である。
【図４】プリドライブ回路の他の構成例を示すブロック図である。
【図５】光伝達回路の構成例を示す図である。
【図６】プリドライブ回路の動作例を説明するための図である。
【図７】プリドライブ回路の動作を示すタイムチャートである。
【図８】プリドライブ回路の他の構成例を示すブロック図である。
【図９】電源電圧維持回路の構成例を示す図である。
【図１０】プリドライブ回路の他の構成例を示すブロック図である。
【図１１】位相調整回路の構成例を示す図である。
【図１２】第１の実施形態による交流駆動型ＰＤＰの駆動装置の他の構成例を示す図である。
【図１３】第２の実施形態による交流駆動型ＰＤＰの駆動装置の構成例を示す図である。
【図１４】第２の実施形態による交流駆動型ＰＤＰの駆動装置の他の構成例を示す図である。
【図１５】第３の実施形態による交流駆動型ＰＤＰの駆動装置の構成例を示す図である。
【図１６】第３の実施形態による交流駆動型ＰＤＰの駆動装置の動作を説明するための電圧波形図である。
【図１７】交流駆動型ＰＤＰ装置の全体構成を示す図である。
【図１８】１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。
【図１９】交流駆動型ＰＤＰの駆動装置の回路構成例を示す図である。
【図２０】図１９に示す交流駆動型ＰＤＰの駆動装置による駆動波形を示すタイムチャートである。
【符号の説明】
【０１２６】
１  交流駆動型ＰＤＰ
２０  負荷
３１  駆動制御回路
３２−１〜３２−８  プリドライブ回路
４１  信号伝達回路
４２  信号増幅回路
４３  光伝達回路
４７  電源電圧維持回路
ＯＵＴＡ  第１の信号ライン
ＯＵＴＢ  第２の信号ライン
ＯＵＴＡ'  第３の信号ライン
ＯＵＴＢ'  第４の信号ライン
【図１】
0003609823.tif 000002
【図２】
0003609823.tif 000003
【図３】
0003609823.tif 000004
【図４】
0003609823.tif 000005
【図５】
0003609823.tif 000006
【図６】
0003609823.tif 000007
【図７】
0003609823.tif 000008
【図８】
0003609823.tif 000009
【図９】
0003609823.tif 000010
【図１０】
0003609823.tif 000011
【図１１】
0003609823.tif 000012
【図１２】
0003609823.tif 000013
【図１３】
0003609823.tif 000014
【図１４】
0003609823.tif 000015
【図１５】
0003609823.tif 000016
【図１６】
0003609823.tif 000017
【図１７】
0003609823.tif 000018
【図１８】
0003609823.tif 000019
【図１９】
0003609823.tif 000020
【図２０】
0003609823.tif 000021