(57)【特許請求の範囲】
【請求項１】
入力信号の正負の非対称量を検出するための非対称信号検出回路において、
入力信号を遅延する第１の遅延手段と、
前記入力信号から前記第１の遅延手段の出力を差し引く第１の減算手段と、
前記第１の減算手段の出力を遅延する第２の遅延手段と、
前記第２の遅延手段の出力と前記第１の減算手段の出力とを加算する加算手段と、
前記加算手段の出力と所定のスレッシュホールド値とを比較して、ゲート信号を作成するゲート信号作成手段と、
前記第１の減算手段の出力から前記第２の遅延手段の出力を差し引く第３の減算手段と、
前記ゲート信号に応じて、前記第３の減算手段の出力を選択し、前記入力信号の正負の振幅誤差量を出力する選択手段とを
有することを特徴とする非対称信号検出回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、磁気記録や通信で使用され、非対称信号の非対称量を検出するための非対称信号検出回路に関する。
【０００２】
磁気記録及び通信の分野において、入力信号が非対称である場合がある。例えば、磁気記録装置の分野においては、ＭＲ（磁気抵抗）ヘッドの採用により、読み取り信号波形が非対称となりやすい。このため、信号の正負の振幅誤差値やオフセット量、正負各々の振幅値を検出して、非対称信号を補正する必要がある。
【０００３】
【従来の技術】
図２４（Ａ）及び図２４（Ｂ）はＭＲヘッドの動作原理図、図２５は従来の構成図、図２６はオフセットの説明図である。
【０００４】
図２４（Ａ）は、磁気ディスク装置等に用いられているＭＲ（Magneto-Resistive)ヘッドの動作曲線を示す。磁気記録媒体からの入力磁界Ｈに対し、ＭＲ素子の抵抗率ρが変化することを利用して、記録情報を読みだす。一般的に、ヘッドは、Ｈｂにバイアスされており、出力信号ＯＵＴは、バイポーラ（＋１、０、−１）となる。又、理想的には、動作曲線の線形領域（直線部）が使用される。このため、入力信号ＩＮ（記録されている磁界）が、正負対称であると、出力信号ＯＵＴも正負対称の信号振幅となる。
【０００５】
図２４（Ｂ）は、バイアス点Ｈｂがずれたことにより、動作曲線上の非線形な領域を使用した場合である。この時、出力信号ＯＵＴは、正負非対称の信号となる。
【０００６】
図２５は従来の磁気記録再生装置における信号処理系の構成を示す。図２５に示すように、磁気記録再生系１は、磁気記録媒体と磁気ヘッドからなる。磁気ヘッドから読みだされた信号は、アンプ、フィルタ等で構成されるＡＣカップリング部２を介し等化器３に入力される。等化器３は、入力された信号を波形整形する。その後、データ検出器４が、波形等化された信号からデータ「０」、「１」を検出する。このように、磁気記録再生系１と等化器３とは、ＡＣカップリングされている。
【０００７】
図２６において、ＩＮ１及びＩＮ２は、ＡＣカップリング前の信号波形である。ＩＮ１は、正負対称な場合の波形を示し、ＩＮ２は、正負非対称な場合の波形を示す。又、ＯＵＴ１及びＯＵＴ２は、ＡＣカップリング後の信号波形である。ＯＵＴ１は、正負対称な場合の波形を示し、ＯＵＴ２は、正負非対称な場合の波形を示す。
【０００８】
図２６に示すように、正負対称な場合には、信号の０レベルが変動することはない。しかし、正負非対称な場合には、０レベルが、Ｖ0 だけ変動する。即ち、オフセットが生じる。
【０００９】
【発明が解決しようとする課題】
一般的に、等化器は線形のものが用いられる。このため、このように入力信号が、正負非対称の信号振幅になった場合や、オフセットが発生した場合には、等化器が所望の波形に等化することが困難となるという問題があった。
【００１０】
又、所望の波形からのずれ（等化誤差）は、それに続く検出器での「０」、「１」の判定を誤らせる可能性を増大させるという問題もあった。
【００１１】
しかも、こうした非対称な信号の振幅値の検出でさえ、二次的に発生するオフセットのために、困難な問題となっていた。
【００１２】
本発明の目的は、非対称信号の正負の振幅誤差量を検出するための非対称信号検出回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明１は、入力信号の正負の非対称量を検出するための非対称信号検出回路において、入力信号を遅延する第１の遅延手段と、前記入力信号から前記第１の遅延手段の出力を差し引く第１の減算手段と、前記第１の減算手段の出力を遅延する第２の遅延手段と、前記第２の遅延手段の出力と前記第１の減算手段の出力とを加算する加算手段と、前記加算手段の出力と所定のスレッシュホールド値とを比較して、ゲート信号を作成するゲート信号作成手段と、前記第１の減算手段の出力から前記第２の遅延手段の出力を差し引く第３の減算手段と、前記ゲート信号に応じて、前記第３の減算手段の出力を選択し、前記入力信号の正負の振幅誤差量を出力する選択手段とを有することを特徴とする。
【００１４】
又、本発明では、好ましくは、ＭＲヘッドで読み取った読み取り信号を再生する信号再生装置において、前記読み取り信号のトレーニング信号から正負の振幅誤差信号を検出する非対称信号検出回路と、前記検出した振幅誤差信号に応じて、前記ＭＲヘッドのセンス電流を制御する電流制御回路と、前記読み取り信号を等化する等化回路と、前記等化回路の出力からデータを検出するデータ検出回路とを有する。
【００１５】
そして、その非対称信号検出回路は、請求項１の構成である、前記読み取り信号を遅延する第１の遅延手段と、前記読み取り信号から前記第１の遅延手段の出力を差し引く第１の減算手段と、前記第１の減算手段の出力を遅延する第２の遅延手段と、前記第２の遅延手段の出力と前記第１の減算手段の出力とを加算する加算手段と、前記加算手段の出力と所定のスレッシュホールド値とを比較して、ゲート信号を作成するゲート信号作成手段と、前記第１の減算手段の出力から前記第２の遅延手段の出力を差し引く第３の減算手段と、前記ゲート信号に応じて、前記第３の減算手段の出力を選択する選択手段とを有する。
【００１６】
又、本発明では、好ましくは、トレーニング信号とデータ信号とを有する入力信号を再生する信号再生装置において、前記入力信号をデジタル値に変換するアナログ／デジタル変換器と、前記トレーニング信号から信号のオフセット量及び振幅誤差信号を検出する非対称信号検出回路と、前記入力信号から前記検出したオフセット量を差し引く減算回路と、前記振幅誤差信号により前記アナログ／デジタル変換器の中点のリファレンスレベルを制御する回路と、前記アナログ／デジタル変換器の出力信号を等化する等化回路と、前記等化回路の出力からデータを検出するデータ検出回路とを有する。
【００１７】
そして、その非対称信号検出回路は、入力信号を遅延する第１の遅延手段と、前記入力信号から前記第１の遅延手段の出力を差し引く第１の減算手段と、前記第１の減算手段の出力を遅延する第２の遅延手段と、前記第２の遅延手段の出力と前記第１の減算手段の出力とを加算する加算手段と、前記加算手段の出力と所定のスレッシュホールド値とを比較して、ゲート信号を作成するゲート信号作成手段と、前記入力信号から前記第１の減算手段の出力を差し引く第２の減算手段と、前記第１の減算手段の出力から前記第２の遅延手段の出力を差し引く第３の減算手段と、前記ゲート信号に応じて、前記第２の減算手段の出力を選択して、オフセット量を出力する第１の選択手段と、前記ゲート信号に応じて、前記第３の減算手段の出力を選択して、振幅誤差量を出力する第２の選択手段とを有する。
【００１８】
【作用】
本発明では、入力信号から第１の遅延手段の出力を差し引き、オフセットが除去された信号を得ている。この信号を第２の遅延手段で遅延させた信号と前述のオフセットが除去された信号とを加算して、ゲート信号を作成する。又、オフセットの除去された信号から第２の遅延手段で遅延させた信号を差し引くと、振幅誤差量を含む信号が得られる。この信号をゲート信号でゲートすることにより、振幅誤差量が得られる。
【００１９】
このように、オフセットを除去した信号を作成して、この信号を基に振幅誤差量を検出するため、入力信号から正確に振幅誤差量を検出することができる。
【００２０】
又、本発明では、ＭＲヘッドのセンス電流を正負の振幅誤差量により制御するため、ＭＲヘッドの読み取り出力を正負対称の波形にできる。又、入力信号から制御量である振幅誤差量を検出しているため、波形操作前に振幅誤差量を検出できる。このため、正確に振幅誤差量を検出できる。又、振幅誤差量をトレーニング信号から得ている。振幅誤差量を正確に検出するには、正負の信号の干渉がないことが必要となる。トレーニング信号は、データ信号と違い信号パターンを自由に設定できるため、トレーニング信号にかかる干渉のない振幅誤差検出のための信号を設定できる。このため、振幅誤差量を正確に検出できる。そして、請求項１と同様に、オフセットを除去した信号を基に振幅誤差量を検出するため、入力信号から正確に振幅誤差量を検出することができる。
【００２１】
又、本発明では、信号の振幅誤差量及びオフセット量を検出して、アナログ／デジタル変換器の特性を変更している。このため、振幅誤差量及びオフセット量のない信号から等化動作でき、信号等化が正確となる。又、トレーニング信号から振幅誤差量及びオフセット量を得ている。振幅誤差量及びオフセット量を正確に検出するには、正負の信号の干渉がないことが必要となる。トレーニング信号は、データ信号と違い信号パターンを自由に設定できるため、トレーニング信号にかかる干渉のない振幅誤差量及びオフセット量検出のための信号を設定できる。このため、オフセット量を正確に検出できる。
【００２２】
そして、オフセットを除去した信号を基にオフセット量及び振幅誤差量を検出するため、入力信号から正確にオフセット量及び振幅誤差量を検出することができる。
【００２３】
【実施例】
図１は本発明の非対称信号検出回路の一実施例の構成図、図２はオフセット除去の説明図、図３及び図４はその各部波形図である。
【００２４】
図１に示す非対称信号検出回路は、非対称信号として正負の信号の振幅誤差量を検出するための回路である。図１に示すように、磁気記録再生系１は、磁気ヘッドと磁気ディスクとを有する。この磁気記録再生系１の磁気ヘッドが磁気ディスクから読み取った読み取り信号は、ＡＣカップリング部２に入力される。ＡＣカップリング部２は、アンプ、フィルタ等で構成される。ＡＣカップリング部２からの信号は、非対称信号検出回路５に入力される。
【００２５】
非対称信号検出回路５は、ＡＣカップリング部２からの入力信号Ｓ１を、Ｔ1／２だけ遅延させる第１の遅延回路１０と、入力信号Ｓ１から第１の遅延回路１０の出力を差し引く第１の減算回路１１とを有する。第１の減算回路１１の出力Ｓ２は、オフセットを除去された信号となる。
【００２６】
又、非対称信号検出回路５は、第１の減算回路１１の出力Ｓ２を、Ｔ1 ／２だけ遅延させる第２の遅延回路１２と、第１の減算回路１１の出力Ｓ２と第２の遅延回路の出力とを加算する加算回路１３と、加算回路１３の出力Ｓ３と所定のスレッシュホールド値とを比較して、ゲート信号Ｓ４を発生する判定回路１４とを有する。
【００２７】
更に、非対称信号検出回路５は、第１の減算回路１１の出力Ｓ２から第２の遅延回路１２の出力を差し引く第３の減算回路１５と、第３の減算回路１５の出力Ｓ５を、ゲート信号Ｓ４で選択する選択回路１６とを有する。この選択回路１６の出力Ｓ６が、正負の信号の振幅誤差量を示す振幅誤差信号である。
【００２８】
先ず、オフセット除去の動作を説明する。図２に示すように、１個の磁化反転によって生ずる再生信号を、時間関数ｈ（ｔ）とする。そして、プラス極の最大振幅値を１とした時に、マイナス極の最大振幅値がそのα倍であり、且つそれぞれのピークの間隔が時間Ｔ1 だけ離れている。更に、正負非対称の信号振幅によって、オフセットＶ0 が発生している。
【００２９】
従って、ｆａ（ｔ）で示される入力信号は、下記式で示される。
【００３０】
ｆａ（ｔ）＝ｈ（ｔ）−αｈ（ｔ−Ｔ1 ）＋Ｖ0 （ｔ）            （１）
次に、入力信号を、Ｔｄだけ遅延させた信号を入力信号から差し引いた信号ｆｂ（ｔ）を考える。この信号ｆｂ（ｔ）は、下記式で示される。
【００３１】
ｆｂ（ｔ）＝ｆａ（ｔ）−ｆａ（ｔ−Ｔｄ）                      （２）
（２）式を展開すると、
0003688276.tif 000002
となる。
【００３２】
ここで、ＡＣカップリング部の時定数がＴ1 に比べて、極端に大きい場合には、オフセット量が時間によらず、殆ど一定であると仮定できる。即ち、下記（４）式が成り立つものとする。
【００３３】
Ｖ0 （ｔ）＝Ｖ0 （ｔ−Ｔｄ）                                  （４）
これを、式（３）に代入すると、下記式（５）が得られる。
【００３４】
0003688276.tif 000003
即ち、オフセットが除去された信号ｆｂ（ｔ）が得られる。
【００３５】
このようにオフセットの除去された信号を作成することにより、正負の振幅誤差量、オフセット量、正負の振幅量の検出が可能となる。
【００３６】
次に、図３及び図４を用いて、正負の振幅誤差量の検出について説明する。図３に示すように、第１の減算回路１１により入力信号Ｓ１から、入力信号Ｓ１を時間Ｔ1 ／２だけ遅延させた信号を差し引くと、オフセットの除去された信号Ｓ２が得られる。
【００３７】
次に、第２の遅延回路１２により、信号Ｓ２を更に時間Ｔ1 ／２だけ遅延させた信号を作成する。加算回路１３によりこの信号と信号Ｓ２とを加算すると、信号Ｓ３が得られる。判定回路１４により、信号Ｓ３を、スレッシュホールド値Ｖｔｈ、−Ｖｔｈでスライスすると、ゲート信号Ｓ４が得られる。
【００３８】
一方、第３の減算回路１５により、信号Ｓ２から第２の遅延回路１２の出力信号を差し引くと、信号Ｓ５が得られる。選択回路１６により、この信号Ｓ５を、ゲート信号Ｓ４で選択すると、正負の振幅誤差信号Ｓ６が得られる。
【００３９】
この構成例では、図３に示すように、α＞１の時（負側の信号が大きい場合）には、誤差信号Ｓ６は、正側に現れる。逆に、図４に示すように、α＜１の時（正側の信号が大きい場合）には、誤差信号Ｓ６は、負側に現れる。この誤差信号は、正負の非対称差に応じて、変化する。
【００４０】
このようにして、非対称信号の正負の振幅誤差量が得られる。又、オフセットを除去した信号を作成し、且つこの信号を基に、正負の振幅誤差量を得るため、正確な振幅誤差量が得られる。
【００４１】
次に、この振幅誤差検出回路５を用いた非対称特性の補償装置について、説明する。図５は、本発明の再生装置の第１の例構成図である。図６（Ａ）及び図６（Ｂ）は、その非対称性の特性図である。図５は、ＭＲヘッドの非対称特性を補償する再生装置を示す。
【００４２】
ＭＲヘッドでは、記録磁化に応じた抵抗の変化率を電気信号に変換するため、電流を流す。これはセンス電流と呼ばれる。この電流を用いて、図２４（Ａ）及び図２４（Ｂ）に示したバイアスが行われる。従って、図６（Ａ）に示すように、一般には、センス電流値により、正負の非対称性が変化する。図６（Ａ）に示すように、センス電流値ＩｓがＩ0 の時に、α＝１となり、正負対称となる。
【００４３】
従って、センス電流を調整することによって、非対称性を調整する事が可能である。しかし、ヘッドによりその特性がばらつくため、ヘッド毎の調整が必要である。
【００４４】
図５に示すように、ＭＲヘッド２０の読み取り信号は、ＡＣカップリング部２に入力する。ＡＣカップリング部２の信号は、波形等化器３に入力され、波形等化される。波形等化器３は、例えば、トランスバーサル・イコライザーで構成される。波形等化器３の出力は、データ検出器４に入力する。データ検出器４は、波形等化器３の出力から、データ「１」、「０」を検出する。このデータ検出器４は、例えば、最尤検出器（ビタビ検出器）で構成される。
【００４５】
図１で示した振幅誤差検出回路５は、ＡＣカップリング部２の信号Ｓ１から振幅誤差信号Ｓ６（ΔＶ）を出力する。図６（Ｂ）に示すように、非対称性と振幅誤差の関係は、リニアな関係にある。従って、信号が対称なら、振幅誤差ΔＶがゼロとなる。
【００４６】
そこで、振幅誤差ΔＶにより、ＭＲヘッド２０のセンス電流源２１のセンス電流値を制御する。即ち、非対称性をゼロとするように、センス電流値を最適値Ｉ0 に自動的に近づける。
【００４７】
ここで、スムーズな調整を行うように、ループフィルタ２２−１が設けられている。このループフィルタ２２−１としては、抵抗とコンデンサとからなる１次のローパスフィルタが用いられる。
【００４８】
ループフィルタ２２−１の出力を保持するレジスタ２２−２は、次の理由で設けられる。即ち、図２及び図３で説明したオフセットを除去して、振幅誤差量を得るためには、正負の信号に、干渉がないことが必要である。このような信号は、データ信号に求めることはできない。そこで、データ信号の前に設けられているトレーニング信号に、干渉のない正負の信号を設定する。
【００４９】
従って、トレーニング期間中に、制御信号によりレジスタ２２−２で、振幅誤差量に従う制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、ＭＲヘッド２０のセンス電流値を制御する。
【００５０】
即ち、トレーニング信号とデータ信号とを有する入力信号を用いる。そして、トレーニング信号により、振幅誤差量を検出して、制御量を保持しておく。データ信号に対しては、この保持した制御量により、ＭＲヘッド２０のセンス電流値を設定する。
【００５１】
このようにして、ＭＲヘッド２０の非対称特性を補償した信号再生が可能となる。又、波形制御されていない入力信号から制御量を検出するため、正確に制御量が得られる。
【００５２】
図７は、本発明の非対称信号検出回路の他の例構成図、図８はその各部波形図である。図７の例は、Ａ／Ｄコンバータによる離散系信号処理に適用した例を示す。又、ここでは、最近の磁気ディスク装置等に用いられるパーシャルレスポンスにおける（１＋Ｄ）の等化を意識したサンプリングを示している。
【００５３】
図７において、図１で示したものと同一のものは、同一の記号で示してある。図７に示すように、非対称信号検出回路７は、前述の第１の遅延回路１０と、第１の減算回路１１と、第２の遅延回路１２と、加算回路１３と、判定回路１４と、第３の減算回路１５と、第１の選択回路１６とを有する。そして、この構成により、図１で前述したように、振幅誤差信号Ｓ６を出力する。
【００５４】
この非対称信号検出回路７は、第１の減算回路１１の出力信号Ｓ２を、ゲート信号Ｓ４で選択する第２の選択回路１７を有する。この第２の選択回路１７の出力信号Ｓ８が、正負の振幅値を示す。
【００５５】
更に、非対称信号検出回路７は、入力信号Ｓ１から第１の減算回路１１の出力信号Ｓ２を差し引く第２の減算回路１８と、第２の減算回路１８の出力信号Ｓ９をゲート信号Ｓ４で選択する第３の選択回路１９とを有する。この第３の選択回路１９の出力信号Ｓ１０が、オフセット量を示す。
【００５６】
尚、８は、等化フィルターであり、ＡＣカップリング部２の出力をフィルターリングするものである。又、９は、Ａ／Ｄコンバータであり、等化フィルター８のアナログ出力をデジタル値に変換するものである。
【００５７】
図８を用いてその動作を説明する。図１で説明したように、第１の選択回路１６により、第３の減算回路１５の出力信号Ｓ５を、ゲート信号Ｓ４で選択することにより、正負の振幅誤差信号Ｓ６が得られる。
【００５８】
又、第２の選択回路１７により、第１の減算回路１１の出力信号Ｓ２を、ゲート信号Ｓ４で選択することにより、信号の正負の振幅値信号Ｓ８が得られる。
【００５９】
更に、第３の選択回路１９により、第２の減算回路１８の出力信号Ｓ９を、ゲート信号Ｓ４で選択することにより、信号のオフセット量信号Ｓ１０が得られる。
【００６０】
この実施例でも、オフセットを除去した信号を作成し、且つこの信号を基に、正負の振幅値及びオフセット量を得るため、正確な振幅値及びオフセット量が得られる。
【００６１】
図９は、本発明の再生装置の第２の例構成図である。この実施例では、フィードホワードループにより、信号のオフセットを除去するものである。
【００６２】
図９において、図５及び図７で示したものと同一のものは、同一の記号で示してある。図９に示すように、Ａ／Ｄコンバータ９の出力信号Ｓ１は、オフセット検出回路７−１に入力する。オフセット検出回路７−１は、図７で示した非対称信号検出回路である。尚、このオフセット検出回路７−１は、オフセット量の検出のみ必要なため、図７に示す構成の内、第３の減算回路１５、選択回路１６、１７は削除される。
【００６３】
オフセット検出回路７−１は、前述したように、入力信号Ｓ１からオフセット量信号Ｓ１０を出力する。この信号Ｓ１０とゲート信号Ｓ４は、平均化回路２１に入力される。平均化回路２１は、ヘッド再生信号に重畳されたノイズを除去するための回路である。
【００６４】
この平均化回路２１は、オフセット量信号Ｓ１０を累積する加算回路と、ゲート信号Ｓ４をカウントするカウンタと、加算回路の加算値をカウンタのカウント値（サンプル値）で割り算する割り算回路と、割り算回路の出力を保持するレジスタとを有する。
【００６５】
減算回路２２は、Ａ／Ｄコンバータ９の出力Ｓ１からこの平均化されたオフセット信号Ｓ１２を差し引くものである。このようにして、オフセットが補償される。
【００６６】
尚、制御信号は、平均化回路２１のレジスタに、オフセットの平均値をホールドさせるためのものである。この意味は、前述したように、図２及び図３で説明したオフセットを除去して、振幅誤差量を得るためには、正負の信号に、干渉がないことが必要である。このような信号は、データ信号に求めることはできない。そこで、データ信号の前に設けられているトレーニング信号に、干渉のない正負の信号を設定する。
【００６７】
従って、トレーニング期間中に、制御信号によりレジスタで、オフセット量に従う制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、Ａ／Ｄコンバータ９の出力を補正する。
【００６８】
即ち、トレーニング信号とデータ信号とを有する入力信号を用いる。そして、トレーニング信号により、オフセット量を検出して、制御量を保持しておく。データ信号に対しては、この保持した制御量により、Ａ／Ｄコンバータの出力を補正する。
【００６９】
図１０は、本発明の再生装置の第３の実施例構成図、図１１は図１０の構成のループフィルタの構成図である。この実施例では、フィードバックループにより、信号のオフセットを除去するものである。
【００７０】
図１０において、図９で示したものと同一のものは、同一の記号で示してある。図１０に示すように、Ａ／Ｄコンバータ９の出力信号Ｓ１は、オフセット検出回路７−１に入力する。オフセット検出回路７−１は、図７で示した非対称信号検出回路である。尚、このオフセット検出回路７−１は、オフセット量の検出のみ必要なため、図７に示す構成の内、第３の減算回路１５、選択回路１６、１７は削除される。
【００７１】
オフセット検出回路７−１は、前述したように、入力信号Ｓ１からオフセット量信号Ｓ１０を出力する。この信号Ｓ１０は、ループフィルタ２３に入力される。ループフィルタ２３は、周知のデジタルのラグフィルタである。
【００７２】
図１１に示すように、ループフィルタ２３は、加算回路２３−１と、加算回路２３−１の出力を遅延する遅延回路２３−２と、遅延回路２３−２の出力にゲインＫτを乗算する第１の乗算回路２３−３と、加算回路２３−１の出力にゲインＫｇを乗算する第２の乗算回路２３−４と、第２の乗算回路２３−４の出力を保持する図示しないレジスタで構成される。
【００７３】
この第１の乗算回路２３−３のゲインＫτを、１を越えない値に設定しておくことにより、図５に示したアナログのループフィルタと同一の動作を行う。従って、ループフィルタの役目は、図５に示したものと同一である。尚、第２の乗算回路２３−４のゲインＫｇは、全体のゲインを調整するためのものである。
【００７４】
減算回路２４は、Ａ／Ｄコンバータ９の出力からループフィルタ２３の出力を差し引く。これにより、オフセットを除去した信号が得られる。
【００７５】
尚、制御信号は、ループフィルタ２３のレジスタに、オフセット値をホールドさせるためのものである。この意味は、前述したように、図２及び図３で説明したオフセットを除去して、振幅誤差量を得るためには、正負の信号に、干渉がないことが必要である。このような信号は、データ信号に求めることはできない。そこで、データ信号の前に設けられているトレーニング信号に、干渉のない正負の信号を設定する。
【００７６】
従って、トレーニング期間中に、制御信号によりレジスタで、オフセット量に従う制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、Ａ／Ｄコンバータ９の出力を補正する。
【００７７】
即ち、トレーニング信号とデータ信号とを有する入力信号を用いる。そして、トレーニング信号により、オフセット量を検出して、制御量を保持しておく。データ信号に対しては、この保持した制御量により、Ａ／Ｄコンバータの出力を補正する。
【００７８】
図１２は本発明の再生装置の第４の実施例構成図、図１３は磁化反転密度とオフセットの関係図である。
【００７９】
図１３に示すように、時間間隔τの範囲内に、正負信号のペアが１組、即ち、磁化反転が２個ある場合を示す。この時のオフセット量をＶａとする。この時間間隔τ内では、下記（６）式が成立する。
【００８０】
【数１】
0003688276.tif 000004
【００８１】
ここで、オフセット量が一定と仮定すると、式（６）は、下記（７）式に書き換えられる。
【００８２】
【数２】
0003688276.tif 000005
【００８３】
一方、図１３の下側に示すように、時間間隔τ内に、正負信号のペアが２組（磁化反転が４個）ある場合を考える。
【００８４】
この時のオフセット量をＶｂとすると、式（８）が成立する。
【００８５】
【数３】
0003688276.tif 000006
【００８６】
ここで、信号は繰り返し信号であるから、時間τの範囲内から範囲外への干渉量と、範囲外から範囲内への干渉量とは、同じと考えられる。従って、時間τ内での１つの信号の積分値を、下記（９）式として与えることができる。
【００８７】
【数４】
0003688276.tif 000007
【００８８】
この式（９）を、式（８）に代入すると、
Ｖｂ＝２（Ｈ−αＨ）／τ＝２Ｖａ                          （１０）
が得られる。
【００８９】
この事から、オフセット量は、正負信号の数（磁化反転の数）に比例し、変動すると考えられる。そこで、その変動を予測しながら、オフセットを補償する回路を、図１２に示す。
【００９０】
図１２において、図９で示したものと同一のものは、同一の記号で示してある。図１２に示すように、データ検出器４の検出データは、ループフィルタ２５に入力される。データの「１」は、磁化反転に対応して記録される。このため、ループフィルタ２５は、その時定数に応じた時間間隔τ内のデータ「１」の個数や磁化反転の数（密度）に比例した値が出力される。
【００９１】
このループフィルタ２５の構成は、図１１に示したものである。但し、トレーニングパターンと同じ個数（密度）のデータ列では、ループフィルタ２５の出力値が１になるように、ループフィルタ２５の時定数やゲインを調整する必要がある。
【００９２】
ループフィルタ２５の出力は、乗算回路２６により、平均化回路２１のオフセットの平均値と乗算される。減算回路２２は、Ａ／Ｄコンバータ９の出力からこの乗算回路２６の出力を差し引く。これにより、オフセットを除去した信号が得られる。
【００９３】
この例でも、トレーニング期間中に、平均化回路２１でオフセット量に従う制御量を保持する。そして、データ信号のデータ期間中は、その保持された制御量をデータ「１」の個数に応じて変化させて、制御量を作成する。このデータ「１」の個数に応じた制御量により、Ａ／Ｄコンバータ９の出力を補正する。
【００９４】
即ち、トレーニング信号とデータ信号とを有する入力信号を用いる。そして、トレーニング信号により、オフセット量を検出して、制御量を保持しておく。データ信号に対しては、この保持した制御量とデータ「１」の個数により、Ａ／Ｄコンバータの出力を補正する。
【００９５】
図１４は、図９の実施例の変形例を説明するための８／９変換使用時のデータの統計図である。
【００９６】
近年の磁気ディスク装置では、記録情報をＭ系列等の疑似ランダム化する手法が用いられている。従って、ＡＣカップリングのカットオフ周波数が低い（時定数が大きい）場合には、その時定数内の記録データ「１」の個数の変化は小さいと考えられる。
【００９７】
そこで、磁気記憶装置では、一般的に用いられるＲＬＬ（Run Length Limited) 符号において、入力がランダムとした場合のその生成符号のデータ「１」（磁化反転）の割合（確率）を統計的に求める。そして、トレーニング信号におけるデータ「１」の割合をその割合に合わせる。これにより、データ「１」の頻度により変動するオフセットに対して、適切な補正を行うことができる。
【００９８】
図１４は、記録情報がランダムであると見なし、入力信号に８／９（０、４、４）符号化を用いた場合の統計図である。即ち、記録情報を１００サンプル単位で区切り、その中のデータ「１」の個数を求めたものである。
【００９９】
現在の記憶装置では、ＡＣカップリングのカットオフ周波数が、数十ＫＨｚ〜数百ＫＨｚであるのに対し、ビット周波数（ビット周期の逆数）は、数十ＭＨｚ〜数百ＭＨｚである。従って、ビット周波数が、カットオフ周波数の１００倍以上となっているため、１００サンプル単位に区切ることは妥当である。
【０１００】
尚、８／９（０、４、４）符号化については、ＵＳＰ４７０７６８１を参照されたい。
【０１０１】
図１４に示すように、データ「１」の個数は、６０±１０個以内に収まる。従って、磁気記録媒体上の符号化後の信号パターンにおいて、全体のサンプル数ｎと、データ「１」の個数ｍとの関係を、ｍ／ｎ＝０．６となるトレーニングパターンを用いる。これにより、オフセットを検出して、オフセット補償する。これにより、任意のデータパターンにおいても、その変動による誤差は、±１０パーセントの範囲内に収まる。
【０１０２】
図１５は、図９の実施例の他の変形例を説明するための８／９変換使用時のデータの統計図である。
【０１０３】
図１４と同様に、トレーニング信号のデータ「１」の割合を変えたものが、図１５の実施例である。図１５は、図１４に示した８／９（０、４、４）符号化の後に、１／（１＋Ｄ）のプリコーダを挿入して、記録した場合の統計図である。
【０１０４】
図１５に示すように、データ「１」の個数は、５０±１０個以内に収まる。従って、磁気記録媒体上の符号化後の信号パターンにおいて、全体のサンプル数ｎと、データ「１」の個数ｍとの関係を、ｍ／ｎ＝０．５となるトレーニングパターンを用いる。これにより、オフセットを検出して、オフセット補償する。これにより、任意のデータパターンにおいても、その変動による誤差は、±１０パーセントの範囲内に収まる。
【０１０５】
図１６は、本発明の再生装置の第５の例構成図、図１７（Ａ）及び図１７（Ｂ）は図１６の構成の動作説明図である。
【０１０６】
図１６において、図９に示したものと同一のものは、同一の記号で示してある。図１６に示すように、Ａ／Ｄコンバータ９は、フラッシュ型のもので構成されている。即ち、リファレンス電圧を正側のＶｐ、負側のＶｎ、中点のＶｒの３点を与える構成である。そして、Ａ／Ｄコンバータ９は、抵抗９０と減算器９１〜９４と、エンコーダ９５から成る。
【０１０７】
オフセット／振幅誤差検出器７−２は、Ａ／Ｄコンバータ９の出力からオフセット値と振幅誤差を検出するものである。このオフセット／振幅誤差検出器７−２の構成は、図７に示した構成のものである。但し、振幅値は出力として必要がないため、選択回路１７は削除されている。
【０１０８】
反転回路２７は、検出した振幅誤差値を反転するものである。Ｄ／Ａコンバータ２８は、反転した振幅誤差値をアナログ量に変換するものである。ループフィルタ２９は、アナログの振幅誤差量のノイズを除去するものである。このループフィルタ２９の構成は、一次のローパスフィルタで構成されており、制御信号により値をホールドするレジスタを含む。このローパスフィルタ２９の出力が、Ａ／Ｄコンバータ９の中点電圧Ｖｒとなる。
【０１０９】
Ｄ／Ａコンバータ３０は、デジタルのオフセット値をアナログ量に変換するものである。ループフィルタ３１は、アナログのオフセット量のノイズを除去するものである。このループフィルタ３１の構成は、一次のローパスフィルタで構成されており、制御信号により値をホールドするレジスタを含む。減算回路３２は、等化フィルター８の出力からループフィルタ３１の出力を差し引くものである。
【０１１０】
この動作を説明する。図１７（Ａ）の破線は、Ａ／Ｄコンバータ９への入力と出力との関係が、中点電圧Ｖｒが、正側電圧Ｖｐと負側電圧Ｖｎとの中心になる場合である。このような場合に、正負非対称な入力信号は、図の破線で示す出力信号となる。この非対称信号である正側に比べ負側が大きい非対称信号に対しては、振幅誤差信号Ｓ６は、図８で示したように、負極性の信号となる。
【０１１１】
従って、反転回路２７で極性が反転された補正信号により、Ａ／Ｄコンバータ９の中点電圧Ｖｒを補正する。これにより、中点電圧Ｖｒは、正側に移動する。このため、Ａ／Ｄコンバータ９の特性が、図１７（Ａ）の実線に示すように、正側の傾き（ゲイン）が大きく、負側の傾き（ゲイン）が小さくなる。この結果、Ａ／Ｄ出力は、実線のようになり、非対称性が補償される。
【０１１２】
但し、新たにオフセットＶ0 が加わる。このため、オフセットを検出して、減算回路３２で差し引く。これにより、図１７（Ｂ）に示すように、非対称性もオフセットも補償された出力信号が得られる。この例では、正負の非対称により発生するオフセットも、減算回路により除去される。
【０１１３】
この例においても、制御信号は、ループフィルタ２９、３１のレジスタに、振幅誤差量及びオフセット値をホールドさせるためのものである。即ち、トレーニング期間中に、制御信号によりレジスタで、振幅誤差量及びオフセット量に従う制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、Ａ／Ｄコンバータ９の入力及び中点電圧を補正する。即ち、トレーニング信号とデータ信号とを有する入力信号を用いるものである。
【０１１４】
図１８は、本発明の再生装置の第６の例構成図である。図１８において、図９で示したものと同一のものは、同一の記号で示してある。
【０１１５】
図１８に示すように、オフセット補償回路７−３は、図９で示したように、Ａ／Ｄコンバータ９の出力をオフセット補償するものである。即ち、図９に示したオフセット検出回路７−１と、平均化回路２１と、減算回路２２とから成る。
【０１１６】
符号判定回路３２は、等化回路３の出力の正負符号を判定する。例えば、符号判定回路３２は、等化回路３の出力を、０レベルスライスして、符号の正負を判定するものである。
【０１１７】
振幅値検出回路７−４は、図７で示した非対称信号検出回路である。尚、この振幅値検出回路７−４は、振幅値の検出のみ必要なため、図７に示す構成の内、第２の減算回路１８、第３の減算回路１５、選択回路１６、１９は削除される。
【０１１８】
この振幅値検出回路７−４は、符号判定回路３２の判定結果により、振幅値を正（Ｓ８）と、負（−Ｓ８）に分けて、出力する。このため、スイッチが含まれる。
【０１１９】
第１の平均化回路３３は、正側の振幅値Ｓ８を平均化するものである。第２の平均化回路３４は、負側の振幅値−Ｓ８を平均化するものである。両平均化回路３３、３４は、図９で示したものと同一の構成である。
【０１２０】
除算回路３５は、各々平均化回路３３、３４の出力と理想振幅値Ｖｄとの比を算出するものである。即ち、除算回路３５は、理想振幅値を平均化回路３３、３４の出力で除算したＶｄ／−Ｓ８とＶｄ／Ｓ８とを算出する。
【０１２１】
レジスタ３６は、トレーニング期間に算出した前述の比を保持するものである。セレクタ３７は、符号判定回路３２の判定出力により、正側の比又は負側の比を選択するものである。乗算回路３８は、等化回路３の出力に、セレクタ３７の出力を乗算するものである。
【０１２２】
この実施例では、振幅値検出回路７−４によって、正負の振幅値を検出する。それぞれの振幅値は、各々平均化回路３３、３４により、ノイズ成分が除去される。更に、除算回路３５により、理想振幅値Ｖｄとの比が計算される。これが、レジスタ３６に保持される。そして、等化回路３の出力に前述の比が乗算される。この乗数は、ゲインと見なすことができる。このゲインを等化回路３の出力の極性（正負）によって、切り換える。これにより、正負非対称を補正することが可能となる。
【０１２３】
又、制御信号は、レジスタに、乗数をホールドさせるためのものである。この意味は、前述したように、トレーニング期間中に、制御信号によりレジスタで、制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、等化回路３の出力を補正する。従って、トレーニング信号とデータ信号とを有する入力信号を用いる。
【０１２４】
図１９は本発明の再生装置の第７の実施例構成図である。図１８の例は、フィードホワードによる補正であったが、図１９の例は、フィードバックの例を示す。図１９において、図９及び図１８で示したものと同一のものは、同一の記号で示してある。
【０１２５】
加算回路３９は、負側の振幅値−Ｓ８と理想振幅値Ｖｄとを加算するものである。減算回路４０は、理想振幅値Ｖｄから正側の振幅値Ｓ８を減算するものである。ループフィルタ４１は、加算回路３９の出力のノイズを除去するものである。ループフィルタ４２は、加算回路４０の出力のノイズを除去するものである。これらのループフィルタ４１、４２の構成は、図１０で示した構成と同一である。
【０１２６】
この実施例では、振幅値検出回路７−４によって、正負の振幅値を検出する。それぞれの振幅値は、各々加算回路３９及び減算回路４０により、理想振幅値Ｖｄとの差が計算される。これが、ループフィルタ４１、４２でノイズを除去され、保持される。そして、等化回路３の出力に前述の差が乗算される。この乗数は、ゲインと見なすことができる。このゲインを等化回路３の出力の極性（正負）によって切り換える。これにより、正負非対称を補正することが可能となる。
【０１２７】
又、制御信号は、ループフィルタ４１、４２のレジスタに、乗数をホールドさせるためのものである。この意味は、前述したように、トレーニング期間中に、制御信号によりレジスタで、制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、等化回路３の出力を補正する。従って、トレーニング信号とデータ信号とを有する入力信号を用いる。
【０１２８】
図２０は、ビタビ検出動作の説明図、図２１は、本発明の再生装置の第８の実施例構成図、図２２は、図２１の構成におけるビタビ検出器の構成図である。
【０１２９】
この実施例は、ビタビ検出器により正負の非対称性を補償するものである。先ず、ビタビ検出動作について、図２０を使用して説明する。
【０１３０】
最近の磁気ディスク装置では、パーシャルレスポンスと最尤検出法（ビタビ検出法）の組み合わせが用いられている。例えば、M.J.Ferguson、"Optimal Reception for Binary Partial Response Channels" Bell Syst.Tech.J.、vol.51、Feb.1972、或いはR.W.Wood、"Viterbi Detection of class IV Partial Responseon a Magnetic Recording Channels" IEEE Trans.Magn.、vol. Com-34 、NO.5、May.1986等の論文で説明されている。
【０１３１】
図２０は、ビタビ検出法におけるトレリス線図の一部を示す。時刻（ｉ−２）における状態（０）、（１）から、時刻ｉにおける状態（０）、（１）へ４つの可能性があることを示している。それぞれの遷移における期待値（仮定値）は、それぞれ０、Ｖａ、−Ｖｂ、０となる。
【０１３２】
時刻ｉにおける状態（０）のメトリック値Ｍ（０）i は、下記式（１１）で与えられる。
【０１３３】
0003688276.tif 000008
これを変形すると、下記(12)式が得られる。
【０１３４】
0003688276.tif 000009
又、時刻ｉにおける状態（１）のメトリック値Ｍ（１）i は、下記式（１３）で与えられる。
【０１３５】
0003688276.tif 000010
これを変形すると、下記（１４）式が得られる。
【０１３６】
0003688276.tif 000011
ここで、ｘは、ビタビ検出器への入力である。又、関数ＭＩＮは、式中の前項と後項との間で、小さい方を選択する算法である。
【０１３７】
この様に、ビタビ検出器では、それぞれの遷移において、過去のメトリック値に、現在の入力信号と期待値との二乗誤差を加えたものを求める。そして、それらを比較して、小さい方を選択する操作を行う。これと同時に、遷移の選択も行う。
【０１３８】
従来のビタビ検出器では、仮定値Ｖａ、−Ｖｂは、等化回路の特性のみによって決定されていた。このため、ＭＲヘッドの特性や信号の正負非対称性等は考慮されていなかった。
【０１３９】
図２１は、ビタビ検出器の期待値に、信号の非対称性を考慮した実施例である。図２１において、図１８で示したものと同一のものは、同一の記号で示してある。ビタビ検出器４−１は、前述したように、等化回路３からの入力信号ｘと期待値Ｖａ、−Ｖｂとの二乗誤差をとり、遷移の選択を行う。ビタビ検出器４−１については、図２２により後述する。
【０１４０】
符号判定回路３２は、等化回路３の出力の符号を判定する。振幅値検出器７−４は、等化回路３の出力の正負の振幅値を検出する。更に、振幅値検出器７−４は、符号判定回路３２の出力に応じて、検出した振幅値を、正の振幅値＋Ｓ８と、負の振幅値−Ｓ８に分けて、出力する。
【０１４１】
平均化回路４６は、正の振幅値を平均化して、制御信号に応じてホールドする。平均化回路４７は、負の振幅値を平均化して、制御信号に応じてホールドする。これら平均化回路４６、４７の出力が、ビタビ検出器４−１の期待値（仮定値）Ｖａ、−Ｖｂとして、ビタビ検出器４−１に入力される。
【０１４２】
このように、正負の振幅値を検出して、これを平均化した値を仮定値とするため、非対称信号の正負振幅値に応じたビタビ検出が可能となる。従って、ビタビ検出器において、信号の正負非対称性の補償が可能となる。
【０１４３】
この例でも、トレーニング信号とデータ信号とを有する入力信号を利用している。そして、トレーニング信号により、振幅値を検出して、その平均値をホールドする。そのホールド値により、ビタビ検出器の仮定値を設定する。そして、データ信号に対しては、その仮定値を利用して、ビタビ検出動作を行う。
【０１４４】
図２２により、ビタビ検出器について、説明する。
【０１４５】
図２２に示すように、ビタビ検出器４−１は、ＡＣＳ（Adder/Compare/Select) 回路ＡＣＳとパスメモリ７１とを有する。パスメモリ７１は、選択された遷移を保持するものである。ＡＣＳ回路ＡＣＳは、前述のメトリック値の演算を行い、その遷移を選択するものである。
【０１４６】
ＡＣＳ回路ＡＣＳは、４つの減算器５０、５３、６０、６３と、４つの二乗回路５１、５４、６１、６４と、４つの加算器５２、５５、６２、６５と、２つの比較器５６、６６と、２つの選択回路５７、６７と、４つの遅延回路５８、６８、６９、７０とを有する。
【０１４７】
減算器５０は、入力信号ｘから０を差し引く。そして、２乗回路５１は、減算器５０の出力を二乗する。更に、加算器５２は、前のメトリック値Ｍ（０）i-2に、二乗回路５１の出力を加算する。従って、加算器５２の出力は、前述した式（１１）の左項の演算結果となる。
【０１４８】
又、減算器５３は、入力信号ｘからＶａを差し引く。そして、２乗回路５４は、減算器５３の出力を二乗する。更に、加算器５５は、前のメトリック値Ｍ（１）i-2 に、二乗回路５４の出力を加算する。従って、加算器５５の出力は、前述した式（１１）の右項の演算結果となる。
【０１４９】
比較器５６は、両加算器５２、５５の出力を比較する。そして、加算器５２の出力が加算器５５の出力より小さい時は、遷移「０」を出力する。逆に、加算器５５の出力が加算器５２の出力より小さい時は、遷移「１」を出力する。この遷移は、パスメモリ７１に保持される。
【０１５０】
選択回路５７は、比較器５６の出力が「０」の時は、加算器５２の出力をメトリック値として選択する。逆に、選択回路５７は、比較器５６の出力が「１」の時は、加算器５５の出力をメトリック値として選択する。このメトリック値Ｍ（０）i は、遅延回路５８、６９により遅延されて、次の演算のための前のメトリック値となる。
【０１５１】
同様に、減算器６０は、入力信号ｘから−Ｖｂを差し引く。そして、２乗回路６１は、減算器６０の出力を二乗する。更に、加算器６２は、前のメトリック値Ｍ（０）i-2 に、二乗回路６１の出力を加算する。従って、加算器６２の出力は、前述した式（１３）の左項の演算結果となる。
【０１５２】
又、減算器６３は、入力信号ｘから０を差し引く。そして、２乗回路６４は、減算器６３の出力を二乗する。更に、加算器６５は、前のメトリック値Ｍ（１）i-2 に、二乗回路６４の出力を加算する。従って、加算器６５の出力は、前述した式（１３）の右項の演算結果となる。
【０１５３】
比較器６６は、両加算器６２、６５の出力を比較する。そして、加算器６２の出力が加算器６５の出力より小さい時は、遷移「０」を出力する。逆に、加算器６５の出力が加算器６２の出力より小さい時は、遷移「１」を出力する。この遷移は、パスメモリ７１に保持される。
【０１５４】
選択回路６７は、比較器６６の出力が「０」の時は、加算器６２の出力をメトリック値として選択する。逆に、選択回路６７は、比較器６６の出力が「１」の時は、加算器６５の出力をメトリック値として選択する。このメトリック値Ｍ（１）i は、遅延回路６８、７０により遅延されて、次の演算のための前のメトリック値となる。
【０１５５】
図２３は、図２１におけるＡＣＳ回路の他の例構成図である。
【０１５６】
メトリック値の差を下記（１５）式で定義する。
【０１５７】
ΔＭi ＝Ｍ（０）i −Ｍ（１）i                               （１５）
これに、前述の式（１２）及び式（１４）を代入すると、式（１６）が得られる。
【０１５８】
0003688276.tif 000012
式（１２）から、状態（０）から状態（０）への遷移が選択される条件は、
Ｍ（０）i-2 ≦Ｍ（１）i-2 −２Ｖａ・ｘ＋Ｖａ2
であるから、これを整理すると、下記式（１７）が得られる。
【０１５９】
Ｍ（０）i-2 −Ｍ（１）i-2 ≦−２Ｖａ・ｘ＋Ｖａ2             （１７）
同様に、式（１２）から、状態（１）から状態（０）への遷移が選択される条件は下記式（１８）で示される。
【０１６０】
Ｍ（０）i-2 −Ｍ（１）i-2 ＞−２Ｖａ・ｘ＋Ｖａ2             （１８）
又、式（１４）から、状態（０）から状態（１）への遷移が選択される条件は、
Ｍ（０）i-2 ＋２Ｖｂ・ｘ＋Ｖｂ2 ＜Ｍ（１）i-2
であるから、これを整理すると、下記式（１９）が得られる。
【０１６１】
Ｍ（０）i-2 −Ｍ（１）i-2 ＜−２Ｖｂ・ｘ−Ｖｂ2             （１９）
同様に、式（１４）から、状態（１）から状態（１）への遷移が選択される条件は下記式（２０）で示される。
【０１６２】
Ｍ（０）i-2 −Ｍ（１）i-2 ≧−２Ｖｂ・ｘ−Ｖｂ2             （２０）
ここで、入力値ｘに着目して、（１）から（０）の遷移の式（１８）を変形すると、式（２１）が得られる。
【０１６３】
−( ΔＭi-2 ／２Ｖａ) ＋( Ｖａ／２) ＜ｘ                    （２１）
同様に、（０）から（１）への遷移の式（１９）を変形すると、式（２２）が得られる。
【０１６４】
−( ΔＭi-2 ／２Ｖｂ) −( Ｖｂ／２) ＞ｘ                    （２２）
ここで、式（２１）と、式（２２）との左辺の大小関係を限定するため、下記式（２３）及び式（２４）が成り立つものと仮定する。
【０１６５】
ΔＭi-2(Ｖａ−Ｖｂ）＋Ｖａ・Ｖｂ（Ｖａ＋Ｖｂ）≧０          （２３）
( ΔＭi-2 ／Ｖｂ）＋Ｖｂ≧( ΔＭi-2 ／Ｖａ）−Ｖａ          （２４）
このように仮定すると、（０）から（０）への遷移及び（１）から（１）への遷移の場合の条件は、式（１７）及び式（２０）を変形して、下記式（２５）式が得られる。
【０１６６】
0003688276.tif 000013
以上をまとめると、下記式（２６）が成立すると、（１）から（０）の遷移となる。そして、メトリック値は、下記式（２７）に更新される。
【０１６７】
0003688276.tif 000014
同様に、下記式（２８）が成立すると、（０）から（１）への遷移となる。そして、メトリック値は、下記式（２９）に更新される。
【０１６８】
0003688276.tif 000015
更に、式（２６）及び式（２８）が成り立たないと、下記式（３０）が成り立ち、（０）から（０）への遷移或いは（１）から（１）への遷移となる。そして、メトリック値は、下記式（３１）に示すように、過去の値となる。
【０１６９】
Ｖａ（Ｖａ−２ｘ）≧ΔＭi-2 ≧−Ｖｂ（Ｖｂ＋２ｘ）          （３０）
ΔＭi ＝Ｍ（０）i-2 −Ｍ（１）i-2 ＝ΔＭi-2                 （３１）
これらの式を回路上で実現した実施例が、図２３である。
【０１７０】
即ち、減算器８０は、仮定値Ｖａから、１ビットシフトした入力値ｘ（＝２ｘ）を差し引く。乗算器８１は、減算器８０の出力と仮定値Ｖａとを乗算する。これにより、式(26)の左項が得られる。比較器８２は、遅延回路８７の出力であるメトリック値の差ΔＭi-2 と乗算器８１の出力とを比較する。
【０１７１】
これにより、(26)式が成立すると、（１）から（０）への遷移となり、比較器８２から遷移「１」が出力される。逆の場合には、（３０）式が成立するため、比較器８２から遷移「０」が出力される。
【０１７２】
同様に、減算器８３は、１ビットシフトした入力値ｘ（＝２ｘ）から仮定値Ｖｂを差し引く。乗算器８４は、減算器８３の出力と仮定値−Ｖｂとを乗算する。これにより、式（２８）の左項が得られる。比較器８５は、遅延回路８７の出力であるメトリック値の差ΔＭi-2 と乗算器８４の出力とを比較する。
【０１７３】
これにより、（２８）式が成立すると、（０）から（１）への遷移となり、比較器８５から遷移「１」が出力される。逆の場合には、（３０）式が成立するため、比較器８５から遷移「０」が出力される。
【０１７４】
そして、セレクタ８６は、両比較器８２、８５の出力により、乗算器８１、８４の出力を選択して、メトリック値ΔＭi を得る。
【０１７５】
このようにすると、図２２の例に比較して、乗算回路が２個で済む。よって、簡易な構成で実現できる。
【０１７６】
上述の実施例では、磁気記録装置について説明したが、通信分野における非対称信号にも適用できる。
【０１７７】
以上、本発明を実施例により説明したが、本発明の主旨の範囲内で種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【０１７８】
【発明の効果】
以上説明したように、本発明によれば、次の効果を奏する。
【０１７９】
▲１▼入力信号から第１の遅延手段の出力を差し引き、オフセットが除去された信号を得て、この信号を第２の遅延手段で遅延させた信号と前述のオフセットが除去された信号とを加算して、ゲート信号を作成する。又、オフセットの除去された信号から第２の遅延手段で遅延させた信号を差し引くと、振幅誤差量を含む信号が得られる。この信号をゲート信号でゲートすることにより、振幅誤差量が得られる。
【０１８０】
▲２▼このように、オフセットを除去した信号を作成して、この信号を基に振幅誤差量を検出するため、入力信号から正確に振幅誤差量を検出することができる。
【図面の簡単な説明】
【図１】本発明の非対称信号検出回路の一実施例の構成図である。
【図２】図１におけるオフセット除去の説明図である。
【図３】図１におけるα＞１の時の波形図である。
【図４】図１におけるα＜１の時の波形図である。
【図５】本発明の再生装置の第１の例構成図である。
【図６】図５の構成における非対称性の特性図である。
【図７】本発明の非対称信号検出回路の他の例構成図である。
【図８】図７の構成の波形図である。
【図９】本発明の再生装置の第２の例構成図である。
【図１０】本発明の再生装置の第３の例構成図である。
【図１１】図１０の構成のループフィルタの構成図である。
【図１２】本発明の再生装置の第４の例構成図である。
【図１３】図１２の変形例を説明するための磁化反転密度とオフセットの関係図である。
【図１４】図１２の変形例を説明するための８／９変換使用時のデータの統計図である。
【図１５】図１２の他の変形例を説明するためのプリコーダ使用時のデータの統計図である。
【図１６】本発明の再生装置の第５の例構成図である。
【図１７】図１６の構成の動作説明図である。
【図１８】本発明の再生装置の第６の例構成図である。
【図１９】本発明の再生装置の第７の例構成図である。
【図２０】本発明の第８の例を説明するためのビタビ検出動作の説明図である。
【図２１】本発明の再生装置の第８の例構成図である。
【図２２】図２１の構成におけるビタビ検出器の構成図である。
【図２３】図２２の構成におけるＡＣＳ回路の他の例構成図である。
【図２４】従来技術を説明するためのＭＲヘッドの動作原理図である。
【図２５】従来の構成図である。
【図２６】従来技術のオフセットの説明図である。
【符号の説明】
１  磁気記録再生系
２  ＡＣカップリング部
３  等化回路
４  データ検出器
８  等化フィルター
９  Ａ／Ｄコンバータ
１０  第１の遅延回路
１１  第１の減算回路
１２  第２の遅延回路
１３  加算回路
１４  判定回路
１５  第３の減算回路
１６  第１の選択回路
１７  第２の選択回路
１８  第２の減算回路
１９  第３の選択回路
【図１】
0003688276.tif 000016
【図２】
0003688276.tif 000017
【図３】
0003688276.tif 000018
【図４】
0003688276.tif 000019
【図５】
0003688276.tif 000020
【図６】
0003688276.tif 000021
【図７】
0003688276.tif 000022
【図８】
0003688276.tif 000023
【図９】
0003688276.tif 000024
【図１０】
0003688276.tif 000025
【図１１】
0003688276.tif 000026
【図１２】
0003688276.tif 000027
【図１３】
0003688276.tif 000028
【図１４】
0003688276.tif 000029
【図１５】
0003688276.tif 000030
【図１６】
0003688276.tif 000031
【図１７】
0003688276.tif 000032
【図１８】
0003688276.tif 000033
【図１９】
0003688276.tif 000034
【図２０】
0003688276.tif 000035
【図２１】
0003688276.tif 000036
【図２２】
0003688276.tif 000037
【図２３】
0003688276.tif 000038
【図２４】
0003688276.tif 000039
【図２５】
0003688276.tif 000040
【図２６】
0003688276.tif 000041