(57)【特許請求の範囲】
【請求項１】
電源回路の出力電圧を検出し制御電圧を出力する出力電圧検出手段と、
内部基準電圧を供給する内蔵基準電圧源と、
前記制御電圧と対比する選択基準電圧として前記内蔵基準電圧源から供給される前記内部基準電圧と外部から印加される外部基準電圧との一方を選択するセレクタと、
前記制御電圧と前記セレクタによって選択された前記選択基準電圧との対比結果に基づいて前記電源回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成する制御信号生成手段と、
前記外部基準電圧を外部から入力するための入力端子と、
前記入力端子から入力される前記外部基準電圧が入力され、この外部基準電圧と比較電圧源からの前記内部基準電圧とは異なる比較電圧とを比較し、この外部基準電圧が前記比較電圧よりも高い場合には前記セレクタがこの外部基準電圧を選択して前記制御信号生成手段に入力させるための出力を前記セレクタに与え、前記外部基準電圧が前記比較電圧よりも低い場合には前記セレクタが前記内部基準電圧を選択するための出力を前記セレクタに与える比較器と
を備えたことを特徴とする電源制御装置。
【請求項２】
誤差増幅器の出力を用いてパルス幅変調制御方式により直流−直流変換の制御を行う直流−直流変換回路であって、
前記直流−直流変換回路の出力電圧を検出し制御電圧を出力する出力電圧検出手段と、
内部基準電圧を供給する内蔵基準電圧源と、
前記制御電圧と対比する選択基準電圧として前記内蔵基準電圧源から供給される前記内部基準電圧と外部から印加される外部基準電圧源との一方を選択するセレクタと、
前記制御電圧と前記セレクタによって選択された前記選択基準電圧とが入力される誤差増幅器と、
前記誤差増幅器の出力を用いて前記直流−直流変換回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成するＰＷＭ比較器と、
前記外部基準電圧を外部から入力するための入力端子と、
前記入力端子から入力される前記外部基準電圧が入力され、この外部基準電圧と比較電
圧源からの前記内部基準電圧とは異なる比較電圧とを比較し、この外部基準電圧が前記比較電圧よりも高い場合には前記セレクタがこの外部基準電圧を選択して前記誤差増幅器に入力するための出力を前記セレクタに与え、前記外部基準電圧が前記比較電圧よりも低い場合には前記セレクタが前記内部基準電圧を選択するための出力を前記セレクタに与える比較器と
を備えたことを特徴とする直流−直流変換回路。
【請求項３】
負荷と電源制御装置を備える電子機器において、
前記電源制御装置は、単一の集積回路内部に、
電源回路の出力電圧を検出し制御電圧を出力する出力電圧検出手段と、
内部基準電圧を供給する内蔵基準電圧源と、
前記制御電圧と対比する選択基準電圧として前記内蔵基準電圧源から供給される前記内部基準電圧と外部から印加される外部基準電圧との一方を選択するセレクタと、
前記制御電圧と前記セレクタによって選択された前記選択基準電圧との対比結果に基づいて前記電源回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成する制御信号生成手段と、
前記外部基準電圧を外部から入力するための入力端子と、
前記入力端子から入力される前記外部基準電圧が入力され、この外部基準電圧と比較電圧源からの前記内部基準電圧とは異なる比較電圧とを比較し、この外部基準電圧が前記比較電圧よりも高い場合には前記セレクタがこの外部基準電圧を選択して前記制御信号生成手段に入力するための出力を前記セレクタに与え、前記外部基準電圧が前記比較電圧よりも低い場合には前記セレクタが前記内部基準電圧を選択するための出力を前記セレクタに与える比較器と
を備えたことを特徴とする電子機器。
【請求項４】
負荷と、誤差増幅器の出力を用いてパルス幅変調制御方式により直流−直流変換の制御を行う直流−直流変換回路を備えた電子機器において、
前記直流−直流変換回路は、
前記直流−直流変換回路の出力電圧を検出し制御電圧を出力する出力電圧検出手段と、
内部基準電圧を供給する内蔵基準電圧源と、
前記制御電圧と対比する選択基準電圧として前記内蔵基準電圧源から供給される前記内部基準電圧と外部から印加される外部基準電圧との一方を選択するセレクタと、
前記制御電圧と前記セレクタによって選択された前記選択基準電圧とが入力される誤差増幅器と、
前記誤差増幅器の出力を用いて前記直流−直流変換装置の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成するＰＷＭ比較器と、
前記外部基準電圧を外部から入力するための入力端子と、
前記入力端子から入力される前記外部基準電圧が入力され、この外部基準電圧と比較電圧源からの前記内部基準電圧とは異なる比較電圧とを比較し、この外部基準電圧が前記比較電圧よりも高い場合には前記セレクタがこの外部基準電圧を選択して前記誤差増幅器に入力するための出力を前記セレクタに与え、前記外部基準電圧が前記比較電圧よりも低い場合には前記セレクタが前記内部基準電圧を選択するための出力を前記セレクタに与える比較器と
を備えたことを特徴とする電子機器。
【請求項５】
電源回路の出力電圧を検出し制御電圧を出力する出力電圧検出手段と、
内部基準電圧を供給する内蔵基準電圧源と、
外部から印加されるアナログの外部基準電圧の印加有無を、前記外部基準電圧と前記内部基準電圧とは異なる比較電圧との比較によって検出する外部入力検出手段と、
前記外部入力検出手段の検出結果に基づいて、前記制御電圧と対比する選択基準電圧と
して前記内部基準電圧と前記外部基準電圧との一方を選択するセレクタと、
前記制御電圧と前記セレクタによって選択された前記選択基準電圧との対比結果に基づいて前記電源回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成する制御信号生成手段と
を備えたことを特徴とする電源制御装置。
【請求項６】
誤差増幅器の出力を用いてパルス幅変調制御方式により直流−直流変換の制御を行う直流−直流変換回路であって、
前記直流−直流変換回路の出力電圧を検出し制御電圧を出力する出力電圧検出手段と、
内部基準電圧を供給する内蔵基準電圧源と、
外部から印加されるアナログの外部基準電圧の印加有無を、前記外部基準電圧と前記内部基準電圧とは異なる比較電圧との比較によって検出する外部入力検出手段と、
前記外部入力検出手段の検出結果に基づいて、前記制御電圧と対比する選択基準電圧として前記内部基準電圧と前記外部基準電圧源との一方を選択するセレクタと、
前記制御電圧と前記セレクタによって選択された前記選択基準電圧とが入力される誤差増幅器と、
前記誤差増幅器の出力を用いて前記直流−直流変換回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成するＰＷＭ比較器と
を備えたことを特徴とする直流−直流変換回路。
【請求項７】
負荷と電源制御装置を備える電子機器において、
前記電源制御装置は、単一の集積回路内部に、
電源回路の出力電圧を検出し制御電圧を出力する出力電圧検出手段と、
内部基準電圧を供給する内蔵基準電圧源と、
外部から印加されるアナログの外部基準電圧の印加有無を、前記外部基準電圧と前記内部基準電圧とは異なる比較電圧との比較によって検出する外部入力検出手段と、
前記外部入力検出手段の検出結果に基づいて、前記制御電圧と対比する選択基準電圧として前記内部基準電圧と前記外部基準電圧との一方を選択するセレクタと、
前記制御電圧と前記セレクタによって選択された前記選択基準電圧との対比結果に基づいて前記電源回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成する制御信号生成手段と
を備えたことを特徴とする電子機器。
【請求項８】
負荷と、誤差増幅器の出力を用いてパルス幅変調制御方式により直流−直流変換の制御を行う直流−直流変換回路を備えた電子機器において、
前記直流−直流変換回路は、
前記直流−直流変換回路の出力電圧を検出し制御電圧を出力する出力電圧検出手段と、
内部基準電圧を供給する内蔵基準電圧源と、
外部から印加されるアナログの外部基準電圧の印加有無を、前記外部基準電圧と前記内部基準電圧とは異なる比較電圧との比較によって検出する外部入力検出手段と、
前記外部入力検出手段の検出結果に基づいて、前記制御電圧と対比する選択基準電圧として前記内部基準電圧と前記外部基準電圧との一方を選択するセレクタと、
前記制御電圧と前記セレクタによって選択された前記選択基準電圧とが入力される誤差増幅器と、
前記誤差増幅器の出力を用いて前記直流−直流変換装置の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成するＰＷＭ比較器と
を備えたことを特徴とする電子機器。
【請求項９】
前記外部入力検出手段は、前記外部基準電圧が前記比較電圧よりも高い場合に前記外部基準電圧の印加を検出し、
前記セレクタは、前記外部入力検出手段で前記外部基準電圧の印加が検出された場合に前記外部基準電圧を選択する
ことを特徴とする請求項５に記載の電源制御装置。
【請求項１０】
前記外部入力検出手段は、前記外部基準電圧が前記比較電圧よりも高い場合に前記外部基準電圧の印加を検出し、
前記セレクタは、前記外部入力検出手段で前記外部基準電圧の印加が検出された場合に前記外部基準電圧を選択する
ことを特徴とする請求項６に記載の直流−直流変換回路。
【請求項１１】
前記外部入力検出手段は、前記外部基準電圧が前記比較電圧よりも高い場合に前記外部基準電圧の印加を検出し、
前記セレクタは、前記外部入力検出手段で前記外部基準電圧の印加が検出された場合に前記外部基準電圧を選択する
ことを特徴とする請求項７又は８に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路の出力電圧を基準電圧に応じた電圧に調整する電源制御装置に関する。また、電源制御装置を用いて電源回路に接続される負荷の動作を試験する負荷試験方法に関する。
【背景技術】
【０００２】
一般に、ノートパソコン等の電子機器に組み込まれ、その電子機器の各部（以下、「負荷」という。）に動作電圧を供給する電源回路は、その出力電圧の一定化制御を行う制御部（電源制御装置）を備えている。
【０００３】
例えば、電源回路の一つであるＤＣ−ＤＣコンバータは、一般に図１２に示されるように構成されている。このＤＣ−ＤＣコンバータは、トランジスタＴr１，チョークコイル
Ｌ１，フライホイールダイオードＤ２，ダイオードＤ１，平滑コンデンサＣ１，抵抗器Ｒ１，抵抗器Ｒ２及び制御部６０ａを備えている。
【０００４】
トランジスタＴr１の入力端には、入力電圧Ｖiが印加されるようになっている。また、トランジスタＴr１の制御端は、制御部６０ａの出力端子に接続され、制御部６０ａによ
りＯＮ／ＯＦＦするようになっている。そして、トランジスタＴr１の出力端は、チョー
クコイルＬ１の一端に接続されている。
【０００５】
このチョークコイルＬ１の一端とアースとの間には、フライホイールダイオードＤ２が設けられている。また、チョークコイルＬ１の他端には、ダイオードＤ１のアノードが接続されている。一方、ダイオードＤ１のカソードは、ＤＣ−ＤＣコンバータの出力端に接続されている。
【０００６】
また、ダイオードＤ１のカソードとアースとの間には、平滑コンデンサＣ１が設けられている。さらに、ＤＣ−ＤＣコンバータの出力端とアースとの間には、抵抗器Ｒ１と抵抗器Ｒ２との直列回路が設けられている。この直列回路は、出力電圧Ｖoの検出回路である
。
【０００７】
制御部６０ａは、前述した出力端子に加え、ＤＣ−ＤＣコンバータの入力電圧Ｖiの入
力端子を有している。これにより、制御部６０ａには、入力電圧Ｖiが動作電圧として印
加される。また、制御部６０ａは、出力電圧Ｖoの制御命令であるＯＮ／ＯＦＦ信号を外
部から入力するための入力端子（以下、「端子ＳＣ」という。）を有している。さらに、制御部６０ａは、出力電圧Ｖoの入力端子（以下、「端子ＦＢ」という。）を有している
。この端子ＦＢは、抵抗器Ｒ１と抵抗器Ｒ２との接点に接続されている。これにより、制御部６０ａには、抵抗器Ｒ２の両端に現れた出力電圧Ｖoの検出値が、制御電圧ＥＲＲと
して入力される。
【０００８】
このようなＤＣ−ＤＣコンバータの動作は、大略以下のようになる。すなわち、トランジスタＴr１がＯＮにされると、チョークコイルＬ１に電力が蓄積される。そして、トラ
ンジスタＴr１がＯＦＦになると、フライホイールダイオードＤ２によりチョークコイル
Ｌ１に蓄積された電力が開放される。そして、ＤＣ−ＤＣコンバータの出力端には、予め定められた所定値の出力電圧Ｖoが変成出力される。
【０００９】
抵抗器Ｒ１及び抵抗器Ｒ２は、出力電圧Ｖoを随時検出するとともに、この検出された
電圧を制御電圧ＥＲＲとして制御部６０ａに入力する。制御部６０ａは、制御電圧ＥＲＲ
に基づいて、出力電圧Ｖoを所定値で一定に保持すべく、トランジスタＴr１のＯＮ／ＯＦＦを制御する。
【００１０】
このため、制御部６０ａは、図１３に示されるように構成されている。制御部６０ａは、単一のＬＳＩ（Large Scale Integration circuit）により構成され、内蔵基準電圧源
６６，エラーアンプ（誤差増幅器）６１，ＰＷＭ（Pulse-Width Modulation）比較器６２，電源６３，三角波発振器６４及びドライブ回路６５を備えている。
【００１１】
電源６３は、入力電圧Ｖiの入力端子及び端子ＳＣに接続され、制御部６０ａの各部の
動作電力を入力電圧Ｖiから形成する。また、電源６３は、外部から入力されたＯＮ／Ｏ
ＦＦ信号が"ＯＮ"である場合に、動作電力を制御部６０ａの各部に供給する。エラーアンプ６１には、その逆相入力端から制御電圧ＥＲＲが入力されるとともに、正相入力端から基準電圧ｅ１が入力されるようになっている。そして、エラーアンプ６１が、制御電圧ＥＲＲと基準電圧ｅ１との差分を検出増幅し、その結果を出力するようになっている。
【００１２】
ＰＷＭ比較器６２の正相入力端には、エラーアンプ６１の出力端が接続されている。一方、ＰＷＭ比較器６２の逆相入力端には、三角波発振器６４が接続されている。ここに、三角波発振器６４は、電圧をパルス幅に変換するための変換用の三角波信号を一定の周波数で発生するものである。そして、ＰＷＭ比較器６２は、その正相入力端からエラーアンプ６１の差分増幅結果が出力信号として入力されるとともに、逆相入力端から三角波信号が入力されると、これらの差分に対応したパルス幅及びパルス間隔のＰＷＭ信号を生成する。
【００１３】
ドライブ回路６５の一端は、ＰＷＭ比較器６２に接続されており、他端はトランジスタＴr１の制御端に接続された制御端子に接続されている。これにより、ドライブ回路６５
は、ＰＷＭ比較器６２から入力されるＰＷＭ信号に基づいてトランジスタＴr１のＯＮ／
ＯＦＦを制御する。
【００１４】
このような制御部６０ａは、入力電圧Ｖiが動作電圧として印加されるとともに、端子
ＳＣに出力電圧Ｖoの制御命令である"ＯＮ"信号が入力されることを前提に、以下のよう
に動作する。
【００１５】
すなわち、端子ＦＢから制御部６０ａ内に制御電圧ＥＲＲが入力されると、この制御電圧ＥＲＲは、エラーアンプ６１に入力される。一方、エラーアンプ６１には、内蔵基準電圧源６６から基準電圧ｅ１が入力される。すると、エラーアンプ６１は、制御電圧ＥＲＲと基準電圧ｅ１との誤差を検出増幅し、その結果を出力信号としてＰＷＭ比較器６２に入力する。一方、三角波発振器６４が、ＰＷＭ比較器６２に三角波信号を入力する。
【００１６】
ＰＷＭ比較器６２は、エラーアンプ６１の出力信号と三角波信号とを対比する。このとき、エラーアンプ６１の出力信号が三角波発信器６４の出力信号よりも大きい場合には、ＰＷＭ比較器６２は、トランジスタＴr１をＯＮにする旨のＰＷＭ信号を生成するととも
に、このＰＷＭ信号をドライブ回路６５に入力する。そして、ドライブ回路６５は、ＰＷＭ比較器６２から入力されたＰＷＭ信号をトランジスタＴｒ１に与える。
【００１７】
これにより、トランジスタＴr１がＯＮになり、トランジスタＴr１の出力端側には、出力電圧Ｖoを所定値で一定に保持するための電圧が印加される。このような動作を繰り返
すことにより、ＤＣ−ＤＣコンバータの出力端には、所定値の出力電圧Ｖoが一定して出
力される。
【００１８】
ところで、前述したＤＣ−ＤＣコンバータ等の電源回路が、実際に電子機器に搭載され
、且つ使用される場合には、電子機器周辺の温度変化等により電源回路の構成要素の特性が変化し、これにより、電源回路の出力電圧が変化する場合がある。このため、電子機器を製造する場合には、電源回路の出力電圧が予め定められた所定値から変化した場合でも負荷が正常に動作し得る電圧の範囲（以下、「マージン」という。）を確保して製造するのが一般的である。そして、電子機器を市場に出荷する前には、その電子機器に組み込まれた電源回路の出力電圧が変化した場合に、マージン内で負荷が正常に動作するか否かを確認する負荷試験（以下、「マージン試験」という。）が行われている。
【００１９】
このマージン試験を、図１２及び図１３に示されるＤＣ−ＤＣコンバータが組み込まれた電子機器について行う場合には、図１２に示されたＤＣ−ＤＣコンバータの構成が、図１４に示されるように変更される。すなわち、図１２に示された抵抗器Ｒ２が、図１４に示されるように、可変抵抗器Ｒ３に交換され、抵抗器Ｒ１及び抵抗器Ｒ３により検出される出力電圧Ｖo，すなわち、制御電圧ＥＲＲが可変可能にされる。そして、制御電圧ＥＲ
Ｒの値を適宜変更することにより、負荷の動作状態が試験される。このマージン試験に合格した電子機器は、ＤＣ−ＤＣコンバータの可変抵抗器Ｒ３が再び抵抗器Ｒ２に交換され、市場に出荷されている。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかし、このマージン試験は電子機器毎に行われるため、電子機器のＤＣ−ＤＣコンバータにおける抵抗器Ｒ２と抵抗器Ｒ３との交換作業は、電子機器毎に行わなければならなかった。このことは、可変抵抗器Ｒ３の調整作業と相俟って膨大な工数を必要とするという問題を有していた。
【００２１】
また、近年では、電子機器の負荷がＩＣ（Integrated Circuit）やＬＳＩ（例えば、ＣＰＵ(Central Processing Unit)等）により構成される場合が多いことに伴い、負荷の動
作電圧の低電圧化が進んでいる。このため、負荷のマージンが減少するとともに負荷の歩留まりが悪化している。
【００２２】
一方、電子機器の電源回路には、負荷のマージンの減少に伴って、高精度の出力電圧を負荷に供給することが要求されている。この要求に応えるため、電源回路の構成要素を可能な限り電源制御装置内に取り込むことにより、出力精度の向上及び電源回路の信頼性向上が図られている。例えば、前述した図１２及び図１３に示されるＤＣ−ＤＣコンバータの抵抗器Ｒ１及び抵抗器Ｒ２は、図１５及び図１６に示されるように、制御部６０ｂに内蔵されるようになってきている。
【００２３】
ところが、抵抗器Ｒ１及び抵抗器Ｒ２が制御部６０ｂに内蔵されたＤＣ−ＤＣコンバータでは、抵抗器Ｒ２の脱着が不可能になってしまう。従って、マージン試験のために制御電圧ＥＲＲを可変可能にするには、例えば、図１５に示されるトランジスタＴr１を取り
外すとともに、チョークコイルＬ１の一端に新たに可変電圧源を接続したり、チョークコイルＬ１を取り外すとともに可変電圧源を取り付けたりしなければならなかった。このため、マージン試験は非常に面倒なものであるという問題があった。
【００２４】
従って、実際に行われるマージン試験は、一度に製造された多数の出荷予定の電子機器の中から選択された幾つかの電子機器について行われている。そして、選択された幾つかの電子機器の全てがマージン試験に合格した場合には、多数の出荷予定の電子機器の全てがマージン試験に合格したものとみなされ、市場に出荷されている。
【００２５】
このように、出荷される全ての電子機器についてマージン試験が行われていないため、マージン試験を経ずに出荷された電子機器の中には、負荷がマージン内で正常に動作しな
いものも存在するおそれがあった。しかしながら、前述したようにマージン試験は非常に面倒であるため、電子機器の全数についてマージン試験を行うことは著しく困難であるという問題があった。
【００２６】
本発明は、上記した問題に鑑みてなされたものであり、電源回路の構成要素を脱着することなく容易に電源回路の出力電圧を可変できる電源制御装置、このような電源制御装置を含む直流−直流変換回路、及びこのような直流−直流変換回路を含む電子機器を提供することを課題とする。
【課題を解決するための手段】
【００２７】
本発明による電源制御装置は、前述した課題を解決するために以下の構成を採用する。すなわち、本発明による電源制御装置は、電源回路の出力電圧を検出する出力電圧検出手段と、基準電圧を供給する内蔵基準電圧源とを含み、前記出力電圧検出手段により検出された出力電圧と内蔵基準電圧源から供給された基準電圧とを対比するとともに、この対比の結果に基づいて、前記電源回路の出力電圧を一定に制御する制御信号を出力する電源制御装置であって、前記出力電圧検出手段により検出された出力電圧と対比する電圧として、前記内蔵基準電圧源から供給される前記基準電圧と外部から当該電源制御装置に印加される外部基準電圧との一方を選択するセレクタを備えることを特徴とする。
【００２８】
ここに、セレクタの選択動作は、例えばマニュアルにより行うものでも良いが、自動的に行われるものであっても良い。本発明による電源制御装置は、前記外部基準電圧の印加有無を検出する外部入力検出手段をさらに備え、前記セレクタは、前記外部入力検出手段の検出結果に基づいて、前記基準電圧と前記外部基準電圧との一方を選択するようにされていても良い。
【００２９】
本発明による電源制御装置は、電源回路の出力電圧を検出する出力電圧検出手段と、基準電圧を供給する内蔵基準電圧源とを含み、前記出力電圧検出手段により検出された出力電圧と内蔵基準電圧源から供給された基準電圧とを対比するとともに、この対比の結果に基づいて、前記電源回路の出力電圧を一定に制御する制御信号を出力する電源制御装置であって、外部から当該電源制御装置に入力される外部基準電圧のディジタルデータをアナログの外部基準電圧に変換するディジタル・アナログ変換器と、前記出力電圧検出手段により検出された出力電圧と対比する電圧として、前記内蔵基準電圧源から供給される基準電圧と前記ディジタル・アナログ変換器により変換された前記外部基準電圧との一方を選択するセレクタとを備えることを特徴とする。
【００３０】
本発明による電源制御装置は、前記外部基準電圧の印加有無を検出する外部入力検出手段をさらに備え、前記セレクタは、前記外部入力検出手段の検出結果に基づいて、前記基準電圧と前記外部基準電圧との一方を選択するようにされていても良い。
【００３１】
前記外部入力検出手段は、前記ディジタル・アナログ変換器により変換された前記アナログの外部基準電圧を検出し、前記セレクタは、前記外部入力検出手段の検出結果に基づいて、前記基準電圧と前記外部基準電圧との一方を選択するようにされていても良い。
【００３２】
また、前記外部入力検出手段は、前記ディジタル・アナログ変換器に入力される前記外部基準電圧のディジタルデータを検出し、前記セレクタは、前記外部入力検出手段の検出結果に基づいて、前記基準電圧と前記外部基準電圧との一方を選択するようにされていても良い。
【００３３】
ここに、外部入力手段により検出されるディジタルデータは、シリアルデータであっても良く、パラレルデータであっても良い。さらに、前記外部基準電圧のディジタルデータ
は、前記セレクタの選択動作用データを含み、前記セレクタは、前記セレクタの選択動作用データを検出するとともに、このセレクタの選択動作用データに基づいて、前記内蔵基準電圧源からの基準電圧と前記ディジタル・アナログ変換器により変換された前記外部基準電圧との一方を選択するようにされていても良い。この場合におけるセレクタは、外部入力検出手段が内蔵されている場合と同等の機能を有する。
【００３４】
本発明による電源制御装置は、電源回路の出力電圧を制御電圧として検出する出力電圧検出手段と、内部基準電圧を供給する内蔵基準電圧源と、前記出力電圧検出手段によって検出された前記制御電圧と対比する選択基準電圧として前記内蔵基準電圧源から供給される前記内部基準電圧と外部から印加される外部基準電圧源との一方を選択するセレクタと、前記出力電圧検出手段によって検出された前記制御電圧と前記セレクタによって選択された前記選択基準電圧との対比結果に基づいて前記電源回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成する制御信号生成手段とを単一の集積回路内部に備えたものであっても良い。
【００３５】
また、本発明の電源制御装置は、電源回路の出力電圧を制御電圧として検出する出力電圧検出手段と、内部基準電圧を供給する内蔵基準電圧源と、外部から入力される外部基準電圧のディジタルデータをアナログの外部基準電圧に変換するディジタル・アナログ変換器と、前記出力電圧検出手段によって検出された前記制御電圧と対比する選択基準電圧として前記内蔵基準電圧源から供給される前記内部基準電圧と前記ディジタル・アナログ変換器により変換された前記外部基準電圧との一方を選択するセレクタと、前記出力電圧検出手段によって検出された前記制御電圧と前記セレクタによって選択された前記選択基準電圧との対比結果に基づいて前記電源回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成する制御信号生成手段とを、単一の集積回路内部に備えたものであってもよい。
【００３６】
ここに、集積回路はワンチップ化されたものであれば、ＩＣであってもＬＳＩであっても良い。また、選択基準電圧に応じた電圧は、選択基準電圧と同一値の電圧であっても良く、選択基準電圧を増幅した電圧であっても良い。
【００３７】
本発明による負荷試験方法は、前述した課題を解決するため以下のように構成されている。すなわち、電源回路の出力電圧を制御電圧として検出する出力電圧検出手段と、内部基準電圧を供給する内蔵基準電圧源と、前記出力電圧検出手段によって検出された前記制御電圧と対比する選択基準電圧として内蔵基準電圧源から供給される前記内部基準電圧と外部から印加される外部基準電圧との一方を選択するセレクタと、前記出力電圧検出手段によって検出された前記制御電圧と前記セレクタによって選択された前記選択基準電圧との対比結果に基づいて前記電源回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成する制御信号生成手段とを備える電源制御装置を用い、前記電源回路に接続された負荷の動作を試験する負荷試験方法であって、前記負荷の動作を試験する際に、前記電源制御装置に外部から前記外部基準電圧を印加するとともに、前記セレクタに前記外部基準電圧を前記選択基準電圧として選択させることによって、前記外部基準電圧に応じた電圧に調整された前記電源回路の出力電圧を前記負荷に供給することを特徴とする。
【００３８】
本発明による負荷試験方法は、電源回路の出力電圧を制御電圧として検出する出力電圧検出手段と、内部基準電圧を供給する内蔵基準電圧源と、外部から入力される外部基準電圧のディジタルデータをアナログの外部基準電圧に変換するディジタル・アナログ変換器と、前記出力電圧検出手段によって検出された前記制御電圧と対比する選択基準電圧として内蔵基準電圧源から供給される前記内部基準電圧と前記ディジタル・アナログ変換器によって変換された前記外部基準電圧との一方を選択するセレクタと、前記出力電圧検出手
段によって検出された前記制御電圧と前記セレクタによって選択された前記選択基準電圧との対比結果に基づいて前記電源回路の出力電圧を前記選択基準電圧に応じた電圧に調整するための制御信号を生成する制御信号生成手段とを備える電源制御装置を用い、前記電源回路に接続された負荷の動作を試験する負荷試験方法であって、前記負荷の動作を試験する際に、前記電源制御装置に外部から前記外部基準電圧のディジタルデータを入力するとともに、前記セレクタに前記外部基準電圧を前記選択基準電圧として選択させることによって、前記外部基準電圧に応じた電圧に調整された前記電源回路の出力電圧を前記負荷に供給することを特徴とする。
【００３９】
本発明の負荷試験は、前記電源制御装置に前記外部基準電圧の印加有無を検出する外部入力検出手段を設け、前記セレクタが前記外部入力検出手段の検出結果に基づいて、前記外部基準電圧を前記選択基準電圧として選択するようにされていても良い。
【００４０】
前記外部入力検出手段の検出対象は、前記ディジタル・アナログ変換器により変換された前記外部基準電圧であっても良く、または、前記ディジタル・アナログ変換器に入力される前記外部基準電圧のディジタルデータであっても良い。
【００４１】
また、前記外部基準電圧のディジタルデータが、前記セレクタの選択動作用データを含み、前記セレクタが、前記セレクタの選択動作用データを検出するとともに、このセレクタの選択動作用データに基づいて、前記ディジタル・アナログ変換器により変換された前記外部基準電圧を前記選択基準電圧として選択するようにされていても良い。
【００４２】
本発明の負荷試験方法は、前記電源制御装置に入力する外部基準電圧の値，又は外部基準電圧のディジタルデータを変化させることにより、前記負荷に供給する前記電源回路の出力電圧の値を変化させるようにしても良い。
【発明の効果】
【００４３】
以上説明したように、本発明によると、電源回路の構成要素を脱着することなく容易に電源回路の出力電圧を可変できる。このため、マージン試験（負荷試験）の省力化を図ることができ、電源回路を搭載する全ての電子機器についてマージン試験を行うことも可能になる。また、セレクタの選択動作を自動的に行うことにより、マージン試験をより省力化することができる。
【発明を実施するための最良の形態】
【００４４】
〈実施形態の概要〉
最初に、図１〜図４を用いて本発明の電源制御装置による実施形態の概要を説明する。図１に示される電源制御装置１ａは、単一の集積回路により構成されており、出力電圧検出手段８，内蔵基準電圧源２，比較対比手段３，セレクタ４及び制御信号生成手段９を備えている。
【００４５】
出力電圧検出手段８には、図示しない電源回路の出力電圧が入力される。出力電圧検出手段８は、自己に入力された出力電圧を検出し、制御電圧ｂとして比較手段３に入力する。セレクタ４は、制御電圧ｂと対比する基準電圧（選択基準電圧）として、内蔵基準電圧源２から供給される内部基準電圧ａと外部から電源制御装置１ａに印加される外部基準電圧ｄとの一方を選択するとともに、選択した基準電圧を比較手段３に入力する。
【００４６】
セレクタ４が、内部基準電圧ａを選択した場合には、比較手段３は、内部基準電圧ａと制御電圧ｂとを対比し、その対比の結果を制御信号生成手段９に入力する。制御信号生成手段９は、比較手段３の対比結果に基づいて、電源回路の出力電圧を一定に制御するための制御信号ｃ（電源回路の出力電圧を選択基準電圧に応じた電圧に調整するための制御信
号）を生成して出力する。この制御信号ｃにより、電源回路の出力電圧が、例えば、内部基準電圧ａにほぼ一致する電圧値をもって一定化制御される。
【００４７】
一方、セレクタ４が、外部基準電圧ｄを選択した場合には、比較手段３が外部基準電圧ｄと制御電圧ｂとを対比し、その対比結果を制御信号生成手段９に入力する。制御信号生成手段９は、比較手段３の対比の結果に基づいて、電源回路の出力電圧を一定に制御するための制御信号ｃを生成して出力する。この制御信号ｃにより、電源回路の出力電圧が、例えば、外部基準電圧ｄにほぼ一致する電圧値をもって一定化制御される。
【００４８】
図２に示される電源制御装置１ｂは、図１の電源制御装置１ａに、外部基準電圧ｄの印加有無を検出する外部入力検出手段５を付加したものである。この電源制御装置１ｂによれば、外部入力検出手段５に外部基準電圧ｄが印加されると、外部入力検出手段５がセレクタ４の切替信号ｆをセレクタ４に入力する。セレクタ４は、選択動作を行って外部基準電圧ｄを比較手段３に入力する。
【００４９】
図３に示される電源制御装置１ｃは、外部から外部基準電圧のディジタルデータｅを入力することを前提とし、図１の電源制御装置１ａに、外部基準電圧のディジタルデータｅをアナログの外部基準電圧ｄに変換するディジタル・アナログ変換器６と、ディジタル・アナログ変換器６により変換された外部基準電圧ｄを検出する外部入力検出手段５とを付加したものである。
【００５０】
この電源制御装置１ｃによれば、外部入力検出手段５がアナログの外部基準電圧を検出しない場合には、セレクタ４が、内蔵基準電圧源２の基準電圧ａを選択する。一方、ディジタル・アナログ変換器６からアナログの外部基準電圧ｄが出力されると、この外部基準電圧ｄは外部入力検出手段５に印加される。これにより、外部入力検出手段５はセレクタ４の切替信号ｆをセレクタ４に与える。そして、セレクタ４が選択動作を行って、外部基準電圧ｄを選択し、この外部基準電圧ｄが比較手段３に入力される。
【００５１】
図４に示される電源制御装置１ｄは、この電源制御装置１ｄに入力される外部基準電圧のディジタルデータｅが、セレクタ４の選択動作用データを含むことを前提とし、外部基準電圧のディジタルデータｅに基づいて、セレクタ４が切り替えられるようにしたものである。
【００５２】
この電源制御装置１ｄによれば、外部から電源制御装置１ｄに外部基準電圧源のディジタルデータｅが入力されると、このディジタルデータｅは、ディジタル・アナログ変換器６に入力されるとともに、セレクタ４にも与えられる。すると、セレクタ４が選択動作を行って、ディジタル・アナログ変換器６により変換されたアナログの外部基準電圧ｄを選択し、外部基準電圧ｄが比較手段３に入力される。
【００５３】
〈第１の実施の形態〉
次に、本発明の第１実施形態を説明する。図５には、第１実施形態による電源制御装置を制御部２１ａとして用いるＤＣ−ＤＣコンバータ１０が示されている。このＤＣ−ＤＣコンバータ１０が本発明の電源回路に対応する。このＤＣ−ＤＣコンバータ１０は、トランジスタＴr１，チョークコイルＬ１，フライホイールダイオードＤ２，ダイオードＤ１
，コンデンサＣ１及び制御部２１ａを備えている。
【００５４】
トランジスタＴr１は、ＦＥＴ（Field Effect Transistor）を用いて構成されており、その入力端は、ＤＣ−ＤＣコンバータ１０の入力端に接続されている。これにより、トランジスタＴr１の入力端には入力電圧Ｖiが印加される。また、トランジスタＴr１の制御
端は、制御部２１ａの出力端子に接続されている。これにより、トランジスタＴr１は、
制御部２１ａの動作によってＯＮ／ＯＦＦするようになっている。そして、トランジスタＴr１の出力端は、チョークコイルＬ１の一端に接続されている。
【００５５】
このチョークコイルＬ１は、トランジスタＴr１がＯＮのときに供給される電力を蓄積
するものである。このチョークコイルＬ１の一端とアースとの間には、フライホイールダイオードＤ２が設けられている。このフライホイールダイオードＤ２は、トランジスタＴr１がＯＦＦのときに、チョークコイルＬ１に蓄積された電力を開放するものである。
【００５６】
チョークコイルＬ１の他端には、ダイオードＤ１のアノードが接続されている。一方、ダイオードＤ１のカソードは、ＤＣ−ＤＣコンバータ１０の出力端に接続されている。このダイオードＤ１は、ＤＣ−ＤＣコンバータ１０の出力端に接続される図示しない負荷からの逆流電流を遮蔽するものである。
【００５７】
ダイオードＤ１のカソードとアースとの間には、コンデンサＣ１が設けられている。コンデンサＣ１は、出力電圧Ｖoから脈動成分を除去するものである。このコンデンサＣ１
により、平滑化された電圧がＤＣ−ＤＣコンバータ１０の出力端から出力電圧Ｖoとして
出力される。
【００５８】
制御部２１ａは、前述した出力端子に加え、ＤＣ−ＤＣコンバータ１０の入力電圧Ｖi
の入力端子を有している。これにより、制御部２１ａには、入力電圧Ｖiが動作電圧とし
て印加される。また、制御部２１ａは、出力電圧Ｖoの一定化制御命令であるＯＮ／ＯＦ
Ｆ信号を外部から入力するための入力端子（以下、「端子ＳＣ」という。）を有している。
【００５９】
また、制御部２１ａは、出力電圧Ｖoの入力端子（以下、「端子ＦＢ」という。）を有
している。この端子ＦＢは、ダイオードＤ１とＤＣ−ＤＣコンバータ１０の出力端との間に接続されている。これにより、制御部２１ａには、ＤＣ−ＤＣコンバータ１０の出力電圧Ｖoが入力される。さらに、制御部２１ａは、図示しない外部基準電圧源から印加され
る外部基準電圧Ｖrefを入力するための端子（以下、「端子ＯＳＶ」と称する。）を有し
ている。
【００６０】
次に、図６を用いて制御部２１ａの内部構成を説明する。制御部２１ａは、単一のＬＳＩにより構成され、内蔵基準電圧源６６，エラーアンプ（誤差増幅器）６１，ＰＷＭ比較器６２，電源６３，三角波発振器６４，ドライブ回路６５，抵抗器Ｒ１，抵抗器Ｒ２，抵抗器Ｒ４，スイッチ（セレクタ）２２，比較器２３及び比較電圧源３０を備えている。
【００６１】
電源６３は、入力電圧Ｖiの入力端子及び端子ＳＣに接続されている。この電源６３は
、制御部２１ａの各部の動作電力を入力電圧Ｖiから形成する。また、電源６３は、外部
から入力されたＯＮ／ＯＦＦ信号が"ＯＮ"である場合に、動作電力を制御部２１ａの各部に供給する。これに対し、電源６３は、外部から入力されたＯＮ／ＯＦＦ信号が"ＯＦＦ"である場合には、動作電力の供給を停止する。従って、制御部２１ａによるトランジスタＴr１のＯＮ／ＯＦＦ制御は、電源６３に入力されるＯＮ／ＯＦＦ信号が"ＯＮ"である場
合に行われる。
【００６２】
三角波発振器６４は、電圧をパルス幅に変換するための変換用の三角波信号を一定の周波数で出力するものである。抵抗器Ｒ１の一端は端子ＦＢに接続されており、抵抗器Ｒ１の他端は抵抗器Ｒ２の一端に接続されている。そして、抵抗器Ｒ２の他端は接地されている。これにより、抵抗器Ｒ１と抵抗器Ｒ２との接点において、出力電圧Ｖoが制御電圧Ｅ
ＲＲとして検出されるようになっている。これらの抵抗器Ｒ１及び抵抗器Ｒ２が、本発明の出力電圧検出手段である。
【００６３】
エラーアンプ６１は、オペアンプにより構成されている。このエラーアンプ６１の逆相入力端は、抵抗器Ｒ１と抵抗器Ｒ２との接点に接続されている。一方、エラーアンプ６１の正相入力端は、スイッチ２２の出力端αに接続されている。スイッチ２２は、上記した出力端αに加え、切替入力端βと切替入力端γとを有している。切替入力端βは、内蔵基準電圧源６６に接続されている。一方、切替入力端γは、信号線を介して端子ＯＳＶに接続されている。
【００６４】
これにより、スイッチ２２が、内蔵基準電圧源６６から供給される内部基準電圧ｅ１と、図示しない外部基準電圧源から端子ＯＳＶを介して供給される外部基準電圧Ｖrefとの
一方を選択基準電圧として選択するとともに、エラーアンプ６１に入力するようになっている。従って、エラーアンプ６１には、その逆相入力端から内部基準電圧ｅ１又は外部基準電圧Ｖrefが入力されるとともに、正相入力端から制御電圧ＥＲＲが入力される。そし
て、エラーアンプ６１が、内部基準電圧ｅ１又は外部基準電圧Ｖrefと制御電圧ＥＲＲと
の誤差を検出増幅するようになっている。このエラーアンプ６１が比較手段に対応する。
【００６５】
ＰＷＭ比較器６２は、正相入力端と逆相入力端とを有し、正相入力端から入力された信号と逆相入力端から入力された信号とを対比するとともに、これらの二つの入力信号の差分に応じた出力パルスのＯＮ時間を決定する電圧パルス幅変換器である。すなわち、ＰＷＭ比較器６２は、エラーアンプ６１の出力信号の大きさに対応するパルス幅及びパルス間隔を有する信号（ＰＷＭ信号）を生成するものである。このＰＷＭ比較器６２が制御信号生成手段に対応する。
【００６６】
このＰＷＭ比較器６２の正相入力端には、エラーアンプ６１の出力端が接続されている。一方、ＰＷＭ比較器６２の逆相入力端には、三角波発振器６４が接続されている。従って、ＰＷＭ比較器６２には、その正相入力端からエラーアンプ６１の検出増幅結果が出力信号として入力されるとともに、逆相入力端から三角波信号が入力される。
【００６７】
ここで、ＰＷＭ比較器６２は、三角波発振器６４から入力される三角波信号が、エラーアンプ６１の出力信号よりも高い間には、ＨＩＧＨレベルのＰＷＭ信号を出力するようになっている。これに対し、ＰＷＭ比較器６２は、三角波発振器６４から入力される三角波信号が、エラーアンプ６１の出力信号よりも低い間には、ＬＯＷレベルのＰＷＭ信号を出力するようになっている。
【００６８】
ドライブ回路６５の一端は、ＰＷＭ比較器６２に接続されており、他端はトランジスタＴr１の制御端に接続された制御端子に接続されている。これにより、ドライブ回路６５
は、ＰＷＭ比較器６２から入力されるＰＷＭ信号に基づいてトランジスタＴr１のＯＮ／
ＯＦＦを制御する。すなわち、ドライブ回路６５に、ＨＩＧＨレベルのＰＷＭ信号が入力された場合には、ドライブ回路６５は、トランジスタＴr１をＯＮにする。これに対し、
ＬＯＷレベルのＰＷＭ信号が入力された場合には、ドライブ回路６５は、動作を停止する。
【００６９】
スイッチ２２の選択動作は、比較器２３の出力信号を受けて行われる。比較器２３の正相入力端は、切替入力端γと端子ＯＳＶとを接続する信号線に接続されている。一方、比較器２３の逆相入力端は、比較電圧源３０に接続されている。
【００７０】
この比較器２３は、外部基準電圧Ｖrefと比較電圧ｅ２とを対比し、外部基準電圧Ｖrefが比較電圧ｅ２よりも大きい場合には、ＨＩＧＨ信号をスイッチ２２に入力し、外部基準電圧Ｖrefが比較電圧ｅ２よりも小さい場合には、ＬＯＷ信号をスイッチ２２に入力する
ようになっている。
【００７１】
比較電圧ｅ２の値は、印加を予定する外部基準電圧Ｖrefの値よりも小さい値で設定さ
れている。このため、外部基準電圧Ｖrefが制御部２１ａに印加された場合には、比較器
２３がＨＩＧＨ信号を出力するようになっている。そして、スイッチ２２は、ＨＩＧＨ信号が与えられた場合には、切替入力端γを選択し、ＬＯＷ信号が与えられた場合には、切替入力端βを選択するようになっている。この比較器２３が本発明の外部入力検出手段に対応する。
【００７２】
また、端子ＯＳＶとスイッチ２２の切替入力端γとを接続する信号線には、抵抗器Ｒ４の一端が接続され、他端が接地されている。これにより、図示しない外部基準電圧源から外部基準電圧Ｖrefが供給されない場合には、端子ＯＳＶとスイッチ２２の切替入力端γ
とを接続する信号線の電位がアース電位になる。
【００７３】
このようなＤＣ−ＤＣコンバータ１０は、図示しないノートパソコン等の電子機器に搭載され、電子機器の図示しない負荷の電源回路として使用される。以下、電子機器に搭載されたＤＣ−ＤＣコンバータ１０の使用例を、電子機器を通常使用する場合と、前述したマージン試験（本発明の負荷試験方法）を行う場合とについて説明する。
【００７４】
（１）電子機器を通常使用する場合
前提として、オペレータが、図５に示されるＤＣ−ＤＣコンバータ１０の入力端に入力電圧Ｖiを印加するとともに、制御部２１ａに端子ＳＣからＯＮ信号を入力する。この場
合には、オペレータは、制御部２１ａに外部基準電圧Ｖrefを印加しない。
【００７５】
制御部２１ａの電源６３には、電力が供給されるとともに、ＯＮ信号が入力される。電源６３は、ＯＮ信号に従って制御部２１ａの各部に電力を供給する。すると、三角波発信器６４が三角波信号を出力する。また、比較電圧源３０が比較電圧ｅ２を比較器２３に入力する。一方、前述したように、外部基準電圧Ｖrefが印加されないため、アース電圧が
比較器２３に入力される。比較器２３は、比較電圧ｅ２とアース電圧とを対比し、比較電圧ｅ２がアース電圧よりも高いため、ＬＯＷ信号をスイッチ２２に与える。
【００７６】
スイッチ２２は、比較器２３からＬＯＷ信号を受け取ると、切替入力端βを選択する。これにより、内部基準電圧ｅ１が内蔵基準電圧源６６からエラーアンプ６１に入力される。一方、エラーアンプ６１には、抵抗器Ｒ１及び抵抗器Ｒ２により検出された制御電圧ＥＲＲが入力される。もっとも、この時点では、入力電圧Ｖiが印加されてからトランジス
タＴr１が一度もＯＮになっていないため、出力電圧Ｖoが出力されない。この場合には、電圧零が制御電圧ＥＲＲとしてエラーアンプ６１に入力される状態になる。
【００７７】
エラーアンプ６１は、内部基準電圧ｅ１と制御電圧ＥＲＲとを対比し、これらの誤差を検出増幅し、その結果を出力信号としてＰＷＭ比較器６２に入力する。一方、ＰＷＭ比較器６２には、三角波発信器６４から三角波信号が入力される。
【００７８】
ＰＷＭ比較器６２は、エラーアンプ６１の出力信号と三角波信号とを対比する。制御電圧ＥＲＲの値が零である場合には、三角波信号がエラーアンプ６１の出力信号よりも高くなるため、ＨＩＧＨレベルのＰＷＭ信号がドライブ回路６５に入力される。ドライブ回路６５は、ＨＩＧＨレベルのＰＷＭ信号を、図６に示すトランジスタＴr１の制御端に入力
する。これにより、トランジスタＴr１がＯＮになる。
【００７９】
すると、トランジスタＴr１の出力端側に電圧が印加され、チョークコイルＬ１に電力
が蓄積される。トランジスタＴr１がＯＦＦになると、フライホイールダイオードＤ２に
より、チョークコイルＬ１に蓄積された電力が放電される。これにより、ＤＣ−ＤＣコン
バータ１０の出力端には、内部基準電圧ｅ１によって定まる大きさの出力電圧Ｖo（選択
基準電圧に対応するように調整された電圧）が出力される。
【００８０】
この出力電圧Ｖoは、制御部２１ａに端子ＦＢから随時入力され、図５に示される抵抗
器Ｒ１及び抵抗器Ｒ２により、制御電圧ＥＲＲとして検出される。この制御電圧ＥＲＲは、スイッチ２２を介してエラーアンプ６１に入力される。そして、エラーアンプ６１は、この制御電圧ＥＲＲと内部基準電圧ｅ１との誤差を検出増幅した結果をＰＷＭ比較器６２に入力する。
【００８１】
ＰＷＭ比較器６２は、エラーアンプ６１の出力信号と三角波信号とを対比して、ＨＩＧＨレベル又はＬＯＷレベルのＰＷＭ信号を生成し、ドライブ回路６５に入力する。そして、ドライブ回路６５は、ＨＩＧＨレベルのＰＷＭ信号が入力される毎にトランジスタＴr
１をＯＮにする。このような動作が繰り返し行われる。
【００８２】
このように、制御部２１ａは、出力電圧Ｖoを監視し、出力電圧Ｖoが内部基準電圧ｅ１によって定まる大きさの電圧値より減少すると、トランジスタＴr１をＯＮにする。これ
により、ＤＣ−ＤＣコンバータ１０の出力端には、内部基準電圧ｅ１によって定まる値の出力電圧Ｖoが一定して出力される。すなわち、内部基準電圧ｅ１に応じた電圧に調整さ
れた出力電圧Ｖoが、負荷に動作電圧として供給され、負荷が正常に動作する。
【００８３】
（２）マージン試験を行う場合
マージン試験を行う場合には、前提として、オペレータが、図５に示されるＤＣ−ＤＣコンバータ１０の入力端に入力電圧Ｖiを印加するとともに、制御部２１ａに端子ＳＣか
らＯＮ信号を入力する。さらに、端子ＯＳＶから、マージン試験用の外部基準電圧Ｖref
を印加する。
【００８４】
すると、前述したように、電源６３がＯＮ信号に従って制御部２１ａの各部に電力を供給するとともに、三角波発信器６４が三角波信号をＰＷＭ比較器６２に入力する。また、比較電圧源３０が、比較電圧ｅ２を比較器２３に入力する。一方、比較器２３には、端子ＯＳＶから入力された外部基準電圧Ｖrefが入力される。すると、比較器２３は、比較電
圧ｅ２と外部基準電圧Ｖrefとを対比し、外部基準電圧Ｖrefが比較電圧ｅ２よりも高いため、ＨＩＧＨ信号をスイッチ２２に与える。
【００８５】
スイッチ２２は、比較器２３からＨＩＧＨ信号を受け取ると、切替入力端γを選択する。これにより、外部基準電圧Ｖrefがエラーアンプ６１に入力される。以降の動作は、電
子機器を通常使用する場合と同じであるため説明を省略する。最終的には、ＤＣ−ＤＣコンバータ１０の出力端に、外部基準電圧Ｖrefに基づく値に調整された出力電圧Ｖoが一定して出力され、負荷に供給される。
【００８６】
これにより、オペレータが、この出力電圧Ｖoで負荷が正常に動作するか否かを確認す
ることができる。また、オペレータが、図示しない外部基準電圧源を操作し、マージン試験用の外部基準電圧Ｖrefの値を適宜変更して制御部２１ａに印加することにより、複数
の値の出力電圧Ｖoを負荷に供給することが可能になる。これにより、例えば、マージン
の下限から上限まで動作電圧を変化させることによって、負荷がマージン内で正常に動作するか否かが確認できる。
【００８７】
なお、オペレータが、外部基準電圧Ｖrefの印加を停止した場合には、比較器に２３に
外部基準電圧Ｖrefに代わってアース電圧が入力される。これにより、比較器２３は、Ｌ
ＯＷ信号を生成し、このＬＯＷ信号をスイッチ２２に与える。すると、スイッチ２２が選択動作を行い、切替入力端γに代えて切替入力端βを選択する。これにより、選択基準電
圧が、外部基準電圧Ｖrefから内部基準電圧ｅ１に切り替えられる。すなわち、電子機器
が出荷可能な状態になる。
【００８８】
第１の実施形態による電源制御装置（制御部２１ａ）によると、スイッチ２２により、内部基準電圧ｅ１と外部基準電圧Ｖrefとの一方を選択することが可能になっている。こ
のため、スイッチ２２を切り替えることにより、負荷に供給する出力電圧Ｖoの値を変更
することができる。従って、ＤＣ−ＤＣコンバータ１０により負荷に動作電圧を供給する場合には、スイッチ２２が、内蔵基準電圧源６６により供給される内部基準電圧ｅ１を選択するようにすれば、精度の高い動作電圧Ｖoが負荷に供給される。
【００８９】
一方、マージン試験を行う場合には、制御部２１ａにマージン試験用の外部基準電圧Ｖrefを入力すれば、スイッチ２２が切替入力端γを選択することにより、マージン試験用
の出力電圧Ｖoが負荷に供給される。これにより、ＤＣ−ＤＣコンバータ１０の構成要素
を交換しなくてもマージン試験を行うことができる。
【００９０】
これより、マージン試験の省力化，効率化及びコスト低減を図ることが可能になり、ＤＣ−ＤＣコンバータ１０が搭載される全ての電子機器についてマージン試験を行うことが可能になる。従って、市場に出荷される全ての電子機器の負荷がマージン内で正常に動作することが、確認できる。このため、マージン内で負荷が正常に動作しないために生じる電子機器の故障を撲滅することができる。
【００９１】
また、スイッチ２２の選択動作を、比較器２２を用い、外部基準電圧Ｖrefの印加の有
無により行うようにしてある。このため、スイッチ２２の選択動作を自動的に行うことができ、マージン試験をより容易に行うことができる。さらに、スイッチ２２の選択動作を自動化するための構成は、比較器２３等の簡易な構成で実現できるため、制御部２１ａが大型化・複雑化することはない。
【００９２】
なお、図１に示される制御部２１ａから、比較器２３，比較電圧源３０及び抵抗器Ｒ４が取り外され、スイッチ２２の選択動作がマニュアル操作により行われるようにされていても良い。
【００９３】
〈第２の実施の形態〉
次に、本発明の第２実施形態を説明する。図７には、第２実施形態による電源制御装置を制御部２１ｂとして用いるＤＣ−ＤＣコンバータ１０が示されている。このＤＣ−ＤＣコンバータ１０が本発明の電源回路に対応する。このＤＣ−ＤＣコンバータ１０は、制御部２１ｂ以外は、第１実施形態によるＤＣ−ＤＣコンバータ１０と同じ構成を有している。このため、共通点については説明を省略し、相違点について説明する。
【００９４】
制御部２１ｂには、第１実施形態において説明した端子ＯＳＶに代えて、外部基準電圧値のディジタルデータの入力端子（以下、「端子ＤＩ」という。）及びクロックの入力端子（以下、「端子Ｔ」という。）が設けられている。制御部２１ｂ内部には、図８に示されるように、図６に示される制御部２１ａの構成に加え、シフトレジスタ２４及びディジタル・アナログ変換器（以下、「ＤＡＣ」という。）２５が設けられている。
【００９５】
端子ＤＩ及び端子Ｔは、シフトレジスタ２４に接続されており、ディジタルデータ及びクロックが入力されるようになっている。このシフトレジスタ２４は、ＤＡＣ２５に接続されている。これにより、シフトレジスタ２４は、ビットシリアルで入力される外部基準電圧値のディジタルデータを、端子Ｔから入力されたクロックに従って取り込むとともに、このディジタルデータをパラレルデータに変換し、ＤＡＣ２５に入力するようになっている。
【００９６】
また、シフトレジスタ２４は、端子ＳＣと電源６３とを接続する信号線に接続されており、制御部２１ｂの端子ＳＣから入力されるＯＮ／ＯＦＦ信号が入力されるようになっている。これにより、シフトレジスタ２４は、ＯＦＦ信号が入力された場合に、自己の保有する内容をリセットするようになっている。
【００９７】
ＤＡＣ２５は、シフトレジスタ２４が出力する外部基準電圧値のパラレルデータをアナログ化して外部基準電圧Ｖref（アナログの外部基準電圧）を得るとともに、この外部基
準電圧Ｖrefを出力するものである。なお、ＤＡＣ２５は、例えば８ビット等の所定の分
解能が得られるものである。このＤＡＣ２５は、信号線を介してスイッチ２２の切替入力端γに接続されている。
【００９８】
一方、スイッチ２２の切替入力端βは、第１実施形態と同様に内蔵基準電圧源６６に接続されている。これにより、スイッチ２２が、内部基準電圧６６からの基準電圧ｅ１とＤＡＣ２５からの外部基準電圧Ｖrefとの一方を選択するとともに、エラーアンプ６１に入
力するようになっている。
【００９９】
スイッチ２２は、第１実施形態と同様に、比較器２３（外部入力検出手段に対応）からの出力信号を受けて選択動作を行うようになっている。比較器２３の正相入力端は、ＤＡＣ２５とスイッチ２２の切替入力端γとを接続する信号線に接続されている。一方、比較器２３の逆相入力端は、比較電圧源３０に接続されている。これにより、比較器２３には、外部基準電圧Ｖrefと比較電圧ｅ２とが入力される。そして、比較器２３が、外部基準
電圧Ｖrefと比較電圧ｅ２との大小関係を比較し、その結果をＨＩＧＨ信号又はＬＯＷ信
号として出力する。
【０１００】
ここに、比較器２３は、外部基準電圧Ｖrefが比較電圧ｅ２よりも高い場合には、外部
基準電圧Ｖrefが印加されたとしてＨＩＧＨ信号をスイッチ２２に与える。これに対し、
外部基準電圧Ｖrefが比較電圧ｅ２よりも低い場合には、ＬＯＷ信号をスイッチ２２に与
える。
【０１０１】
なお、比較電圧ｅ２の値は、外部基準電圧Ｖrefよりも小さい値に設定されており、比
較器２３に外部基準電圧Ｖrefが入力された場合には、ＨＩＧＨ信号がスイッチ２２に与
えられるようになっている。そして、スイッチ２２は、ＨＩＧＨ信号を受け取った場合には、切替入力端γを選択し、ＬＯＷ信号を受け取った場合には、切替入力端βを選択するようになっている。
【０１０２】
このような制御部２１ｂを備えるＤＣ−ＤＣコンバータ１０は、第１実施形態と同様に、図示しない電子機器に搭載され、電子機器の図示しない負荷に動作電圧を供給する。以下に、電子機器に搭載されたＤＣ−ＤＣコンバータ１０の使用例を、電子機器を通常使用する場合と、マージン試験を行う場合とについて説明する。
【０１０３】
（１）電子機器を通常使用する場合
前提として、オペレータが、ＤＣ−ＤＣコンバータ１０に入力電圧Ｖiを印加するとと
もに、制御部２１ｂにＯＮ信号を入力する。もっとも、オペレータは、外部基準電圧値のディジタルデータ及びクロックを入力しないものとする。
【０１０４】
このため、比較器２３には、外部基準電圧Ｖrefが入力されない。従って、比較器２３
は、ＬＯＷ信号をスイッチ２２に与える。すると、スイッチ２２は、切替入力端βを選択する。これにより、エラーアンプ６１に内蔵基準電圧源６６の内部基準電圧ｅ１が入力される。また、エラーアンプ６１には、制御電圧ＥＲＲが入力される。これ以降の動作は、
第１実施形態で説明した動作と同じであるため説明を省略する。最終的には、ＤＣ−ＤＣコンバータ１０の出力端に内部基準電圧ｅ１に応じた値の出力電圧Ｖoが一定して出力さ
れ、負荷が正常に動作する。
【０１０５】
（２）マージン試験を行う場合
この場合には、前提として、オペレータが、ＤＣ−ＤＣコンバータ１０に入力電圧Ｖi
を印加し、制御部２１ｂにＯＮ信号を入力し、更に、外部から所定値の外部基準電圧値のディジタルデータ及びクロックを制御部２１ｂに入力する。このとき、オペレータは、マージン試験用の外部基準電圧値のディジタルデータをビットシリアルで入力する。
【０１０６】
このディジタルデータは、制御部２１ｂのシフトレジスタ２４に入力される。シフトレジスタ２４は、このディジタルデータをパラレルデータに変換してＤＡＣ２５に入力する。ＤＡＣ２５は、パラレルデータをアナログ化して外部基準電圧Ｖrefを生成する。
【０１０７】
この外部基準電圧Ｖrefは、比較器２３に入力される。一方、比較器２３には、比較電
圧源３０から比較電圧ｅ２が入力される。比較器２３は、外部基準電圧Ｖrefと比較電圧
源３０の比較電圧ｅ２とを対比する。外部基準電圧Ｖrefは比較電圧ｅ２よりも大きいた
め、比較器２３は、ＨＩＧＨ信号をスイッチ２２に与える。
【０１０８】
すると、スイッチ２２が切替入力端γを選択する。これにより、外部基準電圧Ｖrefが
エラーアンプ６１に入力される。また、エラーアンプ６１には、制御電圧ＥＲＲが入力される。これ以降の動作は、第１実施形態において説明した動作とほぼ同じであるため説明を省略する。そして、ＤＣ−ＤＣコンバータ１０の出力端に、外部基準電圧Ｖrefに基づ
く値の出力電圧Ｖoが一定して出力される。
【０１０９】
なお、制御部２１ｂへのディジタルデータ入力が停止されると、比較器２３には外部基準電圧Ｖrefが入力されなくなる。このため、比較器２３は、ＬＯＷ信号をスイッチ２２
に与える。すると、スイッチ２２は、切替入力端βを選択する。すなわち、切替入力端γから切替入力端βへの選択動作が行われる。そして、基準電圧が外部基準電圧Ｖrefから
内部基準電圧ｅ１に変更され、ＤＣ−ＤＣコンバータ１０の出力端に、内部基準電圧ｅ１に基づく出力電圧Ｖoが出力される状態になる。これにより、電子機器が出荷可能な状態
になる。
【０１１０】
第２実施形態による電源制御装置（制御部２１ｂ）による効果は、第１実施形態の効果とほぼ同じであるが、外部基準電圧Ｖrefをディジタルデータによって生成できる。この
ため、コンピュータによるソフトウェア処理で外部基準電圧Ｖrefを設定できる。従って
、例えば、電池電源の充電状態や放電状態を監視する監視プログラムによって、この制御部２１ｂの起動制御を行えば、電池の自動充電等が行えることになる。
【０１１１】
なお、第２実施形態による制御部２１ｂは、入出力の端子数を極力少なくするため、ディジタルデータをビットシリアルで入力するようにされている。従って、入出力の端子数を制限する必要がない場合には、ディジタルデータをビットパラレルで入力するようにされていても良い。この場合には、制御部２１ｂのシフトレジスタ２４を省略することができる。
【０１１２】
〈第３の実施の形態〉
次に、本発明の第３の実施形態を説明する。図９には、本発明の第３実施形態による電源制御装置（制御部２１ｃ）が示されている。この制御部２１ｃは、外部基準電圧値のディジタルデータが、外部基準電圧Ｖrefを表すビット列とスイッチ２２の選択動作用１ビ
ット（選択動作用データ）とから構成されることを前提として、シフトレジスタ２４から
出力されたパラレルデータが、スイッチ２２に入力されるようになっている。
【０１１３】
スイッチ２２は、パラレルデータから選択動作用１ビットを検出するようになっている。すなわち、スイッチ２２には、本発明の外部入力検出手段を内蔵したのと同等の機能が付加されている。そして、スイッチ２２は、選択動作用１ビットを検出しない場合，または選択動作用１ビットが０の場合には切替入力端βを選択し、選択動作用１ビットが１の場合には切替入力端γを選択するようになっている。その他の構成は、第２実施形態の構成と同じであるため説明を省略する。
【０１１４】
第３実施形態による制御部２１ｃによれば、外部基準電圧値のディジタルデータが入力されると、そのディジタルデータは、シフトレジスタ２４によりパラレルデータに変換される。このパラレルデータは、ＤＡＣ２５及びスイッチ２２に入力され、ＤＡＣ２５によりアナログの外部基準電圧Ｖrefに変換される。
【０１１５】
一方、スイッチ２２は、このパラレルデータから選択動作用１ビットを検出し、この１ビットが１である判断すると切替入力端γを選択する。これにより、ＤＡＣ２５により変換された外部基準電圧Ｖrefがエラーアンプ６１に入力される。これ以降の動作は第２実
施形態と同じであるため説明を省略する。
【０１１６】
第３実施形態による効果は、第２実施形態の効果とほぼ同様であるが、スイッチ２２に選択動作用１ビットの検出機能を付加する代わりに、比較器２３及び比較電源３０を省略することができる。
【０１１７】
なお、スイッチ２２に入力されるディジタルデータは、端子ＤＩから入力されるシリアルデータであっても良い。また、スイッチ２２が選択動作用１ビットを検出すると、その選択用１ビットが０か１かに拘わらず切替入力端γが選択されるようになっていても良い。さらに、なお、外部基準電圧値のディジタルデータが選択動作用１ビットを含まず、スイッチ２２に外部基準電圧値のディジタルデータが入力されると、スイッチ２２がこのディジタルデータを検出して切替入力端γを選択するようにされていても良い。
【０１１８】
また、上記した第１〜第３実施形態は、出力電圧を本来の値から＋方向へ変化させる場合の構成を示してある。もっとも、実際には−方向へも変化させるため、比較器２３を複数設けたり、論理回路を設けたりして、＋方向と−方向との双方へ変化させ得るように構成される。
【０１１９】
〈第４の実施の形態〉
次に、本発明の第４実施形態を説明する。図１０には、第４実施形態による電源制御回路を制御部２１ｄとして用いる同期整流方式のＤＣ−ＤＣコンバータ１０（電源回路に対応）が示されている。このＤＣ−ＤＣコンバータ１０は、第１実施形態によるＤＣ−ＤＣコンバータ１０（図５参照）と概ね同じ構成を有している。このため、共通点については説明を省略し、相違点について説明する。
【０１２０】
制御部２１ｄには、出力端子ＤＨと出力端子ＤＬとが設けられており、出力端子ＤＨは、第１実施形態と同様にトランジスタＴr１の制御端に接続されている。一方、出力端子
ＤＬは、トランジスタＴr２の制御端に接続されている。そして、トランジスタＴr２の入力端は、トランジスタＴr１の出力端とチョークコイルＬ１との間に接続されており、ト
ランジスタＴr２の出力端は接地されている。
【０１２１】
トランジスタＴr２は、いわゆる同期整流用トランジスタであり、トランジスタＴr１がＯＦＦの間に、チョークコイルＬ１に蓄積された電力を放電させるフライホイール用のス
イッチ回路である。このトランジスタＴr２は、制御部２１ｄによってＯＮ／ＯＦＦ制御
が行われるようになっている。
【０１２２】
すなわち、トランジスタＴr２は、フライホイールダイオードＤ２に印加される電圧が
順方向のときＯＮになり、フライホイールダイオードＤ２に印加される電圧が逆方向のときにＯＦＦになるようになっている。これにより、フライホイールダイオードＤ２の電圧降下が低減される。なお、トランジスタＴr２は、ＦＥＴを用いて構成されている。また
、チョークコイルＬ１とＤＣ−ＤＣコンバータ１０の出力端との間に設けられたダイオードＤ１が取り外されている。
【０１２３】
次に、図１１を用いて制御部２１ｄの内部構成を説明する。制御部２１ｄも第１実施形態による制御部２１ａ（図６参照）と概ね同じ構成を有している。このため、共通点については説明を省略し、相違点について説明する。
【０１２４】
制御部２１ｄは、図６に示される制御部２１ａから、比較器２３，比較電圧源３０，抵抗器Ｒ４が除かれており、新たに、チャージポンプ回路６７，同期整流制御回路６８及び第２ドライブ回路６９が付加されている。ＰＷＭ比較器（制御信号生成手段に対応）６２の出力端は、ドライブ回路６５及び同期整流制御回路６８に接続されている。これにより、同期整流制御回路６８には、ＰＷＭ比較器６２からＰＷＭ信号が入力される。
【０１２５】
この同期整流制御回路６８は、同期整流が行われるようにトランジスタＴr２のＯＮ／
ＯＦＦを制御する回路である。すなわち、トランジスタＴr１のＯＮ／ＯＦＦと同時にト
ランジスタＴr２がＯＦＦ／ＯＮするように、ＰＷＭ比較器６２から入力されたＰＷＭ信
号がＬＯＷレベルである場合には、ＨＩＧＨレベルのＰＷＭ信号を、ＰＷＭ信号がＨＩＧＨレベルである場合には、ＬＯＷレベルのＰＷＭ信号を、入力タイミングを調整しつつ第２ドライブ回路６９に入力するものである。
【０１２６】
チャージポンプ回路６７は、ドライブ回路６５及び第２ドライブ回路６９に接続されている。このチャージポンプ回路６７は、トランジスタＴr１及びトランジスタＴr２の動作電圧を、ドライブ回路６５及び第２ドライブ回路６９に供給する電源回路である。
【０１２７】
ドライブ回路６５は、端子ＤＨを介してトランジスタＴr１の制御端に接続されている
。このドライブ回路６５は、ＨＩＧＨレベルのＰＷＭ信号をＰＷＭ比較器６２から受け取ると、チャージポンプ回路６７から供給された電圧を、トランジスタＴr１の制御端に与
え、トランジスタＴr１を所定時間ＯＮするようになっている。
【０１２８】
第２ドライブ回路６９は、同期整流制御回路６８の出力端に接続されている。また、第２ドライブ回路６９は、端子ＤＬを介してトランジスタＴr２の制御端に接続されている
。この第２ドライブ回路６９は、ＨＩＧＨレベルのＰＷＭ信号を同期整流制御回路６８から受け取ると、チャージポンプ回路６７から供給された電圧をトランジスタＴr２の制御
端に与えるようになっている。これにより、トランジスタＴr２がＰＷＭ信号に基づいて
所定時間ＯＮになる。なお、スイッチ２２は、その選択動作をマニュアル操作により行うようになっている。
【０１２９】
このような制御部２１ｄを備えるＤＣ−ＤＣコンバータ１０も、第１実施形態と同様に、図示しない電子機器に搭載され、電子機器の図示しない負荷に動作電圧を供給する。以下に、電子機器に搭載されたＤＣ−ＤＣコンバータ１０の使用例を、電子機器を通常使用する場合と、マージン試験を行う場合とについて説明する。
【０１３０】
（１）電子機器を通常使用する場合
前提として、オペレータが、図１１に示されるスイッチ２２を切替入力端β側に倒し、図１０に示されるＤＣ−ＤＣコンバータ１０の入力端に入力電圧Ｖiを印加するとともに
、制御部２１ｄにＯＮ信号を入力する。
【０１３１】
すると、制御部２１ｄの電源６３には、電力が供給されるとともに、ＯＮ信号が入力される。電源６３は、ＯＮ信号に従って制御部２１ｄの各部に電力を供給する。すると、三角波発信器６４が三角波信号を出力する。また、チャージポンプ回路６７が、ドライブ回路６５及び第２ドライブ回路６９に電圧を供給する。また、比較電圧源３０が比較電圧ｅ２を比較器２３に入力する。
【０１３２】
一方、前述したように、スイッチ２２が切替入力端βを選択した状態にされているため、内部基準電圧ｅ１が内蔵基準電圧源６６からエラーアンプ６１に入力される。もっとも、この時点では出力電圧Ｖoが検出されないため、電圧零が制御電圧ＥＲＲとしてエラー
アンプ６１に入力される状態になる。
【０１３３】
エラーアンプ６１は、内部基準電圧ｅ１と制御電圧ＥＲＲとを対比し、これらの誤差を検出増幅し、その結果を出力信号としてＰＷＭ比較器６２に入力する。一方、ＰＷＭ比較器６２には、三角波発信器６４から三角波信号が入力される。ＰＷＭ比較器６２は、エラーアンプ６１の出力信号と三角波信号とを対比し、制御電圧ＥＲＲの値が零であることから、三角波信号がエラーアンプ６１の出力信号よりも高いため、ＨＩＧＨレベルのＰＷＭ信号がドライブ回路６５及び同期整流制御回路６８に入力される。
【０１３４】
ドライブ回路６５は、ＨＩＧＨレベルのＰＷＭ信号を受けとると、チャージポンプ回路６７から供給された電圧を利用して、図１０に示されるトランジスタＴr１をＰＷＭ信号
に基づいてＯＮにする。一方、同期整流制御回路６８は、ＨＩＧＨレベルのＰＷＭ信号を受け取ると、ＬＯＷ信号を生成し、トランジスタＴr１がＯＮになる時間を考慮して第２
ドライブ回路６９に入力する。
【０１３５】
第２ドライブ回路６９は、ＬＯＷレベル信号を受け取ると、チャージポンプ回路６７から供給された電圧を利用して、図１０に示されるトランジスタＴr２をＰＷＭ信号に基づ
いてＯＦＦにする。これにより、トランジスタＴr１がＯＮになると同時にトランジスタ
Ｔr２がＯＦＦになり、トランジスタＴr１がＯＦＦになると同時にトランジスタＴr２が
ＯＮになる。
【０１３６】
トランジスタＴr１がＯＮの間には、トランジスタＴr１の出力端側に電圧が印加され、チョークコイルＬ１に電力が蓄積される。トランジスタＴr１がＯＦＦになると、同時に
トランジスタＴr２がＯＮになる。すると、フライホイールダイオードＤ２によって、チ
ョークコイルＬ１に蓄積された電力が開放される。これにより、ＤＣ−ＤＣコンバータ１０の出力端には、内部基準電圧ｅ１に基づく値の出力電圧Ｖoが出力される。
【０１３７】
この出力電圧Ｖoは、制御部２１ｄに端子ＦＢから随時入力され、図１１に示される抵
抗器Ｒ１及び抵抗器Ｒ２により、制御電圧ＥＲＲとして検出される。この制御電圧ＥＲＲは、エラーアンプ６１に入力される。そして、エラーアンプ６１は、この制御電圧ＥＲＲと内部基準電圧ｅ１との差分を検出増幅した結果をＰＷＭ比較器６２に入力する。
【０１３８】
ＰＷＭ比較器６２は、エラーアンプ６１の出力信号と三角波信号とを対比して、ＨＩＧＨレベル又はＬＯＷレベルのＰＷＭ信号を生成し、ドライブ回路６５及び同期整流制御回路６８に入力する。そして、ドライブ回路６５及び第２ドライブ回路は、ＰＷＭ信号に基づいて、トランジスタＴr１及びトランジスタＴr２をＯＮ／ＯＦＦさせる。このような動作が繰り返し行われる。
【０１３９】
このように、制御部２１ｄは、出力電圧Ｖoを監視し、出力電圧Ｖoの値が減少すると、出力電圧Ｖoが内部基準電圧ｅ１にほぼ一致する電圧値になるように、トランジスタＴr１及びトランジスタＴr２のＯＮ／ＯＦＦを制御する。これにより、ＤＣ−ＤＣコンバータ
１０の出力端には、内部基準電圧ｅ１に基づく値の出力電圧Ｖoが一定して出力され、負
荷に動作電圧として供給され、負荷が正常に動作する。
【０１４０】
（２）マージン試験を行う場合
マージン試験を行う場合には、前提として、オペレータが、図１１に示されるスイッチ２２を切替入力端γ側に倒し、図１０に示されるＤＣ−ＤＣコンバータ１０の入力端に入力電圧Ｖiを印加するとともに、制御部２１ｄにＯＮ信号を入力する。さらに、端子ＯＳ
Ｖから、マージン試験用の外部基準電圧Ｖrefを印加する。
【０１４１】
すると、電源６３が、ＯＮ信号に従って制御部２１ｄの各部に電力を供給するとともに、三角波発信器６４は、三角波信号をＰＷＭ比較器６２に入力する。また、チャージポンプ回路６７が、ドライブ回路６５及び第２ドライブ回路に電圧を供給する。
【０１４２】
スイッチ２２は、切替入力端γを選択した状態にされているため、これにより、外部基準電圧Ｖrefがエラーアンプ６１に入力される。一方、制御電圧ＥＲＲは、この時点では
出力電圧Ｖoが検出できないため、電圧零が制御電圧ＥＲＲとして差分電圧器６１に入力
される状態になる。以降の動作は電子機器を通常使用する場合と同じであるため説明を省略する。最終的には、ＤＣ−ＤＣコンバータ１０の出力端に、外部基準電圧Ｖrefに基づ
く出力電圧Ｖoが一定して出力される。なお、マージン試験終了後に、オペレータが、ス
イッチ２２を切替入力端β側に倒せば、電子機器は出荷可能な状態になる。
【０１４３】
第４実施形態による電源制御装置の効果は、第１実施形態の効果とほぼ同様である。もっとも、本実施形態によるスイッチ２２の選択動作は、マニュアル操作により行うようにしてあるため、第１実施形態に比し、マージン試験の際における工数が増加する。
【０１４４】
なお、第１〜第４実施形態では、制御部の駆動電圧は、入力電圧Ｖiをそのまま用いて
も良く、または、入力電圧Ｖiを測定して用いるようにしても良い。また、電源回路とし
てＤＣ−ＤＣコンバータ１０を示したが、本発明の電源制御装置が適用される電源回路は、これに限定されるものではなく、シリーズレギュレータ等にも同様に適用できる。
【図面の簡単な説明】
【０１４５】
【図１】本発明の実施形態の概要を示すブロック図である。
【図２】本発明の実施形態の概要を示すブロック図である。
【図３】本発明の実施形態の概要を示すブロック図である。
【図４】本発明の実施形態の概要を示すブロック図である。
【図５】本発明の第１実施形態による電源制御装置を用いたＤＣ−ＤＣコンバータ全体構成図である。
【図６】図５に示された電源制御装置（制御部）の内部構成図である。
【図７】本発明の第２実施形態による電源制御装置を用いたＤＣ−ＤＣコンバータの全体構成図である。
【図８】図７に示した電源制御装置（制御部）の内部構成図である。
【図９】本発明の第３実施形態による電源制御装置（制御部）の内部構成図である。
【図１０】本発明の第４実施形態による電源制御装置を用いたＤＣ−ＤＣコンバータの全体構成図である。
【図１１】図１０に示した電源制御装置（制御部）の内部構成図である。
【図１２】従来の電源制御装置を用いたＤＣ−ＤＣコンバータの全体構成図である。
【図１３】図１２に示した電源制御装置（制御部）の内部構成図である。
【図１４】図１２に示したＤＣ−ＤＣコンバータのマージン試験時における全体構成図である。
【図１５】従来の電源制御装置を用いたＤＣ−ＤＣコンバータの全体構成図である。
【図１６】図１６に示した電源制御装置（制御部）の内部構成図である。
【符号の説明】
【０１４６】
Ｒ１，Ｒ２ 抵抗器（出力電圧検出手段）
Ｖo 出力電圧
ｅ１ 内部基準電圧（基準電圧）
Ｖref 外部基準電圧
１０ ＤＣ−ＤＣコンバータ（電源回路）
２１ａ，２１ｂ，２１ｃ，２１ｄ 制御部（電源制御装置）
２２ スイッチ
２３ 比較器（外部入力検出手段）
２４ ＤＡＣ（ディジタル・アナログ変換器）
３０ 比較電圧源
６１ エラーアンプ（対比（比較）手段）
６２ ＰＷＭ比較器（制御信号生成手段）
６６ 内蔵基準電圧源
【図１】
0003671189.tif 000002
【図２】
0003671189.tif 000003
【図３】
0003671189.tif 000004
【図４】
0003671189.tif 000005
【図５】
0003671189.tif 000006
【図６】
0003671189.tif 000007
【図７】
0003671189.tif 000008
【図８】
0003671189.tif 000009
【図９】
0003671189.tif 000010
【図１０】
0003671189.tif 000011
【図１１】
0003671189.tif 000012
【図１２】
0003671189.tif 000013
【図１３】
0003671189.tif 000014
【図１４】
0003671189.tif 000015
【図１５】
0003671189.tif 000016
【図１６】
0003671189.tif 000017