(57)【特許請求の範囲】
【請求項１】
第１および第２ゲート酸化膜をそれぞれ形成するための第１および第２ゲート酸化膜領域と、
同第１および第２ゲート酸化膜領域を分離するための隔離領域とが定義されている基板を用意する段階と、
前記隔離領域に対応する基板上に隔離膜を形成する段階と、
前記隔離膜を含む第２ゲート酸化膜形成領域のみに対応する基板上に絶縁膜を形成する段階と、
前記絶縁膜をマスクとして用いて基板の全面に酸化を促進させながらチャンネル移動度が増加されるようにゲルマニウムイオンを注入する段階と、
前記絶縁膜を除去する段階と、
露出された基板の表面を酸化して、前記第１および第２ゲート酸化膜形成領域にそれぞれ第１ゲート酸化膜と、同第１酸化膜より薄い第２ゲート酸化膜とを同時に成長させる段階と、を備えることを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、特に厚みの異なる２つのゲート酸化膜を備える半導体素子の製造方法に関する。
【０００２】
【従来の技術】
一般に、互いに異なる厚さの酸化膜からなるデュアルゲート酸化膜を採用することにより、互いに異なる動作電圧の素子を同じデバイス内で同時に形成することができる。
【０００３】
図１（ａ）〜図２（ｂ）は従来のデュアルゲート酸化膜の形成方法を工程順に示す断面図である。
従来のデュアルゲート酸化膜形成方法において、図１（ａ）に示すように、半導体基板１１には、厚さの厚い第１ゲート酸化膜を形成するための第１ゲート酸化膜を形成領域と、薄い第２ゲート酸化膜を形成するための第２ゲート酸化膜形成領域と、同第１及び第２ゲート酸化膜形成領域を分離するための隔離領域とが定義されている。半導体基板１１上の全面に、熱酸化処理を用いて第１酸化膜１２を形成する。その後、前記第１酸化膜１２上に窒化膜１３、および第１感光膜１４を順に形成する。そして、前記隔離領域の上側の第１感光膜１４のみが除去されるように、その第１感光膜１４を選択的に露光及び現像する。その後、前記選択的に露光及び現像された第１感光膜１４をマスクとして用いて前記窒化膜１３及び第１酸化膜１２を選択的に食刻する。
【０００４】
図１（ｂ）に示すように、前記第１感光膜１４を除去した後、前記選択的に食刻された窒化膜１３をマスクとして用いて全面に熱酸化処理を施すことにより、半導体基板１１の前記隔離領域の表面にフィールド酸化膜１５を成長させる。この後、前記半導体基板１１上に形成された窒化膜１３及び第１酸化膜１２を除去する。
【０００５】
図１（ｃ）に示すように、前記フィールド酸化膜１５を含む半導体基板１１上に熱酸化処理を用いて第２酸化膜１６を成長させた後、前記成長した第２酸化膜１６上に第２感光膜１７を塗布する。そして、前記第２ゲート酸化膜形成領域に対応する前記第２感光膜１７のみが除去されるよう選択的に第２感光膜１７を露光及び現像する。
【０００６】
図２（ａ）に示すように、前記選択的に露光及び現像された第２感光膜１７をマスクとして用いて前記第２ゲート酸化膜形成領域の第２酸化膜１６を食刻する。
【０００７】
図２（ｂ）に示すように、前記第２感光膜１７を除去した後、前記選択的に食刻された第２酸化膜１６とフィールド酸化膜１５とを含む半導体基板１１上に熱酸化処理を用いて第３酸化膜１８を成長させる。このとき、前記第２ゲート酸化膜形成領域に対応する第２酸化膜１６は食刻工程により食刻されているため、前記第１ゲート酸化膜形成領域には前記第２及び第３酸化膜１６、１８が積層されているのに対して、前記第２ゲート酸化膜形成領域には前記第３酸化膜１８のみが形成されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の半導体素子の製造方法では、デュアルゲート酸化膜を形成するために２回の熱酸化処理を行わなければならないため、製造工程が複雑である。更に、前記ゲート酸化膜１６上の感光膜１７の塗布により前記ゲート酸化膜１６が金属及び有機物により汚染されることがある。この場合、前記素子の信頼性等の素子特性が低下するという問題があった。
【０００９】
本発明は上記の問題点を解決するためになされたものであり、その目的とするところは、単純な工程でデュアルゲート酸化膜を形成して素子の特性を向上させることの可能な半導体素子の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の請求項１に記載の半導体素子の製造方法によれば、第１及び第２ゲート酸化膜をそれぞれ形成するための第１及び第２ゲート酸化膜を形成領域と、同第１及び第２ゲート酸化膜形成領域を分離するための隔離領域が定義されている基板を用意する段階と、前記隔離領域に対応する基板上に隔離膜を形成する段階と、前記隔離膜を含む第２ゲート酸化膜形成領域のみに対応する基板上に絶縁膜を形成する段階と、前記絶縁膜をマスクとして用いて基板の全面に酸化促進イオンを注入する段階と、前記絶縁膜を除去する段階と、露出された基板の表面を酸化して、前記第１及び第２ゲート酸化膜形成領域にそれぞれ第１ゲート酸化膜と、同第１ゲート酸化膜より薄い第２ゲート酸化膜とを同時に成長させる段階とを備えることを特徴とする。
【００１１】
また、本発明の請求項２に記載の発明によれば、酸化促進イオンとしてゲルマニウムイオンを用いることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の半導体素子の製造方法の好適な実施形態を添付図面に基づき詳細に説明する。
【００１３】
図３（ａ）〜図４（ｃ）は本発明の一実施形態に従うデュアルゲート酸化膜形成方法を工程順に示す断面図であり、図５（ａ）、図５（ｂ）は本実施形態のデュアルゲート酸化膜形成方法中のゲルマニウムイオンの濃度分布図である。
【００１４】
本実施形態のデュアルゲート酸化膜形成方法は、一般にＭＯＳ(Metal Oxide Semiconductor)の製造に適用される。デュアルゲート酸化膜形成方法において、図３（ａ）に示すように、半導体基板３１には、厚さの厚い第１ゲート酸化膜を形成するための第１ゲート酸化膜を形成領域と、厚さの薄い第２ゲート酸化膜を形成するための第２ゲート酸化膜を形成領域と、同第１及び第２ゲート酸化膜形成領域を分離するための隔離領域とが定義されている。半導体基板３１上に熱酸化処理を施すことにより第１酸化膜３２を形成した後、前記第１酸化膜３２上に窒化膜３３、および第１感光膜３４を順に形成する。そして、前記隔離領域の上側の前記第１感光膜３４のみが除去されるように第１感光膜３４を選択的に露光及び現像した後、前記選択的に露光及び現像された第１感光膜３４をマスクとして用いて前記窒化膜３３及び第１酸化膜３２を選択的に食刻する。
【００１５】
図３（ｂ）に示すように、前記第１感光膜３４を除去した後、前記選択的に食刻された窒化膜３３をマスクとして用いて全面に熱酸化処理を施すことにより、半導体基板３１の隔離領域の表面に隔離膜としてのフィールド酸化膜３５を成長させる。この後、前記半導体基板３１上に形成された窒化膜３３及び第１酸化膜３２を除去する。
【００１６】
図３（ｃ）に示すように、前記フィールド酸化膜３５を含む半導体基板３１上に絶縁膜としてのスクリーン酸化膜３６を形成した後、前記スクリーン酸化膜３６上に第２感光膜３７を塗布する。ここで、前記スクリーン酸化膜３６は、熱酸化処理又はＣＶＤ(chemical vapor deposition)を用いて形成される。そして、第２感光膜３７が前記第２ゲート酸化膜形成領域のみに残るように、第２感光膜３７を選択的に露光及び現像する。
【００１７】
図４（ａ）に示すように、前記選択的に露光及び現像された第２感光膜３７をマスクとして用いて前記第１ゲート酸化膜形成領域に対応するスクリーン酸化膜３６を食刻する。
【００１８】
図４（ｂ）に示すように、前記第２感光膜３７を除去した後、前記選択的に食刻されたスクリーン酸化膜３６とフィールド酸化膜３５とを含む半導体基板３１上に酸化促進イオンとしてのゲルマニウム（Ｇｅ）イオン３８を均一に注入する。このとき、ゲルマニウムイオン３８は、前記選択的に食刻されたスクリーン酸化膜３６の有無に応じてその厚みが異なる。前記第１ゲート酸化膜形成領域では、図５（ｂ）に示すように、ゲルマニウムイオン３８は前記半導体基板３１に最大濃度で分布している。これに対して、前記第２ゲート酸化膜形成領域では、図５（ａ）に示すように、ゲルマニウムイオン３８は前記スクリーン酸化膜３６に最大濃度で分布し且つ前記半導体基板３１に最低濃度で分布している。又は、前記第２ゲート酸化膜形成領域に対応する半導体基板３１には、前記ゲルマニウムイオン３８がほとんど注入されない。
【００１９】
図４（ｃ）に示すように、前記スクリーン酸化膜３６を除去した後、前記ゲルマニウムイオン３８の注入された全面に熱酸化工程で第１及び第２ゲート酸化膜３９ａ、３９ｂを成長させる。このとき、酸化促進イオンであるゲルマニウムイオン３８の濃度が高いほど、酸化膜の成長速度が増加する。これにより、前記第１ゲート酸化膜３９ａは、前記ゲルマニウムイオン３８が半導体基板３１で最大濃度を有するため厚く成長する。また、前記第２ゲート酸化膜３９ｂは、前記ゲルマニウムイオン３８が半導体基板３１に最低濃度で注入されるか又はほとんど注入されないため薄く成長する。ゆえに、ゲルマニウムイオン３８を半導体基板３１に対して均一に注入しても、前記第１ゲート酸化膜３９ａと第２ゲート酸化膜３９ｂとの厚さが互いに異なるようになる。そして、前記ゲルマニウムイオン３８はキャリヤの移動度を増大させる役割を果すとともに、前記半導体基板３１と第１及び第２ゲート酸化膜３９ａ、３９ｂとの界面を平坦化する役割も果たす。
【００２０】
以上説明したように、本実施形態の半導体素子の製造方法によれば、基板３１上にゲルマニウムイオン３８を異なる濃度で分布させることにより、異なる厚みを有する第１及び第２ゲート酸化膜３９ａ，３９ｂを容易に形成することができる。従来の製造方法では、第１ゲート酸化膜１６，１８は、２回の熱処理工程を経て形成されているのに対して、本実施形態では、１回の熱処理工程で異なる厚みを有する第１及び第２の酸化膜３９ａ，３９ｂの双方を同時に形成することができる。その結果、第１及び第２の酸化膜３９ａ，３９ｂは単一の層から形成される。また、スクリーン酸化膜３６を形成するために、熱酸化処理以外の簡単なプロセスを用いることにより、製造工程を簡略化することができる。
【００２１】
また、前記絶縁膜３６上に感光膜３７を塗布しているが、ゲルマニウムイオン３８の注入後にその絶縁膜３６を取り除いている。その結果、感光膜３７による前記第１及び第２ゲート酸化膜３９ａ，３９ｂの汚染を確実に回避して、素子の信頼性を向上させることができる。
【００２２】
更に、ＭＯＳのチャネルとなる領域に前記ゲルマニウムイオンを注入して前記ＭＯＳのチャネル移動度を増加させている。このため、前記ＭＯＳの動作速度を向上させる等、素子の特性を向上させることができる。
【００２３】
【発明の効果】
請求項１の発明によれば、酸化促進イオンが、半導体基板上の絶縁膜の有無に応じて、第１ゲート酸化膜形成領域では半導体基板に最大濃度に注入される反面、第２ゲート酸化膜形成領域では前記半導体基板に最低濃度に注入されるか又はほとんど注入されない。これにより、その後に行う酸化処理によって前記第１及び第２ゲート酸化膜をそれらの厚みが互いに異なるように成長させているため、デュアルゲート酸化膜の製造工程が簡単である。
【００２４】
請求項２の発明は、酸化促進イオンとしてゲルマニウムイオンを用いるため、酸化膜成長速度を増加させながらキャリヤの移動度を増大させることができる。また、ゲルマニウムイオンは、前記半導体基板とゲート酸化膜との界面を平坦化する効果を奏する。
【図面の簡単な説明】
【図１】  従来のデュアルゲート酸化膜形成方法を工程順に示す断面図。
【図２】  図１に引き続き行われる従来のデュアルゲート酸化膜形成方法を工程順に示す断面図。
【図３】  本発明の一実施形態のデュアルゲート酸化膜の形成方法を工程順に示す断面図。
【図４】  図３に引き続き行われるデュアルゲート酸化膜の形成方法を工程順に示す断面図。
【図５】  図４の工程におけるゲルマニウムイオンの濃度分布図。
【符号の説明】
３１    半導体基板
３２    第１酸化膜
３３    窒化膜
３４    第１感光膜
３５    隔離膜としてのフィールド酸化膜
３６    絶縁膜としてのスクリーン酸化膜
３７    第２感光膜
３８    ゲルマニウムイオン
３９ａ    第１ゲート酸化膜
３９ｂ    第２ゲート酸化膜
【図１】
0003658215.tif 000002
【図２】
0003658215.tif 000003
【図３】
0003658215.tif 000004
【図４】
0003658215.tif 000005
【図５】
0003658215.tif 000006