(57)【特許請求の範囲】
【請求項１】
オンオフ駆動信号を発生する高周波源と、
この高周波源が接続される整流回路を介してゲートに与えられる駆動信号により導通が制御されるＭＯＳＦＥＴとこのＭＯＳＦＥＴのドレイン側に順次直列に接続され、このＭＯＳＦＥＴの動作に追従して動作する複数個のＭＯＳＦＥＴからなるスイッチ回路ブロックで、ゲートに与えられる制御信号により導通が制御されるＭＯＳＦＥＴのソースとこれに直列接続されたＭＯＳＦＥＴのゲート、及び順次直列接続されたＭＯＳＦＥＴのうち最後に位置するＭＯＳＦＥＴのドレイン間に、それぞれ抵抗を接続してなる第１のスイッチ回路ブロックと、
この第１スイッチ回路ブロックの高電位側に順次直列接続される第２〜第ｎのスイッチ回路ブロックで、この第１スイッチ回路ブロック同様の構成のスイッチ回路ブロックであって、上記駆動信号を高周波源から絶縁トランスと整流回路とを介して印加されてなる第２〜第ｎのスイッチ回路ブロックとからなることを特徴とするスイッチ回路。
【請求項２】
複数のＭＯＳＦＥＴを直列接続し、前記ＭＯＳＦＥＴの内の低電圧側に位置するものに駆動信号を与えてターンオンさせることにより、従属的に前記他のＭＯＳＦＥＴをターンオンさせる構成のスイッチ回路において、  
前記直列接続されるＭＯＳＦＥＴの両端に印加される電圧をＥ、その直列個数をｎ、前記ＭＯＳＦＥＴ１、２、・・・・（ｎのドレイン・ソース間オン電圧値をＶＤ１，ＶＤ２，・・・・ＶＤｎ、最小のゲート・ソース間電圧をＶｇｍｉｎとするとき、Ｅ（１−１／ｎ）−（ＶＤ１＋ＶＤ２＋・・・＋ＶＤｎ−１）≧Ｖｇｍｉｎの式を満足するｎ個以下のＭＯＳＦＥＴを直列接続し、
前記ｎ個以下のＭＯＳＦＥＴを直列接続して耐圧がＸｋＶのスイッチ回路ブロックを構成すると共に、前記スイッチ回路ブロックをｍ個直列接続し、前記Ｘとｍとの積に等しい電圧が前記ｍ個直列接続されたスイッチ回路ブロックの両端に印加される最大電圧ＹｋＶよりも大きくなる（Ｘ・ｍ＞Ｙ）ように、前記個数ｍを選定することを特徴とするスイッチ回路。
【請求項３】
オンオフ駆動信号を発生する高周波源と、
この高周波源が接続される絶縁トランスと整流回路とを介してゲートに与えられる駆動信号により導通が制御されるＭＯＳＦＥＴとこのＭＯＳＦＥＴのドレイン側に順次直列に接続され、このＭＯＳＦＥＴの動作に追従して動作する複数個のＭＯＳＦＥＴからなるスイッチ回路ブロックで、ゲートに与えられる制御信号により導通が制御されるＭＯＳＦＥＴのソースとこれに直列接続されたＭＯＳＦＥＴのゲート、及び順次直列接続されたＭＯＳＦＥＴのうち最後に位置するＭＯＳＦＥＴのドレイン間に、それぞれ抵抗を接続してなる第１のスイッチ回路ブロックと、
この第１のスイッチ回路ブロック同様の構成のスイッチ回路ブロックであってこの第１スイッチ回路ブロックの高電位側に順次直列接続される第２〜第ｎのスイッチ回路ブロックとからなるスイッチ回路であって、
前記各絶縁トランスを各スイッチ回路ブロックを実装するプリント基板上の突出する位置に配設して、これら各絶縁トランスの一次巻線として前記高周波源から単線で供給することを特徴とするスイッチ回路。
【請求項４】
前記高周波源と前記各絶縁トランスとの間にさらに他の従続接続の絶縁トランスを設けて、この従続接続の絶縁トランスと前記各絶縁トランスとの接続線を高電圧耐圧線を用いて耐圧を保持し、その線の一端を接地することを特徴とする請求項３記載のスイッチ回路。
【請求項５】
前記高電圧耐圧線に直列に２芯シールド線を直列接続して、その２芯シールド線にコモンモードチョークコイルを接続してなることを特徴とする請求項４記載のスイッチ回路。
【請求項６】
前記オンオフ駆動信号を発生する高周波源のオンオフのタイミングをその主発振回路のオンオフにより行うことを特徴とする請求項１ないし請求項５記載のスイッチ回路。
【請求項７】
オンオフ駆動信号を発生する高周波源と、この高周波源が接続される絶縁トランスと整流回路とを介して制御電極に与えられる駆動信号により導通が制御されるスイッチング素子とこのスイッチング素子の主電流端子側に順次直列に接続される複数のスイッチング素子からなる第１のスイッチ回路ブロックと、
この第１のスイッチ回路ブロック同様の構成のスイッチ回路ブロックであってこの第１スイッチ回路ブロックの高電位側に順次直列接続される第２〜第ｎのスイッチ回路ブロックとからなるスイッチ回路であって、
前記各絶縁トランスを各スイッチ回路ブロックを実装するプリント基板上の突出する位置に配設して、これら各絶縁トランスの一次巻線として前記高周波源から単線で供給することを特徴とするスイッチ回路。
【請求項８】
複数のＭＯＳＦＥＴを直列接続し、前記ＭＯＳＦＥＴの内の低電圧側に位置するものに駆動信号を与えてターンオンさせることにより、従属的に前記他のＭＯＳＦＥＴをターンオンさせるスイッチ回路において、
前記ＭＯＳＦＥＴの内の低電圧側に位置する前記ＭＯＳＦＥＴを搭載する第１の回路基板と、
この第１の回路基板に搭載され、１次巻線として働く絶縁被覆導体と該絶縁被覆導体が挿通するコアと２次巻線とを有する絶縁トランスと、
前記第１の回路基板に搭載され、前記絶縁トランスの２次巻線に接続されたゲート駆動回路と、
１個又は直列接続された２個以上のＭＯＳＦＥＴを搭載してなる第２の回路基板と、
前記第１の回路基板と前記複数個の第２の回路基板とが立てて搭載され、前記第１の回路基板と前記第２の回路基板の前記ＭＯＳＦＥＴを直列接続する導電層を有するマザーボードとからなるスイッチ回路ブロックを備え、
前記第１の回路基板は前記第２の回路基板から突出する突出部分を有し、前記前記絶縁トランスの前記コアと絶縁被覆導体は前記第１の回路基板の前記突出部分に支持されていることを特徴とするスイッチ回路。
【請求項９】
請求項８に記載したスイッチ回路ブロックを複数個前記マザーボードに搭載し、該マザーボードに形成された導電層を通して隣合う前記スイッチ回路ブロックの前記ＭＯＳＦＥＴを互いに直列接続してなることを特徴とするスイッチ回路。
【請求項１０】
オンオフ駆動信号を発生する高周波源と、
この高周波源が接続される絶縁トランスと整流回路とを介して制御電極に与えられる駆動信号により導通が制御されるスイッチング素子とこのスイッチング素子の主電流端子側に順次直列に接続される複数のスイッチング素子からなる第１のスイッチ回路ブロックと、
この第１のスイッチ回路ブロック同様の構成のスイッチ回路ブロックであってこの第１スイッチ回路ブロックの高電位側に順次直列接続される第２〜第ｎのスイッチ回路ブロックとからなるスイッチ回路であって、
前記高周波源と前記各絶縁トランスとの間にさらに他の従続接続の絶縁トランスを設けて、この従続接続の絶縁トランスと前記各絶縁トランスとの接続線を高電圧耐圧線を用いて耐圧を保持し、その線の一端を接地することを特徴とするスイッチ回路。
【請求項１１】
オンオフ駆動信号を発生する高周波源と、
この高周波源が接続される絶縁トランスと整流回路とを介して制御電極に与えられる駆動信号により導通が制御されるスイッチング素子とこのスイッチング素子の主電流端子側に順次直列に接続される複数のスイッチング素子からなる第１のスイッチ回路ブロックと、
この第１のスイッチ回路ブロック同様の構成のスイッチ回路ブロックであってこの第１スイッチ回路ブロックの高電位側に順次直列接続される第２〜第ｎのスイッチ回路ブロックとからなるスイッチ回路であって、
前記高周波源と前記各絶縁トランスとの間にさらに他の従続接続の絶縁トランスを設けて、この従続接続の絶縁トランスと前記各絶縁トランスとの接続線を高電圧耐圧線を用いて耐圧を保持し、この高電圧耐圧線に直列に２芯シールド線を直列接続して、その２芯シールド線にコモンモードチョークコイルを接続してなることを特徴とするスイッチ回路。
【請求項１２】
オンオフ駆動信号を発生する高周波源と、
この高周波源が接続される絶縁トランスと整流回路とを介して制御電極に与えられる駆動信号により導通が制御されるスイッチング素子とこのスイッチング素子の主電流端子側に順次直列に接続される複数のスイッチング素子からなる第１のスイッチ回路ブロックと、
この第１のスイッチ回路ブロック同様の構成のスイッチ回路ブロックであってこの第１スイッチ回路ブロックの高電位側に順次直列接続される第２〜第ｎのスイッチ回路ブロックとからなるスイッチ回路であって、
前記オンオフ駆動信号を発生する高周波源のオンオフのタイミングをその主発振回路のオンオフにより行うことを特徴とするスイッチ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エックス線装置などに利用するスイッチ回路に係り、特にＭＯＳＦＥＴを複数個直列接続にして構成した高電圧回路への適用に好適なスイッチ回路に関する。
【０００２】
【従来の技術】
エックス線をパルス的に発生させる方法として、インバータ式エックス線高電圧装置のインバータをパルス運転する方法があるが、インバータをオフさせても高電圧ケーブルの静電容量への充電電荷により管電圧のパルス波形の波尾が長くなる問題がある。管電流が小さいパルス透視ではこの波尾による影響が顕著である。
【０００３】
従来のＭＯＳＦＥＴを複数個直列接続にして構成したスイッチ回路としては、例えば 特開昭６０−９３８２０号に開示されている構造のものがあった。すなわち、ゲートに与えられる制御信号により導通が制御されるＭＯＳＦＥＴとこのＭＯＳＦＥＴのドレイン側に順次直列に接続され、このＭＯＳＦＥＴの動作に追従して動作する１個あるいは複数個のＭＯＳＦＥＴからなるスイッチ回路において、ゲートに与えられる制御信号により導通が制御されるＭＯＳＦＥＴのソースとこれに直列接続されたＭＯＳＦＥＴのゲート、及び順次直列接続された各ＭＯＳＦＥＴのソースとこれに接続された各ＭＯＳＦＥＴのゲート、及び順次直列接続されたＭＯＳＦＥＴのうち最後に位置するＭＯＳＦＥＴのソース、ドレイン間にコンデンサと抵抗からなる直列回路を接続し、かつゲートに与えられる制御信号により導通が制御されるＭＯＳＦＥＴに順次直列接続される各ＭＯＳＦＥＴのソース、ゲート間にツェナーダイオードを接続したことを特徴とするスイッチ回路が開示されている。
【０００４】
【発明が解決しようとする課題】
従来の回路構成でスイッチ回路を動作させると、主回路の電圧変動などにより、ＭＯＳＦＥＴのドレインとゲート間の静電容量を経て、ゲートにノイズが入る場合があり、ゲート信号がオフ時にこの現象が起きると、ＭＯＳＦＥＴが誤動作してしまう。そこで、ＭＯＳＦＥＴを直列接続するときに、ゲート信号を単純に抵抗分割した点より供給する回路が安定してよいが、この場合には、各ゲート・ソース間に印加される電圧は上側にゆくに従い、低下する。その理由は、その下側のオンしているＭＯＳＦＥＴのドレイン・ソース間の電圧の累積和が徐々に増加して、この累積和の電圧が各ゲート電圧に対して差し引くように作用するからである。そして、直列接続の上側のＭＯＳＦＥＴのゲート・ソース間の電圧がオンさせるに充分な電圧を供給できなくなる段数で限界となる。本発明は、ＭＯＳＦＥＴを直列接続したスイッチ回路であって、各ゲートを抵抗分割による直流的分割により駆動されるスイッチ回路において、直列段数の限界を実質的に解決すること課題とする。そして、この問題解決の回路構成の実現に付随するさらなる問題、例えば実装上の問題、保安上の問題、ノイズ対策の問題などを解決することを課題とするものである。
【０００５】
【課題を解決するための手段】
この課題を解決するために、本発明では、以下の手段を提案するものである。すなわち、
オンオフ駆動信号を発生する高周波源と、
この高周波源が接続される整流回路を介してゲートに与えられる駆動信号により導通が制御されるＭＯＳＦＥＴとこのＭＯＳＦＥＴのドレイン側に順次直列に接続され、このＭＯＳＦＥＴの動作に追従して動作する複数個のＭＯＳＦＥＴからなるスイッチ回路ブロックで、ゲートに与えられる制御信号により導通が制御されるＭＯＳＦＥＴのソースとこれに直列接続されたＭＯＳＦＥＴのゲート、及び順次直列接続されたＭＯＳＦＥＴのうち最後に位置するＭＯＳＦＥＴのドレイン間に、それぞれ抵抗を接続してなる第１のスイッチ回路ブロックと、
この第１スイッチ回路ブロックの高電位側に順次直列接続される第２〜第ｎのスイッチ回路ブロックで、この第１スイッチ回路ブロック同様の構成のスイッチ回路ブロックであって、上記駆動信号を高周波源から絶縁トランスと整流回路とを介して印加されてなる第２〜第ｎのスイッチ回路ブロックとからなることを特徴とするスイッチ回路を提案するものである。
【０００７】
また、第２の手段として、複数のＭＯＳＦＥＴを直列接続し、前記ＭＯＳＦＥＴの内の低電圧側に位置するものに駆動信号を与えてターンオンさせることにより、従属的に前記他のＭＯＳＦＥＴをターンオンさせる構成のスイッチ回路において、前記直列接続されるＭＯＳＦＥＴの両端に印加される電圧をＥ、その直列個数をｎ、前記ＭＯＳＦＥＴ１、２、・・・・（ｎのドレイン・ソース間オン電圧値をＶＤ１，ＶＤ２，・・・・ＶＤｎ、最小のゲート・ソース間電圧をＶｇｍｉｎとするとき、Ｅ（１−１／ｎ）−（ＶＤ１＋ＶＤ２＋・・・＋ＶＤｎ−１）≧Ｖｇｍｉｎの式を満足するｎ個以下のＭＯＳＦＥＴを直列接続し、前記ｎ個以下のＭＯＳＦＥＴを直列接続して耐圧がＸｋＶのスイッチ回路ブロックを構成すると共に、前記スイッチ回路ブロックをｍ個直列接続し、前記Ｘとｍとの積に等しい電圧が前記ｍ個直列接続されたスイッチ回路ブロックの両端に印加される最大電圧ＹｋＶよりも大きくなる（Ｘ・ｍ＞Ｙ）ように、前記個数ｍを選定することを特徴とするスイッチ回路を提案するものである。
【０００８】
また、第３の手段として、
オンオフ駆動信号を発生する高周波源と、
この高周波源が接続される絶縁トランスと整流回路とを介してゲートに与えられる駆動信号により導通が制御されるＭＯＳＦＥＴとこのＭＯＳＦＥＴのドレイン側に順次直列に接続され、このＭＯＳＦＥＴの動作に追従して動作する複数個のＭＯＳＦＥＴからなるスイッチ回路ブロックで、ゲートに与えられる制御信号により導通が制御されるＭＯＳＦＥＴのソースとこれに直列接続されたＭＯＳＦＥＴのゲート、及び順次直列接続されたＭＯＳＦＥＴのうち最後に位置するＭＯＳＦＥＴのドレイン間に、それぞれ抵抗を接続してなる第１のスイッチ回路ブロックと、
この第１のスイッチ回路ブロック同様の構成のスイッチ回路ブロックであってこの第１スイッチ回路ブロックの高電位側に順次直列接続される第２〜第ｎのスイッチ回路ブロックとからなるスイッチ回路であって、
前記各絶縁トランスを各スイッチ回路ブロックを実装するプリント基板上の突出する位置に配設して、これら各絶縁トランスの一次巻線として前記高周波源から単線で供給することを特徴とするスイッチ回路を提案するものである。
【０００９】
また、第４の手段として、
高周波源と各絶縁トランスとの間にさらに他の従続接続の絶縁トランスを設けて、この従続接続の絶縁トランスと各絶縁トランスとの接続線を高電圧耐圧線を用いて耐圧を保持し、その線の一端を接地することを提案するものである。
【００１０】
また、第５の手段として、
高電圧耐圧線に直列に２芯シールド線を直列接続して、その２芯シールド線にコモンモードチョークコイルを接続することを提案するものである。
【００１１】
また、第６の手段として、
オンオフ駆動信号を発生する高周波源のオンオフのタイミングをその主発振回路のオンオフにより行うことを提案するものである。
【００１２】
【発明の実施の形態】
図１は、本発明を適用するエックス線管装置の回路図
を示す。エックス線管Ｘ１への高電圧の供給は、まず変圧器ＴＰ１から図示しないインバータの数十ｋＨｚないし１００ｋＨｚの高周波高圧を受けて、この高周波高圧をコンデンサＣＰ１とダイオードＤＰ１、ＤＰ２及び高電圧ケーブルの分布コンデンサＣＳ１とにより＋側に倍電圧整流される。−側も同様に、コンデンサＣＰ２とダイオードＤＰ３、ＤＰ４及び高電圧ケーブルの分布静電容量ＣＳ２とにより倍電圧整流される。高電圧ケーブルの分布静電容量ＣＳ１、ＣＳ２は、いずれも単位長さで２００ｐＦ程度の静電容量を有しており、２０ｍの長さで４０００ｐＦ程度の静電容量を有することになり、高周波に対しては充分大きな整流平滑用のコンデンサとして作用する。もし、この静電容量が不足する場合は、コンデンサを追加することもできる。エックス線をパルス的に発生させるには、変圧器ＴＰ１への高周波高圧のインバータの供給を短時間で停止させるが、そのインバータをオフさせても高電圧ケーブルの分布静電容量ＣＳ１、ＣＳ２の充電電荷により管電圧のパルス波形の波尾が長くなる問題がある。そこで、＋側と−側の両高圧線には、アノード側スイッチとアノード側抵抗とカソード側スイッチとカソード側抵抗によるスイッチ回路１が接続されて、インバータ停止と同時にそのスイッチ回路１を作動させて、充電電荷を放電させるものである。
【００１３】
図２は、本発明に係るスイッチ回路を備えた場合のエックス線管回路の出力電圧波形を示す。図において、時刻t1において、電力供給停止とともに放電スイッチを作動させると、急速に電圧降下して約１ｍｓで電圧ゼロになる。
【００１４】
図３は、比較参考のために示すものであって、スイッチ回路なしの出力電圧波形を示す。図において、時刻t1において電力供給停止をして、付属回路の電流のみにより放電させると、電圧ゼロになるには１０ｍｓ以上の時間を要することが分かる。
【００１５】
図４は、本発明に係るスイッチ回路の実施の形態であって、スイッチ回路の直列回路構成を示す。このスイッチ回路１は、ＭＯＳＦＥＴＱ１〜Ｑ２９を直列接続してなるスイッチ回路ブロックＳＳ１を単位とし、このスイッチ回路ブロックＳＳ１と同様な構成のＳＳ２、ＳＳ３、ＳＳ４を直列接続して、所定の高電圧に対する耐圧を得る。ＭＯＳＦＥＴ単体で９００Ｖとして、このスイッチ回路ブロックＳＳ１の耐圧は、２６ｋＶであって、スイッチ回路１の全体では、単純計算では、その４倍の１０４ｋＶの耐圧を有する。
【００１６】
スイッチ回路１をオン駆動させるための駆動信号は、高速応答させるため百キロヘルツまたはそれ以上の高周波を利用し、その駆動信号線４は、絶縁トランスＴ１からＴ４のそれぞれの一次巻線として、リング状のコアの中心穴を貫通して、１ターンとして作用する。駆動信号線４は、絶縁被覆の厚いものであり、その耐圧が、このスイッチ回路１の扱う最も高い電圧に耐えて絶縁することができるものを選定する。
【００１７】
スイッチ回路ブロックＳＳ１の内部は、ＭＯＳＦＥＴＱ１、Ｑ２の直列回路を含むプリント基板ＰＣ１と、以下このプリント基板ＰＣ１に従続接続されて、それぞれ３個のＭＯＳＦＥＴを含むプリント基板ＰＣ２、…プリント基板ＰＣ１０を備える。プリント基板ＰＣ２、…ＰＣ９については、いずれもプリント基板ＰＣ１０と同様の構成であるので、図示を省いてある。
【００１８】
各ＭＯＳＦＥＴＱ２〜Ｑ２９のゲートについては、分圧抵抗が設けられている。すなわち、互いにほぼ等しい抵抗値の抵抗器Ｒ１５、Ｒ２５、…、Ｒ２９５が、スイッチ回路ブロックＳＳ１の端子Ｊ１０４と端子Ｊ１との間に接続されて、端子Ｊ１０３とＪ１との間の電圧を等しく分圧する。これらの抵抗器Ｒ１５、Ｒ２５、…、Ｒ２９５の隣接相互接続点は、それぞれ保護用の抵抗器Ｒ２１〜Ｒ２９１を介して、ＭＯＳＦＥＴＱ２〜Ｑ２９のゲート回路に接続される。なお、抵抗器Ｒ１５〜Ｒ２９５に並列接続されるコンデンサＣ１４と抵抗器Ｒ１３ないしコンデンサＣ２９４と抵抗器Ｒ２９３などの直列回路は、いわゆるスピードアップ回路と呼ばれ、ターンオン、ターンオフの過渡的な電圧バランスを補償する機能を有する。
【００１９】
いま、全てのＭＯＳＦＥＴがオフしている状態を考えると、それぞれの分圧バイアス用の抵抗器Ｒ１５、Ｒ２５、…、Ｒ２９５により等しく電圧が分担されて、この電圧がＭＯＳＦＥＴＱ２〜Ｑ２９の各ゲートに印加されている。しかしながら、最下段の根元のＭＯＳＦＥＴＱ１がオフしているので、ＭＯＳＦＥＴＱ２〜Ｑ２９のソースが開いた回路の状態にあるため、ＭＯＳＦＥＴＱ２〜Ｑ２９のゲート・ソース間電圧はゼロの状態である。このオフ状態は、最下段の根元のＭＯＳＦＥＴＱ１がオフしているので、仮に他のＭＯＳＦＥＴに外来ノイズなどが到来しても、安定にオフを維持することができる。
【００２０】
ＭＯＳＦＥＴＱ１をオンさせるためのゲート・ソース間の駆動については、絶縁トランスＴ１の二次巻線の電圧がダイオード１０１、１０２、１０３、１０４からなる両波整流回路を経て、次に並列接続された平滑用コンデンサ１０６と放電用抵抗器１０５を経て、さらにダイオード１０７と抵抗器Ｒ１１を通って、ＭＯＳＦＥＴＱ１のゲート・ソース間にオン信号として送られる。抵抗器Ｒ１１は、ゲートへの電流制限の保護および寄生発振防止用である。またその一端とＭＯＳＦＥＴＱ１のソースとの間に接続される定電圧ダイオードＤ１２は、ゲートソース間の過電圧保護用である。ダイオード１０７の両端とコモン線との間に接続されるトランジスタ１０８は、絶縁トランスＴ１の二次巻線の電圧が消滅したときに、自らがオンすることにより、ＭＯＳＦＥＴＱ１のゲートソース間電圧の蓄積電荷を迅速に放電リセットさせるための電子スイッチである。
【００２１】
ＭＯＳＦＥＴＱ１がオンすると、ＭＯＳＦＥＴＱ２のソース電位s2が数Ｖの低電位になるので、分圧用抵抗器Ｒ１５とＲ２５の接続点の電位g2からs2を引いた差の電圧がＭＯＳＦＥＴＱ２のゲート・ソース間に印加されてＭＯＳＦＥＴＱ２はオンする。以下順次にかつ瞬時に最上段のＭＯＳＦＥＴＱ２９まで、オン状態となる。ただし、上段に行くにしたがって、各ソース電位は、単なる比例加算値に止まらず、それより高い値に漸増する。その理由は、各ゲート電圧に対応する電位g2,g3,..,g29は、電位分割の条件から均等分圧にしておく条件がある。一方、各ソース電位s2,s3,...,s29 は各ＭＯＳＦＥＴＱ２〜Ｑ２８のそれぞれの順方向電圧降下の値の和であるが、上段に行くにしたがい、各ゲート・ソース間の駆動電圧が減少してくるため、ドレイン・ソース間電圧が増加してきて、例えば、その総和の電圧であるs29 が数百Ｖ程度になることもある。この程度の電圧まで上昇すると、ＭＯＳＦＥＴ２９のゲート電圧に対応するg29 との電位差が少なくなり、これ以上の直列個数の上段まではオン駆動するのは、実現困難な問題となってくる。よって、直列個数を妥当な数に抑えて、スイッチ回路ブロックを形成し、スイッチ回路ブロックを必要数を直列接続して問題解決とした。
【００２２】
各スイッチ回路ブロックのＭＯＳＦＥＴの直列個数k の選定条件を数式により表してみる。スイッチ全体の印加電圧をＥとし、スイッチ回路ブロックの個数をｎとし、n 番目のＭＯＳＦＥＴのドレイン・ソース間オン電圧値をＶDnとし、ＭＯＳＦＥＴをオンさせるための最小ゲート・ソース間電圧をＶｇmin とすると、最上段のＭＯＳＦＥＴをオンさせるための条件式は、次の段落に表される。
【００２３】
Ｅ（１−１／ｎ）−（ＶD1＋ＶD2＋…＋ＶDn-1）≧Ｖｇmin
【００２４】
図５は、プリント基板絶縁構造を示す。全体を支えるマザーボードＰＣｍに他の全ての部品を直接又は間接的に取り付ける構造である。マザーボードＰＣｍの一方の面にほぼ直角にほぼ等間隔にプリント基板ＰＣ１〜ＰＣ１０を配設し、図示しないＬ字状金具などを介してハンダ付けする。これにより図示していないが、隣り合うプリント基板ＰＣ１〜ＰＣ１０のＭＯＳＦＥＴはマザーボードに形成された導電層により直列接続されることになる。プリント基板ＰＣ１は他のプリント基板ＰＣ２〜ＰＣ１０よりも突出する長さを有しており、その突出部分にリング状コアを用いた絶縁トランスＴ１を取り付ける。これでスイッチ回路ブロックＳＳ１が構成される。このスイッチ回路ブロックＳＳ１に同様の構成のスイッチ回路ブロックＳＳ２〜ＳＳ４をマザーボードＰＣｍ上に配設し、接続する。スイッチ回路ブロックＳＳ１〜ＳＳ４のそれぞれのプリント基板ＰＣ１に絶縁トランスＴ１〜Ｔ４が、他のプリント基板より突出して同一直線上に位置するので、容易に駆動信号線４を絶縁トランスＴ１〜Ｔ４の一次巻線としてそれぞれのリング状のコアを貫通させることができる。端子３がマザーボードＰＣｍの下側に配設され、端子２がマザーボードＰＣｍの上側に配設されており、電位の分布が一様に単調増加になるので、マザーボードＰＣｍ上の絶縁について合理的で容易に小型化できる。なお、この構造の適用については、図４に示すスイッチ回路に限定されるものではなく、多段構成のスイッチ回路に広く適用できるものである。
【００２５】
図６は、駆動信号線に保護接地を設けた回路を示す。図において、エックス線管Ｘ１は、＋側高圧線と−側高圧線とにより電力供給されており、これら両高圧線に係る静電容量の電荷を放電させるためにスイッチ回路１、１’が設けられている。すなわち、＋側高圧線は電流制限用の放電抵抗ＲＲ１を介してスイッチ回路ブロックＳＳ１〜ＳＳ４が接地間に接続され、−側高圧線は電流制限用の放電抵抗ＲＲ１’を介してスイッチ回路ブロックＳＳ１’〜ＳＳ４’が接地間に接続される。これら各スイッチブロックＳＳ１〜ＳＳ４及びＳＳ１’〜ＳＳ４’の駆動トランスＴ１〜Ｔ４及びＴ１’〜Ｔ４’には、駆動信号線４を順次貫通させる。この駆動信号線４は上記＋側高圧線と−側高圧線の各高電圧の耐圧に充分な絶縁被覆を有するポリエチレン線などを使用する。この駆動信号線４は絶縁トランスＴＴ１の二次巻線に接続されるとともに、その一端が保護接地点ＰＥ点において接地される。この絶縁トランスＴＴ１の一次巻線に駆動信号が印加されて、各スイッチブロックＳＳ１〜ＳＳ４及びＳＳ１’〜ＳＳ４’を同時にオンさせることができる。このように構成されたスイッチ回路１、１’の動作において、絶縁トランスＴＴ１の一次巻線は、低圧側であり、この低圧側から＋側高圧線と−側高圧線との間には、絶縁トランスＴＴ１と駆動トランスＴ１〜Ｔ４及びＴ１’〜Ｔ４’とが中間の保護接地点ＰＥ点において接地され接地された充分な耐圧を有する駆動信号線４があるので、高圧側と低圧側とが完全に分離されて、安全であるとともに、雑音信号等による誤動作の防止をより完全にできる。これはＩＥＣ、ＪＩＳなどの医用エックス線高電圧装置に関する規格に規定されている高圧側と制御回路との分離規定に適合する。万が一、絶縁線４が絶縁破壊したとき、高電圧が直接トランスＴＴ１の１次側に接続される制御回路へ流れ込まず、保護接地点ＰＥでアースに落ちて安全である。なお、この構成の適用については、図４に示すスイッチ回路に限定されるものではなく、多段構成のスイッチ回路に広く適用できるものである。
【００２６】
図７は、コモンモードチョークコイルを用いた駆動回路を示す。図において、駆動信号線４から絶縁トランスＴＴ１の二次巻線に連なる線をいわゆるコモンモードチョークコイルＣＨ１を挿入しておく。この構成をとることにより、駆動トランスＴ１〜Ｔ４のそれぞれの一次巻線と二次巻線間の微小静電容量ＣＳＳ１〜ＣＳＳ４を通じてのコモンモード雑音電流の値を小さく抑えて各スイッチブロックのＭＯＳＦＥＴのゲート・ソース間の通して充放電する際の障害電流を抑制することができる。この結果、スイッチ回路の動作がより安定させることができ、エックス線装置をより安全にすることができる。なお、この構成の適用については、図４に示すスイッチ回路に限定されるものではなく、多段構成のスイッチ回路に広く適用できるものである。
【００２７】
図８は、コモンモードチョークコイルを用いた駆動回路の特性を示す。スイッチ回路がオンしている状態でオフ信号が加わった時点から４ｍｓで完全オフ状態となる。
【００２８】
図９は、比較参考のために示すものであって、コモンモードチョークコイル無しの特性を示す。この場合は、スイッチ回路がオンしている状態でオフ信号が加わった時点から約１０ｍｓで完全オフ状態となる。図８と図９の両方の特性を比較すると、本発明に係るコモンモードチョークコイルを用いた駆動回路の特性の方がより早く完全オフ状態となることが理解できる。
【００２９】
図１０は、コモンモードチョークコイルの外観を示す。２本の芯線をまとめてフェライトコアに巻いたものである。図では、２個のコモンモードチョークコイルを使用しているが、当然１個でもよい。
【００３０】
図１１は、駆動信号立ち上がり成形回路を示す。駆動信号として、汎用のスイッチングレギュレータ用集積回路Ｕ１を用いて約１００ｋＨｚの信号を発生させて、この信号でＭＯＳＦＥＴＱＱ１とＱＱ２とを駆動して、絶縁トランスＴＴ１の一次巻線に約１００ｋＨｚの信号波形を発生させる。汎用スイッチングレギュレータ用集積回路Ｕ１の基準発振周波数を決定させるコンデンサ用端子ＣＴとコモン線との間にはコンデンサＣＣ１及びトランジスタＱＱ３のコレクタ・エミッタとが接続され、抵抗用端子ＲＴとコモン線との間には抵抗器ＲＲ１が接続されて、これらの定数に対応した周波数の基準発振が起動する。ただし、トランジスタＱＱ３のベースにはＲＲ２を介してインバータ論理回路Ｕ２が接続されており、その入力につながる端子１１にＨ信号が印加するときにインバータ論理回路Ｕ２の出力はＬ信号となり、トランジスタＱＱ３のコレクタ・エミッタ間が開放となり、コンデンサＣＣ１も開放となり、汎用スイッチングレギュレータ用集積回路Ｕ１の基準発振が初期状態から起動する。逆に、端子１１の信号がＬ信号のときは、この基準発振は停止となる。なお、この構成の適用については、図４に示すスイッチ回路に限定されるものではなく、多段構成のスイッチ回路に広く適用できるものである。
【００３１】
図１２は、この駆動信号立ち上がり成形回路を用いた場合のＭＯＳＦＥＴＱ１のゲート電圧の立ち上がり波形を示す。図に示すように、立ち上がりが常に一定の傾きに成形されている。
【００３２】
図１３は、比較参考に示すものであって、この駆動信号立ち上がり成形回路を使用しない場合の立ち上がり波形の一例を示す。基準発振の波形のどのタイミングから起動するによって、立ち上がりの波形に不揃いとなり、この図１３に示す立ち上がり波形では、スイッチ回路のＭＯＳＦＥＴのスイッチング動作が不安定となる場合がある。図１２と図１３の両方の立ち上がりの波形を比較すると、本発明に係る駆動信号立ち上がり成形回路の作用が理解できる。
【００３３】
なお、以上の実施の形態ではスイッチング素子としてＭＯＳＦＥＴについて説明してきたが、ＩＧＢＴなどの電界効果を利用した他のスイッチング素子についても定数設計などをなすことにより同様に適用できる。
【００３４】
【発明の効果】
本発明は以上述べたような特徴を有しており、ＭＯＳＦＥＴ
を直列に接続したスイッチ回路において、その直列個数の上限をなくして任意の高耐圧のスイッチを得ることができ、かつ、回路構成の実現に付随するさらなる問題、例えば実装上の問題、保安上の問題、ノイズ対策の問題なども解決することができた。
【図面の簡単な説明】
【図１】  本発明を適用するエックス線管装置の回路図を示す。
【図２】  本発明に係るスイッチ回路を備えた場合のエックス線管回路の出力電圧波形を示す。
【図３】  比較参考のために示すものであって、スイッチ回路なしの場合の出力電圧波形を示す。
【図４】  本発明に係るスイッチ回路の実施の形態の直列回路構成を示す。
【図５】  プリント基板絶縁構造を示す。
【図６】  シールド線を利用した駆動回路を示す。
【図７】  コモンモードチョークコイルを用いた駆動回路を示す。
【図８】  コモンモードチョークコイルを用いた特性を示す。
【図９】  比較参考のために示すものであって、コモンモードチョークコイル無しの特性を示す。
【図１０】  コモンモードチョークコイルの外観を示す。
【図１１】  駆動信号立ち上がり成形回路を示す。
【図１２】  駆動信号立ち上がり成形回路を用いた場合のＭＯＳＦＥＴのゲート電圧の立ち上がり波形を示す。
【図１３】  比較参考のために示すものであって、駆動信号立ち上がり成形回路を用いないときのＭＯＳＦＥＴのゲート電圧の立ち上がり波形の一例を示す。
【符号の説明】
１…スイッチ回路    ２…端子    ３…端子      ４…駆動信号線
ＰＣ１〜ＰＣ１０…プリント基板        ＰＣｍ…マザーボード
Ｑ１〜Ｑ２９…ＭＯＳＦＥＴ    ＳＳ１〜ＳＳ４…スイッチ回路ブロック
Ｔ１〜Ｔ４…絶縁トランス
【図１】
0003688192.tif 000002
【図２】
0003688192.tif 000003
【図３】
0003688192.tif 000004
【図４】
0003688192.tif 000005
【図５】
0003688192.tif 000006
【図６】
0003688192.tif 000007
【図７】
0003688192.tif 000008
【図８】
0003688192.tif 000009
【図９】
0003688192.tif 000010
【図１０】
0003688192.tif 000011
【図１１】
0003688192.tif 000012
【図１２】
0003688192.tif 000013
【図１３】
0003688192.tif 000014