(57)【特許請求の範囲】
【請求項１】
半導体素子が形成されたウェーハの素子形成面側に切り欠きを入れる工程と、
前記ウェーハの素子形成面側に表面保護テープを貼り付ける工程と、
前記切り欠きを起点として、前記ウェーハを結晶方位に沿って劈開する工程と、
前記ウェーハの裏面研削を行う工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記裏面研削したウェーハの裏面に鏡面加工を施す工程を更に具備することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ウェーハの裏面研削を行う工程は、前記表面保護テープを伸張させ、前記劈開面を離隔させた状態で行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記表面保護テープは、ウェーハリングに貼り付けられることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記切り欠きを入れる工程は、チップの長辺側に対応するウェーハ外周部に、ダイシングにより溝を形成するものであることを特徴とする請求項１乃至４いずれか１つの項に記載の半導体装置の製造方法。
【請求項６】
前記切り欠きを入れる工程は、チップの長辺側に対応するウェーハ外周部にダイヤモンドスクライビングにより溝を形成するものであることを特徴とする請求項１乃至４いずれか１つの項に記載の半導体装置の製造方法。
【請求項７】
前記切り欠きを入れる工程は、チップの長辺側に対応するウェーハ外周部に、ワイヤーソーにより溝を形成するものであることを特徴とする請求項１乃至４いずれか１つの項に記載の半導体装置の製造方法。
【請求項８】
前記切り欠きを入れる工程は、チップの長辺側に対応するウェーハ外周部に、ルーターにより溝を形成するものであることを特徴とする請求項１乃至４いずれか１つの項に記載の半導体装置の製造方法。
【請求項９】
前記表面保護テープを貼り付ける工程の前に、チップの短辺側に対応するウェーハ表面に、完成時のチップよりも深い溝を形成する工程を更に具備することを特徴とする請求項５乃至８いずれか１つの項に記載の半導体装置の製造方法。
【請求項１０】
前記切り欠きを入れる工程は、ダイシングラインまたはチップ分割ラインに沿ってＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）を行って溝を形成するものであることを特徴とする請求項１乃至４いずれか１つの項に記載の半導体装置の製造方法。
【請求項１１】
前記切り欠きを入れる工程は、ダイシングラインまたはチップ分割ラインに沿ってレーザーを照射して溝を形成するものであることを特徴とする請求項１乃至４いずれか１つの項に記載の半導体装置の製造方法。
【請求項１２】
前記ウェーハを結晶方位に沿って劈開する工程は、ウェーハの裏面からジグを押当てることにより劈開するものであることを特徴とする請求項１乃至１１いずれか１つの項に記載の半導体装置の製造方法。
【請求項１３】
前記ウェーハを結晶方位に沿って劈開する工程は、ダイシングラインに沿って荷重を加えることにより劈開するものであることを特徴とする請求項１乃至１１に記載の半導体装置の製造方法。
【請求項１４】
前記裏面研削したウェーハの裏面に鏡面加工を施す工程は、前記ウェーハの裏面研削した面をウェットエッチングするものであることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１５】
前記裏面研削したウェーハの裏面に鏡面加工を施す工程は、前記ウェーハの裏面研削した面をプラズマエッチングするものであることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１６】
前記裏面研削したウェーハの裏面に鏡面加工を施す工程は、前記ウェーハの裏面研削した面をポリッシングするものであることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１７】
前記裏面研削したウェーハの裏面に鏡面加工を施す工程は、前記ウェーハの裏面研削した面をバフ研磨するものであることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１８】
前記裏面研削したウェーハの裏面に鏡面加工を施す工程は、前記ウェーハの裏面研削した面をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）で研磨するものであることを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関するもので、更に詳しくは、半導体素子が形成されたウェーハを分割して個々のチップ状に個片化する工程に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、素子形成の終了したウェーハは、ダイシングラインやチップ分割ラインに沿って分離され、個片化されて複数のチップ（ダイまたはペレットとも呼ばれる）が形成される。これらのチップは粘着性のシートに接着され、各チップがこの粘着性シートから順次ピックアップされて、リードフレームやＴＡＢテープへのマウント工程やパッケージへの封止工程等の実装工程を経て半導体装置が完成される。
【０００３】
近年は、チップを薄いパッケージに内蔵するために、チップの厚さを薄くすることが要求されており、ウェーハの裏面を研削及びエッチングして薄くしている。しかし、ウェーハを薄くすると、種々の製造工程（製造装置）間の搬送時にウェーハが割れたり、個片化するためのダイシング時にクラックやチッピングが発生しやすくなる。
【０００４】
この問題を解決する１つの手法として、先ダイシング法と呼ばれる製造方法が提案されている。図３１乃至図３７はそれぞれ、素子形成の終了したウェーハを先ダイシング法により個々のチップに個片化する工程を順次示しており、（ａ）図は斜視図、（ｂ）図は断面図である。
【０００５】
先ダイシング法では、ウェーハ２１の主表面に種々の半導体素子２２を形成した後、素子形成面２１Ａ側をダイシングラインやチップ分割ラインに沿ってダイヤモンドブレード２３等でダイシングして、チップの目的の厚み（完成時の厚さ）よりもわずかに深い溝２４Ａ，２４Ｂを形成する（図３１乃至図３４参照）。その後、上記ウェーハ２１の素子形成面２１Ａ側に表面保護テープ２５を貼り付け（図３５）、砥石のついたホイール２６を回転させながらウェーハ裏面２１Ｂを研削して個々のチップ２７への分割と薄くするのを同時に行う（図３６）。そして、必要に応じて研削後のチップ２７の裏面にポリッシング等で鏡面加工を施し、裏面研削の条痕を除去している（図３７）。
【０００６】
しかしながら、上記先ダイシング法では、チップ２７の裏面側の条痕は除去できるものの、ダイシング時にチップ２７の側面に発生する条痕や素子形成面側に発生するチッピングは除去できない為、応力の集中によるチップの抗折強度の低下は避けられない。このため、ピックアップ時や樹脂封止時等においてチップのクラックを招く要因となる。
【０００７】
この問題を回避する１つの技術として、裏面研削後にウェットエッチングを施す手法が提案されているが、この手法ではチップ側面の条痕は除去できるものの素子形成面側のチッピングは除去できない。また、ダイシングに代わりＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）でエッチングして溝を形成する手法も考えられるが、ＲＩＥで形成できる溝の深さは１００μｍ程度であり、適用可能なチップの厚さに制限がある。
【０００８】
【発明が解決しようとする課題】
上記のように先ダイシング法を用いた従来の半導体装置の製造方法は、チップの側面に発生する条痕や素子形成面側に形成されるチッピングを十分に除去できないため、まだ改良の余地がある。
【０００９】
また、いくつかの改善案が提案されているが、何らかの制限があり、必ずしも十分なものではない。
【００１０】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、チップの側面に発生する条痕や素子形成面側に形成されるチッピングを低減できる半導体装置の製造方法を提供することにある。
【００１１】
また、薄いチップの抗折強度の低下を抑制できる半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
この発明の半導体装置の製造方法は、半導体素子が形成されたウェーハの素子形成面側に切り欠きを入れる工程と、前記ウェーハの素子形成面側に表面保護テープを貼り付ける工程と、前記切り欠きを起点として、前記ウェーハを結晶方位に沿って劈開する工程と、前記ウェーハの裏面研削を行う工程とを具備することを特徴としている。
【００１３】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、この発明の第１の実施の形態に係る半導体装置の製造方法について説明するための工程図である。また、図２乃至図９はそれぞれ、ウェーハを個々のチップに個片化する工程を順次示しており、（ａ）図は斜視図、（ｂ）図は断面図である。
【００１４】
まず、図２に示すように、ウェーハ１１の主表面に、周知のプロセスにより種々の半導体素子１２を形成する（ＳＴＥＰ１）。
【００１５】
次に、図３に示すように、上記ウェーハ１１の素子形成面１１Ａ側に、チップの短辺側に対応するダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドブレード１３等でダイシングして所望のチップ厚（完成時のチップの厚さ）よりも深い溝１４を形成するとともに、図４に示すようにチップの長辺側に対応するウェーハ外周部に劈開の起点となる切り欠き１５を入れる（ＳＴＥＰ２）。上記切り欠き１５は、例えば結晶方位＜１００＞に沿って形成するのが好ましい。
【００１６】
これによって、図５に示すように、ウェーハ１１の素子形成面１１Ａには、チップの短辺側に対応する位置に溝１４、チップの長辺側に対応するウェーハ外周部に切り欠き１５が形成された状態となる。
【００１７】
その後、図６に示すように、上記ウェーハ１１の素子形成面１１Ａ側を保護するために、ローラー１６等を用いて表面保護テープ１７を貼り付ける（ＳＴＥＰ３）。
【００１８】
次に、図７に示すように、ウェーハ１１の裏面１１Ｂ側にジグ１８を押当て、表面側から矢印Ｆで示すように荷重を加えることにより、上記ウェーハ１１の周辺部に形成した切り欠き１５を起点として、ウェーハ１１を結晶方位に沿って劈開する。あるいはウェーハ１１の裏面１１Ｂからチップ分割ラインに沿って荷重を加えることにより、上記ウェーハ１１の周辺部に形成した切り欠き１５を起点として、ウェーハ１１を結晶方位に沿って劈開する。上記ジグ１８またはウェーハ１１を順次移動させながら、切り欠き１５を起点として、同様にウェーハ１１を結晶方位に沿って劈開する（ＳＴＥＰ４）。
【００１９】
その後、図８に示すように、砥石のついたホイール１９を４０００〜６０００ｒｐｍの高速で回転させながらウェーハの裏面１１Ｂを研削して個々のチップ２０への分割と薄くするのを同時に行う（ＳＴＥＰ５）。上記砥石は、人工ダイヤモンドをフェノール樹脂で固めて成形したものである。この裏面研削工程は、２軸で行うことが多い。また、１軸で予め３２０〜６００番で荒削りした後、２軸で１５００〜２０００番で鏡面に仕上げる方法もある。更には、３軸で研削する方法でも良い。この裏面研削の際、砥石が溝１４に達してから更に研削を続けて所望のチップ厚にすることにより、ダイシングにより溝１４の底部に形成されたダメージ領域を除去できる。
【００２０】
また、上記裏面研削の前に、上記表面保護テープ１７を伸張（エキスパンド）させてウェーハ１１の劈開面間、及びダイシングライン間を広げた状態で裏面研削を行うことにより、分離されたチップ２０が干渉してチッピングが発生するのを抑制できる。
【００２１】
そして、図９に示すように、ウェットエッチング、プラズマエッチング、ポリッシング、バフ研磨、あるいはＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等によりチップ２０の裏面に鏡面加工を施し、裏面研削の条痕を除去する（ＳＴＥＰ６）。
【００２２】
以降は、周知の半導体装置の製造方法と同様であり、チップ２０のピックアップ工程、リードフレームやＴＡＢテープへのマウント工程、パッケージへの封止工程等の実装工程を経て半導体装置が完成される（ＳＴＥＰ７）。
【００２３】
上記のような製造方法によれば、チップの長辺側に対応する分割を劈開で行うので、長辺側のチップ側面及び素子形成面にダメージの少ないチップが形成でき、チップの抗折強度を向上できる。
【００２４】
また、ウェーハの裏面研削前で厚く剛性の高い状態の時に劈開を行うので、結晶方位に沿って劈開が行われやすく、劈開ミスが少ない。
【００２５】
更に、結晶方位に沿って劈開するので、切断の為のスペースが不要であり、現状のダイシングライン（またはチップ分割ライン）が不要になるので、１枚のウェーハ当たりのチップ取り数を増加できる。
【００２６】
図１０はそれぞれ、個片化されたチップの長辺側の側面の状態を比較して説明するためのもので、（ａ）図は従来の半導体装置の製造方法で形成されたチップ側面の顕微鏡写真、（ｂ）図はこの発明の第１の実施の形態に係る半導体装置の製造方法で形成されたチップ側面の顕微鏡写真である。
【００２７】
図１０（ａ），（ｂ）を比較すれば明らかなように、従来の半導体装置の製造方法で形成されたチップの側面にはダイシングの際の多数の条痕が存在しているのに対し、劈開によって形成されたチップ側面は滑らかである。また、素子形成面側のチッピングも少なくなっている。よって、応力の集中が起こり難く、チップの抗折強度を向上できる。この結果、ピックアップ時や樹脂封止時等におけるチップのクラックを抑制できる。
【００２８】
図１１は、従来の半導体装置の製造方法とこの発明の第１の実施の形態に係る半導体装置の製造方法を比較して示すもので、チップの抗折強度［ＭＰａ］と不良発生率［％］との関係を示している。○印は先ダイシング法においてチップの側面のエッチングをしなかった場合、□印は先ダイシング法においてチップの側面のエッチングをした場合、△印はこの発明の第１の実施の形態に係る半導体装置の製造方法で分割した場合のチップの抗折強度［ＭＰａ］と不良発生率［％］をそれぞれプロットしたものである。
【００２９】
この発明の第１の実施の形態に係る半導体装置の製造方法によれば、チップの抗折強度は大幅に上昇し、これに伴って不良発生率が低下している。
【００３０】
［第２の実施の形態］
図１２は、この発明の第２の実施の形態に係る半導体装置の製造方法について説明するための工程図である。本第２の実施の形態が上述した第１の実施の形態と異なるのは、ＳＴＥＰ２の工程において、ダイシングに代えてダイヤモンドスクライブによりチップの短辺側に対応するダイシングラインまたはチップ分割ラインに沿って所望のチップ厚よりも深い溝を形成するとともに、チップの長辺側に対応するウェーハ外周部のみに劈開の起点となる切り欠きを形成する点にある。
【００３１】
他の基本的な製造工程は、第１の実施の形態と同様であるので、詳細な説明は省略する。
【００３２】
このような製造方法であっても、基本的には第１の実施の形態と同様な効果が得られる。
【００３３】
［第３の実施の形態］
図１３は、この発明の第３の実施の形態に係る半導体装置の製造方法について説明するための工程図である。本第３の実施の形態が上述した第１の実施の形態と異なるのは、ＳＴＥＰ２の工程において、ダイシングに代えてワイヤーソーによりチップの短辺側に対応するダイシングラインまたはチップ分割ラインに沿って所望のチップ厚よりも深い溝を形成するとともに、チップの長辺側に対応するウェーハ外周部のみに劈開の起点となる切り欠きを形成する点にある。
【００３４】
他の基本的な製造工程は、第１の実施の形態と同様であるので、詳細な説明は省略する。
【００３５】
このような製造方法であっても、基本的には上記第１及び第２の実施の形態と同様な効果が得られる。
【００３６】
［第４の実施の形態］
図１４は、この発明の第４の実施の形態に係る半導体装置の製造方法について説明するための工程図である。本第４の実施の形態が上述した第１の実施の形態と異なるのは、ＳＴＥＰ２の工程において、ダイシングに代えてルーターによりチップの短辺側に対応するダイシングラインまたはチップ分割ラインに沿って所望のチップ厚よりも深い溝を形成するとともに、チップの長辺側に対応するウェーハ外周部のみに劈開の起点となる切り欠きを形成する点にある。
【００３７】
他の基本的な製造工程は、第１の実施の形態と同様であるので、詳細な説明は省略する。
【００３８】
このような製造方法であっても、基本的には上記第１乃至第３の実施の形態と同様な効果が得られる。
【００３９】
［変形例］
なお、上述した第１乃至第４の実施の形態を適宜組み合わせ、ダイシング、ダイヤモンドスクライブ、ワイヤーソー及びルーターを選択的に用いてチップ厚よりも深い溝と劈開の起点となる切り欠きを形成しても良いのは勿論である。
【００４０】
［第５の実施の形態］
図１５は、この発明の第５の実施の形態に係る半導体装置の製造方法について説明するための工程図である。また、図１６乃至図２１はそれぞれ、ウェーハを個々のチップに個片化する工程を順次示しており、（ａ）図は斜視図、（ｂ）図は断面図である。
【００４１】
まず、図１６に示すように、ウェーハ１１の主表面に、周知のプロセスにより種々の半導体素子１２を形成する（ＳＴＥＰ１）。
【００４２】
次に、図１７に示すように、上記ウェーハ１１の素子形成面１１Ａ側に、ＲＩＥにより各チップの外周（ダイシングラインまたはチップ分割ライン）に沿って劈開の起点となる溝（劈開の起点となる切り欠き）１４Ａ，１４Ｂを形成する（ＳＴＥＰ２）。
【００４３】
その後、図１８に示すように、上記ウェーハ１１の素子形成面１１Ａ側に、ローラー１６等を用いて表面保護テープ１７を貼り付ける（ＳＴＥＰ３）。
【００４４】
次に、図１９に示すように、ウェーハ１１の裏面からジグ１８を押当て、表面側から矢印Ｆで示すように荷重を加えることにより、上記溝１４Ａまたは１４Ｂを起点として、ウェーハ１１を結晶方位に沿って劈開する。あるいはウェーハ１１の裏面１１Ｂからチップ分割ラインに沿って荷重を加えることにより、上記溝１４Ａまたは１４Ｂを起点として、ウェーハ１１を結晶方位に沿って劈開する。上記ジグ１８またはウェーハ１１を順次移動させながら、溝１４Ａまたは１４Ｂを起点として、同様にウェーハ１１を結晶方位に沿って劈開することによって個々のチップ２０に分離する（ＳＴＥＰ４）。
【００４５】
その後、図２０に示すように、ホイール１９を回転させながらチップ裏面を研削して薄厚化を行う（ＳＴＥＰ５）。この裏面研削の前に、表面保護テープ１７を伸張させてウェーハ１１の劈開面間を広げた状態で裏面研削を行うことにより、分離されたチップ２０が干渉してチッピングが発生するのを抑制できる。
【００４６】
そして、図２１に示すように、ウェットエッチング、プラズマエッチング、ポリッシング、バフ研磨、あるいはＣＭＰ等によりチップ２０の裏面に鏡面加工を施し、裏面研削の条痕を除去する（ＳＴＥＰ６）。
【００４７】
以降は、周知の半導体装置の製造方法と同様であり、チップ２０のピックアップ工程、リードフレームやＴＡＢテープへのマウント工程、パッケージへの封止工程等の実装工程を経て半導体装置が完成される（ＳＴＥＰ７）。
【００４８】
上記のような製造方法によれば、ウェーハの個々のチップへの個片化をＲＩＥまたはレーザーと劈開とで行うので、チップ側面及び素子形成面にダメージの無いチップが形成でき、チップの抗折強度を向上できる。
【００４９】
また、ウェーハの裏面研削前の厚い状態の剛性の高い状態の時に劈開を行うので、結晶方位に沿って劈開が行われやすく、劈開ミスが少ない。
【００５０】
更に、結晶方位にそって劈開するので、切断の為のスペースが不要であり、現状のダイシングライン（またはチップ分割ライン）が不要になるので、１枚のウェーハ当たりのチップ取り数を増加できる。
【００５１】
更にまた、ダイシングでは作成できるチップ厚に限界があったが、劈開を組み合わせることでチップ厚の制限が無くなる。
【００５２】
［第６の実施の形態］
図２２は、この発明の第６の実施の形態に係る半導体装置の製造方法について説明するための工程図である。本第６の実施の形態が上述した第５の実施の形態と異なるのは、ＳＴＥＰ２の工程において、ＲＩＥに代えてレーザーによりチップの外周（ダイシングラインまたはチップ分割ライン）に沿って劈開の起点となる溝１４Ａ，１４Ｂを形成する点にある。
【００５３】
他の基本的な製造工程は、第５の実施の形態と同様であるので、詳細な説明は省略する。
【００５４】
このような製造方法であっても、基本的には第５の実施の形態と同様な効果が得られる。
【００５５】
［第７の実施の形態］
図２３は、この発明の第７の実施の形態に係る半導体装置の製造方法について説明するための工程図である。また、図２４乃至図３０はそれぞれ、ウェーハを個々のチップに個片化する工程を順次示しており、（ａ）図は斜視図、（ｂ）図は断面図である。
【００５６】
まず、図２４に示すように、ウェーハ１１の主表面に、周知のプロセスにより種々の半導体素子１２を形成する（ＳＴＥＰ１）。
【００５７】
次に、図２５に示すように、上記ウェーハ１１の素子形成面１１Ａ側に、ダイシングラインまたはチップ分割ラインに沿って、劈開の起点となる溝または切り欠き３０Ａ，３０Ｂを形成する（ＳＴＥＰ２）。この劈開の起点となる溝または切り欠き３０Ａ，３０Ｂは、前述した第１乃至第６の実施の形態におけるダイシング、ダイヤモンドスクライブ、ワイヤーソー、ルーター、ＲＩＥ、レーザー等のいずれを用いても良い。
【００５８】
引き続き、図２６に示すように、ウェーハリング３１とウェーハ１１を位置決めした後、ローラー１６等を用いてウェーハリング３１とウェーハ１１の素子形成面１１Ａに伸張性のある表面保護テープ１７を貼り付ける（ＳＴＥＰ３）。これによって、上記ウェーハ１１の素子形成面１１Ａ側が保護される。
【００５９】
次に、図２７に示すように、ウェーハ１１の裏面１１Ｂ側にジグ１８を押当て、表面側から矢印Ｆで示すように荷重を加えることにより、上記ウェーハ１１の周辺部に形成した溝または切り欠き３０Ａ，３０Ｂを起点として、ウェーハ１１を結晶方位に沿って劈開する。あるいはウェーハ１１の裏面１１Ｂからチップ分割ラインに沿って荷重を加えることにより、上記ウェーハ１１の周辺部に形成した溝または切り欠き３０Ａ，３０Ｂを起点として、ウェーハ１１を結晶方位に沿って劈開する。上記ジグ１８またはウェーハ１１を順次移動させながら、同様に溝または切り欠き３０Ａ，３０Ｂを起点として、ウェーハ１１を結晶方位に沿って劈開する（ＳＴＥＰ４）。
【００６０】
その後、図２８に示すように、表面保護テープ１７を伸張（エキスパンド）し、劈開によって分割されたウェーハ１１における各チップ２０の劈開面間の距離を少なくとも１００μｍ程度離隔させる（ＳＴＥＰ５）。図２８では、表面保護テープ１７を四方向に引き延ばすように表現しているが、ウェーハリング３１をウェーハ１１に押しつけることによっても各チップ２０の劈開面間の距離を離すことができる。
【００６１】
次に、図２９に示すように、砥石のついたホイール１９を４０００〜６０００ｒｐｍの高速で回転させながらウェーハの裏面１１Ｂを研削して個々のチップ２０への分割と薄くするのを同時に行う（ＳＴＥＰ６）。上記砥石は、例えば人工ダイヤモンドをフェノール樹脂で固めて成形したものを用いる。この裏面研削工程は、２軸で行うことが多いが、１軸で予め３２０〜６００番で荒削りした後、２軸で１５００〜２０００番で鏡面に仕上げる方法もある。更には、３軸で研削する方法でも良い。
【００６２】
また、ここでは、各チップ２０間の間隔をより広くできるので、例えば、ポリウレタン等、弾性のあるパッド材等を用いてウェーハ１１の裏面を研削すれば、チップ２０の裏面側の任意のエッジ部において、面取りを容易に行え、チップ２０の抗折強度が高められる。
【００６３】
そして、図３０に示すように、ウェットエッチング、プラズマエッチング、ポリッシング、バフ研磨、あるいはＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等によりチップ２０の裏面に鏡面加工を施し、裏面研削の条痕を除去する（ＳＴＥＰ７）。
【００６４】
以降は、周知の半導体装置の製造方法と同様であり、チップ２０のピックアップ工程、リードフレームやＴＡＢテープへのマウント工程、パッケージへの封止工程等の実装工程を経て半導体装置が完成される（ＳＴＥＰ８）。
【００６５】
上記のような製造方法によれば、ウェーハの分割を劈開で行うので、チップ側面及び素子形成面にダメージの少ないチップが形成でき、チップの抗折強度を向上できる。
【００６６】
また、ウェーハ１１の裏面研削前で厚く剛性の高い状態の時に劈開を行うので、結晶方位に沿って劈開が行われやすく、劈開ミスが少ない。
【００６７】
更に、劈開でウェーハ１１を分割するので、切断の為のスペースが不要であり、現状のダイシングライン（またはチップ分割ライン）が不要になるので、１枚のウェーハ当たりのチップ取り数を増加できる。
【００６８】
しかも、ウェーハ１１の劈開後に表面保護テープ１７を伸張させて各チップ２０間を離隔させた状態でウェーハリング３１に貼り付けるので、搬送時のチップ２０間の干渉を抑制し、チップ側面及び表面にダメージの少ないチップが作成できる。この結果、チップの抗折強度を向上できる。また、チップの劈開後に表面保護テープ１７を伸張させ、且つこの状態で裏面研削を行うので、研削時のチップ２０の揺動によるチップ２０間の干渉を低減して、チップ側面及び表面にダメージの無いチップが作成できるとともに、裏面研削や鏡面研磨で発生したシリコン屑や研磨材などのダストがチップ側面に残留する確率を格段に低下できる。よって、この点からもチップの抗折強度が向上できる。
【００６９】
また、本実施の形態では、各チップ間の間隔をより広くできるので、チップ裏面側の研削時に、その裏面側の任意のエッジ部において、面取りを容易に行え、チップの抗折強度が高めることができる。
【００７０】
以上第１乃至第７実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、各工程の順番等を含め、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００７１】
【発明の効果】
以上説明したように、この発明によれば、チップの側面に発生する条痕や素子形成面側に形成されるチッピングを低減できる半導体装置の製造方法が得られる。
【００７２】
また、薄厚化されたチップの抗折強度の低下を抑制できる半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置の製造方法について説明するための工程図。
【図２】この発明の第１の実施の形態に係る半導体装置の製造方法について説明するためのもので、ウェーハを個々のチップに個片化する第１の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図３】ウェーハを個々のチップに個片化する第２の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図４】ウェーハを個々のチップに個片化する第３の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図５】ウェーハを個々のチップに個片化する第４の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図６】ウェーハを個々のチップに個片化する第５の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図７】ウェーハを個々のチップに個片化する第６の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図８】ウェーハを個々のチップに個片化する第７の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図９】ウェーハを個々のチップに個片化する第８の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図１０】個片化されたチップ側面の状態を比較して説明するためのもので、（ａ）図は従来の半導体装置の製造方法で形成されたチップ側面の顕微鏡写真、（ｂ）図はこの発明の第１の実施の形態に係る半導体装置の製造方法で形成されたチップ側面の顕微鏡写真。
【図１１】従来の半導体装置の製造方法とこの発明の第１の実施の形態に係る半導体装置の製造方法で形成したチップにおける抗折強度と不良発生率との関係を比較して示す図。
【図１２】この発明の第２の実施の形態に係る半導体装置の製造方法について説明するための工程図。
【図１３】この発明の第３の実施の形態に係る半導体装置の製造方法について説明するための工程図。
【図１４】この発明の第４の実施の形態に係る半導体装置の製造方法について説明するための工程図。
【図１５】この発明の第５の実施の形態に係る半導体装置の製造方法について説明するための工程図。
【図１６】この発明の第５の実施の形態に係る半導体装置の製造方法について説明するためのもので、ウェーハを個々のチップに個片化する第１の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図１７】ウェーハを個々のチップに個片化する第２の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図１８】ウェーハを個々のチップに個片化する第３の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図１９】ウェーハを個々のチップに個片化する第４の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図２０】ウェーハを個々のチップに個片化する第５の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図２１】ウェーハを個々のチップに個片化する第６の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図２２】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するための工程図。
【図２３】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するための工程図。
【図２４】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、ウェーハを個々のチップに個片化する第１の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図２５】ウェーハを個々のチップに個片化する第２の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図２６】ウェーハを個々のチップに個片化する第３の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図２７】ウェーハを個々のチップに個片化する第４の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図２８】ウェーハを個々のチップに個片化する第５の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図２９】ウェーハを個々のチップに個片化する第６の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図３０】ウェーハを個々のチップに個片化する第７の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図３１】従来の半導体装置の製造方法について説明するためのもので、先ダイシング法によりウェーハを個々のチップに個片化する第１の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図３２】先ダイシング法によりウェーハを個々のチップに個片化する第２の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図３３】先ダイシング法によりウェーハを個々のチップに個片化する第３の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図３４】先ダイシング法によりウェーハを個々のチップに個片化する第４の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図３５】先ダイシング法によりウェーハを個々のチップに個片化する第５の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図３６】先ダイシング法によりウェーハを個々のチップに個片化する第６の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【図３７】先ダイシング法によりウェーハを個々のチップに個片化する第７の工程を示しており、（ａ）図は斜視図、（ｂ）図は断面図。
【符号の説明】
１１…ウェーハ
１１Ａ…素子形成面
１１Ｂ…裏面
１２…半導体素子
１３…ダイヤモンドブレード
１４…溝
１４Ａ，１４Ｂ…劈開の起点となる溝（劈開の起点となる切り欠き）
１５…劈開の起点となる切り欠き
１６…ローラー
１７…表面保護テープ
１８…ジグ
１９…ホイール
２０…チップ
３０Ａ，３０Ｂ…溝または切り欠き
３１…ウェーハリング
【図１】
0003612317.tif 000002
【図２】
0003612317.tif 000003
【図３】
0003612317.tif 000004
【図４】
0003612317.tif 000005
【図５】
0003612317.tif 000006
【図６】
0003612317.tif 000007
【図７】
0003612317.tif 000008
【図８】
0003612317.tif 000009
【図９】
0003612317.tif 000010
【図１０】
0003612317.tif 000011
【図１１】
0003612317.tif 000012
【図１２】
0003612317.tif 000013
【図１３】
0003612317.tif 000014
【図１４】
0003612317.tif 000015
【図１５】
0003612317.tif 000016
【図１６】
0003612317.tif 000017
【図１７】
0003612317.tif 000018
【図１８】
0003612317.tif 000019
【図１９】
0003612317.tif 000020
【図２０】
0003612317.tif 000021
【図２１】
0003612317.tif 000022
【図２２】
0003612317.tif 000023
【図２３】
0003612317.tif 000024
【図２４】
0003612317.tif 000025
【図２５】
0003612317.tif 000026
【図２６】
0003612317.tif 000027
【図２７】
0003612317.tif 000028
【図２８】
0003612317.tif 000029
【図２９】
0003612317.tif 000030
【図３０】
0003612317.tif 000031
【図３１】
0003612317.tif 000032
【図３２】
0003612317.tif 000033
【図３３】
0003612317.tif 000034
【図３４】
0003612317.tif 000035
【図３５】
0003612317.tif 000036
【図３６】
0003612317.tif 000037
【図３７】
0003612317.tif 000038