(57)【特許請求の範囲】
【請求項１】
通信データを送受信する複数の端末装置がバスに接続されている場合に前記通信データ及びビット同期用クロックがバスを通して正常に伝送されているか否かを評価するためのテストパターンを生成するテストパターン生成装置であって、
前記ビット同期用クロック及びフレーム同期用クロックに基づき前記テストパターンとして前記フレーム同期用クロックの半周期毎に異なるテストパターンデータを生成し、前記テストパターンデータ，ビット同期用クロック及びフレーム同期用クロックを前記バスに出力するテストパターン生成部を備えることを特徴とするテストパターン生成装置。
【請求項２】
前記テストパターン生成部により生成されたテストパターンデータは、前記フレーム同期用クロックの前半の半周期において第１の周期を持つ第１のテストパターンデータと、前記フレーム同期用クロックの後半の半周期において第１の周期とは異なる第２の周期を持つ第２のテストパターンデータとからなることを特徴とする請求項１記載のテストパターン生成装置。
【請求項３】
通信データを送受信する複数の端末装置がバスに接続されている場合に通信データ及びビット同期用クロックがバスを通して正常に伝送されているか否かの確認評価を行なう通信装置であって、
前記ビット同期用クロック及びフレーム同期用クロックに基づき前記確認評価のための前記フレーム同期用クロックの半周期毎に異なるテストパターンデータを生成し、前記テストパターンデータ，ビット同期用クロック及びフレーム同期用クロックを出力するテストパターン生成部と、
受信された通信データ及びビット同期用クロック、または前記テストパターン生成部で生成されたテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックの一方をバスに出力する入力切替部と、
を備えることを特徴とする通信装置。
【請求項４】
前記テストパターン生成部により生成されたテストパターンデータは、前記フレーム同期用クロックの前半の半周期において第１の周期を持つ第１のテストパターンデータと、前記フレーム同期用クロックの後半の半周期において第１の周期とは異なる第２の周期を持つ第２のテストパターンデータとからなることを特徴とする請求項３記載の通信装置。
【請求項５】
通信データを送受信する複数の通信装置がバスに接続されている場合に前記通信データ及びビット同期用クロックがバスを通して正常に伝送されているか否かの確認評価を行なうシミュレータであって、
前記ビット同期用クロック及びフレーム同期用クロックに基づき前記確認評価のための予め定められたテストパターンデータを生成し、前記テストパターンデータ，ビット同期用クロック及びフレーム同期用クロックを出力するテストパターン生成部と、
受信された通信データ及びビット同期用クロック、または前記テストパターン生成部で生成されたテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックの一方をバスに出力する入力切替部と、
送信元アドレス及び宛先アドレスを含むコマンドを発生しそのコマンドをバスに出力するコマンド発生部と、
を備えることを特徴とするシミュレータ。
【請求項６】
前記テストパターン生成部により生成されたテストパターンデータは、前記フレーム同期用クロックの前半の半周期において第１の周期を持つ第１のテストパターンデータと、前記フレーム同期用クロックの後半の半周期において第１の周期とは異なる第２の周期を持つ第２のテストパターンデータとからなることを特徴とする請求項５記載のシミュレータ。
【請求項７】
前記入力切替部は、前記テストパターンデータ，ビット同期用クロック及びフレーム同期用クロックをバスを介して表示部に出力させることを特徴とする請求項５または請求項６記載のシミュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データと同期用クロックとがバスを通して正常に伝送されているかを否かを評価するテストパターンを生成するテストパターン生成装置、テストパターンを生成する装置を備えた通信装置及びシミュレータに関する。
【０００２】
【従来の技術】
ソースデータを送受信する複数の端末装置がバスに接続されて構成されたローカルエリアネットワーク（以下、ＬＡＮと称する。）等の通信システムを評価する場合には、ソースデータと同期用クロックの波形がバスを通して正常に伝送されているか否かを確認する必要がある。
【０００３】
この通信システムの評価を行なう評価システムは、例えば、図６に示すようにシミュレータ５１，端末機５３及びアナライザ５５を有して構成される。シミュレータ５１と端末機５３との相互間の通信システムにおいて、図７に示すように、シミュレータ５１内の同期用クロックが負から正に変化した時（タイミングＡ）に、シミュレータ５１から端末機５３に対して制御コマンドを送信する。
【０００４】
次に、同期用クロックが正から負に変化した時（タイミングＢ）に、シミュレータ５１が端末機５３から応答コマンドを受信し、受信した応答コマンドをアナライザ５５に表示する。このような処理を繰り返し行なうことにより、コマンドレベルの同期確認が行なえる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の評価システムにあっては、コマンドレベルの同期確認を行なっているのみであり、ソースデータとビット同期用クロックとの同期確認を行なっていなかった。また、ソースデータとビット同期用クロックを測定器にかけたとしても、ソースデータは規則性がないため、ソースデータとビット同期用クロックから通信システムの同期を確認することが困難であった。
【０００６】
よって、ソースデータとビット同期用クロックとの同期確認を行なうと共に通信システムの同期確認を容易にすることのできるテストパターン生成装置、通信装置及びシミュレータを提供することが本発明における課題となる。
【０００７】
【課題を解決するための手段】
本発明は前記課題を解決するために以下の構成とした。請求項１の発明は、通信データを送受信する複数の端末装置がバスに接続されている場合に前記通信データ及びビット同期用クロックがバスを通して正常に伝送されているか否かを評価するためのテストパターンを生成するテストパターン生成装置であって、前記ビット同期用クロック及びフレーム同期用クロックに基づき前記テストパターンとして前記フレーム同期用クロックの半周期毎に異なるテストパターンデータを生成し、前記テストパターンデータ，ビット同期用クロック及びフレーム同期用クロックを前記バスに出力するテストパターン生成部を備えることを特徴とする。
【０００８】
この発明によれば、テストパターン生成部が、ビット同期用クロック及びフレーム同期用クロックに基づきテストパターンとしてフレーム同期用クロックの半周期毎に異なるテストパターンデータを生成し、前記テストパターンデータ，ビット同期用クロック及びフレーム同期用クロックをバスに出力するので、データ化けの確認が行なえ、しかもソースデータとビット同期用クロックとの同期確認を行なうと共に通信システムの同期確認を容易に行なえる。
【０００９】
請求項２の発明のテストパターン生成装置は、前記テストパターン生成部により生成されたテストパターンデータが、前記フレーム同期用クロックの前半の半周期において第１の周期を持つ第１のテストパターンデータと、前記フレーム同期用クロックの後半の半周期において第１の周期とは異なる第２の周期を持つ第２のテストパターンデータとからなることを特徴とする。
【００１０】
この発明によれば、フレーム同期用クロックの半周期毎にテストパターンの周期が異なるため、データ化けの確認が容易になる。
【００１１】
請求項３の発明は、通信データを送受信する複数の端末装置がバスに接続されている場合に通信データ及びビット同期用クロックがバスを通して正常に伝送されているか否かの確認評価を行なう通信装置であって、前記ビット同期用クロック及びフレーム同期用クロックに基づき前記確認評価のための前記フレーム同期用クロックの半周期毎に異なるテストパターンデータを生成し、前記テストパターンデータ，ビット同期用クロック及びフレーム同期用クロックを出力するテストパターン生成部と、受信された通信データ及びビット同期用クロック、または前記テストパターン生成部で生成されたテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックの一方をバスに出力する入力切替部とを備えることを特徴とする。
【００１２】
この発明によれば、入力切替部により、通常時には、受信したソースデータ及びビット同期用クロックが出力され、テストモードには、テストパターン生成部で生成されたフレーム同期用クロックの半周期毎に異なるテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックが出力される。
【００１３】
請求項４の通信装置は、前記テストパターン生成部により生成されたテストパターンデータが、前記フレーム同期用クロックの前半の半周期において第１の周期を持つ第１のテストパターンデータと、前記フレーム同期用クロックの後半の半周期において第１の周期とは異なる第２の周期を持つ第２のテストパターンデータとからなることを特徴とする。
【００１４】
請求項５の発明は、通信データを送受信する複数の通信装置がバスに接続されている場合に前記通信データ及びビット同期用クロックがバスを通して正常に伝送されているか否かの確認評価を行なうシミュレータであって、前記ビット同期用クロック及びフレーム同期用クロックに基づき前記確認評価のための予め定められたテストパターンデータを生成し、前記テストパターンデータ，ビット同期用クロック及びフレーム同期用クロックを出力するテストパターン生成部と、受信された通信データ及びビット同期用クロック、または前記テストパターン生成部で生成されたテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックの一方をバスに出力する入力切替部と、送信元アドレス及び宛先アドレスを含むコマンドを発生しそのコマンドをソースデータもしくはテストパターンデータに付加させてバスに出力するコマンド発生部とを備えることを特徴とする。
【００１５】
この発明によれば、入力切替部により、通常時には、受信したソースデータ及びビット同期用クロックが出力され、テストモードには、テストパターン生成部で生成されたテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックが出力される。また、コマンド発生部により送信元アドレス及び宛先アドレスを含むコマンドを発生しそのコマンドがソースデータもしくはテストパターンデータに付加されバスに出力される。
【００１６】
請求項６の発明のシミュレータは、前記テストパターン生成部により生成されたテストパターンデータが、前記フレーム同期用クロックの前半の半周期において第１の周期を持つ第１のテストパターンデータと、前記フレーム同期用クロックの後半の半周期において第１の周期とは異なる第２の周期を持つ第２のテストパターンデータとからなることを特徴とする。
【００１７】
請求項７の発明のように、前記入力切替部は、前記テストパターンデータ，ビット同期用クロック及びフレーム同期用クロックをバスを介して表示部に出力することを特徴とする。
【００１８】
この発明によれば、入力切替部からのテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックを表示部に表示させることで、データ化けの確認及び同期確認が行なえる。
【００１９】
【発明の実施の形態】
以下、本発明のテストパターン生成装置、通信装置及びシミュレータの実施の形態を図面を参照して詳細に説明する。
【００２０】
＜実施の形態１＞
図１に実施の形態１のシミュレータを含む通信システムの構成図を示す。図１において、コンパクトディスク（ＣＤ）１４は、ディジタルオーディオデータを評価キット部１５に出力し、この評価キット部１５はバス１１ａ，１１ｄに接続される。バス１１ａにはミニディスク（以下、ＭＤと称する）１３が接続され、ＭＤ１３はバス１１ｂを介して評価キット部１９に接続される。
【００２１】
評価キット部１９はバス１１ｃを介してアンプ／ディスプレイ（以下、ＡＭＰ／ＤＩＳＰと称する。）１７に接続され、ＡＭＰ／ＤＩＳＰ１７は、バス１１ｄを介して評価キット部１５に接続される。評価キット部１９にはディジタルビデオディスク（ＤＶＤ）２０及び測定器２１が接続される。
【００２２】
これらＭＤ１３，評価キット部１９，ＡＭＰ／ＤＩＳＰ１７，評価キット部１５は、バス１１ａ〜１１ｄにより閉ループ状に接続されてローカルエリアネットワーク（以下、ＬＡＮと称する。）を構築し、例えば、ＣＤ１４からのディジタルオーディオデータが評価キット部１５，ＭＤ１３，評価キット部１９，ＡＭＰ／ＤＩＳＰ１７に伝送されるようになっている。
【００２３】
ディジタルオーディオデータは、複数のフレームから構成され、各フレームは、２チャネル・ステレオであれば、Ｌチャネル用のサブフレームとＲチャネル用のサブフレームとの２つのサブフレームから構成される。この２つのサブフレームをフレーム単位のフレーム同期用クロックＬＲＣＫに同期させて伝送する。各サブフレーム内の各データはビット単位のビット同期用クロックＳＣＫに同期させて伝送する。
【００２４】
評価キット部１５，１９は、通信装置またはシミュレータを構成し、集積回路（以下、ＩＣと称する。）を設計したときにそのＩＣの性能を評価する評価ボードである。評価キット部１５，１９は、ビット単位のビット同期用クロックＳＣＫやフレーム単位のフレーム同期用クロックＬＲＣＫとソースデータとの同期確認が行なえるように同期用クロックＳＣＫ，ＬＲＣＫ及びソースデータをアナライザ等の測定器２１にモニタ出力するようになっている。
【００２５】
図２に評価キット部１５，１９の構成ブロック図を示す。図２に示す評価キット部１９において、ネットワーク信号受信部（Ｒｘ）２３は、バス１１ｂからネットワーク信号を受信しそのネットワーク信号をＩＣ２６内のルート切替部２９に出力する。ソースデータ受信部（ＳＲ）２５は、ＤＶＤ２０からディジタルオーディオデータ等のソースデータを受信してそのソースデータを入力切替部としての切替器２７に出力する。ＩＣ２６は、ルート切替部２９とクロック生成部としてのクロックマネージメント部３１とを有して構成される。
【００２６】
切替器２７において、共通端子ａに接片２８の一端が接続され、接片２８の他端が選択端子ｂまたは選択端子ｃに切り替え接続される。共通端子ａにはルート切替部２９が接続され、選択端子ｂにはソースデータ受信部２５の出力端子が接続され、選択端子ｃにはテストパターン生成回路３３が接続されている。
【００２７】
ルート切替部２９は、ルート切り替えを行なう。コマンド発生部３９は、送信元アドレス及び宛先アドレスを含むコマンドを発生してそのコマンドをソースデータに付加させてネットワーク信号送信部（Ｔｘ）３５に出力する。
【００２８】
クロックマネージメント部３１は、ビット単位の同期用クロックＳＣＫを発生すると共にフレーム単位の同期用クロックＬＲＣＫを発生し、これらの同期用クロックＳＣＫ，ＬＲＣＫをテストパターン生成部としてのテストパターン生成回路３３に出力するとともにネットワーク信号送信部（Ｔｘ）３５を介してバス１１ｃにも出力する。
【００２９】
テストパターン生成回路３３は、クロックマネージメント部３１からの同期用クロックＳＣＫ，ＬＲＣＫに基づきソースデータ及びビット同期用クロックがバスを通して正常に伝送されているか否かの確認評価を行なうための予め定められたテストパターンデータを生成する。
【００３０】
テストパターン生成回路３３及びクロックマネージメント部３１は、テストパターン生成装置を構成し、ソースデータとビット同期用クロックＳＣＫとがバス１１ａ〜１１ｄを通して正常に伝送されているか否かを評価するためのテストパターンを生成する。
【００３１】
図３にテストパターン生成回路３３の詳細な構成図を示す。テストパターン生成回路３３は、ビット同期用クロックＳＣＫを１／２分周する１／２分周器４１、１／２分周器４１の出力を１／２分周する１／２分周器４２、１／２分周器４１の出力とフレーム同期用クロックＬＲＣＫとの論理積をとるアンド回路４３、フレーム同期用クロックＬＲＣＫを反転させるノット回路４４、ノット回路４４の出力と１／２分周器４２の出力との論理積をとるアンド回路４５、アンド回路４５の出力とアンド回路４３の出力との論理和をとるオア回路４６から構成される。
【００３２】
図３に示すテストパターン生成回路３３により生成される予め定められたテストパターンデータは、図４に示すように、フレーム同期用クロックＬＲＣＫの前半の半周期Ｔ１  ／２において第１の周期Ｔ３  を持つ第１のテストパターンデータＴＰＤ１と、フレーム同期用クロックＬＲＣＫの後半の半周期Ｔ１  ／２において第１の周期Ｔ３  とは異なる第２の周期Ｔ４  を持つ第２のテストパターンデータＴＰＤ２とからなる。
【００３３】
切替器２７は、選択端子ｂを選択した場合にはソースデータ受信部（ＳＲ）２５からのソースデータをルート切替部２９に出力し、選択端子ｃを選択した場合にはテストパターン生成回路３３からのテストパターンデータをルート切替部２９に出力する。
【００３４】
ネットワーク信号送信部（Ｔｘ）３５は、ネットワーク信号受信部（Ｒｘ）２３からのネットワーク信号が自分宛て以外の信号である場合にはネットワーク信号をそのままバス１１ｃに出力する。さらに、切替器２７からのソースデータまたはテストパターンデータもバス１１ｃに出力する。
【００３５】
ソースデータ送信部（ＳＸ）３７は、ネットワーク信号受信部（Ｒｘ）２３からのネットワーク信号が自分宛ての信号である場合にはルート切替部２９によって切り替えられそのネットワーク信号を受信する。
【００３６】
測定器２１は、アナライザ等であり、ソースデータ送信部（ＳＸ）３７から出力されるテストパターンデータとＩＣ２６からの同期用クロックＳＣＫ，ＬＲＣＫとを測定して測定されたテストパターンデータ及び同期用クロックＳＣＫ，ＬＲＣＫを表示する。なお、評価キット部１５の構成も、評価キット部１９と同一構成である。
【００３７】
次にこのように構成されたシミュレータを含む通信システムの動作を説明する。ここでは、例えば、ＣＤ１４からソースデータとしてのディジタルオーディオデータをＡＭＰ／ＤＩＳＰ１７に出力する場合と評価キット部１５，１９及び測定器２１を用いてＭＤ１３の動作確認を評価する。なお、この場合には、評価キット部１５，１９及びＡＭＰ／ＤＩＳＰ１７が正常であるものとする。
【００３８】
最初に通常の処理、すなわち、ＣＤ１４からのディジタルオーディオデータのＡＭＰ／ＤＩＳＰ１７への出力について説明する。ＣＤ１４からのディジタルオーディオデータ及び同期用クロックは評価キット部１５に入力され、この評価キット部１５では、ディジタルオーディオデータ及び同期用クロックはネットワーク信号受信部（Ｒｘ）２３、ＩＣ２６、ネットワーク信号送信部（Ｔｘ）３５、バス１１ａ等を介してＭＤ１３に送信される。
【００３９】
ＭＤ１３で受信されたディジタルオーディオデータ及び同期用クロックは、さらに、バス１１ｂを介して評価キット部１９に送信され、評価キット１９では、ディジタルオーディオデータは、ネットワーク信号受信部（Ｒｘ）２３、ＩＣ２６、ネットワーク信号送信部（Ｔｘ）３５、バス１１ｃを介してＡＭＰ／ＤＩＳＰ１７に送信される。これにより、ディジタルオーディオデータがＡＭＰ／ＤＩＳＰ１７において増幅される。
【００４０】
次に、ＭＤ１３のテストモード時（同期用クロックとデータとの同期確認）には、評価キット１５の切替器２７において接片２８が選択端子ｃを選択する。すると、テストパターン生成回路３３は、クロックマネージメント部３１からの同期用クロックＳＣＫ，ＬＲＣＫに基づき予め定められたテストパターンデータを生成する。
【００４１】
ここで、図３を用いてテストパターン生成回路３３の動作を説明する。まず、ＬＲＣＫの前半の１／２周期について説明する。ＬＲＣＫは”１”である。まず、１／２分周器４１がビット同期用クロックＳＣＫを１／２分周し、アンド回路４３が１／２分周器４１の出力とフレーム同期用クロックＬＲＣＫとの論理積をとると、その出力は、１／２分周器４１の出力と同じとなり、オア回路４６には１／２分周器４１の出力が入力される。
【００４２】
一方、１／２分周器４２は、１／２分周器４１の出力を１／２分周し、ノット回路４４はフレーム同期用クロックＬＲＣＫを反転させる。アンド回路４５はノット回路４４の出力と１／２分周器４２の出力との論理積をとるので、その出力は”０”となる。このため、オア回路４６の出力は、ＬＲＣＫの前半の１／２周期において、１／２分周器４１の出力となる。同様なやり方で、ＬＲＣＫの後半の１／２周期については、ＬＲＣＫは”０”であるため、オア回路４６の出力は、１／２分周器４２の出力となる。
【００４３】
次に、テストパターンデータは、切替器２７，ルート切替部２９を介してネットワーク信号送信部（Ｔｘ）３５に送られる。また、クロックマネージメント部３１からの同期用クロックＳＣＫ，ＬＲＣＫはルート切替部２９を介してネットワーク信号送信部（Ｔｘ）３５に送られる。そして、テストパターンデータ及び同期用クロックＳＣＫ，ＬＲＣＫはバス１１ａ，ＭＤ１３及びバス１１ｂを介して評価キット部１９に送られる。
【００４４】
一方、評価キット部１９では、テストパターンデータ及び同期用クロックＳＣＫ，ＬＲＣＫがネットワーク信号受信部（Ｒｘ）２３により受信され、ルート切替部２９を介してソースデータ送信部（ＳＸ）３７に入力される。このソースデータ送信部（ＳＸ）３７からのテストパターンデータ及び同期用クロックＳＣＫ，ＬＲＣＫは、測定器２１に送られ表示される。
【００４５】
図４に測定器２１に表示される同期用クロックＬＲＣＫ，ＳＣＫ及びテストパターンデータ（ＤＡＴＡ）の一例を示す。フレーム同期用クロックＬＲＣＫは周期がＴ１  であり、ビット同期用クロックＳＣＫは周期がＴ２  である。図４では、ビット同期用クロックＳＣＫを３２ビット／フレームで表示している。すなわち、フレーム同期用クロックＬＲＣＫの１周期Ｔ１  中に３２ビットのビット同期用クロックＳＣＫが存在する。
【００４６】
フレーム同期用クロックＬＲＣＫの前半の半周期Ｔ１  ／２においては、テストパターンは、第１の周期Ｔ３  を持つ第１のテストパターンデータＴＰＤ１であり、フレーム同期用クロックＬＲＣＫの後半の半周期Ｔ１  ／２においては、テストパターンは、第１の周期Ｔ３  の２倍の周期Ｔ４  を持つ第２のテストパターンデータＴＰＤ２である。フレーム同期用クロックＬＲＣＫの半周期毎にテストパターンが変わるため、ＬとＲとを識別することができる。
【００４７】
このように、同期用クロックＬＲＣＫ，ＳＣＫ及びテストパターンデータが図４に示すように表示される場合には、ＭＤ１３の接続及び動作が正常であると評価できる。
【００４８】
なお、測定器２１に表示されるテストパターンが、フレーム同期用クロックＬＲＣＫの前半の半周期Ｔ１  ／２で、第２のテストパターンデータＴＰＤ２となり、フレーム同期用クロックＬＲＣＫの後半の半周期Ｔ１  ／２で、第１のテストパターンデータＴＰＤ１となった場合、すなわち、表示されるテストパターンが、予め定められたテストパターンとはＬとＲとが逆になった場合には、データ化けが発生したことを確認できる。これによって、ＭＤ１３の接続及び動作が異常と評価できる。その異常の原因としては、例えば、ＭＤ１３のＬとＲとの経路が逆であることが考えられる。
【００４９】
このように、テストパターン生成回路３３が同期用クロックに基づき予め定められた同期用クロックと類似したテストパターンデータを生成し、生成されたテストパターンデータを同期確認時にソースデータの代わりに送信するので、データ化けの確認が可能となった。
【００５０】
また、評価キット部１５，１９が同期用クロックＳＣＫ，ＬＲＣＫ及びソースデータをアナライザ等の測定器２１へモニタ出力するようにしたので、同期用クロックＳＣＫ，ＬＲＣＫとソースデータであるディジタルオーディデータとの同期確認が容易となる。
【００５１】
また、ＩＣ２６の特性を評価するために従来ではＩＣ２６から配線を行ないアナライザにかけて調査する作業が必要であったが、実施の形態１によれば、配線作業がなくなり、工数が低減できる。
【００５２】
＜実施の形態２＞
次に、本発明の実施の形態２のシミュレータを説明する。図５に本発明の実施の形態２の評価キット部の構成ブロック図を示す。通信システムは図１に示す実施の形態１の構成とほぼ同一構成であるが、図１に示す評価キット部１９が図５では評価キット部１９ａとなり、図１に示す評価キット部１５が図５では評価キット部１５ａとなる。評価キット部１５ａは評価キット部１９ａと同一構成である。
【００５３】
図５に示す評価キット部１９ａは、ＩＣ２６ａ内にテストパターン生成回路３３及び切替器２７を設けたことを特徴とするものである。評価キット部１９ａは、ネットワーク信号受信部（Ｒｘ）２３、ソースデータ受信部（ＳＲ）２５、ネットワーク信号送信部（Ｔｘ）３５、ソースデータ送信部（ＳＸ）３７、これらの各部に接続されるＩＣ２６ａを有して構成される。ＩＣ２６ａは、切替器２７、テストパターン生成回路３３、ルート切替部２９、クロックマネージメント部３１を有して構成される。
【００５４】
なお、実施の形態２の評価キット部の構成で実施の形態１の評価キット部と同一部分は同一符号を付し、その詳細な説明は省略する。
【００５５】
このような実施の形態２によれば、ＣＤ１４からのディジタルオーディオデータは、評価キット部１５ａ、ＭＤ１３を介して評価キット部１９ａに送信され、評価キット部１９ａでは、ディジタルオーディオデータは、ネットワーク信号受信部（Ｒｘ）２３、ＩＣ２６、ネットワーク信号送信部（Ｔｘ）３５、バス１１ｃを介してＡＭＰ／ＤＩＳＰ１７に送信される。これにより、ディジタルオーディオデータがＡＭＰ／ＤＩＳＰ１７に出力される。
【００５６】
次に、同期用クロックとデータとの同期を確認する場合には、評価キット部１５ａのＩＣ２６ａ内の切替器２７において接片２８が選択端子ｃを選択し、ＩＣ２６ａ内のテストパターン生成回路３３は、クロックマネージメント部３１からの同期用クロックＳＣＫ，ＬＲＣＫに基づき図４に示すような予め定められたテストパターンデータを生成する。
【００５７】
このテストパターンデータ及び同期用クロックＳＣＫ，ＬＲＣＫは、ＩＣ２６ａ、ネットワーク信号送信部（Ｔｘ）３５、バス１１ａ等を介してＭＤ１３に送信され、ＭＤ１３を介して評価キット部１９ａに送られる。
【００５８】
一方、評価キット部１９ａでは、テストパターンデータ及び同期用クロックＳＣＫ，ＬＲＣＫがネットワーク信号受信部（Ｒｘ）２３により受信され、ルート切替部２９を介してソースデータ送信部（ＳＸ）３７に入力される。このソースデータ送信部（ＳＸ）３７からのテストパターンデータ及び同期用クロックＳＣＫ，ＬＲＣＫは、測定器２１に送られ、測定器２１に表示される。
【００５９】
このように、ＩＣ２６ａ内でテストパターン生成回路３３がテストパターンデータを発生し、ＩＣ２６ａ内で切替器２７が選択端子ｃに切り替わることで実施の形態１と同様にデータ化けの確認を行なえ、しかもテストパターンデータと同期用クロックとの同期確認が行なえ、通信システムの同期確認が容易となる。
【００６０】
なお、本発明は上述した実施の形態１及び実施の形態２に限定されるものではない。実施の形態１及び実施の形態２では、ディジタルオーディオデータ通信について説明したが、例えば、ＤＶＤ２０におけるパケットデータを送受信するパケット通信においては、テストパターン波形に送信元アドレスや送信先アドレスを含むヘッダ情報を付加することにより、本発明を適用可能である。
【００６１】
また、実施の形態では、データ化けの確認として、表示されるテストパターンが予め定められたテストパターンとはＬとＲとが逆になった例を上げたが、例えば、本発明を適用すれば、宛先アドレスが化けるなどのハードバグあるいはソフトバグの確認を行なうこともできる。
【００６２】
【発明の効果】
本発明によれば、テストパターン生成部が、ビット同期用クロック及びフレーム同期用クロックに基づきテストパターンとしてフレーム同期用クロックの半周期毎に異なるテストパターンデータを生成してテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックをバスに出力するので、データ化けの確認を行なえ、しかもソースデータとビット同期用クロックとの同期確認を行なうと共に通信システムの同期確認を容易に行なえる。
【００６３】
また、フレーム同期用クロックの半周期毎にテストパターンの周期が異なるようにすれば、データ化けの確認が容易になる。
【００６４】
また、入力切替部により、通常時には、受信された通信データ及びビット同期用クロックを出力でき、テストモードには、テストパターン生成部で生成されたテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックが出力できる。また、コマンド発生部により送信元アドレス及び宛先アドレスを含むコマンドを発生しそのコマンドをバスに出力できる。
【００６５】
さらに、入力切替部からのテストパターンデータ，ビット同期用クロック及びフレーム同期用クロックを表示部に表示させることでデータ化けの確認及び同期確認が行なえる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のシミュレータを含む通信システムを示す構成図である。
【図２】実施の形態１の評価キット部の構成ブロック図である。
【図３】テストパターン生成回路の詳細な構成図である。
【図４】同期用クロック及びテストパターンデータのフレームの構成図である。
【図５】本発明の実施の形態２の評価キット部の構成ブロック図である。
【図６】シミュレータと端末機との接続例を示す図である。
【図７】シミュレータと端末機との間の制御コマンド送信及びその応答を行なうための同期用クロックのタイミングチャートである。
【符号の説明】
１１ａ〜１１ｄ  バス
１３  ミニディスク（ＭＤ）
１４  コンパクトディスク（ＣＤ）
１５，１９，１９ａ  評価キット部
１７  アンプ／ディスプレイ（ＡＭＰ／ＤＩＳＰ）
２０  ディジタルビデオディスク（ＤＶＤ）
２１  測定器
２３  ネットワーク信号受信部（Ｒｘ）
２５  ソースデータ受信部（ＳＲ）
２６，２６ａ  ＩＣ
２７  切替器
２９  ルート切替部
３１  クロックマネージメント部
３３  テストパターン生成回路
３５  ネットワーク信号送信部（Ｔｘ）
３７  ソースデータ送信部（ＳＸ）
３９  コマンド発生部
４１，４２  １／２分周器
４３，４５  アンド回路
４４  ノット回路
４６  オア回路
【図１】
0003628477.tif 000002
【図２】
0003628477.tif 000003
【図３】
0003628477.tif 000004
【図４】
0003628477.tif 000005
【図５】
0003628477.tif 000006
【図６】
0003628477.tif 000007
【図７】
0003628477.tif 000008