(57)【特許請求の範囲】
【請求項１】
基地局から一定周期で送られる送信電力制御ビットの制御タイミングに従って、前記送信電力制御ビットの指示する利得を、１カウントが単位制御量に対応する所定ビット数のカウント出力として出力し、このカウント出力に対応した制御電圧を出力し、前記制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅する段階型送信電力制御回路において、
前記制御タイミングをその２n（ｎは自然数）倍の制御タイミングに変換する２n個パルス発生回路と、
前記２n倍の制御タイミングに従って、前記送信電力制御ビットの指示する利得を１カウントが前記単位制御量の１／２nに対応する前記所定ビット＋ｎビットのカウント出力として出力する送信電力制御用アップダウンカウンタと、
前記送信電力制御用アップダウンカウンタのカウント出力に対応する制御電圧を出力する利得制御回路と、
前記利得制御回路の制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅する利得可変増幅器と
を有することを特徴とする段階型送信電力制御回路。
【請求項２】
基地局から一定周期で送られる送信電力制御ビットの制御タイミングに従って、前記送信電力制御ビットの指示する利得を、１カウントが単位制御量に対応する所定ビット数のカウント出力として出力し、このカウント出力に対応した制御電圧を出力し、前記制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅する段階型送信電力制御回路において、
前記制御タイミングをその２n（ｎは自然数）倍の制御タイミングに変換する２n個パルス発生回路と、
前記２n倍の制御タイミングに従って、前記送信電力制御ビットの指示する利得を１カウントが前記単位制御量の１／２nに対応する前記所定ビット＋ｎビットのカウント出力として出力する送信電力制御用アップダウンカウンタと、
前記送信電力制御用アップダウンカウンタのカウント出力に対応する制御電圧を出力する利得制御回路と、
前記利得制御回路の制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅するステップアッテネータと
を有することを特徴とする段階型送信電力制御回路。
【請求項３】
第１，第２の段階型送信電力制御回路と、アップコンバータとを有する段階型送信電力制御回路であって、
前記第１，第２の段階型送信電力制御回路は、それぞれ請求項１又は請求項２のいずれか一つに記載の段階型送信電力制御回路であり、前記第１の段階型送信電力制御回路の利得可変増幅器は、中間周波帯の信号を増幅し、前記アップコンバータは、前記第１の段階型送信電力制御回路の利得可変増幅器が増幅した中間周波帯の信号を高周波帯の信号に変換し、前記第２の段階型送信電力制御回路の利得可変増幅器は、前記アップコンバータが変換した高周波帯の信号を増幅する段階型送信電力制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、基地局から一定周期で送られる送信電力制御ビットの制御タイミングに従って、前記送信電力制御ビットの指示する利得で、基地局に対して送出すべき信号を増幅する段階型送信電力制御回路に関する。
【０００２】
【従来の技術】
ディジタル移動通信における干渉低減法として送信電力制御が挙げられ、送信電力制御には閉ループ制御と、開ループ制御とがある。従来の閉ループ制御としては、基地局から個別物理チャネルを通じて一定周期の既知のタイミングで送信電力制御ビット（ＴＰＣビット：例えば７ビット構成）を挿入し、これを受けた移動局が現在の送信電力を±数ｄＢのステップで制御する方法がある。この従来の方法が適用されているのが図４によって示される段階型送信電力制御回路である。
【０００３】
この段階型送信電力制御回路５００は、送信電力制御用アップダウンカウンタ５０１と、利得制御回路５０２と、利得可変増幅器５０３とから構成されている。送信電力制御用アップダウンカウンタ５０１（以降、アップダウンカウンタ５０１と略記する）は、回線接続直後の閉ループ制御に入る前に初期値を初期値入力端ＬＤから入力する。閉ループ制御において、アップダウンカウンタ５０１は、ＴＰＣビットをカウントデータ端UP/DOWNと、制御端ＣＫとに入力し、ＴＰＣビット挿入周期（0.625ms）を制御タイミングとし、ＴＰＣビットに基づいてカウント値をインクリメントあるいはデクリメントし、カウント出力端から利得制御回路５０２に出力する。
【０００４】
利得制御回路５０２は、アップダウンカウンタ５０１から受け取ったカウント値の例えば７ビットを直流電圧値に変換し、利得可変増幅器５０３は、この直流電圧値に基づいて、利得を設定し、設定した利得で入力信号を増幅して次段の電力増幅部に出力する。アップダウンカウンタ５０１の構成ビット数は所望の送信電力制御ダイナミックレンジによって決定されている。上述の場合、８０ｄＢのダイナミックレンジを１ｄＢステップで制御することを想定しているので、構成ビット数は７ビットである。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の段階型送信電力制御回路は、減衰量あるいは電力利得の設定値により、利得可変増幅器の遅延量が変化することが問題となる。すなわち、一定周期毎に減衰量が変化したとき、瞬間的に信号の位相が進んだり遅れたりして位相ジャンプを発生させ、送信信号の変調方式がＱＰＳＫ等の位相変調である場合に、この位相ジャンプの位相角が大きいと特性の劣化になるという問題がある。
【０００６】
この発明はこのような課題を解決するためになされたものであり、制御ステップと制御量を細かくして１回の制御当たりの位相ジャンプ量を小さく保ち、特性の劣化をもたらさない段階型送信電力制御回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前述した課題を解決するために、第１の発明は、基地局から一定周期で送られる送信電力制御ビットの制御タイミングに従って、前記送信電力制御ビットの指示する利得を、１カウントが単位制御量に対応する所定ビット数のカウント出力として出力し、このカウント出力に対応した制御電圧を出力し、前記制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅する段階型送信電力制御回路において、前記制御タイミングをその２n （ｎは自然数）倍の制御タイミングに変換する２n 個パルス発生回路と、前記２n 倍の制御タイミングに従って、前記送信電力制御ビットの指示する利得を１カウントが前記単位制御量の１／２n に対応する前記所定ビット＋ｎビットのカウント出力として出力する送信電力制御用アップダウンカウンタと、前記送信電力制御用アップダウンカウンタのカウント出力に対応する制御電圧を出力する利得制御回路と、前記利得制御回路の制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅する利得可変増幅器とを有する。
【０００８】
また、第２の発明は、基地局から一定周期で送られる送信電力制御ビットの制御タイミングに従って、前記送信電力制御ビットの指示する利得を、１カウントが単位制御量に対応する所定ビット数のカウント出力として出力し、このカウント出力に対応した制御電圧を出力し、前記制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅する段階型送信電力制御回路において、前記制御タイミングをその２n（ｎは自然数）倍の制御タイミングに変換する２n個パルス発生回路と、前記２n倍の制御タイミングに従って、前記送信電力制御ビットの指示する利得を１カウントが前記単位制御量の１／２nに対応する前記所定ビット＋ｎビットのカウント出力として出力する送信電力制御用アップダウンカウンタと、前記送信電力制御用アップダウンカウンタのカウント出力に対応する制御電圧を出力する利得制御回路と、前記利得制御回路の制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅するステップアッテネータとを有する。
【０００９】
さらに、第３の発明は、第１，第２の段階型送信電力制御回路と、アップコンバータとを有する段階型送信電力制御回路であって、前記第１，第２の段階型送信電力制御回路は、それぞれ請求項１又は請求項２のいずれか一つに記載の段階型送信電力制御回路であり、前記第１の段階型送信電力制御回路の利得可変増幅器は、中間周波帯の信号を増幅し、前記アップコンバータは、前記第１の段階型送信電力制御回路の利得可変増幅器が増幅した中間周波帯の信号を高周波帯の信号に変換し、前記第２の段階型送信電力制御回路の利得可変増幅器は、前記アップコンバータが変換した高周波帯の信号を増幅する。
【００１０】
【発明の実施の形態】
（実施の形態１）以下、この発明の実施の形態について添付図面に基づいて説明する。図１はこの発明に係わる段階型送信電力制御回路の実施の形態１を示すブロック図である。この段階型送信電力制御回路１００は、ディジタル移動通信における干渉低減法として送信電力制御を行うものであって、送信電力制御用アップダウンカウンタ１０１と、利得制御回路１０２と、利得可変増幅器１０３と、２n 個パルス発生回路１０４とから構成されている。
【００１１】
送信電力制御用アップダウンカウンタ１０１は、回線接続直後の閉ループ制御に入る前に初期値を初期値入力端ＬＤから入力する。閉ループ制御において、アップダウンカウンタ１０１は、基地局から個別物理チャネルを通じて一定周期の既知のタイミングで挿入される送信電力制御ビット（ＴＰＣビット：挿入周期Ｔ）をカウントデータ端UP/DOWNに入力し、２n 個パルス発生回路１０４から制御端ＣＫに入力する従来よりも２n 倍速い制御タイミングによって、ＴＰＣビットに基づいてカウント値をインクリメントあるいはデクリメントし、構成ビットをｎビットだけ増加させたカウント値（例えば、７ビットをｎ＝２ビットだけ増加させて９ビットとしたカウント値）をカウント出力端から利得制御回路１０２に出力する。この場合、送信電力制御用アップダウンカウンタ１０１の１カウントは、従来の制御量の１／２n の制御量に対応する。利得制御回路１０２は、このカウント出力を制御電圧にし、利得可変増幅器１０３は、この制御電圧に基づいて利得を変更し、その変更した利得によって基地局に送出すべき信号を増幅して、次段の電力増幅器に出力する。
【００１２】
すなわち、上述の構成ビットの増加は、ダイナミックレンジを広げることを目的とせず、制御ステップと制御量を細かくすることを目的としている。したがって、例えば、従来の１ｄＢのステップ（図２を参照のこと）であったのを１ｄＢ／２n とし、したがって、ｎ＝２の場合、１ｄＢ／４＝０．２５ｄＢステップ制御とする。また、２n 個パルス発生回路１０４の制御タイミングも、Ｔ／２n と細かくなるので、０．６２５ｍｓ／２n すなわち、０．６２５／４＝０．１５６２５ｍｓとなる。
【００１３】
この制御状態を模式的に示したのが図２であって、理想的な線形の制御が一点鎖線で示され、制御ステップと制御量とが大きい従来の制御が点線で示され、図１の実施の形態１の回路によるものが実線で示されている。したがって、実施の形態１の方が従来のものよりも理想に近く、制御ステップと制御量とが細かく変えられるので、１回の制御当たりの位相ジャンプが小さく抑えられ、位相ジャンプは送信電力制御周期の期間において平均的に分散され、いわゆるシンボル間位相誤差が微少に抑えられ、受信側において信号が復調された際の品質の劣化が防止される。特に、受信システムにおいて、パイロット内挿補間型同期検波のようにフェージング変動を抑える効果のある検波方式を用いた場合には、送信電力制御による位相誤差を吸収することが可能となる。また、図１においては、利得可変増幅器１０３を用いたが、この代わりにステップアッテネータを用いても同様なことが実行できる。
【００１４】
（実施の形態２）図３はこの発明に係わる段階型送信電力制御回路の実施の形態２を示すブロック図である。この段階型送信電力制御回路２００は、並列に作動する第１の段階型送信電力制御回路２１０および第２の段階型送信電力制御回路２２０と、アップコンバータ２３０とから構成されている。第１の段階型送信電力制御回路２１０は、送信電力制御用アップダウンカウンタ２１１と、利得制御回路２１２と、利得可変増幅器２１３と、２n 個パルス発生回路２１４とから構成されている。第２の段階型送信電力制御回路２２０は、送信電力制御用アップダウンカウンタ２２１と、利得制御回路２２２と、利得可変増幅器２２３と、２n 個パルス発生回路２２４とから構成されている。
【００１５】
第１，第２の段階型送信電力制御回路２１０，２２０の動作は、それぞれ図１の段階型送信電力制御回路１００の動作と同じであるので、ここでの動作の詳細な説明は省略する。第１の段階型送信電力制御回路２１０の利得可変増幅器２１３は、ＩＦ帯の信号を入力し、利得制御回路２１２に指示された利得で増幅し、アップコンバータ２３０に出力する。アップコンバータ２３０は、入力したＩＦ帯の信号をＲＦ帯の信号にアップコンバートし、第２の段階型送信電力制御回路２２０の利得可変増幅器２２３に出力する。利得可変増幅器２２３は、入力したＲＦ帯の信号を利得制御回路２２２に指示された利得で増幅し、次段の電力増幅部に出力する。このように、増幅を中間周波帯と、高周波帯とに分けて行うので正確に制御できる。
【００１６】
【発明の効果】
以上に詳述したように、第１の発明に係わる段階型送信電力制御回路は、基地局から一定周期で送られる送信電力制御ビットの制御タイミングに従って、前記送信電力制御ビットの指示する利得を、１カウントが単位制御量に対応する所定ビット数のカウント出力として出力し、このカウント出力に対応した制御電圧を出力し、前記制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅する段階型送信電力制御回路において、前記制御タイミングをその２n （ｎは自然数）倍の制御タイミングに変換する２n 個パルス発生回路と、前記２n 倍の制御タイミングに従って、前記送信電力制御ビットの指示する利得を１カウントが前記単位制御量の１／２n に対応する前記所定ビット＋ｎビットのカウント出力として出力する送信電力制御用アップダウンカウンタと、前記送信電力制御用アップダウンカウンタのカウント出力に対応する制御電圧を出力する利得制御回路と、前記利得制御回路の制御電圧に対応して利得を変更し、基地局に対して送出すべき信号を前記変更した利得で増幅する利得可変増幅器とを有することにより、従来に比較して、制御ステップと制御量とを１／２n に細かくして１回の制御当たりの位相ジャンプ量を小さくでき、位相変調等の特性を劣化させないで送信電力を制御できるという効果を奏する。
【００１７】
また、第２の発明に係わる段階型送信電力制御回路は、第１，第２の段階型送信電力制御回路と、アップコンバータとを有する段階型送信電力制御回路であって、前記第１，第２の段階型送信電力制御回路は、それぞれ第１の発明の段階型送信電力制御回路であり、前記第１の段階型送信電力制御回路の利得可変増幅器は、中間周波帯の信号を増幅し、前記アップコンバータは、前記第１の段階型送信電力制御回路の利得可変増幅器が増幅した中間周波帯の信号を高周波帯の信号に変換し、前記第２の段階型送信電力制御回路の利得可変増幅器は、前記アップコンバータが変換した高周波帯の信号を増幅することにより、第１の発明と同様な効果を奏するとともに、増幅を中間周波帯の場合と、高周波帯の場合とに分けて行うので正確に制御でき、復調後の品質が向上するという効果をも奏する。
【００１８】
さらに、第３の発明に係わる段階型送信電力制御回路は、前記利得可変増幅器の代わりにステップアッテネータを用いていることにより、制御量の変化を単純かつ正確にできる効果を奏する。
【図面の簡単な説明】
【図１】この発明に係わる段階型送信電力制御回路の実施の形態１を示すブロック図である。
【図２】図１の段階型送信電力制御回路の制御状態と、従来の段階型送信電力制御回路の制御状態との比較を模式的に示すグラフである。
【図３】この発明に係わる段階型送信電力制御回路の実施の形態２を示すブロック図である。
【図４】段階型送信電力制御回路の従来例を示すブロック図である。
【符号の説明】
１００，２００    段階型送信電力制御回路
１０１，２１１，２２１    送信電力制御用アップダウンカウンタ
１０２，２１２，２２２    利得制御回路
１０３，２１３，２２３    利得可変増幅器
１０４，２１４，２２４    ２n 個パルス発生回路
２１０    第１の段階型送信電力制御回路
２２０    第２の段階型送信電力制御回路
２３０    アップコンバータ
【図１】
0003657726.tif 000002
【図２】
0003657726.tif 000003
【図３】
0003657726.tif 000004
【図４】
0003657726.tif 000005