(57)【特許請求の範囲】
【請求項１】
直流電圧を交流電圧に変換するための直流−交流変換手段が複数対のスイッチング素子からなるフルブリッジ型回路を有し、互いに直列に接続されたスイッチング素子のうち高段側に位置するスイッチング素子と低段側に位置するスイッチング素子とが相反的にスイッチング制御されるように構成された放電灯点灯回路において、
点灯回路の異常状態を検出するための異常検出手段と、
該異常検出手段により点灯回路の異常状態を検出したときに上記フルブリッジ型回路に電流が流れているか否かを検出するための電流検出手段と、
上記スイッチング素子のオン／オフ状態を規定するための素子状態規定手段とを設け、
上記異常検出手段により点灯回路の異常状態が検出された場合には、上記素子状態規定手段により、上記した高段側に位置するスイッチング素子をオフ状態とし、かつ、低段側のスイッチング素子をオン状態とした上で、さらに上記電流検出手段によって電流が検出された場合に上記した高段側に位置するスイッチング素子をオン状態とし、かつ、低段側のスイッチング素子をオフ状態とする
ことを特徴とする放電灯点灯回路。
【請求項２】
請求項１に記載の放電灯点灯回路において、
電流検出手段によって検出される電流についての継続時間を計時するための計時手段を設け、当該電流が規定時間以上に亘って流れている場合に、素子状態規定手段が、フルブリッジ型回路を構成する複数対のスイッチング素子のうち高段側に位置するスイッチング素子をオン状態とし、かつ、低段側のスイッチング素子をオフ状態とする
ことを特徴とする放電灯点灯回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数対のスイッチング素子からなるフルブリッジ型の回路構成を有する直流−交流変換手段を備えた放電灯点灯回路において、高段側スイッチング素子にショート破壊が生じた場合に流れる貫通電流に起因する異常事態の発生を防止するための技術に関する。
【０００２】
【従来の技術】
メタルハライドランプ等の放電灯の点灯回路においては、直流電源、スイッチング電源回路、直流−交流変換回路、起動回路等を備えたものが知られており、ＤＣ−ＤＣコンバータ回路として構成されるスイッチング電源回路としてＤＣチョッパー方式やフライバック方式等の回路が用いられる。
【０００３】
そして、直流電圧を交流電圧（矩形波等）に変換するための直流−交流変換回路には、複数対のスイッチング素子（あるいはスイッチ素子）からなるフルブリッジ型回路を用いた構成が知られており、これは２対のスイッチング素子を互いに相反的に動作させることによって交番出力を得るものである。
【０００４】
図５は従来の回路構成の一例を等価回路で示すものであり、点灯回路ａは、直流電源ｂと、インダクタｃ及びスイッチング素子ｄ（例えば、ＦＥＴ（電界効果トランジスタ）等）を含むスイッチング電源部、そして、４つのスイッチング素子ｅ１乃至ｅ４（図ではこれらをスイッチの記号で示す。）を含むフルブリッジ型回路ｆ（各素子の駆動回路については図示を省略する。）から構成されている。
【０００５】
即ち、直流電源ｂの正極がインダクタｃの一端に接続され、該インダクタｃの他端がスイッチング素子ｄであるＮチャンネルＦＥＴのドレインに接続されており、スイッチング電源部の出力電圧が後段のフルブリッジ型回路ｆに送出される。尚、ＦＥＴのソースは直流電源ｂの負極に接続されており、そのゲートには図示しない制御回路からの信号が供給される。
【０００６】
フルブリッジ型回路ｆを構成する各スイッチング素子は上下２段の構成となっており、スイッチング素子ｅ１、ｅ３が高段側に配置され、スイッチング素子ｅ２、ｅ４が低段側に配置されている。つまり、スイッチング素子ｅ１は、その一端がインダクタｃに接続され、その他端がスイッチング素子ｅ２に接続されており、また、スイッチング素子ｅ３は、その一端がインダクタｃに接続され、その他端がスイッチング素子ｅ４に接続されている。尚、放電灯ｇは、その一端がスイッチング素子ｅ１とｅ２との接続点Ａに接続され、その他端がスイッチング素子ｅ３とｅ４との接続点Ｂに接続される。
【０００７】
また、スイッチング素子ｅ２、ｅ４の端子のうち、放電灯ｇとの接続点とは反対側の端子は、放電灯ｇの電流検出用に設けられたシャント抵抗ｈを介してＦＥＴのソースに接続されている。
【０００８】
この点灯回路ａにおいては、スイッチング素子ｄへの制御信号によってスイッチング電源部の出力電圧が制御された上でフルブリッジ型回路ｆに供給され、該フルブリッジ型回路ｆではスイッチング素子ｅ１とｅ４、ｅ２とｅ３とをそれぞれ組みにして互い相反的にスイッチングされることで矩形波交流出力が接続点Ａ、Ｂから放電灯ｇに供給される。
【０００９】
【発明が解決しようとする課題】
ところで、従来の回路にあっては、放電灯の一方の電極について地絡事故が生じた場合に発生する貫通電流によってスイッチング素子のショート破壊が生じると、装置の異常な発熱や発煙、あるいは発火の危険を伴う虞がある。
【００１０】
例えば、車輌用放電灯の点灯回路において、放電灯の電極の一方と車体との間で短絡が生じた場合に、図５に２点鎖線で示すように、フルブリッジ型回路ｆの出力段において地絡が起きると、スイッチング素子ｅ１及びｅ３がオン状態、ｅ２及びｅ４がオフ状態となっているときには、同図に破線で示す経路でもって貫通電流Ｉが流れてしまうことになる。
【００１１】
尚、この貫通電流Ｉは、直流電源ｂに対して無駄な電流を消費させる原因となり、また、フルブリッジ型回路ｆのスイッチング素子ｅ１乃至ｅ４について発熱や発火の原因ともなり得るので、元来許されないものである。
【００１２】
そこで、このような貫通電流Ｉを防ぐには、高段側のスイッチング素子ｅ１やｅ３で電流経路を断つための手立てを考えれば良く、従って、スイッチング素子ｅ１、ｅ３を何等かの方法でオフ状態に規定する方法が容易に思い付く。
【００１３】
図６では、高段側のスイッチング素子ｅ１及びｅ３がオフ状態とされ、低段側のスイッチング素子ｅ２及びｅ４がオン状態とされており、スイッチング素子ｅ１やｅ３の動作が常に正常であるという条件下では上記貫通電流Ｉの発生を防止することができる。
【００１４】
しかしながら、何等かの原因によって、例えば、スイッチング素子ｅ３がショート破壊に陥った場合には、図６に破線で示す経路（直流電源ｂの正極→素子ｅ３→素子ｅ４→シャント抵抗ｈ→直流電源ｂの負極）で貫通電流Ｉ′が流れてしまうことになる。
【００１５】
尚、上記貫通電流Ｉ、Ｉ′の発生を阻止するためには、スイッチング素子ｅ１乃至ｅ４の全てがオフ状態となるように規定する方法を用いれば良いことになるが、このような状態を実現するために必要なスイッチング素子の駆動回路（所謂ブリッジドライバ）の構成や制御が複雑になり、これがコスト上昇を招く原因となる。また、この場合においても、全てのスイッチング素子ｅ１乃至ｅ４がオフとなる状態が保証されるのは各スイッチング素子に異常がないという条件が満たされるときである。
【００１６】
そこで、本発明は、フルブリッジ型回路を構成する複数対のスイッチング素子のうち、高段側に位置するスイッチング素子の異常により貫通電流が発生するのを防ぐことで回路保護を図ることを課題とする。
【００１７】
【課題を解決するための手段】
本発明は上記した課題を解決するために、直流電圧を交流電圧に変換するための直流−交流変換手段が複数対のスイッチング素子からなるフルブリッジ型回路を有し、互いに直列に接続されたスイッチング素子のうち高段側に位置するスイッチング素子と低段側に位置するスイッチング素子とが相反的にスイッチング制御されるように構成された放電灯点灯回路において、下記に示す構成を有するものである。
・点灯回路の異常状態を検出するための異常検出手段を有すること。
・異常検出手段により点灯回路の異常状態を検出したときにフルブリッジ型回路に電流が流れているか否かを検出するための電流検出手段を有すること。
・スイッチング素子のオン／オフ状態を規定するための素子状態規定手段を有すること。
・異常検出手段により点灯回路の異常状態が検出された場合には、素子状態規定手段により、上記した高段側に位置するスイッチング素子をオフ状態とし、かつ、低段側のスイッチング素子をオン状態とした上で、さらに電流検出手段によって電流が検出された場合に上記した高段側に位置するスイッチング素子をオン状態とし、かつ、低段側のスイッチング素子をオフ状態とすること。
【００１８】
本発明によれば、フルブリッジ型回路に流れる電流が貫通電流の前兆として検出された場合には、フルブリッジ型回路を構成する複数対のスイッチング素子のうち高段側に位置するスイッチング素子をオン状態とし、かつ、低段側のスイッチング素子をオフ状態とすることで、貫通電流の経路を断つことができる。
【００１９】
【発明の実施の形態】
図１は本発明の基本構成を示すものであり、放電灯点灯回路１は、直流電源２、スイッチング電源部３、直流−交流変換手段４、起動回路５、異常検出手段６、電流検出手段７、素子状態規定手段８を備えている。
【００２０】
スイッチング電源部３は、ＤＣ（直流）−ＤＣ（直流）コンバータ回路としての形態を有しており、例えば、図２（Ａ）に概略的に示すように、直流電源２に対してインダクタＬ及びスイッチング素子ＳＷを設けた構成や図２（Ｂ）に概略的に示すように直流電源２に対してトランスＴ及びスイッチング素子ＳＷを設けた構成が挙げられる。
【００２１】
つまり、図２（Ａ）に示す例では、インダクタＬの一端が直流電源２の正極に接続されるとともに、該インダクタＬの他端がスイッチング素子ＳＷであるＮチャンネルＦＥＴのドレインに接続され、ＦＥＴのソースが直流電源２の負極に接続されている。また、図２（Ｂ）に示す例では、トランスＴの１次巻線Ｔ１の一端が直流電源２の正極に接続されるとともに、該１次巻線Ｔ１の他端がスイッチング素子ＳＷであるＮチャンネルＦＥＴのドレインに接続されており、トランスＴの２次巻線Ｔ２については、その一端が出力端子に接続され、他端がＦＥＴのドレインに接続されていて、該ＦＥＴのソースが直流電源２の負極に接続されている。尚、いずれの例においても直流電源電圧の入力段と出力段とが直流的に繋がった構成となっており（つまり、入力段と出力段とが絶縁された構成となっていない。）、また、スイッチング素子ＳＷについては、図示しない既知の制御回路（放電灯の管電圧や管電流の検出信号あるいはこれらの相当信号に応じて放電灯の電力制御を行う回路）から送られて来る信号によってスイッチング制御が行われることで（ＦＥＴのゲートに制御信号が供給されてそのオン／オフ状態が制御される。）、出力電圧値が可変制御される。
【００２２】
直流電圧を交流電圧に変換するための直流−交流変換手段４は、複数対のスイッチング素子（電界効果トランジスタ等）を有しており、これらがフルブリッジ型回路を構成している。図１では、スイッチの記号で示す４つの半導体スイッチング素子４ｓｉ（ｉ＝１、２、３、４）が、スイッチング電源部３の出力ラインＬＮ１とＬＮ２との間に設けられており、これらのうち素子４ｓ１と４ｓ３が高段側に配置され、素子４ｓ２と４ｓ４が低段側に配置されている。
【００２３】
つまり、素子４ｓ１と４ｓ２とが直列接続された状態で素子４ｓ１の一端が出力ラインＬＮ１に接続されるとともに、素子４ｓ２のうち素子４ｓ１との接続点Ａとは反対側の端子が出力ラインＬＮ２に接続されており、また、素子４ｓ３と４ｓ４とが直列接続された状態で素子４ｓ３の一端が出力ラインＬＮ１に接続されるとともに、素子４ｓ４のうち素子４ｓ３との接続点Ｂとは反対側の端子が出力ラインＬＮ２に接続されている。
【００２４】
そして、これらのスイッチング素子４ｓｉ（ｉ＝１〜４）については、駆動回路（ブリッジドライバ）４ａからの制御信号が送られ、素子４ｓ１及び４ｓ４と、素子４ｓ２及び４ｓ３とをそれぞれ組みとして相反的にスイッチング制御が行われる。
【００２５】
直流−交流変換手段４の出力電圧は、上記接続点Ａ、Ｂからそれぞれ引き出された交流出力ラインを通して放電灯９に供給されることになるが、放電灯９の起動時には高電圧の起動パルス（あるいは始動用パルス）を、直流−交流変換手段４の出力に重畳して放電灯９に供給する必要があり、そのためにの起動回路５が設けられている。
【００２６】
異常検出手段６は、点灯回路１の異常状態を検出して回路保護を図るために設けられた回路であり、直流電源２からの入力電圧値や入力電流値、あるいは直流−交流変換手段４の出力（電圧、電流）や放電灯９の状態について正常でないと判断した場合に点灯回路１の動作を停止させるものである。
【００２７】
回路動作の停止方法については、例えば、直流電源２からスイッチング電源部３以降への電源供給を遮断する方法や、直流−交流変換手段４の動作を停止させる方法が挙げられ、後者については、上記スイッチング素子４ｓｉ（ｉ＝１〜４）のスイッチング動作を停止させる方法として、高段側のスイッチング素子４ｓ１、４ｓ３をオフ状態とし、かつスイッチング素子４ｓ２、４ｓ４をオン状態に規定する方法が挙げられる。
【００２８】
また、異常検出手段６が異常判断の基礎情報として用いる信号には、例えば、上記起動回路５内に設けられた放電灯９の管電圧や管電流の検出手段によって得られる検出信号、あるいは当該検出信号の相当信号を得るためにスイッチング電源部３内に設けられた検出手段からの信号等を利用することができるが、異常検出についての方法や回路構成については本発明に関する限り如何なる形態を採っても構わないので、その詳細な説明を省略する（例えば、特願平１−３１８４８１号（特開平３−１７９６９４号）の図面第２図や、特願平９−１２５４１８号（特開平１０−３１２８９６号）の図４、図５に示される構成等が挙げられる。）。
【００２９】
異常検出手段６により点灯回路１の異常状態を検出したときに該点灯回路の動作が停止された後の状態で、フルブリッジ型回路に電流が流れているか否かを検出する電流検出手段７については、図１ではスイッチング電源部３の出力ラインＬＮ２上に設けられている。尚、この電流検出手段７としては電流−電圧変換のためのシャント抵抗が用いられるが、これに限らず電流検出が可能な各種の検出手段（カレントトランス等）を使用できることは勿論である。また、電流検出手段７によって得られる検出信号は素子状態規定手段８に送出されるが、当該信号を異常検出手段６に送出することで異常判断の基礎情報として利用することができる。
【００３０】
素子状態規定手段８は、点灯回路１についての異常が検出された場合にスイッチング素子４ｓｉ（ｉ＝１〜４）のオン／オフ状態を規定するために必要とされ、異常検出手段６からの信号（点灯回路に異常が発生したか否かを示す判定信号）と、電流検出手段７によって得られる検出信号とが送られて来る。そして、素子状態規定手段８は、電流検出手段７によってフルブリッジ型回路に電流が検出された場合に、フルブリッジ型回路の駆動回路４ａに制御信号を送出して、複数対のスイッチング素子４ｓｉ（ｉ＝１〜４）のうち高段側に位置するスイッチング素子４ｓ１、４ｓ３をオン状態とし、かつ、低段側のスイッチング素子４ｓ２、４ｓ４をオフ状態とする。
【００３１】
つまり、異常検出手段６からの信号を受けて、異常の発生を素子状態規定手段８が知らされたときに、電流検出手段７により検出される電流が貫通電流の前兆であると判断された場合には、フルブリッジ型回路のスイッチング素子の状態設定として、高段側の素子をオン、低段側の素子をオフにすることで、高段側素子にショート破壊が生じた場合でも貫通電流が流れずに済むことになる。
【００３２】
図３及び図４は回路構成の主要部を例示したものであり、図３がフルブリッジ型回路を示し、図４が素子状態規定手段８を含む回路の構成例を示している。
【００３３】
図３において２つのブリッジドライバＤＲＶ１、ＤＲＶ２が設けられており、その一方ＤＲＶ１は制御信号「Ｓ１」を受けてスイッチング素子４ｓ１、４ｓ２の動作制御を行い、他方のＤＲＶ２は制御信号「Ｓ２」を受けてスイッチング素子４ｓ３、４ｓ４の動作制御を行う。
【００３４】
そして、制御信号Ｓ１がＨ（ハイ）レベルの場合に素子４ｓ１がオン状態、素子４ｓ２がオフ状態となり、信号Ｓ１がＬ（ロー）レベルの場合に素子４ｓ１がオフ状態、素子４ｓ２がオン状態となるようＤＲＶ１が構成されており、同様に制御信号Ｓ２がＨレベルの場合に素子４ｓ３がオン状態、素子４ｓ４がオフ状態となり、信号Ｓ２がＬレベルの場合に素子４ｓ３がオフ状態、素子４ｓ４がオン状態となるようＤＲＶ２が構成されている。例えば、放電灯９の正常点灯時において、素子４ｓｉ（ｉ＝１〜４）についてオン状態の重複期間やデッドタイムのない制御を行う場合には、信号Ｓ１と信号Ｓ２の位相について互いに反相の関係があるため、制御信号Ｓ１がＨレベルの期間において素子４ｓ１がオン状態、素子４ｓ２がオフ状態となり（素子４ｓ３、４ｓ４については制御信号Ｓ２がＬレベルであるため、４ｓ３がオフ状態、４ｓ４がオン状態となる。）、また、制御信号Ｓ１がＬレベルの期間において素子４ｓ１がオフ状態、素子４ｓ２がオン状態となり（素子４ｓ３、４ｓ４については制御信号Ｓ２がＨレベルであるため、４ｓ３がオン状態、４ｓ４がオフ状態となる。）。
【００３５】
従って、異常検出手段６によって回路の異常が検出されたとき（但し、電流検出手段７によって電流が検出されない場合）に制御信号Ｓ１とＳ２との反相関係を破り、両信号をともにＬレベル信号に規定すれば、高段側の素子４ｓ１、４ｓ３をオフ状態とすることで、地絡時の貫通電流を防ぐことができる。
【００３６】
また、回路異常が検出された時に電流検出手段７によって電流が検出された場合には、制御信号Ｓ１及びＳ２をともにＨレベル信号に規定すれば、低段側の素子４ｓ２、４ｓ４がオフ状態となるので、高段側の素子にショート破壊が生じた場合の貫通電流を防止できる。
【００３７】
尚、低段側の素子にショート破壊が生じた場合には、制御信号Ｓ１とＳ２をＬレベル信号とし、かつ高段側の素子が正常である限り、電流検出手段７により電流が検出されることはない（つまり、高段側及び低段側の素子にショート破壊が生じた場合に貫通電流を防ぐ手立てはない。）。
【００３８】
図４は制御信号Ｓ１、Ｓ２の生成（ロジック）回路１０を例示しており、端子ＴＬには、電流検出手段７（シャント抵抗等）の検出信号に基づいて放電灯９の点灯又は消灯状態を判別する回路（図示せず）からの点灯判別信号「ＳＬ」（点灯状態のときに管電流が検出されてＨレベルとされ、消灯あるいは不点灯状態のときには管電流が検出されずＬレベルとされる。）が供給される。尚、電流検出手段７の検出信号を直接的に用いる方法もあるが、当該検出信号に基づく点灯判別信号は異常検出の判断にあたって幅広く用いることができる信号であるため、当該信号を電流検出信号に流用することで検出回路の共通化やコスト低減を図ることができる。
【００３９】
端子Ｔａには、異常検出手段６からの異常判別信号「Ｓａ」（異常時にＨレベル、正常時にＬレベルとされる。）が供給され、また、端子Ｔｂには、異常判別信号Ｓａの反相信号「Ｓｂ」（つまり、異常時にＬレベル、正常時にＨレベルとされる。）が供給される。
【００４０】
端子Ｔｃｋには、図示しないクロック信号発生部からのクロック信号「ＣＬＫ」（例えば、１ｋＨｚ程度）が供給されるようになっており、当該信号は２入力ＯＲ（論理和）ゲート１１を介してカウンタ１２のクロック入力端子（図では端子「ＣＫ」の上に「−」（バー）を付けて示す。）に送出される。尚、２入力ＯＲゲート１１の他方の入力端子にはカウンタ１２の「Ｑ６」端子からの出力信号が供給される。
【００４１】
そして、カウンタ１２のリセット端子（ＲＳＴ）には、上記信号ＳＬ、Ｓｂ及びカウンタ１２のＱ６端子の出力信号についての論理演算結果が入力される。つまり、信号ＳＬがＮＯＴ（否定論理）ゲート１３を介して２入力ＡＮＤ（論理積）ゲート１４の一方の入力とされ、当該ゲート１４の他方の入力端子には、カウンタ１２のＱ６端子の出力信号がＮＯＴゲート１５を介して入力されるように構成されており、２入力ＡＮＤゲート１４の出力信号と信号Ｓｂとの論理和が２入力ＯＲゲート１６によって得られた後にカウンタ１２のリセット端子（ＲＳＴ）に供給される。
【００４２】
Ｄフリップフロップ１７については、そのクロック入力端子（ＣＫ）に端子Ｔｃｋからのクロック信号ＣＬＫが入力されるとともに、Ｄ入力端子（Ｄ）には、Ｄフリップフロップ１７のＱバー出力（図では「Ｑ」の上に「−」を付けて示す。）が供給される。尚、プリセット端子（ＰＲ）やリセット端子（Ｒ）には所定の電源電圧「ＶDD」が供給される。
【００４３】
Ｄフリップフロップ１７のＱ出力は、２入力ＯＲゲート１８の一方の入力端子に送出され、該ＯＲゲート１８の他方の入力端子には信号Ｓａが供給される。また、Ｄフリップフロップ１７のＱバー出力は、２入力ＯＲゲート１９の一方の入力端子に送出され、該ＯＲゲート１９の他方の入力端子には信号Ｓａが供給される。
【００４４】
そして、２入力ＯＲゲート１８の出力信号はＮＯＴゲート２０を介して２入力ＯＲゲート２１の一方の入力端子に送出されるとともに、該ＯＲゲート２１の他方の入力端子にはカウンタ１２の出力信号（Ｑ６端子の出力）が供給されるようになっており、２入力ＯＲゲート２１の出力信号が端子Ｔｏ１から出力されてこれが制御信号Ｓ１となる。
【００４５】
また、２入力ＯＲゲート１９の出力信号はＮＯＴゲート２２を介して２入力ＯＲゲート２３の一方の入力端子に送出されるとともに、該ＯＲゲート２３の他方の入力端子にはカウンタ１２の出力信号（Ｑ６端子の出力）が供給されるようになっており、２入力ＯＲゲート２３の出力信号が端子Ｔｏ２から出力されてこれが制御信号Ｓ２となる。
【００４６】
しかして、この回路１０において、正常動作時には信号ＳａがＬレベル、信号ＳｂがＨレベルであるため、カウンタ１２にはリセットがかかった状態となる。よって、クロック信号ＣＬＫがＤフリップフロップ１７によって１／２分周されることで５００Ｈｚ程度の信号となり、当該フリップフロップ１７のＱ出力の否定（あるいは反転）信号が制御信号Ｓ１として、また、Ｑバー信号の否定信号が制御信号Ｓ２として得られることになる。
【００４７】
そして、回路の異常が検出された場合には、点灯判別信号ＳＬの状態値に関して下記に示すように２通りの場合分けがなされる。
【００４８】
ｉ）信号ＳａがＨレベルで、かつ信号ＳＬがＬレベルの場合
ｉｉ）信号ＳａがＨレベルで、かつ信号ＳＬがＨレベルの場合。
【００４９】
先ず、ｉ）の場合には、２入力ＯＲゲート１８、１９の出力が強制的にＨレベルとなり、それの否定信号（Ｌレベル信号）が２入力ＯＲゲート２１、２３に送出される。尚、信号ＳＬがＬレベルであり、カウンタ１２のＱ６端子の出力信号がＬレベルである限りカウンタ１２はリセットがかかったままの状態となるので、該カウンタ１２の出力するＬレベル信号が２入力ＯＲゲート２１、２３に送出される。これによって、制御信号Ｓ１、Ｓ２はともにＬレベルとなる。
【００５０】
ｉｉ）の場合には、信号ＳＬがＨレベルであるため、２入力ＡＮＤゲート１４、２入力ＯＲゲート１６の出力信号がＬレベルとなってカウンタ１２のリセット端子に供給される。よって、カウンタ１２が動作し、規定時間（例えば、３２ミリ秒）が経過するとＱ６端子の出力がＨレベルとなり、これが２入力ＯＲゲート２１、２３に送出され、これにより制御信号Ｓ１、Ｓ２がともにＨレベルとなる。
【００５１】
尚、カウンタ１２のＱ６端子の出力がＨレベルとなる前に信号ＳＬがＬレベルとなった場合には、カウンタ１２にはリセットがかけられるので、制御信号Ｓ１、Ｓ２がともにＬレベルとなる。
【００５２】
カウンタ１２は、電流検出手段７によって検出される電流が規定時間以上に亘って継続しているか否かを把握するために設けられており、規定時間以上に亘る電流の継続状態が検出された場合に貫通電流の蓋然性が高いと判断して、その判定信号としてＨレベルの信号を出力する。また、規定時間未満に亘る電流の継続状態が検出された場合には、これを一時的な発生電流とみなし、貫通電流の蓋然性が低いと判断して、その判定信号としてＬレベルの信号を出力し、誤検出が頻繁に生じないように防止している。
【００５３】
このように、電流検出手段７によって検出される電流についての継続時間を計時するための計時手段を設け、当該電流が規定時間以上に亘って流れている場合に、素子状態規定手段８によって、フルブリッジ型回路を構成する複数対のスイッチング素子のうち高段側に位置するスイッチング素子をオン状態とし、かつ、低段側のスイッチング素子をオフ状態とすることが好ましい。
【００５４】
また、図２（Ａ）や図２（Ｂ）に示したように、コンバータの入出力段がＤＣ（直流）的に繋がっている場合において、後段のフルブリッジ型回路で地絡事故が生じたときに、図５で説明した貫通電流が流れるのを防ぐためには、異常検出手段６により点灯回路１の異常状態が検出され、かつ、電流検出手段７によって電流が検出されない場合に、素子状態規定手段８によって、フルブリッジ型回路を構成する複数対のスイッチング素子のうち高段側に位置するスイッチング素子をオフ状態とし、低段側のスイッチング素子をオン状態に規定すれば良い。
【００５５】
【発明の効果】
以上に記載したところから明らかなように、請求項１に係る発明によれば、異常発生の検出時に、フルブリッジ型回路において互いに直列に接続されたスイッチング素子のうち高段側に位置するスイッチング素子をオフ状態とし、かつ、低段側のスイッチング素子をオン状態とすることによって、地絡時の貫通電流経路を断つことができる。
そして、フルブリッジ型回路に流れる電流が貫通電流の前兆として検出された場合に、フルブリッジ型回路において互いに直列に接続されたスイッチング素子のうち高段側に位置するスイッチング素子をオン状態とし、かつ、低段側のスイッチング素子をオフ状態とすることで、高段側スイッチング素子のショート故障時における貫通電流の経路を遮断することができるので、スイッチング素子の発熱や発火等を未然に防止することができる。
【００５６】
請求項２に係る発明によれば、電流検出手段によって検出される電流が規定時間以上に亘って流れている場合に、フルブリッジ型回路を構成する複数対のスイッチング素子のうち高段側に位置するスイッチング素子をオン状態とし、かつ、低段側のスイッチング素子をオフ状態とすることによって、誤検出の発生を防止し、貫通電流経路の遮断について確実性を高めることができる。
【図面の簡単な説明】
【図１】本発明の基本構成を示す回路ブロック図である。
【図２】スイッチング電源部の構成例を概略的に示すものであり、（Ａ）は直流電源に対してインダクタＬ及びスイッチング素子ＳＷを設けた構成を示し、（Ｂ）は直流電源に対してトランスＴ及びスイッチング素子ＳＷを設けた構成を示す。
【図３】フルブリッジ型回路の構成例を示す図である。
【図４】制御信号Ｓ１、Ｓ２の生成回路例を示す図である。
【図５】図６とともに従来例について説明するための図であり、本図は回路構成例を示す等価回路図である。
【図６】従来の問題点について説明するための図である。
【符号の説明】
１…放電灯点灯回路、４…直流−交流変換手段、４ｓｉ（ｉ＝１〜４）…スイッチング素子、４ｓ１、４ｓ３…高段側のスイッチング素子、４ｓ２、４ｓ４…低段側のスイッチング素子、６…異常検出手段、７…電流検出手段、８…素子状態規定手段、１２…計時手段
【図１】
0003710949.tif 000002
【図２】
0003710949.tif 000003
【図３】
0003710949.tif 000004
【図４】
0003710949.tif 000005
【図５】
0003710949.tif 000006
【図６】
0003710949.tif 000007