(57)【特許請求の範囲】
【請求項１】
細長い形状の絶縁基板と、該絶縁基板上に形成される所望のパターンの導電路と、該導電路の一部で構成され且つ短辺方向にほぼ短辺の幅に設けられた固着電極と、該固着電極にダイボンドされる上面に小さい面積の制御電極と大きい面積の電流通過電極とを備えたスイッチング素子のベアチップと、前記固着電極の一方の側に配置され且つ前記制御電極に接続される一方の接続電極と、前記固着電極の他方の側に配置され且つ前記電流通過電極に接続される他方の接続電極と、前記制御電極と一方の前記接続電極とを電気的に接続する細線と、一方の端部を前記電流通過電極の大部分と重畳して電気的に接続され且つ他方の端部を前記他方の接続電極まで延在して電気的に接続される板状接続板とを備えたことを特徴とするスイッチング素子のベアチップの実装構造。
【請求項２】
細長い形状の絶縁基板と、該絶縁基板上に形成される所望のパターンの導電路と、該導電路の一部で構成され且つ短辺方向にほぼ短辺の幅に設けられた固着電極と、該固着電極にダイボンドされる上面に小さい面積の制御電極と大きい面積の電流通過電極とを備えた２個のスイッチング素子のベアチップと、前記固着電極の一方の側に配置され且つ各々の前記スイッチング素子の前記制御電極に接続される２組の一方の接続電極と、前記固着電極の他方の側に配置され且つ各々の前記スイッチング素子の前記電流通過電極に接続される２組の他方の接続電極と、各々の前記スイッチング素子の前記制御電極と各組の一方の前記接続電極とを電気的に接続する細線と、一方の端部を各々の前記スイッチング素子の前記電流通過電極の大部分と重畳して電気的に接続され且つ他方の端部を各組の前記他方の接続電極まで延在して電気的に接続される板状接続板とを備えたことを特徴とするスイッチング素子のベアチップの実装構造。
【請求項３】
前記スイッチング素子のベアチップをモノリシック構造に形成したことを特徴とする請求項２記載のスイッチング素子のベアチップの実装構造。
【請求項４】
前記スイッチング素子のベアチップの前記ゲート電極に接続されたボンディング細線の引き出し方向と前記スイッチング素子のベアチップの前記電流通過電極に接続された前記板状接続板の引き出し方向を反対方向にすることを特徴とする請求項１から請求項３のいずれかに記載のスイッチング素子のベアチップの実装構造。
【請求項５】
前記板状接続板を前記電流通過電極に固着するプリフォーム材を半田あるいは銀ぺーストとすることを特徴とする請求項１から請求項４のいずれかに記載のスイッチング素子のベアチップの実装構造。
【請求項６】
前記制御電極および電流通過電極を金あるいは銀で形成することを特徴とする請求項１から請求項５のいずれかに記載のスイッチング素子のベアチップの実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスイッチング素子のベアチップの実装構造、特に二次電池に内蔵できるバッテリーマネージメントを行うスイッチング素子のベアチップを搭載した実装構造に関する。
【０００２】
【従来の技術】
携帯端末の普及に伴い小型で大容量のリチュウムイオン電池が求められるようになってきた。このリチュウムイオン電池の充放電のバッテリーマネージメントを行う保護回路基板は携帯端末の軽量化のニーズにより、より小型で負荷ショートにも十分に耐えうるものでなくてはならない。かかる保護回路基板はリチュウムイオン電池の容器内に内蔵されるために小型化が求められ、チップ部品を多用したＣＯＢ(Ｃｈｉｐ  ｏｎ  Ｂｏａｒｄ)技術が駆使され、小型化の要求に応えてきた。しかし一方ではリチュウムイオン電池に直列にスイッチング素子を接続するのでこのスイッチング素子のオン抵抗も極めて小さくするニーズがあり、これが携帯電話では通話時間や待機時間を長くするために不可欠の要素である。
【０００３】
図６に具体的なバッテリーマネージメントを行う保護回路を示す。リチュウムイオン電池ＬｉＢに直列に２個のパワーＭＯＳＦＥＴ  Ｑ１、Ｑ２を接続し、リチュウムイオン電池ＬｉＢの電圧をコントロールＩＣで検知しながら２個のパワーＭＯＳＦＥＴ  Ｑ１、Ｑ２ のオンオフ制御を行って過充電、過放電あるいは負荷ショートからリチュウムイオン電池ＬｉＢを保護している。２個のパワーＭＯＳＦＥＴ  Ｑ１、Ｑ２はドレイン電極Ｄを共通接続し、両端にそれぞれのソース電極Ｓが配置され、各々のゲート電極ＧはコントロールＩＣに接続されている。
【０００４】
充電時には両端に電源が接続され、リチュウムイオン電池ＬｉＢに充電電流が矢印の方向に供給され充電を行う。リチュウムイオン電池ＬｉＢが過充電になるとコントロールＩＣで電圧の検出をして、パワーＭＯＳＦＥＴ  Ｑ２のゲート電圧がＨ(ハイレベル)からＬ（ローレベル）になり、パワーＭＯＳＦＥＴ Ｑ２がオフして回路を遮断してリチュウムイオン電池ＬｉＢの保護をする。
【０００５】
放電時には両端は負荷に接続され、所定の電圧までは携帯端末の動作を行う。しかしリチュウムイオン電池ＬｉＢが過放電となるとコントロールＩＣで電圧を検知して、パワーＭＯＳＦＥＴ Ｑ１のゲート電圧をＨからＬにしてパワーＭＯＳＦＥＴ Ｑ１をオフして回路を遮断してリチュウムイオン電池ＬｉＢの保護を行う。
【０００６】
更に負荷ショート時あるいは過電流が流れた時はパワーＭＯＳＦＥＴ Ｑ１、Ｑ２に大電流が流れ、パワーＭＯＳＦＥＴ Ｑ１、Ｑ２の両端電圧が急激に上昇するので、この電圧をコントロールＩＣで検出して放電時と同様にパワーＭＯＳＦＥＴ  Ｑ１をオフして回路を遮断してリチュウムイオン電池ＬｉＢの保護を行う。しかし保護回路が動作するまでの短期間に大電流が流れるため、パワーＭＯＳＦＥＴ  Ｑ１、Ｑ２に対してせん頭ドレイン電流の大電流化が要求される。
【０００７】
またかかる保護回路ではリチュウムイオン電池ＬｉＢに直列に２個のＮチャンネル型のパワーＭＯＳＦＥＴ  Ｑ１、Ｑ２が接続されるので、この２個のパワーＭＯＳＦＥＴ  Ｑ１、Ｑ２の低オン抵抗(ＲDS(on))が最も要求される項目である。このためにチップを製造する上で微細加工によりセル密度を上げる開発が進められてきた。
【０００８】
具体的には、チャンネルが半導体基板表面に形成されるプレーナー構造ではセル密度は７４０万個／平方インチで、オン抵抗が２７ｍΩであったが、チャンネルをトレンチの側面に形成するトレンチ構造の第１世代ではセル密度は２５００万個／平方インチと大幅に向上し、オン抵抗が１７ｍΩに低減できた。さらにトレンチ構造の第２世代ではセル密度は７２００万個／平方インチで、オン抵抗が１２ｍΩまで低減できた。しかし微細化にも限度があり、オン抵抗をさらに飛躍的に低減するには限界が見えてきた。
【０００９】
図７はかかるセル密度を改良したパワーＭＯＳＦＥＴを実装した保護回路基板を説明する平面図である。実際には図６に示した回路部品が搭載されているが、図面上は全てを示していない。絶縁基板１には両面に銅箔よりなる導電路２が形成され、所望の個所でスルーホール（図示せず）を介して上面と下面の導電路２は接続された多層配線となっている。パワーＭＯＳＦＥＴ３、４は表面実装用のＳＯＰ８の外形に樹脂モールドされ、一方の側にドレイン電極と接続された２本の端子５、５を出し、対向する側にはゲート電極と接続されたゲート端子７とソース電極に接続されたソース端子８が出ている。９はコントロールＩＣであり、１０は図６のＣ１からＣ３に対応するチップコンデンサであり、１１は図６のＲ１からＲ２に対応するチップ抵抗である。１２、１３は外部端子であり、図７のＬＰ２、ＬＰ３と対応する。この外部端子は導電路２の一部で形成されたパッド１４に半田で固着される。この保護回路基板はリチュウムイオン電池のケース内に収納されるために、その形状に応じた形に形成されるが、基本的なニーズとして小型であることが最大の課題である。
【００１０】
図８はパワーＭＯＳＦＥＴ３、４の断面構造を示す。ＮＫ−２０２(銅  ９７．６％  錫  ２％)を素材とした打ち抜きフレームであり、このフレームのヘッダー２１上に半田あるいは銀ペーストよりなるプリフォーム材２２でパワーＭＯＳＦＥＴのベアチップ２３が固着される。パワーＭＯＳＦＥＴのベアチップ２３の下面は金の裏張り電極（図示せず）によりドレイン電極が形成され、上面にはアルミニウムの蒸着によりゲート電極とソース電極が形成される。フレームのドレイン端子はヘッダー２１と連結されているので、ドレイン電極と直結され、ゲート電極およびソース電極は金のボンディング細線２４を用いたボールボンディングによりゲート端子７およびソース端子８と電気的に接続される。従って、オン抵抗を減少させるためにはフレーム材料、プリフォーム材、ボンディング細線２４の材料、チップ上面のソース電極の電極材料の持つ抵抗もパワーＭＯＳＦＥＴのオン抵抗に影響を及ぼしている。
【００１１】
図９および図１０はボンデイング細線に工夫をしてオン抵抗を引き下げた従来の技術を説明する平面図である。図９はソース電極とソース端子８を接続するボンディング細線２４を４本に増やし、電流容量を改善したものである。また図１０はソース電極とソース端子８を接続するボンディング細線２４を短い２本と長い２本の４本に増やし、電流容量を改善し、さらにソース電極へのボンディング個所を広げることによりソース電極の持つ抵抗を減少させたものである。
【００１２】
図５に従来のパワーＭＯＳＦＥＴの実装構造によるオン抵抗の違いを表にまとめた。サンプルＡからサンプルＤが従来のＳＯＰ８外形のモールド構造のものであり、サンプルＡが図９の構造と対応し、サンプルＢが図１０と対応する。サンプルＣはサンプルＡでプリフォーム材を半田から銀ペーストにしたもので、サンプルＤはサンプルＡでゲート電極およびソース電極をアルミニウムから金にしたものである。これからボンディング細線を短かい４本から短い２本と長い２本と組み合わせた場合はオン抵抗は１３．４３ｍΩから１２．１０ｍΩと１．３３ｍΩの減少が実現されるが、プリフォーム材の半田と銀ペーストとの変更やチップの表面電極材料をアルミニウムから金への変更では大きなオン抵抗の減少は図れないことが示されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、携帯端末の小型化、軽量化および内蔵電池の使用時間の長寿命化という要求はさらに強く求められているのが現状である。この中でパワーＭＯＳＦＥＴの実装構造を打破して、低オン抵抗を実現し且つ保護回路基板の小型化を実現できる有効な解決手段が見出せていない問題点がある。
【００１４】
【課題を解決するための手段】
本発明はかかる問題点の正面より見つめてなされ、細長い形状の絶縁基板と、該絶縁基板上に形成される所望のパターンの導電路と、該導電路の一部で構成され且つ短辺方向にほぼ短辺の幅に設けられた固着電極と、該固着電極にダイボンドされる上面に小さい面積の制御電極と大きい面積の電流通過電極とを備えたスイッチング素子のベアチップと、前記固着電極の一方の側に配置され且つ前記制御電極に接続される一方の接続電極と、前記固着電極の他方の側に配置され且つ前記電流通過電極に接続される他方の接続電極と、前記制御電極と一方の前記接続電極とを電気的に接続する細線と、一方の端部を前記電流通過電極の大部分と重畳して電気的に接続され且つ他方の端部を前記他方の接続電極まで延在して電気的に接続される板状接続板とを備えたことを特徴とする。
【００１５】
【発明の実施の形態】
本発明の実施の形態を図１から図６を参照して詳細に説明する。
【００１６】
図１は本発明を採用した保護回路基板の平面図を示す。この保護回路基板には図６に示した回路が実現されるように回路部品が搭載されているが、図面上は全てを示していない。短辺が５．９ｍｍで長辺が２８．６ｍｍの短冊状の細長い絶縁基板３１には両面に銅箔よりなる導電路３２が形成され、所望の個所でスルーホール（図示せず）を介して上面と下面の導電路３２は接続された多層配線となっている。
【００１７】
本発明の特徴はスイッチング素子であるパワーＭＯＳＦＥＴ３３、３４をベアチップのまま実装することにある。導電路３２の一部で形成した固着電極３５は絶縁基板３１の短辺方向にほぼ短辺の幅に細長く形成され、絶縁基板３１をよりスリムに形成できるように設計される。この固着電極３５は表面を金メッキ層で被覆され、パワーＭＯＳＦＥＴ３３、３４のベアチップが短辺方向に並べられて半田あるいは銀ペーストのプリフォーム材４１（図３参照）によりダイボンドされている。
【００１８】
パワーＭＯＳＦＥＴ３３、３４のベアチップの下面は金の裏張り電極が形成されておりドレイン電極（電流通過電極）を構成している。また図２から明らかなように、上面にはコーナー部分に小さい面積のゲート電極３６（制御電極）と上面の大部分を占める大きい面積のソース電極３７（電流通過電極）が形成されている。両電極３６、３７はアルミニウム層、チタン層、ニッケル層と積層して付着され、最上面に金層あるいは銀層が設けられており、半田あるいは銀ペーストのプリフォーム材で接続可能な電極構造となっている。
【００１９】
固着電極３５の近くには接続電極３８、３９が導電路３２の一部を利用して設けられる。図２にその拡大図で示すように、一方の接続電極３８は固着電極３５の一方の側に配置され、他方の接続電極３９は固着電極３５を挟んで反対の側に配置される。また一方の接続電極３８は固着電極３５にダイボンドされたパワーＭＯＳＦＥＴ３３、３４をベアチップのゲート電極３６（制御電極）に近接して設けられ、他方の接続電極３９は一方の接続電極３８とパワーＭＯＳＦＥＴ３３、３４をベアチップを挟んで対向する位置に設けられる。
【００２０】
換言すれば、一方の接続電極３８はゲート電極３６にもっとも近い固着電極３５の１辺に隣接して形成され、他方の接続電極３９は固着電極３５の対辺に隣接して形成されている。
【００２１】
ゲート電極３６と一方の接続電極３８は金のボンディング細線４０でボールボンディング法（アルミニウムのボンディング細線の場合はウエッジボンディング法を用いる）で接続される。
【００２２】
またソース電極３７は、一端をソース電極３７のほぼ全面と重畳してプリフォーム材４２で固着され且つ他端は延在されて他方の接続電極３９と半田のプリフォーム材４３で固着された板状接続板４４で接続される。
【００２３】
この板状接続板４４は本発明の最も特徴とする点であり、固着工程でボンディング細線４０が邪魔をしないようにボンディング細線４０の引き出し方向と逆方向に引き出される。この板状接続板４４はＥＦＴＥＣ−６(銅９９．９％)で構成された材質である。
【００２４】
パワーＭＯＳＦＥＴ３３、３４のベアチップは図３に示すようにエポキシ樹脂４５で封止して外気より保護する。
【００２５】
他の回路部品は図６と共通するものであり、符号も共通とした。すなわち、９はコントロールＩＣであり、１０は図６のＣ１からＣ３に対応するチップコンデンサであり、１１は図６のＲ１およびＲ２に対応するチップ抵抗である。１２、１３は外部端子であり、図６のＬＰ２、ＬＰ３と対応する。この外部端子は導電路３２の一部で形成されたパッド１４に半田で固着される。
【００２６】
図４はパワーＭＯＳＦＥＴ３３、３４をモノリシック化したものであり、１つのベアチップに２つのＭＯＳＦＥＴを集積化したものである。図６に示すパワーＭＯＳＦＥＴ  Ｑ１、Ｑ２はドレイン電極が共通となっているので、モノリシック化することで、小型化が図れる。またゲート電極３６を２つのコナーに線対称に配置することで、板状接続板４４の固着に邪魔になることを防止している。
【００２７】
図５に本発明を適用したサンプルＥ、Ｆのオン抵抗の実測値を示す。
【００２８】
これから板状接続板４４の採用による効果は、従来のサンプルＢと本発明のサンプルＥを比較すると３．４３ｍΩの改善がされている。金のボンディング細線から板状接続板４４への変更により、金のボンディング細線抵抗が２．３ｍΩに対して板状接続板４４の抵抗０．２ｍΩに減少するので、金のボンディング細線抵抗の低減効果が２．１ｍΩある。チップ表面電極をアルミニウムの持つ抵抗分をその上に設けた板状接続板４４に変更する低減効果が１．３３ｍΩと概算される。
【００２９】
板状接続板４４を接続するプリフォーム材４２の半田と銀ペーストとの差はサンプルＥとサンプルＦとを比較して、０．０７ｍΩと材質の特性ほどの差は出ない。プリフォーム材４２が面積に対して極めて薄いためである。
【００３０】
なお以上の説明ではスイッチング素子としてパワーＭＯＳＦＥＴで説明したが、大電流複合素子としてＩＧＢＴを用いても同様の効果が得られる。
【００３１】
【発明の効果】
本発明によれば、第１に細長い絶縁基板３１の短辺方向に延在され且つほぼ短辺の幅に形成された固着電極３５にスイッチング素子のベアチップ３３、３４を固着するので、絶縁基板３１をスイッチング素子のベアチップ３３、３４を固着する固着電極３５の幅までスリムに形成でき回路保護基板を一層小型化できる。またドレイン電極は固着電極より絶縁基板３１の下面の導電路に多層配線でき、固着電極３５を裏面より引き出せ、接続電極３８、３９を固着電極３５の長辺方向の両側に配置できる自由度が持てる。そのためにゲート電極３６の引き出し方向とソース電極３７の引き出し方向を反対側にでき、ソース電極３７の引き出し手段として板状接続板４４を採用できる。この結果、オン抵抗は従来のサンプルＢの１２．１０ｍΩから本発明のサンプルＥの８．６７ｍΩまで約３０％と飛躍的な低減を実現できる。
【００３２】
第２に、スイッチング素子のベアチップ３３、３４は下面を銅箔で形成された固着電極３５と接し、上面はほとんどの部分を板状接続板４４で接することになり、極めて放熱性が良好な構造を実現される。このために負荷ショートや過電流が流れても従来の金線のボンデイング細線と異なり板状接続板４４はすぐに溶断することが無く、また発熱に対してもすぐに放熱できるので、極めて破壊に強いスイッチング素子のベアチップの実装構造を実現できる。
【００３３】
第３に、本発明ではオン抵抗も放熱も良好な実装構造を提案できるので、従来と同様のスペックで良い場合はスイッチング素子のベアチップのサイズを更に小さく形成しても良く、保護回路基板の小型化に答えられる。
【００３４】
第４に、本発明ではスイッチング素子のベアチップ３３、３４を実装するので、ＳＯＰ８の外形（５．０×６．０×１．６ｍｍ）に比較してもモールド樹脂分の厚を省けるので、大幅に小形で且つ薄く実装できる。このために保護回路基板の小型化に大いに寄与できるする。
【００３５】
第５に、スイッチング素子のベアチップのモノリシック化により更にチップサイズ小さくでき、小型化に寄与できる。
【図面の簡単な説明】
【図１】本発明のスイッチング素子のベアチップの実装構造を説明する図である。
【図２】本発明のスイッチング素子のベアチップの実装構造を説明する図である。
【図３】本発明のスイッチング素子のベアチップの実装構造を説明する図である。
【図４】本発明の他の実施の形態のスイッチング素子のベアチップの実装構造を説明する図である。
【図５】本発明のスイッチング素子のベアチップの実装構造の特性を説明する図である。
【図６】本発明を適用するバッテリーマネージメントを行う保護回路を説明する図である。
【図７】従来のスイッチング素子を用いた保護回路基板の実装構造を説明する図である。
【図８】従来のスイッチング素子の実装構造を説明する図である。
【図９】従来のスイッチング素子の実装構造を説明する図である。
【図１０】従来のスイッチング素子の実装構造を説明する図である。
【図１】
0003676163.tif 000002
【図２】
0003676163.tif 000003
【図３】
0003676163.tif 000004
【図４】
0003676163.tif 000005
【図５】
0003676163.tif 000006
【図６】
0003676163.tif 000007
【図７】
0003676163.tif 000008
【図８】
0003676163.tif 000009
【図９】
0003676163.tif 000010
【図１０】
0003676163.tif 000011