(57)【特許請求の範囲】
【請求項１】
液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、
マトリクス回路が形成された電気絶縁性基板上に電気絶縁性合成樹脂材料を塗布して表面が平坦な電気絶縁膜を形成する工程と、
電気絶縁膜の表面に撥水性樹脂層を形成する工程と、
撥水性樹脂層上にレジスト層を形成し、レジスト層に、予め定めるコンタクトホール領域で未硬化となり、該コンタクトホール領域を除く画素電極形成領域で部分的に硬化し、これら以外の領域で硬化するように露光量を調整したマスクでハーフトーン露光を施した後、現像することにより多段階の厚みを有するレジスト層パターンを形成する工程と、
該レジスト層パターンをマスクとして電気絶縁膜と撥水性樹脂層を一括エッチングして、コンタクトホール領域においては撥水性樹脂層を除去し、電気絶縁膜を貫通してマトリクス回路に達するコンタクトホールを形成し、
コンタクトホール領域を除く画素電極形成領域においては撥水性樹脂層を除去し、電気絶縁膜上に該コンタクトホールに連なる凹所領域が形成されるようにパターニングする工程と、
該パターニングされた撥水性樹脂層および電気絶縁膜上に導電材料を塗布して、コンタクトホール内表面および凹所領域に画素電極を形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法。
【請求項２】
前記マトリクス回路は、薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、
該ＴＦＴアクティブマトリクス回路の製造工程は、
前記電気絶縁性基板上に成膜したゲート電極膜をパターニングする工程と、
ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、ソース・ドレイン電極となる金属層を順次積層する工程と、
金属層の表面にレジスト層を形成し、レジスト層に露光量を調整したマスクでハーフトーン露光を施す工程と、
第１の半導体層および第２の半導体層を島状に形成する工程と、
金属層をソース・ドレイン電極に分離パターニングし、チャネルエッチングを行う工程と、
ソース・ドレイン電極およびチャネルを覆うパッシベーション膜を形成する工程とを含むことを特徴とする請求項１記載の液晶用マトリクス基板の製造方法。
【請求項３】
前記画素電極の形成後に、残存している撥水性樹脂層を除去することを特徴とする請求項１または２記載の液晶用マトリクス基板の製造方法。
【請求項４】
前記電気絶縁性合成樹脂材料として、アクリル系樹脂を使用し、
前記撥水性樹脂層は撥水性フッ素系樹脂によって形成し、
前記画素電極は塗布型透光性導電材料で形成することを特徴とする請求項１〜３のいずれかに記載の液晶用マトリクス基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置を形成するための液晶用マトリクス基板の製造方法に関する。
【０００２】
【従来の技術】
従来から液晶表示装置としては、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）をスイッチング素子に用いる、アクティブマトリクス型液晶表示装置が広く用いられている。ＴＦＴをスイッチング素子とするアクティブマトリクス型液晶表示装置においては、透明なガラス基板の表面にＴＦＴアクティブマトリクス回路を形成したＴＦＴアレイ基板を使用する。ＴＦＴアクティブマトリクス型液晶表示装置の低消費電力化および高輝度化を図る上で、液晶セルの光透過率を大きく改善する必要がある。そのためにはＴＦＴアレイ基板の開口率を向上させることが必要である。開口率向上の手段としては、液晶セルに電界を与えるための画素電極を平坦な保護膜上に形成し、ＴＦＴ素子と画素電極とを立体的にオーバーラップさせる方式が知られている。この方式では８０％を超える高開口率が実現されている。
【０００３】
図１０〜図１５の（ａ）〜（ｐ）は、このような高開口率アクティブマトリクス基板の製造プロセスを模式的な断面構成として示す。図１０〜図１５は、走査用のゲート電極配線とデータ用のソース電極配線とが交差するＧ−Ｓ交差部、スイッチング素子であるＴＦＴ素子部、画素部および周辺回路に設けられる端子部を製造する過程を、断面構成で表している。
【０００４】
図１０（ａ）は、ガラス基板２１上にゲート電極膜２２を成膜した状態を示す断面図である。ゲート電極膜２２は、スパッタリング法などによって、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）などの金属膜として形成する。
【０００５】
図１０（ｂ）は、ゲート電極膜２２の上にフォトレジストを均一に塗布した後、１枚目のフォトマスクを用いてレジストパターン２３を形成した状態を示す。
【０００６】
図１０（ｃ）は、レジストパターン２３を利用してエッチングを行い、ゲート電極膜２２をパターニングした状態を示す。
【０００７】
図１１（ｄ）は、レジストパターン２３を除去した後、ゲート絶縁膜２４，第１半導体層２５および第２半導体層２６の３層をプラズマＣＶＤ法やスパッタリング法などで連続積層成膜した状態を示す。ゲート絶縁膜２４は、たとえば窒化シリコン（ＳｉＮx）膜などで形成する。第１半導体層２５は、アモルファスシリコン（ａ−Ｓｉ）膜で形成する。第２半導体層２６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ+−Ｓｉ）膜で形成する。
【０００８】
図１１（ｅ）は、一旦全面にフォトレジストを塗布した後、２枚目のフォトマスクを用いてレジストパターン２７を形成した状態を示す。レジストパターン２７を形成するのはＴＦＴ素子部のみであり、Ｇ−Ｓ交差部、画素部および端子部には形成しない。
【０００９】
図１１（ｆ）は、レジストパターン２７を用いてエッチングを行い、第１半導体層２５および第２半導体層２６の２層を島状にパターニングした状態を示す。なお、本従来例ではレジストパターン２７を形成する部分をＴＦＴ素子部のみとしたが、レジストパターン２７をＧ−Ｓ交差部にも形成し、第１半導体層２５および第２半導体層２６の２層積層膜がＧ−Ｓ交差部にも残存する構造となっても、同様の特性を有する液晶用マトリクス基板が得られる。
【００１０】
図１２（ｇ）は、レジストパターン２７を除去した後、全面にソース・ドレイン電極膜２８を成膜した状態を示す。ソース・ドレイン電極膜２８は、スパッタリング法などによって、クロム、アルミニウム、タンタルなどの金属膜として形成する。
【００１１】
図１２（ｈ）は、一旦全面にフォトレジストを塗布した後、３枚目のフォトマスクを用いてレジストパターン２９を形成した状態を示す。レジストパターン２９は、Ｇ−Ｓ交差部とＴＦＴ素子部とに形成するが、ＴＦＴ素子部のチャネル部分には形成しない。
【００１２】
図１２（ｉ）は、レジストパターン２９を用いてエッチングを行った状態を示す。チャネル部分にはレジストパターン２９が形成されていないので、ソース・ドレイン電極膜２８および第２半導体層２６が除去され、ソース・ドレイン電極分離パターニングが行われる。さらに第１半導体層２５も部分的にエッチングされ、チャネル部の厚みを調整するチャネルエッチング加工が行われる。
【００１３】
図１３（ｊ）は、図１２（ｉ）でソース・ドレイン電極分離パターニングおよびチャネルエッチング加工が行われた後、レジストパターン２９を除去した状態を示す。
【００１４】
図１３（ｋ）は、パッシベーション膜３０をＣＶＤ法およびスパッタリング法などによって全面に形成した状態を示す。パッシベーション膜３０は、たとえば窒化シリコン（ＳｉＮx）などで形成された保護膜である。
【００１５】
図１３（ｌ）は、感光性アクリル系樹脂膜３１を平坦化のために塗布した状態を示す。
【００１６】
図１４（ｍ）は、４枚目のフォトマスクを用いて、感光性アクリル系樹脂膜３１をパターニングした状態を示す。このパターニングでは、感光性アクリル系樹脂膜３１に、部分的にパッシベーション膜３０に達する貫通孔を形成する。
【００１７】
図１４（ｎ）は、パターニングした感光性アクリル系樹脂膜３１をマスクとしてパッシベーション膜３０をエッチングし、感光性アクリル系樹脂膜３１の表面から、ソース・ドレイン電極膜２８のうちでソース電極と分離したドレイン電極に達するコンタクトホールを形成した状態を示す。このとき同時に、端子部においても、感光性アクリル系樹脂膜３１の表面から、ゲート配線に達するコンタクトホールが形成される。また、図には示していないが、ソース端子部においても同様に、感光性アクリル系樹脂膜３１の表面から、ソース配線に達するコンタクトホールが形成される。
【００１８】
図１４（ｏ）は、全面に透明導電膜３２をスパッタリング法などによって形成し、コンタクトホールおよび各端子部に透明導電材を充填した状態を示す。なお、透明導電膜３２には酸化インジウム錫（ＩＴＯ：Indium Tin Oxide）や酸化錫（ＳｎＯ2）を用いる。
【００１９】
図１５（ｐ）は、図１４（ｏ）で感光性アクリル系樹脂膜３１の表面全体に形成した透明導電膜３２を、５枚目のフォトマスクを用いてパターニングし、画素電極を形成した状態を示す。ＴＦＴ素子部において画素電極は、感光性アクリル系樹脂膜３１によってゲート電極膜２２と立体的にオーバーラップして形成させることができるので、高開口率アクティブマトリクス基板３４が形成される。
【００２０】
以上述べた高開口率アクティブマトリクス基板３４の製造工程では、（ｂ）、（ｅ）、（ｈ）、（ｍ）および（ｐ）の各工程で合計５枚のフォトマスクを使用する。このように、ＴＦＴアクティブマトリクス基板は、何枚ものフォトマスクを用い、フォトリソグラフィのプロセスによる微細パターニングを繰り返して製造されている。このため、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。
【００２１】
このような問題を解消して、液晶表示装置の生産性、製造歩留まりの向上およびコストダウンを図る観点から、フォトマスクの使用数の削減、すなわちフォトリソグラフィプロセスの削減が検討されている。
【００２２】
ＴＦＴアクティブマトリクス基板の製造工程で、フォトマスクの使用数を減少させることに関する先行技術としては、たとえば特開平５−３０３１１１号公報を挙げることができる。この先行技術では、ゲート電極を、画素電極用と同時に成膜するＩＴＯ透明電極膜を下地として電解メッキで形成し、フォトプロセスを用いることなくゲート電極膜のパターニングを行い、ＴＦＴアレイ基板製造工程に用いられるフォトマスクの数を低減している。しかしながら、それでも５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。また、ＴＦＴアレイ基板上への電解メッキによるゲート電極形成の下地膜として、同時に画素電極用として成膜するＩＴＯ透明電極膜を用いているので、ゲート電極と画素電極とをオーバーラップさせることができず、開口率が低下してしまう。さらに、電解メッキによるゲート電極の作製時には、電位降下による膜厚の不均一性が非常に大きくなりやすく、特に大型基板では膜厚の均一性を保つことが難しくなる。
【００２３】
電解メッキによってゲート電極を作製することなく、ＴＦＴアクティブマトリクス基板の製造工程においてフォトマスクの使用数を減少させることに関する先行技術としては、たとえば特開２０００−２０６５７１号公報を挙げることができる。この公報では、厚さが異なるレジストパターンを形成して、図１１（ｅ）から図１２（ｉ）に示す工程を、１枚のフォトマスクを利用して行う考え方が示されている。厚さが異なるレジストパターンは、特開昭６１−１８１１３０号公報に示されているように、露光量を変えることによって形成する。露光量を変えることで、段差がある部分でも高精度なレジストパターンを形成する。前記特開２０００−２０６５７１号公報では、このようにして形成した厚みが異なるレジストパターンを利用して２段階のエッチングを行い、フォトマスクの使用数を１枚減少させることを可能にしている。同様の考え方は、C.W.KimらによるSid 2000 Digest  第１００６頁〜第１００９頁に「A Novel Four-Mask-Count Process Architecture for TFT-LCDs」や、月刊  FPD i ntelligenceの１９９５年５月号の第３１頁〜第３５頁に記載されている「三国電子  ＩＰＳ  ＴＦＴ−ＬＣＤを２ＰＥＰで製造するプロセスを考案−ＴＦＴチャネル部分をハーフトーン露光」という技術報告にも示されている。
【００２４】
【発明が解決しようとする課題】
前述の特開２０００−２０６５７１号公報に開示されている、厚さを変えたレジストパターンを用いる方法では、ＴＦＴ素子部を形成する際に１枚のフォトマスクを低減することが可能となるだけであり、しかもＩＰＳ（In Plane Switching）モードのＴＦＴアクティブマトリクス型液晶表示装置について主として説明されているだけである。ＴＦＴ素子と画素電極とを立体的にオーバーラップさせ、開口率を高めたＴＦＴアレイ基板の製造工程において、ＴＦＴ素子部を形成する工程以外でさらにフォトマスクの使用数を低減する可能性については示されていない。
【００２５】
本発明の目的は、ＴＦＴアクティブマトリクス基板などの製造工程で用いるフォトマスクの使用数を低減することができる液晶用マトリクス基板の製造方法を提供することである。
【００２６】
【課題を解決するための手段】
本発明は、液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、
マトリクス回路が形成された電気絶縁性基板上に電気絶縁性合成樹脂材料を塗布して表面が平坦な電気絶縁膜を形成する工程と、
電気絶縁膜の表面に撥水性樹脂層を形成する工程と、
撥水性樹脂層上にレジスト層を形成し、レジスト層に、予め定めるコンタクトホール領域で未硬化となり、該コンタクトホール領域を除く画素電極形成領域で部分的に硬化し、これら以外の領域で硬化するように露光量を調整したマスクでハーフトーン露光を施した後、現像することにより多段階の厚みを有するレジスト層パターンを形成する工程と、
該レジスト層パターンをマスクとして電気絶縁膜と撥水性樹脂層を一括エッチングして、コンタクトホール領域においては撥水性樹脂層を除去し、電気絶縁膜を貫通してマトリクス回路に達するコンタクトホールを形成し、
コンタクトホール領域を除く画素電極形成領域においては撥水性樹脂層を除去し、電気絶縁膜上に該コンタクトホールに連なる凹所領域が形成されるようにパターニングする工程と、
該パターニングされた撥水性樹脂層および電気絶縁膜上に導電材料を塗布して、コンタクトホール内表面および凹所領域に画素電極を形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法である。
【００２７】
本発明に従えば、液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板は、電気絶縁膜の形成、撥水性樹脂層の形成、レジスト層の形成、ハーフトーン露光によるレジスト層のパターニング、パターニングされたレジスト層を用いた電気絶縁膜および撥水性樹脂層のパターニング、ならびに画素電極の形成を経て製造される。電気絶縁膜の形成は、マトリクス回路が形成された電気絶縁性基板上に電気絶縁性合成樹脂材料を塗布して、表面が平坦となるように行う。その上に撥水性樹脂層およびレジスト層を形成する。レジスト層のハーフトーン露光は、予め定めるコンタクトホール領域で未硬化となり、コンタクトホール領域を除く画素電極形成領域で部分的に硬化し、これら以外の領域で硬化するように露光量を調整したマスクを用いて行う。レジスト層を現像すると多段階の厚みを有するレジスト層パターンが形成される。そのパターンをマスクとして電気絶縁膜および撥水性樹脂層を一括エッチングすると、コンタクトホール領域の電気絶縁膜にマトリクス回路に達する貫通孔であるコンタクトホールが形成され、コンタクトホール領域を除く画素電極形成領域にコンタクトホールに連なる凹所領域が形成されるようにパターニングされる。この際撥水性樹脂層は、コンタクトホールを含む画素電極形成領域では消失し、画素電極形成領域以外の部分では残存する。この上に塗布型導電材料を塗布すると、撥水性樹脂層はその撥水性によって塗布型導電材料を弾くため、塗布型導電材料はコンタクトホール内表面および凹所領域を覆い、画素電極およびコンタクトホール通電部が形成される。このように、ハーフトーン露光を利用することにより、電気絶縁膜に画素電極領域（凹所領域）とコンタクトホールとを形成する工程と、画素電極とコンタクトホール通電部とを形成する工程とを1枚のフォトマスクで行うことが可能となるため、フォトマスクの使用枚数を削減することができる。
【００２８】
また本発明は、前記マトリクス回路が、薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、該ＴＦＴアクティブマトリクス回路の製造工程は、前記電気絶縁性基板上に成膜したゲート電極膜をパターニングする工程と、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、ソース・ドレイン電極となる金属層を順次積層する工程と、金属層の表面にレジスト層を形成し、レジスト層に露光量を調整したマスクでハーフトーン露光を施す工程と、第１の半導体層および第２の半導体層を島状に形成する工程と、金属層をソース・ドレイン電極に分離パターニングし、チャネルエッチングを行う工程と、ソース・ドレイン電極およびチャネルを覆うパッシベーション膜を形成する工程とを含むことを特徴とする。
【００２９】
本発明に従えば、薄膜トランジスタを含むＴＦＴアクティブマトリクス回路は、ゲート電極膜のパターニング、絶縁膜、２つの半導体層および金属層の積層、ハーフトーン露光、島状パターニング、分離エッチングおよびパッシベーション膜の形成を順次行って製造する。ゲート電極膜のパターニングでは、電気絶縁性基板上にゲート電極膜を成膜し、フォトマスクを用いてパターニングする。その上に、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、ソース・ドレイン電極となる金属層を順次積層する。金属層の表面にレジスト層を形成し、露光量を調整したマスクでハーフトーン露光を施し、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極の分離パターニングおよびチャネルエッチングを行い、これらをパッシベーション膜で成膜して覆う。このように、ＴＦＴアクティブマトリクス回路の製造の際には、ゲート電極膜をパターニングする工程と、ハーフトーン露光により島状形成して分離エッチングする工程の２つの工程で各１枚のフォトマスクを使用し、さらにゲート電極とオーバーラップさせる画素電極の形成の際に１枚のフォトマスクを使用する。したがって、全部で３枚のフォトマスクを使用するだけで、画素電極とＴＦＴ素子とを立体的にオーバーラップさせて高開口率を得ることができるＴＦＴアクティブマトリクス基板を製造することができる。
【００３０】
また本発明は、前記画素電極の形成後に、残存している撥水性樹脂層を除去することを特徴とする。
【００３１】
本発明に従えば、画素電極の形成後に、残存している撥水性樹脂層を除去することによって撥水性をなくすことができるので、液晶表示装置として形成する際に行う液晶配向制御のための配向膜の形成において、配向膜の面内均一性を向上し、その後の配向処理の信頼性を高めることができる。
【００３２】
また本発明は、前記電気絶縁性合成樹脂材料として、アクリル系樹脂を使用し、前記撥水性樹脂層は撥水性フッ素系樹脂によって形成し、前記画素電極は塗布型透光性導電材料で形成することを特徴とする。
【００３３】
本発明に従えば、電気絶縁性合成樹脂材料としてアクリル系樹脂を用いてマトリクス基板の表面に平坦化な電気絶縁膜を形成し、その上に撥水性フッ素系樹脂を用いて撥水性樹脂層を形成し、その上にレジスト層を形成するので、レジスト層をハーフトーン露光によって多段階にパターニングすることで電気絶縁膜および撥水性樹脂層を一括パターニングすることができる。このパターニングによって電気絶縁膜上の撥水性樹脂層は画素電極形成領域以外に残存し、透光性導電材料を画素電極形成領域のコンタクトホール内表面および凹所領域のみに塗布することができるので、フォトマスクを用いることなく精度よく画素電極を形成することができる。
【００３４】
【発明の実施の形態】
図１〜図７の（ａ）〜（ｓ）に、本発明の実施の一形態としての高開口率アクティブマトリクス基板の製造方法の概要を示す。本実施形態においても、図１０〜図１５と同様に、ゲート電極とソース電極とが交差するＧ−Ｓ交差部、ＴＦＴ素子部、画素部および端子部を並べた模式的な断面構成で示す。
【００３５】
図１（ａ）は、ガラス基板１上にゲート電極膜２を成膜した状態を示す断面図である。ゲート電極膜２は、スパッタリング法などによって、クロム、アルミニウム、タンタルなどの金属膜として形成する。
【００３６】
図１（ｂ）は、ゲート電極膜２上にフォトレジストを均一に塗布した後、１枚目のフォトマスクを用いて、レジストパターン３を形成した状態を示す。
【００３７】
図１（ｃ）は、レジストパターン３を用いたエッチングにより、ゲート電極膜２をパターニングした状態を示す。
【００３８】
図２（ｄ）は、レジストパターン３を除去した後、ゲート絶縁膜４、第１半導体層５および第２半導体層６の３層を連続積層成膜した後、さらにソース・ドレイン電極膜７をプラズマＣＶＤ法やスパッタリング法などで連続して積層成膜した状態を示す。ゲート絶縁膜４は、たとえば窒化シリコン（ＳｉＮx）膜などで形成する。第１半導体層５は、アモルファスシリコン（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ+−Ｓｉ）膜で形成する。ソース・ドレイン電極膜７は、クロム、アルミニウム、タンタルなどの金属で形成する。
【００３９】
図２（ｅ）は、全面にフォトレジストを塗布した後、２枚目のフォトマスクとしてスリットマスクなどを用いて露光量を調整してハーフトーン露光を行い、１回のレジスト塗布、露光、現像で複数段階の厚さを有するレジストパターン８を形成した状態を示す。レジストパターン８は、画素部および端子部には形成しない。ＴＦＴ素子部のチャネル部５ａに相当する部分は薄肉部８ａとして形成する。その他の部分は厚く形成する。すなわち、その他の部分は所定の厚みである第１の厚み以上で形成し、薄肉部８ａは第１の厚みより薄い第２の厚みとして形成する。
【００４０】
図２（ｆ）は、レジストパターン８に覆われていない部分の第１半導体層５および第２半導体層６の２層と、ソース・ドレイン電極膜７とを全てエッチングにより除去した状態を示す。
【００４１】
図３（ｇ）は、図２（ｆ）において残存しているレジストパターン８の全体の厚みをアッシングにより減少させることで、薄肉部８ａに対応するチャネル部５ａの位置でソース・ドレイン電極膜７の表面を露出させた状態を示す。
【００４２】
図３（ｈ）は、残存するレジストパターン８を利用して、ソース・ドレイン電極分離およびチャネルエッチングを行った状態を示す。チャネル部５ａでは、第１半導体層５の厚みが調整され、第２半導体層６およびソース・ドレイン電極膜７は除去される。
【００４３】
図３（ｉ）は、レジストパターン８を除去した状態を示す。
図４（ｊ）は、基板の全面にパッシベーション膜９を形成した状態を示す。パッシベーション膜９は、窒化シリコン（ＳｉＮｘ）などによる保護膜であり、ＣＶＤ法やスパッタリング法などによって形成する。
【００４４】
図４（ｋ）は、パッシベーション膜９の上に電気絶縁性合成樹脂材料、たとえばアクリル系樹脂を塗布した後、表面を平坦化し、表面が平坦化した電気絶縁膜であるアクリル系樹脂膜１０を形成した状態を示す。
【００４５】
図４（ｌ）は、アクリル系樹脂膜１０を、８０〜１００℃の温度でプリベークした後、その上にフッ素系樹脂を塗布することにより撥水性樹脂層１１を形成し、さらにその上にフォトレジストを塗布することによりフォトレジスト層１２を形成した状態を示す。
【００４６】
図５（ｍ）は、３枚目のフォトマスクとしてスリットマスクなどを用いて露光量を調整し、フォトレジスト層１２のハーフトーン露光を行い、１回の露光、現像で多段階のパターン形状にパターニングした状態を示す。ハーフトーン露光においてフォトレジスト層１２は、画素電極形成領域の予め定めるコンタクトホール領域１２ｂで未硬化となり、コンタクトホール領域１２ｂを除く画素電極形成領域である凹所１２ａで部分的に硬化し、これら以外の領域で硬化するように露光／現像される。
【００４７】
図５（ｎ）は、フォトレジスト層１２の第１のレジストパターンをマスクとしてアクリル系樹脂膜１０およびパッシベーション膜９をエッチングし、アクリル系樹脂膜１０の表面からドレイン電極部分までの貫通孔であるコンタクトホール１０ｂを形成した状態を示す。このとき、端子部ではパッシベーション膜９およびゲート絶縁膜４などが除去され、ゲート電極および図示しないソース電極までの貫通孔であるコンタクトホール１０ｃが形成され、ゲート電極膜２および図示しないソース電極膜が露出する。この際、撥水性樹脂層１１の膜厚は薄いので、リフトオフと同様のプロセスによって、コンタクトホール１０ｂおよび１０ｃの部分の撥水性樹脂層１１が除去される。
【００４８】
図５（ｏ）は、フォトレジスト層１２の全体的な厚みをアッシングにより減少させ、第２のレジストパターンを形成した状態を示す。
【００４９】
図６（ｐ）は、フォトレジスト層１２の第２のレジストパターンをマスクとして撥水性樹脂層１１をエッチングし、画素電極形成領域のアクリル系樹脂膜１０にコンタクトホールに連なる凹所領域１０ａを形成した状態を示す。
【００５０】
図６（ｑ）は、図６（ｐ）において残存している不要なフォトレジスト層１２を除去した状態を示す。
【００５１】
図６（ｒ）は、塗布型透明導電材をスピンコートなどにより塗布して塗布型透明導電膜１３を形成した状態を示す。塗布型透明導電膜１３は、アクリル系樹脂膜１０の凹所領域１０ａの表面と、コンタクトホール１０ｂおよび１０ｃの内表面を覆う。撥水性樹脂層１１はその撥水性によって塗布型透明導電材を弾くので、塗布型透明導電膜１３は撥水性樹脂層１１が残存している部分には形成されない。その後、２００〜２５０℃で焼成することにより画素電極１３ａを形成する。なお、画素電極１３ａを形成する塗布型透明導電膜１３は、酸化インジウム錫（ＩＴＯ）などによって形成することができる。本実施形態では、ＩＴＯなどの塗布型透明導電材を塗布して画素電極を形成するので、プラズマＣＶＤ法やスパッタリング法などの真空成膜法を用いなくても画素電極を形成することができ、製造コストの低減を図ることができる。
【００５２】
図７（ｓ）は、画素電極１３ａを形成した後、残存する撥水性樹脂層１１をアッシングなどにより除去した状態を示す。これによって、高開口率アクティブマトリクス基板１４が形成される。
【００５３】
以上のように、本実施形態の高開口率アクティブマトリクス基板１４の製造工程では、（ｂ）、（ｅ）および（ｍ）の３つの工程でフォトマスクを使用しているので、合計３枚のフォトマスクでＴＦＴアレイ基板を製造することが可能となる。すなわち、ソース・ドレイン電極膜７およびゲート電極膜２と、画素電極１３ａとなる塗布型透明導電膜１３とを立体的にオーバーラップさせる構造を有し、高開口率で高輝度を実現することができるＴＦＴアレイ基板を、従来の製造プロセスに比べて非常に少ないマスク枚数である３枚のフォトマスクで製造することが可能となる。
【００５４】
図８は、本実施形態で高開口率アクティブマトリクス基板１４を製造する際に、２枚目および３枚目のフォトマスクとして用いるハーフトーン露光が可能なマスク１５の基本的な構成を示す断面図である。マスク１５は、透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを備える。一般のフォトマスクでは、透過部１５Ａのように光の透過量が１００％を目標に形成する部分と、遮光部１５Ｂのように光の透過量が０％を目標に形成する部分とを備える。本実施形態に用いるマスク１５では、さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間となるメッシュ部１５Ｃを形成する。メッシュ部１５Ｃは、たとえば使用する光の分解能よりも間隔が小さいメッシュパターンやスリットパターンを用いて形成する。マスク１５を用いて露光すると、マスク１５の各部分の透過光量の違いによって、レジスト厚みが変化する。たとえばポジ型のレジストを使用すると、透過部１５Ａに対応する部分ではレジスト厚みが零で、遮光部１５Ｂに対応する部分ではレジスト厚みが最大で、メッシュ部１５Ｃに対応する部分では透過光量に比例したレジスト厚みとなるレジストパターン１６を得ることができる。
【００５５】
液晶表示装置の製造に関連して撥水性の樹脂を用いる考え方は、たとえばカラーフィルタの製造に関連して、特開平８−１７９１１３号公報や特開平８−２９２３１３号公報に開示されている。本実施形態では、画素電極の形成の際に、図８に示すようなハーフトーン露光用のマスク１５とともに、撥水性樹脂層１１を利用する。ハーフトーン露光と撥水性樹脂とを用いることで、より簡単に画素電極を形成することができる。このような画素電極形成の考え方は、単純マトリクス型液晶表示装置用のマトリクス基板の製造にも適用することができる。
【００５６】
図９は、図１０〜図１５で示した従来の高開口率アクティブマトリクス基板３４の製造工程において用いる５枚のフォトマスクの使用状態と、本実施形態による高開口率アクティブマトリクス基板１４の製造工程において用いる３枚のフォトマスクの使用状態とを対比して示す図である。本実施形態においても、ゲート電極膜のパターニングの際には、従来と同様に、１枚目のフォトマスクを使用する。従来方法における２枚目のフォトマスクによるＴＦＴ素子部の島状パターニングと、３枚目のフォトマスクによるソース・ドレイン電極分離およびチャネルエッチングとは、本実施形態では、ハーフトーン露光を利用して２枚目のフォトマスク１枚で行う。また、画素電極形成領域を形成する際には、従来方法では、４枚目のフォトマスクによってコンタクトホール形成のための感光性アクリル系樹脂膜３１のパターニングを行い、５枚目のフォトマスクによって画素電極膜のパターニングを行う。一方、本実施形態では、撥水性樹脂を用い、ハーフトーン露光を利用して３枚目のフォトマスク１枚でアクリル系樹脂膜のパターニングを行うだけでよい。
【００５７】
なお、図６（ｒ）に示すように、撥水性樹脂層１１がアクリル系樹脂膜１０の表面に残存している状態でも液晶表示装置を形成することは可能であるが、図６（ｓ）に示すように撥水性樹脂層１１を除去すれば、液晶配向制御のための配向膜形成の際に撥水性がないことで配向膜の面内均一性が向上し、液晶配向処理の点で非常に有利となる。
【００５８】
【発明の効果】
以上のように本発明によれば、露光量を調整したハーフトーン露光を利用することにより、電気絶縁膜に１回の露光／現像工程でコンタクトホールおよび画素電極領域（凹所領域）を形成することができる。また、撥水性樹脂を利用して電気絶縁膜のコンタクトホール内表面および凹所領域のみに導電材料を塗布することにより、画素電極とコンタクトホール通電部とを形成することができる。これによって、コンタクトホール加工と画素電極パターニングとを１枚のフォトマスクで行うことが可能となるため、フォトマスクの使用枚数を削減することができる。また、ハーフトーン露光を用いることで、ＴＦＴアクティブマトリクス回路を２枚のフォトマスクで製造することができるので、画素電極の形成の工程を含めて、全部で３枚のフォトマスクを使用するだけで、ＴＦＴ素子と画素電極とを立体的にオーバーラップさせた高開口率ＴＦＴアクティブマトリクス基板を得ることができる。したがって、液晶表示装置の生産性、製造歩留まりの向上およびコストダウンが可能となる液晶用マトリクス基板の製造方法を提供することができる。
【００５９】
また本発明によれば、画素電極の形成後に残存している撥水性樹脂層を除去することによって撥水性をなくすことができるので、配向膜の面内均一性を向上し、液晶配向処理の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図２】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図３】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図４】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図５】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図６】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図７】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図８】本発明の実施の一形態で用いるハーフトーン露光用のマスク１５の簡略化した断面形状と、対応する透過光量および生成されるレジストパターン形状を示す図である。
【図９】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造工程で用いるフォトマスクの使用状態と、従来の高開口率アクティブマトリクス基板３４の製造工程で用いるフォトマスクの使用状態とを対比して示す図である。
【図１０】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１１】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１２】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１３】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１４】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【図１５】従来の高開口率アクティブマトリクス基板３４の製造過程を示す簡略化した断面図である。
【符号の説明】
１，２１  ガラス基板
２，２２  ゲート電極膜
３，８，１６，２３，２７，２９  レジストパターン
４，２４  ゲート絶縁膜
５，２５  第１半導体層
５ａ  チャネル部
６，２６  第２半導体層
７，２８  ソース・ドレイン電極膜
８ａ  薄肉部
９，３０  パッシベーション膜
１０  アクリル系樹脂膜
１０ａ  凹所領域
１０ｂ，１０ｃ  コンタクトホール
１１  撥水性樹脂層
１２，３２  フォトレジスト層
１２ａ  凹所
１２ｂ，１２ｃ  コンタクトホール領域
１３，３２  塗布型透明導電膜
１３ａ  画素電極
１４  高開口率アクティブマトリクス基板（本発明）
１５  マスク
１５Ａ  透過部
１５Ｂ  遮光部
１５Ｃ  メッシュ部
３１  感光性アクリル系樹脂膜
３４  高開口率アクティブマトリクス基板（従来）
【図１】
0003706043.tif 000002
【図２】
0003706043.tif 000003
【図３】
0003706043.tif 000004
【図４】
0003706043.tif 000005
【図５】
0003706043.tif 000006
【図６】
0003706043.tif 000007
【図７】
0003706043.tif 000008
【図８】
0003706043.tif 000009
【図９】
0003706043.tif 000010
【図１０】
0003706043.tif 000011
【図１１】
0003706043.tif 000012
【図１２】
0003706043.tif 000013
【図１３】
0003706043.tif 000014
【図１４】
0003706043.tif 000015
【図１５】
0003706043.tif 000016