(57)【特許請求の範囲】
【請求項１】
上部電極と、誘電体膜と、下部電極とが順次積層して形成されたキャパシタにおける前記上部電極又は前記下部電極となるプラチナ膜を、Ｐｔ（ＨＦＡ）2を原料に用いた化学気相成長法により成膜する薄膜形成方法において、
前記プラチナ膜を成膜する際に、前記プラチナ膜を成膜する成膜室に、前記Ｐｔ（ＨＦＡ）2をキャリアガスであるＡｒガスと共に導入し、前記キャリアガスとは別個に水素ガスを導入し、前記成膜室の反応圧力を１〜２０Ｔｏｒｒに設定し、前記水素ガスの分圧を０．５〜１０Ｔｏｒｒに設定し、前記プラチナ膜を成膜する基板を、３００〜６００℃の温度に加熱する
ことを特徴とする薄膜形成方法。
【請求項２】
請求項１記載の薄膜形成方法を用いることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜の形成に係り、特にプラチナ膜を形成する薄膜形成方法及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
プラチナ（Ｐｔ）膜は、ＳｒＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3等の高誘電性材料の電極として用いられている。
従来より、半導体装置の製造工程等では、プラチナ膜を成膜するにはスパッタリング法が主として用いられていた。
【０００３】
図５にスパッタリング装置の一例を示す。プラチナ膜の成膜を行う成膜室８４には、プラチナのバルクからなるターゲット８６と、プラチナ膜を堆積する基板８８とが対向して配置されている。ターゲット８６と基板８８との間には直流電源９０が接続されており、カソードとなるターゲット８６に大きな負の電圧が印加できるようになっている。成膜室８４には更にＡｒ（アルゴン）ガス供給配管９２が接続されており、成膜室８４内にスパッタガスであるＡｒを導入できるようになっている。また、基板保持部９４には、成膜の際に必要に応じて基板８８を加熱するヒータ９６が設けられている。
【０００４】
次に、スパッタ法によるプラチナ膜の成膜方法を説明する。
始めに、成膜室８４内を排気口９８に接続された真空ポンプ（図示せず）により減圧した後、Ａｒガス供給配管９２よりＡｒガスを成膜室８４に導入し、成膜室８４内の圧力を調整する。例えば、Ａｒガスの流量を１００ｓｃｃｍに設定することにより、１〜５×１０-3Ｔｏｒｒ程度の圧力に調整する。
【０００５】
次いで、基板８８とターゲット８６との間に直流電圧を印加し、Ａｒプラズマを発生させる。これにより、解離したＡｒイオンがカソードであるターゲット８６に衝突してプラチナ原子をスパッタする。スパッタされたプラチナ原子が基板８８に到達することにより、基板８８上にプラチナ膜が堆積される。
このようにして、スパッタリング法によるプラチナ膜の形成が行われていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のスパッタリング法を用いてプラチナ膜を形成する薄膜形成方法では、凹凸パターンが描画されている基板上にプラチナ膜を堆積すると、段差の上面と側面に同じ厚さで膜を堆積することができないといった問題があった。
【０００７】
このため、複雑なパターン上にプラチナ膜を堆積することは困難であり、例えば、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）の溝型キャパシタセル及びスタックドキャパシタセル構造における高誘電性材料の電極として使用できないといった問題があった。
本発明の目的は、段差表面の被覆性に優れたＣＶＤ法によりプラチナ膜を堆積する薄膜形成方法及び半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、上部電極と、誘電体膜と、下部電極とが順次積層して形成されたキャパシタにおける前記上部電極又は前記下部電極となるプラチナ膜を、Ｐｔ（ＨＦＡ）2を原料に用いた化学気相成長法により成膜する薄膜形成方法において、前記プラチナ膜を成膜する際に、前記プラチナ膜を成膜する成膜室に、前記Ｐｔ（ＨＦＡ）2をキャリアガスであるＡｒガスと共に導入し、前記キャリアガスとは別個に水素ガスを導入し、前記成膜室の反応圧力を１〜２０Ｔｏｒｒに設定し、前記水素ガスの分圧を０．５〜１０Ｔｏｒｒに設定し、前記プラチナ膜を成膜する基板を、３００〜６００℃の温度に加熱することを特徴とする薄膜形成方法によって達成される。
【０００９】
上記目的は、上述した薄膜形成方法を用いることを特徴とする半導体装置の製造方法によって達成される。
【００１３】
【発明の実施の形態】
本発明の第１実施形態による薄膜形成方法について図１及び図２を用いて説明する。
図１は本実施形態による薄膜形成方法に用いたＣＶＤ装置の概略図、図２は本実施形態による薄膜形成方法により形成したプラチナ膜におけるＸ線回折スペクトルである。
【００１４】
本実施形態による薄膜形成方法に用いたＣＶＤ装置を図１を用いて説明する。薄膜の成長を行う成膜室１０には、真空ポンプ１２が接続されており、成膜室１０内部を減圧できるようになっている。成膜室１０内部には、成膜を行う基板１４を載置するためのサセプタ１６が設けられている。サセプタ１６には、成膜の際に基板１４を加熱するヒータ（図示せず）が設けられている。
【００１５】
成膜室１０には更に、Ｈ2（水素）ガスを導入するガス供給配管１８と、有機金属原料を含むガスを導入するガス供給配管２０が接続されている。また、このようにして成膜室１０内に導入されたガスが成膜室１０内に均一に供給されるように、成膜室１０内にはシャワーヘッド２２が形成されている。
ガス供給配管２０の他方は、有機金属化合物を加熱昇華させてキャリアガスとともに成膜室１０に導入するガス制御装置２４に接続されている。
【００１６】
ガス制御装置２４には、金属原料であるヘキサフロロアセチルアセトン白金（以下、Ｐｔ（ＨＦＡ）2と呼ぶ）が充填された原料容器２６が設けられている。Ｐｔ（ＨＦＡ）2は室温においてオレンジ色の粉末であり、成膜にあたってはこれを昇華して用いる。このため、原料容器２６は、原料容器２６を１５０〜２００℃程度の温度に加熱するための恒温槽２８の内部に載置されている。
【００１７】
原料容器２６には更に、キャリアガスであるＡｒガスを導入するガス供給配管３０が接続されており、ガス供給配管３０からＡｒガスを原料容器２６に導入することにより、Ａｒガスとともに昇華されたＰｔ（ＨＦＡ）2を成膜室１０に導入できるようになっている。
また、成膜室１０、ガス供給配管１８、２０、成膜室１０と原料容器２６間の配管には、配管内でのガスの凝縮を抑えるためにヒータ３２が設けられており、成膜にあたっては、Ｐｔ（ＨＦＡ）2の昇華温度より例えば５℃程度高い１５０〜２１０℃で保温される。
【００１８】
次に、本実施形態による薄膜形成方法を図１を用いて説明する。
成膜室１０内を真空ポンプ１２により減圧した後、プラチナ膜を堆積する基板１４をサセプタ１６のヒータにより加熱する。
次いで、キャリアガスであるＡｒガスを所定の流量だけ流し、昇華されたＰｔ（ＨＦＡ）2とともに成膜室に導入する。これと同時にガス供給配管１８よりＨ2ガスを導入することにより、Ｐｔ（ＨＦＡ）2とＨ2ガスとが基板１４上で反応し、基板１４上にはプラチナ膜が堆積される。
【００１９】
図２は、基板温度を５００℃、成膜室１０内の圧力を１０Ｔｏｒｒ、キャリアガス流量を３００ｓｃｃｍ、Ｈ2ガスの分圧を０．５Ｔｏｒｒとして成膜したプラチナ膜をＸ線回折により測定した結果である。図中（ａ）、は（１００）シリコン基板上にプラチナ膜を形成した場合の回折スペクトルを、（ｂ）は、（１００）シリコン基板上に膜厚約５０ｎｍのチタン膜と、膜厚約１００ｎｍの窒化チタン膜とを順次形成した後、窒化チタン膜上にプラチナ膜を形成した場合の回折スペクトルを、（ｃ）は、（ｂ）の場合において、プラチナ膜の成膜中にＨ2ガスを導入しなかった場合の回折スペクトルを示している。プラチナ膜の成膜速度はともに１００ｎｍ／ｍｉｎとした。
【００２０】
図示するように、いずれの場合にも代表的な回折ピークが観察されており、プラチナ膜が成長されていることが判る。しかしながら、成膜中にＨ2ガスを導入せずに成長したプラチナ膜（図中（ｃ））は、Ｈ2ガスを導入して成長したプラチナ膜（図中（ｂ））と比較してプラチナの回折ピークが小さくなっている。即ち、成膜中にＨ2ガスを導入することにより、配向性に優れたプラチナ膜が成膜できることが判る。
【００２１】
このように、Ｈ2ガスを導入することにより配向性に優れたプラチナ膜を成膜できるのは、膜中に含まれる炭素濃度を減少できるからである。
プラチナ膜を成膜する材料としてＰｔ（ＨＦＡ）2を用いた場合には、原料には多量に炭素が含まれるために成膜したプラチナ膜中にも炭素が含まれている。このような炭素の導入が膜の配向性を劣化させるが、添加したＨ2ガスが膜中の炭素と反応すれば、気相中又は基板表面において水素と炭素が反応することにより炭化水素を生成して気化するので、膜中に導入される炭素濃度を減少することができる。
【００２２】
このように、本実施形態によれば、原料ガスとしてＰｔ（ＨＦＡ）2を用いたので、ＣＶＤ法によりプラチナ膜を成膜することができる。
また、反応室に水素を導入してプラチナ膜を成長したので、膜中に炭素の混入が少なく、配向性に優れたプラチナ膜を成膜することができる。
なお、成膜中に導入するＨ2ガスの分圧は、全ガス分圧の約５０％程度に設定することが望ましい。即ち、成膜時の成膜室内圧力を１〜２０Ｔｏｒｒ程度に設定した場合、水素分圧を０．５〜１０Ｔｏｒｒ程度に設定することにより、良質なプラチナ膜を成膜することができる。
【００２３】
また、本実施形態では、プラチナ膜を堆積する際の基板温度を５００℃としたが、基板温度は３００〜６００℃程度に設定することが望ましい。
次に本発明の第２実施形態による半導体装置及びその製造方法について図３及び図４を用いて説明する。
図３は本実施形態による半導体装置の構造を示す図、図４は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００２４】
本実施形態では、第１実施形態による薄膜製造方法により形成したプラチナ膜を半導体装置に応用する例として、プラチナ膜を上部電極とする薄膜キャパシタの構造及び製造方法について示す。
始めに、本実施形態による半導体装置の構造を図３を用いて説明する。
シリコン基板４０上には、チタン膜４２と、窒化チタン膜４４と、ルテニウム膜４６と、酸化ルテニウム膜４８とが順次積層して形成された下部電極５０が形成されている。下部電極５０上には、ＳｒＴｉＯ3により形成されたキャパシタ誘電体膜５２が形成されている。キャパシタ誘電体膜５２上には、プラチナ膜により形成された上部電極５４が形成されている。このようにして形成されたキャパシタ上には、絶縁膜５６が形成されており、絶縁層５６に形成されたスルーホールを介して、上部電極５４、下部電極５０に接続された配線層５８が形成されている。
【００２５】
次に、本実施形態による半導体装置の製造方法を図４を用いて説明する。
まず、シリコン基板４０上に、膜厚約２０ｎｍのチタン膜４２をスパッタ法により堆積する。例えば、基板温度を３５０℃、Ａｒ流量を４０ｓｃｃｍ、圧力を５×１０-3Ｔｏｒｒ、パワーを５００Ｗとして堆積する。
次いで、チタン膜４２上に、膜厚約３０ｎｍの窒化チタン膜４４をスパッタ法により堆積する。例えば、基板温度を３５０℃、Ａｒ流量を４０ｓｃｃｍ、Ｎ2流量を３０ｓｃｃｍ、圧力を５×１０-3Ｔｏｒｒ、パワーを５００Ｗとして堆積する。
【００２６】
続いて、窒化チタン膜４４上に、膜厚約５０ｎｍのルテニウム膜４６をスパッタ法により堆積する。例えば、基板温度を５００℃、Ａｒ流量を４０ｓｃｃｍ、圧力を５×１０-3Ｔｏｒｒ、パワーを５００Ｗとして堆積する。
この後、ルテニウム膜４６上に、膜厚約１００ｎｍの酸化ルテニウム膜４８をスパッタ法により堆積する。例えば、基板温度を５００℃、Ａｒ流量を４０ｓｃｃｍ、Ｏ2流量を３０ｓｃｃｍ、圧力を５×１０-3Ｔｏｒｒ、パワーを５００Ｗとして堆積する。
【００２７】
次いで、通常のリソグラフィー技術とイオンミリング技術により、酸化ルテニウム膜４８、ルテニウム膜４６、窒化チタン膜４４、チタン膜４２よりなる積層膜をパターニングし、下部電極５０を形成する（図４（ａ））。
続いて、下部電極５０上に、ＳｒＴｉＯ3膜をＣＶＤ法により堆積し、キャパシタ誘電体膜５２を形成する。例えば、基板温度を４５０℃、Ｏ2流量を１ｓｌｍ、圧力を５Ｔｏｒｒとして堆積する。
【００２８】
この後、イオンミリング法によりキャパシタ誘電体膜５２をエッチングしてパターニングを行う（図４（ｂ））。
次いで、キャパシタ誘電体膜５２上に、プラチナ膜をＣＶＤ法により堆積する。プラチナ膜の成膜には、例えば、第１実施形態による薄膜形成方法を用いる。プラチナ源としてＰｔ（ＨＦＡ）2を用い、例えば、基板温度を５００℃、成膜室１０内の圧力を１０Ｔｏｒｒ、キャリアガス流量を３００ｓｃｃｍ、Ｈ2ガスの分圧を０．５Ｔｏｒｒとして成膜する。
【００２９】
続いて、イオンミリング法によりプラチナ膜をエッチングして、上部電極５４を形成する（図４（ｃ））。
この後、このように形成されたキャパシタ上にＣＶＤ法により絶縁膜５６を堆積する。
次いで、下部電極５０と上部電極５４から配線を引き出すためのスルーホールを絶縁膜５４に開口する。その後、配線層となるＡｌをスパッタ法により成膜してパターニングすることにより、配線層５８を形成する（図４（ｄ））。
【００３０】
このようにして形成した薄膜キャパシタのリーク特性の評価を行った結果、キャパシタの上部電極５４と下部電極５０との間に５Ｖのバイアスを印加した際のリーク電流密度は１×１０-8Ａ・ｃｍ-2であった。また、キャパシタ誘電体膜５０の有する比誘電率は２００であり、比誘電率が高くリーク特性に優れたキャパシタを形成することができた。
【００３１】
このように、本実施形態によれば、Ｐｔ（ＨＦＡ）2を原料に用いたＣＶＤ法により成膜したプラチナ薄膜によりキャパシタ電極を形成したので、ＳｒＴｉＯ3等の高誘電性材料を誘電体膜として用いたキャパシタを形成することができる。
なお、上記実施形態では、下部電極５０としてルテニウム酸化膜／ルテニウム膜／窒化チタン膜／チタン膜よりなる積層構造を用い、上部電極５４としてプラチナ膜を用い、キャパシタ誘電体膜５２としてＳｒＴｉＯ3膜を用いたが、これらに限定されるものではない。
【００３２】
例えば、チタン膜、窒化チタン膜、ルテニウム膜、酸化ルテニウム膜、イリジウム膜、酸化イリジウム膜のうちのいずれか１つの膜上に、又はいずれか２つ以上の膜よりなる積層膜上にプラチナ膜を堆積し、下部電極５０として用いてもよい。特に、窒化チタン膜／チタン膜、酸化ルテニウム膜／ルテニウム膜、酸化イリジウム膜／イリジウム膜、酸化ルテニウム膜／ルテニウム膜／窒化チタン膜／チタン膜等の下地構造が望ましい。
【００３３】
また、キャパシタ誘電体膜５０としてはＳｒＴｉＯ3膜の代わりに、（Ｂａ，Ｓｒ）ＴｉＯ3膜を用いてもよいし、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3膜等を用いてもよい。
また、上部電極５４を下部電極５０と同一の構造にしてもよい。なお、積層膜により上部電極５４を形成する場合には、例えば、各層の積層順を下部電極５０と逆にすることにより構成すればよい。
【００３４】
【発明の効果】
以上の通り、本発明によれば、上部電極と、誘電体膜と、下部電極とが順次積層して形成されたキャパシタにおける前記上部電極又は前記下部電極となるプラチナ膜を、Ｐｔ（ＨＦＡ）2を原料に用いた化学気相成長法により成膜する薄膜形成方法において、前記プラチナ膜を成膜する際に、前記プラチナ膜を成膜する成膜室に、前記Ｐｔ（ＨＦＡ）2をキャリアガスであるＡｒガスと共に導入し、前記キャリアガスとは別個に水素ガスを導入し、前記成膜室の反応圧力を１〜２０Ｔｏｒｒに設定し、前記水素ガスの分圧を０．５〜１０Ｔｏｒｒに設定し、前記プラチナ膜を成膜する基板を、３００〜６００℃の温度に加熱するようにしたので、表面凹凸がある下地基板上にも、被覆性に優れた良質なプラチナ膜を形成することができる。また、本発明によれば、膜中への炭素の混入が少なくなるので、配向性に優れた良質なプラチナ膜を成膜することができる。
【００３８】
また、プラチナ膜の成膜工程を有する半導体装置の製造方法において、上記の薄膜形成方法を用いれば良質なプラチナ膜を成膜することができるので、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による薄膜形成方法に用いたＣＶＤ装置の概略図である。
【図２】本発明の第１実施形態による薄膜形成方法により形成したプラチナ膜におけるＸ線回折スペクトルである。
【図３】本発明の第２実施形態による半導体装置の構造を示す図である。
【図４】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
【図５】従来の薄膜形成方法を説明する図である。
【符号の説明】
１０…成膜室
１２…真空ポンプ
１４…基板
１６…サセプタ
１８…ガス供給配管
２０…ガス供給配管
２２…シャワーヘッド
２４…ガス制御装置
２６…原料容器
２８…恒温槽
３０…ガス供給配管
３２…ヒータ
４０…シリコン基板
４２…チタン膜
４４…窒化チタン膜
４６…ルテニウム膜
４８…酸化ルテニウム膜
５０…下部電極
５２…キャパシタ誘電体膜
５４…上部電極
５６…絶縁膜
５８…配線層
８４…成膜室
８６…ターゲット
８８…基板
９０…直流電源
９２…Ａｒガス供給配管
９４…基板保持部
９６…ヒータ
９８…排気口
【図１】
0003672115.tif 000002
【図２】
0003672115.tif 000003
【図３】
0003672115.tif 000004
【図４】
0003672115.tif 000005
【図５】
0003672115.tif 000006