(57)【特許請求の範囲】
【請求項１】
光画像信号を複数の出力系統より電気的なアナログ画像信号として取り出す光電変換手段を用いた画像読取装置において、
前記光電変換手段の前記各出力系統を各々複数に分岐して分岐出力系統を形成し、
各分岐出力系統毎に対応する各出力系統のアナログ画像信号を時系列的に交互にサンプルホールドして分割されたアナログ画像信号を取り出すサンプルホールド回路を設け、
分割されたアナログ画像信号をその分割前の順序となるように時系列的に合成するアナログ信号合成手段を備えて、各分岐出力系統を再び合流させて元の出力系統に対応する複数の合流出力系統を形成し、
各合流出力系統に対して出力される合成されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換回路を設け、
これらのＡ／Ｄ変換回路から各合流出力系統別に出力されるデジタル画像信号を時系列的に１つの信号となるように合成するデジタル信号合成手段を設け、前記デジタル信号合成手段は、サンプルホールド時の各分岐出力系統に対応するデジタル画像信号に対して基準レベルを検出する検出手段を有し、検出された基準レベルの系統間の差異が規格内に収まるように前記基準レベルを補正する補正手段を有することを特徴とする画像読取装置。
【請求項２】
デジタル信号合成手段は、各合流出力系統に対応するデジタル画像信号に対してピークレベルを検出する検出手段を有し、検出されたピークレベルの合流出力系統間の差異が規格内に収まるように前記ピーレベルを補正する補正手段を設けたことを特徴とする請求項１記載の画像読取装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤラインセンサ等の光電変換手段を用いて原稿画像を読み取る画像読取装置に関する。
【０００２】
【従来の技術】
イメージスキャナ、デジタル複写機、ファクシミリ装置等に用いられるこの種の画像読取装置では、読取素子としてＣＣＤラインセンサが多用されている。この場合、プリンタ側への画像信号やクロックなどの伝送速度が低速な機器であれば特に支障なく信号伝送し得るが、近年のこの種の機器のように高速処理が要求されてきている現状では高速伝送に伴い信号波形に大きな変形（波形歪）を来し、信号再現が不可能となる事態も生じてしまう。
【０００３】
このような伝送途中における波形歪を低減させる技術として、例えば、特開昭６１−９８０６１号公報に示される画像情報処理システムがある。これは、画像情報を入力する入力手段と、画像情報を出力する出力手段とを備え、入力手段は読み取った画像情報信号を少なくとも２つのコード化並列信号に変換して出力手段に送信し、出力手段は受信したコード化並列信号を直列画像情報信号に変換して出力処理するようにしたものである。
【０００４】
【発明が解決しようとする課題】
同公報に示される技術は、２つのコード化並列情報信号に変換して伝送することにより、伝送途中での波形歪の影響を抑制するようにしたものである。ところが、その実体はビット数を減らして伝送する方式であるため、受信側で画像処理を行うような場合には必要とする情報量が不足してしまうことが考えられる。特に、画素周波数が高い場合には情報量の不測が顕著となり、結果として画像品質を損なってしまうことになる。
【０００５】
そこで、本発明は、画素周波数が高い場合であっても画像品質を損なうことなく伝送することができる画像読取装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載の発明は、光画像信号を複数の出力系統より電気的なアナログ画像信号として取り出す光電変換手段を用いた画像読取装置において、前記光電変換手段の前記各出力系統を各々複数に分岐して分岐出力系統を形成し、各分岐出力系統毎に対応する各出力系統のアナログ画像信号を時系列的に交互にサンプルホールドして分割されたアナログ画像信号を取り出すサンプルホールド回路を設け、分割されたアナログ画像信号をその分割前の順序となるように時系列的に合成するアナログ信号合成手段を備えて、各分岐出力系統を再び合流させて元の出力系統に対応する複数の合流出力系統を形成し、各合流出力系統に対して出力される合成されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換回路を設け、これらのＡ／Ｄ変換回路から各合流出力系統別に出力されるデジタル画像信号を時系列的に１つの信号となるように合成するデジタル信号合成手段を設け、前記デジタル信号合成手段は、サンプルホールド時の各分岐出力系統に対応するデジタル画像信号に対して基準レベルを検出する検出手段を有し、検出された基準レベルの系統間の差異が規格内に収まるように前記基準レベルを補正する補正手段を有する。
【０００７】
従って、複数の出力系統を有する光電変換手段の各系統の出力を、さらに分岐出力系統として分岐させて各々の分岐出力系統でサンプルホールド回路により時系列的に交互にサンプルホールドするので、光画像信号の画素周波数が高い場合においても各分岐出力系統ではその画素周波数が低下することになり、周波数特性の低いサンプルホールド回路を用いて信号処理できる。そして、周波数成分が低下するサンプルホールド後は合流出力系統として分岐前の当初の出力系統に対応する形に戻して各々の合流出力系統毎にＡ／Ｄ変換回路によってデジタル画像信号に変換しているので、極端に高速でないＡ／Ｄ変換回路でも対応できる上に、デジタル信号の本数を無闇に増やしていないので、信号処理系の実装面積が小さくてよい。即ち、周波数成分が高い信号を処理するサンプルホールド部分に関してはさらに分岐処理することにより実際の周波数成分を低下させるが、周波数成分が低下したサンプルホールド処理以降は、順次本来の時系列信号となるように合流・合成処理して最終的なデジタル画像信号を出力するものである。また、基準レベルに関して系統間の差異が規格内に収まるように基準レベルを補正するので、合流出力系統においてデジタル化する際のＡ／Ｄ変換回路のダイナミックレンジを大きくとることができ、高品質の画像を得ることができる。
【０００９】
請求項２記載の発明は、請求項１又は２記載の画像読取装置において、デジタル信号合成手段は、各合流出力系統に対応するデジタル画像信号に対してピークレベルを検出する検出手段を有し、検出されたピークレベルの合流出力系統間の差異が規格内に収まるように前記ピーレベルを補正する補正手段を設けた。従って、ピークレベルに関して合流出力系統間の差異が規格内に収まるようにピークレベルを補正するので、合流出力系統においてＡ／Ｄ変換回路によりデジタル化する際のダイナミックレンジを大きくとることができるとともに、ピークレベルを用いてシェーディング補正を行う際の演算誤差を同じレベルとすることができ、高品質の画像が得られる。
【００１０】
【発明の実施の形態】
本発明の実施の一形態を図面に基づいて説明する。まず、本発明が適用される画像読取装置の装置構成の概要を図２を参照して説明する。この画像読取装置の上部には、原稿１をセットさせるコンタクトガラス２が配設されている。このコンタクトガラス２の副走査方向に隣接する位置には白色基準板３が配設されている。なお、コンタクトガラス２上にはセットされた原稿１を押さえる原稿圧板が設けられていても、原稿１を自動的に搬送セットするＡＤＦが搭載されていてもよい。画像読取装置の内部においては、前記コンタクトガラス２面や白色基準板３面をスリット露光する光源４や、コンタクトガラス２面上の原稿１や白色基準板３からの反射光を順次受けて偏向させる第１，２，３ミラー５，６，７や結像レンズ８による読取光学系９が設けられている。ここに、光源４と第１ミラー５とは第１走行体を構成し、第２，３ミラー６，７は第２走行体を構成し、モータ１０を駆動源として光路長を一定に保つよう２：１の速度比で副走査方向に往復駆動されるように設定されている。また、前記結像レンズ８の焦点位置には光電変換手段となる１次元ラインセンサ構成のＣＣＤ１１が設けられている。このＣＣＤ１１は各画素毎に入射光量に対応した電圧を出力し、画像処理部１２に画像信号として出力する。
【００１１】
次に、前記ＣＣＤ１１ないし画像処理部１２における信号処理用の回路構成を図１により説明する。まず、ＣＣＤ１１は結像レンズ８より入力された光画像信号に対応した電圧を主走査方向の順序で時系列となるアナログ画像信号を取り出すもので、本実施の形態では、このＣＣＤ１１は主走査方向の順序で偶数（even numbers）、奇数（odd numbers）番目のアナログ画像信号を信号ｅ，ｏとして２系統に分割して出力するものが用いられている。即ち、ＣＣＤ１１の出力側には２つの出力系統１３ａ，１３ｂが形成されている。これらの出力系統１３ａ，１３ｂには各々バッファ１４，１５が設けられている。これらのバッファ１４，１５以後の出力系統１３ａ，１３ｂは、各々さらに２系統に分岐されて分岐出力系統１３ａ1 ，１３ａ2 ，１３ｂ1 ，１３ｂ2 が形成されている。これらの分岐出力系統１３ａ1 ，１３ａ2 ，１３ｂ1 ，１３ｂ2 には、各々、サンプルホールド（Ｓ／Ｈ）回路１６，１７，１８，１９及びクランプ（ＣＬＰ）回路２０，２１，２２，２３が設けられている。
【００１２】
ここで、例えば、サンプルホールド回路１６，１７の組について説明すると、これらのサンプルホールド回路１６，１７は出力系統１３ａのアナログ画像信号ｅを時系列的に交互にサンプルホールドして分割されたアナログ画像信号ｅｅ，ｅｏを取り出すものである。具体的には、図３のタイムチャートに示すように、これらのサンプルホールド回路１６，１７は位相の反転したサンプリングクロックによってアナログ画像信号ｅを１画素毎に交互にサンプルホールドし、サンブルホールド後にアナログ画像信号ｅｅ，ｅｏとしてクランプ回路２０，２１に出力する。サンプルホールド回路１８，１９側でも全く同様である。図３に示すタイムチャートの例から、サンプルホールド回路１６〜１９部分での画素周波数が１／２に低下しているのがわかる。
【００１３】
クランプ回路２０〜２３は、サンプルホールド後のアナログ画像信号ｅｅ，ｅｏ，ｏｅ，ｏｏの基準電位を決定するものである。即ち、サンプルホールドされた後にクランプすることにより基準電位からの信号変化分を画像信号とする。ここに、対をなすクランプ回路中の一方のクランプ回路２１，２３に関しては、後述するＣＰＵから与えられる制御信号▲１▼によって基準電位のレベルが可変自在とされている。これは、クランプ回路２０〜２３の素子のばらつき等により生ずる基準電位のずれを考慮し、クランプ回路２１，２３側の基準電位のレベルをクランプ２０，２２側の基準電位のレベルに合わせるためである。
【００１４】
さらに、クランプ回路２０，２１の出力側には各々から出力されるアナログ画像信号ｅｅ，ｅｏをその分割前の順序となるように時系列的に合成してアナログ画像信号ｅ′とするアナログ信号合成手段としてのマルチプレクサ（ＭＰＸ）２４が設けられている。クランプ回路２２，２３側でも同様であり、これらの出力側には各々から出力されるアナログ画像信号ｏｅ，ｏｏをその分割前の順序となるように時系列的に合成してアナログ画像信号ｏ′とするアナログ信号合成手段としてのマルチプレクサ２５が設けられている。これらのマルチプレクサ２４，２５により、各々の分岐出力系統１３ａ1 ，１３ａ2 ，１３ｂ1 ，１３ｂ2 は再び合流されて元の出力系統１３ａ，１３ｂに対応する合流出力系統１３ａ′，１３ｂ′が形成されている。
【００１５】
合流出力系統１３ａ′上には、増幅器（ＡＭＰ）２６、バッファ２７、Ａ／Ｄ変換回路２８が順に設けられている。合流出力系統１３ｂ′上にも、同様に、増幅器２９、バッファ３０、Ａ／Ｄ変換回路３１が順に設けられている。ここに、増幅器２６，２９は制御信号▲３▼▲４▼によりゲインが可変なゲインコントロールアンプであり、アナログ画像信号ｅ′，ｏ′を各々増幅してアナログ画像信号ｅ″，ｏ″とする。Ａ／Ｄ変換回路２８，３１はバッファ２７，３０によりドライブされるアナログ画像信号ｅ″，ｏ″をデジタル変換することによりデジタル画像信号Ｄｅ，Ｄｏとして出力するものである。ここに、前記バッファ２７，３０には制御信号▲５▼▲６▼により基準電位のレベルが可変なクランプ回路３２，３３が付加されており、アナログ画像信号ｅ″，ｏ″の基準電位のレベルが可変とされている。
【００１６】
Ａ／Ｄ変換回路２８，３１の出力側にはデジタル信号合成手段として機能するデータ合成部３４が設けられている。このデータ合成部３４には各種制御信号▲１▼〜▲８▼を出力するとともに全体を制御するＣＰＵ３５や、最終的な画像処理を行って必要箇所に出力する画像処理回路３６が接続されている。
【００１７】
前記データ合成部３４は図４に示すように、デジタル画像信号Ｄｅ，Ｄｏを各々入力とする基準レベル検出回路（検出手段）３７，３８と、ピークレベル検出回路（検出手段）３９，４０とが設けられている。前記基準レベル検出回路３７はレベル検出期間指定信号▲７▼により指定された期間に入力されるデジタル画像信号Ｄｅ中で、分岐出力系統１３ａ1 のアナログ画像信号ｅｅに対応するデータ、分岐出力系統１３ａ2 のアナログ画像信号ｅｏに対応するデータ毎に、それらの基準レベルの検出を行って得られた各々の平均値をレジスタ４１中のレジスタｅｅ或いはレジスタｅｏに保持させるものである。前記基準レベル検出回路３８も同様であり、レベル検出期間指定信号▲７▼により指定された期間に入力されるデジタル画像信号Ｄｏ中で、分岐出力系統１３ｂ1 のアナログ画像信号ｏｅに対応するデータ、分岐出力系統１３ｂ2 のアナログ画像信号ｏｏに対応するデータ毎に、それらの基準レベルの検出を行って得られた各々の平均値をレジスタ４２中のレジスタｏｅ或いはレジスタｏｏに保持させる。前記ピークレベル検出回路３９はレベル検出期間指定信号▲８▼により指定された期間に入力されるデジタル画像信号Ｄｅ中のピーク値をレジスタ４３中のレジスタｅに保持させるものである。前記ピークレベル検出回路４０も同様であり、レベル検出期間指定信号▲８▼により指定された期間に入力されるデジタル画像信号Ｄｏ中のピーク値をレジスタ４４中のレジスタｏに保持させる。ここで、ピーク値は注目画素Ｄｅ或るいはＤｏからその画素に対応した基準レベルを減算した結果より求められる。これらのレジスタ４１〜４４に保持される値は１主走査毎に更新されるとともに、ＣＰＵ３５や画像処理回路３６によって保持された基準レベル値やピーク値を読み出せるように構成されている。また、デジタル画像信号Ｄｅ，Ｄｏは合成回路４５を経て時系列的に１つのデジタル画像信号として画像処理回路３６に出力されるように構成されている。
【００１８】
このような構成において、原稿１からの反射光に基づく光画像信号はＣＣＤ１１により電気的な信号に変換されて出力される。この際、ＣＣＤ１１は主走査方向に偶数番目、奇数番目で交互にアナログ画像信号ｅ，ｏに分割して出力系統１３ａ，１３ｂ毎に出力する。これらのアナログ画像信号ｅ，ｏは分岐出力系統１３ａ1 ，１３ａ2 ，１３ｂ1 ，１３ｂ2 上でさらにサンプルホールド回路１６〜１９により１画素毎に交互にサンプルホールドされることによりアナログ画像信号ｅｅ，ｅｏ，ｏｅ，ｏｏとなる。即ち、主走査方向の画像信号は４画素毎にサンプルホールド回路１６〜１９でサンプルホールドされることになる。従って、一般にＣＣＤ１１から出力される画像信号はその周波数成分が高いため、この信号を受けるサンプルホールド回路としては高い周波数特性が要求されるが、この時点の処理に関しては複数系統に分岐させて処理しており、図３に示したタイムチャートからもわかるように実質的な画素周波数が低下しているので、周波数特性のあまり高くないサンプルホールド回路１６〜１９によっても十分に処理できる。
【００１９】
また、サンプルホールド回路１６〜１９から得られるアナログ画像信号ｅｅ，ｅｏ，ｏｅ，ｏｏは各々マルチプレクサ２４，２５によって合成された後、Ａ／Ｄ変換回路２８，３１による変換処理を受けてデジタル画像信号Ｄｅ，Ｄｏとなり、さらにデータ合成部３４による合成処理を受けて画像処理回路３６に送出される。ここに、増幅器２６，２９、バッファ２７，３０、Ａ／Ｄ変換回路２８，３１等についても分岐出力系統毎に個別に設けてもよい訳であるが、サンプルホールド以後の信号の周波数成分はそれ以前に比べて低下し、かつ、信号期間としても長めとなるので、合流出力系統上における処理として、各々１つずつの増幅器２６，２９、バッファ２７，３０、Ａ／Ｄ変換回路２８，３１を用いて信号処理するようにしても条件的にそれ程厳しくなく、特に支障はない。即ち、極端に高速なＡ／Ｄ変換回路でなくても対応できる。逆に、Ａ／Ｄ変換回路２８，３１を分岐出力系統別に設けた場合には、その分、データライン数が増え、基板の実装面積が大きくなり、かつ、そのデータを受け取るＩＣの入力端子数も多く用意しなければならない、等の不都合を生じてしまう。
【００２０】
ところで、このような画像読取動作に並行して補正手段により実行される基準レベル補正処理について説明する。まず、画像読取装置の電源が投入されると、ＣＰＵ３５からの制御信号▲１▼〜▲８▼にはデフォルト値がセットされ、レジスタ４１〜４４には基準レベル、ピークレベルが保持される。ここで、基準レベルを検出するためのレベル検出期間指定信号▲７▼は、ＣＣＤ１１において一般にＯＰＢと称されている特定領域の光遮光部に対応するデジタル画像信号の一部を検出する期間信号とする（図５参照）。ＣＰＵ３５はレジスタ４１中からレジスタｅｅ，ｅｏの値を読み出し、分岐出力系統１３ａ1 ，１３ａ2 対応の両者の基準レベルの差異が所定の規格内に収まっている否かを判断する。規格内に収まらないほどの差異になっていれば、制御信号▲１▼の指示値を変更してクランプ回路２１側の基準レベル（アナログ画像信号ｅｏ側の基準レベル）を変更し、再度、レジスタｅｅ，ｅｏの値の差異を比較する。このような処理を、分岐出力系統１３ａ1 に対応する基準レベルｅｅと分岐出力系統１３ａ2 に対応する基準レベルｅｏの差が規格内に収まるまで繰り返す。分岐出力系統１３ａ1 ，１３ａ2 間の基準レベルの差が規格内に収まった後では、合流出力系統１３ａ′自身の基準レベル自体が規格値に合うように制御信号▲５▼の指示値を用いて基準レベルの合わせ込みを行う。このようにして、ＣＰＵ３５制御の下に制御信号▲１▼▲５▼を通じて補正手段としての補正機能が実行される。信号ｏｅ，ｏｏ側及び信号ｏ′についての基準レベルの補正も同様に行われる（制御信号▲２▼▲６▼が用いられる）。このようにして、分岐出力系統、合流出力系統を経る場合のクランプ回路等のクランプ素子のばらつき等による基準レベルのずれが規格内に収まるように補正されるので、全ての出力系統の信号についての基準レベルが揃うことになる。
【００２１】
次に、補正手段により実行されるピークレベル補正処理について説明する。この補正処理は、原稿１の読取りに先立ち、白色基準板３をＣＣＤ１１により読み取ることにより行われる。即ち、白色基準板３についてＣＣＤ１１により読取りを行い、ＣＣＤ１１から得られる２系統のアナログ画像信号ｅ，ｏを上述した如く分岐・合成処理を経てＡ／Ｄ変換回路２８，３１でデジタル画像信号Ｄｅ，Ｄｏに変換した信号についてのピーク値をレジスタ４３，４４に保持する。ＣＰＵ３５はレジスタ４３，４４中からレジスタｅ，ｏの値を各々読み出し、各々のピークレベルが所定の規格内の値に収まっているか否かを判断する。規格内に収まらないような値のピークレベル値の場合には、各々対応する制御信号▲３▼▲４▼の指示値を変更して増幅器２６，２９のゲインを変更し、再度、レジスタｅ，ｏの値が規格内に収まるかを判断する。このような処理を各々のピークレベル値が規格内に収まるまで繰り返す。従って、このような処理により、合流出力系統１３ａ′に対応するピークレベルｅと合流出力系統１３ｂ′に対応するピークレベルｏの差も規格内に収まるほどに小さくされる。このようにして、ＣＰＵ３５制御の下に制御信号▲３▼▲４▼を通じて補正手段としての補正機能が実行される。
【００２２】
このようにして、各出力系統間の差異が小さくなるように基準レベル及びピークレベルが自動的に補正されて、基準レベル及びピークレベルが揃うので、Ａ／Ｄ変換回路２８，３１によりデジタル信号に変換する際のダイナミックレンジを大きくとれるとともに、白色基準板３を用いてシェーィング補正を行った際の各系統毎の演算誤差も同じレベルになるので、結果として、高品質の画像を出力させることができる。
【００２３】
【発明の効果】
請求項１記載の発明によれば、複数の出力系統を有する光電変換手段の各系統の出力を、さらに分岐出力系統として分岐させて各々の分岐出力系統でサンプルホールド回路により時系列的に交互にサンプルホールドするようにしたので、光画像信号の画素周波数が高い場合においても各分岐出力系統ではその画素周波数を低下させ、周波数特性の低いサンプルホールド回路を用いて信号処理することができ、かつ、周波数成分が低下するサンプルホールド後は合流出力系統として分岐前の当初の出力系統に対応する形に戻して各々の合流出力系統毎にＡ／Ｄ変換回路によってデジタル画像信号に変換するので、極端に高速でないＡ／Ｄ変換回路でも十分に対応できる上に、デジタル信号の本数を無闇に増やしていないので、信号処理系の実装面積を小さくすることができる。また、基準レベルに関して系統間の差異が規格内に収まるように基準レベルを補正するようにしたので、合流出力系統においてデジタル化する際のＡ／Ｄ変換回路のダイナミックレンジを大きくとることができ、高品質の画像を得ることができる。
【００２５】
請求項２記載の発明によれば、請求項１記載の画像読取装置において、ピークレベルに関して合流出力系統間の差異が規格内に収まるようにピークレベルを補正するようにしたので、合流出力系統においてＡ／Ｄ変換回路によりデジタル化する際のダイナミックレンジを大きくとることができるとともに、シェーディング補正を行う際の演算誤差を同じレベルとすることができ、高品質の画像を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示す画像処理部付近のブロック図である。
【図２】画像読取装置の装置構成の概要を示す概略正面図である。
【図３】サンプルホールド処理のタイミングを示すタイムチャートである。
【図４】データ合成部の構成を示すブロック図である。
【図５】レベル検出期間指定信号のタイミングを示すタイムチャートである。
【符号の説明】
１１      光電変換手段
１３ａ，１３ｂ      出力系統
１３ａ1 ，１３ａ2 ，１３ｂ1 ，１３ｂ2       分岐出力系統
１３ａ′，１３ｂ′      合流出力系統
１６〜１９      サンプルホールド回路
２４，２５      アナログ信号合成手段
２８，３１      Ａ／Ｄ変換回路
３４      デジタル信号合成手段
３７，３８      検出手段
３９，４０      検出手段
【図１】
0003655037.tif 000002
【図２】
0003655037.tif 000003
【図３】
0003655037.tif 000004
【図４】
0003655037.tif 000005
【図５】
0003655037.tif 000006