(57)【特許請求の範囲】
【請求項１】
読出−書込ヘッドを有する回転ディスクと、
この回転ディスクを回転駆動させる３相モータと、
回転ディスクの読出−書込ヘッドを移動させるヘッドアクチュエータと
を具える情報蓄積装置を制御する集積回路であって、この集積回路は、電源電圧及び基準電圧に基づいて、３相モータの位相の順次の制御及びヘッドアクチュエータの位置決めを管理する回路を有し、この回路は当該回路を集積化する半導体チップの周縁に沿って配置した複数の電力スイッチング素子を有し、これら電力スイッチング素子は、
３つの分岐Ｕ、Ｖ及びＷであって、これらの分岐の各々が２つの端子間に直列に配置された２つの電力スイッチング素子を有し、これらの分岐の各々が対応の電力スイッチング素子間の中間ノードを経て３相モータの各位相を附勢するようになっているこれらの３つの分岐Ｕ、Ｖ及びＷと、
２つの分岐Ｐ及びＮであって、これらの分岐の各々が直列の２つの電力スイッチング素子を有する２つの分岐Ｐ及びＮであって、これら分岐が対応の電力スイッチング素子間の中間ノードを経てヘッドアクチュエータを附勢するようになっているこれら２つの分岐Ｐ及びＮと
を形成するように配置され、
前記回路は更に、電源電圧が切断された場合に読出−書込ヘッドを安全位置に引込ませるために電力スイッチング素子の１つの分岐を電源電圧から分離させる少なくとも１つの分離用装置を有し、電源電圧が切断された場合に、３相モータにより発生される電気エネルギーによりヘッドアクチュエータを附勢するようになっている当該集積回路において、
電源電圧を受け分離用装置として機能する１１番目のスイッチング素子が、第１電源電圧端子と２つの分岐Ｕ及びＶの結合端との間に接続され、
電源電圧を受け分離用装置として機能する１２番目のスイッチング素子が、第２電源電圧端子と、分岐Ｎの一端に結合された分岐Ｗの一端との間に接続され、
第３電源電圧端子が他の分岐Ｐの一端に直接接続され、分岐Ｎの他端及び分岐Ｐの他端が一緒に、基準電圧を受ける前記回路の基準端子に接続され、
前記分岐Ｕの他端は前記回路の第１接続端子に接続され、分岐Ｖの他端及び分岐Ｗの他端が一緒に、前記回路の第２接続端子に接続され、前記第１及び第２接続端子が基準電圧付近の電圧にもたらされるようになっていることを特徴とする集積回路。
【請求項２】
請求項１に記載の集積回路において、１１番目のスイッチング素子を分岐Ｕ及びＶに結合するノードが集積回路の第３接続端子に接続され、１２番目のスイッチング素子を分岐Ｗ及びＮに結合するノードが集積回路の第４接続端子に接続され、この第４接続端子は集積回路の外部の接続ラインによって第３接続端子に接続されるようになっていることを特徴とする集積回路。
【請求項３】
請求項２に記載の集積回路において、１２番目のスイッチング素子を分岐Ｗ及びＮの結合端に結合するノードが追加のスイッチング素子の電流路を経て分岐Ｎのスイッチング素子間の中間ノードに結合され、この追加のスイッチング素子は指令制御の下でヘッドの引込み動作中のみでディスクが停止されるまで導通せしめられるようになっていることを特徴とする集積回路。
【請求項４】
請求項１〜３のいずれか一項に記載の集積回路において、スイッチング素子はＮチャネルＤＭＯＳ型のトランジスタであることを特徴とする集積回路。
【請求項５】
請求項４に記載の集積回路において、前記追加のスイッチング素子を構成する１３番目のトランジスタと称するトランジスタが、ヘッドを安全位置に引込ませるのに必要な所定の時間中制御電圧を以って導通せしめられるように調整された導通指令を受け、その後この指令が、１３番目のトランジスタを高導通状態にしてディスク駆動モータに制動をかけるように変更されるようになっていることを特徴とする集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、読出−書込ヘッドを有する回転ディスクと、
この回転ディスクを回転駆動させる３相モータと、
回転ディスクの読出−書込ヘッドを移動させるヘッドアクチュエータと
を具える情報蓄積装置を制御する集積回路であって、この集積回路は、電源電圧及び基準電圧に基づいて、３相モータの位相の順次の制御及びヘッドアクチュエータの位置決めを管理する回路を有し、この回路は当該回路を集積化する半導体チップの周縁に沿って配置した複数の電力スイッチング素子を有し、これら電力スイッチング素子は、
３つの分岐Ｕ、Ｖ及びＷであって、これらの分岐の各々が２つの端子間に直列に配置された２つの電力スイッチング素子を有し、これらの分岐の各々が対応の電力スイッチング素子間の中間ノードを経て３相モータの各位相を附勢するようになっているこれらの３つの分岐Ｕ、Ｖ及びＷと、
２つの分岐Ｐ及びＮであって、これらの分岐の各々が直列の２つの電力スイッチング素子を有する２つの分岐Ｐ及びＮであって、これら分岐が対応の電力スイッチング素子間の中間ノードを経てヘッドアクチュエータを附勢するようになっているこれら２つの分岐Ｐ及びＮと
を形成するように配置され、
前記回路は更に、電源電圧が切断された場合に読出−書込ヘッドを安全位置に引込ませるために電力スイッチング素子の１つの分岐を電源電圧から分離させる少なくとも１つの分離用装置を有し、電源電圧が切断された場合に、３相モータにより発生される電気エネルギーによりヘッドアクチュエータを附勢するようになっている当該集積回路に関するものである。
【０００２】
【従来の技術】
ハードディスクモータの電源を制御するための集積回路は、１９９４年５月３１〜６月２日にスイスのダボスで開催された電力半導体装置及び集積回路に関する第６回国際会議の第８部会の報告書の第８．４章であり、ＩＥＥＥのカタログ番号第９４ＣＨ３３７７−９の下で発行された論文“A Fully Integrated HDDPower IC with Novel Head Retract Feature”(R. K. Williams 氏等著) に記載されており既知である。
【０００３】
この論文には、特に５Ｖの電源電圧で動作する制御回路が開示されている。集積回路の形態をとる制御回路は情報蓄積装置の構成を簡単にしうるとともにその動作を改善し、且つその寸法及び価格を低減させる。磁気ディスク又は光走査ディスクのような回転ディスクを有する情報蓄積装置の技術上の進歩は、蓄積又は読出すべきデータの転送速度を高めるためにディスクの回転速度を速める方向に向けられているとともに、ヘッドがその動作位置に達するのに要する時間を減少させる方向に向けられている。従って、装置の電力制御により、取出しうるピーク電流をますます大きくする、現在では１アンペア程度にする必要がある。
【０００４】
電力消費を最適にするためには、装置のモータの電源と直列の不所望な抵抗値を最小にするように制御回路を設計する必要がある。これらの不所望な抵抗値には、使用するパワートランジスタの内部抵抗値及び集積回路の内部接続の抵抗値が含まれる。
【０００５】
接点パッドに導かれる導体細条であり、集積回路のハウジングが有するピンに接続されるこれら導体細条の長さは長い為、これら導体細条の電気抵抗は無視できない。この電気抵抗を最小にする必要がある。従って、電力スイッチング素子を接点パッドのすぐそばに、従って半導体チップの周縁に配置する必要がある。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、すべての電力スイッチング素子を、不所望な寄生抵抗が減少されるように最適に配置しうるようにした制御回路を提供せんとするにある。この制御回路では、種々の電力供給通路のいずれもが、これら電力供給通路のいずれよりも明確に高い抵抗値を有さないようにこれらスイッチング素子を配置する必要がある。
【０００７】
本発明は、これらの条件を少なくとも殆ど満足しうる特別な回路レイアウトを提供する。
【０００８】
【課題を解決するための手段】
本発明は、読出−書込ヘッドを有する回転ディスクと、
この回転ディスクを回転駆動させる３相モータと、
回転ディスクの読出−書込ヘッドを移動させるヘッドアクチュエータと
を具える情報蓄積装置を制御する集積回路であって、この集積回路は、電源電圧及び基準電圧に基づいて、３相モータの位相の順次の制御及びヘッドアクチュエータの位置決めを管理する回路を有し、この回路は当該回路を集積化する半導体チップの周縁に沿って配置した複数の電力スイッチング素子を有し、これら電力スイッチング素子は、
３つの分岐Ｕ、Ｖ及びＷであって、これらの分岐の各々が２つの端子間に直列に配置された２つの電力スイッチング素子を有し、これらの分岐の各々が対応の電力スイッチング素子間の中間ノードを経て３相モータの各位相を附勢するようになっているこれらの３つの分岐Ｕ、Ｖ及びＷと、
２つの分岐Ｐ及びＮであって、これらの分岐の各々が直列の２つの電力スイッチング素子を有する２つの分岐Ｐ及びＮであって、これら分岐が対応の電力スイッチング素子間の中間ノードを経てヘッドアクチュエータを附勢するようになっているこれら２つの分岐Ｐ及びＮと
を形成するように配置され、
前記回路は更に、電源電圧が切断された場合に読出−書込ヘッドを安全位置に引込ませるために電力スイッチング素子の１つの分岐を電源電圧から分離させる少なくとも１つの分離用装置を有し、電源電圧が切断された場合に、３相モータにより発生される電気エネルギーによりヘッドアクチュエータを附勢するようになっている当該集積回路において、
電源電圧を受け分離用装置として機能する１１番目のスイッチング素子が、第１電源電圧端子と２つの分岐Ｕ及びＶの結合端との間に接続され、
電源電圧を受け分離用装置として機能する１２番目のスイッチング素子が、第２電源電圧端子と、分岐Ｎの一端に結合された分岐Ｗの一端との間に接続され、
第３電源電圧端子が他の分岐Ｐの一端に直接接続され、分岐Ｎの他端及び分岐Ｐの他端が一緒に、基準電圧を受ける前記回路の基準端子に接続され、
前記分岐Ｕの他端は前記回路の第１接続端子に接続され、分岐Ｖの他端及び分岐Ｗの他端が一緒に、前記回路の第２接続端子に接続され、前記第１及び第２接続端子が基準電圧付近の電圧にもたらされるようになっていることを特徴とする。
【０００９】
本発明において、導通状態で低抵抗値の能動半導体スイッチング素子の形態の分離用装置を用いることにより、これら分離用装置の電圧降下を低減せしめうる。実際問題として、安全位置へのヘッドの引込み動作中、この際零電圧にある電源電圧ラインへの結合が生じなくなるのを回避するために、分離用装置が不可欠である。この場合、前述したように、ディスク駆動モータの巻線に発生される起電力を用いてヘッドの引込み動作に必要とする時間の間ヘッドアクチュエータを附勢するのが望ましい。
【００１０】
本発明では、ヘッドアクチュエータの電源分岐のうちの一方、すなわち安全位置へのヘッドの引込み動作中基準電圧を供給する必要がある分岐に対しては分離用装置を必要としないという事実を用いるのが有利である。従って、分岐Ｐから第３電源端子と称する電源端子に直接接続を行なう。本発明によれば、第２電源端子を分岐Ｎと称するアクチュエータの他方の分岐と、ディスク駆動モータの電源分岐の１つ、すなわち分岐Ｗとの双方に接続する。この構成配置によれば、後に詳細に説明するように、電力スイッチング素子を半導体チップの周縁に沿って中断なく配置することができる。
【００１１】
本発明の好適例では、１１番目のスイッチング素子を分岐Ｕ及びＶに結合するノードが集積回路の第３接続端子に接続され、１２番目のスイッチング素子を分岐Ｗ及びＮに結合するノードが集積回路の第４接続端子に接続され、この第４接続端子は集積回路の外部の接続ラインによって第３接続端子に接続されるようにする。
【００１２】
このようにすることにより、関連の分岐への電流の並列供給が、第１及び第２電源端子から、分離用装置として作用する２つの並列スイッチング素子を介して達成される。このような並列供給は並列スイッチング素子の所要最大電流定格を低減せしめる。これにより所望に応じこれらスイッチング素子の寸法を小さくすることができる。
【００１３】
安全位置へのヘッドの引込み動作に当ってヘッドアクチュエータを附勢するために、分岐Ｐはその中間ノードを経て基準電圧に等しい電圧を供給する必要があり、このことはこの分岐の２つのスイッチング素子のうちの適切な方を導通状態にすることにより簡単に達成される。一方、この場合、分岐Ｎは発電機として動作するディスク駆動モータの巻線から得られる電流を供給する必要がある。この目的のために、分岐Ｗの端部に隣接する方の分岐Ｎのスイッチング素子に導通指令を供給するようにしうる。しかし、この解決策の場合、装置が常規動作状態にあるか或いは電源が切断された後のヘッド引込み状態にあるかに応じてこのスイッチング素子に対し２つの異なる指令を用いる必要がある。
【００１４】
従って、簡単化のために有利な本発明の変形例では、１２番目のスイッチング素子を分岐Ｗ及びＮの結合端に結合するノードが追加のスイッチング素子の電流路を経て分岐Ｎのスイッチング素子間の中間ノードに結合され、この追加のスイッチング素子は指令制御の下でヘッドの引込み動作中のみでディスクが停止されるまで導通せしめられるようにする。
【００１５】
電力スイッチング素子は種々の形態をとりうるも、これらはＮチャネルＭＯＳトランジスタを以って構成するのが好ましい。この種類のトランジスタは、この種類の分野に課せられる厳しい条件、特に１２Ｖで動作する装置を制御する必要がある場合に非導通状態での電圧安定性及び導通状態での低抵抗性に関する条件を満足する最良の種類のトランジスタである。
【００１６】
追加のスイッチング素子を構成する１３番目のトランジスタと称するトランジスタは、このトランジスタを流れる電流はそれほど重要でない為に既に述べた他のトランジスタよりも小型にすることができる。
【００１７】
本発明の有利な変形例では、ディスク駆動モータに対する制動機能を達成しうるようにし、この場合第３トランジスタに対する導通指令を、安全位置へのヘッドの引込み動作に必要な時間の間制御電圧を以って第１の導通が得られるように調整し、その後この指令を変更してこの第３トランジスタを高導通状態にするようにする。
【００１８】
本発明の他の特徴、詳細及び利点は後の図面に関する説明から明らかとなるも、本発明は図面の例に限定されるものではない。
【００１９】
以下図面につき説明するに、通常の情報蓄積装置の電力制御回路を図１を参照して簡単に説明する。ディスク駆動モータ２と読出−書込ヘッドを移動させるアクチュエータ（ヘッドアクチュエータ）３とがプッシュプル電力段により正電源ライン１から例えば１２Ｖで附勢される。３相無ブラシ型モータ２の３相は３つの分岐Ｕ，Ｖ及びＷにより附勢され、これらの分岐はそれぞれ２つのスイッチング素子Ｓ１，Ｓ２；Ｓ３，Ｓ４；Ｓ５，Ｓ６を直列に有している。分岐Ｕ，Ｖ及びＷを形成するこれらスイッチング素子間のノードに符号Ｕｎ，Ｖｎ及びＷｎを付した。
【００２０】
分岐Ｕ，Ｖ及びＷより成る電力段はディスク駆動モータ用のアナログ制御回路４により制御される。このアナログ制御回路は適切な制御信号を接続ライン２１〜２６を経てスイッチング素子Ｓ１〜Ｓ６に供給してモータ２の所定の回転速度を得る。
【００２１】
位相は３相すべてに共通な抵抗ＲＳ１を経て基準電圧１０にバイアスされており、低抵抗値のこの抵抗ＲＳ１はモータ２を流れる電流の値を制御する作用をする。この抵抗ＲＳ１の両端間に生じる電圧は増幅器７により増幅された後制御回路４の入力端８に供給される。
【００２２】
ヘッドアクチュエータ３はブリッジ型の他の電力段により附勢される。この電力段は２つの分岐Ｎ及びＰを有し、これらの分岐はそれぞれ２つのスイッチング素子Ｓ７，Ｓ８；Ｓ９，Ｓ１０を直列に有する。分岐Ｎ及びＰを形成する素子間のノードをそれぞれＮｎ及びＰｎで示してある。
【００２３】
この場合アクチュエータ３は正の電源ライン１に対し逆に、基準電圧１０に対し正にバイアスされている。この他の電力段はヘッドアクチュエータ制御回路５と称する他のアナログ回路により制御される。このヘッドアクチュエータ制御回路は、デジタル情報をディスクから読出すか或いはディスクに書込むのに必要とする位置にヘッドを移動させるのに適した指令信号を接続ライン２７〜３０を経て生じる。
【００２４】
アクチュエータ３の接続ライン中には直列に他の検出抵抗ＲＳ２が挿入されており、この抵抗の両端間に、アクチュエータ３を流れる電流の瞬時値を表わす信号が生ぜしめられ、この信号が他の増幅器１５により増幅されて制御回路５の入力端１６に供給される。
【００２５】
装置の常規動作中、すなわち公称電源電圧がライン１に存在すると、制御信号がデジタル制御回路（図示せず）から接続ライン組１７を経て制御回路４に且つ他の接続ライン組１８を経て制御回路５に供給される。
【００２６】
本発明は特に駆動モータ２及びヘッドアクチュエータ３の電力制御に関するものである為、当業者にとって既知の装置の常規動作は詳細に説明しない。
【００２７】
電源電圧が切断されると、装置の電力消費量が高い為にこの電圧は極めて急激に基準電圧まで減少する。現在一般に行なわれていることは、ディスクが停止する前に、情報が蓄積されていないディスク領域に相当する安全位置、従ってディスクの速度が落ちた際にヘッドがディスク表面と接触することにより損傷されない安全位置にヘッドを引込ませるようにすることである。このようにするには、電源が切断された瞬時にこれらヘッドがその引込みとは逆の方向に加速されていた不利な場合でも、これらヘッドを完全に引込ますのを保証するのに充分な時間の間可成り大きな電流を必要とする。
【００２８】
従って、ディスク駆動モータはその運動エネルギーを利用した発電機として動作するようにする。この機能を実現するためには、通常、ダイオード１１及び１２のような１つ以上の分離用装置を設けてこのモータから生ぜしめられる電流が、この場合零ボルトである電源ライン１に戻らないようにする必要がある。
【００２９】
電力モニタリング回路６は、固定のしきい値以下の電源電圧降下を検出すると直ちに制御回路４及び５の動作モードを変更する。実際には２つのモード変更信号が用いられ、一方の信号は＋１２Ｖの公称電圧に相当するしきい値に関連するもので接続ライン１９を経て供給され、他方の信号は＋５Ｖの公称電圧に相当するしきい値に関連するもので接続ライン２０を経て供給される。動作モードを変更する指令は電力モニタリング回路６により、制御回路４及び５に共通な接続ライン９を経て伝達される。
【００３０】
電源ライン１の電圧が急激に降下している間この機能を維持するためには、常規モードで電源ライン１により逆流防止ダイオード３６を経て充電される蓄積キャパシタ３５により特殊な方法で電力モニタリング回路６を附勢する。
【００３１】
ヘッドを引込ませる動作モードは基本的に、１つのスイッチング素子、例えばスイッチング素子Ｓ９を除いてスイッチング素子Ｓ１〜Ｓ１０をすべてこれらの開放位置に設定することより成る。この特別な動作モードにおいて、次にアクチュエータ３を適切な手段により附勢する。この手段を他の図を参照して以下に説明する。
【００３２】
【発明の実施の形態】
図２は本発明による集積回路の本質的な素子を示す回路図である。これらの素子は特にディスク駆動モータ及びヘッド移動用のアクチュエータの電力制御に関連する。図１によれば、６個のスイッチング素子Ｓ１〜Ｓ６がディスク駆動モータ（図２には図示せず）を附勢するための電力段を構成する。
【００３３】
これらのスイッチング素子Ｓ１〜Ｓ６はＮチャネルＤＭＯＳトランジスタとするのが好ましく、これらトランジスタは実際にこの分野に最も適した種類のトランジスタである。同じくＤＭＯＳトランジスタを以って構成する４個の他のスイッチング素子Ｓ７〜Ｓ１０はヘッドアクチュエータ（図２には図示せず）を附勢する電力段を構成する。図１と同じ符号を用いて示すように、これらのスイッチング素子を対で配置して、ディスク駆動モータを附勢する３つの分岐Ｕ，Ｖ，Ｗと、ヘッドアクチュエータを附勢する２つの分岐Ｎ及びＰとを形成する。この場合、＋１２Ｖの電源電圧に対する分離は２つのＤＭＯＳトランジスタＳ１１及びＳ１２により与え、電源における直列電圧降下を最小にしうるようにする。これらトランジスタに対する導通指令は図１に示す電力モニタリング回路６により簡単に与えることができる。
【００３４】
パワートランジスタＳ１１は第１電源電圧端子Ａ１と分岐Ｕ及びＶの結合端との間に配置され、この結合端はディスク駆動モータの電源を接続するためのノード３８を構成する。
【００３５】
分離用装置として動作するトランジスタＳ１２は第２電源電圧端子Ａ２と分岐Ｗの一端との間に接続され、分岐Ｗのこの一端はライン３９により分岐Ｎの一端にも接続されている。第３電源電圧端子Ａ３は分岐Ｐの一端に直接接続されている。分岐Ｎの他端と分岐Ｐの他端とは双方共回路の基準端子ＣＲに接続され、この基準端子は基準電圧１０が与えられるように接続する必要がある。分岐Ｕの他端は回路の第１接続端子ＣＸ１に接続され、分岐Ｗの他端と相互接続された分岐Ｖの他端は第２接続端子ＣＸ２に接続され、これら第１及び第２接続端子には基準電圧に近い電圧が与えられるようにする必要がある。これら第１及び第２接続端子は実際に集積回路の外部で、ディスク駆動モータ中の電流に対する電流検出抵抗ＲＳ１を経て基準電圧点に接続される。
【００３６】
パワートランジスタＳ１〜Ｓ１０のこの配置では、これらトランジスタは縦続接続されて連続的なトランジスタチェーンを形成していることに注意すべきである。後の説明から明らかとなるように、この有利な回路配置によれば、これらトランジスタを、回路が集積化される半導体チップの周縁に沿って中断なく配置しうるようになる。電源電圧に対する分離用装置として作用するトランジスタＳ１１及びＳ１２は分岐Ｕ，Ｖ及び分岐Ｗ，Ｎにそれぞれ給電する。
【００３７】
好適実施例では、トランジスタＳ１１とトランジスタＳ２及びＳ３との間のノード３８を第３接続端子ＣＸ３に接続し、トランジスタＳ１２と分岐Ｗ及びＮとの間のノード３９を第４接続端子ＣＸ４に接続する。これら端子ＣＸ３及びＣＸ４は集積回路の外部の接続ライン４０により互いに接続すべきものである。このようにして、分岐Ｕ，Ｖ，Ｗ及びＮへの正の電圧の供給が２つの接続ライン及び並列の２つのスイッチングトランジスタＳ１１及びＳ１２を経て達成され、これによりこれらスイッチングトランジスタの所要最大電流定格を低減させる。
【００３８】
図２に示す回路配置では、トランジスタＳ１１及びＳ１２がそれぞれ他の２つのトランジスタ間、すなわちトランジスタＳ２及びＳ３間、トランジスタＳ６及びＳ７間の１つのノードのみに結合されていることに注意すべきである。本発明による回路のこの特徴は、不所望な寄生抵抗を生ぜしめるいかなる接続ラインの交差や過度の長さのこれら接続ラインを回避するようにパワートランジスタの出力接続ラインを配置しうるようになるという点で有利なことである。
【００３９】
安全位置へのヘッドの引込みに相当する段階での回路の動作に対しては、分岐Ｕ，Ｖ及びＷの中央ノードＵｎ，Ｖｎ及びＷｎを介するディスク駆動モータの３つの巻線への接続ラインには、ＤＭＯＳトランジスタＳ２，Ｓ３及びＳ６の固有のダイオードによる、ノード３８及び３９の方向への導電路をそれぞれ有していることに注意すべきである。これとは逆に、トランジスタＳ１，Ｓ４及びＳ５と並列のダイオードは逆方向に指向しており、ディスク駆動モータが発電機モードになることにより生ぜしめられる電圧が基準電圧の点に引かれるのを阻止する。
【００４０】
トランジスタＳ１１及びＳ１２のソース電極はそれぞれ電源端子Ａ１及びＡ２の側に配置され、これらトランジスタと並列の固有のダイオードがノード３８及び３９を電源端子Ａ１及びＡ２から分離するようになっている。その結果、正のリプル電圧が、前述したように接続ライン４０により結合されるノード３８及び３９に現われる。分岐Ｎの中間ノードＮｎからのヘッドアクチュエータの附勢は、トランジスタＳ７をターン・オンさせてノード３９で電流の形態で再生されているエネルギーをヘッドアクチュエータに伝達することにより達成される。トランジスタＳ９が導通状態に駆動されるとこの電流を基準電圧の点に戻す。ヘッドを安全位置に引込ませる際のこのヘッドアクチュエータの附勢方法は、常規の動作段階か或いは安全位置へのヘッドの引込み段階のどっちが生じているかに依存するトランジスタＳ７の二重制御を必要とする。
【００４１】
このような複雑性を回避するために、本発明によれば、ＮチャネルＤＭＯＳ型の追加のトランジスタＳ１３であってこのトランジスタにより小さい電流が流れるようにするために他のパワートランジスタよりも小さな面積を有するようにした当該追加のトランジスタを設け、適切な瞬時にノード３９と分岐Ｎの中間ノードＮｎとの間に導通路を得るようにした構成により制御構成をより簡単にすることができる。この構成を図３に示す。この図３にはトランジスタＳ５〜Ｓ１０とトランジスタＳ１２とを含む図２の部分のみを示してある。
【００４２】
本例では、ヘッドの引込み瞬時にトランジスタＳ７に与えられる指令はターン・オフ指令であり、一方、ディスク駆動モータに対する制御回路４（図１）への接続ライン３１から追加のトランジスタＳ１３に与えられる指令はヘッドの引込み中のみでディスクが停止するまで導通状態を得る指令である。有利な変形例では、トランジスタＳ１３に対する指令を、まず最初安全位置へのヘッドの引込みに必要な最小時間中制御電圧で導通するように調整し、その後この指令を変更してトランジスタの導通度を高くし、これによりディスク駆動モータに制動をかけるようにする。
【００４３】
図４はパワートランジスタＳ１〜Ｓ１０が配置されている半導体チップ５０を線図的に示す平面図であり、これらトランジスタは図示のように互いに規則的に接続されて連続チェーンを構成し、接続ラインの長さが最小となるようにしている。このチェーンには、トランジスタＳ１１及びＳ１２が分離用素子として含まれており、これらトランジスタＳ１１及びＳ１２は半導体チップの隅部に配置してトランジスタチェーンの他の部分に対する電源電圧の条件付きアクセスのために用いる接続ラインの長さを最小とするようにするのが好ましい。
【００４４】
本発明による回路のレイアウトによれば、回路の周縁部にトランジスタを最適に配置することができ、この位置でこれらトランジスタは本発明による回路の種々の電源ループで寄生抵抗を最小にするのに適したものとなること明らかである。
【図面の簡単な説明】
【図１】  従来の情報蓄積装置の主たるモニタリング及び電力制御回路を説明するための回路線図である。
【図２】  本発明による電力制御集積回路を示す回路図である。
【図３】  図２の回路の一部に対応する本発明の変形例を示す回路図である。
【図４】  図２に対応する電力スイッチング素子のレイアウトの実際例を有する半導体チップを示す平面図である。
【図１】
0003706686.tif 000002
【図２】
0003706686.tif 000003
【図３】
0003706686.tif 000004
【図４】
0003706686.tif 000005