(57)【特許請求の範囲】
【請求項１】
デジタル信号を入力し出力する半導体集積回路の動作を、電源ラインの電位に対応するＨレベルと、接地ラインの電位に対応するＬレベルと、不定状態Ｘとの少なくとも３種類の信号値による論理回路の動作としてシミュレーションする論理シミュレーション装置において、
前記電源ラインに供給される電源電圧Ｖｄｄの値を入力するための第１入力手段と、
前記集積回路における入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを入力するための第２入力手段と、
前記論理シミュレーションの過程において同時にスイッチングする出力バッファを検出する同時スイッチング検出手段と、
同時スイッチング検出手段による検出結果に基づき、出力バッファの同時スイッチングによって生じる前記接地ラインの電位の波状変動であるグランドバウンスの大きさΔＶを算出する算出手段と、
前記電源電圧Ｖｄｄから前記グランドバウンスの大きさΔＶを減算した値Ｖｄｄ−ΔＶをＨレベル入力電圧実効値として出力し、前記グランドバウンスの大きさΔＶをＬレベル入力電圧実効値として出力する入力電圧実効値算出手段と、
前記集積回路における各入力バッファに前記集積回路の外部から入力される信号の値がＨレベルかＬレベルかを判定する入力値判定手段と、
入力値判定手段によりＨレベルの信号が入力されていると判定された入力バッファにつき、
ｉ）前記Ｈレベル入力電圧実効値が該入力バッファのＨレベル入力電圧の最小値ＶＩＨ以上であれば、Ｈレベルの信号が該入力バッファに入力されているものとし、
ｉｉ）前記Ｈレベル入力電圧実効値が該入力バッファのＨレベル入力電圧の最小値ＶＩＨよりも小さくかつ該入力バッファのＬレベル入力電圧の最大値ＶＩＬよりも大きければ、不定状態Ｘの信号が該入力バッファに入力されているものとし、
ｉｉｉ）前記Ｈレベル入力電圧実効値が該入力バッファのＬレベル入力電圧の最大値ＶＩＬ以下であれば、Ｌレベルの信号が該入力バッファに入力されているものとする、
という第１の入力値再設定処理を行いつつ、前記論理シミュレーションを続行させる第１制御手段と、
入力値判定手段によりＬレベルの信号が入力されていると判定された入力バッファにつき、
ｉ）前記Ｌレベル入力電圧実効値が該入力バッファのＬレベル入力電圧の最大値ＶＩＬ以下であれば、Ｌレベルの信号が該入力バッファに入力されているものとし、
ｉｉ）前記Ｌレベル入力電圧実効値が該入力バッファのＨレベル入力電圧の最小値ＶＩＨよりも小さくかつ該入力バッファのＬレベル入力電圧の最大値ＶＩＬよりも大きければ、不定状態Ｘの信号が該入力バッファに入力されているものとし、
ｉｉｉ）前記Ｌレベル入力電圧実効値が該入力バッファのＨレベル入力電圧の最小値ＶＩＨ以上であれば、Ｈレベルの信号が該入力バッファに入力されているものとする、
という第２の入力値再設定処理を行いつつ、前記論理シミュレーションを続行させる第２制御手段と、
を備えることを特徴とする論理シミュレーション装置。
【請求項２】
請求項１に記載の論理シミュレーション装置において、
前記集積回路において１個の出力バッファがスイッチングしたときに発生する前記接地ラインの電位の波状変動における変動量の最大値ΔＶ１を入力するための第３入力手段を備え、
前記算出手段は、第３入力手段によって入力された前記変動量の最大値ΔＶ１と同時スイッチング検出手段によって検出された同時スイッチングの出力バッファの数Ｎとの積ΔＶ１・Ｎを前記グランドバウンスの大きさΔＶとする、
ことを特徴とする論理シミュレーション装置。
【請求項３】
請求項１に記載の論理シミュレーション装置において、
前記集積回路のパッケージに寄生する接地ピンのインダクタンスＬｐを入力するための第４入力手段と、
前記集積回路における１個の出力バッファがスイッチングしたときに前記電源ラインから該出力バッファを貫通して前記接地ラインへ流れる電流Ｉの単位時間当たりの変化量ｄＩ／ｄｔを入力するための第５入力手段とを備え、
前記算出手段は、第４入力手段によって入力された前記インダクタンスＬｐ、第５入力手段によって入力された前記変化量ｄＩ／ｄｔ、および同時スイッチング検出手段によって検出された同時スイッチングの出力バッファの数Ｎを用いて、前記グランドバウンスの大きさΔＶを
ΔＶ＝Ｌｐ・（ｄＩ／ｄｔ）・Ｎ
により算出する、
ことを特徴とする論理シミュレーション装置。
【請求項４】
請求項３に記載の論理シミュレーション装置において、
前記第４入力手段に代えて、前記集積回路のパッケージに寄生する各ピン毎のインダクタンスをパッケージの種類別にパッケージ・データファイルとして記憶している第１記憶手段と、前記集積回路のパッケージの種類を特定する識別情報を入力するための第６入力手段と、前記集積回路のパッケージの接地ピンを示すピンの識別情報を入力するための第７入力手段と、第６および第７入力手段によって入力された識別情報をキーとして前記パッケージ・データファイルを検索することにより、特定の種類のパッケージにおける接地ピンのインダクタンスＬｐを得る第１検索手段とを備え、
前記算出手段は、前記第４入力手段によって入力された前記インダクタンスＬｐの代わりに第１検索手段によって得られた前記インダクタンスＬｐを用いて前記グランドバウンスの大きさΔＶを算出する、
ことを特徴とする論理シミュレーション装置。
【請求項５】
請求項４に記載の論理シミュレーション装置において、
前記第７入力手段に代えて、前記集積回路のレイアウト設計の結果を示すレイアウトデータおよびピン配置データを記憶している第２記憶手段と、該レイアウトデータおよびピン配置データに基づいて前記集積回路のパッケージの接地ピンを認識して該接地ピンの識別情報を出力する接地ピン認識手段とを備え、
前記第１検索手段は、前記第７入力手段によって入力される接地ピンの識別情報の代わりに接地ピン認識手段から出力される接地ピンの識別情報をキーとして前記パッケージ・データファイルを検索することにより、特定の種類のパッケージにおける接地ピンのインダクタンスＬｐを得る、
ことを特徴とする論理シミュレーション装置。
【請求項６】
請求項１に記載の論理シミュレーション装置において、
前記集積回路のパッケージに寄生する接地ピンのインダクタンスＬｐを入力するための第４入力手段と、
前記集積回路における１個の出力バッファがスイッチングしたときに前記電源ラインから該出力バッファを貫通して前記接地ラインへ流れる電流の単位時間当たりの変化量の出力バッファ毎の値ｄＩｊ／ｄｔを入力するための第８入力手段とを備え、
前記算出手段は、第４入力手段によって入力された前記インダクタンスＬｐと第８入力手段によって入力された前記各変化量ｄＩｊ／ｄｔとの積Ｌｐ・（ｄＩｊ／ｄｔ）を前記同時スイッチング検出手段による検出結果に基づいて同時にスイッチングする出力バッファについて足し合わせた値を、前記グランドバウンスの大きさΔＶとする、
ことを特徴とする論理シミュレーション装置。
【請求項７】
請求項６に記載の論理シミュレーション装置において、
前記第８入力手段に代えて、前記集積回路における１個の出力バッファがスイッチングしたときに前記電源ラインから該出力バッファを貫通して前記接地ラインへ流れる電流の単位時間当たりの変化量ｄＩｊ／ｄｔを出力バッファの種類別に出力バッファ・データファイルとして記憶している第３記憶手段と、前記同時スイッチング検出手段によって検出された出力バッファの種類を示す識別情報をキーとして前記出力バッファ・データファイルを検索することにより、同時にスイッチングする出力バッファの前記各変化量ｄＩｊ／ｄｔを得る第２検索手段とを備え、
前記算出手段は、前記第８入力手段によって入力された前記各変化量ｄＩｊ／ｄｔの代わりに第２検索手段によって得られた前記各変化量ｄＩｊ／ｄｔを用いて前記グランドバウンスの大きさΔＶを算出する、
ことを特徴とする論理シミュレーション装置。
【請求項８】
請求項６に記載の論理シミュレーション装置において、
前記第４入力手段に代えて、前記集積回路のパッケージに寄生する各ピン毎のインダクタンスをパッケージの種類別にパッケージ・データファイルとして記憶している第１記憶手段と、前記集積回路のパッケージの種類を特定する識別情報を入力するための第６入力手段と、前記集積回路のパッケージの接地ピンを示すピンの識別情報を入力するための第７入力手段と、第６および第７入力手段によって入力された識別情報をキーとして前記パッケージ・データファイルを検索することにより、特定の種類のパッケージにおける接地ピンのインダクタンスＬｐを得る第１検索手段とを備え、
前記算出手段は、前記第４入力手段によって入力された前記インダクタンスＬｐの代わりに第１検索手段によって得られた前記インダクタンスＬｐを用いて前記グランドバウンスの大きさΔＶを算出する、
ことを特徴とする論理シミュレーション装置。
【請求項９】
請求項８に記載の論理シミュレーション装置において、
前記第７入力手段に代えて、前記集積回路のレイアウト設計の結果を示すレイアウトデータおよびピン配置データを記憶している第２記憶手段と、該レイアウトデータおよびピン配置データに基づいて前記集積回路のパッケージの接地ピンを認識して該接地ピンの識別情報を出力する接地ピン認識手段とを備え、
前記第１検索手段は、前記第７入力手段によって入力された接地ピンの識別情報の代わりに接地ピン認識手段から出力される接地ピンの識別情報をキーとして前記パッケージ・データファイルを検索することにより、特定の種類のパッケージにおける接地ピンのインダクタンスＬｐを得、
前記第８入力手段に代えて、前記集積回路における１個の出力バッファがスイッチングしたときに前記電源ラインから該出力バッファを貫通して前記接地ラインへ流れる電流の単位時間当たりの変化量ｄＩｊ／ｄｔを出力バッファの種類別に出力バッファ・データファイルとして記憶している第３記憶手段と、前記同時スイッチング検出手段によって検出された出力バッファの種類を示す識別情報をキーとして前記出力バッファ・データファイルを検索することにより、同時にスイッチングする出力バッファの前記各変化量ｄＩｊ／ｄｔを得る第２検索手段とを備え、
前記算出手段は、前記第８入力手段によって入力された前記各変化量ｄＩｊ／ｄｔの代わりに第２検索手段によって得られた同時にスイッチングする前記各変化量ｄＩｊ／ｄｔを用いて前記グランドバウンスの大きさΔＶを算出する、
ことを特徴とする論理シミュレーション装置。
【請求項１０】
請求項１に記載の論理シミュレーション装置において、
前記集積回路のパッケージに寄生する接地ピンのインダクタンスＬｐを入力するための第４入力手段と、
前記集積回路における１個の出力バッファがスイッチングしたときに前記電源ラインから該出力バッファを貫通して前記接地ラインへ流れる電流Ｉの単位時間当たりの変化量ｄＩ／ｄｔを入力するための第５入力手段と、
前記集積回路のレイアウト設計の結果を示すレイアウトデータおよびピン配置データを記憶している第２記憶手段と、
前記レイアウトデータおよびピン配置データに基づいて前記集積回路のパッケージの接地ピンを認識して該接地ピンの識別情報を出力する接地ピン認識手段と、
前記算出手段は、接地ピン認識手段によって接地ピンと認識されたピンが複数存在する場合に、第５入力手段によって入力された前記変化量ｄＩ／ｄｔおよび同時スイッチング検出手段による検出結果に基づき、前記論理シミュレーションの過程において同時にスイッチングする各出力バッファを貫通する電流Ｉが該出力バッファのピンに最も近い左側の接地ピンと最も近い右側の接地ピンとに半分ずつ流れるとして同時スイッチング時に各接地ピンに流れる電流Ｉｇの単位時間当たりの変化量ｄＩｇ／ｄｔを算出し、該変化量ｄＩｇ／ｄｔと第４入力手段によって入力されたインダクタンスＬｐを用いて各接地ピン毎に算出されるΔＶｇ＝Ｌｐ・（ｄＩｇ／ｄｔ）のうちの最大値を前記グランドバウンスの大きさΔＶとする、ことを特徴とする論理シミュレーション装置。
【請求項１１】
請求項１に記載の論理シミュレーション装置において、
前記同時スイッチング検出手段は、前記論理シミュレーションの過程において所定の時間間隔内にスイッチングする複数の出力バッファを同時にスイッチングする出力バッファとして検出し、該所定の時間を入力するための第９入力手段を備えることを特徴とする論理シミュレーション装置。
【請求項１２】
請求項１に記載の論理シミュレーション装置において、
前記同時スイッチング検出手段は、前記論理シミュレーションの過程において同時にスイッチングする出力バッファの検出において、予め決められた出力バッファを検出対象から除外することを特徴とする論理シミュレーション装置。
【請求項１３】
請求項１に記載の論理シミュレーション装置において、
前記集積回路のレイアウト設計の結果を示すレイアウトデータおよびピン配置データを記憶している第２記憶手段と、
該レイアウトデータおよびピン配置データに基づいて前記集積回路のパッケージの接地ピンを認識して該接地ピンの識別情報を出力する接地ピン認識手段とを備え、
前記同時スイッチング検出手段は、前記論理シミュレーションの過程において同時にスイッチングする出力バッファの検出において、接地ピン認識手段による認識結果に基づき所定の二つの接地ピンの間に挟まれたピンに接続された出力バッファのみを検出対象とすることを特徴とする論理シミュレーション装置。
【請求項１４】
請求項１に記載の論理シミュレーション装置において、
前記集積回路の出力バッファのＨレベル出力電圧の最小値ＶＯＨとＬレベル出力電圧の最大値ＶＯＬとを入力するための第１０入力手段と、
前記電源電圧Ｖｄｄから前記グランドバウンスの大きさΔＶを減算した値Ｖｄｄ−ΔＶをＨレベル出力電圧実効値として出力し、前記グランドバウンスの大きさΔＶをＬレベル出力電圧実効値として出力する出力電圧実効値算出手段と、
前記集積回路の各出力バッファから前記集積回路の外部へ出力される信号の値がＨレベルかＬレベルかを判定する出力値判定手段と、
出力値判定手段によりＨレベルの信号が出力されていると判定された出力バッファにつき、
ｉ）前記Ｈレベル出力電圧実効値が該出力バッファのＨレベル出力電圧の最小値ＶＯＨ以上であれば、Ｈレベルの信号が該出力バッファから出力されているものとし、
ｉｉ）前記Ｈレベル出力電圧実効値が該出力バッファのＨレベル出力電圧の最小値ＶＯＨよりも小さくかつ該出力バッファのＬレベル出力電圧の最大値ＶＯＬよりも大きければ、不定状態Ｘの信号が該出力バッファから出力されているものとし、
ｉｉｉ）前記Ｈレベル出力電圧実効値が該出力バッファのＬレベル出力電圧の最大値ＶＯＬ以下であれば、Ｌレベルの信号が該出力バッファから出力されているものとする、
という第１の出力値再設定処理を行いつつ、前記論理シミュレーションを続行させる第３制御手段と、
出力値判定手段によりＬレベルの信号が出力されていると判定された出力バッファにつき、
ｉ）前記Ｌレベル出力電圧実効値が該出力バッファのＬレベル出力電圧の最大値ＶＯＬ以下であれば、Ｌレベルの信号が該出力バッファから出力されているものとし、
ｉｉ）前記Ｌレベル出力電圧実効値が該出力バッファのＨレベル出力電圧の最小値ＶＯＨよりも小さくかつ該出力バッファのＬレベル出力電圧の最大値ＶＯＬよりも大きければ、不定状態Ｘの信号が該出力バッファから出力されているものとし、
ｉｉｉ）前記Ｌレベル出力電圧実効値が該出力バッファのＨレベル出力電圧の最小値ＶＯＨ以上であれば、Ｈレベルの信号が該出力バッファから出力されているものとする、
という第２の出力値再設定処理を行いつつ、前記論理シミュレーションを続行させる第４制御手段と、
を備えることを特徴とする論理シミュレーション装置。
【請求項１５】
請求項１に記載の論理シミュレーション装置において、
ＨレベルとＬレベルと不定状態Ｘの少なくとも３種類の信号値から成る信号値群に含まれる一つの信号値から該信号値群に含まれる他の信号値への信号変化のうち、前記同時スイッチング検出手段が同時にスイッチングする出力バッファを検出する際にスイッチングと認識する信号変化を指定するための第１指定手段を備えることを特徴とする論理シミュレーション装置。
【請求項１６】
請求項１に記載の論理シミュレーション装置において、
前記第１および第２制御手段による第１および第２の入力値再設定処理の対象となる入力バッファを指定するための第２指定手段を備え、
前記第１および第２制御手段は、第２指定手段によって指定された入力バッファのみを前記第１および第２の入力値再設定処理の対象とする、
ことを特徴とする論理シミュレーション装置。
【請求項１７】
請求項１に記載の論理シミュレーション装置において、
前記集積回路のレイアウト設計の結果を示すレイアウトデータおよびピン配置データを記憶している第２記憶手段と、
前記第１および第２制御手段による第１および第２の入力値再設定処理の対象となる入力バッファを限定するか否かを指定するための第３指定手段とを備え、前記第１および第２制御手段は、前記第１および第２の入力値再設定処理の対象となる入力バッファの限定が第３指定手段によって指定された場合に、前記レイアウトデータおよびピン配置データに基づいて、前記同時スイッチング検出手段の検出対象となる同時スイッチングする出力バッファのピンの中で最も近い出力バッファのピンとの間に接地ピンが存在する入力バッファを前記第１および第２の入力値再設定処理の対象から除外する、
ことを特徴とする論理シミュレーション装置。
【請求項１８】
請求項１に記載の論理シミュレーション装置において、
前記第２入力手段に代えて、入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを入力バッファの種類別に入力電圧データファイルとして記憶している第４記憶手段と、入力バッファの種類を示す識別情報をキーとして前記入力電圧データファイルを検索することにより、所望の入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを得る第３検索手段とを備え、
前記第１制御手段は、前記入力値判定手段によりＨレベルの信号が入力されていると判定された入力バッファの種類を示す識別情報に基づき第３検索手段により得られる該入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを用いて前記第１の入力値再設定処理を行い、
前記第２制御手段は、前記入力値判定手段によりＬレベルの信号が入力されていると判定された入力バッファの種類を示す識別情報に基づき第３検索手段により得られる該入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを用いて前記第２の入力値再設定処理を行う、
ことを特徴とする論理シミュレーション装置。
【請求項１９】
請求項１４に記載の論理シミュレーション装置において、前記第１０入力手段に代えて、出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを出力バッファの種類別に出力電圧データファイルとして記憶している第５記憶手段と、出力バッファの種類を示す識別情報をキーとして前記出力電圧データファイルを検索することにより、所望の出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを得る第４検索手段とを備え、
前記第１制御手段は、前記出力値判定手段によりＨレベルの信号が出力されていると判定された出力バッファの種類を示す識別情報に基づき第４検索手段により得られる該出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを用いて前記第１の出力値再設定処理を行い、
前記第２制御手段は、前記出力値判定手段によりＬレベルの信号が出力されていると判定された出力バッファの種類を示す識別情報に基づき第４検索手段により得られる該出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを用いて前記第２の出力値再設定処理を行う、
ことを特徴とする論理シミュレーション装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の論理動作をシミュレーションするために使用される論理シミュレーション装置に関する。
【０００２】
【従来の技術】
デジタルＬＳＩ（大規模集積回路）の開発において、論理設計を検証するために論理シミュレーション装置が利用されている。論理シミュレーション装置は、論理設計結果に基づいて設計対象のＬＳＩの論理回路としての動作のシミュレーションすなわち論理シミュレーションを行うものである。この論理シミュレーションの結果はそのＬＳＩの仕様と比較され、両者が一致しない場合は、設計に誤りがあるとして設計結果である論理回路が修正された後、さらに論理シミュレーションが行われる。このようにして論理回路の修正と論理シミュレーションとが、ＬＳＩの仕様と論理シミュレーション結果とが一致するまで行われ、両者が一致すると論理設計が完了する。その後、論理設計結果に基づいてＬＳＩが製造される。ＬＳＩの論理シミュレーション結果がＬＳＩの仕様と一致していれば、実際に製造されたＬＳＩの動作も仕様と一致することになる。
【０００３】
ところで、近年の半導体の微細加工技術の進歩によりＬＳＩの集積度が飛躍的に増大しており、かってプリント回路基板上でしか実現できなかったようなシステムが１チップのＬＳＩで実現できるようになってきている。この結果、ＬＳＩのピン数は増大しつつある。すなわちＬＳＩは「多ピン化」の傾向にある。また、半導体の微細加工技術の進歩は、集積度の増大に加えて、動作速度の飛躍的な向上をもたらしている。すなわちＬＳＩは「高速化」の傾向にもある。
【０００４】
このようなＬＳＩの高速化および多ピン化に伴い、ＬＳＩの開発過程において種々の問題が生じている。例えば、設計段階における論理シミュレーション上では完全に仕様通りに動作するにもかかわらず、製造されたＬＳＩをテストする段階またはボードに実装して実際に使用する段階では仕様通りに動作しないという事態が生じるようになっており、これがＬＳＩの高速化および多ピン化に伴って大きな問題となっている（例えば、吉森崇，森敏明「高速多ピンＣＭＯＳデバイスの伝送およびノイズ特性」，電子情報通信学会  技術研究報告ＩＣＤ８８−７９，Ｖｏｌ．８８，Ｎｏ．２３０，ｐｐ．４７−５３  （１９８８年１０月２０日）  参照）。
【０００５】
この問題の原因は、ＬＳＩの高速化および多ピン化に伴ってノイズの影響が無視できない程度に大きくなっているにもかかわらず、論理シミュレーションではこれが考慮されていない点にある。すなわち、ノイズを無視して論理シミュレーションが行われていたため、論理シミュレーションではＬＳＩが正常に動作するにもかかわらず、実際に製造されたＬＳＩは正常に動作しないという事態が生じていたのである。
【０００６】
この問題の原因であるノイズのうち最も影響の大きいものは、同時スイッチングノイズである。すなわち、ＬＳＩにおける複数の出力バッファが同時にスイッチングしたときに、パッケージに寄生する接地ピンのインダクタンスによって接地電位に波状変動（「グランドバウンス」と呼ばれる）が生じることによる影響が大きい（Ｄａｖｉｄ  Ｓｈｅａｒ「高速ＣＭＯＳ標準論理ＩＣのグランド・バウンスを試験」，日経エレクトロニクス，１９８９年５月１５日号，ｎｏ．４７３，ｐｐ．２２６−２２７  参照）。
【０００７】
図５は、このような同時スイッチングノイズの影響を説明するための図であって、ＬＳＩにおける入出力部の回路構成を示している。いま、出力バッファ１０１および１０２が同時にスイッチングしたとすると、このとき、電源ラインからこれらの出力バッファ１０１、１０２を貫通して接地ラインに電流が流れ、接地ピンを流れる電流が大きく変化する。接地ピンを流れる電流が大きく変化すると、ＬＳＩのパッケージに寄生する接地ピンのインダクタンスＬｐにより、ＬＳＩ内の接地ラインの電位すなわち基準電位が変動する（グランドバウンスの発生）。このようにしてＬＳＩの基準電位が変動すると、入力バッファ１０３への入力信号の電位が見かけ上変動することになり、その変動が入力バッファ１０３の閾値電圧を越えるとＬＳＩが誤動作する。そして、ＬＳＩの高速化および多ピン化が進むと、出力バッファの同時スイッチングによる電流変化率ｄｉ／ｄｔが大きくなってグランドバウンスが大きなものとなるため、このような誤動作がより多く生じることになる。
【０００８】
これに対し、従来、上記同時スイッチングの影響を抑えるために種々の対策が考えられてきた。すなわち、寄生インダクタンスＬｐを小さくしたり電流変化率ｄｉ／ｄｔを小さくしたりすることによりグランドバウンス自体を小さくするという対策や、入力バッファの電源・グランドと出力バッファの電源・グランドとを別系統にしたりグランドピンの適当な配置によってノイズの原因となる電流を分散させたりすることによりグランドバウンスの影響が入力バッファに伝わらないようにするという対策が考えられている。
【０００９】
しかし、従来の対策の多くは、効果が必ずしも満足できるものではなかったり、コスト上昇を招いたり、適用できる範囲が限定されていたりするという問題があり、従来の対策のうち実際的な解決策となるのは次の対策のみと考えられている。そして、この対策（以下「従来の解決策」という）が現実によく使用されている。
「グランドピン１本当たり許容できる同時スイッチング可能な出力バッファ数を定義し、その制限を越えないように、グランドピンを適当に配置する。」
上記解決策の具体的内容は以下の文献において説明されている。
（１）公開実用新案公報  昭６３−２０４４０号
（２）「Ｉ／Ｏセルの選択とピン配置」，ＣＭＯＳ  Ｓｔａｎｄａｒｄ  Ｃｅｌｌ  ＲＣＳ−０８Ａ  Ｓｅｒｉｅｓ  Ｄｅｓｉｇｎ  Ｍａｎｕａｌ（株式会社リコー），  ｐ．６−３
（３）「ディジタル波形の検証がオシロから回路シミュレータへシフト」，日経エレクトロニクス，１９９５年７月３１日号，ｎｏ．６４１，ｐ．１８４
【００１０】
【発明が解決しようとする課題】
しかし、上記従来の解決策もＬＳＩの高速化および多ピン化に伴う問題を根本的に解決するものではなく、次のような問題がある。第１の問題は、実際のＬＳＩでは品種毎に使用条件が異なるため、それに応じてノイズに対して要求される許容度も異なっており、また、「同時スイッチングの出力バッファ数の制限」自体が一応の目安に過ぎないことから、解決策としての効果が曖昧であって効果を定量的に把握することができないということである。第２の問題は、実際にはグランドピンを増設する必要がないにもかかわらず、上記「制限」を越えないようにするために増設するという事態が生じ、その結果、過剰保証によって無用のコスト上昇を招くおそれがあるということである。
【００１１】
ところでＬＳＩの高速化および多ピン化に伴う問題は、論理シミュレーションではＬＳＩが正常に動作するにもかかわらず、実際に製造されたＬＳＩは正常に動作しない、という点にあった。そして、上記解決策を含めた従来の対策は、原因となる同時スイッチングノイズ（グランドバウンス）を抑えることによりこの問題を解決しようとするものであった。しかし、如何なる対策によってもノイズを完全に抑えることは不可能であり、ＬＳＩの高速化および多ピン化に伴って同時スイッチングノイズはますます増大する傾向にあるため、同時スイッチノイズの低減という従来の方法は、本来的に根本的な解決策とはなり得ない。
【００１２】
そこで本発明では、同時スイッチングノイズを完全に抑えるのが不可能なことを考慮し、同時スイッチングノイズによって実際には正常に動作しないようなＬＳＩについては、予め設計段階においてシミュレーションにより正常動作しないことを検出可能とする論理シミュレーション装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
＜第１の態様＞
上記課題を解決するため本発明に係る第１の論理シミュレーション装置では、デジタル信号を入力し出力する半導体集積回路の動作を、電源ラインの電位に対応するＨレベルと、接地ラインの電位に対応するＬレベルと、不定状態Ｘとの少なくとも３種類の信号値による論理回路の動作としてシミュレーションする論理シミュレーション装置において、
前記電源ラインに供給される電源電圧Ｖｄｄの値を入力するための第１入力手段と、
前記集積回路における入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを入力するための第２入力手段と、
前記論理シミュレーションの過程において同時にスイッチングする出力バッファを検出する同時スイッチング検出手段と、
同時スイッチング検出手段による検出結果に基づき、出力バッファの同時スイッチングによって生じる前記グランドバウンスの大きさΔＶを算出する算出手段と、
前記電源電圧Ｖｄｄから前記グランドバウンスの大きさΔＶを減算した値Ｖｄｄ−ΔＶをＨレベル入力電圧実効値として出力し、前記グランドバウンスの大きさΔＶをＬレベル入力電圧実効値として出力する入力電圧実効値算出手段と、
前記集積回路における各入力バッファに前記集積回路の外部から入力される信号の値がＨレベルかＬレベルかを判定する入力値判定手段と、
入力値判定手段によりＨレベルの信号が入力されていると判定された入力バッファにつき、
ｉ）前記Ｈレベル入力電圧実効値が該入力バッファのＨレベル入力電圧の最小値ＶＩＨ以上であれば、Ｈレベルの信号が該入力バッファに入力されているものとし、
ｉｉ）前記Ｈレベル入力電圧実効値が該入力バッファのＨレベル入力電圧の最小値ＶＩＨよりも小さくかつ該入力バッファのＬレベル入力電圧の最大値ＶＩＬよりも大きければ、不定状態Ｘの信号が該入力バッファに入力されているものとし、    ｉｉｉ）前記Ｈレベル入力電圧実効値が該入力バッファのＬレベル入力電圧の最大値ＶＩＬ以下であれば、Ｌレベルの信号が該入力バッファに入力されているものとする、
という第１の入力値再設定処理を行いつつ、前記論理シミュレーションを続行させる第１制御手段と、
入力値判定手段によりＬレベルの信号が入力されていると判定された入力バッファにつき、
ｉ）前記Ｌレベル入力電圧実効値が該入力バッファのＬレベル入力電圧の最大値ＶＩＬ以下であれば、Ｌレベルの信号が該入力バッファに入力されているものとし、
ｉｉ）前記Ｌレベル入力電圧実効値が該入力バッファのＨレベル入力電圧の最小値ＶＩＨよりも小さくかつ該入力バッファのＬレベル入力電圧の最大値ＶＩＬよりも大きければ、不定状態Ｘの信号が該入力バッファに入力されているものとし、    ｉｉｉ）前記Ｌレベル入力電圧実効値が該入力バッファのＨレベル入力電圧の最小値ＶＩＨ以上であれば、Ｈレベルの信号が該入力バッファに入力されているものとする、
という第２の入力値再設定処理を行いつつ、前記論理シミュレーションを続行させる第２制御手段と、
を備えた構成としている。
【００１４】
このような構成によれば、シミュレーション上の各時点において、同時にスイッチングする出力バッファが検出され、その検出結果に基づき、同時スイッチングによって生じるグランドバウンスの大きさΔＶが算出される。そして、このΔＶがＬレベル入力電圧実効値とされ、電源電圧ＶｄｄからΔＶを減算した値Ｖｄｄ−ΔＶがＨレベル入力電圧実効値とされ、これらの実効値と入力バッファのＬレベル入力電圧の最大値ＶＩＬおよびＨレベル入力電圧の最小値ＶＩＨとの大小関係に応じて、入力バッファへの入力信号の値が修正され、修正後の値に基づいて論理シミュレーションが続行される。
【００１５】
＜第２の態様＞
本発明に係る第２の論理シミュレーション装置では、上記第１の論理シミュレーション装置において、
前記集積回路において１個の出力バッファがスイッチングしたときに発生する前記接地ラインの電位の波状変動における変動量の最大値ΔＶ１を入力するための第３入力手段を備え、
前記算出手段は、第３入力手段によって入力された前記変動量の最大値ΔＶ１と同時スイッチング検出手段によって検出された同時スイッチングの出力バッファの数Ｎとの積ΔＶ１・Ｎを前記グランドバウンスの大きさΔＶとする、
ことを特徴としている。
【００１６】
＜第３の態様＞
本発明に係る第３の論理シミュレーション装置では、上記第１の論理シミュレーション装置において、
前記集積回路のパッケージに寄生する接地ピンのインダクタンスＬｐを入力するための第４入力手段と、
前記集積回路における１個の出力バッファがスイッチングしたときに前記電源ラインから該出力バッファを貫通して前記接地ラインへ流れる電流Ｉの単位時間当たりの変化量ｄＩ／ｄｔを入力するための第５入力手段とを備え、
前記算出手段は、第４入力手段によって入力された前記インダクタンスＬｐ、第５入力手段によって入力された前記変化量ｄＩ／ｄｔ、および同時スイッチング検出手段によって検出された同時スイッチングの出力バッファの数Ｎを用いて、前記グランドバウンスの大きさΔＶを
ΔＶ＝Ｌｐ・（ｄＩ／ｄｔ）・Ｎ
により算出する、
ことを特徴としている。
【００１７】
＜第４の態様＞
本発明に係る第４の論理シミュレーション装置では、上記第１の論理シミュレーション装置において、
前記集積回路のパッケージに寄生する接地ピンのインダクタンスＬｐを入力するための第４入力手段と、
前記集積回路における１個の出力バッファがスイッチングしたときに前記電源ラインから該出力バッファを貫通して前記接地ラインへ流れる電流の単位時間当たりの変化量の出力バッファ毎の値ｄＩｊ／ｄｔを入力するための第８入力手段とを備え、
前記算出手段は、第４入力手段によって入力された前記インダクタンスＬｐと第８入力手段によって入力された前記各変化量ｄＩｊ／ｄｔとの積Ｌｐ・（ｄＩｊ／ｄｔ）を同時スイッチング検出手段による検出結果に基づいて同時にスイッチングする出力バッファについて足し合わせた値を、前記グランドバウンスの大きさΔＶとする、
ことを特徴としている。
【００１８】
＜第５の態様＞
本発明に係る第５の論理シミュレーション装置では、上記第１の論理シミュレーション装置において、
前記集積回路のパッケージに寄生する接地ピンのインダクタンスＬｐを入力するための第４入力手段と、
前記集積回路における１個の出力バッファがスイッチングしたときに前記電源ラインから該出力バッファを貫通して前記接地ラインへ流れる電流Ｉの単位時間当たりの変化量ｄＩ／ｄｔを入力するための第５入力手段と、
前記集積回路のレイアウト設計の結果を示すレイアウトデータおよびピン配置データを記憶している第２記憶手段と、
前記レイアウトデータおよびピン配置データに基づいて前記集積回路のパッケージの接地ピンを認識して該接地ピンの識別情報を出力する接地ピン認識手段と、
前記算出手段は、接地ピン認識手段によって接地ピンと認識されたピンが複数存在する場合に、第５入力手段によって入力された前記変化量ｄＩ／ｄｔおよび同時スイッチング検出手段による検出結果に基づき、前記論理シミュレーションの過程において同時にスイッチングする各出力バッファを貫通する電流Ｉが該出力バッファのピンに最も近い左側の接地ピンと最も近い右側の接地ピンとに半分ずつ流れるとして同時スイッチング時に各接地ピンに流れる電流Ｉｇの単位時間当たりの変化量ｄＩｇ／ｄｔを算出し、該変化量ｄＩｇ／ｄｔと第４入力手段によって入力されたインダクタンスＬｐを用いて各接地ピン毎に算出されるΔＶｇ＝Ｌｐ・（ｄＩｇ／ｄｔ）のうちの最大値を前記グランドバウンスの大きさΔＶとする、ことを特徴としている。
【００１９】
＜第６の態様＞
本発明に係る第６の論理シミュレーション装置では、上記第１の論理シミュレーション装置において、
前記集積回路の出力バッファのＨレベル出力電圧の最小値ＶＯＨとＬレベル出力電圧の最大値ＶＯＬとを入力するための第１０入力手段と、
前記電源電圧Ｖｄｄから前記グランドバウンスの大きさΔＶを減算した値Ｖｄｄ−ΔＶをＨレベル出力電圧実効値として出力し、前記グランドバウンスの大きさΔＶをＬレベル出力電圧実効値として出力する出力電圧実効値算出手段と、
前記集積回路の各出力バッファから前記集積回路の外部へ出力される信号の値がＨレベルかＬレベルかを判定する出力値判定手段と、
出力値判定手段によりＨレベルの信号が出力されていると判定された出力バッファにつき、
ｉ）前記Ｈレベル出力電圧実効値が該出力バッファのＨレベル出力電圧の最小値ＶＯＨ以上であれば、Ｈレベルの信号が該出力バッファから出力されているものとし、
ｉｉ）前記Ｈレベル出力電圧実効値が該出力バッファのＨレベル出力電圧の最小値ＶＯＨよりも小さくかつ該出力バッファのＬレベル出力電圧の最大値ＶＯＬよりも大きければ、不定状態Ｘの信号が該出力バッファから出力されているものとし、
ｉｉｉ）前記Ｈレベル出力電圧実効値が該出力バッファのＬレベル出力電圧の最大値ＶＯＬ以下であれば、Ｌレベルの信号が該出力バッファから出力されているものとする、
という第１の出力値再設定処理を行いつつ、前記論理シミュレーションを続行させる第３制御手段と、
出力値判定手段によりＬレベルの信号が出力されていると判定された出力バッファにつき、
ｉ）前記Ｌレベル出力電圧実効値が該出力バッファのＬレベル出力電圧の最大値ＶＯＬ以下であれば、Ｌレベルの信号が該出力バッファから出力されているものとし、
ｉｉ）前記Ｌレベル出力電圧実効値が該出力バッファのＨレベル出力電圧の最小値ＶＯＨよりも小さくかつ該出力バッファのＬレベル出力電圧の最大値ＶＯＬよりも大きければ、不定状態Ｘの信号が該出力バッファから出力されているものとし、
ｉｉｉ）前記Ｌレベル出力電圧実効値が該出力バッファのＨレベル出力電圧の最小値ＶＯＨ以上であれば、Ｈレベルの信号が該出力バッファから出力されているものとする、
という第２の出力値再設定処理を行いつつ、前記論理シミュレーションを続行させる第４制御手段と、
を備えることを特徴としている。
【００２０】
上記第６の論理シミュレーション装置によれば、論理シミュレーション中に、算出されたグランドバウンスの大きさΔＶに基づき入力値再設定処理のみならず出力値設定処理も行われるため、同時スイッチングノイズが集積回路の入力値のみならず出力値にも反映される。
【００２１】
＜その他の態様＞
上記第２〜第５の論理シミュレーション装置において、同時スイッチングによるグランドバウンスの大きさΔＶの算出に必要な接地ピンの寄生インダクタンス（集積回路のパッケージに寄生するインダクタンス）Ｌｐを得る手段として、上記の第４入力手段の他に、以下のような手段を使用することができる。
（１）集積回路のパッケージの各ピン毎の寄生インダクタンスをパッケージの種類別にパッケージ・データファイルとして記憶している第１記憶手段と、前記集積回路のパッケージの種類を特定する識別情報を入力するための第６入力手段と、前記集積回路のパッケージの接地ピンを示すピンの識別情報を入力するための第７入力手段と、第６および第７入力手段によって入力された識別情報をキーとして前記パッケージ・データファイルを検索することにより、特定の種類のパッケージにおける接地ピンのインダクタンスＬｐを得る第１検索手段とからなる手段。
（２）前記第７入力手段に代えて、前記集積回路のレイアウト設計の結果を示すレイアウトデータおよびピン配置データを記憶している第２記憶手段と、該レイアウトデータおよびピン配置データに基づいて前記集積回路のパッケージの接地ピンを認識して該接地ピンの識別情報を出力する接地ピン認識手段とを備え、前記第１検索手段が、前記第７入力手段によって入力される接地ピンの識別情報の代わりに接地ピン認識手段から出力される接地ピンの識別情報をキーとして前記パッケージ・データファイルを検索することにより、特定の種類のパッケージにおける接地ピンのインダクタンスＬｐを得るようにした手段。
【００２２】
また、上記第４の論理シミュレーション装置において、同時スイッチングによるグランドバウンスの大きさΔＶの算出に必要な各出力バッファ毎の貫通電流変化率（電源ラインから出力バッファを貫通して接地ラインへ流れる電流の単位時間当たりの変化量）ｄＩｊ／ｄｔを得る手段として、上記の第８入力手段の他に、以下のような手段を使用することができる。
前記集積回路における１個の出力バッファがスイッチングしたときに前記電源ラインから該出力バッファを貫通して前記接地ラインへ流れる電流の単位時間当たりの変化量ｄＩｊ／ｄｔを出力バッファの種類別に出力バッファ・データファイルとして記憶している第３記憶手段と、前記同時スイッチング検出手段によって検出された出力バッファの種類を示す識別情報をキーとして前記出力バッファ・データファイルを検索することにより、同時にスイッチングする出力バッファの前記各変化量ｄＩｊ／ｄｔを得る第２検索手段とからなる手段。
【００２３】
さらに、上記各種態様の論理シミュレーション装置において、論理シミュレーション過程で同時にスイッチングする出力バッファの具体的な検出手段として、シミュレーション上の同一時刻に信号が変化する全ての出力バッファを検出する手段の他、以下のような手段を使用することができる。
（１）予め入力された所定の時間間隔内にスイッチングする出力バッファを同時にスイッチングするものとして検出する手段。
（２）予め決められた出力バッファを検出対象から除外して、同時にスイッチングする出力バッファを検出する手段。
（３）予め記憶された集積回路のレイアウトデータおよびピン配置データをに基づいて接地ピンを認識する認識手段を含み、その認識結果に基づき所定の二つの接地ピンの間に挟まれたピンに接続された出力バッファのみを検出対象として、同時にスイッチングする出力バッファを検出する手段。
（４）ＨレベルとＬレベルと不定状態Ｘの少なくとも３種類の信号値から成る信号値群に含まれる一つの信号値から該信号値群に含まれる他の信号値への信号変化のうち、前記同時スイッチング検出手段が出力バッファのスイッチングと認識する信号変化を指定するための第１指定手段を含み、第１指定手段による信号変化の指定に基づいて、同時にスイッチングする出力バッファを検出する手段。
【００２４】
また、上記各種態様の論理シミュレーション装置において、入力値再設定処理の対象となる入力バッファを限定するために以下のような手段を使用することができる。
（１）前記第１および第２制御手段による第１および第２の入力値再設定処理の対象となる入力バッファを指定するための第２指定手段。
（２）前記集積回路のレイアウト設計の結果を示すレイアウトデータおよびピン配置データを記憶している第２記憶手段と、前記第１および第２制御手段による第１および第２の入力値再設定処理の対象となる入力バッファを限定するか否かを指定するための第３指定手段とを用いて、前記第１および第２の入力値再設定処理の対象となる入力バッファの限定が第３指定手段によって指定された場合に、前記レイアウトデータおよびピン配置データに基づいて、前記同時スイッチング検出手段の検出対象となる同時スイッチングする出力バッファのピンの中で最も近い出力バッファのピンとの間に接地ピンが存在する入力バッファを前記第１および第２の入力値再設定処理の対象から除外するための手段。
【００２５】
また、上記各種態様の論理シミュレーション装置において、同時スイッチングによるグランドバウンスの大きさΔＶに基づいて入力値再設定処理を行う際に必要となる入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを得るために、第２入力手段の他、以下のような手段を使用することができる。
Ｈレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを入力バッファの種類別に入力電圧データファイルとして記憶している第４記憶手段と、入力バッファの種類を示す識別情報をキーとして前記入力電圧データファイルを検索することにより、所望の入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを得る第３検索手段とからなる手段。
【００２６】
また、上記第６の論理シミュレーション装置において、同時スイッチングによるグランドバウンスの大きさΔＶに基づいて出力値再設定処理を行う際に必要となる出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを得るために、第１０入力手段の他、以下のような手段を使用することができる。
出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを出力バッファの種類別に出力電圧データファイルとして記憶している第５記憶手段と、出力バッファの種類を示す識別情報をキーとして前記出力電圧データファイルを検索することにより、所望の出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを得る第４検索手段とからなる手段。
【００２７】
【発明の効果】
本発明によれば、シミュレーション上の各時点において、同時にスイッチングする出力バッファが検出され、この検出結果に基づいてグランドバウンスの大きさΔＶが算出され、このΔＶの値に基づいて入力バッファへの入力信号の値が修正されることにより、同時スイッチングノイズがシミュレーションの結果に反映される。したがって、同時スイッチングノイズによって集積回路が誤動作する場合には、それを論理シミュレーションによって検出できるようになる。したがって、論理シミュレーションでは集積回路が正常に動作するにもかかわらず、実際に製造された集積回路は正常に動作しない、という事態を回避することができ、従来よりも論理シミュレーションの信頼性が向上する。この結果、集積回路の設計効率が向上する。
【００２８】
また本発明によれば、同時スイッチングノイズによる集積回路の誤動作を論理シミュレーションによって予測し、設計段階でそれに対処することができるため、同時スイッチングノイズに起因する誤動作によって発生する、集積回路のテスト段階や実使用段階でのトラブルを低減することもできる。
【００２９】
さらに本発明によれば、ノイズの軽減・除去のために接地ピンを増設したりパッケージにおける寄生インダクタンスを低減したりする場合、同時スイッチングノイズの影響を考慮した論理シミュレーションにより、接地ピンの過剰な増設やパッケージにおける寄生インダクタンスの過剰な低減化を防止することができる。これにより、従来に比べ、パッケージ化された半導体集積回路のコストを抑えることができる。
【００３０】
また、本発明の各種態様のうち第３の論理シミュレーション装置によれば、パッケージに寄生する接地ピンのインダクタンスＬｐと同時スイッチングの出力バッファの貫通電流変化率ｄＩ／ｄｔとに基づいてグランドバウンスの大きさΔＶが算出されるため、また本発明に係る第４の論理シミュレーション装置によれば、出力バッファ貫通電流変化率が出力バッファ毎の値ｄＩｊ／ｄｔとして入力され、それを用いてグランドバウンスの大きさΔＶが算出されるため、同時スイッチングノイズを考慮した論理シミュレーションとしての精度が向上する。さらに、本発明に係る第５の論理シミュレーション装置によれば、接地ピンが複数存在する場合に、グランドバウンスの大きさΔＶを適切に算出して精度よくシミュレーションを行うことができる。また、本発明に係る第６の論理シミュレーション装置によれば、同時スイッチングノイズの影響が出力値にも反映され、これにより同時スイッチングノイズによる誤動作を更によく検出することができる。
【００３１】
なお、本発明の上記論理シミュレーション装置において、グランドバウンスの大きさΔＶの算出に必要な接地ピンの寄生インダクタンスＬｐを得るために、記憶手段に記憶されたパッケージ・データファイルを、パッケージの種類を特定する識別情報および接地ピンの識別情報をキーとして検索するという手段を備えることにより、ユーザによる操作を減らして操作性を向上させることができる。このとき、接地ピンの識別情報をユーザが入力する代わりに、記憶手段に記憶された集積回路のレイアウトデータおよびピン配置データに基づいて接地ピンを自動的に認識する手段を備えることにより、操作性を更に向上させることができる。また、出力バッファ毎の貫通電流変化率ｄＩｊ／ｄｔを得る際にも、記憶手段に記憶された出力バッファ・データファイルを、同時にスイッチングする出力バッファの種類を示す識別情報をキーとして検索するという手段を備えることにより、ユーザによる操作を減らして操作性を向上させることができる。さらに、入力値再設定処理必要な入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを得る際や、出力値再設定処理必要な出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを得る際にも、同様の手段を備えることにより、操作性を向上させることができる。
【００３２】
また、グランドバウンスの大きさΔＶの算出に必要な同時スイッチングの出力バッファ検出する際に使用する手段として、出力バッファのスイッチングにおいて「同時」と考えることができる有限の期間をユーザが定義できるような手段や、所定の出力バッファを検出対象から除外する手段、出力バッファの信号変化のうちスイッチングとみなす信号変化を指定するための手段を設けることにより、ノイズ影響計算条件のきめ細かい設定を可能として論理シミュレーションの制御性を向上させることができる。また、入力値再設定処理の対象となる入力バッファを限定するための手段を設けることにより、論理シミュレーションの制御性を向上させることもできる。なお、これらの手段を用いて、同時スイッチングノイズへの影響の少ない出力バッファを検出対象から除外したり、同時スイッチングノイズによる影響が少ない入力バッファを入力値再設定処理から除外したりすることにより、論理シミュレーションに要する時間が短縮化されるという効果も得られる。
【００３３】
【発明の実施の形態】
＜実施形態の全体構成＞
図２は、本発明の一実施形態である論理シミュレーション装置のハードウェア構成を示す図である。本論理シミュレーション装置のハードウェアは、エンジニアリング・ワークステーションなどのコンピュータであって、ＣＰＵ５６とメモリ５８などから成るデータ処理装置５０と、ハードディスク装置５２と、キーボード５４と、マウス５５と、ディスプレイ装置６０と、プリンタ６２とから構成されている。
【００３４】
本実施形態では、上記コンピュータがメモリ５８に格納される所定のプログラムに基づいてＣＰＵ５６が動作することにより、デジタルＬＳＩの論理回路としての動作をシミュレーションする論理シミュレーション装置として機能する。図１は、このようにして実現される本実施形態の論理シミュレーション装置の構成を概念的に示す機能ブロック図である。この図に示すように、本論理シミュレーション装置は、概念的には、テストパターン格納部１８と、シミュレータ本体１６と、表示部２０と、ノイズ影響計算条件入力部１０と、ノイズ影響計算部１２と、ノイズ影響計算条件格納部１４とから構成されており、このうちテストパターン格納部１８とシミュレーション本体１６と表示部２０とから成る部分（点線で示された囲まれた部分）は従来の論理シミュレーション装置に相当する。
【００３５】
上記構成において、テストパターン格納部１８は、ハードディスク装置５２によって実現され、シミュレーション対象のＬＳＩ（以下「対象ＬＳＩ」という）の論理動作を検証するために、シミュレーション上の各時刻においてそのＬＳＩの入力ピンに印加すべき信号の論理値からなるパターンをテストパターンとして格納している。
【００３６】
シミュレータ本体１６は、データ処理装置５０によって実現され、ユーザによるキーボード５４やマウス５５の操作に基づき、ハードディスク装置５２に予め格納された対象ＬＳＩの論理回路としての構成を記述したデータを読み込み、テストパターン格納部１８に格納されたテストパターンを用いて、対象ＬＳＩの論理動作のシミュレーションを行う。具体的なシミュレーションの方式としては、周知の従来の方式、例えばテーブルドリブン方式を使用することができる。なお、対象ＬＳＩの各信号がとりうる信号値としては、「０」と「１」に加えて、不定状態を示す「Ｘ」と高インピーダンス状態を示す「Ｚ」とを含めた４種類の値を考えることとし、対象ＬＳＩの接地ラインの電圧値に相当するＬレベルを信号値（論理値）「０」に対応させ、電源ラインの電圧値に相当するＨレベルを信号値（論理値）「１」に対応させる。なお以下では、便宜上、論理値「０」を「Ｌ」で、論理値「１」を「Ｈ」で表現するものとする。
【００３７】
表示部２０は、ディスプレイ装置６０およびプリンタ６２によって実現され、対象ＬＳＩの出力ピンの信号変化（論理値の変化）等をシミュレーション結果としてディスプレイ装置６０に表示したり、プリンタ６２に出力したりする。また、対象ＬＳＩが正しく動作した場合に出力ピンに得られるべき信号変化すなわち期待値と、実際のシミュレーション結果である出力ピンの信号変化とを、両者が比較できるような形式で、ディスプレイ装置６０に表示したり、プリンタ６２に出力したりする。
【００３８】
ノイズ影響計算条件入力部１０は、ユーザによるキーボード５４やマウス５５の操作に基づき、後述の同時スイッチングノイズの影響を計算するための条件を示すデータ（以下「ノイズ影響計算条件データ」という）として、対象ＬＳＩにおける、電源電圧Ｖｄｄや、入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬなどを入力する。
【００３９】
ノイズ影響計算条件格納部１４は、ハードディスク装置５２によって実現され、上記ノイズ影響計算条件データとして使用可能なデータを集め、各データを所定の識別情報と対応づけてデータファイルとして格納している。
【００４０】
ノイズ影響計算部１２は、データ処理装置５０によって実現され、計算部本体と制御部から構成される。計算部本体は、シミュレータ本体１６でのシミュレーション結果から同時にスイッチングする出力バッファについてのデータを得、このデータを用いて、ノイズ影響計算条件入力部１０から入力されるノイズ影響計算条件データまたはノイズ影響計算条件格納部１４から得られるノイズ影響計算条件データによって示される条件の下に、同時スイッチングによるグランドバウンスの大きさΔＶを算出する。そして制御部は、このΔＶに基づき、同時スイッチングに起因するノイズを論理シミュレーションに反映させるべく、シミュレータ本体１６を制御する（詳細は後述）。なお上記計算部本体は、ノイズ影響計算条件格納部１４からノイズ影響計算条件データを得る場合、ノイズ影響計算条件格納部１４からノイズ影響計算条件データを直接読み込むか、または、所定の識別情報をキーとしてノイズ影響計算条件格納部１４におけるデータファイルを検索することによりノイズ影響計算条件データを得る。
【００４１】
ところで、出力バッファの同時スイッチングが発生すれば接地ラインの電位のみならず電源ラインの電位も変動するが、パッケージに寄生する電源ピンのインダクタンスは比較的小さいため、同時スイッチングによる電源ラインの電位変動は接地ラインに比べて小さい。また通常、入力バッファにおけるＨレベルの雑音余裕度はＬレベルに比べて大きいため、同時スイッチングによって電源ラインに電位変動が生じてもＬＳＩが誤動作する可能性は少ない。そこで本実施形態では、同時スイッチングノイズの影響を計算する際には、接地ラインにおける電位の波状変動すなわちグランドバウンスのみを考えるものとする。
【００４２】
＜実施形態の動作＞
図３は、本実施形態の論理シミュレーション装置の動作を示すフローチャートである。本論理シミュレーション装置では、まずステップＳ１０において、ノイズ影響計算条件データを、記述のようにノイズ影響計算条件入力部１０によって入力するか、またはノイズ影響計算条件格納部１４から読み込む。ノイズ影響計算条件データには、前述のように、電源電圧Ｖｄｄと、各入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬなどがある。ここで、対象ＬＳＩにおける各入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬは、ノイズ影響計算条件入力部１０によってユーザが直接入力してもよいし、ノイズ影響計算条件格納部１４から読み込んでもよい。ノイズ影響計算条件格納部１４から読み込む場合には、図４に示すようにノイズ影響計算部１２が前述の計算部本体１２ａおよび制御部１２ｂに加えて検索部１２ｃを備える構成として、各種入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル出力電圧の最大値ＶＩＬを入力バッファの種類別に集めたデータ（以下「入力電圧データファイル」という）１４ａをノイズ影響計算格納部１４に格納しておき、ユーザがキーボード５４やマウス５５により対象ＬＳＩに使用する入力バッファの名前（入力バッファの種類を特定する識別情報）を入力し、検索部１２ｃがこの名前をキーとして入力電圧データファイル１４ａを検索することにより、対象ＬＳＩにおける各入力バッファのＨレベル入力電圧の最小値ＶＩＨおよびＬレベル入力電圧の最大値ＶＩＬを得るようにするとよい。
【００４３】
ノイズ影響計算条件データとしては、上記の他、対象ＬＳＩにおける１個の出力バッファがスイッチングしたときに発生するグランドバウンスの大きさ（正確には、接地ラインの電位の波状変動における変動量の最大値）ΔＶ１が含まれる。また、このΔＶ１の代わりに、対象ＬＳＩのパッケージに寄生する接地ピンのインダクタンスＬｐと、対象ＬＳＩにおいて１個の出力バッファがスイッチングしたときに電源ラインからその出力バッファを貫通して接地ラインへ流れる電流Ｉの単位時間当たりの変化量ｄＩ／ｄｔ（以下「出力バッファ貫通電流変化率」という）とをノイズ影響計算条件データに含めてもよい。この場合には、後述のように、パッケージにおける接地ピンの寄生インダクタンスＬｐおよび出力バッファ貫通電流変化率ｄＩ／ｄｔを用いてグランドバウンスの大きさΔＶが算出される。
【００４４】
上記のようにパッケージにおける寄生インダクタンスＬｐおよび出力バッファ貫通電流変化率ｄＩ／ｄｔをノイズ影響計算条件データに含めた場合には、パッケージにおける寄生インダクタンスＬｐをノイズ影響計算条件入力部１０によってユーザが入力する。また、その代わりに、ノイズ影響計算部１２が図４の場合と同様に検索部１２ｃを備える構成として、ＬＳＩの各種パッケージの種類別に各ピンの寄生インダクタンスＬｐの値を集めたデータ（以下「パッケージ・データファイル」という）をノイズ影響計算格納部１４に格納しておき、ユーザがキーボード５４やマウス５５により対象ＬＳＩに使用するパッケージの名前と接地ピンの番号を入力し、検索部１２ｃがこれらパッケージの名前と接地ピンの番号をキーとしてパッケージ・データファイルを検索することにより、パッケージにおける接地ピンの寄生インダクタンスＬｐを得るようにしてもよい。この場合、ユーザが接地ピンの番号を入力する代わりに、対象ＬＳＩのレイアウト設計の結果を示すレイアウトデータとピン配置データとを予めノイズ影響計算格納部１４に格納しておき、これらを用いて接地ピンの番号を求めるようにするとよい。すなわち、メモリ５８に格納された所定のプログラムに基づいてＣＰＵ５６を動作させることにより接地ピン認識部を検索部１２ｃ内に実現し、この接地ピン認識部がレイアウトデータとピン配置データから接地ピンの番号を自動的に求めるようにするとよい。
【００４５】
上記のようにパッケージにおける寄生インダクタンスＬｐおよび出力バッファ貫通電流変化率ｄＩ／ｄｔをノイズ影響計算条件データに含めた場合、出力バッファ貫通電流変化率ｄＩ／ｄｔをノイズ影響計算条件入力部１０によってユーザが入力する。このとき、出力バッファの種類によって貫通電流変化率ｄＩ／ｄｔが相違する場合は、各出力バッファ毎の貫通電流変化率ｄＩｊ／ｄｔを入力するようにするとよい。また、ユーザが直接入力する代わりに、ノイズ影響計算部１２が図４の場合と同様に検索部１２ｃを備える構成として、出力バッファ貫通電流変化率ｄＩｊ／ｄｔを出力バッファの種類別に集めたデータ（以下「出力バッファ・データファイル」という）をノイズ影響計算格納部１４に格納しておいてもよい。この場合、後述のステップＳ１６において、シミュレータ本体１６によって得られるシミュレーション結果に基づき、シミュレーション上の各時点において同時にスイッチングする出力バッファの名前（出力バッファの種類を特定する識別情報）を得、検索部１２ｃがこれをキーとして出力バッファ・データファイルを検索することにより、シミュレーション上の各時点において同時にスイッチングする出力バッファのそれぞれについての出力バッファ貫通電流変化率ｄＩｊ／ｄｔを求める。
【００４６】
なお、後述のステップＳ１８において対象ＬＳＩの出力信号に対する同時スイッチングノイズの影響を考慮するために、上記のノイズ影響計算条件データに、出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを含めてもよい。この場合、これらＶＯＨおよびＶＯＬをノイズ影響計算条件入力部１０によってユーザが入力する。また、その代わりに、ノイズ影響計算部１２が図４の場合と同様に検索部１２ｃを備える構成として、各種出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを出力バッファの種類別に集めたデータ（以下「出力電圧データファイル」という）をノイズ影響計算格納部１４に格納しておき、ユーザがキーボード５４やマウス５５により対象ＬＳＩに使用する出力バッファの名前（出力バッファの種類を特定する識別情報）を入力し、検索部１２ｃがこの名前をキーとして出力電圧データファイルを検索することにより、対象ＬＳＩにおける各出力バッファのＨレベル出力電圧の最小値ＶＯＨおよびＬレベル出力電圧の最大値ＶＯＬを得るようにしてもよい。
【００４７】
ステップＳ１２では、シミュレータ本体１６が、テストパターン格納部１８に格納されたテストパターンのうちシミュレーション上の現時点におけるテストパターンをシミュレーション上において対象ＬＳＩの入力ピンに印加する。
【００４８】
ステップＳ１４では、ステップＳ１２におけるテストパターンの印加による入力信号の変化に基づき、シミュレータ本体１６が対象ＬＳＩの論理動作を計算によってシミュレーションし、シミュレーション上の現時点における各出力ピンの信号の論理値から成る出力パターンを得る。
【００４９】
ステップＳ１６では、ステップＳ１４におけるシミュレーションの結果に基づいて、シミュレーションの現時点において対象ＬＳＩの各出力バッファがスイッチングしたか否かを調べ、その結果に基づいて、出力バッファの同時スイッチングに起因する対象ＬＳＩの接地ラインの電位の波状変動すなわちグランドバウンスの大きさΔＶを算出する。このグランドバウンスΔＶの大きさの具体的な算出方法としては、次のいずれかの方法を使用することができる。
【００５０】
（１）算出方法１
ステップＳ１４におけるシミュレーション結果に基づいて同時にスイッチングする出力バッファの数Ｎを求め、ステップＳ１０において入力された、出力バッファ１個のスイッチングによるグランドバウンスの大きさΔＶ１を用いて、次式により同時スイッチングによるグランドバウンスの大きさΔＶを算出する。
ΔＶ＝ΔＶ１・Ｎ                                      …（２）
【００５１】
（２）算出方法２
上記と同様にして同時にスイッチングする出力バッファの数Ｎを求め、ステップＳ１０において得られる接地ピンの寄生インダクタンスＬｐおよび出力バッファ貫通電流変化率ｄＩ／ｄｔを用いて、次式により同時スイッチングによるグランドバウンスの大きさΔＶを算出する。
ΔＶ＝Ｌｐ・（ｄＩ／ｄｔ）・Ｎ                          …（３）
【００５２】
（３）算出方法３
ステップＳ１０において各出力バッファ毎の貫通電流変化率ｄＩｊ／ｄｔが入力される場合は、ステップＳ１４におけるシミュレーション結果に基づいて、各出力バッファの貫通電流変化率ｄＩｊ／ｄｔと接地ピンの寄生インダクタンスＬｐとの積Ｌｐ・（ｄＩｊ／ｄｔ）を同時にスイッチングする出力バッファについて足し合わせた値を算出し、これを同時スイッチングによるグランドバウンスの大きさΔＶとする。すなわち、次式によりグランドバウンスの大きさΔＶを算出する。
ΔＶ＝Ｌｐ・Σ（ｊ＝１，Ｎ）ｄＩｊ／ｄｔ                …（４）
ここで、
Ｎ          ：同時にスイッチングする出力バッファの数
ｄＩｊ／ｄｔ：同時にスイッチングする出力バッファの貫通電流変化率
（ｊ＝１、２、…、Ｎ）
なお、”Σ”は総和の記号であって、”Σ（ｊ＝ａ，ｂ）”は次に続く項についてｊ＝ａからｊ＝ｂまで総和をとることを意味するものとする。
【００５３】
（４）算出方法４
対象ＬＳＩのパッケージに接地ピンが複数存在する場合、ステップＳ１４におけるシミュレーションにおいて、同時にスイッチングする出力バッファを貫通する電流ｉは、その出力バッファのピンの左側であってそのピンに最も近い接地ピンにｉ／２が流れ、その出力バッファのピンの右側であってそのピンに最も近い接地ピンにｉ／２が流れるとみなす。すなわち、二つの接地ピンに挟まれた出力ピンに接続されている出力バッファの貫通電流は、その二つの接地ピンに半分ずつ流れるとみなす。このようにみなして、出力バッファの同時スイッチングによって各接地ピンに流れる電流Ｉｇの単位時間当たりの変化量ｄＩｇ／ｄｔを算出し、ステップＳ１０において得られる各接地ピンの寄生インダクタンスＬｐを用いて、次式により各接地ピン毎にグランドバウンスの大きさΔＶｇを算出する。
ΔＶｇ＝Ｌｐ・（ｄＩｇ／ｄｔ）                  …（５）
そして、上記式によって得られる各接地ピン毎のΔＶｇのうちの最大値を同時スイッチングによるグランドバウンスの大きさΔＶとする。
【００５４】
ところで上記算出方法１〜４では、シミュレーション上の現時点という同一時刻にスイッチングする出力バッファを同時にスイッチングする出力バッファとしてグランドバウンスの大きさΔＶを算出しているが、出力バッファのスイッチングにおいて「同時」と考えることができる有限の期間をユーザが定義できるようにしてもよい。例えば、ステップＳ１０において、ユーザがキーボード５４やマウス５５によって「同時」に相当する期間としてＴナノ秒を入力し、スイッチングする時間間隔が互いにＴナノ秒以内である複数の出力バッファを同時にスイッチングする出力バッファとみなしてもよい。
【００５５】
また、同一時刻または「同時」に相当する所定の期間内にスイッチングする出力バッファの全てを同時にスイッチングする出力バッファとみなすのではなく、そのうちの所定の出力バッファのみを同時にスイッチングする出力バッファとみなした方が好ましい場合もある。例えば、グランドバウンスにほとんど寄与しない出力バッファが予め既知の場合には、そのような出力バッファを同時にスイッチングする出力バッファとして計数する対象から除外することにより、本論理シミュレーション装置の処理時間を短縮することができる。また、接地ピンが複数存在する場合、或る接地ピンと他の接地ピンとの間に挟まれている出力ピンに接続された出力バッファのみを対象として同一時刻または「同時」に相当する所定の期間内にスイッチングする出力バッファを調べるようにしてもよい。グランドバウンスの原因となる出力バッファは、それらの出力ピンが二つの接地ピンに挟まれるように配置される場合があるからである。
【００５６】
なお、本実施形態では、対象ＬＳＩの各信号がとりうる信号値としては、論理値「０」に対応するＬレベル、論理値「１」に対応するＨレベル、不定状態Ｘ、高インピーダンス状態Ｚの４種類の値を想定しており、出力バッファの出力値がこれらの４種類のうちの一つの値から別の値へ変化することを全て出力バッファのスイッチングと考えてもよいが、出力バッファのスイッチングとみなす信号変化をこのうちのいくつかに限定してもよい。例えば、Ｈ→Ｌ、Ｈ→Ｘ、Ｈ→Ｚ、Ｌ→Ｈ、Ｌ→Ｘ、Ｌ→Ｚ、Ｘ→Ｈ、Ｘ→Ｌ、Ｚ→Ｈ、Ｚ→Ｌという出力信号の変化のみを出力バッファのスイッチングとみなしてもよいし、また、グランドバウンスによる影響を厳しく評価する必要がない場合には、Ｈ→Ｌ、Ｌ→Ｈという出力信号の変化のみを出力バッファのスイッチングとみなしてもよい。
【００５７】
ステップＳ１８では、シミュレーション上の現時点における各出力ピンの信号の信号値（論理値）から成る出力パターンを、ステップＳ１４におけるシミュレーションの結果として、ハードディスク装置５２に記憶させるとともにディスプレイ装置６０に表示し、必要に応じユーザによるキーボード５４やマウス５５の所定操作に基づいてプリンタ６２に出力する。
【００５８】
このとき、ステップＳ１４におけるシミュレーションによって得られる出力パターンをそのまま記憶、表示、出力させてもよいが、同時スイッチングによる影響を考慮した出力パターンを記憶、表示、出力させるのが好ましい。そこで本実施形態では、この出力パターンの記憶、表示、出力に先だって、シミュレーションによって得られた出力パターンを、ステップＳ１６で算出されたグランドバウンスの大きさΔＶを用いて設定し直す。
【００５９】
すなわち、対象ＬＳＩでは、出力バッファの同時スイッチングによって接地ラインの電位がΔＶまで上昇するため、このΔＶを「Ｌレベル出力電圧実効値」とし、ステップＳ１０において得られた電源電圧ＶｄｄからこのΔＶを減算した値Ｖｄｄ−ΔＶを「Ｈレベル出力電圧実効値」とする。そして、シミュレーション結果に基づいて各出力バッファから出力される信号の値を調べ、その結果に基づき、ステップＳ１０において得られる各出力バッファのＬレベル出力電圧の最大値ＶＯＬおよびＨレベル出力電圧の最小値ＶＯＨを用いて、各出力バッファから出力される信号の値を以下のように設定し直す（出力パターンの再設定処理）。
【００６０】
（１）Ｌレベルの信号が出力されている各出力バッファの出力論理値Ｙｊを、その出力バッファのＬレベル出力電圧の最大値ＶＯＬおよびＨレベル出力電圧の最小値ＶＯＨとＬレベル出力電圧実効値ΔＶとの大小関係に応じて、次のように設定し直す。
ｉ）ΔＶ≦ＶＯＬのとき、      Ｙｊ＝”Ｌ”  （出力論理値はそのまま）
ｉｉ）ＶＯＬ＜ΔＶ＜ＶＯＨのとき、Ｙｊ＝”Ｘ”  （出力論理値を変更）
ｉｉｉ）ΔＶ≧ＶＯＨのとき、      Ｙｊ＝”Ｈ”  （出力論理値を変更）
【００６１】
（２）Ｈレベルの信号が出力されている各出力バッファの出力論理値Ｙｊを、その出力バッファのＬレベル出力電圧の最大値ＶＯＬおよびＨレベル出力電圧の最小値ＶＯＨとＨレベル出力電圧実効値Ｖｄｄ−ΔＶとの大小関係に応じて、次のように設定し直す。
ｉ）Ｖｄｄ−ΔＶ≧ＶＯＨのとき、      Ｙｊ＝”Ｈ”  （出力論理値はそのまま）
ｉｉ）ＶＯＬ＜Ｖｄｄ−ΔＶ＜ＶＯＨのとき、Ｙｊ＝”Ｘ”  （出力論理値を変更）
ｉｉｉ）Ｖｄｄ−ΔＶ≦ＶＯＬのとき、      Ｙｊ＝”Ｌ”  （出力論理値を変更）
【００６２】
ステップＳ２０では、テストパターン格納部１８に格納された全てのテストパターンがシミュレーション上で入力ピンに印加されたか否かを判定し、全てのテストパターンが印加されていれば対象ＬＳＩの論理動作のシミュレーションを終了する。
【００６３】
全てのテストパターンが印加されていない場合はステップＳ２２へ進み、シミュレーション上における次の時刻に印加されるべきテストパターンに対する同時スイッチングノイズによる影響を、ステップＳ１６において算出されたグランドバウンスの大きさΔＶを用いて計算する。すなわち、対象ＬＳＩでは、出力バッファの同時スイッチングによって接地ラインの電位がΔＶまで上昇するため、このΔＶを「Ｌレベル入力電圧実効値」とし、ステップＳ１０において得られた電源電圧ＶｄｄからこのΔＶを減算した値Ｖｄｄ−ΔＶを「Ｈレベル入力電圧実効値」とする。そして、シミュレーション上における次の時刻に入力ピンに印加されるテストパターンとしてテストパターン格納部１８に格納されたデータに基づき、対象ＬＳＩの各入力バッファに入力される信号の値を調べ、その結果に基づき、ステップＳ１０において得られる各入力バッファのＬレベル入力電圧の最大値ＶＩＬおよびＨレベル入力電圧の最小値ＶＩＨを用いて、各入力バッファへ入力される信号の論理値すなわちテストパターンを以下のように設定し直す。
【００６４】
（１）Ｌレベルの信号が入力されている各入力バッファの入力論理値Ｘｊを、その入力バッファのＬレベル入力電圧の最大値ＶＩＬおよびＨレベル入力電圧の最小値ＶＩＨとＬレベル入力電圧実効値ΔＶとの大小関係に応じて、次のように設定し直す。
ｉ）ΔＶ≦ＶＩＬのとき、      Ｘｊ＝”Ｌ”  （入力論理値はそのまま）
ｉｉ）ＶＩＬ＜ΔＶ＜ＶＩＨのとき、Ｘｊ＝”Ｘ”  （入力論理値を変更）
ｉｉｉ）ΔＶ≧ＶＩＨのとき、      Ｘｊ＝”Ｈ”  （入力論理値を変更）
【００６５】
（２）Ｈレベルの信号が入力されている各入力バッファの入力論理値Ｘｊを、その入力バッファのＬレベル入力電圧の最大値ＶＩＬおよびＨレベル入力電圧の最小値ＶＩＨとＨレベル入力電圧実効値Ｖｄｄ−ΔＶとの大小関係に応じて、次のように設定し直す。
ｉ）Ｖｄｄ−ΔＶ≧ＶＩＨのとき、      Ｘｊ＝”Ｈ”  （入力論理値はそのまま）
ｉｉ）ＶＩＬ＜Ｖｄｄ−ΔＶ＜ＶＩＨのとき、Ｘｊ＝”Ｘ”  （入力論理値を変更）
ｉｉｉ）Ｖｄｄ−ΔＶ≦ＶＩＬのとき、      Ｘｊ＝”Ｌ”  （入力論理値を変更）
【００６６】
上記（１）および（２）による入力論理値Ｘｊの再設定処理（以下「入力値再設定処理」という）に際し、対象ＬＳＩにおける全ての入力バッファを対象としてもよいが、同時スイッチングによって影響を受けないことが予めわかっている入力バッファについては、入力値再設定処理の対象から除外するのが好ましい。上記の入力値再設定処理の対象から除外すべき入力バッファか否かの判定方法としては、例えば、同時にスイッチングする出力バッファのうちその入力バッファに最も近い出力バッファに接続された出力ピンとその入力バッファに接続された入力ピンとの間に接地ピンが存在する場合に、その入力バッファを対象から除外し、そのような接地ピンが存在しない場合に、その入力バッファを対象に含める、という方法を用いることができる。この場合、対象ＬＳＩのレイアウト設計の結果を示すレイアウトデータとピン配置データとを予めノイズ影響計算条件格納部１４に格納しておき、ユーザによるキーボード５４やマウス５５の操作で入力値再設定処理の対象を限定することが指示されると、ノイズ影響計算部１２が、そのレイアウトデータとピン配置データに基づいて接地ピン、入力ピン、出力ピンなどを認識し、その認識結果を基づいて、同時にスイッチングする出力バッファのうちその入力バッファに最も近い出力バッファに接続された出力ピンとその入力バッファに接続された入力ピンとの間に接地ピンが存在するか否かを判定するようにするとよい。このようにして所定の入力バッファを上記の入力論理値再設定の対象から除外することにより、本論理シミュレーション装置の処理時間を短縮することができる。
【００６７】
ステップＳ２４では、シミュレーション上での時刻をテストパターンの一つ分だけ進める。その後、ステップＳ１２へ戻る。
【００６８】
この時点では、シミュレーション上の現時刻に印加されるべきテストパターンはステップＳ２２において再設定されており、ステップＳ１２において、この再設定後のテストパターンが対象ＬＳＩの入力ピンに印加される。このようにして入力されたテストパターンに基づいて、上述のステップＳ１４〜Ｓ１８の処理が実行される。以降同様にして、全てのテストパターンの印加が終了するまで、ステップＳ２０→Ｓ２２→Ｓ２４→Ｓ１２→……→Ｓ１８→Ｓ２０というループを繰り返し実行し、この実行中にステップＳ２０において全てのテストパターンが印加されたと判定されると、対象ＬＳＩの論理動作のシミュレーションを終了する。
【００６９】
＜効果＞
上記のように本実施形態では、出力バッファの同時スイッチングによって生じるグランドバウンスの大きさΔＶに基づいて、対象ＬＳＩに印加されるテストパターンが再設定されるため（ステップＳ２２）、同時スイッチングによるノイズが対象ＬＳＩの論理動作のシミュレーションに反映される。これにより、同時スイッチングノイズによって実際には正常に動作しないようなＬＳＩについては、予め設計段階において論理シミュレーションにより正常動作しないことを検出できるようになる。したがって、論理シミュレーションではＬＳＩが正常に動作するにもかかわらず、実際に製造されたＬＳＩは正常に動作しない、という事態を回避することができ、従来よりも論理シミュレーションの信頼性が向上する。その結果、ＬＳＩの設計効率が向上する。
【００７０】
また、出力バッファの同時スイッチングに起因するグランドバウンスの大きさΔＶに基づいて出力パターンを既述のように再設定すると（ステップＳ１８）、出力パターンにも同時スイッチングノイズが反映され、これにより同時スイッチングノイズによる誤動作を更によく検出することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である論理シミュレーション装置の構成を示す機能ブロック図。
【図２】本発明の一実施形態である論理シミュレーション装置のハードウェア構成を示す図。
【図３】本発明の一実施形態である論理シミュレーション装置の動作を示すフローチャート。
【図４】本発明の一実施形態である論理シミュレーション装置におけるノイズ影響計算部の構成例を示すブロック図。
【図５】出力バッファの同時スイッチングノイズによるＬＳＩの動作への影響を説明するための回路図。
【符号の説明】
１０      …ノイズ影響計算条件入力部
１２      …ノイズ影響計算部
１２ａ    …計算部本体
１２ｂ    …制御部
１２ｃ    …検索部
１４      …ノイズ影響計算条件格納部
１４ａ    …入力電圧データファイル
１６      …シミュレータ本体
１８      …テストパターン格納部
２０      …表示部
【図１】
0003612381.tif 000002
【図２】
0003612381.tif 000003
【図３】
0003612381.tif 000004
【図４】
0003612381.tif 000005
【図５】
0003612381.tif 000006