(57)【特許請求の範囲】
【請求項１】
複数の入出力端子と内部に複数のフリップフロップと論理回路とを有する半導体集積回路において、
前記複数のフリップフロップがチェーン状にまたはデコーダを介してつながれて、テストパターンデータの設定、テスト結果の内部データの読み出しが行われ、
前記内部の論理回路のドライバより駆動能力が低いリーク試験用ドライバを、その入力に所定のフリップフロップからのデータが供給され、その出力が前記入出力端子に接続され、更にその出力に従うデータが別のフリップフロップに取り込まれる様に構成される試験回路を有することを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記リーク試験用ドライバが、段階的に異なる駆動能力を持つ複数のドライバを有し、適宜複数のドライバが選択されることを特徴とする。
【請求項３】
複数の入出力端子と内部に複数のフリップフロップと論理回路とを有する半導体集積回路において、
前記複数のフリップフロップがチェーン状にまたはデコーダを介してつながれて、テストパターンデータの設定、テスト結果の内部データの読み出しが行われ、
前記内部の論理回路のドライバより駆動能力が低いリーク試験用ドライバが、前記フリップフロップの間に設けられ、該リーク試験用ドライバの出力が前記入出力端子に接続されることを特徴とする半導体集積回路。
【請求項４】
請求項３記載の半導体集積回路において、
該リーク試験用ドライバと並列にそれより駆動能力が高いドライバを設け、前記フリップフロップ内にテストパターンデータの設定及び読み出しの時に該駆動能力の高いドライバが有効になり、該設定後のリーク検出試験の時に該リーク試験用ドライバが有効になってシフト動作が行われることを特徴とする。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の入出力回路の部分の直流試験、特に電流リークの試験を、その入出力端子に直接プロービングすることなく行うことができる試験回路に関する。
【０００２】
【従来の技術】
従来の集積回路の試験方法は、直接入出力端子に試験プローブを接触させテスタのドライバ回路、コンパレータ及び直流測定回路を接続して行う方式と、ＪＴＡＧバウンタリ試験方式の様に内部のフリップフロップ回路をチェーン状につないで所定のテストパターン（診断パターン）を入力し、内部回路を駆動させ、その駆動結果を再度チェーン状につないだ内部のフリップフロップ回路から検出することで入出力端子に接触することなく試験を行う方式とがある。
【０００３】
一方、図１１に示した様に、近年の大規模集積回路では、チップの表面上に１０００個以上の多数の入出力端子（パッド）をマトリクス状に配列したエリアバンプ方式が採用され、入出力パッド間の距離が短くなり直接試験プローブを接触させることが限界に達しつつある。
【０００４】
また、この様な大規模化に伴い、入出力パッド間のリーク不良、集積回路内部の素子のリーク不良が発生する確率が高くなる傾向にあり、単に論理が正常であることの確認以外に、リーク試験を行うことが重要になってきている。
【０００５】
図１２は、上記した入出力パッドに触れることなく試験を行う回路の例を示す図である。Ｐａ１，Ｐａ２は入出力パッドであり、インバータＩ１は内部回路の一部である。また、インバータＩ２は試験回路の一部である。この例では、スイッチＳＷ１を閉じて入力端子Ｐａ１からの信号を内部に伝達したり、スイッチＳＷ２を閉じてインバータＩ２の出力を内部回路のインバータＩ１に供給したりすることができる。また、試験モードでは、フリップフロップ１０、１１をチェーン状につないだスキャンチェーンを構成することにより、テストパターンの入力設定と、駆動結果の読み出しを行う。
【０００６】
そして、例えばフリップフロップ１０、１１にテストパターンデータをＳｉｎから供給して設定を行い、１回のクロック動作を論理回路に実行させることで、インバータＩ２により内部インバータＩ１を駆動してその出力をフリップフロップ１１に取り込み、再度フリップフロップ１０、１１が取り込んだデータをＳｏｕｔから読みだすことで、インバータＩ１が正常に動作しているかどうかのテストをすることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、この様な試験回路では、入出力パッドＰａ１とＰａ２間に何らかの原因によりリークＬ１が存在するか否か、また内部の素子の接合部分の様なリークＬ２が存在するか否かの試験を正常に行うことができない。即ち、インバータＩ２の駆動能力が比較的大きく設定されているので、リークＬ１，Ｌ２が存在していても、そのリーク電流に打ち勝つ程のドライブ能力により、フリップフロップ１１が検出する出力の論理は正常論理となる。
【０００８】
従って、上記の試験回路では論理試験は行うことができるが、微小なリーク電流の存在を検出することはできない。この様な微小なリーク電流は、集積回路の長期に渡る使用の結果増大し、将来には論理を反転する程に変化する場合があり、出荷段階で検出しておきたいところである。
【０００９】
そこで、本発明の目的は、リーク電流の検出を入出力パッドに非接触で行うことができる試験回路を有する半導体集積回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的は、本発明によれば、複数の入出力端子と内部に複数のフリップフロップと論理回路とを有する半導体集積回路において、
前記複数のフリップフロップがチェーン状にまたはデコーダを介してつながれて、テストパターンデータの設定、テスト結果の内部データの読み出しが行われ、前記内部の論理回路のドライバより駆動能力が低いリーク試験用ドライバを、その入力に所定のフリップフロップからのデータが供給され、その出力が前記入出力端子に接続され、更にその出力に従うデータが別のフリップフロップに取り込まれる様に構成される試験回路を有することを特徴とする半導体集積回路を提供することにより達成される。
【００１１】
入出力端子や内部素子にリーク電流が存在する時は、リーク試験用ドライバはその出力を反転することができず、リーク電流の存在をフリップフロップに取り込まれたデータにより検出することができる。
【００１２】
更に、上記目的は、本発明によれば、複数の入出力端子と内部に複数のフリップフロップと論理回路とを有する半導体集積回路において、
前記複数のフリップフロップがチェーン状にまたはデコーダを介してつながれて、テストパターンデータの設定、テスト結果の内部データの読み出しが行われ、前記内部の論理回路のドライバより駆動能力が低いリーク試験用ドライバが、前記フリップフロップの間に設けられ、該リーク試験用ドライバの出力が前記入出力端子に接続されることを特徴とする半導体集積回路を提供することにより達成される。
【００１３】
スキャンチェーン回路内にリーク試験用ドライバを設けることで、フリップフロップ間のシフト動作によりレーク電流の存在を検出することができる。また、試験時間を短くする為に、本発明では、該リーク試験用ドライバと並列にそれより駆動能力が高いドライバを設け、前記フリップフロップ内にテストパターンデータの設定及び読み出しの時に該駆動能力の高いドライバが有効になり、該設定後のリーク検出試験の時に該リーク試験用ドライバが有効になってシフト動作が行われることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態の例について図面に従って説明する。しかしながら、かかる実施の形態例が本発明の技術的範囲を限定するものではない。
【００１５】
図１は、第一の実施の形態の回路図である。この例では、図１２で示した従来の回路に、直流リーク検出用の駆動能力が小さいドライバであるインバータ回路Ｉ３を追加し、テスト信号ＴＥＳＴによって、ドライバ回路であるインバータＩ２とＩ３を適宜選択できるようにした点に特徴がある。即ち、通常の論理テストでは、駆動能力が大きいインバータＩ２をテスト信号ＴＥＳＴにより有効にして、フリップフロップ１０、１１によるスキャンチェーンを介してのテストパターンデータの設定、論理回路の駆動、結果の読み出しを行い、直流リークテストでは、それより駆動能力が小さいインバータＩ３をテスト信号ＴＥＳＴにより有効にして、同様にテストパターンの設定、論理回路の駆動、結果の読み出しを行う。駆動能力が小さいインバータＩ３を有効にすると、リーク電流Ｌ１，Ｌ２の存在によりそのインバータＩ３の出力の論理は反転してしまい、内部回路に設けたフリップフロップ１１により論理の反転として検出される。
【００１６】
従って、フリップフロップ１０、１１をつないでスキャンチェーンを構成し、テストパターンとして例えば「１」をフリップフロップ１０に、「０」をフリップフロップ１１に入力し、インバータＩ２を有効にして論理回路を１回クロック動作させる。その結果、フリップフロップ１１に読み込まれた論理値を再度スキャンチェーンを構成してＳｏｕｔから読みだすことにより、フリップフロップ１１の値が「０」から「１」に変化しているかどうかでリーク電流が存在しているか否かを検出することができる。
【００１７】
図１の例で、インバータＩ１を経由せずにフリップフロップ１１が直接インバータＩ３の出力をスイッチＳＷ２を介して取り込む構成にしても同様にリーク電流を検出することができる。
【００１８】
図２は、図１の回路の詳細回路図である。また、図３はその回路の動作を説明する図表である。図２において、スイッチＳＷ１、ＳＷ２はＰ型トランジスタＰ１，Ｐ２とＮ型トランジスタＮ１，Ｎ２で構成されるＣＭＯＳスイッチである。また、インバータＩ２、Ｉ３は、テスト信号ＴＥＳＴで制御されるＣＭＯＳインバータであり、インバータＩ３のトランジスタは駆動能力がインバータＩ２よりも小さくなる様に設計されている。１２、１３、１４、１５はそれぞれインバータ、ＮＯＲ回路、ＮＡＮＤ回路、インバータである。
【００１９】
図３の図表に示されるとおり、選択信号ＳＥＬＥＣＴが０でテスト信号ＴＥＳＴが０の時は、スイッチＳＷ１が開いて入出力パッドＰ１は通常の入力として使用される。そして、試験の時は、選択信号ＳＥＬＥＣＴが１でテスト信号ＴＥＳＴが０となり、インバータＩ２から内部にフリップフロップ１０内のテストパターンが入力される。この場合は、従来の試験と同じある。
【００２０】
更に、選択信号ＳＥＬＥＣＴが０でテスト信号ＴＥＳＴが１の場合は、直流リーク試験の状態であり、スイッチＳＷ１，ＳＷ２共にオン状態で、インバータＩ３が有効になる。従って、フリップフロップ１０に入力されたテストパターンに従う反転出力が駆動能力の低いインバータＩ３により内部の回路に供給される。トランジスタＰ５，Ｐ６，Ｎ５，Ｎ６は駆動能力が小さく、微小な駆動電流しか供給されないので、もし入出力パッドＰａ１，Ｐａ２間のリーク電流Ｌ１や内部素子のリーク電流Ｌが存在すると、インバータＩ３の駆動電流はそれらのリーク電流に打ち勝つことができずに論理が反転する。従って、微小なリーク電流の存在を確認することができる。
【００２１】
この試験では、テストパターンＳｉｎを適切な組み合わせにすることで、所望のリーク電流を検出することができる。例えば、入出力パッドＰａ１と電源パッドとの間のリークであれば、テストパターンＳｉｎとして少なくとも１と０の信号を１回づつフリップフロップ１０に設定すれば検出可能である。
【００２２】
選択信号ＳＥＬＥＣＴが１でテスト信号ＴＥＳＴも１の場合は、スイッチＳＷ２だけがオンになり、インバータＩ３の出力が内部回路に供給される。このモードでは、入出力パッドからの影響をカットして単にインバータＩ３が正常に動作しているか否かの判定を可能にする。
【００２３】
図４は、第二の実施の形態の回路図である。また、図５はその詳細回路図である。また、図６はその動作を説明する図表である。この例では、駆動能力が小さいインバータＩ３の出力が直接入出力パッドＰａ１に接続されている点で図１、２と異なる。そして、インバータＩ２とＩ３との切替えはテスト信号ＴＥＳＴにより行われ、スイッチＳＷ３，ＳＷ４の切替えは選択信号ＳＥＬＥＣＴにより行われる。スイッチＳＷ３，ＳＷ４は、図５に示される通りインバータ１６、ＮＯＲ回路１７、１８、１９により構成される。また、インバータＩ２，Ｉ３の切替えは、図２と同様のＣＭＯＳ回路により行われる。
【００２４】
図６の動作を示す図表にある通り、選択信号ＳＥＬＥＣＴが０の時は、ＮＯＲゲート１７の出力は強制的に０になるが、ＮＯＲゲート１８の出力は、インバータＩ２の出力に応じた論理になり、ＮＯＲゲート１９を介してインバータＩ２の出力が内部回路であるインバータＩ１に与えられる。また、選択信号ＳＥＬＥＣＴが１の時は、ＮＯＲゲート１８の出力が強制的に０になり、ＮＯＲゲート１７の出力は入力パッドＰａ１またはインバータＩ３の出力の値に従う論理値になりインバータＩ１に供給される。
【００２５】
従って、テスト信号ＴＥＳＴを１にしてインバータＩ３を有効にし、選択信号ＳＥＬＥＣＴを１にしてスイッチＳＷ３をオンにすれば、リーク電流Ｌ１，Ｌ２の検出を行うことができる。
【００２６】
図４、５の例では、内部のフリップフロップ１０に対してスキャン信号Ｓｉｎを設定することにより、あたかも入力パッドＰａ１から設定した論理値が入力された様な状況を形成できる。従って、集積回路が実装された状態でもチップ単体の試験を行うことが可能になる。本発明は、かかる試験回路の場合でも、インバータＩ３の駆動能力を小さくすることで、リーク電流の存在を検出することができる。
【００２７】
図７は、第三の実施の形態例の回路図である。この例では、通常のスキャンチェーン回路を構成するインバータＩ２に置き換えられる駆動能力が小さいインバータを複数個Ｉ３１，Ｉ３２，Ｉ３３．．と設け、それぞれの駆動能力を段階的に異ならせておき、選択信号をデコーダＤＥＣでデコードして１つのインバータを選択できる様にしている。こうすることで、例えば、駆動能力の小さい順にインバータＩ３１，Ｉ３２，Ｉ３３．．を選択して直流リークの試験を行い、それぞれのインバータでリーク電流による論理出力の反転を検出することで、どの程度のリーク電流かをも検出することができる。
【００２８】
図７のテスト信号ＴＥＳＴと選択信号ＳＥＬＥＣＴは、図１、２の場合と同様の組み合わせで、スイッチＳＷ１，ＳＷ２の同時オンと能力の小さいインバータＩ３１〜Ｉ３８の選択を可能にしている。従って、より厳密なリーク検出試験を可能にする。
【００２９】
図８は、図１、２や図４、５の回路の場合でも、図７で検出するリーク電流の程度を検出することができる点を説明するための信号波形図である。図１〜５の回路の場合は、駆動能力の小さいインバータは１種類しかない。しかし、図８に示した通り、リーク電流が極めて微小の場合は、駆動能力の小さいインバータであってもそのインバータが打ち勝って、その論理出力は例えばＨレベルになるとする。その場合、リーク電流がある程度の大きさであると、インバータの駆動能力が負けて一点鎖線の如く論理出力はＬレベルになる。そして、リーク電流がそれらの中間程度の強さの場合は、例えば論理が切り換えられて時間ｔｄだけ待つことにより、図中破線の様にその論理出力がＨレベルになることが検出される。従って、比較的長い時間待機することにより、ある程度のリーク電流の強さを検出することができる。インバータＩ３の出力を取り込むフリップフロップ１０のデータ取り込みクロックのタイミング時間ｔｄを段階的に長くすることで、そのリーク電流の程度を検出することができる。
【００３０】
図９は、フリップフロップ１０、１１、１２らで構成するスキャンチェーン内にドライバ回路Ｉ２，Ｉ３を設けてリーク試験を行う回路図である。即ち、上記した実施の形態例では、フリップフロップをつなぐスキャンチェーンでテストパターンデータを設定して、非試験回路内のドライバを駆動能力が低いものに切り換えて動作させ、再度その結果をスキャンチェーンで読みだしている。それに対して、本例では、スキャンチェーン内に駆動能力が大きいドライバＩ２と小さいドライバＩ３とを切替え可能に設けている。かかる構成にすることで、単にスキャンチェーンをスキャン動作させるだけで入出力パッドでのリーク電流の存在を検出することができる。
【００３１】
この例では、スキャンチェーンを形成するフリップフロップ１０、１１、１３を、例えばマスタースレーブで構成している。そして、そのスキャンチェーンに、Ｓｉｎから駆動能力の高いドライバＩ２を介して、例えばフリップフロップ１０に「０」、フリップフロップ１１に「０」を設定する。そして、次にドライバＩ３側に切り換えて、再度スキャンチェーンのシフト動作を１回行う。その結果、フリップフロップ１１に設定したデータ「０」に従って、フリップフロップ１０に「１」が取り込まれる。この場合は、リーク電流が存在しなかったことを意味する。リーク電流が入出力パッドＰａ１等にあるとフリップフロップ１０は「０」のままとなる。そして、再度ドライバＩ２に切り換えてＳｏｕｔからフリップフロップ１０内のデータを読みだす。
【００３２】
この様に、スキャンチェーン内でシフト動作によりテストデータを設定したり、読みだしたりする時は、比較的駆動能力の高いドライバＩ２を使用し、リーク電流の検出の為に駆動能力小のドライバＩ３を使用して、再度読みだす時にドライバＩ２を使うことで、テスト全体の時間を短くすることができる。
【００３３】
更に、それぞれのクロックＣＬＫ１，ＣＬＫ２の周期を段階的に変化させることで、リーク電流の程度に応じてある周期では正しい論理値が検出され、ある周期では反転論理値が検出される。即ち、図１０に示したクロック信号の周期を可変にするのである。そうすることで、リーク電流の程度をも検出することができる。
【００３４】
上記の例では、フリップフロップがチェーン状につながれた例で説明したが、本発明は、例えばデコーダによって所定のフリップフロップが選択されて内部の論理回路に接続される様な構成でも適用できる。その場合のテストパターンデータの設定は、デコーダによって選択されたフリップフロップ個々に対してそれぞれ行い、駆動能力が低いドライバにより動作させた後の読み出しは、デコーダによって選択されたフリップフロップをそれぞれ読みだすことで行う。
【００３５】
【発明の効果】
以上説明した通り、本発明によれば、半導体集積回路において、入出力パッドに非接触でも内部または入出力パッドでの直流リーク電流の存在を検出することができる。しかも、試験回路に設けるドライブ能力の低いインバータやドライバを複数種類設けることにより、そのリーク電流の程度を検出することができる。また、スキャンチェーン内に駆動能力の低いリーク試験用ドライバを設けることにより、スキャンチェーン回路内のシフト動作だけでリーク電流の検出試験を行うことができる。
【図面の簡単な説明】
【図１】第一の実施の形態の回路図である。
【図２】図１の回路の詳細回路図である。
【図３】図２の回路の動作を説明する図表である。
【図４】第二の実施の形態の回路図である。
【図５】図４の詳細回路図である。
【図６】図４の回路の動作を説明する図表である。
【図７】第三の実施の形態例の回路図である。
【図８】図１、２や図４、５の回路の場合でも、リーク電流の程度を検出することができる点を説明するための信号波形図である。
【図９】フリップフロップ１０、１１、１２らで構成するスキャンチェーン内にドライバ回路Ｉ２，Ｉ３を設けてリーク試験を行う回路図である。
【図１０】クロック信号を示す図である。
【図１１】従来の大規模集積回路チップの表面図である。
【図１２】入出力パッドに触れることなく試験を行う回路の例を示す図である。
【符号の説明】
１０、１１        フリップフロップ
Ｐａ１                入出力端子
Ｉ１                    内部論理回路
Ｉ２                    ドライバ
Ｉ３                    リーク試験用ドライバ
【図１】
0003618181.tif 000002
【図２】
0003618181.tif 000003
【図３】
0003618181.tif 000004
【図４】
0003618181.tif 000005
【図５】
0003618181.tif 000006
【図６】
0003618181.tif 000007
【図７】
0003618181.tif 000008
【図８】
0003618181.tif 000009
【図９】
0003618181.tif 000010
【図１０】
0003618181.tif 000011
【図１１】
0003618181.tif 000012
【図１２】
0003618181.tif 000013