(57)【特許請求の範囲】
【請求項１】
入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路と、前記パルス状波形を直流に変換して出力する平滑回路とを備えた電力変換回路を複数並列に接続してなる電源装置の制御装置において、
基準電圧と前記電力変換回路の出力電圧との偏差に比例した比例信号と前記偏差を積分した積分信号とを加算した演算値の大きさに応じて、前記電力変換回路のそれぞれのスイッチング素子に印加される前記パルス駆動信号の時比率を変化させる帰還制御部と、前記比例信号又は前記積分信号がそれぞれの閾値を超えない場合には、前記パルス駆動信号同士の位相を逆位相に設定し、超えた場合には、前記パルス駆動信号同士の位相を合わせる位相制御部とを備えた制御装置。
【請求項２】
前記閾値を変更する閾値変更手段を備える請求項１に記載の制御装置。
【請求項３】
請求項１又は２に記載の制御装置と、この制御装置によって制御される並列接続された複数の前記電力変換回路とを備えた電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置用の電力変換回路を並列接続してなる電源装置及びその制御装置に関する。
【０００２】
【従来の技術】
従来のスイッチング電源装置としては、例えば、下記特許文献１に記載のものが知られており、このスイッチング電源装置では、現実の出力電圧値を目標電圧値に一致させる電圧制御を行うＰＷＭ制御方式を用いた電源装置において、目標電圧値に達するまでの立上り時と、目標電圧値に達した後の定常時とでは出力電圧制御用因子を変えることで、立上り時特性および定常時特性に優れた電源装置を提供している。
【０００３】
また、パソコン、通信機器等に搭載されたマイクロプロセッサやデジタル信号処理回路（ＤＳＰ）における処理の高速化が進むとともに、このような機器における消費電力の低減も図られている。その結果、集積回路への印加電圧（動作電圧）は低電圧化し、動作状況に応じた精密な電力管理が要求されている。
【０００４】
【特許文献１】
特開平７−２０３６７２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、スイッチング電源の制御系において、出力応答性と制御系の安定性とは相反関係にあり、応答速度を高めるため、制御系の利得を増加させると、出力電圧が発振しやすくなり、逆に、利得を減少させると制御系の安定性は確保できるが、応答性が低下してしまうという問題がある。例えば、負荷としてのプロセッサが所謂スリープ状態からアクティブ状態になり、負荷電流が急激に増加すると、出力電圧が負荷電流の急激な増加に追従できず、出力電圧不足となる。逆に、急激に負荷電流が減少すると、出力電圧が過大となる場合がある。これを防止するため、出力段に複数のコンデンサを用いると、装置が大型化する。
【０００６】
本発明は、このような課題に鑑みてなされたものであり、制御系の安定性を損なわずに負荷電流に対する追従性がよい、出力電圧の安定性に優れた電源装置及びその制御装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するため、本発明に係る制御装置は、入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路と、パルス状波形を直流に変換して出力する平滑回路とを備えた電力変換回路を複数並列に接続してなる電源装置の制御装置において、基準電圧と電力変換回路の出力電圧との偏差に比例した比例信号と前記偏差を積分した積分信号とを加算した演算値の大きさに応じて、電力変換回路のそれぞれのスイッチング素子に印加されるパルス駆動信号の時比率を変化させる帰還制御部と、比例信号又は積分信号がそれぞれの閾値を超えない場合には、前記パルス駆動信号同士の位相を逆位相に設定し、超えた場合には、前記パルス駆動信号同士の位相を合わせる位相制御部とを備えるものである。
【０００８】
この制御装置によれば、パルス駆動信号を電力変換回路のスイッチング素子に印加することにより、パルス駆動信号の時比率に応じて出力端子間に出力電圧が発生する。このような電力変換回路は負荷に対して複数並列に接続されているため、各電力変換回路から直流電圧が負荷に対して供給される。
【０００９】
ここで、時比率は帰還制御部における比例制御及び積分制御を用いて調整される。すなわち、帰還制御部は、基準電圧と出力端子間の出力電圧との偏差に比例した比例信号と上記偏差を積分した積分信号とを加算した演算値の大きさに応じて、電力変換回路のそれぞれのスイッチング素子に印加されるパルス駆動信号の時比率を変化させる。
【００１０】
したがって、所謂ＰＩ制御が実行される。なお、偏差の微分値を更に演算値に加えて新たな演算値としてもよく、この場合は所謂ＰＩＤ制御が実行されることとなる。
【００１１】
なお、このような電源装置から負荷に供給される電圧は、各パルス駆動信号の位相を互いにずらすことによって、リプル電圧成分を低減できる。
【００１２】
ところで、負荷電流が急激に増加する場合には、制御系がその急激な増加に追従できないと、出力電圧の低下が著しくなるという傾向が生じる。そこで、本発明の制御装置では、位相制御部が、上記比例信号又は積分信号がそれぞれの閾値を超えた場合に、パルス駆動信号同士の位相を合わせることとし、すなわち、各電力変換回路が同期して動作することで、負荷に供給される出力電圧の著しい低下を抑制することとした。
【００１３】
したがって、この制御装置によれば、制御系の安定性を充分確保するようにＰＩ制御部の利得を設定しても、位相制御部が負荷電流増加時に位相調整を行うので、負荷電流に対する追従性が改善される。
【００１４】
また、上記比例信号又は積分信号が比較されるそれぞれの閾値は、閾値変更手段が、動作状況に応じて変更することもできる。これにより、例えば、スイッチング電源の起動時間の調整や出力応答性の調整が可能となる。
【００１５】
このような電源装置は、上記制御装置と、この制御装置によって制御される並列接続された複数の前記電力変換回路とを備えることとなり、負荷電流に対する追従性がよく、且つ、系の安定性に優れた電源装置となる。
【００１６】
【発明の実施の形態】
以下、図面を参照して、実施の形態に係るスイッチング電源装置用制御装置及びスイッチング電源装置について説明する。
【００１７】
図１は複数のスイッチング電源装置１を並列に接続してなる電源装置のブロック図である。
【００１８】
各スイッチング電源装置１は、直流電圧Ｖｉが印加される一対の入力端子ＩＴ１，ＩＴ２と、負荷Ｌに接続される一対の出力端子ＯＴ１，ＯＴ２とを有している。２つの入力端子ＩＴ１，ＩＴ２の一方はグランドに、他方は直流電圧源Ｐの一方の電位に接続されている。２つ出力端子ＯＴ１、ＯＴ２間には負荷Ｌが接続されている。これらの入力端子及び出力端子によって４端子回路が構成されている。
【００１９】
負荷Ｌは、スイッチング電源装置１から出力される出力電圧Ｖｏの供給先であり、例えば、ＰＣ端末等に用いられるＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）が該当する。このような、ＣＰＵやＭＰＵは、省電力モードを有しており、省電力モードから通常モードに移行する際に、負荷変動が急激に増大するという特徴がある。
【００２０】
このスイッチング電源装置１は、高い直流入力電圧Ｖｉを低い出力電圧Ｖｏに変換する降圧型、非絶縁型のＤＣ／ＤＣコンバータである。電圧制御を行うコントローラＩＣ（制御装置）７は、ＡＤ変換器６によってデジタル値に変換された出力電圧Ｖｏに基づいてパルス駆動信号（ＰＷＭ信号）Ｄ（Ｄ1、Ｄ2とする）を生成し、ＰＷＭ信号Ｄをそれぞれの直流電圧変換回路（電力変換回路）のスイッチング素子２，３に印加する。
【００２１】
スイッチング素子２は、一方が入力端子に、他方がコイル４に接続されている。スイッチング素子３は一方がスイッチング素子２に、他方がグランドに接続されている。双方のスイッチング素子２，３は、共に、PWM 信号Ｄの入力に応じて短絡・開放が制御される。スイッチング素子３には、スイッチング素子２へ入力されるＰＷＭ信号Ｄとは相補的なパルス駆動信号が入力され、スイッチング素子２の短絡時にはスイッチング素子３は開放し、スイッチング素子２の開放時にはスイッチング素子３は短絡する。スイッチング素子２，３は、バイポーラトランジスタや電界効果トランジスタを用いることができる。
【００２２】
スイッチング素子２とスイッチング素子３の接続点と出力端子ＯＴ１との間にはコイル４が直列接続され、出力端子間にコンデンサ５が接続されている。これらのコイル４及びコンデンサ５は平滑回路を構成し、スイッチング素子２、３の後段に設けられており、スイッチング素子２，３の断続によって発生したパルス電圧を平滑化し、直流電圧に変換している。
【００２３】
ＰＷＭ信号Ｄのパルス幅、すなわち、スイッチング素子２をＯＮしている時間（時比率：デューティ比）が長いほど、出力電圧Ｖｏは高くなる。
【００２４】
この平滑回路には、当該回路を流れる電流（＝出力電流）を検出する検出素子（検出部）ｄｔが設けられている。検出素子ｄｔは、例えば、ホール素子であり、検出電流ＩL（それぞれのスイッチング電源の検出電流をＩL1，ＩL2とする）及び出力電圧Ｖｏは、共にＡＤ変換器６によってデジタル値に変換され、コントローラＩＣ（制御装置）７に入力される。コントローラＩＣはアナログ・デジタル混合信号ＩＣで実現できる。
【００２５】
すなわち、コントローラＩＣ７は、デジタル入力情報ＩL（ＩL1，ＩL2）及びＶｏに基づいてＰＷＭ信号Ｄ（Ｄ1，Ｄ2）を生成する。
【００２６】
図２は、コントローラＩＣ７の内部構成を示すブロック図である。
【００２７】
コントローラＩＣ７は、出力電圧Ｖｏと基準電圧Ｖｒの偏差ΔＶ（＝Ｖｒ−Ｖｏ）を出力する加算器７ａ、加算器７ａから出力される偏差ΔＶが入力されるＰＩ制御部７ｂ、ＰＩ制御部７ｂから出力される偏差依存性の演算値ＣＳが電流ＩL1と共に入力される電流補償器７ｃ、演算値ＣＳが電流ＩL2と共に入力される電流補償器７ｄ、電流補償器７ｃから出力される偏差依存性の演算値Ｃ１と第１ランプ波（ｒａｍｐ１）が入力される比較器７ｅ、電流補償器７ｄから出力される偏差依存性の演算値Ｃ２と第１又は２ランプ波（ｒａｍｐ１，ｒａｍｐ２）が入力される比較器７ｆを備えている。
【００２８】
また、コントローラＩＣ７は、ＰＩ制御部７ｂの出力に応じて、比較器７ｆに入力されるランプ波の切り換えを行うセレクタ７ｇを備えている。なお、第１ランプ波（ｒａｍｐ１）と第２ランプ波（ｒａｍｐ２）とは１８０°位相がずれている（逆位相）。
【００２９】
ＰＩ制御部７ｂは、フィードバック制御の主要部であり、偏差ΔＶに以下の処理を施して電流補償器７ｃ，７ｄに出力する。
【００３０】
フィードバック制御とは、目標となる基準電圧Ｖｒとシステムの出力電圧Ｖｏとを一致させるために、基準電圧Ｖｒと出力電圧Ｖｏとの偏差ΔＶ（＝Ｖｒ−Ｖｏ）に適当な処理を行って入力に帰還する制御である。フィードバック制御における制御方式としては、Ｐ（比例）制御，Ｉ（積分）制御，Ｄ（微分）制御などが知られている。
【００３１】
ＰＩ制御部７ｂは、Ｐ制御用に、偏差ΔＶに比例定数ｋｐを乗じて出力するアンプＰ１を備えている。この演算値ｋｐ×ΔＶは、出力電圧Ｖｏが低下するほど、すなわち、偏差ΔＶが拡大するほど大きくなる。演算値ｋｐ×ΔＶとランプ波との交点で与えられる時間間隔は、偏差ΔＶが拡大するほど増加するので、すなわち、パルス駆動信号の時比率は増大するので、出力電圧Ｖｏは高くなる。換言すれば、負荷電流の増大に伴って出力電圧Ｖｏが低下すると、Ｐ制御によって、出力電圧Ｖｏは増加傾向になり、その低下が抑制される。
【００３２】
さらに、ＰＩ制御部７ｂは、Ｉ制御用に、偏差ΔＶの積分（累積）を行う積分器Ｉ１、積分された偏差（∫ΔＶｄｔ）に比例定数ｋｉを乗じて演算値（ｋｉ×∫ΔＶｄｔ）を出力するアンプＩ２を備えている。
【００３３】
Ｉ制御は、低周波数帯域における外乱除去性能を改善できるので、Ｐ制御と組み合わせることにより、定常偏差を小さくすることができる。
【００３４】
なお、Ｄ制御は偏差ΔＶの微分値に比例する項を設定した制御であり、上述のＰＩ制御と組み合わせたＰＩＤ制御では、応答速度と系の安定性を共に向上させた制御方式として知られている。なお、ｋｐをフィードバックゲイン（比例要素）、ｋｉをフィードバックゲイン（積分要素）、ｋｄをフィードバックゲイン（微分要素）とした場合、ＰＩＤ制御の一般式は以下の式で与えられる。
ＣＳ＝Ｋｐ×ΔＶ＋Ｋｉ×∫ΔＶｄｔ＋Ｋｄ×ｄΔＶ／ｄｔ
【００３５】
なお、本例では、ＰＩ制御を示しているため、ＣＳの式の微分項は無視するものとする。すなわち、ＰＩ制御部７ｂは、Ｐ制御の演算値（Ｋｐ×ΔＶ）とＩ制御の演算値（Ｋｉ×∫ΔＶｄｔ）を加算する加算器Ａ１を備えている。加算器から出力される演算値ＣＳは、電流補償器７ｃ，７ｄに入力される。上述のようにフィードバックゲインＫｐを大きくすると応答速度は速くなり、フィードバックゲインＫｉを大きくすると定常偏差が小さくなるが、大きすぎると制御系が不安定となり出力電圧が発振する。そのため、各フィードバックゲインは系の安定性を充分確保できるように設定される。
【００３６】
電流補償器７ｃ，７ｄは、例えば減算器であり、実測される出力電流ＩL1，ＩL2の大きさに応じて、フィードバック制御精度を高めている。
【００３７】
電流補償器７ｃから出力される演算値Ｃ１（またはＣＳ）と第１ランプ波（ｒａｍｐ１）は、共に比較器７ｅに入力され、比較器７ｅは演算値Ｃ１が第１ランプ波（ｒａｍｐ１）を超えた場合にはＨレベルを、超えない場合にはＬレベルを出力する。すなわち、これらのレベル変動によって生成されるパルス駆動信号Ｄ1の時比率は演算値Ｃ１（またはＣＳ）に比例することとなる。
【００３８】
電流補償器７ｄから出力される演算値Ｃ２（またはＣＳ）と第１又は第２ランプ波（ｒａｍｐ１,ｒａｍｐ２）は比較器７ｆに入力され、比較器７ｆは演算値Ｃ２が、このランプ波を超えた場合にはＨレベルを、超えない場合にはＬレベルを出力する。すなわち、これらのレベル変動によって生成されるパルス駆動信号Ｄ2の時比率は演算値Ｃ２（またはＣＳ）に比例することとなる。
【００３９】
詳説すれば、要素７ａ，７ｂ，７ｅ，７ｆから構成される帰還制御部は、基準電圧Ｖｒと出力端子間の出力電圧Ｖｏとの偏差ΔＶに比例した比例信号と偏差ΔＶを積分した積分信号とを加算した演算値ＣＳの大きさに応じて、上述の直流電圧変換回路のそれぞれのスイッチング素子２，３に印加されるパルス駆動信号Ｄ1，Ｄ2の時比率を変化させている。
【００４０】
パルス駆動信号Ｄ1，Ｄ2を直流電圧変換回路のスイッチング素子２，３に印加することにより、パルス駆動信号Ｄ1，Ｄ2の時比率に応じて出力端子間に出力電圧Ｖｏが発生する。このような直流電圧変換回路は負荷Ｌに対して複数並列に接続されているため、各直流電圧変換回路から直流電圧が負荷Ｌに対して供給される。
【００４１】
ここで、第１又は第２ランプ波は、セレクタ７ｇによって選択される。セレクタ７ｇによる選択基準はＰＩ制御部７ｂによって決定される。
【００４２】
すなわち、ＰＩ制御部７ｂは、比例信号（ｋｐ×ΔＶ）又は積分信号（ｋｉ×∫ΔＶｄｔ）が、それぞれの閾値ＰＭＡＸ、ＩＭＡＸを超えたかどうかをそれぞれ判定する比較器Ｊ１、Ｊ２と、比較器Ｊ１、Ｊ２のいずれかの判定結果が閾値超えを示す場合に、Ｈレベルを出力するＯＲ回路Ｊ３を備えている。ＯＲ回路からＨレベルが出力されると、セレクタ７ｇは、第１ランプ波（ｒａｍｐ１）が比較器７ｆに入力されるように選択を行い、Ｌレベルが出力されると、第２ランプ波（ｒａｍｐ２）が比較器７ｆに入力されるように選択を行う。
【００４３】
すなわち、コントローラＩＣ７の判定部Ｊ１，Ｊ２，Ｊ３及びセレクタ７ｇは、比例信号（ｋｐ×ΔＶ）又は積分信号（ｋｉ×∫ΔＶｄｔ）がそれぞれの閾値ＰＭＡＸ、ＩＭＡＸを超えた場合に、パルス駆動信号Ｄ1，Ｄ2同士の位相を合わせる位相制御部を構成している。
【００４４】
なお、セレクタ７ｇは、比例信号又は積分信号が閾値を超えない場合には、パルス駆動信号Ｄ1，Ｄ2同士の位相を「逆位相」に設定する。負荷Ｌに供給される電圧は、各パルス駆動信号の位相が互いにずれることによって、リプル電圧を低減すると云う利点も有する。
【００４５】
また、負荷電流が急激に増加すると、PI 制御部の設定フィードバックゲインでは、その急激な変化に追随できないため、出力電圧Ｖｏが著しく低下する。この場合、位相制御部の上記比例信号又は積分信号がそれぞれの閾値ＰＭＡＸ、ＩＭＡＸを超えるので、パルス駆動信号の位相が一致し、すなわち、セレクタ７ｇから各比較器７ｅ，７ｆに供給されるランプ波を同一のもの（ｒａｍｐ１）とし、各直流電圧変換回路から供給される出力電圧を同位相とすることで、負荷Ｌに供給される出力電圧の著しい低下を抑制している。
【００４６】
以上、説明したように、コントローラＩＣ７及びこれに制御される電源装置によれば、制御系を不安定にすることなく、負荷電流に対する追従性がよくなるので、出力電圧の安定性に優れることとなる。
【００４７】
また、上記比例信号又は積分信号が比較されるそれぞれの閾値は動作状況に応じて可変にすることもできる。この閾値変更手段は、例えば、ユーザの入力に応じて上記閾値を変更するスイッチ等であってもよい。これにより、例えば、電源装置の起動時間を調整することができる。直流電圧源Ｐを接続し直流電圧Ｖｉが印加された瞬間から出力電圧が定常状態 (略 偏差ΔＶが零) になるまでは、それぞれの閾値を小さく設定すると各直流電圧変換回路は同期動作するので、起動時間を短くすることができる。逆に、閾値を大きくすることで起動時間を長くすることもできる。なお、上記制御装置は、入力電圧を交流信号とするＡＣ−ＤＣコンバータにも適用することが可能である。
【００４８】
図３は、図２に示した回路における電流Ｉ（負荷電流Ｉｏ，検出電流ＩL1，ＩL2）（図３（ａ））、出力電圧Ｖｏ（図３（ｂ））、パルス駆動信号Ｄ1（図３（ｃ））、パルス駆動信号Ｄ2（図３（ｄ））のタイミングチャートである。
【００４９】
上述のように、時刻ｔ１後の負荷電流Ｉｏの急激な増加に伴って、出力電圧Ｖｏは低下するが、この場合には、それまで逆位相であったパルス駆動信号Ｄ1、Ｄ2が同位相となり、出力電圧が徐々に増加することが分かる。
以上、説明したように、上記実施形態に係る制御装置は、入力された電力をPＷＭ信号Ｄに応じてスイッチングしてパルス状波形を形成するスイッチ回路（２，３）と、パルス状波形を直流に変換して出力する平滑回路（４，５）とを備えた電力変換回路を複数並列に接続してなる電源装置の制御装置において、基準電圧Ｖｒと電力変換回路の出力電圧Ｖｏとの偏差ΔＶに比例した比例信号（ｋｐ×ΔＶ）と偏差ΔＶを積分した積分信号（ｋｉ×∫ΔＶｄｔ）とを加算した演算値ＣＳの大きさに応じて、電力変換回路のそれぞれのスイッチング素子２，３に印加されるＰＷＭ信号Ｄの時比率を変化させる帰還制御部（７ａ，７ｂ，７ｅ，７ｆ）と、比例信号（ｋｐ×ΔＶ）又は積分信号（ｋｉ×∫ΔＶｄｔ）がそれぞれの閾値ＰＭＡＸ，ＩＭＡＸを超えた場合に、ＰＷＭ信号Ｄ同士の位相を合わせる位相制御部（Ｊ１，Ｊ２，Ｊ３，７ｇ）とを備えており、かかる位相制御部による位相合わせによって、各電力変換回路が同期して動作することで、負荷Ｌに供給される出力電圧の著しい低下を抑制することができる。
【００５０】
【発明の効果】
本発明の制御装置によって制御される電源装置は、制御系を不安定にすることなく、負荷電流に対する追従性がよくなるので、出力電圧の安定性に優れることとなる。
【図面の簡単な説明】
【図１】複数のスイッチング電源装置１を並列に接続してなる電源装置のブロック図である。
【図２】コントローラＩＣ７の内部構成を示すブロック図である。
【図３】図２に示した回路における電流Ｉ（負荷電流Ｉｏ，検出電流ＩL1，ＩL2）（図３（ａ））、出力電圧Ｖｏ（図３（ｂ））、パルス駆動信号Ｄ1（図３（ｃ））、パルス駆動信号Ｄ2（図３（ｄ））のタイミングチャートである。
【符号の説明】
１…スイッチング電源装置、２，３…スイッチング素子、４…コイル、５…コンデンサ、６…ＡＤ変換器、７ｇ…セレクタ、７ｂ…制御部、７ａ…加算器、７ｅ…比較器、７ｆ…比較器、７ｃ，７ｄ…電流補償器、Ａ１…加算器、ｄｔ…検出素子、Ｉ２…アンプ、７…コントローラＩＣ、ＩＴ１，ＩＴ２…入力端子、Ｊ１…比較器、Ｊ２…比較器、Ｌ…負荷、ＯＴ１，ＯＴ２…出力端子、Ｐ…直流電圧源、Ｐ…直流電源、Ｐ１…アンプ。
【図１】
0003710454.tif 000002
【図２】
0003710454.tif 000003
【図３】
0003710454.tif 000004