(57)【特許請求の範囲】
【請求項１】
スイッチング素子と、前記スイッチング素子のスイッチング動作を制御する制御回路と、入力される第１の直流電圧を前記スイッチング素子のスイッチング動作により交流電力に変換して出力する変圧器と、前記交流電力から第２の直流電圧を生成して出力する出力電圧生成回路と、前記第２の直流電圧に応じた直流電圧を生成し前記制御回路の電源電圧とする電源回路とからなり、前記制御回路が前記電源電圧を帰還信号として前記スイッチング素子のスイッチング動作を制御するスイッチング電源装置であって、
前記制御回路は、
前記スイッチング素子にスイッチング動作をさせるためのスイッチング信号を生成する発振器と、
前記スイッチング素子を流れる素子電流を検出し素子電流検出信号として出力する素子電流検出回路と、
基準の電圧と前記電源電圧の差に応じた電圧値となる誤差電圧信号を生成して出力する誤差増幅器と、
前記素子電流検出信号と前記誤差電圧信号の電圧値を比較しその比較結果に応じた比較信号を出力する素子電流検出用比較器と、
前記素子電流検出用比較器からの比較信号を基に前記第２の直流電圧が所定の電圧となるように前記スイッチング信号を制御し、これを制御信号として前記スイッチング素子へ出力するスイッチング信号制御回路と、
前記スイッチング素子がオンした瞬間から負荷状態に応じた期間、前記素子電流検出用比較器からの比較信号を無効にし、この期間においては前記スイッチング素子がターンオフしないようにするブランキングパルス信号を生成するオン時ブランキングパルス発生回路と
を有し、前記オン時ブランキングパルス発生回路は、前記誤差電圧信号の電圧値を基に前記ブランキングパルス信号を生成し、前記素子電流検出用比較器からの比較信号を無効にする期間を負荷状態に応じて調整することを特徴とするスイッチング電源装置。
【請求項２】
前記オン時ブランキングパルス発生回路は、
ブランキング期間生成用コンデンサと、
定電流源が接続されたミラー回路と、
前記スイッチング信号制御回路から前記スイッチング素子をターンオンさせる制御信号を受けると、前記ブランキング期間生成用コンデンサと前記ミラー回路を接続し前記ブランキング期間生成用コンデンサから電流を流出させる第１のスイッチ素子と、
前記ブランキング期間生成用コンデンサの電位がしきい値に達するまで前記素子電流検出用比較器からの比較信号を無効にする前記ブランキングパルス信号を生成するブランキングパルス信号生成回路と
からなり、前記誤差電圧信号の電圧値を基に前記ブランキング期間生成用コンデンサの電位低下速度を調整することで、前記素子電流検出用比較器からの比較信号を無効にする期間を負荷状態に応じて調整することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
請求項２記載のスイッチング電源装置であって、
前記オン時ブランキングパルス発生回路は、
基準電圧と前記誤差電圧信号の電圧値を比較しその比較結果に応じた比較信号を出力する負荷検出回路と、
前記負荷検出回路からの比較信号に応じて前記ミラー回路に流れる電流値を切り替える第２のスイッチ素子と
を有し、前記誤差電圧信号の電圧値を基に前記第２のスイッチ素子を制御して前記ミラー回路に流れる電流値を２段階に調整することで、前記ブランキング期間生成用コンデンサの電位低下速度を２段階に調整することを特徴とするスイッチング電源装置。
【請求項４】
請求項２記載のスイッチング電源装置であって、
前記オン時ブランキングパルス発生回路は、
基準電圧と前記誤差電圧信号の電圧値を比較しその比較結果に応じた比較信号を出力する負荷検出回路と、
前記負荷検出回路からの比較信号に応じて前記ブランキング期間生成用コンデンサの容量値を切り替える第３のスイッチ素子と
を有し、前記誤差電圧信号の電圧値を基に前記第３のスイッチ素子を制御して前記ブランキング期間生成用コンデンサの容量値を２段階に調整することで、前記ブランキング期間生成用コンデンサの電位低下速度を２段階に調整することを特徴とするスイッチング電源装置。
【請求項５】
請求項３もしくは４のいずれかに記載のスイッチング電源装置であって、前記負荷検出回路の基準電圧が、最小パルス期間により素子電流値が制御されたときの誤差電圧信号の電圧値に設定されることを特徴とするスイッチング電源装置。
【請求項６】
請求項２記載のスイッチング電源装置であって、前記オン時ブランキングパルス発生回路は、前記定電流源から前記ミラー回路へ流れる電流値を前記誤差電圧信号の電圧値に応じて線形的に変化させることで、前記ブランキング期間生成用コンデンサの電位低下速度を線形的に調整することを特徴とするスイッチング電源装置。
【請求項７】
前記スイッチング素子および前記制御回路は、前記スイッチング素子の入力端子および出力端子、並びに前記帰還信号が入力される前記制御回路の入力端子を外部接続端子として、一つの半導体基板上に集積化され形成されることを特徴とする請求項１乃至６のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関する。
【０００２】
【従来の技術】
以下、従来のスイッチング電源装置について図面を参照しながら説明する。図８は、入力側と出力側とが電気的に絶縁された従来の絶縁型のスイッチング電源装置の概略を示す回路図である。
【０００３】
図８に示すように、該スイッチング電源装置は、例えば商用電源等から主入力端子１０１に印加された交流電力を、ダイオードブリッジ等からなる整流器１０２により整流し且つ入力コンデンサ１０３により平滑化して直流電圧Ｖｉｎとし、電力変換用のトランス１０４の第１の１次巻線１０４ａに印加する。この１次巻線１０４ａは、例えばＮ型パワーＭＯＳＦＥＴ等からなるスイッチング素子１０５に接続されており、該スイッチング電源装置は、該スイッチング素子１０５をスイッチング動作させることにより、トランス１０４の２次巻線１０４ｃに磁気誘導による起電力を発生させる。そして、２次巻線１０４ｃに発生した起電力による交流電力を、２次巻線１０４ｃに接続されたダイオード１０７及び出力コンデンサ１０８により整流し且つ平滑化し、出力電圧Ｖｏの直流電力として主出力端子１０９に接続された負荷１１０へ供給する。
【０００４】
図８において、点線１２０は、半導体装置を表しており、スイッチング素子１０５と、該スイッチング素子１０５のスイッチング動作を制御する制御回路１０６とで構成され、スイッチング素子１０５のドレイン端子ＴＤとソース端子ＴＳ、および制御回路１０６の制御端子ＴＣの３端子を有している。
【０００５】
トランス１０４には第２の１次巻線（以下、補助巻線と称す。）１０４ｂが設けられており、２次巻線１０４ｃと同様に、スイッチング素子１０５によるスイッチング動作によって磁気誘導による起電力が発生する。
【０００６】
補助巻線１０４ｂに発生した起電力による交流電力は、ダイオード１１２及び出力コンデンサ１１３からなる補助電源回路１１１により整流され且つ平滑化されて、補助電源電圧Ｖｃｃとして出力される。
【０００７】
この補助電源電圧Ｖｃｃは、制御端子ＴＣに入力され、制御回路１０６を駆動する駆動信号として用いられるとともに、補助電源電圧Ｖｃｃと出力電圧Ｖｏが補助巻線１０４ｂと２次巻線１０４ｃの巻数比に比例しているので、該出力電圧Ｖｏを安定させる帰還信号としても用いられる。つまり、制御回路１０６は、出力電圧Ｖｏが所定の電圧で安定するように、補助電源電圧Ｖｃｃを基にスイッチング素子１０５のスイッチング動作を制御している。
【０００８】
以下、制御回路１０６について説明する。
まず、発振器１２１は、スイッチング素子１０５をスイッチング動作（ＯＮ／ＯＦＦの繰り返し動作）させるためのスイッチング信号を生成する。すなわち、スイッチング素子１０５のスイッチング周波数を決定するための信号ＣＬＫと、スイッチング素子１０５の最大デューティーサイクルを決定するための最大デューティーサイクル信号ＭＤＣを生成して出力する。
【０００９】
また、誤差増幅器１２２は、補助電源電圧Ｖｃｃと基準の電圧との差に応じた電圧値となる誤差電圧信号ＶＥＡＯを生成して出力する。具体的には、誤差増幅器１２２は、制御端子ＴＣに入力され抵抗分圧された補助電源電圧Ｖｃｃが予め設定された所定の基準電圧を下回ると、この差からなる誤差電圧信号ＶＥＡＯを生成して素子電流検出用比較器１２４へ出力する。なお、誤差電圧信号ＶＥＡＯの電圧は、補助電源電圧Ｖｃｃが上昇すると低下する関係にある。
【００１０】
素子電流検出回路１２３は、トランス１０４の１次巻線１０４ａからスイッチング素子１０５へ流入する素子電流ＩＤを検出しこの電流値に応じた電圧信号に変換して、素子電流検出信号ＶＣＬとして素子電流検出用比較器１２４へ出力する。
【００１１】
素子電流検出用比較器１２４は、素子電流検出信号ＶＣＬと誤差電圧信号ＶＥＡＯの電圧を比較し、この比較結果を基にスイッチング素子１０５をターンオフするための比較信号を生成して出力することで、スイッチング素子１０５へ流入する電流量を調整し、出力電圧Ｖｏが所定の電圧で安定するようにする。具体的には、素子電流検出用比較器１２４は、スイッチング素子１０５がターンオンし素子電流検出信号ＶＣＬの電圧が上昇して誤差電圧信号ＶＥＡＯの電圧と等しくなったとき、ＡＮＤ回路１３０の一方の入力端子へハイ信号（電位がハイレベルの信号。以下、同じ。）を出力する。このハイ信号が後述するＲＳフリップフロップ回路１２６のリセット端子へ入力されることで、スイッチング素子１０５がターンオフする。
【００１２】
スイッチング信号制御回路１２５は、セット端子に発振器１２１から出力されるクロック信号ＣＬＫを受け、リセット端子にＡＮＤ回路１３０から出力される信号を受けるＲＳフリップフロップ回路１２６と、一方の入力端子に発振器１２１から出力される最大デューティサイクル信号ＭＤＣを受け、もう一方の入力端子にＲＳフリップフロップ回路１２６から出力される信号を受けるＮＡＮＤ回路１２７と、ＮＡＮＤ回路１２７から出力される信号を受けこれを反転増幅してスイッチング素子１０５の制御信号を出力するゲートドライバ１２８とから構成され、素子電流検出用比較器１２４からの比較信号（ＡＮＤ回路１３０からの出力信号）を基にスイッチング信号を制御することで、スイッチング素子１０５のオン期間を制御する。すなわち、スイッチング信号制御回路１２５は、誤差電圧信号ＶＥＡＯの電圧と素子電流検出信号ＶＣＬの電圧が等しくなり、素子電流検出用比較器１２４からの比較信号がハイ信号となったとき、スイッチング素子１０５がターンオフするようにスイッチング信号を制御する。
【００１３】
このように、制御回路１０６は、負荷１１０へ供給される出力電圧Ｖｏと比例する補助電源電圧Ｖｃｃを帰還信号として、スイッチング素子１０５のオン期間（オフ期間）を制御することで、トランス１０４の１次巻線１０４ａからスイッチング素子１０５へ流入する素子電流ＩＤを制御し、出力電圧Ｖｏが所定の電圧で安定するようにしている。
【００１４】
また、過電流保護回路１２９は、誤差増幅器１２２から出力される誤差電圧信号ＶＥＡＯの最大電圧値をクランプし、スイッチング素子１０５に過電流が流れるのを防止している。
【００１５】
続いて、ＡＮＤ回路１３０のもう一方の入力端子に接続されるオン時ブランキングパルス発生回路１３１について説明する。
このオン時ブランキングパルス発生回路１３１は、スイッチング素子１０５がターンオンしてから一定期間（以下、この期間をブランキング期間と称す。）、素子電流検出用比較器１２４からの比較信号を無効にし、容量性スパイク電流によってスイッチング素子１０５がターンオフしないようにするブランキングパルス信号を出力する。具体的には、ＡＮＤ回路１３０に対し、ブランキング期間はロー信号（電位がローの信号。以下、同じ。）となり、ブランキング期間経過後ハイ信号となるブランキングパルス信号を出力する。
【００１６】
このようにすることにより、オン時ブランキングパルス発生回路１３１は、容量性スパイク電流によってスイッチング素子１０５の発振が停止することを防止している。すなわち、スイッチング素子１０５のターンオン時には、容量性スパイク電流が発生し素子電流検出回路１２３から出力される素子電流検出信号ＶＣＬの電位が急峻に上昇するので、ターンオン直後に、誤差電圧信号ＶＥＡＯと素子電流検出信号ＶＣＬの電位が等しくなり、素子電流検出用比較器１２４からハイ信号が出力される。そのため、仮に、素子電流検出用比較器１２４からの比較信号をＲＳフリップフロップ回路１２６のリセット端子へ直接入力するように構成すると、スイッチング素子１０５はターンオン直後にターンオフすることになり、スイッチング素子１０５の発振が停止してしまう。そこで、オン時ブランキングパルス発生回路１３１とＡＮＤ回路１３０により、容量性スパイク電流が発生している間は、素子電流検出用比較器１２４からの比較信号がＲＳフリップフロップ回路１２６のリセット端子に入力されないようにしている。
【００１７】
以下、オン時ブランキングパルス発生回路１３１の構成について詳説する。
図８において、１４０はブランキング期間生成用コンデンサ、１４１はブランキング期間生成用コンデンサ１４０の電位に応じた信号（ブランキングパルス信号）を出力する反転器である。ブランキング期間生成用コンデンサ１４０は反転器１４１の入力端子と制御回路１０６のグランド間に接続される。反転器１４１は、ブランキング期間生成用コンデンサ１４０の電位がしきい値電圧を上回る間はロー信号を出力し、しきい値電圧に達するとハイ信号を出力する。
【００１８】
また、１４２はＰ型トランジスタ、１４３はＮ型トランジスタである。両トランジスタは、ドレイン端子間で接続されるとともに、それぞれのゲート端子にゲートドライバ１２８からの制御信号が入力され、この制御信号に応じてその開閉が反転する反転回路となっている。つまり、ゲートドライバ１２８からスイッチング素子１０５をターンオンするための制御信号（ハイ信号）を受けると、Ｐ型トランジスタ１４２がターンオフするとともにＮ型トランジスタ１４３がターンオンし、スイッチング素子１０５をターンオフするための制御信号（ロー信号）を受けると、Ｐ型トランジスタ１４２がターンオンするとともにＮ型トランジスタ１４３がターンオフする。
【００１９】
また、Ｐ型トランジスタ１４２とＮ型トランジスタ１４３の接続部（ドレイン端子間）にはブランキング期間生成用コンデンサ１４０が接続されている。
１４５はスイッチングトランジスタ１４６、１４７からなるミラー回路、１４４はブランキング期間生成用コンデンサ１４０の電位低下用の定電流源であり、スイッチングトランジスタ１４６には定電流源１４４が接続され、スイッチングトランジスタ１４７にはＮ型トランジスタ１４３のソース端子が接続される。
【００２０】
続いて、オン時ブランキングパルス発生回路１３１の動作を説明する。
スイッチング素子１０５のターンオン時には、ゲートドライバ１２８からハイ信号が出力され、Ｐ型トランジスタ１４２はターンオフしＮ型トランジスタ１４３はターンオンする。そのため、ミラー効果により、定電流源１４４に流れる電流に比例した電流がブランキング期間生成用コンデンサ１４０を介してスイッチングトランジスタ１４７へ流入し、ブランキング期間生成用コンデンサ１４０の電位が低下していく。そして、ブランキング期間生成用コンデンサ１４０の電位が反転器１４１のしきい値電圧に達すると、反転器１４１からハイ信号が出力される。
【００２１】
このスイッチング素子１０５がターンオンしてから（ゲートドライバ１２８からハイ信号が出力されてから）、ブランキング期間生成用コンデンサ１４０の電位が反転器１４１のしきい値電圧に達するまでの期間がブランキング期間であり、反転器１４１はこの間ロー信号を出力している。なお、ブランキング期間は、ブランキング期間生成用コンデンサ１４０の容量、反転器１４１に設定されたしきい値、定電流源１４４の電流値により決定する一定期間である。
【００２２】
その後、スイッチング素子１０５がターンオフすると（ゲートドライバ１２８からロー信号が出力されると）、Ｐ型トランジスタ１４２がターンオンするとともに、Ｎ型トランジスタ１４３がターンオフし、ブランキング期間生成用コンデンサ１４０に電流が流れ込みその電位が上昇する。そして、ブランキング期間生成用コンデンサ１４０の電位が反転器１４１のしきい値電圧に達すると、反転器１４１からロー信号が出力される。
【００２３】
このように、従来のスイッチング電源装置は、オン時ブランキングパルス発生回路１３１が、ブランキング期間はロー信号となり、ブランキング期間経過後ハイ信号となるブランキングパルス信号を生成することで、スイッチング素子がターンオンしたときに発生する容量性スパイク電流により、スイッチング素子の発振が停止しないようにしている。
【００２４】
続いて、当該スイッチング電源装置の負荷変動時における動作について、図９に示すタイミングチャート図を用いて説明する。図９は定常負荷の状態から無負荷あるいは軽負荷の状態（出力コンデンサ１０８から負荷１１０へ流れ出る電流量が定常負荷時に比べて低下している状態）へ負荷変動するときのタイミングチャート図である。
【００２５】
図９に示すように、定常負荷の状態から無負荷あるいは軽負荷の状態へ負荷変動すると、つまり負荷供給電流Ｉｏ（Ａ）が低下すると、負荷１１０に対する電力供給が過剰となり出力電圧Ｖｏ（Ｂ）が若干上昇する。これを受けて、補助電源回路１１１の生成する補助電源電圧Ｖｃｃ（Ｃ）も上昇し、誤差増幅器１２２からの誤差電圧信号ＶＥＡＯ（ａ）の電圧が低下する。
【００２６】
誤差電圧信号ＶＥＡＯ（ａ）の電圧が低下すると、定常負荷時よりも早いタイミングで素子電流検出信号ＶＣＬ（ｃ）の電圧が誤差電圧信号ＶＥＡＯ（ａ）の電圧と等しくなり、スイッチング素子１０５をターンオフする制御信号が出力される。その結果、スイッチング素子１０５のオン期間が短くなるため、スイッチング素子１０５を流れる素子電流ＩＤ（ｂ）が減少し素子電流検出信号ＶＣＬ（ｃ）も低下する。
【００２７】
このように、従来のスイッチング電源装置は、負荷１１０に供給される負荷供給電流Ｉｏの電流値に応じて、スイッチング素子１０５に流れる素子電流ＩＤの電流値を制御する電流モード制御方式を採っている。
【００２８】
続いて、無負荷時あるいは軽負荷時、および重負荷時における素子電流ＩＤについて説明する。図１０は無負荷時あるいは軽負荷時、および重負荷時における素子電流ＩＤの波形を示す図である。無負荷時あるいは軽負荷時には、スイッチング素子がオンした期間にトランス１０４に蓄えられたエネルギが、オフ期間に全て放出され、次のオン期間で素子電流が流れ出すときにトランス１０４にエネルギが蓄えられていない状態（非連続モード）となるので、図１０に示すようにその波形は非連続モード波形▲１▼となる。また重負荷時には、トランス１０４に蓄えられたエネルギが、オフ期間に全て放出されず、次のオン期間で素子電流が流れ出すときにトランス１０４にエネルギが残っている状態（連続モード）となるので、図１０に示すようにその波形は連続モード波形▲２▼となる。
【００２９】
このように無負荷時あるいは軽負荷時には素子電流ＩＤが非連続モード波形▲１▼となり、重負荷時には連続モード波形▲２▼となるので、図１０に示すように、重負荷時の方が容量性スパイク電流の発生期間が長くなる。そのため、ブランキング期間ｔＢＬＫは、重負荷時においても容量性スパイク電流による誤動作を防ぐことが可能となる程度の期間とする必要がある。
【００３０】
なお、素子電流検出信号ＶＣＬの電圧が誤差電圧信号ＶＥＡＯの電圧と等しくなりスイッチング素子１０５にロー信号が入力されても、スイッチング素子１０５のゲート電圧がしきい値電圧に達するまでは、素子電流ＩＤが流れつづける。このスイッチング素子１０５にロー信号が入力されてから、スイッチング素子１０５のゲート電圧がしきい値電圧に達してターンオフするまでの時間を、素子電流検出遅れ時間と呼び、この間素子電流検出信号ＶＣＬの電圧は誤差電圧信号ＶＥＡＯの電圧を上回っているので、素子電流検出用比較器１２４からはハイ信号が出力される。
【００３１】
続いて、スイッチング素子がターンオンしてからターンオフするまでの動作について、図１１に示すタイミングチャート図を用いて詳説する。
ゲートドライバ１２８からの制御信号がスイッチング素子１０５をターンオンするハイ信号となり、スイッチング素子１０５のゲート電圧（ｄ）が上昇し、しきい値電圧ＶＴに達するとスイッチング素子１０５はターンオンし素子電流ＩＤ（ｂ）が流れ始める。この素子電流ＩＤ（ｂ）が流れ始める瞬間には、容量性スパイク電流が発生する。
【００３２】
また、オン時ブランキングパルス発生回路１３１は、スイッチング素子１０５がターンオンしてから、ブランキング期間生成用コンデンサ１４０の容量、反転器１４１に設定されたしきい値、定電流源１４４の電流値により決定する一定期間（ブランキング期間ｔＢＬＫ）ロー信号となり、ブランキング期間ｔＢＬＫ経過後ハイ信号となるブランキングパルス信号（ｅ）を生成する。
【００３３】
そのため、容量性スパイク電流により素子電流検出信号（ｃ）の電圧が誤差電圧信号（ａ）の電圧と等しくなり素子電流検出比較器からの比較信号（ｆ）がハイ信号となっても、オン時ブランキングパルス発生回路１３１からのブランキングパルス信号（ｅ）がロー信号であるので、ＡＮＤ回路１３０の出力信号（ｇ）はロー信号のままとなる。
【００３４】
ブランキング期間ｔＢＬＫが経過しオン時ブランキングパルス発生回路１３１からのブランキングパルス信号（ｅ）がハイ信号となった後、素子電流検出信号ＶＣＬ（ｃ）の電圧が誤差電圧信号ＶＥＡＯ（ａ）の電圧と等しくなると、ＡＮＤ回路１３０の出力信号（ｇ）がハイ信号となりゲートドライバ１２８からロー信号が出力される。上述したように、スイッチング素子１０５にロー信号が入力されても、スイッチング素子１０５のゲート電圧（ｄ）がしきい値電圧ＶＴに達するまではスイッチング素子１０５がターンオフせず、素子電流ＩＤは流れ続けける。
【００３５】
しかしながら、従来のスイッチング電源装置においては、ブランキング期間が一定であるため、以下のような問題が生じるおそれがある。
図１２は、無負荷時あるいは軽負荷時におけるスイッチング素子がターンオンしてからターンオフするまでの動作を説明するためのタイミングチャート図である。
【００３６】
上述したように、ブランキング期間ｔＢＬＫは、重負荷時においても容量性スパイク電流による誤動作を防ぐことが可能となる程度の期間に設定してある。しかし、無負荷時あるいは軽負荷時においては、この重負荷時に合わせたブランキング期間ｔＢＬＫが長すぎ、スイッチング素子へ流入すべき電流値以上の素子電流が流れるおそれがある。
【００３７】
すなわち、図１２に示すように無負荷時あるいは軽負荷時においては、スイッチング素子をターンオンする制御信号（ハイ信号）が出力されてから誤差電圧信号ＶＥＡＯ（ａ）と素子電流検出信号ＶＣＬ（ｃ）の電圧が互いに等しくなるまでの時間の方が、ブランキング期間ｔＢＬＫよりも短くなる場合がある。
【００３８】
このような場合、誤差電圧信号ＶＥＡＯ（ａ）と素子電流検出信号ＶＣＬ（ｃ）の電圧が互いに等しくなり素子電流検出用比較器からの比較信号（ｆ）がハイ信号となっても、ブランキング期間ｔＢＬＫが経過するまでは、オン時ブランキングパルス発生回路からのブランキングパルス信号（ｅ）がロー信号であるので、ＡＮＤ回路の出力信号（ｇ）はロー信号となり、素子電流ＩＤ（ｂ）が流れ続ける。
【００３９】
さらに、オン時ブランキングパルス発生回路からハイ信号が出力されても、上述したように素子電流検出遅れ時間分は素子電流ＩＤ（ｂ）が流れ続ける。
つまり、無負荷時あるいは軽負荷時など素子電流ＩＤの電流値が小さい範囲においては、ブランキング期間と素子電流検出遅れ時間からなる最小パルス期間によって素子電流値が決まり、またその値は出力に対するフィードバックにより制御されるべき値よりも大きくなるため、必要以上に過大なエネルギがトランスの２次側（出力側）へ伝達されることになり、出力電圧Ｖｏが所定の電圧以上になるという問題があった。
【００４０】
一方、上記問題点を解決するために、無負荷時あるいは軽負荷時に合わせてブランキング期間を設定すると、図１３に示すような問題が生じる。すなわち、重負荷時において、容量性スパイク電流によって誤差電圧信号ＶＥＡＯ（ａ）と素子電流検出信号ＶＣＬ（ｃ）の電圧が互いに等しくなったときに、ゲートドライバからスイッチング素子をターンオフする制御信号（ロー信号）が出力されることになり、ごく短い期間しか素子電流ＩＤ（ｂ）が流れず、そのため負荷に対して必要なエネルギがトランスの２次側へ送られず、出力電力Ｖｏが所定の電圧以下になるという問題が生じる。
【００４１】
以上のように、従来のスイッチング電源装置は、待機時等の無負荷時あるいは軽負荷時にはスイッチング素子に流れる素子電流が低減され、逆に重負荷時にはスイッチング素子に流れる素子電流が増加する電流モード制御方式を採っている。しかし、無負荷時あるいは軽負荷時、重負荷時にかかわらずブランキング期間が一定であるため、無負荷時あるいは軽負荷時においては、最小パルス期間により素子電流が制御され、過大なエネルギが２次側へ伝達され、出力電圧が上昇し過ぎることになる。そこで、例えばダミー抵抗を追加するなどの措置を取る必要があった（例えば、特許文献１参照。）。しかしながら、ダミー抵抗を追加すると、電源の効率が低下するなどの問題が発生した。
【００４２】
また、重負荷時においては、容量性スパイク電流によってスイッチング素子がターンオフする誤動作を起こし、素子電流の流れる期間が短いものとなり、負荷に対して必要なエネルギが２次側へ送られず、所定の出力電力が得られなくなるおそれがあった。
【００４３】
【特許文献１】
特開２００２−１１２５３８号公報
【００４４】
【発明が解決しようとする課題】
本発明は、上記問題を解決するために、ブランキング期間を負荷状態に応じて可変とし、全負荷範囲において、正常な素子電流の制御を行えるようにすることができるスイッチング電源装置を提供することを目的とする。
【００４５】
【課題を解決するための手段】
本発明の請求項１記載のスイッチング電源装置は、スイッチング素子と、前記スイッチング素子のスイッチング動作を制御する制御回路と、入力される第１の直流電圧を前記スイッチング素子のスイッチング動作により交流電力に変換して出力する変圧器と、前記交流電力から第２の直流電圧を生成して出力する出力電圧生成回路と、前記第２の直流電圧に応じた直流電圧を生成し前記制御回路の電源電圧とする電源回路とからなり、前記制御回路が前記電源電圧を帰還信号として前記スイッチング素子のスイッチング動作を制御するスイッチング電源装置であって、前記制御回路は、前記スイッチング素子にスイッチング動作をさせるためのスイッチング信号を生成する発振器と、前記スイッチング素子を流れる素子電流を検出し素子電流検出信号として出力する素子電流検出回路と、基準の電圧と前記電源電圧の差に応じた電圧値となる誤差電圧信号を生成して出力する誤差増幅器と、前記素子電流検出信号と前記誤差電圧信号の電圧値を比較しその比較結果に応じた比較信号を出力する素子電流検出用比較器と、前記素子電流検出用比較器からの比較信号を基に前記第２の直流電圧が所定の電圧となるように前記スイッチング信号を制御し、これを制御信号として前記スイッチング素子へ出力するスイッチング信号制御回路と、前記スイッチング素子がオンした瞬間から負荷状態に応じた期間、前記素子電流検出用比較器からの比較信号を無効にし、この期間においては前記スイッチング素子がターンオフしないようにするブランキングパルス信号を生成するオン時ブランキングパルス発生回路とを有し、前記オン時ブランキングパルス発生回路は、前記誤差電圧信号の電圧値を基に前記ブランキングパルス信号を生成し、前記素子電流検出用比較器からの比較信号を無効にする期間を負荷状態に応じて調整することを特徴とする。
【００４６】
本発明の請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記オン時ブランキングパルス発生回路が、ブランキング期間生成用コンデンサと、定電流源が接続されたミラー回路と、前記スイッチング信号制御回路から前記スイッチング素子をターンオンさせる制御信号を受けると、前記ブランキング期間生成用コンデンサと前記ミラー回路を接続し前記ブランキング期間生成用コンデンサから電流を流出させる第１のスイッチ素子と、前記ブランキング期間生成用コンデンサの電位がしきい値に達するまで前記素子電流検出用比較器からの比較信号を無効にする前記ブランキングパルス信号を生成するブランキングパルス信号生成回路とからなり、前記誤差電圧信号の電圧値を基に前記ブランキング期間生成用コンデンサの電位低下速度を調整することで、前記素子電流検出用比較器からの比較信号を無効にする期間を負荷状態に応じて調整することを特徴とする。
【００４７】
本発明の請求項３記載のスイッチング電源装置は、請求項２記載のスイッチング電源装置であって、前記オン時ブランキングパルス発生回路が、基準電圧と前記誤差電圧信号の電圧値を比較しその比較結果に応じた比較信号を出力する負荷検出回路と、前記負荷検出回路からの比較信号に応じて前記ミラー回路に流れる電流値を切り替える第２のスイッチ素子とを有し、前記誤差電圧信号の電圧値を基に前記第２のスイッチ素子を制御して前記ミラー回路に流れる電流値を２段階に調整することで、前記ブランキング期間生成用コンデンサの電位低下速度を２段階に調整することを特徴とする。
【００４８】
本発明の請求項４記載のスイッチング電源装置は、請求項２記載のスイッチング電源装置であって、前記オン時ブランキングパルス発生回路が、基準電圧と前記誤差電圧信号の電圧値を比較しその比較結果に応じた比較信号を出力する負荷検出回路と、前記負荷検出回路からの比較信号に応じて前記ブランキング期間生成用コンデンサの容量値を切り替える第３のスイッチ素子とを有し、前記誤差電圧信号の電圧値を基に前記第３のスイッチ素子を制御して前記ブランキング期間生成用コンデンサの容量値を２段階に調整することで、前記ブランキング期間生成用コンデンサの電位低下速度を２段階に調整することを特徴とする。
【００４９】
本発明の請求項５記載のスイッチング電源装置は、請求項３もしくは４のいずれかに記載のスイッチング電源装置であって、前記負荷検出回路の基準電圧が、最小パルス期間により素子電流値が制御されたときの誤差電圧信号の電圧値に設定されることを特徴とする。
【００５０】
本発明の請求項６記載のスイッチング電源装置は、請求項２記載のスイッチング電源装置であって、前記オン時ブランキングパルス発生回路が、前記定電流源から前記ミラー回路へ流れる電流値を前記誤差電圧信号の電圧値に応じて線形的に変化させることで、前記ブランキング期間生成用コンデンサの電位低下速度を線形的に調整することを特徴とする。
【００５１】
本発明の請求項７記載のスイッチング電源装置は、請求項１乃至６のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子および前記制御回路が、前記スイッチング素子の入力端子および出力端子、並びに前記帰還信号が入力される前記制御回路の入力端子を外部接続端子として、一つの半導体基板上に集積化され形成されることを特徴とする。
【００５２】
以上のように、本発明によれば、ブランキング期間が負荷状態に応じて可変となるので、全負荷範囲において最適なブランキング期間が得られる。
よって、待機時等の軽負荷時あるいは無負荷時にブランキング期間を短くすることが可能となるので、軽負荷時あるいは無負荷時においても、従来のスイッチング電源装置のように最小パルス期間によって素子電流量が制御されることがなくなり、帰還信号（補助電源電圧ＶＣＣ）に基づいて制御できるようになり、出力電圧を所定の電圧に安定させることが可能となる。また、ダミー抵抗を用いずに済むので、電源の効率が低下することもない。
【００５３】
また、重負荷時においても、スイッチング素子のターンオン時に発生する容量性スパイク電流による誤動作を防止できるので、出力電圧を所定の電圧に安定させることが可能となる。
【００５４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定されるものではない。
【００５５】
図１は、本発明の実施の形態による入力側と出力側が絶縁された絶縁型のスイッチング電源装置の概略を示す回路図である。図１に示すように、該スイッチング電源装置は、例えば商用電源等から主入力端子１０に印加された交流電力を整流し且つ平滑化して第１の直流電圧である直流電圧Ｖｉｎとし、この直流電圧Ｖｉｎを電力変換用のトランス（変圧器）１３の１次側の巻線（第１の１次巻線１３ａ。以下、単に１次巻線１３ａと称す。）に印加しながらスイッチング素子１４によるスイッチング動作を行うことにより、２次側の巻線（２次巻線１３ｃ）に磁気誘導による起電力を発生させ、この起電力による交流電力をトランス１３の２次側に設けられた出力電圧生成回路１６により整流し且つ平滑化して第２の直流電圧である出力電圧Ｖｏにまで降下して主出力端子１７に出力する。
【００５６】
以下、該スイッチング電源装置を詳細に説明する。
主入力端子１０には、交流電力を整流するダイオードブリッジ等からなる整流器１１と、この整流された信号を平滑化し直流電圧Ｖｉｎを生成する入力コンデンサ１２とがそれぞれ並列に接続されている。
【００５７】
生成された直流電圧Ｖｉｎは、トランス１３の１次巻線１３ａに入力された後、例えばＮ型パワーＭＯＳＦＥＴ等からなるスイッチング素子１４のドレイン端子ＴＤに入力される。ここで、スイッチング素子１４のソース端子ＴＳは主入力端子１０のローレベル側の端子と接続され、そのゲート端子には、該スイッチング素子１４のスイッチング動作を制御する制御回路１５から出力される制御信号が入力される。
【００５８】
トランス１３の２次巻線１３ｃには、出力電圧生成回路１６が接続されている。出力電圧生成回路１６は、スイッチング素子１４のスイッチング動作により２次巻線１３ｃに発生した起電力による交流電力を整流する第１のダイオード１６１と、この整流された信号を平滑化する第１の出力コンデンサ１６２とから構成される。なお、出力電圧生成回路１６は、整流し且つ平滑化する構成であればよく、これに限るものではない。
【００５９】
出力電圧生成回路１６に接続されている主出力端子１７には、そのハイレベル側の端子とローレベル側の端子との間に負荷１８が接続され、該負荷１８には出力電圧生成回路１６により生成された出力電圧Ｖｏによる負荷供給電流Ｉｏが流れる。
【００６０】
トランス１３の１次側には第２の１次巻線（以下、補助巻線と称す。）１３ｂが設けられており、２次巻線１３ｃと同様に、スイッチング素子１４によるスイッチング動作によって磁気誘導による起電力が発生する。補助巻線１３ｂには制御回路１５の補助電源電圧（電源電圧）Ｖｃｃを生成する補助電源回路（電源回路）１９が接続されている。補助電源回路１９は、補助巻線１３ｂに発生した起電力による交流電力を整流する第２のダイオード１９１と、この整流された信号を平滑化する第２の出力コンデンサ１９２とから構成されており、補助電源電圧Ｖｃｃを生成する。補助巻線１３ｂは、補助電源電圧Ｖｃｃと出力電圧Ｖｏとが比例するように設けられている。また、補助電源回路１９により生成される補助電源電圧Ｖｃｃは、制御回路１５の制御端子ＴＣに入力される。なお、補助電源回路１９は、整流し且つ平滑化する構成であればよく、これに限るものではない。
【００６１】
補助電源電圧Ｖｃｃは、制御端子ＴＣに入力され、制御回路１５を駆動する駆動信号として用いられるとともに、補助電源電圧Ｖｃｃと出力電圧Ｖｏが補助巻線１３ｂと２次巻線１３ｃの巻数比に比例しているので、該出力電圧Ｖｏを安定させる帰還信号としても用いられる。つまり、制御回路１５は、出力電圧Ｖｏが所定の電圧で安定するように、補助電源電圧Ｖｃｃを基にスイッチング素子１４のスイッチング動作を制御している。
【００６２】
なお、本実施の形態においては、点線２０で囲まれる領域、すなわちスイッチング素子１４と制御回路１５を含み、スイッチング素子１４のドレイン端子ＴＤ（入力端子）とソース端子ＴＳ（出力端子）並びに制御回路１５の制御端子ＴＣ（帰還信号の入力端子）の少なくとも３端子で外部と接続可能な領域を、基板上形成領域と呼ぶ。基板上形成領域２０は、この領域内の各素子が１つの半導体基板上に集積化されて半導体チップ（半導体装置）に形成可能であることを表している。
【００６３】
また、基板上形成領域２０を１つの半導体チップで形成する代わりに、複数の半導体チップに分割して形成してもよい。但し、複数の半導体チップに分割する場合であっても、ドレイン端子ＴＤ、ソース端子ＴＳ、および制御端子ＴＣの少なくとも３端子で外部と接続可能な１つのパッケージに収容されていることが好ましい。
【００６４】
以下、制御回路１５について説明する。
まず、発振器２１は、スイッチング素子１４をスイッチング動作（ＯＮ／ＯＦＦの繰り返し動作）させるためのスイッチング信号を生成する。すなわち、スイッチング素子１４のスイッチング周波数を決定するためのクロック信号ＣＬＫ（発振周波数１００ｋＨｚ程度）と、スイッチング素子１４の最大デューティーサイクルを決定するための最大デューティーサイクル信号ＭＤＣを生成して出力する。
【００６５】
また、誤差増幅器２２は、補助電源電圧Ｖｃｃと基準の電圧との差に応じた電圧値となる誤差電圧信号ＶＥＡＯを生成して出力する。具体的には、誤差増幅器２２は、制御端子ＴＣに入力され抵抗分圧された補助電源電圧Ｖｃｃを逆相入力端子に受け、正相入力端子に受ける予め設定された所定の基準電圧との差からなる誤差電圧信号ＶＥＡＯを生成して素子電流検出用比較器２４へ出力する。ここで、誤差増幅器２２の逆相入力端子は、スイッチング素子１４のソース端子ＴＳとも抵抗を介して接続されている。なお、誤差電圧信号ＶＥＡＯの電圧は、補助電源電圧Ｖｃｃが上昇すると低下する関係にある。
【００６６】
素子電流検出回路２３は、トランス１３の１次巻線１３ａからスイッチング素子１４へ流入する素子電流ＩＤを検出しこの電流値に応じた電圧信号に変換して、素子電流検出信号ＶＣＬとして素子電流検出用比較器２４へ出力する。
【００６７】
素子電流検出用比較器２４は、素子電流検出信号ＶＣＬと誤差電圧信号ＶＥＡＯの電圧を比較し、この比較結果を基にスイッチング素子１４をターンオフするための比較信号を生成して出力することで、スイッチング素子１４へ流入する電流量を調整し、出力電圧Ｖｏが所定の電圧で安定するようにする。具体的には、素子電流検出用比較器２４は、スイッチング素子１４がターンオンし素子電流検出信号ＶＣＬの電圧が上昇して誤差電圧信号ＶＥＡＯの電圧と等しくなったとき、ＡＮＤ回路３０の一方の入力端子へハイ信号（電位がハイレベルの信号。以下、同じ。）を出力する。このハイ信号が後述するＲＳフリップフロップ回路２６のリセット端子へ入力されることで、スイッチング素子１４がターンオフする。
【００６８】
スイッチング信号制御回路２５は、セット端子に発振器２１から出力されるクロック信号ＣＬＫを受け、リセット端子にＡＮＤ回路３０から出力される信号を受けるＲＳフリップフロップ回路２６と、一方の入力端子に発振器２１から出力される最大デューティサイクル信号ＭＤＣを受け、もう一方の入力端子にＲＳフリップフロップ回路２６から出力される信号を受けるＮＡＮＤ回路２７と、ＮＡＮＤ回路２７から出力される信号を受けこれを反転増幅してスイッチング素子１４の制御信号を出力するゲートドライバ２８とから構成され、素子電流検出用比較器２４からの比較信号（ＡＮＤ回路１３０からの出力信号）を基にスイッチング信号を制御することで、スイッチング素子１４のオン期間を制御する。すなわち、スイッチング信号制御回路２５は、誤差電圧信号ＶＥＡＯの電圧と素子電流検出信号ＶＣＬの電圧が等しくなり、素子電流検出用比較器２４からの比較信号がハイ信号となったとき、スイッチング素子１４がターンオフするようにスイッチング信号を制御する。
【００６９】
このように、制御回路１５は、負荷１８へ供給される出力電圧Ｖｏと比例する補助電源電圧Ｖｃｃを帰還信号として、スイッチング素子１４のオン期間（オフ期間）を制御することで、トランス１３の１次巻線１３ａからスイッチング素子１４へ流入する素子電流ＩＤを制御し、出力電圧Ｖｏが所定の電圧で安定するようにしている。
【００７０】
また、誤差増幅器２２の出力側には誤差電圧信号ＶＥＡＯの最大電圧値をクランプするＰＮＰ型バイポーラトランジスタからなる過電流保護回路２９が設けられている。このように誤差電圧信号ＶＥＡＯの最大電圧値をクランプすることにより、スイッチング素子１４に流れる素子電流ＩＤの最大値をクランプし、スイッチング素子１４へ過電流が流れるのを防止している。
【００７１】
なお、制御回路１５は、スイッチング素子１４のドレイン端子ＴＤと制御回路１５の制御端子ＴＣとの間に接続されている。
また、該スイッチング電源装置においては、直流電圧Ｖｉｎ及び出力電圧Ｖｏの電圧値に制限はない。
【００７２】
また、スイッチング素子１４にＮ型パワーＭＯＳＦＥＴを用いたが、代わりにＮＰＮ型バイポーラトランジスタを用いてもよい。
続いて、ＡＮＤ回路３０のもう一方の入力端子に接続されるオン時ブランキングパルス発生回路３１について説明する。
【００７３】
このオン時ブランキングパルス発生回路３１は、スイッチング素子１４がターンオンしてから負荷状態に応じた期間（以下、この期間をブランキング期間と称す。）、素子電流検出用比較器２４からの比較信号を無効にし、容量性スパイク電流によってスイッチング素子１４がターンオフしないようにするブランキングパルス信号を出力する。具体的には、ＡＮＤ回路３０に対し、ブランキング期間はロー信号（電位がローの信号。以下、同じ。）となり、ブランキング期間経過後ハイ信号となるブランキングパルス信号を出力する。
【００７４】
本実施の形態によるオン時ブランキングパルス発生回路は、誤差電圧信号ＶＥＡＯを基にブランキングパルス信号を生成し、負荷状態に応じたブランキング期間となるようにする点が従来のものと異なる。つまり、該スイッチング電源装置においては、従来のスイッチング電源装置において一定の期間であったブランキング期間が、負荷状態に応じて可変となる。
【００７５】
以下、本実施の形態によるオン時ブランキングパルス発生回路の第１の構成例について、図２を用いて詳説する。
図２において、４０はブランキング期間生成用コンデンサ、４１はブランキング期間生成用コンデンサ４０の電位に応じた信号（ブランキングパルス信号）を出力する反転器（ブランキングパルス信号生成回路）である。ブランキング期間生成用コンデンサ４０は反転器４１の入力端子と制御回路１５のグランド間に接続される。反転器４１は、ブランキング期間生成用コンデンサ４０の電位がしきい値電圧を上回る間はロー信号を出力し、しきい値電圧に達するとハイ信号を出力する。つまり、スイッチング素子１４をターンオフする制御信号がゲートドライバ２８から出力されてから、ブランキング期間生成用コンデンサ４０の電位が反転器４１のしきい値電圧に達するまでの期間、素子電流検出量比較器２４からの比較信号を無効とする。この期間がブランキング期間となる。
【００７６】
また、４２はＰ型トランジスタ、４３はＮ型トランジスタである。両トランジスタは、ドレイン端子間で接続されるとともに、それぞれのゲート端子にゲートドライバ２８からの制御信号が入力され、この制御信号に応じてその開閉が反転する反転回路となっている。つまり、ゲートドライバ２８からスイッチング素子１４をターンオンするための制御信号（ハイ信号）を受けると、Ｐ型トランジスタ４２がターンオフするとともにＮ型トランジスタ（第１のスイッチ素子）４３がターンオンし、スイッチング素子１４をターンオフするための制御信号（ロー信号）を受けると、Ｐ型トランジスタ４２がターンオンするとともにＮ型トランジスタ４３がターンオフする。
【００７７】
また、Ｐ型トランジスタ４２とＮ型トランジスタ４３の接続部（ドレイン端子間）にはブランキング期間生成用コンデンサ４０が接続されている。
４５はＮ型トランジスタ４６、４７、５２からなるミラー回路、４４はブランキング期間生成用コンデンサ４０の電位低下用の定電流源である。Ｎ型トランジスタ４６には定電流源４４が接続される。Ｎ型トランジスタ４７にはＮ型トランジスタ４３のソース端子が接続される。Ｎ型トランジスタ５２にはスイッチングトランジスタ（第２のスイッチ素子）５１を介してＮ型トランジスタ４３のソース端子が接続される。
【００７８】
また、５０は正相入力端子に誤差増幅器２２からの誤差電圧信号ＶＥＡＯを受け、逆相入力端子にヒステリシスを有する基準電圧ＶＣＯ（ＶＣＯ１、２）を受ける負荷検出用比較器４８と、これを反転して出力する反転器４９とからなる負荷検出回路である。スイッチングトランジスタ５１はこの負荷検出回路５０（反転器４９）の出力信号に応じて開閉する。つまり、負荷検出回路５０は、誤差電圧信号ＶＥＡＯの電圧値を基にスイッチングトランジスタ５１を制御することにより、Ｎ型トランジスタ４３のソース端子とＮ型トランジスタ５２の接続を制御する。
【００７９】
以上のような構成とすることにより、該オン時ブランキングパルス発生回路においては、Ｎ型トランジスタ４３がオンしており、かつスイッチングトランジスタ５１がオンしているとき、定電流源４４から流れる電流に比例した電流が、Ｎ型トランジスタ４７とＮ型トランジスタ５２それぞれへ流れるように、ブランキング期間生成用コンデンサ４０から電流が流出する。また、Ｎ型トランジスタ４３がオンしており、かつスイッチングトランジスタ５１がオフしているときには、従来と同様に、定電流源４４から流れる電流に比例した電流が、Ｎ型トランジスタ４７へ流れるように、ブランキング期間生成用コンデンサ４０から電流が流出する。
【００８０】
このように、該オン時ブランキングパルス発生回路においては、誤差電圧信号ＶＥＡＯを基にスイッチングトランジスタ５１の開閉を制御することによりブランキング期間生成用コンデンサ４０の電流流出量、つまりブランキング期間生成用コンデンサ４０の電位低下速度が２段階に可変となり、結果、ブランキング期間が２段階に可変となる。
【００８１】
続いて、該オン時ブランキングパルス発生回路の動作を説明する。
負荷検出用比較器４８は、入力される誤差電圧信号ＶＥＡＯの電圧とヒステリシスを有する基準電圧ＶＣＯとを比較して、誤差電圧信号ＶＥＡＯの電圧が基準電圧ＶＣＯよりも低い場合にはロー信号を出力し、高い場合にはハイ信号を出力する。つまり、負荷検出回路５０は、誤差電圧信号ＶＥＡＯの電圧と基準電圧ＶＣＯを比較し、誤差電圧信号ＶＥＡＯの電圧が基準電圧ＶＣＯよりも低い場合には、ハイ信号を出力してスイッチングトランジスタ５１をオンする。逆に、誤差電圧信号ＶＥＡＯが基準電圧ＶＣＯよりも高い場合には、スイッチングトランジスタ５１をオフする。
【００８２】
そこで、無負荷時や軽負荷時にはスイッチングトランジスタ５１がオンし、定常負荷時や重負荷時にはオフするように基準電圧ＶＣＯを設定する。つまり、無負荷時や軽負荷時には、ブランキング期間生成用コンデンサ４０から流出する電流量を増加させてブランキング期間が短くなるようにし、定常負荷時や重負荷時には、流出する電流量を減少させてブランキング期間が長くなるようにする。
【００８３】
スイッチング素子１４のターンオン時には、ゲートドライバ２８からハイ信号が出力され、Ｐ型トランジスタ４２はターンオフしＮ型トランジスタ４３はターンオンする。
【００８４】
このとき定常負荷や重負荷の状態であれば（スイッチングトランジスタ５１がオフ状態）、従来と同様、ミラー効果により、定電流源４４に流れる電流に比例した電流がブランキング期間生成用コンデンサ４０からＮ型トランジスタ４７へ流れ、ブランキング期間生成用コンデンサ４０の電位が低下していく。
【００８５】
また、無負荷や軽負荷の状態であれば（スイッチングトランジスタ５１がオン状態）、定電流源４４に流れる電流に比例した電流が、Ｎ型トランジスタ４７とＮ型トランジスタ５２それぞれへ流れるように、ブランキング期間生成用コンデンサ４０から電流が流出する。
【００８６】
そのため無負荷時や軽負荷時には、ブランキング期間生成用コンデンサ４０から流れる電流量が定常負荷時や重負荷時よりも増加するので、ブランキング期間生成用コンデンサ４０の電位低下速度も速くなる。従って、反転器４１のしきい値電圧に達するまでの時間が定常負荷時や重負荷時よりも短くなり、結果、ブランキング期間が短くなる。
【００８７】
このように、ブランキング期間生成用コンデンサ４０の電位を低下させるための電流量が、負荷状態に応じて２段階に可変となるので、ブランキング期間も２段階に可変となる。
【００８８】
ブランキング期間生成用コンデンサ４０の電位が反転器４１のしきい値電圧に達すると、反転器４１からハイ信号が出力される。
スイッチング素子１４がターンオフすると（ゲートドライバ２８からロー信号が出力されると）、Ｐ型トランジスタ４２がターンオンするとともに、Ｎ型トランジスタ４３がターンオフし、ブランキング期間生成用コンデンサ４０に電流が流れ込みその電位が上昇する。そして、ブランキング期間生成用コンデンサ４０の電位が反転器４１のしきい値電圧に達すると、反転器４１からロー信号が出力される。
【００８９】
続いて、該スイッチング電源装置の負荷変動時における動作について、図３に示すタイミングチャート図を用いて説明する。図３は定常負荷の状態から無負荷あるいは軽負荷の状態（出力電圧生成回路１６から負荷１８へ流れ出る電流量が定常負荷時に比べて低下している状態）へ負荷変動するときのタイミングチャート図である。
【００９０】
図３に示すように、定常負荷の状態から無負荷あるいは軽負荷の状態へ負荷変動すると、つまり負荷供給電流Ｉｏ（Ａ）が低下すると、負荷１８に対する電力供給が過剰となって出力電圧Ｖｏ（Ｂ）が若干上昇する。これを受けて、補助電源回路１９の生成する補助電源電圧Ｖｃｃ（Ｃ）も上昇し、制御回路１５において、誤差増幅器２２の逆相入力端子へ印加される電圧が上昇するため、誤差増幅器２２から出力される誤差電圧信号ＶＥＡＯ（ａ）の電圧が低下する。
【００９１】
誤差電圧信号ＶＥＡＯ（ａ）の電圧が低下すると、定常負荷時よりも早いタイミングで素子電流検出信号ＶＣＬ（ｃ）の電圧が誤差電圧信号ＶＥＡＯ（ａ）の電圧と等しくなり、スイッチング素子１４をターンオフする制御信号が出力される。その結果、スイッチング素子１４のオン期間が短くなるため、スイッチング素子１４を流れる素子電流ＩＤ（ｂ）が減少し素子電流検出信号ＶＣＬ（ｃ）も低下する。
【００９２】
誤差電圧信号ＶＥＡＯ（ａ）の電圧が低下し、負荷検出用比較器４８に与えられる基準電圧ＶＣＯ１よりも小さくなると、負荷検出回路５０の出力信号（ｈ）がハイ信号となり、スイッチングトランジスタ５１がオンし、定常負荷時や重負荷時と比べてブランキング期間生成用コンデンサ４０の電位を低下させる電流量が増加するので、ブランキング期間が定常負荷時や重負荷時と比べて短くなる。そのため、無負荷時あるいは軽負荷時においても、従来のように最小パルス期間により素子電流ＩＤが制御されず（図１２参照。）、帰還信号（補助電源電圧ＶＣＣ）に基づいて制御できるようになるので、出力電圧Ｖｏを所定の電圧で安定させることができる。
【００９３】
なお、基準電圧ＶＣＯには、誤差電圧信号ＶＥＡＯの電圧が変化しても直ちにブランキング期間が変化することがないようにヒステリシス特性が与えられており、誤差電圧信号ＶＥＡＯ（ａ）の電圧が基準電圧ＶＣＯ１よりも小さくなると、ＶＣＯ２となる。逆に、誤差電圧信号ＶＥＡＯ（ａ）の電圧が基準電圧ＶＣＯ２よりも大きくなると、ＶＣＯ１となる。
【００９４】
一方、無負荷あるいは軽負荷の状態から定常負荷の状態へ負荷変動する場合には、誤差電圧信号ＶＥＡＯ（ａ）の電圧が上昇し、負荷検出用比較器４８に与えられる基準電圧ＶＣＯ２よりも大きくなると、スイッチングトランジスタ５１がオフし、無負荷時や軽負荷時と比べてブランキング期間生成用コンデンサ４０の電位を低下させる電流量が減少するので、ブランキング期間が無負荷時や軽負荷時と比べて長くなる。
【００９５】
なお、ブランキング期間を、定常負荷時において容量性スパイク電流による誤動作を防ぐことが可能となる期間の１．５倍程度に広げると、重負荷時においても容量性スパイク電流による誤動作を防ぐことができるので、スイッチングトランジスタ５１がオフしている場合のブランキング期間をこれに合わせることが好ましい。
【００９６】
また、スイッチングトランジスタ５１がオフしている状態で軽負荷の状態としたときの素子電流値は、つまり、従来のスイッチング電源装置において最小パルス期間により素子電流が制御されたときの素子電流値は、誤差電圧信号ＶＥＡＯの電圧値が過電流保護回路２９によりクランプされたときの素子電流値の３０％程度である。そこで、負荷検出用比較器の基準電圧ＶＣＯ１を、誤差電圧信号ＶＥＡＯの最大電圧値、つまり過電流保護回路２９によりクランプされる値の３０％程度の値（最小パルス期間により素子電流値が制御されたときの誤差電圧信号の電圧値程度の値）に設定することが好ましい。このようにすれば、無負荷時あるいは軽負荷時において、最小パルス期間により素子電流が制御されないようにすることができる。
【００９７】
以上のように、この第１の構成例においては、無負荷時あるいは軽負荷時には、ミラー回路に流れる電流値を増加させて急速にブランキング期間生成用コンデンサの電位を下げることでブランキング期間を短くし、重負荷時には、電流値を減少させ、ブランキング時間を長くするので、スイッチング素子に流れる素子電流を正常に制御することができる。
【００９８】
なお、この第１の構成例においては、無負荷時あるいは軽負荷時にミラー回路に流れる電流を増加させるために、ブランキング期間生成用コンデンサから電流を流出させるためのＮ型トランジスタを１つ増設したが、無論、複数個増設するようにしてもよい。
【００９９】
また、基板上形成領域２０は、１次側、すなわち入力側の制御回路１５及びスイッチング素子１４のみからなるので、半導体集積回路として１パッケージ化又は１チップ化することが容易に行える。また、１パッケージ化又は１チップ化すれば、部品数を削減できるので、電源装置本体を小型化することができ、コストの低減もできる。
【０１００】
続いて、本実施の形態によるオン時ブランキングパルス発生回路の第２の構成例について図４を用いて詳説する。但し、図２に基づいて説明した部材に対応する部材には同一符号を付して説明を省略する。
【０１０１】
該オン時ブランキングパルス発生回路においては、負荷状態に応じてブランキング期間生成用コンデンサの容量値が２段階に可変となる点が第１の構成例と異なる。つまり、該オン時ブランキングパルス発生回路は、誤差電圧信号ＶＥＡＯを基に、ブランキング期間生成用コンデンサの容量を２段階に調整することにより、ブランキング期間生成用コンデンサの電位低下速度を２段階に調整し、ブランキング期間を２段階に調整する。
【０１０２】
図４に示すように、該オン時ブランキングパルス発生回路におけるブランキング期間生成用コンデンサ４０は、第１のコンデンサ４０ａと第２のコンデンサ４０ｂが、スイッチングトランジスタ（第３のスイッチ素子）５１を介して並列に接続された構成となっている。スイッチングトランジスタ５１は、負荷検出回路５０（負荷検出用比較器４８）の出力信号に応じて開閉する。つまり、負荷検出回路５０は、誤差電圧信号ＶＥＡＯの電圧値を基にスイッチングトランジスタ５１を制御することにより、ブランキング期間生成用コンデンサ４０の容量値を２段階に調整する。
【０１０３】
また、該オン時ブランキングパルス発生回路の負荷検出回路５０は負荷検出用比較器４８のみからなる。
以上のような構成とすることにより、該オン時ブランキングパルス発生回路においては、Ｎ型トランジスタ４３がオンしており、かつスイッチングトランジスタ５１がオンしているとき、定電流源４４から流れる電流に比例した電流が、Ｎ型トランジスタ４７へ流れるように、第１のコンデンサ４０ａと第２のコンデンサ４０ｂが並列接続されたブランキング期間生成用コンデンサ４０から電流が流出する。また、Ｎ型トランジスタ４３がオンしており、かつスイッチングトランジスタ５１がオフしているときには、定電流源４４から流れる電流に比例した電流が、Ｎ型トランジスタ４７へ流れるように、第１のコンデンサ４０ａのみからなるブランキング期間生成用コンデンサ４０から電流が流出する。
【０１０４】
このように、該オン時ブランキングパルス発生回路においては、誤差電圧信号ＶＥＡＯを基にスイッチングトランジスタ５１の開閉を制御することによりブランキング期間生成用コンデンサ４０の容量値、つまりブランキング期間生成用コンデンサ４０の電位低下速度が２段階に可変となり、結果、ブランキング期間が２段階に可変となる。
【０１０５】
続いて、該オン時ブランキングパルス発生回路の動作を説明する。負荷検出回路５０（負荷検出用比較器４８）は、負荷検出用比較器４８に入力される誤差電圧信号ＶＥＡＯの電圧とヒステリシスを有する基準電圧ＶＣＯとを比較して、誤差電圧信号ＶＥＡＯの電圧が基準電圧ＶＣＯよりも低い場合にはロー信号を出力し、スイッチングトランジスタ５１をオフする。逆に誤差電圧信号ＶＥＡＯが基準電圧ＶＣＯよりも高い場合には、スイッチングトランジスタ５１をオンする。
【０１０６】
そこで、無負荷時や軽負荷時にはスイッチングトランジスタ５１をオフし、定常負荷時や重負荷時にはオンするように基準電圧ＶＣＯを設定する。つまり、無負荷時や軽負荷時には、ブランキング期間生成用コンデンサ４０の容量値を減少させてブランキング期間が短くなるようにし、定常負荷時や重負荷時には容量値を増加させてブランキング期間が長くなるようにする。
【０１０７】
スイッチング素子１４のターンオン時には、ゲートドライバ２８からハイ信号が出力され、Ｐ型トランジスタ４２はターンオフしＮ型トランジスタ４３はターンオンする。
【０１０８】
このとき定常負荷や重負荷の状態であれば（スイッチングトランジスタ５１がオン状態）、ミラー効果により、定電流源４４に流れる電流に比例した電流が、第１のコンデンサ４０ａと第２のコンデンサ４０ｂが並列に接続されたブランキング期間生成用コンデンサ４０からＮ型トランジスタ４７へ流れる。また、無負荷や軽負荷の状態であれば（スイッチングトランジスタ５１がオフ状態）、ミラー効果により、定電流源４４に流れる電流に比例した電流が、第１のコンデンサ４０ａのみからなるブランキング期間生成用コンデンサ４０からＮ型トランジスタ４７へ流れる。
【０１０９】
そのため無負荷時や軽負荷時には、ブランキング期間生成用コンデンサ４０の容量値が減少するので、ブランキング期間生成用コンデンサ４０の電位低下速度が常負荷時や重負荷時よりも速くなる。従って、反転器４１のしきい値電圧に達するまでの時間が定常負荷時や重負荷時よりも短くなり、結果、ブランキング期間も短くなる。
【０１１０】
このように、ブランキング期間生成用コンデンサ４０の容量値が、負荷状態に応じて２段階に可変となるので、ブランキング期間も２段階に可変となる。
続いて、該スイッチング電源装置の負荷変動時における動作について、図５に示すタイミングチャート図を用いて説明する。図５は定常負荷の状態から無負荷あるいは軽負荷の状態（出力電圧生成回路１６から負荷１８へ流れ出る電流量が定常負荷時に比べて低下している状態）へ負荷変動するときのタイミングチャート図である。
【０１１１】
図５に示すように、定常負荷の状態から無負荷あるいは軽負荷の状態へ負荷変動すると、つまり負荷供給電流Ｉｏ（Ａ）が低下すると、出力電圧Ｖｏ（Ｂ）が若干上昇する。これを受けて、補助電源回路１９の生成する補助電源電圧Ｖｃｃ（Ｃ）も上昇し誤差増幅器２２から出力される誤差電圧信号ＶＥＡＯ（ａ）の電圧が低下する。
【０１１２】
誤差電圧信号ＶＥＡＯ（ａ）の電圧が低下すると、スイッチング素子１４を流れる素子電流ＩＤ（ｂ）が減少し素子電流検出信号ＶＣＬ（ｃ）も低下する。
誤差電圧信号ＶＥＡＯ（ａ）の電圧が低下し、負荷検出用比較器４８に与えられる基準電圧ＶＣＯ１よりも小さくなると、負荷検出回路５０の出力信号（ｋ）がロー信号となり、スイッチングトランジスタ５１がオフし、定常負荷時や重負荷時と比べてブランキング期間生成用コンデンサ４０の容量値が減少するので、ブランキング期間が定常負荷時や重負荷時と比べて短くなる。
【０１１３】
一方、無負荷あるいは軽負荷の状態から定常負荷の状態へ負荷変動する場合には、誤差電圧信号ＶＥＡＯ（ａ）の電圧が上昇し、負荷検出用比較器４８に与えられる基準電圧ＶＣＯ２よりも大きくなると、スイッチングトランジスタ５１がオンし、無負荷時や軽負荷時と比べてブランキング期間生成用コンデンサ４０の容量値が増加するので、ブランキング期間が無負荷時や軽負荷時と比べて長くなる。
【０１１４】
以上のように、この第２の構成例においては、無負荷時あるいは軽負荷時には、ブランキング期間生成用コンデンサの容量値を小さくしてその電位が下がるスピードを上げることでブランキング期間を短くし、重負荷時には、容量値を大きくし、ブランキング時間を長くするので、スイッチング素子に流れる素子電流を正常に制御することができる。
【０１１５】
なお、この第２の構成例においては、無負荷時あるいは軽負荷時にブランキング期間生成用コンデンサの容量値を小さくするために、ブランキング期間生成用コンデンサを、２つのコンデンサを並列接続して構成したが、無論２つに限るものではない。
【０１１６】
続いて、本実施の形態によるオン時ブランキングパルス発生回路の第３の構成例について、図６を用いて説明する。但し、図２に基づいて説明した部材に対応する部材には同一符号を付して説明を省略する。
【０１１７】
該オン時ブランキングパルス発生回路においては、ブランキング期間生成用コンデンサからの電流流出量が負荷状態に応じて線形的に可変となる点が第１の構成例と異なる。つまり、該オン時ブランキングパルス発生回路は、誤差電圧信号ＶＥＡＯの電圧値に応じて定電流源４４からミラー回路４５（Ｎ型トランジスタ４６）へ流れ込む電流量を線形的に変化させることで、ブランキング期間生成用コンデンサからの電流流出量を線形的に調整することにより、ブランキング期間生成用コンデンサの電位低下速度を線形的に調整し、ブランキング期間を線形的に調整する。
【０１１８】
図６に示すように、該オン時ブランキングパルス発生回路は、定電流源４４からＮ型トランジスタ４６へ流れ込む電流を誤差電圧信号ＶＥＡＯの電圧値に応じて線形的に変動させることで、ブランキング期間生成用コンデンサからの電流流出量を線形的に調整する。つまり、出力電圧から帰還されて生成される制御回路用の電源電圧ＶＣＣと基準電圧との差からなる誤差電圧信号ＶＥＡＯの電圧値に応じてＰ型トランジスタ６０のゲート電圧が変動するので、ＮＰＮ型バイポーラトランジスタ６４のベース電流、すなわち抵抗６３に流れる電流量もこれに応じて変動する。従って、ミラー回路６５、６８のミラー効果により、Ｎ型トランジスタ７０に流れる電流量も誤差電圧信号ＶＥＡＯの電圧値に応じて変動し、その結果、定電流源４４からＮ型トランジスタ４６へ流れ込む電流量が変動する。
【０１１９】
例えば、無負荷時や軽負荷時には、誤差電圧信号ＶＥＡＯの電圧が低下する。誤差電圧信号ＶＥＡＯの電圧が低下すると、その分Ｐ型トランジスタ６０のゲート電圧が低下し、Ｐ型トランジスタ６０へ流れ込む電流量が増加する。定電流源６２からは一定の電流が供給されるので、ＮＰＮ型バイポーラトランジスタ６４のベース電流は減少する。そのため、抵抗６３に流れる電流量も減少する。ここで、ミラー回路６５、６８のミラー効果により、Ｎ型トランジスタ７０に流れる電流量も減少するが、定電流源４４は一定の電流を供給するため、Ｎ型トランジスタ４６に流れる電流量は増加する。Ｎ型トランジスタ４６に流れる電流量が増加すると、ミラー回路４５のミラー効果により、ブランキング期間生成用コンデンサ４０からの電流流出量が増加し、ブランキング期間生成用コンデンサ４０の電位低下速度が速くなってブランキング期間は短くなる。
【０１２０】
逆に重負荷時には、誤差電圧信号ＶＥＡＯの電圧が高くなるので、ブランキング期間生成用コンデンサ４０から流出する電流量が減少することになるため、ブランキング期間生成用コンデンサ４０の電位低下速度は遅くなり、ブランキング期間は長くなる。
【０１２１】
このような構成とすることにより、該オン時ブランキングパルス発生回路においては、誤差電圧信号ＶＥＡＯの電圧値に応じて、つまり負荷状態に応じてブランキング期間生成用コンデンサからの電流流出量が線形的に可変となり、結果、ブランキング期間が負荷状態に応じて線形的に可変となる。
【０１２２】
続いて、該スイッチング電源装置の負荷変動時における動作について、図７に示すタイミングチャート図を用いて説明する。図７は定常負荷の状態から無負荷あるいは軽負荷の状態（出力電圧生成回路１６から負荷１８へ流れ出る電流量が定常負荷時に比べて低下している状態）へ負荷変動するときのタイミングチャート図である。
【０１２３】
図７に示すように、定常負荷の状態から無負荷あるいは軽負荷の状態へ負荷変動するとき、その負荷状態に応じて誤差電圧信号ＶＥＡＯの電圧値が低下していき、この誤差電圧信号ＶＥＡＯの電圧値に応じて抵抗６３に流れる電流（ｉ）も同様に低下していく。そのため、誤差電圧信号ＶＥＡＯの電圧値に応じてブランキング期間も短くなっていく。
【０１２４】
以上のように、この第３の構成例においては、無負荷時あるいは軽負荷時から重負荷時までのすべての負荷状態においてブランキング期間を線形的に変化させるため、素子電流を正常に制御することができる。
【０１２５】
以上のように、本実施の形態によるスイッチング電源装置によれば、ブランキング期間が負荷状態に応じて可変となるので、全負荷範囲において最適なブランキング期間が得られる。
【０１２６】
よって、待機時等の軽負荷時あるいは無負荷時にブランキング期間を短くすることが可能となるので、軽負荷時あるいは無負荷時においても、従来のスイッチング電源装置のように最小パルス期間によって素子電流量が制御されることがなくなり、帰還信号（補助電源電圧ＶＣＣ）に基づいて制御できるようになり、出力電圧を所定の電圧に安定させることが可能となる。また、ダミー抵抗を用いずに済むので、電源の効率が低下することもない。
【０１２７】
また、重負荷時においても、スイッチング素子のターンオン時に発生する容量性スパイク電流による誤動作を防止できるので、出力電圧を所定の電圧に安定させることが可能となる。
【０１２８】
【発明の効果】
以上のように、本発明によれば、ブランキング期間が負荷状態に応じて可変となるので、全負荷範囲において最適なブランキング期間が得られる。
【０１２９】
よって、待機時等の軽負荷時あるいは無負荷時にブランキング期間を短くすることが可能となるので、軽負荷時あるいは無負荷時においても、従来のスイッチング電源装置のように最小パルス期間によって素子電流量が制御されることがなくなり、帰還信号（補助電源電圧ＶＣＣ）に基づいて制御できるようになり、出力電圧を所定の電圧に安定させることが可能となる。また、ダミー抵抗を用いずに済むので、電源の効率が低下することもない。
【０１３０】
また、重負荷時においても、スイッチング素子のターンオン時に発生する容量性スパイク電流による誤動作を防止できるので、出力電圧を所定の電圧に安定させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるスイッチング電源装置の概略を示す回路図
【図２】本発明の実施の形態によるスイッチング電源装置に係るオン時ブランキングパルス発生回路の第１の構成例の概略を示す回路図
【図３】本発明の実施の形態によるスイッチング電源装置の負荷変動時における動作を説明するための第１のタイミングチャート図
【図４】本発明の実施の形態によるスイッチング電源装置に係るオン時ブランキングパルス発生回路の第２の構成例の概略を示す回路図
【図５】本発明の実施の形態によるスイッチング電源装置の負荷変動時における動作を説明するための第２のタイミングチャート図
【図６】本発明の実施の形態によるスイッチング電源装置に係るオン時ブランキングパルス発生回路の第３の構成例の概略を示す回路図
【図７】本発明の実施の形態によるスイッチング電源装置の負荷変動時における動作を説明するための第３のタイミングチャート図
【図８】従来のスイッチング電源装置の概略を示す回路図
【図９】従来のスイッチング電源装置の負荷変動時における動作を説明するためのタイミングチャート図
【図１０】スイッチング素子に流れる素子電流の波形を示す図
【図１１】従来のスイッチング電源装置におけるスイッチング素子がターンオンしてからターンオフするまでの動作を説明するためのタイミングチャート図（定常負荷時）
【図１２】従来のスイッチング電源装置におけるスイッチング素子がターンオンしてからターンオフするまでの動作を説明するためのタイミングチャート図（無負荷時あるいは軽負荷時）
【図１３】従来のスイッチング電源装置におけるスイッチング素子がターンオンしてからターンオフするまでの動作を説明するためのタイミングチャート図（重負荷時）
【符号の説明】
１０、１０１    主入力端子
１１、１０２    整流器
１２、１０３    入力コンデンサ
１３、１０４    トランス（変圧器）
１３ａ、１０４ａ  １次巻線（第１の１次巻線）
１３ｂ、１０４ｂ  補助巻線（第２の１次巻線）
１３ｃ、１０４ｃ  ２次巻線
１４、１０５    スイッチング素子
１５、１０６    制御回路
１６    出力電圧生成回路
１６１、１０７  第１のダイオード
１６２、１０８  第１の出力コンデンサ
１７、１０９    主出力端子
１８、１１０    負荷
１９、１１１    補助電源回路（電源回路）
１９１、１１２  第２のダイオード
１９２、１１３  第２の出力コンデンサ
２０、１２０    基板上形成領域（半導体装置）
２１、１２１    発振器
２２、１２２    誤差増幅器
２３、１２３    素子電流検出回路
２４、１２４    素子電流検出用比較器
２５、１２５    スイッチング信号制御回路
２６、１２６    ＲＳフリップフロップ回路
２７、１２７    ＮＡＮＤ回路
２８、１２８    ゲートドライバ
２９、１２９    過電流保護回路
３０、１３０    ＡＮＤ回路
３１、１３１    オン時ブランキングパルス発生回路
４０、１４０    ブランキング期間生成用コンデンサ
４０ａ  第１のコンデンサ
４０ｂ  第２のコンデンサ
４１、１４１    反転器（ブランキングパルス信号生成回路）
４２、１４２    Ｐ型トランジスタ
４３、１４３    Ｎ型トランジスタ（第１のスイッチ素子）
４４、１４４    定電流源
４５、６５、６８、１４５    ミラー回路
４６、４７、６６、６７、６９、７０、１４６、１４７    Ｎ型トランジスタ
４８    負荷検出用比較器
４９    反転器
５０    負荷検出回路
５１    スイッチングトランジスタ（第２、第３のスイッチ素子）
５２    Ｎ型トランジスタ
６０    Ｎ型トランジスタ
６１、６４    ＮＰＮ型バイポーラトランジスタ
６２    定電流源
６３    抵抗
【図１】
0003657256.tif 000002
【図２】
0003657256.tif 000003
【図３】
0003657256.tif 000004
【図４】
0003657256.tif 000005
【図５】
0003657256.tif 000006
【図６】
0003657256.tif 000007
【図７】
0003657256.tif 000008
【図８】
0003657256.tif 000009
【図９】
0003657256.tif 000010
【図１０】
0003657256.tif 000011
【図１１】
0003657256.tif 000012
【図１２】
0003657256.tif 000013
【図１３】
0003657256.tif 000014