(57)【特許請求の範囲】
【請求項１】
半導体基板の第１領域に形成され，検出されるべき電荷を蓄積し、それ自体が有するセンス容量により前記蓄積された電荷の電荷量に対応した電圧変動を生ずる電荷蓄積部と、前記半導体基板の第２領域に形成された少なくとも１つのＭＯＳＦＥＴ（metal-oxide semiconductor field effect transistor ）からなり，前記電荷蓄積部における電圧変動を増幅して外部に出力する電圧増幅回路部と、前記半導体基板の第１および第２の領域に跨がって形成され、前記電圧増幅回路部の初段ＭＯＳＦＥＴのゲートと前記電荷蓄積部とを電気的に接続する配線部と、前記電荷蓄積部，電圧増幅回路部，及び配線部を被覆するよう形成された誘電体膜とを備えた固体撮像装置であって、
前記検出されるべき電荷は電荷転送手段を転送されてきたものであり、
前記誘電体膜中には、前記配線部および前記初段ＭＯＳＦＥＴを被覆し、前記初段ＭＯＳＦＥＴを除く前記電圧増幅回路および前記電荷転送手段を被覆しないように形成された導電体膜が、その一部が前記初段ＭＯＳＦＥＴのソースに接続されるように設けられ、
前記配線部は、前記初段ＭＯＳＦＥＴのゲートにつながるゲート配線が前記電荷蓄積部にまで伸長し、前記導電体膜と同層の導電体膜を介して前記電荷蓄積部に電気的に接続されていることを特徴とする固体撮像装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は電荷検出装置に関し、特に固体撮像装置における転送電荷の検出手段として使用される電荷検出装置に関するものである。
【０００２】
【従来の技術】
図９は従来の固体撮像装置における転送電荷の検出手段の構成を示す等価回路図であり、この電荷検出手段はフローティングディフュージョン５０からなる電荷蓄積部１００ａと２段のソースホロワーからなる電圧増幅回路１００ｂとで構成されている。電圧増幅回路１００ｂにおいて、５１ａ〜５１ｄはＭＯＳＦＥＴであり、これらは２段のソースホロワーを構成している。また、５２は抵抗、５３は電源電圧（ＶＤＤ）端子、５４は負荷トランジスタ５１ｃ，５１ｄのゲートに電圧（ＶＬＧ）を印加するための電圧（ＶＬＧ）印加用端子、５５は電圧増幅回路１００ｂによる増幅電圧（Ｖｏ）が出力される出力端子である。以上の構成からなる電荷検出手段は一般にフローティングディフュージョンアンプと呼ばれている。
【０００３】
かかるフローティングディフュージョンアンプに於いて電荷検出は以下のようにして行われる。電荷蓄積部としてのフローティングディフュージョン５０はセンス容量Ｃを持っており、これに信号電荷Ｑが蓄積されると、Ｖ＝Ｑ／Ｃの関係から電圧Ｖに変動が生じる。この電圧Ｖの変動は、電圧増幅回路１００ｂによりインピーダンス変換され、電圧増幅回路１００ｂから増幅電圧（Ｖｏ）として出力される。
【０００４】
図１０は前記図９に示す電荷検出手段における電荷蓄積部としてのフローティングディフュージョンから電圧増幅回路の初段ＭＯＳＦＥＴまでの構成を示した平面図である。図において、６はＮ型不純物拡散層で、２つのゲート１０により挟まれた領域が電荷蓄積部としてのフローティングディフュージョン６ａを構成している。５はフローティングディフュージョン６ａと初段ＭＯＳＦＥＴ２０のゲート２をつなぐアルミニウム配線（以下、Ａｌ配線と称す。）、７はＡＬ配線５とフローティングディフュージョン６ａとのコンタクトである。３は初段ＭＯＳＦＥＴ２０のソース、４は初段ＭＯＳＦＥＴ２０のドレイン、８はＡＬ配線５とＭＯＳＦＥＴ２０のゲート２とのコンタクトである。図１１は図１０の図ＸＩ−ＸＩ’線における断面図であり、図において、図１０と同一符号は同一または相当する部分を示し、３０は例えばシリコンからなる半導体基板、１１はＰウエル、１２は例えばアクリル酸エステル系樹脂からなる誘電体膜、１３は例えばＳｉＯ２，ＳｉＯ２＋Ｓｉ３Ｎ４からなるゲート絶縁膜、１４は例えばＳｉＯ２からなるフィールド酸化膜である。前記において、ＭＯＳＦＥＴ２０のゲート２及びフローティングディフュージョン６の領域を規定しているゲート１０は例えばポリシリコンにより形成されている。また、図中に明記していないが、高濃度のＮ型不純物拡散層６の２つのゲート１０で規定された領域（２つのゲート１０で挟まれた領域）の外側領域は、図示しない電荷転送用ＭＯＳＦＥＴのドレインそのものまたは当該ドレインにつながる高濃度の不純物拡散層を構成している。
【０００５】
前記において、誘電体膜１２は、各画素部ごとにカラーフィルタをウエハプロセスにより直接形成してなる固体撮像装置の場合、カラーフィルタがムラを生ずることなく形成されるよう，装置表面に当該装置表面の凹凸を無くするために設けられる、表面平坦化膜に相当し、各画素部ごとにカラーフィルターを樹脂接着剤層を介して固着してなる固体撮像装置の場合、この樹脂接着剤層に相当する。同様に、各画素部ごとにマイクロレンズをウエハプロセスにより直接形成してなる固体撮像装置の場合、誘電体膜１２はマイクロレンズがムラが生ずることなく形成されるよう，装置表面に当該表面の凹凸を無くするために設けられる表面平坦化膜に相当し、各画素部ごとにマイクロレンズを樹脂接着剤層を介して固着してなる固体撮像装置の場合、誘電体膜１２はこの樹脂接着剤層に相当する。また、装置全体をガラスまたは透明プラスチック等の保護部材を用いて外部から保護してなる装置の場合、誘電体膜１２はこれらガラスまたは透明プラスチックの接着（封止）に使用される透明樹脂層に相当する。
【０００６】
【発明が解決しようとする課題】
従来の固体撮像装置においては、前記のような画素部にカラーフィルタ，マイクロレンズ等を配設する場合だけでなく、装置の高機能化または高性能化にともない、ある種の目的で装置表面に誘電体膜が設けられることが多くなってきている。しかるに、装置表面に誘電体膜を設けると、図１１中に示すように、その電荷検出部において誘電体膜１２と、電荷蓄積部としてのフローティングディフュージョン６ａと電圧増幅回部１００ｂの初段ＭＯＳＦＥＴ２０のゲート２をつなぐＡＬ配線５との間に寄生容量Ｃ’が生じ、電荷蓄積部としてのフローティングディフュージョン６ａのセンス容量が、等価的に寄生容量Ｃ’が加わったもの、すなわち、Ｃ＋Ｃ’になってしまい、その結果、電荷蓄積部から得られる電圧（Ｖ）が、Ｖ＝Ｑ／（Ｃ＋Ｃ’）となって、電荷蓄積部における電荷を電圧に変換する効率、すなわち、電荷検出手段における電荷検出効率が低下してしまうという問題点があった。
【０００７】
本発明は上記のような問題点を解消するためになされたものであり、装置の表面に誘電体膜が形成されていても、電荷蓄積部での電荷を電圧に変換する効率が低下せず、高検出効率でもって電荷を検出することのできる電荷検出装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る固体撮像装置は、半導体基板の第１領域に形成され，検出されるべき電荷を蓄積し、それ自体が有するセンス容量により前記蓄積された電荷の電荷量に対応した電圧変動を生ずる電荷蓄積部と、前記半導体基板の第２領域に形成された少なくとも１つのＭＯＳＦＥＴ（metal-oxide semiconductor field effect transistor ）からなり，前記電荷蓄積部における電圧変動を増幅して外部に出力する電圧増幅回路部と、前記半導体基板の第１および第２の領域に跨がって形成され、前記電圧増幅回路部の初段ＭＯＳＦＥＴのゲートと前記電荷蓄積部とを電気的に接続する配線部と、前記電荷蓄積部，電圧増幅回路部，及び配線部を被覆するよう形成された誘電体膜とを備えた固体撮像装置であって、前記検出されるべき電荷は電荷転送手段を転送されてきたものであり、前記誘電体膜中には、前記配線部および前記初段ＭＯＳＦＥＴを被覆し、前記初段ＭＯＳＦＥＴを除く前記電圧増幅回路および前記電荷転送手段を被覆しないように形成された導電体膜が、その一部が前記初段ＭＯＳＦＥＴのソースに接続されるように設けられ、前記配線部は、前記初段ＭＯＳＦＥＴのゲートにつながるゲート配線が前記電荷蓄積部にまで伸長し、前記導電体膜と同層の導電体膜を介して前記電荷蓄積部に電気的に接続されていることを特徴とする。
【００１０】
【作用】
前記した本発明の電荷検出装置の構成によれば、半導体基板の第１領域に形成され，検出されるべき電荷を蓄積し、それ自体が有するセンス容量により前記蓄積された電荷の電荷量に対応した電圧変動を生ずる電荷蓄積部と、前記半導体基板の第２領域に形成された少なくとも１つのＭＯＳＦＥＴからなり，前記電荷蓄積部における電圧変動を増幅して外部に出力する電圧増幅回路部と、前記半導体基板の第１および第２の領域に跨がって形成され、前記電圧増幅回路部の初段ＭＯＳＦＥＴのゲートと前記電荷蓄積部とを電気的に接続する配線部と、前記電荷蓄積部，電圧増幅回路部，及び配線部を被覆するよう形成された誘電体膜とを備えてなる電荷検出装置であって、前記誘電体膜中に前記電荷蓄積部，前記配線部及び前記電圧増幅回路部の初段ＭＯＳＦＥＴを覆い、かつ、その一部が前記初段ＭＯＳＦＥＴのソースに接続された導電体膜が形成されていることにより、前記導電体膜には前記初段ＭＯＳＦＥＴのソース電位にＭＯＳＦＥＴのゲインを乗じた形で電位変化が起こり、前記電荷蓄積部の電位変化と殆ど等しい電位変化が生ずることとなる。従って、前記導電体膜と前記配線部間には殆ど電位差が生じず、これらの間に寄生容量が殆ど発生しないので、従来のような電荷蓄積部におけるセンス容量の増加が抑制されることとなり、電荷検出装置の検出効率の低下を防止することができる。
【００１１】
また、前記構成の好ましい例として、前記配線部が前記初段ＭＯＳＦＥＴのゲートにつながるゲート配線であると、前記配線部を前記初段ＭＯＳＦＥＴのゲートの形成時に同時に形成することができるので、製造工程を簡略化でき、製造効率を向上できる。また、装置を小型にできる。
【００１２】
【実施例】
（実施例１）
図１は本発明の実施例１による固体撮像装置の電荷検出手段における電荷蓄積部としてのフローティングディフュージョンから電圧増幅回路部の初段ＭＯＳＦＥＴまでの構成を示した平面図である。図において、図１０と同一符号は同一または相当する部分を示し、１は電圧増幅回路部の初段ＭＯＳＦＥＴ２０，フローティングディフュージョン６ａ，及び初段ＭＯＳＦＥＴ２０のゲート２とフローティングディフュージョン６ａとを電気的に接続するＡｌ配線５を覆うアルミニウム膜（以下、Ａｌ膜と称す。）である。図２は、図１のＩＩ−ＩＩ′線における断面図であり、図において、図１と同一符号は同一または相当する部分を示している。ここで、Ａｌ膜１の一部はコンタクト９により初段ＭＯＳＦＥＴ２０のソース３に接続されている。
【００１３】
以下、動作について説明する。
Ａｌ配線５の信号をＶとすると、電圧増幅回路部の初段ＭＯＳＦＥＴ２０およびＡｌ配線５を覆うＡｌ膜１における信号は電圧増幅回路部の初段ＭＯＳＦＥＴ２０のゲインをａとすると、ａＶで表わすことが出来る。従って、Ａｌ配線５とＡｌ膜線１との間の電圧差（Ｖ’）はＶ’＝Ｖ−ａＶ＝Ｖ（１−ａ）となる。この電圧増幅回路部の初段ＭＯＳＦＥＴ２０のゲインはａ＜１であるが、通常１に近い値となるので、Ａｌ配線５とＡｌ膜線１との間の電圧差（Ｖ’）は、Ｖ’〜０となる。このことは、装置表面が誘電体膜１２で被覆されている場合も有効であり、すなわち、Ａｌ膜１がＡｌ配線５を覆っていることにより、Ａｌ配線５に作用する寄生容量の増加が抑制される。
【００１４】
具体例として、画素部の受光領域にカラーフィルターが樹脂接着剤層を介して接着された固体撮像装置の電荷検出手段をかかる本実施例の電荷検出手段の構成からなるもの、すなわち、樹脂接着剤層中にＡｌ膜１を設けたものとしたところ、従来構成の電荷検出手段を有するものに比して、５０％の検出効率アップが確認された。
（実施例２）
図３は本発明の実施例２による固体撮像装置の電荷検出手段における電荷蓄積部としてのフローティングディフュージョンから電圧増幅回路部の初段ＭＯＳＦＥＴまでの構成を示した平面図である。図において、図１と同一符号は同一または相当する部分を示し、１’はＡｌ膜、２’はゲート配線、５’Ａｌ配線、７’はＡＬ配線５’とフローティングディフュージョン６ａとのコンタクトである。図４は、図３のＩＶ−ＩＶ′線における断面図であり、図において、図３と同一符号は同一または相当する部分を示している。ここで、ゲート配線２’は初段ＭＯＳＦＥＴ２０のゲート２につながり、その一端がＡＬ配線５’に接続されるようＡｌ配線５’まで引き伸ばされて形成されている。すなわち、前記実施例１のＡｌ配線５に相当する初段ＭＯＳＦＥＴ２０のゲート２とフローティングディフュージョン６ａとを電気的に接続するための配線として機能している。Ａｌ膜１’は初段ＭＯＳＦＥＴ２０２と、ゲート配線２’のＡｌ配線５’との接続部を除く他の部分とを覆っている。
【００１５】
このような本実施例装置においても、前記実施例１の装置と同様、Ａｌ膜１’がゲート配線２’に作用する寄生容量が抑制されることとなり、電荷の検出効率を大きく向上できるという効果を得ることができる。ただし、本実施例では前記実施例１に比較して、Ａｌ膜によって覆われる，初段ＭＯＳＦＥＴ２０のゲート２とフローティングディフュージョン６ａとを電気的に接続する配線（ゲート配線２’）の領域が狭い。従って、配線に作用する寄生容量を抑制する効果の程度は実施例１よりの若干劣る。しかしながら、実施例１ではＡｌ配線５と電圧増幅回路部を覆うＡｌ膜１とを個別の工程で形成しなければならず、Ａｌ層の形成及びＡｌ層のパターニングを行う工程を２回行う必要があるのに対し、本実施例ではＡｌ層の形成及びＡｌ層のパターニングを行う工程はＡｌ膜１’を形成する際の１回のみであり、ゲート配線２’は初段ＭＯＳＦＥＴ２０のゲート２と同一工程で形成できるので、前記実施例１に比して製造工程を簡略化できる利点がある。
（実施例３）
図５は本発明の実施例３による固体撮像装置の電荷検出手段における電荷蓄積部としてのフローティングゲートから電圧増幅回路部の初段ＭＯＳＦＥＴまでの構成を示した平面図である。図において、図１と同一符号は同一または相当する部分を示し、１５は例えばポリシリコンからなるフローティングゲートである。図６は、図５のＶＩ−ＶＩ′線における断面図であり、図において、図５と同一符号は同一または相当する部分を示している。
【００１６】
すなわち、本実施例装置は電荷蓄積部としてフローティングゲート１５を用いたもので、これ以外の構成は実施例１の装置と同様にされたものである。
このような本実施例装置でも、実施例１の装置と同様に、Ａｌ配線５に作用する寄生容量が抑制されることとなり、電荷の検出効率を大きく向上させることができる。
（実施例４）
図７は本発明の実施例４による固体撮像装置の電荷検出手段における電荷蓄積部としてのフローティングゲートから電圧増幅回路部の初段ＭＯＳＦＥＴまでの構成を示した平面図である。図において、図１と同一符号は同一または相当する部分を示し、２２はゲート配線、２２ａはフローティングゲートである。図８は、図７のＶＩＩＩ−ＶＩＩＩ′線における断面図であり、図において、図７と同一符号は同一または相当する部分を示している。ここで、ゲート配線２２は初段ＭＯＳＦＥＴ２０のゲート２につながり、その一端が基板上の電荷蓄積部を形成すべき領域まで引き延ばされ、当該一端が当該領域にて電荷蓄積部としてのフローティングゲート２２ａになっている。
【００１７】
このような本実施例装置では、前記実施例２と同じように、電荷蓄積部（フローティングゲート２２ａ）と初段ＭＯＳＦＥＴ２０のゲート２間の配線であるゲート配線２２に作用する寄生容量が抑制されることとなり、電荷の検出効率を大きく向上させることができる。また、前記実施例２と同様に、Ａｌ層の形成及びＡｌ層のパターニングはＡｌ膜１を形成する工程の１回のみであり、ゲート配線２２は初段ＭＯＳＦＥＴ２０のゲート２と同一の工程で形成できるので、製造工程を簡略化できる利点がある。
【００１８】
なお、前記の実施例においては、電荷蓄積部と初段ＭＯＳＦＥＴのゲート間の配線として、アルミニウムまたはポリシリコンを用いたが、本発明においては、前記配線としてタングステン，モリブデン等のアルミニウム以外の他の金属材料を用いてもよく、また、前記の各種の導電材料のうちの複数種を用い、積層構造に形成した配線を用いてもよい。
【００１９】
また、前記の実施例においては、電圧増幅回路部の初段ＭＯＳＦＥＴと、当該初段ＭＯＳＦＥＴのゲートと電荷蓄積部とを電気的に接続するＡｌ配線とを覆う導電体膜としてアルミニウムを用いたが、本発明においては、前記導電体膜としてタングステン，モリブデン，ポリシリコン等の他の導電材料を用いてもよい。
【００２０】
また、前記の実施例は、固体撮像装置の電荷検出手段について説明したものであるが、本発明は、固体撮像装置以外の半導体装置において、検出すべき電荷を電荷蓄積部にて蓄積し、当該電荷蓄積部のセンス容量により生ずる蓄積された電荷量に応じた電圧をＭＯＳＦＥＴからなる電圧増幅回路にて増幅して出力する電荷検出手段にも適用することができる。
【００２１】
【発明の効果】
以上説明したように、本発明にかかる電荷検出装置によれば、半導体基板の第１領域に形成され，検出されるべき電荷を蓄積し、それ自体が有するセンス容量により前記蓄積された電荷の電荷量に対応した電圧変動を生ずる電荷蓄積部と、前記半導体基板の第２領域に形成された少なくとも１つのＭＯＳＦＥＴからなり，前記電荷蓄積部における電圧変動を増幅して外部に出力する電圧増幅回路部と、前記半導体基板の第１および第２の領域に跨がって形成され、前記電圧増幅回路部の初段ＭＯＳＦＥＴのゲートと前記電荷蓄積部とを電気的に接続する配線部と、前記電荷蓄積部，電圧増幅回路部，及び配線部を被覆するよう形成された誘電体膜とを備えてなる電荷検出装置であって、前記誘電体膜中に、前記電荷蓄積部，前記配線部及び前記電圧増幅回路部の初段ＭＯＳＦＥＴを覆い、かつ、その一部が前記初段ＭＯＳＦＥＴのソースに接続された導電体膜が形成されてなることにより、前記導電体膜に前記電荷蓄積部の電位変化と殆ど等しい電位変化が生じ、前記配線部と前記誘電体膜間に寄生容量が生じなくなり、その結果、電荷蓄積部におけるセンス容量の増加が抑制された，高い検出効率でもって電荷の検出を行うことができる電荷検出装置を得ることができる。特に、画素部にカラーフィルタまたはマイクロレンズを配設してなる固体撮像装置の電荷検出手段として用いる場合、カラーフィルタまたはマイクロレンズの配設に伴う電荷検出効率の劣化を抑制できるので、その実用的効果は大きい。また、ガラスや透明プラスチック等の保護部材により装置の表面保護がなされている装置の電荷検出手段として用いる場合、保護部材の配設にともなう電荷検出効率の劣化を抑制できるので、その実用的効果は大きい。
【図面の簡単な説明】
【図１】本発明の実施例による固体撮像装置の電荷検出手段における電荷蓄積部としてのフローティングディフュージョンから電圧増幅回路部の初段ＭＯＳＦＥＴまでの構成を示した平面図である。
【図２】図１のＩＩ−ＩＩ′線における断面図である。
【図３】本発明の実施例２による固体撮像装置の電荷検出手段における電荷蓄積部としてのフローティングディフュージョンから電圧増幅回路部の初段ＭＯＳＦＥＴまでの構成を示した平面図である。
【図４】図３のＩＶ−ＩＶ′線における断面図である。
【図５】本発明の実施例３による固体撮像装置の電荷検出手段における電荷蓄積部としてのフローティングゲートから電圧増幅回路部の初段ＭＯＳＦＥＴまでの構成を示した平面図である。
【図６】図５のＶＩ−ＶＩ′線における断面図である。
【図７】本発明の実施例４による固体撮像装置の電荷検出手段における電荷蓄積部としてのフローティングゲートから電圧増幅回路部の初段ＭＯＳＦＥＴまでの構成を示した平面図である。
【図８】図７のＶＩＩＩ−ＶＩＩＩ′線における断面図である。
【図９】従来の固体撮像装置の電荷検出手段の構成を示す等価回路図である。
【図１０】従来の固体撮像装置の電荷検出手段における電荷蓄積部としてのフローティングディフュージョンから電圧増幅回路部の初段ＭＯＳＦＥＴまでの構成を示した平面図である。
【図１１】図１０の図ＸＩ−ＸＩ’線における断面図である。
【符号の説明】
１，１’  Ａｌ膜
２  初段ＭＯＳＦＥＴのゲート
２’，２２  ゲート配線
３  初段ＭＯＳＦＥＴのソース
４  初段ＭＯＳＦＥＴのドレイン
５，５’  Ａｌ配線
６  高濃度のＮ型不純物拡散層
６ａ  フローティングディフュージョン
７，７’８，９  コンタクト
１０  フローティングディフュージョンを規定するゲート
１１  Ｐウェル
１２  誘電体膜
１３  ゲート絶縁膜
１４  フィールド絶縁膜
１５，２２ａ  フローティングゲート
２０  初段ＭＯＳＦＥＴ
３０  半導体基板
５０  フローティングディフュージョン
５１ａ〜５１ｄ  ＭＯＳＦＥＴ
５２  抵抗
５３  電源電圧端子
５４  電圧（ＶＬＧ）印加用端子
５５  増幅電圧（Ｖｏ）出力端子
１００ａ  電荷蓄積部
１００ｂ  電圧増幅回路部
【図１】
0003614513.tif 000002
【図２】
0003614513.tif 000003
【図３】
0003614513.tif 000004
【図４】
0003614513.tif 000005
【図５】
0003614513.tif 000006
【図６】
0003614513.tif 000007
【図７】
0003614513.tif 000008
【図８】
0003614513.tif 000009
【図９】
0003614513.tif 000010
【図１０】
0003614513.tif 000011
【図１１】
0003614513.tif 000012