(57)【特許請求の範囲】
【請求項１】
基板上に配置された第１の電極と、
該第１の電極上に配置された絶縁層と、
該絶縁層上に配置された電子放出層と、
該電子放出層から電子を放出させるために前記電子放出層の電位よりも高い電位を前記第１の電極に印加するための電源とを備え、
前記電子放出層をアノードに対向するように配置して駆動する電子放出素子であって、
前記電子放出層の幅が、前記第１の電極の幅よりも小さく、
前記電源によって前記電子放出層の電位よりも高い電位を前記第１の電極に印加することで、前記電子放出層の幅を規定する前記電子放出層の両端部よりも内側から、電子を放出する
ことを特徴とする電子放出素子。
【請求項２】
基板上に配置された第１の電極と、
該第１の電極上に配置された絶縁層と、
該絶縁層上に配置され、且つ該絶縁層に接する第１の面と該第１の面に対向する第２の面とを備えた第２の電極と、
前記第２の面上に配置された複数のカーボンファイバーと、
該カーボンファイバーから電子を放出させるために前記第２の電極の電位よりも高い電位を前記第１の電極に印加するための電源とを備え、
前記第２の面がアノードに対向するように配置して駆動する電子放出素子であって、
前記第２の電極の幅は、前記第１の電極の幅よりも小さく、
前記電源により前記第２の電極に印加する電位よりも高い電位を前記第１の電極に印加することで、前記第２の電極の前記幅を規定する両端部よりも内側に位置するカーボンファイバーから、電子を放出する
ことを特徴とする電子放出素子。
【請求項３】
前記電子放出層と前記絶縁層との間に、前記第１電極の幅および前記絶縁層の幅以下の幅を有する第２の電極が配置されており、前記電子放出層の幅が、前記第２の電極の幅以下である
ことを特徴とする請求項１記載の電子放出素子。
【請求項４】
前記電子放出層は、導電性カーボン層である
ことを特徴とする請求項３記載の電子放出素子。
【請求項５】
前記絶縁層の幅が、前記第１の電極の幅よりも小さい幅であるとともに、前記電子放出層の幅が前記絶縁層の幅以下である
ことを特徴とする請求項３または４記載の電子放出素子。
【請求項６】
前記電子放出層の幅を規定する前記電子放出層の両端が、前記第２の電極の表面上であって、前記第２の電極の幅を規定する前記第２の電極の両端よりも内側に位置する
ことを特徴とする請求項３乃至５のいずれか１項記載の電子放出素子。
【請求項７】
さらに、前記第２の電極および前記電子放出層を貫通する開口を有する
ことを特徴とする請求項３乃至６のいずれか１項記載の電子放出素子。
【請求項８】
前記複数の開口が、前記絶縁層を貫通するように形成されていることを特徴とする請求項７記載の電子放出素子。
【請求項９】
前記カーボンファイバーは、カーボンナノチューブ、グラファイトナノファイバー、ダイアモンドファイバーのいずれかである
ことを特徴とする請求項２記載の電子放出素子。
【請求項１０】
前記絶縁層の幅が前記第１電極の幅よりも小さい幅であるとともに、前記第２の電極の幅が前記絶縁層の幅以下である
ことを特徴とする請求項２または９記載の電子放出素子。
【請求項１１】
前記複数のカーボンファイバーは、それぞれ、前記第２の面上であって、前記第２の電極の前記幅を規定する前記第２の電極の両端よりも内側に位置する
ことを特徴とする請求項２，９，１０のいずれか１項記載の電子放出素子。
【請求項１２】
前記カーボンファイバーは、前記第２の電極上に触媒粒子を配置した後に炭素化合物を用いた化学気相成長法により形成されたものである
ことを特徴とする請求項２，９，１０，１１のいずれか１項記載の電子放出素子。
【請求項１３】
前記第２の電極は、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，ＰｔおよびＰｄのいずれかを含む
ことを特徴とする請求項２乃至１２のいずれか１項記載の電子放出素子。
【請求項１４】
前記第１の電極は、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄのいずれかを含む
ことを特徴とする請求項１乃至１３のいずれか１項記載の電子放出素子。
【請求項１５】
前記絶縁層は、ＳｉＯ2，ＳｉＮ，Ａｌ2Ｏ3，ＣａＦ，アンドープダイヤモンドのいず
れかを含む
ことを特徴とする請求項１乃至１４のいずれか１項記載の電子放出素子。
【請求項１６】
請求項１乃至１５のいずれか１項記載の電子放出素子を複数配列した電子源であって、
複数のＸ方向配線と複数のＹ方向配線とを備え、
それぞれの前記電子放出素子が、前記複数のＸ方向配線のうちの１つと、前記複数のＹ
方向配線のうちの１つとに接続している
ことを特徴とする電子源。
【請求項１７】
請求項２乃至１３のいずれか１項記載の電子放出素子を複数配列した電子源であって、
複数のＸ方向配線と、複数のＹ方向配線と、該複数のＸ方向配線に走査信号を印加する走査信号印加手段と、該複数のＹ方向配線に変調信号を印加する変調信号印加手段とを備え、
それぞれの前記電子放出素子の前記第１の電極が前記Ｘ方向配線に接続され、前記第２の電極がＹ方向配線に接続されている
ことを特徴とする電子源。
【請求項１８】
電子源と、蛍光膜と、前記蛍光膜に前記電子源から放出された電子を照射するためのアノードとを有する画像形成装置であって、
前記アノードは前記蛍光膜の前記電子源の側に配置され、
前記電子源が請求項１６または１７記載の電子源である
ことを特徴とする画像形成装置。
【請求項１９】
請求項１８記載の画像形成装置を備えている
ことを特徴とするテレビジョン放送表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子放出素子、電子源、画像形成装置に関するものである。
【０００２】
【従来の技術】
従来、電子放出素子として熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型電子放出素子（以下、ＦＥ型と称する）や、金属／絶縁層／金属型電子放出素子（以下、ＭＩＭ型と称する）や、表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ  ＆  Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ  ｉｎ  Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓｉｃｓ，８，８９  （１９５６）  あるいはＣ．Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆｔｈｉｎ−ｆｉｌｍ  ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｃａｔｈｏｄｅｓ  ｗｉｔｈ  ｍｏｌｙｂｄｅｎｉｕｍ  ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００４】
ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎ  ｏｆ  Ｔｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ  Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙｓ．，３２，６４６（１９６１）等に開示されたものが知られている。
【０００５】
また、最近の例では、Ｔｏｓｈｉａｋｉ．Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅｅ  ｅｌｅｃｔｒｏｎ  ｅｍｉｓｓｉｏｎ  ｆｒｏｍ  ｎｏｎ−ｆｏｒｍｅｄ  ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓ  Ｆａｂｒｉｃａｔｅｄ  ｂｙ  ｌｏｗ  ｃｕｒｒｅｎｔ  Ａｎｏｄｉｃ  ｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６９５，Ｍｕｔｓｕｍｉ  ｓｕｚｕｋｉ  ｅｔａｌ“Ａｎ  ＭＩＭ−Ｃａｔｈｏｄｅ  Ａｒｒａｙ  ｆｏｒ  Ｃａｔｈｏｄｅ  ｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研究されている。
【０００６】
表面伝導型の例としては、エリンソンの報告（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ  Ｒａｄｉｏ  Ｅｎｇ．Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓ．，１０（１９６５））に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。表面伝導型素子では、前記のエリンソンの報告に記載のＳｎＯ2薄膜を用いたもの、Ａｕ薄膜を用いたもの、（Ｇ．Ｄｉｔｔｍｅｒ．Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌ  ａｎｄ  Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥ  Ｔｒａｎｓ．ＥＤ  Ｃｏｎｆ．，５１９（１９８３））等が報告されている。
【０００７】
【発明が解決しようとする課題】
電子放出素子を画像形成装置（特にはディスプレイ）に応用するには、蛍光体を十分な輝度で発光させる放出電流を得る事が必要である。また、ディスプレイの高精細化のためには蛍光体に照射される電子ビームの径が小さいものである事が要求される。そして製造し易いという事が重要である。
【０００８】
従来のＦＥ型の例として所謂「Ｓｐｉｎｄｔ型」の電子放出素子を図３９に示す。図３９において、１は基板、４はカソード電極（カソード電極）の層、３は絶縁層、２はゲート電極（高電位電極）の層、５はマイクロチップ、６は等電位面である。曲率ｒを有するマイクロチップ５とゲート電極２の層間にバイアスすると、マイクロチップ５先端から電子が放出されアノードに向かう。放出電子の量は、ゲート電極２の層とマイクロチップ５先端の距離ｄ、ゲート電極２の層とマイクロチップ５間の電圧Ｖｇ及び放出部材料（マイクロチップ５）の仕事関数などにより決定される。つまり、ゲート電極２の層とマイクロチップ５間の距離ｄを制御よく作製する事が素子の性能を決定する要素となる。
【０００９】
Ｓｐｉｎｄｔ型の電子放出素子の一般的な製造工程を図４０に示す。この図に沿って製造工程を説明すると、まず、ガラス等からなる基板１上に、Ｎｂ等からなるカソード電極４の層、ＳｉＯ2等からなる絶縁層３、Ｎｂ等からなるゲート電極２の層をこの順に積層する。その後反応性イオンエッチング法により、ゲート電極２の層及び絶縁層３を貫通する円形の微細孔を形成する（図４０（ａ））。
【００１０】
その後、アルミニウム等からなる犠牲層７をゲート電極２の層上に斜方蒸着等により成膜する（図４０（ｂ））。
【００１１】
このようにして形成した構造に、真空蒸着法によりモリブデン等のマイクロチップ材料８を堆積する。ここで犠牲層７上の堆積物が堆積の進行とともに微細孔を塞いでいき、微細孔内にマイクロチップ５が円錐状に形成される（図４０（ｃ））。
【００１２】
最後に犠牲層７を溶解する事により、マイクロチップ材料８をリフトオフして、素子を完成させる（図４０（ｄ））。
【００１３】
しかし、このような製造方法では距離ｄを再現よく制御する事が困難である。そのため、距離ｄがばらつくことにより、素子ごとの放出電流量のバラツキが生じる場合がある。また、リフトオフの際に生じた金属片等がマイクロチップ５とゲート電極２の層との間を短絡した状態で素子を駆動してしまうと、前記短絡部で熱が発生し、短絡部及びその周囲の放電破壊が起こる場合がある。その場合、有効な電子放出領域が減少してしまう。上記のような放出電子量のバラツキを有する複数の素子を用いた画像形成装置（特にはディスプレイ）は、輝度ムラを引き起こし、ディスプレイとして低い性能の物となる。
【００１４】
さらに、Ｓｐｉｎｄｔ型の素子では、極めて狭い領域から電子が放出されるために、蛍光体を発光させるために放出電流密度を大きくすると、電子放出部（マイクロチップ）の熱的な破壊を誘起し、素子の寿命を制限する場合がある。また、真空中に存在するイオンがマイクロチップ先端を集中的にスパッタし、素子の寿命を縮める事もある。
【００１５】
なお、真空中に放出された電子は等電位面と直行して進行するが、図３９のような構成では、等電位面６はマイクロチップ５の外周形状に沿って孔内に形成される事になる。このためマイクロチップ５先端から放出された電子は広がる傾向がある。放出された電子の一部はゲート電極２の層に吸収され、アノードに到達する電子量が減少する。ゲート電極２の層に吸収される電子量は、距離ｄを小さくすると増大する傾向にある。
【００１６】
このような欠点を克服するために、様々な例が提案されている。
【００１７】
電子ビームの広がりを防ぐ例としては、電子放出部上方に収束電極９を配置した例がある。図４１は収束電極付きＦＥ型素子の構成図である。この例では放出された電子ビームを収束電極９の電位により絞っているが、この例では上記のような製造工程よりもさらに複雑な工程が必要となり、製造コストの増大を招く。
【００１８】
収束電極を配置せずに電子ビーム径を小さくする例としては特開平８−２６４１０９号公報に記載されたものがある。この構成を図４２に示す。この例は孔内に配置した薄膜１０から電子放出を行なわせるため、電子放出面上に平坦な等電位面６ａが形成され電子ビームの広がりが小さくなるというものである。しかし、この例では孔内に電子放出部があり、従来通り電子放出面上方にゲート電極２の層が存在するために、孔周辺には、孔深さとゲート電極２の層間距離に相関した等電位面６ｂの分布が形成される。このためスピント型程ではないが、やはり放出された電子は広がる傾向にあり、放出された電子の一部はゲート電極２の層に吸収されるという問題は解決されていない。
【００１９】
電子放出効率を向上させる例としては特開平１０−２８９６５０号公報記載のもの等がある。図４３に構成を示す。カソード電極４の層に対し、ゲート電極２の層および第２ゲート電極１１の層に正の電位を印加（但し、０＜｜Ｖｇ１｜≦｜Ｖｇ２｜）する事によりカソード電極４の層から放出される電子量を増大させているが、やはり放出された電子は広がる傾向にある。
【００２０】
同じく電子放出効率を向上させる例としては、Ａｌ陽極酸化により作製した微細孔内に針状電極を配置する事で、カソード電極の密度を高くし、単位面積あたりの電子放出量を大きくした報告がある（特開平０５−２１１０２９号公報）。
【００２１】
この例でも放出された電子は広がる傾向にあり、微細孔内にカソード電極を配置するという複雑な作製方法を必要とする。
【００２２】
一方、ＭＩＭ型は、図４４のようにカソード電極（下部電極）４とゲート電極（上部電極）２の間に絶縁層３を配置し、両電極４，２間に電圧を印加して電子を取り出す構造である。内部電界方向と放出される電子の方向が一致し、かつ放出面での電位分布に歪みがないために、小さい電子ビーム径が実現できるが、絶縁層３とゲート電極２で電子の散乱が起こるために効率が悪いのが一般的である。
【００２３】
従来の表面伝導型電子放出素子の例を図４５に示す（これまでの電子放出素子は断面図で示してきたが、この例は平面図で示した。）。図４５において、１は基板、４はカソード電極（素子陰極）、２はゲート電極（素子陽極）、２３は導電性膜、２４は電子放出部である。表面伝導型電子放出素子においても、一般に電子放出効率と電子ビーム径の関係はトレードオフである。個別の解決策として、高効率化に関する提案（特開平９−８２２１４号公報）および電子ビームの収束の提案（特開平２−１１２１２５号公報）等がある。
【００２４】
電子放出素子を画像形成装置として応用した例を図４６に示す。ゲート電極２のラインとカソード電極４のラインがマトリクス状に配列され、両ラインの交差部に電子放出素子１４が配置され、情報信号に応じて、選択された交差部にある電子放出素子１４から電子が放出され、アノード１２の電圧により加速されて蛍光体１３に入射する。いわゆる３極タイプのデバイスである。
【００２５】
また、図４７に示すように、電子放出素子１４とアノード１２との間に、変調電極１５（グリッドとも呼ぶ）を追加し、この電極に情報信号に応じた電圧を印加し、電子放出素子１４からの電子流を制御する４極タイプの構成もある。
【００２６】
４極タイプには、変調電極１５を電子放出素子１４に位置合わせして設置する煩わしさを改善するために、図４８，図４９（図４９は図４８のＡ−Ａ’断面）のように電子放出素子１４に対し、絶縁層３を介して裏側に変調電極１５を配置した提案もある（例えば特開平３−２０９４１号公報）。
【００２７】
以上のような電子放出素子をディスプレイ等の画像形成装置に応用する事を考えた場合には、
（１）電子ビーム径が小さい、
（２）電子放出面積が大きい、
（３）低電圧で高効率な電子放出が可能、
（４）製造プロセスが容易である事、
が必要であるが、従来の電子放出素子ではこれらの課題を同時に満たす事は困難であった。
【００２８】
本発明は上記の課題を解決するためになされたもので、その目的とするところは、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易な電界放出型の電子放出素子、電子源及び画像形成装置を提供することにある。
【００２９】
【課題を解決するための手段】
上記目的を達成するために本発明の電子放出素子にあっては、基板上に配置された第１の電極と、該第１の電極上に配置された絶縁層と、該絶縁層上に配置された電子放出層と、該電子放出層から電子を放出させるために前記電子放出層の電位よりも高い電位を前記第１の電極に印加するための電源とを備え、前記電子放出層をアノードに対向するように配置して駆動する電子放出素子であって、前記電子放出層の幅が、前記第１の電極の幅よりも小さく、前記電源によって前記電子放出層の電位よりも高い電位を前記第１の電極に印加することで、前記電子放出層の幅を規定する前記電子放出層の両端部よりも内側から、電子を放出することを特徴とするものである。
【００３０】
また、上記目的を達成するために本発明の電子放出素子にあっては、基板上に配置され
た第１の電極と、該第１の電極上に配置された絶縁層と、該絶縁層上に配置され、且つ該絶縁層に接する第１の面と該第１の面に対向する第２の面とを備えた第２の電極と、前記第２の面上に配置された複数のカーボンファイバーと、該カーボンファイバーから電子を放出させるために前記第２の電極の電位よりも高い電位を前記第１の電極に印加するための電源とを備え、前記第２の面がアノードに対向するように配置して駆動する電子放出素子であって、前記第２の電極の幅は、前記第１の電極の幅よりも小さく、前記電源により前記第２の電極に印加する電位よりも高い電位を前記第１の電極に印加することで、前記第２の電極の前記幅を規定する両端部よりも内側に位置するカーボンファイバーから、電子を放出することを特徴とするものである。
【００３１】
したがって、本発明の電子放出素子と対向してアノードを配置することで、電子放出装置あるいは画像形成装置を作成した場合には、電子放出素子とアノードの間に歪みが少なく平坦な電位分布が形成される。そのため、真空中に放出された電子はそのままアノードに向かい、電子ビームの広がりを抑えることができ、その結果、電子ビーム径を小さくすることができる。
【００３２】
また、電子放出面積が低電位が印加されるカソード電極のアノード側表面全体であるために、電子放出面積が大きく、真空中に存在するイオン衝撃に対して耐久性が良い。
【００３３】
さらに、アノードに向かう電子の軌道を妨げる障害物および、障害となるような電位が存在していないために、放出電子のほぼ全てが電子放出電流となるので、低電圧で高効率な電子放出が可能となる。
【００３４】
そして、基板上に、高電位が印加されるゲート電極、絶縁層、低電位が印加されるカソード電極の順で積層を繰り返した非常に単純な構成であり、製造プロセスが容易である。
【００３５】
このため、本発明の特徴を備えた電界放出型電子放出素子は、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易であるので、ディスプレイ等の画像形成装置への応用が可能である。
【００３６】
したがって、本発明の電子放出素子を応用した電子放出装置、電子源及び画像形成装置は高性能化が図れる。
【００３７】
【発明の実施の形態】
以下に図面を参照して、本発明の電子放出素子の形態の一例を説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００３８】
本発明の電子放出素子は、基板上に、ゲート電極、絶縁層、カソード電極の順で積層した構造を有する。また、本発明の電子放出素子を用いた電子放出装置、画像形成装置においては、本発明の素子が配置された基板と対向し、そして前記基板と間隔を置いて配置されたアノード電極（あるいはアノード電極上の画像形成部材）に、素子から放出した電子を照射するものである。
【００３９】
図１は本発明の最も基本的な構成の電子放出素子を示す平面的模式図であり、図２は図１におけるＡ−Ａ’線での断面図である。また、図３はこの素子を電子放出装置や画像形成装置に用いた時に、該装置を駆動させた状態（電子を放出させた状態）を示す模式図である。
【００４０】
図１、図２及び図３において、１は基板、２は駆動時（電子放出させる時）に高電位が印加されるゲート電極（第１の電極）、３は絶縁層、４は駆動時に前記ゲート電極２よりも低電位が印加されるカソード電極（第２の電極）である。１７はカソード電極４上に配置された、電子放出部材を含む電子放出層である。また、本発明の電子放出素子において、カソード電極（第２の電極）４と電子放出層１７とを合わせて、「カソード電極」と呼ぶ場合もある。
【００４１】
カソード電極（第２の電極）４は、電子放出層１７に電子を供給するために配置された電極であり、ここでは電子放出層１７とは別部材を用いた。しかしながら、電子放出層１７自体が十分な導電性を有する場合には、カソード電極４を用いずに、絶縁層３上に直接、電子放出層１７を配置することで、電子放出層１７自体に上述したカソード電極の機能も兼ねさせる事もできる。そのため、この様に、電子放出層１７にカソード電極の機能を持たせた際には、電子放出層１７をカソード電極（第２の電極）と呼ぶ場合もある。
【００４２】
また、図１〜図３に示した構造の電子放出素子においては、Ｗ１はカソード電極４の幅であり、Ｄ１はカソード電極４の厚みと電子放出層１７の厚みを足した厚さ、Ｄ２は絶縁層３の厚さ、Ｄ３はアノード１２と電子放出層１７との間の距離である。
【００４３】
尚、前述した様に、カソード電極４を用いずに、電子放出層１７を直接、絶縁層３上に配置した構造の電子放出素子の場合には、前記Ｗ１は電子放出層１７の幅であり、Ｄ１は電子放出層１７の厚みとなる。
【００４４】
Ｖｇは、電子放出させる際に、ゲート電極２とカソード電極４の間に印加される電圧である。また、Ｖａは、電子放出させる際に、カソード電極４とアノード１２との間に印加される電圧である。そして、Ｉｅは、電子放出層１７からアノード１２に到達した放出電流である。
【００４５】
Ｅｈは上記Ｖｇを印加した際にカソード電極４の電位とゲート電極２間の電位によって形成される電界である。６は本発明の電子放出素子を用いた電子放出装置（画像形成装置）を駆動した際に基板１とアノード１２との間に形成される等電位面である。
【００４６】
本発明の電子放出素子から電子を放出させる際に印加される、Ｖａ，Ｖｇ，および素子の形状である、Ｄ２，Ｗ１，Ｄ１などにより、等電位面６の形状および電界Ｅｈが定められる。
【００４７】
図５〜図７に本発明の素子から放出された電子がアノード１２に形成する電子ビームのサイズを示した。電子ビームサイズは電界Ｅｈの増加、およびあるいは、Ｖａの低下に伴い広がる傾向にある。これらのパラメータは任意に変化させる事ができ、電子放出素子の使用用途に好適な値を選択する事ができる。
【００４８】
上述のような原理に基づいて、アノード１２側に面している電子放出層１７から電子が真空中に放出される。
【００４９】
即ち、本発明の電子放出素子では、基本的に、カソード電極４（電子放出層１７）とゲート電極２との間で形成される電界Ｅｈによって（Ｖｇによって）アノード１２に面する電子放出層１７から電子が真空中に放出される。本発明の素子においては、前記アノード１２に対向し、前記アノード１２の面に実質的に平行な前記電子放出層（第２の電極）１７の面から電子が放出される。前記アノード１２の面に実質的に平行な前記電子放出層（第２の電極）１７の面から放出される電子は、電子放出層（第２の電極）１７の前記幅方向における端部（外周）から強く放射される。本発明の素子においては、カソード電極４とゲート電極２との間に印加される電圧により、アノード１２に面する電子放出層（第２の電極）１７の表面の全て（ほぼ全て）の領域から放出される場合、および電子放出層（第２の電極）１７の表面の一部（特には電子放出層（第２の電極）１７の前記幅方向における端部（外周））に近い領域ほど強く電子が放出される場合とがある。
【００５０】
本発明の素子では、ゲート電極２を電子放出層１７のアノード１２側と反対側に配置しているために、電子放出層１７とアノード１２の間に、アノード１２に向かう電子の軌道を妨げる障害物および、障害となるような電位が存在していない。このため、放出電子のほぼ全てがＩｅとなり、低電圧でも非常に効率が良い。
【００５１】
また、本発明の素子における電子放出面積は、最もその面積が広い場合には、電子放出層１７のアノード１２側表面全体であり、その場合には電子放出面積が広いために、真空中に存在するイオン衝撃に対して耐久性が良い。
【００５２】
本発明の素子では、電子放出層１７の表面とアノード１２の間に歪みが少なく平坦な電位分布が形成されているために、真空中に放出された電子はそのままアノード１２に向かい、電子ビームの広がりも小さい。即ち、電子ビーム径が小さい。
【００５３】
また、ここでは、図２に示した様に、電子放出層１７の幅とカソード電極４の幅を等しいものとしたが、図８（ａ）に示す様に、カソード電極４の幅よりも電子放出層１７の幅を狭くする場合もある。換言すると、電子放出層１７の端部（側面）をカソード電極４の端部（側面）よりも内側に配置する。この様な形態とすれば、電子放出層１７から放出された電子がゲート電極２に流れることに起因する「無効電流」を抑制することができる。また、図８（ａ）に示した形態であれば、電子放出層１７の端部近傍における等電位面もアノード１２と平行に近いため、電子ビームの広がりを抑制することができる。
【００５４】
さらには、本発明の素子は積層を繰り返した非常に単純な構成であり、製造プロセスが容易であり、歩留まり良く製造できる。
【００５５】
さらには、本発明の電子放出素子においては、図１〜図３に示した構成に加え、少なくとも電子放出層１７（およびカソード電極４）に孔（開口）を設けることで、放出された電子の電子ビーム径を一層小さくする事ができる。
【００５６】
このような孔（開口）を有する形態の例を図２９〜図３２を用いて以下に説明する。
【００５７】
図２９は、上記した開口部を有する電子放出素子を示す平面的模式図であり、図３０は図２９におけるＡ−Ａ’線での断面図である。また、図３１はこの素子を用いた電子放出装置（画像形成装置）を駆動（電子放出）させた際の様子を示す模式図、図３２は素子の孔（開口）２７周辺の拡大模式図である。
【００５８】
図２９〜図３２において、１は基板、２はゲート電極（第１の電極）、３は絶縁層、４はカソード電極（第２の電極）である。１７は電子放出層である。また、図２９の形態の電子放出素子においても、カソード電極（第２の電極）４と電子放出層１７とを合わせて、「カソード電極」と呼ぶ場合もある。
【００５９】
ここで示した例においては、カソード電極（第２の電極）４は、電子放出層１７に電子を供給するために配置された電極であり、電子放出層１７とは別部材を用いた。しかしながら、既に述べた様に、電子放出層１７自体が十分な導電性を有する場合には、カソード電極４を用いずに、絶縁層３上に直接、電子放出層１７を配置することで、電子放出層１７自体に上述したカソード電極の機能も兼ねさせる事もできる。そのため、この様に、電子放出層１７にカソード電極の機能を持たせた際には、電子放出層１７をカソード電極（第２の電極）と呼ぶ場合もある。
【００６０】
図３２に示す様に、図２９に示した素子においては、電子放出層１７、カソード電極４、及び絶縁層３を貫通する孔（開口）２７が設けられている。また、孔２７は複数設けられる。
【００６１】
図２９〜図３２において、Ｗ１はカソード電極４（電子放出層１７）の幅であり、Ｌ１はカソード電極４の長さである。Ｗｈは孔（開口）２７の直径であり、Ｗｍｉｎは隣接する孔（開口）２７間の最も小さい距離である。Ｄ１はカソード電極４の厚みと電子放出層１７の厚みを足した厚さであり、Ｄ２は絶縁層３の厚さであり、Ｄ３はアノード１２と電子放出層１７の表面との間の距離である。
【００６２】
尚、前述した様に、カソード電極４を用いずに、電子放出層１７を直接、絶縁層３上に配置した構造の電子放出素子の場合には、前記Ｗ１は電子放出層１７の幅であり、Ｄ１は電子放出層１７の厚みとなる。
【００６３】
Ｖｇは、電子放出をさせる際に、ゲート電極２とカソード電極４（電子放出層１７）の間に印加される電圧である。また、Ｖａは、電子放出装置（画像形成装置）をさせる際に、カソード電極４（電子放出層１７）とアノード１２間に印加される電圧である。Ｉｅは電子放出層１７から放出され、アノード１２に到達した放出電流である。
【００６４】
図２９〜図３２に示した形態の素子では、電子放出層１７、カソード電極４、及び絶縁層３を貫通した孔（開口）２７により、ゲート電極２をアノード１２側に露出させている。
【００６５】
このため、ゲート電極２の電位の影響により、図３１に示すように、電子放出層１７の表面近傍に形成される等電位面６は、図１に示した形態の素子の電子放出層１７の表面近傍に形成される等電位面よりも平坦なものとなる。その結果、本形態の素子の電子放出層１７から放出された電子ビームがアノード１２上で形成するビームスポットは、図１に示した形態の素子から放出される電子ビームがアノード１２上で形成するビームスポットよりも、小さくする事ができる。
【００６６】
尚、図２９〜図３２に示した形態の素子においては、より好ましい形態として孔（開口）２７が電子放出層１７（およびカソード電極４）に加えて、絶縁層３をも貫通する形態を示した。しかし、孔（開口）２７は必ずしも絶縁層３を貫通している必要はない。つまり、ゲート電極２の電位の影響が孔（開口）２７により、電子放出層１７の表面に及ぼされる形態になっていればよい。このためには、少なくとも、孔２７は、電子放出層１７（およびカソード電極４）を貫通して絶縁層３を露出させる構成である必要がある。
【００６７】
次に、図１〜図３に示した形態の本発明の電子放出素子の製造方法の一例について、図４を参照して説明する。
【００６８】
（工程Ａ）
予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板等にスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等セラミックスの絶縁性基板のうち、いずれか一つを基板１として用い、基板１の表面上にゲート電極（第１の電極）２を積層する。ゲート電極２は、基板１に接する第１の面と、該第１の面と対向する第２の面とを有する。
【００６９】
ゲート電極（第１の電極）２は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術などにより形成される。ゲート電極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6、ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体等から適宜選択される。ゲート電極２の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００７０】
（工程Ｂ）
次に、ゲート電極２に続いて絶縁層３を堆積する。絶縁層３は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成され、その厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲から選択される。望ましい材料としてはＳｉＯ2，ＳｉＮ，Ａｌ2Ｏ3，ＣａＦ，アンドープダイヤモンドなどの高電界に絶えられる耐圧の高い材料が望ましい。絶縁層３は、ゲート電極２の第２の面と接する第１の面と、該第１の面と対向する第２の面とを有する。
【００７１】
（工程Ｃ）
更に、絶縁層３に続きカソード電極（第２の電極）４を堆積する。カソード電極４は、ゲート電極２と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。カソード電極４は、前記絶縁層３の第２の面に接する第１の面と、該第１の面と対向する第２の面とを有する。
【００７２】
カソード電極４の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6、ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料等から適宜選択される。カソード電極４の厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数ｎｍから数百ｎｍの範囲で選択される。
【００７３】
なお、電極２，４は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良い。
【００７４】
また、カソード電極４の材料は、次の工程で形成する電子放出層１７を構成する材料よりも仕事関数の高い材料を用いることが好ましい。
【００７５】
（工程Ｄ）
次に、図４（ａ）に示すように、カソード電極４上（カソード電極４の第２の面上）に電子放出層１７を堆積する。電子放出層１７は蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により電子放出部材をカソード電極４上に配置することにより形成される。
【００７６】
電子放出層１７を構成する電子放出部材は、例えば、カーボンナノチューブや、グラファイトナノファイバーや、ダイアモンドファイバーなどのカーボンファイバー、アモルファスカーボン，グラファイト，ダイヤモンドライクカーボン，ダイヤモンド、あるいはこれらを分散した炭素及び炭素化合物等から適宜選択される。
【００７７】
前記電子放出層１７として、特に、カーボンナノチューブ、グラファイトナノファイバーなどの導電性のカーボンファイバー、グラファイト、導電性ダイアモンドから選ばれた部材を主成分とする「導電性カーボン層」を用いれば、良好な電子放出特性が得られるので好ましい。
【００７８】
また、上記「導電性カーボン層」は、カーボンナノチューブ、グラファイトナノファイバーなどの導電性のカーボンファイバー、グラファイト、導電性ダイアモンドから選ばれた２種類以上の部材の混合物が主成分であっても良好な電子放出特性が得られるので好ましい。
【００７９】
また、更には、上記「導電性カーボン層」には、アモルファスカーボン、テトラヘデラルアモルファスカーボン、金属、半導体、ダイアモンド、ダイアモンドファイバーから選ばれた少なくとも１つ以上の部材が混合されたものであっても高い電子放出特性が得られるので好ましい。
【００８０】
電子放出層１７の膜厚としては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００８１】
また、この工程で電子放出層１７を堆積せずに、次工程のエッチング工程（工程Ｅおよび工程Ｆ）を施し積層構造を形成した後、カソード電極４の一部または全面に、上記電子放出層１７を選択的に堆積する場合もある。
【００８２】
（工程Ｅ）
次に、図４（ｂ）に示すように、フォトリソグラフィー技術によりマスクパターン１６を形成する。
【００８３】
（工程Ｆ）
そして、上記マスクパターン１６が形成された構造体にエッチング処理を施す。その結果、図４（ｃ）に示すように、各絶縁層３，カソード電極４，及び電子放出層１７の一部がゲート電極２上から取り除かれた、積層構造が形成される。ただし、本エッチング工程は、ゲート電極２上で停止しても良いし、ゲート電極２の一部がエッチングされても良い。
【００８４】
エッチング工程は平滑かつ垂直なエッチング面が望ましく、絶縁層３、カソード電極４及び電子放出層１７の材料に応じて、エッチング方法を選択すれば良い。
【００８５】
ここで、図８（ｂ）に示した様に、カソード電極４及び電子放出層１７の端部（側面）を絶縁層３の端部（側面）に比べてオーバーエッチングし、カソード電極４及び電子放出層１７の端部（側面）を絶縁層３の端部（側面）よりも後退させる（カソード電極４及び電子放出層１７の幅を絶縁層３の幅よりも狭くする）場合もある。このようにすれば、駆動時にカソード電極４（電子放出層１７）とゲート電極２との間を流れる「無効電流」を防止することができるので好ましい。
【００８６】
また、さらに、図８（ｂ）の形態に加え、カソード電極４と電子放出層１７との関係だけを、既に述べた図８（ａ）のような関係にすることで、駆動時の「無効電流」をさらに抑制することができる。
【００８７】
また、カソード電極４及び電子放出層１７の端部（側面）にＳｉＯ2等の誘電体を蒸着して隣接し、駆動時の「無効電流」を抑制することもできる。
【００８８】
（工程Ｇ）
最後に、図４（ｄ）に示すように、マスクパターン１６を剥離して本発明の電子放出素子が完成する。このようにして形成された本発明の電子放出素子においては、ゲート電極２、絶縁層３及びカソード電極４の各々の第１の面及び第２の面は、実質的に平行である。そして、ゲート電極２、絶縁層３及びカソード電極４の各々の第１の面及び第２の面は、前記基板１の表面に対しても実質的に平行である。また、ゲート電極２、絶縁層３及びカソード電極４の各々の第１の面及び第２の面は、前記基板１に対してゲート電極２、絶縁層３及びカソード電極４を積層する方向に対して実質的に垂直となる。
【００８９】
また、（工程Ｄ）では電子放出層１７を形成せずに、（工程Ｇ）で示したマスクパターン１６の除去の後に、カソード電極４上に電子放出層１７を選択堆積する場合もある。例えば、電子放出層１７にカーボンナノチューブなどのカーボンファイバーを用いる場合には、カソード電極４上にカーボンの成長を促進する機能を有する材料（例えばＦｅ、Ｎｉ、Ｐｄ）から選択された触媒粒子を配置した後、メタンなどの炭素化合物を用いたＣＶＤ法などを行う。
【００９０】
また、電子放出層１７の電子放出領域を限定する処理を施す場合がある。例えば電子放出層１７の一部に凹部を作製し、該凹部による形状効果を利用する等して放出領域を限定することもできる。
【００９１】
カソード電極４の幅Ｗ１は、素子を構成する材料や抵抗値、カソード電極４の材料の仕事関数と駆動電圧Ｖｇ、必要とする電子放出ビームの形状により適宜設定される。通常、Ｗ１は数百ｎｍから数十μｍの範囲から選択される。電極長さＬ１は、素子を構成する材料や抵抗値、電子放出素子の配置により適宜設定される。通常、Ｌ１は数μｍから数百μｍの範囲から選択される。
【００９２】
また、ここでは、電子放出層１７とカソード電極（第２の電極）４とを別部材（２層構造）として形成した例を示した。しかしながら、十分な導電性を与えることができれば、カソード電極（第２の電極）４を用いずに、電子放出層１７に第２の電極としての機能を併せ持たせることも可能である。このように、電子放出層１７にカソード電極としての機能を持たせられれば、作成プロセスもより簡易になり好ましい。
【００９３】
次に、前述した図２９〜図３２に示した構成の電子放出素子を作成する方法の一例について、図３３を用いて以下に説明する。
【００９４】
図２９〜図３２に示した構成の電子放出素子においても、前述の（工程Ａ）から（工程Ｄ）までは同様であるので、ここでは前述の（工程Ｅ）〜（工程Ｇ）と異なる工程である、（工程Ｅ１）〜（工程Ｉ１）のみについて図３３を用いて説明する。また、図２９〜図３２に示した構成の電子放出素子の各構成部材については、図１〜図３に示した構成の電子放出素子の各構成部材を同様に適用することができる。
【００９５】
（工程Ｅ１）
電子放出層１７の一部に、陽極酸化可能である材料で被陽極酸化層２６を堆積する。被陽極酸化層２６は蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。被陽極酸化層２６の堆積領域は後に電子放出領域となり、必要に応じて適宜設定される。被陽極酸化層２６の材料は、例えば、陽極酸化可能であるＡｌ，Ｔａ，Ｎｂ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｉ等の金属、半導体が用いられる。被陽極酸化層２６の膜厚は陽極酸化による細孔が形成される範囲で任意に設定され、好ましくは数ｎｍから数百ｎｍの範囲で設定される。
【００９６】
次に、フォトリソグラフィー技術によりマスクパターン１６を形成し、被陽極酸化層２６の陽極酸化を施す部分を露出させる（図３３（ａ））。
【００９７】
（工程Ｆ１）
次に、図３３（ｂ）に示すように、露出させた被陽極酸化層２６に陽極酸化を施し、被陽極酸化層２６を貫通する孔（開口）２７を形成する。具体的には被陽極酸化層２６を陽極として電解液中で陽極酸化を行う。電解液は、例えばＡｌ等の金属では、硫酸，スルファミン酸，リン酸等の無機酸、シュウ酸，マロン酸，コハク酸等の有機酸の水溶液であるが、さらに、溶媒として加えられる物質としては、エチレングリコール，グリセリン，デキストリン等の多価アルコールがある。
【００９８】
一方、被陽極酸化層２６の材料としてＳｉを用いた場合にはＨＦ水溶液が電解液として用いられる。
【００９９】
上記陽極酸化によって形成される孔２７間の間隔は、陽極酸化電圧により制御できる。また、孔２７の深さは、陽極酸化時間により制御できる。また、孔２７の径は、電解液組成，電圧，電流等の条件で制御できる。
【０１００】
（工程Ｇ１）
次に、被陽極酸化層２６を形成した基板を、ワイドニング工程と呼ばれる工程を施す。具体的には、孔２７が形成された図３３（ｂ）に示した構造体をリン酸などの酸溶液中に浸透し、孔２７の直径を調整する（広げる）工程を施す。このワイドニング工程を経た後、図３３（ｂ）に示した構造体を十分に洗浄し、乾燥を行う。
【０１０１】
ここで陽極酸化により形成する孔２７の径は数十ｎｍから数百ｎｍであり、孔２７の密度は、１０6〜１０7個／ｃｍ2である。
【０１０２】
（工程Ｈ１）
次に、マスクパターン１６を剥離し、孔２７をマスクとして、電子放出層１７、カソード電極４及び絶縁層３にエッチングを施し、電子放出層１７、カソード電極４及び絶縁層３を貫通する孔２７を形成する（図３３（ｃ））。
【０１０３】
ただし、本エッチング工程は、ゲート電極２上で停止しても良いし、ゲート電極２の一部がエッチングされても良い。
【０１０４】
尚、ここでは、電子放出層１７、カソード電極（第２の電極）４および絶縁層３を貫通する孔（開口）２７を形成した例を示した。しかしながら孔２７は、少なくとも、前記電子放出層１７およびカソード電極（第２の電極）４を貫くものであれば良い。
【０１０５】
しかし、好ましくは、絶縁層３による容量成分を減らすため、および電子放出層１７の電子放出領域周辺に形成される等電位面６をより一層平坦にするためにも、前記電子放出層１７及びカソード電極４を貫く孔２７の開口に連通する開口部を絶縁層にも設けることが好ましい。
【０１０６】
そして、さらに電子放出領域周辺に形成される等電位面６を平坦にするためには、上記絶縁層３に形成される孔２７が、前記ゲート電極（第１の電極）２が露出するように、前記絶縁層３を貫通するものであることが好ましい。
【０１０７】
そして、また、前述の電子放出層１７の電子放出領域周辺に形成される等電位面６をより一層平坦にするためにも、また、電子放出量を多くするためにも、上記孔２７は複数設けられることが好ましい。
【０１０８】
また、本形態の電子放出素子においても、既に図８（ａ）を用いて説明した様に、カソード電極４の外周よりも、電子放出層１７の外周を内側に配置することで、電子放出素子を駆動した時の無効電流をさらに抑制することが好ましい。
【０１０９】
（工程Ｉ１）
最後に、図３３（ｄ）に示すように、マスクとして用いた被陽極酸化層２６を剥離して本発明の素子が完成する。
【０１１０】
また、ここでは、電子放出層１７とカソード電極（第２の電極）４とを別部材（２層構造）として形成した例を示した。しかしながら、本形態の電子放出素子においても、図１に示した素子において説明したのと同様に、電子放出層１７が十分な導電性を有していれば、カソード電極４を用いずに、絶縁層３上に直接、電子放出層１７を配置することで、電子放出層１７自体に上述したカソード電極の機能も兼ねさせる事もできる。
【０１１１】
本発明の電子放出素子の応用例について以下に述べる。本発明の電子放出素子の複数個を基体上に配列し、例えば電子源、あるいは画像形成装置が構成できる。
【０１１２】
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続した単純マトリクス配置がある。以下単純マトリクス配置について詳述する。
【０１１３】
以下、本発明を適用可能な電子放出素子を複数配して得られる電子源について、図９を用いて説明する。図９において、９１は電子源基体、９２はＸ方向配線、９３はＹ方向配線である。９４は本発明の電子放出素子、９５は結線である。
【０１１４】
ｍ本のＸ方向配線９２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線９３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線９２と同様に形成される。これらｍ本のＸ方向配線９２とｎ本のＹ方向配線９３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【０１１５】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線９２を形成した基体９１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線９２とＹ方向配線９３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。Ｘ方向配線９２とＹ方向配線９３は、それぞれ外部端子として引き出されている。
【０１１６】
電子放出素子９４を構成する一対の電極（不図示）は、ｍ本のＸ方向配線９２とｎ本のＹ方向配線９３と導電性金属等からなる結線９５によって電気的に接続されている。
【０１１７】
Ｘ方向配線９２とＹ方向配線９３を構成する材料、結線９５を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極（電極２，４）の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【０１１８】
Ｘ方向配線９２には、Ｘ方向に配列した電子放出素子９４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線９３には、Ｙ方向に配列した電子放出素子９４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子９４に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【０１１９】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図１０を用いて説明する。図１０は、画像形成装置の表示パネルの一例を示す模式図である。
【０１２０】
図１０において、９１は電子放出素子を複数配した電子源基体、１０１は電子源基体９１を固定したリアプレート、１０６はガラス基体１０３の内面に画像形成部材である蛍光体としての蛍光膜１０４とメタルバック１０５等が形成されたフェースプレートである。１０２は支持枠であり、支持枠１０２には、リアプレート１０１、フェースプレート１０６がフリットガラス等を用いて接続されている。１０７は外囲器であり、例えば大気中あるいは、窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。
【０１２１】
９４は、図１における電子放出素子に相当する。９２，９３は、電子放出素子の一対の素子の電極２，４と接続されたＸ方向配線及びＹ方向配線である。
【０１２２】
外囲器１０７は、上述の如く、フェースプレート１０６、支持枠１０２及びリアプレート１０１で構成される。リアプレート１０１は主に基体９１の強度を補強する目的で設けられるため、基体９１自体で十分な強度を持つ場合は別体のリアプレート１０１は不要とすることができる。即ち、基体９１に直接支持枠１０２を封着し、フェースプレート１０６、支持枠１０２及び基体９１で外囲器１０７を構成しても良い。一方、フェースプレート１０６、リアプレート１０１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器１０７を構成することもできる。
【０１２３】
なお、本発明の電子放出素子を用いた画像形成装置では、放出した電子軌道を考慮して電子放出素子９４上部に蛍光体（蛍光膜１０４）をアライメントして配置する。図１１は、本件のパネルに使用した蛍光膜１０４を示す模式図である。カラーの蛍光膜の場合は、蛍光体の配列により図１１（ａ）に示すブラックストライプあるいは図１１（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導電材１１１と蛍光体１１２とから構成した。
【０１２４】
本発明の画像形成装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【０１２５】
【実施例】
以下、本発明の実施例を詳細に説明する。
【０１２６】
［実施例１］
図１に本実施例により作製した電子放出素子の平面図、及び図２に断面図の一例を、図４に本実施例の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。
【０１２７】
（工程１）
まず、図４（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極２として厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎｍのＳｉＯ2、カソード電極４として厚さ２０ｎｍのＴａをこの順で基板１上に堆積した。続いてＣＶＤ法によりダイヤモンド膜の電子放出層１７をカソード電極４上に１００ｎｍ程度堆積した。反応ガスはＣＨ4とＨ2の混合ガスを用いた。
【０１２８】
（工程２）
次に、図４（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン１６を形成した。
【０１２９】
（工程３）
図４（ｃ）に示すように、マスクパターン１６をマスクとして、カソード電極４上のダイヤモンド膜の電子放出層１７をＯ2で、Ｔａのカソード電極４及び絶縁層３をＣＦ4ガスを用いてそれぞれドライエッチングし、ゲート電極２で停止させ、幅Ｗ１が２μｍ、長さＬ１が５０μｍの積層構造を形成した。
【０１３０】
（工程４）
図４（ｄ）に示すように、マスクとして用いたマスクパターン１６を完全に除去し、本実施例の電子放出素子を完成させた。
【０１３１】
以上のようにして作製した電子放出素子を、図３のように配置して、駆動した。駆動電圧は、Ｖｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、電子放出素子とアノード１２との距離Ｄ３を２ｍｍとした。ここで、アノード１２として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の１０％の領域までのサイズとした。その結果、ビーム径２００μｍ／１８０μｍ（ｘ／ｙ）となった。
【０１３２】
［実施例２］
実施例２として、絶縁層３及びカソード電極４の側面に比して電子放出層１７の側面を後退させ、電子放出層１７を絶縁層３及びカソード電極４の内側領域に設けた例を示す。
【０１３３】
図１２に実施例２により作製した電子放出素子の平面図、及び図１３に断面図の一例を、図１４に本発明の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。
【０１３４】
（工程１）
まず、図１４（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極２として厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎｍのＳｉＯ2、カソード電極４として厚さ２０ｎｍのＴａをこの順で基板１上に堆積した。続いてＣＶＤ法によりダイヤモンド膜の電子放出層１７をカソード電極４上に１００ｎｍ程度堆積した。反応ガスはＣＨ4とＨ2の混合ガスを用いた。さらにその上に犠牲層１８としてＡｌを１００ｎｍ堆積した。
【０１３５】
（工程２）
次に、図１４（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光、現像し、マスクパターン１６を形成した。そして、パターニングしたマスクパターン１６をマスクとし、リン酸とシュウ酸、及び酢酸の混合液によりＡｌの犠牲層１８をウェットエッチングし、フォトレジストのマスクパターン１６をＡｌの犠牲層１８に転写した。
【０１３６】
（工程３）
図１４（ｃ）に示すように、Ａｌの犠牲層１８をマスクとして、ダイヤモンド膜の電子放出層１７をＯ2ガスを用いて、実施例１に比較してＯ2ガスの圧力を高くしてドライエッチングし、Ａｌの犠牲層１８よりもダイヤモンド膜の電子放出層１７の側面が後退するようにエッチングした。
【０１３７】
（工程４）
続いて、図１４（ｄ）に示すように、実施例１と同様な方法で、カソード電極４及び絶縁層３をＣＦ4ガスを用いてそれぞれドライエッチングし、ゲート電極２で停止させ、幅Ｗ１が２μｍ、長さＬ１が５０μｍの積層構造を形成した。
【０１３８】
（工程５）
図１４（ｅ）に示すように、マスクとして用いた、Ａｌの犠牲層１８を完全に除去し、素子を完成させた。
【０１３９】
以上のようにして作製した素子では、Ｖｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとして駆動すると、カソード電極４の側面よりも電子放出層１７の側面が後退して、電子放出層１７が絶縁層３及びカソード電極４の内側領域に設けられているために、駆動時にカソード電極４とゲート電極２の間で発生する無効電流を抑制でき、放出された電子のほとんどがアノードに向かう。これにより、実施例１よりもさらに効率良い放出電流Ｉｅが得られた。
【０１４０】
本実施例の素子においては、電子放出層１７の端部がカソード電極４の端部よりも内側に配置される。そのため、カソード電極４端部近傍に形成される急峻な等電位面の影響が電子放出層１７の端部周辺の等電位面に及ぶのを低減することができる。その結果、本実施例の素子においては、図６に示したような特徴をもつ。即ち、カソード電極４の幅Ｗ１がある点において極小値をとることができた。
【０１４１】
［実施例３］
本実施例では、図８（ａ）で示した構成の電子放出素子を作成した。電子放出層１７の材料を変えた以外は、実施例２と同様の構成である。
【０１４２】
本実施例の電子放出層１７としてカーボンナノチューブを主成分とする層で形成した。カーボンナノチューブは、カソード電極４上から基板１表面（ゲート電極２表面）に対して実質的に垂直な方向に配向する様形成した。
【０１４３】
具体的には、基板１上に、厚み２００ｎｍのＴａからなるゲート電極２、ＳｉＯ2からなる絶縁層３、厚み１５ｎｍのＴａからなるカソード電極４を積層し、図８に示すパターンにエッチング処理を行う事で電子放出層１７以外の構造を作成した。
【０１４４】
次に、カソード電極４上にＦｅ粒子を複数配置し、メタン雰囲気中で加熱することでカソード電極上にカーボンナノチューブを高密度に配置した。
【０１４５】
本実施例では、Ｆｅ粒子をカソード電極４の端（側面あるいは外周部）よりも内側に配置した。そのため、図８に示す様にカーボンナノチューブを主成分とする電子放出層１７が、カソード電極４の端（側面あるいは外周部）よりも内側に配置することができた。
【０１４６】
本実施例で作成した素子を図３に示した様に駆動したところ、低電圧で電子放出することができ、また、無効電流もほとんどなく、非常に安定した電子放出特性を得ることができた。
【０１４７】
［実施例４］
実施例４として、絶縁層３の側面に比してカソード電極４及び電子放出層１７の側面を後退させ、電子放出層１７及びカソード電極４を絶縁層３の内側領域に設けた例を示す。
【０１４８】
図１５に実施例４により作製した電子放出素子の平面図、及び図１６に断面図の一例を、図１７に本実施例の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。
【０１４９】
（工程１）
まず、図１７（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極２として厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎｍのＳｉＯ2、カソード電極４として厚さ２０ｎｍのＴａをこの順で基板１上に堆積した。続いてＣＶＤ法によりダイヤモンド膜の電子放出層１７をカソード電極４上に１００ｎｍ程度堆積した。反応ガスはＣＨ4とＨ2の混合ガスを用いた。さらにその上に犠牲層１８としてＡｌを１００ｎｍ堆積した。
【０１５０】
（工程２）
次に、図１７（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光、現像し、マスクパターン１６を形成した。そして、パターニングしたマスクパターン１６をマスクとし、リン酸とシュウ酸、及び酢酸の混合液によりＡｌの犠牲層１８をウェットエッチングし、フォトレジストのマスクパターン１６をＡｌの犠牲層１８に転写した。
【０１５１】
（工程３）
図１７（ｃ）に示すように、Ａｌの犠牲層１８をマスクとして、ダイヤモンド膜の電子放出層１７をＯ2ガスを用いて、実施例１に比較してＯ2ガスの圧力を高くしてドライエッチングした。続いて、Ａｌの犠牲層１８をマスクとして、Ｔａのカソード電極４をＫＯＨを用いてウェットエッチングし、Ａｌの犠牲層１８のマスクよりも、ダイヤモンド膜の電子放出層１７及びＴａのカソード電極４の側面を後退させた。
【０１５２】
（工程４）
続いて、図１７（ｄ）に示すように、実施例１と同様な方法で、絶縁層３をＣＦ4ガスを用いてドライエッチングし、ゲート電極２上で停止させた。
【０１５３】
（工程５）
図１７（ｅ）に示すように、マスクとして用いたＡｌの犠牲層１８を完全に除去し、幅Ｗ１が２μｍ、長さＬ１が５０μｍの素子を完成させた。
【０１５４】
以上のようにして作製した素子では、Ｖｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとして駆動すると、絶縁層３よりも電子放出層１７及びカソード電極４の側面が後退して、電子放出層１７及びカソード電極４が絶縁層３の内側領域に設けられているために、駆動時にカソード電極４とゲート電極２の間で発生する無効電流をさらに抑制できた。
【０１５５】
［実施例５］
実施例５として、カソード電極４及び電子放出層１７の側壁に隣接させて誘電体を配置した例を示す。
【０１５６】
図１８は実施例５の電子放出素子の平面図、図１９は断面図である。以下本実施例の素子の製造方法を図２０に沿って説明する。
【０１５７】
（工程１）
まず、図２０（ａ）に示すように、実施例１の工程１と同様にして、ゲート電極２として厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎｍのＳｉＯ2、カソード電極４として厚さ２０ｎｍのＴａをこの順で基板上１に堆積した。続いてＣＶＤ法によりダイヤモンド膜の電子放出層１７をカソード電極４上に１００ｎｍ程度堆積した。
【０１５８】
（工程２）
次に、図２０（ｂ）に示すように、実施例１の工程２と同様にして、ダイヤモンド膜の電子放出層１７上にマスクパターン１６を形成した。
【０１５９】
（工程３）
図２０（ｃ）に示すように、マスクパターン１６をマスクとして、カソード電極４のダイヤモンド膜の電子放出層１７をＯ2で、Ｔａのカソード電極４及び絶縁層３をＣＦ4ガスを用いてそれぞれドライエッチングし、ゲート電極２上で停止させ、幅Ｗ１が２μｍ、長さＬ１が５０μｍの積層構造を形成した。
【０１６０】
（工程４）
続いて、図２０（ｄ）に示すように、前工程で作製した積層構造の側面に、誘電体２５としてＳｉＯ2を斜め蒸着した。
【０１６１】
（工程５）
図２０（ｅ）に示すように、マスクとして用いたマスクパターン１６を完全に除去し、素子を完成させた。
【０１６２】
以上のようにして作製した素子では、Ｖｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとして駆動すると、電子放出層１７及びカソード電極４の側面に隣接して誘電体が配置されているために、駆動時にカソード電極４とゲート電極２の間で発生する無効電流をさらに抑制できた。
【０１６３】
［実施例６］
実施例６として、電子放出層１７の一部に凹部を形成することによって凸部１７ａを設け、電子放出領域を凸部１７ａ領域に限定した例について示す。
【０１６４】
図２１は実施例６の電子放出素子の平面図、図２２は断面図である。以下本実施例の素子の製造方法を図２３に沿って説明する。
【０１６５】
（工程１）
まず、図２３（ａ）に示すように、実施例１の工程２と同様にして、基板１上にゲート電極２として厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎｍのＳｉＯ2、カソード電極４として２０ｎｍのＴａ、電子放出層１７としてダイヤモンド膜１００ｎｍをこの順に積層した。その後、フォトリソグラフィー行程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光、現像し、図のようにマスクパターン１６を形成した。ここでパターン１６の幅Ｗは４μｍとした。
【０１６６】
（工程２）
次に、図２３（ｂ）に示すように、実施例１の工程３と同様方法で、電子放出層１７をＯ2ガスにより、カソード電極４及び絶縁層３をＣＦ4ガスによりドライエッチングして、ゲート電極２で停止させ、幅Ｗ１が４μｍ、長さＬ１が５０μｍの積層構造を形成した。
【０１６７】
（工程３）
図２３（ｃ）に示すように、マスクパターン１６を剥離した後、再びレジストパターン２０のパターニングを行ないダイヤモンド膜の電子放出層１７上の一部のみを露出させた。ここで露出領域の幅Ｗ２は２μ、長さＬ２は１０μｍとした。露出部に対し、Ｏ2ガスによりドライエッチングを行なった。ドライエッチングによりダイヤモンド膜表面を荒らし、直径１０〜５０ｎｍ（先端は数ｎｍ）、高さ数十ｎｍ程の凸部１７ａを備えた針状構造が形成された。
【０１６８】
（工程４）
図２３（ｄ）に示すように、レジストパターン２０を剥離し、最終的に幅Ｗ１が４μｍ、素子長さＬ１が５０μｍ、電子放出部幅Ｗ２が２μｍ、電子放出長Ｌ２が１０μｍの素子が作製された。
【０１６９】
以上のようにして作製した電子放出素子では、Ｖｇ＝１５Ｖ、Ｖａ＝１０ｋＶ、Ｈ＝２ｍｍとして駆動すると、ダイヤモンド膜の電子放出層１７上の針状凸部１７ａでは形状効果により、フラットな部分に比べて電界が強まり、針状凸部１７ａのみから電子が真空中に放出される。そして放出された電子は、針状凸部１７ａ周囲に負電位が形成されているために、電子ビームが広がらずにアノードに到達した。
【０１７０】
［実施例７］
実施例７として、ゲート電極２上にカソード電極４及び絶縁層３を３つストライプ状に並べた積層構造で中央のカソード電極４上の電子放出部としての電子放出層１７のみから電子放出した例について示す。
【０１７１】
図２４は実施例７の電子放出素子の平面図、図２５は断面図である。以下本実施例の素子の製造方法を図２６に沿って説明する。
【０１７２】
（工程１）
まず、図２６（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極２として厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎｍのＳｉＯ2、カソード電極４として厚さ２０ｎｍのＰｔをこの順で基板１上に堆積した。その後、フォトリソグラフィーによりマスク（不図示）を形成し、カソード電極４上にダイヤモンド核発生層１９としてＴｉを形成した。
【０１７３】
（工程２）
次に、図２６（ｂ）に示すように、その後、フォトリソグラフィー行程で、ポジ型フォトレジスト（（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光、現像し、図のようにマスクパターン１６を形成した。
【０１７４】
（工程３）
図２６（ｃ）に示すように、マスクパターン１６をマスクとして、Ｐｔのカソード電極４及びＳｉＯ2の絶縁層３をＣＦ4によりドライエッチングして、ゲート電極２で停止させ、幅Ｗ１が４μｍ、並列するカソード電極４の積層構造間距離Ｗ３が１μｍ、長さＬ１が５０μｍのゲート電極２上にカソード電極４及び絶縁層３が３つ並列する積層構造を形成した。
【０１７５】
（工程４）
図２６（ｄ）に示すように、ＣＶＤ法により、Ｔｉのダイヤモンド核発生層１９上のみダイヤモンド膜の電子放出層１７を堆積した。最終的に、Ｗ１幅４μｍの積層構造が３つ並列し、積層構造間距離Ｗ３は２μｍであり、長さＬ１が５０μｍの素子構成が形成された。
【０１７６】
以上のようにして作製した電子放出素子では、Ｖｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとして駆動すると、中央のカソード電極４上のダイヤモンド膜の電子放出層１７からのみ電子が真空中に放出される（Ｐｔのカソード電極４上では、この程度の電界では電界放出が起こらない。）。本実施例のようにカソード電極４及び絶縁層３を並列させると、中央のカソード電極４上（放出部にあたる。）にはより平坦な電位分布が形成され、かつ並列する両側のカソード電極４に負電位が形成されているために、より電子ビームが広がらずにアノードに到達した。
【０１７７】
［実施例８］
実施例８として、ゲート電極２上にカソード電極４及び絶縁層３を３つストライプ状に並べた積層構造で中央のカソード電極４上の電子放出層１７のみから電子放出させ、かつ両端のカソード電極４には中央のカソード電極４に比べ低い電位を印加した例について示す。
【０１７８】
（工程１）
実施例７の工程１から工程４と同様にして、幅４μｍのカソード電極４及び絶縁層３の積層構造が３つ並列し、積層構造間距離は２μｍであり、長さ５０μｍの素子構成を形成した。
【０１７９】
（工程２）
３つのカソード電極４のうち、中央のカソード電極４と、両端のカソード電極４とをそれぞれ独立に配線した。
【０１８０】
以上のようにして作製した電子放出素子を、中央のカソード電極４とゲート電極２との間Ｖｆ１＝３０Ｖ、両端のカソード電極４とゲート電極２との間Ｖｆ２＝６０Ｖ、Ｖａ＝５ｋＶ、Ｈ＝２ｍｍとして駆動すると、中央の電子放出層１７から放出された電子は、並列するカソード電極４に低い電位が印加されているために、電子ビームが収束されてアノードに到達する。本実施例では実施例７よりもさらに小さいビーム径が得られた。
【０１８１】
［実施例９］
実施例１〜８の電子放出素子で画像形成装置を作製した。ここでは、一例として、実施例１の素子を用いて画像形成装置を作製した場合について示す。
【０１８２】
図２７は本実施例の素子を上から見たときの構成図、図２８は図２７におけるＡ−Ａ’線での断面図である。この場合の電子放出素子は、図に示すように、電子放出に関係するゲート電極以外の領域の絶縁層を絶縁層２１のように１μｍと厚く設計し寄生容量を低減し、マトリクス駆動中に発生する信号遅延を防止した。また、絶縁層２１上に設けられたカソード電極４上に配線２２を堆積し、電圧降下が生じるのを防止した。
【０１８３】
実施例１の素子を１０×１０のＭＴＸ状に配置した。配線は、図９のようにＸ側をゲート電極２にＹ側をカソード電極４に接続した。素子は、横１５０μｍ、縦３００μｍのピッチで配置した。素子上部には蛍光体を配置した。この結果、容量成分の低減効果によるマトリクス駆動が可能で高精細な画像形成装置が形成できた。
【０１８４】
［実施例１０］
図２９に実施例１０により作製した電子放出素子の平面図、及び図３０に断面図の一例を、図３３に本発明の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。
【０１８５】
（工程１）
まず、図３３（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極２として厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎｍのＳｉＯ2、カソード電極４として厚さ５０ｎｍのＴｉをこの順で基板１に堆積した。続いてＣＶＤ法によりダイヤモンド膜の電子放出層１７をカソード電極４上に１００ｎｍ程度堆積した。反応ガスはＣＨ4とＨ2の混合ガスを用いた。さらにダイヤモンド膜の電子放出層１７の一部に被陽極酸化層２６としてＡｌを１００ｎｍ堆積した。被陽極酸化層２６の堆積領域は図２９のＷ１＝４μｍ、Ｌ１＝４０μｍとした。
【０１８６】
次に、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光、現像し、被陽極酸化層２６が露出するようにマスクパターン１６を形成した。
【０１８７】
（工程２）
次に、図３３（ｂ）に示すように、露出させた被陽極酸化層２６に陽極酸化を施す。電解液としてシュウ酸３０ｇ／ｌの水溶液を、電解用の陰極としてＰｔ電極を用いて、被陽極酸化層２６を陽極として電解を行った。陰極と陽極間には定電圧で４５Ｖを印加した。
【０１８８】
陽極酸化を施した後に、リン酸水溶液中に浸し、更に十分に水洗した後、真空中で乾燥を行った。
【０１８９】
以上の陽極酸化工程により被陽極酸化層２６の露出部に被陽極酸化層２６を貫通する孔２７が形成された。
【０１９０】
（工程３）
次に、図３３（ｃ）に示すように、マスクパターン１６を剥離後、孔２７が貫通した被陽極酸化層２６をマスクとして、ダイヤモンド膜からなる電子放出層１７をＯ2ガスでドライエッチングした。また、カソード電極４及び絶縁層３をＣＦ4によりドライエッチングした。ドライエッチングは、ゲート電極２で停止させ、ダイヤモンド膜からなる電子放出層１７、カソード電極４及び絶縁層３の幅Ｗ１が４μｍ、長さＬ１が４０μｍの積層構造と、同時に孔２７をこの電子放出層１７、カソード電極４及び絶縁層３を貫通させた。
【０１９１】
（工程４）
図３３（ｄ）に示すように、マスクとして用いた被陽極酸化層２６を完全に除去し、素子を完成させた。
【０１９２】
以上のようにして作製した素子を、図３１のように配置して、駆動した。駆動電圧は、Ｖｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、電子放出素子とアノード１２との距離Ｄ３を２ｍｍとした。ここで、アノード１２として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の１０％の領域までのサイズとした。その結果、ビーム径１００μｍ／２００μｍ（ｘ／ｙ）となった。
【０１９３】
［実施例１１］
実施例１１として、絶縁層３及びカソード電極４に形成された孔２７に比較して、電子放出層１７には若干径の大きい孔２７を形成し、無効電流の発生要因をさらに排除した例を示す。
【０１９４】
図３４は実施例１１の電子放出素子の平面図、及び図３５に断面図の一例を、図３６に本発明の電子放出素子の製造方法の一例を示した。以下に、本実施例の素子の製造方法を図３６に沿って説明する。
【０１９５】
（工程１）
まず、図３６（ａ）に示すように、実施例１０の工程１と同様に、ゲート電極２として厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎｍのＳｉＯ2、カソード電極４として厚さ５０ｎｍのＴｉ、電子放出層１７として厚さ１００ｎｍのダイヤモンド膜、ダイヤモンド膜からなる電子放出層１７の一部に被陽極酸化層２６として１００ｎｍのＡｌをこの順で基板１上に堆積した。被陽極酸化層２６の堆積領域は図４６のＷ１＝４μｍ、Ｌ１＝４０μｍとした。
【０１９６】
次に、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光、現像し、マスクパターン１６を形成した。
【０１９７】
（工程２）
図３６（ｂ）に示すように、実施例９の工程２と同様にして、露出させた被陽極酸化層２６に陽極酸化を施し、被陽極酸化層２６の露出部に被陽極酸化層２６を貫通する孔２７を形成した。
【０１９８】
（工程３）
次に、図３６（ｃ）に示すように、マスクパターン１６を剥離後、孔２７が貫通した被陽極酸化層２６をマスクとして、ダイヤモンド膜からなる電子放出層１７をＯ2ガスを用い、実施例９に比較してＯ2ガスの圧力を高くしてドライエッチングし、被陽極酸化層２６の陽極酸化孔マスクよりも若干径を大きく孔２７をダイアモンド膜からなる電子放出層１７に貫通させた。
【０１９９】
（工程４）
続いて、図３６（ｄ）に示すように、実施例９と同様に、被陽極酸化層２６の陽極酸化孔をマスクにしてＣＦ4ガスによりカソード電極４及び絶縁層３をドライエッチングし積層構造及び、カソード電極４及び絶縁層３を貫通する孔２７を形成した。
【０２００】
（工程５）
図３６（ｅ）に示すように、マスクとして用いた被陽極酸化層２６を完全に除去し、素子を完成させた。
【０２０１】
以上のようにして作製した電子放出素子では、Ｖｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとして駆動すると、カソード電極４上のダイヤモンド膜からなる電子放出層１７から電子が真空中に放出され、孔２７の開孔部において、ダイヤモンド膜からなる電子放出層１７の側面が、カソード電極４の側面よりも内側となり、電子放出層１７が絶縁層３及びカソード電極４の内側領域に設けられているので、放出された電子のほとんどがアノードに向かう。これにより、実施例９よりもさらに効率良い放出電流（Ｉｅ）が得られた。
【０２０２】
［実施例１２］
本実施例では、実施例１０の電子放出素子で画像形成装置を作製した。
【０２０３】
図３７は本実施例の素子を上から見たときの構成図、図３８は図３７におけるＡ−Ａ’線での断面図である。この場合の電子放出素子は、図に示すように、電子放出に関係するゲート電極２以外の領域の絶縁層を絶縁層２１のように１μｍと厚く設計し寄生容量を低減し、マトリクス駆動中に発生する信号遅延を抑制した。また、絶縁層２１上に設けられたカソード電極４上に配線２２を堆積し、電圧降下が生じるのを抑制した。
【０２０４】
本実施例では、実施例１０の素子を縦方向に１０素子、横方向に１０素子、合計１００素子をマトリクス状に配置した。各素子間は、配線は、図９のようにＸ側をゲート電極２に接続し、Ｙ側をカソード電極４に接続した。素子は、横１５０μｍ、縦３００μｍのピッチで配置した。素子上部には蛍光体を配置した。この結果、容量成分の低減効果によるマトリクス駆動が可能で高精細な画像形成装置が形成できた。
【０２０５】
【発明の効果】
以上説明したように、本発明は、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易な電子放出素子を提供できる。
【０２０６】
また、このような電子放出素子を電子源や画像形成装置に適用すると、性能に優れた電子源及び画像形成装置を実現できる。
【図面の簡単な説明】
【図１】本発明に係る電子放出素子の構成を示す平面図である。
【図２】本発明に係る電子放出素子の構成を示す断面図である。
【図３】本発明に係る電子放出素子を駆動させた様子を示す図である。
【図４】本発明に係る電子放出素子の製造方法の一例を示す図である。
【図５】電子ビームサイズの電界Ｅｈ依存を示す図である。
【図６】電子ビームサイズのＷ１依存を示す図である。
【図７】電子ビームサイズのＶａ依存を示す図である。
【図８】本発明の電子放出素子のより好ましい形態の一例を示す模式図である。
【図９】本発明に係る単純マトリクス配置の電子源を示す概略構成図である。
【図１０】本発明に係る単純マトリクス配置の電子源を用いた画像形成装置を示す概略構成図である。
【図１１】本発明に係る画像形成装置における蛍光膜を示す図である。
【図１２】実施例２に係る電子放出素子を示す平面図である。
【図１３】実施例２に係るの電子放出素子を示す断面図である。
【図１４】実施例２に係る電子放出素子の製造方法の一例を示した図である。
【図１５】実施例４に係る電子放出素子を示す平面図である。
【図１６】実施例４に係る電子放出素子を示す断面図である。
【図１７】実施例４に係る電子放出素子の製造方法の一例を示した図である。
【図１８】実施例５に係る電子放出素子を示す平面図である。
【図１９】実施例５に係る電子放出素子を示す断面図である。
【図２０】実施例５に係る電子放出素子を示す製造方法の一例を示した図である。
【図２１】実施例６に係る電子放出素子を示す平面図である。
【図２２】実施例６に係る電子放出素子を示す断面図である。
【図２３】実施例６に係る電子放出素子の製造方法の一例を示した図である。
【図２４】実施例７に係る電子放出素子を示す平面図である。
【図２５】実施例７に係る電子放出素子を示す断面図である。
【図２６】実施例７に係る電子放出素子の製造方法の一例を示した図である。
【図２７】実施例９に係る画像形成装置を作製した際に用いた電子放出素子の平面図である。
【図２８】実施例９に係る画像形成装置を作製した際に用いた電子放出素子の断面図である。
【図２９】本発明に係る電子放出素子の別形態の構成を示す平面図である。
【図３０】本発明に係る電子放出素子の別形態の構成を示す断面図である。
【図３１】本発明に係る電子放出素子の別形態を駆動させた様子を示す図である。
【図３２】本発明に係る電子放出素子の別形態の断面を拡大して示す図である。
【図３３】本発明に係る電子放出素子の別形態の製造方法の一例を示す図である。
【図３４】実施例１１に係る電子放出素子を示す平面図である。
【図３５】実施例１１に係るの電子放出素子を示す断面図である。
【図３６】実施例１１に係る電子放出素子の製造方法の一例を示した図である。
【図３７】実施例１２に係る画像形成装置を作製した際に用いた電子放出素子の平面図である。
【図３８】実施例１２に係る画像形成装置を作製した際に用いた電子放出素子の断面図である。
【図３９】従来のＳｐｉｎｄｔ型電子放出素子の一例を模式的に示した断面図である。
【図４０】従来のＳｐｉｎｄｔ型電子放出素子の製造方法の一例を示した図である。
【図４１】従来の収束電極付きＳｐｉｎｄｔ型電子放出素子の一例を模式的に示した断面図である。
【図４２】従来の電子放出素子の一例を模式的に示した断面図である。
【図４３】従来の電子放出素子の一例を模式的に示した断面図である。
【図４４】従来のＭＩＭ型電子放出素子の一例を模式的に示した断面図である。
【図４５】従来の表面伝導型電子放出素子の一例を模式的に示した平面図である。
【図４６】従来の電子放出素子を用いた３極構成による画像形成装置の一例を模式的に示した図である。
【図４７】従来の電子放出素子を用いた４極構成による画像形成装置の一例を模式的に示した図である。
【図４８】変調電極を電子放出素子の裏側に配置した４極構成による画像形成装置の一例を模式的に示した図である。
【図４９】変調電極を電子放出素子の裏側に配置した４極構成による画像形成装置の一例を模式的に示した断面図である。
【符号の説明】
１  基板
２  ゲート電極
３  絶縁層
４  カソード電極
６  等電位面
１２  アノード
１６  マスクパターン
１７  電子放出層
１７ａ  針状凸部
１８  犠牲層
１９  ダイヤモンド核発生層
２０  レジストパターン
２１  絶縁層
２２  配線
２５  誘電体
２６被陽極酸化層
２７  孔
９１  電子源基体
９２  Ｘ方向配線
９３  Ｙ方向配線
９４  電子放出素子
９５  結線
１０１  リアプレート
１０２  支持枠
１０３  ガラス基体
１０４  蛍光膜
１０５  メタルバック
１０６  フェースプレート
１０７  外囲器
１１１  黒色導電材
１１２  蛍光体
【図１】
0003658342.tif 000002
【図２】
0003658342.tif 000003
【図３】
0003658342.tif 000004
【図４】
0003658342.tif 000005
【図５】
0003658342.tif 000006
【図６】
0003658342.tif 000007
【図７】
0003658342.tif 000008
【図８】
0003658342.tif 000009
【図９】
0003658342.tif 000010
【図１０】
0003658342.tif 000011
【図１１】
0003658342.tif 000012
【図１２】
0003658342.tif 000013
【図１３】
0003658342.tif 000014
【図１４】
0003658342.tif 000015
【図１５】
0003658342.tif 000016
【図１６】
0003658342.tif 000017
【図１７】
0003658342.tif 000018
【図１８】
0003658342.tif 000019
【図１９】
0003658342.tif 000020
【図２０】
0003658342.tif 000021
【図２１】
0003658342.tif 000022
【図２２】
0003658342.tif 000023
【図２３】
0003658342.tif 000024
【図２４】
0003658342.tif 000025
【図２５】
0003658342.tif 000026
【図２６】
0003658342.tif 000027
【図２７】
0003658342.tif 000028
【図２８】
0003658342.tif 000029
【図２９】
0003658342.tif 000030
【図３０】
0003658342.tif 000031
【図３１】
0003658342.tif 000032
【図３２】
0003658342.tif 000033
【図３３】
0003658342.tif 000034
【図３４】
0003658342.tif 000035
【図３５】
0003658342.tif 000036
【図３６】
0003658342.tif 000037
【図３７】
0003658342.tif 000038
【図３８】
0003658342.tif 000039
【図３９】
0003658342.tif 000040
【図４０】
0003658342.tif 000041
【図４１】
0003658342.tif 000042
【図４２】
0003658342.tif 000043
【図４３】
0003658342.tif 000044
【図４４】
0003658342.tif 000045
【図４５】
0003658342.tif 000046
【図４６】
0003658342.tif 000047
【図４７】
0003658342.tif 000048
【図４８】
0003658342.tif 000049
【図４９】
0003658342.tif 000050