(57)【特許請求の範囲】
【請求項１】
ワイヤを接合するためのワイヤ接合部を備えた半導体装置の製造方法であって、
半導体基板上に、光沢性を有する下部導電膜と、当該下部導電膜の上部に形成された反射防止用の上部導電膜と、を有する導電膜を形成し、
当該導電膜を覆うように絶縁層を形成し、
エッチングで開口を設けて当該絶縁層を部分的に除去し、その際、ワイヤ接合部における上部導電膜をも除去することにより、下部導電膜の露出したワイヤ接合部を形成し、
下部導電膜を構成する材料とワイヤを構成する材料とを合金化して、ワイヤ接合部における露出した下部導電膜とワイヤとを接合する、
半導体装置の製造方法において、
開口中央部近傍の上部導電膜は除去されているが、開口周辺部近傍の上部導電膜が残存するような時間だけエッチングを行って、ワイヤ接合部形成時のワイヤに与える圧力に対応してハズレ発生率が変化する状態とし、
所定の圧力の下で、下部導電膜とワイヤとを接合したこと、
を特徴とする半導体装置の製造方法。
【請求項２】
請求項１の半導体装置の製造方法において、
前記上部導電膜が高融点金属であること、
を特徴とするもの。
【請求項３】
請求項２の半導体装置の製造方法において、
前記上部導電膜が窒化チタンであること、
を特徴とするもの。
【請求項４】
請求項１ないし請求項３のいずれかの半導体装置の製造方法において、
前記下部導電膜がアルミニウム合金であること、
を特徴とするもの。
【請求項５】
光沢性を有する下部導電膜と、当該下部導電膜の上部に形成された反射防止用の上部導電膜と、を有する導電膜であって、少なくとも一部が、ワイヤを接合するためのワイヤ接合部として用いられる導電膜、
を備えた半導体装置において、
開口中央部近傍の上部導電膜は除去されているが、開口周辺部近傍の上部導電膜が残存するような時間だけエッチングを行って、ワイヤ接合部形成時のワイヤに与える圧力に対応してハズレ発生率が変化する状態とし、
所定の圧力の下で、下部導電膜とワイヤとを接合したこと、
を特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、ワイヤを接合するためのワイヤ接合部を備えた半導体装置に関する。
【０００２】
【従来の技術】
ワイヤボンディングのためのパッドを有する半導体装置として、たとえばＣＭＯＳトランジスタがある。図１２に、従来のＣＭＯＳトランジスタの製造工程の一部を示す。図１２Ａに示すように、まず基板の上部に設けた素子分離用のＬＯＣＯＳ２の上部に、アルミ配線層４、窒化チタンにより構成された反射防止膜６、フォトレジスト８を形成し、ガラスマスク１０を介して、フォトレジスト８を露光する。
【０００３】
微細な配線が要求されるＣＭＯＳトランジスタの製造工程においては、このように、アルミ配線層４の上部に反射防止膜６を設けることが、よく行なわれる。これは、仮に反射防止膜６を設けないとすると、露光の際、アルミ配線層４の表面で反射された光（図中、破線で表わす。）により、フォトレジスト８のうち本来露光されてはならない部分８ａの一部が、横方向から露光されてしまうからである。
【０００４】
露光後、現像処理を行なうことで、図１２Ｂに示すように、フォトレジスト８が、所定のパターンに形成される。つぎに、パタニングされたフォトレジスト８をマスクとして、反射防止膜６およびアルミ配線層４をエッチングによりパタニングし（図１３Ａ参照）、この上にパッシベーション膜１２を形成する。つぎに、図１３Ｂに示すように、パッシベーション膜１２に開口１４を設けることにより、パッド部１６が形成される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような従来のＣＭＯＳトランジスタの製造方法には、次のような問題点がある。図１３Ｂに示すような従来の構成のＣＭＯＳトランジスタおいては、後述するように、パッド部１６とボンディングワイヤ１８との接合状態が、あまり良好ではない（図１０、図１１参照）。
【０００６】
この原因は必ずしも明らかではないが、ボンディングワイヤ１８とアルミ配線層４との間に、高融点金属である窒化チタンで構成された反射防止膜６が介在しているためではないかと考えられる。すなわち、ボンディングワイヤ１８を構成する材料（たとえば金）と、アルミ配線層４を構成する材料（たとえばアルミニウム）との合金化を、反射防止膜６が阻害しているのではないかと考えられる。
【０００７】
この発明は、このような従来のＣＭＯＳトランジスタの製造方法の問題点を解決し、ワイヤとの接合状態が良好な半導体装置およびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明の半導体装置の製造方法は、
半導体基板上に、光沢性を有する下部導電膜と、当該下部導電膜の上部に形成された反射防止用の上部導電膜と、を有する導電膜を形成し、
当該導電膜を覆うように絶縁層を形成し、
エッチングで開口を設けて当該絶縁層を部分的に除去し、その際、ワイヤ接合部における上部導電膜をも除去することにより、下部導電膜の露出したワイヤ接合部を形成し、
下部導電膜を構成する材料とワイヤを構成する材料とを合金化して、ワイヤ接合部における露出した下部導電膜とワイヤとを接合する、
半導体装置の製造方法において、
開口中央部近傍の上部導電膜は除去されているが、開口周辺部近傍の上部導電膜が残存するような時間だけエッチングを行って、ワイヤ接合部形成時のワイヤに与える圧力に対応してハズレ発生率が変化する状態とし、
所定の圧力の下で、下部導電膜とワイヤとを接合したこと、
を特徴とする。
【０００９】
この発明の半導体装置の製造方法は、前記上部導電膜が高融点金属であること、を特徴とする。
【００１０】
この発明の半導体装置の製造方法は、前記上部導電膜が窒化チタンであること、を特徴とする。
【００１１】
この発明の半導体装置の製造方法は、前記下部導電膜がアルミニウム合金であること、を特徴とする。
【００１３】
この発明の半導体装置は、光沢性を有する下部導電膜と、当該下部導電膜の上部に形成された反射防止用の上部導電膜と、を有する導電膜であって、少なくとも一部が、ワイヤを接合するためのワイヤ接合部として用いられる導電膜、
を備えた半導体装置において、
開口中央部近傍の上部導電膜は除去されているが、開口周辺部近傍の上部導電膜が残存するような時間だけエッチングを行って、ワイヤ接合部形成時のワイヤに与える圧力に対応してハズレ発生率が変化する状態とし、
所定の圧力の下で、下部導電膜とワイヤとを接合したこと、
を特徴とする。
【００１４】
【発明の作用および効果】
この発明の半導体装置は、開口中央部近傍の上部導電膜は除去されているが、開口周辺部近傍の上部導電膜が残存するような時間だけエッチングを行って、ワイヤ接合部形成時のワイヤに与える圧力に対応してハズレ発生率が変化する状態とし、所定の圧力の下で、下部導電膜とワイヤとを接合したことを特徴とする。
【００１５】
したがって、ワイヤ接合部形成時のワイヤに与える圧力に対応してハズレ発生率を調整することができる。
【００１６】
この発明の半導体装置の製造方法は、上部導電膜が高融点金属であることを特徴とする。したがって、ワイヤを接合する際のワイヤ接合部の温度が低く上部導電膜が熔けないために接合状態が悪いような場合であっても、上部導電膜を除去することにより、接合状態を良好にすることができる。
【００１７】
この発明の半導体装置の製造方法は、下部導電膜がアルミニウム合金であることを特徴とする。したがって、ワイヤと、比較的融点の低いアルミニウム合金の下部導電膜とが直接接することで、ワイヤと下部導電膜との合金化による接合が容易になる。すなわち、ワイヤとの接合状態をさらに良好にすることができる。
【００１８】
この発明の半導体装置の製造方法は、開口中央部近傍の上部導電膜は除去されているが、開口周辺部近傍の上部導電膜が残存するような時間だけエッチングを行って、ワイヤ接合部形成時のワイヤに与える圧力に対応してハズレ発生率が変化する状態とし、所定の圧力の下で、下部導電膜とワイヤとを接合したことを特徴とする。したがって、ワイヤ接合部形成時のワイヤに与える圧力に対応してハズレ発生率を調整することができる。
【００１９】
【発明の実施の形態】
図４Ｂに、この発明の一実施形態による半導体装置であるＣＭＯＳトランジスタの断面構成の一部を示す。このＣＭＯＳトランジスタは、パタニングされた２層の配線層２４、２８を備えている。上層の配線層２８はアルミ合金（Ａl-Ｓi-Ｃu）で構成されており、配線層２８の上部は、窒化チタン（Ｔi3Ｎ4）で構成された反射防止膜３０に覆われている。配線層２８の一部が、ワイヤ接合部であるパッド部３６として用いられる。
【００２０】
パッド部３６においては、パッシベーション膜３４とともに反射防止膜３０が除去され、配線層２８が露出している。パッド部３６において、露出した配線層２８とワイヤ３８とが、接合されている。なお、配線層２８が下部導電膜に対応する。反射防止膜３０が上部導電膜に対応する。配線層２８および反射防止膜３０が導電膜に対応する。
【００２１】
図１〜図４は、上述のＣＭＯＳトランジスタの製造方法を説明するための図面である。図５〜図１１は、該製造方法に関する実験結果を示す図面である。図１〜図１１に基づいて、ＣＭＯＳトランジスタの製造方法を説明する。
【００２２】
まず、図１Ａに示すように、シリコン酸化物で構成された素子分離用のＬＯＣＯＳ２２を形成した基板を用意し、ＬＯＣＯＳ２２の上部に、アルミ合金などで構成された配線層２４を形成しパタニングする。この上に、シリコン酸化物で構成された層間膜２６を、ＣＶＤ法などを用いて形成し、パタニングする。
【００２３】
つぎに、図１Ｂに示すように、アルミ合金で構成された配線層２８を形成し、その上に、窒化チタンで構成された反射防止膜３０をスパッタリングなどにより形成する。
【００２４】
つぎに、図２Ａに示すように、配線層２８、反射防止膜３０の上部にフォトレジスト３２を塗布し、所定のパタンの描かれたガラスマスク３３を介して、フォトレジスト３２を露光する。光沢のある配線層２８の上部は、光を吸収する反射防止膜３０で覆われているので、フォトレジスト３２のうち本来露光されてはならない部分が露光されてしまうことはない。
【００２５】
露光処理の後、現像処理を行なうことにより、図２Ｂに示すように、フォトレジスト３２のうち光の当たらなかった部分のみが残される。このようにしてパタニングされたフォトレジスト３２をマスクとして、エッチングを行なうことにより、図３Ａに示すように、反射防止膜３０および配線層２８をパタニングする。この場合、たとえば、ＥＣＲ（電子サイクロトロン共鳴、Electron Cyclotron Resonance）を利用してエッチングを行なえばよい。
【００２６】
つぎに、図３Ｂに示すように、基板の上面全体を、パッシベーション膜３４で覆う。その後、パッシベーション膜３４の上部にフォトレジスト（図示せず）を所定のパターンに形成し、該フォトレジストをマスクとして、エッチングを行なう。この実施形態においては、エッチング方法として、ＲＩＥ（反応性イオンエッチング、Reactive Ion Etching）を用いている。
【００２７】
図４Ａに示すように、ＲＩＥにより、パッシベーション膜３４および反射防止膜３０に開口４０を設けることで、配線層２８の露出したパッド部３６が得られる。図４Ｂに示すように、露出した配線層２８に対し、ワイヤ３８を接合する。ワイヤ３８の接合処理の方法は、種々あるが、この実施形態においては、所定の力でワイヤ３８を配線層２８に押しつけるとともに、超音波をかけることでワイヤ３８と配線層２８との間に生ずる摩擦熱を利用して、ワイヤ３８を構成する金（Ａu）と配線層２８を構成するアルミ合金（Ａl-Ｓi-Ｃu）とを合金化して両者を接合する。
【００２８】
図５〜図９は、図４Ａに示すパッド部３６をエッチングにより形成した場合の、エッチング終了時におけるエッチング表面を構成する物質の元素を測定した結果を示す図面である。図５は、エッチング時間Ｔe＝６０ｓｅｃの場合の測定結果である。同様に、図６はエッチング時間Ｔe＝８０ｓｅｃの場合、図７はエッチング時間Ｔe＝１００ｓｅｃの場合、図８はエッチング時間Ｔe＝１２０ｓｅｃの場合、図９はエッチング時間Ｔe＝１４０ｓｅｃの場合の測定結果である。
【００２９】
図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａは、ともに、ウエハの中央部近傍にある素子についての測定結果であり、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂは、ともに、ウエハの周辺部近傍にある素子についての測定結果である。各測定結果を示す図面において、横軸は各元素固有のオージェ電子エネルギ（Kinetic Energy，ｅＶ）を表わし、縦軸は強度（Intensity）を表わす。大きな強度を示す運動エネルギに対応する元素が多く含まれていることを示す。
【００３０】
図５Ａ、図５Ｂに示すように、エッチング時間Ｔe＝６０ｓｅｃの場合、エッチング終了時におけるエッチング表面を構成する物質には、チタン（Ｔi）が含まれていることが分る。すなわち、エッチング時間Ｔe＝６０ｓｅｃの場合、ウエハの中央部近傍であっても周辺部近傍であっても、窒化チタンで構成された反射防止膜３０が、まだ残存していることがわかる。
【００３１】
エッチング時間Ｔe＝８０ｓｅｃとした場合、図６Ｂに示すように、ウエハの周辺部近傍には、チタン（Ｔi）が含まれているが、図６Ａに示すように、ウエハの中央部近傍には、チタン（Ｔi）が含まれていない。すなわち、エッチング時間Ｔe＝８０ｓｅｃとした場合、ウエハの周辺部近傍においては反射防止膜３０がまだ残存しているものの、ウエハの中央部近傍においては反射防止膜３０が完全に除去されたことを示す。
【００３２】
図７〜図９に示すように、エッチング時間Ｔe＝１００ｓｅｃ、１２０ｓｅｃ、１４０ｓｅｃとした場合、ウエハの中央部近傍であっても周辺部近傍であっても、チタンは検出されない。すなわち、エッチング時間Ｔe＝１００ｓｅｃ以上に設定することで、ウエハの全ての部分において反射防止膜３０を完全に除去できたことになる。
【００３３】
図１０は、上述のエッチング時間Ｔeをパラメータとして、ワイヤ３８（図４Ｂ参照）を接合する際にワイヤ３８に与える押圧力と、パッド部３６におけるワイヤ３８のハズレ率との関係を示したグラフである。なお、この実験においては、試料（ＣＭＯＳトランジスタを備えた半導体装置）を５０個用意した。また、１個の試料が１４４箇所のパッド部３６を備えている。１４４箇所のパッド部３６のうち１ヵ所でもワイヤ３８がはずれていた場合には、ハズレが発生したものとカウントした。
【００３４】
図１０に示すように、エッチング時間Ｔe＝６０ｓｅｃの場合、すなわちウエハの中央部近傍にも周辺部近傍にも反射防止膜３０がまだ残存している場合には、接合処理の際にワイヤ３８に与える押圧力のいかんにかかわらず、ハズレ発生率が極めて高いことがわかる。
【００３５】
また、エッチング時間Ｔe＝８０ｓｅｃの場合、すなわちウエハの中央部近傍の反射防止膜３０は除去されたものの周辺部近傍の反射防止膜３０はまだ残存しているような場合には、接合処理の際にワイヤ３８に与える押圧力を大きくすることでハズレ発生率を減少できることがわかる。
【００３６】
さらに、エッチング時間Ｔe＝１００ｓｅｃ以上の場合、すなわちウエハの中央部近傍にも周辺部近傍にも反射防止膜３０が残存していない場合には、接合処理の際にワイヤ３８に与える押圧力のいかんにかかわらず、ハズレ発生率が極めて低いことがわかる。
【００３７】
図１１は、エッチング時間Ｔeをパラメータとして、ワイヤ３８（図４Ｂ参照）を接合する際にワイヤ３８に与える押圧力と、パッド部３６におけるワイヤ３８のシェア強度との関係を示したグラフである。この実験におけるシェア強度とは、ワイヤ３８を引っ張ったときに、ワイヤ３８がパッド部３６からはずれる限界の力である。図１１において、上部の折れ線グラフは、実験におけるシェア強度の最大値を表わし、下部の折れ線グラフは、実験におけるシェア強度の最小値を表わす。また、その間の折れ線グラフは、実験におけるシェア強度の平均値を表わす。
【００３８】
シェア強度の平均値に着目すると、エッチング時間Ｔe＝１００ｓｅｃ、１２０ｓｅｃ、１４０ｓｅｃの場合、折れ線グラフの傾向、形状がほぼ一定となっている。つまり、エッチング時間Ｔeにかかわらず、接合処理の際にワイヤ３８に与える押圧力を大きくするほどシェア強度が大きくなるという傾向を示している。また、エッチング時間Ｔeにかかわらず、ワイヤ３８に与える押圧力が同じであれば、シェア強度もほぼ同じになっている。すなわち、エッチング時間Ｔe＝１００ｓｅｃ以上になると、接合の状態が安定化している。
【００３９】
しかし、エッチング時間Ｔe＝８０ｓｅｃ以下の場合においては、そのような傾向は見られず、接合の状態が不安定であることがわかる。また、ワイヤ３８に与える各押圧力ごとに見た場合、エッチング時間Ｔe＝１００ｓｅｃ以上のときに比べて、エッチング時間Ｔe＝８０ｓｅｃ以下のときは、シェア強度がかなり低くなっている。
【００４０】
また、エッチング時間Ｔe＝１００ｓｅｃ以上の場合に比べて、エッチング時間Ｔe＝８０ｓｅｃ以下のときは、シェア強度のバラ付き（最大値と最小値との差）が、かなり大きくなっている。
【００４１】
図１０および図１１からわかるように、エッチング時間Ｔe＝１００ｓｅｃ以上の場合、すなわちウエハの中央部近傍にも周辺部近傍にも反射防止膜３０が全く残存していない場合には、ハズレ発生率が極めて低く、シェア強度が大きく、かつ、接合状態が安定していることがわかる。
【００４２】
これは、高融点の窒化チタンで構成された反射防止膜３０を除去することで、金で構成されたワイヤ３８とアルミ合金で構成された配線層２８とが直接接触するようになるため、比較的低温、低圧力であっても、両者の合金化が確実に行なわれるため、と考えられる。
【００４３】
なお、上述の実施形態においては、ワイヤの材質が金（Ａu）の場合について説明したが、ワイヤの材質が金以外の場合にも、この発明を適用することができる。
【００４４】
また、下部導電膜がＡl-Ｓi-Ｃuからなるアルミ合金の場合について説明したが、下部導電膜は、Ａl-Ｓi-Ｃu以外の構成を有するアルミ合金であってもよい。また、下部導電膜は、アルミ合金以外の導電体であってもよい。
【００４５】
また、上述の実施形態においては、下部導電膜とワイヤとを超音波を用いて接合するよう構成したが、下部導電膜とワイヤとの接合方法はこれに限定されるものではない。たとえば、外部から加熱することにより、下部導電膜とワイヤとを接合することもできる。
【００４６】
また、上述の実施形態においては、上部導電膜を窒化チタンとしたが、上部導電膜を窒化チタン以外の高融点金属とすることもできる。また、上部導電膜として、高融点金属以外の材料を用いて形成することもできる。
【００４７】
また、上述の実施形態においては、エッチングで絶縁層を除去する際、ワイヤ接合部における上部導電膜を同時に除去するよう構成したが、ワイヤ接合部における上部導電膜を、別のエッチング工程で除去するよう構成することもできる。さらに、エッチング以外の方法で、ワイヤ接合部における上部導電膜を除去するようにしてもよい。
【００４８】
なお、上述の実施形態においては、半導体装置として、ＣＭＯＳトランジスタを例に説明したが、この発明はＣＭＯＳトランジスタに限定されるものではない。この発明は、たとえばメモリなどにも適用することができる。また、微細な構造を有する半導体装置のみならず、半導体装置一般に適用することができる。
【図面の簡単な説明】
【図１】図１Ａおよび図１Ｂは、この発明の一実施形態による半導体装置であるＣＭＯＳトランジスタの製造工程の一部を示す図面である。
【図２】図２Ａおよび図２Ｂは、ＣＭＯＳトランジスタの製造工程の一部を示す図面である。
【図３】図３Ａおよび図３Ｂは、ＣＭＯＳトランジスタの製造工程の一部を示す図面である。
【図４】図４Ａおよび図４Ｂは、ＣＭＯＳトランジスタの製造工程の一部を示す図面である。
【図５】図５Ａおよび図５Ｂは、パッド部３６をエッチングにより形成した場合の、エッチング終了時におけるエッチング表面を構成する物質の元素を測定した結果を示す図面である。
【図６】図６Ａおよび図６Ｂは、エッチング終了時におけるエッチング表面を構成する物質の元素を測定した結果を示す図面である。
【図７】図７Ａおよび図７Ｂは、エッチング終了時におけるエッチング表面を構成する物質の元素を測定した結果を示す図面である。
【図８】図８Ａおよび図８Ｂは、エッチング終了時におけるエッチング表面を構成する物質の元素を測定した結果を示す図面である。
【図９】図９Ａおよび図９Ｂは、エッチング終了時におけるエッチング表面を構成する物質の元素を測定した結果を示す図面である。
【図１０】エッチング時間Ｔeをパラメータとして、ワイヤ３８を接合する際にワイヤ３８に与える押圧力と、パッド部３６におけるワイヤ３８のハズレ率との関係を示したグラフである。
【図１１】エッチング時間Ｔeをパラメータとして、ワイヤ３８を接合する際にワイヤ３８に与える押圧力と、パッド部３６におけるワイヤ３８のシェア強度との関係を示したグラフである。
【図１２】図１２Ａおよび図１２Ｂは、従来のＣＭＯＳトランジスタの製造工程の一部を示す図面である。
【図１３】図１３Ａおよび図１３Ｂは、従来のＣＭＯＳトランジスタの製造工程の一部を示す図面である。
【符号の説明】
２８・・・・・・配線層
３０・・・・・・反射防止膜
３４・・・・・・パッシベーション膜
３６・・・・・・パッド部
３８・・・・・・ワイヤ
４０・・・・・・開口
【図１】
0003655048.tif 000002
【図２】
0003655048.tif 000003
【図３】
0003655048.tif 000004
【図４】
0003655048.tif 000005
【図５】
0003655048.tif 000006
【図６】
0003655048.tif 000007
【図７】
0003655048.tif 000008
【図８】
0003655048.tif 000009
【図９】
0003655048.tif 000010
【図１０】
0003655048.tif 000011
【図１１】
0003655048.tif 000012
【図１２】
0003655048.tif 000013
【図１３】
0003655048.tif 000014