(57)【特許請求の範囲】
【請求項１】
基板と；
基板上に形成されて、交差する複数のゲート配線及びデータ配線と；
前記ゲート配線とデータ配線に連結されている複数の薄膜トランジスタと；
前記薄膜トランジスタと連結されている複数の画素電極と；
前記ゲート配線に連結されて、交互に配列されている奇数番号目ゲートパッドと偶数番号目ゲートパッドでなる複数のゲートパッドと；
前記データ配線に連結されて、交互に配列されている奇数番号目データパッドと偶数番号目データパッドでなる複数のデータパッドと；
前記奇数番号目ゲートパッドと連結されて、前記ゲート配線と同一物質でなる第１短絡バーと；
前記偶数番号目ゲートパッドと連結されて、前記データ配線と同一物質でなる第２短絡バーと；
前記奇数番号目データパッドと連結されて、前記ゲート配線と同一物質でなる第３短絡バーと；
前記偶数番号目データパッドと連結されて、前記データ配線と同一物質でなる第４短絡バーと；
前記第１、第２、第３及び第４短絡バーと各々電気的に連結されており、前記ゲート配線と同一物質でなる第１、第２、第３及び第４連結配線と；
前記第１、第２、第３及び第４連結配線と各々連結されて、前記ゲート配線と同一物質でなる第１、第２、第３及び第４テストパッドを含むことを特徴とする液晶表示装置用アレー基板。
【請求項２】
前記第２短絡バーと前記第２連結配線を電気的に連結させる第１導電パターンと前記第４短絡バーと前記第４連結配線を電気的に連結させる第２導電パターンをさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレー基板。
【請求項３】
前記データ配線は、モリブデンでなることを特徴とする請求項１に記載の液晶表示装置用アレー基板。
【請求項４】
前記ゲート配線は、第１層と第２層の二重層でなることを特徴とする請求項１に記載の液晶表示装置用アレー基板。
【請求項５】
前記第１層は、アルミニウム（Ａｌ）を含む物質でなり、前記第２層はモリブデン（Ｍｏ）とクロム（Ｃｒ）中のいずれか一つを含むことを特徴とする請求項４に記載の液晶表示装置用アレー基板。
【請求項６】
前記薄膜トランジスタは、ゲート電極とソース及びドレイン電極、及びアクティブ層を含み、前記アクティブ層は、前記ソース及びドレイン電極間部分を除いて、前記ソース及びドレイン電極と同一形態を有することを特徴とする請求項１に記載の液晶表示装置用アレー基板。
【請求項７】
基板上に複数のゲート配線と複数のゲート電極及び奇数番号目ゲートパッドと偶数番号目ゲートパッドでなる複数のゲートパッドを形成する段階と；
前記ゲート配線とゲート電極及びゲートパッド上部にゲート絶縁膜を形成する段階と；
前記ゲート絶縁膜上部に複数のアクティブ層を形成する段階と；
前記アクティブ層上部に複数のオーミックコンタクト層を形成する段階と；
前記オーミックコンタクト層上部に複数のデータ配線と、複数のソース及びドレイン電極、及び奇数番号目データパッドと偶数番号目データパッドでなる複数のデータパッドを形成する段階と；
前記奇数番号目ゲートパッドに電気的に連結される第１短絡バーを形成する段階と；
前記偶数番号目ゲートパッドに電気的に連結される第２短絡バーを形成する段階と；
前記奇数番号目データパッドに電気的に連結される第３短絡バーを形成する段階と；
前記偶数番号目データパッドに電気的に連結される第４短絡バーを形成する段階と；
前記第１、第２、第３及び第４短絡バーに各々電気的に連結される第１、第２、第３及び第４連結配線を形成する段階と；
前記第１、第２、第３及び第４連結配線に各々連結される第１、第２、第３及び第４テストパッドを形成する段階と；
前記データ配線とデータパッド、ソース及びドレイン電極上部に保護膜を形成する段階と；
前記保護膜上部に画素電極を形成する段階を含み、
前記第１短絡バーを形成する段階と、前記第３短絡バーを形成する段階、前記第１、第２、第３及び第４連結配線を形成する段階及び前記第１、第２、第３及び第４テストパッドを形成する段階は、前記複数のゲート配線とゲート電極及びゲートパッドを形成する段階と同一工程でなり、前記第２短絡バーを形成する段階と前記第４短絡バーを形成する段階は前記複数のデータ配線とデータパッド、ソース及びドレイン電極を形成する段階と同一工程でなることを特徴とする液晶表示装置用アレー基板製造方法。
【請求項８】
前記複数のデータ配線とデータパッド、ソース及びドレイン電極を形成する段階は、乾式エッチング方法を利用することを特徴とする請求項７に記載の液晶表示装置用アレー基板製造方法。
【請求項９】
前記複数のデータ配線とデータパッド、ソース及びドレイン電極は、モリブデンでなることを特徴とする請求項８に記載の液晶表示装置用アレー基板製造方法。
【請求項１０】
前記第２短絡バーと前記第２連結配線を電気的に連結する第１導電パターンと、前記第４短絡バーと前記第４連結配線を電気的に連結する第２導電パターンを形成する段階をさらに含むことを特徴とする請求項７に記載の液晶表示装置用アレー基板製造方法。
【請求項１１】
前記第１導電パターンと第２導電パターンを形成する段階は、前記画素電極を形成する段階と同一工程でなることを特徴とする請求項１０に記載の液晶表示装置用アレー基板製造方法。
【請求項１２】
前記複数のアクティブ層を形成する段階と、前記複数のオーミックコンタクト層を形成する段階、及び前記複数のデータ配線と、データパッド、ソース及びドレイン電極を形成する段階は、一つの写真エッチング工程でなることを特徴とする請求項７に記載の液晶表示装置用アレー基板製造方法。
【請求項１３】
前記フォトエッチング工程は、透過部と遮断部及び反透過部を含むマスクを利用することを特徴とする請求項１２に記載の液晶表示装置用アレー基板製造方法。
【請求項１４】
前記フォトエッチング工程は、第１厚さと前記第１厚さより薄い第２厚さを有するフォトレジストパターンを形成する段階を含むことを特徴とする請求項１３に記載の液晶表示装置用アレー基板製造方法。
【請求項１５】
前記フォトレジストパターンの第１厚さは、前記マスクの遮断部に対応し、前記フォトレジストパターンの第２厚さは、前記マスクの反透過部に対応することを特徴とする請求項１４に記載の液晶表示装置用アレー基板製造方法。
【請求項１６】
前記フォトレジストパターンは、光に露出された部分が現像されて除去される陽の特性を有することを特徴とする請求項１４に記載の液晶表示装置用アレー基板製造方法。
【請求項１７】
前記アクティブ層は、前記ソース及びドレイン電極間部分を除いて前記ソース及びドレイン電極と同一形態を有することを特徴とする請求項７に記載の液晶表示装置用アレー基板製造方法。
【請求項１８】
前記オーミックコンタクト層は、前記ソース電極及びドレイン電極と同一形態を有することを特徴とする請求項１７に記載の液晶表示装置用アレー基板製造方法。
【請求項１９】
前記複数の画素電極を形成する段階は、前記複数のゲートパッドと接触する複数のゲートパッド端子及び前記複数のデータパッドと接触する複数のデータパッド端子を形成する段階を含むことを特徴とする請求項７に記載の液晶表示装置用アレー基板製造方法。
【請求項２０】
前記ゲート配線とゲート電極及びゲートパッドは、第１層と第２層の二重層でなることを特徴とする請求項７に記載の液晶表示装置用アレー基板製造方法。
【請求項２１】
前記第１層は、アルミニウムを含み、前記第２層は、クロムとモリブデン中のいずれか一つでなることを特徴とする請求項２０に記載の液晶表示装置用アレー基板製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像表示装置に係り、さらに詳細には薄膜トランジスタ（ＴhｉｎＦｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を含む液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）用アレー基板とその製造方法に関する。特に、本発明は、４マスク工程で製作されるアレー基板において、工程中基板の外郭に構成されるテスト用配線がオーバーエッチングされる不良を防止するためのアレー基板の構造とその製造方法に関する。
【０００２】
【従来の技術】
一般的に、液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。前記液晶は構造が細くて長いために分子の配列に方向性を有しており、人為的に液晶に電界を印加して分子配列の方向を制御できる。したがって、前記液晶の分子配列方向を任意に調節すれば液晶の分子配列が変わるようになり、光学的異方性によって前記液晶の分子配列方向に光が屈折して画像情報を表現できる。
【０００３】
現在、前述した薄膜トランジスタと前記薄膜トランジスタに連結された画素電極が行列方式で配列された能動行列液晶表示装置（Ａｃｔｉｖｅ  ＭａｔｒｉｘＬＣＤ：ＡＭ−ＬＣＤ）が解像度及び動映像具現能力が優秀で最も注目を浴びている。
【０００４】
図１は、一般的な液晶表示装置を概略的に示した図面である。図示したように、一般的なカラー液晶表示装置７は、赤、緑、青のサブカラーフィルタでなるカラーフィルタ層１とブラックマトリックス２、前記カラーフィルタ層１とブラックマトリックス２上部に蒸着された共通電極１８が形成された上部基板５、画素領域Ｐ内に形成された画素電極５３とスイッチング素子Ｔを含むアレー配線が形成された下部基板９で構成され、前記上部基板５と下部基板９間には液晶９０が充填されている。
【０００５】
前記下部基板９は、アレー基板（ａｒｒａｙ  ｓｕｂｓｔｒａｔｅ）とも言い、スイッチング素子である薄膜トランジスタＴをマトリックス状（ｍａｔｒｉｘｔｙｐｅ）で配置しており、複数の薄膜トランジスタＴは交差するゲート配線１１とデータ配線３６に連結されている。
【０００６】
このとき、前記画素領域Ｐは、前記ゲート配線１１とデータ配線３６が交差して定義される領域であり、前記画素領域Ｐ上には、前述したように、透明な画素電極５３が形成される。前記画素電極５３と共通電極１８は、インジウム−スズ−オキサイド（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ：ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
【０００７】
前述したような構成を有する液晶パネルの駆動は、液晶の電気光学的効果に起因したものである。前述したような構成中、前記アレー基板９は、前記複数のデータ配線３６とゲート配線１１を奇数番号目と偶数番号目に分けて各々を一つで連結する短絡バーを構成し、前記短絡バーに信号を伝達するテストパッドを構成するようになっており、これを利用して配線の断線及び短絡を検査するための電気的なテストを進める。
【０００８】
以下、図２、図３、図４、図５を参照して、前記上部基板と合着する前のアレー基板の全体的な構成を概略的に説明する。図２は、前記アレー基板の構成を概略的に示した平面図であって、図３、図４、図５は、図２のＡ、Ｂ、Ｃ領域を各々拡大した拡大平面図である。図示したように、基板９上に複数のゲート配線１１とデータ配線３６が相互に交差して画素領域Ｐを定義するように形成され、前記二配線１１、３６が交差する位置には、ゲート電極１３、アクティブ層４９、ソース電極３３及びドレイン電極３５を含む薄膜トランジスタＴが構成される。また、前記ドレイン電極３５と連結される透明な画素電極５３が前記画素領域Ｐに構成される。
【０００９】
前記ゲート配線１１とデータ配線３６の端には、ゲートパッド１５とデータパッド３８が各々構成されて、前記各パッド１５、３８に接触して外部信号の印加を受ける透明なゲートパッド端子６０とデータパッド端子６２が構成される。前記ゲートパッド１５とデータパッド３８は、各々奇数番目と偶数番号目に分けられ、奇数番号目ゲートパッド１５ａを連結する第１短絡バー１７と、偶数番号目ゲートパッド１５ｂを連結する第２短絡バー３７と、奇数番目データパッド３８ａを連結する第３短絡バー１９と、偶数番目データパッド３８ｂを連結する第４短絡バー３９で構成される。
【００１０】
前記各短絡バー１７、１９、３７、３９は、第１、２、３、４連結配線（図２の２０、４５、２５、４７）を通して各々第１、２、３、４テストパッド２１、４１、２３、４３に連結される。図示したように、前記第１、２、３、４テストパッド２１、４１、２３、４３は、基板９の一側に平行に構成される。
【００１１】
前述した構成において、前記第１短絡バー１７と第３短絡バー１９は、ゲート配線１１と同一層に同一物質で構成され、前記第２短絡バー３７と第４短絡バー３９は、データ配線３６と同一層に同一物質で構成される。もちろん、これらと各々連結されるテストパッド２１、２３と連結配線２０、２５も同一に構成される。したがって、図示したように、前記第２短絡バー３７、第４短絡バー３９、連結される偶数ゲートパッド１５ｂ及び偶数データパッド３８ｂは、各々前記ゲート及びデータパッド端子６０、６２を通して連結される。
【００１２】
前述した構成において、前記各短絡バー１７、３７、１９、３９とこれらと連結されたテストパッド２１、４１、２３、４３は、アレー配線（ゲート配線とデータ配線）の電気的なテストが完了されれば切断されてなくなる部分である。
【００１３】
前述した構成において、前記データ配線３６と同一層に同一物質で形成される第４連結配線４７は、前記データ配線３６を形成する物質がクロム（Ｃｒ）である場合、４マスク工程でアレー基板を製作しても断線される不良が発生しないが、モリブデン（Ｍｏ）である場合乾式エッチング工程中断線される不良が発生してテスト誤りを誘発する。
【００１４】
これに対して、以下図面を参照した製造工程を通して説明する。図６Ａないし図６Ｆは、図５のＶＩ−ＶＩ線を沿って切断し、また、図７Ａないし図７Ｆは、図２のＶＩＩ−ＶＩＩ線を沿って切断して従来の４マスク工程順序によってそれぞれ示した工程断面図である。
【００１５】
まず、図６Ａと図７Ａに示したように、基板９上に第１金属層を形成して第１マスク工程でパターン化してゲート電極１３を形成する。前記ゲート電極１３が形成された基板９の全面に、第１絶縁膜であるゲート絶縁膜２９と、純粋非晶質シリコン層３０と、不純物非晶質シリコン層３１及び第２金属層３２を積層する。
【００１６】
続いて、前記第２金属層３２の上部にフォトレジスト（ｐhｏｔｏ−ｒｅｓｉｓｔ：以下“ＰＲ”と称する）を塗布してＰＲ層７０を形成する。このとき、前記第２金属層は、クロム（Ｃｒ）を用いる事もでき、モリブデン（Ｍｏ）を用いることもできる。
【００１７】
図６Ｂと図７Ｂに示したように、前記ＰＲ層７０が形成された基板９の上部に遮断部Ｍ１と反透過部Ｍ２と透過部Ｍ３で構成されたマスク８０を配置させて、マスクの上部から光を照射してＰＲ層７０を露光する。前記反透過部は、マスクの構成をスリット（ｓｌｉｔ）形状で構成する事もでき、半透明な膜を形成することもできる。前記遮断部Ｍ１は、以後工程で形成されるソース及びドレイン電極が位置するソース／ドレイン領域Ｄに対応するようにし、前記反透過部Ｍ２は、チャネル領域Ｅに対応するようにする。
【００１８】
図６Ｃと図７Ｃに示したように、前記露光されたＰＲ層（図６Ｂと図７Ｂの７０）を現像すれば、第１厚さ７２ａと前記第１厚さ７２ａより小さい第２厚さ７２ｂを有するフォトレジストパターン７２が形成される。
【００１９】
次に、フォトレジストパターン７２をマスクとして、第２金属層３２と、不純物非晶質シリコン層３１及び純粋非晶質シリコン層３０をパターン化して、フォトレジストパターン７２を除去する。したがって、図６Ｄと図７Ｄに示したように、図６Ｂと図７Ｂのマスク８０を利用した第２マスク工程を通してソース及びドレイン電極３３、３５とオーミックコンタクト層５１、アクティブ層４９及び第４連結配線４７が形成される。ここで、非晶質シリコンと不純物非晶質シリコンを含むシリコンパターン３０ａ、３１ａが第４連結配線４７下部に形成される。
【００２０】
図６Ｅと図７Ｅに示したように、ソース及びドレイン電極３３、３５と第４連結配線４７上に窒化シリコン（ＳｉＮX）と酸化シリコン（ＳｉＯ2）を含む無機絶縁物質グループ中選択された一つを蒸着したり、場合によってはベンゾシクロブテン（ＢＣＢ）とアクリル（ａｃｒｙｌ）系樹脂（ｒｅｓｉｎ）を含む有機絶縁物質グループ中選択された一つを塗布して保護膜５６を形成する。次に、保護膜５６を第３マスク工程を通してパターン化して、ドレイン電極３５を露出するドレインコンタクトホール５８を形成する。
【００２１】
図６Ｆと図７Ｆに示したように、保護膜５６上にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）のような透明導電物質を蒸着して第４マスク工程を通してパターン化することにより画素電極５３を形成する。画素電極５３は、ドレインコンタクトホール５８を通してドレイン電極３５と連結される。このように、４マスクを利用してアレー基板を製造できる。
【００２２】
ところで、前記第２マスク工程は、第２金属層（図６Ｃと図７Ｃの３２）の物質によって変わることができる。すなわち、第２金属層３２としてクロムを用いる場合とモリブデンを用いる場合によって第２マスク工程が変わる。このような第２マスク工程に対して図面を参照しながら以下説明する。
【００２３】
まず、図８Ａないし図８Ｃと図９Ａないし図９Ｃは、第２金属層としてクロムを用いたアレー基板の第２マスク工程を示したものである。図８Ａないし図８Ｃは、図５のＶＩ−ＶＩ線を沿って切断した断面図であって、図９Ａないし図９Ｃは、図２のＶＩＩ−ＶＩＩ線を沿って切断した断面図である。
【００２４】
図８Ａと図９Ａに示したように、前記第２金属層３２がクロム（Ｃｒ）層である場合には前記フォトレジストパターン７２間に露出された第２金属層（図６Ｃと図７Ｃの３２）は湿式エッチングを通して除去する。
【００２５】
続いて、第２金属層（図６Ｃと図７Ｃの３２）が除去されて露出された不純物非晶質シリコン層（図６Ｃと図７Ｃの３１）とその下部の純粋非晶質シリコン層（図６Ｃと図７Ｃの３０）を乾式エッチングを通して除去し、ソース／ドレインパターン３２ａと第４連結配線４７、不純物非晶質シリコンパターン５１ａ及びアクティブ層４９を形成する。
【００２６】
次に、前記第２厚さのフォトレジストパターン（図６Ｃと図７Ｃの７２ｂ）を除灰（ａｓhｉｎｇ）すなわち乾式エッチングする工程を進めて除去することによって、チャネル領域Ｅのソースドレインパターン３２ａを露出する工程を進める。このとき、第１厚さのフォトレジストパターン７２ａも部分的に除去されて厚さを薄くすることができる。
【００２７】
次に、図８Ｂ及び図９Ｂに示したように、第１厚さのフォトレジストパターン７２ａをエッチングマスクとして、前記露出されたソースドレインパターン（図８Ａと図９Ａ）を湿式エッチングし、ソース及びドレイン電極３３、３５を形成して、下部の不純物非晶質シリコンパターン５１ａを露出する工程を進める。
【００２８】
続いて、図８Ｃと図９Ｃに示したように、前記ソース電極３３とドレイン電極３５間に露出された不純物非晶質シリコンパターン（図８Ｂと図９Ｂ）を乾式エッチング方法で除去して、オーミックコンタクト層５１を形成する。
【００２９】
続いて、図６Ｄと図７Ｄに示したように、残っているフォトレジストパターン７２ａを除去する。このように、前記第２金属層がクロムである場合には第２マスク工程は、第１湿式エッチング、第１乾式エッチング、第２湿式エッチング、第２乾式エッチングの順序で進められる。前述した工程は、前記第４連結配線４７が乾式エッチングにより失われる心配はないが、前述したように工程を進める間工程時間が長くなる短所がある。
【００３０】
反面、前記第２金属層がモリブデン（Ｍｏ）である場合のアレー基板の第２マスク工程を図１０Ａ及び図１０Ｂと図１１Ａ及び図１１Ｂに図示した。図１０Ａ及び図１０Ｂは、図５のＶＩ−ＶＩ線を沿って切断した断面図であって、図１１Ａ及び図１１Ｂは、図２のＶＩＩ−ＶＩＩ線を沿って切断した断面図である。
【００３１】
図１０Ａと図１１Ａに示したように、フォトレジストパターン（図６Ｃと図７Ｃの７２）間に露出された第２金属層（図６Ｃと図７Ｃの３２）とその下部の不純物非晶質シリコン層（図６Ｃと図７Ｃの３０）と純粋非晶質シリコン層（図６Ｃと図７Ｃの３１）を乾式エッチングを通して除去して、ソースドレインパターン３２ａと第４連結配線４７、不純物非晶質シリコンパターン５１ａ及びアクティブ層４９を形成する。
【００３２】
次に、第２厚さのフォトレジストパターン（図６Ｃと図７Ｃの７２ｂ）を除灰（ａｓhｉｎｇ）工程を通して除去して、チャネル領域Ｅのソース／ドレインパターン３２ａを露出させる。このとき、第１厚さのフォトレジストパターン７２ａも部分的に除去されて厚さを小さくすることができる。
【００３３】
図１０Ｂと図１１Ｂに示したように、前記露出されたソース／ドレインパターン（図１０Ａと図１１Ａの３２ａ）とその下部の不純物非晶質シリコンパターン３１を乾式エッチングを通して同時にエッチングして、ソース及びドレイン電極３３、３５とオーミックコンタクト層５１を形成して、下部のアクティブ層４９を露出する。
【００３４】
続いて、図６Ｄと図７Ｄに示したように、残余フォトレジストパターン（図１０Ｂと図１１Ｂの７２ａ）を除去する工程を進める。このとき、第１厚さのフォトレジストパターン７２ａを除灰（ａｓhｉｎｇ）する工程の間、基板の外郭部に配置したフォトレジストパターン７２ａはソースドレインパターン（図１０Ａの３２ａ）よりさらに速いエッチング特性を有し残っていなければならない部分が除去される傾向がある。このような場合には、前記露出されたソースドレインパターン（図１０Ａの３２ａ）を乾式エッチングを通して除去する工程の間、基板の外郭に構成された金属層が除去される問題がたびたび発生する。結果的に、図２で説明した基板９の外郭に構成されたテスト配線である第４連結配線４７が除去される結果になる。
【００３５】
したがって、モリブデン（Ｍｏ）を第２金属層として用いる場合は、乾式エッチングを通して金属層と下部の不純物非晶質シリコン層と純粋非晶質シリコン層を同時にエッチングする工程が進められて工程時間を短縮することはできるが、テストのために基板の外郭に構成されたテスト用配線が断線される不良が発生する問題がある。
【００３６】
【発明が解決しようとする課題】
本発明は前述した問題を解決するために提案されたものであり、前記ソース及びドレイン電極をモリブデン（Ｍｏ）で形成して工程時間を短縮するが、前記テスト配線をゲート物質で形成する方法を提案することによって、乾式エッチングの間前記テスト配線が断線されないようにしてテスト誤りを防止することを目的にする。
【００３７】
【課題を解決するための手段】
前記した目的を達成するための本発明による液晶表示装置用アレー基板は、基板と、基板上に形成されて、交差する複数のゲート配線とデータ配線、前記ゲート配線とデータ配線に連結されている複数の薄膜トランジスタ、前記薄膜トランジスタと連結されている複数の画素電極、前記ゲート配線に連結されて、交互に配列されている奇数番号目ゲートパッドと偶数番号目ゲートパッドでなる複数のゲートパッド、前記データ配線に連結されて、交互に配列されている奇数番号目データパッドと偶数番号目データパッドでなる複数のデータパッド、前記奇数番号目ゲートパッドと連結されて前記ゲート配線と同一物質でなる第１短絡バー、前記偶数番号目ゲートパッドと連結されて前記データ配線と同一物質でなる第２短絡バー、前記奇数番号目データパッドと連結されて前記ゲート配線と同一物質でなる第３短絡バー、前記偶数番号目データパッドと連結されて前記データ配線と同一物質でなる第４短絡バー、前記第１、第２、第３及び第４短絡バーと各々電気的に連結され、前記ゲート配線と同一物質でなる第１、第２、第３及び第４連結配線、前記第１、第２、第３及び第４連結配線と各々連結され、前記ゲート配線と同一物質でなる第１、第２、第３及び第４テストパッドを含む。
【００３８】
本発明は、前記第２短絡バーと前記第２連結配線を電気的に連結させる第１導電パターンと、前記第４短絡バーと前記第４連結配線を電気的に連結させる第２導電パターンをさらに含むことができる。
【００３９】
ここで、前記データ配線は、モリブデンでなることが好ましく、前記ゲート配線は、第１層と第２層の二重層でなる。このとき、前記第１層は、アルミニウム（Ａｌ）を含む物質でなり、第２層は、モリブデン（Ｍｏ）とクロム（Ｃｒ）中のいずれか一つを含むことができる。
【００４０】
前記薄膜トランジスタは、ゲート電極とソース及びドレイン電極、アクティブ層を含み、前記アクティブ層は、前記ソース及びドレイン電極間部分を除いて、前記ソース及びドレインと同一形態を有することができる。
【００４１】
本発明による液晶表示装置用アレー基板の製造方法は、基板上に複数のゲート配線と複数のゲート電極、及び奇数番号目ゲートパッドと偶数番号目ゲートパッドでなる複数のゲートパッドを形成する段階、前記ゲート配線とゲート電極及びゲートパッド上部にゲート絶縁膜を形成する段階、前記ゲート絶縁膜上部に複数のアクティブ層を形成する段階、前記アクティブ層上部に複数のオーミックコンタクト層を形成する段階、前記オーミックコンタクト層上部に複数のデータ配線と、複数のソース及びドレイン電極、奇数番号目データパッドと偶数番目データパッドでなる複数のデータパッドを形成する段階、前記奇数番号目ゲートパッドに電気的に連結される第１短絡バーを形成する段階、前記偶数番号目ゲートパッドに電気的に連結される第２短絡バーを形成する段階、前記奇数番号目データパッドに電気的に連結される第３短絡バーを形成する段階、前記偶数番号目データパッドに電気的に連結される第４短絡バーを形成する段階、前記第１、第２、第３及び第４短絡バーに各々電気的に連結される第１、第２、第３及び第４連結配線を形成する段階、前記第１、第２、第３及び第４連結配線に各々連結される第１、第２、第３及び第４テストパッドを形成する段階、前記データ配線とデータパッド、ソース及びドレイン電極上部に保護膜を形成する段階及び前記保護膜上部に画素電極を形成する段階を含み、ここで、前記第１短絡バーを形成する段階と前記第３短絡バーを形成する段階、前記第１、第２、第３及び第４連結配線を形成する段階及び前記第１、第２、第３及び第４テストパッドを形成する段階は、前記複数のゲート配線とゲート電極及びゲートパッドを形成する段階と同一工程でなされ、前記第２短絡バーを形成する段階と前記第４短絡バーを形成する段階は、前記複数のデータ配線とデータパッド、ソース及びドレイン電極を形成する段階と同一工程でなされることができる。
【００４２】
本発明において、前記複数のデータ配線とデータパッド、ソース及びドレイン電極を形成する段階は、乾式エッチング方法を利用することができ、このとき、前記複数のデータ配線とデータパッド、ソース及びドレイン電極はモリブデンでなることが望ましい。
【００４３】
本発明は、前記第２短絡バーと前記第２連結配線を電気的に連結する第１導電パターンと前記第４短絡バーと前記第４連結配線を電気的に連結する第２導電パターンを形成する段階をさらに含むこともできる。前記第１導電パターンと第２導電パターンを形成する段階は、前記画素電極を形成する段階と同一工程でなることが好ましい。
【００４４】
前記複数のアクティブ層を形成する段階と、前記複数のオーミックコンタクト層を形成する段階、及び前記複数のデータ配線と、データパッド、ソース及びドレイン電極を形成する段階は、一つの写真エッチング工程でなされることができる。
【００４５】
このとき、前記フォトエッチング工程は、透過部と遮断部及び反透過部を含むマスクを利用することができ、前記フォトエッチング工程は、第１厚さと前記第１厚さより薄い第２厚さを有するフォトレジストパターンを形成する段階を含むことができる。
【００４６】
前記フォトレジストパターンの第１厚さは、前記マスクの遮断部に対応し、前記フォトレジストパターンの第２厚さは前記マスクの反透過部に対応することが望ましい。
【００４７】
前記フォトレジストパターンは、光に露出された部分が現像されて除去される陽の特性を有することができる。
【００４８】
前記アクティブ層は、前記ソース及びドレイン電極間部分を除いて前記ソース及びドレイン電極と同一形態を有することができ、前記オーミックコンタクト層は、前記ソース電極及びドレイン電極と同一形態を有することもできる。
【００４９】
前記複数の画素電極を形成する段階は、前記複数のゲートパッドと接触する複数のゲートパッド端子及び前記複数のデータパッドと接触する複数のデータパッド端子を形成する段階を含むことができる。
【００５０】
前記ゲート配線とゲート電極及びゲートパッドは、第１層と第２層の二重層でなることが好ましい。前記第１層は、アルミニウムを含み、前記第２層は、クロムとモリブデン中のいずれか一つでなることができる。
【００５１】
【発明の実施の形態】
以下、添付した図面を参照しながら本発明による望ましい実施の形態を説明する。
−−実施の形態−−
本発明の特徴は、基板の外郭に構成されるテスト配線をゲート物質で形成することを特徴とする。以下、図１２は、本発明による液晶表示装置用アレー基板の平面図であって、図１３Ａと図１３Ｂ、図１４、図１５、図１６は、図１２のＦ、Ｇ、Ｈ、Ｉ、Ｊ領域を各々拡大した平面図である。
【００５２】
図示したように、基板１００に相互に交差して画素領域Ｐを定義する複数のゲート配線１０２とデータ配線１４８を形成し、二配線１０２、１４８が交差する位置には、ゲート電極１０４とアクティブ層１４０とソース電極１４２とドレイン電極１４６を含む薄膜トランジスタＴを構成する。画素領域Ｐには、ドレイン電極１４６と連結されている画素電極１７６が形成されている。
【００５３】
前記ゲート配線１０２とデータ配線１４８の一端には、ゲートパッド１０８とデータパッド１５０を形成する。ゲートパッド１０８は、奇数番号目ゲートパッド１０８ａと偶数番号目ゲートパッド１０８ｂでなり、奇数番目ゲートパッド１０８ａは、第１短絡バー１２８と連結され、偶数番目ゲートパッド１０８ｂは、第２短絡バー１５２と連結される。また、データパッド１５０は、奇数番号目データパッド１５０ａと偶数番号目データパッド１５０ｂでなり、奇数番目データパッド１５０ａは、第３短絡バー１２９で連結され、偶数番目データパッド１５０ｂは、第４短絡バー１５４と連結される。
【００５４】
前記ゲートパッド１０８とデータパッド１５０に接触するゲートパッド端子１７８とデータパッド端子１８０が各々形成され、これを利用して前記第２短絡バー１５２と偶数番目ゲートパッド端子１０８ｂを連結して、前記第３短絡バー１２９と偶数番目データパッド１５０ｂを一つで連結する。前記第３短絡バー１２９と平行するように離隔された位置に、相互に所定間隔離隔された第１、２、３、４テストパッド１１０、１１２、１１４、１１６を形成し、前記各テストパッド１１０、１１２、１１４、１１６は、第１、２、３、４連結配線１２０、１２２、１２４、１２６を通して前記第１、２、３、４短絡バー１２８、１５２、１２９、１５４と連結される。
【００５５】
前述した構成において、前記第１短絡バー１２８と第３短絡バー１２９、第１、２、３、４テストパッド１１０、１１２、１１４、１１６と第１、２、３、４連結配線１２０、１２２、１２４、１２６は、ゲート物質で形成され、前記第２短絡バー１５２と第４短絡バー１５４は、前記ソース及びドレイン電極を形成する物質すなわちモリブデン（Ｍｏ）で形成される。したがって、前記第２、４短絡バー１５２、１５４と第２、４連結配線１２２、１２６は、別途の第１連結パターン１８２と第２連結パターン１８４を通して連結される。
【００５６】
前述した構成において、前記基板の外郭に構成される第４連結配線１２６は、従来とは異なりゲート電極１０４と同一層に形成するために、前記ソース及びドレイン電極１４２、１４６をモリブデン（Ｍｏ）で形成しても損失されない。したがって、前述したようにクロム（Ｃｒ）を用いた４マスク工程より工程を単純化できる。
【００５７】
以下、図面を参照して本発明による液晶表示装置用アレー基板の製造工程を説明する。図１７Ａないし図１７Ｇと図１８Ａないし図１８Ｇ、図１９Ａないし図１９Ｇ及び図２０Ａないし図２０Ｇは、本発明によるアレー基板を工程順序によって示した図面である。図１７Ａないし図１７Ｇは、図１６のＸＶＩＩ−ＸＶＩＩ線を沿って切断した断面図、図１８Ａないし図１８Ｇは、図１４のＸＶＩＩＩ−ＸＶＩＩＩ線を沿って切断した断面図、図１９Ａないし図１９Ｇは、図１５のＸＩＸ−ＸＩＸ線を沿って切断した断面図、図２０Ａないし図２０Ｇは、図１３ＢのＸＸ−ＸＸ線を沿って切断した断面図である。
【００５８】
まず、図１７Ａと図１８Ａ、図１９Ａ及び図２０Ａに示したように、基板１００上に第１金属層を蒸着した後第１マスク工程でパターンして、ゲート配線（図１６の１０２）とゲート電極１０４と、ゲート配線１０２の一端に構成されたゲートパッド１０８を形成する。前記ゲート配線１０２と平行した基板１００の一側には、第１、２、３、４テストパッド（図１０の１１０、１１２、１１４、１１６）とこれらパッドから延びた第１、２、３、４連結配線１２０、１２２、１２４、１２６を形成して、前記各テストパッド１１０、１１２、１１４、１１６と所定間隔平行するように離隔されて以後工程で形成されるデータパッド中奇数番号目データパッドと連結される第３短絡バー１２９と、前記第３短絡バー１２９と平行しない一側に構成されて前記ゲートパッド１０８中奇数番目ゲートパッド１０８を一つで結わえる第１短絡バー１２８を形成する。このとき、前記第１短絡バー１２８は、前記第１連結配線（図１２の１２０）を通して第１テストパッド（第１２の１１０）と連結する。
【００５９】
第１金属層は、第１層と第２層の二重層で構成され、一般的に、第１層は、抵抗率が小さいアルミニウム（Ａｌ）またはアルミニウムを含む合金（ＡｌＮｄ）を主に用い、第２層は、前記アルミニウム系統金属で形成した第１金属層を化学的にまたは熱的に保護することができる金属を用いるが、例えばクロム（Ｃｒ）またはモリブデン（Ｍｏ）等を用いて形成する。
【００６０】
次に、前記ゲート配線１０２とゲート電極１０４などが形成された基板１００の全面に、ゲート絶縁膜１３０と非晶質シリコン層１３２と不純物非晶質シリコン層１３４と第２金属層１３６を積層する。前記ゲート絶縁膜１３０は、酸化シリコン（ＳｉＯ2）または窒化シリコン（ＳｉＮX）中選択された一つで形成し、前記第２金属層１３６は、モリブデン（Ｍｏ）で形成する。前記第２金属層１３６の上部には、フォトレジスト（ｐhｏｔｏ−ｒｅｓｉｓｔ：以下“ＰＲ”と称する）を塗布してＰＲ層１３８を形成する。
【００６１】
次に、図１７Ｂと図１８Ｂ、図１９Ｂ及び図２０Ｂに示したように、ＰＲ層１３８が形成された基板１００の上部に、遮断部Ｍ１１、反透過部Ｍ１２、透過部Ｍ１３で構成されたマスク２００を配置させる。このとき、前記マスク２００領域中、遮断部Ｍ１１は、以後形成されるデータ配線とソース及びドレイン電極、第２短絡バー及び第４短絡バーと対応し、前記反透過部Ｍ１２は、薄膜トランジスタのチャネルに対応する。
【００６２】
続いて、前記マスク２００の上部から光を照射して下部のＰＲ層１３８を露光する工程を進める。このとき、前記マスク２００の反透過部Ｍ１２に対応するＰＲ層１３８は、透過部Ｍ１３に対応するフォトレジスト層１３８より少なく露光される。
【００６３】
図１７Ｃと図１８Ｃ、図１９Ｃ及び図２０Ｃに示したように、前記露光されたＰＲ層（図１７Ｂと図１８Ｂ、図１９Ｂ及び図２０Ｂの１３８）を現像する工程を進めれば、異なる厚さを有するフォトレジストパターンが形成される。第１厚さのフォトレジストパターン１３８ａは、遮断部（図１７Ｂと図１８Ｂ、図１９Ｂ及び図２０ＢのＭ１１）に対応し、第１厚さより小さい第２厚さのフォトレジストパターン１３８ｂは、反透過部（図１７ＢのＭ１２）に対応する。
【００６４】
続いて、前記フォトレジストパターン１３８ａ、１３８ｂにより露出された第２金属層（図１７Ｂと図１８Ｂ、図１９Ｂ及び図２０Ｂの１３６）とその下部の不純物非晶質シリコン層（図１７Ｂと図１８Ｂ、図１９Ｂ及び図２０Ｂの１３４）とその下部の純粋非晶質シリコン層（図１７Ｂと図１８Ｂ、図１９Ｂ及び図２０Ｂの１３２）を乾式エッチングを通して同時に除去する工程を進める。したがって、ソースドレインパターン１３６ａとデータ配線（図１６の１４８）、データパッド１５０、第２短絡バー１５２、第４短絡バー１５４、不純物非晶質シリコンパターン１３４ａ及びアクティブ層１４０が形成される。ここで、第２金属層１３６は、モリブデンでなるために、乾式エッチング工程で除去されることができ、製造時間及び費用を減らすことができる。このとき、純粋非晶質シリコンと不純物非晶質シリコンでなる層が第２短絡バー１５２と第４短絡バー１５４下部にも形成される。前記層は、第２及び第４短絡バー１５２、１５４と同一形態を有する。
【００６５】
次に、図１７Ｄと図１８Ｄ、図１９Ｄ及び図２０Ｄに示したように、除灰（ａｓhｉｎｇ）工程を進めて、第１厚さのフォトレジストパターン（図１７Ｃの１３８ｂ）を除去して、ソースドレインパターン１３６ａを露出させる。このとき、第２厚さのフォトレジストパターン１３８ａも一部除去されて厚さが薄くなり得る。
【００６６】
続いて、図１７Ｅと図１８Ｅ、図１９Ｅ及び図２０Ｅに示したように、前記フォトレジストパターン（図１７Ｄの１３８ａ）間に露出されたソースドレインパターン（図１７Ｄの１３６ａ）とその下部の不純物非晶質シリコンパターン（図１７Ｄの１３４ａ）を乾式エッチングを通してエッチングした後、残っているフォトレジストパターン（図１７Ｄの１３８ａ）をすべて除去する工程を進める。したがって、ソース及びドレイン電極１４２、１４６とオーミックコンタクト層１４１が形成される。
【００６７】
次に、図１７Ｆと図１８Ｆ、図１９Ｆ及び図２０Ｆに示したように、前記ソース及びドレイン電極１４２、１４６などが形成された基板１００の全面に、窒化シリコン（ＳｉＮX）と酸化シリコン（ＳｉＯ2）を含む無機絶縁物質グループ中選択された一つを蒸着したり、場合によってはベンゾシクロブテン（ＢＣＢ）とアクリル（ａｃｒｙｌ）系樹脂（ｒｅｓｉｎ）を含む有機絶縁物質グループ中選択された一つを塗布したりして保護膜１５６を形成する。
【００６８】
続いて、第３マスク工程でドレイン電極１４６の一部を露出する第１コンタクトホール１５８と、前記ゲートパッド１０８とデータパッド１５０の一部を各々露出する第２コンタクトホール１６０と第３コンタクトホール１６２と、偶数番目ゲートパッドと連結される第２短絡バー１５２の一部を露出する第４コンタクトホール（図１４の１６４）と、偶数番目データパッドと連結される第３短絡バー１２９の一部を露出する第５コンタクトホール１６６と、前記２短絡バー１５２と第４短絡バー１５４を前記第２連結配線（図１３Ａの１２２）と第４連結配線１２６に各々連結するために前記第２短絡バー１５２と第４短絡バー１５４の端の一部を露出する第６コンタクトホール（図１３Ａの１６８）と第７コンタクトホール１７０を形成し、第２連結配線（図１３Ａの１２２）と第４連結配線１２６の端を各々露出する第８コンタクトホール（図１３Ａの１７２）と第９コンタクトホール１７４を形成する。
【００６９】
次に、図１７Ｇと図１８Ｇ、図１９Ｇ及び図２０Ｇに示したように、前記複数のコンタクトホールが形成された基板１００の全面に、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）を含む透明導電性金属物質を蒸着して第４マスク工程でパターン化して、前記露出されたドレイン電極１４６と接触しながら画素領域Ｐに位置するように透明な画素電極１７６を形成する。
【００７０】
このとき、前記ゲートパッド１０８とデータパッド１５０に接触するアイランド状のゲートパッド端子１７８とデータパッド端子１８０も形成する。ここで、前記偶数番号目ゲートパッドと偶数番目データパッドと接触するゲートパッド端子１７８とデータパッド端子１８０は、前記露出された第２短絡バー１５２と第３短絡バー１２８と同時に接触するように形成する。同時に、前記第２短絡バー１５２と第４短絡バー１５４と前記第２連結配線１２２と第４連結配線１２６に形成した各コンタクトホールを通して第２短絡バー１５２と第２連結配線（図１３Ａの１２２）に同時に接触する第１連結パターン（図１３Ａの１８２）と、前記第４短絡バー１５４と第４連結配線１２６を同時に接触する第２連結パターン１８４を形成する。
【００７１】
前述したような工程を通して本発明による液晶表示装置用アレー基板は、前記ゲート配線中、奇数番目ゲート配線は、第１短絡バー１２８を通して一つで連結され、前記偶数番目ゲート配線は、第２短絡バー１５２を通して一つで連結され、奇数番目データ配線は、第３短絡バー１２９を通して一つで連結されて偶数番目データ配線は第４短絡バー１５４を通して一つで連結される構成であると同時に、前記各短絡バーは、前記各テストパッドと電気的に連結される形状である。
【００７２】
前述したような工程において、基板の外郭に構成された第４テストパッド（図１２の１１６）と第４連結配線１２６は、前述したようにゲート物質で形成するために、第３金属層に形成した従来とは異なりＰＲ工程不良により失われる心配がない。したがって、前記第２金属層をモリブデン（Ｍｏ）で用いることが可能であって工程を短縮できる。
【００７３】
前述した工程を完了した後、前記ゲート配線とデータ配線の断線及び短絡テストを進める。誤りが発見されない場合、別途に製作されたカラーフィルタ基板と合着する工程前に前記基板の外郭を切断して前記第１、２、３、４短絡バーと第１、２、３、４テストパッドを除去する工程を進める。
【００７４】
【発明の効果】
上述した本発明の実施の形態において、液晶表示装置を製作する場合、アレー基板を４マスク工程で製作するが、ソース／ドレイン電極層としてモリブデン（Ｍｏ）を使用可能であるために従来の４マスク工程に比べて工程時間を短縮できて収率を改善する効果がある。
【図面の簡単な説明】
【図１】  一般的な液晶表示装置を概略的に示した図面である。
【図２】  従来の液晶表示装置用アレー基板を概略的に示した平面図である。
【図３】  図２のＡ領域を拡大した平面図である。
【図４】  図２のＢ領域を拡大した平面図である。
【図５】  図２のＣ領域を拡大した平面図である。
【図６Ａ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図６Ｂ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図６Ｃ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図６Ｄ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図６Ｅ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図６Ｆ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図７Ａ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図７Ｂ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図７Ｃ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図７Ｄ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図７Ｅ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図７Ｆ】  従来によるアレー基板の製造過程を工程順序によって示した工程断面図である。
【図８Ａ】  従来の一例によるアレー基板の第２マスク工程を示した工程断面図である。
【図８Ｂ】  従来の一例によるアレー基板の第２マスク過程を示した工程断面図である。
【図８Ｃ】  従来の一例によるアレー基板の第２マスク過程を示した工程断面図である。
【図９Ａ】  従来の一例によるアレー基板の第２マスク過程を示した工程断面図である。
【図９Ｂ】  従来の一例によるアレー基板の第２マスク過程を示した工程断面図である。
【図９Ｃ】  従来の一例によるアレー基板の第２マスク過程を示した工程断面図である。
【図１０Ａ】  従来の他の例によるアレー基板の第２マスク工程を示した工程断面図である。
【図１０Ｂ】  従来の他の例によるアレー基板の第２マスク工程を示した工程断面図である。
【図１１Ａ】  従来の他の例によるアレー基板の第２マスク工程を示した工程断面図である。
【図１１Ｂ】  従来の他の例によるアレー基板の第２マスク工程を示した工程断面図である。
【図１２】  本発明による液晶表示装置用アレー基板を概略的に示した平面図である。
【図１３Ａ】  図１２のＦ領域を拡大した平面図である。
【図１３Ｂ】  図１２のＧ領域を拡大した平面図である。
【図１４】  図１２のＨ領域を拡大した平面図である。
【図１５】  図１２のＩ領域を拡大した平面図である。
【図１６】  図１２のＪ領域を拡大した平面図である。
【図１７Ａ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１７Ｂ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１７Ｃ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１７Ｄ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１７Ｅ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１７Ｆ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１７Ｇ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１８Ａ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１８Ｂ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１８Ｃ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１８Ｄ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１８Ｅ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１８Ｆ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１８Ｇ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１９Ａ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１９Ｂ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１９Ｃ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１９Ｄ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１９Ｅ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１９Ｆ】  本発明によるアレー基板の製造工程を示した断面図である。
【図１９Ｇ】  本発明によるアレー基板の製造工程を示した断面図である。
【図２０Ａ】  本発明によるアレー基板の製造工程を示した断面図である。
【図２０Ｂ】  本発明によるアレー基板の製造工程を示した断面図である。
【図２０Ｃ】  本発明によるアレー基板の製造工程を示した断面図である。
【図２０Ｄ】  本発明によるアレー基板の製造工程を示した断面図である。
【図２０Ｅ】  本発明によるアレー基板の製造工程を示した断面図である。
【図２０Ｆ】  本発明によるアレー基板の製造工程を示した断面図である。
【図２０Ｇ】  本発明によるアレー基板の製造工程を示した断面図である。
【符号の説明】
１００  基板、１０２  ゲート配線、１１０  第１テストパッド、１１２  第２テストパッド、１１４  第３テストパッド、１１６  第４テストパッド、１２０  第１連結配線、１２２  第２連結配線、１２４  第３連結配線、１２６  第４連結配線、１２８  第１短絡バー、１２９  第３短絡バー、１４８  データ配線、１５２  第２短絡バー、１５４  第４短絡バー、１８２  第１連結パターン、１８４  第２連結パターン。
【図１】
0003672302.tif 000002
【図２】
0003672302.tif 000003
【図３】
0003672302.tif 000004
【図４】
0003672302.tif 000005
【図５】
0003672302.tif 000006
【図６Ａ】
0003672302.tif 000007
【図６Ｂ】
0003672302.tif 000008
【図６Ｃ】
0003672302.tif 000009
【図６Ｄ】
0003672302.tif 000010
【図６Ｅ】
0003672302.tif 000011
【図６Ｆ】
0003672302.tif 000012
【図７Ａ】
0003672302.tif 000013
【図７Ｂ】
0003672302.tif 000014
【図７Ｃ】
0003672302.tif 000015
【図７Ｄ】
0003672302.tif 000016
【図７Ｅ】
0003672302.tif 000017
【図７Ｆ】
0003672302.tif 000018
【図８Ａ】
0003672302.tif 000019
【図８Ｂ】
0003672302.tif 000020
【図８Ｃ】
0003672302.tif 000021
【図９Ａ】
0003672302.tif 000022
【図９Ｂ】
0003672302.tif 000023
【図９Ｃ】
0003672302.tif 000024
【図１０Ａ】
0003672302.tif 000025
【図１０Ｂ】
0003672302.tif 000026
【図１１Ａ】
0003672302.tif 000027
【図１１Ｂ】
0003672302.tif 000028
【図１２】
0003672302.tif 000029
【図１３Ａ】
0003672302.tif 000030
【図１３Ｂ】
0003672302.tif 000031
【図１４】
0003672302.tif 000032
【図１５】
0003672302.tif 000033
【図１６】
0003672302.tif 000034
【図１７Ａ】
0003672302.tif 000035
【図１７Ｂ】
0003672302.tif 000036
【図１７Ｃ】
0003672302.tif 000037
【図１７Ｄ】
0003672302.tif 000038
【図１７Ｅ】
0003672302.tif 000039
【図１７Ｆ】
0003672302.tif 000040
【図１７Ｇ】
0003672302.tif 000041
【図１８Ａ】
0003672302.tif 000042
【図１８Ｂ】
0003672302.tif 000043
【図１８Ｃ】
0003672302.tif 000044
【図１８Ｄ】
0003672302.tif 000045
【図１８Ｅ】
0003672302.tif 000046
【図１８Ｆ】
0003672302.tif 000047
【図１８Ｇ】
0003672302.tif 000048
【図１９Ａ】
0003672302.tif 000049
【図１９Ｂ】
0003672302.tif 000050
【図１９Ｃ】
0003672302.tif 000051
【図１９Ｄ】
0003672302.tif 000052
【図１９Ｅ】
0003672302.tif 000053
【図１９Ｆ】
0003672302.tif 000054
【図１９Ｇ】
0003672302.tif 000055
【図２０Ａ】
0003672302.tif 000056
【図２０Ｂ】
0003672302.tif 000057
【図２０Ｃ】
0003672302.tif 000058
【図２０Ｄ】
0003672302.tif 000059
【図２０Ｅ】
0003672302.tif 000060
【図２０Ｆ】
0003672302.tif 000061
【図２０Ｇ】
0003672302.tif 000062