(57)【特許請求の範囲】
【請求項１】
ヘッダ部とデータ記録部とが対となりセクタに含まれ、このセクタが繰り返して配置されている光ディスクに、光パルスを照射することにより、データを記録する光ディスク装置において、
入力パルスの立ち上がりで、出力パルスが立ち上がり、前記入力パルスを遅延させた遅延パルスの立ち上がりで、前記出力パルスが立ち下がる出力パルス発生部および、前記出力パルスに基づいてレーザダイオードを駆動し、前記光パルスを得る手段とを含むレーザ制御部と、
コントロール電圧により遅延量を可変することができ、前記入力パルスを遅延させて前記遅延パルスを得るための遅延素子と、
記録動作中で、前記データ記録部の期間では前記遅延素子から出力される前記遅延パルスを前記出力パルス発生部に供給し、前記ヘッダ部の読み取り期間では、前記遅延素子の出力部を前記出力パルス発生部から切り離すスイッチ手段と、
前記ヘッダ部の読み取り期間では、前記コントロール電圧を変化させて前記遅延素子の遅延量を可変する遅延素子補正回路と、
を具備したことを特徴とする光ディスク用光パルス幅制御装置。
【請求項２】
前記遅延素子の遅延時間は、パルスが通過するCR遅延回路の電圧制御型可変抵抗の値が前記コントロール電圧に可変されることを特徴とする請求項１記載の光ディスク用光パルス幅制御装置。
【請求項３】
前記遅延素子の遅延時間は、電流源の電流量が前記コントロール電圧に可変されることで制御されることを特徴とする請求項１記載の光ディスク用光パルス幅制御装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は光学式記録再生装置に係り、特にその記録再生用光ビームの光パルス幅を高精度に制御する光ディスク用光パルス幅制御装置に関する。
【０００２】
【従来の技術】
周知のように、光学式記録再生装置例えば光ディスク装置において、データを光ディスク上に記録するには特定の時間幅を持った光パルス列を光ディスクに照射する。
【０００３】
この光パルスの幅は光ディスクの特性や、記録位置に合わせて、数ｎｓｅｃの精度で制御する必要がある。
従来から、このような光パルス幅の制御手段として例えば、図５に示すＣＲ時定数を利用する手法、図６に示すディレイラインを利用する手法、あるいは、精度の高い方式として図７に示すように基準クロックをカウントする方式等が知られている。
【０００４】
すなわち、図５は、モノマルチバイブレータ回路１０５に外付けされるコンデンサ１０３及び抵抗１０４とによるＣＲ時定数で定まるパルス幅を有する出力パルスを入力パルス端子１０１に対する入力トリガに応じて出力パルス端子１０２から出力するようにしたものである。
【０００５】
また、図６（ａ）は、入力パルス端子１３１からの入力パルスをＳＲフリップフロップ１３４のセット端子Ｓに直接的に入力すると共に、遅延素子１３３を介してリセット端子Ｒに入力することにより、出力パルス端子１３２から図６（ｂ）に示すタイミング関係で遅延素子１３３の出力による遅延時間で定まる出力パルス幅を有する出力パルスを出力するようにしたものである。
【０００６】
この場合、遅延素子１３３による遅延時間は遅延時間制御入力端子からの制御入力により制御することが可能である。
また、図７（ａ）はカウンタ１０８のセット入力端子Ｓ及びクロック入力端子ＣＬＫに対して入力パルス端子１０６及び基準クロック入力端子１０９から、図７（ｂ）に示すような入力パルスと基準クロックを供給すると共に、カウンタ１０８のプリセット入力端子ＰＲＥに図示しないプリセット入力を供給することにより、カウンタ１０８の出力端子ＯＵＴとリセット端子Ｒと接続された出力パルス端子１０７から、図７（ｂ）に示すような基準クロックをプリセット入力に応じたカウント数ｎだけカウントした出力パルスを出力するようにしたものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような従来技術における光パルス幅の制御手段としての、ＣＲ時定数を利用する手法、ディレイラインを利用する手法は、何れも数ｎｓｅｃの精度を無調整で実現することは困難で、個々の装置に於いて調整が必要だった。
【０００８】
故に、大量生産する場合、光ディスク装置の調整コストを引き上げる要因となっていた。
また、精度の高い方式として基準クロックをカウントする方式も有るが、光パルス幅切り替え幅相当の高い周波数（数百ＭＨｚ）が必要のため高速ロジック回路を必要とし、かつ高周波ロジック線を引き回すことによるノイズ対策等、装置のコストを引き上げる要因となっていた。
【０００９】
そこで、本発明は、上記事情に鑑み、簡易な構成により調整が不要でかつ長期に渡り高い光パルス幅精度を保持し得る光ディスク用光パルス幅制御装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
この発明は、ヘッダ部とデータ記録部とが対となりセクタに含まれ、このセクタが繰り返して配置されている光ディスクに、光パルスを照射することにより、データを記録する光ディスク装置において、入力パルスの立ち上がりで、出力パルスが立ち上がり、前記入力パルスを遅延させた遅延パルスの立ち上がりで、前記出力パルスが立ち下がる出力パルス発生部および、前記出力パルスに基づいてレーザダイオードを駆動し、前記光パルスを得る手段とを含むレーザ制御部と、コントロール電圧により遅延量を可変することができ、前記入力パルスを遅延させて前記遅延パルスを得るための遅延素子と、記録動作中で、前記データ記録部の期間では前記遅延素子から出力される前記遅延パルスを前記出力パルス発生部に供給し、前記ヘッダ部の読み取り期間では、前記遅延素子の出力部を前記出力パルス発生部から切り離すスイッチ手段と、前記ヘッダ部の読み取り期間では、前記コントロール電圧を変化させて前記遅延素子の遅延量を可変する遅延素子補正回路と、を具備したことを特徴とする。
【００１３】
また、本発明によると、前記遅延手段が外部からのコントロール電圧によって遅延時間が制御される電圧制御型遅延素子を含むことを特徴とする光ディスク用光パルス幅制御装置装置が提供される。
【００１４】
さらに、本発明によると、前記外部参照パルスが前記光ディスク装置のマスタクロックであることを特徴とする光ディスク用光パルス幅制御装置が提供される。
【００１５】
【作用】
上記解決手段によると、ヘッダー部の読み取り期間中にパルス幅の補正を行うことにより、光ディスク装置の記録用光パルス幅を簡易な構成で長期に渡り高精度に保持することができる。
【００１６】
【実施例】
以下、図面を参照してこの発明の一実施例について説明する。
図１は本発明による一実施例が適用される光ディスク装置を示す。
この光ディスク装置は光ディスク１に対して後述する光学ヘッド３から照射されるレーザ収束光を用いて情報を記録、再生、消去を行うものである。
【００１７】
上記光ディスク１の表面にはスパイラル状に溝（記録トラック）が形成されており、この光ディスク１は、スピンドルモータ２によって例えば一定の速度で回転される。
【００１８】
このスピンドルモータ２は、スピンドルモータ制御回路１８によって制御される。
上記光ディスク１に対する情報の記録、再生は、上記光ディスク１の下部に設けられている光学ヘッド３によって行われる。
【００１９】
この光学ヘッド３は、リニアモータ３１の駆動部を構成する駆動コイル１３に固定されており、この駆動コイル１３はリニアモータ制御回路１７に接続されている。
【００２０】
このリニアモータ制御回路１７には、リニアモータ位置検出器２６が接続されており、リニアモータ位置検出器２６は、光学ヘッド３に設けられる光学スケール２５を併用することで位置信号を出力する。
【００２１】
また、リニアモータ３１の固定部には、図示しない永久磁石が設けられており、上記駆動コイル１３がリニアモータ制御回路１７によって励磁されることにより、光学ヘッド３は、光ディスク１の半径方向に移動される。
【００２２】
上記光学ヘッド３には、対物レンズ６が図示しないワイヤあるいは板ばねによって保持されている。
この対物レンズ６は駆動コイル５によってフォーカシング方向（レンズの光軸方向）に移動されると共に、駆動コイル４によってトラッキング方向（レンズの光軸と直交する方向）に移動可能とされる。
【００２３】
また、レーザ制御回路５１によって駆動される半導体レーザ発振器としてのレーザダイオード９より発生されるレーザ光は、コリメータレンズ１１ａ、ハーフプリズム１１ｂ、対物レンズ６を介して光ディスク１上に照射される。
【００２４】
この光ディスク１からの反射光は、対物レンズ６、ハーフプリズム１１ｂ、集光レンズ１０ａ、及びシリンドリカルレンズ１０ｂを介して光検出器８に導かれる。
【００２５】
上記レーザダイオード９の近傍には、レーザダイオード９の発光量を検出する発光量検出装置としてのモニタ用フォトダイオードＰＤが設けられている。
このフォトダイオードＰＤからの検出信号としてのモニタ電流は上記レーザ制御回路５１に供給される。
【００２６】
上記光検出器８は、４分割のフォトダイオード８ａ〜８ｄによって構成される。
また、上記光学ヘッド３のフォトダイオード８ａ〜８ｄのカソード側は共通にビデオ信号用のプリアンプ回路５２に接続され、アノード側はそれぞれフォーカス／トラッキング処理回路４０に接続される。
【００２７】
これにより、光ディスク１からの反射光に応じて、フォトダイオード８ａ〜８ｄにカソードからアノードへ向かって電流が流れ、これをカソード側から取り出した和電流を用いてビデオ信号処理が行われ、アノード側から取り出したそれぞれの電流を用いてフォーカス（光ディスク１と対物レンズ６の距離を一定に保つ）／トラッキング（予め光ディスク１に記録されている案内溝に従う）処理が行われる。
【００２８】
ここで、フォーカス／トラッキング処理回路４０はフォーカシング制御回路１５、トラッキング制御回路１６、リニアモータ制御回路１７、加算器３０ａ、差動増幅器ＯＰ１〜ＯＰ２、及び利得切り替え可能増幅器１２ａ〜１２ｄによって構成されている。
【００２９】
これらの増幅器１２ａ〜１２ｄはフォトダイオード８ａ〜８ｄの電流出力を電圧信号に変換する電流・電圧変換器であって、全て同一の構成を有する回路である。
【００３０】
すなわち、光検出器８のフォトダイオード８ａの出力信号は、増幅器１２ａを介して加算器３０ａ，３０ｃの一端に供給される。
また、フォトダイオード８ｂの出力信号は増幅器１２ｂを介して加算器３０ｂ，３０ｄの一端に供給される。
【００３１】
また、フォトダイオード８ｃの出力信号は増幅器１２ｃを介して加算器３０ｂ，３０ｃの他端に供給される。
そして、加算器３０ａの出力信号は差動増幅器ＯＰ１の反転入力端子に供給され、この差動増幅器ＯＰ１の非反転入力端子には加算器３０ｂの出力信号が供給される。
【００３２】
これにより、差動増幅器ＯＰ１は、加算器３０ａ，３０ｂの差電圧に対応する信号をトラッキング制御回路１６に供給する。
このトラッキング制御回路１６は、差動増幅器ＯＰ１から供給されるトラック差信号に応じてトラック駆動信号を生成する。
【００３３】
このトラッキング制御回路１６から出力されるトラック駆動信号は前記トラッキング方向の駆動コイル４に供給される。
また、トラッキング制御回路１６で用いられたトラック差信号はリニアモータ制御回路１７に供給される。
【００３４】
また、加算器３０ｃの出力信号は差動増幅器ＯＰ２の反転入力端子に供給され、差動増幅器ＯＰ２の非反転入力端子は加算器３０ｄの出力信号が供給される。
これにより、差動増幅器ＯＰ２は、加算器３０ｃ，３０ｄの差に応じてフォーカス点に関する信号をフォーカシング制御回路１５に供給する。
【００３５】
このフォーカシング制御回路１５の出力信号は、フォーカシング駆動コイル５に供給され、レーザ光が光ディスク１上で常時ジャストフォーカスとなるように制御される。
【００３６】
前述のようにフォーカシング、トラッキングを行った状態での光検出器８のフォトダイオード８ａ〜８ｄの出力の和電流は、光ディスク１のトラック上に形成されたピット（記録情報）の凹凸が反映されている。
【００３７】
この和電流は、ビデオ信号用のプリアンプ回路５２で電圧値に変換されてビデオ信号処理回路１９に供給され、ビデオ信号処理回路１９において同期クロック、画像データ、アドレスデータ（トラック番号、セクタ番号等）が再生される。
【００３８】
また、レーザ制御回路５１の前段には外部装置としての光ディスク制御装置３３からインターフェース回路３２を介して供給される記録データを記録パルスに変調する変調回路としての記録信号生成回路３４が設けられている。
【００３９】
また、このディスク装置にはそれぞれフォーカシング制御回路１５、トラッキング制御回路１６、リニアモータ制御回路１７とＣＰＵ２３との間で情報の授受を行うときに用いられるＤ／Ａ変換器２２が設けられている。
【００４０】
また、トラッキング制御回路１６は、ＣＰＵ２３からＤ／Ａ変換器２２を介して供給されるトラックジャンプ信号に応じて対物レンズ６を移動させ、１トラック分、レーザ光を移動させる。
【００４１】
なお、レーザ制御回路５１、フォーカシング制御回路１５、トラッキング制御回路１６、リニアモータ制御回路１７、モータ制御回路１８、信号処理回路１９、記録信号生成回路３４等は、バスライン２０を介してＣＰＵ２３によって制御され、ＣＰＵ２３はＲＡＭ（ランダムアクセスメモリ）及びＲＯＭ（リードオンリメモリ）を有するメモリ２４中のＲＯＭに記録されたプログラムによって所定の動作を行う。
【００４２】
ところで、本発明は以上のような光ディスク装置において、特にはデータの記録時におけるレーザ光のパルス幅を簡易な方式により無調整で長期に渡り高い光パルス幅精度を保持し得る光パルス幅制御装置を実現するものであるが、先ずその概要について説明するものとする。
【００４３】
すなわち、本発明では、長期に渡り安定して光パルス幅を制御する為に、内部基準時間として内部発振器を持たせると共に、この内部発振器を外部参照パルス列と同期させることで、常に内部発振器の周波数を高精度に維持する。
【００４４】
この外部参照パルス列は例えば水晶発振器を用いれば容易かつ安価に数百ｐｐｍ／日程度のパルス幅安定度を得ることが可能である。
なお、内部発振器の出力を用いて光パルス列を生成する方式として例えば、内部発振器出力をカウンタにて計数し所定の回数でパルス幅とする方式が有るが、これでは前記従来例の様に高速のカウンタを必要とするのと同様の欠点がある。
【００４５】
ただし、光パルス制御装置内部でＰＬＬ回路を構成し、参照パルスを逓倍すれば高周波ロジックライン引き回しの問題は回避することができる。
別の実現法として、内部発振器の内部パラメータ情報、例えば発振器の発振周波数を決める内部時定数や遅延素子パラメータをパルス発生用の遅延素子に併用してパルス幅を制御する方式がある。
【００４６】
この方式では内部発振器の発振周波数は数十ＭＨｚで十分である。
なお、パルス発生方式そのものは公知の遅延素子を用いた方式をとることができる。
【００４７】
何れの内部発振器方式を用いるにせよ前記のように内部発振周波数を外部参照パルス列に同期させる必要がある。
この同期作業は常時行う必要は無く定期的に、例えば数百μｓｅｃ毎に、行えば十分である。
【００４８】
また、内部発振器の内部パラメータ（時定数、遅延素子パラメータ）併用方式では光パルス発生時と外部参照パルス同期時で回路接続を切り替える必要があることから外部参照パルス同期動作は実際常時行えず、必然的にバースト状になる。
【００４９】
本発明では、前記外部参照パルス同期期間として光ディスクのヘッダー読み取り期間を利用するものであるが、これは、光ディスクでは周知のとおり記録領域をセクタ単位で管理しており、定期的に必ずヘッダー読みとり期間があり、このヘッダー読みとり期間中にデータを消去、書き込みすることはあり得ないため、前記外部参照パルス同期動作期間として都合がよいからである。
【００５０】
図２（ａ），（ｂ），（ｃ）は、以上のような概要に基く、本発明の要部として図１に示したレーザ制御回路５１に組み入れられる光パルス幅制御装置の構成を示すブロック図及びそれの動作説明図とタイミングチャートを示している。
【００５１】
すなわち、入力パルス端子４１に記録用の入力パルス信号が入力されると、この入力パルスはフリップフロップ回路４４をセットすると同時に遅延素子４３にも入力し、所定の遅延時間後フリップフロップ回路４４をリセットする。
【００５２】
その結果、出力パルス端子４２からは遅延素子４３の遅延時間に等しいパルス幅の出力パルス５９が得られる。上記動作は、データ期間中であり、スイッチ（SW1)（４５）、スイッチ（SW２)（４６）は、A,  a  サイドに接続されている。このように遅延素子４３の遅延時間を制御することで出力パルス幅も制御できる。
【００５３】
これらの遅延素子を用いた方式は図６にしめす如く周知の方式である。
しかるに、従来は遅延時間が固定の遅延素子３３を多数準備し遅延時間制御入力により切り替えて出力パルス幅を切り替えていた。
【００５４】
この場合、細かく出力パルス幅を制御しようとするなら、多数の遅延素子を準備する必要が有った。
また、遅延時間も遅延素子の精度に頼っており、数ｎｓｅｃの精度を安価に実現することは困難であった。
【００５５】
図２の実施例では図６の様な固定遅延時間の遅延素子を用いずに連続的に遅延時間を制御できる遅延素子を用いる。
この場合、何らかの時間基準を元に調整をする必要がある。
【００５６】
そこで遅延素子補正回路４７で遅延時間を補正する。
この遅延素子補正回路４７には参照パルス入力５０、パルス幅設定入力４０があり、パルス幅設定入力４０に従い遅延時間をコントロール信号４８で設定し、参照パルスに従い補正する。
【００５７】
遅延時間の補正時は遅延素子をパルス発生回路から切り放し遅延素子補正回路４７に切り替える。
すなわち（ＳＷ１）（４５），（ＳＷ２）（４６）を各々Ｂ，ｂに切り替える。
【００５８】
上記の動作を行うために定期的にパルス発生モードとパルス幅補正モードを切り替える必要が有る。
このモード切り替えをモード入力４９で行う。
【００５９】
光ディスク１はデータ領域をセクタ単位で管理しており、必ずセクタアドレスを記録したヘッダー部とデータ部が対となっている。
本発明の光パルス発生回路は光ディスクが記録動作を行うときのみ動作するか、詳しく動作を説明すると上記データ部でのみ記録動作すなわち光パルス発生を行い、ヘッダー部では光パルス発生（記録動作）は起きない。
【００６０】
しかも、ヘッダー部は定期的に出現するため、前記パルス幅補正期間として好適である。
前記遅延素子４３の具体例を図３（ａ），（ｂ）を示すが、何れも安価な回路素子で実現可能でＩＣ化も容易である。
【００６１】
すなわち、図３（ａ）は入出力端７１，７２間に直列に接続される二つのバッファー７３，７４間に電圧制御型可変抵抗７５とコンデンサ７６とによるＣＲ遅延回路を設け、電圧制御型可変抵抗７５をコントロール電圧入力端子７７からのコントロール電圧で制御することにより所望の遅延時間が得られるようにしたものである。
【００６２】
また、図３（ｂ）は入出力端子７８，７９間にスイッチ（ＳＷ）８２とコンデンサ８３を介してバッファー８５を接続すると共に、前記（ＳＷ）８２の両端に接続される電圧制御型電流源８０，８１をコントロール電圧入力端子８４からのコントロール電圧で制御することにより、コンデンサ８３の充放電特性を可変することで所望の遅延時間が得られるようにしたものである。
【００６３】
図４には遅延素子補正回路４７の一具体例としてリングオシレータ及びＰＬＬを利用した例を示す。
すなわち、これは、電圧制御型遅延素子９０をリングオシレータ部９７の一部として取り込む。
【００６４】
このリングオシレータ出力９６と参照パルス９５の位相比較を比較器９４で行い、比較結果を積分器９３を通し遅延素子コントロール電圧９２として遅延素子９０にフィードバックすることにより遅延素子９０の遅延時間は参照パルス周期に比例するようにしたものである。
【００６５】
本発明の別の実施例として例えばモノマルチ回路の時定数を制御して同様にパルス幅を制御することも可能である。
すなわち図５はパルス幅制御をモノマルチ回路で行う一例で有るが、この図５のコンデンサ３あるいは抵抗４を電圧制御する事で前記実施例と同じ効果が得られる。
【００６６】
この場合でも定期的にヘッダー部で参照パルスによる補正動作が必要である。
本発明で用いる前記外部参照パルス列を固定周波数とすると光パルス幅は固定時間幅単位の切り替えが可能となる。
【００６７】
通常、光パルス幅は数ｎｓｅｃステップで切り替えできることが望ましく、光ディスクの記録位置（内周、中周、外周等）で数ステップづつ切り替えることが一般的である。
【００６８】
ところで、この外部参照パルス列として光ディスク装置が持つ記録基準クロック（マスタクロック）を用いると例えば公知のＭＣＡＶディスクに記録する場合、光ディスクの半径位置により記録周波数が変化し、それに比例して光パルス幅も自動的に変化するため上記の様な光パルス幅制御が不要となり便利である。
【００６９】
ただし、この場合でも記録半径位置変化に伴う線速度（光ディスクの上を光ビームが辿る速度）が変化する為、若干の光パルス幅調整が必要な場合がある。
以上のようにして、本発明では外部参照パルスで定期的に補正できるパルス発生手段を用いるためパルス発生回路自体に絶対精度は必要無い。
【００７０】
すなわち、安価な回路素子で数ｎｓｅｃの精度を容易に実現できる。また、回路素子に絶対精度が不要であるためＩＣ化にも適している。
また、本発明では、光パルス幅を決める基準は外部参照パルスとなるため、この参照パルスとして光ディスク装置の基準クロック（マスタクロック）を用いれば、公知のＭＣＡＶディスクに於ける場合のようにディスクの半径位置で基準クロックが変化しても記録光パルス幅が自動的に追従する利点がある。
【００７１】
【発明の効果】
従って、以上詳述したように本発明によれば、簡易な構成により調整が不要でかつ長期に渡り高い光パルス幅精度を保持し得るようにした光ディスク用光パルス幅制御装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明が適要される光ディスク装置の全体構成を示すブロック図である。
【図２】本発明の要部として光ディスク用光パルス幅制御装置の一実施例を示す。ブロック構成図及びそれの動作説明図とタイミングチャートである。
【図３】本発明の一実施例に用いる遅延素子の具体例を示す回路図である。
【図４】本発明の一実施例に用いる遅延素子補正回路の具体例を示す回路図である。
【図５】従来の光パルス幅制御手段を示す回路図である。
【図６】従来の光パルス幅制御手段を示す回路図である。
【図７】従来の光パルス幅制御手段を示す回路図である。
【符号の説明】
１…光ディスク、４１…入力パルス端子、４２…出力パルス端子、４３…遅延素子、４４…フリップフロップ、４５，４６…スイッチ（ＳＷ）、４７…遅延素子補正回路、４８…コントロール信号、４９…モード入力、５０…参照パルス入力、４０…パルス幅設定入力。
【図１】
0003691861.tif 000002
【図２】
0003691861.tif 000003
【図３】
0003691861.tif 000004
【図４】
0003691861.tif 000005
【図５】
0003691861.tif 000006
【図６】
0003691861.tif 000007
【図７】
0003691861.tif 000008