(57)【特許請求の範囲】
【請求項１】
画像データと前記画像データのコマ情報と前記画像データを書き込むアドレスを示す第１の書き込み先アドレスを供給する中央演算装置（以下、ＣＰＵという）と、
前記ＣＰＵから前記コマ情報を受信するラッチ回路と、
前記ＣＰＵから供給された前記第１の書き込み先アドレスと前記ラッチ回路から供給された前記コマ情報から第２の書き込み先アドレスを割り振るアドレススクランブラと、
前記アドレススクランブラから供給された第２の書き込み先アドレスに従って前記ＣＰＵから供給された前記画像データを格納するＲＡＭと、
前記ＲＡＭから供給された前記画像データをデジタル−アナログ変換し、変換後に、前記第１の書き込み先アドレスと１対１に対応する第１の読み出し先アドレスを前記アドレススクランブラに供給するデジタル−アナログ変換器と、
を具備し、
前記アドレススクランブラは、前記第２の書き込み先アドレスと１対１に対応する第２の読み出し先アドレスを前記ＲＡＭに供給し、前記ＲＡＭは、前記第２の読み出し先アドレスに従って前記画像データを読み出すことを特徴とする画像処理ＬＳＩ。
【請求項２】
前記アドレススクランブラは、コマ毎に異なる前記第２の書き込み先アドレスを割り振ることを特徴とする請求項１記載の画像処理ＬＳＩ。
【請求項３】
前記アドレススクランブラは、前記第１の書き込み先アドレスの少なくとも一部を反転させることにより、コマ毎に異なる前記第２の書き込み先アドレスを割り振ることを特徴とする請求項１記載の画像処理ＬＳＩ。
【請求項４】
前記アドレススクランブラは、前記コマ情報を上位ビット、前記第１の書き込み先アドレスを下位ビットとして、前記第２の書き込み先アドレスを割り振ることを特徴とする請求項１記載の画像処理ＬＳＩ。
【請求項５】
前記アドレススクランブラは、前記コマ情報を上位ビット、前記第１の読み出し先アドレスを下位ビットとして、前記第２の読み出し先アドレスを割り振ることを特徴とする請求項１記載の画像処理ＬＳＩ。
【請求項６】
前記アドレススクランブラはＲＯＭであることを特徴とする請求項１記載の画像処理ＬＳＩ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パソコン等に使用される画像処理ＬＳＩ（大規模半導体集積回路）に関する。
【０００２】
【従来の技術】
図３に、従来の画像処理ＬＳＩの構成を示す。ＣＰＵ（中央演算装置）１０１からの１コマ分の画像データ（デジタルデータ）は、ＣＰＵ１０１からの書き込み先アドレスに従ってＲＡＭ１０３に格納される。
【０００３】
デジタル−アナログ（ＤＡ）変換器１０５は、ＲＡＭ１０３からの画像データをアナログの画像データに変換する。ＤＡ変換器１０５は、画像データのデジタル−アナログ変換が終るたびに、読み出し先アドレスを、ＲＡＭ１０３に供給し、次の画像データが入力される。
【０００４】
１コマ分の画像データのデジタル−アナログ変換が終了すると、ＣＰＵ１０１から次のコマの画像データが、ＣＰＵ１０１からの書き込み先アドレスに従って、ＲＡＭ１０３に格納される。
【０００５】
ディスプレイ１０７は、ＤＡ変換器１０５からのアナログの画像データを表示する。
【０００６】
デジタル−アナログ（ＤＡ）変換器１０５は、ＲＡＭ１０３からの画像データをアナログの画像データに変換する。ＤＡ変換器１０５は、画像データのデジタル−アナログ変換が終るたびに、読み出し先アドレスを、ＲＡＭ１０３に供給し、この変換の後次の画像データが入力される。
【０００７】
ディスプレイ１０７は、ＤＡ変換器１０５からのアナログの画像データを表示する。
【０００８】
以後、上述した動作が繰り返される。
【０００９】
尚書き込み先アドレスと読み出し先アドレスは、１対１に対応する。
【００１０】
ＲＡＭ１０３には、たくさんのメモリセルが準備され、各アドレスとビットで構成される。ＲＡＭ１０３の各アドレスおよびビットは、ディスプレイ１０７の表示位置および表示状態とが１対１に固定されている。
【００１１】
そしてディスプレイ１０７の表示位置に対応した各画像データが、ＲＡＭ１０３の各アドレスに格納される。
【００１２】
画像処理ＬＳＩは、主にＣＰＵ１０１，ＲＡＭ１０３，ＤＡ変換器１０５からなる。ディスプレイ１０７は、画像処理ＬＳＩとは別個である。
【００１３】
【発明が解決しようとする課題】
図４に、従来のＲＡＭ１０３不良とディスプレイ１０７不良位置の関係の示している。ここでは簡略化のために、一書き込み先アドレスに付随する８ビット（０から７ビット）からなる画像データを使って、ディスプレイ１０７の１ピクセル分の明るさを指示とする。
【００１４】
そして、書き込み先アドレス１がディスプレイ１０７の左上隅のピクセルに対応する。書き込み先アドレス２がその右隣のピクセルに対応する。ずーと進んで右端ピクセルまで行ったら、次は一段下ラインの左端ピクセルに移り同様に進んで、書き込み先アドレス９９９９９で右下隅のピクセルになるとしよう。
【００１５】
各書き込み先アドレスの画像データは、ＤＡ変換器７からの読み出しアドレス１から順次ＤＡ変換器１０５に送られてアナログの画像データに変換される。ＤＡ変換器１０５からの画像データは、ディスプレイ１０７に送られ、ディスプレイ１０７の各指定ピクセル位置に表示される。
【００１６】
前述した如く、ＤＡ変換器１０５は、各読み出し先アドレスの画像データのデジタル−アナログ変換を終了すると、次の読み出し先アドレスを、ＲＡＭに供給する。
【００１７】
ここで、ＲＡＭ１０３のアドレス（書き込み先アドレス；読み出し先アドレス）３のビット６，７が０に固定される不良が発生したとする。ビット７がデジタル−アナログ変換する上で最上位とすると、この上位２ビットの明るさに与える影響は絶大である。つまり両ビットが０となると、そのアドレス（読み出し先アドレス；書き込み先アドレス）３に対応するディスプレイ１０７の表示位置では黒に近い色の表示となる。
【００１８】
１秒間に１００コマ分の画像データがＲＡＭ１０３に格納・読み出された場合、１００コマの間、ＲＡＭ１０３の書き込みアドレス（読み出しアドレス）とディスプレイ１０７の表示位置は同じなので、黒に近い色は同じ表示位置に表示される。こうして人間の目に黒い点が知覚されて不具合が気になることになる。
【００１９】
なおＲＡＭ１０３のアドレス（書き込み先アドレス；読み出し先アドレス）３のビット６，７が１に固定される不良が発生した場合、ディスプレイ１０７は、白に近い色と表示する。
【００２０】
そこで本発明は、ＲＡＭの一部に不良が有っても、ディスプレイの表示は不具合とならない画像処理ＬＳＩを提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の画像処理ＬＳＩは、画像データと前記画像データのコマ情報と前記画像データを書き込むアドレスを示す第１の書き込み先アドレスを供給する中央演算装置（以下、ＣＰＵという）と、前記ＣＰＵから前記コマ情報を受信するラッチ回路と、前記ＣＰＵから供給された前記第１の書き込み先アドレスと前記ラッチ回路から供給された前記コマ情報から第２の書き込み先アドレスを割り振るアドレススクランブラと、前記アドレススクランブラから供給された第２の書き込み先アドレスに従って前記ＣＰＵから供給された前記画像データを格納するＲＡＭと、前記ＲＡＭから供給された前記画像データをデジタル−アナログ変換し、変換後に、前記第１の書き込み先アドレスと１対１に対応する第１の読み出し先アドレスを前記アドレススクランブラに供給するデジタル−アナログ変換器と、を具備し、前記アドレススクランブラは、前記第２の書き込み先アドレスと１対１に対応する第２の読み出し先アドレスを前記ＲＡＭに供給し、前記ＲＡＭは、前記第２の読み出し先アドレスに従って前記画像データを読み出すことを特徴とすることを特徴とする。
【００２２】
【発明の実施の形態】
人間の目は、闇夜にある光があった場合には、その光が弱いものであったとしても、同じ所から発光していると知覚しやすい。しかし人間の目は、もしその光が規則性なく、早く動き廻ると、その光を知覚できないという特性がある。ディスプレイのコマ送りが１秒間に１００コマ変わったとして、その光がランダムに位置が変わると、人間の目は、光を認知できなくなる。
【００２３】
逆に、光の中に黒い点があった場合にも、同じところに黒点が有ると、人間の目は、その黒い点を気づき易い。しかしその黒点がランダムに動き回る場合、人間の目は、ほとんどその黒点を知覚できなくなる。
【００２４】
本発明は、ＲＡＭのアドレスの割り振りを、コマ送りごとにランダムに変えたら、ＲＡＭのビット不良が有っても、人間の目には知覚し難くなるという発想のもとに考案された。
【００２５】
図１に、本発明の画像処理ＬＳＩの構成を示す。図２に、本発明のＲＡＭ５不良とディスプレイ９不良位置を示す。
【００２６】
図１において、主にＣＰＵ１，ラッチ回路２，ＲＡＭ５，ＤＡ変換器７が、画像処理ＬＳＩを構成し、ディスプレイ９は、別個である。
【００２７】
またＣＰＵ１，ＲＡＭ５，ＤＡ変換器７，ディスプレイ９は、従来のＣＰＵ１０１，ＲＡＭ１０３，ＤＡ変換器１０５，ディスプレイ１０７と同じ動作を行う。
【００２８】
異なる点は、ＣＰＵ１とＲＡＭ５の間に、アドレススクランブラ３が配置されていることである。そしてＣＰＵ１とアドレススクランブラ３の間に、ラッチ回路２が配置されている。
【００２９】
ＣＰＵ１から供給される各第１の書き込み先アドレス（Ａ１）と、ＤＡ変換器７から供給される各第１の読み出し先アドレス（Ｂ１）は、１対１に対応する。上述したように、ＤＡ変換器７は、画像データをデジタル−アナログ変換した後、その都度、第１の読み出し先アドレス（Ｂ１）を、アドレススクランブラ３に供給する。
【００３０】
アドレススクランブラ３としては、ＲＯＭを使用した場合を説明する。またここでは簡略化のために、一書き込み先アドレスに付随する８ビット（０から７ビット）からなる画像データを使って、ディスプレイ１０７の１ピクセル分の明るさを表示する。
【００３１】
ＲＡＭ５は、従来と同様、１秒間に１００コマ分の画像データを格納すると共に読み出す。
【００３２】
各第１の書き込み先アドレス（Ａ１）が、ＣＰＵ１からアドレススクランブラ（以下、ＲＯＭと記す）３に供給される。またＣＰＵ１は、コマ情報（Ｃ）をラッチ回路２に供給する。ラッチ回路２は、ＣＰＵ１から次のコマ情報（Ｃ）が供給されるまで、そのコマ情報（Ｃ）を、アドレススクランブラ３に出力し続ける。一コマ情報（Ｃ）は、６ビットのデータである。尚一コマ情報（Ｃ）は、ＲＡＭ５が、一コマ分の画像データを格納すると共に読み出す間存続する。
【００３３】
コマ情報（Ｃ）は、ＲＯＭ３の各アドレスを決定する上位ビットとなる。各第１の書き込み先アドレス（Ａ１）は、ＲＯＭ３の各アドレスを決定する下位ビットとなる。
【００３４】
第１番目のコマ情報（Ｃ）と各第１の書き込み先アドレス（Ａ１）により、ＲＯＭ３の各アドレスが指定される。
【００３５】
第１番目のコマ情報（Ｃ）の間、ＲＯＭ３は、各第１の書き込み先アドレス（Ａ１）と同一のデータの各第２の書き込み先アドレス（Ａ２）を記憶している。つまり第２の書き込み先アドレス（Ａ２）は、ＲＡＭ５のアドレス１を意味するデータから始まる。
【００３６】
ＲＡＭ５は、各第２の書き込み先アドレス（Ａ２）に従って、第１番目のコマの画像データを格納する。この場合、ＲＡＭ５のアドレス３のビット６，７が０に固定される不良が発生しているとする。
【００３７】
ＲＡＭ５に第１番目のコマの画像データの格納を終えると、ＤＡ変換器７は、第１の読み出し先アドレス（Ｂ１）を、ＲＯＭ３に供給する。
【００３８】
上述したように、各第１の読み出し先アドレス（Ｂ１）と各第１の書き込み先アドレス（Ａ１）が１対１に対応する。
【００３９】
ＲＯＭ３は、コマ情報（Ｃ；上位ビット）と第１番目の第１の読み出し先アドレス（Ｂ１；下位ビット）によりアドレスが指定される。この時、ＲＯＭ３は、ＲＡＭ５のアドレス１を意味するデータである第１番目の第２の読み出し先アドレス（Ｂ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５は、アドレス１に記憶されている８ビットの画像データを読み出す。
【００４０】
ＤＡ変換器７は、ＲＡＭ５からの画像データをデジタル−アナログ変換した後、第２番目の第１の読み出し先アドレス（Ｂ１）を、ＲＯＭ３に供給する。
【００４１】
ＲＯＭ３は、コマ情報（Ｃ；上位ビット）と第２番目の第１の読み出し先アドレス（Ｂ１；下位ビット）によりアドレスが指定される。この時、ＲＯＭ３は、ＲＡＭ５のアドレス２を意味するデータである第２番目の第２の読み出し先アドレス（Ｂ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５は、アドレス２に記憶されている８ビットの画像データを読み出す。
【００４２】
以上の動作が、第１番目のコマの間、繰り返される。この結果、図２（ａ）に示す如く、ＲＡＭ５のアドレス３に対応するディスプレイ９の表示位置に黒に近い色が表示される。
【００４３】
尚第２の書き込み先アドレス（Ａ２）と第２の読み出しアドレス（Ｂ２）は、１対１に対応している。
【００４４】
次に、ＲＡＭ５が、第２番目のコマの画像データを格納すると共に読み出す場合を説明する。
【００４５】
ＲＯＭ３は、第２番目のコマの間、全第１の書き込み先アドレス（Ａ１）のデータを反転したデータを保存している。
【００４６】
ＣＰＵ１（→ラッチ回路２）からの第２番目のコマ情報（Ｃ）と第１番目の第１の書き込み先アドレス（Ａ１）により、ＲＯＭ３のアドレスが指定される。このとき、ＲＯＭ３は、アドレス９９９９９を意味するデータである第１番目の第２の書き込み先アドレス（Ａ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５には、アドレス９９９９９が割り振られる。この結果、ＣＰＵ１からの画像データは、ＲＡＭのアドレス９９９９９に格納される。
【００４７】
ラッチ回路２からの第２番目のコマ情報（Ｃ）と第２番目の第１の書き込み先アドレス（Ａ１）により、ＲＯＭ３のアドレスが指定される。このとき、ＲＯＭ３は、アドレス９９９９８を意味するデータである第２の書き込み先アドレス（Ａ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５には、アドレス９９９９８が割り振られる。この結果、ＣＰＵ１からの画像データは、ＲＡＭのアドレス９９９９８に格納される。
【００４８】
以降、同様な手順で、ＣＰＵ１からの画像データが、ＲＡＭ５に格納される。
【００４９】
この場合、ビット不良のＲＡＭ５のアドレスは、９９９９７である。
【００５０】
ＲＡＭ５に第２番目のコマの画像データの格納を終えると、ＤＡ変換器７は、第１番目の第１の読み出し先アドレス（Ｂ１）を、ＲＯＭ３に供給する。
【００５１】
上述したように、各第１の読み出し先アドレス（Ｂ１）と各第１の書き込み先アドレス（Ａ１）が１対１に対応する。
【００５２】
ＲＯＭ３は、コマ情報（Ｃ；上位ビット）と第１番目の第１の読み出し先アドレス（Ｂ１；下位ビット）によりアドレスが指定される。この時、ＲＯＭ３は、アドレス９９９９９を意味するデータである第１番目の第２の読み出し先アドレス（Ｂ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５は、アドレス９９９９９に記憶されている８ビットの画像データを読み出す。
【００５３】
ＤＡ変換器７は、ＲＡＭ５からの画像データをデジタル−アナログ変換した後、第２番目の第１の読み出し先アドレス（Ｂ１）を、ＲＯＭ３に供給する。
【００５４】
ＲＯＭ３は、コマ情報（Ｃ；上位ビット）と次の第１の読み出し先アドレス（Ｂ１；下位ビット）によりアドレスが指定される。この時、ＲＯＭ３は、アドレス９９９９８を意味するデータである第２番目の第２の読み出し先アドレス（Ｂ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５は、アドレス９９９９８に記憶されている８ビットの画像データを読み出す。
【００５５】
以上の動作が、第２番目のコマの間、繰り返される。この結果、図２（ｂ）に示す如く、ＲＡＭ５のアドレス９９９９７に対応するディスプレイ９の表示位置に黒に近い色が表示される。
【００５６】
尚第２の書き込みアドレス（Ａ２）と第２の読み出しアドレス（Ｂ２）は、１対１に対応する。
【００５７】
次に、ＲＡＭ５が、第３番目のコマの画像データを格納すると共に読み出す場合を説明する。
【００５８】
ＲＯＭ３は、第３番目のコマの間、所定のアドレスには、第１の書き込み先アドレス（Ａ１）の最上位に相当するデータをそのまま保存している。そしてＲＯＭ３は、残りのアドレスには、第１の書き込み先アドレス（Ａ１）のデータを反転したデータを保存している。
【００５９】
ＣＰＵ１（→ラッチ回路２）からの第２番目のコマ情報（Ｃ）と第１番目の第１の書き込み先アドレス（Ａ１）により、ＲＯＭ３のアドレスが指定される。このとき、ＲＯＭ３は、アドレス４９４８０を意味するデータである第２の書き込み先アドレス（Ａ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５には、アドレス４９４８０が割り振られる。この結果、ＣＰＵ１からの画像データは、ＲＡＭのアドレス４９４８０に格納される。
【００６０】
ラッチ回路２からの第３番目のコマ情報（Ｃ）と第２番目の第１の書き込み先アドレス（Ａ１）により、ＲＯＭ３のアドレスが指定される。このとき、ＲＯＭ３は、アドレス４９４７９を意味するデータである第２の書き込み先アドレス（Ａ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５には、アドレス４９４７９が割り振られる。この結果、ＣＰＵ１からの画像データは、ＲＡＭのアドレス４９４７９に格納される。
【００６１】
以降、同様な手順で、ＣＰＵ１からの画像データが、ＲＡＭ５に格納される。
【００６２】
この場合、ビット不良のＲＡＭ５のアドレスは、４９４７８である。
【００６３】
ＲＡＭ５に第３番目のコマの画像データの格納を終えると、ＤＡ変換器７は、第１番目の第１の読み出し先アドレス（Ｂ１）を、ＲＯＭ３に供給する。
【００６４】
上述したように、各第１の読み出し先アドレス（Ｂ１）と各第１の書き込み先アドレス（Ａ１）が１対１に対応する。
【００６５】
ＲＯＭ３は、コマ情報（Ｃ；上位ビット）と第１番目の第１の読み出し先アドレス（Ｂ１；下位ビット）によりアドレスが指定される。この時、ＲＯＭ３は、アドレス４９４８０を意味するデータである第２の読み出し先アドレス（Ｂ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５は、アドレス４９４８０に記憶されている８ビットの画像データを読み出す。
【００６６】
ＤＡ変換器７は、ＲＡＭ５からの画像データをデジタル−アナログ変換した後、第２番目の第１の読み出し先アドレス（Ｂ１）を、ＲＯＭ３に供給する。
【００６７】
ＲＯＭ３は、コマ情報（Ｃ；上位ビット）と次の第１の読み出し先アドレス（Ｂ１；下位ビット）によりアドレスが指定される。この時、ＲＯＭ３は、アドレス４９４７９を意味するデータである第２の読み出し先アドレス（Ｂ２）を、ＲＡＭ５に供給する。これにより、ＲＡＭ５は、アドレス４９４７９に記憶されている８ビットの画像データを読み出す。
【００６８】
以上の動作が、第２番目のコマの間、繰り返される。この結果、図２（ｃ）に示す如く、ＲＡＭ５のアドレス４９４７８に対応するディスプレイ９の表示位置に黒に近い色が表示される。
【００６９】
尚第２の書き込み先アドレス（Ａ２）と第２の読み出し先アドレスは、１対１に対応している。
【００７０】
以下、ＲＯＭ３は、第１００番目のコマまで、ＲＡＭ５の不良個所に異なるアドレスが割り振られるようなデータ（第２の書き込み先アドレス）を保存する。
【００７１】
以上黒に近い色は、１００分に１秒単位で不規則に動くので、人間の目では知覚することが困難になる。
【００７２】
この場合でも、ディスプレイ９に表示される画像に不都合を生じない。
【００７３】
なお、ＲＯＭ３の保存内容は、コマ毎にＲＡＭ５の不良個所に異なるアドレスが割り振られるようになっていれば良い。
【００７４】
アドレススクランブラ３は、ＲＯＭの代わりに、コマ毎にＲＡＭ５の不良個所に異なるアドレスを振り分ける手段であれば良い。
【００７５】
【発明の効果】
以上本発明によれば、ＲＡＭの一部に不良があっても、ディスプレイの表示は不具合とならない画像処理ＬＳＩを得ることが出来る。
【図面の簡単な説明】
【図１】本発明の画像処理ＬＳＩの構成を示すブロック図である。
【図２】本発明のＲＡＭ不良とディスプレイ不良個所の関係を示す図である。
【図３】従来の画像処理ＬＳＩの構成を示すブロック図である。
【図４】従来のＲＡＭ不良とディスプレイ不良個所の関係を示す図である。
【符号の説明】
１・・ＣＰＵ、２・・ラッチ回路、３・・アドレススクランブラ、５・・ＲＡＭ、７・・ＤＡ（デジタル−アナログ）変換器、９・・ディスプレイ。
【図１】
0003655231.tif 000002
【図２】
0003655231.tif 000003
【図３】
0003655231.tif 000004
【図４】
0003655231.tif 000005