(57)【特許請求の範囲】
【請求項１】
直流磁界が印加される磁性体に複数の中心導体を互いに交差させて配置し、前記各中心導体のポート部とアース間に整合容量を接続してなる非可逆回路素子において、
前記複数の中心導体は一枚の金属板で形成されており、前記中心導体のうち、入出力端子に接続された少なくとも１つの中心導体の先端部が所定の値のインダクタンスを有するように形成され、該インダクタンスが前記ポート部と前記入出力端子との間に接続されており、前記インダクタンスと前記整合容量とこの非可逆回路素子が実装される実装基板の入出力伝送線路のはんだ付けランドに生じる電極分布容量とでπ型の低域通過フィルタが形成されることを特徴とする非可逆回路素子。
【請求項２】
前記インダクタンスを有するように前記中心導体の先端部が屈曲されて形成されていることを特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記インダクタンスを有するように前記中心導体の先端部が他の部位よりも幅が狭くまたは厚みが薄く形成されていることを特徴とする請求項１または請求項２のいずれかに記載の非可逆回路素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波帯等の高周波帯域で使用される非可逆回路素子、例えば、アイソレータ、サーキュレータに関し、特に移動通信機器に使用する場合の小型化、低価格化に対応できる非可逆回路素子に関する。
【０００２】
【従来の技術】
一般に、集中定数型のアイソレータ、サーキュレータ等の非可逆回路素子は、信号の伝送方向には減衰量が極めて小さく、逆方向には極めて大きい特性を有している。この種のアイソレータとして、従来、例えば図８に示すような構造のものがある。
【０００３】
このアイソレータは、主として上ヨーク２と下ヨーク８とで構成される磁気閉回路内に、永久磁石３、３本の中心導体５１、５２、５３及びフェライト５４とからなる磁性組立体５、及び樹脂ケース７を配設した構造のものである。上記中心導体５１、５２のポート部Ｐ１，Ｐ２は、上記樹脂ケース７に形成された入出力端子７１、７２及び整合用コンデンサＣｏ，Ｃｏに接続され、中心導体５３のポート部Ｐ３は整合用コンデンサＣｏ及び終端抵抗Ｒに接続され、各コンデンサＣｏ及び終端抵抗Ｒの一端はアース端子７３，７３に接続されている。
【０００４】
図９はこのアイソレータの等価回路図である。図９に示すように、従来のアイソレータは、中心導体５１、５２、５３の先端部にあたるポートＰ１，Ｐ２，Ｐ３に整合回路としてそれぞれ整合容量Ｃｏが接続され、１つのポートＰ３に終端抵抗Ｒを接続して構成されている。なお、各インダクタンスＬはフェライト５４と中心導体５１、５２、５３とにより形成される等価的なインダクタンスである。
【０００５】
そして、このアイソレータは、携帯電話、自動車電話等の移動通信機器のアンテナ共用回路の送受信回路部に採用され、表面に入出力用の伝送線路及びアース電極が形成され、裏面の略全面にアース電極が形成された実装基板に表面実装されて使用される。
【０００６】
【発明が解決しようとする課題】
一般的に、このような通信機器に組み込まれる増幅器には非直線性が存在しており、これが不要輻射、つまりスプリアス（基本波の整数倍、特に２倍波、３倍波）の発生原因となっている。この不要輻射は、混信や他の通信機器の電力増幅部の異常動作の要因となることから、一定のレベル以下にすることが規格化されている。
【０００７】
また、アイソレータはその伝送方向の特性としてバンドパスフィルタの機能をも有しており、このため通過帯域より離れた周波数帯域では伝送方向でも減衰量が大きいという特性を有している。しかし、アイソレータは元来帯域外の減衰を得るためのものではなく、上記従来のアイソレータでは不要輻射の周波数帯域（特に、基本波の２倍波、３倍波）で所望の減衰量を得ることはできない。このため、この種の従来の通信機器においては、別途フィルタ等を用いて不要輻射を減衰させる方法が採用されている。
【０００８】
すなわち、上記従来のアイソレータを用いた場合、上記のように不要輻射防止用のフィルタが必要であり、このフィルタの分だけ部品コストが上昇するとともに大型化するという問題があり、小型化、低価格化に対する要請に対応できないという問題があった。
【０００９】
そこで、本発明の目的は、帯域外での減衰量を大きくして不要輻射の発生を大幅に低減することができ、よって、小型化、低価格化に貢献できる非可逆回路素子を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に係る発明は、直流磁界が印加される磁性体に複数の中心導体を互いに交差させて配置し、前記各中心導体のポート部とアース間に整合容量を接続してなる非可逆回路素子において、
前記複数の中心導体は一枚の金属板で形成されており、前記中心導体のうち、入出力端子に接続された少なくとも１つの中心導体の先端部が所定の値のインダクタンスを有するように形成され、該インダクタンスが前記ポート部と前記入出力端子との間に接続されており、前記インダクタンスと前記整合容量とこの非可逆回路素子が実装される実装基板の入出力伝送線路のはんだ付けランドに生じる電極分布容量とでπ型の低域通過フィルタが形成されることを特徴とするものである。
【００１２】
請求項２に係る発明は、請求項１に記載の非可逆回路素子において、前記インダクタンスを有するように前記中心導体の先端部が屈曲されて形成されていることを特徴とするものである。
【００１３】
請求項３に係る発明は、請求項１または請求項２のいずれかに記載の非可逆回路素子において、前記インダクタンスを有するように前記中心導体の先端部が他の部位よりも幅が狭くまたは厚みが薄く形成されていることを特徴とするものである。
【００１４】
上記の構成によれば、中心導体の先端部に形成されたインダクタンスと、整合容量と、実装基板の入出力伝送線路の電極分布容量等の外部容量とで低域通過フィルタを形成することができるので、帯域外における減衰量を大幅に改善することができる。
【００１５】
すなわち、外形寸法を変えることなく非可逆回路素子に低域通過フィルタを構成するインダクタンス及び容量を形成することができ、これらのインダクタンス及び容量と、実装基板に形成される電極分布容量等の外部容量とで低域通過フィルタを構成することができるので、本発明に係る非可逆回路素子を用いれば、従来必要であった不要輻射防止用の別のフィルタを用いることなく、不要輻射を大幅に低減することができる。
【００１６】
【発明の実施の形態】
以下、本発明をその実施例を示す図面に基づいて説明する。
【００１７】
本発明の一実施例の係るアイソレータの構造、構成を図１〜図３に示す。図１はアイソレータの分解斜視図、図２は永久磁石及び上ヨークを除いた状態での平面図、図３は等価回路図である。なお、図１及び図２に示すコンデンサ、インダクタンスは、それぞれ図３に示す整合容量、インダクタンスに対応するものであり、同一符号を記す。
【００１８】
本実施例のアイソレータは、図１及び図２に示すように、磁性体金属からなる箱状の上ヨーク２の内面に円板状の永久磁石３を配置するとともに、該上ヨーク２に同じく磁性体金属からなる概略コ字状の下ヨーク８を装着して磁気閉回路を形成し、下ヨーク８内の底面８ａ上には樹脂ケース７が配設され、該樹脂ケース７内には磁性組立体５、整合用コンデンサＣ１〜Ｃ３、終端抵抗Ｒが配設され、磁性組立体５に永久磁石３により直流磁界が印加されるように構成されている。上記磁性組立体５は、円板状のフェライト５４の下面に薄板状の金属板からなる３本の中心導体５１〜５３のアース部を当接し、フェライト５４の上面に３本の中心導体５１〜５３を絶縁シート（不図示）を介在させて互いに１２０度の角度をなすように折り曲げて配置した構造のものであり、中心導体５１、５２の先端部は、所定のインダクタンス値が形成されるようにそれぞれ幅狭くかつＶ字状に屈曲して形成されており、中心導体５１、５２の先端部にはそれぞれインダクタンスＬｆが形成されている。
【００１９】
つまり、本実施例のアイソレータにおいては、信号入出力側の２つの中心導体５１、５２の先端部はインダクタンス形成に適した形状に加工され、中心導体５１、５２のポート部Ｐ１，Ｐ２と中心導体５１、５２の先端５１ａ，５２ａとの間にはそれぞれ所定の値のインダクタンスＬｆが形成されて構成されている。
【００２０】
上記樹脂ケース７は、電気的絶縁部材からなり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構造のもので、入出力端子７１、７２及びアース端子７３、７３がその一部を樹脂内に埋設して設けられ、底壁７ｂの略中央部には挿通孔７ｃが形成されている。入出力端子７１、７２は樹脂ケース７の一方側両角部に配置され、それぞれの一端側は底壁７ｂの上面に露出するように、他端側は底壁７ｂの下面及び側壁７ａの外面に露出するように設けられている。また、アース端子７３、７３は樹脂ケース７の他方側に配置され、それぞれの一端側は底壁７ｂのコンデンサＣ１〜Ｃ３及び終端抵抗Ｒが配置される部分に所定の形状で露出するように、他端側は底壁７ｂの下面及び側壁７ａの外面に露出するように設けられている。
【００２１】
上記挿通孔７ｃ内には上記磁性組立体５が挿入配置され、この磁性組立体５の下面の各中心導体５１〜５３のアース部は上記下ヨーク８の底面８ａに接続されている。
【００２２】
上記挿通孔７ｃの周縁にはそれぞれ整合用のチップコンデンサＣ１〜Ｃ３、チップ終端抵抗Ｒが配置されている。各コンデンサＣ１〜Ｃ３の下面電極、及び終端抵抗Ｒの一端側の電極はそれぞれアース端子７３、７３に接続されている。各コンデンサＣ１〜Ｃ３の上面電極にはそれぞれ各中心導体５１〜５３のポート部Ｐ１〜Ｐ３が接続され、終端抵抗Ｒの他端側はポート部Ｐ３に接続されている。
【００２３】
中心導体５１、５２の先端５１ａ，５２ａは、入出力端子７１、７２の一端側である底壁７ｂの左右上端部に露出した部分にそれぞれ接続されている。つまり、中心導体５１，５２のポート部Ｐ１，Ｐ２はそれぞれインダクタンスＬｆを介して入出力端子７１、７２に接続されている。
【００２４】
すなわち、本実施例のアイソレータは、図３の等価回路図に示すように、中心導体５１、５２、５３の先端部にあたるポートＰ１〜Ｐ３に整合容量Ｃ１〜Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接続され、２つのポートＰ１，Ｐ２と信号の入出力端となる入出力端子７１、７２との間にはそれぞれインダクタンスＬｆが接続された構成となっている。
【００２５】
そして、このアイソレータは、図４に示すように、表面に入出力用の伝送線路１１、１２及びアース電極１３が形成され、裏面の略全面にアース電極が形成された実装基板１０に表面実装されて使用される。具体的には、アイソレータの入出力端子７１、７２は伝送線路１１、１２のはんだ付けランド１１ａ，１２ａに、アース端子７３、７３はアース電極１３、１３にそれぞれはんだ付けされて実装される。
【００２６】
アイソレータの入出力端子７１、７２がはんだ付けされるはんだ付けランド１１ａ，１２ａは、十分な実装強度（はんだ付け強度）を得るために他の部位よりも幅の広く形成されており、はんだ付けランド１１ａ，１２ａと裏面に形成されたアース電極間にはそれぞれ電極分布容量Ｃｐが必然的に生じている。
【００２７】
次に、本実施例のアイソレータの作用効果について説明する。図５及び図６は上記のアイソレータが実装基板１０に実装された状態での等価回路図であり、図６は実装状態での作用（動作原理）を説明するための等価回路図である。
【００２８】
図５に示すように、本実施例のアイソレータが実装基板１０に実装された状態（図４参照）では、実装基板１０の伝送線路１１、１２のはんだ付けランド１１ａ，１２ａに寄生的に生じる電極分布容量Ｃｐ，Ｃｐがアイソレータの入出力端子７１、７２に接続された構成となる。そして、図６に示すように、アイソレータの信号入出力部（ポートＰ１、Ｐ２側）にはインダクタンスＬｆ、整合容量Ｃ１、Ｃ２の一部である容量Ｃｆ、及び外部容量である実装基板１０の電極分布容量Ｃｐからなるπ型の低域通過フィルタＬＰＦが形成される。
【００２９】
つまり、本実施例のアイソレータの整合容量Ｃ１、Ｃ２は、アイソレータの整合回路として機能する容量Ｃｏと上記π型の低域通過フィルタＬＰＦを形成する容量Ｃｆとの並列容量で構成されている。すなわち、本実施例のアイソレータの整合容量Ｃ１，Ｃ２は、従来のアイソレータの整合容量Ｃｏに容量Ｃｆを付加した値に設定されている。例えば、１．５ＧＨｚ帯においては、容量Ｃｏは約５ｐＦ、容量Ｃｆは約２ｐＦに設定され、９００ＭＨｚ帯においては、容量Ｃｏは約１０ｐＦ、容量Ｃｆは約３ｐＦに設定され、インダクタンスＬｆは２ｎＨ〜３ｎＨ程度に設定される。
【００３０】
容量Ｃｆは、通常、アイソレータの入出力インピーダンス（通常、５０Ω）が変化しないように、電極分布容量Ｃｐの容量値と同じ値になるように設定されるが、容量Ｃｆを電極分布容量Ｃｐと異なる値に設定することにより、アイソレータの入出力インピーダンスを変更することも可能である。
【００３１】
インダクタンスＬｆは、中心導体５１、５２の先端部の幅、形状、屈曲方法等を変えることにより、所望の値に設定される。
【００３２】
上記容量Ｃｆ、電極分布容量Ｃｐ及びインダクタンスＬｆの値は、実装基板の厚み、使用周波数帯、電気的特性、実装強度等を考慮して適宜設定される。
【００３３】
図７は、本実施例のアイソレータと従来のアイソレータを実装基板に実装した状態での周波数特性を示す図であり、実線は本実施例による特性を示し、破線は従来の特性を示す。図７に示すように、本実施例のアイソレータを用いれば、従来のものに比べ、高周波帯側での減衰量が大幅に大きくなってことがわかる。
【００３４】
以上のように、本実施例のアイソレータにおいては、信号入出力側の２つの中心導体５１、５２の先端部にはそれぞれインダクタンスＬｆが形成されており、実装基板１０に実装された状態で、各信号入出力部には、インダクタンスＬｆと整合容量Ｃ１（またはＣ２）と実装基板１０の電極分布容量Ｃｐとで低域通過フィルタＬＰＦが形成されるので、図７に示すように、帯域外における減衰量は従来のものに比べ大幅に改善されたものとなる。
【００３５】
すなわち、本実施例のアイソレータには、外形寸法を変えることなく低域通過フィルタＬＰＦを構成するインダクタンスＬｆ及び容量Ｃｆが内蔵され、かつ、実装基板１０には、はんだ付けランド１１ａ，１２ａに低域通過フィルタＬＰＦを構成する電極分布容量Ｃｐが必然的に形成されており、本実施例のアイソレータを用いれば、従来必要であった不要輻射防止用の別のフィルタを用いることなく、不要輻射を大幅に低減することができ、通信機器の小型化、低価格化に対応することができる。
【００３６】
なお、上記実施例では、中心導体５１、５２の先端部をＶ字状に屈曲させてインダクタンスＬｆを形成しているが、インダクタンスＬｆを形成する形状はこれに限るものではなく、例えば、コ字状あるいはＵ字状に屈曲したものでもよく、また、ミアンダ状に複数回屈曲したものでもよい。
【００３７】
また、上記実施例では、外部容量として実装基板のはんだ付けランド部に形成される電極分布容量を利用したもので説明したが、外部容量はこれに限るものではなく、外部容量としてチップコンデンサ等を用いるようにしてもよい。
【００３８】
また、上記実施例では、アイソレータの信号入出力側の両方の中心導体５１、５２の先端部に低域通過フィルタＬＰＦを構成するインダクタンスＬｆを形成したもので説明したが、これに限るものではなく、中心導体５１、５２のいずれか一方にのみ上記インダクタンスＬｆを形成した構成であってもよい。
【００３９】
また、上記実施例では、アイソレータを例にとって説明したが、ポートＰ３に終端抵抗Ｒを接続することなく、ポートＰ３を第３の入出力部として構成したサーキュレータも本発明を適用することができる。
【００４０】
また、全体の構造も上記実施例の図１及び図２に示すものに限るものではなく、例えば、上記複数の中心導体を、誘電体材料または磁性体材料からなる多層基板の異なる層に電極材を印刷あるいは蒸着等の方法により形成した構造のものであってもよい。この場合も、中心導体の先端部をインダクタンス形成に適した形状に形成することにより、上記インダクタンスＬｆを容易に形成することができる。
【００４１】
要するに、本発明は少なくとも１つの信号入出力部の中心導体の先端部に低域通過フィルタを構成するインダクタンスが形成されていることを特徴とするものであり、他の構成については特に限定するものではない。
【００４２】
【発明の効果】
以上説明したように、本発明に係る非可逆回路素子によれば、中心導体の先端部が所定の値のインダクタンスを有するように形成され、この中心導体の先端部に形成されたインダクタンスと、整合容量と、実装基板の電極分布容量等の外部容量とで低域通過フィルタを形成することができるので、帯域外における減衰量を大幅に改善することができる。
【００４３】
すなわち、外形寸法を変えることなく非可逆回路素子に低域通過フィルタを構成するインダクタンス及び容量を形成することができ、これらのインダクタンス及び容量と、実装基板に形成される電極分布容量等の外部容量とで低域通過フィルタを構成することができる。したがって、本発明に係る非可逆回路素子を用いれば、不要輻射防止用の別のフィルタを不要とすることができ、通信機器等の小型化、低価格化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るアイソレータの分解斜視図である。
【図２】本発明の一実施例に係るアイソレータの平面図である。
【図３】本発明に係るアイソレータの等価回路図である。
【図４】本発明の一実施例に係るアイソレータの実装状態を示す斜視図である。
【図５】本発明に係るアイソレータの実装状態での等価回路図である。
【図６】本発明に係るアイソレータの実装状態での作用を説明するための等価回路図である。
【図７】本発明と従来のアイソレータの周波数特性図である。
【図８】従来のアイソレータの分解斜視図である。
【図９】従来のアイソレータの等価回路図である。
【符号の説明】
２                上ヨーク
３                永久磁石
５                磁性組立体
５１〜５３        中心導体
５４              フェライト
７                樹脂ケース
７１、７２        入出力端子
７３              アース端子
８                下ヨーク
１０              実装基板
１１、１２        伝送線路
１１ａ，１２ａ    はんだ付けランド
Ｃ１〜Ｃ３        整合容量（コンデンサ）
Ｒ                終端抵抗
Ｌｆ              インダクタンス
Ｃｐ              電極分布容量
Ｐ１〜Ｐ３        ポート（ポート部）
【図１】
0003651137.tif 000002
【図２】
0003651137.tif 000003
【図３】
0003651137.tif 000004
【図４】
0003651137.tif 000005
【図５】
0003651137.tif 000006
【図６】
0003651137.tif 000007
【図７】
0003651137.tif 000008
【図８】
0003651137.tif 000009
【図９】
0003651137.tif 000010