(57)【特許請求の範囲】
【請求項１】
親機（Ｍ）に複数の子機（Ｓ１、Ｓ２…、Ｓ８）を共通線（Ｌ１、Ｌ２）でバス接続し、１ビットの間で“Ｈ”レベルまたは“Ｌ”レベルのままレベル変化が無い場合をバイナリーデータの“０”と識別し、１ビットの間で“Ｈ”レベルと“Ｌ”レベルが含まれてレベル変化がある場合をバイナリーデータの“１”と識別して前記親機、前記子機間で実データを送受するにあたり、前記親機、前記子機の一方から他方へ連続した“０”および連続した“１”のバイナリーテストデータをそれぞれ送信し、前記バイナリーテストデータを受信した前記親機、前記子機の他方は前記連続した“０”および連続した“１”の“Ｈ”レベルおよび“Ｌ”レベルの長さをそれぞれ測定し、測定時間を記憶メモリ（１、１１）に記憶し測定した実値に基づき前記実データを識別することを特徴とするインターホンデータ識別方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はインターホンデータ識別方法に関し、特に、データ単位長を測定することにより実値に基づきデータ識別するインターホンデータ識別方法に係わる。
【０００２】
【従来の技術】
従来から、インターホンデータ識別方法の１つとして、図５に示すようなインターホン装置が知られている。
このインターホン装置は、親機Ｍ'と複数の子機Ｓ1'、Ｓ2'…、Ｓ8'が共通線Ｌ1'、Ｌ2'でバス接続され、親機Ｍ'にはＣＰＵ５３と、データ送信回路５４と、データ受信回路５５とが備えられ、子機Ｓ1'には、ＣＰＵ６３と、データ送信回路６４と、データ受信回路６５とが備えられている（ここでは、子機が８台接続されていると想定する）。
【０００３】
親機Ｍ'のＣＰＵ５３は、データ送信回路５４とデータ受信回路５５が接続され、同様に子機Ｓ1'のＣＰＵ６３もデータ送信回路６４とデータ受信回路６５が接続されている。親機Ｍ'のデータ送信回路５４は共通線Ｌ1'を介して子機Ｓ1'のデータ受信回路６５と接続され、子機Ｓ1'のデータ送信回路６４は共通線Ｌ2'を介して親機Ｍ'のデータ受信回路５５に接続されている。
【０００４】
なお、以上の説明においては子機Ｓ1'についての構成を説明したが、その他の子機においても同様な構成を有する。よって、その他の子機Ｓ2'、Ｓ3'…、Ｓ8'についての説明は省略する。
この装置の制御方式として、図４（ａ）に示すような制御パターンがあり、周期Ｔ秒（データの通信速度が１０００ビット／秒なら１ｍＳ）を基本単位（１ビット）として、スタートビット▲１▼と、データビット▲２▼、▲３▼、▲４▼、▲５▼で構成されている。
【０００５】
親機Ｍ'と複数の子機Ｓ1'、Ｓ2'…、Ｓ8'が共通線Ｌ1'、Ｌ2'を通じ共通線式で配線されるシステムにおいて、親機Ｍ'が子機Ｓ1'を制御するために必要な制御パターンを、親機Ｍ'のＣＰＵ５３がデータ送信回路５４から子機Ｓ1'に対して送出する。
例えば、図４（ａ）に示す制御パターンでは、スタートビット▲１▼は２ビットの”Ｈ”レベルで構成される。データビット▲２▼、▲３▼、▲４▼、▲５▼は、１ビット＝Ｔ秒の”Ｈ”レベルおよび”Ｌ”レベルで構成される。ここでバイナリーデータの”０”と表わすためには、Ｔ秒＝１ビットの間で”Ｈ”レベルまたは”Ｌ”レベルのままレベル変化が無い場合を”０”のデータビット▲２▼、▲３▼と見なし、Ｔ秒の間で”Ｈ”レベルと”Ｌ”レベルが含まれレベル変化がある場合を”１”のデータビット▲４▼、▲５▼と見なす。
【０００６】
ここで、通常”１”は”Ｈ”＝Ｔ／２秒、”Ｌ”＝Ｔ／２秒に設定され、ＣＰＵ５３および６３はＴ／２秒の”Ｈ”レベルまたは”Ｌ”レベルを検出するために、Ｔ／４秒毎のタイミングでレベル検出を行っている。
つまり、データビット▲２▼においては”Ｌ”レベルだけで構成され、データビット▲３▼においては”Ｈ”レベルだけで構成されているため、Ｔ秒間にレベル変化は無いと見なせるため”０”と判断し、データビット▲４▼、▲５▼では”Ｈ”レベルと”Ｌ”レベルで構成されているので”１”と判断できる。
【０００７】
【発明が解決しようとする課題】
このようなインターホンデータ識別方法では、”１”を構成するために”Ｈ”レベル＝Ｔ／２秒、”Ｌ”レベル＝Ｔ／２秒に周期を設定してあるため、データ送信回路およびデータ受信回路の回路構成によっては電気的なバラツキによって、”Ｌ”レベル、”Ｈ”レベルのＴ秒が正確に出力されず、周期Ｔ秒（図４（ｂ）では▲６▼）が長くなったり短くなったりする事が考えられる。
【０００８】
ここで、親機から子機へと正常に”Ｈ”レベルのデータが送信されると、図４（ｂ）のＰ1に示すようになり、”Ｈ”レベルの識別に対し▲７▼だけ余裕がある。しかし、Ｐ2に示すように電気的な要因によって▲６▼（つまり、周期Ｔ秒）が十分確保されない場合に、▲８▼しか余裕がなくなってくる。これが極端な場合、Ｐ3に示すように▲７▼の余裕が確保されないと、”０”のデータを”１”と認識してしまう虞れがあった。
【０００９】
本発明は、このような難点を解消するためになされたもので、連続した”０”および連続した”１”の”Ｈ”レベルおよび”Ｌ”レベルの長さを測定し、周期Ｔ秒で出力された実データを、測定した実値に基づき正確に識別できるインターホンデータ識別方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この目的を達成するため本発明によるインターホンデータ識別方法は、親機に複数の子機を共通線でバス接続し、１ビットの間で“Ｈ”レベルまたは“Ｌ”レベルのままレベル変化が無い場合をバイナリーデータの“０”と識別し、１ビットの間で“Ｈ”レベルと“Ｌ”レベルが含まれてレベル変化がある場合をバイナリーデータの“１”と識別して親機、子機間で実データを送受するにあたり、親機、子機の一方から他方へ連続した“０”および連続した“１”のバイナリーテストデータをそれぞれ送信し、バイナリーテストデータを受信した親機、子機の他方は連続した“０”および連続した“１”の“Ｈ”レベルおよび“Ｌ”レベルの長さをそれぞれ測定し、測定時間を記憶メモリに記憶して測定した実値に基づき実データを識別するものである。
【００１１】
このように、連続した”０”および連続した”１”の”Ｈ”レベルおよび”Ｌ”レベルの長さを測定し、周期Ｔ秒で出力された実データを、測定した実値に基づき正確に識別することができる。
【００１２】
【発明の実施の形態】
以下、本発明によるインターホンデータ識別方法をその好ましい一実施例を示す図面を参照して詳述する。
図１に示すようなインターホン装置は、親機Ｍと複数の子機Ｓ1、Ｓ2…、Ｓ8が共通線Ｌ1、Ｌ2でバス接続されている（ここでは、子機は８台接続されていると想定する）。
【００１３】
親機ＭのＣＰＵ３には、複数の子機Ｓ1、Ｓ2…、Ｓ8に実データを送受するための実データ送信回路４と実データ受信回路５が接続されており、また実データの測定時間を記憶する記憶メモリ（ＲＡＭ）１と、処理手順および実データの送出時間を格納する記憶回路（ＲＯＭ）２も接続されている。同様に、子機Ｓ1のＣＰＵ１３においても、親機Ｍに実データを送受するための実データ送信回路１４と実データ受信回路１５が接続され、また実データの測定時間を記憶する記憶メモリ（ＲＡＭ）１１と、処理手順および実データの送出時間を格納する記憶回路（ＲＯＭ）１２も接続されている。
【００１４】
親機Ｍと子機Ｓ1は、実データ送信回路４が共通線Ｌ1を介して実データ受信回路１５と接続され、実データ送信回路１４は共通線Ｌ2を介して実データ受信回路５に接続されている。
なお、以上の説明においては子機Ｓ1についての構成を説明したが、その他の子機においても同様な構成を有する。よって、その他の子機Ｓ2、Ｓ3…、Ｓ8についての説明は省略する。
【００１５】
このように構成されたインターホン装置におけるインターホン識別方法は、１ビットの間で”Ｈ”レベルまたは”Ｌ”レベルのままレベル変化が無い場合をバイナリーデータの”０”と識別し、１ビットの間で”Ｈ”レベルと”Ｌ”レベルが含まれてレベル変化がある場合をバイナリーデータの”１”と識別して親機Ｍ、子機Ｓ1、Ｓ2…、Ｓ8間で実データを送受する。
【００１６】
ここで、親機Ｍから子機Ｓ1、Ｓ2…、Ｓ8に連続した”０”および連続した”１”のバイナリーテストデータを送信した場合、バイナリーテストデータを受信した子機Ｓ1、Ｓ2…、Ｓ8は、連続した”０”および連続した”１”の”Ｈ”レベルおよび”Ｌ”レベルの長さをそれぞれ測定し、測定した実値に基づき実データを識別する。また、子機Ｓ1、Ｓ2…、Ｓ8から親機Ｍに連続した”０”および連続した”１”のバイナリーテストデータを送信した場合についても同様に、バイナリーテストデータを受信した親機Ｍは連続した”０”および連続した”１”の”Ｈ”レベルおよび”Ｌ”レベルの長さをそれぞれ測定し、測定した実値に基づき実データを識別する。
【００１７】
本発明によるインターホンデータ識別方法で使用されるインターホン装置は、システムのリセットが終了された後、データ長設定プログラムが以下のように動作する。
図２は親機Ｍにおけるデータ長設定プログラム（ＤＭＰ）の処理手順を示したものである。この場合、親機Ｍの電源が投入されたか否かを判断し（判断ボックスＦ1）、投入されていれば親機Ｍのリセットを解除する（処理Ｆ2）。
【００１８】
親機Ｍから子機Ｓ1、Ｓ2…、Ｓ8に対してバイナリーテストデータとして、”０”を２５６回、および”１”を２５６回送出し（処理Ｆ3）、子機番号ｎに対し”０”を２５６回送出させるコマンドを送出する（処理Ｆ4）。
親機Ｍは、子機番号ｎからの”０”の”Ｌ”レベル時間を測定し、”Ｌ”レベル時間をＣＰＵ３に接続されるＲＡＭ１の特定番地であるアドレス１に記憶させ、また”０”の”Ｈ”レベル時間を測定する場合は、”Ｈ”レベル時間をＣＰＵ３に接続されるＲＡＭ１の特定番地であるアドレス２に記憶させる（処理Ｆ5）。子機Ｓnからの送出が終了か否かを判断し（判断ボックスＦ6）、終了していれば子機番号ｎに対し”１”を２５６回送出させるコマンドを送出する（処理Ｆ7）。
【００１９】
子機番号ｎからの”１”の”Ｌ”レベル時間を測定し、”Ｌ”レベル時間をＣＰＵ３に接続されるＲＡＭ１の特定番地であるアドレス３に記憶させ、また”１”の”Ｈ”レベル時間を測定する場合は、”Ｈ”レベル時間をＣＰＵ３に接続されるＲＡＭ１の特定番地であるアドレス４に記憶させる（処理Ｆ8）。子機Ｓ1からの送出が終了か否かを判断し（判断ボックスＦ9）、終了していれば、１から８までの子機のレベル時間の測定が終了したか否かを判断し（判断ボックスＦ10）、終了していれば通常処理に移行される。
【００２０】
図３は子機におけるデータ長設定プログラム（ＰＷＰ）の処理手順を示したものである。この場合、子機のリセットが解除されると（処理Ｆ21）、親機Ｍからの”０”の”Ｌ”レベル時間を測定し、”Ｌ”レベル時間をＣＰＵ１３に接続されるＲＡＭ１１の特定番地であるアドレス１に記憶される。同様に、”０”の”Ｈ”レベル時間を測定する場合は、”Ｈ”レベル時間をＲＡＭ１１のアドレス２に、”１”の”Ｌ”レベル時間を測定する場合は、”Ｌ”レベル時間をＲＡＭ１１のアドレス３に、”１”の”Ｈ”レベル時間を測定する場合は、”Ｈ”レベル時間をＲＡＭ１１のアドレス４というように、ＣＰＵ１３に接続されたＲＡＭ１１の特定番地に記憶される（処理Ｆ22）。
【００２１】
親機Ｍから”０”の送出コマンドを受信したか否かを判断し（判断ボックスＦ２３）、受信していれば親機Ｍに対して”０”を２５６回送出する（処理Ｆ２４）。
親機Ｍから”１”の送出コマンドを受信したか否かを判断し（判断ボックスＦ２５）、受信していれば親機Ｍに対して”１”を２５６回送出し（処理Ｆ２６）、通常処理に移行する。
【００２２】
以降は通常動作に入るが、その時の”Ｈ”、”Ｌ”の時間は記憶メモリ（ＲＡＭ）に格納された値、補正値を使用してレベル検出のタイミングを決定する。
以上の実施例において、インターホン装置に接続される子機の個数は８台としたが、本発明によるインターホンデータ識別方法の実施にあたり子機の個数は８台に限定されることはない。
【００２３】
【発明の効果】
以上の説明から明らかなように本発明によるインターホンデータ識別方法によれば、データの周期をデータ単位長の測定値に合わせることによって常に理想の読み取り時間を決定し、読み取り余裕時間を確保することができ、正確にデータ識別することが可能である。
【図面の簡単な説明】
【図１】  本発明によるインターホンデータ識別方法を使用するインターホン装置の一実施例を示すブロック図。
【図２】  本発明によるインターホンデータ識別方法の親機におけるフローチャート。
【図３】  本発明によるインターホンデータ識別方法の子機におけるフローチャート。
【図４】  図４（ａ）はインターホンデータ識別方法の制御パターン図、（ｂ）はインターホンデータ識別方法のデータビットの周期図。
【図５】  従来のインターホンデータ識別方法を使用するインターホン装置の一実施例を示すブロック図。
【符号の説明】
Ｍ‥‥‥親機
Ｓ１、Ｓ２、Ｓ８‥‥‥子機
Ｌ１、Ｌ２‥‥‥共通線
１、１１‥‥‥記憶メモリ
【図１】
0003672979.tif 000002
【図２】
0003672979.tif 000003
【図３】
0003672979.tif 000004
【図４】
0003672979.tif 000005
【図５】
0003672979.tif 000006