(57)【特許請求の範囲】
【請求項１】
アーク溶接負荷に電力を供給する溶接用電源装置において、出力電圧検出器と、出力電流検出器と、前記出力電流検出器の出力信号を微分する微分器と、前記出力電圧検出器の出力信号及び前記微分器の出力信号を入力として負荷回路のインダクタンス値を演算する演算器と、前記演算器の出力に基づき動作状態を切り換える制御手段とを具備した溶接用電源装置。
【請求項２】
動作状態を切り換える制御手段は、パルスア−ク溶接方法において、アーク溶接負荷に供給するパルス電力を一定にする制御手段である請求項１に記載の溶接用電源装置。
【請求項３】
出力電圧検出器の代わりに出力電圧設定器を用いた請求項１に記載の溶接用電源装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、溶接用パワーケーブルの状態に応じた最適な溶接電流波形制御を行うことができる溶接用電源装置に関するものである。
【０００２】
【従来の技術】
アーク溶接機を使用する場合、溶接用電源装置と溶接を行う場所とが離れていることが多く、両者の間を溶接用パワーケーブルで接続して溶接用電力を供給している。そして、この溶接用パワーケーブルの長さ、太さ又は布線状態は一定ではない。一方、所望の溶接性能を発揮するために、溶接用電源装置は、予め設定された条件又は溶接部の状態に対応して、出力電流波形を制御している。従って、溶接用パワーケーブルの状態が変化するとそのインダクタンスが変化するために出力電流波形に影響を及ぼし、十分な溶接性能を発揮できないことがある。
【０００３】
また、消耗電極式アーク溶接方法においては、電極と被溶接物との間で短絡が頻繁に発生し、この短絡が発生したときの出力電流を制御することによってスパッタを低減し、アークの安定性を向上することができる。このためには、負荷の短絡を遅滞無く検出することが要求される。
【０００４】
図１は、出願人が実開平３−８０３８０号で考案した従来の消耗電極式アーク溶接方法に使用する溶接用電源装置を示すブロック図である。同図において、Ｖ１は商用電源を整流した直流電源であり、Ｑは直流電源Ｖ１を高周波交流に変換するスイッチング回路で、Ｔは高周波交流を降圧する変圧器であり、Ｄは変圧器Ｔの出力を整流する整流回路である。Ｒ１は直流電源Ｖ１の内部抵抗であり、Ｌ１は直流リアクトルである。Ｒ２及びＬ２は、直流電源Ｖ１と負荷とを接続する溶接用パワーケーブルによって生じる抵抗及びインダクタンスをそれぞれ集中定数で示している。２１は電極であり、２２は被溶接物である。
【０００６】
７１は、出力端子電圧を検出する出力端子電圧検出器であって、出力端子電圧信号Ｖｏを出力する。Ｆは、出力端子電圧信号Ｖｏからリップル電圧を除去するフィルタであって、溶接電圧信号Ｖｔを出力する。２は、出力電流を検出する出力電流検出器であって、出力電流信号Ｉｗを出力する。３は、出力電流信号Ｉｗを微分して変化率ｄＩｗ／ｄｔを出力する微分器である。７３は、短絡検出レベル設定値信号Ｖｒを出力する短絡検出レベル設定器である。７４は、比較演算器であり、溶接電圧信号Ｖｔ、変化率ｄＩｗ／ｄｔ及び短絡検出レベル設定値信号Ｖｒを入力し、（Ｖｔ−ｄＩｗ／ｄｔ）を演算して、これがＶｒよりも小さいときＨレベルの短絡検出信号Ｓ７を出力する。この短絡検出信号Ｓ７は、図示されていない溶接用電源装置の各種制御回路に入力されて、溶接電流波形の制御等を行う。ここで出力端子電圧検出器７１、フィルタＦ、短絡検出レベル設定器７３及び比較演算器７４によって短絡検出器７を構成している。
【０００８】
図２（Ａ）乃至（Ｇ）は、図１に示すブロック図の各部の出力信号の波形を示す図である。図２において、（Ａ）は電極２１と被溶接物２２との間の溶接電圧Ｖａの波形を示し、（Ｂ）は出力端子電圧検出器７１の出力Ｖｏの波形を示し、（Ｃ）はフィルタＦの出力Ｖｔ及び短絡検出レベル設定器７３の出力Ｖｒの波形を示し、（Ｄ）は出力電流検出器２の出力Ｉｗの波形を示し、（Ｅ）は微分器３の出力信号である変化率ｄＩｗ／ｄｔの波形を示し、（Ｆ）は（Ｖｔ−ｄＩｗ／ｄｔ）を演算した結果及び短絡検出レベル設定器７３の出力Ｖｒの波形を示し、（Ｇ）は比較演算器７４の出力Ｓ７の波形を示す。図１に示すように、インバータ制御式などのスイッチングによって出力を制御する場合、出力端子電圧信号Ｖｏには、スイッチング周波数成分を基本としたリップル電圧が多く含まれている。このために短絡検出器７には、このリップル電圧を除去するフィルタＦを設けている。このフィルタＦによる遅延時間が短絡検出の遅れをもたらすので、この影響をなくすために、出力端子電圧信号Ｖｏから出力電流信号Ｉｗを微分した変化率ｄＩｗ／ｄｔを減じる。この結果、溶接用パワーケーブルのインダクタンスＬ２により発生するリップル電圧を除去し、遅延時間の短いフィルタの使用を可能として、短絡検出の遅れ時間が短縮できる。
【００１０】
図３は、従来の消耗電極式パルスアーク溶接方法に使用する溶接用電源装置を示すブロック図である。同図において、図１と同一の符号は図１の説明と同じであるので省略し、相違個所について説明する。
【００１２】
図３において、８４は、パルス電流比較信号Ｖｓｐを出力するパルス電流比較信号設定器であり、８５は、パルスピーク検出器であって、パルス電流比較信号Ｖｓｐと出力電流信号Ｉｗとを比較して、出力電流信号Ｉｗが、ピークに達した時にパルスピーク検出信号Ｔｓｐを出力する。８０は、パルス時間設定信号Ｔｐｒを出力するパルス時間設定器であり、８６はパルス時間カウンタであって、パルスピーク検出信号Ｔｓｐを入力したときからカウントし始めて、パルス時間設定値Ｔｐｒをカウント終了時に、パルス終了トリガ信号Ｔｒｂを出力する。
【００１４】
８８は、パルス電流設定値信号Ｉｓｐを出力するパルス電流設定器であり、８９は、ベース電流設定値信号Ｉｓｂを出力するベース電流設定器であり、８７は、パルス周期トリガ信号Ｔｒｐを出力するパルス周期トリガ発生器である。８１は、電流設定信号Ｉｓを出力する電流設定信号切換器であって、パルス周期トリガ信号Ｔｒｐが入力されたときに、電流設定信号Ｉｓをパルス電流設定値信号Ｉｓｐに切換え、パルス終了トリガ信号Ｔｒｂが入力されたときに、電流設定信号Ｉｓをベース電流設定値信号Ｉｓｂに切換える。１３はインバータ制御部であって、出力電流信号Ｉｗと電流設定信号Ｉｓとを比較して、駆動パルス信号Ｐｆをスイッチング回路Ｑに入力する。
【００１６】
【発明が解決しようとする課題】
しかし、図１に示す従来の消耗電極式アーク溶接方法に使用する溶接用電源装置において、溶接用パワーケーブルの長さ又は状態が変化することによってインダクタンスＬ２が変化した場合、変化率ｄＩｗ／ｄｔによる補償が不適正となる。つまり、補償が不足しているときは、短絡の検出に遅れを生じ、逆に、補償が過度のときは、例えば、図４に示すように、極短時間の短絡の後にアークが再生したとき、短絡検出器７の補償信号が過渡状態にあるために、アーク再生の検出が遅れる。図４（Ａ）乃至（Ｇ）は、極短時間の短絡の後にアークが再生したときの図１に示すブロック図の各部の出力信号の波形を示す図である。図４（Ａ）乃至（Ｇ）に示す符号は、図２（Ａ）乃至（Ｇ）に示す符号と同一であり、図２（Ａ）乃至（Ｇ）の説明と同じであるので省略する。このような検出の遅れを無くするには、出力電流信号Ｉｗの変化率ｄＩｗ／ｄｔの減算量を溶接用パワーケーブルの長さ又は状態に対応して変化させる必要があり、このために微分器３を調整又は切り換える必要があった。
【００２０】
図５は、図３に示す従来の消耗電極式パルスアーク溶接方法に使用する溶接用電源装置における出力電流信号Ｉｗと電流設定信号Ｉｓとを示す図である。図５において、（Ａ）及び（Ｂ）は、溶接用パワーケーブルによって生じるインダクタンスＬ２が小さいときであり、（Ｃ）及び（Ｄ）は、このインダクタンスＬ２が大きいときである。
【００２２】
同図に示すように、溶接用パワーケーブルの長さ又は状態が変化するとインダクタンスＬ２が変化して電流設定信号Ｉｓが変化し、１パルスで供給する電力が変化する。従って、電流設定信号Ｉｓを同一にしたままでは溶接性能に影響を及ぼすことになる。１パルスで供給する電力を一定に維持するために、溶接用パワーケーブルの状態に応じてパルス条件の設定を変更する必要があった。
【００３０】
【課題を解決するための手段】
前述した課題を解決するために、本発明においては、溶接用パワーケーブルの長さ又は布線状態によって変化する負荷回路のインダクタンスＬ２の電気的特性値を演算する演算器４を設け、その演算結果に対応させて動作状態を変化させている。即ち、図１の従来装置において、短絡検出器７の内部の変化率ｄＩｗ／ｄｔによる補償量を自動的に変化させたり、図３の従来装置において、パルス時間設定信号Ｔｐｒを変化させて、パルス条件設定を自動的に変更するなどの処置を講ずるようにしたものである。
【００３２】
請求項１の溶接用電源装置は、アーク溶接負荷に電力を供給する溶接用電源装置において、出力電圧検出器１と、出力電流検出器２と、微分器３と、出力電圧検出器１の出力信号Ｅ及び微分器３の出力信号である変化率ｄＩｗ／ｄｔを入力として負荷回路の電気的特性値を演算する演算器４と、この演算器４の出力に基づき動作状態を切り換える制御手段とを具備した溶接用電源装置である。
【００３４】
請求項２の溶接用電源装置は、動作状態を切り換える制御手段が、パルスア−ク溶接法において、アーク溶接負荷に供給するパルス電力を一定にする制御手段である請求項１に記載の溶接用電源装置である。
【００３６】
請求項３の溶接用電源装置は、出力電圧検出器１の代わりに出力電圧設定器を用いた請求項１に記載の溶接用電源装置である。
【００４０】
【実施例】
まず、溶接用パワーケーブルの状態によって変化する負荷回路の電気的特性値を演算する方法について説明し、次にその演算結果を用いて動作状態を切り換える制御手段の実施例について説明する。
【００４４】
［負荷回路の電気的特性値を演算する方法］
図６は、溶接電源、アーク溶接負荷及び溶接用パワーケーブルから成るアーク溶接における等価回路を示す図である。同図において、図１と同一の符号は図１の説明と同じであるので省略し、相違個所について説明する。
【００４６】
図６において、ＰＳは溶接電源であって、その出力電圧をＥとする。Ｒｗはアーク溶接負荷の電極ワイヤの抵抗成分であり、Ｒａ及びＶａはアーク放電部の近似等価回路で示したもので、Ｒａはアーク放電部の抵抗成分であり、Ｖａはアーク放電部の定電圧成分である。Ｓｗはスイッチであって、電極ワイヤと被溶接物との短絡をスイッチＳｗを閉じた状態とする。
負荷の短絡が生じた後の出力電流信号Ｉｗは数１で表すことができる。
【００４８】
【数１】
0003696907.tif 000002
【００５０】
出力電流信号Ｉｗの変化率ｄＩｗ／ｄｔは数２で表される。
【００５２】
【数２】
0003696907.tif 000003
【００５４】
従って、直流リアクトルのインダクタンスＬ１と溶接用パワーケーブルのインダクタンスＬ２との和の（Ｌ１＋Ｌ２）は、数３で表わされる。
【００５６】
【数３】
0003696907.tif 000004
【００５８】
電極ワイヤと被溶接物との短絡直後は、ｔの値が小さいことから、数３は数４で近似できる。
【００６０】
【数４】
0003696907.tif 000005
【００６２】
従って、短絡直後の出力電流信号Ｉｗの変化率ｄＩｗ／ｄｔを検出し、その時の溶接電源ＰＳの出力電圧Ｅを用いて、数４に基づき、直流リアクトルのインダクタンスＬ１と溶接用パワーケーブルのインダクタンスＬ２との和の（Ｌ１＋Ｌ２）を求めることができる。
【００６４】
［第１の実施例］
図７は、前述した負荷回路の電気的特性値を演算する方法の原理に基づく本発明の第１の実施例を示すブロック図である。同図において、図１又は図６と同一の符号は図１又は図６の説明と同じであるので省略し、相違個所について説明する。図７において、１は出力電圧検出器であって、インバータのキャリア周波数をもち、直流電源Ｖ１と変圧器Ｔの巻数比とで決まる一定振幅のパルス列である整流回路Ｄの出力電圧Ｖｄをその平均値を示す出力電圧Ｅに変換する。４はＥ÷（ｄＩｗ／ｄｔ）を求める演算器であり、演算信号Ｓ４を出力する。
【００６６】
６はケーブル長判別基準信号発生器であって、ケーブル長判別基準信号Ｓ６をケーブル長判別器５に入力する。５は、ケーブル長判別器であって、短絡検出信号Ｓ７を入力した後速やかに、短絡発生直後の演算信号Ｓ４に基づきケーブル長を判別し、ケーブル長判別信号Ｓ５を出力する。７２は係数乗算器であって、ケーブル長判別信号Ｓ５がＬレベルのとき係数ｋを小に設定し、ケーブル長判別信号Ｓ５がＨレベルのとき係数ｋを大に設定して、係数ｋを出力電流信号Ｉｗの変化率ｄＩｗ／ｄｔに乗算して係数乗算変化率ｋ（ｄＩｗ／ｄｔ）を出力する。
【００７０】
図８（Ａ）乃至（Ｇ）及び図９（Ａ）乃至（Ｇ）は、それぞれ図７のブロック図の各部の出力信号の波形を示す図である。図８及び図９において、（Ａ）はスイッチＳｗの端子間電圧Ｖｓｗの波形を示し、（Ｂ）は整流回路Ｄの出力Ｖｄ及び出力電圧検出器１の出力Ｅの波形を示し、（Ｃ）は出力電流検出器２の出力Ｉｗの波形を示し、（Ｄ）は微分器３の出力ｄＩｗ／ｄｔの波形を示し、（Ｅ）は演算器４の出力Ｓ４の波形及びケーブル長判別信号Ｓ６の信号レベルを比較して示し、（Ｆ）は比較演算器７４の出力Ｓ７の波形を示し、（Ｇ）はケーブル長判別器５の出力Ｓ５の波形を示す。
【００７２】
図８は、溶接用パワーケーブルが短く、インダクタンスＬ２が小さいときであり、短絡検出信号Ｓ７の立ち上がりに同期してサンプリングした演算信号Ｓ４がケーブル長判別基準信号Ｓ６よりも小さいために、ケーブル長判別信号Ｓ５はＬレベルである。図９は、溶接用パワーケーブルが長く、インダクタンスＬ２が大きいときであり、短絡検出信号Ｓ７の立ち上がりに同期してサンプリングした演算信号Ｓ４がケーブル長判別基準信号Ｓ６よりも大きいために、ケーブル長判別信号Ｓ５はＨレベルである。なお、出力電圧Ｅが予め略一定に決まっているときは、演算器４の演算を省略し、簡易的に（ｄＩｗ／ｄｔ）を用いて負荷回路の電気的特性値を演算することができる。
【００７４】
図１０は、図７のブロック図の各部の出力信号の波形を示す図であり、極短時間の短絡の後にアークを再生した場合である。図１０において、（Ａ）はスイッチＳｗの端子間の電圧Ｖｓｗの波形を示し、（Ｂ）はフィルタＦの出力Ｖｔの波形を示し、（Ｃ）は出力電流検出器２の出力Ｉｗの波形を示し、（Ｄ）は微分器３の出力ｄＩｗ／ｄｔの波形を示し、（Ｅ）はフィルタＦの出力Ｖｔから係数乗算器７２の出力ｋ（ｄＩｗ／ｄｔ）を差し引く演算式｛Ｖｔ−ｋ（ｄＩｗ／ｄｔ）｝及び短絡検出レベル設定器７３の出力Ｖｒの波形を示し、（Ｆ）は比較演算器７４の出力Ｓ７の波形を示す。同図（Ｅ）及び（Ｆ）において、実線は係数ｋが小さいときを示し、点線は係数ｋが大きいときである。
【００７６】
本発明を実施しない場合は、先に図４で説明したように、極短時間の短絡の後のアーク再生時に、短絡検出器７の補償信号は過渡の状態にあるために、短絡検出信号Ｓ７の消滅に遅れが生じる。しかし、本発明を実施するときは、溶接用パワーケーブルのインダクタンスＬ２が小さいことをケーブル長判別信号Ｓ５によって係数乗算器７２に伝え、係数ｋを小さい値に切り換える。その結果、図１０に示すように、短絡検出器７の補償信号が適正となり、極短時間の短絡の後のアーク再生時においても、アーク再生検出の遅れを無くすことができる。
【００７８】
負荷回路の電気的特性値をより正確に演算するためには、演算器４によるＥ÷（ｄＩｗ／ｄｔ）の演算で求めた結果に、その時の出力電流信号Ｉｗに対応した補正を掛けると良い。これは、前述した数４ではｔ＝０すなわち短絡直後でかつ出力電流信号Ｉｗ＝０のときに成り立つが、実際には、出力電流信号Ｉｗ＝０ではないために、出力電流に対応した補正を掛けた方がより良い精度で演算できることになる。
【００９０】
［第２の実施例］
図１１は、本発明の第２の実施例を示すブロック図である。同図において、図７と同一の符号は図７の説明と同じであるので省略し、相違個所について説明する。図１１において、１１はマイクロコンピュータであって、短絡検出信号Ｓ７を入力して、ケーブル長判別信号Ｓ５を係数乗算器７２に入力し、さらに出力設定信号Ｓ１１を出力する。１２はＤＡ変換器であって、出力設定信号Ｓ１１を入力して、出力電圧設定信号Ｖｓを出力する。１３はインバータ制御部であって、出力電圧設定信号Ｖｓに対応した通流率の駆動パルス信号Ｐｆをスイッチング回路Ｑに入力する。１４はＡＤ変換器であって、出力電流信号Ｉｗをデジタル値に変換して、出力電流変換信号Ｓ１４をマイクロコンピュータ１１に入力する。
【００９２】
図１２（Ａ）乃至（Ｄ）は、図１１のブロック図の各部の出力信号の波形を示す図である。図１２において、（Ａ）はスイッチＳｗの端子間の電圧Ｖｓｗの波形を示し、（Ｂ）はＤＡ変換器１２の出力Ｖｓの波形を示し、（Ｃ）は出力電流検出器２の出力Ｉｗの波形を示し、（Ｄ）はＡＤ変換器１４の出力Ｓ１４の信号レベルを示す。
【００９４】
図１１において、マイクロコンピュータ１１に短絡検出信号Ｓ７が入力されると、割り込み処理によって出力設定信号Ｓ１１を例えば１ｍｓの期間低レベルに維持する。その結果、図１２（Ｂ）に示すように、出力電圧設定信号Ｖｓをｔ１とｔ２との期間、低レベルに維持する。そして、短絡直後の出力電流信号Ｉｗを同図（Ｃ）に示すように、低レベルに抑制し、電極ワイヤ先端の溶融部と被溶接物とを確実に短絡に導くことができ、スパッタの発生を防止することができる。
【００９６】
同図（Ｂ）に示す時刻ｔ２で、出力設定信号Ｓ１１を高レベルのＥ１に上げると、同図（Ｃ）に示すように、出力電流信号Ｉｗは急増する。このとき、同図（Ｄ）に示すように、一定の時間間隔を隔てたＡＤ変換器１４の出力Ｓ１４の２値のｄ１及びｄ２をマイクロコンピュータ１１に入力し、そのときの出力設定値Ｅ１及びｄ１とｄ２からＥ１÷（ｄ２−ｄ１）を演算し、その結果と、予め記憶しているケーブル長判別基準値とを比較して、マイクロコンピュータ１１は、ケーブル長判別信号Ｓ５を出力する。このケーブル長判別信号Ｓ５は、制御に要求される精度に応じて、２値信号、多値信号又は連続的なアナログ信号等を採用すると良い。
【０１００】
［第３の実施例］
図１３は、本発明の第３の実施例を示すブロック図である。同図において、図３又は図７と同一の符号は図３又は図７の説明と同じであるので省略し、相違個所について説明する。図１３において、ケーブル長判別器５は、パルス周期トリガ信号Ｔｒｐを入力した後速やかに、演算信号Ｓ４に基づきケーブル長を判別し、ケーブル長判別信号Ｓ５をパルス時間設定器８０に入力する。
【０１０１】
負荷回路の電気的特性値の演算結果に基づいてケーブル長を判別したケーブル長判別信号Ｓ５に対応して、同図に示すパルス時間設定信号Ｔｐｒを変化させることによって、溶接用パワーケーブルが短いときはパルス時間設定信号Ｔｐｒを大きくし、溶接用パワーケーブルが長いときは、パルス時間設定信号Ｔｐｒを小さく設定する。この結果、溶接用パワーケーブルの長さ又は状態が変化してインダクタンスＬ２が変化しても、１パルスで供給する電力を一定にすることができるために、溶接性能への影響を無くすことができ、従来必要としたパルス条件の設定変更を不要にすることができる。
【０１０２】
前述した実施例１乃至３においては、溶接用パワーケーブルの電気的特性値の検出を負荷が短絡したときに行うとしているが、本発明は、負荷短絡時に限定するものではない。アーク発生時に、アーク電圧Ｖａが分かっているときは、前述した数１乃至数４において、出力電圧Ｅを（Ｅ−Ｖａ）に置き換えることで、アーク発生時の電流変化から、負荷回路の電気的特性値を検出でき、同様の機能と効果が実現できる。
【０１０４】
また、負荷回路の電気的特性値を演算した結果が、正常な溶接を行いうる範囲を超えているときは、溶接用パワーケーブルが長すぎるか、又は、巻かれていることが予想されるため、警告音を出す、警告表示灯を点灯させる、又はメッセージを出すなどの警告を出すための判定に利用することも可能である。
【０１０６】
［第４の実施例］
図１４は、図７に示す本発明の第１の実施例における出力電圧検出器１の出力Ｅの代わりに出力電圧設定器８の出力Ｅｓを用いた本発明の第４の実施例である。図１４において、図７と同一の符号は、図７の説明と同じであるので省略し、相違箇所について説明する。図１４において、出力電圧設定器８は、出力電圧設定信号Ｅｓをインバータ制御部１３に入力し、インバータ制御部１３は、出力電圧設定信号Ｅｓに比例した出力電圧を出力するように駆動パルス信号Ｐｆをスイッチング回路Ｑに出力する。更に、出力電圧設定信号Ｅｓは、演算器４に入力され、Ｅに代えてＥｓを使用した数４の演算結果である演算信号Ｓ４が出力される。
【０１０８】
第４の実施例においては、出力電圧検出器を不要とし、定電圧特性のアーク溶接用電源装置に必須の出力電圧設定器からの出力電圧設定信号を、出力電圧検出信号の代わりに用いるために、出力電圧検出器に要するコストが低減でき、安価に本発明を実施できる。
【０１０９】
本発明の適用範囲は、ケ−ブル長又はケ−ブルの状態によって、溶接結果に影響を受ける度合いを軽減するために、制御回路の動作状態又はパラメ−タを切り換えることが有効である場合、切り換える対象に制限なく適用可能である。即ち、前述した実施例に限定されず、色々な回路の切り換え又はソフトウエアの切り換えなどにも適用可能である。
【０１１０】
【発明の効果】
請求項１の溶接用電源装置は、負荷回路の電気的特性値を演算する演算器の出力に基づき動作状態を切り換える制御手段を設けることによって、溶接用パワーケーブルの長さ又は状態が変化した場合、変化率ｄＩｗ／ｄｔによる補償を適正に行うことができるために、溶接用パワーケーブルの状態が変化しても十分な溶接性能を発揮することができる。
【０１１２】
請求項２の溶接用電源装置は、負荷回路の電気的特性値を演算する演算器の出力に基づき、パルスア−ク溶接法におけるアーク溶接負荷に供給するパルス電力を一定にする制御手段を設けることによって、溶接用パワーケーブルの状態が変化しても、１パルスで供給する電力を一定にすることができるために、溶接性能への影響を無くすことができ、従来必要としたパルス条件の設定変更を不要にすることができる。
【０１１４】
請求項３の溶接用電源装置は、請求項１で必要とした出力電圧検出器を不要とし、定電圧特性のアーク溶接用電源装置に必須の出力電圧設定器からの出力電圧設定信号を、出力電圧検出信号の代わりに用いるために、出力電圧検出器に要するコストが低減でき、安価に本発明を実施できる。
【図面の簡単な説明】
【図１】図１は、従来の消耗電極式アーク溶接方法に使用する溶接用電源装置の例を示すブロック図である。
【図２】図２は、図１に示すブロック図の各部の出力信号の波形を示す図である。
【図３】図３は、従来の消耗電極式パルスアーク溶接方法に使用する溶接用電源装置を示すブロック図である。
【図４】図４は、極短時間の短絡の後にアークが再生したときの図１に示すブロック図の各部の出力信号の波形を示す図である。
【図５】図５は、図３に示す溶接用電源装置における出力電流信号Ｉｗと電流設定信号Ｉｓとを示す図である。
【図６】図６は、等価回路を示す図である。
【図７】図７は、本発明の第１の実施例を示すブロック図である。
【図８】図８は、図７のブロック図で溶接用パワーケーブルが短いときの各部の出力信号の波形を示す図である。
【図９】図９は、図７のブロック図で溶接用パワーケーブルが長いときの各部の出力信号の波形を示す図である。
【図１０】図１０は、図７のブロック図で極短時間の短絡の後にアークを再生したときの各部の出力信号の波形を示す図である。
【図１１】図１１は、本発明の第２の実施例を示すブロック図である。
【図１２】図１２は、図１０のブロック図の各部の出力信号の波形を示す図である。
【図１３】図１３は、本発明の第３の実施例を示すブロック図である。
【図１４】図１４は、本発明の第４の実施例を示すブロック図である。
【符号の説明】
Ｑ  スイッチング回路
Ｔ  変圧器
Ｄ  整流回路
１  出力電圧検出器
２  出力電流検出器
３  微分器
４  演算器
５  ケーブル長判別器
６  ケーブル長判別基準信号発生器
７  短絡検出器
８  出力電圧設定器
１１  マイクロコンピュータ
１２  ＤＡ変換器
１３  インバータ制御部
１４  ＡＤ変換器
２１  電極
２２  被溶接物
７１  出力端子電圧検出器
７２  係数乗算器
７３  短絡検出レベル設定器
７４  比較演算器
８０  パルス時間設定器
８１  電流設定信号切換器
８４  パルス電流比較信号設定器
８５  パルスピーク検出器
８６  パルス時間カウンタ
８７  パルス周期トリガ発生器
８８  パルス電流設定器
８９  ベース電流設定器
Ｒ１  直流電源Ｖ１の内部抵抗
Ｒ２  溶接用パワーケーブルの抵抗
ＰＳ  溶接電源
Ｒｗ  電極ワイヤの抵抗成分
Ｒａ  アーク放電部の抵抗成分
Ｌ１  直流リアクトル
Ｌ２  溶接用パワーケーブルのインダクタンス
Ｆ    フィルタ
Ｅｓ  出力電圧設定信号
Ｓ４  演算信号
Ｓ５  ケーブル長判別信号
Ｓ６  ケーブル長判別基準信号
Ｓ７  短絡検出信号
Ｓ１１  出力設定信号
Ｓ１４  出力電流変換信号
Ｔｐｒ  パルス時間設定信号
Ｉｓ  電流設定信号
Ｖｓｐ  パルス電流比較信号
Ｖ１  直流電源
Ｖａ  アーク放電部の定電圧成分
Ｖｄ  出力電圧
Ｅ    出力電圧
Ｉｗ  出力電流信号
ｄＩｗ／ｄｔ  変化率
ｋ（ｄＩｗ／ｄｔ）  計数乗算変化率
Ｖｏ  出力端子電圧信号
Ｖｔ  溶接電圧信号
Ｖｒ  短絡検出レベル設定値信号
Ｔｓｐ  パルスピーク検出信号
Ｔｒｂ  パルス終了トリガ信号
Ｔｒｐ  パルス周期トリガ信号
Ｉｓｐ  パルス電流設定値信号
Ｉｓｂ  ベース電流設定値信号
Ｐｆ  駆動パルス信号
【図１】
0003696907.tif 000006
【図２】
0003696907.tif 000007
【図３】
0003696907.tif 000008
【図４】
0003696907.tif 000009
【図５】
0003696907.tif 000010
【図６】
0003696907.tif 000011
【図７】
0003696907.tif 000012
【図８】
0003696907.tif 000013
【図９】
0003696907.tif 000014
【図１０】
0003696907.tif 000015
【図１１】
0003696907.tif 000016
【図１２】
0003696907.tif 000017
【図１３】
0003696907.tif 000018
【図１４】
0003696907.tif 000019