(57)【特許請求の範囲】
【請求項１】
基板に形成された導電材からなる既存層のパターンは上記基板の表面から第１の高さで離間した低い部分と、上記基板の表面から上記第１の高さ以上の第２の高さで離間した高い部分とを有し、上記第１の高さと上記第２の高さの差は距離Ｄとして表される場合に、上記基板に既に形成された上記既存層の上に、上記既存層のパターンに相補的な自己整列されたパターンを具備した層を含むキャパシタを形成する方法において、
（ａ）誘電材からなる第１の層が上記既存層のパターンに合致し、上記既存層のパターンを再現し、上記既存層の上記高い部分及び上記低い部分の場所に夫々に対応した場所に高い部分及び低い部分が設けられ、上記第１の層の上記低い部分は上記既存層の上記高い部分よりも低くなるように、上記既存層の材料の化学組成とは異なる化学組成を有する第１の材料を含む第１の層を上記既存層の上に形成する段階と、
（ｂ）研磨停止層が上記第１の層のパターンに合致し、上記第１の層のパターンを再現し、上記第１の層の上記高い部分及び上記低い部分の場所に夫々に対応した場所に高い部分及び低い部分が設けられるように、上記第１の層の材料の上記化学組成とは異なる化学組成を有する第２の材料を含む研磨停止層を上記第１の層の上に形成する段階と、
（ｃ）上記既存層の上記高い部分を露出させるべく上記第１の層の上記高い部分及び上記研磨停止層の高い部分が除去され、研磨工程の後に残される上記第１の層の露出したパターンが上記既存層の上記露出されたパターンに自己整列されるように上記合致する第１の層及び研磨停止層を研磨する段階とを含み、
上記第１の層と上記研磨停止層との間に導電材からなる第２の層を形成する段階を更に有し、
上記第２の層は、上記第１の層のパターンに合致し、上記第１の層のパターンを再現し、上記第１の層の上記高い部分及び上記低い部分の場所に夫々に対応した場所に高い部分及び低い部分が設けられ、
上記第２の層の上記低い部分は上記既存層の上記高い部分よりも低くされていることを特徴とする方法。
【請求項２】
（ｄ）上記研磨する段階（ｃ）に続いて、上記研磨停止層の残留部分を除去する段階を更に有し、
上記研磨する段階（ｃ）及び上記除去する段階（ｄ）の後に残される上記第１の層の上記露出したパターンが上記既存層の上記露出されたパターンと相補的であることを特徴とする請求項１記載の方法。
【請求項３】
上記研磨する段階（ｃ）は、上記第１の層の上記高い部分が上記研磨停止層の上記低い部分と同じ高さになるように上記第１の層を研磨する段階を含む請求項１記載の方法。
【請求項４】
上記研磨する段階は化学機械的に研磨する段階を含む請求項１記載の方法。
【請求項５】
上記第２の層の上記低い部分の厚さは上記既存層の上記第１の高さと上記第２の高さの間の上記距離Ｄの２０％以上である請求項１記載の方法。
【請求項６】
上記第２の層の上記低い部分の厚さは３μｍ以上である請求項１記載の方法。
【請求項７】
上記第２の層の上記低い部分の厚さは上記既存層の上記第１の高さと上記第２の高さの間の上記距離Ｄの６０％以下である請求項１記載の方法。
【請求項８】
上記第１の層の上記低い部分の厚さは上記既存層の上記第１の高さと上記第２の高さの間の上記距離Ｄの２０％以上である請求項１記載の方法。
【請求項９】
上記第１の層の上記低い部分の厚さは１００μｍ以上である請求項１記載の方法。
【請求項１０】
上記第１の層の上記低い部分の厚さは上記既存層の上記第１の高さと上記第２の高さの間の上記距離Ｄの６０％以下である請求項１記載の方法。
【請求項１１】
上記第１の層の上記高い部分の全表面積は上記第１の層の総表面積の２０％未満である請求項１記載の方法。
【請求項１２】
基板に互いに相補的な自己整列されたパターンを具備した複数の層を含むキャパシタを形成する方法において、
（ａ）基板の表面から第１の高さで離間した低い部分と、上記基板の表面から上記第１の高さ以上の第２の高さで離間した高い部分とを有し、上記第１の高さと上記第２の高さの差は距離Ｄとして表されるパターンが設けられ、導電材よりなるパターン付きの第１の層を上記基板の上に形成する段階と、
（ｂ）第２の層が上記第１の層のパターンに合致し、上記第１の層のパターンを再現し、上記第１の層の上記高い部分及び上記低い部分の場所に夫々に対応した場所に高い部分及び低い部分が設けられ、上記第２の層の上記低い部分は上記第１の層の上記高い部分よりも低くなるように、誘電材の第２の層を上記第１の層の上に形成する段階と、
（ｃ）上記第３の層が上記第２の層のパターンに合致し、上記第２の層のパターンを再現し、上記第２の層の上記高い部分及び上記低い部分の場所に夫々に対応した場所に高い部分及び低い部分が設けられ、上記第３の層の上記低い部分は上記第１の層の上記高い部分よりも低くなるように、導電材の第３の層を上記第２の層の上に形成する段階と、
（ｄ）研磨停止層が上記第３の層のパターンに合致し、上記第３の層のパターンを再現し、上記第３の層の上記高い部分及び上記低い部分の場所に夫々に対応した場所に高い部分及び低い部分が設けられるように、上記第３の層の材料の上記化学組成とは異なる化学組成を有する材料を含む研磨停止層を上記第３の層の上に形成する段階と、
（ｅ）上記第１の層の上記高い部分を露出させ、研磨工程の後に残される上記第３の層の露出したパターンが上記第２の層の露出したパターン及び上記第１の層の露出したパターンに自己整列されるように合致する上記第２の層、上記第３の層及び上記研磨停止層を研磨する段階とを含む方法。
【請求項１３】
（ｆ）上記研磨する段階（ｅ）に続いて、上記研磨停止層の残留部分を除去する段階を更に有し、
上記研磨する段階（ｅ）及び上記除去する段階（ｆ）の後に残される上記第３の層の上記露出したパターンが上記第１の層の露出したパターン及び上記第２の層の露出したパターン相補的であることを特徴とする請求項１２記載の方法。
【請求項１４】
上記研磨する段階（ｅ）は、上記第２の層の上記高い部分及び上記第３の層の上記高い部分が上記研磨停止層の上記低い部分と同じ高さになるように上記第２の層及び上記第３の層を研磨する段階を含む請求項１２記載の方法。
【請求項１５】
上記研磨する段階は化学機械的に研磨する段階を含む請求項１２記載の方法。
【請求項１６】
上記第３の層の上記低い部分の厚さは上記第１の層の上記第１の高さと上記第２の高さの間の上記距離Ｄの２０％以上である請求項１２記載の方法。
【請求項１７】
上記第３の層の上記低い部分の厚さは３μｍ以上である請求項１２記載の方法。
【請求項１８】
上記第３の層の上記低い部分の厚さは上記第１の層の上記第１の高さと上記第２の高さの間の上記距離Ｄの６０％以下である請求項１２記載の方法。
【請求項１９】
上記第２の層の上記低い部分の厚さは上記第１の層の上記第１の高さと上記第２の高さの間の上記距離Ｄの２０％以上である請求項１２記載の方法。
【請求項２０】
上記第２の層の上記低い部分の厚さは１００μｍ以上である請求項１２記載の方法。
【請求項２１】
上記第１の層の上記低い部分の厚さは上記第１の層の上記第１の高さと上記第２の高さの間の上記距離Ｄの６０％以下である請求項１２記載の方法。
【請求項２２】
上記第１の層の上記高い部分の全表面積は上記第１の層の総表面積の２０％未満である請求項１２記載の方法。
【請求項２３】
基板に互いに相補的な自己整列されたパターンを具備した複数の層を含むキャパシタを形成する方法において、
（ａ）基板の表面から第１の高さで離間した低い部分と、上記基板の表面から上記第１の高さ以上の第２の高さで離間した高い部分とを有し、上記第１の高さと上記第２の高さの差は距離Ｄとして表されるパターンが設けられ、導電材よりなるパターン付きの第１の層を上記基板の上に形成する段階と、
（ｂ）第２の層が上記第１の層のパターンに合致し、上記第１の層のパターンを再現し、上記第１の層の上記高い部分及び上記低い部分の場所に夫々に対応した場所に高い部分及び低い部分が設けられ、上記第２の層の上記低い部分は上記第１の層の上記高い部分よりも低くなるように、誘電材の第２の層を上記第１の層の上に形成する段階と、
（ｃ）上記第３の層が上記第２の層のパターンに合致し、上記第２の層のパターンを再現し、上記第２の層の上記高い部分及び上記低い部分の場所に夫々に対応した場所に高い部分及び低い部分が設けられ、上記第３の層の上記低い部分は上記第１の層の上記高い部分よりも低くなるように、導電材の層及びバリヤ材料の層を含む第３の層を上記第２の層の上に形成する段階と、
（ｄ）研磨停止層が上記第３の層のパターンに合致し、上記第３の層のパターンを再現し、上記第３の層の上記高い部分及び上記低い部分の場所に夫々に対応した場所に高い部分及び低い部分が設けられるように、上記第３の層の材料の上記化学組成とは異なる化学組成を有する材料を含む研磨停止層を上記第３の層の上に形成する段階と、
（ｅ）上記第１の層の上記高い部分を露出させ、研磨工程の後に残される上記第３の層の露出したパターンが上記第２の層の露出したパターン及び上記第１の層の露出したパターンに自己整列されるように合致する上記第２の層、上記第３の層及び上記研磨停止層を研磨する段階と、
（ｆ）上記研磨する段階の後に、上記研磨停止層を除去する段階と、
（ｇ）上記第３の層の上にポリイミド層を形成する段階とを含み、
上記第３の層の上記バリヤ材料は上記ポリイミドが上記第２の層の材料の少なくとも一部と接触することを阻止することを特徴とする方法。
【０００１】
【発明の詳細な説明】
【発明の属する技術分野】
本発明は半導体ウェーハなどの上での材料層のパターニング、及び、化学・機械研磨の使用法に関する。本発明は、特に、基板及びＭＣＭキャパシタの形成に適する。
【０００２】
【従来の技術】
最新の化学機械的研磨（ＣＭＰ）プロセスは、デバイス製造の準備中にウェーハなどの表面を平面化するため、或いは、一部製造されたウェーハの表面を、残りの製造工程の支援のため再平面化するために使用される。ＣＭＰプロセスは、通常、薄い平坦な半導体ウェーハを、スラリーで湿潤された回転する研磨パッドに対抗して制止させる。このとき、半導体ウェーハは、制御された下向きの圧力でポリッシングパッドに押圧される。研磨スラリーは、通常、水分をベースとしたコロイド状液体懸濁中のアルミナ若しくはシリカ粒子を含み、化学腐食液が添加されている。例えば、殆どの水分ベースのスラリーは、腐食液として金属水酸化物化合物（塩基）若しくは無機酸を含み、これらは、夫々、スラリーを塩基性若しくは酸性にする。回転する研磨ヘッド又はウェーハ担体は、典型的に、ウェーハを制御された圧力（即ち、力）で回転するパッドに対し制止させるため使用され、回転するパッドはプラテンによって支えられている。典型的にプラテンに接着された研磨パッドは、典型的にウレタン若しくはポリウレタン材を含む。
【０００３】
化学機械的研磨プロセスは、通常、シリカ若しくはアルミナの侵食によって生じる機械的エッチングと、スラリーに添加された腐食液によって生じる化学的エッチングの２種類のエッチングプロセスを利用する。一般的なアプローチは、エッチングされるべき材料を別の形態に転化させる化学物質を添加することであり、この化学物質はシリカ及びアルミナ粒子の機械的侵食によって非常に容易に除去される。
【０００４】
従来技術において、化学機械的研磨は、主として、表面を平面化するツールとして理解され、使用されている。典型的に、厚い材料の層は平面化されるべき不規則なウェーハ表面上に形成され、厚い材料の層は、ウェーハ表面の不規則な形状の高い部分が露出され始めるポイントまで研磨され、そのポイントで研磨プロセスは停止される。この厚い平面化層は非常に厚いので、上面はかなり平坦であり、下にある不規則な形状の不規則な凹凸は、たとえ、残されているとしても殆ど維持されない。平面化層の上面の平坦さは、ＣＭＰプロセスが上記層を不規則な形状の高い部分まで均一に研磨されることを可能にする。
【０００５】
【発明が解決しようとする課題】
このような背景技術に対し、本発明によれば非常に異なるＣＭＰプロセスの使用法が提案される。
【０００６】
従来技術において公知のフォトリソグラフプロセス工程は、工作機械の不正確さと、フォトリソグラフプロセス工程中に生じる温度変化とに起因する整列（又は、アライメント）誤差を有する。温度変化はプロセスに使用される種々のマスクの寸法をサイズに関して変化させ、その結果として、マスクは互いに合致しなくなるか、又は、取り扱っている基板上に先に形成されたパターンと合致しなくなる。
【０００７】
これに対し、本発明は、従来技術では指摘されていなかった考え方、即ち、デバイスの製造中、特に、基板キャパシタ構造体の形成中に材料層のフォトリソグラフパターニングの代替として化学機械的研磨プロセスを使用するという重要な概念を提案する。より詳細には、本発明は、ある層に対するパターニングにおいて、その層の下にある層と相補的であり、下にある層と直に隣接するパターンをパターニングするため、フォトリソグラフプロセス工程を用いること無く、研磨プロセスを使用するという考え方を提案する。
【０００８】
したがって、本発明の目的は、従来のフォトリソグラフ工程を必要とすることなく、研磨プロセス及び化学機械プロセスによって相補的、かつ、自己整列された層を形成することである。
【０００９】
本発明の他の目的は、従来のフォトリソグラフ工程を必要とすることなく、研磨プロセス及び化学機械プロセスによって、互いに直に隣接する自己整列された層を形成することである。
【００１０】
本発明の目的は、研磨プロセスを用いて、基板キャパシタ、マルチチップモジュールキャパシタ、及び、多層相互連結構造体を高速かつ効率的に形成することである。
【００１１】
【課題を解決するための手段】
一般的に、本発明は、既存層のパターンに相補的、自己整列され、好ましくは、既存層のパターンに直に隣接する（即ち、ギャップが無い）パターンを用いて既存の基板層の上に層を形成する方法を実現する。パターン形成された既存層は、第１の高さ（即ち、離間距離）で基板の表面から離れた低い部分と、第１の高さ以上の第２の高さ（即ち、離間距離）で基板の表面から離れた高い部分とを有する。第１の高さと第２の高さの間の距離は、以下の説明では距離Ｄのように表現される。
【００１２】
一般的に、本発明による方法は、好ましくは、側壁を含み、既存層の高い部分及び低い部分の場所と夫々に対応した高い部分及び低い部分を有する第１の層が実質的に既存層のパターンに合致し既存層のパターンを再現するように、第１の材料の第１の層を既存層の上に形成する。好ましくは、側壁を含み、既存層の高い部分及び低い部分の場所と夫々に対応した高い部分及び低い部分を有する研磨停止層が実質的に第１の層のパターンに合致し第１の層のパターンを再現するように、第２の材料の研磨停止層が第１の層の上に形成される。次に、第１の層及び研磨停止層は、第１の層の高い部分及び研磨停止層の高い部分が既存層の上部を露出させるまで除去されるように、好ましくは、化学機械的研磨プロセスを用いて研磨される。好ましくは、第１の層及び研磨停止層の各層は、各層の低い部分が既存層の高い部分よりも低くなるように形成されるので、既存層に合致して形成されると共に、自己整列され、直に隣接した相補的なパターンが得られる。本発明の好ましい実施例では、第１の層の化学組成は既存層の化学組成とは異なり、研磨停止層の化学組成とも異なる。
【００１３】
既存層（又は下にある層）の上に合致する層を形成するという文脈で使用されるように、用語「合致する」とは、合致する層は高い部分と低い部分とで実質的に同じ厚さを有し、合致する層は既存層の垂直側壁と隣り合う垂直側壁を有することを意味する。合致する層の垂直側壁に沿った厚さは、合致する層の低い部分の厚さの１０％を超えない。このような本発明による合致する層の使用に対し、従来の研磨技術の教示によれば、使用される平面化層は、平面化層の露出表面を平面化するため、既存層の高い部分の上方の平面化層の厚さが既存層の低い部分の上方の平面化層の厚さよりも実質的に薄くなるように被覆される。従来技術による平面化層の厚さは大きいので、平面化層は既存層の垂直側壁に隣接した垂直側壁を具備しない。
【００１４】
上記従来技術のフォトリソグラフプロセス工程における工作機械の不正確さと、工程中に生じる温度変化とに起因する整列誤差の問題点は、プロセス中の温度変化、或いは、工作機械の不正確さとは無関係に、第２の層を第１の層と厳密に整列させ、第１の層に正確に隣接させる本発明を用いることにより解消される。
【００１５】
本発明の好ましいアプリケーションは、二つの電極及び中間誘電層を有する基板キャパシタの作成である。本発明によれば、このアプリケーションのための例示的な方法は、キャパシタの下側電極になる導電材の第１のパターン付き層を基板上に形成する。第１の層のパターンは、基板の表面から第１の高さ（又は隙間距離）で離間した低い部分と、基板の表面から第１の高さ以上の第２の高さ（又は隙間距離）で離間した高い部分とを有する。高い部分は、製造終了後に、キャパシタの下側電極への電気的接続点として作用する。次に、誘電材の第２の層は、実質的に第１の層のパターンと合致し第１の層のパターンを再現するように第１の層の上に形成される。第２の層は、第１の層の高い部分及び低い部分の場所にそれぞれ対応した場所に高い部分及び低い部分を有する。第２の層の厚さは、第２の層の低い部分が第１の層の高い部分よりも低くなるように選択される。続いて、導電材の第３の層が、実質的に第２の層のパターンと合致し、第２の層のパターンを再現するように、誘電材の第２の層、即ち、第２の誘電層の上に形成される。第３の層は、第２の層の高い部分及び低い部分の場所にそれぞれ対応した場所に高い部分及び低い部分を有する。導電材の第３の層、即ち、第３の導電層は製造後にキャパシタ構造体の上側電極になり、第３の層の低い部分はキャパシタの上側電極への接続点を与える。好ましくは、第３の層の低い部分は第１の層の高い部分よりも低い。次に、研磨停止層が、実質的に第３の層のパターンと合致し、第３の層のパターンを再現するように第３の層の上に形成される。研磨停止層は、第３の層の高い部分及び低い部分の場所にそれぞれ対応した場所に高い部分及び低い部分を有する。好ましくは、研磨停止層の低い部分は第１の層の高い部分よりも低い。また、研磨停止層の化学組成は、好ましくは、次の研磨工程の選択性を増大させるため第３の層の化学組成と異なる。第１の層及びその上の合致する層は、第１の層の高い部分が露出されるように、好ましくは、ＣＭＰプロセスによって研磨される。次に、研磨停止層は除去される。結果的に得られる構造体は、相補的な自己整列されたパターンを具備した２個の導電層を有し、２個の導電層は、これらの導電層を電気的に絶縁する中間誘電層に直接的に隣接する。
【００１６】
本発明の上記目的及び他の目的は、以下の発明の詳細な説明、添付図面及び特許請求の範囲の記載から当業者が容易に理解することができる。
【００１７】
【発明の実施の形態】
図１乃至８には、本発明による方法の一例によって作成される例示的なデバイスの断面図が示されている。図１を参照するに、シリコン基板でもよいベース基板１２が設けられ、導電層１４が各種の周知の析出法を用いて基板１２の上面に形成される。例えば、基板１２上に形成された始めのシード層を用いて、スパッタ法、蒸発、化学蒸着法及び電気メッキのような析出法が使用される。現時点ではスパッタ及び電気メッキが好ましい方法であるが、具体的に何れの方法が採用されるかは本発明に重要ではない。
【００１８】
導電層１４を形成した後、導電ポスト１６が導電層１４上の選択された場所に形成される。導電ポスト１６は、ホトレジスト層若しくはポリイミド層を導電層１４上に形成し、導電層１４内で導電ポスト１６が形成されるべき場所にアパーチャをエッチングし、次に、導電ポスト１６を形成するためこのアパーチャ内で材料の電気メッキ若しくはスパッタを行うことにより作成される。或いは、導電ポスト１６を形成するために別の方法を使用してもよく、具体的に導電ポスト１６を作成するために如何なる方法を選択するかは、本発明を実施する際に制限されることはない。
【００１９】
図１乃至８を通じて形成、例示されている構造体の一例は、基板キャパシタ構造体を構成し、導電層１４及び導電ポスト１６は一体的にキャパシタの下部電極を構成する。導電層１４及び導電ポスト１６によって一体的に形成された複合電極は、基板１２の上面から第１の高さ（即ち、導電層１４の厚さ）だけ離間した低い部分と、基板１２の上面から第１の高さよりも大きい第２の高さ（即ち、導電層１４の厚さと、導電ポスト１６の高さの合計）だけ離間した高い部分とを有するパターン付き層によって構成される。第１の高さと第２の高さの差は、図１に示される如く、以下の説明では距離“Ｄ”のように表す。このような既存複合層が与えられた場合、本発明による方法の一例は、研磨工程を用いて既存層の上に第２のパターン付き層を形成し、それにより、第２の層は、既存層に相補的なパターンを有し、既存層に対し自己整列され、既存層の直ぐ隣り設けられる。その上、本発明による方法の一例は、通常のフォトリソグラフプロセス工程を用いること無く第２の層を形成することができる。
【００２０】
図２を参照するに、第２の層１８は、導電層１４及び導電ポスト１６によって形成された複合電極上に合致して被覆若しくは形成される。本発明の好ましい実施例では、層１８は、五酸化タンタル、二酸化シリコン、ポリイミドなどの誘電材により構成される。キャパシタ構造体の場合、五酸化タンタルは誘電率が非常に高い（２５のオーダ）という利点がある。層１８は合致して形成されるので、層１８は、導電層１４及び導電ポスト１６によって形成された既存複合層の高い部分及び低い部分にそれぞれ対応した場所に設けられた高い部分及び低い部分を有する。層１８は導電ポスト１６の側壁を覆う垂直側壁を有する。本発明の好ましい実施例において、層１８の低い部分の高さは導電ポスト１６の高い部分の高さレベルよりも低いレベルに保たれる。
【００２１】
次に、導電層２０が誘電層１８に合致するように層１８の上に形成される。導電層２０は、誘電層１８の高い部分及び低い部分にそれぞれ対応した場所に高い部分及び低い部分を有する。導電層２０は誘電層１８の側壁を覆う垂直側壁を有する。本発明の好ましい実施例において、導電層２０の低い部分の上面は、導電ポスト１６の高い部分のレベルより低いレベルにある。本発明に従って作成されるキャパシタの一実施例の場合、導電層２０はキャパシタの上部電極を形成する。導電層２０の化学組成は、導電層１４及び導電ポスト１６を作成する際に使用された材料と同じもよく、或いは、異なっても構わない。
【００２２】
図３に示されるように、選択粘着層２２が導電層２０の上に合致して形成されてもよい。選択粘着層２２は、好ましくは、ポリイミド及び重合体材に非常に優れた粘着性（例えば、接合強度）を与えるクロムにより構成される。クロムは導電性であるので、上に重ねられたポリイミド層からクロム層を経由して導電層２０により与えられる上部電極に至る電気的接点を作成すべく、ポリイミド層を通過するビアを容易に形成することが可能になる。
【００２３】
選択粘着層２２は、重合体材のための粘着層として作用するだけではなく、導電層２０の材料並びに続いて導電層２０に析出された材料が互いに逆反応するのを防止する材料拡散バリヤの重要な機能を果たす。従来技術において知られているように、銅はある種のポリイミド材と逆反応し、クロム及びニッケルは銅及びポリイミド材の２種類の材料の間に効果的なバリヤ層として屡々使用される。このようなバリヤ層を塗布するため、バリヤ層２２を下にある層２０の上に精密に整列させる必要がある。本発明の方法によれば、この整列が容易に達成される。このようなバリヤ層には、下にある材料を保護するため下にある材料に対する良好な側壁被覆が要求される。この要求も本発明によれば容易に満たされる。かくして、本発明の方法によれば、基板キャパシタの低コストかつ効率的な作成方法が得られるだけではなく、バリヤ層を保護されるべき対応したパターン付き層の上に整列させる低コストかつ精密な方法が得られる。
【００２４】
次に、研磨停止層２４が選択粘着層２２の上に、したがって、ここまでの層の上に合致して形成される。図３に示された水平線２５は導電ポスト１６の上部のレベルを表す。全ての層１８、２０、２２及び２４の上部は、この水平線２５よりも少なくとも距離“ｄ”だけ低いので、この構造体は、層１８、２０、２２及び２４の低い部分を除去することなく、導電ポスト１６の上面（高い部分）を露出させるまで研磨される。研磨停止層２４の垂直側壁は選択粘着層２２の側壁を保護し、これは選択粘着層２２がバリヤ層として作用するときに重要である。研磨停止層２４の側壁が無い場合、導電ポスト１６の周辺に窪みが生じ、バリヤ層２２の周辺部分が浸食される。研磨停止層２４は、（最大で導電ポスト１６の高さに一致する）除去されるべき材料の量よりも薄い。その理由は、除去されるべき材料は非常に耐摩耗性が強く、除去されるべき材料の表面積は研磨停止層２４の下方の停止部分の面積よりも遙かに小さいからである。典型的に、研磨停止層２４の厚さは、研磨停止層２４よりも厚い層１８、２０又は２２の厚さの２０％未満であり、通常、導電ポスト１６の高さの１０％未満である。
【００２５】
以下に続く研磨工程の観点では、研磨停止層２４の材料（例えば、化学組成物）は、材料が層１８、２０及び２２、並びに、導電ポスト１６の夫々の材料よりも遅いレートでこすり取られる。特に、選択粘着層２２がクロムにより構成され、導電ポスト１６及び導電層２０が銅、アルミニウム若しくはタンタルのような材料により構成され、誘電層１８はポリイミド、五酸化タンタル若しくは二酸化シリコンのような材料により構成され、アルミナスラリーが使用されるとき（シリカスラリーは、スラリーのｐＨが５未満、好ましくは４未満の値に調整されているとき）、一例としてタングステン材が研磨停止層２４として選択される。誘電層１８及び選択粘着層２２は典型的なキャパシタアプリケーションの場合にかなり薄いので、典型的な場合の研磨停止層２４の適切な材料を選択する際に重大な影響がない。このような典型的な場合、この選択は、主として研磨停止層２４として導電ポスト１６及び導電層２０の材料と同じ速さで削り取られない材料を選択することにより決定される。一般的に、金属及び通常の製作材料は、硬度（例えば、ビッカーズスケール、ロックウェルスケール）の測定及び格付けがされ、これらの材料の硬度数は広く公開され、研磨停止層２４用の材料を選択するための優れたガイドラインとして役立つ。一般的に、導電ポスト１６用の材料よりも高い硬度数を有する材料を研磨停止層２４として採用することが望ましい。
【００２６】
図４を参照するに、被覆された層１８、２０、２２及び２４の上面は、通常のプレーン研磨による研磨プロセス、又は、適切な腐食液又は添加剤が添加されたスラリーを使用する化学機械的研磨プロセスを用いて研磨される。化学機械的研磨プロセスの場合、導電層２０及び導電ポスト１６からの材料の除去を加速する腐食液が添加されるか、或いは、研磨停止層２４の機械エッチングを阻害する添加剤が他の層及びポスト１６の機械エッチングのエッチング速度に影響を与えることなく添加される。添加剤を添加する解決法は、研磨時間を長くさせるが研磨プロセスの優れた制御を行い得る。一例として、本願と同一出願人に譲受された発明の名称が“Methods  of  Planarizing  Structures  on  Wafers  and  Substrates  by  Polishing  ”である係属中の米国特許出願第０８／７１７，２６６号に記載されているように、リン酸は、銅のエッチング速度に重大な影響を与えることなく、研磨停止層２４用のタングステンに対する遅延反応剤として作用する。リン酸はスラリーのｐＨを約５以下の値、好ましくは、約２乃至約４のｐＨ値まで減少させる量でスラリーに添加される。この構造体は、図４に示される如く、少なくとも導電ポスト１６の上面が露出されるまで研磨され、好ましくは、図５に示される如く、導電ポスト１６の上部が研磨停止層２４の上部と実質的に同じレベルになるまで研磨され続ける。導電ポスト１６をこのレベルまで磨き取る過程で、検波停止層２４の一部分は、図５に示される如く、浸食される。
【００２７】
その結果として、誘電層１８、導電層２０及び選択粘着層２２は、導電ポスト１６のパターンと相補的なパターンでパターン形成され、これらの層１８、２０及び２２内のパターンの整列は非常に精密であり、互いに隣接する。その上、相補的なパターンは、フォトリソグラフ工程を必要とすることなく整列されている。従来技術において知られているように、フォトリソグラフプロセス工程は、工作機械の不正確さに起因、並びに、種々のフォトリソグラフプロセス工程が実行される状況下の温度変化に起因した整列誤差を有する。上記温度変化はプロセスで使用されるマスクの寸法を変化させるので、マスクは互いに適合しなくなるか、或いは、基板上に形成されたパターンに適合しなくなる。これらの問題は、プロセス中の温度変化にも係わらず、熱的不適合問題に直面することなく、一方の層（例えば、誘電層１８、導電層２０又は選択粘着層２２）を別の層（例えば、導電ポスト１６と導電層１４の複合層）と精密に合致させ、上記一方の層を上記別の層に直に接触させる本発明を使用することによって解決される。
【００２８】
研磨停止層２４は、高い部分と低い部分とが同じ厚さを取るように選択粘着層２２の上に形成されるが、研磨停止層２４の高い部分は、低い部分よりも先に研磨パッドと接触するので、低い部分よりも先に磨き取られる。研磨停止層２４の高い部分の周辺のコーナー、エッジ及び側壁は、その柔軟性に起因して研磨パッドからかなり大きい浸食作用を受ける。上記の露出した形状の接線方向のエッチングは、研磨停止層２４の上部の除去を、露出した形状を含まない研磨停止層２４の下部に対する除去速度よりも促進させる。また、研磨停止層２４の高い部分の表面積は基板１２の表面積よりも小さく、研磨停止層２４の高い部分だけが研磨されているとき、基板担体から印加された圧力は基板表面積よりも小さい表面上に分布されるので、高い部分は低い部分よりも大きい下向き力を研磨パッドに対して受ける。この典型的な場合に、研磨停止層２４の高い部分の表面積は低い部分の表面積よりも小さい。
【００２９】
導電ポスト１６並びに層１８、２０、２２及び２４の高い部分の表面積の大きさは小さい方が有利である。その理由は、これによって、研磨プロセス、導電ポスト１６並びに層１８、２０、２２及び２４の高い部分を導電ポスト１６の上部と研磨停止層２４の低い部分の間のレベルまでより高速に除去することができるからである。加速された除去速度は、基板表面上の“窪み”を縮小し、導電ポスト１６のレベルの均一化が促進される。この“窪み”は、研磨プロセスが基板の領域内に所望の平面化レベルよりも低下した皿状の窪みを生じさせるまで基板の領域を研磨し過ぎたときに現れる。上記利点によって、導電ポスト１６の研磨された上面の周辺で整列されたパターンは精密であり、不均一な研磨、或いは、ポスト場所の周辺の窪みに起因して寸法上の完全性が損なわれないことが保証される。上記利点は、導電ポスト１６の全断面積を、基板１２の総面積の２０％未満、好ましくは、１０％未満に保つことによって達成される。これらの条件下で、誘電層１８の高い部分の全表面積は、高い部分と低い部分の合計の総表面積（通常、基板１２の表面積に一致する）の２０％未満、好ましくは、１０％未満である。同様に、他の各層２０、２２及び２４の高い部分の全表面積は、総表面積の略２０％未満（好ましくは、１０％未満）である。
【００３０】
研磨停止層２４は、導電ポスト１６、誘電層１８、導電層２０及び選択粘着層２２の材料に関して層の材料を選択的にエッチングする湿式化学腐食剤によって除去される。例えば、過酸化水素（Ｈ２Ｏ２）は、銅及びクロムのような多数の下にある材料に損傷を加えることなく、タングステンを容易にエッチングするため使用される。図９の得られた構造体の平面図には、層の自己整列の特性が表されている。
【００３１】
選択的な更なる工程として、図６に示される如く、導電性を有し、導電層２０に接続された接続ポスト３０を導電ポスト１６の上に形成してもよい。接続ポスト３０は、導電層１４、誘電層１８及び導電層２０によって形成されたキャパシタ構造体を、次に選択粘着層２２の上に被覆される信号層及びチップに接続するため役立つ。接続ポスト３０は、最初に、厚いホトレジスト層を形成し、接続ポスト３０が内部に形成されるアパーチャを画成するためホトレジスト層をパターン形成し、次に、ホトレジスト層のアパーチャ内に導電材を被覆、スパッタ、又は、メッキすることによって容易に形成される。上記工程の前に、メッキシード層が、電界メッキ処理用の電流パスを設けるためスパッタなどの析出法を用いて選択粘着層２２の上に不均一に形成される。シード層は、接続ポスト３０が形成された後にエッチングで除去される。但し、メッキ電流が導電層１４及び選択粘着層２２に結合され、材料が問題なく選択粘着層２２の上にメッキされ得る場合、このシード層は省略してもよい。従来技術において公知の通り、無電解メッキプロセスは、通常、表面をパラジウム触媒溶液で処置する表面活性化処置を必要とするが、電流は不要であり、多くの場合にシード層も必要としない。
【００３２】
典型的なメッキ溶液は接続ポスト３０を電気メッキする際に使用される。本発明の実施例によれば、市販されているメッキ溶液を用いる典型的な電解電気メッキプロセスが使用された。市販されているメッキ溶液は、典型的に、４重量パーセントの硫酸銅と、１５重量パーセントの硫酸と、水溶液中の種々の添加物（即ち、界面活性剤、蛍光剤）を含む。メッキ工程の前に、ウェーハは、最初に、基板の表面を濡らすため１％ラウリル硫酸塩ナトリウム水溶液によって湿潤され、次に、メッキ電流を活性化する前の短時間にメッキ溶液にウェーハが浸漬される。
【００３３】
接続ポスト３０の形成後、図７に示される如く、ホトレジスト層が取り除かれ、ポリイミド層３２が選択粘着層２２の上部及び接続ポスト３０の上に形成される。前述の通り、選択粘着層３２はポリイミドの下にある金属導電層２０への接合強度を高めるため粘着層として作用し、ポリイミド３２及び導電層２０が材料として両立しない場合には拡散バリヤとして作用する。ポリイミド層３２は、通常のＣＭＰ若しくは研磨プロセスによって平坦に研磨され、それにより得られた結果が図８に示されている。銅／ポリイミド信号線は、図８に示された構造体の上部に製造され、信号相互連結層はＩＣチップが取り付けられる接合パッドを構成する。
【００３４】
キャパシタのアプリケーションの場合、誘電層１８は典型的に１００ｎｍ乃至３００ｎｍの厚さを有し、各導電層１４及び２０は２μｍ乃至１０μｍの厚さを有する。したがって、導電ポスト１６の高さはこれらの厚さ以上でなければならない。上記キャパシタ構造体の好ましい実施例の場合、導電層２０の厚さは、導電ポスト１６と導電層２０の両方の良好な導電特性のため、導電ポスト１６の高さ（図１に示された距離“Ｄ”）の２０％以上であり、導電ポスト１６の高さの８０％以下であり、好ましくは、他の誘電層１８、選択粘着層２２及び研磨停止層２４のための場所を導電ポスト１６によって設定された高さレベルよりも低くするため、導電層２０の厚さは導電ポスト１６の高さの６０％以下である。
【００３５】
図１乃至８に示された構造体は基板キャパシタとしての用途が意図されている。しかし、誘電層１８の厚さを増大させ、及び／又は、誘電率を減少させることにより、この構造体は信号相互連結構造体として使用することが可能であることが認められる。この構造体が信号相互連結構造体として使用される場合、第１の信号線の組が導電層１４に形成され、第２の信号線の組が導電層２０に形成され、誘電層１８が上記第１及び第２の信号線の組を隔離し、導電ポスト１６が構造体の上部から下方の信号線の組までの接続を行う。信号線アプリケーションの場合、誘電層１８の典型的な厚さは、３μｍ乃至１５μｍであり、各導電層１４及び２０は、３μｍ乃至１５μｍの厚さを有する。上記相互連結構造体の好ましい実施例の場合、誘電層１８の厚さは、導電層１４及び２０の誘電絶縁特性並びに信号伝搬特性のため、導電ポスト１６の高さの２０％以上であり、他の誘電層１８、選択粘着層２２及び研磨停止層２４のための場所を導電ポスト１６によって設定された高さレベルよりも低くするため、導電ポスト１６の高さの７０％以下である。
【００３６】
上記の通り、特に例示された実施例を参照して本発明の説明が行われているが、本発明の範囲を逸脱することなく本発明の開示に基づいて種々の変更、変形及び適応をなし得ることが認められる。また、本発明は、現時点で最も実際的であり、かつ、好ましいものと考えられる実施例に関して説明されているが、本発明は開示された実施例に限定されることはなく、特許請求の範囲の内容に含まれる種々の変形及び等価物を含意するよう意図されていることに注意する必要がある。
【００３７】
【発明の効果】
上記の説明の通り、本発明によれば、ある層に対するパターニングにおいて、その層の下にある層と相補的であり、下にある層と直に隣接するパターンをパターニングするために研磨プロセスを使用し、フォトリソグラフプロセス工程を用いること無く自己整列された層を形成する方法が提供される。そのため、フォトリソグラフプロセス工程における工作機械の精度と、工程中に生じる温度変化とに起因する整列誤差の問題点が解消される。
【００３８】
本発明によれば、面積の大きいウェーハ上で層の精密な自己整列を実現することが可能である。
【００３８】
【図面の簡単な説明】
【図１】  本発明の方法に従って形成されるキャパシタ構造体の一例の断面図である。
【図２】  本発明の方法に従って形成されるキャパシタ構造体の一例の断面図である。
【図３】  本発明の方法に従って形成されるキャパシタ構造体の一例の断面図である。
【図４】  本発明の方法に従って形成されるキャパシタ構造体の一例の断面図である。
【図５】  本発明の方法に従って形成されるキャパシタ構造体の一例の断面図である。
【図６】  本発明の方法に従って形成されるキャパシタ構造体の一例の断面図である。
【図７】  本発明の方法に従って形成されるキャパシタ構造体の一例の断面図である。
【図８】  本発明の方法に従って形成されるキャパシタ構造体の一例の断面図である。
【図９】  本発明の方法に従って、研磨及び残りの研磨停止層の除去後に自己整列された層が示されているキャパシタ構造体の一例の平面図である。
【符号の説明】
１２    基板
１４，２０    導電層
１６    導電ポスト
１８    誘電層
２２    選択粘着層
２４    研磨停止層
【図１】
0003682903.tif 000002
【図２】
0003682903.tif 000003
【図３】
0003682903.tif 000004
【図４】
0003682903.tif 000005
【図５】
0003682903.tif 000006
【図６】
0003682903.tif 000007
【図７】
0003682903.tif 000008
【図８】
0003682903.tif 000009
【図９】
0003682903.tif 000010