(57)【特許請求の範囲】
【請求項１】
フィルタ調整用基準信号を生成するマスター型手段と、
Ｇｍアンプおよび容量からなるＧｍ−Ｃフィルタ回路を備え、前記フィルタ調整用基準信号に応じたフィルタ特性を呈するスレーブ型手段と、
前記マスター型手段および前記スレーブ型手段を構成する素子のばらつきに起因するフィルタ特性の温度ドリフトを打ち消すための所定の温度ドリフト特性を有する温度補償手段とを具備し、
前記温度補償手段によって、前記フィルタ調整用基準信号を補償し、前記温度ドリフトを打ち消すようにしたことを特徴とするＧｍ−Ｃフィルタ。
【請求項２】
請求項１において、前記温度補償手段は、前記所定の温度ドリフト特性を有する補正用電流源を含み、前記補正用電流源の出力信号を前記フィルタ調整用基準信号に加算することを特徴とするＧｍ−Ｃフィルタ。
【請求項３】
請求項２において、該補正用電流源によって生じるオフセット電流を補償するためのオフセット補償用電流源をさらに備え、前記オフセット補償用電流源の出力信号を前記フィルタ調整用基準信号に加算することを特徴とするＧｍ−Ｃフィルタ。
【請求項４】
請求項１において、前記温度補償手段は、前記マスター型手段からのフィルタ調整用基準信号を受けて前記マスター型手段と前記スレーブ型手段にそれぞれ電流を供給するカレントミラー回路を含み、
前記カレントミラー回路は、
前記フィルタ調整用基準信号を受ける第１のＭＯＳＦＥＴと、
ゲート端子に前記第１のＭＯＳＦＥＴのゲート端子の信号レベルを受けスレーブ型手段に電流を供給する第２のＭＯＳＦＥＴと、
マスター型手段に電流を供給する第３のＭＯＳＦＥＴと、
前記第２のＭＯＳＦＥＴのゲート端子の信号レベルと前記第３のＭＯＳＦＥＴのゲート端子の信号レベルを入力して、前記第３のＭＯＳＦＥＴのゲート端子に信号レベルを出力するオペアンプとを含み、
前記オペアンプを構成するＭＯＳＦＥＴ対のサイズをアンバランスにして所定の温度ドリフト特性を生じさせることを特徴とするＧｍ−Ｃフィルタ。
【請求項５】
請求項１において、前記温度補償手段は、
前記マスター型手段からの電流を電圧に変換する変換部と、
前記変換部によって変換された信号レベルおよび前記Ｇｍアンプの出力信号レベルを入力し、前記Ｇｍアンプの出力レベルを制御するために前記Ｇｍアンプの電流量を制御する制御アンプとを含み、
前記制御アンプを構成するＭＯＳＦＥＴ対のサイズをアンバランスにして所定の温度ドリフト特性を生じさせることを特徴とするＧｍ−Ｃフィルタ。
【請求項６】
請求項１において、前記温度補償手段は、
前記マスター型手段からの電流を電圧に変換する変換部と、
前記変換部によって変換された信号レベルおよび前記Ｇｍアンプの出力信号レベルを入力し、前記Ｇｍアンプの出力レベルを制御するために前記Ｇｍアンプの電流量を制御する制御アンプとを含み、
前記変換部は、温度特性を有する抵抗を含み、所定の温度ドリフト特性を生じさせることを特徴とするＧｍ−Ｃフィルタ。
【請求項７】
請求項１において、前記温度補償手段は、前記マスター型手段に所定の温度ドリフト特性を有する遅延回路が挿入されていることを特徴とするＧｍ−Ｃフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、温度ドリフト補正機能を備えたＧｍ−Ｃフィルタに関するものである。
【０００２】
【従来の技術】
近年に至り、Ｇｍ−Ｃフィルタは従来から用いられてきたスイッチトキャパシタフィルタ（ＳＣＦ）等に比べて高速性能に優れるため、ＨＤＤのリードチャネル用フィルタ等に用いられるようになってきた。
【０００３】
図１５は、従来から知られているＧｍ−Ｃフィルタの一例を示す。本図において、１５０はＧｍアンプと容量から構成されるＧｍ−Ｃフィルタ、１５１はＧｍアンプと容量から構成されるＧｍ−Ｃ型低域通過フィルタ（ＬＰＦ）、１５２は位相比較器、１５３は低域通過フィルタ（ＬＰＦ）、１５４および１５５は比較器（コンパレータ）である。そして、これらの各素子１５１〜１５５により、ＰＬＬ回路１５６が構成される。
【０００４】
図１６は、図１５に示したＰＬＬ回路１５６の具体的な回路構成を示す。本図において、１６１〜１６４はＧｍアンプ、１６５および１６６は容量である。これらの各素子１６１〜１６６を有するＧｍ−Ｃフィルタ１５１は、入力端子を１６７、出力端子を１６８としたとき低域通過フィルタ特性を有すると同時に、図１７に示すような低域では位相シフトが０゜、高域では位相シフトが１８０゜、カットオフ周波数ｆｃのところで位相シフトが９０゜となる位相特性を有する。
【０００５】
すなわち、入力信号の周波数がカットオフ周波数ｆｃに一致している場合には、フィルタ入力信号およびフィルタ出力信号がコンパレータ１５５および１５４を通過し、さらに位相比較器１５２として機能する排他論理和回路（ＥＸＯＲ）を通過することにより、周波数が入力信号の２倍でかつ高レベル論理と低レベル論理のそれぞれの期間が等しくなる、いわゆるデューティ比５０％の出力信号となる。このときには、位相比較器１５２から出力された信号を、低域通過フィルタ（ＬＰＦ）として機能する積分器１５３を通しても、積分器１５３の直流出力レベルには変動はなく、位相ロック状態が実現できる。
【０００６】
また、図１６に示した１６１〜１６６で構成されるＧｍ−Ｃフィルタのカットオフ周波数が設計値ｆｃより小さいときには、図１８に示すように位相遅れは設計値（９０゜）よりも大きくなる。この結果として、位相比較器１５２の出力信号は高レベル論理の期間が低レベル論理期間よりも短くなるため、積分器１５３の出力レべルを下げる方向に動作する。そして、積分器１５３の出力レベルが下がったときに発生されるバイアス電圧は、すべてのＧｍアンプ１６１〜１６４のＧｍ値が上がるように作用する。特に、Ｇｍアンプ１６２および１６３のＧｍ値は、Ｇｍ−Ｃフィルタ１５１のカットオフ周波数を決定しているので、このＧｍ値の増加に伴ってカットオフ周波数も増加することになる。
【０００７】
かくして、積分器１５３の出力レベルはフィルタ１５１のカットオフ周波数が設計値に等しくなる方向にシフトし、最終的に位相比較器１５２の出力信号のデューティ比が５０％になったとき、すなわちフィルタのカットオフ周波数が設計値に等しくなったときに、積分器１５３の出力は一定レベルに落ちつく。また、Ｇｍ−Ｃフィルタ１５１のカットオフ周波数が設計値より大きいときにも、同様に動作して、最終的にはＧｍ−Ｃフィルタ１５１のカットオフ周波数が設計値と等しくなり、積分器１５３の出力が一定レベルに落ちつく。
【０００８】
一方、図１５に示したＧｍ−Ｃフィルタ１５０の回路構成が、仮にＰＬＬ回路１５６内に用いられている低域通過型Ｇｍ−Ｃフィルタ１５１と全く同じ回路構成であり、かつ、そこで用いられているＧｍアンプのＧｍ値および容量値も同じであるならば、Ｇｍ−Ｃフィルタ１５０とＧｍ−Ｃフィルタ１５１の特性は同一になる。しかしながら、構成されているＧｍアンプのＧｍ値はＭＯＳＦＥＴの素子間ぼらつきに起因して設計通りに実現できないため、フィルタ間で誤差が生ずる。
【０００９】
ここで、Ｇｍ−Ｃフィルタ１５０の回路構成を図１９に示す。本図に示した回路構成は、図１６のＧｍ−Ｃフィルタ１５１と全く同じである。また、Ｇｍ−Ｃフィルタ１５０のカットオフ周波数は、Ｇｍアンプ１９２および１９３のＧｍ値の相乗平均に比例する。
【００１０】
同様に、図１６に示したＧｍ−Ｃフィルタ１５１のカットオフ周波数は、Ｇｍアンプ１６２および１６３のＧｍ値の相乗平均に比例する。
【００１１】
仮に、Ｇｍ−Ｃフィルタ１５１のＧｍアンプ１６２および１６３のＧｍ値の相乗平均値が、Ｇｍ−Ｃフィルタ１５０（図１９参照）におけるＧｍアンプ１９２および、１９３のＧｍ値の相乗平均に比べて１％ほど大きいならば、Ｇｍ−Ｃフィルタ１５１のカットオフ周波数は、Ｇｍ−Ｃフィルタ１５０のカットオフ周波数に比べて１％ほど大きくなる。
【００１２】
【発明が解決しようとする課題】
上述したように、各Ｇｍアンプを全く同じになるよう設計したとしても、プロセスの問題でＧｍ値間に誤差が発生するため、Ｇｍ−Ｃフィルタ１５０（図１５，図１９参照）の特性がＧｍ−Ｃフィルタ１５１（図１５，図１６）の特性と完全に一致しない。しかも、この誤差はＬＳＩにおいて頻繁に用いられているＳＣＦ（スイッチトキャパシタフィルタ）に比べて大きいため、実用に供することが難しかった。
【００１３】
このような問題を解決するために、トリミングという手法によってフィルタを所望特性になるように調整する方法がある。しかし、もともとマスター側トランジスタとスレーブ側トランジスタとの間の相対精度が良くないのに加えて、回路の配置上の問題からも両者はかなり離れた位置に配置せざるを得ないため、回路環境が大きく異なり、結果としてＧｍ−Ｃフィルタの温度ドリフトが大きくなるという問題が新たに目立つようになってきた。
【００１４】
よって、本発明の目的は、上述の点に鑑み、温度ドリフトが生じたとしても特性の変化を最小限に抑えた精度の高いＧｍ−Ｃフィルタを提供することにある。
【００１５】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係るＧｍ−Ｃフィルタは、フィルタ調整用基準信号を生成するマスター型手段と、Ｇｍアンプおよび容量からなるＧｍ−Ｃフィルタ回路を備え、前記フィルタ調整用基準信号に応じたフィルタ特性を呈するスレーブ型手段と、前記マスター型手段および前記スレーブ型手段を構成する素子のばらつきに起因するフィルタ特性の温度ドリフトを打ち消すための所定の温度ドリフト特性を有する温度補償手段とを具備し、前記温度補償手段によって、前記フィルタ調整用基準信号を補償し、前記温度ドリフトを打ち消すようにしたことを特徴とする。
【００１６】
ここで、前記温度補償手段は、前記所定の温度ドリフト特性を有する補正用電流源を含み、前記補正用電流源の出力信号を前記フィルタ調整用基準信号に加算することができる。
また、該補正用電流源によって生じるオフセット電流を補償するためのオフセット補償用電流源をさらに備え、前記オフセット補償用電流源の出力信号を前記フィルタ調整用基準信号に加算することができる。
【００１７】
また、前記温度補償手段は、前記マスター型手段からのフィルタ調整用基準信号を受けて前記マスター型手段と前記スレーブ型手段にそれぞれ電流を供給するカレントミラー回路を含み、前記カレントミラー回路は、前記フィルタ調整用基準信号を受ける第１のＭＯＳＦＥＴと、ゲート端子に前記第１のＭＯＳＦＥＴのゲート端子の信号レベルを受けスレーブ型手段に電流を供給する第２のＭＯＳＦＥＴと、マスター型手段に電流を供給する第３のＭＯＳＦＥＴと、前記第２のＭＯＳＦＥＴのゲート端子の信号レベルと前記第３のＭＯＳＦＥＴのゲート端子の信号レベルを入力して、前記第３のＭＯＳＦＥＴのゲート端子に信号レベルを出力するオペアンプとを含み、前記オペアンプを構成するＭＯＳＦＥＴ対のサイズをアンバランスにして所定の温度ドリフト特性を生じさせることができる。
【００１８】
また、前記温度補償手段は、前記マスター型手段からの電流を電圧に変換する変換部と、前記変換部によって変換された信号レベルおよび前記Ｇｍアンプの出力信号レベルを入力し、前記Ｇｍアンプの出力レベルを制御するために前記Ｇｍアンプの電流量を制御する制御アンプとを含み、前記制御アンプを構成するＭＯＳＦＥＴ対のサイズをアンバランスにして所定の温度ドリフト特性を生じさせることができる。
また、前記温度補償手段は、前記マスター型手段からの電流を電圧に変換する変換部と、前記変換部によって変換された信号レベルおよび前記Ｇｍアンプの出力信号レベルを入力し、前記Ｇｍアンプの出力レベルを制御するために前記Ｇｍアンプの電流量を制御する制御アンプとを含み、前記変換部は、温度特性を有する抵抗を含み、所定の温度ドリフト特性を生じさせることができる。
【００１９】
さらに、前記温度補償手段は、前記マスター型手段に所定の温度ドリフト特性を有する遅延回路が挿入されていることにより、温度ドリフトを打ち消す構成とすることも可能である。
【００２０】
【発明の実施の形態】
実施の形態１
図１は、本発明を適用した第一の実施の形態を示す。本図において、１０はＧｍアンプおよび容量からなるフィルタ回路を含んだＰＬＬ回路（マスター回路）、１１はＧｍアンプおよび容量からなるＧｍ−Ｃフィルタ回路、１２は温度補正用電流源、１３は加算器、１４はＤＣ電流源、１６ＰＬＬ回路（マスター回路）１０によって生成される基準電流の出力線路である。
【００２１】
図２は、図１に示した加算器１３と、Ｇｍ−Ｃフィルタ回路１１に含まれているＧｍアンプの具体的な回路例を示している。本図において、１７〜２１はＭＯＳＦＥＴであり、これらによってＧｍアンプ２６を構成している。２７および２８はＧｍアンプ２６の入力端子、２９および３０はＧｍアンプ２６の出力端子である。また、２２はＭＯＳＦＥＴであって、マスター回路１０、温度補正用電流源１２、ＤＣ電流源１４からの出力電流を加算するための加算器１３として動作すると共に、ＭＯＳＦＥＴ２１と併せてカレントミラー回路を構成し、加算電流をＭＯＳＦＥＴ２１に供給する。
【００２２】
Ｇｍアンプ２６のＧｍ値は入力ＭＯＳＦＥＴ１９および２０のＧｍ値で決まる。このため、電流を増加させればＧｍ値は増加し、電流を減少させればＧｍ値は減少するようになる。
【００２３】
いま、図１において、仮に温度補正用電流源１２、加算器１３、ＤＣ電流源１４がない場合に、回路素子の配置に起因してＧｍ−Ｃフィルタのカットオフ周波数が図３の曲線４０に示されるように高温側で増加、低温側で減少するものとする。そこで、出力電流値が高温側で減少、低音側で増加するような温度補正用電流源１２から生成される電流と、ＰＬＬ回路（マスター回路）１０から生成される電流とを加算器１３によって加えた電流をＧｍ−Ｃフィルタ回路１１に供給することにより、Ｇｍ−Ｃフィルタのカットオフ周波数は、低温側では加算される電流値が高温側よりも大きいため、図３の曲線４１に示されるように低温側ではカットオフ周波数がより高くなるように補正され、結果として、温度に対して変動の小さい特性のフィルタが得られる。さらに、ＤＣ電流源１４によって生成される電流を加算器１３を介して加算して、温度補正用電流源１２によって生じるオフセット電流を補償することにより、カットオフ周波数の温度特性が曲線４２のように所望の特性に近づくようになる。
【００２４】
このように、本実施の形態によるＧｍ−Ｃフィルタ（図１）は、全温度範囲に亘ってほぼ所望通りの特性を有することができる。
【００２５】
なお、上記の補正用電流の値は温度ドリフト量が予測可能でない場合は、ＬＳＩを製造した後に、トリミングまたはレジスタ書き込み等の手法によって調整できる。
【００２６】
図４は、図１に示した温度補正用電流源１２の回路例を示す。本図において、３３はオペアンプ、３４は抵抗値がＲである抵抗、３５〜３７はＭＯＳＦＥＴ、３８は出力電流ｉ２を出力するための出力電流端子、３９は基準電圧Ｖref を入力するための基準電圧入力端子である。ここで、温度補正用電流源１２の出力電流ｉ２は次式で表される。
【００２７】
【数１】
ｉ２＝Ｖref ／Ｒ                                    （１）
ここで、抵抗３４は、ＬＳＩにおいては通常ポリシリコン、または拡散層によって形成されることが多いが、いずれの場合にも基本的にはシリコン材料から形成されており、これらの抵抗は高温側で抵抗値が大きくなるという挙動を示す。従って、出力電流値ｉ２は高温側では減少し、低温側で増加することになる。
【００２８】
このような温度特性を有する電流源を用いることで、図２に示したＧｍアンプ２６のＧｍ値を、高温側でマスター回路１０に比べて相対的に減少させることができる。
【００２９】
実施の形態２
図５は、本発明の第二の実施の形態を示す。本図において、５０はＰＬＬ回路であり、図１５のＰＬＬ回路１５６と同じようにＧｍ−Ｃフィルタ回路を有した回路構成をなしている。５１はスレーブフィルタであり、図１５のＧｍ−Ｃフィルタ１５０と同じ回路構成を有している。５２は温度補正回路である。本図において、従来の回路との違っている点は、温度補正回路５２を備えていることである。
【００３０】
図６は、この温度補正回路５２の具体的回路例を示す。本図において、５３〜５５はＰ形のＭＯＳＦＥＴ、５６は１倍のゲインを有するオペアンプ、５７は電流を入力するための端子、５８および５９は電流を出力するための端子である。通常、オペアンプ５６の入力端子（図６では５７）の信号レベルと出力端子（図６では６１）の信号レベルは一致している。従って、ＭＯＳＦＥＴ５３〜５５はゲート端子の信号レベルが等しいためカレントミラー回路として働く。例えば、ＭＯＳＦＥＴ５３〜５５のサイズが等しい場合には、端子５７〜５９の入出力電流は一致する。ここで、５８をＰＬＬ回路５０に電流を供給する端子、５９をスレーブフィルタ５１に電流を供給する端子とすると、動作的には従来の回路と同じように働く。
【００３１】
図６に示したオペアンプ５６の回路例を図７に示す。本図において、６１〜６５はＭＯＳＦＥＴ、６６および６７は入力端子、６８は出力端子、６９はバイアス電圧を供給するバイアス入力端子である。ここで、Ｎ型Ｍ０ＳＦＥＴ対６１、６２とＰ型ＭＯＳＦＥＴ対６３、６４はそれぞれ同じサイズで形成されるのが常である。しかしながら、これらのＭＯＳＦＥＴ対のサイズを意図的にアンバランスにさせた場台、オペアンプ５６のＤＣオフセットのみならず、オフセット温度ドリフトが生ずる。
【００３２】
図７に示した回路において、ＭＯＳトランジスタ対６３、６４のデバイスサイズを（Ｗ／Ｌ）から一方のみΔ（Ｗ／Ｌ）だけわずかにずらすと、演算増幅器のオフセット電圧ΔＶoff は
【００３３】
【数２】
0003683670.tif 000002
【００３４】
となる。ここでｉｏはＭＯＳトランジスタ６３，６４に流れる電流値、ｇｍは（３）式で表せるように入力ＭＯＳトランジスタ６１，６２のトランスコンダクタンス値である。
【００３５】
【数３】
ｇｍ＝２・（ｉin・Ｃox・μ・Ｗ／Ｌ）0.5             （３）
ここで、Ｃ0xはＭＯＳトランジスタのゲート単位容量、μはＭＯＳトランジスタの移動度である。この移動度μは温度に依存しており、温度が高くなると格子散乱の影響を受けて移動度μは低下するので、ｇｍも高温では同様に低下する。その結果として、演算増幅器のオフセット電圧は（２）式から判るように、温度によって変動する。この変動量はトランジスタ対のアンバランスの量に依存し、また、アンバランスの符号を変えると温度ドリフト量の符号も同時に変わるので、調整設定が可能である。
【００３６】
図８は、オペアンプ５６におけるオフセット温度ドリフトの振る舞いについて示した図である。本図の横軸は温度、縦軸はオフセット値であって、温度によって７０のようにオフセットが変動する。
【００３７】
図６のオペアンプ５６において、ＭＯＳＦＥＴ対を意図的にアンバランスなサイズにして図８のような温度ドリフト特性を与えると、ＭＯＳＦＥＴ５４、５５のゲートに与えられる電圧は温度によって変動するため、出力される電流も同様に変動する。
【００３８】
その結果として、スレーブフィルタ５１に与えられる電流が温度によってドリフトを受けるため、Ｇｍ−ＣフィルタのＧｍ値も変動を受ける。そこで、この変動量をＧｍ−Ｃフィルタの温度ドリフト値を打ち消すように設定することで、Ｇｍ−Ｃフィルタの温度ドリフトをなくす、または、低減させることができる。
【００３９】
実施の形態３
図９は、本発明の第三の実施の形態を示す。本図において、７１〜７４はＧｍアンプ、７５および７６は上記Ｇｍアンプ７２〜７４の入力動作点を制御するための同相制御アンプ、７７は図１５のＰＬＬ回路１５６と同じような回路であるＰＬＬ回路、７８は電流を電圧に変換して端子８３の変換電圧レベルを同相制御アンプ７５および７６に与えるためのＭＯＳＦＥＴ、７９および８０は容量、８１はフィルタの入力端子、８２はフイルタの出力端子である。
【００４０】
なお、図９に示した回路は、本来は各Ｇｍアンプの入力端子および出力端子が正側および負側の端子を有するいわゆる全差動回路を構成したものであるが、簡便のため各端子は一本で表現してある。
【００４１】
図１０は、図９に示した各Ｇｍアンプの回路例である。本図において、８４および８５はＧｍ値を決めるための入力ＭＯＳＦＥＴ、８６および８７はロードＭＯＳＦＥＴ、８８および８９は入力端子、９０および９１は出力端子、９２は出力端子レベルを制御するためのバイアス端子であり図９に示した同相制御アンプ７５，７６の出力が入力される。このＧｍアンプの入力ＭＯＳＦＥＴ８４，８５のＧｍ値は入力電流によって制御される。
【００４２】
ここで、図９に示したＭＯＳＦＥＴ７８のゲート端子８３の電圧と、図１０に示した入力ＭＯＳＦＥＴ８４，８５のゲート端子の電圧は、無信号の時、同相制御アンプ７５，７６の作用によって同じになる。従って、ＭＯＳＦＥＴ７８，８４，８５は見掛け上カレントミラー回路となっているので、図９のＰＬＬ回路７７から供給される電流ｉｐに比例した電流がＭＯＳＦＥＴ８４，８５に流れる。通常、このＰＬＬ回路７７から供給される電流はＰＬＬ回路内部のＧｍアンプに比例しており、温度とは無関係にＧｍ値が決定されているので、フィルタ特性も同様に温度に無関係になる。しかし、レイアウト等の問題でＧｍ−Ｃフィルタに温度ドリフトが生ずることがある。
【００４３】
図９に示した同相制御アンプ７５，７６は、基本的に図７と同じ回路構成とすることができる。ここで、図７の場合と同じようにＭＯＳＦＥＴ対を意図的にアンバランスにすることで、図８に示すようなオフセット電圧の温度ドリフトが発生する。このような同相制御アンプ７５，７６を用いることで、同相制御アンプの入力端子間に同様のオフセツトドリフトが発生する。
【００４４】
このため、端子８３に対してＧｍアンプの出力端子９３，９４の電圧レベル差は図８に示すような温度ドリフト特性を持ち、結果的にはＭＯＳＦＥＴ８４，８５の電流値はＭＯＳＦＥＴ７８（図９）に流れる電流値に対して温度ドリフトを有することになる。
【００４５】
すなわち、同相制御アンプ７５，７６のアンバランスの量を、元々のＧｍ−Ｃフィルタの温度ドリフトを打ち消せるように設定することで、温度ドリフトの小さいＧｍ−Ｃフィルタが実現できる。
【００４６】
実施の形態４
図１１は、本発明の第四の実施の形態を示す。本図において図９と異なるのは、ＰＬＬ回路７７とＭＯＳＦＥＴ７８との間に抵抗９５が挿入されている点であり、同相制御アンプ７５，７６に供給される電圧は、抵抗９５とＰＬＬ回路７７をつなぐ端子８３に発生する電圧Ｖ８３となる。この電圧８３は、次の式で与えられる。
【００４７】
【数４】
Ｖ８３＝Ｖ９６＋ｉp ・Ｒ                            （４）
ここで、Ｖ９６はＭＯＳＦＥＴのゲート・ドレイン部の電圧であり、従来の回路においては、この電圧が同相制御アンプに供給されていた。また、ｉp はＰＬＬ回路７７から供給される電流値、Ｒは抵抗９５の抵抗値である。この抵抗Ｒは、通常、ＬＳＩにおいてはポリシリコンまたは拡散領域で形成される。いずれの場合もシリコンが母材であるため、ある温度係数を有する。また、ＰＬＬ回路７７によって図９のＧｍアンプの入力ＭＯＳＦＥＴ（図１０中のＭＯＳＦＥＴ８４，８５に相当する）のＧｍ値がいつも一定になるように制御されているので、通常、Ｖ９６の温度係数はｉp ・Ｒの温度係数とは異なるものになる。
【００４８】
すなわち、図１１において抵抗９５を追加したことによつて、Ｇｍアンプ７２，７３の温度ドリフト量はＰＬＬ回路７７内のＧｍアンプ（図１６のＧｍアンプ１６１〜１６４に相当する）のＧｍ値とは異なったものとなり、結果的に、Ｇｍ−Ｃフイルタ回路１１は抵抗９５がない場合と比較して、温度ドリフト特性が加算された特性を有することになる。したがって、この加算すべき抵抗の値は、抵抗がない場合に有する温度ドリフトが打ち消されるように設定すればよい。また、この回路の場合には、加算される温度ドリフト量は符号的に一方のみであるので、符号を逆にするにはＧｍ−Ｃフィルタ回路１１（スレーブフィルタ）でなく、ＰＬＬ回路７７内のＧｍ−Ｃフィルタの方に図１１中のＭＯＳＦＥＴと抵抗を含む９７に相当する回路設けることで達成できる。
【００４９】
実施の形態５
図１２は、本発明の第五の実施の形態を示す。本図と従来例（図１５）との相違点は、ＰＬＬ回路２５６内において遅延回路１００がＧｍ−Ｃフィルタ１５１と比較器１５４の間に追加して挿入されていることである。この追加された遅延回路１００の遅延量の温度特性は、Ｇｍ−Ｃフィルタの遅延量の温度特性と異なるものとする。通常、回路が異なると遅延量の温度特性も異なる。
【００５０】
ＰＬＬ回路２５６の動作については、従来例において説明したように、比較器１５４と１５５の位相差が９０゜になるように働く。この位相差（言い換えると遅延量）は、温度が変動しても９０゜のまま保たれるので遅延回路１００の遅延量とＧｍ−Ｃフイルタ１５１の遅延量の温度特性が異なる場台には、それぞれの遅延量と両者の遅延量の和は図１３に示す通りとなる。図１３において、１０１はＧｍ−Ｃフィルタの遅延量、１０２は遅延回路１００の遅延量、１０３は両者の和であり位相量としては９０゜（一定）になる。
【００５１】
このようなＰＬＬ回路２５６を用いると、スレーブ回路側にあるＧｍ−Ｃフィルタ１５０の中心周波数の温度特性は図１３中の１０１のような特性になり、温度ドリフトを有するようになる。すなわち、遅延回路１００を追加する以前のＧｍ−Ｃフィルタの温度ドリフトを打ち消すような遅延量を有した遅延回路１００を用いることにより、結果として、温度ドリフトの無い、または、少ないＧｍ−Ｃフィルタ１５０を実現できる。仮に、図１３のような遅延特性を有する遅延回路１００を用いた場合、温度特性を補正できる符号は片側しか設定できないが、符号を反対に設定するためには、図１２において、遅延回路を基準クロックを入力する端子と比較器１５５の間に挿入すればよい。
【００５２】
図１４は、遅延回路の一例を示す。本図において、１０４は抵抗、１０５は容量であり、いわゆる低域通過フィルタを構成するものであって、信号の位相量を遅らせるので遅延回路ということができる。この遅延量は、抵抗値と容量値できまる。ここで、容量は温度特性を持たないが、抵抗はＧｍアンプ内のＭＯＳＦＥＴと異なる温度特性を有するので、温度補正回路として用いることができる。
【００５３】
【発明の効果】
以上説明したとおり、本発明によれば温度補償手段を用いることとしているので、ＤＣオフセット調整のみでは所要の仕様を満足し得なかったＧｍ−Ｃフィルタにおいても、温度ドリフト特性が改善され、結果として精度の高いフィルタが実現できるようになる。
【図面の簡単な説明】
【図１】第一の実施の形態によるＧｍ−Ｃフィルタを示す回路図である。
【図２】図１に示した加算器およびＧｍアンプの具体的回路を示す図である。
【図３】Ｇｍ−Ｃフィルタの温度に対するカットオフ周波数特性を示す図である。
【図４】温度補正用電流源の回路例を示す図である。
【図５】第二の実施の形態によるＧｍ−Ｃフィルタを示す回路図である。
【図６】図５に示した温度補正回路の一例を示す図である。
【図７】オペアンプの回路例を示す図である。
【図８】第２の実施の形態に用いるオペアンプの温度ドリフト特性を示す図である。
【図９】第三の実施の形態によるＧｍ−Ｃフィルタを示す回路図である。
【図１０】第三の実施の形態に用いるＧｍアンプの回路図である。
【図１１】第四の実施の形態によるＧｍ−Ｃフィルタを示す回路図である。
【図１２】第五の実施の形態によるＧｍ−Ｃフィルタを示す回路図である。
【図１３】遅延量の温度特性を示す図である。
【図１４】図１２に示した遅延回路の一例を示す図である。
【図１５】従来から知られているＧｍ−Ｃフィルタの一例を示す図である。
【図１６】ＰＬＬ回路の回路例を示す図である。
【図１７】ＰＬＬ回路内のフィルタの位相特性例を示す図である。
【図１８】ＰＬＬ回路内のフィルタの位相特性例を示す図である。
【図１９】Ｇｍ−Ｃフィルタの回路例を示す図である。
【図１】
0003683670.tif 000003
【図２】
0003683670.tif 000004
【図３】
0003683670.tif 000005
【図４】
0003683670.tif 000006
【図５】
0003683670.tif 000007
【図６】
0003683670.tif 000008
【図７】
0003683670.tif 000009
【図８】
0003683670.tif 000010
【図９】
0003683670.tif 000011
【図１０】
0003683670.tif 000012
【図１１】
0003683670.tif 000013
【図１２】
0003683670.tif 000014
【図１３】
0003683670.tif 000015
【図１４】
0003683670.tif 000016
【図１５】
0003683670.tif 000017
【図１６】
0003683670.tif 000018
【図１７】
0003683670.tif 000019
【図１８】
0003683670.tif 000020
【図１９】
0003683670.tif 000021