(57)【特許請求の範囲】
【請求項１】
互いに並行に形成された複数の走査線と、この複数の走査線に少なくとも絶縁性材料からなる膜を挟んで直交する複数の信号線と、上記複数の走査線及び複数の信号線の交点近傍の走査線の一部を制御電極とし、かつ上記交点近傍の信号線の一部を第１の電極とする薄膜トランジスタと、この薄膜トランジスタの第２の電極に接続された表示画素電極と、この表示画素電極に接続された補助容量を有するアレイ基板と、このアレイ基板と液晶層を挟んで対向する共通電極基板とを有し、上記表示画素電極と上記共通電極基板上に形成された共通電極により、上記液晶層に電圧を印加し、かつ上記共通電極には１走査線毎に反転した電圧を印加することで、上記液晶層に１走査線毎に極性が反転する電圧を印加して表示を行うＴＦＴ−ＬＣＤ表示装置の駆動方法において、上記共通電極の直流電位を、室温でフリッカーが最小となる電位より高い電位にしたことを特徴とする液晶表示装置の駆動方法。
【請求項２】
補助容量が画素電極とアレイ基板に設けられた補助容量電極との間に形成された共通Ｃｓ構造を有したものであることを特徴とする請求項１記載の液晶表示装置の駆動方法。
【請求項３】
補助容量が１走査期間前のゲート電極（走査電極）と画素電極間に形成されたＣｓ  ｏｎ  Ｇａｔｅ構造を有したものであることを特徴とする請求項１記載の液晶表示装置の駆動方法。
【請求項４】
共通電極の直流電位を、室温でフリッカーが最小となる電位より５０ｍＶ以上、２００ｍＶ以下の範囲の電位にしたことを特徴とする請求項１〜請求項３のいずれか一項記載の液晶表示装置の駆動方法。
【請求項５】
アレイ基板の表示部が分割露光によって作成されたものであることを特徴とする請求項１〜請求項４のいずれか一項記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はＴＦＴ−ＬＣＤの駆動方法に関するものであり、さらに詳しくは、１走査線毎に液晶に印加する電圧極性を反転させて交流化する駆動方法において、薄膜トランジスタ（ＴＦＴ）の寄生容量が製造上のばらつきによりパネル内で分布を持つ場合に、パネル内の輝度変化を小さくすることで、表示の均一性を向上させるようにした駆動方法であり、特に分割露光で作成されるアレイ基板の分割露光時の重ね合わせ精度マージンを大きくすることが可能な駆動方法を提供するものである。本駆動方法は、特に大面積ＴＦＴ−ＬＣＤの表示特性及び生産性を向上させるものである。
【０００２】
【従来の技術】
従来のＴＦＴ−ＬＣＤの駆動方法における共通電極電位は、特開平２ー８１０９２号公報にも示されるように、液晶に印加される直流電圧成分が最小となる電位で駆動されている。図６及び図２を用いて、従来の、１走査線毎に液晶に印加する電圧極性を反転させて交流化するＴＦＴ−ＬＣＤの駆動方法を以下に説明する。
【０００３】
図６は、補助容量が画素電極とアレイ基板に設けられた補助容量電極との間に形成された画素構造（以下共通Ｃｓ構造と呼ぶ）を有する液晶表示装置の駆動において、１走査線毎に液晶に印加する電圧極性を反転させて交流化するＴＦＴ−ＬＣＤの駆動方法を説明する波形図である。また、図２は、共通Ｃｓ構造の画素の等価回路を示すもので、１は薄膜トランジスタ、２は走査電極、３は信号電極、４は共通電極である。
【０００４】
１走査線毎に液晶に印加する電圧極性を反転させて交流化するＴＦＴ−ＬＣＤの駆動は、共通電極４の電位Ｖｃｏｍを基準にして液晶に正の電圧を印加する正期間と、負の電圧を印加する負期間とを有する。一般的に印加電圧の周波数には６０Ｈｚが用いられる。正期間では、走査線に走査電極２から選択電位Ｖｇｈが印加されると、薄膜トランジスタ１がオン状態となり、信号線に信号電極３から印加された信号電位Ｖｓｐに応じた電位に画素電位が変化し、画素容量Ｃｐｉｘに電荷が蓄積される。ここで画素容量Ｃｐｉｘは、概ね液晶容量Ｃｌｃと補助容量Ｃｓと薄膜トランジスタの寄生容量Ｃｇｄとの和で表わされる。この時、共通電極電位はＶｃｏｍ−ＶｃｏｍＡとされる。ここでＶｃｏｍは共通電位の時間平均電位であり、ＶｃｏｍＡは交流振幅電圧である。
【０００５】
次に、走査線の電位を非選択電位Ｖｇｌとし、かつ共通電極電位をＶｃｏｍ＋ＶｃｏｍＡとする。走査線の電位を非選択電位Ｖｇｌとすることで、薄膜トランジスタ１がオフ状態となり、画素容量に蓄積された電荷が保持される。この時、画素電位Ｖｐｉｘは、寄生容量Ｃｇｄを介した走査線の電位変化ｄＶｇ＝Ｖｇｌ−Ｖｇｈの影響と、補助容量Ｃｓを介した共通電極電位の変化の影響を受けて下式で表わされる電位に変化する。
Ｖｐｉｘ＝Ｖｓｐ＋ｄＶｇ×Ｃｇｄ／Ｃｐｉｘ
＋２×ＶｃｏｍＡ×（Ｃｌｃ＋Ｃｓ）／Ｃｐｉｘ
引き続き、次の走査線の選択終了時に共通電極電位がＶｃｏｍ＋ＶｃｏｍＡからＶｃｏｍ−ＶｃｏｍＡに変化した際には、画素電位は補助容量Ｃｓを介した共通電極電位の変化の影響を受けて下式で表わされる電位に変化する。
Ｖｐｉｘ＝Ｖｓｐ＋ｄＶｇ×Ｃｇｄ／Ｃｐｉｘ
【０００６】
負期間では、走査線に選択電位Ｖｇｈが印加されると、薄膜トランジスタ１がオン状態となり、信号線に印加された信号電位Ｖｓｍに応じた電位に画素電位が変化し、画素容量Ｃｐｉｘに電荷が蓄積される。この時、共通電極電位はＶｃｏｍ＋ＶｃｏｍＡとされる。次に、走査線の電位を非選択電位Ｖｇｌとし、かつ共通電極電位をＶｃｏｍ−ＶｃｏｍＡとする。走査線の電位を非選択電位Ｖｇｌとすることで、薄膜トランジスタ１がオフ状態となり、画素容量に蓄積された電荷が保持される。この時、画素電位Ｖｐｉｘは、寄生容量Ｃｇｄを介した走査線の電位変化の影響と補助容量Ｃｓを介した共通電極電位の変化の影響を受けて下式で表わされる電位に変化する。
Ｖｐｉｘ＝Ｖｓｍ＋ｄＶｇ×Ｃｇｄ／Ｃｐｉｘ
−２×ＶｃｏｍＡ×（Ｃｌｃ＋Ｃｓ）／Ｃｐｉｘ
引き続き、次の走査線の選択終了時に共通電極電位がＶｃｏｍ−ＶｃｏｍＡからＶｃｏｍ＋ＶｃｏｍＡに変化した際には、画素電位は補助容量Ｃｓを介した共通電極電位の変化の影響を受けて下式で表わされる電位に変化する。
Ｖｐｉｘ＝Ｖｓｍ＋ｄＶｇ×Ｃｇｄ／Ｃｐｉｘ
以上より、画素のＤＣ電位Ｖｄｃは、信号電位の正期間と負期間の平均電位Ｖｓｏを用いて、概ね以下の式で表わされる。
Ｖｄｃ＝Ｖｓｏ＋ｄＶｇ×Ｃｇｄ／Ｃｐｉｘ
【０００７】
従来の技術では、共通電極電位Ｖｃｏｍは、液晶に印加されるＤＣ成分を打ち消し、フリッカーが最小となる電位に設定される。通常フリッカーは、白表示の透過率で規格化した相対透過率で２０％前後の階調表示で最も視認され易く、従って、従来技術における共通電極電位Ｖｃｏｍはこの条件で設定される。これを式で表わすと共通電極電位Ｖｃｏｍは下式で決められる電位に設定されることになる。但し、式中の画素容量Ｃｐｉｘに含まれるＣｌｃは相対透過率で２０％前後の階調表示を行った場合の液晶容量である。
Ｖｃｏｍ＝Ｖｓｏ＋ｄＶｇ×Ｃｇｄ／Ｃｐｉｘ
この時、Ｃｇｄは、Ｃｌｃ、Ｃｓ、Ｖｃｏｍ、Ｖｓｏ、Ｖｇｌ、Ｖｇｈと以下の関係である。
Ｃｇｄ＝（Ｃｌｃ＋Ｃｓ）×（Ｖｃｏｍ−Ｖｓｏ）／（ｄＶｇ−Ｖｃｏｍ＋Ｖｓｏ）
【０００８】
図７は、従来の技術を用いて共通電極電位Ｖｃｏｍを設定して駆動した場合に、薄膜トランジスタのゲート電極パターンとソース及びドレイン電極パターンの重ね合わせにズレが生じることにより、Ｃｇｄを形成するドレイン電極パターンとゲート電極パターンの対向面積が変化することでＣｇｄが変化した場合の相対輝度変化の実測例である。アライメントズレ量は、ドレイン電極パターンが所定の位置に対して画素電極と反対方向にズレ、Ｃｇｄが大きくなる方向を正とした。相対輝度変化の程度は、Ｃｌｃ、Ｃｓ、Ｃｇｄの大きさによって変化するが、ばらつきの平均値であり、共通電極電位Ｖｃｏｍの設定が行われる製造目標のＣｇｄに対して、非対称な相対輝度変化を生じている。
【０００９】
理由を明確にするために、これを以下に解析的に示す。液晶に印加される実効電圧Ｖａｃは、画素電位と共通電極電位間電圧の二乗平均で表わされ、信号電位の正期間と負期間の振幅電圧Ｖｓａを用いて、概ね以下の電圧となる。
Ｖａｃ＝√［Ｖｓｏ２  ＋Ｖｓａ２  ＋Ｖｃｏｍ２  ＋ＶｃｏｍＡ２  −２・Ｖｓｏ・Ｖｃｏｍ＋２×ＶｃｏｍＡ×（Ｖｓａ＋ＶｃｏｍＡ）×（Ｃｌｃ＋Ｃｓ）／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）＋２×ＶｃｏｍＡ２  ×（Ｃｌｃ＋Ｃｓ）２  ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）２  ＋２×ｄＶｇ×（Ｖｓｏ−Ｖｃｏｍ）×Ｃｇｄ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）＋ｄＶｇ２  ×Ｃｇｄ２  ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）２  ］
【００１０】
上式の両辺の自乗をとって、Ｃｇｄで微分することにより、Ｖａｃが極小値となるＣｇｄを求めると、下式の条件が得られる。
Ｃｇｄ＝（Ｃｌｃ＋Ｃｓ）×｛ＶｃｏｍＡ2 ＋ＶｃｏｍＡ・Ｖｓａ−ｄＶｇ×（Ｖｓｏ−Ｖｃｏｍ）｝／｛ｄＶｇ2 ＋ｄＶｇ×（Ｖｓｏ−Ｖｃｏｍ）−ＶｃｏｍＡ×（Ｖｓａ−ＶｃｏｍＡ）｝
これは、従来技術での共通電極電位Ｖｃｏｍ設定条件から得られるＣｇｄ＝（Ｃｌｃ＋Ｃｓ）×（Ｖｃｏｍ−Ｖｓｏ）／（ｄＶｇ−Ｖｃｏｍ＋Ｖｓｏ）と明らかに異なっており、図７の実測結果が説明できる。
【００１１】
【発明が解決しようとする課題】
従来の技術を用いて、共通電極電位Ｖｃｏｍを設定して駆動する場合、共通電極電位は全ての画素に共通の電位であり、製造上のばらつきによりＣｇｄの大きさが各画素で異なる場合には、Ｃｇｄのばらつきによって各画素間で輝度が変化するという問題点を有していた。特に、パネルがステッパーにより分割露光されて製造される場合には、分割露光領域間でゲートパターンとソース及びドレインパターン間の重ね合わせズレ量が異なり、結果的にＣｇｄが分割露光領域間で異なるために、分割露光領域境界に沿って、ショットムラと呼ばれる輝度ムラが発生し易いという問題点を有していた。
【００１２】
この発明は、このような従来の問題点を解決するものであり、１走査線毎に液晶に印加する電圧極性を反転させて交流化する駆動方法において、薄膜トランジスタの寄生容量が製造上のばらつきによりパネル内で分布を持つ場合に、パネル内の輝度変化を小さくすることで、表示の均一性を向上させるようにした駆動方法であり、特に、分割露光で作成されるアレイ基板の分割露光時の重ね合わせ精度マージンを大きくすることが可能な駆動方法を提供するものである。
【００１３】
【課題を解決するための手段】
この発明に係る液晶表示装置の駆動方法は、互いに並行に形成された複数の走査線と、この複数の走査線に少なくとも絶縁性材料からなる膜を挟んで直交する複数の信号線と、上記複数の走査線及び複数の信号線の交点近傍の走査線の一部を制御電極とし、かつ上記交点近傍の信号線の一部を第１の電極とする薄膜トランジスタと、この薄膜トランジスタの第２の電極に接続された表示画素電極と、この表示画素電極に接続された補助容量を有するアレイ基板と、このアレイ基板と液晶層を挟んで対向する共通電極基板とを有し、上記表示画素電極と上記共通電極基板上に形成された共通電極により、上記液晶層に電圧を印加し、かつ上記共通電極には１走査線毎に反転した電圧を印加することで、上記液晶層に１走査線毎に極性が反転する電圧を印加して表示を行うＴＦＴ−ＬＣＤ表示装置の駆動方法において、上記共通電極の直流電位を、室温でフリッカーが最小となる電位より高い電位にしたものである。
【００１４】
また、補助容量が画素電極とアレイ基板に設けられた補助容量電極との間に形成された共通Ｃｓ構造を有したものである。
また、補助容量が１走査期間前のゲート電極（走査電極）と画素電極間に形成されたＣｓ  ｏｎ  Ｇａｔｅ構造を有したものである。
【００１５】
また、上記方法において、共通電極の直流電位を、室温でフリッカーが最小となる電位より５０ｍＶ以上、２００ｍＶ以下の範囲の電位にしたものである。
また、アレイ基板の表示部が分割露光によって作成されている液晶表示装置に上記方法を適用したものである。
【００１６】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１に係る液晶表示装置の駆動方法を説明する波形図である。本実施の形態は、図２の画素等価回路に示される共通Ｃｓ構造にこの発明を適用した例である。図２において、１は薄膜トランジスタ（ＴＦＴ）、２は走査電極、３は信号電極、４は共通電極である。この発明では、図１に示すように、破線で示す共通電極直流電位（共通電極ＤＣ電位）を、一点鎖線で示す室温でフリッカーが最小となる電位（画素ＤＣ電位）より高くしている。
【００１７】
図３は、この発明の実施の形態１を適用した結果のＣｇｄの変化による相対透過率の変化を示す。図３に示すように、共通電極電位Ｖｃｏｍを従来技術より高く設定することで、薄膜トランジスタ１のゲート電極パターンとソース及びドレイン電極パターンの重ね合わせのズレによって、Ｃｇｄを形成するドレイン電極パターンとゲート電極パターンの対向面積が変化することでＣｇｄが変化した場合の相対輝度変化を平滑化することができ、パネル面内で均一な表示が得られた。
なお、図３で太線は本発明による駆動を行った場合を、また、細線は従来技術による駆動を行った場合を示している。
【００１８】
効果を明確にするために、共通Ｃｓ構造にこの発明を適用した場合について、以下に解析的に示す。液晶に印加される実効電圧Ｖａｃは、画素電位と共通電極電位間電圧の二乗平均で表わされ、信号電位の正期間と負期間の振幅電圧Ｖｓａを用いて、概ね以下のように表される。
Ｖａｃ＝√［Ｖｓｏ２  ＋Ｖｓａ２  ＋Ｖｃｏｍ２  ＋ＶｃｏｍＡ２  −２・Ｖｓｏ・Ｖｃｏｍ＋２×ＶｃｏｍＡ×（Ｖｓａ＋ＶｃｏｍＡ）×（Ｃｌｃ＋Ｃｓ）／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）＋２×ＶｃｏｍＡ２  ×（Ｃｌｃ＋Ｃｓ）２  ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）２  ＋２×ｄＶｇ×（Ｖｓｏ−Ｖｃｏｍ）×Ｃｇｄ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）＋ｄＶｇ２  ×Ｃｇｄ２  ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）２  ］
【００１９】
上式の両辺の自乗をとって、Ｃｇｄで微分することにより、Ｖａｃが極小値となるＣｇｄを求めると、下式の条件が得られる。
Ｃｇｄ＝（Ｃｌｃ＋Ｃｓ）×｛ＶｃｏｍＡ2 ＋ＶｃｏｍＡ・Ｖｓａ−ｄＶｇ×（Ｖｓｏ−Ｖｃｏｍ）｝／｛ｄＶｇ2 ＋ｄＶｇ×（Ｖｓｏ−Ｖｃｏｍ）−ＶｃｏｍＡ×（Ｖｓａ−ＶｃｏｍＡ）｝
この時、Ｖｃｏｍは、Ｃｌｃ、Ｃｓ、Ｃｇｄ、Ｖｓｏ、Ｖｓａ、ＶｃｏｍＡ、ｄＶｇと以下の関係である。
Ｖｃｏｍ＝｛Ｃｇｄ×ｄＶｇ2 ＋（Ｃｌｃ＋Ｃｓ）×ＶｃｏｍＡ×（Ｖｓａ−ＶｃｏｍＡ）｝／｛（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）×ｄＶｇ−Ｃｇｄ×ＶｃｏｍＡ｝
【００２０】
上記の関係で得られる共通電極電位Ｖｃｏｍに共通電極電位のＤＣ電位を設定することで、薄膜トランジスタのゲート電極パターンとソース及びドレイン電極パターンの重ね合わせのズレによって、Ｃｇｄを形成するドレイン電極パターンとゲート電極パターンの対向面積が変化することでＣｇｄが変化した場合の相対輝度変化を最も平滑化することができ、パネル面内で均一な表示が得られる。
【００２１】
すなわち、この発明は、従来技術での共通電極電位Ｖｃｏｍの設定値Ｖｃｏｍ＝Ｖｓｏ＋ｄＶｇ×Ｃｇｄ／Ｃｐｉｘに対して、以下の電位Ｖｏｆｆｓｅｔだけ高い電位に共通電極電位Ｖｃｏｍを設定することでパネル内で均一な表示が得られる。
Ｖｏｆｆｓｅｔ＝ＶｃｏｍＡ×｛（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）×（Ｃｌｃ＋Ｃｓ）×（Ｖｓａ−ＶｃｏｍＡ）＋ｄＶｇ×Ｃｇｄ｝／［｛（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）×ｄＶｇ−Ｃｇｄ×ＶｃｏｍＡ｝×（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ）］
分母はフリッカーが調整される相対透過率＝２０％前後においてＶｓａ＜ＶｃｏｍＡ、ｄＶｇ＜０、ＶｃｏｍＡ＞０より負の値であり、分子も負の値であるのでＶｏｆｆｓｅｔは正の値である。
【００２２】
次の代表的な画素例では、従来技術では共通電極電位Ｖｃｏｍ＝０．８７Ｖ、この発明で最もＣｇｄ変化に対して相対輝度変化が平滑化される電位は１．００Ｖであり、この発明では０．１３Ｖの回路上無視できないＶｏｆｆｓｅｔ電圧分、Ｖｃｏｍが高く設定される。
Ｖｓｐ＝２．５Ｖ
Ｖｓｍ＝１．８Ｖ
Ｖｇ１＝−５Ｖ
Ｖｇｈ＝２０Ｖ
Ｃｌｃ＝０．２５ｐＦ
Ｃｓ＝０．４ｐＦ
Ｃｇｄ＝０．０３５ｐＦ
ＶｃｏｍＡ＝２．０Ｖ
以上と同様の解析でＣｓ  ｏｎ  Ｇａｔｅ構造の場合の効果も明確に示すことができる。
【００２３】
以上のように、この発明では、共通電極の直流電位を室温でフリッカーが最小となる電位より高い電位とすることで、薄膜トランジスタのゲート電極パターンとソース及びドレイン電極パターンの重ね合わせのズレによって、Ｃｇｄを形成するドレイン電極パターンとゲート電極パターンの対向面積が変化することでＣｇｄが変化した場合の相対輝度変化を平滑化することができ、パネル面内で均一な表示が得られるが、従来技術における共通電極電位Ｖｃｏｍ設定値との差は、液晶に印加されるＤＣ成分を大きくすることから、大きくしすぎた場合には表示の焼き付きやフリッカー強度が大きくなる。この観点から、共通電極の直流電位は室温でフリッカーが最小となる電位より、この発明による明確な効果が得られる５０ｍＶ以上高い電位から、大きくても２００ｍＶ以下とすることが好ましいが、ＤＣ電圧が印加されても焼き付きやフリッカーが発生しにくい液晶材料及び配向膜を用いた場合には、さらに大きな従来技術におけるＶｃｏｍ設定値との差を用いることができる。
【００２４】
また、分割露光による薄膜トランジスタアレイの製造では、分割露光間で原理的にＣｇｄが異なり、従来技術の駆動方法では分割露光境界に沿っていわゆるショットムラが発生し易く、この発明を適用することでショットムラの無い、均一な表示が得られることで好ましい結果が得られる。
【００２５】
実施の形態２．
図４はこの発明の実施の形態２に係る液晶表示装置の駆動方法を説明する波形図である。本実施の形態は、図５の画素等価回路に示される、補助容量が１走査期間前のゲート電極と画素電極間に形成されたＣｓ  ｏｎ  Ｇａｔｅ構造にこの発明を適用した例である。図５において、５は１走査期間前のゲート電極である。その他の構成は図２と同じである。
【００２６】
この実施の形態２は、実施の形態１と同様に、共通電極電位Ｖｃｏｍを従来技術より高く設定することで、薄膜トランジスタ１のゲート電極パターンとソース及びドレイン電極パターンの重ね合わせのズレによって、Ｃｇｄを形成するドレイン電極パターンとゲート電極パターンの対向面積が変化することでＣｇｄが変化した場合の相対輝度変化を平滑化することができ、パネル面内で均一な表示が得られる。
【００２７】
【発明の効果】
以上のように、この発明によれば、共通電極の直流電位を室温でフリッカーが最小となる電位より高い電位とすることで、薄膜トランジスタのゲート電極パターンとソース及びドレイン電極パターンの重ね合わせのズレによって、Ｃｇｄを形成するドレイン電極パターンとゲート電極パターンの対向面積が変化することでＣｇｄが変化した場合の相対輝度変化を平滑化することができ、パネル面内で均一な表示が得られる。
【００２８】
また、分割露光による薄膜トランジスタアレイの製造では、分割露光間で原理的にＣｇｄが異なり、従来技術の駆動方法では分割露光境界に沿っていわゆるショットムラが発生し易かったが、この発明を適用することでショットムラの無い、均一な表示が得られる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１に係る液晶表示装置の駆動方法を説明する波形図である。
【図２】  この発明の実施の形態１に係る液晶表示装置の画素等価回路である。
【図３】  この発明の実施の形態１に係る液晶表示装置のＣｇｄが変化した場合の相対輝度変化を示す図である。
【図４】  この発明の実施の形態２に係る液晶表示装置の駆動方法を説明する波形図である。
【図５】  この発明の実施の形態２に係る液晶表示装置の画素等価回路である。
【図６】  従来の液晶表示装置の駆動方法を説明する波形図である。
【図７】  従来の液晶表示装置の駆動方法によるＣｇｄが変化した場合の相対輝度変化を示す図である。
【符号の説明】
１  薄膜トランジスタ、２  走査電極、３  信号電極、４  共通電極、
５  １走査期間前の走査電極。
【図１】
0003657080.tif 000002
【図２】
0003657080.tif 000003
【図３】
0003657080.tif 000004
【図４】
0003657080.tif 000005
【図５】
0003657080.tif 000006
【図６】
0003657080.tif 000007
【図７】
0003657080.tif 000008