(57)【特許請求の範囲】
【請求項１】
デジタル回路であって、
入力信号を第１のスイッチング素子（Ｓ１）を介して供給するための入力側（Ｉｎ）を有し、
活動化入力側（ＥＮ）を有し、該活動化入力側（ＥＮ）を介して、前記デジタル回路は活動状態および非活動状態に切り換えられ、
第１の出力側（Ａ）を有し、該第１の出力側（Ａ）は、活動状態において、前記第１のスイッチング素子（Ｓ１）が遮断される直前に入力信号が有していたレベルを、非反転状態で出力し、
第２の出力側（／Ａ）を有し、該第２の出力側（／Ａ）は、活動状態において、前記第１のスイッチング素子（Ｓ１）が遮断される直前に入力信号が有していたレベルを、反転状態で出力し、
非活動状態においては、前記２つの出力側（Ａ，／Ａ）から第１の論理レベル（１）が出力され、
論理ユニット（Ｌ）を有し、該論理ユニット（Ｌ）は、その入力側において前記回路の２つの出力側（Ａ，／Ａ）に接続されており、その出力側において前記第１のスイッチング素子（Ｓ１）の制御端子に接続されており、
前記論理ユニット（Ｌ）は、前記回路の２つの出力側（Ａ，／Ａ）に前記第１の論理レベル（１）が印加された場合には、前記第１のスイッチング素子（Ｓ１）を導通状態に切り換え、
前記論理ユニット（Ｌ）は、前記回路の２つの出力側（Ａ，／Ａ）に第２の論理レベル（０）が印加された場合には、前記第１のスイッチング素子（Ｓ１）を遮断するデジタル回路において、
フィードバックループ内のホールドユニット（Ｈ）が、前記第１のスイッチング素子（Ｓ１）が遮断されたのち、前記回路が活動化されている限り、前記論理ユニット（Ｌ）の出力側によって、前記回路の出力側（Ａ，／Ａ）におけるレベルの変化を阻止し、前記論理ユニット（Ｌ）の出力側に接続された制御入力側を備えた第２のスイッチング素子（Ｓ２）を有し、
前記論理ユニット（Ｌ）は、前記回路の２つの出力側（Ａ，／Ａ）に第１の論理レベル（１）が印加された場合には、前記第２のスイッチング素子（Ｓ２）を遮断し、
前記論理ユニット（Ｌ）は、前記回路の２つの出力側（Ａ，／Ａ）の１つに第２の論理レベル（０）が印加された場合には、前記第２のスイッチング素子（Ｓ２）を導通させる、ことを特徴とするデジタル回路。
【請求項２】
前記第１のスイッチング素子（Ｓ１）は、第１のインバータ（Ｉ１）を介して、第１のＮＡＮＤゲート（Ｎ１）の第１の入力側に接続されており、また第２のＮＡＮＤゲート（Ｎ２）の第１の入力側に直接接続されており、
前記ＮＡＮＤゲート（Ｎ１，Ｎ２）の第２の入力側は、前記活動化入力側（ＥＮ）と接続されており、
前記第１の出力側（Ａ）は、前記第１のＮＡＮＤゲート（Ｎ１）の出力側であり、
前記第２の出力側（／Ａ）は、前記第２のＮＡＮＤゲート（Ｎ２）の出力側である、請求項１記載のデジタル回路。
【請求項３】
前記論理ユニット（Ｌ）は、ＮＯＲゲートを有する、請求項２記載のデジタル回路。
【請求項４】
前記フィードバックループは、前記第１の出力側（Ａ）と前記第１のインバータ（Ｉ１）の入力側との間に配置されている、請求項１および２記載のデジタル回路。
【発明の詳細な説明】
【０００１】
本発明は請求項１の上位概念によるデジタル回路に関する。この種の回路は例えばＵＳ−Ａ−５  １４４  １６８から公知である。さらに、ＵＳ−Ａ−５  ３０６  ９７０には、出力側と入力側の間のフィードバックループ内に位置する回路素子であって、所定の状況下において遮断されるものが記載されている。
本発明は、以下のようなデジタル回路を提供するという課題に基づいている。すなわち、活動状態に切り替わると、非反転状態および反転状態の入力信号を相応する出力側に供給し、この活動化ののち、入力信号からそのレベルが検出されるとすぐに、適切な時間に入力信号を遮断するデジタル回路を少ない入力装置で実現するという課題に基づいている。
【０００２】
この課題は、請求項１によるデジタル回路によって解決される。本発明の有利な実施形態および変更は、従属請求項の対象である。
【０００３】
このデジタル回路は、入力信号を第１のスイッチング素子を介して供給する入力側、および活動化入力側を有し、この活動化入力側を介して、活動状態および非活動状態に切り換えられることができる。さらにこのデジタル回路は、第１の出力側を有し、その活動状態において、第１のスイッチング素子が遮断される直前に入力信号が有していた信号レベルを非反転状態でこの出力側に供給する。またこのデジタル回路は、第２の出力側を有し、その活動状態において、第１のスイッチング素子が遮断される直前に入力信号が有していた信号レベルを反転状態でこの出力側に供給する。このデジタル回路は、非活動状態のときには、２つの出力側に第１の論理レベルを供給する。その上、このデジタル回路は、論理ユニットを有し、この論理ユニットは、その入力側においてこの回路の２つの出力側と接続されおり、その出力側において第１のスイッチング素子の制御端子と接続されている。論理ユニットは、回路の２つの出力側に第１の論理レベルが印加されると、第１のスイッチング素子を導通状態に切り換える。論理ユニットは、２つの出力側の１つに第２の論理レベルが印加されると、第１のスイッチング素子を遮断する。
【０００４】
したがって、このデジタル回路は、非活動化されている限り、その２つの出力側において、同じ論理レベルを供給し、これによって、第１のスイッチング素子は、論理ユニットを介して導通状態に切り換えられる。このことは、デジタル回路の出力側における入力信号が、この期間に、第１のスイッチング素子を介してデジタル回路の別のコンポーネントに接続されるということを意味する。その際に、入力信号のレベルは、デジタル回路の出力信号に影響を与えない。デジタル回路がその活動化入力側を介して活動状態に替わるとすぐに、デジタル回路の２つの出力側における信号は互いに相補的になる。２つの出力信号がいずれのレベルを示すかは、活動状態における入力信号のレベルの変化に依存する。論理ユニットは、出力信号をそれらの異なるレベルに基づいて監視することによって、デジタル回路が活動状態にあること、および入力信号の実効的なレベルが、第１の出力側には非反転状態で供給され、第２の出力側には反転状態で供給されたことを検知する。この時点で、論理ユニットが第１のスイッチング素子を遮断することによって、入力信号のさらなるレベル変化が、引き続き出力信号に影響を与えるということはない。後者は、デジタル回路が再び非活動状態に替わるまで、そのレベルを維持する。これによって、出力信号は、第１の論理レベルに戻すことができる。
【０００５】
この回路は、第１のスイッチング素子の遮断を最適な時間に行うことができるという利点を有する。なぜなら、この遮断は、出力信号のレベル変化に依存して実行されるからである。これによって、デジタル回路の活動化と、非反転状態または反転状態における入力信号のレベルの供給との間に、どの程度の時間が経過するかは些細なこととなる。これによって、この時間間隔を測定する必要がなくなり、さらに第１のスイッチング素子を交互に遮断するために遅延線を使用してこの時間間隔を複製する必要もなくなる。本デジタル回路は、その第１のスイッチング素子の遮断を自動的に、最適な時間に実行するので、このような遅延線およびその選定に関する付随的な開発コストの必要性がなくなる。
【０００６】
さらに、このデジタル回路は、フィードバックループを備えたホールドユニットを有し、このホールドユニットは、回路が活動化されている限り、第１のスイッチング素子の遮断ののちに、回路の出力側におけるレベルの変化を阻止する。さらに、このデジタル回路は、第２のスイッチング素子を有しており、この第２のスイッチング素子は、フィードバックループに配置され、論理ユニットの出力側と接続された制御入力側を有する。この論理ユニットは、回路の２つの出力側に第１の論理レベルが印加されると、第２のスイッチング素子を遮断し、一方で、２つの出力側の１つに第２の論理レベルが印加されると、第２のスイッチング素子を導通状態に切り換える。
【０００７】
第１および第２のスイッチング素子は、したがって、それぞれ相反する回路状態に切り換えられる。第２のスイッチング素子によって、フィードバックループおよびホールドユニットは、デジタル回路の２つの出力側が既に異なるレベルを示している場合にのみ、活動化されることが保証される。そうすることではじめて、第１のスイッチング素子が遮断され、入力信号はそれ以降出力信号のレベルに影響を与えることがなくなる。第２のスイッチング素子が閉じることによって、出力信号の状態が維持される。しかし、第１のスイッチング素子が導通している限り、第２のスイッチング素子は遮断され、これによって、そのとき遮断されたフィードバックループを介して、損失電流が流れることがない。これでデジタル回路の入力が低減される。
【０００８】
本発明は、以下において、本発明の実施例を示す図を参照して、より詳細に説明される。
【０００９】
図１は、デジタル回路のブロック回路図である。
【００１０】
図２は、本発明に属さない図１のデジタル回路の第１の実施形態である。
【００１１】
図３は、図１のデジタル回路の第２の実施形態である。
【００１２】
図４は、図１のデジタル回路の第３の実施形態である。
【００１３】
図１は、１つの入力側Ｉｎおよび２つの出力側Ａ，／Ａを有するデジタル回路示す。この回路は、スイッチングユニット１０を有しており、このスイッチングユニット１０に対して、入力側Ｉｎとこれに後置接続されたスイッチング素子Ｓ１とを介して入力信号が供給される。このスイッチングユニット１０は、活動化入力側ＥＮと接続されており、この活動化入力側ＥＮを介して、回路は活動状態および非活動状態に切り換えられる。スイッチングユニット１０が、２つの出力側Ａ，／Ａから、デジタル回路の非活動状態において、第１の論理レベルを供給するのに対して、この２つの出力側に接続された論理ユニットＬは、第１のスイッチング素子Ｓ１が導通状態に切り換えられているように制御する。デジタル回路が活動化されている場合には、入力信号のレベルは、非反転状態で第１の出力側Ａに印加され、さらに第２の出力側／Ａには反転状態で印加される。論理ユニットＬは、これら出力信号の状態を識別し、これに基づいて第１のスイッチング素子Ｓ１を遮断することによって、入力側Ｉｎにおける入力信号のそれ以降のレベル変化が、引き続いてスイッチングユニット１０および出力側Ａ，／Ａにおける出力信号のレベルに影響を及ぼすことのないようにする。
【００１４】
図２は、図１のデジタル回路の具体的な実施例を示す。この実施例は本発明には属さず、請求項にも含まれない。第１のスイッチング素子Ｓ１は、ｐ型トランジスタによって実現されている。論理ユニットＬは、ＮＯＲゲートによって実現されている。入力側Ｉｎは、第１のスイッチング素子Ｓ１および第１のインバータＩ１を介して、第１のＮＡＮＤゲートＮ１の第１の入力側に接続されている。さらに、入力側Ｉｎは、第１のスイッチング素子Ｓ１を介して、第２の第１のＮＡＮＤゲートＮ２の第１の入力側に接続されている。２つのＮＡＮＤゲートＮ１，Ｎ２の第２の入力側は、活動化入力側ＥＮに接続されている。２つのＮＡＮＤゲートＮ１，Ｎ２の出力側は、デジタル回路の出力側Ａ，／Ａである。第１のインバータＩ１の出力側は、第２のインバータＩ２を有するフィードバックループを介して、その入力側に接続されている。２つのインバータＩ１，Ｉ２が、１つのホールド回路Ｈを形成している。
【００１５】
図２に示された回路の動作は、以下の通りである。
【００１６】
活動化入力側ＥＮの活動化信号が低い論理レベルを示している限り、出力側Ａ，／Ａでは、入力側Ｉｎでの入力信号のレベルとは無関係に、高い論理レベル（論理値１）が生じる。ＮＯＲゲートの出力側では、低い論理レベル（論理値０）が生じ、そのため第１のスイッチング素子Ｓ１は導通状態に切り換えられている。入力側Ｉｎでの入力信号は、これによって第１のインバータＩ１の入力側および第２のＮＡＮＤゲートＮ２の第１の入力側に供給される。デジタル回路のこの非活動状態では、第１のインバータＩ１の入力側における電位は、主に入力信号によって決定される。なぜなら、入力信号のドライバ（図示せず）は、第２のインバータＩ２より強く選定されているからである。活動化入力側ＥＮにおける活動化信号が、高い論理レベルに替わるとすぐに、デジタル回路は活動状態に替わる。この時点で第１のインバータＩ１の入力側または出力側にあるレベルは、第１の出力側Ａにおけるレベルまたは第２の出力側／Ａにおけるレベルのいずれかを、１から０へ替えるように作用する。ＮＯＲゲートがこのレベル変化を検出するとすぐに、その出力信号が０から１へ替わり、第１のスイッチング素子Ｓ１が遮断される。デジタル回路は、これによってその入力側Ｉｎから遮断され、入力信号のレベル変化が、それ以降引き続いて出力信号のレベルに影響を及ぼさないようになる。ホールドユニットＨは、第１のスイッチング素子Ｓ１が遮断される直前に印加される入力信号のレベルが、第１のインバータＩ１の入力側で保持されるように制御する。
【００１７】
図３は、図１のデジタル回路の第２の実施例を示す。この実施例は、本発明を説明するのもであり、図２の実施例と以下の点において相違している。第１のスイッチング素子Ｓ１は、トランスファゲートであり、ｎ型トランジスタとｐ型トランジスタを有している。ＮＯＲゲートには、第３のインバータＩ３が後置接続されている。このＮＯＲゲートは、その出力側で信号Ｂを発生させ、この信号は、反転信号／Ｂとして、第３のインバータＩ３の出力側に生じる。第１のスイッチング素子Ｓ１のｐ型トランジスタは、ＮＯＲゲートの出力側に接続されており、ｎ型トランジスタは、第３のインバータＩ３の出力側に接続されている。さらに、ホールドユニットは、第２のインバータＩ２の出力側と第１のインバータＩ１の入力側との間のフィードバックループに、第２のスイッチング素子Ｓ２を有し、このスイッチング素子もトランスファゲートである。第２のスイッチング素子Ｓ２のｐ型トランジスタは、第３のインバータＩ３の出力側に接続されており、そのｎ型トランジスタは、ＮＯＲゲートの出力側に接続されている。これによって、第２のスイッチング素子Ｓ２は、第１のスイッチング素子が導通状態にあるときは常に遮断されており、第１のスイッチング素子Ｓ１が遮断されているときは常に導通状態にある。第２のスイッチング素子Ｓ２は、第２のインバータＩ２の出力側と入力側Ｉnにおける入力信号のドライバとの間の損失電流を阻止する。なぜなら、２つのスイッチング素子Ｓ１，Ｓ２は、決して同時に導通することがないからである。ホールドユニットＨのホールド機能は、第１のスイッチング素子Ｓ１が遮断されている場合にのみ必要とされる。
【００１８】
図４は、図１のデジタル回路の本発明による別の実施例を示す。この実施例は、ホールドユニットＨのフィードバックループの入力側に関して、図３の実施例と相違している。図４では、フィードバックループは、第１のＮＡＮＤゲートＮ１の出力側を、第２のスイッチング素子Ｓ２を介して、第１のインバータＩ１の入力側に接続している。第１の出力側Ａには、デジタル回路の非活動状態の間、つねに高い論理レベル１が印加される。その際、第２のスイッチング素子Ｓ２が遮断されるので、このレベルは、第１のインバータＩ１の入力側における電位に影響を及ぼすことがない。図４の実施例は、図３の実施例に対して、第２のインバータＩ２を必要としないという利点を有する。これによって、図４の回路は、図３の回路よりも少数の回路構成素子で実現することができる。
【図面の簡単な説明】
【図１】図１は、デジタル回路のブロック回路図である。
【図２】図２は、図１のデジタル回路の第１の実施形態である。
【図３】図３は、図１のデジタル回路の第２の実施形態である。
【図４】図４は、図１のデジタル回路の第３の実施形態である。
【図１】
0003623165.tif 000002
【図２】
0003623165.tif 000003
【図３】
0003623165.tif 000004
【図４】
0003623165.tif 000005