(57)【特許請求の範囲】
【請求項１】
アクティブ素子が形成される素子側基板母材に複数の信号線を形成する信号線形成工程と、
前記複数の信号線を互いに導通させるための導電パターンを前記素子側基板母材の外部露出領域に延在する前記複数の信号線のうち先端部を除く部分と導電接続させて形成する導電パターン形成工程と、
前記素子側基板母材と対向側基板母材とを貼り合せる工程と、
貼り合わされた前記素子側基板母材及び前記対向側基板母材を個々の液晶装置部分へと切断し、同時に前記外部露出領域を外部へ露出させるブレイク工程と、
そのブレイク工程によって外部に露出するに至った前記外部露出領域に対してエッチング処理を施すことにより、その外部露出領域に形成されていた前記導電パターンを除去する導電パターン除去工程と
を有することを特徴とする液晶装置の製造方法。
【請求項２】
請求項１記載の液晶装置の製造方法において、前記導電パターンは前記アクティブ素子を構成する金属をパターニングするときにそれと同じ材料によって同時にパターニングされることを特徴とする液晶装置の製造方法。
【請求項３】
アクティブ素子が形成される素子側基板母材に複数の信号線を形成する信号線形成工程と、
前記複数の信号線を互いに導通させるための導電パターンを前記素子側基板母材のうちの外部露出領域に形成する導電パターン形成工程と、
前記素子側基板母材と対向側基板母材とを貼り合せる工程と、
貼り合わされた前記素子側基板母材及び前記対向側基板母材を個々の液晶装置部分へと切断し、同時に前記外部露出領域を外部へ露出させるブレイク工程と、
そのブレイク工程によって外部に露出するに至った前記外部露出領域に対してエッチング処理を施すことにより、その外部露出領域に形成されていた前記導電パターンを除去する導電パターン除去工程と
を有し、
当該液晶装置は、前記素子側基板母材を切断することによって形成される液晶装置１個分の素子側基板のＩＣ実装領域に液晶駆動用ＩＣを直接に実装する構造の液晶装置であり、
前記信号線形成工程では、前記複数の信号線の個々から延びる複数のＩＣ出力端子及び前記液晶駆動用ＩＣの入力端子に接続される複数のＩＣ入力端子が形成され、
前記導電パターン形成工程では、前記複数のＩＣ出力端子及び前記複数のＩＣ入力端子の全てを互いに導通させる環状の導電パターンを形成する
ことを特徴とする液晶装置の製造方法。
【請求項４】
請求項３記載の液晶装置の製造方法において、前記環状の導電パターンは、前記ＩＣ実装領域の外側に形成されることを特徴とする液晶装置の製造方法。
【請求項５】
請求項３又は請求項４記載の液晶装置の製造方法において、前記導電パターン除去工程は前記素子側基板に前記液晶駆動用ＩＣが実装された後に実行されることを特徴とする液晶装置の製造方法。
【請求項６】
請求項５記載の液晶装置の製造方法において、前記素子側基板に実装された前記液晶駆動用ＩＣを前記導電パターン除去工程を実行する前にモールドによって覆うことを特徴とする液晶装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶に印加する電圧を制御してその液晶の配向を制御することにより、その液晶を通過する光を変調する液晶装置に関し、特にその液晶装置を製造するための製造方法に関する。
【０００２】
【従来の技術】
液晶装置としてアクティブマトリクス方式及び単純マトリクス方式の各方式があることは広く知られている。アクティブマトリクス方式の液晶装置では、ＴＦＴ（Thin Film Transistor）素子やＴＦＤ（Thin Film Diode）素子等といったアクティブ素子が個々の画素毎に設けられる。他方、単純マトリクス方式の液晶装置では、各画素にアクティブ素子を設けること無く、走査電極とデータ電極との交差部分によって各画素がドットマトリクス状に形成される。
【０００３】
今、アクティブマトリクス方式の液晶装置としてＴＦＤ素子を用いた液晶装置を考えると、その液晶装置は例えば、ＴＦＤ素子及び画素電極がドットマトリクス状に形成された素子側基板母材と、直線状の対向電極が複数本互いに平行に形成された対向側基板母材とをシール材によって互いに貼り合せ、それらの基板母材の間に液晶を封入し、その後、素子側基板母材及び対向側基板母材を切断して液晶装置１個分の液晶パネルを複数個切り出す。
【０００４】
上記の素子基板母材上に形成される配線パターンは、液晶駆動用ＩＣの実装方法との関連で種々のパターンが考えられるが、例えば、ＣＯＧ（Chip On Glass）方式の実装構造を考えれば、図７に示すような配線パターンが一例として考えられる。同図において、素子側基板母材５１の上には直線状の信号線５２が複数本互いに平行に形成され、それらの信号線５２に所定間隔でＴＦＤ素子５３が形成され、さらにそれらのＴＦＤ素子５３の個々に画素電極５４が形成される。
【０００５】
画素電極５４及びＴＦＤ素子５３等は、実際には非常に微小で多数個のドットであって肉眼では認識が困難なものでるが、図７では、構造を分かり易くするために、画素電極５４等を拡大して模式的に示し、それに応じて信号線５２の配列間隔も拡大して模式的に示してある。また、複数の画素電極５４等の一部分を省略してその部分を鎖線で示してある。また、図７に示す配線パターンは、液晶装置の１個分に相当する配線パターンであり、素子側基板母材５１の表面には図７に示す配線パターンが複数個形成される。それらの配線パターンは全て同じパターンであるので、図７ではそれらの配線パターンのうちの１つを示してある。
【０００６】
素子側基板母材５１の適所には液晶駆動用ＩＣを装着させるための領域であるＩＣ装着領域Ａが設定され、個々の信号線５２から延びるＩＣ出力端子５６の先端がそのＩＣ装着領域Ａの側辺部に列状に配列される。また、ＩＣ装着領域Ａの他の側辺部にはＩＣ入力端子５７の先端が列状に配列される。液晶駆動用ＩＣをＩＣ装着領域Ａに接着すると、その液晶駆動用ＩＣの入力バンプがＩＣ入力端子５７の先端に導電接続し、その液晶駆動用ＩＣの出力バンプがＩＣ出力端子５６の先端に導電接続する。
【０００７】
【発明が解決しようとする課題】
ところで、図７に示す素子側基板母材５１に対しては切断工程、すなわちブレイク工程その他各種の工程が実行され、それらの工程を経る間に静電気が発生することがある。そしてその場合には、複数の信号線５２の一部に静電気が流れることにより、ＴＦＤ素子５３が破壊するおそれがある。特に、図７に示すようなＣＯＧ方式の素子側基板母材５１に関しては、ＩＣ出力端子５６とＩＣ入力端子５７との間のパターンが切れており、よって、それらの間で静電気が流れ易い。従って、静電気による素子破壊が起こり易い。
【０００８】
本発明は、従来の液晶装置の製造方法における上記の問題点に鑑みて成されたものであって、液晶装置を構成するアクティブ素子が静電気によって破壊するのを防止することを目的とする。
【０００９】
【課題を解決するための手段】
（１）  上記の目的を達成するため、本発明に係る液晶装置の製造方法は、アクティブ素子が形成される素子側基板母材に複数の信号線を形成する信号線形成工程と、前記複数の信号線を互いに導通させるための導電パターンを前記素子側基板母材の外部露出領域に延在する前記複数の信号線のうち先端部を除く部分と導電接続させて形成する導電パターン形成工程と、前記素子側基板母材と対向側基板母材とを貼り合せる工程と、貼り合わされた前記素子側基板母材及び前記対向側基板母材を個々の液晶装置部分へと切断し、同時に前記外部露出領域を外部へ露出させるブレイク工程と、そのブレイク工程によって外部に露出するに至った前記外部露出領域に対してエッチング処理を施すことにより、その外部露出領域に形成されていた前記導電パターンを除去する導電パターン除去工程とを有することを特徴とする。
【００１０】
この液晶装置の製造方法によれば、素子側基板母材に形成される複数の信号線を導電パターンによって導通させてそれらを同電位に保持するので、導電パターンの形成後に行われる各種の工程において素子側基板母材に静電気が発生することが無くなり、よって、信号線に設けられるアクティブ素子が静電気によって破壊することを防止できる。
【００１１】
特に、本発明では、最も静電気が発生し易いと考えられるブレイク工程が完了するまでは導電パターンを存在させて静電気の発生を防止し、そのブレイク工程が終わってからその導電パターンを除去するので、静電気による素子の破壊をほぼ完全に防止できる。
【００１２】
上記の構成において、「アクティブ素子」としては、例えば、ＴＦＴ（Thin Film Transistor）素子やＴＦＤ（Thin Film Diode）素子等が考えられる。「素子側基板母材」というのは、液晶装置１個分の素子側配線パターンを複数個有する状態の大面積の基板のことである。「信号線」は、場合によっては特定の画素を選択するためのデータ線として作用し、また場合によっては複数の画素を列毎に選択するための走査線として作用する。
【００１３】
（２）  上記液晶装置の製造方法において、導電パターンはアクティブ素子を構成する金属をパターニングするときにそれと同じ材料によって同時にパターニングできる。こうすれば、導電パターンを形成するために特別な工程を設ける必要が無くなるので製造コストが高くなる心配が無い。
【００１４】
今、アクティブ素子として、第１電極、絶縁膜及び第２電極の積層構造から成るＴＦＤ（Thin Film Diode）素子を用いる場合には、第１電極又は第２電極をパターニングする際にそれらと同じ材料によって導電パターンを同時にパターニングできる。この場合、第１電極としては例えばＴａ（タンタル）を用いることができ、一方、第２電極としては例えばＣｒ（クロム）を用いることができる。
【００１５】
（３）  上記（１）又は（２）記載の液晶装置の製造方法は、大面積の素子側基板母材を切断することによって形成される液晶装置１個分の素子側基板のＩＣ実装領域に液晶駆動用ＩＣを直接に実装する構造の液晶装置、いわゆるＣＯＧ（Chip On Glass）方式の液晶装置に適用できる。
【００１６】
その場合、アクティブ素子が形成される素子側基板母材に複数の信号線を形成する信号線形成工程と、前記複数の信号線を互いに導通させるための導電パターンを前記素子側基板母材のうちの外部露出領域に形成する導電パターン形成工程と、前記素子側基板母材と対向側基板母材とを貼り合せる工程と、貼り合わされた前記素子側基板母材及び前記対向側基板母材を個々の液晶装置部分へと切断し、同時に前記外部露出領域を外部へ露出させるブレイク工程と、そのブレイク工程によって外部に露出するに至った前記外部露出領域に対してエッチング処理を施すことにより、その外部露出領域に形成されていた前記導電パターンを除去する導電パターン除去工程と、を含む製造方法において、前記信号線形成工程では、前記複数の信号線の個々から延びる複数のＩＣ出力端子及び前記液晶駆動用ＩＣの入力パッドに接続される複数のＩＣ入力端子が形成される。そして、前記導電パターン形成工程では、前記複数のＩＣ出力端子及び前記複数のＩＣ入力端子の全てを互いに導通させる環状の導電パターンを形成することができる。
【００１７】
これにより、何等の措置も講じないときには互いに切れたパターンであるＩＣ出力端子とＩＣ入力端子とを導通させてそれらを同電位に保持でき、これにより、静電気が大きな電流となって流れてアクティブ素子を破壊することを防止できる。
【００１８】
（４）  上記のように環状の導電パターンを形成する場合、その導電パターンはＩＣ実装領域の外側に形成することができる。
【００１９】
（５）  そのようにＩＣ実装領域の外側に導電パターンを形成するようにすれば、そのＩＣ実装領域に液晶駆動用ＩＣを装着した後に、その外側に存在する導電パターンをエッチングによって除去できる。こうすれば、素子側基板に液晶駆動用ＩＣを装着する工程、すなわちＩＣ実装工程において静電気による素子の破壊を防止できる。
【００２０】
（６）  上記（５）のように、液晶駆動用ＩＣを装着した後に導電パターンをエッチングによって除去する場合には、素子側基板に実装されたその液晶駆動用ＩＣを導電パターン除去工程を実行する前にモールドによって覆うことが望ましい。こうすれば、液晶駆動用ＩＣが導電パターンを除去するためのエッチング処理によって悪影響を受けることを防止できる。特に、エッチング処理がウエットエッチングである場合には、液晶駆動用ＩＣをモールドすることが特に有効である。
【００２１】
【発明の実施の形態】
図５は本発明に係る製造方法を用いて製造できる液晶装置の一例を示している。この液晶装置は、素子側基板１ａと対向側基板８ａとをシール材９によって互いに接合し、それらの基板１ａ及び８ａの間に液晶Ｌを封入することによって形成される液晶パネルに、液晶駆動用ＩＣ１２を実装し、さらに各基板１ａ及び８ａの外側表面に偏光板１３，１３を貼着することによって形成される。
【００２２】
素子側基板１ａのうち対向側基板８ａの外部へ露出する外部露出領域１ｂにはＩＣ装着領域Ａが設定される。また、対向側基板８ａのうち素子側基板１ａの外部へ露出する外部露出領域８ｂにもＩＣ装着領域Ａが設定される。液晶駆動用ＩＣ１２は、ＡＣＦ（Anisotropic Conductive Film：異方性導電膜）１１を用いてそれらのＩＣ装着領域Ａに接着される。
【００２３】
以下、上記の液晶装置を製造するための製造方法について説明する。まず、図１においてガラス基板、プラスチック基板等によって形成される大面積の素子側基板母材１を準備する。この素子側基板母材１は、液晶パネル複数個分の素子側基板用の配線パターンを形成するための面積の広い基板母材であるが、図１では液晶パネル１個分の配線パターンの近傍領域だけを示してある。
【００２４】
準備した素子側基板母材１に対して図６のステップＳ１のように、下地層としてＴａ２Ｏ５を成膜する。これにより、図３において、素子側基板母材１の表面に下地層２１が均一な厚さで形成される。次に、図１において、下地層２１の上にＴａによって信号線２、それと一体のＩＣ出力端子６及びＩＣ入力端子７を多数本形成する（図６のステップＳ２）。
【００２５】
また、図３に示すように、信号線２を形成するのと同時にＴＦＤ素子３のための第１電極１４を形成する（図６のステップＳ２）。なお、図１に示すように、信号線２等が形成されるのと同時に、複数の信号線２が接続する共通配線１６ａ及び複数のＩＣ入力端子７が接続する共通配線１６ｂがＴａによって同時に形成される。
【００２６】
その後、素子側基板母材１を陽極酸化処理液(化成液）の中に浸漬させた状態で共通配線１６ａ及び１６ｂに陽極電圧を印加して、信号線２、ＩＣ出力端子６、ＩＣ入力端子７及び第１電極１４（図３参照）の各パターン上に陽極酸化膜を成膜する（図６のステップＳ３）。これにより、図３において第１電極１４の上に絶縁膜１７が形成される。
【００２７】
その後、図３において、絶縁膜１７の上にＣｒをパターニングして第２電極１８を形成し、それと同時に図１において、長方形で環状の導電パターン１９を同じくＣｒによってパターニングする（図６のステップＳ４）。絶縁膜１７の上に第２電極１８をパターニングすることにより、第１電極１４、絶縁膜１７及び第２電極１８の積層構造から成るＴＦＤ素子３が形成される。導電パターン１９は、図２にも示すように、複数のＩＣ出力端子６及び複数のＩＣ入力端子７の全てを互いに導電接続するものであり、この導電パターン１９により、ＩＣ出力端子６及びＩＣ入力端子７の全てが同電位、すなわち電位差が生じないように保持される。
【００２８】
その後、図３において、下地層２１の上にＩＴＯ（Indium Tin Oxide）をパターニングして画素電極４を形成する（図６のステップＳ５）。この画素電極４の隅部は、ＴＦＤ素子３を構成する第２電極１８の先端部分の上に重なる。次に、素子側基板母材１の表面に配向膜を形成し（図６のステップＳ６）、さらに配向処理例えばラビング処理を施し（ステップＳ７）、さらに、例えばスクリーン印刷によって図１に示すような環状のシール材９を形成する（ステップＳ８）。このシール材９は、例えば熱硬化型の樹脂によって形成されていて、ドットマトリクス状に形成された全ての画素電極４を取り囲むように配置される。
【００２９】
以上のようにして素子側基板母材１が作製される一方で、図４に示すような対向側基板母材８が図６のステップＳ９〜ステップＳ１２のようにして作製される。具体的には、まず、ガラス基板、プラスチック基板等によって形成された面積の広い対向側基板母材８を準備する。この対向側基板母材８は、液晶パネル複数個分の対向側基板用の配線パターンを形成するための基板母材であるが、図４では液晶パネル１個分の配線パターンの近傍領域だけを示してある。
【００３０】
図４において、準備した対向側基板母材８の表面にカラーフィルタ２３を形成し（図６のステップＳ９）、さらに、ＩＴＯによって直線状の対向電極２４を複数本互い平行に形成し、それと同時にＩＣ出力端子２６及びＩＣ入力端子２７を形成する（図６のステップＳ１０）。そして次に、対向側基板母材８の表面に配向膜を形成し（図６のステップＳ１１）、さらにその配向膜に対して配向処理、例えばラビング処理を実行する（図６のステップＳ１２）。これにより、対向側基板母材８が完成する。
【００３１】
その後、以上のようにして作製された素子側基板母材１（図１）と対向側基板母材８（図４）とをシール材９（図１）を間に挟んで互いに貼り合せてパネル母材を形成し（図６のステップＳ１３）、その後、そのパネル母材を加熱してシール材９を硬化させる（図６のステップＳ１４）。次に、シール材９の適所に形成した液晶注入口（図示せず）を通してそのシール材９によって囲まれる部分に液晶を注入し、さらにその液晶注入口を封止する（図６のステップＳ１５）。なお、パネル母材の中に含まれる複数の液晶パネル部分の液晶注入口が全て外部に露出していない場合には、必要に応じてパネル母材の切断処理、いわゆるブレイク処理を実行して全ての液晶パネル部分の液晶注入口を外部へ露出させる。
【００３２】
その後、図６のステップＳ１６においてブレイク処理を行う。具体的には、図１において、素子側基板母材１に関して切断用の直線溝、いわゆるスクライブ線Ｌ１，Ｌ２,Ｌ３,Ｌ４を形成し、さらに、図４において、対向側基板母材８に関してスクライブ線Ｌ５，Ｌ６，Ｌ７，Ｌ８を形成する。そして、各スクライブ線に関してそれと反対側の基板を叩いて又は押圧してそれらのスクライブ線を基点として各基板母材１，８を切断し、これにより、図５に示すような液晶パネルが複数個作製される。このときには、まだ、液晶駆動用ＩＣ１２は実装されていない。
【００３３】
以上の各工程を実施する際には素子側基板母材１（図１）に静電気が発生し、それが各信号線２を流れるおそれがある。特に、ブレイク工程（図６のステップ１６）においてそのような静電気が発生し易い。しかしながら本実施形態では、ステップＳ４において導電パターン１９を形成して複数のＩＣ出力端子６従って信号電極２及び複数のＩＣ入力端子７を互いに導通させたので、それらの各要素には電位差が生じることがない。その結果、各信号線２に静電気が流れてＴＦＤ素子３が破壊することを確実に防止できる。
【００３４】
その後、図６のステップＳ１７において、図１に示す導電パターン１９を除去するために導電パターン除去工程を実行する。具体的には、導電パターン１９を構成する材料、本実施形態の場合はＣｒをエッチングできるエッチング液を用意しておき、液晶パネルのうち導電パターン１９が形成されている領域をそのエッチング液に浸漬する。これにより、導電パターン１９を素子側基板１ａから除去する。これにより、各ＩＣ出力端子６従って各信号線２及び各ＩＣ入力端子７がそれぞれ電気的に独立し、その結果、各信号線２がデータ線又は走査線として機能できる状態になる。
【００３５】
その後、図５において、素子側基板１ａ及び対向側基板８ａのＩＣ装着領域ＡにＡＣＦ１１を用いて液晶駆動用ＩＣ１２を接着し、さらに、各基板１ａ及び８ａの外側表面に偏光板１３，１３を貼着することにより、液晶装置が完成する。このとき、液晶駆動用ＩＣ１２の入力バンプすなわち入力端子がＩＣ入力端子７の先端のランドに導電接続し、さらに、液晶駆動用ＩＣ１２の出力バンプすなわち出力端子がＩＣ出力端子６の先端のランドに導電接続する。なお、素子側基板１ａ又は対向側基板８ａのいずれか一方の外側に、必要に応じてバックライト等といった照明装置が付加的に設けられる。
【００３６】
なお、以上の説明では、液晶駆動用ＩＣ１２をＡＣＦ１１を用いて素子側基板１ａに接着すなわち実装する前に、導電パターン１９をエッチングによって除去した。しかしながらこの処理方法に代えて、液晶駆動用ＩＣ１２を実装した後にその液晶駆動用ＩＣ１２に悪影響を与えないようなエッチング処理によって導電パターン１９を除去するようにしても良い。
【００３７】
この方法によれば、液晶駆動用ＩＣ１２の実装作業の際にも導電パターン１９が存在するので、その実装作業中においても静電気による素子の破壊を防止できる。なお、そのように液晶駆動用ＩＣ１２を実装した後に導電パターン１９を除去するためのエッチングを実行するときには、その液晶駆動用ＩＣ１２を樹脂モールドで覆ってそれをエッチング作業から遮蔽することが望ましい。
【００３８】
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。例えば、上記の実施形態ではＴＦＤ素子を用いた液晶装置に対して本発明を適用したが、ＴＦＤ素子に代えてＴＦＴ素子を用いた液晶装置に対しても本発明を適用できることはもちろんである。
【００３９】
【発明の効果】
本発明に係る液晶装置の製造方法によれば、ＴＦＤ素子等といったアクティブ素子につながる複数の信号線を導電パターンによって導通してそれらに電位差が生じることを解消したので、導電パターンを形成した以降の種々の工程において液晶装置を構成するアクティブ素子が液晶装置の製造過程中において静電気によって破壊するのを防止できる。
【図面の簡単な説明】
【図１】本発明に係る液晶装置の製造方法の途中過程で作製される基板構造、特に素子側基板母材の液晶パネル１個分の領域を示す平面図である。
【図２】図１におけるＸ部分を拡大して示す図である。
【図３】アクティブ素子の一例及びその周辺の構造を示す斜視図である。
【図４】本発明に係る液晶装置の製造方法の途中過程で作製される基板構造、特に対向側基板母材の液晶パネル１個分の領域を示す平面図である。
【図５】本発明に係る液晶装置の製造方法によって作製される液晶装置の一例を示す斜視図である。
【図６】本発明に係る液晶装置の製造方法の一実施形態を表現するフローチャートである。
【図７】従来の液晶装置の製造方法を用いて液晶装置を作製する際にその途中過程で作製される素子側基板母材の一例を示す平面図である。
【符号の説明】
１          素子側基板母材
１ａ        素子側基板
１ｂ        外部露出領域
２          信号線
３          ＴＦＤ素子（アクティブ素子）
４          画素電極
６          ＩＣ出力端子
７          ＩＣ入力端子
８          対向側基板母材
８ａ        対向側基板
８ｂ        外部露出領域
９          シール材
１１          ＡＣＦ
１２          液晶駆動用ＩＣ
１３          偏光板
１４          ＴＦＤ素子の第１電極
１６ａ，１６ｂ  共通配線
１７          ＴＦＤ素子の絶縁膜
１８          ＴＦＤ素子の第２電極
１９          導電パターン
２１          下地層
２３          カラーフィルタ
２４          対向電極
２６          ＩＣ出力端子
２７          ＩＣ入力端子
Ａ          ＩＣ装着領域
Ｌ          液晶
Ｌ１〜Ｌ８  スクライブ線
【図１】
0003726493.tif 000002
【図２】
0003726493.tif 000003
【図３】
0003726493.tif 000004
【図４】
0003726493.tif 000005
【図５】
0003726493.tif 000006
【図６】
0003726493.tif 000007
【図７】
0003726493.tif 000008