(57)【特許請求の範囲】
【請求項１】
エミッター、ベースおよびコレクターを有し、前記ベースが非磁性層を挟んで２つの磁性層を積層したスピンバルブ膜を含むスピンバルブトランジスターにおいて、前記スピンバルブ膜がＭ／Ａ／Ｍ’またはＭ／Ｂ／Ｍ’（ここで、ＭおよびＭ’はＦｅ、Ｃｏ、Ｎｉおよびこれらの合金からなる群より選択される元素、ＡはＡｕ、Ａｇ、Ｐｔ、ＣｕおよびＡｌからなる群より選択される元素、ＢはＣｒおよびＭｎからなる群より選択される元素）の積層膜であって（１００）配向しており、前記（１００）配向したスピンバルブ膜を含むベースの積層方向の一方の面にエミッターが、他方の面にコレクターがそれぞれ積層されていることを特徴とするスピンバルブトランジスター。
【請求項２】
前記エミッターおよび前記コレクターの少なくとも一方がIII−Ｖ族半導体からなることを特徴とする請求項１に記載のスピンバルブトランジスター。
【請求項３】
前記III−Ｖ族半導体が、ＧａＡｓ、ＧａＮ、ＧａＰ、ＩｎＡｓ、およびＩｎＳｂからなる群より選択されることを特徴とする請求項２に記載のスピンバルブトランジスター。
【請求項４】
前記エミッターが半導体薄膜からなり、前記コレクターが半導体薄膜または半導体と金属との積層膜からなり、前記コレクターを構成する半導体は前記エミッターを構成する半導体よりも禁制帯幅が小さいことを特徴とする請求項１ないし３のいずれかに記載のスピンバルブトランジスター。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスピンバルブトランジスターに関し、特に高密度磁気記録読み出し用磁気ヘッド、および磁性ＲＡＭ（ＭＲＡＭ）、磁性ＲＯＭ（ＭＲＯＭ）などの高密度記憶素子に使用されるものである。
【０００２】
【従来の技術】
磁気記録の高密度化および高速化は、磁気記録媒体の改良と並んで、磁気記録装置の進歩、なかでも磁気記録の書き込みおよび読み出しに用いられる磁気ヘッドの進歩に負うところが多い。例えば、磁気記録媒体の小型、大容量化に伴って、磁気記録媒体と読み出し用磁気ヘッドとの相対速度は小さくなるが、その場合でも大きな出力が取り出せる新しいタイプの読み出し用磁気ヘッドとして、巨大磁気抵抗効果ヘッド（ＧＭＲヘッド）の開発が進められている。ＧＭＲヘッドは従来のＭＲヘッドに比較して磁気抵抗比（ＭＲ比）が大きく優れた特性を持っている。最近、より優れた特性が期待されるトンネル接合型のＧＭＲヘッドが急速に注目を集めている。
【０００３】
従来の磁気記録媒体は磁気ディスクすなわちファイルメモリーとして機能し、その情報はいったんコンピューター本体の半導体メモリー（ＤＲＡＭ、ＳＲＡＭ）に読み込まれた後に利用される。半導体メモリーは多くの優れた特性を持っているが、記憶保持のために大量の電力を消費するという大きな欠点がある。近年、記憶保持のための電力が不要なフラッシュメモリーやＦＲＡＭなどの開発が進められているが、いずれも書き換え回数が限定されるという大きな欠点がある。一方、実質的に無限回の書き換えが可能な磁気メモリー（ＭＲＡＭ）の開発も始められている。ＭＲＡＭの実現のためには、大きなＭＲ比を示す材料またはデバイスの開発が要望されている。
【０００４】
そこで、従来のスピンバルブ膜に比べてより大きなＭＲ比を示す素子として磁性体トンネル接合素子が注目され、磁性体トンネル接合素子を用いて、または磁性体トンネル接合素子とＭＯＳトランジスターとを組み合わせることによって磁気ヘッドや磁気メモリーを作製する試みが進められている。さらに、磁性体トンネル接合素子に比べ、より大きなＭＲ比が得られるスピンバルブトランジスターの開発も始められている。
【０００５】
図１（Ａ）および（Ｂ）にスピンバルブトランジスターの例を示す。なお、これらの図においては、素子構造とバンド図とを合わせて図示している。
【０００６】
図１（Ａ）のスピンバルブトランジスターは、エミッターからベースにトンネル接合を介して電子が注入されるタイプのものである。このスピンバルブトランジスターは、Ａｌからなるエミッター１１、トンネル絶縁膜１２、Ｆｅ／Ａｕ／Ｆｅからなるスピンバルブ膜を含むベース１３、およびｎ−Ｓｉからなるコレクター１４が積層された構造を有する。
【０００７】
図１（Ｂ）のスピンバルブトランジスターは、エミッターからベースにショットキー接合を介して電子が注入されるタイプのものである。このスピンバルブトランジスターは、ｎ−Ｓｉからなるエミッター２１、Ｃｏ／Ｃｕ／Ｃｏからなるスピンバルブ膜を含むベース２２、およびｎ−Ｓｉからなるコレクター２３が積層された構造を有する。
【０００８】
これらのスピンバルブトランジスターは、数１００％の極めて大きなＭＲ比を示すことが知られている。しかし、従来のスピンバルブトランジスターは、コレクター電流がエミッター電流の１０-4と極めて小さいという欠点を有している。コレクター電流／エミッター電流の比が小さいことは、消費電力、動作速度、ノイズなどの観点から好ましくない。
【０００９】
従来のスピンバルブトランジスターにおいてコレクター電流が極めて小さい原因について説明する。たとえば図１（Ａ）のようにエミッターからベースにトンネル接合を介して電子が注入されるスピンバルブトランジスターの場合、トンネル電流の角度依存性は次式で表される。
【００１０】
Ｊθ∝ｅｘｐ［−β2ｓｉｎ2θ］        （１）
ただし、β4=２ｍｓ2ＥF2／ｈ2（Ｅv−Ｅ）
ここで、θは接合面の法線と電子の波数ベクトルとのなす角度、Ｊθはθ方向の電流密度、ｍは電子の密度、ｓはトンネルバリアーの幅、ＥFはフェルミエネルギー、ｈはプランク定数、Ｅvはトンネルバリアーの高さ、Ｅはトンネル電子のエネルギーである。
【００１１】
この式から、トンネル絶縁膜をトンネルする電子の進行方向が接合面にほぼ垂直な場合にトンネル電流が大きくなることがわかる。図１（Ｂ）のようにエミッターからベースにショットキー接合を介して電子が注入されるスピンバルブトランジスターでも、電子の進行方向が接合面にほぼ垂直な場合にトンネル電流が大きくなる。
【００１２】
スピンバルブトランジスターは、ベースに含まれるスピンバルブ膜における２つの磁性膜のスピンが平行か反平行かに応じて電子の散乱の仕方が変化するスピン依存散乱を利用して動作する。しかし、従来のスピンバルブトランジスターでは、図２（Ａ）に示したように、主として磁性層（Ｆ）中または磁性層（Ｆ）／非磁性層（Ｎ）界面で散漫散乱が起こっている。この場合、ベース／コレクター界面での強い回折効果により散乱された電子はコレクターに流れ込むことができないので、コレクター電流が減少する。したがって、コレクター電流を増大させるためには散漫散乱を低減させることが必要である。しかし、散漫散乱を低減させるとＭＲ比も減少するという問題がある。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、ＭＲ比が大きく、かつコレクター電流／エミッター電流の比が大きいスピンバルブトランジスターを提供することにある。
【００１４】
【課題を解決するための手段】
本発明のスピンバルブトランジスターは、コレクター、ベースおよびエミッターを有し、前記ベースが非磁性層を挟んで２つの磁性層を積層したスピンバルブ膜を含むスピンバルブトランジスターであって、前記スピンバルブ膜がＭ／Ａ／Ｍ’またはＭ／Ｂ／Ｍ’（ここで、ＭおよびＭ’はＦｅ、Ｃｏ、Ｎｉおよびこれらの合金からなる群より選択される元素［ＭとＭ’は同一でも異なっていてもよい］、ＡはＡｕ、Ａｇ、Ｐｔ、ＣｕおよびＡｌからなる群より選択される元素、ＢはＣｒおよびＭｎからなる群より選択される元素）の積層膜であって（１００）配向しており、前記（１００）配向したスピンバルブ膜を含むベースの積層方向の一方の面にエミッターが、他方の面にコレクターがそれぞれ積層されていることを特徴とする。
【００１５】
本発明のスピンバルブトランジスターにおいては、コレクターまたはエミッターが、III−Ｖ族半導体からなることが好ましい。III−Ｖ族半導体としては、ＧａＡｓ、ＧａＮ、ＧａＰ、ＩｎＡｓ、ＩｎＳｂなどが挙げられる。
【００１６】
本発明のスピンバルブトランジスターにおいて、エミッターを半導体薄膜で構成し、コレクターを半導体薄膜または半導体と金属との積層膜で構成し、コレクターを構成する半導体としてエミッターを構成する半導体よりも禁制帯幅が小さいものを用いることが好ましい。
【００１７】
【発明の実施の形態】
本発明者らは、スピンバルブトランジスターのベースに、（１００）配向した磁性層／非磁性層の積層構造を有するスピンバルブ膜を用いることにより、大きなＭＲ比を維持したままで、コレクター電流／エミッター電流の比を大きくできることを見出した。（１００）配向したスピンバルブ膜を含むベースでは、図２（Ａ）に示したような散漫散乱ではなく、図２（Ｂ）に示したように２つの磁性層のスピンが平行か反平行かに依存して磁性層（Ｆ）／非磁性層（Ｎ）界面で電子のバリスティック伝導と界面反射が生じる。すなわち、電子の平均自由行程に比べ十分薄い磁性層を用いかつ平坦な磁性層／非磁性層界面を形成し、電子をバリスティック伝導または界面反射させることにより、ＭＲ比が大きくかつコレクター電流／エミッター電流比の大きいトランジスターを形成することができる。以下、このような効果が得られる理由について説明する。
【００１８】
磁性層／非磁性層界面での電子の界面反射の強さは磁性層および非磁性層のバンド構造に依存する。これまでに多くの磁性体および非磁性体について、実験的、理論的にバンド構造が調べられている。バンド構造は一般にブリルアンゾーンと呼ばれる波数空間の中で表現される。例えばＦｅやＡｕなどの結晶中を［１００］方向に進む電子は、ブリルアンゾーンのΔ線上の点として表現される。その電子の状態は波動関数の対称性で区別され、通常、群論の規約表現を用いてΔ1、Δ2のような記号で記述される。また、ブリルアンゾーンの原点はΓ点と呼ばれ、そこでの電子の状態は群論を用いてΓ12、Γ25のように記述される。
【００１９】
以下、具体例として、エピタキシャル成長が可能なＦｅ（１００）／Ａｕ（１００）の組み合わせについて説明する。この組み合わせのスピンバルブ膜は、Ｍ／Ａ／Ｍ’で表されるものである。図３にＡｕの［１００］方向のバンドを示す。ここで、図の縦軸は電子のエネルギーであり、横軸はブリルアンゾーンのΔ線上に沿った電子の波数を示す。図３に示されるように、Ａｕの［１００］方向のバンドはフェルミ準位近くでΔ1対称性をもっている。一方、図４にＦｅの［１００］方向のバンドを示す。図４に示されるように、Ｆｅのバンドは複雑であるが、アップスピンバンドはフェルミ準位の上方でΔ1の対称性を持ち、ダウンスピンバンドはΔ2、Δ2’、Δ5の対称性を持っている。電子は同じ対称性をもつバンド間を反射されずに進むことができるので、［１００］方向に進むフェルミ準位より高いエネルギーのアップスピン電子はＡｕ／Ｆｅ界面を透過できる。一方、電子は異なる対称性を持つバンド間を進むことができないので、ダウンスピン電子は強く反射される。すなわち、図２（Ｂ）に示したように強いスピン依存性を持つバリスティック伝導と界面反射が生じる。このため、高いＭＲ比を維持しつつ、電子の散漫散乱が起こる場合よりもコレクター電流の大きな素子を得ることができる。なお、磁性層中での散漫散乱を減少させるために、磁性層の厚さは２ｎｍ以下であることが望ましい。また、図３と図４の関係は、非磁性層としてＡｕの代わりにＡｇ、Ｐｔ、Ｃｕ、またはＡｌを用いても同様に得られる。
【００２０】
次に、エピタキシャル成長が可能なＦｅ（１００）／Ｃｒ（１００）の組み合わせについて考える。この組み合わせのスピンバルブ膜は、Ｍ／Ｂ／Ｍ’で表されるものである。図５にＣｒの［１００］方向のバンドを示す。図５に示されるように、Ｃｒのバンド構造はフェルミ準位の上方でΔ2、Δ2’、Δ5の対称性を持ち、Ｆｅのダウンスピンバンドに類似している。したがって、ダウンスピン電子はＣｒ／Ｆｅ界面を透過できるが、アップスピン電子は反射される。このようにアップスピン電子とダウンスピン電子の透過率がＡｕ／Ｆｅ界面の場合と逆になるが、この場合にもスピンに強く依存したバリスティック伝導と界面反射が生じる。また、図４と図５の関係は、非磁性層としてＣｒの代わりに類似したバンド構造をもつＭｎを用いても同様に得られる。
【００２１】
以上のように本発明では、ベースに含まれるスピンバルブ膜を構成する磁性層および非磁性層が（１００）配向していることが重要である。しかし、Ｓｉ、ＧｅなどのIV族半導体上には金属の（１００）配向膜を成長させることが困難である。一方、ＧａＡｓ、ＩｎＡｓなどのIII−Ｖ族半導体上には金属の（１００）配向膜を成長可能であることが知られている。したがって、本発明のスピンバルブトランジスターでは、エミッターまたはコレクターの少なくとも一方、すなわちベースの下地がIII−Ｖ族半導体であることが好ましい。III−Ｖ族半導体としては、ＧａＡｓ、ＧａＮ、ＧａＰ、ＩｎＡｓ、ＩｎＳｂなどが挙げられる。III−Ｖ族半導体基板上に金属の（１００）配向膜を成長させるためには、基板の表面処理を行い、基板温度および金属膜の成長速度を適切に設定することが好ましい。
【００２２】
本発明のスピンバルブトランジスターにおいてエミッターにIII−Ｖ族半導体を用いた場合、より大きなコレクター電流を得るためには、コレクターを半導体薄膜または半導体と金属の積層膜とし、コレクターを構成する半導体としてエミッターを構成する半導体よりも禁制帯幅が小さいものを用いることが望ましい。
【００２３】
図６（Ａ）および（Ｂ）にこのようなスピンバルブトランジスターを示す。図６（Ａ）のスピンバルブトランジスターは、III−Ｖ族半導体薄膜からなるエミッター３１、Ｆｅ／Ａｕ／Ｆｅからなるスピンバルブ膜を含むベース３２、およびエミッターを構成する半導体よりも禁制帯幅が小さい半導体薄膜からなるコレクター３３が積層された構造を有する。図６（Ｂ）のスピンバルブトランジスターは、III−Ｖ族半導体薄膜からなるエミッター３１、Ｆｅ／Ａｕ／Ｆｅからなるスピンバルブ膜を含むベース３２、および金属薄膜３３１とエミッターを構成する半導体よりも禁制帯幅が小さい半導体薄膜３３２からなるコレクター３３が積層された構造を有する。
【００２４】
【実施例】
実施例１：ｎ−ＧａＡｓ（１００）コレクター、Ｆｅ／Ａｕ／Ｆｅ／Ａｌ（１００）ベース、Ａｌ2Ｏ3トンネルバリアー、Ａｌエミッターからなるスピンバルブトランジスター
図７に示すスピンバルブトランジスターを製造した例を説明する。ＧａＡｓ（１００）基板上にＦｅ／Ａｕ／Ｆｅ／Ａｌ積層膜を配向成長させるためには、基板表面の酸化膜を除去する必要がある。そのため、まずマルチチャンバーのＭＢＥ装置にｎ−ＧａＡｓ（１００）基板５１を装入し、２×１０-10ｔｏｒｒまで減圧した後、第１チャンバー内でＧａＡｓ（１００）基板５１表面に厚さ１μｍのｎ+−ＧａＡｓ層５２をホモエピタキシャル成長させてコレクターを形成した。ｎ+−ＧａＡｓ層５２の表面をＳＴＭ（トンネル顕微鏡）およびＲＨＥＥＤ（高速電子線回折）で観察したところ、ＧａＡｓ表面がＡｓダイマーにより終端された２×４構造となっていることが確認された。また、表面のテラスの幅は約０．５μｍであった。
【００２５】
なお、ホモエピタキシャル成長を行わない場合には、基板表面を塩酸１０％エタノール溶液中でエッチング処理した後、基板を真空チャンバー内に入れ、１０-9ｔｏｒｒ以下の真空度において３５０〜５００℃の温度範囲で加熱処理して表面の酸化膜を除去する。
【００２６】
次に、基板を第２チャンバーに移し、クヌードセンセルを用い、ベース５３を構成する薄膜として、２ｎｍのＦｅ膜５３１，１０ｎｍのＡｕ膜５３２，１ｎｍのＦｅ膜５３３，および５ｎｍのＡｌ膜５３４を順次形成した。このとき成膜速度を０．０１〜０．１ｎｍ／ｓｅｃに設定することにより良好な（１００）配向膜が得られた。続いて、基板を第３チャンバーに移し、Ａｌソースを用い、Ｏ2分圧１０-5ｔｏｒｒの雰囲気下で厚さ１．５ｎｍのＡｌ2Ｏ3を成膜してトンネル絶縁膜５４を形成した。再び基板を第２チャンバーに戻し、エミッター５５を構成する薄膜として、１０ｎｍのＡｌ膜５５１および１００ｎｍのＡｕ膜５５２を形成した。その後、フォトリソグラフィーとＡｒイオンミリングにより、素子の接合面積を５０μｍ×５０μｍとした。最後に、ＣａＦ2を堆積して層間絶縁膜５６を形成した。
【００２７】
このトランジスターの面内に磁場を印加してＭＲ比の測定を行った。ベース−エミッター間に１．３Ｖの電圧を印加した状態で、ＭＲ比は２６０％であり、コレクター電流／エミッター電流の比は７×１０-2という大きな値を示した。
【００２８】
比較例１：ｎＳｉ（１００）コレクター、Ａｕ／Ｆｅ／Ａｕ／Ａｌ（１１１）ベース、Ａｌ2Ｏ3トンネルバリアー、Ａｌエミッターからなるスピンバルブトランジスター
実施例１のＧａＡｓ（１００）基板の代わりにＳｉ（１００）を用いた以外は実施例１と同様な構造のトランジスターを作製した。Ｓｉ基板上のベースは（１００）配向膜とならずに（１１１）配向膜となった。
【００２９】
このトランジスターの面内に磁場を印加してＭＲ比の測定を行った。ベース−エミッター間に１．３Ｖの電圧を印加した状態で、ＭＲ比は２３０％と大きな値を示したが、コレクター電流／エミッター電流の比は４×１０-4と極めて小さな値であった。
【００３０】
実施例２
フォトレジストとＡｒイオンミリングを用いて接合面積を１μｍ×１μｍとした以外は実施例１と同様な構造のトランジスターを作製した。
【００３１】
このトランジスターの面内に磁場を印加してＭＲ比の測定を行った。ベース−エミッター間に１．３Ｖの電圧を印加した状態で、ＭＲ比は２５０％であり、コレクター電流／エミッター電流の比は５×１０-2という大きな値を示した。
【００３２】
実施例３
ベースとしてＦｅ／Ｃｒ／Ｆｅ／Ａｌの積層膜を用いた以外は、実施例１と同様な構造のトランジスターを作製した。
【００３３】
このトランジスターの面内に磁場を印加してＭＲ比を測定した。ベース−エミッター間に１．３Ｖの電圧を印加した状態で、ＭＲ比は３００％であり、コレクター電流／エミッター電流の比は２×１０-2という大きな値を示した。
【００３４】
実施例４
コレクターとしてＩｎＡｓを用いた以外は、実施例１と同様な構造のトランジスターを作製した。
【００３５】
このトランジスターの面内に磁場を印加してＭＲ比を測定した。ベース−エミッター間に１．３Ｖの電圧を印加した状態で、ＭＲ比は２６０％であり、コレクター電流／エミッター電流の比は２×１０-1という大きな値を示した。
【００３６】
実施例５：ｎＧａＡｓ（１００）エミッター、Ｆｅ／Ａｕ／Ｆｅ／Ａｕ（１００）ベース、Ｇｅコレクターからなるスピンバルブトランジスター
実施例１と同様な方法で上記構造のトランジスターを作製した。このトランジスターでは、基板がエミッターとなっており、エミッター／ベース間はショットキー接合となっている。コレクターは厚さ１０ｎｍのＧｅ薄膜と厚さ１００ｎｍのＡｕ薄膜との積層構造となっている。コレクターを構成するＧｅは、エミッターを構成するＧａＡｓよりも禁制帯幅が小さい。
【００３７】
このトランジスターの面内に磁場を印加してＭＲ比の測定を行った。ベース−エミッター間に０．８Ｖの電圧を印加した状態で、ＭＲ比は２６０％であり、コレクター電流／エミッター電流の比は３×１０-1という大きな値を示した。
【００３８】
実施例６
ベースとしてＣｏ／Ａｕ／パーマロイ／Ａｕ（１００）の積層膜を用いた以外は、実施例５と同様な構造のトランジスターを作製した。
【００３９】
このトランジスターの面内に磁場を印加してＭＲ比の測定を行った。ベース−エミッター間に０．８Ｖの電圧を印加した状態で、ＭＲ比は３００％であり、コレクター電流／エミッター電流の比は１×１０-1という大きな値を示した。
【００４０】
以上の説明から明らかなように、本発明の原理が適用されるのは実施例に記載した材料の組み合わせに限定されるものではない。すなわち、配向した磁性層／非磁性層界面において非磁性層中の伝導バンドの対称性が磁性膜中のアップスピンバンドまたはダウンスピンバンド対称性と異なる、より一般的な材料の組み合わせに適用することができる。前者の材料の組み合わせではアップスピン電子が強い界面反射を受け、後者の材料の組み合わせではダウンスピン電子が強い界面反射を受けるため、いずれの材料の組み合わせを用いてもＭＲ比が大きく、かつコレクター電流／エミッター電流比の大きいスピンバルブトランジスターを形成することができる。
【００４１】
【発明の効果】
以上詳述したように本発明によれば、ベースを構成する磁性層／非磁性層の積層膜からなるスピンバルブ膜として、顕著なスピン依存性の界面反射が起こる（１００）配向膜を用いることにより、ＭＲ比が大きく、かつコレクター電流／エミッター電流比が大きいスピンバルブトランジスターを提供できる。
【図面の簡単な説明】
【図１】従来のスピンバルブトランジスターの構造およびエネルギーバンドを示す図。
【図２】磁性層／非磁性層界面での電子の散漫散乱および界面反射を示す図。
【図３】Ａｕの［１００］方向のバンドを示す図。
【図４】Ｆｅの［１００］方向のバンドを示す図。
【図５】Ｃｒの［１００］方向のバンドを示す図。
【図６】本発明に係るスピンバルブトランジスターの構造およびエネルギーバンドを示す図。
【図７】本発明の実施例１におけるスピンバルブトランジスターを示す断面図。
【符号の説明】
１１…エミッター
１２…トンネル絶縁膜
１３…ベース
１４…コレクター
２１…エミッター
２２…ベース
２３…コレクター
３１…エミッター
３２…ベース
３３…コレクター
３３１…金属薄膜
３３２…半導体薄膜
５１…ｎ−ＧａＡｓ（１００）基板
５２…ｎ+−ＧａＡｓ層
５３…ベース
５３１…Ｆｅ膜
５３２…Ａｕ膜
５３３…Ｆｅ膜
５３４…Ａｌ膜
５４…トンネル絶縁膜
５５…エミッター
５５１…Ａｌ膜
５５２…Ａｕ膜
５６…層間絶縁膜
【図１】
0003682208.tif 000002
【図２】
0003682208.tif 000003
【図３】
0003682208.tif 000004
【図４】
0003682208.tif 000005
【図５】
0003682208.tif 000006
【図６】
0003682208.tif 000007
【図７】
0003682208.tif 000008