(57)【特許請求の範囲】
【請求項１】
複数の記録素子をライン方向に並べたプリンタヘッドの前記各記録素子を、隣接した記録素子が同時に記録動作を行わないように複数回に分割して駆動するプリンタヘッド駆動装置において、
入力する階調駆動するための記録データに対して、分割駆動する毎に対応する前記記録データを、分割駆動する毎に格納するシフトレジスタと、このシフトレジスタに格納した記録データをラッチするラッチ回路と、階調に応じて通電制御する複数の通電信号源を各分割において共通に使用し、前記ラッチ回路がラッチした記録データに基づいて前記各通電信号源から使用する通電信号源を選択して対応する記録素子を駆動する通電信号に切替えるための記録素子数を分割数で割った分の通電信号切替手段と、この通電信号切替手段からの通電信号とストローブ信号により分割駆動における駆動すべき記録素子を選択して通電信号を供給する記録素子選択手段とを備えたことを特徴とするプリンタヘッド駆動装置。
【請求項２】
請求項１記載のプリンタヘッド駆動装置において、さらに、１ラインの各記録素子を駆動する場合の駆動分割数を指定するモード信号と、このモード信号によってシフトレジスタのシフトするレジスタ数を切替えるデータセレクタとを備えたことを特徴とするプリンタヘッド駆動装置。
【請求項３】
複数の記録素子をライン方向に並べたプリンタヘッドの前記各記録素子を、隣接した記録素子が同時に記録動作を行わないように複数回に分割して駆動するプリンタヘッド駆動装置において、
１ラインの各記録素子を２分割駆動するか３分割駆動するかに応じて１ラインの各記録素子を駆動するための記録データを２回又は３回に分けて入力する構成とし、２分割駆動と３分割駆動を指定するモード信号に応じてレジスタ数を切替え、入力する記録データを格納するシフトレジスタと、このシフトレジスタに格納した記録データをラッチするラッチ回路と、このラッチ回路がラッチした記録データを各分割において共通の通電信号源を使用して対応する記録素子を駆動する通電信号に切替える駆動信号切替手段と、この駆動信号切替手段からの通電信号と前記モード信号及び２つのストローブ信号とにより２分割駆動及び３分割駆動における駆動すべき記録素子を選択して通電信号を供給するとともに前記２つのストローブ信号の特定状態により全ての通電信号の出力を禁止する記録素子選択手段とを備えたことを特徴とするプリンタヘッド駆動装置。
【請求項４】
２つのストローブ信号を特定状態にするとともに記録データに代えて全てゼロのデータを入力することで装置全体を初期化することを特徴とする請求項３記載のプリンタヘッド駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インクジェットプリンタやサーマルプリンタ等に使用するプリンタヘッド駆動装置に係り、特に、隣接した記録素子が同時に記録動作を行わないように複数回に分割して駆動するプリンタヘッド駆動装置に関する。
【０００２】
【従来の技術】
従来、この種のプリンタヘッド駆動装置、例えば、１ラインを２分割駆動するプリンタヘッド駆動装置は図５に示す構成になっている。すなわち、ライン方向に並べた６ドット分の記録素子をそれぞれ２ビットの記録データＤ０  ，Ｄ１  に基づいて階調駆動する構成とし、２ビットずつ６段シフトするシフトレジスタ１及びこのシフトレジスタ１のデータを２ビットずつラッチするラッチ回路２を設け、記録データＤ０  ，Ｄ１  をクロックＣＫに同期してシフトレジスタ１に格納した後、ラッチ信号Ｌａｔｃｈ  によってラッチ回路２にラッチするようにしている。
【０００３】
そして、ラッチ回路２にラッチした各２ビットの記録データＤ０  ，Ｄ１  を対応する信号セレクタ３１  ，３２  ，３３  ，３４  ，３５  ，３６  にそれぞれ供給している。また、各信号セレクタ３１  〜３６  のうち、セレクタ３１  ，３３  ，３５  には１分割目の通電制御を行うのに使用する通電信号源ＥｎａｂｌｅＡ１，ＥｎａｂｌｅＢ１，ＥｎａｂｌｅＣ１を供給するとともにセレクタ３２  ，３４  ，３６  には２分割目の通電制御を行うのに使用する通電信号源ＥｎａｂｌｅＡ２，ＥｎａｂｌｅＢ２，ＥｎａｂｌｅＣ２を供給している。なお、通電信号源ＥｎａｂｌｅＡ１，ＥｎａｂｌｅＢ１，ＥｎａｂｌｅＣ１、ＥｎａｂｌｅＡ２，ＥｎａｂｌｅＢ２，ＥｎａｂｌｅＣ２はパルス幅の異なるパルス信号からなり、これにより各記録素子の通電時間幅を変えて各ドットを階調表現するようになっている。
【０００４】
１分割目において信号セレクタ３１  ，３３  ，３５  は、ラッチ回路２からの１ドット目、３ドット目、５ドット目の２ビットの記録データにより通電信号源ＥｎａｂｌｅＡ１，ＥｎａｂｌｅＢ１，ＥｎａｂｌｅＣ１から１つを選択し通電信号ＥＮＢ１，ＥＮＢ３，ＥＮＢ５としてドライバ４に供給し、これによりドライバ４は出力端子ＤＯ１  ，ＤＯ３  ，ＤＯ５  に接続した１ドット目、３ドット目、５ドット目の記録素子を駆動する。また、２分割目において信号セレクタ３２  ，３４  ，３６  は、ラッチ回路２からの２ドット目、４ドット目、６ドット目の２ビットの記録データにより通電信号源ＥｎａｂｌｅＡ２，ＥｎａｂｌｅＢ２，ＥｎａｂｌｅＣ２から１つを選択し通電信号ＥＮＢ２，ＥＮＢ４，ＥＮＢ６としてドライバ４に供給し、これによりドライバ４は出力端子ＤＯ２  ，ＤＯ４  ，ＤＯ６  に接続した２ドット目、４ドット目、６ドット目の記録素子を駆動する。
【０００５】
また、装置の初期化をクリア端子からクリア信号をシフトレジスタ１及びラッチ回路２に入力して行っている。
なお、図５の回路はプリンタヘッド駆動装置を構成する１ブロックで、実際の装置はこのようなブロックを多数、例えば１ラインが１５００ドットであったとすると２５０ブロック分ライン方向に接続することになる。ＳＯ１  ，ＳＯ２  はその接続端子である。従って、上述した１ブロックの動作が２５０ブロックで同時に行われることにより１ラインが２分割駆動により印刷記録されることになる。
【０００６】
この動作をタイミング図で示すと図６に示すようになる。すなわち、クロックＣＫにより１ライン目の記録データをシフトレジスタ１にシフトして格納した後、ラッチ信号Ｌａｔｃｈ  によってラッチ回路２にラッチし、その後、１分割目の通電信号ＥＮＢ１，３，５，  …をドライバ４に供給して記録動作を行い、この記録動作が終了すると続いて２分割目の通電信号ＥＮＢ２，４，６，  …をドライバ４に供給して記録動作を行う。そして、１分割目の記録動作を行っているときにクロックＣＫにより２ライン目の記録データをシフトレジスタ１にシフトして格納する。
１ライン目の記録データによる記録動作が終了すると、２ライン目の記録データをラッチ信号Ｌａｔｃｈ  によってシフトレジスタ１からラッチ回路２にラッチし、その後、１分割目の通電信号ＥＮＢ１，３，５，  …をドライバ４に供給して記録動作を行い、この記録動作が終了すると続いて２分割目の通電信号ＥＮＢ２，４，６，  …をドライバ４に供給して記録動作を行う。そして、１分割目の記録動作を行っているときにクロックＣＫにより３ライン目の記録データをシフトレジスタ１にシフトして格納する。以上の動作を繰り返すことで各ラインの記録を行う。
【０００７】
【発明が解決しようとする課題】
しかし、この従来装置では、１ライン分の記録データを格納するシフトレジスタ１及びラッチ回路２が必要となるため回路規模が大きくなり、また、セレクタ３１  〜３６  も１ラインのドット数分必要となりやはり回路規模が大きくなり、全体として回路規模が大きくなる問題があった。
また、この従来装置は２分割駆動のみにしか使用できず、３分割駆動を行う場合には別途、３分割駆動用のプリンタヘッド駆動装置を使用しなければならない問題があった。
また、使用する通電信号源が１分割目ＥｎａｂｌｅＡ１，ＥｎａｂｌｅＢ１，ＥｎａｂｌｅＣ１と２分割目ＥｎａｂｌｅＡ２，ＥｎａｂｌｅＢ２，ＥｎａｂｌｅＣ２とで異なるため、必要とする信号線の数が増大し、これによっても回路規模が大きくなる問題があった。
さらに、装置を初期化するのにクリア端子を設け、このクリア端子にクリア信号を入力する方式を取っているので、装置内にクリア端子を設けなければならず、これによっても回路規模が大きくなる問題があった。
【０００９】
また、本発明は、使用する通電信号源を各分割において共通にすることによって必要とする信号線の数を少なくでき、回路規模の小型化を図ることができるプリンタヘッド駆動装置を提供する。
【００１０】
また、本発明は、使用するシフトレジスタ及びラッチ回路の構成を小さくでき、また、使用する通電信号源を各分割において共通にすることによって必要とする信号線の数を少なくでき、従って、より回路規模の小型化を図ることができ、しかも、２分割駆動及び３分割駆動に共通に使用できて実用性を向上できるプリンタヘッド駆動装置を提供する。
【００１１】
また、本発明は、さらに、クリア端子を不要にでき、従って、さらに回路規模の小型化を図ることができるプリンタヘッド駆動装置を提供する。
【００１２】
【課題を解決するための手段】
本発明は、複数の記録素子をライン方向に並べたプリンタヘッドの各記録素子を、隣接した記録素子が同時に記録動作を行わないように複数回に分割して駆動するプリンタヘッド駆動装置において、入力する階調駆動するための記録データに対して、分割駆動する毎に対応する記録データを、分割駆動する毎に格納するシフトレジスタと、このシフトレジスタに格納した記録データをラッチするラッチ回路と、階調に応じて通電制御する複数の通電信号源を各分割において共通に使用し、ラッチ回路がラッチした記録データに基づいて各通電信号源から使用する通電信号源を選択して対応する記録素子を駆動する通電信号に切替えるための記録素子数を分割数で割った分の通電信号切替手段と、この通電信号切替手段からの通電信号とストローブ信号により分割駆動における駆動すべき記録素子を選択して通電信号を供給する記録素子選択手段とを備えたものである。
【００１３】
また、本発明は、さらに、１ラインの各記録素子を駆動する場合の駆動分割数を指定するモード信号と、このモード信号によってシフトレジスタへのシフト選択を行うデータセレクタとを備えたものである。
【００１４】
また、本発明は、複数の記録素子をライン方向に並べたプリンタヘッドの各記録素子を、隣接した記録素子が同時に記録動作を行わないように複数回に分割して駆動するプリンタヘッド駆動装置において、１ラインの各記録素子を２分割駆動するか３分割駆動するかに応じて１ラインの各記録素子を駆動するための記録データを２回又は３回に分けて入力する構成とし、２分割駆動と３分割駆動を指定するモード信号に応じてレジスタ数を切替え、入力する記録データを格納するシフトレジスタと、このシフトレジスタに格納した記録データをラッチするラッチ回路と、このラッチ回路がラッチした記録データを各分割において共通の通電信号源を使用して対応する記録素子を駆動する通電信号に切替える駆動信号切替手段と、この駆動信号切替手段からの通電信号とモード信号及び２つのストローブ信号とにより２分割駆動及び３分割駆動における駆動すべき記録素子を選択して通電信号を供給するとともに２つのストローブ信号の特定状態により全ての通電信号の出力を禁止する記録素子選択手段とを備えたものである。
さらに、本発明は、２つのストローブ信号を特定状態にするとともに記録データに代えて全てゼロのデータを入力することで装置全体を初期化するものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、この実施の形態はプリンタヘッド駆動装置を構成する１ブロックの構成について述べる。
図１に示すように、ライン方向に並べた６ドット分の記録素子、例えばインクジェットノズルをそれぞれ２ビットの記録データＤ０  ，Ｄ１  に基づいて階調駆動する構成とし、２ビットずつシフトする３個のレジスタ１１１  ，１１２  ，１１３  からなるシフトレジスタ１１及びこのシフトレジスタ１１のデータを２ビットずつラッチするラッチ回路１２を設けている。
【００１６】
また、このシフトレジスタ１１はデータセレクタ１３を設け、２分割駆動と３分割駆動を指定するモード信号ＭＯＤＥに応じて１段目のレジスタ１１１  の出力を３段目のレジスタ１１３  にシフトするか２段目のレジスタ１１２  の出力を３段目のレジスタ１１３  にシフトするか選択するようになっている。すなわち、３分割駆動のときにはモード信号ＭＯＤＥがハイレベル（Ｈ）となり、このときデータセレクタ１３は１段目のレジスタ１１１  の出力を３段目のレジスタ１１３  にシフトする選択を行い、２分割駆動のときにはモード信号ＭＯＤＥがローレベル（Ｌ）となり、このときデータセレクタ１３は２段目のレジスタ１１２  の出力を３段目のレジスタ１１３  にシフトする選択を行うようになっている。
【００１７】
前記シフトレジスタ１１は、記録データＤ０  ，Ｄ１  をクロックＣＫに同期してシフトして格納し、前記ラッチ回路１２はラッチ信号Ｌａｔｃｈ  によって前記シフトレジスタ１１の各レジスタ１１１  〜１１３  のデータを対応するラッチ部１２１  ，１２２  ，１２３  でラッチするようになっている。そして、前記ラッチ回路１２の各ラッチ部１２１  〜１２３  でラッチした各２ビットの記録データＤ０  ，Ｄ１  を対応する３個の信号セレクタ１４１  ，１４２  ，１４３  にそれぞれ供給している。また、前記各信号セレクタ１４１  ，１４２  ，１４３  には、通電制御を行うのに使用する通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  も入力するようになっている。この通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  は、２分割駆動する場合も３分割駆動する場合も各分割において共通に使用され、２分割駆動する場合には１ライン中に２回入力し、３分割駆動する場合には１ライン中に３回入力するようになっている。なお、通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  はパルス幅の異なるパルス信号からなり、これにより各インクジェットノズルを駆動する通電時間幅を変えて各ドットを階調表現するようになっている。
【００１８】
前記各信号セレクタ１４１  ，１４２  ，１４３  は、前記ラッチ回路１２からの２ビットの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ１  ，Ｅｎａｂｌｅ２  ，Ｅｎａｂｌｅ３  としてノズル選択回路１５に供給している。
前記ノズル選択回路１５は、前記モード信号ＭＯＤＥ及び２つのストローブ信号ＳＴＢ１，ＳＴＢ２により駆動するインクジェットノズルを選択し、この選択したインクジェットノズルに対応する通電信号ＥＮＢ１〜ＥＮＢ６をドライバ１６に供給するようになっている。前記ドライバ１６は、入力する通電信号ＥＮＢ１〜ＥＮＢ６によって出力端子ＤＯ１  〜ＤＯ６  に接続したインクジェットノズルを駆動するようになっている。
【００１９】
前記信号セレクタ１４１  ，１４２  ，１４３  とノズル選択回路１５は通電信号切替手段を構成している。
前記ノズル選択回路１５は、具体的には、図２に示すように、複数のアンドゲート、ノアゲート、インバータからなる論理ゲートからなり、その動作は表１の真理値表に基ずく。
【００２０】
【表１】
0003609888.tif 000002
【００２１】
モード信号ＭＯＤＥがローレベル（Ｌ）のときには２分割駆動になり、このときにはストローブ信号ＳＴＢ１のレベル状態により通電信号ＥＮＢ１〜ＥＮＢ６の出力が制御される。すなわち、ストローブ信号ＳＴＢ１がローレベル（Ｌ）のときには通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ１として出力し、通電信号Ｅｎａｂｌｅ２  を通電信号ＥＮＢ３として出力し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ５として出力する。なお、通電信号ＥＮＢ２，ＥＮＢ４，ＥＮＢ６はローレベル（Ｌ）になる。また、ストローブ信号ＳＴＢ１がハイレベル（Ｈ）のときには通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ２として出力し、通電信号Ｅｎａｂｌｅ２  を通電信号ＥＮＢ４として出力し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ６として出力する。なお、通電信号ＥＮＢ１，ＥＮＢ３，ＥＮＢ５はローレベル（Ｌ）になる。また、２分割駆動ではストローブ信号ＳＴＢ２は使用されない。
【００２２】
また、モード信号ＭＯＤＥがハイレベル（Ｈ）のときには３分割駆動になり、このときには２つのストローブ信号ＳＴＢ１，ＳＴＢ２のレベル状態により通電信号ＥＮＢ１〜ＥＮＢ６の出力が制御される。すなわち、ストローブ信号ＳＴＢ１，ＳＴＢ２が共にローレベル（Ｌ）のときには通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ１として出力し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ４として出力する。なお、通電信号ＥＮＢ２，ＥＮＢ３，ＥＮＢ５，ＥＮＢ６はローレベル（Ｌ）になる。また、ストローブ信号ＳＴＢ１がハイレベル（Ｈ）で、ストローブ信号ＳＴＢ２がローレベル（Ｌ）のときには通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ２として出力し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ５として出力する。なお、通電信号ＥＮＢ１，ＥＮＢ３，ＥＮＢ４，ＥＮＢ６はローレベル（Ｌ）になる。さらに、ストローブ信号ＳＴＢ１がローレベル（Ｌ）で、ストローブ信号ＳＴＢ２がハイレベル（Ｈ）のときには通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ３として出力し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ６として出力する。なお、通電信号ＥＮＢ１，ＥＮＢ２，ＥＮＢ４，ＥＮＢ５はローレベル（Ｌ）になる。
【００２３】
さらに、モード信号ＭＯＤＥのレベルに関係なく、ストローブ信号ＳＴＢ１，ＳＴＢ２のレベルが共にハイレベル（Ｈ）のときには全ての通電信号ＥＮＢ１〜ＥＮＢ６の出力がローレベルになる。この状態は装置全体を初期化する場合の状態で、この状態で記録データＤ０  ＝０，Ｄ１  ＝０を入力すれば、シフトレジスタ１１、ラッチ回路１２の値が全て０となり、信号セレクタ１４１  ，１４２  ，１４３  が接地を選択し、これにより装置全体が初期化されることになる。
【００２４】
このような構成において、プリンタヘッドを３分割駆動するときには図３に示すタイミング図に基づく動作が行われる。すなわち、モード信号ＭＯＤＥがハイレベルになる。そして、１分割目の記録データＤ０  ，Ｄ１  をクロックＣＫを使用してシフトレジスタ１１に格納する。このとき、データセレクタ１３は１段目のレジスタ１１１  の出力を３段目のレジスタ１１３  にシフトする選択を行う。従って、記録データＤ０  ，Ｄ１  の各ビットは１段目のレジスタ１１１  にシフトした後、３段目のレジスタ１１３  にシフトし、２段目のレジスタ１１２  は無視される。
【００２５】
この状態では１段目と３段目のレジスタ１１１  ，１１３  のデータをラッチするラッチ部１２１  ，１２３  の出力のみが有効となり、信号セレクタ１４１  はラッチ部１１１  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ１  としてノズル選択回路１５に供給し、信号セレクタ１４３  はラッチ部１１３  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ３  としてノズル選択回路１５に供給する。
【００２６】
１分割目のときには、ストローブ信号ＳＴＢ１，ＳＴＢ２が共にローレベルになっているので、ノズル選択回路１５はドライバ１６に対して通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ１として供給し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ４として供給する。こうして、ドライバ１６は、１分割目の記録データに基づいて出力端子ＤＯ１  ，ＤＯ４  に接続したインクジェットノズルを駆動する。
【００２７】
続いて、２分割目の記録データＤ０  ，Ｄ１  をクロックＣＫを使用してシフトレジスタ１１に格納する。このときも記録データＤ０  ，Ｄ１  の各ビットは１段目のレジスタ１１１  にシフトした後、３段目のレジスタ１１３  にシフトし、２段目のレジスタ１１２  は無視される。１段目と３段目のレジスタ１１１  ，１１３  のデータはラッチ部１２１  ，１２３  でラッチされ、信号セレクタ１４１  はラッチ部１１１  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ１  としてノズル選択回路１５に供給し、信号セレクタ１４３  はラッチ部１１３  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ３  としてノズル選択回路１５に供給する。
【００２８】
２分割目のときには、ストローブ信号ＳＴＢ１がハイレベルで、ストローブ信号ＳＴＢ２がローレベルになっているので、ノズル選択回路１５はドライバ１６に対して通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ２として供給し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ５として供給する。こうして、ドライバ１６は、２分割目の記録データに基づいて出力端子ＤＯ２  ，ＤＯ５  に接続したインクジェットノズルを駆動する。
【００２９】
続いて、３分割目の記録データＤ０  ，Ｄ１  をクロックＣＫを使用してシフトレジスタ１１に格納する。このときも記録データＤ０  ，Ｄ１  の各ビットは１段目のレジスタ１１１  にシフトした後、３段目のレジスタ１１３  にシフトし、２段目のレジスタ１１２  は無視される。１段目と３段目のレジスタ１１１  ，１１３  のデータはラッチ部１２１  ，１２３  でラッチされ、信号セレクタ１４１  はラッチ部１１１  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ１  としてノズル選択回路１５に供給し、信号セレクタ１４３  はラッチ部１１３  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ３  としてノズル選択回路１５に供給する。
【００３０】
３分割目のときには、ストローブ信号ＳＴＢ１がローレベルで、ストローブ信号ＳＴＢ２がハイレベルになっているので、ノズル選択回路１５はドライバ１６に対して通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ３として供給し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ６として供給する。こうして、ドライバ１６は、３分割目の記録データに基づいて出力端子ＤＯ３  ，ＤＯ６  に接続したインクジェットノズルを駆動する。
このようにして３分割駆動により１ラインの印刷ができる。
【００３１】
また、プリンタヘッドを２分割駆動するときには図４に示すタイミング図に基づく動作が行われる。すなわち、モード信号ＭＯＤＥがローレベルになる。そして、１分割目の記録データＤ０  ，Ｄ１  をクロックＣＫを使用してシフトレジスタ１１に格納する。このとき、データセレクタ１３は２段目のレジスタ１１２  の出力を３段目のレジスタ１１３  にシフトする選択を行う。従って、記録データＤ０  ，Ｄ１  の各ビットは各レジスタ１１１  ，１１２  ，１１３  に順次シフトして格納されることになる。
【００３２】
この状態では各レジスタ１１１  ，１１２  ，１１３  のデータをラッチ回路１２の対応するラッチ部１２１  ，１２２  ，１２３  でラッチすることになる。従って、信号セレクタ１４１  はラッチ部１１１  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ１  としてノズル選択回路１５に供給し、信号セレクタ１４２  はラッチ部１１２  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ２  としてノズル選択回路１５に供給し、信号セレクタ１４３  はラッチ部１１３  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ３  としてノズル選択回路１５に供給する。
【００３３】
１分割目のときには、ストローブ信号ＳＴＢ１がローレベルになっているので、ノズル選択回路１５はドライバ１６に対して通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ１として供給し、通電信号Ｅｎａｂｌｅ２  を通電信号ＥＮＢ３として供給し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ５として供給する。こうして、ドライバ１６は、１分割目の記録データに基づいて出力端子ＤＯ１  ，ＤＯ３  ，ＤＯ５  に接続したインクジェットノズルを駆動する。
【００３４】
続いて、２分割目の記録データＤ０  ，Ｄ１  をクロックＣＫを使用してシフトレジスタ１１に格納する。このときも信号セレクタ１４１  はラッチ部１１１  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ１  としてノズル選択回路１５に供給し、信号セレクタ１４２  はラッチ部１１２  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ２  としてノズル選択回路１５に供給し、信号セレクタ１４３  はラッチ部１１３  からの記録データにより通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  から１つを選択し通電信号Ｅｎａｂｌｅ３  としてノズル選択回路１５に供給する。
【００３５】
２分割目のときには、ストローブ信号ＳＴＢ１がハイレベルになっているので、ノズル選択回路１５はドライバ１６に対して通電信号Ｅｎａｂｌｅ１  を通電信号ＥＮＢ２として供給し、通電信号Ｅｎａｂｌｅ２  を通電信号ＥＮＢ４として供給し、通電信号Ｅｎａｂｌｅ３  を通電信号ＥＮＢ６として供給する。こうして、ドライバ１６は、２分割目の記録データに基づいて出力端子ＤＯ２  ，ＤＯ４  ，ＤＯ６  に接続したインクジェットノズルを駆動する。
このようにして２分割駆動により１ラインの印刷ができる。
【００３６】
このように、シフトレジスタ１１についてはデータセレクタ１３を接続しているが、レジスタの数は従来の半分になる。また、ラッチ回路１２のラッチ部の数も従来の半分になる。さらに、信号セレクタ１４１  〜１４３  の数も従来の半分になる。従って、回路規模の小型化を図ることができる。
しかも、この装置を２分割駆動及び３分割駆動に共通に使用できるので、汎用性を高めることができ、実用性を向上できる。なお、２分割駆動と３分割駆動とではヘッドの構造が異なるのでヘッド自体は交換することになる。この点は従来も同様である。
【００３７】
また、各信号セレクタ１４１  〜１４３  は、２分割駆動及び３分割駆動において、各分割毎に共通の通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  を使用する構成になっているので、通電信号源ＥｎａｂｌｅＡ  ，ＥｎａｂｌｅＢ  ，ＥｎａｂｌｅＣ  を入力するための信号線の数を従来の半分以下にでき、従って、配線量が少なくなり、これによってさらに回路規模の小型化を図ることができる。
また、装置を初期化する場合は２つのストローブ信号ＳＴＢ１，ＳＴＢ２のレベルをハイレベル（Ｈ）にして記録データＤ０  ＝０，Ｄ１  ＝０を入力すればよく、初期化のために別途クリア端子を設ける必要がなく、従って、端子数を減らすことができ、この点においても回路規模の小型化を図ることができる。
【００３８】
なお、この実施の形態ではプリンタヘッド駆動装置を構成する１ブロックの構成について述べたが、実際には装置としては接続端子ＳＯ１  ，ＳＯ２  により多数のブロックを接続して構成している。このように多数のブロックが接続されていても各ブロックの動作は上述した１ブロックの動作と全く同様である。
なお、この実施の形態では記録素子としてインクジェットノズルを使用したものについて述べたが必ずしもこれに限定するものではなくサーマルヘッドの発熱体素子であってもよい。
【００３９】
【発明の効果】
以上、請求項１記載の発明によれば、使用するシフトレジスタ及びラッチ回路の構成を小さくでき、従って、回路規模の小型化を図ることができ、しかも、２分割駆動及び３分割駆動に共通に使用できて実用性を向上できる。
また、請求項２記載の発明によれば、使用する通電信号源を各分割において共通にすることによって必要とする信号線の数を少なくでき、回路規模の小型化を図ることができる。
【００４０】
また、請求項３記載の発明によれば、使用するシフトレジスタ及びラッチ回路の構成を小さくでき、また、使用する通電信号源を各分割において共通にすることによって必要とする信号線の数を少なくでき、従って、より回路規模の小型化を図ることができ、しかも、２分割駆動及び３分割駆動に共通に使用できて実用性を向上できる。
さらに、請求項４記載の発明によれば、使用するシフトレジスタ及びラッチ回路の構成を小さくでき、また、使用する通電信号源を各分割において共通にすることによって必要とする信号線の数を少なくでき、また、クリア端子を不要にでき、従って、さらに回路規模の小型化を図ることができ、しかも、２分割駆動及び３分割駆動に共通に使用できて実用性を向上できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の回路構成を示すブロック図。
【図２】同実施の形態におけるノズル選択回路の具体回路構成図。
【図３】同実施の形態における３分割駆動のときの各部の動作タイミングを示すタイミング図。
【図４】同実施の形態における２分割駆動のときの各部の動作タイミングを示すタイミング図。
【図５】従来例を示すブロック図。
【図６】同従来例の各部の動作タイミングを示すタイミング図。
【符号の説明】
１１…シフトレジスタ
１２…ラッチ回路
１３…データセレクタ
１４１  〜１４３  …信号セレクタ
１５…ノズル選択回路
１６…ドライバ
【図１】
0003609888.tif 000003
【図２】
0003609888.tif 000004
【図３】
0003609888.tif 000005
【図４】
0003609888.tif 000006
【図５】
0003609888.tif 000007
【図６】
0003609888.tif 000008