(57)【特許請求の範囲】
【請求項１】
第１の基準電位端子にソースとゲートを接続した第１の電界効果トランジスタと、
前記第１の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第１及び第２の抵抗器と、
該第１及び第２の抵抗器にそれぞれソースを接続し、それぞれのゲートを前記第１の電界効果トランジスタのドレインに接続した第２及び第４の電界効果トランジスタと、
第２の基準電位端子に一端を接続した第３の抵抗器と、
前記第２の基準電位端子にドレインを接続し、前記第３の抵抗器と前記第２の電界効果トランジスタのドレインとの接続点にゲートを接続した第３の電界効果トランジスタと、
該第３の電界効果トランジスタのソースと前記第１の電界効果トランジスタのドレインとの間に接続された第４の抵抗器
とを備え、前記第１の抵抗器に対する前記第２の抵抗器の抵抗値比と前記第４の電界効果トランジスタに対する前記第２の電界効果トランジスタのゲート幅比とが略一致することを特徴とする定電流回路。
【請求項２】
前記第３の抵抗器の抵抗値が前記第１の抵抗器の抵抗値の２倍以上であり、前記第４の抵抗器の抵抗値が前記第１の抵抗器の抵抗値以下であることを特徴とする請求項１記載の定電流回路。
【請求項３】
前記第４の電界効果トランジスタのドレインに接続された負荷を更に備えることを特徴とする請求項１記載の定電流回路。
【請求項４】
第１の基準電位端子にソースとゲートを接続した第１の電界効果トランジスタと、
前記第１の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第１及び第２の抵抗器と、
該第１及び第２の抵抗器にそれぞれソースを接続し、それぞれのゲートを前記第１の電界効果トランジスタのドレインに接続した第２及び第４の電界効果トランジスタと、
第２の基準電位端子に一端を接続した第３の抵抗器と、
前記第２の基準電位端子にドレインを接続し、前記第３の抵抗器と前記第２の電界効果トランジスタのドレインとの接続点にゲートを接続した第３の電界効果トランジスタと、
該第３の電界効果トランジスタのソースと前記第１の電界効果トランジスタのドレインとの間に接続された第４の抵抗器と、
前記第４の電界効果トランジスタのドレインと前記第２の基準電位端子との間に接続された第５の抵抗器と、
該第５の抵抗器と前記第４の電界効果トランジスタのドレインとの接続点に接続された電圧出力端子
とを備え、前記第１の抵抗器に対する前記第２の抵抗器の抵抗値比と前記第４の電界効果トランジスタに対する前記第２の電界効果トランジスタのゲート幅比とが略一致することを特徴とする定電圧回路。
【請求項５】
第１の基準電位端子にソースとゲートを接続した第１の電界効果トランジスタと、前記第１の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第１及び第２の抵抗器と、該第１及び第２の抵抗器にそれぞれソースを接続し、それぞれのゲートを前記第１の電界効果トランジスタのドレインに接続した第２及び第４の電界効果トランジスタと、前記第２の基準電位端子に一端を接続した第３の抵抗器と、前記第２の基準電位端子にドレインを接続し、前記第３の抵抗器と前記第２の電界効果トランジスタのドレインとの接続点にゲートを接続した第３の電界効果トランジスタと、該第３の電界効果トランジスタのソースと前記第１の電界効果トランジスタのドレインとの間に接続された第４の抵抗器とを有する定電流回路と、
前記第２の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第５及び第６の抵抗器と、
該第５及び第６の抵抗器にそれぞれドレインを接続し、前記第４の電界効果トランジスタのドレインにそれぞれソースを接続した第５及び第６の電界効果トランジスタ
とを備えることを特徴とする差動増幅回路。
【請求項６】
前記第５及び第６の抵抗器にドレインをそれぞれ接続し、前記第５及び第６の電界効果トランジスタのドレインにソースをそれぞれ接続した第７及び第８の電界効果トランジスタと、
該第７及び第８の電界効果トランジスタのそれぞれのゲートに接続された電圧源回路
とを更に備えることを特徴とする請求項５記載の差動増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、環境変動や製造ばらつきに対しても安定して定電流を供給可能な定電流回路に関し、特に、この定電流回路を用いた定電圧回路及び差動増幅回路に関する。
【０００２】
【従来の技術】
一般に、半導体集積回路の同種の素子間には、密接な整合性と環境変動に対する高い追従性が備わっている。例えば、抵抗値の変化率は、半導体集積回路内のすべての抵抗素子で等しいと言える。図７に従来の定電流回路２００を用いた差動増幅回路５００を示す。図７に示す定電流回路２００は、第１の基準電位１２１と第２の基準電位１２０の間に直列接続された抵抗器Ｒｋ１と抵抗器Ｒｋ２、第１の基準電位端子１２１に一端が接続された抵抗器Ｒ３、抵抗器Ｒｋ１と抵抗器Ｒｋ２との接続点Ｐ１にゲートが接続され、抵抗器Ｒ３にソースが接続された電界効果トランジスタＴｒ１からなる（以下において「第１の従来技術」という）。
【０００３】
従来の差動増幅回路５００について、以下その動作を説明する。まず、接続点Ｐ１の電圧をＶＡとする。電界効果トランジスタＴｒ１、Ｔｒ２、Ｔｒ３のドレインに流れる電流をそれぞれＩ３、Ｉ４、Ｉ５とする。ＶＡは第２の基準電位１２０と第１の基準電位１２１間の電位差と抵抗器Ｒｋ１とＲｋ２との抵抗比の２つによって決定され：
ＶＡ＝（Ｒｋ１／ Ｒｋ１＋ Ｒｋ２）× （Ｖcc−Ｖss）   ・・・（１）
が成り立つ。環境変動等に伴って抵抗器Ｒｋ１の抵抗値がΔＲｋ１、また抵抗器Ｒｋ２の抵抗値がΔＲｋ２変動したとする。この場合の接続点Ｐ１における電圧をＶＡ´とすると、式（１）より：
ＶＡ´＝［（Ｒｋ１＋ΔＲｋ１）／｛（ Ｒｋ１＋ΔＲｋ１）＋（ Ｒｋ２＋ΔＲｋ２）｝］× （Ｖcc−Ｖss）     ・・・（２）
が成り立つ。同一半導体基板上に集積化されているので、抵抗器Ｒｋ１と抵抗器Ｒｋ２のそれぞれの抵抗値の変化率は等しいので：
ΔＲｋ１／ Ｒｋ１＝ΔＲｋ２／ Ｒｋ２       ・・・（３）
が成り立つ。式（３）を式（２）に代入すると：
ＶＡ´＝ＶＡ                                                ・・・（４）
が成り立つ。よって、抵抗器Ｒｋ１と抵抗器Ｒｋ２の抵抗値が変動しても、接続点Ｐ１の電位は一定に保たれる。
【０００４】
次に、電界効果トランジスタＴｒ１のゲ−ト−ソ−ス間電圧をＶgs１とする。Ｖtoは回路内にある電界効果トランジスタの閾値電圧、β１はゲ−ト幅に依存した定数とする。電界効果トランジスタの関係式から、ゲ−ト−ソ−ス電極間電圧Ｖgs１とドレイン電流Ｉ３について：
Ｉ３≒β１（Ｖgs１− Ｖto）２        ・・・（５）
が成立する。抵抗器Ｒｋ１と抵抗器Ｒｋ２の接続点Ｐ１は、電界効果トランジスタＴｒ１のゲ−トと接続している。よって、接続点Ｐ１の電位ＶＡは電界効果トランジスタＴｒ１のゲ−ト電圧に等しい。
【０００５】
通常、差動増幅回路５００の出力電圧Ｖout１、Ｖout２のダイナミックレンジを大きくとるため、電界効果トランジスタＴｒ２、Ｔｒ３のゲ−ト電圧は低く設計される。そのため、接続点Ｐ１の電位を低くするとともに、抵抗器Ｒ３の抵抗値も小さくしている。したがって、抵抗器Ｒ３において両端間の電位差は小さいので：
Ｖgs１≒ＶＡ                        ・・・（６）
が成立する。式（６）を式（５）に代入すると：
Ｉ３≒β１（ＶＡ − Ｖto）２                  ・・・（７）
となる。従来の差動増幅回路５００において、電流Ｉ４とＩ５の和は電界効果トランジスタＴｒ１のドレイン電流Ｉ３に等しく：
Ｉ３＝Ｉ４ ＋ Ｉ５                   ・・・（８）
が成り立つ。また、電流Ｉ４、Ｉ５は、電界効果トランジスタＴｒ２、Ｔｒ３のそれぞれのゲ−ト入力電圧ＶＩn、ＶＲefの差により決められる。式（８）を考慮に入れると、αをＶＩnとＶＲefの差に依存し、且つ、０≦α≦１を満たすパラメ−タとして：
Ｉ４＝αＩ３                      ・・・（９）
Ｉ５＝（１−α）×Ｉ３            ・・・（１０）
と書ける。図７において、出力端子１３３の電圧Ｖout１は、第２の基準電位１２０の電圧Ｖccから抵抗器Ｒ１における電圧降下分を引いたものに等しく：
Ｖout１＝Ｖcc−Ｒ１×Ｉ４            ・・・（１１）
と書ける。また、出力端子１３４の電圧Ｖout２は、第２の基準電位１２０の電圧Ｖccから抵抗器Ｒ２における電圧降下分を引いたものに等しく：
Ｖout２＝Ｖcc−Ｒ２×Ｉ５            ・・・（１２）
とかける。式（１１）に式（９）、式（７）を代入すると、出力端子１３３の電圧Ｖout１は：
Ｖout１＝Ｖcc−Ｒ１αβ１（ＶＡ − Ｖto）２  ・・・（１３）
となる。また、式（１２）に式（１０）、式（７）を代入すると、出力端子１３４の電圧Ｖｏｕｔ２は：
Ｖout２＝Ｖcc−Ｒ２（１−α）β１（ＶＡ − Ｖto）２  ・・・（１４）
となる。
【０００６】
また、特開平１０−６５４６２号公報には、定電流回路として電界効果トランジスタとショットキーダイオードを直列接続したものを用いる技術が開示されている（以下において「第２の従来技術」という）。
【０００７】
【発明が解決しようとする課題】
集積化された差動増幅回路では、温度などの環境変動により各素子のパラメータの固体差が生じることがある。また、回路を構成する各素子が有する製造ばらつきによってもパラメータの個体差は発生する。よって、このような各素子のパラメ−タの個体差を補償可能な差動増幅回路を設計することが必要となる。
【０００８】
図７に示す入力端子１３１、１３２のそれぞれの入力電圧ＶＩn、ＶＲefの差が一定であると仮定する。温度等の環境変動により抵抗器Ｒ１ 、Ｒ２の抵抗値が変動すると、第１の従来技術においては、式（１３）、式（１４）から明らかなように、出力端子１３３、１３４のそれぞれの電圧Ｖout１、Ｖout２が大きく変動してしまう。更に、電界効果トランジスタの閾値電圧Ｖtoが製造ばらつき等により変動すると、第２の従来技術においても十分に補償できず、出力電圧は安定しないという問題があった。
【０００９】
上記問題点を鑑み、本発明は、温度などの環境変動及び製造ばらつき等に起因した出力電流の変動を抑制した定電流回路、およびこの定電流回路を用いた定電圧回路及び差動増幅回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成する為に、本発明の第１の特徴は、（イ）第１の基準電位端子にソースとゲートを接続した第１の電界効果トランジスタ；（ロ）第１の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第１及び第２の抵抗器；（ハ）この第１及び第２の抵抗器にそれぞれソースを接続し、それぞれのゲートを第１の電界効果トランジスタのドレインに接続した第２及び第４の電界効果トランジスタ；（ニ）第２の基準電位端子に一端を接続した第３の抵抗器；（ホ）第２の基準電位端子にドレインを接続し、第３の抵抗器と第２の電界効果トランジスタのドレインとの接続点にゲートを接続した第３の電界効果トランジスタ；（ヘ）この第３の電界効果トランジスタのソースと第１の電界効果トランジスタのドレインとの間に接続された第４の抵抗器とを備え、第１の抵抗器に対する第２の抵抗器の抵抗値比と第４の電界効果トランジスタに対する第２の電界効果トランジスタのゲート幅比とが略一致することを特徴とする定電流回路であることを要旨とする。ここで「略一致する」とは、例えば、第１の抵抗器に対する第２の抵抗器の抵抗値比と第４の電界効果トランジスタに対する第２の電界効果トランジスタのゲート幅比とが、±１０％程度のばらつきを許容する範囲内で一致することを意味する。
【００１１】
第１の特徴に係る定電流回路によれば、第１の抵抗器及び第２の電界効果トランジスタと、第２の抵抗器及び第４の電界効果トランジスタとは対称な構造となっている。よって、第２の電界効果トランジスタのドレイン電流と第４の電界効果トランジスタのドレイン電流の変化率は等しくなる。第１の抵抗器、第３の抵抗器、第４の抵抗器、第１の電界効果トランジスタ、第３の電界効果トランジスタは、第２の電界効果トランジスタのドレイン電流を一定に保つように動作する。したがって、第４の電界効果トランジスタのドレイン電流も一定に保たれる。この第４の電界効果トランジスタのドレイン電流は、第１の特徴に係る定電流回路の出力電流として用いられる。
【００１２】
本発明の第２の特徴は、第１の特徴に係る定電流回路と、（イ）第４の電界効果トランジスタのドレインと第２の基準電位端子との間に接続された第５の抵抗器（ロ）この第５の抵抗器と第４の電界効果トランジスタのドレインとの接続点に接続された電圧出力端子とを備える定電圧回路であることを要旨とする。
【００１３】
第２の特徴に係る定電圧回路によれば、第１の特徴に係る定電流回路を電流源として定電圧回路を構成している。また、温度変化等の環境変動が生じても第５の抵抗器と第２の抵抗器は抵抗値の変動率が等しくなる。これにより、温度変化に対して安定な定電圧回路を提供することができる。更に、第１の特徴に係る定電流回路は環境変動および製造ばらつきに対して安定であるため、非常に信頼性の高い定電圧回路を提供することができる。
【００１４】
本発明の第３の特徴は、第１の特徴に係る定電流回路と、（イ）第２の基準電位端子に一端を接続し、互いに並列に接続された第５および第６の抵抗器；（ロ）この第５及び第６の抵抗器にそれぞれドレインを接続し、第４の電界効果トランジスタのドレインにそれぞれソースを接続した第５及び第６の電界効果トランジスタとを備える差動増幅回路であることを要旨とする。
【００１５】
第３の特徴に係る差動増幅回路によれば、第２の特徴に係る定電圧回路と同様に第１の特徴に係る定電流回路を電流源として用いている。よって、環境変動及び製造ばらつきに対して安定な差動増幅回路を提供できる。
【００１６】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。この第１乃至第６の実施の形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１７】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係る定電圧回路３００は、定電流回路１００と負荷Ｒ５とからなる。定電流回路１００は、第１の基準電位端子１２１にソースとゲートを接続した第１の電界効果トランジスタＴｒ１、第１の基準電位端子１２１にそれぞれの一端を接続し、互いに並列に接続された第１及び第２の抵抗器Ｒ１、Ｒ２、第１及び第２の抵抗器Ｒ１、Ｒ２にそれぞれソースを接続し、それぞれのゲートを第１の電界効果トランジスタＴｒ１のドレインに接続した第２及び第４の電界効果トランジスタＴｒ２、Ｔｒ４、第２の基準電位端子１２０に一端を接続した第３の抵抗器Ｒ３、第２の基準電位端子１２０にドレインを接続し、第３の抵抗器Ｒ３と第２の電界効果トランジスタＴｒ２のドレインとの接続点Ｐ１にゲートを接続した第３の電界効果トランジスタＴｒ３、第３の電界効果トランジスタＴｒ３のソースと第１の電界効果トランジスタＴｒ１とのドレインとの間に接続された第４の抵抗器Ｒ４を備える。尚、電界効果トランジスタとしては、ｎチャンネルの接合型電界効果トランジスタ（ＪＦＥＴ）を利用できる。第２の基準電位端子１２０には、電流出力端子１２９が接続されている。第４の電界効果トランジスタＴｒ４のドレインには、電流入力端子１２８が接続されている。電流出力端子１２９と電流入力端子１２８間を流れる電流Ｉ３は常に一定に保たれる。第２の基準電位端子１２０と第４の電界効果トランジスタＴｒ４のドレインとの間に第５の抵抗器（負荷）Ｒ５が接続されている。更に、第５の抵抗器（負荷）Ｒ５と第４の電界効果トランジスタＴｒ４のドレインとの接続点に電圧出力端子１２２が接続されている。電圧出力端子１２２からは一定の出力電圧Ｖｏｕｔが出力される。ここで、第５の抵抗器Ｒ５に替えて様々な負荷が利用できる。負荷としては抵抗器を始め、インピーダンスを有する素子、或いはこれらの組み合わせが利用可能である。
【００１８】
第１の実施の形態に係る定電流回路１００においては、第４の電界効果トランジスタＴｒ４のゲート幅Ｗ４、第２の電界効果トランジスタＴｒ２のゲ−ト幅Ｗ２、第２の抵抗器Ｒ２、第１の抵抗器Ｒ１に関して：
Ｗ４／Ｗ２＝Ｒ１／Ｒ２               ・・・（１５）
の関係が成り立つように設計する。即ち、第４の電界効果トランジスタＴｒ４に対する第２の電界効果トランジスタＴｒ２のゲート幅比Ｗ４／Ｗ２が、第１の抵抗器Ｒ１に対する第２の抵抗器Ｒ２の抵抗値比Ｒ１／Ｒ２に略等しくなるように設計する。例えば、第４の電界効果トランジスタＴｒ４に対する第２の電界効果トランジスタＴｒ２のゲート幅比Ｗ４／Ｗ２が、第１の抵抗器Ｒ１に対する第２の抵抗器Ｒ２の抵抗値比Ｒ１／Ｒ２と±１０％程度のばらつきを許容する範囲内で一致するように設計する。また、第３の抵抗器Ｒ３の抵抗値が第１の抵抗器Ｒ１の抵抗値の２倍以上に設計されていることが好ましい。更に、第４の抵抗器Ｒ４の抵抗値が第１の抵抗器Ｒ１の抵抗値以下に設計されていることが好ましい。これにより、第２の電界効果トランジスタＴｒ２の安定動作と第３の電界効果トランジスタＴｒ３におけるゲート電圧の増幅が確保される。
【００１９】
図１に示す回路素子（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５）は、実際には、同一半導体基板（同一半導体チップ）上にモノリシックに集積化されている。定電圧回路３００内のすべての電界効果トランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）の閾値電圧は等しく設計されている。また、集積化により定電圧回路３００内のすべての抵抗器（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５）の抵抗値の変化率は等しい。半導体基板としては、シリコン（Ｓｉ）等の単元素半導体基板、或いはガリウム砒素（ＧａＡｓ）等の化合物半導体基板を使用できる。
【００２０】
第１の電界効果トランジスタＴｒ１のドレインに流れる電流をＩ１とする。第２の電界効果トランジスタＴｒ２のゲートと第３の電界効果トランジスタＴｒ３のゲ−トには電流は流れない。よって、電流Ｉ１は直列接続している第３の電界効果トランジスタＴｒ３と第４の抵抗器Ｒ４と第１の電界効果トランジスタＴｒ１に流れる。第１の電界効果トランジスタＴｒ１は第１の基準電位端子１２１にソ−スとゲ−トの両方が接続され、ゲ−ト−ソ−ス間電圧は常に０［Ｖ］である。また、集積化により第１の電界効果トランジスタＴｒ１と第３の電界効果トランジスタＴｒ３の閾値電圧はほぼ等しいとみなせる。よって、第３の電界効果トランジスタＴｒ３のゲ−ト−ソ−ス間電圧もほぼ０［Ｖ］で一定である。一方、第２の電界効果トランジスタＴｒ２のドレインに流れる電流をＩ２とする。電流Ｉ２は直列に接続された第３の抵抗器Ｒ３と第２の電界効果トランジスタＴｒ２と第１の抵抗器Ｒ１とを流れる。第２の電界効果トランジスタＴｒ２のドレインと第３の抵抗器Ｒ３の一端と第３の電界効果トランジスタＴｒ３のゲ−トは、それぞれ接続点Ｐ１で共通に接続しており電圧は一定である。また、図１に示すように、第１の抵抗器Ｒ１及び第２の電界効果トランジスタＴｒ２と、第２の抵抗器Ｒ２及び第４の電界効果トランジスタＴｒ４とは互いに対称な構造になっている。よって、接続点Ｐ１における電圧が安定であれば、対称に位置する電流入力端子１２８の電圧も安定に保たれる。よって、電流出力端子１２９と電流入力端子１２８間を流れる電流Ｉ３も安定となる。
【００２１】
一般に、電界効果トランジスタのゲ−ト−ソ−ス電極間の電圧をＶgs、ドレイン電流をＩ、閾値電圧をＶto、βは電界効果トランジスタのゲ−ト幅で決まる定数とすると：
Ｉ≒β（Ｖgs−Ｖto）２                        ・・・（１６）
の関係がある。第１の電界効果トランジスタＴｒ1と第３の電界効果トランジスタＴｒ3のゲ−ト−ソ−ス間電圧をそれぞれＶgs1、Ｖgs3とおく。また、第１の電界効果トランジスタＴｒ1と第３の電界効果トランジスタＴｒ3のゲ−ト幅で決まる定数をそれぞれβ1、β3とする。式（１６）の関係を第１の電界効果トランジスタＴｒ1と第３の電界効果トランジスタＴｒ3についてそれぞれ用いると：
Ｉ1≒β1（Ｖgs1−Ｖto）２            ・・・（１７）
Ｉ1≒β3（Ｖgs3−Ｖto）２          ・・・（１８）
が成立する。ここで：
β1＝β3                        ・・・（１９）
が成り立つように、第１の電界効果トランジスタＴｒ1、第３の電界効果トランジスタＴｒ3のゲ−ト幅を等しく設計すると、式（１７）、式（１８）より：
Ｖgs1＝Ｖgs3 ・・・（２０）
が成立する。すなわち、第１の電界効果トランジスタＴｒ1と第３の電界効果トランジスタＴｒ3のゲ−ト−ソ−ス間電圧は常に一定となる。第１の電界効果トランジスタＴｒ1のゲ−トとソ−スはいずれも第１の基準電位端子１２１に接続されているから、ゲ−ト−ソ−ス間電圧Ｖgs1は０［Ｖ］である。よって式（２０）より：
Ｖgs3＝０［Ｖ］                    ・・・（２１）
となり、第３の電界効果トランジスタＴｒ3のゲ−ト−ソ−ス間電圧も０［Ｖ］となる。
また式（２１）を式（１８）に代入すると：
Ｉ1≒β3Ｖto2 ・・・（２２）
が成り立つ。電界効果トランジスタＴｒ2のゲ−ト−ソ−ス間電圧をＶgs2とする。第２の基準電位端子１２０から第１の基準電位端子１２１に到る電流経路について、第３の抵抗Ｒ3、第３の電界効果トランジスタＴｒ3のゲ−ト−ソ−ス間電圧、第１の抵抗Ｒ1、第２の電界効果トランジスタＴｒ2のゲ−ト−ソ−ス間電圧、第４の抵抗Ｒ4から次式が成り立つ：
Ｖcc−Ｖss＝Ｒ3Ｉ2＋Ｖgs3＋Ｒ4Ｉ1＋Ｖgs2＋Ｒ1Ｉ2 ・・・（２３）
更に、式（２１）、式（２２）を式（２３）に代入すると：
Ｖcc−Ｖss＝Ｒ3Ｉ2＋Ｒ4β3Ｖto２＋Ｖgs2＋Ｒ1Ｉ2 ・・・（２４）
となる。第２の電界効果トランジスタＴｒ2のドレイン電流Ｉ2とゲ−ト−ソ−ス間電圧Ｖgs2に式（１６）の関係を用いる。また、電界効果トランジスタＴｒ2のゲ−ト幅で決まる定数をβ2として：
Ｉ2≒β2（Ｖgs2−Ｖto）2           ・・・（２５）
が成立する。一般に、動作範囲にある電界効果トランジスタのゲ−ト−ソ−ス間電圧はほぼ０［Ｖ］と見なせる。ここで、電界効果トランジスタＴｒ2のゲート−ソース間電圧Ｖgs2の０［Ｖ］近傍で式（２４）をテイラ−展開し、一次までで近似すると：
Ｉ2≒β2（Ｖto２−２ＶtoＶgs2）      ・・・（２６）
となる。式（２６）をＶgs2について書き直すと：
Ｖgs2≒Ｖto／２−Ｉ2／（２β2Ｖto）      ・・・（２７）
となる。式（２７）を式（２４）に代入しＩ2に関して整理すると：
Ｉ2＝（Ｖcc−Ｖss−Ｒ4β3Ｖto２−Ｖto／２）／〔（Ｒ1＋Ｒ3）−１／（２β2Ｖto）〕    ・・・（２８）
となる。
【００２２】
次に、図１を用いて、第１の実施の形態に係る定電圧回路３００に用いられる定電流回路１００の動作を説明する。
【００２３】
（ａ）環境変動等による抵抗値のばらつきに起因し、定電流回路１００内のすべての抵抗器（Ｒ１、Ｒ２、Ｒ３、Ｒ４）の抵抗値が同じ変動率で増加した場合：
（イ）環境変動等による抵抗値のばらつきに起因し、先ず、第３の抵抗器Ｒ３の抵抗値が増加したとする。第３の抵抗器Ｒ３の抵抗値が増加すると、第３の抵抗器Ｒ３の両端間における電位差が増加する。第３の抵抗器Ｒ３の両端間における電位差が増加すると、式（２８）からドレイン電流Ｉ２が増加する。ドレイン電流Ｉ２が増加すると、第３の抵抗器Ｒ３の両端間電圧増加に伴って接続点Ｐ１の電位が低下する。接続点Ｐ１の電位が低下すると、接続点Ｐ１と接続された第３の電界効果トランジスタＴｒ３のゲ−ト電位が低下する。第３の電界効果トランジスタＴｒ３のゲ−ト電位が低下すると、連動して第３の電界効果トランジスタＴｒ３のソ−スの電位も低下する。
【００２４】
（ロ）第３の電界効果トランジスタＴｒ３のソースの電位が低下すると、第４の抵抗器Ｒ４を介して接続点Ｐ２の電位が更に低下する。接続点Ｐ２の電位が低下すると、第２の電界効果トランジスタＴｒ２のゲ−ト電位が低下する。第２の電界効果トランジスタＴｒ２のゲ−ト電位が低下すると、第２の電界効果トランジスタＴｒ２のゲ−ト−ソ−ス間電圧も低下して電流Ｉ２は減少する。電流Ｉ２が減少すると、第３の抵抗器Ｒ３の両端間電圧が減少する。この結果、第３の抵抗器Ｒ３の両端間における電位差の増加分と減少分が相殺する。
【００２５】
（ハ）一方、第４の電界効果トランジスタＴｒ４に流れる電流をＩ３とする。式（１６）に示すように、電界効果トランジスタのドレイン電流はゲ−ト幅に比例する。また、第４の電界効果トランジスタＴｒ４と第２の電界効果トランジスタＴｒ２のゲ−ト電圧は一致している。よって、電流Ｉ２と電流Ｉ３の大きさは、第２の電界効果トランジスタＴｒ２のゲート幅Ｗ２と第４の電界効果トランジスタＴｒ４のゲ−ト幅Ｗ４の大きさにそれぞれ比例する。即ち、第２の電界効果トランジスタＴｒ２のドレイン電流Ｉ２、第４の電界効果トランジスタＴｒ４のドレイン電流Ｉ３、第４の電界効果トランジスタＴｒ４のゲート幅Ｗ４、第２の電界効果トランジスタＴｒ２のゲ−ト幅Ｗ２について：
Ｉ３＝（Ｗ４／Ｗ２）×Ｉ２  ・・・（２９）
の関係が成立する。
【００２６】
式（２９）に式（１５）を代入すると：
Ｉ３＝（Ｒ１／Ｒ２）×Ｉ２                ・・・（３０）
が成立する。これにより、第２の電界効果トランジスタＴｒ２と第４の電界効果トランジスタＴｒ４のソース電位が略一致する。第２の電界効果トランジスタＴｒ２と第４の電界効果トランジスタＴｒ４のソース電位が略一致するので、第４の電界効果トランジスタＴｒ４のドレイン電流Ｉ３も一定となる。すなわち、電流出力端子１２９と電流入力端子１２８間には常に一定の電流が流れる。また、第１の抵抗器Ｒ１、第２の抵抗器Ｒ２、第４の抵抗器Ｒ４の抵抗値が変動した場合においても、電流出力端子１２９と電流入力端子１２８間を流れる電流Ｉ３は一定である。
【００２７】
（ｂ）製造ばらつきにより定電圧回路１００内の電界効果トランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）の閾値電圧が低下した場合：
（イ）製造ばらつきにより、第２の電界効果トランジスタＴｒ２の閾値電圧が低下したと仮定する。式（２８）から、第１の抵抗器Ｒ１と第２の電界効果トランジスタＴｒ２と第３の抵抗器Ｒ３とを流れる電流Ｉ２が増加する。電流Ｉ２が増加すると、第３の抵抗器Ｒ３の両端間電圧増加に伴って接続点Ｐ１の電位が低下する。接続点Ｐ１の電位が低下すると、接続点Ｐ１と接続された第３の電界効果トランジスタＴｒ３のゲ−ト電位が低下する。第３の電界効果トランジスタＴｒ３のゲ−ト電位が低下すると、連動して第３の電界効果トランジスタＴｒ３のソ−スの電位も低下する。第３の電界効果トランジスタＴｒ３のソ−スの電位が低下すると、第４の抵抗器Ｒ４を介して接続点Ｐ２の電位も低下する。
【００２８】
（ロ）接続点Ｐ２の電位が低下すると、ゲートを共通接続している第２及び第４の電界効果トランジスタＴｒ２、Ｔｒ４のそれぞれのゲート電位が低下する。第２及び第４の電界効果トランジスタＴｒ２、Ｔｒ４のそれぞれのゲート電位が低下すると、ゲ−ト−ソ−ス間電圧の低下により電流Ｉ２と電流Ｉ３が減少する。電流Ｉ２が減少すると、第３の抵抗器Ｒ３により接続点Ｐ１の電位は増加する。
【００２９】
（ハ）第２の電界効果トランジスタＴｒ２のゲ−ト−ソ−ス間電圧の減少量と閾値電圧の減少量が等しくなると、接続点Ｐ１の電位の増減が相殺され閾値電圧変動前と等しくなる。さらに電流Ｉ２も閾値電圧変動前と等しくなる。ここで、第３の抵抗器Ｒ３の抵抗値が第１の抵抗器Ｒ１の抵抗値の２倍以上であり、第４の抵抗器Ｒ４の抵抗値が第１の抵抗器Ｒ１の抵抗値以下になるように設計されている。したがって、接続点Ｐ１における電圧変動の利得が、第２の電界効果トランジスタＴｒ２におけるゲ−ト電圧の変動に対して十分に確保できる状態になる。故に、第２の電界効果トランジスタＴｒ２のドレイン電流Ｉ２の安定性が一層増す。
【００３０】
（ニ）また、式（３０）から、第２の電界効果トランジスタＴｒ２と第４の電界効果トランジスタＴｒ４のソ−ス電位は略一定になる。このようなフィ−ドバックにより、接続点Ｐ２が上記の閾値電圧の変動分だけ低下すると、第４の電界効果トランジスタＴｒ４のゲ−ト電圧の減少も製造ばらつきによる閾値電圧の低下分に相当する。この結果、ドレイン電流Ｉ３はドレイン電流Ｉ２同様ほぼ一定に保たれる。また、第２の電界効果トランジスタＴｒ２の閾値電圧が上昇し、ドレイン電流Ｉ２が減少した場合も同様に電流Ｉ３はほぼ一定になる。また、第１の電界効果トランジスタＴｒ１、第３の電界効果トランジスタＴｒ３、第４の電界効果トランジスタＴｒ４の閾値電圧が変動した場合においても、電流出力端子１２９と電流出力端子１２８間を流れる電流Ｉ３は一定に保たれる。
【００３１】
次に、図１を用いて、第１の実施の形態に係る定電圧回路３００の動作を説明する。
【００３２】
（イ）定電圧回路３００は、定電流回路１００の供給する一定の電流Ｉ３を負荷（第５の抵抗器）Ｒ５により電圧に変換して出力する。定電流回路１００は、定電流回路１００内の抵抗器（Ｒ１、Ｒ２、Ｒ３、Ｒ４）の環境変動等による抵抗値の変動が生じても安定して定電流Ｉ３を出力する。尚、集積化により定電圧回路３００内の抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５）の変動率は等しい。よって、第５の抵抗器Ｒ５の抵抗値が変動した場合、第３の抵抗器Ｒ３が第５の抵抗器Ｒ５と同じ変動率で変動する。第５の抵抗器Ｒ５と第６の抵抗器Ｒ６の変動率が等しいので出力電圧Ｖｏｕｔは変動しない。
【００３３】
（ロ）また、定電流回路１００内の電界効果トランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）の製造ばらつき等による閾値電圧の変動が生じても、定電流回路１００は安定して定電流Ｉ３を出力する。定電圧回路３００の電圧出力端子１２２の電圧をＶｏｕｔとする。Ｖｏｕｔは第２の基準電位端子１２０の電圧Ｖｃｃから第５の抵抗器Ｒ５における電圧降下分を引いたものに等しく：
Ｖｏｕｔ＝Ｖｃｃ−Ｒ５×Ｉ３              ・・・（３１）
となる。電流出力端子１２９と電流入力端子１２８間を流れる電流Ｉ３は常に一定である。したがって、定電圧回路３００の出力電圧Ｖｏｕｔも常に一定となる。
【００３４】
このように第１の実施の形態によれば、環境変動及び製造ばらつきに対して安定して定電流を出力可能な定電流回路１００を提供できる。更に、定電流回路１００の供給電流を利用し、非常に信頼性の高い定電圧回路３００を提供できる。
【００３５】
（第２の実施の形態）
図２（ａ）に示すように、本発明の第２の実施の形態に係るレベルシフト回路３０１は、第２の基準電位端子１２０にドレインを接続し、第５の抵抗器Ｒ５にソ−スを接続し、ゲ−トに入力端子１２３を接続した第５の電界効果トランジスタＴｒ５を更に備える点が図１と異なる。第５の電界効果トランジスタＴｒ５のドレインは、定電流回路１００の外部の第２の基準電位端子１２０に接続されているが、定電流回路１００内の第２の基準電位端子１２０に接続されていてもよい。第５の電界効果トランジスタＴｒ５は、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎにより制御する。よって、第５の電界効果トランジスタＴｒ５の閾値電圧は、定電流回路１００内の電界効果トランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）の閾値電圧と異なっていてもよい。図２（ａ）に示すレベルシフト回路３０１は、実際には、同一半導体基板上にモノリシックに集積化されている。或いは、定電圧回路３００のみを同一半導体基板上にモノリシックに集積化し、第５の電界効果トランジスタＴｒ５を外付けとする構造でもよい。他の構造については、第１の実施の形態に係る定電圧回路３００と同様である。
【００３６】
次に、図２（ａ）を用いて、本発明の第２の実施の形態に係るレベルシフト回路３０１の動作を説明する。
【００３７】
（イ）入力端子１２３に入力電圧Ｖｉｎを印加する。入力電圧Ｖｉｎを印加すると、電界効果トランジスタＴｒ５のゲート電位が定まる。すると、電界効果トランジスタＴｒ５のソース電位は、ゲート電位からゲート―ソース間電圧分だけ低い所に定まる。電界効果トランジスタＴｒ５のゲート―ソース間電圧は、定電流回路１００の電流入力端子１２８に流れる電流I３と電界効果トランジスタＴｒ５のゲート幅を設定すると、式（１６）の関係から定まる。定電流回路１００は、製造ばらつき及び環境変動等に関しても安定して定電流Ｉ３を供給する。よって、入力電圧Ｖｉｎの電圧が一定量増加・減少すると、同じ電圧値だけ第５の電界効果トランジスタＴｒ５のソース電位も同じ電圧だけ増加・減少する。
【００３８】
（ロ）第５の抵抗器Ｒ５において生じる電圧降下も、定電流Ｉ３が安定しているため常に一定であるので、第５の電界効果トランジスタＴｒ５のソース電位が増加・減少すると、同量だけ出力電圧Ｖｏｕｔも増加・減少する。この結果、入力電圧Ｖｉｎが一定量だけ増加・減少した電圧を、出力電圧Ｖｏｕｔとして出力する所謂レベルシフトを行う。
【００３９】
第２の実施の形態によれば、製造ばらつきに起因する電界効果トランジスタの閾値電圧の変動に対しても、安定して直流電位のレベルシフトを行うことができる。また、環境変動等による抵抗ばらつきに対しても同様に安定である。
【００４０】
（第３の実施の形態）
図２（ｂ）に示すように、本発明の第３の実施の形態に係る定電圧回路３０２は、定電流回路１００の電流出力端子（図示せず）にソースを接続し、入力端子１２３にゲートを接続した第５の電界効果トランジスタＴｒ５、第５の抵抗器Ｒ５にドレインを接続し、第５の電界効果トランジスタＴｒ５のドレインにソースを接続した第６の電界効果トランジスタＴｒ６、第６の電界効果トランジスタＴｒ６のゲートに接続された電圧源回路１０１を更に備える点が図１と異なる。更に、第６の電界効果トランジスタＴｒ６のドレインと第５の抵抗器Ｒ５との接続点に電圧出力端子１２２が接続されている。図２（ｂ）に示す定電圧回路３０２は、同一半導体基板上にモノリシックに集積化されている。高周波領域において定電圧回路３０２を動作させる場合に、第５の電界効果トランジスタＴｒ５のミラー効果が問題となる。このミラー効果は、第５の電界効果トランジスタＴｒ５内部の寄生容量等に起因して生じる。よって、高周波領域において第５の電界効果トランジスタＴｒ５の増幅率が低下する。この為、第６の電界効果トランジスタＴｒ６を、第５の電界効果トランジスタＴｒ５にカスコ−ド接続することによりミラー効果の発生を防止する。尚、第３の実施の形態に係る第５の電界効果トランジスタＴｒ５は、高周波動作が可能な電界効果トランジスタを用いることが望ましい。第５の抵抗器Ｒ５、第６の電界効果トランジスタＴｒ６、第５の電界効果トランジスタＴｒ５には電流Ｉ３が流れる。
次に、図２（ｂ）を用いて、本発明の第３の実施の形態に係る定電圧回路３０２の動作を説明する。
【００４１】
（イ）入力端子１２３には、高周波の交流電圧が入力電圧Ｖｉｎとして印加される。入力電圧Ｖｉｎが第５の電界効果トランジスタＴｒ５のゲートに印加されると、第５の電界効果トランジスタＴｒ５が、入力電圧Ｖｉｎの交流電圧値に応じてターン・オンとターン・オフとを交互に繰り返す。また、第６の電界効果トランジスタＴｒ６は、ゲートが電圧源回路１０１に接続され、常に導通状態となっている。
【００４２】
（ロ）第２の基準電位端子１２０の電圧値Ｖｃｃは、先ず第５の抵抗器Ｒ５で電圧降下する。次に第６の電界効果トランジスタＴｒ６を介して第５の電界効果トランジスタＴｒ５のドレインに印加される。第５の電界効果トランジスタＴｒ５はターン・オンとターン・オフとを交互に繰り返しているので、電圧出力端子１２２からは入力電圧Ｖｉｎと逆相の交流電圧が出力される。電流Ｉ３は定電流回路１００により一定に保たれるので、出力電圧Ｖｏｕｔも一定に保たれる。
【００４３】
第３の実施の形態によれば、高周波動作時においても安定して定電圧を出力可能な定電圧回路３０２を提供する事ができる。第３の実施の形態に係る定電圧回路３０２は、環境変動や製造ばらつきに対する安定性が特に高い。
【００４４】
（第４の実施の形態）
図３（ａ）に示すように、本発明の第４の実施の形態に係るレギュレータ３０６は、入力端子１２３からの不安定な電圧を安定な電圧に変換しレギュレータ３０６の電圧出力端子１２２に出力する通過要素１０３、通過要素１０３と電圧出力端子１２２との間に一端を接続した第６の抵抗器Ｒ６、第６の抵抗器Ｒ６に直列接続された第７の抵抗器Ｒ７、正（＋）入力端子を定電圧回路３００の電圧出力端子１２２に接続し、第６の抵抗器Ｒ６と第７の抵抗器Ｒ７との間に負（−）入力端子を接続し、出力を通過要素１０３に接続した演算増幅器１０２を更に備える点が図１と異なる。図３（ａ）に示すレギュレータ３０６は、同一半導体基板上にモノリシックに集積化されている。或いは、定電圧回路３００のみを同一半導体基板上にモノリシックに集積化し、演算増幅器１０２、通過要素１０３、第６の抵抗器Ｒ６、第７の抵抗器Ｒ７を外付けとする構造でもよい。他の構造については、図１に示す第１の実施の形態に係る定電圧回路３００の構造と同様である。
【００４５】
次に、図３（ａ）を用いて、本発明の第４の実施の形態に係るレギュレータ３０６の動作を説明する。
【００４６】
（イ）定電圧回路３００からの出力電圧Ｖｏｕｔは、レギュレータ３０６の基準電位ＶＲとして用いられる。第６の抵抗器の抵抗値をＲ６、第７の抵抗器の抵抗値をＲ７、電圧出力端子１２２の電圧をＶoutとする。第６の抵抗器Ｒ６と第７の抵抗器Ｒ７との接続点の電圧は｛Ｒ７／（Ｒ６＋Ｒ７）｝×Ｖoutである。
【００４７】
（ロ）また、基準電位ＶＲと｛Ｒ７／（Ｒ６＋Ｒ７）｝×Ｖｏｕｔが演算増幅器１０２で増幅され、出力電圧Ｖoutと一致し安定する。この時、演算増幅器１０２の増幅率をＡとすると：
Ｖout＝ＶＲＡ／｛１＋ Ｒ７／（Ｒ６＋Ｒ７）×Ａ｝ＶＲ（Ｒ６＋Ｒ７）／Ｒ７  ・・・（３２）
と書ける。基準電圧ＶＲは環境変動及び製造ばらつきに対して安定である。よって、式（３２）からレギュレータ３０６の出力も安定となる。
【００４８】
第４の実施の形態によれば、第１の実施の形態に係る定電圧回路３００の出力電圧を基準電位として用いることで、信頼性が高く、高精度なレギュレータ３０６を提供することができる。
【００４９】
（第５の実施の形態）
図３（ｂ）に示すように、本発明の第５の実施の形態に係るＤ／Ａ変換回路３０７は、電圧出力端子１２２に各々の一端を接続し、複数の抵抗器からなる重み抵抗１７０を備える点が図１と異なる。更にグラウンドに一端が接続された第６の抵抗器Ｒ６、出力を電圧出力端子１２２と負（−）入力端子に接続した演算増幅器１０２を備える。出力が電圧出力端子１２２と負（−）入力端子の間にはフィードバック抵抗器Ｒ０が更に接続されている。重み抵抗１７０の出力を演算増幅器１０２の負（−）入力端子とグラウンドとに切り換えるスイッチ回路１８０を備える。Ｄ／Ａ変換回路３０７は、同一半導体基板上にモノリシックに集積化されている。或いは、定電圧回路３００のみを同一半導体基板上にモノリシックに集積化し、重み抵抗１７０、スイッチ回路１８０、演算増幅器１０２、第６の抵抗器Ｒ６を外付けとする構造でもよい。他の構造については、図１に示す第１の実施の形態に係る定電圧回路３００と同様である。
【００５０】
次に、図３（ｂ）を用いて、本発明の第５の実施の形態に係るＤ／Ａ変換回路３０７の動作を説明する。
【００５１】
（イ）定電圧回路３００の出力電圧は、基準電位ＶＲとして用いられる。図３（ｂ）に示すスイッチS１〜Snは、外部から入力されるディジタル信号の０と１に呼応して切り替わる。基準電位ＶＲから２（Ｋ−１）Ｒ（Ｋ＝１〜Ｎ）の値を持つ重み抵抗を介して流れる電流をＩ１〜Ｉnとする。重み抵抗１７０を通過した各電流Ｉ１〜Ｉnうち、演算増幅器１０２の負（−）入力端子に流れた電流の合計Ｉoが、フィードバック抵抗器Ｒ０で負帰還しつつ増幅される。
【００５２】
（ロ）フィードバック抵抗器Ｒoの大きさをＲ／２、各スイッチS１〜Snでのディジタル信号をb１〜bnとする。即ち、各電流Ｉ１〜Ｉnが、演算増幅器１０２の負（−）入力端子に流れた時を１、流れない時を０とする。電圧出力端子１２２の出力電圧Ｖｏｕｔは：
Ｖｏｕｔ＝−ＩoＲo＝−ＶＲ（b１×２−１＋b２×２−２＋…＋bn×２−n）・・・（３３）
と書ける。この結果、Ｄ／Ａ変換回路３０７の電圧出力端子１２２にアナログ信号を出力する。式（３３）より、基準電圧ＶＲが抵抗ばらつきや製造ばらつきに対して安定であることが望ましい。定電圧回路３００の出力する電圧は環境変動及び製造ばらつきに対して安定であるから、Ｄ／Ａ変換回路３０７の出力も安定である。
【００５３】
第５の実施の形態によれば、第１の実施の形態に係る定電圧回路３００の出力電圧を基準電位として用いることで、信頼性が高く、高精度なＤ／Ａ変換回路３０７を提供することができる。
【００５４】
（第６の実施の形態）
図４に示すように、本発明の第６の実施の形態に係る差動増幅回路３０３は、第２の基準電位端子１２０に一端を接続し、第５の抵抗器Ｒ５と並列に接続された第６の抵抗器Ｒ６を更に備える点が図１と異なる。更に、第５及び第６の抵抗器Ｒ５、Ｒ６にそれぞれドレインを接続し、第４の電界効果トランジスタＴｒ４のドレインにそれぞれソースを接続した第５及び第６の電界効果トランジスタＴｒ５、Ｔｒ６を備える。第５の抵抗器Ｒ５と第５の電界効果トランジスタＴｒ５のドレインとの接続点に第１の電圧出力端子１２５が接続されている。第６の抵抗器Ｒ６と第６の電界効果トランジスタＴｒ６のドレインとの接続点に第２の電圧出力端子１２６が接続されている。第５の電界効果トランジスタＴｒ５及び第６の電界効果トランジスタＴｒ６と定電流回路１００内の電界効果トランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）とは、閾値電圧は異なっていても構わない。但し、第５の電界効果トランジスタＴｒ５と第６の電界効果トランジスタＴｒ６とは、同一の特性を有していることが望ましい。図４に示す差動増幅回路３０３は、同一半導体基板上にモノリシックに集積化されている。他の構造については、図１に示す第１の実施の形態に係る定電圧回路３００の構造と同様である。
【００５５】
第５の電界効果トランジスタＴｒ５のドレイン電流をＩ４、第６の電界効果トランジスタＴｒ６のドレイン電流をＩ５とする。第５の抵抗器Ｒ５には電流Ｉ４、第６の抵抗器Ｒ６には電流Ｉ５が流れる。図４に示す第１の電界効果トランジスタＴｒ１、第２の電界効果トランジスタＴｒ２、第３の電界効果トランジスタＴｒ３はゲート幅が等しいとする。一例として、定数β(＝β１＝β２＝β３)は４×１０-2程度とする。また、閾値電圧Ｖtoは例えば−０．５（Ｖ）を製造ばらつきの平均値とし、製造ばらつきに起因して最大±２０％程変動すると仮定する。すべての抵抗は例えば温度などの環境変動によって値が最大±２０％程変動すると仮定する。以上の条件下にて、電流I1の値は、式（２２）より：
I1≒１０-2(Ａ)                ・・・（３４）
となる。図１における電流Ｉ2の値は、電界効果トランジスタのドレイン―ソース間電圧を動作範囲においてほぼ０(Ｖ)としてよいので、Ｖgs２＝０(Ｖ)として式（２５）に代入すると：
I2≒１０-2(Ａ)                ・・・（３５）
になる。 図４における電流Ｉ3の値は、式（３５）を式（３０）に代入することで：
I3≒１０-2(Ａ)                ・・・（３６）
である。図４における電流Ｉ４およびＩ５の値は、式（３６）を式（９）、式（１０）に代入することで：
Ｉ４≒１０−３（Ａ）          ・・・（３７）
Ｉ５≒１０−３（Ａ）          ・・・（３８）
程度の値とする。
【００５６】
抵抗を温度τ１の関数とすると、温度変動に伴う抵抗ばらつきは回路内のすべての抵抗器で等しいので、温度係数をＡとすると：
d Ｒx ／dτ１＝Ａ（x＝１,２,３,４,５,６）      ・・・（３９）
と書ける。式（９）、式（２８）、式（３０）、式（３１）から：
Ｖout１＝Ｖcc−αＲ５ Ｒ２（Ｖcc −Ｖss−Ｒ４βＶto2− Ｖto／２）／Ｒ１［（Ｒ１＋Ｒ３）−１／（２βＶｔｏ）］      ・・・（４０）
と書ける。式（４０）について両辺をdτ１で微分し、式（３９）を用いると：  d（Ｖout１）／dτ１＝−αＡI４−αＡ （Ｒ５／Ｒ１） I２ ＋αＡ （Ｒ５Ｒ２／Ｒ１２） I２−αＡ （Ｒ５Ｒ２／Ｒ１〔（Ｒ１＋Ｒ３）− １／（２βＶto）〕）βＶto２＋２αＡ〔Ｒ５／｛（Ｒ１＋Ｒ３）− １／（２βＶto）｝〕×〔（Ｖcc −Ｖss−Ｒ４β２Ｖto２− Ｖto／２）／｛（Ｒ１＋Ｒ３）− １／（２βＶto）｝〕    ・・・（４１）
となる。βＶto２は式（２２）、式（３４）より１０-２ （Ａ）程度、−１／（２βＶto）が２５（Ω）程度であるから、例えばＶcc −Ｖss≦１０（Ｖ）とすると、（Ｖcc −Ｖss−Ｒ４βＶto２− Ｖto／２）／｛（Ｒ１＋Ｒ３）− １／（２βＶto）｝≦１ （Ａ）程度になる。これより右辺第５項について：
〔Ｒ５／｛（Ｒ１＋Ｒ３）− １／（２βＶto）｝〕×〔（Ｖcc −Ｖss−Ｒ４βＶto２− Ｖto／２）／｛（Ｒ１＋Ｒ３）− １／（２βＶto）｝〕≦１０-１（Ｖ）          ・・・（４２）
が言える。また、βＶto２は式（２２）、式（３４）より１０-２ （Ａ）程度であるから、右辺第４項について：
（Ｒ５Ｒ２／Ｒ１〔（Ｒ１＋Ｒ３）− １／（２βＶto）〕）βＶto２≦１０-２ （Ｖ） ・・・（４３）
となる。よって式（４１）は式（３１）、式（３６）、式（４２）、式（４３）より：
d（Ｖout１）／dτ１≦Ａα×１０-１ （Ｖ）         ・・・（４４）
となり、条件より０≦α≦１だから、温度変化に対する第１の電圧出力端子１２５の出力電圧Ｖout１の変動は抵抗の変動の１０-１（Ｖ）程度またはそれ以下であり、非常に安定である。第２の電圧出力端子１２６の出力電圧Ｖout２に関しても同様である。
【００５７】
一方、第６の実施の形態に係る差動増幅回路３０３内のすべての電界効果トランジスタの閾値電圧Ｖtoを製造ばらつきを表すτ２の関数とする。集積化されているので、回路内すべての電界効果トランジスタについて：
ｄＶto／ｄτ２＝Ｂ（Ｂは一定）            ・・・（４５）
が成り立つとする。式（４０）について両辺をτ２で微分し、式（４５）を用いると：
ｄ（Ｖout１）／ｄτ２＝Ｂα（Ｒ５Ｒ２／Ｒ１２）×〔Ｒ１／｛Ｒ１＋Ｒ３− １／（２βＶto）｝×〔２ Ｒ４βＶto-Ｒ４／２｛Ｒ１＋Ｒ３− １／（２βＶto）｝〕＋Ｒ１／２｛Ｒ１＋Ｒ３− １／（２βＶto）｝＋Ｒ１（Ｖcc−Ｖss−Ｖto／２）／〔２βＶto２｛Ｒ１＋Ｒ３−１／（２βＶto）｝２〕〕        ・・・（４６）
となる。式（４６）について、式（２２）、式（３４）よりβＶtoは−２×１０-２ （Ω-１）程度、βＶto ２は１０-２ （Ａ）程度、−１／（２βＶto）が２５（Ω）程度である。一例として、Ｒ４＝５０（Ω）、Ｒ１＝５０（Ω）、Ｒ３＝４２５（Ω）とすると、Ｒ１／｛Ｒ１＋Ｒ３− １／（２βＶto）｝≒１０-１（Ｖ）、Ｒ４βＶto≒−１、Ｖcc−Ｖss≦１０（Ｖ）として、（Ｖcc−Ｖss−Ｖto／２）／〔２βＶto２｛Ｒ１＋Ｒ３− １／（２βＶto）｝≦２より、Ｒ５Ｒ２／Ｒ１２が１程度あるいはそれ以下になるようにＲ５、Ｒ２に適切な値を与えると：
ｄ（Ｖout１）／ｄτ２≦Ｂα×１０-１          ・・・（４７）
の範囲で動作することがわかる。条件より０≦α≦１だから、式（４７）から第１の電圧出力端子１２５の電圧Ｖout１の変動は、製造ばらつきによる電界効果トランジスタにおける閾値電圧Ｖtoの変動の１０−１程度またはそれ以下であり、非常に安定である。また、第２の電圧出力端子１２６の出力電圧Ｖout２に関しても同様である。
【００５８】
次に、図４及び図５を用いて、本発明の第６の実施の形態に係る差動増幅回路３０３の動作を説明する。但し、第１の実施の形態に係る定電圧回路３００と同一の動作については説明を一部省略する。
【００５９】
（イ）環境変動により抵抗器Ｒ３の抵抗値が増加、又は製造ばらつきにより第２の電界効果トランジスタＴｒ２の閾値電圧が低下したと仮定すると、接続点Ｐ１の電位が低下する。第１の電界効果トランジスタＴｒ１のゲートおよびソース電位は接地されているため不変であるから、第３の電界効果トランジスタＴｒ３のドレイン電流Ｉ２が増加すると、接続点Ｐ１の電位が低下する。接続点Ｐ１の電位が低下すると、連動して接続点Ｐ２の電位も低下する。
【００６０】
（ロ）接続点Ｐ２の電位が低下すると、第２の電界効果トランジスタＴｒ２のゲート電位が低下して電流Ｉ２が減少する。同時に電流Ｉ３も減少する。電流Ｉ３が減少すると第３の抵抗器により接続点Ｐ１の電位が増加する。この結果、電流Ｉ３は一定値に保たれる。
【００６１】
（ハ）電流Ｉ３が一定値に保たれるので、式（９）及び式（１０）より電流Ｉ４及び電流Ｉ５も環境変動及び製造ばらつきに対して安定した値となる。電流Ｉ４及び電流Ｉ５が安定なので、式（１１）及び式（１２）より、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２も安定となる。
【００６２】
（ニ）この結果、図５（ａ）に示すように、第６の実施の形態に係る差動増幅回路においては、電界効果トランジスタの閾値電圧が−０．６Ｖから−０．４Ｖに渡って変化しても出力電圧はほぼ一定に保たれる。また、図５（ｂ）に示すように、第６の実施の形態に係る差動増幅回路３０３では、−２５℃から７５℃に渡って温度が変化しても出力電圧はほぼ一定に保たれる。
【００６３】
このように、第６の実施の形態によれば、製造ばらつきに起因する電界効果トランジスタの閾値電圧及び環境変動等に起因する抵抗ばらつきが発生しても、安定して差動電圧を出力することができる。また、定電流回路１００外部の第５の抵抗器Ｒ５及び第６の抵抗器Ｒ６の抵抗値の変動に対しても、安定して差動電圧を出力できる。
【００６４】
図６（ａ）に示すように、第６の実施の形態の第１の変形例に係る差動増幅回路３０４は、差動入力端子１２４に接続された電圧源回路１０１を更に備える点が図４と異なる。よって、第６の電界効果トランジスタＴｒ６は常時ターン・オンした状態となる。よって、第１の電圧出力端子１２５からは、入力電圧Ｖｉｎのみに依存した電圧Ｖｏｕｔ１が出力される。したがって、第６の実施の形態と同様に、製造ばらつきや環境変動に対して非常に安定な差動出力電圧が得られる。
【００６５】
図６（ｂ）に示すように、第６の実施の形態の第２の変形例に係る差動増幅回路３０５は、第５及び第６の抵抗器Ｒ５、Ｒ６にドレインをそれぞれ接続し、第５及び第６の電界効果トランジスタＴｒ５、Ｔｒ６のドレインにソースをそれぞれ接続した第７及び第８の電界効果トランジスタＴｒ７、Ｔｒ８、第７及び第８の電界効果トランジスタＴｒ７、Ｔｒ８のそれぞれのゲートに接続された電圧源回路１０１を更に備える点が図４と異なる。第３の実施の形態と同様に、出力電圧Ｖｏｕｔ１及びＶｏｕｔ２に対するミラ−効果の影響を除去することが出来る。よって、環境変動や製造ばらつきに対して安定であり、且つ、高周波特性が良好な差動増幅回路３０５を提供できる。
【００６６】
（その他の実施の形態）
上記のように、本発明は第１乃至第６の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６７】
第１乃至第６の実施の形態においては、電界効果トランジスタとしてｎチャンネルの接合型電界効果トランジスタ（ＪＦＥＴ）を用いている。しかし、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を始め、ＭＥＳＦＥＴ、高電子移動度トランジスタ（ＨＥＭＴ）等の様々な電界効果トランジスタを使用できる。更に、微小なベース電流で駆動可能であれば、バイポーラトランジスタに応用できることは勿論である。更に、ｎチャンネルに限定されるものではなく、極性をすべて逆にしてｐチャンネルの電界効果トランジスタを使用可能である。また、定電流回路１００を、主に、定電圧回路３００及び差動増幅回路３０３に用いるとして説明した。しかし、第１の実施の形態に係る定電流回路１００は、電流源を必要とするさまざまな回路に利用できる。
【００６８】
第３の実施の形態、第６の実施の形態の第１の変形例、第６の実施の形態の第２の変形例においては、電圧の供給源として電圧源回路１０１を用いている。しかし、一定の電圧を供給可能な複雑な回路を代わりに用いてもよい。第６の実施の形態の第２の変形例においては、第７の電界効果トランジスタＴｒ７と第８の電界効果トランジスタＴｒ８は同一の電圧源回路１０１に接続されている。しかし、第７の電界効果トランジスタＴｒ７と第８の電界効果トランジスタＴｒ８のゲ−トにそれぞれ別の電圧源回路１０１を接続してもよい。
【００６９】
第４の実施の形態に係るレギュレ−タ３０６は、レギュレータの一例であり、第４の実施の形態に係る定電圧回路３００は各種のレギュレ−タに対して幅広い用途に用いられる。また、第５の実施の形態においては、重み抵抗型のＤ／Ａ変換回路３０７について説明した。しかし、第５の実施の形態に係る定電圧回路３００は、ラダー抵抗型のＤ／Ａ変換回路等の他の方式のＤ／Ａ変換回路にも適用出来る。更に、第５の実施の形態に係る定電圧回路３００は、Ｄ／Ａ変換回路だけでなくＡ／Ｄ変換回路にも適用出来る。即ち、第１の実施の形態に係る定電圧回路３００の出力電圧Ｖｏｕｔは、基準電位ＶＲとして様々な回路に利用できる。
【００７０】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００７１】
【発明の効果】
本発明によれば、温度などの環境変動及び製造ばらつきに起因した出力電流の変動を抑制した定電流回路を提供することができる。
【００７２】
本発明によれば、温度などの環境変動及び製造ばらつきに起因した出力電圧の変動を抑制した定電圧回路および差動増幅回路を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る定電流回路を用いた定電圧回路の回路図である。
【図２】図２（ａ）は、本発明の第２の実施の形態に係るレベルシフト回路の回路図で、図２（ｂ）は、本発明の第３の実施の形態に係る定電圧回路の回路図である。
【図３】図３（ａ）は、本発明の第４の実施の形態に係るレギュレータの回路図で、図３（ｂ）は、本発明の第５の実施の形態に係るＤ／Ａ変換回路の回路図である。
【図４】本発明の第６の実施の形態に係る差動増幅回路の回路図である。
【図５】図５（ａ）は、本発明の第６の実施の形態に係る差動増幅回路と従来の差動増幅回路との閾値電圧−差動電圧出力特性を比較する図で、図５（ｂ）は、本発明の第６の実施の形態に係る差動増幅回路と従来の差動増幅回路との温度−差動電圧出力特性を比較する図である。
【図６】図６（ａ）は、本発明の第６の実施の形態の第１の変形例に係る差動増幅回路の回路図で、図６（ｂ）は、本発明の第６の実施の形態の第２の変形例に係る差動増幅回路の回路図である。
【図７】従来の差動増幅回路の回路図である。
【符号の説明】
１００、２００  定電流回路
１０１  電圧源回路
１０２  演算増幅器
１０３  通過要素
１２０  第２の基準電位端子
１２１  第１の基準電位端子
１２２  電圧出力端子
１３３、１３４  出力端子
１２３、１３１  入力端子
１２４、１３２  差動入力端子
１２５  第１の電圧出力端子
１２６  第２の電圧出力端子
１２８  電流入力端子
１２９  電流出力端子
１７０  重み抵抗
１８０  スイッチ回路
３００  定電圧回路
３０１  レベルシフト回路
３０２  定電圧回路
３０３、３０４、３０５、５００  差動増幅回路
３０６  レギュレ−タ
３０７  Ｄ／Ａ変換回路
Ｔｒ１  （第１の）電界効果トランジスタ
Ｔｒ２  （第２の）電界効果トランジスタ
Ｔｒ３  （第３の）電界効果トランジスタ
Ｔｒ４  （第４の）電界効果トランジスタ
Ｔｒ５  （第５の）電界効果トランジスタ
Ｔｒ６  （第６の）電界効果トランジスタ
Ｔｒ７  （第７の）電界効果トランジスタ
Ｒ１  （第１の）抵抗器
Ｒ２  （第２の）抵抗器
Ｒ３  （第３の）抵抗器
Ｒ４  （第４の）抵抗器
Ｒ５  （第５の）抵抗器
Ｒ６  （第６の）抵抗器
Ｒ７  （第７の）抵抗器
Ｒｋ１、Ｒｋ２  抵抗器
【図１】
0003655892.tif 000002
【図２】
0003655892.tif 000003
【図３】
0003655892.tif 000004
【図４】
0003655892.tif 000005
【図５】
0003655892.tif 000006
【図６】
0003655892.tif 000007
【図７】
0003655892.tif 000008