(57)【特許請求の範囲】
【請求項１】
ワイヤ電極と被加工物との間に形成される間隙に所望の加工電流を供給する主電源回路と、前記主電源回路に並列に接続される補助電源回路と、前記主電源回路に含まれる少なくとも１つの第１スイッチング素子と、前記補助電源回路に含まれる少なくとも１つの第２スイッチング素子と、所定のしきい値を有し前記間隙の電圧を監視する第１検出回路と、所定のしきい値を有し前記間隙に流れる電流を監視する第２検出回路と、前記第２スイッチング素子をオンしてから前記第１検出回路の検出信号に応じて前記第１スイッチング素子を所定の期間だけオンすると共に、前記第２検出回路の検出信号に応じて前記第２スイッチング素子をオフするように制御する制御回路とを備えたことを特徴とするワイヤカット放電加工装置。
【請求項２】
前記制御回路は、前記第２検出回路の検出信号に応じて、予め設定された所定時間が経過した後に前記第２スイッチング素子をオフすることを特徴とする請求項１記載のワイヤカット放電加工装置。
【請求項３】
前記第１検出回路の前記しきい値が無負荷電圧よりも５〜２０Ｖ低い値であることを特徴とする請求項１または２記載のワイヤカット放電加工装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ワイヤカット放電加工装置に係り、特に、放電を誘起する補助電源回路と所望の加工電流を供給する主電源回路を備えたワイヤカット放電加工装置の改良に関する。
【０００２】
【従来の技術】
一般に、ワイヤカット放電加工装置においては、加工電流パルス幅（電流のオン時間）が長くなるとワイヤ電極が断線したり加工面の面粗度が粗くなったりし、逆に電流値が小さいと加工速度が遅くなる。そこで、加工電流パルス幅が短く且つ高いピーク電流値の加工電流で加工をすることが望まれる。
【０００３】
ところで、高いピーク電流値の加工電流を供給するためには、好ましい無負荷電圧に対してより大きい電圧がギャップに供給される必要がある。例えば、現在の一般的な水系の放電加工液を使用するワイヤカット放電加工では、好ましい無負荷電圧が８０Ｖ程度と考えられ、一方、高いピーク電流値を得るための加工中の印加電圧は、ファーストカットで２６５Ｖ、セカンドカット（端面加工）ではそれより低い値ではあるが、前記無負荷電圧よりもかなり高い値が必要である。
【０００４】
このように、好ましい無負荷電圧と、好ましい高いピーク電流値の加工電流パルスを得るのに十分な電圧とが異なっているのに、その無負荷電圧と同じ電圧でその高いピーク電流値の加工電流と同じ電流値の加工電流を供給しようとすると、加工電流パルス幅を長くしなければならない。ところが、加工電流パルス幅を長くすると、既に説明したように、ワイヤ電極の断線や面粗度の低下が生じる。
【０００５】
また、放電の発生を検出してから設定オン時間後に電源回路を遮断するように構成して、加工電流パルス幅を一定にするようにし、加工電流値のばらつきを防止することも行なわれている。しかし、実際に放電が発生した時点と、放電の発生を検出した信号との間には時間的に差が生じているので、短いパルス幅の加工電流を供給するのには限界がある。そのため、所望の短い加工電流パルス幅を得ようとすると、所望のピーク電流値に達する前に加工電流パルスを遮断しなければならなくなる。
【０００６】
このようなことから、特公昭６１−５０７３７号公報等に開示されているような、主電源回路と補助電源回路の２つの電源回路を設け、加工間隙に電圧を印加してから放電が発生するまでの無負荷時間中は、好ましい無負荷電圧を発生する低い電流値の補助電源回路で放電を誘起し、放電の発生後は大きな電流値の電流を供給できる主電源回路から加工電流パルスを供給する方式が提案されている。この種の方式では、加工電圧値に近い値のしきい値で検出することによって放電の発生を検出し、これにより両電源回路の出力の切り換えを行なうとともに、主電源回路から供給される加工電流のパルス幅を一定にしている。また、この低い電流値の補助電源回路により放電を誘起するようにしておけば、加工にとって望ましくない、例えばギャップにリーク電流や短絡電流が流れるなどの異常放電（放電が発生したか否かに関わらず、以下異常放電と言う）であった場合に、大きい電流値の加工電流を供給しないようにできることから、異常放電の発生時の加工面や加工精度への影響を阻止できるという利点もある。
【０００７】
【発明が解決しようとする課題】
ところで、単に加工電圧を監視することによって放電の発生を検出する従来方式では、▲１▼放電の発生から加工電圧までギャップの電圧が降下する時間、▲２▼放電の発生の検出信号を得て制御装置に入力してから主電源回路のスイッチング素子をオンすると共に補助電源回路のスイッチング素子をオフするまでの時間、▲３▼設定された加工電流のオン時間後に主電源回路のスイッチング素子をオフして、加工電流がピーク値から降下して遮断されるまでの時間等の、微視的に見れば多くの遅延時間がかかっている。また、異常放電を検知して主電源回路を制御しようとする場合には、異常を判別するための時間も遅延の原因になる。
【０００８】
この点を図５を参照して具体的に説明する。
図５（Ａ）はワイヤ電極と被加工物で形成される加工間隙に印加されるギャップ（両極間）の電圧パルスの波形図であり、Ｐ１が実際の放電開始時点を示し、放電の発生を検出するしきい値Ｔｈ１は加工電圧に近い値、例えば４０Ｖ程度に設定されている。図５（Ｂ）は放電検時間を示す波形図、図５（Ｃ）は放電検出信号を示す波形図、図５（Ｄ）は補助電源回路のスイッチング素子のオンオフを示す波形図、図５（Ｅ）は主電源回路のスイッチング素子のオンオフを示す波形図、図５（Ｆ）は加工電流を示す波形図である。
【０００９】
図示するように、最初に補助電源回路から加工間隙に電圧が印加されると、同時にギャップの電圧波形が次第に上昇し、無負荷電圧に到達してから加工間隙の状態に応じて放電開始点Ｐ１で放電が発生してギャップの電圧が急激に低下する。そして、ギャップの電圧がしきい値Ｔｈ１より低下した時点で図５（Ｃ）に示すように放電が検出される。なお、図５（Ｂ）に示すように補助電源回路がオンされると同時に所定の期間だけ放電検出動作を禁止する検出時間を設定している。
【００１０】
ここで、実際の放電開始点Ｐ１よりギャップの電圧がしきい値Ｔｈ１まで低下して放電の発生を検出するまでの間だけ遅延時間Ａが発生している。そして、放電の発生が検出されると、補助電源回路を遮断し（図５（Ｄ））、これと略同時に主電源回路を予め定められた一定の期間だけ導通して（図５（Ｅ））、大きな加工電流をギャップに供給する（図５（Ｆ））。この時、放電検出より主電源回路のスイッチング素子をオンするまでの間だけ遅延時間Ｂが発生している。従って、図５（Ｆ）に示すようにギャップに加工電流が流れている時間、すなわち加工電流パルス幅がかなり長くなってしまう。この加工電流パルス幅が長くなる主たる原因は、放電が発生してから主電源回路を投入するまでの間の検出遅延時間Ｔ１が長くなっているからである。
【００１１】
そのため、主電源回路から供給される加工電流のパルス幅を短くしても、全体の加工電流パルス幅Ｔ２は長くなってしまう。特に、１μＳ（マイクロ秒）以下のパルス幅の加工電流を得ることは困難である。また、この検出遅延時間のために、異常放電を検知した場合でも、補助電源回路からの加工電流の供給を中止するまでの間に流れる電流値がより大きくなり、このため、結果的には加工面の状態をそれだけ悪化させることになる。
【００１２】
そこで、放電の発生を検出する時点を、ギャップの電圧波形（図５（Ａ））が立ち下がっている時ではなく、立ち上がって無負荷電圧に到達している時に行なうことにより、放電の発生の検出を検出する時点を従来より早期にすることで、主電源回路から加工電流を供給する時点を早くするとともに、補助電源回路からの加工電流の供給時間を短くすることも考えられる。
【００１３】
しかしながら、電圧を加工間隙に印加してから無負荷電圧に到達するまでに、ギャップの電圧波形は直線的に垂直に立ち上がるわけではなく、各電圧パルス毎にかなりのばらつきがある。しかも、パルス幅が短く、且つ高いピーク電流値の加工電流パルスを供給するための回路の設計（例えば、低インダクタンスの同軸ケーブルの使用）、加工間隙の距離の変化、被加工物の板厚による差異などを原因として、図６に示すようにギャップのキャパシタンスが変化することによる影響で、ギャップの電圧の立ち上がりの波形と時間は安定していない。従って、ただ単に放電の発生を検出する時点を早期にするわけにはいかず、ギャップの電圧の立ち上りの時間を考慮しなければならない。
【００１４】
例えば、図６に示されるように、ギャップのキャパシタンスをａ，ｂ，ｃとしてこれらの値がａ＜ｂ＜ｃの場合には、ギャップの電圧パルスの立ち上りの波形はａ，ｂ，ｃのように異なる。従って、放電の発生を検出する時点を決定する検出時間は、考えられる立ち上がりの最も遅いギャップの電圧波形を想定して設定せざる得ない。従って、依然として、高いピーク電流値で短いパルス幅の加工電流を供給することも、異常放電が発生したときに加工電流の供給を早期に遮断することも、何れの問題も解消されない。
【００１５】
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の主たる目的は、パルス幅がより短い、例えば１μＳ以下であって、しかもより高いピーク電流値、例えば５０〜１０００Ａ程度の加工電流パルスを安定して供給できるワイヤカット放電加工装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、上記問題点を解決するために、ワイヤ電極と被加工物との間に形成される間隙に所望の加工電流を供給する主電源回路と、前記主電源回路に並列に接続された補助電源回路と、前記主電源回路に含まれる少なくとも１つの第１スイッチング素子と、前記補助電源回路に含まれる少なくとも１つの第２スイッチング素子と、所定のしきい値を有し前記間隙の電圧を監視する第１検出回路と、所定のしきい値を有し前記間隙に流れる電流を監視する第２検出回路と、前記第２スイッチング素子をオンしてから前記第１検出回路の検出信号に応じて前記第１スイッチング素子を所定の期間だけオンすると共に、前記第２検出回路の検出信号に応じて前記第２スイッチング素子をオフするように制御する制御回路とを備えるように構成したものである。
【００１７】
好ましくは、前記第２検出回路の検出信号に応じて、補助電源回路を遮断をするために予め設定された設定時間が経過した後、前記第２スイッチング素子をオフさせるように制御回路を構成する。また、第１検出回路のしきい値が加工電圧よりも高く無負荷電圧よりも低い電圧値、望ましくは無負荷電圧より５〜２０Ｖ低い電圧値に設定する。
【００１８】
【作用】
制御回路から供給されるゲート信号で第２スイッチング素子をオンすることにより補助電源回路から加工間隙に電圧を印加すると、ギャップの電圧が上昇して無負荷電圧に到達し、ある無負荷時間経過後に放電が発生する。放電が発生するとギャップの電圧が急激に低下して、予め設定されている所定のしきい値を越えて小さくなり、ギャップの電圧を監視する第１検出回路が、この放電の発生を検出する。この検出信号に応じて第１スイッチング素子がオンし、予め設定された一定期間後にオフして、主電源回路より所望の高いピーク電流値の主加工電流が供給される。
【００１９】
一方、実際の放電の発生と略同時にギャップに加工電流が流れてその電流値が次第に増加する。また、加工間隙がよくない状態で、異常放電によりギャップの電圧が無負荷電圧まで立ち上がらなかった場合でも、ギャップに電流が流れてその電流値は増加する。第２検出回路は、このギャップに供給される加工電流を監視してその電流値が予め設定されている所定のしきい値以上になったことを検出する。そして、この第２検出回路の検出信号により、上記第２スイッチング素子をオフして補助電源回路からの電圧の供給を停止する。従って、ギャップの放電の状態に関わらず、補助電源回路が遮断され、ギャップへの電流の供給が停止される。
【００２０】
このため、電圧パルスの立ち上りの波形のばらつきや異常放電の発生に対する検出時間を考慮する必要がなくなり、放電の発生を検出する第１検出回路のしきい値を高くできるので、電圧パルスのオン時間中のより早い時期に放電の発生を検出することができる。従って、全体としての加工電流パルス幅がより短くでき、しかも、高いピーク電流値の加工電流を供給することが可能となる。このとき、ギャップの電流を検出してから所定の設定時間経過後に補助電源回路を遮断するようにしておけば、主電源回路から電流が供給される前に補助電源回路が遮断されて、電流が途切れてしまうという恐れがない。また、第１検出回路のしきい値を無負荷電圧より５〜２０Ｖ程度低いレベルに設定しておけば、より早期にかつ正確に放電の発生を検出できる。
【００２１】
【発明の実施の形態】
以下に、本発明に係るワイヤカット放電加工装置の一実施例を添付図面に基づいて詳述する。
図１は本発明に係るワイヤカット放電加工装置を示すブロック回路構成図、図２は図１に示す回路構成中の各部における波形のタイミングチャート、図３は制御回路の回路構成図である。また、図４は制御回路中の補助電源回路のスイッチング素子をオンオフするゲート信号を発生する主要な部材の出力波形のタイミングチャートである。
【００２２】
図示するように、このワイヤカット放電加工装置は、被加工物６を挟んで設けられる一対のガイド２、２間にワイヤ電極４を更新走行させつつ、このワイヤ電極４と被加工物６との間に間欠的に放電を発生させて、放電加工を行なう。なお、図１では、ワイヤ電極４に給電する通電子をガイド２、２に含ませて示している。その他、このワイヤカット放電加工装置の具体的な機械的構成は、従来公知の構成であってもよいので、その詳細な説明は省略する。
【００２３】
そして、上記ワイヤ電極４と被加工物６との間に形成される加工間隙１２に電圧を印加するために、主電源回路８と補助電源回路１０が設けられる。また、ギャップの電圧を監視することによって放電の発生を検出する第１検出回路１４及びギャップに流れる加工電流を監視することによって補助電源回路を遮断する第２検出回路１６が設けられる。これらの各電源回路８、１０や検出回路１４、１６は例えばマイクロコンピュータ等よりなる制御回路１８によりその動作が制御される。
【００２４】
上記主電源回路８は主として所望の高いピーク電流値の加工電流を供給するためものであり、できる限りインダクタンス値を低く、また抵抗値が低くなるように構成される。主電源回路８は、ギャップに直列に接続される６０〜３００Ｖ程度の範囲で可変になされた直流電源Ｅ１（主電源）、及び電源Ｅ１とギャップとの間に直列に接続された逆流阻止ダイオードＤ１と例えばＭＯＳＦＥＴよりなる少なくとも１つの第１スイッチング素子Ｔｒ１の直列回路を含んで構成される。
【００２５】
また、上記第１検出回路１４は、被加工物６とワイヤ電極４との間に直列接続された分配抵抗Ｒ１、Ｒ２を有している。一方の分配抵抗Ｒ１には、低電圧を出力する、第１検出回路のしきい値を調整できる可変の検出電源２０、抵抗Ｒ３及びフォトカプラ２２の直列回路が並列に接続されている。フォトカプラ２２内のフォトダイオードの順方向と検出電源２０の＋方向は逆方向になされており、また、この検出電源２０は主電源Ｅ１に対して逆バイアスをかけるようになっている。そして、上記フォトカプラ２２の出力（検出信号）Ｓ１は、制御回路１８へ入力されるようになっている。この第１検出回路１４は、後述する副電源の出力電圧よりも５〜２０Ｖだけ低い電圧値にしきい値Ｖｒが設定される（図２（Ａ）参照）。例えば、無負荷電圧が８０Ｖのときに、検出電源２０の出力電圧を２０Ｖとすると、ギャップの電圧が６０Ｖ以上になったときにフォトカプラ２２からの検出信号Ｓ１が立ち上がる。そして、制御回路１８は、検出信号Ｓ１の立ち下がりを検出することでギャップの電圧がしきい値以下に降下したことを検出して、放電が発生したことを検知する。
【００２６】
一方、上記補助電源回路１０は、加工間隙１２に無負荷電圧を印加して、放電を誘起させるためのものであり、６０〜１２０Ｖ程度の範囲で可変の直流電源Ｅ２（副電源）を含み、主電源回路８に並列に接続されている。そして、電源Ｅ２と加工間隙１２との間に、逆流阻止ダイオードＤ２と、電流制限抵抗Ｒ４と、例えばＭＯＳＦＥＴよりなる少なくとも１つの第２スイッチング素子Ｔｒ２とが直列に接続される。
【００２７】
また、上記第２検出回路１６は、逆流阻止ダイオードＤ３と電流制限抵抗Ｒ５と例えばＭＯＳＦＥＴよりなる放電検出用スイッチング素子Ｔｒ３と電流検出用抵抗Ｒ６とよりなる直列回路でなり、電源Ｅ２とギャップとの間に直列に、かつ第２スイッチング素子Ｔｒ２と電流制限抵抗Ｒ４との直列回路に並列に接続される。検出抵抗Ｒ６の両端に接続された差動増幅器２６の一方の入力端子には検出電源２４が接続されて基準電圧値が入力される。第２検出回路１６に流れる電流は、可変の直流電源Ｅ２の設定された電圧値に影響するので、検出電源２４は、１．５〜５Ｖ程度の範囲で可変にして、上記基準電圧値を所要の電圧値に調整する。従って、無負荷電圧値が変更されれば、検出電源２４の出力を調整して、第２検出回路１６のしきい値を所定のレベルにする。差動増幅器２６は、ギャップに所定の電流値以上の電流が流れたときに制御回路１８へ検出信号Ｓ２を出力する。
【００２８】
この第２検出回路１６は、ギャップのキャパシタンスなどの影響を考慮して、誤検出が生じない限りに低い電流値にしきい値Ｉｒが設定されるべきである（図２（Ｂ）参照）。放電検出用のスイッチング素子Ｔｒ３は、制御回路１８からのゲート信号Ｇ２により第２スイッチング素子Ｔｒ２と同時にオンオフ制御され、少なくとも電圧パルスのオフ時間中に放電回路から切り離してギャップに電流が流れないようにしている。一方、主電源回路８の第１スイッチング素子Ｔｒ１は、制御回路１８からのゲート信号Ｇ１によりオンオフ制御される。
【００２９】
しきい値設定部２８は、無負荷電圧が変更された場合には、直流電源Ｅ２の電圧値を変更するとともに、それに応じて上述した各検出回路１４、１６の各しきい値を調整するように各検出電源２０、２４の出力電圧を変更する。また、加工によって各検出電源２０、２４の出力電圧の少なくとも何れか一方を変更して、しきい値を変更することができる。加工条件設定部３０は、この装置に必要な各種の加工条件を設定するものであり、ここでは特に、オン時間（主電源回路から印加される電圧のオン時間）Ｔｏｎと、オフ時間（電圧パルスのオフ時間）Ｔｏｆｆと、補助電源遮断用の設定時間Ｓｏｆｆを制御回路１８へ出力し、少なくとも補助電源回路１０の出力電圧（無負荷電圧値）Ｖをしきい値設定回路２８に出力する。
【００３０】
次に、以上のように構成されたワイヤカット放電加工装置の動作について図２に示すタイミングチャートを参照して説明する。図２（Ａ）はギャップの電圧波形を示し、図２（Ｂ）はギャップに流れる電流波形を示し、図２（Ｃ）は検出信号Ｓ１の波形を示し、図２（Ｄ）はゲート信号Ｇ１の波形を示し、図２（Ｅ）は検出信号Ｓ２の波形を示し、図２（Ｆ）はゲート信号Ｇ２の波形を示す。
まず、加工に先立って、加工条件設定部３０より、上述したオン時間Ｔｏｎ（図２（Ｄ）参照）、オフ時間Ｔｏｆｆ（図２（Ａ）参照）、及び上記設定時間Ｓｏｆｆ（図２（Ｆ）参照）を含む各種のパラメータを入力し、この入力値に基づいて制御回路１８は、各スイッチング素子のオンオフ動作を制御する。
【００３１】
また、第１検出回路及び第２検出回路１４、１６の各しきい値Ｖｒ、Ｉｒをしきい値設定回路２８を介して設定する。この場合、加工条件設定部３０から入力値に基づいて各しきい値Ｖｒ、Ｉｒを直接設定する構成にすることを妨げない。既述したが、電源Ｅ２が８０Ｖの場合には、しきい値Ｖｒは、これより５〜２０Ｖ程度低い値、例えば６０Ｖとする。この点、従来にあっては、電源Ｅ２が８０Ｖの場合には、加工電圧値を基準にして３０〜４０Ｖ程度にしきい値を設定していたことから、放電の発生を検出するタイミングが遅くなっていた。一方、しきい値Ｉｒは、可能な限り小さくするべきであり、概ねギャップのキャパシタンスの影響による誤検出がない程度に低い値、例えば１．５Ａ程度に設定されればよい。
【００３２】
本発明の動作の特徴は次の点である。まず、補助電源回路１０の電源Ｅ２から放電を誘起するために加工間隙１２に電圧を印加し、実際に放電が発生してギャップの電圧が無負荷電圧より若干低いしきい値Ｖｒまで降下すると、第１検出回路１４が放電が発生したことを検出する。この時点は、ギャップの電圧が加工電圧値まで降下してほぼ一定のレベルで安定する時点よりも以前である。この検出信号Ｓ１に応じて、主電源回路８の電源Ｅ１から加工間隙１２に電圧を印加して所定の時間Ｔｏｎだけ大きな加工電流を供給する。また、第１検出回路１４の動作とは別に、第２検出回路１６は加工電流を監視しており、実際に放電が始まって僅かにギャップの加工電流が上昇したときに放電が開始されたものとみなし（実際には放電が発生していない場合があっても）、その後、補助電源遮断用の設定時間Ｓｏｆｆが経過した時に電源Ｅ２からの電流の供給を停止する。従って、より早期に放電の発生を検出するので、その時間だけ遅延時間を短くでき、全体としての加工電流パルス幅Ｔ２（図２（Ｂ）参照）が短くでき、また、高いピーク値の加工電流パルスが供給できる。
【００３３】
以上の動作をより詳しく説明する。
まず、制御回路１８がゲート信号Ｇ２を出力すると補助電源回路１０の第２スイッチング素子Ｔｒ２、放電検出用スイッチング素子Ｔｒ３が共にオンとなって、電源Ｅ２から加工間隙１２に電圧が印加され、ギャップの電圧が次第に上昇して行く（図２（Ａ））。そして、ギャップの電圧が無負荷電圧まで立ち上がって、点（放電開始点）Ｐ１で放電が発生し、これと同時にギャップの電圧が過渡的に低下する。そして、ギャップの電圧が僅かに低下した所で、例えば２０Ｖ程度低下したところでこのギャップの電圧は第１検出回路のしきい値Ｖｒを横切り、更にギャップの電圧は低下して行く。
【００３４】
上記のようにギャップの電圧がしきい値Ｖｒより大きい間は、第１検出回路１４のフォトカプラ２２からはＨ（ハイレベル、以下同じ）の信号が制御回路１８に向けて出力されており、制御回路１８は検出信号Ｓ１のパルスが立ち下がった時点を放電開始と認識する。放電の発生を検出したならば、制御回路１８は直ちに主電源回路８の第１スイッチング素子Ｔｒ１に向けてオン指令を出そうとするが、不可避的な回路遅延Ｃの後に、ゲート信号Ｇ１（図２（Ｄ）参照）が出力されて第１スイッチング素子Ｔｒ１は所定のオン時間Ｔｏｎだけオンされ、主電源回路８から大きな加工電流がギャップに供給される。図２（Ｂ）に示すようにギャップには、放電の発生と共に加工電流が流れ始めるが、主電源回路８から電流が供給されると、加工電流波形は急峻に立ち上がり、一気に加工電流が増大する。
【００３５】
一方、加工間隙１２に放電が発生して加工電流が第２検出回路１６のしきい値Ｉｒに達すると、検出信号Ｓ２が出力されて制御回路１８へ入力される。すると、制御回路１８は、検出信号Ｓ２の入力後、補助電源遮断用の設定時間Ｓｏｆｆが経過した時にゲート信号Ｇ２の出力を止めるが、実際にはこの設定時間Ｓｏｆｆに不可避的な遅延時間Ｄが加わった時間が経過した時に、ゲート信号Ｇ２の出力が止められて第２スイッチング素子Ｔｒ２がオフし、これにより補助電源回路１０の電源Ｅ２からの電力供給を遮断する。
【００３６】
このようにすることにより、実際に放電が開始した時点から主電源回路８から電流が供給されるまで遅延時間Ｃ（図２（Ｃ）参照）が小さくなるので、ギャップに供給される全体としての加工電流パルスＴ２（図２（Ｂ）参照）を大幅に短くすることが可能となる。また、加工電流のピーク値を低くすることなく、高く維持することができる。更に、ギャップの浮遊容量の変化によって、電圧の立ち上がりがまちまちであっても、「検出時間」という設定値が存在しないために、実際に放電が開始された時点に、より近い時点で即座に放電の発生を検知することができる。一方、補助電源回路１０の電源Ｅ２からの電圧印加直後に、ギャップの電圧が無負荷電圧まで立ち上がらないでギャップへ電流が流れてしまう異常放電が発生した時には、検出信号Ｓ１は出力されないが、検出信号Ｓ２は出力されるので、第２スイッチング素子Ｔｒ２は直ちにオフされて補助電源回路１０からの電流の供給が停止され、加工上、問題を生じることは殆どない。
【００３７】
次に、図３及び図４を参照して前記ゲート信号Ｇ１、Ｇ２を生成する制御回路１８の一例を説明する。図３は制御回路の回路構成図、図４は図３に示す回路中のゲート信号Ｓ２を出力する各主要部材の出力信号の波形とギャップの電流とギャップの電圧の波形を模式的に示す図である。
図３中において、４０はオシレータであり、図４（Ｃ）に示すクロック信号ＣＫを出力する。４１はカウンタ、４２はコンパレータ、４３は設定値Ｔｏｎを記憶するＲＯＭ、４４はＣＰＵ（演算処理部）、４５は単安定マルチバイブレータ、４６はフリップフロップ、４７はインバータ、４８はスリーステートバッファ、４９はカウンタ、５０はコンパレータ、５１は補助電源遮断用の設定時間Ｓｏｆｆを記憶するＲＯＭ、５２はインバータ、５３はフリップフロップ、５４はカウンタ、５５はコンパレータ、５６は電圧パルスオフ時間Ｔｏｆｆを記憶するＲＯＭ、５７、５８はインバータである。
【００３８】
既に説明したが、第１検出回路１４の検出信号Ｓ１は、放電が発生したことを検出するとＬ（ローレベル、以下同じ）になる。単安定マルチバイブレータ４５は、第１検出回路１４の検出信号Ｓ１がＬに立ち下がったときに、放電開始を示す１ショットパルスを出力する。第１検出回路１４は、フリップフロップ４６は、この「放電開始信号」が入力されるとセットされてＬ出力となる。カウンタ４１は、常時、フリップフロップ４６のＨ出力を入力してリセットされており、「放電開始信号」を受けたフリップフロップ４６のＬ出力でリセットが解除されて、オシレータ４０からのクロックをカウントする。
【００３９】
コンパレータ４２は、ＲＯＭ４３からの設定値Ｔｏｎのデータ値と放電が発生したときからカウント値を出力するカウンタ４１からのカウント値とが一致したときに一致信号を出力する。従って、コンパレータＡ＝Ｂから一致信号が出力されるタイミングは、主電源回路８のスイッチング素子Ｔｒ１をオフするべき時点に一致する。一方、コンパレータ４２からの一致信号は、フリップフロップ４６のリセットに入力されるので、フリップフロップ４６がＨ出力になり、カウンタ４１がリセットされる。そして、カウンタ４１がリセットされるとコンパレータ４２におけるカウンタ４１のカウント値とＲＯＭ４３からのデータ値とが一致しなくなるから、コンパレータ４２から出力される一致信号はＬ出力になる。従って、この一致信号は、ほぼワンショットパルス状の信号である。
【００４０】
フリップフロップ４６は、上述したように、放電開始信号を入力してＬ信号を出力し、コンパレータ４２の一致信号を入力してリセットされてＨ信号を出力するので、フリップフロップがＬ信号を出力している時間は、設定値Ｔｏｎの時間に一致する。従って、フリップフロップ４６のＬ出力をインバータ４７で反転した信号が、第１スイッチング素子Ｔｒ１に印加されるゲート信号Ｇ１として出力される。
【００４１】
フリップフロップ５３は、第２検出回路１６からの電流を検出した検出信号Ｓ２でセットされ、コンパレータ５５の一致信号でリセットされる。このとき、図１に示された第2検出回路１６の差動増幅器２６の構成では、論理回路上は図４ （Ｆ）に示すように、電流を検出したときにＬになるから、インバータ５２で反転させてＨにした信号をフリップフロップ５３に入力する。一方、コンパレータ５５は、オフ時間Ｔｏｆｆの終了、言い換えれば、次の電圧パルスのオンで一致信号を出力するようにされている。従って、フリップフロップ５３は、ギャップに電流が流れたことを検出してから次の電圧パルスのオンまでＬ信号を出力する（図４（Ｅ））。
【００４２】
スリーステートバッファ４８は、コンパレータ５０の一致信号が出力していない入力信号がＬのときに、オシレータ４０のクロックＣＬの出力を禁止する。また、コンパレータ５０は、後述するが、補助電源遮断用の設定時間Ｓｏｆｆが終了してから次の電圧パルスがオンするまでの間に一致信号が出力されるようにされている。そのため、スリーステートバッファ４８は設定時間Ｓｏｆｆが経過してから次の電圧パルスがオンされるまでの間はクロックＣＫが出力されないクロックＣＫ’を出力する（図４（Ｄ））。
【００４３】
カウンタ４９は、フリップフロップ５３のＨ出力を受けて、電圧パルスのオンからギャップに電流が流れるまでの間はリセットされている。また、設定時間Ｓｏｆｆが経過してから次の電圧パルスがオンするまでの間は、スリーステートバッファ４８によりクロックＣＫを入力していない。従って、カウンタ４９は、第２検出回路の検出信号Ｓ２を受けてフリップフロップ５３の出力がＬになってから、次の電圧パルスがオンするまでの間カウントするが、設定時間Ｓｏｆｆが終了する時点までカウントしたところでクロックを入力しなくなるので、設定時間Ｓｏｆｆが終了してからリセットされるまでの間は一定のカウント値を出力をしたままとなる。
【００４４】
コンパレータ５０は、カウンタ４９のカウント値とＲＯＭ５１からの設定時間Ｓｏｆｆとが一致して一致信号を出力する。一方で、オフ時間Ｔｏｆｆが終了してフリップフロップ５３がＨ信号を出力し、カウンタ４９がリセットされて、ＲＯＭ５１の設定時間と一致しなくなる時点で、コンパレータ５０のＡ＝ＢはＬになり一致信号を出力しなくなる。要するに、コンパレータ５０は、設定時間Ｓｏｆｆの終了後から次の電圧パルスがオンするまでの間に一致信号を出力している（図４（Ｇ））。従って、このコンパレータ５０の一致信号をインバータ５８で反転した信号を補助電源回路１０の第２スイッチング素子Ｔｒ２のゲート信号Ｇ２として出力する（図４（Ｈ））。
【００４５】
カウンタ５４は、コンパレータ５０の出力をインバータ５７で反転した信号をリセットに入力するので、ゲート信号Ｇ２が出力している間はリセットされ、補助電源回路１０の遮断とともにカウントを開始する。コンパレータ５５は、ＲＯＭ５６からのオフ時間Ｔｏｆｆのデータを受けてカウンタ５４のカウント値と一致したときに一致信号を出力し、フリップフロップ５３をリセットする。上述したように、フリップフロップ５３がリセットされると、コンパレータ５０の出力がＬになるのでカウンタ５４がリセットされる。カウンタ５４がリセットされると、カウンタ５４とＲＯＭ５６のデータは一致しなくなるので、コンパレータ５５のＡ＝Ｂは、Ｌ出力になる。従って、カウンタ５４と、コンパレータ５５と、ＲＯＭ５６とは、次の電圧パルスを印加する時間を決めている。（図４（Ｂ）及び（Ｈ））。
【００４６】
以上のようにして、検出信号Ｓ１及びＳ２と、所定の設定値とに基づいてゲート信号Ｇ１及びＧ２が生成されることになる。
なお、上記実施例において用いた各数値例は、単に一例を示したに過ぎず、これらに限定されないのは勿論である。また、制御回路の具体的な構成は、図３に示されたものに限らず、論理回路の設計により種々の応用が可能である。
【００４７】
【発明の効果】
以上説明したように、本発明のワイヤ放電加工装置によれば、次のように優れた作用効果を発揮することができる。
主電源のオンオフ制御は間隙に印加されている電圧の変動に依存して行ない、他方で補助電源回路の副電源のオンオフ時間は間隙に流れる加工電流に依存するようにしているので、加工電流パルス幅をより短くして、且つ高いピーク電流値の加工電流パルスを安定して供給することができる。その結果、面粗度をより向上させることかできるのみならず、加工速度が遅くなったり、加工効率が低下したりすることも阻止できる。
また、間隙に印加された電圧が、予定された無負荷電圧あるいは無負荷電圧に近い加工電圧よりも相当高く設定されたしきい値に到達せずに放電したり、放電せずに短絡して間隙に電流が流れたときにも、所定の時間を越えて補助電源回路から電流が供給されることがなく、面粗度の悪化を防止することができる。
【図面の簡単な説明】
【図１】本発明に係るワイヤカット放電加工装置を示すブロック回路構成図である。
【図２】図１に示す回路構成中の各部における波形のタイミングチャートである。
【図３】制御回路の回路構成図である。
【図４】図３に示す回路中の一部の波形とギャップの電流とギャップの電圧の波形を模式的に示す図である。
【図５】従来のワイヤカット放電加工装置における電圧、電流波形を示す波形図である。
【図６】ギャップのキャパシタンスの変化によりギャップの電圧の立ち上がりが変化する状態を示す図である。
【符号の説明】
４  ワイヤ電極
６  被加工物
８  主電源回路
１０  補助電源回路
１２  加工間隙
１４  第１検出回路
１６  第２検出回路
１８  制御回路
２０  検出電源
２４  検出電源
２６  差動増幅器
Ｅ１  主電源
Ｅ２  副電源
Ｔｒ１  第１スイッチング素子
Ｔｒ２  第２スイッチング素子
Ｓｏｆｆ  補助電源遮断用の設定時間
【図１】
0003726940.tif 000002
【図２】
0003726940.tif 000003
【図３】
0003726940.tif 000004
【図４】
0003726940.tif 000005
【図５】
0003726940.tif 000006
【図６】
0003726940.tif 000007