(57)【特許請求の範囲】
【請求項１】
チャンバ内において、下層配線層と上層配線層の接続のため、ＷをＣＶＤ法で接続孔内部に埋め込むに際して、ＳｉＦ4 ガスを前記チャンバ内に流して、還元作用によるクリーニングとＳｉの層の形成を同時に行う第１工程と、その後ＳｉＨ4 ガスとＷＦ6 ガスをチャンバ内に流して、核形成を行う第２工程と、からなる核形成前処理ステップ兼核形成処理ステップと、前記核形成前処理ステップ兼核形成処理ステップ後のステップであって、チャンバ内にＷＦ6 ガスを流して、Ｗの成膜を行う工程からなるＷ成膜処理ステップと、を有することを特徴とする半導体素子の製造方法。
【請求項２】
請求項１記載の半導体素子の製造方法において、前記クリーニングは、ＴｉＯx などの物質を除去することを特徴とする半導体素子の製造方法。
【請求項３】
請求項２記載の半導体素子の製造方法において、前記ＴｉＯx などの物質は、前記接続孔の底部に存在することを特徴とする半導体素子の製造方法。
【請求項４】
請求項１記載の半導体素子の製造方法において、前記接続孔が形成された後、該接続孔の底面を清浄にするため、スパッタクリーニングを行う工程をさらに有することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係り、特に半導体素子の多層配線構造において、層間絶縁膜に設けた接続孔に金属を埋め込む際に、接続部の抵抗が上昇するのを防止する方法に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば、特開平１１−２６０８２３号公報に開示されるものがあった。
【０００３】
図６はかかる従来の半導体素子の断面図である。
【０００４】
この図において、１はＳｉ基板、２は絶縁膜、３は第１の配線層、４は層間絶縁膜、５は接続孔（ヴィアホール）、６は密着層、７はＷ（プラグ）、８は第２の配線層である。
【０００５】
この図に示すように、Ｓｉ基板１上に絶縁膜２を形成後、第１の配線層３を形成する。この第１の配線層３上に層間絶縁膜４を形成後、ホトリソ、エッチング工程により接続孔（ヴィアホール）５を形成する。その表面上に密着層６を形成後、Ｗ７を成膜し接続孔５を埋め込む。
【０００６】
上記したＷ７の成膜はその過程を分けると大きく２つに分けられる。
【０００７】
図７にその処理ステップにおけるガスのフローを示す。
【０００８】
第１ステップは、Ｗの核形成を行う核形成処理ステップであり、ＷＦ6 、ＳｉＨ4 、Ｈ2 を主原料として成膜している（ステップＳ１，Ｓ２）。
【０００９】
その第１ステップでは、まず、チャンバーにウエハを入れ、Ｗ７の成膜温度まで昇温させる。次に、原料ガスであるＷＦ6 、ＳｉＨ4 を導入し核形成と呼ばれるＷ７の薄膜の形成を行うが、この時、ＳｉＨ4 ガスを先に導入し、Ｓｉの層を形成してからＷＦ6 を導入する。
【００１０】
次いで、第２ステップは成膜処理ステップであり、ＳｉＨ4 を遮断し、ＷＦ6 とＨ2 を主原料として、Ｗ７を成膜する（ステップＳ３）。
【００１１】
このとき、ＣＶＤ−Ｗ膜により接続孔５を埋め込んだ後、全面エッチバックにて接続孔５内のみにＷ膜７を残すようにする。
【００１２】
【発明が解決しようとする課題】
上記したように、配線層３上に接続孔５を開孔するが、この時、前記配線層３上にＴｉＯｘなどの高抵抗の原因となる物質９が存在する。これらが密着層６との間に介在すると抵抗値が上昇するという問題点がある。
【００１３】
本発明は、上記状況に鑑みて、核形成の前に接続孔と密着層との間に高抵抗な物質が存在することをなくし、抵抗値が低く信頼性の高い接続孔を形成することができる半導体素子の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体素子の製造方法において、チャンバ内において、下層配線層と上層配線層の接続のため、ＷをＣＶＤ法で接続孔内部に埋め込むに際して、ＳｉＦ4 ガスを前記チャンバ内に流して、還元作用によるクリーニングとＳｉの層の形成を同時に行う第１工程と、その後ＳｉＨ4 ガスとＷＦ6 ガスをチャンバ内に流して、核形成を行う第２工程と、からなる核形成前処理ステップ兼核形成処理ステップと、前記核形成前処理ステップ兼核形成処理ステップ後のステップであって、チャンバ内にＷＦ6 ガスを流して、Ｗの成膜を行う工程からなるＷ成膜処理ステップと、を有することを特徴とする。
【００１５】
〔２〕上記〔１〕記載の半導体素子の製造方法において、前記クリーニングは、ＴｉＯx などの物質を除去することを特徴とする。
【００１６】
〔３〕上記〔２〕記載の半導体素子の製造方法において、前記ＴｉＯx などの物質は、前記接続孔の底部に存在することを特徴とする。
【００１７】
〔４〕上記〔１〕記載の半導体素子の製造方法において、前記接続孔が形成された後、この接続孔の底面を清浄にするため、スパッタクリーニングを行う工程をさらに有することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【００１９】
図１は本発明にかかる半導体素子の断面図である。
【００２０】
この図に示すように、Ｓｉ基板１１上に絶縁膜１２を形成後、第１の配線層１３を形成する。この第１の配線層１３上に層間絶縁膜１４を形成後、ホトリソ、エッチング工程により接続孔（ヴィアホール）１５を形成する。その上に密着層１６を形成後、Ｗ１７を成膜し接続孔１５を埋め込む。なお、１８は第２の配線層である。
【００２１】
その場合の接続孔（ヴィアホール）１５の埋め込み工程は以下の通りである。
【００２２】
図２は本発明の第１参考例を示す処理ステップとガスのフローを示す図である。
【００２３】
まず、接続孔を開口した後、底面を清浄にするためスパッタクリーニングを行った後に密着層を形成する。その後、埋め込みとしてＷをＣＶＤ法で形成する。この時、従来の方法では、図７に示すように、最初の処理ステップとして原料ガスであるＳｉＨ4 、ＷＦ6 を導入し核形成と呼ばれるＷの薄膜を形成する。この時ＳｉＨ4 ガスを先に導入し、Ｓｉの層を形成してからＷＦ6 ガスを導入する。
【００２４】
本発明の第１参考例では、図２に示すように、かかる従来の方法を改め、核形成ステップの前にＷＦ6 ガスを導入する（ステップＳ１１）。その後、従来方法と同様の核形成（ステップＳ１２，Ｓ１３）、Ｗ成膜（ステップＳ１４）と進む。
【００２５】
このように構成したので、第１参考例によれば、以下のような効果を奏することができる。
【００２６】
従来の方法によれば、接続孔を開口する時に接続孔底面には、図６に示すように、第１の配線層３上に生成したと想定できるＴｉＯｘなどの高抵抗の原因となる物質９が存在する。ところが、本発明の第１参考例では、図２に示すように、接続孔１５内部をＷ１７で埋め込む際に、最初の処理ステップ（ステップＳ１１）でＷＦ6 ガスを流すことによって、ＷＦ6 ガスの強い還元作用によるクリーニング効果のため、底部に存在するＴｉＯｘなどの高抵抗の原因となる物質９を除去することが可能となる。この結果、従来のように、第１の配線層３上に生成したと想定できるＴｉＯｘなどの物質９が存在することはなくなり、抵抗上昇は無く、良好な抵抗値が得られる。
【００２７】
次に、本発明の第２参考例について説明する。
【００２８】
図３は本発明の第２参考例を示す処理ステップとガスのフローを示す図である。
【００２９】
接続孔を開口した後、底面を清浄にするためにスパッタクリーニングを行った後に密着層を形成する。その後、埋め込みとしてＷをＣＶＤ法で形成する。このＷ−ＣＶＤ処理のステップにおいて、最初の処理ステップで還元性の高い、クリーニング効果のあるＮＦ3 ガスをチャンバ内に流す（ステップＳ２１）。続いて、従来の方法と同様に、核形成（ステップＳ２２，ステップＳ２３）を行ってからＷを成膜（ステップＳ２４）する。
【００３０】
このように構成したので、第２参考例によれば、以下のような効果を奏することができる。
【００３１】
従来の場合は、接続孔を開口する時に接続孔底面には第１の配線層上に生成したと想定できるＴｉＯｘなどの高抵抗の原因となる物質が存在するが、本発明の第２参考例では、接続孔内部をＷで埋め込む際に、最初の処理ステップ（ステップＳ２１）でＮＦ3 ガスを流すことによって、ＮＦ3 ガスの強い還元作用による高いクリーニング効果のため、底部に存在するＴｉＯｘなどの高抵抗の原因となる物質を除去することが可能となる。この結果、抵抗上昇がなく良好な抵抗値が得られる。
【００３２】
次に、本発明の第３参考例について説明する。
【００３３】
図４は本発明の第３参考例を示す処理ステップとガスのフローを示す図である。
【００３４】
接続孔を開口した後、底面を清浄にするためにスパッタクリーニングを行った後に密着層を形成する。その後、埋め込みとしてＷをＣＶＤ法で形成する。このＷ−ＣＶＤ処理のステップにおいて、最初のステップでＳｉＦ4 ガスをチャンバ内に流す（ステップＳ３１）。続いて、従来の方法と同様に、核形成（ステップＳ３２，ステップＳ３３）を行ってからＷを成膜（ステップＳ３４）する。
【００３５】
このように構成したので、第３参考例によれば、以下のような効果を奏することができる。
【００３６】
接続孔を開口する時に接続孔底面には第１の配線層上に生成したと想定できるＴｉＯｘなどの高抵抗の原因となる物質が存在する。接続孔内部をＷで埋め込む際に、最初の処理ステップ（ステップＳ３１）でＳｉＦ4 ガスを流すことによって、ＳｉＦ4 ガスの強い還元作用により、底部に存在するＴｉＯｘなどの高抵抗の原因となる物質を除去することが可能となり、抵抗上昇がなく良好な抵抗値が得られる。
【００３７】
次に、本発明の実施例について説明する。
【００３８】
図５は本発明の実施例を示す処理ステップとガスのフローを示す図である。
【００３９】
接続孔を開口した後、底面を清浄にするためスパッタクリーニングを行った後に密着層を形成する。その後埋め込みとしてＷをＣＶＤ法で形成する。このＷ−ＣＶＤ処理のステップにおいて、最初のステップでＳｉＦ4 ガスをチャンバ内に流して（ステップＳ４１）クリーニング作用を行わせて、ＳｉＨ4 ・ＷＦ6 フローで核形成（ステップＳ４２）を行わせた後、ＳｉＨ4 をストップしたＷＦ6 フローでＷの成膜（ステップＳ４３）を行う。
【００４０】
このように構成したので、実施例によれば、以下のような効果を奏することができる。
【００４１】
接続孔を開口する時に接続孔底面には第１の配線層上に生成したと想定できるＴｉＯｘなどの高抵抗の原因となる物質が存在する。接続孔内部をＷで埋め込む際に、最初のステップでＳｉＦ4 ガスを流す（ステップＳ４１）ことによって、ＳｉＦ4 ガスの強い還元作用により、底部に存在するＴｉＯｘなどの高抵抗の原因となる物質を除去することが可能となり、抵抗上昇がなく良好な抵抗値が得られる。
【００４２】
また、この時にＳｉＦ4 ガスによる底部のクリーニングと同時にＳｉの層が形成される。
【００４３】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００４４】
【発明の効果】
以上、詳細に説明したように、本発明によれば、核形成の前に接続孔と密着層との間に高抵抗な物質が存在することがなくなり、抵抗値が低く、信頼性の高い接続孔を形成することができる。
【図面の簡単な説明】
【図１】  本発明にかかる半導体素子の断面図である。
【図２】  本発明の第１参考例を示す処理ステップとガスのフローを示す図である。
【図３】  本発明の第２参考例を示す処理ステップとガスのフローを示す図である。
【図４】  本発明の第３参考例を示す処理ステップとガスのフローを示す図である。
【図５】  本発明の実施例を示す処理ステップとガスのフローを示す図である。
【図６】  従来の半導体素子の断面図である。
【図７】  従来の処理ステップとガスのフローを示す図である。
【符号の簡単な説明】
１１    Ｓｉ基板
１２    絶縁膜
１３    第１の配線層
１４    層間絶縁膜
１５    接続孔（ヴィアホール）
１６    密着層
１７    Ｗ
１８    第２の配線層
【図１】
0003696587.tif 000002
【図２】
0003696587.tif 000003
【図３】
0003696587.tif 000004
【図４】
0003696587.tif 000005
【図５】
0003696587.tif 000006
【図６】
0003696587.tif 000007
【図７】
0003696587.tif 000008