(57)【特許請求の範囲】
【請求項１】
複数の光電変換部と、これら光電変換部で光電変換された信号電荷を転送する転送部と、この転送部から出力された信号電荷に応じた電圧を出力する電圧出力部と、この電圧出力部の出力インピーダンスを変換するインピーダンス変換部とを備え、
前記インピーダンス変換部は、直列接続された駆動トランジスタおよび負荷トランジスタからなるソースフォロワ回路を２段以上縦続接続して構成され、初段の前記ソースフォロワ回路内の前記駆動トランジスタのゲート端子に前記電圧出力部の出力電圧を供給する固体撮像装置において、
前記各ソースフォロワ回路内の前記負荷トランジスタの一端はそれぞれ基準電圧に設定され、
前記各ソースフォロワ回路内の前記駆動トランジスタの一端には所定の電圧が印加され、
初段の前記ソースフォロワ回路内の前記負荷トランジスタのしきい値電圧の絶対値を、初段以外の前記ソースフォロワ回路内のすべての前記負荷トランジスタのしきい値電圧の絶対値よりも大きくしたことを特徴とする固体撮像装置。
【請求項２】
前記各ソースフォロワ回路内のすべての前記駆動トランジスタのしきい値電圧は０Ｖに設定され、
初段の前記ソースフォロワ回路内の前記負荷トランジスタのしきい値電圧の絶対値は第１の電圧に設定され、
初段以外の前記ソースフォロワ回路内のすべての前記負荷トランジスタのしきい値電圧の絶対値は、前記第１の電圧よりも小さい第２の電圧に設定され、
前記各ソースフォロワ回路内の前記負荷トランジスタそれぞれについて、ゲート端子とソース端子とを前記基準電圧に設定したことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
複数の光電変換部と、これら光電変換部で光電変換された信号電荷を転送する転送部と、この転送部から出力された信号電荷に応じた電圧を出力する電圧出力部と、この電圧出力部の出力インピーダンスを変換するインピーダンス変換部とを備え、
前記インピーダンス変換部は、直列接続された駆動トランジスタおよび負荷トランジスタからなるソースフォロワ回路を２段以上縦続接続して構成され、初段の前記ソースフォロワ回路内の前記駆動トランジスタのゲート端子に前記電圧出力部の出力電圧を供給する固体撮像装置において、
前記各ソースフォロワ回路内の前記負荷トランジスタの一端はそれぞれ基準電圧に設定され、
前記各ソースフォロワ回路内の前記駆動トランジスタの一端には所定の電圧が印加され、
前記各ソースフォロワ回路内の全トランジスタは、ｎ型MOSトランジスタおよびｐ型MOSトランジスタのいずれか一方で構成され、
前記各ソースフォロワ回路内の全トランジスタがｎ型MOSトランジスタで構成される場合には、初段の前記ソースフォロワ回路内の前記駆動トランジスタのしきい値電圧を、初段以外の前記ソースフォロワ回路内のすべての前記駆動トランジスタのしきい値電圧よりも大きくし、
前記各ソースフォロワ回路内の全トランジスタがｐ型MOSトランジスタで構成される場合には、初段の前記ソースフォロワ回路内の前記駆動トランジスタのしきい値電圧を、初段以外の前記ソースフォロワ回路内のすべての前記駆動トランジスタのしきい値電圧よりも小さくしたことを特徴とする固体撮像装置。
【請求項４】
初段の前記ソースフォロワ回路内の前記駆動トランジスタのしきい値電圧は０Ｖに設定され、
前記各ソースフォロワ回路内のすべての前記負荷トランジスタのゲート端子およびソース端子は前記基準電圧に設定され、
前記各ソースフォロワ回路内の全トランジスタがｎ型MOSトランジスタで構成される場合には、初段以外の前記ソースフォロワ回路内の前記駆動トランジスタのしきい値電圧は、０Ｖより低い第１の電圧に設定され、
前記各ソースフォロワ回路内の全トランジスタがｐ型MOSトランジスタで構成される場合には、初段以外の前記ソースフォロワ回路内の前記駆動トランジスタのしきい値電圧は、０Ｖより高い第２の電圧に設定されることを特徴とする請求項３に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の光電変換部と、各光電変換部で光電変換された信号電荷を転送する転送部とを有する固体撮像装置に関し、特に、固体撮像装置の出力段の回路構成に関する。
【０００２】
【従来の技術】
図６は従来の固体撮像装置の概略構成を示す図である。図６の固体撮像装置は、各画素に対応して設けられる複数の光電変換部１と、各光電変換部１で光電変換された信号電荷を順次転送する電荷転送部２と、電荷転送部２から出力された信号電荷に応じた電圧を出力する浮遊拡散層３（または浮遊電極）と、浮遊拡散層３に接続されるインピーダンス変換部４とを備える。
【０００３】
浮遊拡散層３には、一定のバイアスに浮遊拡散層をリセットするためのMOS トランジスタＱ１と、電荷転送部２から転送された信号電荷を蓄積するコンデンサＣJ とが接続され、MOS トランジスタＱ１が非導通のときにコンデンサＣJ に蓄積された電荷に応じて、浮遊拡散層３の電圧が変化する。
【０００４】
インピーダンス変換部４は、縦続接続された２つのソースフォロワ回路４１，４２により構成される。ソースフォロワ回路４１は、直列接続されたドライバトランジスタＱD1と負荷トランジスタＱL1とを有する。同様に、ソースフォロワ回路４２は、直列接続されたドライバトランジスタＱD2と負荷トランジスタＱL2とを有する。これら各トランジスタはいずれもｎ型MOS トランジスタにより構成される。ドライバトランジスタＱD1，ＱD2の一端には電源電圧ＶD が印加され、負荷トランジスタＱL1，ＱL2の一端は接地されている。
【０００５】
ドライバトランジスタＱD1，ＱD2はいずれも、チャネル領域にイオン注入を行わない表面チャネルトランジスタであり、これらドライバトランジスタＱD1，ＱD2のしきい値電圧ＶTHD1，ＶTHD2は０Ｖである。
【０００６】
一方、負荷トランジスタＱL1，ＱL2はいずれも、しきい値電圧調整のためリンイオンの注入を行ったディプレッション型のトランジスタであり、各負荷トランジスタＱL1，ＱL2のしきい値電圧ＶTHL1，ＶTHL2は（−２）Ｖに設定される。
【０００７】
典型的な初段のドライバトランジスタＱD1のチャネル幅Ｗとチャネル長Ｌとの寸法比（Ｗ／Ｌ）D1は約６μｍ／２μｍ、同負荷トランジスタＱL1の寸法比（Ｗ／Ｌ）L1は約20μｍ／15μｍ、後段のドライバトランジスタＱD2の寸法比（Ｗ／Ｌ）D2は約150 μｍ／２μｍ、同負荷トランジスタＱL2の寸法比（Ｗ／Ｌ）L2は約40μｍ／２μｍである。また、各ドライバトランジスタＱD1，ＱD2と負荷トランジスタＱL1，ＱL2のゲート酸化膜は約500 オンク゛ストローム、電源電圧ＶD は15Ｖ程度に設定される。
【０００８】
図６において、MOS トランジスタＱ１，ＱD1，ＱD2のゲート−ドレイン間の寄生容量をそれぞれＣ１〜Ｃ３とすると、浮遊拡散層３の総対地容量Ｃは、Ｃ＝ＣJ ＋Ｃ1 ＋Ｃ2 で表され、電荷電圧変換比は、１／（ＣJ ＋Ｃ1 ＋Ｃ2 ）で与えられる。
【０００９】
【発明が解決しようとする課題】
図６のような２段構成のソースフォロワ回路４１，４２で発生されるノイズの出力信号への影響を軽減するには、上述した電荷電圧変換比は大きい方が望ましく、例えば寄生容量Ｃ1 を小さくすればよい。このため、従来は、上述したように、初段のドライバトランジスタＱD1のゲート幅Ｗを６μｍ程度に小さく設計していた。
【００１０】
また、初段のドライバトランジスタＱD1のゲート長Ｌは、短チャネル効果による特性の劣化や信頼性の劣化を防止するためには、約２μｍより短くするのは望ましくない。このため、後述するように、初段のソースフォロワ回路４１のカットオフ周波数を高くすることは困難で、図６の固体撮像装置は、高速駆動させたときに、良好な出力波形が得られないという問題があった。
【００１１】
ここで、カットオフ（遮断）周波数を高くする方策について検討する。
【００１２】
カットオフ周波数を高くするには、初段のドライバトランジスタＱD1と負荷トランジスタＱL1の各寸法比（Ｗ／Ｌ）D1，（Ｗ／Ｌ）L1のいずれかを大きくすればよい。ところが、初段のドライバトランジスタＱD1の寸法比（Ｗ／Ｌ）D1は、上述したように、電荷電圧変換比の制約から大きくすることはできない。
【００１３】
また、初段の負荷トランジスタＱL1の寸法比（Ｗ／Ｌ）L1を大きくするには、負荷トランジスタＱL1のゲート長Ｌを短くすることも考えられるが、このようにすると、負荷トランジスタＱL1の面積に反比例してフリッカノイズ（1/f 雑音）が増えることが知られている。また、ゲート幅Ｗを大きくすると、ドレイン拡散層の面積やドレイン−ゲート間のカップリング容量の増加により寄生容量Ｃ４が増えるという副作用が生じ、結果的に、カットオフ周波数は高くならない。
【００１４】
一方、負荷トランジスタＱL1，ＱL2に注入する不純物（リン）イオンの量を変更して負荷トランジスタＱL1，ＱL2のしきい値電圧を調整することにより、カットオフ周波数を高くすることも考えられる。
【００１５】
例えば、図７は、縦続接続された２段構成のソースフォロワ回路４１，４２内の負荷トランジスタＱL1，ＱL2に図６よりも多くのリンイオンを注入し、しきい値電圧ＶTHL1，ＶTHL2を（−４）Ｖまで下げた例を示す回路図である。しきい値電圧ＶTHL1，ＶTHL2を下げると、カットオフ周波数を高くすることができるが、その一方で、後段のソースフォロワ回路４２の出力電圧レベルが低下し、線形動作が可能な入力電圧の範囲が狭くなってしまう。
【００１６】
本発明は、このような点に鑑みてなされたものであり、その目的は、回路や製造工程を複雑化することなく、また、線形動作が可能な入力電圧範囲を狭めることなく、カットオフ（遮断）周波数を高くすることができる固体撮像装置を提供することにある。
【００１７】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、複数の光電変換部と、これら光電変換部で光電変換された信号電荷を転送する転送部と、この転送部から出力された信号電荷に応じた電圧を出力する電圧出力部と、この電圧出力部の出力インピーダンスを変換するインピーダンス変換部とを備え、前記インピーダンス変換部は、直列接続された駆動トランジスタおよび負荷トランジスタからなるソースフォロワ回路を２段以上縦続接続して構成され、初段の前記ソースフォロワ回路内の前記駆動トランジスタのゲート端子に前記電圧出力部の出力電圧を供給する固体撮像装置において、前記各ソースフォロワ回路内の前記負荷トランジスタの一端はそれぞれ基準電圧に設定され、前記各ソースフォロワ回路内の前記駆動トランジスタの一端には所定の電圧が印加され、初段の前記ソースフォロワ回路内の前記負荷トランジスタのしきい値電圧の絶対値を、初段以外の前記ソースフォロワ回路内のすべての前記負荷トランジスタのしきい値電圧の絶対値よりも大きくしたものである。
【００１９】
本発明の一態様は、複数の光電変換部と、これら光電変換部で光電変換された信号電荷を転送する転送部と、この転送部から出力された信号電荷に応じた電圧を出力する電圧出力部と、この電圧出力部の出力インピーダンスを変換するインピーダンス変換部とを備え、前記インピーダンス変換部は、直列接続された駆動トランジスタおよび負荷トランジスタからなるソースフォロワ回路を２段以上縦続接続して構成され、初段の前記ソースフォロワ回路内の前記駆動トランジスタのゲート端子に前記電圧出力部の出力電圧を供給する固体撮像装置において、前記各ソースフォロワ回路内の前記負荷トランジスタの一端はそれぞれ基準電圧に設定され、前記各ソースフォロワ回路内の前記駆動トランジスタの一端には所定の電圧が印加され、前記各ソースフォロワ回路内の全トランジスタは、ｎ型MOSトランジスタおよびｐ型MOSトランジスタのいずれか一方で構成され、前記各ソースフォロワ回路内の全トランジスタがｎ型MOSトランジスタで構成される場合には、初段の前記ソースフォロワ回路内の前記駆動トランジスタのしきい値電圧を、初段以外の前記ソースフォロワ回路内のすべての前記駆動トランジスタのしきい値電圧よりも大きくし、前記各ソースフォロワ回路内の全トランジスタがｐ型MOSトランジスタで構成される場合には、初段の前記ソースフォロワ回路内の前記駆動トランジスタのしきい値電圧を、初段以外の前記ソースフォロワ回路内のすべての前記駆動トランジスタのしきい値電圧よりも小さくしたことを特徴とする固体撮像装置を提供するものである。
【００２０】
【発明の実施の形態】
〔第１の実施形態〕
以下、本発明に係る固体撮像装置について、図面を参照しながら具体的に説明する。図１は本発明に係る固体撮像装置の一実施形態の回路図である。図１では、図６と共通する構成部分に同一符号を付している。
【００２１】
図１の固体撮像装置は、図６に示す従来の装置とほぼ同じように構成され、各画素に対応して設けられる複数の光電変換部１と、各光電変換部１で光電変換した信号電荷を転送する電荷転送部２と、電荷転送部２から出力された信号電荷を電圧として検出する浮遊拡散層３（または浮遊電極）と、浮遊拡散層３に接続されインピーダンス変換を行うインピーダンス変換部４とを備える。インピーダンス変換部４は、図６と同様に、縦続接続された２つのソースフォロワ回路４１，４２からなる。ソースフォロワ回路４１は、直列接続されたドライバトランジスタＱD1と負荷トランジスタＱL1とを有し、ソースフォロワ回路４２は、直列接続されたドライバトランジスタＱD2と負荷トランジスタＱL2とを有する。これら各トランジスタはいずれもｎ型MOS トランジスタにより構成され、ドライバトランジスタＱD1，ＱD2の一端には電源電圧ＶD が印加され、負荷トランジスタＱL1，ＱL2の一端は接地されている。
【００２２】
本実施形態は、初段のソースフォロワ回路４１内の負荷トランジスタＱL1のしきい値電圧ＶTHL1を図６に示す従来の回路よりも低くしたことを特徴とする。すなわち、本実施形態では、初段のソースフォロワ回路４１内の負荷トランジスタＱL1のしきい値電圧ＶTHL1を約（−４）Ｖ、後段のソースフォロワ回路４２内の負荷トランジスタＱL2のしきい値電圧ＶTHL2を（−２）Ｖに設定している。
【００２３】
このようなしきい値電圧の調整は、負荷トランジスタＱL1，ＱL2のチャネル領域に注入される不純物（リン）イオンの量を調整することにより行われる。より詳細には、初段の負荷トランジスタＱL1に対しては、後段の負荷トランジスタＱL2よりも多くのリンイオンを注入して、各負荷トランジスタＱL1，ＱL2のしきい値電圧ＶTHL1，ＶTHL2を上述した値にする。
【００２４】
次に、図１の固体撮像装置のカットオフ周波数について説明する。
【００２５】
よく知られているように、単体のｎ型MOS トランジスタのV-I 特性は、飽和領域（ＶDS≧ＶGS−ＶTH、ただし、ＶDSはドレイン−ソース間電圧、ＶGSはゲート−ソース間電圧）内では（１）式で表される。
ＩDS＝ｋn ・（Ｗ／Ｌ）・（ＶGS−ＶTH）2     …  （１）
ただし、ｋn ＝μεox／（２ｔox）で、ｔoxはゲート酸化膜厚、μは易動度、εoxは酸化膜比誘電率である。
【００２６】
（１）式を用いると、図１に示す初段のソースフォロワ回路４１の出力Ｖout1は（２）式で与えられる。ただし、（Ｗ／Ｌ）L1は負荷トランジスタＱL1のゲート幅Ｗとゲート長Ｌの寸法比、（Ｗ／Ｌ）D1はドライバトランジスタＱD1の寸法比である。
【００２７】
【数１】
0003651647.tif 000002
この初段のソースフォロワ回路４１のカットオフ周波数ｆは（３）式で与えられる。ただし、Ｃ3 はＱD2の寄生容量、Ｃ4 はＱD2の入力容量である。
【００２８】
【数２】
0003651647.tif 000003
次に、図１に示す後段のソースフォロワ回路４２の線形動作が可能な入力電圧の範囲について検討する。
【００２９】
図６に示す従来の後段のソースフォロワ回路４２の出力Ｖout2は（４）式で与えられる。ただし、（Ｗ／Ｌ）L2は負荷トランジスタＬ２の寸法比、（Ｗ／Ｌ）D2はドライバトランジスタＤ２の寸法比である。
【００３０】
【数３】
0003651647.tif 000004
初段のドライバトランジスタＱD1の飽和条件より、（５）式の関係が成り立つ。ただし、ＶINは電荷転送部２の出力、ＶD は電源電圧である。
ＶIN  ＜  ＶD     …  （５）
また、後段の負荷トランジスタＱL2の飽和条件より、（６）式の関係が成り立つ。
Ｖout2  ＜  ＶTHL2    …  （６）
（４）〜（６）式より、線形動作が可能な入力電圧の範囲は（７）式で与えられる。
【００３１】
【数４】
0003651647.tif 000005
図６に示す従来の固体撮像装置では、初段と後段の負荷トランジスタＱL1，ＱL2のしきい値電圧ＶTHL1，ＶTHL2をいずれも（−２）Ｖにしていたが、本実施形態では、初段の負荷トランジスタＱL1のしきい値電圧ＶTHL1を（−４）Ｖ、後段の負荷トランジスタＱL2のしきい値電圧ＶTHL2を（−２）Ｖに設定している。これにより、（４）式からわかるように、本実施形態の固体撮像装置のカットオフ周波数は従来の２倍になる。
【００３２】
このとき、（７）式からわかるように、ソースフォロワ回路４１，４２の線形動作が可能な入力電圧の範囲は若干減少してしまうが、後段の負荷トランジスタＱL2のしきい値電圧ＶTHL2は従来と同じ電圧値であるため、線形動作が可能な入力電圧範囲の減少量を実用上問題のない範囲内に留めることができる。
【００３３】
すなわち、第１の実施形態によれば、線形動作が可能な入力電圧範囲をほとんど狭めることなく、固体撮像装置の出力段のカットオフ（遮断）周波数を高くすることができる。また、第１の実施形態では、２段構成のソースフォロワ回路４１，４２内の負荷トランジスタＱL1，ＱL2のゲート端子をいずれもソース端子に接続するため、負荷トランジスタＱL1，ＱL2のゲート電圧を生成する回路が不要となり、固体撮像装置の構成を簡略化できる。
【００３４】
なお、図１に示す各MOS トランジスタＱD1，ＱD2，ＱL1，ＱL2のしきい値電圧は、図示された値に限定されない。すなわち、初段の負荷トランジスタＱL1のしきい値電圧ＶTHL1が後段の負荷トランジスタＱL2のしきい値電圧ＶTHL2よりも低ければよく、各しきい値電圧は（−４）Ｖ、（−２）Ｖに限定されない。また、駆動トランジスタＱD1，ＱD2のしきい値電圧ＶTHD1，ＶTHD2も０Ｖ以外の電圧にしてもよい。
【００３５】
〔第２の実施形態〕
第１の実施形態では、初段の負荷トランジスタＱL1のゲート端子を接地しているが、ゲート端子に所定の電圧を印加することによっても、第１の実施形態と同様の効果を得ることができる。
【００３６】
図２は第２の実施形態における固体撮像装置の出力段の回路図である。図２の回路は、２段構成のソースフォロワ回路４１，４２内の４つのｎ型MOS トランジスタＱD1，ＱD2，ＱL1，ＱL2のしきい値電圧をいずれも０Ｖに設定し、かつ、初段の負荷トランジスタＱL1のゲート端子に４Ｖを印加し、かつ、後段の負荷トランジスタＱL2のゲート端子に２Ｖを印加する点で、図１に示す第１の実施形態と異なる。
【００３７】
図１，２のいずれの回路も、（１）式内の（ＶGS−ＶTH）は同じ値になるため、第２の実施形態のV-I 特性は第１の実施形態と同じになる。また、（３）式内の（−ＶTHL1）も第１の実施形態と同じ値になるため、第２の実施形態では第１の実施形態と同じカットオフ周波数が得られる。
【００３８】
また、第２の実施形態では、２段構成のソースフォロワ回路４１，４２内の全トランジスタのしきい値電圧を０Ｖにしているため、チャネル領域にリンイオンを注入する工程が不要となり、製造工程を簡略化できる。
【００３９】
なお、第２の実施形態では、４Ｖや２Ｖの電圧を生成する回路が新たに必要になるが、この回路は、図１に示す光電変換部１、電荷転送部２、浮遊拡散層３およびインピーダンス変換部４と同一基板上に集積化してもよく、あるいは、外部回路から供給してもよい。
【００４０】
また、図２に示す各ソースフォロワ回路４１，４２内の負荷トランジスタＱL1，ＱL2のゲート端子に印加する電圧は図示された電圧値に限定されない。ただし、カットオフ周波数を高くするには、前段の負荷トランジスタＱL1のゲート電圧を後段の負荷トランジスタＱL2のゲート電圧よりも高くする必要がある。さらに、各ソースフォロワ回路４１，４２内の各しきい値電圧を、０Ｖ以外の電圧値にしてもよい。
【００４１】
〔第３の実施形態〕
従来の回路（図７）のように、初段および後段の負荷トランジスタＱL1，ＱL2のしきい値電圧ＶTHL1，ＶTHL2を（−２）Ｖから（−４）Ｖに下げると、カットオフ周波数は高くなるものの、（７）式からわかるように、線形動作が可能な入力電圧の範囲が狭くなってしまう。この理由は、後段のソースフォロワ回路４２の出力電圧レベルが低下するためである。そこで、以下に説明する第３の実施形態では、後段のソースフォロワ回路４２の出力電圧レベルが低下しないようにしたことを特徴とする。
【００４２】
図３は第３の実施形態における固体撮像装置の出力段の回路図である。図３の回路は、２段構成のソースフォロワ回路４１，４２内の負荷トランジスタＱL1，ＱL2のしきい値電圧を（−４）Ｖに、初段のドライバトランジスタＱD1のしきい値電圧を０Ｖに、後段のドライバトランジスタＱD2のしきい値電圧を（−２）Ｖにそれぞれ設定している。
【００４３】
このように、後段のドライバトランジスタＱD2のしきい値電圧を０Ｖより低くすることにより、後段のソースフォロワ回路４２の出力電圧レベルが従来よりも高くなり、線形動作が可能な入力電圧の範囲が広がる。また、第３の実施形態では、負荷トランジスタＱL1，ＱL2のしきい値電圧を（−２）Ｖよりも低い（−４）Ｖに設定するため、従来よりもカットオフ周波数を高くすることができる。さらに、第３の実施形態によれば、第１の実施形態と同様に、負荷トランジスタＱL1，ＱL2のゲート電圧を生成する回路が不要となり、固体撮像装置の構成を簡略化できる。
【００４４】
なお、図３に示す各ソースフォロワ回路４１，４２内の各トランジスタのしきい値電圧は図示された電圧値に限定されない。すなわち、後段のドライバトランジスタＱD2のしきい値電圧ＶTHD2が、前段のドライバトランジスタＱD1のしきい値電圧ＶTHD1よりも低ければよく、各しきい値電圧は図示された以外の電圧値であってもよい。
【００４５】
上述した各実施形態では、ソースフォロワ回路４１，４２を２段縦続接続する例を説明したが、ソースフォロワ回路を３段以上縦続接続してもよい。ソースフォロワ回路を３段以上縦続接続した場合には、第１の実施形態においては、初段のソースフォロワ回路４１内の負荷トランジスタＱL1のしきい値電圧を、初段以外の他のすべてのソースフォロワ回路内の負荷トランジスタＱL2等のしきい値電圧よりも小さくすればよい。また、第２の実施形態においては、初段のソースフォロワ回路４１内の負荷トランジスタＱL1のゲート電圧を、初段以外の他のすべてのソースフォロワ回路内の負荷トランジスタＱL2等のゲート電圧よりも大きくすればよい。また、第３の実施形態においては、初段のソースフォロワ回路４１内の駆動トランジスタＱD1のしきい値電圧を、初段以外の他のすべてのソースフォロワ回路内の駆動トランジスタＱD2等のしきい値電圧よりも大きくすればよい。
【００４６】
なお、上述した各実施形態では、ｎ型MOS トランジスタによりソースフォロワ回路４１，４２を構成する例を説明したが、ｐ型MOS トランジスタによりソースフォロワ回路４１，４２を構成してもよい。例えば、図４，５はそれぞれ、第１および第３の実施形態をｐ型MOS トランジスタで構成した例を示す回路図である。これらの図に示すように、ｐ型MOS トランジスタで構成した場合には、電源電圧、しきい値電圧、およびゲート電圧の極性が逆になる他は、ｎ型MOS トランジスタと同じように構成される。
【００４７】
【発明の効果】
以上詳細に説明したように、本発明によれば、例えば、初段のソースフォロワ回路内の負荷トランジスタのしきい値電圧を、初段以外のソースフォロワ回路内のすべての負荷トランジスタのしきい値電圧よりも小さくするため、線形動作が可能な入力電圧の範囲を狭めることなく、固体撮像装置の出力段のカットオフ周波数を従来よりも高くすることができ、固体撮像装置の電気的性能が向上する。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施形態の回路図。
【図２】第２の実施形態における固体撮像装置の出力段の回路図。
【図３】第３の実施形態における固体撮像装置の出力段の回路図。
【図４】第１の実施形態をｐ型MOS トランジスタで構成した回路図。
【図５】第３の実施形態をｐ型MOS トランジスタで構成した回路図。
【図６】従来の固体撮像装置の概略構成を示す図。
【図７】負荷トランジスタのスレッショルド電圧を低くした例を示す回路図。
【符号の説明】
１  光電変換部
２  電荷転送部
３  浮遊拡散層
４  インピーダンス変換部
４１，４２  ソースフォロワ回路
【図１】
0003651647.tif 000006
【図２】
0003651647.tif 000007
【図３】
0003651647.tif 000008
【図４】
0003651647.tif 000009
【図５】
0003651647.tif 000010
【図６】
0003651647.tif 000011
【図７】
0003651647.tif 000012