(57)【特許請求の範囲】
【請求項１】
１個の送信側回路と１個または複数の受信側回路とを、１信号当り１本の伝送線による伝送路により接続する信号伝送回路であって、
上記送信側回路における１つの電圧供給部と上記伝送路との間に介設され、上記送信側回路の内部回路からのデジタル信号に応じて動作する出力用トランジスタと、
上記受信側回路に配置され、上記受信側回路の内部回路につながり、上記受信側回路の内部回路にデジタル信号を出力するためのノードと、
上記受信側回路に配置され、上記ノードと上記伝送路との間に介設された受信用トランジスタと、
上記ノードを、上記送信側回路の電圧供給部と上記ノードとの間で電位差が生じるようにプリチャージするためのプリチャージ手段とを備え、
上記プリチャージ手段は、クロック信号に同期したモード切替信号に応じて動作するものであり、
互いに電位が異なる第１電圧信号及び第２電圧信号を受けて、上記受信用トランジスタに上記第１電圧信号と上記第２電圧信号とを上記モード切替信号に応じて交替的に供給するための切り替え手段をさらに備えることを特徴とする信号伝送回路。
【請求項２】
請求項１に記載の信号伝送回路において、
上記プリチャージ手段は、ソースが電源電圧供給部に接続され、ゲートに上記モード切替信号を受け、ドレインが上記ノードに接続されたＭＩＳトランジスタにより構成されており、
上記受信用トランジスタは、ソースが上記伝送路に接続され、ドレインが上記ノードに接続されたＭＩＳトランジスタにより構成されており、
上記切り替え手段は、上記受信用トランジスタのゲートに上記第１電圧信号と上記第２電圧信号とを上記モード切替信号に応じて交替的に供給するためのセレクタ回路であることを特徴とする信号伝送回路。
【請求項３】
請求項２に記載の信号伝送回路において、
上記プリチャージ用トランジスタと上記ノードとの間に介設され、上記ノードの電圧レベルを調節するためのレベル調整用トランジスタをさらに備えていることを特徴とする信号伝送回路。
【請求項４】
請求項１に記載の信号伝送回路において、
上記受信側回路に配置され、上記受信側回路の内部回路につながり、上記受信側回路の内部回路にデジタル信号を出力するための第２のノードと、
上記受信側回路に配置され、上記第２のノードと上記伝送路との間に介設された第２の受信用トランジスタと、
上記第２のノードを、上記送信側回路の電圧供給部と上記第２のノードとの間で電位差が生じるようにプリチャージするための第２のプリチャージ手段とをさらに備えていることを特徴とする信号伝送回路。
【請求項５】
請求項４に記載の信号伝送回路において、
上記受信側回路の上記ノードから出力されるデジタル信号を、上記クロック信号に同期した立ち上がり信号と同期させて上記受信側回路の内部回路に供給するための第１のラッチ手段と、
上記受信側回路の上記第２のノードから出力されるデジタル信号を、上記クロック信号に同期した立ち下がり信号と同期させて上記受信側回路の内部回路に供給するための第２のラッチ手段と
をさらに備えていることを特徴とする信号伝送回路。
【請求項６】
請求項１〜５のうちいずれか１つに記載の信号伝送回路において、
待機時に上記第１電圧信号を上記第２電圧信号と同じ電位にするように構成されていることを特徴とする信号伝送回路。
【請求項７】
請求項６に記載の信号伝送回路において、
上記受信側回路を複数個備えており、
１つの受信側回路は、
データ取り込み開始時より一定時間前に、制御信号を取り込むことにより、上記１つの受信側回路の第１電圧信号を印加し、
データ取り込み終了時から一定時間後に、上記第１電圧信号を上記第２電圧信号と同じ電位にするようにし、
上記データ取り込み終了時より一定時間前に、他の１つの受信側回路に第１電圧信号を印加するための制御信号を、他の１つの受信側回路に出力する
ことを特徴とする信号伝送回路。
【請求項８】
請求項１に記載の信号伝送回路において、
上記受信側回路の上記ノードから出力されるデジタル信号を、上記クロック信号と同期させて上記受信側回路の内部回路に供給するためのラッチ手段をさらに備えていることを特徴とする信号伝送回路。
【請求項９】
請求項１に記載の信号伝送回路において、
上記送信側回路は、液晶パネルの液晶ドライバ制御回路であり、
上記受信側回路は、液晶パネルの液晶ドライバであることを特徴とする信号伝送回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号を送信する１個の送信側回路と、デジタル信号を受ける１個又は複数の受信側回路との間に設けられる信号伝送回路に関する。
【０００２】
【従来の技術】
従来より、複数のＩＣ間のデジタル信号の伝送は、一般的には、ローレベル（例えばＧＮＤ電圧）の電圧信号と、ハイレベル（例えばＶdd電圧）の電圧信号とを用いて行なわれている。
【０００３】
図８は、ＣＭＩＳデバイスを用いた従来の信号伝送回路の構成を示す電気回路図である。同図に示すように、送信側ＩＣにおいては、電源電圧（Ｖdd）を供給する端子と接地との間に、第１ｐチャネル型トランジスタ１０２と第１ｎチャネル型トランジスタ１０１とを直列に接続してなる出力回路１１０（インバータ）が設けられている。また、受信側ＩＣにおいては、電源電圧（Ｖdd）を供給する端子と接地との間に、第２ｐチャネル型トランジスタ１０４と第２ｎチャネル型トランジスタ１０３とを直列に接続してなる入力回路１１１（インバータ）が設けられている。そして、送信側ＩＣの外部端子１０５と、受信側ＩＣの外部端子１０６とがデータ伝送路１０７によって互いに接続されている。つまり、送信側ＩＣと受信側ＩＣとの間でデジタル信号の伝達が可能に構成されている。
【０００４】
そして、送信側ＩＣにおいて、内部回路から出力回路１１０の各トランジスタ１０１，１０２のゲートにデジタル信号Ｓdgが入力されると、デジタル信号Ｓdgがハイレベルのときには出力回路１１０からローレベルの信号が出力され、デジタル信号Ｓdgがローレベルのときには出力回路１１０からハイレベルの信号が出力される。そして、両外部端子１０５，１０６を介して受信側ＩＣの入力回路１１１にデジタル信号が入力されると、入力回路１１１により、デジタル信号の高低が再び反転されて受信側ＩＣの内部回路に出力される。
【０００５】
【発明が解決しようとする課題】
しかしながら、近年信号伝送スピードが速くなり、信号伝送数が増加してきたので、上記従来回路では電磁波の不要輻射（ＥＭＩ）が問題となってきた。
【０００６】
すなわち、出力回路１１０から出力される信号がローレベルからハイレベルに、あるいはハイレベルからローレベルに切り替わる際、データ伝送路１０７には、電位の遷移に応じた大きな電流が流れる。
【０００７】
これらの電位の変化によって生じる電流は、データ伝送路１０７における電圧の変化が大きければ大きいほど増大するので、出力回路や入力回路に配置されるトランジスタの動作速度が上昇するにつれて電流値の変動量が大きくなる。その結果、データ伝送路１０７には電磁波が発生することになり、この電磁波の不要輻射が周辺機器に悪影響を及ぼすおそれがあった。
【０００８】
本発明の目的は、データ伝送路における電圧の変化を抑制する手段を講ずることにより、データ伝送路における電磁波の不要輻射の小さい信号伝送回路を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の信号伝送回路は、１個の送信側回路と１個または複数の受信側回路とを、１信号当り１本の伝送線による伝送路により接続する信号伝送回路であって、上記送信側回路における１つの電圧供給部と上記伝送路との間に介設され、上記送信側回路の内部回路からのデジタル信号に応じて動作する出力用トランジスタと、上記受信側回路に配置され、上記受信側回路の内部回路につながり、上記受信側回路の内部回路にデジタル信号を出力するためのノードと、上記受信側回路に配置され、上記ノードと上記伝送路との間に介設された受信用トランジスタと、上記ノードを、上記送信側回路の電圧供給部と上記ノードとの間で電位差が生じるようにプリチャージするためのプリチャージ手段とを備え、上記プリチャージ手段は、クロック信号に同期したモード切替信号に応じて動作するものであり、互いに電位が異なる第１電圧信号及び第２電圧信号を受けて、上記受信用トランジスタに上記第１電圧信号と上記第２電圧信号とを上記モード切替信号に応じて交替的に供給するための切り替え手段とを備えている。
【００１０】
これにより、送信側回路の出力用トランジスタは、伝送路から１つの電圧供給部に電流を流すか、オープンにするかの状態になっている。電流が流れた時の伝送路の電位は、上記１つの電圧供給部の電圧とほぼ等しくなる。また、オープン時の伝送路の電位は、受信側回路の受信用トランジスタから供給される電圧によって決まる。したがって、受信側回路において、上記ノードと１つの電圧供給部との電位差の変化を利用して内部回路に供給するデジタル信号を生成すれば、伝送路の電圧振幅を例えば数百ｍＶ程度まで低くしても、受信側回路の内部回路に十分大きな論理振幅のデジタル信号を出力することが可能である。したがって、従来方式のように伝送路にハイレベルとローレベルに変化する電圧振幅の大きいデジタル信号を伝送する場合に比べ、電磁波の不要輻射（ＥＭＩ）を大幅に低減することができる。
【００１１】
また、同一クロック周波数であれば、１信号当り２本の信号配線を必要とする信号伝送回路に対して、その２倍の伝送速度を実現することができる。
【００１２】
また、互いに電位が異なる第１電圧信号及び第２電圧信号を受けて、上記受信用トランジスタに上記第１電圧信号と上記第２電圧信号とを上記モード切替信号に応じて交替的に供給するための切り替え手段を備えることにより、信号の伝送の制御を円滑に行なうことができる。
【００１３】
上記プリチャージ手段は、ソースが電源電圧供給部に接続され、ゲートに上記モード切替信号を受け、ドレインが上記ノードに接続されたＭＩＳトランジスタにより構成されており、上記受信用トランジスタは、ソースが上記伝送路に接続され、ドレインが上記ノードに接続されたＭＩＳトランジスタにより構成されており、上記切り替え手段は、上記受信用トランジスタのゲートに上記第１電圧信号と上記第２電圧信号とを上記モード切替信号に応じて交替的に供給するためのセレクタ回路である構成を採ることにより、ＭＩＳ型半導体装置を用いた場合に適した回路構造になる。
【００１４】
上記プリチャージ用トランジスタと上記ノードとの間に介設され、上記ノードの電圧レベルを調節するためのレベル調整用トランジスタをさらに備えることにより、プリチャージ用トランジスタがＭＩＳトランジスタの場合に、ゲート−ドレインカップリング容量に起因する大きな電圧がノードに印加されるのを回避することができる。
【００１５】
上記受信側回路に配置され、上記受信側回路の内部回路につながり、上記受信側回路の内部回路にデジタル信号を出力するための第２のノードと、上記受信側回路に配置され、上記第２のノードと上記伝送路との間に介設された第２の受信用トランジスタと、上記第２のノードを、上記送信側回路の電圧供給部と上記第２のノードとの間で電位差が生じるようにプリチャージするための第２のプリチャージ手段とをさらに備えることにより、複数の受信側回路を設けた場合にも、電磁波の不要輻射を低減することができる。
【００１６】
上記受信側回路の上記ノードから出力されるデジタル信号を、上記クロック信号に同期した立ち上がり信号と同期させて上記受信側回路の内部回路に供給するための第１のラッチ手段と、上記受信側回路の上記第２のノードから出力されるデジタル信号を、上記クロック信号に同期した立ち下がり信号と同期させて上記上記受信側回路の内部回路に供給するための第２のラッチ手段とをさらに備えることにより、１つの送信側回路から少なくとも２つの受信側回路に、電磁波の不要輻射を低減しつつデジタル信号を伝送することが可能になる。
【００１７】
その場合、待機時に上記第１電圧信号を上記第２電圧信号と同じ電位にすることにより、上記受信用トランジスタがオフ状態になるので、待機時の貫通電流を抑えることができ、低消費電力効果がある。さらに、送信側回路の出力用トランジスタの容量負荷や電流負荷の低減にも効果がある。
【００１８】
上記受信側回路を複数個備えており、１つの受信側回路は、データ取り込み開始時より一定時間前に、制御信号を取り込むことにより、上記１つの受信側回路の第１電圧信号を印加し、データ取り込み終了時から一定時間後に、上記第１電圧信号を上記第２電圧信号と同じ電位にするようにし、上記データ取り込み終了時より一定時間前に、他の１つの受信側回路に第１電圧信号を印加するための制御信号を、他の１つの受信側回路に出力することにより、さらに消費電力の低減を図ることができる。
【００１９】
上記受信側回路の上記ノードから出力されるデジタル信号を、上記クロック信号と同期させて上記受信側回路の内部回路に供給するためのラッチ手段をさらに備えることにより、デジタル信号を受信側回路の内部回路に確実に送り込むことができる。
【００２０】
上記送信側回路は、液晶パネルの液晶ドライバ制御回路であり、上記受信側回路は、液晶パネルの液晶ドライバである場合に、特に伝送線が長く電磁波の不要輻射の発生しやすい液晶パネルの制御システムにおいて、著効を発揮することができる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態における送信側ＩＣと受信側ＩＣとに跨る信号伝送回路の構成を概略的に示す図である。同図に示すように、送信側ＩＣと受信側ＩＣとは、伝送路３３により互いに接続されており、伝送路３３の途中に各ＩＣの外部端子３１，３２が介在している。
【００２２】
送信側ＩＣには、送信側ＩＣの内部回路からのデジタル信号Ｓdg１を受ける出力用ｎチャネル型トランジスタ１０と、受信側ＩＣにデジタル信号を送るための外部端子３１とが配置されている。ここで、出力用ｎチャネル型トランジスタ１０のドレインには負荷素子が接続されておらず、いわゆるオープンドレインの構造を採っている。この点が本実施形態の１つの特徴である。そして、出力用ｎチャネル型トランジスタ１０のドレインが外部端子３１に接続されている。この出力用ｎチャネル型トランジスタ１０は、単独で出力回路として機能するものである。
【００２３】
受信側ＩＣには、送信側ＩＣからのデジタル信号を受けるための外部端子３２と、送信側ＩＣの出力用ｎチャネル型トランジスタ１０に動作用電圧を供給するためのプリチャージ回路２０と、プリチャージ回路２０と受信側ＩＣの内部回路とを接続する配線に設けられたインバータ回路３４と、フリップフロップ３５とを備えている。
【００２４】
図２は、本実施形態におけるプリチャージ回路２０の構成を示す電気回路図である。同図に示すように、プリチャージ回路２０は、ソースが外部端子３２に接続される受信用ｎチャネル型トランジスタ２１と、ソースが電源電圧Ｖdd２を供給する端子に接続され、ドレインが受信用ｎチャネル型トランジスタ２１のドレインに接続され、ゲートにモード切替信号を受けるプリチャージ用ｐチャネル型トランジスタ２２と、受信用ｎチャネル型トランジスタ２１及びプリチャージ用ｐチャネル型トランジスタ２２のドレインと接地との間に設けられたコンデンサ２３と、受信用ｎチャネル型トランジスタ２１のゲートに接続されるセレクタ回路２４とを備えている。セレクタ回路２４は、第１電圧信号であるバイアス電圧Ｖbiと、第２電圧信号である接地電圧Ｖssとを受けており、モード切替信号Ｓmdに応じて受信用ｎチャネル型トランジスタ２１のゲートに印加する電圧を、バイアス電圧Ｖbiと接地電圧Ｖssとに切り替えるように構成されている。
【００２５】
図２に示すプリチャージ回路２０において、モード切替信号Ｓmdがローレベルのときには、プリチャージ用ｐチャネル型トランジスタ２２がオン状態になり、かつ、受信用ｎチャネル型トランジスタ２１はゲートに接地電圧Ｖssを受けることでオフ状態になる。その結果、各トランジスタ２１，２２のドレインにつながるノードＮadの電位がハイレベルにプリチャージされる。
【００２６】
一方、モード切替信号Ｓmdがハイレベルのときには、プリチャージ用ｐチャネル型トランジスタ２２がオフ状態になり、かつ、受信用ｎチャネル型トランジスタ２１はゲートにバイアス電圧Ｖbiを受けることでオン状態になる。その結果、各トランジスタ２１，２２のドレインにつながるノードＮadの電位は、外部端子３１，３２から電荷が引き抜かれる状態のとき（つまり、送信側ＩＣの出力用ｎチャネル型トランジスタ１０がオン状態のとき）にはローレベルになり、外部端子３１，３２から電荷が引き抜かれない状態のとき（つまり、送信側ＩＣの出力用ｎチャネル型トランジスタ１０がオフ状態のとき）には、ハイレベルに維持される。
【００２７】
以上のように、モード切替信号Ｓmdがハイレベルのときには、外部端子３１，３２から送信側回路に電流が流れる状態になっているかどうかによって、ノードＮadの電位の高低が決まる。つまり、図１に示す受信側ＩＣにおいて、送信側ＩＣの出力用ｎチャネル型トランジスタ１０がオン状態のときには、プリチャージ回路２０のノードＮadからローレベルの信号が出力され、送信側ＩＣの出力用ｎチャネル型トランジスタ１０がオフ状態のときには、プリチャージ回路２０のノードＮadからハイレベルの信号が出力される。そして、ノードＮadに出力された信号はインバータ回路３４によって整形された後、フリップフロップ３５により、内部クロック信号に同期してラッチされ、その後、デジタル信号Ｓdg２として内部回路に送られる。その結果、送信側ＩＣのクロックに同期したデジタル信号Ｓdg２が受信側ＩＣのフリップフロップ３５から内部回路に送り込まれることになる。
【００２８】
本実施形態によると、従来の伝送回路では、信号伝送回路の伝送路にハイレベルからローレベルに変化する論理振幅の大きいデジタル信号が流れているのに対し、送信側ＩＣの出力用ｎチャネル型トランジスタ１０は、伝送路３３から接地（電圧供給部）に電流を流すか、オープンにするかの状態になっている。そして、電流が流れた時の伝送路３３の電位は、接地の電圧とほぼ等しくなる。また、オープン時の伝送路３３の電位は、受信側ＩＣの受信用ｎチャネル型トランジスタ２１から供給される電圧によって決まる。したがって、伝送路３３の電圧振幅を、後述する図６に示すように、約数百ｍＶにすることができる。そして、このノードＮadの電圧と、出力用ｎチャネル型トランジスタ１０の電圧供給部である接地との電位差を利用して、受信用ＩＣの内部回路に供給するデジタル信号Ｓdg２を十分大きな論理振幅で生成することができる。したがって、本実施形態の信号伝送回路により、従来の電圧信号を用いた信号伝達回路に比べて、電磁波の不要輻射（ＥＭＩ）を大幅に改善することができる。
【００２９】
また、同一クロック周波数であれば、１信号当り２本の信号配線を必要とする信号伝送回路に対して、その２倍の伝送速度を実現することができる。
【００３０】
−第１の変形例−
次に、本実施形態におけるプリチャージ回路２０の各種変形例について説明する。
【００３１】
図３は、本実施形態の第１の変形例におけるプリチャージ回路の構成を示す電気回路図である。同図に示すように、本変形例では、図２に示すプリチャージ回路の構成に加えて、プリチャージ用ｐチャネル型トランジスタ２２に対して直列に配置されたレベル調整用ｐチャネル型トランジスタ２５を備えている。レベル調整用ｐチャネル型トランジスタ２５のドレインはノードＮadに、ソースはプリチャージ用ｐチャネル型トランジスタ２２のドレインに、ゲートはノードＮadにそれぞれ接続されている。図２に示すプリチャージ回路においては、プリチャージ用ｐチャネル型トランジスタ２２のゲートとドレイン間の浮遊容量により、モード切替信号Ａmdがローレベルからハイレベルに変化する時にノードＮadに電源電圧Ｖdd２以上の電圧が発生するおそれがあるが、図３に示すプリチャージ回路においては、レベル調整用ｐチャネル型トランジスタ２５のしきい値電圧の分だけハイレベルを下げることができる。
【００３２】
−第２の変形例−
図４は、本実施形態の第２の変形例におけるプリチャージ回路の構成を示す電気回路図である。同図に示すように、本変形例のプリチャージ回路においても、第１の変形例と同様に、レベル調整用トランジスタ２５が配置されているが、このレベル調整用トランジスタ２５のゲートは接地に接続され、ゲートの電位が接地レベルに固定されている。このように、レベル調整用ｐチャネル型トランジスタ２５のゲートに印加される電圧が接地レベルに固定されているので、モード切替信号ＳmdとノードＮadを流れる信号とのクロストークを低減することができる。その結果、モード切替信号Ｓmdがローレベルからハイレベルに切り替わる時でも、ノードＮadの電圧変動を小さくすることができる。
【００３３】
（第２の実施形態）
図５は、本発明の第２の実施形態における送信側ＩＣと受信側ＩＣとに跨る信号伝送回路の構成を概略的に示す図である。同図に示すように、本実施形態においては、第１の実施形態と同様の構成を有するプリチャージ回路２０Ａ，２０Ｂ，インバータ回路３４Ａ，３４Ｂ及びフリップフロップ３５Ａ，３５Ｂが１対設けられている。プリチャージ回路２０Ａにはモード切替信号Ｓmdが供給され、プリチャージ回路２０Ｂにはインバータ回路３７を介してモード切替信号Ｓmdの反転信号が供給される。また、プリチャージ回路２０Ａの出力はインバータ回路３４Ａを経てフリップフロップ３５Ａから内部回路に出力される。一方、プリチャージ回路２０Ｂの出力はインバータ回路３４Ｂを経てフリップフロップ３５Ｂから内部回路に出力される。また、フリップフロップ３５Ａには内部クロック信号が供給され、フリップフロップ３５Ｂにはインバータ回路３８を介して内部クロック信号の反転信号が供給される。
【００３４】
本実施形態におけるその他の構成は第１の実施形態と同様であり、各プリチャージ回路２０Ａ，２０Ｂは、受信側ＩＣの外部端子３２に並列に接続されて、送信側ＩＣの出力用ｎチャネル型トランジスタ１０に交互に電流を供給するように構成されている。例えば、プリチャージ回路２０Ａは、第１の実施形態におけるプリチャージ回路２０と同じ動作を行い、プリチャージ回路２０Ｂはプリチャージ回路２０Ａとモード切替信号Ｓmdの逆位相で同じ動作を行う。すなわち、モード切替信号Ｓmdがハイレベルの時には、プリチャージ回路２０ＡにつながるノードＮadA の信号が有効データとなり、モード切替信号Ｓmdがローレベルの時には、プリチャージ回路２０ＢにつながるノードＮadB の信号が有効データとなる。デジタル出力信号Ｓdg2Aは、ノードＮadA に出力された信号がインバータ回路３４Ａで波形整形された後、フリップフロップ３５Ａで内部クロック信号の立ち上がりでラッチされた信号となる。デジタル出力信号Ｓdg2Bは、ノードＮadB に出力された信号がインバータ回路３４Ｂで波形整形された後、フリップフロップ３５Ｂで内部クロック信号の立ち下がりラッチされた信号となる。
【００３５】
図６は、本実施形態の信号伝送回路における各部の信号の時間変化を示すタイミングチャートである。図７には、送信側ＩＣが出力するクロック信号，デジタル信号Ｓdg１，モード切替信号Ｓmd，プリチャージ回路２０Ａのドレイン信号ＳNA，プリチャージ回路２０Ｂのドレイン信号ＳNB，内部クロック信号Ｓclki，デジタル出力信号Ｓdg2A，デジタル出力信号Ｓdg2B，伝送路の電圧Ｖinのタイミング波形が順に示されている。すなわち、送信側ＩＣの出力用トランジスタ１０にデジタル信号Ｓdg１として入力されるデータＤ１，Ｄ２，…を受信側ＩＣの内部回路に伝送するが、一方の内部回路にはデジタル信号Ｓdg2AとしてデータＤ１，Ｄ３，…を、他方の内部回路には、デジタル信号Ｓdg2BとしてデータＤ２，Ｄ４，…を交互に伝送するようになっている。
【００３６】
このとき、図６に示すように、伝送路３３の電圧Ｖinの振幅は、高々数百ｍＶであり、従来の信号伝送回路における電圧の振幅が２．３Ｖ〜３．６Ｖであったのに対し、伝送路３３の電圧振幅が抑制されていることがわかる。
【００３７】
このような制御を行なうことにより、受信側回路内における複数の内部回路に対して円滑にデータを送り込むことが可能になる。
【００３８】
（第３の実施形態）
図７は、本発明の第３の実施形態の信号伝送回路における各部の信号の時間変化を示すタイミングチャートである。本実施形態においては、消費電力を削減するために、第１，第２の実施形態のごとくバイアス電圧Ｖbiを一定にするのではなく、バイアス電圧Ｖbiを変化させる制御を組み込んでいる。つまり、受信側ＩＣが複数個ある場合に、受信側ＩＣ１では、転送制御信号Ｓtr１に応じて信号伝送を開始する時（タイミングｔ１）よりも一定時間前（タイミングｔ０）に制御信号Ｓct１を取り込むことにより、受信側ＩＣ１のバイアス電圧Ｖbi１をある一定の電圧に切り替え、受信側ＩＣ１の信号伝送回路を動作モードに設定する。そして、信号の伝送が終了したとき（タイミングｔ２）から一定時間が経過したとき（タイミングｔ３）に、バイアス電圧Ｖbi１を接地電位に切り替えて、受信側ＩＣ１の信号伝送回路を待機モードに設定する。また、他の受信側ＩＣ２への制御信号Ｓct２，転送制御信号Ｓtr２を発生させるため、受信側ＩＣ１への信号伝送終了時（タイミングＴ２）よりある一定時間前（タイミングｔ４）に制御信号Ｓct２を出力し、続いて転送制御信号Ｓtr２を出力することにより、複数のＩＣに順次データ信号を伝送することが可能となる。
【００３９】
これにより、多数の受信側回路を備えた場合にも、デジタル信号を円滑に伝送することができる。
【００４０】
（その他の実施形態）
上記各実施形態は、送信側回路が液晶パネルのドライバ制御回路であり、受信側回路が液晶パネルの液晶ドライバである場合に、特に著効を発揮する。例えばＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）に内蔵され、デジタルのカラー画像信号のデータ転送を行う入出力装置に適用することができる。なお、この液晶ドライバは集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設される。一般に、液晶パネルの液晶ドライバは、液晶パネルの２つの辺に沿ってＸドライバ，Ｙドライバとして配置され、ドライバ制御回路は、液晶パネルのコーナー部に配置されているので、ドライバ制御回路から液晶ドライバにデジタル信号を伝送する配線における電磁波の不要輻射が特に問題となるからである。
【００４１】
上記各実施形態においては、出力用トランジスタ，受信用トランジスタ，プリチャージ用トランジスタ，及びレベル調整用トランジスタをいずれもＭＩＳトランジスタ（ＭＩＳＦＥＴ）によって構成したが、これらのトランジスタのすべて又は一部をバイポーラトランジスタによって構成してもよい。その場合、例えば出力用トランジスタをオープンコレクタ型のバイポーラトランジスタとすることができる。
【００４２】
また、上記各実施形態のごとく、出力用トランジスタ，受信用トランジスタ，プリチャージ用トランジスタ，及びレベル調整用トランジスタをＭＩＳトランジスタによって構成した場合にも、各ＭＩＳトランジスタの導電型は上記各実施形態に限定されるものではなく、ｐチャネル型，ｎチャネル型を各実施形態とは逆にしてもよい。また、電源電圧Ｖddと接地電圧Ｖssとを逆にすることもできる。
【００４３】
【発明の効果】
以上のように本発明の信号伝送回路によれば、デジタル信号を伝送する場合に、受信側回路と送信側回路とを結ぶ伝送路においては、出力用トランジスタをいわゆるオープン型の構成として、受信側回路のプリチャージされるノードの電圧と送信側回路の出力用トランジスタの電圧供給部の電圧との電位差を論理振幅とするようにしたので、伝送路における配線の電圧振幅を小さくして、電磁波の不要輻射を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における送信側ＩＣと受信側ＩＣとに跨る信号伝送回路の構成を概略的に示す図である。
【図２】本発明の第１の実施形態におけるプリチャージ回路の構成を示す電気回路図である。
【図３】第１の実施形態の第１の変形例におけるプリチャージ回路の構成を示す電気回路図である。本
【図４】第１の実施形態の第２の変形例におけるプリチャージ回路の構成を示す電気回路図である。
【図５】本発明の第２の実施形態における送信側ＩＣと受信側ＩＣとに跨る信号伝送回路の構成を概略的に示す図である。
【図６】本発明の第２の実施形態の信号伝送回路における各部の信号の時間変化を示すタイミングチャート図である。
【図７】本発明の第３の実施形態の信号伝送回路における各部の信号の時間変化を示すタイミングチャート図である。
【図８】ＣＭＩＳデバイスを用いた従来の信号伝送回路の構成を示す電気回路図である。
【符号の説明】
１０    出力用ｎチャネル型トランジスタ
２０    プリチャージ回路
２１    受信用ｎチャネル型トランジスタ
２２    プリチャージ用ｐチャネル型トランジスタ
２３    コンデンサ
２４    セレクタ回路
２５    レベル調整用トランジスタ
３１    外部端子
３２    外部端子
３３    伝送路
３４    インバータ回路
３５    フリップフロップ
３７    インバータ回路
３８    インバータ回路
【図１】
0003623175.tif 000002
【図２】
0003623175.tif 000003
【図３】
0003623175.tif 000004
【図４】
0003623175.tif 000005
【図５】
0003623175.tif 000006
【図６】
0003623175.tif 000007
【図７】
0003623175.tif 000008
【図８】
0003623175.tif 000009