(57)【特許請求の範囲】
【請求項１】
共通基板を準備し、前記共通基板の複数の搭載部の導電パターン及び前記複数の搭載部が配置された領域を取り囲む一体のダム部に金メッキ層を同一作業で形成する工程と、
前記搭載部の前記導電パターンに、半導体チップを固着する工程と、
前記共通基板の前記ダム部で囲まれた領域に樹脂を供給して、前記複数個の半導体チップを共通の樹脂層で被覆する工程と、
前記樹脂層と前記共通基板とを分割し、前記搭載部を個々に分割する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記共通基板がセラミック基板であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記共通基板を分割する工程では、前記共通基板の裏面側にシートを貼り付け、前記樹脂層側からダイシングブレードが前記シート表面に到達するように、前記共通基板を分割することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記共通の樹脂層の上面を平坦面に加工する工程をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にパッケージ外形を縮小し、実装面積を低減しコストダウンが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
【０００３】
図７は、トランスファーモールド工程の状況を示す図である。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
【０００４】
この時、図８に示すように、金型３Ｂの表面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３Ｂ表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
【０００５】
図９は、上記のトランスファーモールドによって製造した半導体装置を示す図である。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
【０００６】
【発明が解決しようとする課題】
従来のパッケージでは、外部接続用のリード端子１０を樹脂１２から突出させるので、リード端子１０の先端部までの距離を実装面積として考慮しなくてはならず、樹脂１２の外形寸法より実装面積の方が遥かに大きくなるという欠点がある。
【０００７】
また、従来のトランスファーモールド技術では、圧力をかけ続けた状態で硬化させることから、ランナー６とゲート７においても樹脂が硬化し、このランナー６等に残った樹脂は廃棄処分となる。そのため、上記のリードフレームを用いた手法では、製造すべき半導体装置個々にゲート７を設けるので、樹脂の利用効率が悪く、樹脂の量に対して製造できる半導体装置の個数が少ないという欠点があった。
【０００８】
【課題を解決するための手段】
本発明は、上述した各事情に鑑みて成されたものであり、半導体チップを固着するための複数の搭載部と、該複数個の搭載部を取り囲むダム部とを有する共通基板を準備する工程と、
前記搭載部の各々に、半導体チップを固着する工程と、
前記共通基板の上に樹脂を供給して、前記複数個の半導体チップを共通の樹脂層で被覆する工程と、
前記樹脂層と前記共通基板とを分割し、前記搭載部を個々に分割する工程とを具備することを具備することを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【００１０】
第１工程：図１参照
まず、図１（Ａ）（Ｂ）に示したような、製造すべき半導体装置の複数個分、例えば１００個分に対応する搭載部２０が縦横に配置された大判の共通基板２１を準備する。共通基板２１は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが１枚あるいは数枚重ね合わされて、合計の板厚が２５０〜３５０μｍと製造工程における機械的強度を維持し得る板厚を有している。
【００１１】
搭載部２０表面の各々には、金メッキ層による導電パターン２２が電解あるいは無電解メッキ工程よって形成されている。導電パターンのパターン形状は、次工程の説明で明らかにされる。そして、金メッキ工程で導電パターンと同時的に、共通基板２１の周辺部分に搭載部２０群を取り囲むダム部２３が設けられている。ダム部２３は、幅が０．２〜０．５ｍｍ、膜厚が５〜２０μｍで形成されている。
【００１２】
第２工程：図２参照
共通基板２１の各搭載部２０毎に、半導体チップ２４をダイボンド、ワイヤボンドする。図２（Ｂ）を参照して、各搭載部２０の表面には、導電パターン２２によって半導体チップ２４を搭載するためのアイランド部２５やボンディングワイヤ２６を接続するためのリード部２７を形成する。この例では、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の半導体チップを搭載している。共通基板２１の裏面側にも金メッキ層によって導電パターンが形成されており（図示せず）、該裏面側の導電パターンが外部接続用の端子となる。そして、共通基板２１表面側の導電パターンと裏面側の導電パターンとが、共通基板２１を貫通するスルーホールを介して電気的に接続されている。各搭載部２０間の間隔が、各搭載部２０毎の分割ライン２８となる。
【００１３】
第３工程：図３参照
共通基板２１の上方に移送したディスペンサ２９から所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ２４を共通の樹脂層３０で被覆する。例えば一枚の共通基板２１に１００個の半導体チップ２４を搭載した場合は、１００個全ての半導体チップ２４を一括して被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が図３（Ａ）に示すように湾曲面を構成する。このとき、共通基板２１の周辺部に形成したダム部２３は、その膜厚が形成する高さの差によって、樹脂層３０が過剰に流出することを防止する。樹脂に表面張力があるので、金メッキ層のような少しの高さの差でも、その流出を止めることが可能である。
【００１４】
この様にして半導体チップ３９を封止した後に、１００〜２００度、数時間の熱処理（キュア）にて樹脂５２を硬化させる。
【００１５】
第４工程：図４参照
次に、樹脂層３０の湾曲した表面を削って平坦面を形成する。ダイシング装置を用い、ダイシングブレード３１によって樹脂層３０の表面が共通基板２１から一定の高さに揃うように、樹脂層３０表面を削る。この工程では、樹脂層２９の膜厚を０．３〜１．０ｍｍに成形する。平坦面は、少なくとも最も外側に位置する半導体チップ２４を個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。
【００１６】
尚、ダイシングブレードの他に砥石による研磨等でも平坦面を形成することが可能である。また、樹脂層３０が硬化する前に、表面が平坦なる成形部材を樹脂層３０表面に押しつけることによっても、平坦面を形成することができる。
【００１７】
第５工程：図５参照
次に、搭載部２０毎に樹脂層３０を切断して各々の半導体装置３３を分離する。切断にはダイシング装置を用い、ダイシングブレード３２によって分割ライン２８に沿って樹脂層３０と共通基板２１とを同時に切断することにより、搭載部２０毎に分割した半導体装置３３を形成する。ダイシング工程においては共通基板２１の裏面側にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで切断する。この時には、共通基板２１の表面にあらかじめ形成した合わせマークをダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。
【００１８】
図６は、上述の工程によって形成された各半導体装置３３を示す図である。図６（Ａ）が樹脂層３０側から観測した斜視図（但し樹脂層を点線で示した）、図６（Ｂ）が共通基板２１側から観測した斜視図である。パッケージの周囲４辺には樹脂層３０と共通基板２１の切断面が露出する。パッケージの上面は平坦化した樹脂層３０の表面が露出し、パッケージの下面は共通基板２１の裏面側が露出する。裏面側の金メッキ層による導電パターン２５ａ、２７ａは、各々がアイランド部２５、リード部２７に電気的に接続されている。バイポーラトランジスタを封止した場合であれは、導電パターン２５ａがコレクタ端子となり、導電パターン２７ａがベースとエミッタの端子となる。
【００１９】
斯かる手法によって形成した半導体装置は、以下のメリットを有する。
【００２０】
多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき。材料費の低減につながる。
【００２１】
リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。
【００２２】
外部接続用の端子が共通基板２１の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できる。
【００２３】
ポッティングで樹脂封止するので、従来の金型３Ａ、３Ｂを不要にできる。これによって、大幅なコストダウンが可能である
共通基板２１表面にダム部２３を設けることによって、ポッティング樹脂の過大な流出を止めることができるので、製造工程における障害の発生を防止できる。また、過大な流出を止めることによって、供給した樹脂層３０の膜厚が安定化し、膜厚不足による外形不良の発生を抑制できる。さらには、ダム部２３を金メッキ層で形成することにより、ダム部２３を形成するための特別な部材を不要とすることができる。
【００２４】
【発明の効果】
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００２５】
さらに、キャビティを構成するための金型３Ａ、３Ｂが不要であるので、大幅なコストダウンが可能である利点を有する。
【００２６】
そして、共通基板２１周辺部にダム部２３を設けることによって、樹脂層３０の膜厚が安定化し、製造工程における障害発生を防止し且つ膜厚不足による外形不良の発生を防止できる利点を有する。
【図面の簡単な説明】
【図１】本発明の第１工程を示す（Ａ）断面図、（Ｂ）斜視図である。
【図２】本発明の第２工程を示す（Ａ）断面図、（Ｂ）平面図である。
【図３】本発明の第３工程を示す断面図である。
【図４】本発明の第４工程を示す断面図である。
【図５】本発明の第５工程を示す断面図である。
【図６】本発明の半導体装置を示す斜視図である。
【図７】従来例を説明するための断面図である。
【図８】従来例を説明するための平面図である。
【図９】従来例を説明するための断面図である。
【図１】
0003710942.tif 000002
【図２】
0003710942.tif 000003
【図３】
0003710942.tif 000004
【図４】
0003710942.tif 000005
【図５】
0003710942.tif 000006
【図６】
0003710942.tif 000007
【図７】
0003710942.tif 000008
【図８】
0003710942.tif 000009
【図９】
0003710942.tif 000010