(57)【特許請求の範囲】
【請求項１】
複数地点との間で、通信回線を介して、複数種類の情報を送受信する回線制御手段と、
前記回線制御手段により受信された情報から同期信号を検出して、フレーム同期信号の位置を検出するタイミングを示す第一の同期タイミング信号を生成する第一の生成手段と、
前記第一の同期タイミング信号に基づいて、折り返し送信によって付加された擬似信号の位置を検出するタイミングを示す第二の同期タイミング信号を生成する第二の生成手段と、
前記回線制御手段により受信された情報を、その種類ごとに分離する分離手段と、
前記第一および第二の同期タイミング信号に基づいて、前記分離手段で分離された情報の種類を示す信号を生成する第三の生成手段とを有することを特徴とする通信装置。
【請求項２】
前記同期信号はITU-T勧告H.221に規定されるFAW（フレーム同期ワード）信号であることを特徴とする請求項1に記載された通信装置。
【請求項３】
前記第一の同期タイミング信号はITU-T勧告H.221に規定されるFAS（フレーム同期信号）とBAS（ビットレート同期信号）の位置情報を示すことを特徴とする請求項1または請求項2に記載された通信装置。
【請求項４】
複数地点との間で、通信回線を介して、複数種類の情報を送受信し、
受信した情報から同期信号を検出して、フレーム同期信号の位置を検出するタイミングを示す第一の同期タイミング信号を生成し、
前記第一の同期タイミング信号に基づいて、折り返し送信によって付加された擬似信号の位置を検出するタイミングを示す第二の同期タイミング信号を生成し、
前記送受信ステップで受信した情報を、その種類ごとに分離し、
前記第一および第二の同期タイミング信号に基づいて、分離した情報の種類を示す信号を生成することを特徴とする通信方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は通信装置およびその通信方法に関し、例えば、複数の論理回線と接続したり、複数地点との間で行う通信に関する。
【０００２】
【従来の技術】
情報チャネルと信号チャネルとからなるディジタル通信回線として、ITU-TにおいてISDNインタフェイスが標準化され、その実用化が進められている。
【０００３】
このISDNサービスを利用して、音声や映像などのメディアを取扱う通信端末として、テレビ電話などに代表されるマルチメディア通信端末がある。このようなマルチメディア通信端末は、お互いに有する機能のなかから共通する機能を用いて通信を行う。従って、このようなマルチメディア通信端末の間では、通信回線上で音声、映像、その他のデータといった、各メディアの信号を多重化する伝送フレームの構造を共通にしておく必要がある。この伝送フレーム構造はITU-T勧告H.221で規定され、相互に通信する端末間の各種伝送モードに関してはITS-TS勧告H.242で定義されている。
【０００４】
図1は勧告H.221で定義される伝送フレーム構造の一例を示す図で、図に示すFASはフレーム同期信号で、フレーム化情報、制御情報、警報情報などで構成される。また、図に示すBASはビットレート割当信号で、フレーム内のチャネルを様々に構造化する端末能力などで構成される。図に示すオクテット番号に対応する縦方向に80ビットからなる構成は、サブチャネルと呼ばれ、先頭ビットのあるサブチャネルからサブチャネル#1、サブチャネル#2、…、サブチャネル#8と順次番号付けされている。ただし、サブチャネル#8は、先頭の16ビットがFASとBASに割り当てられるため、残る64ビットでデータが構成される。
【０００５】
伝送する各メディアのデータはサブチャネル単位で割り当てられる。勧告H.221に従うフレーム構造データデータを伝送する場合、FASおよびBASは各フレームに一つずつ付加される。フレームは、偶数フレームと奇数フレームのペアでサブマルチフレームを構成し、さらに八組のサブマルチフレームでマルチフレームを構成する。FASとBASは、偶数フレームと奇数フレームのペアで規定されていて、偶数フレームのFASと奇数フレームのFASには、FAWと呼ばれるフレーム同期ワードのビットパターンが挿入される。図2に示すように、FAWのビットパターンは、偶数フレームのオクテット#2〜#8が‘0011011’に、奇数フレームのオクテット#2が‘1’になる。
【０００６】
上述した勧告H.221によるマルチメディア通信においては、伝送レートを64kbpsから1,920kbpsまで動的に分割して伝送することが可能である。例えば、ISDNの基本レート(2B+D)回線に接続して通信を行う場合、フレーム構造を二つのBチャネル回線に分割して送信する。フレームは、マスタフレームとスレーブフレームとに分けられ、伝送データのオクテット順にマスタ、スレーブ、マスタ、スレーブと順次伝送データを分割し、マスタをB1チャネル、スレーブをB2チャネルに割り当てて通信する。従って、受信時には、マスタフレームのデータとスレーブフレームのデータとを交互に受信することになる。ただし、マスタフレームをB1チャネルで伝送するか、B2チャネルで伝送するかは任意で、通信ごとに異なる。
【０００７】
また、送信側でマスタフレームをB1チャネルに、スレーブフレームをB2チャネルに固定して伝送したとしても、受信側では、B1チャネルがマスタフレームであるかスレーブフレームであるかを、ISDN回線の性質上、確定することはできない。一方、通信回線の回線制御部は、B1チャネル/B2チャネルの順にデータを送受信し、B1+B2のデータ単位で同期信号を発生する。
【０００８】
上述したマルチメディア通信端末においては、前述したように、連続したデータ列を含むマスタフレームとスレーブフレームのどちらが先に受信されるかを確定することができないため、マスタフレーム/スレーブフレームの順で受信した場合と、スレーブフレーム/マスタフレームの順で受信した場合とについて処理を実行する必要があり、受信データの処理が複雑になる。
【０００９】
【発明が解決しようとする課題】
上述したフレーム構造でデータを伝送する場合、サブチャネル#8に割り当てられたデータは、他のサブチャネルとはデータレートが異なる。このため、ある端末が、受信データの中から取り出した任意のメディアのデータを折り返し送信するには、受信したサブチャネル#8に割り当てられたデータに疑似信号を付加した後、他のサブチャネルに割り当てて送信することになる。従って、この折り返しデータを受信する端末は、各メディアのデータを分離するとき、サブチャネル#8のFASとBASを分離するだけではなく、疑似信号も分離する必要がある。
【００１０】
本発明は、折り返しデータを受信した際に、折り返し送信で付加された疑似信号を分離することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、前記の目的を達成する一手段として、以下の構成を備える。
【００１２】
本発明にかかる通信装置は、複数地点との間で、通信回線を介して、複数種類の情報を送受信する回線制御手段と、前記回線制御手段により受信された情報から同期信号を検出して、フレーム同期信号の位置を検出するタイミングを示す第一の同期タイミング信号を生成する第一の生成手段と、前記第一の同期タイミング信号に基づいて、折り返し送信によって付加された擬似信号の位置を検出するタイミングを示す第二の同期タイミング信号を生成する第二の生成手段と、前記回線制御手段により受信された情報を、その種類ごとに分離する分離手段と、前記第一および第二の同期タイミング信号に基づいて、前記分離手段で分離された情報の種類を示す信号を生成する第三の生成手段とを有することを特徴とする。
【００１３】
本発明にかかる通信方法は、複数地点との間で、通信回線を介して、複数種類の情報を送受信し、受信した情報から同期信号を検出して、フレーム同期信号の位置を検出するタイミングを示す第一の同期タイミング信号を生成し、前記第一の同期タイミング信号に基づいて、折り返し送信によって付加された擬似信号の位置を検出するタイミングを示す第二の同期タイミング信号を生成し、前記送受信ステップで受信した情報を、その種類ごとに分離し、前記第一および第二の同期タイミング信号に基づいて、分離した情報の種類を示す信号を生成することを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明にかかる実施形態の通信装置を図面を参照して詳細に説明する。
【００１５】
［構成］
図3は実施形態の通信装置の構成例を示すブロック図で、マルチメディア通信端末装置の一例を示している。
【００１６】
図3において、301は送信する映像を入力するカメラなどの撮像部、305はカメラ301から入力された映像信号を予め定めた通信データ形式に変換する映像符号化部、302は送信する音声を入力するマイクなどの集音部、306はマイク302から入力された音声信号を予め定めた通信データ形式に変換する音声符号化部、317は映像符号化部305や音声符号部306などから入力された送信するメディアを選択して予め定めた形式に多重化する多重化部、319は通信回線331の接続制御および通信回線331を介したデータ送受を制御する回線制御部である。なお、通信回線331は、例えば、ISDN基本インタフェイス(2B+D)である。
【００１７】
また、318は回線制御部319により受信された通信データをメディアごとに分離する分離部、307〜310はそれぞれ、受信した符号データから映像信号を復元する映像復号部、315は映像復号部307〜310でそれぞれ復元された四つの映像信号の中から任意の一つもしくは複数の映像信号を選択してモニタなどの映像表示部303に表示する表示制御部、311〜314はそれぞれ、受信した符号データから音声信号を復元する音声復号部、316は音声復号部311〜314でそれぞれ復元された四つの音声信号の中から任意の一つもしくは複数の音声信号を選択して、それらを加えてスピーカなど音声再生部304で再生する音声信号制御部である。
【００１８】
また、320と321はそれぞれ端末間のデータ通信を制御するLSD通信制御部、322はオペレータが本装置を操作するための操作部、323は本装置の動作全体を制御する全体制御部である。なお、全体制御部323は、CPU、プログラムやデータを格納するROM、ワークRAM、I/Oなどから構成され、操作部322から入力された指示と、ROMに予め格納されたプログラムによって、本装置全体の動作を制御する。
【００１９】
映像符号化部305は、ITU-T勧告H.261に従って映像信号を符号化して、多重化部317へ入力する。勧告H.261は、映像信号のフレーム間の相関を利用し、Inter（インタフレーム）、Intra（イントラフラーム）、MC（動き補償(Motion Compensation)）の三つを用いて、適応的に高能率符号化を行う映像信号の符号化方式である。この勧告H.261に従う符号化方式においては、符号データの発生量を適応的に制御することが可能なため、通信データの任意のビットレートに対応した符号化が可能になる。映像復号部307〜310は、この勧告H.261に従って符号化された受信データを分離部318から受け取り、映像信号に復元する。
【００２０】
また、音声符号化部306は、ITU-T勧告G.711またはG.726に従って音声信号を符号化して、多重化部317へ入力する。勧告G.711は、4kHz帯域までの音声信号を8ビットの量子化データに変換するPCM符号化方式で、符号データの発生量は64ビット/秒である。また、勧告G.726は、勧告G.711によりPCM符号化したデータを、ADPCM方式によりさらに圧縮する符号化方式で、四つの符号化モードがあり、符号データの発生量はそれぞれ40k、32k、24k、16kビット/秒である。音声復号部311〜314は、この勧告G.711またはG.726に従って符号化された受信データを分離部318から受け取り、音声信号に復元する。
【００２１】
LSD通信部320と321は、通信を行っている端末間のデータ通信機能を処理する。本実形態は、通信プロトコルとして公知のHDLCプロトコルを使用する。LSD通信部320および321のデータ転送レートは任意の値が設定可能である。また、通信するデータの内容は、装置のアプリケーションに依存するが、例えば、文書などのテキストファイルデータや、端末装置間の通信回線接続情報などである。
【００２２】
多重化部317は、映像符号化部305、音声符号化部306、LSD通信部320、LSD通信部321の中から任意のメディアのデータを選択して、予め定めた多重化方式に従い、それらを多重化する。分離部318は、受信したデータをメディアごとに分離して、それらのデータを映像復号部307〜310、音声復号部311〜314、LSD通信部320、LSD通信部321に割り当てる。また、分離部318から多重化部317に折り返している折返しパス330は、受信した任意のメディアのデータを折り返して、新たに他の送信データと多重化して送信するためのパスである。
【００２３】
多重化方式は、図1を用いて説明したサブチャネルの一つまたは複数を、任意のメディアのデータチャネルに割り当てる方式で、通信に先立ち、送信する端末と受信する端末間において、互いに同じ割り当てを設定する。図4はサブチャネル割り当ての一例を示す図で、サブチャネル#1と#2に音声データ1を割り当て、サブチャネル#3と#4に音声データ2を割り当てている。サブチャネル当り8kbpsでデータを送受することができるので、音声データ1と2は、それぞれ16kbpsのレートで通信することができる。また、サブチャネル#5は映像データ1に、サブチャネル#7は映像データ2に割り当てている。どちらもサブチャネル一つなので、映像データ1と2はともに8kbpsの通信レートになる。また、サブチャネル#6はLSD1に、サブチャネル#8はLSD2に割り当てているが、サブチャネル#6にはダミーのFAS/BAS割り当てがあるので、両サブチャネルの通信レートは6.4kbsになる。なお、ダミーのFAS/BASについては後述する。
【００２４】
通信回線331は、前述したように、ISDNの基本インタフェイス(2B+D)で、これはBチャネルと呼ばれる64kbpsの論理的な通信回線二本と、Dチャネルと呼ばれる呼設定のための通信回線(16kbps)一本で構成される。Bチャネルは通信相手とデータの送受を行うための通信チャネル、Dチャネルは端末と網とが呼設定情報を通信するための通信チャネルであり、通信回線331は192kビット/秒のレートでシリアルにデータ列を送受信している。
【００２５】
回線制御部319は、通信回線331を介して、通信相手との呼設定制御とデータの送受信を行う。具体的には、回線制御部319は、通信回線331を介して受信したデータ列から二つのBチャネルのデータを分離し、1オクテット（8ビット）ごとに時分割多重化したデータ形式で、分離部318へ入力するとともに、二つのBチャネルのデータを時分割多重化して通信回線331へ送出する。また、回線制御部319は多重化部317へ128kHzの送信同期クロックと送信チャネル同期信号を供給し、多重化部317はその送信同期クロックに同期して送信データを回線制御部319へ送る。なお、送信データは、B1チャネルとB2チャネルを1オクテットごとに時分割多重化されている。また、送信チャネル同期信号は、送信データがB1チャネルであるのかB2チャネルであるのかを示す信号である。
【００２６】
さらに、回線制御部319は、分離部318へ、128kHzの受信同期クロックと受信チャネル同期信号とともに、受信同期クロックに同期した受信データを送る。なお、受信データは、送信データと同様、B1チャネルとB2チャネルのデータを1オクテットごとに時分割多重化されている。また、受信チャネル同期信号は、受信データがB1チャネルであるのかB2チャネルであるのかを示す信号である。図5はこれら受信同期クロック、受信チャネル同期信号および受信データのタイミングチャート例で、送信に関するこれらの信号のタイミングも同様である。なお、図5に示すタイミングの詳細については後述する。
【００２７】
表示制御部315は、映像復号部307〜310で復元された映像信号を合成して、映像表示部303に表示する。図6は映像表示部303の表示例を示す図で、その表示画面がウィンドウ1101から1104に四分割された例を示し、ウィンドウ1101は映像復号部307で復元された映像を、ウィンドウ1102は映像復号部308で復元された映像を、ウィンドウ1103は映像復号部309で復元された映像を、ウィンドウ1104は映像復号部310で復元された映像をそれぞれ表示している。
【００２８】
●多重化部および分離部
図7は折り返しパス330を含む多重化部317と分離部318の詳細な構成例を示すブロック図である。
【００２９】
図7において、400は本ブロックの制御CPUで、ROM402に予め格納されたプログラムに従い、バス430を介して、折り返しパス330を含む多重化部317と分離部318の各動作を制御する。401はRAMで、CPU400のワークメモリおよび送信データおよび受信データの一時蓄積用に用いられる。
【００３０】
次に、多重化部317の各構成を説明する。403はシリアル-パラレル(S/P)変換器で、入力されたシリアルデータ列をパラレルデータに変換する。なお、S/P変換器403に入力されるシリアルデータは、映像符号化部305および音声符号化部306からそれぞれ入力された送信データと、LSD通信部320およびLSD通信部321からそれぞれ入力された送信LSD1および送信LSD2である。
【００３１】
404はスロット配分器で、各メディアからのデータおよび折り返しデータを、それぞれサブチャネルの任意のスロットに割り振るものである。405〜408はそれぞれI/Oポートで、スロット配分器404から出力されたデータをCPU400が読み込むためのI/Oポート405および406、並びに、CPU400から出力されたデータをチャネル切替器409に送るためのI/Oポート407および408がある。
【００３２】
409はチャネル切替器で、I/Oポート407と408に書き込まれた二種の送信データと、通信制御部319の二つのBチャネルとの割り当てを切り替えるものである。410はパラレル-シリアル(P/S)変換器で、チャネル切替器409から入力されたパラレルデータを、二つのBチャネルデータに多重化したシリアルデータに変換する。P/S変換器410から出力されたシリアルデータは通信制御部319へ入力される。
【００３３】
次に、分離部318の各構成について説明する。411は遅延回路で、通信制御部319により受信されたデータ列を1オクテット分の時間遅延する。412はチャネル切替器で、通信制御部319から出力された受信データおよび遅延回路411で遅延され受信データを入力して、その二種のデータと、FAW検出器413と414との接続を切替えるものである。
【００３４】
413と414はそれぞれFAW検出器で、入力されたデータ列の中から勧告H.221に規定されるフレーム同期信号FAWの検出を行うものである。415〜418はそれぞれI/Oポートで、7(415)とI/Oポート8(416)はFAW検出器413または414で検出されたFAWタイミングに同期して、受信データをCPU400が読み込むためのI/Oポート415と416、並びに、受信データをP/S変換器419および折り返しポート420へ送るためのI/Oポート417と418がある。
【００３５】
419はP/S変換器で、I/Oポート417または418に書き込まれたパラレルデータを、各機能ブロックごとのシリアルデータに変換する。なお、P/S変換器419から出力されるシリアルデータには、映像復号部307〜310へ送られる映像データ1〜4、音声復号部311〜314へ送られる音声データ1〜4、LSD通信部320と321へ送られる受信LSD1および受信LSD2がある。
【００３６】
多重化部317に含まれる折り返しポート420は、I/Oポート417または418に書き込まれた受信データから折り返すデータを選択し、スロット分配器404へ送る。この折り返しポート420で折り返されたデータは、任意の送信サブチャネルに割り当てられて送信される。
【００３７】
●折り返し通信
図8は折り返し通信の概念を示す図で、それぞれ異なる地点に配置されているマルチメディア通信端末装置A〜E(1201〜1205)をBチャネル(64kbps)で接続した状態例を示している。なお、ISDNの基本インタフェイスは、一本の回線インタフェイスでBチャネルと呼ばれる論理的な回線を二本収容し、Bチャネルそれぞれは異なる通信相手と呼を設定することが可能である。例えば、端末Aに着目すると、二本のBチャネルがそれぞれ端末Bと端末Eに接続されている。
【００３８】
ここで、各端末に備えられたカメラ301で撮影された映像の送信データをそれぞれVa、Vb、Vc、Vd、Veとし、各端末のマイク302で集音された音声の送信データをそれぞれAa、Ab、Ac、Ad、Aeとする。図9は端末A(1201)の各Bチャネルで送受される通信データのサブチャネル構造例を示す図で、同図(1)に示すBb/a-Rxは端末A(1201)が端末(1202)から受信するBチャネルの構造、同図(2)に示すBa/b-Txは端末A(1201)から端末B(1202)に送信するBチャネルの構造、同図(3)に示すBe/a-Rxは端末A(1201)が端末E(1205)から受信するBチャネルの構造、同図(4)に示すBa/e-Txは端末A(1201)から端末E(1205)に送信するBチャネルの構造をそれぞれ示し、それぞれ八本のサブチャネルをもち、合計64kbpsのレートをもっている。また、同図に符号1301、1311、1321、1331で示すのはそれぞれFAS/BAS、符号1302、1312、1322、1332で示すのはそれぞれダミーのFAS/BASである。ダミーのFAS/BASには、FAS/BASと同じビット数だけ空きビットを確保して、この空きビット部分には何もデータを挿入しない。
【００３９】
図9(1)に示すBb/a-Rxにおいては、サブチャネル#1と#2には端末C(1203)の音声データAcが、サブチャネル#3と#4には端末B(1202)の音声データAbが、サブチャネル#5と#6には端末C(1203)の映像データVcが、サブチャネル#7と#8には端末B(1202)の映像データVbが、それぞれ割り当てられている。
【００４０】
同図(3)に示すBe/a-Rxにおいては、サブチャネル#1と#2には端末D(1204)の音声データAdが、サブチャネル#3と#4には端末E(1205)の音声データAeが、サブチャネル#5と#6には端末D(1204)の映像データVdが、サブチャネル#7と#8には端末E(1205)の映像データVeが、それぞれ割り当てられている。
【００４１】
同図(2)に示すBa/b-Txにおいては、まず、自端末A(1201)の映像データVaをサブチャネル#7と#8に、自端末A(1201)の音声データAaをサブチャネル#3と#4に割り当てて送信する。また、送信先の端末B(1202)とは反対側の端末E(1205)から受信したデータに含まれる映像データVeをサブチャネル#5と#6に割り当て、音声データAeをサブチャネル#1と#2に割当て、折り返し送信する。
【００４２】
同図(4)に示すBa/e-Txにおいては、まず、自端末A(1201)の映像データVaをサブチャネル#7と#8に、自端末A(1201)の音声データAaをサブチャネル#3と#4に割り当てて送信する。また、送信先の端末E(1205)とは反対側の端末B(1202)から受信したデータに含まれる映像データVbをサブチャネル#5と#6に割り当て、音声データAbをサブチャネル#1と#2に割り当て、折り返し送信する。
【００４３】
つまり、端末A(1201)は、端末C(1203)と端末B(1202)のデータを端末B(1202)から受信するが、隣接する端末B(1202)のデータと自端末A(1201)のデータとを多重化して、端末B(1202)とは反対側の端末E(1205)へ送信する。さらに、端末A(1201)は、端末D(1204)と端末E(1205)のデータを端末E(1205)から受信するが、隣接する端末E(1205)のデータと自端末A(1201)のデータとを多重化して、端末E(1205)とは反対側の端末B(1202)に送信する。このように、折り返すときは、サブチャネルの割り当て位置を入れ替えて、隣接する端末のデータを常に#3、#4、#7、#8の各チャネルに割り当てるので、データが回線をループし続けることはない。
【００４４】
例えば、端末A(1201)の送信データは、端末B(1202)を経由して端末C(1203)に受信された時点で折り返しは終了し、端末E(1205)を経由して端末D(1204)に受信された時点で折り返しが終了する。このように、端末B〜E(1202〜1205)のすべての端末が、端末A(1201)と同じ方法によりデータを折り返すことで、各端末は、すべての端末からの音声および映像データを受信することができる。
【００４５】
次に、前述したダミーのFAS/BASについて説明する。FASおよびBASは互いに通信を行っている端末間のフレーム同期および通信能力を設定するための信号であるため、互いに通信している端末間のFASおよびBASを、その端末間とは異なる端末間通信のために折り返す必要はない。しかし、図9(1)に示したサブチャネル#8のFAS/BASを抜き取り、受信した映像データVbを折り返すと、データ量が同じのため、サブチャネル#6のFAS/BASの位置にデータのない空きビットが発生する。そこで、この空きビット位置を予めダミーのFAS/BASとして設定し、受信時には、このビット位置のデータを無視するようにする。これが図9(1)および(2)に示したサブチャネル#6のダミーのFAS/BAS1302と1322で、受信端末はこのビット位置のデータを無視する。
【００４６】
●遅延回路およびチャンネル切替器
図10は遅延回路411とチャネル切替器412およびそれらの周辺回路の詳細な構成例を示すブロック図で、501〜508はそれぞれDフリップフロップ（以下「D-F/F」という）、509と512〜515はANDゲート、510と511はORゲートである。
【００４７】
また、520は初期化信号で、通信の開始に先立ってCPU400から入力される遅延回路410の初期化信号である。初期化信号520が入力されると、D-F/F501〜508の出力QはHレベルに初期化される。521は回線制御部319から送られてくる受信データで、二つのBチャネルデータがオクテット単位に時分割多重化されている。522は受信データの同期クロックで、例えば128kHzである。523は受信チャネル同期信号で、受信データ521がB1チャネルのデータであるのか、B2チャネルのデータであるのかを示す。524は受信チャネル選択信号で、CPU400の制御信号であり、二つのFAW検出器413,414と二つのBチャネルとの接続関係を決定する信号である。
【００４８】
図5を用いて受信チャネル選択信号524がHレベルのときの遅延回路411およびチャネル切替器412の動作タイミングを説明する。
【００４９】
遅延回路411は、受信同期クロック522に同期して、その8クロック分の受信データ521をバッファして、受信データ521を1オクテット分遅延した受信データ（以下「遅延データ」という）525を生成する。また、ANDゲート509は、受信同期クロック522とチャネル同期信号523を論理積して、受信データ同期クロック528を生成する。この受信データ同期クロック528は、図5に示すように、チャンネル同期信号523がLレベルのときだけのクロック信号で、受信データ526と527のデータ同期クロックとしてFAW検出器413と414へ入力される。
【００５０】
受信チャネル選択信号524がHレベルのとき、受信データ521は、ANDゲート512とORゲート510を経て、受信データ526としてFAW検出器413へ入力される。また、遅延データ525は、ANDゲート513とORゲート511を経て、受信データ527としてFAW検出器414へ入力される。
【００５１】
また、受信チャネル選択信号がLレベルのとき、受信データ521は、ANDゲート515とORゲート511を経て、受信データ527としてFAW検出器414へ入力される。一方、遅延データ525は、ANDゲート514とORゲート510を経て、受信データ526としてFAW検出器413へ入力される。
【００５２】
●FAW検出器
図11はFAW検出器413の詳細な構成例を示すブロック図である。なお、FAW検出器413と414は同じ構成であるので、FAW検出器414の説明は省略する。
【００５３】
図11において、701〜707はそれぞれ遅延回路で、その構成は前述した遅延回路411と同じである。708〜714はそれぞれD-F/F、715は8ビットのレジスタである。724は同期検出ゲートで、FAW同期パターンの一部である‘0011011’をその入力信号から検出したときにHレベルの信号を出力する。
【００５４】
また、725はプリセットおよびリセット可能なD-F/F、726と727はそれぞれANDゲート、728はD-F/F、729と738はそれぞれインバータ、730は80進カウンタ、731は16進カウンタ、732はORゲート、733と734は切替回路である。
【００５５】
また、740は検出回路初期化信号で、通信の開始に先立ってCPU400から入力されるFAW検出器の初期化信号である。741はスルーモード設定信号で、切替回路733と734を制御して、FAW検出器に受信データ526をバイパスさせるためのCPU400の制御信号である。742は次FAW検出イネーブル信号で、FAW検出器によるFAW検索を開始させるためのCPU400の制御信号である。
【００５６】
743はFAW同期イネーブル信号で、FAWを検出した場合にFAW検出器のフレーム同期信号発生回路の初期化を有効にするか否かを制御するCPU400の制御信号である。
【００５７】
まず、B1チャネルのデータを選択して、FAW検出器をバイパスする場合を説明する。
【００５８】
スルーモード設定信号741によりスルーモードが設定されると、切替回路733と734はそれぞれ受信データ526とチャネル同期信号523を選択する。従って、受信データ526は、切替回路733を経てD-F/F708へ入力され、受信データ同期クロック528に同期して、順次、D-F/F708〜714をシフトされる。図5に符号601で示すタイミング（チャネル同期信号523の立ち上がり）においては、レジスタ715のD0入力には受信データ526がそのまま入力され、D1入力にはD-F/F708により1クロック分遅延した受信データが入力され、…、D7入力には8クロック分遅延した受信データ754が入力される。従って、図5に示す受信データ526のD1〜D8（B1チャネル）がレジスタ715へ入力され、符号601のタイミングでレジスタ715に格納されることにより、シリアルデータからパラレルデータに変換される。そして、次のチャネル同期信号523の立ち上がりでは、データD17〜D24（B1チャネル）がレジスタ715へ格納されて、パラレルデータに変換される。このようにして、順次、B1チャネルのデータだけがシリアル/パラレル変換されて、レジスタ715に書き込まれる。
【００５９】
次に、B2チャネルのデータを選択して、FAW検出器をバイパスする場合は、上述と同様に、図5に示す受信データ527のD9〜D16(B2チャネル)がパラレル変換され、符号601で示すタイミングにおいてレジスタ715へ書き込まれる。そして、次のチャネル同期信号523の立ち上がりでは、データD25〜D32（B2チャネル）がレジスタ715へ格納されて、パラレルデータに変換される。このようにして、順次、B2チャネルのデータだけがシリアル/パラレル変換されて、レジスタ715に書き込まれる。
【００６０】
次に、B1チャネルのデータを選択し、FAW検出器をバイパスしない場合の動作を説明する。
【００６１】
D-F/F725は、CPU400からの検出回路初期化信号740によって初期化され、次FAW検出イネーブル信号742がHレベルになることによりクリアされて、その出力はLレベルになるのでANDゲート726は閉じる。そして、現在処理中のサブマルチフレームの期間が経過すると、次FAW検出イネーブル信号742がLレベルになり、ANDゲート726が開くので、FAWの検出が開始される。
【００６２】
FAWの検出は、通信の最初に行うほか、通信中に、何らかの要因によりデータエラーなどが発生してFAWのビットパターンが所定のビット位置に見付からず、勧告H.211のフレーム同期が外れたと判断されたときに、再びフレーム同期を確立するために行う。
【００６３】
フレーム同期信号発生回路は、受信オクテット同期信号752を発生する16進カウンタ731と、受信フレーム同期信号751を発生する80進カウンタ730と、受信サブマルチフレーム同期信号750を発生する二進カウンタ739で構成される。なお、二進カウンタ739はD-F/F728とインバータ729、738から構成される。図12はこれらのカウンタの動作例を示すタイミングチャートである。
【００６４】
16進カウンタ731は、受信同期クロック522に同期してカウントアップするカウンタで、同期検出ゲートであるANDゲート727の出力により零に初期化され、カウント値が零のときLレベルの信号をORゲート732と80進カウンタ730へ出力する。80進カウンタ730は、ANDゲート727の出力により零に初期化され、16進カウンタ731の出力に同期してカウントアップするカウンタで、カウント値が零のときにLレベルの受信フレーム同期信号751を出力する。二進カウンタ739は、ANDゲート727の出力により零に初期化され、80進カウンタ730の出力（受信フレーム同期信号751）に同期して、LレベルとHレベルを出力を繰り返し、この二進カウンタ739の出力は受信サブマルチフレーム同期信号750になる。
【００６５】
まず、チャネル切替器412から出力された受信データ526および受信データ同期クロック528は、遅延回路701と同期検出データ724へ入力される。遅延回路701でオクテット分遅延された受信データは、次段の五つの遅延回路702〜706によりそれぞれオクテット分ずつ遅延され、六つの遅延回路701〜706で遅延された六つの受信データは同期検出ゲート724へ入力される。従って、同期検出ゲート724には、シリアルな受信データ列に含まれる1オクテットの間隔の合計7ビットが入力されることになる。さらに、遅延回路706から出力された合計6オクテット分遅延された受信データは、次段の遅延回路707へ入力されて、合計7オクテット分遅延された後、切替回路733を経てD-F/F708へ入力される。
【００６６】
勧告H.221のフレーム構造は、図1に示したように、奇数フレームと偶数のフレームのペアでサブマルチフレーム構造を構成している。偶数フレームのFASの位置には、フレーム同期を取るために、常に2〜8オクテットの位置に、FAW信号の一部である‘0011011’の同期ビットパターンが挿入されている。つまり、偶数フレームには、シリアルなデータ列の中に、ビット毎に1オクテット間隔で‘0‥0‥1‥1‥0‥1‥1’のビットパターンが存在することになる。従って、シリアルデータ列から1オクテットの間隔で‘0011011’の同期パターンを監視して、この同期パターンが検出されたら、検出された時点の先頭ビットより15ビット遡ったビットから偶数フレームが構成されている、と判定することができる。同期検出ゲート724は、この‘0011011’の同期ビットを検出するゲートであり、‘0011011’の同期ビットを検出すると、Hレベルの信号を出力する。そしてこの時、D-F/F714の出力は、フレームの先頭ビットデータに該当し、レジスタ715にはフレームの第1オクテットのデータが入力されることになる。
【００６７】
通信開始時の初期状態においては、D-F/F725の出力はHレベルで、ANDゲート726はオン状態になっている。従って、FAW同期イネーブル信号743が有効になった後、同期検出ゲート724が‘0011011’のビットパターンを検出すると、16進カウンタ731と80進カウンタ730と二進カウンタ739が初期化される。図12に符号801で示したFAW検出タイミングが、これらのカウンタの初期化タイミングである。
【００６８】
一旦、FAWが検出されてフレーム同期が確立すれば、受信データ526は、遅延回路701〜707とD-F/F708〜714を順次シフトされて、受信オクテット同期信号752に同期して、フレーム構造のオクテットデータがレジスタ715に書き込まれる。
【００６９】
●FAW検出器の動作制御フロー
図13はFAW検出器の動作制御例を示すフローチャートで、CPU400によって実行される制御手順の一例である。
【００７０】
同図において、CPU400は、通信に先立ち、ステップS1402でFAW検出器を初期化する。具体的には、初期化信号520を制御して遅延回路701〜707、D-F/F708〜714およびレジスタ715を初期化し、検出回路初期化信号740を制御してD-F/F725の出力をHレベルにセットする。次に、CPU400は、ステップS1403でFAW同期検出機能を有効にするためにFAW同期イネーブル信号743を制御してANDゲート727をオン（FAW同期オン）にし、ステップS1404で受信オクテット同期信号752がLレベルになるのを待ち、受信オクテット同期信号752がLレベルになるとステップS1405でレジスタ715からデータを読み込んでRAM401に転送する。
【００７１】
続いて、CPU400は、ステップS1406で、ANDゲート726の出力（FAW検出信号754）を検査して、FAWが検出されているか否か判定する。そして、FAWが検出されていないときは、フレーム同期が確立していないと判断して、ステップS1403へ戻る。一方、FAWが検出されてフレーム同期が確立すると、16進カウンタ731、80進カウンタ730および二進カウンタ728のカウント値はそれぞれ零に初期化される。そこで、FAWが検出された場合は、ステップS1407でFAW同期イネーブル信号743をオフにして、次のFAWが検出されたときにそれらのカウンタが初期化されるのを禁止する。
【００７２】
次に、CPU400は、ステップS1408で通信が終了したか否かを判定して、通信が終了した場合には処理を終了する。また、未了であればステップS1409で、受信オクテット同期信号752がLレベルになるのを待つ。この間、FAW検出器は、シリアルデータをオクテット単位のパラレルデータに変換している。
【００７３】
受信オクテット同期信号752がLになると、CPU400は、ステップS1410でレジスタ715からデータを読み込んでRAM401へ転送し、ステップS1411で、読み込んだデータが偶数フレームの第1オクテットデータであるかどうかを判定するために、受信サブマルチフレーム同期信号750がLレベル（つまり偶数フレーム）で、かつ受信フレーム同期信号751がLレベル（つまり第1オクテットデータ）であるか否かを検査する。この二つの条件を満たさない場合は、ステップS1408へ戻り、ステップS1408〜S1411を繰り返す。一方、二つの条件を満たす場合は、偶数フレームの第1オクテットデータを読み込んだと判断して、ステップS1412で、ANDゲート726の出力（FAW検出信号754）を検査して、FAWが検出されているか否か判定する。
【００７４】
そして、CPU400は、FAWが検出された場合は、ステップS1417でそれまでにレジスタ415から読み込んだデータを一つのサブマルチフレームのデータとして処理した後、ステップS1408へ戻る。また、偶数フレームの第1オクテットタイミング時に、FAWが検出されない場合は、フレーム同期が外れたと判断して、次のFAWを検出するために、ステップS1413で次FAW検出イネーブル信号742とFAW同期イネーブル信号743をオンにする。そして、ステップS1414でオクテットタイミングに同期して、ステップS1415でFAW検出信号754を検査して、FAW検出信号754が検出されると、ステップS1416でフレーム同期が再確立したと判断して、ステップS1416でFAW同期イネーブル信号743をオフにした後、ステップS1408へ戻り、サブマルチフレームデータの読込ルーチンステップS1408〜S1412およびS1417の処理に戻る。
【００７５】
CPU400は、以上の処理を、通信が終了するまで繰り返す。
【００７６】
●D-F/F725の動作タイミング
図14はFAW検出動作時におけるD-F/F725の動作タイミングチャート例である。図に示すように、D-F/F725は、そのクロック入力(CK)の立ち上がりエッジタイミングで動作し、次FAW検出イネーブル信号742がHレベルになるとクリアされ、クリアされた後、次の偶数フレーム、すなわちサブマルチフレームの先頭まで、その出力はLレベルになるのでFAW検出用のANDゲート726はオフになる。
【００７７】
サブマルチフレームの先頭でANDゲート726がオンしたとき、FAW同期検出ゲート724に入力されているデータ、つまり図11に示した受信データ526と遅延回路701〜706で遅延された受信データは、サブマルチフレームの先頭から二つ目のクロックタイミング、つまり図14に符号901で示すクロックタイミングの受信データである。従って、サブマルチフレームの先頭から1サイクル遅れたビット位置からFAWの検索を開始することになり、従来の検出タイミングから1クロック遅らせたビット位置からFAW同期信号パターンの検索を開始することになる。
【００７８】
FAW検出器413と414とは、同じ構成で、その動作も上述の説明どおりである。FAW検出器413と414に入力される受信データは、遅延回路411の作用によって、B1チャネル、B2チャネルの何れの場合でも同じになる。CPU400は、FAW検出器413と414から出力される受信オクテット同期信号752それぞれに同期して、I/Oポート415と416のレジスタからデータを読み出す。一方、I/Oポート405〜408、417、418については、それぞれ同じ送信データのオクテットデータ転送タイミングに同期して、読み出しと書き込みを行う。
【００７９】
●I/Oポート417、418とP/S変換器419
図15はI/Oポート417、418とP/S変換器419の詳細な構成例を示すブロック図である。
【００８０】
I/Oポート417と418はそれぞれ二段構造のレジスタをもつ。一段目のレジスタ417aと418aは、その入力端子D0〜D7がCPU400のバス430に接続され、CPU400からの送られてくるマスタ受信レジスタ書込信号1610とスレーブ受信レジスタ書込信号1611により、データの書き込みが行われる。二段目のレジスタ417bと418bは、その入力端子D0〜D7が一段目のレジスタの出力端子Q0〜Q7へそれぞれ接続されていて、送信オクテット同期信号1614に同期して、データを取り込む。このように、レジスタを二段構造にすることで、CPU400からI/Oポート417、418へ、送信オクテットに同期するタイミングと非同期なタイミングで、データを書込むことが可能になるとともに、I/Oポート417、418の出力を送信オクテットに同期させることが可能になる。
【００８１】
1605は16進カウンタで、送信データのオクテットタイミングに同期して零に初期化され、送信データのビットタイミング同期してカウントアップする。その出力C4〜C1は‘0000’から‘1111’まで、順次、カウントアップする。
【００８２】
1601は16進デコーダで、入力端子in4〜in1に入力された値に従って、出力端子O0〜O15の中の何れか一つをHレベルにする。入力端子in4〜in1には16進カウンタの出力端子C4〜C1が接続されているので、16進デコーダ1601の出力は、送信オクテットタイミングの初めは出力O0がHレベルに、O1〜O15がLレベルになり、1クロック後には出力O1がHレベルに、出力O0とO2〜O15がLレベルになり、以後、送信クロックに同期して、順次、Lレベルの出力がO2、O3、…、O15、O0、O1、…とシフトして行くことになる。
【００８３】
ゲート1603と1604は、16進デコーダ1601のHレベル出力に従って、入力信号SD0〜SD15の中から何れか一つを選択する。ORゲート1602は、ゲート1603または1604に選択された信号を、シリアルに変換された受信データ1613として出力する。つまり、16進カウンタ1605は送信データタイミングの128kHzに同期してカウントアップするので、P/S変換器419は、I/Oポート417と418に書込まれたパラレルの受信データを、レートが128kHzのシリアルデータに変換するパラレル-シリアル変換を行うことになる。
【００８４】
R-V1イネーブル信号1620〜R-V4イネーブル1623はそれぞれ、第一から第四の受信映像データが勧告H.221のフレーム内のどのサブチャネルに割り当てられているかを示す信号である。例えば、第一の受信映像データがマスタフレームのサブチャネル#7とサブチャネル#8に割り当てられているときは、16進デコーダ1601の出力O6またはO7がHレベルのときに、R-V1イネーブル信号1620もHレベルになり、その他のタイミングではR-V1イネーブル信号1620はLレベルになる。R-V2イネーブル信号1621〜R-V4イネーブル1623も同様であり、該当する受信映像データが割り当てられていないときには常にLレベルである。
【００８５】
R-A1イネーブル信号1624〜R-A4イネーブル1627はそれぞれ、第一から第四の受信音声データが勧告H.221のフレーム内のどのサブチャネルに割り当てられているかを示す信号であり、R-V1イネーブル信号1620などと同様に、該当するサブチャネルのタイミングでHレベルになる。
【００８６】
R-L1イネーブル信号1628とR-L2イネーブル信号1629はそれぞれ、第一と第二の受信LSD通信データが勧告H.221のフレーム内のどのサブチャネルに割り当てられているかを示す信号であり、R-V1イネーブル信号1620などとと同様に、該当するサブチャネルのタイミングでHレベルになる。
【００８７】
受信FAS/BASマスク信号1630は、シリアルデータ1613の該当ビットが勧告H.221のフレーム構造のFASもしくはBASのビット配置タイミングであることを示す信号で、FASおよびBASのビット位置のタイミングではLレベルであり、その他のタイミングではHレベルである。
【００８８】
シリアルデータ1613は、ゲート1606〜1608において、上述した各データ種別を示すイネーブル信号1620〜1629と受信FAS/BASマスク信号1630によりゲートされて、映像復号部307〜310へ受信ビデオデータとして、音声復号部311〜314へ受信音声データとして、LSD通信部320と321ヘ受信LSDとして送られる。従って、例えば、R-V1イネーブル信号1620がHレベルで、かつ、受信FAS/BASマスク信号1630がHレベルのときは、映像復号部307にはシリアルデータ1613が有効な受信ビデオデータとして入力され、その復号が実行される。他の映像復号部、音声復号部やLSD通信部も同様である。
【００８９】
●受信FAS/BASマスク信号
図16は受信FAS/BASマスク信号1630の生成回路の構成例を示すブロック図である。図16において、1605は前述した送信データクロックに同期してカウントアップする16進カウンタで、送信オクテットタイミングに同期して零に初期化される。1506は送信オクテットタイミングに同期してカウントアップする80進カウンタで、送信データの勧告H.221フレーム構造を構成するタイミングを生成する。
【００９０】
また、1501は八進デコーダで、入力端子in2〜in0に16進カウンタ1605のカウント値を入力し、そのカウント値に対応する出力O0〜O7の内の何れか一つを、順次、Hレベルにする。なお、入力端子in2〜in0には、16進カウンタ1605のカウント出力の下位3ビットC3〜C1が接続されるので、八進デコーダ1501の出力O7は、16進カウンタ1605のカウント値が「7」と「15」のときにHレベルになる。従って、八進デコーダ1501の出力は、マスタ送信フレームとスレーブ送信フレームの各サブチャネル#1〜#8のタイミングを示していることになる。
【００９１】
1502も八進デコーダで、八進デコーダ1501と同様に、入力端子in2〜in0に入力された値に従って、その値に対応する出力O0〜O7の内の何れか一つをHレベルにする。入力端子in2〜in0には、80進カウンタ1506のカウント出力の上位3ビットC7〜C5が接続されるので、八進デコーダ1502の出力O0は、80進カウンタ1506のカウント値が「0」〜「15」のときにHレベルになり、出力O1は80進カウンタ1506のカウント値が「16」〜「31」のときにHレベルになり、以下同様に、オクテットタイミングの16カウント毎に、順次、出力O2〜O7がHレベルになる。
【００９２】
CPU 400から送られてくるダミー受信FAS/BASマスク制御信号1521は、サブチャネル#6のダミー受信FAS/BASマスク信号（デコーダ1501の出力O5）の有効/無効を制御する信号で、ANDゲート1507により、制御信号1521がHレベルのときダミーFAS/BASマスク信号は有効になる。
【００９３】
ORゲート1503は、ANDゲート1507から出力された信号と、デコーダ1501の出力O7とを論理和して、受信FAS/BASマスク信号を生成する。
【００９４】
CPU 400から送られてくる受信FAS/BASマスク制御信号1522は、受信FAS/BASマスク信号の有効/無効を制御する信号で、NANDゲート1504により、制御信号1522がHレベルのとき受信FAS/BASマスク信号は有効になる。受信FAS/BASマスク信号の無効は、通信データが勧告H.221のフレーム構造を取らない場合と、勧告H.221の非フレームモードの場合に発生する。
【００９５】
図17は受信FAS/BASマスク信号のタイミングチャート例である。
【００９６】
図17において、Mサブマルチフレーム同期信号は、送信データの勧告H.221フレームのマスタチャネル側のサブマルチフレーム同期信号で、Lレベルのときは偶数フレームであることを示し、Hレベルの時には奇数フレームであることを示す。OCT16マスク信号は、第1オクテットタイミングから第16オクテットタイミングの期間を示す信号で、図16に示した八進デコーダ1502の出力O0である。#6/#8マスク信号は、サブチャネル#6とサブチャネル#8のタイミングを示す信号で、図16に示したORゲート1503の出力信号である。
【００９７】
図17に示すように、受信FAS/BASマスク信号を用いて、図15に示したシリアルデータ1613をゲートすれば、図4に示したFAS/BASとダミーFAS/BASのビット位置に対応するデータを除去することができる。
【００９８】
●S/P変換器403
図18はS/P変換器403の詳細な構成例を示すブロック図である。
【００９９】
図18において、T-Vイネーブル信号は映像符号化部305から送信ビデオデータを読み出すことを許可する信号、T-Aイネーブル信号は音声符号化部306から送信音声データを読み出すことを許可する信号、T-L1イネーブル信号はLSD通信部320から送信データを読み出すことを許可する信号、T-L2イネーブル信号はLSD通信部321から送信データを読み出すことを許可する信号で、これらの信号はCPU400から送られてくる。
【０１００】
ANDゲート1818〜1821とORゲート1817からなるセレクタは、上記のイネーブル信号および送信FAS/BASマスク信号1840に従って送信データを選択する。D-F/F1816〜1801は16段のシフトレジスタを構成し、初期化信号520により初期化され、送信同期クロック1831に同期して選択された送信データを読み込み、送信パラレルデータ1830として出力する。
【０１０１】
次に、一例として、B1チャネルを用いて、図4に示したフレーム構成でデータを送信する場合を説明する。この場合、T-Vイネーブル信号は送信フレームのサブチャネル#5のタイミングで有効になり、T-Aイネーブル信号は送信フレームのサブチャネル#1と#2のタイミングで有効になり、T-1イネーブル信号は送信フレームのサブチャネル#6のタイミングで有効になる。
【０１０２】
音声符号化部306は、T-Aイネーブル信号がHレベルで、かつ、送信FAS/BASマスク信号1840がHレベルのときに、有効な送信音声データを出力する。映像符号化部305は、T-Vイネーブル信号がHレベルで、かつ、送信FAS/BASマスク信号1840がHレベルのときに、有効な送信ビデオデータを出力する。LSD通信部320は、T-L1イネーブル信号がHレベルで、かつ、送信FAS/BASマスク信号1840がHレベルのときに、有効な送信LSDを出力する。LSD送信部321は、T-L2イネーブル信号がHレベルで、かつ、送信FAS/BASマスク信号1840がHレベルのときに、有効な送信LSDを出力する。
【０１０３】
従って、送信同期クロック1831に同期して、まず、送信音声データがD-F/F1816へ順次入力されシフトされる。サブチャネル#3と#4の期間は、すべてのイネーブル信号がLレベルになり、その結果、Hレベルの無効データがD-F/F1816へ入力される。続いて、送信ビデオデータと送信LSDが、順次、D-F/F1816に入力されシフトされる。サブチャネル#7と#8の期間も、すべてのイネーブル信号がLレベルになり、Hレベルの無効データがD-F/F1816へ入力される。
【０１０４】
続いて、B2チャネルのデータを入力するが、この例はB1チャネルだけを用いた通信であるから、B2チャネルの期間、つまり8クロック分の期間は、すべてのイネーブル信号がLレベルになり、Hレベルの無効データがD-F/F1816へ入力されシフトされる。
【０１０５】
こうして16クロック分の期間、送信データがシフトされると、はじめに入力された送信音声データはD-F/F1801と1802に、送信映像データはD-F/F1805に、送信LSDデータがD-F/F1806に、それぞれ格納された状態になる。従って、D-F/F1801〜1816に保持された各データを読出せば、シリアルの送信ビデオデータ、送信音声データ、送信LSDデータを、それぞれのサブチャネルに割り当てたパラレルデータ1830を得ることができる。
【０１０６】
●折り返しポート420、スロット分配器404およびI/Oポート405、406
図19は折り返しポート420、スロット分配器404およびI/Oポート405、406の詳細な構成例を示すブロック図である。
【０１０７】
図19において、1901、1902、1905、1906はそれぞれ8ビットのレジスタ、1903と1904はそれぞれCPU400によって制御される8×8構成の切替回路、1907と1908はそれぞれCPU400によって制御される入力選択回路である。
【０１０８】
図15に示したI/Oポート417、418から折り返しデータ1612を折り返す場合、受信用のスレーブ側レジスタ418bから出力されたデータSD8〜SD15を送信用のマスタ側レジスタ1901の入力端子D7〜D0へ入力し、受信用のマスタ側レジスタ417bから出力されたデータSD0〜SD7を送信用のスレーブ側レジスタ1902の入力D7〜D0へ入力する。レジスタ1901と1902は、送信オクテット同期信号1614に同期して、折り返しデータ1612を読み込み切替回路1903と1904へ出力する。
【０１０９】
切替回路1903は、CPU400の制御によって、レジスタ1901の出力D0〜D7から任意ビットを選択して、任意のビット位置LPD0〜LPD7へ接続する。切替回路1904も同様に、CPU400の制御によって、レジスタ1902の出力D0〜D7から任意ビットを選択し、任意のビット位置LPD8〜LPD15へ接続する。
【０１１０】
入力選択回路1907は、CPU400の制御によって、LPD0〜LPD7とTPD0〜TPD7（送信パラレルデータ）のどちらか一方をビットごとに選択して、マスタ側レジスタ1905の入力端子D7〜D0へ接続する。レジスタ1905は、送信オクテット同期信号1614に同期して、入力選択回路1907で選択されたデータを読み込みI/Oポート405へ出力する。入力選択回路1908も同様に、CPU400の制御によって、LPD8〜LPD15とTPD8〜TPD15（送信パラレルデータ）のどちらか一方をビットごとに選択して、スレーブ側レジスタ1906の入力端子D7〜D0へ接続する。レジスタ1906は、送信オクテット同期信号1614に同期して、入力選択回路1908で選択されたデータを読み込みI/Oポート406へ出力する。
【０１１１】
I/Oポート405と406はそれぞれ、CPU400から送られてくるマスタ送信レジスタ読出信号1913とスレーブ送信レジスタ読出信号1914に従って、レジスタ1905と1906から入力された送信データをバス430へ送出するので、CPU400は送信データを読み込むことができる。
【０１１２】
●チャネル切替器409、P/S変換器410およびI/Oポート407、408
図20はチャネル切替器409、P/S変換器410およびI/Oポート407、408の詳細な構成例を示すブロック図である。
【０１１３】
図20において、2003と2004はそれぞれ8ビットのレジスタ、2001と2002はそれぞれセレクタ、2006と2007はそれぞれANDゲート群、2008はORゲートである。また、I/Oポート407と408はそれぞれ、初期化信号520によって初期化される8ビットのレジスタで構成される。
【０１１４】
CPU400は、マスタ送信レジスタ書込信号2011とスレーブ送信レジスタ書込信号2012によって、送信するマスタフレームのデータをバス430経由でレジスタ407へ、送信するスレーブフレームのデータをバス403経由でレジスタ408へ、それぞれ書き込む。レジスタ407と408に書き込まれた送信データはそれぞれ、送信オクテット同期信号1614に同期して、セレクタ2001または2002を経てレジスタ2003または2004に書き込まれる。
【０１１５】
セレクタ2001と2002は、CPU400により制御される送信チャネル選択信号2014がHレベルのときは入力A0〜A7を選択し、Lレベルのときは入力B0〜B7を選択する。レジスタ2003と2004に書き込まれた送信データは、ANDゲート群2006と2007およびORゲート2008により、前述した16進デコーダ1601の出力に応じて1ビットごとに順次選択され、シリアルデータ2013に変換され出力される。なお、シリアルデータ2013は、図3に示した回線制御部319へ送られる。
【０１１６】
なお、上述では、一本のISDNの基本レートでそれぞれのBチャネルを別々の地点に接続するように説明したが、複数の基本レートを使用して、それぞれの基本レート回線を別々の地点に接続するようにしてもよい。また、ISDNの基本レートに限らず、より高速なデータ通信回線であってもよく、勿論、低速な通信回線であってもよく、例えばMODEMを用いて公衆回線に接続する形態でもよい。
【０１１７】
さらに、第三の遅延手段および第三の切替手段、第四の遅延手段および第四の切替手段など、同じ構成を複数段に構成してもよい。また、疑似同期信号であるダミーFAS/BAS信号を付加するチャネルのデータはどの種類のデータであってもよいし、疑似同期信号は一つに限らず、複数の疑似同期信号を別々のサブチャネルに付加してもよい。
【０１１８】
このように、本実施形態によれば、受信したマスタフレームとスレーブフレームが、B1チャネルとB2チャネルの何れで伝送された場合であっても、その処理タイミングは略同時になるので、受信データの処理を容易にすることができる。さらに、折返しデータを受信して、各メディアのデータを分離するとき、サブチャネル#8のFASとBASを分離するだけではなく、疑似信号も分離することができる。
【０１１９】
なお、本発明は、複数の機器から構成されるシステムに適用しても、一つの機器からなる装置に適用してもよい。
【０１２０】
また、本発明は、システムあるいは装置にプログラムを供給することによって達成される場合にも適用できることは言うまでもない。
【０１２１】
【発明の効果】
以上説明したように、本発明によれば、折り返しデータを受信した際に、折り返し送信で付加された疑似信号を分離することができ、相手の折り返し送信を可能にすることができる。
【図面の簡単な説明】
【図１】勧告H.221で定義される伝送フレーム構造の一例を示す図、
【図２】フレーム同期ワードFAWのビットパターンを示す図、
【図３】本発明にかかる一実施例の通信装置の構成例を示すブロック図、
【図４】本実施例におけるサブチャネル割当ての一例を示す図、
【図５】本実施例における受信同期クロック、受信チャネル同期信号および受信データのタイミングチャート例、
【図６】図3に示す映像表示部の表示例を示す図、
【図７】図3に示す多重化部と分離部の詳細な構成例を示すブロック図、
【図８】折返し通信の概念を示す図、
【図９】図8に示す端末Aの各Bチャネルで送受される通信データのサブチャネル構造例を示す図、
【図１０】図7に示す遅延回路とチャネル切替器およびそれらの周辺回路の詳細な構成例を示すブロック図、
【図１１】図7に示すFAW検出器の詳細な構成例を示すブロック図、
【図１２】図11に示すカウンタの動作例を示すタイミングチャート、
【図１３】図7に示すFAW検出器の動作制御例を示すフローチャート、
【図１４】  FAW検出動作時におけるD-F/F725の動作タイミングチャート例、
【図１５】図7に示すI/Oポート417、418とP/S変換器419の詳細な構成例を示すブロック図、
【図１６】受信FAS/BASマスク信号の生成回路の構成例を示すブロック図、
【図１７】受信FAS/BASマスク信号のタイミングチャート例、
【図１８】図7に示すS/P変換器の詳細な構成例を示すブロック図、
【図１９】図7に示す折り返しポート、スロット分配器およびI/Oポート405、406の詳細な構成例を示すブロック図、
【図２０】図7に示すチャネル切替器、P/S変換器410およびI/Oポート407、408の詳細な構成例を示すブロック図である。
【符号の説明】
301  撮像部
305  映像符号化部
302  集音部
306  音声符号化部
317  多重化部
319  回線制御部
318  分離部
307〜310  映像復号部
315  表示制御部
311〜314  音声復号部
316  音声信号制御部
320、321  LSD通信制御部
322  操作部
323  全体制御部
【図１】
0003706861.tif 000002
【図２】
0003706861.tif 000003
【図３】
0003706861.tif 000004
【図４】
0003706861.tif 000005
【図５】
0003706861.tif 000006
【図６】
0003706861.tif 000007
【図７】
0003706861.tif 000008
【図８】
0003706861.tif 000009
【図９】
0003706861.tif 000010
【図１０】
0003706861.tif 000011
【図１１】
0003706861.tif 000012
【図１２】
0003706861.tif 000013
【図１３】
0003706861.tif 000014
【図１４】
0003706861.tif 000015
【図１５】
0003706861.tif 000016
【図１６】
0003706861.tif 000017
【図１７】
0003706861.tif 000018
【図１８】
0003706861.tif 000019
【図１９】
0003706861.tif 000020
【図２０】
0003706861.tif 000021