(57)【特許請求の範囲】
【請求項１】
データ列を入出力するための３つのメモリバンクと、
前記３つのメモリバンクの内の１つから読み出したデータ列をディジタルフィルタ処理し、かかるフィルタ処理結果を前記３つのメモリバンクの内のいずれか他の１つに出力するディジタルフィルタ処理手段と、
複数の前記データ列に対して偶数回のディジタルフィルタ処理を行う場合に、各データ列の入力に使用するメモリバンクの順序を第１メモリバンク，第２メモリバンクの順とし、第１メモリバンク，及び第２メモリバンクを介して入力されるデータ列のそれぞれに対する奇数回目のディジタルフィルタ処理結果の出力に第３メモリバンクを使用し、該奇数回目のディジタルフィルタ処理結果に対する偶数回目のディジタルフィルタ処理結果の出力に第１メモリバンク及び第２メモリバンクを使用するメモリバンク切替制御手段と、を具備し、前記ディジタルフィルタ処理手段は、画像信号の前記データ列に対する水平方向のフィルタ処理と、垂直方向のフィルタ処理とを同一回路で選択的に行うよう構成されることを特徴とするディジタルフィルタ処理装置。
【請求項２】
データ列を入出力するための３つのメモリバンクと、
前記３つのメモリバンクの内の１つから読み出したデータ列をディジタルフィルタ処理し、かかるフィルタ処理結果を前記３つのメモリバンクの内のいずれか他の１つに出力するディジタルフィルタ処理手段と、
各データ列に対して奇数回のディジタルフィルタ処理を行う場合に、各データ列の入力に使用するメモリバンクの順序を第１メモリバンク，第２メモリバンク，第３メモリバンクの順とし、第１メモリバンク，第２メモリバンク，及び第３メモリバンクを介して入力されるデータ列に対する奇数回目のディジタルフィルタ処理結果をそれぞれ第３メモリバンク，第１メモリバンク，及び第２メモリバンクに出力し、偶数回目の処理結果をそれぞれ第１メモリバンク，第２メモリバンク，及び第３メモリバンクに出力するメモリバンク切替制御手段と、を具備し、前記ディジタルフィルタ処理手段は、画像信号の前記データ列に対する水平方向のフィルタ処理と、垂直方向のフィルタ処理とを同一回路で選択的に行うよう構成されることを特徴とするディジタルフィルタ処理装置。
【請求項３】
前記ディジタルフィルタ処理手段は、水平方向に連続する２画素以上のＭ画素を１ワードとするデータ列を記憶した１つの前記メモリバンクから該データ列の一部を読み出し、任意画素位置から水平方向に連続する２画素単位で出力するフィルタ入力回路と、
前記フィルタ入力回路から出力される２画素に対してそれぞれ係数を乗じる２個の乗算器と、前記各乗算器出力をそれぞれ累積加算する２個の累積加算回路と、前記２個の累積加算回路出力の和を算出する加算回路と、により構成されることを特徴とする請求項１又は２記載のディジタルフィルタ処理装置。
【請求項４】
前記ディジタルフィルタ処理手段は、水平方向に連続するＬ画素以上のＭ画素を１ワードとするデータ列を記憶した１つの前記メモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続するＬ画素単位で出力するフィルタ入力回路と、前記フィルタ入力回路から出力されるＬ画素に対してそれぞれ係数を乗じるＬ個の乗算器と、前記各乗算器出力をそれぞれ累積加算するＬ個の累積加算回路と、前記Ｌ画素の内の奇数番目の画素に対する前記累積加算回路出力の総和を算出する第１の加算回路と、前記Ｌ画素の内で偶数番目の画素に対する前記累積加算回路出力の総和を算出する第２の加算回路と、前記第１の加算回路出力及び前記第２の加算回路出力の和を算出する第３の加算回路と、により構成されることを特徴とする請求項１又は２記載のディジタルフィルタ処理装置。
【請求項５】
前記ディジタルフィルタ処理手段は、水平方向に連続する２画素以上のＭ画素を１ワードとするデータ列を記憶した１つのメモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続する２画素単位で出力するフィルタ入力回路と、前記フィルタ入力回路から出力される２画素に対してそれぞれ係数を乗じる２個の乗算器と、前記各乗算器出力をそれぞれ累積加算する２個の累積加算回路と、により構成され、前記累積加算器の少なくともいずれか一方は、前記２個の乗算器出力の和を累積加算する機能を併せ持つことを特徴とする請求項１又は２記載のディジタルフィルタ処理装置。
【請求項６】
前記ディジタルフィルタ処理手段は、水平方向に連続する４画素以上のＭ画素を１ワードとするデータ列を記憶した１つのメモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続する４画素単位で出力するフィルタ入力回路と、前記フィルタ入力回路から出力される４画素に対してそれぞれ係数を乗じる４個の乗算器と、前記各乗算器出力をそれぞれ累積加算する第１乃至第４の４個の累積加算回路と、前記第１及び第２の累積加算器出力を加算する加算回路と、により構成され、前記第１の累積加算器は前記４画素の内で奇数番目の画素に対する乗算結果の和を累積加算する機能を併せ持ち、前記第２の累積加算器は前記４画素の内で偶数番目の画素に対する乗算結果の和を累積加算する機能を併せ持つことを特徴とする請求項１又は２記載のディジタルフィルタ処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディジタルデータにフィルタ処理を施すディジタルフィルタ装置に係り、特に、処理時間の短縮が可能であって少ないメモリバンク数で複数データ列の連続的処理が可能なディジタルフィルタ処理装置に関する。
【０００２】
【従来の技術】
表示装置など多くの装置で用いられるディジタルビデオ信号の入力フォーマットは、色差信号（Ｃｂ，Ｃｒ）の水平標本化周波数を輝度信号の水平標本化周波数の１／２とするいわゆる４：２：２フォーマットが採用される場合が多い。この場合の輝度信号の水平標本化周波数は例えば１３．５ＭＨｚである。これに対し画像符号化の国際標準規格であるＭＰＥＧ２（Moving Picture Experts Group）等の様な圧縮符号化では、色差信号の垂直方向の標本化周波数を輝度信号の垂直方向の標本化周波数の１／２とする４：２：０フォーマットが多く用いられており、この場合の標本化周波数には複数の種類がある。
【０００３】
特開平１１−１５０７４０号公報や特開２０００−５９８１７号公報では、４：２：２フォーマットのディジタルビデオ信号に対するフィルタ処理において、色差信号のフィルタ処理と輝度信号のフィルタ処理とを画素多重による時分割処理により同一演算回路で実現する方法が示されている。
【０００４】
しかしながら、従来の技術においては、水平方向のフィルタ処理回路と垂直方向のフィルタ処理回路とが別回路となっており、水平方向のフィルタ処理回路からの出力用メモリバンクと垂直方向のフィルタ処理回路への入力用メモリバンクが必要であり、このことが回路規模削減の障害となっていた。また、標本化周波数変換処理を行う場合は、入力フォーマットの標本化周波数に応じて、水平方向フィルタ処理演算量と垂直方向フィルタ処理演算量との比が異なる為、水平方向のフィルタ処理と垂直方向のフィルタ処理の一方の回路に停止期間や無効動作期間が生じ、演算能力の有効活用の障害となっていた。
【０００５】
【発明が解決しようとする課題】
本発明は上記事情を考慮してなされたものであり、その目的は、データ列を入出力するためのメモリバンクと途中演算結果を保存するためのメモリバンクとを合わせた総メモリバンク数の少ないディジタルフィルタ処理装置を提供することにある。また、本発明の他の目的は、様々な標本化周波数変換処理においても演算能力の有効活用が可能であって、小回路規模なディジタルフィルタ処理回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決し目的を達成するために本発明は次のように構成されている。
【０００８】
本発明のディジタルフィルタ処理装置は、データ列を入出力するための３つのメモリバンクと、前記３つのメモリバンクの内の１つから読み出したデータ列をディジタルフィルタ処理し、かかるフィルタ処理結果を前記３つのメモリバンクの内のいずれか他の１つに出力するディジタルフィルタ処理手段と、複数の前記データ列に対して偶数回のディジタルフィルタ処理を行う場合に、各データ列の入力に使用するメモリバンクの順序を第１メモリバンク，第２メモリバンクの順とし、第１メモリバンク，及び第２メモリバンクを介して入力されるデータ列のそれぞれに対する奇数回目のディジタルフィルタ処理結果の出力に第３メモリバンクを使用し、該奇数回目のディジタルフィルタ処理結果に対する偶数回目のディジタルフィルタ処理結果の出力に第１メモリバンク及び第２メモリバンクを使用するメモリバンク切替制御手段と、を具備し、前記ディジタルフィルタ処理手段は、画像信号の前記データ列に対する水平方向のフィルタ処理と、垂直方向のフィルタ処理とを同一回路で選択的に行うよう構成されることを特徴とする。
【０００９】
本発明のディジタルフィルタ処理装置は、データ列を入出力するための３つのメモリバンクと、前記３つのメモリバンクの内の１つから読み出したデータ列をディジタルフィルタ処理し、かかるフィルタ処理結果を前記３つのメモリバンクの内のいずれか他の１つに出力するディジタルフィルタ処理手段と、各データ列に対して奇数回のディジタルフィルタ処理を行う場合に、各データ列の入力に使用するメモリバンクの順序を第１メモリバンク，第２メモリバンク，第３メモリバンクの順とし、第１メモリバンク，第２メモリバンク，及び第３メモリバンクを介して入力されるデータ列に対する奇数回目のディジタルフィルタ処理結果をそれぞれ第３メモリバンク，第１メモリバンク，及び第２メモリバンクに出力し、偶数回目の処理結果をそれぞれ第１メモリバンク，第２メモリバンク，及び第３メモリバンクに出力するメモリバンク切替制御手段と、を具備し、前記ディジタルフィルタ処理手段は、画像信号の前記データ列に対する水平方向のフィルタ処理と、垂直方向のフィルタ処理とを同一回路で選択的に行うよう構成されることを特徴とする。
【００１１】
また、前記ディジタルフィルタ処理手段は、水平方向に連続する２画素以上のＭ画素を１ワードとするデータ列を記憶した１つの前記メモリバンクから該データ列の一部を読み出し、任意画素位置から水平方向に連続する２画素単位で出力するフィルタ入力回路と、前記フィルタ入力回路から出力される２画素に対してそれぞれ係数を乗じる２個の乗算器と、前記各乗算器出力をそれぞれ累積加算する２個の累積加算回路と、前記２個の累積加算回路出力の和を算出する加算回路と、により構成される。
【００１２】
また、前記ディジタルフィルタ処理手段は、水平方向に連続するＬ画素以上のＭ画素を１ワードとするデータ列を記憶した１つの前記メモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続するＬ画素単位で出力するフィルタ入力回路と、前記フィルタ入力回路から出力されるＬ画素に対してそれぞれ係数を乗じるＬ個の乗算器と、前記各乗算器出力をそれぞれ累積加算するＬ個の累積加算回路と、前記Ｌ画素の内の奇数番目の画素に対する前記累積加算回路出力の総和を算出する第１の加算回路と、前記Ｌ画素の内で偶数番目の画素に対する前記累積加算回路出力の総和を算出する第２の加算回路と、前記第１の加算回路出力及び前記第２の加算回路出力の和を算出する第３の加算回路と、により構成される。
【００１３】
また、前記ディジタルフィルタ処理手段は、水平方向に連続する２画素以上のＭ画素を１ワードとするデータ列を記憶した１つのメモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続する２画素単位で出力するフィルタ入力回路と、前記フィルタ入力回路から出力される２画素に対してそれぞれ係数を乗じる２個の乗算器と、前記各乗算器出力をそれぞれ累積加算する２個の累積加算回路と、により構成され、前記累積加算器の少なくともいずれか一方は、前記２個の乗算器出力の和を累積加算する機能を併せ持つことを特徴とする。
【００１４】
また、前記ディジタルフィルタ処理手段は、水平方向に連続する４画素以上のＭ画素を１ワードとするデータ列を記憶した１つのメモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続する４画素単位で出力するフィルタ入力回路と、前記フィルタ入力回路から出力される４画素に対してそれぞれ係数を乗じる４個の乗算器と、前記各乗算器出力をそれぞれ累積加算する第１乃至第４の４個の累積加算回路と、前記第１及び第２の累積加算器出力を加算する加算回路と、により構成され、前記第１の累積加算器は前記４画素の内で奇数番目の画素に対する乗算結果の和を累積加算する機能を併せ持ち、前記第２の累積加算器は前記４画素の内で偶数番目の画素に対する乗算結果の和を累積加算する機能を併せ持つことを特徴とする。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１６】
（第１実施形態）
図１は、本発明の第１の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図である。図１に示す様に、本発明の第１の実施形態に係るディジタルフィルタ処理装置は、データ列を入出力する為の第１乃至第３のメモリバンク（１ａ，１ｂ，１ｃ）と、第１乃至第３のメモリバンクの内の１つから読み出したデータ列に対してディジタルフィルタ処理を行うとともに、そのフィルタ処理結果を第１乃至第３のメモリバンクの他の１つに出力するフィルタ処理回路２ａと、このフィルタ処理回路２ａに付随して設けられるフィルタ係数メモリ２ｂと、制御部２ｃとにより構成されている。
【００１７】
図２乃至図４は、各データ列に対してそれぞれ１回、２回、３回のディジタルフィルタ処理を行う場合の第１実施形態の動作を説明するための図であって、バンク切替の流れを示す図である。
各データ列に対して１回のディジタルフィルタ処理を行う場合は、図２に示す様に、各データ列の入力に使用するメモリバンクの順序を第１メモリバンク１ａ（バンク１），第２メモリバンク１ｂ（バンク２），第３メモリバンク１ｃ（バンク３）の順とする。また、各データ列に対するディジタルフィルタ処理結果の出力に使用するメモリバンクの順序を第３メモリバンク１ｃ（バンク３），第１メモリバンク１ａ（バンク１），第２メモリバンク１ｂ（バンク２）の順とする。この場合、フィルタ係数メモリ２ｂには、アドレスバス３ａとデータバス３ｂを介して、フィルタ処理を行う前に予め所定のフィルタ係数が書き込まれる。
【００１８】
先ず、アドレスバス３ａとデータバス３ｂを介して、処理対象のデータ列が第１メモリバンク１ａに書き込まれ（Ｓ１）、入力端子２ｃ１から制御部２ｃに第１メモリバンク１ａに対する実行コマンドが入力される。その直後に、アドレスバス３ａとデータバス３ｂを介して、次のデータ列が第２メモリバンク１ｂに書き込まれ（Ｓ２）、入力端子２ｃ１から制御部２ｃに第２メモリバンク１ｂに対する実行コマンドが入力される。
【００１９】
ここで制御部２ｃは、最初に入力された第１メモリバンク１ａに対する実行コマンドに従って、制御信号２ｃ３を出力し、第１メモリバンク１ａからデータ列を複数画素単位で読み出す（Ｓ３）とともに、使用する係数データ２ｂ１をフィルタ係数メモリ２ｂから読み出して、フィルタ処理回路２ａに供給する。フィルタ処理回路２ａは、制御部２ｃから入力される制御信号２ｃ４により、入力データ２ａ１の内で第１メモリバンク１ａから入力されるデータを選択し、係数データ２ｂ１を用いて所定のフィルタ処理を行ない、処理結果データ２ａ２を出力する。次に制御部２ｃは、フィルタ処理回路２ａから出力される処理結果データ２ａ２を、制御信号２ｃ３により、第３メモリバンク１ｃの所定アドレス位置に書き込む（Ｓ４）。
【００２０】
この様にして第１メモリバンク１ａのデータ列に対するフィルタ処理が完了すると直ぐに、制御部２ｃは、出力端子２ｃ２から第１メモリバンクに対する実行コマンド終了情報を出力すると共に、次に入力された第２メモリバンク１ｂに対する実行コマンドに従って、制御信号２ｃ３により、第２メモリバンク１ｂからデータ列を複数画素単位で読み出し（Ｓ５）、使用する係数データ２ｂ１をフィルタ係数メモリ２ｂから読み出して、フィルタ処理回路２ａに供給する。フィルタ処理回路２ａは、制御部２ｃから入力される制御信号２ｃ４により、入力データ２ａ１の内で第２メモリバンク１ｂから入力されるデータを選択し、係数データ２ｂ１を用いて所定のフィルタ処理を行って、処理結果データ２ａ２を出力する。
【００２１】
出力端子２ｃ２から出力される前述の第１メモリバンクに対する実行コマンド終了情報に従って、アドレスバス３ａとデータバス３ｂを介して、第３メモリバンク１ｃから処理結果が読み出されて外部に出力される（Ｓ７）。そして次のデータ列が第３メモリバンク１ｃに入力され（Ｓ８）、入力端子２ｃ１から制御部２ｃに対しこの第３メモリバンク１ｃに対する実行コマンドが入力される。
【００２２】
また制御部２ｃは、フィルタ処理回路２ａから出力される第２メモリバンク１ｂのデータ列に対する処理結果データ２ａ２を、制御信号２ｃ３により、第１メモリバンク１ａの所定アドレス位置に書き込む（Ｓ６）。この様にして第２メモリバンク１ｂのデータ列に対するフィルタ処理が完了すると直ぐに、制御部２ｃは、出力端子２ｃ２から第２メモリバンクに対する実行コマンド終了情報を出力すると共に、次に入力された第３メモリバンク１ｃに対する実行コマンドに従って、制御信号２ｃ３により、第３メモリバンク１ｃからデータ列を複数画素単位で読み出す（Ｓ９）とともに、使用する係数データ２ｂ１をフィルタ係数メモリ２ｂから読み出して、フィルタ処理回路２ａに供給する。以下、同様な処理が繰り返される。
【００２３】
また、図３に示す様に、各データ列に対して２回のディジタルフィルタ処理を行う場合は、各データ列の入力に使用するメモリバンクの順序を第１メモリバンク１ａ（バンク１），第２メモリバンク１ｂ（バンク２）の順とし、第１メモリバンク１ａ，及び第２メモリバンク１ｂを介して入力されるデータ列に対する奇数回目のディジタルフィルタ処理結果の出力に使用するメモリバンクを第３メモリバンク１ｃ（バンク３）とし，それらのデータ列に対する偶数回目のディジタルフィルタ処理結果の出力に使用するメモリバンクを第１メモリバンク１ａ（バンク１），及び第２メモリバンク１ｂ（バンク２）とする。
【００２４】
例えば、まずバンク１に入力されたデータ列への１回目のディジタルフィルタ処理結果がバンク３に出力される。同バンク３から１回目のディジタルフィルタ処理結果が読み出されるとともに２回目のディジタルフィルタ処理が行われる。この２回目のディジタルフィルタ処理結果はバンク１に出力される。次に、バンク２に入力されたデータ系列への１回目のディジタルフィルタ処理が行われる。なお、このとき、先のバンク１の処理結果が外部出力される。
【００２５】
また、各データ列に対して３回のディジタルフィルタ処理を行う場合は、図４に示す様に、各データ列の入力に使用するメモリバンクの順序を第１メモリバンク１ａ（バンク１），第２メモリバンク１ｂ（バンク２），第３メモリバンク１ｃ（バンク３）の順とし、第１メモリバンク１ａ，第２メモリバンク１ｂ，及び第３メモリバンク１ｃを介して入力されるデータ列に対する奇数回目のディジタルフィルタ処理結果をそれぞれ、第３メモリバンク１ｃ（バンク３），第１メモリバンク１ａ（バンク１），及び第２メモリバンク１ｂ（バンク２）に出力し、偶数回目の処理結果をそれぞれ、第１メモリバンク１ａ（バンク１），第２メモリバンク１ｂ（バンク２），及び第３メモリバンク１ｃ（バンク３）に出力する。
【００２６】
例えば、まずバンク１に入力されたデータ列への１回目のディジタルフィルタ処理結果はバンク３に出力される。同バンク３から１回目のディジタルフィルタ処理結果が読み出されるとともに２回目のディジタルフィルタ処理が行われる。この２回目のディジタルフィルタ処理結果はバンク１に出力される。次に同バンク１から２回目のディジタルフィルタ処理結果が読み出されるとともに３回目のディジタルフィルタ処理が行われる。この２回目のディジタルフィルタ処理はバンク３に書き込まれ、外部出力される。
【００２７】
また、バンク２に入力されたデータ列への１回目のディジタルフィルタ処理結果はバンク１に出力される。同バンク１から１回目のディジタルフィルタ処理結果が読み出されるとともに２回目のディジタルフィルタ処理が行われる。この２回目のディジタルフィルタ処理結果はバンク２に出力される。次に同バンク２から２回目のディジタルフィルタ処理結果が読み出されるとともに３回目のディジタルフィルタ処理が行われる。この２回目のディジタルフィルタ処理はバンク１に書き込まれ、外部出力される。
【００２８】
また、バンク３に入力されたデータ列への１回目のディジタルフィルタ処理結果はバンク２に出力される。同バンク２から１回目のディジタルフィルタ処理結果が読み出されるとともに２回目のディジタルフィルタ処理が行われる。この２回目のディジタルフィルタ処理結果はバンク３に出力される。次に同バンク２から２回目のディジタルフィルタ処理結果が読み出されるとともに３回目のディジタルフィルタ処理が行われる。この２回目のディジタルフィルタ処理はバンク２に書き込まれ、外部出力される。
【００２９】
以上説明したように第１実施形態のディジタルフィルタ処理装置は、上述の様な規則に従って複数のメモリバンクを効率的に切り替える。具体的には、データ列の外部からの入力、ディジタルフィルタ処理回路へのデータ列の読み出し、ディジタルフィルタ処理回路からのディジタルフィルタ処理結果の書き込み、および同処理結果の外部出力のためのメモリバンクの使用を、衝突（同一時刻に同じメモリバンクが使用されること）なく実現する。このような第１実施形態は最小のメモリバンク数によるフィルタ処理回路の連続的動作を可能にするものであり、回路規模削減、および演算能力の有効活用に寄与する。
【００３０】
（第２実施形態）
図５および図６は、本発明の第２の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図である。
【００３１】
図５は、本実施形態のディジタルフィルタ処理装置が備えるフィルタ入力回路２ａｉｘを示している。このフィルタ入力回路２ａｉｘは、水平方向に連続する４画素を１ワードとするデータ列を記憶した１つのメモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続する２画素単位で出力するものである。また図６に示す様に、本実施形態のディジタルフィルタ処理装置は、図５のフィルタ入力回路２ａｉｘから出力される２画素に対して同時に係数を乗じる２個の乗算器（２ａｍａ，２ａｍｂ）と、前記各乗算器出力をそれぞれ累積加算する累算する２個の累積加算回路（２ａｓａ，２ａｓｂ）と、前記２個の累積加算回路（２ａｓａ，２ａｓｂ）の出力の和を算出する加算回路２ｓａｏとを備えている。
【００３２】
図５において、フィルタ入力回路２ａｉｘは、制御部からの制御信号ｂａｎｋ＿ｓｅｌ［１：０］により、入力データ２ａ１の内から１つのメモリバンクに記憶された水平方向に連続する４画素のデータを選択し、制御部からの制御信号ｂｙｔｅ＿ｓｅ１［１：０］により、前記４画素の前半又は後半のいずれか２画素のデータを選択しレジスタＤＦＦにラッチさせる。さらに、１クロック前に入力されて前記レジスタＤＦＦにラッチさている２画素のデータの後に、制御信号ｂｙｔｅ＿ｃｔｒｌ［１］により選択した２画素データの先頭画素データを連続させた３画素データを生成し、制御部からの制御信号ｂｙｔｅ＿ｃｔｒｌ［０］により、この水平方向に連続する３画素データの先頭画素又は２番目の画素から２画素のデータを選択して出力する。
【００３３】
なお、当該第２実施形態乃至第６実施形態において制御部、メモリバンク、係数メモリ等は図示しないが、上記第１実施形態の図１に示したものと同様の回路構成が適用される。
【００３４】
このフィルタ入力回路２ａｉｘから出力される２画素データの先頭画素データは、乗算器２ａｍａにより係数データ２ｂ１の内の乗算器２ａｍａに対応するフィルタ係数との乗算が行われ、２画素目のデータは、乗算器２ａｍｂにより係数データ２ｂ１の内の乗算器２ａｍｂに対応するフィルタ係数との乗算が行われる。２個の累積加算回路２ａｓａ及び２ａｓｂは、乗算器２ａｍａ及び２ｍａｂからレジスタＤＦＦを介して１クロック毎に出力される乗算結果を、制御部からの制御信号ａｃｃ＿ｃｔｒｌによりタップ数に応じた期間だけ累積加算して出力する。
【００３５】
ここで、輝度信号の水平方向フィルタ処理を行う場合、前記入力データ２ａ１には、２クロック毎に順次水平方向に４画素づつがシフトして入力され、さらにフィルタ入力回路２ａｉｘにより１クロック毎に２画素づつ水平方向にシフトして出力される。２個の累積加算回路２ａｓａ及び２ａｓｂからレジスタＤＦＦを介して出力される２つのデータを加算回路２ａｓｏにより加算したものがレジスタＤＦＦを介して出力され、さらに制御部からの制御信号ｙｈ＿ｃｔｒｌによりセレクタ２ａｏｘａを介して、四捨五入・最大最小値制限処理回路２ａｒａに入力される。四捨五入・最大最小値制限処理回路２ａｒａは、標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒ１により、演算精度の有効利用の為に、除算する値として１２８と６４の一方を選択して除算し、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、セレクタ２ａｏｘｂやレジスタＤＦＦを介して、全て同じ値の４画素データとして出力される。その出力データの内の１画素のデータが、制御部により所定アドレスの所定バイト位置に書き込まれる。
【００３６】
また、色差信号の水平方向フィルタ処理を行う場合、前記入力データ２ａ１には、２種類の色差信号がＣｂ，Ｃｒ，Ｃｂ，Ｃｒのように画素多重された形式で、２クロック毎に順次水平方向に４画素づつシフトして入力され、フィルタ入力回路２ａｉｘで１クロック毎に２画素づつ水平方向にシフトして出力される。累積加算回路２ａｓａでは色差信号Ｃｂのみが累積加算され、レジスタＤＦＦを介して、制御部からの制御信号ｙｈ＿ｃｔｒｌによりセレクタ２ａｏｘａを介して、四捨五入・最大最小値制限処理回路２ａｒａに入力される。また、累積加算回路２ａｓｂでは色差信号Ｃｒのみが累積加算されて、レジスタＤＦＦを介して、四捨五入・最大最小値制限処理回路２ａｒｂに入力される。四捨五入・最大最小値制限処理回路２ａｒａ及び２ａｒｂは、標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒｌにより、除算する値として１２８と６４の一方を選択して除算し、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、レジスタＤＦＦを介して、出力データの１画素目と３画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｂから出力されるデータは、セレクタ２ａｏｘｂとレジスタＤＦＦを介して、出力データの２画素目と４画素目に出力される。その出力データの前半又は後半の２画素が、制御部により所定アドレスの所定バイト位置に書き込まれる。
【００３７】
また、垂直方向フィルタ処理を行う場合は、乗算器２ａｍａおよび２ａｍｂに対する係数は何れも同じ値になっており、前記入力データ２ａ１には、順次水平方向に連続する４画素のデータがタップ数に従って１クロック毎に垂直方向に１ラインづつシフトされて入力される。累積加算回路２ａｓａでは水平方向の奇数番目の画素位置のデータが累積加算され、レジスタＤＦＦを介して、制御部からの制御信号ｙｈ＿ｃｔｒｌによりセレクタ２ａｏｘａを介して、四捨五入・最大最小値制限処理回路２ａｒａに入力される。また、累積加算回路２ａｓｂでは水平方向の偶数番目の画素位置のデータが累積加算され、レジスタＤＦＦを介して四捨五入・最大最小値制限処理回路２ａｒｂに入力される。四捨五入・最大最小値制限処理回路２ａｒａ及び２ａｒｂは、標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒｌにより、除算する値として１２８と６４のいずれか一方の値を選択して除算し、四捨五入と最大値制限を行ってその結果を出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、レジスタＤＦＦを介して、出力データの１画素目と３画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｂから出力されるデータは、セレクタ２ａｏｘｂとレジスタＤＦＦを介して、出力データの２画素目と４画素目に出力される。その出力データの前半又は後半の２画素が制御部により所定アドレスの所定バイト位置に書き込まれる。
【００３８】
（第３実施形態）
図７及び図８は、本発明の第３の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図である。図７は、水平方向に連続する４画素を１ワードとするデータ列を記憶した１つのメモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続する４画素単位で出力するフィルタ入力回路を示している。第３の実施形態に係るディジタルフィルタ処理装置は、図７のフィルタ入力回路を備える。また、図８に示す様に、図７のフィルタ入力回路から出力される４画素に対して同時に係数を乗じる４個の乗算器（２ａｍａ，２ａｍｂ，２ａｍｃ，２ａｍｄ）と、前記各乗算器出力をそれぞれ累積加算する累算する４個の累積加算回路（２ａｓａ，２ａｓｂ，２ａｓｃ，２ａｓｄ）と、前記４画素の内で奇数番目の画素に対する乗算結果の前記累積加算回路（２ａｓａ，２ａｓｃ）の出力の総和を算出する第１の加算回路２ａａａと、４画素の内で偶数番目の画素に対する乗算結果の前記累積加算回路（２ａｓｂ，２ａｓｄ）の出力の総和を算出する第２の加算回路２ａａｂと、前記第１の加算回路２ａａａの出力及び前記第２の加算回路２ａａｂの出力の和を算出する第３の加算回路２ｓａｏとを備えている。
【００３９】
図７に示すフィルタ入力回路は、制御部からの制御信号ｂａｎｋ＿ｓｅｌ［１：０］により、入力データ２ａ１の内から１つのメモリバンクに記憶された水平方向に連続する４画素のデータを選択し、レジスタＤＦＦにラッチさせる。さらに、１クロック前に入力されて前記レジスタＤＦＦにラッチされている４画素のデータの後に、制御信号ｂａｎｋ＿ｓｅ１［１：０］により選択した４画素データの先頭画素から３画素のデータを連続させた７画素データを生成し、制御部からの制御信号ｂｙｔｅ＿ｓｅｌ［１：０］により、この水平方向に連続する７画素データの先頭画素，２番目の画素，３番目の画素，又は４番目の画素から４画素のデータを選択して出力する。
【００４０】
図８において、図７のフィルタ入力回路から出力される４画素のデータは、先頭画素から順に乗算器２ａｍａ，２ａｍｂ，２ａｍｃ，２ｍａｄによって、係数データ２ｂ１の内の各乗算器に対応するフィルタ係数との乗算が行われる。累積加算回路２ａｓａ，２ａｓｂ，２ａｓｃ，２ａｓｄは、それぞれ乗算器２ａｍａ，２ａｍｂ，２ａｍｃ，２ｍａｄからレジスタＤＦＦを介して１クロック毎に出力される乗算結果を、制御部からの制御信号ａｃｃ＿ｃｔｒｌによりタップ数に応じた期間だけ累積加算して出力する。
【００４１】
ここで、輝度信号の水平方向フィルタ処理を行う場合、前記入力データ２ａ１には、１クロック毎に順次水平方向に４画素づつシフトした画素位置の水平方向に連続する４画素のデータが入力される。累積加算回路２ａｓａ，２ａｓｃからレジスタＤＦＦを介して出力される２つのデータは、加算回路２ａａａに入力されて、奇数画素位置に対する積和結果の総和が算出され、累積加算回路２ａｓｂ，２ａｓｄからレジスタＤＦＦを介して出力される２つのデータは、加算回路２ａａｂに入力されて、偶数画素位置に対する積和結果の総和が算出される。加算回路２ａａａ及び加算回路２ａａｂで算出された奇数画素位置及び偶数画素位置に対する積和結果の総和は、加算回路２ａｓｏにより加算されて、レジスタＤＦＦを介して出力され、さらに制御部からの制御信号ｙｃ＿ｃｔｒ１によりセレクタ２ａｏｘ１を介し、制御部からの制御信号ｈｖ＿ｃｔｒｌによりセレクタ２ａｏｘ２を介し、四捨五入・最大最小値制限処理回路２ａｒａに入力される。四捨五入・最大最小値制限処理回路２ａｒａは、前述と同様に標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐ＿ｃｔｒｌにより、除算する値として１２８と６４の一方を選択して除算し、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、セレクタ２ａｏｘｂ，セレクタ２ａｏｘ４，セレクタ２ａｏｘ５やレジスタＤＦＦを介して、全て同じ値の４画素データとして出力され、その出力データの内の１画素のデータが制御部により所定アドレスの所定バイト位置に書き込まれる。
【００４２】
また、色差信号の水平方向フィルタ処理を行う場合、前記入力データ２ａ１には、２種類の色差信号がＣｂ，Ｃｒ，Ｃｂ，Ｃｒのように画素多重された形式で、１クロック毎に順次水平方向に４画素づつシフトした画素位置から水平方向に連続する４画素が入力される。累積加算回路２ａｓａ及び２ａｓｃでは色差信号Ｃｂのみが累積加算され、累積加算回路２ａｓｂ及び２ａｓｄでは色差信号Ｃｒのみが累積加算される。累積加算回路２ａｓａ及び２ａｓｃで算出された２つのデータは、レジスタＤＦＦを介して加算回路２ａａａに入力されて、色差信号Ｃｂに対する積和結果の総和が算出され、累積加算回路２ａｓｂ，２ａｓｄで算出されたデータは、レジスタＤＦＦを介して加算回路２ａａｂに入力されて、色差信号Ｃｒに対する積和結果の総和が算出される。加算回路２ａａａで算出された色差信号Ｃｂに対する積和結果の総和は、レジスタＤＦＦを介して、制御部からの制御信号ｙｃ＿ｃｔｒｌによりセレクタ２ａｏｘ１を介し、さらに制御部からの制御信号ｈｖ＿ｃｔｒｌによりセレクタ２ａｏｘ２を介し、四捨五入・最大最小値制限処理回路２ａｒａに入力される。加算回路２ａａｂで算出された色差信号Ｃｂに対する積和結果の総和は、レジスタＤＦＦを介して、制御部からの制御信号ｈｖ＿ｃｔｒ１によりセレクタ２ａｏｘ３を介し、四捨五入・最大最小値制限処理回路２ａｒｂに入力される。前述の様に四捨五入・最大最小値制限処理回路２ａｒａ及び２ａｒｂは、標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒｌにより、除算する値として１２８と６４の一方を選択して除算し、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、セレクタ２ａｏｘ４やレジスタＤＦＦを介して、出力データの１画素目と３画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｂから出力されるデータは、セレクタ２ａｏｘｂ，２ａｘｏ５やレジスタＤＦＦを介して、出力データの２画素目と４画素目に出力され、その出力データの前半又は後半の２画素が制御部により所定アドレスの所定バイト位置に書き込まれる。
【００４３】
また、垂直方向フィルタ処理を行う場合、乗算器２ａｍａ，２ａｍｂ，２ａｍｃ，２ａｍｄに対する係数は何れも同じ値になっており、前記入力データ２ａ１には、順次水平方向に連続する４画素のデータがタップ数に従って１クロック毎に垂直方向に１ラインづつシフトして入力される。累積加算回路２ａｓａ，２ａｓｂ，２ａｓｃ，２ａｓｄでは、それぞれ水平方向の画素位置に対応する乗算結果が累積加算され、レジスタＤＦＦを介して出力される。累積加算回路２ａｓａで算出されたデータは、制御部からの制御信号ｈｖ＿ｃｔｒｌによりセレクタ２ａｏｘ２を介し、四捨五入・最大最小値制限処理回路２ａｒａに入力され、累積加算回路２ａｓｂで算出されたデータは、制御部からの制御信号ｈｖ＿ｃｔｒｌによりセレクタ２ａｏｘ３を介し、四捨五入・最大最小値制限処理回路２ａｒｂに入力される。累積加算回路２ａｓｃと２ａｓｄで算出されたデータは、それぞれ四捨五入・最大最小値制限処理回路２ａｒｃと２ａｒｄに入力される。四捨五入・最大最小値制限処理回路２ａｒａ，２ａｒｂ，２ａｒｃ，２ａｒｄは、前述の様に標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒｌにより、除算する値として１２８と６４の一方を選択して除算し、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、レジスタＤＦＦを介して出力データの１画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｂから出力されるデータは、セレクタ２ａｏｘｂとレジスタＤＦＦを介して出力データの２画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｃから出力されるデータは、セレクタ２ａｏｘ４とレジスタＤＦＦを介して出力データの３画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｄから出力されるデータは、セレクタ２ａｏｘ５とレジスタＤＦＦを介して出力データの４画素目に出力される。この４画素の出力データが、制御部により所定アドレスの所定バイト位置に書き込まれる。
【００４４】
（第４実施形態）
図９、図１０、および図１１は、本発明の第４の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図である。図９は、水平方向に連続する８画素を１ワードとするデータ列を記憶した１つのメモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続する８画素単位で出力するフィルタ入力回路を示している。
【００４５】
第４実施形態に係るディジタルフィルタ処理装置は、図９に示したフィルタ入力回路と、図１０に示す様に、前記フィルタ入力回路から出力される８画素に対して同時に係数を乗じる８個の乗算器（２ａｍａ，２ａｍｂ，２ａｍｃ，２ａｍｄ，２ａｍｅ，２ａｍｆ，２ａｍｇ，２ａｍｈ）とを備える。また、図１１に示す様に、図１０の各乗算器出力をそれぞれ累積加算する累算する８個の累積加算回路（２ａｓａ，２ａｓｂ，２ａｓｃ，２ａｓｄ，２ａｓｅ，２ａｓｆ，２ａｓｇ，２ａｓｈ）と、８画素の内で奇数番目の画素に対する乗算結果の前記累積加算回路（２ａｓａ，２ａｓｃ，２ａｓｅ，２ａｓｇ）の出力の総和を算出する第１の加算回路２ａａ２ａと、４画素の内で偶数番目の画素に対する乗算結果の前記累積加算回路（２ａｓｂ，２ａｓｄ，２ａｓｆ，２ａｓｈ）の出力の総和を算出する第２の加算回路２ａａ２ｂと、前記第１の加算回路２ａａ２ａの出力及び前記第２の加算回路２ａａ２ｂの出力の和を算出する第３の加算回路２ｓａｏとを備えている。
【００４６】
図９におけるフィルタ入力回路は、制御部からの制御信号ｂａｎｋ＿ｓｅ１［１：０］により、入力データ２ａ１の内から１つのメモリバンクに記憶された水平方向に連続する８画素のデータを選択し、レジスタＤＦＦにラッチさせる。さらに、１クロック前に入力されて前記レジスタＤＦＦにラッチされている８画素のデータの後に、制御信号ｂａｎｋ＿ｓｅｌ［１：０］により選択した８画素データの先頭画素から７画素のデータを連続させた１５画素データを生成し、制御部からの制御信号ｂｙｔｅ＿ｓｅｌ［２：０］により、この水平方向に連続する１５画素データの先頭画素目から８画素目の任意画素位置から８画素のデータを選択して出力する。
【００４７】
図１０および図１１に示す回路の詳細な動作は図８の場合と同様であり、輝度信号の水平方向フィルタ処理を行う場合、全て同じ値の８画素データとして出力され、その出力データの内の１画素のデータが制御部により所定アドレスの所定バイト位置に書き込まれる。色差信号の水平方向フィルタ処理を行う場合、８画素データの内で奇数番目画素位置が色差信号Ｃｂのデータ、偶数番目画素位置が色差信号Ｃｒのデータとして出力され、その出力データの内の２画素データが制御部により所定アドレスの所定バイト位置に書き込まれる。また垂直方向フィルタ処理を行う場合、８画素の出力データが、制御部により所定アドレスの所定バイト位置に書き込まれる。
【００４８】
（第５実施形態）
図１２及び図１３は、本発明の第５の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図である。図１２及び図１３に示す様に、第５実施形態に係るディジタルフィルタ処理装置は、水平方向に連続する４画素を１ワードとするデータ列を記憶した１つのメモリバンクからデータ列の一部を読み出し、任意画素位置から水平方向に連続する２画素単位で出力するフィルタ入力回路２ａｉｘと、前記フィルタ入力回路２ａｉｘから出力される２画素に対して同時に係数を乗じる２個の乗算器（２ａｍａ，２ａｍｂ）と、前記各乗算器出力をそれぞれ累積加算する累算する２個の累積加算回路（２ａｓｌａ，２ａｓｂ）とにより構成される。前記累積加算回路２ａｓｌａは、前記２個の乗算器（２ａｍａ，２ａｍｂ）の出力の和を累積加算する機能を有する。
【００４９】
図１２において、フィルタ入力回路２ａｉｘの回路構成及び動作は、図５におけるフィルタ入力回路２ａｉｘと同一である。このフィルタ入力回路２ａｉｘから出力される２画素のデータの先頭画素データは、乗算器２ａｍａにより係数データ２ｂ１の内の乗算器２ａｍａに対応するフィルタ係数との乗算が行われ、２画素目のデータは、乗算器２ａｍｂにより係数データ２ｂ１の内の乗算器２ａｍｂに対応するフィルタ係数との乗算が行われる。
【００５０】
輝度信号の水平方向フィルタ処理を行う場合、前記入力データ２ａ１には、２クロック毎に順次水平方向に４画素づつがシフトして入力され、さらにフィルタ入力回路２ａｉｘにより１クロック毎に２画素づつ水平方向にシフトして出力される。乗算器２ａｍａ，２ａｍｂで乗算された結果は、レジスタＤＦＦを介して１クロック毎に出力され、累積加算器２ａｓｌａに入力されて加算される。さらに、制御部からの制御信号ａｃｃ＿ｃｔｒｌによりタップ数に応じた期間だけ累積加算され、四捨五入・最大最小値制限処理回路２ａｒａに入力される。四捨五入・最大最小値制限処理回路２ａｒａは、前述の様に標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒｌにより、除算する値として１２８と６４の一方の値を選択して除算を行うととともに、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、セレクタ２ａｏｘｂやレジスタＤＦＦを介して、全て同じ値の４画素データとして出力される。その出力データの内の１画素のデータが、制御部により所定アドレスの所定バイト位置に書き込まれる。
【００５１】
また、色差信号の水平方向フィルタ処理を行う場合、前記入力データ２ａ１には、２種類の色差信号がＣｂ，Ｃｒ，Ｃｂ，Ｃｒのように画素多重された形式で、２クロック毎に順次水平方向に４画素づつがシフトして入力され、さらにフィルタ入力回路２ａｉｘで１クロック毎に２画素づつ水平方向にシフトして出力される。乗算器２ａｍａ，２ａｍｂで乗算された結果は、レジスタＤＦＦを介して１クロック毎に出力され、それぞれ累積加算回路２ａｓｌａ，２ａｓｂに入力される。さらに、制御部からの制御信号ａｃｃ＿ｃｔｒｌによりタップ数に応じた期間だけ累積加算され・四捨五入・最大最小値制限処理回路２ａｒａ・２ａｒｂに入力される。ここで・累積加算回路２ａｓｌａは、乗算器２ａｍａと乗算器２ａｍｂで乗算された結果の加算を行わず、乗算器２ａｍａの結果のみを累積加算する。これにより、累積加算回路２ａｓａでは色差信号Ｃｂのみが累積加算され、累積加算回路２ａｓｂでは色差信号Ｃｒのみが累積加算される事になる。四捨五入・最大最小値制限処理回路２ａｒａ及び２ａｒｂは、前述の様に標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒ１により、除算する値として１２８と６４の一方の値を選択して除算し、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、レジスタＤＦＦを介して、出力データの１画素目と３画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｂから出力されるデータは、セレクタ２ａｏｘｂとレジスタＤＦＦを介して、出力データの２画素目と４画素目に出力される。その出力データの前半又は後半の２画素が、制御部により所定アドレスの所定バイト位置に書き込まれる。
【００５２】
また、垂直方向フィルタ処理を行う場合、乗算器２ａｍａおよび２ａｍｂに対する係数は何れも同じ値になっており、前記入力データ２ａ１には、順次水平方向に連続する４画素のデータをタップ数に従って１クロック毎に垂直方向に１ラインづつシフトして入力される。乗算器２ａｍａ，２ａｍｂで乗算された結果は、レジスタＤＦＦを介して１クロック毎に出力され、それぞれ累積加算回路２ａｓｌａ，２ａｓｂに入力され、制御部からの制御信号ａｃｃ＿ｃｔｒｌによりタップ数に応じた期間だけ累積加算され・四捨五入・最大最小値制限処理回路２ａｒａ，２ａｒｂに入力される。ここで、累積加算回路２ａｓｌａは、乗算器２ａｍａと乗算器２ａｍｂで乗算された結果の加算を行わず、乗算器２ａｍａの結果のみを累積加算する。これにより、累積加算回路２ａｓａでは奇数画素位置データの乗算結果のみが累積加算され、累積加算回路２ａｓｂでは偶数画素位置データの乗算結果のみが累積加算される事になる。四捨五入・最大最小値制限処理回路２ａｒａ及び２ａｒｂは、前述の様に標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒ１により、除算する値として１２８と６４の一方の値を選択して除算を行い、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、レジスタＤＦＦを介して、出力データの１画素目と３画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｂから出力されるデータは、セレクタ２ａｏｘｂとレジスタＤＦＦを介して、出力データの２画素目と４画素目に出力される。その出力データの前半又は後半の２画素が、制御部により所定アドレスの所定バイト位置に書き込まれる。
【００５３】
（第６実施形態）
図１４は、本発明の第６の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図である。第６実施形態に係るディジタルフィルタ処理装置は、図７に示したフィルタ入力回路と、図１４に示す様に、前記フィルタ入力回路から出力される４画素に対して同時に係数を乗じる４個の乗算器（２ａｍａ，２ａｍｂ，２ａｍｃ，２ａｍｄ）と、前記各乗算器出力をそれぞれ累積加算する累算する４個の累積加算回路（２ａｓ２ａ，２ａｓ２ｂ，２ａｓｃ，２ａｓｄ）と、累積加算器２ａｓ２ａ及び累積加算器２ａｓ２ｂの出力を加算する加算回路２ｓａｏとで構成されている。累積加算器２ａｓ２ａは前記４画素の内で奇数番目の画素に対する乗算結果の和を累積加算する機能を有し、累積加算器２ａｓ２ｂは前記４画素の内で偶数番目の画素に対する乗算結果の和を累積加算する機能を有する。
【００５４】
図７のフィルタ入力回路２ａｉｘから出力される４画素の各データは、先頭画素データから順に乗算器２ａｍａ，２ａｍｂ，２ａｍｃ，２ｍａｄにより・係数データ２ｂ１の内の各乗算器に対応するフィルタ係数との乗算が行われる。
【００５５】
ここで、輝度信号の水平方向フィルタ処理を行う場合、前記入力データ２ａ１には、１クロック毎に順次水平方向に４画素づつシフトした画素位置の水平方向に連続する４画素のデータが入力される。乗算器２ａｍａ，２ａｍｃで乗算された結果は、レジスタＤＦＦを介して１クロック毎に出力され、累積加算器２ａｓ２ａに入力されて加算され、制御部からの制御信号ａｃｃ＿ｃｔｒｌによりタップ数に応じた期間だけ累積加算され、レジスタＤＦＦを介して出力され、乗算器２ａｍｂ，２ｍａｄで乗算された結果は、レジスタＤＦＦを介して１クロック毎に出力され、累積加算器２ａｓ２ｂに入力されて加算され、制御部からの制御信号ａｃｃ＿ｃｔｒｌによりタップ数に応じた期間だけ累積加算され、それぞれレジスタＤＦＦを介して出力される。累積加算器２ａｓ２ａにより算出された奇数画素位置に対する乗算結果の総和と、累積加算器２ａｓ２ｂにより算出された偶数画素位置に対する乗算結果の総和は、加算回路２ａｓｏにより加算されて、レジスタＤＦＦを介して出力され、さらに制御部からの制御信号ｙｈ＿ｃｔｒｌによりセレクタ２ａｏｘａを介し、四捨五入・最大最小値制限処理回路２ａｒａに入力される。四捨五入・最大最小値制限処理回路２ａｒａは、前述と同様に標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒ１により、除算する値として１２８と６４の一方を選択して除算し、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、セレクタ２ａｏｘｂ，セレクタ２ａｏｘ４，セレクタ２ａｏｘ５やレジスタＤＦＦを介して、全て同じ値の４画素データとして出力され、・その出力データの内の１画素のデータが制御部により所定アドレスの所定バイト位置に書き込まれる。
【００５６】
また、色差信号の水平方向フィルタ処理を行う場合、前記入力データ２ａ１には、２種類の色差信号がＣｂ，Ｃｒ，Ｃｂ，Ｃｒと言う様に画素多重された形式で、１クロック毎に順次水平方向に４画素づつシフトした画素位置から水平方向に連続する４画素が入力される。乗算器２ａｍａ，２ａｍｃで乗算された結果は、レジスタＤＦＦを介して１クロック毎に出力され、累積加算器２ａｓ２ａに入力されて加算され、制御部からの制御信号ａｃｃ＿ｃｔｒｌによりタップ数に応じた期間だけ累積加算され、レジスタＤＦＦを介して出力され、乗算器２ａｍｂ，２ｍａｄで乗算された結果は、レジスタＤＦＦを介して１クロック毎に出力され、累積加算器２ａｓ２ｂに入力されて加算され、制御部からの制御信号ａｃｃ＿ｃｔｒｌによりタップ数に応じた期間だけ累積加算され、それぞれレジスタＤＦＦを介して出力される。累積加算器２ａｓ２ａにより算出された色差信号Ｃｂに対する乗算結果の総和は、制御部からの制御信号ｙｈ＿ｃｔｒｌによりセレクタ２ａｏｘａを介し、四捨五入・最大最小値制限処理回路２ａｒａに入力され、累積加算器２ａｓ２ｂにより算出された色差信号Ｃｒに対する乗算結果の総和は、四捨五入・最大最小値制限処理回路２ａｒｂに入力される。前述の様に四捨五入・最大最小値制限処理回路２ａｒａ及び２ａｒｂは、標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒｌにより、除算する値として１２８と６４の一方を選択して除算し、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、セレクタ２ａｏｘ４やレジスタＤＦＦを介して、出力データの１画素目と３画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｂから出力されるデータは、セレクタ２ａｏｘｂ，２ａｘｏ５やレジスタＤＦＦを介して、出力データの２画素目と４画素目に出力され、その出力データの前半又は後半の２画素が制御部により所定アドレスの所定バイト位置に書き込まれる。
【００５７】
また、垂直方向フィルタ処理を行う場合、乗算器２ａｍａ，２ａｍｂ，２ａｍｃ，２ａｍｄに対する係数は何れも同じ値になっており、前記入力データ２ａ１には、順次水平方向に連続する４画素のデータをタップ数に従って１クロック毎に垂直方向に１ラインづつシフトして入力される。累積加算回路２ａｓ２ａ，２ａｓ２ｂ，２ａｓｃ，２ａｓｄでは、それぞれ水平方向の画素位置に対応する乗算結果が累積加算され、レジスタＤＦＦを介して出力される。ここで、累積加算回路２ａｓ２ａは、乗算器２ａｍａと乗算器２ａｍｃで乗算された結果の加算を行わず、乗算器２ａｍａの結果のみを累積加算し、累積加算回路２ａｓ２ｂは、乗算器２ａｍｂと乗算器２ａｍｄで乗算された結果の加算を行わず、乗算器２ａｍｂの結果のみを累積加算する。累積加算回路２ａｓ２ａで算出されたデータは、制御部からの制御信号ｙｈ＿ｃｔｒｌによりセレクタ２ａｏｘａを介し、四捨五入・最大最小値制限処理回路２ａｒａに入力され、累積加算回路２ａｓ２ｂ，２ａｓｃ，２ａｓｄで算出されたデータは、それぞれ四捨五入・最大最小値制限処理回路２ａｒｂ，２ａｒｃ，２ａｒｄに入力される。四捨五入・最大最小値制限処理回路２ａｒａ，２ａｒｂ，２ａｒｃ，２ａｒｄは、前述の様に標本化周波数の変換倍率が１／２以下か否かを示す制御部からの制御信号ｕｐｄｗｎ＿ｃｔｒｌにより、除算する値として１２８と６４の一方を選択して除算し、四捨五入と最大値制限を行って出力する。四捨五入・最大最小値制限処理回路２ａｒａから出力されるデータは、レジスタＤＦＦを介して出力データの１画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｂから出力されるデータは、セレクタ２ａｏｘｂとレジスタＤＦＦを介して出力データの２画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｃから出力されるデータは、セレクタ２ａｏｘ４とレジスタＤＦＦを介して出力データの３画素目に出力され、四捨五入・最大最小値制限処理回路２ａｒｄから出力されるデータは、セレクタ２ａｏｘ５とレジスタＤＦＦを介して出力データの４画素目に出力される。この４画素の出力データが、制御部により所定アドレスの所定バイト位置に書き込まれる。
【００５８】
以上のような第２実施形態乃至第６実施形態のディジタルフィルタ処理装置は、水平フィルタ処理機能と垂直フィルタ処理機能とを具備する共通回路構成であり、水平フィルタ処理と垂直フィルタ処理とを同一回路により続けて行えるから、水平フィルタ処理に必要な期間と垂直フィルタ処理に必要な期間を同一にする必要が無く、様々な標本化周波数変換処理においても演算能力の有効活用が可能となる。さらに、水平フィルタ処理と垂直フィルタ処理の内で、標本化周波数の変換倍率が小さな方から先に行う事ができ、必要処理時間の短縮が可能になる。
【００５９】
なお、本発明は上述した実施形態に限定されず種々変形して実施可能である。
【００６０】
【発明の効果】
以上説明したように本発明によれば、データ列を入出力するためのメモリバンクと途中演算結果を保存するためのメモリバンクを合わせた総メモリバンク数の少ないディジタルフィルタ処理装置を提供することができる。また、様々な標本化周波数変換処理においても演算能力の有効活用が可能であって、小回路規模なディジタルフィルタ処理回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図
【図２】各データ列に対して１回のディジタルフィルタ処理を行う場合の第１実施形態の動作の概要を説明するための図であって、バンク切替の流れを示す図
【図３】各データ列に対して２回のディジタルフィルタ処理を行う場合の第１実施形態の動作の概要を説明するための図であって、バンク切替の流れを示す図
【図４】各データ列に対して３回のディジタルフィルタ処理を行う場合の第１実施形態の動作を説明するための図であって、バンク切替の流れを示す図
【図５】本発明の第２の実施形態に係るディジタルフィルタ処理装置が備えるフィルタ入力回路の構成を示すブロック図
【図６】本発明の第２の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図
【図７】本発明の第３及び第６の実施形態に係るディジタルフィルタ処理装置が備えるフィルタ入力回路の構成を示すブロック図
【図８】本発明の第３の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図
【図９】本発明の第４の実施形態に係るディジタルフィルタ処理装置が備えるフィルタ入力回路の構成を示すブロック図
【図１０】本発明の第４の実施形態に係るディジタルフィルタ処理装置の構成の一部分を示すブロック図
【図１１】本発明の第４の実施形態に係るディジタルフィルタ処理装置の構成の他の部分を示すブロック図
【図１２】本発明の第５の実施形態に係るディジタルフィルタ処理装置が備えるフィルタ入力回路の構成を示すブロック図
【図１３】本発明の第５の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図
【図１４】本発明の第６の実施形態に係るディジタルフィルタ処理装置の構成を示すブロック図
【符号の説明】
１ａ，１ｂ，１ｃ…メモリバンク
２ａ…ディジタルフィルタ処理回路
２ｂ…フィルタ係数メモリ
２ｃ…制御部
３ａ…アドレスバス
３ｂ…データバス
２ａｉＸ…フィルタ入力回路
2ama,2amc,2ame,2amg…奇数番目の画素に対する乗算器
2amb,2amd,2amf,2amh…偶数番目の画素に対する乗算器
2asa,2asc,2ase,2asg…奇数番目の画素に対する乗算結果の累積加算器
2asb,2asd,2asf,2ash…偶数番目の画素に対する乗算結果の累積加算器
2asla,2as2a,2as2b…２つの乗算結果の加算機能を備えた累積加算器
2aaa,2aa2a…奇数番目の画素に対する乗算結果の総和を算出する加算器
2aab,2aa2b…偶数番目の画素に対する乗算結果の総和を算出する加算器
2aso…乗算結果の総和を算出する加算器
2ara,2arb,2arc,2ard,2are,2arf,2arg,2arh…四捨五入・最大最小値制限処理回路
【図１】
0003682239.tif 000002
【図２】
0003682239.tif 000003
【図３】
0003682239.tif 000004
【図４】
0003682239.tif 000005
【図５】
0003682239.tif 000006
【図６】
0003682239.tif 000007
【図７】
0003682239.tif 000008
【図８】
0003682239.tif 000009
【図９】
0003682239.tif 000010
【図１０】
0003682239.tif 000011
【図１１】
0003682239.tif 000012
【図１２】
0003682239.tif 000013
【図１３】
0003682239.tif 000014
【図１４】
0003682239.tif 000015