(57)【特許請求の範囲】
【請求項１】
交流がインダクタを介して供給されるダイオードブリッジと、該ダイオードブリッジにおける所定のダイオードと並列に接続されたスイッチ素子と、平滑コンデンサとから構成された昇圧整流回路と、
前記ダイオードブリッジに入力される前記交流の実交流電流値を測定する第１の測定回路と、
前記昇圧整流回路から出力される直流電流を測定する第２の測定回路と、
前記昇圧整流回路から出力される直流電圧を測定する第３の測定回路と、
前記直流電流，前記直流電圧，及び前記交流の正弦波に同期した基準正弦波波形に基づいて、該交流の目標電流値を算出する目標値演算回路と、
前記目標電流値と前記実交流電流値との誤差を求め、この誤差を所定の積分時間において積分し、この積分結果として積分値を出力する誤差積分回路と、
この積分値に基づいて前記スイッチ素子をオン／オフ制御するスイッチ素子制御回路と
を具備することを特徴とする高力率コンバータ。
【請求項２】
前記スイッチング制御回路が、前記積分時間を経過した時点において、前記積分値を予め設定されたしきい値と比較して、前記スイッチ素子をオン／オフ制御し、前記インダクタに電気エネルギーを蓄積または放出して、前記実交流電流値を前記目標電流値となるよう制御することを特徴とする請求項１に記載の高力率コンバータ。
【請求項３】
前記スイッチング制御回路が、前記スイッチ素子のオン／オフ制御を行うデータを、前記積分時間の間ラッチするフリップフロップを具備することを特徴とする請求項１または請求項２に記載の高力率コンバータ。
【請求項４】
前記誤差積分回路が、誤差を所定の係数で除算した値を積分して、この積分結果を積分値として出力することを特徴とする請求項１から請求項３のいずれかに記載の高力率コンバータ。
【請求項５】
前記スイッチング制御回路が、前記実交流電流値を前記目標電流値となる制御において、正弦波における制御の位置が、正弦波の正の半サイクルであるのか負の半サイクルであるのかを判定する極性判定回路を具備することを特徴とする請求項１から請求項４のいずれかに記載の高力率コンバータ。
【請求項６】
ダイオードブリッジと、該ダイオードブリッジにおける所定のダイオードと並列に接続されたスイッチ素子と、平滑コンデンサとから構成された昇圧整流回路に、交流がインダクタを介して供給される第１の過程と、
前記ダイオードブリッジに入力される前記交流の実交流電流値を測定する第２の過程と、
前記昇圧整流回路から出力される直流電流を測定する第３の過程と、
前記昇圧整流回路から出力される直流電圧を測定する第４の過程と、
前記直流電流，前記直流電圧，及び前記交流の正弦波に同期した基準正弦波波形に基づいて、該交流の目標電流値を算出する第５の過程と、
前記目標電流値と前記実交流電流値との誤差を求め、この誤差を所定の積分時間において積分して積分値を出力する第６の過程と、
前記積分値に基づいて、前記スイッチ素子をオン／オフ制御する第７の過程と
を有することを特徴とする高力率コンバータの制御方法。
【請求項７】
前記第７の過程が、前記スイッチ素子制御回路により、前記積分時間を経過した時点において、前記積分値を予め設定されたしきい値と比較する過程と、前記スイッチ素子をオン／オフ制御し、前記インダクタに電気エネルギーを蓄積または放出して、前記実交流電流値を前記目標電流値となるよう制御する過程を有することを特徴とする請求項６に記載の高力率コンバータの制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電源における正弦波入力単相整流回路等に使用されるスイッチング型の高力率コンバータに関する。
【０００２】
【従来の技術】
通常、家電製品及び通信機器などでは、直流電源が使用される場合が多く、商用交流から直流を得るために、近年では半導体による整流回路、なかんずく、ダイオードブリッジとトランジスタとにより構成された混合型ブリッジが用いられている。
ここで、家電製品や産業用電源機器は高調波発生源であるため、力率及び波形を向上させるため、上記混合型ブリッジに対して入力する入力電流の正弦波化が必要となっている。
したがって、上記混合型ブリッジへの入力電流を正弦波化するために、この混合型ブリッジの、例えばトランジスタＸ，Ｙをオン／オフする手法として、ＰＷＭ法が用いられている。
例えば、この種の方式としては、図１２(a)に示す三角波比較方式と、図１２(b)に示すヒステリシスコンパレータ方式のトランジスタＸ，Ｙの制御回路が提案されている。
【０００３】
図１２(a)は、イギリス電気学会論文誌(IEE PROCEEDINGS-B, Vol.138, No.5, SEPTEMBER 1991),"Novelfull bridge semicontrolled switch mode rectifier"by S.Maniasに掲載されたものである。ここで、図１２(a)の制御回路は、電流誤差Δ(t)（＝ｉLp(t)−ｊ(t))と三角キャリア波とを比較し、交流系統と交直変換器との連結点電圧ｖi(t)が下記条件の場合、対応するトランジスタＸ及びトランジスタＹを制御する。
例えば、上記制御回路は、ｖi(t)≧０のとき、トランジスタＸをＯＮとし、トランジスタＹをＯＦＦとし、ｖi(t)＜０のとき、トランジスタＸをＯＦＦとし、トランジスタＹをＯＮとするよう制御信号を出力する。
一方、図１２（b）の制御回路は、電気学会誌(T.IEE Japan, Vol.115-D, No.2, 1995),”ハーフブリッジ型ＰＷＭコンバータのキャパシタ容量の低減”に掲載されたもので、図１２(a)のキャリア波比較部分で示すヒステリシスコンパレータに置き換わったもので、その他は同じ動作により、トランジスタＸ及びトランジスタＹを制御し、複合ブリッジへの入力電流の正弦波化を行っている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した図１２(a)及び図１２(b)の制御回路による昇圧整流回路の制御方式は、いずれも波形ひずみを起こすことが指摘されており、完全に入力電流に対して正弦波化する制御を保証するものではない。
さらに、平成６年に資源エネルギー庁による高調波ガイドラインの導入に伴い、高調波が少なく、シンプルで扱いやすいスイッチング型の整流回路(Switch Mode Rectifier)が必要とされてきている。
【０００５】
そこで、商用交流に対して、上記昇圧整流回路への入力電流をほぼ力率１とするスイッチングアルゴリズムが考案されている（特願平９−１５１６３４号公報）。
制御方法としては、まず、パルス発生器２から出力された一定の周期的な検出タイミングにより、連系点における実交流電流ｉLp(t)を検出し、この実交流電流ｉLp(t)と、正弦波交流電流に対する目標関数とを比較する。
そして、上記実交流電流と上記目標関数との差である誤差関数を導出し、上記検出タイミングにおいて得られた目標関数の値，及び誤差関数の値に基づき、所定制御時間後にパルス幅変換器１により、ゲート信号を各トランジスタに供給してＯＮ／ＯＦＦ制御を行う。
すなわち、上記制御方法は、上記誤差関数の符号に応じて、連系点における実交流電流が目標関数に追従するように制御を行い、入力電流をほぼ力率１とする制御が行える。
しかしながら、上記制御方法は、上記検出タイミングにおいて、実交流電流を検出するときに、実際には、検出される実交流電流値に家電製品や通信機器等の内部回路からのノイズが重畳され、ノイズフィルタを通したとしても正確な値が得られずに、却って入力電流にひずみを起こさせてしまう欠点がある。
【０００６】
本発明はこのような背景の下になされたもので、家電製品や通信機器等の内部回路からのノイズによるひずみを入力電流に起こさせず、昇圧整流回路への入力電流をほぼ力率１とする制御を行うことが可能な高力率コンバータを提供する事にある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の高力率コンバータは、交流がインダクタ（例えば、電流制御インダクタ２）を介して供給されるダイオードブリッジ（第１及び第２の実施形態ではダイオードＤ1，Ｄ2，Ｄx，Ｄy、第３の実施形態ではダイオードＤU，ＤV）と、該ダイオードブリッジにおける所定のダイオード（第１及び第２の実施形態ではダイオードＤx，Ｄy、第３の実施形態ではダイオードＤU，ＤV）と並列に接続されたスイッチ素子（第１及び第２の実施形態ではスイッチ素子Ｘ，Ｙ、第３の実施形態ではスイッチ素子Ｕ，Ｖ）と、平滑コンデンサ（第１及び第２の実施形態ではコンデンサＣd、第３の実施形態ではＣU，ＣV）とから構成された昇圧整流回路（第１の実施形態では昇圧整流回路１、第２の実施形態では昇圧整流回路１Ｂ、第３の実施形態では昇圧整流回路１Ｃ）と、前記ダイオードブリッジに入力される前記交流の実交流電流値を測定する第１の測定回路（インダクタ電流検出器１１）と、前記昇圧整流回路から出力される直流電流を測定する第２の測定回路（出力電流検出回路８）と、前記昇圧整流回路から出力される直流電圧を測定する第３の測定回路（出力電圧検出回路７）と、前記直流電流，前記直流電圧，及び前記交流の正弦波に同期した基準正弦波波形に基づいて、該交流の目標電流値を算出する目標値演算回路（入力電流指令値決定回路１０）と、前記目標電流値と前記実交流電流値との差の誤差を求め、この誤差を所定の積分時間において積分し、この積分結果として積分値を出力する誤差積分回路（積分回路１３）と、この積分値に基づいて前記スイッチ素子をオン／オフ制御するスイッチ素子制御回路（制御回路Ｃ）とを具備することを特徴とする。
【０００８】
請求項２記載の高力率コンバータは、前記スイッチ素子制御回路が、前記積分時間を経過した時点において、前記積分値を予め設定されたしきい値と比較して、前記スイッチ素子をオン／オフ制御し、前記インダクタに電気エネルギーを蓄積または放出して、前記実交流電流値を前記目標電流値となるよう制御することを特徴とする。
請求項３記載の高力率コンバータは、前記スイッチ素子制御回路が、前記スイッチ素子のオン／オフ制御を行うデータを、前記積分時間の間ラッチするフリップフロップを具備することを特徴とする。
【０００９】
請求項４記載の高力率コンバータは、前記誤差積分回路が、誤差を所定の係数で除算した値を積分して、この積分結果を積分値として出力することを特徴とする。
請求項５記載の高力率コンバータは、前記スイッチング制御回路が、前記実交流電流値を前記目標電流値となる制御において、正弦波における制御の位置が、正弦波の正の半サイクルであるのか負の半サイクルであるのかを判定する極性判定回路を具備することを特徴とする。
【００１０】
請求項６記載の高力率コンバータの制御方法は、ダイオードブリッジと、該ダイオードブリッジにおける所定のダイオードと並列に接続されたスイッチ素子と、平滑コンデンサとから構成された昇圧整流回路に、交流がインダクタを介して供給される第１の過程と、前記ダイオードブリッジに入力される前記交流の実交流電流値を測定する第２の過程と、前記昇圧整流回路から出力される直流電流を測定する第３の過程と、前記昇圧整流回路から出力される直流電圧を測定する第４の過程と、前記直流電流，前記直流電圧，及び前記交流の正弦波に同期した基準正弦波波形に基づいて、該交流の目標電流値を算出する第５の過程と、前記目標電流値と前記実交流電流値との差の誤差を求め、この誤差を所定の積分時間のにおいて積分して積分値を出力する第６の過程と、前記積分値に基づいて、前記スイッチ素子をオン／オフ制御する第７の過程とを有することを特徴とする。
【００１１】
請求項６記載の高力率コンバータの制御方法は、前記第７の過程が、前記スイッチ素子制御回路により、前記積分時間を経過した時点において、前記積分値を予め設定されたしきい値と比較する過程と、前記スイッチ素子をオン／オフ制御し、前記インダクタに電気エネルギーを蓄積または放出して、前記実交流電流値を前記目標電流値となるよう制御する過程を有することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
＜第１の実施形態＞
図１は本発明の第１の実施形態による高力率コンバータの構成を示すブロック図である。この図において、昇圧整流回路１は、電流制御インダクタンスＬpを介して、単相交流電圧源３から単相交流が供給され、この単相交流を昇圧整流して、出力端子Ａ及び出力端子Ｂから直流電圧を出力する。
交流フィルタ４は、昇圧整流回路１側からの不用意なノイズを単相交流電圧源３の系に与えないように設けられている。
【００１３】
昇圧整流回路１は、ダイオードＤ1，ダイオードＤ2，ダイオードＤx及びダイオードＤyのダイオードブリッジと、平滑コンデンサＣdから構成されている。
ここで、ダイオードＤxとダイオードＤyとには、各々並列にスイッチ素子Ｘ，スイッチ素子Ｙが接続されている。すなわち、可制御及び非可制御主アームを持つブリッジ接続とされている。これらのスイッチ素子Ｘ，Ｙは、例えば、トランジスタ等で構成される。また、平滑コンデンサＣdに代えて、２次電池であっても使用可能であるが、２次電池の場合には装置外に設置されることはない。
出力電圧検出回路７は、出力電圧検出器５からの電圧データに基づき、出力端子Ａと出力端子との間の電圧値ＥDを求める（検出する）。
出力電流検出回路８は、出力電流検出器６からの電流データに基づき、出力端子Ａと出力端子との間の電流値ＩDを求める（検出する）。
正弦波出力器９は、単相交流電圧源３から供給される単相交流に同期した基準正弦波を出力する。
【００１４】
入力電流指令値決定回路１０は、この基準正弦波，前記電圧値ＥD及び電流値ＩDに基づき、目標関数ｊ(t)を生成する。この目標関数ｊ(t)は、力率１または遅れあるいは進みの正弦波であり、前記電圧値ＥD及び電流値ＩD（すなわち、コンバータの出力する電力）に対応して入力される単相交流の各時刻の電流値の目標値を示す。
ここで、入力電流指令値決定回路１０は、整流装置の場合、図２に示す構成をしている。この場合、時刻ｔでの負荷電流（出力電流）をＩD(t)[A]，昇圧整流回路１の直流電圧の設定値をＶD[V]とする。なお、ここで、ＶD≧２(1/2)・ＥAの場合のみを考慮し、すなわち、昇圧整流回路１は昇圧型整流装置である。ＥAは、単相交流の電圧の実効値である。また、連系点における実交流電流ｉLp(t)の目標力率角をθ[rad]（π／２≧θ＞０）とする。ここで言う連系点とは、単相交流系統と、家電製品や産業機器等との昇圧整流回路が連系されている点を示している。
【００１５】
連系点電圧位相検出回路２４は、ＰＬＬ(Phase Locked Loop)などにより、連系点の電圧位相を検出する。演算器２８は、この電圧位相及び目標力率角θに基づき、２(1/2)sin(ωt-θ)［V］の電圧値を算出する。
１次遅れ回路２６は、加算器２２により、直流電圧の設定値ＶDから出力電圧ＥDを差し引いた値「ＶD−ＥD」に基づき、フィードバック項の（ＶD−ＥD）・（Ｋ／（１＋Ｔ1・Ｓ））を生成する。
１次遅れ回路２７は、直流電圧の設定値ＶD及び負荷電流ＩDが乗算器２３により乗算された結果の値「ＶD・ＩD」に基づき、フィードフォワード項のＶD・ＩD／ＥA・cos（１＋Ｔ2・Ｓ）を生成する。
そして、連系点電圧位相検出回路２４は、上述したフィードバック項及びフィードフォワード項を加算器２５により加算し、この加算結果に演算器２８において求められた２(1/2)sin(ωt-θ)を、乗算器２９により乗算することで、この乗算結果として目標関数ｊ(t)を以下に示す式（１）として求める。
【数１】
0003676220.tif 000002
【００１６】
図１に戻り、インダクタ電流検出器１１は、電流制御インダクタ２にながれる実交流電流値ｉLp(t)を検出して出力する。
オペアンプ１２は、実交流電流値ｉLp(t)と目標関数ｊ(t)とを各々電圧に変換し、これらの電圧の差、すなわち誤差値Δ(t)に係数「１／ｘ」を乗算して、乗算結果の値Δ(t)／ｘを積分回路１３へ出力する。
積分回路１３は、所定の積分時間Ｔs（＝ｔn+1−ｔn＝ｔn+2−ｔn+1＝…）の間、入力される値Δ(t)／ｘを積分し、値Δ(t)／ｘを∫Δ(t)／ｘとして、コンパレータ１４へ出力する。
ここで用いられている係数ｘは、Δ(t)を積分時間Ｔsの間で連続して積分すると、論理回路の電源電圧値を越えてしまうので、積分値がどの積分時間においても同様の値（論理回路の電源電圧値）となるように各誤差値Δ(t)を除算するために用いられ、追従誤差ＥCに対して、積分値が適切な電圧レベルとなるように調整して設定される。
【００１７】
コンパレータ１４は、入力される∫Δ(t)／ｘと、追従誤差ＥCと比較し、この比較結果として、ＥC＞∫Δ(t)／ｘのとき「Ｈ」レベル、ＥC＜∫Δ(t)／ｘのとき「Ｌ」レベルを出力する。
追従誤差ＥCは、本発明が昇圧整流回路１へ入力される単相交流の電流値を目標関数ｊ(t)に対して追従させていくときの基準レベルとして使用するものである。そのため、この追従誤差ＥCは、目標関数ｊ(t)に対する追従制御の動作において、目標関数ｊ(t)に対する制御において、越えてはいけない絶対誤差ｊeを超えずに制御する値に予め設定されている。
すなわち、制御回路Ｃの各回路による遅延，スイッチ素子Ｘ及びＹのスイッチング速度や電流制御インダクタ２の制御遅れ等により、実際に、積分値∫Δ(t)／ｘと追従誤差ＥCとの比較結果により、コンバータ１に入力される交流電流の実交流電流の電流値を制御するまでに要する時間の分だけ、交流電流の電流値の増減が行われるため、この増減により絶対誤差ｊeを越えない値に調整して設定する必要がある。
これにより、本発明の制御のタイミングチャートである図３に示すように、目標関数ｊ(t)をｊ(t)±ｊeの範囲で制御することが可能となる。
【００１８】
上記比較結果は、フリップフロップ１５のデータ入力端子Ｄへ出力されるとともに、インバータ１７により反転されて、反転されたレベルとしてフリップフロップ１６のデータ入力端子Ｄへ供給される。
また、フリップフロップ１５及びフリップフロップ１６のクロック端子ＣＫに、ラッチクロック発信回路１８から、一定周期Ｔs毎に出力される、所定の幅のラッチクロックＣＬＫが入力されており、フリップフロップ１５及びフリップフロップ１６は、ラッチクロックＣＬＫの立ち上がりエッジにおいて、入力端子Ｄに入力されているデータをラッチする。
また、フリップフロップ１５のリセット端子ＣＬＲに、コンパレータ１９からリセット信号ＲＥＳが入力され、リセット信号ＲＥＳが「Ｌ」レベルの場合、フリップフロップ１５はラッチされているデータをリセットし、「Ｌ」レベルを出力する。
一方、フリップフロップ１６のリセット端子ＣＬＲに、コンパレータ１９からリセット信号ＲＥＳが、インバータ２０により反転された後入力され、リセット信号ＲＥＳが「Ｈ」レベルの場合、フリップフロップ１５はラッチされているデータをリセットし、「Ｌ」レベルを出力する。
【００１９】
コンパレータ１９は、基準正弦波の電圧レベルと接地電位（０Ｖ）とを比較し、基準正弦波が正の半サイクルの場合、リセット信号ＲＥＳを「Ｈ」レベルで出力し、基準正弦波が負の半サイクルの場合、リセット信号ＲＥＳを「Ｌ」レベルで出力する。
すなわち、基準正弦波が正のサイクルの場合、フリップフロップ１５が利用可能状態となり、基準正弦波が負のサイクルの場合、フリップフロップ１６が利用可能状態となる。
遅延回路２１は、ラッチクロックＣＬＫを時間Ｔｄ遅延させて、積分回路１３へ出力し、積分回路１３はこの遅延されたラッチクロックＣＬＫのパルスにより、積分してきた積分値をリセットする。
【００２０】
次に、図１，２，３，４及び５を参照し、第１の実施形態の動作例を説明する。
以下の図３のタイミングチャートによる動作例の説明は、例えば、図１の回路が定常状態において動作していると仮定し、また、単相交流の正の半サイクルの部分について説明する。このとき、リセット信号ＲＥＳは、正の半サイクルのため、「Ｈ」レベルで出力されている。このとき、目標関数ｊ(t)に対して追従する基準値の関数は、ｊ(t)＋ＥCである。
また、フリップフロップ１５の出力する制御信号Ｓxが「Ｈ」レベルのため、スイッチ素子Ｘはオン状態であり、図４に示す▲１▼の経路において、電流が流れており、電流制御インダクタ２に電気エネルギーが蓄積される状態となっており、実交流電流ｉLp(t)が増加している。このとき、フリップフロップ１６の出力する制御信号Ｓｙが「Ｌ」レベルのため、スイッチ素子Ｙはオフ状態である。
【００２１】
時刻ｔnにおいて、コンパレータ１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差ＥCとを比較し、∫Δ(t)／ｘの方が大きいため、「Ｌ」レベルを出力している。
このとき、ラッチクロック発信回路１８がラッチクロックＣＬＫを「Ｈ」レベルとするため、フリップフロップ１５は「Ｌ」レベルのデータをラッチし、出力端子Ｑから「Ｌ」レベルの制御信号Ｓxを出力する。これによりスイッチ素子Ｘは、オン状態からオフ状態に遷移する。
これにより、電流制御インダクタ２は、▲２▼の経路を通り、蓄積した電気エネルギーをダイオードＤ1を介して出力端子Ａ側へ供給する。
そして、実交流電流ｉLp(t)は、徐々に減少し、目標関数ｊ(t)に対して近づいていく。
次に、時刻ｔn＋Ｔdにおいて、積分回路１３に遅延されたラッチクロック信号ＣＬＫの「Ｈ」レベルのパルスが入力され、積分値としての∫Δ(t)／ｘが「０」にリセットされる。
【００２２】
次に、時刻ｔn+1において、コンパレータ１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差ＥCとを比較し、∫Δ(t)／ｘの方が大きいため、「Ｌ」レベルを出力している。
このため、制御信号Ｓxが「Ｌ」レベルから変化しないため、スイッチ素子Ｘがオフ状態のままであり、電流制御インダクタ２は、▲２▼の経路を通り、蓄積した電気エネルギーをダイオードＤ1を介して出力端子Ａ側へ供給しており、実交流電流ｉLp(t)は、さらに、目標関数ｊ(t)に近づいていく。
そして、時刻ｔn+1＋Ｔdにおいて、積分回路１３に遅延されたラッチクロック信号ＣＬＫの「Ｈ」レベルのパルスが入力され、積分値としての∫Δ(t)／ｘが「０」にリセットされる。
【００２３】
次に、時刻ｔn+2において、コンパレータ１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差ＥCとを比較し、ＥCの方が大きいため、「Ｈ」レベルを出力している。
このとき、ラッチクロック発信回路１８がラッチクロックＣＬＫを「Ｈ」レベルとするため、フリップフロップ１５は「Ｈ」レベルのデータをラッチし、出力端子Ｑから「Ｈ」レベルの制御信号Ｓxを出力する。これによりスイッチ素子Ｘは、オフ状態からオン状態に遷移する。
これにより、電流制御インダクタ２は、▲１▼の経路を通り、電流制御インダクタ２へ電気エネルギーを蓄積し始める。
そして、電流制御インダクタ２に電気エネルギーを蓄積させるために、実交流電流ｉLp(t)は、徐々に増加し、目標関数ｊ(t)から離れていく。
次に、時刻ｔn+2＋Ｔdにおいて、積分回路１３に遅延されたラッチクロック信号ＣＬＫの「Ｈ」レベルのパルスが入力され、積分値としての∫Δ(t)／ｘが「０」にリセットされる。
以上説明した処理が、ラッチクロックＣＬＫの出力タイミングに応じて、順次繰り返される。
【００２４】
また、交流波形が負の半サイクルになると、入力電流指令値決定回路１０には、正弦波出力器９から負の半サイクルの基準正弦波が入力されるため、負の半サイクルに対応した目標関数ｊ(t)が生成され、オペアンプ１２へ出力される。
このとき、目標関数ｊ(t)に対して追従する基準値の関数は、ｊ(t)−ＥCである。
他の動作は、フリップフロップ１５が制御信号Ｓxをスイッチ素子Ｘへ出力する代わりに、フリップフロップ１６が制御信号Ｓyをスイッチ素子Ｙへ出力することとなり、制御の基準値以外全く同様の処理が行われる。
また、負の半サイクルの場合、リセット信号ＲＥＳが「Ｌ」レベルであり、フリップフロップ１５の出力する制御信号Ｓxが「Ｌ」レベルのため、スイッチ素子Ｘはオフ状態である。
【００２５】
ここで、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが「Ｈ」レベルとなり、スイッチ素子Ｙがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、▲３▼の経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓyが「Ｌ」レベルとなり、スイッチ素子Ｙがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、▲４▼の経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
【００２６】
上述した第１の実施形態のコンバータは、ラッチクロック発信回路１８からのラッチクロックＣＬＫの一定の周期的な出力タイミングにより、連系点における実交流電流ｉLp(t)を検出し、この実交流電流ｉLp(t)と、正弦波交流電流に対する目標関数ｊ(t)とを比較し、これらの誤差値Δ(t)を導出し、この値を積分時間Ｔsの間で積分し、この積分値∫Δ(t)／ｘと追従誤差ＥCとの比較結果により、各スイッチ素子をオン／オフ制御し、電流制御インダクタ２に電気エネルギーの充放電を行うことで、入力される交流電流の制御を行うため、連系点における実交流電流ｉLp(t)が目標関数ｊ(t)に対して、ｊ(t)±ｊeの範囲内で制御を行うことができ、入力電流をほぼ力率１とする制御が行える。
さらに、上記コンバータは、積分期間Ｔsの間に、実交流電流値ｉLp(t)に対して、家電製品や通信機器等の内部回路からのノイズが配線にのり、測定された実交流電流ｉLp(t)の数値にこのノイズ重畳されても、積分期間Ｔsの間に互いにノイズ同士がキャンセルして、評価値として正確な積分値（連系点における実際の測定値としての実交流電流ｉLp(t)を積分した値）が得られ、ノイズフィルタを使用しなくとも、入力される交流電流の波形をひずませずに目標関数ｊ(t)に対して追従させて制御することが可能である。
すなわち、本発明によれば、上述した第１の実施形態によるコンバータは、抵抗負荷に対する電流供給と同様に、交流側を所定の正弦波に保ちつつ、直流出力を一定値に制御することが可能である。
【００２７】
＜第２の実施形態＞
第２の実施形態のコンバータの第１のコンバータと異なる部分は、昇圧整流回路１Ｂの構成が昇圧整流回路１の構成と異なる点である。
図６に示すように、昇圧整流回路１Ｂは、第１の実施形態の昇圧整流回路１と同様に、ダイオードＤ1，ダイオードＤ2，ダイオードＤx及びダイオードＤyのダイオードブリッジと、平滑コンデンサＣdから構成されている。
ここで、ダイオードＤxとダイオードＤyとにも、同様に、各々並列にスイッチ素子Ｘ，Ｙが接続されている。すなわち、可制御及び非可制御主アームを持つブリッジ接続とされている。これらのスイッチ素子Ｘ，Ｙは、例えば、トランジスタ等で構成される。
しかしながら、昇圧整流回路１Ｂは、昇圧整流回路１に対して、ダイオードＤ1の位置と、ダイオードＤyの位置とが入れ替わった構成となっている。
また、平滑コンデンサＣdに代えて、２次電池であっても使用可能であるが、２次電池の場合には装置外に設置されることはない。
【００２８】
図７及び図８に示す第２の実施形態の動作としても、第１の実施形態と全く同様であり、異なる点は、ダイオードＤ1の位置と、ダイオードＤyの位置とが入れ替わった構成のため、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路が以下のように変更されたのみである。
まず、図７に示す正の半サイクルにおいて、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓxが「Ｈ」レベルとなり、スイッチ素子Ｘがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、▲５▼の経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓxが「Ｌ」レベルとなり、スイッチ素子Ｘがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、▲６▼の経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
【００２９】
また、図８に示す負の半サイクルにおいて、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが「Ｈ」レベルとなり、スイッチ素子Ｙがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、▲７▼の経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより大きいとき、制御信号Ｓyが「Ｌ」レベルとなり、スイッチ素子Ｙがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、▲８▼の経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
上述した、第２の実施形態によるコンバータの効果も、第１の実施形態のコンバータの効果と同様である。
【００３０】
＜第３の実施形態＞
第３の実施形態のコンバータの第１のコンバータと異なる部分は、第２の実施形態と同様に、昇圧整流回路１Ｃの構成が昇圧整流回路１の構成と異なり、正弦波入出力単相倍電圧交直変換回路として構成されている点である。
図９に示すように、昇圧整流回路１Ｃは、直列に接続されたダイオードＤU及びダイオードＤVの各々に、並列にスイッチ素子Ｕ，スイッチ素子Ｖが接続されている。また、昇圧整流回路１Ｃにおいて、直列に接続された平滑コンデンサＣU及び平滑コンデンサＣVが、上記直列に接続されたダイオードＤU及びダイオードＤVと、並列に接続されている。
また、平滑コンデンサＣU，平滑コンデンサＣd各々に代えて、２次電池であっても使用可能であるが、２次電池の場合には装置外に設置されることはない。
【００３１】
図１０及び図１１に示す第３の実施形態の動作としても、第１及び第２の実施形態と全く同様であり、異なる点は、単相交流を入力して倍電圧として出力するため、平滑コンデンサＣU及び平滑コンデンサCVが直列に接続された構成のため、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路が以下のように変更されたのみである。
まず、図１０に示す正の半サイクルにおいて、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓxが「Ｈ」レベルとなり、スイッチ素子Ｖがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、Ｏの経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓxが「Ｌ」レベルとなり、スイッチ素子Ｖがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、Ｐの経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
【００３２】
また、図１１に示す負の半サイクルにおいて、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが「Ｈ」レベルとなり、スイッチ素子Ｕがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、Ｑの経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより大きいとき、制御信号Ｓyが「Ｌ」レベルとなり、スイッチ素子Ｕがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、Ｒの経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
上述した、第３の実施形態によるコンバータの効果も、第１及び第２の実施形態のコンバータの効果と同様である。
なお、上述してきた説明における電流制御インダクタとしては、トランスの漏れインダクタンスや配線のインダクタンスなどの寄生インダクタンスを利用することもできる。
【００３３】
【発明の効果】
本願発明によれば、一定周期毎に、この周期における交流電流値と目標電流値との差である誤差を積分器により積分して、この積分値が予め設定されたしきい値を越えるか否かにより、昇圧整流回路のスイッチ素子をオン／オフ制御して、インダクタに電気エネルギーを蓄積・放出することにより、連系点から入力される交流電流を上記目標電流値とする制御を行うため、ノイズフィルタを使用しなくとも、入力される交流電流の波形をひずませずに目標電流値（目標関数ｊ(t)）に対して追従させて制御することが可能である。
すなわち、本発明によれば、上述した第１〜第３の実施形態によるコンバータは、抵抗負荷に対する電流供給と同様に、交流側を所定の正弦波に保ちつつ、直流出力を一定値に制御することが可能である。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態によるコンバータの構成を示すブロック図である。
【図２】  図１における入力電流指令値決定回路１０の構成を示すブロック図である。
【図３】  本発明の第１の実施形態及び第２の実施形態の動作例を示すタイミングチャートである。
【図４】  第１の実施形態のコンバータにおいて、正の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図５】  第１の実施形態のコンバータにおいて、負の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図６】  本発明の第２の実施形態によるコンバータの構成を示すブロック図である。
【図７】  第２の実施形態のコンバータにおいて、正の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図８】  第２の実施形態のコンバータにおいて、負の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図９】  本発明の第３の実施形態によるコンバータの構成を示すブロック図である。
【図１０】  第３の実施形態のコンバータにおいて、正の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図１１】  第３の実施形態のコンバータにおいて、負の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図１２】  従来例によるコンバータにおけるスイッチ素子の制御回路を示すブロック図である。
【符号の説明】
１，１Ｂ，１Ｃ  昇圧整流回路
２  電流制御インダクタ
３  単相交流電圧源
４  交流フィルタ
５  出力電圧検出器
６  出力電流検出器
７  出力電圧検出回路
８  出力電流検出回路
９  正弦波出力器
１０  入力電流指令値決定回路
１１  インダクタ電流検出器
１２  オペアンプ
１３  積分回路
１４，１９  コンパレータ
１５，１６  フリップフロップ
１７，２０  インバータ
１８  ラッチクロック発信回路
２１  遅延回路
２２，２５  加算器
２３，２９  乗算器
２４  連系点（受電源）電圧位相検出回路
２６，２７  一次遅れ回路
２８  演算器
Ｃｄ，ＣU，ＣV  平滑コンデンサ
Ｄ1，Ｄ2，Ｄx，Ｄy，ＤU，ＤV  ダイオード
Ｘ，Ｙ，Ｕ，Ｖ  スイッチ素子
【図１】
0003676220.tif 000003
【図２】
0003676220.tif 000004
【図３】
0003676220.tif 000005
【図４】
0003676220.tif 000006
【図５】
0003676220.tif 000007
【図６】
0003676220.tif 000008
【図７】
0003676220.tif 000009
【図８】
0003676220.tif 000010
【図９】
0003676220.tif 000011
【図１０】
0003676220.tif 000012
【図１１】
0003676220.tif 000013
【図１２】
0003676220.tif 000014