(57)【特許請求の範囲】
【請求項１】
更新データのフレームを生成する表示コントローラ（14）を含み、情報を格納しプロセスする情報プロセッサであって、各更新データのフレームは、グレイスケールの複数のピクセルデータ・グループを含んでおり、各ピクセルデータ・グループは、複数のグレイスケール輝度レベルの１つを表わすｎビット信号を有しており、
予め決められた数の更新データのフレームが存在しないことに対応して、前記情報プロセッサのある部分を一時的に動作不能にする節電回路（110）と、
前記表示コントローラ及び前記節電回路（110）と接続され、更新データのフレームが存在しないことに対応して、更新データの現フレームのグレイスケールのピクセルデータ・グループを、それに対応する２つの輝度レベルの１つを表わす白黒ピクセルデータにリマップするリマップ手段（121）と、
を含む前記情報プロセッサと、
前記情報プロセッサから更新データの前記フレームを選択的に入力し、パネル画面上に画像を生成する表示パネル（16）であって、
前記表示コントローラ（14）に接続され、少なくともリマップされた更新データの現フレームを格納するパネル・メモリ（50）と、
前記パネル・メモリ、前記表示コントローラ、及び、前記節電回路（110）に接続され、更新データが存在しないことに対応して、前記パネル・メモリに格納された更新データで前記パネル画面を自己リフレッシュするリフレッシュ手段と、
を含む前記表示パネルと、
を具備する節電コンピュータ・システム。
【請求項２】
前記更新データが再出現するときに前記情報プロセッサの前記ある部分を再び動作可能にする手段を具備することを特徴とする請求項１に記載のコンピュータ・システム。
【請求項３】
前記表示パネルが、前記表示パネルに接続され、前記表示コントローラからのパネル表示制御情報を前記パネル・メモリに転送するパネル・ドライバをさらに含むことを特徴とする請求項１に記載のコンピュータ・システム。
【請求項４】
前記表示コントローラが、垂直タイミング信号（102）、水平タイミング信号（104）、及び、データ・シフト信号（108）を生成するタイミング手段を含んでおり、
前記パネル・ドライバが、前記タイミング信号を入力し、前記タイミング信号に対応して前記パネル・メモリに入力及び前記パネル・メモリから出力される更新データの流れを制御する手段を含んでおり、
前記データ・シフト信号が、前記表示コントローラから前記パネル・メモリへの更新データの転送を制御し、前記節電回路（110）が、前記データ・シフト信号（108）を前記パネル・ドライバに転送する機能を一時的に不能にする手段を含んでおり、
前記表示パネルが、前記垂直及び水平タイミング信号の制御の下で前記パネル・メモリに格納されている情報を前記表示パネルに繰り返し転送する手段をさらに含んでいることを特徴とする請求項３に記載のコンピュータ・システム。
【請求項５】
更新データの現フレームをリマップした後に、少なくとも１つの完全なフレームの白黒データを前記パネル・メモリに転送する手段をさらに具備することを特徴とする請求項１に記載のコンピュータ・システム。
【請求項６】
１つの完全なフレームの前記白黒データを前記パネル・メモリに格納する手段をさらに具備することを特徴とする請求項１に記載のコンピュータ・システム。
【請求項７】
前記表示コントローラが、順序子（シーケンサー）（86）を持つVGA/LCDコントローラを有し、前記節電回路が、前記順序子（シーケンサー）のある部分を動作不能にする手段を含むことを特徴とする請求項１に記載のコンピュータ・システム。
【請求項８】
前記VGA/LCDコントローラが、グラフィックス・コントローラ（92）、アトリビュート・コントローラ（94）、及び、ルックアップ・テーブル（96）を含み、
前記節電回路が、前記グラフィックス・コントローラ（92）、前記アトリビュート・コントローラ（94）、及び、前記ルックアップ・テーブル（96）を動作不能にする手段をさらに含むことを特徴とする請求項７に記載のコンピュータ・システム。
【請求項９】
ビデオデータの複数のフレームにより特定されるグレイスケールの画像を表示し、第１の動作モード及び前記第１の動作モードよりも消費電力が低い第２の動作モードを有するビデオ表示装置（16）と、
グレイスケール画像データの複数の列からなるビデオデータの与えられたフレームを、対応する単色画像データに変換する変換手段（121）と、
予め決められた時間内に、ビデオデータの予め決められた数の引き続くフレームが入力されないことに対応して、前記第１の動作モードから前記第２の動作モードに切り換えるように前記ビデオ表示装置を制御し、また、ビデオデータの与えられたフレームを変換して得られた単色画像を表示するように前記ビデオ表示装置を制御する制御手段（110）とを具備し、
前記ビデオ表示装置が、ビデオデータの与えられたフレームを変換して得られた前記フレームを含むビデオデータのフレームを格納するフレーム・メモリ（50）を有し、
前記制御手段が、前記ビデオ表示装置が前記第２の動作モードに切り換えられたときに、フレーム・メモリに格納された、ビデオデータの与えられたフレームを変換して得られた前記フレームを繰り返し読み出して表示するように前記ビデオ表示装置を制御する構成となっていることを特徴とするビデオ表示システム。
【請求項１０】
前記制御手段が、ビデオデータの引き続く２つのフレームが入力されないことに対応して、前記第１の動作モードから前記第２の動作モードに切り換えるようにビデオ表示装置を制御する構成となっている請求項９に記載のビデオ表示システム。
【請求項１１】
前記ビデオ表示装置が、ビデオデータの前記フレームと共に更新パルスをそれぞれ入力し、
前記制御手段が、予め定められた数の引き続く更新パルスが入力されないことに対応して、前記第１の動作モードから前記第２の動作モードに切り換えるようにビデオ表示装置を制御する構成となっていることを特徴とする請求項９に記載のビデオ表示システム。
【請求項１２】
（ａ）ビデオデータの複数のフレームにより特定されるグレイスケールの画像を表示し、第１の動作モード及び前記第１の動作モードよりも消費電力が低い第２の動作モードを有するビデオ表示装置を提供するステップと、
（ｂ）グレイスケール画像データの複数の列からなるビデオデータの与えられたフレームを、対応する単色画像データに変換するステップと、
（ｃ）予め決められた時間内に、ビデオデータの予め決められた数の引き続くフレームが入力されないことに対応して、前記第１の動作モードから前記第２の動作モードに切り換えるように前記ビデオ表示装置を制御し、また、ビデオデータの与えられたフレームを変換して得られた単色画像を表示するように前記ビデオ表示装置を制御するステップとを具備し、
前記ビデオ表示装置が、入力データの与えられたフレームを変換して得られた前記フレームを含むビデオデータのフレームを格納するフレーム・メモリを有し、
ステップ（ｃ）が、前記ビデオ表示装置が前記第２の動作モードに切り換えられたときに、フレーム・メモリに格納された、ビデオデータの与えられたフレームを変換して得られた前記フレームを繰り返し読み出して表示するように前記ビデオ表示装置を制御するステップを含むことを特徴とするビデオ表示システムの電力消費を減少させる方法。
【請求項１３】
ステップ（ｃ）が、ビデオデータの引き続く２つのフレームが入力されないことに対応して、前記第１の動作モードから前記第２の動作モードに切り換えるように前記ビデオ表示装置を制御するステップを含むことを特徴とする請求項12に記載の方法。
【請求項１４】
前記ビデオ表示装置が、ビデオデータの前記フレームと共に更新パルスをそれぞれ入力し、
ステップ（ｃ）が、予め決められた数の引き続く更新パルスが入力されないことに対応して、前記第１の動作モードから前記第２の動作モードに切り換えるように前記ビデオ表示装置を制御するステップを含むことを特徴とする請求項12に記載の方法。
【発明の詳細な説明】
［技術分野］
本発明はパーソナル・コンピュータ又はワードプロセッサ等の情報処理装置に関するもので、、特にそのような装置における電力節減に関するものである。
［背景技術］
携帯用パーソナル・コンピュータが普及するにつれ、それらはより複雑、より強力になり、新しい機能と特色が付け加えられる。携帯用パーソナル・コンピュータに必要な電力は常に重要な問題であるが、この電力は新しい機能が付け加えられるに従い増加する。この電力が増えるに従いエネルギー消費を最小にすることがますます重要になってくる。携帯用パーソナル・コンピュータに電力を供給するバッテリの寿命を向上させること以外に、適当な時にコンピュータのある部分を停止することによりエネルギーの節約を行い、従って高電力下でのバッテリ寿命を向上さすことも可能である。今まで行われて来た節電法には、手動による停止や、一定時間が経過すると停止するようなシステムのような種々の方法がある。そのような多くのシステムでは、画面は完全に消されるが、主システム・メモリ、CPU、VGA/LCD表示コントローラから供給される情報でリフレッシュを引き続き行ってもよい。しかし、表示を完全に消すことが好ましくない状況もある。
さらに、手動による停止又は一定時間後の停止は、電力削減に対して最適な時間間隙を与えるとは限らない。
出願人は、好ましくない表示の劣化を伴わず、又は好ましい特長をもつ表示機能を失うことなく節電モードに対する最適な時間を与えるようなシステムは現在まで存在しなかったと信じる。
従って、上記の問題を最小にする又は完全に取り除くようなコンピュータ又は情報処理システムを提供するのが本発明の目的である。
［発明の開示］
本発明の原理をその好ましい実施例に従って実現するためには、コンピュータ・システムは、情報を格納、処理し、且つ表示コントローラを含む情報プロセッサと、情報プロセッサからアップデート・データを入力する表示パネル、及び予め定められたフレーム数の間にアップデート・データが存在しないことに対応して、前記情報プロセッサのある部分を動作不能にする手段とを備える。表示パネルは、データのフレームを格納するパネル・メモリを含み、従ってアップデート・データが存在しないときには、表示はパネル・メモリから自己リフレッシュをすることが可能で、且つプロセッサの他の機能を停止することができる。
【図面の簡単な説明】
図１は、本発明の原理を具現化するコンピュータ・システムの簡単化された機能図である。
図２は、本発明の原理に従ったコンピュータ・システム並びに液晶表示装置及びそのドライバのより詳しいブロック図である。
図３は、図２に示された一群のパネル・ドライバの１つの列ドライバのブロック図である。
図４は、図１−３に示されたコンピュータ・システムに用いられるVGA/LCDコントローラの部分のブロック図である。
図5a〜図5fは、本発明の動作を理解するのに役立つタイミングを示すタイミング図である。
［発明を実施するための最良の形態］
図１にパーソナル・コンピュータのような情報処理システムの成分を示す。図中、10は中央処理装置即ちCPUで、一般的に12で示された通常のキーボードを含む入力装置から入力データを入力する。このCPUはデータと制御信号をVGA/LCDコントローラ14に出力するが、VGA/LCDコントローラ14はそのデータをビデオ・メモリ15に格納する。VGA/LCDコントローラは通常CPU及びビデオ・メモリとインターフェースするが、データ出力及びデータ制御を表示パネル16に出力する。表示パネルには多くの公知のLCD表示画面の１つが含まれ、アクティブ・マトリックスLCD表示画面18は１つの例である。表示パネルはさらに、VGA/LCDコントローラ14から一般的に22で表わされる線を介してデータを入力する表示ドライバー・メモリ20を含み、VGA/LCDコントローから線26を介してタイミング及び制御情報を入力するパネル・ドライバー・コントロール24も含む。
通常の動作では、CPUはシステム入力とインターフェースしてデータを処理し、そのデータはVGA/LCDコントローラを通して出力され、ビデオ・メモリ15に格納される。ビデオ・メモリ内のデータはVGA/LCDコントローラにより処理され、ドライバー・メモリ20に出力される。後者は、例えば640列200行のような通常の垂直ラスタ表示装置のLCDパネル上に表示される１フレーム分の情報を貯える。VGA/LCDコントローラは、パネル・ドライバー・コントロールに出力されるタイミング信号および制御信号を生成する順序子（シーケンサー）を含む。このパネル・ドライバー・コントロールは、ドライバー・メモリ20へのデータの書き込み及びドライバー・メモリからLCD表示画面18へのデータの読み出しを制御する。ドライバー・メモリ及びパネル・ドライバー・コントロール24は共に１つのチップ上に形成され、LCD表示パネルそのものに搭載される。以下に述べるように640x200のピクセル表示装置を完全に動作させるには多くのチップ20,24が必要である。
VGA/LCDコントローラ14はデータ・モニター（図４に示され，また以下に詳しく述べるが）を含むが、このモニターはアップデート・データを監視する。ここでアップデート・データにはビデオ・メモリ内のデータ及びCPUを経由して供給される入力データが含まれる。通常、これらのデータは全てLCD表示画面をアップデートするためVGA/LCDコントローラを通して転送される。データ・モニターが、例えば２つのフレーム分のような予め定められた期間内にアップデート・データが来ていないことを検知すれば、システムは自動的に節電モード即ち低電力消費モードに入り、ドライバー・メモリ20に格納された画像メモリがLCD表示装置をリフレッシュするのに使われ、VGA/LCDコントローラの種々の動作は節電のため停止される。このように、この方法によれば、システムメモリ又は入力装置からアップデート・データが来なければ、システムはいつも節電モードに自動的に切り替わるのである。
LCD表示装置上に表示するデータを制御するフレーム・レート・モジュレータを制御するのに用いる多重ビット・グレイスケール・コードによりデータが定義されている特別なシステムでは、節電モードには、グレイスケール・コードを２桁のコードにリマップする命令を出す信号が含まれている。この２桁のコードは、１つの二状態即ちドライバー・メモリ20に格納される実質的に白黒の画像信号を定義する。
図２は、表示パネルの全体的構成並びにそれとVGA/LCDコントローラ、CPU、及びビデオ・メモリとのインターフェイスを示し、複数の列ドライバーを用いた構成を示している。CPU10はキーボード12のような入出力装置及びVGA/LCDコントローラ14とインターフェイスする。データ及び制御信号がVGA/LCDコントローラから複数の列ドライバー32a−32h及び複数の行ドライバー34a−34bに送られる。単に解説する目的のためだけであるが、ここで述べる構成例では、LCD表示パネル18は640x200の表示を与えるものとする。表示装置の列ドライブ・パッドは、８つのセクションに分けられ、それぞれが80の列を持つ。表示パネルの行ドライブ・パッドはそれぞれが100の行を持つ２つのセクションに分けられている。このように、行ドライバ34a及び34bの各々は200の行を駆動し、列ドライバ32a−32hの各々は80列を駆動する。ドライバ32a−32h並びに34a及び34bの各々は異なった１つのチップに形成され、一般的に16で示される表示パネル16に取り付けられる。
図３は、例えば、ドライバ32aのような１つの列ドライバのブロック図である。すべての列ドライバは全く同一なので、１つに付いて記述すればすべてに対して十分である。いくつかの列ドライバを一度に一つづつ動作可能にすることができる。動作可能になると、各列ドライバは80ビットのデータをそのメモリに書き込み、そのメモリから80ビットを適当なパネル・ドライバ・パッドに読み出す。個々の列ドライバは次にスタンドバイ・モードになり、同時に隣接するドライバが動作可能になり、LCD表示装置の640のすべての列が活性化されるまで８つの列ドライバが順番に一つづつ動作するのである。
図３に示すように、D0−D3で示す入力データはバス40を通してデータ・コントロール回路42に入力され、同回路はそのデータをバス44を通して入力レジスタ46に出力する。入力レジスタからのデータは書き込みレジスタ及びコントロール・ゲート48に出力され、それから列ドライバ表示RAM50に書き込まれる。
データは、ニブル即ち４つの引き続いたデータビット（D0−D3）のグループを単位にして転送される。ニブルは、（４ビット即ち１ニブル毎に）入力レジスタ及び書き込みレジスタに、VGA/LCDコントローラからXSCLクロック・ライン54を介して列ドライバ・コントロール論理回路56に入力されるデータ・シフト・クロックXSCLの制御の下にシフトされる。コントロール論理回路56は、入力レジスタ46に対し、書き込みレジスタ48にデータを転送するためのタイミング信号を出力する。
VGA/LCDコントローラ14から供給されるタイミング信号には、入力ライン58をへて列ドライバに入力される水平クロック信号LPが含まれるが、これは、表示RAM50から読み出されたデータを入力しラッチするエッジ・トリガー・ラッチ60及びコントロール論理回路56に送られる。LP即ち水平クロック信号は、ビット・ドライバ回路64をへてパネル・ドライブ・パッドに送られる表示データのラッチングをトリガーする。ここでビット・ドライバ回路64は、個々の表示列に対応して出力X1、X2、...、Xn（ここで80列のドライバに対し80の出力がある）を持つ。信号DOFFもVGA/LCDコントローラから列ドライバ入力ライン66に供給されるが、これにより表示装置を自在にオン又はオフすることができる。この信号は節電モードには用いられない。
フレーム・スタート即ち垂直クロック信号YDはVGA/LCDコントローラから入力ライン68に供給され、行アドレス・シフト・レジスタ70の動作を開始させる。同レジスタ70は、書き込みレジスタがその画像データを転送する先の表示RAM行のアドレスを制御する。YD信号は表示RAM50のアドレスをリセットし、新しいフレームのスタートに対応する。各フレーム内では、行アドレス・レジスタ70内のカウンタにより行から行へとアドレスがシフトされる。
イネーブル回路72は、列ドライバ32a−32h内で隣接した列ドライバとライン76を通して通信を行い、入力レジスタ46、コントロール論理回路56、データ・コントロール回路42を動作可能にしたり不能にしたりする。動作可能信号は、コントロール論理回路56からイネーブル回路72にライン78を経て供給される信号によりコントロール論理タイミングと同期している。
VGA/LCDコントローラは、多くの機能ブロックを用いて図４に示されている。VGA/LCDコントローラは、CPU10と接続したバス・インターフェース80、ビデオ・メモリと接続した表示メモリ・インターフェース82、及び表示パネル16と接続したLCDインターフェース84を含む。順序子（シーケンサー）86はいくつかのVGA/LCD回路の初期タイミング及び同期を与える。これらの回路には、内部垂直タイミングパルスを生成しライン90に出力するCRTコントローラ88を含む。さらに、VGA/LCDコントローラには、グラフィックス・コントローラ92、アトリビュート・コントローラ94、及びルックアップ・テーブル96が含まれるが、これらは全て順序子（シーケンサー）86からのタイミング信号により制御される。このグラフィックス・コントローラは、バス98を介してバス・インターフェース80と、又バス100を介して表示メモリ・インターフェース82とそれぞれ接続している。CRTコントローラは垂直クロック信号を生成しライン102に出力する。この信号はLCDインターフェース84に供給され、そのインターフェースから垂直クロック出力YDが出力される。CRTコントローラはさらに、水平タイミング信号を生成しライン104に出力する。この信号はLCDインターフェース84に供給され、LCD表示パネルへ出力される水平クロック信号LPが形成される。順序子（シーケンサー）86はピクセル・クロックをライン108に出力する。この信号はLCDインターフェースに供給され、このインターフェースによりピクセル・シフト・クロックXSCLが出力される。
VGA/LCDコントローラには節電コントローラ110も含まれ、メモリ及びI/O書き込みを表わす信号をバス・インターフェース80からライン112を通して入力する。これはデータ・アップデート信号で、この信号が出されると、ビデオ・メモリから表示メモリ・インターフェース82、グラフィックス・コントローラ92、アトリビュート・コントローラ94、ルックアップ・テーブル96、バス114を通してLCDインターフェースへ至るデータ径路内でデータ変化があることを表わす。そしてこのLCDインターフェースからデータ・ビットD0−D3がLCD表示パネルに転送される。
節電コントローラ110が２フレーム分に相当する時間の間メモリ又はI/O書き込みアップデート・データが来ないことを検知すると、コントローラはライン120を通して、実質的にデータ・シフト・クロックXSCLを切り、グラフィックス・コントローラ92、アトリビュート・コントローラ94、及びルックアップ・テーブル96を停止させ、さらに順序子（シーケンサー）86のある部分も停止させる。
LCDインターフェース84は、多重ビット・グレイスケール・コードを入力する通常のフレーム・レート・モジュレータ121を含む。グレイスケール・コードで表わされるグレイスケール段階のレベルと同数のフレームを含むグループの各々に対し、フレーム・レート・モジュレータはそのようなフレーム・グループの内ある数のフレームの間個々のピクセルをオンにする。そのようなピクセルがオンになるフレーム数は、そのピクセルに対しグレイスケール・コードで表わされる数に実質的に等しい。例えば、４ビットのグレイスケールを用い、ある与えられたピクセルの強度を16のレベル即ち段階で表わす場合、そのピクセルに対しグレイスケール・コードで50％（レベル７）の強度が表わされているときは、そのピクセルはフレーム・グループのフレーム数（16）の50％（８フレーム）に対してオンになる。又、グレイスケール・コードが25％のグレイスケール・レベル（レベル３）を表わしているときは、そのピクセルはフレーム数の25％（４フレーム）に対してオンになるだけである。さらに、グレイスケールがゼロのレベルを示していれば、そのピクセルはそのフレーム・グループのどのフレームに対してもオンにならない。又、グレイスケール・コードが最大の強度を示していれば、そのピクセルはそのフレーム・グループの全てのフレームに対してオンになる。
２つの全フレーム中にアップデート・データが来ていないことを検知すると、節電コントローラはLCDインターフェースのフレーム・レート・モジュレータ121にライン124を通し信号を送り、グレイスケール・コードをリマッピングし、簡単な白黒即ち二状態ピクセル・レベルの信号に変換させる。リマッピングにおいて、グレイスケール・コードのすべてのビットがゼロなら、ゼロ出力がフレーム・レート・モジュレータに出力され、従って、フレーム・レート・モジュレータはそのフレーム・グループのどのフレームに対しても個々のピクセルをオンにしない。４ビット中（この説明で例として用いている４ビットのグレイスケール・コードにおいて）に１つ以上のビットが１であるとき、即ち、グレイスケール・コードがゼロでない全ての場合には、１の信号がフレーム・レート・モジュレータに出力される。それに伴い、フレーム・レート・モジュレータはそのフレーム・グループの全てのフレームに対して個々のピクセルをオンにする。即ち、そのピクセルは最大の強度を得ることになる。システムが節電モードに入り、表示が列ドライバ・メモリから実質的に自分でリフレッシュする場合には、多重ビット・グレイスケール・コードから白黒へのこのリマッピングが必要である。列ドライブ表示RAM50に格納された画像データは単一フレームの情報である。それ故、ピクセル値が自己リフレッシュ動作中に繰り返し表示されるとき、各ピクセル値は、グレイスケール表示やフレーム・レート・モジュレーションにおけるように変化することができないからである。
図５のタイミング図を参照し以下に節電モードに付いて詳しく説明する。しかし、節電モードは簡単には次のように動作する。データシフト・クロックXSCLが列ドライバ32aに供給されなくなると、新しい画像データはRAM50に書き込まれず、列ドライバの内部表示RAM50に既に格納されている画像データが繰り返し読み出され、LCDパネル表示をリフレッシュする。少なくとも２フレーム分の間（ライン90の内部垂直クロック信号VRTCで測定して。図４を参照）メモリ書き込み又はI/O書き込みがない場合には、ピクセル出力はまずグレイスケールから白黒にリマップされる。続いて、次の第２の垂直フレーム・パルスで、パネル・ドライバーは自己リフレッシュ・モードに入り、ピクセル・シフト・クロックを停止し、完全な１フレーム分の白黒のピクセルが表示RAM50に格納されていることを確認する。この時点で、グラフィックス・コントローラ、アトリビュート・コントローラ、LCDインターフェースのある部分のようなVGA/LCDの種々のブロックが停止される。さらに、順序子（シーケンサー）96はスクリーン・オフ・モードに入り、メモリ・インターフェース動作を減らし、最大のCPU帯域を与えるようになる。
節電モードは２全フレーム内に自動的に入る。逆に、メモリ書き込み又はI/O書き込みが起きると節電モードは自動的に終了する。そのようなことが起きると、動作不能になっているVGA/LCDコントローラ・ブロックが次の内部VRTCパルスでまず動作可能になる。その後、次の垂直フレーム・クロック（YD）パルスで、データ・シフト・パルスXSCLが動作可能になり、パネル・ドライバは自己リフレッシュ・モードから出る。節電モードのこのような自動開始及び終了が、節電コントローラ及びその節電モードが動作可能になっている限り連続して繰り返される。節電モードはユーザの手動により（図示なし）動作可能になることが好ましい。コンピュータを用いる多くの状況では、コンピュータ・システム全体はこの節電モードになっている時間が非常に長い。従って、大きなエネルギーの節約をすることが可能になる。例えば、キーボードからデータを入力する際、オペレータは一時的に休むときがしばしばある。そのような休止が少なくとも２フレーム分の間（システム・フレーム速度は毎秒約70フレームである）行われるときにはいつも、システムは節電モードに自動的に入り、次にデータが入力されるまでその状態に留まる。
図5a−5fは上述した回路の種々の動作のタイミングを表わすタイミング図である。図5aは140における内部VRTCタイミング・パルスを示す。図5bは142における垂直フレーム・クロック・パルスYDを示す。メモリ書き込み又はI/O書き込みは図5cに示され、グレイスケールから白黒へのリマッピングのタイミングは図5dに示されている。VGA/LCDコントローラ論理の動作可能・動作不可は図5eに示され、列ドライバの自己リフレッシュ・モードの動作は図5fに示されている。図の上部に大部分の時刻が時刻t1−t10で表わされている。勿論、全体の節電モードは動作可能になっており、メモリ書き込み又は入力書き込みデータ・アップデート・パルス150が監視されていると仮定する。VRTCパルス152は、垂直YDクロック・パルス154と同じ繰り返しで起こり、垂直YDクロック・パルス154よりわずかに早く起きる。最も最近のメモリ書き込み又はI/O書き込みパルス150が時刻t1で起き、それに続くVRTCパルスが時刻t2で起き、さらに次の２つのVRTCパルスが時刻t4に来る前に新しいメモリ書き込み又はI/O書き込みパルス150が来ないと仮定すれば、節電コントローラは、ライン124（図４参照）を通してリマップ信号をフレーム・レート・モジュレータ121に送り、図5dに示すように、時刻t4でグレイスケール・コードから黒白へのリマッピングが開始される。次にシステムは、２つの全フレーム時間、即ち、時刻t4からt6までの間、２番目の次のパルスを待つ。この時間中、表示RAM50は入力データを引き続き入力する。しかし、この２つのフレームの間、表示RAMへの入力データは白黒で、もはやフレーム・レート・モジュレーション用のグレイスケールではない。このようにして表示RAMは白黒の全フレーム分の画像データを入力し格納する。時刻t6で、シフト・クロックXSCLは停止し、グラフィックス・コントローラ、アトリビュート・コントローラ、ルックアップ・テーブル、及び順序子（シーケンサー）86のある部分を含む種々のVGA/LCDコントローラ論理ブロックが図5eに示すように動作不能になる。この時刻t1−t6の間、表示RAMメモリは、VGA/LCDコントローラから列ドライバーに絶えず転送されている垂直クロックYDと水平クロックLPの制御下にある。従って、VGA/LCDコントローラ論理が不能になりシフト・クロックXSCLが停止する時刻t6において、表示パネルは、次のフレーム・パルスYD（時刻t7で起きる）が来るまで待機し、その後自己リフレッシュ・モードを開始し、表示RAM50にある白黒画像情報から繰り返しリフレッシュが行われる。自己リフレッシュ・モードでは、水平および垂直クロックLP及びYDの制御の下で１つのフレーム分の白黒画像データがRAM50から繰り返し読み出される。この自己リフレッシュ動作及び節電モードは次のメモリ書き込みパルス又はI/O書き込みパルスが検知されるまで続けられる。例えば時刻t8でデータ・アップデート・パルス156が検知されると、システムは実質的に節電モードを終了する。即ち、検知されたデータ・アップデート・パルス156に続いてVRTCパルス158が来る時刻t9で、グレイスケール・コードの白黒へのリマッピングが終了し、システムはフレーム・レート・モジュレーション用のグレイスケール・マッピングに戻る。同様に時刻t9でVGA/LCDコントローラ論理ブロックの不能も終了し、全てのVGA/LCDコントローラ・システムは通常の動作に戻る。垂直クロック・パルスYDによりフレーム同期した自己リフレッシュ・モードは、時刻t10に次のYD信号160が来るまで待機し、その時点で、図5fに示すように自己リフレッシュ・モードを終了する。
節電モードの終了時点で、種々のクロック信号は同期しなくてはならない。これは、電源を切断せず、通常の順序子（シーケンサー）リセット動作を用いて簡単に行うことができる。従って、順序子（シーケンサー）は、節電モードの終了時点でリセット動作に入ってもよい。或いは、順序子（シーケンサー）の完全なリセットを行わず、いくつかのタイミング信号を監視し、それらを同期させるようにしてもよい。節電モードの終了及びVGA/LCDコントローラ論理ブロックの動作再開は、内部VRTCクロックに対応してt9で開始するが、これは、ビデオ・メモリからデータが得られ、自己リフレッシュ・モードが終了する時刻t10より十分前に行われるのである。
勿論、図面と共に先に与えた記述を詳しく調べることにより、前述した節電装置及び方法の動作の原理、特長、及び方法が、表示装置を備えたインテリジェント装置、ユーザ表示装置をもつ埋め込まれたマイクロ・コントローラ、及び表示装置をもつインテリジェント入出力プロセス機構を含むがこれらに限定されない他のシステムや装置へ簡単に応用できることは、当業者には自明であろう。
【図１】
0003658764.tif 000002
【図２】
0003658764.tif 000003
【図３】
0003658764.tif 000004
【図４】
0003658764.tif 000005
【図５】
0003658764.tif 000006