(57)【特許請求の範囲】
【請求項１】
ソース、ドレイン及びゲート電極を有する半導体装置において、前記ゲート電極は半導体基板上に絶縁膜を介して設けられた第１のゲート電極と、該第１のゲート電極と容量結合する複数の第２のゲート電極とを有し、該複数の第２のゲート電極の１つは電位固定手段によって所定電位に固定され、前記複数の第２のゲート電極の他の１つは電位検出手段に接続されていることを特徴とする半導体装置。
【請求項２】
前記第１のゲート電極が他の導電性領域と電気的に絶縁されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
他の導電性領域を利用して前記第１のゲート電極の電位を変更する手段をさらに有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記電位検出手段により前記第１のゲート電極に所定の電位が得られたことが検出されたときに前記変更手段による前記第１のゲート電極の電位の変更を阻止する手段をさらに有することを特徴とする請求項３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気的に隔離された第１のゲート電極（浮遊ゲート電極）と、その第１のゲート電極を制御する複数の第２のゲート電極を持つ半導体装置に関するものである。
【０００２】
【従来の技術】
図５は、従来の浮遊ゲート電極の電位制御を行う半導体メモリ装置の構成を示す。５０１は、メモリセル群である。５０２はメモリセル５０１への電荷注入に必要な電位を与える書き込み装置である。５０３はラッチ回路であって、入力されたデータ、すなわちメモリセル５０１に書き込むべき値を保持するラッチ回路である。５０４は書き込み装置５０２、ラッチ回路５０３を制御する制御回路である。５０６はメモリセル５０１に保持されたデータを読み込む読み込み装置である。５０５は読み込み装置５０６で読み込まれた値とラッチ回路５０３に保持された値とを比較する比較器である。
【０００３】
電気的に隔離された浮遊ゲート電極を持つ半導体メモリ装置にデータを精度良く書き込むためには、浮遊ゲート電極への注入電荷量を精度よく制御しなければならない。その制御のための従来の手順は以下の通りである。書き込み装置５０２でメモリセル５０１に値を書き込み、次に読み込み装置５０６でメモリセル５０１に書き込まれた値を読み込む。その読み込んだ値とラッチ回路５０３に保持された値とを比較器５０５で比較する。比較器５０５は読み込んだ値が保持された値に到達したときに比較出力を制御回路５０４に与える。制御回路５０４は、読み込んだ値が保持された値に到達していない場合は書き込みのための電荷注入を続け、読み込んだ値が保持された値に到達したときは書き込み装置５０２および読み込みラッチ回路５０３を制御してメモリセル５０１への電荷の注入を終了させる。
【０００４】
【発明が解決しようとする課題】
前述した従来技術によれば、浮遊ゲート電極への注入電荷量の判定は、メモリセル内のトランジスタの閾値をもとに行っている。つまり、書き込みの途中でメモリセルを動作させ、書き込まれた値を読み込まなければならない。そのため、判定のための手順が多いだけでなく、書き込みの間は他のメモリセルであっても読み込みができない。
【０００５】
そこで本発明の目的は以上のような問題を解消した半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ソース、ドレイン及びゲート電極を有する半導体装置において、前記ゲート電極は半導体基板上に絶縁膜を介して設けられた第１のゲート電極と、該第１のゲート電極と容量結合する複数の第２のゲート電極とを有し、該複数の第２のゲート電極の１つは電位固定手段によって所定電位に固定され、前記複数の第２のゲート電極の他の１つは電位検出手段に接続されていることを特徴とする。
【０００７】
また本発明は、前記第１のゲート電極が他の導電性領域と電気的に絶縁されていることを特徴とする。
【０００８】
さらに本発明は、他の導電性領域を利用して前記第１のゲート電極の電位を変更する手段をさらに有することを特徴とする。
【０００９】
さらに本発明は、前記電位検出手段により前記第１のゲート電極に所定の電位が得られたことが検出されたときに前記変更手段による前記第１のゲート電極の電位の変更を阻止する手段をさらに有すること特徴とする。
【００１０】
【発明の実施の形態】
図１に本発明の実施の形態を示す。１０４−１、１０４−２はＭＯＳトランジスタのソースとドレインである。１０５はこのＭＯＳトランジスタのオン、オフを制御する第１のゲート電極である。記憶すべき値に相当する電荷はこの第１のゲート電極１０５に充電されソース１０４−１、ドレイン１０４−２を通して読み出される。１０６−１、１０６−２は第２のゲート電極である。この第２のゲート電極１０６−１、１０６−２は第１のゲート電極１０５と容量結合する。１０２−１、１０２−２は切り替え装置である。この切り替え装置１０２−１、１０２−２は第２のゲート電極１０６−１、１０６−２と接続される。１０３は定電位発生装置である。この定電位発生装置は、切り替え装置１０２−２を通して第２のゲート電極の１つであるゲート電極１０６−２に接続される。１０１は電位測定装置である。この電位測定装置は、もう１つの切り替え装置１０２−１を通して第２のゲート電極１０６−１に接続される。切り替え装置１０２−１、１０２−２は制御手段（不図示）によって次のように制御される。
【００１１】
すなわち、切り替え装置１０２−１が電位測定装置１０１とゲート電極１０６−１を導通させる状態と、切り替え装置１０２−２が定電位発生装置１０３とゲート電極１０６−２を導通させる状態を検出時のみ同時に発生させることでゲート電極１０５の電位を測定できる。
【００１２】
図２は、図１の構成の動作原理を説明するものであって、図１の一部分を省略し、そして簡略化して示したものである。
【００１３】
２０３は図１で示した第１のゲート電極に相当する電極である。２０２−１、２０２−２はそれぞれ図１で示した第２のゲート電極に相当する電極である。２０１は定電位発生装置である。２０４は電位測定装置である。電極２０２−１は定電位に固定され、電極２０３は電極２０２−１、２０２−２と容量的に結合される。電荷の注入等により電極２０３の電位が変化するとそれにつれ電極２０２−２の電位も変化する。その変化は電位測定装置２０４で測定することができる。実際の構造では、２０３は第１のゲート電極、２０１−１、２０２−２は第２のゲート電極に相当するため、第１のゲート電極の電位を第２のゲート電極のみで測定することが可能となる。
【００１４】
【実施例】
（実施例１）
図３に本発明のメモリ素子への適用例を示す。
【００１５】
３０６、３０７は半導体基板上に形成されたソース、ドレインを持つＭＯＳトランジスタである。３０２は接地点を与える端子である。３０５はＭＯＳトランジスタ３０６の第１のゲート電極であり、このゲート電極はＭＯＳトランジスタ３０７のソースに接続されている。３０４−１、３０４−２はゲート電極３０５と容量結合されるＭＯＳトランジスタ３０６の複数の第２のゲート電極である。３０３−１、３０３−２は切り替え装置である。３０８は電圧源である。３０９はＭＯＳトランジスタ３０７のゲート電極である。ＭＯＳトランジスタ３０６は第１のゲート電極３０５とゲート電極３０５と容量結合される複数の第２のゲート電極３０４−１、３０４−２を持ち多入力制御メモリを構成する。
【００１６】
第２のゲート電極の内の１つの電極３０４−２が切り替え装置３０３−２を通し接地され、別の第２のゲート電極３０４−１が切り替え装置３０３−１を通して電圧検出器３０１に接続される。この電位検出器３０１は第２のゲート電極３０４−１の電位がある定められた特定の電位になったときに検出出力をＭＯＳトランジスタ３０７のゲート電極３０７に与える機能を持つ。ＭＯＳトランジスタ３０７は、ドレインが電圧源３０８に接続されており、電位検出器３０１によって制御されるゲート電極３０９の電位でオン、オフの制御が行われる。
【００１７】
すなわち、電位検出器３０１はＭＯＳトランジスタ３０６の第１のゲート電極３０５の電位がある特定の値でない限り、ＭＯＳトランジスタ３０７をオンにする電位をＭＯＳトランジスタ３０７のゲート電極３０９に与え続ける。ＭＯＳトランジスタ３０７がオンの間、ＭＯＳトランジスタ３０６の第１のゲート電極３０５は電圧源３０８の電位に充電される。この電位が充電により上昇しつづけ、ある定められた値になった瞬間を電位検出器３０１が検知しＭＯＳトランジスタ３０７をオフし、それによりゲート電極３０５の充電を終了する。
【００１８】
以上のような構成によって、ある所定の電位に充電されるゲート電極の電位を直接検出することができる。それにより、図３に示すような構成を持ちフローティングゲート電極をコントロールするメモリで、ＭＯＳトランジスタ３０７のリーク等によるゲート電極電位変化の補填のため必要とされるリフレッシュと呼ばれる定期的な再書き込みを上記同様に行うことによって、従来法に従えば必要であったトランジスタ３０６の閾値（Ｖｔｈ）の測定と、ある閾値に達するまでフローティングゲート電位を少しずつ変化させることとを繰り返す手間をかけずにリフレッシュを行うことができる。したがって、本発明によれば、多値記憶など、より高精度な電位制御が必要な用途での高速な動作が実現できる。
【００１９】
（実施例２）
図６に実施例１での電位検出器の具体例を含む適用例を示す。
【００２０】
６０１、６０６、６０７は半導体基板上に形成されたソース、ドレインを持つＭＯＳトランジスタである。６０２は接地点である。６０５はＭＯＳトランジスタ６０６の第１のゲート電極であり、このゲート電極はＭＯＳトランジスタ６０７のソースに接続されている。６０４−１、６０４−２はゲート電極６０５と容量結合されるＭＯＳトランジスタ６０６の複数の第２のゲート電極である。６０３−１、６０３−２は切り替え装置である。６０８は電圧源である。６０９はＭＯＳトランジスタ６０７のゲート電極である。６１０はＭＯＳトランジスタ６０１の第１のゲート電極である。６１２はゲート電極６１０と容量結合されるＭＯＳトランジスタ６０１の複数の第２のゲート電極である。６１３はゲート電極６１０と容量結合されるＭＯＳトランジスタ６０１の第２のゲート電極であり、切り替え装置６０３−１を通しＭＯＳトランジスタ６０６の第２のゲート電極６０４−１と接続される。６１１はＭＯＳトランジスタ６０７を制御する電位を与える端子である。
【００２１】
６１４は抵抗器であり、ＭＯＳトランジスタ６０７のゲート電極に接続される。ＭＯＳトランジスタ６０１のオン、オフは第１のゲート電極６１０と容量結合される複数の第２のゲート電極６１２およびもう一つの第２のゲート電極６１３により決められる。複数の第２のゲート電極６１２は各々、高または低電位が与えられ、その時、高電位と低電位を持つ端子数の比率により、容量結合されている第１のゲート電極６１０の電位が変化する。この効果のため、ＭＯＳトランジスタ６０１のもう一つの第２のゲート電極６１３より見たＭＯＳトランジスタ６０１の閾値を見かけ上変化させることができる。言い換えると、複数の第２のゲート電極６１２の電位を制御することによってＭＯＳトランジスタ６０１をオン、オフする電極６１３の閾値を変化させることができる。
【００２２】
ＭＯＳトランジスタ６０７がオンの間、ＭＯＳトランジスタ６０６の第１のゲート電極６０５は電圧源６０８の電位に充電される。この電位をゲート電極６０４−１、切り替え装置６０３−１、ゲート電極６１３を通しＭＯＳトランジスタ６０１に印加し、ゲート電極６１３の電位がある定められた値になった瞬間にＭＯＳトランジスタ６０１がオンするようにゲート電極６１２の電位を制御しておく。それにより端子６１１の電位がＭＯＳトランジスタ６０７のゲート電極６０９に印加されたＭＯＳトランジスタ６０７がオフされる。それによりゲート電極６０５の充電が終了する。図３で示した電位検出器を本実施例のように構成すれば、第２のゲート電極を他のトランジスタ（６０６、６０７）の第２のゲート電極と共通で形成することが出来、製造プロセスが簡略になる。
【００２３】
（実施例３）
図４に本発明の人工神経回路網の形成に適する素子への適用例を示す。
【００２４】
４０７、４１０は半導体基板上に形成されたソース、ドレインを持つＭＯＳトランジスタであり、それぞれＰＭＯＳ、ＮＭＯＳを形成する。４０８はこの２つのＭＯＳトランジスタ４０７、４１０の共通のゲート電極である。このゲート電極４０８は外部から電気的に隔離された浮遊ゲート電極となっている。４０６はゲート電極４０８と容量結合する複数の第２のゲート電極である。４０３は第２のゲート電極４０６とは別のゲート電極４０８と容量結合する第２のゲート電極である。このゲート電極４０３はゲート電極４０８に対する電荷注入を制御する。４０４は第２のゲート電極４０６のうちの１つである。４１２、４１３は切り替え装置である。第２のゲート電極４０４は切り替え装置４１２を通して接地される。４０５はゲート電極４０４とは別の第２のゲート電極のうちの１つである。４０１は電位検出器である。第２のゲート電極４０５は切り替え装置４１３を通して電位検出器４０１に接続される。４０９はＭＯＳトランジスタ４０７，４１０、ゲート電極４０８より構成される反転器の出力端子である。
【００２５】
４１１は切り替え装置４０２を通し、ゲート電極４０３を通じゲート電極４０８に電荷を注入する際の必要な電圧を与える書き込み電圧（Ｖwrite ）である。切り替え装置４０２は電位検出器４０１によって制御される。
【００２６】
２つのＭＯＳトランジスタ４０７，４１０はゲート電極４０８を共通で持ち、反転器を構成する。そのゲート電極４０８と容量結合するよう複数の第２のゲート電極４０６が形成され、線形加算器を構成する。この線形加算器は電荷注入を制御するゲート電極４０３を持ち、ゲート電極４０８へ電荷を注入することでメモリとしての動作も兼ねる。また第２のゲート電極のうちの１つであるゲート電極４０４が切り替え装置４１２を通して接地され、別の第２のゲート電極４０５が切り替え装置４１３を通して電位検出器４０１に接続される。電荷注入制御用のゲート電極４０３を通してゲート電極４０８に電荷が注入されるにつれ接地電位に対するゲート電極４０８の電位が変化する。注入が継続され電位検出器４０１が求める電位を検出したとき、切り替え装置４０２で電荷注入制御用のゲート電極４０３を遮断し電荷の注入が終了する。本実施例のように直接浮遊ゲート電極の電位を測定できない場合でも本発明を用いることで簡便に浮遊ゲート電極の電位を制御することが可能となる。
【００２７】
【発明の効果】
本発明により従来の浮遊ゲート電極付きメモリ等の半導体装置において浮遊ゲート電極への電荷注入量制御を行う際のメモリセル内トランジスタの閾値を測定するといった手間を省くことができ、電荷注入と同時に浮遊ゲート電極の電位を直接測定して処理の高速化が可能となる。また浮遊ゲート電極を共通で持つ複数のトランジスタからなる反転器等のように他方法では浮遊ゲートの電位を測定することは困難な応用においても浮遊ゲート電極の電位を直接検出できるため容易に浮遊ゲート電極の制御がおこなえる。このように本発明により浮遊ゲート電極付きメモリ機能をもつ素子の多値記憶等、従来以上に精密な制御を必要とする応用の実現が容易になる。
【図面の簡単な説明】
【図１】本発明の構成を説明するための図である。
【図２】本発明の動作原理を説明するための模式図である。
【図３】本発明の実施例１を説明するための図である。
【図４】本発明の実施例３を説明するための図である。
【図５】従来技術を説明するための図である。
【図６】本発明の実施例２を説明するための図である。
【符号の説明】
１０１  電位測定装置
１０２−１、１０２−２  切り替え装置
１０３  定電位発生装置
１０４−１  ソース
１０４−２  ドレイン
１０５  第１のゲート電極
１０６  第２のゲート電極
【図１】
0003688854.tif 000002
【図２】
0003688854.tif 000003
【図３】
0003688854.tif 000004
【図４】
0003688854.tif 000005
【図５】
0003688854.tif 000006
【図６】
0003688854.tif 000007