(57)【特許請求の範囲】
【請求項１】
互いに交差する複数の行ライン及び複数の列ラインと、該行ラインと該列ラインとの交差に対応して設けられ、スイッチング素子を有する複数の画素とを備えるアクティブマトリクス型の液晶表示装置において、
前記行ラインを順次選択する行選択手段と、
画像信号を所定時間遅延させ、遅延画像信号を発生させる遅延手段と、
列クロック信号に従って、前記画像信号と前記遅延画像信号とを切り替えて順次前記列ラインに供給するスイッチング手段を有する列制御手段と、
を備え、
前記遅延手段は、
前記画像信号を保持するコンデンサと、
前記コンデンサに前記画像信号を供給する第１のトランジスタと、
前記コンデンサに保持された画像信号を前記遅延画像信号として出力する第２のトランジスタと、
を具備し、
前記第１及び第２のトランジスタのそれぞれがオン状態になる期間は前記列クロック信号の１クロック分であり、
前記第１のトランジスタがオン状態になる期間と前記第２のトランジスタがオン状態になる期間とは、前記列クロック信号の１クロック分ずれている
ことを特徴とする液晶装置。
【請求項２】
互いに交差する複数の行ライン及び複数の列ラインを有し、該行ラインと該列ラインとの交差に対応して設けられ、スイッチング素子を有する複数の画素を備えるアクティブマトリクス型の液晶表示装置の駆動方法であって、
前記行ラインを順次選択し、画像信号をコンデンサで保持することで所定時間遅延させて遅延画像信号を発生させ、前記行ラインが選択されている一水平走査期間毎に選択された行ラインに接続される前記画素の液晶の一端に前記画像信号と前記遅延画像信号を列クロック信号に従って順次供給するステップを含み、
前記遅延画像信号を発生させる際には、
前記コンデンサに前記画像信号を供給する期間及び前記第２のコンデンサに保持された画像信号を前記遅延画像信号として出力する期間はそれぞれ前記列クロック信号の１クロック分であり、
前記コンデンサに前記画像信号を供給する期間と、前記第１のコンデンサに保持された画像信号を前記遅延画像信号として出力する期間とを前記列クロック信号の１クロック分ずらすことを特徴とする液晶装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶装置およびその駆動方法に関する。
【０００２】
【従来の技術】
図５を参照して従来のアクティブマトリクス型液晶装置の構成を簡潔に説明する。
【０００３】
アクティブマトリクス型液晶装置は、マトリクス状に配置された液晶画素ＬＣ（画素電極と液晶層を含む）と、個々の液晶画素ＬＣを駆動するための薄膜トランジスタＴ（以降、画素トランジスタＴと記す）と、行状のゲート線Ｙと、列状のソース線Ｘから構成されている。各液晶画素ＬＣの一端はそれぞれの画素トランジスタＴに接続され、もう一端は全て同一の電極（以降、対向電極と記す）に接続されていて、特定の対向電極電位ＶＣが与えられている。各ソース線Ｘの一端には画像信号ＶＳＩＧをサンプリングするための薄膜トランジスタＴＳ１、ＴＳ２、…、ＴＳｎ（以降、サンプルホールドトランジスタＴＳと記す）が設けられており、画像信号ＶＳＩＧの供給をうける。各ソース線Ｘのもう一端には、予備書き込みを行うための薄膜トランジスタＴＰ１、ＴＰ２、…、ＴＰｎ（以降、予備書き込みトランジスタＴＰと記す）が設けられており、予備書き込み電圧ＶＰの供給をうける。各ゲート線Ｙにはシフトレジスタ６が接続されており、各ゲート線を線順次走査し一水平走査期間毎に一行分の液晶画素ＬＣを選択する。サンプルホールドトランジスタＴＳにはシフトレジスタ７が接続されており、一水平走査期間内で、選択された一行分の液晶画素ＬＣに点順次で画像信号ＶＳＩＧの書き込みを行う。
【０００４】
次に、図６を参照して図５に示したアクティブマトリクス型液晶装置の駆動方法を簡潔に説明する。
【０００５】
各液晶画素ＬＣへの画像信号ＶＳＩＧの書き込みは、一垂直走査期間ごとに対向電極電位ＶＣに対して正負極性が交互に書き込まれるのが一般的であるが、図６においては対向電極電位ＶＣに対して正極側に書き込まれた状態を示している。シフトレジスタ６は、行クロック信号ＣＬＹに同期して行スタート信号ＤＹを順次転送し、行選択信号を各ゲート線Ｙに出力し、一水平走査期間毎に一行分の画素トランジスタＴの開閉制御を行う。尚、図６では、任意の行であるＹｉ−１、Ｙｉ、Ｙｉ＋１が順次選択された状態を示している。行ラインが選択されている一水平走査期間内に、シフトレジスタ７は、列クロック信号ＣＬＸに同期して列スタート信号ＤＸを順次転送し、列選択信号を各サンプルホールドトランジスタＴＳに順次出力し、サンプルホールドトランジスタＴＳの開閉制御を行い、前記選択された行ラインの液晶画素ＬＣに画像信号ＶＳＩＧを順次書き込んでいく。具体的には、列選択信号を受けたサンプルホールドトランジスタＴＳは画像信号ＶＳＩＧをソース線Ｘに伝え、該ソース線Ｘと選択されている前記ゲート線Ｙとの交差部に接続されている画素トランジスタＴを通して、液晶画素ＬＣに画像信号ＶＳＩＧの書き込みを行う。尚、図６では、液晶画素ＬＣｉ１、ＬＣｉ２、ＬＣｉ３、が行選択信号Ｓ１、Ｓ２、Ｓ３によって順次選択された状態を示している。この際、液晶画素ＬＣへの画像信号ＶＳＩＧの書き込み不足を補うため、一水平走査期間の始めに画像信号ＶＳＩＧの書き込みに先立って、一行分の液晶画素ＬＣに対して所定の電位を書き込む予備書き込み動作を行っている。具体的には、図６に示すように一水平走査期間の始めに予備書き込み信号ＳＰがハイレベルになり全ての予備書き込みトランジスタＴＰがオン状態となり、同トランジスタＴＰを通して予備書き込み電圧ＶＰがソース線Ｘに伝えられ、このとき選択されている一行分の液晶画素ＬＣに前記予備書き込み電圧ＶＰが書き込まれる。尚、図６においては予備書き込み電圧ＶＰが対向電極電位ＶＣと同レベルの電位が与えられた状態を示している。
【０００６】
【発明が解決しようとする課題】
アクティブマトリクス装置の高精細化が進むにつれて、各画素への書き込み時間が十分にとれず、従来の水平帰線期間内に行なう予備書き込み動作では書き込み不足が生じるという課題を有していた。
【０００７】
また、ある任意の液晶画素ＬＣｉｊへの画像信号の書き込み終了時、サンプルホールドトランジスタは瞬時にオフするのではなく、時間とともに徐々にオフしていく。この時、次の液晶画素ＬＣｉｊ＋１へは、新たな画像信号が書き込まれるため、次のソース線Ｘｊ＋１の電位は大きく変動する場合がある。例えば、図６に示すように、サンプルホールドトランジスタＴＳｉ２の選択される期間Ｐ２の始まった直後、液晶画素ＬＣｉ２の電位ＶＬＣｉ２及びソース線Ｘ２の電位Ｖｘ２は予備書き込みの電圧から画像信号の電圧へ急激に変化していく。この電位変動が、ソース線Ｘ２と液晶画素ＬＣｉ１との容量結合により、液晶画素ＬＣｉ１に伝えられ液晶画素ＬＣｉ１の電位ＶＬＣｉ１に影響を与える。同様に、ソース線Ｘ３の電位変動が液晶画素ＬＣｉ２の電位ＶＬＣｉ２に影響を与える。このように、十分にオフしていない状態で隣接ソース線の電位が大きく変動する場合があるため、この電位変動が、本来ならば書き込みが終了しているはずの液晶画素の電位に影響を与え表示むらが発生するという課題を有していた。
【０００８】
【課題を解決するための手段】
本発明による液晶装置は、互いに交差する複数の行ライン及び複数の列ラインと、該行ラインと該列ラインとの交差に対応して設けられ、スイッチング素子を有する複数の画素とを備えるアクティブマトリクス型の液晶表示装置において、前記行ラインを順次選択する行選択手段と、画像信号を所定時間遅延させ、遅延画像信号を発生させる遅延手段と、列クロック信号に従って、前記画像信号と前記遅延画像信号とを切り替えて順次前記列ラインに供給するスイッチング手段を有する列制御手段と、を備え、前記遅延手段は、前記画像信号を保持するコンデンサと、前記コンデンサに前記画像信号を供給する第１のトランジスタと、前記コンデンサに保持された画像信号を前記遅延画像信号として出力する第２のトランジスタと、を具備し、前記第１及び第２のトランジスタのそれぞれがオン状態になる期間は前記列クロック信号の１クロック分であり、前記第１のトランジスタがオン状態になる期間と前記第２のトランジスタがオン状態になる期間とは、前記列クロック信号の１クロック分ずれていることを特徴とする。
【０００９】
上記構成によれば、各画素への書き込み時間を十分にとることができ、書き込み不足を回避するという効果を有する。また、書き込み終了時には隣接ラインの電位変動がほとんどなく、したがって書き込み電圧への影響がなく、良好な画質が得られるという効果を有する。さらに、書き込み時間を十分にとることができるので、従来行っていた予備書き込み動作をなくすことができるという効果を有する。
【００１０】
本発明による液晶装置は、前記遅延手段が、前記画像信号を前記列クロック信号の１クロック分遅延させるを特徴とする。
【００１１】
上記構成によれば、書き込み不足を回避するという効果、良好な画質が得られるという効果、予備書き込み動作をなくすことができるという効果に加え、簡単な回路構成によって前記効果を実現できるという効果を有する。
【００１２】
本発明による液晶装置の駆動方法は、互いに交差する複数の行ライン及び複数の列ラインを有し、該行ラインと該列ラインとの交差に対応して設けられ、スイッチング素子を有する複数の画素を備えるアクティブマトリクス型の液晶表示装置の駆動方法であって、前記行ラインを順次選択し、画像信号をコンデンサで保持することで所定時間遅延させて遅延画像信号を発生させ、前記行ラインが選択されている一水平走査期間毎に選択された行ラインに接続される前記画素の液晶の一端に前記画像信号と前記遅延画像信号を列クロック信号に従って順次供給するステップを含み、前記遅延画像信号を発生させる際には、前記コンデンサに前記画像信号を供給する期間及び前記第２のコンデンサに保持された画像信号を前記遅延画像信号として出力する期間はそれぞれ前記列クロック信号の１クロック分であり、前記コンデンサに前記画像信号を供給する期間と、前記第１のコンデンサに保持された画像信号を前記遅延画像信号として出力する期間とを前記列クロック信号の１クロック分ずらすことを特徴とする。
【００１３】
上記駆動方法によれば、各画素への書き込み時間を十分にとることができ、書き込み不足を回避するという効果を有する。また、書き込み終了時には隣接ラインの電位変動がほとんどなく、したがって書き込み電圧への影響がなく、良好な画質が得られるという効果を有する。さらに、書き込み時間を十分にとることができるので、従来行っていた予備書き込み動作をなくすことができるという効果を有する。
【００１４】
本発明による液晶装置の駆動方法は、前記遅延画像信号が、前記画像信号を前記列クロック信号の１クロック分遅延させることを特徴とする。
【００１５】
上記駆動方法によれば、書き込み不足を回避するという効果、良好な画質が得られるという効果、予備書き込み動作をなくすことができるという効果に加え、簡単な回路構成によって前記効果を実現できるという効果を有する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１７】
（実施例１）
図１は本発明にかかるアクティブマトリクス液晶装置の実施例を示す図である。本アクティブマトリクス表示装置は、行状のゲート線Ｙ１、Ｙ２、…、Ｙｍと列状のソース線Ｘ１、Ｘ２、…、Ｘｎと両者の各交差部に配された行列状の液晶画素ＬＣ１１、ＬＣ１２、…、ＬＣｍｎを備えている。本実施例では電気光学物質として液晶を用いた画素を備えているが、本発明はこれに限られるものではなく他の電気光学物質を用いてもよい。個々の液晶画素ＬＣに対応して駆動用の薄膜トランジスタＴ１１、Ｔ１２、…、Ｔｍｎ（以降、画素トランジスタＴと記す）が設けられている。画素トランジスタＴのゲート電極は対応するゲート線Ｙに接続され、ソース電極は対応するソース線Ｘに接続され、ドレイン電極は対応する液晶画素ＬＣに接続されている。
【００１８】
行制御手段１が設けられており、各ゲート線Ｙを線順次走査し一水平走査期間毎に一行分の液晶画素ＬＣを選択する。具体的には、行制御手段１はシフトレジスタ機能を有しており、行クロック信号ＣＬＹに同期して行スタート信号ＤＹを順次転送し、行選択信号を各ゲート線Ｙに出力する。これにより、画素トランジスタＴが開閉制御される。また、本実施例では１ライン毎の線順次走査を代表例として示すが、６ライン（１２ライン又は２４ライン）毎などのように複数の走査線毎のブロックに分けて同時に走査しても良い
また、遅延手段４が設けられており、入力された画像信号ＶＳＩＧＯを所定時間遅延させ、遅延画像信号ＶＳＩＧＤを発生する。ここで、遅延手段４の具体的な構成の一例を図３に示す。
【００１９】
本遅延手段には、書き込み制御用のトランジスタＴ１、Ｔ２が設けられており、同トランジスタのゲート電極には制御信号ＳＧ１、制御信号ＳＧ２が入力され、ソース電極は画像信号ＶＳＩＧＯに接続され、ドレイン電極は画像信号一時保存用のコンデンサＣ１およびコンデンサＣ２に接続され、コンデンサＣ１、Ｃ２のもう一端は、グランドレベルに接続されている。また、出力制御用のトランジスタＴ３、Ｔ４が設けられており、同トランジスタのソース線はコンデンサＣ１、Ｃ２に接続され、トランジスタＴ３のゲート電極が制御信号ＳＧ２に接続され、トランジスタＴ４のゲート電極が制御信号ＳＧ１に接続され、ドレイン電極は出力端ＶＳＩＧＤに接続されている。
【００２０】
次に、図４を参照して図３に示した遅延手段の動作を説明する。
【００２１】
制御信号ＳＧ１は列クロック信号ＣＬＸの１クロックごとにハイレベルとロウレベルが交互に繰り返される信号となっている。制御信号ＳＧ２は、制御信号ＳＧ１のハイレベルとロウレベルが反転した信号となっている。トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４はそれぞれのゲート電極に入力される制御信号がハイレベルの状態のときにオン状態となり、ソース電極に入力される電位をドレイン電極に伝える。
【００２２】
ここで、図４に示すように列クロック信号ＣＬＸの１クロックごとに期間ＰＤ１、期間ＰＤ２、期間ＰＤ３を仮定する。期間ＰＤ１においては、制御信号ＳＧ１がハイレベルであるためトランジスタＴ１がオン状態となりその時点の画像信号ＶＳＩＧＯがコンデンサＣ１に伝えられ、コンデンサＣ１は同画像信号ＶＳＩＧＯの電位レベルまで充電または放電される。期間ＰＤ２においては、制御信号ＳＧ１がロウレベルであるためトランジスタＴ１がオフ状態となる。このとき、トランジスタＴ３は制御信号ＳＧ２によりオン状態となりコンデンサＣ１に蓄えられたＰＤ１期間の画像信号の電位レベルがトランジスタＴ３を通して遅延画像信号ＶＳＩＧＤとして出力される。さらに期間ＰＤ２においては、制御信号ＳＧ２によりトランジスタＴ２がオン状態となり、コンデンサＣ２は画像信号ＶＳＩＧＯの電位レベルまで充電または放電される。期間ＰＤ３においては、制御信号ＳＧ２がロウレベルであるためトランジスタＴ２がオフ状態となる。このとき、トランジスタＴ４は制御信号ＳＧ１によりオン状態となりコンデンサＣ２に蓄えられたＰＤ２期間の画像信号の電位レベルがトランジスタＴ４を通して遅延画像信号ＶＳＩＧＤとして出力される。さらに期間ＰＤ３においては、制御信号ＳＧ１によりトランジスタＴ１がオン状態となり、コンデンサＣ１は画像信号ＶＳＩＧＯの電位レベルまで充電または放電される。
【００２３】
以上述べたように、遅延画像信号ＶＳＩＧＤは、期間ＰＤ２においては期間ＰＤ１の画像信号ＶＳＩＧＯを出力し、期間ＰＤ３においては期間ＰＤ２の画像信号ＶＳＩＧＯを出力する。すなわち、遅延手段４は画像信号ＶＳＩＧＯの、列クロック信号ＣＬＸの１クロック分遅延した遅延画像信号ＶＳＩＧＤを出力する。本実施例の遅延手段では画像信号ＶＳＩＧＯを列クロック信号ＣＬＸの１クロック分遅延させているが、本発明はこれに限定されるものではなく、任意の遅延時間を設定することができる。
【００２４】
さらに、シフトレジスタ３およびスイッチング手段５よりなる列制御手段２が設けられており、一水平走査期間内で画像信号ＶＳＩＧＯと遅延画像信号ＶＳＩＧＤとを適宜切り替え各ソース線Ｘに順次サンプリングし、選択された一行分の液晶画素ＬＣに点順次で画像信号の書き込みを行う。具体的には、各ソース線Ｘの一端には画像信号をサンプリングするための薄膜トランジスタＴＳＯ１、ＴＳＯ２、…、ＴＳＯｎ（以降、サンプルホールドトランジスタＴＳＯと記す）および、薄膜トランジスタＴＳＤ１、ＴＳＤ２、…、ＴＳＤｎ（以降、サンプルホールドトランジスタＴＳＤと記す）が設けられており、画像信号の供給をうける。サンプルホールドトランジスタＴＳＯ１、ＴＳＯ２、…、ＴＳＯｎのソース電極は画像信号ＶＳＩＧＯに接続されており、サンプルホールドトランジスタＴＳＤ１、ＴＳＤ２、…、ＴＳＤｎのソース電極は遅延画像信号ＶＳＩＧＤに接続されている。シフトレジスタ３は所定の列クロック信号ＣＬＸに同期して列スタート信号ＤＸを順次転送し、列選択信号Ｓ１、Ｓ２、…、Ｓｎ、Ｓｎ＋１を出力する。列選択信号Ｓ１、Ｓ２、…、ＳｎはそれぞれサンプルホールドトランジスタＴＳＯ１、ＴＳＯ２、…、ＴＳＯｎの開閉制御を行い、さらに、列選択信号Ｓ２、Ｓ３、…、Ｓｎ、Ｓｎ＋１はそれぞれサンプルホールドトランジスタＴＳＤ１、ＴＳＤ２、…、ＴＳＤｎ−１、ＴＳＤｎの開閉制御を行い、個々のソース線Ｘに画像信号をサンプリングホールドする。
【００２５】
次に、図２を参照して図１に示したアクティブマトリクス表示装置の駆動方法を詳細に説明する。
【００２６】
行制御手段１は行スタート信号ＤＹが入力されると、行クロック信号ＣＬＹに同期して、パルス幅が１Ｈの行選択信号を順次出力する。尚、図２では、任意の行であるＹi−１、Ｙｉ、Ｙｉ＋１が順次出力された状態を示している。行選択信号が出力され、行方向の各画素トランジスタＴがオン状態になると、列制御手段２によって画像信号ＶＳＩＧＯおよび遅延画像信号ＶＳＩＧＤが順次画素トランジスタＴを通して液晶画素ＬＣに書き込まれる。列制御手段２のシフトレジスタ３は、列スタート信号ＤＸが入力されると、列クロック信号ＣＬＸに同期して列選択信号Ｓ１、Ｓ２、…、Ｓｎ、Ｓｎ＋１を順次出力する。列選択信号Ｓがハイレベルのとき、対応するサンプルホールドトランジスタがオン状態となり、画像信号が対応するソース線Ｘに供給され、さらに画素トランジスタＴを通して液晶画素ＬＣに書き込まれる。尚、図２では、任意の列であるＸｊ−１、Ｘｊが列選択信号Ｓｊ−１、Ｓｊ、Ｓｊ＋１によって順次選択された状態を示している。ここで、列選択信号Ｓｊ−１、Ｓｊ、Ｓｊ＋１が出力された期間をそれぞれ期間Ｐｊ−１、期間Ｐｊ、期間Ｐｊ＋１とする。期間Ｐｊ−１から期間Ｐｊ＋１およびその期間における液晶画素ＬＣiｊ−１および液晶画素ＬＣiｊの電位変動（ＶＬＣｉｊ−１、ＶＬＣｉｊ）、および画像信号ＶＳＩＧＯ、遅延画像信号ＶＳＩＧＤの電位変動の様子を図２に示す。期間Ｐｊ−１においては列選択信号Ｓｊ−１によってサンプルホールドトランジスタＴＳＯｊ−１が選択され、画像信号ＶＳＩＧＯが液晶画素ＬＣｉｊ−１に書き込まれる。期間Ｐｊにおいては列選択信号ＳｊによってサンプルホールドトランジスタＴＳＯｊが選択され、画像信号ＶＳＩＧＯが液晶画素ＬＣｉｊに書き込まれ、さらに列選択信号ＳｊによってサンプルホールドトランジスタＴＳＤｊ−１が選択され、遅延画像信号ＶＳＩＧＤが液晶画素ＬＣｉｊ−１に書き込まれる。期間Ｐｊ＋１においては列選択信号Ｓｊ＋１によってサンプルホールドトランジスタＴＳＤｊが選択され、遅延画像信号ＶＳＩＧＤが液晶画素ＬＣｉｊに書き込まれる。言い換えると、液晶画素ＬＣijへは、期間Ｐｊにおいて画像信号ＶＳＩＧＯがサンプルホールドトランジスタＴＳＯｊを通して書き込まれ、さらに期間Ｐｊ＋１において遅延画像信号ＶＳＩＧＤがサンプルホールドトランジスタＴＳＤｊを通して書き込まれる。また、期間Ｐｊの始まった直後、ソース線Ｘｊの電位変動が、ソース線Ｘｊと液晶画素ＬＣｉｊ−１との容量結合により、液晶画素ＬＣｉｊ−１に伝えられるが、この時点では、液晶画素ＬＣｉｊ−１は画像信号ＶＳＩＧＤが書き込まれている最中なので、最終的に書き込まれる電圧には影響を与えない。さらに、液晶画素ＬＣｉｊ−１の書き込みの終了時には、隣のソース線Ｘｊおよび液晶画素ＬＣｉｊへの画像信号はほぼ終了しているので、この時点での大きな電位変動はなく、容量結合によって液晶画素ＬＣｉｊ−１の書き込み電圧への影響はない。
【図面の簡単な説明】
【図１】実施例１に示した本発明の構成図。
【図２】図１に示した構成の全体動作を説明するための図。
【図３】遅延手段４の具体的な構成図。
【図４】図３に示した構成の全体動作を説明するための図。
【図５】従来の装置の構成図。
【図６】図５に示した構成の全体動作を説明するための図。
【符号の説明】
１．行制御手段
２．列制御手段
３．シフトレジスタ
４．遅延手段
５．スイッチング手段
６．シフトレジスタ
７．シフトレジスタ
【図１】
0003677996.tif 000002
【図２】
0003677996.tif 000003
【図３】
0003677996.tif 000004
【図４】
0003677996.tif 000005
【図５】
0003677996.tif 000006
【図６】
0003677996.tif 000007