(57)【特許請求の範囲】
【請求項１】
クランプ容量手段と、転送用トランジスタと、第１、及び第２のリセット用トランジスタと、蓄積容量手段と、を備え、複数の画素を有する固体撮像装置に用いられる信号転送装置において、
前記クランプ容量手段は、一方の電極が前記固体撮像装置の前記画素からの信号が出力される画素出力線に接続され、もう一方の電極が前記転送用トランジスタの一方の主電極に接続され、
前記第１のリセット用トランジスタは、一方の主電極が第１の所定電位に接続され、もう一方の主電極が前記クランプ容量手段のもう一方の電極に接続され、
前記第２のリセット用トランジスタは、一方の主電極が第２の所定電位に接続され、もう一方の主電極が前記転送用トランジスタのもう一方の主電極に接続され、
前記蓄積容量手段は、一方の電極が接地され、もう一方の電極が前記転送用トランジスタの前記もう一方の主電極及び前記第２のリセット用トランジスタの前記もう一方の主電極に接続され、
前記第１のリセット用トランジスタをオンにした状態で、前記画素をリセットしたことにより得られる第１の信号を前記画素から読み出し、前記クランプ容量手段の前記一方の電極に出力し、その後、前記第１のリセット用トランジスタをオフにするとともに、前記第１のリセット用トランジスタがオフ、前記第２のリセット用トランジスタがオンで、前記転送用トランジスタに飽和電流またはサブしきい値電流が流れるようになる電位を前記転送用トランジスタの制御電極に加え、
その後、前記画素において、光電変換動作によって得られる第２の信号を前記画素から読み出し、前記第２の信号と前記第１の信号の差分出力を前記蓄積容量手段に蓄積することを特徴とする信号転送装置。
【請求項２】
請求項１に記載の信号転送装置において、当該転送用トランジスタの制御電極に加えられる電位は前記第１の信号を前記画素から出力する時と、前記第２の信号を前記画素から出力する時とで異なる電位である信号転送装置。
【請求項３】
請求項１又は２に記載の信号転送装置において、各画素は光電変換部と該光電変換部からの信号を増幅して出力する増幅手段とを有し、該増幅手段からの信号が前記クランプ容量手段の一方の電極に入力されることを特徴とする信号転送装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の信号転送装置において、前記第１の信号は前記増幅手段のリセットレベル出力であり、前記第２の信号は該リセットレベルに前記画素に蓄積された信号電荷が上乗せされた出力であることを特徴とする信号転送装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の信号転送装置において、前記画素の信号電荷量が多いほど前記画素からの出力がより正の方向に変化する場合には、前記信号転送用トランジスタをＰチャネル絶縁ゲート型トランジスタ、前記光電変換画素の信号電荷量が多いほど前記光電変換画素からの出力がより負の方向に変化する場合には、前記信号転送用トランジスタをＮチャネル絶縁ゲート型トランジスタとしたことを特徴とする信号転送装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の信号転送装置において、前記信号蓄積容量手段に蓄積された信号電荷を電荷積分型の増幅器を使って読み出しを行うことを特徴とする信号転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は信号転送装置及びそれを用いた固体撮像装置に係わり、特に固体撮像装置の信号読み出し回路に好適に用いられる信号転送装置及びそれを用いた固体撮像装置に関するものである。
【０００２】
【従来の技術】
従来、固体撮像装置としては、そのＳＮ比の良さからＣＣＤが多く使われている。しかし、一方では、その使い方の簡便さや消費電力の小ささを長所とするいわゆる増幅型固体撮像装置の開発も行われてきた。増幅型固体撮像装置とは、受光画素に蓄積された信号電荷を画素部に備わったトランジスタの制御電極に導き、増幅された信号を主電極から出力するタイプのものであり、増幅用トランジスタとしてＳＩＴ（Static Induction Transistor；静電誘導トランジスタ）を使ったＳＩＴ型イメージセンサ、バイポーラトランジスタを使ったバイポーラ型イメージセンサ、制御電極（ゲート）が空乏化するＪＦＥＴを使ったＣＭＤ、ＭＯＳトランジスタを使ったＣＭＯＳセンサなどがある。特にＣＭＯＳセンサは、ＣＭＯＳプロセスとのマッチングが良く、周辺ＣＭＯＳ回路をオンチップ化できることから開発に力が注がれている。しかし、これらの増幅型固体撮像装置は、各画素に備わる増幅用トランジスタの出力オフセットが各画素ごとに異なるため、イメージセンサの信号としては固定パターンノイズ（ＦＰＮ）がのることになる。このＦＰＮを除くため、従来色々な信号読み出し回路が工夫されているが、ここではＣＭＯＳセンサの代表的な例について以下に説明する。
【０００３】
図６は、従来のＣＭＯＳイメージセンサ及び読み出し回路を示す回路図であり、同図において、１は単位画素であって、簡単のため２×２画素としている。２は光を受け信号電荷を蓄積するためのフォトダイオード、３は信号電荷増幅用のＭＯＳトランジスタ、４はフォトダイオード２に蓄積された信号電荷をＭＯＳトランジスタ３のゲート電極部に転送するための転送用ＭＯＳトランジスタ、５はＭＯＳトランジスタ３のゲート電極電位をリセットするためのリセット用ＭＯＳトランジスタ、６は電源電位供給線であり、リセット用ＭＯＳトランジスタ５のドレイン電極と増幅用ＭＯＳトランジスタ３のドレイン電極は、共通に電源電位供給線６に接続されている。７は出力画素を選択するための選択スイッチ用ＭＯＳトランジスタ、８は画素出力線であり、選択スイッチ用ＭＯＳトランジスタ７がオン状態になると、増幅用ＭＯＳトランジスタ３のソース電極と出力線８とが導通し、選択された画素の信号出力が出力線８に導かれる。９は画素出力線８に定電流を供給するための定電流供給用ＭＯＳトランジスタであり、選択された画素の選択スイッチ用ＭＯＳトランジスタ７を通して増幅用ＭＯＳトランジスタ３に負荷電流を供給し、増幅用ＭＯＳトランジスタ３をソースフォロワとして動作させ、ＭＯＳトランジスタ３のゲート電位とある一定の電圧差を持つ電位が出力線８に表われるようにしている。１０は転送用ＭＯＳトランジスタ４のゲート電位を制御するための転送制御線、１１はリセット用ＭＯＳトランジスタ５のゲート電位を制御するためのリセット制御線、１２は選択用ＭＯＳトランジスタ７のゲート電位を制御するための選択制御線、１３はＭＯＳトランジスタ９が定電流供給源となるような飽和領域動作をするようにＭＯＳトランジスタ９のゲートに一定の電位を供給するための定電位供給線である。１４は転送制御線１０に転送パルスを供給するためのパルス端子、１５はリセット制御線１１にリセットパルスを供給するためのパルス端子、１６は選択制御線１２に選択パルスを供給するためのパルス端子、１７は行列配置の画素の行を順次選択走査するための垂直走査回路、１８は垂直走査回路１７の出力線であって、１８−１は第１行選択出力線、１８−２は第２行選択出力線である。１９は転送制御線１０にパルス端子１４からのパルスを導くためのスイッチ用ＭＯＳトランジスタ、２０はリセット制御線１１にパルス端子１５からのパルスを導くためのスイッチ用ＭＯＳトランジスタ、２１は選択制御線１２にパルス端子１６からのパルスを導くためのスイッチ用ＭＯＳトランジスタであって、ＭＯＳトランジスタ１９，２０，２１のゲートは行選択出力線１８に接続され、どの行の画素が駆動されるかは行選択出力線１８の状態によって決まる。次に、２２は画素からの出力読み出し回路であり、２３は画素のリセット信号出力を保持するための容量、２４は画素の光信号出力を保持するための容量、２５は画素出力線８と容量２３との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、２６は画素出力線８と容量２４との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、２７は容量２３に保持されたリセット出力が導かれるノイズ出力線、２８は容量２４に保持された光���力が導かれる信号出力線、２９は容量２３とノイズ出力線２７との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、３０は容量２４と信号出力線２８との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、３１はノイズ出力線２７の電位をリセットするためのノイズ出力線リセット用ＭＯＳトランジスタ、３２は信号出力線２８の電位をリセットするための信号出力線リセット用ＭＯＳトランジスタ、３３は、リセット用ＭＯＳトランジスタ３１及び３２のソース電極にリセット電位を供給するための電源端子、３４は行列配置の画素の列毎に設けられた上記容量２３，２４を順次選択していくための水平走査回路であって、３５−１は第１列を選択する出力線、３５−２は第２列を選択する出力線であり、この水平走査回路３４の出力線はスイッチ用ＭＯＳトランジスタ２９，３０のゲートに接続されている。また、３６はリセット用ＭＯＳトランジスタ３１，３２のゲートにパルスを印加するためのパルス供給端子、３７，３８は各々スイッチ用ＭＯＳトランジスタ２５，２６のゲートにパルスを印加するためのパルス供給端子、３９はノイズ出力線２７の電位と信号出力線２８の電位との差電圧分を増幅して出力する差動アンプ、４０は差動アンプ３９の出力端子である。
【０００４】
次に図７のタイミングチャートを使い、図６のセンサの動作を説明する。なお、図６で示されているＭＯＳトランジスタはすべてＮ型とし、ゲート電位がＨｉｇｈ（ハイ）のレベルでオン状態、Ｌｏｗ（ロウ）のレベルでオフ状態になるとする。図７におけるタイミングパルスφ14〜φ38の添字の番号１４〜３８は図６におけるパルス入力端子の番号と一致させており、タイミングパルスφ14〜φ38は各入力端子に印加されるパルスを示している。
【０００５】
まず垂直走査回路１７の動作によって、端子１８−１に印加されるパルスφ18-1がＨｉｇｈとなると画素行列の第１行の動作が可能となる。端子１６に印加されるパルスφ16がＨｉｇｈとなると画素の増幅用ＭＯＳトランジスタ３のソースが出力線８を通して定電流源９と接続することで画素のソースフォロワ出力が出力線８に出力される。端子１５に印加されるパルスφ15をＨｉｇｈにすることで増幅用ＭＯＳトランジスタ３のゲート部がリセット用ＭＯＳトランジスタ５によってリセットされ、次に端子３７に印加されるパルスφ37をＨｉｇｈとしたとき、画素のリセット出力がＭＯＳトランジスタ２５を通して容量２３に蓄積される。次に端子１４に印加されるパルスφ14をＨｉｇｈとすることでフォトダイオード２に蓄積された信号電荷が転送用ＭＯＳトランジスタ４を通してＭＯＳトランジスタ３のゲートに転送される。引き続き、端子３８に印加されるパルスφ38をＨｉｇｈとしたとき、画素のリセット出力に信号が上乗せされた出力がＭＯＳトランジスタ２６を通して容量２４に蓄積される。画素のリセット出力は各画素のＭＯＳトランジスタ３のしきい電圧のばらつきがあるためばらつきを生じる。よって容量２３と容量２４に蓄積された出力の差分がノイズのない純粋な信号となる。水平走査回路３４を動作させれば、出力線３５−１，３５−２に印加される制御パルスφ35-1，φ35-2が順次Ｈｉｇｈとなり各列の容量２３，２４に蓄積された出力はそれぞれＭＯＳトランジスタ２９，３０を通して水平出力線２７，２８に導かれる。なお、出力線３５−１，３５−２に印加される制御パルスφ35-1，φ35-2がＨｉｇｈとなる前には端子３６に印加されるパルスφ36をＨｉｇｈとし、ＭＯＳトランジスタ３１，３２を通して水平出力線２７，２８をリセットしておく。水平出力線２７，２８に導かれた画素リセット出力及び画素リセットレベルに上乗せされた信号出力は差動アンプ３９に入力され、リセットレベル分が差し引かれた。すなわちノイズのない画素信号が出力端子４０から出力される。
【０００６】
次に、別の方式の従来の読出し回路系を図８を用いて説明する。
【０００７】
図８において、５６は、読み出し回路を示し、図６における読み出し回路２２に相当するものであり、図６の構成部材と同一構成部材については同一符号を付する。この読み出し回路５６及び出力アンプ以外の構成は図６と同じであるので、図８ではかかる構成は省略されている。
【０００８】
図８において、８は画素の出力線であり、図６の出力線８と同等である。４１は画素出力をクランプするためのクランプ容量、４２はクランプ動作用のＭＯＳスイッチ、４３はクランプ電位を供給するための電源端子、４４はＭＯＳトランジスタ４２のゲートにパルスを印加するための端子、４５は信号電圧を蓄積するための容量、４６はクランプ容量４１と蓄積容量４５とを導通させるためのスイッチ用ＭＯＳトランジスタ、４７はＭＯＳトランジスタ４６のゲートにパルスを印加するための端子、４８は水平シフトレジスタ３４の出力５０をそのゲートに受けて、蓄積容量４５に蓄積された信号を転送するためのＭＯＳトランジスタ、４９は蓄積容量４５に蓄積された信号が転送される水平出力線、５１は水平出力線４９上に表われる信号を増幅し、出力するためのアンプ、５２はアンプ５１の出力端子である。
【０００９】
図８の読み出し回路の動作は次のようである。画素からの出力は、図６及び図７を用いて説明した第１の従来例のように、リセット出力、リセットレベルに転送された信号電荷が上乗せされた信号出力の順になされる。図８におけるＭＯＳトランジスタは、そのゲート電位がＨｉｇｈの場合にオン、Ｌｏｗの場合にオフするとすると、出力線８に画素のリセット出力が表われている時、端子４４及び端子４７にはＨｉｇｈレベルの電位を加えてＭＯＳトランジスタ４２及び４６をオンし、クランプ部４１と蓄積容量４５の電位を端子４３に供給されるクランプ電位とする。次に端子４４をＬｏｗレベルとしてＭＯＳトランジスタ４２をオフした後、出力線８には信号出力が出力されるようにすると、クランプ容量４１を通して、信号電圧分が蓄積容量４５に表われる。この状態で端子４７をＬｏｗレベルとしてＭＯＳトランジスタ４６をオフとする。容量４５に蓄積された信号は水平シフトレジスタの出力に応じて、順次、アンプ５１を通して出力端子５２より出力される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記図６及び図７を用いて説明した第１の従来例では、画素からの出力電位をそのまま蓄積容量に蓄積し、水平出力線の容量と前記蓄積容量との容量分割を受けた形で画素出力が差動アンプに入力されるため、以下のような課題があった。
【００１１】
第１の課題は信号出力電位の低下である。すなわち図６における画素リセット蓄積容量２３の容量をＣTN、画素信号蓄積容量２４の容量をＣTS、水平出力線２７の容量をＣHN、水平出力線２８の容量をＣHSとし、画素のリセット出力電位をＶN 、画素のリセットレベルに上乗せする信号電圧分をＶSとする。差動アンプの入力部には容量分割で受けた電位｛ＣTN／（ＣHN＋ＣTN）｝・ＶN 及び｛ＣTS／（ＣHS＋ＣTS）｝・（ＶN ＋ＶS ）が入力される。ＣHN＝ＣHS、ＣTN＝ＣTSとなるように設計されているので、差動アンプ３９のゲインをｇとすると、出力４０には｛ＣTS／（ＣHS＋ＣTS）｝・ｇＶS というノイズ成分ＶNの含まれない信号が出力される。このように、信号出力は、差動アンプのゲインｇを別にすれば、画素出力のＣTS／（ＣHS＋ＣTS）倍となって信号出力が低下する。特に画素列が多い程ＣHS，ＣHNは大きくなり、信号出力の低下は一層顕著になる。
【００１２】
第２の課題は容量ＣHSとＣHN、及び容量ＣTSとＣTNの不均一性によってノイズ除去性能が低下し、ノイズが増大しやすいことである。すでに説明したように差動入力部には、画素出力電圧をそれぞれＣTS／（ＣHS＋ＣTS）、ＣTN／（ＣHN＋ＣTN）倍された電位が入力されるが、ＣTS，ＣTNは合同のパターンで設計しても実際の製造時には多少なりとも大きさにばらつきが生ずる。またＣTS，ＣTNに関しては、図６における出力線２７，２８の配置からわかるように、一方の出力線が水平シフトレジスタ３４に近い側にあるとすると、もう一方の出力線は水平シフトレジスタ３４から遠い側にあるといったようなことから生ずる寄生容量の違いが出やすい。このようなことのためにＣTS／（ＣHS＋ＣTS）とＣTN（ＣHN＋ＣTN）とが異なる値を持つと、差動アンプ出力には画素リセットレベルの除去残りが生ずる。画素リセットレベルは、各画素のＭＯＳトランジスタのしきい電圧がばらつくことから、画素毎に異なる値をもつため、この除去残り分は固定パターンノイズ（ＦＰＮ）として表われる。
【００１３】
第３の課題は水平出力線への信号転送の遅さである。画素のリセット出力電位は画素のソースフォロワアンプ用ＭＯＳトランジスタ３のゲートリセットレベルとソースフォロワ動作した時のゲート、ソース間電位差Ｖgsで決まる。図６における電源線６の電位をＶDD、画素のリセット用ＭＯＳレジスタ５のしきい電圧値をＶthとすると、ゲートリセットレベルは（ＶDD−Ｖth）となることから、画素のリセット出力は（ＶDD−Ｖth−Ｖgs）となり、通常ＶDDとＧＮＤのちょうど中間位の電位になる。この値をＶRSとする。固体撮像装置の出力レベルの基準は暗時すなわちＶS＝０の時の値、すなわちＶRSとなるので、水平出力線のリセット電源端子３３の電位もＶRSに設定される。よって容量２３，２４から水平出力線への転送時の転送用ＭＯＳトランジスタのゲートにＨｉｇｈの電位であるＶDDが印加された時のゲート−ソース間電位は（ＶDD−ＶRS）となり、ゲート−ソース間電位がＶDDである時に比べてチャネルのオン抵抗が大きくなり、水平出力線への信号転送が遅くなる。
【００１４】
図８を用いて説明した第２の従来例においては、上記第１の課題はより一層顕著である。すなわち、容量４１，４５の大きさをそれぞれ、ＣO ，ＣT とすると、容量４５に蓄積される信号電圧分は画素出力信号電圧に対しＣO ／（ＣO ＋ＣT ）という容量分割を受けたものである。この信号がアンプ５１に入力される時は、水平出力線４９の容量をＣH とすると、さらに容量分割ＣT ／（ＣH ＋ＣT ）を受けるからである。
【００１５】
各列のＣTの大きさのばらつきによるＦＰＮの出現という第２の課題は、この第２の従来例についても同じである。
【００１６】
前記第３の課題は、第２の従来例においては、クランプ電位を適切に定めることにより回避することができる。
【００１７】
【課題を解決するための手段および作用】
上記課題を解決する本発明の信号転送装置は、第１及び第２の信号を順次出力する信号源をクランプ容量手段の一方の電極に接続し、該クランプ容量手段の他方の電極に信号転送用トランジスタの一方の主電極を接続し、該信号転送用トランジスタの他方の主電極に信号蓄積用容量手段を接続し、該信号蓄積用容量手段に該信号蓄積用容量手段の電位を固定するリセット手段を接続してなる信号転送装置であって、前記信号源から第１の信号が出力されている時には前記リセット手段により前記信号蓄積用容量手段の電位を固定するとともに、前記信号源から第２の信号が出力されている時には前記信号蓄積用容量手段を浮遊状態とし、前記第１及び前記第２の信号が出力されている期間の前記クランプ容量手段を介して信号電荷が前記信号転送用トランジスタを通して転送される間に、前記信号転送用トランジスタの前記一方の主電極の電位と前記他方の主電極の電位とが異なる飽和動作をし、飽和電流によって該信号電荷が転送されるように前記転送トランジスタを制御してなる信号転送装置である。
また、本発明は、クランプ容量手段と、転送用トランジスタと、第１、及び第２のリセット用トランジスタと、蓄積容量手段と、を備え、複数の画素を有する固体撮像装置に用いられる信号転送装置において、前記クランプ容量手段は、一方の電極が前記固体撮像装置の前記画素からの信号が出力される画素出力線に接続され、もう一方の電極が前記転送用トランジスタの一方の主電極に接続され、前記第１のリセット用トランジスタは、一方の主電極が第１の所定電位に接続され、もう一方の主電極が前記クランプ容量手段のもう一方の電極に接続され、前記第２のリセット用トランジスタは、一方の主電極が第２の所定電位に接続され、もう一方の主電極が前記転送用トランジスタのもう一方の主電極に接続され、前記蓄積容量手段は、一方の電極が接地され、もう一方の電極が前記転送用トランジスタの前記もう一方の主電極及び前記第２のリセット用トランジスタの前記もう一方の主電極に接続され、前記第１のリセット用トランジスタをオンにした状態で、前記画素をリセットしたことにより得られる第１の信号を前記画素から読み出し、前記クランプ容量手段の前記一方の電極に出力し、その後、前記第１のリセット用トランジスタをオフにするとともに、前記第１のリセット用トランジスタがオフ、前記第２のリセット用トランジスタがオンで、前記転送用トランジスタに飽和電流またはサブしきい値電流が流れるようになる電位を前記転送用トランジスタの制御電極に加え、その後、前記画素において、光電変換動作によって得られる第２の信号を前記画素から読み出し、前記第２の信号と前記第１の信号の差分出力を前記蓄積容量手段に蓄積することを特徴とする。
【００１８】
また本発明の信号転送装置は、信号源をクランプ容量手段の一方の電極に接続し、該クランプ容量手段の他方の電極に信号転送用トランジスタの一方の主電極を接続し、該信号転送用トランジスタの他方の主電極に信号蓄積用容量手段を接続し、該信号蓄積用容量手段に該信号蓄積用容量手段の電位を固定するリセット手段を接続してなる信号転送装置であって、
前記信号源からの出力信号の電位変化に応じて電位が変化する前記クランプ容量手段側の前記信号転送用トランジスタの前記一方の主電極上の電荷のうち、前記信号転送用トランジスタのチャネル電位を越える電位レベルにある電荷が、前記信号転送用トランジスタの飽和電流又はサブしきい値電流によって、該信号蓄積用容量手段に転送されるよう、前記信号転送用トランジスタの制御電極電位が設定されることを特徴とする信号転送装置である。
【００１９】
本発明の固体撮像装置は上記本発明の信号転送装置を用いたものである。
【００２０】
本発明においては、クランプ容量手段、転送用トランジスタ、信号蓄積用容量手段を直列に接続し、転送用トランジスタのしきい値で決まる電位を越える電荷が信号蓄積用容量手段に転送されるように、転送用トランジスタは飽和又はサブしきい値動作させる。本発明による信号転送装置を用いた固体撮像装置においては、光電変換画素からリセット出力、次にリセットレベルに上乗せされた信号の順に出力される場合、クランプ容量結合を通して、電荷が信号蓄積容量に転送される時、画素リセットレベル出力時の転送電荷は信号蓄積用容量手段側でリセットし、画素信号成分出力時の転送電荷のみを信号蓄積容量に蓄積させる。
【００２１】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００２２】
（第１の実施例）
図１は本発明の固体撮像装置の第１実施例の構成における信号読み出し回路を示す部分回路図である。同図において、５３は本実施例の読み出し回路（信号転送装置）であり、図６における読み出し回路２２及び図８における読み出し回路５６に相当するものである。光電変換画素の構成は図６に示した単位画素１と同じである。
【００２３】
図１において、５４は画素出力を増幅するためのアンプであり、アンプ５４の出力は正相すなわち、信号が大きい程、アンプ５４の出力電位は高くなるとする。５７は信号電荷を容量４５へ転送するための信号転送用トランジスタとなるＰ型ＭＯＳトランジスタ、５８はＰ型ＭＯＳトランジスタ５７のゲート電極入力端子、５９は蓄積容量４５をリセットするためのリセット手段となるＭＯＳトランジスタ、６０は容量４５のリセット電位供給端子、６１はリセット用ＭＯＳトランジスタ５９のゲート入力端子である。図１において、図６、図８と同じ部材には同一の番号を付し、説明を省略する。図１におけるアンプ５４は、画素出力の出力抵抗が大きい場合に、クランプ容量手段となるクランプ容量４１を駆動するのに必要な駆動力を得るためのバッファであり、時定数が許されればなくてもよい。転送用ＭＯＳトランジスタ５７は正相の信号出力に対してはＰＭＯＳトランジスタ、逆相の信号に対してはＮＭＯＳトランジスタとし、オンさえできればＰＭＯＳトランジスタでもＮＭＯＳトランジスタでもかまわないわけではなく、図８を用いて説明した従来例の転送用ＭＯＳトランジスタとは異なる動作をする。
【００２４】
図２は本実施例１の動作タイミング図である。図２におけるφ44,φ58,φ61の添字の番号４４、５８、６１は図１におけるパルス入力端子の番号と一致させており、φ44,φ58,φ61は各入力端子の電位（又はパルス）を示している。ＭＯＳトランジスタ４２及び５９は、そのゲート電位がＨｉｇｈの時にオン、Ｌｏｗの時にオフするとしている。アンプ５４から画素リセット出力が出始める時はクランプ容量４１の一方の電極はＭＯＳトランジスタ４２を通して端子４３の電位に固定される。ゲート電極入力端子５８のゲート電位は端子４３の電位から、ＰＭＯＳトランジスタ５７のしきい電圧分を引いた電位よりもやや下がった電位とする。容量４５の電位は端子６０の電位に固定されるが、この電位は十分に低い値に設定され、転送用ＭＯＳトランジスタ５７が飽和またはサブしきい値動作するようにしている。ＭＯＳトランジスタ４２がオフすると、転送用ＭＯＳトランジスタ５７には飽和電流あるいはサブしきい値電流が流れ、クランプ容量４１の一方の電極の電位、すなわちＰＭＯＳトランジスタ５７のソース電位は、端子５８の電位とＰＭＯＳトランジスタ５７のしきい電圧値とで決まる電位ＶCLに近づいてゆく。画素リセット出力が終わると、ＭＯＳトランジスタ５９がオフし、蓄積容量４５は浮遊状態となるが、画素の信号出力が始まるとクランプ部の電位（クランプ容量４１の転送用ＭＯＳトランジスタ側の電極の電位）はクランプ容量を通して信号電圧分だけ押し上げられようとするが、図３のポテンシャル図で示すようにＭＯＳトランジスタ５７を通して流れる電流によって、クランプ部の電位は（リセット＋信号）出力の期間内にＶCLに戻る。よって、クランプ容量ＣO と信号電圧分ＶS の積ＣO・ＶS というリセットレベル分を含まない信号電荷分のみが浮遊状態にある容量４５に蓄積されていくことになる。（リセット＋信号）出力の状態のままある一定時間後に端子５８をＨｉｇｈとして、転送用ＭＯＳトランジスタ５７を完全にオフ状態とすると、容量４５に信号電荷ＣO・ＶS が蓄積保持状態となる。
【００２５】
本実施例において、出力線４９に読み出される信号電圧は、｛ＣT ／（ＣH ＋ＣT ）｝・（ＣO・ＶS ／ＣT）、すなわち｛ＣO ／（ＣH ＋ＣT ）｝ＶS であるが、ＣO を大きくし、ＣT を小さく設定すれば容量分割による信号電圧の低下は従来例よりも小さく抑えられる。また図６及び図７を用いて説明した第１の従来例のように、ＣHN，ＣHSという２本の出力系路のアンバランスによるＦＰＮも起こりえない。ＣT ばらつきによるＦＰＮはあるものの、その寄与は従来例よりもずっと小さくなり、ＣO のばらつきさえ抑制できれば、ＦＰＮは従来例に比べて小さくできる。さらに、端子６０より供給される容量４５のリセット電位を十分に低く設定すれば、ＭＯＳトランジスタ４８のオン抵抗を小さくでき、高速の水平転送が可能となる。
【００２６】
（第２の実施例）
本発明の固体撮像装置の第２の実施例における回路構成は、第１の実施例における図１と同じである。動作タイミングは図４に示すが、第１の実施例の動作と違うのは、転送用ＭＯＳトランジスタ５７のゲート電位を、画素リセット出力時と、（リセット＋信号）出力時とで違えており、（リセット＋信号）出力時のゲート電位をより下げていることである。
【００２７】
第１の実施例の動作における（リセット＋信号）出力時に、信号電圧分が十分に大きければ、クランプ部の電位はＶCLとなるが、信号電圧分が０ないしはごく小さいときには、（リセット＋信号）出力時のクランプ電位は、ＶCLを越えて下がっていってしまう。これは信号電圧が０であっても、画素リセット出力時にＭＯＳトランジスタ５７に流れ続けていたサブしきい電流が、（リセット＋信号）出力時にもやはり、その大きさは減っていくものの、流れ続けるためである。したがって、（リセット＋信号）出力時、クランプ部の最終的な電位は信号電圧分の大きさに依存することになり、容量４５における信号の線形性が崩れることになる。一方、転送用ＭＯＳトランジスタ５７を流れる電荷がある一定量以上であれば、クランプ部の初期の電位によらず、ある一定の電位に落ちつく。よって、この流れる電荷量をある一定量確保するため、図４に示すように、（リセット＋信号）出力時には、端子５８の電位をリセット出力時よりも下げることにより、（リセット＋信号）出力終了時のクランプ部の電位は、信号電圧の大きさに依存しない一定の値をとるため、容量４５における転送された信号の線形性を確保することができる。
【００２８】
（第３の実施例）
図５は本発明の固体撮像装置の第３の実施例を説明する図であり、６２はオペアンプ、６３は信号電荷積分容量、６４はアンプリセット用ＭＯＳトランジスタ、６５はＭＯＳトランジスタ６４のゲート入力端子、６６はオペアンプの非反転（＋）入力端子に入力される参照電位供給端子である。信号積分容量６３の片方の電極は出力線４９と接続してオペアンプ６２の反転（−）入力端子に入力され、もう一方の電極はオペアンプ６２の出力に接続している。
【００２９】
図５において、図１と同一の部材には同じ番号を付し、説明を省略する。本第３の実施例においては、読出し回路５３の動作は第１の実施例又は第２の実施例と同様である。図５において、オペアンプ６２，信号電荷積分容量６３，アンプリセット用ＭＯＳトランジスタ６４，ＭＯＳトランジスタ６４のゲート入力端子６５，参照電位供給端子６６によって電荷積分アンプが構成され、信号電荷積分容量６３の大きさをＣS とすると、容量４５に蓄積された信号電荷ＣO・ＶS はこの容量６３で積分されるので端子５２における信号出力電圧分は（ＣO・ＶS ）／ＣS となり、ＣT とは無関係となる。したがってＦＰＮの原因はＣO のばらつきのみとなり、ＣO のばらつきを抑制できればＦＰＮは小さく抑制できる。
【００３０】
以上の実施例において、転送用トランジスタとしてはＭＯＳトランジスタを用いているが、飽和領域動作ができればＪＦＥＴ（接合型電界効果トランジスタ）又はバイポーラトランジスタを用いてもよい。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、第１に高い信号電圧を出力することができ、第２に読み出しスピードを速くすることができる。さらなる効果として、本発明による固体撮像装置においては固定パターンノイズを小さく抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の回路構成図である。
【図２】本発明の第１の実施例の動作タイミング図である。
【図３】本発明の第１の実施例のポテンシャル図である。
【図４】本発明の第２の実施例の動作タイミング図である。
【図５】本発明の第３の実施例の回路構成図である。
【図６】第１の従来例の回路構成図である。
【図７】第１の従来例の動作タイミング図である。
【図８】第２の従来例の回路構成図である。
【符号の説明】
１  画素
２  フォトダイオード
３  ＭＯＳトランジスタ
４  ＭＯＳトランジスタ
５  ＭＯＳトランジスタ
６  電源線
７  ＭＯＳトランジスタ
８  画素出力線
９  ＭＯＳトランジスタ
１０  水平駆動線
１１  水平駆動線
１２  水平駆動線
１３  定電位供給線
１４  パルス入力端子
１５  パルス入力端子
１６  パルス入力端子
１７  垂直シフトレジスタ
１８−１，１８−２  垂直シフトレジスタ出力線
１９，２０，２１  ＭＯＳトランジスタ
２２  読出し回路
２３，２４  蓄積容量
２５，２６  ＭＯＳスイッチ
２７，２８  水平出力線
２９，３０  ＭＯＳスイッチ
３１，３２  リセットスイッチ
３３  リセット電源端子
３４  水平シフトレジスタ
３５−１，３５−２  水平シフトレジスタ出力線
３６，３７，３８  パルス入力端子
３９  差動アンプ
４０  信号出力端子
４１  クランプ容量
４２  ＭＯＳスイッチ
４３  電源供給端子
４４  パルス入力端子
４５  蓄積容量
４６  ＭＯＳスイッチ
４７  パルス入力端子
４８  ＭＯＳスイッチ
４９  水平出力線
５０  水平シフトレジスタ出力線
５１  アンプ
５２  信号出力端子
５３  読出し回路
５４  アンプ
５６  読出し回路
５７  転送用ＭＯＳトランジスタ
５８  転送用ＭＯＳゲート制御端子
５９  ＭＯＳスイッチ
６０  定電位供給端子
６１  パルス入力端子
６２  オペアンプ
６３  積分容量
６４  ＭＯＳスイッチ
６５  パルス入力端子
６６  電位供給端子
【図１】
0003667186.tif 000002
【図２】
0003667186.tif 000003
【図３】
0003667186.tif 000004
【図４】
0003667186.tif 000005
【図５】
0003667186.tif 000006
【図６】
0003667186.tif 000007
【図７】
0003667186.tif 000008
【図８】
0003667186.tif 000009