(57)【特許請求の範囲】
【請求項１】
複数の走査ラインと、該複数の走査ラインに直交するように形成された複数の信号ラインと、前記複数の走査ラインと前記複数の信号ラインとの各交点近傍に配置されたスイッチング素子と、該スイッチング素子に接続された画素電極及び補助容量と、前記複数の信号ラインに抵抗素子を介して接続された補助容量配線と、対向する共通電極とからなる液晶パネルと、前記複数の走査ラインに走査駆動信号を送出して順次水平走査する走査側駆動回路と、前記複数の信号ラインの各々に映像信号に対応する表示データ信号を送出する信号側駆動回路とを具備する液晶表示装置において、
該液晶表示装置の電源スイッチがオフされたことを検出する検出手段と、
前記検出手段によって電源スイッチがオフされたことが検出されると、前記走査側駆動回路を動作させたまま、前記信号側駆動回路の出力をハイインピーダンスとして、前記液晶パネルに印加される電圧をゼロとする印加電圧減衰手段と、
前記印加電圧減衰手段により前記液晶パネルに印加される電圧がゼロになった後に、電源をオフとする電源制御手段とを具備することを特徴とする液晶表示装置。
【請求項２】
前記印加電圧減衰手段は、前記複数の信号ラインの電位を、前記共通電極の電位に近づけることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
複数の走査ラインと、該複数の走査ラインに直交するように形成された複数の信号ラインと、前記複数の走査ラインと前記複数の信号ラインとの各交点近傍に配置されたスイッチング素子と、該スイッチング素子に接続された画素電極及び補助容量と、前記複数の信号ラインに抵抗素子を介して接続された補助容量配線と、対向する共通電極とからなる液晶パネルと、前記複数の走査ラインに走査駆動信号を送出して順次水平走査する走査側駆動回路と、前記複数の信号ラインの各々に映像信号に対応する表示データ信号を送出する信号側駆動回路とを具備する液晶表示装置において、
該液晶表示装置の電源スイッチがオフされたことを検出する検出手段と、
前記検出手段によって電源スイッチがオフされたことが検出されると、前記走査側駆動回路を動作させたまま、前記信号側駆動回路の出力をハイインピーダンスとする駆動回路制御手段と、
前記駆動回路制御手段によって前記信号側駆動回路の出力をハイインピーダンスとした状態が所定時間経過すると、電源をオフとする電源制御手段とを具備することを特徴とする液晶表示装置。
【請求項４】
前記電源制御手段は、垂直同期信号に基づいて、前記信号側駆動回路のハイインピーダンス状態の経過時間を判断することを特徴とする請求項３記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴなどによる液晶表示装置に係り、特に、バックライトを用いない反射型の液晶表示装置に関する。
【０００２】
【従来の技術】
図８は、従来のＴＦＴ液晶表示装置の構成を示すブロック図である。また、図９は、液晶表示パネルの回路構成を示す回路図である。まず、液晶表示パネル（ＬＣＤ）７について図９を参照して説明する。ＬＣＤ７は、アクティブマトリクス型のものであり、図９に示すように、行方向に配設されたｍ本（例えば２３４本）の走査ライン（ゲートライン）Ｘ1〜Ｘ234と、列方向に配設されたｎ本（例えば２８０本）の信号ライン（ソースライン）Ｙ1〜Ｙ280と、各画素電極と対向して配置され、共通電圧Ｖｃｏｍが印加される対向電極ＣＯＭと、走査ラインＸ1〜Ｘ234に平行して配設され、前記共通電極ＣＯＭと接続されたｍ本の補助容量配線ＣＳと、対応する走査ラインＸ1〜Ｘ234にゲートが接続され、対応する信号ラインＹ1〜Ｙ280にソースが接続された薄膜トランジスタ（ＴＦＴ）と、ＴＦＴのドレインに接続された画素容量ＣＬＣ及び補助容量ＣＣＳとからなる。また、信号ラインＹ1〜Ｙ280は、静電保護抵抗ＲCSを介して補助容量配線ＣＳに接続されている。
【０００３】
次に、図８において、ＲＧＢデコーダ１は、ＲＧＢ各色の輝度信号と水平同期信号Ｈ、垂直同期信号Ｖをコンポジットビデオ信号から生成し、ＲＧＢ各色の輝度信号を反転アンプ３に出力し、水平同期信号Ｈ、垂直同期信号Ｖおよびコンポジット同期信号ＣＳＹをコントローラ２に出力する。コントローラ２は、水平同期信号Ｈおよび垂直同期信号Ｖ、コンポジット同期信号ＣＳＹに従って、信号ドライバに水平制御信号、走査ドライバに垂直制御信号を供給し、反転アンプ３およびアンプ６に極性反転信号ＦＲＰを供給する。反転アンプ３は、コントローラ２から供給される極性反転信号ＦＲＰに従ってＲＧＢ各色の輝度信号の信号レベルを正または負の増幅率で増幅して出力する。
【０００４】
信号側ドライバ４は、水平制御信号に従って、反転アンプ３から供給されるＲＧＢ各色の輝度信号１９を、ＬＣＤ７の信号ラインＹ1〜Ｙ280に供給する。また、走査側ドライバ５は、コントローラ２からの垂直制御信号に従って、ＬＣＤ７の走査ラインＸ1〜Ｘ234に順次ゲートパルスを印加する。アンプ６は、コントローラ２から供給される極性反転信号ＦＲＰに従って、画素容量ＣＬＣの対向電極ＣＯＭ、及び、補助容量配線ＣＳに印加する共通電圧Ｖｃｏｍの極性を反転する。ＬＣＤ７は、ゲートの選択期間に画素にソース電位がチャージされ、非選択期間中は、電位が保持されるような構造となっている。
【０００５】
【発明が解決しようとする課題】
ところで、従来技術による液晶表示装置では、装置の電源をオフにすると、ドライバ出力は、ハイインピーダンスとなる。また、ゲートの選択パルスが非アクティブとなり、画素は、直前の電位を保持したままとなる。そして、上記画素電位は、周辺配線（ゲート、ソース、補助容量配線ＣＳ）や、ＴＦＴ、ＬＣＤの高抵抗経路を介したリーク電流により徐々に放電されて、最終的に対向電極ＣＯＭ（＝補助容量配線ＣＳ）と同電位になる。
【０００６】
しかしながら、画素電位が対向電極ＣＯＭとほぼ同電位となるまでには、かなりの時間（数秒程度）を要するため、直前の表示画面が徐々に消えていくという挙動をとる。この時間は、人間の目にとっては、比較的長い時間であるため、言い換えると、十分に視認可能な時間であるため、電源オフ時、直前の表示画面がホールドされて徐々に消えていく。バックライトを用いた透過型ＬＣＤでは、先にバックライトが消灯するため、この残像は見えないが、反射型ＬＣＤでは、表示が常に見えるため、見苦しい画面が表示されてしまうとともに、残留電圧によって液晶表示パネルを劣化させるという問題があった。
【０００７】
そこで本発明は、電源オフ時における表示画面の残像を速やかに消去することができるとともに、残留電圧による液晶表示パネルの劣化を防止することができる液晶表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的達成のため、請求項１記載の発明による液晶表示装置は、複数の走査ラインと、該複数の走査ラインに直交するように形成された複数の信号ラインと、前記複数の走査ラインと前記複数の信号ラインとの各交点近傍に配置されたスイッチング素子と、該スイッチング素子に接続された画素電極及び補助容量と、前記複数の信号ラインに抵抗素子を介して接続された補助容量配線と、対向する共通電極とからなる液晶パネルと、前記複数の走査ラインに走査駆動信号を送出して順次水平走査する走査側駆動回路と、前記複数の信号ラインの各々に映像信号に対応する表示データ信号を送出する信号側駆動回路とを具備する液晶表示装置において、該液晶表示装置の電源スイッチがオフされたことを検出する検出手段と、前記検出手段によって電源スイッチがオフされたことが検出されると、前記走査側駆動回路を動作させたまま、前記信号側駆動回路の出力をハイインピーダンスとして、前記液晶パネルに印加される電圧をゼロとする印加電圧減衰手段と、前記印加電圧減衰手段により前記液晶パネルに印加される電圧がゼロになると、電源をオフとする電源制御手段とを具備することを特徴とする。
【０００９】
また、好ましい態様として、例えば請求項２記載のように、請求項１記載の液晶表示装置において、前記印加電圧減衰手段は、前記複数の信号ラインの電位を、前記共通電極の電位に近づけるようにしてもよい。
【００１２】
また、上記目的達成のため、請求項３記載の発明による液晶表示装置は、複数の走査ラインと、該複数の走査ラインに直交するように形成された複数の信号ラインと、前記複数の走査ラインと前記複数の信号ラインとの各交点近傍に配置されたスイッチング素子と、該スイッチング素子に接続された画素電極及び補助容量と、前記複数の信号ラインに抵抗素子を介して接続された補助容量配線と、対向する共通電極とからなる液晶パネルと、前記複数の走査ラインに走査駆動信号を送出して順次水平走査する走査側駆動回路と、前記複数の信号ラインの各々に映像信号に対応する表示データ信号を送出する信号側駆動回路とを具備する液晶表示装置において、該液晶表示装置の電源スイッチがオフされたことを検出する検出手段と、前記検出手段によって電源スイッチがオフされたことが検出されると、前記走査側駆動回路を動作させたまま、前記信号側駆動回路の出力をハイインピーダンスとする駆動回路制御手段と、前記駆動回路制御手段によって前記信号側駆動回路の出力をハイインピーダンスとした状態が所定時間経過すると、電源をオフとする電源制御手段とを具備することを特徴とする液晶表示装置。
【００１３】
また、好ましい態様として、例えば請求項４記載のように、請求項３記載の液晶表示装置において、前記電源制御手段は、垂直同期信号に基づいて、前記信号側駆動回路のハイインピーダンス状態の経過時間を判断するようにしてもよい。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
Ａ．第１実施形態
Ａ−１．第１実施形態の構成
図１は、本発明の第１の実施形態による液晶表示装置の構成を示すブロック図である。なお、図８に対応する部分には同一の符号を付けて説明を省略する。図において、シーケンス制御回路１０が、コントローラ２とドライバ４，５の間に挿入され、コントローラ２からの水平制御信号を信号ドライバ４に供給するとともに、垂直制御信号を走査ドライバ５に供給する。また、シーケンス制御回路１０は、後述する電源制御回路１１から供給される、電源スイッチＳＷのオン／オフ状態を示すフラグ信号ＰｗＡＣＴがＬｏｗになると、垂直同期信号に基づくタイミングで、フラグ信号ＯＦＦ ＲｅａｄｙをＨｉｇｈにする。なお、該シーケンス制御回路１０の詳細な構成については後述する。
【００１６】
上記水平制御信号は、クリア信号ＣＬＲ、出力イネーブル信号ＯＥを含んでいる。また、上記垂直制御信号は、ゲートスタート信号ＧＳＲＴ、ゲートパルスクロック信号ＧＰＣＫ、ゲート出力イネーブル信号ＧＯＥを含んでいる。
【００１７】
信号ドライバ４は、シーケンス制御回路４からの水平制御信号に従って、反転アンプ３から供給されるＲＧＢ各色の輝度信号１９をＬＣＤ７の信号ラインＹ1〜Ｙ280に供給する。走査ドライバ５は、シーケンス制御回路４からの垂直制御信号に従って、ＬＣＤ７の走査ラインＸ1〜Ｘ234に順次ゲートパルスを印加する。
【００１８】
ここで、本第１実施形態の動作にかかわる信号ドライバ４の構成について簡単に説明する。図２は、信号ドライバ４の概略構成を示すブロック図である。同図において、信号ドライバ４には、回路電源電圧ＶＤＤＣと、出力イネーブル信号ＯＥ、出力をＶＤＤＣ電位にプリチャージする制御信号ＣＬＲ、ＲＧＢ輝度信号１９、サンプリングスタート信号ＳＲＴ、及び、クロック信号ＣＫとが供給されている。
【００１９】
信号ドライバ４は、シーケンス制御回路４からのサンプリングスタート信号ＳＲＴをシフトレジスタ４ａによりシフトし、これに従って、反転アンプ３から供給されるＲＧＢ各色の輝度信号１９をサンプルホールド回路４ｂによりホールドしてバッファ４ｃを介して出力する。表示期間では、上記出力イネーブル信号ＯＥはＨｉｇｈで、制御信号ＣＬＲはＬｏｗとなり、ホールドされた輝度信号は、そのままＬＣＤ７の信号ラインＹ1〜Ｙ280に供給される。これに対して、上記出力イネーブル信号ＯＥとクリア信号ＣＬＲとがＬｏｗ（正論理の場合）のとき、スイッチ群４ｄ，４ｅが開放となるので、信号ドライバ４の出力は、ハイインピーダンスとなる。
【００２０】
電源制御回路１１は、電源スイッチＳＷがオンにされると、上記シーケンス制御回路１０に供給するフラグ信号ＰｗＡＣＴをＨｉｇｈとし、電源スイッチＳＷがオフにされると、シーケンス制御回路１０に供給するフラグ信号ＰｗＡＣＴをＬｏｗとする。また、電源制御回路１１は、上記シーケンス制御回路１０からフラグ信号ＯＦＦ Ｒｅａｄｙが供給されると、すなわち、シーケンス制御回路１０によるオフシーケンスが完了すると、電源１２に供給している電流制御信号ＰＣＳをＬｏｗとする。電源スイッチＳＷは、装置への電源投入、電源遮断を行うためのスイッチであり、ユーザに操作される。電源１２は、電源制御回路１１からの電源制御信号ＰＣＳに従って、装置の各部への電力供給をオン／オフする。
【００２１】
Ａ−２．シーケンス制御回路の構成
次に、図３は、シーケンス制御回路の構成を示す回路図である。また、図４は、シーケンス制御回路の動作を説明するためのタイミングチャートである。同図において、シーケンス制御回路１０は、Ｄ−ＦＦ１３ａ〜Ｄ−ＦＦ１３ｅ、ＡＮＤ回路１４，１５、ＯＲ回路１６、ＮＯＴ回路１７およびＡＮＤ回路１８（複数）から構成されている。Ｄ−ＦＦ１３ａ〜Ｄ−ＦＦ１３ｅは、縦列接続されており、各々、垂直同期信号に同期して、フラグ信号ＰｗＡＣＴの状態を出力する。すなわち、電源スイッチＳＷがオフにされてフラグ信号ＰｗＡＣＴがＬｏｗとなると、それ以降に供給される、最初の垂直同期信号でＤ−ＦＦ１３ａの出力がＬｏｗとなり、第２の垂直同期信号でＤ−ＦＦ１３ｂの出力がＬｏｗとなり、第３の垂直同期信号でＤ−ＦＦ１３ｃの出力がＬｏｗ、以下同様に、第４の垂直同期信号でＤ−ＦＦ１３ｄの出力がＬｏｗ、第５の垂直同期信号でＤ−ＦＦ１３ｅの出力がＬｏｗとなる。
【００２２】
ＡＮＤ回路１４は、一方の入力端にクリア信号ＣＬＲが入力され、他方の入力端がＤ−ＦＦ１３ａの出力端に接続されており、制御信号ＣＬＲとＤ−ＦＦ１３ａの出力との論理積をとり、制御信号ＣＬＲoutとして出力する。すなわち、ＡＮＤ回路１４は、Ｄ−ＦＦ１３ａの出力がＨｉｇｈである間、つまり電源スイッチＳＷがオン状態では、制御信号ＣＬＲをそのまま制御信号ＣＬＲoutとして出力する一方、電源スイッチＳＷがオフされてフラグ信号ＰｗＡＣＴがＬｏｗとなると、最初の垂直同期信号でＤ−ＦＦ１３ａの出力がＬｏｗとなった時点で制御信号ＣＬＲoutをＬｏｗとする。
【００２３】
次に、ＡＮＤ回路１５は、一方の入力端に出力イネーブル信号ＯＥが入力され、他方の入力端がＤ−ＦＦ１３ａの出力端に接続されており、出力イネーブル信号ＯＥとＤ−ＦＦ１３ａの出力との論理積をとり、出力イネーブル信号ＯＥoutとして出力する。すなわち、ＡＮＤ回路１５は、電源スイッチＳＷがオン状態でフラグ信号ＰｗＡＣＴがＨｉｇｈの間、出力イネーブル信号ＯＥをそのまま出力イネーブル信号ＯＥoutとして出力する一方、電源スイッチＳＷがオフにされてフラグ信号ＰｗＡＣＴがＬｏｗとなると、最初の垂直同期信号でＤ−ＦＦ１３ａの出力がＬｏｗとなった時点で出力イネーブル信号ＯＥoutをＬｏｗとする。
【００２４】
次に、ＯＲ回路１６は、一方の入力端がＤ−ＦＦ１３ａの出力端に接続され、他方の入力端がＤ−ＦＦ１３ｅの出力端に接続されており、Ｄ−ＦＦ１３ａの出力とＤ−ＦＦ１３ｅの出力との論理和をとり、ＮＯＴ回路１７およびＡＮＤ回路１８（複数）の一方の入力端に供給する。すなわち、ＯＲ回路１６は、電源スイッチＳＷがオン状態の間、その出力をＨｉｇｈとする一方、電源スイッチＳＷがオフにされてフラグ信号ＰｗＡＣＴがＬｏｗとなり、最初の垂直同期信号でＤ−ＦＦ１３ａの出力がＬｏｗになってから、第５の垂直同期信号でＤ−ＦＦ１３ｅの出力がＬｏｗとなった時点、すなわち、フラグ信号ＰｗＡＣＴがＬｏｗとなってから４フィールド分の時間が経過した時点で、その出力をＬｏｗとする。
【００２５】
ＮＯＴ回路１７は、その入力端がＯＲ回路１６の出力端に接続されており、ＯＲ回路の出力を反転してフラグ信号ＯＦＦ Ｒｅａｄｙとして出力する。すなわち、ＮＯＴ回路１７は、電源スイッチＳＷがオン状態の間、フラグ信号ＯＦＦ ＲｅａｄｙをＬｏｗとする一方、電源スイッチＳＷがオフにされてフラグ信号ＰｗＡＣＴがＬｏｗとなり、４フィールド分の時間が経過した時点で、フラグ信号ＯＦＦ ＲｅａｄｙをＨｉｇｈとする。
【００２６】
次に、ＡＮＤ回路１８（複数）は、一方の入力端がＯＲ回路１６の出力端に接続されており、他方の入力端には他の制御信号（ＧＯＥ、ＧＰＣＫ、ＧＳＲＴ、Ｖｃｏｍ）が入力されており、ＯＲ回路１６の出力がＨｉｇｈの場合、他の信号をそのまま出力し、ＯＲ回路１６の出力がＬｏｗとなると、他の信号をＬｏｗとする。すなわち、ＡＮＤ回路１８（複数）は、電源スイッチＳＷがオン状態の間、他の信号をそのまま出力する一方、電源スイッチＳＷがオフにされてフラグ信号ＰｗＡＣＴがＬｏｗとなり、４フィールド分の時間が経過した時点で、他の信号をＬｏｗとする。
【００２７】
Ａ−３．第１実施形態の動作
次に、上述した第１実施形態の動作について説明する。
電源スイッチＳＷがオフにされると、電源制御回路１１は、シーケンス制御回路１０に供給しているフラグ信号ＰｗＡＣＴをＬｏｗとする。シーケンス制御回路１０では、フラグ信号ＰｗＡＣＴがＬｏｗになると、最初の垂直同期信号で、ＡＮＤ回路１４，１５の一方の入力端に供給されているＤ−ＦＦ１３ａの出力がＬｏｗとなるので、制御信号ＣＬＲoutと出力イネーブル信号ＯＥoutとがＬｏｗとなる。制御信号ＣＬＲoutと出力イネーブル信号ＯＥoutとがＬｏｗになると、信号ドライバ４の出力は、ハイインピーダンスとなる。これに対して、他の制御信号（ＧＯＥ、ＧＰＣＫ、ＧＳＲＴ、Ｖｃｏｍ）はシーケンス制御回路１０からそのまま出力され、フラグ信号ＯＦＦ Ｒｅａｄｙは、Ｌｏｗのままなので、走査ドライバ５は、アクティブ状態を維持する。この状態は、垂直同期信号が４フィールド分経過するまで継続する。
【００２８】
この期間において、信号ラインＹ1〜Ｙ280は、補助容量配線ＣＳの電位に近づくことになる。則ち、走査ドライバ５がアクティブ状態であるので補助容量配線ＣＳの電位が画素に書き込まれ、静電保護抵抗ＲCSと画素容量ＣLCとの時定数（τ＝ＲCS×ＣLC）に応じた時間、例えば、１ｍｓ程度の時間が経過すると、信号ラインＹ1〜Ｙ280は、補助容量配線ＣＳの電位と同電位となる。このとき、液晶に印加される電圧はゼロとなり、表示画面の残像が消去される。この時間は、人間の目に確認できない十分に短い時間である。
【００２９】
そして、４フィールド分経過して第５の垂直同期信号が供給されると、Ｄ−ＦＦ１３ｅの出力がＬｏｗとなって、ＯＲ回路１６の出力がＬｏｗとなる。この結果、ＡＮＤ回路１８（複数）の一方の入力端がＬｏｗとなり、その他の制御信号（ＧＯＥ、ＧＰＣＫ、ＧＳＲＴ、Ｖｃｏｍ）がＬｏｗとなるとともに、フラグ信号ＯＦＦ ＲｅａｄｙがＨｉｇｈとなる。そして、フラグ信号ＯＦＦ ＲｅａｄｙがＨｉｇｈになると、電源制御回路１１では、電源１２に供給している電流制御信号ＰＣＳをＬｏｗとし、電源をオフにする。
【００３０】
このように、上述した第１実施形態では、上記走査ドライバ５がアクティブ状態を維持する時間、すなわち垂直同期信号が４フィールド分経過する時間Ｔは、信号ラインが補助容量配線ＣＳの電位と同電位となる時間より十分に長いので、液晶パネルの各画素は、確実に電源投入前の印加電圧がゼロの状態にリセットされる。したがって、電源オフ時における表示画面の残像を速やかに消去することができるとともに、残留電圧による液晶表示パネルの劣化を防止することができる。
【００３１】
Ｂ．第２実施形態
次に、本発明の第２実施形態について説明する。
前述した第１実施形態では、ＬＣＤ７内部の素子を用いて画素電位を揮発させることで、電源オフ時の画面ホールド現象を防止したが、本第２実施形態では、同様のシーケンスを用いて、信号ドライバ４に供給する映像自体を白色（ノーマリーホワイトの場合）にすることで、ＬＣＤ７の全面を白色画面にし、電源オフ時の残像現象を防止する。なお、ノーマリーブラックの場合には、ＬＣＤ７の全面を黒色画面にすればよい。
【００３２】
Ｂ−１．第２実施形態の構成
図５は、本発明の第２の実施形態による液晶表示装置の構成を示すブロック図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。図において、シーケンス制御回路２０は、電源制御回路１１から供給される、電源スイッチＳＷのオン／オフ状態を示すフラグ信号ＰｗＡＣＴがＬｏｗになると、垂直同期信号に基づいて、第１のタイミングでフラグ信号ＶｗｈｉｔｅをＨｉｇｈとした後、第２のタイミングで、フラグ信号ＯＦＦ ＲｅａｄｙをＨｉｇｈにする。また、信号切替回路２１は、上記フラグ信号ＶｗｈｉｔｅがＨｉｇｈになると、ＲＧＢデコーダ１から出力されるＲＧＢ信号の輝度信号１９に代えて、白表示データ（ノーマリーホワイトの場合）を、反転アンプ３を介して信号ドライバ４に供給する。
【００３３】
Ｂ−２．シーケンス制御回路の構成
図６は、第２実施形態によるシーケンス制御回路の構成を示す回路図である。また、図７は、シーケンス制御回路の動作を説明するためのタイミングチャートである。図において、シーケンス制御回路２０は、Ｄ−ＦＦ２２ａ〜Ｄ−ＦＦ２２ｃ、ＮＯＴ回路２３およびＮＯＲ回路２４から構成されている。Ｄ−ＦＦ２２ａ〜Ｄ−ＦＦ２２ｃは、縦列接続されており、各々、垂直同期信号に同期して、フラグ信号ＰｗＡＣＴの状態を出力する。すなわち、電源スイッチＳＷがオフとされることで、フラグ信号ＰｗＡＣＴがＬｏｗとなると、それ以降に供給される、最初の垂直同期信号でＤ−ＦＦ２２ａの出力がＬｏｗとなり、第２の垂直同期信号でＤ−ＦＦ２２ｂの出力がＬｏｗとなり、第３の垂直同期信号でＤ−ＦＦ２２ｃの出力がＬｏｗとなる。
【００３４】
ＮＯＴ回路２３は、その入力端がＤ−ＦＦ２２ａの出力端に接続されており、Ｄ−ＦＦ２２ａの出力を反転してフラグ信号Ｖｗｈｉｔｅを出力する。すなわち、ＮＯＴ回路２３は、電源スイッチがオン状態では、フラグ信号ＶｗｈｉｔｅをＬｏｗとする一方、電源スイッチＳＷがオフにされてフラグ信号ＰｗＡＣＴがＬｏｗとなり、最初の垂直同期信号でＤ−ＦＦ２２ａの出力がＬｏｗになると、フラグ信号ＶｗｈｉｔｅをＨｉｇｈとする。
【００３５】
また、ＮＯＲ回路２４は、一方の入力端がＤ−ＦＦ２２ａの出力端に接続されており、他方の入力端がＤ−ＦＦ２２ｃの出力端に接続されており、Ｄ−ＦＦ２２ａの出力とＤ−ＦＦ２２ｃの出力との論理和を反転してフラグ信号ＯＦＦ Ｒｅａｄｙを出力する。すなわち、ＮＯＲ回路２４は、電源スイッチがオン状態では、フラグ信号ＯＦＦ ＲｅａｄｙをＬｏｗとする一方、電源スイッチＳＷがオフにされてフラグ信号ＰｗＡＣＴがＬｏｗとなり、最初の垂直同期信号でＤ−ＦＦ２２ａの出力がＬｏｗになってから、第３の垂直同期信号でＤ−ＦＦ２２ｃの出力がＬｏｗとなった時点、すなわち、フラグ信号ＰｗＡＣＴがＬｏｗとなってから２フィールド分の時間が経過した時点で、フラグ信号ＯＦＦ ＲｅａｄｙをＨｉｇｈとする。
【００３６】
Ｂ―３．第２実施形態の動作
次に、上述した第２実施形態の動作について説明する。
電源スイッチＳＷがオフにされると、電源制御回路１１は、シーケンス制御回路２０に供給しているフラグ信号ＰｗＡＣＴをＬｏｗとする。シーケンス制御回路２０では、フラグ信号ＰｗＡＣＴがＬｏｗになると、最初の垂直同期信号で、ＮＯＴ回路の一方の入力端に供給されているＤ−ＦＦ２２ａの出力がＬｏｗとなるので、フラグ信号ＶｗｈｉｔｅがＨｉｇｈとなる。
【００３７】
フラグ信号ＶｗｈｉｔｅがＨｉｇｈになると、信号切替回路２１では、ＲＧＢデコーダ１からのＲＧＢの輝度信号１９に代えて、白表示データ（ノーマリーホワイトの場合）を反転アンプ３を介して信号ドライバ４に供給する。これにより、ＬＣＤ７は、速やかに全面白色画面となり、電源オフ時の残像を防止することができる。そして、垂直同期信号が２フィールド分経過すると、ＮＯＲ回路２４の出力であるフラグ信号ＯＦＦ ＲｅａｄｙがＨｉｇｈとなる。フラグ信号ＯＦＦ ＲｅａｄｙがＨｉｇｈになると、電流制御回路１１では、電源１２に供給している電流制御信号ＰＣＳをＬｏｗとし、電源をオフにする。
【００３８】
このように、上述した第２実施形態では、電源スイッチがオフにされると、映像信号を白色画面に置き換えてから電源をオフにすることで、電源オフ時における表示画面の残像を速やかに消去することができるとともに、残留電圧による液晶表示パネルの劣化を防止することができる。
【００３９】
【発明の効果】
請求項１記載の発明によれば、電源スイッチがオフされたことが検出手段によって検出されると、前記液晶パネルに印加される電圧を前記走査側駆動回路を動作させたまま、前記信号側駆動回路の出力をハイインピーダンスとする印加電圧減衰手段によってゼロにした後、電源制御手段によって電源をオフにするようにしたので、電源オフ時における表示画面の残像を速やかに消去することができるとともに、残留電圧による液晶表示パネルの劣化を防止することができるという利点が得られる。
【００４０】
また、請求項２記載の発明によれば、前記印加電圧減衰手段により、前記複数の信号ラインの電位を、前記共通電極の電位に近づけるようにしたので、液晶パネルの各画素が電源投入前の状態にリセットされるため、電源オフ時における表示画面の残像を速やかに消去することができるとともに、残留電圧による液晶表示パネルの劣化を防止することができるという利点が得られる。
【００４３】
また、請求項３記載の発明によれば、検出手段によって電源スイッチがオフされたことが検出されると、駆動回路制御手段によって、前記走査側駆動回路を動作させたまま、前記信号側駆動回路の出力をハイインピーダンスとし、該ハイインピーダンス状態が所定時間経過すると、電源制御手段によって電源をオフにするようにしたので、信号ラインの電位は、静電保護抵抗と画素容量との時定数に応じた時間で補助容量配線ＣＳの電位と同電位となるため、電源オフ時における表示画面の残像を速やかに消去することができるとともに、残留電圧による液晶表示パネルの劣化を防止することができるという利点が得られる。
【００４４】
また、請求項４記載の発明によれば、前記信号側駆動回路のハイインピーダンス状態の経過時間を垂直同期信号に基づいて判断するようにしたので、簡素な回路構成で、電源オフ時における表示画面の残像を速やかに消去することができるとともに、残留電圧による液晶表示パネルの劣化を防止することができるという利点が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による液晶表示装置の構成を示すブロック図である。
【図２】信号ドライバの略構成を示すブロック図である。
【図３】シーケンス制御回路の構成を示す回路図である。
【図４】本第１実施形態の動作を説明するためのタイミングチャートである。
【図５】本発明の第２実施形態による液晶表示装置の構成を示すブロック図である。
【図６】第２実施形態によるシーケンス制御回路の構成を示す回路図である。
【図７】本第２実施形態の動作を説明するためのタイミングチャートである。
【図８】従来の液晶表示装置の構成を示すブロック図である。
【図９】液晶表示パネルの回路構成を示す回路図である。
【符号の説明】
１  ＲＧＢデコーダ
２  コントローラ
３  反転アンプ
４  信号ドライバ（信号側駆動回路）
５  走査ドライバ（走査側駆動回路）
６  アンプ
７  ＬＣＤ
１０  シーケンス制御回路（印加電圧減衰手段、駆動回路制御手段）
１１  電源制御回路（検出手段、電源制御手段）
１２  電源
２０  シーケンス制御回路（表示データ信号生成手段）
２１  信号切替回路（切替手段）
ＳＷ  電源スイッチ
【図１】
0003658722.tif 000002
【図２】
0003658722.tif 000003
【図３】
0003658722.tif 000004
【図４】
0003658722.tif 000005
【図５】
0003658722.tif 000006
【図６】
0003658722.tif 000007
【図７】
0003658722.tif 000008
【図８】
0003658722.tif 000009
【図９】
0003658722.tif 000010