(57)【特許請求の範囲】
【請求項１】
ボトムゲイト型の薄膜トランジスタを有する半導体装置であって、
前記薄膜トランジスタは、層間絶縁膜下の半導体層と、前記層間絶縁膜上の電極とを有し、
前記半導体層は、ソース領域、ドレイン領域およびチャネル領域を有し、
前記電極は、前記層間絶縁膜に設けられた開口内部において前記ドレイン領域の一部と接し、
前記ドレイン領域の一部と前記電極とは、前記開口内部において同一のマスクを用いてパターニングされていることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記ドレイン領域と前記電極とが接する部分の面積より前記開口の面積の方が大きいことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記半導体装置は、前記薄膜トランジスタを各画素に配置したことを特徴とするアクティブマトリクス型の液晶表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記半導体装置を用いたことを特徴とする携帯型の情報処理装置、ヘッドマウントディスプレイ、ナビゲーションシステム、リアプロジェクション型の表示装置、ビデオカメラまたはフロントプロジェクション型の表示装置。
【請求項５】
ソース領域、ドレイン領域およびチャネル領域を有する半導体層を形成し、
前記半導体層上に層間絶縁膜を形成し、
前記層間絶縁膜に、前記ドレイン領域の一部が露呈する開口を形成し、
前記開口内部において露呈した前記ドレイン領域の一部と接するように、前記層間絶縁膜上に電極を形成し、
前記ドレイン領域の一部と前記電極とを、同一のマスクを用いてパターニングすることを特徴とするボトムゲイト型の薄膜トランジスタを有する半導体装置の作製方法。
【請求項６】
請求項５において、
前記パターニングはドライエッチングにより行われることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、半導体集積回路における電極コンタクト部の構成に関する。特にアクティブマトリクス型の液晶表示装置に利用される薄膜トランジスタの電極コンタクト部の構成に関する。またそのような構成を有する薄膜トランジスタの作製工程に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置が知られている。これは、基板としてガラス基板や石英基板を利用し、その基板上に形成された薄膜トランジスタを各画素毎に配置した構成を有している。
【０００３】
アクティブマトリクス回路に配置される薄膜トランジスタは、通常一方の不純物領域（ソース領域）がソース線に接続され、他方の不純物領域（ドレイン領域）が画素電極に接続されている。
【０００４】
このような構成においては、コンタクト部分の電極面積には、実際にコンタクトする面積よりもある程度大きな面積が必要とされる。これは、接続箇所における位置合わせマージンを確保するためである。
【０００５】
【発明が解決しようとする課題】
アクティブマトリクス型の液晶表示装置に要求される事項として最も重要なのは、開口率の確保である。このために、電極パターンや配線の占める面積を最小限にすることが求められる。
【０００６】
ここで問題となるのは、前述したコンタクト部分における位置合わせマージンを確保するための電極面積である。
【０００７】
本明細書で開示する発明は、上記コンタクト部分の位置合わせに必要とされる電極面積を極力削減し、高い開口率を有するアクティブマトリクス型の液晶表示装置を得る構成を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本明細書で開示する発明の一つは、図４にその具体的な構成例を挙げるように、（図４にはアクティブマトリクス回路の１画素部分が示されている）
ボトムゲイト型の薄膜トランジスタを利用した半導体装置であって、
層間絶縁膜下に存在する半導体層１０７（ソース領域）に対するコンタクトを有し、
前記コンタクトは半導体層の一部が露呈する開口１１２内において形成され、前記開口内部においてパターニングされた電極または配線１１７が前記半導体層１０７にコンタクトしており、
前記半導体層は前記開口内部において前記電極または配線と同じパターンにパターニングされていることを特徴とする。
【０００９】
上記構成においては、コンタクトする面積より開口の面積の方が大きいものとなる。また、半導体層にコンタクトする電極または配線は開口の縁の少なくとも一辺と重ならないものとなる。
【００１０】
半導体装置の具体的な例としては、図１１に示すような各種のものを挙げることができる。
【００１１】
本明細書で開示する発明において利用される半導体層としては、非晶質珪素でなるもの、結晶性珪素でなるもの等を挙げることができる。また、部分的に結晶性が付与されたり、非晶質化されたものを用いることもできる。
【００１２】
他の発明の構成は、
アクティブマトリクス型の液晶表示装置の画素に配置されたボトムゲイト型の薄膜トランジスタを有しや半導体装置であって、
前記薄膜トランジスタの不純物領域とアクティブマトリクス回路を構成するソース線とのコンタクト部において、前記不純物領域はソース線のパターンにパターニングされていることを特徴とする。
【００１３】
他の発明の構成は、
アクティブマトリクス型の液晶表示装置の画素に配置されたボトムゲイト型の薄膜トランジスタを有し、
前記薄膜トランジスタの不純物領域の一部は、コンタクトする金属電極または金属配線の形状に自己整合的にパターニングされていることを特徴とする。
【００１４】
他の発明の構成は、
ボトムゲイト型を有する薄膜トランジスタの作製工程において、
層間絶縁膜下に存在する半導体層の一部が露呈する開口を形成する工程と、
前記開口内部において半導体層にコンタクトする電極または配線を形成する工程と、
を有し、
前記配線の形成時において、電極または配線のパターンに半導体層がパターニングされることを特徴とする。
【００１５】
【発明の実施の形態】
図３、図４に示すように、半導体層１０７（ソース領域）にコンタクトする配線１１７（ソース線）を形成する際に、開口１１２の内部において、配線１１７のパターンに半導体層をパターニングする。こうすることで、コンタクトに寄与しない１１９で示される半導体層をエッチングすることができ、開口率を高めることができる。また、配線１１７の形成位置がズレた場合であっても、コンタクト面積を確保することができる。
【００１６】
また、開口１１３内においても、半導体層１０９（ドレイン領域）がドレイン電極１１８によって自己整合的にパターニングされる。こうすることにより、コンタクト面積を最大限採ることができ、かつコンタクトに直接寄与しない半導体を除去することができる。そして、高い開口率を得ることができる。
【００１７】
【実施例】
〔実施例１〕
本実施例では、アクティブマトリクス型の液晶表示装置における画素の部分の構成を示す。ここでは、薄膜トランジスタの形式として非晶質珪素膜を用いたボトムゲイト型のものを採用した場合の例を示す。
【００１８】
図１以下に本実施例の作製工程の概略を示す。なお、図１（Ａ）は、アクティブマトリクス回路の１画素の部分（ソース線とゲイト線とが交差した近傍領域）の上面図を示すものである。また、図１（Ｂ）は図１（Ａ）のＡ−Ａ’で切った断面を示すものである。
【００１９】
まず、ガラス基板１０１上に図示しないアルミニウム膜をスパッタ法で３０００Åの厚さに成膜する。このアルミニウム膜をパターニングすることにより、ゲイト電極１０２を形成する。このゲイト電極１０２は、（Ａ）に示すようにゲイト線１０５から延在したものとして形成される。
【００２０】
基板としては、絶縁表面を有する材料であれば、利用することができる。ただし、プロセス温度や使用条件等を考慮することが必要となる。
【００２１】
そして、図示しない陽極酸化膜を得られたアルミニウムパターンの表面に形成する。図示しない陽極酸化膜の厚さは、２００Åとする。この陽極酸化膜は、アルミニウムパターンの表面を電気的および物理的に保護する機能を有している。そして、後の工程において、アルミニウムの異常成長により、ヒロックやウィスカーと呼ばれる突起物が形成されることを抑制するためである。また、この陽極酸化膜は、後にアルミニウム膜上に形成されるレジストマスクの密着性を高める機能を有している。
【００２２】
また陽極酸化膜の代わりにチタン膜やクロム膜等の金属膜を極薄い厚さ（１００Å〜３００Å程度）に成膜し、ヒロックの発生を抑制する構造としてもよい。
【００２３】
ゲイト電極１０２（及びゲイト電１０５）を形成したら、ゲイト絶縁膜として機能する酸化珪素膜１０３をプラズマＣＶＤ法により１０００Åの厚さに成膜する。
【００２４】
次に薄膜トランジスタの活性層として機能する図示しない非晶質珪素膜を減圧熱ＣＶＤ法で５００Åの厚さに成膜する。ここでは、成膜ガスとしてジシランを用いたプラズマＣＶＤ法を用いる。
【００２５】
次に非晶質珪素膜をパターニングすることにより、１０４で示されるパターン（活性層パターン）を形成する。こうして図１に示す状態を得る。
【００２６】
次にガラス基板１０１側からの露光を行なうことにより、図２に示すように、レジストマスク１０６を形成する。図２（Ａ）から明らかなように、レジストパターン１０６は、ソース電極およびそこから延在した配線上に形成される。
【００２７】
なお、図２（Ａ）のＢ−Ｂ’で切った断面が図２（Ｂ）で示される。
【００２８】
レジストマスク１０６を形成したら、プラズマドーピング法によりＮ型を付与する不純物としてＰ（リン）をドーピングする。この工程の結果、１０７と１０９の領域にＰがドーピングされる。そしてこれらの領域は不純物領域となる。
【００２９】
ドーピングが終了したら、レーザー光を基板上面から照射することにより、ドーピングが行なわれた領域の活性化を行なう。
【００３０】
その後、レジストマスク１０６を除去し、図３に示すように、第１の層間絶縁膜を構成する窒化珪素膜１１０を２０００Åの厚さにプラズマＣＶＤ法により成膜する。さらにスピンコート法を用いて、第１の層間絶縁膜膜を構成するポリイミド樹脂膜１１１を成膜する。
【００３１】
ポリイミド樹脂の他には、ポリアミド、ポリイミドアミド等の樹脂材料を利用することができる。
【００３２】
こうして、窒化珪素膜１１０とポリイミド膜１１１とでなる層間絶縁膜が形成される。
【００３３】
次に図３に示される開口１１２と１１３を形成する。この開口は、内部で露呈したソース領域１０７の一部、及びドレイン領域１０９の一部にコンタクトするためのものである。
【００３４】
この開口が形成された状態において、その底部にはソース領域１０７とドレイン領域１０９とがそれぞれ露呈した状態となる。このようにして図３に示す状態を得る。なお、図３（Ａ）のＣ−Ｃ’で切った断面が図３（Ｂ）に示される。
【００３５】
図３に示す状態を得たら、図４（Ｂ）に示すように、５００Å厚のチタン膜と２０００Å厚のアルミニウム膜と５００Å厚のチタン膜との金属積層膜１１４をスパッタ法で成膜する。
【００３６】
さらにレジストマスク１１５、１１６を配置する。こうして図４（Ｂ）に示す状態を得る。そしてこのレジストマスクを用いて、金属積層膜１１４をパターニングする。この際、金属積層膜１１４のパターニングに引き続いて、その下部の半導体層（活性層）のエッチングも行なう。
【００３７】
このエッチングは、エッチングガスとして、ＳｉＣｌ4 とＣｌ2 とＢＣｌ3 とを混合したものを用いたドライエッチング法（ＲＩＥ法）を用いて行なう。このエッチングガスを用いた場合、積層金属膜１１４のエッチングに引き続いて、珪素膜のエッチングも行なうことができる。
【００３８】
こうして図４（Ａ）及び図４（Ｃ）に示す状態を得る。図４（Ａ）のＤ−Ｄ’で切った断面が図４（Ｃ）に示される。
【００３９】
図４（Ｃ）から明らかなように、積層金属膜１１４で構成される電極パターン１１７によって、開口１１２内において露呈していた活性層（ソース領域１０７）が自己整合的にパターニングされる。即ち、開口１１２内において、電極パターン１１７の形状にソース領域１０７がパターニングされる。
【００４０】
こうすることで、開口１１２内においては、コンタクトに寄与しない１１９で示されるソース領域１０７の一部が除去される。なお、１１７で示されるパターンは、ソース線のパターンである。
【００４１】
また、同様に開口１１３においても電極パターン１１８（ドレイン電極）によって、ドレイン領域１０９が自己整合的にパターニングされる。こうして、コンタクトに寄与しないドレイン領域の一部１２０が除去される。
【００４２】
ここで重要なのは、１１７と１１８で示される積層金属膜でなるパターンの形成位置が多少ズレてもソース線１１７とソース領域１０７、さらにドレイン電極１１８とドレイン領域１０９との接触面積（コンタクト面積）は、同じ面積で確保されることである。
【００４３】
また、１１７と１１８で示されるパターンの形成位置が多少ズレてもコンタクトに必要とされない活性層領域（例えば１１９や１２０の領域）は除去されるので、開口率は特に増加しない。
【００４４】
即ち、１１７と１１８で示されるパターンの形成位置が多少ズレてもコンタクトに必要される面積（コンタクトに寄与する実効面積）と開口率は特に変化しないものとすることができる。
【００４５】
こうして図４（Ａ）及び図４（Ｃ）に示す状態を得ることができる。次に図５（Ｂ）に示すように、第２の層間絶縁膜として、ポリイミド樹脂でなる膜１２１を成膜する。
【００４６】
さらにコンタクトホール１２２の形成を行い、ＩＴＯでなる画素電極１２３を形成する。なお、図５（Ａ）のＤ−Ｄ’で切った断面が図（Ｂ）に示される。
【００４７】
図５に示す状態を得たら、さらに図示しない配向膜を形成する。そして、配向処理を施し、別に作製した対向基板と貼り合わせ、さらに液晶を対向基板との間隙に注入する。こうして液晶パネルが完成する。
【００４８】
本実施例に示す構成を採用した場合、コンタクトマージンを採ることができ、かつ不要な半導体層や電極のパターンが必要とせず、しかもコンタクト面積を確保することができる。そして、画素の開口率を高めることができる。
【００４９】
〔実施例２〕
本実施例は、実施例１とは異なる構成を有する薄膜トランジスタの構造を採用した場合の例を示す。図６以下に本実施例の作製工程を示す。なお、図６（Ａ）のＡ−Ａ’で切った断面が図６（Ｂ）に示されている。
【００５０】
まず図６（Ｂ）に示すように、ガラス基板６０１上にゲイト電極６０２を形成する。ここでは、ゲイト電極としてアルミニウムを利用する。ゲイト電極６０２はゲイト線６０５から延在したものとして形成される。なおゲイト電極を構成するアルミニウム膜の膜厚は４０００Åとする。
【００５１】
次にゲイト絶縁膜として酸化珪素膜６０３をプラズマＣＶＤ法により１０００Åの厚さに成膜する。
【００５２】
さらにＴＦＴの活性層として非晶質珪素膜を減圧熱ＣＶＤ法により５００Åの厚さに成膜する。さらにこの膜をパターニングすることにより活性層（この活性層にはＴＦＴのチャネル領域が形成される）６０４を形成する。（図６（Ｂ））
【００５３】
次に図７（Ｂ）に示すように、レジスト材料を全面に塗布し、基板裏面側からの露光を行なうことにより、６０５で示すレジストマスクを形成する。そして、ＰをドーピングしたＮ型の非晶質珪素膜をプラズマＣＶＤ法（または減圧熱ＣＶＤ法）で成膜する。
【００５４】
ここでは、シランと水素とフォスフィンを混合した成膜ガスを用いたプラズマＣＶＤ法により、Ｎ型の非晶質珪素膜を成膜する。そしてこの膜をパターニングすることにより、６０６で示されるＮ型非晶質珪素膜を形成する。
【００５５】
なお、ここでは、形成するＴＦＴをＮチャネル型のＴＦＴとする。Ｐチャネル型のＴＦＴを形成するのであれば、Ｎ型の非晶質珪素膜６０６の代わりにＰ型の非晶質珪素膜を形成すればよい。
【００５６】
図７（Ｂ）に示す状態を得たら、レジストマスク６０５を除去し、図７（Ｃ）に示す状態を得る。ここで、図７（Ａ）のＢ−Ｂ’で切った断面が図７（Ｃ）で示される。
【００５７】
図７（Ａ）及び図７（Ｃ）において、６０７がソース領域、６０８がドレイン領域となる。また６０９がチャネル領域となる。
【００５８】
図７（Ａ）及び図７（Ｃ）に示す状態を得たら、図８（Ｂ）に示すように、第１の層間絶縁膜として、窒化珪素膜６１０をプラズマＣＶＤ法で５００Åの厚さに成膜し、さらにポリイミド樹脂でなる膜６１１を形成する。このポリイミド樹脂でなる膜は、その厚さが最小の部分で１μｍとなるようにする。
【００５９】
そして、コンタクトホール６１２と６１３をドライエッチング法により形成する。図８（Ａ）のＣ−Ｃ’で切った断面が図８（Ｂ）に示される。
【００６０】
図８に示す状態を得たら、ドライエッチングを用いて、図９に示すように、ソース配線（ソース電極を兼ねる）６１４とドレイン電極６１５を形成する。図９（Ａ）のＤ−Ｄ’で切った断面が図９（Ｂ）に示される。
【００６１】
この工程において、ソース配線６１４とドレイン電極６１５のパターンを利用して、開口６１２と６１３内に露呈している半導体層をエッチングする。
【００６２】
こうすることで、開口内において、自己整合的に半導体層をパターニングすることができる。この構成は、開口内において、コンタクトに必要とされる以外の領域を除去することができるので、開口率を高めることができる。また、コンタクトマージンを高く採ることができる。
【００６３】
図９に示す状態を得たら、図１０に示すように、第２の層間絶縁膜として、ポリイミド樹脂膜６１４を形成する。ここではポイミド樹脂膜６１４はその最小の厚さが５０００Åとなるようにする。
【００６４】
なお、図１０（Ａ）のＥ−Ｅ’で切った断面が図１０（Ｂ）に示される。
【００６５】
さらにコンタクトホールの形成を行い、ＩＴＯでなる画素電極６１５を形成する。こうして、アクティブマトリクス領域の１画素に配置される薄膜トランジスタが完成する。
【００６６】
〔実施例３〕
本実施例は、実施例１に示す構成において、ソース／ドレイン領域をレーザー光の照射により結晶化する構成に関する。
【００６７】
本実施例においては、図２に示す工程において、レジストマスク１０６を用いた導電型を付与する不純物のドーピングを行った後、基板１０１の裏面側からのレーザー光の照射を行う。
【００６８】
こうすることで、導電型を付与する不純物をドーピングした領域を活性化すると共に結晶化させることができる。
【００６９】
〔実施例４〕
本実施例は、実施例１に示す構成において、図２に示す工程におけるレジストマスク１０６を他の材料に代えた構成に関する。
【００７０】
レジストマスクをプラズマドーピングやイオンドーピングのマスクとして利用した場合、レジストマスクが硬化して除去にアッシングを利用しなければならないという問題が生じる。
【００７１】
この問題を回避するために本実施例においては、１０６で示されるマスクの材料を酸化珪素膜とする。
【００７２】
マスク１０６を酸化珪素膜で構成するには、全面に成膜された酸化珪素膜上に基板裏面側からの露光を利用してレジストマスクを形成する。そしてこのレジストマスクでもって酸化珪素膜をパターニングする。さらにレジストマスクを除去することにより、図２の１０６で示される部分に酸化珪素膜でなるマスク（ドーピングマスク）を配置することができる。
【００７３】
〔実施例５〕
本実施例は、実施例１に示す構成において、活性層として結晶性珪素膜を利用する場合の例を示す。本実施例においては、図１（Ｂ）に示す状態において、基板上面側からレーザー光の照射を行う。こうすることで、非晶質珪素膜でなる活性層１０４を結晶化させ、結晶性珪素膜でなる活性層を得る。
【００７４】
〔実施例６〕
本実施例は、本明細書で開示する発明を利用した半導体装置の例を示す。図１１に各種半導体装置の概要を示す。ここでは、ディスプレイの形式として、透過型または反射型の液晶表示装置の例を示す。
【００７５】
（Ａ）に示すのは、携帯型の情報処理装置であり、アクティブマトリクス型の液晶表示装置２００３に必要とする情報を表示する機能を有している。また、本体２００１には、カメラ部２００２、操作スイッチ２００４が配置され、必要とする情報を取り込むことができる機能を有している。
【００７６】
（Ｂ）に示すは、ヘッドマウントディスプレイであり、本体２１０１、アクティブマトリクス型の液晶表示装置２１０２、バンド部２１０３で構成される。表示装置２１０２は比較的小型のサイズのものが２枚使用される。
【００７７】
（Ｃ）はカーナビゲーションであり、本体２２０１、アクティブマトリクス型の表示装置２２０２、操作スイッチ２２０３、アンテナ２２０４で構成される。表示装置２２０２は主に地図情報が表示される。
【００７８】
（Ｄ）はリアプロジェクション型の表示装置である。この装置は、本体２３０１、光源２３０２、アクティブマトリクス型の液晶表示装置２３０３、ミラー２３０４、２３０５、スクリーン２３０６で構成される。
【００７９】
（Ｅ）はビデオカメラであり、本体２４０１、アクティブマトリクス型の液晶表示装置２４０２、接眼部２４０３、操作スイッチ２４０４、テープホルダー２４０５で構成される。表示装置２４０２に映し出された撮影画像は接眼部２４０３を通してリアルタイムに見ることができるので、使用者は画像を見ながらの撮影が可能となる。
【００８０】
（Ｄ）はフロントプロジェクション型と呼ばれる表示装置であり、本体２５０１、光源２５０２、アクティブマトリクス型の表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。大画面スクリーンであるので、表示装置２５０３は高い解像度が要求される。
【００８１】
【発明の効果】
本明細書で開示する発明を利用することで、コンタクト部分の位置合わせに必要とされる電極面積を極力削減し、高い開口率を有するアクティブマトリクス型の液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】  画素に配置された薄膜トランジスタの作製工程を示す図。
【図２】  画素に配置された薄膜トランジスタの作製工程を示す図。
【図３】  画素に配置された薄膜トランジスタの作製工程を示す図。
【図４】  画素に配置された薄膜トランジスタの作製工程を示す図。
【図５】  画素に配置された薄膜トランジスタの作製工程を示す図。
【図６】  画素に配置された薄膜トランジスタの作製工程を示す図。
【図７】  画素に配置された薄膜トランジスタの作製工程を示す図。
【図８】  画素に配置された薄膜トランジスタの作製工程を示す図。
【図９】  画素に配置された薄膜トランジスタの作製工程を示す図。
【図１０】画素に配置された薄膜トランジスタの作製工程を示す図。
【図１１】発明を利用した半導体装置の概要を示す図。
【符号の説明】
１０１          ガラス基板
１０２          ゲイト電極
１０３          ゲイト絶縁膜
１０４          非晶質珪素膜（活性層）
１０５          ゲイト線
１０６          窒化珪素膜でなるマクスパターン
１０７          ソース領域（Ｎ型不純物領域）
１０８          チャネル領域
１０９          ドレイン領域（Ｎ型不純物領域）
１１０          窒化珪素膜
１１１          ポリイミド樹脂膜
１１２、１１３  開口
１１４          チタン膜／アルミニウム膜／チタン膜でなる積層膜
１１５          レジストマスク
１１６          レジストマスク
１１７          ソース線
１１８          ドレイン電極
１１９、１２０  除去された活性層パターン
１２１          ポリイミド樹脂膜
１２２          コンタクト用の開口
１２３          ＩＴＯでなる画素電極
【図１】
0003657369.tif 000002
【図２】
0003657369.tif 000003
【図３】
0003657369.tif 000004
【図４】
0003657369.tif 000005
【図５】
0003657369.tif 000006
【図６】
0003657369.tif 000007
【図７】
0003657369.tif 000008
【図８】
0003657369.tif 000009
【図９】
0003657369.tif 000010
【図１０】
0003657369.tif 000011
【図１１】
0003657369.tif 000012