(57)【特許請求の範囲】
【請求項１】
チップ本体と、該チップ本体のバンプ形成面に分散して並んでいる信号用スタッドバンプ及び非信号用スタッドバンプとよりなり、超音波接合される半導体チップ素子において、
上記非信号用スタッドバンプは、上記信号用スタッドバンプより硬度の高い材質製であることを特徴とする半導体チップ素子。
【請求項２】
超音波接合に適した半導体チップ素子であって、
チップ本体と、該チップ本体のバンプ形成面に分散配置された信号用のスタッドバンプ及び非信号のメッキバンプとを有する半導体チップ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は超音波ボンディングが適用される半導体チップ素子に関する。
【０００２】
【従来の技術】
図１（Ａ）は超音波ボンディングが適用される従来の半導体チップ素子１０を示す。半導体チップ素子１０は、シリコン製のチップ本体１１の下面１１ａに集積回路１２が形成してあり、同じく下面１１ａの周囲の各Ａｌ製の電極１３上に信号用のスタッドバンプ１４、電源用のスタッドバンプ１５、グランド用のスタッドバンプ（図示せず）、ダミーのスタッドバンプ（図示せず）が形成してある構造である。信号用のスタッドバンプ１４、電源用のスタッドバンプ１５、グランド用のスタッドバンプ（図示せず）、ダミーのスタッドバンプ（図示せず）は、半導体チップ素子１０の回路基板３０への接続部分の電気抵抗を低くするため、全て、純度が９９．９９％であるＡｕ製である。なお、全てのスタッドバンプ１４、１５は、キャピラリの先端よりＡｕワイヤの端を出し、キャピラリをワイヤボンディング時と同様に動作させることによって形成したものである。
【０００３】
この半導体チップ素子１０は、図１（Ｂ）に示すように、テーブル２０上に固定してある回路基板３０上に、フェイスダウンの姿勢で、各スタッドバンプ１４、１５を対応するＡｕ製の電極３１に合うように位置合わせして搭載し、常温下で半導体チップ素子１０をツール２１で加圧すると共に超音波を例えば数秒間印加することによって、Ａｕ同士のスタッドバンプ１４、１５と電極３１とが界面をすり合わされて、スタッドバンプ１４、１５が電極３１と超音波接合される。
【０００４】
この後、器具を使用して、図１（Ｃ）に示すように、半導体チップ素子１０の下面側の隙間４０内にエポキシ樹脂であるアンダーフィル４１が注入され、この後に、アンダーフィル４１が熱硬化される。
【０００５】
半導体チップ素子１０は、図１（Ｃ）に示すように、スタッドバンプ１４、１５が電極３１と超音波接合され、隙間４０内がエポキシ樹脂であるアンダーフィル４１が充填された状態で、回路基板３０上に実装してある。アンダーフィル４１は、半導体チップ素子１０の回路基板３０への接合を補助し、且つ、集積回路１２を保護する。
【０００６】
【発明が解決しようとする課題】
ここで、純度が９９．９９％であるＡｕは、ビッカース硬度が７５Ｈｖと柔らかい。このため、場合によっては、超音波接合のときにスタッドバンプ１４、１５がひどく潰れ、上記の隙間４０の寸法Ａが約１０μｍと狭くなってしまい、アンダーフィル４１が隙間４０内に十分に入り込まず、図１（Ｃ）に示すように、アンダーフィル未充填部４２ができてしまう。
【０００７】
アンダーフィル未充填部４２ができると、アンダーフィル４１の効果が低下してしまい、半導体チップ素子１０の回路基板３０上への実装の信頼性が低下してしまう。
【０００８】
ここで、スタッドバンプ１４、１５を高さを高くして形成すると、上記の隙間４０の寸法Ａを１０μｍより大きくすることは可能である。しかし、スタッドバンプはワイヤボンディングと同様にして形成されるため、スタッドバンプの高さ寸法ｈを増やすと、スタッドバンプの径ｄも大きくなってしまう。一方、スタッドバンプの並びのピッチ等の点から、スタッドバンプの径には制限があり、よって、スタッドバンプの高さ寸法を増やすことには限度がある。
【０００９】
そこで、本発明は、上記の条件の下で、上記課題を解決した半導体チップ素子、半導体チップ素子実装装置及び実装方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１の発明は、チップ本体と、該チップ本体のバンプ形成面に分散して並んでいる信号用スタッドバンプ及び非信号用スタッドバンプとよりなり、超音波接合される半導体チップ素子において、上記非信号用スタッドバンプは、上記信号用スタッドバンプより硬度の高い材質製である構成としたものである。超音波接合時における非信号用スタッドバンプの潰れの程度が小さく、よって、実装された状態でチップ本体の下面側に従来に比べて広い間隙が確保され、アンダーフィルの充填性が向上する。
【００１４】
請求項２の発明は、超音波接合に適した半導体チップ素子であって、チップ本体と、該チップ本体のバンプ形成面に分散配置された信号用のスタッドバンプ及び非信号のメッキバンプとを有する半導体チップ素子である。メッキバンプは超音波接合時に潰れにくい。よって、実装された状態でチップ本体の下面側に従来に比べて広い間隙が確保され、アンダーフィルの充填性が向上する。
【００１５】
【発明の実施の形態】
〔第１実施例〕
図２は本発明の第１実施例になる半導体チップ素子１００を示す。半導体チップ素子１００は、シリコン製のチップ本体１０１と、この下面（バンプ形成面）１０１ａ上のスタッドバンプ群１１７とよりなる構造である。スタッドバンプ群１１７は、信号用のスタッドバンプ１１３、電源用のスタッドバンプ１１４、グランド用のスタッドバンプ１１５、ダミーのスタッドバンプ１１６とよりなり、大部分を占める信号用のスタッドバンプ１１３の中に電源用のスタッドバンプ１１４、グランド用のスタッドバンプ１１５、ダミーのスタッドバンプ１１６が略均一に分散した状態で、各スタッドバンプ１１３、１１４、１１５、１１６がチップ本体１０１の周囲に沿って並んでいる構成である。
【００１６】
信号用のスタッドバンプ１１３は白抜きで、電源用のスタッドバンプ１１４は左下がりのハッチングで、グランド用のスタッドバンプ１１５は右下がりのハッチングで、ダミーのスタッドバンプ１１６はクロスハッチングで示す。信号用のスタッドバンプ１１３の数が電源用のスタッドバンプ１１４、グランド用のスタッドバンプ１１５、ダミーのスタッドバンプ１１６は、信号用のスタッドバンプ１１３の中に略均一の分散している。ダミーのスタッドバンプ１１６は、電源用のスタッドバンプ１１４、電源用のスタッドバンプ１１４、グランド用のスタッドバンプ１１５の何れもが形成されない部位に、スタッドバンプの欠けを無くして、半導体チップが安定になされることを目的に設けてある。スタッドバンプ１１４、１１５、１１６が「非信号用のスタッドバンプ」を構成する。
【００１７】
ここで、説明の便宜上、純度が９９．９９％であるＡｕと、Ａｕが９９〜９９．５％、パラジウムが１〜０．５％であるＡｕ・パラジウム合金との特性を比較する。
【００１８】
Ａｕは、ビッカース硬度が７５Ｈｖであり、Ａｕ・パラジウム合金は、ビッカース硬度が９５Ｈｖである。
【００１９】
チップ本体１０１の下面１０１ａには、集積回路１０２が形成してあり、周縁に沿って共にＡｌ製である信号用の電極１０３、電源用の電極１０４、グランド用の電極１０５、ダミーの電極１０６が並んで形成してある。大半が信号用の電極１０３であり、電源用の電極１０４、グランド用の電極１０５、ダミーの電極１０６は分散している。
【００２０】
図３（Ａ）に併せて示すように、信号用の電極１０３上に信号用のスタッドバンプ１１３が形成してある。図３（Ｂ）に併せて示すように、電源用の電極１０４上に電源用のスタッドバンプ１１４が形成してある。図３（Ｃ）に併せて示すように、グランド用の電極１０５上にグランド用のスタッドバンプ１１５が形成してある。図３（Ｄ）に併せて示すように、ダミーの電極１０６上にダミーのスタッドバンプ１１６が形成してある。各スタッドバンプ１１３、１１４、１１５、１１６は、キャピラリの先端よりワイヤの端を出し、キャピラリをワイヤボンディング時と同様に動作させることによって形成したものであり、サイズは同じである。
【００２１】
信号が通る信号用のスタッドバンプ１１３については、回路基板１２０への接続部分の電気抵抗を低くするため、純度が９９．９９％であるＡｕワイヤを使用して形成してあり、純度が９９．９９％であるＡｕ製である。
【００２２】
ダミーの電極１０６については勿論、電源に接続される電源用のスタッドバンプ１１４及びグランドに接続されるグランド用のスタッドバンプ１１５については、回路基板１２０への接続部分の電気抵抗は、信号用のスタッドバンプ１１３による接続部分の電気抵抗程に低いことは要求されない。よって、電源用のスタッドバンプ１１４、グランド用のスタッドバンプ１１５、及びダミーの電極１０６は、Ａｕ・パラジウム合金製のワイヤを使用して形成してあり、Ａｕ・パラジウム合金製である。
【００２３】
よって、スタッドバンプ群１１７は、大部分を占める軟らかいスタッドバンプ１１３の中に、スタッドバンプ１１３より硬いスタッドバンプ１１４、１１５、１１６が略均一に分散している構成である。
【００２４】
この半導体チップ素子１００は、図１（Ｂ）に示すと同じく、テーブル上に固定してある回路基板１２０上に、フェイスダウンの姿勢で、各スタッドバンプ１１３、１１４、１１５、１１６を対応するＡｕ製の電極１２１に合うように位置合わせして搭載し、常温下で半導体チップ素子１００をツールで加圧すると共に超音波を例えば数秒間印加することによって、スタッドバンプ１１３、１１４、１１５、１１６が押しつぶれるように変形され、Ａｕ同士のスタッドバンプ１１３、１１４、１１５、１１６と電極１２１とが界面をすり合わされて、図２に示すように、スタッドバンプ１１３、１１４、１１５、１１６が電極１２１と超音波接合される。
【００２５】
ここで、軟らかいスタッドバンプ１１３に混ざって硬いスタッドバンプ１１４、１１５、１１６が存在するため、スタッドバンプの潰れの状態が、全部が軟らかいスタッドバンプで構成されている従来の半導体チップ素子１０の場合に比べて、少なくなり、よって、チップ本体１０１の下面１０１ａと回路基板１２０の上面１２０ａとの間の隙間１１８は、寸法Ｂが約３０μｍと、従来の約３倍広い。しかも、硬いスタッドバンプ１１４、１１５、１１６は集中しているのではなく、全体に分散しているため、隙間１１８は寸法Ｂが全体に亘って略一様である。即ち、追加の部材を使用しないで、スタッドバンプを工夫するだけで、広くて且つ一様な隙間１１８が確保される。
【００２６】
この後、器具を使用して、半導体チップ素子１００の下面側の隙間１１８内にエポキシ樹脂であるアンダーフィル１２２が注入され、この後に、アンダーフィル１２２が熱硬化される（図２参照）。アンダーフィル１２２は、半導体チップ素子１００の回路基板１３０への接合を補助し、且つ、集積回路１０２を保護する。
【００２７】
ここで、隙間１１８が、寸法Ｂが約３０μｍと従来の約３倍広く、且つ、寸法Ｂが全体に亘って略一様であるため、アンダーフィル１２２は上記隙間１１８内に良好に浸入して隙間１１８全体を充填し、アンダーフィル未充填の部分は形成されない。
【００２８】
よって、半導体チップ素子１００の回路基板１２０上への実装状態は、高い信頼性を有する。
【００２９】
なお、アンダーフィル１２２を充填しない場合であっても、以下の効果を有する。隙間１１８が広いということは、接合してあるスタッドバンプ１１３、１１４、１１５、１１６の高さが高いことになり、このことは、接合してあるスタッドバンプ１１３、１１４、１１５、１１６による半導体チップ素子１００と回路基板１２０との間に発生する熱応力を吸収する能力が高いことを意味する。よって、半導体チップ素子１００と回路基板１２０との間に発生する熱応力が効果的に吸収される。よって、半導体チップ素子１００は回路基板１３０上へ高い信頼性で実装される。
【００３０】
図４は半導体チップ素子１００の実装の変形例を示す。半導体チップ素子１００は、図４に示すように、上記の回路基板１２０に代えて、ステンレス板製のサスペンション１３５上に実装することも可能である。サスペンション１３５は、ハードディスク装置に組み込まれ、配線パターン１３６及び電極１３７が形成してあり、先端にヘッドスライダ１３８が固定される。即ち、半導体チップ素子１００は上記のサスペンション１３５上にも高い信頼性で実装される。この場合の半導体チップ素子１００は具体的にはヘッドを制御するヘッドＩＣである。
〔第２実施例〕
図５は本発明の第２実施例になる半導体チップ素子１００Ａを示す。半導体チップ素子１００Ａは、シリコン製のチップ本体１０１Ａと、この下面１０１Ａａ上のスタッドバンプ群１１７Ａとよりなる構造である。スタッドバンプ群１１７Ａは多数の重ね合わせバンプ１４０よりなり、各重ね合わせバンプ１４０は、Ａｕのスタッドバンプ１４１とＡｕのメッキバンプ１４２とが重ね合わせられた構成である。
【００３１】
チップ本体１０１Ａの下面１０１Ａａには、集積回路１０２Ａが形成してあり、周縁に沿ってＡｌ製の電極１４３が並んで形成してある。
【００３２】
図５中、拡大して示すように、電極１４３上には、Ａｕのメッキバンプ１４２が形成してあり、このＡｕのメッキバンプ１４２の上にＡｕのスタッドバンプ１４１が重ねて形成してある構成である。
【００３３】
Ａｕのメッキバンプ１４２は、厚さｔが約３０μｍであり、電解メッキを所定の時間行なうことによって形成される。Ａｕのスタッドバンプ１４１は、キャピラリの先端よりＡｕワイヤの端を出し、キャピラリをワイヤボンディング時と同様に動作させることによって形成される。また、スタッドバンプ１４１とメッキバンプ１４２とは共にＡｕ製であるため、スタッドバンプ１４１のメッキバンプ１４２への接続強度は高く及びスタッドバンプ１４１とメッキバンプ１４２との間の電気抵抗は低く、スタッドバンプ１４１とメッキバンプ１４２との接続品質は良い。
【００３４】
この半導体チップ素子１００Ａは、図１（Ｂ）に示すと同じく、テーブル上に固定してある回路基板１２０上に、フェイスダウンの姿勢で、各重ね合わせバンプ１４０を対応するＡｕ製の電極１２１に合うように位置合わせして搭載し、常温下で半導体チップ素子１００Ａをツールで加圧すると共に超音波を例えば数秒間印加することによって、図６に示すように、スタッドバンプ１４１及びメッキバンプ１４２が押しつぶれるように変形され、Ａｕ同士のスタッドバンプ１４１と電極１２１とが界面をすり合わされて、スタッドバンプ１４１が電極１２１と超音波接合される。
【００３５】
この後、器具を使用して、半導体チップ素子１００の下面側の隙間１１８Ａ内にエポキシ樹脂であるアンダーフィル１２２が注入され、この後に、アンダーフィル１２２が熱硬化される（図２参照）。アンダーフィル１２２は、半導体チップ素子１００の回路基板１３０への接合を補助し、且つ、集積回路１０２を保護する。
【００３６】
ここで、Ａｕのメッキバンプ１４２が存在するため、寸法Ｃが約３０μｍと従来の約３倍広く、且つ、寸法Ｃが全体に亘って略一様である隙間１１８Ａが確保され、よって、アンダーフィル１２２は上記隙間１１８Ａ内に良好に浸入して隙間１１８Ａ全体を充填し、アンダーフィル未充填の部分は形成されない。よって、半導体チップ素子１００Ａの回路基板１３０上への実装状態は、高い信頼性を有する。
【００３７】
なお、アンダーフィル１２２を充填しない場合であっても、重ね合わせバンプ１４０の高さが高いことによって、半導体チップ素子１００Ａと回路基板１２０との間に発生する熱応力が効果的に吸収される。よって、半導体チップ素子１００Ａは回路基板１２０上へ高い信頼性で実装される。
【００３８】
また、半導体チップ素子１００Ａは、図４に示すように、上記の回路基板１２０に代えて、サスペンション１３５上に実装することも可能である。即ち、半導体チップ素子１００Ａは上記のサスペンション１３５上にも高い信頼性で実装される。この場合の半導体チップ素子１００Ａは具体的にはヘッドを制御するヘッドＩＣである。
【００３９】
〔第３及び第４実施例〕
図１４は本発明の第３実施例（Ａ）及び第４実施例（Ｂ）による半導体チップ素子を示す図である。信号用のスタッドバンプ３００と非信号用のメッキバンプ３０２とが、前述した第２実施例と同様の方法で、チップ本体１０１Ａの下面１０１Ａａ上に分散配置されている。図１４（Ａ）の場合、非信号用のメッキバンプ３０２はメッキ部３０２Ａのみからなる。好ましくは、信号用のスタッドバンプ３００は金で形成され、非信号のメッキバンプ３０２は金とパラジウムの合金である。メッキバンプ３０２はスタッドバンプ３００にくらべ潰れ難い。よって、チップ本体１０１と回路基板との間に充分な間隙が形成でき、アンダーフィルを適切に充填することができる。
【００４０】
図１４（Ｂ）に示すように、信号用のスタッドバンプ４００と非信号用の重ね合わせバンプ４０２とが、前述した第２実施例と同様の方法で、チップ本体１０１Ａの下面１０１Ａａ上に分散配置されている。非信号用の重ね合わせバンプ４０２は、金製のスタッドバンプ部４０２Ａと、金とパラジウムの合金で形成されたメッキバンプ部４０２Ｂとからなる。前述した第２実施例と同様の効果が得られる。
【００４１】
〔第５実施例〕
図７（Ａ），（Ｂ）は本発明の第５実施例になる半導体チップ素子実装装置１５０を示す。半導体チップ素子実装装置１５０は、大略、超音波振動子１５１を備えたボンディングツール１５２を下端に支持するロッド１５３が、梁１５４に支持してあり、内部に真空弁１５５、加圧機（図１１参照）及び加圧検出機（ロードセル）１５６を有するボンディングヘッド１５７に支持されており、ハウジング１５８内に、超音波振動子１５１を駆動させる超音波発振機１５９、真空弁１５５を制御する真空弁制御機１６０、加圧検出機１５６を制御する加圧制御機１６１、及び全体を制御する総合制御機１６２が組み込まれており、ハウジング１５８上にステージ１６３を有する構成である。
【００４２】
半導体チップ素子実装装置１５０は、更に、ロッド１５３に設けてある可動側ストッパ１６５と、ステージ１６３上に立っているガイド１６６と、ガイド１６６に設けてある受け側ストッパ１６７とを有する。
【００４３】
半導体チップ素子実装装置１５０は、図９に示す半導体チップ素子２００を回路基板１３０上に実装する。半導体チップ素子２００は、チップ本体２０１の下面の周囲に、Ａｕ製のスタッドバンプ２０２が並んでいる構成である。
【００４４】
図８（Ａ）は、回路基板１３０がステージ１６３上に固定され、半導体チップ素子２００がボンディングツール１５２に吸着された状態で下降した状態を示す。同図（Ｂ）は、ボンディングツール１５２が、半導体チップ素子２００に圧力を加え且つ超音波振動を加えている状態を示す。スタッドバンプ２０１が押しつぶれるように変形され、Ａｕ同士のスタッドバンプ２０１と電極１２１とが界面をすり合わされて、スタッドバンプ２０１が電極１２１と超音波接合される。
【００４５】
ここで、ステージ１６３に対する受け側ストッパ１６７の高さＨは、
Ｈ＝回路基板１３０の厚さＥ１＋半導体チップ素子２００のチップ本体２０１の厚さＥ２＋ボンディングツール１５２の先端から可動側ストッパ１６５との間の距離Ｅ３＋約３０μｍ
と定めてある。
【００４６】
よって、ボンディングツール１５２が最大下降する位置は、図７（Ｂ）に示すように、可動側ストッパ１６５が受け側ストッパ１６７に当接する位置であり、ボンディングツール１５２はこれ以上は下降しない。
【００４７】
よって、半導体チップ素子２００は、図８に示すように、チップ本体２０１と回路基板１２０との間に寸法ａが約３０μｍである隙間２０４を確保された状態で、回路基板１２０上に実装される。
【００４８】
よって、最後にアンダーフィルを充填した場合に、アンダーフィル１２２は上記隙間２０４内に良好に浸入して隙間２０４全体を充填し、アンダーフィル未充填の部分は形成されない。よって、半導体チップ素子２００の回路基板１２０上への実装状態は、高い信頼性を有する。
【００４９】
なお、アンダーフィル１２２を充填しない場合であっても、スタッドバンプ２０１の高さが高いことによって、半導体チップ素子２００と回路基板１２０との間に発生する熱応力が効果的に吸収される。よって、半導体チップ素子２００は回路基板１２０上へ高い信頼性で実装される。
【００５０】
また、上記の回路基板１２０に代えて、図４に示すサスペンション１３５をステージ１６３上に固定し、ステージ１６３に対する受け側ストッパ１６７の高さＨをサスペンション１３５に合わせた高さＨに調整することによって、半導体チップ素子２００をサスペンション１３５上に隙間の間隔を確保して高い信頼性で実装される。この場合の半導体チップ素子２００は具体的にはヘッドを制御するヘッドＩＣである。
【００５１】
〔第６実施例〕
図９及び図１０は本発明の第６実施例になる半導体チップ素子実装装置１５０Ａを示す。図７（Ａ），（Ｂ）に示す半導体チップ素子実装装置１５０と比較して説明すると、半導体チップ素子実装装置１５０Ａは、可動側ストッパ１６５と、ガイド１６６と、受け側ストッパ１６７とが削除され、この代わりに、マグネットスケール１８０と、高さ位置センサ１８１と、高さ位置検出機１８２とを有する構成であり、図９に示すＡｕスタッドバンプ２０１を有する半導体チップ素子２００を回路基板１２０上に実装するためのものである。
【００５２】
マグネットスケール１８０は、側面が微細にＮＳに着磁されており、ステージ１６３上に立ててある。高さ位置センサ１８１は、ロッド１５３より横に突き出ており、コイル（図示せず）を有し、尖った先端がマグネットスケール１８０に接近しており、ボンディングツール１５２と一体に上下動して、マグネットスケール１８０の側面からの漏洩磁束の変化を検出する。高さ位置検出機１８２は、高さ位置センサ１８１よりの情報によってボンディングツール１５２の高さ位置を検出する。
【００５３】
加圧制御機１６１は、高さ位置検出機１８２よりの信号を供給されており、総合制御機１６２によって、加圧機１８３と加圧検出機１５６とを、超音波振動子１５１が駆動される前は、圧力を加え、超音波振動子１５１が駆動されると、圧力を徐々に減らしてボンディングツール１５２の高さが所定の高さ位置（これが高さ位置検出機１８２が検出する高さ位置である）に保たれるように制御する。ここで、所定の高さ位置とは、半導体チップ素子２００は、図１２（Ｃ）に示すように、チップ本体２０１と回路基板１２０との間に寸法ａ１が約２５μｍである隙間２０４Ａが確保される高さ位置である。
【００５４】
半導体チップ素子実装装置１５０Ａは、以下のように動作する。
【００５５】
先ず、図１２（Ａ）に示すように、ボンディングツール１５２が半導体チップ素子２００を吸着して、回路基板１２０に対して位置合わせする。次いで、同図（Ｂ）に示すように、ボンディングツール１５２が下降し、加圧制御機１６１、加圧機１８３及び加圧検出機１５６が動作して、半導体チップ素子２００を回路基板１２０に圧力Ｐ１で加圧する（図１３（Ａ）参照）。続いて、図１２（Ｃ）に示すように、超音波発振機１５９が動作して超音波振動子１５１が駆動され（図１３（Ｂ）参照）、ボンディングツール１５２は、半導体チップ素子２００を加圧すると共に超音波振動させる。Ａｕスタッドバンプ２０１が押しつぶれるように弾性変形され、Ａｕ同士のスタッドバンプ２０１と電極１２１とが界面をすり合わされて、スタッドバンプ２０１が電極１２１と超音波接合される。この後、図１２（Ｄ）に示すように、ボンディングツール１５２が上昇されて、半導体チップ素子２００から離れる。
【００５６】
ここで、ボンディングツール１５２が半導体チップ素子２００を加圧すると共に超音波振動させる、図１２（Ｃ）に示す状態について、説明する。超音波振動によって、スタッドバンプ２０１と電極１２１とが界面をすり合わされて、Ａｕスタッドバンプ２０１が少しずつ削られる。Ａｕスタッドバンプ２０１が削られることによって、加圧力が一定である場合には、チップ本体２０１と回路基板１３０との間の隙間は狭くなる方向に変化してしまう。ここで、加圧力を減らすと、潰れるように変形していたＡｕスタッドバンプ２０１の形状が元の形状の方向に弾性的に回復し、よって、上記の隙間が狭くなる方向に変化することが抑制される。
【００５７】
そこで、超音波振動子１５１の駆動が開始されると、ボンディングツール１５２については高さ位置制御が行なわれ、高さ位置検出機１８２が前記所定の位置を検出し続けるように、加圧制御機１６１は加圧機１８３が加える圧力を図１３（Ａ）に線ｂで示すように徐々に減らすように制御する。よって、半導体チップ素子２００は、図１２（Ｃ）及び図１３（Ｃ）の線ｃ１で示すように、チップ本体２０１と回路基板１２０との間に寸法ａ１が約２５μｍである隙間２０４Ａが確保された状態で超音波接合を完了する。超音波接合が完了した段階で、加圧機１８３が加える圧力はＰ２（＜Ｐ１）となる。
【００５８】
この後、ボンディングツール１５２が半導体チップ素子２００から離れ、半導体チップ素子２００への加圧力が零になると、Ａｕスタッドバンプ２０１の形状が更に元の形状の方向に弾性的に回復し、図１３（Ｃ）の線ｃ２で示すようになり、チップ本体２０１と回路基板１２０との間に寸法ａが約３０μｍである隙間２０４が確保される。
【００５９】
よって、最後にアンダーフィルを充填した場合に、アンダーフィル１２２は上記隙間２０４内に良好に浸入して隙間２０４全体を充填し、アンダーフィル未充填の部分は形成されない。よって、半導体チップ素子２００の回路基板１２０上への実装状態は、高い信頼性を有する。
【００６０】
なお、アンダーフィル１２２を充填しない場合であっても、スタッドバンプ２０１の高さが高いことによって、半導体チップ素子２００と回路基板１２０との間に発生する熱応力が効果的に吸収される。よって、半導体チップ素子２００は回路基板１２０上へ高い信頼性で実装される。
【００６１】
また、上記の回路基板１３０に代えて、図４に示すサスペンション１３５をステージ１６３上に固定し、ステージ１６３に対する受け側ストッパ１６７の高さＨをサスペンション１３５に合わせた高さＨに調整することによって、半導体チップ素子２００をサスペンション１３５上に隙間の間隔を確保して高い信頼性で実装される。この場合の半導体チップ素子２００は具体的にはヘッドを制御するヘッドＩＣである。
（付記１）  チップ本体と、該チップ本体のバンプ形成面に分散して並んでいる信号用スタッドバンプ及び非信号用スタッドバンプとよりなり、超音波接合される半導体チップ素子において、
上記非信号用スタッドバンプは、上記信号用スタッドバンプより硬度の高い材質製であることを特徴とする半導体チップ素子。（１）
（付記２）  上記信号用スタッドバンプは、Ａｕ製であり、上記非信号用スタッドバンプは、Ａｕ・パラジウム合金製であることを特徴とする付記（１）記載の半導体チップ素子。Ａｕ・パラジウム合金製の非信号用スタッドバンプは、Ａｕ製の信号用スタッドバンプより硬い。Ａｕ製の信号用スタッドバンプは、信号の通路である接合部分の電気抵抗を低くする。
（付記３）  チップ本体と、該チップ本体のバンプ形成面に分散して並んでいるスタッドバンプとよりなり、超音波接合される半導体チップ素子において、
上記チップ本体のバンプ形成面に、メッキバンプを有し、該メッキバンプに重ねて上記スタッドバンプを有する構成としたことを特徴とする半導体チップ素子。（２）
（付記４）  上記スタッドバンプは、Ａｕ製であり、メッキバンプは、Ａｕ製であることを特徴とする付記３記載の半導体チップ素子。Ａｕ製のメッキバンプは、Ａｕ製のスタッドバンプと、同質であり、スタッドバンプはメッキバンプと接続品質は高い。
（付記５）  付記（１）乃至付記（４）のうち何れか一項記載の半導体チップ素子が被実装体に超音波接合されて実装された構成の半導体チップ素子実装構造。チップ本体の下面側に従来に比べて広い間隙が確保される。
（付記６）  チップ本体と該チップ本体のバンプ形成面に並んでいるスタッドバンプとよりなる半導体チップ素子をボンディングツールによって加圧すると共に超音波振動を加えて接合して実装する半導体チップ素子実装装置において、
下降する該ボンディングツールの高さ位置を規制する手段を有する構成としたことを特徴とする半導体チップ素子実装装置。（３）
（付記７）  チップ本体と該チップ本体のバンプ形成面に並んでいるスタッドバンプとよりなる半導体チップ素子をボンディングツールによって加圧すると共に超音波振動を加えて接合して実装する半導体チップ素子実装方法において、
下降する該ボンディングツールの高さ位置を規制するようにした半導体チップ素子実装方法。（４）
（付記８）  チップ本体と該チップ本体のバンプ形成面に並んでいるスタッドバンプとよりなる半導体チップ素子をボンディングツールによって加圧すると共に超音波振動を加えて接合して実装する半導体チップ素子実装装置において、
上記ボンディングツールの高さ位置を検出するボンディングツール高さ位置検出手段と、
該ボンディングツール高さ位置検出手段が検出しているボンディングツールの高さ位置が所定の高さに維持されるように制御する制御手段とを有する構成としたことを特徴とする半導体チップ素子実装装置。
【００６２】
ボンディングツールの高さ位置が所定の高さに維持されるように制御することによって、実装された状態でチップ本体の下面側に従来に比べて広い間隙が確保され、アンダーフィルの充填性が向上する。
（付記９）  チップ本体と該チップ本体のバンプ形成面に並んでいるスタッドバンプとよりなる半導体チップ素子をボンディングツールによって加圧すると共に超音波振動を加えて接合して実装する半導体チップ素子実装方法において、
上記ボンディングツールの高さ位置を検出しつつ、該ボンディングツールの高さ位置が所定の高さに維持させて接合させるようにした半導体チップ素子実装方法。
【００６３】
ボンディングツールの高さ位置が所定の高さに維持されるように制御することによって、実装された状態でチップ本体の下面側に従来に比べて広い間隙が確保され、アンダーフィルの充填性が向上する。
（付記１０）  超音波接合に適した半導体チップ素子であって、
チップ本体と、該チップ本体のバンプ形成面に分散配置された信号用のスタッドバンプ及び非信号のメッキバンプとを有する半導体チップ素子。（５）
（付記１１）  前記信号用のスタッドバンプは金製で、前記非信号用のメッキバンプは金とパラジウムの合金で形成されている付記（１０）記載の半導体チップ素子。
（付記１２）  超音波接合に適した半導体チップ素子であって、
チップ本体と、該チップ本体のバンプ形成面に分散配置された信号用のスタッドバンプ及び非信号の重ね合わせメッキバンプとを有し、
該非信号の重ね合わせメッキバンプは、前記バンプ形成面上に設けられたメッキバンプ部とこの上に設けられたスタッドバンプ部とを有する半導体チップ素子。メッキバンプは超音波接合時に潰れ難い。よって、実装された状態でチップ本体の下面側に比べて広い間隙が確保され、アンダーフィルの充填性が向上する。
（付記１３）  前記重ね合わせメッキバンプのスタッドバンプ部は金製で、前記非信号用の重ね合わせメッキバンプは金とパラジウムの合金で形成されている付記（１２）の半導体チップ素子。
【００６４】
【発明の効果】
以上説明したように、請求項１の発明の発明は、チップ本体と、該チップ本体のバンプ形成面に分散して並んでいる信号用スタッドバンプ及び非信号用スタッドバンプとよりなり、超音波接合される半導体チップ素子において、上記非信号用スタッドバンプは、上記信号用スタッドバンプより硬度の高い材質製である構成としたものであるため、超音波接合時における非信号用スタッドバンプの潰れの程度が小さく、よって、実装された状態でチップ本体の下面側に従来に比べて広い間隙を確保することが出来、これによって、アンダーフィルの充填性を向上させることが出来る。また、チップ本体の下面側に従来に比べて広い間隙を確保するために、追加の手段を使用する必要は無く、よって、容易に実施するコトが出来る。
【００６８】
請求項２の発明は、超音波接合に適した半導体チップ素子であって、チップ本体と、該チップ本体のバンプ形成面に分散配置された信号用のスタッドバンプ及び非信号のメッキバンプとを有する半導体チップ素子である。メッキバンプは超音波接合時に潰れにくい。よって、実装された状態でチップ本体の下面側に従来に比べて広い間隙が確保され、アンダーフィルの充填性が向上する。
【図面の簡単な説明】
【図１】従来例を示す図である。
【図２】本発明の第１実施例になる半導体チップ素子を、その実装状態と併せて示す図である。
【図３】図２中の各スタッドバンプを拡大して示す図である。
【図４】半導体チップ素子の実装の変形例を示す図である。
【図５】本発明の第２実施例になる半導体チップ素子を、その実装状態と併せて示す図である。
【図６】重ね合わせバンプの電極との接合を示す図である。
【図７】本発明の第５実施例になる半導体チップ素子実装装置を示す図である。
【図８】図７の実装装置の実装動作を示す図である。
【図９】実装される半導体チップ素子を示す図である。
【図１０】本発明の第６実施例になる半導体チップ素子実装装置を示す図である。
【図１１】図１０中、ボンディングツールの高さ位置を制御する部分を取り出して示す図である。
【図１２】図１０の実装装置の実装動作を示す図である。
【図１３】実装動作時のタイムチャートである。
【図１４】本発明の第３実施例（Ａ）及び第４実施例（Ｂ）による半導体チップ素子を示す図である。
【符号の説明】
１００、１００Ａ，２００  半導体チップ素子
１０１，２０１  チップ本体
１１３  信号用のスタッドバンプ
１１４  電源用のスタッドバンプ
１１５  グランド用のスタッドバンプ
１１６  ダミーのスタッドバンプ
１２０  回路基板
１２１  電極
１２２  アンダーフィル
１１８、１１８Ａ  隙間
１３５  サスペンション
１４０  重ね合わせバンプ
１４１  Ａｕのスタッドバンプ
１４２  Ａｕのメッキバンプ
１５０，１５０Ａ  半導体チップ素子実装装置
１５１  超音波振動子
１５２  超音波振動子
１５６  加圧検出機
１６１  加圧制御機
１６５  可動側ストッパ
１６６  ガイド
１６７  受け側ストッパ
１８０  マグネットスケール
１８１  高さ位置センサ
１８２  高さ位置検出機
１８３  加圧機
３００  信号用のスタッドバンプ
３０２  非信号用のメッキバンプ
４００  信号用のスタッドバンプ
４０２  非信号用の重ね合わせバンプ
【図１】
0003655179.tif 000002
【図２】
0003655179.tif 000003
【図３】
0003655179.tif 000004
【図４】
0003655179.tif 000005
【図５】
0003655179.tif 000006
【図６】
0003655179.tif 000007
【図７】
0003655179.tif 000008
【図８】
0003655179.tif 000009
【図９】
0003655179.tif 000010
【図１０】
0003655179.tif 000011
【図１１】
0003655179.tif 000012
【図１２】
0003655179.tif 000013
【図１３】
0003655179.tif 000014
【図１４】
0003655179.tif 000015