(57)【特許請求の範囲】
【請求項１】
伝送速度に依存しない光受信装置において、
入力された光信号を電気信号に変換する光電変換部と、
前記電気信号を増幅する増幅部と、
前記増幅された電気信号を受信し、前記電気信号の伝送速度に基づいて決定された電圧レベルを有する感知信号を出力する伝送速度感知部と、
それぞれ所定の認識できる入力電圧の範囲を有する複数の対数増幅器を直列に連結することによって認識できる全体の入力電圧の範囲を拡張した構造を有し、前記感知信号を増幅した認識信号を出力する伝送速度認識部と、
制御信号によって前記増幅された電気信号からクロック及びデータを再生して出力するクロック／データ再生部と、
既設定された電圧レベル別の伝送速度に基づいて前記認識信号の電圧レベルに対応する伝送速度を算出し、前記伝送速度を示す前記制御信号を前記クロック／データ再生部に出力する制御部と
を含むことを特徴とする伝送速度に依存しない光受信装置。
【請求項２】
前記増幅部は、
前記光電変換部から入力された電気信号からノイズを除去し、前記ノイズが除去された電気信号を所定の比率で増幅する低雑音増幅器と、
前記増幅された電気信号を既設定された電圧レベル以内で再増幅して出力する制限増幅器と
を含むことを特徴とする請求項１記載の伝送速度に依存しない光受信装置。
【請求項３】
前記伝送速度認識部は、
前記伝送速度認識部から出力される感知信号を順に増幅する複数の対数増幅器と、
それぞれ前記対数増幅器の一端に連結されて前記一端を通して入力される電気信号を整流する複数の整流器と、
前記複数の整流器から入力される信号を合計して出力する合計器と
をさらに含むことを特徴とする請求項１記載の伝送速度に依存しない光受信装置。
【請求項４】
前記クロック／データ再生部は、
前記制御部から出力された制御信号によって基準クロック信号を出力するＰＬＬ(phase-locked loop)回路と、
前記増幅部から入力された前記増幅された電気信号から前記基準クロック信号によってクロック及びデータを再生して出力するフリップフロップと
をさらに含むことを特徴とする請求項１記載の伝送速度に依存しない光受信装置。
【請求項５】
前記ＰＬＬ回路は、
前記増幅部から出力された電気信号の周波数及び位相と、基準クロック信号の周波数及び位相とを比較して誤差電圧を出力する位相比較器と、
前記位相比較器から出力された誤差電圧をフィルタリングして出力するループフィルタと、
前記ループフィルタから出力された誤差電圧及び前記制御部から出力された発振制御信号によって対応する基準クロック信号を出力する電圧制御発振器と
をさらに含むことを特徴とする請求項４記載の伝送速度に依存しない光受信装置。
【請求項６】
前記制御部は、既設定された電圧レベル別の伝送速度を示すルックアップテーブルを貯蔵するためのメモリを備えることを特徴とする請求項１記載の伝送速度に依存しない光受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光受信装置に関し、特に、入力光信号の伝送速度に依存しない光受信装置に関する。
【０００２】
【従来の技術】
一般的に、光伝送システムは、多様なプロトコル(protocol)及びそれによる多様な伝送速度(bit-rate)を採用する。例えば、伝送プロトコルは、ＦＤＤＩ(Fiber Distributed Data Interface)、ＥＳＣＯＮ(Enterprise Systems CONnectivity)、光ファイバチャネル(Fiber Channel)、ギガビットイーサネット（登録商標）(Gigabit Ethernet（登録商標）)、ＡＴＭ(Asynchronous Transfer Mode)などがあり、１２５Ｍｂ／ｓ、１５５.５２０Ｍｂ／ｓ、２００Ｍｂ／ｓ、６２２.０８０Ｍｂ／ｓ、１０６２.５００Ｍｂ／ｓ、１.２５Ｇｂ／ｓ、２４８８.３２０Ｍｂ／ｓなどの相違する伝送速度で動作する。前記のような多様なプロトコル及びそれによる伝送速度のうち、該当の光伝送システムに適した１つのプロトコル／伝送速度が適切に選択されて採用される。１つのプロトコル／伝送速度が採用された光伝送システムにおいては、光信号の伝送速度が予め設定されているので、前記光伝送システムに使用される光受信装置は、前記設定された伝送速度に合わせて設計される。前記光受信装置は、入力された光信号を電気信号に変換し、前記電気信号からノイズが除去された元のデータを復元する機能を遂行する。
【０００３】
図１は、従来の光受信装置を示す構成図である。前記光受信装置は、光電変換器１１０、低雑音増幅器(low noise amplifier)１２０、制限増幅器(limiting amplifier)１３０、及びクロック／データ再生器(clock/data recovery circuit)１４０から構成される。
前記光電変換器１１０は、入力された光信号を電気信号に変換して出力する。前記低雑音増幅器１２０は、前記電気信号からノイズを除去し、前記電気信号を所定の比率で増幅する。
【０００４】
前記制限増幅器１３０は、前記増幅された電気信号を予め設定された電圧レベル以内で再増幅して出力する。
前記クロック／データ再生器１４０は、特定の伝送速度に対応する単一の周波数の基準クロックを発生する基準クロック生成部を備えるＰＬＬ(Phase Locked Loop)回路から構成される。前記クロック／データ再生器１４０は、前記基準クロック生成部から発生する基準クロックに基づいて前記再増幅された電気信号を定型化することによってクロック及びデータを再生する。
【０００５】
しかしながら、前記従来の光受信装置は、伝送フォーマット及びそれによる伝送速度の変化に適応する能力、つまり、透明性(transparency)を確保していないので、光通信システムに適用する伝送フォーマットを変更することができず、２つ以上の伝送フォーマットを使用する光通信システムには使用できないという問題点がある。
さらに、前記のような非透明性によって、ネットワークセクション間に発生する増幅器ノイズ、光信号の非線形性、色分散などのような光信号の劣化蓄積及び光信号品質の実時間モニタリングの遂行が大変になるので、光回線分配器のような光ネットワークの実用化が困難になるという問題点がある。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、伝送フォーマット及びそれによる伝送速度の変化に対する透明性(transparency)を保障する伝送速度に依存しない光受信装置を提供することにある。
本発明の他の目的は、同期光ケーブルネットワーク(synchronous optical network)のリング／メッシュ(ring/mesh)構造において要求されるネットワーク保護切り替え時間(network protection switching time)を満足するように動作する伝送速度に依存しない光受信装置を提供することにある。
本発明のまた他の目的は、認識できる光信号の広範囲な伝送速度を提供する伝送速度に依存しない光受信装置を提供することにある。
【０００７】
【課題を解決するための手段】
前記のような目的を達成するために、本発明による伝送速度に依存しない光受信装置は、入力された光信号を電気信号に変換する光電変換部と、前記電気信号を増幅する増幅部と、前記増幅された電気信号を受信し、前記電気信号の伝送速度に基づいて決定された電圧レベルを有する感知信号を出力する伝送速度感知部と、それぞれ所定の認識できる入力電圧の範囲を有する複数の対数増幅器を直列に連結することによって認識できる全体の入力電圧の範囲を拡張した構造を有し、前記感知信号を増幅した認識信号を出力する伝送速度認識部と、制御信号によって前記増幅された電気信号からクロック及びデータを再生して出力するクロック／データ再生部と、既設定された電圧レベル別の伝送速度に基づいて前記認識信号の電圧レベルに対応する伝送速度を算出し、前記伝送速度を示す前記制御信号を前記クロック／データ再生部に出力する制御部と、を含む。
【０００８】
【発明の実施の形態】
以下、本発明に従う好適な実施形態について添付図を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明確にする目的で、関連した公知機能または構成に関する具体的な説明は省略する。
図２は、本発明の好適な実施形態による伝送速度に依存しない光受信装置を示す構成図である。前記装置は、光電変換部２００、増幅部２１０、伝送速度感知部２４０、伝送速度認識部２５０、クロック／データ再生部３７０、メモリ３５０、及び制御部３５０から構成される。
【０００９】
前記光電変換部２００は、入力された光信号を電気信号に光電変換し、前記変換された電気信号を出力する機能を遂行する。前記光電変換部２００としては、フォトダイオード(photodiode)を使用することができる。
前記増幅部２１０は、低雑音増幅器２２０及び制限増幅器２３０から構成される。
前記低雑音増幅器２２０は、前記光電変換部２００から入力された電気信号からノイズを除去し、前記ノイズが除去された電気信号を所定の比率で増幅する。
【００１０】
前記制限増幅器２３０は、前記増幅された電気信号を予め設定された電圧レベル以内で再増幅して出力する。
前記伝送速度感知部２４０は、前記増幅された電気信号を受信し、光信号の伝送速度に対応する電圧レベルを有する感知信号を出力する。前記伝送速度感知部２４０としては、ローパスフィルタ(low pass filter)または伝送線路(transmission line)を使用することができる。
【００１１】
図３は、本発明によるローパスフィルタの出力特性を示す図である。図３に示すように、前記ローパスフィルタに入力される電気信号の伝送速度によってその出力電圧が変化することが分かる。これは、時間領域における総電力は周波数領域における総電力と同一であるという“パーセバルの定理(Parseval's Theorem)”に依存する。この時、前記ローパスフィルタを通過する電気信号のエネルギーは、その伝送速度が低くなるほど低周波領域に集中する。さらに、前記ローパスフィルタは、カットオフ(cutoff)周波数を調節することによって、入力される信号に含まれた白色雑音(white noise)またはガウス雑音(Gaussian noise)を除去することができる。
【００１２】
前記伝送速度感知部２４０は、伝送線路を利用する場合、プリント回路基板の製作の時に、２.５Ｇｂｐｓに対して前記伝送線路のインピーダンス(impedance)を所定の値、例えば、５０Ωに設定すると、入力された電気信号の伝送速度が変化するにつれて誘電損失(dielectric loss)によって出力される電気信号の電圧レベルも変化する。
図２及び図４を参照すると、前記伝送速度認識部２５０は、第１、第２、第３対数増幅器(logarithm amplifier)２６０、２７０、２８０と、第１、第２、第３、第４整流器(rectifier)２９０、３００、３１０、３２０と、加算器(adder)３３０と、ローパスフィルタ３４０と、から構成される。
【００１３】
前記第１、第２、第３対数増幅器２６０、２７０、２８０は、所定の認識できる入力電圧範囲及び電圧利得を有し、入力された指数関数的な変化特性を有する電気信号の電圧レベルを線形的な変化特性を有する電圧レベルに変換して出力する。さらに、前記第１、第２、第３対数増幅器２６０、２７０、２８０は、直列に連結されている。それによって、前記伝送速度感知部２４０から前記第１対数増幅器２６０に入力された感知信号は、第２、第３対数増幅器２７０、２８０を通過しながら一連の増幅過程を経る。
【００１４】
図５は、図４に示す第１、第２、第３対数増幅器２６０、２７０、２８０の出力曲線を示す図である。第１、第２、第３対数増幅器２６０、２７０、２８０の出力曲線５１０、５２０、５３０は互に重畳されて１つの全体出力曲線５００を形成する。第１、第２、第３対数増幅器２６０、２７０、２８０の認識できる全体の入力電圧の範囲は、前記それぞれの入力電圧の範囲の和である。つまり、前記第１、第２、第３対数増幅器２６０、２７０、２８０の認識できる入力電圧の範囲の和が、１つの広げられた入力電圧の範囲を構成するということである。これは、前記伝送速度認識部２５０において処理できる伝送速度の範囲が広がる結果になる。
【００１５】
前記第１、第２、第３、第４整流器２９０、３００、３１０、３２０は、それぞれ前記第１、第２、第３対数増幅器２６０、２７０、２８０の一端に連結され、前記一端を通して入力される電気信号を整流する。
前記加算器３３０は、前記第１、第２、第３、第４整流器２９０、３００、３１０、３２０から入力される前記整流された電気信号を合計し、前記合計された値を認識信号として出力する。
【００１６】
前記ローパスフィルタ３４０は、前記認識信号のリップル(ripple)を減少させて前記制御部３５０に出力する。
図６は、図２に示すクロック／再生部の構成図である。前記クロック／データ再生部３７０は、前記制御部３５０から入力された制御信号によって前記制限増幅器２３０から入力された前記再増幅された電気信号からクロック及びデータを再生して出力する。
【００１７】
前記クロック／データ再生部３７０は、前記制御部３５０から入力された制御信号によって基準クロック信号を出力するＰＬＬ回路(Phase Locked Loop circuit)３８０、及び基準クロック信号によって前記制限増幅器２３０から入力された前記再増幅された電気信号からクロック及びデータを再生して出力するフリップフロップ(Flip-Flop circuit)４２０から構成される。
前記ＰＬＬ回路３８０は、位相比較器(phase comparator)３９０、ループフィルタ(loop filter)４００、及び電圧制御発振器(voltage control oscillator)４１０から構成される。前記位相比較器３９０は、前記制限増幅器２３０から入力された前記再増幅された電気信号の周波数及び位相と、前記基準クロック信号の周波数及び位相とを比較して誤差電圧(error voltage)を出力する。
【００１８】
前記ループフィルタ４００は、前記位相比較器３９０から入力された誤差電圧をフィルタリングして出力する。前記ループフィルタ４００は、入力された誤差電圧の高周波ノイズを除去して出力する。前記ループフィルタ４００としては、ローパスフィルタを使用する。
前記電圧制御発振器４１０は、前記ループフィルタ４００から入力された誤差電圧及び前記制御部３５０から入力された制御信号によって、該当の基準クロック信号を出力する。前記電圧制御発振器４１０から出力された基準クロック信号は、前記位相比較器３９０にフィードバックされ、前記フリップフロップ４２０に入力されてデータ再生のための基準クロックとして使用される。
【００１９】
前記制御部３５０は、前記伝送速度認識部２５０から入力された認識信号の電圧レベルによって予め設定された制御信号を出力する。前記制御部２５０は、メモリ３６０に予め貯蔵されたルックアップテーブル(look-up table)に基づいて前記認識信号の電圧レベルから伝送速度を算出し、伝送速度が算出されると、それに対応する制御信号を前記クロック／データ再生部３７０に出力する。
【００２０】
図７は、図２に示す光受信装置の性能を説明するための図である。グラフ６１０、６２０、６３０は、前記光受信装置に入力された光信号のチャネルがＦＤＤＩチャネルからＥＳＣＯＮチャネルに変更になった場合、前記光受信装置の３つの位置で測定された電圧レベルグラフである。Ｔ1は、伝送速度認識部２５０の応答時間を示し、約２.２ｍｓである。Ｔ2は、クロック／データ再生部３７０において必要な設定時間を示し、役４.３ｍｓである。Ｔ3は、前記光受信装置の応答時間を示し、約６.５ｍｓである。
【００２１】
前述の如く、本発明の詳細な説明では具体的な実施形態を参照して詳細に説明してきたが、本発明の範囲は前記実施形態によって限られるべきではなく、本発明の範囲内で様々な変形が可能であるということは、当該技術分野における通常の知識を持つ者には明らかである。
【００２２】
【発明の効果】
前述してきたように、本発明による伝送速度に依存しない光受信装置は、伝送速度認識部を利用して伝送フォーマット及びそれによる伝送速度の変化に対する透明性を保障することができるという利点がある。
さらに、本発明による伝送速度に依存しない光受信装置は、応答時間を最小化することができるという利点がある。
また、本発明による伝送速度に依存しない光受信装置は、直列に連結された多数の対数増幅器を利用することによって、認識できる光信号の伝送速度の広範囲な範囲を提供することができるという利点がある。
【図面の簡単な説明】
【図１】  従来の光受信装置の構成図である。
【図２】  本発明の好適な実施の形態による伝送速度に依存しない光受信装置の構成図である。
【図３】  図２に示すローパスフィルタの出力特性を示す図である。
【図４】  図２に示す伝送速度認識部の構成図である。
【図５】  図４に示す伝送速度認識部の動作を説明するための図である。
【図６】  図６は、図２に示すクロック／再生部の構成である。
【図７】  図２に示す光受信装置の性能を説明するための図である。
【符号の説明】
２００…光電変換部
２２０…低雑音増幅器
２３０…制限増幅器
２４０…伝送速度感知部
２５０…伝送速度認識部
２６０…第１対数増幅器
２７０…第２対数増幅器
２８０…第３対数増幅器
２９０…第１整流器
３００…第２整流器
３１０…第３整流器
３２０…第４整流器
３３０…加算器
３４０…ローパスフィルタ
３５０…制御部
３６０…メモリ
３７０…クロック／データ再生部
３８０…ＰＬＬ回路
３９０…位相比較器
４００…ループフィルタ
４１０…電圧制御発振器
４２０…フリップフロップ
【図１】
0003696172.tif 000002
【図２】
0003696172.tif 000003
【図３】
0003696172.tif 000004
【図４】
0003696172.tif 000005
【図５】
0003696172.tif 000006
【図６】
0003696172.tif 000007
【図７】
0003696172.tif 000008