(57)【特許請求の範囲】
【請求項１】
ロッドアンテナで受信した受信信号の中から選局を希望する周波数成分のみを抽出して検波処理を行うラジオ受信機において、
基準クロックの周期の整数倍の周期を有し互いに位相のずれた複数のパルス信号を出力するパルス発生回路と、
このパルス発生回路から出力された前記パルス信号で前記受信信号をサンプリングした結果に基づいて、前記受信信号の中から前記パルス信号と同一周波数成分のみを抽出するサンプリング同調回路とを備え、
前記サンプリング同調回路は、ＡＭ放送の受信時には、選択同調あるいは周波数変換することなく入力された前記受信信号の中から選局を希望する周波数成分のみを抽出し、
前記サンプリング同調回路の出力に基づいて検波処理を行うことを特徴とするラジオ受信機。
【請求項２】
請求項１において、
前記受信信号を低周波のＦＭ中間周波信号に変換するＦＭフロントエンド部と、
前記ＦＭ中間周波信号に対して検波処理を行うＦＭ検波部と、
ＦＭ放送の受信時には前記ＦＭフロントエンド部の出力を前記サンプリング同調回路に導いて前記ＦＭフロントエンド部の出力の中から予め定めた中間周波数成分のみを抽出して前記ＦＭ検波部に供給し、ＡＭ放送の受信時には前記受信信号を選択同調あるいは周波数変換することなく前記サンプリング同調回路に導く受信切換手段と、
ＦＭ放送の受信時には予め定めた一定周波数の前記基準クロックを出力し、ＡＭ放送の受信時には選局を希望する周波数に対応した周波数の前記基準クロックを出力する基準クロック発生回路と、
をさらに備えることを特徴とするラジオ受信機。
【請求項３】
請求項１または２において、
ＡＭ放送の受信時に、選局を希望する周波数に応じた周波数の局部発振信号を出力する局部発振回路と、
ＡＭ放送の受信時に、前記サンプリング同調回路の出力を前記局部発振信号に基づいて低周波のＡＭ中間周波数に変換する周波数変換器とを備え、
ＡＭ放送の受信時には、前記基準クロックの周波数と前記局部発振信号の周波数とを連動して変化させることを特徴とするラジオ受信機。
【請求項４】
請求項１〜３のいずれかにおいて、
前記サンプリング同調回路は、前記パルス発生回路から出力される各パルス信号に対応して設けられた各パルス信号に同期して前記受信信号の信号レベルに応じた電荷を蓄積する複数のキャパシタを備えることを特徴とするラジオ受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基準クロックと同一周波数成分のみを抽出するサンプリング同調回路を含んで構成したラジオ受信機に関する。
【０００２】
【従来の技術】
ラジオ受信機の内部には、所望の周波数電波のみを選局できるように同調回路が設けられている。ただし、同調回路を１つ設けただけでは、周波数の選択性がよくなく雑音を完全に除去できないため、受信機内部に複数の同調回路を設けることも多い。例えば、スーパーヘテロダイン方式のＡＭ受信機では、アンテナ入力回路、高周波増幅回路および中間周波増幅回路の内部にそれぞれ同調回路を設けている。
【０００３】
【発明が解決しようとする課題】
ところで、カーラジオのようにＡＭラジオ受信機のアンテナをロッドアンテナで構成すると、このアンテナは容量性であることから、アンテナの長短によって容量が変化し、アンテナ入力回路に同調回路を設けても、うまく同調を取ることができない。このため、ラジオ受信機の初段に同調回路を設けずに、アンテナからの高周波信号を非同調のままＦＥＴで受けて増幅し、ＦＥＴの後段側で同調を取るようにした回路も提案されている。しかしながら、ラジオ受信機の初段で同調を取らない場合には、後段側に設けた同調回路に種々の周波数電波が入力されるため、所望の周波数成分が妨害されて精度よく抽出できなくなる。
【０００４】
また、従来のＡＭ／ＦＭ兼用ラジオ受信機は、ＡＭ受信用とＦＭ受信用にそれぞれ別々に同調回路を設けるのが一般的であり、部品点数が多くなって受信機の小型化を妨げる要因になっていた。
【０００５】
さらに、従来の同調回路は、ＬＣ共振回路を含んで構成するのが一般的であり、同調周波数が変化してもＱを常に一定にしている。このため、同調周波数が高くなるほど帯域幅が広くなり、同調周波数に応じて帯域幅が変化するという問題があった。
【０００６】
本発明は、このような点に鑑みて創作されたものであり、その目的は広帯域にわたって高精度の同調が可能で、かつＡＭ受信用としてもＦＭ受信用としても利用できる同調回路を備えたラジオ受信機を提供することにある。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、請求項１のラジオ受信機は、受信機内部にサンプリング同調回路を設け、アンテナで受信した受信信号をサンプリング同調回路に入力し、受信信号の中から基準クロックと同一の周波数成分のみを抽出する。これにより、従来のようなＬＣ共振回路を用いずに同調回路を構成でき、アンテナの容量による影響を受けることがなくなる。したがって、アンテナをサンプリング同調回路に直接接続できる。
【０００８】
請求項２のラジオ受信機は、パルス発生回路から出力される各パルス信号に対応して複数のキャパシタを設け、これらキャパシタに、各パルス信号に同期して受信信号の信号レベルに応じた電荷を蓄積する。これらキャパシタの一端を相互に接続して出力端子に導くことにより、パルス信号と同一周波数成分のみが抽出される。
【０００９】
請求項３のラジオ受信機は、ＡＭ放送を受信可能な受信機であり、サンプリング同調回路を例えばアンテナに直接接続し、アンテナで受信した受信信号の中から選局を希望する周波数成分のみを抽出する。
【００１０】
請求項４のラジオ受信機は、ＦＭ放送を受信可能なスーパーヘテロダイン方式の受信機であり、ＦＭフロントエンド部の出力をサンプリング同調回路に入力して中間周波数（例えば１０．７ＭＨｚ）成分のみを抽出し、サンプリング同調回路の出力をＦＭ検波部に入力する。
【００１１】
請求項５のラジオ受信機は、ＡＭ放送とＦＭ放送を受信可能な受信機であり、どちらを受信するかによってサンプリング同調回路の入力を切り換える。具体的には、ＦＭ放送の受信時には、ＦＭフロントエンド部で周波数変換を行った結果であるＦＭ中間周波信号をサンプリング同調回路に入力し、サンプリング同調回路を中間周波フィルタとして利用する。一方、ＡＭ放送の受信時には、アンテナで受信した受信信号をそのままサンプリング同調回路に入力して選局を希望する周波数に同調させる。また、ＦＭ放送受信時には、基準クロックの周波数を固定にし、ＡＭ放送受信時には、基準クロックの周波数を選局を希望する周波数に合わせて変化させる。
【００１２】
請求項６のラジオ受信機は、ＡＭ放送を受信可能なスーパーヘテロダイン方式の受信機であり、サンプリング同調回路に入力される基準クロックの周波数と、中間周波数に変換する際に用いる局部発振信号の周波数とを連動して変化させるため、従来問題とされたトラッキングエラーが起きなくなる。
【００１３】
【発明の実施の形態】
以下、本発明を適用したラジオ受信機について、図面を参照しながら具体的に説明する。
【００１４】
図１はラジオ受信機の一実施形態のブロック図である。同図に示すように、本実施形態のラジオ受信機は、ＦＭ放送を受信するＦＭ受信部１と、ＡＭ放送を受信するＡＭ受信部２とを備えている。ＦＭ受信部１は、高周波増幅回路１０１、混合回路１０２、局部発振回路１０３、選局回路１０４、中間周波増幅回路１０５、ＦＭ検波回路１０６、ステレオ復調回路１０７、ディエンファシス回路１０８Ｌ、１０８Ｒ、低周波増幅回路１０９Ｌ、１０９Ｒ、およびスピーカ１１０Ｌ、１１０Ｒを含んで構成されている。一方、ＡＭ受信部２は、高周波増幅回路２０１、混合回路２０２、局部発振回路２０３、選局回路２０４、中間周波増幅回路２０５、ＡＭ検波回路２０６、低周波増幅回路２０７、およびスピーカ２０８を含んで構成されている。
【００１５】
また、図１に示すラジオ受信機は、アンテナ３、クロック発生回路４、サンプリング同調回路５、および同調発振回路６を備えており、これらはＦＭ受信部１とＡＭ受信部２の双方で利用される。
【００１６】
次に、ＦＭ受信部１とＡＭ受信部２の構成および動作について詳細に説明する。
【００１７】
（１）ＦＭ受信部の構成および動作について
ＦＭ受信部１の高周波増幅回路１０１は、アンテナ３で受信した放送波のうち特定の帯域の放送波を選択的に増幅する。混合回路１０２、局部発振回路１０３および選局回路１０４は周波数変換器を構成しており、高周波増幅回路１０１から出力される周波数ｆc の搬送波信号と局部発振回路１０３から出力される周波数ｆL の局部発振信号とを混合し、変調内容を変えずに周波数変換を行ってｆL −ｆc の中間周波信号を出力する。ＦＭ放送を受信する場合には、中間周波信号の周波数は例えば１０．７ＭＨｚに設定される。この周波数は、ＦＭ放送の受信時は常に固定である。
【００１８】
図２は、局部発振回路１０３と選局回路１０４の詳細構成を示すブロック図であり、ＰＬＬ周波数シンセサイザー方式の電子選局を行う例を示している。基準発振器３０１から出力された基準発振信号はプリスケーラ３０２で例えば４分周されて局部発振回路１０３内の位相比較器３０３に入力される。また、局部発振回路１０３内の電圧制御発振回路（ＶＣＯ）３０４から出力された局部発振信号は、プリスケーラ３０５に入力されて例えば４分周された後、プログラマブルカウンタ３０６で選局周波数に応じた分周比で分周されて位相比較器３０３に入力される。位相比較器３０３は、プリスケーラ３０２の出力の位相とプログラマブルカウンタ３０６の出力の位相とを比較し、位相差に応じた電圧をローパスフィルタ３０７を介して電圧制御発振回路３０４に入力する。
【００１９】
以上により、電圧制御発振回路３０４から出力される局部発振信号は基準発振信号に同期するように制御される。また、制御回路３０８は、プログラマブルカウンタ３０６に分周比を設定するとともに、表示部３０９に選局周波数などの各種情報を表示させる。
【００２０】
図１に示す混合回路１０２の出力はスイッチＳＷ１に入力される。スイッチＳＷ１は、ＦＭ放送の受信時には接点ｐ側に設定され、ＡＭ放送の受信時には接点ｑ側に設定される。したがって、ＦＭ放送の受信時には、混合回路１０２の出力はサンプリング同調回路５に入力される。サンプリング同調回路５は、混合回路１０２の出力の中から中間周波数成分のみを抽出する。
【００２１】
図３は、サンプリング同調回路５の詳細構成を示す回路図である。同図に示すように、サンプリング同調回路５は、１６出力を有するリングカウンタ４０１と、リングカウンタ４０１の各出力に接続されるＭＯＳトランジスタ４０２と、各ＭＯＳトランジスタ４０２のドレイン端子に接続されるコンデンサ４０３と、並列接続された抵抗４０４およびコンデンサ４０５とを含んで構成されている。
【００２２】
図４は、リングカウンタ４０１の出力変化を示す波形図である。同図に示すように、リングカウンタ４０１は、図１のクロック発生回路４から出力される基準クロックの１６周期に１回の割合でパルスを出力する。より詳細には、リングカウンタ４０１は各出力端子から基準クロックの１６倍の周期を有するパルスを出力する。また、各出力端子から出力されるパルスの位相を基準クロックの１クロック分ずつずらしている。
【００２３】
リングカウンタ４０１の各出力は、図３に示すように、対応するＭＯＳトランジスタ４０２のゲート端子に入力される。リングカウンタ４０１の各出力端子から出力されるパルスの位相は互いにずれているため、ＭＯＳトランジスタ４０２がオンする時期もそれぞれ異なっており、ＭＯＳトランジスタ４０２に接続されたコンデンサ４０３は、ＭＯＳトランジスタ４０２のオン・オフに応じて充放電を繰り返す。
【００２４】
例えば、サンプリング同調回路５に基準クロックを１６分周した信号と周波数が等しい信号Ｖinが入力された場合には、図３のａ点の電圧は図４のように階段状に変化する。一方、基準クロックを１６分周した信号と異なる周波数の信号がサンプリング同調回路５に入力された場合には、各周期ごとに図３のａ点の電圧が変化するため、やがてａ点の電位はゼロ電位に収束する。このように、図３のようなサンプリング同調回路を構成することにより、リングカウンタ４０１の出力周波数、すなわち基準クロックの１／１６の周波数と等しい周波数成分のみを抽出することができる。
【００２５】
なお、図３のａ点のラインはインピーダンスが高いため、入力インピーダンスが低い後段の回路に直接接続すると出力波形をそのままの形で取り出すことができない。このため、ａ点のラインを図３のようにＦＥＴ４０６でいったん受けて、このＦＥＴ４０６のソース端子を後段の回路に接続するのが望ましい。なお、図３のキャパシタ４０７は、混合回路１０２の出力Ｖinに含まれる直流分をカットするためのものであり、抵抗４０８および４０９はＦＥＴ４０６に適当なバイアスを与えるためのものである。
【００２６】
このように、サンプリング同調回路５は、リングカウンタ４０１やＭＯＳトランジスタ４０２などの半導体化しやすい部品のみで構成されているため、回路全体を容易にチップ化することができる。また、図３の回路では、リングカウンタ４０１の出力数を増やして１周期内のサンプリング数を増やすことにより、同調精度を容易に上げることができる。逆に、高精度の同調が不要の場合には、１周期内のサンプリング数を減らせばよく、サンプリング数を減らすことで回路規模を削減できる。
【００２７】
また、図３に示すサンプリング同調回路５は、デジタル的に同調を行うため、構成部品の温度特性等の影響を受けることがなく、常に安定した精度で同調を行える。さらに、増幅回路を持たないため、発振するおそれもない。
【００２８】
サンプリング同調回路５に入力される基準クロックは図１に示すクロック発生回路４で生成される。クロック発生回路４は、電圧制御発振回路（ＶＣＯ）４５１と、プログラマブルカウンタ（ＰＣ）４５２と、基準発振器４５３と、位相比較器４５４と、ローパスフィルタ（ＬＰＦ）４５５とを含んで構成されている。電圧制御発振回路４５１は基準クロックを出力し、プログラマブルカウンタ４５２は予め設定された分周比で基準クロックを分周する。位相比較器４５４は、プログラマブルカウンタ４５２の出力と、基準発振器４５３からの基準発振信号とを位相比較し、位相差に応じた電圧をローパスフィルタ４５５を介して電圧制御発振回路４５１に入力する。電圧制御発振回路４５１は、ローパスフィルタ４５５の出力電圧に応じて基準クロックの周波数を変更し、基準クロックが基準発振信号に同期するように制御する。
【００２９】
このように、プログラマブルカウンタ４５２の分周比が任意に設定可能なクロック発生回路４とサンプリング同調回路５とを組み合わせることにより、同調周波数の変更を容易に行うことができ、かつ所望の同調周波数を正確に設定することができる。また、図３に示すサンプリング同調回路５のＱは、Ｑ＝πｆＣＲＮ（Ｃはキャパシタ４０３の静電容量、Ｒは抵抗４０４の抵抗値、Ｎはサンプリング数）で表され、基準クロックの周波数が高くなるほどＱが大きくなるため、同調周波数を変更しても帯域幅Δｆ＝ｆ／Ｑを常に一定にでき、広範囲の周波数に対して同精度で同調を行える。
【００３０】
サンプリング同調回路５を通過した１０．７ＭＨｚの中間周波信号は、図１に示すように、中間周波増幅回路１０５で増幅された後にＦＭ検波回路１０６に入力される。ＦＭ検波回路１０６は、中間周波信号を変調前のステレオ複合信号に変換する。このステレオ複合信号は、Ｌ信号成分と、Ｒ信号成分と、１９ｋＨｚのパイロット信号とを合成したものである。このステレオ複合信号はステレオ復調回路１０７に入力されてＬ信号とＲ信号とに分離再生される。
【００３１】
図５はステレオ復調回路１０７の詳細構成を示すブロック図である。同図に示すように、ステレオ復調回路１０７は、プリアンプ５０１と、位相比較器５０２と、ローパスフィルタ５０３と、ＤＣアンプ５０４と、分周器５０５〜５０８と、スイッチング回路５０９とを含んで構成され、ＤＣアンプ５０４の出力は同調発振回路６に入力される。同調発振回路６は、後述するように所定周波数、例えば４５６ｋＨｚで発振動作を行い、その発振出力は分周器５０５に入力される。分周器５０５〜５０７は同調発振回路６の出力を分周して３８ｋＨｚの正弦波信号を生成し、分周器５０８はさらに２分周して１９ｋＨｚの正弦波信号を生成する。位相比較器５０２は、ステレオ複合信号に含まれるパイロット信号と分周器５０８の出力とを位相比較し、位相差に応じた電圧を出力する。この出力はローパスフィルタ５０３を介してＤＣアンプ５０４に入力される。
【００３２】
図６はステレオ復調回路１０７内の各部の信号波形図の一例であり、図６（ａ）はプリアンプ５０１に入力されるステレオ複合信号の波形、図６（ｂ）は分周器５０７の出力の波形、図６（ｃ）は分周器５０７の出力の位相を半周期ずらした信号の波形、図６（ｄ）はスイッチング回路５０９から出力されるＬ信号の波形、図６（ｅ）はスイッチング回路５０９から出力されるＲ信号の波形を示している。
【００３３】
図６（ａ）に示すように、ステレオ復調回路１０７に入力されるステレオ複合信号は、Ｌ信号とＲ信号を３８ｋＨｚの副搬送波で変調したものである。このため、ステレオ復調回路１０７内部の分周器５０５〜５０７で３８ｋＨｚのスイッチング信号を生成し、生成したスイッチング信号に同期してステレオ複合信号を取り込むことで、図６（ｄ）および（ｅ）のように、Ｌ信号とＲ信号を取り出すことができる。なお、図６（ｄ）、（ｅ）では、説明を簡略化するために、Ｌ信号を正弦波で、Ｒ信号を矩形波で表している。
【００３４】
図７は図１に示す同調発振回路６の中に含まれるＧＩＣ（Generalized Inpedance Converter ）の動作原理を説明する原理図である。同図に示すように、ＧＩＣ６００は、２個のオペアンプ６０１および６０２と、５個のインピーダンスＺ1 〜Ｚ5 とで構成され、図示の１−１′間のインピーダンスＺは（１）式で表される。
【００３５】
Ｚ＝（Ｚ1 ・Ｚ3 ・Ｚ5 ）／（Ｚ2 ・Ｚ4 ）      …（１）
インピーダンスＺ2 、Ｚ4 のいずれかにキャパシタを、それ以外のインピーダンスに抵抗を割り当てることにより、図７の回路は等価的にインダクタンスと同じ性質を示す。
【００３６】
図８は図１の同調発振回路６の詳細構成を示す回路図、図９は図８の等価回路図である。図８に示すように、抵抗６０５と６０７の間にはＦＥＴ６０６が接続され、このＦＥＴ６０６のゲート電圧を制御することにより、ＦＥＴ６０６のドレイン−ソース間の抵抗値が可変制御される。このＦＥＴ６０６のゲート端子には、図１に示すスイッチＳＷ２が接続されている。このスイッチＳＷ２は、ＦＭ放送を受信する場合には接点ｒ側に設定され、ＡＭ放送を受信する場合には接点ｓ側に設定される。接点ｒ側のラインは、図５に示すようにステレオ復調回路１０７内部のＤＣアンプ５０４に接続されており、同調発振回路６はＦＭ放送の受信時にはＤＣアンプ５０４の出力に応じて発振周波数を可変制御する。
【００３７】
また、ＧＩＣ６００と並列にキャパシタ６０８が接続されて等価的な並列共振回路が構成されており、さらに、ＧＩＣ６００とキャパシタ６０８の一端には、ＦＥＴ６０９を介して入力抵抗６１０が接続されている。ＦＥＴ６０９のゲート端子にはスイッチＳＷ３が接続され、このスイッチＳＷ３は、ＦＭ放送を受信する場合には接点ｔ側に設定され、ＡＭ放送を受信する場合には接点ｕ側に設定される。
【００３８】
ＦＥＴ６０９として、例えばｎチャネル−エンハンスメント型のＭＯＳＦＥＴを用いた場合には、ゲート端子をローレベルにするとＦＥＴ６０９はカットオフ状態となり、図８に示す同調発振回路６の入力抵抗６１０の抵抗値はみかけ上無限大になる。
【００３９】
ところで、図８に示す同調発振回路６のＱは（２）式で表される。
【００４０】
Ｑ＝Ｒ／（ωＬ）                              …（２）
ただし、Ｒは入力抵抗６１０の抵抗値、ＬはＧＩＣ６００のインダクタンスを示している。同調発振回路６を発振動作させたい場合には、（２）式に示すＱを所定値以上に設定する必要がある。したがって、図８に示すスイッチＳＷ３を接点ｔ側に設定して入力抵抗６１０の抵抗値を無限大にすると、Ｑも無限大になり、同調発振回路６は安定に発振動作を行う。したがって、この状態でＦＥＴ６０６のゲート電圧を制御することにより、同調発振回路６は、ＦＭ放送の受信時には電圧制御発振回路として機能する。
【００４１】
なお、図８に示す同調発振回路５では、ＦＥＴ６０９をオン・オフさせることにより入力抵抗６１０の抵抗値をみかけ上変化させているが、ＦＥＴ６０９を設ける代わりに、入力抵抗６１０として可変抵抗を用いてその抵抗値を調整してもよい。
【００４２】
また、同調発振回路６の出力Ｖout には、図１に示すようにスイッチＳＷ４が接続され、このスイッチＳＷ４はＦＭ放送の受信時には接点ｖ側に設定される。したがって、同調発振回路６の出力はスイッチＳＷ４の接点ｖを通って図５に示したステレオ復調回路１０７内部の分周回路５０５に入力される。
【００４３】
ステレオ復調回路１０７で分離再生されたＬ信号およびＲ信号は、図１に示すようにそれぞれ別々にディエンファシス回路１０８Ｌ、１０８Ｒに入力され、高域部を減衰させてＳＮ比の改善を図った後、低周波増幅回路１０９Ｌ、１０９Ｒを経てスピーカ１１０Ｌ、１１０Ｒから音声出力される。
【００４４】
（２）ＡＭ受信部の構成および動作について
ＡＭ放送を受信する場合には、図１に示すスイッチＳＷ１は接点ｑ側に設定される。したがって、アンテナ３で受信した受信信号はスイッチＳＷ１を介してサンプリング同調回路５に入力される。上述したように、サンプリング同調回路５は、受信信号の中から基準クロックと同一周波数成分のみを抽出する。なお、ＦＭ放送を受信する場合は、クロック発生回路４から出力される基準クロックの周波数は常に固定に設定されるが、ＡＭ放送を受信する場合は、選局する周波数に応じて基準クロックの周波数を変化させる必要がある。より具体的には、ＡＭ受信時には、基準クロックの周波数は選局を希望する周波数の１６倍（サンプリング数Ｎが「１６」の場合）の周波数に設定される。
【００４５】
サンプリング同調回路５の出力は、混合回路２０２、局部発振回路２０３および選局回路２０４からなる周波数変換器に入力され、例えば４５０ｋＨｚの中間周波信号に変換される。局部発振回路２０３は、ＦＭ受信部１の局部発振回路１０３と同じように構成され、不図示の電圧制御発振回路（ＶＣＯ）から出力される局部発振信号を不図示の基準発振器から出力される基準発振信号に同期させる処理を行う。選局回路２０４は、ＡＭ放送の周波数範囲（例えば５３０〜１７００ｋＨｚ）の中で選局を行う。
【００４６】
なお、サンプリング同調回路５の同調周波数と、局部発振信号の発振周波数とは連動して変化し、例えば周波数ｆの放送波を受信する場合は、サンプリング同調回路５の同調周波数はｆに設定され、局部発振信号の発振周波数は例えばｆ＋４５０ｋＨｚに設定される。
【００４７】
混合回路２０２から出力された中間周波信号は、図８に詳細を示す同調発振回路６に入力される。ＡＭ放送の受信時には、図８に示すスイッチＳＷ３が接点ｕ側に設定されてＦＥＴ６０９がオンし、混合回路２０２からの中間周波信号は入力抵抗６１０を介して抵抗６０３の一端に印加される。また、スイッチＳＷ２は接点ｓ側に設定され、ＦＥＴ６０６のゲート端子には、抵抗７および８の分圧比で定まる電圧が印加される。したがって、抵抗７および８の分圧比を予め調整しておくことで、図８に示した同調発振回路６は、ＦＥＴ６０９を介して入力された信号の中から４５０ｋＨｚの中間周波信号のみを抽出する同調動作を行う。
【００４８】
また、ＡＭ放送の受信時には、図１に示すスイッチＳＷ４は接点ｗ側に設定され、同調発振回路６を通過した信号はスイッチＳＷ４の接点ｗを介して中間周波増幅回路２０５に入力されてゲイン調整が行われた後にＡＭ検波回路２０６に入力される。ＡＭ検波回路２０６は、ダイオード等を用いて中間周波信号を低周波信号に変換し、変換した低周波信号は低周波増幅回路２０７で増幅されてスピーカ２０８から音声出力される。
【００４９】
このように、本実施形態では、ＡＭ放送波の選択同調をサンプリング同調回路５を用いて行っており、従来のようなＬＣ共振回路を利用した同調を行っていないため、アンテナの容量による影響を受けることがない。したがって、カーラジオ等のようにロッドアンテナをサンプリング同調回路５に直接接続することも可能であり、周波数変換器や中間周波増幅回路２０５などの後段側の回路に不要な妨害電波が混入するおそれもなくなる。また、ＡＭ放送を受信する際には、ＰＬＬ制御によって、サンプリング同調回路５の同調周波数すなわち基準クロックの周波数と局部発振回路２０３から出力される局部発振信号の周波数とを連動して変化させるため、混合回路２０２から出力される中間周波信号の周波数を常に一定にすることができる。したがって、従来問題とされたトラッキングエラーが起きなくなる。
【００５０】
また、本実施形態では、サンプリング同調回路５をＦＭ放送の受信時には中間周波フィルタとして利用し、ＡＭ放送の受信時には初段の選択同調回路として利用するため、中間周波フィルタや選択同調回路を別個に設ける必要がなくなる。同様に、同調発振回路６をＦＭ放送の受信時にはステレオ復調用の電圧制御発振回路として利用し、ＡＭ放送の受信時には中間周波フィルタとして利用するため、電圧制御発振回路や中間周波フィルタを別個に設ける必要がなくなり、構成部品を削減できるとともに、受信機の小型化が可能となる。
【００５１】
上述した実施形態では、ＡＭ／ＦＭ兼用ラジオ受信機の構成を示したが、ＡＭ専用ラジオ受信機、あるいはＦＭ専用ラジオ受信機の場合にも本発明は適用可能である。例えば、ＡＭ専用ラジオ受信機の場合、図１に示すＦＭ受信部１を省略し、図１の並列接続された抵抗１０とキャパシタ１１の一端をサンプリング同調回路５に直接接続すればよい。一方、ＦＭ専用ラジオ受信機の場合、図１に示すＡＭ受信部２を省略し、図１の混合回路１０２の出力をサンプリング同調回路５に直接入力すればよい。また、ＦＭ受信時には、クロック発生回路４から出力される基準クロックの周波数は常に一定であるため、プログラマブルカウンタ４５２の代わりに、分周比が固定の分周器を用いてもよい。
【００５２】
また、上述した実施形態では、スーパーヘテロダイン方式のラジオ受信機の一例について説明したが、本発明は、スーパーヘテロダイン方式以外のラジオ受信機にも適用可能である。例えば、アンテナ３で受信したＦＭ放送波を、中間周波信号に変換することなくサンプリング同調回路５に入力して選択同調処理を行い、サンプリング同調回路５の出力に基づいて検波処理を行った後、検波して得られたステレオ復調信号をＬ信号とＲ信号に分離再生する際に、図１に示した同調発振回路６を用いてもよい。あるいは、アンテナ３で受信したＡＭ放送波をサンプリング同調回路５で選択同調した後、中間周波信号に変換することなく図１に示す同調発振回路６に入力してもよい。
【００５３】
なお、図３に示したサンプリング同調回路５において、ＭＯＳトランジスタ４０２の代わりに、図１０に示すようにＣＭＯＳ構成のトランジスタ４０２′を用いてもよい。ＣＭＯＳ構成のトランジスタ４０２′を用いた場合には、寄生容量の影響を受けにくくなる。また、サンプリング同調回路５を構成する全素子をＣＭＯＳプロセスで形成できるため、チップ化する場合のプロセスを簡易化できる。
【００５４】
【発明の効果】
以上詳細に説明したように、本発明によれば、アンテナで受信した受信信号を基準クロックでサンプリングし、受信信号の中から基準クロックと同一周波数成分のみを抽出するため、従来のようにＬＣ共振回路を用いずに同調回路を構成できる。したがって、アンテナの容量による影響を受けることなく、アンテナを直接同調回路に接続して所望の周波数に同調させることができる。また、デジタル的な同調処理を行うため、構成部品の温度特性等の影響を受けることがない。さらに、基準クロックの周波数を変えるだけで同調周波数を変更でき、かつ同調周波数に応じてＱが変化するため、広帯域にわたって同一精度で同調を行うことができる。
【図面の簡単な説明】
【図１】ラジオ受信機の一実施形態のブロック図である。
【図２】局部発振回路と選局回路の詳細構成を示すブロック図である。
【図３】中間周波フィルタの詳細構成を示す回路図である。
【図４】リングカウンタの出力変化を示す波形図である。
【図５】ステレオ復調回路の詳細構成を示すブロック図である。
【図６】（ａ）〜（ｅ）はステレオ復調回路内の各部の信号波形図である。
【図７】同調発振回路の中に含まれるＧＩＣの動作原理を説明する原理図である。
【図８】同調発振回路の詳細構成を示す回路図である。
【図９】図８の等価回路図である。
【図１０】サンプリング同調回路の内部で使用されるＣＭＯＳ構成のトランジスタの一例を示す図である。
【符号の説明】
１  ＦＭ受信部
２  ＡＭ受信部
３  アンテナ
４  クロック発生回路
５  サンプリング同調回路
６  同調発振回路
１０１  高周波増幅回路
１０２  混合回路
１０３  局部発振回路
１０４  選局回路
１０５  中間周波増幅回路
１０６  ＦＭ検波回路
１０７  ステレオ復調回路
１０８Ｌ、１０８Ｒ  ディエンファシス回路
１０９Ｌ、１０９Ｒ  低周波増幅回路
１１０Ｌ、１１０Ｒ  スピーカ
２０１  同調回路
２０２  混合回路
２０３  局部発振回路
２０４  選局回路
２０５  中間周波増幅回路
２０６  ＡＭ検波回路
２０７  低周波増幅回路
２０８  スピーカ
【図１】
0003676527.tif 000002
【図２】
0003676527.tif 000003
【図３】
0003676527.tif 000004
【図４】
0003676527.tif 000005
【図５】
0003676527.tif 000006
【図６】
0003676527.tif 000007
【図７】
0003676527.tif 000008
【図８】
0003676527.tif 000009
【図９】
0003676527.tif 000010
【図１０】
0003676527.tif 000011