(57)【特許請求の範囲】
【請求項１】
同一電源用ラインと同一通信用ラインにそれぞれ接続されたＣＰＵ搭載型の複数の自動車用電子制御装置と、
前記電源用ラインと通信用ラインに接続され電源用ラインを通して前記各自動車用電子制御装置にプログラム書換用電源を供給し、且つ、前記通信用ラインを通して書き換え制御信号の通信を行う外部装置を備え、
前記複数の自動車用電子制御装置の特定の１つは、前記通信用ラインを通して前記外部装置より書換要求信号が入力されたことを検出したことに基づき、又は自身の制御動作に基づき、前記外部装置からのプログラム書換用電源の入力を禁止、許可する書換電源入力制御手段を有するとともに、
前記外部装置は、自動車用電子制御装置における応答信号がない場合に、自動車用電子制御装置の書換電源入力制御手段を作動させてプログラム書換用電源を入力させるプログラム強制書換手段を有する
ことを特徴とする制御プログラム書換システム。
【請求項２】
書換電源入力制御手段は、各自動車用電子制御装置の制御動作時に前記外部装置からのプログラム書換用電源の入力を禁止する
ことを特徴とする請求項１に記載の制御プログラム書換システム。
【請求項３】
外部装置は、書換要求信号に対する肯定応答を所定時間経過しても受信されなかった時はプログラム異常と判定し、前記プログラム強制書換手段のＯＮ信号を認識すると前記書換電源入力制御手段を作動させる異常判定手段を有する
ことを特徴とする請求項１に記載の制御プログラム書換システム。
【請求項４】
外部装置は、自動車用電子制御装置に送信した既存のプログラムの消去要求に対する消去終了信号を所定時間経過しても受信されなかった時は書換不能を表示する表示手段を有する
ことを特徴とする請求項１に記載の制御プログラム書換システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、車両に搭載する自動車用電子制御装置のフラッシュＲＯＭに記憶している制御プログラムの書き換えを行う制御プログラム書換システムに関するものである。
【０００２】
【従来の技術】
図５は、例えば特開平９−１３４３０７号公報に示された従来のフラッシュＲＯＭ書き換え機能を備えた電子制御装置のメモリ書き換えシステムを示す。図において、２０はエンジン制御装置（ＥＣＵ）、４０はエンジン制御装置２０に備えたフラッシュＲＯＭに対するメモリ書換装置、４２０は通信ライン４４０を介してエンジン制御装置２０とメモリ書換装置４０とを接続する接続用コネクタである。従来のメモリ書換システム６０はエンジン制御装置２０およびメモリ書換装置４０から構成される。
【０００３】
エンジン制御装置２０は、エンジンの運転状態に応じた信号を出力する各種センサからの信号を入力する入力装置８０，入力装置８０からの信号に基づきエンジンに対する対する最適制御量を演算し、その演算結果による制御信号を出力するＣＰＵ１００、ＣＰＵ１００からの制御信号を受けて、エンジンに取り付けられたインジェクタやイグナイタ等のアクチュエータを駆動する出力回路１２０，ＣＰＵ１００がエンジンを制御するのに必要な制御プログラムおよび制御データを格納するフラッシュＲＯＭ１４０、ＣＰＵ１００が動作するのに必要なプログラムを格納するＲＯＭ１６０、ＣＰＵ１００の演算結果等を一時格納するＲＡＭ１８０、メモリ書換装置４０との間でシリアルデータ通信を行うための通信装置２００とを備えている。
【０００４】
一方、メモリ書換装置４０は、エンジン制御装置２０にフラッシュＲＯＭ１４０の書き換えを行わせるためのＣＰＵ２２０、ＣＰＵ２２０が動作するのに必要なプログラムを格納するＲＯＭ２４０、ＣＰＵ２２０の演算結果等を一時格納するＲＡＭ２６０、ＣＰＵ２２０がエンジン制御装置２０との間でシリアルデータ通信を行うための通信回路２８０、作業者が当該メモリ書換装置４０に様々な指示入力を行うための入力装置３００、各種メッセージを表示するための表示装置３２０、エンジン制御装置２０のフラッシュＲＯＭ１４０に書き込むために用意される新たな制御プログラム及び制御データを記憶する記憶装置３４０、ＣＰＵ２２０と入力装置３００、表示装置３２０、記憶装置３４０とを接続するインターフェース３６０を備えている。
【０００５】
次に動作について説明する。メモリ書換装置４０は、作業者によって記憶装置３４０内に用意された制御プログラムを通信ライン４４０を介してエンジン制御装置２０のフラッシュＲＯＭ１４０に送信する前に、その制御プログラムに適合する制御対象を示す識別コードをエンジン制御装置２０に送信する。
【０００６】
エンジン制御制御装置２０のＣＰＵ１００は、メモリ書換装置４０からの識別コードと自己の制御対象を示す識別コードとが一致している場合のみ、フラッシュＲＯＭ１４０を書き換えるための書換処理を実行する。
【０００７】
【発明が解決しようする課題】
従来の装置は以上のように構成されているため、メモリ書換装置とエンジン制御装置は１対１のコマンドレスポンス通信を必要とし、複数のＥＣＵが同一通信回線上に接続されている場合では、書換対応が困難であった。
【０００８】
この発明は上記のような問題点を解消するためになされたもので、複数のＥＣＵが同一通信ライン上および同一の書換電源ライン上に接続されている場合に、特定のＥＣＵに内蔵されたフラッシュＲＯＭに格納された制御プログラムを書換え、また、ＥＣＵに書換電源電圧が印加された場合にＥＣＵに内蔵された書換制御用のＣＰＵを保護する制御プログラム書換システムに関するものである。
【０００９】
【課題を解決するための手段】
請求項１の発明に係る制御プログラム書換システムは、同一電源用ラインと同一通信用ラインにそれぞれ接続されたＣＰＵ搭載型の複数の自動車用電子制御装置と、前記電源用ラインと通信用ラインに接続され電源用ラインを通して前記各自動車用電子制御装置にプログラム書換用電源を供給し、且つ、前記通信用ラインを通して書き換え制御信号の通信を行う外部装置を備え、前記複数の自動車用電子制御装置の特定の１つは、前記通信用ラインを通して前記外部装置より書換要求信号が入力されたことを検出したことに基づき、又は自身の制御動作に基づき、前記外部装置からのプログラム書換用電源の入力を禁止、許可する書換電源入力制御手段を有するとともに、前記外部装置は、自動車用電子制御装置における応答信号がない場合に、自動車用電子制御装置の書換電源入力制御手段を作動させてプログラム書換用電源を入力させるプログラム強制書換手段を有するものである。
【００１０】
請求項２の発明に係る制御プログラム書換システムにおける書換電源入力制御手段は、各自動車用電子制御装置の制御動作時に前記外部装置からのプログラム書換用電源の入力を禁止するものである。
【００１３】
請求項３の発明に係る制御プログラム書換システムにおける外部装置は、書換要求信号に対する肯定応答を所定時間経過しても受信されなかった時はプログラム異常と判定し、前記プログラム強制書換手段のＯＮ信号を認識すると前記書換電源入力制御手段を作動させる異常判定手段を有するものである。
【００１４】
請求項４の発明に係る制御プログラム書換システムにおける外部装置は、自動車用電子制御装置に送信した既存のプログラムの消去要求に対する消去終了信号を所定時間経過しても受信されなかった時は書換不能を表示する表示手段を有するものである。
【００１５】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について説明する。図１は本実施の形態に係る制御プログラム書換システムの全体構成図である。
図１において、１は自動車用電子制御装置（以下、ＥＣＵと記載する。）を示し、２は外部装置であり、この外部装置２はＥＣＵ１のフラッシュＲＯＭに内蔵された制御プログラムの書換を行う際のコントロールコード、書換データを送受信するための通信機能、及び、フラッシュＲＯＭ消去機能、書換用電源供給回路を有する。
【００１６】
ＥＣＵ１は１チップＣＰＵ１１を内蔵し、このＣＰＵ１１の内部には、車両制御及び外部装置２との通信を実行するためのプログラムを格納するフラッシュＲＯＭと、フラッシュＲＯＭ書換用の通信プログラムとフラッシュＲＯＭ書換実行プログラムを内蔵したブートＲＯＭと、制御情報、演算情報を一時的に格納するＲＡＭと、制御信号を入力するための入力ポートＰＩＮと、演算結果による制御信号を出力するための出力ポートＰＯＵＴ、書換許可信号出力ポートＰＣＳと、フラッシュＲＯＭ内蔵のプログラム書換用電源の入力ポートＶＰ、外部装置２とＥＣＵ１間で通信を実行するための受信ポートＲＸおよび送信ポートＴＸ、動作プログラムとしてフラッシュＲＯＭか内蔵ブートＲＯＭかを選択するための入力ポートＭＯＤＥを内蔵している。
【００１７】
また、ＥＣＵ１は書換電源入力回路１２を内蔵し、この書換電源入力回路１２は外部装置２から供給される書換電源の供給／遮断を制御し、ＣＰＵ１１内部のブートＲＯＭ内蔵プログラムを起動するための信号を生成する。そして、書換電源入力回路１２は、入力ポートＣＳの入力論理レベルによって、ＯＮ／ＯＦＦしてＣＰＵ１１に対する書換電源電圧を供給／遮断するためのスイッチ回路１２１、ＥＣＵ電源検出遅延出力回路１２２、ＣＰＵ１１からの書換許可信号とＥＣＵ電源検出遅延出力回路１２２の信号との論理積を行いスイッチ回路１２１の制御信号を生成するＡＮＤゲート回路１２３、書換電源電圧がＣＰＵ１１のＶＰポートに供給された際に、ブートＲＯＭ内蔵プログラムを起動するために一定期間のリセットパルス信号を生成するモノマルチバイブレータ１２４、書換電源電圧がＣＰＵ１１のポートＶＰに供給されると同時にポートＭＯＤＥに信号を供給し、モノマルチバイブレータ１２４の立ち上がり信号と同期することによってＣＰＵ内部のブートＲＯＭ内蔵プログラムを起動するためのインターフェース回路１２５、電源回路１４からのパワーオンリセット信号と、モノマルチバイブレータ１２４からのリセット信号の論理積出力を行い、ＣＰＵ１１のポートＲＳＴに信号を供給するためのＡＮＤゲート回路１２６を備えている。尚、１２７は書換許可信号出力ポートＰＣＳに接続される電源ＶＣＣのプルアップ抵抗を示す。
【００１８】
更に、ＥＣＵ１は、外部装置２とＥＣＵ１が通信を行う際の電気的信号レベルを整合させるための通信インターフェース回路１３、車両搭載のバッテリ３０より供給される電源電圧から、ＥＣＵ１を動作させるのに必要とする定電圧を生成する電源回路１４、ＥＣＵ１が制御を行う際に入力情報として各種センサ、スイッチ情報から得られる電気的信号をＣＰＵの入力信号レベルに変換するための制御入力インターフェース回路１５、ＥＣＵ１が制御の演算結果である各種アクチュエータを駆動するための出力信号を、アクチュエータ駆動信号レベルに変換するための制御出力インターフェース回路１６を備えている。
【００１９】
外部装置２はＣＰＵ２１を内蔵しており、このＣＰＵ２１内部には、ＥＣＵ１に内蔵されたＣＰＵ１１のフラッシュＲＯＭ書換対応に必要な通信プログラムを記憶したＲＯＭおよび制御情報、演算情報を一時的に記憶するＲＡＭを内蔵すると共に、書換電源供給回路２３の制御を行う出力ポート、外部スイッチ信号入力ポート、外部装置２とＥＣＵ１間で通信を実行するための受信ポートＲＸおよび送信ポートＴＸ、書換対象フラッシュＲＯＭに転送するプログラムを記憶したＲＯＭ２４との接続ポートＡＸ．ＤＸを内蔵する。
【００２０】
また、外部装置２は、外部装置２とＥＣＵ１が通信を行う際の電気的信号レベルを整合するための通信インターフェース回路２２、ＣＰＵ２１によって出力が制御されてＥＣＵ１内部のＣＰＵ１１に供給する書換電源供給回路２３、ＥＣＵ１内部のＣＰＵ１１に内蔵されたフラッシュＲＯＭに書き込まれるプログラムコードを内蔵したＲＯＭ２４を備えている。
【００２１】
尚、ＣＰＵ２１に設けられた外部スイッチ２５ａ、２５ｂは外部装置の書換動作を許可するための外部スイッチを示し、具体的には外部スイッチ２５ａは標準書換開始用であり、外部スイッチ２５ｂは強制書換開始用である。強制書換は、ＥＣＵ１内部ＣＰＵ１１のプログラムが異常な状態にある場合に強制的に書換を実行する際に使用する。
【００２２】
また、ＣＰＵ２１に設けられたパイロットランプ２６ａ、２６ｂは書換終了結果を示すパイロットランプであり、具体的にはパイロットランプ２６ａは書換正常終了時に点灯し、パイロットランプ２６ｂは書換不可能時に点灯する。
外部装置２に内蔵された電源回路２７は車両に搭載されたバッテリ３０から電圧を供給され、外部装置２を動作させるのに必要な定電圧を生成する。
【００２３】
接続用コネクタ１０を通して外部装置２とＥＣＵ１間に接続されたラインは外部装置２とＥＣＵ１間で通信インターフェース回路２２，１３を通して通信を行うための通信ライン３を示し、同じく接続用コネクタ１０を通して外部装置２とＥＣＵ１間に接続されたラインは外部装置２の書換電源供給回路２３よりＥＣＵ１内部の書き換え電源入力回路１２を通してＣＰＵ１１に書換電源を供給するための電源ライン４を示す。
【００２４】
外部装置２より接続用コネクタ１０を通してＥＣＵ１側に引き出されたライン８は外部装置２を動作させるためにバッテリ３０より外部装置２に内蔵された電源回路２７の電源入力端子に電源を供給する電源ライン８である。この電源ライン８は負側が接地されたバッテリ３０の正側に接続され、正側はＩＧ（イグニッション）スイッチ５を通し、電源ライン６によりＥＣＵ１に内蔵された電源回路１４の電源入力端子に接続される。
【００２５】
ＩＧスイッチ５はＥＣＵ１に電源を供給／遮断するために使用するスイッチを示し、ＩＧスイッチ５がＯＮの時のみＥＣＵ１は制御動作可能となる。７はＥＣＵ１のＧＮＤラインを示す。９は外部装置２のＧＮＤラインを示す。外部装置２のＧＮＤライン９は、ＥＣＵ１のＧＮＤライン７と同一電位にある。
【００２６】
次に本実施の形態の動作の詳細説明を図１〜３を用いて説明する。
図２はＣＵＰ１１に内蔵されたフラッシュＲＯＭ１１の内蔵プログラムの書換を実行する際の手順を示し、図３は書換実行時の時系列図を示す。
【００２７】
初めに、ＥＣＵ１の動作について説明する。
図３において、先ず、ＩＧスイッチ５をＯＮすると電源回路１４が起動し、バッテリ電圧をＥＣＵ１内部回路の動作に必要な安定化電圧に変換し、安定化電圧をＶＣＣ出力端子から出力する。
【００２８】
その後、期間Ｔ１後に電源回路１４のポートＲＳＴから論理１信号を出力し、またモノマルチバイブレータ１２４のポートＲＳＴＯからも同じく論理１信号を出力することにより、ゲート１２６の出力信号が論理０から論理１に変化し、ＣＰＵ１１のポートＲＳＴの入力信号が論理０から論理１に変化することによって、ＣＰＵ１１内部のフラッシュＲＯＭ内蔵プログラムが起動する。
【００２９】
ＣＰＵ１１の書換許可信号出力用のポートＰＣＳには、電源ＶＣＣに接続されたプルアップ抵抗１２７により、論理１の信号が供給されているため、プログラム動作によってポートＰＣＳより論理０出力を行うまでは、論理１の信号がゲート１２３のポートＡに供給される。
【００３０】
もしも、プログラムが異常状態となった場合では、期間Ｔ３後に電源検出遅延出力回路１２２からの出力が論理１となるため、ゲート１２３の論理積結果出力Ｃが１となり、スイッチ回路１２１のＣＳ入力が論理１となることによって、スイッチ回路１２１の内部スイッチがＯＮとなり、ＥＣＵ１内部で、書換電源の通電許可状態となる。
従って、ＣＰＵ１１内部プログラムが異常状態であってもフラッシュＲＯＭ内蔵プログラムの書換が実行可能となる。
【００３１】
図２のステップＳ５１においてＣＰＵ１１内蔵プログラムが正常かどうかを判定し、正常であれば、ステップＳ５２に移行する。ステップＳ５２では制御を実行する上で必要なＣＰＵ１１内部レジスタ類、ＲＡＭデータの初期設定を実行する。
【００３２】
次に、ステップＳ５３においてＣＰＵ１１の書換許可信号出力用のポートＰＣＳから論理０の出力を行うが、ステップＳ５３は図３のＴ２期間後の出力状態を示しており、期間Ｔ３以後に電源検出遅延出力回路１２２から論理１の出力がゲート１２３のポートＢに供給されるが、既にポートＡには論理０の信号が供給されているため、ゲート１２３の論理積出力結果Ｃが０となり、スイッチ回路１２１のＣＳ入力が論理０となることによって、スイッチ回路１２１内部スイッチがＯＦＦとなり、ＥＣＵ１内部で、書換電源の通電を禁止する状態となる。
【００３３】
従って、今後、通信手段を使用してＥＣＵ１に書換要求信号が送られてくるまでは書換禁止状態となり、誤ってＥＣＵ１内部のフラッシュＲＯＭ内蔵プログラムを書き換えられることを防止する。
【００３４】
次に、ステップＳ５４において制御を実行する上で必要な入力情報をＣＰＵ１１内部ポートＰＩＮから取り込み、内蔵ＲＡＭに記憶する。
次に、ステップＳ５５において内蔵ＲＡＭに記憶された入力情報をベースにして、制御を実現するための各種演算処理を実行する。
次に、ステップＳ５６において、ステップＳ５５で得られた各種演算結果をＣＰＵ１１内部ポートＰＯＵＴに出力する。
次に、ステップＳ５７において、通信手段を用いて外部装置２からのフラッシュＲＯＭ内蔵プログラム書換要求を受信したかどうかを判定し、書換要求がなければステップＳ５３にもどり、上述のステップＳ５３からＳ５６を繰り返し実行し、書換要求があれば、ステップＳ５８に移行する。
次に、ステップＳ５８において、書換要求に対する肯定応答を外部装置２に通信手段を用いて返信する。
次に、ステップＳ５９において、制御停止処理を実行し、フラッシュＲＯＭに内蔵されたプログラムの書換待ち状態とする。
次に、ステップＳ６０において、ＣＰＵ１１の書換許可信号出力用のポートＰＣＳから論理１の出力を行い、電源検出遅延出力回路１２２からの出力は論理１であることから、ゲート１２３の論理積結果出力Ｃが１となり、スイッチ回路１２１のＣＳ入力が論理１となることによって、スイッチ回路１２１内部スイッチがＯＮとなり、ＥＣＵ１内部で、書換電源の通電許可状態となる。
【００３５】
次に、ステップＳ６１においてＣＰＵ１１内部のブートＲＯＭに記憶されたプログラム（以後、ブートプログラムと称する）の起動待ち状態となる。
ブートプログラムの起動は、ＣＰＵ１１のポートＭＯＤＥの入力論理が論理１、すなわち、外部装置２からの書換電源が供給された状態で、ポートＲＳＴの入力論理が０から１に変化した場合に起動される。スイッチ回路１２１の内部スイッチがＯＮ状態において、外部装置２から書換電源が供給されるとＣＰＵ１１のポートＭＯＤＥ、ＶＰ共に論理１となると同時にモノマルチバイブレータ１２４にも論理１の信号が供給され、モノマルチバイブレータ１２４から論理１→論理０→論理１の変化を示す一過性のパルス信号を出力し、ＣＰＵ１１のポートＲＳＴに本パルス信号が供給される。
従って、本手順によって、ＣＰＵ１１内部のブートプログラムが起動されることになる。
【００３６】
次に、ステップＳ６３においてフラッシュＲＯＭ内蔵プログラムの消去要求待ち状態となり、通信手段を用いて消去要求を受信すると、ステップＳ６４に移行する。
次に、ステップＳ６４においてフラッシュＲＯＭ内蔵プログラムの消去をＣＰＵ１１内部ブートプログラムが実行する。プログラムの消去、書換の電源はポートＶＰから供給される書換電源を使用する。本ＣＰＵ１１内部のブートプログラムはフラッシュＲＯＭ内部には格納されていないため、消去の実行によって損壊することはない。
次に、ステップＳ６５において、フラッシュＲＯＭの全プログラム領域が消去されたかを判定する。消去が完了していれば、ステップＳ６６に移行する。
次に、ステップＳ６６においてフラッシュＲＯＭ内蔵プログラムの消去が終了したことを、通信手段を用いて書換装置である外部装置２に返信する。
【００３７】
次に、ステップＳ６７においてフラッシュＲＯＭ内部にプログラムの書き込みを実行する。書換データは、通信手段によって書換装置から送信されてくるデータを受信し、順次書き込み実施する。ステップＳ６８において、フラッシュＲＯＭの書換用データ受信が終了したかどうかを判定し、終了していなければ、再びステップＳ６７を実行する。ステップＳ６８において、書換終了信号を受信すると、ステップＳ６９に移行する。
次に、ステップＳ６９において書換終了信号に対する応答を送信し、ステップＳ７０に移行する。ステップＳ７０ではフラッシュＲＯＭ内蔵プログラムの再起動を待つために、リセット入力待ち状態となる。リセット入力が実行されると、再びステップＳ５０に戻る。
【００３８】
引き続き、外部装置２の動作について説明する。
外部装置２が起動後、ステップＳ１において、標準書換実行を行うため、スイッチ２５ａをＯＮし、ＯＮ信号を外部装置２内部のＣＰＵ２１が認識すると、ステップＳ２において、フラッシュＲＯＭ書換要求信号を通信手段を用いてＥＣＵ１に送信する。
【００３９】
次に、ステップＳ３において、フラッシュＲＯＭ書換要求信号に対するＥＣＵ１からの肯定応答待ちの状態となる。肯定応答を受信した場合は、ステップＳ４に移行し、ＣＰＵ２１のポートＰＯＵＴに論理１の出力を行い、ＥＣＵ１に対する書換電源出力をＯＮする。
【００４０】
ステップＳ３にて、肯定応答を受信しない場合には、ステップＳ１２にて受信待ちの時間切れを判断し、時間切れでなければ、ステップＳ３に戻る。時間切れであればステップＳ１３に移行し、ステップＳ１３にて書換不可能表示をパイロットランプ２６ｂに表示出力する。
【００４１】
ステップＳ１４にて強制書換実行を行うため、スイッチ２５ｂをＯＮし、ＯＮ信号を外部装置２内部のＣＰＵ２１が認識すると、ステップＳ１５に移行し、ＣＰＵ２１のポートＰＯＵＴに論理１の出力を行い、ＥＣＵ１に対する書換電源出力をＯＮする。
次に、ＣＰＵ２１のポートＰＯＵＴからの論理１出力の後にステップＳ５において、通信手段を用いてフラッシュＲＯＭ内蔵プログラムの消去要求をＥＣＵ１に送信する。
次に、ステップＳ６において、ＥＣＵ１からフラッシュＲＯＭ内蔵プログラムの消去終了応答の受信待ちを行い、消去終了応答を受信すると、ステップＳ７に移行し、受信していない場合にはステップＳ１６に移行する。ステップＳ１６にて受信待ちの時間切れを判断し、時間切れでなければ、ステップＳ６に戻る。時間切れであればステップＳ１７に移行し、ステップＳ１７にて書換不可能表示をパイロットランプ２６ｂに表示出力する。
【００４２】
次に、ステップＳ７において、フラッシュＲＯＭ内蔵用プログラムデータを通信手段を用いて送信し、ステップＳ８にてデータ送信が全て終了したかどうかを判断し、終了していなければステップＳ７に戻り、次のプログラムデータを送信する。データ送信が全て終了した場合には、ステップＳ９に移行する。
次に、ステップＳ９において、フラッシュＲＯＭ内蔵用プログラムの書換終了信号を通信手段を用いてＥＣＵ１へ送信する。
次に、ステップＳ１０において、外部装置２の書換終了信号に対するＥＣＵ１からの書換終了応答受信待ちとなり、書換応答を受信するとステップＳ１１に移行する。ステップＳ１１において、書換終了表示をパイロットランプ２６ａに表示出力する。
【００４３】
実施の形態２．
尚、上記実施の形態１において、ＥＣＵ１は電源電圧検出遅延出力回路１２２の遅延出力と書換許可信号との論理積を用いてスイッチ回路１２１のＯＮ／ＯＦＦを行っていたが、スイッチ回路１２１のＯＮ／ＯＦＦ制御をＣＰＵ１１と別の内蔵ＣＰＵの制御で行うことにより、実施の形態１と同等の効果を得ると共に回路構成を簡易化することができる。
【００４４】
以下、本実施の形態を図４について、実施の形態１からの変更点を説明する。図において、１３０は実施の形態１における電源検出遅延出力回路１２２、ゲート１２３、モノマルチバイブレータ１２４の機能を包括したＣＰＵ１３０である。
【００４５】
次に、本実施の形態の動作の詳細について説明する。
ＥＣＵ１内部の電源ＶＣＣが立ち上がり後、ＣＰＵ１３０はポートＲＳＴＯから論理１の信号を出力する。図３の期間Ｔ３を超えてもポートＣＳＩの入力信号が論理１を継続した場合、ＣＰＵ１３０はＣＰＵ１１が異常状態と判断し、ポートＣＳＯに論理１の信号を出力し、スイッチ回路１２１のポートＣＳの入力論理が論理１となることにより、スイッチ回路１２１内部のスイッチをＯＮ状態とする。
【００４６】
従って、外部装置２から書換電源電圧をＥＣＵ１内部のＣＰＵ１１に供給可能となる。次に外部装置２から書換電源電圧が供給され、インターフェース回路１２５からの出力信号が論理１となると、ＣＰＵ１３０のポートＶＰＤへ論理１の信号が供給され、本信号の検出と同時にＣＰＵ１３０はポートＲＳＴＯに一定期間のパルス信号すなわち、論理１→論理０→論理１を出力し、ＣＰＵ１１の内部動作プログラムをブートプログラムに切り換える。
【００４７】
以下、書換動作については、図２のステップＳ６３以降と同じである。
ＣＰＵ１１が正常動作を行っている場合においては、図３の期間Ｔ２後、ＣＰＵ１１のポートＰＣＳから論理０の信号を出力し、ＣＰＵ１３０のポートＣＳＩの入力信号が論理０となることによってＣＰＵ１３０は、ポートＣＳＯに論理０の信号を出力する。スイッチ回路１２１のポートＣＳには論理０の信号が入力されるため、スイッチ回路１２１内部のスイッチはＯＦＦ状態となり、外部装置２からの書換電源電圧はＣＰＵ１１に供給されない。
【００４８】
ＣＰＵ１１のポートＰＣＳから論理１の信号が出力されると、ＣＰＵ１３０のポートＣＳＩに論理０の信号が供給され、ＣＰＵ１３０はポートＣＳＯに論理１の信号を出力し、スイッチ回路１２１のポートＣＳの入力論理が論理１となることにより、スイッチ回路１２１内部のスイッチをＯＮ状態とする。
【００４９】
従って、外部装置２から書換電源電圧をＥＣＵ１内部のＣＰＵ１１に供給可能となる。次に外部装置２から書換電源電圧が供給され、インターフェース回路１２５からの出力信号が論理１となると、ＣＰＵ１３０のポートＶＰＤへ論理１の信号が供給され、本信号の検出と同時にＣＰＵ１３０はポートＲＳＴＯに一定期間のパルス信号すなわち、論理１→論理０→論理１を出力し、ＣＰＵ１１の内部動作プログラムをブートプログラムに切り換える。
以下、書換動作については、図２のステップＳ６３以降と同じである。
【００５０】
実施の形態３．
尚、上記各実施の形態では、フラッシュＲＯＭ内蔵プログラムの書換に書換電源を外部から供給することを必要としたが、書換電源用の別電源を必要としないＣＰＵについては実施の形態１のＣＰＵ１１のポートＶＰへの接続ラインを削除するだけで上記実施例と同等の効果を得ることが可能である。
【００５１】
【発明の効果】
請求項１の発明によれば、同一電源用ラインと同一通信用ラインにそれぞれ接続されたＣＰＵ搭載型の複数の自動車用電子制御装置と、前記電源用ラインと通信用ラインに接続され電源用ラインを通して前記各自動車用電子制御装置にプログラム書換用電源を供給し、且つ、前記通信用ラインを通して書き換え制御信号の通信を行う外部装置を備え、前記複数の自動車用電子制御装置の特定の１つは、前記通信用ラインを通して前記外部装置より書換要求信号が入力されたことを検出したことに基づき、又は自身の制御動作に基づき、前記外部装置からのプログラム書換用電源の入力を禁止、許可する書換電源入力制御手段を有するとともに、前記外部装置は、自動車用電子制御装置における応答信号がない場合に、自動車用電子制御装置の書換電源入力制御手段を作動させてプログラム書換用電源を入力させるプログラム強制書換手段を有するので、自動車用電子制御装置に書換用電源電圧が外部装置より送られた場合でもＣＰＵを保護することができるという効果がある。
【００５２】
請求項２の発明によれば、書換電源入力制御手段は各自動車用電子制御装置の制御動作時に前記外部装置からのプログラム書換用電源の入力を禁止するようにしたので、制御プログラムの保護を計ることができるという効果がある。
【００５５】
請求項３の発明によれば、外部装置は書換要求信号に対する肯定応答を所定時間経過しても受信されなかった時はプログラム異常と判定し、前記プログラム強制書換手段のＯＮ信号を認識すると前記書換電源入力制御手段を作動させる異常判定手段を有するので、自動車用電子制御装置は特にプログラム異常を監視する必要がないためソフトウェアの負担を軽減できるという効果がある。
【００５６】
請求項４の発明によれば、外部装置は自動車用電子制御装置に送信した既存のプログラムの消去要求に対する消去終了信号を所定時間経過しても受信されなかった時は書換不能を表示する表示手段を有するので、ユーザにとっての使い勝手が向上するという効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による外部装置とＥＣＵ間の通信ライン接続状況と、ＥＣＵ内部回路のブロック図を示す。
【図２】  この発明の実施の形態によるＥＣＵ内部のフラッシュＲＯＭ内蔵プログラムの書換手順であるフローチャートを示す。
【図３】  この発明の実施の形態によるＥＣＵ内部のフラッシュＲＯＭ内蔵プログラムの書換手順の時系列図を示す。
【図４】  この発明の他の実施の形態による外部装置とＥＣＵ間の通信ライン接続状況と、ＥＣＵ内部回路のブロック図を示す。
【図５】  従来のメモリ書換装置とＥＣＵ間の通信ライン接続状況と、ＥＣＵ内部回路ブロック図を示す。
【符号の説明】
１  ＥＣＵ、２  外部装置、３  通信ライン、４  書換電源ライン、５  ＩＧスイッチ、６，８  電源ライン、１１，２１，１３０  ＣＰＵ、１２  書換電源入力回路、１３，２２  通信インターフェース回路、２３  書換電源供給回路、２６ａ，２６ｂ  パイロットランプ、１２１  スイッチ回路、１２２  電源検出遅延出力回路。
【図１】
0003672755.tif 000002
【図２】
0003672755.tif 000003
【図３】
0003672755.tif 000004
【図４】
0003672755.tif 000005
【図５】
0003672755.tif 000006