(57)【特許請求の範囲】
【請求項１】
複数の放送チャンネルを受信しアナログ映像信号を出力するＴＶチューナと、前記映像信号をデジタル画像データに変換するＡ／Ｄ（アナログ／デジタルコンバータ）と、前記デジタル画像データをフィールド単位で且つ、複数チャンネルの画像データを分割して記憶するフィールドメモリと、前記アナログ映像信号より同期信号を分離する同期分離部と、前記同期信号に同期した水平パルス、垂直パルス、およびサンプリングクロック等を生成するＰＬＬ回路と、前記フィルドメモリを制御して、複数の受信チャンネルの画像をマルチ画面表示させる画像制御部、前記ＴＶチューナ、および画像制御部などを制御する制御部等より構成されるマルチチャネル表示装置において、
前記同期分離された複数チャンネルの同期信号の同期位相および同期周期を計測する手段と前記計測結果を受信チャンネルと共に記憶する手段とを有する同期位相計測部と、前記記憶した受信チャンネル毎の同期位相データと同期周期データにより、新たに切換えたチャンネルの同期位相を予測演算し、前記垂直パルス、水平パルスなどの位相を補正する同期位相補正部とを付加し、
前記チャンネル毎の同期周期と同期位相とを計測・記憶し、前記記憶した同期周期データおよび同期位相データより、新たに選局したチャンネルの同期位相を予測演算し、位相補正した前記フィールドメモリ制御用の同期信号を生成すること特徴とするマルチチャンネル表示装置。
【請求項２】
前記同期位相計測部を、
水平同期信号の同期周期を計測し水平周期データを生成する水平周期計測部と、前記水平周期データをチャンネル毎に一時記憶させる水平周期メモリと、垂直同期信号の同期位相を計測し垂直位相データを生成する垂直位相計測部と、前記垂直周期データをチャンネル毎に一時記憶させる垂直周期メモリと、前記水平周期計測、垂直同期位相計測、および、同期位相補正演算等の基準の時間データを生成する標準時計部とで構成することを特徴とする請求項１に記載のマルチチャンネル表示装置。
【請求項３】
前記同期位相計測部に、チャンネル毎の垂直同期位相データより、垂直同期位相の最も近接するチャンネルを順番演算し、チャンネル順番データを記憶する順番演算器を追加設置し、前記チャンネル順番データの順番に沿って受信チャンネルを選局することを特徴とする請求項２に記載のマルチチャンネル表示装置。
【請求項４】
前記同期位相補正部を、
新たなチャンネルの選択に当たり、前記垂直位相データと前記水平周期データと前回選局時からの経過時間データとを乗算し、垂直補正データを演算出力する垂直補正演算器と、前記ＰＬＬ回路より出力水平パルスを計数する水平カウンタと、前記水平カウンタのカウント数が定められた数に達すると垂直パルスを発生し、前記水平カウンタをリセットする垂直パルス生成部とで構成することを特徴とする請求項１に記載のマルチチャンネル表示装置。
【請求項５】
前記同期位相計測部に、水平同期信号の位相を計測し水平位相データを生成する水平位相計測部と前記水平位相データをチャンネル毎に一時記憶させる水平位相メモリと、
前記同期位相補正部に、前記水平位相データおよび前記水平周期データより、水平位相の補正を行う水平補正データを演算する水平補正演算器と、前記水平補正データに基づき前記ＰＬＬ回路のＭ／Ｎ（分周）カウンタの出力位相を、シフトする位相シフタとを追加設置し、前記チャンネル毎の水平同期信号の同期周期および同期位相を計測・記憶し、前記記憶した同期周期データおよび同期位相データにより、新たに選局したチャンネルの水平同期位相を予測演算し、水平補正データを演算出力し、該水平補正データにより前記位相シフタの位相を補正することを特徴とする請求項１に記載のマルチチャンネル表示装置。
【請求項６】
前記標準時計部が生成する時計データを、前記フィールドメモリの画像データ読出用基準クロック及び同期信号とすることを特徴とする請求項２に記載のマルチチャンネル表示装置。
【請求項７】
前記標準時計部が生成する時計データを、前記受信した特定チャンネルの同期信号に同期した、基準クロック及び同期信号とすることを特徴とする請求項２に記載のマルチチャンネル表示装置。
【発明の詳細な説明】
【０００１】
【本発明の技術分野】
複数のチャンネルを受信し、マルチチャンネル表示する表示装置における、画像制御用のサンプリングクロックおよび同期信号の生成に関わる。
【０００２】
【従来の技術】
従来のマルチチャンネルを表示する表示装置は、図３に示すように、多数の放送チャンネルを受信し、アナログ映像信号を復調するＴＶチューナ１と、前記アナログ映像信号を輝度信号と色度信号に分離するＹＣ分離部５と、前記輝度信号および色度信号よりＲＧＢ信号を復調するＲＧＢ復調部６と、前記ＲＧＢ信号をデジタル画像データに変換するＡ／Ｄ７と、前記アナログ映像信号より水平および垂直同期信号を分離出力する同期分離部２と、前記同期信号に同期した水平パルス、垂直パルス、及びサンプリングクロック等を生成するＰＬＬ回路３と、前記デジタル画像データをフィールド単位で且つ、複数のチャンネルの画像データを分割して記憶するフィールドメモリ８と、前記フィルドメモリを制御して複数の受信チャンネルの画像をマルチ画面表示させる画像制御部４、および、前記チューナ、画像制御部などを制御する制御部等とで構成される。  制御部９は二十以上の放送チャンネルを順次選局し、該チャンネル毎の画像データをフィールドメモリに書込み指令を出す。  ＰＬＬ回路３は、チャンネル毎に同期周期および同期位相が異なることから、新たな選局の度に同期分離部２で同期分離された同期信号に同期したサンプリングクロック、水平パルス及びに垂直パルスを生成する。  画像制御部４は、該生成された水平パルス及びに垂直パルスを基準に、フィールドメモリ８に書込む画像の書込タイミング信号を生成し、フィールドメモリに入力する。  前記放送チャンネル毎の同期信号の位相は、図４（イ）に示すように、１垂直期間未満の位相差を有しており、且つその同期周期は僅かに異なっており、各チャンネルの同期位相差は一定では無く変化する。  前記画像制御部４は、選局直後の垂直パルスt2から第二番目の垂直パルスt3の期間画像データを書込むよう制御する。  この為、t1からt2の期間の画像データは無効となり、無効期間は最大約１垂直期間に達する。  結果として、多数のチャンネルを選局サーチするのに時間が掛かり、マルチ表示画面の動きを遅くする。  これを解消するため、チャンネル切替時に、画像データ取込み用同期信号の位相同期を早める手段が求められている。
【０００３】
【発明が解決しようとする課題】
この問題に鑑み、チャンネル毎の同期信号の位相差は有るものの、その周期誤差は１０のマイナス５乗のオーダであることに着目し、各チャネル毎の同期周期と同期位相を、標準時計部の時計データで計測・記憶し、記憶したデータにより、新たに選局したチャンネルの同期位相を予測演算し、位相補正したフィールドメモリ制御用の同期信号を生成することを目的とする。
【０００４】
【課題を解決するための手段】
図１に示すように、
複数の放送チャンネルを受信し、アナログ映像信号を出力するＴＶチューナと、前記映像信号をデジタル画像データに変換するＡ／Ｄと、前記デジタル画像データをフィールド単位で且つ、複数チャンネルの画像データを分割して記憶するフィールドメモリと、前記アナログ映像信号より同期信号を分離する同期分離部と、前記同期信号に同期した水平パルス、垂直パルス、サンプリングクロック等を生成するＰＬＬ回路と、前記フィールドメモリを制御して複数の受信チャンネル画像をマルチ画面表示させる画像制御部と前記ＴＶチューナ、画像制御部などを制御する制御部等より構成されるマルチチャネル表示装置において、
前記同期分離された複数チャンネルの同期信号の同期位相と同期周期を計測する手段と前記計測結果を受信チャンネルと共に記憶する手段とを有する同期位相計測部と、前記記憶した受信チャンネル毎の同期位相データおよび同期周期データにより、新たに切換えたチャンネルの同期位相を予測演算し、前記垂直パルス、水平パルスなどの位相を補正する同期位相補正部とを付加する。
【０００５】
さらに、前記同期計測部を、
水平同期信号の周期を計測し、水平周期データを生成する水平周期計測部と、前記水平周期データをチャンネル毎に一時記憶させる水平周期メモリと、垂直同期信号の位相を計測し垂直位相データを生成する垂直位相計測部と、前記垂直周期データをチャンネル毎に一時記憶させる垂直周期メモリと、前記水平周期計測、垂直同期位相、および、同期位相補正演算等の基準の時間データを生成する標準時計部とで構成する。
【０００６】
さらに、前記同期計測部に、チャンネル毎の垂直同期位相データより、位相の最も近接するチャンネルを順番演算して、チャンネル順番データを記憶する順番演算器を追加設置する。
【０００７】
さらに、前記同期位相補正部を、
新たなチャンネルの選択に当たり、垂直位相データと水平周期データと前回選局時からの経過時間データとを演算し、垂直補正データを演算出力する垂直補正演算器と、ＰＬＬ回路よりの出力水平パルスを計数する水平カウンタと、前記水平カウンタのカウント数が定められた数に達すると垂直パルスを発生し、且つ前記水平カウンタをリセットする垂直パルス生成部とで構成する。
【０００８】
さらに、前記同期位相計測部に、水平同期信号の位相を計測し、水平位相データを生成する水平位相計測部と水平位相データをチャンネル毎に一時記憶させる水平位相メモリと、
前記同期位相補正部に、水平位相データと水平周期データとより、水平位相の補正を行う水平補正データを演算する水平補正演算器と、水平補正データに基づき、ＰＬＬ回路のＭ／Ｎカウンタの出力位相をシフトする位相シフタとを追加設置する。
【０００９】
さらに、前記標準時計部のが生成する時計データを、フィールドメモリの画像データ読出用基準クロック及び同期信号とする。
さらに、前記標準時計部のが生成する時計データを、受信した特定チャンネルの同期信号に同期した、基準クロック及び同期信号とする。
【００１０】
【発明の実施の形態】
同期位相計測部は、チャンネル毎の同期信号の同期周期と同期位相とを、標準時計部が生成する時計データを基に、計測・記憶する。  同期位相補正部は、記憶した両データを基に、新たに選局したチャンネルの同期位相を予測演算し、位相補正したフィールドメモリ制御用の同期信号を生成する。
【００１１】
さらに、チャンネル毎の垂直同期位相データより、位相の最も近接するチャンネルを順番演算して、チャンネル順番データを記憶し、該チャンネル順番データの順番に沿って受信チャンネルを選局する。
【００１２】
さらに、チャンネル毎の水平同期信号の同期周期および同期位相を計測・記憶し、記憶した両データにより、新たに選局したチャンネルの水平同期位相を予測演算し、水平補正データを演算出力し、該水平補正データにより位相シフタの位相を補正する。
【００１３】
前記標準時計部が生成する時計データを、フィールドメモリの画像データ読出用基準クロック及び同期信号、もしくは、受信した特定チャンネルの同期信号に同期した、基準クロック及び同期信号とする。
【００１４】
【実施例】
図１は本発明による１実施例の要部ブロック図、図２は他の実施例の要部ブロック図である。
図１において、
１、２、３、４、５、６、７、８および９は、従来技術の説明と同等の機能であり説明を省略する。  １１は同期分離された複数チャンネルの同期信号の同期位相と同期周期を計測する手段と前記計測結果を受信チャンネルと共に記憶する手段とを有する同期位相計測部、１２は記憶した受信チャンネル毎の同期位相データと周期データにより、新たに切換えたチャンネルの同期位相を予測演算し、前記垂直パルス、水平パルスなどの位相を補正する同期位相補正部である。
【００１５】
図２において、
３ａは受信した映像の水平同期信号と装置内部生成の水平パルスの位相を比較し、誤差信号を出力する位相比較部、３ｂは該誤差信号をフィルタリングするフィルタ、３ｃは該フィルタリングされた誤差信号により周波数制御され、画像データのサンプリングクロックを発振出力するＶＣＯ、３ｄはＶＣＯの発振周波数を分周して水平パルスを生成するＭ／Ｎカウンタである。  １１ａは水平同期信号の同期位相を内部基準位相からの偏差時間として計測し、水平位相データを出力する水平位相計測部、１１ｂは水平同期信号の同期周期を計測し、水平周期データを出力する水平周期計測部、１１ｃは垂直同期信号の同期位相を内部基準位相からの偏差時間として計測し、垂直位相データを出力する垂直位相計測部計測、１１ｄはチャンネル毎の水平位相データを一時記憶する水平位相メモリ、１１ｅはチャンネル毎の水平周期データを一時記憶する水平周期メモリ、１１ｆはチャンネル毎の垂直データを一時記憶する垂直位相メモリ、１１ｇは、前記垂直位相データの差の少ない順にチャンネル番号を演算し、該順番で受信チャンネルを選局する選局データを演算出力する順番演算器、１１ｈは内部の標準時間データを生成する標準時計部である。
【００１６】
１２ａは新たなチャンネルの選択に当たり、垂直位相データと水平周期データと前回選局時からの経過時間データとを演算し、垂直補正データを演算出力する垂直補正演算器、１２ｂはＰＬＬ回路よりの出力水平パルスを計数する水平カウンタ、１２ｃは水平カウンタのカウント数が定められた数に達すると、垂直パルスを発生し、前記水平カウンタをリセットする垂直パルス生成部、１２ｄは水平補正データに基づき、ＰＬＬ回路のＭ／Ｎカウンタの出力位相をシフトする位相シフタ、１２ｅは水平位相データと水平周期データとより、水平補正データを演算出力する水平補正演算器である。
【００１７】
本発明の実施例は以上の内容で構成されている。  図４および５の画像の垂直同期と画像書込みタイミング図を加え、詳細な動作説明を行う。
従来技術において、画像データの取込み開始は、図４（イ）▲２▼に示すように、1 chの書込み終了タイミングt1より数えて、最初の垂直同期位置t2であり、t1からt2までは待機状態に成っている、以下t3からt4、・・・、tn-1からtnまでが待機状態にある。  垂直方向の画像書込タイミングは、垂直パルスを起点に水平パルスを計数し、一定値に達すると画像データの書込みを開始するよう、画像制御部４は制御している、一方、この間垂直パルスは生成されない。
本発明の実施例は以上の内容で構成されている。  図４および５の画像の垂直同期と画像書込みタイミング図を加え、詳細な動作説明を行う。
従来技術において、画像データの取込み開始は、図４（イ）▲２▼に示すように、1 chの書込み終了タイミングt1より数えて、最初の垂直同期位置t2であり、t1からt2までは待機状態に成っている、以下t3からt4、・・・、tn-1からtnまでが待機状態にある。  垂直方向の画像書込タイミングは、垂直パルスを起点に水平パルスを計数し、一定値に達すると画像データの書込みを開始するよう、画像制御部４は制御している、一方、この間垂直パルスは生成されない。
【００１８】
本発明よる実施例では、
水平位相計測部１１ａは、チャンネル毎の水平同期信号の同期位相を標準時計部１１ｈが生成する時計データを基に計測し、水平位相データを計測出力する。水平周期計測部１１ｂは同様水平周期データを計測出力し、垂直位相計測部１１ｃは垂直位相データを計測出力する。  前記水平位相データ、水平周期データおよび垂直位相データは、水平位相メモリ１１ｄ、水平周期メモリ１１ｅおよび垂直位相メモリ１１ｆに、受信チャンネル毎に一時記憶し、これらの記憶データは随時更新される。  さらに順番演算部１１ｇはチャンネル毎の垂直同期位相データより、同期位相の最も近接するチャンネルを順番演算して、チャンネル順番データを記憶し、該記憶した順番データにより、図４（ロ）に示すように、新な選局チャンネルを、垂直同期位相の近い順番に選択制御する。  垂直補正演算器１２ａは、新たなチャンネルが選択されるとt2、前回のn chの垂直位相データに、今回迄の経過時間データと水平周期データとを乗算したデータを加算し、現時点の予測垂直位相として垂直補正データを演算出力する。  一方水平カウンタ１２ｂは、ＰＬＬ回路３からの水平パルスを計数し、一定の数値になると垂直パルスを出力すると共に、水平カウンタをクリアーする。  また同期分離部２よりの垂直同期信号でもクリアされる。  前記垂直補正データは水平カウンタ１２ｂのデータロード端子より入力され、該水平カウンタの現時点のカウント値を該垂直補正データに置換える。  この結果、水平カウンタ出力は切替直後の画像データの垂直位相とされ、図４（ロ）に示すように、直ちに画像データの書込みが可能となる。
【００１９】
さらに、ＰＬＬ回路３の引込み時間の短縮を図るため、水平補正演算器１２ｅは、垂直補正演算器と同様、水平位置データ、水平周期データおよび経過時間データとを演算し現時点の水平補正データを演算出力する。  ＰＬＬ回路３は、各受信チャンネルの水平周期のズレが微小であることから周期面では同期状態を保っており、位相のみが一致して居ない状態にある。  そこで位相シフタ１２ｄを設け、前記水平補正データにより位相シフトした水平パルスを位相比較部３ａに入力させると共に、水平パルスとして出力する。
【００２０】
さらに、図５は、標準時計部１１ｈの時計データを、フィールドメモリの画像データ読出用基準クロック及び同期信号、もしくは、受信した特定チャンネルの同期信号に同期した、基準クロック及び同期信号としたものである。
【００２１】
【発明の効果】
以上に説明したように実施され、以下の効用を発揮する。
同期位相計測部は、チャンネル毎の同期信号の同期周期と同期位相とを、標準時計部が生成する時計データを基に、計測・記憶し、記憶したデータに基づき新たに選局したチャンネルの同期位相を予測演算し、位相補正したフィールドメモリ制御用の同期信号が生成がされた。
さらに、チャンネル毎の垂直同期位相データより、位相の最も近接する順番に受信チャンネルを選局することが可能となった。
さらに、前記標準時計部が生成する時計データを、フィールドメモリの画像データ読出用の基準クロック及び同期信号、もしくは、受信した特定チャンネルの同期信号に同期した基準クロック及び同期信号とすることが出来た。
【図面の簡単な説明】
【図１】本発明による１実施例の要部ブロック図である。
【図２】本発明による他の実施例の要部ブロック図である。
【図３】従来技術による要部ブロック図である。
【図４】従来技術及び本発明による１実施例の画像の垂直同期と画像取込みタイミング図である。
【図５】本発明による他実施例の画像の垂直同期と画像取込みタイミング図である。
【符号の説明】
１  ＴＶチューナ
２  同期分離部
３  ＰＬＬ回路
３ａ  位相比較部
３ｂ  フィルタ
３ｃ  ＶＣＯ
３ｄ  Ｍ／Ｎカウンタ
４  画像制御部
５  ＹＣ分離部
８  フィールドメモリ
９  制御部
１１  同期位相計測部
１１ａ  水平位相計測部
１１ｂ  水平周期計測部
１１ｃ  垂直位相計測部
１１ｄ  水平位相メモリ
１１ｅ  水平周期メモリ
１１ｆ  垂直位相メモリ
１１ｇ  順列演算器
１１ｈ  標準時計部
１２  同期位相補正部
１２ａ  垂直補正演算器
１２ｂ  水平カウンタ
１２ｃ  垂直パルス生成部
１２ｄ  位相シフタ
１２ｅ  水平補正演算器
【図１】
0003726426.tif 000002
【図２】
0003726426.tif 000003
【図３】
0003726426.tif 000004
【図４】
0003726426.tif 000005
【図５】
0003726426.tif 000006