(57)【特許請求の範囲】
【請求項１】
互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１集積回路とを接続する第１接続配線、上記接続端子と上記第２集積回路とを接続する第２接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有し、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記第２集積回路が、その実装面における中央部の上記接続端子側長辺端縁部の近傍にまとめて配置された、上記第２接続配線を接続するための接続電極を有し、
上記実装基板において、上記第１接続配線が、上記第２集積回路の実装領域を通過するように固定して配され、かつ上記第２接続配線の両側に分けて配され、第２接続配線のない上記第２集積回路の中央部でまとめられていることを特徴とする表示素子駆動装置。
【請求項２】
上記第２出力配線が、上記第２集積回路の両端部から上記第１集積回路の両側方を通過するように配され、
上記第１接続配線が、第２集積回路の両端部間を通過するように配されていることを特徴とする請求項１に記載の表示素子駆動装置。
【請求項３】
互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１集積回路とを接続する第１接続配線、上記接続端子と上記第２集積回路とを接続する第２接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記第１接続配線が上記第２集積回路の実装領域を通過するように固定して配され、
長方形をなす上記第２集積回路が、その実装面における長辺側の２つの側端縁近傍かつ上記第２集積回路の両端部に列をなして配された、上記出力配線を接続するための第１接続電極と、上記実装面において上記第２集積回路の長辺側の２つの側端縁近傍に列をなして配された上記第１接続電極の２つの列の間に配置された、上記第２接続配線を接続するための第２接続電極とを有していることを特徴とする表示素子駆動装置。
【請求項４】
上記実装基板が、上記出力配線が、上記第２集積回路の両端部から上記第１集積回路の両側方を通過するように配され、
上記第１接続配線が、第２集積回路の両端部間を通過するように配されていることを特徴とする請求項３に記載の表示素子駆動装置。
【請求項５】
互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１および第２集積回路とを接続する接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記接続配線が、上記第２集積回路の実装領域における上記第２集積回路の両端部間を通過するように固定して配され、
上記第２集積回路が、その実装面において、上記接続配線の通過位置に上記接続配線の一部との電気的接続のための接続電極を有していることを特徴とする表示素子駆動装置。
【請求項６】
互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１集積回路とを接続する接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記接続配線が、上記第２集積回路の実装領域における上記第２集積回路の両端部間を通過するように固定して配され、
上記第２集積回路が、上記接続配線を通過する信号の少なくとも１つの信号に所定の処理を施す処理回路をその内部に有するとともに、その実装面における中央部の上記接続端子側長辺端縁部の近傍に配置された、上記接続端子側の上記接続配線を上記処理回路に接続するための接続端子側接続電極と、その実装面における中央部の上記表示素子側長辺端縁部の近傍に配置された、上記表示素子側の上記接続配線を上記処理回路に接続するための表示素子側接続電極とを有していることを特徴とする表示素子駆動装置。
【請求項７】
上記実装基板が、上記第２出力配線が、上記第２集積回路の両端部から上記第１集積回路の両側方を通過するように配され、
上記接続配線が、第２集積回路の両端部間を通過するように配されていることを特徴とする請求項５または６に記載の表示素子駆動装置。
【請求項８】
上記表示素子と、
請求項１ないし７のいずれか１項に記載の表示素子駆動装置とを備えていることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示素子等の表示素子を駆動する駆動回路が集積された集積回路を表示素子に接続される実装基板に実装する構造を有する表示素子駆動装置およびそれを備えた表示装置に関するものである。
【０００２】
【従来の技術】
一般に、マトリクス型の液晶表示パネルは、図１３に示すような構造を有している。具体的には、この液晶表示パネルは、走査線電極群１０１と、データ線電極群１０２と、両電極群１０１・１０２との間に挟持された液晶（図示せず）とを有している。走査線電極群１０１は、互いに並行に配された横方向に延びる走査線電極Ｘ１〜Ｘｍからなる。一方、データ線電極群１０２は、走査線電極Ｘ１〜Ｘｍと直交し、かつ互いに平行に配置された縦方向に延びるデータ線電極Ｙ１〜Ｙｎからなる。また、走査線電極Ｘｉ（ｍ＝ｉ）とデータ線電極Ｙｊ（ｎ＝ｊ）とが交差する部分には画素部Ｐが形成される。
【０００３】
このような液晶表示パネルの代表的な駆動方式としては、特開昭６０−２２２８３５号公報（液晶マトリクス表示パネルの駆動方式）、特開昭６２−３２２９号公報（液晶駆動方式）等に開示されている駆動方式が挙げられる。これらの駆動方式は、画素部の液晶をアドレスする際に、走査線電極とデータ線電極とを介して画素部に信号を与えることによって、画素部の液晶が光学的性質（光透過率）を変化するに足る電圧を印加している。このようなアドレス方法は、ＴＦＴ(Thin Film Transistor)、ＳＴＮ(Super Twisted Nematic) 等の液晶表示パネルのタイプに関わらず、マトリクス構造で画素部に電圧を与える仕組みの液晶表示パネルに共通する駆動方法である。
【０００４】
上記の駆動方法のように、マトリクス型の液晶表示パネルを駆動するには、走査信号とデータ信号とを画素部に与える必要がある。このため、図１４および図１５に示すように、液晶パネル１１１のガラス基板１１１ａに形成される表示エリア１１１ｂの１辺側にデータ線側駆動用ＬＳＩチップ（以降、データＬＳＩチップと称する）１１２を配置し、液晶パネル１１１の他の辺側に走査線側駆動用ＬＳＩチップ（以降、走査ＬＳＩチップと称する）１１３を配置する構成が一般的である。
【０００５】
図１４に示す実装構造では、データＬＳＩチップ１１２（図中、ＬＳＩチップ）が実装されたＴＣＰ(Tape Carrier Package)１１４および走査ＬＳＩチップ１１３（図中、ＬＳＩチップ）が実装されたＴＣＰ１１５が、電極を配したガラス基板１１１ａに接続されている。
【０００６】
図１５に示す実装構造では、両ＬＳＩチップ１１２・１１３が、ＣＯＧ(Chip On Glass) と呼ばれる実装形態でガラス基板１１１ａ上に直接実装されている。ガラス基板１１１ａには、両ＬＳＩチップ１１２・１１３に制御信号、電源電圧等を入力するためのフレキシブルプリント基板１１６が接続されている。
【０００７】
その他の実装形態としては、図１６に示すように、単一のＬＳＩチップ１１７（図中、ＬＳＩチップ）が実装されたＴＣＰ１１８をガラス基板１１１ａの１辺側に接続する方式がある（特開平６−３４９８７号公報参照）。上記のＬＳＩチップ１１７は、データ信号と走査信号とを発生する駆動回路が併せて集積されている。
【０００８】
さらに他の実装構造としては、図１７に示すように、データＬＳＩチップ１１２の両側に２個の走査ＬＳＩチップ１１３・１１３をＴＣＰ１１９上に配置し、そのＴＣＰ１１９をガラス基板１１１ａの１辺側に接続する方式がある（特開平６−３４９８７号公報および特開平６−１１７２１号公報参照）。この方式では、表示エリア１１１ｂをガラス基板１１１ａの中央に配置するため、ＴＣＰ１１９から表示エリア１１１ｂまでの走査線電極用の配線が表示エリア１１１ｂの両側に分けて配置されている。このため、２個の走査ＬＳＩチップ１１３・１１３を設けている。
【０００９】
【発明が解決しようとする課題】
ところが、図１４および図１５に示す従来の実装構造では、液晶パネル１１１の少なくとも２辺の側端部に駆動信号を発生する両ＬＳＩチップ１１２・１１３を実装する必要がある。このため、図１４に示すように、それらを実装したＴＣＰ１１４・１１５が少なくとも必要であるので、実装構造が複雑になり、それに伴って部品点数が増加する。したがって、このような実装構造は、コストが嵩むという不都合がある。
【００１０】
また、図１５に示すＣＯＧ技術を使用した場合、データＬＳＩチップ１１２と走査ＬＳＩチップ１１３をガラス基板１１１ａの少なくとも２辺側に実装する必要がある。このような実装構造では、ガラス基板１１１ａの中央と、実際の表示エリア１１１ｂの中央が一致しなくなるため、液晶パネル１１１を搭載した機器の中央と表示エリア１１１ｂの中央とを合わせるために、表示エリア１１１ｂの周辺の非表示エリア（額縁）を広く確保する必要がある。
【００１１】
例えば、図１８に示すように、非表示領域における両ＬＳＩチップ１１２・１１３が実装されない非実装部の幅は狭くてもよいが、ガラス基板１１１ａの非表示領域における両ＬＳＩチップ１１２・１１３を実装する実装部の幅は広くなければならない。具体的には、実装部の幅が５ｍｍであり、非実装部の幅が１ｍｍであり、ガラス基板１１１ａの端縁から液晶パネル１１１を収容する筐体１２１までの距離が１ｍｍである場合、表示エリア１１１ｂの端から筐体１２１の内壁までの寸法は実装部側で６ｍｍであり、非実装側で２ｍｍである。
【００１２】
図１５の構成を上記の寸法にしたがって作製すると、液晶パネル１１１を搭載する機器の形状は、図１８に示すように、表示エリア１１１ｂが筺体１２１の右側に偏る。機器にもよるが、一般的に、表示エリア１１１ａの中心は筺体１２１の左右端から等しい距離にある方が見栄えがよい。このため、図１９に示すように、表示エリア１１１ｂの端から筺体１２１の内壁までの寸法を表示エリア１１１ｂの左右で６ｍｍ確保し、筺体１２１を左右対称に形成する必要がある。しかしながら、このような筐体１２１では、横方向の長さが不要に大きくなってしまう。
【００１３】
一般のＴＣＰでは、フィルムにスリットを設けて折り曲げることができるため、ＣＯＧによる前述の実装構造のような問題は少ない。しかしながら、図１４に示す実装構造でも、ＴＣＰ１１４・１１５とガラス基板１１１ａとの接続領域が２ｍｍ程度の幅で必要となるので、ＣＯＧほど顕著ではないが、筺体１２１の形成において同様な不都合が生じる。
【００１４】
図１６に示す実装構造では、ＬＳＩチップ１１７内に液晶パネル１１１を駆動するための回路構成を全て組み込む必要がある。例えば、１２８×１６４画素のカラー液晶パネルを駆動する場合、１２８×３（Ｒ，Ｇ，Ｂ）本のデータ線電極および１６４本の走査線電極を要するため、ＬＳＩチップ１１７は、合わせて５４８個の駆動端子を有する必要がある。
【００１５】
データ線電極を表示エリア１１１ｂにおいて上下に２分割して、ガラス基板１１１ａの上部および下部に配置した２個のＬＳＩチップで液晶パネル１１１を駆動する構成も考えられる。この構成では、上部および下部のＬＳＩチップについて、１２８×３本のデータ線電極および８２本の走査線電極が割り当てられるので、１つのＬＳＩチップは、合わせて４６６個の駆動端子を有する必要がある。
【００１６】
しかしながら、多くの駆動回路とこれらに対応する端子とを内蔵した単一のＬＳＩチップは、面積が大きいために、１ウェハでの取れ数が少なくなるため、製造コストが割高である。
【００１７】
また、一般に、液晶材料の光学的特性（光透過率）を変化させるための電圧は、実効電圧で１０Ｖ程度である。しかしながら、液晶材料の信頼性保持のため、液晶に印加される電圧を交流化することが一般的である。このため、駆動方法によっては、実際の駆動電圧は、±１０Ｖ（振幅では２０Ｖ）程度が必要になる。
【００１８】
ロジック回路等の低電圧駆動（５Ｖ程度）の回路を作製する通常のＬＳＩプロセスに比べて、高電圧駆動（２０Ｖ等）の回路を作製するプロセスでは、製造コストが高い上、耐圧を確保するためにＬＳＩチップを大きい面積に形成する必要がある。
【００１９】
駆動方法等によっては、本数の多いデータ線電極の電圧を低く設定できる場合がある。この場合、ロジック回路等を作製する一般的なプロセスでデータ線電極側のＬＳＩチップを作製することができる。一般的なＬＳＩプロセスで作製される回路は０Ｖ〜５Ｖ程度の電圧範囲を駆動電圧として用いるので、上記のようなデータ線電極側のＬＳＩチップを用いた場合、液晶駆動の電圧が不足する。このため、液晶駆動電圧を、走査側電極の駆動電圧を高くすることによって補う必要がある。これにより、高価な高耐圧のＬＳＩプロセスで作製されるのは、走査線電極側のＬＳＩチップのみとなるので、駆動装置としてのトータルコストを低く抑えることができる。
【００２０】
しかしながら、図１６に示すように、単一のＬＳＩチップ１１７を用いる実装構造では、データ線電極側および走査線電極側に分けてＬＳＩチップを作製することができない。このため、ＬＳＩチップ１１７を高価な高耐圧プロセスで作製しなければならず、ＬＳＩチップ１１７の製造コストを低減することはできない。
【００２１】
一方、図１７に示す実装構造では、２個の走査ＬＳＩチップ１１３・１１３がＴＣＰ１１９上に配されているので、データＬＳＩチップ１１２と走査ＬＳＩチップ１１３・１１３とでＬＳＩプロセスを分けることができる。それゆえ、この実装構造は、図１６の実装構造に比べてＬＳＩチップのコストを低く抑えることができる。しかしながら、２個の走査ＬＳＩチップ１１３・１１３を有するため、外部から入力される走査線駆動用の制御信号を、ＴＣＰ１１９の接続端子群１１９ａの両側に設けられた端子からそれぞれ入力する必要がある。このため、ＴＣＰ１１９の周辺部の構造が複雑になり、駆動装置としての部品点数が増加してコスト高を招く。
【００２２】
図２０に示すように、ＴＣＰ１３１に駆動用のＬＳＩチップ１３２を実装する場合では、下記の構造が用いられる。このＴＣＰ１３１において、信号を伝達するためのリード１３３…が絶縁性のフィルム基材１３４上に接着層１３５を介して固定されている。ＬＳＩチップ１３２は、ＬＳＩチップ１３２の実装面に設けられたバンプ１３６…をリード１３３…に固定することによって、リード１３３…に取り付けられる。配線層を形成するリード１３３…は、ソルダレジスト等からなる保護材１３６によって保護されている。そして、ＬＳＩチップ１３２およびリード１３３…は、樹脂層１３７によって保護されている。
【００２３】
上記の構造を有するＴＣＰ１３１において、フィルム基材１３４には、予め接着層１３５を形成するための接着剤が塗布されるとともに、ＬＳＩチップ１３２の実装スペースのためのデバイスホール１３１ａが形成されている。そして、このフィルム基材１３４上に銅箔等の導電性材料を貼り付け、それにエッチングを施すことにより、リード１３３…を含んだ配線を残す。このようなＴＣＰ１３１では、リード１３３…がデバイスホール１３１ａに突き出るように配されるので、リード１３３…とバンプ１３６…との位置合わせが容易になるという利点がある。
【００２４】
しかしながら、上記のＴＣＰ１３１の構造では、デバイスホール１３１ａがあるためにＬＳＩチップ１３２に接続する以外の配線をＬＳＩチップ１３２の領域に配することができないという欠点がある。リード１３３…（配線）に用いられる材料は、厚さ２０μｍ、幅４０μｍ程度の銅箔等の導電性材料であるため、断絶しやすい。したがって、フィルム基材の無い部分であるデバイスホール１３１ａに配線のみを残してＬＳＩチップ１３２を実装しようとすると、その配線は、ＬＳＩチップ１３２の実装時に生じる圧力で簡単に断絶してしまう。
【００２５】
また、樹脂層１３７を形成する際、デバイスホール１３１ａに充填する樹脂材料を圧力をかけて流し込むため、応力が生じる。すると、フィルム基材１３４上に固定されていない配線は、その応力によって移動し、他の配線またはＬＳＩチップ１３２に形成されているバンプ１３６…と短絡してしまう。なお、フィルム基材１３４の厚さは７５μｍ程度である。
【００２６】
本発明は、上記の事情に鑑みてなされたものであって、液晶パネル等に複数の駆動用ＬＳＩチップ（集積回路）を実装する構造において、駆動用ＬＳＩチップに接続されない配線を断絶することなく最短に配置することを目的としている。
【００２７】
【課題を解決するための手段】
本発明の表示素子駆動装置は、上記の課題を解決するために、以下の（１）ないし（４）のように構成されることを特徴としている。
（１）互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１集積回路とを接続する第１接続配線、上記接続端子と上記第２集積回路とを接続する第２接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有し、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記第２集積回路が、その実装面における中央部の上記接続端子側長辺端縁部の近傍にまとめて配置された、上記第２接続配線を接続するための接続電極を有し、
上記実装基板において、上記第１接続配線が、上記第２集積回路の実装領域を通過するように固定して配され、かつ上記第２接続配線の両側に分けて配され、第２接続配線のない上記第２集積回路の中央部でまとめられている。
（２）互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１集積回路とを接続する第１接続配線、上記接続端子と上記第２集積回路とを接続する第２接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記第１接続配線が、上記第２集積回路の実装領域かつ上記第１および第２接続電極の位置しない領域を通過するように固定して配され、
長方形をなす上記第２集積回路が、その実装面における長辺側の２つの側端縁近傍かつ上記第２集積回路の両端部に列をなして配された、上記出力配線を接続するための第１接続電極と、上記実装面において上記第２集積回路の長辺側の２つの側端縁近傍に列をなして配された上記第１接続電極の２つの列の間に配置された、上記第２接続配線を接続するための第２接続電極とを有している。
（３）互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１および第２集積回路とを接続する接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記接続配線が、上記第２集積回路の実装領域における上記第２集積回路の両端部間を通過するように固定して配され、
上記第２集積回路が、その実装面において、上記接続配線の通過位置に上記接続配線の一部との電気的接続のための接続電極を有している。
（４）互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１集積回路とを接続する接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記接続配線が、上記第２集積回路の実装領域における上記第２集積回路の両端部間を通過するように固定して配され、
上記第２集積回路が、上記接続配線を通過する信号の少なくとも１つの信号に所定の処理を施す処理回路をその内部に有するとともに、その実装面における中央部の上記接続端子側長辺端縁部の近傍に配置された、上記接続端子側の上記接続配線を上記処理回路に接続するための接続端子側接続電極と、その実装面における中央部の上記表示素子側長辺端縁部の近傍に配置された、上記表示素子側の上記接続配線を上記処理回路に接続するための表示素子側接続電極とを有している。
【００２８】
上記の構成では、単一の実装基板において、実装基板の接続端子と表示素子との間で第１集積回路が第２集積回路よりも表示素子に近い位置にあるように実装される。このため、実装基板の面積を小さくしようとすれば、第１および第２集積回路を近接して配置する必要がある。
【００２９】
このような構造では、接続端子から第１集積回路に至る接続配線は、最短の経路を採ろうとすると、第２集積回路に妨げられることになる。ところが、実装基板において、接続配線が第２集積回路の実装領域を通過するように配されているので、接続配線がその実装領域を迂回して配されることがない。それゆえ、接続配線を最短に配置することができ、接続配線の引き回しが不要になる。これにより、実装基板の面積を縮小することができる。また、実装基板において、接続配線は、固定して配されているので、第２集積回路の実装基板への実装時に生じる圧力で断線することはない。
【００３０】
上記の表示素子駆動装置において、上記実装基板が、上記第２集積回路から上記表示素子への出力配線を有し、該出力配線が、上記第２集積回路の両端部から上記第１集積回路の両側方を通過するように配され、上記接続配線が第２集積回路の両端部間を通過するように配されていることが好ましい。このような構成では、第２集積回路から表示素子への出力配線が、第２集積回路の両端部から第１集積回路の両側方を通過するように配されることにより、第２集積回路と第１集積回路との間に出力配線が存在しない。そこで、接続配線が第２集積回路の両端部間を通過するように配されることによって、接続配線を上記の出力配線が存在しない領域に配置することができる。
【００３１】
上記の表示素子駆動装置において、上記第２集積回路が、その実装面において、上記接続配線の通過領域を除く領域に外部との電気的接続のための接続電極を有することが好ましい。このような構成では、接続配線の通過領域に接続電極が存在しないので、第２集積回路の実装領域を通過する接続配線が接続電極と接触することがない。
【００３２】
また、この構成においては、上記第２集積回路が、上記接続電極とほぼ同じ高さを有する非導電性の突起を上記接続配線の通過領域に有することが好ましい。あるいは、上記の構成においては、上記実装基板が、上記接続電極とほぼ同じ高さを有する非導電性の突起を上記接続配線の通過領域に有することが好ましい。
【００３３】
接続電極の配置の都合上細長い長方形状に形成されることが多い第２集積回路は、サイズが大きくなるほど、接続電極のない部分に応力が作用しやすくなる。そこで、第２集積回路または実装基板が、上記接続電極とほぼ同じ高さを有する非導電性の突起を接続配線の通過領域に有することにより、部分的な応力の集中をなくすことができる。
【００３４】
上記の各表示素子駆動装置においては、上記第２集積回路が、上記接続配線を通過する信号の少なくとも１つの信号に所定の処理を施す処理回路を有していることが好ましい。このような構成では、処理回路を実装基板上に独立して設ける必要がなくなる。
【００３５】
本発明の表示装置は、上記表示素子と、上記各表示素子駆動装置のいずれかとを備えていることを特徴としている。
【００３６】
上記の構成では、各表示素子駆動装置のそれぞれの利点を有する表示装置を得ることができる。
【００３７】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図１１に基づいて説明すれば、以下の通りである。
【００３８】
図２に示すように、本実施の形態に係る液晶モジュールは、液晶パネル１、後述する周辺回路等からなっている。
【００３９】
表示素子としての液晶パネル１は、一般的なＳＴＮ液晶パネルであり、走査線電極群２と、データ線電極群３と、マトリクス状に配された両電極群２・３との間に挟持された液晶（図示せず）とを有している。走査線電極群２は、互いに並行に配された横方向に延びる走査線電極Ｘ１〜Ｘｎからなる。一方、データ線電極群３は、走査線電極Ｘ１〜Ｘｍと直交し、かつ互いに平行に配置された縦方向に延びるデータ線電極Ｙ１〜Ｙｎからなる。また、走査線電極Ｘｉ（ｍ＝ｉ）とデータ線電極Ｙｊ（ｎ＝ｊ）とが交差する部分には画素部Ｐが形成される。画素部Ｐ…は、液晶パネル１の表示エリア１ａ内にマトリクス状に設けられている。
【００４０】
液晶パネル１には、走査線電極駆動回路（以降、コモンドライバと称する）１１およびデータ線電極駆動回路（以降、セグメントドライバと称する）１２が接続されている。また、コモンドライバ１１およびセグメントドライバ１２には、コントロール回路１３および電圧発生回路１４が接続されている。コモンドライバ１１は、走査線電極群２に駆動すべき走査線電極Ｘ１〜Ｘｍを選択するための走査信号を出力する。セグメントドライバ１２は、データ線電極群３に表示用データに基づくデータ信号を出力する。
【００４１】
コントロール回路１３は、表示をコントロールするために、表示データを格納するＶＲＡＭ１５から表示データを受け取り、システムバス１６を通じた外部との通信での指示に応じて、表示制御のためのコントロール信号ＣＴＬを両ドライバ１１・１２に供給する。ただし、セグメントドライバ１２に供給するコントロール信号には、表示データが含まれている。
【００４２】
電圧発生回路１４は、異なる６種類の表示用の電圧Ｖ０〜Ｖ５を発生し、コモンドライバ１１に電圧Ｖ０・Ｖ１・Ｖ４・Ｖ５を与える一方、セグメントドライバ１２に電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５を与える。これらの電圧Ｖ０〜Ｖ５を基に液晶駆動の信号レベルが決定される。駆動電圧波形については、前述の公開公報等に記載されているため、その説明を省略する。
【００４３】
また、両ドライバ１１・１２には、電源電圧Ｖccおよび基準電圧Ｖssと、昇圧電源電圧Ｖddとが与えられる。電源電圧Ｖccはロジック駆動用の電圧（５Ｖ系）であり、基準電圧Ｖssは接地電位等で与えられる基準の電圧である。また、昇圧電源電圧Ｖddは、昇圧された出力段駆動用の電圧であり、駆動方法によっては必要である（例えば２０Ｖ）。
【００４４】
図１に示すように、液晶パネル１には、ガラス基板１における１辺側に実装パッケージ２１が接続されている。実装パッケージ２１は、ＣＯＦ(Chip On Film)と呼ばれる技術によって、コモンドライバ１１がチップに集積されたＬＳＩチップ２３（第２集積回路）およびセグメントドライバ１２（第１集積回路）がチップに集積されたＬＳＩチップ２４を、ポリイミド等からなる絶縁性のフィルム基材２２上に実装するパッケージである。この実装パッケージ２１は、一端側で液晶パネル１の接続用のＩＴＯ（Indium Tin Oxide；インジウム錫酸化物）と接続されている。
【００４５】
実装基板としてのフィルム基材２２においては、液晶パネル１に近い側にＬＳＩチップ２４が配され、液晶パネル１から遠い側にＬＳＩチップ２３が配されている。また、フィルム基材２２は、ＬＳＩチップ２３と液晶パネル１とを接続する配線部２５・２５と、ＬＳＩチップ２４と液晶パネル１とを接続する配線部２６とを有している。配線部２６は、フィルム基材２２に固定して配される複数の導電性配線（Ｃｕ配線）からなる。一方、出力配線としての配線部２５・２５は、同様にフィルム基材２２に固定して配される複数の導電性配線（Ｃｕ配線）からなるが、ＬＳＩチップ２４の両側方を通過するように配されている。また、フィルム基材２２は、液晶パネル１と接続される端部と反対側の端部に接続端子としての接続端子群２７を有している。
【００４６】
フィルム基材２２には、ＬＳＩチップ２３・２４と接続端子群２７とを接続する配線部２８が形成されており、この配線部２８もフィルム基材２２に固定して配される複数の導電性配線（Ｃｕ配線）からなっている。配線部２８は、ＬＳＩチップ２３に接続される第１配線部２８ａと、ＬＳＩチップ２３の下方を通過してＬＳＩチップ２４に接続される接続配線としての第２配線部２８ｂとからなる。
【００４７】
なお、第２配線部２８ｂは、前述のコントロール信号ＣＴＬ、電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５（セグメントドライバ１２用）、電源電圧Ｖcc、基準電圧Ｖssおよび昇圧電源電圧Ｖddの入力のための配線だけでなく、信号の出力のための配線を含んでいてもよい。例えば、その信号は、コントロール信号ＣＴＬに含まれ、セグメントドライバ１２に設けられたシフトレジスタを転送されるスタートパルス信号であってもよい。このスタートパルス信号がシフトレジスタを転送される間に、シフトレジスタの各出力段から出力されるパルス信号が、データ線電極Ｙ１〜Ｙｎに与える表示データに応じた電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５から１つを選択するためのサンプリング信号として用いられる。
【００４８】
上記のスタートパルス信号は、シフトレジスタを転送された後、再び第２配線部２８ｂを介して接続端子群２７から出力され、外部に設けられた図示しないコントローラ（コントロール回路１３の場合もある）等に入力される。このコントローラは、そのスタートパルス信号を検出することによって、１水平走査期間における表示データの出力を終了させるか、あるいは、コントローラ内の表示データ出力処理回路のカウンタをリセットさせる。
【００４９】
同様に、第１配線部２８ａは、前述のコントロール信号ＣＴＬ、電圧Ｖ０・Ｖ１・Ｖ４・Ｖ５（コモントドライバ１１用）、電源電圧Ｖcc、基準電圧Ｖssおよび昇圧電源電圧Ｖddの入力のための配線だけでなく、信号の出力のための配線を含んでいてもよい。例えば、その信号は、コントロール信号ＣＴＬに含まれ、コモントドライバ１１に設けられたシフトレジスタを転送されるスタートパルス信号であってもよい。
【００５０】
上記のスタートパルス信号は、シフトレジスタを転送された後、再び第１配線部２８ａを介して接続端子群２７から出力され、上記のコントローラ等に入力される。このコントローラは、そのスタートパルス信号を検出することによって、１垂直走査期間における表示データの出力を終了させるか、あるいは、コントローラ内の表示データ出力処理回路のカウンタをリセットさせる。
【００５１】
上記のフィルム基材２２は、複数のフィルムと導電性配線とが間に接着層を介して貼り合わされる３層の構造で形成されてもよいし、接着層の代わりに熱圧着によって貼り合わされる２層の構造で形成されてもよい。フィルム基材２２の厚さは、例えば、４０μｍ程度であり、導電性配線は、厚さが１０μｍ程度であり、幅が２８μｍ程度である。
【００５２】
なお、実装基板としては、フィルム基材２２に限らず、セラミック基板等の採用も可能である。
【００５３】
液晶パネル１上のＩＴＯ線およびフィルム基材２２上の導電性配線は、図示しないが、例えば、ＡＦＣ（Anisotropic Conductive Film ；異方性導電膜）を介して熱圧着により電気的に接続され、かつ固定されている。
【００５４】
ここで、配線部２８をＬＳＩチップ２３の下方に通過させるための構造について説明する。
【００５５】
図３（ａ）および（ｂ）に示すように、実装パッケージ２１において、ＬＳＩチップ２３が、フィルム基材２２上に実装されている。ＬＳＩチップ２３は、外部との電気的接続のための接続電極としてのバンプ２３ａ…によってリード３１…と接続される。導電性配線としてのリード３１…は、第１配線部２８ａを構成する。ＬＳＩチップ２３およびリード３１…は、樹脂層３４によって保護されている。このような実装構造では、フィルム基材２２上にＬＳＩチップ２３の実装領域が設けられ、バンプ２３ａ…とリード３１…とが位置合わせされる。また、リード３１…および後述するリード３２…は、ソルダレジスト等からなる保護材３５によって保護されている。
【００５６】
図３（ｂ）は、フィルム基材２２側を透過して見た状態で実装パッケージ２１の配線部分を示している。この図３（ｂ）に示すように、リード３１…は、従来のＴＣＰ（図２０参照）と同様の構造でバンプ２３ａ…に接続されるが、ＬＳＩチップ２３が実装される下方にもフィルム基材２２が存在している。その部分、すなわち、フィルム基材２２上のＬＳＩチップ２３の実装領域には、ＬＳＩチップ２３に接続されないリード３２…が固定されている。したがって、リード３２…は、ＬＳＩチップ２３の実装時に断絶することはないし、樹脂層３４を形成する際、ＬＳＩチップ２３の周囲に樹脂材料を充填させる時に生じる応力によって移動することもない。
【００５７】
したがって、本実装構造を採用すれば、ＬＳＩチップ２３と接続されないリード３２…をＬＳＩチップ２３の下方（フィルム基材２２とＬＳＩチップ２３との間）に配置することができる。これにより、実装パッケージ２１において、ＬＳＩチップ２３・２４を単一のフィルム基材２２上に実装しても、第２配線部２８ｂを構成するリード３２…をＬＳＩチップ２３の両側に迂回して配置する必要がなくなり、信号線の引き回しが単純になる。それに伴い、フィルム基材２２の面積も小さくすることができる。これにより、実装パッケージ２１のコストを低減させることができる。
【００５８】
また、ＬＳＩチップ２３と液晶パネル１との間の配線部２５・２５が、ＬＳＩチップ２４の両側方を通過するように配されているので、ＬＳＩチップ２３とＬＳＩチップ２４との間に配線部２５が存在しない。これにより、第２配線部２８ｂは、ＬＳＩチップ２３の下方を通過して最短でＬＳＩチップ２４に接続される。また、配線部２５・２５が、ＬＳＩチップ２４の可能な限り近くに配されることによって、フィルム基材２２の面積を縮小することができる。
【００５９】
上記のように構成される実装パッケージ２１においては、フィルム基材２２のの接続端子群２７に、前述のコントロール回路１３、電圧発生回路１４、ＶＲＡＭ１６等が搭載された基板（図示せず）が接続される。これにより、コントロール回路１３からのＬＳＩチップ２３用のコントロール信号ＣＴＬは、接続端子群２７に入力されて第１配線部２８ａを介してＬＳＩチップ２３に入力される。一方、コントロール回路１３からのＬＳＩチップ２４用のコントロール信号ＣＴＬは、接続端子群２７に入力されて、ＬＳＩチップ２３の下方を通過する第２配線部２８ｂを介してＬＳＩチップ２４に入力される。
【００６０】
また、ＬＳＩチップ２３・２４が分けられていることで、これらを別のＬＳＩプロセスで作製することができる。例えば、ＬＳＩチップ２４を一般的で安価なＬＳＩプロセスで作製することができる。それゆえ、ＬＳＩチップ２４のコスト低く抑えて、実装パッケージ２１、ひいては液晶パネル１を含む液晶モジュールの低コスト化を図ることができる。
【００６１】
図４に示すように、ＬＳＩチップ２３は、接続電極としてのバンプ２３ａ…を両端部に有している。具体的には、バンプ２３ａ…は、ＬＳＩチップ２３におけるフィルム基材２２に実装される面である実装面２３ｅ（底面）における、長辺側端縁の近傍に並設されるとともに、短辺側端縁の近傍に並設されている。これにより、ＬＳＩチップ２３の実装面２３ｅにおける中央部分に第２配線部２８ｂが通過しうる大きなスペース（通過領域）が設けられる。また、バンプ２３ａ…以外のＬＳＩチップ２３の上面を除く領域は、図３（ａ）に示すように、樹脂層３４によって絶縁されている。それゆえ、ＬＳＩチップ２３の下側における上記のスペースに設けられた配線は、ＬＳＩチップ２３への配線と短絡することはない。
【００６２】
ところで、バンプ２３ａの高さは１０μｍ程度であるので、ＬＳＩチップ２３のサイズがあまり大きくなければ、バンプ２３ａ…のないＬＳＩチップ２３の中央部に、ＬＳＩチップ２３の実装時に応力が作用することはほとんどない。しかしながら、ＬＳＩチップ２３のサイズが大きくなると、その細長い形状のため、ＬＳＩチップ２３の中央部に応力が作用する場合がある。また、ＬＳＩチップ２３とフィルム基材２２との接続後に、樹脂層３４を形成するためにＬＳＩチップ２３とフィルム基材２２との間に樹脂を充填する際、バンプ２３ａ…がＬＳＩチップ２３の両端部に集中して設けられているため、その部分で樹脂が均一に広がらないことがある。
【００６３】
このような不都合を解消するには、例えば、図５に示すように、ＬＳＩチップ２３の実装面２３ｅにおける中央部に、バンプ２３ａとほぼ同じ高さの突起２３ｂ…を設ける。突起２３ｂ…は、ＬＳＩチップ２３の長辺側端縁の近傍に並設される。この突起２３ｂは、非導電材料で形成されており、フィルム基材２２上の配線と短絡することはない。
【００６４】
このような突起２３ｂ…を設けることによって、樹脂が均一に広がるだけでなく、実装時に加わる力によってＬＳＩチップ２３に生じる応力が抑圧されるので、応力によるＬＳＩチップ２３の反りを防止することができる。ＬＳＩチップの反りが、ＬＳＩチップの回路特性を変化させる可能性のあることが指摘されており、特にアナログ回路の特性変動が問題になる。これは、ＬＳＩチップが薄くなるほど顕著であり、将来、ＬＳＩチップの薄型化が進められることを考慮すれば、上記のＬＳＩチップ２３の反りを防止することは好ましい。
【００６５】
また、ＬＳＩチップ２３の実装後に充填された樹脂が硬化して形成される樹脂層３４が、スペーサとなってＬＳＩチップ２３の中央部分をフィルム基材２２上で支持するので、ＬＳＩチップ２３が自重で反ることがなくなる。つまり、ＬＳＩチップ２３は、実装されたときの状態で樹脂層３４によって固定される。
【００６６】
なお、突起２３ｂ…の配置間隔（配置密度）は、樹脂の均一な広がりを得るために、バンプ２３ａ…の配置間隔とほぼ等しいことが望ましい。
【００６７】
図６は、上記の突起２３ｂ…を有するＬＳＩチップ２３への配線構造を示している。前述の接続端子群２７に接続された配線部２８は、ＬＳＩチップ２３・２４に供給するコントロール信号ＣＴＬのための信号線、および前述の各種の電圧を入力するための電源線を含んでいる。そのうち、第１配線部２８ａは、ＬＳＩチップ２３の接続電極（バンプ２３ａ…）に接続される一方、他の第２配線部２８ｂは、ＬＳＩチップ２３の下方を通過してＬＳＩチップ２４に接続される。ＬＳＩチップ２３の実装面２３ｅには、第２配線部２８ｂの通過領域に、電気的に導通する接続電極がないため、そのような接続電極による第２配線部２８ｂ間の短絡、ＬＳＩチップ２３の内部回路との短絡等が生じることはない。
【００６８】
突起２３ｂは、ＬＳＩチップ２３がフィルム基材２２に実装された状態では、ＬＳＩチップ２４への配線と間隔をおいた位置にあるので、その配線と接触することはない。また、突起２３ｂは、前述のように非導電材料で形成されているので、仮に上記の配線と接触するようなことがあっても、短絡等の問題を起こすことはない。
【００６９】
なお、突起２３ｂ…は、ＬＳＩチップ２３に予め設けられているが、フィルム基材２２上に予め配置されていてもよい。
【００７０】
例えば、図７に示すように、突起２２ａ…が、フィルム基材２２におけるＬＳＩチップ２３の実装領域２２ｂに設けられている。突起２２ａ…は、実装領域２２ｂの中央部における長辺側端縁の近傍に並設される。ＬＳＩチップ２３の実装時には、フィルム基材２２が平坦な支持基台上に固定されるので突起２２ａが、ＬＳＩチップ２３に生じる応力を抑圧する。したがって、ＬＳＩチップ２３に突起２３ｂ…が設けられる構造と同様、ＬＳＩチップ２３の反りを防止することができる。
【００７１】
配線部２５・２５は、図６に示すように、ＬＳＩチップ２３の両側部から引き出されるように予め接続されている。これにより、配線部２５・２５は、図１に示すように、フィルム基材２２の両側縁部に配され、前述のように、液晶パネル１において対向する走査線電極入力端に接続される。
【００７２】
ＬＳＩチップ２４への配線構造については、従来の配線構造と同様であるので、その説明を省略する。
【００７３】
ＬＳＩチップ２３におけるバンプ２３ａ…のレイアウトおよびフィルム基材２２上の配線パターンは、図６に示す構成に特に限定されず、例えば、図８ないし図１１に示すような構成であってもよい。
【００７４】
図８に示す構成では、ＬＳＩチップ２３への入力線となる第１配線部２８ａを接続するためのバンプ２３ａ…が、ＬＳＩチップ２３の中央部における入力側長辺端縁部の近傍にまとめて配置されている。その代わり、第２配線部２８ｂは、第１配線部２８ａの両側に分けて配され、第１配線部２８ａのないＬＳＩチップ２３の中央部でまとめられている。
【００７５】
これにより、第１配線部２８ａが第２配線部２８ｂの両側に分けて配される図６の構成とは異なり、第１配線部２８ａがＬＳＩチップ２３の中央部にまとめて配される。また、この構成では、ＬＳＩチップ２３の中央部にバンプ２３ａ…を有するので、図６の構成でＬＳＩチップ２３が有していた突起２３ｂ…が不要になる。
【００７６】
また、図６では、配線が直線的に描かれているが、前述のように、ＬＳＩチップ２３・２４に共通に設けられる電源線（Ｖcc, Ｖss，Ｖdd，Ｖ０〜Ｖ５）等は、実際にはＬＳＩチップ２３・２４に接続されるために分岐している（図１０参照）。
【００７７】
図９に示す構成では、ＬＳＩチップ２３の入出力線となる第１配線部２８ａを接続するためのバンプ２３ａ…が、図６の構成のように、ＬＳＩチップ２３の側端縁の近傍ではなく、ＬＳＩチップ２３の中央部、具体的にはＬＳＩチップ２３の長辺側の２つの側端縁に配されるバンプ列の間に配されている。このような構成では、ＬＳＩチップ２３の長辺方向のサイズが短縮されるので、ＬＳＩチップ２３の面積を縮小することができる。
【００７８】
なお、この構成においても、前述の突起２３ｂ…がＬＳＩチップ２３に設けられていてもよい。
【００７９】
図１０に示す構成では、ＬＳＩチップ２３・２４に共通する配線をＬＳＩチップ２３に接続することを実現する。具体的には、ＬＳＩチップ２３は、第２配線部２８ｂにおける特定の配線（例えば、電源線）から分岐した配線を接続するためのバンプ２３ｃ…を実装面２３ｅに有している。バンプ２３ｃ…は、第１配線部２８ａが接続されるバンプ２３ａ…と並設され、かつ短絡防止のために第２配線部２８ｂから離れた位置に配されている。あるいは、バンプ２３ｃ…は、第２配線部２８ｂの通過位置に配されていてもよい。この位置にバンプ２３ｃ…を形成することによって、上記のように第２配線部２８ｂの配線を分岐させる必要はない。
【００８０】
図１１（ａ）に示す構成は、ＬＳＩチップ２３にバッファ、アンプ、レベルシフタ等の回路を設け、他のＬＳＩから伝送される際の信号の減衰の補間、増幅、インピーダンス変換、レベル変換等を行うようにした実装パッケージ２１に好適である。ＬＳＩチップ２４を含む図示しない他のＬＳＩも、同様な回路を有し、後述する同様なバンプ構造を有していてもよい。
【００８１】
この構成において、ＬＳＩチップ２３は、第２配線部２８ｂを接続するためのバンプ２３ｄ1 〜２３ｄ4 およびバンプ２３ｄ11〜２３ｄ14を有している。また、図１１（ｂ）に示すように、ＬＳＩチップ２３の内部には、ＬＳＩチップ２４への入力信号に対し各種の処理を施すためのバッファ、アンプ、レベルシフタ等を含む処理回路としての内部回路４１〜４４が設けられている。内部回路４１〜４４の入力端子にはそれぞれバンプ２３ｄ1 〜２３ｄ4 が接続され、内部回路４１〜４４の出力端子にはそれぞれバンプ２３ｄ11〜２３ｄ14が接続されている。
【００８２】
上記の構成によって、第２配線部２８ｂを伝送される信号を処理する回路をフィルム基材２２上に独立して設ける必要がなく、実装パッケージ２１のより一層の面積を縮小することができる。
【００８３】
なお、上記の内部回路４１〜４４では、４つの信号についてそれぞれ独立して所定の処理を施すようにしているが、処理を施す信号の数は特に限定されず、少なくは１つの信号であってもよい。
【００８４】
ここで、液晶パネル１の具体例として、従来の技術で説明した構成と同様、画素数１２８（データ側）×３（Ｒ，Ｇ，Ｂ）×１６４（走査側）の例について説明する。
【００８５】
ＬＳＩチップ２４は、出力端子として３８４（＝１２８×３）個の端子を有しており、配線部２６を介して液晶パネル１に駆動信号を出力する。ＬＳＩチップ２４に入力される信号として、主なコントロール信号ＣＴＬは、データ転送クロック信号、前述のスタートパルス信号、ラッチ信号、表示データ、交流化信号、輝度調整信号等が挙げられる。
【００８６】
データ転送クロック信号は、Ｒ，Ｇ，Ｂにそれぞれ対応した表示データをＬＳＩチップ２４内部のシフトレジスタで転送させるためのクロック信号である。スタートパルス信号は、その転送の開始を制御する信号である。ラッチ信号は、表示データが１水平同期期間の間に転送された結果得られた信号をラッチする信号である。交流化信号は、液晶を交流駆動するためにＬＳＩチップ２４から出力されるデータ信号を交流化する信号である。輝度調整信号は、表示画面の輝度を調整するためにデータ信号の電圧レベルを調整する信号である。
【００８７】
また、ＬＳＩチップ２４には、前述のように電源電圧Ｖcc、基準電圧Ｖssおよび昇圧電源電圧Ｖddと、液晶パネル１に印加するための電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５（図２参照）が入力される。
【００８８】
一般に、ＬＳＩチップ２４のようなデータ線電極を駆動するＬＳＩチップは、多出力および少入力であるため、非常に細長い長方形形状をなしている。このため、そのＬＳＩチップにおいて、液晶パネル１側の長辺、あるいは両隣の短辺も含む３辺、さらには他の長辺にも出力端子が配される。一方、入力信号および電源用の端子は、他の長辺に配されている。
【００８９】
一方、ＬＳＩチップ２３に入力される信号として、主な制御信号は、転送信号、スタートパルス信号、交流化信号等が挙げられる。転送信号は、走査信号をＬＳＩチップ２３内部のシフトレジスタで転送させるための信号（例えば水平同期信号）である。スタートパルス信号は、その転送開始を制御する信号である。交流化信号は、液晶を交流駆動するために走査信号を交流化する信号である。
【００９０】
また、ＬＳＩチップ２３には、前述のように電源電圧Ｖcc、基準電圧Ｖssおよび昇圧電源電圧Ｖddと、液晶パネル１に印加するための電圧Ｖ０・Ｖ１・Ｖ４・Ｖ５（図２参照）が入力される。
【００９１】
一般に、ＬＳＩチップ２３のような走査線電極を駆動するＬＳＩチップも、データ線電極駆動用のＬＳＩチップと同様、多出力および少入力であるため、非常に細長い長方形形状をなしている。このため、そのＬＳＩチップにおいて、液晶パネル１側の長辺、あるいは両隣の短辺も含む３辺、さらには他の長辺にも出力端子が配される。一方、入出力信号および電源用の端子は、他の長辺に配されている。
【００９２】
そして、多くの液晶パネル１は、横方向（走査線電極Ｙの長手方向）の画素数が多く、かつＲ，Ｇ，Ｂ各々の表示データを扱う。このため、走査線電極駆動用のＬＳＩチップは、データ線電極駆動用のＬＳＩチップと比較して出力端子数が少ない。
【００９３】
この点に着目して、本実施の形態のように、ＬＳＩチップ２４に接続される信号線や電源線（これらの信号線や電源線の数は比較的少ないこともある）をＬＳＩチップ２３の下方に設けることで、配線部２５・２５を液晶パネル１の左右両側に分ける配置を容易に実現することができる。これにより、液晶パネル１の中央に表示エリア１ａの中央を配する配線手法を容易に実現することができる。また、配線の無駄な引き回しがなくなることで、細長い長方形状の２種類のＬＳＩチップ２３・２４を長手方向の側面で互いに近づけて実装できることから高密度実装が可能になる。さらに、後に詳述するように、関連ＬＳＩチップ（コントロール回路１３等、他の関連ＬＳＩも含む）もフィルム基材２２上に実装することが可能になり、液晶モジュールの小型化を実現することができる。
【００９４】
以上に述べたように、ＬＳＩチップ２３の下方（実装領域２２ｂ）に第２配線部２８ｂを通過させることにより、ＬＳＩチップ２３・２４を単一のフィルム基材２２上に実装しても、入力信号線の引き回しを簡単にすることができる。それゆえ、ＬＳＩチップ２３を複数個配置する必要がなくなる。
【００９５】
また、高速のデータ転送クロック線やデータ線の引き回しがなく、短い配線が可能である。これによって、外来ノイズによる表示品位の低下を抑えることができ、表示モジュールの配置設計が容易になる。また、同じく電源線の引き回しがなく、短い配線が可能になる。これによって、電源線に侵入するノイズによる表示品位の低下を抑えることができる。
【００９６】
上記のように、配線の引き回しがなくなることによって、フィルム基材２２の配線設計が容易になる。これとＬＳＩチップ２３・２４の高密度実装化とを併せることによって、フィルム基材２２の面積が縮小されるので、実装パッケージ２１のコストダウンが可能になる。
【００９７】
さらに、配線の引き回しが容易になることにより、単層または両面配線で配線が可能になり、フィルム基材２２を多層に形成する必要がなくなる。これによって、フィルム基材２２の薄さによる可撓性が損なわれることがないので、表示モジュールの設計容易性と小型化を実現することができる。これは、小型化、軽量化およびコストダウンの要求が高い携帯電話等の携帯機器において特に有効である。
【００９８】
そして、ＬＳＩチップ２３・２４間の配線が容易になるので、駆動装置以外の部品を実装および配線することも容易になる。特に、配線領域を設けて通過配線をまとめて通すため、ＬＳＩチップ２３・２４の端子電極間を配線したり、入出力線が入り乱れて配線が引き回されることがなくなる。それゆえ、配線が最短となって配線設計を容易にすることができる。これにより、周辺部品を１つのフィルム基材２２上に実装した形態で表示パネル１を提供することができ、表示モジュールの組み立て工程を非常に簡素化できるとともに、信頼性も向上する。
【００９９】
〔実施の形態２〕
本発明の実施の他の形態について図２、図３および図６ないし図１２に基づいて説明すれば、以下の通りである。なお、本実施の形態において、前述の実施の形態１における構成要素と同等の機能を有する構成については、同一の符号を付記してその説明を省略する。
【０１００】
本実施の形態に係る液晶モジュールは、実施の形態１の液晶モジュールと同様、図２に示すように、液晶パネル１、コモンドライバ１１、セグメントドライバ１２、コントロール回路１３、電圧発生回路１４、ＶＲＡＭ１５等を備えている。ただし、本液晶モジュールにおける液晶パネル１は、実施の形態１における実装パッケージ２１（図１参照）とは異なり、図１２に示す実装パッケージ５１が接続されている。
【０１０１】
実装パッケージ５１は、実装パッケージ２１と同様、フィルム基材２２上に、ＬＳＩチップ２３・２４が実装されるとともに、配線部２５・２６・２８および接続端子群２７が設けられている。この実装パッケージ５１においては、さらにフィルム基材２２上に、コントロール回路１３、電圧発生回路１４およびＶＲＡＭ１５がそれぞれチップに集積されたコントロールチップ５２、電圧源チップ５３およびＶＲＡＭチップ５４が実装されている。
【０１０２】
コントロールチップ５２と接続端子群２７との間は、フィルム基材２２上に形成されるシステムバス１６によって接続されている。また、配線部２８は、電圧源チップ５３に接続される電圧線２８ｃおよび接続端子群２７に接続される電源線２８ｄを含んでいる。電圧線２８ｃは、電圧源チップ５３で発生する前述の電圧Ｖ０〜Ｖ５をＬＳＩチップ２３・２４に付与するために設けられる。電源線２８ｄは、外部から与えられる前述の電源電圧Ｖcc、基準電圧Ｖssおよび昇圧電源電圧ＶddをＬＳＩチップ２３・２４に付与するために設けられる。
【０１０３】
このように構成される実装パッケージ５１においても、実施の形態１の実装パッケージ２１と同様、第２配線部２８ｂが、図３（ａ）および（ｂ）に示すＣＯＦ技術を用いて、フィルム基材２２上でＬＳＩチップ２３の下方を通過するように配されている。これにより、実装パッケージ２１と同様、第２配線部２８ｂを構成する各配線の断絶を防止することができる。
【０１０４】
なお、本実施の形態でも、実施の形態１と同様、図６ないし図１１に示すようなＬＳＩチップ２３と配線部２８との接続構造が適用されるのは勿論である。
【０１０５】
また、本実施の形態および実施の形態１では、液晶パネル１が単純マトリクス型の電極構造を有している例について説明したが、液晶パネル１が他のタイプの電極構造を有していてもよい。例えば、液晶パネル１がＴＦＴ型である場合、図２におけるコモンドライバ１１およびセグメントドライバ１２が、それぞれゲートドライバおよびソースドライバに置き換えられる。したがって、実装パッケージ２１・５１に実装されるＬＳＩチップ２３・２４も、それぞれゲートドライバおよびソースドライバがチップに集積されたＬＳＩに置き換えられる。
【０１０６】
また、両実施の形態では、ＬＳＩチップ２３に第２配線部２８ｂを通過させることができるようにバンプ２３ａ…を配置する構造の例を説明したが、その構造に限定されることはない。例えば、フィルム基材２２上でのチップ配置や配線レイアウトを勘案して、上記のような配線領域を確保できるように端子電極（バンプ）を形成したＬＳＩを作製すればよい。
【０１０７】
また、液晶パネル１がＳＴＮ液晶パネルである場合、図２に示すデータ線電極群３を液晶パネル１の上下に分割するパネル構造を採用した液晶モジュールでは、液晶パネル１の上部および下部のそれぞれに実装パッケージ２１または５１を取り付けてもよい。また、ＬＳＩチップ２４は、縦続接続された複数のＬＳＩチップによって構成されていてもよい。
【０１０８】
また、両実施の形態では、表示パネルとして液晶パネル１を用いた例について説明したが、これに限らず、ＬＳＩチップ２３・２４と同様な駆動用のＬＳＩチップによって駆動される表示パネルであれば、前述の実装構造を適用することができる。
【０１０９】
さらに、両実施の形態は、マトリクス型に電極が配置される表示パネル１の駆動を、Ｘ軸側駆動装置（コモンドライバ）およびＹ軸側駆動装置（セグメントドライバ）によって行い、これらの駆動装置を、配線を有する絶縁性フィルム基材上に実装して搭載する多出力端子用表示モジュールに有効である。
【０１１０】
【発明の効果】
以上のように、本発明の表示素子駆動装置は、以下の（１）ないし（４）のように構成されている。
（１）互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１集積回路とを接続する第１接続配線、上記接続端子と上記第２集積回路とを接続する第２接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有し、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記第２集積回路が、その実装面における中央部の上記接続端子側長辺端縁部の近傍にまとめて配置された、上記第２接続配線を接続するための接続電極を有し、
上記実装基板において、上記第１接続配線が、上記第２集積回路の実装領域を通過するように固定して配され、かつ上記第２接続配線の両側に分けて配され、第２接続配線のない上記第２集積回路の中央部でまとめられている。
（２）互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１集積回路とを接続する第１接続配線、上記接続端子と上記第２集積回路とを接続する第２接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記第１接続配線が、上記第２集積回路の実装領域かつ上記第１および第２接続電極の位置しない領域を通過するように固定して配され、
長方形をなす上記第２集積回路が、その実装面における長辺側の２つの側端縁近傍かつ上記第２集積回路の両端部に列をなして配された、上記出力配線を接続するための第１接続電極と、上記実装面において上記第２集積回路の長辺側の２つの側端縁近傍に列をなして配された上記第１接続電極の２つの列の間に配置された、上記第２接続配線を接続するための第２接続電極とを有している。
（３）互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１および第２集積回路とを接続する接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記接続配線が、上記第２集積回路の実装領域における上記第２集積回路の両端部間を通過するように固定して配され、
上記第２集積回路が、その実装面において、上記接続配線の通過位置に上記接続配線の一部との電気的接続のための接続電極を有している。
（４）互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子、該接続端子と上記第１集積回路とを接続する接続配線、上記第１集積回路から上記表示素子への第１出力配線および上記第２集積回路から上記表示素子への第２出力配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記接続配線が、上記第２集積回路の実装領域における上記第２集積回路の両端部間を通過するように固定して配され、
上記第２集積回路が、上記接続配線を通過する信号の少なくとも１つの信号に所定の処理を施す処理回路をその内部に有するとともに、その実装面における中央部の上記接続端子側長辺端縁部の近傍に配置された、上記接続端子側の上記接続配線を上記処理回路に接続するための接続端子側接続電極と、その実装面における中央部の上記表示素子側長辺端縁部の近傍に配置された、上記表示素子側の上記接続配線を上記処理回路に接続するための表示素子側接続電極とを有している。
【０１１１】
これにより、接続配線がその実装領域を迂回して配されることがないので、接続配線を最短に配置することができ、接続配線の引き回しが不要になる。これにより、実装基板の面積を縮小することができる。また、実装基板において、接続配線は、固定して配されているので、第２集積回路の実装基板への実装時に生じる圧力で断線することはない。したがって、表示素子駆動装置のコストの低減を図ることができるという効果を奏する。
【０１１２】
上記の表示素子駆動装置において、上記実装基板が、上記第２集積回路から上記表示素子への出力配線を有し、該出力配線が、上記第２集積回路の両端部から上記第１集積回路の両側方を通過するように配され、上記接続配線が第２集積回路の両端部間を通過するように配されていることによって、第２集積回路と第１集積回路との間に出力配線が存在しない。そこで、接続配線が第２集積回路の両端部間を通過するように配されることによって、接続配線を上記の出力配線が存在しない領域に配置することができる。したがって、接続配線および出力配線を最短で配置することができ、表示素子駆動装置のコストの低減をより一層図ることができるという効果を奏する。
【０１１３】
上記の表示素子駆動装置において、上記第２集積回路が、その実装面において、上記接続配線の通過領域を除く領域に外部との電気的接続のための接続電極を有することによって、接続配線の通過領域に接続電極が存在しないので、第２集積回路の実装領域を通過する接続配線が接続電極と接触することがない。したがって、不要な短絡を回避することで、表示素子駆動装置の信頼性を向上させることができるという効果を奏する。
【０１１４】
また、この構成においては、上記第２集積回路が、上記接続電極とほぼ同じ高さを有する非導電性の突起を上記接続配線の通過領域に有すること、あるいは、上記の構成においては、上記実装基板が、上記接続電極とほぼ同じ高さを有する非導電性の突起を上記接続配線の通過領域に有することによって、部分的な応力の集中をなくすことができる。したがって、表示素子駆動装置の品質を向上させることができるという効果を奏する。
【０１１５】
上記の各表示素子駆動装置においては、上記第２集積回路が、上記接続配線を通過する信号の少なくとも１つの信号に所定の処理を施す処理回路を有していることによって、処理回路を実装基板上に独立して設ける必要がなくなる。したがって、表示素子駆動装置のより一層のコスト低減を図ることができるという効果を奏する。
【０１１６】
本発明の表示装置は、上記表示素子と、上記表示素子駆動装置のいずれかとを備えている構成であるので、各表示素子駆動装置のそれぞれの利点を有する表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る液晶モジュールにおける液晶パネルおよびそれに取り付けられる実装パッケージの構成を示す平面図である。
【図２】本発明の全ての実施の形態に共通する上記液晶モジュールの構成を示すブロック図である。
【図３】（ａ）は本発明の全ての実施の形態に共通する実装パッケージにおける走査線電極駆動用のＬＳＩチップとその下方にリードが配される構造を示す側面図であり、（ｂ）は同構造をフィルム基材側から見た平面図である。
【図４】上記ＬＳＩチップにおけるバンプの配置構造を示す平面図である。
【図５】上記ＬＳＩチップにおけるバンプの他の配置構造を示す平面図である。
【図６】突起を有する上記ＬＳＩチップへの配線構造を示す平面図である。
【図７】突起を有する上記フィルム基材の構造を示す平面図である。
【図８】突起を有しない上記ＬＳＩチップへの配線構造を示す平面図である。
【図９】突起を有しない上記ＬＳＩチップへの他の配線構造を示す平面図である。
【図１０】突起を有する上記ＬＳＩチップへの他の配線構造を示す平面図である。
【図１１】（ａ）は内部に各種回路を有する上記ＬＳＩチップへの配線構造を示す平面図であり、（ｂ）は各種回路の構成を示すブロック図である。
【図１２】本発明の実施の他の形態に係る液晶モジュールにおける液晶パネルおよびそれに取り付けられる実装パッケージの構成を示す平面図である。
【図１３】一般的なマトリクス型の液晶表示パネルの要部の構成を示す平面図である。
【図１４】ＴＣＰを用いて液晶パネルにおけるガラス基板に駆動用ＬＳＩチップを実装する構造を示す平面図である。
【図１５】ＣＯＧ技術によって液晶パネルにおけるガラス基板に直接駆動用ＬＳＩチップを実装する構造を示す平面図である。
【図１６】ＴＣＰを用いて液晶パネルにおけるガラス基板に複数の駆動用ＬＳＩチップを実装する構造を示す平面図である。
【図１７】ＴＣＰを用いて液晶パネルにおけるガラス基板に単一の駆動用ＬＳＩチップを実装する構造を示す平面図である。
【図１８】図１５の実装構造を有する液晶パネルにおいて表示エリアが偏った位置に配される構造を示す正面図である。
【図１９】図１５の実装構造を有する液晶パネルにおいて表示エリアが左右対称な位置に配される構造を示す正面図である。
【図２０】一般的なＴＣＰにおけるＬＳＩチップの実装構造を示す側面図である。
【符号の説明】
１          液晶パネル（表示素子）
２２          フィルム基材（実装基板）
２２ａ        突起
２２ｂ        実装領域
２３          ＬＳＩチップ（第２集積回路）
２３ａ        バンプ（接続電極）
２３ｂ        突起
２３ｅ        実装面
２４          ＬＳＩチップ（第１集積回路）
２５          配線部（第２出力配線）
２６ 配線部（第１出力配線）
２７          接続端子群（接続端子）
２８ｂ        第２配線部（接続配線）
４１〜４４    内部回路（処理回路）
Ｘ１〜Ｘｍ    走査線電極（第２電極）
Ｙ１〜Ｙｎ    データ線電極（第１電極）
【図１】
0003696512.tif 000002
【図２】
0003696512.tif 000003
【図３】
0003696512.tif 000004
【図４】
0003696512.tif 000005
【図５】
0003696512.tif 000006
【図６】
0003696512.tif 000007
【図７】
0003696512.tif 000008
【図８】
0003696512.tif 000009
【図９】
0003696512.tif 000010
【図１０】
0003696512.tif 000011
【図１１】
0003696512.tif 000012
【図１２】
0003696512.tif 000013
【図１３】
0003696512.tif 000014
【図１４】
0003696512.tif 000015
【図１５】
0003696512.tif 000016
【図１６】
0003696512.tif 000017
【図１７】
0003696512.tif 000018
【図１８】
0003696512.tif 000019
【図１９】
0003696512.tif 000020
【図２０】
0003696512.tif 000021