(57)【特許請求の範囲】
【請求項１】
入力した設計データの階層構造の最適化処理を行った後、少なくとも１つの入力層を対象とする所定の図形演算処理を階層毎に施すことによって、多階層のセル階層構造で定義される設計データを荷電ビーム描画用のパターンデータに変換する荷電ビーム描画データ作成方法において、
前記階層最適化処理として、
設計データ中のある親セル内で参照定義される子セルが該親セルに属する図形によって完全に被覆される領域を求めるステップと、該領域において親セルの図形を子セルに取り込む領域枠を取得するステップと、該領域枠に存在する親セルの図形を親セルから削除し、かつ子セルが単独配置の場合にはこの削除したパターンを子セルに取り込んで新たな子セルとして登録し、子セルがアレイ配置されている場合には該削除したパターンから子セルのｘ及びｙ方向のアレイ繰り返し単位長で定義される矩形部分を子セルに取り込んで新たな子セルとするステップと、を行うことによって階層構造を変更する処理を含むことを特徴とする荷電ビーム描画データ作成方法。
【請求項２】
入力した設計データの階層構造の最適化処理を行った後、少なくとも１つの入力層を対象とする所定の図形演算処理を階層毎に施すことによって、多階層のセル階層構造で定義される設計データを荷電ビーム描画用のパターンデータに変換する荷電ビーム描画データ作成方法において、
前記階層最適化処理として、
設計データ中のあるセル内で参照定義される繰り返し数が１以上であるセルＡのアレイ配置とセルＢのアレイ配置の重複領域を求めるステップと、該重複領域においてセルＡの種パターンとセルＢの種パターンをもとに、セルＡのアレイ繰り返し単位長とセルＢのアレイ繰り返し単位長の公倍数で定義される単位長を持つ新たな種パターンＣを作成するステップと、該重複領域にあるセルＡのアレイ配置とセルＢのアレイ配置をセルＣのアレイ配置で置き換えるステップと、を行うことによって階層構造を変更する処理を含むことを特徴とする荷電ビーム描画データ作成方法。
【請求項３】
入力した設計データの階層構造の最適化処理を行った後、少なくとも１つの入力層を対象とする所定の図形演算処理を階層毎に施すことによって、多階層のセル階層構造で定義される設計データを荷電ビーム描画用のパターンデータに変換する荷電ビーム描画データ作成方法において、
前記階層最適化処理として、
設計データ中のあるセル内で参照定義される繰り返し数が１以上であるセルＡのアレイ配置とセルＢのアレイ配置の重複領域を求めるステップと、該アレイ領域重複箇所においてセルの外接矩形が重ならずかつ繰り返し数ができるだけ多くなるように設計データの階層情報に基づいてアレイの分割及び融合を行って新たなセルを作成するステップと、該重複領域にあるセルＡのアレイとセルＢのアレイを上記作成した新たなセルで置き換えるステップと、行うことによって階層構造を変更する処理を含むことを特徴とする荷電ビーム描画データ作成方法。
【請求項４】
多階層のセル階層構造からなる設計パターンデータを主、副偏向器を有する二段偏向式の電子ビーム描画装置用の描画データに変換する荷電ビーム描画データ作成装置において、
設計データに対して、少なくともセル重複除去、リサイズを含む階層最適化処理を行い、電子ビーム描画装置に適した階層的図形演算処理が行えるように設計データの階層構造を変更する手段と、
階層最適化された設計データに対して、少なくとも白黒反転処理、ミラー反転処理、リサイズ処理、台形分割を含む階層的図形演算処理を行う手段と、
階層的図形演算処理された設計データを圧縮する手段、この圧縮手段は図形演算処理された全図形のうちサブフィールドサイズ以上の図形に対して、図形をサブフィールドサイズの矩形を持つ基本セルによる繰り返し表現で表わせるか、また基本セルと任意サイズの矩形を持つ任意セルの組み合わせによる繰返し表現で表わせるか、又は任意セルによる繰り返し表現で表わせるかを判定し、いずれかの繰り返し表現で表わせるならセルの階層構造を変える、と、
サブフィールドサイズより大きいセルに対して、サブフィールド分割処理を行う手段と、
セルを各フレームに仕分けする手段と、
を具備することを特徴とする荷電ビーム描画データ作成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩに代表される半導体集積回路のパターンをマスクやウェハ等の試料に高速・高精度に描画する荷電ビーム描画技術に係わり、特に設計データから描画データを作成するための荷電ビーム描画データ作成方法および装置に関する。
【０００２】
【従来の技術】
半導体集積回路の大規模化並びに素子の微細化に伴い、描画装置を利用してウェハ又はマスク上にパターンを描画する技術が採用されている。論理設計，回路設計及びレイアウト設計によって作成されたＬＳＩの設計パターンデータを用いて、所定のパターンを描画装置でウェハ又はマスク上に描画するには、設計パターンデータを描画装置のための描画データに変換しなければならない。
【０００３】
設計データから描画データへの変換過程においては、多階層のセル階層構造のパターンデータを描画データ用の１階層のセル階層構造に変換しなければならない。１階層にする際、図形の重なりにより多重露光によって描画精度が低下しないようにするための重なり除去、設計データの拡大・縮小を行う寸法補正、またそのように補正されたパターンを描画装置にとって描画可能な基本図形に分割する処理などが行われる。
【０００４】
また、設計データ中でＬＳＩのパターンは層に定義されるが、設計データ中で定義される複数の層のパターンデータにアンド処理やオア処理などの所謂  Ｂｏｏｌｅａｎ図形演算と呼ばれる処理を施して、描画装置に入力可能な１層で定義されるパターンデータを合成する処理方法が頻繁に用いられる。
【０００５】
近年、描画データへの変換方法として描画データの圧縮を可能にする技術が提案されている。従来例の１つとして、特開平５−２９２０２号公報がある。この方法は、設計データにおいて複数回配置されているようなパターンを図４４に示すように、電子ビーム描画における副偏向走査領域に分解することにより基本図形を形成し、それぞれの基本図形の配置情報を取得してデータ量を圧縮しようとするものである。
【０００６】
しかしながら、この種の従来技術においては次のような問題があった。即ち、設計データを一旦、試料全面にわって展開した後に描画装置固有の格子状の副偏向走査領域に分解してから、データ圧縮のための基本図形を生成する処理、更には基本図形の配置情報を取得する処理を行うため、描画データへの変換時間が増大する。また、基本図形の生成についても副偏向走査領域単位で行うため、図形の半端部分については基本図形により圧縮されない。このような点からデータ量の圧縮効果は少なく、データ変換時間は増大するという問題点があった。
【０００７】
一方、データ変換時間の短縮及びデータ量の圧縮を可能にする技術として、設計データ中のセル階層構造を有効に利用した階層的データ変換方式が提案されている。
【０００８】
この階層的データ変換手法について記載した例として、“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  第３１巻４２５７〜４２６１ページ（１９９２年）：文献１）”において、設計データの持つ階層のまま階層的図形演算処理を行うと、所謂２重露光やパターン間の隙間などがあるパターンが変換されてしまう可能性があり、従って電子ビーム描画装置に受容不可能となる場合のあることが指摘された。
【０００９】
この文献では、設計データ中で複数のセルが少なくとも部分的に重なり合って配置されている場合には、これらのセルを上位階層に展開し（セル重複除去）、階層構造を一旦変更してから階層的図形演算を行うことにより、電子ビーム描画装置用のパターンデータを正しく変換できることが提案されている。以下、セル重複除去のように描画用パターンデータを階層的に変換する際に必要となる、階層構造変更の処理を階層最適化処理と呼ぶことにする。
【００１０】
ところで、上述のセル重複除去によって設計データにある繰り返し数の多い種パターンが展開してしまう場合には、階層処理による処理時間の短縮効率及びデータ量の圧縮効率が低減してしまうことが問題となる。第２の従来例として、“Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ２７ｔｈ  ＡＣＭ／ＩＥＥＥ  Ｄｅｓｉｇｎ  Ａｕｔｏｍａｔｉｏｎ  Ｃｏｎｆｅｒｅｎｃｅ  ３２１−３２６  ページ（１９９０）：文献２”では、階層的な図形演算処理においてセル間に重なりがある場合、セル展開の対象を１階層より離れたセル間の重なりに限定し、１階層以内のセルとの重なりの場合にはセルを展開せずセル間で重なりあっている図形にマークをつけ適切な図形演算を行うことで、階層処理の効率を大幅に上げることができるとしている。
【００１１】
しかしながら、これまでの従来例においては、階層処理の効率を最も損なってしまう複数のアレイ配置されるセルが重複している場合について、セル展開を抑止して階層的にデータ変換するための方法は開示されてはいない。また、設計データの複数の層に対して行われる図形演算の場合に、セル展開を極力避けて階層的に正しくデータ変換する方法も開示されてはいない。
【００１２】
【発明が解決しようとする課題】
このように従来、特開平５−２９２０２号公報のように、データ圧縮のための基本図形を生成する処理、基本図形の配置情報を取得する処理を、設計データを展開して副偏向走査領域に分解した後に行う方法では、データ量の圧縮効果は少なく、データ変換時間が増大するという問題があった。
【００１３】
また、設計データ中で、あるセルのアレイと単独の図形又は別のセルが重複している場合、又は異なる複数のセルのアレイが重複している場合、階層処理による処理時間の短縮効率及びデータ量圧縮効率が低下する問題があった。同様に、設計データの複数の層を対象とする図形演算処理を含むデータ作成処理において、複数のセルが重複している場合は、描画データ作成時間並びにデータ量を削減することができない問題があった。
【００１４】
本発明は、上記の事情を考慮して成されたもので、その目的とするところは、描画装置に供給される描画データの設計データからの変換時間を増大させることなくデータ量を低減することのできる荷電ビーム描画データ作成方法および装置を提供することにある。
【００１５】
また、本発明の他の目的は、設計データ中で、あるセルのアレイと単独の図形又は別のセルが重複している場合、又は異なる複数のセルのアレイが重複している場合について、階層的図形演算の処理効率の低減につながるセル展開を最小限に抑えることができ、描画データ作成時間並びにデータ量を削減することができる荷電ビーム描画データ作成方法および装置を提供することにある。
【００１６】
また、本発明の更に他の目的は、設計データの複数の層を対象とする図形演算処理を含むデータ作成処理において、複数のセルが重複している場合でも、描画データ作成時間並びにデータ量を削減することができる荷電ビーム描画データ作成方法および装置を提供することにある。
【００１７】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
【００１８】
（１）入力した設計データの階層構造の最適化処理を行った後、少なくとも１つの入力層を対象とする所定の図形演算処理を階層毎に施すことによって、多階層のセル階層構造で定義される設計データを荷電ビーム描画用のパターンデータに変換する荷電ビーム描画データ作成方法において、
前記階層最適化処理として、
設計データ中のある親セル内で参照定義される子セルが該親セルに属する図形によって完全に被覆される領域を求めるステップと、該領域において親セルの図形を子セルに取り込む領域枠を取得するステップと、該領域枠に存在する親セルの図形を親セルから削除し、かつ子セルが単独配置の場合にはこの削除したパターンを子セルに取り込んで新たな子セルとして登録し、子セルがアレイ配置されている場合には該削除したパターンから子セルのｘ及びｙ方向のアレイ繰り返し単位長で定義される矩形部分を子セルに取り込んで新たな子セルとするステップと、を行うことによって階層構造を変更する処理を含むことを特徴とする荷電ビーム描画データ作成方法。
（２）入力した設計データの階層構造の最適化処理を行った後、少なくとも１つの入力層を対象とする所定の図形演算処理を階層毎に施すことによって、多階層のセル階層構造で定義される設計データを荷電ビーム描画用のパターンデータに変換する荷電ビーム描画データ作成方法において、
前記階層最適化処理として、
設計データ中のあるセル内で参照定義される繰り返し数が１以上であるセルＡのアレイ配置とセルＢのアレイ配置の重複領域を求めるステップと、該重複領域においてセルＡの種パターンとセルＢの種パターンをもとに、セルＡのアレイ繰り返し単位長とセルＢのアレイ繰り返し単位長の公倍数で定義される単位長を持つ新たな種パターンＣを作成するステップと、該重複領域にあるセルＡのアレイ配置とセルＢのアレイ配置をセルＣのアレイ配置で置き換えるステップと、を行うことによって階層構造を変更する処理を含むことを特徴とする荷電ビーム描画データ作成方法。
（３）入力した設計データの階層構造の最適化処理を行った後、少なくとも１つの入力層を対象とする所定の図形演算処理を階層毎に施すことによって、多階層のセル階層構造で定義される設計データを荷電ビーム描画用のパターンデータに変換する荷電ビーム描画データ作成方法において、
前記階層最適化処理として、
設計データ中のあるセル内で参照定義される繰り返し数が１以上であるセルＡのアレイ配置とセルＢのアレイ配置の重複領域を求めるステップと、該アレイ領域重複箇所においてセルの外接矩形が重ならずかつ繰り返し数ができるだけ多くなるように設計データの階層情報に基づいてアレイの分割及び融合を行って新たなセルを作成するステップと、該重複領域にあるセルＡのアレイとセルＢのアレイを上記作成した新たなセルで置き換えるステップと、行うことによって階層構造を変更する処理を含むことを特徴とする荷電ビーム描画データ作成方法。
（４）多階層のセル階層構造からなる設計パターンデータを主、副偏向器を有する二段偏向式の電子ビーム描画装置用の描画データに変換する荷電ビーム描画データ作成装置において、
設計データに対して、少なくともセル重複除去、リサイズを含む階層最適化処理を行い、電子ビーム描画装置に適した階層的図形演算処理が行えるように設計データの階層構造を変更する手段と、
階層最適化された設計データに対して、少なくとも白黒反転処理、ミラー反転処理、リサイズ処理、台形分割を含む階層的図形演算処理を行う手段と、
階層的図形演算処理された設計データを圧縮する手段、この圧縮手段は図形演算処理された全図形のうちサブフィールドサイズ以上の図形に対して、図形をサブフィールドサイズの矩形を持つ基本セルによる繰り返し表現で表わせるか、また基本セルと任意サイズの矩形を持つ任意セルの組み合わせによる繰返し表現で表わせるか、又は任意セルによる繰り返し表現で表わせるかを判定し、いずれかの繰り返し表現で表わせるならセルの階層構造を変える、と、
サブフィールドサイズより大きいセルに対して、サブフィールド分割処理を行う手段と、
セルを各フレームに仕分けする手段と、
を具備することを特徴とする荷電ビーム描画データ作成装置。
【００２７】
（作用）
本発明によれば、セル間に重複のある場合でも階層処理の効率を低減することなく描画用パターンデータの作成が可能となる。また、設計データ中で重複するセルを重複のないセルの階層構造に変更する際には、設計データで定義される繰り返し情報を基に行うため、パターンマッチング等により繰り返しパターンを特定する必要がなく、階層構造の変更処理を容易に行うことができる。
【００２８】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によっで説明する。
【００２９】
（第１の実施形態）
図１は、本発明の各実施形態に使用した主副二段偏向方式の電子ビーム描画装置を示す概略構成図である。
【００３０】
図中１０は試料室であり、この試料室１０内には半導体ウェハ若しくはマスク等の試料１１を載置したステージ１２が収容されている。ステージ１２は、ステージ駆動回路１３によりＸ方向（紙面左右方向）及びＹ方向（紙面表裏方向）に駆動される。そして、ステージ１２の移動位置はレーザ測長系等を用いた位置回路１４により測定されるものとなっている。
【００３１】
試料室１０の上には、電子ビーム光学系２０が配置されている。この光学系２０は、電子銃２１，各種レンズ２２〜２６，ブランキング用偏向器３１，ビーム寸法可変用偏向器３２，ビーム走査用の主偏向器３３，ビーム走査用の副偏向器３４，及びビーム成形アパーチャ３５，３６等から構成されている。そして、主偏向器３３により所定の副偏向走査領域（以降、サブフィールドと呼ぶ）に位置決めし、副偏向器３４によりサブフィールド内での図形描画単位の位置決めを行うと共に、ビーム寸法可変用偏向器３２及びビーム成形アパーチャ３５，３６にビーム形状を制御し、ステージ１２を一方向に連続移動しながら、ＬＳＩチップを主偏向ビーム偏向幅に応じて短冊状に分割したフレーム領域を描画処理する。さらに、ステージ１２を連続移動方向と直交する方向にステップ移動し、上記処理を繰り返して各フレーム領域を順次描画するものとなっている。
【００３２】
一方、制御計算機４０には磁気ディスク４１を始めとする記憶媒体が接続されており、この磁気ディスク４１にＬＳＩの描画データが格納されている。磁気ディスク４１から読み出された描画データは前記フレーム領域毎にパターンメモリ（データバッファ部）４２に一時的に格納される。データバッファ部４２に格納されたフレーム領域毎のパターンデータ、つまり描画位置及び基本図形データ等で構成されるフレーム情報は、データ解析部であるパターンデータデコーダ４３及び描画データデコーダ４４により解析され、ブランキング回路４５，ビーム成形器ドライバ４６，主偏向器ドライバ４７，及び副偏向器ドライバ４８に送られる。
【００３３】
即ち、パターンデータデコーダ４３では、上記データを入力し、必要に応じてフレーム領域に包含される図形データに反転処理を施し、反転パターンデータを生成する。そして、次にフレームデータとして定義されている基本図形データを成形アパーチャ３５，３６の組み合わせにより形成可能な単位描画図形群に図形分割し、このデータに基づいてブランキングデータが作成され、ブランキング回路４５に送られる。そして、更に希望するビーム寸法データが作成され、このビーム寸法データがビーム成形器ドライバ４６に送られる。次に、ビーム成形器ドライバ４６から光学系２０のビーム寸法可変用偏向器３２に所定の偏向信号が送られ、これにより電子ビームの寸法が制御されるものとなっている。
【００３４】
また、描画データデコーダ４４では、上記フレームデータに基づいてサブフィールドの位置決めのデータ作成され、このデータが主偏向器ドライバ４７に送られる。そして、主偏向器ドライバ４７から光学系２０の主偏向器３３に所定の信号が送られ、これにより電子ビームは指定のサブフィールド位置に偏向走査される。さらに、描画データデコーダ４４では副偏向器走査のコントロール信号が発生され、この信号が副偏向器ドライバ４８に送られる。そして、副偏向器ドライバ４８から副偏向器３４に所定の副偏向信号が送られ、これによりサブフィールド毎の描画が行われるものとなっている。
【００３５】
上記構成された装置を用いてＬＳＩパターンの描画処理を行うためのデータ作成工程を示したのが図２である。ＬＳＩパターンはＣＡＤシステム５１により作成され、そこから出力される設計データ５２がデータ変換用計算機５３で描画データ５４に変換される。そして、制御計算機５５により描画データ５４を読み出して、電子ビーム描画装置による描画処理が行われることになる。
【００３６】
図３は、設計データがデータ変換処理によりパターン重複除去，台形分割などの処理を経て電子ビーム描画装置で許容し得るデータ形式に変換され、更に描画装置のパターンデータデコーダ４３により描画装置で露光可能な矩形又は三角形に分割される様子を示している。
【００３７】
上述の描画装置に最適となる描画データ作成方法について、次に詳述する。図４は本実施形態に従ってＬＳＩの設計データから描画装置に受容可能なデータ変換する処理の流れを示す図である。このフローチャートに従い処理の内容を説明する。
【００３８】
まず、多階層のセル階層構造からなる設計データを入力する（Ｓ１）。この入力した設計データに対し、セル重複除去やリサイズを行うための前処理（ドーナツ処理等）からなる階層最適化処理を行い、電子ビーム描画装置に適した階層的図形演算処理が行えるように設計データの階層構造を変更する（Ｓ２）。
【００３９】
次に、階層最適化を施した設計データに対し、階層的図形演成処理を行う（Ｓ３）。この図形演算には、例えば白黒反転処理，ミラー反転処理，リサイズ処理等が含まれる。また、描画装置に入力可能なパターンとして台形のみが許されている場合にはパターンの台形分割もこの段階で行う。
【００４０】
次に、データの圧縮処理を行う（Ｓ４）。この圧縮処理では、図形演算処理された全図形に対して、サブフィールドサイズ以上の図形に対して、図形をサブフィールドサイズの矩形を持つセル（以降、基本セルと呼ぶ）による繰り返し表現で表わせるか、また基本セルと任意サイズの矩形を持つセル（以降、任意セルと呼ぶ）の組み合わせ、又は任意セルによる繰り返し表現で表わせる判定し、いずれかの繰り返し表現で表わせるならセルの階層構造を変える。
【００４１】
次に、サブフィールドサイズより大きいセルに対して、サブフィールド分割処理を行う（Ｓ５）。最後に、セルを各フレームに仕分けし（Ｓ６）、描画データの作成を終了する。
【００４２】
以上説明した本実施形態の圧縮処理について、図５〜図７を参照して更に説明する。
【００４３】
図５（ａ）のセルは図形演算処理後のセルである。図５（ａ）のセルＡに包含される図形１（図形２）の図形サイズｆｘ，ｆｙのどちらかが基本セル、任意セルによる繰り返し表現を行うか否かのサブフィールドサイズより大である関係が成り立っているものとする。
【００４４】
図７のフローチャートの各ステップに沿って、図５（ａ）のセルは図５（ｂ）から図６（ｃ）のように表現され、セルの階層を変更する。以下に順を追って説明する。
【００４５】
ステップＳ１：図形演算後のセルの抽出を行う。
【００４６】
ステップＳ２：セルに包含される図形のサイズ（ｆｘ，ｆｙ）がサブフィールドサイズより大きいか否かを比較する。
サブフィールドサイズより大きい場合はステップＳ３へ。
サブフィールドサイズより小さい場合はステップＳ５へ。
【００４７】
ステップＳ３：図形サイズとサブフィールドサイズ（ｓｆｓ）から繰り返し表現情報を生成する。
ｆｘ／ｓｆｓ＝Ｎｘ…Ｒｘ（Ｎｘは商（整数）、Ｒｘは余り）
ｆｙ／ｓｆｓ＝Ｎｙ…Ｒｙ（Ｎｙは商（整数）、Ｒｙは余り）
ｆｘ／（Ｎｘ＋１）＝Ｇｘ
ｆｙ／（Ｎｙ＋１）＝Ｇｙ
ｆｘ／Ｇｘ＝ＮｘＧ
ｆｙ／Ｇｙ＝ＮｙＧ
ステップＳ４：セルの階層構造を変更し、基本セル、任意セルを生成する。
【００４８】
図５（ａ）のセルＡの図形１は、以下の条件に従ってセルの階層構造を変更する。
【００４９】
（１）Ｒｘ＝０  且つ  Ｒｙ＝０ならば、
基本セル：Ｎｘ×Ｎｙ
で繰り返し表現される（図５（ｂ）参照）。
（２）Ｒｘ＝０  且つ  Ｒｙ≠０ならば、
基本セル：Ｎｘ×Ｎｙ
任意セル（セルサイズ：ｓｆｓ×Ｒｙ）：Ｎｘ×１
で繰り返し表現される（図５（ｃ）参照）。
（３）Ｒｘ≠０  且つ  Ｒｙ＝０ならば、
基本セル：Ｎｘ×Ｎｙ
任意セルＢ（セルサイズ：Ｒｘ×ｓｆｓ）：１×Ｎｙ
で繰り返し表現される（図６（ａ）参照）。
（４）Ｒｘ≠０  且つ  Ｒｙ≠０ならば、
基本セル：Ｎｘ×Ｎｙ
任意セルＣ（セルサイズ：ｓｆｓ×Ｒｙ）：Ｎｘ×１
任意セルＤ（セルサイズ：Ｒｘ×ｓｆｓ）：１×Ｎｙ
任意セルＥ（セルサイズ：Ｒｘ×Ｒｙ）：１×１
で繰り返し表現される（図６（ｂ）参照）。
（５）全て任意セルで表現されるならば、
任意セルＦ（セルサイズ：Ｇｘ×Ｇｙ）：ＮｘＧ×ＮｙＧ
で繰り返し表現される（図６（ｃ）参照）。
【００５０】
ステップＳ５：全セル抽出したら終了で、全セル未抽出ならステップＳ１へ戻る。
【００５１】
上記のフローにより図５（ａ）のセルＡ中の図形２も図形１と同様に処理される。
【００５２】
このように本実施形態によれば、副偏向描画データ作成前に予め、セルに包含される図形のサイズが最小副偏向走査領域サイズを越えるか否かを判定し、越える場合にはこの図形を副偏向走査領域サイズ以下のパターンに分割して表現し直すことにより、副偏向走査領域サイズを越える図形が副偏向データ作成時に分割されるのを未然に防止でき、設計データから描画データへの変換時間を増大することなくデータ量を圧縮した描画データを作成することができる。
【００５３】
（第２の実施形態）
次に、本発明の第２の実施形態を、図８のフローチャート及び図９の模式図を参照して説明する。
【００５４】
図８のフローチャートの各ステップに沿って、図９（ａ）のセルは図９（ｂ）のように表現され、セルの階層を変更する。以下に順を追って説明する。なお、図９（ａ）のセルＢに存在する図形１と図形４は同一形状、同一サイズである。また、図形２と図形３，図形５，図形６も同一形状、同一サイズである。
【００５５】
ステップＳ１：階層的図形演算後のセルの抽出を行う。
【００５６】
ステップＳ２：セル内の全図形に対して、図形形状と図形サイズと図形配置位置を取得する。
【００５７】
ステップＳ３：同一図形形状、且つ同一図形サイズ毎に図形配置位置のテーブルを作成する。
【００５８】
ステップＳ４：各配置位置から各図形へのピッチを算出する。
【００５９】
ステップＳ５：セル内の各図形に対して繰り返し表現可能か判定する。
（１）繰り返し表現可能な図形は新たにセルとし、階層構造を変更する。図９（ａ）の図形１，図形４は同一形状，同一サイズ，ピッチにより繰り返し表現可能。また、同図の図形２，図形３，図形５，図形６も同一形状，同一サイズ，ピッチにより繰り返し表現可能。
（２）繰り返し表現不可能な図形は元セルに残す。図９（ａ）の図形７は繰り返し表現不可能なため、セルＢに残す。
【００６０】
ステップＳ６：全セル抽出したら終了で、全セル未抽出ならステップＳ１へ戻る。
【００６１】
このような処理により、図９（ａ）のセルは図９（ｂ）のようにセルの階層構造が変更される。
【００６２】
従来例の処理では、副偏向走査領域（サブフィールド）に分割してから基本図形を生成し、配置情報を得て圧縮していたが、これではサブフィールド単位の基本図形しか生成されず、図形の半端部分は圧縮されない。しかし、本実施形態では図形の半端部分には任意矩形を持つセル（任意セル）を適用することにより、従来技術では圧縮できなかった図形を圧縮することができる。また、配置情報も繰り返し情報を利用することにより従来例よりも配置情報を低減することができる。
【００６３】
また、従来例の処理ではサブフィールド分割後に圧縮処理を組込んでいたが、サブフィールド分割された図形個々に対してパターンマッチング処理を行う必要があり、データ変換時間の増大を招いてしまう。本実施形態ではサブフィールド分割前の図形単位に対して先に圧縮処理を行うことによりサブフィールド分割の処理は基本セル、任意セルについて行うことになり従来処理に比べデータ変換時間を大幅に短縮することが可能になる。
【００６４】
例えば、繰り返しパターンを多く含む設計データや大図形が存在する設計データに上記方法を適用すれば、従来方法に比べ１／２〜１／１６に描画データ量を低減することが可能になる。
【００６５】
以上、本発明（請求項１，２）を第１，２の実施形態に基づいて説明したが、本発明はそれに限定されるものでなく、その主旨を逸脱しない範囲において種々変更可能である。例えば、電子ビーム描画装置の構成は図１に限定されるものではなく適宜変更可能である。また、本実施形態では主副二段方式の電子ビーム描画装置を例にとり説明したが、副偏向を２段以上にした多段偏向方式でもよく、電子ビーム以外のイオンビーム描画装置に対しても適用可能である。
【００６６】
（第３の実施形態）
以下、本発明（請求項３〜５）の実施形態について説明する。
【００６７】
まず、ＬＳＩデバイスの開発製造過程での本発明方法の位置付けを前記図２を参照しながら説明する。ＬＳＩデバイスの開発は、その仕様が決定された後に論理回路設計や回路設計などが行われ、それに基づいてレイアウトパターン設計が行われる。この設計作業は一般にＣＡＤを用いて行われ、所要のＬＳＩデバイスの設計データが取得される。これに基づいてＬＳＩデバイスを製造するときは、同データを電子ビーム描画用データ変換システムに与えて、描画データに変換する。そして、この描画データに基づいて電子ビーム描画装置でマスクを描画し、このマスクパターンをステッパを用いてウェハに露光し所定の製造プロセスを行う。この描画データ作成からウェハプロセスまでの流れを繰り返して、最終的な所望のＬＳＩデバイスが形成される。本発明に係わる電子ビーム描画データ作成方法は電子ビーム描画データ変換システムに反映される。
【００６８】
上述のデータ変換システムの従来例としては、例えば図１０に示すような処理フローに従ってデータ作成処理を行う（文献１）。まず、入力した設計データの階層構造の最適化を行う。この処理は、設計データの階層構造のまま階層的図形演算した場合に発生する図形の重畳などを発生しないようにすることを目的としており、セル重複除去やリサイズを行うための前処理（ドーナツ処理）からなる。この階層最適化処理後に図形演算処理を行う。図形演算処理には、例えば白黒反転，ミラー反転，リサイズ等が含まれる。また、一般に、図形演算処理では複数の層を対象とした、例えば２層間のアンド処理等が頻繁に用いられる。この処理結果に対して、描画装置に入力可能な基本図形への分割処理，サブフィールド分割，フレーム分割処理等の描画装置のためのフォーマット処理を行い描画データ作成は終了する。
【００６９】
次に、図１１を例にとり本発明の詳細を説明する。図１１に示すように、本発明は典型的には従来方法における階層最適化処理の前処理として実現することができる。
【００７０】
まず、入力された設計データのある階層に属するセルを選択して、親セルとする。この親セルで参照定義されているセル（以下子セルと呼ぶ）について順次、図１１に示す処理を行う。第１のステップＳ１では、各々の子セルが前記親セルに属する図形によって完全に被覆される領域を求める。もし、親セルの図形に部分的に重複する子セルがあれば、この子セルを親セルに展開する。第２のステップＳ２では、この領域において親セルの図形を子セルに取り込む領域枠を取得する。
【００７１】
第３のステップＳ３では、求めた領域枠に存在する親セルの図形を親セルから削除する。同時に、子セルが単独配置の場合にはこの削除したパターンを子セルに取り込んで新たな子セルとして登録する。もし、子セルがアレイ配置されている場合には親セルから削除したパターンの一部、即ち子セルのｘ及びｙ方向のアレイ繰り返し単位長で定義される矩形部分を子セルに取り込んで新たな子セルとして登録する。
【００７２】
以上の処理を設計データの全ての階層に対して行う。即ち、最上位階層から始めて、順次１階層づつ下位の階層に移って繰り返し、最下層のセルとなるまで処理を繰り返す。逆に、最下層から始めて、順次１階層づつ上位の階層に移って、最上位のセルとなるまで処理を繰り返しても良い。
【００７３】
以上の処理によって設計データの階層構造を変更した後、（文献１）に開示されているドーナツ処理等の通常の階層最適化処理を行う（Ｓ４）。続いて、リサイズ等の図形演算を行い（Ｓ５）、最後に電子ビーム描画装置の入力フォーマットに合わせたフォーマット処理を行い（Ｓ６）、電子ビーム描画装置用のデータ変換処理を終了する。
【００７４】
次に、本実施形態を図１２の設計データに適用した例について説明する。まず、この設計データについて説明しながら、一般的な設計データの構造について概説する。
【００７５】
図１２（ａ）に示すように、この設計データはセルの階層としては３階層で構成されている。一般に設計データにおいて、セルはそのセルに属する図形、又はそのセルに別のセルを参照配置する情報（インスタンス情報）を持つことができる。また、図形情報は、幾つかの層（レイヤー）に分けて定義される。
【００７６】
まず、最上位階層のセルＡは、２つの属するパターンＰａ及びＰａ’を持つ。このパターンは、レイヤー１で定義されている。Ａにはインスタンスとして、セルＢの４×４アレイ配置とセルＣが定義されている。セルＢは図１２（ｂ）に示すようにパターンＰｂを持ち、このパターンはレイヤー２に定義されている。また、セルＢでは、別のセルは参照配置されていない。即ち、インスタンスを持たない。セルＣは、セルＣに属するパターンとして４つのＰｃを持ち、これらのパターンはレイヤー１で定義されている。また、セルＣはインスタンスとして、セルＤの４×４アレイ配置を持つ。セルＤは、自身に属するパターンとしてパターンＰｄを持ち、このパターンはレイヤー２で定義されている。
【００７７】
この設計データに、本実施形態を適用した場合について、図１１の詳細説明である図１３及び図１４，図１５，図１６を参照しながら順次説明する。
【００７８】
ステップＳ１：まず、最上位セルであるセルＡを処理対象とする。
【００７９】
ステップＳ２：未処理の重複領域があるか否かを判定し、重複領域がある場合はステップＳ３に進む。
【００８０】
ステップＳ３：重複箇所として、注目セル（セルＡ）のパターンＰａと重複するセルＢのアレイ配置を選択する。
【００８１】
ステップＳ４：セルＢのアレイ配置の全領域がパターンＰａに完全に被覆されるので、ステップＳ５をスキップし、ステップＳ２に戻る。この段階で階層構造は、図１２（ａ）のものから変更はない。
【００８２】
ステップＳ２→Ｓ３：重複箇所として、パターンＰａ’と重複するセルＣの部分を選択する。
【００８３】
ステップＳ４：セルＣはＰａ’によって完全に被覆されてはいない。従って、ステップＳ５に進む。
【００８４】
ステップＳ５：セルＣをセルＡに展開する。この展開に伴い階層構造は図１４（ａ）のようになる。即ち、パターンＰｃはセルＡのパターンＰａ’’として変更登録され、セルＤのアレイ配置はセルＡで参照されるようになる。ステップＳ２に戻る。
【００８５】
ステップＳ２→Ｓ５：図１４（ａ）に対し、重複領域としてパターンＰａ’とセルＤのアレイ配置が重複している。ステップＳ３に進む。セルＤの４×４のアレイ配置のうち、Ｐａ’に完全に被覆されていない最右列の１×４の部分をセルＡに展開する。この展開により階層構造は図１４（ｂ）のようになる。ステップＳ２に戻る。未処理の重複領域がないので、ステップＳ６に進む。
【００８６】
ステップＳ６→Ｓ７：図１４（ｂ）の処理済みの重複領域について、パターン変更の設定枠を求める。パターンＰａとセルＢの４×４アレイ配置の箇所については、図１５の設定枠１を得る。また、パターンＰａ’とセルＤの３×４アレイ配置の箇所については、設定枠２を得る。ステップＳ８に進む。
【００８７】
ステップＳ８→Ｓ９：まず、図１５の設定枠１で指定される領域について、パターンＰａからこの部分を削除する。次に、設定枠１で囲まれるパターンＰａのうち、セルＢの１つの種セルと重複する部分をセルＢのパターンとしてＢに取り込む。設定枠２についても同様の処理を行う。この結果、セルＡに属するパターンＰａ及びＰａ’は、それぞれ、図１６（ｂ）のｐａ，ｐａ’のように変更される。また、セルＢ及びセルＤはそれぞれ、図１６（ｃ）（ｄ）のように変更される。また、セルＡ以下の階層構造は、図１６（ａ）のようになる。ステップＳ１０に進む。
【００８８】
ステップＳ１０→Ｓ１１：以上の処理により、設計データの階層構造は図１６のようになった。セルＢ及びセルＤの階層より下層のセルはないため処理を終了する。なお、１階層下位にセルがある場合は、ステップＳ１１で注目する階層を１階層下位にしてステップＳ２に戻る。
【００８９】
以上で図１１のセル図形再登録部までの処理が終了した。以降は、図１１のドーナツ処理等の従来の階層最適化の処理に移る。
【００９０】
次に、本実施形態が図形演算の処理時間短縮に与える効果について説明する。従来例として、階層最適化処理においてセルが重複している場合に上位階層に展開する例をとると、設計データの階層構造は図１７のように変更される。図形演算処理として、レイヤー１をレイヤー２でマスク演算する場合を考える。マスク演算とは図１８に示すように、あるレイヤーで定義されるパターンから、別のレイヤーで定義されるパターン領域を削除する図形演算である。まず、図１７で示される従来例の場合について考えると、レイヤー１のパターンからレイヤー２のパターンをマスク演算するための処理数は３２回である。
【００９１】
一方、本実施形態の場合には、セルＢ及びセルＤのアレイの部分については、マスク演算を種パターンについて行えばよいので、マスク演算に要する処理回数は６回となる。マスク演算に要する処理時間は処理回数に比例するので、本実施形態の場合には従来例に比べて処理時間は約１／５に短縮される。
【００９２】
次に、上記の場合について、本実施形態がデータ圧縮に与える効果について説明する。本実施形態の場合について、マスク演算処理を行い描画装置用のフォーマット処理を行った後のデータ構造を示したのが図１９である。但し、描画装置としては矩形で表わされる図形のみ入力可能とし、図１６における多角形を全て矩形に分割するフォーマット処理を行った。本実施形態では、セルＢ及びセルＤの部分はアレイで表現されているため、図形の定義は種セルのみで良く、矩形数は全体で３５個である。
【００９３】
一方、従来例の場合には図２０のようになり、矩形数は全体で７４個となる。描画データ中の図形データ量は矩形数に比例するので、従来例に比べて本実施形態の場合には図形データ量は約１／２に減少することが分かった。設計データ中で定義されるアレイ繰り返し数が、より多い場合には、本発明によるデータ作成方法を行った場合に期待される変換処理時間の短縮及びデータ圧縮効果は、さらに大きいものとなる。
【００９４】
以上、本実施形態では、従来の階層処理方法における階層最適化処理の前に実施する方法を示したが、従来の階層最適化処理の中に組み込んだ処理として行ってもよい。また、階層最適化処理から、描画装置用のフォーマット処理までの全体の処理フローの中で、分散して行っても良い。
【００９５】
このように本実施形態によれば、階層最適化処理以前に、重複するセルのアレイを重複しないセルのアレイへと構成し直すことにより、変換処理に要する時間を大幅に低減できる。さらに、設計データ中のアレイを極力展開しないようにして、描画データを作成することが可能であるため、データ量も大幅に圧縮することが可能である。その結果、ＬＳＩ製造に必要なマスクの作成時間を短縮することとなり、また製造装置のデータ格納装置等も小規模のものにできるので、製造コストの低減に寄与することができる。
【００９６】
また、設計データの書き換えには、設計データの持つ階層情報を利用して行い、一般に設計データ中のパターンの繰り返しを認識するために行われるパターンマッチング等の負荷の重い処理を伴わないため、極めて簡便な、また、データ変換時間の短縮化には有効な方法であるといえる。
【００９７】
（第４の実施形態）
図２１は、本発明の第４の実施形態に係わるデータ変換システムの例を示す図である。図２１に示すように、本実施形態も典型的には従来方法における階層最適化処理の前処理として実現することができる。まず、入力された設計データの最上位階層（ルート）セルを親セルとする。この親セルでインスタンス定義されている子セルについて、順次図２１に示す処理を行う。
【００９８】
即ち、第１のステップＳ１では、互いに重なり合う子セルのアレイを抽出する。第２のステップＳ２では、重なり合う子セルのアレイピッチが同一であるかを、設計データに格納されている情報を読み取り判定する。第３のステップ２３では、アレイピッチが同一の場合に、重なり合う子セルのうちの１つのセルに、他の子セルのパターン及び子セルで参照しているインスタンス情報を取り込みこのセルを再登録し、また階層構造を変更する。ルートセルにある重なり合う子セルの全てについてこの処理を終了したら、注目する階層を１階層下位に移して上記の処理を行う。この処理を最下位の階層が終了するまで繰り返す。
【００９９】
以上の処理によって設計データの階層構造を変更した後、（文献１）等に開示されているドーナツ処理等の通常の階層最適化処理を行う（Ｓ４）。続いて、リサイズ，白黒反転等の図形演算処理を行い（Ｓ５）、最後に電子ビーム描画装置の入力フォーマットに合わせたフォーマット処理を行い（Ｓ６）、電子ビーム描画装置用のデータ変換処理を終了する。
【０１００】
次に、本実施形態の詳細について説明する前に、設計データパターンのフォーマットを図２５と図２６を参照しながら説明する。設計データが図２４で示されるセルの階層構造によって構成されていたとする。即ち、セルＡは１つのパターンＰａを持つ。セルＢでは１つのパターンＰｂを持ち、参照インスタンスとしてセルＡを１×１アレイ配置（単独配置）として持つ。セルＣは自身に属するパターンを持たないが、参照インスタンスとしてセルＢを２×２アレイ配置として持つ。
【０１０１】
この設計データが計算機のディスク内部で格納される場合には、そのフォーマットはＣＡＤシステムにより異なり、種々のものがあるが、典型的には例えば図２５のように表現されている。即ち、セルの情報はセル自身に属するパターンとセル内で参照されるインスタンスの情報とからなる。セルＢの場合について説明すると、セルＢではセルＡがＢの原点に対して（Ｘａ，Ｙａ）の位置にインスタンスとして参照されている。また、セルＢ自身が持つパターンＰｂはレイヤー番号１の図形を表わす区画に、４頂点列として図２５（ｂ）の右欄のように表わされている。
【０１０２】
次に、図２３の設計データに対して本実施形態を適用した例について説明しながら、本発明の詳細について示す。設計データ中で最上位階層（ルート）であるセルＡには、セルＢが４×４アレイ配置されており、同一サイズのセルＣがセルＢと重なるように図２３のようにインスタンス配置されているとする。図２２の本実施形態の詳細説明図に従って、この設計データに対し本実施形態を適用した場合を順次説明する。
【０１０３】
ステップＳ１：セルＡを注目階層とする。
【０１０４】
ステップＳ２：未処理の重複するセルとして、セルＢの４×４アレイ配置とセルＣの４×４アレイ配置が重なっているため、これが選択される。
【０１０５】
ステップＳ３：セルＢとセルＣのアレイのピッチを図２５で表わされるような設計データの内部表現の該当箇所から検索して調べる。セルＢとセルＣのアレイのピッチは同じであるのでステップＳ４に進む。
【０１０６】
ステップＳ４：セルＣのパターンをセルＢに取り込む。同時に階層ツリーからセルＣを削除する。この変更により、設計データの階層構造は図２６のようになる。この変更を計算機内部での設計データのフォーマットに対応して説明したのが図２９である。
【０１０７】
ステップＳ５：この例では、セルＢが最下層となるのでステップＳ７に進み、従来の階層最適化の処理、それに続く図形演算処理及び描画装置用のフォーマット処理を行う。
【０１０８】
この例では、セルＣにはパターンデータしか存在せず、インスタンスは配置されていないため、ステップＳ４ではパターンデータのみをセルＢに取り込んだ。もし、セルＣでインスタンスを参照している場合には、インスタンス配置もセルＢに取り込むことにする。
【０１０９】
次に、本実施形態が図形演算の処理とデータ量圧縮に与える効果について説明する。例として、図２３の設計データのレイヤー１をレイヤー２でマスク演算する図形演算を考える。本実施形態では、設計データの階層構造が図２６のように変更され、このデータに対して上記のマスク演算が階層的に処理される。即ち、レイヤー１をレイヤー２でマスクする図形演算は、図２６のセルＢのＰｂをＰｃでマスク演算する処理のみとなり、図形演算回数は１回である。このマスク演算を行い、描画装置用のフォーマット処理を行った結果が図２７である。描画装置では、図形は矩形や三角形などで表わされる必要があるので、セルＢのパターンはドーナツ状の１つの多角形ではなく、４つの矩形で表わされる。
【０１１０】
一方、従来例として、階層最適化においてセルが重複している場合に上位階層に展開してしまう場合には、図２３の設計データにおいて、セルＢとセルＣのパターンは全て、セルＡに属するように展開されてしまう。この場合、レイヤー１からレイヤー２をマスク図形演算する処理回数は１６回となる。従って、本実施形態の場合、図形演算に要する処理時間は１／１６で済むことになる。
【０１１１】
また、図形データ数は、図２８で示される従来例の場合には６４個。一方、図２７で示される本実施形態の場合には４個である。描画データの図形データ量は図形数に比例するので、本実施形態では従来例に比べて図形データ量が１／１６に減少することになる。
【０１１２】
本実施形態と従来例を比較した場合の、図形演算処理時間の短縮効果及び描画データの図形データ量の圧縮効果は、アレイの繰り返し数の積に反比例して大きくなる。例えば、図２３においてセルＢとセルＣが１０×１０アレイ配置で定義されている場合には、図形演算処理時間及び図形データ量共に、従来例に比べて１／１００になる。
【０１１３】
以上、本実施形態では、従来の階層処理方法における階層最適化処理の前処理として実施する方法を示したが、従来の階層最適化処理の一部として組み込んだ処理としても実施することができる。また、階層最適化処理から、描画装置用のフォーマット処理までの全体の処理フローの中で分散して行っても良い。
【０１１４】
（第５の実施形態）
図３０は、本発明の第５の実施形態に係わるデータ変換システムの例を示す図である。図３０に示すように、本実施形態も典型的には従来方法における階層最適化処理の前処理として実現することができる。
【０１１５】
本実施形態の骨子をなす部分は３つの処理部から構成される。まず、入力された設計データの、最上位階層（ルート）セルを親セルとする。この親セルでインスタンス定義されている子セルについて、順次図３１に示す処理を行う。
【０１１６】
即ち、図３０の第１のステップＳ１では、互いに重なり合う子セルのアレイを抽出する。第２のステップＳ２では、重なり合う子セルのアレイピッチの最小公倍数を求める（以下、基本アレイピッチと呼ぶ）。この処理において、設計データに格納されているアレイピッチの情報を読み取り基本アレイピッチを求めることにする。
【０１１７】
第３のステップＳ３では、重なり合う子セルの図形から、第２のステップＳ２で求めた基本アレイピッチを繰り返し単位とする新しいセルデータを作成する。同時に、設計データの階層構造から、重なり合う子セルの情報を削除し新セルを階層構造に加えて再編する。ルートセルにある重なり合う子セルの全てについてこの処理を終了したら、注目する階層を１階層下位に移して上記の処理を行う。この処理を最下位の階層が終了するので繰り返す。
【０１１８】
以上の処理によって設計データの階層構造を変更した後、（文献１）等に開示されているドーナツ処理等の通常の階層最適化処理を行う（Ｓ４）。続いてリサイズ、白黒反転等の図形演算処理を行い（Ｓ５）、最後に電子ビーム描画装置の入力フォーマットに合わせたフォーマット処理を行い（Ｓ６）、電子ビーム描画装置用のデータ変換処理を終了する。
【０１１９】
次に、図３２の設計データに対して本実施形態を適用した例について説明しながら、本発明の詳細について示す。設計データ中で最上位階層（ルート）であるセルＡには、セルＢの４×４アレイとセルＣの４×２アレイが、それぞれの配置原点が０点で重なるようにインスタンス配置されている。それぞれの、アレイのピッチは図３２（ｂ）及び図３２（ｃ）に示すようになっている。このデータは、実際には前記図２５で説明したフォーマットで表わされている。図３１の詳細説明図に従って、この設計データに対し本実施形態を適用した場合について順次説明する。
【０１２０】
ステップＳ１：セルＡを注目階層とする。
【０１２１】
ステップＳ２：未処理の重複するセルとして、セルＢの４×４アレイ配置とセルＣの４×２アレイ配置が重なっているため、これが選択される。
【０１２２】
ステップＳ３：セルＢとセルＣのアレイのピッチを図２５で表わされるような設計データの内部表現の該当箇所から検索して調べる。この結果、セルＢのアレイピッチはＸｐｂ＝５μｍ，Ｙｐｂ＝５μｍ、またセルＣのアレイピッチはＸｐｃ＝５μｍ，Ｙｐｃ＝１０μｍであることが求まる。この値より、セルＢとセルＣのアレイピッチの最小公倍数として、Ｘｐ＝５μｍ，Ｙｐ＝１０μｍを得る。
【０１２３】
ステップＳ４：Ｘｐ＝５μｍ，Ｙｐ＝１０μｍがアレイピッチとなるように、セルＣのパターン２つ分とセルＢの１つ分のパターンから新セルＤを作成する。
【０１２４】
ステップＳ５：階層ツリーから重なり合うセルＢ及びセルＣの情報を削除し、セルＤの情報に置き換え、階層構造を変更する。この変更により設計データの階層構造は図３３のようになる。
【０１２５】
ステップＳ２：以上の処理により未処理の重複するセルがなくなるので、ステップＳ６に進む。
【０１２６】
ステップＳ６：この例では、セルＢが最下層となるのでステップＳ８に進み、従来の階層最適化の処理、それに続く図形演算処理及び描画装置用のフォーマット処理を行う。なお、下位階層が存在する場合には、ステップＳ７で下位階層に処理を移してステップＳ２に戻る。
【０１２７】
この例では、セルＢ及びセルＣにはパターンデータしか存在せず、インスタンスは配置されていないため、ステップＳ４ではパターンデータのみ合成してセルＤを作成した。もし、セルＢ又はセルＣでインスタンスを参照している場合には、インスタンス配置もセルＤに合成する。
【０１２８】
次に、本実施形態が図形演算の処理とデータ量圧縮に与える効果について説明する。例として、前記図３２の設計データのレイヤー１をレイヤー２でマスク演算する図形演算を考える。本実施形態では、設計データの階層構造が図３３のように変更され、このデータに対して上記のマスク演算が階層的に処理される。即ち、レイヤー１をレイヤー２でマスクする図形演算は、図３３のセルのＰｂをＰｃ１及びＰｃ２でマスク演算する処理のみとなり、図形演算回数は２回である。このマスク演算を行い、描画装置用のフォーマット処理を行った結果が図３４である。描画装置では、図形は矩形や三角形などで表わされる必要があるので、セルＤのＰｄ１及びＰｄ２はそれぞれ８個のパターンで表わされ、セルＤでは図形数は１６個となる。
【０１２９】
一方、従来例として、階層最適化においてセルが重複している場合に上位階層に展開してしまう場合をとると、図３２の設計データにおいて、セルＢとセルＣのパターンは全て、セルＡに属するように展開されてしまう。この場合、レイヤー１からレイヤー２をマスク図形演算する処理回数は１６回となる。従って、本実施形態の場合、図形演算に要する処理時間は１／８で済むことになる。また、図形データ数は、図３５で示される従来例の場合には１２８個となる。一方、図２７で示される本実施形態の場合には、１６個である。描画データの図形データ量は図形数に比例するので、本実施形態では従来例に比べて図形データ量が１／８に減少することになる。
【０１３０】
本実施形態と従来例を比較した場合の、図形演算処理時間の短縮効果及び描画データの図形データ量の圧縮効果は、アレイの繰り返し数の積に反比例して大きくなる。例えば、図３２においてセルＢが１０×１０アレイ、セルＣが１０×５アレイ配置で定義されている場合には、図形演算処理時間及び図形データ量共に、従来例に比べて１／５０になる。
【０１３１】
以上、本実施形態では、従来の階層処理方法における階層最適化処理の前処理として実施する方法を示したが、従来の階層最適化処理の一部として組み込んだ処理としても実施することができる。また、階層最適化処理から、描画装置用のフォーマット処理までの全体の処理フローの中で分散して行っても良い。
【０１３２】
（第６の実施形態）
図３６は、本発明の第６の実施形態に係わるデータ変換システムの例を示す図である。図３６に示すように、本実施形態も典型的には従来方法における階層最適化処理の前処理として実現することができる。
【０１３３】
本実施形態の骨子をなす部分は５つの処理部から構成される。まず、第１のステップＳ１では、設計データの全てのセルについてセルの外接矩形を求める。セルの外接矩形とは、セル内で定義されているインスタンス中の図形も含めた全図形頂点のうち最も左下にある頂点の座標を（ｘｌｌ，ｙｌｌ）、最も右上にある頂点の座標を（ｘｒｕ，ｙｒｕ）とすると、この２点で指定される矩形である。図３９（ｂ）及び（ｃ）に外接矩形の例を示す。ＣＡＤデータのフォーマットによっては、この外接矩形の座標をセルのサイズとして登録しているものがあるが、その場合には第１のステップＳ１を省略することができる。
【０１３４】
第２のステップＳ２では、入力された設計データの、最上位階層（ルート）セルを親セルとする。この親セルでインスタンス定義されている子セルについて、順次図３６に示す処理を行う。まず、互いにアレイの外接矩形（以下、アレイ領域と呼ぶ）が重なり合う子セルのアレイを抽出する。このアレイ領域が重複するアレイに対し、さらに、複数のセルの外接矩形が重なりあっている領域を算定する。第３のステップＳでは、ステップＳ２で求めた情報を基に複数のセル外接矩形が重複する領域と、セル外接矩形が重なりを持たない領域となるように、各アレイを分割する。
【０１３５】
第４のステップＳ４では、分割されたアレイ構造に対し、セル外接矩形が重複する箇所では重なり合う子セルのアレイピッチの最小公倍数を求める。引き続き、第５のステップＳ５のセル図形再登録部では、上記求めたアレイピッチの最小公倍数のピッチを持つ新セルを、重複するセルの図形及びセル内で参照されるインスタンスを融合することにより作成する。同時に、階層ツリーへの新セルの登録と、新セルの基になった重複する子セルの情報を削除する。ルートセルにある重なり合う子セルの全てについてこの処理を終了したら、注目する階層を１階層下位に移して上記の処理を行う。この処理を最下位の階層が終了するまで繰り返す。
【０１３６】
以上の処理によって設計データの階層構造を変更した後、（文献１）等に開示されているドーナツ処理等の通常の階層最適化処理を行う（Ｓ６）。続いてサイズ、白黒反転等の図形演算処理を行い（Ｓ７）、最後に電子ビーム描画装置の入力フォーマットに合わせたフォーマット処理を行い（Ｓ８）、電子ビーム描画装置用のデータ変換処理を終了する。
【０１３７】
次に、図３８の設計データに対して本実施形態を適用した例について説明しながら、本発明の詳細について示す。設計データ中で最上位階層（ルート）であるセルＡには、セルＢの６×６アレイとセルＣの３×２アレイが、それぞれの配置原点が０点で重なるようにインスタンス配置されている。また、それぞれのアレイのピッチは図に示すようになっている。このデータは、実際には前記図２５で説明したフォーマットで表わされている。
【０１３８】
図３７の詳細説明図に従って、この設計データに対し本実施形態を適用した場合について順次説明する。
【０１３９】
ステップＳ１：全てのセルに対してセルの外接矩形を求める。この結果を図３９に示す。図中の破線で示した矩形が各セルの外接矩形である。
【０１４０】
ステップＳ２：セルＡを注目階層とする。
【０１４１】
ステップＳ３：アレイ領域が重複するセルとしてセルＢの（６×６）アレイと、セルＣの（３×２）アレイを選択する。
【０１４２】
ステップＳ４：上記抽出したアレイ領域に対しセルの外接矩形が重複する領域を抽出する。図４０において、セル外接矩形重複領域１及び２においてセルＢの外接矩形とセルＣの外接矩形が重複していることが求まる。セル外接矩形が重複している領域と重複していない領域とに分かれるように、各セルのアレイ情報を分割する。図４１にこの結果を示す。
【０１４３】
ステップＳ５：セルＢとセルＣのアレイのピッチを、図２５で表わされるような設計データの内部表現の該当箇所から検索して調べる。この結果、セルＢのアレイピッチはＸｐｂ＝５μｍ，Ｙｐｂ＝５μｍ、またセルＣのアレイピッチはＸｐｃ＝１０μｍ，Ｙｐｃ＝５μｍであることが求まった。この値より、セルＢとセルＣのアレイピッチの最小公倍数として、Ｘｐ＝１０μｍ，Ｙｐ＝５μｍを得る。
【０１４４】
ステップＳ６：このアレイピッチの最小公倍数で指定される枠内にあるセルＢとセルＣのパターンを内部情報より読み込み、新セルＤを作成する。
【０１４５】
ステップＳ７：階層ツリーから、新セルＤが配置されるべき領域に該当するセルＢとセルＣの情報をセルＤの情報に置き換え、階層構造を変更する。この変更により設計データの階層構造は図４２のようになる。
【０１４６】
ステップＳ３：以上の処理により未処理の重複するセルアレイ領域がなくなるので、ステップＳ８に進む。
【０１４７】
ステップＳ８：この例では、セルＢが最下層となるのでステップＳ１０に進み、従来の階層最適化の処理、それに続く図形演算処理及び描画装置用のフォーマット処理を行う。なお、下位階層が存在する場合には、ステップＳ９で下位階層に処理を移してステップＳ３に戻る。
【０１４８】
この例では、セルＢ及びセルＣにはパターンデータしか存在せず、インスタンスは配置されていないため、ステップＳ４ではパターンのみ合成してセルＤを作成した。セルＢ又はセルＣでインスタンスを参照している場合には、インスタンス配置もセルＤに合成する。
【０１４９】
次に、本実施形態が図形演算の処理とデータ量圧縮に与える効果について説明する。例として、図３８の設計データのレイヤー１とレイヤー２との図形和（オア処理）をとる図形演算を考える。本実施形態では設計データの階層構造が図４２のように変更され、このデータに対して上記のマスク演算が階層的に処理される。
【０１５０】
即ち、レイヤー１とレイヤー２との図形和をとる図形演算は、図４２のセルＤのＰｂ１とＰｄ２とＰｄ３をオア処理演算する処理のみとなり、図形演算回数は２回である。このマスク演算を行い、描画装置用のフォーマット処理を行った結果が図４３である。描画装置では、図形は矩形や三角形などで表わされる必要があるので、セルＤの図形数は１３個、またセルＢ図形数は５個となる。
【０１５１】
一方、従来例として、階層最適化においてセルのアレイ領域が重複している場合に上位階層に展開してしまう場合をとると、図３８の設計データにおいて、セルＢとセルＣのパターンは全て、セルＡに属するように展開されてしまう。この場合、レイヤーとレイヤー２との図形和をとるための演算処理回数は１２回となる。従って、本実施形態の場合、図形演算に要する処理時間は１／４で済むことになる。
【０１５２】
また、図形データ数は、図４５で示される従来例の場合には１９８個となる。一方、図４３で示される本実施形態の場合には、描画データにおいてもセルＤとセルＢがアレイによって定義されているため基本図形数は１８個である。描画データの図形データ量は図形数に比例するので、本実施形態では従来例に比べて図形データ量が１／１１に減少することになる。
【０１５３】
また、本実施形態と従来例を比較した場合の、図形演算処理時間の短縮効果及び描画データの図形データ量の圧縮効果は、アレイの繰り返し数の積に反比例して大きくなる。
【０１５４】
以上、本実施形態では、従来の階層処理方法における階層最適化処理の前処理として実施する方法を示したが、従来の階層最適化処理の一部として組み込んだ処理としても実施することができる。また、階層最適化処理から、描画装置用のフォーマット処理までの全体の処理フローの中で分散して行っても良い。
【０１５５】
なお、本発明は上述した各実施形態に限定されるものではない。本発明は描画データの作成に特徴を有することから、描画装置は図１に示す構造に何等限定されない。また、実施形態では電子ビーム描画を例にとり説明したが、本発明はイオンビーム描画にも同様に適用することが可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【０１５６】
【発明の効果】
以上詳述したように本発明（請求項１，２）によれば、描画データ作成において、最小副偏向走査領域サイズを越える大きさのパターンが副偏向データ作成時に分割される前に、該大きさのパターンを副偏向装置領域サイズ以下のパターンに分割して表現し直す処理を副偏向描画データ作成前に行うこと、またセル内に配置された複数のパターンから同一のものを抜き出して別セルに定義し直す処理を副偏向データ作成前に行うことにより、設計データから描画データへの変換時間を増大することなくデータ量を圧縮した描画データを作成することができる。
【０１５７】
また、本発明（請求項３〜５）によれば、階層最適化処理以前に、重複するセルのアレイを重複しないセルのアレイへと構成し直すことにより、階層的図形演算の処理効率の低減につながるセル展開を最小限に抑えることができ、さらに設計データ中のアレイを極力展開しないようにして描画データを作成することが可能であるため、描画データ作成時間並びにデータ量を削減することができる。
【０１５８】
その結果、ＬＳＩ製造に必要なマスクの作成時間を短縮することとなり、また製造装置のデータ格納装置等も小規模のものにできるので、製造コストの低減に寄与することができる。
【図面の簡単な説明】
【図１】本発明の各実施形態に使用した電子ビーム描画装置を示す概略構成図。
【図２】描画装置周辺のデータの流れを示す模式図。
【図３】描画データの生成工程を示す図。
【図４】データ変換での主な処理フローを示す図。
【図５】第１の実施形態を適用した場合のセルの階層構造の変更を示す図。
【図６】第１の実施形態を適用した場合のセルの階層構造の変更を示す図。
【図７】第１の実施形態の処理フローを示す図。
【図８】第２の実施形態の処理フローを示す図。
【図９】第２の実施形態を適用した場合のセルの階層構造の変更を示す図。
【図１０】一般的なデータ変換システムの例を示す図。
【図１１】第３の実施形態に係わるデータ変換システムの例を示す図。
【図１２】第３の実施形態を適用した設計データの例を示す図。
【図１３】第３の実施形態における階層最適化処理フローを示す図。
【図１４】階層最適化処理を説明するための図。
【図１５】階層最適化処理を説明するための図。
【図１６】階層最適化処理を説明するための図。
【図１７】階層最適化処理を説明するための図。
【図１８】階層最適化処理を説明するための図。
【図１９】階層最適化処理を説明するための図。
【図２０】階層最適化処理を説明するための図。
【図２１】第４の実施形態に係わるデータ変換システムの例を示す図。
【図２２】第４の実施形態における階層最適化処理フローを示す図。
【図２３】階層最適化処理を説明するための図。
【図２４】階層最適化処理を説明するための図。
【図２５】階層最適化処理を説明するための図。
【図２６】階層最適化処理を説明するための図。
【図２７】階層最適化処理を説明するための図。
【図２８】階層最適化処理を説明するための図。
【図２９】階層最適化処理を説明するための図。
【図３０】第５の実施形態に係わるデータ変換システムの例を示す図。
【図３１】第５の実施形態における階層最適化処理フローを示す図。
【図３２】階層最適化処理を説明するための図。
【図３３】階層最適化処理を説明するための図。
【図３４】階層最適化処理を説明するための図。
【図３５】階層最適化処理を説明するための図。
【図３６】第６の実施形態に係わるデータ変換システムの例を示す図。
【図３７】第５の実施形態における階層最適化処理フローを示す図。
【図３８】階層最適化処理を説明するための図。
【図３９】階層最適化処理を説明するための図。
【図４０】階層最適化処理を説明するための図。
【図４１】階層最適化処理を説明するための図。
【図４２】階層最適化処理を説明するための図。
【図４３】階層最適化処理を説明するための図。
【図４４】従来例の処理を示す図。
【図４５】従来の描画データの全体構造を示す図。
【符号の説明】
１０…試料室
１１…試料
１２…ステージ
１３…ステージ駆動回路
１４…位置回路
２０…電子ビーム光学系
２１…電子銃
２２〜２６…各種レンズ
３１…ブランキング用偏向器
３２…ビーム寸法可変用偏向器
３３…ビーム走査用の主偏向器
３４…ビーム走査用の副偏向器
３５，３６…ビーム成形アパーチャ
４０…制御計算機
４１…磁気ディスク
４２…パターンメモリ（データバッファ部）
４３…パターンデータデコーダ（データ解析部）
４４…描画データデコーダ
４５…ブランキング回路
４６…ビーム成形器ドライバ
４７…主偏向器ドライバ
４８…副偏向器ドライバ
【図１】
0003612166.tif 000002
【図２】
0003612166.tif 000003
【図３】
0003612166.tif 000004
【図４】
0003612166.tif 000005
【図５】
0003612166.tif 000006
【図６】
0003612166.tif 000007
【図７】
0003612166.tif 000008
【図８】
0003612166.tif 000009
【図９】
0003612166.tif 000010
【図１０】
0003612166.tif 000011
【図１１】
0003612166.tif 000012
【図１２】
0003612166.tif 000013
【図１３】
0003612166.tif 000014
【図１４】
0003612166.tif 000015
【図１５】
0003612166.tif 000016
【図１６】
0003612166.tif 000017
【図１７】
0003612166.tif 000018
【図１８】
0003612166.tif 000019
【図１９】
0003612166.tif 000020
【図２０】
0003612166.tif 000021
【図２１】
0003612166.tif 000022
【図２２】
0003612166.tif 000023
【図２３】
0003612166.tif 000024
【図２４】
0003612166.tif 000025
【図２５】
0003612166.tif 000026
【図２６】
0003612166.tif 000027
【図２７】
0003612166.tif 000028
【図２８】
0003612166.tif 000029
【図２９】
0003612166.tif 000030
【図３０】
0003612166.tif 000031
【図３１】
0003612166.tif 000032
【図３２】
0003612166.tif 000033
【図３３】
0003612166.tif 000034
【図３４】
0003612166.tif 000035
【図３５】
0003612166.tif 000036
【図３６】
0003612166.tif 000037
【図３７】
0003612166.tif 000038
【図３８】
0003612166.tif 000039
【図３９】
0003612166.tif 000040
【図４０】
0003612166.tif 000041
【図４１】
0003612166.tif 000042
【図４２】
0003612166.tif 000043
【図４３】
0003612166.tif 000044
【図４４】
0003612166.tif 000045
【図４５】
0003612166.tif 000046