(57)【特許請求の範囲】
【請求項１】
各々が対をなす主電極を有する第１、第２、第３、第４のスイッチ素子を含み、前記第１及び第２のスイッチ素子は、それぞれの主電極の一方が互いに接続されて第１の接続点を構成し、前記第３及び第４のスイッチ素子は、それぞれの主電極の一方が互いに接続されて第２の接続点を構成し、前記第１のスイッチ素子の主電極の他方と、前記第３のスイッチ素子の主電極の他方とが互いに接続されて第３の接続点を構成し、前記第２のスイッチ素子の主電極の他方と、前記第４のスイッチ素子の主電極の他方とが互いに接続されて第４の接続点を構成するスイッチ回路、
前記スイッチ素子の各々において、前記対をなす主電極間に一方向の極性で直流電極が印加されるように、前記第３及び第４の接続点に接続された対の直流電圧入力端、
前記第１、第２、第３、第４のスイッチ素子の各々に並列に、前記極性とは逆の極性になるように前記主電極間に配置されたダイオード、 前記第１、第２、第３、第４のスイッチ素子の各々に並列に、前記主電極間に配置されたコンデンサ、
第１の巻線と第２の巻線とを含み、前記第１の巻線が前記第１及び第２の接続点の間に接続され、前記スイッチ回路における前記スイッチ素子のスイッチ動作に応じて前記第２の巻線にスイッチング出力を発生するトランス、
前記トランスの前記第２の巻線に生じるスイッチング出力を整流し、平滑化して出力電圧を発生する出力回路、
前記スイッチ素子にスイッチ動作を行わせて前記トランスの前記第２の巻線にスイッチング出力を発生させ、前記第１及び第４のスイッチ素子の間のスイッチング位相差又は前記第２及び第３のスイッチ素子の間のスイッチング位相差を制御して、前記出力回路の前記出力電圧を安定化させる位相制御回路、及び、
前記第１の接続点から前記第１の巻線を経由して前記第２の接続点に至る経路内に挿入され、前記コンデンサと共に共振回路を構成するインダクタ、を備え、
前記インダクタのインダクタンス値は、前記トランスのリーケージインダクタンス及び前記インダクタのインダクタンス値を含む共振インダクタンス値をＬｒ（Ｈ）とし、前記コンデンサの値をＣ（Ｆ）とし、前記トンランスの巻数比をｎとし、入力電圧をＶｉｎ（Ｖ）とし、出力電流をＩｏｕｔ（Ａ）としたとき、
0003682773.tif 000014
を満たすようになった、スイッチング電源装置。
【請求項２】
請求項１に記載されたスイッチング電源装置であって、前記共振回路を構成する前記インダクタを、出力電流に応じてそのインダクタンス値が変化するような可変インダクタとした、スイッチング電源装置。
【請求項３】
請求項１に記載されたスイッチング電源装置であって、前記インダクタンス及び前記コンデンサを含む共振回路において、共振周波数ｆｏのときの角周波数をω（ｒａｄ／秒）とし、特性インピーダンスをＺ（Ω）とし、共振インダクタのエネルギーを入力電源側に回生する直前において、スイッチ素子に電圧が印加されてからその電圧が入力電圧Ｖｉｎにクランプされるまでの時間をＴ４（秒）とし、前記スイッチ素子のスイッチング動作による前記直流入力端間の短絡を回避するために、スイッチング動作上設定された時間をデッドタイムＴｄとしたとき、
0003682773.tif 000015
を満たすようになった、スイッチング電源装置。
【請求項４】
請求項２に記載されたスイッチング電源装置であって、前記インダクタは、外部から供給される信号によって、インダクタンス値が前記出力電流に応じて変化するように制御される、スイッチング電源装置。
【発明の詳細な説明】
背景技術
本発明は、スイッチング電源装置に関する。
従来の技術
スイッチング電源装置としては、従来より種々のタイプのものが知られている。そのうちの一つに、例えば、米国特許第4，864，479号公報に開示されたような位相シフト方式のフルブリッジ型スイッチング電源装置がある。
位相シフト方式のフルブリッジ型スイッチング電源装置は、スイッチ回路として、４つのスイッチ素子を用いる。これらの４つのスイッチ素子はブリッジ接続される。ブリッジ接続によって生じる一対の接続点が直流電圧入力端を構成し、他の一対の接続点がスイッチ出力端を構成する。一対の直流電圧入力端には直流電源が電気的に接続され、一対のスイッチ出力端にはトランスの一次巻線が接続される。トランスの二次巻線には出力回路が接続されており、トランスの二次巻線に生じるスイッチング出力を、出力回路によって整流し、平滑化して直流出力電圧を得る。
スイッチング動作において、ブリッジ接続された４つのスイッチ素子は、同一のオン幅、及び、周波数で駆動される。４つのスイッチ素子は、各々２つのスイッチ素子が同じオン期間をもつように、制御回路によりオン・オフ作動を制御される。そして、同時にオンとなる期間を持つ２つのスイッチ素子による２つの組のスイッチング動作により、トランスの一次巻線に流れる電流を双方向に切り替え、トランスを励磁する。
この場合、４つのスイッチ素子の２組の組み合わせは、スイッチング動作のいかなる場面においても、直流電源に接続された直流電圧入力端が電気的に短絡されないタイミングでスイッチ素子を駆動できるように決定される。
そして、同時にオンとなる期間を持つ２つのスイッチ素子の組の各々において、２つのスイッチ素子間に生じるスイッチング位相差を、出力電圧検出信号等に基づいて制御し、出力電圧を安定化する。
４つのスイッチ素子の各々は対をなす主電極を備え、その主電極間にコンデンサが接続されている。このコンデンサと、トランスのリーケージインダクタンスとにより、共振回路を構成し、その共振特性を利用して、４つのスイッチ素子に、ゼロボルトスイッチング（以下ZVSと称する）の動作をさせることができる。
ところで、この種のスイッチング電源装置では、直流電源から入力される入力電圧が変動したり、接続される負荷の大きさが変動したりすることがある。しかし、スイッチング電源装置は、入力電圧変動及び負荷変動に関わらず、定格出力電圧を出力しなければならない。また、スイッチング電源装置は、入力電圧変動及び負荷変動に関わらず、ZVSを実現し、損失を低減することが望ましい。定格出力電圧の出力と、ZVSとは、共振回路のインダクタンス値に密接に関係しているから、ZVSを実現する一つの有効な手段は、共振回路のインダクタンス値を調整することである。
ところが、上述の従来技術では、共振回路のインダクタとしてトランスのリーケージインダクタンスを用いているため、共振回路のインダクタンス値を調整することが難しい、という問題がある。
発明の開示
本発明の課題は、共振回路のインダクタンス値を調整し得るスイッチング電源装置を提供することである。
本発明のもう１つの課題は、入力電圧変動及び負荷変動に関わらず定格出力電圧を出力し得るスイッチング電源装置を提供することである。
本発明の更にもう１つの課題は、入力電圧変動及び負荷変動に関わらずZVSを実現する基礎を与え得るスイッチング電源装置を提供することである。
上述した課題を解決するため、本発明に係るスイッチング電源装置は、スイッチ回路と、トランスと、出力回路と、インダクタとを含む。スイッチ回路は、第１、第２、第３、第４のスイッチ素子と、ダイオードと、コンデンサとを含む。スイッチ素子の各々は、対をなす主電極を備える。第１及び第２のスイッチ素子は、主電極の一方が互いに接続されて第１の接続点を構成する。第３及び第４のスイッチ素子は、主電極の一方が互いに接続されて第２の接続点を構成する。第１のスイッチ素子の主電極の他方と第３のスイッチ素子の主電極の他方とが互いに接続されて第３の接続点を構成する。第２のスイッチ素子の主電極の他方と第４のスイッチ素子の主電極の他方とが互いに接続されて第４の接続点を構成する。スイッチ素子の各々において、対をなす主電極間に一方向の極性で直流電圧が印加されるように、第３及び第４の接続点が、対の直流電圧入力端に導かれる。
ダイオードは、第１、第２、第３、第４のスイッチ素子の各々において、順方向が前述の極性とは逆に向くように、主電極間に逆極性に備えられる。コンデンサは、第１、第２、第３、第４のスイッチ素子の各々において、主電極間に備えられる。
トランスは、第１の巻線と、第２の巻線とを含む。第１の巻線は、第１及び第２の接続点の間に接続される。出力回路は、トランスの第２の巻線に生じるスイッチング出力を整流し、平滑化して出力電圧を形成する。
制御回路は、いずれか２つのスイッチ素子が同時にオンとなる期間をもつように、第１及び第４のスイッチ素子の間のスイッチング位相差、または、第２及び第３のスイッチ素子の間のスイッチング位相差を制御して、出力回路の出力電圧を安定化する。インダクタは、第１の接続点から第１の巻線を経由して第２の接続点に至る経路内に挿入され、コンデンサと共に、共振回路を構成する。インダクタのインダクタンス値は、入力電圧が最低値、出力電流が最大値で、スイッチング位相差がゼロのとき、出力回路の出力電圧が定格値以上となるように設定されている。
スイッチング動作において、ブリッジ接続された第１、第２、第３、第４のスイッチ素子は、同一のオン幅、及び、周波数で駆動される。そして、同時にオンとなる期間を持つ２つのスイッチ素子による２つの組のスイッチング動作により、トランスの第１の巻線に流れる電流の方向を交互に切り替え、トランスを励磁する。
トランスの第２の巻線に生じたスイッチング出力は、出力回路によって整流され、平滑化され、直流出力電圧として、出力される。
第１、第２、第３、第４のスイッチ素子は、スイッチング動作のいかなる場面においても、直流電源に接続された直流電圧入力端が電気的に短絡されない組み合わせ、及び、タイミングで駆動される。また、同時にオンとなる期間を持つ２つのスイッチ素子の組において、２つのスイッチ素子間に生じるスイッチング位相差を・出力電圧検出信号等に基づいて制御し、出力電圧を安定化する。
スイッチ回路は、コンデンサを含んでおり、コンデンサは、第１、第２、第３、第４のスイッチ素子の各々において、主電極間に備えられている。しかも、本発明に係るスイッチング電源装置は、インダクタを含んでおり、インダクタは、第１の接続点から第１の巻線を経由して第２の接続点に至る経路内に挿入される。従って、本発明に係るスイッチング電源装置では、第１、第２、第３、第４のスイッチ素子の各々に備えられたコンデンサと、インダクタのインダクタンスとにより構成される共振回路の共振特性を利用して、第１、第２、第３、第４のスイッチ素子に、ZVSの動作をさせることができる。
共振回路を構成するインダクタは、トランスから独立して設けられる。従って、インダクタのインダクタンス値を調整することにより、共振回路のインダクタンス値を容易に調整できる。インダクタのインダクタンス値は、入力電圧を最低値とし、出力電流を最大値とし、かつ、スイッチング位相差をゼロとしたとき、出力回路の出力電圧が定格値以上となるように設定されている。従って、本発明のスイッチング電源装置は、入力電圧が低下して最低入力電圧となり、かつ、出力電流が増大して最大出力電流となった場合でも、定格出力電圧を出力できる。上述のように、インダクタのインダクタンス値を調整することにより、共振回路のインダクタンス値を容易に調整できる。このため、本発明のスイッチング電源装置は、共振回路のインダクタンス値を、最大入力電圧及び最低出力電流のときにZVSを実現するための値にも、容易に設定し得る。
本発明は、上記スイッチング電源装置のインダクタについて、最低入力電圧及び最大出力電流のときでも定格出力電圧を出力できるようにするためのインダクタンス値の条件を開示する。本発明は又、最大入力電圧及び最低出力電流のときでもZVSを実現できるインダクタンス値の条件を開示する。
本発明においては、インダクタとして、そのインダクタンス値が出力電流に応じて変化する可変インダクタを用いることも可能である。このような可変タイプのインダクタによれば、出力電流の変化に対するインダクタンス値の変化の特性を適切に選択することにより、軽負荷電流から定格負荷電流までの広い範囲にわたりZVSの動作を行わせることができる。
本発明において、「最低入力電圧」とは、全負荷状態において入力電圧を除々に低下させた場合に、出力電圧が仕様に定められた出力電圧範囲の最低値を出力できなくなったときの入力電圧値をいう。ここで、全負荷状態とは、出力電流が仕様に定められた出力電流範囲の最大値となっている状態をいう。「最大入力電圧」とは、全負荷状態において入力電圧を徐々に上昇させた場合に、スイッチ素子にZVSの動作をさせることができなくなったときの入力電圧値をいう。「最大出力電流」とは、全負荷状態から出力電流を徐々に増加させた場合において、出力電圧が仕様に定められた出力電圧範囲の最低値を維持できなくなったときの出力電流値をいう。「最低出力電流」とは、全負荷状態から出力電流を徐々に低下させた場合において、スイッチ素子にZVSの動作をさせることができなくなったときの出力電流値をいう。さらに、本発明において、「定格出力電圧」とは、スイッチング電源装置の仕様に定められた出力電圧範囲の最大値又はこれと同等の値をいう。
本発明の他の目的、構成及び利点は、添付図面を参照する以下の詳細な説明により明らかになる。添付された図面は単なる例示に過ぎない。
【図面の簡単な説明】
図１は、本発明に係るスイッチング電源装置の電気回路図である。
図２は、本発明に係るスイッチング電源装置において使用可能な可変インダクタの一例を示す図である。
図３は、インダクタを可変する他の例を示す回路図であって、図１に図示されたスイッチング電源装置の一部を抜き出して示す回路図である。
図４は、図１に示したスイッチング電源装置の回路動作を説明するタイムチャートである。
図５は、図１に示したスイッチング電源装置において、第１のステージで働く回路部分を取り出して示す図である。
図６は、図１に示したスイッチング電源装置において、第２のステージで働く回路部分を取り出して示す図である。
図７は、図１に示したスイッチング電源装置において、第３のステージで働く回路部分を取り出して示す図である。
図８は、図１に示したスイッチング電源装置において、第３のステージで働く回路部分を取り出して示す図である。
図９は、図１に示したスイッチング電源装置において、第４のステージで働く回路部分を取り出して示す図である。
図１０は、図１に示したスイッチング電源装置において、第５のステージで働く回路部分を取り出して示す図である。
図１１は、図１に示したスイッチング電源装置において、第５のステージで働く回路部分を取り出して示す図である。
図１２は、図１に示したスイッチング電源装置において、第５のステージで働く回路部分を取り出して示す図である。
図１３は、図１に示したスイッチング電源装置において、インダクタンス値Lrと出力電圧Voutの関係を示す図である。
図１４は、本発明に係るスイッチング電源装置の入力電圧−出力電圧特性を示す図であって、インダクタンス値Lrが5.05μHのときの特性である。
図１５は、本発明に係るスイッチング電源装置の入力電圧−出力電圧特性を示す図であって、インダクタンス値Lrが10μHのときの特性である。
図１６は、本発明に係るスイッチング電源装置において、インダクタンス値Lrが5.05μH、デッドタイムTdが155nsec、入力電圧Vinが160V、出力電流Ioutが85Aのときのシミュレーション結果を示す図である。
図１７は、本発明に係るスイッチング電源装置において、インダクタンス値Lrが5.05μH、デッドタイムTdが155nsec、入力電圧Vinが408V、出力電流Ioutが65Aのときのシミュレーション結果を示す図である。
図１８は、本発明に係るスイッチング電源装置において、インダクタンス値Lrが10μH、デッドタイムTdが250nsec、入力電圧Vinが160V、出力電流Ioutが85Aのときのシミュレーション結果を示す図である。
図１９は、本発明に係るスイッチング電源装置において、インダクタンス値Lrが10μH、デッドタイムTdが250nsec、入力電圧Vinが408V、出力電流Ioutが65Aのときのシミュレーション結果を示す図である。
図２０は、出力電圧−インダクタンス変化特性を示す図である。
図２１は、図１に示したスイッチング電源装置のシミュレーション結果を示す図で、インダクタのインダクタンス値を固定し、入力電圧Vinを200V、出力電流Ioutを20Aとしたときのスイッチ素子のスイッチング波形を示す図である。
図２２は、図１に示したスイッチング電源装置のシミュレーション結果を示す図で、インダクタのインダクタンス値を固定し、入力電圧Vinを200V、出力電流Ioutを80Aとしたときのスイッチ素子のスイッチング波形を示す図である。
図２３は、図１に示した本発明に係るスイッチング電源装置のシミュレーション結果を示す図で、インダクタのインダクタンス値を固定し、入力電圧Vinを200V、出力電流Ioutを20Aとしたときの第２及び第４のスイッチ素子のスイッチング波形を示す図である。
図２４は、出力電流と効率との関係を示す図である。
発明を実施するための最良の形態
図１は、本発明に係るスイッチング電源装置の電気回路図である。図示のように、本発明に係るスイッチング電源装置は、スイッチ回路１０と、トランス５１と、インダクタ４１と、出力回路６０とを含む。
スイッチ回路１０は、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４と、ダイオード２１、２２、２３、２４と、コンデンサ３１、３２、３３、３４とを含む。実施例において、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４は、各々、MOS-FET（電界効果トランジスタ）でなる。MOS-FETとは別の形式の三端子スイッチ素子を用いてもよい。
第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４は、ブリッジ接続される。具体的に述べれば、第１のスイッチ素子１１のソースS1と第２のスイッチ素子１２のドレインD2が互いに接続されて第１の接続点91を構成する。第３のスイッチ素子13のソースS3と第４のスイッチ素子14のドレインD4が互いに接続されて第２の接続点92を構成する、第１及び第２の接続点91、92は、対のスイッチ出力端として用いられる。
第１のスイッチ素子11のドレインD1と第３のスイッチ素子13のドレインD3が互いに接続されて第３の接続点93を構成する。第２のスイッチ素子12のソースS2と第４のスイッチ素子14のソースS4が互いに接続されて第４の接続点94を構成する。第３及び第４の接続点93、94は、対の直流電圧入力端95、96に導かれる。直流電圧入力端95、96の間には、直流電源１が接続され、入力電圧Vinが直流電圧入力端95、96に入力される。各々のスイッチ素子において、ドレインとソースが対をなす主電圧を構成する。直流電源１は、各々のスイッチ素子に対して一方向の極性、すなわちドレインに正電圧が、ソースに負電圧が印加される極性となるように、直流電圧入力端９５、９６に接続される。
ダイオード２１、２２、２３、２４及びコンデンサ３１、３２、３３、３４は、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４の各々に、個別的に、並列に備えられる。まず、第１のスイッチ素子11において、ダイオード21は、第１のスイッチ素子11のソースS1及びドレインD1の間に逆極性に接続されている。第１のスイッチ素子11をMOS-FETによって構成した場合、MOS-FETが有する寄生ダイオードを、ダイオード21として利用することができる。第１のスイッチ素子11として、寄生ダイオードを持たない他の三端子スイッチ素子を用いた場合は、ダイオード21は、第１のスイッチ素子11のドレインソース間に逆極性で外付けする。
コンデンサ31は、第１のスイッチ素子11のソースS1及びドレインD1の間に接続されている。第１のスイッチ素子11をMOS-FETによって構成した場合、MOS-FETが有する固有の容量を、コンデンサ31として利用することができる。この固有の容量だけでは容量不足である場合、または、容量を持たない三端子スイッチ素子を第１のスイッチ素子11として用いる場合は、コンデンサ31は外付けとなる。第２、第３、第４のスイッチ素子１２、１３、１４についても、上述した第１のスイッチ素子11と同様に、ダイオード２２、２３、２４及びコンデンサ３２，３３，３４が備えられている。
トランス51は、第１の巻線53と、第２の巻線55、57とを含む。第２の巻線55、57はセンタタップ56を有する。図示の実施形態では、第２の巻線55の巻数n21と第１の巻線53の巻数n1との巻数比（n21/n1）はnとする。同様に、第２の巻線57の巻数n22と第１の巻線53の巻数n1との巻数比（n22/n1）もnとする。トランス51の第１の巻線53は、第１及び第２の接続点91、92の間に接続される。図１では、トランス51のリーケージインダクタンスを参照符号59で示してある。
出力回路60は、トランス51の第２の巻線55、57に生じるスイッチング出力を変換して直流の出力電圧Voutを出力する。参照符号97、98は、出力回路60の直流出力端である。直流出力端97，98の間には負荷81が接続されており、直流の出力電流Ioutが流れる。実施例において、出力回路60は、出力整流回路61と、出力平滑回路71とを含んでいる。
出力整流回路61は、両波整流型であり、トランス51の第２の巻線55、57に生じるスイッチング出力を整流する。この出力整流回路61は、２つの出力整流ダイオード63、65を含んでいる。これら２つの出力整流ダイオード63、65は、両波整流回路を構成するように、トランス51の第２の巻線55、57に接続されている。具体的には、出力整流ダイオード63のアノードが第２の巻線55の一端に接続され、出力整流ダイオード65のアノードが第２の巻線57の一端に接続され、出力整流ダイオード63のカソードと、出力整流ダイオード65のカソードが互いに接続されている。
出力平滑回路７は、チョークインプット型であり、出力整流回路61から出力される整流出力を平滑する。この出力平滑回路71は、チョークコイル73と、平滑コンデンサ75とを含む。具体的には、チョークコイル73は、一端が出力整流ダイオード63と出力整流ダイオード65との接続点に接続され、他端が直流出力端97に接続されている。平滑コンデンサ75は、チョークコイル73に接続された直流出力端97と、センタタップ56に接続された直流出力端98との間に接続されている。
平滑コンデンサ75と直流出力端98との接続点と、センタタップ56との間には電流検出器83が挿入されている。この電流検出器83は、チョークコイル73に流れる電流に対応する信号U8を出力する。この電流検出器83に流れる電流は、チョークコイル73に流れる電流に等しく、電流検出器83は、チョークコイル73に流れる電流に対応した信号U8を出力する。また、第１の巻線53に流れる電流は出力電流Ioutに比例しているので、図示の構成と異なり、電流検出器は、第１の接続点から第１の巻線を経由して第２の接続点に至る経路内に挿入することもできる。また、図示の構成と異なり、電流検出器は、直流電源からスイッチ回路に流れる電流を検出してもよい。
本発明の図示実施形態において、インダクタ41は、第１の接続点91から第１の巻線53を経由して第２の接続点92に至る経路内に挿入される。インダクタ41のインダクタンス値をL2とする。
スイッチ出力端91から第１の巻線53を経由してスイッチ出力端92に至る経路内に挿入されるインダクタ41としては、そのインダクタンス値L2が出力電流Ioutに応じて変化する可変インダクタを用いても良い。このような可変インダクタは、例えば、特開平9-331677号公報に開示されている。
図２は、本発明に係るスイッチング電源装置において使用可能な可変インダクタの一例を示す図である。図２に図示された可変インダクタは、コア部材100と、コア部材200とを突き合わせて構成されるコアに、コイル300を巻いた構成である。コア部材200の一端部は、ギャップ調整部201となっている。ギャップ調整部201の形状を適当に選択することにより、インダクタンス値がコイル300に流れる電流に応じて変化する。例えば、図示された可変インダクタの場合、コア部材200のギャップ調整部201は傾斜面となっており、先端の突出部２０１aがコア部材100に接触し、接触点から離れるにつれて、ギャップが増大する。
コイル300に流れる電流が小さい領域では、コイル300に流れる電流によって生じた磁束は、主に、コア部材200の先端部２０１aと、コア部材100との接触部分を通る。このとき、コア部材200とコア部材100とによって構成される磁気回路は、磁気効率が最大であり、高い透磁率が得られる。従って、高いインダクタンス値が得られる。
コイル300に流れる電流が増大すると、最初に、コア部材200の先端部２０１aと、コア部材100との接触部分で磁気飽和が生じる。そして、コイル300に流れる電流が増大するにつれ、磁気飽和点が、ギャップ調整部201の傾斜に沿って移動する。この結果、コイル300に流れる電流が増大するにつれて、磁気効率が低下し、見掛け上の透磁率が低下するので、インダクタンス値が低下する。
コイル300に流れる電流の変化に対応するインダクタンス値の変化特性は、ギャップ調整部201の形状選定によって制御することができるので、所望のインダクタンス値変化特性が得られるように、ギャップ調整部201の形状または構造を設計する。この他、コア部材200、100の突き合わせ端面間に、透磁率の異なる磁性材料を挟み込む構造などを採用することもできる。更に、コア部材200、100は、他の形状、例えばＥ型またはＩ型等の形状をとることもできる。
更に、別の手段として、インダクタ41として、そのインダクタンス値を外部から供給される信号によって可変し得る可変インダクタを用いることもできる。
図３はそのような可変インダクタを用いた場合の一実施形態を示す回路図である。図３は図１に図示されたスイッチング電源装置の一部を抜き出して示す回路図である。この実施例では、制御回路85からの信号によって、可変インダクタ41のインダクタンス値を、出力電流Ioutに応じて変化させることができる。
図示のスイッチング電源装置は、制御回路85を含んでいる。制御回路85は、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４のゲートG1、G2、G3、G4に各々駆動信号U1、U2、U3、U4を供給してスイッチング動作させる。制御回路85には、直流出力電圧Voutに対応した信号U7、及び、チョークコイル83に流れる電流に対応する信号U8が入力される。制御回路85は信号U7，U8に基づき、直流出力電圧Voutが安定するように、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４に対し、スイッチング位相制御を与える。
図４は、図１に示したスイッチング電源装置の動作を説明するタイムチャートである。図４（a）は、スイッチ素子11に供給される駆動信号U1の波形図であり、図４（b）は、並列接続されたスイッチ素子11とダイオード21とコンデンサ31からなる回路に流れる電流の波形を実線で、スイッチ素子11のドレインソース間電圧の波形を点線で、それぞれ示すものである。
図４（c）は、スイッチ素子12に供給される駆動信号U2の波形図であり、図４（d）は、並列接続されたスイッチ素子12とダイオード22とコンデンサ32とからなる回路に流れる電流の波形を実線で、スイッチ素子12のドレインソース間電圧の波形を点線で、それぞれ示すものである。
図４（e）は、スイッチ素子13に供給される駆動信号U3の波形図であり、図４（f）は、並列接続されたスイッチ素子13とダイオード23とコンデンサ33とからなる回路に流れる電流の波形を実線で、スイッチ素子13のドレインソース間電圧の波形を点線で、それぞれ示すものである。
図４（g）は、スイッチ素子14に供給される駆動信号U4の波形図であり、図４（h）は、並列接続されたスイッチ素子14とダイオード24とコンデンサ34とからなる回路に流れる電流の波形を実線で、スイッチ素子14のドレインソース間電圧の波形を点線で、それぞれ示すものである。
図１に図示されたスイッチング電源装置において、ブリッジ接続された第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４は、制御回路85から制御電極（ゲート）G1、G2、G3、G4に供給される駆動信号U1、U2、U3、U4により、同一のオン幅、及び、周波数となるように駆動される。第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４のスイッチング動作により、トランス51の第１の巻線53に流れる電流の方向が交互に切り替えられ、それによってトランス51が励磁される。トランス51の第２の巻線55、57に生じたスイッチング出力は、出力回路60によって整流され、平滑化され、直流出力電圧Voutとして、出力端子97、98から負荷81に供給される。
第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４は、スイッチング動作のいかなる状態においても、直流電源１の接続された直流電圧入力端95、96が電気的に短絡されない組み合わせ、及び、タイミングで駆動される。具体的には、第１のスイッチ素子11及び第２のスイッチ素子12は、同時にオンとなることはない。また、第３のスイッチ素子13及び第４のスイッチ素子14も、同時にオンとなることはない。同時にオンとなるのを回避するためにとられる時間的間隔は、デッドタイムTdと称される。
第１のスイッチ素子11及び第４のスイッチ素子14は、同時にオンとなる期間を持ち、この同時にオンとなる期間において、トランス51の第１の巻線53を励磁する。第１のスイッチ素子11及び第４のスイッチ素子14は、スイッチング位相差φをもって動作する。同時にオンとなる期間は、このスイッチング位相差φを制御することにより、制御される。
第２のスイッチ素子12及び第３のスイッチ素子13は、同時にオンとなる期間を持ち、同時にオンとなる期間において、トランス51の第１の巻線53を、前述記とは逆方向に励磁する。第２のスイッチ素子12及び第３のスイッチ素子13も、スイッチング位相差φをもって動作する。
出力電圧Voutの制御のために、チョーク電流信号もしくは一次側電流信号、出力電圧検出信号を制御回路85に入力し、第１のスイッチ素子11と第４のスイッチ素子14とのスイッチング位相差φ、及び、第２のスイッチ素子12と第３のスイッチ素子13のスイッチング位相差φを制御し、第１のスイッチ素子11及び第４のスイッチ素子14が同時にオンになっている時間、及び、第２のスイッチ素子12及び第３のスイッチ素子13が同時にオンになっている時間を変化させる。これにより、トランス51の第１の巻線53に印加される電圧のデューティ比が変化し、出力電圧Voが安定化される。
第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４の各々は、上述したように、コンデンサ３１、３２、３３、３４を備えている。また、本発明に係るスイッチング電源装置は、インダクタ41を含んでおり、インダクタ41はスイッチ出力端91から第１の巻線53を経由して、スイッチ出力端92に至る経路内に挿入される。従って、本発明に係るスイッチング電源装置においては、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４の各々に備えられたコンデンサ３１、３２、３３、３４と、インダクタ41のインダクタンス値L2と、トランス51のリーケージインダクタンス値L1とで共振回路が構成される。この共振回路の共振特性を利用して、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４に、ZVSの動作をさせることができる。
もっと具体的に述べると、第４のスイッチ素子14がオフとなってから、第３のスイッチ素子13がオンとなるまでのデッドタイムTdの期間中に、第３のスイッチ素子13に備えられたコンデンサ33、第４のスイッチ素子14に備えられたコンデンサ34、インダクタ41、及びトランス51のリーケージインダクタンスによる共振回路が構成される。この共振回路による共振作用を利用して、コンデンサ33に蓄積されていた電荷が全て放出された後に、第２のスイッチ素子13をオンにすることにより、ZVSを達成でき、コンデンサ33の短絡損と、それに伴うノイズの発生を抑制することが可能となる。
第４のスイッチ素子14においても同様であり、コンデンサ34に蓄積されていた電荷が全て放出された後に、第４のスイッチ素子14をオンにすることにより、ZVSを達成でき、コンデンサ34の短絡損と、それに伴うノイズの発生を抑制することが可能となる。
また、第１のスイッチ素子11がオフとなってから、第２のスイッチ素子12がオンとなるまでのデッドタイムTdの期間中に、第１のスイッチ素子11に接続されたコンデンサ31、第２のスイッチ素子12に接続されたコンデンサ32、インダクタ41、トランス51の励磁インダクタンス及びリーケージインダクタンス、並びに、チョークコイル73のインダクタンスをトランス51の一次側に換算したインダクタとにより共振回路が構成される。この共振回路による共振作用を利用して、コンデンサ32に蓄積されていた電荷が全て放出された後に、第２のスイッチ素子12をオンにすることにより、ZVSを達成でき、コンデンサ32の短絡損と、それに伴うノイズの発生を抑制することが可能となる。
第１のスイッチ素子11においても同様であり、コンデンサ31に蓄積されていた電荷が全て放出された後に、第１のスイッチ素子11をオンにすることにより、ZVSを達成でき、コンデンサ31の短絡損と、それに伴うノイズの発生を抑制することが可能となる。
本発明において、インダクタ41は、トランス51から独立して設けられる。従って、インダクタ41のインダクタンス値L2を調整することにより、共振回路の共振インダクタンス値Lrを容易に調整できる。
実際は、トランス51がリーケージインダクタンス59を有するので、共振回路のインダクタンス値Lrは、インダクタ41のインダクタンス値L2とトランス51のリーケージインダクタンス値L1とを合成した値（L1+L2）となる。
インダクタ41のインダクタンス値L2は、入力電圧Vinを最低入力電圧Vin（min）とし、かつ、出力電流Ioutを最大出力電流Iout（max）とし、かつ、スイッチング位相差φをゼロとしたとき、出力回路60の出力電圧Voutが定格出力電圧Vout（nom）以上となるように設定されている。従って、本発明のスイッチング電源装置は、入力電圧Vinが低下して最低入力電圧Vin（min）となり、かつ、出力電流Ioutが増大して最大出力電流Iout（max）となった場合でも、定格出力電圧Vout（nom）を出力できる。
上述のように、インダクタ41のインダクタンス値L2を調整することにより、共振回路のインダクタンス値Lrを容易に調整できる。このため、本発明によるスイッチング電源装置においては、共振回路のインダクタンス値Lrを、最大入力電圧Vin（max）で、かつ、最低出力電流Iout（min）のときにZVSを実現するための値にも、容易に設定できる。
インダクタ41には、そのインダクタンス値が出力電流に応じて変化する可変インダクタを用いても良い。このような可変タイプのインダクタ41において、出力電流Ioutの変化に対するインダクタンス値の変化特性を、適切に選択することにより、軽負荷電流から定格負荷電流までの広い範囲でZVSの動作を行わせることができる。
次に、本発明に係るスイッチング電源装置の動作を、更に詳しく説明する。本発明に係るスイッチング電源装置は、図４に示した各部の電圧電流波形と、駆動信号とから、回路の動作上、大きく分けて５つのステージ（期間T1〜T5）が考えられる。以下、図４に加えて図５〜図12を参照して、各ステージについて説明する。
＜第１のステージ＞
第１のステージは、図４の期間T1に対応する。図５は、図１に示したスイッチング電源装置において、第１のステージで働く回路部分を取り出して示す図である。
第１のステージは、第１のスイッチ素子11と第４のスイッチ素子14とがオン状態になり、スイッチング電源装置の入力側から出力側へ電力を伝送している期間である。第２のスイッチ素子12及び第３のスイッチ素子13はオフ状態にある。第１のスイッチ素子11と第４のスイッチ素子14とに流れる電流Iaは、直流出力電流Ioutとトランス51の巻数比nとによって決まる。この第１のステージは第１のスイッチ素子11がターンオフするまで継続する。
＜第２のステージ＞
第２のステージは、図４の期間T2に対応する。図６は、第２のステージで働く回路部分を取り出して示す図である。第２のステージは、コンデンサ31が充電されるとともに、第２のスイッチ素子12に備えられたコンデンサ32に蓄積されていた電荷が放電される期間である。第２のステージでは、第１のスイッチ素子11がオフになる。第２のスイッチ素子12及び第３のスイッチ素子13はオフ状態を継続する。第１のスイッチ素子11がオフとなったことにより、コンデンサ31が充電されるとともに、第２のスイッチ素子12に備えられたコンデンサ32に蓄積されていた電荷が放電される。第２のステージでは、トランス51が電力伝送を行っているので、コンデンサ31は一定電流Ibで充電され、コンデンサ32の蓄積電荷は一定電流Icで放電される。よって、第１のスイッチ素子11の主電極間電圧V1及び第２のスイッチ素子12の主電極間電圧V2は、直線的に変化する。この第２のステージは、第２のスイッチ素子12のダイオード22が導通し、第１のスイッチ素子11の主電極間電圧V1が入力電圧Vinによりクランプされるまで継続する。
＜第３のステージ＞
第３のステージは、図４の期間T3に対応する。図７、図８は、第３のステージで働く回路部分を取り出して示す図である。第３のステージは、インダクタ41に蓄積されていたエネルギーが、第２のスイッチ素子12のダイオード22と、第４のスイッチ素子14とを通って放出される期間である。よって、第２のスイッチ素子12のダイオード22と第４のスイッチ素子14とに流れる電流Ifはほとんど変化しない。
図８に示すように、第３のステージの途中で、第２のスイッチ素子12がターンオンし、ダイオード22に流れていた電流Ifがチャネル（ドレイン．ソース間）に流れるようになるが、基本的な動作状態は変化しない。第３のステージは、第４のスイッチ素子14がターンオフするまで継続する。
＜第４のステージ＞
第４のステージは、図４の期間T4に対応する。図９は、第４のステージで働く回路部分を取り出して示す図である。第４のステージでは、第２のステージと異なり、トランス51が短絡状態となっているため、第４のスイッチ素子14がターンオフすると、第３のスイッチ素子13に備えられたコンデンサ33と、第４のスイッチ素子14に備えられたコンデンサ34と、インダクタ41とが共振する。そのため、第３のスイッチ素子13に備えられたコンデンサ33に流れる電流Ik、第３のスイッチ素子13の主電極間電圧V3、第４のスイッチ素子14に備えられたコンデンサ34に流れる電流Ij及び第４のスイッチ素子14の主電極間電圧V4が、三角関数的に変化する。第４のステージは、第３のスイッチ素子13のダイオード23が導通するまで継続する。
＜第５のステージ＞
第５のステージは、図４の期間T5に対応する。図10〜図12は、第５のステージで働く回路部分を取り出して示す図である。第５のステージでは、まず、第３のスイッチ素子13のダイオード23が導通したことにより、インダクタ41に蓄積されていたエネルギーが、第２のスイッチ素子12と、第３のスイッチ素子13のダイオード23とを通って入力電圧源１に回生される（図10参照）。
この第５のステージの途中で、第３のスイッチ素子13がターンオン（図11参照）するが、基本的な動作状態は変化しない。インダクタ41に流れる電流Isがゼロになると、インダクタ41に充電電流Iuが流れる（図12参照）。充電電流Iuは、出力整流ダイオード65に流れる電流Iyが直流出力電流Ioutに等しくなるまで流れ続ける。よって、この第５のステージにおいて流れる電流は、直線的に変化する。また、インダクタ41に流れる電流Isがゼロになる前に第３のスイッチ素子13もしくは第４のスイッチ素子14をターンオンさせることにより、デッドタイムTdの期間中に再び共振が始まることを防ぐことが可能となる。
次に、入力電圧変動及び負荷変動に関わらず定格出力電圧Vout（nom）を出力するための共振インダクタンス値Lrを求めるために、次の各種条件A、B、Cを設定する。共振インダクタンス値Lrは、インダクタ41のインダクタンス値L2とトランス51のリーケージインダクタンス値L1とを合成した値（L1+L2）である。
＜条件Ａ＞
最低入力電圧Vin（min）で、かつ、最大出力電流Iout（max）の場合、スイッチング位相差φをゼロとしたとき、定格出力電圧Vout（nom）以上の出力電圧Voutを出力すること。
まず、各ステージの経過時間T1〜T5を表す式を導出する。各ステージの回路方程式から各ステージの境界条件を代入し、まとめると、各ステージの期間T1〜T5は以下のように表すことができる。但し、トランス51の励磁インダクタンス及びチョークコイル73のインダクタンスは、共振回路のインダクタンスLrを無視できるほど大きいとし、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４のオン抵抗、及び、ダイオード２１、２２、２３、２４と、出力整流ダイオード63，65との順方向電圧降下は無視できるほど小さいとする。さらに、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４に接続されたコンデンサ３１、３２、３３、３４は全て等しいとし、印加電圧によっては変化しないとする。
また、Voutは出力電圧（V）、nはトランス51の巻数比（２次側巻線数／１次側巻線数）、Vinは入力電圧（V）、Tswは第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４の駆動の周期、Cは第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４に接続されたコンデンサ３１、３２、３３、３４の容量値（F）、Ioutは出力電流（A）、ωは共振インダクタンスLrと容量値Cとで構成された共振回路の角周波数（rad／秒）、Zは特性インピーダンス（Ω）である。
0003682773.tif 000002
ここで、共振回路の角周波数をω（rad／秒）とし、特性インピーダンスをZ（Ω）とすると、
0003682773.tif 000003
0003682773.tif 000004
となる。
位相差φは式（3）より、
φ=T3+T2
=(Tsw/2)-(T1+T4+T5)
と表すことができる。ここで、φ＝０と、式（1）と式（2）とを、式（3）に代入し、まとめると以下のように表すことができる。
0003682773.tif 000005
更に、入力電圧Vinに最低入力電圧値Vin（min）を代入し、出力電流Ioutに最大出力電流値Iout（max）を代入したとき、出力電圧Voutが定格出力電圧値Vout（nom）より大きくなればよいため、次の式を得ることができる。
0003682773.tif 000006
上記式（6）の条件を満たせば条件Aを満足できる。また、式（6）によりインダクタンス値Lrの最大値を導出することができる。第４、第５のステージの期間T4，T5は次式によって与えられる。
0003682773.tif 000007
次に、ZVSを実現するに当たって、共振回路のインダクタンス値Lr（＝L1+L2）、第１及び第２のスイッチ素子11，12間のデッドタイムTdを設計するために、以下の２つの条件を設定する。
＜条件Ｂ＞
最大入力電圧Vin（max）で、かつ、最低出力電流Iout（min）のときでも、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４の印加電圧を入力電圧Vin（max）でクランプすること。
＜条件Ｃ＞
第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４の印加電圧を入力電圧Vinでクランプした後、デッドタイムTdの期間中に再び共振が始まらないこと。
条件Ｂを満足するためには、以下に述べる電圧条件及び時間条件を同時に満足する必要がある。電圧条件は、第４のステージにおけるスイッチ素子14の印加電圧のピーク値が入力電圧Vinより大きくなるということであり、時間条件は、スイッチ素子14の印加電圧が入力電圧Vinでクランプされるまでの時間がデッドタイムTdより短くなることである。上述した電圧条件及び時間条件は、スイッチ素子13についても同様にいえる。
第２のステージにおいて、第１及び第２のスイッチ素子11，12間のデッドタイムTd中にスイッチ素子11または12の印加電圧のピーク値が入力電圧Vinより大きくなるためには、第４のステージの各条件が成り立てばよい。これは、第２のステージにおける電圧のピーク値が第４のステージの電圧のピーク値より大きいことと、式（2）と式（4）とより、クランプされるための時間が、必ず第２のステージの方が小さくなることによる。
まず、電圧条件を求める。
第４のステージにおける第４のスイッチ素子14の印加電圧V4を表す式から、第４のスイッチ素子14に印加される電圧のピーク値V4（peak）を求めると以下のようになる。
0003682773.tif 000008
ここで、第４のスイッチ素子14の電圧が入力電圧Vinによりクランプされるための条件は以下の通りである。
0003682773.tif 000009
式（7）を式（8）に代入し、入力電圧Vinに最大入力電圧Vin（max）を代入し、出力電流Ioutに最低出力電流Iout（min）を代入し、更に特性インピーダンスZとして、上述した式（b）を代入し、変形すると、第４のステージにおけるスイッチ素子14の印加電圧のピーク値が入力電圧より大きくなる条件式を得ることができる。
0003682773.tif 000010
また、入力電圧範囲が設定されたスイッチング電源装置においては、最大入力電圧を式（9）に代入することで、最低入力電圧から最大入力電圧までの全ての入力電圧範囲における電圧条件を得ることができる。式（9）はインダクタンス値Lrの最小値を導出する式である。
次に、時間条件を求める。
最大入力電圧Vin（max）で、かつ、最低出力電流Iout（min）のとき、デッドタイムTd中にスイッチ素子14の電圧が入力電圧Vinによりクランプされるという条件から以下の式を導くことができる。
0003682773.tif 000011
式（10）において、式（9）から得られた任意の共振回路インダクタンス値Lrを代入すると、任意のインダクタンス値LrにおけるデッドタイムTdの最小値を求めることができる。式（9）と式（10）を同時に満たせば、条件Bを満足できる。更に、式（6）と式（9）とにより、共振回路のインダクタンス値Lrの範囲を特定することが可能となる。
条件Cを満足するには、第４のステージの期間T4と、第５のステージで電流Isがゼロになるまでの期間との和Tz（図２（f）参照）が、デッドタイムTd以上になる必要がある。そこで、式（4）及び式（5）を利用して以下の式を導く。
0003682773.tif 000012
式（11）の条件を満たすことで条件Cを満足できる。更に、式（10）と式（11）とにより、任意のインダクタンス値Lrに対するデッドタイムTdの範囲を特定することが可能となる。
具体例として、定格出力電圧14.5V、定格出力電流80A、巻数比n:1／8、スイッチ素子１１、１２、１３、１４に備えられるコンデンサ３１、３２、３３、３４の容量値1000pF、スイッチ素子１１、１２、１３、１４の駆動周波数100kHzのコンバータにおいて、入力電圧範囲160V〜408V、出力電流範囲65A〜85AでZVS可能なインダクタンス値Lr及びデッドタイムTdを設計する。
上記の回路条件を式（6）に代入すると、インダクタンス値Lrと出力電圧Voutの関係は図11のように図示できる。このとき、条件Aを満足するインダクタンス値Lrは約10μH以下であることがわかる。
同様に、式（9）より、最大入力電圧＝408Vを代入し、条件Bの電圧条件を求めると、インダクタンス値Lrは約5.05μH以上であることがわかる。
同様に式（10）より時間条件を求めると、インダクタンス値Lrが5.05μHの場合、デッドタイムTdは約154.2nsec以上であることがわかる。インダクタンス値Lrが10μHの場合は、約111.7nsec以上である。
同様に、式（11）より、条件Cを満足するデッドタイムTdはインダクタンス値Lrが5.05μHの場合、約157.9nsec以下であることがわかる。インダクタンス値Lrが10μHの場合は、約251.9nsecである。
以上より、条件A〜Cを同時に満足するインダクタンス値Lrの範囲が5.05μHから10μH、即ち、
5.05μH≦Lr≦10μH
であることが解る。また、デッドタイムTdの範囲は、インダクタンス値Lrが5.05μHの場合、154.2nsecから157.9nsecの範囲、即ち、
154.2nsec≦Td≦157.9nsec
の範囲であり、
インダクタンス値Lrが10μHの場合、111.7nsecから251.9nSeCの範囲、即ち、
111.7nsec≦Td≦251.9nsec
であることが解る。
図14、図15は上述した条件に従って設計されたスイッチング電源装置の入力電圧−出力電圧特性を示す図である。図14に示すように、インダクタンス値Lrが5.05μHに選定されている場合、最低入力電圧160V〜最大入力電圧408Vで、安定した定格出力電圧14.5Vが得られている。また、図15に示すように、インダクタンス値Lrが10μHに選定されている場合も、最低入力電圧160V〜最大入力電圧408Vで、安定した定格出力電圧14.5Vが得られている。
図16、図17はインダクタンス値Lrを5.05μHとし、デッドタイムTdを155nsecにしたときのシミュレーション結果を示す。図16は入力電圧Vinが160V、出力電流Ioutが85Aの時のシミュレーション結果を示し、図17は入力電圧Vinが408V、出力電流Ioutが65Aの時のシミュレーション結果を示している。図16、図17において、参照符号U1〜U4はスイッチ素子１１、１２、１３、１４のゲートに供給される信号で、諭理値「1」がスイッチ素子１１、１２、１３、１４をオンにする信号に該当し、論理値「0」がスイッチ素子１１、１２、１３、１４をオフにする信号に該当する。また、スイッチ素子11について、参照符号ID1は、スイッチ素子11とダイオード21とコンデンサ31との並列接続回路に流れる電流であり、参照符号VDS1は、スイッチ素子11のドレインソース間に印加される電圧である。他のスイッチ素子12〜14について、参照符号ID2〜ID4及び参照符号VDS2〜VDS4も同様である。
図16、図17に示すように、入力電圧Vin及び出力電流Ioutが、160V及び85Aのときも、408V及び65Aのときも、問題なくZVSが行われており、かつ、定格出力電圧を出力することができた。図16，17において、ZVSが行われていることは、スイッチ素子13について、ドレイン及びソースの間に加わる電圧VDS3がゼロになった状態で、電流ID3が負から正に上昇して行く点から、明らかである。
図18、図19はインダクタンス値Lrを10μHとし、デッドタイムTdを250nsecにしたときのシミュレーション結果を示す。図18は入力電圧Vinが160V、出力電流Ioutが85Aの時のシミュレーション結果を示し、図19は入力電圧Vinが480V、出力電流Ioutが65Aの時のシミュレーション結果を示している。図18、図19において、参照符号は図16、図17と同様である。参照符号U1〜U4はスイッチ素子１１、１２、１３、１４のゲートに供給される信号で、論理値「1」がスイッチ素子１１、１２、１３、１４をオンにする信号に該当し、論理値「0」がスイッチ素子１１、１２、１３、１４をオフにする信号に該当する。また、スイッチ素子11について、参照符号ID1は、スイッチ素子11とダイオード21とコンデンサ31との並列接続回路に流れる電流であり、参照符号VDS1は、スイッチ素子11のドレインソース間に印加される電圧である。他のスイッチ素子12〜14について、参照符号ID2〜ID4及び参照符号VDS2〜VDS4も同様である。
図18、図19に示すように、入力電圧Vin及び出力電流Ioutが、160V及び85Aのときも、408V及び65Aのときも、問題なくZVSが行われており、かつ、定格出力電圧を出力することができる。
所定の入力電圧Vin（V）及び定格出力電流Iout（A）で、第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４がZVSで動作するための共振インダクタンス値Lr（H）の条件、及び、デッドタイムTd（秒）の期間中に再び共振が起こらないようにするための条件は、式（9）、（11）に示した通りである。
次に具体例を挙げて説明する。入力電圧Vin＝200V、定格出力電流Iout＝80Aのときに、ZVSを実現するために必要なインダクタンス値の最小値を求めると、式（9）より、Lr=0.8μHとなる。
更に、デッドタイムTdの期間中に再び共振が起こらないことを考慮すると、式（11）よりLr=4.6μHが導かれる。
このインダクタンス値を基にして、出力電流（負荷電流）が下がっていった場合に必要な共振インダクタンス値Lrを下記の式（12）を用いて計算すると、図20のような関係となる。
0003682773.tif 000013
ここで、
Lr(I)：任意の出力電流時の共振回路のインダクタンス値（H）
Lr(Io)：定格出力電流時の共振回路のインダクタンス値（H）
I：任意の出力電流（A）
Io：定格出力電流（A）
インダクタ41は、図20に示したようなインダクタンス変化特性が得られるように構成する。具体的には、図２に示したように、コア形状によって、可変インダクタンス変化特性を得る場合、傾斜部201の形状を、図20に示すインダクタンス変化特性が得られるようにする。また、図３に示す外部信号制御方式を採用した場合は、制御回路85により、可変インダクタ41のインダクタンス値を、図２に示すインダクタンス変化特性が得られるように制御する。本発明において、共振インダクタンス値Lrが満たすべき領域は、インダクタンス変化特性Q1よりも上方の斜線領域である。
図21〜23はスイッチング電源装置のシミュレーション結果を示す図である。図21はインダクタ41のインダクタンス値を4.6μHに固定し、入力電圧Vin=200V、出力電流Iout=20Aとしたときのスイッチングシミュレーション結果を示す図である。図21（a）は第２のスイッチ素子12のスイッチング波形、図21（b）は第４のスイッチ素子14のスイッチング波形を示す。図21（c）は共振回路に流れる電流Ir（I）、共振回路を構成するインダクタ41に印可される電圧Lr（V）及びトランス51の第１の巻線53に印可される電圧MT（V）の波形を示している。図21（d）はダイオード63に流れる電流DI（I）及びダイオード63に印可される電圧D1（V）の波形を示している。図21（e）は第１、第２、第３、第４のスイッチ素子１１、１２、１３、１４に供給される駆動信号U1〜U4の波形を示している。
図22はインダクタ41のインダクタンス値を、式（1）、（2）より求めた4.6μHに固定し、入力電圧Vin=200V、出力電流Iout=80Aとしたときのスイッチングシミュレーション結果を示す図である。図22（a）〜（e）に図示された波形は、図21（a）〜（e）と同じ波形を表している。
図23は図１に示した本発明に係るスイッチング電源装置のシミュレーション結果を示す図で、入力電圧Vin=200V、出力電流Iout=20Aとしたときの第２及び第４のスイッチ素子12、14のスイッチング波形を示す図である。インダクタ41のインダクタンス値は、出力電流20Aの共振インダクタを式（3）を用いて計算された値73.6μHとした。図23（a）〜（e）に図示された波形は、図14（a）〜（e）と同じ波形を表している。
図21において、第２及び第４のスイッチ素子12、14のドレイン．ソース間印可電圧VDSの波形、及び、ドレイン電流IDの波形を見ると、ドレイン電流IDが20AのときはZVSが達成できていない。
図22において、第２及び第４のスイッチ素子12、14のドレイン．ソース間印可電圧VDSの波形、及び、ドレイン電流IDの波形を見ると、ドレイン電流IDが80AのときはZVSが達成できている。
インダクタ41のインダクタンス値を、出力電流20Aのときに対応する73.6μHにした場合は、図23に示すように、ZVSが達成されている。
図24は出力電流と効率との関係を示す図である。曲線Q21はインダクタ41の値を出力電流に応じて変化させたスイッチング電源装置の特性、曲線Q22はインダクタ41のインダクタンス値を固定したスイッチング電源装置の特性である。図示するように、インダクタ41のインダクタンス値を負荷電流の大きさによって可変することにより、効率を改善することができる。
以上述べたように、本発明によれば、次のような有利な結果をもたらすことができる。
（a）共振回路のインダクタンス値を調整し得るスイッチング電源装置を提供することができる。
（b）入力電圧変動及び負荷変動に関わらず定格出力電圧を出力し得るスイッチング電源装置を提供することができる。
（c）入力電圧変動及び負荷変動に関わらずZVSを実現する基礎を与え得るスイッチング電源装置を提供することができる。
【図１】
0003682773.tif 000016
【図２】
0003682773.tif 000017
【図３】
0003682773.tif 000018
【図４】
0003682773.tif 000019
【図５】
0003682773.tif 000020
【図６】
0003682773.tif 000021
【図７】
0003682773.tif 000022
【図８】
0003682773.tif 000023
【図９】
0003682773.tif 000024
【図１０】
0003682773.tif 000025
【図１１】
0003682773.tif 000026
【図１２】
0003682773.tif 000027
【図１３】
0003682773.tif 000028
【図１４】
0003682773.tif 000029
【図１５】
0003682773.tif 000030
【図１６】
0003682773.tif 000031
【図１７】
0003682773.tif 000032
【図１８】
0003682773.tif 000033
【図１９】
0003682773.tif 000034
【図２０】
0003682773.tif 000035
【図２１】
0003682773.tif 000036
【図２２】
0003682773.tif 000037
【図２３】
0003682773.tif 000038
【図２４】
0003682773.tif 000039