(57)【特許請求の範囲】
【請求項１】
交流を直流に交換する整流器と、
前記整流器の出力に接続される平滑用のコンデンサと、前記整流器の出力端と負荷間に順に接続される第１のインダクタおよびダイオードと、前記負荷に並列に接続されるコンデンサからなるブーストコンバータと、
前記ブーストコンバータの力率を補正するための力率補正回路とを具備し、
前記力率補正回路は、
前記第１のインダクタと相互誘導作用を行うように設けられた第２のインダクタと、
前記ダイオードのアノードに接続されるドレーン端子と、接地されるソース端子と、所定の電流比に応じてソース電流の量に比例する量の電流が流れるミラー端子を有するセンストランジスタと、
前記センストランジスタのミラー端子に接続され、前記ソース電流の量が所定の電流量以上であるか否かを検出する過電流検出回路と、
前記第１および第２のインダクタに誘導された電流の大きさがゼロになる時点を検出するための零交叉検出回路と、
固定された周波数の信号を生成するものの前記第１および第２のインダクタの電流がゼロになる時点で前記零交叉検出回路によってリセットされる発振器と、
前記零交叉検出回路の出力端子および前記発振器の出力端子に２つの入力端子がそれぞれ接続されるＯＲゲートと、
前記ＯＲゲートの出力端子にセット端子が接続されるＲＳフリップフロップと、
前記センストランジスタのゲート端子に出力端が接続され、前記フリップフロップの出力に応答して前記センストランジスタをターン・オンさせたりターン・オフさせたりするゲートドライバと、
前記ＯＲゲートの出力によってトリガされる単安定マルチバイブレータと、
前記単安定マルチバイブレータの出力端子と接地間に接続されて前記単安定マルチバイブレータの出力電流を積分する積分器と、
前記ブーストコンバータの前記ダイオードのカソードと接地間に直列に接続される抵抗とコンデンサを有し、出力電圧を検出し、かつ負荷の変化による出力電圧の変化を積分する出力検出積分回路と、
前記積分器の出力電圧と前記出力検出積分回路の出力とを比較する比較器と、
前記過電流検出回路の出力と前記比較器の出力との論理積をとり、出力が前記フリップフロップおよび前記単安定マルチバイブレータのリセット端子に供給されるＡＮＤゲートとからなることを特徴とする電源回路。
【請求項２】
請求項１記載の電源回路において、過電流検出回路は、前記センストランジスタの前記ミラー端子と接地間に接続される抵抗と、この抵抗の電圧と所定の基準電圧とを比較する比較器とを含むことを特徴とする電源回路。
【請求項３】
請求項２記載の電源回路において、過電流検出回路は、前記センストランジスタから発生されるパルス性雑音を除去するための回路を更に含むことを特徴とする電源回路。
【請求項４】
請求項１記載の電源回路において、出力検出積分回路は、所定量の電流を接地に流す基準電流源を更に含むことを特徴とする電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、整流回路の入力力率を改善する方法として能動力率補正方式を採用した電源回路に関する。
【０００２】
【従来の技術】
現在、ＡＣ電源を利用する大部分の電気、電子機器において、前記ＡＣ電源は直接的に使用されず、整流回路によって所定のＤＣ電源に切り替えられて使用される。前記整流回路は、周知のように、交流を直流に整流するためのダイオードと、整流された直流の平滑のためのコンデンサなどから構成される。前記平滑用コンデンサとしては、リプル電圧を所定のレベル以下に維持するために十分に大きい容量を有するものを使用しなければならない。これによって、交流電源ラインの入力電流はパルス形態を有するようになるが、これは、つまり、電気、電子機器の力率を低下させる結果を招くことになる。
【０００３】
整流回路の入力力率を改善するための方法として、次の２つの方式、すなわち、受動力率補正方式と能動力率補正方式が提案されている。前者の方式は整流回路にインダクタを挿入し、平滑用コンデンサのキャパシタンスと前記インダクタのインダクタンスとを調節することによって力率を改善する技術であり、後者の方式はブーストコンバータに力率補正用ＩＣ（以下、コントロールＩＣと称する）と周辺回路からなる力率補正回路を加えて入力電流の量を制御することで力率を改善する技術である。
【０００４】
図４に、従来の能動力率補正方式を採用した電源回路が示されている。図４で、符号２１は交流電源を示し、２２はブリッジ整流器を示す。ブリッジ整流器２２の出力を平滑化するためのコンデンサ２３と、ブーストインダクタ２４、このブーストインダクタ２４と負荷２６間に接続されるダイオード２５、前記負荷２６に並列に接続されるコンデンサ２７は、Ｖｉの入力とＶｏの出力を有するブーストコンバータを構成している。
【０００５】
コントロールＩＣ１００は、電源電圧が所定の起動電圧以上である場合にのみ動作状態になるようにするＵＶＬＯ（Under-Voltage-Lock-Out）回路１０１と、入力電流がゼロであるか否かを比較する比較器１０２と、許容された電流以上の入力電流が流れるか否かを比較する他の一つの比較器１３と、前記比較器１０２の出力端にセット端子が接続されるＲＳフリップフロップ１０４と、この、フリップフロップ１０４の正出力端Ｑに入力端が接続されるゲートドライバー１０５と、出力電圧と所定の基準電圧Ｖref の差を増幅する誤差増幅器１０６と、この誤差増幅器１０６の出力端子に反転入力端子が接続され発振用コンデンサ（発振器）３６に非反転入力端子が接続される演算増幅器１０７と、この演算増幅器１０７の前記非反転入力端子に出力端が接続される正電流源１０８と、前記発振用コンデンサ３６の一端（発振器の出力）および正電流源１０８の出力端子ならびに前記演算増幅器１０７の非反転入力端子にコレクタ端子が接続されエミッタ端子が接地され前記フリップフロップ１０４の出力端子バーＱにベースが接続されるｎｐｎ型トランジスタ１０９と、比較器１０３の出力端子と演算増幅器１０７の出力端子に２つの入力端子が接続されフリップフロップ１０４のリセット端子Ｒに出力端子が接続されるＯＲゲート１１０とから構成される。このコントロールＩＣ１００は８つのピン＃１〜＃８を有し、正常な作動のためには周りにスイッチ素子３０、積分用コンデンサ（積分器）３３、抵抗２８，２９，３１，３２，３７，３９，４０、発振用コンデンサ３６、第２のインダクタ３４、ダイオード３５、コンデンサ３８からなる周辺回路の搭載が必要である。
【０００６】
従来の能動力率補正方式の電源回路の他の例が図５に示されている。図５において、符号４１は交流電源、４２はブリッジ整流器をそれぞれ示す。図４と同様に、ブリッジ整流器４２の出力平滑用のコンデンサ４３と、ブーストインダクタ４４、このブーストインダクタ４４と負荷４６との間に接続されるダイオード４５、前記負荷４６に並列に接続されるコンデンサ４７はブーストコンバータを構成している。
【０００７】
コントロールＩＣ２００は、ＵＶＬＯ回路２０１と、インダクタの電圧が所定の基準電圧Ｖref 以下であるか否かを比較する比較器２０２と、初期動作時自動起動ができるようにし正常動作時比較器２０２によってリセットされる自己起動回路２０３と、前記比較器２０２の出力端子にセット端子が接続されるＲＳフリップフロップ２０４と、自己起動回路２０３およびフリップフロップ２０４の出力端子に２つの入力端子がそれぞれ接続されるＮＯＲゲート２０５と、積分用コンデンサ（積分器）４９に出力端が接続され出力電圧と所定の基準電圧Ｖref2の差を増幅する誤差増幅器２０６と、この誤差増幅器２０６の出力を増幅する演算増幅器２０７と、発振用コンデンサ（発振器）５０の出力と演算増幅器２０７の出力とを掛ける掛算器２０８と、コンデンサ５１の電圧と掛算器２０８の出力電圧とを比較して掛算器２０８の出力電圧がコンデンサ電圧よりも高い場合にフリップフロップ２０４をリセットさせる他の一つの比較器２０９とから構成される。このコントロールＩＣ２００もやはり８つのピン＃１〜＃８を有し、周りにはスイッチ素子４８、コンデンサ４９，５０，５１、その他個別部品からなる周辺回路が必要となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、以上のような従来の電源回路では、ブーストコンバータの力率補正回路として、コントロールＩＣ１００，２００以外に多数の個別部品が必要となるので、コンパクトに製作することが困難であるのみならず生産コストも高くなる問題点があった。
【０００９】
【課題を解決するための手段】
本発明は上述の課題を解決するために、交流を直流に交換する整流器と、この整流器の出力に接続される平滑用のコンデンサおよび前記整流器の出力端と負荷間に順に接続される第１のインダクタおよびダイオードならびに前記負荷に並列に接続されるコンデンサからなるブーストコンバータと、このブーストコンバータの力率を補正するための力率補正回路とを具備し、力率補正回路は次なる構成とする。すなわち、力率補正回路は、前記第１のインダクタと相互誘導作用を行うように設けられた第２のインダクタと、前記ダイオードのアノードに接続されるドレーン端子と接地されるソース端子と所定の電流比に応じてソース電流の量に比例する量の電流が流れるミラー端子を有するセンストランジスタと、このセンストランジスタのミラー端子に接続され、前記ソース電流の量が所定の電流量以上であるか否かを検出する過電流検出回路と、前記第１および第２のインダクタに誘導された電流の大きさがゼロになる時点を検出するための零交叉検出回路と、固定された周波数の信号を生成するものの前記第１および第２のインダクタの電流がゼロになる時点で前記零交叉検出回路によってリセットされる発振器と、前記零交叉検出回路の出力端子および前記発振器の出力端子に２つの入力端子がそれぞれ接続されるＯＲゲートと、このＯＲゲートの出力端子にセット端子が接続されるＲＳフリップフロップと、前記センストランジスタのゲート端子に出力端が接続され、前記フリップフロップの出力に応答して前記センストランジスタをターン・オンさせたりターン・オフさせたりするゲートドライバと、前記ＯＲゲートの出力によってトリガされる単安定マルチバイブレータと、この単安定マルチバイブレータの出力端子と接地間に接続されて前記単安定マルチバイブレータの出力電流を積分する積分器と、前記ブーストコンバータの前記ダイオードのカソードと接地間に直列に接続される抵抗とコンデンサを有し、出力電圧を検出し、かつ負荷の変化による出力電圧の変化を積分する出力検出積分回路と、前記積分器の出力電圧と前記出力検出積分回路の出力とを比較する比較器と、前記過電流検出回路の出力と前記比較器の出力との論理積をとり、出力が前記フリップフロップおよび前記単安定マルチバイブレータのリセット端子に供給されるＡＮＤゲートとからなるものとする。
【００１０】
【発明の実施の形態】
次に添付図面を参照して本発明による電源回路の実施の形態を詳細に説明する。図１は本発明の実施の形態を示す回路図である。この図において、１は交流電源、２は交流を直流に変換するブリッジ整流器である。このブリッジ整流器２の出力に接続された平滑用のコンデンサ３と、ブリッジ整流器２の出力端と負荷７間に順に接続されたブーストインダクタ４およびダイオード５、負荷７に並列に接続されたコンデンサ６は、Ｖｉの入力とＶｏの出力を有するブーストコンバータを構成している。
【００１１】
コントロールＩＣ３００は５つのピン＃１〜＃５を有するが、ピン＃１はブーストインダクタ（以下、第１のインダクタと称する）４とダイオード５のアノードとの間に接続され、ピン＃２は接地と接続され、ピン＃３は抵抗８を介してダイオード５のカソードに接続される。また、ピン＃４は抵抗９を介してブリッジ整流器２の出力端に接続され、ピン＃５は一端が接地と接続され第１のインダクタ（変流器の１次捲線に該当する）４と相互誘導作用を行う他の１つのインダクタ（以下、第２のインダクタと称する）（変流器の２次捲線に該当する）１０の他端に抵抗１１を介して接続される。第２のインダクタ１０の前記他端には半波整流のためのダイオード１２のアノードが接続され、このダイオード１２のカソードはピン＃４に接続される。このダイオード１２のカソードには平滑用コンデンサ１３が接続され、ピン＃３には出力電圧Ｖo を検出するためのセンスコンデンサ１４が接続される。これ以降に詳細に説明されるが、このセンスコンデンサ１４は、ダイオード５のカソードと接地間に前記抵抗８と直列に接続されて、出力電圧Ｖｏを検出する機能に加えて、負荷７の変化による出力電圧Ｖｏの変化を積分する機能も有する。
【００１２】
コントロールＩＣ３００は出力端へ流れる電流の量を感知するためのセンストランジスタ３０１を備えている。このセンストランジスタ３０１は２つのソース端子すなわち、通常のソース端子Ｓとこれに追加された１つのミラー（mirror）端子Ｍを有する増加型ｎチャンネルＭＯＳＦＥＴから構成される。このセンストランジスタ３０１のドレイン端子Ｄはピン＃１を介して外部のダイオード５のアノードに接続され、ソース端子Ｓはピン＃２を介して接地と接続され、ミラー端子Ｍは一端が接地された抵抗３０９の他端と接続される。抑えられたバイアス状態（一定のドレイン電流）で、このセンストランジスタ３０１のミラー端子Ｍを介して流れる電流量はソース端子Ｓを介して流れる電流量に比例し、あらかじめ定められた電流比に応じてミラー端子Ｍの電流はソース端子Ｓの電流より相対的に極めて小さい。したがって、ミラー端子Ｍの電流はドレイン電流に対する感知機能を有することになる。
【００１３】
また、前記コントロールＩＣ３００は、ブリッジ整流器２から起動抵抗９を介して供給される電圧Ｖｃｃをピン＃４を介して取り入れて電圧Ｖｃｃが所定の起動電圧以上の電圧である場合にのみコントロールＩＣ全体が動作されるようにするＵＶＬＯ回路３０２と、ＩＣ内の各構成要素のバイアスのためのバイアス回路３０３と、ピン＃５を介して第２のインダクタ１２に誘導された電流の大きさがゼロになる時点を検出するための零交叉検出回路３０４と、固定周波数の信号を生成する発振器３０５と、前記零交叉検出回路３０４の出力端子および前記発振器３０５の出力端子に２つの入力端子がそれぞれ接続されるＯＲゲート３０６と、この該ＯＲゲート３０６の出力端子にセット端子Ｓが接続されるＲＳフリップフロップ３０７と、センストランジスタ３０１のゲートＧに出力端が接続されＵＶＬＯ回路３０２によってエネーブルされて前記フリップフロップ３０７の出力Ｑに応じてセンストランジスタ３０１をターン・オンさせたりターン・オフさせたりするゲートドライバ３０８とを有する。
【００１４】
さらに、コントロールＩＣ３００は、センストランジスタ３０１のミラー端子Ｍの電流を電圧（以下、ミラー電圧と称する）に変換する抵抗３０９と、ミラー電圧と所定の基準電圧とを比較する比較器（以下、第１の比較器と称する）３１０と、ＩＣの初期作動時、センストランジスタ３０１から発生されるパルス性雑音を除去するためのリーディングエッジブランキング回路（Leading Edge Blanking circuit)３１１と、ピン＃３に入力端が接続され出力端が接地された基準電流源３１２と、前記ＯＲゲート３０６の出力によってトリガされる単安定マルチバイブレータ３１３と、この単安定マルチバイブレータ３１３の出力端子と接地の間に接続されて前記単安定マルチバイブレータ３１３の出力電流を積分するコンデンサ（以下、積分器と称する）３１４と、この積分器３１４の電圧ＶＭとセンスコンデンサ１４の電圧Ｖosとを比較する比較器（以下、第２の比較器と称する）３１５と、前記リーディングエッジブランキング回路３１１の出力端子と第２の比較器３１５の出力端子に２つの入力端子がそれぞれ接続され出力端子はフリップフロップ３０７のリセット端子Ｒに接続されると共に単安定マルチバイブレータ３１３のリセット端子に接続されるＡＮＤゲート３１６とを含む。
【００１５】
次に、上記のような構成を有するこの電源回路の動作について詳しく説明する。
【００１６】
起動抵抗９を介して供給される電流による電源電圧Ｖｃｃが外部からコントロールＩＣ３００に供給される時、コントロールＩＣ３００内のＵＶＬＯ回路３０２は電圧Ｖｃｃが所定の起動電圧以上である場合にのみコントロールＩＣ３００が動作されるようにする。このＵＶＬＯ回路３０２はＩＣの電源電圧Ｖｃｃが前記所定の起動電圧以下であるとき、ＩＣの消費電力を最小化させる低電圧保護回路である。また、電圧Ｖｃｃが所定の起動電圧以上になると、ＵＶＬＯ回路３０２はゲートドライバ３０８を動作可能状態にする。また、ＵＶＬＯ回路３０２から電圧Ｖｃｃが供給されると、バイアス回路３０３は内部バイアス電圧を生成してＩＣ内の各構成要素に供給する。
【００１７】
一方、抵抗１１は第１のインダクタ４の電流がゼロになる時点を感知するための抵抗である。第１のインダクタ４の電流がゼロになるとそれの電圧ＶLiもゼロになるが、この時点で、零交叉検出回路３０４はハイレベルの信号を出力する。
【００１８】
発振器３０５は固定周波数のパルスを出力として有し、初期起動時と異常動作時の自動起動ができるようにする。正常動作時には、この発振器３０５が零交叉検出回路３０４によってリセットされることによって、零交叉検出回路３０４と同期して動作する。零交叉検出回路３０４の出力と発振器３０５の出力とはＯＲゲート３０６に供給される。ＯＲゲート３０６の出力はＲＳフリップフロップ３０７のセット端子Ｓと単安定マルチバイブレータ３１３のトリガー端子に供給される。零交叉検出回路３０４によってトリガーされる単安定マルチバイブレータ３１３の出力波形は図２に示されている。
【００１９】
一方、フリップフロップ３０７はＯＲゲート３０６の出力がハイレベル（以下、Ｈレベルと記す）であるとき、出力ＱとしてＨレベルの信号を出力することでゲートドライバ３０８がセンストランジスタ３０１をターン・オンさせるようにする。この際、第１のインダクタ４の電圧ＶLi＝−Ｖi になる。一方、センストランジスタ３０１がターン・オンされると、第２のインダクタ１０によって誘導された電圧はダイオード１２およびコンデンサ１３によってそれぞれ半波整流され平滑化されてコントロールＩＣ３００の電源電圧Ｖｃｃとして使用される。
【００２０】
センス抵抗８と、センスコンデンサ１４、基準電流電源３１２、単安定マルチバイブレータ３１３、積分器３１４および第２の比較器３１５により負荷調整が行われる。センスコンデンサ１４は十分に大きいキャパシタンスを有し、出力電圧Ｖｏを検出する機能と出力電圧の変化を積分する機能を同時に行う。基準電流源３１２の電流（Ｉref)の量は正常動作状態でセンス抵抗１０を介して流れることになる電流の量と同等に設定される。この正常動作時には、センスコンデンサ１６が一定のセンス電圧Ｖosを有することになる。正常動作状態でない場合であり、センス抵抗８を介して流れる電流（以下、センス電流と称する）が基準電流（Ｉref)を超過する場合、基準電流相当のセンス電流は基準電流源３１２を介して接地へ流れるようになり、余りのセンス電流がセンスコンデンサ１４に蓄積される。したがって、この際にはセンス電圧Ｖosが増加する。反面、センス電流が基準電流（Ｉref)より小さい場合は、センスコンデンサ１４からの電流が基準電流源３１２を介して接地へ流れるようになることでセンス電圧Ｖosが減少する。これによって、センスコンデンサ１４が出力電圧検出機能と出力電圧変化の積分機能とを同時に行うことが分る。
【００２１】
第１の比較器３１０はセンストランジスタ３０１のドレイン電流が所定電流以上であるか否かを検出する。センストランジスタ３０１のドレイン電流が所定の電流を超過することになると、過電流検出手段である第１の比較器３１０はＨレベルの信号を出力する。この第１の比較器３１０の出力はリーディングエッジブランキング回路３１１に供給され、このリーディングエッジブランキング回路３１１によって第１の比較器３１０の出力に含まれたパルス性雑音が除去される。
【００２２】
第２の比較器３１５はセンス電圧Ｖosと単安定マルチバイブレータ３１３の出力電圧ＶＭとを比較して前記センス電圧Ｖosが高いとき、Ｈレベルの信号を出力する。そして、第２の比較器３１５の出力および第１の比較器３１０の出力がそれぞれＨレベルを有する際、ＡＮＤゲート３１６はフリップフロップ３０７と単安定マルチバイブレータ３１３のすべてをリセットさせる。これによって、フリップフロップ３０７はＬレベルの出力信号をゲートドライバ３０８に供給する。その結果、センストランジスタ３０１はゲートドライバー３０８によりターン・オフされる。そして、この際には、第１のインダクタ４に蓄積された電流がダイオード５を介してフリーホイーリング（free・wheeling) するので第１のインダクタ４の電圧ＶLi＝Ｖo −Ｖi となる。
【００２３】
図２は、単安定マルチバイブレータ３１３の出力波形とセンス電圧（出力検出電圧）Ｖosに応じたセンストランジスタ３０１の動作タイミングを示している。図２において、Ｖos１は正常動作である場合のセンスコンデンサ１６のセンス電圧を表わし、Ｖos２は負荷が増加して出力電圧Ｖo が減少したときのセンスコンデンサ１６のセンス電圧を示す。負荷が増加して出力電圧Ｖo が減少した場合のセンストランジスタ３０１のターン・オン時間Ｔon２が正常動作であるときのターン・オン時間Ｔon１より長くなることが分かる。
【００２４】
図３には、入力電圧波形Ｖi と第１のインダクタ４の電流波形ｉL が図示されている。図１の回路によると、入力電圧の１サイクル内にセンストランジスタ３０１のターン・オン時間Ｔonが一定に維持されることによってインダクタ電流の尖頭値ｉL (peak)が入力電圧Ｖi の波形を追う。すなわち、数１から数２が誘導されるが、センストランジスタ３０１のターン・オン時間Ｔonが一定すれば、インダクタ電流の尖頭値ｉL (peak)はＶLi（＝Ｖi ）に比例するようになる。そして、インダクタ電流の尖頭値ｉL (peak)が入力電圧Ｖi の波形を追うようになることにより、力率を改善できる。
【００２５】
【数１】
0003710200.tif 000002
【００２６】
【数２】
0003710200.tif 000003
【００２７】
また、図１の回路によれば、出力電圧の検出と、出力電圧変化の積分とを電流により１つのセンスコンデンサ１４で行うようにしたので、コントロールＩＣ３００以外の力率補正回路としての個別部品数を減らすことができ、コンパクトに製作することができると共に、生産コストを下げることができ、コントロールＩＣ３００のピン数を減らすこともできる。
【００２８】
【発明の効果】
このように本発明による電源回路によれば、ブーストコンバータのインダクタ電流の零交叉時点での制御機能を有してインダクタ電流の尖頭値が入力電圧の波形を追うようにすることによってブーストコンバータの力率を改善することができ、しかも、力率補正回路のＩＣ以外の個別部品数を減らしてコンパクトに製作することができ、生産コストを下げることもでき、ＩＣのピン数を減らすこともできる。
【図面の簡単な説明】
【図１】本発明による電源回路の実施の形態を示す回路図。
【図２】図１における単安定マルチバイブレータの出力波形とセンス電圧によるセンストランジスタのタイミング図。
【図３】図１における入力電圧とインダクタ電流の波形図。
【図４】従来の電源回路の回路図。
【図５】従来の他の電源回路の回路図。
【符号の説明】
２    ブリッジ整流器
３    コンデンサ
４    ブーストインダクタ（第１のインダクタ）
５    ダイオード
６    コンデンサ
７    負荷
８    抵抗
１０    インダクタ（第２のインダクタ）
１４    コンデンサ
３０１    センストランジスタ
３０４    零交叉検出回路
３０５    発振器
３０６    ＯＲゲート
３０７    ＲＳフリップフロップ
３０８    ゲートドライバ
３０９    抵抗
３１０    比較器（第１の比較器）
３１１    リーディングエッジブランキング回路
３１２    基準電流源
３１３    単安定マルチバイブレータ
３１４    コンデンサ（積分器）
３１５    比較器（第２の比較器）
３１６    ＡＮＤゲート
【図１】
0003710200.tif 000004
【図２】
0003710200.tif 000005
【図３】
0003710200.tif 000006
【図４】
0003710200.tif 000007
【図５】
0003710200.tif 000008