(57)【特許請求の範囲】
【請求項１】
半導体基板上に銅析出反応の触媒物質を含む下地層を形成する工程と、
この下地層上に下層絶縁膜を形成する工程と、
この下層絶縁膜上に、上層絶縁膜を形成する工程と、
この上層絶縁膜に配線パターンに対応した溝を形成する工程と、
この溝の形成に引き続いて、上記下層絶縁膜に、上記下地層を露出させる開口を上記溝に連通するように形成する工程と、
無電解めっきによって上記下地層上に銅を選択的に析出させることにより、上記開口内に銅プラグを形成する工程と、
この銅プラグの形成前に、上記溝および開口の内壁を窒化する工程と、
前記銅プラグの形成の後に、上記溝内に、当該銅プラグに接続された銅配線層を埋設する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
上記下地層は、銅配線層であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
上記下地層は、アルミニウム系配線層の表面に形成された表面銅層であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
半導体基板上に銅析出反応の触媒物質を含む下地層を形成する工程と、
この下地層上に絶縁膜を形成する工程と、
この絶縁膜に、上記下地層を露出させる開口を形成する工程と、
無電解めっきによって上記下地層上に銅を選択的に析出させることにより、
上記開口内に銅プラグを形成する工程とを含み、
上記下地層は、アルミニウム系配線層の表面に形成された表面銅層であることを特徴とする半導体装置の製造方法。
【請求項５】
上記銅プラグの形成の前に、上記開口の内壁を窒化させるステップをさらに含むことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
上記絶縁膜上に、上記銅プラグに接続する配線層を形成する工程をさらに含むことを特徴とする請求項４または５記載の半導体装置の製造方法。
【請求項７】
上記下地層は、内部配線層に接続されて形成され、上記絶縁膜上に上記銅プラグに接続された銅の再配線層を形成する工程をさらに含むことを特徴とする請求項４または５記載の半導体装置の製造方法。
【請求項８】
上記銅の再配線層上に、無電解めっきによって選択的に銅を析出させることにより、上記絶縁膜上に隆起した銅バンプを形成する工程をさらに含むことを特徴とする請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、配線層間の接続などのためのプラグを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体の配線材料には、アルミニウム系合金が従来から適用されてきたが、低消費電力化および高速動作化などのために、より導電性の高い銅の適用についての研究がなされている。
銅は、ドライエッチングなどによる微細なパターニングが困難であるため、いわゆるダマシン法による配線の微細加工が有力な形成手法である。ダマシン法では、絶縁膜に、配線パターンに対応した微細な溝が形成され、この絶縁膜上に、たとえば電解めっき法によって、銅層が形成される。その後、ＣＭＰ（化学的機械的研磨）法によって表面を平坦化すると、溝外の銅が除去され、絶縁膜の溝内には、微細な銅配線パターンが埋設される。
【０００３】
半導体装置の高集積化のために、配線の多層化が従来から行われている。すなわち、層間絶縁膜を挟んで、複数層の配線層が積層して設けられる。配線層間の接続は、層間絶縁膜に形成したヴィアホール（ｖｉａ  ｈｏｌｅ）内に金属プラグを埋め込むことにより達成される。この金属プラグを埋め込むための開口と、上層の配線を形成するための溝とを連続的に形成するようにした配線形成プロセスは、デュアルダマシンプロセスと呼ばれる。
【０００４】
従来からのデュアルダマシンプロセスは、図６に示されている。
まず、図６（ａ）に示すように、半導体基板上に形成された第１酸化シリコン膜２に、第１層の配線層を形成する銅配線３がダマシン法により形成される。すなわち、第１酸化シリコン膜２には、配線パターンに対応した溝２ａが形成され、この溝２ａの内壁には、ＴｉＮなどからなるバリアメタル層４が被着される。この状態で、溝２ａ内には、第１層の銅配線３が埋設される。その後、銅配線３および第１酸化シリコン膜２の表面に窒化シリコン膜５が形成される。
【０００５】
次に、図６（ｂ）に示すように、窒化シリコン膜５上に第２酸化シリコン膜６、窒化シリコン膜７が形成される。そして、窒化シリコン膜７が、ドライエッチングにより、ＶＩＡコンタクトパターンにパターニングされる。その後、第３酸化シリコン膜８が積層して形成される。第２層の配線パターンに対応したレジストを用いたパターニングにより、第３シリコン膜８、第２シリコン膜６が一括してエッチングされ、溝８ａおよび第１層の銅配線層３を露出させるプラグ用開口９が形成される。
【０００６】
これに引き続き、図６（ｃ）に示すように、全面に、ＴｉＮなどからなるバリア層１０および銅のシード層１１がそれぞれスパッタ法により成膜される。そして、全面のシード層１１を利用した電解めっきによって、全面に銅層１２が形成される。
次いで、図６（ｄ）に示すように、ＣＭＰ法による平坦化処理によって、溝８ａ外の銅層１２、シード層１１およびバリア層１０が除去され、溝８ａ内に微細なパターンの銅配線１２Ａが残され、プラグ用開口９には、第１層の銅配線３と第２層の銅配線１２Ａとを電気接続する銅プラグ１３が埋め込まれることになる。
【０００７】
図７には、別の多層配線構造の形成方法が示されている。まず、図７（ａ）に示すように、半導体基板上に形成された第１酸化シリコン膜２２の表面には、バリアメタル層２３（ＴｉＮなど）を介在させて、アルミニウム系配線層２４がパターン形成される。
次いで、図７（ｂ）に示すように、アルミニウム系配線層２４上にプラグ用開口２５ａを有する第２酸化シリコン膜２５が形成される。
【０００８】
そして、図７（ｃ）に示すように、全面にバリアメタル層２６（ＴｉＮなど）が形成され、その後、ＣＶＤ法（化学的気相成長法）によって、タングステン膜２７が全面に堆積される。
次に、図７（ｄ）に示すように、タングステン膜２７をエッチバックして、あるいはタングステン膜２７をＣＭＰ研磨して、プラグ用開口２５ａ外のバリアメタル層２６を露出させ、さらに、全面にアルミニウム合金膜２８が堆積させられる。
【０００９】
そして図７（ｅ）に示すように、アルミニウム合金膜２８およびバリアメタル層２６をパターニングすることにより、第２層目のアルミニウム系配線２８Ａが得られる。このアルミニウム系配線２８Ａは、プラグ用開口２５ａ内に残されたタングステンプラグ２７Ａを介して、第１層のアルミニウム系配線層２４と電気的に接続されることになる。
【００１０】
【発明が解決しようとする課題】
半導体装置の高集積化のために配線パターンを微細化すると、これに伴ってプラグ用開口の開口面積も小さくなる。これにより、図６および図７の構成におけるプラグ用開口９，２５ａのアスペクト比（深さと開口の径との比）が大きくなる。
【００１１】
そのため、図６のプロセスでは、スパッタリングによって形成されるバリア層１０およびシード層１１のステップカバレッジが悪くなり、とくに、プラグ用開口９の底面において、バリア層１０およびシード層１１が良好に被着しなくなる。そのため、銅プラグ１３と第１層の銅配線３との接続が不安定になるおそれがある。
【００１２】
また、銅プラグ１３と第１層の銅配線３との間にバリア層１０が介在されるため、銅プラグ１３の底部付近におけるエレクトロマイグレーション耐性が悪くなるという問題もある。すなわち、第１層および第２層の銅配線３，１２Ａ間に比較的大きな電流が流れるときに、銅原子とバリア層１０を構成する原子との移動量の差のために、銅プラグ１３の底部付近にボイドが形成され、銅配線３，１２Ａ間の断線故障に至る場合がある。
【００１３】
さらに、第２層の銅配線１２Ａを溝８ａ内に埋め込むためのＣＭＰ処理では、銅層１２および銅で形成されたシード層１１のみならず、バリア層１０まで研磨しなければならない。ＣＭＰ処理による銅の研磨レートとバリア層１０の研磨レートとには差があるから、溝８ａ外のバリア層１０を完全に除去する過程で、溝８ａ内の銅配線１２Ａの頂部がえぐられ、いわゆるディッシングやエロージョンと呼ばれる不良が生じるおそれがある。
【００１４】
一方、上記図７のプロセスでは、微細化に伴ってプラグ用開口２５ａのアスペクト比がある程度高くなっても、ＣＶＤプロセスによるタングステンプラグ２７Ａの形成は良好に行うことができる。しかし、タングステンプラグ２７Ａの形成工程は、ＣＶＤプロセスによってタングステン膜２７を形成し、これにエッチバックまたはＣＭＰ法による平坦化処理を施すという、高価で複雑な工程となっている。そのため、より安価なプロセスが望まれている。
【００１５】
そこで、この発明の目的は、上述の技術的課題を解決し、安価なプロセスで配線層間の接続のための良好なプラグを形成することができる半導体装置の製造方法を提供することである。
この発明の他の目的は、アスペクト比の高い開口内に安価なプロセスで良好なプラグを埋設することができる半導体装置の製造方法を提供することである。
【００１６】
この発明のさらに他の目的は、銅の再配線を簡単なプロセスで形成できる半導体装置の製造方法を提供することである。
さの発明のさらなる目的は、銅の再配線層上に簡単なプロセスでバンプを成長させることができる半導体装置の製造方法を提供することである。
【００１７】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、半導体基板上に銅析出反応の触媒物質を含む下地層を形成する工程と、この下地層上に下層絶縁膜を形成する工程と、この下層絶縁膜上に、上層絶縁膜を形成する工程と、この上層絶縁膜に配線パターンに対応した溝を形成する工程と、この溝の形成に引き続いて、上記下層絶縁膜に、上記下地層を露出させる開口を上記溝に連通するように形成する工程と、無電解めっきによって上記下地層上に銅を選択的に析出させることにより、上記開口内に銅プラグを形成する工程と、この銅プラグの形成前に、上記溝および開口の内壁を窒化する工程と、前記銅プラグの形成の後に、上記溝内に、当該銅プラグに接続された銅配線層を埋設する工程とを含むことを特徴とする半導体装置の製造方法である。
【００１８】
上記触媒物質は、銅、銀、パラジウムまたは白金のいずれかであってもよい。下地層を配線として利用する場合には、この下地層を銅で形成することが好ましい。
また、上記絶縁膜は、酸化シリコン膜等であってもよいし、レジスト膜であってもよい。
【００１９】
さらに、上記銅プラグは、配線層間を接続するためのプラグであってもよいし、半導体装置と外部との接続のためのいわゆるバンプであってもよい。
請求項１記載の発明によれば、銅析出反応の触媒物質を含む下地層が形成され、この下地層を絶縁膜の開口から露出させた状態で無電解めっきが行われる。これにより、下地層の露出部分にのみ選択的に銅が析出するため、開口内に銅プラグが選択的に成長する。このようにして、ＣＶＤ法のような高価なプロセスを用いることなく、簡単なプロセスで銅プラグを形成することができる。また、開口のアスペクト比が高い場合であっても、無電解めっき法は、薬液処理であるため、アスペクト比によらずに銅プラグが形成され、スパッタ法でシード層などを形成する場合のようなステップカバレッジ不良の問題が生じることもない。  また、この発明では、いわゆるデュアルダマシンプロセスによって、絶縁膜上に配線層が形成される。上記下層絶縁膜と上層絶縁膜とは連続的に形成された１層の厚い絶縁膜からなっていてもよい。すなわち、厚い絶縁膜に配線パターンに対応した溝を形成し、これに引き続いて、当該溝に連通するとともに所定位置において上記下地層を露出させる開口を形成すればよい。
なお、銅配線の埋設は、表面の全域に銅層を堆積する工程と、表面を平坦化して、溝外の銅を除去する工程とを含んでもよい。平坦化による銅の除去は、ＣＭＰ法により行われてもよい。
また、この発明では、銅配線または銅プラグに接触する下層側および上層側の絶縁膜の部分、すなわち、開口および溝の内壁が窒化させられる。これにより、銅が絶縁膜中に拡散することを防止できる。なお、絶縁膜の窒化処理は、半導体装置の製造工程中のいずれかにおいて銅に接触する表面領域の全てについて行われることが好ましい。すなわち、上層絶縁膜の全面に銅層が少なくとも一時的に堆積される場合には、この上層絶縁膜の表面の全域が、少なくとも銅層の形成の前に窒化されることが好ましい。
【００２０】
請求項２記載の発明は、上記下地層は、銅配線層であることを特徴とする請求項１記載の半導体装置の製造方法である。
この発明では、下地層は銅配線をなしている。このような下地層を用いることにより、銅の自己触媒作用を利用して、良好な銅プラグを形成することができる。  請求項３記載の発明は、上記下地層は、アルミニウム系配線層の表面に形成された表面銅層であることを特徴とする請求項１記載の半導体装置の製造方法である。
【００２１】
請求項４記載の発明は、半導体基板上に銅析出反応の触媒物質を含む下地層を形成する工程と、この下地層上に絶縁膜を形成する工程と、この絶縁膜に、上記下地層を露出させる開口を形成する工程と、無電解めっきによって上記下地層上に銅を選択的に析出させることにより、上記開口内に銅プラグを形成する工程とを含み、上記下地層は、アルミニウム系配線層の表面に形成された表面銅層であることを特徴とする半導体装置の製造方法である。
請求項３または４の発明によれば、アルミニウム系配線層に下地層を介して電気接続される銅プラグを簡単なプロセスで形成することができる。
請求項５記載の発明は、上記銅プラグの形成の前に、上記開口の内壁を窒化させるステップをさらに含むことを特徴とする請求項４記載の半導体装置の製造方法である。
【００２２】
この発明によれば、開口の内壁を窒化することにより、シリコン酸化膜系絶縁膜において銅プラグに接触する表面部分には窒化物層が形成される。この窒化物層の働きにより、銅が絶縁層内に拡散していくことを防止することができる。
請求項６記載の発明は、上記絶縁膜上に、上記銅プラグに接続する配線層を形成する工程をさらに含むことを特徴とする請求項４または５記載の半導体装置の製造方法である。
【００２３】
この発明により、複数の配線層間を銅プラグで互いに接続した構成の良好な半導体装置を、簡単な工程で作製することができ、その微細化も容易に行うことができる。
請求項７記載の発明は、下層絶縁膜としての上記絶縁膜上に、別の上層絶縁膜を形成する工程と、上記上層絶縁膜に配線パターンに対応した溝を形成する工程とをさらに含み、上記下層絶縁膜に開口を形成する工程は、上記溝の形成に引き続いて、当該溝に連通するように上記開口を形成する工程を含み、さらに、上記銅プラグの形成の後に、上記溝内に、当該銅プラグに接続された銅配線層を埋設する工程を含むことを特徴とする請求項４または５記載の半導体装置の製造方法である。
【００２７】
請求項７記載の発明は、上記下地層は、内部配線層に接続されて形成され、上記絶縁膜上に上記銅プラグに接続された銅の再配線層を形成する工程をさらに含むことを特徴とする請求項４または５記載の半導体装置の製造方法である。
この発明によれば、無電解めっきによって開口内に形成された銅プラグに接続する銅の再配線層を形成することにより、銅の再配線層を有する半導体装置を、安価で、かつ、簡単なプロセスで作成できる。
【００２８】
請求項８記載の発明は、上記銅の再配線層上に、無電解めっきによって選択的に銅を析出させることにより、上記絶縁膜上に隆起した銅バンプを形成する工程をさらに含むことを特徴とする請求項７記載の半導体装置の製造方法である。
この発明によれば、無電解めっきを利用した簡単なプロセスで、銅の再配線層上に隆起した銅バンプを形成することができる。
【００２９】
なお、内部配線層との接続のための銅プラグの形成は無電解めっき以外の方法（たとえば、リフトオフ法により銅の再配線層の形成と同時に形成）により行うこととし、銅バンプの形成のみを無電解めっきにより行うようにしてもよい。この場合、再配線層が形成された基板表面にバンプ用開口を有する絶縁膜またはレジスト膜を形成し、バンプ用開口から露出する再配線層を下地層として、無電解めっきにより、バンプ用開口内に銅を選択的に析出させればよい。
【００３０】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。シリコンなどの半導体基板上に形成された第１酸化シリコン膜３１には、まず、図１（ａ）に示すように、いわゆるダマシン法によって第１層目の銅配線層３２が形成される。すなわち、第１酸化シリコン膜３１には、配線パターンに対応した微細な溝３１ａが加工されており、この溝３１ａ内に銅配線層３２が埋設されている。銅配線層３２の埋設に際しては、溝３１ａが加工された第１酸化シリコン膜３１の全面に、バリアメタル層３３（たとえば、ＴｉＮなどからなる。）および図示しないシード層（銅からなる。）をたとえばスパッタ法により形成し、その後、電解めっきによって、溝３１ａの深さよりも厚い銅層を上記シード層上に堆積させる。続いて、ＣＭＰ処理によって、溝３１ａ外の銅層、シード層およびバリアメタル層を除去して第１酸化シリコン膜３１の表面が露出するまで表面の平坦化を行うと、溝３１ａ内にのみ銅配線層３２が埋設された状態となる。この銅配線層３２（下地層）および露出した第１酸化シリコン膜３１の表面には、第１窒化シリコン膜３４が形成される。
【００３１】
次に、図１（ｂ）に示すように、第２酸化シリコン膜３５（下層絶縁膜）、第２窒化シリコン膜３６が順に積層される。そして、公知のフォトリソグラフィ技術によって、第２窒化シリコン膜３６がプラグ用開口３８に即したパターンでエッチングされる。その後、第３酸化シリコン膜３７（上層絶縁膜）が形成される。そして、第２層目の配線パターンに対応したレジストによるパターニングにより、第３酸化シリコン膜３７および第２酸化シリコン膜３５が一括してエッチングされ、溝３７ａとプラグ用開口３８（ヴィアホール：開口）が形成される。このプラグ用開口３８は、第１層目の銅配線層３２の表面を露出させる。このようにして、いわゆるデュアルダマシン構造が形成される。第２窒化シリコン膜３６は、溝３７ａの形成の際のエッチングストッパとして機能する。
【００３２】
この状態でプラズマ窒化処理が行われることにより、図１（ｂ）において「×」を付して示すように、第２および第３酸化シリコン膜３５，３７の露出した表面が窒化されて、ＳｉＯＮ層（あるいはＳｉＮ層）が形成される。すなわち、第２酸化シリコン膜３５においてプラグ用開口３８の内壁をなす表面、第３酸化シリコン膜３７において溝３７ａの内壁（側壁および底面）をなす表面、および第３酸化シリコン膜３７の上面の各表層部分が窒化されることになる。
【００３３】
次に、プラグ用開口３８から露出した第１層目の銅配線層３２の表面をシードとした無電解めっきにより、図１（ｃ）に示すように、銅プラグ４０がプラグ用開口３８内に選択的に成長させられる。すなわち、銅配線層３２の表面を下地層とし、この銅配線層３２を構成する銅の自己触媒作用により、プラグ用開口３８内にのみ選択的に銅が析出する。これにより、銅配線層３２に対する密着性の良好な銅プラグ４０が得られる。
【００３４】
無電解めっきは、めっき液中に半導体基板を浸漬したり、半導体基板にめっき液をスプレーしたりして行われるウェットプロセスであるので、プラグ用開口３８のアスペクト比が高い場合でも、銅配線層３２と銅プラグ４０は良好に密着し、スパッタリングを行う場合のようなステップカバレッジ不良の問題が生じるおそれはない。
【００３５】
銅プラグ４０の形成の後は、図１（ｄ）において二点鎖線で示すように、全面に銅層４１が堆積させられる。この銅層４１の堆積は、スパッタ法などのＰＶＤ法（物理的気相成長法）、ＣＶＤ法（化学的気相成長法）、ＥＰ（Ｅｌｅｃｔｒｏ  Ｐｌａｔｉｎｇ：電解めっき）などで行うことができる。アスペクト比の大きなプラグ用開口３８は既に銅プラグ４０で埋められているから、ＰＶＤ法によって銅層４１を形成した場合でも、溝３７ａの内面に良好に密着した銅層４１を形成できる。銅層４１の膜厚は、溝３７ａの深さよりも厚くされる。
【００３６】
銅層４１の形成後には、ＣＭＰ法による表面研磨による平坦化処理が行われ、溝３７ａ外の銅層４１が除去され、第３酸化シリコン膜３７の表面が露出させられる。これにより、溝３７ａに埋設された第２層目の銅配線層４１Ａが得られる。
このようにこの実施形態の半導体装置の製造方法では、プラグ用開口３８から露出する第１層の銅配線層３２を下地層とした無電解めっきにより、簡単なプロセスで、良好な銅プラグ４０をプラグ用開口３８内に埋設することができる。
【００３７】
しかも、この実施形態の方法では、銅プラグ４０と銅配線層３２との間には、バリアメタル層が介在されておらず、銅プラグ４０および第２層目の銅配線層４１Ａと第２および第３酸化シリコン膜３５，３７との間の材料の拡散は、第２および第３酸化シリコン膜３５，３７の表層部に形成された窒化物層によって阻止されるようになっている。これにより、第１層目および第２層目の銅配線層３２，４１Ａ間で比較的大きな電流が流れる場合であっても、銅プラグ４０と第１層目の銅配線層３２との間でのエレクトロマイグレーションに起因する断線不良が生じることがない。
【００３８】
さらに、バリアメタル層を用いていないので、銅層４１に対するＣＭＰ処理の際には、銅層のみを除去すればよい。そのため、溝３７ａ外の銅層４１が除去されて第３酸化シリコン膜３７が露出した状態において、銅配線層４１Ａは良好な矩形断面を有することができる。すなわち、ディッシングやエロージョンが生じにくい。
【００３９】
図２は、この発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。この実施形態の方法は、上述の第１の実施形態の方法と類似しているので、図２において図１の各部に対応する部分には図１の場合と同じ参照符号が付されている。
この第２の実施形態の方法では、第１層目の銅配線層３２が形成され、さらに全面が第１窒化シリコン膜３４で覆われた状態から、図２（ａ）に示すように、厚い第２酸化シリコン膜３５Ａが形成される。そして、公知のフォトリソグラフィ技術によって、第２酸化シリコン膜３５Ａに、第２層目の配線パターンに対応した溝３７ａが形成される。
【００４０】
この後、さらに、図２（ｂ）に示すように、溝３７ａの底部と第２層目の銅配線層３２との間を所定位置で連通させるためのプラグ用開口３８ａが形成される。そして、この状態でプラズマ窒化処理が行われることにより、溝３７ａの内壁（側壁および底面）、プラグ用開口３８ａの内壁、および溝３７ａ外の第２酸化シリコン膜３５Ａの表面が窒化される。すなわち、第２酸化シリコン膜３５Ａの露出している全表面が窒化される。
【００４１】
次いで、図２（ｃ）に示すように、プラグ用開口３８ａから露出する銅配線層３２の表面をシードとした無電解めっきにより、銅プラグ３８がプラグ用開口３８ａ内に選択的に形成される。
この後のプロセスは、上述の第１の実施形態の場合と同様であり、これにより、図２（ｄ）に示すように、第１層目および第２層目の銅配線層３２，４１Ａを銅プラグ４０を介して接続した多層配線構造が得られる。
【００４２】
なお、上述の第１および第２の実施形態では、第１層目の銅配線層３２が埋設される溝３１ａの内壁にはバリアメタル層３３を配置しているが、図３（ａ）および図３（ｂ）に第１および第２の実施形態に対する変形例をそれぞれ示すように、溝３１ａの内壁をプラズマ窒化などで窒化しておけば（「×」で示す。）、バリアメタル層３３を排することができる。
【００４３】
図４は、この発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。この実施形態の方法では、層間絶縁膜を介して積層された第１層目および第２層目のアルミニウム系配線層５１，５２が、銅プラグ５３を介して接続されて、多層配線構造の半導体装置が形成される。
詳細に説明すると、まず、図４(a)に示すように、半導体基板（たとえば、シリコン基板）上に形成された第１酸化シリコン膜５５上に、バリアメタル層（たとえば、ＴｉＮからなる。）５６が積層され、さらに、ＰＶＤ法（たとえばスパッタ法）によって、アルミニウム合金層５１Ａが形成される。さらに、このアルミニウム合金層５１Ａ上に、下地層となる銅層５７（表面銅層）が、ＰＶＤ法（たとえば、スパッタ法または蒸着法）によって、可能な限り薄く形成される。アルミニウム合金層５１Ａは、たとえば、Ａｌ−Ｃｕ合金やＡｌ−Ｓｉ−Ｃｕ合金からなる。むろん、アルミニウム合金の代わりにアルミニウムが用いられてもよい。
【００４４】
次いで、図４（ｂ）に示すように、第１層の配線パターンに対応したレジスト５８がパターン形成され、このレジスト５８をマスクとして、銅層５７がエッチングされてパターニングされる。この場合のエッチングには、ウエットエッチングが適用されてもよいし、たとえばアルゴン粒子や塩素粒子を利用したドライエッチングが利用されてもよい。銅層５７は、膜厚が薄く、また、後述のプラグ用開口６１から露出する部分に存在していれば十分なので、ウエットエッチングでも十分である。
【００４５】
さらに、図４（ｃ）に示すように、上記レジスト５８をマスクとしたドライエッチング（たとえば、塩素系ドライエッチング。ウエットエッチングでもよいが、微細加工のためにはドライエッチングが好ましい。）によって、アルミニウム合金層５１Ａがパターニングされて第１層目のアルミニウム系配線層５１が形成され、さらに、バリアメタル層５６が同じパターンにパターニングされる。
【００４６】
レジスト５８を除去した後、図４（ｄ）に示すように、銅の拡散防止のためのストッパ層をなす窒化シリコン層６０が全面に薄く形成され、さらに、第２酸化シリコン膜５９が全面に形成される。その後、公知のフォトリソグラフィ技術の適用により、第２酸化シリコン膜５９および窒化シリコン層６０が開口されてプラグ用開口６１（ヴィアホール：開口）が形成され、下地の銅層５７が露出させられる。この状態で、プラズマ窒化処理が施されることにより、第２酸化シリコン膜５９の露出面の表層が窒化されて、ＳｉＯＮ膜が形成される。すなわち、第２酸化シリコン膜５９において、プラグ用開口６１の内壁を形成する表面および上面の表層部に窒化膜部（図４において「×」を付した部分）が形成される。
【００４７】
続いて、プラグ用開口６１から露出した銅層５７を下地層として利用した無電解めっきにより、銅の自己触媒作用を利用して、プラグ用開口６１内に選択的に銅を析出させる。これにより、プラグ用開口６１に埋設された銅プラグ５３が形成される。
次に、図４（ｅ）に示すように、必要に応じてバリアメタル層６２（ＴｉＮなど）を介在させて、第２層目のアルミニウム系配線層５２が形成される。このアルミニウム系配線層５２は、Ａｌ−Ｃｕ合金やＡｌ−Ｓｉ−Ｃｕ合金などのアルミニウム合金で形成されてもよく、アルミニウムで形成されてもよい。
【００４８】
バリアメタル層５６，６２は、必ずしも必要ではないが、シリコンノジュールの防止やスパイク防止のために、設けられることが好ましい。
以上のようにこの実施形態の方法では、第１層目のアルミニウム系配線層５１の上面に銅層５７が形成され、この銅層５７をシードとして利用した無電解めっきによって、プラグ用開口６１内に選択的に銅を析出させて銅プラグ５３を形成するようにしている。したがって、プラグ用開口６１のアスペクト比が高い場合であっても、第１層のアルミニウム系配線層５１との接続状態の良好な銅プラグ５３を形成することができる。
【００４９】
そして、ＣＶＤ法によるタングステン層の形成と、このタングステン層のエッチングによってプラグを形成していた従来技術（図７）に比較して、はるかに安価でかつ簡単なプロセスで、第１層および第２層のアルミニウム系配線層５１，５２間を接続する銅プラグ５３を形成することが可能になる。また、銅プラグは、タングステンプラグよりも抵抗が低いので、低抵抗化を実現できる。
【００５０】
また、酸化シリコン膜５９への銅材料の拡散についても、酸化シリコン膜５９の表面の窒化処理によって防止しているので、この点においても、プロセスの簡略化が図られている。
図５は、この発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。この実施形態は、いわゆるチップサイズパッケージの半導体装置の製造工程に本発明の方法を適用した例である。より具体的には、半導体装置の内部配線層に接続された銅再配線層の形成、およびこの銅再配線層に接続された銅バンプの形成のために、本発明の方法が適用される。
【００５１】
まず、図５（ａ）に示すように、半導体基板上の第１絶縁膜７１には、配線パターンに対応した溝７１ａが形成され、この溝７１ａ内に銅配線パッド７２（下地層を兼ねる内部配線層）が埋め込まれる。この銅配線パッド７２の代わりに、ポリシリコンやアルミニウムにより内部配線およびパッド（内部配線層）を形成し、このパッド上にスパッタ法などにより銅を被着して下地層を形成してもよい。さらに、銅配線パッド７２に対応する開口７３を有するポリイミド膜７４（絶縁膜）が形成される。ポリイミド膜の代わりに窒化シリコン膜を用いてもよい。
【００５２】
次に、図５（ｂ）に示すように、ポリイミド膜７４の表面上で、予め定めた銅パッド７２同士を接続する銅再配線層７６が形成される。銅再配線層７６の形成には、たとえば、リフトオフ法が適用できる。すなわち、ポリイミド膜７４の全面に、スパッタリングにより銅のシード層を成膜し、その上に、レジストパターンを形成する。そして、銅の電解めっきを行った後に、レジストを除去することにより、不要な銅層部分を剥離する。その後、ウエットエッチングなどにより、銅のシード層を除去する。なお、ここでは、一括して銅再配線を行ったが、プラグ部分のアスペクトが高い場合、無電解めっきを用いて銅プラグ７５だけを先に形成し、その後、上記の再配線プロセスを用いて、銅再配線層７６を形成してもよい。
【００５３】
この後、バンプ用開口８０ａを有する絶縁膜８０を図５（ｃ）のように形成する。そして、図５（ｄ）に示すように、銅の無電解めっきにより、バンプ用開口８０ａから露出する銅再配線層７６を下地層として、その上に選択的に銅バンプ７７が成長させられる。
この後は、図５（ｅ）に示すように、銅バンプ７７の上に半田ボール８１が形成される。
【００５４】
なお、図５（ｃ）の工程において、絶縁膜８０の代わりにレジストを用い、選択的無電解銅めっきを施して、当該レジストに形成されたバンプ用開口内に選択的に銅バンプ７７を成長させるようにしてもよい。その後、レジストを除去し、さらに樹脂封止すれば、図５（ｄ）と同様の形態を作ることができる。
このように、この実施形態によれば、無電解めっきを利用した簡単なプロセスにより、銅バンプ７７の形成が達成されている。これにより、チップサイズパッケージの半導体装置の生産コストの低減に寄与することができる。
【００５５】
同様な構成を作成するための従来技術では、プラグ用の開口を形成した後に、開口の内壁を含む全面にスパッタリングなどでシード層を形成し、このシード層上にレジストをパターン形成した上で電解めっきを行うことにより、銅再配線層が形成され、さらに別のレジストパターンを用いて、同様のプロセスにより銅バンプが形成される。この後、シード層の不要部分がウエットエッチングにより除去される。このようなプロセスでは、シード層の全面形成や、シード層の不要部分の除去などが必要であるため、工程が複雑である。しかもプラグ用の開口のアスペクト比が高い場合には、プラグ用開口内において、シード層と内部配線のパッドとの密着性が不十分になる場合もあり、接続不良が生じるおそれがある。
【００５６】
この実施形態の方法にはこのような欠点がなく、開口７３のアスペクト比が高くても密着性の良好な銅プラグ７５を形成でき、かつ簡単なプロセスで銅バンプ７７を形成できる。
以上、この発明の４つの実施形態について説明したが、この発明は、他の形態でも実施することができる。たとえば、上述の第１の実施形態では、デュアルダマシンプロセスに本発明が適用された例について説明したが、この発明はシングルダマシンプロセスにおける銅プラグの形成に適用されてもよい。すなわち、図１のプロセスにおいて、銅プラグ４０を形成した後に酸化シリコン膜３７を形成し、この酸化シリコン膜３７に溝３７ａを形成して、この溝３７ａに銅配線層４１ａを埋設するようにしてもよい。
【００５７】
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】この発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】第１および第２の実施形態の変形例を説明するための断面図である。
【図４】この発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】この発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】従来からのデュアルダマシンプロセスを工程順に示す断面図である。
【図７】多層配線構造の形成のための別の従来技術を工程順に示す断面図である。
【符号の説明】
３２    銅配線層
３５    酸化シリコン膜
３７    酸化シリコン膜
３７ａ  溝
３８    プラグ用開口
４０    銅プラグ
４１    銅層
４１Ａ  銅配線層
５１    アルミニウム系配線層
５１Ａ  アルミニウム合金層
５２    アルミニウム系配線層
５３    銅プラグ
５７    銅層
５９    酸化シリコン膜
６１    プラグ用開口
７２    銅配線パッド
７３    開口
７４    ポリイミド膜
７５    銅プラグ
７６    銅再配線層
７７    銅バンプ
８０    絶縁膜
８０ａ  バンプ用開口
【図１】
0003628903.tif 000002
【図２】
0003628903.tif 000003
【図３】
0003628903.tif 000004
【図４】
0003628903.tif 000005
【図５】
0003628903.tif 000006
【図６】
0003628903.tif 000007
【図７】
0003628903.tif 000008