(57)【特許請求の範囲】
【請求項１】
入力端と出力端との間に主スイッチング素子とコイルとが直接接続されると共に、前記主スイッチング素子とコイルとの接続点とアースとの間に転流用スイッチング素子が設けられ、前記主スイッチング素子と前記転流用スイッチング素子とが交互に導通、非導通状態とされ、前記出力端に所定の直流出力電圧が得られるよう構成されてなる同期型ＤＣ／ＤＣコンバータであって、
前記主スイッチング素子と前記コイルとの接続点の電圧と、前記出力端における電圧とを分圧手段により検出して比較した結果に基づいて、前記転流用スイッチング素子の動作を制御する転流用スイッチング素子制御手段を具備したことを特徴とする同期型ＤＣ／ＤＣコンバータ。
【請求項２】
前記転流用スイッチング素子制御手段は、前記主スイッチング素子とコイルとの接続点における電圧を分圧する入力側分圧手段と、
前記出力端における出力電圧を２つの異なる電圧に分圧する出力側分圧手段と、
前記入力側分圧手段により得られた分圧電圧と前記出力側分圧手段により得られた２つの分圧電圧の内、電圧値の高い一方の分圧電圧とを比較する第１の比較器と、
前記入力側分圧手段により得られた分圧電圧と前記出力側分圧手段により得られた２つの分圧電圧の内、電圧値の低い他方の分圧電圧とを比較する第２の比較器と、
前記第１の比較器の出力信号によりセット状態とされる一方、前記第２の比較器の出力信号によりリセット状態とされ、出力信号が前記転流用スイッチング素子の動作制御に用いられるセット・リセットフリップフロップとを具備してなることを特徴とする請求項１記載の同期型ＤＣ／ＤＣコンバータ。
【請求項３】
前記入力側分圧手段及び前記出力側分圧手段は、それぞれ別個に設けられた、直列接続された複数の抵抗器から構成されてなるものであることを特徴とする請求項２記載の同期型ＤＣ／ＤＣコンバータ。
【請求項４】
前記主スイッチング素子の動作を制御する主スイッチング素子制御手段と、
前記出力電圧を分圧する主スイッチング素子制御用出力電圧分圧手段とを具備し、
前記主スイッチング素子制御手段は、前記主スイッチング素子制御用出力電圧分圧手段の分圧電圧に基づいて前記主スイッチング素子の動作を制御し、
前記主スイッチング素子制御用出力電圧分圧手段は、直列接続された複数の抵抗器から構成されてなるもので、当該直列接続された複数の抵抗器は、前記出力側分圧手段を兼ねるものであることを特徴とする請求項２記載の同期型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電圧の変換を行うＤＣ／ＤＣコンバータに係り、特に、いわゆる同期型ＤＣ／ＤＣコンバータの改良に関するものである。
【０００２】
【従来の技術】
従来、この種のＤＣ／ＤＣコンバータとしては、例えば、図３に示されたようなものがある。図３に示された非同期型のＤＣ／ＤＣコンバータは、入力直流電圧Ｖｃｃが印加される主スイッチング素子（図３及び図４においては「Ｑ１」と表記）３１を、導通（以下、「オン」という。）あるいは遮断（以下、「オフ」という。）させることにより、主スイッチング素子３１に接続されたコイル（図３及び図４においては「Ｌ１」と表記）３２に励起される交流電圧を、転流用ダイオード（図３及び図４において「Ｄ１」と表記）３３と平滑用コンデンサ（図３及び図４においては「Ｃ１」と表記）３４によって整流し、出力端子３５から負荷（図３及び図４においては「ＬＯＡＤ」と表記）３６に出力するように構成されている。
【０００３】
そして、この非同期型のＤＣ／ＤＣコンバータでは、出力端子３５とアースとの間に直列に接続された抵抗器（図３及び図４においては「Ｒ１」と表記）３７と抵抗器（図３及び図４においては「Ｒ２」と表記）３８の接続点から出力電圧に対応する大きさのいわゆる分圧電圧が得られ、この分圧電圧がコンパレータ３９によって基準電圧Ｖsと比較されるようになっている。さらに、コンパレータ３９の比較結果と、所定周波数の信号を出力する発振器（図３及び図４においては「ＯＳＣ」と表記）４１の出力とがコンパレータ４２によって比較され、このコンパレータ４２の比較結果に基づいて、主スイッチング素子３１がオン・オフ制御されることにより、出力端子３５から所定の電圧に変換された直流電圧が出力されるようになっている。
【０００４】
非同期型のＤＣ／ＤＣコンバータでは、主スイッチング素子３１がオフ状態のときに、コイル３２の入力側は、転流用ダイオード３３を介して接地される。その際、コイル３２の入力側は、励起された電流がゼロになるように、完全に接地されるのが望ましいが、実際には、転流用ダイオード３３の順方向における電圧降下分だけ、電位差が生じてしまい、完全には接地されない。そのため、非同期型のＤＣ／ＤＣコンバータは、転流用ダイオード３３に生じる電圧降下の分だけ、いわゆる電力変換効率が悪化してしまうという問題点があった。
【０００５】
そこで、かかる問題点を解決し、電力変換効率を向上し得るものとして、例えば、図４に示すような構成を有してなる同期型のＤＣ／ＤＣコンバータが提案されている。
この同期型ＤＣ／ＤＣコンバータは、転流用ダイオード３３と並列に接続され、順方向電圧が転流用ダイオード３３よりも低い転流用のスイッチング素子（図４において「Ｑ２」と表記）４３を備えている。
そして、この同期型ＤＣ／ＤＣコンバータは、主スイッチング素子３１と転流用のスイッチング素子４３を、ロジック回路（図４においては「ＬＯＧ」と表記）４４により交互にオン・オフさせて、コイル３２の入力側を転流用のスイッチング素子４３を介して接地させ、電力変換効率を向上させるようになっている。
【０００６】
【発明が解決しようとする課題】
ところで、上述の後者の同期型のＤＣ／ＤＣコンバータでは、ロジック回路４４を用いて、主スイッチング素子３１と転流用のスイッチング素子４３を交互にオン・オフさせているが、このロジック回路４４の動作上、主スイッチング素子３１と転流用のスイッチング素子４３が、同時にオン状態となることを完全に避けることができない。この同期型のＤＣ／ＤＣコンバータにおいて、主スイッチング素子３１と転流用のスイッチング素子４３が、同時にオン状態となると、主スイッチング素子３１の出力側の電圧Ｖｃｃが、そのまま転流用のスイッチング素子４３を介してアース側に流れてしまい、この２つのスイッチング素子３１，４３の動作が重複する短時間の間、出力電圧が瞬時零ｖ近傍まで低下してしまうという不都合がある。
【０００７】
そこで、主スイッチング素子３１と転流用のスイッチング素子４３が、同時にオン状態となることを防ぐために、従来は、例えば、ロジック回路４４において、発振器４１の動作周波数よりも高速なパルスにより、一定の遅延時間を発生させて、この遅延時間を利用して、主スイッチング素子３１と転流用のスイッチング素子４３が、同時にオン状態となるタイミングが生じないようなタイムシーケンスを作成するようにすることも行われている。
【０００８】
しかし、このように、発振器４１の動作周波数よりも高速なパルスにより、一定の遅延時間を発生させて、主スイッチング素子３１と転流用のスイッチング素子４３が、同時にオン状態となるタイミングが生じないようなタイムシーケンスを作成するように構成した場合には、回路の構成が複雑となり装置の高価格化を招く。また、一定の遅延時間を発生させて、主スイッチング素子３１と転流用のスイッチング素子４３が、同時にオン状態となるのを防止しているため、遅延時間を発生させる分だけ、回路の高速動作性に限界が生ずるという新しい問題点を有している。
【０００９】
本発明は、上記実情に鑑みてなされたもので、回路の構成が比較的簡単で、かつ、高速動作が可能な同期型のＤＣ／ＤＣコンバータを提供することを目的とするものである。
本発明の他の目的は、主スイッチング素子と転流用スイッチング素子が同時にオン状態となることがないように両素子の動作タイミングに遅延時間を設けるようなタイムシーケンスを要するような回路を用いることなく、電力変換効率が良好で、かつ、比較的安価な同期型のＤＣ／ＤＣコンバータを提供することにある。
【００１０】
【課題を解決するための手段】
請求項１記載の発明に係る同期型ＤＣ／ＤＣコンバータは、入力端と出力端との間に主スイッチング素子とコイルとが直接接続されると共に、前記主スイッチング素子とコイルとの接続点とアースとの間に転流用スイッチング素子が設けられ、前記主スイッチング素子と前記転流用スイッチング素子とが交互に導通、非導通状態とされ、前記出力端に所定の直流出力電圧が得られるよう構成されてなる同期型ＤＣ／ＤＣコンバータであって、前記主スイッチング素子と前記コイルとの接続点の電圧と、前記出力端における電圧とを分圧手段により検出して比較した結果に基づいて、前記転流用スイッチング素子の動作を制御する転流用スイッチング素子制御手段を具備してなるものである。
【００１１】
特に、前記転流用スイッチング素子制御手段は、前記主スイッチング素子とコイルとの接続点における電圧を分圧する入力側分圧手段と、前記出力端における出力電圧を２つの異なる電圧に分圧する出力側分圧手段と、前記入力側分圧手段により得られた分圧電圧と前記出力側分圧手段により得られた２つの分圧電圧の内、電圧値の高い一方の分圧電圧とを比較する第１の比較器と、前記入力側分圧手段により得られた分圧電圧と前記出力側分圧手段により得られた２つの分圧電圧の内、電圧値の低い他方の分圧電圧とを比較する第２の比較器と、前記第１の比較器の出力信号によりセット状態とされる一方、前記第２の比較器の出力信号によりリセット状態とされ、出力信号が前記転流用スイッチング素子の動作制御に用いられるセット・リセットフリップフロップとを具備してなるものが好適である。
【００１２】
かかる構成においては、コイルの入力側及び出力側の電圧を、それぞれ入力側分圧手段と出力側分圧手段により検出し、第１及び第２の比較器によるそれらの分圧電圧の比較結果に基づいて、セット・リセットフリップフロップを介して転流用スイッチング素子がオン・オフ制御されるように構成されている。
すなわち、主スイッチング素子がオン状態となると、コイルの入力側の分圧電圧が、コイルの出力側の分圧電圧よりも大となるように回路定数が設定されており、かつ、第１のコンパレターからは論理値Ｌｏｗの信号が、第２のコンパレータからは論理値Ｈｉｇｈの信号が、それぞれ出力されるようになっている。
これにより、セット・リセットフリップフロップがリセットされて論理値Ｌｏｗの信号が転流用スイッチン素子へ印加される結果、転流用のスイッチング素子は、オフ状態とされる。
一方、主スイッチング素子がオフ状態となった場合には、上述とは逆に、転流用のスイッチング素子がオン状態とされるようになっており、結局、主スイッチング素子がオン状態となるときには、転流用スイッチング素子を確実にオフ状態に、主スイッチング素子がオフ状態となるときには、転流用スイッチング素子を確実にオン状態に、それぞれ制御でき、従来と異なり、タイムシーケンスによる遅延時間を設定するような構成が必要ないので、高速動作が可能でかつ効率のよい同期型のＤＣ／ＤＣコンバータが提供されることとなるものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における同期型ＤＣ／ＤＣコンバータの第１の回路構成例について図１を参照しつつ説明する。
この同期型ＤＣ／ＤＣコンバータは、所定の直流電圧Ｖｃｃが印加される主スイッチング素子（図１及び図２においては「Ｑ１」と表記）１を備えている。ここで、主スイッチング素子１としては、ＮチャンネルＭＯＳ ＦＥＴトランジスタが用いられている。この主スイッチング素子１の出力側には、コイル（図１及び図２においては「Ｌ１」と表記）２が直列に接続されており、このコイル２は、出力端子３を介して負荷（図１及び図２においては「ＬＯＡＤ」と表記）４に接続されている。
【００１４】
また、コイル２の入力側には、転流用ダイオード（図１及び図２においては「Ｄ１」と表記）５のカソード側と、転流用スイッチング素子（図１及び図２においては「Ｑ２」と表記）６の一端とが、それぞれ接続されていると共に、これら転流用ダイオード５と転流用スイッチング素子６の他端は、接地されている。
ここで、転流用スイッチング素子６としては、ＮチャンネルＭＯＳ ＦＥＴトランジスタが用いられている。さらに、コイル２の出力側には、平滑用のコンデンサ（図１及び図２においては「Ｃ１」と表記）７の一端と、出力電圧に対応する大きさのいわゆる分圧電圧を検出するため直列に接続された第１の抵抗器（図１及び図２においては「Ｒ１」と表記）８と第２の抵抗器（図１及び図２においては「Ｒ２」と表記）９の内、第１の抵抗器８の一端が、それぞれ接続されており、これら平滑用のコンデンサ７の他端と、第２の抵抗器９の他端は、共に接地されている。
【００１５】
第１の抵抗器８と第２の抵抗器９の接続点は、第１のコンパレータ１０の反転入力端子に接続され、この第１のコンパレータ１０の非反転入力端子には、所定の基準電圧Ｖsが印加されており、出力端子３における出力電圧の大きさに対応した第１及び第２の抵抗器８，９によるいわゆる分圧電圧が基準電圧Ｖsと比較され、その比較結果が、第２のコンパレータ１３の反転入力端子へ入力されるようになっている。
第２のコンパレータ１３は、その出力端子が主スイッチング素子１のゲートに接続される一方、非反転入力端子には、所定の周波数信号を出力する発振器（図１及び図２においては「ＯＳＣ」と表記）１２の出力段が接続されており、第２のコンパレータ１３の比較結果に基づいて、主スイッチング素子１がオン・オフ制御され、出力端子３から負荷４へ所定の直流電圧が出力されるようになっている。
【００１６】
ところで、上述した構成部分は、基本的には従来のものと同一であるが、この第１の回路構成例では、さらに、コイル２の入力側と出力側の電圧を検出して、転流用スイッチング素子６のオン・オフを制御する転流用スイッチング素子制御回路１４を備えている。
すなわち、転流用スイッチング素子制御回路１４は、コイル２の入力側の電圧を検出するため直列に接続された入力側分圧手段を構成する第３の抵抗器（図１及び図２においては「Ｒ３」と表記）１５と第４の抵抗器（図１及び図２においては「Ｒ４」と表記）１６を備えており、第３の抵抗器１５の一端は、コイル２の入力側に接続され、第４の抵抗器１６の他端が接地されている。
【００１７】
そして、第３の抵抗器１５と第４の抵抗器１６の接続点は、第３のコンパレータ１７の反転入力端子と第４のコンパレータ１８の非反転入力端子に、それぞれ接続されており、コイル２の入力側の電圧に対応した分圧電圧がそれぞれ印加されるようになっている。
また、コイル２の出力側には、出力側分圧手段を構成する直列に接続された第５の抵抗器（図１及び図２においては「Ｒ５」と表記）１９と、第６の抵抗器（図１及び図２においては「Ｒ６」と表記）２０と、第７の抵抗器（図１及び図２においては「Ｒ７」と表記）２１とが備えられており、第５の抵抗器１９の一端がコイル２の出力側に接続される一方、第７の抵抗器２１の他端が接地されている。
第５の抵抗器１９と第６の抵抗器２０の接続点は、第１の比較器としての第３のコンパレータ１７の非反転入力端子に接続される一方、第６の抵抗器２０と第７の抵抗器２１の接続点は、第２の比較器としての第４のコンパレータ１８の反転入力端子に接続されている。
【００１８】
また、第３のコンパレータ１７の出力端子は、公知・周知の回路構成を有してなるセット・リセットフリップフロップ（以下「ＲＳＦＦ」と言う）２２のセット端子に接続される一方、第４のコンパレータ１８の出力端子は、ＲＳＦＦ２２のリセット端子に接続されている。  そして、ＲＳＦＦ２２の出力端子は、転流用スイッチング素子６のゲートに接続されており、このＲＳＦＦ２２の出力に応じて、転流用スイッチング素子６がオン・オフ駆動されるようになっている。
【００１９】
次に、上記構成における動作について図１を参照しつつ説明する。
まず、主スイッチング素子１がオンされると、コイル２の入力側のＡ点の電圧は、入力電圧Ｖｃｃと略等しい値まで上昇する。すると、このＡ点の電圧は、コイル２の入力側の電圧を検出するために設けられた第３及び第４の抵抗器１５，１６によって分圧され、これらの第３及び第４の抵抗器１５，１６の接続点には、Ａ点の電圧に対応した第３及び第４の抵抗器１５，１６の抵抗比によって定まる分圧電圧が生じる。
この第３及び第４の抵抗器１５，１６の接続点に生じた分圧電圧は、第３のコンパレータ１７の反転入力端子と、第４のコンパレータ１８の非反転入力端子にそれぞれ印加される。
【００２０】
一方、この場合、コイル２の出力側の電圧は、先のＡ点における電圧に対してコイル２の電圧降下分だけ低いものとなる。
そして、このコイル２の出力側の電圧は、第５乃至第７の抵抗器１９〜２１により分圧され、第５及び第６の抵抗器１９，２０の接続点における分圧電圧が第３のコンパレータ１７の非反転入力端子へ、第６及び第７の抵抗器２０，２１の接続点における分圧電圧が第４のコンパレータ１８の反転入力端子へ、それぞれ印加されることとなる。
【００２１】
ここで、先の第３及び第４の抵抗器１５，１６による分圧電圧が、第５及び第６の抵抗器１９，２０の接続点における分圧電圧よりも大となるように、これら第３及び第４の抵抗器１５，１６並びに第５乃至第７の抵抗器１９〜２１の各抵抗値が予め設定されているため、結局、上述したように分圧電圧が第３及び第４のコンパレータ１７，１８に印加されると、第３のコンパレータ１７からは、論理値Ｌｏｗに対応する出力信号が、第４のコンパレータ１８からは、論理値Ｈｉｇｈに対応する出力信号が、それぞれ出力されることとなる。
【００２２】
その結果、ＲＳＦＦ２２が第４のコンパレータ１８の出力信号によりリセットされ、その出力Ｑは、論理値Ｌｏｗの状態となり、これが転流用スイッチング素子６のゲートに印加されるため、転流用スイッチング素子６はオフ状態とされることとなる。
【００２３】
次に、主スイッチング素子１がオフ状態とされると、コイル２の入力側のＡ点の電圧は、転流用ダイオード５の順方向電圧ＶFに向かって下降する。一方、このコイル２の入力側のＡ点の電圧が順方向電圧ＶFに向かって下降する間に、コイル２の出力側における電圧は、コイル２の作用により入力側のＡ点の電圧変化とは異なり、急激に下降せずに緩慢に変化するため、第３及び第４の抵抗器１５，１６の接続点における分圧電圧は、第５の抵抗器１９と第６の抵抗器２０の接続点における分圧電圧及び第６の抵抗器２０と第７の抵抗器２１の接続点における分圧電圧に比して即座に低くなり、その結果、第３のコンパレータ１７からは、論理値Ｈｉｇｈに対応する出力信号が、第４のコンパレータ１８からは、論理値Ｌｏｗに対応する出力信号が、それぞれ出力され、ＲＳＦＦ２２の出力Ｑが論理値Ｈｉｇｈの状態となる。
このため、転流用スイッチング素子６は、オン状態とされ、Ａ点の電圧は、先の順方向電圧ＶFより低い略接地電位に近い状態となる。
【００２４】
上述したような主スイッチング素子１のオン・オフ動作に伴う動作が繰り返されることで、第１の抵抗器８と第２の抵抗器９の抵抗値の大きさで決定される出力電圧が、出力端子３から負荷４へ供給され、主スイッチング素子１がオフの間、順方向電圧ＶFが残ることに起因する従来のような電力変換効率の低下が確実に回避されることとなる。
なお、主スイッチング素子１のオン・オフ制御については、従来と基本的に変わるところがないので、上述の動作説明においては省略したが、ここで、概略的に説明すれば、まず、出力電圧は、第１及び第２の抵抗器８，９により分圧されたものが、第１のコンパレータ１０の反転入力端子に印加され、基準電圧Ｖsと比較される。そして、この第１及び第２の抵抗器８，９による分圧電圧が基準電圧Ｖs以下の場合に、第１のコンパレータ１０から論理値Ｈｉｇｈに対応する信号が出力され、これが第２のコンパレータ１３において、発振器１２からの信号と比較される結果、主スイッチング素子１がオン・オフ制御されるようになっている。
【００２５】
なお、第３のコンパレータ１７及び第４のコンパレータ１８の閾値および入力範囲は、第３及び第４の抵抗器１５，１６並びに第５乃至第７の抵抗器１９〜２１の値を変えることによって適宜調整することができる。また、転流用スイッチング素子６がオン状態となるときの閾値を、入力電圧Ｖｃｃ近辺に、オフ状態となるときの閾値を、グランド電圧近辺に、それぞれ設定することにより、この転流用スイッチング素子６を速やかにオン・オフすることができるタイミングを得ることができる。
【００２６】
次に、第２の回路構成例について図２を参照しつつ説明する。
なお、図１に示された回路構成例と同一の構成要素については、同一の符号を付してその詳細な説明は省略し、以下、異なる点を中心に説明することとする。この第２の回路構成例における同期型ＤＣ／ＤＣコンバータは、第１のコンパレータ１０のための分圧電圧を得る抵抗器と、第３及び第４のコンパレータ１７，１８のための分圧電圧を得る抵抗器との共有を図り、回路の簡素化を図ったものである。
【００２７】
すなわち、具体的には、コイル２の出力側において、コイル２の出力側の端部とアースとの間に、先の図１に示された回路構成例における第１及び第２の抵抗器８，９と第５乃至第７の抵抗器１９〜２１に代えて、第８乃至第１１の抵抗器２３〜２６が直列接続されている。また、第８の抵抗器２３と第９の抵抗器２４との接続点が、第３のコンパレータ１７の非反転入力端子へ、第９の抵抗器２４と第１０の抵抗器２５との接続点が第１のコンパレータ１０の反転入力端子へ、第１０の抵抗器２５と第１１の抵抗器２６との接続点が第４のコンパレータ１８の反転入力端子へ、それぞれ接続されている。
【００２８】
そして、これら第８乃至第１１の抵抗器２３〜２６の各抵抗値は、図１に示された回路構成例の動作説明で説明したと同様な各コンパレータ１０，１７，１８の動作が得られるように、それぞれ設定されたものとなっている。
したがって、回路動作としては、先の図１に示された第１の回路構成例の場合と基本的に同一であるので、ここでの再度の説明は省略することとする。
【００２９】
この第２の回路構成例においては、第１のコンパレータ１０と、第２のコンパレータ１３と、発振器１２とにより主スイッチング素子制御手段が実現され、第８乃至第１１の抵抗器２３〜２６により出力電圧分圧手段及び主スイッチング素子制御用出力電圧分圧手段が実現されたものとなっている。
【００３０】
なお、上述した本発明の実施の形態では、主スイッチング素子１及び転流用スイッチング素子６として、ＮチャンネルＭＯＳ ＦＥＴトランジスタを用いた場合について説明したが、これに限定されるものではなく、他のＭＯＳ ＦＥＴや、バイポーラ素子を用いても、また、ＦＥＴ素子とバイポーラ素子とを組み合わせた構成としてもよく、いずれにあっても同様の動作を得ることができる。
また、主スイッチング素子１及び転流用スイッチング素子６は、ｎ段のＦＥＴ素子を直列又は並列に接続したもの、あるいはｎ段のバイポーラ素子を直列又は並列に接続した構成としてもよく、その場合にあっても基本的に同様の動作を得ることができる。
【００３１】
さらに、上述した本発明の実施の形態では、主スイッチング素子１とコイル２の接続点Ａの電圧、及び出力電圧を検出するための分圧手段として、抵抗器を用いたが、ＦＥＴのいわゆるオン抵抗を利用して分圧するような構成としても、同様な動作を得ることができる。またさらに、抵抗器とＦＥＴ素子、あるいは抵抗器とバイポーラ素子とを組み合わせた分圧手段を構成するようにしても同様である。
【００３２】
また、転流用スイッチング素子６を制御するための制御回路の電源は、入力電圧Ｖｃｃあるいは出力電圧のいずれかから供給するように構成しても良い。
さらに、起動時は入力電圧Ｖｃｃから、その後は出力電圧から供給するように切り替えるようにしても、同様の動作を得る得ることができる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、転流用スイッチング素子の動作を、コイルの入力側の電圧と、出力電圧とに基づいて制御できるような構成とすることにより、従来のような特別のタイムシーケンスの作成を要するような回路を用いることなく、主スイッチング素子と転流用スイッチング素子を確実に交互にオン・オフ状態とすることができ、回路の構成が比較的簡単で、かつ、高速動作が可能な同期型のＤＣ／ＤＣコンバータを提供することができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における同期型ＤＣ／ＤＣコンバータの第１の回路構成例を示す回路図である。
【図２】本発明の実施の形態における同期型ＤＣ／ＤＣコンバータの第２の回路構成例を示す回路図である。
【図３】従来の非同期型ＤＣ／ＤＣコンバータの回路構成例を示す回路図である
【図４】従来の同期型ＤＣ／ＤＣコンバータの回路構成例を示す回路図である。
【符号の説明】
１…主スイッチング素子
２…コイル
５…転流用のダイオード
６…転流用スイッチング素子
１０…第１のコンパレータ
１３…第２のコンパレータ
１４…転流用スイッチング素子制御回路
１７…第３のコンパレータ
１８…第４のコンパレータ
２２…ＲＳＦＦ
【図１】
0003655993.tif 000002
【図２】
0003655993.tif 000003
【図３】
0003655993.tif 000004
【図４】
0003655993.tif 000005