(57)【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルと、表示のための１フレームを複数のサブフレームに分割し該各サブフレーム毎に予め決められた数のサスティンパルスを前記プラズマディスプレイパネルに印加し維持放電させるサブフレーム方式の駆動手段とを備えたプラズマディスプレイ装置において、前記駆動手段はさらに、外部より入力される表示信号に付随する垂直同期信号の１周期長から前記表示のための１フレームの長さを演算するフレーム長演算手段と、前記表示信号に含まれる輝度情報に基づいて１フレーム中の合計サスティンパルス数を検出する手段と、前記検出されたサスティンパルス数に基づいて１フレームを表示するに要する前記プラズマディスプレイパネルの１駆動期間長を演算する駆動期間長演算手段と、前記フレーム長演算手段と前記駆動期間長演算手段の演算結果を比較する手段と、前記比較手段の結果に基づいて１フレーム中の合計のサスティンパルス数を変更する手段とを具備する、プラズマディスプレイ装置。
【請求項２】
前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも小さい場合、前記サスティンパルス数の変更手段は前記合計のサスティンパルス数を減少させる方向に変更するものである、請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも大きい場合、前記サスティンパルス数の変更手段は前記合計のサスティンパルス数を増加させる方向に変更するものである、請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記駆動手段はさらに、前記比較手段の結果に変更が有った場合この状態での一定時間の経過を検出する検出手段を備え、前記サスティンパルス数の変更手段は前記検出手段によって一定時間の経過が検出された場合に、前記合計のサスティンパルス数を変更するものである、請求項１に記載のプラズマディスプレイ装置。
【請求項５】
前記フレーム長演算手段、駆動期間長演算手段、および比較手段は、マイクロプロセッサユニットと該マイクロプロセッサユニットを前記フレーム長演算手段、駆動期間長演算手段、および比較手段として機能させるためのプログラムを記録した媒体とで構成される、請求項１に記載のプラズマディスプレイ装置。
【請求項６】
プラズマディスプレイパネルと、表示のための１フレームを複数のサブフレームに分割し該各サブフレーム毎に予め決められた数のサスティンパルスを前記プラズマディスプレイパネルに印加し維持放電させるサブフレーム方式の駆動手段を備えたプラズマディスプレイ装置において、前記駆動手段はさらに、複数のアドレスを有し該各アドレス中に前記各サブフレーム中のサスティンパルス数の組み合わせを書き込んだＲＯＭテーブルと、前記表示信号に付随して入力される垂直同期信号の１周期長からこの入力信号の１フレーム長を演算するフレーム長演算手段と、前記入力信号によって設定された輝度に対応する前記ＲＯＭテーブルアドレスからそのアドレスにおける全サブフレーム中の合計のサスティンパルス数を演算する手段と、前記演算された合計のサスティンパルス数から前記プラズマディスプレイパネルの１駆動期間長を演算する駆動期間長演算手段と、前記フレーム長演算手段と前記駆動期間長演算手段の演算結果を比較する手段と、前記比較手段の結果に基づいて前記ＲＯＭテーブルのアドレスを変更する手段とを具備する、プラズマディスプレイ装置。
【請求項７】
前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも小さい場合、前記アドレス変更手段は前記ＲＯＭテーブルのアドレスを前記合計のサスティンパルス数を減少させる方向に変更する、請求項６に記載のプラズマディスプレイ装置。
【請求項８】
前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも大きい場合、前記アドレス変更手段は前記ＲＯＭテーブルのアドレスを前記合計のサスティンパルス数を増加させる方向に変更する、請求項６に記載のプラズマディスプレイ装置。
【請求項９】
前記駆動手段はさらに、前記比較手段の結果に変更があった場合この状態での一定時間の経過を検出する検出手段を備え、前記アドレス変更手段は前記検出手段によって一定時間の経過が検出された場合に、前記アドレスを変更するものである、請求項６に記載のプラズマディスプレイ装置。
【請求項１０】
前記フレーム長演算手段、駆動期間長演算手段、および比較手段は、マイクロプロセッサユニットと該マイクロプロセッサユニットを前記フレーム長演算手段、駆動期間長演算手段、および比較手段として機能させるためのプログラムを記録した媒体とで構成される、請求項６に記載のプラズマディスプレイ装置。
【請求項１１】
複数の発光セルをマトリックス状に配置したプラズマディスプレイパネルと、前記複数の発光セルを線順次で走査して駆動すると共に表示のための１フレームを複数のサブフレームに分割し該各サブフレーム毎に予め決められた数のサスティンパルスを前記複数の発光セルに印加するサブフレーム方式の駆動手段とを備えたプラズマディスプレイ装置において、前記駆動手段はさらに、外部より入力される表示信号に付随する垂直同期信号の１周期長から前記表示のための１フレームの長さを演算するフレーム長演算手段と、前記表示信号に含まれる輝度情報に基づいて１フレーム中の合計サスティンパルス数を検出する手段と、前記検出されたサスティンパルス数に基づいて１フレームを表示するに要する前記プラズマディスプレイパネルの１駆動期間長を演算する駆動期間長演算手段と、前記フレーム長演算手段と前記駆動期間長演算手段の演算結果を比較する手段と、前記比較手段の結果に基づいて前記線順次で走査するライン数を変更する手段とを具備する、プラズマディスプレイ装置。
【請求項１２】
前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも小さい場合、前記走査ライン数の変更手段は、前記走査ライン数を減少させる方向に変更する、請求項１１に記載のプラズマディスプレイ装置。
【請求項１３】
前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも大きい場合、前記走査ライン数の変更手段は前記走査ライン数を増加させる方向に変更する、請求項１１に記載のプラズマディスプレイ装置。
【請求項１４】
前記駆動手段はさらに、前記比較手段の結果に変更があった場合この状態での一定時間の経過を検出する検出手段を備え、前記走査ライン数の変更手段は前記検出手段によって一定時間の経過が検出された場合に、前記走査ライン数を変更するものである、請求項１１に記載のプラズマディスプレイ装置。
【請求項１５】
前記フレーム長演算手段、駆動期間長演算手段および比較手段は、マイクロプロセッサユニットと該マイクロプロセッサユニットを前記フレーム長演算手段、駆動期間長演算手段、および比較手段として機能させるためのプログラムを記録した媒体とで構成される、請求項１１に記載のプラズマディスプレイ装置。
【請求項１６】
プラズマディスプレイパネルと、表示のための１フレームを複数のサブフレームに分割し該各サブフレーム毎に予め決められた数のサスティンパルスを前記プラズマディスプレイパネルに印加し維持放電させるサブフレーム方式の駆動手段とを備えたプラズマディスプレイ装置において、前記駆動手段はさらに、外部より入力される表示信号に付随する垂直同期信号の１周期長から前記表示のための１フレームの長さを演算するフレーム長演算手段と、前記演算された１フレーム長から表示可能な最大のサスティンパルス数を演算するとともに該演算された最大のサスティンパルス数から表示可能な最大輝度を演算する手段と、該演算された最大輝度と予め設定された基準輝度との一致を検出する手段と、該検出手段の結果が不一致の場合前記基準輝度に相当するサスティンパルス数を演算し該演算されたサスティンパルス数を最大サスティンパルス数として設定する手段を具備する、プラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイ装置に関し、特にサブフレーム方式を採用した駆動装置を備えるプラズマディスプレイ装置に関する。
【０００２】
【従来の技術】
平面型表示装置の一種であるプラズマディスプレイパネル（以下「ＰＤＰ」と略す）は、パネルの構造がきわめて単純で電極をはじめパネルの構造体のすべてを厚膜印刷技術で容易に形成できるメリットから、特に各種ＯＡ機器やテレビジョン受像機などさまざまな表示用途に利用されている。
【０００３】
カラーＰＤＰの表示画素構造は３電極型、すなわち放電空間を間にして対向する２枚のガラス基板の一方にアドレス電極と蛍光体を設け、他方にＸ電極とＹ電極を交差状に設けたものが一般的である。この３電極型のＰＤＰに適用する駆動方式として、１フレームを例えば８個のサブフレームに分割し、各サブフレームの維持放電期間を１：２：４：８：１６：３２：６４：１２８の比率（この例では等比となっているが、必ずしも等比とは限らない）に設定すると共に、これらのサブフレームを組み合わせて多階調化を実現した、所謂「サブフレーム方式」が知られている。
【０００４】
図１はサブフレーム方式のフレーム構造を示す概念図であり、図示の例では１フレームを８個のサブフレームＳＦ１〜ＳＦ８で構成している。各サブフレームは３種類の期間、すなわち「リセット期間」、「アドレス期間」および「維持放電期間」からなり、最初の２個の期間の長さは各サブフレームにおいて固定であるが、維持放電期間ｔ１〜ｔ８は上述したように一定の比率で異なっている。なお、Ｌ１、Ｌ２、…、ＬＮは水平走査線であり、また各サブフレームのアドレス期間内の太線は走査線Ｌ１、Ｌ２、…、ＬＮを線順次で選択している様子を表している。
【０００５】
次に図２の電圧波形図を用いて、図１のサブフレーム方式での一般的な駆動方式について簡単に説明する。
図２（ａ）は１サブフレーム期間におけるアドレス電極の、図２（ｂ）はＸ電極の、および図２（ｃ）はＹ電極の波形タイミング図である。図２（ｄ）は、各波形におけるリセット期間、アドレス期間、維持放電期間を特定している。なお、以下の説明で使用する電圧値は例示的な値であり、これに限定されない。リセット期間では、まず、全てのＹ電極に０Ｖを与えながら、放電に必要な十分な電位差を与えるために、アドレス電極に＋１１０Ｖ程度の正パルスを与えた状態で、Ｘ電極に＋３３０Ｖ程度の正パルス（全面書き込みパルスとも言う）を与える。これによりそれまでの表示状態に係わらず、全てのセルで放電が生じる。次に、アドレス電極とＸ電極に０Ｖを与えて再び全てのセルで放電を生じさせると、この放電は、電極間の電位差がゼロのため、壁電荷が形成されずに自己中和して終息し、いわゆる自己消去放電が行われる。この自己消去放電によって、パネル内の全セルの状態が、壁電荷のない均一な状態にリセットされる。このリセット期間は、前のサブフレームの点灯状態に係わらず全てのセルを同じ状態にして、次のアドレス期間においてアドレス（書き込み）放電を安定に行うために設けられている。
【０００６】
なおこのリセット期間において、Ｙ電極に図示するように第１補助パルスＶass1および第２補助パルスＶass2、さらに補助消去パルスＶaeを与えてＹ電極上の壁電荷を消滅させるステップを設けてもよい。この時、アドレス電極にはこれら各パルスに対応して＋１１０Ｖ程度の正パルスを印加する。
次のアドレス期間において、表示データに応じたセルのオン／オフを行うために、パネルを線順次で走査し、アドレス放電を行う。まずＸ電極に＋５０Ｖ程度の正電圧を与えながら、Ｙ電極に線順次で−１５０〜−１６０Ｖ程度の負のパルス（以下「スキャンパルス」）を印加し、且つ、アドレス電極の内、維持放電を起こすセル、すなわち、点灯させるセルに対応するするアドレス電極に選択的に＋６０Ｖ程度の正パルス（以下「アドレスパルス」）を印加する。なお、スキャンパルスを印加しないＹ電極には−５０〜−６０Ｖ程度の負電圧を印加しておく。この結果、アドレスパルスを印加したアドレス電極とスキャンパルスを印加したＹ電極との間には、放電に必要な充分な電位差（２１０〜２２０Ｖ程度）が生じるので、この両電極間に放電（アドレス放電）が生じる。一方、Ｘ電極とＹ電極の間のスキャンパルス部分の電位差は２００Ｖ〜２１０Ｖ程度で、アドレス電極との間よりも１０Ｖ程度低く、この電位差だけでは自主放電は生じないが、前記アドレス放電を引き金（トリガ）にしてＸ電極とＹ電極間で放電が生じ、その交点に位置する誘電体層に壁電荷が形成される。
【０００７】
最後の維持放電期間（サスティン期間とも言う）では、Ｘ電極とＹ電極に＋１８０Ｖ程度の正パルス（サスティンパルス）を交互に印加し、前のアドレス期間において形成された壁電荷を利用して、Ｘ、Ｙ電極間に放電（維持放電）を発生させて、１サブフレームの画像表示を行う。この時、アドレス電極と、Ｘ電極またはＹ電極間での放電を避けるために、アドレス電極には１１０Ｖ程度の電圧が印加されている。
【０００８】
以上のような「アドレス／維持放電分離型・書き込みアドレス方式」の駆動方式では、維持放電期間の長短、つまり維持パルスの回数によって画面の表示輝度が決定される。サスティンパルスの周期は全てのサブフレームにおいて同じであり、したがって図１の例では、各サブフレームにおけるサスティンパルス数は、１ｎ：２ｎ：４ｎ：８ｎ：１６ｎ：３２ｎ：６４ｎ：１２８ｎとなる。そのため、表示階調に応じて点灯させるサブフレームを選択し、組み合わせることにより、この場合では０から２５６までの階調で輝度を制御することができる。なお「ｎ」はサスティンパルスの周波数（以下「サスティン周波数」）によって決まる整数である。
【０００９】
通常、サスティンパルス数の組み合わせはＲＯＭテーブルに用意され、画面の設定輝度に応じてこのＲＯＭテーブルから各サブフレームにおけるサスティンパルス数の組み合わせを選択することが行われる。
図３はＲＯＭテーブルの概念図である。図示の例では簡単化のためにサブフレームをＳＦ１〜ＳＦ４までの４個とし、サスティンパルスの数の組み合わせをＳＵＳ０〜ＳＵＳ１２７までの１２８通りとしている。なおＳＵＳ０〜ＳＵＳ１２７はＲＯＭアドレスを示す。したがって設定輝度に応じて所定のＲＯＭアドレスを選択することによって、各サブフレームにおけるサスティンパルス数が設定され、この設定輝度での画面表示が行われる。
【００１０】
例えば図３において、ＲＯＭアドレスＳＵＳ０を選択した場合には、サブフレームＳＦ１のサスティンパルス数は１個、以下ＳＦ２は２個、ＳＦ３は４個、ＳＦ４は８個となり、１フレームの合計のサスティンパルス数は１５個となる。一方、ＲＯＭアドレスＳＵＳ１２７を選択した場合は、ＳＦ１で１６個、ＳＦ２で３２個、ＳＦ３で６４個、ＳＦ４で１２８個となり、１フレームの合計のサスティンパルス数は２４０個となる。この結果、１５対２４０、すなわち１６倍の輝度差が得られる。
【００１１】
なお、各サブフレームにおいて維持放電期間はそれぞれ異なった長さを持つ一方で、リセット期間およびアドレス期間は全サブフレームで固定された長さを有する。また、図１に示すように各フレーム内には、サブフレームＳＦ１〜ＳＦ８の後に、駆動波形を出力しない休止期間が設けられている。
以上に示したサブフレーム方式の駆動方法は、極めて原理的なものであって、実際のプラズマディスプレイ装置を構成する場合には種々変更がなされている。たとえば図１に示すサブフレームでは、各サブフレーム毎にサスティンパルス数を一定比率で変えることによって一定の表示階調を得ているが、高次のサブフレーム、例えばＳＦ６、ＳＦ７、ＳＦ８、のサスティンパルス数を同じ数にして、輝度を飽和させることも行われる。いずれにしろサスティンパルス数の選択は、一定の比率および各フレーム毎に異なる数に限定されるものではない。
【００１２】
【発明が解決しようとする課題】
以上のように通常のプラズマディスプレイでは、維持放電期間に印加するサスティンパルス数を選択することによって、輝度の階調を制御している。一方、プラズマディスプレイは、テレビジョン受像機、ビデオテープデッキあるいはコンピュータ等の機器に接続され、送られてくる表示信号を表示する。この場合、機器からは表示信号と共に各種同期信号が入力されるが、この同期信号の周波数は機器によって相違しているのが普通である。表示画面のフレーム長は入力される同期信号の周波数によって決まるため、プラズマディスプレイが接続される機器によってフレーム長が変化すると言う現象が起こる。
【００１３】
フレーム長が変化することによって次のような不具合が生じる。例えばフレーム長がそのプラズマディスプレイで予め想定されたフレーム長よりも短くなった場合、サスティンパルスの数を最大（図３の例では、ＳＵＳ１２７）にすると表示信号の１フレーム期間からＰＤＰの１駆動期間（リセット期間＋アドレス期間＋維持放電期間、図１参照）がはみ出してしまうことがあり、その結果正常な表示が行えない。
【００１４】
ここに、リセット期間とアドレス期間の長さは可能な限り短く設定された固定値である。一方、維持放電期間はサスティンパルスの数およびサスティンパルス周期によって決まる可変値であり、前記ＲＯＭテーブルを例にすると最大で、ＳＦ１＝１６Ｔμｓ、ＳＦ２＝３２Ｔμｓ、ＳＦ３＝６４Ｔμｓ、ＳＦ４＝１２８Ｔμｓとなる（但し、Ｔはサスティンパルスの１周期の長さ）。
【００１５】
したがって、この場合の１駆動期間αは、〔｛（リセット期間とアドレス期間を足した時間）×サブフレーム数｝＋｛１６Ｔμｓ＋３２Ｔμｓ＋６４Ｔμｓ＋１２８μｓ｝〕で与えられるから、正常に表示できる信号の１フレーム長は、α（正確にはα＋垂直帰線時間）を上回っていなければならない。そのため前記のように１駆動期間が１フレーム期間を越えてしまうと、表示が正常に行えなくなる。
【００１６】
なお反対に、外部入力同期信号の周波数変化に伴って１フレーム期間が１駆動期間よりも短くなった場合は休止期間が不必要に長くなり、輝度が低下する。
以上のようにサブフレーム方式を採用した従来のプラズマディスプレイ装置は、外部入力同期信号の様々な周波数変化に対して充分な適応性を持たず、多くの解決すべき技術的課題を残している。
【００１７】
本発明は、以上に示した従来技術の技術的課題を解決すべく成されたものであり、様々な周波数の外部入力同期信号に対して充分な適応性を有するプラズマディスプレイ装置の実現を目的とする。
【００１８】
【課題を解決するための手段】
前記目的を達成するために、本発明のプラズマディスプレイ装置は、プラズマディスプレイパネルと、表示のための１フレームを複数のサブフレームに分割し該各サブフレーム毎に予め決められた数のサスティンパルスを前記プラズマディスプレイパネルに印加し維持放電させるサブフレーム方式の駆動手段とを備えたプラズマディスプレイ装置において、前記駆動手段はさらに、外部より入力される表示信号に付随する垂直同期信号の１周期長から前記表示のための１フレームの長さを演算するフレーム長演算手段と、前記表示信号に含まれる輝度情報に基づいて１フレーム中の合計サスティンパルス数を検出する手段と、前記検出されたサスティンパルス数に基づいて１フレームを表示するに要する前記プラズマディスプレイパネルの１駆動期間長を演算する駆動期間長演算手段と、前記フレーム長演算手段と前記駆動期間長演算手段の演算結果を比較する手段と、前記比較手段の結果に基づいて１フレーム中の合計のサスティンパルス数を変更する手段とを具備する、プラズマディスプレイ装置を構成する。
【００１９】
本発明の他の態様では、前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも小さい場合、前記サスティンパルス数の変更手段は前記合計のサスティンパルス数を減少させる方向に変更するものである、プラズマディスプレイ装置を構成する。
本発明の更に他の態様では、前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも大きい場合、前記サスティンパルス数の変更手段は前記合計のサスティンパルス数を増加させる方向に変更するものである、プラズマディスプレイ装置を構成する。
【００２０】
本発明のさらに他の態様では、前記駆動手段はさらに、前記比較手段の結果に変更が有った場合この状態での一定時間の経過を検出する検出手段を備え、前記サスティンパルス数の変更手段は前記検出手段によって一定時間の経過が検出された場合に、前記合計のサスティンパルス数を変更するものである、プラズマディスプレイ装置を構成する。
【００２１】
本発明のさらに他の態様では、前記フレーム長演算手段、駆動期間長演算手段、および比較手段は、マイクロプロセッサユニットと該マイクロプロセッサユニットを前記フレーム長演算手段、駆動期間長演算手段、および比較手段として機能させるためのプログラムを記録した媒体とで構成される、プラズマディスプレイ装置を構成する。
【００２２】
本発明のさらに他の態様では、プラズマディスプレイパネルと、表示のための１フレームを複数のサブフレームに分割し該各サブフレーム毎に予め決められた数のサスティンパルスを前記プラズマディスプレイパネルに印加し維持放電させるサブフレーム方式の駆動手段を備えたプラズマディスプレイ装置において、前記駆動手段はさらに、複数のアドレスを有し該各アドレス中に前記各サブフレーム中のサスティンパルス数の組み合わせを書き込んだＲＯＭテーブルと、前記表示信号に付随して入力される垂直同期信号の１周期長からこの入力信号の１フレーム長を演算するフレーム長演算手段と、前記入力信号によって設定された輝度に対応する前記ＲＯＭテーブルアドレスからそのアドレスにおける全サブフレーム中の合計のサスティンパルス数を演算する手段と、前記演算された合計のサスティンパルス数から前記プラズマディスプレイパネルの１駆動期間長を演算する駆動期間長演算手段と、前記フレーム長演算手段と前記駆動期間長演算手段の演算結果を比較する手段と、前記比較手段の結果に基づいて前記ＲＯＭテーブルのアドレスを変更する手段とを具備する、プラズマディスプレイ装置を構成する。
【００２３】
本発明のさらに他の態様では、前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも小さい場合、前記アドレス変更手段は前記ＲＯＭテーブルのアドレスを前記合計のサスティンパルス数を減少させる方向に変更する、プラズマディスプレイ装置を構成する。
本発明のさらに他の態様では、前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも大きい場合、前記アドレス変更手段は前記ＲＯＭテーブルのアドレスを前記合計のサスティンパルス数を増加させる方向に変更する、プラズマディスプレイ装置を構成する。
【００２４】
本発明のさらに他の態様では、前記駆動手段はさらに、前記比較手段の結果に変更があった場合この状態での一定時間の経過を検出する検出手段を備え、前記アドレス変更手段は前記検出手段によって一定時間の経過が検出された場合に、前記アドレスを変更するものである、プラズマディスプレイ装置を構成する。
本発明のさらに他の態様では、前記フレーム長演算手段、駆動期間長演算手段、および比較手段は、マイクロプロセッサユニットと該マイクロプロセッサユニットを前記フレーム長演算手段、駆動期間長演算手段、および比較手段として機能させるためのプログラムを記録した媒体とで構成される、プラズマディスプレイ装置を構成する。
【００２５】
本発明のさらに他の態様では、複数の発光セルをマトリックス状に配置したプラズマディスプレイパネルと、前記複数の発光セルを線順次で走査して駆動すると共に表示のための１フレームを複数のサブフレームに分割し該各サブフレーム毎に予め決められた数のサスティンパルスを前記複数の発光セルに印加するサブフレーム方式の駆動手段とを備えたプラズマディスプレイ装置において、前記駆動手段はさらに、外部より入力される表示信号に付随する垂直同期信号の１周期長から前記表示のための１フレームの長さを演算するフレーム長演算手段と、前記表示信号に含まれる輝度情報に基づいて１フレーム中の合計サスティンパルス数を検出する手段と、前記検出されたサスティンパルス数に基づいて１フレームを表示するに要する前記プラズマディスプレイパネルの１駆動期間長を演算する駆動期間長演算手段と、前記フレーム長演算手段と前記駆動期間長演算手段の演算結果を比較する手段と、前記比較手段の結果に基づいて前記線順次で走査するライン数を変更する手段とを具備する、プラズマディスプレイ装置を構成する。
【００２６】
本発明のさらに他の態様では、前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも小さい場合、前記走査ライン数の変更手段は、前記走査ライン数を減少させる方向に変更する、プラズマディスプレイ装置を構成する。
本発明のさらに他の態様では、前記比較手段の比較結果において前記１フレーム長が前記１駆動期間長よりも大きい場合、前記走査ライン数の変更手段は前記走査ライン数を増加させる方向に変更する、プラズマディスプレイ装置を構成する。
【００２７】
本発明のさらに他の態様では、前記駆動手段はさらに、前記比較手段の結果に変更があった場合この状態での一定時間の経過を検出する検出手段を備え、前記走査ライン数の変更手段は前記検出手段によって一定時間の経過が検出された場合に、前記走査ライン数を変更するものである、プラズマディスプレイ装置を構成する。
【００２８】
本発明のさらに他の態様では、前記フレーム長演算手段、駆動期間長演算手段および比較手段は、マイクロプロセッサユニットと該マイクロプロセッサユニットを前記フレーム長演算手段、駆動期間長演算手段、および比較手段として機能させるためのプログラムを記録した媒体とで構成される、プラズマディスプレイ装置を構成する。
【００２９】
本発明のさらに他の態様では、プラズマディスプレイパネルと、表示のための１フレームを複数のサブフレームに分割し該各サブフレーム毎に予め決められた数のサスティンパルスを前記プラズマディスプレイパネルに印加し維持放電させるサブフレーム方式の駆動手段とを備えたプラズマディスプレイ装置において、前記駆動手段はさらに、外部より入力される表示信号に付随する垂直同期信号の１周期長から前記表示のための１フレームの長さを演算するフレーム長演算手段と、前記演算された１フレーム長から表示可能な最大のサスティンパルス数を演算するとともに該演算された最大のサスティンパルス数から表示可能な最大輝度を演算する手段と、該演算された最大輝度と予め設定された基準輝度との一致を検出する手段と、該検出手段の結果が不一致の場合前記基準輝度に相当するサスティンパルス数を演算し該演算されたサスティンパルス数を最大サスティンパルス数として設定する手段を具備する、プラズマディスプレイ装置を構成する。
【００３０】
【発明の実施の形態】
図４は、本発明のプラズマディスプレイ装置において、外部入力信号のフレーム長の長短に対応しうる機能を実現するための構成を示す原理図である。
図において１０は、外部より入力される同期信号の内、垂直同期信号Ｖsyncの入力を受けてその１周期長から１フレーム長Ｔｖを演算するフレーム長演算手段、１１は外部入力信号に含まれる輝度情報をもとに１フレーム内の合計のサスティンパルス数を検出する手段、１２は検出された合計のサスティンパルス数を基に実際の駆動期間長Ｔｇを演算する駆動期間長演算手段である。駆動期間Ｔｇの計算は従来例の説明の項で述べたように、〔｛（リセット期間とアドレス期間を足した時間）×サブフレーム数｝＋｛合計サスティンパルス数×Ｔ｝〕で求められる。なおＴはサスティンパルスのパルス幅である。ここで（リセット期間とアドレス期間を足した時間）×サブフレーム数は固定値であり、またサスティンパルスのパルス幅も固定であるため、駆動期間Ｔｇは実際はサスティンパルス数にのみ依存する。
【００３１】
図において１４は比較手段であり、演算されたフレーム長Ｔｖと駆動期間長Ｔｇ間の比較を行って比較信号Ｓを出力する。１６は、サスティンパルス数、または表示ライン数の変更手段である。本発明の後述する実施形態１では、変更手段１６は、比較手段１４においてＴｖ＜Ｔｇであると判断された場合１フレーム中の合計のサスティンパルス数を減少させて、１駆動期間長Ｔｇが１フレーム内に納まるようにする。これによって、若干の輝度低下を招くものの、ＰＤＰの異常表示が回避される。反対にＴｖ＞Ｔｇの場合は、１フレーム中の合計のサスティンパルス数を増加させて、輝度を上げる。
【００３２】
本発明の他の実施形態では、変更手段１６は、比較手段１４においてＴｖ＜Ｔｇであると判断された場合、表示ライン数を減少させて１駆動期間長Ｔｇが１フレーム内に納まるようにする。反対にＴｖ＞Ｔｇの場合は、表示ライン数を増加させる。ＰＤＰは、表示セルをマトリックス状に配置し、各セルを線順次で走査して駆動するものであり、表示ライン数を減少することはアドレス期間を短縮することを意味する。例えば画面上下の何本かの表示ラインの駆動を停止して表示ライン数を減少することにより、各サブフレームにおいてアドレス期間が一様に短縮され、その結果１駆動期間長Ｔｇが減少し、１フレーム内に納まるようになる。これによってＰＤＰの異常表示が回避される。
【００３３】
一方、比較手段１４においてＴｖ＞Ｔｇの場合は、表示ライン数を増加させることによって、各サブフレームのアドレス期間が一様に増加し、Ｔｖ＞Ｔｇの範囲内で表示ライン数を最大にすることができる。
なお、変更手段１６において、サスティンパルス数の増減および表示ライン数の増減を共に行って、１フレーム長Ｔｖと１駆動期間長Ｔｇの制御を行う事も可能である。
【００３４】
図５は、本発明の各実施形態を実現する、プラズマディスプレイ装置の概略構成を示すブロック図、図６はその要部の詳細を示す図である。図において、２０はＰＤＰ、２１はアドレスドライバ、２２はＹスキャンドライバ、２３はＹ共通ドライバ、２４はＸ共通ドライバ、２５はこれら各ドライバの駆動を制御するための制御回路である。
【００３５】
制御回路２５は、表示データ制御部２６とパネル駆動制御部２７を含む。表示データ制御部２６は、図６に示すように、外部から与えられる表示データ（ＤＡＴＡ）を一時記憶するフレームメモリ２６ａと、このフレームメモリ２６ａ内のデータに対して所定の信号操作とタイミング処理を施してアドレスドライバ２１に出力する、データコンバータ２６ｂを有している。パネル駆動制御部２７は、スキャンドライバ制御部２８と共通ドライバ制御部２９を含み、外部から与えられる垂直同期信号（ＶSYNC）に基づいて各種タイミング信号を発生し、表示データ制御部２６、Ｙスキャンドライバ２２、Ｙ共通ドライバ２３およびＸ共通ドライバ２４に供給する。
【００３６】
アドレスドライバ２１は、表示選択用高電圧電源Ｖａを用いてアドレスパルスを発生し、このアドレスパルスをパネル２０のアドレス電極に選択的に印加する。またＹスキャンドライバ２２は、表示維持用高電圧電源Ｖｓを用いてスキャンパルスを発生し、このスキャンパルスをパネル２０のＹ電極に線順次で印加する。なおこれらのアドレスパルスおよびスキャンパルスは１サブフレーム中のアドレス期間において発生する。
【００３７】
Ｙ共通ドライバ２３は、表示維持用高電圧電源Ｖｓを用いてサスティンパルスを発生し、１サブフレーム中の維持放電期間においてこのサスティンパルスをパネル２０のすべてのＹ電極に同時に印加し、Ｘ共通ドライバ２４は同じく表示維持用高電圧電源Ｖｓを用いてサスティンパルスおよび全面書き込みパルスを発生し、１サブフレーム中のリセット期間において、この全面書き込みパルスをパネル２０のすべてのＸ電極に同時に印加するとともに、１サブフレーム中の維持放電期間において、このサスティンパルスを全Ｘ電極に同時に印加する。
【００３８】
図６は、図４に示した機能を実現する部分を中心にして図５に示す装置の要部を示したブロック図である。図示するように、共通ドライバ制御部２９は、マイクロプロセッサユニット（以下「ＭＰＵ」と略す）２９ａと、ゲートアレイ２９ｂおよびサスティンパルス数の組み合わせを書き込んだＲＯＭテーブル２９ｃを含んでいる。図７に、サブフレーム数が８の場合のＲＯＭテーブルの一例を示す。なお図６において、スキャンドライバ制御部２８は、スキャンコントローラ２８ａを含んでいるものとする。
【００３９】
以下に、図５および６に示す装置の動作を、特に本発明の目的を実現する機能を中心に説明する。
外部入力映像信号（表示信号、ＤＡＴＡ）が表示データ制御部２６のフレームメモリ２６ａに入力されると、この信号中に含まれるサブフレーム（ＳＦ）数、輝度に対応するサスティンパルス数等を示すデータが、データコンバータ２６ｂ、ゲートアレイ２９ｂを介してＭＰＵ２９ａに入力される。ＭＰＵ２９ａでは、この入力に基づいてパネル２０の１駆動期間長Ｔｇの演算が行われる。ＭＰＵ２９ａには外部垂直同期信号ＶSYNCが入力されており、この信号の１周期長に基づいて１フレーム長Ｔｖが演算される。これらの演算結果は、ＭＰＵ２９ａにおいて比較され、その比較結果に基づいてサスティンパルス数の補正値、あるいは表示ライン数の補正値が決定される。これらの補正値は、ゲートアレイ２９ｂを介してスキャンコントローラ２８ａに入力され、スキャンコントローラ２８ａはこの補正値に基づいて線順次走査する表示ライン数を増減し、あるいはＲＯＭテーブル２９ｃのアドレスを上下することによりサスティンパルス数を増減して、駆動期間長Ｔｇをコントロールする。
【００４０】
以下に、図５および６に示す装置の種々の実施形態を、フローチャートを参照しながら説明する。なおこのフローチャートは、マイクロプロセッサユニット２９ａのプログラムの状態を示すものであり、したがって本発明の装置では、マイクロプロセッサユニット２９ａのプログラムを種々変更することによって、各種の実施形態を実現することが可能である。
【００４１】
また以下の各種の実施形態を説明するにあたって、図７に示すＲＯＭテーブルを参照するが、このＲＯＭテーブルは、サブフレーム方式でかつ電力消費制限機能（ＡＰＣ機能）付きのＰＤＰにおいて使用される、輝度（サスティンパルス数）上限値を設定するためのＲＯＭテーブルの一例を示している。ＰＤＰでは、例えばＲＯＭテーブルのＳＵＳ１２７（図３参照）を選択した場合には輝度が最大になると同時に消費電力も最大（但し表示率１００％の場合）となる。通常の信号の表示率はおよそ３０％程度であるから、仮にＳＵＳ１２７を選択しても最大電力にはならないが、稀に表示率１００％もしくはそれに近い表示率になると、設計電力をオーバするおそれがある。このため、ＡＰＣ機能では、設計上の最大輝度（ＭＣＢＣと言う）を越えないようにＲＯＭテーブルのアドレス選択を制限している。図７に示すＲＯＭテーブルは、この最大輝度を示したものである。しかしながら図７のＲＯＭテーブルはあくまでも一例として示すもので、本発明がこのような特定の目的に使用されるＲＯＭテーブルに限定されるものでないことは勿論である。
【００４２】
（実施形態１）
図８に示すフローチャートは、入力信号のフレーム長が１駆動期間長よりも短い場合の異常表示を、サスティンパルス数を減少させることによって回避する処理プロセスを示したものである。
まずステップ１００において、垂直同期信号Ｖsyncの１周期長を計測して、その１周期長を入力信号の１フレーム長Ｔｖとする。次いで、ステップ１０１で固定長のリセット期間とこれも固定長のアドレス期間とを足してサブフレーム数倍し、さらに現在の輝度に対応するＲＯＭテーブルのアドレスからサスティンパルスの合計数を求める。今、表示信号の輝度が、例えば図７のアドレスＭＣＢＣ１２６に対応するものであると、そのアドレスの合計のサスティンパルス数として３７７が得られる。これを基に１フレーム中の維持放電期間を算出し、算出された維持放電期間と、固定長のリセット期間およびアドレス期間から１駆動期間長Ｔｇを求める。次に、ステップ１０２で、１フレーム長Ｔｖと１駆動期間長Ｔｇとを比較し、Ｔｖ＜Ｔｇであれば、すなわち入力信号の１フレーム長が１駆動期間長に満たない場合は、ステップ１０３でＴｇ−Ｔｖの演算を行い、その差Ｔｒを求める。ステップ１０４では、この差Ｔｒを適宜設定した定数Ａで割って、ＲＯＭテーブルのアドレスステップの引き下げ幅を決定し、この値を現在のＲＯＭテーブルのアドレス値ＭＣＢＣ１２６から差し引くことによって、補正されたＲＯＭテーブルのアドレス値ＢＣｍａｘ、例えばアドレスＭＣＢＣ１２４を求める。定数Ａは適当な定数であり、このＡの値を宜設定することによって、ＲＯＭテーブルのアドレス値が充分引き下げられ、その結果サスティンパルス数が充分減少し、１駆動期間長Ｔｇの長さが減少して１フレーム長Ｔｖ内に納まるようになり、信号の異常表示を回避することができる。例えばアドレスＭＣＢＣ１２６からアドレスＭＣＢＣ１２４へ引き下げられると、サスティンパルスの合計数は３７７から３６９に減少し、サスティンパルス数の減少に伴って１駆動期間長Ｔｇが減少し、１フレーム長無いに納まるようになる。なお、ステップ１０２でＴｖ＜Ｔｇでなければ、アドレス値ＭＣＢＣをそのまま使用する。
【００４３】
定数Ａの値が大きいと、場合によってはＲＯＭテーブルのアドレス値の引き下げが充分でなく、１駆動期間長Ｔｇを１フレーム長Ｔｖ内に収める事が出来ない事がある。一方、定数Ａの値を小さくすればこのような不都合は回避できるが、今度はＲＯＭテーブルのアドレス値の飛び幅が大きくなって、輝度変化が目立ち過ぎると言う好ましくない状態を招く。
【００４４】
これを回避するためには、定数Ａの値を出来るだけ大きくするとともに、図に点線で示すようにステップ１０４の出力を、リターン（ＲＥＴ）ではなく、ステップ１０１の入力に繋げばよい。このようにすることによって、ＲＯＭテーブルのアドレス値を小刻みに下げながら、１駆動期間長Ｔｇの再計算とＴｖ＜Ｔｇの再評価を繰り返し、急激な輝度変化を避けながら適正なＲＯＭテーブルのアドレス値を検出することができる。
【００４５】
（実施形態２）
図９に示すフローチャートは、入力信号のフレーム長に比べて１駆動期間長が短い場合、サスティンパルス数を増加させて、輝度を上げる処理プロセスを示すものである。なお以下の各実施形態の説明において、同一あるいは類似の処理ステップには同一の符号を付し、したがってその重複した説明は行わない。
【００４６】
ステップ１００において、垂直同期信号Ｖsyncの１周期長を計測して、その１周期長を入力信号の１フレーム長Ｔｖとする。次いで、ステップ１０１で輝度に対応するＲＯＭテーブルのアドレス、例えばＭＣＢＣ１２４におけるサスティンパルスの合計数３６９から１駆動期間長Ｔｇを求める。次に、ステップ２００で、１フレーム長Ｔｖと１駆動期間長Ｔｇとを比較し、Ｔｖ＞Ｔｇであれば、すなわち入力信号の１フレーム長が１駆動期間長よりも長い場合は、ステップ２０１でＴｖ−Ｔｇの演算を行い、その差Ｔｒを求める。ステップ２０２では、この差Ｔｒを適宜設定した定数Ａで割って、ＲＯＭテーブルのアドレスステップの引き上げ幅を決定し、この値を現在のＲＯＭテーブルのアドレス値ＭＣＢＣ１２４に加えることによって、補正されたＲＯＭテーブルのアドレス値ＢＣｍａｘ、例えばＭＣＢＣ１２６を求める。この結果、サスティンパルスの合計数が、３６９から３７７に増加した分、輝度が上昇する。なお実施形態１の説明の項で述べたように、定数Ａを出来るだけ大きく設定し、ステップ２０２の出力をステップ１０１の入力に接続し、ステップ１０１からステップ２０２の処理を繰り返し行うことによって、可能な限り大きいＢＣｍａｘを得ることができる。この結果、パネルの輝度を正常表示が可能な範囲で最高に設定することができる。
【００４７】
なお、実施形態１と実施形態２を組み合わせることによって次のような処理も可能である。すなわち、図８に示すフローチャートでの処理の結果、ＲＯＭテーブルのアドレス値が、例えばアドレスＭＣＢＣ１２６からアドレスＭＣＢＣ１２２まで引き下げられた結果、１フレーム長Ｔｖが１駆動期間長Ｔｇより大きくなった場合、今度は図９に示すステップ２００から２０２を実行して、ＲＯＭテーブルのアドレス値を例えばＭＣＢＣ１２５まで引き上げて輝度を上げる。これによって、正常表示が可能な範囲で輝度を最高にすることができる。
【００４８】
（実施形態３）
以上の実施形態では、外部入力信号の１フレーム長が変化しない場合を想定している。しかしながら、例えばビデオテープレコーダでは通常再生モード（６０Hz）と早送り再生モード（６１．５Hz）では周波数が異なり、さらにこれらのモードは繰り返して使用されるのが一般的である。この場合、通常再生モードから早送り再生モードに変わると入力信号のフレーム長Ｔｖが短くなるので、図８に示したフローチャートに従ってサスティンパルス数を直ちに削減して正常な表示を行う必要がある。ところが、前述したように早送り再生モードと通常再生モードは繰り返して使用されるものであり、早送り再生モードから通常再生モードに一時的に復帰した場合にサスティンパルス数を元の数値に戻して輝度を上げると、再び次の早送り再生モードで輝度を下げねばならず、その結果、輝度の変化が非常に激しくなる。したがってこの実施形態では、早送り再生モードから通常再生モードへの一時的な復帰の際には輝度を元に戻す処理を行わず、完全に通常再生モードに戻ってから輝度を元に戻すことにより、急激な輝度変化を回避しようとするものである。
【００４９】
この目的を達成するために本実施形態では、図１０に示すように、図８のフローチャートに対してカウンタＣＴを０にリセットするステップ３００、Ｔｖ＜Ｔｇの比較を行った後カウンタＣＴの値を所定値Ｆに設定するステップ３０１、ステップ１０４で輝度補正を行った後カウンタＣＴの値が０であるか否かを判定するステップ３０２、カウンタＣＴの値を１だけ減らすステップ３０３、およびステップ３０２でカウンタＣＴの値が０になった場合、ステップ１０４で補正された輝度値ＢＣｍａｘをもとの値ＭＣＢＣに復帰させるステップ３０４を設けている。
【００５０】
したがって図１０のフローチャートに従えば、例えば通常再生モードから早送り再生モードへの変化に伴って入力信号の１フレーム長が６０Hzから６１．５Hzに変化すると、ステップ１００〜１０３でサスティンパルス数を直ちに削減することにより、正常な表示が行われる。次に、一時的に早送り再生モードから通常再生モードに戻り、ステップ１０２でＴｖ≧Ｔｇと成った場合でも、カウンタＣＴの値がＦから０に戻るまでこの状態が連続しない限り、輝度の再修正を行わず、輝度を早送り再生モード時の値ＢＣｍａｘに保つ。Ｔｖ≧Ｔｇのままで一定時間（Ｆによって決定される）が経過すると、この状態はもはや早送り再生モードから通常再生モードへの一時的な復帰とは見做されず、したがってステップ３０４において輝度をＢＣｍａｘから通常再生モードの輝度である元の輝度ＭＣＢＣに復帰させる。この結果、通常再生モードと早送り再生モード間の繰り返しによる輝度の急激な変化が回避できる。
【００５１】
以上に述べた各実施形態は、いずれもサスティンパルス数を変更することによって入力信号のフレーム長の変化に対応するものである。しかしながら以下に述べる実施形態は、パネルの走査ライン数を変更することによってフレーム長の変化に対処しようとするものである。走査ライン数の変更は、例えば図１に示す各サブフレームにおいてアドレス期間を一様に変更するものであり、したがって走査ライン数を削減することにより、１駆動期間長が減少し、反対に走査ライン数を増加することによって、１駆動期間長が増加する。
【００５２】
（実施形態４）
図１１に示す実施形態では、サスティンパルス数を変更する実施形態１と同様にしてステップ１００、１０１でＴｖ演算、Ｔｇ演算を行い、ステップ１０２でＴｖとＴｇの比較を行い、フレーム長Ｔｖが駆動期間長Ｔｇよりも短いと、ステップ１０３でＴｖ、Ｔｇ間の差Ｔｒを検出し、次にステップ４００で、現在のライン数ＮＬからＴｒ／Ｔｇ１を引いて新しいライン数ＮＬｍａｘを設定する演算を行う。Ｔｇ１は、１ラインあたりの駆動期間を示している。この結果、アドレス期間が短縮され、１駆動期間長Ｔｇが１フレーム長Ｔｖ内に納まるようになり、異常表示を回避することができる。
【００５３】
（実施形態５）
図１２に示す実施形態では、ステップ２００で１フレーム長Ｔｖが１駆動期間長Ｔｇよりも長い事が検出されると、ステップ２０１で、Ｔｖ−Ｔｇの演算を行い、その差Ｔｒを得る。次にステップ５００で、差Ｔｒを１ラインあたりの駆動期間Ｔｇ１で割りその商を現在のライン数に加算する演算を行い、補正後のライン数ＮＬｍａｘを得る。このようにして表示ライン数を、Ｔｖ＞Ｔｇの範囲内で最大にすることができる。
【００５４】
（実施形態６）
図１３に示すフローチャートは、表示ライン数を減少して異常表示を回避しようとする図１１に示す実施形態４に対して、入力信号の一時的な周波数変動に対処しうる機能を付加したものである。この機能は、実施形態３の項で説明したのと同じ必要性に基づいているので、その説明は省略する。本実施形態では、図１１の実施形態４に係るフローチャートにおいて、カウンタＣＴを０にリセットするステップ６００、カウンタＣＴを所定値Ｆに設定するステップ６０１、カウンタＣＴが０であるか否かを判定するステップ６０２、カウンタＣＴを１だけ減らすステップ６０３およびステップ１００〜１０３および４００によって補正されたライン数ＮＬｍａｘを元のライン数ＮＬに戻すステップ６０４を付加したものである。なおこの実施形態６は、実施形態３においてサスティンパルス数の減少を表示ライン数の減少に変更したのみで、その他のプロセスに変更は無いので、その詳細な説明は省略する。
【００５５】
なお、実施形態４〜６は、既存のマルチスキャン対策の補完技術としても有効である。例えば、サブフレーム方式のＰＤＰには垂直同期信号（ＶSYNC）の周期に合わせてサブフレームを間引くようにした、いわゆる「マルチＶSYNC機能」を搭載したものがあるが、このものは、最小のサブフレーム（上記例示ではＳＦ１）単位でしか駆動期間の長さを調節できないため、大雑把な調節にならざるを得ないと言う欠点がある。ところが本実施形態の技術を適用すれば、きめ細かな調節が可能となり、サブフレームの間引き効果と相まって、幅広い周波数に対応した汎用性の高いＰＤＰを提供できる。
【００５６】
（実施形態７）
前記実施形態１または２では、ＰＤＰが接続された機器からの入力信号の周波数が変化すると、表示される輝度が変化する。したがって本来は同じ輝度であっても、接続される機器によっては異なる輝度として表示される事態が発生する。図１４に示すフローチャートは、このような事態に対処すべく構成された本発明の第７の実施形態を示すものである。
【００５７】
本実施形態では、まずステップ１００で入力された表示信号の１周期長から１フレーム長Ｔｖを演算する。次にステップ７００で、この１フレーム長Ｔｖに対する表示可能なサスティンパルス数〔Ｎｓｕｓ（Ｔｖ）〕を演算し、このサスティンパルス数に１サスティンパルスあたりの輝度Ｙｓｕｓを掛け合わせることによって、表示可能な最高輝度Ｙｍａｘを得る。一方、入力周波数に依存することなく表示輝度を一定にするために、基準となる輝度（設定輝度Ｙｃ）を予め設定して置く。ステップ７０１では、得られた最高輝度Ｙｍａｘとこの設定輝度Ｙｃとを比較し、両者が一致しない場合、ステップ７０２に移って、サスティンパルス数を補正して設定輝度Ｙｃに一致させる処理を行う。すなわち最高輝度Ｙｍａｘから所定輝度Ｙｃを引いてその差を１サスティンパルスあたりの輝度Ｙｓｕｓで割ることにより、サスティンパルス数の補正値を得て、これを現在の１フレーム長Ｔｖにおける表示可能なサスティンパルス数Ｎｓｕｓより引くことにより、設定輝度Ｙｃに対応したサスティンパルス数を得ることができる。
【００５８】
以上の結果、様々なフレーム長の入力信号に対して、表示輝度が一定となるようにサスティンパルス数を調節して表示品質を改善することができる。
【００５９】
【発明の効果】
以上例を挙げて説明したように、本発明のプラズマディスプレイ装置では、１フレーム長と１駆動期間長との関係が適切になるように、サスティンパルス数あるいは走査ライン数を調節するので、様々な周波数を有する外部機器へ接続された場合でも、正常な表示が可能である。従って本発明は、汎用性の高いプラズマディスプレイ装置を提供するものである。
【図面の簡単な説明】
【図１】ＰＤＰを駆動するためのサブフレーム方式の説明に供する図である。
【図２】ＰＤＰの駆動波形の１例を示す図である。
【図３】輝度制御のためのＲＯＭデータの格納図である。
【図４】本発明の原理図である。
【図５】本発明のＰＤＰの全体構成を示す図である。
【図６】図５の一部を詳細に示す図である。
【図７】本発明の実施形態の説明に供するＲＯＭデータの格納図である。
【図８】本発明の第１の実施形態にかかるフローチャートである。
【図９】本発明の第２の実施形態にかかるフローチャートである。
【図１０】本発明の第３の実施形態にかかるフローチャートである。
【図１１】本発明の第４の実施形態にかかるフローチャートである。
【図１２】本発明の第５の実施形態にかかるフローチャートである。
【図１３】本発明の第６の実施形態にかかるフローチャートである。
【図１４】本発明の第７の実施形態にかかるフローチャートである。
【符号の説明】
１０…フレーム長演算手段
１１…サスティンパルス数検出手段
１２…駆動期間長演算手段
１４…比較手段
１６…サスティンパルス数および／または表示ライン数の変更手段
２０…ＰＤＰ
２１…アドレスドライバ
２２…Ｙスキャンドライバ
２３…Ｙ共通ドライバ
２４…Ｘ共通ドライバ
２５…制御回路
２６…表示データ制御部
２８…スキャンドライバ制御部
２９…共通ドライバ制御部
【図１】
0003672697.tif 000002
【図２】
0003672697.tif 000003
【図３】
0003672697.tif 000004
【図４】
0003672697.tif 000005
【図５】
0003672697.tif 000006
【図６】
0003672697.tif 000007
【図７】
0003672697.tif 000008
【図８】
0003672697.tif 000009
【図９】
0003672697.tif 000010
【図１０】
0003672697.tif 000011
【図１１】
0003672697.tif 000012
【図１２】
0003672697.tif 000013
【図１３】
0003672697.tif 000014
【図１４】
0003672697.tif 000015