(57)【特許請求の範囲】
【請求項１】
固定長の非同期転送モードセルにおいてデータを時分割多重化するための、非同期転送モード電気通信ネットワークにおける多重化法であって、各セルが、
前記ネットワークの二つのノードの間の論理チャネルを定義する仮想回線群識別子および仮想回線識別子を含むヘッダと、
固定量のデータで構成されたペイロードと
を含み、
前記ノードにおいてデータの経路指定を行う前に、同じ論理チャネルをサポートする、データコンテナと呼ばれる、一連の論理エンティティ（entity）と同じ論理チャネルをサポートする一連のセル内にペイロードを置き、各コンテナは、各セルのペイロードの量より多い量のデータである負荷を含み、前記ノードの使用がより効率的になるように、各コンテナによって運ばれるデータの量を選択し、
種々の回線から複数の信号のサンプルを送り、かつデータを種々の宛先へ送るために、所与の論理チャネルをサポートする、おのおの固定長さを有する一連のコンテナに、
それぞれ前記回線に対応し、おのおのを前記コンテナ内の位置によってそのコンテナ内部で識別できるサンプルと、
長さおよび宛先を示すラベルをおのおのが含む複数のデータパケットと
を置く、多重化法。
【請求項２】
所与の回線からの全てのサンプルが前記回線の全持続時間の間固定される請求項１に記載の方法。
【請求項３】
所与の回線からのサンプルの位置が前記回線の持続時間の間可変であり、サンプル位置変更プロトコルプリミティブがコンテナ内で運ばれる請求項１に記載の方法。
【請求項４】
各コンテナのスタート位置が所定のフラッグで識別される請求項１に記載の方法。
【請求項５】
所与のリンクを介して伝送される前記コンテナの長さを変更でき、コンテナの長さ変更プロトコルプリミティブが、長さの変更が行われる前に、コンテナのペイロード中で伝送される請求項１に記載の方法。
【請求項６】
前記ノードによって受けられて種々のセルに含まれるデータを、同じ論理エンティティまたはコンテナにまとめるための少なくとも一つの補助スイッチングマトリックスを含み、前記データが、前記ノード内におけるその経路指定の少なくとも一部分の間同じ経路に経路指定され、各コンテナが、同じ論理チャネルをサポートし各セルのペイロードよりも大きな量のデータを運ぶ複数のセルによって運ばれ、各コンテナで運ばれるデータの量が、前記ノードの使用がより効率的になるように選ばれる、第一の段と、
この第一の段の出力端子に入力端子が結合される少なくとも一つの通常の中間セルスイッチング段と、
同じコンテナにまとめられたために同じセル内で運ばれたデータを、別々の論理チャネルをそれぞれサポートする別々のセルに置くために、少なくとも一つの補助スイッチングマトリックスを含む終段と、
少なくとも一つの補助スイッチングマトリックスと
を含み、前記少なくとも一つの補助スイッチングマトリックスが、
同期回線サンプルの経路指定に専用の第一のマーカメモリと、
前記第一のマーカメモリに記憶されているデータによって制御される、同期回線サンプルをセル内に置くための第一のスペーススイッチと、
データパケットの経路指定に専用の第二のマーカメモリと、
前記第二のマーカメモリに記憶されている経路指定データによって制御される、データパケットをセル内に置くための第二のスペーススイッチと
を含む請求項１から５のいずれか一項に記載の方法を実施するスイッチングノード。
【請求項７】
前記ノードの入力端子を構成する主入力端子と、前記ノードの出力端子を構成する主出力端子とを有する主セルスイッチングネットワークと、
データが、前記ノード内におけるその経路指定の少なくとも一部分の間同じ経路に経路指定可能であり、各コンテナが、同じ論理チャネルをサポートする複数のセルによって運ばれる、種々のセルに含まれるセルデータのペイロードより大きい容量を持つ同じ論理エンティティまたはコンテナ内でデータをまとめるため、ならびに
同じコンテナ内でまとめられたために同じセル内で運ばれたデータを、それぞれ種々の論理チャネルをサポートする別々のセルに置くための、
前記主ネットワークの補助出力端子にそれぞれ接続される入力端子と、前記主ネットワークの補助入力端子にそれぞれ接続される出力端子とを有する少なくとも一つの補助セルスイッチングネットワークと、
少なくとも一つの補助スイッチングマトリックスと
を含み、この少なくとも一つの補助スイッチングマトリックスが、
同期回線サンプルの経路指定に専用の第一のマーカメモリと、
前記第一のマーカメモリに記憶されているデータに従って制御される、同期回線サンプルをセル内に置くための第一のスペーススイッチと、
データパケットの経路指定に専用の第二のマーカメモリと、
前記第二のマーカメモリに記憶されている経路指定データに従って制御される、データパケットをセル内に置くための第二のスペーススイッチと
を含む請求項１から５のいずれか一項に記載の方法を実施するスイッチングノード。
【請求項８】
送るべきコンテナ内部の資源を最適にするために、各回線サンプルに前記コンテナ内部の位置を割り当て、それに従って第一のマーカメモリの内容を修正し、全ての回線のセットアップのために、回線サンプル位置変更プロトコルプリミティブを前記コンテナに置くための手段と、
コンテナを受けた時に、前記コンテナによって運ばれたプリミティブを解釈し、かつ位置変更を指示して、前記コンテナ内を運ばれたサンプルの位置を決定し、それに従って前記第一のマーカメモリを更新するための手段と
を更に備える請求項６または７に記載のスイッチングノード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は非同期転送モード（asynchronous  transfer  mode）電気通信ネットワークにおける多重化法（multiplexing  process）およびその方法を用いるスイッチングノード（switching  node）に関する。
【０００２】
【従来の技術】
将来の広帯域統合サービスデジタルネットワークは、ＣＣＩＴＴによって標準化された非同期転送モード（ＡＴＭ）に基づくものになるであろう。そのモードでは、データはヘッダと、固定長のペイロード（payload）とを含み、セル（cell）と呼ばれるパケットで運ばれる。ネットワークの二つのノードの間でセルがたどる論理経路は、各セルのヘッダに含まれる仮想回線群識別子（virtual  circuit  group  indentifier）および仮想回線識別子（virtual  circuit  identifier）によって識別される。したがって、ソースはセルをそれ自体のタイミング伝送速度で送り、ソースが接続されているネットワークを直接参照することはない。それらのセルはあらゆる種類のサービスをサポートでき、ネットワーク内のただ一つの種類のスイッチング、すなわちＡＴＭセルスイッチングを必要とするだけである。
【０００３】
しかし、標準セルはあらゆるサービスに理想的に適合するものではない。狭帯域電話サービスは現在は、同期デジタル回線を構成する同期ネットワークによってサポートされている。３０個の電話信号のサンプルが一緒に群にまとめられて、再帰的フレーム（recurrent  frame）で送られる。各フレームは時間スロットに分割される。それらの時間スロットのうちの３０個が３０の電話回線にそれぞれ割り当てられる。少なくとも非同期転送モードネットワークの発展段階中は同期ネットワークは存在し続けようとし、セルの経路の大部分に対してセルによって運ばれる同期モード電話回線のための分配（distribution）ネットワークとして用いられさえするであろう。したがって、二種類のネットワークが共存するようにするための手段を設けなければならない。
【０００４】
フランス特許出願第９３００９５５号は、極めて多数の同期回線をＡＴＭ型スイッチングネットワークで切り替えることができる同期デジタルチャネルのためのセル組立て（assembly）装置およびセル分解（disassembly）装置を記述している。セル組立て装置は、論理チャネルによって運ぶことができる複数の種々の同期回線からの信号を表すそれぞれのサンプルを、一つの論理チャネルをサポートする同じセル内に置く。そうすると、セル組立て装置は同じ回線からの複数の連続するサンプルがセルを効率的に充たすのを待つ時間をむだにしない。したがって、同期ネットワークにおける往復時間遅れに１ミリ秒の上限を課すＣＣＩＴＴ勧告Ｑ．５５１に適合する。こうしたセルを複合セル（composite  cell）と呼ぶことにする。
【０００５】
フランス特許出願第９４１１３０７号は、複合セルに含まれるサンプルをスイッチングするための装置、および複合セルに含まれるサンプルをスイッチングするためのそのような装置を含んでいる非同期転送モードスイッチングネットワークへのアクセスノード（access  node）とを記述している。
【０００６】
【発明が解決しようとする課題】
スイッチングネットワークは複数のスイッチングマトリックス段を通常備えている。所与の通信量と、所与の入力数と、ＣＣＩＴＴで定められているセル長さとに対して所与のブロッキング（blocking）確率を得るように、それらの段の構造は最適化される。多少とも最適な複数の構造の間で選択するために通常の計算を用いる。構造を更に最適化するためには、セルの長さが選択できることが必要であるが、セルの長さは標準化されているためにそれは可能ではない。したがって、本発明の第一の目的は標準化されているＡＴＭセルをスイッチングするためにスイッチングネットワークの使用を一層最適にする多重化法を提案することである。
【０００７】
ＡＴＭセルは、セルのペイロードの長さに対応する長さを持つパケット（packet）に、運ぶべきデータがまとめられるならば、データ伝送サービスを行うことができる。データソースが低いビット伝送速度で動作し、したがって、データをマイクロパケット（micropacket）で送るものとすると、同じソースにおける複数の連続するマイクロパケットが各セルを効率よく充たすのを待つことはしばしば不可能である。したがって、本発明の第二の目的は、効率的に充たされる標準化したＡＴＭセルでデータマイクロパケットを伝送するための多重化法を提案することができる。
【０００８】
【課題を解決するための手段】
第一の態様においては、本発明は、固定長の非同期転送モードセルにおいてデータを時分割多重化するための、非同期転送モード電気通信ネットワークにおける多重化法であって、各セルは、
−前記ネットワークの二つのノードの間の論理チャネルを定義する仮想回線群識別子および仮想回線識別子を含むヘッダと、
−固定量のデータで構成されたペイロードと
を含み、
前記ノードにおいてデータの経路指定を行う前に、同じ論理チャネルをサポートする、データコンテナ（data  container）と呼ばれる、一連の論理エンティティと同じ論理チャネルをサポートする一連のセル内にペイロードを置き、各コンテナは、各セルのペイロードの量より多い量のデータである負荷を含み、前記ノードの使用がより効率的になるように、各コンテナによって運ばれるデータの量を選択し、
種々の回線から複数の信号のサンプルを送り、かつデータを種々の宛先へ送るために、所与の論理チャネルをサポートする、おのおの固定長さを有する一連のコンテナに、
−それぞれ前記回線に対応し、おのおのを前記コンテナ内の位置によってそのコンテナ内部で識別できるサンプルと、
−長さおよび宛先を示すラベル（label）をおのおのが含む複数のデータパケットと
を置く、多重化法にある。
【０００９】
上記方法は、各ノードに対する最適なコンテナ長さを用いることによって、各ＡＴＭスイッチングノードの使用を更に最適にする。この長さは、通信量統計解析（traffic  statistic  characteristics）に基づいて最後に選択し、または現在の通信量に従って変化する。それは、データマイクロパケット（セルのペイロードより短い）と回線サンプルを同じセルで同時に運べるようにすることによっても、セルの使用を最適にする。その理由は、各回線サンプルが、その位置と、固定されていて既知であるその長さとによって識別でき、かつ各データマイクロパケットを、その長さを与えるラベルによって識別できるからである。
【００１０】
第二の態様においては、本発明は、先行する請求項のいずれか一項に記載の方法を実施するスイッチングノードであって、
−前記ノードによって受けられて種々のセルに含まれるデータを、同じ論理エンティティまたはコンテナにまとめるための少なくとも一つの補助スイッチングマトリックスを含み、前記データが、前記ノード内におけるその経路指定の少なくとも一部分の間同じ経路に経路指定され、各コンテナが、同じ論理チャネルをサポートし各セルのペイロードよりも大きな量のデータを運ぶ複数のセルによって運ばれ、各コンテナで運ばれるデータの量が、前記ノードの使用がより効率的になるように選ばれる、第一の段と、
−前記第一の段の出力端子に入力端子が結合される少なくとも一つの通常の中間セルスイッチング段と、
同じコンテナにまとめられたために同じセル内で運ばれたデータを、別々の論理チャネルをそれぞれサポートする別々のセルに置くために、少なくとも一つの補助スイッチングマトリックスを含む終段と、
−少なくとも一つの補助スイッチングマトリックスと
を含み、前記少なくとも一つの補助スイッチングマトリックスは、
−−同期回線サンプルの経路指定に専用の第一のマーカメモリと、
−−前記第一のマーカメモリに記憶されているデータによって制御される、同期回線サンプルをセル内に置くための第一のスペーススイッチと、
−−データパケットの経路指定に専用の第二のマーカメモリと、
−−前記第二のマーカメモリに記憶されている経路指定データによって制御される、データパケットをセル内に置くための第二のスペーススイッチと
を含む、スイッチングノードにある。
【００１１】
第三の態様においては、本発明は、請求項１から５のいずれか一項に記載の方法を実施するスイッチングノードであって、
前記ノードの入力端子を構成する主入力端子と、前記ノードの出力端子を構成する主出力端子とを有する主セル（main  cell）スイッチングネットワークと、
−−データが、前記ノード内におけるその経路指定の少なくとも一部分の間同じ経路に経路指定可能であり、各コンテナが、同じ論理チャネルをサポートする複数のセルによって運ばれる、種々のセルに含まれているセルデータのペイロードより大きい容量を持つ同じ論理エンティティまたはコンテナ内でデータをまとめるため、ならびに
−−同じコンテナ内でまとめられたために同じセル内で運ばれたデータを、それぞれ種々の論理チャネルをサポートする別々のセルに置くための、
−前記主ネットワークの補助出力端子にそれぞれ接続される入力端子と、前記主ネットワークの補助入力端子にそれぞれ接続される出力端子とを有する少なくとも一つの補助セルスイッチングネットワークと、
−少なくとも一つの補助スイッチングマトリックスと
を含み、この少なくとも一つの補助スイッチングマトリックスが、
−−同期回線サンプルの経路指定に専用の第一のマーカメモリ（marker  memory）と、
−−前記第一のマーカメモリに記憶されているデータに従って制御される、同期回線サンプルをセル内に置くための第一のスペーススイッチ（space  switch）と、
−−データパケットの経路指定に専用の第二のマーカメモリと、
−−前記第二のマーカメモリに記憶されている経路指定データに従って制御される、データパケットをセル内に置くための第二のスペーススイッチと
を含む。
【００１２】
【発明の実施の形態】
以下の説明および添付図面から本発明は一層良く理解され、かつその他の特徴が明らかになるであろう。
【００１３】
図１は本発明の多重化法の一例を示す。この例では、各コンテナはセルの長さと、その長さの２倍の長さとの間の固定長さを有する。この例では、３個のコンテナＣＴ１、ＣＴ２、ＣＴ３の列がセルＣＬ１、ＣＬ２、ＣＬ３等の列によって運ばれる。各セルはそれぞれヘッダＨＤ１、ＨＤ２、ＨＤ３を有する。ヘッダは仮想回線群識別子と仮想回線識別子を含む。セルＣＬ１等の仮想回線群識別子は同じチャネルを全て識別する。仮想回線識別子はセルの間で異なることができる。各セルはそれぞれペイロードＰＬ１、ＰＬ２、ＰＬ３等をも含む。
【００１４】
コンテナＣＴ１はセルＣＬ１、ＣＬ２にまたがる。そのコンテナは負荷ＬＤ１を含む。その負荷は二つの部分に分割され、固定パターンを構成するフラッグＦ１を初めに有する。フラッグＦ１と負荷ＬＤ１の第一の部分は、セルＣＬ１のペイロードＰＬ１のためを意図するフィールドの全てを占める。負荷ＬＤ１の第二の部分は、フィールドのうち、セルＣＬ２のペイロードＰＬ２のためを意図する部分を占める。この例では、フラッグＦ１はセルＣＬ１のヘッダＨＤ１の直後に続くが、コンテナの長さは各セルの長さの整数倍ではないから、それは一般的にはそうではない。
【００１５】
コンテナＣＴ２は、フラッグＦ１のパターンと同じパターンで構成されたフラッグＦ２を含み、セルＣＬ２の負荷ＬＤ１の第二の部分から続く。フラッグＦ２に負荷ＬＤ２の最初の部分が続く。負荷ＬＤ２は二つの部分に分割されている。負荷ＬＤ２の第二の部分はセルＣＬ３のヘッダＨＤ３の後に置かれる。コンテナＣＴ３はセルＣＬ３の負荷ＬＤ２の第二の部分の後に置かれる。それはフラッグＦ１、Ｆ２と同一のフラッグＦ３で始まる。
【００１６】
この例では、各コンテナＣＴ１、ＣＴ２、ＣＴ３等の長さは固定される。それは所与のスイッチングノードの全ての入力に対して同じである。それはノードが受ける通話量の統計的解析に基づいて決定される。それらのコンテナが回線のみをサポートするのであれば、従来の計算法を用いて、所与の統計的に評価した通信量と所与のブロッキング確率とに対して、コンテナの最適な長さを決定する。コンテナがデータマイクロパケット、またはデータマイクロパケットと電話回線を混合したものを運ばなければならないとすると、シミュレーションによってコンテナのサイズを最適にできる。
【００１７】
一実施形態においては、スイッチングノードの所与の入力に対するコンテナの長さは時間的に変化できる。長さを変化する前に、コンテナ長さ変化プロトコルプリミティブ（protocol  primitive）をコンテナのペイロードで送る。
【００１８】
別の実施形態においては、コンテナはフラッグを含まないが、その代わりに、標準ＡＴＭセルのヘッダで使用する誤り検出コード語（error  detection  code  word）に類似する誤り検出コード語を含む。このコード語は、ヘッダのビットに適用される標準化したアルゴリズムによって計算される。それはヘッダに影響を及ぼす伝送誤りを検出するために使用する。このコード語は各セルのスタートを検出するためにも使用する。標準化したセルの連続流れ中の各セルの始まりと終りを検出する既存の方法は、
−標準化したアルゴリズムを用いて、コード語を急いで計算する段階と、
−コード語と同じ数のビットを含む語を、受けたビット流（bit  stream）から取り出す段階と、
−計算したコード語を受けたビットと比較し、計算したコード語が、急いで取り出した語と同一であれば、セルのヘッダが検出されたと結論する段階と
を備える。
【００１９】
図２および図３はそれぞれ二つのコンテナＣＴ４とＣＴ５を、各コンテナの長さがセルの長さの２倍に正確に等しく、電話回線サンプルとデータマイクロパケットを運ぶような状況において一層詳しく示す。この例では、データはマイクロパケットの形をしており、各マイクロパケットはセルのペイロードより短くて、回線サンプルを同じセルで運ぶことを可能にする。
【００２０】
図２を参照して、それぞれヘッダＨＤ４とＨＤ５を有するセルＣＬ４とＣＬ５によってコンテナＣＴ４が運ばれる。それらのヘッダは同じ仮想回線群識別子ＶＰと異なる仮想回線識別子ＶＣ１、ＶＣ２をそれぞれ含む。図にＵで記したフィールドは空き（使用していない）フィールドである。この例では、セルＣＬ４は電話回線ＣＨ１からのサンプルと、電話回線ＣＨ２からのサンプルと、電話回線ＣＨ３からのサンプルと、データマイクロパケットＰＫ１と、データマイクロパケットＰＫ２と、セルＣＬ４のペイロードにおける誤りを検出するための二つの制御バイトＣＴＲ４とを運ぶ。電話回線ＣＨ２からのサンプルは、使用できるが、隣接しない二つのフィールドを使用するために、二つの部分に分割される。
【００２１】
この例では、各コンテナの初めを識別するためにフラッグは必要でない。その理由は、一つおきのセルのヘッダから始まりを容易に識別できるからである。
【００２２】
セルＣＬ５は電話回線ＣＨ４からのサンプルと、電話回線ＣＨ５からのサンプルと、データマイクロパケットＰＫ３と、データマイクロパケットＰＫ４と、セルＣＬ５のペイロードで伝送されるデータに影響を及ぼす誤りを検出するための二つの制御バイトＣＴＲ５とを含む。各マイクロパケットは、各マイクロパケットを独立に経路指定するための論理基準を構成するラベルＬ１、Ｌ２、Ｌ３、Ｌ４と、マイクロパケットの終りの範囲を正確に定めるための長さ標識（length  indication）とを含む。
【００２３】
図３はコンテナＣＴ４に続くコンテナＣＴ５を示す。それは、それぞれのヘッダＨＤ６とＨＤ７を有する連続する二つのセルＣＬ６とＣＬ７によってサポートされる。それらのヘッダは同じ仮想回線群識別子ＶＰと異なる仮想回線識別子ＶＣ１、ＶＣ２をそれぞれ含む。
【００２４】
図３は、それぞれ仮想回線のおのおのについてのコンテナＣＴ４とＣＴ５が、電話回線がセットアップされたままである限り、それらの電話回線について正確に同じ構造を有するが、データマイクロパケットについては異なる構造を有することを示す。
【００２５】
セルＣＬ６は、セルＣＬ４における電話回線ＣＨ１、ＣＨ２、ＣＨ３からのサンプルが占めていたのと全く同じ位置にある、それらの電話回線からのサンプルを運ぶ。同様に、セルＣＬ７は、セルＣＬ５における電話回線ＣＨ４とＣＨ５からのサンプルが占めていたのと全く同じ位置にある、それらの電話回線からのサンプルを運ぶ。しかし、セルＣＬ６は、ラベルＬ５を有するが、セルＣＬ４におけるマイクロパケットＰＫ１、ＰＫ２と必ずしも同じ長さではなく、または同じ位置にないラベルＬ５を有するデータマイクロパケットＰＫ５を運ぶ。
【００２６】
セルＣＬ６は、セルＣＬ６によって運ばれる全てのペイロードによって条件付けられる制御語（control  word）ＣＴＲ６も運ぶ。
【００２７】
同様に、セルＣＬ７は、セルＣＬ５によって運ばれるマイクロパケットＰＫ３、ＰＫ４と同じ長さではなく、または同じ位置にないマイクロパケットＰＫ６を運ぶ。セルＣＬ７は、セルＣＬ７によって運ばれる全てのペイロードに基づいて計算される制御語ＣＴＲ７も運ぶ。
【００２８】
他の実施形態においては、所与の回線からのサンプルの位置を時間的に変更して、セルの充填を最適にできる。その後でサンプル位置変更プロトコルプリミティブをそれらのコンテナで運ぶ。
【００２９】
この例では、送るべきデータパケットはセルより非常に短いマイクロパケットであるが、それらはセルのペイロードより長い、たとえば、セルの長さの１．５倍の、データパケットに等しくできる。そのようなパケットのいずれも同じコンテナを構成する第一のセルと第二のセルの間に分割されている。
【００３０】
好適な実施形態においては、全ての回線サンプルはコンテナの第一の部分にまとめられ、全てのマイクロパケットは第二の部分にまとめられる。そうするとコンテナの二つの部分の間の境界の位置は、信号回線によって伝送されるコンテナの構造を定めるデータ部分である。このデータはコンテナ内の各回線からのサンプルの位置も含む。この位置は回線が持続する間固定され、または可変である。
【００３１】
図４は本発明のスイッチングノードの第一の実施形態を示す。この実施形態は、
−ｎ個の光ネットワークユニットＯＮＵ１からＯＮＵｎにそれぞれ接続されているｎ個の入力リンクＩＬ１からＩＬｎと、ｎ個の光ネットワークユニットＯＮＵ’１からＯＮＵ’ｎにそれぞれ接続されているｎ個の出力リンクＯＬ１からＯＬｎと、
−この非常に簡単にした例では、三つの入力と三つの出力をおのおの有するｐ個の入力マトリックスＩＭ１からＩＭｐと、
−この非常に簡単にした例では、三つの入力と三つの出力をおのおの有するｐ個の出力マトリックスＯＭ１からＯＭｐと、
−ｎ個の入力端子とｎ個の出力端子を有する複数の段（図示せず）で構成された通常のＡＴＭスイッチングネットワークＳＮと
を含む。各光ネットワークユニットは、図に点で示す一つまたは複数のユーザ端末に接続されている。
【００３２】
各光ネットワークユニットＯＮＵ１からＯＮＵｎの出力端子が、入力マトリックスＩＭ１からＩＭｐの一つの入力マトリックスの入力端子に接続される。各光ネットワークユニットＯＮＵ’１からＯＮＵ’ｎの入力端子が、出力マトリックスＯＭ１からＯＭｐの一つの出力マトリックスの出力端子に接続される。各入力マトリックスＩＭ１からＩＭｐの出力端子はスイッチングネットワークＳＮの入力端子に接続される。スイッチングネットワークＳＮの各出力端子は、出力マトリックスＯＭ１からＯＭｐの一つの出力マトリックスの入力端子に接続される。
【００３３】
入力マトリックスＩＭ１からＩＭｐおよび出力マトリックスＯＭ１からＯＭｐについては、図６を参照して後で説明する。
【００３４】
図４はこの第一の実施形態の動作を例によって説明する。その例では、
−光ネットワークユニットＯＮＵ１に接続されているユーザ端末Ｔ１が、ユーザ端末Ａに宛てられているデータ（電話回線サンプルまたはデータマイクロパケット）を含んでいるセルＣＬ１０を送り、
−光ネットワークＯＮＵ１に接続されているユーザ端末Ｔ２が、ユーザ端末Ｂに宛てられているデータを含んでいるセルＣＬ１１を送り、
−光ネットワークユニットＯＮＵ３に接続されているユーザ端末Ｔ３が、ユーザ端末Ｃに宛てられているデータを含んでいるセルＣＬ１２を送る。
【００３５】
ユーザ端末ＡとＣは光ネットワークユニットＯＮＵ’１に接続され、ユーザ端末Ｂが光ネットワークユニットＯＮＵ’２に接続される。ユーザ端末Ａ、Ｂ、Ｃは同じ出力マトリックスＯＭ１に接続されており、それら三つのユーザ端末に宛てられているデータを同じコンテナにまとめることが可能であり、かつ出力マトリックスＯＭ１に関する限りは、このコンテナを単一のエンティティとして処理することが可能である。マトリックスＯＭ１の機能は、一方ではユーザ端末ＡとＣへ宛てられ、他方ではユーザ端末Ｂへ宛てられているデータを、異なって経路指定する、すなわち、それぞれ出力リンクＯＬ１とＯＬ２へ宛てることである。スイッチングネットワークＳＮの機能は、この例では二つのセルをおのおの含むコンテナへ、二つのセルを個々に同じ経路で経路指定することによって、二つのセルがコンテナを構成していることを知ることなしに、コンテナまで経路指定することである。
【００３６】
この例では、光ネットワークユニットＯＮＵ１は、Ａへ宛てられたデータとＢへ宛てられたデータを含む複合セルＣＬ１３を形成する。光ネットワークユニットＯＮＵ３は、セルＣＬ１２のペイロードを変更することなしに、そのセルを送る。入力マトリックスＩＭ１は連続する二つのセルＣＬ１４とＣＬ１５で構成されたコンテナＣＴ６を形成し、それぞれの宛先に到達する前に出力マトリックスＯＭ１を通らなければならない全てのデータをそのコンテナに置く。したがって、Ａ、Ｂ、Ｃへ宛てられたデータはコンテナＣＴ６の中に置かれる。ネットワークＳＮは二つのセルＣＬ１４とＣＬ１５を、マトリックスＯＭ１の入力端子に接続されているネットワークＳＮの任意の出力端子まで経路指定する。
【００３７】
マトリックスＯＭ１はコンテナＣＴ６を分割して、それが含んでいるデータを、光ネットワークユニットＯＮＵ’１とＯＮＵ’２へそれぞれ宛てられている二つのセルＣＬ１６とＣＬ１７に含んでいるデータを置く。セルＣＬ１６は複合セルであって、Ａに宛てられたデータとＢに宛てられたデータを含む。セルＣＬ１７はＣに宛てられたデータのみを含むセルである。光ネットワークユニットＯＭＵ’２はセルＣＬ１７を、そのペイロードを変更することなしに、ユーザ端末Ｂへ送る。光ネットワークユニットＯＮＵ’１は複合セルＣＬ１６を二つのセルＣＬ１８とＣＬ１９に分割する。それらのセルＣＬ１８とＣＬ１９は、Ａに宛てられたデータのみと、Ｃに宛てられたデータのみとをそれぞれ含む。
【００３８】
図５は本発明のスイッチングノードの第二の実施形態のブロック図を示す。この第二の実施形態は、
−光ネットワークユニットＯＮＵ１からＯＮＵｎに接続されているｎ個の入力リンクＩＬ１からＩＬｎと、ｎ個の光ネットワークユニットＯＮＵ’１からＯＮＵ’ｎにそれぞれ接続されているｎ個の出力リンクＯＬ１からＯＬｎと、
−ｎ個の主入力端子と、ｎ個の主出力端子と、ｎ個の補助入力端子と、ｎ個の補助出力端子とを有する通常のＡＴＭスイッチングネットワークＳＮ’と、
−ネットワークＳＮ’のｎ個の補助出力端子にそれぞれ接続されているｎ個の入力端子と、ネットワークＳＮ’のｎ個の補助入力端子にそれぞれ接続されているｎ個の出力端子とを有する、補助ＡＴＭスイッチングネットワークＡＳＮと
を含む。
【００３９】
この例では補助ネットワークＡＳＮは、
−ｎ個の入力端子とｎ個の出力端子を有する通常のＡＴＭスイッチングマトリックスＭＯと、
−この簡単にした例では、二つの入力端子と二つの出力端子をおのおの有するｑ個の入力マトリックスＩＭ’１からＩＭ’ｑと、
−この簡単にした例では、二つの入力端子と二つの出力端子をおのおの有するｑ個の出力マトリックスＯＭ’１からＯＭ’ｑと
を含む。
【００４０】
マトリックスＩＭ’１からＩＭ’ｑの入力端子はネットワークＡＳＮのｎ個の入力端子を構成する。それらの出力端子はマトリックスＭ０のｎ個の入力端子にそれぞれ接続される。マトリックスＭ０のｎ個の出力端子は出力マトリックスＯＭ’１からＯＭ’ｑの入力端子にそれぞれ接続される。それらの出力マトリックスの出力端子はネットワークＡＳＮのｎ個の出力端子をそれぞれ構成する。後で図６を参照して入力マトリックスＩＭ’１からＩＭ’ｑと、出力マトリックスＯＭ’１からＯＭ’ｑについて説明する。
【００４１】
図５は、
−光ネットワークユニットＯＮＵ１に接続されているユーザ端末Ｔ１が、ユーザ端末Ａに宛てられているデータを含んでいるセルＣＬ２１を送り、
−光ネットワークユニットＯＮＵ１に接続されているユーザ端末Ｔ２が、ユーザ端末Ｂに宛てられているデータを含んでいるセルＣＬ２２を送り、
−光ネットワークユニットＯＮＵ３に接続されているユーザ端末Ｔ３が、ユーザ端末Ｃに宛てられているデータを含んでいるセルＣＬ２３を送る
ような状況におけるこの第二の実施形態の動作を示す。
【００４２】
ユーザ端末ＡとＣは同じ光ネットワークユニットＯＮＵ’１に接続され、ユーザ端末Ｂは光ネットワークユニットＯＮＵ’２に接続される。Ａ、Ｂ、Ｃに宛てられているデータを経路のほとんどを介して同じコンテナにまとめることが可能であり、ネットワークＳＮ’は、そのコンテナを最後の可能な時刻に分配し、データをそれぞれ宛先に経路指定する。
【００４３】
光ネットワークユニットＯＮＵ１は、ユーザ端末ＡとＢへ宛てられたデータをまとめることによって複合セルＣＬ２４を形成する。光ネットワークユニットＯＮＵ３は、セルＣＬ２３のペイロードを変更することなしに、そのセルを送る。セルＣＬ２４とＣＬ２３を補助ネットワークＡＳＮの二つの入力端子まで経路指定して、光ネットワークユニットＯＮＵ’１を通じて送るデータと、光ネットワークユニットＯＮＵ’２を通じて送るデータとを含んでいる、コンテナＣＴ７を補助ネットワークＡＳＮが形成できるようにするために、ネットワークＳＮ’は最初に用いられる。それら二つの入力端子は同じ入力マトリックスＩＭ’１に対応する。コンテナＣＴ７は連続する二つのセルＣＬ２５とＣＬ２６で構成される。セルＣＬ２５は端末Ａへ宛てられたデータと端末Ｂへ宛てられたデータを運ぶ。セルＣＬ２６は端末Ｃへ宛てられたデータを運ぶ。セルＣＬ２５は端末Ａへ宛てられたデータと端末Ｂへ宛てられたデータを運ぶ。セルＣＬ２６は端末Ｃへ宛てられたデータを運ぶ。コンテナＣＴ７は、ネットワークＳＮ’の補助入力端子まで、マトリックスＭ０と出力マトリックス（たとえば、ＯＭ’ｑ）によって経路指定される。その後で、コンテナＣＴ７を構成する二つのセルＣＬ２５とＣＬ２６を、対応する補助ネットワークＡＳＮの入力端子へ、たとえば、入力マトリックスＩＭ’ｑに接続されているネットワークＳＮ’の補助出力端子まで、全く同じ経路で経路指定するために、二回目の時も後者を用いる。
【００４４】
マトリックスＩＭ’ｑとマトリックスＭ０はコンテナを出力マトリックスＯＭ’１まで経路指定する。その出力マトリックスは、それぞれの光ネットワークユニットＯＮＵ’１とＯＮＵ’２を介して通される二つのセルＣＬ２８とＣＬ２９にコンテナＣＴ７を分割するというタスク（task）を有する。セルＣＬ２８は複合セルであって、Ａに宛てられたデータと、Ｃに宛てられたデータとを含む。セルＣＬ２９はＢに宛てられたデータを含む。その後で、ネットワークＳＮ’は、３回目に、それら二つのセルＣＬ２８とＣＬ２９をそれぞれの光ネットワークユニットＯＮＵ’１とＯＮＵ’２まで送るそれぞれのリンクＯＬ１、ＯＬ２へ経路指定する。ユニットＯＮＵ’１は複合セルＣＬ２８を二つのセルＣＬ３０とＣＬ３１に分割する。それらのセルＣＬ３０とＣＬ３１は、Ａに宛てられたデータのみと、Ｃに宛てられたデータのみとをそれぞれ含む。ユニットＯＮＵ’２はセルＣＬ２９を、そのペイロードを変更することなしに、ユーザ端末Ｂへ送る。
【００４５】
Ａ、Ｂ、Ｃへ宛てられたデータはネットワークＳＮ’を３回通り、図４に示す実施形態では、そのデータはそのネットワークを１回だけ通されることに注目されたい。したがって、第二の実施形態はより多くのスイッチング資源を消費する。しかし、第二の実施形態は、ある程度までネットワークＳＮ’の構造に並列である、ネットワークＡＳＮの構造がそのネットワークＡＳＮに起きるある障害を修理できるために、より信頼できるという利点を持ち、一方第一の実施形態では入力マトリックスＩＭ１からＩＭｐのいずれか、または出力マトリックスＯＭ１からＯＭｐのいずれかに起きる障害を修理できない。
【００４６】
図６は、図４と図５に示す実施形態で使用する、マトリックスＩＭ１からＩＭｐ、ＯＭ１からＯＭｐ、ＩＭ’１からＩＭ’ｑ、ＯＭ’１からＯＭ’ｑのいずれかを構成できるマトリックスＡＭのブロック図を示す。このマトリックスＡＭは、
−Ｎ個の入力端子Ｉ１からＩＮ、
−それぞれの入力端子が入力端子Ｉ１からＩＮの一つに接続される、それぞれの入力端子をおのおの有するＮ個の入力回路ＩＣ１からＩＣＮ、
−同期電話回線サンプルを経路指定するため専用の第一のマーカメモリＭ１、
−同期電話回線サンプルに専用の第一のスペーススイッチＳ１、
−データマイクロパケットを経路指定するため専用の第二のマーカメモリＭ２、
−データマイクロパケットに専用の第二のスペーススイッチＳ２、
−Ｎ個の出力回路ＯＣ１からＯＣＮ、
−出力回路ＯＣ１からＯＣＮの一つの出力回路のそれぞれの出力端子におのおの接続されるＮ個の出力端子Ｏ１からＯＮ、
−マトリックスＡＭの各サブシステムを制御する制御ユニットＣＵ
を含む。
【００４７】
各入力回路ＩＣ１からＩＣＮは、それぞれの入力端子Ｉ１からＩＮに受けたセルを記憶するためのレジスタを含む。セルは、制御ユニットＣＵによって供給されるクロック信号（図示せず）の制御の下に直列に受けられ、メモリに書き込まれる。
【００４８】
マーカメモリＭ１の書込みアドレス入力端子が制御ユニットＣＵの出力端子に結合され、読出しアドレス入力端子が各入力回路ＩＣ１からＩＣＮの出力端子に結合されて、セルヘッダＨＤを受ける。マーカメモリＭ１のデータ入力端子が制御ユニットＣＵの出力端子に接続される。マーカメモリＭ１の内容は制御ユニットＣＵによって供給され、呼出しセットアップ（set-up）中に制御ユニットＣＵの制御の下に書き込まれる。
【００４９】
入力端子Ｉ１からＩＮの一つに終端する各論理チャネルは、その論理チャネルをサポートする各セルのヘッダＨＤに含まれている仮想回線群識別子と仮想回線識別子によって識別される。入来する（incoming）各論理チャネルに対して、マーカメモリＭ１は、同じ線上において、
−入来論理チャネルによって運ばれ、入来セル中のそれらのサンプルの位置を示す、同期電話回線の識別子と、
−出（outgoing）論理チャネルの識別子と、出力端子Ｏ１からＯＮの識別子と、論理チャネルをサポートする各出て行くセル中の電話回線サンプルに割当てられた位置を示す識別子と、
−各セルが、同期電話回線サンプルのみを含む第一の部分と、データマイクロパケットのみを含む第二の部分とをおのおの有するような、それを超えると、入来セルの内容がデータマイクロパケットを運ぶ、セルごとに変化する、位置Ｘの指示と
を含む。
【００５０】
このデータは信号リンク（図示せず）によって制御ユニットＣＵへ供給される。
【００５１】
メモリＭ１の第一のデータ出力端子が入力回路ＩＣ１からＩＣＮの共通入力端子に接続されて、それを越えるとセルのペイロードがマイクロパケットを運ぶような、位置の指示Ｘをその共通入力端子に供給する。メモリＭ１の第二のデータ出力端子がスペーススイッチＳ１の制御入力端子に接続されて、マトリックスＡＭと、出論理チャネルにおける各セル内の同期電話回線サンプルの位置を識別する識別子との出力端子Ｏ１からＯＮの一つのアイデンティティ（identity）で構成された経路指定データＲ１をその制御入力端子に供給する。メモリＭ１の第三のデータ出力端子がスペーススイッチＳ１の入力端子に接続されて、出論理チャネルの識別子でほぼ構成されたヘッダＨＤ’をその入力端子に供給する。
【００５２】
スイッチＳ１は、Ｎ個の出力端子Ｏ１からＯＮに対する同期電話回線サンプルに専用されるセルの一部をそれぞれ記憶し、かつ、それらのサンプルを運ぶ各セルのヘッダＨＤ’を記憶するためのＮ個のレジスタＲＧ１からＲＧＮを有する。スペーススイッチＳ１のタスクは、各入来セルの第一の部分に含まれている同期電話回線サンプルを出力回路ＯＣ１からＯＣＮの一つに切替えることはできる。
【００５３】
各入来セルが含んでいるデータを切り替えるために十分な時間をとるために、各入来セルは入力回路ＩＣ１からＩＣＮの一つにおけるメモリに記憶される。受けた各セルのヘッダＨＤの内容が入力回路によってマーカメモリＭ１の読出しアドレス入力端子に供給される。このアドレスでマーカメモリＭ１を読み出すと、経路指定データＲ１がスペーススイッチＳ１の制御入力端子に供給されて、それが、出力回路ＯＣ１からＯＣＮへそれぞれ宛てられたサンプルを、レジスタＲＧ１からＲＧＮのおのおのに記憶するようにする。それらのデータはそれらのレジスタの、出て行くセル中でそれらが占める位置に対応する位置に記憶される。マーカメモリＭ１の読出しによって出て行くセルのヘッダＨＤ’も供給される。このヘッダもレジスタＲＧ１からＲＧＮの一つに記憶される。その後で、各レジスタＲＧ１からＲＧＮの内容が出力回路ＯＣ１からＯＣＮの一つに転送され、そこで出て行くセルに挿入される。
【００５４】
マーカメモリＭ１はまた、それを超えると入来セルの内容がデータマイクロパケットを運ぶ位置の指示Ｘを入力回路ＩＣ１からＩＣＮに供給する。こうして各入力回路ＩＣ１からＩＣＮは位置Ｘを知り、そこからデータマイクロパケットの読出しを開始できる。
【００５５】
マーカメモリＭ２はそれらのマイクロパケットの経路指定に専用される。そのデータ入力端子が制御ユニットＣＵの出力端子に接続され、書込みアドレス入力端子が制御ユニットＣＵの出力端子に接続され、読出しアドレス入力端子が入力回路ＩＣ１ないしＩＣＮの共通出力端子に接続され、二つのデータ出力端子がスペーススイッチＳ２の二つの入力端子にそれぞれ接続される。マーカメモリＭ２は経路指定データＲ２を含む。そのデータは、マトリックスＡＭの出力端子Ｏ１からＯＮの一つを識別するアイデンティティで構成され、かつ各データマイクロパケットについての新しいラベルＬ’を含む。
【００５６】
入力回路ＩＣ１からＩＣＮの一つの出力端子がスペーススイッチＳ２の入力端子に接続されて、各データマイクロパケットに含まれているデータＤをその入力端子に供給する。入力回路ＩＣ１からＩＣＮの他の出力端子がマーカメモリＭ２の読出しアドレス入力端子に接続されて、各データマイクロパケットのラベルＬをその入力端子に供給する。データマイクロパケットが入力回路で読み出されると、マーカメモリＭ２がアドレスＬで読み出される。マーカメモリＭ２の出力端子がそのデータパケットに対する新しいラベルＬ’をスペーススイッチＳ２の入力端子に供給する。後者は、新しいラベルＬ’とデータＤで構成された各データマイクロパケットを、出力回路ＯＣ１からＯＣＮの一つにそれぞれ対応する待ち行列（queue）Ｑ１からＱＮに記憶する。それらの待ち行列Ｑ１からＱＮを用いて、データマイクロパケットアドレスが同じ出力端子Ｏ１からＯＮに同時に到達したことに起因する競合問題（contention  problem）を解決する。それらの待ち行列は通常のやり方で管理する。
【００５７】
スペーススイッチＳ２の待ち行列Ｑ１からＱＮの出力端子が出力回路ＯＣ１からＯＣＮのそれぞれの入力端子に接続されて、新しいラベルＬ’とデータＤでおのおの構成されているデータマイクロパケットをそれらの入力端子に供給する。出力回路ＯＣ１からＯＣＮの読出しが、リンク（図示せず）を介して制御回路ＣＵによって定期的に指令される。各出力回路においてこのようにして読み出されたセルは、その出力回路に対応する出力端子Ｏ１からＯＮへ直列に供給される。
【図面の簡単な説明】
【図１】一連のセル内に置かれて、セルの長さの整数倍でない長さを持つ一連のデータコンテナを示す線図である。
【図２】標準セルの長さの２倍に等しい長さをおのおの有するコンテナの一つの特定の例を示す図である。
【図３】標準セルの長さの２倍に等しい長さをおのおの有するコンテナの一つの特定の例を示す図である。
【図４】本発明のスイッチングノードの第一の実施形態のブロック図である。
【図５】本発明のスイッチングノードの第二の実施形態のブロック図である。
【図６】それらの実施形態の両方で使用できるスイッチングマトリックスを示す図である。
【符号の説明】
ＣＬ１、ＣＬ２、ＣＬ３  セル
ＣＴ１、ＣＴ２、ＣＴ３  コンテナ
Ｆ１、Ｆ２、Ｆ３  フラッグ
ＬＤ１、ＬＤ２  負荷
ＰＬ１、ＰＬ２、ＰＬ３  ペイロード
【図１】
0003618915.tif 000002
【図２】
0003618915.tif 000003
【図３】
0003618915.tif 000004
【図４】
0003618915.tif 000005
【図５】
0003618915.tif 000006
【図６】
0003618915.tif 000007