(57)【特許請求の範囲】
【請求項１】
一端が電圧源に接続された第１の抵抗と、
コレクタとベースが前記第１の抵抗の他端に接続された第１のトランジスタと、
コレクタとベースが前記第１のトランジスタのエミッタに接続された第２のトランジスタと、
コレクタとベースが前記第２のトランジスタのエミッタに接続され、エミッタが接地された第３のトランジスタと、
ベースが前記第１の抵抗の他端に接続され、コレクタが前記電圧源に接続された第４のトランジスタと、
一端が前記第４のトランジスタのエミッタに接続された第２の抵抗と、
コレクタとベースが前記第２の抵抗の他端に接続された第５のトランジスタと、
コレクタとベースが前記第５のトランジスタのエミッタに接続され、エミッタが接地された第６のトランジスタと、
コレクタが前記電圧源に接続され、エミッタが前記第４のトランジスタのエミッタに接続された第７のトランジスタと、
一端が前記第７のトランジスタのエミッタに接続された第３の抵抗と、
コレクタが前記第３の抵抗の他端に接続され、ベースが前記第５のトランジスタのベースに接続された第８のトランジスタと、
コレクタとベースが前記第８のトランジスタのエミッタに接続された第９のトランジスタと、
一端が前記第９のトランジスタのエミッタに接続され、他端が接地された第４の抵抗と、
ベースが前記第８のトランジスタのコレクタに接続された第１０のトランジスタと、
一端が前記第１０のトランジスタのエミッタに接続され、他端が接地された第５の抵抗と、
ベースが前記第８のトランジスタのベースに接続され、エミッタが前記第１０のトランジスタのエミッタに接続された第１１のトランジスタと、
出力端が前記第１０のトランジスタのコレクタに接続され、入力端が前記第１１のトランジスタのコレクタに接続されたカレントミラー回路と、
コレクタが前記電圧源に接続され、ベースが前記第１０のトランジスタのコレクタに接続され、エミッタが出力端子に接続された第１２のトランジスタと、
一端が前記第１２のトランジスタのエミッタに接続され、他端が第７のトランジスタのベースに接続された第６の抵抗と、
一端が前記第６の抵抗の他端に接続され、他端が接地された第７の抵抗と、を具備したことを特徴とする定電圧回路。
【請求項２】
一端が電圧源に接続された第１の抵抗と、
コレクタとベースが前記第１の抵抗の他端に接続された第１のトランジスタと、
コレクタとベースが前記第１のトランジスタのエミッタに接続された第２のトランジスタと、
コレクタとベースが前記第２のトランジスタのエミッタに接続され、エミッタが接地された第３のトランジスタと、
ベースが前記第１の抵抗の他端に接続され、コレクタが前記電圧源に接続された第４のトランジスタと、
一端が前記第４のトランジスタのエミッタに接続された第２の抵抗と、
コレクタとベースが前記第２の抵抗の他端に接続された第５のトランジスタと、
コレクタとベースが前記第５のトランジスタのエミッタに接続され、エミッタが接地された第６のトランジスタと、
コレクタが前記電圧源に接続され、エミッタが前記第４のトランジスタのエミッタに接続された第７のトランジスタと、
一端が前記第７のトランジスタのエミッタに接続された第３の抵抗と、
コレクタが前記第３の抵抗の他端に接続され、ベースが前記第５のトランジスタのベースに接続された第８のトランジスタと、
コレクタとベースが前記第８のトランジスタのエミッタに接続された第９のトランジスタと、
一端が前記第９のトランジスタのエミッタに接続され、他端が接地された第４の抵抗と、
ベースが前記第８のトランジスタのコレクタに接続され、コレクタが前記第７のトランジスタのベースに接続された第１０のトランジスタと、
一端が前記第１０のトランジスタのエミッタに接続され、他端が接地された第５の抵抗と、
ベースが前記第８のトランジスタのベースに接続され、エミッタが前記第１０のトランジスタのエミッタに接続された第１１のトランジスタと、
出力端が前記第１０のトランジスタのコレクタに接続され、入力端が前記第１１のトランジスタのコレクタに接続されたカレントミラー回路と、
一端が前記第７のトランジスタのエミッタに接続され、他端が出力端子に接続された第６の抵抗と、
一端が前記第６の抵抗の他端に接続され、他端が接地された第７の抵抗と、を具備したことを特徴とする定電圧回路。
【請求項３】
前記第５と第４のトランジスタのエミッタ面積比と、前記第８と第４のトランジスタのエミッタ面積比とを異ならせ、および
前記第６と第４のトランジスタのエミッタ面積比と、前記第９と第４のトランジスタのエミッタ面積比とを異ならせた、
ことを特徴とする請求項１または請求項２に記載の定電圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、定電圧回路に関する。
【０００２】
【従来の技術】
図４に、従来の定電圧回路の構成を示す。抵抗Ｒ１、ダイオード接続されたＮＰＮトランジスタＱ２、Ｑ３、ＮＰＮトランジスタＱ４は、電圧ＶＣＣを印加時、抵抗Ｒ２、Ｒ３、Ｒ４、ダイオード接続されたＮＰＮトランジスタＱ５、ＮＰＮトランジスタＱ８からなる回路の動作を安定させるためのスタータ回路である。
【０００３】
抵抗Ｒ２、Ｒ３、Ｒ４、ＮＰＮトランジスタＱ５、Ｑ８からなる回路の動作が安定すると、エミッタ電圧が上昇して、ＮＰＮトランジスタＱ４は、カットオフとなる。
【０００４】
その後は、抵抗Ｒ２、Ｒ３、Ｒ４、ＮＰＮトランジスタＱ５、Ｑ８からなる回路には、オンとなったＮＰＮトランジスタＱ７から電流が供給される。
【０００５】
ＮＰＮトランジスタＱ７のベース電圧は、抵抗Ｒ３に発生する熱電圧に比例した電圧と、ＮＰＮトランジスタＱ７のベース・エミッタ間電圧と、ＮＰＮトランジスタＱ１０のベース・エミッタ間電圧との和である。
【０００６】
出力Ｖｏｕｔは、ＮＰＮトランジスタＱ７のベース電圧と、抵抗Ｒ６とＲ７の抵抗比で決まる。
【０００７】
ＮＰＮトランジスタＱ７とＱ１０のベース・エミッタ間電圧は、それぞれ負の温度係数を持つ。抵抗Ｒ３に発生する電圧は、熱電圧に比例し、正の温度係数を持つ。ＮＰＮトランジスタＱ７のベース電圧、即ち出力Ｖｏｕｔの温度特性は、抵抗Ｒ３に発生する電圧の温度係数と、ＮＰＮトランジスタＱ７およびＱ１０ベース・エミッタ間電圧の温度係数によって調整できるという利点を持つ。
【０００８】
【発明が解決しようとする課題】
ＮＰＮトランジスタＱ５のエミッタで生じたノイズは、抵抗Ｒ３、Ｒ４、ＮＰＮトランジスタＱ８で増幅される。この増幅されたノイズは、ＮＰＮトランジスタＱ１０で更に増幅され、ＮＰＮトランジスタＱ１２を介して出力される。
【０００９】
更にＮＰＮトランジスタＱ７のベースで生じたノイズは、抵抗Ｒ３を介してＮＰＮトランジスタＱ１０で増幅される。この増幅されたノイズは、ＮＰＮトランジスタＱ１２を介して出力される。
【００１０】
図５に、ノイズ特性図を示す。
【００１１】
このように、従来の定電圧回路では出力ノイズが大きくなるという問題を生じてしまい、出力端子側に大容量のコンデンサを使用したフィルタを必要とした。このコンデンサは、ＩＣ内に設けることは不可能であり、コンデンサ接続用の端子を必要とした。
【００１２】
そこで本発明は、出力ノイズの小さい定電圧回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
（第１の解決手段）
本発明の定電圧回路は、
一端が電圧源に接続された第１の抵抗と、
コレクタとベースが前記第１の抵抗の他端に接続された第１のトランジスタと、
コレクタとベースが前記第１のトランジスタのエミッタに接続された第２のトランジスタと、
コレクタとベースが前記第２のトランジスタのエミッタに接続され、エミッタが接地された第３のトランジスタと、
ベースが前記第１の抵抗の他端に接続され、コレクタが前記電圧源に接続された第４のトランジスタと、
一端が前記第４のトランジスタのエミッタに接続された第２の抵抗と、
コレクタとベースが前記第２の抵抗の他端に接続された第５のトランジスタと、
コレクタとベースが前記第５のトランジスタのエミッタに接続され、エミッタが接地された第６のトランジスタと、
コレクタが前記電圧源に接続され、エミッタが前記第４のトランジスタのエミッタに接続された第７のトランジスタと、
一端が前記第７のトランジスタのエミッタに接続された第３の抵抗と、
コレクタが前記第３の抵抗の他端に接続され、ベースが前記第５のトランジスタのベースに接続された第８のトランジスタと、
コレクタとベースが前記第８のトランジスタのエミッタに接続された第９のトランジスタと、
一端が前記第９のトランジスタのエミッタに接続され、他端が接地された第４の抵抗と、
ベースが前記第８のトランジスタのコレクタに接続された第１０のトランジスタと、
一端が前記第１０のトランジスタのエミッタに接続され、他端が接地された第５の抵抗と、
ベースが前記第８のトランジスタのベースに接続され、エミッタが前記第１０のトランジスタのエミッタに接続された第１１のトランジスタと、
出力端が前記第１０のトランジスタのコレクタに接続され、入力端が前記第１１のトランジスタのコレクタに接続されたカレントミラー回路と、
コレクタが前記電圧源に接続され、ベースが前記第１０のトランジスタのコレクタに接続され、エミッタが出力端子に接続された第１２のトランジスタと、
一端が前記第１２のトランジスタのエミッタに接続され、他端が第７のトランジスタのベースに接続された第６の抵抗と、
一端が前記第６の抵抗の他端に接続され、他端が接地された第７の抵抗と、を具備したことを特徴とする。
【００１４】
（第２の解決手段）
本発明の定電圧回路は、
一端が電圧源に接続された第１の抵抗と、
コレクタとベースが前記第１の抵抗の他端に接続された第１のトランジスタと、
コレクタとベースが前記第１のトランジスタのエミッタに接続された第２のトランジスタと、
コレクタとベースが前記第２のトランジスタのエミッタに接続され、エミッタが接地された第３のトランジスタと、
ベースが前記第１の抵抗の他端に接続され、コレクタが前記電圧源に接続された第４のトランジスタと、
一端が前記第４のトランジスタのエミッタに接続された第２の抵抗と、
コレクタとベースが前記第２の抵抗の他端に接続された第５のトランジスタと、
コレクタとベースが前記第５のトランジスタのエミッタに接続され、エミッタが接地された第６のトランジスタと、
コレクタが前記電圧源に接続され、エミッタが前記第４のトランジスタのエミッタに接続された第７のトランジスタと、
一端が前記第７のトランジスタのエミッタに接続された第３の抵抗と、
コレクタが前記第３の抵抗の他端に接続され、ベースが前記第５のトランジスタのベースに接続された第８のトランジスタと、
コレクタとベースが前記第８のトランジスタのエミッタに接続された第９のトランジスタと、
一端が前記第９のトランジスタのエミッタに接続され、他端が接地された第４の抵抗と、
ベースが前記第８のトランジスタのコレクタに接続され、コレクタが前記第７のトランジスタのベースに接続された第１０のトランジスタと、
一端が前記第１０のトランジスタのエミッタに接続され、他端が接地された第５の抵抗と、
ベースが前記第８のトランジスタのベースに接続され、エミッタが前記第１０のトランジスタのエミッタに接続された第１１のトランジスタと、
出力端が前記第１０のトランジスタのコレクタに接続され、入力端が前記第１１のトランジスタのコレクタに接続されたカレントミラー回路と、
一端が前記第７のトランジスタのエミッタに接続され、他端が出力端子に接続された第６の抵抗と、
一端が前記第６の抵抗の他端に接続され、他端が接地された第７の抵抗と、を具備したことを特徴とする。
【００１５】
【発明の実施の形態】
（第１の実施例）
図１に、本発明の定電圧回路の第１の実施例の構成を示す。
【００１６】
抵抗Ｒ１の一端は、電圧源ＶＣＣに接続されている。ＮＰＮトランジスタＱ１のコレクタおよびベースは、抵抗Ｒ１の他端に接続されている。ＮＰＮトランジスタＱ２のコレクタおよびベースは、ＮＰＮトランジスタＱ１のエミッタに接続されている。ＮＰＮトランジスタＱ３のコレクタおよびベースは、ＮＰＮトランジスタＱ２のエミッタに接続され、エミッタは接地されている。
【００１７】
このように、ＮＰＮトランジスタＱ１、Ｑ２、Ｑ３は、ダイオード接続となっている。
【００１８】
トランジスタＱ４のコレクタは、電圧源ＶＣＣに接続され、ベースは抵抗Ｒ１の他端に接続されている。抵抗Ｒ２の一端は、ＮＰＮトランジスタＱ４のエミッタに接続されている。ＮＰＮトランジスタＱ５のコレクタおよびベースは、抵抗Ｒ２の他端に接続されている。ＮＰＮトランジスタＱ６のコレクタおよびベースは、ＮＰＮトランジスタＱ５のエミッタに接続され、エミッタは接地されている。
【００１９】
ＮＰＮトランジスタＱ７のコレクタは、電圧源ＶＣＣに接続され、エミッタはＮＰＮトランジスタＱ４のエミッタに接続されている。抵抗Ｒ３の一端は、ＮＰＮトランジスタＱ７のエミッタに接続されている。ＮＰＮトランジスタＱ８のコレクタは、抵抗Ｒ３の他端に接続され、ベースはＮＰＮトランジスタＱ５のベースに接続されている。ＮＰＮトランジスタＱ９のコレクタおよびベースは、ＮＰＮトランジスタＱ８のエミッタに接続されている。抵抗Ｒ４の一端は、ＮＰＮトランジスタＱ９のエミッタに接続され、他端は接地されている。
【００２０】
ＮＰＮトランジスタＱ５、Ｑ６、Ｑ９は、ダイオード接続である。
【００２１】
またＮＰＮトランジスタＱ５のエミッタ面積は、ＮＰＮトランジスタＱ４のエミッタ面積の２倍である。ＮＰＮトランジスタＱ６のエミッタ面積は、ＮＰＮトランジスタＱ４のエミッタ面積の略２倍である。
【００２２】
更にＮＰＮトランジスタＱ７のエミッタ面積は、ＮＰＮトランジスタＱ４のエミッタ面積の４倍である。ＮＰＮトランジスタＱ８のエミッタ面積は、ＮＰＮトランジスタＱ４のエミッタ面積の８倍である。ＮＰＮトランジスタＱ９のエミッタ面積は、ＮＰＮトランジスタＱ４のエミッタ面積の８倍である。
【００２３】
ＮＰＮトランジスタＱ１０のベースは、ＮＰＮトランジスタＱ８のコレクタに接続され、コレクタは、ＰＮＰトランジスタＱ１３，Ｑ１４，抵抗Ｒ８，抵抗Ｒ９からなるカレントミラー回路の出力端に接続されている。抵抗Ｒ５の一端は、ＮＰＮトランジスタＱ１0のエミッタに接続され、他端は接地されている。ＮＰＮトランジスタＱ１１のベースは、ＮＰＮトランジスタＱ８のベースに接続され、エミッタはＮＰＮトランジスタＱ１０のエミッタに接続され、コレクタは前記カレントミラー回路の入力端に接続されている。なおＮＰＮトランジスタＱ１０とＱ１１で差動対を構成する。
【００２４】
ＮＰＮトランジスタＱ１２のベースは、前記カレントミラー回路の出力端に接続され、コレクタは電圧源ＶＣＣに接続され、エミッタは出力端子（図示せず）に接続されている。抵抗Ｒ６の一端は、ＮＰＮトランジスタＱ１２のエミッタに接続され、他端はＮＰＮトランジスタＱ７のベースに接続されている。抵抗Ｒ７の一端は抵抗Ｒ６の他端に接続され、他端は接地されている。
【００２５】
発振防止用のコンデンサＣの一端は、前記カレントミラー回路の出力端に接続され、他端は接地されている。
【００２６】
抵抗Ｒ１、ダイオード接続されたＮＰＮトランジスタＱ１、Ｑ２、Ｑ３、ＮＰＮトランジスタＱ４は、電圧ＶＣＣを印加時、抵抗Ｒ２、Ｒ３、Ｒ４、ダイオード接続されたＮＰＮトランジスタＱ５、Ｑ６、Ｑ９、ＮＰＮトランジスタＱ８からなる回路の動作を安定させるためのスタータ回路である。
【００２７】
抵抗Ｒ２、Ｒ３、Ｒ４、ダイオード接続されたＮＰＮトランジスタＱ５、Ｑ６、Ｑ９、ＮＰＮトランジスタＱ８からなる回路の動作が安定すると、エミッタ電圧が上昇して、ＮＰＮトランジスタＱ４は、カットオフとなる。
【００２８】
その後は、抵抗Ｒ２、Ｒ３、Ｒ４、ダイオード接続されたＮＰＮトランジスタＱ５、Ｑ６、Ｑ９、ＮＰＮトランジスタＱ８からなる回路には、オンとなったＮＰＮトランジスタＱ７から電流が供給される。
【００２９】
ＮＰＮトランジスタＱ７のベース電圧は、抵抗Ｒ３に発生する熱電圧に比例した電圧と、ＮＰＮトランジスタＱ７のベース・エミッタ間電圧と、ＮＰＮトランジスタＱ５のベース・エミッタ間電圧と、ＮＰＮトランジスタＱ６のベース・エミッタ間電圧との和である。
【００３０】
出力Ｖｏｕｔは、ＮＰＮトランジスタＱ７のベース電圧と、抵抗Ｒ６とＲ７の抵抗比によって決まる。
【００３１】
ＮＰＮトランジスタＱ７とＱ５とＱ６のベース・エミッタ間電圧は、それぞれ負の温度係数を持つ。抵抗Ｒ３に発生する電圧は、熱電圧に比例し、正の温度特性を持つ。ＮＰＮトランジスタＱ７のベース電圧、即ち出力Ｖｏｕｔの温度特性は、抵抗Ｒ３に発生する電圧の温度係数と、ＮＰＮトランジスタＱ７とＱ５とＱ６のベース・エミッタ間電圧の温度係数によって調整できるという利点を持つ。
【００３２】
ＮＰＮトランジスタＱ６のエミッタで生じたノイズは、抵抗Ｒ３、Ｒ４、ＮＰＮトランジスタＱ８、Ｑ９からなる回路で増幅される。しかしながら、ダイオード接続されたＱ６とＱ９を追加することと、ＮＰＮトランジスタＱ５とＱ８のエミッタ面積比を変えることと、ＮＰＮトランジスタＱ６とＱ９のエミッタ面積比を変えること、とで抵抗Ｒ３とＲ４の抵抗比を小さくできる。
【００３３】
このため、抵抗Ｒ３、Ｒ４、ＮＰＮトランジスタＱ８、Ｑ９からなる回路による増幅度が小さくなる。従って、ＮＰＮトランジスタＱ１０とＱ１１に供給されるノイズが小さくなり、ＮＰＮトランジスタＱ１２を介して出力されるノイズは、小さくなる。
【００３４】
更にＮＰＮトランジスタＱ７のベースで生じたノイズは、抵抗Ｒ３を介して、ＮＰＮトランジスタＱ１０に供給される。またＮＰＮトランジスタＱ７のベースで生じたノイズは、抵抗Ｒ２を介して、ＮＰＮトランジスタＱ１１に供給される。ＮＰＮトランジスタＱ１０とＱ１１では、ノイズが同相となり、ノイズが打ち消し合って小さくなり、ＮＰＮトランジスタＱ１２を介して出力されるノイズは小さくなる。
【００３５】
図２に、ノイズ特性を示す。図２から、図５に示される従来のノイズ特性に比べ、出力ノイズが大幅に低減されていることが分かる。
【００３６】
（第２の実施例）
図３に、本発明の定電圧回路の第２の実施例の構成を示す。
【００３７】
第１の実施例との違いは、ＮＰＮトランジスタＱ１２を省略し、ＮＰＮトランジスタＱ７のエミッタとＧＮＤの間に、直列接続された抵抗Ｒ６とＲ７が接続されていることである。そして出力Ｖｏｕｔは、抵抗Ｒ６とＲ７の接続点より取り出される。またＮＰＮトランジスタＱ１０のコレクタは、ＮＰＮトランジスタＱ７のベースに接続されている。
【００３８】
ＮＰＮトランジスタＱ７のエミッタ電圧は、抵抗Ｒ３に発生する熱電圧に比例した電圧と、ＮＰＮトランジスタＱ５のベース・エミッタ間電圧と、ＮＰＮトランジスタＱ６のベース・エミッタ間電圧との和である。
【００３９】
出力Ｖｏｕｔは、ＮＰＮトランジスタＱ７のエミッタ電圧と、抵抗Ｒ６とＲ７の抵抗比で決まる。
【００４０】
ＮＰＮトランジスタＱ７のエミッタ電圧、即ち出力Ｖｏｕｔの温度特性は、抵抗Ｒ３に発生する電圧の温度係数と、ＮＰＮトランジスタＱ５とＱ６のベース・エミッタ間電圧の温度係数によって調整できるという利点を持つ。
【００４１】
ＮＰＮトランジスタＱ６のエミッタで生じたノイズは、抵抗Ｒ３、Ｒ４、ＮＰＮトランジスタＱ８、Ｑ９からなる回路で増幅される。しかしながら、ダイオード接続されたＱ６とＱ９を追加することと、ＮＰＮトランジスタＱ５とＱ８のエミッタ面積比を変えることと、ＮＰＮトランジスタＱ６とＱ９のエミッタ面積比を変えること、とで抵抗Ｒ３とＲ４の抵抗比を小さくできる。
【００４２】
このため、抵抗Ｒ３、Ｒ４、ＮＰＮトランジスタＱ８、Ｑ９からなる回路による増幅度が小さくなる。従って、抵抗Ｒ６とＲ７の接続点から出力されるノイズは、小さくなる。
【００４３】
更にＮＰＮトランジスタＱ７のベースでノイズが生じた場合、このノイズは、抵抗Ｒ３を介して、ＮＰＮトランジスタＱ１０に供給される。またＮＰＮトランジスタＱ７のベースで生じたノイズは、抵抗Ｒ２を介して、ＮＰＮトランジスタＱ１１に供給される。ＮＰＮトランジスタＱ１０とＱ１１では、ノイズが同相となり、ノイズが打ち消し合って小さくなり、ＮＰＮトランジスタＱ７のベースに帰還される。このため、ＮＰＮトランジスタＱ７のエミッタ、抵抗Ｒ６を介して出力されるノイズは、小さくなる。
【００４４】
【発明の効果】
以上本発明の定電圧回路によれば、出力ノイズを小さくすることができる。
【図面の簡単な説明】
【図１】本発明の定電圧回路の第１の実施例の構成を示す回路図である。
【図２】図１の定電圧回路のノイズ特性図である。
【図３】本発明の定電圧回路の第２の実施例の構成を示す回路図である。
【図４】従来の定電圧回路の構成を示す回路図である。
【図５】図４の定電圧回路のノイズ特性図である。
【符号の説明】
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７・・抵抗、Ｑ１，Ｑ２，Ｑ３，Ｑ５，Ｑ６，Ｑ９・・ダイオード接続されたＮＰＮトランジスタ、Ｑ４，Ｑ７，Ｑ８，Ｑ１０，Ｑ１１，Ｑ１２・・ＮＰＮトランジスタ、Ｒ８，Ｒ９，Ｑ１３，Ｑ１４・・カレントミラー回路。
【図１】
0003672806.tif 000002
【図２】
0003672806.tif 000003
【図３】
0003672806.tif 000004
【図４】
0003672806.tif 000005
【図５】
0003672806.tif 000006