(57)【特許請求の範囲】
【請求項１】
入力信号の中から制御電圧に応じて設定された同調周波数近傍のものを選択して出力する同調増幅器と、所定の基準周波数信号と前記同調増幅器の出力信号との周波数比較を行う位相比較器と、前記位相比較器による比較結果に応じた出力電圧を有するチャージポンプと、前記チャージポンプの出力から直流成分を取り出して前記制御電圧として前記同調増幅器に印加するローパスフィルタとを有する同調制御方式において、
前記同調増幅器は、
前記入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
抵抗値がほぼ等しい第１および第２の抵抗により構成されており、入力される交流信号が両端に印加される第１の直列回路と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗により構成されており、前記制御電圧に応じて時定数が変更可能であり前記交流信号が両端に印加される第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記リアクタンス素子と前記第３の抵抗の接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含み、互いに移相方向が反対となる２つの移相回路と、
入力される交流信号を所定の分圧比で分圧する分圧回路と、
を備え、前記２つの移相回路および前記分圧回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還インピーダンス素子の一方端に入力し、前記分圧回路に入力前の信号を同調出力として取り出すことを特徴とする同調制御方式。
【請求項２】
入力信号の中から制御電圧に応じて設定された同調周波数近傍のものを選択して出力する同調増幅器と、所定の基準周波数信号と前記同調増幅器の出力信号との周波数比較を行う位相比較器と、前記位相比較器による比較結果に応じた出力電圧を有するチャージポンプと、前記チャージポンプの出力から直流成分を取り出して前記制御電圧として前記同調増幅器に印加するローパスフィルタとを有する同調制御方式において、
前記同調増幅器は、
前記入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
抵抗値がほぼ等しい第１および第２の抵抗により構成されており、入力される交流信号が両端に印加される第１の直列回路と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗により構成され、前記制御電圧によって時定数が変更可能であり前記交流信号が両端に印加される第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記リアクタンス素子と前記第３の抵抗の接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含み、互いに移相方向が反対となる２つの移相回路と、
入力される交流信号の位相を変えずに出力する非反転回路と、
入力される交流信号を所定の分圧比で分圧する分圧回路と、
を備え、前記２つの移相回路、前記非反転回路および前記分圧回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還インピーダンス素子の一方端に入力し、前記分圧回路に入力前の信号を同調出力として取り出すことを特徴とする同調制御方式。
【請求項３】
入力信号の中から制御電圧に応じて設定された同調周波数近傍のものを選択して出力する同調増幅器と、所定の基準周波数信号と前記同調増幅器の出力信号との周波数比較を行う位相比較器と、前記位相比較器による比較結果に応じた出力電圧を有するチャージポンプと、前記チャージポンプの出力から直流成分を取り出して前記制御電圧として前記同調増幅器に印加するローパスフィルタとを有する同調制御方式において、
前記同調増幅器は、
前記入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
抵抗値がほぼ等しい第１および第２の抵抗により構成されており、入力される交流信号が両端に印加される第１の直列回路と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗により構成され、前記制御電圧によって時定数が変更可能であり前記交流信号が両端に印加される第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記リアクタンス素子と前記第３の抵抗の接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含み、互いに移相方向が同じとなる２つの移相回路と、
入力される交流信号の位相を反転して出力する位相反転回路と、
入力される交流信号を所定の分圧比で分圧する分圧回路と、
を備え、前記２つの移相回路、前記位相反転回路および前記分圧回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還インピーダンス素子の一方端に入力し、前記分圧回路に入力前の信号を同調出力として取り出すことを特徴とする同調制御方式。
【請求項４】
請求項１〜３のいずれかにおいて、
前記２つの移相回路の少なくとも一方に含まれる前記第３の抵抗を前記制御電圧に応じて抵抗値が設定される可変抵抗によって形成することを特徴とする同調制御方式。
【請求項５】
請求項４において、
前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型のＦＥＴとを並列接続することにより形成し、ゲートに前記制御電圧を印加することにより並列接続された各ＦＥＴのチャネル抵抗を設定することを特徴とする同調制御方式。
【請求項６】
請求項１〜５のいずれかにおいて、
構成部品を半導体基板上に一体形成したことを特徴とする同調制御方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、設定された所定の周波数信号のみを通過させる同調制御方式に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
例えばＬＣ共振を利用した従来の同調増幅器は、同調周波数を調整するとＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化する。あるいは、最大減衰量を調整すると同調周波数における利得が変化する。
【０００４】
このように、従来の同調増幅器においては、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することは極めて困難であった。また、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することは困難であった。
【０００５】
また、同調増幅器に含まれるインダクタ以外の構成を半導体基板上に形成したとしても、抵抗やキャパシタの各素子定数が製造ロット毎、あるいは使用温度等によってばらつくため、安定した同調周波数を得ることは難しく、実用的でなかった。
【０００６】
本発明は、このような点に鑑みて創作されたものであり、その目的は集積化に適しており、集積化した場合であっても同調周波数の変動を防止することができる同調制御方式を提供することにある。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本発明の同調制御方式は、制御電圧に応じて同調周波数が変更可能な同調増幅器と、所定の基準周波数信号と前記同調増幅器の出力信号との周波数比較を行う位相比較器と、前記位相比較器による比較結果に応じた出力電圧を有するチャージポンプと、前記チャージポンプの出力から直流成分を取り出して前記制御電圧として前記同調増幅器に印加するローパスフィルタとを有している。
【０００８】
この同調制御方式に含まれる同調増幅器は、外部からの制御電圧に応じて同調周波数が設定可能であって、同調周波数を変化させた場合であっても出力振幅が一定であり、一般的に発振器の周波数制御に用いられているＰＬＬ構成とすることにより、容易に同調周波数の変動を防止し、周波数が安定した同調出力を得ることができる。
【０００９】
また、基準周波数信号の周波数を変えることにより、この周波数に追随して同調周波数を変化させることができるため、複数の受信周波数を有するラジオ受信機等に上述した同調制御方式を適用することもできる。この場合には、同調周波数を任意に、しかも正確に変化させることができるため、従来から用いられているスーパーヘテロダイン方式を用いることなく受信機を構成することができる。
【００１０】
また、同調制御方式を適用した回路のほとんどを半導体基板上に形成することが可能であり、半導体基板上に形成した各素子の素子定数が製造ロットあるいは使用温度等によって変化した場合であっても、同調増幅器の同調周波数を正確に所定の周波数に合わせることができる。
【００１１】
【発明の実施の形態】
以下、本発明の同調制御方式を適用した一の実施形態の同調機構について、図面を参照しながら具体的に説明する。
【００１２】
〔第１の実施形態〕
図１は、一の実施形態の同調機構の構成を示す図である。同図に示す同調機構は、同調増幅器１、位相比較器（ＰＤ）２、発振器（ＯＳＣ）３、チャージポンプ（ＣＰ）４およびローパスフィルタ（ＬＰＦ）５を含んで構成されている。
【００１３】
同調増幅器１は、印加される制御電圧に応じて同調周波数が設定される電圧制御型の回路であり、入力信号の中から同調周波数近傍のものだけを選択して出力する。この同調増幅器１の詳細構成および動作については後述する。
【００１４】
位相比較器２は、２入力の位相および周波数比較を行うものであり、一方の入力端Ａには同調増幅器１から出力される所定周波数の信号が、他方の入力端子Ｂには発振器３から出力される所定周波数の信号（基準周波数信号）がそれぞれ入力されている。また、位相比較器２は、２つの出力端ＸおよびＹを有している。
【００１５】
例えば、位相比較器２の２入力の周波数が等しい場合には、この２つの出力端Ｘ、Ｙのそれぞれからは、入力信号に同期したパルス幅が等しいパルスが交互に出力される。また、一方の入力端Ａに入力される信号の周波数の方が、他方の入力端Ｂに入力される発振器３の出力周波数よりも高い場合には、２つの入力端に入力される信号の周波数の差に応じて、一方の出力端Ｘの出力のパルス幅が広くなり、他方の出力端Ｙの出力のパルス幅が狭くなる。反対に、一方の入力端Ａに入力される信号の周波数の方が、他方の入力端Ｂに入力される発振器３の出力周波数よりも低い場合には、２つの入力端に入力される信号の周波数の差に応じて、一方の出力端Ｙの出力のパルス幅が広くなり、他方の出力端Ｘの出力のパルス幅が狭くなる。
【００１６】
発振器３は、一定に制御したい同調周波数と周波数が等しい基準周波数信号を発生しており、出力波形は歪みの少ない正弦波である必要はなく矩形波あるいは歪んだ正弦波であってもよい。また、同調周波数の安定化を図る場合には、水晶振動子を用いたＰＬＬ（位相同期ループ）構成とすることが好ましい。
【００１７】
図２は、ＰＬＬ構成とした場合の発振器３の構成を示す図である。同図に示す発振器３は、周波数が安定した基準信号ｆｒを発生する発振器（ＯＳＣ）３００と、この基準信号ｆｒと帰還信号の位相および周波数比較を行う位相比較器（ＰＤ）３０２と、位相比較器３０２による比較結果に応じて出力電圧が変化するチャージポンプ（ＣＰ）３０４と、チャージポンプ３０４の出力から高周波成分を除去するローパスフィルタ（ＬＰＦ）３０６と、ローパスフィルタ３０６の出力電圧に応じて発振周波数が制御される電圧制御型発振器（ＶＣＯ）３０８と、電圧制御型発振器３０８の出力に対して任意の分周比Ｎ（Ｎは整数）の分周動作を行う分周器３１０とを含んで構成されている。
【００１８】
発振器３００は、例えば水晶振動子に生じる微小振動を増幅して１００ｋＨｚの基準信号ｆｒを発生させている。また、分周器３１０は、例えば外部からのデータ入力により分周比Ｎが任意に設定可能なプログラマブルカウンタによって構成されており、分周比Ｎを１ずつ連続的に変化させることができる。したがって、この分周器３１０の分周比Ｎを変化させたときに、電圧制御型発振器３０８からは１００ｋＨｚ間隔のステップ状の基準周波数信号が出力される。
【００１９】
図１に示すチャージポンプ４は、内部にコンデンサを有しており、このコンデンサの充放電を位相比較器２の２つの出力端Ｘ、Ｙから出力される２種類のパルス列に応じて行っている。例えば、位相比較器２の出力端Ｘからパルスが出力されたときにそのパルス幅に対応する時間だけ放電が行われ、出力端Ｙからパルスが出力されたときにそのパルス幅に対応する時間だけ充電が行われる。
【００２０】
すなわち、同調増幅器１の出力信号と発振器３から出力される信号の周波数が等しい場合には、位相比較器２の２つの出力端Ｘ、Ｙのそれぞれからは、周期およびそれぞれのパルス幅が等しいパルス出力が交互に出力されるため、チャージポンプ４に内蔵されたコンデンサに対する充電量と放電量が等しくなり、チャージポンプ４の出力電圧の平均レベルは所定の値が維持される。これに対し、位相比較器２の２入力の周波数が異なる場合には、位相比較器２の２つの出力端Ｘ、Ｙのそれぞれから出力されるパルス列のパルス幅に差が生じるため、チャージポンプ４に内蔵されたコンデンサに対する充放電のバランスがくずれ、充電過多あるいは放電過多の状態となり、チャージポンプ４の出力電圧の平均レベルが一方向に変化する。
【００２１】
ローパスフィルタ５は、チャージポンプ４の出力から直流成分のみを取り出すものであり、この直流成分は同調周波数を設定する制御電圧として同調増幅器１に印加される。
【００２２】
上述したように、チャージポンプ４の出力は位相比較器２の２入力の周波数が異なる間は一方向に電圧が変化する。したがって、発振器３の出力周波数が同調増幅器１の同調周波数と異なる場合には、ローパスフィルタ５の出力電圧が高い方にあるいは低い方に変化する。同調増幅器１ではこの制御電圧の変化に応じて同調周波数が変化し、発振器３の出力周波数と一致したときにローパスフィルタ５の出力電圧の変化も停止し、以後一定の同調周波数が維持される。
【００２３】
図３は、上述した同調増幅器１の詳細構成を示す回路図である。同図に示す同調増幅器１は、入力される交流信号の位相を変えずに出力する非反転回路５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路１０Ｃ、３０Ｃと、後段の移相回路３０Ｃのさらに後段に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路６０の分圧出力（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００２４】
なお、非反転回路５０はバッファ回路として機能するものであり、前段の移相回路１０Ｃと上述した加算回路とを直接接続した場合に生じる信号の損失等を防止するために設けられている。例えば、エミッタホロワ回路やソースホロワ回路等により構成されている。直接接続した場合の損失等を最小限に抑えるように帰還抵抗７０等の各素子の素子定数を選定した場合には、この非反転回路５０を省略して同調回路を構成してもよい。
【００２５】
図４は、図３に示した前段の移相回路１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路１０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器１２と、入力端２２に入力された信号の位相を所定量シフトさせて差動増幅器１２の非反転入力端子に入力する可変抵抗１６およびキャパシタ１４（これらの可変抵抗１６、キャパシタ１４により第２の直列回路が構成される）と、入力端２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器１２の反転入力端子に入力する抵抗１８および２０（これら２つの抵抗１８、２０により第１の直列回路が構成される）とを含んで構成されている。
【００２６】
ここで、上述した可変抵抗１６は外部からの制御電圧に応じて抵抗値が変更可能であり、例えば、図３に示すようにＦＥＴのチャネルを抵抗体として用い、制御端子９４を介して外部からの制御電圧をゲートに印加することにより抵抗値が設定されるようになっている。
【００２７】
このような構成を有する移相回路１０Ｃにおいて、所定の交流信号が入力端２２に入力されると、差動増幅器１２の反転入力端子には、入力端２２に印加される電圧Ｅｉ  を抵抗１８と抵抗２０とによって約１／２に分圧した電圧が印加される。
【００２８】
一方、入力信号が入力端２２に入力されると、差動増幅器１２の非反転入力端子には、可変抵抗１６とキャパシタ１４の接続点に現れる信号が入力される。可変抵抗１６とキャパシタ１４により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号が差動増幅器１２の非反転入力端子に入力される。
【００２９】
差動増幅器１２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
【００３０】
図５は、移相回路１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００３１】
同図に示すように、キャパシタ１４の両端に現れる電圧ＶＣ１と可変抵抗１６の両端に現れる電圧ＶＲ１は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ  となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図５に示す半円の円周に沿ってキャパシタ１４の両端電圧ＶＣ１と可変抵抗１６の両端電圧ＶＲ１とが変化する。
【００３２】
また、差動増幅器１２の非反転入力端子に印加される電圧（キャパシタ１４の両端電圧ＶＣ１）から反転入力端子に印加される電圧（抵抗２０の両端電圧Ｅｉ  ／２）をベクトル的に減算したものが差分電圧Ｅｏ  ′となる。この差分電圧Ｅｏ  ′は、図５に示した半円において、その中心点を始点とし、電圧ＶＣ１と電圧ＶＲ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ  ／２に等しくなる。
【００３３】
差動増幅器１２の出力電圧Ｅｏ  はこの差分電圧Ｅｏ  ′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路１０Ｃにおいて、出力電圧Ｅｏ  は入力信号の周波数によらず一定であって、全域通過回路として動作する。
【００３４】
また、図５から明らかなように、電圧ＶＣ１と電圧ＶＲ１とは円周上で直角に交わるため、入力電圧Ｅｉ  と電圧ＶＣ１との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路１０Ｃ全体の位相シフト量φ１  はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００３５】
同様に、図６は図３に示した後段の移相回路３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路３０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力するキャパシタ３４および抵抗３６（これらのキャパシタ３４、抵抗３６により第２の直列回路が構成される）と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０（これら２つの抵抗３８、４０により第１の直列回路が構成される）とを含んで構成されている。
【００３６】
このような構成を有する移相回路３０Ｃにおいて、所定の交流信号が入力端４２に入力されると、差動増幅器３２の反転入力端子には、入力端４２に印加される電圧Ｅｉ  を抵抗３８と抵抗４０とによって約１／２に分圧した電圧が印加される。
【００３７】
一方、入力信号が入力端４２に入力されると、差動増幅器３２の非反転入力端子には、キャパシタ３４と抵抗３６の接続点に現れる信号が入力される。キャパシタ３４と抵抗３６により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器３２の非反転入力端子には印加される。
【００３８】
差動増幅器３２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
【００３９】
図７は、移相回路３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００４０】
同図に示すように、抵抗３６の両端に現れる電圧ＶＲ２とキャパシタ３４の両端に現れる電圧ＶＣ２は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅｉ  となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図７に示す半円の円周に沿って抵抗３６の両端電圧ＶＲ２とキャパシタ３４の両端電圧ＶＣ２とが変化する。
【００４１】
また、差動増幅器３２の非反転入力端子に印加される電圧（抵抗３６の両端電圧ＶＲ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ  ／２）をベクトル的に減算したものが差分電圧Ｅｏ  ′となる。この差分電圧Ｅｏ  ′は、図７に示した半円において、その中心点を始点とし、電圧ＶＲ２と電圧ＶＣ２とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ  ／２に等しくなる。
【００４２】
差動増幅器３２の出力電圧Ｅｏ  はこの差分電圧Ｅｏ  ′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路３０Ｃにおいて、出力電圧Ｅｏ  は入力信号の周波数によらず一定であって、全域通過回路として動作する。
【００４３】
また、図７から明らかなように、電圧ＶＲ２と電圧ＶＣ２とは円周上で直角に交わるため、入力電圧Ｅｉ  と電圧ＶＲ２との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路３０Ｃ全体の位相シフト量φ２  はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００４４】
このようにして、２つの移相回路１０Ｃ、３０Ｃのそれぞれにおいて位相が所定量シフトされる。しかも、図５および図７に示すように、各移相回路１０Ｃ、３０Ｃのそれぞれにおける入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において２つの移相回路１０Ｃ、３０Ｃの全体により位相シフト量の合計が３６０°となる信号が出力される。
【００４５】
また、後段の移相回路３０Ｃの出力は、出力端子９２から同調増幅器１の出力として取り出されるとともに、この移相回路３０Ｃの出力を分圧回路６０を通した信号が帰還抵抗７０を介して非反転回路５０の入力側に帰還されている。そして、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が非反転回路５０を介して前段の移相回路１０Ｃに入力されている。
【００４６】
また、上述した２つの移相回路１０Ｃ、３０Ｃの各利得を調整することにより、図３に示した２つの移相回路１０Ｃ、３０Ｃ、分圧回路６０および帰還抵抗７０を含んで形成される帰還ループのオープンループゲインが１以下になるように設定されている。すなわち、分圧回路６０や帰還抵抗７０を通すことにより信号振幅の減衰が生じるが、この減衰分を移相回路１０Ｃ、３０Ｃによる増幅で補うことにより、同調増幅器全体の帰還ループのオープンループゲインが１以下になるように設定されている。なお、位相回路１０Ｃ、３０Ｃの各利得を調整する代わりに、非反転回路５０に１以上の利得を持たせ、この値を調整してもよい。
【００４７】
また、同調増幅器１の出力端子９２からは、分圧回路６０に入力される前の移相回路３０Ｃの出力信号が取り出されているため、同調増幅器１自体に利得を持たせることができ、後述する同調動作と同時に信号振幅の増幅が可能となる。
【００４８】
図８は、上述した構成を有する２つの移相回路１０Ｃ、３０Ｃおよびその前後に接続された非反転回路５０および分圧回路６０の全体を伝達関数Ｋ１  を有する回路に置き換えたシステム図であり、伝達関数Ｋ１  を有する回路と並列に抵抗Ｒ０  を有する帰還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎＲ０  ）を有する入力抵抗７４が接続されている。図９は、図８に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
Ａ＝Ｖｏ  ／Ｖｉ  ＝Ｋ１  ／｛ｎ（１−Ｋ１  ）＋１｝            ・・・（１）
で表すことができる。
【００４９】
ところで、前段の移相回路１０Ｃの伝達関数Ｋ２  は、可変抵抗１６とキャパシタ１４からなるＣＲ回路の時定数をＴ１  （可変抵抗１６の抵抗値をＲ、キャパシタ１４の静電容量をＣとするとＴ１  ＝ＣＲ）とすると、
Ｋ２  ＝ａ１  （１−Ｔ１  ｓ）／（１＋Ｔ１  ｓ）                ・・・（２）
となる。ここで、ｓ＝ｊω、ａ１  は移相回路１０Ｃの利得であって１以上の値となる。
【００５０】
また、後段の移相回路３０Ｃの伝達関数Ｋ３  は、キャパシタ３４と抵抗３６からなるＣＲ回路の時定数をＴ２  （抵抗３６の抵抗値をＲ、キャパシタ３４の静電容量をＣとするとＴ２  ＝ＣＲ）とすると、
Ｋ３  ＝−ａ２  （１−Ｔ２  ｓ）／（１＋Ｔ２  ｓ）              ・・・（３）
となる。ここで、ａ２  は移相回路３０Ｃの利得であって１以上の値となる。
【００５１】
また、分圧回路６０の利得をａ３  （≦１）、非反転回路５０の利得をａ４  とするとともに、これら分圧回路６０および非反転回路５０による信号の減衰等を補うために２つの移相回路１０Ｃ、３０Ｃの利得ａ１  、ａ２  を設定すると、非反転回路５０、移相回路１０Ｃ、３０Ｃおよび分圧回路６０を縦続接続した場合の全体の伝達関数Ｋ１  は、
Ｋ１  ＝−｛１＋（Ｔｓ）２  −２Ｔｓ｝／｛１＋（Ｔｓ）２  ＋２Ｔｓ｝・・・（４）
となる。なお、計算を簡単なものとするために、各移相回路の時定数Ｔ１  、Ｔ２  をともにＴとした。この（４）式を上述した（１）式に代入すると、
0003628408.tif 000002
となる。
【００５２】
この（５）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにもＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（各移相回路の時定数が異なる場合には、ω＝１／√（Ｔ１  ・Ｔ２  ）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であることがわかる。換言すれば、図１０に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００５３】
しかも、前段の移相回路１０Ｃ内の可変抵抗１６の抵抗値を変えることにより、移相回路１０Ｃに含まれるＣＲ回路の時定数を変化させることができ、同調周波数ωをある範囲で任意に変化させることができる。
【００５４】
なお、（２）式あるいは（３）式から図５、図７に示したφ１  、φ２  を求めると、
φ１  ＝ｔａｎ｛２ωＴ１  ／（１−ω２  Ｔ１  ２  ）｝            ・・・（６）
φ２  ＝−ｔａｎ｛２ωＴ２  ／（１−ω２  Ｔ２  ２  ）｝          ・・・（７）
となる。なお、ここでは図５に示したφ１  を基準に考えて、図７に示したφ２  の符号を「−」として表した。
【００５５】
例えばＴ１  ＝Ｔ２  （＝Ｔ）の場合には、ω＝１／Ｔのときに２つの移相回路１０Ｃ、３０Ｃによる位相シフト量の合計が３６０°となって上述した同調動作が行われ、このときφ１  ＝９０°、φ２  ＝−９０°となる。
【００５６】
ところで、図７では前段の移相回路３０Ｃの入力電圧と同相の電圧Ｅｉ  よりも出力電圧Ｅｏ  の方が位相が進んでいるように図示したが、実際には入力信号を基準に考えると出力信号は常に遅れ位相の状態にある。
【００５７】
図１１は、２つの移相回路１０Ｃ、３０Ｃに入出力される信号間の位相関係を示す図であり、前段の移相回路１０Ｃに同調周波数と等しい周波数の信号が入力された場合であって、一例として各移相回路１０Ｃ、３０Ｃの時定数Ｔ１  、Ｔ２  が等しい場合が示されている。
【００５８】
前段の移相回路１０Ｃは、図１１（Ａ）に示すように、入力信号Ｓ１に対してφ１  （＝９０°）の位相シフトを行って、出力信号Ｓ２を出力している。
【００５９】
また、後段の移相回路３０Ｃは、図１１（Ｂ）に示すように、入力信号Ｓ２（前段の移相回路１０Ｃの出力信号と共通）に対してφ２  の位相シフトを行って、出力信号Ｓ３を出力している。ここで、出力信号Ｓ３は入力信号Ｓ２に対して、一見９０°位相が進んでいるように見えるが、実際には信号が反転してさらに９０°の位相遅れになるので、位相遅れ方向にφ２  ′＝２７０°の位相シフトが行われる。
【００６０】
したがって、２つの移相回路１０Ｃ、３０Ｃを縦続接続した場合には、図１１（Ｃ）に示すように、上述したφ１  ＝９０°とφ２  ′＝２７０°が足し合わされて、全体として３６０°の位相シフトが行われる。
【００６１】
別の見方をすれば、同調増幅器１に入力される信号の中で２つの移相回路１０Ｃ、３０Ｃによる位相シフト量の合計が３６０°以外の周波数成分は閉ループを循環する際に減衰し、位相シフト量の合計が３６０°となる周波数成分のみが選択、出力されて所定の同調動作が行われる。
【００６２】
上述した同調増幅器１によれば、入力抵抗７４の抵抗値を可変して帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。なお、帰還抵抗７０と入力抵抗７４の抵抗比を変えるには、少なくとも一方を可変抵抗によって形成すればよい。
【００６３】
また、移相回路１０Ｃ内のＣＲ回路を構成する可変抵抗の抵抗値を変えることにより、このＣＲ回路の時定数を変化させることができるため、１／√（Ｔ１  Ｔ２  ）によって算出される同調周波数ωもある範囲で可変することができる。
【００６４】
また、最大減衰量は、帰還抵抗７０と入力抵抗７４の抵抗比ｎによって決定されるため、移相回路１０Ｃ内のＣＲ回路を構成する可変抵抗の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数や最大減衰量を互いに干渉しあうことなく調整することができる。
【００６５】
また、移相回路３０Ｃの後段に分圧回路６０を接続して、この分圧回路６０による分圧出力を帰還信号として用いるとともに分圧前の信号を同調増幅器１の出力として取り出すことにより、同調動作と同時に信号の増幅を行うことができる。
【００６６】
また、上述した同調増幅器１は、差動増幅器、キャパシタおよび抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。
【００６７】
このように、上述した同調機構に含まれる同調増幅器１は、外部からの制御電圧に応じて同調周波数が設定可能であって、同調周波数を変化させた場合であっても出力振幅が一定であり、一般的に発振器の周波数制御に用いられているＰＬＬ構成とすることにより、容易に同調周波数の変動を防止し、周波数が安定した同調出力を得ることができる。
【００６８】
また、発振器３で発生する基準信号の周波数を変えることにより、この基準信号の周波数に追随して同調周波数を変化させることができるため、複数の受信周波数を有するラジオ受信機等に上述した同調制御方式を適用することもできる。この場合には、同調周波数を任意に、しかも正確に変化させることができるため、従来から用いられているスーパーヘテロダイン方式を用いることなく受信機を構成することができる。
【００６９】
また、図１に示した同調機構のほとんどは半導体基板上に形成することが可能であり、半導体基板上に形成した各素子の素子定数が製造ロットあるいは使用温度等によって変化した場合であっても、同調増幅器１の同調周波数を正確に所定の周波数に合わせることができる。
【００７０】
ところで、図１に示した同調機構に含まれる同調増幅器１は各移相回路１０Ｃ、３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて同調増幅器を構成することもできる。
【００７１】
図１２は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、図３に示した同調増幅器１の前段の移相回路１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１０Ｌは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器１２と、入力端２２に入力された信号の位相を所定量シフトさせて差動増幅器１２の非反転入力端子に入力するインダクタ１７および可変抵抗１６と、入力端２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器１２の反転入力端子に入力する抵抗１８および２０とを含んで構成されている。なお、インダクタ１７に直列に接続されたキャパシタ１９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
【００７２】
この移相回路１０Ｌは、図４に示した移相回路１０Ｃ内の可変抵抗１６とキャパシタ１４からなるＣＲ回路を、インダクタ１７と可変抵抗１６からなるＬＲ回路に置き換えた構成を有している。
【００７３】
図１３は、移相回路１０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。図４に示した移相回路１０Ｃと同様に、差動増幅器１２の非反転入力端子に印加される電圧（可変抵抗１６の両端電圧ＶＲ３）から反転入力端子に印加される電圧（抵抗２０の両端電圧Ｅｉ  ／２）をベクトル的に減算したものが差分電圧Ｅｏ  ′となる。この差分電圧Ｅｏ  ′は、図１３に示した半円において、その中心点を始点とし、電圧ＶＲ３とインダクタ１７の両端電圧ＶＬ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ  ／２に等しくなる。差動増幅器１２の出力電圧Ｅｏ  はこの差分電圧Ｅｏ  ′を所定の増幅度で増幅したものであり、移相回路１０Ｌは、出力電圧Ｅｏ  が入力信号の周波数によらず一定であって全域通過回路として動作する。
【００７４】
また、図１３に示した移相回路１０Ｌの位相シフト量φ３  は、インダクタ１７と可変抵抗１６により構成されるＬＲ回路の時定数をＴ１  （インダクタ１７のインダクタンスをＬ、可変抵抗１６の抵抗値をＲとするとＴ１  ＝Ｌ／Ｒ）とすると、上述した（６）式に示したφ１  と同じとなる。
【００７５】
図１４は、ＬＲ回路を含む移相回路の構成を示す回路図であり、図３に示した同調増幅器１の後段の移相回路３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路３０Ｌは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力する抵抗３６およびインダクタ３７と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０とを含んで構成されている。なお、インダクタ３７に直列に接続されたキャパシタ３９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
【００７６】
この移相回路３０Ｌは、図６に示した移相回路３０Ｃ内のキャパシタ３４と抵抗３６からなるＣＲ回路を、抵抗３６とインダクタ３７からなるＬＲ回路に置き換えた構成を有している。
【００７７】
図１５は、移相回路３０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。図６に示した移相回路３０Ｃと同様に、差動増幅器３２の非反転入力端子に印加される電圧（インダクタ３７の両端電圧ＶＬ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ  ／２）をベクトル的に減算したものが差分電圧Ｅｏ  ′となる。この差分電圧Ｅｏ  ′は、図１５に示した半円において、その中心点を始点とし、電圧ＶＬ２と抵抗３６の両端電圧ＶＲ４とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ  ／２に等しくなる。差動増幅器３２の出力電圧Ｅｏ  はこの差分電圧Ｅｏ  ′を所定の増幅度で増幅したものであり、移相回路３０Ｌは、出力電圧Ｅｏ  が入力信号の周波数によらず一定であって全域通過回路として動作する。
【００７８】
また、図１５に示した移相回路３０Ｌの位相シフト量φ４  は、抵抗３６とインダクタ３７により構成されるＬＲ回路の時定数をＴ２  （抵抗３６の抵抗値をＲ、インダクタ３７のインダクタンスをＬとするとＴ２  ＝Ｌ／Ｒ）とすると、上述した（７）式に示したφ２  と同じとなる。
【００７９】
このように、図１２に示した移相回路１０Ｌおよび図１４に示した移相回路３０Ｌのそれぞれは、図４あるいは図６に示した移相回路１０Ｃ、３０Ｃと等価であり、図３に示した同調増幅器１において、前段の移相回路１０Ｃを図１２に示した移相回路１０Ｌに、後段の移相回路３０Ｃを図１４に示した移相回路３０Ｌにそれぞれ置き換えることが可能である。
【００８０】
また、上述した２つの移相回路１０Ｌ、３０Ｌのそれぞれは、各移相回路１０Ｌ、３０Ｌに含まれるＬＲ回路の時定数によって同調周波数が決まることになるが、各時定数Ｔは例えばＬ／Ｒであって、同調周波数ωは１／Ｔ＝Ｒ／Ｌに比例する。ここで、ＬＲ回路を構成するインダクタは、写真触刻法等により渦巻き形状の導体を半導体基板上に形成することにより実現できるが、このようにして形成したインダクタを用いることにより、同調増幅器の全体を半導体基板上に集積化することができる。
【００８１】
但し、この場合にはインダクタが有するインダクタンスが極めて小さくなるため、同調周波数が高くなる。別の見方をすれば、同調増幅器の同調周波数は例えば各移相回路１０Ｌ、３０Ｌ内のＬＲ回路の時定数の逆数Ｒ／Ｌに比例し、この中でインダクタンスＬは集積化等により小さくすることが容易であるため、２つの移相回路１０Ｌ、３０Ｌを含んで構成した同調増幅器全体を集積化することにより同調周波数の高周波化が容易となる。
【００８２】
また、図３に示した同調増幅器１において、移相回路１０Ｃ、３０Ｃのいずれか一方を図１２あるいは図１４に示した移相回路１０Ｌ、３０Ｌに置き換えるようにしてもよい。特に、このような同調増幅器全体を集積化した場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。すなわち、ＣＲ回路の時定数ＴはＣＲであり、ＬＲ回路の時定数ＴはＬ／Ｒであって、それぞれにおいて抵抗値Ｒが分子と分母に分かれるため、集積化によってＣＲ回路およびＬＲ回路を構成する抵抗を半導体材料によって形成するような場合には、これら各抵抗の温度変化に対する同調周波数の変動を抑制する効果がある。
【００８３】
また、図１に示した同調機構に含まれる同調増幅器１は、互いに移相方向が異なる２つの移相回路を含んで構成したが、基本的に同じ構成を有する２つの移相回路を組み合わせて同調増幅器を構成することもできる。
【００８４】
図１６は、同調増幅器の他の構成を示す回路図である。同図に示す同調増幅器１Ａは、入力される交流信号の位相を反転して出力する位相反転回路８０と、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路１０Ｃおよび１０Ｃ′と、後段の移相回路１０Ｃ′のさらに後段に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路６０の分圧出力（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００８５】
前段の移相回路１０Ｃはその詳細構成および入出力信号の位相関係は図４および図５を用いて説明した通りであり、後段の移相回路１０Ｃ′は前段の移相回路１０Ｃ内の可変抵抗１６を抵抗値が固定の抵抗１５に置き換えた構成を有している。したがって、所定の周波数において、２つの移相回路１０Ｃ、１０Ｃ′の全体による位相シフト量の合計が１８０°となる。
【００８６】
また、２つの移相回路１０Ｃ、１０Ｃ′の前段に接続された位相反転回路８０は、入力される交流信号の位相を反転するものであり、例えば、エミッタ接地回路やソース接地回路あるいはオペアンプと抵抗を組み合わせた回路によって実現される。
【００８７】
このように、所定の周波数において、２つの移相回路１０Ｃ、１０Ｃ′によって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
【００８８】
また、後段の移相回路１０Ｃ′の出力は出力端子９２から同調増幅器１Ａの出力として取り出されるとともに、後段の移相回路１０Ｃ′の出力を分圧回路６０を通した信号が帰還抵抗７０を介して位相反転回路８０の入力側に帰還されている。そして、この帰還される信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００８９】
このように、分圧回路６０の出力を帰還抵抗７０を介して位相反転回路８０の入力側に帰還させ、この帰還信号に入力抵抗７４を介して入力した信号を加算するとともに、２つの移相回路１０Ｃ、１０Ｃ′の利得を調整して分圧回路６０や帰還抵抗７０と入力抵抗７４の接続部において生じる損失等を補って帰還ループのオープンループゲインを１以下に設定することにより、図３に示した同調増幅器１と同様の同調動作および増幅動作を行うことができる。なお、移相回路１０Ｃ、１０Ｃ′の各利得を調整する代わりに、位相反転回路８０の利得を調整してもよい。
【００９０】
図１７は、同調増幅器の他の構成を示す回路図である。同図に示す同調増幅器１Ｂは、入力される交流信号の位相を反転して出力する位相反転回路８０と、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路３０Ｃ′および３０Ｃと、後段の移相回路３０Ｃのさらに後段に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路６０の分圧出力（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００９１】
後段の移相回路３０Ｃはその詳細構成および入出力信号の位相関係は図６および図７を用いて説明した通りであり、前段の移相回路３０Ｃ′は後段の移相回路３０Ｃ内の抵抗３６を外部から印加されるゲート電圧（制御電圧）によって抵抗値が変更可能な可変抵抗３５に置き換えた構成を有している。したがって、所定の周波数において、２つの移相回路３０Ｃ′、３０Ｃの全体による位相シフト量の合計が１８０°となる。
【００９２】
このように、上述した２つの移相回路３０Ｃ′、３０Ｃを用いた場合であっても、所定の周波数において２つの移相回路３０Ｃ′、３０Ｃによって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
【００９３】
したがって、上述した同調増幅器１Ｂは、分圧回路６０の出力を帰還抵抗７０を介して位相反転回路８０の入力側に帰還させ、この帰還信号に入力抵抗７４を介して入力した信号を加算するとともに、２つの移相回路３０Ｃ′、３０Ｃの利得を調整して分圧回路６０や帰還抵抗７０と入力抵抗７４の接続部において生じる損失等を補って帰還ループのオープンループゲインを１以下に設定することにより、図１６に示した同調増幅器１Ａ等と同様の同調動作および増幅動作を行うことができる。
【００９４】
なお、図１６、図１７に示した同調増幅器１Ａ、１Ｂは、いずれも２つの移相回路をＣＲ回路を含んで構成したが、少なくとも一方をＬＲ回路を含んで構成するようにしてもよい。
【００９５】
具体的には、図１６に示した同調増幅器１Ａにおいて、前段の移相回路１０Ｃを図１２に示した移相回路１０Ｌ、あるいは、後段の移相回路１０Ｃ′を図１２に示した移相回路１０Ｌ内の可変抵抗１６の代わりに抵抗値が固定の抵抗１５を用いた移相回路１０Ｌ′に置き換える。または、２つの移相回路１０Ｃ、１０Ｃ′の両方を上述した移相回路１０Ｌ、１０Ｌ′に置き換える。
【００９６】
また、図１７に示した同調増幅器１Ｂにおいて、前段の移相回路３０Ｃ′を図１４に示した移相回路３０Ｌ内の抵抗３６の代わりに可変抵抗３５を用いた移相回路３０Ｌ′、あるいは、後段の移相回路３０Ｃを図１４に示した移相回路３０Ｌに置き換える。または、２つの移相回路３０Ｃ′、３０Ｃの両方を上述した移相回路３０Ｌ′、３０Ｌに置き換える。
【００９７】
特に、両方の移相回路をＬＲ回路を有する移相回路に置き換えた場合には、同調増幅器全体を集積化することにより同調周波数の高周波化が容易となり、一方の移相回路をＬＲ回路を有する移相回路に置き換えた場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。
【００９８】
ところで、上述した各種の同調増幅器は、非反転回路と２つの移相回路あるいは位相反転回路と２つの移相回路を含んで構成されており、位相シフトに着目すると接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、２つの移相回路のどちらを前段に用いるか、あるいは上述した３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【００９９】
図１８は、２つの移相回路と非反転回路５０を組み合わせて同調増幅器を構成した場合において、その接続状態を示す図である。なお、これらの図において、帰還インピーダンス素子７０ａおよび入力インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図３等に示すように、帰還インピーダンス素子７０ａとして帰還抵抗７０を、入力インピーダンス素子７４ａとして入力抵抗７４を使用する。
【０１００】
但し、帰還インピーダンス素子７０ａおよび入力インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還インピーダンス素子７０ａおよび入力インピーダンス素子７４ａをともにキャパシタにより形成したり、抵抗やキャパシタ等を組み合わせてインピーダンスの実数分と虚数分の比を同時に調整しうるようにしてもよい。
【０１０１】
また、図１８および後述する図１９に示した同調増幅器の構成には分圧回路６０を除いた構成を示したが、実際には最終段の回路のさらに後段にこの分圧回路６０を接続し、分圧後の信号を帰還信号として用いるとともに分圧前の信号を出力として取り出せばよい。
【０１０２】
図１８（Ａ）には２つの移相回路の後段に非反転回路５０を配置した構成が示されている。このように、後段に非反転回路５０を配置した場合には、この非反転回路５０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【０１０３】
図１８（Ｂ）には２つの移相回路の間に非反転回路５０を配置した構成が示されている。このように、中間に非反転回路５０を配置した場合には、前段の移相回路と後段の移相回路の相互干渉を完全に防止することができる。
【０１０４】
図１８（Ｃ）には２つの移相回路のさらに前段に非反転回路５０を配置した構成が示されており、図３に示した同調増幅器１に対応している。このように、初段に非反転回路５０を配置した場合には、帰還インピーダンス素子７０ａや入力インピーダンス素子７４ａと非反転回路５０の接続部において生じる損失等を防止することができる。
【０１０５】
同様に、図１９は、２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成した場合において、その接続状態を示す図である。
【０１０６】
図１９（Ａ）には２つの移相回路の後段に位相反転回路８０を配置した構成が示されている。このように、後段に位相反転回路８０を配置した場合には、この位相反転回路８０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【０１０７】
図１９（Ｂ）には２つの移相回路の間に位相反転回路８０を配置した構成が示されており、この場合には２つの移相回路間の相互干渉を完全に防止することができる。図１９（Ｃ）には２つの移相回路のさらに前段に位相反転回路８０を配置した構成が示されており、図１６に示した同調増幅器１Ａあるいは図１７に示した同調増幅器１Ｂに対応している。この場合には帰還インピーダンス素子７０ａや入力インピーダンス素子７４ａと位相反転回路８０の接続部において生じる損失等を防止することができる。
【０１０８】
本発明は上述した各種の実施形態に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【０１０９】
例えば、上述した各種の同調増幅器に含まれる可変抵抗１６は、接合型のＦＥＴで構成した場合を図示したが、ＭＯＳ型のＦＥＴを用いてもよい。また、上述した可変抵抗１６をｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して構成してもよい。２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調出力の歪みを少なくすることができる。
【０１１０】
また、上述した同調増幅器１等は、２つの移相回路の一方に可変抵抗を含ませたが、両方の移相回路に可変抵抗を含ませて（例えば図３において抵抗３６を可変抵抗に置き換えて）同調周波数を変化させるようにしてもよい。２つの移相回路に可変抵抗を含ませた場合には、これらの抵抗値を同時に可変することにより同調周波数の可変範囲を大きく設定できる利点がある。
【０１１１】
また、ＣＲ回路を有する移相回路においては、各移相回路内のＣＲ回路を構成する抵抗の抵抗値を変化させるのではなく、キャパシタの静電容量を変えることによりＣＲ回路の時定数を変化させ、これにより移相回路の位相シフト量、すなわち同調増幅器の同調周波数を変化させるようにしてもよい。
【０１１２】
具体的には、ＣＲ回路を構成するキャパシタ（例えば図４に示したキャパシタ１４）を可変容量ダイオードと直流電流阻止用のキャパシタに置き換える。可変容量ダイオードは、印加する逆バイアス電圧を変えることによりアノード・カソード間の静電容量が変化するものである。このような可変容量ダイオードと抵抗とを直列接続してＣＲ回路を構成することにより、印加する制御電圧（逆バイアス電圧）を変えてこのＣＲ回路の時定数を変えることができ、移相回路による位相シフト量を変化させることができる。
【０１１３】
また、この可変容量ダイオードの代わりに、ゲートに印加する制御電圧に応じてそのゲート容量がある範囲で変更可能なＦＥＴを可変容量素子として用いるようにしてもよい。
【０１１４】
また、上述した各種の同調増幅器は、後段の移相回路３０Ｃ等と出力端子９２との間に分圧回路６０を挿入し、この分圧回路６０によって分圧された信号を帰還信号としたが、この分圧回路６０を省略してもよい。この場合には、後段の移相回路３０Ｃ等の出力がそのまま帰還信号として用いられるが、分圧回路６０を省略するということは分圧回路６０の分圧比を１に設定することであり、このように考えると分圧回路６０を省略した同調増幅器も図３等に示した各種の同調増幅器に含まれると考えることができる。
【０１１５】
【発明の効果】
以上の実施形態に基づく説明から明らかなように、この発明の同調制御方式は、外部からの制御電圧に応じて同調周波数が設定可能であって、同調周波数を変化させた場合であっても出力振幅が一定な同調増幅器を用い、一般的に発振器の周波数制御に用いられているＰＬＬ構成としており、容易に同調周波数の変動を防止し、周波数が安定した同調出力を得ることができる。
【０１１６】
また、基準周波数信号の周波数を変えることにより、この周波数に追随して同調周波数を変化させることができるため、複数の受信周波数を有するラジオ受信機等に上述した同調制御方式を適用することもでき、同調周波数を任意かつ正確に変化させることができる。
【０１１７】
また、同調制御方式を適用した回路のほとんどを半導体基板上に形成することが可能であり、半導体基板上に形成した各素子の素子定数が製造ロットあるいは使用温度等によって変化した場合であっても、同調増幅器の同調周波数を正確に所定の周波数に合わせることができる。
【図面の簡単な説明】
【図１】本発明の同調制御方式を適用した一の実施形態である同調機構の構成を示す図である。
【図２】図１に示す同調機構に含まれる発振器の具体的構成を示す図である。
【図３】図１に示す同調増幅器の詳細構成を示す回路図である。
【図４】図３に示した前段の移相回路の構成を抜き出して示した回路図である。
【図５】前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図６】図３に示した後段の移相回路の構成を抜き出して示した回路図である。
【図７】後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図８】２つの移相回路の全体を所定の伝達関数を有する回路に置き換えた回路図である。
【図９】図８に示す構成をミラーの定理によって変換した回路図である。
【図１０】図３に示した同調増幅器の同調特性を示す図である。
【図１１】同調増幅器に含まれる２つの移相回路に入出力される信号間の位相関係を示す図である。
【図１２】図４に示した移相回路と置き換え可能な移相回路の構成を示す回路図である。
【図１３】図１２に示した移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図１４】図６に示した移相回路と置き換え可能な移相回路の構成を示す回路図である。
【図１５】図１４に示した移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図１６】同調増幅器の他の構成を示す回路図である。
【図１７】同調増幅器の他の構成を示す回路図である。
【図１８】同調増幅器に含まれる移相回路と非反転回路の接続形態を示す図である。
【図１９】同調増幅器に含まれる移相回路と位相反転回路の接続形態を示す図である。
【符号の説明】
１  同調増幅器
２  位相比較器（ＰＤ）
３  発振器（ＯＳＣ）
４  チャージポンプ（ＣＰ）
５  ローパスフィルタ（ＬＰＦ）
１０Ｃ、３０Ｃ  移相回路
１２、３２  差動増幅器
１４、３４  キャパシタ
１６  可変抵抗
１８、２０、３６、３８、４０  抵抗
５０  非反転回路
７０  帰還抵抗
７４  入力抵抗
９０  入力端子
９２  出力端子
６０  分圧回路
【図１】
0003628408.tif 000003
【図２】
0003628408.tif 000004
【図３】
0003628408.tif 000005
【図４】
0003628408.tif 000006
【図５】
0003628408.tif 000007
【図６】
0003628408.tif 000008
【図７】
0003628408.tif 000009
【図８】
0003628408.tif 000010
【図９】
0003628408.tif 000011
【図１０】
0003628408.tif 000012
【図１１】
0003628408.tif 000013
【図１２】
0003628408.tif 000014
【図１３】
0003628408.tif 000015
【図１４】
0003628408.tif 000016
【図１５】
0003628408.tif 000017
【図１６】
0003628408.tif 000018
【図１７】
0003628408.tif 000019
【図１８】
0003628408.tif 000020
【図１９】
0003628408.tif 000021