(57)【特許請求の範囲】
【請求項１】
コントロール電圧およびリファレンス電圧を生成して供給するコントロール回路と、
上記コントロール電圧およびリファレンス電圧を受けて、電圧比（コントロール電圧／リファレンス電圧）の値に応じたゲインコントロール電圧を生成するゲインコントロール電圧生成回路と、
上記ゲインコントロール電圧に応じてゲインを設定し、入力信号を増幅して出力するゲインコントロールアンプと
を有するゲインコントロール回路。
【請求項２】
上記コントロール電圧およびリファレンス電圧は、少なくとも電源電圧特性が同じである
請求項１記載のゲインコントロール回路。
【請求項３】
上記コントロール電圧およびリファレンス電圧は、回路内部で設定したバイアス電圧に比例した電圧である
請求項１記載のゲインコントロール回路。
【請求項４】
コントロール電圧およびリファレンス電圧を生成して供給する第１の集積回路と、
上記コントロール電圧およびリファレンス電圧を受けて、電圧比（コントロール電圧／リファレンス電圧）の値に応じたゲインコントロール電圧を生成するゲインコントロール電圧生成回路と、上記ゲインコントロール電圧に応じてゲインを設定し、入力信号を増幅して出力するゲインコントロールアンプとを備えた第２の集積回路と
を有するゲインコントロール回路。
【請求項５】
上記コントロール電圧およびリファレンス電圧は、少なくとも電源電圧特性が同じである
請求項４記載のゲインコントロール回路。
【請求項６】
上記コントロール電圧およびリファレンス電圧は、回路内部で設定したバイアス電圧に比例した電圧である
請求項４記載のゲインコントロール回路。
【請求項７】
上記第１の集積回路は、電界効果トランジスタ系の回路であり、上記第２の集積回路はバイポーラトランジスタ系の回路である
請求項４記載のゲインコントロール回路。
【請求項８】
上記第１の集積回路は、電界効果トランジスタ系の回路であり、上記第２の集積回路はバイポーラトランジスタ系の回路である
請求項５記載のゲインコントロール回路。
【請求項９】
上記第１の集積回路は、電界効果トランジスタ系の回路であり、上記第２の集積回路はバイポーラトランジスタ系の回路である
請求項６記載のゲインコントロール回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部からのコントロール電圧を受けてゲインコントロールアンプのゲインを制御するゲインコントロール回路に関するものである。
【０００２】
【従来の技術】
たとえば、移動電話システムのような移動体通信システムにおいて、基地局の回線容量を増やすためには、各移動局の出力は基地局の位置において同一電界強度となるように制御されることが望ましい。
特に、符号分割多重システム(CDMA:Code Division Multiple Access)と呼ばれるスペクトラム拡散方式を用い、同一周波数帯に複数の局を割り当てて拡散符号によって信号を復元する方式においては、このような移動局の出力電力を制御することは必須の要件となる。
【０００３】
この移動局の出力電力制御には、２つの方式がある。
その１つは、基地局からの信号強度に基づいて出力すべき電力を決定する方式である。
これは、基地局から移動局までの信号伝搬とその逆が強い相関があるとの仮定によるものである。
この方式を開ループ制御という。
【０００４】
他の１つは、基地局での実際の信号強度の情報を移動局へ伝えることによって行う方式である。
この方式を閉ループ制御という。
【０００５】
以上の出力電力制御を行うためには、ゲインコントロール回路が必要となる。
図１１は、ゲインコントロール回路の基本構成を示すブロック図である。
ゲインコントロール回路は、コントロール電圧Ｖcontを生成するＭＯＳ系回路からなるコントロールＩＣ１と、コントロールＩＣ１によるコントロール電圧Ｖcontに応じたゲインをもって入力信号を増幅して出力するバイポーラ系回路からなるゲインコントロールアンプ２ａを有するゲインコントロールＩＣ２により構成されている。
【０００６】
このような構成におけるゲインコントロール回路におけるゲインコントロールアンプ２ａのゲインは、外部のコントロールＩＣ１によるコントロール電圧Ｖcontのみで制御される。
【０００７】
【発明が解決しようとする課題】
ところで、上述したゲインコントロール回路には、以下の４つの性能を有していることが要求される。
第１に広いゲイン制御範囲であること、第２に広いダイナミックレンジであること、第３に良好な制御直線性、絶対ゲイン精度、温度特性であること、第４に広帯域であること、が要求される。
【０００８】
ゲイン制御範囲としては、受信側９０ｄＢ程度、送信側８０ｄＢ程度である。ダイナミックレンジに関しては、特に受信側においては希望波が微弱な状態で強い妨害波が入る条件を考慮する必要があり、大入力に対する耐性と低雑音特性とが同時に要求される。
制御直線性、絶対ゲイン精度、温度特性については、前述した開ループ制御を精度良く行うために、受信側ゲインコントロール回路と送信側ゲインコントロール回路の特性が整合する必要がある。
帯域については、システムにより異なるが、このような特性はＩＦ（中間周波）段で行うことが最も容易であり、そのための典型的な周波数は１００ＭＨｚ前後であることが多い。
【０００９】
しかしながら、上述したゲインコントロールアンプでは、そのゲインは、外部のコントロールＩＣ１によるコントロール電圧Ｖcontのみで制御していることから、コントロール電圧ＶcontがコントロールＩＣ１の電源電圧の変動や温度変動を受けてバラツキをもつため、図１２に示すように設定ゲインにバラツキが生じてしまうという不利益がある。
この不利益についてさらに考察する。
【００１０】
たとえばコントロールＩＣ１から出力されるコントロール電圧Ｖcontが、コントロールＩＣ１内部で設定したバイアス電圧ＶBIASに比例した電圧である場合、設定コントロール電圧Ｖcontset とバイアス電圧ＶBIASとの間には以下の関係が成り立つ。
【００１１】
【数１】
Ｖcontset ＝α＊ＶBIAS                            …（１）
なお、αは変数で、この値を変えてゲインをコントロールする。
【００１２】
ここで、バイアス電圧ＶBIASにバラツキΔＶBIASが発生したとすると、このときの設定コントロール電圧Ｖcontsetbは次式で与えられる。
【００１３】
【数２】
0003726438.tif 000002
【００１４】
ゲインコントロールの傾きをβとすると、設定ゲインＧsetbは以下のようになる。
【００１５】
【数３】
0003726438.tif 000003
【００１６】
すなわち、ゲインとしては、次式で表すΔＧset なるバラツキが発生する。
【００１７】
【数４】
ΔＧset ＝β＊α＊ΔＶBIAS                          …（４）
【００１８】
バイアス電圧ＶBIASのバラツキΔＶBIASは、コントロールＩＣ１の電源電圧変動や温度変動の影響を受けてばらつくため、ゲインに変動を生じる。
たとえば、β＝４０ｄＢ／Ｖ、ＶBIAS＝３Ｖ、α＝０．５でバイアス電圧ＶBIASが５％ばらついたとすると、バイアス電圧ＶBIASのバラツキΔＶBIAS、およびゲインのバラツキΔＧset は次のようになる。
【００１９】
【数５】
ΔＶBIAS＝３Ｖ±５％＝±０．１５Ｖ
ΔＧset ＝±３ｄＢ                                  …（５）
【００２０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、コントロール電圧の電源電圧変動や温度変動に影響を受けることなく高精度のゲインコントロールを行うことができるゲインコントロール回路を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的を達成するため、本発明のゲインコントロール回路は、コントロール電圧およびリファレンス電圧を生成して供給するコントロール回路と、上記コントロール電圧およびリファレンス電圧を受けて、電圧比（コントロール電圧／リファレンス電圧）の値に応じたゲインコントロール電圧を生成するゲインコントロール電圧生成回路と、上記ゲインコントロール電圧に応じてゲインを設定し、入力信号を増幅して出力するゲインコントロールアンプとを有する。
【００２２】
また、本発明のゲインコントロール回路は、コントロール電圧およびリファレンス電圧を生成して供給する第１の集積回路と、上記コントロール電圧およびリファレンス電圧を受けて、電圧比（コントロール電圧／リファレンス電圧）の値に応じたゲインコントロール電圧を生成するゲインコントロール電圧生成回路と、上記ゲインコントロール電圧に応じてゲインを設定し、入力信号を増幅して出力するゲインコントロールアンプとを備えた第２の集積回路とを有する。
【００２３】
また、本発明では、上記コントロール電圧およびリファレンス電圧は、少なくとも電源電圧特性が同じである。
【００２４】
また、本発明では、上記コントロール電圧およびリファレンス電圧は、回路内部で設定したバイアス電圧に比例した電圧である。
【００２５】
また、本発明では、上記第１の集積回路は、電界効果トランジスタ系の回路であり、上記第２の集積回路はバイポーラトランジスタ系の回路である。
【００２６】
本発明によれば、コントロール回路において、たとえば同じ電源電圧特性を持つようにコントロール電圧およびリファレンス電圧が生成されて、ゲインコントロール電圧生成回路に供給される。
ゲインコントロール電圧生成回路では、供給されたコントロール電圧およびリファレンス電圧の電圧比（コントロール電圧／リファレンス電圧）の値に応じたゲインコントロール電圧が生成され、ゲインコントロールアンプに供給される。
そして、ゲインコントロールアンプにおいて、ゲインコントロール電圧に応じてゲインが設定され、このゲインに基づいて入力信号が増幅されて出力される。
これにより、電源電圧変動や温度変動によらない直線性のよいゲインコントロールが行うことができる。
【００２７】
【発明の実施の形態】
図１は、本発明に係るゲインコントロール回路の基本構成を示すブロック図である。
【００２８】
このゲインコントロール回路１０は、ＭＯＳ系回路からなるコントロールＩＣ２０およびバイポーラ系回路からなるゲインコントロールＩＣ３０により構成されている。
【００２９】
コントロールＩＣ２０は、電源電圧ＶCC2 を受けて動作し、内部で設定したバイアス電圧ＶBIASに比例したコントロール電圧ＶCONT、並びにリファレンス電圧ＶREF を生成してゲインコントロールＩＣ３０に供給する。
【００３０】
ゲインコントロールＩＣ３０は、電源電圧ＶCC1 を受けて動作し、ゲインコントロール電圧生成回路３１およびゲインコントロールアンプ３２により構成されている。
【００３１】
ゲインコントロール電圧生成回路３１は、コントロールＩＣ２０によるコントロール電圧ＶCONT、並びにリファレンス電圧ＶREF を受けてゲインコントロールアンプ３２のゲインを、コントロール電圧ＶCONTのみでなく、コントロール電圧ＶCONT、並びにリファレンス電圧ＶREF の電圧比ＶCONT／ＶREF で決定したゲインコントロール電圧ＶＣを生成してゲインコントロールアンプ３２に供給する。
【００３２】
図２は、ゲインコントロール電圧生成回路の第１の実施形態を示すブロック図である。
図２に示すように、除算器３０１、および乗算器３０２により構成されている。
除算器３０１は、１を入力電圧ＶＩＮで除算するもので、リファレンス電圧ＶREF を受けて１をリファレンス電圧ＶREF で除し、出力１／ＶREF を得る。
乗算器３０２は、コントロール電圧ＶCONTと除算器３０１の出力１／ＶREF とを乗算することによって、ゲインコントロール電圧ＶＣ（＝ＶCONT／ＶREF ）を生成し、ゲインコントロールアンプ３２に供給する。
【００３３】
ゲインコントロールアンプ３２は、ゲインコントロール電圧生成回路３１によるゲインコントロール電圧ＶＣに基づいて設定されるゲインＧset をもって入力信号を増幅して出力する。
【００３４】
図３は、ゲインコントロールアンプ３２の具体的な構成例を示す回路図である。
図３示すように、ゲインコントロールアンプ３２は、各エミッタがエミッタ抵抗Ｒｅ321 ，Ｒｅ322 を介して互いに接続され、電流源Ｉ321 を介して接地されたｎｐｎ型トランジスタＱ321 ，Ｑ322 からなる差動増幅器３２１と、トランジスタＱ321 ，Ｑ322 の各コレクタにエミッタが共通に接続されたｎｐｎ型トランジスタＱ323 ，Ｑ324 およびＱ325 ，Ｑ326 からなる２つの電流分割回路３２２，３２３とから構成されている。
また、トランジスタＱ323 ，Ｑ326 の各コレクタは負荷抵抗素子Ｒ321 ，Ｒ322 を介して電源電圧ＶCCの供給ラインに接続されており、これらコレクタから差動出力を導出するように構成されている。
【００３５】
このような構成を有するゲインコントロールアンプ３２では、トランジスタＱ321 のベースに入力信号電圧Ｖｉが供給され、トランジスタＱ322 のベースにその相補的レベルをとる差動信号が供給される。
また、トランジスタＱ323 ，Ｑ326 のベースにゲインコントロール電圧生成回路３１によるゲインコントロール電圧ＶＣが供給され、トランジスタＱ324 ，Ｑ325 のベースにゲインコントロール電圧ＶＣの差動信号ＶＣＸが供給される。
【００３６】
そして、差動増幅回路３２１では、入力電圧Ｖｉが電流に変換され、この電流ＩｏはトランジスタＱ321 ，Ｑ322 のコレクタに流れる。
これらコレクタ電流は、２つの電流分割回路３２２，３２３で電流分割される。そして、トランジスタＱ323 ，Ｑ326 のコレクタ間から出力電圧Ｖｏが導出される。
【００３７】
次に、上記構成における動作を説明する。
コントロールＩＣ２０において、内部で設定したバイアス電圧ＶBIASに比例した同じ電源電圧特性および温度特性を持つ、コントロール電圧ＶCONT、並びにリファレンス電圧ＶREF が生成されてゲインコントロールＩＣ３０のゲインコントロール電圧生成回路３１に供給される。
【００３８】
ゲインコントロール電圧生成回路３１では、除算器３０１においてリファレンス電圧ＶREF をもって１が除算され、その結果１／ＶREF が乗算器３０２に出力される。
乗算器３０２では、コントロールＩＣ２０によるコントロール電圧ＶCONTとコ除算器３０１の出力１／ＶREF とが乗算されてゲインコントロール電圧ＶＣ（＝ＶCONT／ＶREF ）が生成され、ゲインコントロールアンプ３２に供給される。
ゲインコントロールアンプ３２においては、ゲインコントロール電圧生成回路３１によるゲインコントロール電圧ＶＣに基づいて設定されるゲインＧset をもって入力信号が増幅されて出力される。
【００３９】
次に、このような構成を有するゲインコントロール回路１０における、ゲインコントロールアンプでの設定ゲインのバラツキについて考察する。
【００４０】
上述したようにコントロールＩＣ２０から出力されるコントロール電圧ＶCONT、並びにリファレンス電圧ＶREF が、コントロールＩＣ２０内部で設定したバイアス電圧ＶBIASに比例した電圧である場合、設定コントロール電圧ＶCONTset 、設定リファレンス電圧ＶREFsetとバイアス電圧ＶBIASとの間には以下の関係が成り立つ。
【００４１】
【数６】
0003726438.tif 000004
なお、αは変数で、この値を変えてゲインをコントロールする。
【００４２】
ここで、バイアス電圧ＶBIASにバラツキΔＶBIASが発生したとすると、このときの設定コントロール電圧ＶCONTsetb、および設定リファレンス電圧ＶREFsetは次式で与えられる。
【００４３】
【数７】
0003726438.tif 000005
【００４４】
ゲインコントロールの傾きをβとすると、設定ゲインＧsetbは以下のようになる。
【００４５】
【数８】
0003726438.tif 000006
【００４６】
すなわち、ゲインとしては、（８）式で示すようにΔＧset なるバラツキが発生しない。
【００４７】
図４は、上述した構成におけるゲインコントロールアンプのゲインコントロール特性を示す図である。
図４において、横軸がコントロール電圧比（ＶCONT／ＶREF ）を、縦軸がゲインをそれぞれ表している。
図４からわかるように、図１のゲインコントロール回路１０は、電源電圧変動や温度変動によらない直線性のよいゲインコントロールを行うことができる。
【００４８】
以上説明したように、本第１の実施形態によれば、電源電圧ＶCC2 を受けて動作し、内部で設定したバイアス電圧ＶBIASに比例したコントロール電圧ＶCONT、並びにリファレンス電圧ＶREF を生成してゲインコントロールＩＣ３０に供給するコントロールＩＣ２０と、コントロールＩＣ２０によるコントロール電圧ＶCONT、並びにリファレンス電圧ＶREF を受けてゲインコントロールアンプ３２のゲインを、コントロール電圧ＶCONTのみでなく、コントロール電圧ＶCONT、並びにリファレンス電圧ＶREF の電圧比ＶCONT／ＶREF で決定したゲインコントロール電圧ＶＣを生成してゲインコントロールアンプ３２に供給するゲインコントロール電圧生成回路３１と、ゲインコントロール生成回路３１によるゲインコントロール電圧ＶＣに基づいて設定されるゲインＧset をもって入力信号を増幅して出力するゲインコントロールアンプ３２とを設けたので、コントロール電圧の電源電圧変動や温度変動に影響を受けることなく高精度のゲインコントロールを行うことができるゲインコントロール回路を実現できる利点がある。
【００４９】
図５は、本発明に係るゲインコントロール回路におけるゲインコントロール電圧生成回路の第２の実施形態を示すブロック図である。
【００５０】
本第２の実施形態に係るゲインコントロール電圧発生回路３１ａが図２に示す回路と異なる点は、除算器を実際に構成することは容易ではないことに鑑み、除算器に代えてオペアンプ３０３を設け、結果として出力電圧変化ΔＶOUT が（ＶCONT／ＶREF ）に比例するゲインコントロール電圧ＶＣを生成するようにしたことにある。
オペアンプ３０３は、コントロール電圧ＶCONTを正相の入力に、逆相の入力にリファレンス電圧ＶREF を入力して出力（ＶCONT−ＶREF ）を得るように構成され、乗算器３０２ａは、オペアンプ３０３の出力（ＶCONT−ＶREF ）とリファレンス電圧ＶREF とを乗算して出力電圧変化ΔＶOUT が（ＶCONT／ＶREF ）に比例するゲインコントロール電圧ＶＣを生成するように構成されている。
【００５１】
乗算器３０２ａは、いわゆるギルバートアンプにより構成されている。
具体的には、図５に示すように、ｎｐｎ型トランジスタＱ301 〜Ｑ304 、ダイオードＤ301 ，Ｄ302 、抵抗素子Ｒ301 〜Ｒ304 、および電流源Ｉ301 により構成されている。
【００５２】
トランジスタＱ301 のエミッタは抵抗素子Ｒ301 を介して接地され、コレクタがトランジスタＱ302 のベースおよびダイオードＤ301 のカソードに接続され、ベースにリファレンス電圧ＶREF が供給される。
トランジスタＱ302 とＱ303 のエミッタ同士が接続され、その接続点が電流源Ｉ301 に接続されている。
トランジスタＱ302 のコレクタは抵抗素子Ｒ302 を介して電源電圧ＶCCの供給ラインに接続され、トランジスタＱ303 のコレクタは抵抗素子Ｒ303 を介して電源電圧ＶCCの供給ラインに接続されている。
トランジスタＱ304 のエミッタは抵抗素子Ｒ304 を介して接地され、コレクタがトランジスタＱ303 のベースおよびダイオードＤ303 のカソードに接続され、ベースにオペアンプ３０３の出力（ＶCONT−ＶREF ）が供給される。
そして、ダイオードＤ301 ，Ｄ302 のアノードが電源電圧ＶCCの供給ラインに接続されている。
また、たとえば抵抗素子Ｒ301 およびＲ304 の抵抗値が同じ値に設定され、抵抗素子Ｒ302 およびＲ303 の抵抗値が同じ値に設定される。
【００５３】
このような構成において、コントロールＩＣ２０において、内部で設定したバイアス電圧ＶBIASに比例した同じ電源電圧特性および温度特性を持つ、コントロール電圧ＶCONT、並びにたとえばコントロール電圧ＶCONTの最大電位とされたリファレンス電圧ＶREF が生成されれゲインコントロールＩＣ３０のゲインコントロール電圧生成回路３１ａに供給される。
【００５４】
ゲインコントロール電圧生成回路３１ａにおいては、コントロール電圧ＶCONTはオペアンプ３０３の正相側入力に入力され、リファレンス電圧ＶREF が逆相側入力に入力される。その結果、出力（ＶCONT−ＶREF ）が得られ乗算器３０２ａに出力される。
そして、乗算器３０２ａにおいて、オペアンプ３０３の出力（ＶCONT−ＶREF ）とリファレンス電圧ＶREF とが乗算されてゲインコントロール電圧ＶＣが生成され、ゲインコントロールアンプ３２に供給される。
ゲインコントロールアンプ３２においては、ゲインコントロール電圧生成回路３１ａによるゲインコントロール電圧ＶＣに基づいて設定されるゲインＧset をもって入力信号が増幅されて出力される。
【００５５】
ここで、乗算器３０２ａの振る舞いについて考察する。
図５において、抵抗素子Ｒ301 に発生する電圧がトランジスタのベース・エミッタ間電圧Ｖbeにより十分に大きいとすると、次の関係式を導くことができる。
【００５６】
【数９】
ＶbeＤ301 ＋ＶbeＱ302 ＝ＶbeＱ303 ＋ＶbeＤ302           …（９）
【００５７】
（９）式において、ＶbeＤ301 はダイオードＤ301 の順方向電圧ＶＦ、ＶbeＱ302 はトランジスタＱ302 のＶＦ、ＶbeＱ303 はトランジスタＱ303 のＶＦ、およびＶbeＤ302 はトランジスタＤ302 のＶＦをそれぞれ示している。
【００５８】
ここで、抵抗素子Ｒ301 の抵抗値をＲ１、トランジスタＱ302 のコレクタ電流をＩ１、電流源Ｉ301 の電流をＩｏとすると、上記（９）式から次の式を導くことができる。
【００５９】
【数１０】
0003726438.tif 000007
【００６０】
（１０）式において、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷、Ｉｓはトランジスタの飽和電流である。
この（１０）式においてＩ１を求めると、次式のようになる。
【００６１】
【数１１】
0003726438.tif 000008
【００６２】
したがって、出力電圧変化ΔＶOUT は次式に示すように（ＶCONT／ＶREF ）に比例する。
【００６３】
【数１２】
ΔＶOUT ∝ＶCONT／ＶREF                               …（１２）
【００６４】
このように、図５に示す回路のゲインコントロール電圧生成回路３１ａによっても、ゲインコントロールアンプ３２のゲインを、コントロール電圧ＶCONTのみでなく、コントロール電圧ＶCONT、並びにリファレンス電圧ＶREF の電圧比ＶCONT／ＶREF で決定したゲインコントロール電圧ＶＣを生成できることから、コントロール電圧の電源電圧変動や温度変動に影響を受けることなく高精度のゲインコントロールを行うことができるゲインコントロール回路を実現できる利点がある。
【００６５】
図６は、本発明に係るゲインコントロール回路におけるゲインコントロール電圧生成回路の第３の実施形態を示すブロック図である。
【００６６】
本第３の実施形態に係るゲインコントロール電圧発生回路３１ｂが図２に示す回路と異なる点は、リファレンス電圧ＶREF をゲイン１／２をもって増幅する１／２増幅器３０４と、コントロール電圧ＶCONTを正相の入力に、逆相の入力に１／２増幅器３０４の出力信号ＶREF ／２を入力して出力（ＶCONT−ＶREF ／２）を得るオペアンプ３０５を設け、オペアンプ３０５の出力（ＶCONT−ＶREF ／２）と除算器３０１の出力１／ＶREF とを乗算器３０２で乗算してゲインコントロール電圧ＶＣとして（ＶCONT−ＶREF ／２）／ＶREF を得るようにしたことにある。すなわち、補正値１／２を用いてＶCONT／ＶREF で正規化して直線性のよいゲインコントロール特性を得るように構成したことにある。
【００６７】
このような構成において、コントロールＩＣ２０において、内部で設定したバイアス電圧ＶBIASに比例した同じ電源電圧特性および温度特性を持つ、コントロール電圧ＶCONT、並びにたとえばコントロール電圧ＶCONTの最大電位とされたリファレンス電圧ＶREF が生成されれゲインコントロールＩＣ３０のゲインコントロール電圧生成回路３１ｂに供給される。
【００６８】
ゲインコントロール電圧生成回路３１ｂにおいては、コントロール電圧ＶCONTはオペアンプ３０５の正相側入力に入力される。また、リファレンス電圧ＶREF が除算器３０１および１／２増幅器３０４に入力される。除算器３０１においてリファレンス電圧ＶREF をもって１が除算され、その結果１／ＶREF が乗算器３０２に出力される。
また、１／２増幅器３０４においては、リファレンス電圧ＶREF がゲイン１／２をもって増幅され、信号ＶREF ／２としてオペアンプ３０５の逆相側に入力される。
その結果、オペアンプ３０５では、出力（ＶCONT−ＶREF ／２）が得られ乗算器３０２に出力される。
そして、乗算器３０２において、除算器３０１の出力１／ＶREF とを乗算器３０２が乗算されてゲインコントロール電圧ＶＣである（ＶCONT−ＶREF ／２）／ＶREF が生成され、ゲインコントロールアンプ３２に供給される。
ゲインコントロールアンプ３２においては、ゲインコントロール電圧生成回路３１ｂによるゲインコントロール電圧ＶＣに基づいて設定されるゲインＧset をもって入力信号が増幅されて出力される。
【００６９】
図７は、図６の回路を用いた本発明に係るゲインコントロール回路のコントロール特性を示す図である。
図７（ａ）において、横軸がコントロール電圧ＶCONT、縦軸がゲインをそれぞれ表している。また、図７（ｂ）において、横軸がコントロール電圧比（ＶCONT／ＶREF ）を、縦軸がゲインをそれぞれ表している。
【００７０】
上述したように、ゲインコントロール電圧生成回路３１ｂで生成したゲインコントロール電圧（ＶCONT−ＶREF ／２）／ＶREF をゲインコントロールアンプ３２に供給することで、図７（ａ）に示すようなコントロール特性を得ることができる。
そして、図７（ａ）の特性を横軸をコントロール電圧比（ＶCONT／ＶREF ）でとりなおせば、図７（ｂ）に示すように、本発明に係るゲインコントロール回路は、電源電圧変動や温度変動によらない直線性のよいゲインコントロール特性を得ることができる。
【００７１】
以上のように、図６の回路を用いたゲインコントロール回路においても、上述した図２の回路を用いた場合と同様の効果を得ることができる。
【００７２】
図８は、本発明に係るゲインコントロール回路におけるゲインコントロール電圧生成回路の第４の実施形態を示すブロック図である。
【００７３】
本第４の実施形態に係るゲインコントロール電圧発生回路３１ｃが図４に示す回路と異なる点は、除算器を実際に構成することは容易ではないことに鑑み、除算器に代えて３／２増幅器３０６およびオペアンプ３０７を設け、結果として出力電圧変化ΔＶOUT が（ＶCONT−ＶREF ／２）／ＶREF に比例するゲインコントロール電圧を生成するようにしたことにある。
【００７４】
具体的には、ゲインコントロール電圧発生回路３１ｃは、リファレンス電圧ＶREF をゲイン１／２をもって増幅する１／２増幅器３０４と、コントロール電圧ＶCONTを正相の入力に、逆相の入力に１／２増幅器３０４の出力信号ＶREF ／２を入力して出力（ＶCONT−ＶREF ／２）を得るオペアンプ３０５と、リファレンス電圧ＶREF をゲイン３／２をもって増幅する３／２増幅器３０６と、正相の入力に３／２増幅器３０６の出力（３／２）ＶREF を、逆相の入力にコントロール電圧ＶCONTを受けて出力（３／２）ＶREF −ＶCONTを得るオペアンプ３０７と、オペアンプ３０７の出力（（３／２）ＶREF −ＶCONT）とオペアンプ３０５の出力（ＶCONT−ＶREF ／２）とを乗算して出力電圧変化ΔＶOUT が（ＶCONT−ＶREF ／２）／ＶREF に比例するゲインコントロール電圧を生成する乗算器３０２ｂとを備えている。
【００７５】
乗算器３０２ｂは、図６の回路と同様にギルバートアンプにより構成されている。
具体的には、図８に示すように、ｎｐｎ型トランジスタＱ301 〜Ｑ304 、ダイオードＤ301 ，Ｄ302 、抵抗素子Ｒ301 〜Ｒ304 、および電流源Ｉ301 により構成されている。
【００７６】
この乗算器３０２ｂは、図５の乗算器３０２ａと同様の構成を有している。ただし、トランジスタＱ301 のベースにオペアンプ３０７の出力（（３／２）ＶREF −ＶCONT）が供給され、トランジスタＱ304 のベースにオペアンプ３０５の出力（ＶCONT−ＶREF ／２）が供給される。
【００７７】
このような構成において、コントロールＩＣ２０において、内部で設定したバイアス電圧ＶBIASに比例した同じ電源電圧特性および温度特性を持つ、コントロール電圧ＶCONT、並びにたとえばコントロール電圧ＶCONTの最大電位とされたリファレンス電圧ＶREF が生成されゲインコントロールＩＣ３０のゲインコントロール電圧生成回路３１ｃに供給される。
【００７８】
ゲインコントロール電圧生成回路３１ｃにおいては、コントロール電圧ＶCONTはオペアンプ３０５の正相側入力およびオペアンプ３０７の逆相側入力に入力される。また、リファレンス電圧ＶREF が１／２増幅器３０４および３／２増幅器３０６に入力される。
１／２増幅器３０４の出力（ＶREF ／２）がオペアンプ３０５の逆相側入力に入力され、３／２増幅器３０６の出力（３／２）ＶREF がオペアンプ３０７の正相側入力に入力される。
その結果、オペアンプ３０５では、出力（ＶCONT−ＶREF ／２）が得られ乗算器３０２ｂに出力され、オペアンプ３０７では、出力（（３／２）ＶREF −ＶCONT）が得られ乗算器３０２ｂに出力され。
そして、乗算器３０２ｂにおいて、オペアンプ３０５の出力（ＶCONT−ＶREF ／２）とオペアンプ３０７の出力（（３／２）ＶREF −ＶCONT）とが乗算されて（ＶCONT−ＶREF ／２）／ＶREF に比例したゲインコントロール電圧ＶＣが生成され、ゲインコントロールアンプ３２に供給される。
ゲインコントロールアンプ３２においては、ゲインコントロール電圧生成回路３１ｃによるゲインコントロール電圧ＶＣに基づいて設定されるゲインＧset をもって入力信号が増幅されて出力される。
【００７９】
ここで、図５の場合と同様に乗算器３０２ｂの振る舞いについて考察する。
図８において、抵抗素子Ｒ301 に発生する電圧がトランジスタのベース・エミッタ間電圧Ｖbeにより十分に大きいとすると、次の関係式を導くことができる。
【００８０】
【数１３】
ＶbeＤ301 ＋ＶbeＱ302 ＝ＶbeＱ303 ＋ＶbeＤ302           …（１３）
【００８１】
（１３）式において、ＶbeＤ301 はダイオードＤ301 の順方向電圧ＶＦ、ＶbeＱ302 はトランジスタＱ302 のＶＦ、ＶbeＱ303 はトランジスタＱ303 のＶＦ、およびＶbeＤ302 はトランジスタＤ302 のＶＦをそれぞれ示している。
【００８２】
ここで、抵抗素子Ｒ301 の抵抗値をＲ１、トランジスタＱ302 のコレクタ電流をＩ１、電流源Ｉ301 の電流をＩｏとすると、上記（１３）式はから次の式を導くことができる。
【００８３】
【数１４】
0003726438.tif 000009
【００８４】
（１４）式において、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷である。
この（１４）式においてＩ１を求めると、次式のようになる。
【００８５】
【数１５】
0003726438.tif 000010
【００８６】
したがって、出力電圧変化ΔＶOUT は次式に示すように（ＶCONT−ＶREF ／２）／ＶREF に比例する。
【００８７】
【数１６】
ΔＶOUT ∝（ＶCONT−ＶREF ／２）／ＶREF               …（１６）
【００８８】
このように、図８に示す回路のゲインコントロール電圧生成回路３１ｃによっても、ゲインコントロールアンプ３２のゲインを、コントロール電圧ＶCONTのみでなく、コントロール電圧ＶCONT、並びにリファレンス電圧ＶREF の電圧比ＶCONT／ＶREF で決定したゲインコントロール電圧ＶＣを生成できることから、コントロール電圧の電源電圧変動や温度変動に影響を受けることなく高精度のゲインコントロールを行うことができるゲインコントロール回路を実現できる利点がある。
【００８９】
図９は、本発明に係るゲインコントロール回路におけるゲインコントロール電圧生成回路の第５の実施形態を示すブロック図である。
【００９０】
本第５の実施形態に係るゲインコントロール電圧発生回路３１ｄが図２に示す回路と異なる点は、除算器を実際に構成することは容易ではないことに鑑み、除算器に代えて１／２増幅器３０４を設け、この出力ＶREF ／２とコントロール電圧ＶCONTとを差動増幅回路および乗算器との複合回路３０８に入力させ、結果として出力電圧変化ΔＶOUT が（ＶCONT−ＶREF ／２）／ＶREF に比例するゲインコントロール電圧を生成するようにしたことにある。
【００９１】
複合回路３０８は、差動増幅回路で１／２増幅器３０４の出力ＶREF ／２とコントロール電圧ＶCONTとの差動出力を得、これにリファレンス電圧ＶREF とＩＣ内部で生成した内部定電圧ＶＢＢとに基づいた係数を掛け合わせて（ＶCONT−ＶREF ／２）／ＶREF に比例するゲインコントロール電圧ＶＣを生成する。
この係数は後述するように、図１０に示す特性曲線においてある範囲で１／ＶREF に近似できるものである。
【００９２】
複合回路３０８は、図９に示すように、ｐｎｐ型トランジスタＰ301 〜Ｐ306 、ダイオードＤ303 ，Ｄ304 、抵抗素子Ｒ305 〜Ｒ308 、電流源Ｉ302 〜Ｉ305 、および内部定電圧源Ｖ301 により構成されている。
【００９３】
トランジスタＰ301 およびＰ302 のエミッタ同士が抵抗素子Ｒ305 を介して接続され、かつトランジスタＰ301 のエミッタは電流源Ｉ302 に接続され、トランジスタＰ302 のエミッタは電流源Ｉ303 に接続されている。
トランジスタＰ301 のコレクタがトランジスタＰ303 のベースおよびダイオードＤ303 のアノードに接続され、ベースにコントロール電圧ＶCONTが供給される。
トランジスタＰ302 のコレクタがトランジスタＰ304 のベースおよびダイオードＤ304 のアノードに接続され、ベースに１／２増幅器３０４の出力ＶREF ／２が供給される。
そして、ダイオードＤ303 ，Ｄ304 のカソードが接地されている。
【００９４】
トランジスタＰ303 とＰ304 のエミッタ同士が接続され、その接続点がトランジスタＰ305 のコレクタに接続されている。トランジスタＰ303 のコレクタが抵抗素子Ｒ306 を介して接地され、コレクタと抵抗素子Ｒ306 の接続点によりゲインコントロール電圧ＶＣの出力ノードが構成されている。また、トランジスタＰ304 のコレクタが抵抗素子Ｒ307 を介して接地されている。
【００９５】
トランジスタＰ305 およびＰ306 のエミッタ同士が抵抗素子Ｒ308 を介して接続され、かつトランジスタＰ305 のエミッタは電流源Ｉ304 に接続され、トランジスタＰ306 のエミッタは電流源Ｉ305 に接続されている。
トランジスタＰ301 のベースにリファレンス電圧ＶREF が供給される。
そして、トランジスタＰ306 のコレクタが接地され、ベースが内部定電圧源Ｖ301 に接続されている。
【００９６】
ここで、複合回路３０８の振る舞いについて考察する。
図９において、トランジスタＰ301 のコレクタ電流をＩ11、トランジスタＰ302 のコレクタ電流をＩ11’、抵抗素子Ｒ305 の抵抗値をＲ５、電流源Ｉ302 ，Ｉ303 による電流をＩｏ１、電流源Ｉ304 ，Ｉ305 による電流をＩｏ２とすると以下の関係が成り立つ。
【００９７】
【数１７】
0003726438.tif 000011
【００９８】
【数１８】
ＶbeＤ303 ＋ＶbeＰ303 ＝ＶbeＤ304 ＋ＶbeＰ304           …（１８）
【００９９】
（１８）式において、ＶbeＤ303 はダイオードＤ303 の順方向電圧ＶＦ、ＶbeＰ303 はトランジスタＰ303 のＶＦ、ＶbeＰ304 はトランジスタＰ304 のＶＦ、およびＶbeＤ304 はダイオードＤ304 のＶＦをそれぞれ示している。
【０１００】
ここで、ダイオードＤ303 にはＩ11なる電流が流れ、ダイオードＤ304 にはＩ11' なる電流が流れ、トランジスタＰ304 のコレクタ電流をＩ12、トランジスタＰ303 のコレクタ電流をＩ13、抵抗素子Ｒ308 の抵抗値をＲ８とすると、上記（１８）式から次の式を導くことができる。
【０１０１】
【数１９】
0003726438.tif 000012
【０１０２】
（１９）式において、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷である。
この（１９）式においてＩ13，Ｉ12を求めると、次式のようになる。
【０１０３】
【数２０】
Ｉ13＝(1/2Io1)・(Io1+(VCONT-VREF/2)/R5) ・I12               …（２０）
【０１０４】
【数２１】
Ｉ12＝Io2-(VREF-VBB)/R8                                   …（２１）
【０１０５】
（２０）式に（２１）式を代入することにより、Ｉ13は次のように表すことができる。
【０１０６】
【数２２】
0003726438.tif 000013
【０１０７】
したがって、出力電圧変化ΔＶOUT は次式に示すように（（ＶCONT−ＶREF ／２）／Ｒ５）・（（ＶREF-VBB ）／Ｒ８）に比例する。
【０１０８】
【数２３】
0003726438.tif 000014
【０１０９】
（２３）式における（ＶREF-VBB ）／Ｒ８の項は、図１０に示すように、ある範囲で１／ＶREF に近似される。
したがって、上記（２３）式は、次のように近似できる。
【０１１０】
【数２４】
ΔＶOUT ∝（（ＶCONT−ＶREF ／２）／ＶREF ）          …（２４）
【０１１１】
このように、図９に示す回路のゲインコントロール電圧生成回路３１ｄによっても、ゲインコントロールアンプ３２のゲインを、コントロール電圧ＶCONTのみでなく、コントロール電圧ＶCONT、並びにリファレンス電圧ＶREF の電圧比ＶCONT／ＶREF で決定したゲインコントロール電圧ＶＣを生成できることから、コントロール電圧の電源電圧変動や温度変動に影響を受けることなく高精度のゲインコントロールを行うことができるゲインコントロール回路を実現できる利点がある。
【０１１２】
【発明の効果】
以上説明したように、本発明によれば、コントロール電圧の電源電圧変動や温度変動に影響を受けることなく高精度のゲインコントロールを行うことができる。
【図面の簡単な説明】
【図１】本発明に係るゲインコントロール回路の基本構成を示すブロック図である。
【図２】本発明に係るゲインコントロール回路におけるゲインコントロール電圧生成回路の第１の実施形態を示すブロック図である。
【図３】本発明に係るゲインコントロールアンプの構成例を示す回路図である。
【図４】図２のゲインコントロール電圧生成回路を用いた本発明に係るゲインコントロールアンプのゲインコントロール特性を示す図である。
【図５】本発明に係るゲインコントロール回路におけるゲインコントロール電圧生成回路の第２の実施形態を示すブロック図である。
【図６】本発明に係るゲインコントロール回路におけるゲインコントロール電圧生成回路の第３の実施形態を示すブロック図である。
【図７】図６の回路のゲインコントロール特性を説明するための図である。
【図８】本発明に係るゲインコントロール回路におけるゲインコントロール電圧生成回路の第４の実施形態を示すブロック図である。
【図９】本発明に係るゲインコントロール回路におけるゲインコントロール電圧生成回路の第５の実施形態を示すブロック図である。
【図１０】図９の回路のゲインコントロール特性を説明するための図である。
【図１１】従来のゲインコントロール回路の構成例を示すブロック図である。
【図１２】図１１の回路のゲインコントロール特性を説明するための図である。
【符号の説明】
１０…ゲインコントロール回路、２０…コントロールＩＣ、３０…ゲイン
コントロールＩＣ、３１，３１ａ〜３１ｄ…ゲインコントロール電圧生成回路、３２…ゲインコントロールアンプ、３０１…除算器、３０２，３０２ａ，３０２ｂ…乗算器、３０４…１／２増幅器、３０６…３／２増幅器、３０５，３０７…オペアンプ、３０８…複合回路。
【図１】
0003726438.tif 000015
【図２】
0003726438.tif 000016
【図３】
0003726438.tif 000017
【図４】
0003726438.tif 000018
【図５】
0003726438.tif 000019
【図６】
0003726438.tif 000020
【図７】
0003726438.tif 000021
【図８】
0003726438.tif 000022
【図９】
0003726438.tif 000023
【図１０】
0003726438.tif 000024
【図１１】
0003726438.tif 000025
【図１２】
0003726438.tif 000026