(57)【特許請求の範囲】
【請求項１】
複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、
電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦な電気絶縁膜を形成する工程と、
電気絶縁膜の表面全体をプラズマ照射によって撥水処理する工程と、
該電気絶縁膜を、予め定める画素電極形成領域で部分的に硬化し、予め定めるコンタクトホール領域で未硬化となり、画素電極形成領域およびコンタクトホール領域以外の非形成領域で硬化するように、領域ごとに複数段階に露光量を調整したマスクでハーフトーン露光する工程と、
電気絶縁膜を現像することにより、部分的に硬化している画素電極形成領域の撥水処理された電気絶縁膜の表面が除去され、かつ未硬化のコンタクトホール領域の撥水処理された電気絶縁膜が除去されて、コンタクトホール領域の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、該貫通孔に連なる凹所が画素電極形成領域の電気絶縁膜に形成されるようにパターニングする工程と、
パターニングされて撥水処理表面が除去された電気絶縁膜上に、塗布型導電材を塗布して画素電極を形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法。
【請求項２】
前記マトリクス回路は、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、
該ＴＦＴアクティブマトリクス回路の製造工程は、
前記電気絶縁性基板上にゲート電極材料を成膜し、パターニングするゲート電極膜パターニング工程と、
ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する積層工程と、
領域ごとに複数段階に露光量を調整したマスクを用いるハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う分離エッチング工程と、
分離エッチング工程後に、パッシベーション膜を成膜するパッシベーション工程とを含むことを特徴とする請求項１に記載の液晶用マトリクス基板の製造方法。
【請求項３】
前記画素電極の形成後に、前記非形成領域の電気絶縁膜に残存している撥水処理表面を除去することを特徴とする請求項１または２のいずれかに記載の液晶用マトリクス基板の製造方法。
【請求項４】
前記電気絶縁性合成樹脂材料として、感光性アクリル系樹脂を使用し、
前記電気絶縁膜表面の撥水処理は、フッ素系プラズマを照射して施され、
前記画素電極は塗布型透明導電材料で形成することを特徴とする請求項１〜３のいずれかに記載の液晶用マトリクス基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置を形成するための液晶用マトリクス基板の製造方法に関する。
【０００２】
【従来の技術】
従来から、液晶表示装置では、Thin Film TransistorからＴＦＴと略称される薄膜トランジスタをスイッチング素子に用いるアクティブマトリクス型液晶表示装置が広く用いられている。ＴＦＴをスイッチング素子とするアクティブマトリクス型液晶表示装置では、透明なガラス基板の表面に、ＴＦＴアクティブマトリクス回路を形成したＴＦＴアレイ基板を使用する。ＴＦＴアレイ基板は、何枚ものフォトマスクを用い、フォトリソグラフィのプロセスによる微細パターニングを繰返すことによって、製造されている。液晶表示装置の生産性および製造歩留まりの向上や、コストダウンを図る観点からは、フォトマスクの使用数の削減、つまりはフォトリソグラフィプロセスの削減が検討されてきている。
【０００３】
ＴＦＴアクティブマトリクス型液晶表示装置の低消費電力化および高輝度化を図る上では、液晶セルの光透過率を大きく改善するために、ＴＦＴアレイ基板の開口率を向上させることが必要である。開口率の向上の手法としては、液晶セルに電界を与えるための画素電極を平坦な保護膜上に形成し、ゲート電極と画素電極とを立体的にオーバーラップさせる方法が知られている。この方法では、８０％を超える高開口率が実現されている。このような高開口率アクティブマトリクス基板の製造プロセスは、走査用のゲート電極配線とデータ用のソース電極配線とが交差するＧ−Ｓ交差部、スイッチング素子であるＴＦＴ素子部、画素部および周辺回路に設けられる端子部を並べた模式的な断面構成部分に対して、図７（ａ）〜図１２（ｐ）に示すように行われる。
【０００４】
先ず、図７（ａ）は、ガラス基板２１の表面全体にゲート電極膜２２を成膜している状態を示す。ゲート電極膜２２は、スパッタリング法などによって、クロム（Ｃｒ）、アルミニウム（Ａｌ）およびタンタル（Ｔａ）等の金属膜として形成する。次にゲート電極膜２２の上に、フォトレジストを均一に塗布し、１枚目のフォトマスクを用いて図７（ｂ）に示すようなレジストパターン２３を形成する。次にレジストパターン２３を利用してエッチングを行い、図７（ｃ）に示すようにゲート電極膜２２をパターニングする。
【０００５】
次に図８（ｄ）に示すように、ゲート電極膜２４、第１半導体層２５、第２半導体層２６の３層をプラズマＣＶＤ法やスパッタリング法などで、連続積層成膜する。ゲート絶縁膜２４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成される。第１半導体層２５は、アモルファス−シリコン（Ａ−Ｓｉ）膜で形成される。第２半導体層２６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ+−Ｓｉ）膜で形成される。
【０００６】
次にフォトレジストを全体に塗布し、２枚目のフォトマスクを用いて図８（ｅ）に示すレジストパターン２７を形成する。レジストパターン２７が形成されるのは、ＴＦＴ素子部のみであり、Ｇ−Ｓ交差部、画素部および端子部には形成されない。レジストパターン２７を用いてエッチングを行うと、図８（ｆ）に示すように、第１半導体層２５および第２半導体層２６の２層が島状にパターニングされる。
【０００７】
次にレジストパターン２７を除去し、図９（ｇ）に示すように、全面にソース・ドレイン電極膜２８を成膜する。ソース・ドレイン電極膜２８は、スパッタリング法等によって、クロム、アルミニウムおよびタンタルなどの金属膜を形成する。その後、一旦全面にフォトレジストを塗布し、３枚目のフォトマスクを用いて、図９（ｈ）に示すようなレジストパターン２９を形成する。レジストパターン２９では、Ｇ−Ｓ交差部とＴＦＴ素子部とに形成されるけれども、ＴＦＴ素子部ではチャネル部分には形成されない。次にエッチングを行い、図９（ｉ）に示すように、チャネル部分にはレジストパターン２９が形成されていないので、ソース・ドレイン電極膜２８および第２半導体層２６が除去され、ソース・ドレイン電極分離パターニングが行われる。さらに第１半導体層２５も部分的にエッチングされ、チャネル部の厚みを調整するチャネルエッチング加工が行われる。
【０００８】
図１０（ｊ）は、図９（ｉ）でソース・ドレイン電極分離パターニングおよびチャネルエッチング加工が行われた後、レジストパターン２９を除去した状態を示す。次に、図１０（ｋ）に示すように、パッシベーション膜３０をＣＶＤ法およびスパッタリング法などによって全面に形成する。パッシベーション膜３０は、たとえば窒化シリコン（ＳｉＮｘ）などの保護膜である。さらに図１０（ｌ）に示すように、感光性アクリル系樹脂膜３１を平坦化のために塗布する。
【０００９】
次に、４枚目のフォトマスクを用いて、図１１（ｍ）に示すように、感光性アクリル系樹脂膜３１をパターニングする。このパターニングでは、感光性アクリル系樹脂膜３１に部分的にパッシベーション膜３０に達する貫通孔を形成する。パターニングした感光性アクリル系樹脂膜３１をマスクとしてパッシベーション膜３０を図１１（ｎ）に示すようにエッチングすると、感光性アクリル系樹脂膜３１の表面から、ソース・ドレイン電極膜２８のうちでソース電極と分離したドレイン電極に達するコンタクトホールが形成される。なお、４枚目のフォトマスクによるパターニングおよびエッチング工程の際には、端子部においても、感光性アクリル系樹脂膜３１の表面から、ゲート電極に達するコンタクトホールが同様に形成される。また、図には示していないが、ソース端子部においても同様に、感光性アクリル系樹脂膜３１の表面から、ソース電極に達するコンタクトホールが形成される。
【００１０】
次に全面に塗布型透明導電膜３２をスパッタリング法などによって形成すると、図１１（ｏ）に示すようになる。塗布型透明導電膜３２は、酸化インジウム錫（ＩＴＯ）や酸化錫（ＳｎＯ2）を用いる。図１２（ｐ）は、図１１（ｏ）で感光性アクリル系樹脂膜３１の表面全体に形成した塗布型透明導電膜３２を５枚目のフォトマスクを用いてパターニングし、画素電極３３を形成している状態を示す。画素電極３３は、ＴＦＴ素子部では感光性アクリル系樹脂膜３１で配線パターンやＴＦＴ素子に対して立体的にオーバーラップして形成させることができるので、高開口率アクティブマトリクス基板３４が形成される。
【００１１】
なお、上記従来例では、２枚目のフォトマスクによる第１半導体層２５および第２半導体層２６の島状パターニングの際、レジストパターン２７が形成される部分をＴＦＴ素子部のみとしたが、レジストパターン２７をＧ−Ｓ交差部にも形成し、第１半導体層２５および第２半導体層２６がＧ−Ｓ交差部にも残存する構造となっても、同様の特性を有する液晶用マトリクス基板が得られる。
【００１２】
以上述べた高開口率アクティブマトリクス基板３４の製造工程では、（ｂ），（ｅ），（ｈ），（ｍ）および（ｐ）の各工程で合計５枚のフォトマスクを使用する。このため、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。アクティブマトリクス基板の製造工程で、フォトマスクの使用数を減少させることに関する先行技術としては、たとえば特開平５−３０３１１１号公報を挙げることができる。この先行技術では、基板上に先ず塗布型透明導電膜を形成する。塗布型透明導電膜は、画素電極としてばかりではなく、ゲート電極の下地層としても利用する。ゲート電極は、塗布型透明導電膜の上に電解メッキを施して形成する。特開２０００−２０６５７１号公報には、厚さが異なるレジストパターンを形成して、図８（ｅ）から図９（ｉ）に示す工程を、１枚のフォトマスクを利用して行う考え方が示されている。厚さが異なるレジストパターンは、特開昭６１−１８１１３０号公報に示されているように、露光量を変えて形成する。特開昭６１−１８１１３０号公報では、段差がある部分でも高精度なパターンを形成するために、露光量を変えてレジスト膜パターンを形成している。特開２０００−２０６５７１号公報では、厚みが異なる部分を利用して２段階のエッチングを行い、フォトマスクの使用数を１枚減少させることを可能にしている。同様の考え方は、C.W.Kim et al.によってSid 2000 Digest第１００６〜１００９頁に「A  Novel Four-Mask-Count Process Architecture for TFT-LCDs」や、月刊FPD intelligenceの１９９５年５月号の第３１〜３５頁に記載されている「三国電子IPS TFT−LCDを２PEPで製造するプロセスを考案−TFTチャネル部分をハーフトーン露光」という技術報告にも示されている。
【００１３】
【発明が解決しようとする課題】
前述のように、従来の高開口率アクティブマトリクス基板３４の製造プロセスでは、合計５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。特開平５−３０３１１１号公報に開示されている先行技術では、ゲート電極を、画素電極用と同時に成膜するＩＴＯ透明電極膜を下地とする電解メッキで形成し、フォトプロセスを用いることなくゲート電極膜のパターニングを行って、ＴＦＴアレイ製造工程に用いられるフォトマスクの数を低減している。しかしながら、それでも５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。さらに、ＴＦＴアレイ基板上への電解メッキによるゲート電極形成の下地膜としてＩＴＯ透明電極膜を用いているので、ゲート電極と画素電極とをオーバーラップさせることができず、開口率が低下してしまう。また、電解メッキによるゲート電極の作製時には、電位降下による膜厚の不均一性が非常に大きくなりやすく、特に大型基板では膜厚の均一性を保つことが難しくなる。
【００１４】
特開２０００−２０６５７１号公報に示されているような厚さを変えたレジストパターンを用いる方法では、ＴＦＴ素子部を形成する際に１枚のフォトマスクを低減することが可能となるだけであり、しかもＩＰＳ（In Plane Switching）モードのＴＦＴアクティブマトリクス型液晶表示装置について主として説明されているだけである。ゲート電極と画素電極とを立体的にオーバーラップさせ、開口率を高めたＴＦＴ基板でフォトマスクの使用数をさらに低減する可能性については示されていない。
【００１５】
本発明の目的は、ＴＦＴアクティブマトリクス基板などで製造工程で用いるフォトマスクの使用数を低減することができる液晶用マトリクス基板の製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明は、複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、
電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦な電気絶縁膜を形成する工程と、
電気絶縁膜の表面全体をプラズマ照射によって撥水処理する工程と、
該電気絶縁膜を、予め定める画素電極形成領域で部分的に硬化し、予め定めるコンタクトホール領域で未硬化となり、画素電極形成領域およびコンタクトホール領域以外の非形成領域で硬化するように、領域ごとに複数段階に露光量を調整したマスクでハーフトーン露光する工程と、
電気絶縁膜を現像することにより、部分的に硬化している画素電極形成領域の撥水処理された電気絶縁膜の表面が除去され、かつ未硬化のコンタクトホール領域の撥水処理された電気絶縁膜が除去されて、コンタクトホール領域の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、該貫通孔に連なる凹所が画素電極形成領域の電気絶縁膜に形成されるようにパターニングする工程と、
パターニングされて撥水処理表面が除去された電気絶縁膜上に、塗布型導電材を塗布して画素電極を形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法である。
【００１７】
本発明に従えば、複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板は、電気絶縁膜の形成、電気絶縁膜表面の撥水処理、電気絶縁膜のハーフトーン露光によるパターニングおよび画素電極の形成を経て製造される。電気絶縁膜の形成は、マトリクス回路が形成されている電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦となるように行う。電気絶縁膜の表面は撥水処理により撥水性を有する。電気絶縁膜のハーフトーン露光は、予め定める画素電極形成領域で部分的に硬化となるように、予め定めるコンタクトホール領域で未硬化となるように、画素電極形成領域およびコンタクトホール領域以外の非形成領域で硬化となるように、領域ごとに複数段階に露光量を調整したマスクを用いて行う。電気絶縁膜を現像すると、コンタクトホール領域の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、該貫通孔に連なる凹所が画素電極形成領域の電気絶縁膜に形成されるように、硬化していない程度に応じてパターニングされる。その際、電気絶縁膜の撥水処理表面は、下地となる電気絶縁膜の厚さが減少する凹所および貫通孔が形成される部分で消失し、画素電極形成領域およびコンタクトホール領域を除く非形成領域で残存する。塗布型導電材料を塗布すると、非形成領域の電気絶縁膜には撥水処理表面が残存して塗布型導電材料を撥く性質を有するので、塗布型導電材料は電気絶縁膜上の凹所およびコンタクトホールに充填され、画素電極とコンタクトホールの導電部分とを形成することができる。凹所と貫通孔とを電気絶縁膜に形成する工程と、画素電極とコンタクトホールの導電部分とを形成する工程とを１枚のフォトマスクで処理することが可能となるため、フォトマスクの使用枚数を削減することができる。
【００１８】
また本発明は、前記マトリクス回路は、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、該ＴＦＴアクティブマトリクス回路の製造工程は、前記電気絶縁性基板上にゲート電極材料を成膜し、パターニングするゲート電極膜パターニング工程と、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する積層工程と、領域ごとに複数段階に露光量を調整したマスクを用いるハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う分離エッチング工程と、分離エッチング工程後に、パッシベーション膜を成膜するパッシベーション工程とを含むことを特徴とする。
【００１９】
本発明に従えば、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路を形成する際に、ＴＦＴアクティブマトリクス回路を、ゲート電極膜パターニング工程、積層工程、分離エッチング工程およびパッシベーション工程を含む製造工程で製造する。ゲート電極膜パターニング工程では、電気絶縁性基板上にゲート電極材料で成膜し、パターニングする。積層工程では、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する。分離エッチング工程では、露光量を調整したハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う。パッシベーション工程では、分離エッチング工程後に、パッシベーション膜を成膜して覆う。ＴＦＴアクティブマトリクス回路の製造の際には、ゲート電極膜パターニング工程と、分離エッチング工程とでそれぞれフォトマスクを使用し、さらにゲート電極とオーバーラップさせる画素電極の形成の際に１枚のフォトマスクを使用するので、全部で３枚のフォトマスクを使用するだけで高開口率を得ることができるＴＦＴアクティブマトリクス基板を製造することができる。
【００２０】
また本発明は、前記画素電極の形成後に、前記非形成領域の電気絶縁膜に残存している撥水処理表面を除去することを特徴とする。
【００２１】
本発明に従えば、画素電極形成後に、電気絶縁膜に残存している撥水処理表面を除去するので、液晶用マトリクス基板形成時の配向膜形成および配向処理において、面内の均一性を向上し、配向処理の信頼性を高めることができる。
【００２２】
また本発明は、前記電気絶縁性合成樹脂材料として、感光性アクリル系樹脂を使用し、前記電気絶縁膜表面の撥水処理は、フッ素系プラズマを照射して施され、前記画素電極は塗布型透明導電材料で形成することを特徴とする。
【００２３】
本発明に従えば、電気絶縁膜として感光性アクリル系樹脂を用いてマトリクス基板の表面を平坦化し、その表面にフッ素系ガスを用いたプラズマ照射による撥水処理を施して、前記電気絶縁膜をハーフトーン露光により複数段階にパターニングすることで撥水処理部分をパターニングし、電気絶縁膜表面の凹所およびコンタクトホールとに塗布型透明導電材料を充填して、フォトマスクを用いないでも精度よく画素電極およびコンタクトホールを形成することができる。
【００２４】
【発明の実施の形態】
図１〜図６の（ａ）から（ｏ）で本発明の実施の一形態としての高開口率アクティブマトリクス基板の製造方法の概要を示す。なお、本実施形態についても、図７〜図１２と同様に、ゲート電極とソース電極とが交差するＧ−Ｓ交差部分、ＴＦＴ素子部分、画素部分および端子部を並べた模式的な断面構成について示す。
【００２５】
図１（ａ）は、ガラス基板１上にゲート電極膜２を成膜した状態を示す。ゲート電極膜２は、スパッタリング法等でクロム、アルミニウムおよびタンタル等の金属膜を形成する。ゲート電極膜２上には、レジスト層を塗布し、１枚目のフォトマスクを用いて、図１（ｂ）に示すようなレジストパターン３を形成する。さらにレジストパターン３を用いたエッチングにより、図１（ｃ）に示すようにゲート電極膜２をパターニングする。
【００２６】
図２（ｄ）は、ゲート絶縁膜４、第１半導体層５および第２半導体層６を３層連続積層成膜し、さらにソース・ドレイン電極膜７をプラズマＣＶＤ法やスパッタリング法などで連続して積層成膜する。ゲート絶縁膜４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成する。第１半導体層５は、アモルファス−シリコン（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不純物を高濃度にドープしたｎ+−Ｓｉ膜で形成する。ソース・ドレイン電極膜７は、クロム、アルミニウムおよびタンタル等の金属で形成する。さらに、全体にレジストを塗布した後、スリットマスク等のハーフトーン露光が可能なマスク１５を用いて露光量を調整し、１回のレジスト塗布、露光、現像で複数段階の厚さのレジストパターン８を、図２（ｅ）に示すように形成する。レジストパターン８は、画素部および端子部には形成しないで、ＴＦＴ素子部のチャネル部５ａに相当する部分は薄肉部８ａとして形成する。その他の部分は厚く形成する。すなわち、その他の部分は所定の厚みである第１の厚み以上で形成し、薄肉部８ａは第１の厚みより薄い第２の厚みで形成する。次に、図２（ｆ）に示すように、レジストパターン８に覆われていない部分のソース・ドレイン電極７、第２半導体層６および第１半導体層５の３つの層を全てエッチングで除去する。
【００２７】
図３（ｇ）は、図２（ｆ）に示す残存しているレジストパターン８の全体をアッシングで厚みを減少させ、薄肉部８ａに対応するチャネル部５ａの位置でソース・ドレイン電極膜７の表面が露出するようになった状態を示す。次に残存するレジストパターン８を利用して、図３（ｈ）に示すようにソース・ドレイン電極分離およびチャネルエッチングを行う。チャネル部５ａでは、第１半導体層５の厚みが調整され、第２半導体層６およびソース・ドレイン電極膜７は除去される。ここでレジストパターン８を除去すると、図３（ｉ）に示す状態になる。
【００２８】
次に図４（ｊ）に示すように、基板の全面にパッシベーション膜９を形成する。パッシベーション膜９は、窒化シリコンなどによる保護膜であり、ＣＶＤ法やスパッタリング法等によって形成する。パッシベーション膜９の上に感光性を有する電気絶縁性合成樹脂材料、たとえば感光性アクリル系樹脂を塗布すると、図４（ｋ）に示すように、表面が平坦化した電気絶縁膜である感光性アクリル系樹脂膜１０が得られる。感光性アクリル系樹脂膜１０を、８０〜１００℃の温度でプリベークした後、その表面にフッ素系ガスを用いたプラズマ照射による撥水処理を施し、撥水性を有する撥水処理領域１１を形成した状態を図４（ｌ）に示す。
【００２９】
次に、３枚目のフォトマスクとして、スリットマスク等のハーフトーン露光が可能なマスク１５を用いて感光性アクリル系樹脂膜１０のハーフトーン露光を行い、１回の露光、現像で図５（ｍ）に示すように、複数段階のパターン形状にパターニングする。ハーフトーン露光において、感光性アクリル樹脂膜１０は、予め定められる画素電極形成領域およびコンタクトホール領域を除いて硬化し、コンタクトホール領域で未硬化となり、画素電極形成領域で部分的に硬化するように露光され、現像処理により、画素電極形成領域では浅い凹所１０ａの部分と、ドレイン電極部分までの貫通孔であるコンタクトホール１０ｂが形成され、端子部ではゲート電極および図示しないソース電極までの貫通孔であるコンタクトホール１０ｃが形成される。この感光性アクリル系樹脂膜１０の現像処理の際に、リフトオフと同様のプロセスによって、画素電極が形成される凹所１０ａ部分とコンタクトホール１０ｂ，１０ｃの部分とにおいて、撥水処理領域１１が除去される。
【００３０】
さらに、複数段階にパターニングされた感光性アクリル系樹脂１０をマスクとしてエッチングを行うことにより、コンタクトホール１０ｂの位置でパッシベーション膜９が除去され、ソース・ドレイン電極膜７が露出する。また、端子部においては、コンタクトホール１０ｃの位置でパッシベーション膜９、さらにゲート絶縁膜４も除去されて、ゲート電極膜２および図示しないソース電極膜が露出する。この際、１０ａ，１０ｂおよび１０ｃを除く部分では、感光性アクリル系樹脂膜１０がエッチングされないため、撥水処理領域１１は除去されずに残る。
【００３１】
次に塗布型透明導電材をスピンコート等によって塗布すると、図５（ｎ）に示すように、塗布型透明導電膜１２が感光性アクリル系樹脂膜１０の凹所１０ａの部分とコンタクトホール１０ｂ，１０ｃの部分に充填される。撥水処理領域１１は、撥水性によって塗布型透明導電材を撥くので、塗布型透明導電膜１２は撥水処理領域１１が残存している部分には形成されない。塗布型透明導電膜１３は、画素電極を形成するため酸化インジウム錫（ＩＴＯ）などを用いることができる。その後、２００〜２５０℃で焼成することにより、塗布型透明導電膜１２から画素電極１３が形成される。図５（ｏ）は、画素電極１３が形成された後、撥水処理領域１１をアッシング等によって除去した状態を示す。
【００３２】
以上のようにして、高開口率アクティブマトリクス基板１４が形成される。
本実施形態の高開口率アクティブマトリクス基板１４の製造では、（ｂ），（ｅ）および（ｍ）の３つの工程でフォトマスクを使用しているので、合計３枚のフォトマスクでＴＦＴアレイを製造することが可能となる。すなわちソース・ドレイン電極膜７およびゲート電極膜２と画素電極となる塗布型透明導電膜１２を立体的にオーバーラップさせる構造を有し、高開口率で高輝度を実現することができるＴＦＴアレイを、従来の製造プロセスに比べて非常に少ないマスク枚数である３枚のフォトマスクで製造することが可能となる。
【００３３】
また本実施形態の高開口率アクティブマトリクス基板１４では、画素電極であるＩＴＯ膜を塗布して形成するので、プラズマＣＶＤやスパッタリングなどの真空成膜法を用いなくても画素電極を形成することができ、製造原価の低減を図ることができる。
【００３４】
図６は、本発明の実施形態で用いるハーフトーン露光用のマスク１５の簡略化した断面形状と、対応する透過光量および生成されるレジストパターン形状を示す図である。図６には、ポジ型のレジストを使用した例を示す。該マスク１５は、前述の実施の一形態による高開口率アクティブマトリクス基板１４の製造方法において、２枚目および３枚目のフォトマスクとして用いるハーフトーン露光が可能なマスクである。マスク１５は、透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを備える。一般のフォトマスクでは、透過部１５Ａのように光の透過量が１００％を目標に形成する部分と、遮光部１５Ｂのように、光の透過量が０％を目標に形成する部分とを備える。前述の製造方法に用いるマスク１５では、さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間となるメッシュ部１５Ｃを備える。メッシュ部１５Ｃは、たとえば間隔が使用する光の分解能よりも小さいメッシュパターンやスリットパターンで形成する。
【００３５】
マスク１５の各部分の透過光量の違いによって、図６に示すようにポジ型のレジストを使用する場合、透過部１５Ａに対応する部分ではレジスト厚みが零で、遮光部１５Ｂに対応する部分でレジスト厚みが最大となり、メッシュ部１５Ｃに対応する部分で透過光量に応じたレジスト厚となるレジストパターン１６が得られる。すなわち透過光量が異なる部分を設けることによって各部分において透過光量に反比例したレジスト厚となるレジストパターン１６を形成することができる。ネガ型のレジストを使用する場合には、逆に透過光量が多い部分ほどレジスト厚も厚いレジストパターンを形成することができる。
【００３６】
前述の実施の一形態による高開口率アクティブマトリクス基板１４の製造方法において示したように、液晶表示装置の製造に関連して撥水性の樹脂を用いる考え方は、たとえばカラーフィルタの製造に関連して、特開平８−１７９１１３号公報や特開平８−２９２３１３号公報に開示されている。本発明の実施形態では、画素電極の形成に、図６に示すようなハーフトーン露光用のマスク１５とともにフッ素系ガスを用いたプラズマ照射により生じる撥水処理領域１１を利用している。このような画素電極の形成方法は、単純マトリクス型液晶表示装置用のマトリクス基板の形成にも適用することが可能である。なお、撥水処理は、フッ素系プラズマ照射に限らず、フッ素系以外のガスを用いたプラズマ照射でもよい。
【００３７】
また図５（ｎ）に示すように、撥水処理領域１１が感光性アクリル系樹脂膜１０の表面に残存している状態でも、液晶表示装置を形成することは可能であるが、図５（ｏ）に示すように撥水処理領域１１を除去してやれば、液晶配向制御のための配向膜形成の際に配向膜の面内均一性を向上し、液晶配向処理の点では非常に有利となる。
【００３８】
【発明の効果】
以上のように本発明によれば、電気絶縁膜表面にプラズマ照射によって撥水処理を施してハーフトーン露光し、現像処理によって撥水処理された表面ごと電気絶縁膜が除去された画素電極形成領域である凹所およびコンタクトホール領域に導電材を充填するので、コンタクトホールおよび画素電極の形成にフォトマスクを用いる必要がなく、画素電極のパターニングおよびコンタクトホール部分の製造の際に必要なフォトマスクの枚数を低減することができる。
【００３９】
また本発明によれば、表面にフッ素系プラズマ照射によって撥水処理を施された電気絶縁膜を１枚のフォトマスクを用いてハーフトーン露光を行い、コンタクトホールとコンタクトホールを通じてマトリクスと導通する画素電極とを１枚のフォトマスクで形成することができる。
【００４０】
また本発明によれば、ソースおよびゲート配線と画素電極とのオーバーラップを許容する高開口率アクティブマトリクス基板を３枚のフォトマスクを利用するだけで形成することができる。
【００４１】
また本発明によれば、画素電極形成後に撥水処理領域を確実に除去して、配向膜の面内均一性を向上し、液晶配向処理を効率よく行うことができる。
【００４２】
また本発明によれば、電気絶縁性合成樹脂材料として感光性アクリル系樹脂を使用し、表面にフッ素系プラズマを照射することによって撥水処理領域を形成するので、塗布型透明導電材料を撥水処理領域で囲まれる領域の内部に限定し、フォトマスクを用いなくても画素電極を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態による高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図２】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図３】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図４】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図５】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図６】本発明の実施の一形態で用いるハーフトーン露光用のマスク１５の簡略化した断面形状と、対応する透過光量および生成されるレジストパターン形状を示す図である。
【図７】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図８】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図９】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図１０】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図１１】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図１２】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【符号の説明】
１，２１  ガラス基板
２，２２  ゲート電極膜
３，８，１６，２３，２７，２９  レジストパターン
４，２４  ゲート絶縁膜
５，２５  第１半導体層
５ａ  チャネル部
６，２６  第２半導体層
７，２８  ソース・ドレイン電極膜
８ａ  薄肉部
９，３０  パッシベーション膜
１０，３１  感光性アクリル系樹脂膜
１０ａ  凹所
１０ｂ，１０ｃ  コンタクトホール
１１  撥水処理領域
１２，３２  塗布型透明導電膜
１３，３３  画素電極
１４，３４  高開口率アクティブマトリクス基板
１５  マスク
１５Ａ  透過部
１５Ｂ  遮光部
１５Ｃ  メッシュ部
【図１】
0003706033.tif 000002
【図２】
0003706033.tif 000003
【図３】
0003706033.tif 000004
【図４】
0003706033.tif 000005
【図５】
0003706033.tif 000006
【図６】
0003706033.tif 000007
【図７】
0003706033.tif 000008
【図８】
0003706033.tif 000009
【図９】
0003706033.tif 000010
【図１０】
0003706033.tif 000011
【図１１】
0003706033.tif 000012
【図１２】
0003706033.tif 000013