(57)【特許請求の範囲】
【請求項１】
負荷である磁気共鳴イメージング装置の磁場発生用コイルに接続されたスイッチング電源と、前記磁場発生用コイルに流れる電流の検出値と電流指令値とを入力し、前記検出値と電流指令値との差がゼロになるように前記スイッチング電源を構成する複数のスイッチをオンオフ制御するとともにデューティをパルス幅変調制御するＰＷＭ制御手段とを備えた磁気共鳴イメージング装置用電源装置において、
前記スイッチング電源に設けられたフィルタ回路の電流を検出するフィルタ電流検出手段と、このフィルタ電流検出手段により検出されたフィルタ電流の極性を判別する極性判別手段とを備え、
前記ＰＷＭ制御手段は、前記スイッチのオンオフ制御の際に所定のデッドタイムを設けるとともに、前記極性判別手段の判別結果に基づき前記デューティを増減する手段を備え、前記フィルタ電流の極性が正の時は前記デッドタイムの分だけ前記デューティを大きくし、前記フィルタ電流の極性が負のときは前記デッドタイムの分だけ前記デューティを小さくすることを特徴とする磁気共鳴イメージング装置用電源装置。
【請求項２】
負荷である磁気共鳴イメージング装置の磁場発生用コイルに並列に接続された複数のスイッチング電源と、前記磁場発生用コイルに流れる電流の検出値と電流指令値とを入力し、前記検出値と電流指令値との差がゼロになるように前記スイッチング電源を構成するスイッチをオンオフ制御するとともにデューティをパルス幅変調制御するＰＷＭ制御手段と、
前記スイッチング電源の各々に設けられたフィルタ回路の電流を検出するフィルタ電流検出手段と、このフィルタ電流検出手段により検出されたフィルタ電流の極性を判別する極性判別手段とを有し、
前記ＰＷＭ制御手段は、前記スイッチのオンオフ制御の際に所定のデッドタイムを設けるとともに、前記極性判別手段の判別結果に基づき前記デューティを増減する手段を備え、前記フィルタ電流の極性が正の時は前記デッドタイムの分だけ前記デューティを大きくし、前記フィルタ電流の極性が負のときは前記デッドタイムの分だけ前記デューティを小さくすることを特徴とする磁気共鳴イメージング装置用電源装置。
【請求項３】
請求項２に記載の磁気共鳴イメージング装置用電源装置において、前記磁場発生用コイルに並列接続されている前記スイッチング電源の数をＮとした場合、前記各スイッチング電源の位相差は３６０°／Ｎに設定されていることを特徴とする磁気共鳴イメージング装置用電源装置。
【請求項４】
請求項１ないし３のいずれか１項に記載の磁気共鳴イメージング装置用電源装置において、前記フィルタ回路は、前記磁場発生用コイルの両側に配置され、前記スイッチング電源の前記フィルタ電流検出回路は、両側の前記フィルタ回路の電流をそれぞれ検出して、極性を判別することを特徴とする磁気共鳴イメージング装置用電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は磁気共鳴イメージング装置（以下、ＭＲＩ装置という）に係わり、特にその大電力を要求される静磁場、傾斜磁場、高周波磁場の発生に必要な各種電源装置に好適な電源装置に関する。
【０００２】
【従来の技術】
ＭＲＩ装置の傾斜磁場コイル励磁に要求される電流波形は、診断箇所によっては正弦波状の波形も必要になるが、 一般的には、図８（ａ）に示すような立ち上がり時間、立ち下がり時間が600US以下、正負両方向の台形波状の波形である。このような電流波形を実現するための現在の小容量ＭＲＩ装置の傾斜磁場発生用電源システムとして、電力用MOSFET（電界効果トランジスタ）を用いた高周波ＰＷＭスイッチング電力増幅器が使用されている。この方式は、従来型のトランジスタをリニアに作動させていた線形電力増幅器より高効率、省エネルギー、省スペース化の点で優れている。このようなスイッチング電源を用いた電源装置では、耐圧が数百Ｖ、電流容量が数十Ａで数百kHzの高周波スイッチングが可能である。
【０００３】
しかし、ＭＲＩ装置において短時間で診断に有用な画像を得るためには、更に高磁場を発生させ、且つ高速な制御を実現することが必要となっている。このためＭＲＩ装置の磁場電源として、現行に比べ電圧で４倍、電流で２倍程度の大電流電源が必要となるが、電力用MOSFETを用いた高周波ＰＷＭスイッチング電力増幅器では、MOSFETの性能上限界のためにこの要求を満たすのは困難である。
【０００４】
このMOSFETに対し、電力用スイッチング素子としてIGBT（絶縁ゲート型バイポーラトランジスタ）モジュールは、高耐圧で大電流が扱え、保守性、コスト面において有利であるが、MOSFETに比べ動作周波数の上限が２０kHzと低いため、応答速度の高速化、低リプル電流化が困難である。そこで、本発明者らは、IGBTによる従来の回路を並列に接続し、位相差を設けることにより見掛け上の動作周波数を上げるとともに、大容量化にも対応した並列型電流増幅回路を提案している（特願平７−２１９８９号等）。この方式による２並列の場合の傾斜磁場電源の出力回路の構成図を図９に示す。
【０００５】
この回路は、負荷である傾斜磁場（ＧＣ）コイル１０（インダクタＬｇｃと抵抗ＲＬｇｃの直列回路モデル）に並列接続された二組の単相フルブリッジＰＷＭ電流増幅器回路Ａ、Ｂから構成され、各単相フルブリッジＰＷＭ電流増幅器回路は４個のIGBT１〜IGBT４（IGBT５〜IGBT８）、それに逆並列に接続されたソフトリカバリーダイオードＤ１〜Ｄ４（Ｄ５〜Ｄ８）、および２組のIGBTとダイオードＤとから構成されるアームＡa1、Ａa2、Ａb1、Ａb2の各々と負荷１０との間に設けられた電流リップル除去のためのＬＣＲフィルタ（インダクタＬa1、Ｌa2、Ｌb1、Ｌb2、キャバシタＣa1、Ｃa2、Ｃb1、Ｃb2、抵抗Ｒca1、Ｒca2、Ｒcb1、Ｒcb2）から構成されている。ここでアームＡa1、Ａb1を第１相、アームＡa2、Ａb2を第２相、またアームＡa1、Ａa2を左側アーム、アームＡb1、Ａb2を右側アームと呼ぶことにする。
【０００６】
この電源システムでは、２組の単相フルブリッジＰＷＭ電流増幅器回路の出力電圧の位相差を180°にしてＧＣコイル１０に流れる電流のリップルを低減するものである。
【０００７】
今、図９の負荷回路系（フィルタと誘導性負荷）を図１０のように表すと、このような電源システムにおける各フィルタ電流ｉLa1、ｉLa2、ｉLb1、ｉLb2とスイッチング素子のゲートドライブ信号Ｖa1、Ｖa2、Ｖb1、Ｖb2の関係は図１１のようになる。即ち、１組目のフィルタリアクトルＬa1に流れる電流ｉLa1と２組目のフィルタリアクトルＬa2に流れる電流ｉLa2の位相差は180°で、これらを合成した出力負荷電流（ＧＣコイルに流れる電流）ｉrefは理想状態でリップルがゼロとなる。尚、図１１中、Ｓ11はIGBT１に対応し、Ｓ12はIGBT２に、Ｓ21はIGBT５に、Ｓ22はIGBT６にそれぞれ対応する。また図１１では図９に示すＰＷＭ電流増幅器回路の左側アームＡa1、Ａa2のみを示したが、右側アームＡb1、Ａb2についても同様である。
【０００８】
そこでＧＣコイル１０に流れる電流を検出し、その電流に対してフィードバック制御を行えば目標値に追従するような制御系が成立する。
【０００９】
【発明が解決しようとする課題】
しかし、図９のように並列化された回路構成では第１相Ａと第２相Ｂの相間に回り込み電流（循環電流、横流）が発生し、相間の短絡あるいは過大な電流不平衡などの新たな問題が生じる可能性がある。このような回り込み電流は、ＧＣコイルで検出する電流フィードバック制御では抑制できないので、これを抑制するためには、各アームのフィルタのインダクタ電流を検出するフィードバック制御を行うことが考えられる。個々のフィルタのインダクタ電流を制御することにより第１相と第２相のフィルタのインダクタ電流の電流不平衡が抑制され、回り込み電流の発生を防ぐことが可能となる。このフィードバック制御には、この相間アンバランスの問題の他、温度ドリフトの抑制、高精度化の点から、アナログ方式よりもディジタル制御方式の方が有利である。
【００１０】
このようにフィルタ電流をディジタルフィードバック制御することにより、負荷電流の制御と各相のフィルタ電流の回り込み電流の抑制が可能となるが、このためには各フィルタ電流を高精度に検出する必要がある。特に、図１１に示すようにフィルタ電流（ｉLa1、ｉLa2）には負荷電流ｉLgcと比べて振幅の大きな三角波電流が含まれているので、電流検出のサンプリング点（ｋ−１、ｋ、ｋ＋１、・・・）において、検出した値に大きなばらつきが無いようにしなければならない。
【００１１】
しかし、実際のスイッチング制御に際しては、各アームのスイッチング時に上下のスイッチ、例えばIGBT1とIGBT2が短絡故障を起こさないようにするために図１２に示すように上下のスイッチが両方ともオフになる休止時間Ｔｄ（デッドタィム）を設ける必要があり、このようなデッドタイムを設けることにより、１）サンプリング点における電流のばらつきが大きくなり、フィルタ電流の値を正確に検出できない、２）デッドタイムの分だけオンしている期間が短くなるのでパルス幅変調パルス（ＰＷＭパルス）のデューティが所望値、例えば５０％にならない、即ち、フィルタの平均電流を増やしても出力電圧（ＧＣコイルにかかる電圧）が増加しない領域ができるという問題が発生する。
【００１２】
このため図１３に示すようにフィルタ電流と出力電圧の関係に段差ができ非線形を呈し、フィルタ電流のフィードバック制御が困難となる。この結果、傾斜磁域コイル電流波形も図８（ａ）のような理想的な波形とはならず、図８（ｂ）に示すように歪んだり、応答も同図（ｃ）のように遅くなり、ＭＲＩ画像に悪影響を及ぼすものとなる。
【００１３】
そこで本発明は、IGBTのようなスイッチング素子による単相ＰＷＭスイッチング電流増幅器を備えた電源装置において、デッドタイムを設けても応答性が良く高精度の制御を可能とし、これにより高電圧、大容量、高応答の磁場用低リップル電流の電源装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために本発明の電源装置は、スイッチング電源であるＰＷＭ電流増幅器回路をディジタル制御する際に、ＰＷＭ電流増幅器回路内のフィルタ電流を検出し、この電流の極性によってＰＷＭパルス幅を制御してデッドタイムを生成し、出力電流の平均値を検出するとともに、出力電圧への影響を小さくすることを可能とするものである。
【００１５】
即ち、本発明による磁気共鳴イメージング装置用電源装置は、負荷である磁気共鳴イメージング装置の磁場発生用コイルに接続されたスイッチング電源と、磁場発生用コイルに流れる電流の検出値と電流指令値とを入力し、検出値と電流指令値との差がゼロになるようにスイッチング電源を構成するスイッチのデューティをパルス幅変調制御するＰＷＭ制御手段と、スイッチング電源に設けられたフィルタ回路の電流を検出するフィルタ電流検出手段と、このフィルタ電流検出手段により検出されたフィルタ電流の極性を判別する極性判別手段とを備え、ＰＷＭ制御手段は、極性判別手段の判別結果に基づきデューティを増減する手段を備えている。このような本発明の電源装置は、複数のスイッチング電源を並列接続した電源装置に好適に適用される。
【００１６】
ＰＷＭ制御手段は、具体的には、複数のスイッチを所定のデッドタイムを設けて制御し、フィルタ電流の極性が正のときはデッドタイムの分だけデューティを大きくし、フィルタ電流の極性が負のときはデッドタイムの分だけデューティを小さくするように制御する。
【００１７】
スイッチング電源の出力電圧は、デッドタイムを設けた場合、デッドタイムの分だけ小さく或いは大きくなり、サンプリング時点で正確な平均出力電流を検出することができなくなる。この出力電圧の変動は、フィルタ電流の極性により異なる。従って、フィルタ電流の極性に応じてＰＷＭパルス幅を制御することによって、デッドタイムを設けてもデッドタイムの分だけ出力電圧が小さくあるいは大きくならず、またフィルタ電流の平均値を正確に検出できるので、フィルタ電流と出力電圧の関係を直線化できる。
【００１８】
これによって図８（ｂ）に示したような電流波形の歪みや同図（ｃ）に示したような応答遅れの問題を回避でき、診断に有効な高画質のＭＲＩ画像を得ることができる。
【００１９】
【発明の実施の態様】
以下本発明の磁気共鳴イメージング装置用電源装置を図面に示す実施例により更に詳細に説明する。
【００２０】
図１は本発明の一実施例であるＰＷＭ制御方式による電源装置の全体回路ブロック図を示すもので、この電源装置は図９の電源装置と同様に直流電源Ｅに並列接続された２並列のスイッチング電源であるフルブリッジＰＷＭ電流増幅回路Ａ、Ｂ（図ではＡのみが示されている）と、各アームのフィルタ電流を検出する検出器ＣS1、ＣS2と、これらフィルタ電流の極性を判別するフィルタ電流判別回路２０と、フィルタ電流の検出値及び極性に基づき各スイッチ（ここではIGBT１〜IGBT４）のＰＷＭパルス幅を演算し、ＰＷＭパルスを発生するＰＷＭ制御回路３０と、ＰＷＭ制御回路３０の発生するＰＷＭパルスを増幅するパルス増幅回路４０とを備えており、各ＰＷＭ電流増幅回路Ａ、Ｂの出力は負荷であるＧＣコイル１０に印加される。
【００２１】
ＰＷＭ電流増幅回路Ａ、Ｂは、基本的には図９の単相フルブリッジＰＷＭ電流増幅器回路と同様であり、対応する要素は同じ符号で示している。即ち、ＰＷＭ電流増幅回路Ａは４組のIGBT１〜IGBT４及びこれらIGBTに逆並列に接続されたダイオードＤ１〜Ｄ４と、２組のIGBTとダイオードとから成るアームＡa1、Ａb1とＧＣコイル１０との間にそれぞれ接続されたＬＣＲフィルタ（インダクタＬa1、Ｌb1、キャバシタＣa1、Ｃb1、抵抗Ｒca1、Ｒcb1）とを備えている。フィルタのリアクトル（インダクタＬa1、Ｌb1）は瞬間的な電位差を吸収し、ＣＲのフィルタはＧＣコイル１０の両端の電圧リップルをコンデンサ（キャバシタＣa1、Ｃb1）で平滑化するとともに、抵抗Ｒca1、Ｒcb1がフィルタのリアクトルと平滑コンデンサによる電流共振現象を抑制する。
【００２２】
尚、図１では図示省略されているが、他方のＰＷＭ電流増幅回路Ｂも図示されたＰＷＭ電流増幅回路Ａと同様の構成を有している。
【００２３】
フィルタ電流を検出する検出器ＣS1、ＣS2及び極性判別回路２０は、例えば左側アームＡa1のフィルタ電流について図２に示すように、１対の電流検出器ＣＳ11とＣＳ12と、これら電流検出器ＣＳ11、ＣＳ12にそれぞれ接続されたトランジスタＱ１、Ｑ２とから構成される。電流検出器としては、ホール素子、ＣＴ等の公知の電流検出器が使用できる。Ｖccは回路２０の電源電圧である。このような構成の極性判別回路２０は、フィルタ電流ｉLa1の極性を判別する場合、電流検出器ＣＳ11とＣＳ12で検出するフィルタ電流ｉLa1を入力し、ｉLa1が正の場合はＣＳ11の巻始めの極性に正の電圧を出力するので、トランジスタＱ１が導通してその出力にオン信号を出力する。また、ｉLa1が負の場合はＣＳ12の巻終わりの極性に正の電圧を出力するので、トランジスタＱ２が導通してその出力にオン信号を出力する。
【００２４】
同様に右側アームのフィルタ電流ｉLb1についても、またもう一方の単相フルフリッジＰＷＭ電流増幅回路Ｂのフィルタ電流についても極性を判別し、これらの信号をＰＷＭパルス幅計算に利用する。
【００２５】
ＰＷＭ制御回路３０は、ＧＣコイル１０に流れる電流の検出値と電流指令値とを入力し、検出値と電流指令値との差がゼロになるように各ＰＷＭ電流増幅回路Ａ、ＢのスイッチをＰＷＭ制御するとともに、この際、上述したように検出されたフィルタ電流及びその極性に応じてＰＷＭパルス幅を補正する。このようなＰＷＭ制御回路３０（ＰＷＭパルスの計算及びＰＷＭパルスの発生）は公知のマイクロコンピュータで構成することができ、フィルタ電流の極性判別信号を利用してパルス幅の計算を行い、これに応じたパルスに分配して発生する。
【００２６】
次にこのような構成における電源装置の動作及びＰＷＭ制御回路３０におけるＰＷＭパルス幅制御について説明する。説明を簡単にするために、図３に、図１の電源回路装置の１組のＰＷＭ電流増幅回路（Ａ或いはＢ）とＧＣコイルのみの回路を示した。図３において、スイッチＳ11はIGBT１或いはIGBT５に対応し、スイッチＳ12はIGBT２或いはIGBT６に、スイッチＳ21はIGBT３或いはIGBT７に、スイッチＳ22はIGBT４或いはIGBT８にそれぞれ対応する。またダイオードＤ11〜Ｄ22は、それぞれダイオードＤ１〜Ｄ４或いはＤ５〜８に対応する。
【００２７】
この電源装置では、図４のスイッチングシーケンスに示すようにスイッチＳ11とＳ22が同時にオンオフし、スイッチＳ12とＳ21が同時にスイッチＳ11とＳ22とは逆にオンオフするように制御される。この際、ＰＷＭ制御回路３０は、ＰＷＭパルス幅を制御し、これらスイッチＳ11〜Ｓ22のオン時間（デューティ）を制御する。またスイッチング素子の特性のばらつきによる短絡を防止するために、全てのスイッチが共にオフとなるデッドタイムＴｄが設けられている。図３のＰＷＭ電流増幅回路における出力電流ｉＬは、フィルタ電流検出器ＣS1、ＣS2で検出されたフィルタ電流に対応し、スイッチのオン又はオフに伴い変化する電流波形となり、これに対応する出力電圧Ｖabが得られる。
【００２８】
ここで、出力電流ｉＬが図４に示すようにゼロをクロスする状態では、デッドタイムがあっても、ＰＷＭデューティはそのまま出力電圧Ｖabに対応する。即ち、出力電流ｉＬの波形は負の状態では、スイッチＳ12、Ｓ21の立ち下がりで変化し、正の状態ではスイッチＳ11、Ｓ22の立ち下がりで変化するので、出力電圧はＰＷＭデューティをそのまま反映したものとなる。従って各サンプリング点における電流検出の精度にも変動を与えることがなく、またフィルタ電流と出力電圧の関係もリニアな関係が得られる。
【００２９】
一方、図５（ａ）に示すように出力電流ｉＬがゼロをクロスせず常に正の場合には、出力電流ｉＬの波形はオン時間の長いスイッチＳ11、Ｓ22の立ち上がり及び立ち下がりに支配される。従ってこのような場合にデッドタイムＴｄがあると、ＰＷＭデューティよりデッドタイム分だけ出力電圧Ｖabの平均値が小さくなり、フィルタ電流と出力電圧の関係も図１３の正領域に示すように非線形特性を呈するようになる。また、サンプリング点において検出されるフィルタ電流も平均電流と異なる値となり、検出に大きな誤差を生じる。
【００３０】
このように出力電流ｉＬが常に正の場合には、ＰＷＭデューティよりデッドタイムの分だけ出力電圧Ｖabの平均値が小さくなるので、その分だけＰＷＭデューティを大きく、つまりスイッチＳ11、Ｓ22のオン時間を長くなるようにＰＷＭパルス幅制御する。即ち、図５（ｂ）に示すように、１サンプリング前のｋ−１のサンプリング点のフィルタ電流の極性が正であると判別されると、スイッチＳ12、Ｓ21のオフの時点を早くし、次いでデッドタイムＴｄを設けた後にスイッチＳ11、Ｓ22をオンして、結果的にスイッチＳ12、Ｓ21のオン期間をデッドタイムの分だけ短くし、スイッチＳ11、Ｓ22のオン期間をデッドタイムの分だけ長くするようにＰＷＭ制御する。
【００３１】
これに対し、出力電流ｉＬがゼロをクロスせず常に負の場合には、図６（ａ）に示すように出力電流ｉＬの波形はオン時間の長いスイッチＳ12、Ｓ21の立ち上がり及び立ち下がりに支配される。従ってこのような場合にデッドタイムＴｄがあると、ＰＷＭデューティよりデッドタイム分だけ出力電圧Ｖabの平均値が大きくなり、フィルタ電流と出力電圧の関係も図１３の負の領域を示すような非線形特性を呈するようになる。また、サンプリング点においても平均電流と異なる値となり、検出に大きな誤差を生じる。
【００３２】
従って、出力電流ｉＬが常に負の場合には、図６（ｂ）に示すように１サンプリング前のｋ−１のサンプリング点のフィルタ電流の極性が負であると判別されると、スイッチＳ12、Ｓ21のオフの時点を遅くし、デッドタイムＴｄを設けた後にスイッチＳ11、Ｓ22をオンして、スイッチＳ12、Ｓ21のオン時間をデッドタイムの分だけ長く、スイッチＳ11、Ｓ22のオン期間をデッドタイムの分だけ短くする。すなわち、出力電流ｉＬが常に負の場合、ＰＷＭデューティよりデッドタイムの分だけＶabの平均値が大きくなるので、その分だけＰＷＭデューティを小さく、つまりスイッチＳ11、Ｓ22のオン時間を短くするようにＰＷＭパルス幅制御する。
【００３３】
尚、図４〜図６においては、説明を簡単にするために各スイッチのオン時間（パルス幅）をほぼ同じに記載しているが、実際には出力電流ｉＬが常に正である図５ではスイッチ11、Ｓ22のオン時間がスイッチＳ12、Ｓ21のオン時間より長く、また出力電流ｉＬが常に負である図６ではスイッチＳ12、Ｓ21のオン時間がスイッチ11、Ｓ22のオン時間より長くなる。
【００３４】
このようにＰＷＭ制御回路３０は、フィルタ電流の極性判別信号を利用してパルス幅の計算を行い、これに応じたパルスに分配してＰＷＭパルスを発生する。このＰＷＭパルスは、ＰＷＭパルス増幅回路４０により増幅された後、各ＰＷＭ電流増幅回路Ａ、ＢのIGBT１〜IGBT８のゲートに入力され、IGBTを駆動制御してＰＷＭ電流増幅回路の各出力電流を制御する。
【００３５】
以上説明したようにフィルタ電流の極性に基づきＰＷＭのデューティを制御することによって、デッドタイムを設けてもデッドタイムの分だけ出力電圧が小さくあるいは大きくならず、またフィルタ電流の平均値を正確に検出できるので、図７に示しすようにフィルタ電流と出力電圧の関係を直線化できる。これによって図８（ｂ）に示したような電流波形の歪みを解消でき、また図８（ｃ）に示したような応答遅れの問題も回避でき、診断に有効な高画質のＭＲＩ画像を得ることができる。
【００３６】
また並列接続したＰＷＭ電流増幅回路の各出力電流を精度よく制御できるので、各ＰＷＭ電流増幅回路Ａ、Ｂの位相を180゜ずらすことにより極めて低リップルの出力電流が得られる。
【００３７】
尚、以上説明した実施例では、スイッチング電源として２並列のＰＷＭ電流増幅回路を備えた場合を説明したが、本発明は１のＰＷＭ電流増幅回路を備えた電源装置にも、また３（Ｎ個）以上の並列接続するスイッチング電源にも適用できる。複数並列の場合、各スイッチング電源の位相を360゜／Ｎずらして駆動することにより、低リップル化を図ることができる。更に本実施例では、スイッチング素子としてIGBTを用いたＰＷＭ電流増幅回路を例にして説明したが、本発明にはMOSFETを用いた電流増幅回路への適用も含まれる。
【００３８】
更に本発明の電源装置は、ＭＲＩ装置のＧＣコイルのみならず他の磁場発生用コイル用の電源として用いることもできる。
【００３９】
【発明の効果】
以上説明したように、本発明の電源装置によれば、スイッチング電源の各スイッチをデッドタイムを設けてＰＷＭ制御する際に、デッドタイムの分だけ出力電圧が小さくあるいは大きくならないようにＰＷＭのデューティを制御することによって、フィルタ電流の平均値を正確に検出でき、フィルタ電流と出力電圧の関係を直線化できる。これによって電流波形の歪みや応答遅れの問題を回避でき、診断に有効な高画質のＭＲＩ画像を得ることができる。
【００４０】
また本発明の電源装置によれば、フィルタ電流を正確に制御できるので、スイッチング電源を並列接続した電源装置に好適に適用でき、この場合複数のスイッチング電源の位相をずらして駆動することにより、低リップルの電源装置を提供できる。
【図面の簡単な説明】
【図１】  本発明のＰＷＭ制御手段を備えた電源回路の一実施例を示す全体ブロック図。
【図２】  フィルタ電流の極性判別回路の一実施例を示す図。
【図３】  図１の電源回路の一部を簡略化して示した図。
【図４】  図３の回路の出力電流ｉＬがゼロクロスし、デッドタィムがある場合のスイッチングシーケンスを示す図で、。
【図５】  図３の回路の出力電流ｉＬが常に正で、デッドタィムがある場合のスイッチングシーケンスを示す図で、（ａ）は従来のＰＷＭ制御を示す図、（ｂ）は本発明によるＰＷＭ制御を示す図。
【図６】  図３の回路の出力電流ｉＬが常に負で、デッドタィムがある場合のスイッチングシーケンスを示す図で、（ａ）は従来のＰＷＭ制御を示す図、（ｂ）は本発明によるＰＷＭ制御を示す図。
【図７】  本発明のＰＷＭ制御におけるフィルタ電流と負荷出力電圧の関係を示す図。
【図８】  ＭＲＩ装置のＧＣコイルの電流波形を示す図で、（ａ）は理想電流波形、（ｂ）は従来の電源装置による電流波形、（ｃ）は従来の電源装置による立ち上がり波形を示す。
【図９】  傾斜磁場電源の出力回路の構成を示す図。
【図１０】  図９の回路の負荷回路系を示す図。
【図１１】  図１０の回路におけるフィルタ電流とゲートドライブ信号との関係を示す図で、デッドタイムのない場合を示す。
【図１２】  図１０の回路におけるフィルタ電流とゲートドライブ信号との関係を示す図で、デッドタイムを設けた場合を示す。
【図１３】  従来のＰＷＭ制御においてデッドタィムを設けた場合のフィルタ電流と負荷出力電圧の関係を示す図。
【符号の説明】
Ｅ・・・・・・直流電源
IGBT１〜IGBT８・・・・・・絶縁ゲート形バイポーラトランジスタ（スイッチ）
Ｓ11、Ｓ12、Ｓ21、Ｓ22・・・・・・スイッチ
Ｄ１〜Ｄ８・・・・・・ソフトリカバリィダイオード
Ｌa1、Ｌa2、Ｌb1、Ｌb2・・・・・・インダクタ（フィルタ回路）
Ｃa1、Ｃa2、Ｃb1、Ｃb2・・・・・・キャパスタ（フィルタ回路）
Ｒca1、Ｒca2、Ｒcb1、Ｒcb2・・・・・・抵抗（フィルタ回路）
１０・・・・・・傾斜磁場コイル（負荷）
Ａ、Ｂ・・・・・・ＰＷＭ電流増幅回路（スイッチング電源）
２０・・・・・・フィルタ電流極性判別回路
３０・・・・・・ＰＷＭ制御手段
４０・・・・・・パルス増幅回路
Ｔｄ・・・・・・デッドタイム
ＣS1、ＣS2・・・・・・フィルタ電流検出器
【図１】
0003722561.tif 000002
【図２】
0003722561.tif 000003
【図３】
0003722561.tif 000004
【図４】
0003722561.tif 000005
【図５】
0003722561.tif 000006
【図６】
0003722561.tif 000007
【図７】
0003722561.tif 000008
【図８】
0003722561.tif 000009
【図９】
0003722561.tif 000010
【図１０】
0003722561.tif 000011
【図１１】
0003722561.tif 000012
【図１２】
0003722561.tif 000013
【図１３】
0003722561.tif 000014