(57)【特許請求の範囲】
【請求項１】
第一の駆動信号と、この第一の駆動信号と同時にオンになり当該
第一の駆動信号よりも遅くオフになる第二の駆動信号とを用い、プリントヘッドの励磁コイルに電流を供給する、プリントヘッド駆動回路において、
前記励磁コイルと第一のスイッチング素子部とが電源に直列に接続され、
第二及び第三のスイッチング素子部が前記励磁コイルにそれぞれ並列に接続され、
前記第一のスイッチング素子部は、前記第一の駆動信号のオンによって閉となることにより前記電源から前記励磁コイルに電流を供給し、当該第一の駆動信号のオフによって開となることにより前記励磁コイルからフライバック電流を発生させ、
前記第二のスイッチング素子部は、前記第二の駆動信号のオンによって閉、当該第二の駆動信号のオフによって開となり、当該第二の駆動信号がオンかつ前記第一の駆動信号がオフの時に前記フライバック電流を前記励磁コイルに供給し、
前記第二のスイッチング素子部は、エミッタが接地されベースに前記第二の駆動信号が印加されるＮＰＮ型の第二のトランジスタと、ベースが前記第二のトランジスタのコレクタに接続されエミッタが前記励磁コイルのシンク側に接続されたＰＮＰ型の第三のトランジスタと、ベースが前記第三のトランジスタのコレクタに接続されエミッタが前記励磁コイルのコモン側に接続されたＮＰＮ型の第四のトランジスタと、アノードが前記励磁コイルのシンク側に接続されカソードが前記第四のトランジスタのコレクタに接続された第一のダイオードとを備え、
前記第三のスイッチング素子部は、アノードが前記励磁コイルのシンク側に接続された前記第一のダイオードと、コレクタが前記ダイオードのカソードに接続されエミッタが前記励磁コイルのコモン側に接続された前記第四のトランジスタと、アノードが前記第四のトランジスタのベースに接続されカソードが当該第四のトランジスタのコレクタに接続されたツェナーダイオードとを備え、
前記第二のスイッチング素子部が備える前記第三のトランジスタのエミッタと前記励磁コイルのシンクとは直接接続されている
ことを特徴とするプリントヘッド駆動回路。
【請求項２】
前記第一の駆動信号のみがチョッパ制御されたものである、
請求項１に記載のプリントヘッド駆動回路。
【請求項３】
前記第一のスイッチング素子部は、コレクタが前記励磁コイルのシンク側に接続されエミッタが接地されベースに前記第一の駆動信号が印加されるＮＰＮ型の第一のトランジスタを備えた、
請求項１乃至２のいずれかに記載のプリントヘッド駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ドットインパクトプリンタにおけるプリントヘッドの励磁コイルをを駆動するためのプリントヘッド駆動回路に関する。
【０００２】
【従来の技術】
図７は従来技術の前提となる基本的なプリントヘッド駆動回路を示し、図７［１］は回路図、図７［２］は波形図である。以下、これらの図面に基づき説明する。
【０００３】
図７［１］に示すように、基本的なプリントヘッド駆動回路は、励磁コイルＬ１の一端（以下「コモン側」という。）を電源電圧ＶＤＤに接続し、励磁コイルＬ１の他端（以下「シンク側」という。）をＮＰＮ型のトランジスタＴｒに接続したものである。
【０００４】
トランジスタＴｒをＯＮすると、電源電圧ＶＤＤ→励磁コイルＬ１→トランジスタＴｒ→ＧＮＤの順で電流が流れる。この電流は、図７［２］に示すように、励磁コイルＬ１の抵抗及びインダクタンスの時定数で上昇する。続いて、トランジスタＴｒをＯＦＦすると、励磁コイルＬ１には電流を流し続けようとして逆起電力が生じる。この時、励磁コイルＬ１に蓄えられたエネルギーが原因で、シンク側には通常１００Ｖ以上の非常に高い電圧（フライバック電圧）が発生する。
【０００５】
このままでは、トランジスタＴｒが破損してしまうため、このエネルギーを逃がす必要がある。そこで、図７［１］に示すように、トランジスタＴｒのコレクタ−ベース間にツェナーダイオードＺＤを設けている。トランジスタＴｒがＯＦＦした時に、ツェナーダイオードＺＤのツェナー電圧よりもフライバック電圧が高くなると、トランジスタＴｒのベースに電圧が加わることにより、トランジスタＴｒがＯＮして電流を流す。そして、この電流が流れることにより、フライバック電圧がツェナー電圧よりも低くなると、トランジスタＴｒがＯＦＦする。つまり、図７［２］に示すように、フライバックエネルギーをＧＮＤに逃がすことによって、励磁コイルＬ１に流れる電流が急速に減少する。
【０００６】
このようにして、プリントヘッドの励磁コイルＬ１に電流を流すことで、励磁コイルＬ１に電磁石力が生じるので、プリントヘッドのピンを駆動することができる。ピンの駆動方法には、バネ力に抗して電磁石力でピンをとばす方法（クラッパ式）や、電磁石力で永久磁石力をキャンセルしてバネ力でピンを飛ばす方法（スプリングチャージ式）等がある。
【０００７】
ところで、高性能を追求すると、プリントヘッドには、一旦飛び出したピンをしばらく出したままにする、戻ってくる力を弱めてオーバーシュートを抑えるなどの動作が求められる。図８は、このような高性能化した従来のプリントヘッド駆動回路を示す回路図である。図２は、図８のプリントヘッド駆動回路の動作を示す波形図である。以下、これらの図面に基づき説明する。
【０００８】
図８に示すように、従来のプリントヘッド駆動回路は、励磁コイルＬ１のコモン側にＰＮＰ型のトランジスタＴｒ１１を接続し、シンク側にＮＰＮ型のトランジスタＴｒ１２を接続し、トランジスタＴｒ１１を駆動信号Ｓ１で制御し、トランジスタＴｒ１２を駆動信号Ｓ２で制御するものである。駆動信号Ｓ２は、駆動信号Ｓ１と同時にオンになり、駆動信号Ｓ１よりも遅くオフになる。
【０００９】
駆動信号Ｓ１は、ピンを飛び出させるため、及びピンを加速して高いインパクト力を付けるための信号である。駆動信号Ｓ２は、一旦飛び出したピンをできるだけそのまま保持するための信号である。駆動信号Ｓ２によって使われるエネルギーは、飛び出させる時のような大きさを必要としないので、電源電圧ＶＤＤから電流を供給せずに励磁コイルＬ１に蓄えられたエネルギーを利用する。
【００１０】
図２に示す期間Ｔ１は、トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３がすべてＯＮする。この時の電流Ｉ１は、電源電圧ＶＤＤ→トランジスタＴｒ１１→励磁コイルＬ１→トランジスタＴｒ１２→ＧＮＤの経路を流れる。
【００１１】
期間Ｔ２は、トランジスタＴｒ１３がＯＦＦすることによりトランジスタＴｒ１１がＯＦＦし、トランジスタＴｒ１２がＯＮのままである。この時の電流Ｉ２は、励磁コイルＬ１が電流を流し続けようとするので、ＧＮＤ→ダイオードＤ１１→励磁コイルＬ１→トランジスタＴｒ１２→ＧＮＤの経路で流れる。
【００１２】
期間Ｔ３は、トランジスタＴｒ１１がＯＦＦし、トランジスタＴｒ１２もＯＦＦした状態である。この時、励磁コイルＬ１には電流を流し続けようとして逆起電力が生じる。そのため、図８に示すＡ点には、励磁コイルＬ１に蓄えられたエネルギーに起因して非常に高い電圧が生じる。このままではトランジスタＴｒ１２が破損してしまうので、このフライバックエネルギーをダイオードＤ１２及びツェナーダイオードＺＤ１１を通して電源電圧ＶＤＤに逃がす。これにより、（電源電圧）＋（ツェナー電圧）で励磁コイルＬ１の端子電圧をクランプできるので、これ以上励磁コイルＬ１の端子電圧が上昇することはない。（電源電圧）＋（ツェナー電圧）が大きいほど、短時間でフライバックエネルギーを吸収することができる。また、エネルギーを電源電圧ＶＤＤに逃がすことによって省エネルギーになる。よって、期間Ｔ３における電流Ｉ３は、ＧＮＤ→ダイオードＤ１１→励磁コイルＬ１→ダイオードＤ１２→ツェナーダイオードＺＤ１１→電源電圧ＶＤＤの経路を流れる。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来のプリントヘッド駆動回路には、次のような問題があった。
【００１４】
（１）．コモン側のトランジスタＴｒ１１、励磁コイルＬ１及びシンク側のトランジスタＴｒ１２が、電源に対して直列に接続されている。そのため、トランジスタ二個分のＶｃｅ（ｓａｔ）の電圧降下が生じるので、励磁コイルＬ１に印加される電圧が電源電圧ＶＤＤからかなり低いものになっていた。
【００１５】
（２）．図２に示すように、期間Ｔ１ではコモン側及びシンク側の両方のトランジスタＴｒ１１，Ｔｒ１２に電流が流れ、期間Ｔ２ではシンク側のトランジスタＴｒ１２に電流が流れるため、トランジスタでの発熱量が多かった。
【００１６】
（３）．逆起電力によって励磁コイルＬ１に蓄えられたエネルギーを電源電圧ＶＤＤに逃がす方法では、全フライバックエネルギーをツェナーダイオードＺＤ１１で消費するので、ワット数が大きいツェナーダイオードＺＤ１１を必要とする。実際には、図８に示すように、ワット数の小さいものを数個直列に接続して発熱を分散させていた。そのため、部品点数が多くなり、プリント基板面積も大きくする必要があった。
【００１７】
【発明の目的】
そこで、本発明の主な目的は、励磁コイルに印加される電圧を増加でき、トランジスタでの発熱量を減少でき、ツェナーダイオードを小容量にできる、プリントヘッド駆動回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明に係るプリントヘッド駆動回路は、第一の駆動信号と、この第一の駆動信号と同時にオンになり第一の駆動信号よりも遅くオフになる第二の駆動信号とを用い、プリントヘッドの励磁コイルに電流を供給するものである。そして、励磁コイルと第一のスイッチング素子部とが電源に直列に接続され、第二及び第三のスイッチング素子部が励磁コイルにそれぞれ並列に接続されている。第一のスイッチング素子部は、第一の駆動信号のオンによって閉となることにより電源から励磁コイルに電流を供給し、第一の駆動信号のオフによって開となることにより励磁コイルからフライバック電流を発生させる。第二のスイッチング素子部は、第二の駆動信号のオンによって閉、第二の駆動信号のオフによって開となり、第二の駆動信号がオンかつ第一の駆動信号がオフの時にフライバック電流を励磁コイルに供給する。第三のスイッチング素子部は、第一及び第二の駆動信号がオフの時に、一定電圧以上印加されると閉となってフライバック電流を励磁コイルに供給する。なお、スイッチング素子部の「開閉」とは、言うまでもないが、スイッチの「開閉」と同義である。
【００１９】
従来は、電源に対して「スイッチング素子部−励磁コイル−スイッチング素子部」と直列に接続されていた。そのため、二個のスイッチング素子部の電圧降下分を電源電圧から差し引いた電圧が、励磁コイルに印加されていた。これに対し、本発明では、電源に対して「励磁コイル−スイッチング部」と直列に接続されている。したがって、励磁コイルに印加される電圧は、一個のスイッチング素子部の電圧降下分だけを電源電圧から差し引いた電圧となるので、一個のスイッチング素子部の電圧降下分だけ従来よりも増加できる。
【００２０】
また、従来は、第一の駆動信号がオンの時に、二個のスイッチング素子部に電流が流れていた。これに対し、本発明では、第一の駆動信号がオンの時に、一個のスイッチング素子部にだけ電流が流れるので、従来に比べてスイッチング素子部での発熱量を抑えることができる。
【００２１】
更に、本発明は、次のような構成としてもよい。
【００２２】
第一の駆動信号のみがチョッパ制御されたものである（請求項４）。第一のスイッチング素子部は、コレクタが励磁コイルのシンク側に接続されエミッタが接地されベースに第一の駆動信号が印加されるＮＰＮ型の第一のトランジスタを備える（請求項５）。第二のスイッチング素子部は、エミッタが接地されベースに第二の駆動信号が印加されるＮＰＮ型の第二のトランジスタと、ベースが第二のトランジスタのコレクタに接続されエミッタが励磁コイルのシンク側に接続されたＰＮＰ型の第三のトランジスタと、ベースが第三のトランジスタのコレクタに接続されエミッタが励磁コイルのコモン側に接続されたＮＰＮ型の第四のトランジスタと、アノードが励磁コイルのシンク側に接続されカソードが第四のトランジスタのコレクタに接続された第一のダイオードとを備える（請求項１）。第三のスイッチング素子部は、アノードが励磁コイルのシンク側に接続された第二のダイオードと、コレクタが第二のダイオードのカソードに接続されエミッタが励磁コイルのコモン側に接続されたＮＰＮ型の第五のトランジスタと、アノードが第五のトランジスタのベースに接続されカソードが第五のトランジスタのコレクタに接続されたツェナーダイオードとを備える（請求項２）。第二のスイッチング素子部は、エミッタが接地されベースに第二の駆動信号が印加されるＮＰＮ型の第二のトランジスタと、ベースが第二のトランジスタのコレクタに接続されエミッタが励磁コイルのシンク側に接続されたＰＮＰ型の第三のトランジスタと、ベースが第三のトランジスタのコレクタに接続されエミッタが励磁コイルのコモン側に接続されたＮＰＮ型の第四のトランジスタと、アノードが励磁コイルのシンク側に接続されカソードが第四のトランジスタのコレクタに接続された第一のダイオードとを備え、第三のスイッチング素子部は、アノードが励磁コイルのシンク側に接続された第一のダイオードと、コレクタがダイオードのカソードに接続されエミッタが励磁コイルのコモン側に接続された第四のトランジスタと、アノードが第四のトランジスタのベースに接続されカソードが第四のトランジスタのコレクタに接続されたツェナーダイオードとを備える（請求項３）。
【００２３】
換言すると、本発明に係るプリントヘッド駆動回路は、電流のピーク値を抑える定電流チョッパ制御、又は電源からの電流供給なしに励磁コイルのインダクタに蓄えられたエネルギーにて励磁コイルにループ電流を流す制御、をする駆動回路において、励磁コイルの一端を電源に直接接続しながらも励磁コイルのフライバック起電力を利用して前記制御を可能とする励磁コイルのループ回路を持つことを特徴とする。
【００２４】
【発明の実施の形態】
図１は、本発明に係るプリントヘッド駆動回路の第一実施形態を示す回路図である。図２は、図１のプリンタヘッド駆動回路の動作を示す波形図である。以下、これらの図面に基づき説明する。
【００２５】
本実施形態のプリントヘッド駆動回路は、駆動信号Ｓ１と、駆動信号Ｓ１と同時にオンになり駆動信号Ｓ１よりも遅くオフになる駆動信号Ｓ２とを用い、プリントヘッドの励磁コイルＬ１に電流を供給するものである。そして、励磁コイルＬ１とスイッチング素子部１０とが電源電圧ＶＤＤに直列に接続され、スイッチング素子部２０，３０が励磁コイルＬ１にそれぞれ並列に接続されている。スイッチング素子部１０は、駆動信号Ｓ１のオンによって閉となることにより電源電圧ＶＤＤから励磁コイルＬ１に電流Ｉ１を供給し、駆動信号Ｓ１のオフによって開となることにより励磁コイルＬ１からフライバック電流Ｉ２，Ｉ３を発生させる。スイッチング素子部２０は、駆動信号Ｓ２のオンによって閉、駆動信号Ｓ２のオフによって開となり、駆動信号Ｓ２がオンかつ駆動信号Ｓ１がオフの時にフライバック電流Ｉ２を励磁コイルＬ１に供給する。スイッチング素子部３０は、駆動信号Ｓ１，Ｓ２がオフの時に、一定電圧以上印加されると閉となってフライバック電流Ｉ３を励磁コイルＬ１に供給する。
【００２６】
スイッチング素子部１０は、コレクタが励磁コイルＬ１のシンク側に接続されエミッタが接地されベースに駆動信号Ｓ１が印加されるＮＰＮ型のトランジスタＴｒ２と、トランジスタＴｒ２のベースに挿入された電流制限用の抵抗器Ｒ１とからなる。
【００２７】
スイッチング素子部２０は、エミッタが接地されベースに駆動信号Ｓ２が印加されるＮＰＮ型のトランジスタＴｒ４と、トランジスタＴｒ４のベースに挿入された電流制限用の抵抗器Ｒ２と、ベースがトランジスタＴｒ４のコレクタに接続されエミッタがシンク側に接続されたＰＮＰ型のトランジスタＴｒ３と、トランジスタＴｒ４のコレクタとトランジスタＴｒ３のベースとの間に挿入された電流制限用の抵抗器Ｒ３と、ベースがトランジスタＴｒ３のコレクタに接続されエミッタがコモン側に接続されたＮＰＮ型のトランジスタＴｒ１と、トランジスタＴｒ３のコレクタとトランジスタＴｒ１のベースとの間に挿入された電流制限用の抵抗器Ｒ４と、アノードがシンク側に接続されカソードがトランジスタＴｒ１のコレクタに接続されたダイオードＤ１とからなる。
【００２８】
スイッチング素子部３０は、アノードがシンク側に接続されたダイオードＤ１と、コレクタがダイオードＤ１のカソードに接続されエミッタがコモン側に接続されたＮＰＮ型のトランジスタＴｒ１と、アノードがトランジスタＴｒ１のベースに接続されカソードがトランジスタＴｒ１のコレクタに接続されたツェナーダイオードＺＤ１とからなる。つまり、ダイオードＤ１及びトランジスタＴｒ１は、スイッチング素子部２０，３０で共用されている。
【００２９】
次に、本実施形態のプリンタヘッド駆動回路の動作を説明する。
【００３０】
図２に示す期間Ｔ１では、シンク側のトランジスタＴｒ２がＯＮする。このとき、コモン側では、トランジスタＴｒ３，Ｔｒ４がＯＮしているものの、Ｂ点における電圧は０Ｖ近くとなる。そのため、トランジスタＴｒ３に電流が流れないことにより、トランジスタＴｒ１のベースに電圧が加わらないので、トランジスタＴｒ１はＯＮしない。すなわち、期間Ｔ１における電流Ｉ１は、電源電圧ＶＤＤ→励磁コイルＬ１→トランジスタＴｒ２→ＧＮＤの経路を流れる。したがって、この回路構成であれば、励磁コイルＬ１には電源電圧ＶＤＤを直接印加することができる。
【００３１】
期間Ｔ２では、シンク側のトランジスタＴｒ２がＯＦＦする。このとき、励磁コイルＬ１には電流を流し続けようとして逆起電力が発生し、Ｂ点には非常に高いフライバック電圧が発生する。コモン側では、このフライバック電圧によってトランジスタＴｒ３に電流が流れ、これによりトランジスタＴｒ１のベースに電圧が加わるのでトランジスタＴｒ１がＯＮする。すなわち、期間Ｔ２における電流Ｉ２は、電源電圧ＶＤＤ→励磁コイルＬ１→ダイオードＤ１→トランジスタＴｒ１→励磁コイルＬ１→ダイオードＤ１のループ回路を流れる。
【００３２】
期間Ｔ３では、トランジスタＴｒ３，Ｔｒ１がＯＦＦする。このとき、フライバック電圧が発生し、この電圧がツェナーダイオードＺＤ１のツェナー電圧より高くなった場合に、トランジスタＴｒ１のベースに電圧が加わるので、トランジスタＴｒ１がＯＮする。この時の電流は、トランジスタＴｒ１を流れ、全フライバックエネルギーは（トランジスタＴｒ１）＋（ダイオードＤ１）＋（励磁コイルＬ１）で消費される。すなわち、期間Ｔ３における電流Ｉ３は、励磁コイルＬ１→ダイオードＤ１→トランジスタＴｒ１→励磁コイルＬ１の経路を流れる。なお、トランジスタＴｒ１に電流が流れる時間は、（Ｔ２＋Ｔ３）の期間だけであるため、図８の従来技術におけるトランジスタＴ１２に比べて短い。
【００３３】
以上説明したとおり、本実施形態のプリントヘッド駆動回路によれば、コモン側に電源電圧ＶＤＤを直結したままでも、図８の従来技術と同じように図２に示す電流を励磁コイルＬ１に流すことができる。また、シンク側のトランジスタＴｒ２は、駆動信号Ｓ１がＯＮの時（期間Ｔ１）のみ電流が流れ発熱する。その時、コモン側のトランジスタＴｒ１は、電流が流れないので、発熱もしなければ、損失もない。そのため、トランジスタＴｒ１は、図８の従来技術におけるトランジスタＴ１２に比べて、ワット数の小さな安価なものを使用することができる。
【００３４】
図３は、本発明に係るプリントヘッド駆動回路の第二実施形態を示す波形図である。以下、図１及び図３に基づき説明する。
【００３５】
本実施形態では、第一実施形態における駆動信号Ｓ１を、図３に示すようなチョッパ制御した駆動信号Ｓ１としたものである。図１のプリントヘッド駆動回路は、このチョッパ制御された駆動信号Ｓ１を入力した場合でも問題なく動作する。また、チョッパ制御を実施した場合でも、従来技術に比べて、トランジスタに流れる電流の時間は各段に短いので、トランジスタの発熱を少なくすることができる。
【００３６】
図４は、本発明に係るプリントヘッド駆動回路の第三実施形態を示す回路図である。以下、この図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００３７】
本実施形態のプリントヘッド駆動回路は、励磁コイルＬ１とスイッチング素子部１１とが電源電圧ＶＤＤに直列に接続され、スイッチング素子部２１，３１が励磁コイルＬ１にそれぞれ並列に接続されている。スイッチング素子部１１は、駆動信号Ｓ１のオンによって閉となることにより電源電圧ＶＤＤから励磁コイルＬ１に電流Ｉ１を供給し、駆動信号Ｓ１のオフによって開となることにより励磁コイルＬ１からフライバック電流Ｉ２，Ｉ３を発生させる。スイッチング素子部２１は、駆動信号Ｓ２のオンによって閉、駆動信号Ｓ２のオフによって開となり、駆動信号Ｓ２がオンかつ駆動信号Ｓ１がオフの時にフライバック電流Ｉ２を励磁コイルＬ１に供給する。スイッチング素子部３１は、駆動信号Ｓ１，Ｓ２がオフの時に、一定電圧以上印加されると閉となってフライバック電流Ｉ３を励磁コイルＬ１に供給する。
【００３８】
コモン側のトランジスタＴｒ１０には、ワット数が小さくツェナーダイオードＺＤ１を内蔵したＮＰＮ型を用いる。シンク側のトランジスタＴｒ２０には、ＮＰＮ型として動作するダーリントントランジスタを用いる。トランジスタＴｒ２０は、駆動段のＮＰＮ型のトランジスタＴｒ２１と、パワー段のＮＰＮ型のトランジスタＴｒ２２と、トランジスタＴｒ２１のベース−エミッタ間の抵抗器Ｒ２１と、トランジスタＴｒ２２のベース−エミッタ間の抵抗器Ｒ２２とからなる。また、トランジスタＴｒ３のベース−エミッタ間には抵抗器Ｒ５、トランジスタＴｒ１のベース−エミッタ間には抵抗器Ｒ６がそれぞれ挿入されている。
【００３９】
次に、図３及び図４に基づき、本実施形態のプリントヘッド駆動回路の動作を説明する。本実施形態では、図２の駆動信号でももちろん動作するが、図３の駆動信号を使うものとする。
【００４０】
図３において、駆動信号Ｓ１，Ｓ２がともにＯＮしている区間は、プリントヘッドのピンを前方に飛び出させる初動エネルギーを印加している。駆動信号Ｓ１がＯＮ／ＯＦＦを繰り返すチョッパ区間は、必要以上のエネルギー印加を抑制する。駆動信号Ｓ２のみＯＮしている区間は、プリントヘッドのピンを継続して飛び出させる又は、プリントヘッドのピンの戻りを緩やかにする。
【００４１】
駆動信号Ｓ１がＯＮしている期間すなわち期間Ｔ１からチョッパＯＦＦ時間を除いた期間は、シンク側のトランジスタＴｒ２０がＯＮしている。このとき、コモン側のトランジスタＴｒ３，Ｔｒ４はＯＮしているものの、Ｃ点における電圧は０Ｖ近くとなる。よって、トランジスタＴｒ１のベースに電圧が加わらないため、トランジスタＴｒ１には電流は流れない。すなわち、期間Ｔ１における電流Ｉ１は、電源電圧ＶＤＤ→励磁コイルＬ１→トランジスタＴｒ２２→ＧＮＤを流れる。このとき、コモン側には電源電圧ＶＤＤを直接印加することができる。
【００４２】
駆動信号Ｓ１がＯＦＦしている期間すなわち期間Ｔ１中のチョッパＯＦＦの期間は、期間Ｔ２と同様に動作する。このとき、トランジスタＴｒ２０がＯＦＦすることにより、励磁コイルＬ１には逆起電力が発生する。Ｃ点ではフライバック電圧発生により電圧上昇が起こり、Ｄ点の電圧が（電源電圧ＶＤＤ）＋（トランジスタＴｒ１のＶｃｅ（ｓａｔ））＋（ダイオードＤ１の電圧）を越えた時にトランジスタＴｒ３に電流が流れる。すると、トランジスタＴｒ１のベースに電圧が加わることにより、トランジスタＴｒ１はＯＮし、電流Ｉ２は電源電圧ＶＤＤ→励磁コイルＬ１→ダイオードＤ１→トランジスタＴｒ１→励磁コイルＬ１→ダイオードＤ１のループ回路を流れる。
【００４３】
駆動信号Ｓ２がＯＦＦする期間Ｔ３は、トランジスタＴｒ３，Ｔｒ１がＯＦＦする。そのため、フライバック電圧が発生し、この電圧がツェナーダイオードＺＤ１のツェナー電圧より高くなった場合に、トランジスタＴｒ１のベースに電圧が加わるので、トランジスタＴｒ１がＯＮする。この時、電流Ｉ３はトランジスタＴｒ１を流れ、全フライバックエネルギーは（トランジスタＴｒ１）＋（ダイオードＤ１）＋（励磁コイルＬ１）で消費される。
【００４４】
なお、本実施形態では、抵抗器Ｒ５，Ｒ６をそれぞれトランジスタＴｒ３，Ｔｒ１のベース−エミッタ間に接続している。期間Ｔ３にトランジスタＴｒ３，Ｔｒ１をＯＦＦさせようとするが、それぞれのトランジスタＴｒ３，Ｔｒ１のベースに残っているキャリアが抜けきらないことが原因で、トランジスタＴｒ３，Ｔｒ１がＯＦＦしない又はＯＦＦするまで時間がかかってしまう。そのため、抵抗Ｒ５，Ｒ６をトランジスタＴｒ３，Ｔｒ１のベース−エミッタ間に接続してキャリアをエミッタに逃がしている。
【００４５】
本実施形態によれば、チョッパ制御を実施することによって、トランジスタの発熱も押さえることができる。図３に示すように、シンク側のトランジスタＴｒ２０に電流が流れる期間は、期間Ｔ１からチョッパＯＦＦ時間を除いた期間だけである。また、コモン側のトランジスタＴｒ１に電流が流れる期間は、チョッパＯＦＦ期間＋期間Ｔ２のみとなるので、従来のコモン側及びシンク側のそれぞれのトランジスタに電流が流れる時間と比較すると各段に短い時間となる。
【００４６】
なお、本発明は、言うまでもなく、上記第一乃至第三実施形態に限定されるものではない。例えば、次のようにしてもよい。上記実施形態におけるトランジスタは、バイポーラトランジスタであったが、これをＭＯＳＦＥＴとしてもよい。トランジスタのベース−コレクタ間に入っているツェナーダイオードは、コレクタ−エミッタ間に入れてもよい。
【００４７】
図５はプリントヘッド駆動回路からプリントヘッドまでのケーブルを示す配線図であり、図５［１］は本発明、図５［２］は従来技術である。以下、この図面に基づき、本発明の他の効果を説明する。
【００４８】
励磁コイルがｎ個あるとする。このとき、図５［２］及び図８に示すように、従来技術におけるケーブルは、トランジスタＴｒ１１からコモン側までの分がｎ本、シンク側からトランジスタＴｒ１２までの分がｎ本、合計２ｎ本必要である。これに対し、本発明におけるケーブルは、図５［１］及び図１に示すように、励磁コイルのコモン側を電源に共通に接続できることにより、電源電圧ＶＤＤ分として太いケーブル１本、シンク側からトランジスタＴｒ２までの分がｎ本、合計ｎ＋１本になるので、本数を減らすことができる。なお、図５［１］を詳しく描けば、図６のようになる。
【００４９】
【発明の効果】
本発明によれば、第一の駆動信号と、この第一の駆動信号と同時にオンになり第一の駆動信号よりも遅くオフになる第二の駆動信号とを用い、プリントヘッドの励磁コイルに電流を供給するプリントヘッド駆動回路において、電源に対して「励磁コイル−スイッチング部」と直列に接続できるので、一個のスイッチング素子部の電圧降下分だけを電源電圧から差し引いた電圧が励磁コイルに印加される。したがって、励磁コイルに印加される電圧を従来よりも増加できる。換言すると、従来技術に比べて、電源電圧が同じならば、より大きなエネルギーを励磁コイルに供給できる。又は、一個のスイッチング素子部の電圧降下分だけ電源電圧を低くできる。
【００５０】
しかも、第一の駆動信号がオンの時に、一個のスイッチング素子部にだけ電流が流れるので、従来に比べてスイッチング素子部での発熱量を抑えることができる。したがって、省電力化が達成できるとともに、ワット数の小さく安価なスイッチング素子を使用できる。
【００５１】
これに加え、励磁コイルのコモン側を一本の共通配線にできるので、ケーブルの本数を減らすことができる。したがって、小型化及び配線の簡素化を達成できるとともに、プリント基板の面積縮小化を図ることができる。
【００５２】
また、第三のスイッチング素子部を、トランジスタと、このトランジスタのベース−コレクタ間に接続されたツェナーダイオードとから構成することにより、ツェナーダイオードがトリガとなって、トランジスタに大電流を流せるので、ツェナーダイオードを複数実装する必要がなくなり、これにより部品点数を削減できる。
【図面の簡単な説明】
【図１】本発明に係るプリントヘッド駆動回路の第一実施形態を示す回路図である。
【図２】本発明及び従来技術におけるプリンタヘッド駆動回路の動作を示す波形図である。
【図３】本発明に係るプリントヘッド駆動回路の第二実施形態を示す波形図である。
【図４】本発明に係るプリントヘッド駆動回路の第三実施形態を示す回路図である。
【図５】プリントヘッド駆動回路からプリントヘッドまでのケーブルを示す配線図であり、図５［１］は本発明、図５［２］は従来技術である。
【図６】図５［１］を詳しく示した回路図である。
【図７】基本的なプリントヘッド駆動回路を示し、図７［１］は回路図、図７［２］は波形図である。
【図８】従来のプリントヘッド駆動回路を示す回路図である。
【符号の説明】
１０，１１  スイッチング素子部（第一のスイッチング素子部）
２０，２１  スイッチング素子部（第二のスイッチング素子部）
３０，３１  スイッチング素子部（第三のスイッチング素子部）
【図１】
0003607571.tif 000002
【図２】
0003607571.tif 000003
【図３】
0003607571.tif 000004
【図４】
0003607571.tif 000005
【図５】
0003607571.tif 000006
【図６】
0003607571.tif 000007
【図７】
0003607571.tif 000008
【図８】
0003607571.tif 000009