(57)【特許請求の範囲】
【請求項１】
自動車内に設置されるテレビジョンチューナと表示器とが所定のピンプラグを通じて着脱自在に接続されてなるテレビジョン受像機において、前記テレビジョンチューナで受信した電波に基づいて前記表示器にテレビジョン映像を表示する際に、受信された映像信号中の同期信号が乱れたときに乱れた画面を表示せずに一旦メモリに格納した静止画を出力する車載用テレビジョン映像処理用のアダプタ装置であって、
アダプタ装置本体と、
前記アダプタ装置本体の一側面から外部に引き出されて前記テレビジョンチューナ側の前記ピンプラグに着脱自在に接続可能とされた信号入力用ピンプラグと、
前記アダプタ装置本体の一側面から外部に引き出されて前記表示器側の前記ピンプラグに着脱自在に接続可能とされた信号出力用ピンプラグと、
前記アダプタ装置本体内に収納される回路基板と
を備え、
前記回路基板には、
前記信号入力用ピンプラグを通じて前記テレビジョンチューナから与えられた映像信号を一時的に格納するとともに読み出された映像信号を前記信号出力用ピンプラグに与えるメモリと、
前記信号入力用ピンプラグを通じて前記テレビジョンチューナから与えられた映像信号から同期信号を分離抽出する同期分離回路と、
前記同期分離回路で分離抽出された前記同期信号の乱れを検出する同期乱れ検出回路と、
前記同期乱れ検出回路で検出された同期乱れが許容範囲内かどうかを判定する判定回路と、
前記判定回路での判定結果に基づいて出力映像を動画とするか静止画とするかを切り替えるメモリコントローラと
が搭載され、
前記判定回路は、前記同期乱れ検出回路で検出された前記同期信号の乱れについての許容／非許容の判定を行う際に、映像全体中の一部のウィンドウ領域を選択抽出し、当該ウィンドウ領域のみを対象に前記許容／非許容の判定を行うようにされたことを特徴とする車載用テレビジョン映像処理用のアダプタ装置。
【請求項２】
自動車内に設置されるテレビジョンチューナと表示器とが所定のピンプラグを通じて着脱自在に接続されてなるテレビジョン受像機において、前記テレビジョンチューナで受信した電波に基づいて前記表示器にテレビジョン映像を表示する際に、受信された映像信号中の同期信号が乱れたときに乱れた画面を表示せずに一旦メモリに格納した静止画を出力する車載用テレビジョン映像処理用のアダプタ装置であって、
アダプタ装置本体と、
前記アダプタ装置本体の一側面から外部に引き出されて前記テレビジョンチューナ側の前記ピンプラグに着脱自在に接続可能とされた信号入力用ピンプラグと、
前記アダプタ装置本体の一側面から外部に引き出されて前記表示器側の前記ピンプラグに着脱自在に接続可能とされた信号出力用ピンプラグと、
前記アダプタ装置本体内に収納される回路基板と
を備え、
前記回路基板には、
前記信号入力用ピンプラグを通じて前記テレビジョンチューナから与えられた映像信号を一時的に格納するとともに読み出された映像信号を前記信号出力用ピンプラグに与えるメモリと、
前記信号入力用ピンプラグを通じて前記テレビジョンチューナから与えられた映像信号から同期信号を分離抽出する同期分離回路と、
前記同期分離回路で分離抽出された前記同期信号の乱れを検出する同期乱れ検出回路と、
前記同期乱れ検出回路で検出された同期乱れが許容範囲内かどうかを判定する判定回路と、
前記判定回路での判定結果に基づいて出力映像を動画とするか静止画とするかを切り替えるメモリコントローラと
が搭載され、
前記判定回路は、前記同期乱れ検出回路で検出された前記同期信号の乱れについての許容／非許容の判定を行う許容／非許容判定回路と、
前記許容／非許容判定回路で許容できないとされた場合の非許容信号が連続して出力されるときの連続時間が所定の基準時間より短いかどうかを比較判断する時間比較器と
を備え、
前記許容／非許容判定回路は、前記同期乱れ検出回路で検出された前記同期信号の乱れについての許容／非許容の判定を行う判定基準として、厳格な判定基準と緩やかな判定基準の複数の判定基準を有し、前記時間比較器において前記非許容信号が連続して出力されるときの連続時間が前記基準時間より短いと比較判断されたときに、許容／非許容の判定基準を厳格な判定基準に変更する一方、前記時間比較器において前記非許容信号が連続して出力されるときの連続時間が前記基準時間より長いと比較判断されたときに、許容／非許容の判定基準を緩やかな判定基準に変更するようにされたことを特徴とする車載用テレビジョン映像処理用のアダプタ装置。
【請求項３】
請求項１に記載の車載用テレビジョン映像処理用のアダプタ装置であって、
前記判定回路は、前記同期乱れ検出回路で検出された前記同期信号の乱れについての許容／非許容の判定を行う許容／非許容判定回路と、
前記許容／非許容判定回路で許容できないとされた場合の非許容信号が連続して出力されるときの連続時間が所定の基準時間より短いかどうかを比較判断する時間比較器と
を備え、
前記許容／非許容判定回路は、前記同期乱れ検出回路で検出された前記同期信号の乱れについての許容／非許容の判定を行う判定基準として、厳格な判定基準と緩やかな判定基準の複数の判定基準を有し、前記時間比較器において前記非許容信号が連続して出力されるときの連続時間が前記基準時間より短いと比較判断されたときに、許容／非許容の判定基準を厳格な判定基準に変更する一方、前記時間比較器において前記非許容信号が連続して出力されるときの連続時間が前記基準時間より長いと比較判断されたときに、許容／非許容の判定基準を緩やかな判定基準に変更するようにされたことを特徴とする車載用テレビジョン映像処理用のアダプタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、車載用のテレビ受信機における表示画像を安定にできる車載用テレビジョン映像処理用のアダプタ装置に関する。
【０００２】
【従来の技術】
従来の車載用テレビ受信機では、ビルの谷間などを走行するときに、放送局からの直接波と建物などで反射した反射波が合波されて、いわゆるマルチパスフェージングと呼ばれる現象、即ち、画像の同期信号が乱れることにより、画面切れ・画像揺れ・ゴースト等が生じ、見るに絶えられない画像になることがある。
【０００３】
この問題を緩和するための代表的な技術として、図１３の回路ブロック図で説明される車載用テレビジョン映像処理用のアダプタ装置がある。
【０００４】
この車載用テレビジョン映像処理用のアダプタ装置では、テレビチューナ１から出力される複合映像信号がＡ／Ｄコンバータ２と同期分離ブロック５に供給される。Ａ／Ｄコンバータ２においては、アナログ信号としての複合映像信号をディジタル信号に変換し、メモリーコントロールブロック７の制御により画像メモリ３に書込む。また、映像信号の読み出しは、メモリーコントロールブロック７の制御に基づいて行われ、Ｄ／Ａコンバータ４でアナログ信号に戻して表示器８に画像を表示する。ここで、メモリーコントロールブロック７は、同期分離ブロック５で同期信号を抽出した際に、映像信号中の同期乱れを同期乱れ検出ブロック６で判定し、良い画像（同期乱れの少ない画像）か悪い画像（同期乱れの多い画像）かをメモリーコントロールブロック７に連絡し、悪い画像の場合には、同期乱れが一定の基準以下になるまで画像メモリ３内の画像を繰り返し読み出して、表示器８に静止画を表示するようにしている。
【０００５】
この従来の技術を使用すれば、画像が乱れる程度を同期信号の乱れで検知して、良い画像のみ画像メモリに記録し再生すれば、悪い画像のときは直前の良い画像をレピート再生することによって静止画として表示するので、画像の乱れを防止することができる。
【０００６】
尚、このような従来の技術は、特開昭６１−１４５９７６号公報、特開昭６２−１６０８８３号公報、特開昭６３−２７６３８６号公報、実用新案登録第２５８６６３９号公報及び特開平２−１４７９８３号公報等で多数公開されている。
【０００７】
【発明が解決しようとする課題】
上記した技術の技術では、これから新しく購入する車載用テレビジョン受像機に上記の機能を有する回路を予め設置しておけば、その機能をそのまま実現することが可能となる。
【０００８】
しかしながら、現在市場には既に３８０万台以上の車載用テレビジョン受像機が普及しており、最近でも年間９０万台以上が出荷され、その中の４５％である４０万台以上は自動車を購入するときに装着されているのではなく、いわゆるアフターマーケットで販売されている台数である。これらの既販品に対する画面安定の手段は市場にはなく、現在車載用テレビジョン受像機を使用のユーザーからその出現が期待されている。
【０００９】
そこで、この発明の課題は、マルチパスフェージングなどで乱れる表示画面を、静止画にすることによってユーザーの目が疲れないように映像信号を安定させて出力する機能を搭載した車載用テレビジョン映像処理用のアダプタ装置を、既存の車載用テレビジョン受像機と表示器との間に容易に接続できる車載用テレビジョン映像処理用のアダプタ装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決すべく、請求項１に記載の発明は、自動車内に設置されるテレビジョンチューナと表示器とが所定のピンプラグを通じて着脱自在に接続されてなるテレビジョン受像機において、前記テレビジョンチューナで受信した電波に基づいて前記表示器にテレビジョン映像を表示する際に、受信された映像信号中の同期信号が乱れたときに乱れた画面を表示せずに一旦メモリに格納した静止画を出力する車載用テレビジョン映像処理用のアダプタ装置であって、アダプタ装置本体と、前記アダプタ装置本体の一側面から外部に引き出されて前記テレビジョンチューナ側の前記ピンプラグに着脱自在に接続可能とされた信号入力用ピンプラグと、前記アダプタ装置本体の一側面から外部に引き出されて前記表示器側の前記ピンプラグに着脱自在に接続可能とされた信号出力用ピンプラグと、前記アダプタ装置本体内に収納される回路基板とを備え、前記回路基板には、前記信号入力用ピンプラグを通じて前記テレビジョンチューナから与えられた映像信号を一時的に格納するとともに読み出された映像信号を前記信号出力用ピンプラグに与えるメモリと、前記信号入力用ピンプラグを通じて前記テレビジョンチューナから与えられた映像信号から同期信号を分離抽出する同期分離回路と、前記同期分離回路で分離抽出された前記同期信号の乱れを検出する同期乱れ検出回路と、前記同期乱れ検出回路で検出された同期乱れが許容範囲内かどうかを判定する判定回路と、前記判定回路での判定結果に基づいて出力映像を動画とするか静止画とするかを切り替えるメモリコントローラとが搭載されるものである。
【００１１】
そして、前記判定回路は、前記同期乱れ検出回路で検出された前記同期信号の乱れについての許容／非許容の判定を行う際に、映像全体中の一部のウィンドウ領域を選択抽出し、当該ウィンドウ領域のみを対象に前記許容／非許容の判定を行うようにされたものである。
【００１２】
請求項２及び請求項３に記載の発明は、前記判定回路は、前記同期乱れ検出回路で検出された前記同期信号の乱れについての許容／非許容の判定を行う許容／非許容判定回路と、前記許容／非許容判定回路で許容できないとされた場合の非許容信号が連続して出力されるときの連続時間が所定の基準時間より短いかどうかを比較判断する時間比較器とを備え、前記許容／非許容判定回路は、前記同期乱れ検出回路で検出された前記同期信号の乱れについての許容／非許容の判定を行う判定基準として、厳格な判定基準と緩やかな判定基準の複数の判定基準を有し、前記時間比較器において前記非許容信号が連続して出力されるときの連続時間が前記基準時間より短いと比較判断されたときに、許容／非許容の判定基準を厳格な判定基準に変更する一方、前記時間比較器において前記非許容信号が連続して出力されるときの連続時間が前記基準時間より長いと比較判断されたときに、許容／非許容の判定基準を緩やかな判定基準に変更するようにされたものである。
【００１３】
【発明の実施の形態】
｛第１の実施の形態｝
＜構成＞
図１はこの発明の第１の実施の形態に係る車載用テレビジョン映像処理用のアダプタ装置を車載テレビジョン受像機に設置した状態を示す斜視図、図２はこのアダプタ装置を単体で示す斜視図、図３は同じくその断面図である。このアダプタ装置２０は、図１及び図２の如く、既存のテレビジョン受像機のテレビジョンチューナ９と表示器１５との間に着脱自在に介装されるもので、同期が乱れたときに乱れた動画の出力を停止して静止画を出力するものである。
【００１４】
一般に、テレビジョン受像機は、図４の如く、テレビジョンチューナ９で受信したＮＴＳＣ方式の複合映像信号を、所定の配線コード２１，２２及びＲＣＡピンプラグ２３，２４を通じて表示器１５に送信するようになっている。通常は、テレビジョンチューナ９側のＲＣＡピンプラグ２３は雄型である一方、表示器１５側のＲＣＡピンプラグ２４は雌型とされ、これらは互いに着脱自在に接続できるようになっている。
【００１５】
そして、このアダプタ装置２０は、図２の如く、雌型の信号入力用ＲＣＡピンプラグ２５が備わった信号入力用配線コード２６と、雄型の信号出力用ＲＣＡピンプラグ２７が備わった信号出力用配線コード２８とが、アダプタ装置２０の筐体（アダプタ装置本体）２０ａの一側面から外部に引き出されており、これにより、このアダプタ装置２０をテレビジョンチューナ９と表示器１５との間に介装したい場合には、図１の如く、信号入力用配線コード２６の雌型の信号入力用ＲＣＡピンプラグ２５が、テレビジョンチューナ９の配線コード２１の雄型のＲＣＡピンプラグ２３に着脱自在に接続されるとともに、信号出力用配線コード２８の雄型の信号出力用ＲＣＡピンプラグ２７が、表示器１５の配線コード２２の雌型のＲＣＡピンプラグ２４に着脱自在に接続されるようになっている。
【００１６】
尚、図１及び図２中の符号ＳＰはテレビジョンチューナ９で受信した音声情報を発生出力するスピーカ、符号ＲＭはテレビジョンチューナ９のチャンネル切替等を遠隔操作するリモートコントロール送信器をそれぞれ示している。
【００１７】
このアダプタ装置２０の筐体２０ａは、下ケース２９ａと上ケース２９ｂとが側面部２９ｃで互いに重ね合わさって構成されており、これらはネジ２９ｄを用いて互いに固定されている。下ケース２９ａには複数の絞り部分２９ｅが形成されており、この絞り部分２９ｅには、各種電気部品が搭載されたプリント基板（回路基板）２９ｆがネジ２９ｇで固定されている。ケースの側面部２９ｃには配線コード２６，２８がゴムブッシュ等で保護されて取り付けられており、プリント基板２９ｆに対して導線２９ｈを通じて電気的に接続されている。同様に、電源リード２９ｉ及びアースリード２９ｊもゴムブッシュ等で保護されて筐体２０ａに固定され、これらのリード２９ｉ，２９ｊとプリント基板２９ｆとの間に導線２９ｋが配線されている。
【００１８】
このアダプタ装置２０のプリント基板２９ｆにおける回路構成としては、図５の如く、テレビジョンチューナ９から配線コード２１，２６及びＲＣＡピンプラグ２３，２５を通じて得られたアナログ式のインターレース方式のＮＴＳＣ複合映像信号をディジタル信号に変換するＡ／Ｄコンバータ１０と、得られたＮＴＳＣ複合映像信号から垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃを分離抽出する同期分離回路１１と、Ａ／Ｄコンバータ１０から出力された映像信号を略フィールド単位で一時的に且つ交互に格納する２個のフィールドメモリ１３ａ，１３ｂ（図６）と、フィールドメモリ１３ａ，１３ｂに一時的に格納された映像信号を読み出してアナログ式信号に変換するＤ／Ａコンバータ１４と、同期分離回路１１で分離抽出された垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃの同期乱れを検出する同期乱れ検出回路１６と、この同期乱れ検出回路１６で検出された同期乱れが許容範囲内かどうかを判定する判定回路１７と、この判定回路１７での判定結果に基づいてフィールドメモリ１３ａ，１３ｂに対する映像信号の書込み及び読出しを行うメモリコントロール部１９と、判定回路１７での判定結果に基づいてＤ／Ａコンバータ１４からの出力信号とテレビジョンチューナ９で受信された元々のＮＴＳＣ複合映像信号とを選択切り替えして配線コード２８，２２及びＲＣＡピンプラグ２７，２４を通じて表示器１５に出力する出力切替回路１２とを備える。尚、これらの各要素は、図６中に示した基準クロック生成器３１が、カラーバースト信号の４倍の周波数である１４．３２ＭＨｚの基準周波数を供給し、この基準周波数に従って動作するようになっている。
【００１９】
同期分離回路１１は、テレビジョンチューナ９で受信されたＮＴＳＣ複合映像信号の垂直帰線消去期間中に含まれる垂直同期信号Ｖｓｙｎｃと、同じくＮＴＳＣ複合映像信号の水平帰線消去期間中に含まれる水平同期信号Ｈｓｙｎｃとを、他の色信号等から分離抽出するものである。
【００２０】
同期乱れ検出回路１６は、図６の如く、同期分離回路１１で分離抽出された垂直同期信号Ｖｓｙｎｃの同期乱れを検出する垂直同期乱れ検出部３３と、同期分離回路１１で分離抽出された水平同期信号Ｈｓｙｎｃの同期乱れを検出する水平同期乱れ検出部３５とからなる。
【００２１】
垂直同期乱れ検出部３３は、図７の如く、上述の基準クロック生成器３１（図６）から、カラーバースト信号の周波数の４倍の１４．３２ＭＨｚの基準クロックが論理積回路４３に与えられ、この論理積回路４３からの出力のハイ部分が、第一カウンタ回路４４で正確に数えられて図７中の信号αのハイ部分が作成されるようになっている。また、この第一カウンタ回路４４からの出力信号の立ち下がりはラッチ回路４６が受け取り、その旨（立ち下がっていること）を記録（ラッチ）すると同時に、その信号を論理積回路４３に入力して第一カウンタ回路４４への基準クロック入力信号をオフにするようになっている。これと同時に、第二カウンタ回路４７によって、第一カウンタ回路４４からの出力信号のロー部分が正確にカウントされて信号αのロー部分が作成されるようになっている。その一方で、同期分離回路１１からの垂直同期信号Ｖｓｙｎｃがリセット回路４５に入力され、垂直同期信号Ｖｓｙｎｃの立ち下がりを検出してリセットトリガ信号を出力するようになっている。リセットトリガ信号は、両カウンタ回路４４，４７の内容をリセットすると同時に、ラッチ回路４６のラッチ内容もクリアーするようになっており、再び基準クロックにより両カウンタ回路４４，４７で信号αが作られ、これらが連続して一致回路４８に出力されるようになっている。ここで、信号αは疑似垂直同期信号であり、論理積回路４３、第一カウンタ回路４４、ラッチ回路４６及び第二カウンタ回路４７は、垂直同期乱れ検出部３３内における疑似垂直同期信号発生器ＦＣ１として機能する。
【００２２】
また、一致回路４８は、図７の如く、疑似垂直同期信号発生器ＦＣ１で作成された疑似垂直同期信号αと、同期分離回路１１で分離抽出された垂直同期信号Ｖｓｙｎｃ（β）の排他的論理和を演算するＥｘＯＲ（エクスクルーシブオア）回路であり、両信号α，βのハイとローを比較して、図８に示すような出力信号θを垂直同期判定回路３４に対して出力するようになっている。尚、両信号α，βの位相差が大きい場合は出力信号θは比較的長時間ハイ出力となる一方、両信号α，βの位相差が小さい場合は出力信号θのハイ時間は一瞬となる。
【００２３】
水平同期乱れ検出部３５は、図７に示した垂直同期乱れ検出部３３と同様に、図９の如く、上述の基準クロック生成器３１（図６）から、カラーバースト信号の周波数の４倍の１４．３２ＭＨｚの基準クロックが論理積回路５５に与えられ、この論理積回路５５からの出力のハイ部分が、第三カウンタ回路５３で正確に数えられて図９中の信号γのハイ部分が作成されるようになっている。また、この第三カウンタ回路５３からの出力信号の立ち下がりはラッチ回路５４が受け取り、その旨（立ち下がっていること）を記録（ラッチ）すると同時に、その信号を論理積回路５５に入力して第三カウンタ回路５３への基準クロック入力信号をオフにするようになっている。これと同時に、第四カウンタ回路５６によって、第三カウンタ回路５３からの出力信号のロー部分が正確にカウントされて信号γのロー部分が作成されるようになっている。その一方で、同期分離回路１１からの水平同期信号Ｈｓｙｎｃがリセット回路５７に入力され、水平同期信号Ｈｓｙｎｃの立ち下がりを検出してリセットトリガ信号を出力するようになっている。リセットトリガ信号は、両カウンタ回路５３，５６の内容をリセットすると同時に、ラッチ回路５４のラッチ内容もクリアーするようになっており、再び基準クロックにより両カウンタ回路５３，５６で信号γが作られ、これらが連続して一致回路５８に出力されるようになっている。ここで、信号γは疑似水平同期信号であり、第三カウンタ回路５３、ラッチ回路５４、論理積回路５５及び第四カウンタ回路５６は、水平同期乱れ検出部３５内における疑似水平同期信号発生器ＦＣ２として機能する。
【００２４】
また、一致回路５８は、両カウンタ回路５３，５６で作成された疑似水平同期信号γと、水平同期信号Ｈｓｙｎｃ（δ）の排他的論理和を演算するＥｘＯＲ（エクスクルーシブオア）回路であり、両信号γ，δのハイとローを比較して、その比較結果を水平同期判定回路３６の時定数回路ＧＴ２に出力するようになっている。尚、両信号γ，δの位相差が大きい場合は、一致回路５８からの出力信号は比較的長時間ハイ出力となる一方、両信号γ，δの位相差が小さい場合は一致回路５８からの出力信号のハイ時間は一瞬となる。
【００２５】
判定回路１７は、所定の時定数によって同期乱れの許容範囲が予め決められており、それによって映像乱れについてのＯＫ又はＮＧの判断をする。具体的に、判定回路１７は、図６の如く、垂直同期乱れ検出部３３及び水平同期乱れ検出部３５のそれぞれで検出された同期乱れが許容範囲であるかどうかをそれぞれ判定する２個の判定回路３４，３６と、各判定回路３４，３６のそれぞれの判定結果（ＯＫ信号（許容信号）／ＮＧ信号（非許容信号））を格納するＯＫ／ＮＧ信号レジスタ３４ａ，３６ａと、両ＯＫ／ＮＧ信号レジスタ３４ａ，３６ａ内のＯＫ／ＮＧ信号において否定的な判定結果（ＮＧ）の信号（非許容信号）の論理和を演算する論理和回路３７と、論理和回路３７での演算結果により連続して否定的な結果（ＮＧ）の非許容信号が出力されたときにその連続期間を所定の基準時間と比較する時間比較器３８とを備える。
【００２６】
垂直同期判定回路３４は、図７の如く、単一の抵抗５０及び単一のコンデンサ５１により固有の時定数が設定される時定数回路ＧＴ１であって、この時定数回路ＧＴ１により、垂直同期乱れ検出部３３の一致回路４８からの出力信号θのレベル判定を行うようになっている。即ち、垂直同期乱れ検出部３３の一致回路４８からの出力信号θは、時定数回路ＧＴ１のコンデンサ５１に蓄電されることにより過渡的な変化曲線に変化し、θのレベル変化が鈍くなる（過渡的な変化になる）ように変換されるが、その際の過渡的変化の際の所定のタイミングにおける残量を、垂直ＯＫ／ＮＧ信号レジスタ３４ａの入力に際して所定のスレッシュレベルでスレッシュホールドし、ハイまたはローの信号として垂直ＯＫ／ＮＧ信号レジスタ３４ａに記録するようになっている。具体的に、時定数回路ＧＴ１での判定結果がＯＫ（良い映像）の場合は、垂直同期乱れ検出部３３から出力された出力信号θのハイ出力が瞬時のため、θの時定数回路ＧＴ１による過渡的現象の排除の残量は極めて小さい値となり、故にスレッシュホールドされて垂直ＯＫ／ＮＧ信号レジスタ３４ａに記録される値はロー（＝「０」）になる一方、ＮＧ（悪い映像）の場合は、ハイ出力の時間が長いため、これが時定数回路ＧＴ１によって過渡的に鈍い曲線に変更されても（その短時間の変化が排除されても）、その残量が大きなものとなり、故に垂直ＯＫ／ＮＧ信号レジスタ３４ａに記録される値はハイ（＝「１」）となる。
【００２７】
この場合において、垂直ＯＫ／ＮＧ信号レジスタ３４ａのクリア制御を行わないと、判断結果はいつまでもＮＧ（「１」）のまま維持されてしまうので、それを適切にクリアするためのローアクティブ論理積回路４９を設けている。即ち、このローアクティブ論理積回路４９により、疑似垂直同期信号αと、垂直同期信号Ｖｓｙｎｃ（β）の両方がローの時には、垂直ＯＫ／ＮＧ信号レジスタ３４ａがクリアされる。ここで、ローアクティブ論理積回路４９の動作原理を図１０で説明する。図１０中の（１）は疑似垂直同期信号を示しており、符号Ｐ１〜Ｐ６は疑似垂直同期信号を意味する波形パルスである。また、図１０中の（２）は垂直同期信号を示しており、疑似垂直同期信号Ｐ１〜Ｐ６と時間軸を同じにして同期信号Ｑ１〜Ｑ６が出力されている様子を示している。符号Ｑ１２，Ｑ５６はゴーストにより位相ずれした同期信号を示している。この場合における一致回路４８及び時定数回路ＧＴ１での判定結果を図１０中の（３）に示している。パルスＱ１はパルスＰ１に対してＮＧ（悪い映像）、パルスＱ１２は対応する疑似垂直同期信号がないためＮＧ、パルスＱ２はパルスＰ２に対してＮＧ、パルスＱ３はパルスＰ３に対してＮＧ、パルスＱ４はパルスＰ４に対してＯＫ（良い映像）、パルスＱ５はパルスＰ５に対してＯＫ、パルスＱ５６は対応する疑似垂直同期信号がないためＮＧ、パルスＱ６はパルスＰ６に対してＮＧとなっている。この判断結果を垂直ＯＫ／ＮＧ信号レジスタ３４ａに格納するとき、パルスＱ３までのＮＧ判定では垂直ＯＫ／ＮＧ信号レジスタ３４ａ内の内容がＮＧのままで問題がないが、パルスＰ４でＯＫの判断をしても垂直ＯＫ／ＮＧ信号レジスタ３４ａはＮＧのまま維持され、このままでは永久にＮＧのままとなってしまう。したがって、ローアクティブ論理積回路４９により、疑似垂直同期信号αと、垂直同期信号Ｖｓｙｎｃ（β）の両方がローのときに、垂直ＯＫ／ＮＧ信号レジスタ３４ａの内容をクリアするようにしている。例えば、パルスＰ１では一旦垂直ＯＫ／ＮＧ信号レジスタ３４ａがＯＫでクリアされた直後に判定結果であるＮＧが登録される。また、パルスＱ１２とパルスＰ２に対応するＱ２とは、疑似垂直同期信号αと垂直同期信号Ｖｓｙｎｃ（β）の両方がローの場合がないが、この場合はいずれもＮＧであるから、垂直ＯＫ／ＮＧ信号レジスタ３４ａの内容はそのままで良い。パルスＰ３になると、垂直ＯＫ／ＮＧ信号レジスタ３４ａの内容は一旦クリアされてからＮＧが登録される。パルスＰ４ではＮＧのクリアを行った後に判定結果のＯＫが垂直ＯＫ／ＮＧ信号レジスタ３４ａに格納される。以下、同様に、パルスＰ５では、ＯＫが垂直ＯＫ／ＮＧ信号レジスタ３４ａに引き続き登録され、パルスＱ５６では、再びＮＧの登録がなされ、パルスＱ６では、一旦垂直ＯＫ／ＮＧ信号レジスタ３４ａの内容がクリアされてからＮＧが登録される。
【００２８】
水平同期判定回路３６は、図９の如く、垂直同期判定回路３４の時定数回路ＧＴ１と同様の時定数回路（許容／非許容判定回路）ＧＴ２であって、一端が接地された１個のコンデンサ６０と、このコンデンサ６０の他端と水平同期乱れ検出部３５の一致回路５８との間に介装された単一の抵抗５９とを備えてなり、垂直同期判定回路３４の時定数回路ＧＴ１と同様に、コンデンサ６０と抵抗５９との接続点の電圧レベルが所定のスレッシュレベルでスレッシュホールドされて、ハイ（「１」）またはロー（「０」）の信号として水平ＯＫ／ＮＧ信号レジスタ３６ａに入力されるようになっている。尚、図９中の符号７７は、水平ＯＫ／ＮＧ信号レジスタ３６ａのリセットを行うローアクティブ論理積回路であって、垂直同期判定回路３４（図７）中のローアクティブ論理積回路４９と同等の機能をなすものである。
【００２９】
各ＯＫ／ＮＧ信号レジスタ３４ａ，３６ａは、各判定回路３４，３６での判定結果がそれぞれ格納されるもので、ＮＧ（悪い映像）の場合にはハイレベル信号（＝「１」）が、ＯＫ（良い映像）の場合にローレベル信号（＝「０」）が格納される。
【００３０】
論理和回路３７は、図６の如く、両ＯＫ／ＮＧ信号レジスタ３４ａ，３６ａ内のデータの論理和を演算するもので、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃの少なくともいずれか一方について、判定回路３４，３６でＮＧと判定されたときに、ハイレベル信号を出力するようになっている。
【００３１】
時間比較器３８は、論理和回路３７から出力されるハイレベル出力（ＮＧ）が連続する回数をカウントし、所定の一対の基準時間と比較して、その比較結果に基づいて出力切替回路１２（図６）を切替制御するものである。ここで、上記の基準時間としては例えば「７秒」に設定されている。即ち、ＮＧの連続時間が「７秒」以上であれば、図６に示した出力切替回路１２の１番端子から２番端子に切り替わり、テレビジョンチューナ９からの複合映像信号を直接表示器１５に表示する。
【００３２】
メモリコントロール部１９は、図６の如く、同期分離回路１１で正常に分離抽出された垂直同期信号Ｖｓｙｎｃに対応して内部的に疑似垂直同期信号を生成する疑似垂直同期信号発生回路８１と、同期乱れの検出時に乱れた垂直同期信号Ｖｓｙｎｃの疑似垂直同期信号発生回路８１に対する入力を遮断する切替スイッチ回路８２と、判定回路１７での判断結果に基づいて同期分離回路１１で分離抽出された垂直同期信号Ｖｓｙｎｃと疑似垂直同期信号発生回路８１で内部的に生成された疑似垂直同期信号との一方を選択的に切り替える同期信号切替回路（スイッチ回路）８３と、判定回路１７での判定結果に基づいて出力映像を動画とするか静止画とするかを切り替える動画・静止画メモリコントローラ８４と、動画・静止画メモリコントローラ８４に基づいてフィールドメモリ１３ａ，１３ｂに対する映像信号の書込み及び読出しを行う書込み読み出しメモリコントローラ８５と、同期信号切替回路８３で選択された垂直同期信号Ｖｓｙｎｃまたは疑似垂直同期信号を所定の遅延時間だけ遅延させて書込み読み出しメモリコントローラ８５に与える遅延回路８６とを備える。
【００３３】
疑似垂直同期信号発生回路８１は、図６の如く、同期分離回路１１で分離抽出された垂直同期信号Ｖｓｙｎｃが乱れている場合の代替信号として用いられる疑似垂直同期信号を生成するもので、同期乱れ検出回路１６の垂直同期乱れ検出部３３内の疑似垂直同期信号発生器ＦＣ１から出力される疑似垂直同期信号α（図７）と同一のクロックの疑似垂直同期信号を生成し、そのタイミングは同期分離回路１１から出力される適正な（良い映像の状態での）垂直同期信号Ｖｓｙｎｃに合わせているので、これらの信号間で位相的ズレが生じないようになっている。
【００３４】
同期信号切替回路（スイッチ回路）８３は、図６の如く、判定回路１７の論理和回路３７からの出力に基づいて、メモリコントロール部１９の書込み読み出しメモリコントローラ８５に与える同期信号を、同期分離回路１１で分離抽出された複合映像信号中の垂直同期信号Ｖｓｙｎｃと、疑似垂直同期信号発生回路８１で生成された疑似垂直同期信号とに切り替えるものである。即ち、同期信号切替回路８３は、１番端子が同期分離回路１１に接続されるとともに、２番端子が疑似垂直同期信号発生回路８１に接続されており、論理和回路３７の出力がハイレベル（ＮＧ）であるときは２番端子側（疑似垂直同期信号発生回路８１側）に接続切り替えする一方、論理和回路３７の出力がローレベル（ＯＫ）であるときは１番端子側（同期分離回路１１側）に接続切り替えするようになっている。尚、書込み読み出しメモリコントローラ８５に疑似垂直同期信号を入力するように切り替えるためには、同期信号切替回路８３の端子を１番端子から２番端子に切り換えればいいのであるが、この場合、受信に係る垂直同期信号Ｖｓｙｎｃが乱れているわけであるから、切替スイッチ回路８２の１番端子（書込み読み出しメモリコントローラ８５と同期分離回路１１とを接続する接点）に接続したままでは、疑似垂直同期信号発生回路８１に切替スイッチ回路８２の１番端子を通じて乱れた垂直同期信号Ｖｓｙｎｃが入力してしまうため、切替スイッチ回路８２を１番端子から２番端子に切り替えて、乱れた信号の影響を可及的に低減するようにしている。
【００３５】
動画・静止画メモリコントローラ８４は、図６の如く、上記した論理和回路３７からの出力に基づいて、フィールドメモリ１３ａ，１３ｂへの映像の書き込み及び読み出しを静止画として行うのか動画として行うのかを決定するものであり、論理和回路３７からの出力がローレベル信号（ＯＫ）であれば動画の決定をし、その旨を書込み読み出しメモリコントローラ８５に伝達する一方、論理和回路３７からの出力がハイレベル信号（ＮＧ）であれば静止画の決定をし、書込み読み出しメモリコントローラ８５にその旨を伝達する。
【００３６】
書込み読み出しメモリコントローラ８５は、動画・静止画メモリコントローラ８４が動画を決定した場合には、遅延回路８６から与えられた垂直同期信号Ｖｓｙｎｃまたは疑似垂直同期信号のタイミングに従って、フィールドメモリ１３ａ，１３ｂへの映像信号の書込み及び読み出しを略フィールド単位で交互に実行させる命令を発行する一方、動画・静止画メモリコントローラ８４が静止画を決定した場合には、書き込もうとした一方のフィールドメモリ（例えば第一フィールドメモリ１３ａ）に書き込む動作を即座に中止するとともに、直前に書き込んだフィールドメモリ（例えば第二フィールドメモリ１３ｂ）からの読み出しを連続再生で実行させる命令を発行するようになっている。
【００３７】
ここで、書込み読み出しメモリコントローラ８５が各フィールドメモリ１３ａ，１３ｂに対して書込みの命令及び読み出しの命令を発行するタイミングは、同期信号切替回路８３によって選択された垂直同期信号Ｖｓｙｎｃまたは疑似垂直同期信号が遅延回路８６によって遅延された遅延信号に基づくものである。このように垂直同期信号Ｖｓｙｎｃまたは疑似垂直同期信号を遅延回路８６で遅延させてから遅延信号として書込み読み出しメモリコントローラ８５に入力するのは、実際のフィールドメモリ１３ａ，１３ｂへの書き込みタイミングについて、垂直同期信号Ｖｓｙｎｃの立ち上がり時点を始点として水平同期信号Ｈｓｙｎｃのフロントポーチ部から書き込みできるようにタイミングをずらすためである。これにより、フィールドメモリ１３ａ，１３ｂを２フィールド分しか用意しない場合に、不要なフィールドメモリ１３ａ，１３ｂへの書き込み等を容易に防止でき、フィールドメモリとして３フィールド以上のものを使用する場合に比べて安価な装置構成を実現でき、また回路上の面積効率を向上できる。尚、フィールドメモリ１３ａ，１３ｂへ書き込むときの映像信号は、遅延回路８６とは別のＡ／Ｄコンバータ１０から与えられるため、実際にＡ／Ｄコンバータ１０から与えられた複合映像信号中の垂直同期信号Ｖｓｙｎｃと、遅延回路８６から与えられた垂直同期信号Ｖｓｙｎｃまたは疑似垂直同期信号とは同期しない。このため、各フィールドメモリ１３ａ，１３ｂに書き込まれ、また各フィールドメモリ１３ａ，１３ｂから読み出される映像信号は、厳密にはフィールド単位の映像信号からタイミングが遅れた信号となる。即ち、本来の１フィールド分の複合映像信号は２６２．５本の水平走査線を有するが、その最初の１Ｈ〜２０Ｈの水平走査線は垂直帰線消去期間の部分であり、そのうちの４Ｈ〜６Ｈに垂直同期信号Ｖｓｙｎｃが重畳される。そして、この実施の形態の車載用テレビジョン映像処理用のアダプタ装置では、垂直同期信号Ｖｓｙｎｃを同期分離回路１１で分離抽出し、これに基づいて判定回路１７で映像の判定を実行した後に、フィールドメモリ１３ａ，１３ｂへの実際の映像信号の書き込み等を行うようにしているため、本来の１フィールド分の複合映像信号であれば４Ｈ〜６Ｈの部分に垂直同期信号Ｖｓｙｎｃが重畳するのに対して、この実施の形態では、書込み読み出しメモリコントローラ８５が各フィールドメモリ１３ａ，１３ｂに対して書込みの命令を行うのは、遅延回路８６にて遅延されて垂直同期信号Ｖｓｙｎｃの受信が終了した時点から後続する部分となる。ただし、１フィールドの長さ（即ち、連続交互書き込みの場合の書き込みサイクル）は一定（２６２．５本の水平走査線分）であるので垂直同期信号Ｖｓｙｎｃは常に映像信号の最後の部分に含まれることになる。具体的に、各フィールドメモリ１３ａ，１３ｂに格納される映像信号は、本来のフィールド単位の映像信号の１０Ｈ目ないし１５Ｈ目のいずれかの水平走査線を最先頭に、次の本来的なフィールドの最初の９Ｈ目ないし１４Ｈ目のいずれかの水平走査線を最後尾とし、この最後尾付近の部分に垂直同期信号Ｖｓｙｎｃが含められることになる。尚、かかるフィールドメモリ１３ａ，１３ｂの実際のフィールド信号に対する非同期は、静止画であるか動画であるかに拘わらず、フィールドメモリ１３ａ，１３ｂから連続して次々と映像信号が読み出されるときには、これを連続した複数のフィールドデータとして処理すれば、表示器１５側では、本来のフィールド単位の映像信号が次々と与えられることになり、通常の信号処理と異なることなく表示を行うことが可能なものである。尚、遅延回路８６によって遅延される遅延時間は、元々の複合映像信号の始点から垂直同期信号が完了するまでの時間以上であり、且つ垂直帰線消去期間以下とされていればよく、例えば、４５０〜９００μｓが望ましい。
【００３８】
＜動作＞
上記構成の車載用テレビジョン映像処理用のアダプタ装置の使用方法を説明する。
【００３９】
一般に普及している車載用テレビジョン受像機は、図４のように、テレビジョンチューナ９側のＲＣＡピンプラグ２３（雄型）と、表示器１５側のＲＣＡピンプラグ２４（雌型）とが接続された状態となっており、これにより、テレビジョンチューナ９で受信したＮＴＳＣ方式の複合映像信号を、所定の配線コード２１，２２及びＲＣＡピンプラグ２３，２４を通じて表示器１５に送信するようになっている。この場合、まず、互いに接続されているＲＣＡピンプラグ２３，２４同士を脱離させ、図１の如く、アダプタ装置２０の一側面から引き出された信号入力用配線コード２６の信号入力用ＲＣＡピンプラグ２５（雌型）を、テレビジョンチューナ９の配線コード２１の（雄型）に接続するとともに、信号出力用配線コード２８の信号出力用ＲＣＡピンプラグ２７（雄型）を、表示器１５の配線コード２２のＲＣＡピンプラグ２４（雌型）に接続する。そして、テレビジョンチューナ９、アダプタ装置２０及び表示器１５の電源をオンにし、テレビジョンチューナ９でのテレビジョン放送の受信を開始する。
【００４０】
テレビジョンチューナ９で受信された複合映像信号は、図５及び図６の如く、配線コード２１，２６及びＲＣＡピンプラグ２３，２５を介して、Ａ／Ｄコンバータ１０、同期分離回路１１及び出力切替回路１２に分岐されて伝達される。
【００４１】
Ａ／Ｄコンバータ１０では、アナログ式のＮＴＳＣ複合映像信号をディジタル信号に変換し、メモリコントロール部１９の書込み読み出しメモリコントローラ８５の命令に従って略フィールド単位で一対のフィールドメモリ１３ａ，１３ｂに書き込まれる。
【００４２】
テレビジョンチューナ９から分岐されたもう一方の複合映像信号は、同期分離回路１１に入力されて、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃが分離抽出される。分離抽出されたうちの垂直同期信号Ｖｓｙｎｃは、図６の如く、同期乱れ検出回路１６の垂直同期乱れ検出部３３に入力される。
【００４３】
ここで、図７の如く、垂直同期乱れ検出部３３の疑似垂直同期信号発生器ＦＣ１では、基準クロック生成器３１（図６）から、カラーバースト信号の周波数の４倍の１４．３２ＭＨｚの基準クロックが論理積回路４３に与えられ、この論理積回路４３からの出力のハイ部分が、第一カウンタ回路４４で正確に数えられて疑似垂直同期信号αのハイ部分が作成される。また、この第一カウンタ回路４４からの出力信号の立ち下がりはラッチ回路４６が受け取り、その旨（立ち下がっていること）を記録（ラッチ）すると同時に、その信号を論理積回路４３に入力して第一カウンタ回路４４への基準クロック入力信号をオフにする。これと同時に、第二カウンタ回路４７によって、第一カウンタ回路４４からの出力信号のロー部分が正確にカウントされて疑似垂直同期信号αのロー部分が作成される。その一方で、同期分離回路１１からの垂直同期信号Ｖｓｙｎｃがリセット回路４５に入力され、垂直同期信号Ｖｓｙｎｃの立ち下がりを検出してリセットトリガ信号を出力する。リセットトリガ信号は、両カウンタ回路４４，４７の内容をリセットすると同時に、ラッチ回路４６のラッチ内容もクリアーし、再び基準クロックにより両カウンタ回路４４，４７で疑似垂直同期信号αが作られて一致回路４８に出力される。
【００４４】
一致回路４８では、疑似垂直同期信号発生器ＦＣ１で作成された疑似垂直同期信号αと、同期分離回路１１からの垂直同期信号Ｖｓｙｎｃ（β）との排他的論理和を演算し、図８に示すような出力信号θを垂直同期判定回路３４に対して出力する。ここで、両信号α，βの位相差が大きい場合は出力信号θ中のハイ出力は長時間になる一方、両信号α，βの位相差が小さい場合は出力信号θ中のハイ出力は一瞬となる。
【００４５】
垂直同期判定回路３４（時定数回路ＧＴ１）では、図７の如く、垂直同期乱れ検出部３３の一致回路４８からの出力信号θのレベル判定を行う。即ち、垂直同期乱れ検出部３３の一致回路４８からの出力信号θの瞬時の変化は、時定数回路ＧＴ１のコンデンサ５１への蓄電により過渡的に排除されるが、その際に、その過渡的なコンデンサ５１への蓄電量（残量）を、垂直ＯＫ／ＮＧ信号レジスタ３４ａの入力に際して所定のタイミングでスレッシュホールドし、ハイまたはローの信号として垂直ＯＫ／ＮＧ信号レジスタ３４ａに記録するようにする。例えば、ＯＫ（良い映像）の場合は、垂直同期乱れ検出部３３から出力された出力信号θ中のハイ出力は一瞬となり、θの時定数回路ＧＴ１での過渡的な変化量の排除の残量）が小さくなるため、垂直ＯＫ／ＮＧ信号レジスタ３４ａに記録される値がローになる一方、ＮＧ（悪い映像）の場合は、θ中のハイ出力が長時間となるため、これがコンデンサ５１に蓄電された際には過渡的な残量が大となって、垂直ＯＫ／ＮＧ信号レジスタ３４ａに記録される値がハイになる。尚、この場合において、両信号α，βのがいずれもローレベルになる度に、ローアクティブ論理積回路４９により垂直ＯＫ／ＮＧ信号レジスタ３４ａをクリア制御し、判断結果がＮＧのままいつまでも維持される事態を防止するようにする（図１０参照）。
【００４６】
一方、同期分離回路１１で分離抽出されたうちの水平同期信号Ｈｓｙｎｃは、図９の如く、同期乱れ検出回路１６の水平同期乱れ検出部３５に入力され、判定回路１７の水平同期判定回路３６でＯＫまたはＮＧの判断をする。具体的に、水平同期乱れ検出部３５の疑似水平同期信号発生器ＦＣ２では、基準クロック生成器３１（図６）からカラーバースト信号の周波数の４倍の１４．３２ＭＨｚの基準クロックが図９中の論理積回路５５に与えられ、この論理積回路５５からの出力のハイ部分が、第三カウンタ回路５３で正確に数えられて疑似水平同期信号γのハイ部分が作成される。また、この第三カウンタ回路５３からの出力信号の立ち下がりはラッチ回路５４が受け取り、その旨（立ち下がっていること）を記録（ラッチ）すると同時に、その信号を論理積回路５５に入力して第三カウンタ回路５３への基準クロックの入力をオフにする。これと同時に、第四カウンタ回路５６によって、第三カウンタ回路５３からの出力信号のロー部分が正確にカウントされて疑似水平同期信号γのロー部分が作成される。その一方で、同期分離回路１１からの水平同期信号Ｈｓｙｎｃがリセット回路５７に入力され、水平同期信号Ｈｓｙｎｃの立ち下がりを検出してリセットトリガ信号を出力する。リセットトリガ信号は、両カウンタ回路５３，５６の内容をリセットすると同時に、ラッチ回路５４のラッチ内容もクリアーし、再び基準クロックにより両カウンタ回路５３，５６で疑似水平同期信号γが作られ、これらが連続して一致回路５８に出力される。このとき、一致回路５８は、両カウンタ回路５３，５６で作成された疑似水平同期信号γと、水平同期信号Ｈｓｙｎｃ（δ）の排他的論理和を演算し、その演算結果を水平同期判定回路３６の時定数回路ＧＴ２に出力する。
【００４７】
時定数回路ＧＴ２では、抵抗５９の抵抗値とコンデンサ６０の容量により決定される時定数の関係から、水平同期乱れ検出部３５の一致回路５８からの信号の大小が比較される。この際、一致回路５８からの信号が時定数回路ＧＴ２で過渡的な変化として現れる際に、所定のタイミングでそのときの残量（コンデンサ６０での過渡的な蓄電量）がスレッシュホールドされて、ハイ／ローの信号として水平ＯＫ／ＮＧ信号レジスタ３６ａに格納される。
【００４８】
論理和回路３７は、図６の如く、両ＯＫ／ＮＧ信号レジスタ３４ａ，３６ａ内のデータの論理和を演算し、いずれかの判定回路３４，３６で垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃの少なくともいずれか一方がＮＧと判定されたときに、ハイレベル信号を出力する。
【００４９】
同期信号切替回路（スイッチ回路）８３では、図６の如く、判定回路１７での判定結果（即ち、論理和回路３７からの出力結果）がハイレベル（ＮＧ）であるときは２番端子側（疑似垂直同期信号発生回路８１側）に接続切り替えする一方、論理和回路３７の出力結果がローレベル（ＯＫ）であるときは１番端子側（同期分離回路１１側）に接続切り替えする。この際、切替スイッチ回路８２の１番端子（疑似垂直同期信号発生回路８１と同期分離回路１１とを接続する接点）に接続したままでは、疑似垂直同期信号発生回路８１に切替スイッチ回路８２の１番端子を通じて乱れた同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃが入力されてしまうため、切替スイッチ回路８２を１番端子から２番端子に切り替えて、乱れた信号の影響を可及的に低減するようにしておく。
【００５０】
また同時に、動画・静止画メモリコントローラ８４は、図６の如く、論理和回路３７からの出力に基づいて、表示映像を静止画とするか動画とするかを決定する。即ち、論理和回路３７からの出力がローレベル信号（ＯＫ）であれば動画の決定をし、これに応じて、書込み読み出しメモリコントローラ８５がフィールドメモリ１３ａ，１３ｂのデータ書込み動作及びデータ読み出し動作を略フィールド単位で交互に実施する一方、論理和回路３７からの出力がハイレベル信号（ＮＧ）であれば静止画の決定をし、これに応じて、書込み読み出しメモリコントローラ８５がフィールドメモリ１３ａ，１３ｂへの書込みを中止するとともに、直前に書き込んだフィールドデータを繰り返し読み出すようにする。
【００５１】
このようにしてフィールドメモリ１３ａ，１３ｂから読み出された複合映像信号は、Ｄ／Ａコンバータ１４でアナログ信号に切り換えられる。
【００５２】
ここで、時間比較器３８では、論理和回路３７から出力される「ＮＧ」の信号の連続時間が所定の基準時間（例えば７秒）未満であれば、その旨を出力切替回路１２に伝達し、出力切替回路１２の接点を１番端子側に保持する。したがって、Ｄ／Ａコンバータ１４から出力される映像信号は、出力切替回路１２を経て、配線コード２８，２２及びＲＣＡピンプラグ２７，２４を通じて表示器１５に伝送され、ここで映像が表示されることになる。
【００５３】
一方、時間比較器３８での時間比較において、「ＮＧ」の信号の連続時間が所定の基準時間（例えば７秒）以上であれば、出力切替回路１２を１番端子から２番端子に切り替え、テレビジョンチューナ９からの複合映像信号を直接に表示器１５に通過させて表示する。これにより、電界のあまり良くない交叉点等の非常に長い信号待ち停車で、電波事情がなかなか回復しないのにも拘わらず、動画を見たいという場合に、その電界に対応した動画を表示することができる。
【００５４】
このように、この実施の形態の車載用テレビジョン映像処理用のアダプタ装置２０によると、同期が乱れたときに乱れた動画の出力を停止して静止画を出力するように構成された回路装置を、既存のテレビジョン受像機のテレビジョンチューナ９と表示器１５との間に着脱自在に介装できるようにしているので、既に市場で販売されている車載用テレビジョン受像機や、既に自動車に搭載されている車載用テレビジョン受像機にも容易に接続して使用することが可能となる。
【００５５】
｛第２の実施の形態｝
この発明の第２の実施の形態に係る車載用テレビジョン映像処理用のアダプタ装置は、既存のテレビジョン受像機のテレビジョンチューナ９と表示器１５との間に介装されるものであって、同期が乱れたときに乱れた動画の出力を停止して静止画を出力する点で第１の実施の形態と類似しているものであり、特に既存のテレビジョン受像機のテレビジョンチューナ９と表示器１５との間に着脱自在に接続される点で第１の実施の形態と共通するが、図１１の如く、水平同期判定回路３６での水平同期信号Ｈｓｙｎｃの乱れ検出において、ウィンドウ抽出回路ＷＣで映像全体中の一部のウィンドウ領域を選択してこれのみを映像乱れの判断対象とすることで、視認に寄与しない領域での同期乱れに基づく過剰な静止画切替を防止する点で第１の実施の形態と相違しており、さらに、水平同期判定回路３６の時定数回路ＧＴ２の時定数を変更するための複数の抵抗Ｒ１〜Ｒ５を設置しておき、また時間比較器３８で連続的にＮＧと判断された連続時間と所定の基準時間（第二基準時間（例えば「１．５秒」））と比較して、その比較結果に基づいて抵抗Ｒ１〜Ｒ５の切替を行うことで、乱れ判定の基準の緩厳を変更できるようにした点で第１の実施の形態と相違するものである。
【００５６】
尚、この車載用テレビジョン映像処理用のアダプタ装置のテレビジョン受像機への接続形態は図１と同様であり、単体としてのアダプタ装置２０は第１の実施の形態における図２の斜視図及び図３の断面図の通りであり、このアダプタ装置２０のプリント基板２９ｆにおける回路全体の構成は第１の実施の形態における図５及び図６のブロック図の通りであり、垂直同期乱れ検出部３３及び垂直同期判定回路３４の構成は第１の実施の形態における図７のブロック図の通りである。また、水平同期乱れ検出部３５についても、第１の実施の形態で説明した図９に記載のものと同様である。このため、この実施の形態においては、第１の実施の形態と同様の機能を有する要素については同一符号を付すこととし、説明の便宜上、第１の実施の形態と異なる要素についてのみ詳説することにする。
【００５７】
この実施の形態に係る水平同期判定回路３６は、図９に示した第１の実施の形態とは異なっており、図１１の如く、水平同期信号の乱れ検定の基準となる時定数特性が複数用意された多段式時定数回路（許容／非許容判定回路）ＧＴ２と、同期分離回路１１で得られた同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃに基づいて映像全体中の所定の一部のウィンドウ領域を検出するウィンドウ抽出回路ＷＣと、このウィンドウ抽出回路ＷＣで所定の一部のウィンドウ領域であることが検出されたときにのみ多段式時定数回路ＧＴ２の結果を水平ＯＫ／ＮＧ信号レジスタ３６ａに出力する限定出力回路ＬＣ（ローアクティブ論理積回路）とを備えている。
【００５８】
多段式時定数回路ＧＴ２は、一端が接地された１個のコンデンサ６０と、このコンデンサ６０の他端と水平同期乱れ検出部３５の一致回路５８との間に並列に配置された５個の抵抗Ｒ１〜Ｒ５と、これらの抵抗Ｒ１〜Ｒ５のうちのひとつを選択して水平同期乱れ検出部３５の一致回路５８に接続するスイッチ素子ＳＷとを備えてなるものである。ここで、各抵抗Ｒ１〜Ｒ５の抵抗値は異なって設定されており、これらの抵抗Ｒ１〜Ｒ５をスイッチ素子ＳＷで択一的に切り替えることで、この多段式時定数回路ＧＴ２の時定数特性が切り替えられるようになっている。即ち、水平同期乱れ検出部３５の一致回路５８から多段式時定数回路ＧＴ２に信号を与えた場合に、スイッチ素子ＳＷによって選択された抵抗Ｒ１〜Ｒ５の抵抗値とコンデンサ６０の容量の関係から、水平同期乱れ検出部３５の一致回路５８からの信号のコンデンサ６０により排除される際の過渡的変化の速度が決定され、よって一定時間後の残量レベルに基づいてＯＫ（良い映像）とＮＧ（悪い映像）の判定を多段式時定数回路ＧＴ２で行うようになっており、特に、このときの判定の厳格さを抵抗Ｒ１〜Ｒ５の切替によって変更できるようになっている。一般に、抵抗Ｒ１〜Ｒ５の値が大きい方が、コンデンサ６０の蓄電変化量が遅くなる一方、抵抗Ｒ１〜Ｒ５の値が小さい方が、コンデンサ６０の蓄電変化量が早くなる。したがって、ＮＧの信号をハイアクティブとする場合には、抵抗Ｒ１〜Ｒ５の値が大きい方が小さい変化量となってスレッシュホールドした際にロー信号として現れるためＮＧと判定されにくくなる（即ち、緩やかな判定となる）一方、抵抗Ｒ１〜Ｒ５の値が小さい方が大きい変化量となってハイ信号として現れるためＮＧと判定されやすくなる（即ち、厳しい判定となる）。したがって、スイッチ素子ＳＷで抵抗Ｒ１〜Ｒ５を切り替えることによってその判定を厳しくしたり緩くしたりすることが可能となる。尚、スイッチ素子ＳＷの切り替えは、後述のように時間比較器３８での比較結果に基づいて行われる。ここで、多段式時定数回路ＧＴ２からの出力は、反転回路ＮＯＴ１により所定のスレッシュレベルでスレッシュホールドされるとともに位相が反転され、ローアクティブの信号として限定出力回路ＬＣに与えられる。
【００５９】
ウィンドウ抽出回路ＷＣは、全ての対象水平走査線から、視認に寄与しない領域を除去して一部のウィンドウ領域のみを選別するもので、図１１のように、一対のウィンドウ抽出部ＷＣ１，ＷＣ２と、この両ウィンドウ抽出部ＷＣ１，ＷＣ２での抽出結果のローアクティブ論理和をとる論理和回路ＯＲ１とを備えている。
【００６０】
各ウィンドウ抽出部ＷＣ１，ＷＣ２は、２個のタイマ回路６１，６２，７１，７２と、１個のリセット回路６３，７３と、１個の一致回路（ＥｘＯＲ回路）６４，７４と、１個の反転回路６５，７５とをそれぞれ備えている。ここで、テレビジョンチューナ９で受信されたＮＴＳＣ複合映像信号は、１フィールドが２６２．５本の水平走査線で構成されており、水平同期信号Ｈｓｙｎｃも２６２．５個存在する。その中の１Ｈ（１番目の水平走査線）から２０Ｈ（２０番目の水平走査線）までが垂直帰線消去期間となり（ただし、厳密には１フィールド目と２フィールド目とでは０．５Ｈ異なる）、垂直同期信号Ｖｓｙｎｃは４Ｈ、５Ｈ及び６Ｈ（４〜６番目の水平走査線）に重畳されて、垂直帰線消去期間以降の水平走査線のみが表示映像に係る映像信号に使用される。図１２中の（１）はその水平同期信号Ｈｓｙｎｃを表している。この実施の形態においては、映像乱れの判定対象として、実際に表示器１５の表示領域内に表示される映像走査線として視認に寄与する領域のみを対象とするため、垂直同期信号Ｖｓｙｎｃの立ち上がりを基点として映像信号が始まる走査線までを、不要な同期信号としてマスクする必要がある。図１２中の（２）の信号は、第一ウィンドウ抽出部ＷＣ１のタイマ回路６１で作成されるパルス信号の例であり、水平同期信号Ｈｓｙｎｃ（水平同期パルス）の例えば５０Ｈに相当する時点までハイレベルを維持するようにしている。図１２中の（３）は第一ウィンドウ抽出部ＷＣ１のタイマ回路６２の出力波形例であって、ここでは水平走査線の１１０Ｈに相当する時点までハイレベルに維持している。この図１２中の（２）と（３）によって一致回路６４で図１２中の（４）に示した信号が生成され、これを反転回路６５で反転させて図１２中の（５）のローアクティブ信号としてのウィンドウパルスが作られる。
【００６１】
また、第二ウィンドウ抽出部ＷＣ２のタイマ回路７１の出力を図１２中の（６）に、第二ウィンドウ抽出部ＷＣ２のタイマ回路７２の出力を図１２中の（７）に、これらの一致回路７４での排他的論理和演算結果を図１２中の（８）に、反転回路７５での反転結果を図１２中の（９）にそれぞれ示している。図１２中の（６）のように、タイマ回路７１は水平同期信号Ｈｓｙｎｃ（水平同期パルス）の例えば１９０Ｈに相当する時点までハイレベルを維持し、また図１２中の（７）のように、タイマ回路７２は２５０Ｈに相当する時点までハイレベルに維持している。この図１２中の（６）と（７）によって一致回路７４で図１２中の（８）に示した信号が生成され、これを反転回路７５で反転させて図１２中の（９）のローアクティブ信号としてのウィンドウパルスＹＣ１，ＹＣ２が作られる。
【００６２】
そして、論理和回路ＯＲ１では、両ウィンドウ抽出部ＷＣ１，ＷＣ２からの出力結果（図１２中の（５）及び（９））のローアクティブ論理和を演算して、図１２中の（１０）に示したローアクティブの信号波形を得ることができる。この図１２中の（１０）に示した信号は、限定出力回路（ローアクティブ論理積回路）ＬＣに伝送され、限定出力回路ＬＣでは、この信号のローレベル部分（ウィンドウ領域）に対応して入力された多段式時定数回路ＧＴ２の結果のみを有効な信号として水平ＯＫ／ＮＧ信号レジスタ３６ａに格納する。この例では、映像信号の全水平走査線中のうち、有効な映像信号中の一部ＹＣ１，ＹＣ２のみが検査対象としてのウィンドウ領域として抽出される。ここでは、有効表示領域（５０Ｈ〜２５０Ｈ）中の上部（５０Ｈ〜１１０Ｈ）及び下部（１９０Ｈ〜２５０Ｈ）が映像乱れ判定の対象となっているが、かかる波形はあくまで例示でありこれに限られるものではなく、例えば、画面中央部（１１０Ｈ〜１９０Ｈ）を含めて映像乱れ判定を行っても良い。
【００６３】
限定出力回路ＬＣは、多段式時定数回路ＧＴ２から得られるローアクティブの信号と、ウィンドウ抽出回路ＷＣの論理和回路ＯＲ１から得られるローアクティブの信号とがそれぞれ反転して入力され、その論理積を演算するようになっており、これにより、ウィンドウ抽出回路ＷＣからの出力信号（図１２中の（１０））のうちローレベル信号として与えられた所定のウィンドウ領域ＹＣ１，ＹＣ２についてのみ、多段式時定数回路ＧＴ２での判定結果を水平ＯＫ／ＮＧ信号レジスタ３６ａに格納するようになっている。尚、この限定出力回路ＬＣでは、一対の入力側がいずれも反転となっているのに対し、出力側は非反転となっている。このため、ウィンドウ抽出回路ＷＣで選択抽出されたウィンドウ領域ＹＣ１，ＹＣ２（ロー信号）内で多段式時定数回路ＧＴ２でのＮＧの判定結果が現れた場合は、ハイ信号としてのＮＧ（悪い映像）の信号が出力され、それ以外はロー信号としてのＯＫ（良い映像）の信号が出力されることになる。
【００６４】
このように、この実施の形態では、映像全体中の一部の領域（ウィンドウ領域）をウィンドウ抽出回路ＷＣで選択抽出し、ここで選択抽出されたウィンドウ領域のみを映像乱れの判断対象とするようにしているので、視認に寄与しない領域で同期乱れを判定したことに起因する過剰な静止画切替を防止することができる。
【００６５】
尚、図１１中の符号７７は、水平ＯＫ／ＮＧ信号レジスタ３６ａのリセットを行うレジスタリセット回路であり、図９に示したローアクティブ論理積回路７７と同じものである。
【００６６】
また、この実施の形態における時間比較器３８は、第１の実施の形態と同様に論理和回路３７から出力されるハイレベル出力（ＮＧ）が連続する回数をカウントし、所定の一対の基準時間と比較して、その比較結果に基づいて出力切替回路１２（図６）を切替制御するものである。ここで、上記の基準時間としては、第１の実施の形態と同様の「７秒」（第一基準時間）と、これより短い「１．５秒」（第二基準時間）とを有している。そして、時間比較器３８でＮＧの連続時間が「７秒（第一基準時間）」以上と比較判断した場合は、これを図６に示した出力切替回路１２に伝達して当該出力切替回路１２の１番端子から２番端子に切り替えて、テレビジョンチューナ９からの複合映像信号を直接表示器１５に表示する。また、時間比較器３８でＮＧの連続時間が「１．５秒（第二基準時間）」未満と比較判断した場合は、その旨を水平同期判定回路３６の多段式時定数回路ＧＴ２に伝達し、スイッチ素子ＳＷを切り替えることで段階的に抵抗値の小さな抵抗Ｒ１〜Ｒ５に切り替えていき、映像乱れ判定を厳格にして表示品質を向上するようにする。さらに、時間比較器３８でＮＧの連続時間が「１．５秒（第二基準時間）」未満と比較判断した場合は、その旨を水平同期判定回路３６の多段式時定数回路ＧＴ２に伝達し、スイッチ素子ＳＷを切り替えることで段階的に抵抗値の大きな抵抗Ｒ１〜Ｒ５に切り替えていき、映像乱れ判定を緩やかにしてできるだけ動画を再生するようにする。
【００６７】
このように、ＮＧの連続時間の長短により、多段式時定数回路ＧＴ２の時定数を変更して映像乱れ判定の緩厳を変更するようにしているので、例えば高速走行中のような電界強度環境の激変するような場合では、厳格な判定で良質な静止画を短時間ごとに切り替えていくことで、映像の品質を向上しながらも多数のフレーム映像を表示することができる一方、例えば低速走行など電界強度環境があまり変化しないような場合では、可及的に動画を表示することで、静止画を長く表示しすぎてテレビ本来の持つ動画機能を著しく損なう事態を防止でき、多少画質が劣っても静止画の継続表示を自動的に防ぐようにして、その電界に対応した動画を容易に表示することができる。
【００６８】
そして、この実施の形態においても、既存のテレビジョン受像機のテレビジョンチューナ９と表示器１５との間に着脱自在に介装できるようにしているので、第１の実施の形態と同様に、既に市場で販売されている車載用テレビジョン受像機や、既に自動車に搭載されている車載用テレビジョン受像機にも容易に接続して使用することが可能となる。
【００６９】
｛変形例｝
尚、上記実施の形態では、同期信号の乱れについての許容／非許容の判定を行う回路（許容／非許容判定回路）として時定数回路ＧＴ２を使用していたが、水平同期信号Ｈｓｙｎｃの疑似水平同期信号に対する一致度を所定のスレッシュレベルでスレッシュホールドするものであれば、どのような回路を使用してもよい。
【００７０】
また、上記各実施の形態では、テレビジョンチューナ９からの信号をＮＴＳＣ方式の複合映像信号として入力し、これにより映像乱れ判定を行って動画と静止画とを切り替えるようにしていたが、テレビジョンチューナ９から表示器１５に対して複合映像信号出力ではなくＲＧＢ信号の出力を行うようにしたテレビジョン受像機にあっては、一旦ＲＧＢを市販の変換デバイスで複合信号に変換し、本発明のアダプタ装置２０からの出力段についても同様に複合映像信号からＲＧＢ変換回路を通してＲＧＢ信号として表示器１５に与えるようにすれば良い。
【００７１】
さらに、第２の実施の形態では、ウィンドウ抽出回路ＷＣで映像全体中の一部のウィンドウ領域のみについて映像乱れ判定を行うとともに、時間比較器３８でＮＧの信号の連続時間を第二基準時間と比較して多段式時定数回路ＧＴ２での映像乱れ判定の緩厳を変更するようにしていたが、図９に示した第１の実施の形態のように、時定数回路ＧＴ２として単数の抵抗のみを使用して映像乱れ判定の緩厳の変更を行わないようにし、ウィンドウ抽出回路ＷＣで選択抽出した一部のウィンドウ領域についてのみ第１の実施の形態と同様の映像乱れ判定を行うようにしてもよい。また逆に、ウィンドウ抽出回路ＷＣを設けずに、映像全体で乱れ判定を行うようにし、時間比較器３８での時間比較結果に基づいて多段式時定数回路ＧＴ２の抵抗Ｒ１〜Ｒ５を切り替えて、映像全体の映像乱れ判定の緩厳を変更するようにしてもよい。
【００７２】
【発明の効果】
この発明の請求項１に記載の発明によれば、同期が乱れたときに乱れた動画の出力を停止して静止画を出力するように構成された回路基板を、所定のピンプラグを通じて既存のテレビジョン受像機のテレビジョンチューナと表示器との間に着脱自在に介装できるようにしているので、既に市場で販売されている車載用テレビジョン受像機や、既に自動車に搭載されている車載用テレビジョン受像機にも容易に接続して使用することが可能となる。
【００７３】
そして、判定回路において、同期乱れ検出回路で検出された同期信号の乱れについての許容／非許容を判定する判定対象を、ウィンドウ抽出回路で選択抽出された一部のウィンドウ領域のみに限定しているので、視認に寄与しない領域で同期乱れを判定したことに起因する過剰な静止画切替を防止でき、静止画の表示度合いで軽減し、視認に耐えうる動画を可及的に表示できる。
【００７４】
この発明の請求項２及び請求項３に記載の発明によれば、非許容信号が連続して出力されるときの連続時間が基準時間より短いと比較判断されたときに、許容／非許容の判定基準を厳格な判定基準に変更する一方、時間比較器において非許容信号が連続して出力されるときの連続時間が基準時間より長いと比較判断されたときに、許容／非許容の判定基準を緩やかな判定基準に変更するＮＧの連続時間の長短により、多段式時定数回路ＧＴ２の時定数を変更して映像乱れ判定の緩厳を変更するようにしているので、例えば高速走行中のような電界強度環境の激変するような場合では、厳格な判定で良質な静止画を短時間ごとに切り替えていくことで、映像の品質を向上しながらも多数のフレーム映像を表示することができる一方、例えば低速走行など電界強度環境があまり変化しないような場合では、可及的に動画を表示することで、静止画を長く表示しすぎてテレビ本来の持つ動画機能を著しく損なう事態を防止でき、多少画質が劣っても静止画の継続表示を自動的に防ぐようにして、その電界に対応した動画を容易に表示することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る車載用テレビジョン映像処理用のアダプタ装置をテレビジョンチューナと表示器との間に介装した状態を示す斜視図である。
【図２】この発明の第１の実施の形態に係る車載用テレビジョン映像処理用のアダプタ装置を示す斜視図である。
【図３】この発明の第１の実施の形態に係る車載用テレビジョン映像処理用のアダプタ装置を示す断面図である。
【図４】一般的なテレビジョン受像機においてテレビジョンチューナと表示器とが直接接続された状態を示す斜視図である。
【図５】この発明の第１の実施の形態に係る車載用テレビジョン映像処理用のアダプタ装置の概要を示すブロック図である。
【図６】この発明の第１の実施の形態に係る車載用テレビジョン映像処理用のアダプタ装置を示すブロック図である。
【図７】この発明の第１の実施の形態における垂直同期乱れ検出部及び垂直同期判定回路を示すブロック図である。
【図８】この発明の第１の実施の形態における垂直同期乱れ検出部での垂直同期乱れ検出動作を示す波形図である。
【図９】この発明の第１の実施の形態における水平同期乱れ検出部及び水平同期判定回路を示すブロック図である。
【図１０】この発明の第１の実施の形態における垂直同期判定回路内のローアクティブ論理積回路の動作原理を示す波形図である。
【図１１】この発明の第２の実施の形態における水平同期乱れ検出部及び水平同期判定回路を示すブロック図である。
【図１２】この発明の第２の実施の形態に係る車載用テレビジョン映像処理用のアダプタ装置中のウィンドウ抽出回路の各部の信号波形を示す波形図である。
【図１３】従来の車載用テレビジョン映像処理用のアダプタ装置を示すブロック図である。
【符号の説明】
９    テレビジョンチューナ
１０    Ａ／Ｄコンバータ
１１    同期分離回路
１２    出力切替回路
１３ａ，１３ｂ    フィールドメモリ
１４    Ｄ／Ａコンバータ
１５    表示器
１６    検出回路
１７    判定回路
１９    メモリコントロール部
２０    アダプタ装置
２０ａ    筐体
２１，２２，２６，２８    配線コード
２３，２４，２５，２７    ＲＣＡピンプラグ
２９ａ    下ケース
２９ｂ    上ケース
２９ｃ    側面部
２９ｄ    ネジ
２９ｆ    プリント基板
２９ｇ    ネジ
２９ｈ    導線
２９ｉ    電源リード
２９ｊ    アースリード
２９ｋ    導線
３１    基準クロック生成器
３３    垂直同期乱れ検出部
３４    垂直同期判定回路
３４ａ    垂直ＯＫ／ＮＧ信号レジスタ
３５    水平同期乱れ検出部
３６    水平同期判定回路
３６ａ    水平ＯＫ／ＮＧ信号レジスタ
３７    論理和回路
３８    時間比較器
４３    論理積回路
４４    第一カウンタ回路
４５    リセット回路
４６    ラッチ回路
４７    第二カウンタ回路
４８    一致回路
４９    ローアクティブ論理積回路
５０    抵抗
５１    コンデンサ
５３    第三カウンタ回路
５４    ラッチ回路
５５    論理積回路
５６    第四カウンタ回路
５７    リセット回路
５８    一致回路
５９    抵抗
６０    コンデンサ
６１，６２，７１，７２    タイマ回路
６３，７３    リセット回路
６４，７４    一致回路
６５，７５    反転回路
７７    ローアクティブ論理積回路
８１    疑似垂直同期信号発生回路
８２    切替スイッチ回路
８３    同期信号切替回路
８４    静止画メモリコントローラ
８５    メモリコントローラ
８６    遅延回路
ＦＣ１    疑似垂直同期信号発生器
ＦＣ２    疑似水平同期信号発生器
ＧＴ１    時定数回路
ＧＴ２    時定数回路
ＬＣ    限定出力回路
ＮＯＴ１    反転回路
ＯＲ１    論理和回路
Ｒ１〜Ｒ５    抵抗
Ｈｓｙｎｃ    水平同期信号
Ｖｓｙｎｃ    垂直同期信号
ＷＣ    ウィンドウ抽出回路
ＷＣ１    第一ウィンドウ抽出部
ＷＣ２    第二ウィンドウ抽出部
【図１】
0003612240.tif 000002
【図２】
0003612240.tif 000003
【図３】
0003612240.tif 000004
【図４】
0003612240.tif 000005
【図５】
0003612240.tif 000006
【図６】
0003612240.tif 000007
【図７】
0003612240.tif 000008
【図８】
0003612240.tif 000009
【図９】
0003612240.tif 000010
【図１０】
0003612240.tif 000011
【図１１】
0003612240.tif 000012
【図１２】
0003612240.tif 000013
【図１３】
0003612240.tif 000014