(57)【特許請求の範囲】
【請求項１】
データ語と、第１型の付加コード語と、第２型の付加コード語とを表すデータ信号を記録する記録装置であって、
前記データ語をインターリーブするインターリーバと、
前記インターリーブされた前記データ語に対して予備的誤り訂正を決定する前記第１型の付加コード語を付加する手段と、
前記データ語及び前記第１型の付加コード語を、前記データ語が前記インターリーブされる前の順番に対応する順番に戻されるように並べ替えるデインターリーバと、
前記並び替えられた前記データ語及び前記第１型の付加コード語に対して予備的誤り訂正を決定する前記第２型の付加コード語を付加する手段と、
を有することを特徴とする記録装置。
【請求項２】
前記制御部が当該制御部におけるデータ語に対して誤り検出を可能とする付加データ語を含み、該制御部における前記データ語の誤りの形式を前記データ語と前記付加データ語とに基づいて検出することができることを特徴とする請求項１に記載の記録装置。
【請求項３】
前記制御部がブロックアドレスを示すデータ語を有していることを特徴とする請求項１又は請求項２に記載の記録装置。
【請求項４】
請求項１に記載の記録装置によって記録坦体上に記録された前記データ信号を読み取る読取手段を有する装置であって、
付加された前記第１型及び前記第２型の付加コード語に基づいてデータ語における誤りを訂正する第１及び第２の誤り訂正手段を有すると共に、ブロックの制御部を前記第２型の付加コード語のみに応じて訂正されたデータ語に基づいてデコードするデコード手段を有していることを特徴とする装置。
【請求項５】
前記デコード手段が付加されたデータ語に基づいて前記制御部におけるデータの誤りを検出する誤り検出手段を有していることを特徴とする請求項４に記載の装置。
【請求項６】
前記デコード手段が前記制御部からセクタアドレスを抽出する手段を有していることを特徴とする請求項５に記載の装置。
【発明の詳細な説明】
［技術分野］
本発明は、データ語と、第１型の付加コード語と、第２型の付加コード語とを表すデータ信号が記録された記録坦体に係り、前記第１型の付加コード語は前記データ語に対して第１の所定の関係を有し、前記第２型の付加コード語は前記データ語と前記第１型の付加コード語とに対して第２の所定の関係を有し、前記第１及び第２の関係が予備的誤り訂正を決定し、前記データ信号は各々が制御データを含む制御部とユーザ供給データを含むデータ部とを有するブロックに副分割されているような記録坦体に関する。
本発明は、更に、記録坦体を読み取る装置にも関する。
［背景技術］
上記のような記録坦体及び装置は、例えば、CD-ROM及びCD-ROMプレーヤなる名称で既知である。
CD-ROM上のユーザ供給データは所謂主チャンネルに記録される。更に、所謂サブコードチャンネルは所謂絶対時間コードの形のアドレスを含んでいる。主チャンネル中のデータは通常セクタと呼ばれるブロックに副分割されている。また、各セクタは、サブコードチャンネル中の前記絶対時間コードに対応するセクタアドレスを含む所謂セクタヘッダと、実際のユーザ供給データを含むデータ部とを有している。データがCD-ROM上に記録されるに先立ち、これらデータには誤り訂正を可能ならしめる所謂CIRC処理が施される。この処理においては、所謂Ｐ冗長コード語と、所謂Ｑ冗長コード語とが付加される。更に、同一のセクタからのデータは記録される信号の大きな部分にわたって分散される。この分散（インターリーブとも称す）の結果は、信号が読み出される際、１セクタのデータは、れているデータ信号部分を読み取るに要する時間が経過するまで得られないということである。主チャンネル中のデータとは異なり、サブコードチャンネル中のデータは略即座に利用可能になる。記録坦体上の特定のアドレスを持つセクタの高速サーチのためには、サブコードチャンネル中のアドレスデータが用いられる。サブコードチャンネルを記録することの欠点は、結果として主チャンネルを記録するための領域が減少する点にある。
［発明の目的］
本発明の目的は、記録坦体上に記録されたブロックをサブコードチャンネルを用いることなく高速でサーチすることができるような記録坦体を提供することにある。
［発明の開示］
上記目的は、冒頭で述べたような記録坦体を、前記データ信号のうちの、各ブロックのデータ語とこれらデータ語に関係する前記第２型の付加コード語とを表す各信号部分が、当該ブロックのデータ語に関係する前記第１型の付加コード語が分散される前記データ信号の信号部分の長さより短い前記データ信号の信号部分にわたって分散されることを特徴とするようにすることにより達成される。
この場合、データ信号における一つのブロックのデータ語が分散される信号部分の長さは相対的に短く、従って一つのブロックの制御部のデータ語を得るに要する時間は相対的に短くなる。この場合、誤って入力されるかもしれない制御部のデータ語に関する全ての冗長データが到達はしていないが、これらの依然として（部分的に）訂正されていないデータ語でも、記録坦体上のブロックをサーチするために使用するには一般的に充分に信頼性がある。上記制御部は、好ましくは、アドレスを表すデータ語を含むのもとする。しかしながら、本発明はこれに限定されるものではない。他の例として、アドレスデータと組み合わされているか又は組み合わされていない上記制御部が、読み取り動作中に即座に得られるのが望ましいような他の制御データを含むようにすることも可能である。
本記録坦体の他の実施例は、前記制御部が当該制御部におけるデータ語に対して所定の関係を有する付加データ語を含み、該制御部における前記データ語の誤りの形式を前記データ語と前記付加データ語とに基づいて検出することができることを特徴としている。
この場合、制御部における誤って入力されたデータ語の検出が上記の付加されたデータ語により可能となるので、誤った制御データに基づくサーチ動作は防止することができる。
本発明による記録坦体は、記録坦体上に記録されたデータ信号を読み取る読取手段を有する装置であって、付加された第１型及び第２型のコード語に基づいてデータ語における誤りを訂正する第１及び第２の誤り訂正手段を有すると共に、ブロックの制御部を前記第２型のコード語に応じてせいぜい訂正されたデータ語に基づいてデコードするデコード手段を備えるような装置により読み取ることができる。
【図面の簡単な説明】
以下、本発明を図１〜図４の図面を参照しながら更に説明するが、これら図面において：
図１は、データ信号を示し、
図２は、上記データ信号のフォーマットを示し、
図３は、データを記録に適した変調信号に変換する装置を示し、
図４は、記録坦体から検出された信号からデータを再生する装置を示している。
［実施例の詳細な説明］
図１は、ブロック１に副分割されたデータ信号を示している。これらブロックの各々は、同期（sync）部２又は３及びデータ部を有している。このデータ部は多数のｎビットデータ語を有している。ここで述べる実施例では、ｎは８に等しい。これらのｎビットのデータ語は（データ）バイトとも称する。これらブロック１はｑ個のブロックの群４にグループ化される。ｑとし可能性のある値は、例えば、４又は１６である。このデータ信号は、例えば光学的に検出可能な形式の記録坦体等の記録坦体上に記録されることを意図したものである。しかしながら、例えば磁気形式等の他の形式の記録坦体も同様に可能である。記録されるに先立ち、これらデータ語は誤り訂正を可能にするような冗長コード語により拡張される。次いで、これらデータ語及び付加された冗長コード語は変調された信号に変換されるが、この変調信号は該信号が記録される記録坦体の形式に適合された信号特性を有するものである。この変調信号においては、前記データ語及び付加冗長コード語はこれらデータ語及びコード語を特有に決定するような一連のコードにより表される。データ語及びコード語の上記変調信号への変換は、ヨーロッパ特許出願第94200387.2号（PHN14.746）に記載されている形式のものとすることができる。しかしながら、他の例として、例えば所謂ＥＦＭ変調のような他の変調も同様に可能である。変調信号中の同期部２及び３は、好ましくは、前記データ語及び付加コード語に使用されていないようなコードにより表される。更に、各群の第１ブロック１に含まれる同期部２に対しては、群４の他のブロック１における同期部３用のものとは異なるコードを使用するのが好ましい。
図２はブロック１のフォーマットの好適な例を詳細に示している。図示のフォーマットにおいては、各バイト（データ語）は各々が４バイトの行にグループ化されている。これら行の左には、対応する行の第１バイトの連続番号が示されている。上部には各バイトの列の位置が「＋０」、「＋１」、「＋２」及び「＋３」なる数で示されている。当該フォーマット中で「SYNC」と付された最初の４個のバイト位置は同期部２又は同期部３用を意図するものである。この同期部に加えて、当該ブロックは制御部２０（バイト「４」から、「１１」を含むまで）とデータ部（バイト「１２」から、ブロック１の最終バイトを含むまで）とを有している。上記制御部はセクタアドレスを含む３個のバイトを有している。また、この制御部は、例えば通常コンパクトディスク上のサブコードチャンネルに含まれるような他の制御データを更に有してもよい。これらデータを含むバイトを「サブコード」と呼ぶ。これらバイトは好ましくは所謂著作権分類を示すバイトを有する。また、当該制御部は更にフォーマットの形式を示す所謂モードバイトを有する。このモードバイトはCD-ROMで使用される値とは異なる値を有する。
Pos-in-Clusterなるバイトは、群内の当該セクタの位置を示している。
更に、前記制御部２０は２個のＣＲＣバイトを有することが好ましい。これらのバイトは当該制御部における他のバイトと予め決められた関係を有するので、制御部のバイトの誤った転送を検出することが可能である。上記関係は、ジェー・ワトキンソンによる文献「デジタルオーディオの現状」（ISBN 0-240-51270-7）に詳細に述べられているようなものであってもよい。
データ部２１は、例えばCD-ROM又はCD-I信号が分割されるデータブロックにおいて使用されるようなサブヘッダを有している。更に、当該データ部の大部分は実際のユーザ供給データ（ユーザデータ）を含むバイトにより形成されている。データ部２１は、更に、当該データ部の他のバイトと予め決められた関係を有し且つ誤ったデータ伝送の検出を可能にする幾つかのバイトＥＤＣを含むことができる。
上述したフォーマットにおいては、制御部２０とデータ部２１との間の境界は、前記サブヘッダがデータ部２１に属するように選定されている。しかしながら、この境界はサブヘッダが制御部２０に属するように選定してもよい。
図３は、図２に示したようなブロックフォーマットを持つ信号を記録坦体上に記録することができる装置の一実施例を示している。この装置は、記録すべきユーザ供給データを図２に示すようなフォーマットに通常のやり方でフォーマットするブロックフォーマッタ３０を有している。この場合、全体のブロック１が同期部２又は３を除き形成される。
上記ブロックフォーマッタにより形成されたブロックは通常の形式の所謂インターリーバに供給されるが、該インターリーバはこれらブロックの各バイトを種々のブロックのバイトがインターリーブされるように並び替える。このようなインターリーブの詳細な説明に関しては、前記文献「デジタルオーディオの現状」の特に第466頁を参照されたい。このインターリーバ３１にはＣ2エンコーダ３２が後続し、該エンコーダは上記のインターリーブされたデータバイトの系列に上記文献の第７章に述べられているようなやり方でＱ冗長バイトを付加する。これらのインターリーブされたデータバイト及びＱ冗長バイトはデインターリーバ３３に供給され、該デインターリーバは上記のインターリーブされたデータバイト及び付加されたＱ冗長バイトを、データバイトがフォーマッタ３０の出力端子においてそうであったような順番に対応する順番に戻されるように並び替える。この場合、一つのセクタのデータバイトに属するＱ冗長バイトは大きな領域にわたり分散される。上記デインターリーバにより生成されたデータバイト及びＱ冗長バイトはＣ1エンコーダに供給され、該エンコーダは入力されたバイトに、前記文献「デジタルオーディオの現状」の第７章で述べられている方法と同様の方法で、所謂Ｐ冗長バイトを付加する。このようにして得られたデータバイト並びに付加Ｑ冗長バイト及び付加Ｐ冗長バイトの系列は通常の形式の変調器回路３５に供給され、該変調器は入力されたバイトの系列を、当該データが記録される記録坦体の形式の特性に適応された変調信号に変換する。更に、この変調器は上記変調信号に前記同期部２及び３を付加する。これら同期部２及び３は発生器３７により変調器３５に供給することができる。変調器３５は例えばＥＦＭ変調器なる名称で知られている通常の形式のものでよい。しかしながら、この変調器はヨーロッパ特許出願第94200387.2号（14.746）に記載されているような異なる形式のものであってもよい。変調器３５により作成された変調信号は記録坦体３６上に通常の態様で記録されるが、この記録坦体は、例えば、上記変調信号が光学的に検出可能なデータパターンとして表されるような光学的に検出可能な形式のディスク状の記録坦体である。
図３の装置の各部によりなされる信号処理動作を同期させる目的で、当該装置はこれら各部用のクロック信号を発生するクロック信号発生器３８を有している。
図４は前記記録坦体上に記録されたデータを読み取る装置を示している。この装置は読取ヘッド（図示略）を有し、該ヘッドは記録坦体上のデータパターンを走査し、このパターンを対応するアナログ検出信号に変換する。この検出信号は所謂スライサ４０に供給されるが、該スライサは上記アナログ検出信号を対応する２進検出信号に変換する。この２進検出信号は、該２進検出信号からクロック信号を抽出するクロック抽出回路４１に供給される。上記２進検出信号は更に復調器４２にも供給され、該復調器は上記２進検出信号をデータバイトとＰ及びＱ冗長バイトとの系列に再変換する。更に、この復調器は前記同期部２及び３も検出する。同期部２又は同期部３が検出されたことを示す信号が、復調器４２により信号線４４に供給される。上記データバイト並びに付加Ｐ及び付加Ｑ冗長バイトは、Ｃ1デコーダ４５、インターリーバ４６、Ｃ2デコーダ４７及びデインタリーバ４８により形成される回路に、この順で供給される。インターリーバ４６は、入力されたバイトを前記デインターリーバ３３によりバイトが並び替えられた態様とは逆の態様で並び替える。デインタリーバ４８は、入力されたバイトを前記インターリーバ３１によりバイトが並び替えられた態様とは逆の態様で並び替える。Ｃ1及びＣ2デコーダは、Ｐ及びＱ冗長バイトに応じて、誤って検出されたデータバイトを検出し訂正する。このようにして訂正されたデータバイトはブロックデフォーマッタ４９に供給され、該デフォーマッタはブロック中の種々の形式のデータを分離し、これらデータをデータ処理装置（図示略）に転送する。ブロック１の開始の捕捉を簡単にするために、復調器４２により発生された同期部２又は３が検出されたことを示す信号が遅延回路５１を介して前記ブロックデフォーマッタに供給されるが、該遅延回路は上記信号を要素４５、４６、４７及び４８により形成される回路の遅延に相当する期間だけ遅延させる。
更に、図４に示す装置は制御回路５２を有し、該回路は前記クロック抽出回路により抽出されたクロック信号に同期した複数のクロック信号を発生し、これら同期クロック信号は当該装置の前記の種々の要素に供給されて、これら要素によりなされる動作を同期させる。
インターリーバ４６とデータバイトを逆に並び替えるデインターリーバ４８との使用により、復調器４２により発生されるデータバイトの順序はデインターリーバ４８により生成される訂正されたデータバイトの順序に対応したものとなる。このことは、復調器４２の出力端子にはに完全なブロック１のデータバイトが一時生成されることを意味する。このことは、ブロック１の制御部のデータバイトが、訂正されていない形ではあるかも知れないが、同期部２又は３に続くバイトが読み出された略直後に復調器４２の出力端子に得られるようになる点で有利である。この制御部は記録坦体上に記録されたブロックのサーチに使用されるデータを含んでいる。このように即座に得られるため、復調器４２の出力端子に得られたデータバイトに応答して記録坦体上の所望のブロック１を高速でサーチすることが可能になる。
Ｃ1デコーダは付加Ｐ冗長バイトに基づいて単一の誤りを訂正する。従ってサーチ制御のためには、復調器４２の出力端子に得られるデータバイトではなくて、Ｃ1デコーダの出力端子に得られる単一誤りの訂正がなされたデータバイトを用いるのが望ましい。サーチ制御に必要とされる制御部を分離する目的で、当該装置は回路５０を有し、該回路には前記復調器により同期部２又は３が検出されたことを示す信号と、Ｃ1デコーダにより処理されたデータバイトとの両方が供給される。この回路５０により分離されたデータは記録坦体３６上のブロック１のサーチ制御用の装置（図示略）に伝送される。上記回路５０には、入力された制御部のバイトが誤りを含んでいるか否かをブロック１の制御部２０における前記ＣＲＣバイトに応じて検出する誤り検出器を備えさせることが望ましい。このようにして、誤って入力された信号が記録坦体３６上のブロック１をサーチするために使用されてしまう確率が低減される。
【図１】
0003691062.tif 000002
【図２】
0003691062.tif 000003
【図３】
0003691062.tif 000004
【図４】
0003691062.tif 000005