(57)【特許請求の範囲】
【請求項１】
半導体基板上に配線を形成する工程と、
誘電率３．５以下のフッ素含有シリコン酸化膜により前記配線を覆う工程と、
前記フッ素含有シリコン酸化膜上に、前記フッ素含有シリコン酸化膜とは異なる材料の絶縁膜を成長する工程と、
前記絶縁膜の表面から研磨を開始して前記絶縁膜と前記フッ素含有シリコン酸化膜を研磨して平坦化する工程と、
前記絶縁膜の面と研磨によって露出した前記フッ素含有シリコン酸化膜の上に、前記フッ素含有シリコン酸化膜とは異なり、前記フッ素含有シリコン酸化膜よりは吸湿性の低い材料よりなる絶縁性キャップ膜を成長する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁膜及び絶縁性キャップ膜は酸化シリコンの成長によって形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記絶縁性キャップ膜を形成する前に、前記フッ化含有シリコン酸化膜を３００℃以上の温度でアニールすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
半導体基板上の第一の配線領域と第二の配線領域にそれぞれ形成された配線と、
前記配線を覆うフッ素含有シリコン酸化膜と、
前記第一の配線領域で前記フッ素含有シリコン酸化膜を覆い、且つ前記フッ素含有シリコン膜とは材料の異なる絶縁膜と、
前記第二の配線領域で前記フッ素含有シリコン酸化膜上に形成され、前記第一の配線領域で前記絶縁膜上に形成され、且つ前記フッ素含有シリコン酸化膜とは異なり、前記フッ素含有シリコン酸化膜よりも吸湿性の低い材料よりなる絶縁性キャップ膜とを有することを特徴とする半導体装置。
【請求項５】
前記絶縁膜はシリコン酸化膜であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記絶縁性キャップ膜はシリコン酸化膜又はシリコン窒化膜であることを特徴とする請求項４に記載の半導体装置。
【請求項７】
半導体基板上の第一の配線領域と第二の配線領域にそれぞれ形成された配線と、
前記第一の配線領域と前記第二の配線領域の前記配線を覆う第一のフッ素含有シリコン酸化膜と、
前記第一の配線領域で前記第一のフッ素含有シリコン酸化膜を覆い、且つ前記第一のフッ素含有シリコン酸化膜よりもフッ素含有量の少ない第二のフッ素含有シリコン酸化膜と、
前記第一の配線領域で前記第二のフッ素含有シリコン酸化膜の上に形成され、前記第二の配線領域で前記第一のフッ素含有シリコン酸化膜上に形成され、且つ前記第一及び第二のフッ素含有シリコン酸化膜とは異なり、前記第一及び第二のフッ素含有シリコン酸化膜よりも吸湿性の低い材料よりなる絶縁性キャップ膜とを有することを特徴とする半導体装置。
【請求項８】
前記第一のフッ素含有シリコン酸化膜は誘電率３．５以下であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第二のフッ素含有シリコン酸化膜は誘電率３．６以上であることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記絶縁性キャップ膜はシリコン酸化膜又はシリコン窒化膜であることを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造を含む半導体装置と、多層配線構造の形成工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高速化の要求から、半導体装置における多層配線層用の絶縁層材料の見直しが行われている。二酸化シリコン（SiO2）は従来から用いられてきた半導体装置の絶縁材料であるが、誘電率が 4.2と高いために配線間の寄生容量が大きく、これによって配線の信号伝播遅延時間を長くしている。信号伝播遅延の増大は半導体装置の動作速度を低下させる要因である。今後、微細化が進むと配線間の距離がますます短くなるため、寄生容量がさらに大きくなり信号伝播遅延時間の増大が問題になる。
【０００３】
次に、SiO2を層間絶縁膜として用いた場合の、多層配線構造の形成方法について簡単に説明する。
まず、図１０(a) に示す様に、シリコン基板101 上でパターンニングされた配線103 上にＣＶＤ（Chemical Vepor Deposition)により第一のSiO2膜104 を例えば７０００Åの厚さに成長して配線を埋め込む。その第一のSiO2膜104 の膜厚は、配線密度が高い領域では薄く、パッドなどを有する配線密度が低い領域では厚くなる。続いて、第二のSiO2膜105 を例えば１４０００Åの厚さに形成する。これら第一及び第二のSiO2膜104,105 を層間絶縁膜として用いる。この場合、第一のSiO2膜104 の成長は、横方向の配線相互間を完全に埋め込むような条件とし、第二のSiO2膜105 の成長は凹凸があまり生じないような条件にする。
【０００４】
次に、図１０(b) に示すように、第二のSiO2膜105 をＣＭＰ(ChemicaI MechanicaI Polishing）によって研磨して平坦化する。続いて第一及び第二のSiO2膜104,105 にビアホール106 を開口し、さらに、ビアホール106 の底部にTiN グルーレイヤーを成長し、タングステン、アルミニウム等の導電材によりコンタクトホール106 を埋め込むプラグを成長する。ＣＭＰによって研磨したのは、第一のSiO2膜104 の成長条件では、第一のSiO2膜104 が配線密度が高い領域では薄くなり、低い領域では厚く成長するからである。これにより生じた凹凸は第二のSiO2膜105 にもまた凹凸を生じさせるからである。
【０００５】
このような工程を２度繰り返すと、図１０(c) に示すような二層構造のSiO2よりなる二層の配線層が形成される。
配線間の寄生容量を小さくするためには層間絶縁膜材料として誘電率の小さい物質を用いることが有効であり、これにより、信号伝播遅延時間を短くすることができる。例えば、フッ素（Ｆ）を二酸化シリコンに添加してなる酸化フッ化シリコン（SiOF）膜は誘電率が低く、この材料を多層配線の絶縁膜に適用することで、配線間の寄生容量を低減することができ、デバイスの高速化が図れる。
【０００６】
これまで、SiOFは吸湿性が高く、水分を吸収すると誘電率が高くなってしまい層間絶縁用の材料として有効でなくなる。
その吸湿を抑制するために、SiOF成長時の酸素（O2）の分圧を高くし、又はSiOF成膜後にプラズマアニールを行い、又はSiOF成長時のプラズマ密度とエネルギーを制御することなどが報告されている。
【０００７】
しかし、SiOFの誘電率を3.5 以下にしようとすると吸湿性が高くなるので、そのような方法によってもその吸湿を制御することが困難になる。また、その吸湿性によって水がSiOF膜中に含まれるようになると、その上に形成される金属配線が腐食されるおそれがある。
それらの問題はSiO2によるSiOF膜のキャッピングによって回避することが可能であり、そのことは既に特開平7-74245 によって提案されている。ここで提案されている多層形成方法は、従来からある平行平板型のプラズマＣＶＤ装置を用い、シリコン（Si）源としてテトラエチルオルソシリケート(TEOS)、Ｆ源にトリエトキシフルオロシラン（TEFS）又は三フッ化窒素（NF3 ）を用いたものである。平行平板型のプラズマＣＶＤやこれらの反応系は、配線間隔が広く配線のアスペクト比が低い世代（デザインルールで言えば0.35μｍ以前）の半導体装置に対しては適用が可能であるが、これ以後は他の技術が必須となる。
【０００８】
ＨＤＰ (High Density Plasma)−ＣＶＤは、配線間隔が狭くてアスペクト比が高い配線の横方向の相互間に絶縁膜を介在させるためのＣＶＤ技術である。また、その絶縁膜を平坦化するために、ＣＭＰとよばれる研磨法が適用される。デザインルール0.25μｍ以後の多層配線形成技術としてＨＤＰ−ＣＶＤとＣＭＰの組み合わせが有効と考えられているが、SiOFを用いる配線間の低容量化は十分に達成されていない。
【０００９】
そこで、以下に、SiOFを用いた場合の多層層間絶縁膜の形成方法について説明する。
まず、図１１(a) に示す様に、シリコン基板101 の上に配線103 をパターンニングした後に、ＨＤＰ−ＣＶＤによりSiOF膜110 を例えば７０００Åの厚さに成長してその配線103 を覆う。そのSiOF膜110 の膜厚は、配線密度の高い領域では薄く、パッドなどを有する配線密度の低い領域では厚くなる。
【００１０】
次に、図１１(b) に示すようにSiO2膜111 を例えば１４０００Åの厚さに形成する。そのSiO2膜111 の成長は平行平板型ＣＶＤおよびＨＤＰ−ＣＶＤのどちらでもよい。図１１(b) はＨＤＰ−ＣＶＤを用いた場合の絶縁膜の凹凸形状を示している。平行平板型ＣＶＤでは、配線上に形成される絶縁膜の凹凸がＨＤＰよりも幾分なだらかになる程度で大差はない。
【００１１】
このままの状態で、さらに複数の配線と層間絶縁膜を重ねると、凹凸による段差が生じやすい。そのような段差をなくすために、ＣＭＰ技術が用いられる。
そこで、図１１(c) に示すように、ＣＭＰによってSiO2膜111 の表面を研磨して平坦化する。このとき、密度の低い配線上のSiOF膜110 が露出しないように研磨量を設定しなければならない。これは、SiOF膜110 が露出すると、その後の工程で形成される金属膜がSiOF膜110 から剥がれ易くなるからである。
【００１２】
続いて、図１２(a) に示すように、SiO2膜111 及びSiOF膜110 にビアホール112 を開口し、さらにビアホール112 の底部にTiN グルーレイヤー113 を成長し、タングステンプラグ114 によってビアホール112 を埋め込む。
このような工程を２度繰り返すと、図１２(b) に示すような二層の配線層が形成される。
【００１３】
【発明が解決しようとする課題】
ところで、図１２(b) に示すような配線構造において、配線密度の高い領域では配線密度の低い領域に比べてSiOF膜の厚さに対するSiO2膜の厚さの割合が大きくなるので、次のような問題が生じる。
即ち、横方向の配線相互間Ｔ1 はSiOF膜の介在によって寄生容量が小さくなるが、膜厚方向の配線相互間Ｔ2 は大部分がSiO2となるために、この領域での膜厚方向の配線間の寄生容量が高くなってしまう。これにより、SiOF膜による配線容量の低容量化の効果が薄れてしまう。
【００１４】
これに対して、SiO2膜１１１のかわりにSiOF膜を用いることが考えられるが、そのSiOF膜の誘電率が３．５以下の場合にSiOF膜上に直接グルーレイヤーであるTiN 膜を成長し、さらにビアホール内を充填するタングステン（Ｗ）を成長すると、SiOF膜とTiN 膜との界面ではそれらの密着性が弱く、さらにタングステンの強い膜ストレスによりタングステン膜がSiOF膜から剥がれ易くなる。SiOF膜とTiN 膜の密着性の低下は、SiOF膜中のF とTiN とが界面で反応するために起こる。
【００１５】
また、高密度配線上でのSiO2膜の割合を少なくするために、SiOF膜を厚くすることも考えられるが、これではビアホールのアスペクト比が大きくなって、プラグに欠陥が生じるおそれがある。
本発明の目的は、配線密度の高い領域における膜厚方向の配線間容量を低減し且つフッ素含有酸化シリコンを有する層間絶縁膜の上の金属膜の剥がれを防止することができる半導体装置とその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
（手段）
上記した課題は、図３、図４に例示するように、半導体基板６１上に配線６３を形成する工程と、誘電率３．５以下のフッ素含有シリコン酸化膜６４によって前記配線６３を覆う工程と、前記フッ素含有シリコン酸化膜６４上に、前記フッ素含有シリコン酸化膜６４とは異なる材料の絶縁膜６５を成長する工程と、前記絶縁膜６５の表面から研磨を開始して前記絶縁膜６５と前記フッ素含有シリコン酸化膜６４を研磨して平坦化する工程と、前記絶縁膜６５の面と研磨により露出した前記フッ素含有シリコン酸化膜６４の上に、前記フッ素含有シリコン酸化膜６４とは異なり、前記フッ素含有シリコン酸化膜６４よりも吸湿性の低い材料よりなる絶縁性キャップ膜６６を成長する工程とを有することを特徴とする半導体装置の製造方法によって解決する。この場合、前記絶縁膜６５は酸化シリコンの成長によって形成されることを特徴とする。また、前記絶縁性キャップ膜６６は酸化シリコン又は窒化シリコンの成長によって形成されることを特徴とする。さらに、前記絶縁性キャップ膜６６を形成する前に、前記フッ化含有シリコン酸化膜６４を３００℃以上の温度でアニールすることを特徴とする。
【００１９】
上記した課題は、図４(b) に例示するように、半導体基板６１上の第一の配線領域６３ａと第二の配線領域６３ｂにそれぞれ形成された配線６３と、前記配線６３を覆うフッ素含有シリコン酸化膜６４と、前記第一の配線領域６３ａで前記フッ素含有シリコン酸化膜６４を覆い且つ前記フッ素含有シリコン膜６４とは材料の異なる絶縁膜６５と、前記第二の配線領域６３ｂで前記フッ素含有シリコン酸化膜６４上に形成され、前記第一の配線領域６３ａで前記絶縁膜６５上に形成され、且つ前記フッ素含有シリコン酸化膜６４とは異なり、前記フッ素含有シリコン酸化膜よりも吸湿性の低い材料よりなる絶縁性キャップ膜６６を有することを特徴とする半導体装置によって解決する。この場合、前記フッ素含有シリコン酸化膜は誘電率３．５以下であることを特徴とする。また、前記絶縁膜６５はシリコン酸化膜であることを特徴とする。また、前記絶縁性キャップ膜６６はシリコン酸化膜又はシリコン窒化膜であることを特徴とする。
【００２０】
上記した課題は、図５(c) に例示するように、半導体基板６１上の第一の配線領域６３ａと第二の配線領域６３ｂにぞれぞれ形成された配線６３と、前記第一の配線領域６３ａと前記第二の配線領域６３ｂの前記配線６３を覆う第一のフッ素含有シリコン酸化膜６４ａと、前記第一の配線領域６３ａで前記第一のフッ素含有シリコン酸化膜６４ａを覆い且つ前記第一のフッ素含有シリコン酸化膜６４ａよりもフッ素含有量が少ない第二のフッ素含有シリコン酸化膜６５ａと、前記第一の配線領域６３ａで前記第二のフッ素含有シリコン酸化膜６５ａの上に形成され、前記第一のフッ素含有シリコン酸化膜６４ａの上に形成され、且つ前記第一及び第二のフッ素含有シリコン酸化膜６４ａ，６５ａとは異なる材料よりなる防湿用の絶縁性キャップ膜６６ａとを有することを特徴とする半導体装置により解決する。この場合、前記第一のフッ素含有シリコン酸化膜６４ａは誘電率３．５以下であることを特徴とする。また、前記第二のフッ素含有シリコン酸化膜６５ａは誘電率３．６以上であることを特徴とする。さらに、前記絶縁性キャップ膜６６ａは、シリコン酸化膜又はシリコン窒化膜であることを特徴とする。
【００２１】
上記した半導体装置において、前記半導体基板と前記配線の間には絶縁性下地膜が形成されていることを特徴とする。また、前記絶縁性キャップ膜の上にはさらに別の配線が形成されることを特徴とする。
次に、本発明の作用について説明する。
本発明によれば、配線を覆うフッ素含有シリコン酸化膜（SiOF膜）をさらに別の材料のSiO2等の絶縁膜で覆った後に、SiOF膜の一部が露出するまでその絶縁膜を研磨して平坦化した後に、露出したSiOF膜を覆う吸湿防止用の絶縁キャップ膜を形成している。
【００２２】
したがって、SiOF膜は、絶縁膜と絶縁性キャップ膜によって大気からの水分の吸収が妨げられる。また、層間絶縁膜を構成するSiOF膜の上に直に金属膜が形成されることは無いので、その層間絶縁膜上に形成される金属膜の剥がれが防止される。さらに、SiOF膜が露出するまでその上の絶縁膜を研磨により薄くしているので、層間絶縁膜に占めるSiOF膜の膜厚の割合を大きくして配線間の寄生容量を効果的に低容量化できる。
【００２３】
さらに、層間絶縁膜を単層又は複数のSiOF膜から形成し、少なくともその最上層を研磨することにより平坦化するとともに、その上を吸湿防止用の絶縁性キャップ膜によって覆うようにした。
したがって、絶縁性キャップ膜によって大気からのSiOF膜の水分吸収が妨げられる。しかも、層間絶縁膜を構成するSiOF膜の上に直に金属膜が形成されなくなるので、層間絶縁膜上の金属膜の剥がれを防止できる。
【００２４】
さらに、SiOF膜が多層構造の場合に、最上のSiOF膜のフッ素含有量を少なくしているので、その最上のSiOF膜によって大気からの水分の吸収が抑制される。さらに、その最上のSiOF膜を研磨することによって層間絶縁膜に占める高誘電率のSiOF膜の膜厚を薄くしているので、配線間の寄生容量の効果的な低容量化を可能にする。
【００２５】
【発明の実施の形態】
そこで、以下に本発明の実施形態を図面に基づいて説明する。
本発明の半導体装置での多層配線層形成を説明する前に、本発明の層間絶縁膜の成長に使用する平行平板型プラズマＣＶＤ装置とＥＣＲ(EIectron CyclotronResonance)−ＣＶＤ装置の構成の概略と、それらの装置による絶縁膜の成膜条件、および絶縁膜の誘電率の一例を説明する。
【００２６】
平行平板型プラズマＣＶＤ装置  
図１は、半導体装置の製造工程において使用される平行平板型プラズマＣＶＤ装置の概略図である。
平行平板型プラズマＣＶＤ装置において、密閉された反応室１の内部は真空パイプ２を経由して真空ポンプ３によって排気される。その排気による反応室１内の到達真空度は例えば0.01Torrである。反応室１の内部では、半導体ウエハーＷを設置する第一の電極４が取付けられ、その第一の電極４に対向した位置には、半導体基板Ｗに原料ガスを噴出するシャワーヘッド５が配置されている。そのシャワーヘッド５は第二の電極として機能し、そこには例えば１３．５６ＭＨｚの高周波電源６が接続されている。
【００２７】
また、反応室１内又は第一の電極４の下には、半導体基板Ｗを加熱するための加熱手段７、例えばランプが配置されている。
反応室１には、原料ガス供給配管８、第一のマスフローコントローラ９及び第一の配管１０を介してC2F6ボンベ１１が接続されていて、C2F6ガスの反応室１への流量はマスフローコントローラ９によって制御される。
【００２８】
また、反応室１には、原料ガス供給配管８、第二のマスフローコントローラ１２及び第二の配管１３を介してO2ボンベ１４が接続されていて、O2ガス流量はマスフローコントローラ１２によって制御され。
さらに、反応室１には、原料ガス供給配管８、気化器１５、液体マスフローコントローラ１６及び給液管１７を介してＴＥＯＳ源１８が接続されている。
【００２９】
ＴＥＯＳ源１８は、ＴＥＯＳ液１９を収容する容器２０と、ヘリウム源２１から圧縮したヘリウム（He）ガスを容器２０に送り込む第三の配管２２とを有しており、容器２０内のＴＥＯＳ液１９には給液管１７が差し込まれている。そして、ＴＥＯＳ液１９を気化器１５に供給する場合には、ヘリウム源２１から圧力0.5 〜1.0kg/cm2 でHeガスを第三の配管２２に送り込み、容器２０内の圧力によって給液管１７にＴＥＯＳ液１９が送り込まれる。そのＴＥＯＳ液１９の供給量は液体マスフローコントローラ１６によって制御される。
【００３０】
液体マスフローコントローラ１６によって制御されたＴＥＯＳ液１９は、気化器１５内で気化されてＴＥＯＳガスとなる。
その気化器１５には、第四の配管２３及び第三のマスフローコントローラ２４を介してHeボンベ２５が接続され、Heガスの導入量は第三のマスフローコントローラ２４によって制御される。気化器１５に送られたHeガスは、気化器１５内でＴＥＯＳガスとともに原料ガス供給配管８を介して反応室１に送り込まれる。そのHeガスは、ＴＥＯＳ用のキャリアガスの役目をするもので、ＴＥＯＳガスの供給量を安定化させるために使用される。
【００３１】
ＴＥＯＳガスが流れる原料ガス供給配管８の周囲には、ＴＥＯＳガスの液化を防止するためのヒーター２６が巻かれており、原料ガス供給管８はヒータ２６によって例えば１００℃に加熱されている。
このように、バブラーを用いずに気化したガスを直に反応室１内に供給する方法をダイレクト・インジェクションと言う。なお、以下の説明では、ＴＥＯＳガスの流量については、Heガスを含まない値を示している。
【００３２】
上述した平行平板型プラズマＣＶＤ装置によってSiOF膜を半導体基板Ｗ上に成長する場合には、ＴＥＯＳガスの供給と同時にC2F6ガス及びO2ガスを反応室１内に供給し、高周波電源６によって第一の電極４とシャワーヘッド（第二の電極）５の間に高周波電力を印加することによって反応室１内にそれぞれのガスのプラズマを発生させる。
【００３３】
また、半導体基板Ｗ上にSiO2膜を形成する場合には、ＴＥＯＳガスの供給と同時にO2ガスを反応室１内に供給し、高周波電源６によって第一の電極４とシャワーヘッド（第二の電極）５の間に高周波電力を印加することによって反応室１内にそれらのガスのプラズマを発生させる。
次に、SiOF成長条件の一例を表１に示し、またSiO2成長条件を表２に示す。
【００３４】
【表１】
0003676034.tif 000002
【００３５】
【表２】
0003676034.tif 000003
【００３６】
なお、表１の条件で成長させたSiOF膜の誘電率は３．６となり、表２の条件で成長させたSiO2膜の誘電率は４．２となった。
ＥＣＲ−ＣＶＤ装置  
第２図は本発明に関するECR-CVD 装置の概略図である。
ECR-CVＤ装置はプラズマ室３１と反応室３２を有し、プラズマ室３１にはマイクロ波導波管３４を介してマイクロ波電源３３が接続されていて、マイクロ波電源３３からマイクロ波をプラズマ室３１に導入することにより、プラズマ室３１内に導入したガスが励起されて、プラズマが形成するようになっている。
【００３７】
また、反応室３２の上方に配置したメインソレノイドコイル（ＭＳＣ）３５によって反応室３２内に磁界を発生させることにより、反応室３２内のプラズマ密度とエネルギーを増幅するようになっている。そのプラズマ密度とプラズマエネルギーは、メインソレノイドコイル３５に流す電流量によって変化させることができる。
【００３８】
また、プラズマ室３１内には、SiO2またはSiOFの膜成長のために第一のマスフローコントローラ３６、第一のガス管３７を介してアルゴン源３８が接続され、さらに第２のマスフローコントローラ３９、第２のガス管４０を介して酸素源４１が接続されている。さらに、反応室３２には、SiO2の膜成長のために第３のマスフローコントローラ４２、第３のガス管４３を介してシリコン源のSiH4ボンベ４４が接続され、さらにSiOFの膜成長のために第４のマスフローコントローラ４５、第４のガス管４６を介してフッ素源のSiF4ボンベ４７が接続されている。
【００３９】
なお、第１〜第４のマスフローコントローラ３６、３９、４２、４５は、ガス流量を制御するものである。
さらに、反応室３２内ではプラズマ室３１の下方にプレート４８が配置され、その上には、半導体基板Ｗを吸着するための静電チャック４９が配置されている。静電チャック４９には13.56MHzの高周波（RF）電源５０が接続されていて、RF電極５０の印加によって半導体ウエハＷとプラズマ室３１の間に電位が発生する。この電位よってプラズマ室３１からArイオンが加速され、スパッタリング現象が起こる。スパッタリングと原料ガス(SiF4, SiH4)の堆積が半導体基板Ｗ上で協奏的に起こり、後述するように、狭い半導体基板Ｗ上の配線間に絶縁膜が埋め込まれる。静電チャック４９は抵抗加熱によって例えば２００℃まで加熱されているが、スパッタリングによる成膜時の温度は２５０℃に到達する。
【００４０】
プレート４８の下方にはサブソレノイドコイル（ＳＳＣ）５１が配置されていて、サブソレノイドコイル５１はプラズマ室３１から発散するプラズマを磁界によって収束させる役割をする。即ち、サブソレノイドコイル５１は、そこに流される電流量によってプラズマ形状を変化させる機能を有している。
半導体ウエハＷを中心に対称形状のプラズマを形成すると、膜厚分布が改善され、半導体装置に与えるブラズマダメージを軽減することができる。
【００４１】
なお、反応室３２にはターボモレキュラーポンブ５２が接続されており、これにより反応室３２内にあるガスを排気し減圧する。
そのＥＣＲ−ＣＶＤ装置を用いてSiOF成長を行う条件の一例を表３に示し、SiO2成長を行う条件の一例を表４に示す。
【００４２】
【表３】
0003676034.tif 000004
【００４３】
【表４】
0003676034.tif 000005
【００４４】
ここで、表３の条件で成長させたSiOF膜の誘電率は３．５、表４の条件で成長させたSiO2膜の誘電率は４．２となった。
なお、ＥＣＲ−ＣＶＤ装置を用いた膜の成長は、平行平板型プラズマＣＶＤ装置を用いて膜を形成する場合に比べて高密度の配線層間を埋める能力が高い。
次に、上記した装置を用いた配線構造の形成方法を示す。なお、以下に示す膜厚は、特に領域を特定しない場合には、パッドのような幅の広い配線上の最も厚い膜厚の部分を示している。
（第１実施形態）
本発明における第一の実施形態を図３、図４に示す。
【００４５】
まず、図３(a) に示すように、平行平板型のプラズマＣＶＤ装置を用いてシリコン基板（半導体基板）６１上にSiO2よりなる下地絶縁膜６２を５０００Åの厚さに成長する。続いて、下地絶縁膜６２の上に、チタン（Ti）膜を３００Å、窒化チタン（TiN)膜を５００Å、アルミニウム（Al）膜を６０００Å、TiN 膜を５００Å及びTi膜を３００Åの厚さに順に成長する。このような５層の金属膜をパターニングして一層目の配線６３を形成する。一層目の配線６３の形成領域には、配線幅が狭く且つ配線間隔が狭い高配線密度領域６３ａと、その逆の低配線密度領域６３ｂがある。
【００４６】
次に、図３(b) に示すように、ＥＣＲ−ＣＶＤ装置を用いて一層目の配線６３を覆うための第一のSiOF膜６４を１４０００Åの厚さに成長する。ＥＣＲ−ＣＶＤ装置を使用すると、高配線密度領域６３ａでは薄く、低配線密度領域６３ｂでは厚くなる。この第一のSiOF膜６４は、上記した表３に示した条件により成長したものであって誘電率が３．５となっている。
【００４７】
そのＥＣＲ−ＣＶＤ装置によれば、横方向の配線同士の間でArイオンによるエッチング効果を伴って膜が成長するために、横方向の配線同士の間を完全に埋め込む。これにより、第一のSiOF膜６４の配線上の膜厚は、高配線密度領域６３ａで６０００Åと薄く、低配線密度領域６３ｂでは１４０００Å程度と厚くなる。
次に、図３(c) に示すように、上記した平行平板型プラズマＣＶＤ装置を用いて表２の条件で第一のSiO2膜（絶縁膜）６５を７０００Åの膜厚に形成する。その第一のSiO2膜６５は、全体にほぼ均一の厚さに成長されるが、その上面にはSiOF膜６４の凹凸が反映するので、低配線密度領域６３ｂでの第一のSiO2膜６５の上面は他の領域の第一のSiO2膜６５よりも高い位置に存在することになる。
【００４８】
第二のSiO2膜６５を平行平板型プラズマＣＶＤ装置を用いて成長したのは、ＥＣＲ−ＣＶＤ装置を用いる場合よりも膜の成長が速いからである。
次に、第一のSiO2膜６５をＣＭＰによって研磨して、図３(d) に示すように、一層目の配線６３の上の絶縁膜（第一のSiOF膜６４及び第一のSiO2膜６５）が一層目の配線６３上面から９０００Åとなるまで平坦化する。
【００４９】
低配線密度領域６３ｂで第一のSiOF膜６４が露出する場合には、図４(a) に示すように、平行平板型プラズマＣＶＤ装置によってSiO2よりなる第一の絶縁性キャップ膜６６を１０００Åの厚さに成長する。
次に、図４(b) に示すように、第一のSiOF膜６４及び第一のSiO2膜６５をパターニングして例えば高配線密度領域６３ａ内の１つの配線６３の上にリソグラフィーによりビアホール６７を開口する。続いて、ビアホール６７内壁に沿ってグルーレイヤー６８として窒化チタン（TiN ）をスパッタリングによって成長し、続いてＣＶＤ法によってプラグ６９となるタングステン（Ｗ）を成長した。それらのグルーレイヤー６８とプラグ６９はエッチバックによりビアホール６７内に残される。ビアホール６７の形成は、図のように高密度配線領域６３ａのみならず低密度配線領域６３ｂに形成される。
【００５０】
この後に、図３(a) 〜(d) 、図４(a),(b) の工程をもう１度繰り返して二層目の配線構造を形成する。
即ち、第一の絶縁性キャップ膜６６の上に二層目の配線７０を成長し、さらに二層目の配線７０を覆う第二のSiOF膜７１を成長し、ついで第二のSiOF膜７１を覆う第二のSiO2膜７２を成長する。その後に、第二のSiO2膜７２及び第二のSiOF膜７１をＣＭＰにより研磨して平坦化する。さらに、研磨により露出した第二のSiOF膜７１を覆うためにSiO2よりなる第二の絶縁性キャップ膜７３を成長する。これにより、図４(c) に示すような断面が得られる。
【００５１】
なお、そのような多層配線構造において、SiOF膜と絶縁性キャップ膜は層間絶縁として機能する。
以上で、二層構造配線の形成が終了するが、その後にさらに三、四層目の配線を形成してもよい。
上述した第一及び第二の絶縁性キャップ膜６６，７３は、第一及び第二のSiOF膜６４，７１が大気に曝されるのを防止するために形成したものである。仮に、第一の絶縁性キャップ膜６６を成長せずに、第一のSiOF膜６４の一部を大気に曝した状態で、コンタクトホール６７形成に続いてTiN 膜とＷ膜を膜成長すると、第一のSiOF膜６４とTiN 膜との密着性の悪さに起因して、第一のSiOF膜６４とTiN 膜の界面でTiN 膜が剥がれてしまう。
【００５２】
しかし、本実施形態では、ＣＭＰにより露出した第一及び第二のSiOF膜６４，７１の吸湿が第一及び第二の絶縁性キャップ膜６６，７３により阻止される。なお、SiOF膜とSiO2膜との密着性は極めて高い。
なお、第一及び第二のSiO2膜（第一、第二のキャップ膜）６６，７３の形成前にアニール炉（不図示）で第一及び第二のSiOF膜６４，７１を３００℃以上の温度で加熱するか、或いは、膜成長装置内で３００℃以上の温度でプレヒートを行うと、第一及び第二のSiOF膜６４，７１の吸湿による誘電率の増加が抑制される。本実施形態では後者の方法を３０秒間行った。
（第２実施形態）
本発明における第２の実施形態を第５図に示す。
【００５３】
まず、第１実施形態で説明したと同様な方法により、図５(a) に示すように、シリコン基板上６１にSiO2よりなる下地絶縁膜６２を成長し、その上に一層目の配線６３を形成する。この一層目の配線６３は、高密度配線領域６３ａと低密度配線領域６３ｂとを有する。この場合の下地絶縁膜６２及び一層目の配線６３の成長条件について、第１実施形態と同様にする。
【００５４】
その後に、一層目の配線６３上にＥＣＲ−ＣＶＤ装置により誘電率３．５の第一のSiOF膜６４ａを１４０００Åの厚さに膜成長する。この場合、配線６３上の第一のSiOF膜６４ａは、高密度配線領域６３ａで６０００Åと薄く、低密度配線領域６３ｂで１４０００Åと厚く成長する。これに続いて、表１の条件で、平行平板型プラズマＣＶＤ装置によって誘電率３．６の第二のSiOF膜６５ａを７０００Åの厚さに膜成長した。
【００５５】
次に、第一及び第二のSiOF膜６４ａ，６５ａを研磨して一層目の配線６３上での膜厚が９０００ÅとなるまでＣＭＰにより研磨する。
その後に、平坦化された第一及び第二のSiOF膜６４ａ，６５ａの上にSiO2よりなる第一の絶縁性キャップ膜６６ａを１０００Åの厚さに成長する。この第一の絶縁性キャップ６６ａの形成目的は、第１実施形態と同様に、第一及び第二のSiOF膜６４ａ，６５ａの吸湿防止と金属膜の膜剥がれ防止のためである。
【００５６】
次に、図５(d) に示すように、第一及び第二のSiOF膜６４ａ，６５ａ及び第一の絶縁性キャップ膜６６ａのうち一層目の配線６３の上にリソグラフィーによりビアホール６７を開口する。続いて、ビアホール６７内壁に沿ってグルーレイヤー６８として窒化チタン（TiN ）をスパッタリングによって形成し、続いてＣＶＤ法によってプラグ６９となるタングステン（Ｗ）を成長した。それらのグルーレイヤー６８とプラグ６９はエッチバックによりビアホール６７内に残される。
【００５７】
この後に、配線形成からキャップ膜形成までの工程をもう１度繰り返して二層目の配線構造を形成する。即ち、第一の絶縁性キャップ膜６６ａの上に二層目の配線７０を成長し、さらに二層目の配線７０を覆う第三のSiOF膜７１ａをＥＣＲ−ＣＶＤ装置内で成長し、ついで、その上に第四のSiOF膜７２ａを平行平板型プラズマＣＶＤ装置内で成長する。その後に、第三及び第四のSiOF膜７１ａ，７２ａをＣＭＰにより研磨して平坦化した後に、第三及び第四のSiOF膜７１ａ，７２ａを覆うために第二のキャップ膜として第二の絶縁性キャップ膜７３ａを成長する。
【００５８】
以上のような多層配線構造において、SiOF膜と絶縁性キャップ膜は層間絶縁として機能する。
この第２実施形態では、一層目と二層目の配線６３，７０の間に形成される層間絶縁膜を第一及び第二のSiOF膜６４ａ，６５ａから構成したので、第１実施形態に比べて、誘電率を低下させて配線間の寄生容量が減ることになる。
【００５９】
また、フッ素含有量を減らすことによって、層間絶縁膜となる上側の第二のSiOF膜６５ａの誘電率を下側の第一のSiOF膜６４ａの誘電率よりも高くしているので、層間絶縁膜の大気からの吸湿性は低下する。
なお、第一及び第二のSiOF膜６４ａ，６５ａ自体は、金属との膜剥がれが生じやすい。しかし、第一及び第二のSiOF膜６４ａ，６５ａの上に絶縁性キャップ膜６６ａを形成しているので、第１実施形態と同様に、その第二のSiO2膜６６ａによってグルーレイヤー６８の膜剥れは生じない。
（第３の実施の形態）
本発明における第３実施形態を図６、図７に基づいて説明する。
【００６０】
まず、平行平板型プラズマＣＶＤ装置によって膜厚５０００ÅのSiO2よりなる下地絶縁膜８２をシリコン基板８１の上に形成した後に、第１実施形態と同じ多層構造を有する一層目の電極８３を形成する。一層目の配線８３の形成領域には、配線幅が狭く且つ配線間隔が狭い高配線密度領域８３ａと、その逆の低配線密度領域８３ｂがある。
【００６１】
続いて、一層目の電極８３及び下地絶縁膜８２を覆う第一のSiOF膜８４を、表３の条件で、ＥＣＲ−ＣＶＤ装置によって２１０００Åの厚さに成長する。
その後に、第一のSiOF膜８４が吸湿した水分を除去するために、アニール炉で３００℃以上の温度で第一のSiOF膜８４を加熱するか、膜成長装置内で３００℃以上の温度でプレヒートする。本実施形態では後者を30秒間行った。
【００６２】
次に、図６(b) に示すように、第一のSiOF膜８４をＣＭＰにより研磨して一層目の配線８３上での厚さが９０００Åとなるまで平坦化する。
この後に、図６(c) に示すように、SiO2よりなる絶縁性キャップ膜８５を平行平板プラズマＣＶＤ装置によって表２の条件で１０００Åの厚さに成長し、これにより第一のSiOF膜８４の大気からの吸湿を防止するとともにその後の工程で成長される金属膜の膜剥がれを防止する。
【００６３】
次に、フォトリソグラフィーにより第一のSiOF膜８４及び絶縁性キャップ膜８５の一部をエッチングして、一層目の配線に繋がるビアホール８６を形成する。そして、図７(a) に示すように、ビアホール８６内壁に沿ってグルーレイヤー８７として窒化チタン（TiN ）をスパッタリングによって成長し、続いてＣＶＤ法によってプラグ８８となるタングステン（Ｗ）を成長した。それらのグルーレイヤー８７とプラグ８８はエッチバックによってビアホール８６内に残される。
【００６４】
この後に、図６(a) 〜(c) に示す工程をもう１度繰り返して二層目の配線構造を形成する。即ち、第一の絶縁性キャップ膜８５の上に二層目の配線９０を成長し、さらに二層目の配線９０を覆う第二のSiOF膜９１を成長し、ついで、第二のSiOF膜９１をＣＭＰにより研磨して平坦化した後に、露出した第二のSiOF膜９１を覆うためにSiO2よりなる第二の絶縁性キャップ膜９２を成長する。これにより図７(b) に示すような断面構造が得られる。
【００６５】
以上で、二層構造配線の形成が終了するが、その後にさらに三、四層目の配線を形成して多層配線構造としてもよい。
以上のような構成の多層配線構造によれば、一層目の配線８３をSiOF膜８４によって覆った後にそのSiOF膜８４を研磨して平坦化し、さらに、その平坦化された面を薄い第一の絶縁性キャップ膜８５によって覆うようにしたので、吸湿性が低下し、しかも層間絶縁膜の上に形成される金属の膜剥がれは防止される。
【００６６】
なお、上記した３つの実施形態において、絶縁性キャップ膜をSiO2から形成しているが、Si3N4 から形成してもよい。
次に、上記した実施形態の配線容量と動作速度の改善について説明する。
第１〜３の実施形態と従来技術との配線容量の比較  
配線容量を比較する試料は、一層目の配線と二層目の配線の間にある層間絶縁膜の材料以外の構成を全て同じにした。また、従来技術として図１０〜図１２に示した２つの製造方法によって形成された半導体装置を用いた。
【００６７】
まず、図１０(c) に示した、SiO2のみからなる層間絶縁膜を有する試料について配線容量を調べ、その容量を基準容量値Ｃ0 とした。ただし、図１０(c) の一層目のSiO2膜は表４の条件で成長され、二層目のSiO2膜は表２の条件で成長されたものである。
そして、第１〜第３の実施形態の装置と図１2 (b) に示した従来装置の配線容量が基準容量値Ｃ0 に対してどのような値（配線容量比）をとるか調べたところ図８(a) に示すような結果が得られた。
【００６８】
図８(a) では、基準容量Ｃ0 を１とした場合の配線容量比を示しており、配線容量比の値が小さいほど効果的な配線容量の低下がなされている。
第２実施形態の容量比が７９％と最も低い値を示した。また、第１実施形態の容量比が低く８２％であった。本来であれば、一層目と二層目の配線間の層間絶縁膜の大部分が誘電率３．５のSiOFからなっている第３実施形態の容量比が最も低い値を示すと予想したが、実測の値は８４％であった。この理由は、図６(c) に示すまでの工程、即ち第一のSiOF膜８４を第一の絶縁性キャップ膜８５により覆うまでの間に、上面が露出した第一のSiOF膜８４が大気中の水分を吸湿したためであり、これは第一の絶縁性キャップ膜８５の膜成長前に行ったプレヒートが十分ではなかったからである。
【００６９】
水分の吸収は配線幅の狭い高密度配線の信頼性を低下させるため、0.２５μｍ以後のデザインルールで作製される半導体装置の懸念材料となる。従って、実施形態のように、キャップ膜を形成するまでの間も、高密度配線領域の配線を覆うSiOF膜を、SiO2膜または誘電率３．６以上の吸湿の小さい別のSiOF膜により覆うことが好ましい。
【００７０】
従来法図１１〜図１２によって作製した場合の配線間の容量比は８８％と他に比べて高かった。この理由は、従来技術の欄で述べたように、層間絶縁膜の大部分がSiO2からなっているためである。この程度の容量の低下では、デバイスの動作速度の改善には繋がらない。
第１〜第３の実施の形態と２つの従来技術例の各々の試料における一層目の配線と二層目の配線の形状の概略は図８(b) に示すようであり、横方向の配線間の距離は４５００Åである。また、配線の一層当たりの高さは７６００Åである。一層目の配線と二層目の配線の膜厚方向の距離、即ち、層間絶縁膜の膜厚は１００００Åである。
【００７１】
そして、一層目の配線と二層目の配線にパッドを接続し、そのパッドに電圧を印加して配線間容量を測定した。
第１〜３の実施形態と従来技術との動作速度の比較  
動作速度を比較するための試料は、一層目の配線と二層目の配線の間にある層間絶縁膜の材料以外の構成を全て同じにした。また、従来技術として、図１０〜図１２で示した２つの製造方法によって形成された多層配線構造を有する半導体装置を用いた。
【００７２】
まず、図１０に示した、SiO2のみからなる層間絶縁膜を有する試料について動作速度を調べ、その動作速度を基準速度Ｔ0 とした。
そして、第１〜第３の実施形態の装置と図１０(c) 、図１２(b) に示した２つの従来装置のそれぞれの動作速度を調べたところ、図９(a) に示すような結果が得られた。
【００７３】
図９(a) では、図１０(c) の基準動作速度Ｔ0 に対する他の資料の割合（動作速度比）を示しており、動作速度比の値が小さいほど動作速度が速いことになる。第２の実施形態と同じ方法によって作製した半導体装置の動作速度比が最も低く８６％であった。続いて、第一の実施形態による半導体装置の速度比が８８％であった。第３の実施形態による半導体装置の速度比は８９％と第１及び第２の実施形態に比べて高い値を示した。即ち、配線容量の実験結果について述べたように、第３実施形態で形成された装置では、SiOF膜をSiO2膜でキャッピングするまでの間に吸湿が起こり、配線容量が十分低下していないことが理由に考えられる。図１１、図１２の従来法による半導体装置の動作速度比は９４％とあまり改善されていなかった。
【００７４】
以上のことから、動作速度の測定結果は配線容量の測定結果と相関がとれていることがわかった。
なお、動作速度の測定は、図９(b) に示すように、直列に２００個のトランジスタを接続した試験回路の途中に上記した一層目と二層目の配線を接続して行われている。これにより試験回路の配線容量の負荷が変わり、その配線容量が大きいと動作速度が遅くなることになる。
【００７５】
【発明の効果】
以上述べたように本発明によれば、配線を覆うフッ素含有シリコン酸化膜（SiOF膜）をSiO2のような絶縁膜で覆った後、SiOF膜の一部が露出するまで絶縁膜を研磨して平坦化した後に、露出したSiOF膜を覆うSiO2のような吸湿防止用の絶縁性キャップ膜を形成したので、SiOF膜は、絶縁膜によって大気からの水分の吸収が妨げられ、しかも低誘電率の層間絶縁膜からの金属膜の剥がれを防止でき、さらに、SiOF膜の直上の絶縁膜を研磨することによって層間絶縁膜に占めるSiOF膜の膜厚の割合を大きくして配線間の寄生容量を効果的に低容量化できる。
【００７６】
さらに、１つの層間絶縁膜を単層又は複数のSiOF膜から形成し、少なくともその最上層を研磨することにより平坦化するとともに、その上を吸湿防止用の絶縁性キャップ膜により覆うようにしたので、フッ素含有シリコン酸化膜は、絶縁性キャップ膜によって大気からの水分の吸収が妨げられ、低誘電率の層間絶縁膜からの金属膜の剥がれを防止でき、さらに、SiOF膜を研磨することによって高密度配線領域の上の層間絶縁膜に占めるSiOF膜の膜厚を他の領域とほぼ同じ厚さににして配線間の寄生容量の効果的な低容量化を可能にする。
【００７７】
また、複数のSiOF膜のうちその最上のSiOF膜のフッ素含有量を減らしてその誘電率を高くしたので、防湿用の絶縁性キャップ膜を形成する前の状態でのSiOF膜の吸湿性を抑えて、層間絶縁膜としてのSiOF膜の誘電率の増加を抑制することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態に使用する平行平板型プラズマＣＶＤ装置の一例を示す概要構成図である。
【図２】図２は、本発明の実施形態に提供するＥＣＲ−ＣＶＤ装置の一例を示す概要構成図である。
【図３】図３は、本発明の第１実施形態の半導体装置の配線構造の製造工程を示す断面図（その１）である。
【図４】図４は、本発明の第１実施形態の半導体装置の配線構造の製造工程を示す断面図（その２）である。
【図５】図５は、本発明の第２実施形態の半導体装置の配線構造の製造工程を示す断面図である。
【図６】図６は、本発明の第３実施形態の半導体装置の配線構造の製造工程を示す断面図（その１）である。
【図７】図７は、本発明の第３実施形態の半導体装置の配線構造の製造工程を示す断面図（その２）である。
【図８】図８（ａ）は、本発明の第１〜第３実施形態の配線構造の試料と２つの従来例の試料との配線容量の大きさを比較するための実験結果であり、図８（ｂ）は、それらの試料の共通した配線構造を示す図である。
【図９】図９（ａ）は、本発明の第１〜第３実施形態の配線構造の試料と２つの従来例の試料との動作速度を比較するための実験結果であり、図９（ｂ）は、その試験に用いる回路図である。
【図１０】第１の従来例による半導体装置の配線構造の製造工程を示す断面図である。
【図１１】第２の従来例による半導体装置の配線構造の製造工程を示す断面図（その１）である。
【図１２】第２の従来例による半導体装置の配線構造の製造工程を示す断面図（その２）である。
【符号の説明】
６１…シリコン基板（半導体基板）、６２…下地絶縁膜、６３…一層目の配線、６３ａ…高密度配線領域、６３ｂ…低密度配線領域、６４…第一のSiOF膜、６５…第一の絶縁膜、６６…第一の絶縁性キャップ膜、６４ａ…第一のSiOF膜、６５ａ…第二のSiOF膜、６６ａ…第一の絶縁性キャップ膜、６７…ビアホール、６８…グルーレイヤー、６９…プラグ、７０…二層目の配線、７１…第二のSiOF膜、７２…第二の絶縁膜、７３…第二の絶縁性キャップ膜、７１ａ…第三のSiOF膜、７２ａ…第四のSiOF膜、７３ａ…第二の絶縁性キャップ膜、８１…シリコン基板（半導体基板）、８２…下地絶縁膜、８３…一層目の配線、８３ａ…高密度配線領域、８３ｂ  低密度配線領域、８４…第一のSiOF膜、８５…第一の絶縁性キャップ膜、８６…ビアホール、８７…グルーレイヤー、８８…プラグ、９０…二層目の配線、９１…第二のSiOF膜、９２…第二の絶縁性キャップ膜。
【図１】
0003676034.tif 000006
【図２】
0003676034.tif 000007
【図３】
0003676034.tif 000008
【図４】
0003676034.tif 000009
【図５】
0003676034.tif 000010
【図６】
0003676034.tif 000011
【図７】
0003676034.tif 000012
【図８】
0003676034.tif 000013
【図９】
0003676034.tif 000014
【図１０】
0003676034.tif 000015
【図１１】
0003676034.tif 000016
【図１２】
0003676034.tif 000017