(57)【特許請求の範囲】
【請求項１】
液晶装置を駆動するために、第１，第２の基準電圧間のＮ個の液晶駆動電圧を生成する液晶駆動用電源装置において、
各々の前記Ｎ個の液晶駆動電圧以上のＮ個の第１の電圧と、各々の前記Ｎ個の液晶駆動電圧以下のＮ個の第２の電圧とからなるＮ対の第１，第２の電圧（ただし、各対にて第１の電圧≠第２の電圧）を、前記第１，第２の基準電圧間の電圧を分割して生成する電圧分割回路と、
前記Ｎ対の第１，第２の電圧に基づいて、インピーダンス変換された前記Ｎ個の液晶駆動電圧を生成するＮ個のインピーダンス変換回路と、
を有し、
前記Ｎ個のインピーダンス変換回路の各々は、
前記Ｎ対の第１，第２の電圧の中の一対の第１，第２の電圧が入力されるボルテージフォロア型の差動増幅回路と、
前記第１の基準電圧を供給する第１の給電線と前記第２の電圧を供給する第２の給電線との間に直列接続されたＰ型トランジスタ及びＮ型トランジスタを含み、前記Ｐ型トランジスタと前記Ｎ型トランジスタの間に接続された出力端子より前記液晶駆動電圧を出力する出力回路と、
を有し、前記Ｎ型トランジスタは前記差動増幅回路からの第１の出力電圧によりオン、オフ制御され、前記Ｐ型トランジスタは前記差動増幅回路からの第２の出力電圧によりオン、オフ制御されることを特徴とする液晶駆動用電源装置。
【請求項２】
請求項１において、
前記差動増幅回路は、前記出力端子の出力電圧が前記第１の電圧より高い時には前記Ｎ型トランジスタをオンさせ、前記出力端子の出力電圧が前記第２の電圧より低い時には前記Ｐ型トランジスタをオンさせ、前記出力端子の電圧が前記第１，第の電圧間にあるときには前記Ｐ型及びＮ型トランジスタの双方をオフさせることを特徴とする液晶駆動用電源装置。
【請求項３】
請求項１または２において、
前記Ｐ型及びＮ型トランジスタの電流駆動能力が実質的に等しいことを特徴とする液晶駆動用電源装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記電圧分割回路は、各一対の第１，第２の電圧間の電位差が可変であることを特徴とする液晶駆動用電源装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
各一対の第１，第２の電圧間の電位差は、前記差動増幅回路の入出力電圧間のオフセット電圧の絶対値より大きいことを特徴とする液晶駆動用電源装置。
【請求項６】
請求項１乃至４のいずれかにおいて、
前記差動増幅回路は、
前記第１の電圧が入力され、前記第１の出力電圧が前記Ｎ型トランジスタのゲートに印加されるボルテージフォロア型のＮ型差動増幅回路と、
前記第２の電圧が入力され、前記第２の出力電圧が前記Ｐ型トランジスタのゲートに印加されるポルテージフォロア型のＰ型差動増幅回路と、
を含むことを特徴とする液晶駆動用電源装置。
【請求項７】
請求項６において、
前記一対の第１，第２の電圧間の電位差は、前記Ｎ型差動増幅回路の入出力電圧間の第１のオフセット電圧の絶対値と、前記Ｐ型差動増幅回路の入出力電圧間の第２のオフセット電圧の絶対値との加算値より大きいことを特徴とする液晶駆動用電源装置。
【請求項８】
請求項６または７において、
前記Ｎ個のインピーダンス変換回路のうちの少なくとも一つは、前記出力端子と前記第２の給電線との間に前記Ｎ型トランジスタと並列に接続され、一定のバイアス電圧がゲートに印加される定電流用Ｎ型トランジスタをさらに有することを特徴とする液晶駆動用電源装置。
【請求項９】
請求項８において、
前記Ｎ個のインピーダンス変換回路の少なくとも他の一つは、前記第１の給電線と前記出力端子との間に前記Ｐ型トランジスタと並列に接続され、一定のバイアス電圧がゲートに印加される定電流用Ｐ型トランジスタをさらに有することを特徴とする液晶駆動用電源装置。
【請求項１０】
請求項６乃至９のいずれかにおいて、
前記Ｎ個のインピーダンス変換回路の少なくとも一つは、前記各一対の第１，第２の電圧のうちの前記第１の電圧が、前記Ｎ個の液晶駆動電圧一つと実質的に等しく設定されていることを特徴とする液晶駆動用電源装置。
【請求項１１】
請求項１０において、
前記Ｎ個のインピーダンス変換回路の少なくとも他の一つは、前記各一対の第１，第２の電圧のうちの前記第２の電圧が、前記Ｎ個の液晶駆動電圧の他の一つと実質的に等しく設定されていることを特徴とする液晶駆動用電源装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の液晶駆動用電源装置と、
走査電極および信号電極が形成された液晶パネルと、
前記液晶駆動用電源装置から電源供給を受けて前記走査電極を駆動する走査電極駆動回路と、
前記液晶駆動用電源装置から電源供給を受けて前記信号電極を駆動する信号電極駆動回路と、
を有することを特徴とする液晶装置。
【請求項１３】
請求項１２に記載の液晶装置を有することを特徴とする電子機器。
【発明の詳細な説明】
［技術分野］
本発明は、液晶装置を駆動する液晶駆動用電源装置並びにそれを用いた液晶装置及び電子機器に関する。
［背景技術］
従来の液晶駆動用電源装置において消費電流を低減する方法が、特開平６−３２４６４０、特開平７−９８５７７、特開平９−４３５６８等に開示されている。図７に従来の液晶駆動用電源装置の一例を示す。
図７に示す液晶駆動用電源装置７０１は、電圧分割回路７０２と、２つの第１のインピーダンス変換回路７０３と、２つの第２のインピーダンス変換回路７０４とを有する。
電圧分割回路７０２は、抵抗素子７０６〜７１０を含み、電源電圧ＶＤＤと液晶駆動用基準電圧ＶＬＣＤ間の電圧を分割して多値の電圧Ｖ１〜Ｖ４を生成する。
この液晶駆動用電源からは、電源電圧ＶＤＤを電圧Ｖ０とし、液晶駆動用基準電圧ＶＬＣＤを電圧Ｖ５とすると、これらを含めた電圧Ｖ０〜Ｖ５は、図１３に示す走査電極（コモン電極ともいう）ＣＯＭ０，ＣＯＭ１，ＣＯＭＸと、図１４に示す信号電極（セグメント電極ともいう）ＳＥＧ１〜４とに供給される液晶駆動波形の各種電圧レベルを形成する。
第１のインピーダンス変換回路７０３は、図８に示すように、定電流回路８０１、Ｐ型差動増幅回路８０２及び出力回路８０３にて構成される演算増幅器を、ボルテージフォロワ接続することにより形成される。また、出力回路８０３におけるＮ型トランジスタ８０５は、定電流回路８０１より一定のバイアス電圧が与えられることにより電流減を形成し、Ｐ型トランジスタ８０４の負荷を構成している。
電圧Ｖ１，Ｖ３を生成する第１のインピーダンス変換回路７０３の特性は、電圧Ｖ１またはＶ２が供給される走査電極（コモン電極）または信号電極（セグメント電極）での電荷の移動方向を考慮して決定される。すなわち、図１３および図１４にて符号１１０２で示すように、第１のインピーダンス変換回路７０３から電極に移動させる必要がある電荷量は、正極性の方が大である。このため、第１のインピーダンス変換回路７０３では、電流を電極に流し出すＰ型トランジスタ８０４をアクティブ素子としている。
第２のインピーダンス変換回路７０４は、図９に示すように定電流回路９０１、Ｎ型差動増幅回路９０２および出力回路９０３を有する演算増幅器を、ボルテージフォロワ接続することにより形成される。また、出力回路９０３におけるＰ型トランジスタ９０４は、定電流回路９０１より一定のバイアス電圧が与えられることにより電流現を形成し、Ｎ型トランジスタ９０５の負荷を構成している。
電圧Ｖ２，Ｖ４を生成する第２のインピーダンス変換回路７０４の特性もまた、電圧Ｖ２またはＶ４が供給される走査電極（コモン電極）または信号電極（セグメント電極）での電荷の移動方向を考慮して決定される。すなわち、図１３および図１４にて符号１２０１で示すように、第２のインピーダンス変換回路７０４から電極に移動させる必要がある電荷量は、負極性の方が大である。このため、第２のインピーダンス変換回路７０４では、電流を電極より引き込むＮ型トランジスタ９０５をアクティブ素子としている。
そして、前述した電圧分割回路７０２の各分割電圧Ｖ１〜Ｖ４のうち、電圧Ｖ１，Ｖ３は２つの第１のインピーダンス変換回路７０３の＋端子にそれぞれ入力され、電圧Ｖ２，Ｖ４は２つの第２のインピーダンス変換回路７０４の＋端子にそれぞれ入力される。これにより、各電圧Ｖ１〜Ｖ４のインピーダンス変換を行い、液晶駆動用電圧Ｖ１〜Ｖ４を生成している。
従来の液晶駆動用電源装置は、インピーダンス変換回路の出力回路にアクティブロードを使用し、その負荷となるトランジスタに流れる電流を極力少なくするようにして、インピーダンス変換回路に流れる消費電流を低減していた。
上述したインピーダンス変換回路において、負荷となるトランジスタに流れる電流を制限しながら表示品質を一定に保つためには、前述した負荷電流を補う必要がある。このため、図７に示すように、電圧Ｖ１〜Ｖ４の出力線の各々と電圧Ｖ０（ＶＤＤ）の出力線との間にコンデンサ素子７０５を付加する必要があった。これらのコンデンサ素子７０５にチャージされた電荷をディスチャージすることで、前述した負荷電流を補うことができる。
しかし、これらのコンデンサ素子７０５は容量が大きいため、液晶駆動用電源装置の外部に外付けするしかなかった。
液晶装置を内蔵する電子機器特に携帯用電子機器では、小型化並びにコストダウンが強く要求されており、コンデンサ素子等の実装部品を削減しながら、表示品質を維持する必要があった。
本発明は、以上の問題点を解決するためになされたものであり、その目的とするところは、低消費電流化を図ることができる液晶駆動用電源装置並びにそれを用いた液晶装置及び電子機器を提供することにある。
本発明の他の目的は、表示品質を維持しながら、コンデンサ素子等の部品を省力できる液晶駆動用電源装置並びにそれを用いた液晶装置及び電子機器を提供することにある。
［発明の開示］
液晶装置を駆動するために、第１，第２の基準電圧間のＮ個の液晶駆動電圧を生成する本発明の液晶駆動用電源装置は、
各々の前記Ｎ個の液晶駆動電圧以上のＮ個の第１の電圧と、各々の前記Ｎ個の液晶駆動電圧以下のＮ個の第２の電圧とからなるＮ対の第１，第２の電圧（ただし、各対にて第１の電圧≠第２の電圧）を、前記第１，第２の基準電圧間の電圧を分割して生成する電圧分割回路と、
前記Ｎ対の第１，第２の電圧に基づいて、インピーダンス変換された前記Ｎ個の液晶駆動電圧を生成するＮ個のインピーダンス変換回路と、
を有する。
前記Ｎ個のインピーダンス変換回路の各々は、
前記Ｎ対の第１，第２の電圧の中の一対の第１，第２の電圧が入力されるボルテージフォロア型の差動増幅回路と、
前記第１の基準電圧を供給する第１の給電源と前記第２の電圧を供給する第２の給電線との間に直列接続されたＰ型トランジスタ及びＮ型トランジスタとを含み、前記Ｐ型トランジスタと前記Ｎ型トランジスタの間に接続された出力端子より前記液晶駆動電圧を出力する出力回路と、
を有する。
そして、Ｎ型トランジスタは差動増幅回路からの第１の出力電圧によりオン、オフ制御され、Ｐ型トランジスタは差動増幅回路からの第２の出力電圧によりオン、オフ制御される。
本発明によれば、各インピーダンス変換回路において、互いに異なる第１，第２の電圧が入力されるボルテージフォロア型の差動増幅器から、互いに異なる第１，第２の出力電圧が出力される。各インピーダンス変換回路において、第１，第２の出力電圧により、出力回路のＮ型，Ｐ型トランジスタをそれぞれ独立してオン、オフ制御することで、液晶駆動用電圧を生成することができる。
ここで、前記差動増幅回路は、前記出力端子の出力電圧が前記第１の電圧より高い時には前記Ｎ型トランジスタをオンさせ、前記出力端子の出力電圧が前記第２の電圧より低い時には前記Ｐ型トランジスタをオンさせ、前記出力端子の電圧が前記第１，第２の電圧間にあるときには前記Ｐ型及びＮ型トランジスタの双方をオフさせることができる。こうして、Ｐ型及びＮ型トランジスタの双方がオンすることを防止し、それによりＰ型及びＮ型トランジスタを介して流れる貫通電流を防止でき、低電流化が達成される。
この出力回路のＰ型及びＮ型トランジスタは、電流駆動能力を実質的に等しく設定できる。これにより、駆動対象である液晶パネルの電極よりインピーダンス変換回路に移動する電荷量の極性が正、負いずれの場合にも、速やかに液晶駆動電圧に収束させることができる。また、コンデンサ素子を接続しなくても、十分な負荷電流を確保できる。さらに、移動させる必要がある電荷量の極性がサージ等により逆方向に過負荷がかかった場合、Ｎ型またはＰ型トランジスタにより即座に必要な電荷量を供給することで、対ノイズ性が向上し表示品質向上ができる。
また、前記電圧分割回路は、各一対の第１，第２の電圧間の電位差を可変とすることが好ましい。差動増幅器の特性、特に入出力電圧のオフセットのばらつきに対処できるからである。
各一対の第１，第２の電圧間の電位差は、前記差動増幅回路の入出力電圧間のオフセット電圧の絶対値より大きくすることが好ましい。そうしないと、第１，第２の電圧を異ならせても、第１，第２の出力電圧に電位差が生じない虞があるからである。
前記差動増幅回路は、前記第１の電圧が入力され、前記第１の出力電圧が前記Ｎ型トランジスタのゲートに印加されるボルテージフォロア型のＮ型差動増幅回路と、前記第２の電圧が入力され、前記第２の出力電圧が前記Ｐ型トランジスタのゲートに印加されるボルテージフォロア型のＰ型差動増幅回路と、を含むことができる。
この場合、前記一対の第１，第２の電圧間の電位差は、前記Ｎ型差動増幅回路の入出力電圧間の第１のオフセット電圧の絶対値と、前記Ｐ型差動増幅回路の入出力電圧間の第２のオフセット電圧の絶対値との加算値より大きく設定すると良い。これにより、第１，第２の出力電圧に確実に電位差を付けることができる。
前記Ｎ個のインピーダンス変換回路のうちの少なくとも一つは、前記出力端子と前記第２の給電線との間に前記Ｎ型トランジスタと並列に接続され、一定のバイアス電圧がゲートに印加される定電流用Ｎ型トランジスタをさらに有することができる。
こうすると、駆動対象である液晶駆動電極からインピーダンス変換回路に移動する電荷量が、正極性の場合よりも負極性の場合の方が大である時に有利となる。定電流用Ｎ型トランジスタの駆動により負の電荷を引き込むことができるからである。
前記Ｎ個のインピーダンス変換回路の少なくとも他の一つは、前記第１の給電線と前記出力端子との間に前記Ｐ型トランジスタと並列に接続され、一定のバイアス電圧がゲートに印加される定電流用Ｐ型トランジスタをさらに有することができる。
こうすると、駆動対象である液晶駆動電極からインピーダンス変換回路に移動する電荷量が、負極性の場合よりも正極性の場合の方が大である時に有利となる。定電流用Ｐ型トランジスタの駆動により正の電荷を引き込むことができるからである。
前記Ｎ個のインピーダンス変換回路の少なくとも一つは、前記各一対の第１，第２の電圧のうちの前記第１の電圧が、前記Ｎ個の液晶駆動電圧一つと実質的に等しく設定することができる。
こうすると、インピーダンス変換回路の出力端子が、液晶駆動期間内に液晶駆動電圧より低い電圧が加わったとしても、本来の液晶駆動電圧まで比較的速く収束させることができる。
前記Ｎ個のインピーダンス変換回路の少なくとも他の一つは、前記各一対の第１，第２の電圧のうちの前記第２の電圧が、前記Ｎ個の液晶駆動電極の他の一つと実質的に等しくすることができる。
こうすると、インピーダンス変換回路の出力端子が、液晶駆動期間内に液晶駆動電圧より高い電圧が加わったとしても、本来の液晶駆動電圧まで比較的速く収束させることができる。
本発明の他の形態に係る液晶装置は、
上述の液晶駆動用電源装置と、
走査電極および信号電極が形成された液晶パネルと、
前記液晶駆動用電源装置から電源供給を受けて前記走査電極を駆動する走査電極駆動装置と、
前記液晶駆動用電源装置から電源供給を受けて前記信号電極を駆動する信号電極駆動回路と、
を有する。
また、本発明のさらに他の態様に係る電子機器は、その液晶装置を有することを特徴とする。
本発明の液晶装置、電子機器によれば、貫通電流を防止した低消費電流化と、コンデンサ素子等の実装部品を削除した小型化が図れるため、特に液晶装置を備えた携帯用電子機器に有用である。
【図面の簡単な説明】
図１は、本発明の実施の形態である液晶駆動用電源装置の回路図である。
図２は、図１に示す電圧分割回路に抵抗素子を使用した回路図である。
図３は、図２に示す抵抗素子の一部を可変抵抗素子とした変形例を示す回路図である。
図４は、図１の第１，第２のインピーダンス変換回路に共用される回路例の回路図である。
図５は、図１の第１のインピーダンス変換回路の他の例を示す回路図である。  図６は、図１の第２のインピーダンス変換回路の他の例を示す回路図である。
図７は、従来の液晶駆動用電源装置を示す回路図である。
図８は、図７に示す従来の第１のインピーダンス変換回路の回路図である。
図９は、図７に示す従来の第２のインピーダンス変換回路の回路図である。
図１０は、図４のインピーダンス変換回路の出力端子の出力波形を示す特性図である。
図１１は、図５の第１のインピーダンス変換回路の出力端子の出力波形を示す特性図である。
図１２は、図６の第２のインピーダンス変換回路の出力端子の出力波形を示す特性図である。
図１３は、走査電極に供給される液晶駆動波形の波形図である。
図１４は、信号電極に供給される液晶駆動波形の波形図である。
図１５は、図１に示す第１，第２のインピーダンス変換回路の基本構成を示す回路図である。
図１６は、図１５に示すインピーダンス変換回路の第１，第２の電圧を共通にした回路例を示す回路図である。
図１７は、ＣＭＯＳインバータの特性を示す特性図である。
図１８は、本発明の実施の形態に係る液晶駆動用電源装置の出力回路におけるＰ型およびＮ型トランジスタのオン、オフ特性の一例を示す特性図である。
図１９は、本発明の実施の形態に係る液晶装置のブロック図である。
［発明を実施するための最良の形態］
以下、本発明の実施の形態を図面を参照して説明する。
（液晶駆動用電源装置の全体説明）
図１は、本実施の形態に係る液晶駆動用電源装置の回路図である。図１に示す液晶駆動用電源装置１０１は、大別して、電圧分割回路１０２と、２つの第１のインピーダンス変換回路１０３と、２つの第２のインピーダンス変換回路１０４とを有する。
第１、第２のインピーダンス変換回路１０３、１０４の基本構成として、図１５に示すように、Ｐ型演算増幅器１１０、Ｎ型演算増幅器１２０及びそれらにより駆動される出力回路１３０を含んで構成される。第１，第２のインピーダンス変換回路１０３，１０４の各々は、Ｐ型及びＮ型演算増幅器１１０，１２０のマイナス入力端子および出力端子同士をボルテージフォロワ接続することにより構成される。また、Ｐ型演算増幅器のプラス入力端子に電圧（＋ＰＶ）が、Ｎ型演算増幅器のプラス入力端子に電圧（＋ＮＶ）がそれぞれ独立して入力を与えられる。出力回路１３０は、電源電圧ＶＤＤを供給する第１の給電線１０５と、液晶駆動基準電圧ＶＬＣＤを供給する第２の給電線１０６との間に直列接続されたＰ型トランジスタ１３２とＮ型トランジスタ１３４とを有する。Ｐ型およびＮ型トランジスタ１３２，１３４間に出力端子ＯＵＴが接続される。このＰ型トンランジスタ１３２のゲートにはＰ型差動増幅回路１１０の出力電圧が印加され、Ｎ型トランジスタ１３４のゲートにはＮ型差動増幅回路１２０の出力電圧が印加される。
電圧分割回路１０２は、高電圧側に電源電圧ＶＤＤ（電圧Ｖ０）が、低電圧側に液晶表示駆動用基準電圧ＶＬＣＤ（電圧Ｖ５）が供給され、これらの電圧Ｖ０−Ｖ５間のＮ＝４個の第１の電圧（＋ＮＶ１）〜（＋ＮＶ４）及びＮ＝４個の第２の電圧（＋ＰＶ１）〜（＋ＰＶ４）を分割して生成する。例えば、第１の電圧（＋ＮＶＩ）と第２の電圧（＋ＰＶ１）とで一対の第１，第２の電圧を構成している。従って、電圧分割回路１０２では、Ｎ＝４対の第１，第２の電圧が生成される。
一対の第１，第２の電圧（＋ＮＶ１），（＋ＰＶ１）は、電圧Ｖ１を生成する第１のインピーダンス変換回路１０３の＋Ｎ入力端子、＋Ｐ入力端子にそれぞれ供給される。他の一対の第１，第２の電圧（＋ＮＶ２），（＋ＰＶ２）は、電圧Ｖ２を生成する第２のインピーダンス変換回路１０４の＋Ｎ入力端子、＋Ｐ入力端子にそれぞれ供給される。さらに他の一対の第１，第２の電圧（＋ＮＶ３）、（＋ＰＶ３）は、電圧Ｖ３を生成する第１のインピーダンス変換回路１０３の＋Ｎ入力端子、＋Ｐ入力端子にそれぞれ供給される。さらに他の一対の第１，第２の電圧（＋ＮＶ４），（＋ＰＶ４）は、電圧Ｖ４を生成する第２のインピーダンス変換回路１０４の＋Ｎ入力端子、＋Ｐ入力端子にそれぞれ供給される。これにより、電圧分割回路１０２の出力電圧がインピーダンス変換されて電圧Ｖ１〜Ｖ４が生成される。
この時、各電圧ＶＤＤ、（＋ＮＶ１）〜（＋ＮＶ４）、（＋ＰＶ１）〜（＋ＰＶ４）、ＶＬＣＤの電位関係は、下記の式（１）で示される。
ＶＤＤ＞（＋ＮＶ１）＞（＋ＰＶ１）＞（＋ＮＶ２）＞（＋ＰＶ２）＞
（＋ＮＶ３）＞（＋ＰＶ３）＞（＋ＮＶ４）＞（＋ＰＶ４）＞ＶＬＣＤ…（１）
ここで、各一対の第１，第２の電圧の電位差について考察する。一対の第１，第２の電圧に電位差を設ける意義は、図１５に示す出力回路１３０中のＰ型及びＮ型トランジスタ１３２，１３４が同時にオンすることを防止することにあり、それにより第１，第２の給電線１０５，１０６間をＰ型及びＮ型トランジスタ１３２，１３４を介して最大の貫通電流が流れることを防止して、低消費電力化することにある。
図１６は、図１５に示すＰ型差動増幅回路１１０の出力とＮ型差動増幅回路１２０の出力とが同一電圧となる形態、すなわち図１６に示すインピーダンス変換回路に入力される一対の第１，第２の電圧が共に等しい極限の状態の等価回路である。この場合、Ｐ型差動増幅回路１１０の出力とＮ型差動増幅回路１２０の出力とがショートされ、このショートされた同一電圧によりＰ型及びＮ型トランジスタ１３２，１３４が駆動される。
このとき、図１６中のＰ型及びＮ型トランジスタ１３２，１３４の特性は周知のＣＭＯＳトランジスタと同じとなり、図１７に示すオン、オフ特性を有する。このＣＭＯＳトランジスタの特性では、Ｐ型及びＮ型トランジスタ１３２，１３４のゲートに印加される共通電圧が所定の範囲にあるときは、Ｐ型及びＮ型トランジスタ１３２，１３４が同時にオンして最大の貫通電流が流れてしまう。本実施の形態では、そのような最大の貫通電流が流れることを防止するのが目的である。
Ｐ型およびＮ型トランジスタ１３２，１３４が同時にオンして最大の貫通電流が流れることを防止するには、このインピーダンス変換回路に入力される一対の第１，第２の電圧を異ならせ、それぞれ異なる電圧をＰ型およびＮ型トランジスタ１３２，１３４のゲートに印加すればよいことが分かる。このためには、Ｎ型及びＰ型差動増幅回路１１０，１２０のプラス入力端子に入力される一対の第１，第２の電圧に電位差を設ければ良いことが分かる。なぜなら、Ｐ型及びＮ型差動増幅回路１１０，１２０はそれぞれボルテージフォロア型であり、プラス入力電圧と同一の電圧がその出力として取り出されるからである。
ここで、Ｐ型及びＮ型差動増幅回路１１０，１２０は、それぞれ入力電圧に対して出力電圧が必ずしも一致しない。この入出力電圧の差は、差動増幅回路のオフセット電圧ＶＯＦＦＳＥＴと称される。
図１５に示すようにインピーダンス変換回路の場合において、Ｎ型差動増幅回路１１０の入出力電圧の差である第１のオフセット電圧の絶対値を｜ＶＯＦＦＳＥＴＮ｜とし、Ｐ型差動増幅回路１１０の入出力電圧の差である第２のオフセット電圧の絶対値を｜ＶＯＦＦＳＥＴＰ｜とする。第１，第２のオフセット電圧は正、負のいずれかとなるが、ここでは下記の通り最悪の事態を想定してオフセット電圧の絶対値を定義した。
ここで、図１にて電圧Ｖ１を生成する第１のインピーダンス変換回路１０３を例に挙げれば、第１の電圧ＮＶが入力されるＮ型差動増幅回路１２０の第１の出力電圧ＶＮと、第２の電圧ＰＶが入力されるＰ型差動増幅回路１１０の第２の出力電圧ＶＰとの電位差（ＶＮ−ＶＰ）が、零となる最悪の場合とは以下の場合である。すなわち、電圧ＮＶ１が入力されるＮ型差動増幅回路１２０の第１の出力電圧ＶＮ＝ＮＶ１−｜ＶＯＦＦＳＥＴＮ｜でかつ、電圧ＰＶ１が入力されるＰ型差動増幅回路１１０の第２の出力電圧ＶＰ＝ＰＶ１＋｜ＶＯＦＦＳＥＴＰ｜の場合である。
この場合、ＶＮ−ＶＰ＝ＮＶ１−｜ＶＯＦＦＳＥＴＮ｜−（ＰＶ１＋｜ＶＯＦＦＳＥＴＰ｜）＞０が成立しないと、この第１のインピーダンス変換回路１０３を構成する図１５の出力回路１３０内のＰ型およびＮ型トランジスタ１３２，１３４は同時にオンする虞がある。
このためには、｜ＶＯＦＦＳＥＴＮ｜＋｜ＶＯＦＦＳＥＴＰ｜＝ＶＯＦＦＳＥＴと定義すると、貫通電流が流れない条件は下記の式（２）で示される。
ＶＯＦＦＳＥＴ＜（＋ＮＶ１）−（＋ＰＶ１）・・・・・（２）
このことは、図１に示す他のインピーダンス変換回路１０４，１０４でも同様に成立し、下記の式（３）、（４）、（５）を満足する必要がある。
ＶＯＦＦＳＥＴ＜（＋ＮＶ２）−（＋ＰＶ２）・・・・・（３）
ＶＯＦＦＳＥＴ＜（＋ＮＶ３）−（＋ＰＶ３）・・・・・（４）
ＶＯＦＦＳＥＴ＜（＋ＮＶ４）−（＋ＰＶ４）・・・・・（５）
式（２）〜（５）で示す電位関係を満たすことで、図１５に示すＰ型トランジスタ１３２とＮ型トランジスタ１３４とが同時にオンして最大の貫通電流が流れることが防止され、消費電流を低減することができる。すなわち、本実施の形態のＰ型及びＮ型トランジスタ１３２，１３４のオン、オフ特性を、図１８に示すようにすることができる。
尚、ＶＤＤ、Ｖ１、Ｖ２、Ｖ３、Ｖ４、ＶＬＣＤの電位関係は一般的な液晶駆動電源同様であり、式（６）で示される。
ＶＤＤ＝Ｖ０＞Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４＞Ｖ５＝ＶＣＤＬ・・・・（６）
（電圧分割回路について）
図２は、図１に示す電圧分割回路１０２の一例であり、電源電圧ＶＤＤ（電圧Ｖ０）を供給する第１の給電線１０５と、液晶駆動基準電圧（電圧Ｖ５）を供給する第２の給電線１０６との間に５つの第１の抵抗素子２０１と４つの第２の抵抗素子２０２とが交互に直列接続して構成される。
４つの第２の抵抗素子２０２の抵抗値Ｒ２，Ｒ４，Ｒ６，Ｒ８は、ＶＤＤ−ＶＬＣＤ間電圧をＶＯＰ、抵抗値Ｒ１〜Ｒ９の総和をＲｔとした場合、式（７）、（８）に示される。
Ｒ２＝Ｒ４＝Ｒ６＝Ｒ８＝Ｒａ・・・・・・・・・・・・・（７）
Ｒａ＝ＶＯＦＳＥＴ／（ＶＯＰ／Ｒｔ）・・・・・・・・・（８）
また、第１の抵抗素子２０１の抵抗値Ｒ１，Ｒ３，Ｒ５，Ｒ７，Ｒ９は、電源電圧ＶＤＤ、液晶駆動用基準電圧ＶＬＣＤ間の電圧を、液晶駆動電圧の所望のバイアス比に応じて分割して決定する。以下に液晶駆動電圧のバイアス比を１／５バイアス、電圧Ｖ１〜Ｖ４を電圧（＋ＰＶ１）〜（＋ＰＶ４）を基準とした場合を例にとると、第１の抵抗素子２０１の抵抗値Ｒ１，Ｒ３，Ｒ５，Ｒ７，Ｒ９は式（９）、（１０）に示される。
Ｒ１＝Ｒ３＝Ｒ５＝Ｒ７＝Ｒｔ／５−Ｒａ・・・・・・・・・・（９）
Ｒ９＝Ｒｔ／５・・・・・・・・・・・・・・・・・・・・・・（１０）
図３は、図１に示す電圧分割回路１０２の他の例あり、第１，第２の給電線１０５，１０６間に５つの抵抗素子３０１と４つの可変抵抗素子３０２とを交互に直列接続して構成される。
５つの抵抗素子３０１の抵抗値Ｒ１，Ｒ３，Ｒ５，Ｒ７，Ｒ９は上述した式（９）、（１０）に示される通りである。４つの可変抵抗素子３０２の抵抗値Ｒ２，Ｒ４，Ｒ６，Ｒ８を可変とすることにより、半導体集積回路内の製造ばらつき等によるオフセット電圧ばらつきを吸収可能としている。調整後の各抵抗値Ｒ２，Ｒ４，Ｒ６，Ｒ８は、上述した式（７）を満たすことを条件とする。
（第１，第２のインピーダンス変換回路の構成例について）
図４は、図１に示す第１のインピーダンス変換回路１０３及び第２のインピーダンス変換回路１０４に共用されるインピーダンス回路４００の一例を示している。
このインピーダンス変換回路４００は、停電流回路４０１、Ｐ型差動増幅回路４０２、Ｎ型差動増幅回路４０３及び出力回路４０４を有している。出力回路４０４内には、第１，第２の給電線１０５，１０６間に直列接続された実質的に同一の電流駆動能力を有するＰ型トランジスタ４０５、Ｎ型トランジスタ４０６を有し、各トランジスタ４０５，４０６の間に出力端子ＯＵＴが接続されている。
Ｐ型差動増幅回路４０２とＮ型差動増幅回路４０３のマイナス入力端子は互いに接続され、各プラス入力端子（＋Ｎ，＋Ｐ）には一対の第１，第２の電圧がそれぞれ独立して印加される。
出力回路４０４のＰ型トランジスタ４０５は、そのゲートにＰ型差動増幅回路４０２の出力電圧が印加され、そのソースには電源電圧ＶＤＤが供給される。出力回路４０４のＮ型トランジスタ４０６は、そのゲートにＮ型差動増幅回路４０３の出力電圧が印加され、そのソースに液晶駆動用基準電圧ＶＬＣＤが供給される。Ｐ型トランジスタ４０５とＮ型トランジスタ４０６のドレイン同士は接続され、そこに出力端子ＯＵＴが接続されている。
以下に、図１０を参照して、図４に示すインピーダンス変換回路４００にて電圧Ｖ１のインピーダンス変換を実施する場合について説明をする。
図１０は、図４に示すインピーダンス変換回路４００の出力端子ＯＵＴの出力波形を示している。
図１０中の符号１００１はＮ型トランジスタ４０６の動作期間、符号１００２はＰ型トランジスタ４０５の動作期間、符号１００３はＰ型差動増幅回路４０２及びＮ型差動増幅回路４０３の未動作期間の一例を示す。
図４における出力回路４０４は、図１に図示されるように出力端子ＯＵＴをボルテージフォロワ接続することによって、Ｎ型差動増幅回路４０３はその＋Ｎ端子への入力電圧（＋ＮＶ１）以上の電圧でＮ型トランジスタ４０６をオンさせ、Ｐ型差動増幅回路は＋Ｐ端子への入力電圧（＋ＰＶ１）以下の電圧でＰ型トランジスタ４０５をオンさせる。
この基本動作によると、Ｐ型トランジスタ４０５、Ｎ型トランジスタ４０６共に未動作となる期間（オフ期間）１００３では、ボルテージフォロワ接続によって決められた電圧（＋ＮＶ１）と電圧（＋ＰＶ１）と間の電圧Ｖ１に出力端子ＯＵＴに現れ、出力回路４０４としては最大の貫通電流が生じない状態を維持することができる。
電圧Ｖ１の維持状態から、出力端子ＯＵＴの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（＋ＮＶ１）以上になる場合がある（図１０中の符号１００１参照）。この場合、インピーダンス変換回路４００のマイナス入力端子の電圧も上がるので、Ｎ型差動増幅回路４０３の出力電圧が上がり、Ｎ型トランジスタ４０６がオンする。この結果、出力端子ＯＵＴの電圧が（＋ＮＶ１）以下に下げられる（図１０の１００１の状態）。
そして、出力端子ＯＵＴの電圧が＋Ｎ端子への入力電圧（＋ＮＶ１）と等しくなると、Ｎ型トランジスタ４０６がオフすることにより、電圧ＮＶ１，ＰＶ１間の電圧Ｖ１に収束する。
これとは逆に、出力端子ＯＵＴの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（＋ＰＶ１）以下になる場合がある（図１０中の符号１００２参照）。この場合、インピーダンス変換回路４００のマイナス入力端子の電圧も下がるので、Ｐ型差動増幅回路４０２の出力電圧が下がり、Ｐ型トランジスタ４０７がオンする。この結果、出力端子ＯＵＴの電圧が（＋ＰＶ１）以上に引上げられる（図１０の１００２の状態）。
そして、出力端子ＯＵＴの電圧が＋Ｐ端子への入力電圧（＋ＰＶ１）と等しくなると、Ｐ型トランジスタ４０７がオフすることにより、電圧ＮＶ１，ＰＶ１間の電圧Ｖ１に収束する。
なお、上述の基本動作は他の電圧Ｖ２〜Ｖ４を生成する場合にも同様である。
（第１，第２のインピーダンス変換回路の他の構成例について）
図５は、図１の第１のインピーダンス変換回路１０３の他の例を示す回路図である。この第１のインピーダンス変換回路１０３は、定電流回路５０１、Ｐ型差動増幅回路５０２、Ｎ型差動増幅回路５０３及び出力回路５０４を有している点で、図４に示すインピーダンス変換回路４００と共通する。また、出力回路５０４が、Ｐ型トランジスタ５０５及びＮ型トランジスタ５０６を有する点でも、図４に示すインピーダンス変換回路４００と共通する。図４の回路と相違する点は、出力端子ＯＵＴと第２の給電線１０６との間に接続されたＮ型トランジスタ５０７を有する点である。このＮ型トランジスタ５０７のゲートには定電流回路５０１の出力電圧が印加される。ただし、Ｎ型トランジスタ５０７は可能な限り、定電流量を小さくしたトランジスタである。
図６は、図１の第２のインピーダンス変換回路１０４の他の例を示す回路図である。この第２のインピーダンス変換回路１０４は、定電流回路６０１、Ｐ型差動増幅回路６０２、Ｎ型差動増幅回路６０３及び出力回路６０４を有している点で、図４に示すインピーダンス変換回路４００と共通する。また、出力回路６０４が、Ｐ型トランジスタ６０５及びＮ型トランジスタ６０６を有する点でも、図４に示すインピーダンス変換回路４００と共通する。図４の回路と相違する点は、第１の給電線１０５と出力端子ＯＵＴとの間に接続されたＰ型トランジスタ６０７を有する点である。このＰ型トランジスタ６０７のゲートには定電流回路６０１の出力電圧が印加される。ただし、Ｐ型トランジスタ６０７は可能な限り、定電流量を小さくしたトランジスタである。
次に、図１１、図１２を参照して、図５、図６に示す回路の動作について説明をする。
図１１は、図５のインピーダンス変換回路１０３の出力端子ＯＵＴの出力波形を示した図である。
符号１１０１はＮ型トランジスタ５０６の動作期間、符号１１０２はＰ型トランジスタ５０５の動作期間、符号１１０３はＰ型及びＮ型トランジスタ５０５，５０７共に未動作期間、符号１１０４は定電流用Ｎ型トランジスタ５０７の動作期間（安定期）、符号１１０５は定電流用Ｎ型トランジスタ５０７の動作期間（過渡期）をそれぞれ示す。
図５に示す第１のインピーダンス変換回路１０３の基本動作は図４に示すインピーダンス変換回路４００の基本動作と同一であるが、Ｎ型トランジスタ５０７が定電流回路５０１の出力によって動作している点のみが異なる。すなわち、Ｐ型トランジスタ５０５、Ｎ型トランジスタ５０６が共に未動作である期間（オフ期間）１１０４では、可能な限り定電流量を小さくしたＮ型トランジスタ５０７が動作している。これにより、第１のインピーダンス変換回路１０３の出力端子ＯＵＴの電圧は、入力電圧（＋ＰＶ１）または入力電圧（＋ＰＶ３）側にシフトした電圧Ｖ１またはＶ３に保持される（図１１の符号１１０４の状態）。
この電圧Ｖ１またはＶ３の維持状態より、出力端子ＯＵＴの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（＋ＮＶ１）または（＋ＮＶ３）以上になる場合がある（図１１中の符号１１０１及び図１３，１４中の符号１１０１参照）。この場合、第１のインピーダンス変換回路１０３のマイナス入力端子の電圧も上がるので、Ｎ型差動増幅回路５０３の出力電圧が上がり、Ｎ型トランジスタ５０６がオンする。この結果、出力端子ＯＵＴの電圧が電圧（＋ＮＶ１）または（＋ＮＶ３）以下に下げられる（図１１の１１０１の状態）。
そして、出力端子ＯＵＴの電圧が入力電圧（＋ＮＶ１）または（＋ＮＶ３）と等しくなると、Ｎ型トランジスタ５０６がオフするが、Ｎ型トランジスタ５０７の動作によって出力端子ＯＵＴの電圧はさらに下がり、入力電圧（＋ＰＶ１）または（＋ＰＶ３）とほぼ等しい電圧に収束する（図１１の１１０５の状態）。
これとは逆に、出力端子ＯＵＴの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（＋ＰＶ１）または（＋ＰＶ３）以下になる場合がある（図１１中の符号１１０２及び図１３，１４中の符号１１０２参照）。この場合、第１のインピーダンス変換回路１０３のマイナス入力端子の電圧も下がるので、Ｐ型差動増幅回路５０２の出力電圧が下がり、Ｐ型トランジスタ５０５がオンする。この結果、出力端子ＯＵＴの電圧が（＋ＰＶ１）以上に引き上げられる（図１１の１１０２の状態）。
そして、出力端子ＯＵＴの電圧が＋Ｐ端子への入力電圧（＋ＰＶ１）または（＋ＰＶ３）と等しくなると、Ｐ型トランジスタ５０５がオフし、Ｎ型トランジスタ５０７の安定期の動作によって、出力端子ＯＵＴの電圧は電圧（＋ＰＶ１）または（＋ＰＶ３）の電圧に維持される。
次に、図６に示す第２のインピーダンス変換回路１０４を図１２を参照して説明する。図６に示す第２のインピーダンス変換回路１０４の基本動作は図４に示すインピーダンス変換回路４００の基本動作と同一であるが、Ｐ型トランジスタ６０７が定電流回路６０１の出力によって動作している点のみが異なる。
電圧Ｖ２またはＶ４の維持状態（図１２の参照符号１２０４の状態）より、出力端子ＯＵＴの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（＋ＮＶ２）または（＋ＮＶ４３）以上になる場合がある（図１２中の符号１２０１及び図１３，１４中の符号１２０１参照）。この場合、第２のインピーダンス変換回路１０４のマイナス入力端子の電圧も上がるので、Ｎ型差動増幅回路６０３の出力電圧が上がり、Ｎ型トランジスタ６０６がオンする。この結果、出力端子ＯＵＴの電圧が電圧（＋ＮＶ２）または（＋ＮＶ４）以下に下げられる（図１２の１２０１の状態）。
そして、出力端子ＯＵＴの電圧が入力電圧（＋ＮＶ２）または（＋ＮＶ４）と等しくなると、Ｎ型トランジスタ６０６がオフし、Ｐ型トランジスタ５０７の動作によって、入力電圧（＋ＰＶ２）または（＋ＰＶ４）とほぼ等しい電圧に収束する。
これとは逆に、出力端子ＯＵＴの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（＋ＰＶ２）または（＋ＰＶ４）以下になる場合がある（図１２中の符号１２０２及び図１３，１４中の符号１２０２参照）。この場合、第２のインピーダンス変換回路１０４のマイナス入力端子の電圧も下がるので、Ｐ型差動増幅回路６０２の出力電圧が下がり、Ｐ型トランジスタ６０５がオンする。この結果、出力端子ＯＵＴの電圧が（＋ＰＶ２）または（＋ＰＶ４）以上に引き上げられる（図１２の１２０２の状態）。
そして、出力端子ＯＵＴの電圧が＋Ｐ端子への入力電圧（＋ＰＶ２）または（＋ＰＶ４）と等しくなると、Ｐ型トランジスタ６０５がオフするが、Ｐ型トランジスタ６０７の動作によって出力端子ＯＵＴの電圧はさらに上昇し、Ｐ型トランジスタ６０７の安定期の動作によって、出力端子ＯＵＴの電圧は電圧（＋ＮＶ２）または（＋ＮＶ４）の電圧に維持される。
このように、インピーダンス変換回路から駆動対象である電極へと移動させる必要がある電荷量の極性によって、第１，第２のインピーダンス変換回路１０３，１０４を使い分けている。
（第１，第２のインピーダンス変換回路のさらに別の構成例について）
図４に示すインピーダンス変換回路４００を、その＋Ｎ端子及び＋Ｐ端子への入力電圧の設定を下記のようにすることで、図１に示す第１，第２のインピーダンス変換回路１０３，１０４で使い分けるできる。また、下記の電圧設定は、図５、図６に示す第１，第２のインピーダンス変換回路１０３，１０４にも同様に適用することができる。
液晶駆動電圧のバイアス比を１／５バイアスの場合を例にとると、本例の電圧設定は以下のようになる。
電圧Ｖ１，Ｖ３を出力する図１中の第１のインピーダンス変換回路１０３は、駆動対象である電極からこの第１のインピーダンス変換回路１０３へと移動させる必要がある電荷量は、図１３，１４の符号１１０１，１１０２の比較から、負極性の電荷量の方が、正極性の電荷量に比べて大きい。なぜなら、正の電荷量のは、符号１１０１に示すようにＶ０−Ｖ１またはＶ２−Ｖ３の電位差相当分（１レベル差）であるのに対して、負の電荷量の最大値は符号１１０２に示すようにＶ５−Ｖ１の電位差相当分（４レベル差）となるからである。このため、下記の式（１１）〜（１４）を満たすように電圧に設定する。
＋ＰＶ１＝Ｖ１・・・・・・・・・・・・（１１）
＋ＰＶ３＝Ｖ３・・・・・・・・・・・・（１２）
＋ＮＶ１−Ｖ１＞ＶＯＦＦＳＥＴ・・・・・・・（１３）
＋ＮＶ３−Ｖ３＞ＶＯＦＦＳＥＴ・・・・・・・（１４）
こうすると、第１のインピーダンス変換回路１０３の出力端子ＯＵＴの電圧が、電圧（＋ＰＶ１）または（＋ＰＶ３）以下の電圧から電圧Ｖ１またはＶ３に比較的速く収束するので、その収束に至るまでの間にて第１のインピーダンス変換回路１０３にて消費される電流を少なくできる。
一方、電圧Ｖ２，Ｖ４を出力する図１中の第２のインピーダンス変換回路１０４は、駆動対象である電極からこの第２のインピーダンス変換回路１０４へと移動させる必要がある電荷量は、図１３，１４の符号１２０１，１２０２の比較から、正極性の電荷量の方が、負極性の電荷量に比べて大きい。なぜなら、負の電荷量の最大値は符号１２０２に示すようにＶ５−Ｖ２の電位差相当分（３レベル差）であるのに対して、正の電荷量の最大値は符号１２０１に示すようにＶ０−Ｖ４の電位差相当分（４レベル差）となるからである。このため、下記の式（１５）〜（１８）を満たすように電圧に設定する。
＋ＮＶ２＝Ｖ２・・・・・・・・・・・・（１５）
＋ＮＶ４＝Ｖ４・・・・・・・・・・・・（１６）
＋ＰＶ２−Ｖ２＞ＶＯＦＦＳＥＴ・・・・・・・（１７）
＋ＰＶ４−Ｖ４＞ＶＯＦＦＳＥＴ・・・・・・・（１８）
こうすると、第２のインピーダンス変換回路１０４の出力端子ＯＵＴの電圧が、電圧（＋ＮＶ１）または（＋ＮＶ３）以上の電圧から電圧Ｖ２またはＶ４に比較的速やかに収束するので、その収束に至るまでの間にて第２のインピーダンス変換回路１０４にて消費される電流を少なくできる。
その時の抵抗値については、上述した式（７）〜（８）及び下記の式（１９）に示される。
Ｒ１＋Ｒ２＝Ｒ３＝Ｒ４＋Ｒ５＋Ｒ６＝Ｒ７＝Ｒ８＋Ｒ９＝Ｒｔ／５・・（１９）
（液晶装置及び電子機器の説明）
図１９は、本発明の液晶駆動用電源回路が使用される液晶装置を示している。。この液晶装置は、例えば図１に示す構成を有する液晶駆動用電源回路１３００と、走査電極および信号電極が形成された液晶パネル１３１０と、液晶駆動用電源回路１３００から電源供給を受けて走査電極を駆動する走査電極駆動回路１３２０と、液晶駆動用電源回路１３００から電源供給を受けて信号電極をそれぞれ駆動する信号電極駆動回路１３３０とを有する。
単純マトリクス型液晶装置の場合、走査電極はコモン電極、信号電極はセグメント電極と称されるが、本発明は他の駆動方式例えばアクティブマトリクス型液晶装置にも適用できることは言うまでもない。
また、この液晶装置を有して構成される電子機器としては、この液晶装置をモニターとして用いる各種電子機器、あるいは液晶装置をライトバルブとして用いるプロジェクター等を挙げることができる。特に、本発明では消費電力を低減できることから、携帯電話、モバイルコンピュータ、電子手帳、ゲーム機器、液晶ビューファイダー付きビデオカメラ、デジタルカメラなどの携帯用電子機器に特に有用である。
【図１】
0003614104.tif 000002
【図２】
0003614104.tif 000003
【図３】
0003614104.tif 000004
【図４】
0003614104.tif 000005
【図５】
0003614104.tif 000006
【図６】
0003614104.tif 000007
【図７】
0003614104.tif 000008
【図８】
0003614104.tif 000009
【図９】
0003614104.tif 000010
【図１０】
0003614104.tif 000011
【図１１】
0003614104.tif 000012
【図１２】
0003614104.tif 000013
【図１３】
0003614104.tif 000014
【図１４】
0003614104.tif 000015
【図１５】
0003614104.tif 000016
【図１６】
0003614104.tif 000017
【図１７】
0003614104.tif 000018
【図１８】
0003614104.tif 000019
【図１９】
0003614104.tif 000020