(57)【特許請求の範囲】
【請求項１】
標準電波を受信し、受信した標準電波から標準時刻情報を取り出し、この標準時刻情報によって時計装置を補正するようにした電波時計において、標準時刻情報を区分してブロック単位で取得するブロック取得部と、ブロック毎に情報取得の有無を示す取得判定情報を保持するフラグ部と、複数周期期間にて全てのブロックについて情報取得有りである場合に取得周期を加味して仮時刻情報を生成する仮時刻情報生成部と、前記複数周期期間を少なくとも二回以上実行して得られた仮時刻情報の対比によって時刻情報の正否を判定する判定部と、を備えたことを特徴とする電波時計。
【請求項２】
標準電波を受信し、受信した標準電波から標準時刻情報を取り出し、この標準時刻情報によって時計装置を補正するようにした電波時計において、標準時刻情報を区分してブロック単位で取得するブロック取得部と、ブロック毎に情報取得の有無を示す取得判定情報を保持するフラグ部と、所定周期期間にて全てのブロックについて情報取得有りである場合に取得周期を加味して仮時刻情報を生成する仮時刻情報生成部と、前記所定周期期間を少なくとも二回以上実行して得られた仮時刻情報の対比によって時刻情報の正否を判定する判定部と、前記所定周期期間を可変制御する制御部と、を備えたことを特徴とする電波時計。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、標準電波を受信して正確な時刻を生成することができる電波時計に関する。
【０００２】
【従来の技術】
標準時刻情報（タイムコード）を乗せた標準電波が郵政省通信総合研究所により運用されている。長波帯の標準電波は長波帯ＪＪＹと呼ばれ、４０ＫＨｚの周波数で送出されており、これを受信し検波・復調を行って標準時刻情報を取り出すことにより、正確な日本標準時を得ることができる。このような標準電波を利用した技術としては、特開平１１−３０４９７３号公報（ＩＰＣ：Ｇ０４Ｇ７／０２）に開示された「電波修正時計」などが知られている。
【０００３】
ところで、電波を受信するアンテナの設置状況や標準電波送信アンテナからの距離などの条件による標準電波の受信強度の低下、更には周辺機器からの電磁妨害により、タイムコードにノイズが混入することがある。従来の単純なデコードでは、ノイズによってデコードが行えなくなったり、デコード結果である時刻情報が不正なものとなってしまうことがあった。タイムコードには２ビットのパリティビットが設けられているが、これは分データと時データ専用であり、これだけでは取得情報全ての誤りを検出できない。
【０００４】
【発明が解決しようとする課題】
前記公報に開示された電波修正時計においては、タイムコードを時や分の部分に分割し、分割ブロック毎にデコード結果が不正かどうかを判断し、不正であると判断した分割ブロックについてのみ継続して受信を行うことで受信成功率を高める技術が開示されている。しかしながら、各ブロックにつき逐一正否判定を行うため、ハードウェア構成やソフトウェア構成が複雑化してしまう。
【０００５】
この発明は、上記の事情に鑑み、構成を複雑化することなく受信成功率を高めることができる電波時計を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明の電波時計は、上記の課題を解決するために、標準電波を受信し、受信した標準電波から標準時刻情報を取り出し、この標準時刻情報によって時計装置を補正するようにした電波時計において、標準時刻情報を区分してブロック単位で取得するブロック取得部と、ブロック毎に情報取得の有無を示す取得判定情報を保持するフラグ部と、複数周期期間にて全てのブロックについて情報取得有りである場合に取得周期を加味して仮時刻情報を生成する仮時刻情報生成部と、前記複数周期期間を少なくとも二回以上実行して得られた仮時刻情報の対比によって時刻情報の正否を判定する判定部と、を備えたことを特徴とする。
【０００７】
上記構成においては、複数周期を費やすことで標準時刻情報の全ブロックを得ようとすることになる。すなわち、単周期では何回実行しても標準時刻情報の全ブロックが揃わない（取得できない）ことがあるのに対し、何周期かを費やすことによって標準時刻情報の全ブロックが揃う機会が増えることになる。全ブロックを揃える段階ではその正否判定を行っていない。従って、各ブロックにつき逐一正否判定を行うこととする場合のハードウェア構成やソフトウェア構成の複雑化を回避できる。正否判定は、複数周期期間を少なくとも二回以上実行して得られた仮時刻情報の対比によって行う。
【０００８】
また、この発明の電波時計は、上記の課題を解決するために、標準電波を受信し、受信した標準電波から標準時刻情報を取り出し、この標準時刻情報によって時計装置を補正するようにした電波時計において、標準時刻情報を区分してブロック単位で取得するブロック取得部と、ブロック毎に情報取得の有無を示す取得判定情報を保持するフラグ部と、所定周期期間にて全てのブロックについて情報取得有りである場合に取得周期を加味して仮時刻情報を生成する仮時刻情報生成部と、前記所定周期期間を少なくとも二回以上実行して得られた仮時刻情報の対比によって時刻情報の正否を判定する判定部と、前記所定周期期間を可変制御する制御部と、を備えたことを特徴とする。
【０００９】
上記構成においては、先述した構成と同様、基本的には複数周期を費やすことで標準時刻情報の全ブロックを得ようとすることになる。ただし、標準電波の受信状態が良好であれば、単周期で全ブロックが揃うので、このような場合においては当初は複数周期であった所定周期期間が単一周期に変更され得る。また、当初の複数周期によっても標準時刻情報の全ブロックがなかなか得られないような場合には、当初よりも長い（多い）複数周期に変更される。
【００１０】
また、この発明の電波時計は、標準電波を受信し、受信した標準電波から標準時刻情報を取り出し、この標準時刻情報によって時計装置を補正するようにした電波時計において、標準時刻情報が夏時間か否かを判断する判断手段と、ユーザー操作によって夏時間指定がなされたときには、前記時計装置に対して夏時間補正を指令する一方、前記判断手段にて標準時刻情報が夏時間であると判断された場合には時計装置に対して夏時間補正を行わせないように制御する制御手段と、を備えたことを特徴とする。
【００１１】
上記の構成であれば、標準時刻情報が夏時間であるのに時計装置側で更に夏時間補正を行ってしまう二重補正を回避することができる。
【００１２】
また、この発明の電波時計は、標準電波を受信し、受信した標準電波から標準時刻情報を取り出し、この標準時刻情報によって時計装置を補正するようにした電波時計において、標準時刻情報が夏時間か否かを判断する判断手段と、ユーザー操作によって通常時間指定がなされたときには、前記判断手段にて標準時刻情報が夏時間であると判断された場合に時計装置に対して夏時間を通常時間に補正させる指令を行う制御手段と、を備えたことを特徴とする。
【００１３】
上記の構成であれば、ユーザー設定によって夏時間を通常の時間に戻すことが可能になる。
【００１４】
【発明の実施の形態】
以下、この発明の実施形態を図１乃至図３に基づいて説明する。図１はこの実施形態を示す図であって、ＶＣＲ（ビデオカセットレコーダ）に組み込まれた電波時計の構成を示したブロック図であり、図２は二つの複数周期（前半、後半）の関係を示した説明図であり、図３はタイムコードにおける夏時間に係わる情報を示した説明図である。
【００１５】
図１では、長波帯ＪＪＹを処理する構成を示している。タイムコード（標準時刻情報）を乗せた標準電波はバーアンテナ１を通じて受信部２に入力される。受信部２は４０ＫＨｚの周波数を選定し、この選定した周波数の信号を検波することによってタイムコードを取り出し、これをタイムコード判定部３に供給する。
【００１６】
タイムコード判定部３は、パルス幅が０．２ｓ±５ｍｓであるマーカー（Ｍ）及びポジションマーカー（Ｐ０〜Ｐ５）の検出、パルス幅が０．８ｓ±５ｍｓである２進の“０”の検出、及びパルス幅が０．５ｓ±５ｍｓである２進の“１”の検出を行う。また、タイムコード判定部３は、ポジションマーカー（Ｐ０）とマーカー（Ｍ）とが連続して検出されたときに正分が到来したと判断し、この正分の到来時点から分ビット列（７ビット出力：Ｐ１までの間に存在）、時ビット列（６ビット出力：Ｐ１からＰ２までの間に存在）、通算日ビット列（１０ビット出力：Ｐ２からＰ３を跨いでＰ４までの間に存在）、年ビット列（８ビット出力：Ｐ４からＰ５までの間に存在）、曜日ビット列（３ビット出力：Ｐ５からＰ０までの間に存在）を生成する。この実施形態では、前記各ビット列を各ブロックとする（通算日は２ブロック）。
【００１７】
ここで、標準電波の受信強度や周辺機器からの電磁妨害によってタイムコードにノイズが混入し、パルス幅やパルス間隔に乱れが生じてしまうと、マーカー判断や“０”“１”判断ができないことがある。タイムコード判定部３は、判断できないパルスが存在するブロックについては、これを破棄し、ブロック記憶部へは与えない。また、タイムコード判定部３は、判断できないパルスが存在したときには、エラー発生信号を生成し、このエラー発生信号をブロック判定フラグ制御部４に供給する。
【００１８】
ブロック判定フラグ制御部４は、例えばタイムコード判定部３から正分情報を得てタイムカウントを開始し、タイムコード判定部３からエラー発生信号を受けなければ、上記タイムカウントに従って、フラグ７（全８ビット）の各ビット部分に対し、順次、分フラグ（０ビット目）、時フラグ（１ビット目）、通算日フラグ（２，３ビット目）、年フラグ（４ビット目）、及び曜日フラグ（５ビット目）において各々“１”をセットしていく。一方、タイムコード判定部３からエラー発生信号を受けたときには、正分からの経過時間（上記タイムカウント）によって、分，時等のどのブロックでエラーが生じたのかを判断し、該当ブロックに対応するフラグ部分においては“０”のままとするようになっている。
【００１９】
周期カウント部５は、例えばタイムコード判定部３から正分情報を得てタイムカウントを開始し、現時点が何周期目であるかを示す周期情報を生成する。１周期は６０秒である。また、この実施形態では、４周期を１単位期間とし、１単位期間が終了するとクリア信号を生成してブロック記憶部６の内容及びフラグ７の全ビットを“０”にするようになっている。
【００２０】
ブロック記憶部６は、タイムコード判定部３から与えられた分ブロック、時ブロック、通算日ブロック（２ブロック）、年ブロック、及び曜日ブロックを記憶する。また、各ブロックにつき、それがどの周期において得られたのかを示すことになる周期情報（図では周期取得情報と表記）を周期カウント部５から得て記憶する。例えば、最初の周期においてブロックが得られたのであれば、周期情報は“０”であり、次の周期においてブロックが得られたのであれば、周期情報は“１”であり、更に次の周期においてブロックが得られたのであれば、周期情報は“２”という具合になる。また、１単位期間（４周期）において、或るブロックの記憶が実行された場合（対応フラグ部が“１”となった場合）は、そのブロックの書換えは行わず、対応フラグ部が“０”であるブロックについてのみ、タイムコード判定部３から供給されるブロックを記憶する。
【００２１】
フラグ判定部８は、１単位期間において、フラグ７の０ビット目から５ビット目までが全て“１”になったかどうかを判断し、全てが“１”になったときに記憶許可信号を生成してこれを仮時刻記憶部９に与える。
【００２２】
仮時刻記憶部９は、第１の１単位期間において前記ブロック記憶部６から得た時刻（取得周期情報に基づいて分ブロックを修正済み）を第１仮時刻として記憶し、第２の１単位期間において前記ブロック記憶部６から得た時刻（取得周期情報に基づいて分ブロックを修正済み）を第２仮時刻として記憶する。ここで、仮時刻については何ら正否判断は行われておらず、例えば、分ブロックが７０分を示しているような場合もあり得る。また、仮時刻をビット列のままとせずに、デコードを行った上で記憶しておくようにしてもよい。
【００２３】
図２は第１の１単位期間（前半）と第２の１単位期間（後半）との関係を示している。この図の例では、第１の１単位期間は７時２１分から７時２５分までの間であり、第２の１単位期間は７時２５分から７時２９分までの間であった場合を示している。
【００２４】
時刻情報生成部１０は、仮時刻記憶部９から第１仮時刻と第２仮時刻とを取得し、両情報に基づいて正否判断を行い、正しいと判断したときには各ブロックに対するデコードを行って時刻情報を生成する。図２に基づいて正否判断の処理を説明すると、第１仮時刻における分は２４分であり、第２仮時刻における分は２８分であり、その差異は４分となるはずである。また、時や通算日や曜日は基本的には一致するはずである。一方、仮時刻における分情報が誤っていれば、その差異は４分とはならない。また、時や通算日や曜日は不一致となる。従って、時刻情報生成部１０は、第１仮時刻と第２仮時刻との分の差異として“４”という結果を得るとともに時や通算日について同一という結果を得たときに時刻情報は正しいと判断する。なお、上記の例では分情報については連続性判断を行い、時や通算日等については一致判断を行ったが、時や通算日等についても連続性判断を行うようにしてもよい。また、仮時刻がデコード後のものであれば、デコード後の時刻情報に基づいて連続性判断や一致判断を行うこととなる。
【００２５】
時計装置１１は、自らが時を刻む機能を備えるとともに、時刻情報生成部１０から時刻情報が与えられたときには、当該時刻に補正する機能を備える。時計装置１１が出力する時刻はマイクロコンピュータ１２に与えられる。
【００２６】
仮時刻を取得するための１単位期間は、この実施形態では４周期であり、このように複数周期を費やすことで標準時刻情報の全ブロックを得ようとしている。すなわち、単周期では何回実行しても標準時刻情報の全ブロックが揃わない（取得できない）ことがあるのに対し、何周期かを費やすことによって標準時刻情報の全ブロックが揃う機会が増えることになる。そして、全ブロックを揃える段階ではその正否判定（時刻の正さの判定）は行っておらず、タイムコード判定（パルスの正さ判定）を行っているだけである。従って、各ブロックにつき逐一正否判定を行うこととする場合のハードウェア構成やソフトウェア構成の複雑化を回避したものとなっている。特に、マイクロコンピュータ（ＶＣＲの制御を行う）１２がタイムコード判定やブロック判定フラグ制御等をソフトウェアにて担うこことする場合には、主たるＶＣＲ制御に影響を与えないように短時間で処理することが必要であり、前記の正否判定を行うことによる負荷を軽減することになるこの発明は、このようなソフトウェア処理による場合に一層効果的となる。
【００２７】
マイクロコンピュータ１２は、ＶＣＲ処理部１３に対する各種制御を行う。そして、この実施形態においては、操作部１４において夏時間指定がなされたときには、時計装置１１に対して夏時間補正を指令するのであるが、標準時刻情報自体が夏時間であるときには、時計装置１１に対して夏時間補正を行わせないように制御する。
【００２８】
ここで、夏時間情報は、タイムコードにおける予備ビット（２ビット：ＳＵ１，ＳＵ２）を利用するものであり、将来的に夏時間情報としての意味を持たせる場合は、図３に示すごとくなる。一方、ＶＣＲにおいては、ユーザー操作により、独自に時間を進める処理を行うことで夏時間を作りだすことがあり得る。従って、ユーザー操作により夏時間を作りだすこととした場合において、夏時間が送信されてくるようになると、二重補正が行われてしまうことになる。そこで、操作部１４において夏時間指定がなされたときには、時計装置１１に対して夏時間補正を指令し、タイムコード判定部１１において得られた予備ビットにおけるＳＵ２が“１”か“０”かを判断し、“１”の場合には夏時間実施中であるので、時計装置１１に対して夏時間補正を行わせないように制御することで二重補正を防止している。
【００２９】
また、標準時刻情報として夏時間が送られてくる場合でも、通常時刻が欲しいとすることも考えられ、この要求に応えるために、例えば、通常時刻指定ボタンを操作部１４に設けておき、このボタンが操作されたときには、予備ビットにおけるＳＵ２が“１”か“０”かを判断し、“１”の場合には夏時間実施中であるので、時計装置１１に対して時間を遅らせる逆補正を実行させて通常時刻を生成するようにしてもよい。
【００３０】
また、この実施形態では、１単位期間を４周期（４分）としたが、これに限るものではない。また、１単位期間を固定せずに可変としてもよい。例えば、マイクロコンピュータ１２は時刻情報生成部１０から正否判断を取得し、正しい標準時刻情報が得られないことが長く続いたと判断した場合、或いはフラグ判定部８の記憶許可信号を取得し、この記憶許可信号が得られないことが長く続いたと判断した場合に、１単位期間を５周期或いは１０周期というように長くなる方向に変更するよう周期カウント部５及び時刻情報生成部１０（分の差異判定用）に指令を与える。１単位周期が長くなれば各ブロックにおいてコード取得の機会が増えることになり、正しい標準時刻情報が得られる機会も増えることになる。一方、正しい標準時刻情報が予定通りに取得できたり、記憶許可信号が１単位期間を待たずに取得できているときには、１単位期間が短くなる方向（１単位期間を単周期とする場合も含む）に変更するよう周期カウント部５及び時刻情報生成部１０に指令を与える。このような期間変更制御により、当該電波時計が置かれる場所においての最適な１単位期間が自動設定されることになる。なお、ユーザー設定によって１単位期間が変更されるようにしてもよい。
【００３１】
また、この実施形態では、電波時計がＶＣＲに組み込まれた構成を示したが、電波時計単体、或いは他の装置に組み込まれて動作する構成としてもよいものである。
【００３２】
【発明の効果】
以上説明したように、この発明によれば、標準時刻情報をブロック分割し、複数周期を費やして全ブロックを得ようとするものであり、しかも全ブロックの取得の段階では正否判断を行わないため、比較的簡単なハードウェア構成或いはソフトウェア構成としつつ受信成功の確率を高めることができる。また、所定周期期間を可変制御する構成であれば、電波時計が置かれる場所においての最適な所定周期を設定することが可能になる。また、夏時間に対する制御を行う構成においては、標準時刻情報が夏時間であるのに時計装置側で更に夏時間補正を行ってしまう二重補正を回避し、また、ユーザー設定によって夏時間を通常の時間に戻すことができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施形態の電波時計のブロック図である。
【図２】この実施形態の二つの複数周期の関係を示した説明図である。
【図３】タイムコードにおける夏時間に係わる情報を示した説明図である。
【符号の説明】
１    バーアンテナ
２    受信部
３    タイムコード判定部
４    ブロック判定フラグ制御部
５    周期カウント部
６    ブロック記憶部
７    フラグ
８    フラグ判定部
９    仮時刻記憶部
１０  時刻情報生成部
１１  時計装置
１２  マイクロコンピュータ
【図１】
0003609705.tif 000002
【図２】
0003609705.tif 000003
【図３】
0003609705.tif 000004