(57)【特許請求の範囲】
【請求項１】
キャリア用基板と、該キャリア用基板表面の導電パターンに、表面に形成された金属バンプがフェースダウンで接続される半導体素子と、前記キャリア用基板と前記半導体素子の隙間にアンダーフィル樹脂が充填されるとともに前記半導体素子全体および前記アンダーフィル樹脂を含む前記キャリア用基板表面を被覆するオーバーコート樹脂からなる半導体パッケージにおいて、前記アンダーフィル樹脂に含有するフィラーの粒径が前記キャリア用基板表面と前記半導体素子表面の間隔より大きく、前記キャリア用基板と前記半導体素子の隙間には前記フィラーを含まない前記アンダーフィル樹脂により充填され、かつ前記隙間の外周は前記フィラーを含む前記アンダーフィル樹脂で覆われ、前記半導体素子全体および前記アンダーフィル樹脂を含む前記キャリア用基板表面が前記オーバーコート樹脂で覆われていることを特徴とする半導体パッケージ。
【請求項２】
キャリア用基板表面の導電パターンに半導体素子表面に形成した金属バンプをフェースダウンで接続する工程と、前記キャリア用基板表面と前記半導体素子表面の間隔より粒径が大きいフィラーを含有するアンダーフィル樹脂を用いて前記キャリア用基板表面と前記半導体素子の隙間に前記アンダーフィル樹脂を充填することにより、前記隙間には前記フィラーを含まない前記アンダーフィル樹脂を充填し、かつ前記隙間以外の外周は前記フィラーを含む前記アンダーフィル樹脂で被覆する工程と、前記半導体素子全体および前記アンダーフィル樹脂を含む前記キャリア用基板表面をオーバーコート樹脂で被覆する工程とを含むことを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子に形成したバンプがキャリア用基板にフェースダウンボンディングされて成る半導体パッケージにおいて、特にパッケージング後の半導体集積回路の特性変動を小さくできる半導体パッケージの構造およびその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体パッケージの一例として、ＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒ）構造の半導体パッケージの断面図を図３に示す。
図３において、チップ状の半導体素子１の各電極に設けられた金属バンプ２が、キャリア用基板３の第１層基板３ａ表面に設けられている導電パタ一ン４と電気的に接続されるようにフェースダウンボンディングされている。第１層基板３ａの裏面側には第２層基板３ｂが貼着されており、導電パターン４と電気的に接続するようにその側壁から裏面にかけて導電性の外部接続端子（ランド用パターン）５が設けられている。半導体素子１とキャリア用基板３との隙間はフィラー６を含むアンダーフィル樹脂７で充填され、全体をアンダーフィル樹脂７と同様にフィラー６を含むオーバーコート樹脂８で被覆された構造となっている。（低弾性樹脂膜９については後述する。）
【０００３】
図３の半導体パッケージの製造方法は、半導体素子１の金属バンプ２を超音波熱圧着によりキャリア用基板３の導電パターン４にフェースダウンボンディングした後、半導体素子１とキャリア用基板の隙間よりも小さい粒径のフィラー６を含むアンダーフィル樹脂７をディスペンス装置などを使用して前記隙間に注入・充填し、全体をアンダーフィル樹脂７と同様にフィラー６を含むオーバーコート樹脂８をポッティング法を使って封止し硬化する方法で行われている。
ここで、フィラー６を添加した樹脂を使用することにより、半導体装置の耐湿性や放熱性を向上させることができる。
【０００４】
一方、このような半導体パッケージの構造および製造方法では、樹脂を硬化する場合の熱処理時に、半導体素子１とキャリア用基板３の隙間に充填されたフィラー６を含むアンダーフィル樹脂７と半導体素子１との熱膨張係数差などに基づき、半導体素子１にストレスが加わり、半導体素子１の特性が変動してしまうという問題がある。
【０００５】
このような特性の変動を抑制するため、図３に示されるように、半導体素子１の表面に低弾性樹脂膜９を形成して、樹脂の熱硬化収縮での影響を緩和する構造のものも用いられている。
【０００６】
【発明が解決しようとする課題】
従来のような半導体パッケージおよびその製造方法では、樹脂を硬化する場合の熱処理時に、フィラー６を含むアンダーフィル樹脂７から半導体素子１にストレスが加わり、半導体素子の特性が変動してしまうという問題がある。
一方、アンダーフィル樹脂７の成分からフィラー６を除去すればパッケージ単体としては低弾性となるが、反りの発生による組立の難しさ、およびパッケージの放熱性低下や、吸湿に弱くなるといった問題がある。
【０００７】
また、半導体素子１の表面に低弾性樹脂膜９を形成する場合、ウェハプロセスのどこかで追加工程を設けないと実現することができないため、コストアップに繋がるという問題がある。
本発明はこのような問題を解決するためになされたもので、特性のバラツキが少なく、かつ、小型の半導体パッケージおよびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体パッケージは、キャリア用基板と、該キャリア用基板表面の導電パターンに、表面に形成された金属バンプがフェースダウンで接続される半導体素子と、前記キャリア用基板と前記半導体素子の隙間にアンダーフィル樹脂が充填されるとともに前記半導体素子全体および前記アンダーフィル樹脂を含む前記キャリア用基板表面を被覆するオーバーコート樹脂からなる半導体パッケージにおいて、前記アンダーフィル樹脂に含有するフィラーの粒径が前記キャリア用基板表面と前記半導体素子表面の間隔より大きく、前記キャリア用基板と前記半導体素子の隙間には前記フィラーを含まない前記アンダーフィル樹脂により充填され、かつ前記隙間の外周は前記フィラーを含む前記アンダーフィル樹脂で覆われ、前記半導体素子全体および前記アンダーフィル樹脂を含む前記キャリア用基板表面が前記オーバーコート樹脂で覆われていることを特徴とするものである。
また、本発明の半導体パッケージの製造方法として、キャリア用基板表面の導電パターンに半導体素子表面に形成した金属バンプをフェースダウンで接続する工程と、前記キャリア用基板表面と前記半導体素子表面の間隔より粒径が大きいフィラーを含有するアンダーフィル樹脂を用いて前記キャリア用基板表面と前記半導体素子の隙間に前記アンダーフィル樹脂を充填することにより、前記隙間には前記フィラーを含まない前記アンダーフィル樹脂を充填し、かつ前記隙間以外の外周は前記フィラーを含む前記アンダーフィル樹脂で被覆する工程と、前記半導体素子全体および前記アンダーフィル樹脂を含む前記キャリア用基板表面をオーバーコート樹脂で被覆する工程とを含むことを特徴とするものである。
【０００９】
【作用】
本発明による半導体パッケージおよび製造方法を適用することにより、半導体素子とキャリア用基板の隙間が小さくなり組立工程で最も特性変動に影響を与える樹脂に関してチップ面への絶対量を少なくすることが出来る。またフィラーを大きくすることにより、キャリア基板と半導体素子の隙間へはフィラーを除くエポキシ樹脂成分と応力緩和剤成分が充填されることになり、低弾性構造が実現される。
そのため、製造工程で樹脂熱硬化収縮時のストレスがかかっても、そのストレスを緩和することができ、特性の変動を抑制できる。
【００１０】
【発明の実施の形態】
本発明による半導体パッケージの構造の一例として、ＬＣＣ構造の半導体パッケージの断面図を図１に示す。
半導体パッケージのキャリア用基板３は、たとえばアルミナセラミック基板などからなる絶縁基板に銅などの金属メッキ層などにより導電パターン４が形成された第１層基板３ａと、導電パターン４から側壁を経て裏面側に電気的に接続されるように銅などの金属メッキ層からなる外部電極端子（ランド用パターン）５が形成された第２層基板３ｂとから形成されている。このキャリア用基板３は、第１層基板３ａと第２層基板３ｂとの２層構造であるが、１層あるいは３層以上の接合で形成したものでもよい。
【００１１】
半導体素子１の金属バンプ２を、キャリア用基板３表面の導電パターン４に、フェースダウンボンディングすることにより、キャリア用基板３の側壁を経てその裏面側に導出される外部接続端子５に電気的に接続され、実装基板などにマウントできる構造になっている。
【００１２】
半導体素子１とキャリア用基板３の隙間(ギャップ)の間隔は例えば２５μｍにする。なお、この間隔はフリップチップ下のボイド発生を防ぐ為、チップ面積等を考慮してフィラー１０を除くアンダーフィル樹脂７が隙間に充填されるだけの最小限の高さを確保する必要があるとともに、特性変動に影響を与える樹脂のチップ面への絶対量を少なくすることも考慮し、例えば、１０〜３０μｍ程度であれば良い。
【００１３】
一方、アンダーフィル樹脂７に含まれるフィラー１０の粒径は半導体素子１とキャリア用基板３の隙間より大きいもの（例えば３０μｍ）を使用するようにする。これにより、注入時にフィラー１０が隙間にせき止められ、半導体素子１とキャリア用基板３の隙間にはフィラー１０を除くエポキシ樹脂成分とシリコーン等の応力緩和剤成分のみの樹脂が充填されており、一方、半導体素子１とキャリア用基板３の隙間以外の周辺の樹脂にはせき止められたフィラー１０を含んでいることになる。
そして半導体素子１を含むキャリア用基板３表面全体は、フィラー６を含むエポキシ樹脂などのオーバーコート樹脂８で被覆されている。なお、オーバーコート樹脂８のフィラー６の粒径は特に規定しなくても良い。
【００１４】
次に本発明の具体的な製造方法の例を示す。
図１のキャリア用基板３の第１層基板３ａは、たとえばヤング率の高いアルミナセラミック基板などからなる絶縁基板を用い、導電ぺ一ストあるいは銅などの金属メッキ層などにより導電パターン４を形成する。一方、第２層基板３ｂは、同じくアルミナセラミック基板などからなる絶縁基板を用い、側壁を経て裏面側に電気的に接続されるように銅などの金属メッキ層からなる外部電極端子（ランド用パターン）５を形成し、第１層基板３ａとラミネート工法などで貼着することで、導電パターン４から外部接続端子５まで電気的に接続されたキャリア用基板３を形成する。キャリア用基板３は、第１層基板３ａと第２層基板３ｂとの接合により形成したが、１層あるいは３層以上の接合で形成したものでもよい。
【００１５】
半導体集積回路が形成されたベアチップ状の半導体素子１表面の各電極には金などからなる金属バンプ２を設け、金属バンプ２をキャリア用基板３の表面側の導電パターン４に、超音波熱圧着によりフェースダウンボンディングを行う。
なお、図１では１個の半導体素子１のみ示しているが、この段階では、キャリア用基板３は集合基板として、マトリックス状に複数の半導体素子１がフェイスダウンボンディングされる。
【００１６】
ここで、金属バンプ２の高さは、半導体素子１とキャリア用基板３の隙間(ギャップ)の間隔が例えば２５μｍになるような高さに形成する。なお、この間隔はフリップチップ下のボイド発生を防ぐ為、チップ面積等を考慮してフィラー１０を除くアンダーフィル樹脂７が隙間に充填されるだけの最小限の高さを確保する必要があるとともに、特性変動に影響を与える樹脂のチップ面への絶対量を少なくすることも考慮し、例えば、１０〜３０μｍであれば良い。
【００１７】
次に、半導体素子１とキャリア用基板３の隙間にディスペンス装置を使用してアンダーフィル樹脂７を注入、硬化して封止を行う。このときアンダーフィル樹脂７に含まれるのフィラー１０の粒径は、半導体素子１とキャリア用基板３の隙間より大きい、例えば３０μｍのものを用いる。
【００１８】
このことで注入時に隙間に制限されるような形でシリカまたはアルミナなどからなるフィラー１０がせき止められ、半導体素子１とキャリア用基板３の隙間にはフィラー１０を除くエポキシ樹脂成分とシリコーン等の応力緩和剤成分のみの樹脂が充填される。一方、半導体素子１とキャリア用基板３の隙間以外の周辺の部分の樹脂には隙間によりせき止められたフィラー１０を含んでいるため、耐湿性や放熱性などの信頼性の問題も防ぐことが出来る。
【００１９】
そして半導体素子１を含むキャリア用基板３表面全体を、フィラー６を含むエポキシ樹脂などによるオーバーコート樹脂８でポッティング法などを使って被覆後硬化させる。なお、オーバーコート樹脂８のフィラー６の粒径は特に規定しなくて良い。
最後に、この段階では集合基板状になっているため、個別の半導体パッケージにダイシングして分割することで本発明のＬＣＣ構造の半導体パッケージが形成される。
【００２０】
図１では、ＬＣＣ構造の半導体パッケージの例を挙げたが、本発明の構造およびその製造方法は、このパッケージにこだわるものではなく、半導体素子をキャリア用基板にフェイスダウンで接続する構造のパッケージであれば適用することができる。
【００２１】
図２に、シャントレギュレータの半導体素子を使って、従来の構造と本発明の構造でパッケージを組み立てて、基準電圧分布を比較したデータを示す。
本発明の構造での基準電圧の特性のバラツキは、従来構造の約５０％であり、半導体素子本来のピーク値（１．２２５Ｖ）からのずれもほとんどなくなっていることがわかる。
【００２２】
【発明の効果】
本発明の半導体パッケージの構造およびその製造方法により、組立工程で樹脂熱硬化収縮時のストレスがかかっても、そのストレスが緩和されるため、半導体装置の特性の変動を抑制でき、半導体素子上に低弾性樹脂膜を形成する必要がなくなりコストが上昇するという問題も発生しない。
以上のように、本発明によれば、半導体装置の製品コストを下げるとともに特性バラツキが少なく、かつ、小型の半導体装置およびその製造方法を提供することが出来る。
【図面の簡単な説明】
【図１】本発明によるＬＣＣ構造の半導体パッケージの断面図である。
【図２】本発明と従来の半導体パッケージでのシャントレギュレータの基準電圧分布である。
【図３】従来のＬＣＣ構造の半導体パッケージの断面図である。
【符号の説明】
１．  半導体素子
２．  金属バンプ
３．  キャリア用基板
３ａ．第１層基板
３ｂ．第２層基板
４．  導電パターン
５．  外部接続端子
６、１０  フィラー
７．  アンダーフィル樹脂
８．  オーバーコート樹脂
９．  低弾性樹脂膜
【図１】
0003650748.tif 000002
【図２】
0003650748.tif 000003
【図３】
0003650748.tif 000004