(57)【特許請求の範囲】
【請求項１】
導体配線が絶縁層を介して多層に形成されて成る多層基板の一面側が、搭載される半導体素子の電極端子と接続されるように、半導体素子用パッドが露出する半導体素子搭載面であり、且つ前記多層基板の他面側が、外部接続端子用パッドが露出する外部接続端子装着面である半導体装置用多層基板において、
該半導体素子用パッドと外部接続端子用パッドとが、前記絶縁層の各々に形成された導体配線及びパッドの少なくとも一方と各絶縁層を貫通するヴィアとによって電気的に接続されており、
前記絶縁層の各々に形成された全てのヴィアが、前記絶縁層の外部接続端子装着面側に開口されていると共に、前記絶縁層の半導体素子搭載面側に形成された導体配線又はパッドの外部接続端子装着面側の内面によって底面が形成された、開口面積が底面面積よりも大となる円錐台状の凹部に形成されていることを特徴とする半導体装置用多層基板。
【請求項２】
半導体素子搭載面の周縁部に金属枠体が装着されている請求項１記載の半導体装置用多層基板。
【請求項３】
ヴィアが、絶縁層に形成された円錐台状の凹部の内壁面に沿って凹状に形成された金属層から成る請求項１又は請求項２記載の半導体装置用多層基板。
【請求項４】
ヴィアが、絶縁層に形成された円錐台状の凹部内に、円錐台状に充填された金属から成る請求項１又は請求項２記載の半導体装置用多層基板。
【請求項５】
半導体素子用パッドが、少なくとも二層のめっき金属層によって形成され、搭載される半導体素子の電極端子と当接するめっき金属層が、貴金属から成る請求項１〜４のいずれか一項記載の半導体装置用多層基板。
【請求項６】
半導体素子用パッドが、少なくとも二層のめっき金属層によって形成され、搭載される半導体素子の電極端子と当接するめっき金属層が、前記半導体素子の電極端子と半導体素子用パッドとを電気的に接続するリフロー工程において溶融する低融点金属から成る請求項１〜４のいずれか一項記載の半導体装置用多層基板。
【請求項７】
搭載される半導体素子の電気端子と当接する半導体素子用パッドにコンデンサが作り込まれている請求項１〜６のいずれか一項記載の半導体装置用多層基板。
【請求項８】
導体配線が絶縁層を介して多層に形成されて成る多層基板の一面側が、搭載される半導体素子の電極端子と接続されるように、半導体素子用パッドが露出する半導体素子搭載面であり、且つ前記多層基板の他面側が、外部接続端子用パッドが露出する外部接続端子装着面である半導体装置用多層基板を製造する際に、
該半導体素子用パッドが形成される半導体素子搭載面側から前記外部接続端子用パッドが形成される外部接続端子装着面側に順次導体配線及び絶縁層を形成すると共に、
前記導体配線及び絶縁層を順次形成する際に、前記絶縁層の半導体素子搭載面側に形成する導体配線及びパッドの少なくとも一方と、前記絶縁層の外部接続端子装着面側に形成する導体配線及びパッドの少なくとも一方とを、前記絶縁層を貫通して電気的に接続するヴィアを、前記絶縁層の外部接続端子装着面側に開口され、且つ前記絶縁層の半導体素子搭載面側に形成された導体配線及びパッドの少なくとも一方の外部接続端子装着面側の内面が底面に露出する、開口面積が底面面積よりも大の円錐台状の凹部に形成することを特徴とする半導体装置用多層基板の製造方法。
【請求項９】
半導体素子用パッドを覆う絶縁層を金属板の一面側に形成した後、
前記絶縁層の表面に開口され、且つ前記半導体素子用パッドが底面に露出された、開口面積が底面面積よりも大の円錐台状の凹部にヴィアを形成すると共に、前記凹部の周縁部を形成する絶縁層の表面に所定の導体配線及びパッドの少なくとも一方を形成し、
次いで、外部接続端子装着層を形成した後、前記金属板をエッチングして除去することによって半導体素子搭載用層を形成する請求項８記載の半導体装置用多層基板の製造方法。
【請求項１０】
金属板の一面側に、前記金属板をエッチングするエッチング液によって実質的にエッチングされない金属から成る金属層を形成した後、
前記金属層上に形成した半導体素子用パッドを覆う絶縁層の表面に開口され、且つ前記半導体素子用パッドが底面に露出された、開口面積が底面面積よりも大の円錐台状の凹部にヴィアを形成すると共に、前記凹部の周縁部を形成する絶縁層の表面に所定の導体配線及びパッドの少なくとも一方を形成し、
次いで、外部接続端子装着層を形成した後、前記金属板及び金属層をエッチングして除去することによって半導体素子搭載用層を形成する請求項８記載の半導体装置用多層基板の製造方法。
【請求項１１】
金属板の一面側に、前記金属板をエッチングするエッチング液によって実質的にエッチングされない樹脂から成る樹脂層を形成した後、
前記金属板上に形成した半導体素子用パッドを覆う樹脂層の表面に開口され、且つ前記半導体素子用パッドが底面に露出された、開口面積が底面面積よりも大の円錐台状の凹部にヴィアを形成すると共に、前記凹部の周縁部を形成する樹脂層の表面に所定の導体配線及びパッドの少なくとも一方を形成し、
次いで、外部接続端子装着層を形成した後、前記金属板をエッチングして除去することによって半導体素子搭載用層を形成する請求項８記載の半導体装置用多層基板の製造方法。
【請求項１２】
金属板をエッチングして除去する際に、半導体素子搭載面の周縁部に金属枠体が形成されるように、前記金属板をエッチングする請求項８〜１１のいずれか一項記載の半導体装置用多層基板の製造方法。
【請求項１３】
得られた半導体装置用多層基板の周縁部に、金属製の枠体を別体に形成して接合する請求項８〜１１のいずれか一項記載の半導体装置用多層基板の製造方法。
【請求項１４】
ヴィアを形成する際に、絶縁層に形成した円錐台状の凹部の内壁面に沿って凹状の金属層を電解めっきによって形成する請求項８〜１３のいずれか一項記載の半導体装置用多層基板の製造方法。
【請求項１５】
ヴィアを形成する際に、絶縁層に形成した円錐台状の凹部に円錐台状のヴィアを電解めっきによって金属を充填して形成する請求項８〜１３のいずれか一項記載の半導体装置用多層基板の製造方法。
【請求項１６】
半導体素子用パッドを、少なくとも二層のめっき金属層によって形成し、その際に、搭載する半導体素子の電極端子と当接するめっき金属層を貴金属めっきによって形成する請求項８〜１５のいずれか一項記載の半導体装置用多層基板の製造方法。
【請求項１７】
半導体素子用パッドを、少なくとも二層のめっき金属層によって形成し、その際に、搭載する半導体素子の電極端子と当接するめっき金属層を、前記半導体素子の電極端子と半導体素子用パッドとを電気的に接続するリフロー工程において溶融する低融点金属によって形成する請求項８〜１５のいずれか一項記載の半導体装置用多層基板の製造方法。
【請求項１８】
半導体素子用パッドを形成する際に、コンデンサを作り込む請求項８〜１７のいずれか一項記載の半導体装置用多層基板の製造方法。
【請求項１９】
絶縁層を介して多層に形成された導体配線が前記絶縁層を貫通するヴィアによって電気的に接続されて成る多層基板の一面側が、搭載される半導体素子の電極端子と接続されるように、半導体素子用パッドが露出する半導体素子搭載面であり、且つ前記多層基板の他面側が、外部接続端子用パッドが露出する外部接続端子装着面である半導体装置用多層基板を製造する際に、
該半導体素子用パッドを、金属板の一面側に形成した、前記金属板をエッチングするエッチング液によって実質的にエッチングされない金属から成る金属層上に形成した後、前記半導体素子用パッドを覆う絶縁層を形成し、
次いで、前記絶縁層の表面に開口され且つ前記半導体素子用パッドが底面に露出された、開口面積が底面面積よりも大の円錐台状の凹部を形成した後、前記絶縁層の表面に導体配線を形成すると共に、前記凹部内に前記ヴィアを形成し、
更に、前記外部接続端子装着面の方向に、順次前記絶縁層、導体配線及びヴィアを形成した後、前記外部接続端子用パッドを形成し、
その後、前記半導体素子用パッドを露出すべく、前記金属板をエッチングによって除去した後、前記金属層を除去することを特徴とする半導体装置用多層基板の製造方法。
【請求項２０】
半導体素子用パッドを、金属板の一面側に、前記金属板をエッチングするエッチング液によって実質的にエッチングされない金属から成る金属層上に樹脂層を形成した後、前記樹脂層に形成した半導体素子用パッド形成用の凹部内に、前記金属層を給電層とする電解めっきによって形成する請求項１９記載の半導体装置用多層基板の製造方法。
【請求項２１】
絶縁層を介して多層に形成された導体配線が、前記絶縁層を貫通するヴィアによって電気的に接続されて成る多層基板の一面側が、搭載される半導体素子の電極端子と接続されるように、半導体素子用パッドが露出する半導体素子搭載面であり、且つ前記多層基板の他面側が、外部接続端子用パッドが露出する外部接続端子装着面である半導体装置用多層基板を製造する際に、
該半導体素子用パッドとして、金属板の一面側に形成した、前記金属板に接触する金属層を金層とする二層構造の半導体素子用パッドを絶縁層によって覆い、
前記絶縁層の表面に開口され且つ前記半導体素子用パッドが底面に露出された、開口面積が底面面積よりも大の円錐台状の凹部を形成した後、前記絶縁層の表面に導体配線を形成すると共に、前記凹部内に前記ヴィアを形成し、
次いで、前記外部接続端子装着面の方向に、順次前記絶縁層、導体配線及びヴィアを形成した後、前記外部接続端子用パッドを形成し、
その後、前記半導体素子用パッドの金層を露出すべく、前記金属板をエッチングによって除去することを特徴とする半導体装置用多層基板の製造方法。
【請求項２２】
半導体素子用パッドとして、金属板の一面側に、前記金属板をエッチングするエッチング液によって実質的にエッチングされない樹脂層を形成した後、前記樹脂層に形成した半導体素子用パッド形成用の凹部内に、前記金属板に接触する金属層を金層とする二層構造の半導体素子用パッドを形成し、
次いで、前記樹脂層を形成する樹脂と同一の樹脂を用い、前記樹脂層と一体化した絶縁層によって、前記半導体素子用パッドを覆う請求項２１記載の半導体装置用多層基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置用多層基板及びその製造方法に関し、更に詳細には導体配線が絶縁層を介して多層に形成されて成る多層基板の一面側が、搭載される半導体素子の電極端子と接続される半導体素子用パッドが形成された半導体素子搭載面であり、且つ前記多層基板の他面側が、外部接続端子用パッドが形成された外部接続端子装着面である半導体装置用多層基板及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置に用いる半導体装置用多層基板には、図１８に示す半導体装置用多層基板（以下、単に多層基板と称することがある）がある。図１８に示す多層基板は、コア基板としての樹脂基板１０２を貫通するスルーホールヴィア１１０、１１０・・によって、樹脂基板１０２の両面に形成された上層部１０６ａ及び下層部１０６ｂの各々に形成された導体配線１０４、１０４・・等は電気的に接続されている。
また、上層部１０６ａ及び下層部１０６ｂの各層においても、樹脂製の絶縁層の両面に形成された導体配線１０４、１０４・・等の電気的な接続は、各絶縁層を貫通して形成されたヴィア１１８、１１８・・によってなされている。
更に、上層部１０６ａの最上層には、搭載される半導体素子１２０の電極端子１２２、１２２・・と電気的に接続されるパッド１２４、１２４・・が形成されており、かかる最上層の上面は、パッド１２４、１２４・・を除きソルダレジスト１２６によって覆われている。
一方、下層部１０６ｂの最下層には、外部接続端子としてのはんだボール１２８、１２８・・が装着されるパッド１３０、１３０・・が形成されており、かかる最下層の下面は、パッド１３０、１３０・・を除きソルダレジスト１３２によって覆われている。
【０００３】
図１８に示す半導体装置用多層基板は、図１９に示すビルドアップ法によって製造できる。かかるビルドアップ法によれば、図１８に示す上層部１１６ａと下層部１１６ｂとは同時に形成される。このため、図１９では、上層部１１６ａの形成工程を示し、下層部１１６ｂの形成工程を省略した。
図１９に示す製造方法では、先ず、銅箔１００が両面に形成された樹脂基板１０２に、ドリル等によってヴィア用のスルーホールを穿設した後、スルーホールに、その内壁面に無電解めっきによって形成した銅薄膜層を形成し、必要に応じて電解めっきによって所定厚さとするスルーホールめっきを施し、スルーホールヴィア１１０を形成する〔図１９（ａ）の工程〕。
次いで、銅箔１００にサブトラクティプ法によって導体配線１０４、１０４・・及びパッド１０５等を形成した後〔図１９（ｂ）の工程〕、樹脂基板１０２の導体配線形成面（樹脂基板１０２の両面）に、熱硬化樹脂であるポリイミド樹脂から成る樹脂フィルム１０６の片面に銅箔１０８が形成された片面金属箔フィルムを接着し〔図１９（ｃ）の工程〕、ヴィア形成箇所に導体配線１０４のランド部に達する凹部１０７、１０７・・をレーザ光によって形成する〔図１９（ｄ）の工程〕。形成された凹部１０７は、導体配線１０４の表面によって底面が形成された、開口面積が底面面積よりも大となる円錐台形状である。
尚、スルーホールヴィア１１０内にも、樹脂基板１０２と片面金属箔フィルムとを接着する際に、ポリイミド樹脂等が充填される。
【０００４】
この凹部１０７の各内壁面には、銅箔１０８と電気的に接続される銅層１１２を形成する〔図１９（ｅ）の工程〕。かかる銅層１１２は、凹部１０７を除いて銅箔１０８をレジスト１１４によって覆っておき、凹部１０７の内壁面のみに無電解銅めっき又は銅スパッタ等によって形成した銅薄膜層を、必要に応じて電解めっきによって所定厚さとしたものである。
その後、レジスト１１４を除去し、銅箔１０８にサブトラクティブ法によって導体配線１１６等を形成する。この様にして形成された下層の導体配線１１４と上層の導体配線１１６とは、ヴィア１１８によって電気的に接続される。
かかる（ｃ）〜（ｆ）の工程を繰り返すことによって、図１８に示す半導体装置用多層基板を得ることができる。
【０００５】
【発明が解決しようとする課題】
図１９に示すビルドアップ法によって得られた図１８に示す多層基板によれば、集積度が進展した半導体素子１２０でも搭載可能である。
しかし、図１８の多層基板の上層部１０６ａでは、樹脂基板１０２から半導体素子１２０を搭載する最上層面（半導体素子１２０の搭載面）の方向に各層を順次形成するため、半導体素子１２０の搭載面の平坦性が低下し易い。このため、図１８の多層基板の搭載面に、例えばフリップチップ方式で半導体素子１２０を搭載した際に、半導体素子１２０の電極端子１２２、１２２・・のうち、多層基板の最上層面に形成されたパッド１２４、１２４・・と当接しないものが発生するおそれがある。
また、図１９に示すビルドアップ法においては、コア基板としての樹脂基板１０２の両面に同時に各層を積み上げる。樹脂基板１０２の片面のみに各層を形成すると、得られた多層基板が反ってしまうことがあるからである。このため、上層部１０６ａのみで十分な場合であっても、得られる多層基板の反り防止として下層部１０６ｂを形成することを要し、得られた多層基板が厚くなる。
そこで、本発明の課題は、半導体素子が搭載される搭載面を可及的に平坦に形成でき、且つ厚さを可及的に薄く形成し得る半導体装置用多層基板及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者等は、前記課題を解決すべく、検討した結果、半導体素子を搭載する半導体素子搭載面側から外部接続端子装着面の方向に順次導体配線及び絶縁層を形成することによって、コア基板を用いることなく多層基板を形成できること、及び多層基板の半導体素子搭載面を可及的に平坦にできることが判明し、本発明に到達した。
すなわち、本発明は、導体配線が絶縁層を介して多層に形成されて成る多層基板の一面側が、搭載される半導体素子の電極端子と接続されるように、半導体素子用パッドが露出する半導体素子搭載面であり、且つ前記多層基板の他面側が、外部接続端子用パッドが露出する外部接続端子装着面である半導体装置用多層基板において、該半導体素子用パッドと外部接続端子用パッドとが、前記絶縁層の各々に形成された導体配線及びパッドの少なくとも一方と各絶縁層を貫通するヴィアとによって電気的に接続されており、前記絶縁層の各々に形成された全てのヴィアが、前記絶縁層の外部接続端子装着面側に開口されていると共に、前記絶縁層の半導体素子搭載面側に形成された導体配線又はパッドの外部接続端子装着面側の内面によって底面が形成された、開口面積が底面面積よりも大となる円錐台状の凹部に形成されていることを特徴とする半導体装置用多層基板にある。
【０００７】
また、本発明は、導体配線が絶縁層を介して多層に形成されて成る多層基板の一面側が、搭載される半導体素子の電極端子と接続されるように、半導体素子用パッドが露出する半導体素子搭載面であり、且つ前記多層基板の他面側が、外部接続端子用パッドが露出する外部接続端子装着面である半導体装置用多層基板を製造する際に、該半導体素子用パッドが形成される半導体素子搭載面側から前記外部接続端子用パッドが形成される外部接続端子装着面側に順次導体配線及び絶縁層を形成すると共に、前記導体配線及び絶縁層を順次形成する際に、前記絶縁層の半導体素子搭載面側に形成する導体配線及びパッドの少なくとも一方と、前記絶縁層の外部接続端子装着面側に形成する導体配線及びパッドの少なくとも一方とを、前記絶縁層を貫通して電気的に接続するヴィアを、前記絶縁層の外部接続端子装着面側に開口され、且つ前記絶縁層の半導体素子搭載面側に形成された導体配線及びパッドの少なくとも一方の外部端子接続装着面側の内面が底面に露出する、開口面積が底面面積よりも大の円錐台状の凹部に形成することを特徴とする半導体装置用多層基板の製造方法にある。
【０００８】
かかる本発明において、半導体素子用パッドを覆う絶縁層を金属板の一面側に形成した後、前記絶縁層の表面に開口され、且つ前記半導体素子用パッドが底面に露出された、開口面積が底面面積よりも大の円錐台状の凹部にヴィアを形成すると共に、前記凹部の周縁部を形成する絶縁層の表面に所定の導体配線及びパッドの少なくとも一方を形成し、次いで、外部接続端子装着層を形成した後、前記金属板をエッチングして除去することによって半導体素子搭載用層を形成すること、或いは金属板の一面側に、前記金属板をエッチングするエッチング液によって実質的にエッチングされない金属から成る金属層を形成した後、前記金属層上に形成した半導体素子用パッドを覆う絶縁層の表面に開口され、且つ前記半導体素子用パッドが底面に露出された、開口面積が底面面積よりも大の円錐台状の凹部にヴィアを形成すると共に、前記凹部の周縁部を形成する絶縁層の表面に所定の導体配線及びパッドの少なくとも一方を形成し、次いで、外部接続端子装着層を形成した後、前記金属板及び金属層をエッチングして除去することによって半導体素子搭載用層を形成することによって、多層基板の製造工程において、金属板を補強板として使用でき基板の搬送等を容易に行うことができる。
【０００９】
ここで、金属板の一面側に、前記金属板をエッチングするエッチング液によって実質的にエッチングされない樹脂から成る樹脂層を形成した後、前記金属板上に形成した半導体素子用パッドを覆う樹脂層の表面に開口され、且つ前記半導体素子用パッドが底面に露出された、開口面積が底面面積よりも大の円錐台状の凹部にヴィアを形成すると共に、前記凹部の周縁部を形成する樹脂層の表面に所定の導体配線及びパッドの少なくとも一方を形成し、次いで、外部接続端子装着層を形成した後、前記金属板をエッチングして除去することによって半導体素子搭載用層を形成することによって、半導体装置用多層基板の製造工程の省略を可能とすることができる。
【００１０】
また、金属板をエッチングして除去する際に、半導体素子搭載面の周縁部に金属枠体が形成されるように、前記金属板をエッチングすることによって、得られた多層基板の強度を向上でき、搬送等を容易にすることができる。
かかる金属枠体は、得られた半導体装置用多層基板の周縁部に、別体に形成したものを接合してもよい。
更に、ヴィアを形成する際に、絶縁層に形成した円錐台状の凹部の内壁面に沿って凹状の金属層を電解めっきによって形成することによって、凹状のヴィアを容易に形成できる。
他方、ヴィアを形成する際に、絶縁層に形成した円錐台状の凹部に円錐台状のヴィアを電解めっきによって金属を充填して形成した後、前記円錐台状のヴィアの端面を含む絶縁層の開口面側を平坦面に研磨することによって、中実ヴィアを形成した絶縁層の凹部の開口面側を平坦面に形成できる。
【００１１】
この様な本発明において、半導体素子用パッドを、少なくとも二層のめっき金属層によって形成し、その際に、搭載する半導体素子の電極端子と当接するめっき金属層を貴金属めっきによって形成することによって、下層のめっき金属層の酸化等を防止できる。
或いは半導体素子用パッドを、少なくとも二層のめっき金属層によって形成し、その際に、搭載する半導体素子の電極端子と当接するめっき金属層を、前記半導体素子の電極端子と半導体素子用パッドとを電気的に接続するリフロー工程において溶融する低融点金属によって形成することにより、半導体素子のフリップチップボンディングを容易とすることができる。
また、半導体素子用パッドを形成する際に、コンデンサを作り込むこともできる。
【００１２】
従来のビルドアップ法による多層基板は、外部接続端子装着面を具備する外部接続端子装着層側から半導体素子搭載面を具備する半導体素子搭載層の方向に順次導体配線及び絶縁層を形成するため、最後に形成する半導体素子搭載層は、それまでに形成した層の凹凸が積層されて拡大し、半導体素子搭載面の平坦性が劣ることがある。
この点、本発明によれば、半導体素子搭載面を具備する半導体素子搭載層側から外部接続端子装着面を具備する外部接続端子装着層の方向に順次導電配線及び接続層を形成するため、半導体素子搭載層を最初に形成できる結果、半導体素子搭載面を可及的に平坦面とすることができる。
ところで、最後に形成する外部接続端子装着層は、それまでに形成した絶縁層等の凹凸の影響を受けているが、外部接続端子のサイズは半導体素子の電極端子よりも大きく、外部接続端子装着面の多少の凹凸は吸収可能である。このため、外部接続端子装着面の平坦性の要求は、半導体素子搭載面の平坦性の要求よりも緩和されており問題とならない。
【００１３】
【発明の実施の形態】
本発明に係る半導体装置用多層基板の一例を図１に示す。図１は、半導体装置用多層基板の部分断面図である。この図１に示す半導体装置用多層基板１０は、導体配線１２、１２・・がポリイミド樹脂やポリフェニレンエーテル等の樹脂から成る絶縁層１４、１４・・を介して多層に配されて成る多層基板（以下、多層基板１０と称することがある）である。かかる多層基板１０の一面側は、搭載する半導体素子１６の電極端子１８と接続されるように、半導体素子用パッド２０ａ、２０ａ・・が露出する半導体素子搭載面であり、多層基板１０の他面側は、外部接続端子としてのはんだボール２２、２２・・を装着する外部接続端子用パッド２４、２４・・が露出する外部接続端子装着面である。
この多層基板１０の半導体素子搭載面及び外部接続端子装着面には、半導体素子用パッド２０ａ及び外部接続端子用パッド２４を除き、ソルダレジスト２６、２６によって覆われている。
【００１４】
この様な多層基板１０において、半導体素子用パッド２０ａと外部接続端子用パッド２４とは、図１に示す様に、絶縁層１４、１４・・の各層に形成された導体配線１２及びパッド２０の少なくとも一方と、絶縁層１４を貫通して形成されたヴィア２８とによって電気的に接続されている。かかるヴィア２８は、絶縁層１４の外部接続端子装着面側に開口されていると共に、半導体素子搭載面側に形成された導体配線１２又はパッド２０の面によって底面が形成された凹部３０内に形成されている。
この凹部３０は、開口面積が底面面積よりも大の円錐台状である。図１に示すヴィア２８は、円錐台状の凹部３０の内壁面に沿って金属層が所定厚さに形成されて成る凹状ヴィアである。
【００１５】
図１に示す多層基板１０は、図２〜図５に示す製造方法によって、半導体素子搭載面が形成された半導体素子搭載層から外部接続端子装着面が形成された外部接続端子装着層の方向に順次導線配線及び絶縁層を形成して製造できる。
先ず、金属板としての銅板４０の一面側にシードレイヤ４２を形成する〔図２（ａ）〕。このシードレイヤ４２を形成する銅板４０の面の平均粗さ（Ｒａ）は０．１μｍ以下であることが好ましい。シードレイヤ４２の形成面の平均粗さ（Ｒａ）が０．１μｍを越える場合、平均粗さ（Ｒａ）が０．１μｍ以下となるように、銅板４０のシードレイヤ４２の形成面に研磨を施すことが好ましい。
かかる銅板４０の一面側に形成されたシードレイヤ４２は、その拡大図に示す様に、銅板４０の面に直接接触する厚さ０．０１μｍのクロム（Ｃｒ）層４１ａと、クロム（Ｃｒ）層４１ａ上に形成した厚さ０．１μｍの銅（Ｃｕ）層４１ｂとから成る。かかるクロム（Ｃｒ）層４１ａは、後述する様に、銅板４０をエッチングする際に、銅板４０をエッチングするエッチング液によってエッチングされない金属から成る金属層である。また、銅（Ｃｕ）層４１ｂは、後述する電解めっきの際の給電層である。これらクロム（Ｃｒ）層４１ａ及び銅（Ｃｕ）層４１ｂは、スパッタ、蒸着、或いは無電解めっきによって形成できる。
尚、クロム（Ｃｒ）層４１ａに代えて、銅板４０をエッチングするエッチング液によってエッチングされるものの、エッチング速度が著しく遅い金属層を形成してもよい。
【００１６】
銅板４０の一面側に形成したシードレイヤ４２上には、半導体素子１６の電極端子１８が接続される銅から成る、厚さ１０μｍ程度の半導体素子用パッド２０ａ、２０ａ・・を形成する〔図２（ｂ）〕。この半導体素子用パッド２０ａは、シードレイヤ４２上に形成したフォトレジスト層にパターニングを施し、半導体素子用パッド２０ａ等を形成する部分のシードレイヤ４２を露出させた後、シードレイヤ４２、特に銅層４１（ｂ）を給電層とする電解めっきによって形成できる。
半導体素子用パッド２０ａ、２０ａ・・を形成した銅板４０の面には、厚さ１０μｍ程度の半導体素子用パッド２０ａ、２０ａ・・を覆うように、熱硬化性樹脂であるポリイミド樹脂を印刷等によって塗布し硬化して絶縁層１４を形成する〔図２（ｃ）〕。この絶縁層１４に、ＹＡＧレーザや炭酸ガスレーザ等のレーザ光によってヴィア形成用の凹部３０を形成する。形成した凹部３０は、絶縁層１４の表面に開口されていると共に、半導体素子用パッド２０ａの面によって底面が形成された凹部であって、開口面積が底面面積よりも大の円錐台状である〔図２（ｄ）〕。
ここで、凹部３０をＹＡＧレーザ等のレーザ光によって形成しているが、エッチングでも形成できる。
尚、凹部３０は、絶縁層１４を感光性樹脂によって形成してフォトリソ法によって形成してもよい。
【００１７】
形成された凹部３０の内壁面を含む絶縁層１４の全表面に、シードレイヤ４２ａを形成する〔図２（ｅ）〕。このシードレイヤ４２ａも、凹部３０の内壁面を形成する絶縁層１４の面に直接接触する厚さ０．０１μｍのクロム（Ｃｒ）層４１ａと、クロム（Ｃｒ）層４１ａ上に形成した厚さ０．１μｍの銅（Ｃｕ）層４１ｂとから成る。かかるクロム（Ｃｒ）層４１ａ及び銅（Ｃｕ）層４１ｂはスパッタによって形成できる。
更に、図３（ａ）に示す様に、シードレイヤ４２ａ上に形成したフォトレジスト層４４にパターニングを施し、ヴィアや導体配線を形成する部分のシードレイヤ４２ａを露出する。
次いで、シードレイヤ４２ａを給電層とする電解めっきによって、シードレイヤ４２ａが露出する部分に所定厚さの銅層４６を形成してヴィア２８や厚さ１０μｍ程度の導体配線を形成する。このヴィア２８は、凹部３０の内壁面に沿って所定厚さの銅層４６が形成された凹状ヴィアである。
その後、フォトレジスト層４４を除去し、ヴィア２８と導体配線との間等のシードレイヤ４２ａをエッチングして除去することによって、図２（ｆ）に示す様に、絶縁層１４の表面にヴィア２８、２８・・及び導体配線１２、１２・・を形成できる。
尚、図２（ａ）や図２（ｅ）に示すシードレイヤ４２ａを構成するクロム（Ｃｒ）層４１ａは、クロム（Ｃｒ）層４１ａに代えてチタン（Ｔｉ）層をスパッタによって形成してもよく、シードレイヤ４２ａに代えて無電解めっきによって薄膜状の銅層を形成してもよい。
【００１８】
更に、図２（ｃ）〜（ｆ）及び図３の工程を繰り返すことによって、半導体素子搭載面を具備する半導体素子搭載層側から外部接続端子装着面を具備する外部接続端子装着層の方向に順次導体配線及び絶縁層を形成し、図４に示す多層基板１０の中間体１０ａを得ることができる。得られた中間体１０ａの一面側には、半導体素子用パッド２０ａ、２０ａ・・が形成された半導体素子搭載面に、シードレイヤ４２を介して銅板４０が接合され、中間体１０ａの他面側には、外部接続端子用パッド２４、２４・・が形成されている。かかる銅板４０は、中間体１０ａ等の補強板としての役割を奏し、中間体１０ａ等の搬送等の取扱を容易にできる。
唯、最終的に図１に示す多層基板１０を得るためには、中間体１０ａの銅板４０をエッチングによって除去することが必要である。この銅板４０のエッチングは、銅板４０を形成する銅をエッチングするエッチング液によって行うが、銅板４０のエッチングの完了時期を厳格に管理することは困難である。このため、シードレイヤ４２に、銅板４０のエッチング液にエッチングされないクロム（Ｃｒ）層４１ａ〔図２（ａ）〕を形成しておくことによって、銅板４０のエッチングが完了した際に、半導体素子用パッド２０ａ等が更にエッチングされることを防止できる。
【００１９】
つまり、図５（ａ）に示す銅版４０のエッチングは、銅板４０の全面を一様な速度でエッチングすることは至難のことであり、エッチング面に凹凸が形成され易い。この点、シードレイヤ４２に銅板４０のエッチング液にエッチングされないクロム（Ｃｒ）層４１ａを形成しておくことによって、銅板４０のエッチングが速く進行する個所においても、エッチングがシードレイヤー４２のクロム（Ｃｒ）層４１ａに到達したとき、エッチングがストップする。このため、銅版４０のエッチングがストップする個所が経時と共に順次拡大し、図５（ｂ）に示す様に、シードレイヤー４２のクロム（Ｃｒ）層４１ａの全面が露出した時点で銅板４０のエッチングが終了する。
次いで、シードレイヤー４２をエッチングによって除去することによって、図５（ｃ）に示す様に、半導体素子用パッド２０ａの表面が露出する。かかるシードレイヤー４２をエッチングによって除去する際には、先ず、クロム（Ｃｒ）層４１ａを、クロム（Ｃｒ）をエッチングするが銅（Ｃｕ）をエッチングしないエッチング液によってエッチングし、その後、銅（Ｃｕ）層４１ｂもエッチングによって除去する。
尚、シードレイヤ４２の銅層４１ｂをエッチングする場合は、同時に銅製の半導体素子用パッド２０ａも同時にエッチングがなされるが、銅層４１ｂの厚さは０．１μｍ程度であり、半導体素子用パッド２０ａの厚さは１０μｍ程度であるため問題とはならない。
【００２０】
この様に、図５に示す様に、図４に示す多層基板１０ａの銅板４０及びシードレイヤ４２を除去した後、半導体素子用パッド２０ａ及び外部接続端子用パッド２４を除き半導体素子搭載面及び外部接続端子装着面に、ソルダレジスト２６、２６を塗布することによって、図１に示す多層基板１０を得ることができる。
銅板４０及びシードレイヤ４２を除去した、半導体素子用パッド２０ａの表面を含む絶縁層１４の表面を極めて平坦面に形成でき、半導体素子１６の電極端子１８と半導体素子用パッド２０ａとを確実に当接させることができる。
ところで、図３に示す工程において、凹部３０の内壁面を含む絶縁層１４の表面に形成したシードレイヤ４２ａ上にフォトレジスト層４４を形成した後、フォトレジスト層４４にパターニングを施し、ヴィアや導体配線を形成する部分のシードレイヤ４２ａを露出させているが、形成するヴィアが小径になるにしたがって凹部３０の内径も小径となり、凹部３０の底面に充分な光量が届き難くなる。このため、凹部３０内に充填されたフォトレジスト、特に凹部３０の底面近傍のフォトレジストが充分に感光され難くなり、凹部３０内のフォトレジストを完全に除去することが困難となる傾向にある。
このため、図６（ａ）に示す様に、シードレイヤ４２ａを給電層とする電解めっきによって、シードレイヤ４２ａ上に銅層４７を形成して凹部３０を浅くし、凹部３０の底面に充分な光量が届くようにした後、凹部３０にフォトレジストを充填してフォトレジスト層４４をシードレイヤ４２ａ上に形成する。
【００２１】
次いで、図６（ｂ）に示す様に、フォトレジスト層４４にパターニングを施し、ヴィアや導体配線を形成する部分の銅層４７を露出させる。このパターニングの際に、凹部３０に充填されたフォトレジストは充分に感光されるため、完全に除去できる。
その後、シードレイヤ４２ａ及び銅層４７を給電層としての電解めっきを施し、所定厚さの銅層４６から成る導体配線及び凹部３０の内壁面に沿って形成された所定厚さの銅層４６から成る凹状のヴィア２８の少なくとも一方を形成する。
更に、ヴィア２８や導体配線の間に形成されたシードレイヤ４２ａ及び銅層４７をエッチングして除去することによって、図２（ｆ）に示す様に、絶縁層１４の表面にヴィア２８、２８・・及び導体配線１２、１２・・を形成できる。
尚、図２〜図６において、クロム（Ｃｒ）層４１ａと銅（Ｃｕ）層４１ｂとから成るシードレイヤ４２ａを形成しているが、クロム（Ｃｒ）層４１ａに代えてチタン（Ｔｉ）層をスパッタによって形成してもよく、銅板４０に代えてアルミ板又はステンレス板を用いてもよい。
【００２２】
ここで、図６に示す方法によって形成したヴィアよりも更に小径のヴィアを形成する場合には、図７に示す方法を採用することが好ましい。先ず、図７（ａ）に示す様に、薄膜状銅層５４をスパッタ又は無電解めっき等によって形成し、この薄膜状銅層５４を給電層として電解めっきによって、薄膜状銅層５４上に凹部３０を銅によって充填し得る厚さの銅層５６を形成する〔図７（ｂ）〕。かかる銅層５６の上面には、凹部３０に対応する位置に小凹部５５が形成されるが、形成するヴィアが小径となるにしたがって凹部３０も小径となり、銅層５６の上面に形成される小凹部５５も微小となるため、銅銅５６の上面は実質的に平坦面に形成される。
次いで、図７（ｃ）に示す様に、銅層５６にパターニングを施し、ヴィア２８及び導体配線１２を形成する。
尚、薄膜状銅層５４は、シードレイヤ４２を形成するクロム（Ｃｒ）層４１ａ又はチタン（Ｔｉ）層を形成した後、スパッタ又は無電解めっき等によって形成してもよい。
【００２３】
図１〜図７において、半導体素子用パッド２０ａは銅層のみによって形成されているが、互いに異なる種類の金属から成る少なくとも二層の金属層によって形成されていてもよい。図８には、半導体素子用パッド２０ａが、銅層２１と金層２３によって形成されている例を示す。この金層２３は、半導体素子用パッド２０ａの表層を形成し、銅層２１の酸化防止等の保護層としての役割を奏する。かかる金層２３も、金（Ａｕ）−パラジウム（Ｐｄ）ーニッケル（Ｎｉ）或いは金（Ａｕ）ーニッケル（Ｎｉ）の複合構造であってもよい。
かかる図８に示す半導体素子用パッド２０ａを形成するには、図９（ａ）に示す様に、図２（ａ）に示すシードレイヤ４２の表面に形成した樹脂層４３の所定の個所に、レーザ或いはエッチングによって半導体素子用パッド２０ａ形成用の凹部４５を形成する。
この凹部４５には、シードレイヤ４２を給電層として電解金めっきによって、シードレイヤ４２に接触する金層２３を形成した後、電解銅めっきによって銅層２１を形成する［図９（ｂ）］。
更に、樹脂層４３を除去することによって、二層構造の半導体素子用パッド２０ａを形成できる［図９（ｃ）］。
尚、その後は、図２（ｃ）以降と同様な工程で多層基板を得ることができる。
【００２４】
ここで、図８に示す半導体素子用パッド２０ａの金層２３を、図１０（ａ）に示す様に、はんだ層２５としてもよい。はんだ層２５を形成するはんだは、リフロー工程の加熱雰囲気下で溶融する低融点金属であって、溶融はんだは、搭載された半導体素子の電極端子と半導体素子用パッド２０ａとを電気的に接続することができる。このはんだ層２５を形成するはんだとしては、リフロー工程の加熱雰囲気下で溶融するものであればよいが、錫（Ｓｎ）−銀（Ａｇ）等の鉛（Ｐｂ）フリーの合金が好ましい。
この様に、半導体素子用パッド２０ａの表層にはんだ層２５を形成しておくことによって、図１０（ａ）に示す様に、搭載された半導体素子１６の電極端子１８のうち、半導体素子用パッド２０ａの表面に当接しない電極端子１８が存在しても、リフロー工程を通過した半導体素子１６の電極端子１８と半導体素子用パッド２０ａとは、図１０（ｂ）に示す様に、はんだ層２５によって電気的に接続され、最終的に得られた半導体装置の信頼性を向上できる。つまり、リフロー工程の加熱雰囲気下ではんだ層２５が溶融して溶融はんだとなったとき、溶融はんだは表面張力で楕円球状となって、絶縁層１４の表面から楕円球状の溶融はんだの一部が突出して電極端子１８と接触するためである。
尚、図１０（ａ）に示す半導体素子用パッド２０ａは、図９に示す工程において、金層２３を形成する電解金めっきに代えて、電解はんだめっきによってはんだ層２５を形成する他は、図９に示す工程と同様にして形成できる。
【００２５】
これまで説明してきた図１〜図１０では、銅板４０の一面側にシードレイヤ４２を形成してきたが、図８に示す様に、半導体素子用パッド２０ａの表層を金層２３によって形成されている場合には、銅板４０をエッチングするエッチング液によって金層２３はエッチングされないため、シードレイヤ４２の形成を不要にできる。
一方、図１０（ａ）に示す様に、半導体素子用パッド２０ａの表層をはんだ層２５によって形成されている場合には、銅板４０をエッチングするエッチング液によってはんだ層２５もエッチングされるが、そのエッチング速度が銅板４０のエッチング速度よりも著しく遅く、実質的にはんだ層２５はエッチングされないため、この場合も、シードレイヤ４２の形成を不要にできる。
また、半導体素子用パッド２０ａを銅層のみで形成する場合でも、多層基板の製造工程の短縮を図るべく、図１１に示す様に、シードレイヤ４２を省略して多層基板を形成することができる。
図１１に示す製造方法では、先ず、金属板としての銅板４０の一面側に樹脂層４３を形成する〔図１１（ａ）〕。この銅板４０の樹脂層４３を形成する面は、図２に示す製造方法と同様に、平均粗さ（Ｒａ）は０．１μｍ以下であることが好ましい。樹脂４３の形成面の平均粗さ（Ｒａ）が０．１μｍを越える場合、平均粗さ（Ｒａ）が０．１μｍ以下となるように、銅板４０の樹脂層４３の形成面に研磨を施すことが好ましい。
この樹脂層４３は、銅板４０をエッチングするエッチング液にエッチングされない樹脂又は実質的にエッチングされないエポキシ、ポリイミド、ポリフェニレンエーテル等の樹脂によって形成されている。
【００２６】
銅板４０の一面側に形成した樹脂層４３の所定個所には、図１１（ｂ）に示す様に、レーザ或いはエッチングによって半導体素子用パッド２０ａ形成用の凹部４５を形成する。
この凹部４５には、銅板４０を給電層として電解金めっきによって、銅板４０に接触する金層２３を形成した後、電解銅めっきによって銅層２１を形成するすることによって、二層構造の半導体素子用パッド２０ａを形成できる［図１１（ｃ）］。
次いで、樹脂層４３の上面に、半導体素子用パッド２０ａを覆うように樹脂層を積層する。この樹脂層４３の上面に積層する樹脂は、図１１（ｄ）に示す様に、樹脂層４３を形成する樹脂と同一樹脂を用い、樹脂層４３と一体化された絶縁層４５を形成する。
かかる絶縁層４５には、ＹＡＧレーザや炭酸ガスレーザ等のレーザ光によってヴィア形成用の凹部３０を形成する。形成した凹部３０は、絶縁層４５の表面に開口されていると共に、半導体素子用パッド２０ａの面によって底面が形成された凹部であって、開口面積が底面面積よりも大の円錐台状である〔図１１（ｅ）〕。
ここで、凹部３０をＹＡＧレーザ等のレーザ光によって形成しているが、エッチングでも形成できる。
尚、凹部３０は、絶縁層４５を感光性樹脂によって形成してフォトリソ法によって形成してもよい。
【００２７】
形成された凹部３０の内壁面を含む絶縁層４５の全表面に、無電解銅めっき、スパッタ、或いは蒸着によって薄膜状銅層４３ａを形成する〔図１１（ｆ）〕。この薄膜状銅層４３ａの厚さは３０の内壁面を形成する絶縁層４５の面に直接接触する厚さは０．１μｍ程度である。
更に、図３（ａ）に示す様に、薄膜状銅層４３ａ上に形成したフォトレジスト層４４にパターニングを施し、ヴィアや導体配線を形成する部分の薄膜状銅層４３ａを露出する。
次いで、薄膜状銅層４３ａを給電層とする電解めっきによって、薄膜状銅層４３ａが露出する部分に所定厚さの銅層４６を形成してヴィア２８や厚さ１０μｍ程度の導体配線を形成する。このヴィア２８は、凹部３０の内壁面に沿って所定厚さの銅層４６が形成された凹状ヴィアである。
その後、フォトレジスト層４４を除去し、ヴィア２８と導体配線との間等のシードレイヤ４２ａをエッチングして除去することによって、図１１（ｇ）に示す様に、絶縁層４５の表面にヴィア２８、２８・・及び導体配線１２、１２・・を形成できる。
【００２８】
図１〜図１１に示す多層基板１０のヴィア２８は、円錐台状の凹部３０の内壁面に沿って金属層が所定厚さに形成されて成る凹状であるため、多層基板１０の外部接続端子装着面の多少の凹凸が形成され易い。かかる凹凸は、外部接続端子用パッド２４、２４・・に装着される、外部接続端子としてのはんだボール２２、２２・・が、半導体素子１６の電極端子１８よりも大きいため、ある程度は吸収可能である。しかし、はんだボール２２の小粒化が進展すると、外部接続端子装着面も平坦性が要求される。
この様に、外部接続端子装着面の平坦性が要求される多層基板としては、図１２に示す多層基板５０が好ましい。図１２に示す多層基板５０では、図１の多層基板１０と共通する構成部材は同一番号を付けて詳細な説明を省略した。
【００２９】
図１２に示す多層基板５０において、ヴィア５２は、円錐台状の凹部３０内に銅が充填されて成る円錐台状の中実体であり、ヴィア５２の端面を含む絶縁層１４の凹部３０の開口面側に研磨が施されている点が、図１の多層基板１０と相違する点である。この様に、ヴィア５２の端面を含む絶縁層１４の凹部３０の開口面側に研磨を施すことによって、多層基板５０の外部接続端子装着面を、図１に示す多層基板１０の外部接続端子装着面よりも平坦面に形成できる。このため、外部接続端子用パッド２４、２４・・に装着するはんだボール２２、２２・・の小粒化を更に図ることができる。
図１２に示す多層基板５０は図１３及び図１４に示す製造方法によって形成できる。図１３に示す製造方法においても、図２（ａ）〜（ｄ）に示す工程を採用し、ＹＡＧレーザ等のレーザ光を用いて絶縁層１４にヴィア形成用の凹部３０を形成する〔図２（ｄ）〕。この凹部３０は、絶縁層１４の外部接続端子装着面側に開口されていると共に、半導体素子用パッド２０ａの面によって底面が形成された、開口面積が底面面積よりも大となる円錐台状である。
【００３０】
かかる凹部３０の内壁面を含むて絶縁層１４の表面には、図１３（ａ）に示す様に、薄膜状銅層５４をスパッタ等によって形成し、この薄膜状銅層５４を給電層として電解めっきによって、凹部３０を銅によって充填し得る厚さの銅層５６を薄膜状銅層５４上に形成する〔図１３（ｂ）〕。かかる銅層５６の上面には、凹部３０に対応する位置に、小凹部５５が形成される。
このため、絶縁層１４の凹部３０の開口面側に研磨を施する。この研磨によって、銅層５６を除去すると共に、凹部３０に銅が充填されて形成されたヴィア５２の端面も研磨されるため、凹部３０の開口面側である絶縁層１４の表面は平坦面に形成できる〔図１３（ｃ）〕。
次いで、研磨を施した絶縁層１４の研磨面に電解めっき、無電解めっき、或いはスパッタ等によって所定厚さに形成した銅層に、フォトリソ法等によってパッド２０及び導体配線１２を形成した後〔図１３（ｄ）〕、図１３（ａ）〜（ｄ）の工程を繰り返すことによって、半導体素子搭載面を具備する半導体素子搭載層から外部接続端子装着面を具備する外部接続端子装着層の方向に順次各層を形成し、図１４に示す中間体５０ａを得ることができる。
【００３１】
得られた中間体５０ａには、図４に示す多層基板１０ａと同様に、半導体素子搭載面に、シードレイヤ４２を介して銅板４０が接合されている。この銅板４０は、中間体５０ａ等の補強板の役割を奏し、中間体５０ａ等の搬送等の取扱を容易とすることができる。
かかる中間体５０ａの銅板４０をエッチングして除去する際には、銅をエッチングするエッチング液によって銅板４０をエッチングし、シードレイヤ４２を形成するクロム（Ｃｒ）層４１〔図２（ａ）〕に銅板４０のエッチングが到達したとき、銅板４０のエッチングを終了する。
更に、クロム（Ｃｒ）層４１も、銅板４０のエッチングが完了した後、クロム（Ｃｒ）をエッチングするが銅（Ｃｕ）をエッチングしないエッチング液によってエッチングし、その後、シードレイヤ４２を形成する銅層４１ｂもエッチングによって除去される。
この様に、図１４に示す多層基板５０ａの銅板４０及びシードレイヤ４２を除去した後、半導体素子用パッド２０ａ及び外部接続端子用パッド２４を除き半導体素子搭載面及び外部接続端子装着面に、ソルダレジスト２６、２６を塗布することによって、図１２に示す多層基板５０を得ることができる。
【００３２】
以上、説明してきた図１〜図１４に示す多層基板では、銅板４０を完全に除去しているが、図１５に示す様に、銅板４０の多層基板１０の周縁に沿う部分を残留することによって枠体４１が形成される。この枠体４１は、多層基板１０の補強材として作用し、多層基板１０の搬送等の取扱等の取扱性を向上できる。
また、金属製の枠体４１が、シードレイヤ４２を介して多層基板１０に設けられているため、枠体４１とシードレイヤ４２との間に、薄膜状の高誘電体皮膜を形成することによって薄膜コンデンサを形成することも可能であり、図１６に示す様に、多層基板５０に薄膜コンデンサ５１を作り込むことも可能である。図１６は、図１２に示す多層基板５０であり、搭載する半導体素子１６の電極端子１８の直近に薄膜コンデンサ５１を形成した例である。この薄膜コンデンサ５１は、図１７（ａ）に示す様に、銅板４０の一面側に形成されたシードレイヤ４２に形成する。先ず、シードレイヤ４２の表面にスパッタで形成した半導体素子用パッド２０ａの表面に、チタン酸ストロンチウム（ＳｒＴｉＯ３)やチタン酸バリウム（ＢａＴｉＯ３)等の高誘電体材料から成る高誘電体層５３をスパッタによって形成した後、この高誘電体層５３の表面にスパッタで薄膜銅層５７を形成することにより、薄膜コンデンサ５１を形成できる。
次いで、薄膜コンデンサ５１及び半導体素子用パッド２０ａが形成された銅板４０には、図１３（ａ）〜（ｄ）の工程を繰り返すことによって図１７（ｂ）に示すヴィア５２等を形成できる。
【００３３】
更に、図２〜図９、図１１、図１３〜図１５、図１７には、銅板４０を用いていたが、銅板４０に代えてアルミニウム製の金属板又はステンレス製の金属板を使用できる。この様に、アルミニウム製又はステンレス製の金属板を用いる場合にも、半導体素子用パッド２０ａ等と金属板との密着性等を向上すべく金属板と半導体素子用パッド２０ａ等との間にシールドレイヤ４２を形成してもよい。
ここで、半導体素子用パッド２０ａ等を銅製とし、金属板をアルミニウム製とした場合、エッチング液を選択することによって、銅から成る半導体素子用パッド２０ａをエッチングすることなく金属板をエッチングでき、シードレイヤ４２を不要とすることができる。
尚、多層基板１０の搬送等の取扱性等を更に一層向上せんとする場合には、図１に示す様に、多層基板１０の周縁部に所定の強度を有する金属製の枠体１７を別体に形成して接合してもよい。
【００３４】
【発明の効果】
本発明によれば、多層基板の半導体素子搭載面を可及的に平坦面とすることができ、搭載する半導体素子の電極端子と多層基板の半導体素子用パッドとを確実に接続することができる。
また、コア基板を不要とすることができ、更に薄い多層基板を形成できる。
【図面の簡単な説明】
【図１】  本発明に係る半導体装置用多層基板の一例を示す部分断面図である。
【図２】  図１に示す半導体装置用多層基板の製造工程を示す工程図である。
【図３】  図１に示す半導体装置用多層基板の製造工程の一部について説明する説明図である。
【図４】  図１に示す半導体装置用多層基板の中間体を示す部分断面図である。
【図５】  図３に示す半導体装置用多層基板の製造工程の次の工程を説明するための工程図である。
【図６】  図３に示す半導体装置用多層基板の製造工程の一部についての他の方法を説明する説明図である。
【図７】  図３に示す半導体装置用多層基板の製造工程の一部についての他の方法を説明する説明図である。
【図８】  図１に示す半導体装置用多層基板の他の例を示す部分断面図である。
【図９】  図８に示す半導体装置用多層基板の製造方法を説明するための部分工程図である。
【図１０】  図１に示す半導体装置用多層基板の他の例を示す部分断面図である。
【図１１】  図２に示す半導体装置用多層基板の製造方法の他の例を説明するための工程図である。
【図１２】  本発明に係る半導体装置用多層基板の他の例を示す部分断面図である。
【図１３】  図１２に示す半導体装置用多層基板の製造工程を示す工程図である。
【図１４】  図１２に示す半導体装置用多層基板の中間体を示す部分断面図である。
【図１５】  本発明に係る半導体装置用多層基板の他の例を示す部分断面図である。
【図１６】  薄膜コンデンサを作り込んだ半導体装置用多層基板の一例を説明する部分断面図である。
【図１７】  図１６に示す半導体装置用多層基板の製造方法を説明する工程図である。
【図１８】  従来の半導体装置用多層基板を示す部分断面図である。
【図１９】  図１８に示す従来の半導体装置用多層基板の製造工程を示す工程図である。
【符号の説明】
１０、５０  半導体装置用基板
１０ａ、５０ａ  中間体
１２  導体配線
１４  絶縁層
１６  半導体素子
１８  電極端子
２０  パッド
２０ａ  半導体素子用パッド
２２  外部接続端子
２４  外部接続端子用パッド
２６  ソルダレジスト
２８、５２  ヴィア
３０  凹部
４０  金属板（銅板）
４１ａ  クロム（Ｃｒ）層
４１ｂ  銅（Ｃｕ）層
４２、４２ａ  シードレイヤ
４４  フォトレジスト層
４６、４７  銅層
【図１】
0003635219.tif 000002
【図２】
0003635219.tif 000003
【図３】
0003635219.tif 000004
【図４】
0003635219.tif 000005
【図５】
0003635219.tif 000006
【図６】
0003635219.tif 000007
【図７】
0003635219.tif 000008
【図８】
0003635219.tif 000009
【図９】
0003635219.tif 000010
【図１０】
0003635219.tif 000011
【図１１】
0003635219.tif 000012
【図１２】
0003635219.tif 000013
【図１３】
0003635219.tif 000014
【図１４】
0003635219.tif 000015
【図１５】
0003635219.tif 000016
【図１６】
0003635219.tif 000017
【図１７】
0003635219.tif 000018
【図１８】
0003635219.tif 000019
【図１９】
0003635219.tif 000020