(57)【特許請求の範囲】
【請求項１】
基板と、
該基板上、若しくは該基板の内部にアレイ状に配列された複数の微小空洞領域と、
該複数の微小空洞領域のそれぞれの上部を覆うように配置されたダイアフラム部と、
該ダイアフラム部を囲むアレイ分離領域と、
該アレイ分離領域と前記ダイアフラム部とを接続する支持脚と、
前記ダイアフラム部の内部にそれぞれ配置され、前記微小空洞領域内の状態を検出する検出素子と、
前記検出素子のそれぞれからの電気信号を流す複数のビット線
とを含み、前記ダイアフラム部と前記アレイ分離領域との間に検知対象物を通過させる間隙部を設けたことを特徴とするセンサアレイ。
【請求項２】
前記複数のビット線に対応してそれぞれ走行し、前記ビット線に接続された検出素子が配置された前記微小空洞領域内の温度をそれぞれ制御するためのヒータ配線を更に具備することを特徴とする請求項１記載のセンサアレイ。
【請求項３】
前記検出素子は、前記微小空洞領域内に発生した光、温度若しくは、前記微小空洞領域内での溶液のＰＨの内のいずれかを測定することを特徴とする請求項１又は２記載のセンサアレイ。
【請求項４】
前記間隙部の上方を覆うフリンジ部と、
前記ダイアフラム部のそれぞれの頂部に底部が接続され、前記フリンジ部を支持する支持部．
とからなるキャップ層を更に具備することを特徴とする請求項１〜３のいずれか１項に記載のセンサアレイ。
【請求項５】
前記フリンジ部の底部に設けられた上部電極と、
該上部電極に対向して前記アレイ分離領域の頂部に設けられた下部電極
とを更に具備し、前記上部電極と前記下部電極に印加する電圧により、前記フリンジ部と前記アレイ分離領域の頂部との間隔を制御することを特徴とする請求項４に記載のセンサアレイ。
【請求項６】
前記検出素子はｐｎ接合ダイオード若しくはイオン検出ＦＥＴであることを特徴とする請求項１〜５のいずれか１項に記載のセンサアレイ。
【請求項７】
前記微小空洞領域内に、微生物のＡＴＰと反応する発光基質及び発光酵素が配置されていることを特徴とする請求項１〜６のいずれか１項記載のセンサアレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、空気中又は水中の微生物、細胞、病原菌、細菌、ウイルス、プランクトン、微生物等を検出して空気（屋外、室内）或いは水質（水道水中の病原性原虫クリプトスポリジウム、川の水、海水）をモニタリングするバイオセンサに関する。
【０００２】
【従来の技術】
従来、酵素センサ、微生物センサ及び免疫センサ等のバイオセンサが知られている。酵素は生体内に多数存在している物質であるが、センサとして利用されるものは酸化還元型酵素、転移酵素、加水分解酵素である。例えば、酵素を特殊な電極と組み合わせて、生成された化学物質を電極で計測し、その結果から元の化学物質を測定することが出来る。酵素センサの一つであるグリコースセンサではグリコースオキシターゼという酸化酵素を用い、血液中のグリコース（ブドウ糖）を酸化してグルコノラクトンという物質と過酸化水素を生成する。この反応で消費される酵素消費量を酵素電極で測定すれば、グルコース濃度が測定出来る。
【０００３】
微生物センサは、酵素の代わりに微生物を固定し、微生物の代謝する物質を酵素電極で測定するものが知られている。又、免疫センサは抗原抗体反応を利用するもので、例えば高分子膜に赤血球から取り出した抗原を固定して、抗原が付着すると反応して膜電位が変動するので電位信号として対象物を検知することが出来る。
【０００４】
以上のようにバイオセンサは主として生物化学反応を利用したものであり、測定対象物に応じて様々な生体関連物質を使用している。
【０００５】
【発明が解決しようとする課題】
このようにバイオセンサは高感度で対象とする特定物質を検出出来る反面、大気中や水中に微生物、細菌、ウイルス、花粉等が共存している場合には測定が複雑になり、種類の同定や安定した定量的な測定が困難である。
【０００６】
上記問題点を鑑み、本発明は、大気中や水中に微生物、細菌、ウイルス、花粉等が共存している場合において、その種類の同定をしつつ安定した定量的な測定が可能なセンサアレイを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、（イ）基板と、（ロ）この基板上、若しくはこの基板の内部にアレイとして配列された複数の微小空洞領域と、（ハ）この複数の微小空洞領域のそれぞれの上部を覆うように配置されたダイアフラム部と、（ニ）このダイアフラム部を囲むアレイ分離領域と、（ホ）このアレイ分離領域とダイアフラム部とを接続する支持脚と、（ヘ）ダイアフラム部の内部にそれぞれ配置され、微小空洞領域内の状態を検出する検出素子と、（ト）検出素子のそれぞれからの電気信号を流す複数のビット線とを含むセンサアレイであることを要旨とする。ここで、ダイアフラム部とアレイ分離領域との間には、検知対象物を通過させる間隙部を設けている。後述の説明から、理解出来るように、「微小空洞領域内の状態を検出する」とは、微小空洞領域内に発生した光、温度等の物理的特徴量の測定や、微小空洞領域内における溶液のＰＨ等の化学的特徴量を測定するという意味である。アレイとしては、Ｘ−Ｙマトリクス状にピクセルを配置したエリアアレイ（２次元アレイ）でも、リニアアレイ（１次元アレイ）でも構わない。又、「基板」としては、半導体基板や絶縁性基板が採用可能である。絶縁性基板としては、酸化膜（ＳｉＯ2）基板、即ちガラス基板の他、アルミナ（Ａｌ2Ｏ3）基板、窒化アルミニウム（ＡｌＮ）基板等が採用可能である。一方、半導体基板にはＳＯＩ基板も含まれる。例えば、半導体基板上に微小空洞領域のアレイを形成し、その上部に、各微小空洞領域内の状態をセンシングするための検出素子（センサ）を形成した構造となる。更に各微小空洞領域の状態をセンシングした信号を増幅或いは転送出力するための電子回路部分等が、同一の半導体基板上に一体的に集積化されていることが好ましいことは勿論である。
【０００８】
一般に微生物の生態は複雑で、増殖する環境は様々である。しかしながら、寸法に関しては微生物固有の特徴を持つ。例えば、クリプトスポリジウム（病原性原虫）〜５μｍ、大腸菌〜３μｍ、ブドウ球菌〜１μｍ、ウイルス〜０．１μｍである。本発明の特徴によれば、半導体基板の表面に特定の開口寸法を有する空間フィルタを半導体プロセスで形成して、その下に微小空洞領域を形成して、検知対象物を通過させる間隙部をフィルタとして、微生物を選別しながら誘導することが可能である。
【０００９】
本発明の特徴において、微小空洞領域内に、微生物のアデノシン三リン酸（ＡＴＰ）と反応する発光基質及び発光酵素が配置しておくことが好ましい。微小空洞領域内に、あらかじめ発光基質及び発光酵素が配置し、酵素或いは培養成分を供給しておけば、誘導された微生物は、そこで増殖し発光（バイオルミネッセンス）或いは温度上昇（増殖サーモグラム）を誘起する。これらを、検出素子で測定すれば良い。検出素子は発光を検出するｐｎ接合ダイオード（フォトダイオード）、或いは、Ｉ／Ｖ特性変調型で温度上昇を検出するｐｎ接合ダイオード等が好ましい。或いは、ＰＨを検出するイオン検出ＦＥＴでも良い。このようにしておけば、空中或いは水中に存在する微生物の種類を同定しながら、リアルタイムで、微生物の種類に対応させて微生物の存在密度をマトリクス表現等により可視化することが可能になる。
【００１０】
本発明の特徴において、複数のビット線に対応してそれぞれ走行し、ビット線に接続された検出素子が配置された微小空洞領域内の温度をそれぞれ制御するためのヒータ配線を更に具備することが好ましい。更に微小空洞領域の温度をヒータ配線で制御することにより、微生物を選別することが可能である。
【００１１】
更に、本発明の特徴において、間隙部の上方を覆うフリンジ部と、ダイアフラム部のそれぞれの頂部に底部が接続され、フリンジ部を支持する支持部とからなるキャップ層を更に具備するようにしても良い。このキャップ層の支持部は、ダイアフラム部のそれぞれの頂部に底部が接続された中央部と、フリンジ部と中央部とを接続するスカート部とから構成される。キャップ層の中央部はスカート部に囲まれた凹部の底を構成するので、この中央部に微生物の培養物質を配置することにより、増殖サーモグラムを測定することも可能である。フリンジ部に所定の口径の空孔を設けておけば、この空孔を浮遊粒子のサイズを分類するフィルタとして使用出来る。そして、フリンジ部の底部に設けられた上部電極と、この上部電極に対向してアレイ分離領域の頂部に設けられた下部電極とを更に具備するようにすれば、上部電極と下部電極に印加する電圧により、フリンジ部とアレイ分離領域の頂部との間隔を制御することが可能になる。
【００１２】
【発明の実施の形態】
次に、図面を参照して、本発明の第１乃至第４の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１３】
（第１の実施の形態）
本発明の第１の実施の形態に係るセンサアレイは、図１に示すように、複数のビット線Ｂi-1，Ｂi，Ｂi+1，・・・・・と、この複数のビット線Ｂi-1，Ｂi，Ｂi+1，・・・・・に対し垂直方向に伸延する複数のワード線Ｗj-1，Ｗj，Ｗj+1，・・・・・により構成された格子の内部に、それぞれ画素（ピクセル）を構成する微小空洞領域Ｃj,i-1，Ｃj,i，Ｃj,i+1，Ｃj+1,i-1，Ｃj+1,i，Ｃj+1,i+1，・・・・・が２次元配置されている。微小空洞領域Ｃj,i-1，Ｃj,i，Ｃj,i+1，Ｃj+1,i-1，Ｃj+1,i，Ｃj+1,i+1，・・・・・の内部には、検出対象となる微生物に応じて反応物Ｘj,i-1，Ｘj,i，Ｘj,i+1，Ｘj+1,i-1，Ｘj+1,i，Ｘj+1,i+1，・・・・・が配置されている。複数のビット線Ｂi-1，Ｂi，Ｂi+1，・・・・・のそれぞれの一端は、電源Ｖ0に接続されている。複数のビット線Ｂi-1，Ｂi，Ｂi+1，・・・・・のそれぞれの他端は、水平スイッチトランジスタＱi-1，Ｑi，Ｑi+1，・・・・・の第１主電極（ドレイン電極）に接続されている。水平スイッチトランジスタＱi-1，Ｑi，Ｑi+1，・・・・・のそれぞれの制御電極（ゲート電極）は水平シフトレジスタ１０２に接続されている。水平スイッチトランジスタＱi-1，Ｑi，Ｑi+1，・・・・・の第２主電極（ソース電極）は、水平信号線１０４に接続されている。複数のワード線Ｗj-1，Ｗj，Ｗj+1，・・・・・は、それぞれ垂直シフトレジスタ１０１に接続されている。
【００１４】
微小空洞領域Ｃj,i-1，Ｃj,i，Ｃj,i+1，Ｃj+1,i-1，Ｃj+1,i，Ｃj+1,i+1，・・・・・のそれぞれの内部には、検出素子（ｐｎ接合ダイオード）Ｄj,i-1，Ｄj,i，Ｄj,i+1，Ｄj+1,i-1，Ｄj+1,i，Ｄj+1,i+1，・・・・・が配置されている。ｐｎ接合ダイオードＤj,i-1，Ｄj,i，Ｄj,i+1，Ｄj+1,i-1，Ｄj+1,i，Ｄj+1,i+1，・・・・・は、それぞれ対応する垂直スイッチングトランジスタＴj,i-1，Ｔj,i，Ｔj,i+1，Ｔj+1,i-1，Ｔj+1,i，Ｔj+1,i+1，・・・・・の第１主電極（ドレイン電極）に接続されている。ビット線Ｂi-1に隣接した列（コラム）に属する垂直スイッチングトランジスタＴj,i-1，Ｔj+1,i-1，・・・・・の第２主電極（ソース電極）は、ビット線Ｂi-1に接続されている。ビット線Ｂiに隣接した列（コラム）に属する垂直スイッチングトランジスタＴj,i，Ｔj+1,i，・・・・・の第２主電極（ソース電極）は、ビット線Ｂiに接続されている。更に、ビット線Ｂi+1に隣接した列（コラム）に属する垂直スイッチングトランジスタＴj,i+1，Ｔj+1,i+1，・・・・・の第２主電極（ソース電極）は、ビット線Ｂi+1に接続されている。ワード線Ｗjに隣接した行に属する垂直スイッチングトランジスタＴj,i-1，Ｔj,i，Ｔj,i+1，・・・・・の制御電極（ゲート電極）は、ワード線Ｗjに接続されている。又、ワード線Ｗj+1に隣接した行に属する垂直スイッチングトランジスタＴj+1,i-1，Ｔj+1,i，Ｔj+1,i+1，・・・・・の制御電極（ゲート電極）は、ワード線Ｗj+1に接続されている。
【００１５】
更に、ビット線Ｂi-1，Ｂi，Ｂi+1，・・・・・と平行して、線幅Δi-1，Δi，Δi+1，・・・・・の垂直ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・が走行している。垂直ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・の一端は、水平ヒータ線Ｖtに集合され、ヒータ用電源１０３に接続されている。垂直ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・の他端は、水平ヒータ線Ｖｂに集合され、接地されている。垂直ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・のそれぞれの線幅を
・・・・・＞Δi-1＞Δi＞Δi+1＞・・・・・                   ・・・・・（１）
とすることで、垂直ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・のそれぞれの抵抗値は、
・・・・・＜ｒi-1＜ｒi＜ｒi+1＜・・・・・                   ・・・・・（２）
となる。したがって、ヒータ線の発熱量Ｐiは、ヒータ用電源１０３の電圧をＶhとすれば、
Ｐi＝（Ｖh）2／ｒi                                ・・・・・（３）
で与えられるので、垂直ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・のそれぞれの温度は、
・・・・・＞Ｔi-1＞Ｔi＞Ｔi+1＞・・・・・                   ・・・・・（４）
となる。
【００１６】
図２は、微小空洞領域Ｃj,iを有するピクセルの上面図（平面図）である。本発明の第１の実施の形態に係るセンサアレイのピクセルは、微小空洞領域Ｃj,iの上部を覆うように配置されたダイアフラム部１と、このダイアフラム部１を囲むアレイ分離領域３と、このアレイ分離領域３とダイアフラム部１とを接続する第１支持脚２ａ，第２支持脚２ｂと、ダイアフラム部１の内部にそれぞれ配置され、微小空洞領域Ｃj,i内の状態を検出する（ｐｎ接合ダイオード）Ｄj,iと、ダイアフラム部１に隣接し、微小空洞領域Ｃj,iのそれぞれに設けられた間隙部４７ａ，４７ｂ，４７ｃ，４７ｄとを有している。図２に示すように、検出素子Ｄj,iを、中空状態でアレイ分離領域３に支持することにより、ピクセルの基体となる半導体基板の温度から熱的に分離し、検出素子Ｄj,iによる正確な温度測定を可能になる。図２の微小空洞領域Ｃj,iを覗く溝部４７ａと溝部４７ｃとが結合するコーナ部の正方形（間隙部）の一辺の寸法Ｒjと、溝部４７ｂと溝部４７ｄとが結合するコーナ部の正方形（間隙部）の一辺の寸法Ｒjとが、検知対象物のサイズを考慮して寸法が決定された微生物選択フィルタの開口寸法となる。
【００１７】
図３は、図２のＡ−Ａ方向に沿った断面図で、基板（半導体基板）２９と、この基板（半導体基板）２９上にアレイとして配列された微小空洞領域Ｃi,jと、この微小空洞領域Ｃi,jの上部を覆うように配置されたダイアフラム部１と、このダイアフラム部１を囲むアレイ分離領域３と、このアレイ分離領域３とダイアフラム部１とを接続する支持脚２ａ，２ｂと、ダイアフラム部１の内部にそれぞれ配置され、微小空洞領域Ｃi,j内の状態を検出する検出素子（５１，５２，５３）と、ダイアフラム部１に隣接し、微小空洞領域Ｃi,jのそれぞれに設けられ、検知対象物のサイズを考慮して寸法が決定された、検知対象物を通過させる間隙部とからなるピクセルの構造を示している。アノード領域５１，カソード領域５２及びカソードコンタクト領域５３からなる検出素子（ｐｎ接合ダイオード）Ｄj,iが、微小空洞領域Ｃi,jの蓋若しくは屋根となるダイアフラム部１の内部に収納されていることを示す。微小空洞領域Ｃj,iの内部の底部には層状の反応物Ｘj,iである固定化酵素４１が配置されている。反応物Ｘj,iは、検出対象となる微生物に応じて選択される。微小空洞領域Ｃi,jは、ｐ型半導体基板（シリコン基板）２９の表面に配置された基体絶縁膜３１の一部を選択的に除去した凹部として構成されている。図３は、ｐｎ接合ダイオードＤj,iのアノード領域５１，カソード領域５２及びカソードコンタクト領域５３は、それぞれ不純物をドープしたポリシリコン（以下において「ドープドポリシリコン」という。）から構成された場合を示している。なお、後述するように、ＳＯＩ基板等を用いれば、ドープドポリシリコンの代わりに単結晶半導体層（単結晶シリコン層）で検出素子（ｐｎ接合ダイオード）Ｄj,iを構成することが可能である。垂直スイッチングトランジスタＴj,i（７１，７２，７３）は、図３に示す例では、ｐ型半導体基板（シリコン基板）２９の内部の表面近傍に配置されているが、検出素子Ｄj,iと同一水平レベルに構成することも可能である。
【００１８】
即ち、垂直スイッチングトランジスタＴj,iは、ｐ型半導体基板（シリコン基板）２９の内部の表面近傍に配置されたｎ型ソース領域７１、ｎ型ドレイン領域７２、これらのｎ型ソース領域７１とｎ型ドレイン領域７２との間のｐ型半導体基板２９の表面のゲート酸化膜、ゲート酸化膜の上のポリシリコンゲート電極７３から構成されている。この垂直スイッチングトランジスタＴj,iのポリシリコンゲート電極７３は、同時にワード線Ｗjとして機能している。したがって、隣接するピクセルには、同様に、垂直スイッチングトランジスタＴj-1,i，Ｔj+1,i，・・・・・のポリシリコンゲート電極であるワード線Ｗj-1，Ｗj+1，・・・・・が走行している。
【００１９】
そして、この垂直スイッチングトランジスタＴj-1,i，Ｔj,i，Ｔj+1,i，・・・・・の上部に、層間絶縁膜として機能する基体絶縁膜３１が配置されている。前述したように、この基体絶縁膜３１の一部が、選択的に除去され、その除去されたスペースが、本発明の第１の実施の形態に係る微小空洞領域Ｃi,jを構成している。なお、微小空洞領域Ｃi,jの側壁側に位置する基体絶縁膜３１には、複数の第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・（接続導体）５９ｃ，５９ｄ，・・・・・が、基体絶縁膜３１を貫通するように埋め込まれている。複数の第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・は、垂直スイッチングトランジスタＴj,iを構成するｎ型ソース領域７１、ｎ型ドレイン領域７２、或いは周辺回路を構成する他のトランジスタ等に接続される基体絶縁膜３１に埋め込まれた接続導体である。
【００２０】
微小空洞領域Ｃi,jの上部には、埋込絶縁膜３２が、微小空洞領域Ｃi,jの蓋若しくは屋根として配置されている。埋込絶縁膜３２は、図３の断面図上では、あたかも中央のダイアフラム部１，ダイアフラム部１の両側の支持脚部２ａ，２ｂ、支持脚部２ａ，２ｂの両側のアレイ分離領域３に分割されているかのように示されている。しかし、図２に明らかなように、平面パターンとしては、ダイアフラム部１、支持脚部２ａ，２ｂ、及びアレイ分離領域３は連続した一体の領域である。埋込絶縁膜３２には、溝部が設けられ、この溝部の内部には多結晶半導体層（ｐ＋型ドープドポリシリコン）３３が埋め込まれている。中央のダイアフラム部１の埋込絶縁膜３２の内部に埋め込まれたｐ＋型ドープドポリシリコンは、検出素子（ｐｎ接合ダイオード）Ｄj,iのアノード領域５１であり、ｎ型ドープドポリシリコンからなるカソード領域５２がアノード領域５１の表面に選択的に配置され、ｐｎ接合を構成している。更にｎ＋型ドープドポリシリコンからなるカソードコンタクト領域５３がカソード領域５２の表面に選択的に配置され、アノード領域５１、カソード領域５２及びカソードコンタクト領域５３とで、ｐｎ接合ダイオードＤj,iを構成している。なお、アレイ分離領域３の埋込絶縁膜３２の内部には、複数の第２層コンタクトプラグ６０ｃ，６０ｄ，・・・・・（接続導体）が、埋込絶縁膜３２を貫通して埋め込まれている。第２層コンタクトプラグ６０ｃ，６０ｄ，・・・・・は、第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・を介して、ｎ型ソース領域７１及びｎ型ドレイン領域７２等にそれぞれ電気的に接続されている。
【００２１】
カソードコンタクト領域５３、カソード領域５２、ｐ＋型ドープドポリシリコン３３及びこれらに挟まれて露出した埋込絶縁膜３２の上部には第１層間絶縁膜３４が配置されている。第１層間絶縁膜３４の上には第１金属配線層６２ａ，６２ｂ，・・・・・，６２ｆが配置されている。第１金属配線層６２ｃとカソードコンタクト領域５３とは、第１層間絶縁膜３４を貫通する第３層コンタクトプラグ６１ａにより接続されている。第１金属配線層６２ｄとアノード領域５１とは、第１層間絶縁膜３４を貫通する第３層コンタクトプラグ６１ｂにより接続されている。なお、アノード領域５１を比較的低不純物密度のｐ型ドープドポリシリコン領域とし、第３層コンタクトプラグ６１ｂとは、アノード領域５１の一部に選択的に形成された比較的高不純物密度のｐ＋型ドープドポリシリコンからなるアノードコンタクト領域を介して接続するようにしても良い。更に第３層コンタクトプラグ６１ｄ，第２層コンタクトプラグ６０ｄ，及び第１層コンタクトプラグ５５９ｄを介して、第１金属配線層６２ｆと垂直スイッチングトランジスタＴj,iのｎ型ドレイン領域７２とが電気的に接続されている。図３の断面図上では、第１金属配線層６２ｃ，６２ｅ，６２ｆはあたかも独立した配線のように示されているが、平面パターン上では、第１金属配線層６２ｃ，６２ｅ，６２ｆは連続した１本の電気配線である。したがって、第１金属配線層６２ｃ，６２ｅ，６２ｆ、第３層コンタクトプラグ６１ｄ、第２層コンタクトプラグ６０ｄ及び第１層コンタクトプラグ５９ｄを介して、ｐｎ接合ダイオードＤj,iのカソードコンタクト領域５３と垂直スイッチングトランジスタＴj,iのｎ型ドレイン領域７２とが電気的に接続されている（図１の等価回路参照。）。
【００２２】
更に、第１金属配線層６２ａ，６２ｂ，・・・・・，６２ｆの上部には、第２層間絶縁膜３５が配置されている。第２層間絶縁膜３５の上には、第２金属配線層６３が配置されている。図３においては、第２金属配線層６３があたかも紙面に垂直方向に走行しているように描かれているが、実際は、紙面と平行方向のビット線Ｂiのパターンとなる。即ち、ビット線Ｂiは、ポリシリコンゲート電極７３（ワード線Ｗj）と直交する方向に走行している。又、第２層間絶縁膜３５の内部には、第２層間絶縁膜３５を貫通する第４層コンタクトプラグ６４ｃが埋め込まれている（図示省略）。第４層コンタクトプラグ６４ｃは、第３層コンタクトプラグ６１ｃの頂部に接続されている。したがって、第２金属配線層６３（ビット線Ｂi）は、第４層コンタクトプラグ６４ｃ、第３層コンタクトプラグ６１ｃ、第２層コンタクトプラグ６０ｃ、第１層コンタクトプラグ５９ｃを介して、垂直スイッチングトランジスタＴj,iのｎ型ソース領域７１に電気的に接続されている。図示を省略しているが、隣接するピクセルにも、ビット線Ｂi-1，Ｂi+1，・・・・・が第２金属配線層により形成され、走行している。ビット線Ｂi-1，Ｂi，Ｂi+1，・・・・・と平行して、線幅Δi-1，Δi，Δi+1，・・・・・の第２金属配線層として、垂直ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・が走行しているが、図３の断面図には、現れていない（紙面の手前、及び奥を、紙面に平行に走行している。）。なお、ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・を第１金属配線層６２ａ〜６２ｆと同一レベルの配線を用いて、紙面に平行に走行しても構わない。そして、第２金属配線層６３の上部に、パッシベーション膜３６が配置されている。
【００２３】
微小空洞領域Ｃi,jの上部の、埋込絶縁膜３２、検出素子（ｐｎ接合ダイオード）Ｄj,i（５１，５２，５３）、第１層間絶縁膜３４、第１金属配線層（６２ｃ，６２ｄ）、第２層間絶縁膜３５及びパッシベーション膜３６とで、ダイアフラム部１を構成している。ダイアフラム部１の熱容量Ｃは、例えば、Ｃ＝０．０１〜０．１μＪ／Ｋ程度に選定すれば良い。そして、このダイアフラム部１は、中空状態の支持脚６２ａ，６２ｂによって、アレイ分離領域３に固定されている。微小空洞領域Ｃi,jの底部には、ルシフェリン・ルシフェラーゼ等の酵素が、高分子材料に包み込まれた固定化酵素４１の形態で、反応物Ｘi,jとして配置されている。
【００２４】
一般に微生物は、その種類に対応して、固有の寸法を持つ。例えば、クリプトスポリジウム（病原性原虫）は〜５μｍ、大腸菌は〜３μｍ、ブドウ球菌は〜１μｍ、ウイルスは〜０．１μｍである。したがって、図２に示すように、半導体基板２９の表面に特定の開口寸法Ｒjを有する空間フィルタを設けておけば、その下の微小空洞領域Ｃi,jに、この空間フィルタで微生物の寸法を選別しながら誘導出来る。微小空洞領域Ｃi,j内には図３に示すように、あらかじめ、特定の微生物に対応した固定化酵素（或いは培養成分）４１等の反応物Ｘi,jが配置されているので、誘導された微生物は反応物Ｘi,jで増殖し、発光（バイオルミネッセンス）或いは温度上昇（増殖サーモグラム）する。
【００２５】
例えば、反応物Ｘi,jとして、ルシフェリン・ルシフェラーゼ（発光基質・発光酵素）が固定されている場合で説明する。この場合、検知対象は空中の微生物であり、αをルシフェリン・ルシフェラーゼ（発光基質・発光酵素）、βを微生物が出すＡＴＰ（アデノシン三リン酸）、ｈνを可視発光とすれば、
α＋β⇒ｈν                     ・・・・・（５）
の反応式により、その発光ｈνを、ダイアフラムの下側表面付近に形成されているｐｎ接合ダイオードＤj,i-1，Ｄj,i，Ｄj,i+1，Ｄj+1,i-1，Ｄj+1,i，Ｄj+1,i+1，・・・・・をフォトダイオード（光センサ）として機能させ、ｐｎ接合ダイオードＤj,i-1，Ｄj,i，Ｄj,i+1，Ｄj+1,i-1，Ｄj+1,i，Ｄj+1,i+1，・・・・・により発光ｈνを電流に変換する。この電流（電気信号）は、垂直シフトレジスタ１０１及び水平シフトレジスタ１０２でランダムアクセスされ、図１に示す水平スイッチトランジスタＱi-1，Ｑi，Ｑi+1，・・・・・を介して水平信号線１０４に読み出すことが出来る。
【００２６】
例えば、開口寸法Ｒjを５μｍに設定しておけば、そのサイズ以下の空中菌（赤カビ病菌、イモチ病菌、肺炎球菌、ブドウ球菌等）が検出出来る。各ピクセルセルからの電流信号は、図１に示す垂直シフトレジスタ１０１及び水平シフトレジスタ１０２でランダムアクセスすることにより、通常のＣＭＯＳイメージセンサと同様な方式で、画像化を行うことが可能である。画像化を行うことにより、どの程度の気中密度で空中菌が存在するかを判定出来る。即ち、微小空洞領域内に空中菌が入り込む確率的な現象を定量的に測定可能である。
【００２７】
特に、空中菌は、様々なサイズが存在するだけでなく、増殖するための最適環境に温度依存性がある。したがって、図４（ｂ）に示すように、画素（ピクセル）を構成する微小空洞領域Ｃ11，Ｃ12，・・・・・，Ｃ21，・・・・・，ＣMNの測定温度Ｔ1 ，Ｔ2 ，Ｔ3 ，・・・・・，ＴN と開口寸法Ｒ1 ，Ｒ2 ，Ｒ3 ，・・・・・，ＲM をマトリクス状に組み合わせておけば、空中菌を測定温度Ｔ1 ，Ｔ2 ，Ｔ3 ，・・・・・，ＴN と開口寸法Ｒ1 ，Ｒ2 ，Ｒ3 ，・・・・・，ＲM とで分類しながら、同時計測して、その分類を２次元画像化することが可能である。
【００２８】
図４（ａ）は、空中菌を４種類に分類しながら同時計測して２次元画像化した例を示す。図４（ａ）において、領域Ａは寸法が１μｍ以下でＡＴＰ放出型細菌、領域Ｂは寸法が５μｍ以下でＡＴＰ放出型細菌、領域Ｃは寸法が１μｍ以下で合成培養液Ｓ増殖型細菌、領域Ｄは寸法が５μｍ以下で合成培養液Ｓ増殖型細菌として、分類表示される。領域Ａ及び領域Ｂには、反応物Ｘi,jとして発光酵素Ｒ又は発光基質Ｒが配置される。領域Ａと領域Ｂに対してはバイオルミネッセンス測定のためにｐｎ接合ダイオードj,iを光センサとして動作させ、又領域Ｃと領域Ｄに対しては増殖サーモグラム測定のためにｐｎ接合ダイオードＤj,iを温度センサ（ＩＶ特性変調型ダイオード）として動作させる。
【００２９】
典型的な微生物の物質代謝熱は１個当たり１０ｐＪであるので、１０００個の微生物が増殖中であれば、発生エネルギーＳはＳ＝０．０１μＪとなる。これを熱容量Ｃ＝０．１μＪ／Ｋのダイアフラム上で観測すると、温度変化ΔＴは、
ΔＴ＝Ｓ／Ｃ＝０．１Ｋ              ・・・・・（６）
程度の値になるので、ｐｎ接合ダイオードＤj,iで容易に検出可能な温度変化ΔＴである。
【００３０】
以上のように、本発明の第１の実施の形態に係るセンサアレイによって、従来は困難であった空中或いは水中に存在する微生物の種類を同定しながらリアルタイムにその微生物の寸法で分類した存在密度を２次元画像として可視化することが可能になる。更に、微生物の活性度や増殖状態の時間的変化を、２次元画像上でイメージ化して測定可能となる。
【００３１】
図５〜図７を用いて、微小空洞領域Ｃi,jのピクセルに着目して、本発明の第１の実施の形態に係るセンサアレイの製造方法を説明する。なお、以下に述べるセンサアレイの製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。
【００３２】
（イ）まず、半導体基板２９として、０．１〜３Ωｃｍ程度の（１００）面を主表面とするｐ型シリコンウェハを用意する。この半導体基板２９の主表面にシフトレジスタやセンス増幅器等のセンサアレイの周辺回路を形成する。これは通常の標準的なＭＯＳ集積回路の製造方法によれば良い。詳細は省略するが、反転防止層（チャネルストップ領域）、素子分離領域等の標準的なＭＯＳ集積回路に必要な領域を形成した後、半導体基板２９の表面を熱酸化して、厚さ５０ｎｍ〜１００ｎｍのゲート酸化膜４２を形成する。この際Ｖｔｈ制御イオン注入を加えても良い。次に、ゲート酸化膜４２の上の全面にＣＶＤ法によりポリシリコン膜４３を３００ｎｍ〜６００ｎｍ程度、例えば４００ｎｍ堆積する。次にフォトレジスト膜（以下において、単に「フォトレジスト」という。）２０１をポリシリコン膜４３の表面にスピン塗布する。そして、フォトリソグラフィー技術により、図５（ａ）に示すように、フォトレジスト２０１をパターニングする。そして、このフォトレジスト２０１をマスクとして、反応性イオンエッチング（ＲＩＥ）等によりポリシリコン膜４３をエッチングして、ゲート電極７３及びポリシリコン配線（図示しない）を形成する。その後、フォトレジスト２０１を除去し、新たなフォトレジストをゲート電極７３の表面にスピン塗布する。そして、次に、フォトリソグラフィー技術を用いて、ＭＯＳトランジスタ形成領域にイオン注入用開口部を形成し、ポリシリコンゲート電極７３を露出させる。そして、露出したポリシリコンゲート電極７３と新たなフォトレジストをマスクとして、自己整合的に、ヒ素イオン（75Ａｓ＋）をドーズ量１０１５ｃｍ−２のオーダーでイオン注入する。この時、ポリシリコンゲート電極７３にもヒ素（75Ａｓ＋）がイオン注入される。新たなフォトレジストを除去してから、半導体基板２９を熱処理し、注入した不純物イオンを活性化及び拡散し、図５（ｂ）に示すように半導体基板２９にｎ型ソース領域７１及びｎ型ドレイン領域７２を形成し、この結果、垂直スイッチングトランジスタＴj,iが形成される。垂直スイッチングトランジスタＴj,iのポリシリコンゲート電極７３は、ワード線Ｗjとして機能する。したがって、隣接するピクセルには、同様に、垂直スイッチングトランジスタＴj-1,i，Ｔj+1,i，・・・・・のポリシリコンゲート電極であるワード線Ｗj-1，Ｗj+1，・・・・・が走行している。
【００３３】
（ロ）次に、図５（ｂ）に示すように、垂直スイッチングトランジスタＴj-1,i，Ｔj,i，Ｔj+1,i，・・・・・や周辺回路のＭＯＳ集積回路に対しては層間絶縁膜として機能する基体絶縁膜３１を、厚さ１μｍ程度に堆積する。この基体絶縁膜３１は、ＣＶＤ法により堆積された膜厚０．５μｍ程度の酸化膜と、この酸化膜の上の膜厚０．５μｍ程度のＰＳＧ膜又はＢＰＳＧ膜の２層構造から構成された複合膜である。この複合膜の上層のＢＰＳＧ膜は、リフローされて基体絶縁膜３１の表面が平坦化される。
【００３４】
（ハ）次に、基体絶縁膜３１の上に、フォトレジストをスピン塗布する。そして、フォトリソグラフィー技術によりフォトレジストをパターニングする。このパターニングされたフォトレジストをマスクとして、基体絶縁膜３１をＲＩＥでエッチングし、図示しない、ｎ型ソース領域７１及びｎ型ドレイン領域７２に対するコンタクトホールを開口する。更に、コンタクトホール開口に用いたフォトレジストを除去し、基体絶縁膜３１の上に、新たなフォトレジストをスピン塗布する。そして、フォトリソグラフィー技術により新たなフォトレジストをパターニングする。このパターニングされた新たなフォトレジストをマスクとして、基体絶縁膜３１を等方性エッチングでエッチングし、微小空洞領域Ｃi,jを形成する。微小空洞領域Ｃi,jの底部には、１００ｎｍ程度の基体絶縁膜３１を残存させる。そして、コンタクトホール及び微小空洞領域Ｃi,jを埋めるように、厚さ１．２〜１．５μｍの空洞材料（ポリシリコン）４４をＣＶＤ法を用いて堆積する。ＣＶＤ法を用いてポリシリコン４４を堆積する際、ソースガスのモノシラン（ＳｉＨ4）と同時に、水素ガスで希釈したジボラン（Ｂ2Ｈ6）を、マスフローコントローラで制御しながら添加しｐ＋型ドープドポリシリコン４４を堆積する。或いは、ノンドープポリシリコン４４を堆積の後、イオン注入若しくは気相拡散（プレでポジション）により、ボロン（Ｂ）等のｐ型不純物を拡散して、ｐ＋型ドープドポリシリコン４４にしても良い。そして、化学的機械研磨（ＣＭＰ）を用いて、空洞材料（ｐ＋型ドープドポリシリコン）４４の表面を基体絶縁膜３１が露出するまで平坦化させ、空洞材料（ｐ＋型ドープドポリシリコン）４４をコンタクトホール及び微小空洞領域Ｃi,jの内部に埋め込む。コンタクトホールの内部に埋め込められたｐ＋型ドープドポリシリコン４４は、ｎ型ソース領域７１及びｎ型ドレイン領域７２に対する第１層コンタクトプラグ（接続導体）５９ｃ，５９ｄ，・・・・・として機能する。その後、図５（ｃ）に示すように、埋込絶縁膜３２を厚さ１μｍ程度に堆積する。この埋込絶縁膜３２としては、ＣＶＤ法により酸化膜を堆積すれば良い。
【００３５】
（ニ）次に、この埋込絶縁膜３２の上にフォトレジストをスピン塗布し、フォトリソグラフィー技術によりフォトレジストをパターニングする。このパターニングされたフォトレジストをマスクとして、埋込絶縁膜３２をＲＩＥでエッチングし、第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・にそれぞれ接続する第１層バイアホール（図示省略）を開口する。更に、第１層バイアホールの開口に用いたフォトレジストを除去し、埋込絶縁膜３２の上に、新たなフォトレジスト２０２をスピン塗布する。そして、フォトリソグラフィー技術により、フォトレジスト２０２をパターニングする。このパターニングされたフォトレジスト２０２をマスクとして、埋込絶縁膜３２をＲＩＥでエッチングし、図５（ｄ）に示すように、埋込絶縁膜３２に対して、溝部４５ａ，４５ｂ，・・・・・，４５ｆを形成する。溝部４５ａ，４５ｂ，・・・・・，４５ｆのそれぞれの底部には、１００ｎｍ程度の埋込絶縁膜３２を残存させる。
【００３６】
（ホ）そして、溝部４５ａ，４５ｂ，・・・・・，４５ｆ、及びｎ型ソース領域７１及びｎ型ドレイン領域７２に接続する第１層バイアホール（図示省略）を埋めるように、ＣＶＤ法を用いて、厚さ１．０〜１．５μｍの多結晶半導体層（ポリシリコン）３３を堆積する。ＣＶＤ法を用いてポリシリコン３３を堆積する際、前述と同様に、ＳｉＨ4と同時に、Ｂ2Ｈ6を添加しｐ＋型ドープドポリシリコン３３をインシツ(in-situ)で堆積しても良く、ノンドープポリシリコン３３を堆積の後、ｐ型不純物を拡散して、ｐ＋型ドープドポリシリコン３３にしても良い。更に、ＣＭＰを用いて、図６（ｅ）に示すように、ｐ＋型ドープドポリシリコン３３の表面を埋込絶縁膜３２が露出するまで平坦化させ、ｐ＋型ドープドポリシリコン３３を溝部４５ａ，４５ｂ，・・・・・，４５ｆ及び図示を省略した第１層バイアホールのそれぞれの内部に埋め込む。第１層バイアホールの内部に埋め込められたｐ＋型ドープドポリシリコン３３は、ｎ型ソース領域７１及びｎ型ドレイン領域７２に対する第２層コンタクトプラグ６０ｃ，６０ｄとして機能する。
【００３７】
（ヘ）次に、このｐ＋型ドープドポリシリコン３３の上に、フォトレジスト２０３をスピン塗布する。そして、フォトリソグラフィー技術により、フォトレジスト２０３をパターニングし、パターニングされたフォトレジスト２０３をマスクとして、リンイオン（31Ｐ＋）等のｎ型不純物イオンを、図６（ｆ）に示すようにイオン注入する。ドーズ量は、ｐ＋型ドープドポリシリコン３３をタイプ反転可能な量に選定する。フォトレジスト２０３を除去後、熱処理し、ｎ型不純物イオンを活性化し、カソード領域５２をｐ＋型ドープドポリシリコン３３の表面に選択的に形成する。そして、カソード領域５２及びｐ＋型ドープドポリシリコン３３の上に、新たなフォトレジスト２０４をスピン塗布し、フォトリソグラフィー技術により、フォトレジスト２０４をパターニングする。パターニングされたフォトレジスト２０４をマスクとして、図６（ｇ）に示すように、ヒ素イオン（75Ａｓ＋）等のｎ型不純物イオンを２×１０１５ｃｍ−２程度のドーズ量でイオン注入する。フォトレジスト２０４を除去後、熱処理し、ｎ型不純物イオンを活性化し、カソードコンタクト領域５３を、カソード領域５２の表面に選択的に形成する。アノード領域５１、カソード領域５２及びカソードコンタクト領域５３とで、ｐｎ接合ダイオードＤj,iを構成している。
【００３８】
（ト）カソードコンタクト領域５３、カソード領域５２、ｐ＋型ドープドポリシリコン３３及びこれらに挟まれて露出した埋込絶縁膜３２の上部に、厚さ０．３μｍ〜０．８μｍの第１層間絶縁膜３４を、ＣＶＤ法により堆積する。この第１層間絶縁膜３４は、酸化膜（ＮＳＧ膜）、ＰＳＧ膜若しくはＢＰＳＧ膜、又はこれらの内の２層以上の組み合わせから構成された複合膜でも良い。この第１層間絶縁膜３４の上に、フォトレジスト２０５をスピン塗布し、フォトリソグラフィー技術により、フォトレジスト２０５をパターニングする。このパターニングされたフォトレジスト２０５をマスクとして、第１層間絶縁膜３４をＲＩＥでエッチングし、図６（ｈ）に示すように、コンタクトホール４６ａ，４６ｂ、及び第２層コンタクトプラグ６０ｃ，６０ｄに接続される第２層バイアホール４６ｃ，４６ｄを開口する。フォトレジスト２０５を除去後、第１層間絶縁膜３４の上に、プラグ用導電膜を堆積する。そして、ＣＭＰを用いて、プラグ用導電膜の表面を第１層間絶縁膜３４が露出するまで平坦化させ、第３層コンタクトプラグ６１ａ，６１ｂ，６１ｃ，６１ｄ，・・・・・をコンタクトホール４６ａ，４６ｂ，４６ｃ，４６ｄの内部に埋め込む。第３層コンタクトプラグ６１ｃ及び６１ｄは、それぞれ図示しない第２層バイアホールの内部に埋め込まれ、第２層コンタクトプラグ６０ｃ及び６０ｄ及び第１層コンタクトプラグ５９ｃ及び５９ｄを介して、垂直スイッチングトランジスタＴj,iのｎ型ソース領域７１及びドレイン領域７２に電気的に接続される。第３層コンタクトプラグ６１ａ，６１ｂ，６１ｃ，６１ｄ，・・・・・用のプラグ用導電膜としては、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、これらのシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等をＣＶＤ法、真空蒸着法、スパッタリング法等で堆積すれば良い。或いはこれらのシリサイドを用いたポリサイドをＣＶＤ法で堆積して形成しても良い。
【００３９】
（チ）次に、第３層コンタクトプラグ６１ａ，６１ｂ，６１ｃ，６１ｄ，・・・・・及び第１層間絶縁膜３４の上に、厚さ０．３μｍ〜１μｍの第１層金属膜６２をＣＶＤ法、真空蒸着法、スパッタリング法等で堆積する。第１層金属膜６２としては、Ｗ、Ｔｉ、Ｍｏ等の高融点金属の他アルミニウム（Ａｌ）等が使用可能である。この第１層金属膜６２の上に、フォトレジスト２０６をスピン塗布し、フォトリソグラフィー技術により、フォトレジスト２０６を図６（ｉ）に示すように、パターニングする。
【００４０】
（リ）このパターニングされたフォトレジスト２０６をマスクとして、第１層金属膜６２をＲＩＥでエッチングし、第１金属配線層６２ａ，６２ｂ，・・・・・，６２ｆをパターニングする。図７（ｊ）の断面図上では、第１金属配線層６２ｃ，６２ｅ，６２ｆはあたかも独立した配線のように示されているが、平面パターン上では、第１金属配線層６２ｃ，６２ｅ，６２ｆは連続した１本の電気配線である。第１金属配線層６２ｃ，６２ｅ，６２ｆにより、ｐｎ接合ダイオードＤj,iのカソードコンタクト領域５３と垂直スイッチングトランジスタＴj,iのｎ型ドレイン領域７２とが、第３層コンタクトプラグ６１ｄ、第２層コンタクトプラグ６０ｄ及び第１層コンタクトプラグ５９ｄを介して電気的に接続される。そして、第１金属配線層６２ａ，６２ｂ，・・・・・，６２ｆの上部に、厚さ０．８μｍ〜１．５μｍの第２層間絶縁膜３５を、図７（ｊ）に示すように、ＣＶＤ法により堆積する。この第２層間絶縁膜３５は、ＮＳＧ膜、ＰＳＧ膜若しくはＢＰＳＧ膜、又はこれらの内の２層以上の組み合わせから構成された複合膜でも良い。この第２層間絶縁膜３５の上に、フォトレジストをスピン塗布し、フォトリソグラフィー技術により、フォトレジストをパターニングする。このパターニングされたフォトレジストをマスクとして、第２層間絶縁膜３５をＲＩＥでエッチングし、第３層コンタクトプラグ６１ｃに接続される第３層バイアホール（図示省略）を開口する。第３層バイアホールは、第３層コンタクトプラグ６１ｃの頂部を露出するように開口される。フォトレジストを除去後、第４層コンタクトプラグ６４ｃ用導電膜として、Ｗ、Ｔｉ、Ｍｏ等の高融点金属を堆積する。そして、ＣＭＰを用いて、第２層間絶縁膜３５の表面を図７（ｊ）に示すように、平坦化し、第４層コンタクトプラグ６４ｃを第３層バイアホールに埋め込む。
【００４１】
（ヌ）次に、第２層間絶縁膜３５の上に、厚さ０．３μｍ〜１μｍの第２層金属膜を、真空蒸着法、スパッタリング法等で堆積する。第２層金属膜としては、Ａｌ若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等が使用可能である。この第２層金属膜の上に、フォトレジストをスピン塗布し、フォトリソグラフィー技術により、パターニングする。このパターニングされたフォトレジストをマスクとして、第２層金属膜をＲＩＥでエッチングし、第２金属配線層６３をパターニングする。図７（ｋ）においては、第２金属配線層６３があたかも紙面に垂直方向に走行しているように描かれているが、実際は、紙面と平行方向のビット線Ｂiのパターンとなる。即ち、ビット線Ｂiは、ポリシリコンゲート電極７３（ワード線Ｗj）と直交する方向に走行している。そして、第２金属配線層６３（ビット線Ｂi）は第４層コンタクトプラグ６４ｃ、第３層コンタクトプラグ６１ｃ、第２層コンタクトプラグ６０ｃ、第１層コンタクトプラグ５９ｃを介して、垂直スイッチングトランジスタＴj,iのｎ型ソース領域７１に電気的に接続される。図示を省略しているが、隣接するピクセルにも、ビット線Ｂi-1，Ｂi+1，・・・・・が第２金属配線層により、形成されている。図３の断面図には現れていないが、ビット線Ｂi-1，Ｂi，Ｂi+1，・・・・・と平行して、第２金属配線層として垂直ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・がビット線Ｂi-1，Ｂi，Ｂi+1，・・・・・と同一工程で、パターニングされる。垂直ヒータ線Ｖi-1，Ｖi，Ｖi+1，・・・・・は、紙面の手前、及び奥を紙面に平行に走行している。そして、第２金属配線層６３の上部に、厚さ０．８μｍ〜１．５μｍのパッシベーション膜３６を、図７（ｋ）に示すように、ＣＶＤ法により堆積する。このパッシベーション膜３６としてはシリコン窒化膜（Ｓｉ3Ｎ4膜）が使用可能である。そして、ＣＭＰを用いて、パッシベーション膜３６の表面を図７（ｋ）に示すように、平坦化する。
【００４２】
（ル）このパッシベーション膜３６の上に、フォトレジスト２０７をスピン塗布し、フォトリソグラフィー技術により、フォトレジスト２０７をパターニングする。このパターニングされたフォトレジスト２０７をマスクとして、パッシベーション膜３６，第２層間絶縁膜３５，第１層間絶縁膜３４，埋め込み絶縁膜３２をＲＩＥでエッチングし、図７（ｌ）に示すように、溝部４７ａ，４７ｂ，４７ｃ，４７ｄを開口する。そして、この溝部４７ａ，４７ｂ，４７ｃ，４７ｄの底部に露出した空洞材料（ｐ＋型ドープドポリシリコン）４４をシリコンエッチング液で除去すれば、図３に示す微小空洞領域Ｃi,jが形成される。
【００４３】
（ヲ）次に、ビニルポリマー等の寒天のような網目構造を持つ高分子材料を加熱し、ゾル状にし、これにルシフェリン・ルシフェラーゼ等の酵素を混ぜた液を用意する。そして、この酵素を混ぜた液を、半導体基板２９の上から、溝部４７ａ，４７ｂ，４７ｃ，４７ｄに向かって滴下する。滴下された酵素を混ぜた液は、溝部４７ａ，４７ｂ，４７ｃ，４７ｄの内部を毛細管現象により浸透し、微小空洞領域Ｃi,jに注入される。溝部４７ａ，４７ｂ，４７ｃ，４７ｄの間隙にも、酵素を混ぜた液が残留するが、溝部４７ａ，４７ｂ，４７ｃ，４７ｄに対して、ヘリウム・ネオン（Ｈｅ−Ｎｅ）レーザ等のレーザビームをスキャンすることにより、微小空洞領域Ｃi,jの底部の高分子材料からなる固定化酵素４１に影響を与えることなく、溝部４７ａ，４７ｂ，４７ｃ，４７ｄの間隙の高分子材料を蒸発させることが出来る。この結果、図３に示すような、本発明の第１の実施の形態に係るセンサアレイが完成する。
【００４４】
図８は、本発明の第１の実施の形態の変形例に係るセンサアレイのピクセルを微小空洞領域Ｃi,jを中心にして示す断面図である。この断面図は、図２のＡ−Ａ方向に沿った図に相当する。図３では、微小空洞領域Ｃi,jは、ｐ型半導体基板（シリコン基板）２９の表面に配置された基体絶縁膜３１の一部を選択的に除去した凹部として構成されていたが、第１の実施の形態の変形例に係るセンサアレイでは、ｐ型半導体基板（シリコン基板）２９自身の表面の凹部として構成されている点が異なる。図３と同様に、アノード領域５１，カソード領域５２及びカソードコンタクト領域５３からなる検出素子（ｐｎ接合ダイオード）Ｄj,iが、微小空洞領域Ｃi,jの蓋若しくは屋根となるダイアフラム部１の内部にドープドポリシリコン層を用いて構成されている。図１に示す垂直スイッチングトランジスタＴj-1,i，Ｔj,i，Ｔj+1,i，・・・・・は、図３ではｐ型半導体基板（シリコン基板）２９の内部の表面近傍に配置されていたが、第１の実施の形態の変形例に係るセンサアレイでは、検出素子（ｐｎ接合ダイオード）Ｄj,iと同一水平レベルのドープドポリシリコン層３３を用いて構成されている。即ち、ドープドポリシリコン層３３の表面のｎ型ソース領域７５、ｎ型ドレイン領域７６、及びこれらのｎ型ソース領域７５とｎ型ドレイン領域７６との間のｐ型ドープドポリシリコン層３３の表面のゲート酸化膜、ゲート酸化膜の上のポリシリコンゲート電極７７から構成されている。図３では、微小空洞領域Ｃi,jの側壁側に位置する基体絶縁膜３１には、第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・（接続導体）が、基体絶縁膜３１を貫通するように埋め込まれていると説明したが、第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・は、ｎ型ソース領域７１、ｎ型ドレイン領域７２に対する接続導体であるので、図８に示す構造では不要である。同様に、図３では、アレイ分離領域３の埋込絶縁膜３２の内部に第２層コンタクトプラグ６０ｃ，６０ｄ，・・・・・（接続導体）が埋め込まれていると説明したが、第２層コンタクトプラグ６０ｃ，６０ｄ，・・・・・は第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・を介してｎ型ソース領域７１及びｎ型ドレイン領域７２にそれぞれ電気的に接続されているのであるから、図８に示す構造では不要である。その代わり、コンタクトプラグ６１ｅ及び６１ｆが、ｎ型ソース領域７５及びｎ型ドレイン領域７６にそれぞれ接続されている。微小空洞領域Ｃj,iの内部の底部には、図３と同様に、層状の反応物Ｘj,iである固定化酵素４１が配置され、この反応物Ｘj,iは、検出対象となる微生物に応じて選択される。他の詳細は、基本的に図３に示した第１の実施の形態と同様であるので、重複した説明を省略する。
【００４５】
図８に示すように、半導体基板２９の表面に微小空洞領域Ｃi,jを形成するのは、以下のように簡単に出来る。即ち、図７（ｌ）に示すように溝部４７ａ，４７ｂ，４７ｃ，４７ｄを開口した後、この溝部４７ａ，４７ｂ，４７ｃ，４７ｄの底部に露出した半導体基板２９を、異方性シリコンエッチング液で除去すれば良い。この異方性シリコンエッチング液のエッチングのとき、ｐ＋型ドープドポリシリコン３３は、ｐ＋型ドープドポリシリコン３３を保護する埋込絶縁膜で被覆されているのでエッチングされることはない。異方性シリコンエッチング液としては、水酸化カリウム（ＫＯＨ）等のアルカリ系エッチング液や、エチレンジアミンピロカテコール水溶液、ヒドラジン水溶液等が周知である。
【００４６】
又、図８に示す構造において、垂直スイッチングトランジスタＴj,iをｐ＋型ドープドポリシリコン３３の表面に形成するには、以下のようにすれば良い。
【００４７】
（イ）まず、図６（ｆ）に示すようにイオン注入により、ｐ＋型ドープドポリシリコン３３の表面にカソード領域５２を形成するためのｎ型不純物イオンをイオン注入する。イオン注入のマスクとして用いたフォトレジスト２０３を除去後、酸化性雰囲気で熱処理し、ｐ＋型ドープドポリシリコン３３の表面に厚さ５０ｎｍ〜１００ｎｍのゲート酸化膜を形成する。このゲート酸化膜を形成する熱処理で、注入されたｎ型不純物イオンが活性化し、カソード領域５２が形成される。
【００４８】
（ロ）次に、ゲート酸化膜の上の全面にＣＶＤ法によりポリシリコン膜、若しくはＷ膜，Ｍｏ膜等の高融点金属等のゲート電極材料を４００ｎｍ程度堆積する。次にフォトレジストをゲート電極材料の表面にスピン塗布する。そして、フォトリソグラフィー技術により、フォトレジストをパターニングする。そして、このフォトレジストをマスクとして、ＲＩＥ等によりゲート電極材料をエッチングして、ゲート電極７７及び必要な配線のパターンをゲート電極材料で形成する。
【００４９】
（ハ）そして、図６（ｇ）に示すカソードコンタクト領域５３を形成するための新たなフォトレジスト２０４をパターニングする際に、同時に、垂直スイッチングトランジスタＴj,i用の開口部をゲート電極７７の部分に形成する。
【００５０】
（ニ）そして、パターニングされたフォトレジスト２０４をマスクとして、図６（ｇ）に示すように、ヒ素イオン（75Ａｓ＋）等のｎ型不純物イオンを２×１０１５ｃｍ−２程度のドーズ量でイオン注入すれば、ゲート電極７７をマスクとして自己整合的にソース／ドレイン形成予定のｐ＋型ドープドポリシリコン３３の表面にもイオン注入される。その後、フォトレジスト２０４を除去後、熱処理しｎ型不純物イオンを活性化すれば、カソードコンタクト領域５３がカソード領域５２の表面に形成されると同時に、ｎ型ソース領域７５及びｎ型ドレイン領域７６が形成され、垂直スイッチングトランジスタＴj,iが形成される。垂直スイッチングトランジスタＴj,iのゲート電極７７は、ワード線Ｗjとして機能することは、図３の場合と同様である。したがって、隣接するピクセルには、同様に、垂直スイッチングトランジスタＴj-1,i，Ｔj+1,i，・・・・・のゲート電極であるワード線Ｗj-1，Ｗj+1，・・・・・が走行する。
【００５１】
なお、ＳＯＩ構造の基板を用いれば、図８に示す第１の実施の形態の変形例に係るセンサアレイのピクセルの検出素子（ｐｎ接合ダイオード）Ｄj,i及び垂直スイッチングトランジスタＴj,iを、微小空洞領域Ｃi,jの蓋（屋根）となるダイアフラム部１の内部に、ｐ型単結晶シリコン層を用いて構成することが可能である。図８に示す構造において、検出素子（ｐｎ接合ダイオード）Ｄj,i及び垂直スイッチングトランジスタＴj,iをｐ型単結晶シリコン層の表面に形成するには、以下のようにすれば良い。
【００５２】
（イ）まず、半導体基板２９の上に埋込絶縁膜３２を介してｐ型単結晶シリコン層が形成されたＳＯＩ基板を用意する。そして、このｐ型単結晶シリコン層の上にフォトレジストをスピン塗布し、フォトリソグラフィー技術によりフォトレジストをパターニングする。このパターニングされたフォトレジストをマスクとして、ｐ型単結晶シリコン層を埋込絶縁膜３２が露出するまで、ＲＩＥで選択的にエッチングする。このＲＩＥで、図７（ｌ）に示す溝部４７ａ，４７ｂ，４７ｃ，４７ｄの位置にそれぞれ分離溝を形成する。この分離溝の幅は、溝部４７ａ，４７ｂ，４７ｃ，４７ｄよりも、０．６μｍ〜３μｍ広く形成する。ＲＩＥのエッチングに用いたフォトレジストを除去する。
【００５３】
（ロ）そして、この分離溝を埋めるように、ＣＶＤ法により酸化膜を堆積する。更に、ＣＭＰを用いてｐ型単結晶シリコン層が露出するまで平坦化し、ｐ型単結晶シリコン層保護用絶縁膜を形成する。そして、このｐ型単結晶シリコン層保護用絶縁膜で区切られたｐ型単結晶シリコン層の上にフォトレジスト２０３をスピン塗布し、フォトリソグラフィー技術によりフォトレジスト２０３をパターニングする。このパターニングされたフォトレジスト２０３をマスクとして、図６（ｆ）と同様に、ｐ型単結晶シリコン層の表面にカソード領域５２を形成するためのｎ型不純物イオンをイオン注入する。イオン注入のマスクとして用いたフォトレジスト２０３を除去後、酸化性雰囲気で熱処理し、ｐ型単結晶シリコン層の表面に厚さ５０ｎｍ〜１００ｎｍのゲート酸化膜を形成する。このゲート酸化膜を形成する熱処理で、注入されたｎ型不純物イオンが活性化し、カソード領域５２が形成される。
【００５４】
（ハ）次に、ゲート酸化膜の上の全面にＣＶＤ法によりポリシリコン膜、若しくはＷ膜，Ｍｏ膜等の高融点金属等のゲート電極材料を４００ｎｍ程度堆積する。次にフォトレジストをゲート電極材料の表面にスピン塗布する。そして、フォトリソグラフィー技術により、フォトレジストをパターニングする。そして、このフォトレジストをマスクとして、ＲＩＥ等によりゲート電極材料をエッチングして、ゲート電極７７（図８参照。）及び必要な配線のパターンをゲート電極材料で形成する。
【００５５】
（ニ）そして、図６（ｇ）に示すカソードコンタクト領域５３を形成するための新たなフォトレジスト２０４をパターニングする際に、同時に、垂直スイッチングトランジスタＴj,i用の開口部をゲート電極７７の部分に形成する。
【００５６】
（ホ）そして、パターニングされたフォトレジスト２０４をマスクとして、図６（ｇ）と同様に、ヒ素イオン（75Ａｓ＋）等のｎ型不純物イオンをイオン注入すれば、ゲート電極７７をマスクとして自己整合的にソース／ドレイン形成予定のｐ型単結晶シリコン層の表面にもイオン注入される。その後、フォトレジスト２０４を除去後、熱処理しｎ型不純物イオンを活性化すれば、カソードコンタクト領域５３がカソード領域５２の表面に形成されると同時に、ｎ型ソース領域７５及びｎ型ドレイン領域７６が形成され（図８参照。）、垂直スイッチングトランジスタＴj,iが形成される。この後の工程は、図６（ｈ）以降に示す工程と基本的に同様であるので、重複した記載を省略する。但し、図７（ｌ）に示すと同様に、溝部４７ａ，４７ｂ，４７ｃ，４７ｄを開口した後、この溝部４７ａ，４７ｂ，４７ｃ，４７ｄの底部に露出した半導体基板２９を、異方性シリコンエッチング液で除去することは、前述した通りである。この異方性シリコンエッチング液のエッチングのとき、ｐ型単結晶シリコン層は、ｐ型単結晶シリコン層保護用絶縁膜で側面を、埋込絶縁膜３２で底面を被覆されているのでエッチングされることはない。
【００５７】
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係るセンサアレイのピクセルを微小空洞領域Ｃi,jを中心にして示す断面図である。この断面図は、図２のＡ−Ａ方向に沿った図に相当する。第１の実施の形態では、アノード領域５１，カソード領域５２及びカソードコンタクト領域５３からなるｐｎ接合ダイオードが検出素子Ｄj,iとして、微小空洞領域Ｃi,jの蓋となるダイアフラム部１の内部に構成されていた。しかし、第２の実施の形態に係るセンサアレイのピクセルでは、ｐｎ接合ダイオードの代わりに、イオン検出ＦＥＴ（Ion Sensitive FET：以下に置いて「ＩＳＦＥＴ」という。）が用いられている点が、第１の実施の形態と異なる。ＩＳＦＥＴは、溶液中のイオンを検出しＰＨを測定する検出素子Ｄj,iである。ＰＨを測定するのであるから、第１の実施の形態とは異なり、微小空洞領域Ｃj,iの内部の底部には、層状の反応物Ｘj,iを配置することは必ずしも必要ではない。
【００５８】
図９に示すように、ダイアフラム部１に位置する埋込絶縁膜３２に溝部が形成され、溝部のそれぞれの底部には、ＩＳＦＥＴのゲート絶縁膜となる厚さ５０ｎｍ〜１００ｎｍ程度の埋込絶縁膜３２が残存している。そしてこの溝部にＩＳＦＥＴのチャネル領域となるｎ型ドープドポリシリコン３３が埋め込まれている。更に、チャネル領域５７を挟んで、ｐ型ソース領域５５及びｐ型ドレイン領域５６が形成され、ＩＳＦＥＴＤj,iが構成されている。ｎ型チャネル領域５７の上部には第１層間絶縁膜３４が配置されている。第１層間絶縁膜３４の上には第１金属配線層６２ａ，６２ｂ，・・・・・，６２ｆが配置されている。第１金属配線層６２ｄとｐ型ドレイン領域５６とは、第１層間絶縁膜３４を貫通する第３層コンタクトプラグ６１ｃ，６１ｄ，・・・・・６１ｂにより接続されている。第１金属配線層６２ｃとｐ型ソース領域５５とは、第１層間絶縁膜３４を貫通する第３層コンタクトプラグ６１ｃ，６１ｄ，・・・・・６１ａにより接続されている。更に第３層コンタクトプラグ６１ｃ，６１ｄ，・・・・・、第２層コンタクトプラグ６０ｃ，６０ｄ，・・・・・及び第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・を介して、第１金属配線層６２ｆと垂直スイッチングトランジスタＴj,iのｎ型ドレイン領域７２とが電気的に接続されている。図９の断面図上では、第１金属配線層６２ｄ，６２ｅ，６２ｆはあたかも独立した配線のように示されているが、平面パターン上では、第１金属配線層６２ｄ，６２ｅ，６２ｆは連続した１本の電気配線である。したがって、第１金属配線層６２ｄ，６２ｅ，６２ｆ、第３層コンタクトプラグ６１ｃ，６１ｄ，・・・・・、第２層コンタクトプラグ６０ｃ，６０ｄ，・・・・・及び第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・を介して、ＩＳＦＥＴＤj,iのｐ型ドレイン領域５６と垂直スイッチングトランジスタＴj,iのｎ型ドレイン領域７２とが電気的に接続されている（図１の等価回路参照。）。
【００５９】
図９に示すように、ＩＳＦＥＴのゲート絶縁膜３２に陰イオンが集まると、ゲート絶縁膜３２の近傍のＩＳＦＥＴのチャネル領域の底部には、正孔（ホール）が蓄積されｐ型チャネルが形成され、ＩＳＦＥＴのｐ型ソース領域５５及びｐ型ドレイン領域５６の間に電流が流れるので、各ピクセルの微小空洞領域Ｃj,iの内部のＰＨを測定出来る。
【００６０】
なお、ｎ型ドープドポリシリコン３３ではなく、ＳＯＩ構造を構成するｎ型単結晶半導体層を用いて、ＩＳＦＥＴを構成出来ることは勿論である。又、図９では、垂直スイッチングトランジスタＴj,iが、ｐ型半導体基板（シリコン基板）２９の内部の表面近傍に配置されているが、ＩＳＦＥＴＤj,iと同一水平レベルの半導体層（ポリシリコン層若しくは単結晶シリコン層）を用いてｐチャネルＭＯＳＦＥＴを構成すれば、工程が簡略されて好ましい。ＣＭＯＳの工程と同様に、ＩＳＦＥＴＤj,iをｐチャネルＭＯＳＦＥＴで、垂直スイッチングトランジスタＴj,iをｎチャネルＭＯＳＦＥＴで構成しても良い。又、導電型を全部逆にして、垂直スイッチングトランジスタＴj,i及びＩＳＦＥＴＤj,iをエンハンスメント型ｎチャネルＭＯＳＦＥＴを構成することも可能である。他の詳細は、基本的に図３に示した第１の実施の形態と同様であるので、重複した説明を省略する。
【００６１】
詳細な工程断面図を省略するが、本発明の第２の実施の形態に係るセンサアレイは、以下に述べるような製造方法により実現出来る。以下は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。図５（ｃ）までは、第１の実施の形態に係るセンサアレイの製造方法と同様であるので、重複した記載を省略する。ここでは、図５（ｃ）と同様に、埋込絶縁膜３２を厚さ１μｍ程度にＣＶＤ法により堆積した工程の後から、順に説明する。
【００６２】
（イ）即ち、図５（ｃ）に示す工程の後、図５（ｃ）の埋込絶縁膜３２の上にフォトレジストをスピン塗布し、フォトリソグラフィー技術によりフォトレジストをパターニングする。このパターニングされたフォトレジスト２０２をマスクとして、埋込絶縁膜３２をＲＩＥでエッチングし、図５（ｄ）と同様に、埋込絶縁膜３２に対して、溝部４５ａ，４５ｂ，・・・・・，４５ｆを形成する。溝部４５ａ，４５ｂ，・・・・・，４５ｆのそれぞれの底部には、５０ｎｍ〜１００ｎｍ程度の埋込絶縁膜３２を残存させる。
【００６３】
（ロ）そして、溝部４５ａ，４５ｂ，・・・・・，４５ｆ、及び図示しないｎ型ソース領域７１及びｎ型ドレイン領域７２に接続する第１層バイアホールを埋めるように、ＣＶＤ法を用いて、厚さ１．０〜１．５μｍの多結晶半導体層（ポリシリコン）３３を堆積する。ＣＶＤ法を用いてポリシリコン３３を堆積する際、前述と同様に、ＳｉＨ4と同時に、フォスフィン（ＰＨ3）を添加し、ｎ型ドープドポリシリコン３３をインシツで堆積しても良く、ノンドープポリシリコン３３を堆積の後、ｎ型不純物を拡散して、ｎ型ドープドポリシリコン３３にしても良い。更に、ＣＭＰを用いて、図６（ｅ）と同様に、ｎ型ドープドポリシリコン３３の表面を埋込絶縁膜３２が露出するまで平坦化させ、ｎ型ドープドポリシリコン３３を溝部４５ａ，４５ｂ，・・・・・，４５ｆ及び図示を省略した第１層バイアホールのそれぞれの内部に埋め込む。
【００６４】
（ハ）次に、フォトレジストをｎ型ドープドポリシリコン３３の表面にスピン塗布する。そして、フォトリソグラフィー技術により、フォトレジストをパターニングし、このフォトレジストをマスクとして、ボロンイオン（11Ｂ＋）等のｐ型不純物イオンを２×１０１５ｃｍ−２程度のドーズ量で、ソース／ドレイン形成予定領域のｎ型ドープドポリシリコン３３の表面にもイオン注入する。その後、フォトレジスト２０４を除去後、熱処理しｐ型不純物イオンを活性化すれば、ｐ型ソース領域５５及びｐ型ドレイン領域５６が形成され、ＩＳＦＥＴＤj,iが形成される。この後は、図６（ｈ）以降に示す工程と、実質的に同様であるので、重複した説明を省略する。
【００６５】
又、図９に示す構造において、検出素子（ＩＳＦＥＴ）Ｄj,i及びｐチャネル垂直スイッチングトランジスタＴj,iを単結晶シリコン層を用いて形成するには、以下のようにすれば良い。ここで、単結晶シリコン層とは、微小空洞領域Ｃi,jの蓋（屋根）となるダイアフラム部１の内部に形成される単結晶半導体層（ＳＯＩ層）の意味である。
【００６６】
（イ）まず、半導体基板２９の上に埋込絶縁膜３２を介してｎ型単結晶シリコン層（ＳＯＩ層）が形成されたＳＯＩ基板を用意する。そして、このｎ型単結晶シリコン層の上にフォトレジストをスピン塗布し、フォトリソグラフィー技術によりフォトレジストをパターニングする。このパターニングされたフォトレジストをマスクとして、ｎ型単結晶シリコン層を埋込絶縁膜３２が露出するまで、ＲＩＥで選択的にエッチングする。このＲＩＥで、図７（ｌ）に示す溝部４７ａ，４７ｂ，４７ｃ，４７ｄの位置にそれぞれ分離溝を形成する。この分離溝の幅は、溝部４７ａ，４７ｂ，４７ｃ，４７ｄよりも、広く形成する。その後、ＲＩＥのエッチングに用いたフォトレジストを除去する。
【００６７】
（ロ）そして、この分離溝を埋めるように、ＣＶＤ法により酸化膜を堆積する。更に、ＣＭＰを用いてｎ型単結晶シリコン層が露出するまで平坦化し、分離溝の内部に、ｎ型単結晶シリコン層保護用絶縁膜を形成する。そして、このｎ型単結晶シリコン層保護用絶縁膜で区切られたｎ型単結晶シリコン層の表面を熱酸化して、ｎ型単結晶シリコン層の表面に厚さ５０ｎｍ〜１００ｎｍのゲート酸化膜を形成する。
【００６８】
（ハ）次に、ゲート酸化膜の上の全面にＣＶＤ法によりポリシリコン膜、若しくはＷ膜，Ｍｏ膜等の高融点金属等のゲート電極材料を３００ｎｍ〜６００ｎｍ程度堆積する。次にフォトレジストをゲート電極材料の表面にスピン塗布し、フォトリソグラフィー技術により、フォトレジストをパターニングする。そして、このフォトレジストをマスクとして、ＲＩＥ等によりゲート電極材料をエッチングして、ゲート電極及び必要な配線のパターンをゲート電極材料で形成する。
【００６９】
（ニ）ゲート電極のパターニングに用いたフォトレジストを除去して、新たなフォトレジストをゲート酸化膜の表面にスピン塗布する。そして、フォトリソグラフィー技術により、フォトレジストをパターニングし、このフォトレジストをマスクとして、ボロンイオン（11Ｂ＋）等のｐ型不純物イオンを２×１０１５ｃｍ−２程度のドーズ量で、ＩＳＦＥＴＤj,i及び垂直スイッチングトランジスタＴj,iのソース／ドレイン形成予定領域のｎ型単結晶シリコン層の表面にイオン注入する。その後、フォトレジスト２０４を除去後、熱処理し、ｐ型不純物イオンを活性化すれば、ＩＳＦＥＴＤj,iのｐ型ソース領域５５及びｐ型ドレイン領域５６と共に、垂直スイッチングトランジスタＴj,iのｐ型ソース領域及びｐ型ドレイン領域が形成される。この後の工程は、図６（ｈ）以降に示す工程と基本的に同様である。但し、図７（ｌ）に示すと同様に、溝部４７ａ，４７ｂ，４７ｃ，４７ｄを開口した後、この溝部４７ａ，４７ｂ，４７ｃ，４７ｄの底部に露出した半導体基板２９を、異方性シリコンエッチング液で除去することは、前述した通りである。この異方性シリコンエッチング液のエッチングのとき、ｎ型単結晶シリコン層は、ｎ型単結晶シリコン層保護用絶縁膜で側面を、埋込絶縁膜３２で底面を被覆されているのでエッチングされることはない。
【００７０】
（第３の実施の形態）
図１０及び１１は、本発明の第３の実施の形態に係るセンサアレイのピクセルを微小空洞領域Ｃi,jを中心にして示す断面図である。この断面図は、図２のＡ−Ａ方向に沿った図に相当する。本発明の第３の実施の形態に係るセンサアレイのピクセルは、第１の実施の形態のピクセルの上部に、空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55付きのキャップ層３７が付加された構造である。キャップ層３７は、アレイ分離領域３とダイアフラム部１の間に設けられた間隙部の上方を覆うフリンジ部（端部）３７ｃと、ダイアフラム部１のそれぞれの頂部に中央部の底部が接続され、フリンジ部３７ｃを片持ち梁構造で支持する支持部（３７ａ，３７ｂ）とからなる。支持部（３７ａ，３７ｂ）は、ダイアフラム部１のそれぞれの頂部に底部が接続された中央部３７ａと、フリンジ部３７ｃと中央部３７ａとを接続するスカート部３７ｂとから構成されている。フリンジ部３７ｃに設けられた空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55は浮遊粒子のサイズを分類するフィルタとして使用出来る。キャップ層３７の端部（フリンジ部）３７ｃとパッシベーション膜３６の間の隙間が、空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ5の直径より厚い場合は、微生物がキャップ層３７の端部（フリンジ部）３７ｃとパッシベーション膜３６の間の隙間から微小空洞領域Ｃi,jに導入されうる。この隙間を埋める若しくは、空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55の直径より薄くして、空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55を微生物の分類フィルタとして用いても良い。なお、図１０に示すように、アノード領域５１，カソード領域５２及びカソードコンタクト領域５３からなるｐｎ接合ダイオードが検出素子Ｄj,iとして、微小空洞領域Ｃi,jの蓋となるダイアフラム部１の内部に構成されている。又、図示を省略しているが、微小空洞領域Ｃj,iの内部の底部には、層状の反応物Ｘj,iが配置されている。このように、他の構造は、第１の実施の形態と実質的に同様であるので、重複した説明を省略する。
【００７１】
図１０に示すように、キャップ層３７の支持部の中央部３７ａはスカート部３７ｂに囲まれた凹部の底を構成しているので、この中央部３７ａ（凹部の底）に微生物の培養物質を配置することにより、増殖サーモグラムを測定することも可能である。この場合、バイオルミネッセンスと増殖サーモグラムとを区別するため、隣接するピクセルには、バイオルミネッセンスの測定を目的とし、培養物質を配置しない様なトポロジーを採用し、隣接するピクセル間の信号量の比較をすることも有効である。
【００７２】
図示を省略するが、本発明の第３の実施の形態に係るセンサアレイは、以下に述べるセンサアレイの製造方法を用いて実現可能である。但し、一例であり、この変形例を含めて、これ以外の種々の方法により、製造可能であることは勿論である。図７（ｌ）までは、第１の実施の形態に係るセンサアレイの製造方法と同様であるので、重複した記載を省略する。ここでは、図７（ｌ）と同様に、溝部４７ａ，４７ｂ，４７ｃ，４７ｄを開口した工程の後から、順に説明する。
【００７３】
（イ）即ち、図７（ｌ）に示すように、溝部４７ａ，４７ｂ，４７ｃ，４７ｄを開口した後、これらの溝部４７ａ，４７ｂ，４７ｃ，４７ｄを埋め、更にパッシベーション膜３６の上部に一定の厚さ、例えば０．８μｍ〜２μｍの厚さが確保出来るようにアモルファスシリコンを堆積する。そして、ＣＭＰにより、アモルファスシリコンの表面を平坦化する。
【００７４】
（ロ）次に、アモルファスシリコンの上に、フォトレジストをスピン塗布する。そして、フォトリソグラフィー技術によりフォトレジストをパターニングし、このパターニングされたフォトレジストをマスクとして、アモルファスシリコンを等方性エッチングでエッチングし、凹部を形成する。
【００７５】
（ハ）フォトレジストを除去後、キャップ層用絶縁膜を厚さ０．３μｍ〜１μｍ程度にＣＶＤ法により堆積する。キャップ層用絶縁膜としては、ＮＳＧ膜、ＰＳＧ膜又はＢＰＳＧ膜が使用可能である。次に、キャップ層用絶縁膜の上にフォトレジストをスピン塗布する。そして、フォトリソグラフィー技術によりフォトレジストをパターニングし、このパターニングされたフォトレジストをマスクとして、キャップ層用絶縁膜をＲＩＥでエッチングし、図１０及び図１１に示すような空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55を有する矩形形状にパターニングする。
【００７６】
（ニ）そして、空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55を介してアモルファスシリコンをシリコンエッチング液でエッチングすれば、溝部４７ａ，４７ｂ，４７ｃ，４７ｄが再び開口される。更に、この溝部４７ａ，４７ｂ，４７ｃ，４７ｄの底部に露出した空洞材料（ｐ＋型ドープドポリシリコン）４４も除去され、図１０に示す微小空洞領域Ｃi,jが形成される。
【００７７】
図１２は、本発明の第３の実施の形態の変形例に係るセンサアレイのピクセルを微小空洞領域Ｃi,jを中心にして示す断面図である。この断面図は、図２のＡ−Ａ方向に沿った図に相当する。本発明の第３の実施の形態の変形例に係るセンサアレイのピクセルは、図１０に示す第３の実施の形態に係るのピクセルの上部に設けられたキャップ層３７の庇（フリンジ部）３７ｃの裏に、金属薄膜からなる上部電極８２が配置され、この上部電極８２に対向してアレイ分離領域３の頂部となるパッシベーション膜３６の上部に下部電極８１が配置されている構造である。
【００７８】
図１２に示す構造によれば、静電力を用いて、フリンジ部３７ｃの裏とアレイ分離領域３の頂部となるパッシベーション膜３６の表面との間の距離を制御することが可能である。例えば、上部電極８２に正の電位を与え、下部電極８１に負の電位を与え、静電引力を用いてフリンジ部３７ｃの裏とパッシベーション膜３６の表面との間の距離を狭く出来る。一方、上部電極８２に正の電位を与え、下部電極８１に正の電位を与えれば、静電斥力により、フリンジ部３７ｃの裏とパッシベーション膜３６の表面との間の距離を広く出来る。或いは、狭くし、上部電極８２に負の電位を与え、下部電極８１に負の電位を与えて、フリンジ部３７ｃの裏とパッシベーション膜３６の表面との間の距離を広くしても良い。このように、静電力を用いて、フリンジ部３７ｃの裏とパッシベーション膜３６の表面との間の距離を制御することで、浮遊粒子や微生物のサイズを分類する可変フィルタとして使用出来る。図１２では、キャップ層３７に空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55を設けた構造であるが、空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55のない構造とした方が、可変フィルタの特性はシャープになる。他の構造は、図１０に示す第３の実施の形態に係るピクセルと実質的に同様であるので、重複した説明を省略する。
【００７９】
図示を省略するが、本発明の第３の実施の形態の変形例に係るセンサアレイは、以下のような製造方法を用いて実現可能である。途中までは、第１の実施の形態に係るセンサアレイの製造方法と同様である。
【００８０】
（イ）即ち、第１の実施の形態で説明した図７（ｌ）に示すように、溝部４７ａ，４７ｂ，４７ｃ，４７ｄを開口した後、これらの溝部４７ａ，４７ｂ，４７ｃ，４７ｄの内部に侵入するようにアモルファスシリコンを堆積する。そして、パッシベーション膜３６が露出するまでＣＭＰを行い、溝部４７ａ，４７ｂ，４７ｃ，４７ｄをアモルファスシリコンで埋め込む。この後、パッシベーション膜３６の上に、Ｗ、Ｔｉ、Ｍｏ等の下部電極用金属膜をＣＶＤ法、真空蒸着法、スパッタリング法等で堆積する。この下部電極用金属膜の上に、フォトレジストをスピン塗布し、フォトリソグラフィー技術により、フォトレジストをパターニングする。このパターニングされたフォトレジストをマスクとして、下部電極用金属膜をＲＩＥでエッチングし、下部電極８１をパターニングする。そして、下部電極８１をパターニングしたフォトレジストを除去する。
【００８１】
（ロ）更に、下部電極８１の上部、及び露出したパッシベーション膜３６の上部にアモルファスシリコンを堆積する。そして、ＣＭＰにより、アモルファスシリコンの表面を平坦化し、アモルファスシリコンの上に、フォトレジストをスピン塗布する。そして、フォトリソグラフィー技術によりフォトレジストをパターニングし、このパターニングされたフォトレジストをマスクとして、アモルファスシリコンを等方性エッチングでエッチングし、凹部を形成する。
【００８２】
（ハ）フォトレジストを除去後、この後、アモルファスシリコンの上に、Ｗ、Ｔｉ、Ｍｏ等の上部電極用金属膜をＣＶＤ法、真空蒸着法、スパッタリング法等で堆積する。更に、上部電極用金属膜の上に、キャップ層用絶縁膜をＣＶＤ法により堆積する。次に、キャップ層用絶縁膜の上にフォトレジストをスピン塗布する。そして、フォトリソグラフィー技術によりフォトレジストをパターニングし、このパターニングされたフォトレジストをマスクとして、キャップ層用絶縁膜、及び上部電極用金属膜をＲＩＥでエッチングし、図１２に示すような矩形形状にパターニングする。
【００８３】
（ニ）そして、キャップ層用絶縁膜の端部（即ちフリンジ部３７ｃとアレイ分離領域３の頂部との間）若しくは、空孔ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55が形成されていれば空孔を介して、アモルファスシリコンをシリコンエッチング液でエッチングすれば、溝部４７ａ，４７ｂ，４７ｃ，４７ｄが再び開口される。更に、この溝部４７ａ，４７ｂ，４７ｃ，４７ｄの底部に露出した空洞材料４４も除去され、図１２に示す微小空洞領域Ｃi,jが形成される。
【００８４】
（第４の実施の形態）
近年、マイクロマシニング技術を用いて基板上に高精度な微細加工を施すことによって、送液・混合・反応・分析等の一連の機能を一枚の半導体基板（チップ）上に集積するＬＯＣ（Laboratory on a Chip）やμ−ＴＡＳ(Micro Total Analysis Systems)等が試みられている。これらの試作には、半導体集積回路の製造方法で採用されているフォトリソグラフィーやＲＩＥ等の微細加工技術を応用することにより、半導体基板や絶縁性基板上に高精度な三次元一括加工を行う技術が採用されている。
【００８５】
図１３は、本発明の第４の実施の形態に係るピクセル間の送液・混合・反応・分析等が可能なセンサアレイの構造を示す断面図である。この断面図は、図２のＡ−Ａ方向に沿った図に相当する。本発明の第４の実施の形態に係るセンサアレイのピクセルは、微小空洞領域Ｃi,jを構成している基体絶縁膜３１に、半導体基板２９の表面と平行方向に走行する微細配管（横穴）４２が設けられている点が、第１の実施の形態のピクセルとは異なる点である。図１３に示す微細配管４２を介して、微小空洞領域Ｃi,への酵素、タンパク質、生体細胞等の注入や排出を行うことが出来る。即ち、図示を省略しているが、微細配管４２を介して、微小空洞領域Ｃj,iの内部に、反応物Ｘj,iとしての酵素、タンパク質、生体細胞等を配置することが可能になる。他の構造は、第１の実施の形態と実質的に同様であるので、重複した説明を省略する。
【００８６】
本発明の第４の実施の形態に係るセンサアレイのピクセルによれば、微小空洞領域Ｃj,iの内部に配置された酵素、タンパク質、生体細胞等が消耗若しくは疲弊した場合、微細配管４２を介して、微小空洞領域Ｃj,iの内部に、酵素、タンパク質、生体細胞等を搬送することが出来るので、センサ機能の回復が可能である。又、微小空洞領域Ｃj,iに捕獲された微生物を、微細配管４２を介して隣接する他のピクセルへ搬送し、他の手法で分析する、若しくは、より詳細に分析する等のマルチ分析が可能になる。このため、第４の実施の形態に係るセンサアレイは、ＬＯＣやμ−ＴＡＳ等の、「化学集積回路」としての動作が可能になる。したがって、図示を省略しているが、微小空洞領域Ｃi,jを構成している基体絶縁膜３１の内部、或いは、半導体基板２９の内部に、微細配管４２に接続されるマイクロバルブ、送液用アクチュエータ（マイクロポンプ）、マイクロミキサー、マイクロリアクター、分離部、検出部などを集積化しても良い。
【００８７】
本発明の第４の実施の形態に係るセンサアレイは、図１４に示す工程断面図に従って製造可能である。但し、図１４に係る製造方法は一例であり、この変形例を含めて、これ以外の種々の方法により、製造可能であることは勿論である。
【００８８】
（イ）図１４（ａ）に示す工程断面図は、第１の実施の形態に係るセンサアレイの製造方法で説明した図５（ａ）と、ほぼ類似している。ここでは、図５（ａ）に係る説明と同様に、ゲート酸化膜４２の上の全面にＣＶＤ法によりポリシリコン膜４３を堆積する。次にフォトレジスト２０１をポリシリコン膜４３の表面にスピン塗布する。そして、フォトリソグラフィー技術により、図１４（ａ）に示すように、フォトレジスト２０１をパターニングする。そして、このフォトレジスト２０１をマスクとして、反応性イオンエッチング（ＲＩＥ）等によりポリシリコン膜４３をエッチングして、図１４（ｂ）に示すように、ゲート電極７３、配管用ポリシリコン配線７４，及びポリシリコン配線（図示しない）を形成する。その後、フォトレジスト２０１を除去し、新たなフォトレジストをゲート電極７３、配管用ポリシリコン配線７４等の表面にスピン塗布する。そして、フォトリソグラフィー技術を用いて、ＭＯＳトランジスタ形成領域にイオン注入用開口部を形成し、ポリシリコンゲート電極７３を露出させる。この露出したポリシリコンゲート電極７３と新たなフォトレジストをマスクとして、自己整合的に、ヒ素イオン（75Ａｓ＋）をドーズ量１０１５ｃｍ−２のオーダーでイオン注入する。この時、露出したポリシリコンゲート電極７３にもヒ素（75Ａｓ＋）がイオン注入される。新たなフォトレジストを除去してから、半導体基板２９を熱処理し、注入した不純物イオンを活性化及び拡散し、図１４（ｂ）に示すように半導体基板２９にｎ型ソース領域７１及びｎ型ドレイン領域７２を形成し、この結果、垂直スイッチングトランジスタＴj,iが形成される。
【００８９】
（ロ）次に、図１４（ｂ）に示すように、垂直スイッチングトランジスタＴj-1,i，Ｔj,i，Ｔj+1,i，・・・・・や周辺回路のＭＯＳ集積回路に対しては層間絶縁膜として機能する基体絶縁膜３１を、ゲート電極７３及び配管用ポリシリコン配線７４等の上に，厚さ１μｍ程度に堆積する。この基体絶縁膜３１は、ＮＳＧ膜とＰＳＧ膜又はＢＰＳＧ膜の２層構造から構成された複合膜とし、上層のＢＰＳＧ膜は、リフローされて、図１４（ｂ）に示すように、基体絶縁膜３１の表面が平坦化される。
【００９０】
（ハ）次に、基体絶縁膜３１の上に、フォトレジストをスピン塗布する。そして、フォトリソグラフィー技術によりフォトレジストをパターニングする。このパターニングされたフォトレジストをマスクとして、基体絶縁膜３１をＲＩＥでエッチングし、ｎ型ソース領域７１及びｎ型ドレイン領域７２に対するコンタクトホール（図示省略）を開口する。更に、コンタクトホール開口に用いたフォトレジストを除去し、基体絶縁膜３１の上に、新たなフォトレジストをスピン塗布する。そして、フォトリソグラフィー技術により新たなフォトレジストをパターニングする。このパターニングされた新たなフォトレジストをマスクとして、基体絶縁膜３１を等方性エッチングでエッチングし、微小空洞領域Ｃi,jを形成する。そして、コンタクトホール及び微小空洞領域Ｃi,jを埋めるように、空洞材料（ドープドポリシリコン）４４をＣＶＤ法を用いて堆積する。そして、ＣＭＰを用いて、空洞材料４４の表面を基体絶縁膜３１が露出するまで平坦化させ、空洞材料４４をコンタクトホール及び微小空洞領域Ｃi,jの内部に埋め込む。コンタクトホールの内部に埋め込められたドープドポリシリコン４４は、ｎ型ソース領域７１及びｎ型ドレイン領域７２に対する第１層コンタクトプラグ５９ｃ，５９ｄ，・・・・・として機能する。その後、図１４（ｃ）に示すように、埋込絶縁膜３２を堆積する。
【００９１】
（ニ）この後は、第１の実施の形態に係るセンサアレイの製造方法で説明した図５（ｄ）〜図７（ｌ）に示す製造方法と実質的に同様であるので、説明を省略する。そして、図７（ｌ）と同様に、図１４（ｄ）に示すように、溝部４７ａ，４７ｂ，４７ｃ，４７ｄを開口する。そして、この溝部４７ａ，４７ｂ，４７ｃ，４７ｄの底部に露出した空洞材料４４及び配管用ポリシリコン配線７４をシリコンエッチング液で除去すれば、図１３に示すように、微細配管４２が微小空洞領域Ｃi,jと同時に形成される。
【００９２】
（ホ）この後、微細配管４２を介して、微小空洞領域Ｃi,への酵素、タンパク質、生体細胞等の注入すれば良い。
【００９３】
図１５は、本発明の第４の実施の形態の変形例に係るセンサアレイのピクセルを微小空洞領域Ｃi,jを中心にして示す断面図である。この断面図は、図２のＡ−Ａ方向に沿った図に相当する。図１３では、微小空洞領域Ｃi,jは、ｐ型半導体基板（シリコン基板）２９の表面に配置された基体絶縁膜３１の一部を選択的に除去した凹部として構成されていたが、第４の実施の形態の変形例に係るセンサアレイでは、半導体基板２９自身の表面の凹部として構成されており、微細配管４２も半導体基板２９の内部に形成されている点が異なる。図１３と同様に、アノード領域５１，カソード領域５２及びカソードコンタクト領域５３からなる検出素子（ｐｎ接合ダイオード）Ｄj,iが、微小空洞領域Ｃi,jの蓋若しくは屋根となるダイアフラム部１の内部にドープドポリシリコン層を用いて構成されている。垂直スイッチングトランジスタＴj,iは、図１３では半導体基板２９の内部の表面近傍に配置されていたが、第４の実施の形態の変形例に係るセンサアレイでは、検出素子Ｄj,iと同一水平レベルのドープドポリシリコン層を用いて構成されている。他の詳細は、基本的に図１３に示した第４の実施の形態と同様であるので、重複した説明を省略する。
【００９４】
図１５に示すように、半導体基板２９の表面に微細配管４２を形成するのは、以下のように簡単に出来る。
【００９５】
（イ）即ち、第１の実施の形態で説明した図７（ｌ）と同様に、溝部４７ａ，４７ｂ，４７ｃ，４７ｄを開口した後、この溝部４７ａ，４７ｂ，４７ｃ，４７ｄの底部に露出した半導体基板２９を異方性シリコンエッチング液で除去すれば、微小空洞領域Ｃi,jが形成される。この後、パッシベーション膜３６上に、フォトレジストをスピン塗布する。そして、フォトリソグラフィー技術によりフォトレジストをパターニングする。このパターニングされたフォトレジストをマスクとして、パッシベーション膜３６，第２層間絶縁膜３５，第１層間絶縁膜３４，埋め込み絶縁膜３２貫通し、更に半導体基板２９の一部を選択的に除去するように、ＲＩＥでエッチングし、図１６（ａ）に示すように、微細配管形成用井戸４３ａ，４３ｂ，４３ｃ，４３ｄを開口する。
【００９６】
（ロ）微細配管形成用井戸４３ａ，４３ｂ，４３ｃ，４３ｄを開口後、半導体基板２９を水素等の還元性雰囲気中で熱処理すれば、微細配管形成用井戸４３ａ，４３ｂ，４３ｃ，４３ｄの底部が膨張するようにエッチングが進行し、図１６（ｂ）に示すように連結部４８が出来る。
【００９７】
（ハ）更に、還元性雰囲気中での熱処理を継続すれば、連結部４８が成長し、図１６（ｃ）に示すように微細配管４２が開通する。
【００９８】
なお、深さの異なる微細配管形成用井戸４３ａ，４３ｂ，４３ｃ，４３ｄの組（一群）を複数組設けることにより、立体交差した複数の微細配管を設けることが可能である。
【００９９】
（センサアレイのパッケージ）
第１乃至第４の実施の形態において説明したセンサアレイは、図１７に示すようなパッケージに収納して稼働することが好ましい。図１７に示すようなパッケージは、金属若しくは樹脂性のパッケージ容器１２の内部に第１乃至第４の実施の形態において説明したセンサアレイを集積化したセンサチップ１１が収納されている。パッケージ容器１２の底部には、複数のピン１５が配置されている。そして、パッケージ容器１２の頂部は、金属メッシュ１３で構成され、金属メッシュ１３を介して、浮遊粒子や微生物がセンサチップ１１の表面に到達出来る構造である。パッケージ容器１２の底部近傍には排出口が設けられ、金属メッシュ１３から流入した大気等の流体が、排出される。
【０１００】
図１７（ｂ）の断面図に示されるように、パッケージ容器１２の内部には、複数枚の多孔板１４ａ，１４ｂ，１４ｃが、孔の位置が互いにずれるようなトポロジーで、積層されている。多孔板１４ａ，１４ｂ，１４ｃが積層されていることにより、金属メッシュ１３を介して強い気流等の流体流が導入されても、流速が緩和され、センサチップ１１の表面が機械的に破損するのが保護される。
【０１０１】
（その他の実施の形態）
上記のように、本発明は第１乃至第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１０２】
例えば、第１乃至第４の実施の形態において説明したセンサアレイのピクセルが、微生物、タンパク質、血液などを扱う場合は、微小空洞領域Ｃi,jへの導入をスムーズに行う必要がある。この際は、ピクセルを構成している各材料の表面を親水性にすることが好ましい。例えば、水溶性ビニルモノマーで表面処理をして、高分子鎖を形成し、表面を親水性にすれば良い。
【０１０３】
微小空洞領域Ｃj,iの内部に導入・配置される反応物Ｘj,iとしては、放射線と相互作用して蛍光を発する沃化セシウム(ＣsＩ:Ｔl)や酸硫化ガドリニウム(Ｇd２Ｏ２Ｓ:Ｔb)等の蛍光体を固定化し、放射性同位元素でラベルした空中菌、或いは放射能を含む空中のダスト量を測定しても良い。この場合は、バイオセンサと放射線センサの両方の機能を備えたセンサアレイとみなすことが可能である。
【０１０４】
図１では、Ｘ−Ｙマトリクス状にピクセルを配置したエリアアレイ（２次元アレイ）を示したが、リニアアレイ（１次元アレイ）にしても良いことは勿論である。
【０１０５】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【０１０６】
【発明の効果】
本発明のセンサアレイによれば、空中或いは水中に存在する微生物の種類を同定しながら、リアルタイムで、その存在密度を可視化することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るセンサアレイの等価回路である。
【図２】本発明の第１の実施の形態に係るセンサアレイのピクセルの上面図（平面図）である。
【図３】本発明の第１の実施の形態に係るセンサアレイのピクセルの断面図である。
【図４】図４（ａ）は、４種類の空中微生物をイメージングするための領域分割方法を示す図で、図４（ｂ）は、セルの設定温度と開口寸法をマトリクスで組み合わせて空中菌の同定を詳細に行う場合の説明図である。
【図５】本発明の第１の実施の形態に係るセンサアレイの製造方法を説明する工程断面図である（その１）。
【図６】本発明の第１の実施の形態に係るセンサアレイの製造方法を説明する工程断面図である（その２）。
【図７】本発明の第１の実施の形態に係るセンサアレイの製造方法を説明する工程断面図である（その３）。
【図８】本発明の第１の実施の形態の変形例に係るセンサアレイのピクセルの断面図である。
【図９】本発明の第２の実施の形態に係るセンサアレイのピクセルの断面図である。
【図１０】本発明の第３の実施の形態に係るセンサアレイのピクセルの断面図である。
【図１１】図１０に示したピクセルの上面図である。
【図１２】本発明の第３の実施の形態の変形例に係るセンサアレイのピクセルの断面図である。
【図１３】本発明の第４の実施の形態に係るセンサアレイのピクセルの断面図である。
【図１４】本発明の第４の実施の形態に係るセンサアレイの製造方法を説明する工程断面図である。
【図１５】本発明の第４の実施の形態の変形例に係るセンサアレイのピクセルの断面図である。
【図１６】本発明の第４の実施の形態の変形例に係るセンサアレイの製造方法を説明する工程断面図である。
【図１７】図１７（ａ）は、第１乃至第４の実施の形態に係るセンサアレイを収納するパッケージの鳥瞰図で、図１７（ｂ）は、その断面図である。
【符号の説明】
１  ダイアフラム部
２ａ  第１支持脚
２ｂ  第２支持脚
３  アレイ分離領域
１２  パッケージ容器
１３  金属メッシュ
１４ａ，１４ｂ，１４ｃ  多孔板
１５  ピン
２９  ｐ型半導体基板（シリコン基板）
３１  基体絶縁膜
３２  埋込絶縁膜
３３  ｐ＋型ドープドポリシリコン
３４  第１層間絶縁膜
３５  第２層間絶縁膜
３６  パッシベーション膜
３７  キャップ層
３７ａ  支持部（中央部）
３７ｂ  支持部（スカート部）
３７ｃ  フリンジ部３７ｃ
４１  固定化酵素
４２  微細配管
４３  ポリシリコン膜
４３ａ，４３ｂ，４３ｃ，４３ｄ  微細配管形成用井戸
４４  空洞材料（ポリシリコン）
４５ａ，４５ｂ，・・・・・，４５ｆ  溝部
４６ａ，４６ｂ  コンタクトホール
４７ａ〜４７ｄ  溝部
５１  アノード領域
５２  カソード領域
５３  カソードコンタクト領域
５５  ｐ型ソース領域
５６  ｐ型ドレイン領域
５７  チャネル領域
５９ｃ，５９ｄ  第１層コンタクトプラグ
６０ｃ，６０ｄ  第２層コンタクトプラグ
６１ａ〜６１ｄ  第３層コンタクトプラグ
６１ｅ，６１ｆ，６４ｄ  コンタクトプラグ
６２ａ，６２ｂ，・・・・・，６２ｆ  第１金属配線層
６３  第２金属配線層
６４ｃ  第４層コンタクトプラグ
７１，７５  ｎ型ソース領域
７２，７６  ｎ型ドレイン領域
７３，  ポリシリコンゲート電極
７４  配管用ポリシリコン配線
８１  下部電極
８２  上部電極
２０１〜２０７  フォトレジスト
Ｂi-1，Ｂi，Ｂi+1，・・・・・  ビット線
Ｃj,i-1，Ｃj,i，Ｃj,i+1，Ｃj+1,i-1，Ｃj+1,i，Ｃj+1,i+1，・・・・・  微小空洞領域
Ｄj,i-1，Ｄj,i，Ｄj,i+1，Ｄj+1,i-1，Ｄj+1,i，Ｄj+1,i+1，・・・・・  検出素子
ｈ11，ｈ12，・・・・・，ｈ31，ｈ32，ｈ33，ｈ34，・・・・・，ｈ55 空孔
Ｑi-1，Ｑi，Ｑi+1，・・・・・  水平スイッチトランジスタ
Ｔj,i-1，Ｔj,i，Ｔj,i+1，Ｔj+1,i-1，Ｔj+1,i，Ｔj+1,i+1，・・・・・  垂直スイッチングトランジスタ
Ｖi-1，Ｖi，Ｖi+1，・・・・・  垂直ヒータ線
Ｖｂ，Ｖt  水平ヒータ線
Ｗj-1，Ｗj，Ｗj+1，・・・・・  ワード線
【図１】
0003688611.tif 000002
【図２】
0003688611.tif 000003
【図３】
0003688611.tif 000004
【図４】
0003688611.tif 000005
【図５】
0003688611.tif 000006
【図６】
0003688611.tif 000007
【図７】
0003688611.tif 000008
【図８】
0003688611.tif 000009
【図９】
0003688611.tif 000010
【図１０】
0003688611.tif 000011
【図１１】
0003688611.tif 000012
【図１２】
0003688611.tif 000013
【図１３】
0003688611.tif 000014
【図１４】
0003688611.tif 000015
【図１５】
0003688611.tif 000016
【図１６】
0003688611.tif 000017
【図１７】
0003688611.tif 000018