(57)【特許請求の範囲】
【請求項１】
基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に第１のエッチングストッパ膜を形成する工程と、
前記第１のエッチングストッパ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜中に第１の開口部を、前記第１のエッチングストッパ膜が露出するように形成する工程と、
前記露出した第１のエッチングストッパ膜中に、第２の開口部を形成する工程と、
前記第１のエッチングストッパ膜をマスクとして、前記第２の層間絶縁膜をエッチングして前記第２の開口部に対応した第３の開口部を前記第２の層間絶縁膜中に形成する工程と、
前記第２のエッチングストッパ膜をマスクとして前記第２の層間絶縁膜をエッチングし、前記第２の層間絶縁膜中に前記第１の開口部に対応した配線溝を形成する工程と、
前記第１の層間絶縁膜中に、前記第３の開口部に対応したコンタクトホールを形成する工程と、
さらに前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有し、
前記コンタクトホールと配線溝とを導体によって埋める工程は、
前記第２のエッチングストッパ膜上にＣｕ層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、
前記第２のエッチングストッパ膜上のＣｕ層を、化学機械研磨による除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に、第１のエッチングストッパ膜となるＳｉＣ膜を形成する工程と、
前記ＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
前記第２の層間絶縁膜をエッチングして、前記第２の開口部に対応した第３の開口部を形成する工程と、
前記第２のエッチングストッパ膜をマスクとして前記第２の層間絶縁膜をエッチングし、前記第２の層間絶縁膜中に前記第１の開口部に対応した配線溝を形成する工程と、
前記第１の層間絶縁膜中に、前記第３の開口部に対応したコンタクトホールを形成する工程と、
前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
前記第２の開口部を形成する工程は、前記第１のエッチングストッパ膜上に、前記第２の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１のエッチングストッパ膜をパターニングする工程とを含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
さらに、前記レジストパターンを形成する工程の後、前記第１のエッチングストッパ膜をパターニングする工程の前に、前記レジストパターンを除去し、新たに前記第２の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程を含み、前記第１のエッチングストッパ膜をパターニングする工程は、前記新たに形成されたレジストパターンをマスクに実行されることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記配線溝を形成する工程と前記コンタクトホールを形成する工程とは同時に実行されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法。
【請求項６】
前記第１のエッチングストッパ膜としてＳｉＮ膜を用いることを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法。
【請求項７】
前記第２のエッチングストッパ膜としてＳｉＯ２膜を用いることを特徴とする請求項１，３〜６のうち、いずれか一項記載の半導体装置の製造方法。
【請求項８】
前記第１のエッチングストッパ膜としてＳｉＯ２膜を用い、かつ前記第２のエッチングストッパ膜としてＴｉＮ膜を用いることを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法。
【請求項９】
前記第１のエッチングストッパ膜として、ＳｉＣ膜とＳｉＯ2膜との積層膜を使うことを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法。
【請求項１０】
前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜として、ＳｉＣ膜とＳｉＯ2膜とＳｉＮ膜とからなる多層膜を使うことを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法。
【請求項１１】
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間隙に絶縁膜を形成する工程を含むことを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法。
【請求項１２】
前記絶縁膜として、ＳｉＣ膜を使うことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記第２の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１〜１２のうち、いずれか一項記載の半導体装置の製造方法。
【請求項１４】
前記第１の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
【請求項１５】
前記コンタクトホールと配線溝とを導体により埋める工程は、前記第２のエッチングストッパ膜上にＣｕ層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、前記第２のエッチングストッパ膜上のＣｕ層を化学機械研磨により除去する工程とを含むことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項１６】
基板上に、第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に、第３の層間絶縁膜となる有機絶縁膜を形成する工程と、
前記第３の層間絶縁膜上に、第１のエッチングストッパ膜となるＳｉＣ膜を形成する工程と、
前記ＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
前記第３の層間絶縁膜をエッチングして、前記第２の開口部に対応した第３の開口部を形成する工程と、
前記第２のエッチングストッパ膜をマスクとして、露出した前記ＳｉＣ膜および前記第３の層間絶縁膜をエッチングし、前記第３の層間絶縁膜中に、前記第１の開口部に対応した配線溝を形成する工程と、
前記第２の層間絶縁膜および前記第１の層間絶縁膜をエッチングして、前記第３の開口部に対応したコンタクトホールを形成する工程と、
前記コンタクトホールと前記配線溝とを導体により埋める工程とを有することを特徴とする半導体装置の製造方法。
【請求項１７】
基板上に、第１の層間絶縁膜となる第１の有機絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、第２の層間絶縁膜となる第１のＳｉＣ膜を形成する工程と、
前記第２の層間絶縁膜上に、第３の層間絶縁膜となる第２の有機絶縁膜を形成する工程と、
前記第２の有機絶縁膜上に、第１のエッチングストッパ膜となる第２のＳｉＣ膜を形成する工程と、
前記第２のＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
前記第２の有機絶縁膜をエッチングして、前記第２の有機絶縁膜中に、前記第２の開口部に対応した第３の開口部を形成する工程と、
前記第２のエッチングストッパ膜をマスクとして、露出した前記ＳｉＣ膜および前記第２の有機絶縁膜をエッチングして、前記第２の有機絶縁膜中に、前記第１の開口部に対応した配線溝を形成する工程と、
前記第１のＳｉＣ膜および前記第１の有機絶縁膜をエッチングして、前記第３の開口部に対応したコンタクトホールを形成する工程と、
前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法。
【請求項１８】
基板と、
前記基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記第１の層間絶縁膜に形成されたコンタクトホールと、
前記第２の層間絶縁膜に前記コンタクトホールと連続して形成された配線溝と、
前記コンタクトホールと前記配線溝とを埋める導体とよりなる半導体装置であって、
前記第２の層間絶縁膜上に形成された第１のエッチングストッパ膜と、
前記第１のエッチングストッパ膜上に形成された、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜とをさらに有し、
前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜に、前記配線溝に連続して形成され、前記配線溝に対応した第１の開口部をさらに有し、
前記第１の開口部は、前記導体により埋め込まれたことを特徴とする半導体装置。
【請求項１９】
前記導体は、デュアルダマシン配線を形成することを特徴とする請求項１８記載の半導体装置。
【請求項２０】
前記導体はＣｕよりなることを特徴とする請求項１８または１９記載の半導体装置。
【請求項２１】
前記第２のエッチングストッパ膜の表面と前記導体の表面とは同一平面を形成することを特徴とする請求項１８記載の半導体装置。
【請求項２２】
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に形成された絶縁膜を有することを特徴とする請求項１８〜２１のうち、いずれか一項記載の半導体装置。
【請求項２３】
前記絶縁膜は、ＳｉＣ膜であることを特徴とする請求項２２記載の半導体装置。
【請求項２４】
前記絶縁膜に、前記コンタクトホールおよび前記配線溝に連続して形成され、前記コンタクトホールに対応した第２の開口部をさらに有し、前記第２の開口部は前記導体によって埋め込まれたことを特徴とする請求項２２または２３記載の半導体装置。
【請求項２５】
前記第２の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１８〜２４のうち、いずれか一項記載の半導体装置。
【請求項２６】
前記第１の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１８〜２５のうち、いずれか一項記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に多層配線構造を有する半導体装置及びその製造方法に関する。
微細化技術の進展に伴い、半導体集積回路の集積密度は年々向上しているが、かかる集積密度の増大に伴い、半導体集積回路中における配線抵抗および配線容量に起因する配線遅延の問題が顕在化している。かかる配線遅延の問題に鑑み、最近では低抵抗のＣｕを配線パターンとして使用し、また低誘電率の有機膜を層間絶縁膜として使用する技術が研究されている。
【０００２】
従来よりＣｕをドライエッチングによりパターニングする有効な方法が知られていないため、Ｃｕを配線パターンに使う場合には、層間絶縁膜中に配線溝及びコンタクトホールを先に形成し、これをＣｕで埋めるいわゆるデュアルダマシン法が使われている。デュアルダマシン法では、コンタクトホールと配線溝をＣｕ等の配線材料により埋め込み、さらに化学機械研磨（ＣＭＰ；Chemical Mechanical  Polishing）法により不要部分の配線材料を研磨・除去することによりコンタクトホール及び配線溝に埋め込まれた、平坦化された配線パターンを形成する。デュアルダマシン法によれば、幅の狭い高アスペクト比の配線パターンをエッチングにより形成する必要がなく、また配線間の微細なスペースを層間絶縁膜により埋め込む必要もなく、非常に微細化された配線パターンを容易に形成することができる。デュアルダマシン法による多層配線構造の形成は、配線のアスペクト比が高くなるほど、また配線総数が増大するほど有効であり、超微細化半導体装置の製造コストの削減に大きく寄与する。
【０００３】
【従来の技術】
図１（Ａ）〜図２（Ｆ）はＳｉＯ2 膜を層間絶縁膜として用いた、従来のデュアルダマシン法による多層配線構造の形成工程を示す。
図１（Ａ）の工程を参照するに、Ｓｉ基板１上には図示を省略した絶縁膜を介してＣｕ等の下層配線パターン１０が形成されており、前記下層配線パターン１０上にはＳｉＮよりなる第１のエッチングストッパ膜１２がプラズマＣＶＤ法により形成される。前記ＳｉＮ膜１２上にはさらにＳｉＯ2 よりなる第１の層間絶縁膜１４がプラズマＣＶＤ法により形成され、前記ＳｉＯ2 膜１４上にはさらにＳｉＮよりなる第２のエッチングストッパ膜１６がプラズマＣＶＤ法により形成される。さらにその上にレジストパターン１８が形成される。レジストパターン１８中にはレジスト開口部１８Ａが、多層配線構造中に形成されるコンタクトホールに対応して形成される。
【０００４】
次に図１（Ｂ）の工程で、前記レジストパターン１８をマスクに前記ＳｉＮ膜１６に対してドライエッチングを行ない、前記レジスト開口部１８Ａに対応して開口部２０を前記ＳｉＮ膜１６中に形成する。さらに、前記開口部２０の形成の後、前記レジストパターン１８をアッシングにより除去する。
次に、図１（Ｃ）の工程でＳｉＮ膜１６上に前記開口部２０を覆うようにＳｉＯ2 膜２２が第２の層間絶縁膜としてＣＶＤ法により形成される。
【０００５】
さらに図２（Ｄ）の工程において、前記ＳｉＮ膜１６中の開口部２０を含むように、前記ＳｉＯ2 膜２２中に形成される配線溝に対応した開口部２４Ａを有するレジストパターン２４が形成され、図２（Ｅ）の工程で前記レジスト膜２４をマスクとしてＳｉＯ2 膜２２をドライエッチングすることにより、前記ＳｉＯ2 膜２２中に配線溝２６が形成される。前記配線溝２６の底部には前記ＳｉＮ膜１６が露出されるが、ドライエッチング工程をさらに継続することにより、前記ＳｉＮ膜１６をマスクに前記ＳｉＯ2 膜１４がドライエッチングされ、前記ＳｉＯ2 膜１４中に前記開口部２０に対応したコンタクトホール２８が形成される。前記コンタクトホール２８の底部にはＳｉＮ膜１２が露出される。
【０００６】
さらに図２（Ｆ）の工程において、前記コンタクトホール２８の底に露出されたＳｉＮ膜１２をエッチング・除去することにより、コンタクトホール２８の底にＣｕ配線パターン１０が露出され、前記配線溝２６及びコンタクトホール２８をＣｕのリフローで埋めることにより多層配線構造の形成工程が完了する。
上記デュアルダマシン法による多層配線構造の形成工程では、一度のドライエッチング工程により、配線溝とコンタクトホールとが同時に形成されるため、半導体装置の製造工程が簡素化される。
【０００７】
一方、上記従来の多層配線構造では、層間絶縁膜１４あるいは２２が誘電率の高いＳｉＯ2 より形成されるため配線容量が大きくなることが避けられず、先に説明した配線遅延の問題を解消することができない。
これに対し、従来より層間絶縁膜として誘電率の低い有機層間絶縁膜を使った多層配線構造が提案されている。
【０００８】
図３（Ａ）〜（Ｃ）及び図４（Ｄ）〜（Ｅ）に示す工程は、かかる有機層間絶縁膜を使った多層配線構造の形成工程の一例を示す。ただし、図中先に説明した部分には同一の参照符号を付し、説明を省略する。
図３（Ａ）を参照するに、前記基板１上のＣｕ配線パターン１０上には第１のエッチングストッパ膜としてＳｉＮ膜３０がプラズマＣＶＤ法により形成されているが、この第２の従来の方法では、前記第１の層間絶縁膜として有機ＳＯＧ膜３２を前記ＳｉＮ膜３０上にスピンコーティング等により塗布・形成する。さらに、第２のエッチングストッパ膜としてＳｉＮ膜３４を前記有機ＳＯＧ膜３２上にプラズマＣＶＤ法により形成し、さらに第２の層間絶縁膜として有機ＳＯＧ膜３６を、前記ＳｉＮ膜３４上にプラズマＣＶＤ法により形成する。
【０００９】
さらに前記有機ＳＯＧ膜３６上に、前記有機ＳＯＧ膜３２中に形成されるコンタクトホールに対応した開口部３８Ａを有するレジストパターン３８を形成する。
続いて図３（Ｂ）の工程で、前記レジストパターン３８をマスクとして前記有機ＳＯＧ膜３６、ＳｉＮ膜３４および有機ＳＯＧ膜３２をエッチングし、コンタクトホール４０を形成する。
【００１０】
さらに図３（Ｃ）の工程で、前記有機ＳＯＧ膜３６上に前記コンタクトホール４０を含むように、前記膜３６中に形成される配線溝に対応した開口部４２Ａを有するレジストパターン４２を形成する。
次に図４（Ｄ）の工程で、前記レジストパターン４２をマスクとして前記有機ＳＯＧ膜３６をエッチングし、膜３６中に配線溝４４を形成する。前記配線溝４４の形成の後、レジストパターン４２をアッシングにより除去する。先にも説明したように配線溝４４はコンタクトホール４０を含み、底部において前記ＳｉＮ膜３４を露出する。
【００１１】
さらに図４（Ｅ）の工程では、上記エッチング工程に続いて前記配線溝４４底部のＳｉＮ膜３４とコンタクトホール４０底部のＳｉＮ膜３０とをエッチングし、下層のＣｕ配線パターン１０を表出させる。
以上のように、第２の従来法によるデュアルダマシンプロセスでは、コンタクトホール形成と配線溝形成のエッチング工程を２度に分けて行うものであり、配線溝形成用のレジストパターニングの際に、マスク合わせが容易になる。
【００１２】
前記図３（Ａ）〜図４（Ｅ）の工程で使われた有機層間絶縁膜３２および３６は、先に説明した図１（Ａ）〜図２（Ｆ）の層間絶縁膜形成工程に対しても適用可能である。また、先に説明した図１（Ａ）〜図２（Ｆ）の工程で使われた無機層間絶縁膜を図３（Ａ）〜図４（Ｅ）の層間絶縁膜形成工程について適用することも可能である。
【００１３】
一方、上記従来の多層配線構造では、図５（Ａ）に示すように、レジストパターン２４を形成する際に位置ずれが生じると、前記ＳｉＮ膜１６中の開口部２０がＳｉＯ2 膜２２中に形成される配線溝２６中に全く、あるいは部分的に含まれない場合が生じる。
このような場合に図５（Ｂ）に示すようにレジストパターン２４を修正せずにドライエッチングを行い、コンタクトホール２８の開口を試みると、上記マスク合わせの位置ずれに対応して、コンタクトホール２８の開口径が設計値よりも小さくなり、その結果コンタクトホールのアスペクト比が増大する。最悪の場合、コンタクトホール２８は開口しないおそれがある。同様な問題が、図３（Ａ）〜図４（Ｅ）に示す有機層間絶縁膜を使った多層配線構造においても生じる。
【００１４】
【発明が解決しようとする課題】
かかるレジストパターンの位置ずれの問題は、層間絶縁膜２２としてＳｉＯ2 等の無機層間絶縁膜を使っている場合には、単に位置ずれを起こしたレジストパターン２４を溶解・除去し、新たにレジストパターン２４を形成し直すことで対応が可能である。
【００１５】
しかしながら、前記層間絶縁膜２２として有機物よりなる低誘電率材料を用いた場合には、以下に図６（Ａ）〜図７（Ｄ）を参照して説明する問題が生じる。ただし、図６（Ａ）〜図７（Ｄ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。図６（Ａ）中、有機ＳＯＧ膜３６上にはエッチングストッパ膜としてＳｉＯ2 膜６０が形成されている。
【００１６】
図６（Ａ）を参照するに、前記レジストパターン３８が前記有機ＳＯＧ膜３６を覆う前記ＳｉＯ2 膜６０上に形成され、図６（Ｂ）の工程で前記レジストパターン３８をマスクに、前記ＳｉＯ2 膜６０中に前記レジスト開口部３８Ａに対応した開口部６０Ａが形成される。さらに、図７（Ｃ）の工程において前記レジストパターン３８を除去し、ＳＯＧ膜３６および３２中に、間に介在するＳｉＮ膜３４をも含めて前記開口部６０Ａに対応したコンタクトホール６２を、前記開口部６０Ａを形成された前記ＳｉＯ2 膜をマスクに形成し、さらに図７（Ｄ）の工程において前記レジストパターン６４を前記ＳｉＯ2 膜６０上に形成する。
【００１７】
図７（Ｄ）の工程では、レジストパターン６４を、レジスト開口部６４Ａにおいてコンタクトホール６２が露出するように形成する必要があるが、レジストパターン６４形成の際にマスク合わせがずれると、レジストパターン６４がコンタクトホール６２を完全に、あるいは部分的に覆う場合がある。
このようなレジストパターン６４の位置ずれが生じた場合には、レジストを再形成するために、レジストパターン６４をアッシングにより除去する必要があるが、層間絶縁膜３６として有機ＳＯＧ膜を使った場合には、コンタクトホール６２の側壁面において前記有機ＳＯＧ膜３６が露出しており、従って前記レジストパターン６４をアッシングにより除去すると、同時に前記有機ＳＯＧ膜３６も酸化され侵食されてしまう。換言すると、従来の有機層間絶縁膜を使ったデュアルダマシン構造の多層配線構造では、レジストパターンの再生は一般に不可能である。レジストパターンの再生が不可能であるため、従来の有機層間絶縁膜を使った多層配線構造では歩留まりが低く、半導体装置の製造費用の増大が避けられない。
【００１８】
そこで、本発明は上記従来の課題を解決した、新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。
本発明のより具体的な課題は、低誘電率の有機層間絶縁膜を用いたダマシン構造の多層配線構造の形成の際に、マスク位置ずれの補正を可能とし、半導体装置製造の際の歩留まりを向上できる半導体装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に第１のエッチングストッパ膜を形成する工程と、
前記第１のエッチングストッパ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜中に第１の開口部を、前記第１のエッチングストッパ膜が露出するように形成する工程と、
前記露出した第１のエッチングストッパ膜中に、第２の開口部を形成する工程と、
前記第１のエッチングストッパ膜をマスクとして、前記第２の層間絶縁膜をエッチングして前記第２の開口部に対応した第３の開口部を前記第２の層間絶縁膜中に形成する工程と、
前記第２のエッチングストッパ膜をマスクとして前記第２の層間絶縁膜をエッチングし、前記第２の層間絶縁膜中に前記第１の開口部に対応した配線溝を形成する工程と、
前記第１の層間絶縁膜中に、前記第３の開口部に対応したコンタクトホールを形成する工程と、
さらに前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有し、
前記コンタクトホールと配線溝とを導体によって埋める工程は、
前記第２のエッチングストッパ膜上にＣｕ層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、
前記第２のエッチングストッパ膜上のＣｕ層を、化学機械研磨による除去する工程とを含むことを特徴とする半導体装置の製造方法により、または
請求項２に記載したように、
基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に、第１のエッチングストッパ膜となるＳｉＣ膜を形成する工程と、
前記ＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
前記第２の層間絶縁膜をエッチングして、前記第２の開口部に対応した第３の開口部を形成する工程と、
前記第２のエッチングストッパ膜をマスクとして前記第２の層間絶縁膜をエッチングし、前記第２の層間絶縁膜中に前記第１の開口部に対応した配線溝を形成する工程と、
前記第１の層間絶縁膜中に、前記第３の開口部に対応したコンタクトホールを形成する工程と、
前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法により、または
請求項３に記載したように、
前記第２の開口部を形成する工程は、前記第１のエッチングストッパ膜上に、前記第２の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１のエッチングストッパ膜をパターニングする工程とを含むことを特徴とする請求項１または２記載の半導体装置の製造方法により、または
請求項４に記載したように、
さらに、前記レジストパターンを形成する工程の後、前記第１のエッチングストッパ膜をパターニングする工程の前に、前記レジストパターンを除去し、新たに前記第２の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程を含み、前記第１のエッチングストッパ膜をパターニングする工程は、前記新たに形成されたレジストパターンをマスクに実行されることを特徴とする請求項３記載の半導体装置の製造方法により、または
請求項５に記載したように、
前記配線溝を形成する工程と前記コンタクトホールを形成する工程とは同時に実行されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項６に記載したように、
前記第１のエッチングストッパ膜としてＳｉＮ膜を用いることを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項７に記載したように、
前記第２のエッチングストッパ膜としてＳｉＯ２膜を用いることを特徴とする請求項１，３〜６のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項８に記載したように、
前記第１のエッチングストッパ膜としてＳｉＯ２膜を用い、かつ前記第２のエッチングストッパ膜としてＴｉＮ膜を用いることを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項９に記載したように
前記第１のエッチングストッパ膜として、ＳｉＣ膜とＳｉＯ2膜との積層膜を使うことを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１０に記載したように、
前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜として、ＳｉＣ膜とＳｉＯ2膜とＳｉＮ膜とからなる多層膜を使うことを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１１に記載したように、
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間隙に絶縁膜を形成する工程を含むことを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１２に記載したように、
前記絶縁膜として、ＳｉＣ膜を使うことを特徴とする請求項１１記載の半導体装置の製造方法により、または
請求項１３に記載したように、
前記第２の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１〜１２のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１４に記載したように、
前記第１の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１〜１３のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１５に記載したように、
前記コンタクトホールと配線溝とを導体により埋める工程は、前記第２のエッチングストッパ膜上にＣｕ層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、前記第２のエッチングストッパ膜上のＣｕ層を化学機械研磨により除去する工程とを含むことを特徴とする請求項２記載の半導体装置の製造方法により、または
請求項１６に記載したように、
基板上に、第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に、第３の層間絶縁膜となる有機絶縁膜を形成する工程と、
前記第３の層間絶縁膜上に、第１のエッチングストッパ膜となるＳｉＣ膜を形成する工程と、
前記ＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
前記第３の層間絶縁膜をエッチングして、前記第２の開口部に対応した第３の開口部を形成する工程と、
前記第２のエッチングストッパ膜をマスクとして、露出した前記ＳｉＣ膜および前記第３の層間絶縁膜をエッチングし、前記第３の層間絶縁膜中に、前記第１の開口部に対応した配線溝を形成する工程と、
前記第２の層間絶縁膜および前記第１の層間絶縁膜をエッチングして、前記第３の開口部に対応したコンタクトホールを形成する工程と、
前記コンタクトホールと前記配線溝とを導体により埋める工程とを有することを特徴とする半導体装置の製造方法により、または
請求項１７に記載したように、
基板上に、第１の層間絶縁膜となる第１の有機絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、第２の層間絶縁膜となる第１のＳｉＣ膜を形成する工程と、
前記第２の層間絶縁膜上に、第３の層間絶縁膜となる第２の有機絶縁膜を形成する工程と、
前記第２の有機絶縁膜上に、第１のエッチングストッパ膜となる第２のＳｉＣ膜を形成する工程と、
前記第２のＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
前記第２の有機絶縁膜をエッチングして、前記第２の有機絶縁膜中に、前記第２の開口部に対応した第３の開口部を形成する工程と、
前記第２のエッチングストッパ膜をマスクとして、露出した前記ＳｉＣ膜および前記第２の有機絶縁膜をエッチングして、前記第２の有機絶縁膜中に、前記第１の開口部に対応した配線溝を形成する工程と、
前記第１のＳｉＣ膜および前記第１の有機絶縁膜をエッチングして、前記第３の開口部に対応したコンタクトホールを形成する工程と、
前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法により、または
請求項１８に記載したように、
基板と、
前記基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記第１の層間絶縁膜に形成されたコンタクトホールと、
前記第２の層間絶縁膜に前記コンタクトホールと連続して形成された配線溝と、
前記コンタクトホールと前記配線溝とを埋める導体とよりなる半導体装置であって、
前記第２の層間絶縁膜上に形成された第１のエッチングストッパ膜と、
前記第１のエッチングストッパ膜上に形成された、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜とをさらに有し、
前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜に、前記配線溝に連続して形成され、前記配線溝に対応した第１の開口部をさらに有し、
前記第１の開口部は、前記導体により埋め込まれたことを特徴とする半導体装置により、または
請求項１９に記載したように、
前記導体は、デュアルダマシン配線を形成することを特徴とする請求項１８記載の半導体装置により、または
請求項２０に記載したように、
前記導体はＣｕよりなることを特徴とする請求項１８または１９記載の半導体装置により、または
請求項２１に記載したように、
前記第２のエッチングストッパ膜の表面と前記導体の表面とは同一平面を形成することを特徴とする請求項１８記載の半導体装置により、または
請求項２２に記載したように、
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に形成された絶縁膜を有することを特徴とする請求項１８〜２１のうち、いずれか一項記載の半導体装置により、または
請求項２３に記載したように、
前記絶縁膜は、ＳｉＣ膜であることを特徴とする請求項２２記載の半導体装置により、または
請求項２４に記載したように、
前記絶縁膜に、前記コンタクトホールおよび前記配線溝に連続して形成され、前記コンタクトホールに対応した第２の開口部をさらに有し、前記第２の開口部は前記導体によって埋め込まれたことを特徴とする請求項２２または２３記載の半導体装置により、または
請求項２５に記載したように、
前記第２の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１８〜２４のうち、いずれか一項記載の半導体装置により、または
請求項２６に記載したように、
前記第１の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１８〜２５のうち、いずれか一項記載の半導体装置により、解決する。
【００２０】
［作用］
本発明によれば、前記第２の有機層間絶縁膜を、エッチング特性の異なる第１および第２のエッチングストッパ膜で覆い、前記第２のエッチングストッパ膜を配線溝パターンに対応してパターニングし、その下の第１のエッチングストッパ膜を、レジストプロセスにより、前記配線溝中に形成されるコンタクトホールに対応してパターニングし、前記第１のエッチングストッパ膜および第２のエッチングストッパ膜をハードマスクとして使って前記第１および２の層間絶縁膜中にコンタクトホールと配線溝とをデュアルダマシン法により形成する際に、前記第１のエッチングストッパ膜をパターニングするのに使われるレジストパターンに不良があった場合にも、有機物よりなる前記第２の層間絶縁膜が前記第１のエッチングストッパ膜で完全に覆われているため前記不良レジストパターンを問題なく除去でき、新たなレジストパターンを形成することができる。このため、半導体装置の製造歩留まりが大きく向上する。
【００２１】
【発明の実施の形態】
［第１の実施例]
次に本発明の第１実施例による半導体装置の製造工程を、図８（Ａ）〜図１１（Ｉ）を参照しながら説明する。
図８（Ａ）を参照するに、基板７０上には図示しなう絶縁膜を介してＣｕよりなる第１層配線パターン７１が形成されており、前記配線層７１上には、バリア膜７２としてＳｉＮ膜がプラズマＣＶＤ法により約３０ｎｍの厚さに形成される。
【００２２】
次に、前記バリア膜７２上に、第１の層間絶縁膜７４として有機ＳＯＧ膜７４をスピンコーティング法により約７００ｎｍの厚さに塗布・形成し、さらに前記第１の層間絶縁膜７４上に絶縁膜７６としてＳｉＯ2 膜をプラズマＣＶＤ法により約２０ｎｍの厚さに形成する。絶縁膜７６はＳｉＮ膜、ＳｉＯＮ膜あるいはＳｉＣ膜であってもよい。
【００２３】
さらに、第２の層間絶縁膜７８として有機ＳＯＧ膜を前記絶縁膜７６上に、スピンコーティング法により約４００ｎｍの厚さに形成し、次に前記第２の層間絶縁膜７８上に２層構造のエッチングストッパ膜８１を形成する。より具体的には、前記エッチングストッパ膜８１は前記第２の層間絶縁膜７８上に形成された厚さが約２０ｎｍのＳｉＮよりなる第１層のエッチングストッパ膜８０と、前記第１層のエッチングストッパ膜８０上に形成された厚さが約１００ｎｍのＳｉＯ2 よりなる第２層のエッチングストッパ膜８２とよりなる。前記ＳｉＮ膜８０と前記ＳｉＯ2 膜８２とは、共にプラズマＣＶＤ法により形成される。
【００２４】
さらに、前記エッチングストッパ膜８２の形成の後、前記エッチングストッパ膜８２上に、前記有機ＳＯＧ膜７８中に形成したい配線溝に対応した開口部８４Ａを有するレジストパターン８４を形成する。
ここで、前記エッチングストッパ膜８０，８２としては、以下のような組み合わせも可能である。
【００２５】
即ち、前記エッチングストッパ膜８０にＳｉＯＮ膜を用い、前記エッチングストッパ膜８２にＳｉＯ2 膜を用いてもよい。また前記エッチングストッパ膜８０にＳｉＯ2 膜、ＳｉＯＮ膜、ＳｉＮ膜あるいはＳｉＣ膜を用い、前記エッチングストッパ膜８２にアモルファスＳｉ膜を用いてもよい。またさらに前記エッチングストッパ膜８０にＳｉＯ2 膜、ＳｉＮ膜あるいはＳｉＣ膜を用い、かつ前記エッチングストッパ膜８２にＴｉＮ膜を用いてもよい。さらに、前記各例において、前記エッチングストッパ膜８０としてＳｉＯ2 膜とＳｉＣ膜とよりなるスタック構造を用いることもできる。前記エッチングストッパ膜８０および８２は、典型的にはプラズマＣＶＤ法により形成されるが、他の成膜方法を使用することもできる。
【００２６】
次に、図８（Ｂ）の工程において、前記レジストパターン８４をマスクとして前記エッチングストッパ膜８２を例えばＣＦ4 / Ａｒ系のドライエッチング法によりパターニングし、その後で前記レジストパターン８４をアッシングにより除去する。エッチングストッパ膜８２のパターニングにより、膜８２中には前記レジストパターン開口部８４Ａに対応した開口部８２Ａが形成される。前記開口部８２Ａにおいて前記エッチングストッパ膜８０が露出される。
【００２７】
図８（Ｂ）の工程では、さらに前記レジストパターン８４の除去に続いて前記エッチングストッパ膜８２、および前記開口部８２Ａで露出されたエッチングストッパ膜８０上に、前記有機ＳＯＧ膜７４中に形成されるコンタクトホールに対応した開口部８６Ａを有するレジストパターン８６を、前記開口部８６Ａが前記開口部８２Ａ中に形成されるように形成する。
【００２８】
ところで、上記レジストパターン８６を形成する際には、前記開口部８６Ａを開口部８２Ａ中に形成する必要があるため、露光時のマスク合わせを数μｍ以下の精度をもって行う必要がある。しかしこのような高精度でのマスク合わせは困難であり、レジスト開口部８６Ａの位置が開口部８２Ａの外側に形成されることもある。このような状態を図８（Ｃ）に示す。
【００２９】
図８（Ｃ）に示すようにレジスト開口部８６Ａの位置がずれ、レジスト開口部８２Ａの外側に形成された場合には、レジストパターン８６の形成をやり直すことが必要である。この場合は、上記レジストパターン８６をアッシング等により一旦除去し、再度レジストパターン８６を所定の位置に形成する。
かかるレジストパターン８６の再生工程の際に、本実施例によれば前記有機ＳＯＧ膜７８がエッチングストッパ膜８０によって覆われているため、不良レジストパターン８６をアッシング等により除去しても、従来問題であったような、かかるアッシング時に前記有機ＳＯＧ膜７８あるいは７４の一部も同時に除去されてしまう問題を回避することができる。
【００３０】
次に図９（Ｄ）の工程で、図８（Ｂ）中のレジストパターン８６をマスクとして、その下層のエッチングストッパ膜８０をパターニングし、続いてその下の有機ＳＯＧ膜７８をＯ2 / Ｎ2 系のドライエッチングにより、前記エッチングストッパ膜８０および８２をマスクにパターニングし、開口部９３を形成する。前記開口部９３の形成の後、前記レジストパターン８６をアッシング等により除去する。
【００３１】
さらに図９（Ｅ）の工程で、前記エッチングストッパ膜８２をマスクとして、その下層に表出したエッチングストッパ膜８０をＣＦ4 / Ａｒ系のドライエッチング法により除去する。この際工程においては、前記有機ＳＯＧ膜７８中の開口部９３の底部に表出したＳｉＮ膜７６も同時に除去される。この時に、最上部のエッチングストッパ膜８２はエッチング除去されないような厚さに設定することが必要であり、例えば１００ｎｍ程度の膜厚に設定する。
【００３２】
次に図１０（Ｆ）の工程で、残留しているエッチングストッパ膜８２をマスクにＯ2 / Ｎ2 系のドライエッチングを行なうことにより、第２の有機層間絶縁膜７８および有機ＳＯＧ膜７４をパターニングし、配線溝９１及びコンタクトホール８９を同時に開口する。その際、配線溝９１の底部に露出される前記ＳｉＯ2 膜７６はコンタクトホール８９を形成する際のマスクとして作用する。
【００３３】
さらに、図１０（Ｇ）の工程で、前記コンタクトホール８９の底部に表出したバリア膜７２をＣＦ4 / Ａｒ系のドライエッチング法により除去した後、図１１（Ｈ）の工程において図１０（Ｇ）の構造上に前記コンタクトホール８９および配線溝９１を埋めるようにＣｕ層８３をＣＶＤ法により堆積し、さらに図１１（Ｉ）の工程において前記Ｃｕ層８３をリフローさせた後、ＣＭＰ法により前記エッチングストッパ膜８２上のＣｕ層８３を除去し、前記コンタクトホール８９および配線溝９１を埋めるＣｕ配線パターンを形成する。
【００３４】
本実施例によれば、前記有機ＳＯＧ膜７８，ＳｉＮ膜７６および有機ＳＯＧ膜７４からなる層間絶縁膜中にいわゆるデュアルダマシン法によりコンタクトホール及び配線溝部を形成する際に、前記有機ＳＯＧ膜７８をエッチングストッパ膜８０，８２により覆うことにより、万が一レジストパターン８６を再生する必要が生じた場合でも、前記有機ＳＯＧ膜７８を侵食することなく、不良レジストパターン８６を除去することが可能となり、半導体装置製造の際の歩留まりが大きく向上する。
【００３５】
なお、本実施例において前記下側層間絶縁膜７４としては、有機ＳＯＧ膜以外にＦ添加ＳｉＯ2 膜等の低誘電率無機層間絶縁膜を使うこともできる。
また前記２層エッチングストッパ膜８１に代えて、ＳｉＯ2 膜、ＳｉＮ膜あるいはＳｉＣ膜を３層以上積層した多層積層構造膜を用いてもよい。
図１１（Ｈ）の工程において、前記Ｃｕ層８３の堆積はＣＶＤ法以外にも、電解めっき法によっても可能である。この場合には、先に薄いＣｕ膜をスパッタリングにより、前記コンタクトホール８９および配線溝９１の内面を覆うように形成し、このようにして形成されたＣｕ膜を電極に、電解液中において前記Ｃｕ膜上に前記Ｃｕ層８３を成長させる。
【００３６】
［第２の実施例]
次に本発明の第２実施例による半導体装置の製造方法を、図１２（Ａ），（Ｂ）を参照しながら説明する。ただし、図１２（Ａ），（Ｂ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１２（Ａ）を参照するに、この工程は前記図８（Ｂ）の工程に対応するが、レジストパターン８６の形成の際に、わざとマスク位置を開口部８２Ａに対してずらしている。
【００３７】
即ち、図１２（Ａ）の工程では、レジストパターン８６は、パターン開口部８６Ａが前記エッチングストッパ膜８２中の開口部８２Ａのエッジを含むように形成されており、その結果図１２（Ｂ）のエッチング工程を行なった場合、形成されるコンタクトホール８９の大きさは、レジスト開口部８６Ａの大きさよりも小さくなる。
【００３８】
このように、レジストパターン８６をわざとずらして微細なコンタクトホールを形成する工程は、図５（Ａ），（Ｂ）でも説明したようにレジストパターン８６のわずかな位置誤差により解像しなくなる危険があるが、本発明による方法では、このような場合に不良レジストパターン８６を問題なく除去し、新たにレジストパターン８６を再形成できるので、不良率が増大する問題を回避することができる。
【００３９】
以上の各実施例においては、前記層間絶縁膜７４，７８として有機ＳＯＧ膜を使ったが、前記有機ＳＯＧ膜の代わりに例えば以下の化学式１
【００４０】
【化１】
0003657788.tif 000002
【００４１】
で表されるアモルファスフルオロカーボン膜を使うことも可能である。かかるアモルファスフルオロカーボン膜は誘電率が典型的には２．４〜２．７の値を有し、ＣＶＤ法により形成することができる。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００４２】
【発明の効果】
上述の如く本発明によれば、次に述べる効果を奏することができる。
請求項１乃至２６記載の発明により、デュアルダマシン法を使った多層配線形成工程において層間絶縁膜として低誘電率有機層間絶縁膜を使用することにより配線遅延の問題を抑制できると同時に、前記有機層間絶縁膜を第１および第２のエッチングストッパ膜で覆うことにより不良レジストパターンの再生が可能になる。その結果、本発明では配線遅延の少ない高速動作半導体装置を高い歩留まりで製造できる。
【図面の簡単な説明】
【図１】（Ａ) 〜（Ｃ) は従来半導体装置の製造工程を示す図（その１）である。
【図２】（Ｄ）〜（Ｆ）は従来の半導体装置の製造工程を示す図（その２）である。
【図３】（Ａ）〜（Ｃ）は別の従来の半導体装置の製造工程を示す図（その１）である。
【図４】（Ｄ）〜（Ｅ）は別の従来の半導体装置の製造工程を示す図（その２）である。
【図５】従来の半導体装置の製造工程の問題点を説明する図である。
【図６】（Ａ），（Ｂ）は従来の半導体装置の製造工程の問題点を示す図（その１）である。
【図７】（Ｃ），（Ｄ）は従来の半導体装置の製造工程の問題点を示す図（その２）である。
【図８】（Ａ）〜（Ｃ）は本発明の第１実施例による半導体装置の製造工程を示す図（その１）である。
【図９】（Ｄ），（Ｅ）は本発明の第１実施例による半導体装置の製造工程を示す図（その２）である。
【図１０】（Ｆ），（Ｇ）は本発明の第１の実施例による半導体装置の製造工程を示す図（その３）である。
【図１１】（Ｈ），（Ｉ）は本発明の第１の実施例による半導体装置の製造工程を示す図（その４）である。
【図１２】（Ａ），（Ｂ）は本発明の第２実施例による半導体装置の製造工程を示す図である。
【符号の説明】
１，７０  基板
１０  配線パターン
１２，１６，３０，３４  ＳｉＮ膜
１４，２２  ＳｉＯ2 層間絶縁膜
１８，２４，３８，４２，６４，８４，８６  レジストパターン
１８Ａ，２４Ａ，３８Ａ，４２Ａ，６４Ａ，８４Ａ，８６Ａ  レジスト開口部
２０，６０Ａ，８２Ａ  ハードマスク開口部
２６，４４，９１  配線溝
２８，４０，６２，８９，９３  コンタクトホール
３２，３６、７４，７８  有機層間絶縁膜
７１  第１層配線パターン
７２  バリア膜
７６  絶縁膜
８０，８１，８２  エッチングストッパ−膜
【図１】
0003657788.tif 000003
【図２】
0003657788.tif 000004
【図３】
0003657788.tif 000005
【図４】
0003657788.tif 000006
【図５】
0003657788.tif 000007
【図６】
0003657788.tif 000008
【図７】
0003657788.tif 000009
【図８】
0003657788.tif 000010
【図９】
0003657788.tif 000011
【図１０】
0003657788.tif 000012
【図１１】
0003657788.tif 000013
【図１２】
0003657788.tif 000014