(57)【特許請求の範囲】
【請求項１】
異なる電源を有する第１の回路と第２の回路との間に設けられ、複数の通信ラインを用いてシリアル通信が行われ、前記通信ラインの信号がアクティブ状態のときに電力が消費されるシリアル通信装置において、
前記通信ラインは、チップセレクト信号を送る第１の通信ラインと、該第１の通信ライン以外の第２の通信ラインとを少なくとも含むように構成されると共に、
前記第２の通信ラインに前記第１の回路及び前記第２の回路のいずれとも異なる他のシリアルデバイスと接続する第３の通信ラインを接続し、
前記第２の通信ラインにＡＮＤゲートを設け、
前記ＡＮＤゲートの一方の入力端子に前記第１の回路の出力を接続し、前記ＡＮＤゲートの他方の入力端子に前記チップセレクト信号を接続し、更に、該ＡＮＤゲートの出力端子に前記第２の回路の入力を接続し、
前記チップセレクト信号がアクティブ状態のときは、前記ＡＮＤゲートにより前記第２の通信ラインの信号を導通状態にし、
前記チップセレクト信号が非アクティブ状態のときは、前記ＡＮＤゲートにより前記第２の通信ラインの信号を遮断状態にすると共に前記第３の通信ラインにより前記シリアルデバイスとの通信が可能になることを特徴とするシリアル通信装置。
【請求項２】
前記ＡＮＤゲートの代わりに一般の回路素子を接続して前記ＡＮＤゲートと等価機能を有するものを用いることを特徴とする請求項１に記載のシリアル通信装置。
【請求項３】
カメラとこれに装着されるアクセサリとの間に設けられたことを特徴とする請求項１または請求項２に記載のシリアル通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、カメラとこれに装着されて撮影に関する情報を写し込むアクセサリとの間に設けられてシリアル通信を行うシリアル通信装置に関するものである。
【０００２】
【従来の技術】
従来のシリアル通信装置としては、例えば図８に示すようなものがあった。同図において、符号１０はカメラ本体（図示せず）に内蔵されたカメラ側回路であり、符号１２はそのカメラ本体の裏蓋側に取り付けられたデータバック（アクセサリ）に内蔵されたデータバック側回路である。データバックとは、撮影時の日付や絞り値或はシャッタ速度等の撮影情報をフィルムに写し込むための写し込み装置である。
【０００３】
カメラ側回路１０はカメラ側ＣＰＵ１４を有しており、データバック側回路１２はデータバック側ＣＰＵ１６を有している。カメラ側ＣＰＵ１４には３Ｖのカメラ側電源が接続されており、データバック側ＣＰＵ１６には６Ｖのデータバック側電源が接続されている。
【０００４】
カメラ側ＣＰＵ１４とデータバック側ＣＰＵ１６との間には、カメラ側電源の電圧レベルとデータバック側電源の電圧レベルとの違いを調整して、カメラ側ＣＰＵ１４とデータバック側ＣＰＵ１６との相互間で円滑に信号のやり取りができるようにするための、レベルシフト回路１８が設けられている。
【０００５】
レベルシフト回路１８は３本の通信ライン２０，２１，２２を有している。通信ライン２０は、カメラ側ＣＰＵ１４のチップセレクト端子ＤＣＳ１とデータバック側ＣＰＵ１６の端子ＤＳＲとの間に、コネクタＤＣＳ２を介して接続されている。通信ライン２１は、カメラ側ＣＰＵ１４のクロック端子ＤＣＫ１とデータバック側ＣＰＵ１６の端子ＳＣＫとの間に、コネクタＤＣＫ２を介して接続されている。通信ライン２２は、カメラ側ＣＰＵ１４のシリアル出力端子ＤＳＯ１とデータバック側ＣＰＵ１６の端子ＲＸＤとの間に、コネクタＤＳＯ２を介して接続されている。
【０００６】
そして通信ライン２１，２２には、他のシリアルデバイス（シリアル通信の別の相手装置）２３との間の通信ラインが各々接続されいており、通信ライン２１，２２は他のシリアルデバイス２３の通信ラインと共用となっている。カメラ側ＣＰＵ１４とデータバック側ＣＰＵ１６との間にはレベルシフト回路１８の通信ライン２０〜２２の他に、他の端子間を接続する多数の通信ラインが設けられており、これらの通信ラインは全体として多機能インタフェイスを構成している。
【０００７】
通信ライン２０，２１，２２のカメラ側回路１０内には各々、トランジスタ２４，２５，２６が設けられており、カメラ側ＣＰＵ１４からのＨｉｇｈ状態の電流がそれらのトランジスタにベース電流として流れると、データバック側ＣＰＵ１６からそれより大きな値の電流がそれらのトランジスタにコレクタ電流として流れることにより、カメラ側ＣＰＵ１４とデータバック側ＣＰＵ１６は通信を行うことができる。そしてカメラ側ＣＰＵ１４とデータバック側ＣＰＵ１６は、各通信ライン毎に別々の機能の通信を行うことができる。トランジスタ２４〜２６の各々には、四角のブロックで示す位置に１０ＫΩの内蔵抵抗が設けられている。
【０００８】
このようなレベルシフト回路１８において、通信ライン２０に送られるチップセレクト信号ＤＣＳ１が図９（ａ）に示すような波形を示すとすると、通信ライン２１に送られるクロック信号ＤＣＫ１は図９（ｂ）に示すように、シリアル通信時にはカウント毎にＨｉｇｈからＬｏｗに立ち下がり、通信が終わると元のＨｉｇｈの状態に戻る。また通信ライン２２に送られるシリアル出力信号ＤＳＯ１は図９（ｃ）に示すように、シリアル通信時には２つの波形が交互に立ち上りと立ち下がりを繰り返して交叉し、通信が終わると次の通信が始まるまで、最後のＨｉｇｈ又はＬｏｗの状態を保持する。
【０００９】
【発明が解決しようとする課題】
しかしながら、このような従来のシリアル通信装置においては、図９（ｂ）に示すように通信ライン２１に送られるクロック信号はシリアル通信が終わると元のＨｉｇｈの状態に戻り、図９（ｃ）に示すように通信ライン２２に送られるシリアル出力信号は通信が終わるとＨｉｇｈの状態で保持される可能性を有しているため、通信ライン２１，２２には非通信時において、トランジスタ２５，２６のベース電流にＨｉｇｈの電流を流す信号が送られることになり、このためデータバック側ＣＰＵ１６からトランジスタのベース電流より大きなコレクタ電流を引き出すことになって、その分余計データバック側電源を消耗させることになる。このため、データバック側電源の寿命を著しく短縮させるという問題がある。
【００１０】
そこで本発明は、上記問題点に鑑みて、非通信時の電源の消耗量を軽減してその寿命を長く伸ばすことができるシリアル通信装置を提供することを課題とするものである。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明によるシリアル通信装置は次のような構成としたものである。
【００１２】
異なる電源を有する第１の回路と第２の回路との間に設けられ、複数の通信ラインを用いてシリアル通信が行われ、前記通信ラインの信号がアクティブ状態のときに電力が消費されるシリアル通信装置において、前記通信ラインは、チップセレクト信号を送る第１の通信ラインと、該第１の通信ライン以外の第２の通信ラインとを少なくとも含むように構成されると共に、前記第２の通信ラインに前記第１の回路及び前記第２の回路のいずれとも異なる他のシリアルデバイスと接続する第３の通信ラインを接続し、前記第２の通信ラインにＡＮＤゲートを設け、前記ＡＮＤゲートの一方の入力端子に前記第１の回路の出力を接続し、前記ＡＮＤゲートの他方の入力端子に前記チップセレクト信号を接続し、更に、該ＡＮＤゲートの出力端子に前記第２の回路の入力を接続し、前記チップセレクト信号がアクティブ状態のときは、前記ＡＮＤゲートにより前記第２の通信ラインの信号を導通状態にし、前記チップセレクト信号が非アクティブ状態のときは、前記ＡＮＤゲートにより前記第２の通信ラインの信号を遮断状態にすると共に前記第３の通信ラインにより前記シリアルデバイスとの通信が可能になる構成とする。
【００１４】
上記の構成に係るシリアル通信装置によれば、前記通信ラインは、チップセレクト信号を送る第１の通信ラインと、該第１の通信ライン以外の第２の通信ラインとを少なくとも含むように構成されると共に、前記第２の通信ラインに前記第１の回路及び前記第２の回路のいずれとも異なる他のシリアルデバイスと接続する第３の通信ラインを接続し、前記第２の通信ラインにＡＮＤゲートを設け、前記ＡＮＤゲートの一方の入力端子に前記第１の回路の出力を接続し、前記ＡＮＤゲートの他方の入力端子に前記チップセレクト信号を接続し、更に、該ＡＮＤゲートの出力端子に前記第２の回路の入力を接続したため、チップセレクト用の通信ラインの信号が非アクティブ状態のときは、前記ＡＮＤゲートにより前記第２の通信ラインの信号を遮断状態にすると共に前記第３の通信ラインにより前記シリアルデバイスとの通信が可能にすることができ、電源の消耗量を軽減してその寿命を長く伸ばすことができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面に基づいて説明する。
図１及び図２は、本発明によるシリアル通信装置の第１の実施の形態を示す図である。図１はシリアル通信装置を示す図であり、図６に示した従来のシリアル通信装置と同じ部品には同じ符号を付して重複する説明は省略する。
【００１７】
通信ライン２１のカメラ側ＣＰＵ１４とトランジスタ２５との間にはＡＮＤゲート２８が設けられている。ＡＮＤゲート２８の一方の入力端子（図１中ＡＮＤゲート２８の上側の入力端子）にはカメラ側ＣＰＵ１４のクロック端子ＤＣＫ１からのクロック信号が入力し、その他方の入力端子（図１中ＡＮＤゲート２８の下側の入力端子）にはカメラ側ＣＰＵ１４のチップセレクト端子ＤＣＳ１からのチップセレクト信号が通信ライン２０から入力するよう構成されている。
【００１８】
通信ライン２２のカメラ側ＣＰＵ１４とトランジスタ２６との間にはＡＮＤゲート３０が設けられている。ＡＮＤゲート３０の一方の入力端子（図１中ＡＮＤゲート３０の上側の入力端子）にはカメラ側ＣＰＵ１４のシリアル出力端子ＤＳＯ１からのシリアル出力信号が入力し、その他方の入力端子（図１中ＡＮＤゲート３０の下側の入力端子）にはカメラ側ＣＰＵ１４からのチップセレクト信号が通信ライン２０から入力するよう構成されている。
【００１９】
ＡＮＤゲート２８，３０は各々、一対の入力端子の両方にＨｉｇｈの信号が入力したときにＨｉｇｈの信号を出力し、一方の入力端子にＨｉｇｈの信号が入力して他方の入力端子にＬｏｗの信号が入力したときはＬｏｗの信号を出力するようになっている。
【００２０】
このようなシリアル通信装置によれば図２に示すように、通信ライン２０に送られるチップセレクト信号ＤＣＳが図２（ａ）に示すような波形を示すとすると、チップセレクト信号ＤＣＳがＨｉｇｈ（アクティブ状態）のときはそのＨｉｇｈ信号がＡＮＤゲート２８の前記他方の入力端子に入力する。
【００２１】
ＡＮＤゲート２８の前記一方の入力端子には、クロック端子ＤＣＫ１が接続されており、前記チップセレクト信号ＤＣＳがＨｉｇｈのときは、ＡＮＤゲート２８の出力はクロック端子ＤＣＫ１と同じＨｉｇｈ信号を出力する。すなわちＡＮＤゲート２８が導通状態となり従来と同じ動作をする。
【００２２】
シリアル通信が終わって通信ライン２０のチップセレクト信号ＤＣＳがＨｉｇｈからＬｏｗに立ち下がると、そのＬｏｗ信号が通信ライン２１のＡＮＤゲート２８の前記他方の入力端子に入力する。一方、カメラ側ＣＰＵ１４のクロック端子ＤＣＫ１からＡＮＤゲート２８の一方の入力端子に入力するクロック信号ＤＣＫは図８（ｂ）に示したように元のＨｉｇｈに戻るので、ＡＮＤゲート２８の両方の入力端子にはＨｉｇｈとＬｏｗの信号が入力することになって、ＡＮＤゲート２８は図２（ｂ）に示すようにＬｏｗのクロック信号ＤＣＫを出力する状態となる。すなわちクロック端子ＤＣＫ１からのクロック信号ＤＣＫに関わらずＡＮＤゲート２８は遮断状態となる。
【００２３】
このようにして、チップセレクト信号ＤＣＳがＬｏｗのときは、ＡＮＤゲート２８からトランジスタ２５への出力信号をＬｏｗにすることができる。このため非通信時（チップセレクト信号ＤＣＳがＬｏｗの非アクティブ状態のとき）にカメラ側ＣＰＵ１４からＨｉｇｈの電流を引き出すことを防止すると共に、データバック側ＣＰＵ１６からより大きな電流を引き出すことを防止して、カメラ側及びデータバック側の電源の寿命が短縮するのを防止することができる。
チップセレクト信号ＤＣＳがＬｏｗのときにシリアル出力端子ＤＳＯ１からＡＮＤゲート３０に入力するシリアル出力信号ＤＳＯがＨｉｇｈのときも同様である。
【００２４】
ところで上記第１の実施の形態においては、シリアル通信装置に別の部品（ＡＮＤゲート２８，３０）を加えて回路構成を一部変更することにより、非通信時に通信ライン２１，２２の信号をＬｏｗにする場合について説明したが、回路構成に変更を加えることなく、制御プログラム（制御手法）を変更することにより同様の効果を得ることもできる。このような手法を本発明の第２の実施の形態として説明する。
【００２５】
すなわち、本発明によるシリアル通信装置の上記のような第２の実施の形態について、図３のフローチャートに基づいて以下に説明する。
まずカメラのメインループの説明を行う。電源がＯＮしてスタートするとカメラ側回路１０のカメラ側ＣＰＵ１４はポートを初期設定し、チップセレクト端子ＤＣＳ１，クロック端子ＤＣＫ１，シリアル出力端子ＤＳＯ１の信号をＬｏｗにする（ステップＳ１）。その後、測光（ステップＳ２）、測距（ステップＳ３）、データバック側回路１２のデータバック側ＣＰＵ１６とのシリアル通信等を行い（ステップＳ４）、続いて書き込み動作等のシーケンス制御（ステップＳ５）を行い、それらの過程においてレベルシフト回路１８による電源制御を行う。
【００２６】
次に図４に基づいて、図３のステップＳ４のサブルーチンすなわち、カメラ側回路１０のカメラ側ＣＰＵ１４とデータバック側回路１２のデータバック側ＣＰＵ１６との間のシリアル通信について説明する。
カメラ側ＣＰＵ１４はデータバック側ＣＰＵ１６からシリアル通信をコールされるとシリアル通信モードへセットして（ステップＳ１）、次にチップセレクト端子ＤＣＳ１からのチップセレクト信号をＨｉｇｈにする（ステップＳ２）。それからシリアル通信を行い（ステップＳ３）、通信終了後はチップセレクト端子ＤＣＳ１からのチップセレクト信号をＬｏｗにして初期化する（ステップＳ４）。さらにクロック端子ＤＣＫ１，シリアル出力端子ＤＳＯ１をポートとしてＬｏｗの出力に設定して初期化し（ステップＳ５）、図３のメインループへ戻る。
【００２７】
本発明の第２の実施の形態は以上のようなプログラムで制御動作を行い、シリアル通信（ステップＳ３）の前後で速やかにカメラ側ＣＰＵ１４のシリアル端子ＤＣＳ１，ＤＣＫ１，及びＤＳＯ１の初期化を施すことにより、非通信時の通信ライン２１，２２にＨｉｇｈの電流が流れることを防止することにより消費電力を削減して電池の寿命を延ばすことができる。
【００２８】
ところで、上記第２の実施の形態に係るシリアル通信装置においては、他のシリアルデバイス２３に例えば自動合焦（ＡＦ）情報に係るＡＦＣＳ信号を出力する場合、通信ライン２０に送られるチップセレクト信号ＤＣＳが図５（ａ）に示すような波形となり、他のシリアルデバイス２３への通信ラインに送られるＡＦＣＳ信号が図５（ｂ）に示すような波形となったとする。
この場合、図５（ｂ）に示すようにＡＦＣＳ信号がＨｉｇｈとなると、図５（ｃ）に示すように通信ライン２１における他のシリアルデバイス２３へのクロック信号ＤＣＫ１はＬｏｗからＨｉｇｈに立上り、図５（ｄ）に示すようにデータバック側ＣＰＵ１６へのクロック信号ＤＣＫ２はＨｉｇｈからＬｏｗに立ち下がるため、データバック側ＣＰＵ１６へのクロック信号ＤＣＫ２に呼応してデータバック側ＣＰＵ１６からもより大きな電流が流れ、カメラ側ＣＰＵ１４及びデータバック側ＣＰＵ１６の無駄な電力を消費させる可能性がある。特に図５（ｄ）のタイムチャートの中央部の立ち下がり部が無駄な消費電力となる。
【００２９】
しかしながら前記第１の実施の形態に係るシリアル通信装置によれば、ＡＮＤゲート２８を設けたことにより、図６（ｂ）に示すようにＡＦＣＳの信号がＨｉｇｈとなったときに、図６（ｃ）に示すように他のシリアルデバイス２３へのクロック信号ＤＣＫ１はＬｏｗからＨｉｇｈになっても、図６（ｄ）に示すようにデータバック側ＣＰＵ１６へのクロック信号ＤＣＫ２はＨｉｇｈからＬｏｗに立ち下がらない（図６（ｄ）のタイムチャートの中央部）ため、その分無駄な電力の消費を軽減することができる。
【００３０】
ところで前記第１の実施の形態に係るシリアル通信装置においては主にロジックＩＣ等を念頭においたＡＮＤゲート２８を用いたが、そのようなロジックＩＣ等のＡＮＤゲート２８の代わりに、図７に示すようにダイオード３２や抵抗３４等を接続して、前記ＡＮＤゲート２８と等価機能を有する回路を構成したものを用いてもよい。さらに、一般の回路素子を接続した等価機能を有する回路を構成したものであれば図７に示したものに限らないことはいうまでもない。
【００３１】
なお、上記実施の形態に係るシリアル通信装置においては、カメラとこれに装着されて撮影に関する情報を写し込むアクセサリ（データバック）の間に設けられたものについて説明したが、本発明と同様の効果を有するものであれば他の装置間に設けられて用いられるものにも本発明を適用させることができる。
【００３２】
【発明の効果】
以上説明したように、本発明に係るシリアル通信装置によれば、チップセレクト用の通信ライン以外の他の通信ラインにＡＮＤゲートを設け、チップセレクト用の通信ラインに送られる信号をそのＡＮＤゲートの一方の入力端子に入力させることにより、前記チップセレクト用の通信ラインの信号がアクティブ状態のときはＡＮＤゲートを導通状態にし、チップセレクト用の信号ラインの信号が非アクティブ状態のときはＡＮＤゲートを遮断状態にするようにしたため、チップセレクト用の通信ラインの信号が非アクティブ状態のときは前記他の通信ラインの信号も非アクティブ状態にすることができ、非通信時の電源の消耗量を軽減してその寿命を長く伸ばすことができる。
【００３３】
また本発明に係るシリアル通信装置によれば、チップセレクト用の通信ラインの信号がアクティブ状態のときは他の通信ラインの信号もアクティブ状態とし、前記チップセレクト用の通信ラインの信号が非アクティブ状態のときは前記他の通信ラインの信号も非アクティブ状態とするような制御手法により制御するようにしたため、上記のようなＡＮＤゲートを設けなくとも、同様に非通信時の電源の消耗量を軽減してその寿命を長く伸ばすことができる。
【００３４】
そして上記第１の実施の形態のようにチップセレクト用以外の他の通信ラインにＡＮＤゲートを設け、チップセレクト用の通信ラインに送られる信号をそのＡＮＤゲートの一方の入力端子に入力させる場合は特に、図５，図６を用いて説明したように、他のシリアルデバイス２３に送られる信号がＨｉｇｈとなった場合に、図６（ｄ）のタイムチャートの中央部に示すようにクロック信号ＤＣＫ２が立ち下がることはなく、図５（ｄ）のタイムチャートの中央部に示すようにクロック信号ＤＣＫ２が立ち下がることによりカメラ側回路１０及びデータバック側回路１２から無駄な電流が流れることはないため、非通信時の電源の消耗量を軽減してその寿命を長く伸ばすことができる。
【図面の簡単な説明】
【図１】本発明によるシリアル通信装置の第１の実施の形態を示す回路図である。
【図２】図１に示す第１の実施の形態に係るシリアル通信装置における各信号のＨｉｇｈ／Ｌｏｗの変化状態を示すタイムチャートである。
【図３】本発明によるシリアル通信装置の第２の実施の形態におけるカメラ側ＣＰＵ１４の制御動作手順（メインループ）を示すフローチャートである。
【図４】図３に示すフローチャートのステップＳ４のサブルーチンを示すフローチャートである。
【図５】本発明によるシリアル通信装置の第２の実施の形態において、他のシリアルデバイス２３とのシリアル通信におけるＡＦＣＳ信号，クロック信号ＤＣＫ１とデータバック側ＣＰＵ１６とのシリアル通信におけるチップセレクト信号ＤＣＳ，クロック信号ＤＣＫ２との関連を示すタイムチャートである。
【図６】本発明によるシリアル通信装置の第１の実施の形態において、他のシリアルデバイス２３とのシリアル通信におけるＡＦＣＳ信号，クロック信号ＤＣＫ１とデータバック側ＣＰＵ１６とのシリアル通信におけるチップセレクト信号ＤＣＳ，クロック信号ＤＣＫ２との関連を示すタイムチャートである。
【図７】本発明によるシリアル通信装置の他の実施の形態を示す回路図である。
【図８】従来のシリアル通信装置を示す回路図である。
【図９】従来のシリアル通信装置における各信号のＨｉｇｈ／Ｌｏｗの状態を示すタイムチャートである。
【符号の説明】
１０  カメラ側回路
１２  データバック側回路
１４  カメラ側ＣＰＵ
１６  データバック側ＣＰＵ
１８  レベルシフト回路
２０〜２２  通信ライン
２３  他のシリアルデバイス
２４〜２６  トランジスタ
２８，３０  ＡＮＤゲート
３２  ダイオード
３４  抵抗
【図１】
0003623846.tif 000002
【図２】
0003623846.tif 000003
【図３】
0003623846.tif 000004
【図４】
0003623846.tif 000005
【図５】
0003623846.tif 000006
【図６】
0003623846.tif 000007
【図９】
0003623846.tif 000008
【図７】
0003623846.tif 000009
【図８】
0003623846.tif 000010