(57)【特許請求の範囲】
【請求項１】
第１の基準信号および、第１の基準信号と位相が９０度ずれた第２の基準信号を発生する基準信号発生手段と、
受信された受信信号を、前記基準信号発生手段から発生された第１の基準信号を用いて検波して第１の検波信号を生成する第１検波器と
前記受信信号を、前記基準信号発生手段から発生された第２の基準信号を用いて検波して第２の検波信号を生成する第２検波器と、
前記第１検波器から出力された第１の検波信号を利得増幅して第１の出力信号を出力する第１の利得増幅器と、
前記第２検波器から出力された第２の検波信号を利得増幅して第２の出力信号を出力する第２の利得増幅器と、
前記第１の利得増幅器から出力された第１の出力信号の出力レベルを検出する第１振幅検波器と、
前記第２の利得増幅器から出力された第２の出力信号の出力レベルを検出する第２振幅検波器と、
前記第１振幅検波器により検出された第１の出力信号の出力レベルと前記第２振幅検波器により検出された第２の出力信号の出力レベルとを加算する加算器と、
前記加算器から出力される信号を基に第１の出力信号と第２の出力信号との利得偏差をなくすように利得補正を行い、前記第１および第２の利得増幅器を制御する利得補正手段と
を具備することを特徴とする同期検波器。
【請求項２】
請求項１記載の同期検波器において、
前記第１の検波信号と第２の検波信号の位相ずれをなくように前記基準信号発生手段を制御するコスタス制御機能と前記利得補正手段の利得補正の機能とを有するコスタスおよび利得制御器を具備したことを特徴とする同期検波器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、入力レベルに関係なく、検波レベルを一定にするゲインコントロールを検波した後に行う同期検波器に関する。
【０００２】
【従来の技術】
図９に従来の同期検波器を示す。この図において、１０１は利得制御増幅器、１０２は振幅検波器、１０３，１０４は検波器、１０５は９０度位相器、１０６はコスタス制御器、１０７は基準信号発生器、１１０は入力端子、１１１，１１２は出力端子である。
【０００３】
入力端子１１０から入力された受信信号は、利得制御増幅器１０１と、振幅検波器１０２とで構成される利得制御増幅器によって、受信信号のレベルに関わらず、利得制御増幅器１０１の出力レベルが一定となる。その上で、検波器１０３，１０４により位相検波され、出力端子１１１，１１２に一定レベルの検波出力として出力されようになっている。
【０００４】
また、コスタス制御器１０６は、出力端子１１１，１１２に出力される検波出力をもとに、受信信号を、基準信号発生器１０７から出力される基準信号およびその基準信号を９０度位相器１０５により９０度ずらした基準信号で、検波器１０３，１０４で検波するときの、検波軸のずれ情報を出力し、これで基準信号発生器１０７を制御して、検波器１０３，１０４での検波の際、検波軸がずれないようにしている。
【０００５】
一般に受信器では、受信信号を処理する過程のどこかで、受信信号レベルに関わらず出力レベルを一定にする必要がある。図９の同期検波器では、検波する前の段階で、利得制御増幅器１０１と、振幅検波器１０２とで構成される利得制御増幅器によって、受信信号のレベルに関わらず、利得制御増幅器１０１の出力レベルが一定となるようにしている。しかし、検波前の受信信号は、信号の周波数が高いため、利得制御増幅器の構成に必要な、利得制御増幅器１０１や振幅検波器１０２は、その高い周波数の信号に対応できるものにする必要があり、その分高価で消費電力も多くなっていた。
【０００６】
特に、伝送されてきた信号帯域の信号をそれより低い周波数の中間周波数に一旦変換せずに、伝送されてきた信号帯域から直接検波するダイレクト検波受信器の場合には、図９に示す同期検波器では、伝送されてきた信号帯域の信号の周波数帯で、十分動作する利得制御増幅器が必要となり、その分高価で消費電力も多くなっていた。
【０００７】
このように従来の同期検波器では、検波前の信号周波数が高い部分で利得制御を行っていたため、利得制御増幅器には、高い周波数の信号に対応できるものにする必要があり、その分価格が高くなりまた消費電力も多くなるという欠点があった。
【０００８】
【発明が解決しようとする課題】
上記したように従来の同期検波器では、検波前の信号の周波数が高い部分で利得制御を行っていたため、利得制御増幅器には、高い周波数の信号に対応できるものにする必要があり、その分価格が高くなり、消費電力も多くなるという問題があった。
【０００９】
この発明の目的は、安価で低消費電力の同期検波器を実現することにある。
【００１０】
【課題を解決するための手段】
この発明では、第１の基準信号および、第１の基準信号と位相が９０度ずれた第２の基準信号を発生する基準信号発生手段と、受信された受信信号を、前記基準信号発生手段から発生された第１の基準信号を用いて検波して第１の検波信号を生成する第１検波器と、前記受信信号を、前記基準信号発生手段から発生された第２の基準信号を用いて検波して第２の検波信号を生成する第２検波器と、前記第１検波器から出力された第１の検波信号を利得増幅して第１の出力信号を出力する第１の利得増幅器と、前記第２検波器から出力された第２の検波信号を利得増幅して第２の出力信号を出力する第２の利得増幅器と、前記第１の利得増幅器から出力された第１の出力信号の出力レベルを検出する第１振幅検波器と、前記第２の利得増幅器から出力された第２の出力信号の出力レベルを検出する第２振幅検波器と、前記第１振幅検波器により検出された第１の出力信号の出力レベルと前記第２振幅検波器により検出された第２の出力信号の出力レベルとを加算する加算器と、前記加算器から出力される信号を基に第１の出力信号と第２の出力信号との利得偏差をなくすように利得補正を行い、前記第１および第２の利得増幅器を制御する利得補正手段とを具備することにより、利得制御増幅器は、低くなった信号周波数に対応できるため、動作速度の遅い回路構成で対応が可能になり、その分、安価で低消費電力の同期検波器を実現できる。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。図１は、この発明の第１の実施の形態について説明するための回路構成図である。図１において、１７，１８は利得制御増幅器、２０，２１は振幅検波器、２２は加算器、１３，１４は検波器、１５は９０度位相器、１９はコスタス制御器、１６は基準信号発生器、１０は入力端子、１１，１２は出力端子である。
【００１２】
入力端子１０から入力された受信信号は、検波器１３，１４によりＩ出力とＱ出力の２相に位相検波し、それぞれ利得制御増幅器１７，１８で一定レベルとなって、出力端子１１，１２よりそれぞれ一定レベルの検波出力として出力される。
【００１３】
一般に、同期検波器では、検波するときの検波軸がずれた場合、出力されるＩおよびＱの出力にレベル差が生じる。図２は入力レベルが一定の場合の、受信信号と位相検波に使う基準信号発生器１６の出力との位相差に対する、ＩおよびＱ出力の出力レベルの一例を示すものである。図２で示すように検波するときの検波軸のずれに応じて、出力レベルは、正弦波状に変化する。そこで、コスタス制御器１９では、出力端子１１，１２に出力される検波出力をもとに、受信信号を、基準信号発生器１６から出力される基準信号およびその基準信号を９０度位相器１５により９０度ずらした基準信号で、検波器１３，１４で検波するときの、検波軸のずれ情報を出力し、これで基準信号発生器１６を制御して、検波器１３，１４での検波の際、検波軸がずれないようにしている。
【００１４】
具体的には、コスタス制御器１９で、たとえばＩおよびＱ出力をもとに、
−Ｉ＋Ｑ  …  Ｉ＞０，Ｑ＞０のとき
−Ｉ−Ｑ  …  Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ  …  Ｉ＜０，Ｑ＜０のとき
＋Ｉ＋Ｑ  …  Ｉ＞０，Ｑ＜０のとき
という演算を行なうと、図３に示すような、同期検波の位相ずれに対応した誤差信号を抽出できる。この誤差信号で、基準信号発生器１６を制御して、検波器１３，１４での検波の際、検波軸がずれないようにしている。
【００１５】
このように、同期検波器では、ＩおよびＱ出力のレベル差から、同期検波の位相ずれを情報を抽出するため、位相ずれに伴うＩおよびＱ軸のレベル差は残す必要がある。
【００１６】
そこで、図１で示すこの発明の実施の形態では、利得制御増幅器１７，１８の利得は、振幅検波器２０，２１で出力レベルを検出し、加算器２２で加算した結果で制御する。これにより、同期検波の位相ずれに伴うＩおよびＱ軸のレベル差を保存したまま、全体として出力レベルを一定にすることができる。
【００１７】
この実施の形態では、受信信号を検波器１３，１４で検波したあとの、信号周波数が低くなった部分で利得制御するようにした。これにより、利得制御増幅器は、低くなった信号周波数に対応できれば良い。このため、利得制御増幅器は、動作速度の遅い回路構成での対応が可能となり、安価で低消費電力のものが容易に実現でき、その分安価で低消費電力の同期検波器が実現できる。
【００１８】
図４は、この発明の第２の実施の形態について説明するための回路構成図である。この実施の形態は、検波後のＩおよびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合の対策を行ったものである。なお、第１の実施の形態と同一の構成部分については同一の符号を付して説明する。
【００１９】
入力端子１０から入力された受信信号は、検波器１３，１４によりI 出力とＱ出力の２相に位相検波され、それぞれ利得制御増幅器１７，１８で一定レベルとなり、出力端子１１，１２にそれぞれ一定レベルの検波出力として出力されようになっている。
【００２０】
また、コスタス制御器１９では、出力端子１１，１２に出力される検波出力をもとに、受信信号を、基準信号発生器１６から出力される基準信号およびその基準信号を９０度位相器１５により９０度ずらした基準信号で、検波器１３，１４で検波するときの、検波軸のずれ情報を出力し、これで基準信号発生器１６を制御して、検波器１３，１４での検波の際、検波軸がずれないようにしている。
【００２１】
また、利得制御器２３、加算器２５，２６は、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合の対策として、２つの利得制御増幅器１７，１８の利得補正を行う回路ブロックである。
【００２２】
ここで、利得制御器２３、加算器２５，２６で構成される、得制御増幅器１７，１８の利得補正手段がなく、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合、たとえばＩ軸よりもＱ軸に入る利得制御増幅器の利得が大きい場合を考えてみる。
【００２３】
図１で説明したように、同期検波器では、検波するときの検波軸がずれた場合、出力されるＩ出力およびＱ出力にレベル差が生じるが、Ｉ軸よりもＱ軸に入る利得制御増幅器の利得が大きい場合、受信信号と位相検波に使う基準信号発生器出力との位相差に対する、Ｉ出力およびＱ出力の出力レベルは、たとえば図５のようになる。そのためコスタス制御器１９で、図１で示す実施の形態の場合と同じように、Ｉ出力およびＱ出力をもとに、
−Ｉ＋Ｑ  …  Ｉ＞０，Ｑ＞０のとき
−Ｉ−Ｑ  …  Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ  …  Ｉ＜０，Ｑ＜０のとき
＋Ｉ＋Ｑ  …  Ｉ＞０，Ｑ＜０のとき
という演算を行なうと、同期検波に位相ずれに対応した誤差信号を抽出できるが、利得制御増幅器１７，１８の利得偏差の影響で、誤差信号の０クロス点が本来の０クロス点である、π／４，３／４・π，５／４・π７／４・πからずれることになる。
【００２４】
図６は、これを位相が０からπ／２までに折り返して重ね、わかりやすくしたものを示す。図６の（ａ）は図５で位相が１．と３．の場合、（ｂ）は図５で位相が２．と４．の場合である。実際には、データによる変調がかかるため、統計的に（ａ）と（ｂ）の取る確率は、１／２ずつとみなせる。そのため、コスタス制御器１９の出力は、平均すると図６（ｃ）のカーブになり、コスタス制御器１９から出力される誤差信号は、本来の０クロス点である、π／４を通るため、この誤差信号をもとに基準信号発生器１６を制御すれば、同期検波での位相誤差は生じない。
【００２５】
ここで、利得制御器２３を追加し、Ｉ出力およびＱ出力をもとに、
−Ｉ＋Ｑ        …  Ｉ＞０，Ｑ＞０のとき
−（−Ｉ−Ｑ）  …  Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ        …  Ｉ＜０，Ｑ＜０のとき
−（＋Ｉ＋Ｑ）  …  Ｉ＞０，Ｑ＜０のとき
という演算を行なうと、図７に示す形となり、コスタス制御器１９から出力されるこの誤差信号をもとに基準信号発生器１６を制御することによる同期点のπ／４では、常に正の出力となる。
【００２６】
この例では、Ｉ軸よりもＱ軸に入る利得制御増幅器の利得が大きい場合を考えていたが、当然のことながら、Ｉ軸よりもＱ軸に入る利得制御増幅器の利得が小さい場合の利得制御器２３の出力は負となる。
【００２７】
そこで、利得制御器２３の出力を、加算器２５，２６でＩ軸Ｑ軸それぞれに入る利得制御増幅器の利得制御入力に、互いに逆極性で加算して補正することにより、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器１７，１８に、利得偏差がある場合でも、それを補正することができる。
【００２８】
なお、この実施の形態では、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器１７，１８に、振幅検波器２０，２１の出力を加算したものに、さらにそれぞれ利得制御器２３の出力を加算し、利得偏差の補正を行っているが、利得制御増幅器１７，１８のいずれか一方に補正を行っても、利得偏差が正しく補正できる。
【００２９】
図８の回路構成図を用いて、この発明の第３の実施の形態について説明する。この実施の形態は、図４で示す検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合の対策を行なう場合に、コスタス制御器１９と利得制御器２３における演算回路を共用し、回路規模の縮小を図ったものである。ここでも、図１および図４と同一の構成部分には同一の符号を付して説明する。
【００３０】
この実施の形態においても、入力端子１０から入力された受信信号は、検波器１３，１４によりI 出力とＱ出力の２相に位相検波され、それぞれ利得制御増幅器１７，１８で一定レベルとなり、出力端子１１，１２にそれぞれ一定レベルの検波出力として出力されようになっている。
【００３１】
また、コスタスおよび利得制御器２４では、出力端子１１，１２に出力される検波出力をもとに、受信信号を、基準信号発生器１６から出力される基準信号およびその基準信号を９０度位相器１５により９０度ずらした基準信号で、検波器１３，１４で検波するときの、検波軸のずれ情報を出力し、これで基準信号発生器１６を制御して、検波器１３，１４での検波の際、検波軸がずれないようにしている。
【００３２】
また同時に、コスタスおよび利得制御器２４、加算器２５，２６は、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合の対策として、２つの利得制御増幅器１７，１８の利得補正を行う回路ブロックである。
【００３３】
ここで、利得制御増幅器１７，１８の利得補正手段の原理は、図４で示す実施の形態の場合と同様なので省略するが、コスタス制御用の出力は、図４で示す実施の形態の場合と同じように、たとえばＩ出力およびＱ出力をもとに、
−Ｉ＋Ｑ  …  Ｉ＞０，Ｑ＞０のとき
−Ｉ−Ｑ  …  Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ  …  Ｉ＜０，Ｑ＜０のとき
＋Ｉ＋Ｑ  …  Ｉ＞０，Ｑ＜０のとき
であり、利得制御用の出力は、図４で示す実施の形態の場合と同じように、たとえばＩ出力およびＱ出力をもとに、
−Ｉ＋Ｑ        …  Ｉ＞０，Ｑ＞０のとき
−（−Ｉ−Ｑ）  …  Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ        …  Ｉ＜０，Ｑ＜０のとき
−（＋Ｉ＋Ｑ）  …  Ｉ＞０，Ｑ＜０のとき
であるから、利得制御用の出力は、コスタス制御用の出力はをもとにすると、Ｉ＞０，Ｑ＞０およびＩ＜０，Ｑ＜０のときは同じ、Ｉ＜０，Ｑ＞０およびＩ＞０，Ｑ＜０のときは極性反転の関係にある。従って、演算回路の大部分は共用できることになり、その分回路規模を縮小できる。
【００３４】
【発明の効果】
以上説明したように、この発明の同期検波器によれば、利得制御増幅器を、検波後の信号周波数が低くなった部分で行なうことができる。これにより。利得制御増幅器は、低くなった信号周波数に対応できれば良いため、その分、安価で低消費電力の同期検波器が実現できる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態について説明するための回路構成図。
【図２】図１の検波出力の位相差について説明するための説明図。
【図３】図１の制御信号を生成するための演算例について説明するための説明図。
【図４】この発明の第２の実施の形態について説明するための回路構成図。
【図５】図４の検波出力の位相差について説明するための説明図。
【図６】図５の位相差についてより分りやすく説明するための説明図。
【図７】図４の制御信号を生成するための演算例について説明するための説明図。
【図８】この発明の第３の実施の形態について説明するための回路構成図。
【図９】従来の同期検波器について説明するための回路構成図。
【符号の説明】
１０…入力端子、１１，１２…出力端子、１３，１４…検波器、１５…９０度位相器、１６…基準信号発生器、１７，１８…利得制御増幅器、１９…コスタス制御器、２０，２１…振幅検波器、２２，２５，２６…加算器、２３…利得制御器、２４…コスタスおよび利得制御器。
【図１】
0003677142.tif 000002
【図２】
0003677142.tif 000003
【図３】
0003677142.tif 000004
【図４】
0003677142.tif 000005
【図５】
0003677142.tif 000006
【図６】
0003677142.tif 000007
【図７】
0003677142.tif 000008
【図８】
0003677142.tif 000009
【図９】
0003677142.tif 000010