(57)【特許請求の範囲】
【請求項１】
放電空間を挟んで対向配置した第１基板および第２基板と、前記第２基板上に形成した複数のデータ電極と、前記データ電極と交差するように前記第１基板上に形成した複数の走査電極と、前記データ電極と交差するように前記走査電極と交互に前記第１基板上に形成した複数の維持電極とを有し、単位画素は２つの互いに隣り合った走査電極とこの走査電極に隣接した２つの維持電極とを配列して構成し、かつ前記単位画素内の２つの走査電極はその両端同士を接続するとともに、単位画素内に配列された２つの維持電極の一方とこの維持電極に隣接する維持電極との両端同士を接続し、前記単位画素に配列された２つの前記走査電極にほぼ同時に走査パルスを印加するように構成したプラズマディスプレイパネル。
【請求項２】
共通に接続された維持電極または走査電極の両端のうちの一端は、封止域外に設けられた回路接続端子に接続されている請求項１に記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビなどの画像表示用プラズマディスプレイパネル（以下ＰＤＰという）に係わり、特に、大表示容量あるいは高精細ＰＤＰの電極構造に関するものである。
【０００２】
【従来の技術】
ＰＤＰは家庭用壁掛けテレビを実現するものとして近年、特に注目されている。従来のＰＤＰは図５に示すように、第１基板１と第２基板２とが帯状の隔壁３をはさんで対向配置され、それら基板の間には希ガスが封入されている。第１基板１上には帯状の走査電極４と維持電極５とが交互に間隔をあけ平行配列されている。さらにこれら走査電極４と維持電極５とを覆うように誘電体層６および保護膜層７が順次形成されている。第２基板２上には、走査電極４および維持電極５に直交する方向に帯状のデータ電極８が設けられ、走査電極４および維持電極５とデータ電極８との交差部には放電セル９が形成される。データ電極８は隔壁３によってそれぞれ隔離され、隔壁３の間にはデータ電極８を覆って蛍光体１０が形成されている。１つの走査電極４および１つの維持電極５と１つのデータ電極８とによって単位画素を形成している。
【０００３】
この従来のＰＤＰの階調表示方法を図６に示す（特開平４−１９５１８８号公報）。画面を構成する１フィールドを８つのサブフィールド（ｂ０〜ｂ７）に分割し、サブフィールド内をさらにアドレス期間と維持期間とに分割している。アドレス期間では走査電極４を順次選択してすべての画素にデータを書き込む。アドレス期間に続く維持期間では、走査電極４と維持電極５との間に交流電圧を印加し、データを書き込まれたすべての画素を同時に一定期間発光させる。サブフィールドの維持期間の長さの比率を１、２、４、８、１６、３２、６４、１２８とすることで２５６階調の表示を得ることができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のＰＤＰでは、表示の精細度を高めるため電極本数を増やすと、各走査電極に割り当てられるアドレス期間が短くなり、確実に放電を起こすことができなくなるという課題があった。たとえば、走査電極数が１０００本以上の高精細ＰＤＰで２５６階調表示を行うと、データの書き込みに割り当てられる時間は走査電極一本当り（１／６０）÷１０００÷８≒２μｓ以下となる。通常、ＰＤＰの放電セルにおける放電の形成時間は１μｓ以下であるが、電子の雪崩的増倍現象である放電の形成には常に時間のばらつきが伴うために、放電の形成に数μｓ程度かかる場合がある。このことから、書込みパルスの幅が２μｓ以下になると、書き込み放電が十分に立ち上がらない、いわゆる書込みミスがかなりの確率で生じるので、表示画像に欠落やちらつきを引き起こすことになる。
【０００５】
さらに、高精細パネルでは開口率を高めるため、あるいは隣接する電極が接触するのを防止するため、電極幅を極力細くする傾向にある。そのような場合、製造工程で電極に切断部が生じ不良品となる確率が高くなる。
【０００６】
また、切断部発生には至らなくても、電極幅が部分的に細くなっていると、通電時の発熱によって細くなった部分が動作中に切断し、その時点で製品としての寿命を迎えることになる。このような電極幅が細くなっている部分を工程の検査で発見することは極めて困難であった。
【０００７】
【課題を解決するための手段】
本発明のプラズマディスプレイパネルは、放電空間を挟んで対向配置した第１基板および第２基板と、前記第２基板上に形成した複数のデータ電極と、前記データ電極と交差するように前記第１基板上に形成した複数の走査電極と、前記データ電極と交差するように前記走査電極と交互に前記第１基板上に形成した複数の維持電極とを有し、単位画素は２つの互いに隣り合った走査電極とこの走査電極に隣接した２つの維持電極とを配列して構成し、かつ前記単位画素内の２つの走査電極はその両端同士を接続するとともに、単位画素内に配列された２つの維持電極の一方とこの維持電極に隣接する維持電極との両端同士を接続し、前記単位画素に配列された２つの前記走査電極にほぼ同時に走査パルスを印加するように構成したものである。この構成により、アドレスパルスの幅を短くしても書き込みミスが少なく表示品質のよい画像を得ることができる。
【０００８】
【発明の実施の形態】
本発明の一実施の形態について図面を用いて説明する。
【０００９】
図１は本発明によるＰＤＰの電極構成を示す図である。このＰＤＰでは、画像の表示領域１６内で互いに平行に配設され、両端同士が接続されたループ状の維持電極１１と、同じく両端同士が接続されたループ状の走査電極１２とが第１基板１上に交互に形成されている。これら維持電極１１と走査電極１２とを覆うように誘電体層（図示せず）および保護膜層（図示せず）が順次形成されている。また、維持電極１１および走査電極１２の両端のうち、一端は封止域１７外に設けられた回路接続端子１３に接続され、他端はリペア端子１４としている。維持電極１１と接続された回路接続端子１３は、維持パルス発生回路（図示せず）に接続され、また走査電極１２と接続された回路接続端子１３は走査パルス発生回路（図示せず）に接続されている。また、リペア端子１４は通常は何も接続されない。また、これらの維持電極１１および走査電極１２に直交するように複数のデータ電極８が対向する第２基板（図示せず）上に配設されている。第１基板と第２基板とは帯状の隔壁（図示せず）をはさんで対向配置され、それら基板間の放電空間にはネオン、キセノン等の希ガスが封入されている。
【００１０】
単位画素１５は、１つのデータ電極８、ループ状電極を構成した走査電極１２、その走査電極１２に隣接した１つの維持電極１１、およびその走査電極１２に隣接したもう１つの維持電極１１とから構成される。
【００１１】
次にこのＰＤＰの動作について説明する。まず走査パルス発生回路によって、上部の走査電極１２から順にアドレスパルスが印加されていく。表示を行おうとする単位画素が走査されるタイミングにおいては、データ電極８にアドレスパルスと異なる極性のパルスが印加され、放電が発生するとともに壁電荷あるいは空間電荷としてそのデータが書き込まれる。すべての走査電極１２について走査が完了した後、維持電極１１には維持パルスが印加され、データが書き込まれた画素だけが持続発光する。
【００１２】
本発明のＰＤＰにおいては、同一画素に属する２本の走査電極１２には常に同時に走査パルスが印加される。したがって、１つの画素内で放電が形成される確率は従来の２倍となり、アドレスパルスの幅がたとえば２μｓ以下の高精細パネルにおいても、書き込みミスが少なく表示品質のよい画像が得られる。
【００１３】
図２に従来のＰＤＰと本発明のＰＤＰを使用した場合における、アドレスパルスの幅と書き込みミスの相対発生確率を示す。本発明者らの実験によると、従来のＰＤＰでは、アドレスパルスの幅が３μｓ以上あれば、書き込みミスによる画像品質の低下は実用上、問題とならなかった。しかし、アドレスパルスの幅が１μｓ程度となると、書き込みミスがより頻繁に発生し、顕著に画像品質が低下した。
【００１４】
一方、本発明による電極構成を採用したＰＤＰでは、図２に示されているように、書き込みミスの発生確率が従来のＰＤＰに比べて約１／２となり、アドレスパルスの幅を１μｓとした場合においても画像品質は良好であり、従来のＰＤＰにおいてアドレスパルスの幅を３μｓとした場合と比較しても遜色のない画像品質が得られた。
【００１５】
走査電極数５００本の従来のＰＤＰで２５６階調表示を行う場合、１フィールドあたりに必要なアドレス時間は３μｓ×５００×８＝１２ｍｓである。一方、走査電極数１０００本の本発明のＰＤＰで２５６階調表示を行う場合、１フィールドあたりに必要なアドレス時間は１μｓ×１０００×８＝８ｍｓであり、従来のＰＤＰに比べて走査電極数を２倍の高精細にした場合でも、書き込みミスによる画像品質の低下を防止するとともに維持期間に割り当てることができる時間を増加させることができる。
【００１６】
さらに、本発明によるＰＤＰでは、ループ状に接続された維持電極１１、走査電極１２のどこか１ヶ所で電極の切断部（断線）が発生しても表示欠陥につながることはないという優れた効果を有している。すなわち、図３に示すようにループ内の１ヶ所で電極が切断されても、依然として電気的には１本につながれており、表示欠陥とはならない。また、電極に検査工程で発見されない部分的に幅が細くなっている部分があり、その部分がＰＤＰの動作中に断線した場合でも上記と同じ理由で表示欠陥とはならず、市場品質においても優れたＰＤＰを提供することができる。
【００１７】
なお、図４に示したように同一ループに属する２本の維持電極１１または２本の走査電極１２ともに断線が発生した場合は、特開平２−２８４３３２号公報に示されているように、リペア端子１４を直接パルス発生回路に接続することによって表示欠陥の発生を防止することができる。
【００１８】
【発明の効果】
以上のように、本発明は、単位画素内に設けた２つの互いに隣り合った走査電極にほぼ同時に走査パルスを印加することによって、大容量、高精細のパネルであっても良好な画像品質を有したプラズマディスプレイパネルを提供することができる。また、２本の電極をループ状に構成することによって、電極の切断部が発生しても表示欠陥が発生しにくいプラズマディスプレイパネルを提供することができる。
【図面の簡単な説明】
【図１】  本発明の一実施の形態であるプラズマディスプレイパネルの電極構成図
【図２】  アドレスパルスの幅と書き込みミス相対発生確率との関係を示す図
【図３】  本発明のプラズマディスプレイパネルにおいて１ヶ所の断線が起こった状態を示す図
【図４】  本発明のプラズマディスプレイパネルにおいて２ヶ所の断線が起こった状態を示す図
【図５】  従来のプラズマディスプレイパネルの斜視図
【図６】  従来の階調表示方法を示すタイムチャート
【符号の説明】
１  第１基板
８  データ電極
１１  維持電極
１２  走査電極
１３  回路接続端子
１４  リペア端子
１５  単位画素
１７  封止域
【図１】
0003635881.tif 000002
【図２】
0003635881.tif 000003
【図３】
0003635881.tif 000004
【図４】
0003635881.tif 000005
【図５】
0003635881.tif 000006
【図６】
0003635881.tif 000007