(57)【特許請求の範囲】
【請求項１】
直流電源からの入力を平滑して、設定された出力電圧を負荷の集積回路に供給するＤＣ−ＤＣコンバータにおいて、
直流電源と、
出力を平滑するための第１の電荷蓄積手段である電気二重層コンデンサと、
前記直流電源と前記第１の電荷蓄積手段との間で双方向の電力変換を行う電力変換手段と、を備え、
前記電力変換手段は、前記直流電源と前記第１の電荷蓄積手段とを直列に接続
する第１のリアクトルと、
前記第１のリアクトルと前記直流電源の一端との間に設けた第１のスイッチング素子と、
前記第１のリアクトルと前記第１のスイッチング素子との間に一端が接続され
た第２のスイッチング素子と、
前記第１のリアクトルに流れる電流の向きを識別する電流方向識別手段と、を具備し、
前記第１と第２のスイッチング素子の制御によって生じる前記第１のリアクト
ルの励磁エネルギーを利用して前記電力変換を行い、
定常状態では前記直流電源から前記第１の電荷蓄積手段方向へ電力を送り、出力電圧を設定値まで上げる期間には前記直流電源から前記第１の電荷蓄積手段方向へ電力を送り、出力電圧を別の設定値まで下げる期間には前記第１の電荷蓄積手段から前記直流電源方向へ電力を送ることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータにおいて、
前記直流電源は充電可能な電源であって、前記出力電圧を下げる期間には、前記電力変換手段によって前記第１の電荷蓄積手段である電気二重層コンデンサから直流電源に送る電力を、前記直流電源に回生することを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１に記載のＤＣ−ＤＣコンバータにおいて、
前記直流電源と並列に接続される第２の電荷蓄積手段を有し、前記出力電圧を下げる期間には、前記電力変換手段によって前記第１の電荷蓄積手段である電気二重層コンデンサから直流電源に送られる電力を、前記第２の電荷蓄積手段に回生することを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
直流電源からの入力を平滑して、設定された出力電圧値を負荷の集積回路に供給するＤＣ−ＤＣコンバータにおいて、
直流電源と、
出力を平滑するための第１の電荷蓄積手段である電気二重層コンデンサと、
前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電する放電回路と、
前記直流電源と前記第１の電荷蓄積手段である電気二重層コンデンサとの間で双方向の電力変換を行う電力変換手段と、を備え、
前記電力変換手段は、前記直流電源と前記第１の電荷蓄積手段である電気二重層コンデンサとを直列に接続する第１のリアクトルと、
前記第１のリアクトルと前記直流電源の一端との間に設けた第１のスイッチング素子と、
前記第１のリアクトルと前記第１のスイッチング素子との接続点に一端が接続されたダイオードと、を具備し、
前記放電回路は、前記直流電源の一端に、前記第１の電荷蓄積手段である電気二重層コンデンサと直列に接続する第２のリアクトルの一端が接続し、前記第２のリアクトルと前記直流電源との接続点に第３のスイッチング素子の一方の主端子が接続しており、
設定値まで出力電圧を下げる期間に前記放電回路は動作し、前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電することを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
請求項４に記載のＤＣ−ＤＣコンバータにおいて、
前記設定値まで出力電圧を下げる期間に、前記第３のスイッチング素子の制御によって生じる前記第２のリアクトルの励磁エネルギーを利用して、前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電することを特徴とするＤＣ−ＤＣコンバータ。
【請求項６】
請求項４に記載のＤＣ−ＤＣコンバータにおいて、
前記直流電源は充電可能な電源であって、設定値まで出力電圧を下げる過渡期に、前記第３のスイッチング素子の制御によって生じる前記第２のリアクトルの励磁エネルギーを利用して、前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を前記直流電源に回生することを特徴とするＤＣ−ＤＣコンバータ。
【請求項７】
請求項４に記載のＤＣ−ＤＣコンバータにおいて、
前記直流電源と並列に接続される第２の電荷蓄積手段を有し、設定値まで出力電圧を下げる過渡期に、前記第３のスイッチング素子の制御によって生じる前記第２のリアクトルの励磁エネルギーを利用して、前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を前記第２の電荷蓄積手段に回生することを特徴とするＤＣ−ＤＣコンバータ。
【請求項８】
前記出力電圧値の設定は、外部からの指令に基づいてなされることを特徴とする請求項１または請求項４の何れかに記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記出力電圧値の設定は、前記集積回路からの指令に基づいてなされることを特徴とする請求項１または請求項４の何れかに記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記負荷の集積回路は、ＣＰＵ(Central Processing Unit)であることを特徴とする請求項１または請求項４の何れかに記載のＤＣ−ＤＣコンバータ。
【請求項１１】
前記出力電圧を下げる設定に、集積回路に供給する電力を遮断する場合を含むことを特徴とする請求項１または請求項４の何れかに記載のＤＣ−ＤＣコンバータ。
【請求項１２】
直流電源からの入力を平滑して、設定された出力電圧を負荷の集積回路に供給するＤＣ−ＤＣコンバータの制御方法において、
前記ＤＣ−ＤＣコンバータが、前記直流電源の入力と集積回路との間に設けられた第１のリアクトルと、
前記第１のリアクトルと集積回路の間に集積回路と並列に接続された第１の電荷蓄積手段である電気二重層コンデンサと、
前記直流電源の一端と前記第１のリアクトルとの間に設けた第１のスイッチング素子と、
前記第１のリアクトルと前記第１のスイッチング素子との間に一端が接続された第２のスイッチング素子と、
前記第１のリアクトルに流れる電流の向きを識別する電流方向識別手段とを備えていて、
前記集積回路に設定された電圧を供給する定常時は、前記第１のリアクトルの直流電源側から集積回路側への順方向電流を流し、
出力電圧を別の設定値に上げる過渡期には、前記第１のリアクトルの直流電源側から集積回路側への順方向電流を流して前記第１の電荷蓄積手段である電気二重層コンデンサを充電して出力電圧を上げ、
出力電圧をさらに別の設定値に下げる過渡期には、前記第１のリアクトルの集積回路側から直流電源側への逆方向電流を流して前記第１の電荷蓄積手段の蓄積電荷を放電し、出力電圧を下げることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１３】
請求項１２に記載のＤＣ−ＤＣコンバータの制御方法において、
前記ＤＣ−ＤＣコンバータが、
前記直流電源からの入力を平滑して、設定された電圧を集積回路に供給する場合は、
前記第１のスイッチング素子を導通した時に、前記第２のスイッチング素子を遮断し、前記直流電源から前記第１のリアクトルに電流を流して励磁エネルギーを蓄えるとともに前記第１の電荷蓄積手段である電気二重層コンデンサに電荷を充電する第１のステップと、
前記第１のスイッチング素子を遮断した時に、前記第２のスイッチング素子が導通して前記第１のリアクトルの電流を前記第２のスイッチング素子に還流させて前記励磁エネルギーを放出する第２のステップとを、順次繰り返して集積回路に供給し、
出力電圧を設定値まで下げる場合には、前記第２のステップにおいて前記励磁エネルギーを放出し終えても前記第２のスイッチング素子を導通状態に保持し、前記第１のリアクトルの集積回路側から直流電源側へ逆方向電流を流して前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を前記導通した第２のスイッチング素子の内部抵抗で消費し、出力電圧を下げることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１４】
直流電源からの入力を平滑して、設定された出力電圧を負荷の集積回路に供給するＤＣ−ＤＣコンバータの制御方法において、
前記ＤＣ−ＤＣコンバータが、前記直流電源の入力と集積回路との間に設けられた第１のリアクトルと、前記第１のリアクトルと集積回路の間に集積回路と並列に接続された第１の電荷蓄積手段である電気二重層コンデンサと、
前記直流電源の一端と前記第１のリアクトルとの間に設けた第１のスイッチング素子と、
前記第１のリアクトルと前記第１のスイッチング素子との間に一端が接続された第２のスイッチング素子と、
前記第１のリアクトルに流れる電流の向きを識別する電流方向識別手段とを具備し、
前記直流電源が充電可能な電源であって、前記集積回路に設定された電圧を供
給する時は、前記第１のリアクトルの直流電源側から集積回路側への順方向電流を流し、
出力電圧を別の設定値に上げる場合には、前記第１のリアクトルの直流電源側から集積回路側への順方向電流を流し、前記第１の電荷蓄積手段である電気二重層コンデンサを充電して出力電圧を上げ、
出力電圧をさらに別の設定値に下げる場合には、前記第１のリアクトルの集積回路側から直流電源側への逆方向電流を流して前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電させて前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を前記直流電源に回生し、出力電圧を下げることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１５】
請求項１４に記載のＤＣ−ＤＣコンバータの制御方法において、
前記ＤＣ−ＤＣコンバータが、
前記直流電源からの入力を平滑して、設定された電圧を集積回路に供給する時は、
前記第１のスイッチング素子を導通した時には、前記第２のスイッチング素子を遮断し、前記直流電源から前記第１のリアクトルに電流を流して励磁エネルギーを蓄えるとともに前記第１の電荷蓄積手段である電気二重層コンデンサに電荷を充電する第１のステップと、
前記第１のスイッチング素子を遮断した時には、前記第２のスイッチング素子が導通して前記第１のリアクトルの電流を前記第２のスイッチング素子に還流させて前記励磁エネルギーを放出する第２のステップとを、順次繰り返し行い前記直流電源からの入力を集積回路に供給し、
出力電圧を別の設定値に下げる期間には、前記第２のステップで前記励磁エネルギーを放出し終えても前記第２のスイッチング素子を導通状態に保持し、
前記第１のリアクトルの集積回路側から直流電源側へ逆方向電流が流れ始めたら、
前記第２のスイッチング素子が導通した時には前記第１のスイッチング素子を遮断し、前記第１のリアクトルの集積回路側から直流電源側に逆方向電流を流して、前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を励磁エネルギーに変換する第３のステップと、
前記第２のスイッチング素子を遮断した時は前記第１のスイッチング素子が導通して、前記第１のリアクトルの前記励磁エネルギーを放出する第４のステップとを、
順次繰り返し行って、前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電して前記直流電源に回生し、出力電圧を下げることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１６】
請求項１５記載のＤＣ−ＤＣコンバータの制御方法において、
前記ＤＣ−ＤＣコンバータが前記直流電源と並列に接続される第２の電荷蓄積手段を具備し、
前記別の設定値まで出力電圧を下げる期間には、前記第２のステップにおいて前記励磁エネルギーを放出し終えても前記第２のスイッチング素子を導通状態に保持し、前記第１のリアクトルの集積回路側から直流電源側へ逆方向電流が流れ始めたら、前記第３と第４のステップを順次繰り返し行って、前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電して前記第２の電荷蓄積手段に回生し、出力電圧を下げることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１７】
請求項１３または請求項１５の何れかに記載のＤＣ−ＤＣコンバータの制御方法において、
前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電して出力電圧が前記さらに別の設定値に達した後、該設定電圧を集積回路に供給する時は、前記第１のスイッチング素子を導通させ、前記第２のスイッチング素子を遮断し、前記第１のリアクトルを前記直流電源側から集積回路と接続する方向に電流が流れ始めてから、前記第１と第２のステップとを順次繰り返し行うことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１８】
請求項１３または請求項１５の何れかに記載のＤＣ−ＤＣコンバータの制御方法において、出力電圧値の設定がなされ、設定値まで出力電圧を上げる過渡期には、所定の出力電圧に達するまで前記第１のステップを保持し、所定の出力電圧に達したら前記第１と第２のステップを順次繰り返し行うことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１９】
直流電源からの入力を平滑して、設定された出力電圧を負荷の集積回路に供給するＤＣ−ＤＣコンバータの制御方法において、
前記ＤＣ−ＤＣコンバータが、前記直流電源の入力と集積回路との間に設けられた第１のリアクトルと、前記第１のリアクトルと集積回路の間に集積回路と並列に接続された第１の電荷蓄積手段である電気二重層コンデンサと、
前記第１のリアクトルと前記直流電源の一端との間に設けた第１のスイッチング素子と、
前記第１のリアクトルと前記第１のスイッチング素子との接続点に一端が接続されたダイオードと、
前記第１の電荷蓄積手段である電気二重層コンデンサとの蓄積電荷の放電回路と、を備えていて、
前記放電回路が、前記直流電源の一端に、前記第１の電荷蓄積手段である電気二重層コンデンサと直列に接続する第２のリアクトルの一端が接続し、前記第２のリアクトルと前記直流電源との接続点に第３のスイッチング素子の一方の主端子が接続しており、
前記集積回路に設定された電圧を供給する時は、前記第１のリアクトルの直流電源側から集積回路側への順方向電流を流し、
別の設定値まで出力電圧を上げる期間は、前記第１のリアクトルの直流電源側から集積回路側への順方向電流を流し、前記第１の電荷蓄積手段である電気二重層コンデンサを充電して出力電圧を上げ、
さらに別の設定値まで出力電圧を下げる期間は前記放電回路を動作させて前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電し、所定の出力電圧になったら前記放電回路の動作を止めることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項２０】
請求項１９に記載のＤＣ−ＤＣコンバータの制御方法において、
前記直流電源は充電可能な電源であって、
前記別の設定値まで出力電圧を下げる期間は、前記第３のスイッチング素子を導通し、前記第２のリアクトルの集積回路側から直流電源側に電流を流して、前記第１の電荷蓄積手段の蓄積電荷を励磁エネルギーに変換する第５のステップと、
前記第３のスイッチング素子を遮断して、前記第２のリアクトルの前記励磁エネルギーを放出する第６のステップとを、
順次繰り返し行って前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電し、前記直流電源に回生することを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項２１】
請求項２０に記載のＤＣ−ＤＣコンバータの制御方法において、
前記ＤＣ−ＤＣコンバータは前記直流電源と並列に接続する第２の電荷蓄積手段を有し、前記別の設定値まで出力電圧を下げる期間は、前記第５と第６のステップを順次繰り返し行って、前記第１の電荷蓄積手段である電気二重層コンデンサの蓄積電荷を放電し、前記第２の電荷蓄積手段に回生することを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項２２】
請求項１２、請求項１４、請求項１９の何れかに記載のＤＣ−ＤＣコンバータの制御方法において、
前記出力電圧の設定は、外部からの指令に基づいてなされることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項２３】
請求項１２、請求項１４、請求項１９の何れかに記載のＤＣ−ＤＣコンバータの制御方法において、
前記出力電圧の設定は、前記集積回路からの指令に基づいてなされることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項２４】
請求項１２、請求項１４、請求項１９の何れかに記載のＤＣ−ＤＣコンバータの制御方法において、
前記集積回路は、ＣＰＵであることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項２５】
請求項１２、請求項１４、請求項１９の何れかに記載のＤＣ−ＤＣコンバータの制御方法において、
前記出力電圧を下げる設定とは、集積回路に供給する電力を遮断する場合を含むことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は直流電源の入力を、設定された直流出力電圧にして集積回路に供給するＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
近年、バッテリをエネルギー源とする携帯電話やモバイル関連機器の高性能化に伴い、搭載されるＣＰＵ(Central Processing Unit：中央演算処理装置）にも処理能力が高いものが要求されている。一方でバッテリ駆動時間は、さらなる長時間化が求められている。特に消費電力低減のため、電源電圧は低下する傾向にあり、携帯機器の電源装置には変換効率の高いものが必要となる。
【０００３】
携帯機器の電源装置としては、一般にシリーズレギュレータや直流−直流変換装置（以後ＤＣ−ＤＣコンバータと呼ぶ）が使われている。変換効率から見ると、シリーズレギュレータは負荷電流および電源電圧と出力電圧の差電圧の積で決まる損失が発生するため、ＤＣ−ＤＣコンバータが低電圧化に対して有利である。しかし、ＤＣ−ＤＣコンバータは、その動作原理に起因する出力電圧の変動いわゆるリップル電圧の問題がある。ここで図２を用いて、ＤＣ−ＤＣコンバータの動作原理およびリップル電圧を説明する。
【０００４】
図２に基本的な降圧チョッパ形ＤＣ−ＤＣコンバータの構成例を示す。図２の符号１は直流電源、２はＰチャネルパワーＭＯＳＦＥＴ、３は環流ダイオード、４は直流リアクトル、５は平滑コンデンサ、６は負荷、７は出力フィードバック回路、９はスイッチング制御回路である。
【０００５】
次に、図２の電源装置の動作を説明する。出力電圧フィードバック回路７は、平滑コンデンサ５の電圧を入力し、あらかじめ設定されている出力電圧基準値との誤差を増幅する。そして、力電圧フィードバック回路７の出力をスイッチング制御回路９に入力し、スイッチング制御回路９でパルス列に変換し、ＰチャネルパワーＭＯＳＦＥＴ２をＯＮ／ＯＦＦしてＰＷＭ（パルス幅変調方法）制御する。これにより、直流リアクトル４が電流によって励磁されたエネルギーの蓄積と放出とを繰り返すので、これに伴う電圧変動がいわゆるリップル電圧として出力に現れる。電源電圧が低くなると、機器の安定動作のために、リップル電圧の抑制基準がますます厳しくなる。このリップル電圧を抑える手段とには、平滑コンデンサ５を大きくする方法、や上記ＰチャネルパワーＭＯＳＦＥＴ２のＯＮ／ＯＦＦ周期を短くする方法が知られている。また、複数のレギュレータ回路を並列に接続し、個々のレギュレータ回路のスイッチング位相をずらして制御し、その出力を合成することによりリップル電圧を抑制する方法が、特開平８−242577号公報に開示されている。
【０００６】
また、電力の最適化を図る機能を備えた新タイプのＣＰＵが実用化されていて、例えば、日経エレクトロニクス  ２０００年３月１３日号“Crusoeの船出”に記載されている。ここで電力の最適化を図る機能とは、ＣＰＵの負荷状態に応じて電源電圧および動作周波数を制御する手段である。高い処理能力を必要とする場合は動作周波数を上げるために電源電圧を上げ、それほど必要でない場合は動作周波数を低く設定し電源電圧を下げる。この制御を細かく行うこと（１秒間に数百回）によって消費電力を抑えている。従って、これからの携帯機器用の電源装置は、上記のようなＣＰＵにも対応して電源電圧が可変であることが求められる。
【０００７】
【発明が解決しようとする課題】
上記平滑コンデンサ５を大容量にする方法では、一般に大容量のコンデンサが比較的高価な大型部品であるため、装置の小型化，低コスト化の妨げになるという問題点がある。また、上記、ＰチャネルパワーＭＯＳＦＥＴ２のＯＮ／ＯＦＦ周期を短く、すなわちスイッチング周波数を上げる方法では、スイッチング周波数をさらに上げる必要があり、スイッチング素子自体の切替速度の問題がある。
【０００８】
上記複数のレギュレータ回路を並列にする方法では、さらなるリップル電圧低減を実現するために、パワートランジスタ，駆動回路，直列リアクトル，平滑コンデンサ，還流ダイオードで構成されるレギュレータ回路の並列数を増やす必要がある。しかし、並列数を増やせば電源装置全体の部品点数が増加する。すなわち、複数レギュレータ回路の並列方法も、並列数が増えれば、装置の小型化，低コスト化の障害となる。
【０００９】
しかし、大容量の平滑コンデンサを用いる場合、上記のようなＣＰＵに対応するには問題がある。一般に大容量の平滑コンデンサを用いた場合、出力電圧を変更するには時間を要するという点である。速やかに電圧を変更するには、電流を多く流して充電あるいは放電する必要がある。特に電圧を下げるには、コンデンサに蓄積された電荷を放電しなければならない。しかし、軽負荷の時にはなかなか放電できないため、出力電圧が下がらない。また、充放電電流を多く流すことができても、コンデンサの内部インピーダンスが高いと、そこで生じる損失が大きくなる。
【００１０】
本発明の目的は、低リップル電圧で、かつ負荷に依らず出力電圧の可変制御に速やかに対応できる、内部インピーダンスが低い電気二重層コンデンサのような大容量の平滑コンデンサを用いた電源装置を実現することにある。
【００１１】
【課題を解決するための手段】
本発明のＤＣ−ＤＣコンバータは少なくとも２個の半導体素子と、直流リアクトルと、平滑コンデンサとから構成される非絶縁降圧形ＤＣ−ＤＣコンバータの主回路を有する。そして、基準電圧の設定値を可変できる基準電圧を発生する手段と、前記基準電圧を発生する手段で発生させた基準電圧と出力電圧を比較して誤差情報を出力する手段と、前記誤差情報に基づき前記半導体素子の制御端子に印加する信号を発生する手段と、前記直流リアクトルに流れる電流の方向を識別する手段とを具備する。
【００１２】
本発明のＤＣ−ＤＣコンバータは、電源電圧の可変制御に応じて、上記基準電圧を発生する手段の基準電圧値を変える。この基準電圧と出力電圧との誤差情報を出力する手段の誤差情報に従って、半導体素子の制御端子に印加する信号を発生させ、所望の出力電圧を得る。さらに出力電圧値を下げる場合は、直流リアクトルに流れる電流の方向を識別し、半導体素子の制御端子に印加する信号を変化させて前記平滑コンデンサに蓄積された電荷を放電する経路を作ることにより、設定電圧値にすばやく近づける。
【００１３】
本発明のＤＣ−ＤＣコンバータで、平滑コンデンサの蓄積電荷を放電する経路は、ＤＣ−ＤＣコンバータの回路を利用しても良いし、別に放電用の回路を追加しても良い。また、放電する上記蓄積電荷を充電可能なバッテリに供給して回生すれば、蓄積電荷を有効に活用できる。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて詳しく説明する。
【００１５】
（実施例１）
本発明の実施例１を図１に示す。図１は、本発明の基本的な構成を示す図であり、降圧チョッパ型同期整流式ＤＣ−ＤＣコンバータとして動作する。図１において、符号１は直流電源、４は直流リアクトル、５は平滑コンデンサ、６は負荷、７は出力電圧フィードバック回路、８ａ，８ｂはＮチャネルパワーMOSFET、９はスイッチング制御回路、１０は直流リアクトル４を流れる電流の向きを識別する電流方向識別回路、１５ａ，１５ｂは駆動回路、１６は反転回路、７１は基準電圧、７２は誤差演算回路、７３は誤差増幅器、９１は三角波発生手段、９２は比較器、９３はリミッタである。ここで平滑コンデンサ５は、例えば電気二重層コンデンサのような大容量、低内部インピーダンスのコンデンサである。一般に電気二重層コンデンサは、ファラッド・オーダーの大容量を実現でき、急速充放電が可能，長寿命であって、内部インピーダンスも、特開平６−122511号公報，特開平１１−１５４６３０号公報に開示のように低インピーダンス化が図られている。また、負荷６は一般に集積回路であり、例えば前述の電力最適化機能を持ったＣＰＵである。
【００１６】
図１において、直流電源１の正極はＮチャネルパワーＭＯＳＦＥＴ８ａのドレインに接続され、ＮチャネルパワーＭＯＳＦＥＴ８ａのソースは直流リアクトル４の一方の端子とＮチャネルパワーＭＯＳＦＥＴ８ｂのドレインとに接続される。直流リアクトル４のもう一方の端子は平滑コンデンサ５の正極に接続される。平滑コンデンサ５の負極とＮチャネルパワーＭＯＳＦＥＴ８ｂのソース、それに直流電源１の負極が接続される。平滑コンデンサ５の両端に負荷６が接続される。
【００１７】
平滑コンデンサ５の正極は出力電圧フィードバック回路７の内部にある誤差演算回路７２に入力される。基準電圧７１も誤差演算回路７２に入力される。基準電圧７１は、負荷６から電圧設定が可能な回路となっていて、設定値を変えることにより、出力電圧が可変となる。この時の回路動作は、後述する。誤差演算回路７２の出力が誤差増幅器７３に入力され、誤差増幅器７３の出力は出力電圧フィードバック回路７の出力として、スイッチング制御回路９の内部にあるリミッタ９３に接続される。リミッタ９３の出力は比較器９２の一方の入力に接続され、三角波発生手段９１の出力も比較器９２のもう一方の入力に接続される。比較器９２の出力はスイッチング制御回路９の出力として、駆動回路１５ａおよび反転回路１６に接続される。反転回路１６の出力は、駆動回路１５ｂに接続される。駆動回路１５ａの出力はＮチャネルパワーＭＯＳＦＥＴ８ａのゲートに、駆動回路１５ｂの出力はＮチャネルパワーＭＯＳＦＥＴ８ｂのゲートにそれぞれ接続される。また、直流リアクトル４の電流の向きを識別する電流方向識別回路１０の出力は、スイッチング制御回路９に接続されている。
【００１８】
まず、基準電圧７１がある設定値Ｖref に設定されている定常状態での動作を説明する。図３は定常状態における図１の回路動作を示す信号波形図である。スイッチング制御回路９がＰＷＭ制御を行う場合を説明する。図１において、平滑コンデンサ５の両端の電圧である出力電圧Ｖout は、出力電圧フィードバック回路７に入力され、基準電圧７１との差が誤差演算回路７２から出力される。この誤差電圧を誤差増幅器７３で増幅し、増幅された誤差電圧を出力電圧フィードバック回路７から出力する。この増幅された誤差電圧はスイッチング制御回路９の内部にあるリミッタ９３に入力される。リミッタ９３はＰＷＭの最大時比率と最小時比率を規定する。増幅された誤差電圧は、リミッタ９３を通して比較器９２に入力される。
【００１９】
リミッタ９３の出力は、三角波発生手段９１の出力と比較され、比較器９２からパルス列となって出力される。比較器９２から出力されたパルス列は駆動回路１５ａに入力され、図３に示すゲート・ソース間電圧パルスＶＧａが出力され、ＮチャネルパワーＭＯＳＦＥＴ８ａのゲート・ソース間に印加される。このパルス列の波高値は、ＮチャネルパワーＭＯＳＦＥＴ８ａのスレッショルド電圧よりも充分に大きく、これによりＮチャネルパワーＭＯＳＦＥＴ８ａはスイッチング動作する。また、比較器９２の出力は同時に反転回路１６に入力され、比較器９２のパルス列を反転した信号が駆動回路１５ｂに入力され、図３に示すような、ゲート・ソース間電圧パルスＶGbが出力され、ＮチャネルパワーMOSFET8bのゲート・ソース間に印加される。
【００２０】
ＮチャネルパワーＭＯＳＦＥＴ８ａにゲート・ソース間電圧が印加されたとき、ＮチャネルパワーＭＯＳＦＥＴ８ａがオンし、一方、ＮチャネルパワーＭＯＳＦＥＴ８ｂはオフする。このとき、直流電源１と直流リアクトル４，平滑コンデンサ５が直列に接続され、直流リアクトル４に電流ＩL が流れる。ＮチャネルパワーＭＯＳＦＥＴ８ａがオンし、ＮチャネルパワーＭＯＳＦＥＴ８ｂはオフした状態において、直流リアクトル４を流れる電流ＩLは次式に示す傾きｄＩL／ｄｔで増加する。
【００２１】
ｄＩL／ｄｔ＝（Ｖin−Ｖout）／Ｌ                            …（１）
ここで、Ｌは直流リアクトル４の誘導リアクタンスを示す。電流ＩL の向きは、図１において直流リアクトル４を負荷６と接続する端に向かって流れる方向を正とする。直流リアクトル４を流れる電流ＩL が平滑コンデンサ５を充電する。この時、ＮチャネルパワーＭＯＳＦＥＴ８ｂの端子間電圧ＶDSはほぼ入力電圧Ｖinと等しくなる。
【００２２】
ＮチャネルパワーＭＯＳＦＥＴ８ａのゲート・ソース間電圧が０になったとき、ＮチャネルパワーＭＯＳＦＥＴ８ａがオフするが、同時にＮチャネルパワーＭＯＳＦＥＴ８ｂが相補動作してオンする。直流リアクトル４に流れていた電流ＩL はＮチャネルパワーＭＯＳＦＥＴ８ｂのソースからドレイン方向に流れる同期整流が行われる。この時直流リアクトル４を流れる電流ＩL は次式で表される。
【００２３】
ｄＩL／ｄｔ＝−（Ｖout）／Ｌ                                …（２）
すなわち、直流リアクトル４を流れる電流ＩL は、（２）式に示す傾きで減少する。この時ＮチャネルパワーＭＯＳＦＥＴ８ｂのドレインの電圧ＶDSは０ＶからＮチャネルパワーＭＯＳＦＥＴ８ｂのオン電圧分、すなわちオン抵抗と通流電流の積だけ下がった負電圧になる。この結果として、ＮチャネルパワーＭＯＳＦＥＴ８ｂの端子間電圧ＶDSには図３に示す波形が発生する。直流リアクトル４と平滑コンデンサ５は、このＮチャネルパワーＭＯＳＦＥＴ８ｂの電圧波形ＶDSを平滑する。この制御系は、出力電圧Ｖout を一定に保ち、かつ出力電流Ｉout を確保するように動作する。以上説明した定常状態は、降圧チョッパ型同期整流式ＤＣ−ＤＣコンバータの基本的動作である。
【００２４】
次に出力電圧を変える時の回路動作を説明する。本実施例では出力電圧を変えるため、出力電圧フィードバック回路７に負荷６から設定信号が送られる。設定方法としては、基準電圧７１の設定値Ｖref を可変できるようにしても良いし、誤差演算回路７２に前記出力値設定を行い、設定値を加味して誤差を演算する方法でもかまわない。以下、基準電圧７１の設定値Ｖref を可変する場合を説明する。また、図１では電源に接続される負荷６から出力値設定を行ったが、電源に直接接続しない別の回路，ＣＰＵ，電力管理用のＩＣ等から設定しても何ら問題ない。
【００２５】
出力電圧を上げるには、基準電圧７１の設定値Ｖref を現在の設定値より上げる。図４は、基準電圧７１の設定値Ｖref を時間ｔ1 で上げた場合の回路動作を示す信号波形図である。基準電圧７１を変えた時間ｔ1 後は、出力電圧フィードバック回路７で誤差電圧が生じる。この誤差電圧を増幅し、出力電圧フィードバック回路７から出力する。この増幅された誤差電圧はスイッチング制御回路９に入力され、前述したようにパルス列となって出力される。誤差電圧の変動は、比較器９２を介することにより、出力されるパルスのパルス幅に反映される。上記出力されたパルス列は駆動回路１５ａに入力され、図４に示すようなゲート・ソース間電圧パルスＶGaが出力され、ＮチャネルパワーＭＯＳＦＥＴ８ａのゲート・ソース間に印加される。図４は、出力電圧を上げるためにパルス幅が広がった状態を示している。
【００２６】
また、比較器９２の出力は同時に反転回路１６に入力され、比較器９２のパルス列を反転した信号が駆動回路１５ｂに入力される。駆動回路１５ｂから図４に示すような、ゲート・ソース間電圧パルスＶGbが出力され、ＮチャネルパワーＭＯＳＦＥＴ８ｂのゲート・ソース間に印加される。電圧パルスＶGbは、電圧パルスＶGaの反転した信号なので、定常状態に比べパルス幅は狭まっている。
【００２７】
ＮチャネルパワーＭＯＳＦＥＴ８ａにゲート・ソース間電圧が印加されたとき、ＮチャネルパワーＭＯＳＦＥＴ８ａがオンし、一方、ＮチャネルパワーＭＯＳＦＥＴ８ｂはオフする。このとき、直流電源１と直流リアクトル４，平滑コンデンサ５が直列に接続され、直流リアクトル４に電流ＩL が流れ平滑コンデンサ５を充電する。
【００２８】
ＮチャネルパワーＭＯＳＦＥＴ８ａのゲート・ソース間電圧が０になったとき、ＮチャネルパワーＭＯＳＦＥＴ８ａがオフするが、同時にＮチャネルパワーＭＯＳＦＥＴ８ｂが相補動作してオンする。直流リアクトル４に流れていた電流ＩL はＮチャネルパワーＭＯＳＦＥＴ８ｂのソースからドレイン方向に流れる同期整流が行われる。ＮチャネルパワーＭＯＳＦＥＴ８ｂのドレインの電圧ＶDSは０ＶからＮチャネルパワーＭＯＳＦＥＴ８ｂのオン電圧分、すなわちオン抵抗と通流電流の積だけ下がった負電圧になる。この結果として、ＮチャネルパワーＭＯＳＦＥＴ８ｂの端子間電圧ＶDSには図４に示すような波形が発生する。直流リアクトル４と平滑コンデンサ５は、このＮチャネルパワーＭＯＳＦＥＴ８ｂの電圧波形ＶDSを平滑する。
【００２９】
この時、ゲート・ソース間電圧パルスＶGaのパルス幅が広がっているため、ＮチャネルパワーＭＯＳＦＥＴ８ａがオンしている時間が長くなる。従って、平滑コンデンサ５の充電量が増加する。一方、逆にＮチャネルパワーMOSFET8bがオンする時間は短くなるため、ＮチャネルパワーＭＯＳＦＥＴ８ｂの電圧波形ＶDSは、図４に示すような波形になる。このＮチャネルパワーＭＯＳＦＥＴ８ｂの電圧波形ＶDSを、直流リアクトル４と平滑コンデンサ５で平滑したものが出力であり、この場合出力Ｖoutは上がることになる。この制御サイクルは、出力電圧Ｖoutが設定値Ｖref になるまで（図４中、時間ｔ2 ）繰り返される。その後は前述の定常状態となり、出力電圧Ｖout を一定に保ち、かつ出力電流Ｉout を確保するように動作することになる。
【００３０】
次に、出力電圧を下げる場合を説明する。出力電圧を下げるには、基準電圧７１の設定値Ｖrefを下げる。図５は、基準電圧７１の設定値Ｖref を時間ｔ3で下げた場合の回路動作を示す信号波形図である。基準電圧７１を下げた時間ｔ3 では、誤差電圧が生じる。この誤差電圧を誤差増幅器７３で増幅し、出力電圧フィードバック回路７から出力する。この増幅された誤差電圧はスイッチング制御回路９に入力され、前記説明したように比較器９２からパルス列となって出力される。上記誤差電圧の大きさは、出力されるパルスのパルス幅に反映される。このパルス列は駆動回路１５ａに入力され、図５に示すようなゲート・ソース間電圧パルスＶGaが出力され、ＮチャネルパワーＭＯＳＦＥＴ８ａのゲート・ソース間に印加される。出力電圧を下げる場合、ゲート・ソース間電圧パルスＶGaのパルス幅は狭まくなる。
【００３１】
また、比較器９２の出力は同時に反転回路１６に入力され、比較器９２のパルス列を反転した信号が駆動回路１５ｂに入力される。駆動回路１５ｂから図５に示すような、ゲート・ソース間電圧パルスＶGbが出力され、ＮチャネルパワーＭＯＳＦＥＴ８ｂのゲート・ソース間に印加される。電圧パルスＶGbは、電圧パルスＶGaの反転した信号なので、定常状態に比べパルス幅は広がっている。
【００３２】
ＮチャネルパワーＭＯＳＦＥＴ８ａにゲート・ソース間電圧が印加されたとき、ＮチャネルパワーＭＯＳＦＥＴ８ａがオンし、一方、ＮチャネルパワーＭＯＳＦＥＴ８ｂはオフする。このとき、直流電源１と直流リアクトル４，平滑コンデンサ５が直列に接続され、直流リアクトル４に電流ＩL が流れ平滑コンデンサ５を充電する。
【００３３】
ゲート・ソース間電圧ＶGaが０になったとき、ＮチャネルパワーMOSFET8aがオフするが、同時にＮチャネルパワーＭＯＳＦＥＴ８ｂが相補動作してオンする。直流リアクトル４に流れていた電流ＩL はＮチャネルパワーＭＯＳＦＥＴ８ｂのソースからドレイン方向に流れる同期整流が行われる。ＮチャネルパワーＭＯＳＦＥＴ８ｂのドレインの電圧ＶDSは０ＶからＮチャネルパワーMOSFET8bのオン電圧分、すなわちオン抵抗と通流電流の積だけ下がった負電圧になる。この結果として、ＮチャネルパワーＭＯＳＦＥＴ８ｂの端子間電圧ＶDSには図５に示すような波形が発生する。直流リアクトル４と平滑コンデンサ５は、このＮチャネルパワーＭＯＳＦＥＴ８ｂの電圧波形ＶDSを平滑している。
【００３４】
この時、ゲート・ソース間電圧パルスＶGaのパルス幅が狭まっているため、ＮチャネルパワーＭＯＳＦＥＴ８ａがオンしている時間が短くなる。従って、平滑コンデンサ５の充電量は少なくなる。一方、逆にＮチャネルパワーMOSFET8bがオンする時間は長くなるため、ＮチャネルパワーＭＯＳＦＥＴ８ｂの電圧波形ＶDSは、図５に示すような波形になる。このＮチャネルパワーＭＯＳＦＥＴ８ｂの電圧波形ＶDSを、直流リアクトル４と平滑コンデンサ５で平滑化したものが出力であり、図５に示す状態の場合、出力Ｖout は下がることになる。この制御サイクルは、出力電圧Ｖout が設定値Ｖref になるまで（図５中、時間ｔ4 ）繰り返される。その後は前述の定常状態となり、出力電圧Ｖout を一定に保ち、かつ出力電流Ｉout を確保するように動作する。
【００３５】
以上述べたように、基準電圧７１の設定値Ｖref を変える回路構成とすることで、出力電圧可変の電源装置が実現できる。しかし、リップル電圧低減のために平滑コンデンサ５の容量を大きくすると、次のような問題が生じる。すなわち、平滑コンデンサ５が大容量になるほど、その端子電圧（＝出力電圧Ｖout ）の変更には時間を要することである。電源の安定化にとっては利点となるが、前述した電力の最適化を図る機能を持った新しいタイプのＣＰＵのように電源電圧の設定を細かく行う（１秒間に数百回）場合には、不利になる。
【００３６】
特に電圧を下げる場合は、平滑コンデンサ５に蓄積された余分な電荷を放電しなければならない。負荷６が重負荷であれば、出力電流Ｉout が大きいために、平滑コンデンサ５の蓄積電荷を出力電流として消費し、早く所定の電圧値まで下げることができる。問題になるのは負荷６が軽負荷，無負荷の場合である。特に携帯機器用のＣＰＵ，回路は、電力消費を抑えるために負荷を軽くする傾向にあり、また必要最低限の回路にしか電力を供給しないような、いわゆる待機モードを備えるものもある。こうした場合、出力電流Ｉout はほとんど流れないため、平滑コンデンサ５の蓄積電荷をなかなか放電できず、出力電圧Ｖout を設定値Ｖref まで下げるのに要する時間（図５中のｔ4−ｔ3）が長くなる。
【００３７】
一方、出力電圧を上げる場合は平滑コンデンサ５を充電しなければならない。従って大容量のコンデンサを用いれば、それだけ充電に要する時間（図４中のｔ2−ｔ1）が長くなる。ただし、これは直流リアクトル４に流す電流ＩL の大きさ、すなわち直流電源１の電流を流す能力によって決まるといって良い。
【００３８】
以上の点を考慮し、本実施例では大容量の平滑コンデンサ５を用いた場合にも、速やかに所定の電圧値に出力電圧を変えるための回路制御を行っている。出力電圧を変える場合は、次に示す４モードに電源の制御方法を適宜切り替える。４モードとは、過渡モード，電荷引抜きモード，復帰モード，整流モードであり、以下順次説明する。なお、前述の定常状態、すなわち降圧チョッパ型同期整流式ＤＣ−ＤＣコンバータの回路動作が整流モードである。なお、前述の負荷６からの設定信号はスイッチング制御回路９にも入力され、設定に応じてスイッチング制御が適宜上記モードで切り替わる。
【００３９】
まず、電圧を下げる場合を説明する。本実施例の回路制御では、負荷に依らず電荷放電でき、速やかに出力電圧を下げることができる。この仕組みを説明する。図６は、基準電圧７１の設定値Ｖref を時間ｔ5 で下げた場合の回路動作を示す信号波形図である。なお、この時の負荷６は例えば上記待機モード設定により、軽負荷であるとする。
【００４０】
基準電圧７１を下げた時間ｔ5 において、電源回路を過渡モードに切り替える。基準電圧７１を下げたため、出力電圧フィードバック回路７において誤差電圧が生じる。この誤差電圧を誤差増幅器７３で増幅し、出力電圧フィードバック回路７から出力する。この増幅された誤差電圧はスイッチング制御回路９の内部にあるリミッタ９３に入力される。リミッタ９３はＰＷＭの最大時比率と最小時比率を規定するものだが、過渡モードではこの規定をオフする。従って増幅された誤差電圧は、そのまま比較器９２に入力されることになる。
【００４１】
上記誤差電圧は、三角波発生手段９１の出力と比較され、比較器９２からパルス列となって出力される。上記誤差電圧の大きさは、出力されるパルスのパルス幅に反映される。上記パルス列は駆動回路１５ａに入力され、図６に示すようなゲート・ソース間電圧パルスＶGaが出力され、ＮチャネルパワーMOSFET8aのゲート・ソース間に印加される。また、比較器９２の出力は同時に反転回路１６に入力され、比較器９２のパルス列を反転した信号が駆動回路１５ｂに入力される。駆動回路１５ｂから図５に示すような、ゲート・ソース間電圧パルスＶGbが出力され、ＮチャネルパワーＭＯＳＦＥＴ８ｂのゲート・ソース間に印加される。
【００４２】
前述したように出力電圧を上げるには電圧パルスＶGaのパルス幅を広くし（電圧パルスＶGbのパルス幅は狭まる）、出力電圧を下げるには電圧パルスＶGaのパルス幅を狭まくする（電圧パルスＶGbのパルス幅は広くなる）。本実施例ではリミッタ９３をオフしているため、電圧パルスＶGaおよびＶGbのパルス幅制限は無くなっている。軽負荷時には、平滑コンデンサ５の蓄積電荷を放電できないため出力電圧がなかなか下がらない。結果として、出力電圧を下げるためＮチャネルパワーＭＯＳＦＥＴ８ｂのゲート・ソース間に電圧パルスＶGbが印加される時間が長くなる。
【００４３】
前記（１），（２）式に示すように、ＮチャネルパワーＭＯＳＦＥＴ８ａ，８ｂのオン／オフによって直流リアクトル４を流れる電流ＩL は増減している。ＮチャネルパワーＭＯＳＦＥＴ８ｂがオンしている時、直流リアクトル４を流れる電流ＩL は、（２）式に示した傾きで減少する。図６のようにＮチャネルパワーＭＯＳＦＥＴ８ｂがオンし続けると、次第に電流ＩL は減少して０（図６中  時間ｔ6 ）になり、ついには逆方向に流れ始める。逆方向に流れる電流ＩL は、平滑コンデンサ５の蓄積電荷の放電である。従って、蓄積電荷の放電に伴い、平滑コンデンサ５の両端の電圧、すなわち出力電圧Ｖout は下がる。この電流ＩL の流れる向きは、電流方向識別回路１０によってモニタされている。なお、電流方向識別回路１０は、直流リアクトル４を流れる電流の向きが分かれば方法は問わない。
【００４４】
ところで、上記直流リアクトル４を流れる電流ＩL が逆方向に流れるのは損失となるため、それを防止するために本実施例では、この直流リアクトル４を逆方向に流れる電流を利用して、負荷６の大きさに依らず平滑コンデンサ５の蓄積電荷を速やかに放電する。なお、例えば特開平１１−２３５０２２号公報に記載されているように電流の向きを検出して逆流しないようにスイッチング制御を行っている場合は、この制御を同時に解除しておくことはいうまでもない。
【００４５】
本実施例では逆方向に流れる電流ＩL を平滑コンデンサ５の蓄積電荷放電に利用しているが、このままではＮチャネルパワーＭＯＳＦＥＴ８ｂを介して接地されるため、前述したように放電した電荷は単なる損失となってしまう。そこで、本実施例ではさらに放電する蓄積電荷の回生を図る。電流方向識別回路１０が直流リアクトル４の電流ＩＬが逆方向に流れ出すことを検出し（図６中  ｔ6 ）、かつ出力電圧Ｖout が基準電圧７１に達していない場合、電源回路は電荷引抜きモードに切り替わる。
【００４６】
電荷引抜きモードでは、直流リアクトル４の電流ＩL が逆方向に流れている状態を保持しながら、ＮチャネルパワーＭＯＳＦＥＴ８ａ，８ｂをオン／オフ制御する。この時、図１では直流電源が平滑コンデンサ５，スイッチング素子がＮチャネルパワーＭＯＳＦＥＴ８ｂ，整流素子がＮチャネルパワーMOSFET8a，負荷が直流電源１とみなすことができる昇圧チョッパ型ＤＣ−ＤＣコンバータとして動作する。従って、蓄積電荷はＮチャネルパワーＭＯＳＦＥＴ８ｂがオンしている間に直流リアクトル４に励磁エネルギーとして貯えられ、ＮチャネルパワーＭＯＳＦＥＴ８ａがオンすると、ＮチャネルパワーＭＯＳＦＥＴ８ａを介して励磁エネルギーが直流電源１に放出される。ここで、直流電源１が充電可能なバッテリであれば、上記蓄積電荷を直流電源１に回生できる。
【００４７】
上記回路制御により、負荷６に依らず平滑コンデンサ５の蓄積電荷を放電するとともに、バッテリの充電に再利用できる。蓄積電荷を放電することで出力電圧Ｖout が下がり、基準電圧７１に達する（図６  時間ｔ7 ）。基準電圧７１まで出力電圧が下がったら、電源回路は復帰モードに切り替わる。
【００４８】
復帰モードでは、直流リアクトル４の電流ＩL が順方向に流れ出すまでＮチャネルパワーＭＯＳＦＥＴ８ａをオン(ＮチャネルパワーＭＯＳＦＥＴ８ｂはオフ)し続ける。電流方向識別回路１０で、直流リアクトル４の電流ＩL が順方向に流れるのを検出したら（図６中  時間ｔ8 ）、電源回路を整流モード、すなわち降圧チョッパ型ＤＣ−ＤＣコンバータの動作に戻す。以降電源回路は、出力電圧Ｖout を基準電圧７１の設定値Ｖref に保つように動作する。
【００４９】
また、負荷を完全に停止状態にする電力遮断の場合（すなわち、出力電圧０）も基本的動作，回路制御は同じである。平滑コンデンサ５の蓄積電荷を放電し終えて出力電圧が０になったら、その状態を保持するように動作する。
【００５０】
上記実施例１の説明では、蓄積電荷の放電を充電可能な直流電源１の充電に再利用する例を述べたが、本発明はこれに限らない。すなわち、放電した電荷を蓄えることができれば何ら問題なく、再利用できる。
【００５１】
（実施例２）
図９に本実施例を示す。図９において、図１と同じ回路，構成要素については、同じ符号を付加している。図９において、符号１２はコンデンサで、前記直流電源１の両極に接続されている。その他の回路構成は実施例１と同じである。
【００５２】
図９において、コンデンサ１２を設けることにより、直流電源１が充電可能なバッテリでなくとも、平滑コンデンサ５から放電した蓄積電荷時を再利用できる。この時の回路制御は、前述の実施例１と何ら変わらないので、説明は省略する。実施例２では、放電した電荷をコンデンサ１２に蓄積することができるので、直流電源１が充電可能である必要はない。コンデンサ１２に蓄積した電荷は、定常モードや、出力電圧を上げる時に放電され、再び直流リアクトル４を流れて平滑コンデンサ５に蓄えられることになる。なお、本実施例ではコンデンサ１２を用いたが、これに限らず電荷を蓄積できる手段であれば、本発明は問題なく適用できる。
【００５３】
（実施例３）
上記実施例１では、電圧を下げる場合に４つのモードを使用したが、蓄積電荷の再利用をしないのであれば、上記電荷引抜きモードを使用しなくてもかまわない。本実施例は実施例１の電荷引抜きモードを使用しない場合であって、その場合の回路動作を図７に示す。基準電圧７１を下げたら（図７中  時間ｔ9 ）、電源回路を過渡モードに切り替える。過渡モードでは、前述したようにリミッタ９３の規定をオフし、スイッチング制御回路９の出力パルス列のパルス幅制限をはずす。さらに直流リアクトル電流の逆流を防止する制御がなされているのなら、その制御も解除する。
【００５４】
前述したように出力電圧を上げるには電圧パルスＶGaのパルス幅を広げ（電圧パルスＶGbのパルス幅は狭まる）、出力電圧を下げるには電圧パルスＶGaのパルス幅を狭まくする(電圧パルスＶGbのパルス幅は広くなる)。本実施例ではリミッタ９３をオフしているため、電圧パルスＶGaおよびＶGbのパルス幅制限は無い。軽負荷時には、平滑コンデンサ５の蓄積電荷を放電できないため出力電圧がなかなか下がらないので、出力電圧を下げるためＮチャネルパワーＭＯＳＦＥＴ８ｂのゲート・ソース間に電圧パルスＶGbが印加される時間が長くなる。
【００５５】
前記（１），（２）式に示すように、ＮチャネルパワーＭＯＳＦＥＴ８ａ，８ｂのオン／オフによって直流リアクトル４を流れる電流ＩL は増減する。ＮチャネルパワーＭＯＳＦＥＴ８ｂがオンしている時、直流リアクトル４を流れる電流ＩL は、（２）式に示した傾きで減少する。図７のようにＮチャネルパワーＭＯＳＦＥＴ８ｂがオンし続けると、次第に電流ＩL は減少して０（図７中  時間ｔ10）になり、ついには逆方向に流れ始める。この時、逆方向に流れる電流は、平滑コンデンサ５の蓄積電荷の放電である。従って、蓄積電荷の放電に伴い、平滑コンデンサ５の両端の電圧、すなわち出力電圧Ｖout が下がる。ここで、電流の流れる方向が変わっても過渡モードを保持する。蓄積電荷はＮチャネルパワーＭＯＳＦＥＴ８ｂを介してＧＮＤに流れ込み、これは損失となる。
【００５６】
蓄積電荷の放電にともない、基準電圧７１まで出力電圧が下がったら（図７中時間ｔ11）、復帰モードに制御を切り替える。復帰モードでは、直流リアクトル４の電流ＩL が順方向に流れ出すまでＮチャネルパワーＭＯＳＦＥＴ８ａをオンし続ける。電流方向識別回路１０で、直流リアクトル４の電流ＩL が順方向に流れるのを検出したら（図７中  時間ｔ12）、電源回路を整流モード、すなわち降圧チョッパ型ＤＣ−ＤＣコンバータの動作に戻し、出力電圧Ｖout を基準電圧７１の設定値Ｖref に保つように動作させる。この方法でも、負荷に依らず平滑コンデンサ５の蓄積電荷の放電を行うことができるため、速やかに設定値まで出力電圧を持っていくことができる。また、負荷を完全に停止状態にする電力遮断の場合（すなわち、出力電圧０）も基本的動作，回路制御は同じである。平滑コンデンサ５の蓄積電荷を放電し終えて出力電圧が０になったら、その状態を保持するように動作する。ただし、この回路制御方法では、放電した蓄積電荷は損失となる。
【００５７】
上記説明では、過渡モードはリミッタ９３の規定をオフしていたが、本発明はこれに限るものではない。リミッタ９３を効かせたままでも、上記回路動作は実現できる。ただし、その場合直流リアクトル４に直流電源１から電流を流して蓄積する期間が周期的にあるので、その度に直流リアクトル４に蓄積した電流がなくならないと前記逆流電流は流れない。従って、リミッタ９３の規定をオフした場合に比べ、蓄積電荷を放電しづらく出力電圧を収束させるまでの時間が長くなる。
【００５８】
次に電圧を上げる場合を説明する。出力電圧を上げるのに要する時間は、先に述べたように平滑コンデンサ５の充電に要する時間で決まる。これは、直流リアクトル４に流す電流ＩL の大きさ、すなわち直流電源１の電流を流す能力によって決まる。従って、ドライブ能力のある直流電源１にすれば、電圧を上げるのに要する時間（図４中  ｔ2−ｔ1）は短くできる。
【００５９】
さらに、より速やかに出力電圧Ｖout を基準電圧７１まで上げることもできる。この時の回路動作を図８に示す。出力電圧を上げる場合は、前記したように平滑コンデンサ５を充電しなければならない。図１の回路では、平滑コンデンサ５に充電できるのはＮチャネルパワーＭＯＳＦＥＴ８ａがオンしている間だけである。そこで、基準電圧７１を上げた（図８中  時間ｔ13）場合も、まず電源回路を過渡モードに設定する。過渡モードでは、前記したようにスイッチング制御回路９の内部にあるリミッタ９３の規定をオフする。そのため、スイッチング制御回路９から出力されるパルス列のパルス幅制限ははずされる。従って出力電圧を上げるため、ＮチャネルパワーＭＯＳＦＥＴ８ａのゲート・ソース間に電圧パルスＶGaを印加する時間が長くなる。すなわち平滑コンデンサ５に充電し続けることになり、図４に示す制御より早く基準電圧まで上げることができる。基準電圧に達したら（図８中  時間ｔ14）、電源回路の制御を整流モードにして通常の降圧チョッパ型ＤＣ−ＤＣコンバータの動作に戻し、基準電圧７１の設定値Ｖref に保つ。
【００６０】
上記説明では、過渡モードはリミッタ９３の規定をオフしていたが、本発明はこれに限るものではない。リミッタ９３を効かせたままでも、上記回路動作は実現できる。ただし、その場合直流リアクトル４に蓄積した電流を放出する期間が周期的にあり、その期間は平滑コンデンサ５に直流電源１からは充電されない。従って、リミッタ９３の規定をオフした場合に比べ、平滑コンデンサ５の充電に時間がかかり、結果として出力電圧を収束させるまでの時間が長くなる。
【００６１】
以上述べた例では、図１のＮチャネルパワーＭＯＳＦＥＴ８ａ，８ｂのスイッチング制御によって、平滑コンデンサ５の放電や、充電を行い、出力電圧を変化させている。
【００６２】
（実施例４）
従来技術として図２に示した降圧チョッパ型ＤＣ−ＤＣコンバータでは、図１のＮチャネルパワーＭＯＳＦＥＴ８ｂに相当する部分が還流ダイオード３で構成されており、スイッチング制御ができない。この回路構成では、直流リアクトル４に励磁されたエネルギーを放出する時、すなわち還流させる時には還流ダイオード３に電流が流れる。しかし、直流リアクトル４の逆方向電流を流すことはできないので、このままでは平滑コンデンサ５の蓄積電荷を放電できない。この場合は平滑コンデンサ５の蓄積電荷を放電するための回路を付加すれば良い。以下、放電回路を付加した本実施例の回路動作，回路制御を説明する。
【００６３】
本実施例を図１０に示す。図１０は、図２に示したタイプの降圧チョッパ型ＤＣ−ＤＣコンバータに、平滑コンデンサ５の蓄積電荷を放電するための放電回路１１を付加した回路構成となっている。図１０において、図１，図２と同じ回路，機能のブロックには同じ記号を付与している。その他に、１１は平滑コンデンサ５の蓄積電荷を放電する放電回路、また放電回路１１の一構成例として、
１１１はダイオード、１１２は直流リアクトル、８ｃはＮチャネルパワーMOSFET、１５ｃは駆動回路である。ここで平滑コンデンサ５は、電気二重層コンデンサに代表される大容量で内部インピーダンスが低いコンデンサである。
【００６４】
図１０において、直流電源１の正極はＮチャネルパワーＭＯＳＦＥＴ８ａのドレインに接続され、ＮチャネルパワーＭＯＳＦＥＴ８ａのソースは直流リアクトル４の一方の端子と還流ダイオード３のカソードに接続される。直流リアクトル４のもう一方の端子は平滑コンデンサ５の正極に接続される。平滑コンデンサ５の負極と還流ダイオード３のアノード、それに直流電源１の負極が接続される。平滑コンデンサ５の両端に負荷６が接続される。
【００６５】
平滑コンデンサ５の正極、すなわち出力は、出力電圧フィードバック回路７に入力される。出力電圧フィードバック回路７では、出力電圧と出力電圧フィードバック回路７内の基準電圧を比較し、誤差信号を出力する。この誤差信号は、スイッチング制御回路９に入力され、例えばＰＷＭ制御信号に変換され出力される。スイッチング制御回路９の出力は、駆動回路１５ａに接続される。駆動回路１５ａの出力はＮチャネルパワーＭＯＳＦＥＴ８ａのゲートに接続される。
【００６６】
平滑コンデンサ５の正極は、また放電回路１１内の直流リアクトル１１２に入力される。直流リアクトル１１２の平滑コンデンサ５と接続している反対端は、ダイオード１１１のアノードとＮチャネルパワーＭＯＳＦＥＴ８ｃのドレインに接続される。ＮチャネルパワーＭＯＳＦＥＴ８ｃのソースは平滑コンデンサ５の負極と接続される。駆動回路１５ｃにはスイッチング制御回路９からの制御信号が入力され、ゲート・ソース間電圧パルスＶGcが出力され、ＮチャネルパワーＭＯＳＦＥＴ８ｃのゲート・ソース間に印加される。ダイオード１１１のカソードは放電回路１１の出力として、直流電源１に接続される。
【００６７】
前述したように、図１０の回路構成は、降圧チョッパ型ＤＣ−ＤＣコンバータに放電回路１１を付加したもので、定常時は放電回路１１を動作させず、通常の降圧チョッパ型ＤＣ−ＤＣコンバータとして動かし、出力電圧Ｖout を一定値に保つ。なお、放電回路１１を動作させない時は、ＮチャネルパワーMOSFET8cをオフする。この時の降圧チョッパ型ＤＣ−ＤＣコンバータ部分の動作は、図２で示した従来技術と同じであるので説明を省略する。
【００６８】
次に出力電圧を上げる場合を説明する。前述のように、出力電圧を上げるには平滑コンデンサ５を充電しなければならない。図１０の回路では、平滑コンデンサ５に充電できるのはＮチャネルパワーＭＯＳＦＥＴ８ａがオンしている間だけである。従って、この場合も放電回路１１は動作させず、図１で示した実施例と同様の回路制御を行う。この時のＮチャネルパワーＭＯＳＦＥＴ８ａの制御は前述した回路制御と同じなので、ここでは説明を省略する。
【００６９】
次に出力電圧を下げる場合を説明する。図１０では還流ダイオード３があるため、実施例１のように直流リアクトル４に逆方向電流を流すことができない。負荷６が軽負荷の場合は蓄積電荷を放電できず、このままでは出力電圧をなかなか下げることができない。そこで、放電回路１１を用いて、蓄積電荷を放電する。以下、回路動作を説明する。電圧を下げる場合は、ＮチャネルパワーMOSFET8aをオフにし、放電回路１１のＮチャネルパワーＭＯＳＦＥＴ８ｃをオンする。この時点で直流リアクトル４に励磁されていたエネルギーは放電回路１１の直流リアクトル１１２に放出され、ついには平滑コンデンサ５の蓄積電荷が放電され始める。これにより負荷６が軽負荷であっても、平滑コンデンサ５の蓄積電荷を放電でき、出力電圧を下げることができる。しかし、このままＮチャネルパワーＭＯＳＦＥＴ８ｃをオンし続けると、放電された電荷はＮチャネルパワーＭＯＳＦＥＴ８ｃを介して接地され損失となる。そこで、本実施例でも放電する蓄積電荷の再利用を行う。ＭＯＳＦＥＴ８ｃのオン／オフ制御によって、放電回路１１を昇圧チョッパ型ＤＣ−ＤＣコンバータとして動作させる。この時、図１０に示す本実施例では、直流電源が平滑コンデンサ５，スイッチング素子がＮチャネルパワーＭＯＳＦＥＴ８ｃ，整流素子がダイオード１１１，負荷が直流電源１とみなすことができる。従って、蓄積電荷はＮチャネルパワーMOSFET8cがオンしている間に直流リアクトル１１２に励磁エネルギーとして貯えられ、ＮチャネルパワーＭＯＳＦＥＴ８ｃがオフすると、励磁エネルギーがダイオード１１１を介して直流電源１に放出される。ここで、直流電源１が充電可能なバッテリであれば、上記蓄積電荷を直流電源１に回生できる。
【００７０】
上記放電回路１１の回路制御により、負荷６に依らず平滑コンデンサ５の蓄積電荷を放電して、さらに放電した電荷を直流電源１に回生する。蓄積電荷を放電して出力電圧Ｖout が下がり、設定値に達したらＮチャネルパワーMOSFET8cをオフして放電回路１１の動作を止め、降圧チョッパ型ＤＣ−ＤＣコンバータの動作に戻す。以降電源回路は、出力電圧Ｖout 設定値に保つように動作する。
【００７１】
（実施例５）
本実施例は図１１に示すように、実施例４の直流電源１の両極に電荷蓄積手段、例えばコンデンサを配した。図１１において、直流電源１の両極にコンデンサ１２を接続することで、直流電源１が充電可能なバッテリで無い場合も、平滑コンデンサ５の蓄積電荷放電をコンデンサ１２に回生できる。これ以外の回路構成や、回路動作は実施例３と同様である。
【００７２】
以上の各実施例で述べたように、本発明の回路構成，回路制御方法によれば、負荷に依らず平滑コンデンサ５の蓄積電荷の放電が可能となり、出力電圧を設定値まで速やかに変えることが可能となる。また、本回路の回路制御方法によれば、放電する蓄積電荷をバッテリの充電等に回生できる。
【００７３】
【発明の効果】
本発明によれば、大容量の平滑コンデンサを用いて、低リップル電圧で、かつ負荷に依らず出力電圧を速やかに変更できる電源装置を実現できる。また、本発明の回路制御によれば、平滑コンデンサの蓄積電荷を回生することができ、高効率化を図ることができる。また、複数レギュレータの並列方法と比べ電源装置の部品点数が少なく、装置の小型化にも有効である。
【図面の簡単な説明】
【図１】実施例１のＤＣ−ＤＣコンバータの構成図である。
【図２】従来技術のＤＣ−ＤＣコンバータの構成図である。
【図３】実施例１の定常状態での各部信号波形を示す図である。
【図４】実施例１で出力電圧を上げる時の各部信号波形を示す図である。
【図５】実施例１で出力電圧を下げる時の各部信号波形を示す図である。
【図６】実施例２で出力電圧を下げる時の各部信号波形を示す図である。
【図７】実施例３で出力電圧を下げる時の各部信号波形を示す図である。
【図８】実施例３の出力電圧を上げる時の別の制御方法による各部信号波形を示す図である。
【図９】実施例２のＤＣ−ＤＣコンバータの構成図である。
【図１０】実施例４のＤＣ−ＤＣコンバータの構成図である。
【図１１】実施例５のＤＣ−ＤＣコンバータの構成図である。
【符号の説明】
１…直流電源、２…ＰチャネルパワーＭＯＳＦＥＴ、３…環流ダイオード、４…直流リアクトル、５…平滑コンデンサ、６…負荷、７…出力電圧フィードバック回路、８ａ，８ｂ，８ｃ…ＮチャネルパワーＭＯＳＦＥＴ、９…スイッチング制御回路、１０…電流方向識別回路、１１…放電回路、１２…コンデンサ、15ａ，１５ｂ，１５ｃ…駆動回路、１６…反転回路、７１…基準電圧、７２…誤差演算回路、７３…誤差増幅器、９１…三角波発生手段、９２…比較器、９３…リミッタ、１１１…ダイオード、１１２…直流リアクトル。
【図１】
0003706814.tif 000002
【図２】
0003706814.tif 000003
【図３】
0003706814.tif 000004
【図４】
0003706814.tif 000005
【図５】
0003706814.tif 000006
【図６】
0003706814.tif 000007
【図７】
0003706814.tif 000008
【図８】
0003706814.tif 000009
【図９】
0003706814.tif 000010
【図１０】
0003706814.tif 000011
【図１１】
0003706814.tif 000012