(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタを有する画素領域と、薄膜トランジスタを有し前記画素領域の薄膜トランジスタを駆動する駆動回路と、前記駆動回路を制御する集積回路とを第１の基板上に複数形成する工程と、
シール材を用いて前記第１の基板と第２の基板とを所定の間隔で貼り合わせるとともに、前記シール材自身の中に前記駆動回路および前記集積回路を封止し、前記シール材により複数のパネル領域に区分する工程と、
前記第１の基板および前記第２の基板を前記シール材とともに分断する工程と、
を有することを特徴とする表示装置の作製方法。
【請求項２】
前記集積回路は、チップ  オン  グラス（chip on glass ）で前記第１の基板上に実装されることを特徴とする請求項１に記載された表示装置の作製方法。
【請求項３】
前記集積回路を実装する前記第１の基板は、実装位置の基板の厚さが薄くされていることを特徴とする請求項２に記載された表示装置の作製方法。
【請求項４】
前記集積回路を実装する前記第１の基板と対向する側の前記第２の基板は、実装位置の基板の厚さが薄くされていることを特徴とする請求項２に記載された表示装置の作製方法。
【請求項５】
前記集積回路は、単結晶シリコン基板を用いて作製されていることを特徴とする請求項１から請求項４のいずれか１項に記載された表示装置の作製方法。
【請求項６】
前記第１の基板および前記第２の基板は、前記シール材とともに分断される領域における前記シール材の幅が、それ以外の領域の前記シール材の幅に較べて広くされていることを特徴とする請求項１から請求項５のいずれか１項に記載された表示装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型液晶表示デバイスの生産性の向上のための技術に関する。
【背景技術】
【０００２】
従来のアクティブマトリクス型液晶表示デバイスを構成するパネルの断面図を図４に示す。図４から明らかなように、封止材４０２（シール材ともいう）で画素領域４０４を取り囲んでいるため、アクティブマトリクス型液晶表示デバイスの画素領域４０４のみが液晶に接しており、周辺駆動回路領域４０３の薄膜トランジスタは大気に接している。これは、以前アクティブマトリクス型液晶表示デバイスの基板上に画素薄膜トランジスタしか存在せず、駆動回路が外付けＩＣであった頃の名残である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このように従来の技術においては、画素領域４０４と周辺駆動回路領域４０３とが同一ガラス基板４０１上に形成される場合に、駆動回路の実装位置の最適化が行われていない。
【０００４】
このため、従来のアクティブマトリクス型液晶表示デバイスでは、駆動回路薄膜トランジスタが外部に剥き出しになっているため、パネル組立工程中のアクティブマトリクス型液晶表示デバイスの基板の取り扱いに細心の注意が必要であった。このような状況において、その作製プロセスにおいて、取り扱いが楽なアクティブマトリクス型液晶表示デバイスの形態が望まれていた。また、信頼性上の点からも画素が液晶材、シール材等で保護されているのに対して、駆動回路は薄い酸化膜で覆われているのみであり、耐温性や汚染に対して弱くなっている。
【課題を解決するための手段】
【０００５】
上述の問題点を解消するために、本明細書で開示する発明の一つは、
アクティブマトリクス型液晶表示デバイスにおいて、前記アクティブマトリクス型液晶表示デバイスの画素薄膜トランジスタと前記画素の駆動回路薄膜トランジスタが同一の基板上に存在し、前記画素薄膜トランジスタと駆動回路薄膜トランジスタの双方が直接または薄膜を介して液晶材に接するように液晶封入が行われていることを特徴とする。
【０００６】
一般には、薄膜トランジスタは酸化珪素膜等でなる層間絶縁膜で覆われているので、この絶縁膜を介して、液晶に接することとなる。上記のような構成を採用することで、周辺駆動回路の薄膜トランジスタを実質的に液晶中に封入するとができる。即ち、周辺駆動回路の薄膜トランジスタを液晶で封止した状態とすることができる。
【０００７】
他の発明の構成は、
透光性を有する第１の基板上に、
マトリクス状に配置された薄膜トランジスタ回路と、
前記マトリクス回路に接続された薄膜トランジスタで構成された周辺駆動回路と、
を有する液晶パネル領域を複数組形成する工程と、
封止材でもって前記液晶パネル領域を複数に分割し透光性を有する第２の基板と前記第１の基板を所定の間隔で貼り合わせる工程と、
前記第１の基板と第２の基板の間に液晶を注入する工程と、
を有し、
前記周辺駆動回路の上面には液晶が存在しており、
前記一対の基板間には、前記周辺駆動回路に接続される集積回路を配置するための空隙が形成されていることを特徴とする。
【０００８】
上記構成を利用することのよって得られる具体的な構成の例を図２に示す。図２に示すのは、一対のガラス基板２０２間に液晶２０９を挟持したアクティブマトリクス型の液晶表示装置の概略の構成を示す断面図である。図２に示す構成においては、アクティブマトリクス回路の薄膜トランジスタ２０７と、この薄膜トランジスタ２０７を駆動するための周辺駆動回路の薄膜トランジスタ２０８と、この周辺駆動回路の薄膜トランジスタ２０８にビデオ信号や各種制御信号を送る集積回路（ＩＣ）２１１を有している。
【０００９】
図２に示す構成においては、周辺駆動回路の薄膜トランジスタ２０８の上面には、液晶が存在している。また、封止材２１０で封止された集積回路２１１は、一対のガラス基板２０２間に形成された空隙に配置されている。
【００１０】
また、図１には、一対のガラス基板を利用して複数の液晶パネルを形成する際の位置取りの例が示されている。図１に示す構成においては、封止材１０１によって、各液晶パネルに区分けが成されている。図１における封止材１０１は、図２における封止材２１０に相当する。
【００１１】
他の発明の構成は、
アクティブマトリクス型液晶表示デバイスにおいて、前記アクティブマトリクス型液晶表示デバイスの画素薄膜トランジスタと前記画素の駆動回路薄膜トランジスタが同一の基板上に存在し、前記駆動回路薄膜トランジスタを封止材によって封入したことを特徴とする。
【００１２】
上記構成の具体的な例を図３に示す。図３に示す構成においては、周辺駆動回路を構成する薄膜トランジスタ３０８が、封止材３１０によって封止された構成となっている。
【発明の効果】
【００１３】
上記のように、アクティブマトリクス型液晶表示デバイスの駆動回路薄膜トランジスタを封止材領域より内側に配置することにより、駆動回路薄膜トランジスタの耐温性や耐汚染性を向上させることができる。またアクティブマトリクス型液晶表示デバイスの小型化を計ることができる。また、画像信号線の短縮による電圧降下を低減させることができ、特性の向上を計ることができる。
【００１４】
また、１枚のガラス基板上に複数組のアクティブマトリクス表示用基板を形成し、パネル組の際に封止材によって複数に分割することで、同時に多数の液晶パネルを形成することができる。
【００１５】
また周辺駆動回路領域を液晶領域あるいは封止材が設けられた領域に配置することにより、周辺駆動回路領域が液晶あるいは封止材によって封止されることになり、水分の影響による信頼性の低下を防ぐことができる。
【００１６】
さらに周辺駆動回路に接続される制御用の集積回路を封止材中に配置することで、水分の影響による信頼性の低下を防ぐことができる。また、１対のガラス基板間に必要とする回路を配置することができるので、信頼性を高めることができるとともに、不要な凹凸等がないシンプルな外観を有した小型化された液晶表示装置を得ることができる。
【発明を実施するための最良の形態】
【００１７】
本発明のアクティブマトリクス型液晶表示デバイスの駆動回路のパネル組立工程中における損傷を最小限にし、信頼性上の問題を解決するには、前記アクティブマトリクス型液晶表示デバイスの駆動回路が直接触れられない形態であればよい。従って、図１に示すように前記アクティブマトリクス型液晶表示デバイスの周辺駆動回路領域１０３を液晶材中または封止材中に実装する。
【００１８】
図１に示す構成においては、１枚のガラス基板１０１上に４パネル分の基板を構成する例が示されている。図１に示される基板は、周辺駆動回路１０３と画素領域１０４とを同一のガラス基板上に集積化した構成を有している。画素領域１０４には、マトリクス状に配置された画素電極に少なくとも１つの薄膜トランジスタが接続された構成を有している。
【００１９】
図では各回路が形成されたガラス基板１０１が示されているのみであるが、実際にはそれに対向してガラス基板が配置されている。この図示しない対向したガラス基板には、対向電極が配置されている。
【００２０】
また、図１に示す構成においては、アクティブマトリクス型液晶表示パネルを一対のガラス基板から複数製造するために、封止材１０２で前記アクティブマトリクス型液晶表示デバイスを区分し、多面取りを実現している。このようにすることで、生産性の向上と信頼性の向上とを同時に実現することができる。
【００２１】
なお、図１においては、封止材１０２は同一の幅としているが、ガラス基板１０２を切断する領域には切りしろを設けるために、封止材１０２の幅を広くすると良い。例えば、図８に示すように、封止材８００において、液晶表示デバイスを区分している十字型の領域の幅を、ガラス基板１０２を縁取っている領域の２倍程度とすればよい。なお、図８において、図１と同一の符号は同一の部材を示している。
【００２２】
本発明は、周辺駆動回路領域を液晶が存在している領域に存在させる、あるいは封止材中に存在させることにより、周辺駆動回路領域が実質的に液晶材料や封止材料中に封止された状態とすることができる。そして、実装密度の高い周辺駆動回路領域に外部から水分が進入したりすることを防ぐことができる。また、１枚のガラス基板を利用して、複数の液晶パネルの位置取りを行う場合、各パネル基板間を封止材で仕切ることにより、高い信頼性でもって、複数の液晶表示パネルを同時に形成することができる。
【実施例】
【００２３】
〔実施例１〕  本発明によるアクティブマトリクス型液晶表示デバイスの断面図を図２に示す。アクティブマトリクス型液晶表示デバイスでは、ガラス基板２００には、画素薄膜トランジスタ２０７の上に透明電極２０４と配向膜２０５が付けられている。この状態のガラス基板２０２を薄膜トランジスタ基板と呼ぶ。薄膜トランジスタ基板は液晶材２０９に遠い方から偏光板２０１、ガラス基板２００の順で並んでいる。
【００２４】
また、他のガラス基板２０２をカラーフィルタ基板と呼ぶ。液晶材２０９に近い方から配向膜２０５、透明電極２０４、カラーフィルタ２０３、ガラス基板２０２、偏光板２０１と並んでいる。これら２枚のガラス基板２００と２０２との間隔を一定に保つために、ガラスまたは樹脂製のスペーサ２０６が液晶材２０９中に多数散布されている。
【００２５】
偏光板２０１は通過させる光の振動方向を限定するためのものであり、厚さ８０〜２１０μｍ程度のフィルタである。偏光板２０１の構造は図６のように、真中にＰＶＡ（ポリビニルアルコール）製の偏光フィルム６０４があり、さらにセルロース系の保護層６０３が付けられている。さらにその外側は液晶材に近い方には粘着層６０２と離型フィルム６０１、反対側には表面を保護する保護フィルム６０５が取りつけられている。その使用に際しては、離型フィルム６０１を剥がして、ガラス基板に粘着層６０２を張りつけて使用する。
【００２６】
配向膜２０５は液晶分子を一定方向に配列させためのものであり、電圧ＯＦＦ時に、液晶分子は配向膜２０５に刻まれた溝に入り込んで、一定方向に配列される。配向膜材料には、ポリイミドやポリアミド酸を溶媒に５〜１０重量％溶解させたものが用いられる。また、配向膜２０５の厚さは０．０５〜０．１μｍ程度で膜厚が均一であることが要求される。
【００２７】
液晶材２０９は、アクティブマトリクス型液晶表示デバイスの真中にあり、電圧がＯＮの場合には立ち、ＯＦＦの場合は捩れることにより、光の通過・遮断を制御するスイッチの役割を果たす。液晶材２０９の原料は、ベンゼン、トルエン等である。
【００２８】
カラーフィルタ２０３は、モノクロの液晶表示をカラー化するための色合成フィルタである。カラーフィルタ２０３はＲＧＢ（Red,Green,Blue）の３色から成り、画素薄膜トランジスタの１個とカラーフィルタ２０３の１個の色が重なるようになっている。
【００２９】
封止材２１０は２枚のガラス基板を貼り付ける接着剤の役割を果たす。封止材２１０の原料としては、シリコン、アクリル、エポキシ等がある。
【００３０】
画素薄膜トランジスタが液晶領域にあることは、従来のアクティブマトリクス型液晶表示デバイスと同様であるが、本発明では、従来封入の外にあった駆動回路薄膜トランジスタ２０８を液晶封入領域内に配置している。この液晶封入領域内に駆動回路を入れることは、以下のような利点を得ることができる。
１．耐汚染性の向上。
２．画素に接続される信号線の短縮による画質向上。
【００３１】
また、本実施例では駆動回路を液晶封入領域に入れるのみなるず、駆動回路を制御するマイクロプロセッサ２１１等の制御用集積回路を封入材の中にいれることによって、駆動回路と制御用集積回路との距離を小さく抑え、信号の不要ノイズを軽減する等の効果を得ることができる。
【００３２】
ここで、制御用集積回路を封入する場合、対向側の基板を一部厚みを薄くすることにより、実装し易くすることも行っている。制御用集積回路は封止領域に入れることによって、従来の構造と比較して、信頼性が向上される。またここでいう制御回路は、シリコン端結晶ウエハーを用いて形成された集積回路であり、その具体的な例として、メモリ、Ｉ／Ｏポート、その他各種制御回路、ビデオ信号を扱う回路、さらにはそれらの任意の組み合わせを有する集積回路を挙げることができる。勿論、これら集積回路は必要とする数でもって配置される。
【００３３】
また集積回路の配置方法は、ＣＯＧ（Chip On Glass ）で基板上に実装されることが望ましい。しかし、ワイヤボンディング形式で配線を形成しても、配線が封止材によって実質的に封止されるので、その信頼性は高いものとすることができる。
【００３４】
また、図には示されていないが、周辺駆動回路領域の上面には光を遮蔽するクロム膜やアルミ膜等の遮蔽膜を形成する必要がある。
【００３５】
また、図２における構成では、カラーフィルタ基板側のガラス基板２０２の一部を薄くし、その部分に集積回路２１１を配置している。これは、液晶が注入されるギャップが数μｍ程度にあるのに対して、集積回路２１１の厚さが数百μｍ程度あるからである。図２においては、上のカラーフィルタ基板側のガラス基板２０２側の一部を薄くしているが、薄膜トランジスタ基板側のガラス基板２０２の一部を薄くしてもよい。また両方のガラス基板２０２を薄くし、その部分に集積回路２１１を配置する構成としてもよい。
【００３６】
本実施例のアクティブマトリクス回路を得る作製工程について、図５を用いて説明する。図の左側に周辺駆動回路の薄膜トランジスタの作製工程を、右側にアクティブマトリクス回路の薄膜トランジスタの作製工程を、それぞれ示す。まず、石英基板またはガラス基板５０１上に、下地酸化膜５０２として厚さ１０００〜３０００Åの酸化珪素膜を形成する。この酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用いればよい。
【００３７】
次に、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスもしくは多結晶のシリコン膜を３００〜１５００Å、好ましくは５００〜１０００Å形成する。そして、５００℃以上、好ましくは、８００〜９５０℃の温度で熱アニールをおこない、シリコン膜を結晶化させる。熱アニールによって結晶化させたのち、光アニールをおこなって、さらに結晶性を高めてもよい。また、熱アニールによる結晶化の際に、特開平６−２４４１０３、同６−２４４１０４に記述されているように、ニッケル等のシリコンの結晶化を促進させる元素（触媒元素）を添加してもよい。
【００３８】
次にシリコン膜をエッチングして、島状の周辺駆動回路の薄膜トランジスタの活性層５０３、５０４と、マトリクス回路の薄膜トランジスタ（画素薄膜トランジスタ）の活性層５０５を形成する。活性層５０３はＰチャネル型薄膜トランジスタを構成するものであり、活性層５０４はＮチャネル型薄膜トランジスタを構成するものである。
【００３９】
更に、酸素雰囲気中でのスパッタ法によって、厚さ５００〜２０００Åの酸化珪素のゲイト絶縁膜５０６を形成する。ゲイト絶縁膜５０６の形成方法としては、プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法によって酸化珪素膜を形成する場合には、原料ガスとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ2 ）とモンシラン（ＳｉＨ4 ）を用いることが好ましい。
【００４０】
その後、厚さ２０００Å〜５μｍ、好ましくは２０００〜６０００Åの多結晶シリコン膜（導電性を高めるため微量の燐を含有する）をＬＰＣＶＤ法によって基板全面に形成する。そして、これをエッチングして、ゲイト電極５０７、５０８、５０９を形成する。（図５（Ａ））
【００４１】
その後、イオンドーピング法によって、全ての島状活性層５０３、５０４、５０５それぞれに、ゲイト電極５０７、５０８、５０９をマスクとして、自己整合的にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を注入する。ドーズ量は１×１０12〜５×１０13原子／ｃｍ2 する。この結果、弱いＮ型領域５１０、５１１、５１２が形成される。（図５（Ｂ））
【００４２】
次に、Ｐチャネル型薄膜トランジスタの活性層５０３を覆うフォトレジストのマスク５１３、および、画素薄膜トランジスタの活性層５０５のうち、ゲイト電極５０９に平行にゲイト電極５０９の端から３μｍ離れた部分までを覆うフォトレジストのマスク５１４を形成する。そして、再び、イオンドーピング法によって、活性層５０４、５０５にフォスフィンをドーピングガスとして燐を注入する。ドーズ量は１×１０14〜５×１０15原子／ｃｍ2 とする。この結果、強いＮ型領域（ソース／ドレイン）５１５、５１６が形成される。画素薄膜トランジスタの活性層５０５の弱いＮ型領域５１２のうち、マスク５１４に覆われていた領域５１７は今回のドーピングでは燐が注入されないので、弱いＮ型のままでとなる。（図５（Ｃ））
【００４３】
次に、Ｎチャネル型薄膜トランジスタの活性層５０４、５０５をフォトレジストのマスク５１８で覆い、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、イオンドーピング法により、活性層５０３に硼素を注入する。ドーズ量は５×１０14〜８×１０15原子／ｃｍ2 とする。このドーピングでは、硼素のドーズ量が図５（Ｃ）における燐のドーズ量を上回るため、先に形成されていた弱いＮ型領域５１０は強いＰ型領域５１９に反転する。以上のドーピングにより、強いＮ型領域（ソース／ドレイン）５１５、５１６、強いＰ型領域（ソース／ドレイン）５１９、弱いＮ型領域（低濃度不純物領域）５１７が形成される。本実施例においては、低濃度不純物領域５１７の幅ｘは、約３μｍとする。（図５（Ｄ））
【００４４】
その後、４５０〜８５０℃で０．５〜３時間の熱アニールを施すことにより、ドーピングによるダメージを回復せしめ、ドーピング不純物を活性化、シリコンの結晶性を回復させる。その後、全面に層間絶縁物５２０として、プラズマＣＶＤ法によって酸化珪素膜を厚さ３０００〜６０００Å形成する。層間絶縁物５２０は窒化珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。そして、層間絶縁物５２０をウェットエッチング法によってエッチングして、ソース／ドレインにコンタクトホールを形成する。
【００４５】
そして、スパッタ法によって、厚さ２０００〜６０００Åのチタン膜を形成し、これをエッチングして、周辺回路の電極・配線５２１、５２２、５２３、および画素薄膜トランジスタの電極・配線５２４、５２５を形成する。さらに、プラズマＣＶＤ法によって、厚さ１０００〜３０００Åの窒化珪素膜５２６をパッシベーション膜として形成し、これをエッチングして、画素薄膜トランジスタの電極５２５に達するコンタクトホールを形成する。最後に、スパッタ法で成膜した厚さ５００〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッチングして、画素電極５２７を形成する。このようにして、周辺論理回路とアクティブマトリクス回路を一体化して形成する。（図５（Ｅ））
【００４６】
本実施例のアクティブマトリクス型液晶表示デバイスの組立工程を以下に説明する。先ず、薄膜トランジスタ基板・カラーフィルタ基板は、各々表面処理に用いられたエッチング液レジスト剥離液等の各種薬品を十分に洗浄する。
【００４７】
次に配向膜をカラーフィルタ基板及び薄膜トランジスタ基板に付着させる。配向膜はある一定の溝が刻まれ、その溝に沿って液晶分子が均一に配列する。配向膜材料にはブチルセルソングかｎ−メチルピロリドンといった溶媒に、溶媒の約１０重量％のポリイミドを溶解したものを用いる。これをポリイミドワニスと呼ぶ。ポリイミドワニスはフレキソ印刷装置によって印刷する。
【００４８】
そして、薄膜トランジスタ基板・カラーフィルタ基板の両基板に付着した配向膜を加熱・硬化させる。これをベークと呼ぶ。ベークは最高使用温度約３００℃の熱風を送り加熱し、ポリイミドワニスを焼成・硬化させるものである。その次に、配向膜の付着したガラス基板表面を毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向に擦り、微細な溝を作るラビング工程を行う。
【００４９】
そして、薄膜トランジスタ基板もしくはカラーフィルタ基板のいずれかに、ポリマー系・ガラス系・シリカ系等の球のスペーサを散布する。スペーサ散布の方式としては純水・アルコール等の溶媒にスペーサを混ぜて、ガラス基板上に散布するウェット方式と、溶媒を一切使用せずスペーサを散布するドライ方式がある。
【００５０】
その次に、薄膜トランジスタ基板の外枠に封止材を塗布する。封止材塗布には、薄膜トランジスタ基板とカラーフィルタ基板を接着する役割と注入する液晶材が外部に流出するのを防ぐ目的がある。封止材の材料は、エポキシ樹脂とフェノール硬化剤をエチルセルソルブの溶媒に溶かしたものが使用される。封止材塗布後に２枚のガラス基板の貼り合わせを行う。方法は約１６０℃の高温プレスによって、約３時間で封止材を硬化する加熱硬化方式をとる。
【００５１】
そして、スクライバーを使用してガラス基板にパネルサイズの溝を刻み、ブレイカーを使用して基板の溝の真上からウレタン製の丸材をエアシリンダの圧力で落下させて、薄膜トランジスタ基板をパネルサイズに分断して多面取りを可能とする。
【００５２】
最後に、薄膜トランジスタ基板とカラーフィルタ基板を貼り合わせたアクティブマトリクス型液晶表示デバイスの液晶注入口より液晶材を入れて、液晶材注入後エポキシ系樹脂で液晶注入口を封止する。以上のようにして、アクティブマトリクス型液晶表示デバイスが組み立てられる。
【００５３】
〔実施例２〕  本発明によるアクティブマトリクス型液晶表示デバイスの断面図を図３に示す。図からも明らかなように、アクティブマトリクス型液晶表示デバイスを制御するマイクロプロセッサ３１１と、駆動回路薄膜トランジスタ３０８を封止材３１０で封入することで、駆動回路薄膜トランジスタ３０８を保護し、外部に剥き出しにならないようにしている。本実施例は封止材３１０で封入する回路量（駆動回路薄膜トランジスタ３０８）が異なる以外は、実施例１と構成及び作製工程は同じである。
【００５４】
〔実施例３〕  本実施例は、予備の周辺回路（冗長回路）を設けた構成に関する。図７に本実施例で示す液晶表示パネルの概略の上面図を示す。図７は上面から見た図であるので、ガラス基板７０１としては、１枚だけ示されている。しかし、実際にはガラス基板７０１と対となってもう１枚のガラス基板がガラス基板７０１に張り合わせてある。ガラス基板７０１には、周辺駆動回路領域７０３とマトリクス状に配置された画素領域７０４とが封止材７０２の内側に配置されている。封止材７０２の内側が液晶で充填されているわけであるから、周辺駆動回路領域７０３と画素領域７０４に配置された薄膜トランジスタは、その上面に液晶が存在している状態となっている。
【００５５】
また周辺駆動回路に接続される各種制御回路を構成する集積回路（ＩＣ）は封止材７０２内に配置され、丁度封止材７０２によってモールドされた状態となっている。
【００５６】
７０５で示されるのが、予備の周辺駆動回路の領域であり、７０３で示される領域に配置された周辺駆動回路に不良が発生した場合に利用される。７０６で示されるのは、外部との接続端子であり、この端子を介して、ビデオ信号や必要とする信号が回部から入力される。図７に示す液晶表示パネルは、一対のガラス基板間に必要とする回路が全て収められている。しかもそれら回路の全てが封止材または液晶によって封止ざれている状態となっているので、信頼性を極めて高いものとすることができる。
【００５７】
また、図面ではその寸法比が正確ではないが、周辺駆動回路の幅は数ミリ程度である。また封止材の幅も周辺駆動回路に接続される集積回路によってその幅が決まるとはいえ、その幅を数ｍｍ程度以下（集積回路を小さくできれば、１ｍｍ程度とすることができる）とすることができる。従って、実際に液晶表示が行われる領域の周囲に数ｍｍ〜１ｃｍ程度の縁が存在するだけで、しかも外部出力端子を除けば、外見上一対のガラス基板で構成されるという極めてシンプルな外観とすることができる。
【００５８】
以上示したような構成は、１対の大型のガラス基板を利用して複数組構成され、図１に示すように封止材によって分割される。こうして、複数の液晶パネルを同時に形成することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明によるアクティブマトリクス型液晶表示デバイスの概略図である。
【図２】実施例１におけるアクティブマトリクス型液晶表示デバイスの断面図である。
【図３】実施例２におけるアクティブマトリクス型液晶表示デバイスの断面図である。
【図４】従来のアクティブマトリクス型液晶表示デバイスの概略図である。
【図５】実施例１の薄膜トランジスタの作製工程の説明図である。
【図６】偏光板の構成図である。
【図７】実施例のアクティブマトリクス型液晶表示デバイスの概略図である。
【図８】本発明によるアクティブマトリクス型液晶表示デバイスの概略図である。
【符号の説明】
【００６０】
１０１、２００、２０２、３０２、４０１  ガラス基板
１０２、２１０、３１０、４０２          封止材
１０３、２０８、３０８、４０３          駆動回路薄膜トランジスタ
１０４、２０７、３０７、４０４          画素薄膜トランジスタ
２０１、３０１                          偏光板
２０３、３０３                          カラーフィルタ
２０４、３０４                          透明電極
２０５、３０５                          配向膜
２０６、３０６                          スペーサ
２０９、３０９                          液晶材
２１１、３１１                          マイクロプロセッサ
５０１                                  基板
５０２                                  下地膜（酸化珪素）
５０３〜５０５                          活性層（シリコン）
５０６                                  ゲイト絶縁膜（酸化珪素）
５０７〜５０９                          ゲイト電極・ゲイト線
５１０〜５１２                          弱いＮ型領域
５１３、５１４                          フォトレジストのマスク
５１５、５１６                          強いＮ型領域（ソース／ドレイン）５１７                                  低濃度不純物領域
５１８                                  フォトレジストのマスク
５１９                                  強いＰ型領域（ソース／ドレイン）５２０                                  層間絶縁物（酸化珪素）
５２１〜５２５                          金属配線・電極
５２６                                  パッシベーション膜（窒化珪素）
５２７                                  画素電極（ＩＴＯ）
【図１】
0003706867.tif 000002
【図２】
0003706867.tif 000003
【図３】
0003706867.tif 000004
【図４】
0003706867.tif 000005
【図５】
0003706867.tif 000006
【図６】
0003706867.tif 000007
【図７】
0003706867.tif 000008
【図８】
0003706867.tif 000009