(57)【特許請求の範囲】
【請求項１】
それぞれ所定のタイミングで光バースト信号を出力する複数の光加入者側装置（７−１〜７−ｎ）と、
一端が前記複数の光加入者側装置に接続された複数の加入者側光ファイバ（１３−１〜１３−ｎ）、
前記複数の加入者側光ファイバの他端にパッシィブ接続され前記複数の光加入者側装置が出力した光バースト信号をアダーして出力する光スターカプラ（１５）および
一端が前記光スターカプラに接続されたセンタ側光ファイバ（１４）
でなる複数チャンネルの光伝送路（１３−１〜１３−ｎ、１５，１４）と、
前記センタ側光ファイバの他端が接続され前記加入者側光ファイバから入力されアダーされた光バースト信号を電気バースト信号に変換して出力する光電気変換器（１０）、
前記光電気変換器が出力する変換された電気バースト信号を受けて前記電気バースト信号に含まれるクロック信号に同期したクロック信号を再生して出力するデジタルＰＬＬ（１２）および
前記光電気変換器の出力する変換された電気バースト信号と前記デジタルＰＬＬの出力する再生されたクロック信号とを受けて前記変換された電気バースト信号を前記再生されたクロック信号でリタイミングして出力するリタイミング回路（１１）
でなるセンタ側装置（８）と
を含む被側定システム（６）のビット誤りを測定するビット誤り測定装置であって、
クロック信号を発生するクロック源（３）と、
前記クロック信号を受けて前記被測定システムのビット誤りを測定するために各チャンネル毎に前記所定のタイミングでバースト試験信号（ＩＦ1 〜ＩＦn ）を発生し前記複数の光加入者側装置にそれぞれ出力するとともにバーストゲート信号をそれぞれ前記所定のタイミングで発生するデータ発生器（２）と、
前記リタイミング回路が出力するリタイミングされたバースト試験信号（ＩＦ1 ′〜ＩＦn ′）を前記デジタルＰＬＬ回路が出力する再生されたクロック信号によって書き込みかつ前記クロック源が出力するクロック信号によって読み出すＦＩＦＯメモリ（１７）と、
前記データ発生器が出力するバースト試験信号と同一内容のリファレンスバースト信号を出力するリファレンスデータ発生器（１８）と、
前記データ発生器が出力したバーストゲート信号によって指定された光伝送路を通過して前記ＦＩＦＯメモリから読み出されたバースト試験信号を前記リファレンスデータ発生器が出力したバースト試験信号と比較してビット誤りを検出するとともに、ビット誤りが所定の値より多いときは前記リファレンスデータ発生器を再起動させる誤り検出器（４）とを備え、もって、
バースト試験信号によって所望の光加入者側装置を指定して被測定システムのビット誤りを測定することを特徴とするビット誤り測定装置。
【請求項２】
前記データ発生器（２）が、各バースト試験信号に対応してバーストゲート信号を並列に出力し、前記誤り検出器（４）が前記並列に出力されたバーストゲート信号毎に誤り検出を並列に行うことを特徴とする請求項１に記載のビット誤り測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ビット誤り測定装置に関するもので、特にＰＯＮ（Passive Optical Network ）システムに適用するビット誤り測定装置に関するものである。
【０００２】
【従来の技術】
従来のビット誤り測定装置について図４を参照して説明する。
【０００３】
図４は、従来のビット誤り測定装置の構成を示すブロック図である。
【０００４】
ビット誤り測定装置１０１は、データ発生器１０２，クロック源１０３，リファレンスデータ発生器１１８，誤り検出器１０４および制御手段１０５で構成される。
【０００５】
データ発生器１０２は、被測定システム６に対してバースト試験信号を出力し、誤り検出器１０４は、被測定システム６を経由した前記バースト試験信号をリファレンスデータ発生器１１８から出力された前記バースト試験信号と比較して、被測定システム６で生じたビット誤りを測定する。
【０００６】
クロック源１０３は、データ発生器１０２，リファレンスデータ発生器１１８および誤り検出器１０４にクロック信号を出力し、制御手段１０５はＣＰＵ（中央処理装置）で構成されておりデータ発生器１０２およびリファレンスデータ発生器１１８から各種の試験信号を発生させるとともに、誤り検出器１０４の測定を支援する。
【０００７】
このビット誤り測定装置１０１の測定の対象である被測定システム６について説明する。この被測定システムは、ＰＯＮ（Passive Optical Network ）システムと言われる光通信システムである。
【０００８】
光加入者側装置７−１〜７−ｎは、加入者側光ファイバ１３−１〜１３−ｎの一端に接続され、センタ側装置８から送られて来た光信号を受信して、これを電気信号に変換し、その情報を抽出して利用する。また、発信したい情報が含まれた電気信号を光信号に変換して加入者側光ファイバ１３を通して送信する。
【０００９】
光スターカプラ１５は、複数のｎ個の光加入者側装置７−１〜７−ｎにそれぞれ接続されているｎ本の加入者側光ファイバ１３−１〜１３−ｎの他端からの光信号をアダーして１本にしてこれらをセンタ側光ファイバ１４に伝達する双方向性でパッシィブな光カプラである。これによってｎチャンネルの光伝送路が形成される。
【００１０】
センタ側装置８は、光電気変換器（Ｏ／Ｅ）１０、リタイミング回路１１およびデジタルＰＬＬ１２で構成される。光電気変換器１０は、センタ側光ファイバ１４から入力される光加入者側装置７−１〜７−ｎが送信する光信号を電気信号に変換する。デジタルＰＬＬ１２はデジタル回路で構成された位相同期発振器であり、光電気変換器１０から出力される電気信号からクロック源１０３のクロック信号成分に同期したクロック信号を再生して出力する。リタイミング回路１１は、光電気変換器１０の出力波形をデジタルＰＬＬ１２の出力する再生されたクロック信号でタイミングをとり、これに同期した波形に変換して出力する。
【００１１】
次に、図５および図６を参照して被測定システム６の動作を説明する。
【００１２】
図５は、被測定システム６の動作原理を説明するための図で、複数の光加入者側装置７−１〜７−ｎとセンタ側装置８との間で行う被測定システム６の光伝送方式が示されている。図６は被測定システムの光パッシィブ多重の動作を説明するための図で、各光加入者側装置７−１〜７−ｎが出力する上り信号が光スターカプラ１５で合成される様子が示されている。この光伝送方式は、センタ側装置８から複数の各光加入者側装置７−１〜７−ｎへ信号を伝送する下り信号と、複数の各光加入者側装置７−１〜７−ｎからセンタ側装置８へ信号を伝送する上り信号とを時間分割による多重化（ＴＣＭ：Time Compression Multiplexing ）により、１本の光ファイバで双方向に伝送する一心双方向多重伝送方式である。
【００１３】
下り信号のフレーム構成は次のとおりである。図５に示すように、各光加入者側装置７−１〜７−ｎへ伝送される情報（ＩＦ1 〜ＩＦn ）は加入者単位の独立した信号で、時間領域で多重化するＴＤＭ（Time Division Multiplexing）方式により各光加入者側装置７−１〜７−ｎ毎に順次連続した信号として送られてくる。この下り信号は、それぞれの信号（ＩＦ1 ，ＩＦ2 ，・・・，ＩＦn ）を識別するために、先頭にオーバヘッド（ＯＨ）と呼ばれるフレームを備えている。
【００１４】
この下り信号は、光スターカプラ１５で接続されている全ての光加入者側装置７−１〜７−ｎに送られる。オーバヘッド（ＯＨ）には、各光加入者側装置７−１〜７−ｎへ伝送する情報を含む信号（ＩＦ1 〜ＩＦn ）がどの位置に納められているかを示す符号が付されていて、それぞれの光加入者側装置７−１〜７−ｎは、このオーバヘッド（ＯＨ）から自分宛の信号の位置を読み取り、その位置に送られてきた情報を取り込む。
【００１５】
オーバヘッド（ＯＨ）には、さらに、各光加入者側装置７−１〜７−ｎが信号を送出するときの送出タイミングをそれぞれの光加入者側装置７−１〜７−ｎに伝達する情報（送出タイミング指定）が含まれている。
【００１６】
次に、上り信号について説明する。図５および図６に示すように光スターカプラ１５を用いたパッシィブ多重方式で、各光加入者側装置７−１〜７−ｎからの光信号の送出タイミングを指定して、時間領域で多重化するＴＤＭＡ（Time Division Multiple Access ）が用いられる。
【００１７】
各光加入者側装置７−１〜７−ｎは、送出する情報を時間領域で圧縮してバースト光信号とし、オーバヘッド（ＯＨ）で指定された送出タイミングで、これを送出する。それぞれの光加入者側装置７−１〜７−ｎから送出されたそれぞれの情報を含む信号（ＩＦ1 〜ＩＦn ）は光スターカプラ１５によりアダーされてセンタ側光ファイバ１４を経てセンタ側装置８に送られる。
【００１８】
この場合、それぞれの光加入者側装置７−１〜７−ｎからの光バースト信号（ＩＦ1 〜ＩＦn ）は、アダーされたときに重ならないように、送出タイミングが指定されている。
【００１９】
また、それぞれの光加入者側装置７−１〜７−ｎが送出する上り信号は、光レベル，位相ともまちまちなので、これらの再生に必要な基準クロック情報をプリアンブルとして各バースト信号（ＩＦ1 ，ＩＦ2 ，・・・，ＩＦn ）の先頭に入れてある。
【００２０】
このようなＰＯＮシステムにおけるビット誤りは、次のようにして測定する。データ発生器１０２は、誤り検出器１０４と共通なクロック源１０３からのクロック信号を受けて各光加入者側装置７−１〜７−ｎにビット誤りを試験するためのバースト試験信号（ＩＦ1 〜ＩＦn ）を送出する。各光加入者側装置７−１〜７−ｎから送出されたバースト試験信号は、光スターカプラ１５によりアダーされ図６の上り信号に示すごとくシリアルデータとしてセンタ側装置８に送られてくる。このシリアルデータは、チャンネル毎に各光加入者側装置７−１〜７−ｎから光スターカプラ１５までの加入者側光ファイバ１３−１〜１３−ｎの物理長ｌ1 〜ｌn が同一でないため遅延時間がそれぞれ異なりビット不連続な信号となる。そのため各光加入者側装置７−１〜７−ｎのそれぞれのビット誤りを測定するには各光加入者側装置毎（１チャンネル毎）に行う必要があった。すなわち第１の光加入者側装置７−１を測定する場合には、バーストゲート信号の位相を光加入者側装置７−１からの信号に対して最適な位相に調整するため、他の光加入者側装置７−２〜７−ｎの系の信号に対してはバーストゲート信号の位相が最適とならず、信号の取り出しができず、結果的に測定ができないという欠点があった。
【００２１】
【発明が解決しようとする課題】
本発明は、バーストゲート信号の位相を各チャンネル毎に調整することなくビット誤りの測定を行うことを可能にし、線路長が不揃いのために生じたビット不連続なバースト試験信号を、所望の光加入者側装置７−１〜７−ｎ単位で抽出し、ビット誤りを測定するものである。
【００２２】
【課題を解決するための手段】
本発明に係るビット誤り測定装置は、それぞれ所定のタイミングで光バースト信号を出力する複数の光加入者側装置７−１〜７−ｎと、一端が前記複数の光加入者側装置に接続された複数の加入者側光ファイバ１３−１〜１３−ｎ、前記複数の加入者側光ファイバの他端にパッシィブ接続され前記複数の光加入者側装置が出力した光バースト信号をアダーして出力する光スターカプラ１５および一端が前記光スターカプラに接続されたセンタ側光ファイバ１４でなる複数チャンネルの光伝送路１３−１〜１３−ｎ，１５，１４と、前記センタ側光ファイバの他端が接続され前記加入者側光ファイバから入力されアダーされた光バースト信号を電気バースト信号に変換して出力する光電気変換器１０、前記光電気変換器が出力する変換された電気バースト信号を受けて前記電気バースト信号に含まれるクロック信号に同期したクロック信号を再生して出力するデジタルＰＬＬ１２および前記光電気変換器の出力する変換された電気バースト信号と前記デジタルＰＬＬの出力する再生されたクロック信号とを受けて前記変換された電気バースト信号を前記再生されたクロック信号でリタイミングして出力するリタイミング回路１１でなるセンタ側装置８とを含む被測定システム６のビット誤りを測定するビット誤り測定装置であって、クロック信号を発生するクロック源３と、前記クロック信号を受けて前記被測定システムのビット誤りを測定するために各チャンネル毎に前記所定のタイミングでバースト試験信号（ＩＦ1 〜ＩＦn ）を発生し前記複数の光加入者側装置にそれぞれ出力するとともにバーストゲート信号をそれぞれ前記所定のタイミングで発生するデータ発生器２と、前記リタイミング回路が出力するリタイミングされたバースト試験信号（ＩＦ1 ′〜ＩＦn ′）を前記デジタルＰＬＬ回路が出力する再生されたクロック信号によって書き込みかつ前記クロック源が出力するクロック信号によって読み出すＦＩＦＯメモリ１７と、前記データ発生器が出力するバースト試験信号と同一内容のリファレンスバースト信号を出力するリファレンスデータ発生器１８と、前記データ発生器が出力したバーストゲート信号によって指定された光伝送路を通過して前記ＦＩＦＯメモリから読み出されたバースト試験信号を前記リファレンスデータ発生器が出力したバースト試験信号と比較してビット誤りを検出するとともにビット誤りが所定の値より多いときは前記リファレンスデータ発生器を再起動させる誤り検出器４とを備え、もって、バースト試験信号によって所望の光加入者側装置を指定して被測定システムのビット誤りを測定することを特徴とするものである。
【００２３】
また、本発明に係るビット誤り測定装置は、前記データ発生器２が、各バースト試験信号に対応してバーストゲート信号を並列に出力し、前記誤り検出器４が前記並列に出力されたバーストゲート信号毎に誤り検出を並列に行うことを特徴とするものである。
【００２４】
【発明の実施の形態】
被測定システムにおいて、各光加入者側装置から発信された光バースト信号は、各伝送路を経由して、センタ側装置に伝送されるが、各伝送路の物理長が異なるため遅延される時間が異なりビット不連続な信号となる。
【００２５】
本発明は、この各光加入者側装置にデータ発生器が出力するバースト試験信号を入力し、各光伝送路を通過してセンタ側で受信したビット不連続となったバースト試験信号をＦＩＦＯメモリに順次書き込み、これをデータ発生器が出力するクロック信号で読み出してビット連続のバースト試験信号に変換して、所望の光加入者側装置から各チャンネルの伝送路を経由してセンタ側装置が出力するバースト試験信号（以下「所望のチャンネルのデータ」という）を抜きとり、各光伝送路のビット誤りを測定する。
【００２６】
【実施例】
本発明の一実施例を図１ないし図３を用いて説明する。
【００２７】
図１は本発明のビット誤り測定装置の一実施例の構成を示すブロック図、図２は誤り試験器の構成を示すブロック図、図３は本発明のバースト試験信号その他のタイミングを示す図である。
【００２８】
図１において被測定システム６は図４の従来例と全く同じものなので、説明を省略する。
【００２９】
また、ビット誤り測定装置１については、データ発生器２はデータ発生器１０２に一部の機能が追加され、また、ＦＩＦＯメモリ１７が追加されたので、この構成を説明するが、これ以外は、図４の従来例と同じなので、説明を省略する。
【００３０】
データ発生器２は、バースト試験信号（ＩＦ1 ，ＩＦ2 ，ＩＦ3 ，・・・，ＩＦn ）を各光加入者側装置７−１〜７−ｎへ出力するほか、誤り検出器４に対してバーストゲート信号を出力する。このバーストゲート信号は、所望のチャンネルのデータを抽出するための信号で、各バースト試験信号に同期しており、遅延回路により必要な量だけ遅延されて出力される。その他の機能は図４のデータ発生器２と同じである。
【００３１】
ＦＩＦＯメモリ１７は、センタ側装置８のリタイミング回路１１が出力するリタイミングされたバースト試験信号（ＩＦ1 ′，ＩＦ2 ′，ＩＦ3 ′，・・・，ＩＦn ′）を、デジタルＰＬＬ１２が出力する再生されたクロック信号によって順次書き込み、先に入力されたものから順番に、クロック源３が出力するクロック信号によって読み出すことによって、ビット不連続な再生されたバースト試験信号（ＩＦ1 ′，ＩＦ2 ′，ＩＦ3 ′，・・・，ＩＦn ′）をビット連続なバースト試験信号（ＩＦ1 ″，ＩＦ2 ″，ＩＦ3 ″，・・・，ＩＦn ″）に変換して誤り検出器４に出力する。
【００３２】
リファレンスデータ発生器１８は、制御手段５からの指令によりリファレンスバースト信号を誤り検出器４に出力する。このリファレンスバースト信号の内容は、データ発生器２が出力するバースト試験信号の内容と同じものである。
【００３３】
誤り検出器４は、図２に示すとおり、ＡＮＤ回路４１，データ比較器４２および同期検出回路４３により構成されている。
【００３４】
ＡＮＤ回路４１は、バーストゲート信号によりＯＮ，ＯＦＦ制御され、ＦＩＦＯメモリ１７から出力されるバースト試験信号をＯＮ，ＯＦＦして、バーストゲート信号で指定されたチャンネルを通過したバースト試験信号をデータ比較器４２に入力する。データ比較器４２は、このバースト試験信号をリファレンスデータ発生器１８からのリファレンスバースト信号と各ビット毎に比較してエラー信号を出力する。同期検出回路４３はＭビットのバースト試験信号に対して所定のＮビット以上の誤りが含まれているときは、リファレンスデータ発生器１８に同期再起動制御信号を出力する。
【００３５】
次に、本発明の一実施例の動作を図１ないし図３を参照して説明する。
データ発生器２は、各出力端子＃１，＃２，＃３，・・・＃ｎから、図３の（ａ1 ），（ａ2 ），（ａ3 ），・・・，（ａn ）に示すバースト試験信号ＩＦ1 ，ＩＦ2 ，ＩＦ3 ，・・・，ＩＦn を出力する。これらのバースト試験信号はそれぞれ対応する光加入者側装置７−１，７−２，７−３，・・・，７−ｎに入力され、光バースト信号に変換されて、加入者側光ファイバ１３−１，１３−２，１３−３，・・・，１３−ｎにそれぞれ出力され、光スターカプラ１５でパッシィブにアダーされて、センタ側光ファイバ１４を経てセンタ側装置８に入力される。
【００３６】
図３の（ｂ）はアダー信号で、パッシィブにアダーされてセンタ側装置８に入力されるバースト試験信号を示す。一般に、バースト毎の振幅（光のピークパワー）は異なるが、ここでは同一レベルとしておく。
【００３７】
ｔ1 ，ｔ2 ，ｔ3 ，・・・，ｔn は各チャンネル毎のバースト試験信号に生じた時間遅れで、それぞれの時間遅れが異なるのは、各加入者側光ファイバ１３−１，１３−２，１３−３，・・・，１３−ｎの物理長ｌ1 ，ｌ2 ，ｌ3 ，・・・，ｌn がそれぞれ異なるためである。
【００３８】
このバースト試験信号（ＩＦ1 〜ＩＦn ）は、センタ側装置８の光電気変換器１０で電気信号に変換されてリタイミング回路１１およびデジタルＰＬＬ１２に入力される。デジタルＰＬＬ１２は入力されたバースト試験信号の先頭部分のプリアンブルデータからクロック信号を再生し、この再生したクロック信号を各光加入者側装置７−１〜７−ｎ毎に出力する。リタイミング回路１１は、光電気変換器１０で電気信号に変換された各光加入者側装置７−１〜７−ｎのバースト試験信号（ＩＦ1 ′〜ＩＦn ′）を、それぞれ対応する再生されたクロック信号でタイミングをとって出力する。
【００３９】
ビット誤り測定装置１のＦＩＦＯメモリ１７は、リタイミング回路１１が出力したバースト試験信号（ＩＦ1 ′〜ＩＦn ′）を、デジタルＰＬＬ１２が出力する再生されたタイミング信号で順次書き込む。ＦＩＦＯメモリ１７に書き込まれたバースト試験信号（ＩＦ1 ′〜ＩＦn ′）はクロック源３のクロック信号によって読み出され、ＡＮＤ回路４１に入力され、データ発生器２が出力するバーストゲート信号で指定されたチャンネルのバースト試験信号だけが通過する。このバースト試験信号は、ＦＩＦＯメモリ１７に入力されるときはビット不連続なデータであるが、クロック源３のクロック信号によって読み出されるときにはビット連続のデータに変換されている。
【００４０】
データ比較器４２は、ＦＩＦＯメモリ１７から読み出されたバースト試験信号を、リファレンスデータ発生器１８から出力されたリファレンスバースト信号と比較して、各チャンネル毎に発生したビット誤りを測定する。
【００４１】
同期検出回路４３は、データ比較器４２の出力を受けて、Ｍビットのリファレンスバースト信号のうちビット誤りがＮビット以上であるときに同期はずれと判断し、リファレンスデータ発生器１８を再起動させる同期制御信号を出力して同期させる。
【００４２】
このようにして、各伝送路を通過したバースト試験信号はビット不連続なデータであるが、前述したとおりＦＩＦＯメモリ１７を経由することでビット連続なデータに変換されているため、各チャンネル毎にバーストゲート信号の位相を変える必要がなく誤り検出器４における誤り検出を容易に行うことができる。なお、この比較はバースト試験信号（ＩＦ1 〜ＩＦn ）のうちデータ発生器２が出力したバーストゲート信号で所望のチャンネルを指定して行うことができる。
【００４３】
制御手段５は、データ発生器２、リファレンスデータ発生器１８および誤り検出器４を制御して次のことを行わせる。
【００４４】
データ発生器２が出力するバースト試験信号およびリファレンスデータ発生器１８が出力するリファレンスバースト信号を設定し、または変更するほかバーストゲート信号を設定して、測定する伝送路を指定する。
【００４５】
また、誤り検出器４がバースト試験信号をリファレンスバースト信号と比較するときタイミング関係を調整し、各種のデータ処理を行う。
【００４６】
なお、バーストゲート信号を各バースト試験信号毎に（各チャンネル毎に）並列に出力して、誤り検出の並列処理を行うことができる。
【００４７】
【発明の効果】
以上詳細に説明したとおり、本発明のビット誤り測定装置は、被測定システムを通過してきたビット不連続なバースト試験信号を、ＦＩＦＯメモリに書き込み、データ発生器のタイミング信号で読み出すことによりビット連続なバースト試験信号に変換した後ビット誤りを測定するようにしたので、誤り測定が容易に行えるほか、バーストゲート信号の位相をチャンネル毎に調整することなく所望のチャンネルの伝送路を指定してビット誤りを測定することができる。
【００４８】
また、本発明は誤り検出を並列処理するので、複数の光加入者側装置のビット誤りをほとんど同時に測定することができる。
【図面の簡単な説明】
【図１】本発明のビット誤り測定装置の一実施例の構成を示すブロック図である。
【図２】誤り検出器の構成を示すブロック図である。
【図３】本発明のバースト試験信号その他のタイミングを示す図である。
【図４】従来のビット誤り測定装置の構成を示すブロック図である。
【図５】被測定システムの動作原理を説明するための図である。
【図６】被測定システムの光パッシィブ多重の動作を説明するための図である。
【符号の説明】
１  ビット誤り測定装置
２  データ発生器
３  クロック源
４  誤り検出器
５  制御手段
６  被測定システム
７−１〜７−ｎ  光加入者側装置
８  センタ側装置
１０  光電気変換器
１１  リタイミング回路
１２  デジタルＰＬＬ
１３−１〜１３−ｎ  加入者側光ファイバ
１４  センタ側光ファイバ
１５  光スターカプラ
１７  ＦＩＦＯメモリ
１８  リファレンスデータ発生器
４１  ＡＮＤ回路
４２  データ比較器
４３  同期検出回路
【図１】
0003696353.tif 000002
【図２】
0003696353.tif 000003
【図３】
0003696353.tif 000004
【図４】
0003696353.tif 000005
【図５】
0003696353.tif 000006
【図６】
0003696353.tif 000007