(57)【特許請求の範囲】
【請求項１】
ＩＩＩ−Ｖ族半導体構造を形成する方法であって：
主要面を有するＩＩＩ−Ｖ族半導体物質（１０）を用意する段階；
前記ＩＩＩ−Ｖ族半導体物質（１０）の主要面上に第１窒化シリコン層（１２）を形成する段階；
前記第１窒化シリコン層（１２）上に、アルミニウムを含む第１誘電体層（１３）を形成する段階；
前記第１誘電体層（１３）上にシリコンおよび酸素を含む第２誘電体層（１４）を形成する段階；
フッ素をベースとした反応性イオン・エッチングを用いて活性領域（１５）から前記第２誘電体層（１４）の一部を除去する段階であって、前記第１誘電体層は前記活性領域（１５）を前記第２誘電体層を除去する間の損傷から保護する、段階；
前記ＩＩＩ−Ｖ族半導体物質（１０）の前記主要面の前記活性領域（１５）から前記第１誘電体層（１３）の一部を除去する段階；
前記活性領域（１５）から前記第１窒化シリコン層（１２）の一部を除去する段階；
前記活性領域（１５）から前記第１窒化シリコン層（１２）の一部を除去する前に、前記ＩＩＩ−Ｖ族半導体物質（１０）の前記活性領域（１５）にチャネル領域（１６）を形成する段階；
前記活性領域（１５）内の前記ＩＩＩ−Ｖ族半導体物質（１０）の一部にゲート層（１８）を形成する段階；
第２窒化シリコン層（２０）を前記半導体物質（１０）、前記ゲート層（１８）および前記第２誘電体層（１４）上に形成する段階；
アルミニウムを含む第３誘電体層（２２）を前記第２窒化シリコン層（２０）上に形成する段階；
シリコンおよび酸素から成る第４誘電体層（２４）を前記第３誘電体層（２２）上に形成する段階；
前記第４誘電体層（２４）の一部および前記第３誘電体層（２２）の一部を除去し、前記ゲート層（１８）に隣接して、少なくとも側壁スペーサを形成する段階；
前記ＩＩＩ−Ｖ族半導体物質（１０）にソースおよびドレイン領域（３０）を形成する段階；および
前記ソースおよびドレイン領域（３０）から前記第２窒化シリコン層（２０）の一部を除去する段階；
から成ることを特徴とする方法。
【請求項２】
前記第１誘電体層（１３）を除去する段階が、水酸化アンモニウム溶液を用いて前記第１誘電体層（１３）を除去することからなる請求項１記載の方法。
【請求項３】
前記第１誘電体層（１３）を除去する段階は、前記第２誘電体層（１４）を除去する段階の後でかつ前記第１誘電体層（１３）を除去する段階の前に、前記ＩＩＩ−Ｖ族半導体構造を５００℃を越える温度に曝さないで達成されることを特徴とする請求項１記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般的に、半導体素子に関し、更に特定すれば、ガリウム砒素半導体素子およびアルミニウムを含む絶縁体層を用いる製造方法に関するものであるが、これのみに限定される訳ではない。
【０００２】
【従来の技術】
ガリウム砒素半導体物質の表面を保護するためには、典型的に、窒化シリコン層およびこの窒化シリコン層上に配される二酸化シリコン層が用いられる。二酸化シリコン層を部分的に除去するには、高出力反応性イオン・エッチングが用いられる。素子の外形寸法が縮小されるに連れて、下層の窒化シリコン層をエッチングすることなく、ウエハ全体を通して均一に二酸化シリコン層のエッチングを行うのは困難となっている。この困難のために、反応性イオン・エッチングによるガリウム砒素表面の損傷が起きる結果となっている。このガリウム砒素表面への損傷の結果、素子の歩留り、電気的特性、および半導体素子性能の低下が生じる。
【０００３】
【発明が解決しようとする課題】
したがって、イオン・エッチングによる損傷を受けないガリウム砒素素子の製造を可能とする製造工程を有することが望ましい。
【０００４】
【課題を解決するための手段】
本発明は、シリコンおよび酸素を含む上層の誘電体層の（高出力）反応性イオン・エッチング（ＲＩＥ）から、半導体表面を保護するために、エッチ・ストップ層としてアルミニウムを含む誘電体層を用いることによって、ＩＩＩ−Ｖ族半導体素子の形成を可能にする。このアルミニウムを含む誘電体層を用いないと、ウエハ全体でエッチング速度（ｅｔｃｈ  ｒａｔｅ）が均一でないために、半導体部質の表面は、高出力ＲＩＥに晒されることになる。半導体物質を高出力ＲＩＥに露出すると、半導体物質に電気的に活性のある欠陥（ｅｌｅｃｔｒｉｃａｌｌｙ  ａｃｔｉｖｅ  ｄｅｆｅｃｔｓ）を生じる原因となる。後述するが、本発明は、半導体物質の高出力ＲＩＥへの露出を防止することによって、小型のＩＩＩ−Ｖ族半導体素子の製造を可能にするものである。
【０００５】
【実施例】
図１は、本発明の一実施例を示す拡大断面図である。ここに示されているのは、ＩＩＩ−Ｖ族化合物を含む半導体物質１０である。好ましくは、半導体物質１０はガリウム砒素（ＧａＡｓ）を含む。まず、窒化シリコン層１２を半導体物質１０の表面に形成し、半導体物質１０のガス放出（ｏｕｔｇａｓｓｉｎｇ）を防止する。ガス放出を防止する他の誘電体層を用いてもよい。窒化シリコン層１２は、当業者において周知の従来手段を用いて形成することができ、以降の処理中にＩＩＩ−Ｖ族半導体物質の表面を保護するために、約１００ないし１０００オングストロームの厚さを有することが好ましい。
【０００６】
次に、アルミニウムを含む誘電体層１３を、窒化シリコン層１２上に形成する。誘電体層１３は、例えば窒化アルミニウムまたは酸化アルミニウムから構成することができる。誘電体層１３は、アルゴンおよび窒素または酸素ガスを用いた、アルミニウムの反応性スパッタリングによって形成することが好ましい。金属−有機化学蒸着法（ＭＯＣＶＤ：ｍｅｔａｌ−ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）のような他の処理を用いてもよい。誘電体層１３の厚さは、好ましくは、約１００ないし１０００オングストロームである。厚さの下限は、薄層化に伴うピンホールの形成によって誘電体層１３がそのエッチ・ストップ特性を失うことを回避する必要性から制約を受け、一方上限は、誘電体層１３のアンダーカットのための寸法制御の損失による制約を受ける。最も好ましくは、誘電体層１３の厚さは、そのエッチ・ストップ特性およびエッチングの軽減の最適化を図るために、約３００ないし５００オングストロームの範囲である。誘電体層１３は犠牲エッチ・ストップ層として作用するが、これについては以下で詳細に説明する。
【０００７】
誘電体層１３が窒化シリコン層１２を覆っている（ｃａｐ）ので、窒化シリコン層１２を水素および水分がない状態にする必要がある。そうしないと、誘電体層１３が水素および水分の放出を阻止し、窒化シリコン層１２のひび割れ（ｃｒａｃｋ）を生ずる結果となる。
【０００８】
次に、誘電体層１３上に、シリコンおよび酸素を含む誘電体層１４を形成する。好適実施例では、二酸化シリコン（ＳｉＯ２）が半導体製造に広く用いられているために、これで誘電体層１４を構成しているが、例えば、酸化窒化シリコン（ｓｉｌｉｃｏｎ  ｏｘｙｎｉｔｒｉｄｅ）（ＳｉＯｘＮｙ）を用いてもよい。誘電体層１４は、プラズマ・エンハンス化学蒸着法のような典型的な蒸着処理を用いて形成することができる。誘電体層１４の厚さは、次のイオン注入処理のマスクとして働くように、約１０００ないし７０００オングストロームであることが好ましい。
【０００９】
次に、誘電体層１４と誘電体層１３の一部を除去して、活性領域１５上に開口を形成する。これは、半導体素子の活性部分を形成すべき、半導体物質１０内の領域である。
【００１０】
誘電体層１４および誘電体層１３を除去する方法は、本発明の重要な特徴である。まず、フッ素をべースとしたプラズマ（ｆｌｏｕｒｉｎｅ  ｂａｓｅｄ  ｐｌａｓｍａ）による反応性イオン・エッチングを用いて、誘電体層１４を除去する。典型的なフッ素をベースとしたプラズマには、Ｃ２Ｆ６，  ＳＦ６，  ＮＦ３，  ＣＦ４，  およびＣＨＦ３が含まれる。好ましくは、エッチングすべき層の側壁の傾斜の制御性の観点から、フッ化炭素をベースとしたプラズマを用いる。
【００１１】
フッ素をベースとしたプラズマは、アルミニウムを含む誘電体層１３をエッチングしないことを指摘するのは重要である。これが重要なのは、誘電体層１４のエッチングに用いられる高出力ＲＩＥから半導体物質１０の表面を完全に保護することができるからである。実際の素子の製造では、ウエハ全体にわたるエッチング速度の非均一性、エッチング速度の日毎の変動、エッチングすべき蒸着済み膜（ａｓ−ｄｅｐｏｓｉｔｅｄ  ｆｉｌｍ）の厚さのばらつきを許容するために、ある程度のオーバエッチング（ｏｖｅｒｅｔｃｈ）は必要である。本発明の誘電体層１３は、フッ素をベースとしたプラズマに対しては無限のエッチ・ストップとなるので、誘電体層１４の蒸着およびエッチングの間に起こる処理の変動全てを緩衝（ｂｕｆｆｅｒ）する。したがって、ＩＩＩ−Ｖ族半導体素子を製造する処理において誘電体層１３を用いることにより、処理はより簡素化されると共に、エッチング機器の形式、ウエハの直径、およびフォトリソグラフ用マスクの密度等に依存せずに、広い処理範囲で製造が可能となる。
【００１２】
次に、好ましくは水酸化アンモニウム溶液（ａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ  ｓｏｌｕｔｉｏｎ）（ＮＨ４０Ｈ）を用いて、誘電体層１３を除去する。最も好ましくは、この溶液をおよそＮＨ４ＯＨ：Ｈ２Ｏ  （１：１０）  の比率とし、約２０ないし４０℃の温度で用いることである。他の湿式化学品（ｗｅｔ  ｃｈｅｍｉｓｔｒｉｅｓ）にも適したものがあるが、希釈水酸化アンモニウムは再現可能なエッチング速度が維持され、ガリウム砒素と適合性がある（ｃｏｍｐａｔｉｂｌｅ）ので、これが好ましい。後に行われる処理によって除去される誘電体層１３の一部は、誘電体層１３が高温（約５００℃より高い温度）に晒される段階の前に除去することが重要である。誘電体層１３を高温に晒した後は、それを除去することが困難となることが発見されている。このことは、過去に他者が公表したことに反する。
【００１３】
誘電体層１３をフッ素をベースとしたプラズマに晒すと、少量のフッ化アルミニウム（ａｌｕｍｉｎｕｍ  ｆｌｕｏｒｉｄｅ）層が、誘電体層１３の表面上に形成され、このフッ化アルミニウム層を高温に晒すと、フッ化アルミニウム層の化学的性質を変化させる反応が生じ、公知のエッチング剤による除去が不可能になる。本発明は、誘電体層１３が、除去前に高温段階に晒されることを回避することによって誘電体層１３を犠牲層として利用するものである。
【００１４】
図１は、誘電体層１３および誘電体層１４が半導体物質１０の活性領域１５を提供するようにパターン化された後の構造を示す。さらに公知の技術を用いて、半導体物質１０の活性領域１５にチャネル領域１６を形成する。典型的に、窒化シリコン層１２を通じて、シリコン不純物のイオン注入を行う。
【００１５】
図２は、更に処理が進んだ状態における図１の構造を示す。まず活性領域１５上の窒化シリコン層１２の露出部分を除去する。この除去は低出力のフッ素をベースとしたプラズマを用いることにより行う。好適なプラズマは、１００ないし２００ワットの出力を用いたＳＦ６からなるが、この低温で使用に適した他のエッチング剤を用いてもよい。低出力プラズマを用いて、チャネル領域１６における半導体物質１０の表面に損傷を与えないようにすることは重要である。表面の損傷は、どのようなものであれ、電気的に活性な欠陥を残すか或いは生じることになり、その結果高いダイオード理想度（ｄｉｏｄｅ  ｉｄｅａｌｉｔｙ  ｆａｃｔｏｒ）や低いショットキ・バリア高さ（Ｓｃｈｏｔｔｋｙ  ｂａｒｒｉｅｒ  ｈｅｉｇｈｔ）のような、理想的なダイオード特性から逸脱することになる。
窒化シリコン層１２の除去後、ゲート層１８およびハードマスキング層１９を形成し、活性領域１５の一部上をパターン化する。従来のフォトリソグラフ技術およびエッチング技術を用いて、ゲート層１８およびハードマスキング層１９を形成する。ゲート層１８は、好ましくは耐熱金属またはチタニウム−タングステン−窒化物、タングステン−シリコン、タングステン−窒化物、タングステン−シリコン−窒化物などのような金属からなる。ハードマスキング層１９は、二酸化シリコンの絶縁体層のような物質を含む。ハードマスキング層１９は任意でり、この構造はハードマスキング層１９を用いなくても製造できるが、本素子の製造性を改良するためには好適である。
【００１６】
次に、誘電体層１４、半導体物質１０の露出面、ゲート層１８およびハードマスキング１層１９を含む素子の表面上に窒化シリコン層２０を形成する。次にアルミニウムを含む絶縁体層２２を誘電体層２０上に形成し、誘電体層２４を絶縁体層２２上に形成する。層２０・２２・２４を上述の層１２・１３・１４と同様に形成する。誘電体層２４および絶縁体層２２を上述のように側壁スペーサを形成するためにエッチングする。側壁スペーサを素子の全垂直側壁に形成するが、図面の都合上層１２・１３・１４の側壁上には示さない。
図４は、更に処理が進んだ状態における図３の構造を示す。ソースおよびドレイン領域３０をチャネル領域１６に重ね合わせるように半導体物質１０の一部に形成する。ソースおよびドレイン領域３０の構成は従来技術であり、イオン注入または他の技術で行うことができる。
【００１７】
図５は、更に処理が進んだ状態における図４の構造を示す。二酸化シリコン層３２を全構成物の表面上に形成する。次に二酸化シリコン層３２の一部を、緩衝フッ化水素酸（ｂｕｆｆｅｒｅｄ  ｈｙｄｒｏｆｌｕｏｒｉｃ  ａｃｉｄ）を用いた湿性エッチング処理で除去する。その後窒化シリコン層１２をエッチングするために、上述のエッチング処理を用いてソースおよびドレイン領域３０上の窒化シリコン層２０の一部を除去する。オーム金属層４０を蒸着し、剥離技術（ｌｉｆｔ−ｏｆｆ  ｔｅｃｈｎｉｑｕｅ）を用いてソースおよびドレイン領域３０に電気的接続を形成する。オーム金属層４０は、例えば金−ゲルマニウム−ニッケル（ＡｕＧｅＮｉ）、ニッケル−ゲルマニウム−タングステン窒化物（ＮｉＧｅＷＮ）またはニッケル−ゲルマニウム−タングステン（ＮｉＧｅＷ）を含む。本実施例では、ハードマスキング層１９は必要ではない。他の例では、図６に示すように窒化シリコン層２０の露出部分を除去し、オーム金属層４０を蒸着し、ソースおよびドレイン領域３０上にオーム金属層４０をパターン化するようにエッチングしてオーム金属層４０を形成することもできる。この実施例では、ミスアライメントによるオーム金属層４０とゲート層１８との機械的接触の可能性を防ぐために、ハードマスキング層１９を使用することが望ましい。
【図面の簡単な説明】
【図１】製造開始段階における、本発明の実施例の拡大断面図を示す。
【図２】処理の進行に沿って、本発明の実施例を示す。
【図３】処理の進行に沿って、本発明の実施例を示す。
【図４】処理の進行に沿って、本発明の実施例を示す。
【図５】処理の進行に沿って、本発明の実施例を示す。
【図６】処理のさらに進行した、本発明の実施例を示す。
【符号の説明】
１０  半導体物質
１５  活性領域
１６  チャネル領域
１８  ゲート層
１９  ハードマスキング層
２０  窒化シリコン層
２２、２４  誘電体層
３０  ドレイン領域
４０  オーム金属層
【図１】
0003621752.tif 000002
【図２】
0003621752.tif 000003
【図３】
0003621752.tif 000004
【図４】
0003621752.tif 000005
【図５】
0003621752.tif 000006
【図６】
0003621752.tif 000007