(57)【特許請求の範囲】
【請求項１】
平面上に配列された複数の画素を有し、光学系を介して撮像した画像データを画素単位で出力するカラー撮像素子と、
上記カラー撮像素子から出力された撮像画面より少なくとも１画面以前の画像データに基づいてホワイトバランス処理を行う第１ホワイトバランス処理手段と、
上記第１ホワイトバランス処理手段の出力信号の少なくとも１画面分を蓄える記憶手段と、
上記記憶手段の入力側に配置され被写体に関わる色情報を検波するホワイトバランス検波手段と、
上記記憶手段の出力信号に基づいてホワイトバランス処理を行う第２ホワイトバランス処理手段と、  上記第１ホワイトバランス処理手段と第２ホワイトバランス処理手段の処理結果を選択する選択手段と、  上記ホワイトバランス検波手段によって得られたホワイトバランス検波値に基づいて色毎の補正係数を算出するとともに、上記各手段の動作タイミングを設定する制御手段と、を備えた撮像装置。
【請求項２】
上記第１ホワイトバランス処理手段は、撮像動作の確認時と撮像動作が連続する高速撮像時や動画記録時に用いることを特徴とする請求項１記載の撮像装置。
【請求項３】
上記第２ホワイトバランス処理手段は、撮像記録時と静止画記録時に用いることを特徴とする請求項１記載の撮像装置。
【請求項４】
上記第２ホワイトバランス処理手段は、ストロボ使用時に用いることを特徴とする請求項１記載の撮像装置。
【請求項５】
上記第１ホワイトバランス処理手段と、第２ホワイトバランス処理手段の演算精度を異ならせたことを特徴とする請求項１から請求項３のうちのいずれか１項記載の撮像装置。
【請求項６】
上記ホワイトバランス検波手段は、検波域指定手段を有することを特徴とする請求項１から請求項４のうちのいずれか１項記載の撮像装置。
【請求項７】
上記記憶手段は、ホワイトバランス補正係数を画像データとともに記憶することを特徴とする請求項１から請求項５のうちのいずれか１項記載の撮像装置。
【請求項８】
上記記憶手段は、複数の画面を記録する容量を有し、前記各画面に対応するホワイトバランス補正係数を記憶することを特徴とする請求項１から請求項５のうちのいずれか１項記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、被写体からの光を電気信号に変換し撮像処理を行うデジタルカメラやデジタルビデオカメラ、顕微鏡等に適応される撮像装置に関するものである。
【０００２】
【従来の技術】
ＣＣＤ等の固体撮像素子を用いて、光を電気信号に変換し、デジタル信号として信号処理し撮像する撮像装置は、通信との親和性や使用者が自在に画像データを加工できる等の理由により急速に普及している。デジタルカメラでは使用者が簡単に高画質な撮像ができるように、オートホワイトバランス（以下、ＡＷＢと略す）の自動制御機能を備えているものが多い。
【０００３】
上記ＡＷＢは、光源等の変化に対して被写体の色信号を積算して、それぞれの色の相関をとりホワイトバランス（以下、ＷＢと略す）をとるように自動補正するものである。従来技術として特開平１１−２６１９４９号公報に示された図１２のような装置がある。
【０００４】
図１３は説明を簡略にするために一回路を抜粋したものである。図１３において、１０１は撮像レンズ、１０２は絞り・シャッタ、１０３はＣＣＤ等の撮像素子、１０４はＣＤＳ・アンプ、１０５はＡ／Ｄコンバータ、１０６はメモリ（フイールドメモリ）、１０７は切り換えスイッチ、１０８はクランプ回路、１０９はＷＢ回路、１１０はＹＣ分離回路、１１１は色処理回路、１１２は輝度処理回路、１１３は色温度検出回路である。
【０００５】
撮像レンズ１０１によって集光された光束は、絞り・シャッタ１０２によって適切な露光量とされ、撮像素子１０３上に結像される。撮像素子１０３から出力された画像データはＣＤＳ・アンプ１０４により雑音が除去され、Ａ／Ｄコンバータ１０５に入力される。Ａ／Ｄコンバータ１０５により量子化された画像データは、メモリ１０６に書込まれると同時に、切換えスイッチ１０７のａ側接点を経てクランプ回路１０８によってさらに雑音が除去される。このクランプ回路１０８の出力はＷＢ回路１０９を通るが、この時は回路内回路のホワイトバランス係数レジスタが初期値になっているため、ホワイトバランス処理は行われない。
【０００６】
ついで、ＷＢ回路１０９の出力はＹＣ分離回路１１０により輝度信号と色信号に分割され、色処理回路１１１の中間で生成される色差信号が、画像が撮影された時の光源の色温度情報を検出するための色温度検出回路１１３に入力される。色温度検出回路１１３は色差信号を積分しＣＰＵ（図示せず）が読取り演算することでＷＢ補正係数が算出される。この係数はＷＢ回路１０９に設定される。
【０００７】
次に、スイッチ１０７がｂ側接点に接続されることにより、メモリ１０６より画像データが読み出される。この読出された画像データは、クランプ回路１０８を経てＷＢ回路１０９に送られ、上記設定されたＷＢ補正係数に従って色フィルタ毎に補正され、ホワイトバランスを行っている。
【０００８】
【発明が解決しようとする課題】
従来の撮像装置は以上のように構成されているので、画像データをメモリ１０６に一旦収納し、その後、ＷＢ制御のために色温度検出回路１１３による積分結果からＷＢ補正係数を算出し、再びメモリから画像データを読出すことでＷＢ処理を行っていた。このため、撮像動作と色温度検出を同時に行うことが出来ないため、撮像動作とＡＷＢ処理が同時に行えなかった。これにより、撮影間隔（フィールドレート）が低下し、表示速度が遅くなったり、高速連写や動画の撮像時には対応が困難であった。さらに、メモリ動作のための消費電力が増加し携行時のバッテリー消費が著しいという課題があった。
【０００９】
この発明は上記のような課題を解消するためになされたもので、静止画や高速連写、動画などの様々な撮像モードにおいても高精度、高速かつ用途に応じたオートホワイトバランス制御が可能であり、高品質な画像を得られ、さらに、低消費電力の撮像装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る撮像装置は、平面上に配列された複数の画素を有し、光学系を介して撮像した画像データを画素単位で出力するカラー撮像素子と、上記カラー撮像素子から出力された撮像画面より少なくとも１画面以前の画像データに基づいてホワイトバランス処理を行う第１ホワイトバランス処理手段と、上記第１ホワイトバランス処理手段の出力信号の少なくとも１画面分を蓄える記憶手段と、この記憶手段の入力側に配置され被写体に関わる色情報を検波するホワイトバランス検波手段と、上記記憶手段の出力信号に基づいてホワイトバランス処理を行う第２ホワイトバランス処理手段と、上記第１ホワイトバランス処理手段と第２ホワイトバランス処理手段の処理結果を選択する選択手段とを備え、制御手段は上記ホワイトバランス検波手段によって得られたホワイトバランス検波値に基づいて色毎の補正係数を算出するとともに、上記各手段の動作タイミングを設定する。
【００１１】
この発明に係る撮像装置における第１ホワイトバランス処理手段は、撮像動作の確認時と撮像動作が連続する高速撮像時や動画記録時に用いるものである。
【００１２】
この発明に係る撮像装置における第２ホワイトバランス処理手段は、撮像記録時と静止画記録時に用いるものである。
【００１３】
この発明に係る撮像装置における第２ホワイトバランス処理手段は、ストロボ使用時に用いるものである。
【００１４】
この発明に係る撮像装置は、第１ホワイトバランス処理手段と、第２ホワイトバランス制御手段の演算精度を異ならせたものである。
【００１５】
この発明に係る撮像装置におけるホワイトバランス検波手段は、検波域指定手段を有するものである。
【００１６】
この発明に係る撮像装置における記憶手段は、ホワイトバランス補正係数を画像データとともに記憶するものである。
【００１７】
この発明に係る撮像装置における記憶手段は、複数の画面を記録する容量を有し、前記各画面に対応するホワイトバランス補正係数を記憶するものである。
【００１８】
【発明の実施の形態】
以下、発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による撮像装置の構成を示すブロック図である。図１において、１はＲＯＭやＲＡＭ等を備えたＣＰＵ等の制御手段、２は電源スイッチやシャッタースイッチ等撮像装置の動作を設定するオペレーションパネルである。４は撮像レンズ、５は赤（Ｒ）・緑（Ｇ）・青（Ｂ）の各色信号を画素単位で出力するＣＣＤ等の撮像素子、６は撮像素子５を駆動するドライバ、７は撮像素子５のアナログ処理を行うアナログ信号処理回路、８はＡ／Ｄ変換器、９はアナログ信号処理回路７やＡ／Ｄ変換器８の駆動タイミングの制御や画像データに同期した信号を発生させるタイミングジェネレータ（以下、ＴＧ）である。
【００１９】
１０はＡ／Ｄ変換器８の出力信号に対してＷＢ処理を行う第１ＷＢ処理回路、１１は被写体の光源の変化等による色情報を検波するＷＢ検波手段であるＷＢ検波回路、１２は少なくとも１画面分を収納可能なＦＩＦＯや２ポートＲＡＭ等のメモリ、１３はメモリ１２の信号出力に対してＷＢ処理を行う第２ＷＢ処理回路、１４は第１ＷＢ処理回路１０と第２ＷＢ処理回路１３からの出力のいずれかを選択する選択手段としてのセレクタであり、このセレクタ１４は手動または撮影モードに応じた自動選択である。１５は補間処理や色変換、フィルター処理等を行う画像処理回路、１６はＤ／Ａ変換器や表示ディスプレイの駆動制御等やビデオメモリを搭載した表示処理回路、１７は液晶等を用いたディスプレイとしてのモニタ、１８は撮像した画像を記録媒体１９に収納するための記録処理回路、１９は磁気記録や光記録、半導体メモリ等の記録媒体である。
【００２０】
次に動作について説明する。オペレーションパネル２上の電源スイッチを押下する。被写体からの光は撮影レンズ４を通過し撮像素子５上に結像される。この撮像素子５は、ドライバ６によって駆動され、被写体に応じた信号を出力する。ドライバ６にはＣＰＵ１の指令によりＴＧ９を通じて所定のタイミングが与えられる。撮像素子５の出力のアナログ画像データ信号は、アナログ信号処理回路７によってゲイン調整等の所定のアナログ信号処理が施された後、Ａ／Ｄ変換器８によって量子化される。
【００２１】
Ａ／Ｄ変換器８の出力であるデジタル画像データは、第１ＷＢ処理回路１０に入力される。第１ＷＢ処理回路１０ではＷＢ検波回路１１からのＷＢ検波値に基づいてＣＰＵ１によって色毎の補正係数が算出され、この補正係数に従ってＷＢ処理を行う（このフィードバックループを構成するＡＷＢ動作の詳細は後述する）。
【００２２】
また、第１ＷＢ処理回路１０の出力は同時にメモリ１２に収納される。この収納される過程においても前記のＷＢ検波動作と同様に、ＷＢ検波回路１１によってＷＢ検波値が得られている。このＷＢ検波値に基づいてＣＰＵ１により色毎の補正係数が算出され、第２ＷＢ処理回路１３によってメモリ１２からの画像データ読出し時にＷＢ処理がなされる。
【００２３】
ここで、ＡＷＢ制御の処理、検波、算出から成るフィードバックループ制御と、第１ＷＢ処理及び第２ＷＢ処理について図２，３，４を用いて説明する。
図２は第１ＷＢ処理回路１０及び第２ＷＢ処理回路１３の構成を示すブロック図である。図２において、２１は乗算器であり、Ａ／Ｄ変換器８の出力であるＲ色データとＣＰＵ１からのＲ色のＷＢ補正係数を乗算する。２２、及び２３も乗算器であり、同様にそれぞれＧ色データとＧ補正係数、Ｂ色データとＢ補正係数を乗算する。これ等乗算器２１，２２，２３の出力Ｒ’データ、Ｇ’データ、Ｂ’データがＷＢ処理後の画像データである。各色毎に個別の補正係数を有し演算処理することでＷＢ処理を行う。
【００２４】
なお、Ａ／Ｄ変換器８の出力はＲ，Ｇ，Ｂ独立出力であるとしたが、各色のデータがシリアルで得られる撮像素子５やＡ／Ｄ変換器８では、それぞれの乗算器の入力側にシリアル−パラレル変換器を用いれば良い。また、３つの乗算器２１〜２３を用いるとしたが、１つの乗算器を使って各色の補正係数をその入力順に順次切換える構成としても良い。加えて、第１ＷＢ処理回路１０及び第２ＷＢ処理回路１３は乗算器を用いるとしたが、これはＡ／Ｄ変換器８からの出力とその被写体の光量（色情報）変化が線形であるためであり、非線型の関係にあるときはそれに応じた演算器を用いれば良い。
【００２５】
図３はＷＢ検波であるＷＢ検波回路１１の構成を示すブロック図である。図３において、２４は積分器であり、第１ＷＢ処理回路１０の乗算器２１の出力であるＲ’データを積分する。同様に２５，２６は積分器であり、それぞれ第１ＷＢ処理回路１０の乗算器２２，２３の出力であるＧ’データ、Ｂ’データを積分する。これらの各色毎の積分器２４，２５，２６の出力がＲ色，Ｇ色，Ｂ色各々のＷＢ処理の補正係数算出に用いられる検波値である。
【００２６】
次に図４に示すタイミングチャートを用いて動作を説明する。フレーム同期信号は”Ｈ”のとき撮像素子５の信号出力が有効であることを示す信号である。＃１画面では、ＷＢ検波回路１１により＃１画面の色毎の検波値が検波される。このとき、第１ＷＢ処理回路１０のＷＢ補正係数は所定の初期値を設定しておく（好ましくは、Ａ／Ｄ変換器８の出力データをそのまま検波するように各色の補正係数を１とする）。
【００２７】
＃１の検波値はＣＰＵ１に転送され、ＣＰＵ１ではこの検波値を基にＷＢ補正係数を算出する。算出法は、各色の平均値を検波値より求め、Ｇを基準にした場合、Ｒ補正係数Ｋｒ、Ｂ補正係数Ｋｂは
Ｋｒ＝  平均（Ｒ検波値）／平均（Ｇ検波値）
Ｋｂ＝  平均（Ｂ検波値）／平均（Ｇ検波値）
（Ｇ補正係数Ｋｇはこのとき１）となる。
このようにして算出されたＷＢ補正係数は、ＣＰＵ１から第１ＷＢ処理回路１０及び第２ＷＢ処理回路１３に設定される。
【００２８】
従って、第１ＷＢ処理回路１０は、次の＃２画面を＃１画面の画像データから得られた＃１補正係数を用いてＷＢ処理を行う。次画面以降のＷＢ処理も同様にｎ画面のＷＢ処理にｎ−１画面の画像データから得られたＷＢ補正係数を用いる。
【００２９】
他方、第２ＷＢ処理回路１３の動作は、メモリ１２の動作と相関し以下のようになる。＃１画面ではフレーム同期信号が”Ｈ”のとき、画像データをメモリ１２に対し書込み動作をなすように、メモリ書込み信号を”Ｈ”にするので、メモリ１２には＃１画面の画像データが書込まれる。
【００３０】
＃１画面が終了すると、ＷＢ検波回路１１によって各色の検波値が得られる。この検波値より＃１画面のＷＢ係数の算出動作は上記と同様である。＃１補正係数が算出され、この補正計数が第２ＷＢ処理回路１３に設定された後であれば、任意のタイミングでメモリ１２から画像データを読出す（メモリ読出し信号が”Ｈ”）。読出された画像データは＃１画面のデータであり、ＷＢ補正係数も＃１画面に基いたものである。従って、第２ＷＢ処理回路１３は、この＃１画面の画像データから得られた補正係数を用いてＷＢ処理を行う。次画面以降のＷＢ処理も同様にメモリ１０の書込み／読出し制御を行いながら、ｎ画面のＷＢ処理にｎ画面の補正係数を用いる。
【００３１】
この後の動作を図１に戻り説明する。使用者によるオペレーションパネル２上の設定に従い、セレクタ１４によってａ側接点を選択すると、第２ＷＢ処理回路１３によるデータが、また、ｂ側接点を選択すると、第１ＷＢ処理回路１０によるデータが選ばれて後段の画像処理回路１５に送出される。画像処理回路１５では、補間処理や色変換、フィルター処理等の所定の画像処理がなされる。その後、表示処理回路１６によってモニタ１７に表示させるため、色信号変換処理、タイミング変換処理、解像度変換処理等の所定の処理を行い、撮影画面をモニタ１７上に表示する。或いは、オペレーションパネル２の設定により記録動作指令が発行されると、記録処理回路１８で所定のデータ変換を行い記録媒体１９に記録される。以上のような一連の動作により撮影を行う。
【００３２】
第１ＷＢ処理回路１０と第２ＷＢ処理回路１３によるＡＷＢ処理の効果例は以下のように区別される。まず、第１ＷＢ処理回路１０を用いる方式は、少なくとも１画面前の画像データによる処理である。ＮＴＳＣ準拠を例に挙げると、フレームレートが３０Ｈｚと視覚的には高速であり、また被写体（撮影シーン）のＡＣ的な１／３０秒程度の急峻かつ連続的な画面の変化は実際ほとんどないために実用上は問題がない。また、撮像素子５の動作レートがメモリ１２の書込みレートより早い場合に、即ち、高速連続撮影時に有効である。次に、第２ＷＢ処理回路１３を用いると、撮影画面の画像データによる処理が可能であるため、高精度なＡＷＢ制御効果を得られる。
【００３３】
以上のように、この実施の形態１によれば、ＷＢ処理回路を２つ有するＡＷＢ制御の構成としたため、使用者がその意図に応じて最適なＡＷＢ処理法を選択できる効果がある。
【００３４】
撮像素子５はＣＣＤのみならずＣＭＯＳセンサ等を用いても良い。また、イエロー、マゼンタ、シアン等の補色系の出力信号が得られるものを用いても良く、この場合は一旦ＲＧＢにデータ変換した後ＷＢ処理を施したり、色差信号からＷＢ補正係数を加減算することでＷＢ処理を行う。加えて、メモリ１２の読出しデータに、ＷＢ補正係数の算出をＣＰＵで行うとしたが、補正係数算出をその機能を満たす回路で構成してもよい。また、ＷＢ処理にＧ色を基準にした補正係数の算出例を挙げたが基準色はどの色でも構わない。
【００３５】
なお、この発明はＡＷＢ機構に関する撮像装置であるが、自動露光機能や自動焦点機能を搭載した撮像装置についても適応可能である。さらに、ＡＷＢ動作の収束性は、各色の検波値に基づき意図的に徐々に（所定の時定数を有して）ＷＢ補正係数を変化させても良い。
【００３６】
実施の形態２．
始めに、用いる撮像素子５の動作について図５を用いて説明する。
多くの撮像素子５は、撮影画面の確認用に「ドラフトモード」「モニターモード」等と呼ばれるモニター１７の画素数に合わせた解像度のデータを出力する（以下、確認モードと称す）。この時の撮像素子５の出力例を図５に示す。１からｎまでは走査ラインの番号を表したものである。
Ａ）の撮影モードでは、１からｎまでの走査ラインをすべて出力するのに対し、Ｂ）の確認モードでは、１，３，５．．ｎ−２，ｎというように出力する走査ライン数の数を減らして、フレームレートを上げている。
このようにして、全画素の読出しを行わず出力走査ラインを間引いて出力することで、モニター１７の表示レートに応じた出力を行っている。このような撮像素子５の動作を用いる場合には以下の動作を行う。
【００３７】
図６に示すタイミングチャートを用いて説明する。電源投入時のモードは確認モードであるとする。ＣＰＵ１は確認モードの動作をなすように、ＴＧ９に所定のコマンドや動作タイミング指令を与える。ＴＧ９は予め設定された走査ラインのみを出力するようにドライバ６に指示し撮像素子５を駆動する。撮像素子５からは間引かれた画像データがフレーム同期信号に同期して出力される。
【００３８】
この確認モードの＃１画面から＃３画面のフレームレートはＮＴＳＣ準拠の場合３０Ｈｚである。この後、アナログ信号処理回路７から初期係数が設定された第１ＷＢ処理回路１０を経てＷＢ検波回路１１により検波値が得られる動作は実施の形態１と同様であり、＃ｎ画面終了時に＃ｎ画面の検波値が得られ、その検波値に基づいて第１ＷＢ処理回路１０により撮影画面（＃ｎ）のＷＢ処理を補正係数（＃ｎ−１画面）を用いてＡＷＢ処理を行う。
【００３９】
このとき、セレクタ１４にはＣＰＵ１よりｂ側接点を選択しており、第１ＷＢ処理回路１０の出力を後段の画像処理回路１５に送出する。画像処理回路１５で補間処理や色変換フイルタ処理等の所定の処理がなられた後、表示処理回路１６を通しモニタ１７に確認モードの画面が表示される。使用者はこのモニタ１７の画面を見ながら好みの撮影画面を確認する。
【００４０】
＃３画面が終了した時点（確認モードの任意のタイミング）で使用者がオペレーションパネル２上のシャッターを押下すると、ＣＰＵ１はＴＧ９に対し撮像素子５が全画素の読出しを行うように所定の設定を行うとともに、第１ＷＢ処理回路１０に各色のＷＢ補正係数に「１」を設定し、また、メモリ１２に画像データを書込むように書込み信号を出力する。このときの撮影では多くの場合、全画素の読出しに時間がかかり確認モードよりもフレームレートが遅くなる。
【００４１】
フレーム同期信号に同期してメモリ書込み信号を出力し、ＷＢ処理しない画像データがメモリ１２に書込まれると同時に、ＷＢ検波回路により撮影画面のＷＢ検波値が検波されＣＰＵ１に送出される。ＣＰＵ１ではＷＢ補正係数を算出し、第２ＷＢ処理回路１３にその補正係数を設定する。
【００４２】
この後、セレクタ１４をａ側接点に設定し、また、メモリ読出し信号を出力して画像データをメモリ１２から読出す。読出された画像データは第２ＷＢ処理回路１３によりＷＢ処理され、画像処理回路１５に送出される。その後、表示処理回路１６でモニター１７の解像度に合わせた解像度変換処理等が施されモニタ１７に映し出される。他方、記録処理回路１８で所定のデータ変換が行われ、記録媒体１９に画像データが保存される。その後、再び確認モードに移行し上記と同様な動作を繰り返して撮像動作を行う。
【００４３】
このように、確認モードは第１ＷＢ処理手段１０によるＡＷＢ制御、撮影モードは第２ＷＢ処理手段１３によるＡＷＢ制御としたため、その撮影モードに応じたＡＷＢ制御が可能な撮像装置を得ることができる。たとえば、第１ＷＢ処理手段１０は、撮像動作の確認時や高速連写時、動画撮像時に用いる。第２ＷＢ処理手段１３は、撮像記録時や静止画記録時に用いられる。
【００４４】
さらに、確認モード時にはメモリ１２や第２ＷＢ処理回路１３の動作を止めておくことができ、撮像モード時では画像データがメモリ１２に収納されると、カメラヘッド３や第１ＷＢ処理回路１０、ＷＢ検波回路１１の動作が不要になり、動作クロックや電源の供給を止めることができるため、低消費電力の撮像装置が得られる効果がある。さらに、実施の形態中ではＮＴＳＣ準拠の表示方式であったが、ＰＡＬ方式等はもとより、より高速な表示レートにも対応することが可能である。
【００４５】
さらに、ストロボ（図示しない）を使った撮影時には、以下のような効果がある。ストロボ撮影時には、ＣＰＵ１によってセレクタ１４でａ側接点を選択しておき、メモリ１２と第２ＡＷＢ処理回路１３によるＡＷＢ制御を行うようにする。このようにすることで、例えば、連続撮影時の間のストロボ発光した画面では常に自画面でのＷＢ補正係数を用いてＡＷＢ制御を行うことができるので、高画質な撮像画面を得ることが可能な撮像装置を得られる効果がある。
【００４６】
つまり、ストロボ撮影時には、第２ＷＢ処理回路を選択するように設定しておくことで、従来ではストロボ撮影時にはダミーのストロボ発光をさせてＷＢ係数を算出した後、撮影のための本発光を行うが、この発明はダミーのストロボ発光はさせなくともよいものである。
【００４７】
以上のように、実施の形態２によれば、撮影モードにおいてメモリに画像データ書込み後、すぐメモリ読出しを行うとしたが、この読出し動作は任意のタイミングで行えばよく、メモリ書込み動作の後すぐに確認モードに移行し、例えば、被写体の所定の事象が起こらなくなった後等にメモリ読出しを行って記録媒体１９に記録しても良い。
【００４８】
また、上記実施の形態１及び実施の形態２では第１ＷＢ処理回路１０及び第２ＷＢ処理回路１３を同一な構成としたが、これらの演算精度を異ならせても良い。例えば、Ａ／Ｄ変換器８の量子化精度が８ｂｉｔであるとする。このとき、ＣＰＵ１から算出されたＷＢ補正係数は８ビットである。第１ＷＢ処理１０の乗算器の構成を８ｂｉｔ×４ｂｉｔとし、後者の４ｂｉｔがＷＢ補正係数である。第２ＷＢ処理回路１３の乗算器構成は８ｂｉｔ×８ｂｉｔとし、後者の８ｂｉｔがＷＢ補正係数である。この補正係数のビット数の違いは、小数点の位置が違うものである。図７に上記のＷＢ補正係数の構成図を示す。第１ＷＢ処理回路１０の補正係数は小数点位置（．）がＬＳＢから２ビットと３ビットの間にあり、一方、第２ＷＢ処理回路１３の小数点位置は、ＬＳＢから５ビットと６ビットの間にある。
【００４９】
従って、各ＷＢ処理回路でのＷＢ補正範囲は２進法→１０進法の計算をすると以下のようになる。
第１ＷＢ処理回路  ‥  ０〜３.７５
第２ＷＢ処理回路  ‥  ０〜３.９６８７５
ＣＰＵ１ではＷＢ検波回路１１の検波結果から、少なくとも８ビットのＷＢ補正係数を算出し、第１ＷＢ処理回路１０には８ビットの補正係数から、下位４ビットを切り捨て、４ビットの補正係数として第１ＷＢ処理回路１０に設定する。第２ＷＢ処理回路には８ビットの補正係数を設定しＷＢ処理を行う。ここで、両者の違いは、第２ＷＢ処理回路１３を用いると、より高精度のＷＢ処理を行える。他方、第１ＷＢ処理回路１０は演算器の構成が簡易であり、より高速なＷＢ処理を行える。
【００５０】
このように、ＷＢ処理手段の演算精度を異ならせたため、用途に応じたＷＢ精度を選択できることが可能となり、また、回路規模を小さくできるとともに、低コストの撮像装置が得られるという効果がある。
【００５１】
上記のビット数、及び小数点等の位置は任意であり、ＷＢ処理に十分な精度が得られば何ビットでも構わない。また、第１ＷＢ処理回路１０の方が演算精度が高くてもよい。さらに、小数回路を用いない整数回路だけの演算などにも適応できることは言うまでもない。
【００５２】
実施の形態３．
また、ＷＢ検波回路を図８のような構成にしてもよい。３０はＷＢ検波回路であり、３１はカウンタとコンパレータ等から構成される検波域を指定する検波域指定回路、３２は動作イネーブル入力を有するＲ積分器であり、第１ＷＢ処理回路１０の乗算器２１の出力であるＲ’データを積分し、Ｒ色のＷＢ検波値を得る。同様に３３，３４はＧ積分器、Ｂ積分器であり、それぞれ乗算器２２，２３の出力であるＧ’データ、Ｂ’データを積分しＧ色、Ｂ色のＷＢ検波値が得られる。
【００５３】
動作について説明する。
撮影モードでは、出力走査ラインに同期したライン同期信号ＬＧがＴＧ９より出力される。このとき、ＣＰＵ１より予め確認モードにおける間引き情報を比較値として検波域指定回路３１に設定しておく。ＬＧ信号をカウンタでカウントし、このカウント値を前記比較値と比較する。比較値は動作イネーブル信号ＥＮとなって積分器３２，３３，３４へ出力される。従って、撮像素子５の確認モードにおける出力走査ラインのみを検波することになる。各積分器で得られた検波値はＣＰＵ１へデータバス線を通じて転送する。
【００５４】
確認モードでは、ＴＧ９に所定の設定をすることにより、間引かれた走査ラインが撮像素子５から出力される。検波域指定回路３１は、常にこのＬＧ信号をＥＮ信号として出力する。従って、ＴＧ９からのＬＧ信号に同期して積分器３２，３３，３４が動作し、各色毎の検波値が得られる。
【００５５】
このときの様子を図９に示す。図９において、Ａ）は撮影モード、Ｂ）は確認モード時における撮像素子５の出力と、検波対象走査ラインの関係を示した図である。Ａ）では、走査ラインが１から順に出力されているのに対し、矢示する検波対象ラインはＢ）の出力走査ラインと一致するように検波域指定回路３１を制御している。従って、撮影モードと確認モードでは、同一の走査ライン出力を用いてＡＷＢ制御を行うことが可能である。
【００５６】
以上のように、実施の形態３によれば、検波域指定回路３１を設け、撮像モードが異なっても同一出力画素を検波してＡＷＢ制御を行うようにしたため、撮像モード間でのＡＷＢ制御を一致させることができ、違和感のない撮像画面が得られる効果がある。
【００５７】
また、実施の形態３では、走査ラインの間引き方法は上記の限りではなく、間引き間隔は任意であり、また、走査第１ラインから第１０ラインまでのみを出力するといったブロック単位の出力方法でもよい。さらに、走査ライン（垂直方向）の間引きに対応するものであったが、図１０（Ａ）に示すライン中の画素（水平方向）を間引いて図１０（Ｂ）に示すように出力する方式にも適応可能である。
【００５８】
実施の形態４．
以下、この発明の実施の形態４を図１、図１１に従って説明する。
図１１はこの実施の形態４におけるメモリ１２の内部を示す図である。メモリ１２は、アドレス空間０〜Ｎまでは撮影した画像データの有効画素を収納する領域である。４０はＮ＋１アドレスに収納されるＲ色のＷＢ補正係数、４１はＮ＋２アドレスのＧ色のＷＢ補正係数、４２はＮ＋３アドレスのＢ色のＷＢ補正係数である。
【００５９】
ＷＢ検波回路１１からＣＰＵ１によって各色のＷＢ補正係数を算出する動作はこれまでの実施の形態と同一である。画像データがメモリ１２のＮ番目アドレスまで収納されると、ＣＰＵ１によって算出されたＷＢ補正係数は第２ＷＢ処理回路１３に設定されると同時に、ＣＰＵ１によってメモリ１２のＮ＋１アドレスにそのＲ色のＷＢ補正係数４０を書込む。同様にＮ＋２アドレスにはＧ色のＷＢ補正係数４１、Ｎ＋３アドレスにはＢ色のＷＢ補正係数４２を書きこむ。
【００６０】
このようにすることで、メモリ１２には画像データに対応したＷＢ補正係数が存在する。次に、任意のタイミングでメモリ１２に収納されたデータを順次読出し、第２ＷＢ処理回路１３によるＷＢ処理、セレクタ１４を経て、画像処理回路１５による所定の画像処理が施される。メモリ１２のＮ番目アドレスのデータが読出されると、ＣＰＵ１は第２ＡＷＢ処理回路１３と画像処理処理１５に対し動作を中止する指令を出す。正確には、各処理回路の入力データと出力データが等しくなるように、例えば、データのバイパス動作指令を発行する。
【００６１】
この後、ＣＰＵ１によりＮ＋１アドレスからＮ＋３アドレスに収納された各色のＷＢ補正係数４０〜４２を読出す。読出されたＷＢ補正係数も同様に第２ＷＢ処理回路１３及び画像処理回路１５に入力されるが、これらはバイパス動作に設定されているため、無処理のまま表示処理回路１６及び記録処理回路１８に入力される。表示処理回路１６では、画像データの表示処理が行われるが、前記のＷＢ補正係数は有効画素の範囲外であるのでモニタ１７には表示されない。記録処理回路１８では、画像データとともに前記ＷＢ補正係数を記録媒体１９に書込む。従って、被写体の画像データとそのＷＢ補正係数を同時に記録することができる。
【００６２】
以上のように、実施の形態４によれば、メモリ１２上に被写体に応じたＷＢ補正係数を保存できるようにしたため、使用者がパーソナルコンピュータ等を用いて自在に画像の加工をする際に、その目安となるＷＢ係数を参照することが可能な使い勝手のよい撮像装置を得ることができる。
【００６３】
また、実施の形態４では、記録媒体１９にＷＢ補正係数を記録する際、ＷＢ処理回路１３と画像処理回路１５を通過するとしたが、メモリ１２から記録処理回路１８までの専用データ線を設け、ＷＢ補正係数を書込む際にはこの専用データ線に切換えてから、ＷＢ補正係数を記録しても良い。また、ＷＢ補正係数を収納する位置は、任意であり上記の限りではない。
【００６４】
実施の形態５．
また、メモリ１２が複数画面の容量を有するときには、さらに効果的に用いることができる。このときのメモリを示す構成図を図１２に示す。図中の同一番号は図１１と同一相当である。Ｎ＋４アドレスからは２画面（＃２）の画像データが収納される。この＃２画像データの収納範囲はＮ＋ｍアドレスまでである。Ｎ＋ｍ＋１アドレスには＃２画面のＲ色のＷＢ補正係数４３、Ｎ＋ｍ＋２アドレスにはＧ色のＷＢ補正係数４４、Ｎ＋ｍ＋３アドレスにはＢ色のＷＢ補正係数４５が収納される。
【００６５】
次に、動作について説明する。簡便のため２画面分の撮像動作について説明する。まず、＃１画面がＮアドレスまで収納され、Ｎ＋１からＮ＋３アドレスまでに＃１画面のＷＢ処理係数が収納される動作は上記と同一である。＃１画面のＷＢ処理係数がメモリ１２収納された後、＃２画面をメモリ１２に収納する。このときの画像データはＮ＋４アドレスから順次収納される。Ｎ＋ｍアドレスまでに画像データが収納されると、ＣＰＵ１は＃２画面のＷＢ補正係数を算出し、Ｎ＋ｍ＋１アドレスにＲ色のＷＢ補正係数４３を書込む。同様に、Ｎ＋ｍ＋２アドレスにはＧ色のＷＢ補正係数４４、Ｎ＋ｍ＋３アドレスにはＢ色のＷＢ補正係数４５を書込む。
【００６６】
この後、ＣＰＵ１はＮアドレスを参照し、＃１画面のＲ色のＷＢ補正係数４０を第２ＷＢ処理回路１３に設定する。同様に、Ｎ＋１及びＮ＋２アドレスのそれぞれ、Ｇ色のＷＢ補正係数４１、Ｂ色のＷＢ補正係数４２を読出して第２ＷＢ処理回路１３に設定する。次に、メモリ１２の０アドレスから順次＃１画面を読出して、第２ＷＢ処理回路１３及び画像処理回路１５に転送しそれぞれの処理を行って、モニタ１７に表示若しくは記録媒体１９に記録する。また、ＷＢ補正係数をも記録媒体１９に記録する。上記の動作終了後、ＣＰＵ１はＮ＋ｍ＋１からＮ＋ｍ＋３アドレスを参照し、＃２画面のＷＢ補正係数４３〜４５を第２ＷＢ処理回路１３に設定し、上記と同様に処理を繰り返して撮像動作を行う。
【００６７】
以上のように、実施の形態５によれば、複数画面を収納できるメモリ１２に、画像データとそれに対応するＷＢ補正係数を収納できるようにしたため、撮影が連続する（連写）時にも、画像データとＷＢ処理係数の関係を保持するレジスタやフラッシュメモリ等を別に設けることが不要になり、低回路規模の撮像装置を得られる効果がある。また、使用者が撮影データとＷＢ補正係数の関係を把握する必要がなくなり、より使い勝手のよい撮像装置を得られる。
【００６８】
【発明の効果】
以上のように、この発明によれば、１画面以前の画像データに基づいてホワイトバランス処理を行う第１ホワイトバランス処理手段と、この第１ホワイトバランス処理手段の出力信号の少なくとも１画面分を記憶手段と、上記記憶手段の入力側に配置され被写体に関わる色情報を検波するホワイトバランス検波手段と、上記記憶手段の出力信号に基づいてホワイトバランス処理を行う第２ホワイトバランス処理手段と、上記第１ホワイトバランス処理手段と第２ホワイトバランス処理手段の処理結果を選択する選択手段とを備えた構成としたので、静止画や高速連写、動画等の撮影モードにおいて、高精度、高速かつ用途に応じたオートホワイトバランス制御が可能で、高品質な画像が得られ、低消費電力の撮像装置を得ることができる効果がある。
【００６９】
この発明によれば、第１ホワイトバランス処理手段は、撮像動作の確認時と撮像動作が連続する高速撮像時や動画記録時に用いるように構成したので、高速連続撮影時におけるホワイトバランス処理に有効である。
【００７０】
この発明によれば、第２ホワイトバランス処理手段は、撮像記録時と静止画記録時に用いるように構成したので、撮影画面の画像データによる処理が可能であり、高精度なホワイトバランス処理効果が得られる。
【００７１】
この発明によれば、第２ホワイトバランス処理手段は、ストロボ使用時に用いるように構成したので、高画質な撮影画面を得ることが可能な効果が得られる。
【００７２】
この発明によれば、第１ホワイトバランス処理手段と、第２ホワイトバランス制御手段の演算精度を異ならせるように構成したので、用途に応じたホワイトバランス精度を選択することが可能となる。また、回路規模を小さくできるとともに、低コストを達成することができる効果がある。
【００７３】
この発明によれば、ホワイトバランス検波手段は、検波域指定手段を有するように構成したので、撮影モード間でのホワイトバランス制御を一致させることができ、違和感のない撮像画面が得られる効果がある。
【００７４】
この発明によれば、記憶手段は、ホワイトバランス補正係数を画像データとともに記憶するように構成したので、使用者はパーソナルコンピュータ等を用いて自在に画像の加工をする際に、その目安となるホワイトバランス係数を参照することが可能な使い勝手のよい撮像装置を得ることができる効果がある。
【００７５】
この発明によれば、記憶手段は、複数の画面を記録する容量を有し、前記各画面に対応するホワイトバランス補正係数を記憶するように構成したので、撮影が連続する（連写）時にも、画像データとＷＢ処理係数の関係を保持するレジスタやフラッシュメモリ等を別に設けることが不要になり、低回路規模の撮像装置を得られる効果がある。また、使用者が撮影データとＷＢ補正係数の関係を把握する必要がなくなり、より使い勝手のよい撮像装置を得られる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による撮像装置を示す構成図である。
【図２】  この発明の実施の形態１によるＷＢ処理回路を示す構成図である。
【図３】  この発明の実施の形態１によるＷＢ検波回路を示す構成図である。
【図４】  この発明の実施の形態１によるタイミングチャート図である。
【図５】  この発明の実施の形態２による撮像素子の出力を示す図である。
【図６】  この発明の実施の形態２によるタイミングチャート図である。
【図７】  この発明の実施の形態２によるＷＢ補正係数を示す図である。
【図８】  この発明の実施の形態３によるＷＢ検波回路を示す図である。
【図９】  この発明の実施の形態３によるＷＢ検波域を示す図である。
【図１０】  この発明の実施の形態３による走査ラインの間引き方法の説明図である。
【図１１】  この発明の実施の形態４によるメモリを示す図である。
【図１２】  この発明の実施の形態５によるメモリを示す図である。
【図１３】  従来の撮像装置を示す構成図である。
【符号の説明】
１  ＣＰＵ、２  オペレーションパネル、３  レンズ、５  撮像素子、８  Ａ／Ｄ変換器、１０  第１ＷＢ処理回路、１１  ＷＢ検波回路、１２  メモリ、１３  第２ＷＢ処理回路、１４  セレクタ、１５  画像処理回路、１７  モニタ、１８  記録処理回路、１９  記録媒体、２１，２２，２３  乗算器、２４，２５，２６  積分器、３０  ＷＢ検波回路、３１  検波域指定回路、３２，３３，３４  積分器、４０  Ｒ用ＷＢ補正係数、４１  Ｇ用ＷＢ補正係数、４２  Ｂ用ＷＢ補正係数、４３  Ｒ用ＷＢ補正係数、４４  Ｇ用ＷＢ補正係数、４５  Ｂ用ＷＢ補正係数。
【図１】
0003706030.tif 000002
【図２】
0003706030.tif 000003
【図３】
0003706030.tif 000004
【図４】
0003706030.tif 000005
【図５】
0003706030.tif 000006
【図６】
0003706030.tif 000007
【図７】
0003706030.tif 000008
【図８】
0003706030.tif 000009
【図９】
0003706030.tif 000010
【図１０】
0003706030.tif 000011
【図１１】
0003706030.tif 000012
【図１２】
0003706030.tif 000013
【図１３】
0003706030.tif 000014