(57)【特許請求の範囲】
【請求項１】
基板と、
該基板上に設けられた第１クラッド層と、該第１クラッド層上に積層された活性層と、該活性層上に積層されて、該活性層の両側部分の間の中央部領域の上方にリッジ形状を有する第２クラッド層とを有するクラッド構造と、
該第２クラッド層の該リッジ形状に電流を狭窄するために該第２クラッド層上における該リッジ形状の両側のそれぞれの領域に該リッジ形状を挟んで設けられた一対の電流ブロック層と、
を備えたリッジ型半導体レーザ素子であって、
前記各電流ブロック層の下方の前記クラッド構造の領域が、それぞれ、第２導電型ドーパントが注入された第２導電型ドーパント注入領域になるとともに、前記各第２導電型ドーパント注入領域にそれぞれ接する前記クラッド構造の領域が、前記活性層の両端にそれぞれ接して第１導電型ドーパントが注入された第１導電型ドーパント注入領域になっており、
相互に接する前記第１導電型ドーパント注入領域及び第２導電型ドーパント注入領域によって挟まれた前記活性層の中央部領域に電流が狭窄されることを特徴とする、リッジ型半導体レーザ素子。
【請求項２】
前記第１導電型ドーパント注入領域が、前記リッジ形状の下側の領域内にそれぞれ形成されている、請求項１に記載のリッジ型半導体レーザ素子。
【請求項３】
前記第１導電型ドーパント注入領域が、前記リッジ領域の両側の前記各ブロック層の下側にそれぞれ形成されている、請求項１に記載のリッジ型半導体レーザ素子。
【請求項４】
基板と、
該基板上に設けられた第１クラッド層と、該第１クラッド層上に積層された活性層と、該活性層上に積層されて、該活性層の両側部分の間の中央部領域の上方にリッジ形状を有する第２クラッド層とを有するクラッド構造と、
該第２クラッド層の該リッジ形状に電流を狭窄するために該第２クラッド層上における該リッジ形状の両側のそれぞれの領域に該リッジ形状を挟んで設けられた一対の電流ブロック層と、
を備えたリッジ型半導体レーザ素子であって、
前記各電流ブロック層の下方の前記クラッド構造のそれぞれの領域が、第２導電型ドーパントが注入された第２導電型ドーパント注入領域と、前記各第２導電型ドーパント注入領域の上側において前記各第２導電型ドーパント注入領域に接するとともに前記活性層の両端にそれぞれ接して第１導電型ドーパントが注入された第１導電型ドーパント注入領域とを有しており、
該第１導電型ドーパント注入領域及び第２導電型ドーパント注入領域によって前記活性層の中央部領域に電流が狭窄されることを特徴とする、リッジ型半導体レーザ素子。
【請求項５】
基板と、
該基板上に設けられた第１クラッド層と、該第１クラッド層上に積層された活性層と、該活性層上に積層されて、該活性層の両側部分の間の中央部領域の上方にリッジ形状を有する第２クラッド層とを有するクラッド構造と、
該第２クラッド層の該リッジ形状に電流を狭窄するために該第２クラッド層上における該リッジ形状の両側のそれぞれの領域に該リッジ形状を挟んで設けられた一対の電流ブロック層と、
を備えたリッジ型半導体レーザ素子であって、
前記各電流ブロック層の下方の前記クラッド構造のそれぞれの領域が、前記第２クラッド層から前記活性層および前記第１クラッド層の表層部にわたって第１導電型ドーパントが拡散された第１導電型ドーパント拡散領域と、前記各第１導電型ドーパント拡散領域の下側において前記各第１導電型ドーパント拡散領域に接して前記第１クラッド層内に第２導電型ドーパントが拡散された第２導電型ドーパント拡散領域とを有しており、
前記第１導電型ドーパント拡散領域及び第２第２導電型ドーパント拡散領域によって、前記活性層の中央部領域に電流が狭窄されることを特徴とする、リッジ型半導体レーザ素子。
【請求項６】
前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、前記基板がｎ型導電型を有し、前記第１クラッド層がｎ型導電型を有し、前記第２クラッド層がｐ型導電型を有し、前記電流ブロック層がｎ型導電型を有する、請求項１から請求項５の何れかに記載のリッジ型半導体レーザ素子。
【請求項７】
請求項１に記載のリッジ型半導体レーザ素子の製造方法であって、
基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、
形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、
次いで、該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、
次いで、前記マスクが設けられた状態で、前記クラッド構造の上方から該クラッド構造に第１導電型ドーパントを注入して、前記リッジ形状の下側領域内または該リッジ形状の両側において前記活性層の両端に接するように第１導電型ドーパント注入領域を形成する、第１導電型ドーパント注入工程と、
次いで、前記マスクが設けられた状態で、前記クラッド構造の上方から該クラッド構造に第２導電型ドーパントを注入して、前記各第１導電型ドーパント注入領域の両側において該第１導電型ドーパント注入領域とそれぞれ接する第２導電型ドーパント注入領域を形成する、第２導電型ドーパント注入工程と、
次いで、前記マスクを除去する、マスク除去工程と、
次いで、前記クラッド構造の第２クラッド層上における前記リッジ形状の両側のそれぞれの領域に、該リッジ形状を挟んで電流ブロック層をそれぞれ形成する、電流ブロック層形成工程と、
を包含する、リッジ型半導体レーザ素子の製造方法。
【請求項８】
前記第１導電型ドーパント注入工程において、前記基板の表面に垂直な方向に対して所定の角度で前記リッジ形状の一方の側方の前記クラッド構造の上方から前記第１導電型ドーパントを注入した後に、前記リッジ形状の他方の側方の前記クラッド構造の上方から前記所定の角度で前記第１導電型ドーパントを注入するようになっており、
前記第２導電型ドーパント注入工程において、前記基板の表面に垂直な方向から前記第２導電型ドーパントを注入するようになっている、請求項７に記載のリッジ型半導体レーザ素子の製造方法。
【請求項９】
前記リッジ形成工程において、前記リッジ形状の上面が、前記マスクと同じ形状で形成されており、前記第１導電型ドーパント注入工程によって、前記第１導電型ドーパント注入領域が前記リッジ形状の下側領域内にそれぞれ形成されている、請求項８に記載のリッジ型半導体レーザ素子の製造方法。
【請求項１０】
前記所定の角度が、０度より大きく且つ４５度以下である、請求項８または請求項９に記載のリッジ型半導体レーザ素子の製造方法。
【請求項１１】
前記リッジ形成工程において、前記リッジ形状の上面が、前記マスクよりも内側に位置するようにエッチングされて形成されており、前記第１導電型ドーパント注入工程によって、前記第１導電型ドーパント注入領域が前記リッジ形状の両側にそれぞれ形成されている、請求項８に記載のリッジ型半導体レーザ素子の製造方法。
【請求項１２】
前記クラッド構造形成工程に次いで、前記第２クラッド層上にキャップ層を形成するキャップ層形成工程を更に含み、
前記マスク形成工程において、前記マスクが該キャップ層上に形成され、
前記リッジ形成工程は、第１のエッチング液を用いて、前記キャップ層を前記マスクに整合させてエッチングする工程と、その後に、該第１のエッチング液とは異なる第２のエッチング液を用いて、前記リッジ形状の上面が前記キャップ層よりも内側に位置するように前記第２のクラッド層をエッチングする工程とを含む、請求項１１に記載のリッジ型半導体レーザ素子の製造方法。
【請求項１３】
請求項４に記載のリッジ型半導体レーザ素子の製造方法であって、
基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、
形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、
次いで、該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、
次いで、前記マスクが設けられた状態で、前記クラッド構造の上方から該クラッド構造に第２導電型ドーパントを注入して、前記リッジ形状の両側において、第２導電型ドーパント注入領域を形成する第２導電型ドーパント注入工程と、
次いで、前記マスクが設けられた状態で、前記クラッド構造の上方から該クラッド構造に第１導電型ドーパントを注入して、前記各第２導電型ドーパント注入領域の上側において前記各第１導電型ドーパント注入領域に接するとともに前記活性層にそれぞれ接する第１導電型ドーパント注入領域を形成する第１導電型ドーパント注入工程と、
その後に、前記マスクを除去する、マスク除去工程と、
次いで、前記クラッド構造の第２クラッド層上における前記リッジ形状の両側のそれぞれの領域に、該リッジ形状を挟んで電流ブロック層をそれぞれ形成する、電流ブロック層形成工程と、
を包含する、リッジ型半導体レーザ素子の製造方法。
【請求項１４】
請求項５に記載のリッジ型半導体レーザ素子の製造方法であって、
基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、
形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、
該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、
次いで、前記マスクが設けられた状態で、前記リッジ形状の両側面およぴ該リッジ形状の両側における前記第２クラッド層を覆って第２導電型高濃度層を積層する第２導電型高濃度層積層工程と、
その後に、該第２導電型高濃度層からの第２導電型ドーパントの熱拡散によって、前記リッジ形状の両側部および該リッジ形状の両側における前記第２クラッド層から前記第１クラッド層にわたって第２導電型ドーパント拡散領域を形成する第２導電型ドーパント拡散工程と、
前記第２導電型高濃度層上に第１導電型高濃度層を積層する第１導電型高濃度層積層工程と、
その後に、該第１導電型高濃度層からの第１導電型ドーパントの熱拡散によって、前記第２クラッド層から前記活性層および前記第１クラッド層の表層部にわたって第１導電型ドーパント拡散領域を形成する第１導電型ドーパント拡散工程と、
その後に、前記マスクを除去する、マスク除去工程と、
次いで、前記リッジ形状の両側における前記第１導電型高濃度層上に、該リッジ形状を挟んで電流ブロック層をそれぞれ形成する、電流ブロック層形成工程と、
を包含する、リッジ型半導体レーザ素子の製造方法。
【請求項１５】
請求項５に記載のリッジ型半導体レーザ素子の製造方法であって、
基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、
形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、
該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、
次いで、前記マスクを除去する、マスク除去工程と、
その後に、前記リッジ形状および該リッジ形状の両側における前記第２クラッド層を覆って第２導電型高濃度層を積層する第２導電型高濃度層積層工程と、
その後に、該第２導電型高濃度層から前記リッジおよび該リッジ形状の両側における前記第２クラッド層内に第２導電型ドーパントを熱拡散して、前記リッジ形状の両側部および該リッジ形状の両側における前記第２クラッド層から前記第１クラッド層にわたって第２導電型ドーパント拡散領域を形成する第２導電型ドーパント拡散工程と、
前記第２導電型高濃度層上に第１導電型高濃度層を積層する第１導電型高濃度層積層工程と、
その後に、該第１導電型高濃度層から前記リッジ形状の両側部およぴ該リッジ形状の両側における前記第２クラッド層内に第１導電型ドーパントを熱拡散して、前記第２クラッド層から前記活性層および前記第１クラッド層の表層部にわたって第１導電型ドーパント拡散領域を形成する、第１導電型ドーパント拡散工程と、
その後に、前記リッジ形状の両側における前記第１導電型高濃度層上に、該リッジ形状を挟んで電流ブロック層をそれぞれ形成する、電流ブロック層形成工程と、
を包含する、リッジ型半導体レーザ素子の製造方法。
【請求項１６】
前記第１導電型高濃度層積層工程は、前記第２導電型ドーパント熱拡散工程に次いで実施される請求項１４または請求項１５に記載のリッジ型半導体レーザ素子の製造方法。
【請求項１７】
前記第１導電型高濃度層積層工程は、前記第２導電型高濃度層積層工程に次いで実施され、前記第２導電型ドーパント熱拡散工程と前記第１導電型ドーパント熱拡散工程とが同時に実施される請求項１４または請求項１５に記載のリッジ型半導体レーザ素子の製造方法。
【請求項１８】
請求項５に記載のリッジ型半導体レーザ素子の製造方法であって、
基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、
形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、
該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、
次いで、前記マスクを除去する、マスク除去工程と、
その後に、前記リッジ形状および該リッジ形状の両側における前記第２クラッド層を覆って第２導電型高濃度層を積層する第２導電型高濃度層積層工程と、
次いで、前記リッジ形状の両側における前記第２導電型高濃度層上に、第１導電型高濃度層からなる電流ブロック層を該リッジ形状を挟んでそれぞれ形成する、電流ブロック層形成工程と、
その後に、該第２導電型高濃度層からの第２導電型ドーパントの熱拡散によって、前記リッジ形状の両側部および該リッジ形状の両側における前記第２クラッド層から前記第１クラッド層にわたって第２導電型ドーパント拡散領域を形成するとともに、前記各電流ブロック層からの第１導電型ドーパントの熱拡散によって、前記第２クラッド層から前記活性層および前記第１クラッド層の表層部にわたって第１導電型ドーパント拡散領域を形成する、ドーパント拡散工程と、
を包含する、リッジ型半導体レーザ素子の製造方法。
【請求項１９】
前記第１導電型高濃度層積層工程の後に前記リッジ部上および前記第１導電型高濃度層上にコンタクト層を液相エピタキシャル法により形成するコンタクト層形成工程、または、第１導電型高濃度層からなる電流ブロック層形成工程の後に前記リッジ部上および前記ブロック層上にコンタクト層を液相エピタキシャル法により形成するコンタクト層形成工程を更に含み、
該液相エピタキシャル成長時に前記第２導電型ドーパントと第１導電型ドーパントとを同時に熱拡散させる請求項１７または請求項１８に記載のリッジ型半導体レーザ素子の製造方法。
【請求項２０】
前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、前記基板がｎ型導電型を有し、前記第１クラッド層がｎ型導電型を有し、前記第２クラッド層がｐ型導電型を有し、前記電流ブロック層がｎ型導電型を有する、請求項７から請求項１９の何れかに記載のリッジ型半導体レーザ素子の製造方法。
【請求項２１】
前記第１導電型ドーパントであるｎ型導電型ドーパントとしてＳｅを用い、前記第２導電型ドーパントであるｐ型のドーパントとしてＭｇまたはＺｎを用いる請求項２０に記載のリッジ型半導体レーザ素子の製造方法。
【請求項２２】
前記マスクがフォトレジストによって形成されている、請求項７から請求項２１の何れかに記載のリッジ型半導体レーザ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ素子及びその製造方法に関し、より具体的には、リッジ型半導体レーザ素子及びその製造方法に関する。
【０００２】
【従来の技術】
図１に、従来のＧａＡｓ／ＡｌＧａＡｓ系リッジ型半導体レーザ素子の構造の一例を示す。
【０００３】
この半導体レーザ素子は、ｎ型ＧａＡｓ基板１上に、ｎ型ＡｌＧａＡｓクラッド層２、ＧａＡｓ活性層３、ｐ型ＡｌＧａＡｓクラッド層４、ｐ型ＧａＡｓキャップ層５、及びｐ型コンタクト層９を順次積層した構造を備えている。ｐ型ＡｌＧａＡｓクラッド層４及びｐ型ＧａＡｓキャップ層５はリッジ形状を有し、リッジの両側には、高抵抗或いはｎ型の電流ブロック層８が設けられている。なお、電極は図示していない。
【０００４】
図１に示すような構造を有する半導体レーザ素子の一般的な製造方法を、以下に説明する。
【０００５】
まず、ｎ型基板１上にｎ型ＡｌＧａＡｓクラッド層２、ＧａＡｓ活性層３、ｐ型ＡｌＧａＡｓクラッド層４、及びｐ型ＧａＡｓキャップ層５を順に積層して、ダブルヘテロ構造を得る。次に、所定領域を覆うマスクパターンを有するレジストを形成して、これを用いるエッチングで、上記所定領域の両側のｐ型ＧａＡｓキャップ層５及びｐ型ＡｌＧａＡｓクラッド層４を除去して、リッジ形状を形成する。次に、得られたリッジ形状の両側に、電流の流れをリッジ形状内に狭窄するための高抵抗或いはｎ型の電流ブロック層８を積層する。その後に、ｐ型ＧａＡｓキャップ層５及びｎ型の電流ブロック層８を覆うように、ｐ型コンタクト層９を設ける。その後に、適切な箇所にｐ側及びｎ側の各電極（不図示）を設ける。
【０００６】
上記のような半導体レーザ素子では、ｐ型コンタクト層９の上方に設けられたｐ側電極（不図示）から、基板１の下方に設けられたｎ側電極（不図示）へ流れる電流は、図１に矢印１０で電流経路を示すように、上記リッジ形状の上部から供給されてリッジ形状内を縦に通るように狭窄され、横方向への広がりが抑制される。なお、本願明細書において、「縦方向」とは、基板表面に垂直な方向を指し、「横方向」とは、リッジ形状の横断面、即ち半導体レーザ素子の光出射方向に垂直な面内で、基板表面に平行な方向を指す。
【０００７】
このようなリッジ形状を有する構成は、安定した横モード発振の実現、及びしきい値電流の低減を意図している。
【０００８】
【発明が解決しようとする課題】
しかし、図１のような従来のリッジ型半導体レーザ素子構造では、活性層３よりも上部に電流経路１０を設けているため、発光部であるｐ型クラッド層４、活性層３、及びｎ型クラッド層２（以下、「発光領域」と称する）においては、電流が狭窄されずに、図１に示すように電流経路１０が横方向に拡がる。このように、発光領域において電流が横方向へ広がる結果、電流しきい値が増大し、且つ、発振レーザ光の横モードが不安定となり得る。
【０００９】
これを回避するためには、リッジ形状の幅を厳密に制御して、発光領域における電流の広がりを間接的に抑制することが考えられる。しかし、リッジ部の幅と発光領域における電流の広がりの程度との間には、完全な相関関係が得られていないので、上記の対策で十分な効果が得られるとは限らない。
【００１０】
更に、特にリッジ形状を形成するためのエッチングをウェットエッチングで行う場合、横方向にサイドエッチングが生じ得るため、リッジ形状を所定の幅に精確に制御することは困難である。
【００１１】
本発明は、上記の課題を解決するために行われたものであって、その目的は、（１）発振レーザ光の水平横モードの制御が向上され、且つ電流しきい値が低減されたリッジ型半導体レーザ素子を提供すること、並びに（２）上記のようなリッジ型半導体レーザ素子の製造方法を提供すること、である。
【００１２】
【課題を解決するための手段】
本発明のリッジ型半導体レーザ素子は、基板と、該基板上に設けられた第１クラッド層と、該第１クラッド層上に積層された活性層と、該活性層上に積層されて、該活性層の両側部分の間の中央部領域の上方にリッジ形状を有する第２クラッド層とを有するクラッド構造と、該第２クラッド層の該リッジ形状に電流を狭窄するために該第２クラッド層上における該リッジ形状の両側のそれぞれの領域に該リッジ形状を挟んで設けられた一対の電流ブロック層と、を備えたリッジ型半導体レーザ素子であって、前記各電流ブロック層の下方の前記クラッド構造の領域が、それぞれ、第２導電型ドーパントが注入された第２導電型ドーパント注入領域になるとともに、前記各第２導電型ドーパント注入領域にそれぞれ接する前記クラッド構造の領域が、前記活性層の両端にそれぞれ接して第１導電型ドーパントが注入された第１導電型ドーパント注入領域になっており、相互に接する前記第１導電型ドーパント注入領域及び第２導電型ドーパント注入領域によって挟まれた前記活性層の中央部領域に電流が狭窄されることを特徴とする。
【００１３】
好ましくは、前記第１導電型ドーパント注入領域が、前記リッジ形状の下側の領域内にそれぞれ形成されている。
【００１４】
好ましくは、前記第１導電型ドーパント注入領域が、前記リッジ領域の両側の前記各ブロック層の下側にそれぞれ形成されている。
【００１５】
また、本発明のリッジ型半導体レーザ素子は、基板と、該基板上に設けられた第１クラッド層と、該第１クラッド層上に積層された活性層と、該活性層上に積層されて、該活性層の両側部分の間の中央部領域の上方にリッジ形状を有する第２クラッド層とを有するクラッド構造と、該第２クラッド層の該リッジ形状に電流を狭窄するために該第２クラッド層上における該リッジ形状の両側のそれぞれの領域に該リッジ形状を挟んで設けられた一対の電流ブロック層と、を備えたリッジ型半導体レーザ素子であって、前記各電流ブロック層の下方の前記クラッド構造のそれぞれの領域が、第２導電型ドーパントが注入された第２導電型ドーパント注入領域と、前記各第２導電型ドーパント注入領域の上側において前記各第２導電型ドーパント注入領域に接するとともに前記活性層の両端にそれぞれ接して第１導電型ドーパントが注入された第１導電型ドーパント注入領域とを有しており、該第１導電型ドーパント注入領域及び第２導電型ドーパント注入領域によって前記活性層の中央部領域に電流が狭窄されることを特徴とする。
【００１６】
また、本発明のリッジ型半導体レーザ素子は、基板と、該基板上に設けられた第１クラッド層と、該第１クラッド層上に積層された活性層と、該活性層上に積層されて、該活性層の両側部分の間の中央部領域の上方にリッジ形状を有する第２クラッド層とを有するクラッド構造と、該第２クラッド層の該リッジ形状に電流を狭窄するために該第２クラッド層上における該リッジ形状の両側のそれぞれの領域に該リッジ形状を挟んで設けられた一対の電流ブロック層と、を備えたリッジ型半導体レーザ素子であって、前記各電流ブロック層の下方の前記クラッド構造のそれぞれの領域が、前記第２クラッド層から前記活性層および前記第１クラッド層の表層部にわたって第１導電型ドーパントが拡散された第１導電型ドーパント拡散領域と、前記各第１導電型ドーパント拡散領域の下側において前記各第１導電型ドーパント拡散領域に接して前記第１クラッド層内に第２導電型ドーパントが拡散された第２導電型ドーパント拡散領域とを有しており、前記第１導電型ドーパント拡散領域及び第２第２導電型ドーパント拡散領域によって、前記活性層の中央部領域に電流が狭窄されることを特徴とする。
【００１７】
好ましくは、前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、前記基板がｎ型導電型を有し、前記第１クラッド層がｎ型導電型を有し、前記第２クラッド層がｐ型導電型を有し、前記電流ブロック層がｎ型導電型を有する。
【００１８】
また、本発明は、前記リッジ型半導体レーザ素子の製造方法であって、基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、次いで、該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、次いで、前記マスクが設けられた状態で、前記クラッド構造の上方から該クラッド構造に第１導電型ドーパントを注入して、前記リッジ形状の下側領域内または該リッジ形状の両側において前記活性層の両端に接するように第１導電型ドーパント注入領域を形成する、第１導電型ドーパント注入工程と、次いで、前記マスクが設けられた状態で、前記クラッド構造の上方から該クラッド構造に第２導電型ドーパントを注入して、前記各第１導電型ドーパント注入領域の両側において該第１導電型ドーパント注入領域とそれぞれ接する第２導電型ドーパント注入領域を形成する、第２導電型ドーパント注入工程と、次いで、前記マスクを除去する、マスク除去工程と、次いで、前記クラッド構造の第２クラッド層上における前記リッジ形状の両側のそれぞれの領域に、該リッジ形状を挟んで電流ブロック層をそれぞれ形成する、電流ブロック層形成工程と、を包含する。
【００１９】
好ましくは、前記第１導電型ドーパント注入工程において、前記基板の表面に垂直な方向に対して所定の角度で前記リッジ形状の一方の側方の前記クラッド構造の上方から前記第１導電型ドーパントを注入した後に、前記リッジ形状の他方の側方の前記クラッド構造の上方から前記所定の角度で前記第１導電型ドーパントを注入するようになっており、
前記第２導電型ドーパント注入工程において、前記基板の表面に垂直な方向から前記第２導電型ドーパントを注入するようになっている。
【００２０】
好ましくは、前記リッジ形成工程において、前記リッジ形状の上面が、前記マスクと同じ形状で形成されており、前記第１導電型ドーパント注入工程によって、前記第１導電型ドーパント注入領域が前記リッジ形状の下側領域内にそれぞれ形成されている。
【００２１】
好ましくは、前記所定の角度が、０度より大きく且つ４５度以下である。
【００２２】
好ましくは、前記リッジ形成工程において、前記リッジ形状の上面が、前記マスクよりも内側に位置するようにエッチングされて形成されており、前記第１導電型ドーパント注入工程によって、前記第１導電型ドーパント注入領域が前記リッジ形状の両側にそれぞれ形成されている。
【００２３】
好ましくは、前記クラッド構造形成工程に次いで、前記第２クラッド層上にキャップ層を形成するキャップ層形成工程を更に含み、前記マスク形成工程において、前記マスクが該キャップ層上に形成され、前記リッジ形成工程は、第１のエッチング液を用いて、前記キャップ層を前記マスクに整合させてエッチングする工程と、その後に、該第１のエッチング液とは異なる第２のエッチング液を用いて、前記リッジ形状の上面が前記キャップ層よりも内側に位置するように前記第２のクラッド層をエッチングする工程とを含む。
【００２４】
また、本発明は、前記リッジ型半導体レーザ素子の製造方法であって、基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、次いで、該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、次いで、前記マスクが設けられた状態で、前記クラッド構造の上方から該クラッド構造に第２導電型ドーパントを注入して、前記リッジ形状の両側において、第２導電型ドーパント注入領域を形成する第２導電型ドーパント注入工程と、次いで、前記マスクが設けられた状態で、前記クラッド構造の上方から該クラッド構造に第１導電型ドーパントを注入して、前記各第２導電型ドーパント注入領域の上側において前記各第１導電型ドーパント注入領域に接するとともに前記活性層にそれぞれ接する第１導電型ドーパント注入領域を形成する第１導電型ドーパント注入工程と、その後に、前記マスクを除去する、マスク除去工程と、次いで、前記クラッド構造の第２クラッド層上における前記リッジ形状の両側のそれぞれの領域に、該リッジ形状を挟んで電流ブロック層をそれぞれ形成する、電流ブロック層形成工程と、を包含する。
【００２５】
また、本発明は、前記リッジ型半導体レーザ素子の製造方法であって、基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、次いで、前記マスクが設けられた状態で、前記リッジ形状の両側面およぴ該リッジ形状の両側における前記第２クラッド層を覆って第２導電型高濃度層を積層する第２導電型高濃度層積層工程と、その後に、該第２導電型高濃度層からの第２導電型ドーパントの熱拡散によって、前記リッジ形状の両側部および該リッジ形状の両側における前記第２クラッド層から前記第１クラッド層にわたって第２導電型ドーパント拡散領域を形成する第２導電型ドーパント拡散工程と、前記第２導電型高濃度層上に第１導電型高濃度層を積層する第１導電型高濃度層積層工程と、その後に、該第１導電型高濃度層からの第１導電型ドーパントの熱拡散によって、前記第２クラッド層から前記活性層および前記第１クラッド層の表層部にわたって第１導電型ドーパント拡散領域を形成する第１導電型ドーパント拡散工程と、その後に、前記マスクを除去する、マスク除去工程と、次いで、前記リッジ形状の両側における前記第１導電型高濃度層上に、該リッジ形状を挟んで電流ブロック層をそれぞれ形成する、電流ブロック層形成工程と、を包含する。
【００２６】
また、本発明は、前記リッジ型半導体レーザ素子の製造方法であって、基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、次いで、前記マスクを除去する、マスク除去工程と、その後に、前記リッジ形状および該リッジ形状の両側における前記第２クラッド層を覆って第２導電型高濃度層を積層する第２導電型高濃度層積層工程と、その後に、該第２導電型高濃度層から前記リッジおよび該リッジ形状の両側における前記第２クラッド層内に第２導電型ドーパントを熱拡散して、前記リッジ形状の両側部および該リッジ形状の両側における前記第２クラッド層から前記第１クラッド層にわたって第２導電型ドーパント拡散領域を形成する第２導電型ドーパント拡散工程と、前記第２導電型高濃度層上に第１導電型高濃度層を積層する第１導電型高濃度層積層工程と、その後に、該第１導電型高濃度層から前記リッジ形状の両側部およぴ該リッジ形状の両側における前記第２クラッド層内に第１導電型ドーパントを熱拡散して、前記第２クラッド層から前記活性層および前記第１クラッド層の表層部にわたって第１導電型ドーパント拡散領域を形成する、第１導電型ドーパント拡散工程と、その後に、前記リッジ形状の両側における前記第１導電型高濃度層上に、該リッジ形状を挟んで電流ブロック層をそれぞれ形成する、電流ブロック層形成工程と、を包含する。
【００２７】
好ましくは、前記第１導電型高濃度層積層工程は、前記第２導電型ドーパント熱拡散工程に次いで実施される。
【００２８】
好ましくは、前記第１導電型高濃度層積層工程は、前記第２導電型高濃度層積層工程に次いで実施され、前記第２導電型ドーパント熱拡散工程と前記第１導電型ドーパント熱拡散工程とが同時に実施される。
【００２９】
また、本発明は、前記リッジ型半導体レーザ素子の製造方法であって、基板上に、第１クラッド層と、活性層と、第２クラッド層とを順次積層してクラッド構造を形成するクラッド構造形成工程と、形成されたクラッド構造における両側の領域にて挟まれた中央の領域を覆うようにマスクを形成するマスク形成工程と、該マスク形成工程にて形成されたマスクによって覆われた中央の領域が残るように前記クラッド構造をエッチングして、前記第２のクラッド層の中央の領域にリッジ形状を形成するリッジ形成工程と、次いで、前記マスクを除去する、マスク除去工程と、その後に、前記リッジ形状および該リッジ形状の両側における前記第２クラッド層を覆って第２導電型高濃度層を積層する第２導電型高濃度層積層工程と、次いで、前記リッジ形状の両側における前記第２導電型高濃度層上に、第１導電型高濃度層からなる電流ブロック層を該リッジ形状を挟んでそれぞれ形成する、電流ブロック層形成工程と、その後に、該第２導電型高濃度層からの第２導電型ドーパントの熱拡散によって、前記リッジ形状の両側部および該リッジ形状の両側における前記第２クラッド層から前記第１クラッド層にわたって第２導電型ドーパント拡散領域を形成するとともに、前記各電流ブロック層からの第１導電型ドーパントの熱拡散によって、前記第２クラッド層から前記活性層および前記第１クラッド層の表層部にわたって第１導電型ドーパント拡散領域を形成する、ドーパント拡散工程と、を包含する。
【００３０】
好ましくは、前記第１導電型高濃度層積層工程の後に前記リッジ部上および前記第１導電型高濃度層上にコンタクト層を液相エピタキシャル法により形成するコンタクト層形成工程、または、第１導電型高濃度層からなる電流ブロック層形成工程の後に前記リッジ部上および前記ブロック層上にコンタクト層を液相エピタキシャル法により形成するコンタクト層形成工程を更に含み、該液相エピタキシャル成長時に前記第２導電型ドーパントと第１導電型ドーパントとを同時に熱拡散させる。
【００３１】
好ましくは、前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、前記基板がｎ型導電型を有し、前記第１クラッド層がｎ型導電型を有し、前記第２クラッド層がｐ型導電型を有し、前記電流ブロック層がｎ型導電型を有する。
【００３２】
好ましくは、前記第１導電型ドーパントであるｎ型導電型ドーパントとしてＳｅを用い、前記第２導電型ドーパントであるｐ型のドーパントとしてＭｇまたはＺｎを用いる。
【００３３】
好ましくは、前記マスクがフォトレジストによって形成されている。
【００３４】
本発明のある局面による半導体レーザ素子の製造方法によれば、ｎ型ＧａＡｓ基板上に、ｎ型ＡｌxＧａ1-xＡｓ（ｘ＝０．５程度）からなるｎ型クラッド層、この基板と格子整合するＡｌxＧａ1-xＡｓ（ｘ＝０．１程度）からなる活性層、及びｐ型ＡｌxＧａ1-xＡｓ（ｘ＝０．５程度）からなるｐ型クラッド層を順に積層して、ダブルヘテロ構造を作製する。次に、ストライプパターンに露光したレジストをマスクとして、ドライエッチング或いはウェットエッチングで、ｐ型クラッド層からなるリッジ形状を形成する。その後、このレジストをそのままマスクとして用いて、リッジ形状の両側に、リッジ形状の横断面に平行な面内で基板表面に垂直な方向に対して斜め方向から、ｎ型ドーパントを注入し、ｎ型ドーパント注入領域を形成する。次に、このマスクを再度用いて、基板上方から垂直方向にｐ型ドーパントを注入し、ｐ型ドーパント注入領域を形成する。これによって、活性層を中心とする発光領域の両横側に、ｎ／ｐ構造を設ける。
【００３５】
本発明の別の局面による半導体レーザ素子の製造方法によれば、上記と同様のプロセスによって形成したダブルヘテロ構造に、マスクを用いたエッチングによりリッジ形状を形成した後、ｐ型ドーパントを、上記マスクを用いて、リッジ形状が設けられていない領域の下方のｎ型クラッド層に届くよう注入し、ｐ型ドーパント注入領域を形成する。その後、このｐ型ドーパント注入よりも浅くｎ型ドーパントを注入して、ｐ型注入領域上にｎ型ドーパント注入領域を形成する。これによって、発光領域の両横側の電流ブロック層から下方向に、ｎ／ｐ構造を設ける。
【００３６】
本発明によれば、上記の２つの局面の製造方法によってそれぞれ得られる半導体レーザ素子も、また提供される。
【００３７】
本発明のさらに別の局面による半導体レーザ素子の製造方法によれば、上記と同様のプロセスによって形成したダブルヘテロ構造に、マスクを用いたエッチングによりリッジ形状を形成した後、マスクを残したまま、またはマスクを除去して、高濃度のｐ−ＧａＡｓ層を積層し、熱拡散によってｐ型ドーパントを活性層よりも下方まで拡散させて、ｐ型ドーパント拡散領域を形成する。そして、高濃度のｎ−ＧａＡｓ層を積層し、またはｎ−ＧａＡｓ電流ブロック層またはｎ−ＡｌＧａＡｓ電流ブロック層から、ｐ型ドーパントの最下方よりも浅くｎ型ドーパントを拡散して、ｎ型ドーパント拡散領域を形成する。これによって、発光領域の両横側の電流ブロック層から下方向に、ｎ／ｐ構造を設ける。
【００３８】
以下、本発明の作用について説明する。
【００３９】
上記の本発明の半導体レーザ素子の構成によると、発光領域から横方向に、第１導電型（例えばｎ型）及び第２導電型（例えばｐ型）ドーパント注入領域からなるｎ／ｐ構造が設けられている。この構成において、活性層の横方向の両端は、ｎ型ドーパント注入領域と接しており、ｎ型ドーパント注入領域は、その両横側にあるｐ型ドーパント注入領域と接している。このため、電極から供給され、第２のクラッド層のリッジ形状内を通って活性層へ到達した電流は、ｎ型ドーパント注入領域から外側、すなわちｐ型ドーパント注入領域へは流れない。その結果、活性層の選択された領域直下の領域に、電流を狭窄することができる。
【００４０】
或いは、本発明の別の構成では、発光領域の両横側に縦方向に、第１導電型（例えばｎ型）及び第２導電型（例えばｐ型）ドーパント注入領域からなるｎ／ｐ構造が設けられている。活性層の横方向の両端は、ｎ型ドーパント注入領域と接しており、ｎ型ドーパント注入領域は、その下方（基板側）にあるｐ型ドーパント注入領域と接している。このため、電極から供給され、第２のクラッド層のリッジ形状内を通って活性層へ到達した電流は、ｎ型ドーパント注入領域から下方、すなわちｐ型ドーパント注入領域へは流れない。その結果、活性層の選択された領域直下の領域に電流を狭窄することができる。
【００４１】
或いは、本発明のさらに別の構成では、第１のクラッド層（例えばｎ型クラッド層）のリッジ直下両横に、第１導電型（例えばｎ型）及び第２導電型（例えばｐ型）ドーパント拡散領域からなるｎ／ｐ接合領域が設けられている。このため、電極から供給され、第２のクラッド層（例えばｐ型クラッド層）のリッジ形状内を通って活性層へ到達した電流は、広がることなく第１のクラッド層（ｎ型クラッド層）に到達する。その結果、活性層の選択された領域直下の領域に電流を狭窄することができる。
【００４２】
よって、活性層及びクラッド層、すなわち発光領域において、電流が横方向へ拡大することを抑制できるため、発振レーザ光の水平横モードの制御が可能になり、電流しきい値も低減できる。
【００４３】
本発明の製造方法によれば、発光領域における電流の横方向の広がりを、制御が困難なエッチングによって決定された幅によってではなく、マスクの幅によって決定される所定の領域内に、制限することができる。従って、発振レーザ光の水平横モードが十分に制御され且つ電流しきい値が低減された、信頼性の高い半導体レーザ素子が提供される。
【００４４】
また、本発明の製造方法では、リッジ形状形成工程で用いたマスクを、ドーパント注入領域形成工程においてそのまま利用するため、上記の利点を有する半導体レーザ素子が、新たな一工程の追加、即ちドーパント注入領域形成工程の追加のみによって、容易に且つ安価に提供される。
【００４５】
更に、リッジ形状形成工程において２種類以上のエッチング液を用いて、リッジ形状をひさし型にすることにより、その後のドーパント注入工程では、この「ひさし」が注入マスクとして作用し、リッジ形状内にドーパントが注入されることを回避できる。ここで、「ひさし型」とは、第２のクラッド層上にキャップ層を有するリッジ形状において、キャップ層の横方向の幅が、クラッド層のリッジ形状上面の横方向の幅よりも大きい形状を指す。
【００４６】
また、本発明の他の製造方法によれば、発光領域における電流の横方向の広がりを、制御が困難なエッチングによって決定された幅によってではなく、拡散領域によって決定される所定の領域内に、制限することができる。従って、発振レーザ光の水平横モードが十分に制御され且つ電流しきい値が低減された、信頼性の高い半導体レーザ素子が提供される。
【００４７】
また、本発明の製造方法では、第２導電型（例えばｐ型）高濃度層及び第１導電型（例えばｎ型）高濃度層を連続して積層し、第２導電型および第１導電型ドーパントの熱拡散を同時に行うことにより、製造工程を減らして半導体レーザ素子の低廉価化を図ることができる。
【００４８】
さらに、第１導電型高濃度層を積層せずに、第１導電型の電流ブロック層を用いて第１導電型ドーパントを拡散させることも可能であり、この場合にも製造工程を減らして半導体レーザ素子の低廉価化を図ることができる。
【００４９】
さらに、コンタクト層の成長にＬＰＥ（液相エピタキシャル）法を用いれば、ＭＯＣＶＤ（有機金属気相成長）法に比べて成長温度が高いので、コンタクト層形成時に第２導電型および第１導電型ドーパントを拡散させることができる。この場合、ｐ型ドーパントとしてＭｇを用いると、その下層にあるドーパントを押し出す作用が大きいため、効果的に拡散を行うことができる。
【００５０】
なお、ＭＯＣＶＤ法による成長では、ｐ型ドーパントとして、高純度材料が得られ、熱処理による拡散が容易なＺｎを用いるのが好ましい。また、ｎ型ドーパントとしては、高純度材料が得られ、熱処理によりＺｎドーパントによるｐ層を容易にｎ層化することができるＳｅを用いるのが好ましい。
【００５１】
【発明の実施の形態】
以下に、本発明の実施形態を図を用いて説明する。
【００５２】
（実施形態１）
図２（ａ）〜図２（ｅ）、図３、及び図４（ａ）〜図４（ｃ）を参照しながら、本発明の第１の実施形態によるリッジ型半導体レーザ素子の構成、及びその製造方法を説明する。
【００５３】
図２（ａ）〜図２（ｅ）は、本発明の第１の実施形態によるリッジ型半導体レーザ素子の製造工程を示す。
【００５４】
まず、図２（ａ）に示すように、ＭＯＶＰＥ法により、ｎ型ＧａＡｓ基板１１上にｎ型ＡｌxＧａ1-xＡｓクラッド層１２（ｘ＝０．５程度）、ノンドープＡｌxＧａ1-xＡｓ活性層１３（ｘ＝０．１程度）、ｐ型ＡｌxＧａ1-xＡｓクラッド層１４（ｘ＝０．５程度、厚さ約１．５μｍ）、及びｐ型ＧａＡｓキャップ層１５を、順に形成する。次に、成長させたキャップ層１５上に、フォトリソグラフィによりストライプ状のレジストマスク２０を形成する。その後に、このストライプ状レジストマスク２０を使用して、ＳｉＣｌ4やＣｌ2などの塩素系のガスを用いて、ｐ型ＧａＡｓキャップ層１５と、続いてｐ型ＡｌxＧａ1-xＡｓクラッド層１４の一部までをエッチングで除去して、リッジ形状を形成する（図２（ｂ）参照）。
【００５５】
続いて、図２（ｃ）に示すように、このエッチング工程で使用したレジストマスク２０を残したままで、リッジ形状の上方から、リッジ形状の断面に平行な面に垂直な方向に対して斜め方向から、具体的には、垂直方向に対して０度より大きく約４５度以下の範囲（例えば約１度〜約４５度の範囲）の角度、例えば約３０度の角度をなす斜め方向から、ｎ型ドーパントとなるＳｉを、ｎ型クラッド層１２の所定の深さまで注入する。これによって、ｎ型ドーパント注入領域１６を形成する。次に、図２（ｄ）に示すように、リッジ形状の断面に平行な面に垂直な方向に対して、図２（ｃ）のＳｉ注入角度とは反対周りの斜め方向から、具体的には、垂直方向に対して０度より大きく約４５度以下の範囲（例えば約１度〜約４５度の範囲）の角度、例えば約３０度の角度をなす斜め方向から、同様にＳｉを、ｎ型クラッド層１２の所定の深さまで注入する。これによって、ｎ型ドーパント注入領域１６の形状が決定される。例えば、ｎ型ドーパントの注入濃度は１Ｅ１８ｃｍ-3、注入幅はウェハ全体、注入深さは活性層下端から基板方向へ０．５μｍ程度とする。
【００５６】
その後、図２（ｅ）に示すように、基板表面に対して垂直な方向から、ｐ型ドーパントとなるＺｎを、Ｓｉとほぼ同じ深さまで注入して、ｐ型ドーパント注入領域１７を形成する。例えば、ｐ型ドーパントの注入濃度は１Ｅ１８ｃｍ-3程度とする。
【００５７】
次に、レジストマスク２０を除去し、更に、リッジ形状の両側のｐ型ドーパント注入領域１７の上に、ｎ型ＧａＡｓ或いはｎ型ＡｌxＧａ1-xＡｓを積層し、電流ブロック層１８を形成する。ウェットエッチングなどによりキャップ層１５上のｎ型電流ブロック層１８を除去した後、電流ブロック層１８及びキャップ層１５の上面全体に、ｐ型ＧａＡｓによるｐ型コンタクト層１９を積層する。これによって、図３に示す形状が得られる。この後に、所定のｐ側電極及びｎ側電極を形成して、本実施形態のリッジ型半導体レーザ素子が構成される。
【００５８】
図３に示すように、上記の製造方法により得られたリッジ型半導体レーザ素子において、半導体積層構造１００は、リッジ形状直下のｎ型ＡｌxＧａ1-xＡｓクラッド層１２、ＡｌxＧａ1-xＡｓ活性層１３、及びｐ型ＡｌxＧａ1-xＡｓクラッド層１４からなる発光領域の両横側に、外側に向かってｎ／ｐ構造（即ち、ｎ型ドーパント注入領域１６と、その外側に隣接するｐ型ドーパント領域１７）を有する。ｎ型ドーパント注入領域１６からｐ型ドーパント注入領域１７へは電流が流れないため、リッジ形状内を通った電流が、活性層１３及びｎ型クラッド層１２において、横方向に広がらないように抑制できる。
【００５９】
但し、上述の本実施形態によるレーザ製造の際に、ドライエッチングによるリッジ形状形成工程において、リッジ形状の両端にｎ型ドーパントが注入されて、リッジ形状自体に損傷が起こる可能性があり得る。これを回避するためには、図４（ａ）〜図４（ｆ）に示す製造工程を適用することもできる。なお、図４（ａ）〜図４（ｆ）で、図２（ａ）〜図２（ｅ）及び図３と同様の構成要素には同じ参照番号を付しており、これらの説明は省略する。
【００６０】
具体的には、まず、図２（ａ）と同様のプロセスで、図４（ａ）に示す積層構造を形成する。
【００６１】
続くリッジ形状形成工程において、レジストマスク２０を形成した後に、ｐ型ＧａＡｓキャップ層１５をアンモニア系、続いてｐ型ＡｌxＧａ1-xＡｓクラッド層１４をフッ酸系のエッチング液を用いて、ウェットエッチングを行う。ｐ型クラッド層１４に対するエッチングは等方性エッチングとなるため、リッジ内部に向かってサイドエッチングが入り、図４（ｂ）に示すような、横方向の幅がｐ型クラッド層１４よりも広い領域を有するキャップ層１５を有する、ひさし型リッジ形状が形成される。例えば、キャップ層１５は、ｐ型クラッド層１４のリッジ幅よりも２μｍ程度広く形成する。
【００６２】
この状態で、図２（ｃ）及び（ｄ）と同様の斜め２方向からのイオン注入を図４（ｃ）及び（ｄ）に示すように順に行って、ｎ型ドーパント注入領域１６を形成する。この斜め方向からのイオン注入工程において、キャップ層１５によるひさしが注入マスクとして作用し、リッジ形状の両端へのｎ型ドーパントの注入を防ぐことができる。その後、図２（ｅ）と同様のｐ型イオンの注入プロセスを行って（図４（ｅ）参照）、ｐ型ドーパント注入領域１７を形成する。
【００６３】
その後、レジストマスク２０を除去後にｎ型電流ブロック層１８及びｐ型コンタクト層１９を積層することによって、図４（ｆ）に示す構成が得られる。更に、所定のｐ側電極及びｎ側電極を形成して、リッジ型半導体レーザ素子が得られる。
【００６４】
図４（ｆ）に示すように、上記の製造方法により得られたリッジ型半導体レーザ素子において、半導体積層構造１５０は、リッジ形状直下のｎ型ＡｌxＧａ1-xＡｓクラッド層１２、ＡｌxＧａ1-xＡｓ活性層１３、及びｐ型ＡｌxＧａ1-xＡｓクラッド層１４からなる発光領域の両横側に、外側に向かってｎ／ｐ構造（即ち、ｎ型ドーパント注入領域１６と、その外側に隣接するｐ型ドーパント注入領域１７）を有する。ｎ型ドーパント注入領域１６からｐ型ドーパント注入領域１７へは電流が流れないため、リッジ形状内を通った電流が、活性層１３及びｎ型クラッド層１２において、横方向に広がらないように抑制できる。
【００６５】
本実施形態による図２（ａ）〜図２（ｅ）及び図４（ａ）〜図４（ｆ）の何れの方法によっても、得られたリッジ型半導体レーザ素子の発光領域において、電流が流れる横方向の幅は、レジストマスク２０の幅によって決定される。
【００６６】
（実施形態２）
図５（ａ）〜図５（ｃ）及び図６を参照しながら、本発明の第２の実施形態によるリッジ型半導体レーザ素子の構成、及びその製造方法を説明する。
【００６７】
図５（ａ）〜図５（ｃ）は、本発明の第２の実施形態によるリッジ型半導体レーザ素子の製造工程を示す。
【００６８】
具体的には、第１の実施形態と同様に、基板１１の上に、ＭＯＶＰＥ法により、ｎ型ＧａＡｓ基板１１上にｎ型ＡｌxＧａ1-xＡｓクラッド層１２（ｘ＝０．５程度）、ノンドープＡｌxＧａ1-xＡｓ活性層１３（ｘ＝０．１程度）、ｐ型ＡｌxＧａ1-xＡｓクラッド層１４（ｘ＝０．５程度、厚さ約１．５μｍ）、及びｐ型ＧａＡｓキャップ層１５を、順に形成する。次に、成長させたキャップ層１５の上に、フォトリソグラフィによりストライプ状のレジストマスク２０を形成する。その後にエッチングを行って、キャップ層１５及びｐ型クラッド層１４からなるリッジ形状を形成する（図５（ａ）参照）。
【００６９】
次に、基板１１に対して垂直方向に、ｐ型ドーパントとなるＺｎをｎ型ＡｌＧａＡｓクラッド層１２の所定の深さまで注入し、ｐ型ドーパント注入領域１７を形成する（図５（ｂ）参照）。例えば、ｐ型ドーパントの注入濃度は１Ｅ１８ｃｍ-3、注入深さは活性層下端から基板方向へ１．０μｍ程度とする。
【００７０】
続いて、同様に基板１１に対して垂直方向から、Ｚｎの注入よりも低い注入エネルギーで、Ｚｎ注入よりも浅い位置まで、高濃度のｎ型ドーパントであるＳｉを注入する。これによって、ｐ型ドーパント注入領域１７の上に位置するｎ型ドーパント注入領域１６を形成する（図５（ｃ）参照）。例えば、ｎ型ドーパントの注入濃度は１Ｅ１８ｃｍ-3、注入深さは活性層下端から基板方向へ０．５μｍ程度とする。
【００７１】
この後、レジストマスク２０を除去し、第１の実施形態と同様に、ｎ型電流ブロック層１８及びｐ型コンタクト層１９を積層する。これによって、図６に示す形状が得られる。この後に、所定の電極を形成して、本実施形態のリッジ型半導体レーザ素子が構成される。
【００７２】
図６に示すように、上記の製造方法により得られたリッジ型半導体レーザ素子において、半導体積層構造２００は、リッジ形状及びその直下の領域を挟んで両側に、縦方向にｎ／ｐ構造（即ち、ｎ型ドーパント注入領域１６と、その下方に隣接するｐ型ドーパント注入領域１７）を有する。ｎ型ドーパント注入領域１６からｐ型ドーパント注入領域１７へは電流が流れないため、リッジ形状内を通った電流が、活性層１３及びｎ型クラッド層１２において、横方向に広がらないように抑制できる。
【００７３】
本実施形態によっても、第１の実施形態と同様に、得られたリッジ型半導体レーザ素子の発光領域において、電流が流れる横方向の幅は、レジストマスク２０の幅によって決定される。
【００７４】
なお、第１の実施形態で図４（ａ）〜図４（ｆ）を参照して説明したひさし型リッジ形状を、上記のような縦方向のｎ／ｐ構造を有する本実施形態に適用しても良く、その場合にも同様の効果が得られる。
【００７５】
（実施形態３）
図７、図８（ａ）〜図８（ｇ）、図９（ａ）〜図９（ｇ）、図４（ａ）および図４（ｂ）を参照しながら、本発明の第３の実施形態によるリッジ型半導体レーザ素子の構成、及びその製造方法を説明する。
【００７６】
図７は、本発明の第３の実施形態によるリッジ型半導体レーザ素子の構造を示す。このリッジ型半導体レーザ素子は、活性層１３を中心とした発光領域において、第１のクラッド層１２のリッジ直下両横に、縦方向にｎ／ｐ構造を有している。
【００７７】
図８（ａ）〜図（ｇ）は、本発明の第３の実施形態による半導体レーザ素子の製造工程を示す。
【００７８】
まず、図８（ａ）に示すように、ＭＯＶＰＥ法により、ｎ型ＧａＡｓ基板１１上にｎ型ＡｌxＧａ1-xＡｓクラッド層１２（ｘ＝０．５程度）、ノンドープＡｌxＧａ1-xＡｓ活性層１３（ｘ＝０．１程度）、ｐ型ＡｌxＧａ1-xＡｓクラッド層１４（ｘ＝０．５程度、厚さ約１．５μｍ）、及びｐ型ＧａＡｓキャップ層１５を、順に形成する。次に、成長させたキャップ層１５上に、フォトリソグラフィによりストライプ状のマスク２０を形成する。その後に、このストライプ状マスク２０を使用して、ＳｉＣｌ4やＣｌ2などの塩素系のガスを用いて、ｐ型ＧａＡｓキャップ層１５と、続いてｐ型ＡｌxＧａ1-xＡｓクラッド層１４の一部までをエッチングで除去して、図８（ｂ）に示すようなリッジ形状を形成する。
【００７９】
続いて、図８（ｃ）に示すように、このエッチング工程で使用したマスク２０を残したままで、ｐ型キャリア濃度１Ｅ１９〜１Ｅ２０ｃｍ-3程度のＧａＡｓ層を０．１μｍ〜０．５μｍ程度の厚みに積層してｐ型高濃度層１６ａとする。次に、７００℃〜８５０℃程度の拡散炉において熱処理を行うことにより、図８（ｄ）に示すようにｐ型ドーパントを活性層１３下まで拡散させてｐ型ドーパント拡散領域２６を形成する。このｐ型ドーパントとしては、例えばＺｎを用いることができる。Ｚｎは、ＭＯＣＶＤ法による成長においてジエチル亜鉛等の高純度の材料が得られ、また、熱処理を施すことにより容易に拡散できる。さらに、ＭＯＣＶＤ法による成長の際に、約７００℃での成長後、III族材料の供給を止めて降温中に、ドーパント源であるジエチル亜鉛等を供給し続けると、１Ｅ２０ｃｍ-3程度のキャリア濃度を容易に得ることができる。例えば、ｐ型ドーパントの注入濃度は１Ｅ１７〜１Ｅ１８ｃｍ-3、注入深さは活性層下端から基板方向へ１．０μｍ程度とする。
【００８０】
次に、図８（ｅ）に示すように、ｎ型キャリア濃度１Ｅ１８ｃｍ-3程度のＧａＡｓ層を０．１μｍ〜０．５μｍ程度の厚みに積層してｎ型高濃度層１７ａとする。次に、７００℃〜８５０℃程度の拡散炉において熱処理を行うことにより、図８（ｆ）に示すようにｎ型ドーパントを活性層１３下まで拡散させてｎ型ドーパント拡散領域２７を形成する。このとき、ｎ型ドーパントがｐ型ドーパントの最下方よりも上方まで拡散するように、熱拡散の温度や時間等を制御する。このｎ型ドーパントとしては、例えばＳｅを用いることができる。Ｓｅは、ＭＯＣＶＤ法による成長においてセレン化水素等の高純度の材料が得られ、また、熱処理を施すことによりＺｎドーパントからなるｐ層を容易にｎ層化することができる。例えば、ｎ型ドーパントの注入濃度は１Ｅ１７〜１Ｅ１８ｃｍ-3、注入深さは活性層下端から基板方向へ０．５μｍ程度とする。
【００８１】
次に、マスク２０を除去し、更に、リッジ形状の両側に、ｎ型ＧａＡｓ或いはｎ型ＡｌxＧａ1-xＡｓを積層し、キャップ層１５上のｎ型ＧａＡｓ層或いはｎ型ＡｌxＧａ1-xＡｓ層を除去して、図８（ｇ）に示すような電流ブロック層１８を形成する。その後、電流ブロック層１８及びキャップ層１５の上面全体に、ｐ型ＧａＡｓによるｐ型コンタクト層１９を積層する。さらに、所定のｐ側電極及びｎ側電極（共に図示せず）を形成して、本実施形態のリッジ型半導体レーザ素子が作製される。
【００８２】
図７に示すように、上記の製造方法により得られたリッジ型半導体レーザ素子において、半導体積層構造３００は、発光領域の電流経路（リッジ部およびその直下の部分）の両横側に、縦方向にｎ／ｐ構造（即ち、ｎ型ドーパント拡散領域２７と、その下方に接するｐ型ドーパント拡散領域２６）を有する。ｎ型ドーパント拡散領域２７からｐ型ドーパント拡散領域２６へは電流が流れないため、リッジ形状内を通った電流が、活性層１３及びｎ型クラッド層１２において、横方向に広がらないように抑制できる。
【００８３】
本発明の第３の実施形態による半導体レーザ素子は、図９（ａ）〜図９（ｇ）に示すような製造工程により作製することもできる。
【００８４】
具体的には、まず、図８（ａ）および図８（ｂ）と同様のプロセスで、図９（ａ）に示すようなリッジ形状を有する半導体積層構造を形成し、図９（ｂ）に示すように、マスク２０を除去する。
【００８５】
次に、図８（ｃ）および図８（ｄ）と同様に、ｐ型キャリア濃度１Ｅ１９〜１Ｅ２０程度のＧａＡｓ層を０．１μｍ〜０．５μｍ程度の厚みに積層してｐ型高濃度層１６ａとし、熱処理によりｐ型ドーパントを拡散させて、図９（ｃ）に示すようなｐ型ドーパント拡散領域２６を形成する。
【００８６】
次に、図８（ｅ）および図８（ｆ）と同様に、ｎ型キャリア濃度１Ｅ１８程度のＧａＡｓ層を０．１μｍ〜０．５μｍ程度の厚みに積層してｎ型高濃度層１７ａとし、熱処理によりｎ型ドーパントを拡散させて、図９（ｄ）に示すようなｎ型ドーパント拡散領域２７を形成する。このとき、リッジ上部２１にｎ型ドーパントが拡散されて電流の妨げとなるので、これを後の工程で除去する。
【００８７】
次に、図９（ｅ）に示すように、リッジ部およびその両側にわたってｎ型ＧａＡｓ或いはｎ型ＡｌxＧａ1-xＡｓを積層し、図９（ｆ）に示すように、キャップ層１５上のｎ型ＧａＡｓ層或いはｎ型ＡｌxＧａ1-xＡｓ層を除去して電流ブロック層１８を形成する。このとき、リッジ上部のｎ型ドーパントが拡散された部分２１も同時に除去される。その後、電流ブロック層１８及びキャップ層１５の上面全体に、ｐ型ＧａＡｓによるｐ型コンタクト層１９を積層する。さらに、所定のｐ側電極及びｎ側電極（共に図示せず）を形成して、図９（ｇ）に示す構造の本実施形態のリッジ型半導体レーザ素子が作製される。
【００８８】
図９（ｇ）に示すように、上記の製造方法により得られたリッジ型半導体レーザ素子においても、発光領域の電流経路（リッジ部およびその直下の部分）の両横側に、縦方向にｎ／ｐ構造（即ち、ｎ型ドーパント拡散領域２７と、その下方に接するｐ型ドーパント拡散領域２６）を有する。ｎ型ドーパント拡散領域２７からｐ型ドーパント拡散領域２６へは電流が流れないため、リッジ形状内を通った電流が、活性層１３及びｎ型クラッド層１２において、横方向に広がらないように抑制できる。また、上記方法によれば、マスクを高温炉に入れずに半導体レーザ素子を作製することができるので、レジストマスクを用いることができる。
【００８９】
本発明の第３の実施形態による半導体レーザ素子は、ｐ型ドーパントとｎ型ドーパントの拡散を同時に行って作製することもできる。
【００９０】
具体的には、上述した製造工程と同様にしてリッジ形状を形成した後、マスクを残したまま、またはマスクを除去して、ｐ型キャリア濃度１Ｅ１９〜１Ｅ２０ｃｍ-3程度のＧａＡｓ層を０．１μｍ〜０．５μｍ程度の厚みに積層し、続いてｎ型キャリア濃度１Ｅ１８程度のＧａＡｓ層を０．１μｍ〜０．５μｍ程度の厚みに積層する。その後、熱拡散を行ってｐ型ドーパントとｎ型ドーパントとを同時に拡散させることにより、図７または図９（ｇ）に示した構造を得ることができる。
【００９１】
本発明の第３の実施形態による半導体レーザ素子は、図１０（ａ）および図１０（ｂ）に示すような製造工程により作製することもできる。
【００９２】
具体的には、まず、図８（ａ）および図８（ｂ）と同様のプロセスで、リッジ形状を有する半導体積層構造を形成し、マスク２０を残したままで、図８（ｃ）と同様に、ｐ型キャリア濃度１Ｅ１９〜１Ｅ２０程度のＧａＡｓ層を０．１μｍ〜０．５μｍ程度の厚みに積層してｐ型高濃度層１６ａとする。
【００９３】
次に、マスクを除去し、図１０（ａ）に示すように、リッジ部の両側にｎ型ＧａＡｓ或いはｎ型ＡｌxＧａ1-xＡｓからなる電流ブロック層１８を形成する。
【００９４】
次に、熱処理によりｐ型ドーパントを拡散させて、図１０（ｂ）に示すようなｐ型ドーパント拡散領域２６を形成する。このとき、ｎ型電流ブロック層１８からｎ型ドーパントが拡散されて、ｎ型ドーパント拡散領域２７が形成される。その後、電流ブロック層１８及びキャップ層１５の上面全体に、ｐ型ＧａＡｓによるｐ型コンタクト層（図示せず）を積層し、さらに、所定のｐ側電極及びｎ側電極（共に図示せず）を形成して、本実施形態のリッジ型半導体レーザ素子が作製される。
【００９５】
この方法によれば、ｎ型高濃度層を積層せずにｎ型電流ブロック層を用いてｎ型ドーパントを拡散させることが可能である。
【００９６】
なお、この方法において、図９に示した製造工程と同様に、マスクを除去した後にｐ型高濃度層１６ａを積層してもよい。この場合、続いて電流ブロック層１８となるｎ型ＧａＡｓ層或いはｎ型ＡｌxＧａ1-xＡｓ層を積層し、ｐ型高濃度層からのｐ型ドーパントの拡散およびｎ型ＧａＡｓ層或いはｎ型ＡｌＧａＡｓ層からのｎ型ドーパントの拡散を同時に行う。その後、キャップ層１５上のＧａＡｓ層或いはＡｌＧａＡｓ層を除去する際に、リッジ上部のドーパント拡散部分を除去する。その後、コンタクト層の形成工程等を行うことにより、図９（ｇ）においてｎ型高濃度層２７を省いた構造のリッジ型半導体レーザ素子が作製される。
【００９７】
本発明の第３の実施形態による半導体レーザ素子の製造方法において、コンタクト層の成長をＬＰＥ法により行い、その成長の際にｐ型ドーパントとｎ型ドーパントの拡散を行うこともできる。
【００９８】
具体的には、上述した製造工程と同様にして、電流ブロック層１８を積層し、リッジ上の不要層を除去した後に、コンタクト層１９をＬＰＥ法により積層する。このＬＰＥ法は、成長温度が一般にＭＯＣＶＤ法よりも高いため、キャリアの拡散が起こり、ｐ型高濃度層２６からｐ型ドーパントを拡散させ、ｎ型高濃度層２７または電流ブロック層１８からｎ型ドーパントを拡散させることができる。これを利用して、図７、図９（ｇ）および図１０（ｂ）に示したような構造のリッジ型半導体レーザ素子を得ることができる。
【００９９】
なお、ＬＰＥ法によりコンタクト層１９を積層する場合には、ｐ型ドーパントとしてＭｇを用いると、その下層にあるドーパントを押し出す作用が大きいため、効果的に拡散を行うことができる。この場合にも、ｎ型ドーパントとしては、例えばＳｅを用いることができる。
【０１００】
上述の第１および第２の実施形態においては、ｎ型ドーパント及びｐ型ドーパントの注入工程に使用するマスク２０として、フォトレジストから形成されたレジストマスクを使用している。しかし、本発明はこれに限られるわけではなく、他の材料のマスクを、ｎ型ドーパント及びｐ型ドーパントの注入工程や拡散工程に使用するマスク２０として、使用することができる。例えば、マスク２０は、一般的に使用されるＳｉＯ2マスク等であっても良い。
【０１０１】
本発明は、注入または拡散されるドーパントの極性を上記の説明とは逆にすることにより、ｎ型基板ではなくｐ型基板に順次ｐ型クラッド層／活性層／ｎ型クラッド層を形成し、電極の流れる方向を逆にした構造を有するリッジ型半導体レーザ素子にも、同様に適用できる。
【０１０２】
ｎ型及びｐ型ドーパント注入領域または拡散領域からなるｎ／ｐ構造の形状は、上述の実施形態に限定されない。例えば、ｎ型ドーパント注入領域または拡散領域の外側と下側とに接するｐ型ドーパント注入領域または拡散領域を有する構造でも良い。
【０１０３】
また、上述の実施形態ではＧａＡｓ／ＡｌＧａＡｓのダブルヘテロ構造を有するリッジ型半導体レーザ素子について述べたが、本発明は、その他の材料系を用いた半導体レーザ素子にも適用可能であり、さらに、それ以外の構造のリッジ型半導体レーザ素子全般に適用できる。
【０１０４】
【発明の効果】
上述のように本発明によれば、リッジ型半導体レーザ素子において、発光領域における電流の横方向の拡大を抑制でき、その結果、発振レーザ光の水平横モードの制御が可能になるとともに、電流しきい値を低減できる。本発明の製造方法によれば、上記のような特徴を有するリッジ型半導体レーザ素子を、高い信頼性で、容易に且つ安価に製造できる。
【図面の簡単な説明】
【図１】従来のリッジ型半導体レーザ素子の構造を示す断面図である。
【図２】（ａ）〜（ｅ）は、本発明の第１の実施形態による、リッジ型半導体レーザ素子の製造工程を示す断面図である。
【図３】本発明の第１の実施形態による、リッジ型半導体レーザ素子の断面図である。
【図４】（ａ）〜（ｆ）は、本発明の第１の実施形態による、リッジ型半導体レーザ素子の他の製造工程を示す断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施形態による、リッジ型半導体レーザ素子の製造工程を示す断面図である。
【図６】本発明の第２の実施形態による、リッジ型半導体レーザ素子の断面図である。
【図７】本発明の第３の実施形態による、リッジ型半導体レーザ素子の断面図である。
【図８】（ａ）〜（ｇ）は、本発明の第３の実施形態による、リッジ型半導体レーザ素子の製造工程を示す断面図である。
【図９】（ａ）〜（ｇ）は、本発明の第３の実施形態による、リッジ型半導体レーザ素子の他の製造工程を示す断面図である。
【図１０】（ａ）および（ｂ）は、本発明の第３の実施形態による、リッジ型半導体レーザ素子の他の製造工程を示す断面図である。
【符号の説明】
１  ｎ型ＧａＡｓ基板
２  ｎ型ＡｌＧａＡｓクラッド層
３  ＧａＡｓ活性層
４  ｐ型ＡｌＧａＡｓクラッド層
５  ｐ型ＧａＡｓキャップ層
８  電流ブロック層
９  ｐ型コンタクト層
１０  電流経路
１１  ｎ型ＧａＡｓ基板
１２  ｎ型ＡｌXＧａl-XＡｓクラッド層
１３  ＡｌXＧａl-XＡｓ活性層
１４  ｐ型ＡｌXＧａl-XＡｓクラッド層
１５  ｐ型ＧａＡｓキャップ層
１６  ｎ型ドーパント注入領域
１６ａ  ｐ型高濃度層
１７  ｐ型ドーパント注入領域
１７ａ  ｎ型高濃度層
１８  ｎ型電流ブロック層
１９  ｐ型コンタクト層
２０  マスク
２１  リッジ上部のドーパントが拡散された部分
２６  ｐ型ドーパント拡散領域
２７  ｎ型ドーパント拡散領域
１００、１５０、２００、３００  半導体積層構造
【図１】
0003672227.tif 000002
【図２】
0003672227.tif 000003
【図３】
0003672227.tif 000004
【図４】
0003672227.tif 000005
【図５】
0003672227.tif 000006
【図６】
0003672227.tif 000007
【図７】
0003672227.tif 000008
【図８】
0003672227.tif 000009
【図９】
0003672227.tif 000010
【図１０】
0003672227.tif 000011