(57)【特許請求の範囲】
【請求項１】
パワーダウン動作モードにおいて、アダプタカード上のメモリに対するホストコンピュータのアクセスを提供するためのシステムであって、前記アダプタカード上には、
前記メモリに対するアダプタカード論理および前記ホストコンピュータのアクセスを選択的に可能にするための調停回路を含み、前記パワーダウンモードにおいて、前記調停回路は低電力状態に切換えられ、低電力状態においては前記調停回路は論理機能を全く行わず、前記アダプタカード上にはさらに、
パワーダウンモード開始信号に応答して、前記アダプタカード論理および前記調停回路を前記低電力状態に切換えるためのパワーダウン回路と、
前記ホストコンピュータからの読出信号に応答して、前記パワーダウン回路を起動させ、前記調停回路を前記低電力状態から切換えて、前記ホストコンピュータの前記メモリに対するアクセスを可能にするための読出検出回路とを含む、システム。
【請求項２】
前記ホストコンピュータはＰＣＭＣＩＡバスを通じて前記アダプタカードと結合されている、請求項１に記載のシステム。
【請求項３】
前記メモリは、前記アダプタカードの能力および構成についての情報を記憶するための不揮発性メモリ装置を含む、請求項１に記載のシステム。
【請求項４】
前記パワーダウンモード開始信号は、前記アダプタカード論理によって供給される、請求項１に記載のシステム。
【請求項５】
前記パワーダウンモード開始信号は、前記ホストコンピュータによって供給される、請求項１に記載のシステム。
【請求項６】
前記パワーダウン回路は、前記パワーダウンモードにおいて、前記調停回路および前記アダプタカード論理へのクロック信号の供給を妨げる、請求項１に記載のシステム。
【請求項７】
前記パワーダウン回路は、前記読出信号に応答して、前記調停回路への前記クロック信号の供給を可能にする、請求項６に記載のシステム。
【請求項８】
前記クロック信号を供給するための高速クロックと前記クロック信号の周波数よりも周波数が低い低速クロック信号を供給するための低速クロックとをさらに含む、請求項７に記載のシステム。
【請求項９】
前記低速クロック信号は前記パワーダウン回路に供給される、請求項８に記載のシステム。
【請求項１０】
前記パワーダウン回路は、前記低速クロック信号に応答して、予め設定されたプログラムに従って前記アダプタカードを起動するためのカウンタを含む、請求項９に記載のシステム。
【請求項１１】
前記読出検出回路は、前記ＰＣＭＣＩＡバスに応答して前記読出信号をデコードするためのデコーダを含む、請求項２に記載のシステム。
【請求項１２】
前記読出検出信号は、前記デコーダと前記パワーダウン回路からのパワーダウンモード指示信号とに応答して、前記パワーダウン回路に起動信号を供給するためのゲート回路を含む、請求項１１に記載のシステム。
【請求項１３】
ＰＣＭＣＩＡカードをスリープモードから切換え、ＰＣＭＣＩＡバスを通じてホストコンピュータがＰＣＭＣＩＡカードのＣＩＳへアクセスできるようにするためのシステムであって、
前記ＰＣＭＣＩＡカード上に設けられ、ＣＩＳを記憶するための不揮発性メモリと、
前記メモリと結合され、前記メモリへの前記ホストコンピュータおよびＰＣＭＣＩＡカード論理のアクセスを提供するための調停論理と、
前記調停論理および前記アダプタカード論理と結合され、スリープ制御信号を供給して、前記調停論理および前記ＰＣＭＣＩＡ論理カードを電力節約モードに切換えるためのスリープ論理とを含み、電力節約モードにおいては前記調停論理は論理機能を全く行わず、前記システムはさらに、
前記ＰＣＭＣＩＡバスと前記スリープ論理との間に結合され、ＣＩＳ読出動作が前記ＰＣＭＣＩＡバス上で検出されるとき、ＣＩＳ読出検出信号を前記スリープ論理に供給するための、ＣＩＳ読出検出論理とを含み、
前記ＣＩＳ読出検出信号は、前記調停論理を起動させ、前記ホストコンピュータのＣＩＳへのアクセスを可能にする、システム。
【請求項１４】
前記スリープ制御信号は、前記調停論理および前記ＰＣＭＣＩＡカード論理へのクロック信号の供給を妨げる、請求項１３に記載のシステム。
【請求項１５】
前記スリープ論理は、前記ＣＩＳ読出検出信号に応答して、前記調停論理への前記クロック信号の供給を可能にする、請求項１４に記載のシステム。
【請求項１６】
スリープモードにおけるＰＣＭＣＩＡカード上のＣＩＳ情報へのホストコンピュータのアクセスを提供する方法であって、
ＰＣＭＣＩＡバスを通じてホストコンピュータが、および、局所バスを通じてアダプタカード論理が、アクセスすることのできる不揮発性メモリ内にＣＩＳ情報を記憶するステップと、
不揮発性メモリへのＰＣＭＣＩＡバスおよび局所バスのアクセスを、調停手段によって制御するステップと、
ＰＣＭＣＩＡカードをスリープモードに切換えるスリープ制御信号に応答して、調停手段が論理機能を行うのを妨げるため、調停手段を不能化するステップと、
ＰＣＭＣＩＡバスをモニタしてＣＩＳ読出動作をデコードするステップと、
デコードされたＣＩＳ読出動作に応答して、ホストプロセッサの不揮発性メモリに対するアクセスを可能にするため、調停手段を起動するステップとを含む、方法。
【発明の詳細な説明】
技術分野
この発明は、一般に、携帯型コンピュータに関し、より特定的には、ＰＣＭＣＩＡカードをパワーダウンモードから脱し、その構成情報をホストに伝えるシステムに関する。
背景技術
ラップトップ、ノート型、およびサブラップトップのパーソナルコンピュータを拡張するため、パーソナルコンピュータメモリカード工業協会（Personal Computer Memory Card Industry Association（PCMCIA））バス規格は、拡張カード用のインタフェースの仕様を規定している。この規格は、単に、カードの寸法およびバスのピン配置図を規定するだけでなく、ファイルフォーマットおよびデータ構造、カードの構造および能力をカードがホストに伝えることを可能にする手段、ならびにカードのハードウェアおよびソフトウェアのリンクにアクセスする、装置に依存しない手段についても記載している。
特に、ＰＣＭＣＩＡバス規格は、カードの資源要件についての情報はカード上の不揮発性メモリ内になければならないとしている。カードが必要とし得る資源には、たとえば、必要とするホストコンピュータシステムのメモリ空間の量、ＤＭＡチャネル数、および割込チャネル数が含まれる。
構成上のさまざまな選択肢を提供するため、カードは、さまざまな組合せの資源要件を含む。この情報は、カードがホストコンピュータに挿入されるとき、またはコンピュータがオンにされるときに、ホストコンピュータシステム内にある構成ソフトウェアによって読出される。カード上の不揮発性メモリ内にある、ＰＣＭＣＩＡバス構成のための情報は、カード情報構造（ＣＩＳ）と呼ばれる。
ＰＣＭＣＩＡバス規格は、カードがダウンモードにされたときも含めて、常に、ホストコンピュータとカードとを結合するＰＣＭＣＩＡバスを通じて、ＣＩＳを読出せねばならないとしている。ＰＣＭＣＩＡバス規格によって規定されたこのモードは、スリープモードであって、携帯型コンピュータの貴重な電池電力を保存するため、カードの消費電力を減じることを目的としている。状態ビットがカードからホストコンピュータに送られ、カードがスリープモードにあるか否かを指示する。
ＣＩＳ情報を記憶する一般的な方法は、これを、ホスト携帯型コンピュータに挿入されるＰＣＭＣＩＡアダプタカードの不揮発性メモリ装置内に位置づけることである。たとえば、ＣＩＳを記憶するためにフラッシュメモリを使用してもよい。ホストコンピュータはＰＣＭＣＩＡバスを通じて、かつ、アダプタカード上にあるサブシステムはアダプタカードの局所バスを通じて、このフラッシュメモリにアクセスすることができよう。アダプタカードのサブシステムはクロックによって制御される。アダプタカードがスリープモードにあるときは、可能なかぎり多くの電力を保持するためにアダプタカードサブシステムへのクロックを不能化することが望ましい。しかし、フラッシュメモリに対するアダプタカードサブシステムの複数のアクセスが同期しており、ホストコンピュータのアクセスとサブシステムのアクセスとの調停もまた同期しているときには、サブシステムのクロックが不能化されていると、ホストコンピュータのＣＩＳメモリへのアクセスが禁止される。ホストコンピュータが常にＣＩＳ不揮発性メモリにアクセスできるようにするため、カードがスリープモードにあるときでも、アダプタカードのサブシステムのインタフェース回路はクロックを受取り続ける。これによって、スリープモードの間もホストコンピュータはＣＩＳにアクセスできるが、消費電力が増加することになる。
もう１つの方法は、スリープモードの間もホストコンピュータがアクセスできる第２の不揮発性メモリ装置内にＣＩＳの２次記憶装置を設けることである。しかし、この場合には、ホストコンピュータのアクセスは、けっしてスリープモードにはならないランダム論理インタフェースを通じて提供される。また、２次記憶装置に関連する論理回路は、ＣＩＳをＣＩＳメモリからＰＣＭＣＩＡデータバスに転送せねばならない。したがって、この方法においては、インタフェース論理および不揮発性メモリ装置がさらに設けられることになり、消費電力も増加することになる。
したがって、電池電源の携帯型コンピュータの消費電力を減じつつ、スリープモードの間のＣＩＳに対するホストコンピュータのアクセスを提供することが望ましいだろう。
ＵＳ−Ａ−５  ３６１  ３６４は、ＩＤ論理を含むブロックが、他のブロックがスリープ状態にあるときも活性であり続けられるようにする、ＳＣＳＩバスと、メインＣＰＵとの間の周辺装置制御を開示している。
発明の開示
したがって、この発明の一利点は、不揮発性メモリおよびインタフェース論理をさらに加えることなく、スリープモードにあるＰＣＭＣＩＡカード上のＣＩＳメモリに対するホストコンピュータのアクセスを可能にするシステムを提供することにある。
この発明のもう１つの利点は、電池電源の携帯型コンピュータの消費電力の低減を可能にする、スリープモードにあるＰＣＭＣＩＡカードを起動するための起動システムを提供することにある。
この発明は、パワーダウン動作モードにおいて、アダプタカード上のメモリに対するホストコンピュータのアクセスを提供するための装置であって、前記装置は、アダプタカードを含み、前記アダプタカードは、
前記メモリに対するアダプタカード論理手段および前記ホストコンピュータのアクセスを選択的に可能にするための調停回路を特徴とし、前記調停回路は、前記パワーダウンモードにおいて低電力状態に切換えられ、低電力状態においては、前記調停回路は論理機能を全く行わないように適合され、前記アダプタカードはさらに、
パワーダウンモード開始信号に応答して、前記アダプタカード論理および前記調停回路を前記低電力状態に切換えるためのパワーダウン回路と、
前記ホストコンピュータからの読出信号に応答して、前記パワーダウン回路を起動させ、前記調停回路を前記低電力状態から切換えて、前記ホストコンピュータの前記メモリに対するアクセスを可能にするための読出検出回路とを含む装置を提供する。
この発明はまた、ＰＣＭＣＩＡカードをスリープモードから切換え、ＰＣＭＣＩＡバスを通じてホストコンピュータがＰＣＭＣＩＡカードのＣＩＳ（カード情報構造）へアクセスできるようにするための装置であって、
前記ＰＣＭＣＩＡカード上に設けられ、ＣＩＳを記憶するための不揮発性メモリを含み、
前記メモリと結合され、前記メモリへの前記ホストコンピュータおよびＰＣＭＣＩＡカード論理のアクセスを提供するための調停論理を特徴とし、前記装置はさらに、
前記調停論理および前記アダプタカード論理と結合され、スリープ制御信号を供給して、前記調停論理および前記ＰＣＭＣＩＡ論理カードを電力節約モードに切換えるためのスリープ論理を含み、電力節約モードにおいては、前記調停論理は論理機能を全く行なわず、前記装置はさらに、
前記ＰＣＭＣＩＡバスと前記スリープ論理との間に結合され、ＣＩＳ読出動作が前記ＰＣＭＣＩＡバス上で検出されるとき、ＣＩＳ読出検出信号を前記スリープ論理に供給するための、ＣＩＳ読出検出論理とを含み、
前記ＣＩＳ読出検出信号は、前記調停論理を起動させ、前記ホストコンピュータのＣＩＳへのアクセスを可能にする装置を提供する。
この発明はまたさらに、スリープモードにおけるＰＣＭＣＩＡカード上のＣＩＳ情報へのホストコンピュータのアクセスを提供する方法であって、
ＰＣＭＣＩＡバスを通じてホストコンピュータが、および、局所バスを通じてアダプタカード論理が、アクセスすることのできる不揮発性メモリ内にＣＩＳ情報を記憶するステップと、
不揮発性メモリへのＰＣＭＣＩＡバスおよび局所バスのアクセスを、調停手段によって制御するステップと、
ＰＣＭＣＩＡカードをスリープモードに切換えるスリープ制御信号に応答して、調停手段を不能化し、調停手段が、論理機能を行なうのを妨ぐステップと、
ＰＣＭＣＩＡバスをモニタしてＣＩＳ読出動作をデコードするステップと、
デコードされたＣＩＳ読出動作に応答して、ホストプロセッサの不揮発性メモリに対するアクセスを可能にするため、調停手段を起動するステップとを含む方法を提供する。
この発明のさらに他の目的および利点が、以下の詳細な説明から当業者には容易に明らかになるであろう。以下の詳細な説明においては、この発明を実施するための企図される最良のモードの単なる例として、好ましい実施例のみを示し説明している。理解されるように、この発明を逸脱することなく、他のおよび異なった実施例が可能であり、さまざまな明らかな観点からそのいくつかの細部に修正を加えることができる。したがって、この図面および説明は本質的に例示的なものであって、限定的なものではないと考えられねばならない。
【図面の簡単な説明】
図１は、この発明によるＰＣＭＣＩＡカードのための起動システムを示すブロック図である。
図２は、図１に示すＣＩＳ読出検出回路を示す図である。
発明を実施するためのベストモード
この発明は、周辺のサブシステムをホストシステムにインタフェースさせる分野において一般的に適用できるが、この発明を実施するためのベストモードは、部分的には、カードとホストコンピュータとの間のインタフェースはＰＣＭＣＩＡバス規格の要件を満たすものであるという理解に基づいている。
図１を参照すると、ホストコンピュータ２がＰＣＭＣＩＡバス６を通じてＰＣＭＣＩＡアダプタカード４と結合されている。カード４は、ＣＩＳ情報を含む不揮発性メモリ４２を含む。たとえば、ＣＩＳ情報を記憶するため、フラッシュメモリを使用してもよい。フラッシュメモリ４２には、アダプタカード上にあるサブシステムがアクセスできる。このサブシステムはブロック４４で示されている。サブシステムは局所バス４６を通じてメモリ４２にアクセスする。上述のように、メモリ４２内のＣＩＳ情報にはホストコンピュータ２がアクセスできねばならない。メモリ４２に対するホストコンピュータのアクセスはＰＣＭＣＩＡバス６を通じて与えられる。調停論理４８は、メモリ４２に対するホストコンピュータおよびサブシステムのアクセスを調停する。論理４８は、メモリバス５０を通じてメモリ４２と結合される。
スリープ論理５２は、ＰＣＭＣＩＡカード４のスリープモードをサポートする。スリープ論理５２は、アダプタカードのサブシステム４４によってアサートされるＧＯ  ＴＯ  ＳＬＥＥＰ（ＧＴＳ）信号によって起動されるパワーダウン状態マシンとして実現されてもよい。代替的に、ＧＴＳ信号をホストコンピュータ２によって提供してもよい。ＧＴＳ信号に応答して、パワーダウンマシンは選択クロック（ｓｅｌｃｌｋ）信号をアサートし、これは、２つの入力を有するマルチプレクサ５５に供給される。マルチプレクサの２つの入力のうち一方に高速クロック５４からの高速クロック（ｆｃｌｋ）信号が与えられる。たとえば、４０ＭＨｚのクロック信号が高速クロック５４によって発生されてもよい。他方の入力は接地される。
アダプタカード４がスリープモードにないときは、ｓｅｌｃｌｋ信号はデアサートされ、ｆｃｌｋ信号をマルチプレクサ５５の出力から調停論理４８およびアダプタカードサブシステム４４に供給できる。しかし、カードがＧＴＳ信号によって始められたスリープモードにあるときは、アサートされたｓｅｌｃｌｋによって、ｆｃｌｋ信号の調停論理４８およびアダプタカードサブシステム４４への供給が妨げられる。代わって、これらの回数は接地接続される。これによって、調停論理４８およびアダプタカードサブシステム４４が低電力状態に切換えられることになり、コンピュータの電池電力が保存される。この状態においては、調停論理４８またはアダプタカードサブシステム４４のいずれにおいても論理的機能は生じない。したがってＰＣＭＣＩＡバス６からメモリ４２へのアクセスは提供されない。
スリープ論理５２を予め定められた時間間隔の後にスリープモードから出るよう予めプログラムしてもよい。たとえば３２ＫＨｚの低速クロック（ｓｃｌｋ）信号を低速クロック５６からスリープ論理５２に供給し、この時間間隔を規定する。たとえば、ｓｃｌｋ信号が予め定められたカウントに達したときを論理５２内のカウンタがカウントすると、スリープモードからの離脱が始められる。
ＰＣＭＣＩＡバス規格要件に従ってスリープモードにおけるメモリ４２へのホストコンピュータのアクセスを提供するため、ＣＩＳ読出検出回路５７がアダプタカード４上に組入れられている。ＣＩＳ読出検出回路５７はスリープモードの間活性であり、ＰＣＭＣＩＡバス６をモニタする。ホストコンピュータ２によって開始されたＣＩＳ読出動作がＰＣＭＣＩＡバス６上で検出されると、ＣＩＳ読出検出回路５７がＣＩＳ読出信号をアサートし、これがスリープ論理に供給される。これに応答して、スリープ論理はｓｅｌｃｌｋ信号をデアサートし、ｆｃｌｋ信号をマルチプレクサ５４を通って送ることができるようにする。ｆｃｌｋ信号は、調停論理４８およびアダプタカードサブシステム４４に供給され、スリープモードから出させる。代替的に、ｆｃｌｋ信号を調停論理４８のみに供給し、アダプタカードサブシステム４４をスリープモードに留まらせることもできる。結果的に、ホストコンピュータのＣＩＳメモリ４２に対するアクセスを短い時間で行ない、よって、アダプタカード４は、ＰＣＭＣＩＡバスプロトコルに規定されたバスサイクルの持続期間に従うことができる。
図２を参照すると、ＣＩＳ読出検出回路５７は、ＰＣＭＣＩＡバス６と結合されたＰＣＭＣＩＡデコーダ６０を含む。デコーダ６０は、ＰＣＭＣＩＡバス規格に従い、ＰＣＭＣＩＡバス６を通じて供給されるレジスタ選択（Ｒｅｇ）信号、チップイネーブル（ＣＥ）信号、出力イネーブル（ＯＥ）信号、およびアドレス（Ａｄｄｒ）信号を受取り、ホストコンピュータ２がメモリ４２からのＣＩＳ情報を要求していることを示すフラッシュ選択（ｆｌａｓｈｓｅｌ）信号を検出する。Ｄフリップフロップ６２を通して、ｆｌａｓｈｓｅｌ信号はＡＮＤゲート６４に供給される。Ｄフリップフロップ６２のクロック入力にはｆｃｌｋ信号が供給される。ＡＮＤゲート６４にはまた、スリープモードの間にアサートされたスリープ論理からのパワーダウン信号が供給される。結果として、スリープモードの間にｆｌａｓｈｓｅｌ信号が検出されるとき、ＡＮＤゲート６４はＣＩＳ検出信号をスリープ論理５２に供給する。上述のように、ＣＩＳ検出信号はスリープモードからの離脱を生じ、ＣＩＳ情報を読出せるようホストコンピュータがメモリ４２にアクセスできるようにする。
ＣＩＳ読出動作の完了に続いて、アダプタカードサブシステム４４は再びアダプタカード４をスリープモードにしてもよい。代替的に、スリープモードへの切換えはホストコンピュータ２によって始められてもよい。
以上のように、スリープモードにおいてホストコンピュータのＣＩＳ情報へのアクセスを可能にする起動システムを説明してきた。ＰＣＭＣＩＡバス上でのＣＩＳ読出動作はＣＩＳ読出検出回路によって検出される。ＣＩＳ読出検出回路はＣＩＳ検出信号をアサートし、これはスリープ論理に供給される。これに応答して、スリープ論理は高速クロック信号の調停論理およびアダプタカードサブシステムへの供給を可能にし、これにより、スリープモードからの離脱が行なわれホストコンピュータがＣＩＳ情報を記憶したメモリにアクセスする。
したがって、この開示されたシステムにおいては、ＣＩＳ読出検出に関わる回路を除いてアダプタカード全体がスリープモードに入ることができ、したがって、電池電源の携帯型コンピュータの消費電力を最小化することができる。また、このシステムにおいてはいくつかの実現例においては必要とされる付加的な不揮発性メモリおよび付加的なＰＣＭＣＩＡインタフェース論理を取り除くことができる。これらのデバイスを取り除くことで、システムの構築のために必要とされる構成要素の数が減じられかつシステムの複雑性が減じられるので、コストが削減されることになり、したがって、製品製造の組立ておよび検査段階におけるコストが減じられ、かつ、信頼性が増すことになる。さらには、標準的ＰＣＭＣＩＡカードの波形率は厳密に限定されているが、カードから構成要素を取り除くことによって、たとえば付加的な特徴を設けるために貴重なカードの空間を使用することが可能になる。
この開示においては、この発明の好ましい実施例のみを図示し説明してきた。しかしながら、ここに述べるこの発明の着想の範囲内で、この発明に変更および修正を加え得ることが理解されよう。
【図１】
0003726116.tif 000002
【図２】
0003726116.tif 000003