(57)【特許請求の範囲】
【請求項１】
第１及び第２の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、
前記帰還抵抗を前記入力端子側の第１の抵抗と前記出力端子側の第２の抵抗に分割する分割ノードを設けると共に、
第１電極が前記第１の電源端子に接続され、第２電極が前記分割ノードに接続された第１のダイオードと、
第１電極が前記第２の電源端子に接続され、第２電極が前記分割ノードに接続された第２のダイオードとを、
設けたことを特徴とする負帰還増幅器。
【請求項２】
第２電極が前記第１の電源端子に接続され、第１電極が前記分割ノードに接続された第３のダイオードと、
第２電極が前記第２の電源端子に接続され、第１電極が前記分割ノードに接続された第４のダイオードとを、
設けたことを特徴とする請求項１記載の負帰還増幅器。
【請求項３】
第１及び第２の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、
前記帰還抵抗を前記入力端子側から前記出力端子側に順次第１、第２及び第３の抵抗に分割する第１及び第２の分割ノードを設けると共に、
第１電極が前記第１の電源端子に接続され、第２電極が前記第１の分割ノードに接続された第１のダイオードと、
第１電極が前記第２の電源端子に接続され、第２電極が前記第１の分割ノードに接続された第２のダイオードと、
第２電極が前記第１の電源端子に接続され、第１電極が前記第２の分割ノードに接続された第３のダイオードと、
第２電極が前記第２の電源端子に接続され、第１電極が前記第２の分割ノードに接続された第４のダイオードとを、
設けたことを特徴とする負帰還増幅器。
【請求項４】
前記電源端子および前記分割ノード間に接続されるダイオードは、複数の素子を直列に接続して構成されていることを特徴とする請求項１乃至３のいずれか１項に記載の負帰還増幅器。
【請求項５】
第１及び第２の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、
前記帰還抵抗を前記入力端子側の第１の抵抗と前記出力端子側の第２の抵抗に分割する分割ノードを設けると共に、
第１電極が前記第１の電源端子に接続され、第２電極が接続ノードに接続された第１のダイオードと、
第１電極が前記第２の電源端子に接続され、第２電極が前記接続ノードに接続された第２のダイオードと、
第１電極が前記接続ノードに接続され、第２電極が前記分割ノードに接続された第３のダイオードとを、
設けたことを特徴とする負帰還増幅器。
【請求項６】
第１及び第２の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、
前記帰還抵抗を前記入力端子側から前記出力端子側に順次第１、第２及び第３の抵抗に分割する第１及び第２の分割ノードを設けると共に、
第１電極が前記第１の電源端子に接続され、第２電極が第１の接続ノードに接続された第１のダイオードと、
第１電極が前記第２の電源端子に接続され、第２電極が前記第１の接続ノードに接続された第２のダイオードと、
第１電極が前記第１の接続ノードに接続され、第２電極が前記第１の分割ノードに接続された第３のダイオードと、
第２電極が前記第１の電源端子に接続され、第１電極が第２の接続ノードに接続された第４のダイオードと、
第２電極が前記第２の電源端子に接続され、第１電極が前記第２の接続ノードに接続された第５のダイオードと、
第２電極が前記第２の接続ノードに接続され、第１電極が前記第２の分割ノードに接続された第６のダイオードとを、
設けたことを特徴とする負帰還増幅器。
【請求項７】
前記電源端子及び前記接続ノード間に接続されるダイオードは、複数の素子を直列に接続して構成されていることを特徴とする請求項５または６記載の負帰還増幅器。
【請求項８】
前記各ダイオードの第１電極はアノードであり、第２電極はカソードであることを特徴とする請求項１乃至７のいずれか１項に記載の負帰還増幅器。
【請求項９】
前記増幅器を高電子移動度トランジスタで構成すると共に、前記各ダイオードを該増幅器と同一プロセスで形成されたショットキー・ダイオードで構成したことを特徴とする請求項１乃至８のいずれか１項に記載の負帰還増幅器。
【請求項１０】
前記第１の抵抗の抵抗値は、１０〜１００Ωであることを特徴とする請求項１乃至９のいずれか１項に記載の負帰還増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速光ファイバ通信システム等で用いられる負帰還増幅器、特にその信頼性向上技術に関するものである。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−１１０９９３号公報
【０００４】
静電気放電（Electrostatic Discharge:ＥＳＤ）は、半導体装置が配置されている機器の他の回路部分や絶縁物、また半導体装置を取り扱う人間の体などから発生し、半導体装置の損傷を引き起こす。ＥＳＤは半導体装置の信頼性を左右する重要な要因であり、より安定した動作を確保するために、ＥＳＤに対する耐圧を十分高めることが望ましい。
【０００５】
このようなＥＳＤによって特に損傷を受けやすいのが、入力部に位置する増幅用のトランジスタである。この損傷は、一般的には熱破壊と考えられている。即ち、ＥＳＤが加わることにより、電極金属と半導体の接合部に電流が流れ、これにより温度が上昇して接合部の抵抗が低くなって熱暴走が生じ、この接合部が溶解して破壊されると考えられている。
【０００６】
このようなＥＳＤから半導体装置を保護するために、増幅回路の入力側または出力側に、所定電圧以上で動作するように設計されたツェナーダイオードなどを設ける方法が従来から行われている。
【０００７】
図２（ａ）〜（ｃ）は、従来の増幅器における静電保護回路の説明図である。図２（ａ）は、保護対象の増幅器（ＡＭＰ）１の入力端子と、プラス側の電源端子２及びマイナス側の電源端子３との間に、ダイオード４，５をそれぞれ逆バイアス方向となるように接続したものである。これにより、入力端子にＥＳＤが印加されたときにはダイオード４ないしダイオード５が導通することによって、ＥＤＳから増幅器１が保護される。しかしながら、増幅器１の入力端子と電源端子２，３との間に接続されたダイオード４，５の容量成分の影響のため、高周波特性が低下するという問題があった。
【０００８】
図２（ｂ），（ｃ）は、高周波特性を損なわずにＥＳＤから半導体装置を保護するための静電保護回路として、前記特許文献１に記載されたものである。
【０００９】
図２（ｂ）では、高電子移動度トランジスタ（High Electron Mobility Transistor:ＨＥＭＴ）で構成された保護対象の増幅器１の入力端子に、保護用のダイオード６のカソードを接続し、このダイオード６のアノードをプラス側の電源端子２に接続している。更に、増幅器１の入力端子に保護用のダイオード７のカソードを接続し、このダイオード７のアノードをマイナス側の電源端子３に接続している。これらのダイオード６，７は、増幅器１と同一プロセスで形成されるＨＥＭＴのソースとドレインを短絡配線したショットキー・ダイオードを、通常の入力信号に対してオフ状態となるように複数個直列に接続したものである。
【００１０】
図２（ｃ）では、図２（ｂ）に示したようにダイオード６，７のカソードを入力端子に直接接続するのではなく、ダイオード８を介して接続するようにしている。このような構成により、高周波素子の特性を劣化させることなく、ＥＳＤ耐圧を向上させることができるとされている。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の静電保護回路では、次のような課題があった。
例えば、高速光ファイバ通信システムでは、光ファイバを通して運ばれた光信号は、フォトダイオード等の光電変換素子によって電流信号に変換され、この電流信号が負帰還増幅器によって電圧に変換されて増幅される。負帰還増幅器には、低雑音、高ダイナミックレンジ、高帯域及び高利得といった特性が要求され、一般的には出力側と入力側の間に帰還抵抗が接続されたトランスインピーダンス型増幅器と呼ばれる増幅器が用いられる。
【００１２】
ところで、負帰還増幅器の周波数帯域ｆｗは、次式のように表される。
ｆｗ＝Ａ／（２π・Ｒｆ・Ｃin）
【００１３】
ここで、Ａは増幅器の開ループ利得、Ｒｆは帰還抵抗、Ｃinは入力容量である。また、入力容量Ｃinは、「フォトダイオード等の接合容量」、「増幅器の入力容量」、及び「実装上付加される浮遊容量」の合計である。
【００１４】
例えば、１０Ｇｂｐｓクラスで動作する負帰還増幅器の場合、通常用いられるフォトダイオードの接合容量は１５０ｆＦ程度、増幅器の入力容量は５０〜１００ｆＦ程度、そして浮遊容量は数十ｆＦ程度と予測され、これらの合計の入力容量Ｃinは、概ね２００〜３００ｆＦとなる。
【００１５】
このような負帰還増幅回路に、図２（ａ）〜（ｃ）のような静電保護回路を付加すると、保護ダイオード自体が数百ｆＦ以上の容量を有するため、入力容量Ｃinは２倍以上に増加し、所望の周波数帯域ｆｗを得ることが困難であった。
【００１６】
本発明は、周波数帯域ｆｗの減少が少なく、かつ有効なＥＳＤ保護が可能な負帰還増幅器を提供するものである。
【００１７】
【課題を解決するための手段】
前記課題を解決するために、本発明は、第１及び第２の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、前記帰還抵抗を前記入力端子側の第１の抵抗と前記出力端子側の第２の抵抗に分割する分割ノードを設けると共に、第１電極（アノード）が前記第１の電源端子に接続され、第２電極（カソード）が前記分割ノードに接続された第１のダイオードと、第１電極が前記第２の電源端子に接続され、第２電極が前記分割ノードに接続された第２のダイオードとを設けている。
【００１８】
本発明によれば、以上のように負帰還増幅器を構成したので、次のような作用が得られる。
【００１９】
負帰還増幅器の入力端子に入力された入力信号は、増幅器と帰還抵抗によってトランスインピーダンス型の増幅が行われる。この時、帰還抵抗中に設けられた分割ノードと第１及び第２の電源端子の間には、第１及び第２のダイオードが接続されているが、分割された第１の抵抗の成分によって入力容量の増加は少なく、周波数帯域の減少は僅かである。一方、入力端子にＥＳＤが印加されると、これらの第１または第２のダイオードがオン状態となり、電流はダイオードを介して第１または第２の電源端子に流れる。これにより、増幅器はＥＳＤから保護される。
【００２０】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態を示す負帰還増幅器の構成図である。
この負帰還増幅器は、高速光ファイバ通信システムにおいて、光信号を電気信号に変換して増幅する入力用の増幅器で、光信号Ｌｉｎの強度に応じて導通状態が変化するフォトダイオード等の光電変換素子９からの電流信号が入力される入力端子１１を有している。入力端子１１には、ＨＥＭＴで構成された保護対象の増幅器（ＡＭＰ）１２が接続され、この増幅器１２の出力側は出力端子１３に接続されている。増幅器１２には、プラス側の電源端子１４から電源電圧ＶＤＤが与えられ、マイナス側の電源端子１５から電源電圧ＶＳＳが与えられるようになっている。
【００２１】
また、入力端子１１と出力端子１３の間には、抵抗１６ａ，１６ｂを直列接続した帰還抵抗１６が接続されている。抵抗１６ａ，１６ｂの一端は、それぞれ入力端子１１と出力端子１３に接続され、この抵抗１６ａ，１６ｂの接続点がノードＮ１となっている。
【００２２】
更に、ノードＮ１には保護用のダイオード１７，１８のカソードが接続され、これらのダイオード１７，１８のアノードは、それぞれ電源端子１４，１５に接続されている。これらのダイオード１７，１８は、増幅器１２と同一プロセスで形成されるバイアス調整用のダイオード（ＨＥＭＴのゲート長を長くし、ソースとドレインを短絡配線させた構造のショットキー・ダイオード）を、ＥＳＤ保護用のダイオードとして、通常の入力信号に対してオフ状態となるように複数個直列に接続したものである。
【００２３】
例えば、この負帰還増幅器を５Ｖの単一電源で駆動し、入力の中心バイアス電圧を２Ｖとするように設計した場合、ダイオード素子１個の順方向の導通開始電圧は０．５Ｖ程度であるので、ダイオード１７，１８は、それぞれ７個、５個のダイオード素子を直列接続して構成する。
【００２４】
このように本実施形態においては、複数個直列に接続されたダイオード素子によってノードＮ１と電源端子の間に接続されるダイオード１７，１８を構成することにより、通常動作時にはオフ状態となり、ＥＳＤに対してはオン状態となるＥＳＤ保護用ダイオードを実現している。
【００２５】
このような負帰還増幅器おける増幅動作は、従来と同様であり、光電変換素子９から入力端子１１に入力された電流信号は、帰還抵抗１６を流れることによって電圧に変換され、更に、増幅器１２とこの帰還抵抗１６による帰還増幅回路で増幅され、出力端子１３に増幅された信号が出力される。なお、ＥＳＤ保護用のダイオード１７，１８は、抵抗１６ａを介して入力端子１１に接続されているので、これらのダイオード１７，１８による入力容量の増加は、入力端子１１と電源端子１４，１５の間に直接接続した場合に比べて低減される。
【００２６】
一方、入力端子１１に負極性のＥＳＤ（例えば、−４００Ｖ）が印加されると、保護用のダイオード１７または１８がオン状態となり、電源端子１４または１５から、このダイオード１７，１８及び抵抗１６ａを介して入力端子１１に電流が流れる。これにより、増幅器１２の入力側に印加されるＥＳＤ電圧は低減される。一般に、増幅器１２の入力段に使用されるＨＥＭＴは、負極性の高電圧に対する耐圧が低く、正極性の高電圧に対する耐圧は高い。従って、このようなダイオード１７，１８により、負極性のＥＳＤに対する耐圧を高くすることができる。
【００２７】
ＥＳＤ耐圧を高くするためには抵抗１６ａの値を小さくすることが有効であるが、この抵抗１６ａの値を小さくするとダイオード１７，１８によって入力容量が大きくなり、周波数帯域は狭くなる。従って、所望のＥＳＤ耐圧と周波数帯域の兼ね合いによって、抵抗１６ａの値を決定する必要がある。
【００２８】
図３は、図１における抵抗１６ａの値を変化させたときの周波数帯域とＥＳＤ耐圧のシミュレーション結果を示すグラフである。なお、増幅度が低周波に対する最大増幅度よりも３ｄＢ低下する周波数を、周波数帯域としている。
【００２９】
このシミュレーションでは、増幅器１２として、ＧａＡｓ／ＡｌＧａＡｓ系のＨＥＭＴ素子を使用し、そのゲート幅は１００μｍ、及びゲート長は０．１μｍとしている。また、保護用のダイオード１７，１８は、同じくＧａＡｓ／ＡｌＧａＡｓ系のもので、ショットキー電極（ダイオードのアノード電極、即ち、ＨＥＭＴのゲート電極に相当する）が、３０μｍ×２μｍのものを直列に接続して構成している。図３には、帰還抵抗１６の全体の抵抗値Ｒｆを一定（３５０Ω）として、入力端子１１側の抵抗１６ａの抵抗値Ｒａを０Ω〜１５０Ωの間で変化させた場合の特性を示している。
【００３０】
この図３に示すように、抵抗値Ｒａを１００Ω以下にすることにより、数百Ｖ以上のＥＳＤ耐圧が得られ、静電保護回路としての機能をほぼ果たすことができると考えられる。一方、抵抗値Ｒａの下限は所望の周波数帯域によって決定されるが、１０Ωであれば８．５ＧＨｚの周波数帯域が得られるので、抵抗値Ｒａの適切な範囲としては、１０〜１００Ω程度と考えられる。
【００３１】
以上のように、この第１の実施形態の負帰還増幅器は、帰還抵抗１６の途中のノードＮ１と電源端子１４，１５との間に保護用のダイオード１７，１８を接続しているので、周波数帯域をほとんど減少させずに、効果的に負極性のＥＳＤに対する保護ができるという利点がある。
【００３２】
（第２の実施形態）
図４は、本発明の第２の実施形態を示す負帰還増幅器の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００３３】
この負帰還増幅器では、図１の負帰還増幅器の保護用のダイオード１７，１８に加えて、極性を逆にした保護用のダイオード１９，２０を設けている。ダイオード１９，２０のアノードはノードＮ１に接続され、カソードがそれぞれ電源端子１４，１５に接続されている。これらのダイオード１９，２０は、ダイオード１７，１８と同様に、増幅器１２と同一プロセスで形成されるＨＥＭＴのソースとドレインを短絡配線したショットキー・ダイオードを、通常の入力信号に対してオフ状態となるように複数個直列に接続したものである。
【００３４】
この負帰還増幅器における増幅動作は、図１の第１の実施形態と同様である。一方、入力端子１１に負極性のＥＳＤが印加される場合には、第１の実施形態と同様に、ダイオード１７または１８がオン状態となり、電源端子１４または１５からダイオード１７または１８、及び抵抗１６ａを介して入力端子１１に電荷が流れる。また、ＥＳＤが正極性の場合には、ダイオード１９または２０がオン状態となり、入力端子１１から抵抗１６ａ及びダイオード１９または２０を介して電源端子１４または１５に電荷が流れる。これにより、増幅器１２の入力側に印加されるＷＳＤは低減される。
【００３５】
以上のように、この第２の実施形態の負帰還増幅器は、帰還抵抗１６の途中のノードＮ１と電源端子１４，１５との間に４組の保護用のダイオード１７〜２０を接続しているので、第１の実施形態の利点に加えて、加わるＥＳＤの極性に拘らず、確実に保護ができるという利点がある。
【００３６】
（第３の実施形態）
図５は、本発明の第３の実施形態を示す負帰還増幅器の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００３７】
この負帰還増幅器では、図１の保護用のダイオード１７，１８に代えて、若干構成の異なる保護用のダイオード１７Ａ，１８Ａ，２１を設けている。即ち、ダイオード１７Ａ，１８ＡのカソードはノードＮ２に接続され、これらのダイオード１７Ａ，１８Ａのアノードがそれぞれ電源端子１４，１５に接続されている。更に、ノードＮ２にはダイオード２１のアノードが接続され、このダイオード２１のカソードがノードＮ１に接続されている。
【００３８】
この負帰還増幅器における増幅動作とＥＳＤ保護動作は、図１の第１の実施形態と同様である。本実施形態においては、複数個直列に接続されたダイオード素子によってノードＮ２と電源端子の間に接続されるダイオード１７Ａ，１８Ａを構成し、これらのダイオード１７Ａ，１８ＡとノードＮ２，Ｎ１間に接続されるダイオード２１により、通常動作時にはオフ状態となり、ＥＳＤに対してはオン状態となるＥＳＤ保護用ダイオードを実現している。
【００３９】
以上のように、この第３の実施形態の負帰還増幅器は、ダイオード１７Ａ，１８Ａの両方に直列となるように接続された共通のダイオード２１を有している。これにより、例えば図１のダイオード１７，１８が、それぞれ７個及び５個のダイオード素子を直列に接続したものであれば、図５のダイオード１７Ａ，１８Ａは、それぞれ６個及び４個のダイオード素子を直列に接続すれば良い。これにより、必要な保護用のダイオード素子の数を削減し、かつ第１の実施形態と同様の利点が得られる。
【００４０】
（第４の実施形態）
図６は、本発明の第４の実施形態を示す負帰還増幅器の構成図であり、図４中の要素と共通の要素には共通の符号が付されている。
【００４１】
この負帰還増幅器では、帰還抵抗１６を３個の抵抗１６ｘ，１６ｙ，１６ｚで構成している。抵抗１６ｘは入力端子１１とノードＮ１１の間に接続され、抵抗１６ｙはノードＮ１１，Ｎ１２間に接続され、抵抗１６ｚはノードＮ１２と出力端子１３の間に接続されている。なお、抵抗１６ｘの抵抗値は１０〜１００Ω、抵抗１６ｙの抵抗値は０〜１００Ω、また３個の抵抗１６ｘ，１６ｙ，１６ｚの合計は３５０Ω程度である。
【００４２】
ノードＮ１１には、保護用のダイオード１７，１８のカソードが接続され、ノードＮ１２には、保護用のダイオード１９，２０のアノードが接続されている。その他の構成は、図４と同様である。
【００４３】
この負帰還増幅器における増幅動作は、図４の第２の実施形態と同様である。一方、入力端子１１に負極性のＥＳＤが印加される場合には、第４の実施形態と同様に、ダイオード１７または１８がオン状態となり、電源端子１４または１５からダイオード１７または１８及び抵抗１６ｘを介して入力端子１１に電流が流れる。また、ＥＳＤが正極性の場合には、ダイオード１９または２０がオン状態となり、入力端子１１から抵抗１６ｘ，１６ｙ及びダイオード１９または２０を介して電源端子１４または１５に電流が流れる。これにより、増幅器１２の入力側に印加されるＥＳＤは低減される。
【００４４】
この時、入力端子１１に印加される正負のＥＳＤ電圧の絶対値が同じ場合、入力端子１１とノードＮ１１，Ｎ１２間の抵抗値の相違により、増幅器１２の入力側に印加される正極性のＥＳＤ耐圧は、負極性のＥＳＤ耐圧よりも大きくなる。しかしながら、前述したように、増幅器１２の入力段に使用されるＨＥＭＴは、正極性の高電圧に対する耐圧が負極性の高電圧に対する耐圧よりも高いので、抵抗１６ｙの抵抗値を適切に設定することにより、正負で同等の耐圧を持たせることができる。
【００４５】
一方、ダイオード１９，２０の入力容量に対する影響は、抵抗１６ｙが追加されたことによって図４よりも小さくなり、周波数帯域の減少を更に軽減することができる。
【００４６】
以上のように、この第４の実施形態の負帰還増幅器は、帰還抵抗１６を３分割し、入力端子１１に近いノードＮ１１に保護用のダイオード１７，１８のカソードを接続し、この入力端子１１から遠いノードＮ１２に保護用のダイオード１９，２０のアノードを接続している。これにより、第２の実施形態と同様に入力されるＥＳＤ電圧の極性に拘らず、確実に保護ができるという利点に加えて、第２の実施形態よりも周波数帯域の減少を軽減することができるという利点がある。
【００４７】
（第５の実施形態）
図７は、本発明の第５の実施形態を示す負帰還増幅器の構成図であり、図６中の要素と共通の要素には共通の符号が付されている。
【００４８】
この負帰還増幅器では、図６のダイオード１７，１８に代えて、図５と同様の構成の保護用のダイオード１７Ａ，１８Ａ，２１を設けると共に、ダイオード１９，２０に代えて、保護用のダイオード１９Ａ，２０Ａ，２２を設けている。即ち、ダイオード１７Ａ，１８ＡのカソードはノードＮ１３に接続され、これらのダイオード１７Ａ，１８Ａのアノードがそれぞれ電源端子１４，１５に接続されている。更に、ノードＮ１３にはダイオード２１のアノードが接続され、このダイオード２１のカソードがノードＮ１１に接続されている。
【００４９】
また、ダイオード１９Ａ，２０ＡのアノードはノードＮ１４に接続され、これらのダイオード１９Ａ，２０Ａのカソードがそれぞれ電源端子１４，１５に接続されている。更に、ノードＮ１４にはダイオード２２のカソードが接続され、このダイオード２２のアノードがノードＮ１２に接続されている。その他の構成は、図６と同様である。
【００５０】
この負帰還増幅器における増幅動作は、図６の第４の実施形態と同様である。また、入力端子１１にＥＳＤ電圧が印加されたときの動作も、図６の第４の実施形態とほぼ同様である。但し、ダイオード１７Ａ，１８Ａに流れる電流は、共通のダイオード２１を介して流れ、ダイオード１９Ａ，２０Ａに流れる電流は、共通のダイオード２２を介して流れる。
【００５１】
以上のように、この第５の実施形態の負帰還増幅器は、ダイオード１７Ａ，１８Ａの両方に直列となるように接続された共通のダイオード２１と、ダイオード１９Ａ，２０Ａの両方に直列となるように接続された共通のダイオード２２を有している。従って、第３の実施形態と同様に、必要な保護用のダイオード素子の数を削減することができると共に、第４の実施形態と同様の利点が得られる。
【００５２】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
【００５３】
（ａ）  帰還抵抗１６や、これを構成する抵抗１６ａ，１６ｂ等の抵抗値は、例示した値に限定されない。
【００５４】
（ｂ）  直列に接続された保護用のダイオード１７，１８等の数は、例示したものに限定されない。電源電圧や増幅器１２の入力動作点のバイアス電圧等に応じて、通常の入力信号のレベルではオン状態とならないように、適切な数のダイオード素子を使用する必要がある。
【００５５】
（ｃ）  光信号を電気信号に変換して増幅する入力用の増幅器について説明したが、帰還抵抗を有する負帰還増幅器であれば、どのようなものに対しても同様に適用可能である。
【００５６】
（ｄ）  図６及び図７では、増幅器１２の入力段のＨＥＭＴが負極性のＥＳＤに対して弱いことを前提にして、保護用のダイオード１７〜２０等の極性を設定しているが、増幅器１２の入力段の特性によっては、保護用のダイオード１７〜２０等の極性を逆にする場合も考えられる。
【００５７】
【発明の効果】
以上詳細に説明したように、本発明によれば、帰還抵抗の中間に分割ノードを設け、この分割ノードと第１及び第２の電源端子との間に、それぞれ第１及び第２の保護用のダイオードを設けている。これにより、保護用のダイオードによる入力容量の増加が抑制され、周波数帯域の減少を少なくすることができる。また、入力端子に印加されるＥＳＤは、保護用のダイオードを介して電源端子にバイパスされ、増幅器が効果的に保護される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す負帰還増幅器の構成図である。
【図２】従来の増幅器における静電保護回路の説明図である。
【図３】図１における抵抗１６ａの値を変化させたときの周波数帯域とＥＳＤ耐圧のシミュレーション結果を示すグラフである。
【図４】本発明の第２の実施形態を示す負帰還増幅器の構成図である。
【図５】本発明の第３の実施形態を示す負帰還増幅器の構成図である。
【図６】本発明の第４の実施形態を示す負帰還増幅器の構成図である。
【図７】本発明の第５の実施形態を示す負帰還増幅器の構成図である。
【符号の説明】
１１    入力端子
１２    増幅器
１３    出力端子
１４，１５    電源端子
１６    帰還抵抗
１７〜２２    ダイオード
【図１】
0003667320.tif 000002
【図２】
0003667320.tif 000003
【図３】
0003667320.tif 000004
【図４】
0003667320.tif 000005
【図５】
0003667320.tif 000006
【図６】
0003667320.tif 000007
【図７】
0003667320.tif 000008