(57)【特許請求の範囲】
【請求項１】
半導体素子モジュールと上記半導体素子モジュールが実装される基板とを有する半導体装置であって、
上記基板は、
スルーホールと、
上記スルーホール周辺に設けられた導体パターンとを有し、
上記半導体素子モジュールは、
パッケージと、
上記パッケージに配置される半導体素子と、
一端が上記パッケージの側面にロウ材を用いて接合され、他端が上記スルーホールに挿入され半田によって固定される複数のリードと、
上記パッケージ側面のパッケージにおける底面側に設けられ上記リードとの空間を形成する段差とを有し、
上記リードを上記パッケージの側面に接合するためのロウ材が上記段差内に収容され、
上記底面が上記基板の上記半田と接触しないように上記基板の実装面に接していることを特徴とする半導体装置。
【請求項２】
上記半導体素子は光素子であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記リードの一端におけるリードと上記パッケージの接合部分が太く、当該リードの他端側が細くなるように、当該リードに段差を設けたことを特徴とする請求項１あるいは２のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体素子モジュールおよび半導体装置に関するものである。
【０００２】
【従来の技術】
以下、半導体素子が光素子（発光素子、受光素子）の場合について説明する。図７（ａ）は従来の半導体素子モジュールの側面図であり、図７（ｂ）は図７（ａ）の断面図であり、図７（ｃ）は図７（ａ）のＡ−Ａ’線断面正面図である。図において、１は電気信号と光信号の変換を行うための光素子、２は光信号を伝送するための光ファイバ、３は上記光素子１と上記光ファイバ２を光軸調整し固定するためのマウント、４は上記光素子１を気密封止するためのパッケージ、５は上記光素子１と上記パッケージ４を電気的に接合するためのワイヤ、６は開放端がパッケージ取り付け面側の方向に向くように上記パッケージ４の側面に設けられ、上記光素子を外部回路と接続するためのリード、７は上記パッケージと上記リード６を接合するためのロウ材である。ここで上記ワイヤ５と上記リード６は上記パッケージ４を介して電気的に接合されている。図８（ａ）は従来の半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図であり、図８（ｂ）は図８（ａ）の正面図である。図において、８は半導体素子モジュールを実装する基板、９は実装に用いる半田、１０は基板８に設けたスルーホールである。図９（ａ）は従来の半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図であり、図９（ｂ）は図９（ａ）の正面図である。図において、１１は基板８の実装面上に設けた導体パターンである。
【０００３】
【発明が解決しようとする課題】
従来の半導体素子モジュールおよび半導体装置は以上のように構成されているため、半導体素子モジュールを基板８に設けたスルーホール１０を介して基板８に実装する際、実装に用いる半田（リード６がスルーホール１０を介して半田付けされる半田）が、加熱により溶融し、その溶融した半田の一部が毛細管現象により、パッケージ底面と基板８の間に形成されるわずかな隙間を流れ込んでリード６同士がショートするという問題があった。また、基板８の実装面上に設けた導体パターン１１を介して基板に実装する際、パッケージ４とリード６の接合強度を劣化させないようロウ材７から離れた部分でリード６を成形する必要があるが、ロウ材７がパッケージ底面に近い部分にあるため、パッケージ底面から離れた部分でリード６を成形（外方向への折り曲げ）することになり、実装後の高さが高くなるという問題があった。
【０００４】
この発明は上記のような問題点を解決するためになされたもので、半導体素子モジュールを基板に設けたスルーホールを介して基板に実装する際、実装に用いる半田が、毛細管現象により、パッケージ底面と基板の間に形成されるわずかな隙間に流れ込んでリード同士がショートすることを防ぐことができる半導体素子モジュールおよび半導体装置を提供することを目的とする。
【０００５】
またこの発明は半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装する際、パッケージとリードの接合強度を劣化させないようロウ材から離れた部分でリードを成形する必要があるが、ロウ材がパッケージ底面から離れた部分にあるため、パッケージ底面に近い部分でリードを成形することができ、これにより実装後の高さを低くすることができる半導体素子モジュールおよび半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
第１の発明による半導体装置は、半導体素子モジュールと上記半導体素子モジュールが実装される基板とを有する半導体装置であって、上記基板は、スルーホールと、上記スルーホール周辺に設けられた導体パターンとを有し、上記半導体素子モジュールは、パッケージと、上記パッケージに配置される半導体素子と、一端が上記パッケージの側面にロウ材を用いて接合され、他端が上記スルーホールに挿入され半田によって固定される複数のリードと、上記パッケージ側面のパッケージにおける底面側に設けられ上記リードとの空間を形成する段差とを有し、上記リードを上記パッケージの側面に接合するためのロウ材が上記段差内に収容され、上記底面が上記基板の上記半田と接触しないように上記基板の実装面に接しているものである。
【０００７】
また、第２の発明による半導体装置は、第１の発明において、上記半導体素子を光素子としたものである。
【０００８】
また、第３の発明による半導体装置は、第１あるいは第２のいずれかの発明において、上記リードの一端におけるリードと上記パッケージの接合部分が太く、当該リードの他端側が細くなるように、当該リードに段差を設けたものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１（ａ）はこの発明の実施の形態１を示す側面図であり、図１（ｂ）は図１（ａ）の断面図であり、図１（ｃ）は図１（ａ）のＡ−Ａ’線断面正面図である。図において、１〜７は従来の半導体素子モジュールおよび半導体装置と同様の構成になっており、１２は上記パッケージ側面の上記パッケージ取り付け面側に上記リード６との空間を形成するように設けた凹み段差を示す。図２（ａ）はこの発明による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図であり、図２（ｂ）はその正面図である。図において、１〜１０は図８に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。ここで上記パッケージ４は当該パッケージ４の底面が実装面に接するように上記スルーホール１０を介して半田付けされるが、上記凹み段差１２が、パッケージ４の底面が上記スルーホール周辺に設けた導体パターンおよび実装に用いた半田と接触しないように形成されているため、リード６をスルーホール１０を介して半田付けする際、溶融半田の一部が、毛細管現象により、パッケージ底面と基板の間に形成されるわずかな隙間に流れ込んでリード同士がショートすることを防ぐことができる。
【００１８】
実施の形態２．
図３（ａ）はこの発明による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図であり、図３（ｂ）はその正面図である。図において、１〜９、１１は図９に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。また、１２は図１、図２に示した凹み段差と同様のものである。ここで上記パッケージ４は当該パッケージ４の底面が実装面に対し所定の空間を形成するように上記導体パターン１１を介して半田付けされるが、上記凹み段差１２が、パッケージ４の底面とロウ材７との間に隙間を設けるように形成されているためロウ材７がパッケージ底面から離れた部分となり、パッケージ底面に近い部分でリードを外方向へ折り曲げることができる。また実装の際に上記リード６を上記パッケージ４の底面に近い部分で外方向へ曲げても上記パッケージ４と上記リード６の接合強化を劣化させることなく実装することができる、これにより実装後の高さを従来よりも低くすることができる。
【００１９】
実施の形態３．
図４（ａ）はこの発明の実施の形態３を示す側面図であり、図４（ｂ）は図４（ａ）の断面図であり、図４（ｃ）は図４（ａ）のＡ−Ａ’線断面正面図である。図において、１〜７は従来の半導体素子モジュールおよび半導体装置と同様の構成になっており、１３は上記リード６の上記パッケージ４に接合しない部分に、上記リード６と上記パッケージ４の接合部側が太く開放端側が細くなるように設けたリード段差を示す。図５（ａ）はこの発明による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図であり、図５（ｂ）はその正面図である。図において、１〜１０は図７、図８に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。なお、この場合上記リード段差１３は上記リード６と上記パッケージ４の接合部側の幅が上記スルーホール１０の穴径より太く、開放端側の幅が上記スルーホール１０の穴径より細くなるように形成されている。ここで上記パッケージ４は上記リード６が当該リードの上記段差１３が実装面上に接するように上記スルーホール１０を介して半田付けされるが、上記リード段差１３は、パッケージ４の底面が上記スルーホール周辺に設けた導体パターンおよび実装に用いたリードとスルーホールとの半田と接触しないように、上記リード６の上記パッケージ４に接合しない部分に形成されているため、上記半田の溶融部が、毛細管現象により、パッケージ底面と基板８の間に形成されるわずかな隙間に流れ込んでリード同士がショートすることを防ぐことができる。
【００２０】
実施の形態４．
図６（ａ）はこの発明による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図であり、図６（ｂ）はその正面図である。図において、１〜９、１１は図９に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。また、１３は図４、５と同様のリード段差である。ここで上記パッケージ４は当該パッケージの底面が実装面（基板８の上面）に対し所定の空間を形成するように上記導体パターン１１を介して半田付けされるが、上記リード段差１３が、当該リードの太さの差異による機械的強度の差異を設けるように形成されているため、実装の際に上記リード６の細い部分を上記リード段差１３に近い部分で急峻に曲げても、上記リード６の太い部分は大きく曲がらないため、上記パッケージ４と上記リード６の接合強度を劣化させることなく実装することができ、これにより実装後の高さを従来に比べて低くすることができる。
【００２１】
実施の形態５．
なお、上記実施の形態１〜４では、基板８に設けた上記スルーホールを介して半田付けする場合（実施の形態１，３）と、上記基板８の実装面上に設けた導体パターン１１を介して半田付けされる場合（実施の形態２，４）とについて分けて説明したが、これらの組み合わせの場合、たとえば、基板の実装面上に設けた導体パターンを介して半田付けしたほうが一般に高周波特性に優れるため、高周波特性の必要なリードについては基板の実装面上に設けた導体パターンを介して半田付けし、残りのリードについては半導体素子モジュールを基板に位置決めするために基板に設けた上記スルーホールを介して半田付けするという場合においても同様の効果が期待できる。
【００２２】
実施の形態６．
なお、上記実施の形態１〜５では、半導体素子が光素子の場合について説明したが、たとえば半導体素子をＩＣとした場合においても同等の効果が期待できる。
【００２３】
【発明の効果】
この発明によれば、半導体素子モジュールを基板に設けたスルーホールを介して基板に実装する際、実装に用いる半田がパッケージ底面と基板の間に流れ込むことを防ぐことができる半導体素子モジュールおよび半導体装置を提供できる効果がある。
【００２４】
またこの発明は半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装する際、実装後の高さを低くできる半導体素子モジュールおよび半導体装置を提供できる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による半導体素子モジュールの側面図、側面図の断面図、およびＡ−Ａ’線断面正面図である。
【図２】  この発明の実施の形態１による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図３】  この発明の実施の形態２による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図４】  この発明の実施の形態３による半導体素子モジュールの側面図、側面図の断面図、およびＡ−Ａ’線断面正面図である。
【図５】  この発明の実施の形態３による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図６】  この発明の実施の形態４による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図７】  従来の半導体素子モジュールの側面図、側面図の断面図、およびＡ−Ａ’線断面正面図である。
【図８】  従来の半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図９】  従来の半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図、および正面図である。
【符号の説明】
１  光素子、２  光ファイバ、３  マウント、４  パッケージ、５  ワイヤ、６  リード、７  ロウ材、８  基板、９  半田、１０  スルーホール、１１  導体パターン、１２  凹み段差、１３  リード段差。
【図１】
0003726718.tif 000002
【図２】
0003726718.tif 000003
【図３】
0003726718.tif 000004
【図４】
0003726718.tif 000005
【図５】
0003726718.tif 000006
【図６】
0003726718.tif 000007
【図７】
0003726718.tif 000008
【図８】
0003726718.tif 000009
【図９】
0003726718.tif 000010