(57)【特許請求の範囲】
【請求項１】
３相以上の転送パルスによって転送駆動されて信号電荷を転送する電荷転送部と、この電荷転送部によって転送された信号電荷を検出して電気信号に変換するとともに、その検出周期でリセット動作を行う電荷検出部とを備えた電荷転送装置であって、
前記転送パルスは、その立上がり、立下がり動作の一部を前記電荷検出部のリセット期間中に行い、残りの立上がり、立下がり動作を後段のサンプリング手段におけるノイズサンプリング後に行う
ことを特徴とする電荷転送装置。
【請求項２】
前記電荷転送部の転送パルスは３相であり、３相の転送パルスのうちの２相の転送パルス間において、逆方向の遷移タイミングが同一タイミングになるように設定されている
ことを特徴とする請求項１記載の電荷転送装置。
【請求項３】
複数の光電変換素子と、３相以上の転送パルスによって転送駆動されて前記光電変換素子で得られた信号電荷を転送する電荷転送部と、前記電荷転送部によって転送された信号電荷を検出して電気信号に変換するとともに、検出周期毎にリセット動作を行う電荷検出部とを備えた固体撮像装置であって、
前記転送パルスは、その立ち上がり、立ち下がり動作の一部を前記電荷検出部のリセット期間中に行い、残りの立上がり、立下がり動作を後段のサンプリング手段におけるノイズサンプリング後に行う
ことを特徴とする固体撮像装置。
【請求項４】
前記電荷転送部の転送パルスは３相であり、３相の転送パルスのうちの２相の転送パルス間において、逆方向の遷移タイミングが同一タイミングになるように設定されている
ことを特徴とする請求項３記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電荷転送装置およびこれを用いた固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置、例えばＣＣＤエリアセンサにおいて、その水平転送レジスタの駆動には２相駆動方式が良く使われている。図８に、２相駆動方式の場合の断面構造を示す。図８において、ｐウェル（又は、ｐ型基板）５１の表面側の転送チャネル５２には、ｎ領域５３およびｎ- 領域５４が交互に形成されている。ｎ領域５３の上方には１層目の転送電極５５が、ｎ- 領域５４の上方には２層目の転送電極５６がそれぞれゲート絶縁膜（図示せず）を介して形成されている。これら転送電極５５，５６の電極列において、隣り合う転送電極５５，５６が対をなし、一対おきに２相の転送パルスφ１，φ２が印加される。
【０００３】
図９は電荷転送部のポテンシャル図であり、図１０は２相の転送パルスφ１，φ２および出力波形ＯＵＴのタイミングチャートである。１相目の転送パルスφ１（ａ）が“Ｈ”レベルになり、２相目の転送パルスφ２（ｂ）が“Ｌ”レベルになると、図９のポテンシャル図に示すように、１相目の転送電極対５５，５６の下のポテンシャルが深くなり、２相目の転送電極対５５，５６の下のポテンシャルが浅くなる。
【０００４】
ここで、転送電極５５の下がｎ領域５３、転送電極５６の下がｎ- 領域５４であることから、転送電極５５の下のポテンシャルと転送電極５６の下のポテンシャルとの間には、ポテンシャルの振幅ＶA に対してＶB のポテンシャル段差（バリア）が形成されており、これにより図の右側から左側への電荷転送を可能としている。そして、転送パルスφ１，φ２が“Ｈ”レベルのときの転送電極５５の下に信号電荷が溜められる。
【０００５】
【発明が解決しようとする課題】
ところで、転送電極５５の下に溜められる信号電荷量Ｑは、蓄積領域の容量をＣg 、電位をＶQ とすると、
Ｑ＝Ｃg ・ＶQ 
である。ここで、バリアのポテンシャルＶB との間に、０．３〜０．６Ｖ程度の電位差（マージン）ΔＶがないと、熱拡散で信号電荷が後戻りしてしまう。したがって、バリアのポテンシャルＶB は、
ＶB ＝ＶQ ＋ΔＶ
だけ必要である。
【０００６】
さらに、転送効率を上げるためには、１相目の転送電極５６の下のポテンシャルと２相目の転送電極５５の下のポテンシャルとの間に、ＶB ′なる電位差も必要である。その結果、高い転送効率での転送を実現するのに必要な振幅ＶA （＝ＶB ＋ＶB ′）を得るには、転送パルスφ１，φ２の振幅（駆動電圧）は大きくなければならず、よって低電圧駆動化の妨げとなっていた。また、２相駆動方式の場合には、信号電荷を蓄積する蓄積面積も、水平ピッチの約１／４しかとれない。
【０００７】
次に、３相駆動方式について説明する。図１１に、３相駆動方式の場合の断面構造を示す。図１１において、ｐウェル（又は、ｐ型基板）８１の表面側にはｎ型の転送チャネル８２が形成されており、その上方には３つの転送電極８３，８４，８５が繰り返して配列されている。そして、転送電極８３には１相目の転送パルスφ１が、転送電極８４には２相目の転送パルスφ２が、転送電極８５には３相目の転送パルスφ３がそれぞれ印加される。
【０００８】
図１２は電荷転送部のポテンシャル図であり、図１３は３相の転送パルスφ１，φ２，φ３および出力波形ＯＵＴのタイミングチャートである。この３相駆動方式の場合には、図１２のポテンシャル図から明らかなように、２相駆動方式におけるポテンシャル段差ＶB および電位差ＶB ′が不要であり、ＶQ ＝ＶA −ΔＶだけ信号電荷の蓄積に利用できることから、電圧の効率が良く、振幅ＶA が小さくて済むため、低電圧駆動化が可能であり、しかも蓄積面積として水平ピッチの約１／３を利用できる。
【０００９】
しかしながら、従来の３相駆動方式の場合は、２相駆動方式の場合に比べて上述した如き利点がある反面、３相の転送パルスφ１，φ２，φ３のタイミング関係が複雑になるとともに、出力波形ＯＵＴに転送パルスφ１，φ２，φ３のカップリングノイズが乗るという問題がある。なお、図１３には、理想的な場合の出力波形ＯＵＴを示している。
【００１０】
すなわち、３相の転送パルスφ１，φ２，φ３の立上がりおよび立下がりの期間ｔ１，ｔ２，ｔ３，……，ｔ６で、転送パルスφ１，φ２，φ３のカップリングノイズが出力波形ＯＵＴに出てくる。このカップリングノイズについては、２相駆動方式の場合は、図１０の期間ｔ１では１相目の転送パルスφ１が“Ｌ”レベルへの変化、２相目の転送パルスφ２が“Ｈ”レベルへの変化であるため、相殺し合うことで低減される。
【００１１】
これに対し、３相駆動方式の場合は、期間ｔ１，ｔ２，ｔ３，……，ｔ６で、転送パルスφ１，φ２，φ３が各々独立に動作するため、カップリングノイズが大きくなる。このカップリングノイズの問題については、４相駆動方式の場合にも同様のことが言える。
【００１２】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、低電圧駆動化が可能で、しかもカップリングノイズの発生が少ない電荷転送装置およびこれを搭載した固体撮像装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による電荷転送装置は、３相以上の転送パルスによって転送駆動されて信号電荷を転送する電荷転送部と、この電荷転送部によって転送された信号電荷を検出して電気信号に変換するとともに、その検出周期でリセット動作を行う電荷検出部とを備えた電荷転送装置であって、前記転送パルスは、その立ち上がり、立ち下がり動作の一部を前記電荷検出部のリセット期間中に行い、残りの立上がり、立下がり動作を後段のサンプリング手段におけるノイズサンプリング後に行う構成となっている。
【００１４】
上記構成の電荷転送装置において、電荷転送部は３相以上の駆動方式を採ることで、転送パルスの低振幅化が可能となる。また、３相以上の転送パルスのタイミングが、電荷検出部のリセット期間中に立上がり、立下がり動作を行うタイミングに設定されていることで、転送パルスのレベルが遷移（立上がり、立下がり）する期間でのカップリングノイズが信号成分期間に発生しない。そして、この電荷転送装置は、固体撮像装置や遅延線などの電荷転送部として用いられる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１６】
図１は、本発明の第１実施形態を示す概略構成図であり、例えばインターライン転送方式のＣＣＤエリアセンサに適用した場合を示す。図１において、行（垂直）方向および列（水平）方向にマトリクス状に配列されて、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部（光電変換素子）１１と、これらセンサ部１１の垂直列ごとに設けられ、各センサ部１１から読み出しゲート部（図示せず）を介して読み出された信号電荷を垂直転送する複数本の垂直転送レジスタ１２とによって撮像エリア１３が構成されている。
【００１７】
この撮像エリア１３において、センサ部１１は例えばＰＮ接合のフォトダイオードから構成されている。垂直転送レジスタ１２は、例えば４相の垂直転送パルスφＶ１〜φＶ４によって転送駆動され、各センサ部１１から読み出された信号電荷を水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。撮像エリア１３の図面上の下側には、水平転送レジスタ１４が配されている。水平転送レジスタ１４には、複数本の垂直転送レジスタ１２の各々から１ラインに相当する信号電荷が順次転送される。
【００１８】
この水平転送レジスタ１４に対して本発明の第１実施形態が適用される。すなわち、水平転送レジスタ１４は、３相の水平転送パルスφＨ１，φＨ２，φＨ３によって転送駆動され、複数本の垂直転送レジスタ１２から移された１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。水平転送レジスタ１４の構造としては、垂直転送レジスタ等で用いられている周知の３相駆動構造のものを用い得る。４相の垂直転送パルスφＶ１〜φＶ４および３相の水平転送パルスφＨ１〜φＨ３は、タイミングジェネレータ１５から発生される。
【００１９】
水平転送レジスタ１４の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ構成の電荷検出部１６が設けられている。この電荷検出部１６は、水平転送レジスタ１４から水平出力ゲート部１７を介して供給される信号電荷を蓄積するフローティング・ディフュージョン（ＦＤ）１８と、信号電荷を排出するリセットドレイン（ＲＤ）１９と、フローティング・ディフュージョン１８とリセットドレイン１９の間に設けられたリセットゲート（ＲＧ）２０とから構成されている。
【００２０】
この電荷検出部１６において、リセットドレイン１９には所定のリセットドレイン電圧ＶRDが印加され、リセットゲート２０には信号電荷の検出周期でリセットパルスφＲが印加される。そして、フローティング・ディフュージョン１８に蓄積された信号電荷は信号電圧に変換され、出力回路２１を介してＣＣＤ出力信号ＯＵＴとして導出される。
【００２１】
図２に、３相の水平転送パルスφＨ１，φＨ２，φＨ３、出力波形ＯＵＴ、リセットパルスφＲおよび後段で用いられるサンプルホールドパルスＳＨ‐Ｐ，ＳＨ‐Ｄの各タイミング関係を示す。なお、サンプルホールドパルスＳＨ‐Ｐ，ＳＨ‐Ｄは、ＣＣＤ出力信号に対して各種の信号処理を施す後段の信号処理回路の一部を構成するＣＤＳ（相関二重サンプリング）回路（図示せず）において、信号成分を検出する際に用いられるパルスである。
【００２２】
図２のタイミングチャートにおいて、時刻ｔ１で２相目の水平転送パルスφＨ２（ｂ）が“Ｌ”レベルから“Ｈ”レベルに遷移し、時刻ｔ２で３相目の水平転送パルスφＨ３（ｃ）が“Ｈ”レベルから“Ｌ”レベルに遷移し、時刻ｔ３で１相目の水平転送パルスφＨ１（ａ）が“Ｌ”レベルから“Ｈ”レベルに遷移し、時刻ｔ４で２相目の水平転送パルスφＨ２（ｂ）が“Ｈ”レベルから“Ｌ”レベルに遷移することで、水平転送動作が行われる。
【００２３】
すなわち、図３に示すように、３つの転送電極２２，２３，２４を図の左側から順に繰り返して配列した電極構造において、転送電極２２に１相目の水平転送パルスφＨ１を、転送電極２３に２相目の水平転送パルスφＨ２を、転送電極２４に３相目の水平転送パルスφＨ３をそれぞれ印加するものとすると、時刻ｔ１では、転送電極２３の下のポテンシャルが深くなることで、それ以前（時刻ｔ０とする）に転送電極２４の下に蓄積されていた信号電荷が転送電極２３の下に移動する。
【００２４】
時刻ｔ２では、転送電極２４の下のポテンシャルが浅くなることで、転送電極２４の下の信号電荷が全て転送電極２３の下に移され、ここに蓄積される。続いて、時刻ｔ３では、転送電極２２の下のポテンシャルが深くなることで、転送電極２３の下の信号電荷が転送電極２２の下に移動する。そして、時刻ｔ４では、転送電極２３の下のポテンシャルが浅くなることで、転送電極２３の下の信号電荷が全て転送電極２２の下に移され、ここに蓄積される。これにより、転送電極２４の下の信号電荷が、転送電極２２の下まで転送されたことになる。
【００２５】
この時刻ｔ１〜時刻ｔ４は、リセットパルスφＲ（ｅ）の“Ｈ”レベルの期間内に設定されている。これにより、３相の水平転送パルスφＨ１（ａ），φＨ２（ｂ），φＨ３（ｃ）の時刻ｔ１〜時刻ｔ４でのレベル遷移に伴う水平転送レジスタ１４での水平転送動作は、電荷検出部１６でのリセット期間ｔr において実行される。
【００２６】
さらに、時刻ｔ５で３相目の水平転送パルスφＨ３（ｃ）が“Ｌ”レベルから“Ｈ”レベルに遷移し、時刻ｔ６で１相目の水平転送パルスφＨ１（ａ）が“Ｈ”レベルから“Ｌ”レベルに遷移する。これにより、時刻ｔ５では、転送電極２４の下のポテンシャルが深くなり、転送電極２２の下の信号電荷が転送電極２４の下に移動する。そして、時刻ｔ６では、転送電極２２の下のポテンシャルが浅くなることで、転送電極２２の下の信号電荷が全て転送電極２４の下に移され、ここに蓄積される。
【００２７】
この時刻ｔ５、ｔ６は、出力波形ＯＵＴ（ｄ）の０レベル期間ｔo から信号期間ｔs へ移行する期間に設定されている。そして、この時刻ｔ５，ｔ６でも、信号電荷の水平転送が行われる。以上の一連の水平転送動作により、１ライン分の信号電荷が１パケット分だけ水平転送されたことになる。
【００２８】
上述したように、ＣＣＤエリアセンサにおいて、その水平転送レジスタ１４の駆動に３相駆動方式を採用したことで、先述したように、２相駆動方式におけるポテンシャル段差ＶB および電位差ＶB ′が不要であることから、電圧の効率が良く、水平転送レジスタ１４の駆動電圧（水平転送パルスφＨ１，φＨ２，φＨ３の振幅）が小さくて済む。これにより、低電圧駆動化が可能であるため、低消費電力化が図れるとともに、デバイスの低電源電圧化が可能となる。しかも、信号電荷の蓄積面積として水平ピッチの約１／３を利用できることになる。
【００２９】
また、電荷検出部１６のリセット期間ｔr に大部分の転送動作、即ち時刻ｔ１〜時刻ｔ４の転送動作を行うようにしたことで、水平転送パルスφＨ１〜φＨ３に起因するカップリングノイズを低減できる。さらに、残りの転送動作、即ち時刻ｔ５，ｔ６の転送動作を０レベル期間ｔo から信号期間ｔs へ移行する期間、即ち後段のＣＤＳ回路におけるサンプリングパルスＳＨ‐Ｐ（ｆ）によるノイズサンプリング後に行うようにしたことで、時刻ｔ５，ｔ６がサンプリングパルスＳＨ‐Ｐ（ｆ），ＳＨ‐Ｄ（ｇ）の間であることから、毎回同じカップリング量ならば問題はない。
【００３０】
なお、本実施形態では、１相目の水平転送パルスφＨ１（ａ）の立下がり時刻ｔ５と３相目の水平転送パルスφＨ３（ｃ）の立上がり時刻ｔ６とを異ならせたが、同タイミングとすることによってタイミング設定を簡単にすることも可能である。この場合、時刻ｔ５，ｔ６では２相目の水平転送パルスφＨ２が“Ｌ”レベルであることから、隣りのパケットと信号電荷が混じる心配はない。
【００３１】
図４は、本発明の第１実施形態の変形例に係るタイミングチャートであり、３相の水平転送パルスφＨ１，φＨ２，φＨ３、出力波形ＯＵＴ、リセットパルスφＲおよび後段で用いられるサンプルホールドパルスＳＨ‐Ｐ，ＳＨ‐Ｄの各タイミング関係を示している。この変形例では、３相の水平転送パルスφＨ１，φＨ２，φＨ３の各々の遷移タイミングを特徴としている。
【００３２】
図４のタイミングチャートにおいて、期間Ｔ１で２相目の水平転送パルスφＨ２が“Ｈ”レベルから“Ｌ”レベルに、３相目の水平転送パルスφＨ３が“Ｌ”レベルから“Ｈ”レベルにそれぞれ遷移し、期間Ｔ３で１相目の水平転送パルスφＨ１が“Ｌ”レベルから“Ｈ”レベルに、３相目の水平転送パルスφＨ３が“Ｈ”レベルから“Ｌ”レベルにそれぞれ遷移し、期間Ｔ５で１相目の水平転送パルスφＨ１が“Ｈ”レベルから“Ｌ”レベルに、２相目の水平転送パルスφＨ２が“Ｌ”レベルから“Ｈ”レベルにそれぞれ遷移する。
【００３３】
すなわち、３相の水平転送パルスφＨ１，φＨ２，φＨ３のうちの２相の水平転送パルス間（φＨ２とφＨ３、φＨ３とφＨ１、φＨ１とφＨ２）において逆方向の遷移タイミングが同一タイミングになるように設定されている。これにより、いわゆるコンプリメンタリ駆動によって、水平転送レジスタ１４の転送動作が行われる。
【００３４】
以下、その水平転送の具体的な動作について、図５のポテンシャル図を用いて説明する。ここで、３つの転送電極２２，２３，２４を図の左側から順に繰り返して配列した電極構造において、転送電極２２に３相目の水平転送パルスφＨ３を、転送電極２３に２相目の水平転送パルスφＨ２を、転送電極２４に１相目の水平転送パルスφＨ１をそれぞれ印加するものとする。
【００３５】
期間Ｔ１では、転送電極２２の下のポテンシャルが深くなる方向に、転送電極２３の下のポテンシャルが浅くなる方向にそれぞれ変化することで、それ以前（期間Ｔ０とする）に転送電極２３の下に蓄積されていた信号電荷が転送電極２２の下に移動を開始する。期間Ｔ２では、転送電極２２の下のポテンシャルが完全に深い状態となるため、転送電極２３の下の信号電荷が全て転送電極２２の下に移され、ここに蓄積される。
【００３６】
期間Ｔ３では、転送電極２４の下のポテンシャルが深くなる方向に、転送電極２２の下のポテンシャルが浅くなる方向にそれぞれ変化することで、転送電極２２の下の信号電荷が転送電極２４の下に移動を開始する。期間Ｔ４では、転送電極２４の下のポテンシャルが完全に深い状態となるため、転送電極２２の下の信号電荷が全て転送電極２４の下に移され、ここに蓄積される。
【００３７】
期間Ｔ５では、転送電極２３の下のポテンシャルが深くなる方向に、転送電極２４の下のポテンシャルが浅くなる方向にそれぞれ変化することで、転送電極２４の下の信号電荷が転送電極２３の下に移動を開始する。期間Ｔ６では、転送電極２３の下のポテンシャルが完全に深い状態となるため、転送電極２４の下の信号電荷が全て転送電極２３の下に移され、ここに蓄積される。
【００３８】
このように、水平転送レジスタ１４の駆動において、電荷検出部１６のリセット期間ｔr に大部分の転送動作を行うようにしたことに加え、３相の水平転送パルスφＨ１，φＨ２，φＨ３を、３相のうちの２相間（φＨ２とφＨ３、φＨ３とφＨ１、φＨ１とφＨ２）において逆方向の遷移タイミングが同一タイミングになるように設定したことで、各水平転送パルスφＨ１，φＨ２，φＨ３の出力へのカップリング成分が相殺されることになるため、水平転送パルスφＨ１，φＨ２，φＨ３に起因するカップリングノイズをより確実に低減できる。
【００３９】
図４には、理想的な場合の出力波形ＯＵＴを示しており、点線が暗時出力、実線が信号出力となる。ここで、期間Ｔ１，Ｔ３，Ｔ５で相殺しきれなかったカップリングノイズがのってくることになるが、サンプリングパルスとして、ＣＤＳ回路のサンプルホールドパルスＳＨ‐Ｐ，ＳＨ‐Ｄを使用することにより、Ｓ／Ｎ良く、ＣＤＳを実現できる。
【００４０】
なお、本変形例では、電荷検出部１６のリセットパルスφＲのパルス幅を、３相目の水平転送パルスφＨ３のパルス幅と同じにしているが、このパルス幅は必ずしも同じである必要はない。
【００４１】
図６は、本発明の第２実施形態を示す概略構成図であり、例えばインターライン転送方式のＣＣＤエリアセンサに適用した場合を示す。図６において、行方向および列方向にマトリクス状に配列されて、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部３１と、これらセンサ部３１の垂直列ごとに設けられ、各センサ部３１から読み出しゲート部（図示せず）を介して読み出された信号電荷を垂直転送する複数本の垂直転送レジスタ３２とによって撮像エリア３３が構成されている。
【００４２】
この撮像エリア３３において、センサ部３１は例えばＰＮ接合のフォトダイオードから構成されている。垂直転送レジスタ３２は、例えば４相の垂直転送パルスφＶ１〜φＶ４によって転送駆動され、各センサ部３１から読み出された信号電荷を水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。撮像エリア３３の図面上の下側には、水平転送レジスタ３４が配されている。水平転送レジスタ３４には、複数本の垂直転送レジスタ３２の各々から１ラインに相当する信号電荷が順次転送される。
【００４３】
この水平転送レジスタ３４に対して本発明の第２実施形態が適用される。すなわち、水平転送レジスタ３４は、４相の水平転送パルスφＨ１，φＨ２，φＨ３，φＨ４によって転送駆動され、複数本の垂直転送レジスタ３２から移された１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。水平転送レジスタ３４の構造としては、垂直転送レジスタ等で用いられている周知の４相駆動構造のものを用い得る。４相の垂直転送パルスφＶ１〜φＶ４および４相の水平転送パルスφＨ１〜φＨ４は、タイミングジェネレータ３５から発生される。
【００４４】
水平転送レジスタ３４の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ構成の電荷検出部３６が設けられている。この電荷検出部３６は、水平転送レジスタ３４から水平出力ゲート部３７を介して供給される信号電荷を蓄積するフローティング・ディフュージョン３８と、信号電荷を排出するリセットドレイン３９と、フローティング・ディフュージョン３８とリセットドレイン３９の間に設けられたリセットゲート４０とから構成されている。
【００４５】
この電荷検出部３６において、リセットドレイン３９には所定のリセットドレイン電圧ＶRDが印加され、リセットゲート４０には信号電荷の検出周期でリセットパルスφＲが印加される。そして、フローティング・ディフュージョン３８に蓄積された信号電荷は信号電圧に変換され、出力回路４１を介してＣＣＤ出力信号ＯＵＴとして導出される。
【００４６】
図７に、４相の水平転送パルスφＨ１，φＨ２，φＨ３，φＨ４、出力波形ＯＵＴ、リセットパルスφＲおよび後段で用いられるサンプルホールドパルスＳＨ‐Ｐ，ＳＨ‐Ｄの各タイミング関係を示す。なお、サンプルホールドパルスＳＨ‐Ｐ，ＳＨ‐Ｄは、ＣＣＤ出力信号に対して各種の信号処理を施す後段の信号処理回路の一部を構成するＣＤＳ（相関二重サンプリング）回路（図示せず）において、信号成分を検出する際に用いられるパルスである。
【００４７】
本実施形態では、４相の水平転送パルスφＨ１，φＨ２，φＨ３，φＨ４のうち、１相目の水平転送パルスφＨ１と３相目の水平転送パルスφＨ３とを互いに逆相のパルスとし、２相目の水平転送パルスφＨ２と４相目の水平転送パルスφＨ４とを互いに逆相のパルスとしている。
【００４８】
すなわち、図７のタイミングチャートにおいて、期間ｔ１１では１相目の水平転送パルスφＨ１（ａ）が“Ｌ”レベルから“Ｈ”レベルに、３相目の水平転送パルスφＨ３（ｃ）が“Ｈ”レベルから“Ｌ”レベルにそれぞれ遷移し、期間ｔ１２では２相目の水平転送パルスφＨ２（ｂ）が“Ｈ”レベルから“Ｌ”レベルに、４相目の水平転送パルスφＨ４（ｄ）が“Ｌ”レベルから“Ｈ”レベルにそれぞれ遷移する。
【００４９】
この期間ｔ１１，ｔ１２は、リセットパルスφＲ（ｅ）の“Ｈ”レベルの期間内に設定されている。これにより、４相の水平転送パルスφＨ１（ａ），φＨ２（ｂ），φＨ３（ｃ），φＨ４（ｄ）の期間ｔ１１，ｔ１２でのレベル遷移に伴う水平転送レジスタ３４での水平転送動作は、電荷検出部３６でのリセット期間ｔr において実行される。
【００５０】
さらに、期間ｔ１３では１相目の水平転送パルスφＨ１（ａ）が“Ｈ”レベルから“Ｌ”レベルに、３相目の水平転送パルスφＨ３（ｃ）が“Ｌ”レベルから“Ｈ”レベルにそれぞれ遷移し、期間ｔ１４では２相目の水平転送パルスφＨ２（ｂ）が“Ｌ”レベルから“Ｈ”レベルに、４相目の水平転送パルスφＨ４（ｄ）が“Ｈ”レベルから“Ｌ”レベルにそれぞれ遷移する。そして、この期間ｔ１３，ｔ１４でも、信号電荷の水平転送が行われる。
【００５１】
上述したように、ＣＣＤエリアセンサにおいて、その水平転送レジスタ３４の駆動に４相駆動方式を採用したことで、第１実施形態の場合と同様に、２相駆動方式におけるポテンシャル段差ＶB および電位差ＶB ′が不要であることから、電圧の効率が良く、水平転送レジスタ３４の駆動電圧（水平転送パルスφＨ１〜φＨ４の振幅）が小さくて済む。これにより、低電圧駆動化が可能であるため、低消費電力化が図れるとともに、デバイスの低電源電圧化が可能となる。しかも、信号電荷の蓄積面積として水平ピッチの約１／２を利用できることになる。
【００５２】
また、期間ｔ１１，ｔ１２での転送動作を電荷検出部３６のリセット期間ｔr に行うようにしたことで、水平転送パルスφＨ１〜φＨ４に起因するカップリングノイズを低減できる。一方、期間ｔ１３，ｔ１４での転送動作の際には若干カップリングノイズが出るものの、毎回カップリング量が同じであるならば、２相駆動方式の場合と同様に、コンプリメンタリ動作によって相殺し合うことで低減できる。また、サンプリングパルスＳＨ‐Ｐ，ＳＨ‐Ｄの発生期間ではフラットな時間を作ることができるため、ジッタに対しても強くできる。
【００５３】
なお、上記各実施形態では、３相駆動方式、４相駆動方式を用いた場合について説明したが、この駆動方式に限定されるものではなく、５相以上の駆動方式を用いることも可能であり、要は、水平転送動作の一部を電荷検出部１６，３６のリセット期間ｔr に行い、残りの水平転送動作を後段のＣＤＳ回路におけるサンプリングパルスＳＨ‐Ｐによるノイズサンプリング後に行うように、水平転送パルスφＨ１〜φＨｎ（ｎは５以上の整数）のタイミング設定を行えば良い。
【００５４】
また、上記各実施形態においては、ＣＣＤエリアセンサの水平転送レジスタに適用した場合について説明したが、ＣＣＤリニア（ライン）センサの転送レジスタにも同様に適用可能であり、また固体撮像装置の電荷転送部のみならず、ＣＣＤ等の遅延線の電荷転送部にも同様に適用可能である。これにより、電荷転送部の低電圧駆動化が実現できるため、固体撮像装置や遅延線等のデバイスの低電源電圧化が図れることになる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、信号電荷を転送する電荷転送部の駆動方式として３相以上の転送駆動方式を採用し、かつ転送パルスの立ち上がり、立ち下がり動作の一部を電荷検出部のリセット期間中に行い、残りの立上がり、立下がり動作を後段のサンプリング手段におけるノイズサンプリング後に行うようにしたことにより、電荷転送部の駆動電圧を下げることができ、しかもカップリングノイズの発生を抑えることができるため、低消費電力化が図れるとともに、デバイスの低電源電圧化に寄与できることになる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す概略構成図である。
【図２】第１実施形態に係るタイミングチャートである。
【図３】第１実施形態に係るポテンシャル図である。
【図４】第１実施形態の変形例に係るタイミングチャートである。
【図５】第１実施形態の変形例に係るポテンシャル図である。
【図６】本発明の第２実施形態を示す概略構成図である。
【図７】第２実施形態に係るタイミングチャートである。
【図８】２相駆動方式の断面構造図である。
【図９】２相駆動方式の場合のポテンシャル図である。
【図１０】２相駆動方式の場合のタイミングチャートである。
【図１１】３相駆動方式の断面構造図である。
【図１２】３相駆動方式の場合のポテンシャル図である。
【図１３】従来の３相駆動方式の場合のタイミングチャートである。
【符号の説明】
１１，３１  センサ部    １２，３２  垂直転送レジスタ
１４，３４  水平転送レジスタ    １５，３５  タイミングジェネレータ
１６，３６  電荷検出部    １７，３７  水平出力ゲート部
１８，３８  フローティング・ディフュージョン
１９，３９  リセットドレイン    ２０，４０  リセットゲート
【図１】
0003677932.tif 000002
【図２】
0003677932.tif 000003
【図３】
0003677932.tif 000004
【図４】
0003677932.tif 000005
【図５】
0003677932.tif 000006
【図６】
0003677932.tif 000007
【図７】
0003677932.tif 000008
【図８】
0003677932.tif 000009
【図９】
0003677932.tif 000010
【図１０】
0003677932.tif 000011
【図１１】
0003677932.tif 000012
【図１２】
0003677932.tif 000013
【図１３】
0003677932.tif 000014