(57)【特許請求の範囲】
【請求項１】
光電変換部が初期電圧である時の光電変換部の出力電圧に対応するリセット電圧と、受光量に応じた光電変換部の出力電圧に対応するリード電圧を出力する単位セルが、１次元、又は２次元状に複数個配列されている撮像手段と、
前記単位セル毎に、受光量に応じた電圧情報を出力する出力手段とを備える撮像装置であって、
前記出力手段は、
前記撮像手段に接続され、前記リード電圧及び前記リセット電圧を受け付ける第１出力線と、
前記電圧情報を出力する第２出力線と、
第１出力線と第２出力線との間に直列に接続されているクランプ容量と、
前記クランプ容量と並列に接続され、前記リード電圧が所定の範囲の電圧である場合には、前記クランプ容量の端子間を非導通状態として前記リセット電圧と当該リード電圧との差分を示す電圧情報を第２出力線に出力させ、前記リード電圧が所定の範囲の電圧でない場合には、当該端子間を導通状態とすることにより前記リード電圧を示す電圧情報を第２出力線に出力させるバイパストランジスタとを含むこと
を特徴とする撮像装置。
【請求項２】
前記所定の範囲の電圧である場合とは、前記第１出力線の電位が、前記バイパストランジスタのポテンシャルを示す電位よりも高い場合であり、前記所定の範囲の電圧でない場合とは、当該第１出力線の電位が、当該バイパストランジスタのポテンシャルを示す電位以下の場合であること
を特徴とする請求項１に記載の撮像装置。
【請求項３】
前記出力手段は、さらに、
前記第２出力線と所定の電圧端子との間に直列に接続されるサンプリング容量と、
前記第２出力線と基準電圧端子との間に直列に接続されるクランプトランジスタと、
クランプトランジスタをＯＮし前記第２出力線を基準電圧にした状態で前記第１出力線に、前記リセット電圧を出力させ、その後、クランプトランジスタをＯＦＦにした状態で当該第１出力線に前記リード電圧を出力させる制御手段とを含み、
クランプトランジスタをＯＮし前記第２出力線を基準電圧にした状態で前記所定の範囲の電圧であるリセット電圧が前記第１出力線に出力されたときには、前記基準電圧と当該リセット電圧との差分相当の電圧がクランプ容量に保持され、その後、クランプトランジスタをＯＦＦにした状態で前記所定の範囲の電圧であるリード電圧が前記第１出力線に出力されたときには、前記第２出力線の電圧が、当該クランプ容量に保持された電圧分だけ当該基準電圧から変化し、結果として当該リセット電圧と当該リード電圧との差分を示す電圧情報が出力され、
クランプトランジスタをＯＦＦにした状態で前記所定の範囲の電圧でないリード電圧が前記第１出力線に出力されたときには、前記バイパストランジスタがクランプ容量の端子間を導通状態にすることによって、前記第２出力線の電圧が当該リード電圧に置き換えられ、結果として、前記リセット電圧が前記所定の範囲の電圧であるか否かにかかわらず当該リード電圧を示す電圧情報が出力されること
を特徴とする請求項１に記載の撮像装置。
【請求項４】
前記出力手段は、さらに、
前記第２出力線と所定の電圧端子との間に直列に接続されるサンプリング容量と、
前記第２出力線と基準電圧端子との間に直列に接続されるクランプトランジスタと、
前記第１出力線に前記リード電圧を出力させた状態でクランプトランジスタをＯＮし、その後、クランプトランジスタをＯＦＦにして、当該第１出力線に、前記リセット電圧を出力させる制御手段とを含み、
前記所定の範囲の電圧であるリード電圧が前記第１出力線に出力された状態でクランプトランジスタをＯＮしたときには、前記基準電圧と当該リード電圧との差分相当の電圧がクランプ容量に保持され、その後、クランプトランジスタをＯＦＦにした状態で、前記所定の範囲の電圧であるリセット電圧が前記第１出力線に出力されたときには、前記第２出力線の電圧が、当該クランプ容量に保持された電圧分だけ当該リセット電圧から変化し、結果として当該リセット電圧と当該リード電圧との差分を示す電圧情報が出力され、
前記所定の範囲の電圧でないリード電圧が前記第１出力線に出力された状態で、前記バイパストランジスタがクランプ容量の端子間を導通状態にすることによって、当該リード電圧を示す電圧情報が出力されること
を特徴とする請求項１に記載の撮像装置。
【請求項５】
前記出力手段は、さらに、
前記バイパストランジスタのゲートに、バイアス電圧を供給する電圧供給手段を含むこと
を特徴とする請求項１に記載の撮像装置。
【請求項６】
前記バイパストランジスタは、デプレッション型トランジスタであること
を特徴とする請求項１に記載の撮像装置。
【請求項７】
前記撮像手段における単位セルはそれぞれ、
受光量に応じた電荷を発生する受光素子と、
受光素子により発生した電荷を保持し、電圧信号として出力する電荷検出部と、
リセット用基準電圧端子と電荷検出部との間に接続され、ゲート電圧が印加されて導通状態であるときに、当該電荷検出部が基準電圧にリセットされるリセットトランジスタと、
増幅用基準電圧端子と第１出力線との間に接続され、電荷検出部により変換された電圧信号がゲートに印加され、当該電圧信号を増幅して第１出力線へ出力する増幅用トランジスタとを含み、
前記バイパストランジスタのポテンシャルを示す電位は、リセットトランジスタが非導通状態であるときのリセットトランジスタの電位に依存する当該単位セルに含まれる増幅用トランジスタの出力である飽和信号出力電位よりも、所定の差分だけ高いこと
を特徴とする請求項１に記載の撮像装置。
【請求項８】
前記バイパストランジスタのポテンシャルを示す電位と前記飽和信号出力電位との差分は、略０．１Ｖであること
を特徴とする請求項７に記載の撮像装置。
【請求項９】
前記出力手段は、さらに、
前記バイパストランジスタのゲートに、バイアス電圧を供給する電圧供給手段を含み、
前記バイパストランジスタのポテンシャルを示す電位と前記飽和信号出力電位との差分は、前記バイアス電圧によって与えられること
を特徴とする請求項７に記載の撮像装置。
【請求項１０】
前記バイパストランジスタと前記リセットトランジスタとは、同一の工程で生産されること
を特徴とする請求項９に記載の撮像装置。
【請求項１１】
前記電圧供給手段は、
撮像装置毎に異なる適切なバイアス電圧を、外部より設定することができるバイアス電圧設定回路を含むこと
を特徴とする請求項９に記載の撮像装置。
【請求項１２】
前記リセットトランジスタは、所定の埋め込み注入によって生産され、
前記バイパストランジスタは、前記所定の埋め込み注入に加え、追加注入を経て生産され、
前記バイパストランジスタのポテンシャルを示す電位と前記飽和信号出力電位との差分は、前記追加注入によって与えられること
を特徴とする請求項７に記載の撮像装置。
【請求項１３】
前記出力手段は、さらに、
前記第１出力線と前記第２出力線との間の電圧が前記所定の範囲の電圧でない場合に、前記リード電圧を示す電圧情報として、後段のアナログ回路の入力ダイナミックレンジに一致する電圧を出力させるクリップ用トランジスタを含むこと
を特徴とする請求項１に記載の撮像装置。
【請求項１４】
前記クリップ用トランジスタは、後段のアナログ回路の入力ダイナミックレンジの上限の電圧に相当する電圧端子と前記第２出力線との間に接続され、ゲートに所定の電圧が印加されて導通状態であるときに、当該第２出力線から前記後段の回路へ、後段のアナログ回路の入力ダイナミックレンジに一致する電圧が出力され、
前記出力手段は、さらに、
後段のアナログ回路が前記電圧情報を入力するときに、前記クリップ用トランジスタのゲートにパルス電圧を印加して、前記クリップ用トランジスタを一時的に導通状態とするように、当該クリップ用トランジスタをパルス駆動するクリップ用トランジスタ制御手段を含むこと
を特徴とする請求項１３に記載の撮像装置。
【請求項１５】
前記出力手段は、さらに、
前記第１出力線と前記クランプ容量との間に直列に接続されているサンプリングトランジスタと、
前記撮像手段から電圧情報が出力されない垂直ブランキング期間において、サンプリングトランジスタを非導通状態にするサンプリングトランジスタ制御手段とを含むこと
を特徴とする請求項１に記載の撮像装置。
【請求項１６】
前記撮像手段における単位セルはそれぞれ、
増幅用基準電圧端子と前記第１出力線との間に接続され、電荷検出部により変換された電圧信号がゲートに印加され、当該電圧信号を増幅して第１出力線へ出力する増幅用トランジスタと、
前記増幅用基準電圧端子と増幅用トランジスタとの間、又は増幅用トランジスタと前記第１出力線との間に直列に接続されているセレクトトランジスタとを含み、
前記出力手段は、さらに、
導通状態において、前記第１出力線に負荷をかけることにより、増幅用トランジスタ及びセレクトトランジスタを介して、前記出力電圧を読み出す負荷用トランジスタと、
負荷用トランジスタを導通状態にする前には、何れかの単位セルのセレクトトランジスタを導通状態にし、全ての単位セルのセレクトトランジスタを非導通状態にする前には、負荷用トランジスタを非導通状態にし、何れの単位セルからも電圧情報が出力されない垂直ブランキング期間においては、負荷用トランジスタを非導通状態にする制御手段とを含むこと
を特徴とする請求項１に記載の撮像装置。
【請求項１７】
光電変換部が初期電圧である時の光電変換部の出力電圧に対応するリセット電圧と、受光量に応じた光電変換部の出力電圧に対応するリード電圧とを出力する単位セルを、１次元、又は２次元状に複数個配列した撮像領域と、
前記撮像手段に接続され、前記リード電圧及び前記リセット電圧を受け付ける第１出力線、前記電圧情報を出力する第２出力線、及び第１出力線と第２出力線との間に直列に接続されているクランプ容量を含み、前記単位セル毎に、前記受光量に応じた電圧情報を出力する出力手段とを備える撮像装置における撮像方法であって、
前記単位セル毎に、前記リード電圧が所定の範囲の電圧であるか否かを判断する判断ステップと、
判断ステップにより所定の範囲の電圧であると判断された場合に、前記クランプ容量の端子間を非導通状態とし、前記リセット電圧と前記リード電圧との差分を示す電圧情報を第２出力線から出力させる第１出力ステップと、
判断ステップにより所定の範囲の電圧でないと判断された場合に、前記クランプ容量の端子間を導通状態とすることにより、前記リード電圧を示す電圧情報を第２出力線から出力させる第２出力ステップと
を含むことを特徴とする撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を入射して光電変換する単位セルが、半導体基板上に１次元又は２次元に配置してなる撮像装置に関し、特に、強い光を入射したときに画像が黒つぶれする現象を防止するための技術に関する。
【背景技術】
【０００２】
近年、家庭用ビデオカメラやデジタルスチルカメラなどの、撮像装置を用いた撮像機器が一般に普及している。
これらの撮像機器には、撮像装置として増幅型のイメージセンサを備えるものがある。
増幅型のイメージセンサには、雑音が低い等の優れた特徴がある反面、強い光を入射したときに画像が黒つぶれするという問題がある。
【０００３】
特開２０００−２８７１３１号公報には、増幅型のイメージセンサであるＣＭＯＳイメージセンサの概要、及び上記と同様の問題点、及び、画素センサ毎に、リセット時の出力電圧に基づいて強い光の入射を検出して、リセット時の電圧を他の電圧と置き換えるＣＭＯＳイメージセンサが開示されており、当該問題を防止することが可能であると記載されている。
【特許文献１】特開２０００−２８７１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特開２０００−２８７１３１号公報において、画像が黒つぶれする画素センサを検出する際の指標としているリセット時の出力電圧の変化は画像が黒つぶれする原因そものであり、たとえその変化量が僅かであっても、輝度情報に直接影響を及ぼすものである。
しかしながら、このリセット時の出力電圧の変化を検出するには、変化量が有る程度の大きさ以上にならなければ検出できないので、当該変化によって生じる悪影響を完全に除去することは困難である。
【０００５】
また、強い光を入射したときのリセット時の出力電圧の変化の特性は急峻であり精度良く検出することが難しいので、黒つぶれを確実に防止することは容易でない。
例えば、特開２０００−２８７１３１号公報に開示されたＣＭＯＳイメージセンサで、中心部が十分に明るくその周辺部が徐々に暗くなるような物体を撮影すると、中心部の十分に明るい領域では黒つぶれを防止できるものの、黒つぶれが防止された領域の周辺が、さらに周辺の暗いはずの部分よりも暗く撮影されてしまい、程度によってはリング状の黒つぶれが発生する。
【０００６】
そこで、本発明は、強い光を入射したときに画像が黒つぶれするという問題点を従来よりも確実に解決し、またリセット時の電圧の変化による悪影響を確実に排除することができる撮像装置、及び、撮像方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る撮像装置は、光電変換部が初期電圧である時の光電変換部の出力電圧に対応するリセット電圧と受光量に応じた光電変換部の出力電圧に対応するリード電圧を出力する単位セルが１次元又は２次元状に複数個配列されている撮像手段と、前記単位セル毎に、受光量に応じた電圧情報を出力する出力手段とを備える撮像装置であって、前記出力手段は、前記撮像手段に接続され前記リード電圧及び前記リセット電圧を受け付ける第１出力線と、前記電圧情報を出力する第２出力線と、第１出力線と第２出力線との間に直列に接続されているクランプ容量と、前記クランプ容量と並列に接続され、前記リード電圧が所定の範囲の電圧である場合には前記クランプ容量の端子間を非導通状態として前記リセット電圧と当該リード電圧との差分を示す電圧情報を第２出力線に出力させ、前記リード電圧が所定の範囲の電圧でない場合には当該端子間を導通状態とすることにより前記リード電圧を示す電圧情報を第２出力線に出力させるバイパストランジスタとを含むことを特徴とする。
【０００８】
上記目的を達成するために、本発明に係る撮像方法は、光電変換部が初期電圧である時の光電変換部の出力電圧に対応するリセット電圧と受光量に応じた光電変換部の出力電圧に対応するリード電圧とを出力する単位セルを１次元又は２次元状に複数個配列した撮像領域と、前記撮像手段に接続され、前記リード電圧及び前記リセット電圧を受け付ける第１出力線、前記電圧情報を出力する第２出力線、及び第１出力線と第２出力線との間に直列に接続されているクランプ容量を含み、前記単位セル毎に前記受光量に応じた電圧情報を出力する出力手段とを備える撮像装置における撮像方法であって、前記単位セル毎に前記リード電圧が所定の範囲の電圧であるか否かを判断する判断ステップと、判断ステップにより所定の範囲の電圧であると判断された場合に前記クランプ容量の端子間を非導通状態とし前記リセット電圧と前記リード電圧との差分を示す電圧情報を第２出力線から出力させる第１出力ステップと、判断ステップにより所定の範囲の電圧でないと判断された場合に前記クランプ容量の端子間を導通状態とすることにより前記リード電圧を示す電圧情報を第２出力線から出力させる第２出力ステップとを含むことを特徴とする。
【発明の効果】
【０００９】
課題を解決するための手段に記載した構成により、リード時の電圧を画像が黒つぶれする画素センサを検出する際の指標としているので、黒つぶれ等の原因であるリセット時の電圧の変化が生じる程度の入射光よりも充分弱い入射光から余裕をもって対策を施すことができる。
従って、強い光を入射したときに画像が黒つぶれするという問題点を従来よりも確実に解決し、またリセット時の電圧の変化による悪影響を確実に排除することができる。
【００１１】
さらに撮像装置においては、リード電圧が所定の範囲の電圧でないときには、特別の操作なしに第２出力線の電圧が第１出力線の電圧に置き換えられ、これが電圧情報として出力されるので、バイパストランジスタを出力手段毎に１個追加するだけで、目的を達成できる。
また、撮像装置において、前記所定の範囲の電圧である場合とは、前記第１出力線の電位が前記バイパストランジスタのポテンシャルを示す電位よりも高い場合であり、当該所定の範囲の電圧でない場合とは、当該第１出力線の電位が当該バイパストランジスタのポテンシャルを示す電位以下の場合であることを特徴とすることもできる。
【００１２】
これにより、第１出力線の電位がバイパストランジスタのポテンシャルを示す電位よりも高い場合に、特別の操作なしに第２出力線の電圧が第１出力線の電圧に置き換えられ、これが電圧情報として出力されるので、バイパストランジスタを出力手段毎に１個追加するだけで、目的を達成できる。
また、撮像装置において、前記出力手段は、さらに、前記第２出力線と所定の電圧端子との間に直列に接続されるサンプリング容量と、前記第２出力線と基準電圧端子との間に直列に接続されるクランプトランジスタと、クランプトランジスタをＯＮし前記第２出力線を基準電圧にした状態で前記第１出力線にリセット電圧を出力させ、その後、クランプトランジスタをＯＦＦにした状態で当該第１出力線にリード電圧を出力させる制御手段とを含み、クランプトランジスタをＯＮし前記第２出力線を基準電圧にした状態で前記所定の範囲の電圧であるリセット電圧が前記第１出力線に出力されたときには、前記基準電圧と当該リセット電圧との差分相当の電圧がクランプ容量に保持され、その後、クランプトランジスタをＯＦＦにした状態で前記所定の範囲の電圧であるリード電圧が前記第１出力線に出力されたときには、前記第２出力線の電圧が、当該クランプ容量に保持された電圧分だけ当該基準電圧から変化し、結果として当該リセット電圧と当該リード電圧との差分を示す電圧情報が出力され、クランプトランジスタをＯＦＦにした状態で前記所定の範囲の電圧でないリード電圧が前記第１出力線に出力されたときには、前記バイパストランジスタがクランプ容量の端子間を導通状態にすることによって、前記第２出力線の電圧が当該リード電圧に置き換えられ、結果として、前記リセット電圧が前記所定の範囲の電圧であるか否かにかかわらず当該リード電圧を示す電圧情報が出力されることを特徴とすることもできる。
【００１３】
また、撮像装置において、前記出力手段は、さらに、前記第２出力線と所定の電圧端子との間に直列に接続されるサンプリング容量と、前記第２出力線と基準電圧端子との間に直列に接続されるクランプトランジスタと、前記第１出力線に前記リード電圧を出力させた状態でクランプトランジスタをＯＮし、その後、クランプトランジスタをＯＦＦにして、当該第１出力線に前記リセット電圧を出力させる制御手段とを含み、前記所定の範囲の電圧であるリード電圧が前記第１出力線に出力された状態でクランプトランジスタをＯＮしたときには、前記基準電圧と当該リード電圧との差分相当の電圧がクランプ容量に保持され、その後、クランプトランジスタをＯＦＦにした状態で、前記所定の範囲の電圧であるリセット電圧が前記第１出力線に出力されたときには、前記第２出力線の電圧が、当該クランプ容量に保持された電圧分だけ当該リセット電圧から変化し、結果として当該リセット電圧と当該リード電圧との差分を示す電圧情報が出力され、前記所定の範囲の電圧でないリード電圧が前記第１出力線に出力された状態で、前記バイパストランジスタがクランプ容量の端子間を導通状態にすることによって、クランプ容量には何も電圧が保持されず、結果として、当該リード電圧を示す電圧情報が出力されることを特徴とすることもできる。
【００１４】
これらにより、リード電圧が前記所定の範囲の電圧でないときには、第２出力線の電圧がリード電圧に置き換えられ、これが電圧情報として出力されるので、バイパストランジスタを出力手段毎に１個追加するだけで、目的を達成できる。
また、撮像装置において、前記出力手段は、さらに、前記バイパストランジスタのゲートにバイアス電圧を供給する電圧供給手段を含むことを特徴とすることもできる。
【００１５】
これにより、供給するバイアス電圧によって、バイパストランジスタの動特性を事後的、及び、その時々に定めることができるので、汎用性が高い。
また、撮像装置において、前記バイパストランジスタはデプレッション型トランジスタであることを特徴とすることもできる。
これにより、バイパストランジスタにバイアス電圧を供給しなくてもよいので、回路が簡素化できる。
【００１６】
また、撮像装置において、前記撮像手段における単位セルはそれぞれ、受光量に応じた電荷を発生する受光素子と、受光素子により発生した電荷を保持し電圧信号として出力する電荷検出部と、リセット用基準電圧端子と電荷検出部との間に接続されゲート電圧が印加されて導通状態であるときに当該電荷検出部が基準電圧にリセットされるリセットトランジスタと、増幅用基準電圧端子と第１出力線との間に接続され電荷検出部により変換された電圧信号がゲートに印加され当該電圧信号を増幅して第１出力線へ出力する増幅用トランジスタとを含み、前記バイパストランジスタのポテンシャルを示す電位はリセットトランジスタが非導通状態であるときのリセットトランジスタの電位に依存する当該単位セルに含まれる増幅用トランジスタの出力である飽和信号出力電位よりも所定の差分だけ高いことを特徴とすることもできる。
【００１７】
これにより、バイパストランジスタのポテンシャルを示す電位と飽和信号出力電位との差分がある程度以上大きければバイパストランジスタとして機能するのでその効果が期待できる。
また、撮像装置において、前記バイパストランジスタのポテンシャルを示す電位と前記飽和信号出力電位との差分は、略０．１Ｖであることを特徴とすることもできる。
【００１８】
これにより、バイパストランジスタのポテンシャルを示す電位と飽和信号出力電位との差分を略０．１Ｖとすることができる。
また、撮像装置において、前記出力手段は、さらに、前記バイパストランジスタのゲートにバイアス電圧を供給する電圧供給手段を含み、前記バイパストランジスタのポテンシャルを示す電位と前記飽和信号出力電位との差分は前記バイアス電圧によって与えられることを特徴とすることもできる。
【００１９】
これにより、バイアス電圧を供給することによりバイパストランジスタのポテンシャルを示す電位と飽和信号出力電位との差分を設定することができる。
また、撮像装置において、前記バイパストランジスタと前記リセットトランジスタとは同一の工程で生産されることを特徴とすることもできる。
これにより、バイパストランジスタとリセットトランジスタとは同一の工程で生産されるので素子の電気特性が近似し、よって供給するバイアス電圧のばらつきが少なくなり設定が容易になる。
【００２０】
また、撮像装置において、前記電圧供給手段は、撮像装置毎に異なる適切なバイアス電圧を外部より設定することができるバイアス電圧設定回路を含むことを特徴とすることもできる。
これにより、バイアス電圧を外部より設定することができるので、通常ばらつきが生じやすい撮像装置毎の個々の特性を揃えることができる。
【００２１】
また、撮像装置において、前記リセットトランジスタは所定の埋め込み注入によって生産され、前記バイパストランジスタは前記所定の埋め込み注入に加え追加注入を経て生産され、前記バイパストランジスタのポテンシャルを示す電位と前記飽和信号出力電位との差分は前記追加注入によって与えられることを特徴とすることもできる。
これにより、追加注入によりバイパストランジスタのポテンシャルを示す電位と飽和信号出力電位との差分を設定することができる。
【００２２】
また、撮像装置において、前記バイパストランジスタには前記リセットトランジスタとは異なる電位の基板バイアス電圧が印加され、前記バイパストランジスタのポテンシャルを示す電位と前記飽和信号出力電位との差分は前記基板バイアス電圧の差分によって制御されることを特徴とすることもできる。
これにより、基板バイアス電圧の差分により、バイパストランジスタのポテンシャルを示す電位と飽和信号出力電位との差分を設定することができる。
【００２３】
また、撮像装置において、前記出力手段は、さらに、前記第１出力線と前記第２出力線との間の電圧が前記所定の範囲の電圧でない場合に前記リード電圧を示す電圧情報として後段のアナログ回路の入力ダイナミックレンジに一致する電圧を出力させるクリップ用トランジスタを含むことを特徴とすることもできる。
これにより、リード電圧を示す電圧情報として、後段のアナログ回路の入力ダイナミックレンジに一致する電圧を出力させることができるので、アナログ回路の性能を効率よく活用することができる。
【００２４】
また、撮像装置において、前記クリップ用トランジスタは後段のアナログ回路の入力ダイナミックレンジの上限の電圧に相当する電圧端子と前記第２出力線との間に接続され、ゲートに所定の電圧が印加されて導通状態であるときに当該第２出力線から前記後段の回路へ後段のアナログ回路の入力ダイナミックレンジに一致する電圧が出力され、前記出力手段は、さらに、後段のアナログ回路が前記電圧情報を入力するときに前記クリップ用トランジスタのゲートにパルス電圧を印加して、前記クリップ用トランジスタを一時的に導通状態とするように当該クリップ用トランジスタをパルス駆動するクリップ用トランジスタ制御手段を含むことを特徴とすることもできる。
【００２５】
これにより、クリップ用トランジスタをパルス駆動することができるので、消費電力が少ない。
また、撮像装置において、前記出力手段は、さらに、前記第１出力線と前記クランプ容量との間に直列に接続されているサンプリングトランジスタと、前記撮像手段から電圧情報が出力されない垂直ブランキング期間においてサンプリングトランジスタを非導通状態にするサンプリングトランジスタ制御手段とを含むことを特徴とすることもできる。
【００２６】
これにより、垂直ブランキング期間において、サンプリングトランジスタを非導通状態にすることができるので、第１出力線とクランプ容量との間が非導通状態となり、クランプ容量に電荷は一切保持されず、低輝度を示す電圧情報を出力することができる。  従って、垂直ブランキング期間において飽和出力信号は出ないので、後段の出力アンプの入力ダイナミックレンジが制約を受けない。
【００２７】
また、撮像装置において、前記撮像手段における単位セルはそれぞれ、増幅用基準電圧端子と前記第１出力線との間に接続され電荷検出部により変換された電圧信号がゲートに印加され当該電圧信号を増幅して第１出力線へ出力する増幅用トランジスタと、前記増幅用基準電圧端子と増幅用トランジスタとの間又は増幅用トランジスタと前記第１出力線との間に直列に接続されているセレクトトランジスタとを含み、前記出力手段は、さらに、導通状態において前記第１出力線に負荷をかけることにより増幅用トランジスタ及びセレクトトランジスタを介して前記出力電圧を読み出す負荷用トランジスタと、負荷用トランジスタを導通状態にする前には何れかの単位セルのセレクトトランジスタを導通状態にし、全ての単位セルのセレクトトランジスタを非導通状態にする前には負荷用トランジスタを非導通状態にし、何れの単位セルからも電圧情報が出力されない垂直ブランキング期間においては負荷用トランジスタを非導通状態にする制御手段とを含むことを特徴とすることもできる。
【００２８】
これにより、垂直ブランキング期間において、負荷用トランジスタを非導通状態にすることができるので、クランプ容量に電荷は一切保持されず、低輝度を示す電圧情報を出力することができる。
従って、垂直ブランキング期間において飽和出力信号は出ないので、後段の出力アンプの入力ダイナミックレンジが制約を受けない。
【発明を実施するための最良の形態】
【００２９】
（実施の形態１）
＜構成＞
図１は、本発明の実施の形態１における撮像装置の概略構成を示す図である。
図１に示すように、実施の形態１の撮像装置は、撮像部１、負荷回路２、行選択エンコーダ３、列選択エンコーダ４、信号処理部５、出力回路６から構成される。
【００３０】
撮像部１は、単位セルが１次元又は２次元上に配列された撮像領域である。ここでは、３×３の２次元上に配列された９画素の場合を例に取って説明するが、実際の画素数は、１次元で数千個、２次元で数十万〜数百万個程度である。
負荷回路２は、縦１列毎に同一の回路が１個接続されており、出力電圧を読み出す為に、列単位で撮像部１の画素に負荷をかける回路である。
【００３１】
行選択エンコーダ３は、横１行毎に、“ＲＥＳＥＴ”、“ＲＥＡＤ”、“ＬＳＥＬ”の３本の制御線を備え、撮像部１の画素に対して、行単位で、リセット（初期化）、リード（読み出し）、及び、ラインセレクト（行選択）を制御する。
列選択エンコーダ４は、制御線を備え、列を順次選択する。
信号処理部５は、縦１列毎に同一の回路が１個接続されており、撮像部１からの列単位の出力を処理して、順次出力する。
【００３２】
出力回路６は、信号処理部５の出力に、外部に出力する為に必要な変換を施して出力する。
図２は、実施の形態１の撮像装置の回路の概略を示す図である。
図２に示すように、実施の形態１の撮像装置は、負荷回路１００、画素回路１１０、信号処理回路１２０を備える。
【００３３】
負荷回路１００は、図１の負荷回路２中の１個の回路を記載したものであり、第１信号出力線とＧＮＤとの間に接続された負荷用トランジスタ１０１を含み、負荷電圧（ＬＧ）が供給される。
画素回路１１０は、図１の撮像部１中の１個の単位セルを記載したものであり、初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを第１信号出力線に出力することを特徴とし、入射した光を光電変換し電荷を出力するフォトダイオード等の受光素子１１１と、受光素子１１１により発生した電荷を蓄積し、蓄積した電荷を電圧信号として出力するコンデンサ１１２と、コンデンサ１１２の示す電圧が初期電圧（ここではＶＤＤ）になるようにリセットするリセットトランジスタ１１３と、受光素子１１１により出力される電荷をコンデンサ１１２に供給するリードトランジスタ１１４と、コンデンサ１１２の示す電圧に追従して変化する電圧を出力する増幅用トランジスタ１１５と、行選択エンコーダ３からラインセレクト信号を受けた時に増幅用トランジスタ１１５の出力を第１信号出力線に出力するラインセレクトトランジスタ１１６とを含む。ここで本明細書では、以後の説明を容易にする為に、コンデンサ１１２のうちの、蓄積された電荷に応じた電圧を示す、リセットトランジスタ１１３、リードトランジスタ１１４、及び増幅用トランジスタ１１５が接続している部分を特に電荷検出部１１７と呼称することとする。
【００３４】
信号処理回路１２０は、図１の信号処理部５中の縦１列用の１個の回路を記載したものであり、リード電圧が所定の範囲の電圧である場合に、当該単位セルにより出力されるリセット電圧と当該リード電圧との差分を示す輝度情報を出力し、当該リード電圧が前記所定の範囲の電圧でない場合に、高輝度を示す輝度情報を出力することを特徴とし、第１信号出力線と第２信号出力線との間に直列に接続されたサンプリングトランジスタ１２１及びクランプ容量１２２と、第２信号出力線とＧＮＤとの間に直列に接続されたサンプリング容量１２３と、第２信号出力線と基準電圧端子ＶＤＤとの間に直列に接続されたクランプトランジスタ１２４と、クランプ容量１２２と並列に接続され、クランプ容量１２２の端子間にかかる電圧が前記所定の電圧を越えない場合には、この端子間を非導通状態とし、この端子間にかかる電圧が前記所定の電圧を越えた場合には、この端子間を導通状態にするバイパストランジスタ１２５とを含む。
【００３５】
ここで、画素回路１１０には、リセットパルス（初期化信号：ＲＥＳＥＴ）、リードパルス（読み出しパルス：ＲＥＡＤ）、及び、ラインセレクトパルス（行選択信号：ＬＳＥＬ）が、信号処理回路１２０には、サンプリングパルス（ＳＰ）、及び、クランプパルス（ＣＰ）が決められたタイミングで供給され、これら各制御パルスにそれぞれ対応するトランジスタが開閉（ＯＦＦ／ＯＮ）される。
【００３６】
図３は、実施の形態１の撮像装置における各制御パルスのタイミングを示す図である。
図３に示すようなタイミングで各制御パルスを与えることで、ラインセレクトトランジスタ１１６をＯＮにした状態で、クランプトランジスタ１２４をＯＮし第２信号出力線を基準電圧にした状態で第１信号出力線にリセット電圧を出力させ（図３のａ）、ここでリセット電圧が所定の範囲の電圧であるときには基準電圧とリセット電圧との差分相当がクランプ容量１２２に保持され（図３のｂ）、その後、クランプトランジスタ１２４をＯＦＦにした状態で第１信号出力線にリード電圧を出力させ（図３のｃ）、ここでリード電圧が所定の範囲の電圧であるときには第２信号出力線の電圧が、当該リセット電圧と当該リード電圧との差分相当だけ当該基準電圧から変化し（図３のｄ）、これを輝度情報として出力することができ、また、リード電圧が所定の範囲の電圧でないときには、バイパストランジスタ１２５が端子間を導通状態にすることにより、第２信号出力線の電圧がリード電圧に置き換えられ、これを輝度情報として出力することができる。
【００３７】
ここで、所定の範囲の電圧の設定方法は、例えばバイパストランジスタ１２５としてデプレッション型トランジスタを製造時に作り込んでもよいし、電圧供給手段によりバイパストランジスタ１２５のゲートにバイアス電圧を常時、又は必要なタイミングに（図３のｃ〜ｄ等）供給してもよい。
例えば、バイパストランジスタ１２５のゲートにバイアス電圧を、画素回路１１０からリード電圧を読み出す期間に、パルス状に出力してもよい。
【００３８】
＜動作＞
図４（ａ）〜（ｄ）は、画像が暗くなったり画像が黒つぶれする程の強い光を入射していないとき（以下、「通常時」と記す）の各タイミングにおける画素回路１１０中の領域毎のポテンシャルの状態を示す図である。
ここで図４の各図（ａ）〜（ｄ）は、それぞれ図３（ａ）〜（ｄ）のタイミングに対応している。
【００３９】
図５（ａ）は、通常時の、図３（ｂ）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
図５（ｂ）は、通常時の、図３（ｂ’）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
図５（ｃ）は、通常時の、図３（ｄ）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
【００４０】
ここで、図４、及び、図５の各図は、上半分が回路の概略を示し、下半分が上半分の回路の各位置に対応する領域毎のポテンシャルの状態を示している。
以下に、通常時の、画素回路１１０中の領域毎のポテンシャルの遷移、及び、信号処理回路１２０中の領域毎のポテンシャルの遷移を、図４（ａ）〜（ｄ）、図５（ａ）〜（ｃ）に沿って説明する。
【００４１】
（１）図３（ａ）のタイミングにおいて、リードトランジスタ１１４がＯＦＦ、リセットトランジスタ１１３がＯＮなので、図４（ａ）に示すように、受光素子１１１で生じた電荷は電荷検出部１１７には移動せず、電荷検出部１１７の電荷はＶＤＤ端子に移動する。
（２）図３（ｂ）のタイミングにおいて、リセットトランジスタ１１３がＯＮからＯＦＦになり、図４（ｂ）に示すように、電荷検出部１１７の電圧がＶＤＤにリセットされ、またクランプトランジスタ１２４がＯＮなので、図５（ａ）に示すように、第２信号出力線の電圧がＶＤＤにリセットされる。
【００４２】
（３）図３（ｂ’）のタイミングにおいて、クランプトランジスタ１２４がＯＮからＯＦＦになり、図５（ｂ）に示すように、リセット電圧とＶＤＤとの差分相当がクランプ容量１２２に保持される。
（４）図３（ｃ）のタイミングにおいて、リセットトランジスタ１１３がＯＦＦのまま、リードトランジスタ１１４がＯＮになるので、図４（ｃ）に示すように、受光素子１１１で生じた電荷が電荷検出部１１７に移動する。
【００４３】
（５）図３（ｄ）のタイミングにおいて、図４（ｄ）に示すように、リセットトランジスタ１１３がＯＦＦのままで、リードトランジスタ１１４がＯＦＦになるので、受光素子１１１で生じた電荷が電荷検出部１１７に読み出される。
ここで、電荷検出部１１７の電圧が変化し、この変化後の電圧が増幅用トランジスタ１１５により増幅されるので、第１信号出力線の電圧がリード電圧に変化し、またリセット電圧とＶＤＤとの差分相当がクランプ容量１２２に保持されているので、図５（ｃ）に示すように、第２信号出力線の電圧が「ＶＤＤ−第１信号出力線の電圧の変化分相当」となり、この電圧が輝度情報として出力される（第１信号出力線の電圧変化分をＳＩＧ、クランプ容量１２２をＣｃｐ、サンプリング容量１２３をＣｓｐとすると：第２信号出力線の電圧はＶＤＤ−ＳＩＧ×Ｃｃｐ／（Ｃｃｐ＋Ｃｓｐ）となる）。
【００４４】
図６（ａ）〜（ｄ）、及び図７は、画像が暗くなったり画像が黒つぶれする程の強い光を入射したとき（以下、「高輝度時」と記す）の、各タイミングにおける画素回路１１０中の領域毎のポテンシャルの状態を示す図である。
ここで、図６の各図（ａ）〜（ｄ）は、それぞれ図３（ａ）〜（ｄ）のタイミングに対応し、図７は図３（ｄ）において図６（ｄ）の場合よりも強い光を入射したとき、又は図３（ｄ）よりもさらに後のタイミングに対応し、何の対策も施さなければ黒つぶれが生じる状態を示している。
【００４５】
なお、本明細書においては、高輝度時の中でも、図３（ｂ）のタイミングにおいて、第１信号出力線の電荷がバイパストランジスタ１２５のポテンシャルを越えてしまう程ではない場合を第１高輝度時と記し、第１信号出力線の電荷がバイパストランジスタ１２５のポテンシャルを越えてしまう程である場合を第２高輝度時と記す。
図８（ａ）は、第１高輝度時の、図３（ｂ）のタイミングおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
【００４６】
図８（ｂ）は、第１高輝度時の、図３（ｂ’）のタイミングおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
図８（ｃ）は、第１高輝度時の、図３（ｄ）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
図９（ａ）は、第２高輝度時の、図３（ｂ）のタイミングおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
【００４７】
図９（ｂ）は、第２高輝度時の、図３（ｂ’）のタイミングおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
図９（ｃ）は、第２高輝度時の、図３（ｄ）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
ここで、図６、図７、図８、及び、図９の各図は、上半分が回路の概略を示し、下半分が上半分の回路の各位置に対応する領域毎のポテンシャルの状態を示している。
【００４８】
以下に、高輝度時の、画素回路１１０中の領域毎のポテンシャルの遷移、及び、信号処理回路１２０中の領域毎のポテンシャルの遷移を、図６（ａ）〜（ｄ）、図７、図８（ａ）〜（ｃ）、及び図９（ａ）〜（ｃ）に沿って説明する。
（１）図３（ａ）のタイミングにおいて、リードトランジスタ１１４がＯＦＦ、リセットトランジスタ１１３がＯＮなので、通常時であれば受光素子１１１で生じた電荷は電荷検出部１１７には移動しないが、第１高輝度時及び第２高輝度時では、図６（ａ）に示すように、受光素子１１１で生じた電荷はリードトランジスタ１１４のポテンシャルを越えてしまい電荷検出部１１７に移動し、同時に電荷検出部１１７の電荷はＶＤＤ端子に移動する。
【００４９】
（２）図３（ｂ）のタイミングにおいて、リセットトランジスタ１１３がＯＮからＯＦＦになるが、図６（ｂ）に示すように、引き続き受光素子１１１で生じた電荷はリードトランジスタ１１４のポテンシャルを越えて電荷検出部１１７に移動する為、電荷検出部１１７の電圧がＶＤＤより低い電圧になってしまう。また、この時クランプトランジスタ１２４がＯＮなので、第１高輝度時では、図８（ａ）に示すように、第２信号出力線の電圧がＶＤＤにリセットされ、第１信号出力線の電荷はバイパストランジスタ１２５のポテンシャルを越えず、第２高輝度時では、図９（ａ）に示すように、第２信号出力線の電圧がＶＤＤにリセットされるが、同時に、第１信号出力線の電荷がバイパストランジスタ１２５のポテンシャルを越えてしまい第２信号出力線に移動する。
【００５０】
（３）図３（ｂ’）のタイミングにおいて、クランプトランジスタ１２４がＯＮからＯＦＦになり、通常時であれば、第２信号出力線の電圧がＶＤＤにリセットされた状態で、リセット電圧とＶＤＤとの差分がクランプ容量１２２に保持されるのであるが、第１高輝度時では、図８（ｂ）に示すように、通常時より小さいリセット電圧とＶＤＤとの差分がクランプ容量１２２に保持され、第２高輝度時では、図９（ｂ）に示すように、第１信号出力線の電荷がバイパストランジスタ１２５のポテンシャルを越えて第２信号出力線に移動し、クランプ容量１２２には殆ど電圧の差分は保持されない。
【００５１】
なお、図３（ｂ）及び図３（ｂ’）のタイミングにおいて、第２高輝度時に、第１信号出力線の電荷がバイパストランジスタ１２５のポテンシャルを越えて第２信号出力線に移動し、クランプ容量１２２には殆ど電圧の差分は保持されないが、このような場合であっても出力結果は同じになるので、以後の動作が重要である。
（４）図３（ｃ）のタイミングにおいて、リセットトランジスタ１１３がＯＦＦのまま、リードトランジスタ１１４がＯＮになるので、図６（ｃ）に示すように、受光素子１１１で生じた電荷が電荷検出部１１７に移動する。
【００５２】
（５）図３（ｄ）のタイミングにおいて、図６（ｄ）に示すように、リセットトランジスタ１１３がＯＦＦのままで、リードトランジスタ１１４がＯＦＦになるので、受光素子１１１で生じた電荷が電荷検出部１１７に読み出される。
ここで、電荷検出部１１７の電圧が変化し、この変化後の電圧が増幅用トランジスタ１１５により増幅されるので、第１信号出力線の電圧がリード電圧に変化し、通常時であれば、リセット電圧とＶＤＤとの差分がクランプ容量１２２に保持されているので、第２信号出力線の電圧が「ＶＤＤ−第１信号出力線の電圧の変化分相当」となり、この電圧が輝度情報として出力されるが、第１高輝度時及び第２高輝度時では、それぞれ図８（ｃ）及び図９（ｃ）に示すように、第１信号出力線の電荷がバイパストランジスタ１２５のポテンシャルを越えて第２信号出力線に移動し、第２信号出力線の電圧が「第１信号出力線の電圧相当」となるので高輝度を示す電圧になり、この電圧が輝度情報として出力される。
【００５３】
＜まとめ＞
図１０（ａ）は、リセット時における第１信号出力線の電圧の特性を示す図である。
図１０（ｂ）は、リード時における第１信号出力線の電圧の特性を示す図である。
図１０（ｃ）は、画像が暗くなったり画像が黒つぶれすることに対して何の対策も施していない従来の撮像装置における出力電圧の特性を示す図であり、−（図１０（ａ）−図１０（ｂ））に相当する。
【００５４】
図１０（ｄ）は、本発明の実施の形態１の撮像装置における出力電圧の特性を示す図であり、所定の電圧を越えた場合には高輝度を示す電圧となるので画像が暗くなったり画像が黒つぶれすることが一切ない。
ここで図１０（ａ）〜（ｄ）において、横軸は入射光の強さ（右が強い）、縦軸は電圧（（ａ），（ｂ）は上がプラス、（ｃ），（ｄ）は上がマイナス）を示す。
【００５５】
以上のように、本発明の実施の形態１では、図１０（ｂ）に示したリード時の電圧に着目し、リード時の電圧が増幅回路が飽和する辺りの電圧に達した場合に、バイパストランジスタが直接出力電圧を高輝度を示す電圧に置き換えるので、画像が暗くなったり黒つぶれが発生する入射光よりも充分弱い入射光から余裕をもって対策することにより、強い光を入射したときに画像が黒つぶれするという問題点を従来よりも確実に解決し、またリセット時の電圧の変化による悪影響を確実に排除することができる。
（実施の形態２）
＜構成＞
図１１は、実施の形態２の撮像装置の回路の概略を示す図である。
【００５６】
実施の形態２は、上記実施の形態１の信号処理回路１２０の代わりに、第２信号出力線が後段の出力アンプの入力ダイナミックレンジを越えた電圧まで変化しないように、第２信号出力線とクリップ電圧端子（ＣＬＩＰＤＣ）との間に直列に接続したクリップトランジスタ１３１を追加した信号処理回路１３０を備える。
実施の形態２の撮像装置は、クリップトランジスタ１３１を備えることによって、第２信号出力線の電圧が一定電圧以下にならないようにすることができる。
【００５７】
ここで、クリップトランジスタ１３１の駆動方法として、定電圧で動作させるＤＣ駆動と、適切なタイミングでクリップパルス（ＣＬＩＰ）を与えるパルス駆動とがある。
クリップトランジスタ１３１をＤＣ駆動させる場合の各制御パルスのタイミングは、実施の形態１の図３と同様である。
またクリップトランジスタ１３１をパルス駆動させる場合の各制御パルスのタイミングを、以下に説明する。
【００５８】
図１２は、実施の形態２の撮像装置におけるクリップトランジスタ１３１をパルス駆動させる場合のクリップパルスを含む各制御パルスのタイミングを示す図である。
図１２に示すように、クリップトランジスタ１３１をパルス駆動させる場合はサンプリングパルスがＯＦＦになった後にクリップパルスがＯＮとなり（図１２のｅ）、第２信号出力線の電圧が一定電圧以下にならないようにする。ここで図１２の（ａ）〜（ｄ）は図３の（ａ）〜（ｄ）と同様である。
【００５９】
＜動作１＞
以下に、クリップトランジスタ１３１をＤＣ駆動させる場合の動作について説明する。
図１３は、高輝度時の図３（ｄ）のタイミングにおける信号処理回路１３０中の領域毎のポテンシャルの状態を示す図である。
ここで、図１３は、上半分が回路の概略を示し、下半分が上半分の回路の各位置に対応する領域毎のポテンシャルの状態を示している。
【００６０】
以下に、高輝度時の、信号処理回路１２０中の領域毎のポテンシャルの状態を、図１３に沿って説明する。
（１）図３（ｄ）のタイミングにおいて、図１３に示すように、ＧＮＤの電荷が負荷用トランジスタ１０１のポテンシャルを越えて第１信号出力線に移動し、サンプリングトランジスタ１２１がＯＮなので、順次電荷が各トランジスタのポテンシャルを越えて移動し、クリップ電圧端子からＧＮＤまでの間に定常電流が流れる。ここで、第２信号出力線の電圧はクリップトランジスタ１３１のポテンシャルにより定まるので、クリップトランジスタ１３１のゲート電圧によって定めることができる。
【００６１】
なお、クリップトランジスタ１３１のポテンシャルは、クリップトランジスタ１３１としてデプレッション型トランジスタを製造時に作り込むことにより設定してもよい。
ここで、第１信号出力線の電位は、画素回路１１０内の増幅用トランジスタ１１５と負荷回路内の負荷用トランジスタ１０１で構成されているソースフォロワ回路により決まるものであり、ＧＮＤと同じ電位になるわけではない。
【００６２】
また、図１３からわかるように、クリップトランジスタ１３１をＤＣ駆動させる場合には、ＧＮＤからＣＬＩＰＤＣへ電流が流れるパスが存在するので、消費電力が大きいという問題がある。
＜動作２＞
以下に、クリップトランジスタ１３１をパルス駆動させる場合の動作について説明する。
【００６３】
図１４（ａ）は、高輝度時の図１２（ｄ）のタイミングにおける信号処理回路１３０中の領域毎のポテンシャルの状態を示す図である。
図１４（ｂ）は、高輝度時の図１２（ｅ）のタイミングにおける信号処理回路１３０中の領域毎のポテンシャルの状態を示す図である。
ここで、図１４（ａ）（ｂ）は、上半分が回路の概略を示し、下半分が上半分の回路の各位置に対応する領域毎のポテンシャルの状態を示している。
【００６４】
以下に、高輝度時の、信号処理回路１２０中の領域毎のポテンシャルの状態を、図１４（ａ）（ｂ）に沿って説明する。
（１）図１２（ｄ）のタイミングにおいて、図１４（ａ）に示すように、ＧＮＤの電荷が負荷用トランジスタ１０１のポテンシャルを越えて第１信号出力線に移動し、サンプリングトランジスタ１２１がＯＮ、クリップトランジスタ１３１がＯＦＦなので、順次電荷が各トランジスタのポテンシャルを越えて第２信号出力線まで移動する。
【００６５】
ここで、第１信号出力線の電位は、画素回路１１０内の増幅用トランジスタ１１５と負荷回路内の負荷用トランジスタ１０１で構成されているソースフォロワ回路により決まるものであり、ＧＮＤと同じ電位になるわけではない。
（２）図１２（ｅ）のタイミングにおいて、図１４（ｂ）に示すように、ＧＮＤの電荷が負荷用トランジスタ１０１のポテンシャルを越えて第１信号出力線に移動し、サンプリングトランジスタ１２１がＯＦＦ、クリップトランジスタ１３１がＯＮなので、サンプリングトランジスタ１２１の右側において電荷が各トランジスタのポテンシャルを越えて移動するが、この電荷の移動は、各信号線の電圧が各トランジスタのポテンシャルで決まる電圧に変化した時点で停止する。ここで、第２信号出力線の電圧はクリップトランジスタ１３１のパルス電圧によって定めることができる。
【００６６】
ここで、図１４（ａ）（ｂ）からわかるように、クリップトランジスタ１３１をパルス駆動させる場合には、ＧＮＤからＣＬＩＰＤＣへ電流が流れるパスが存在しないので、クリップトランジスタ１３１をＤＣ駆動させる場合に較べて消費電力が小さいという利点がある。
＜まとめ＞
以上のように、本発明の実施の形態２では、実施の形態１の撮像装置に、さらにクリップトランジスタ１３１を追加したので、第２信号出力線の電圧を、後段の出力アンプの入力ダイナミックレンジを越えた電圧まで変化しないように設定することができる。
（実施の形態３）
＜構成＞
図１５は、実施の形態３の撮像装置の回路の概略を示す図である。
【００６７】
図１５に示すように、実施の形態３は、実施の形態１の画素回路１１０の代わりに画素回路１４０を備え、実施の形態１の信号処理回路１２０の代わりに信号処理回路１５０を備える。
画素回路１４０は、初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを第１信号出力線に出力することを特徴とし、入射した光を光電変換して電荷を発生して蓄積し、蓄積した電荷を電圧信号として出力するフォトダイオード等の受光素子１４１と、受光素子１４１に蓄積された電荷を掃き出して、ここの電圧が初期電圧（ここではＶＤＤ）になるようにリセットするリセットトランジスタ１４２と、受光素子１４１に蓄積された電荷による電圧に追従して変化する電圧を出力する増幅用トランジスタ１４３と、行選択エンコーダ３からラインセレクト信号を受けた時に増幅用トランジスタ１４３の出力を第１信号出力線に出力するラインセレクトトランジスタ１４４とを含む。
【００６８】
ここで、画素回路１４０には、リセットパルス（初期化信号：ＲＥＳＥＴ）、及び、ラインセレクトパルス（行選択信号：ＬＳＥＬ）が、信号処理回路１２０には、サンプリングパルス（ＳＰ）、及び、クランプパルス（ＣＰ）が決められたタイミングで供給され、これら各制御パルスにそれぞれ対応するトランジスタが開閉（ＯＦＦ／ＯＮ）される。
信号処理回路１５０は、実施の形態１の信号処理回路１２０と同様の構成要素を備え、相違点は、実施の形態１の信号処理回路１２０ではクランプトランジスタ１２４が第２信号出力線と基準電圧端子ＶＤＤとの間に直列に接続されているが、信号処理回路１５０ではクランプトランジスタ１２４が第２信号出力線とクランプ用電圧端子ＶＣＬとの間に直列に接続されている点のみである。
【００６９】
ここで、クランプ用電圧端子ＶＣＬは、クランプトランジスタ１２４がＯＮした時に第２信号出力線の電位がバイパストランジスタ１２５のポテンシャルを越えることのないように、バイパストランジスタ１２５のポテンシャルを示す電位ＶφＳＫＩＰよりもいくぶん高い電位であり、ＶＣＬ＝ＶφＳＫＩＰ＋０．１Ｖ程度が望ましい。
また、ＶＣＬの電位の設定方法は、例えばクランプトランジスタ１２４としてデプレッション型トランジスタを製造時に作り込んでもよいし、電圧供給手段によりクランプトランジスタ１２４のゲートにバイアス電圧を常時、又は必要なタイミングに（図１６のｃ〜ｄ等）供給してもよい。
【００７０】
例えば、クランプトランジスタ１２４のゲートにバイアス電圧を、画素回路１４０からリード電圧を読み出す期間に、パルス状に出力してもよい。
図１６は、実施の形態３の撮像装置における各制御パルスのタイミングを示す図である。
図１６に示すようなタイミングで各制御パルスを与えることで、ラインセレクトトランジスタ１１６をＯＮにした状態でクランプトランジスタ１２４をＯＮして、第１信号出力線にリード電圧を出力させた状態で第２信号出力線を基準電圧にし（図１６のａ）、ここでリード電圧が所定の範囲の電圧であるときにはリード電圧と基準電圧との差分相当がクランプ容量１２２に保持され、その後、クランプトランジスタ１２４をＯＦＦにした状態で（図１６のｂ）第１信号出力線にリセット電圧を出力させ（図１６のｃ）、第２信号出力線の電圧がリセット電圧とリード電圧との差分相当だけ基準電圧から変化し（図１６のｄ）、これを輝度情報として出力することができ、また、リード電圧が所定の範囲の電圧でないときには、バイパストランジスタ１２５が端子間を導通状態にすることにより、第１信号出力線と第２信号出力線との差分がなくなりクランプ容量１２２に電荷が保持されないので、その後、第２信号出力線の電圧がリセット電圧に置き換えられ、これを輝度情報として出力することができる。
【００７１】
ここで、所定の範囲の電圧の設定方法は、例えばバイパストランジスタ１２５としてデプレッション型トランジスタを製造時に作り込んでもよいし、電圧供給手段によりバイパストランジスタ１２５のゲートにバイアス電圧を常時、又は必要なタイミングに（図１６のｃ〜ｄ等）供給してもよい。
例えば、バイパストランジスタ１２５のゲートにバイアス電圧を、画素回路１１０からリード電圧を読み出す期間に、パルス状に出力してもよい。
【００７２】
＜動作＞
図１７（ａ）〜（ｄ）は、通常時の各タイミングにおける画素回路１４０中の領域毎のポテンシャルの状態を示す図である。
ここで図１７の各図（ａ）〜（ｄ）は、それぞれ図１６（ａ）〜（ｄ）のタイミングに対応している。
【００７３】
図１８（ａ）は、通常時の、図１６（ａ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
図１８（ｂ）は、通常時の、図１６（ｂ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
図１８（ｃ）は、通常時の、図１６（ｄ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
【００７４】
ここで、図１７、及び、図１８の各図は、上半分が回路の概略を示し、下半分が上半分の回路の各位置に対応する領域毎のポテンシャルの状態を示している。
以下に、通常時の、画素回路１４０中の領域毎のポテンシャルの遷移、及び、信号処理回路１５０中の領域毎のポテンシャルの遷移を、図１７（ａ）〜（ｄ）、図１８（ａ）〜（ｃ）に沿って説明する。
【００７５】
（１）図１６（ａ）のタイミングにおいて、リセットトランジスタ１４２がＯＦＦであり、図１７（ａ）に示すように、受光素子１４１で生じた電荷により受光素子１４１の電圧が変化し、ラインセレクトトランジスタ１４４がＯＮなので、この変化後の電圧が増幅用トランジスタ１４３により増幅され、第１信号出力線の電圧がリード電圧に変化し、また、クランプトランジスタ１２４がＯＮなので、図１８（ａ）に示すように、第２信号出力線の電圧がＶＣＬにリセットされる。
【００７６】
ここでは、バイパストランジスタ１２５のポテンシャルを示す電位ＶφＳＫＩＰを約０．７Ｖ、クランプ用電圧端子ＶＣＬを約０．８Ｖとし、例えば第１信号出力線に出力されたリード電圧を約１．５Ｖとする。
（２）図１６（ｂ）のタイミングにおいて、クランプトランジスタ１２４がＯＮからＯＦＦになり、図１８（ｂ）に示すように、リード電圧とＶＣＬとの差分相当がクランプ容量１２２に保持される。
【００７７】
ここでは、例えばリード電圧約１．５ＶとＶＣＬ約０．８Ｖとの差分約０．７Ｖ相当がクランプ容量１２２に保持される。
（３）図１６（ｃ）のタイミングにおいて、リセットトランジスタ１４２がＯＮになるので、図１７（ｃ）に示すように、受光素子１４１で生じた電荷はＶＤＤ端子に移動する。
【００７８】
（４）図１６（ｄ）のタイミングにおいて、リセットトランジスタ１４２がＯＮからＯＦＦになり、図１７（ｄ）に示すように、受光素子１４１の電圧がＶＤＤにリセットされる。
ここで、受光素子１４１の電圧がＶＤＤに変化し、この変化後の電圧が増幅用トランジスタ１１５により増幅されるので、第１信号出力線の電圧がリセット電圧に変化し、またリード電圧とＶＣＬとの差分相当がクランプ容量１２２に保持されているので、図１６（ｃ）に示すように、第２信号出力線の電圧が「ＶＣＬ＋第１信号出力線の電圧の変化分相当」となり、この電圧が輝度情報として出力される（第１信号出力線の電圧変化分をＳＩＧ、クランプ容量１２２をＣｃｐ、サンプリング容量１２３をＣｓｐとすると：第２信号出力線の電圧はＶＣＬ＋ＳＩＧ×Ｃｃｐ／（Ｃｃｐ＋Ｃｓｐ）となる）。
【００７９】
ここでは、例えば第１信号出力線に出力されたリセット電圧Ｖｒｅｓｅｔを約２．０Ｖとし、Ｃｃｐ＝Ｃｓｐとすると、第２信号出力線の電圧Ｖｎｒｍは、Ｖｎｒｍ＝ＶＣＬ＋ＳＩＧ×Ｃｃｐ／（Ｃｃｐ＋Ｃｓｐ）＝０．８＋（２．０−１．５）×（１／２）＝１．０５（Ｖ）となる。
図１９（ａ）〜（ｄ）は、高輝度時の、各タイミングにおける画素回路１４０中の領域毎のポテンシャルの状態を示す図である。
【００８０】
ここで、図１９の各図（ａ）〜（ｄ）は、それぞれ図１６（ａ）〜（ｄ）のタイミングに対応している。
図２０（ａ）は、高輝度時の、図１６（ａ）のタイミングおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
図２０（ｂ）は、通常時の、図１６（ｂ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
図２０（ｃ）は、通常時の、図１６（ｄ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
【００８１】
ここで、図１９、及び、図２０の各図は、上半分が回路の概略を示し、下半分が上半分の回路の各位置に対応する領域毎のポテンシャルの状態を示している。
以下に、高輝度時の、画素回路１４０中の領域毎のポテンシャルの遷移、及び、信号処理回路１５０中の領域毎のポテンシャルの遷移を、図１９（ａ）〜（ｄ）、図２０（ａ）〜（ｃ）に沿って説明する。
【００８２】
（１）図１６（ａ）のタイミングにおいて、リセットトランジスタ１４２がＯＦＦであり、図１９（ａ）に示すように、受光素子１４１で生じた電荷により受光素子１４１の電圧が変化し、ラインセレクトトランジスタ１４４がＯＮなので、この変化後の電圧が増幅用トランジスタ１４３により増幅され、第１信号出力線の電圧がリード電圧に変化し、また、クランプトランジスタ１２４がＯＮなので、第２信号出力線の電圧がＶＣＬにリセットされる。
【００８３】
ここでは、バイパストランジスタ１２５のポテンシャルを示す電位ＶφＳＫＩＰを約０．７Ｖ、クランプ用電圧端子ＶＣＬを約０．８Ｖとし、例えば第１信号出力線に出力されたリード電圧を約０．５Ｖとする。
（２）図１６（ｂ）のタイミングにおいて、クランプトランジスタ１２４がＯＮからＯＦＦになり、ここで、通常時であればリード電圧と基準電圧との差分相当がクランプ容量１２２に保持されるが、高輝度時では、図２０（ｂ）に示すように、リード電圧のポテンシャルがバイパストランジスタ１２５のポテンシャルを越えてしまいバイパストランジスタ１２５が端子間を導通状態にするので、クランプ容量１２２に電荷が保持されない。
【００８４】
ここでは、例えばリード電圧約０．５Ｖが、ＶφＳＫＩＰ約０．７Ｖ越えてしまうので、第１信号出力線及び第２信号出力線の電圧は共に約０．５Ｖとなり、クランプ容量１２２に電荷が保持されない。
（３）図１６（ｃ）のタイミングにおいて、リセットトランジスタ１４２がＯＮになるので、図１９（ｃ）に示すように、受光素子１４１で生じた電荷はＶＤＤ端子に移動する。
【００８５】
（４）図１６（ｄ）のタイミングにおいて、リセットトランジスタ１４２がＯＮからＯＦＦになるが、図１９（ｄ）に示すように、受光素子１４１からは、高輝度光入射で生じた電荷により、ＶＤＤよりも若干低い電圧が出力される。
ここで、クランプ容量１２２には電荷が保持されていないので、図２０（ｃ）に示すように、第２信号出力線の電圧がリセット電圧に相当する電圧となるので高輝度を示す電圧になり、この電圧が輝度情報として出力される。
【００８６】
具体的には、第１信号出力線の電圧がバイパストランジスタのポテンシャルを超えている間は、第１信号出力線の電圧＝第２信号出力線の電圧となるが、第１信号出力線の電圧がバイパストランジスタのポテンシャルよりも高い電圧になると、第２信号出力線の電圧は、第１信号出力線の電圧変動に対し、サンプリング容量Ｃｓｐ、クランプ容量Ｃｃｐで定まる一定の比で変化し、この時の第２信号出力線の電圧Ｖｏｖは、下式で表される。
【００８７】
Ｖｏｖ＝ＶφＳＫＩＰ＋（Ｖｒｅｓｅｔ−ＶφＳＫＩＰ）
×Ｃｃｐ／（Ｃｃｐ＋Ｃｓｐ）
ここでは、例えば第１信号出力線に出力されたリセット電圧Ｖｒｅｓｅｔを約１．９Ｖとし、Ｃｃｐ＝Ｃｓｐとすると、第２信号出力線の電圧Ｖｏｖは、Ｖｏｖ＝ＶφＳＫＩＰ＋（Ｖｒｅｓｅｔ−ＶφＳＫＩＰ）×Ｃｃｐ／（Ｃｃｐ＋Ｃｓｐ）＝０．７＋（１．９−０．７）×（１／２）＝１．３（Ｖ）となる。
【００８８】
上記の例によればＶｏｖ＞Ｖｎｒｍが成り立つ。
但し、ＶＣＬ≫ＶφＳＫＩＰとするとＶｏｖ＞Ｖｎｒｍが成り立たなくなるので、ＶＣＬとＶφＳＫＩＰとの差は、上記のようにＶｏｖ＞Ｖｎｒｍが成り立たつ範囲に限られ、例えば、ＶＣＬ＝約０．８Ｖ、ＶφＳＫＩＰ＝約０．７Ｖであり、その差は０．１Ｖ程度が適当である。
【００８９】
＜まとめ＞
本発明の実施の形態３の撮像装置における出力電圧の特性は、実施の形態１と同様であり、リード電圧が所定の電圧を越えた場合には高輝度を示す電圧となるので画像が暗くなったり画像が黒つぶれすることがなく、実施の形態１と同様の効果を得ることができる。
（変形例１）
図２１（ａ）（ｂ）は、リセットトランジスタのポテンシャルと、バイパストランジスタのポテンシャルの関係を示す図である。
【００９０】
以下に図２１（ａ）（ｂ）を用いて、リセットトランジスタのポテンシャルを示す電位ＶφＲと、バイパストランジスタのポテンシャルを示す電位ＶφＳＫＩＰとの関係を説明する。
ここで増幅用トランジスタの増幅率をα、閾値電圧をＶｔとする。
図２１（ａ）に示すように、ＶφＳＫＩＰが、ＶφＲで決まる第１信号出力線の最小電位“Ｖｍｉｎ＝（ＶφＲ−Ｖｔ）×α”以下に設定した場合（ＶφＳＫＩＰ／α＋Ｖｔ≦ＶφＲ）には、飽和信号分が“Ｖｓａｔ＝ＶＤＤ−ＶφＲ”となり実質的な飽和出力電位を最大限に確保できるが、高輝度時においてバイパストランジスタがＯＮしないので、バイパストランジスタとして機能しない。
【００９１】
図２１（ｂ）に示すように、ＶφＳＫＩＰが、ＶφＲで決まる第１信号出力線の最小電位“Ｖｍｉｎ＝（ＶφＲ−Ｖｔ）×α”よりも高く設定した場合ＶφＳＫＩＰ／α＋Ｖｔ＞ＶφＲ）には、飽和信号分が“Ｖｓａｔ＝ＶＤＤ−（ＶφＳＫＩＰ／α＋Ｖｔ）”となり、ＶφＳＫＩＰとＶｍｉｎとの差分がある程度以上大きければバイパストランジスタとして機能するが、この差分が大きい程より実質的な飽和出力電位が低下する。
【００９２】
ここでＶφＳＫＩＰとＶｍｉｎとの差分は０．１Ｖ程度が望ましい。
なお、バイパストランジスタとリセットトランジスタとを同一の工程で生産し、バイパストランジスタのゲートにバイアス電圧を供給し、ここで、バイパストランジスタのポテンシャルを示す電位と飽和信号出力電位との差分は、バイアス電圧によって与えてもよい。
【００９３】
また、リセットトランジスタは所定の埋め込み注入によって生産され、バイパストランジスタは当該所定の埋め込み注入に加え、追加注入を経て生産し、ここで、バイパストランジスタのポテンシャルを示す電位と飽和信号出力電位との差分は追加注入によって与えてもよい。
＜まとめ＞
以上のように、本発明の変形例１によれば、実質的な飽和出力電圧を十分に確保し、かつ、バイパストランジスタとして機能するのでその効果が期待できる。
（変形例２）
撮像装置には、１フレーム毎に所定数の画素分の輝度情報が撮像部から出力されない垂直ブランキング期間がある。
【００９４】
垂直ブランキング期間において通常の期間と同様に駆動すると、負荷回路により第１信号出力線の電位は０Ｖになり過度の飽和出力信号が出ていることになるので、後段の出力アンプの入力ダイナミックレンジが制約を受け、微少な信号を十分にゲインアップできないという問題が生じる。
そこで本発明の変形例２は、このような問題を解決する為に、垂直ブランキング期間において飽和出力信号を出さない撮像装置、及び撮像方法等を提供する。
【００９５】
図２２は、変形例２におけるサンプリングパルスのタイミングを示す図である。
ここで図２２に示すサンプリングパルスは、実施の形態１と同様の撮像装置に対して出力される例を示しており、列選択エンコーダ４に含まれるサンプリングトランジスタ制御部により出力されるものとする。
図２２に示すように、垂直ブランキング期間においては、サンプリングトランジスタ制御部がサンプリングパルスを出力しないので、サンプリングトランジスタ１２１が非導通状態となり、クランプ容量１２２に電荷は一切保持されず、結果的に低輝度を示す輝度情報が出力されることになる。
【００９６】
＜まとめ＞
以上のように、本発明の変形例２によれば、垂直ブランキング期間において飽和出力信号は出ないので、後段の出力アンプの入力ダイナミックレンジが制約を受けない。
（変形例３）
本発明の変形例３は、変形例２と同様の問題を解決する為に、垂直ブランキング期間において飽和出力信号を出さない撮像装置、及び撮像方法等を提供する。
【００９７】
図２３は、変形例３における負荷用トランジスタの制御のタイミングを示す図である。
ここで図２３に示す負荷用トランジスタのゲート電圧の制御は、実施の形態１と同様の撮像装置に対して行われる例を示しており、列選択エンコーダ４に含まれる負荷用トランジスタ制御部により行われるものとする。
図２３に示すように、垂直ブランキング期間においては、負荷用トランジスタ制御部が負荷用トランジスタにバイアス電圧を印加しないので、負荷用トランジスタ１０１が非導通状態となり、クランプ容量１２２に電荷は一切保持されず、結果的に低輝度を示す輝度情報が出力されることになる。
【００９８】
＜まとめ＞
以上のように、本発明の変形例３によれば、垂直ブランキング期間において飽和出力信号は出ないので、後段の出力アンプの入力ダイナミックレンジが制約を受けない。
なお、本発明で説明に用いた各回路は、単に一例を示すものであって、同様の機能を備えた他の回路等であってもよい。
【００９９】
また、各信号処理回路の代わりに、リセット電圧とリード電圧とをそれぞれ別途計測し、これら計測結果に基づき、汎用のプロセッサにより各信号処理回路と同様の処理を実現するものであってもよいし、また通常時は従来の信号処理回路により動作し、汎用のプロセッサによりリード時の電圧が所定の範囲の電圧でないときにのみ高輝度時であると判断して、この時の出力信号を高輝度を示す輝度情報に置き換えてもよい。
【０１００】
また、クランプトランジスタやバイパストランジスタ等の各ゲートに、電圧供給手段により供給される各バイアス電圧を、個々の撮像装置毎に適正な値に設定する為に、電圧供給手段は内部に各バイアス電圧を外部より設定可能であり設定された値を記憶できるバイアス電圧設定回路を含んでもよい。
このバイアス電圧設定回路は、バイアス電圧を供給すべきトランジスタ毎に、例えば外部より特定の端子に所定の電圧をかけることによって切断可能なポリシリコン等の配線が複数並列に接続され、複数の配線のそれぞれには同一又は異なる抵抗等の電圧を変化させることができる素子を備えており、製造工程の最終段階において、接続されたトランジスタのポテンシャルが最適な値になるように、出力データをモニターしながら複数の配線の何れかを切断する。例えば、バイパストランジスタのポテンシャルを示す電位と飽和信号出力電位との差分が最適な値になるように、第２信号出力線の電圧をモニターしながら複数の配線の何れかを切断することによって、バイパストランジスタのバイアス電圧を設定する。
【０１０１】
また、本発明の各実施の形態及び各変形例においては、信号電荷が電子の場合を例にとり説明したが、信号電荷を正孔としても実現可能である。信号電荷が正孔の場合には、信号電荷が電子の場合と比較して、信号極性が反転し、電位の大小関係が逆になるだけである。
また、本発明の各実施の形態及び各変形例においては、ＭＯＳ型増幅トランジスタを例にとり説明したが、ＣＭＤ、ＢＡＳＩＳ、ＳＩＴ等のＦＰＮ除去回路を必要とする撮像装置であっても実現可能である。
【産業上の利用可能性】
【０１０２】
本発明は、家庭用ビデオカメラやデジタルスチルカメラなどの撮像機器に適用することができる。本発明によって、強い光を入射したときに画像が黒つぶれするという問題点を従来よりも確実に解決し、またリセット時の電圧の変化による悪影響を確実に排除することができる固体撮像素子が提供でき、撮像機器の画質の向上に寄与することができる。
また、家庭用だけでなく、あらゆる撮像機器に適用することができる。
【図面の簡単な説明】
【０１０３】
【図１】図１は、本発明の実施の形態１における撮像装置の概略構成を示す図である。
【図２】図２は、実施の形態１の撮像装置の回路の概略を示す図である。
【図３】図３は、実施の形態１の撮像装置における各制御パルスのタイミングを示す図である。
【図４】図４（ａ）〜（ｄ）は、通常時の各タイミングにおける画素回路１１０中の領域毎のポテンシャルの状態を示す図である。
【図５】図５（ａ）は、通常時の、図３（ｂ）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
【０１０４】
図５（ｂ）は、通常時の、図３（ｂ’）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
図５（ｃ）は、通常時の、図３（ｄ）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
【図６】図６（ａ）〜（ｄ）は、高輝度時の、各タイミングにおける画素回路１１０中の領域毎のポテンシャルの状態を示す図である。
【図７】び図７は、高輝度時の、各タイミングにおける画素回路１１０中の領域毎のポテンシャルの状態を示す図である。
【図８】図８（ａ）は、第１高輝度時の、図３（ｂ）のタイミングおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
【０１０５】
図８（ｂ）は、第１高輝度時の、図３（ｂ’）のタイミングおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
図８（ｃ）は、第１高輝度時の、図３（ｄ）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
【図９】図９（ａ）は、第２高輝度時の、図３（ｂ）のタイミングおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
【０１０６】
図９（ｂ）は、第２高輝度時の、図３（ｂ’）のタイミングおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
図９（ｃ）は、第２高輝度時の、図３（ｄ）のタイミングにおける信号処理回路１２０中の領域毎のポテンシャルの状態を示す図である。
【図１０】図１０（ａ）は、リセット時における第１信号出力線の電圧の特性を示す図である。
【０１０７】
図１０（ｂ）は、リード時における第１信号出力線の電圧の特性を示す図である。
図１０（ｃ）は、画像が暗くなったり画像が黒つぶれすることに対して何の対策も施していない従来の撮像装置における出力電圧の特性を示す図であり、−（図１０（ａ）−図１０（ｂ））に相当する。
図１０（ｄ）は、本発明の実施の形態１の撮像装置における出力電圧の特性を示す図である。
【図１１】図１１は、実施の形態２の撮像装置の回路の概略を示す図である。
【図１２】図１２は、実施の形態２の撮像装置におけるクリップトランジスタ１３１をパルス駆動させる場合のクリップパルスを含む各制御パルスのタイミングを示す図である。
【図１３】図１３は、高輝度時の図３（ｄ）のタイミングにおける信号処理回路１３０中の領域毎のポテンシャルの状態を示す図である。
【図１４】図１４（ａ）は、高輝度時の図１２（ｄ）のタイミングにおける信号処理回路１３０中の領域毎のポテンシャルの状態を示す図である。
【０１０８】
図１４（ｂ）は、高輝度時の図１２（ｅ）のタイミングにおける信号処理回路１３０中の領域毎のポテンシャルの状態を示す図である。
【図１５】図１５は、実施の形態３の撮像装置の回路の概略を示す図である。
【図１６】図１６は、実施の形態３の撮像装置における各制御パルスのタイミングを示す図である。
【図１７】図１７（ａ）〜（ｄ）は、通常時の各タイミングにおける画素回路１４０中の領域毎のポテンシャルの状態を示す図である。
【図１８】図１８（ａ）は、通常時の、図１６（ａ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
【０１０９】
図１８（ｂ）は、通常時の、図１６（ｂ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
図１８（ｃ）は、通常時の、図１６（ｄ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
【図１９】図１９（ａ）〜（ｄ）は、高輝度時の、各タイミングにおける画素回路１４０中の領域毎のポテンシャルの状態を示す図である。
【０１１０】
図２０（ａ）は、高輝度時の、図１６（ａ）のタイミングおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
【図２０】図２０（ｂ）は、通常時の、図１６（ｂ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
【０１１１】
図２０（ｃ）は、通常時の、図１６（ｄ）のタイミングにおける信号処理回路１５０中の領域毎のポテンシャルの状態を示す図である。
【図２１】図２１（ａ）（ｂ）は、リセットトランジスタのポテンシャルと、バイパストランジスタのポテンシャルの関係を示す図である。
【図２２】図２２は、変形例２におけるサンプリングパルスのタイミングを示す図である。
【図２３】図２３は、変形例３における負荷用トランジスタの制御のタイミングを示す図である。
【符号の説明】
【０１１２】
１    撮像部
２    負荷回路
３    行選択エンコーダ
４    列選択エンコーダ
５    信号処理部
６    出力回路
１００    負荷回路
１０１    負荷用トランジスタ
１１０    画素回路
１１１    受光素子
１１２    コンデンサ
１１３    リセットトランジスタ
１１４    リードトランジスタ
１１５    増幅用トランジスタ
１１６    ラインセレクトトランジスタ
１１７    電荷検出部
１２０    信号処理回路
１２１    サンプリングトランジスタ
１２２    クランプ容量
１２３    サンプリング容量
１２４    クランプトランジスタ
１２５    バイパストランジスタ
１３０    信号処理回路
１３１    クリップトランジスタ
１４０    画素回路
１４１    受光素子
１４２    リセットトランジスタ
１４３    増幅用トランジスタ
１４４    ラインセレクトトランジスタ
１５０    信号処理回路
【図１】
0003623499.tif 000002
【図２】
0003623499.tif 000003
【図３】
0003623499.tif 000004
【図４】
0003623499.tif 000005
【図５】
0003623499.tif 000006
【図６】
0003623499.tif 000007
【図７】
0003623499.tif 000008
【図８】
0003623499.tif 000009
【図９】
0003623499.tif 000010
【図１０】
0003623499.tif 000011
【図１１】
0003623499.tif 000012
【図１２】
0003623499.tif 000013
【図１３】
0003623499.tif 000014
【図１４】
0003623499.tif 000015
【図１５】
0003623499.tif 000016
【図１６】
0003623499.tif 000017
【図１７】
0003623499.tif 000018
【図１８】
0003623499.tif 000019
【図１９】
0003623499.tif 000020
【図２０】
0003623499.tif 000021
【図２１】
0003623499.tif 000022
【図２２】
0003623499.tif 000023
【図２３】
0003623499.tif 000024