(57)【特許請求の範囲】
【請求項１】
誘電体の内部に共振器となる中心導体が少なくとも２層にわたり構成され、各層の導体の間に内部接地電極を、外部表面に外部接地電極を有するチップ型積層フィルタにおいて、
短絡端側の導体を挟む接地電極の間隔を、積層面に平行な他の導体を挟む接地電極の間隔に比べて狭くした
ことを特徴とするチップ型積層フィルタ。
【請求項２】
短絡端側の導体の幅を、積層面に平行な他の導体の幅に比べて広くした
ことを特徴とする請求項１に記載のチップ型積層フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップ型積層フィルタ、詳しくは、携帯電話等の移動体通信機器に使用される一素子で二つの通過帯域を有するチップ型積層フィルタに関する。
【０００２】
【従来の技術】
近年の携帯電話等の爆発的普及により、使用される周波数帯域（例えば、ＰＤＣ方式では８００ＭＨｚ帯（送信は８１０〜８２６ＭＨｚ、受信は９４０〜９５６ＭＨｚ）１．５ＧＨｚ帯（送信は１．４２９〜１．４５３ＧＨｚ、受信は１．４７７〜１．５０１ＧＨｚ）、ＰＨＳ方式では１．９ＧＨｚ帯（送受信とも１．８９５〜１．９１８ＧＨｚ））に不足を生じ、１台の携帯通信端末で２つのシステムの周波数帯域（例えば、上記したようにＰＤＣ方式で使用される８００ＭＨｚ帯とＰＨＳ方式で使用される１．９ＧＨｚ帯）に対応することが必要となり、従来は各々の周波数帯域に対応する２つのフィルタを使用している。
【０００３】
また、従来の携帯電話等に使用されるＲＦフィルタは主にＴＥＭモード共振を利用した誘電体フィルタが用いられている。ところで、ＴＥＭモード共振を使用したフィルタは、所定の仕様値に設定された一つの通過帯域だけではなく、その周波数の略奇数倍の周波数の通過帯域を持つ。これは、アンプの歪みにより発生する不要輻射（主に３倍の周波数）をそのまま通過させてしまうため問題となる。このような問題を解決するために、例えば特公平１−３４４０２号公報に記載されているように略奇数倍の通過帯を高域にずらしたり、略奇数倍の周波数を除去するためのＬＰＦ（ローパスフィルタ）を組み込むことにより対処している。
【０００４】
一方で、近年、携帯電話等の移動体通信機器は小型化軽量化が進んでおり、誘電体フィルタもまた小型化が進んでいる。中でも誘電体と電極を交互に積層したチップ型のフィルタは特に小型化が可能であり現在実用化されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、以上のような従来の誘電体フィルタには、以下のような問題がある。
【０００６】
（１）２つのシステムに対応するためには２つのフィルタが必要でありセットの小型化の妨げとなることや、この２つのフィルタを互いに接続するために更にインピーダンスの整合手段が必要である。
【０００７】
（２）必要に応じて所望周波数の略奇数倍の周波数帯を抑圧する何らかの手段を別途必要としていた。
【０００８】
そこで、本発明は一素子で携帯電話で使用される２つの通過帯域を持ち、所望周波数の略奇数倍の周波数帯を抑圧し、かつ、表面実装や小型化に有利である積層チップ型の新規な誘電体フィルタを提供するものである。
【０００９】
【課題を解決するための手段】
具体的には、下記（１）〜（３）の構成により達成される。
【００１０】
（１）誘電体の内部に共振器となる中心導体が少なくとも２層にわたり構成され、各層の導体の間に内部接地電極を、外部表面に外部接地電極を有するチップ型積層フィルタにおいて、
短絡端側の導体を挟む接地電極の間隔を、積層面に平行な他の導体を挟む接地電極の間隔に比べて狭くすることにより、基本波及び基本波の３倍より低い周波数帯域からなる任意の２つの通過帯域を持たせたことを特徴とするチップ型積層フィルタ。
【００１１】
（２）誘電体の内部に共振器となる中心導体が少なくとも２層にわたり構成され、各層の導体の間に内部接地電極を、外部表面に外部接地電極を有するチップ型積層フィルタにおいて、
短絡端側の導体の幅を、積層面に平行な他の導体の幅に比べて広くすることにより、基本波及び基本波の３倍より低い周波数帯域からなる任意の２つの通過帯域を持たせたことを特徴とするチップ型積層フィルタ。
【００１２】
（１）、（２）の構成により、通常、問題となる設定周波数の約３倍の周波数を低周波数側にシフトさせることができ、任意の２つの通過帯域を持つフィルタを得ることができる。
【００１３】
（３）短絡端側の導体の幅を、積層面に平行な他の導体の幅に比べて広くすることを特徴とする（１）に記載のチップ型積層フィルタ。
【００１４】
これは、（１）（２）に比べて設定周波数の約３倍の周波数を低周波数側にさらに大きくシフトさせることができ、より近接した２つの通過帯域を持つフィルタを得ることができる。
【００１５】
【発明の実施の形態】
以下に図１〜図３を参照しながら、本発明に係るチップ型積層フィルタについて具体的に説明する。
【００１６】
図１（ａ）に本発明に係るチップ型積層フィルタの中心導体及び内部電極の構成の概略を表す透視斜視図を示す。共振器となる中心導体は導体１１と導体１２とそれら導体を接続する導体１３とからなる。導体１１は積層面に対し平行に構成され、下記に示すように外部接地電極（図１（ｂ）２２）に接続し短絡している（以下、短絡端側の導体とする）。また、導体１２は積層面に対し平行に構成され、開放端を有しており（以下、開放端側の導体とする）、さらに、該導体は信号入出力引出電極３１を介して信号入出力端子電極（図１（ｂ）３２）に接続するような構成となり、かつ、相互の共振器の結合を形成すべく容量結合が起こるような形状に調整されている。ここで、図中で信号入出力引出電極３１は開放端側の導体１２とコンデンサを介するように形成されているが、中心導体から直接引出電極を形成してもよい。直接引き出す場合は、必ず開放端側の導体から引き出さなければならないと言うことはなく、通過帯域の広さやインピーダンス等の設計上の制約から開放端側の導体以外の導体から引き出す場合もある。導体１３は積層面に対し垂直に構成され、積層面に平行に構成された導体を接続するものである。導体１１と導体１２の間には、それら導体と平行になるように内部接地電極２１が設けられる。３層にわたり中心導体を形成する場合は、さらに内部接地電極が必要である。よって、積層面に平行な導体の層間には必ず接地電極を有することになる。図１（ｂ）に同図（ａ）に係るチップ型積層フィルタの外観斜視図を示す。外部には信号入出力引出電極に接続される信号入出力端子電極３２並びに、内部接地電極２１及び導体１１に接続し、信号入出力端子電極３２に接続されない外部接地電極２２が素体を覆うように形成される。ここで、信号入出力端子電極３２は外部接地電極２２と導通しないよう形成されればどのような形であってもよい。例えば、同図や図３（ｂ）に示すように、外部接地電極に覆われない部分に信号入出力引出電極を引き出して、外部接地電極に接続しないように信号入出力端子電極を形成したり、図２（ｂ）に示すように、信号入出力引出電極の引き出される部分に凸部を設け、外部接地電極に接続しないように凸部の一部に信号入出力端子電極を設けてもよい。
【００１７】
本発明に係るチップ型積層フィルタは、以上のようなチップ型積層フィルタにおいて更に以下の特徴を有する。
【００１８】
図１（ｃ）に同図（ａ）のＡ−Ａ’線断面図を示す。上記導体１１を挟む接地電極の間隔、即ち、短絡端側の導体１１に隣接し対向する、内部接地電極２１と外部接地電極面２２ｂとの間隔ｔ1は、上記導体１２を挟む接地電極の間隔、即ち、短絡端側の導体以外の導体で積層面に対して平行の導体である導体１２に隣接し対向する、内部接地電極２１と外部接地電極面２２ａとの間隔ｔ2に比べて狭い構成になっている。これより、本発明に係るフィルタは、共振器を構成する中心導体のうち導体１１、即ち短絡端側の導体においてはその特性インピーダンスを低く、中心導体のうち導体１２、即ち開放端側の導体においてはその特性インピーダンスを高くすることができ、基本波の１／４波長に対するよりも、基本波の高次モードである３／４波長に対する波長短縮効果を大きく持たせることができるため、高次モードを基本波の３倍よりも大幅に低い周波数に設定することが可能となる。よって、本来不要共振として問題となるべき基本波の約３倍にある高次モードの共振を２倍前後の周波数に設定することができる。
【００１９】
特に、中心導体が２層にわたり構成されている場合において、短絡端側の接地電極の間隔をｔaとし開放端側の接地電極の間隔をｔbとしたときにｔa／ｔbが１／１０〜１／２にあることが好ましい。これは、ｔa／ｔbが１／１０に満たないものはフィルタの外形設計値等の制約（現状では小型化が進み、３〜５ｍｍ×３〜５ｍｍ×２ｍｍ程度の寸法にする必要がある）から図１（ｃ）のｔ1を形成する誘電体の薄層化が必要となり、Ｑ値等の電気特性や製造上に問題を生ずるからである。一方、ｔa／ｔbが１／２を超えるものは高次モードの共振に対する波長短縮効果がほとんど現れず、アンプの歪みにより発生する不要輻射を通過させるという問題を生ずるからである。
【００２０】
また、図２（ａ）に示すような共振器を構成する中心導体のものも同様な効果がある。即ち、同図では短絡端側の導体１４の幅ｗ3が短絡端側の導体以外の導体で積層面に平行の導体である導体１５の幅ｗ4（但し、容量結合が起こるような形状に調整された部分は含まず）よりも広くなっている。これは、前記の導体を挟む接地導体の間隔が異なることにより特性インピーダンスを変えることができるように、これもまた、導体幅の広い短絡端側の導体においてはその特性インピーダンスが低くなり、導体幅の狭い開放端側の導体においてはその特性インピーダンスが高くなる。これより、基本波の１／４波長に対するよりも基本波の高次モードである３／４波長に対する波長短縮効果を大きく持たせることができるため、高次モードを基本波の３倍よりも大幅に低い周波数に設定することが可能となる。ここで、図２（ｂ）には同図（ａ）に係るチップ型積層フィルタの外観斜視図を、図２（ｃ）に同図（ａ）のＢ−Ｂ’線断面図を示す。また、同図中１６は導体、２３は内部接地電極、２４は外部接地電極、３３は信号入出力引出電極、３４は信号入出力端子電極である。
【００２１】
特に、中心導体が２層にわたり構成されている場合において、短絡端側の導体幅をｗaとし開放端側の導体幅をｗbとしたときのｗa／ｗbが２〜３であることが好ましい。これは、ｗa／ｗbが２に満たないものは高次モードの共振に対する波長短縮効果がほとんど現れず、アンプの歪みにより発生する不要輻射を通過させるという問題を生じる。また、ｗa／ｗbが３を超えるものはフィルタの外形設計値等の制約（現状では小型化が進み、３〜５ｍｍ×３〜５ｍｍ×２ｍｍ程度の寸法にする必要がある）から導体幅を極めて細くする必要があり、Ｑ値等の電気特性や製造上に問題を生ずるからである。
【００２２】
さらに、図３に示すように、前記二つの構成を組み合わせること、即ち、短絡端側の導体を挟む接地電極の間隔（図３（ｃ）ｔ5）が、短絡端側の導体以外の導体で積層面に対して平行の導体を挟む接地電極の間隔（図３（ｃ）ｔ6）に比べ狭く、かつ、短絡端側の導体１７の幅が、短絡端側の導体以外の導体で積層面に対して平行の導体である導体１８の幅に比べ広くなるように設定することにより、前記構成に比べ更に２つの周波数帯域を近づけることができる。ここで、図３（ｂ）には本同図（ａ）に係るチップ型積層フィルタの外観斜視図を、図３（ｃ）に同図（ａ）のＣ−Ｃ’線断面図を示す。また、同図中１９は導体、２５は内部接地電極、２６は外部接地電極、３５は信号入出力引出電極、３６は信号入出力端子電極である。
【００２３】
次に、本発明の製造方法を図４の分解斜視図を参照しながら説明する。
【００２４】
ドクターブレード法等により所定の厚さに成形した誘電体シートに、例えば図４中、１１、１２、２１、３１に示すような所定の形状となるように電極ペーストをスクリーン印刷法により印刷し、誘電体シート及び上記電極ペーストが印刷された誘電体シートを所定の構成となるように積層する。ここで、同図中の最上部のシートは他のシートに比べて厚いが、同図中４に示すように所定の厚さの誘電体シートを目的の厚さとなるような枚数だけ積層して作製したものである。積層面に対して垂直となる導体１３は、誘電体シートに予めスルーホールを設けて積層後に電極ペーストを注入することにより形成する。その後所定の大きさに切断後、外部接地電極として、積層面に対し平行な外部表面及び積層面に対して垂直な外部表面に所定の形状となるように電極ペーストを、信号入出力端子電極３２を所定の位置に印刷したものを焼成する。また、積層面に対し平行な外部接地電極は内部接地電極のように電極を印刷した誘電体シートを積層することにより構成してもよい。さらに、信号入出力端子電極３２は、外部接地電極を印刷後焼成した後にゴム転写等により電極ペーストを塗布し焼付けしてもよい。ここで、シート工法において説明したが、印刷工法においても製造できることはいうまでもない。
【００２５】
使用される誘電体は一般的な高周波用の誘電体（誘電率、Ｑ値が高く、温度特性の良好なもの）であれば特に限定はない。例えばＢａＴｉＯ3系等である。しかし、電極と同時焼成するために、導体材料よりも低い温度で焼結が可能でなければならない。中心導体や電極を形成するための前記電極ペーストの導電性材料もまた一般的な高周波用のものであれば特に限定はない。例えば、Ａｇ、Ａｕ、Ｃｕ、Ａｇ−Ｐｄ等が使用される。また、チップ型フィルタを構成する誘電体の層はセラミックに限らず高周波用樹脂系の基板であっても良い。この場合は導体や電極は銅箔等により形成される。
【００２６】
以上に中心電極が２層にわたり構成しているものについて説明したが、３層以上にわたり構成されるものについても、短絡端側の導体を挟む接地電極の間隔が、積層面に平行な他の導体を挟む接地電極の間隔に比べて狭くすることにより、または、短絡端側の導体の幅が、他の導体の幅に比べて広くすることにより、基本波及び基本波の３倍より低い周波数帯域からなる任意の２つの通過帯域に設定できることはいうまでもない。
【００２７】
【実施例】
以下、本発明の具体的実施例を示す。
【００２８】
（実施例１）
実施例１の試料として、図１に示す構成のチップ型フィルタを前記の通りのシート工法により作製した。得られたチップ型積層フィルタの形状は５ｍｍ×５ｍｍ×１．８ｍｍであり、使用した誘電体の誘電率εｒは９２である。また、中心導体及び電極を形成する導電性材料はＡｇを使用した。共振器を形成する導体の上下に位置する接地電極の間隔は、短絡端側（図１（ｃ）ｔ1）で０．２ｍｍ、開放端側（図１（ｃ）ｔ2）で１．６ｍｍである。また、導体幅は、短絡端側（図１（ａ）ｗ1）、開放端側（図１（ａ）ｗ2）共に０．５ｍｍである。また、比較例として、共振器を形成する導体の上下に位置する接地電極の間隔を開放端側、短絡端側で共に同一間隔（０．９ｍｍ）にした以外は実施例１と同一の構成としたものも作製した。
【００２９】
図５に本実施例の電気的特性を、図１０に比較例の電気的特性を示す。各グラフにおいてＸ軸は周波数をＹ軸は減衰量を示す。これより、比較例では、第二の通過帯は第一の通過帯の約９３０ＭＨｚの約３倍にあたる約２８００ＭＨｚにあるが、本実施例では、第二の通過帯は約１９５０ＭＨｚと、第一の通過帯が約９５０ＭＨｚの約２倍にあることがわかる。これより、短絡端側の接地電極の間隔を開放端側の接地電極の間隔より狭くすることのみで、基本波の１／４波長に対するよりも、基本波の高次モードである３／４波長に対する波長短縮効果を大きく持たせることができることがわかる。また、本実施例の構成によりＰＤＣ方式及びＰＨＳ方式の２つのシステムに対応することが可能である。
【００３０】
（実施例２）
また、実施例２の試料として、短絡端側の接地電極の間隔と開放端側の接地電極の間隔との比を１：２に設定した以外は実施例１と同一の構成としたチップ型積層フィルタを作製し、その電気的特性を図６に示す。これより、第二の通過帯は２１５０ＭＨｚと第一の通過帯の約８００ＭＨｚの約２．７倍となり、基本波の１／４波長に対するよりも、基本波の高次モードである３／４波長に対する波長短縮効果を大きく持たせることができることがわかる。
【００３１】
(実施例３)
実施例３の試料として、図２に示す構成のチップ型フィルタを前記の通りのシート工法により作製した。共振器を形成する導体のうち、短絡端側の導体幅（図２（ａ）ｗ3）が１．１ｍｍで開放端側の導体幅（図２（ａ）ｗ4）が０．５ｍｍである。また、各導体の上下に位置する接地電極の間隔は短絡端側（図２（ｃ）ｔ3）、開放端側（図２（ｃ）ｔ4）で共に同一間隔（０．９ｍｍ）である。製造方法、使用材料等は実施例１と同様である。
【００３２】
図７に本実施例の電気的特性を示す。これより、第一の通過帯が約８３０ＭＨｚに、第二の通過帯が約２１５０ＭＨｚにあり、３倍の共振周波数を２．６倍程度にシフトすることができ十分な効果が得られている。
【００３３】
（実施例４）
また、実施例４の試料として、短絡端側の導体幅のと開放端側の導体幅との比を２：１に設定した以外は実施例３と同一の構成としたチップ型積層フィルタを作製し、その電気的特性を図８に示す。これより、第二の通過帯は２７００ＭＨｚと第一の通過帯の約１０００ＭＨｚの約２．７倍となり、基本波の１／４波長に対するよりも、基本波の高次モードである３／４波長に対する波長短縮効果を大きく持たせることができることがわかる。
【００３４】
(実施例５)
実施例５の試料として図３示す構成のチップ型フィルタを前記の通りのシート工法により作製した。これは、実施例１と実施例２を組み合わせた構成となっている。即ち、共振器を構成する導体を挟む接地電極の間隔が実施例１、２と同様に開放端側と短絡端側では異なって設定され、更に実施例３、４と同様に短絡端側の導体の幅が開放端側に比べて広く形成されている。具体的には、共振器を形成する導体の上下に位置する接地電極の間隔は短絡端側（図３（ｃ）ｔ5）で０．２ｍｍであり、開放端側（図３（ｃ）ｔ6）で１．６ｍｍであり、さらに短絡端側の導体幅（図３（ａ）ｗ5）が１．１ｍｍで開放端側の導体幅（図３（ａ）ｗ6）が０．５ｍｍである。製造方法、使用材料等は前記各実施例と同様である。
【００３５】
図９に本実施例の電気的特性を示す。これより、第一の通過帯が約９００ＭＨｚに、第二の通過帯が約１５００ＭＨｚにあることがわかる。前記２つの実施例に比べ基本波の高次モードである３／４波長に対する波長短縮効果を大きくすることができるために、ＰＤＣ方式で使用される二つの周波数帯域を持たせることができる。
【００３６】
【発明の効果】
以上説明した本発明に係るチップ型積層フィルタは次のような効果がある。
【００３７】
（１）一素子で二種のシステムに対応できるため従来フィルタが２ヶ必要であったところが１ヶで済むために、セットの小型化が可能である。
【００３８】
（２）一素子で２ヶ分のフィルタの働きをするため２ヶのフィルタを接続するための整合回路は不要となる。
【００３９】
（３）第二の通過帯域の周波数は第一の通過帯域の周波数の２倍程度に設定されており第一の通過帯域の約３倍には通過帯域がなく、更に第二の通過帯域の約３倍にも通過帯域がないので３倍高調波対策が不要である。
【図面の簡単な説明】
【図１】  （ａ）は本発明に係るチップ型積層フィルタの中心導体及び内部電極の構成の概略の一例を表す透視斜視図である。（ｂ）は同図（ａ）に係るチップ型積層フィルタの外観斜視図である。（ｃ）は同図（ａ）のＡ−Ａ’線断面図である。
【図２】  （ａ）は本発明に係るチップ型積層フィルタの中心導体及び内部電極の構成の概略の一例を表す透視斜視図である。（ｂ）は同図（ａ）に係るチップ型積層フィルタの外観斜視図である。（ｃ）は同図（ａ）のＢ−Ｂ’線断面図である。
【図３】  （ａ）は本発明に係るチップ型積層フィルタの中心導体及び内部電極の構成の概略の一例を表す透視斜視図である。（ｂ）は同図（ａ）に係るチップ型積層フィルタの外観斜視図である。（ｃ）は同図（ａ）のＣ−Ｃ’線断面図である。
【図４】  本発明に係るチップ型積層フィルタの分解斜視図である。
【図５】  実施例１に係るチップ型積層フィルタの電気特性を示す図である。
【図６】  実施例２に係るチップ型積層フィルタの電気特性を示す図である。
【図７】  実施例３に係るチップ型積層フィルタの電気特性を示す図である。
【図８】  実施例４に係るチップ型積層フィルタの電気特性を示す図である。
【図９】  実施例５に係るチップ型積層フィルタの電気特性を示す図である。
【図１０】  比較例に係るチップ型積層フィルタの電気特性を示す図である。
【符号の説明】
１１、１４、１７；短絡端側の導体
１２、１５、１８；開放端側の導体（短絡端側以外の導体）
１３、１６、１９；導体（積層面に垂直な導体）
２１、２３、２５；内部接地電極
２２、２４、２６、２２ａ、２２ｂ；外部接地電極
３１、３３、３５；信号入出力引出電極
３２、３４、３６；信号入出力端子電極
４；誘電体シート
【図１】
0003676885.tif 000002
【図２】
0003676885.tif 000003
【図３】
0003676885.tif 000004
【図４】
0003676885.tif 000005
【図５】
0003676885.tif 000006
【図６】
0003676885.tif 000007
【図７】
0003676885.tif 000008
【図８】
0003676885.tif 000009
【図９】
0003676885.tif 000010
【図１０】
0003676885.tif 000011