(57)【特許請求の範囲】
【請求項１】
ＴＳＯＰメモリーチップハウジングには、それぞれ少なくとも１つの、ＴＳＯＰメモリーチップハウジング内部に配置されたメモリーチップがあり、このメモリーチップは複数のピンを有しており、このピンは、それぞれのＴＳＯＰメモリーチップハウジングから引き出されていて、個々のＴＳＯＰメモリーチップハウジング（１，２）の間に、またはその間の側面に配置された接続配線フレーム（３）の形状の再配線された構成により、同じＴＳＯＰメモリーチップハウジングスタックの、それぞれ直接隣接するＴＳＯＰメモリーチップハウジングから引き出されたピンと接続されていて、ＴＳＯＰメモリーチップケース（１，２）から引き出されたピン（１０，２０）は、断面がＳ形状に形成、あるいは下方向または上方向に折り曲げられていて、相互に積み重ねられたＴＳＯＰメモリーチップハウジング（１，２）の積み重ねて配置されたピン（１０，２０）は断面で同じ輪郭で、間隔をとってそれぞれ平行に配置されている、少なくとも２つの相互に積み重ねられたＴＳＯＰメモリーチップハウジングの構成であり、
接続配線フレーム（３）にある個々の接続配線の開放されている端部（３０）はそれぞれ断面で溝形状またはＵ形状に形成されており、
接続配線フレーム（３）の個々の接続配線は、その開放された端部（３０；３０，３１，３２）で、それぞれ直接相互に積み重なったピン（１０，２０）が直接隣接するＴＳＯＰメモリーチップハウジング（１，２）を相互接続するようになっており、
さらに、接続配線フレーム（３）における接続配線の開放されている端部（３０）は、その一方の面で一方のＴＳＯＰメモリーチップハウジング（１）のピン（１０）に接続され、上記面の裏面で他方のＴＳＯＰメモリーチップハウジング（２）のピン（２０）に接続されていることを特徴とする構成。
【請求項２】
少なくとも２つの積み重ねて配置されたＴＳＯＰメモリーハウジング（１，２）の、少なくとも２つのスタック（ａ−ｎ）は、互いに並んで配置されていて、個々のＴＳＯＰメモリーハウジングスタック（ａ−ｎ）の接続配線フレーム（３）は共通のキャリア（４）に配置されていることを特徴とする請求項１に記載の構成。
【請求項３】
ＴＳＯＰメモリーチップハウジング（１，２）の一部、または全部が、それぞれその間にある接続配線フレーム（３）と機械的に接続されていて、この機械的接続が接着接続であることを特徴とする請求項１または２に記載の構成。
【請求項４】
ピン（１０，２０）は接続配線フレーム（３）の接続配線に結ばれている開放された端部（３０；３０，３１，３２）と半田接合、または溶接されていることを特徴とする請求項１ないし３のいずれか１項に記載の構成。
【発明の詳細な説明】
本発明は、請求項１の内容によれば、相互に積み重ねられた少なくとも２つのＴＳＯＰメモリーチップハウジングの構成に関するものである。
【０００１】
ＴＳＯＰメモリーチップハウジング（ＴＳＯＰ：Thin Small Online Package）は、その内部に少なくとも１つのメモリーチップを含んでいる。このメモリーチップには複数のピンがあり、これらのピンは、各ＴＳＯＰメモリーチップハウジングから引き出されている。このようなＴＳＯＰメモリーチップハウジングの記憶容量は、個々のハウジングのスタックにより何倍にも出来る。この場合、なによりも、異なるピンにより駆動されて等しく配線されたメモリーチップの着装に十分注意しなければならない。それゆえ、互いに積み重ねられたハウジングの各ピンを同時に相互接続する再配線面が必要不可欠であり、既に提案されている。
【０００２】
小さな集積回路（PCB−Boardｓ：Printed-Circuit-Boards「プリント基板ボード」）、またはハウジング外側の接続配線フレーム（Leadframes「リードフレーム」）、および個々のハウジング間の湾曲材料(湾曲した構脚)により、このような互いに積み重ねられたＴＳＯＰメモリーチップハウジング実現することが既に提案されている。
【０００３】
提案された解決法は、比較的コストがかかり、このようなハウジングスタックの製造の、コストの安い自動化には、条件付でのみ使用できる。
【０００４】
従って、本発明の目的は、既述のような、生産におけるコストが安く、さらに自動化生産に適したタイプのＴＳＯＰメモリーチップハウジングの構成を提供することにある。
【０００５】
本発明によるこの目的の達成は、請求項１の特徴で示される。その他の請求項は、本発明の有利な構造、および改良を含む。
【０００６】
少なくとも２つの相互に積み重ねられたＴＳＯＰメモリーチップハウジングには、それぞれ少なくとも１つの、ＴＳＯＰメモリーチップハウジング内部に配置されたメモリーチップがあり、このメモリーチップは複数のピンを有しており、このピンは、それぞれのＴＳＯＰメモリーチップハウジングから引き出されていて、再配線された構成により、同じＴＳＯＰメモリーチップハウジングスタックの、それぞれ直接隣接するＴＳＯＰメモリーチップハウジングから引き出されたピンと接続されている。このようなＴＳＯＰメモリーチップハウジングを始めとして、本発明は、再配線された構成が個々のＴＳＯＰメモリーチップハウジングの間に、またはその間の側面に配置された接続配線フレームの形状で実現されている。
【０００７】
個々のハウジングの間、もしくはハウジング間の側面にある接続配線フレームによる接続面、もしくは再配線を提供する結果、既に提案されており、さらに上述された他の解決法と比較して一連の利点が生じる：
−周知の接続配線技術の使用による結果、コストの大幅な節約、
−ハウジング間の再配線面の導入が容易に可能、
−明確な半田領域を簡単な方法で決定；半田の塗布が可能、
−横方向へ半田を生成する方法で起伏の小さい半田を実現。
【０００８】
下記に、図示する実施例に基づいて発明を詳説する。
【０００９】
図１は、本発明による構成の第１の有利な実施例を側面から示した断面図である。
【００１０】
図２は、本発明による構成の第２の有利な実施例を側面から示した断面図である。
【００１１】
図３は、本発明による構成の第３の有利な実施例を側面から示した断面図である。
【００１２】
図４は、本発明による構成の第４の有利な実施例を側面から示した断面図である。
【００１３】
図５は、図４による構成の断面で、図４を縦軸のまわりに９０度回転させたものを示した側面図である。
【００１４】
図６は、本発明による構成の第５の有利な実施例を側面から示した断面図である。
【００１５】
図７は、図６による構成の断面で、図６を縦軸のまわりに９０度回転させたものを示した側面図である。
【００１６】
図８は、本発明による、互いに並行して配置された複数の接続配線フレーム上のキャリアの有利な実施例を示した上面図である。
【００１７】
図９は、組み立てられたＴＳＯＰメモリーチップハウジングと共に、図８による接続配線フレームを示した側面図である。
【００１８】
図１０は、本発明による構成の第６の有利な実施例を側面から示した断面図である。
【００１９】
図１１は、図１０による複数の接続配線フレームと積み重ねられたＴＳＯＰメモリーチップハウジングがあるキャリアを示した側面図である。
【００２０】
図１２は、図１０、もしくは図１１による構成を縦軸のまわりに９０度回転させたものを示した側面図である。
【００２１】
図１〜図１２の各図面において、同じ部材には同じ番号を用いる。
【００２２】
図１の構成は、相互に積み重ねられたＴＳＯＰメモリーチップハウジング１・２の断面を側面から示したものである。そのハウジング１・２から突出したピン１０・２０は、断面でＳ形状（専門用語：gull-wing「ガルウイング」形状）に湾曲しており、間隔をとってそれぞれ平行に整列されている。そして、ピン１０・２０は、再配線および接続構成として機能する接続配線フレーム３により相互に接続されている。特に、接続配線フレーム３の個々の接続配線は、開放されている端部３０において、断面ではＵ形状に形成されている。したがって、接続配線と結ばれＵ形状に湾曲した開放されている端部３０の外側の辺と、上部ハウジング１における個々のピンとは接続している。そして、接続配線と結ばれ開放されている端部３０のＵ湾曲と、下部ハウジング２における個々のピン２０とは接続している。
【００２３】
この構成の主な利点は、相互に接続されたハウジング１・２に追加の構脚、もしくはピン湾曲が必要でないということである。
【００２４】
図２の構成は、次の点で図１の構成と異なっている。図２において、接続配線フレーム３にある個々の接続配線の開放されている端部３０は、下部ＴＳＯＰメモリーチップハウジング２のピン２０と同様に、断面でＳ型に湾曲していて、それぞれが平行に配置されている。この構造で、２つのハウジング１・２におけるピン１０・２０の間で望ましい接続ができるようにするには、上部ＴＳＯＰメモリーチップハウジング１のピン１０の湾曲を単純に下方に湾曲するだけで十分である。
【００２５】
この構成の主な利点は、上部ハウジングのピンを、一度だけ曲げられればよいということである。
【００２６】
図３による構成は、相互に積み重ねられた２つのＴＳＯＰメモリーチップハウジング１・２の断面を側面から示す。これらハウジングのピン１０・２０は、ハウジング１・２の間の側面に配置された接続配線フレーム３によりそれぞれ接続されている。フレーム３の個々の接続配線は、ここでは断面でＵ形状であり、各接続配線の開放されている端部が間隔をとるように配置されている。つまり、各”Ｕ”型の辺は、両ハウジング１・２に結ばれているピン１０・２０を接続するように配置されている。
【００２７】
このような構成の主な利点は、接続されるハウジング１・２を接続するのに、湾曲した構脚の追加、つまりピンの湾曲が必要ないということである。（図１による構成と比較できる。）
図４および図５による構成は、同様に、相互に積み重ねられた２つのＴＳＯＰメモリーチップハウジング１・２の断面を側面から示す。ピン１０・２０は、ハウジング１・２の間に配置された接続配線フレーム３により、これらハウジングにそれぞれ接続されている。この場合、フレーム３の個々の接続配線は、開放されている端部３０で縦方向に分裂している。分裂している端部３１の一方の半分３１は水平に（上方向や下方向に湾曲することなく）延び、他方の半分３２は下方向に湾曲している。この場合、接続配線フレーム３にある個々の接続配線の開放されている端部３０の両部分３１・３２は、開放されている端部３０の水平に配置された部分３１が上部ハウジングのピン１０と接触し、開放されている端部３０の下方に湾曲した部分３２が下部ハウジング２のピン２０と接触するように配置されている。
【００２８】
このような構成の大きな利点は、図１および図３による構成と類似して、接続されるハウジング１・２にさらなる構脚、つまりピン湾曲が必要ないということである。
【００２９】
図６および図７による構成は、図４および図５による構成と次の点だけ異なっている。接続配線フレーム３の接続配線は、それぞれ２つの部分３１・３２に分裂した自由な末端３０の前で下方向に折れ曲がっていて、それぞれ折れ曲がっている領域３３は、断面でＳ形状である。
【００３０】
このような構成の主な利点は、接続配線フレーム３にある個々の接続配線の開放されている端部３０の水平に配置された部分３１は、図４および図５による構成と比べて引き下げられて（「低く配置されて」）いる。この結果、上部ハウジング１の下側と接続配線フレーム３との間隔は、上部ハウジング１とフレーム３との間で、確実な接着接続が難なく実現できる大きさにまで短縮される。
【００３１】
一般的に、図１から図７による構成は、ＴＳＯＰメモリーチップハウジングを極めて容易な方法で組み立てることができ、組み立て時の全構成の連結（Formschluss）と自己位置決定（Selbstjustage）とは容易に可能であり、自動組み立てが難なく実現できるということで特徴づけられる。図４から図７による構成は、さらに自己位置決定が特に簡単に実現でき、接続配線フレーム３の２つのハウジング１・２への機械的固定を特に容易にもたらすことができるということで特徴づけられる。
【００３２】
図８において、複数の隣接して配置された接続配線フレーム３から構成されるフレーム構成、つまり複数のこのようなフレーム３のためのキャリア４を上から示す。この図８のキャリアでは、ＴＳＯＰメモリーチップハウジングがキャリア４の表面に平行に組み立てられている。
【００３３】
図９は、組み立てられたＴＳＯＰメモリーチップハウジング１・２を組み合わせた複数のスタックａ〜ｎを有するキャリア４を側面から示す。この組み合わせはそれぞれの間にある接続フレームにより相互に接続されている。
【００３４】
図１０の構成は、図１の構成と類似していて、相互に積み重ねられた２つのＴＳＯＰメモリーチップハウジング１・２の断面を側面から示したものである。ハウジング１・２から突出したピン１０・２０は、断面でＳ形状（専門用語：ガルウイング（gull-wing）形状）に湾曲されていて、それぞれが間隔をとって平行に配置され、再配線および接続構成として機能する接続配線フレーム３により、相互に接続されている。特に、接続配線フレーム３の個々の接続配線は、開放されている端部３０で断面が溝形状に形成されているので、上部ハウジング１の個々のピン１０は、接続配線に結ばれて溝形状に湾曲された開放されている端部３０の外側の辺と接続されている。下部ハウジング２の個々のピン２０は、接続配線に結ばれて開放された端部３０の溝に接続されている。
【００３５】
この発明の主な利点は、図１、図３、図４と図５、図６と図７による構成と同様、相互に接続されるハウジングにおいて、追加構脚、つまりピン湾曲を必要としないことである。
【００３６】
図１１は、図１０における、複数のこのようなハウジング/フレームの構成ａ〜ｎを側面から示したものであり、このようなハウジング/フレームの構成ａ〜ｎは、互いに隣接して共通のキャリア４上に縦方向に並んで配置している。
【００３７】
最後に図１２は、図１０による構成を側面から拡大した図であり、図１０を縦軸のまわりに９０度回転させたものである。
【００３８】
図８から図１２による構成は特に、これら構成によって、極めて容易にコスト的に有利になり、従って産業的に注目すべき自動化された有効組み立てが可能なことで特徴づけられる。
【００３９】
本発明は図で示された実施例に制限されず、さらに他の実施例にも適用できる。
【００４０】
だから、例えば、縦方向の接続配線フレームにある個々の接続配線の開放された端部は、水平に対して対称なＶ型、またはＳ型に分裂して水平面に関して対称とすることも可能である。
【００４１】
さらに、２以上のＴＳＯＰメモリーチップハウジングを、それらの間、または間の側面にそれぞれ一つの接続配線フレームを配置することで、相互に積み重ねることも可能である。
【００４２】
最後に、複数のこのようなスタックを２次元スタックアレイの形状で共通のキャリアに配置することも可能である。
【図面の簡単な説明】
【図１】  図１は、本発明による構成の第１の有利な実施例を側面から示した断面図である。
【図２】  図２は、本発明による構成の第２の有利な実施例を側面から示した断面図である。
【図３】  図３は、本発明による構成の第３の有利な実施例を側面から示した断面図である。
【図４】  図４は、本発明による構成の第４の有利な実施例を側面から示した断面図である。
【図５】  図５は、図４による構成の断面で、図４を縦軸のまわりに９０度回転させたものを示した側面図である。
【図６】  図６は、本発明による構成の第５の有利な実施例を側面から示した断面図である。
【図７】  図７は、図６による構成の断面で、図６を縦軸のまわりに９０度回転させたものを示した側面図である。
【図８】  図８は、本発明による、互いに並行して配置された複数の接続配線フレーム上のキャリアの有利な実施例を示した上面図である。
【図９】  図９は、組み立てられたＴＳＯＰメモリーチップハウジングと共に、図8による接続配線フレームを示した側面図である。
【図１０】  図１０は、本発明による構成の第６の有利な実施例を側面から示した断面図である。
【図１１】  図１１は、図１０による複数の接続配線フレームと積み重ねられたＴＳＯＰメモリーチップハウジングがあるキャリアを示した側面図である。
【図１２】  図１２は、図１０、もしくは図１１による構成を縦軸のまわりに９０度回転させたものを示した側面図である。
【図１】
0003691016.tif 000002
【図２】
0003691016.tif 000003
【図３】
0003691016.tif 000004
【図１０】
0003691016.tif 000005
【図４】
0003691016.tif 000006
【図５】
0003691016.tif 000007
【図６】
0003691016.tif 000008
【図７】
0003691016.tif 000009
【図８】
0003691016.tif 000010
【図９】
0003691016.tif 000011
【図１１】
0003691016.tif 000012
【図１２】
0003691016.tif 000013