(57)【特許請求の範囲】
【請求項１】
基板上に形成された一対の電極と、これらの電極間に各々の電極に電気的に接続されて形成され、且つ電子放出部を隔てて形成された一対の導電性薄膜とを具備してなる平面型電子放出素子であって、
前記電子放出部を挟んだ一対の導電性薄膜の幅が異なり、幅の狭い方の導電性薄膜が幅の広い方の導電性薄膜内に入り込んだ形状となっており、幅の狭い方の導電性薄膜に幅の広い方の導電性薄膜よりも低い電位を印加することを特徴とする平面型電子放出素子。
【請求項２】
前記電子放出部の両端は、幅の狭い方の導電性薄膜側に曲がっていることを特徴とする請求項１記載の平面型電子放出素子。
【請求項３】
前記電子放出部を挟んだ一対の導電性薄膜は、幅の広い方が幅の狭い方よりも膜厚が厚いことを特徴とする請求項１記載の平面型電子放出素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一対の導電性薄膜の微小間隙部（境界部）を電子放出部とした平面型の電子放出素子に関する。
【０００２】
【従来の技術】
近年、高画質映像を大画面で提供できる表示装置として、薄型のプラズマディスプレイパネル（ＰＤＰ）が実用化されている。このＰＤＰは、印刷方式で配線や画素を形成できるため、ローコストで大画面パネルが実現できる。また、ＰＤＰは、画素毎の放電と放電により発生する紫外線によりパネル全面に形成された蛍光体を発光させて画像を得るため、原理的にはブラウン管と類似した画像生成原理により映像を表示することができる。
【０００３】
しかし、紫外線による蛍光体の励起発光であるため蛍光体材料の発光効率が低く消費電力が大きいこと、さらに放電時間が瞬時であるため高輝度を実現するためにはフィールド時間一杯をかけて発光を繰り返す必要があり、このため動画像に不自然な動きが見られること、さらに放電電圧が２００Ｖ程度と高いため高耐圧の駆動ＩＣが必要でありドライバＩＣのコストが相対的に高いこと、などの課題がある。
【０００４】
一方、最近注目されてきた大画面薄型ディスプレイに、平面型電子源（電子放出素子）を用いた電子線励起型蛍光体表示装置がある。文献でも報告があるように、電子放出素子アレイが印刷技術を用いて形成できること、電子による蛍光体励起発光のためブラウン管と同じ発光原理を用いていること、さらに平面型電子源は十数Ｖの電圧で駆動できるため耐圧の低い駆動ＩＣを用いることができる、などのメリットがある。その基本構成及び製造方法，駆動方法などは、文献（E.Yamaguchi,et.al.,“A 10-in.SCE-emitter display”,Journal of SID,Vol.5,p.345,1997.）に詳細に述べられている。
【０００５】
平面型電子源を用いた電子線励起型蛍光体表示装置では、リアプレートとなるガラス基板上に平面型電子源がマトリックス状に形成されている。平面型電子源は電極に印加された電圧により駆動される。リアプレートと対向してフェースプレートと呼ばれるガラス基板上に画素毎にＲ，Ｇ，Ｂの発光を行う蛍光体膜が塗布されており、その上にはアルミニウムからなるアノード電極が形成されている。両プレート間は真空状態に保持されており、平面型電子源から放出された電子はアノード電圧により加速されて蛍光体層に照射される。この加速電子のエネルギーにより蛍光体を励起発光させる。
【０００６】
発光そのものはブラウン管と同じ原理であるが、ブラウン管が電子銃から放出された電子ビームを偏向コイルなどによりスキャンさせて画面内を走査させるのに対して、平面型電子源を用いた電子線励起型蛍光体表示装置では、各画素毎に設けた平面型電子源から電子放出が行われ、それぞれの画素の蛍光体層を励起発光させる。また、リア及びフェースプレート間は数ｍｍ程度の間隔であり、薄型の表示装置であることにブラウン管との大きな違いがある。
【０００７】
このような平面型電子源を用いた電子線励起蛍光体表示装置は、発光効率の高い電子線による蛍光体励起発光を用いるため、大画面であっても消費電力が少ない。さらに、蛍光体の発光は走査線が選択された極短い時間だけであるため、液晶表示装置（ＬＣＤ）やＰＤＰのようなホールド型の表示とならない。このため、動画像表示においてもごく自然な映像を表示できる。また、ＬＣＤのように画面輝度の視覚依存性はなく広い視覚特性を有し、さらに平面電子源は十数Ｖで動作するため耐圧の低いドライバＩＣで駆動することができる、などの優れた特徴がある。
【０００８】
しかしながら、この種の平面型電子源にあっては次のような問題があった。即ち平面型電子源では、ほぼ平行直線電極間に電子放出部を形成した場合（例えば、特開平９−２６５８９４号公報，特開平９−２９８０２９号公報，特開平９−１０６７５９号公報，特開平９−１０２２７０号公報）、放出される電子が飛翔する空間が電極間の導電性薄膜上になるため、大半の電子はこの導電性薄膜や電極により吸収されてしまう。このため、電極間を流れる電流（Ｉｆ）とアノード電極へ流れる電流（Ｉｅ）の比、つまり電子放出効率（Ｉｅ／Ｉｆ）が極めて小さくなるという問題があった。
【０００９】
【発明が解決しようとする課題】
このように従来、一対の電極間に導電性薄膜を形成し、この薄膜に微小間隙等を設けて電子放出部を形成した平面型電子放出素子においては、大半の電子が導電性薄膜や電極により吸収されてしまうため、電子放出効率（Ｉｅ／Ｉｆ）が極めて小さいという問題があった。
【００１０】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、電子放出効率（Ｉｅ／Ｉｆ）の改善をはかり得る平面型電子放出素子を提供することにある。
【００１１】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は次のような構成を採用している。
【００１２】
即ち本発明は、基板上に形成された一対の電極と、これらの電極間に各々の電極に電気的に接続されて形成され、且つ電子放出部を隔てて形成された一対の導電性薄膜とを備えた平面型電子放出素子であって、前記電子放出部を挟んだ一対の導電性薄膜の幅が異なり、幅の狭い方の導電性薄膜が幅の広い方の導電性薄膜内に入り込んだ形状となっており、幅の狭い方の導電性薄膜に幅の広い方の導電性薄膜よりも低い電位を印加することを特徴とする。
【００１５】
ここで本発明の望ましい実施態様としては次のものが挙げられる。
(1) 電子放出部の両端は、幅の狭い方の導電性薄膜側に曲がっていること。
(2) 電子放出部を挟んだ一対の導電性薄膜は、幅の広い方が幅の狭い方よりも膜厚が厚いこと。
【００１６】
(3) 平面型電子放出素子がマトリックス配置されて電子放出素子アレイを構成していること。
(4) 電子放出素子アレイと、この電子放出素子アレイから放出された電子ビームの照射により発光する蛍光体を備えた対向基板とを配置して、平面型ディスプレイを構成していること。
【００１７】
（作用）
本発明の電子放出素子の構成を図５に示し、比較のために従来の電子放出素子の構成を図６に示す。図中の１０は絶縁性基板、１１，１２は素子電極、１３，１４は導電性薄膜、１５は導電性薄膜１３，１４の境界部に形成された電子放出部を示している。
【００１８】
本発明の電子放出素子は、従来構成とは異なり、導電性薄膜１３の領域幅が導電性薄膜１４の領域幅よりも広くなっており、導電性薄膜１４の端部は導電性薄膜１３内に入り込んでいる。また、電子放出部１５は直線状ではなく、その両端が導電性薄膜１３側に曲がっている。そして、電子放出部１５を挟んだ幅の狭い領域１４から広い領域１３へ向かって電子を放出させるようになっている。
【００１９】
図５や図６の構成の電子放出素子において、電子放出素子の上部に図示しないアノード電極を配置し、電極１１，１２間に所定の電圧を印加すると共に、アノード電極にプラス電圧を印加すると、導電性薄膜１３，１４間に電流（Ｉｆ）が流れると共に、アノード電極へ電流（Ｉｅ）が流れる。
【００２０】
本発明者らは、図５の構成において、電子の放出方向が電極１２から電極１１となるように導電性薄膜１３，１４間に電圧を印加すると、電流（Ｉｆ）と電流（Ｉｅ）との比（Ｉｅ／Ｉｆ）がその逆方向へ電流を流したときに比べて大きくなることを見出した。これは、以下のような理由で電子放出効率（Ｉｅ／Ｉｆ）が増加しているためと推察している。
【００２１】
即ち、図５中に矢印で示すように、中央部付近を飛翔する電子は導電性薄膜１３へ向かって飛翔し、大半が導電性薄膜１３に吸収されるのに対し、電子放出部１５の端部の電子放出は導電性薄膜１４から１３へ向かうものの、導電性薄膜１３の幅が電子放出方向に対して短く、直ぐに絶縁体領域になることから、放出された電子は導電性薄膜１３によって吸収される割合が少なくなる。また、絶縁体領域のチャージアップが生じることにより、飛翔してくる電子が反発されアノード方向に飛翔する割合が増えるものと推定している。この結果は、図５に代表されるように、電子放出部１５の端部が内側に向きを変えていることにより生じているものと考えられる。
【００２２】
また、電子放出部１５を挟んだ一対の導電性薄膜領域で電子放出部１５を境にした導電性薄膜１３，１４の膜厚は、幅の広い方が幅の狭い方よりも厚いことが望ましい。これは、膜の厚さが薄い方から厚い方へ電子を放出させることによって、より上部に形成されたアノード電極方向に電子が飛翔しやすくなると考えられるからである。
【００２３】
そして、本発明の電子放出素子を蛍光体を有する発光装置（薄型ディスプレイなど）に適用した場合、電子放出効率（Ｉｅ／Ｉｆ）の向上をはかり得ることから、低消費電力化が可能となる。また、電子ビームが広がるため、蛍光体への単位面積当たりの電子注入量を低減することができ、蛍光体の劣化を抑制することも可能となる。
【００２４】
また本発明では、電極１１，１２間の導電性薄膜領域に電子放出部１５を形成する工程において、電極１１，１２に印加するパルス電圧をそれぞれ異なる電圧とする、或いは電極１１，１２に加える電圧パルスの幅をそれぞれ異なる幅とする、或いはこれらの組合せを行うことによって、図５に示した形状の電子放出部１５を得ている。
【００２５】
ここで、特開平１１−２８３４９３号公報には、素子の特性を向上させるために活性化開始時は電圧やパルス幅を同じにしておき、工程が進むにつれて一方の電極の電圧やパルス幅を徐々に減らしていき、最後にその一方の電極側には電圧を印加しない状態で終了することが記載されている。これに対し本発明では、最初に電圧を印加するときから電圧或いはパルス幅、或いはその両方を異なる値として電子放出部を形成している。特に、パルスを印加し始める初期においてこれらがそれぞれ異なる値であることは重要であり、この点が上記の公報とは大きく異なっている。
【００２６】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００２７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる平面型電子放出素子の概略構造を説明するためのもので、（ａ）は断面図、（ｂ）は平面図である。
【００２８】
絶縁性基板１０の表面に素子電極１１，１２が設けられ、その間に導電性薄膜１３，１４が設けられ、導電性薄膜１３，１４の境界（微小間隙部）で電子放出部１５が形成されている。電子放出部１５を境に導電性薄膜１３，１４の幅が異なり、電子放出部１５の両端は曲がっている。即ち、導電性薄膜１３の領域幅ｄ２は導電性薄膜１４の領域幅ｄ１よりも広くなっており、導電性薄膜１４の端部は導電性薄膜１３内に入り込んでいる。また、電子放出部１５の形状は直線状ではなく、その両端が導電性薄膜１３側に曲がっている。
【００２９】
基板１０には、絶縁性或いは高抵抗の材料を用いることができる。従って、石英ガラス，クオーツ，ナトリウムガラス，ソーダライムガラス，硼珪酸ガラス，燐ガラスなどの、ＳｉＯ2 を主成分とする基板、Ａｌ2 Ｏ3などのその他の絶縁性酸化物基板、ＡｌＮなどの窒化物絶縁体からなる基板などをから適宜、経済性や生産性などの要因を考慮して選択することができる。基板表面近傍では、１０7 Ｖ／ｃｍ以上の耐圧を持つことが好ましい。このため、Ｎａ+ イオンなどのモバイルイオン種は表面近傍から予め除去されている必要がある。従って、ナトリウムガラスなどのモバイルイオン種を含む材料を用いる場合は、その表面に、ＳｉＮなどの拡散防止層を形成し、更にその表面にＳｉＯ2 膜などの表面層を形成しておいてもよい（不図示）。
【００３０】
素子電極１１，１２は、導電性の金属，半導体，半金属材料から選ばれた材料を用いることができ、好ましくは、導電率が高く、耐酸化性の高い遷移金属を用いることができる。例えば、Ｎｉ，Ａｕ，Ａｇ，Ｐｔ，Ｉｒなどが好ましい。厚さは数十ｎｍ〜数μｍ程度の範囲で、十分な導電性を有することが好ましい。また、膜厚は均一に形成されていることが好ましく、膜剥がれ，浮き，めくれは極力存在しないことが好ましい。
【００３１】
素子電極１１，１２を形成するための膜の基板上への形成方法としては、真空蒸着や、メッキ、コロイド液からの析出などの方法から選択して用いることができる。膜の基板への密着性が乏しい場合は、基板の表面にナノスケールの荒れた表面を形成しておくこと、或いは基板と膜との間に密着層となる第２の材料（不図示）を予め形成しておくことが必要である。膜のパターニング方法として、マスク蒸着、レジスト露光によるパターンニングとエッチング、リフトオフ、スクリーン印刷、オフセット印刷などの方法から任意に選んで用いることができるが、膜の端部でめくれが起こりにくい方法が好ましい。
【００３２】
導電性薄膜１３，１４には、同様に金属，半金属，半導体から選ばれた材料を用いることができる。不連続となる限界程度に薄く、導電性があるのに必要十分な厚さに形成されていることが好ましい。Ｎｉ，Ｃｏ，Ｆｅ，Ｐｄ，Ａｕ、Ｐｔ，Ｉｒなどの、触媒性の遷移金属を用いることが特に好ましいが、これに限定されるものではない。薄膜１３，１４は通常連続して形成された後に、通電加熱などの方法によって電気的に寸断されているものである。形成方法としては、スパッタ，ＣＶＤ，ＭＢＥ，レーザアブレーションなどの真空蒸着、めっきやコロイド溶液からの析出、表面をアルカンチオールなどの有機分子で安定化した金属・半導体超微粒子による自己組織化膜析出などの方法から選択して用いることができる。
【００３３】
次に、本実施形態における平面型電子放出素子の製造方法を、図２を参照して説明する。
【００３４】
まず、図２（ａ）に示すように、清浄化した石英基板１０上にフォトレジスト２１を塗布した後、素子電極１１，１２に相当する部分の形状をフォトリソグラフィ法を用いて開口した。続いて、図２（ｂ）に示すように、素子電極を形成するために、厚さ１０ｎｍのＴｉを蒸着し、更に１００ｎｍのＣｕ層を蒸着した。その後、図２（ｃ）に示すように、レジスト２１を剥離し、リフトオフ法で素子電極１１，１２を作成した。ここで、素子電極１１，１２間は２０μｍ、電極幅は４００μｍである。
【００３５】
次いで、図２（ｄ）に示すように、電極１１，１２間に酸化パラジウムからなる幅約１００μｍの導電性薄膜１３，１４を形成した。このとき、導電性薄膜１３，１４は連続している。次いで、上記素子を真空容器内に設置し、パルス通電処理することにより、図２（ｅ）に示すように、導電性薄膜１３，１４に極めて微小な亀裂を生じさせて電子放出部１５を形成した。このとき、電子放出部１５は概ね前記図６のような形状をしている。
【００３６】
次いで、真空容器中に有機材料気体を導入し、通電処理することで、有機材料の分解生成物が電子放出部１５に着膜し、素子放出特性がより安定化される。より具体的には、導電性薄膜１３，１４及び電子放出部１５上に有機材料の分解生成物（例えば炭素）が付着することになる。本実施形態では、アセトンを約１．３×１０-2Ｐａ導入し、素子電極１１，１２間に電極１１側に電圧１６Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの電圧を、また電極１２側に電圧１４Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの電圧を印加した。
【００３７】
このときのパルス波形を、図３に示した。電極１１側に電圧１６Ｖを印加する場合は電極１２側が接地であり、電極１２側に電圧１４Ｖを印加する場合は電極１１側が接地である。これは、電極１２を接地し、電極１１に電圧１６Ｖと−１４Ｖを交互に印加することと等価である。通電時間を６０分間とした。これにより、電子放出部１５の形状は前記図１のようになった。即ち、印加パルス電圧の非対称性に応じて電子放出部１５の形状が非対称に形成された。このような電子放出部１５の形状変化は、導電性薄膜１３，１４のへの分解生成物の付着量の差異に基づくものと考えられる。
【００３８】
なお、素子電極１１，１２間に印加する電圧差は、本実施形態のように２Ｖであれば本発明の形状を得ることが可能である。しかし、非対称な電子放出部１５を形成するためには、パルス電圧の非対称の程度は本実施形態に限定されるものではない。高電圧パルスの電圧ＶH と、低電圧パルス電圧ＶL との差分ΔＶが、ＶH とＶL の平均電圧ＶA ＝｛＝（ＶH ＋ＶL ）／２｝の２％以上あれば、図１に示す非対称な電子放出部１５を形成できる。
【００３９】
以上のようにして得られた電子放出素子を、図４に示すように、真空処理装置内でアノード電極１７と対向配置させて、ＩｅとＩｆの測定を行った。なお、アノード電極１７は図示しないガラス基板等に被着されており、またアノード電極１７の表面には蛍光体１８が形成されているものとする。
【００４０】
測定条件は、アノード電極１７への印加電圧は６ｋＶ、アノード電極１７と電子放出部１５との距離は４ｍｍとした。素子電極１１，１２間に１５Ｖ（電極１１側に＋１５Ｖ）、パルス幅６０μｓ、パルス周期６０Ｈｚの矩形波を印加して測定を行った。その結果、アノード電流Ｉｅの素子電流Ｉｆに対する比、即ち電子放出効率（Ｉｅ／Ｉｆ）は０．９％となった。次に、アノード電流が５μＡとなるようにパルス電圧を調整し、アノード電極１７上に形成した蛍光体１８の発光輝度の低下を測定したところ、３０００時間の駆動で−３％となった。蛍光体１８の発光領域の広さは１６０×２５０μｍ2 であった。
【００４１】
なお、出来上がった導電性薄膜１３，１４の長さを比較すると、１３の幅が平均１００μｍ、１４の幅が平均９０μｍであった。また、３次元走査型電子顕微鏡観察の結果、導電性薄膜１３の厚さは導電性薄膜１４と比べて平均４０ｎｍ厚いのが確認された。
【００４２】
（第２の実施形態）
第１の実施形態と同様の素子を作成し、素子電極１１，１２間に印加する電圧条件のみを変更した。素子電極１１，１２間に電極１１側に電圧１６Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの電圧を、また電極１２側に電圧１６Ｖ、パルス幅０．０５ｍｓｅｃ、パルス間隔１０ｍｓｅｃの電圧を印加した。通電時間を６０分間とした。
【００４３】
素子電極１１，１２間に印加するパルス幅差は、本実施形態のように０．９５ｍｓｅｃで本発明の形状を得ることが可能である。しかし、非対称な電子放出部を形成するためには、パルス幅の非対称の程度は本実施形態に限定されるものではない。高時間パルス幅ＰL と、短時間パルス幅ＰS との差分ΔＰが、ＰL とＰS の平均パルス幅ＰA ＝｛＝（ＰL ＋ＰS ）／２｝の４％以上あれば、図１に示す非対称な電子放出部を形成できる。また、パルス幅差と電圧差の両方が組み合わさっていても、本発明の形状の素子を得ることは可能である。
【００４４】
以上のようにして得られた素子の特性を、引き続き図４に示す位置関係にある真空処理装置内で、ＩｅとＩｆの測定を行った。測定条件は、アノード電極１７への印加電圧は６ｋＶ、アノード電極１７と電子放出部１５との距離は４ｍｍとした。素子電極１１，１２間に１５Ｖ（電極１１側に＋１５Ｖ）、パルス幅６０μｓ、パルス周期６０Ｈｚの矩形波を印加して測定を行った。
【００４５】
その結果、アノード電流Ｉｅの素子電流Ｉｆに対する比、即ち電子放出効率（Ｉｅ／Ｉｆ）は０．８％となった。次に、アノード電流が５μＡとなるようにパルス電圧を調整し、アノード電極１７上に形成した蛍光体１８の発光輝度の低下を測定したところ、３０００時間の駆動で−３％となった。蛍光体１８の発光領域の広さは１５０×２４０μｍ2 であった。
【００４６】
なお、出来上がった導電性薄膜１３，１４の長さを比較すると、１３の幅が平均９５μｍ、１４の幅が平均８５μｍであった。また、３次元走査型電子顕微鏡観察の結果、導電性薄膜１３の厚さは導電性薄膜１４と比べて平均３０ｎｍ厚かった。
【００４７】
（比較例）
第１の実施形態と同様の素子を作成し、素子電極１１，１２間に印加する電圧条件のみを変更した。素子電極１１，１２間に電極１１側に電圧１６Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの電圧を、また電極１２側にも電圧１６Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの電圧を印加した。通電時間を６０分間とした。
【００４８】
以上のようにして得られた素子の特性を、引き続き図４に示す位置関係にある真空処理装置内で、ＩｅとＩｆの測定を行った。測定条件は、アノード電極１７への印加電圧は６ｋＶ、アノード電極１７と電子放出部１５との距離は４ｍｍとした。素子電極１１，１２間に１５Ｖ（電極１１側に１５Ｖ）、パルス幅６０μｓ、パルス周期６０Ｈｚの矩形波を印加して測定を行った。その結果、アノード電流Ｉｅの素子電流Ｉｆに対する比、即ち電子放出効率（Ｉｅ／Ｉｆ）は０．４％となった。
【００４９】
次に、アノード電流が５μＡとなるようにパルス電圧を調整し、アノード電極１７上に形成した蛍光体１８の発光輝度の低下を測定したところ、３０００時間の駆動で−７％となった。蛍光体１８の発光領域の広さは１３０×１５０μｍ2 であった。
【００５０】
このように、第１及び第２の何れの実施形態においても、電子放出部１５を形成する際に、電極１１間に交互に逆極性のパルス電圧を印加し、その大きさ又はパルス幅を非対称とすることにより、電子放出部１５の電子放出効率（Ｉｅ／Ｉｆ）を従来の２倍程度に向上させることができた。また、長時間使用による蛍光体の輝度の低下も１／２程度に少なくなった。実施形態において蛍光体の輝度低下が改善されるのは、電子放出部端部での放出電子の放出方向が外側へ広がる方向となり、結果として蛍光体層の蛍光面積が広がることとなり、単位面積当たりの蛍光体膜への注入電荷量が減るためである。
【００５１】
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、単一の素子のみについて説明したが、これをマトリックス状に配置することにより、平面型ディスプレーや露光装置に適用することが可能となる。また、各部の材料や製法等は、仕様に応じて適宜変更可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００５２】
【発明の効果】
以上詳述したように本発明によれば、電子放出部を挟んだ一対の導電性薄膜の幅が異なり、幅の狭い方の導電性薄膜が幅の広い方の導電性薄膜内に入り込んだ形状となっており、幅の狭い方の導電性薄膜から幅の広い方の導電性薄膜へ向かって電子を放出させる構成としているので、アノード方向に飛翔する電子の割合を増やすことができ、これにより電子放出効率（Ｉｅ／Ｉｆ）の改善をはかることができる。さらに、電子放出部を挟んだ一対の導電性薄膜の膜厚が異なり、膜厚の薄い方の導電性薄膜から膜厚の厚い方の導電性薄膜へ向かって電子を放出させる構成とすることによっても、上記と同様に電子放出効率（Ｉｅ／Ｉｆ）の改善をはかることができる。
【００５３】
また、電子放出部を形成する際に、電極間に交互に逆極性のパルス電圧を印加し、且つ電極の一方側を正とするパルス電圧と他方側を正とするパルス電圧とで、その大きさ及びパルス幅の少なくとも一方を非対称にすることによって、本発明の構成に必要な電子放出部の形状を簡易に実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる平面型電子放出素子の構造を示す平面図と断面図。
【図２】第１の実施形態に係わる平面型電子放出素子の製造工程を示す断面図。
【図３】素子電極に対する印加パルスの例を示す図。
【図４】平面型電子放出素子に対するアノード電極の位置関係を示す図。
【図５】本発明の平面型電子放出素子の構造を示す平面図。
【図６】従来の平面型電子放出素子の構造を示す平面図。
【符号の説明】
１０…絶縁性基板
１１，１２…素子電極
１３，１４…導電性薄膜
１５…電子放出部
１７…アノード電極
１８…蛍光体
【図１】
0003696083.tif 000002
【図２】
0003696083.tif 000003
【図３】
0003696083.tif 000004
【図４】
0003696083.tif 000005
【図５】
0003696083.tif 000006
【図６】
0003696083.tif 000007