(57)【特許請求の範囲】
【請求項１】
フィルタ装置において、
高周波信号（Ｉ）を供給する端子（１）と、
制御信号（Ｃ０）を供給する端子（７）と、
周波数が制御可能な発振器（６）と、
シフト可能な通過域を有する少なくとも１つのフィルタ（２，３，４）と、
補正信号（Ｃ１，Ｃ２，Ｃ３）を供給する装置（９，１０，１１）とを有しており、
前記発振器（６）は、その共振周波数が前記制御信号（Ｃ０）に依存して制御可能であり、
前記の少なくとも１つのフィルタ（２，３，４）により、前記高周波信号（Ｉ）がフィルタリングされ、該フィルタ（２，３，４）の通過域が、前記制御信号（Ｃ０）によって制御され、
前記フィルタ（２，３，４）は容量ダイオード（２６，３３，４４）を含んでおり、該容量ダイオードはアノード端子およびカソード端子を有しており、該カソード端子は、前記制御信号（Ｃ０）に対する端子に結合されており、該アノード端子は、補正信号（Ｃ１，Ｃ２，Ｃ３）を出力する端子に結合されており、
前記の補正信号を供給する装置（９，１０，１１）は、補正値に対する記憶装置と、補正信号（Ｃ１，Ｃ２，Ｃ３）を出力する端子とを有しており、ここで当該補正信号は、前記の記憶された補正値から導出され、
前記の補正値を出力する端子は、前記容量ダイオードのアノード端子およびカソード端子のうちの他方の端子に結合されており、これによってフィルタの通過域が前記補正信号（Ｃ１，Ｃ２，Ｃ３）にも依存して制御されることを特徴とするフィルタ装置。
【請求項２】
補正信号を供給する前記装置は、デジタル−アナログ変換器（９，１０，１１）であり、
該デジタル−アナログ変換器の出力端子は、補正信号を供給する端子を形成している、
請求項１に記載のフィルタ装置。
【請求項３】
調整可能な通過域を有する少なくとも２つの別のフィルタ（３，４）を有しており、
前記フィルタ（２，３，４）は有効信号に関して直列接続されており、
前記フィルタのうち第１フィルタ（２）および後置接続された第２フィルタ（３）は、相異なる通過域を有するバンドパスフィルタであり、
前記フィルタのうち第３フィルタ（４）は、有効信号のイメージ周波数に対する阻止を有する結合バンドパスフィルタである
請求項１または２のいずれか１項に記載のフィルタ装置。
【請求項４】
調整可能な通過域を有する前記フィルタ（２，３，４）は、有効信号に対する信号路を含んでおり、
該信号路は、少なくとも１つの容量性素子および誘導性素子（２１，２２，２３，２８；３８，３５，３７，４５）を含んでおり、
前記容量ダイオード（２６，３３，４４）のアノード端子は前記信号路に結合されている
請求項１から３までのいずれか１項に記載のフィルタ装置。
【請求項５】
制御信号（Ｃ０）に対する前記端子と、補正信号（Ｃ１，Ｃ２，Ｃ３）に対する前記端子は、前記容量ダイオード（２６，３３，４４）の各抵抗（２７，２９，３１，３２，４１，４２）を介してデカップリングされている
請求項４に記載のフィルタ装置。
【請求項６】
前記の調整可能なフィルタ（２）の有効信号入力側は、アンテナに対する端子（１）に結合されており、
該端子にて濾波すべき高周波信号が受信される
請求項１から５までのいずれか１項に記載のフィルタ装置。
【請求項７】
前記の周波数が制御可能な発振器（６）の出力側と、前記フィルタ（４）とに結合されている混合器（５）を有する、
請求項６に記載のフィルタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周波数が制御可能な発振器と、通過域が調整可能なフィルタとを有する、高周波信号フィルタ装置に関する。
【０００２】
【従来の技術】
この形式のフィルタ回路は、例えばテレビジョン装置用のチューナーに使用される。公知のようにアンテナ信号は、局部発振器周波数と混合され、中間周波数に変換される。混合の前には、有効信号を広帯域の受信信号から濾波して取り出すためにフィルタリングが必要である。場合によっては多段に構成されるこのフィルタ部の特性は、局部発振器信号ひいては受信信号に追従する。通過域を制御信号によってシフト可能なフィルタはトラッキングフィルタ（Tracking filter）として公知である。
【０００３】
しかしながらフィルタ特性は、製造に起因する偏差の影響を受ける。したがってフィルタ回路は最終テストにおいて調整される。このために測定から補正値が求められ、これによってこのフィルタの中央周波数が再調整される。例えば、これらの補正値は、システム制御を行うマイクロコントローラに持続的に記憶され、適切なデジタル−アナログ変換器の後、このフィルタに対する制御信号に加算的に重畳される。チューナーにおけるこの回路技術は「デジタルアラインメント」（Digital Alignment）と称される。
【０００４】
テレビジョン装置用の従来のチューナーは、３５Ｖまでの調整電圧を処理する。確かに現在の半導体技術ではこのような耐圧の実現は基本的に可能である。しかしながらこの半導体技術の対するこれら要求は重大である。また回路技術に対するこれらの要求はコストでもある。それはデジタル−アナログ変換器および加算器を、フルの耐圧、すなわち３５ボルトまでの耐圧に対して設計しなければならないからである。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、冒頭に述べた形式の高周波信号フィルタ装置を提供して、同じフィルタリング品質で従来よりも少ない回路技術および半導体製造技術コストしか必要としないようにすることである。
【０００６】
【課題を解決するための手段】
上記課題は、本発明により、フィルタ装置において、高周波信号を供給する端子と、制御信号を供給する端子と、周波数が制御可能な発振器と、シフト可能な通過域を有する少なくとも１つのフィルタと、補正信号を供給する装置とを有しており、前記発振器は、その共振周波数が前記制御信号に依存して制御可能であり、前記の少なくとも１つのフィルタにより、前記高周波信号がフィルタリングされ、該フィルタの通過域が、前記制御信号によって制御され、前記フィルタは容量ダイオードを含んでおり、この容量ダイオードはアノード端子およびカソード端子を有しており、カソード端子は、前記制御信号に対する端子に結合されており、前記アノード端子は、補正信号を出力する端子に結合されており、前記の補正信号を供給する装置は、補正値に対する記憶装置と、補正信号を出力する端子とを有しており、ここで当該補正信号は、前記の記憶された補正値から導出され、前記の補正値を出力する端子は、前記容量ダイオードのアノード端子およびカソード端子のうちの他方の端子に結合されており、これによってフィルタの通過域が前記補正信号にも依存して制御されることを特徴とするフィルタ装置を構成することによって解決される。
【０００７】
【発明の実施の形態】
本発明の回路装置では、補正信号は、フィルタの周波数調整を行う調整素子に供給され、調整信号と補正信号と間の減算が行なわれる。この補正信号は、逆相でフィルタの調整素子の、調整信号とは別の極に供給される。補正信号に対するダイナミックレンジが同じであれば、この補正信号に対する絶対レンジは格段に狭い。処理すべき補正信号は、補正のためだけに必要な値レンジに制限される。これにより、該当する回路部分、例えばデジタル−アナログ変換器を、補正信号の値レンジにおける耐圧に対してだけ設計することでき、もはや従来のように全調整電圧の値レンジに対して設計する必要がない。これによって有利にも回路を現在の半導体技術において低い耐圧で実現することができる。このためこのような回路の作製に対して、またこれに関連してフィルタ回路全体に対してコストが格段に有利になる。
【０００８】
フィルタ回路の周波数変更素子は有利には容量ダイオードである。この容量ダイオードの可変の容量は、これに印加される電圧によって変更される。周波数変更可能な発振器にも供給される調整信号は、そのカソード端子に供給される。補正信号は容量ダイオードのアノード端子に印加される。この容量ダイオードで降下する電圧に関連して、調整信号と補正信号とが差分として重畳される。これによって、この補正信号の絶対値は、補正に対して設けられる値レンジにだけとどまることが可能である。
【０００９】
補正信号は調整信号と同様にアナログ信号として供給される。補正信号はフィルタ回路の作製の終わりに測定によって求められる。補正信号の持続的な記憶は有利にはデジタルにマイクロコントローラの不揮発性メモリにおいて行われる。この補正信号は、フィルタ回路の動作時にデジタル−アナログ変換器によってアナログの補正信号に変換される。このようなマイクロコントローラおよび有利なデジタル−アナログ変換器は十分によく知られている。
【００１０】
全体としてこのフィルタ部は、有効信号に関して前後に接続された調整可能な複数のフィルタ、いわゆるトラッキングフィルタから実現される。アンテナから適切に適合した後、供給される入力信号は、中心周波数が調整可能な第１バンドパスフィルタに供給される。この出力側には第２バンドパスフィルタが後置接続されている。これにさらに第３結合バンドパスフィルタが続き、このバンドパスフィルタによってイメージ周波数も抑圧される。通過ないしは減衰域はシフト可能である。これらの３つのフィルタは有利には同一の制御信号によって制御される。この制御信号はまた、局部発振器の周波数を中間周波数への下方混合に対して調整するために使用される。各フィルタにはさらに、調整測定に基づいて求めた、個別の補正信号が供給される。
【００１１】
フィルタそれ自体は、直列接続されたインダクタンスとキャパシタンスとを有する信号路を１つずつ含む。周波数変更素子は、アノード端子によってこの信号路に結合されている。制御信号ならびに補正信号は、直流結合のための各抵抗を介して容量ダイオードのカソードないしはアノード端子に印加される。
【００１２】
このフィルタ回路は、有効信号をアンテナ側の受信信号から分離するために使用され、これによって引き続き、同調した受信チャンネルに相応する局部発振器信号によって中間周波数への下方混合が行なわれる。この回路の実質的な適用分野は、テレビジョン装置用チューナーの分野である。この市場分野はコストに極めて敏感であるため、本発明によって可能となるコスト的に有利なチューナー回路によって殊に経済的な利点が得られる。
【００１３】
【実施例】
以下では本発明を図に基づいて詳しく説明する。相互に対応する素子および信号には同じ参照符号が付されている。
【００１４】
図１のフィルタ回路には入力端子１が示されており、ここにアンテナから導き出された入力信号Ｉが供給される。入力信号Ｉは、第１バンドパスフィルタ２，後置接続されたバンドパスフィルタ３，ならびにこれに後置接続された結合フィルタ４において濾波される。バンドパスフィルタ２および３の間には増幅器が接続されている。結合バンドパスフィルタ４は、イメージ周波数を抑圧するためにも使用される。帯域阻止フィルタ４の出力端子４１における出力信号Ｏは下方混合器５に供給される。下方混合器５では信号Ｏが、局部発振器信号ＬＯに混合されて、中間周波数位置の出力信号Ｏ′が得られる。局部発振器信号ＬＯは、電圧制御発振器（ＶＣＯ）６によって供給される。端子７の制御信号Ｃ０は、ＶＣＯ６の周波数調整に使用される。図示した回路は、テレビジョン装置用チューナーの一部である。所望の受信チャンネルに相応して、制御信号Ｃ０によってＶＣＯ６が適切な局部発振器周波数に調整され、これにより受信チャンネルの有効信号の周波数が出力信号Ｏ′において中間周波数であるようにされる。このためにフィルタ２，３，および４の通過ないしは減衰域も同様に制御信号Ｃ０によって共通に制御されて、混合器５に、所望するチャンネルの高周波側の受信信号が選択的に供給される。
【００１５】
フィルタ２，３および４を個別回路として作製すると、製造公差の影響を受ける。フィルタ２，３，４を調整するためにこのチューナーの製造過程の終わりに、測定によって補正値を形成し、この補正値によってフィルタを微調整する。この補正値はマイクロプロセッサ８の不揮発性メモリにプログラムされる。マイクロプロセッサ８はこの回路の動作を制御する。テレビジョン信号に対する比較的広い受信領域に相応して調整信号Ｃ０は、３５ボルトまでの高さの信号レベルを有することがある。マイクロプロセッサ８にデジタルに記憶された、フィルタ２，３および４に対する補正値は、これらのフィルタにそれぞれ割り当てられたデジタル−アナログ変換器９，１０ないしは１１によって、アナログの補正信号Ｃ１，Ｃ２ないしはＣ３に変換される。デジタル−アナログ変換器９，１０および１１は、基準電位１２に接続されており、これによって信号Ｃ１，Ｃ２およびＣ３はアースに関連づけられている。補正信号Ｃ１，Ｃ２およびＣ３の絶対レベルは、補正に必要な値レンジにだけ制限される。この値レンジは、アース電位１２を含んでおり、３５ボルトまで達し得る、制御信号Ｃ０に対する調整レンジよりも格段に狭い。補正信号Ｃ１，Ｃ２およびＣ３に対するこの狭い値レンジは、これらの補正信号を、制御信号Ｃ０とは逆相でフィルタ１，２，および３の周波数を決定する素子に印加することによって得られる。このことが意味するのは、周波数を決定する素子の１つの端子に従来のように制御信号Ｃ０が供給され、これに対して各補正信号Ｃ１，Ｃ２またはＣ３が周波数を決定するこの素子の別の端子に印加されることである。これによって調整信号と補正信号との間の差分形成が、周波数を決定する素子で降下する電圧に対して得られ、この電圧によって周波数調整が行われる。
【００１６】
周波数を決定する素子の配線は、図２にバンドパスフィルタ２に対して示されている。周波数を決定する素子は容量ダイオードである。端子１における有効信号Ｉに対する信号路には結合キャパシタンス２１が含まれており、これにインダクタンス２２，２３および２４からなる星形回路が後置接続されている。２つのインダクタンス２２および２３は直列に配置されており、これに対してインダクタンス２４はアース１２に接続されている。この信号路には結合コンデンサ２５が続いており、これに容量ダイオード２６が、バンドパスフィルタ２に対する周波数を決定する素子として接続されている。容量ダイオード２６のアノード端子は、コンデンサ２５が結合されている。容量ダイオード２６のカソード端子には制御信号Ｃ０が交流結合のための抵抗２７を介して供給されている。容量ダイオード２６のカソード端子はさらにキャパシタンス３０を介してアースに接続されている。容量ダイオード２６のアノード端子において有効信号が、コイルと別の結合コンデンサとからなる直列回路２８を介してフィルタ２から出力結合されている。容量ダイオード２６のアノード端子にはさらに補正信号Ｃ１が、デカップリング抵抗２９を介して印加されている。容量ダイオード２６をこのように配線することによって補正信号Ｃ１は制御信号Ｃ０に対して逆相になる。このことは、容量ダイオード２６で降下する電圧が信号Ｃ０とＣ１の差分から得られることを意味している。調整信号Ｃ０が実践的に３５ボルトまでの値をとることがあるのに対して、信号Ｃ１の値レンジを補正に必要なレンジに制限すれば十分である。この値レンジは０ボルトを含みかつ０ボルトに近い。全体として図示のこの回路により、バンドパスフィルタの中心周波数は、信号Ｃ０によってＶＣＯ６の局部発振器信号ＬＯの周波数に相応して追従することができる。プログラムされた、固定の補正信号Ｃ１によって微調整が行われ、製造公差が調整される。
【００１７】
図３にはバンドパスフィルタ３ならびに結合バンドパスフィルタ４が対になって示されている。バンドパスフィルタ２から出力された信号は、場合によってはＭＯＳ電界効果トランジスタを有する増幅器を介して増幅され、その後、フィルタ３の入力側に供給される。バンドパスフィルタ３の容量ダイオード３３のアノード端子は、第１および第２結合コンデンサ３４，３８を介してフィルタ３の入力側に接続されている。バンドパスフィルタ２に相応してバンドパスフィルタ３でも容量ダイオード３３のカソード端子にデカップリング抵抗３２を介して調整信号Ｃ０が供給される。容量ダイオード３３のカソード端子はさらにキャパシタンス４０を介してアースに接続されている。容量ダイオード３３のアノード端子にはデカップリング抵抗３１を介して補正信号Ｃ２が印加される。３つのインダクタンス３５，３６および３７からなる星形回路を介して有効信号がバンドパスフィルタ３から出力結合される。バンドパスフィルタ４の周波数変更素子を形成する容量ダイオード４４は、結合コンデンサ４５を介してインダクタンス３７に接続されている。イメージ周波数に対する阻止は、バンドパスフィルタ４，３をキャパシタンス３９を介して結合することによって得られる。このキャパシタンス３９は、インダクタンス３７とキャパシタンス４５との間のノードと、フィルタ３との間に接続されている。ここでは制御信号Ｃ０も、デカップリング抵抗４２を介して容量ダイオード４４のカソード端子に印加される。補正信号Ｃ３はデカップリング抵抗４１を介して容量ダイオード４４のアノード端子に導かれる。出力信号Ｏは、容量ダイオード４４のアノードにおける端子４１を介して取り出すことができる。容量ダイオード４４のカソード端子はコンデンサ４３を介してアースに接続されている。容量ダイオード３３および４４のカソード側の制御信号Ｃ０に関連して、それぞれ配属された補正信号Ｃ２ないしはＣ３が逆相に発生する。それはこの信号が、容量ダイオード３３およい４４の各アノード端子に供給されるからである。したがって補正信号Ｃ２およびＣ３は信号レベルは低く、このレベルは、この制御信号Ｃ０に対して設定される、３５ボルトまでの最大レベルをはるかに下回る。
【００１８】
本発明のフィルタ回路によって、補正信号Ｃ１，Ｃ２およびＣ３を供給する回路部分、例えばデジタル−アナログ変換器９，１０および１１を、低い電圧レンジに対する現在の半導体製造技術で作製することが可能である。
【図面の簡単な説明】
【図１】本発明のフィルタ回路を適用したテレビジョン装置用チューナーの部分図である。
【図２】重要な素子だけが示された、本発明のフィルタ回路に適用される第１バンドパスフィルタの詳細回路図である。
【図３】重要な素子だけが示された、本発明のフィルタ回路に適用される第２バンドパスフィルタならびに第３結合バンドパスフィルタの詳細回路図である。
【符号の説明】
１  入力端子
２  第１バンドパスフィルタ
３  第２バンドパスフィルタ
４  結合バンドパスフィルタ
５  下方混合器
６  電圧制御発振器
７  端子
８  マイクロプロセッサ
９−１１  デジタル−アナログ変換器
１２  基準電位
２１  結合キャパシタンス
２２−２４  インダクタンス
２５  結合コンデンサ
２６  容量ダイオード
２７  抵抗
２８  直列回路
２９  抵抗
３１，３２  デカップリング抵抗
３３  容量ダイオード
３４，３８  結合コンデンサ
４０  キャパシタンス
４１  出力端子
４４  容量ダイオード
４５  結合コンデンサ
Ｉ  入力信号
ＬＯ  局部発振器信号
Ｃ０  制御信号
Ｃ１，Ｃ２，Ｃ３  補正信号
Ｏ  出力信号
【図１】
0003710715.tif 000002
【図２】
0003710715.tif 000003
【図３】
0003710715.tif 000004