(57)【特許請求の範囲】
【請求項１】
特定周波数の出力信号を発生する信号発生部と、該信号発生部の出力信号の周波数が前記特定周波数を含む予め定めた正常周波数範囲か否かを監視し、正常範囲の時に論理値１の正常判定信号を発生し、正常範囲外の時に論理値０の異常判定信号を発生する周波数監視部とを備え、
前記周波数監視部が、前記信号発生部の出力信号をレベル検定して論理値１，０の２値の論理信号に変換して出力するレベル検定・変換回路と、該レベル検定・変換回路の論理値１の論理信号を所定の遅れ時間遅延させるオン・ディレー回路と、該オン・ディレー回路の論理値０の論理信号を所定の遅れ時間遅延させるオフ・ディレー回路とを備え、
前記オン・ディレー回路の遅延時間を、前記正常周波数範囲の上限周波数における前記レベル検定・変換回路の論理値１の継続時間より長く設定し、
前記オフ・ディレー回路の遅延時間を、前記正常周波数範囲の下限周波数における前記オン・ディレー回路の論理値０の継続時間より短く設定し、
前記オフ・ディレー回路からの論理値１の出力を前記正常判定信号とし、論理値０の出力を前記異常判定信号とする構成としたことを特徴とする信号発生回路。
【請求項２】
前記信号発生部は、一定の原発振周波数信号を発生する発振回路と、該発振回路から出力される前記原発振周波数信号を分周して前記特定周波数信号を発生する分周回路とを備えて構成した請求項１記載の信号発生回路。
【請求項３】
前記分周回路が、バイナリカウンタで構成された請求項２記載の信号発生回路。
【請求項４】
前記分周回路が、プリセット可能カウンタで構成された請求項２記載の信号発生回路。
【請求項５】
前記分周回路が、バイナリカウンタとプリセット可能カウンタを組み合わせて構成された請求項２記載の信号発生回路。
【請求項６】
前記レベル検定・変換回路が、前記信号発生部の出力信号をフォトカプラを介してレベル検定・変換する構成である請求項１〜５のいずれか１つに記載の信号発生回路。
【請求項７】
互いに対面する複数の投光素子及び受光素子を周期的に順次駆動走査し、前記受光素子の受信信号の有無に基づいて障害物の検出を行う構成の多光軸光線式センサに適用する請求項１〜６のいずれか１つに記載の信号発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特定の周波数信号を出力する信号発生回路に関し、特に、出力信号の周波数異常の検出機能を備える信号発生回路に関する。
【０００２】
【従来の技術】
特定の周波数信号を発生する信号発生回路は多くの装置で用いられている。かかる信号発生回路としては、例えば、水晶発振子等による高精度の原発振周波数信号（高周波信号）を分周回路で分周して所望の周波数の信号を得る場合があり、分周回路はバイナリカウンタやその一種であるプリセット可能カウンタで構成されることがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、バイナリカウンタでの１／２分周コンポーネント（フリップフロツプ等）の入出力短絡故障やプリセット可能カウンタでのプリセット誤り等が起こると、出力信号周波数は正常時の周波数と異なってしまう場合がある。特に、作業者の安全を確保するための安全装置において、信号発生回路にこのような周波数異常の故障が発生した場合、安全性能が低下しまうという問題を生じる。
【０００４】
本発明は上記の事情に鑑みてなされたもので、出力信号の周波数の正常／異常を常時監視し、周波数異常が発生した時にこれを検出できる信号発生回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
このため、請求項１記載の本発明では、特定周波数の出力信号を発生する信号発生部と、該信号発生部の出力信号の周波数が前記特定周波数を含む予め定めた正常周波数範囲か否かを監視し、正常範囲の時に論理値１の正常判定信号を発生し、正常範囲外の時に論理値０の異常判定信号を発生する周波数監視部とを備え、前記周波数監視部が、前記信号発生部の出力信号をレベル検定して論理値１，０の２値の論理信号に変換して出力するレベル検定・変換回路と、該レベル検定・変換回路の論理値１の論理信号を所定の遅れ時間遅延させるオン・ディレー回路と、該オン・ディレー回路の論理値０の論理信号を所定の遅れ時間遅延させるオフ・ディレー回路とを備え、前記オン・ディレー回路の遅延時間を、前記正常周波数範囲の上限周波数における前記レベル検定・変換回路の論理値１の継続時間より長く設定し、前記オフ・ディレー回路の遅延時間を、前記正常周波数範囲の下限周波数における前記オン・ディレー回路の論理値０の継続時間より短く設定し、前記オフ・ディレー回路からの論理値１の出力を前記正常判定信号とし、論理値０の出力を前記異常判定信号とする構成とした。
【０００６】
かかる構成では、信号発生部から発生する出力信号の周波数が正常か否かを周波数監視部で監視する。周波数監視部に入力した信号発生部の出力信号は、レベル検定・変換回路で論理値１，０の２値の論理信号に変換される。そして、信号発生部の出力信号の周波数が正常範囲内の時のみオン・ディレー回路を介してオフ・ディレー回路から論理値１の出力信号が発生可能となり、オフ・ディレー回路から正常判定信号が発生する。一方、信号発生部の出力信号の周波数が増大してレベル検定・変換回路の出力信号の論理値１の継続時間が所定の時間より短い時には、オン・ディレー回路の出力が論理値１とならず、オフ・ディレー回路の出力は論理値０の異常判定信号となり、信号発生部の出力信号の周波数が低下してレベル検定・変換回路の出力信号の論理値０の継続時間が所定の時間より長い時には、オフ・ディレー回路の出力は論理値０の異常判定信号となる。
【０００７】
請求項２記載の発明では、信号発生部が、一定の原発振周波数信号を発生する発振回路と、該発振回路から出力される前記原発振周波数信号を分周して前記特定周波数信号を発生する分周回路とを備える構成である。
請求項３記載の発明では、前記分周回路が、バイナリカウンタである。
また、請求項４記載の発明のように、前記分周回路が、プリセット可能カウンタであってもよい。
【０００８】
また、請求項５記載の発明のように、前記分周回路が、バイナリカウンタとプリセット可能カウンタを組み合わせて構成されてもよい。
【００１２】
請求項６記載の発明では、前記レベル検定・変換回路が、前記信号発生部の出力信号をフォトカプラを介してレベル検定・変換する構成とした。
かかる構成では、フォトカプラは、入力信号の周波数があまり高周波になるとスイッチング動作が追従できない。従って、信号発生部の出力信号周波数が、フォトカプラが追従できないような高周波になると、レベル検定・変換回路の出力信号が周波数零の一定信号になり、周波数異常検出がより確実にできる。
【００１３】
請求項７記載の発明では、互いに対面する複数の投光素子及び受光素子を周期的に順次駆動走査し、前記受光素子の受信信号の有無に基づいて障害物の検出を行う構成の多光軸光線式センサに適用するようにした。
【００１４】
【発明の実施の形態】
以下に、本発明の実施形態を図面に基づいて説明する。
図１において、信号発生回路１は、一定周波数の出力信号ＳＧを発生する信号発生部２と、この信号発生部２からの出力信号ＳＧを入力し、出力信号ＳＧの周波数が予め定めた所定周波数範囲内（正常範囲内）にあるか否かを判定する周波数監視部３とを備えて構成される。周波数監視部３は、信号発生部２の出力信号ＳＧの周波数が所定範囲内である時にはその判定出力信号ＳＩ＝１（論理値１）となり、出力信号ＳＧが所定範囲外である時にはＳＩ＝０（論理値０）となり、信号発生部２の出力信号ＳＧの周波数異常を検出することができ、もって、出力信号ＳＧの周波数を正常範囲外とするような障害（例えば、信号発生部２の故障や内部設定誤り等）が生じていることを検出できる。
【００１５】
尚、信号発生部２から出力される信号が２つ以上ある場合には、それらのいずれか一つを監視するか、又は、複数の出力信号を信号数に対応する周波数監視部を設けてそれぞれの監視部で監視する構成とすればよい。周波数監視部で受信し監視する信号は、例えば、
１）信号発生部から出力される信号の内、実際に使用される信号。
【００１６】
２）想定される回路故障等により周波数異常が現れる信号。
等が考えられる。
また、周波数監視部に、「出力信号ＳＧの周波数が正常範囲外であるにも拘わらず、周波数監視部の故障等で誤って判定信号ＳＩ＝1 を出力することがない」特性を持たせることでフェールセーフに信号発生回路の周波数監視をすることが出来る。
【００１７】
参考までに、信号発生部２の出力信号ＳＧの周波数を監視する方法として、周波数検定機能（周波数の窓）を周波数監視部３が持ち、出力信号ＳＧの周波数を直接検定し、出力信号ＳＧの周波数が正常範囲である時には判定信号ＳＩ＝１を生成し、正常範囲外である時には判定信号ＳＩ＝０にする方法がある。
参考例として、図２に、かかる監視方法による周波数監視部の例を示す。
【００１８】
図２において、周波数監視部３は、帯域通過フイルタ（以下、ＢＰＦとする）１１と、該ＢＰＦ１１からの出力信号のレベル検定を行うレベル検定回路１２とを備えて構成される。
前記ＢＰＦ１１は、中心周波数を図１に示す信号発生部２の出力信号ＳＧの正常時周波数（ここでは、ｆｓとする）に設定してあり、出力信号ＳＧの周波数がｆｓ（即ち、正常時）ならばＢＰＦ１１の出力信号ＳＦは略出力信号ＳＧと同じ周波数となる。また、信号発生部２の故障等で出力信号ＳＧの周波数がΔｆｓ以上変化するものとすると、出力信号ＳＧの周波数がΔｆｓ変化した時に整流回路１３の直流信号ＳＷが後述するレベル検定器１４の下限閾値ＶL 未満となるべく出力信号ＳＦの減衰量が所定以上となるように周波数特性が定められる。例えば、出力信号ＳＧの周波数がｆｓ（正常時）の時の整流回路１３の直流信号ＳＷのレべルと下限閾値ＶL との差が６d Ｂである場合に、出力信号ＳＧの周波数がｆｓ＋Δｆｓの時のＢＰＦ１１の減衰量が６ｄＢより大きくなるようにＢＰＦの周波数特性を設定しておけばよい。
【００１９】
レベル検定回路１２は、整流回路１３とレべル検定器１４を備える。整流回路１３は、２つのコンデンサＣ１，Ｃ２と２つのダイオードＤ１，Ｄ２で構成された倍電圧整流回路であり、ＢＰＦ１１の出力信号ＳＦを倍電圧整流しその整流出力に電源電圧ＶCCが重畳した直流信号ＳＷを発生する。レベル検定器１４は、少なくとも下限の閾値ＶL （ＶL ＞Vcc ）を有しており、直流信号ＳＷのレベルが前記下限閾値ＶL より大きい時にＳＩが論理値１となり、直流信号ＳＷのレベルが前記下限閾値ＶL 未満である時にＳI が論理値０となる。前記下限の閾値ＶL は、出力信号ＳＧが正常範囲の周波数の時のＢＰＦ１１の出力信号ＳＦに基づいて整流回路１３から発生する直流信号ＳＷが閾値ＶL を上回るよう設定される。
【００２０】
次に、図２の周波数監視部３の動作を説明する。
信号発生部２が正常で所定周波数の出力信号ＳＧが発生している時は、ＢＰＦ１１の出力信号ＳＦの周波数が略出力信号ＳＧと同じであり、整流回路１３からの直流信号ＳＷのレベルが、レベル検定器１４の下限閾値ＶL より高く、出力信号ＳＩ＝１となり、出力信号ＳＧの周波数が正常であることを示す。一方、信号発生部２の故障等で出力信号ＳＧの周波数がΔｆｓ以上変化した時は、ＢＰＦ１１の出力信号ＳＦが所定以上減衰するので、整流回路１３の直流信号ＳＷのレベルがレベル検定器１４の下限閾値ＶL 未満となって出力信号ＳＩ＝０となり、出力信号ＳＧが異常であることが検出できる。
【００２１】
図２の周波数監視部３をフェールセーフな構成とするには、ＢＰＦ１１は「ＢＰＦ１１に故障等が生じても、入力信号が正常範囲外周波数である時には少なくともレベル検定器１４が出力信号ＳＩ＝0 を生成する程度にＢＰＦ１１の減衰量は確保される」特性を有し、レベル検定器１４は「回路故障等が生じた時に、直流信号ＳＷが下限閾値未満であるにも拘わらず誤ってＳＩ＝1 を生成しない」特性を有しておればよい。
【００２２】
このようなフェールセーフ特性を有するレベル検定器としては、例えば、「Safety Control of Power Press by Using Fail-Safe Multiple-Valued Logic」（IEICE Trans. Inf. ＆ Sust.，Vol.E76-D, No.5 May l993）、「LSI Implementation and Safety Verification Of Window Comparator Used in Fale-Safe Multiple-Valued Logic Operations」(IEICE Trans. Electron., Vo1.E76−C, No.3 March 1993)、「フェールセーフ・ウィンドウコンパレータ／ＡＮＤゲートの開発とその応用」（平成３年電気学会産業応用部門全国大会）、Ｕ．Ｓ．Ｐａｔｅｎｔ４，６６１，８８０号明細書、Ｕ．Ｓ．Ｐａｔｅｎｔ５，０２７，１１４号明細書、特公平１−２３００６号公報及び特開平４−３６６６１号公報等で既に公知のフェールセーフ・ウィンドウコンパレータを用いて構成することが出来る。このようなフェールセーフ・ウインドウ・コンパレータの具体的な回路構成例を図３に示す。ただし、図３はフェールセーフ・ウィンドウコンパレータを２段接続したＡＮＤゲートの構成となっている。
【００２３】
図３において、フェールセーフ・ウィンドウコンパレータは、抵抗Ｒ１１〜Ｒ２８と、トランジスタＴｒ１１〜Ｔｒ１７と、整流回路２０３とを備える。Ｖａ，Ｖｂは入力端子、ＶCCはウィンドウコンパレータの電源電位である。図中、一点鎖線で囲った部分は、トランジスタＴｒ１１〜Ｔｒ１３とトランジスタＴｒ１５〜Ｔｒ１７を用いた直結の直流増幅回路２０１，２０２を構成している。トランジスタＴｒ１４は位相反転回路（インバータ）を構成しており、直流増幅回路２０１の出力信号の反転増幅機能を持つ。図３の回路は、直流増幅回路２０１が直流増幅回路２０２にトランジスタＴｒ１４を介して直結され、また、直流増幅回路２０２の出力信号は抵抗Ｒ28を介して直流増幅回路２０１に直結されており、帰還発振器を構成している。
【００２４】
図３の回路が発振するための条件は、入力端子Ｖａの入力電位をＶ10、入力端子Ｖｂの入力電位をＶ20とすれば、次式で定まる。
入力端子Ｖａについて、
（ｒ11＋ｒ12＋ｒ13) ＶCC／ｒ13≦Ｖ10≦（ｒ16＋ｒ17) ＶCC／ｒ17・・・  （１）
入力端子Ｖｂについて、
（ｒ21＋ｒ22＋ｒ23) ＶCC／ｒ23≦Ｖ20≦（ｒ26＋ｒ27) ＶCC／ｒ27・・・  （２）
上の２つの式で、ｒ11〜ｒ27は各抵抗の抵抗値を示す。
【００２５】
（１）式で、（ｒ11＋ｒ12＋ｒ13) ＶCC／ｒ13は入力端子Ｖａの下限の閾値を表し、（ｒ16＋ｒ17) ＶCC／ｒ17は入力端子Ｖａの上限の閾値を表す。同様に、（２）式で、（ｒ21＋ｒ22＋ｒ23) ＶCC／ｒ23は入力端子Ｖｂの下限の閾値を表し、（ｒ26＋ｒ27) ＶCC／ｒ27は入力端子Ｖｂの上限の閾値を表す。入力端子Ｖａが（１）式を満たす範囲の入力レベルＶ10であり、且つ、入力端子Ｖｂが（２）式を満たす範囲の入力レベルＶ20である時、図３の回路は発振して端子Ｕｆに交流の出力信号を生じ、整流回路２０３で整流されて直流の出力信号となる。
【００２６】
また、図３の回路は、入力端子Ｖａ，Ｖｂに各々（１）式と（２）式を満たす直流の入力電圧が供給された時、初めて発振して交流の出力信号を生成できるので、ＡＮＤゲートの機能を持つ。しかも、入力端子ＶａとＶｂのいずれもがウィンドウコンパレータの機能を持つので、２入力ウインドコンパレータ／ＡＮＤゲートと呼ばれる。そして、図３の回路は、回路を構成するトランジスタと抵抗に短絡若しくは断線の故障が起こった時に発振できない特性を有し、また、回路要素が故障しても、入力端子Ｖａ，Ｖｂの両方に（１）式と（２）式で定める入力電圧が供給されない限り発振できない特性を持つ。このため、図３の回路はフェールセーフなウィンドウコンパレータ／ＡＮＤゲートと呼ばれる。図３の回路の入力端子Ｖａ，Ｖｂを互いに接続して共通の入力端子Ｖｃとすれば、図２のレベル検定器１４となり、出力信号ＳＩは整流回路２０３で整流された出力として発生する。
【００２７】
次に、本発明の信号発生回路の周波数監視部について説明する。
信号発生部２の出力信号ＳＧの周波数を監視する方法のもう１つは、出力信号ＳＧの論理値１及び／又は論理値０の継続時間を計時する機能（時間の窓）を周波数監視部が持ち、出力信号ＳＧの周波数が変化した場合の論理値１及び／又は論理値０の継続時間変化（周期の変化に対応する）から周波数の正常／異常を判定する方法である。
【００２８】
図４に、時間の窓を持って出力信号ＳＧの周波数監視をする本発明の周波数監視部の実施形態を示す。
図４において、本実施形態の周波数監視部３は、レベル検定・変換回路２１と、該レベル検定・変換回路２１の出力信号ＳＮが立ち上がってから予め設定した遅れ時間Ｔon遅れて出力信号ＳＴを発生するオン・ディレー回路２２と、オン・ディレー回路２２の出力信号ＳＴが立ち下がってから予め設定した遅れ時間Ｔoff 遅れて出力信号ＳＩが立ち下がるオフ・ディレー回路２３とを備える。
【００２９】
前記レベル検定・変換回路２１は、抵抗Ｒ１〜Ｒ３と、トランジスタＴｒ1 と、コンデンサＣ３と、ダイオードＤ３とを備え、出力信号ＳＧを閾値でレベル検定し論理値１，０の２値信号に変換した出力信号ＳＮを生成する。レベル検定・変換回路２１の閾値はトランジスタＴｒ１のべ−ス入力において約０．６Ｖ（トランジスタＴｒ１のべ一スーエミッタ間電圧）であり、この閾値より大きい時には出力信号ＳＮ＝０（略電源電圧ＶCC）であり、小さい時には出力信号ＳＮ＝１（＞ＶCC）となる。オフ・ディレー回路２３は、ダイオードＤ４、コンデンサＣ４及びレベル検定器２４を備えて構成され、レベル検定器２４から出力信号ＳＩが発生する。
【００３０】
次に、図４の周波数監視部３の動作を図５及び図６のタイムチャートを参照しながら説明する。
まず、信号発生部２からの出力信号ＳＧの周波数が正常である場合について、図５に従って説明する。
信号発生部２の出力信号ＳＧがレベル検定・変換回路２１に入力すると、出力信号ＳＧの変化に対応してトランジスタＴｒ１がオン／オフし、レベル検定・変換回路２１で論理値０／１の出力信号ＳＮに変換される。即ち、出力信号ＳＧが高レベルでトランジスタＴｒ１のベース入力が前記閾値（０．６Ｖ）より高い時にはトランジスタＴｒ１がオンし、出力信号ＳＮが論理値０となり、出力信号ＳＧが低レベルでトランジスタＴｒ１のベース入力が閾値（０．６Ｖ）より低い時にはトランジスタＴｒ１がオフし、出力信号ＳＮが論理値１となる。尚、レべル検定・変換回路２１のコンデンサＣ３は、出力信号ＳＧの周波数正常時には出力信号ＳＧの信号波形を略出力信号ＳＮとして再生できる程度に大容量であるとする。
【００３１】
出力信号ＳＮ＝１がオン・ディレー回路２２に入力すると、出力信号ＳＮ＝1 となってから遅れ時間Ｔon後に、オン・ディレー回路２２の出力信号ＳＴが論理値１となり、出力信号ＳＮ＝０になると即時に出力信号ＳＴ＝０になる。従って、出力信号ＳＴは図５に示すように、論理値１，０を周期的に繰り返す。この出力信号ＳＴは、オフ・ディレー回路２３に入力される。出力信号ＳＴ＝1 がオフ・ディレー回路２３に入力すると、ダイオードＤ４を介してコンデンサＣ４は充電されて信号ＳＹが直ちに高レベル（論理値１）になる。レベル検定器２４は、少なくとも下限閾値ＶTHを有しており、信号ＳＹのレベルが前記閾値ＶTHより高い時に、その出力信号ＳＩ＝１を生成する。オフ・ディレー回路２３は、予め設定された遅れ時間Ｔoff を有しており、オン・ディレー回路２２の出力信号ＳＴが１から０になって後、遅れ時間Ｔoff の間は信号ＳＹ＝１を保持する。具体的には、オン・ディレー回路２２の出力信号ＳＴがＳＴ＝0 になると、コンデンサＣ４に蓄えられた電荷は、コンデンサＣ４とレべル検定器２４の入力抵抗で定まる時定数で放電し、信号ＳＹの電位は徐々に低下し、遅れ時間Ｔoff 後に閾値ＶTH未満のレベルとなる。そして、出力信号ＳＧの周波数が正常の場合には、信号ＳＹの電位がレべル検定器２４の下限閾値ＶTH未満になる前に、再度オン・ディレー回路２２の出力ＳＴがＳＴ＝１になるので、レベル検定器２４の出力信号ＳＩは論理値１を連続的に出力する。
【００３２】
次に、信号発生部２からの出力信号ＳＧの周波数が異常の場合について、図６に従って説明する。
図６は、出力信号ＳＧの周波数が正常時より低下した場合を示している。この場合、出力信号ＳＧの高／低レベルの継続時間は正常時より長くなる。当然、レベル検定・変換回路２１の出力信号ＳＮの論理値１／０の継続時間も正常時より長くなるので、図６に示すように、オン・ディレー回路２２の出力信号ＳＴの論理値０の継続時間が長くなる。この時のオン・ディレー回路２２の出力信号ＳＴの論理値０の継続時間より、オフ・ディレー回路の遅れ時間Ｔoffを短く設定しておけば、信号ＳＹのレベルが、オン・ディレー回路２２の出力信号ＳＴが再度論理値１になる前にレベル検定器２４の下限閾値ＶTH未満になり、レベル検定器２４の出力信号ＳＩが論理値０となる。このため、出力信号ＳＩは周期的に論理値０となり、信号発生部２の出力信号ＳＧの周波数異常を検出できる。
【００３３】
尚、レベル検定・変換回路２１の出力信号ＳＮ＝１は、トランジスタＴｒ１のコレクタ電位の立ち上がりをコンデンサＣ３で微分して生成しており、出力信号ＳＮの電位はコンデンサＣ３とオン・ディレー回路２２の入力抵抗で定まる時定数で徐々に低下している。従って、出力信号ＳＮ＝１の継続時間が正常時より長くなった場合に、図６の点線で示すように途中で出力信号ＳＮが論理値０に相当する電位となるようにコンデンサＣ３の容量を設定しておけば、オン・ディレー回路２２の出力信号ＳＴの論理値０の継続時間が更に長くなり、より容易に信号ＳＹ＝０を生成することができ、レベル検定器２４の出力信号ＳＩを、出力信号ＳＧの周波数異常を示すＳＩ＝0 とすることができる。
【００３４】
また、図示しないが、信号発生部２の出力信号ＳＧの周波数が正常時より増加した場合は、出力信号ＳＧの高／低レベルの継続時間は正常時より短くなる。従って、レベル検定・変換回路２１の出力信号ＳＮの論理値１／０の継続時間も正常時より短くなり、オン・ディレー回路２２の遅れ時間Ｔonをこの時の出力信号ＳＮ＝１の継続時間よりも長くしておけば、オン・ディレー回路２２の出力信号ＳＴ＝１は生成されず、レベル検定器２４の出力信号ＳＩ＝０となる。
【００３５】
以上のように、図４の周波数監視部３では、オン・ディレー回路２２の遅れ時間Ｔonとオフ・ディレー回路２３の遅れ時間Ｔoff を、出力信号ＳＧの周波数の正常範囲（言い換えれば、出力信号ＳＧの単位周期の正常時間範囲）に対応させて適正に設定することで、信号発生部２の出力信号ＳＧの周波数の正常／異常を判別することができる。
【００３６】
図４の実施形態では、信号発生部２の出力信号ＳＧの論理値０の継続時間が短くなったことで出力信号ＳＧの周波数が増大したこと（周期が短くなったこと）を検出し、論理値１の継続時間が長くなったことで出力信号ＳＧの周波数が低下したこと（周期が長くなったこと）を検出している。出力信号ＳＧの周波数の増大を出力信号ＳＧの論理値１の継続時間が短くなったことで検出し、出力信号ＳＧの周波数の低下を出力信号ＳＧの論理値０の継続時間が長くなったことで検出するには、レべル検定・変換回路２１にインバータを一段追加すればよい。具体的には、例えば、図４のトランジスタＴｒ１のコレクタ出力とコンデンサＣ３の信号経路にインバータを挿入すればよい。また、図７のように構成してもよい。
【００３７】
図７は、出力信号ＳＧの周波数の増大を出力信号ＳＧの論理値１の継続時間が短くなったことで検出し、出力信号ＳＧの周波数の低下を出力信号ＳＧの論理値０の継続時間が長くなったことで検出するよう、フォトカプラＰＣを用いてレベル検定・変換回路２１′を構成してある。即ち、フォトカプラＰＣのフォトダイオードＰＤに抵抗Ｒ４を介して出力信号ＳＧを供給し、フォトトランジスタＰＴのエミッタ出力をコンデンサＣ３に供給する構成とする。図中、Ｒ５は抵抗である。尚、図４と同一部分には同一符号を付して説明を省略する。
【００３８】
図７の周波数監視部３では、出力信号ＳＧ＝１である時には、フォトカプラＰＣのフォトダイオードＰＤに電流が流れて発光し、フォトトランジスタＰＴがオンするので、レベル検定・変換回路２１′の出力信号ＳＮは論理値１になる。出力信号ＳＧが論理値０（略ＧＮＤレべル）であると、フォトダイオードＰＤに電流が流れずフォトトランジスタＰＴがオフして出力信号ＳＮが論理値０になる。
【００３９】
本実施形態の周波数監視部３のように、フォトカプラを用いた場合、出力信号ＳＧの周波数が増大するとレベル検定・変換回路２１′の出力信号ＳＮが論理値０になる利点がある。即ち、出力信号ＳＧが正常周波数よりも周波数が増大して高周波信号になると、フォトカプラＰＣがスイッチングできなくなり、フォトトランジスタＰＴは常時オンしてフォトトランジスタＰＴのエミッタ電位は常時略ＶCCの一定電位になる。つまり、フォトカプラＰＣの出力信号の周波数は零となる。レベル検定・変換回路２１′の出力信号ＳＮは、前述と同様にフォトトランジスタＰＴのエミッタ電位の変化をコンデンサＣ３で微分して生成するので、エミッタ電位が一定の場合には出力信号ＳＮのレベルは低下しＳＮ＝０になる。従って、出力信号ＳＧの周波数が、フォトカプラＰＣが追従動作できないような高周波時には、オン・ディレー回路２２の働きを補完する利点がある。尚、図７の回路において、フォトトランジスタＰＴと抵抗Ｒ５を入れ換えると、図４と同様のレベル変換（即ち、ＳＧ＝１をＳＮ＝０，ＳＧ＝０をＳＮ＝１に変換）する構成となるのは明らかである。
【００４０】
尚、図７の周波数監視部３の動作は、信号発生部２の出力信号ＳＧ＝１をレベル検定・変換回路２１′の出力信号ＳＮ＝１に、前記出力信号ＳＧ＝０を前記出力信号ＳＮ＝０に変換する以外は、図５の動作タイムチャートで示される通りであり、説明を省略する。また、コンデンサＣ３の容量を調節することで出力信号ＳＧ＝０の継続時間増加をより容易に検出できることは図４の回路と同様である。
【００４１】
ところで、信号発生部２の出力信号ＳＧの周波数の増大／低下を、出力信号ＳＧの論理値１／０両方の継続時間をそれぞれ監視して検出するには、図４と図７の各周波数監視部にそれぞれ出力信号ＳＧを入力し、それぞれから出力される判定信号ＳＩの論理値から出力信号ＳＧの周波数の正常／異常を検出するよう構成すればよい。尚、図７の監視部の代わりに図４のレベル検定・変換回路２１にインバータを追加する構成の周波数監視部を用いてもよい。
【００４２】
尚、図４及び図７の各監視部をフェールセーフとするには、オン・ディレー回路２２は「故障等により、遅れ時間Ｔonが予め設定された値より短くなることがない」特性を持てばよい。このようなフェールセーフなオン・ディレー回路として、例えば、前述の「フェールセーフ・ウィンドウコンパレータ／ＡＮＤゲートの開発とその応用」（平成３年電気学会産業応用部門全国大会）や特開平７−２２９３２号公報、国際公開ＷＯ９４／２３４９６等で公知のフェールセーフ・オン・ディレー回路を用いることが出来る。
【００４３】
かかるフェールセーフなオン・ディレー回路の具体的な構成例を図８に示す。図８において、このオン・ディレー回路３００は、信号入力端子Ｕｙに信号が印加されてから所定の遅延時間を持ってＰＵＴ（プログラマブル・ユニジャンクション・トランジスタ）を導通させて発振パルスを発生するＰＵＴ発振回路３０１と、ＰＵＴ発振回路３０１の出力信号を電源電位ＶCC以下の変化に変換して位相反転させるレベル変換回路３０２と、入力端子Ａ，Ｂに共に電源電位ＶCCより高いレベルの信号が入力した時に論理値１の出力を発生する前述したフェールセーフな２入力ウィンドウコンパレータＷＣ、該ウィンドウコンパレータＷＣの図３の端子Ｕｆの交流出力を整流する整流回路３０３及びこの整流回路３０３の出力信号を入力端子Ｂ側に帰還する帰還抵抗Ｒｆで構成した自己保持回路とを備えて構成される。
【００４４】
前記ＰＵＴ発振回路３０１は、ＰＵＴと、抵抗Ｒ３１〜Ｒ３４と、コンデンサＣ３１とで構成される。レベル変換回路３０２は、抵抗Ｒ３５〜Ｒ３７及びトランジスタＴｒ３１で構成される。また、コンデンサＣ３２とダイオードＤ３１は、レベル変換回路３０２からの信号の立ち上がりの微分信号を生成してウィンドウコンパレータＷＣの入力端子Ｂに入力させるためのものである。
【００４５】
このオン・ディレー回路３００の動作を簡単に説明する。
電源電位ＶCCより高いレベルの入力信号（図４及び図７中の信号ＳＮが相当する）が端子Ｕｙに供給されると、この信号は、ウィンドウコンパレータＷＣの一方の入力端子Ａに入力されると共に、ＰＵＴ発振回路３０１の抵抗Ｒ３１の抵抗値とコンデンサＣ３１の静電容量で決まる時定数と抵抗Ｒ３２と抵抗Ｒ３３の入力電圧に対する分圧比とで定まる遅延時間（図５及び図６のＴonに相当する) 後に、ＰＵＴが導通して発振出力が発生する。この発振出力は、レベル変換回路３０２のトランジスタＴｒ３１で位相反転され、この位相反転信号の立ち上がりの微分信号が、ウィンドウコンパレータＷＣの他方の入力端子Ｂに入力される。微分信号がウィンドウコンパレータＷＣに入力されると、ウィンドウコンパレータＷＣは発振し、この発振の出力信号は整流回路３０３で整流されて帰還抵抗Ｒｆを介して入力端子Ｂに帰還される。このため、位相反転信号の立ち上がりの微分信号が消滅しても、入力端子Ｂの入力を自己保持してウィンドウコンパレータＷＣは、入力信号ｙのレベルが入力端子Ａの下限閾値以下になるまでは発振し続ける。そして、オン・ディレー回路３００の出力として、図３の整流回路２０３の整流出力を用いることで、図４及び図７の監視部における出力信号ＳＴを得ることができる。
【００４６】
かかるオン・ディレー回路３００によれば、ＰＵＴ発振回路３０１において、例えば抵抗Ｒ３１〜Ｒ３３に断線故障が起こっても、コンデンサＣ３１に断線若しくは短絡の故障が起こっても、ＰＵＴの３つの電極端子Ａ（アノード端子），Ｋ（カソード端子），Ｇ（ゲート端子）の断線若しくは電極間の短絡の故障が起こっても、ＰＵＴ発振回路３０１から発振出力は発生しない。尚、抵抗Ｒ３４は発振出力のパルス幅をコンデンサＣ３１と共に定めており、抵抗Ｒ３４に断線故障が起こった場合、発振出力のパルス幅が延長されるので、このオン・ディレー回路３００の遅延時間が少し延長されることになる。しかし、遅延時間が延長される側は安全側であり何ら問題はない。
【００４７】
レベル変換回路３０２は、電源電位ＶCCより高いレベルのパルスで発生する発振出力を、電源電位ＶCCの枠内で変化させる目的をもっている。ＰＵＴの発振出力を、ダイオードを介してウィンドウコンパレータＷＣの入力端子Ｂに直接導いてオン・ディレー回路を構成すれば、レベル変換回路１２を省略できる。しかし、この構成とした場合、抵抗Ｒ３３に断線故障が生じて、更に、ゲート端子Ｇとカソード端子Ｋの間に短絡故障が生じると、ＰＵＴ発振回路３０１に入力信号が入力された時、この入力信号がウィンドウコンパレータＷＣの両入力端子Ａ，Ｂに直接入力されることになり、遅延時間が生じないうちにウィンドウコンパレータＷＣが発振してしまう虞れが生じる。これを防ぐために、レベル変換回路３０２を設け、ＰＵＴ発振回路の発振出力をレベル変換回路３０２によって一度電源電位ＶCCの枠内の信号に変換し、改めて変換後の信号をコンデンサＣ３２とダイオードＤ３１を用いて電源電位ＶCCに重畳させてウィンドウコンパレータＷＣの入力端子Ｂに入力するようにしている。
【００４８】
次に、信号発生部２が、バイナリカウンタやプリセット可能カウンタで構成した分周回路を用いた構成の場合における、周波数監視部の有効性について説明する。
図９は、信号発生部２を、周波数ｆo の信号ＰＧＳを出力する発振回路３１と、発振回路３１からの出力信号ＰＧＳを受信して分周し所定の周波数信号ＳＧを生成するバイナリカウンタからなる分周回路３２で構成した例である。分周回路３２は、１／２分周を行うコンポーネントとしてＪＫ−フリップフロツプを用い、ＪＫ−フリップフロツプを例えば４段従属接続して４ビットの分周回路としたものである。Ｊ、Ｋ入力は全て論理値１のレベルに接続されているものとする。
【００４９】
図１０は、図９の信号発生部２の動作を示すタイムチャートである。
分周回路３２に入力された信号ＰＧＳの周波数が、初段のＪＫ−フリップフロツプＦＦ１の出力Ｑ１で１／２、２段目のＪＫ−フリップフロツプＦＦ２の出力Ｑ２で１／４、３段目のＪＫ−フリップフロツプＦＦ３の出力Ｑ３で１／８、４段目のＪＫ−フリップフロツプＦＦ４の出力Ｑ４で１／１６にそれぞれ分周される様子が示されている。
【００５０】
かかる構成では、信号発生部２の正常時には、発振回路３１からの信号ＰＧＳは、分周回路３２によって１／１６に分周され、信号発生部２からｆo ／１６の周波数の出力信号ＳＧを発生する。この信号ＳＧの周波数が正常か異常かを、前述した回路構成の周波数監視部３で監視する。
ここで、分周回路３２内の４つのＪＫ−フリップフロップＦＦ１〜ＦＦ４のいずれか一つまたは複数に入出力間短絡故障が生じた場合を考える。例えば、初段のＪＫ−フリップフロップＦＦ１に入出力間短絡故障が生じると、発振回路３１の出力信号ＰＧＳがその出力Ｑ１となる。即ち、出力Ｑ１＝ＰＧＳとなり、２段目のフリップフロップＦＦ２の出力Ｑ２で１／２、３段目のフリップフロップＦＦ３の出力Ｑ３で１／４、４段目のフリップフロップＦＦ４の出力Ｑ４で１／８の分周となる。従って、最終出力信号Ｑ４、即ち、信号発生部２の出力信号ＳＧの周波数は正常時の２倍になる。他のフリップフロップＦＦ２、ＦＦ３、ＦＦ４のいずれか一つに入出力短絡故障が生じた場合にも、最終の出力信号Ｑ４の周波数は正常時の２倍になる。即ち、フリップフロップＦＦ１〜ＦＦ４のいずれか一つに入出力間短絡故障が生じると、いずれの場合でも分周数が１／１６から１／８へ減少するので最終出力信号（この場合、出力Ｑ４）の周波数は増加する。従って、分周回路３２の最終出力を監視すれば、分周回路３２の任意のフリップフロップに入出力間短絡故障が生じたことを知ることができる。
【００５１】
複数のフリップフロップに同時に入出力間短絡故障が生じると、分周回路３２の分周数は更に減少し最終出力周波数が更に増大することは明らかである。また、図９の構成例では４段従属接続の分周回路としたが、任意の段数の分周回路についても同様であり、その最終出力を監視することによりコンポーネント（図９ではフリップフロップ）の入出力間短絡故障を検出できる。
【００５２】
尚、図９の構成例ではアップカウントを行うリップルカウンタについて示し説明したが、ダウンカウントを行うものについても、同様にその分周要素の入出力間短絡故障を検出できる。また、並列カウンタでも同様に検出できる。更に、図９では、ＪＫ−フリップフロップで構成した分周回路を例に示し説明したが、例えばＤ−フリップフロップで構成した回路でも同様に最終出力を監視することでコンポーネント（フリップフロップ）の入出力間短絡故障を検出できる。基本的には、１／２分周を行うコンポーネントが従属接続されている場合には、最終出力を監視することでコンポーネントの入出力短絡故障を検出できる。また、周波数ｆo の信号ＰＧＳを生成する発振回路３１を水晶発振子等で構成すると、周波数ｆo の高調波で寄生発振することがある。このような場合でも最終出力の周波数は増大するので周波数監視部３により検出できる。
【００５３】
図１１は、分周回路をプリセット可能カウンタで構成した例である。尚、図９と同一部分には同一符号を付して説明を省略する。
図１１において、信号発生部２の分周回路３２′のプリセット可能カウンタ３３は、プリセット手段３４でプリセットされる。例えば、プリセット手段３４で３分周に設定すると、まず、各出力（Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ）は（１，０，１，１）にセットされる。この例では発振回路３１の出力信号ＰＧＳの立ち上がり毎に、各出力（Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ）は（１，０，１，１）→（０，１，１，１）→（１，１，１，１）とカウントする。各出力（Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ）が（１，１，１，１）になると、出力ＲＣＯ＝１になりインバータ３５で反転されて端子ＬＤに論理値０が入力される。次の出力信号ＰＧＳの立ち上がりで、再度各出力（Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ）は（１，０，１，１）にセットされると共に、出力ＲＣＯ＝０（即ち、端子ＬＤに論理値１が入力される）になり、上記カウント動作を繰り返す。
【００５４】
図１２は、図１１の分周回路３２′のプリセット可能カウンタ３３の動作を示す。
例えば、３分周設定では出力信号ＰＧＳの１４番から始まり、出力信号ＰＧＳの立ち上がり毎に１５番、１６番に出力（Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ）が変化していく。４分周、５分周、・・・、１６分周設定では，それぞれ出力信号ＰＧＳの１３番、１２番、・・・、１番から始まり、いずれも出力信号ＰＧＳの数字の増加する方向に変化していく。出力ＲＣＯは、（Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ）＝（１，１，１，１）の時のみ論理値１になり、その他では論理値０である。従って、出力ＲＣＯは、例えば、３分周設定では出力信号ＰＧＳの３周期に一回、４分周設定では出力信号ＰＧＳの４周期に一回、５分周設定では出力信号ＰＧＳの５周期に一回論理値１になる。
【００５５】
次に、プリセット誤りが生じた場合について考える。例えば、プリセットは４分周設定であるとする。この場合、プリセットが正常ならば出力ＲＣＯは出力信号ＰＧＳの４周期に一回論理値１になる。プリセットが３分周に誤ると端子ＲＣＯは出力信号ＰＧＳの３周期に一回論理値１になり、５分周に誤ると出力ＲＣＯは出力信号ＰＧＳの５周期に一回論理値１になる。従って、図２のＢＰＦ１１を用いた周波数監視部３を用いる場合は、出力信号ＰＧＳの３周期又は出力信号ＰＧＳの５周期に相当する周波数を除去できるように、ＢＰＦ１１の周波数特性を定めれば、図１１の点線で示すように出力ＲＣＯを周波数監視部３に入力して監視することで、プリセット誤りを検出できる。
【００５６】
また、オン・ディレー回路を用いた周波数監視部では、出力ＲＣＯの論理値０の継続時間が正常時より長いこと又は短いことを検出できればよく、図４の周波数と図７の両周波数監視部にそれぞれ出力ＲＣＯを入力して監視すればよい。即ち、図４の監視部で出力ＲＣＯの論理値０の継続時間が正常時より短くなったことをオン・ディレー回路で検出し、図７の監視部で出力ＲＣＯの論理値０の継続時間が正常時より長くなったことをオフ・ディレー回路で検出できるように調整すれば、それぞれから出カされる判定信号ＳＩの論理値からプリセット誤りを検出することができる。４分周の設定が２分周以下または６分周以上に誤っても、出力ＲＣＯの周波数はさらに変化するので検出できることは明らかである。尚、図７の監視部の代わりに図４のレべル検定・変換回路２１にインバータを追加した構成の監視部を用いることができるのは言うまでもない。
【００５７】
また、発振回路３１を水晶発振子等で構成した時の前述の寄生発振が生じた場合でも、出力ＲＣＯの周波数も増大するので上述の周波数監視部で検出できる。しかし、プリセット誤りと発振回路３１の寄生発振が同時に生じると、出力ＲＣＯの周波数が正常時と同じになる場合がある。例えば、プリセットが４分周から１２分周に誤って且つ出力信号ＰＧＳの周波数がｆoの３倍になると、出力ＲＣＯの周波数は正常時と同じであり、図２のＢＰＦ１１を用いた周波数監視部では検出できない。この揚合には、出力ＲＣＯの論理値１の継続時間は正常時の１／３になる。つまり、周波数ｆoが増大すると出力ＲＣＯの論理値１の継続時間は短くなるので、図７の監視部のオン・ディレー回路により出力ＲＣＯの論理値１の継続時間が所定値より短くなったことを検出することで、プリセット誤りと発振回路の寄生発振の同時故障も検出できる。
【００５８】
図１１に示す４ビットプリセット可能カウンタでは、３分周、５分周、９分周のプリセットの場合に、特にプリセット誤りを容易に検出できる。
３分周設定の場合について説明すると、この場合、出力Ｑｂを監視すればよい。３分周では、出力Ｑｂは０（初期状態）→１→１→０（初期状態）のように変化し、これが繰り返される。プリセットが２に誤ると出力Ｑｂは常時１になり変化せず周波数は０になる。プリセットが１に誤っても同様である。図４及び図７のレベル検定・変換回路２１、２１′は周波数０の信号が入力されると、出力信号ＳＮ＝０になる。また、４以上に誤ると出力Ｑｂの論理値０の継続時間は正常時の２倍になり、出力Ｑｂの論理値０の継続時間が所定値以下であることを監視して故障が検出できる。以上から、周波数監視部として、図７の回路を用いればよい。
【００５９】
５分周設定の場合は、出力Ｑｃを監視すればよい。プリセット正常であれば、出力Ｑｃは０（初期状態）→１→１→１→１→０（初期状態）のように変化し、これが繰り返される。設定が４以下に誤るとＱｃは常時１になり変化せず周波数は０になる。また、６以上に誤るとＱｃの論理値０の継続時間は正常時の２倍以上になる。従って、３分周設定の場合と同様に、図７の周波数監視部を用いてプリセット誤りを検出できる。
【００６０】
９分周設定の場合は、出力Ｑｄを監視すればよい。設定が正常であれば、Ｑｃは０（初期状態）→１→１→１→１→１→１→１→１→０（初期状態）のように変化する。設定が８以下に誤るとＱｃは常時１になり変化せず周波数は０となる。また、１０以上に誤るとＱｃの論理値０の継続時間は正常時の２倍以上になる。従って、この場合も、３分周設定と同様に、図７の周波数監視部を用いてプリセット誤りを検出できる。
【００６１】
また、発振回路３１を水晶発振子等で構成した時の寄生発振が生じた場合でも、図４及び図７の両周波数監視部を用いれば、３分周設定では出力Ｑｂ、５分周設定では出力Ｑｃ、９分周設定では出力Ｑｄの論理値１の継続時間が所定値以上であることをオン．ディレー回路で監視すれば、発振回賂の寄生発振を検出できる。
【００６２】
尚、本実施形態では、４ビットのプリセット可能カウンタについて示したが、ビット数が更に多くても同様の構成を適用して故障検出できる。また、この例はアップカウンタであるが、ダウンカウンタにも同様の構成を適用して故障検出できる。
発振回路３１の出力信号ＰＧＳを、図９に示すようなバイナリカウンタで分周してプリセット可能カウンタに供給する構成である場合、バイナリカウンタ内部のコンポーネント（フリップフロップ等）の入出力間短絡故障は発振回路の寄生発振と同等に扱うことができ、検出できることは明らかである。
【００６３】
図１３に、分周回路がバイナリカウンタとプリセット可能カウンタとを用いて構成された信号発生部２の実施形態を示す。尚、各実施形態と同一要素には同一符号を付して説明を省略する。
図１３において、この実施形態の信号発生部２の分周回路３２″は、図９に示すようなバイナリカウンタ４０，４１と、図１１に示すようなプリセット可能カウンタ３３′とを備える。図中の１／２m ，１／２n はバイナリカウンタ４０，４１の分周数を示し、１／２分周を行うコンポーネントがそれぞれｍ個、ｎ個接続されていることを示す。例えば、図９の分周回路３２を構成するバイナリカウンタは１／２4 と表される。
【００６４】
発振回路３１からの周波数ｆoの信号ＰＧＳはバイナリカウンタ４０のクロックとして入力される。信号ＰＧＳはバイナリカウンタ４０で分周されて、その最終出力Ｓ１がプリセット可能カウンタ３３′のクロックとして入力される。出力Ｓ１はプリセット可能カウンタ３３′で分周されて、その分周出力Ｓ２（普通はＲＣＯが用いられる）がバイナリカウンタ４１のクロックとして入力される。前記出力Ｓ２はバイナリカウンタ４１で分周されて、その最終出力Ｓ４が分周回路３２″の出力信号として出力される。プリセット可能カウンタ３３′のプリセットをｐ分周とすると、最終出力Ｓ４の周波数はｆo／（２m・ｐ・２n）で与えられる。
【００６５】
バイナリカウンタ４０，４１を構成するコンポーネントのいずれか一つまたは複数に生じた入出力間短絡故障やプリセット可能カウンタ３３′でのプリセット誤り、発振回路３１でのｆo 高調波寄生発振は、最終出力Ｓ４の周波数を監視することで検出される。
例えば、バイナリカウンタ４０，４１について、入出力間短絡故障しているコンポーネントの数をそれぞれｖ、ｗとすると、バイナリカウンタ４１の出力Ｓ４（分周回路３２″の出力）の周波数は、ｆo／（２m-v・ｐ・２n-w ）となり正常時より増大する。また、プリセット可能カウンタ３３′におけるプリセット誤りではｐ→ｐ±ｊ（ｊ：整数）となるので、前記最終出力Ｓ４の周波数はｆo／（２m・（ｐ±ｊ）・２n）となり正常時より増大または低下する。また、発振回路３１での寄生発振では周波数ｆo が増大するので出力Ｓ４の周波数は増大する。このように、いずれの故障でも出力Ｓ４の周波数は正常時と異なる。従って、図４或いは図７に示す周波数監視部３で故障検出でき、周波数監視部３の出力ＳＩ１の論理値から故障を検出できる。
【００６６】
しかしながら、発振回路３１の寄生発振やバイナリカウンタ４０内部のコンポーネントの入出力間短絡故障でその出力Ｓ１の周波数が増大し、且つ、プリセット可能カウンタ３３′のプリセット誤りで分周数が増えた場合には、出力Ｓ４の周波数監視では故障検出できない場合がある。
例えば、バイナリカウンタ４０内部のコンポーネントの一つに入出力間短絡故障が生じ、且つ、プリセット可能カウンタ３３′のプリセット値が正常時の２倍になった場合である。この場合のバイナリカウンタ４０の出力Ｓ１の周波数は、ｆo ／２m-1 となり、プリセット可能カウンタ３３′の出力Ｓ２の周波数は、ｆo ／（２m-1 ・２ｐ）となるので、結局、ｆo ／（２m ・ｐ）となり、出力Ｓ４の周波数は、ｆo ／（２m ・ｐ・２n ）となって正常時と周波数が同じになってしまう。
【００６７】
このような故障は、プリセット可能カウンタ３３′の出力を、図４或いは図７の周波数監視部で更に監視することで解決できる。即ち、図１３に示すように、出力Ｓ４を監視する周波数監視部３に加えて、プリセット可能カウンタ３３′の出力Ｓ３を監視する周波数監視部３′を設ける。周波数監視部３′は、例えば、プリセット可能カウンタ３３′の出力Ｓ３として信号ＲＣＯを入力して監視する。信号ＲＣＯの周波数は上述の故障で変化しない。しかし、信号ＲＣＯの論理値１の継続時間は上述の故障時に正常時の１／２以下に低下する。従って、周波数監視部３′で、信号ＲＣＯの論理値１の縦続時間が正常時より短くなったことを検出すれば、その出力信号ＳＩ２の論理値から上述の故障を検出できる。従って、周波数監視部３′として、図７の回路や図４のレべル検定・変換回路２１にインバータを追加した回路を用いればよい。
【００６８】
また、周波数監視部３′で他のプリセット誤りをも検出するには、周波数監視部３′を、図４と図７の両回路を用いて構成すればよい。図１１の説明において発振回路３１の寄生発振でｆｏが増大した場合の故障検出について説明したが、図１３のバイナリカウンタ４０内部のコンポーネントの入出力間短絡故障は寄生発振と同等とみなすことができるからである。尚、図７の回路の代わりに図４のレベル検定・変換回路２１にインバータを追加した回路を用いることができるのは言うまでもない。
【００６９】
また、プリセットが３分周、５分周、９分周の場合には、出力Ｓ３として、それぞれ出力Ｑｂ、出力Ｑｃ、出力Ｑｄを用いれば、故障検出が容易になることも同じである。
【００７０】
次に、本発明の信号発生回路の適用例を示す。
図１４は、本発明の信号発生回路の出力信号を、多光軸光線式センサ（以下、光カーテンとする）の投・受光素子の走査回路駆動のための信号として用いる例を示したものである。図１４では、光カーテンが８光軸の場合を例に説明する。尚、図１と同一要素には同一符号を付して説明を省略する。
【００７１】
図１４において、５０は、光カーテンの投光素子（或いは受光素子）を走査駆動する走査回路であり、８個のＤ−フリップフロップを直列接続した８段のシフトレジスタを備えて構成される。各Ｄ−フリップフロップの出力信号Ｑ11〜Ｑ18は、光カーテンの投光素子（或いは受光素子）を走査するための制御信号である。そして、投光側走査回路の場合は、本発明の信号発生回路１からのスタート信号ＩＮの入力により、信号Ｑ11〜Ｑ18が順次出力されて対応する投光素子（この場合は８個）から光ビームが送信される。受光側走査回路の場合は、前記スタート信号ＩＮの入力により、同じく信号Ｑ11〜Ｑ18が順次出力されて対応する受光素子（この場合は８個）が光ビーム受信可能な状態となる。そして、投光側と受光側の各走査回路の信号Ｑ11〜Ｑ18を互いに同期させて発生させることで、対面する投・受光素子間で順次光ビームの送受信を行い、光ビームを順次走査する構成の光カーテンが形成される。ここで、前記スタート信号ＩＮが、前述した各実施形態の出力信号ＳＧに相当する。
【００７２】
前記走査回路５０の動作を図１５のタイムチャートを参照して説明する。
走査回路５０の動作を開始させるスタート信号ＩＮが、初段のＤ−フリップフロップに入力されると、図１５に示すようにクロック信号ＣＫの入力毎に各Ｄ−フリップフロップから順次信号Ｑ11〜Ｑ18が発生する。スタート信号ＩＮは、クロック信号ＣＫの８個に対して１個の割合で発生する。これにより、８本の光ビームが周期的に順次発生し受信されることになる。
【００７３】
ここで、万一、信号発生回路１の信号発生部２が故障して図１４の点線で示すように、例えば、クロック信号ＣＫ４個に１個の割合でスタート信号ＩＮが生成される誤りが発生すると、常に、２本の光ビームが発生する。この場合、一方の光ビームが遮断されても、他方の光ビームが受信されて障害物無しを示す信号が発生する虞れがあり、危険な状態が生じる（危険側誤り）。
【００７４】
このような、多光軸光線式センサにおける光ビームの重なり故障等の危険側誤りを検出する手段としては、ＰＣＴ／ＪＰ９３／０１４６３等で公知のものがある。この公知の検出手段では、フリップフロップ各々の出力状況（図１４では信号Ｑ11〜Ｑ18）と最終段のフリップフロップ出力（図１４では信号Ｑ18）を監視して、上述のような危険側誤りの検出を行っている。
【００７５】
ここで、図１４の走査回路５０のフリップフロップの故障形態として次の３つを考える。
１）フリップフロップの出力が固定される。
２）フリップフロップの入力が出力に直接伝達される。
３）フリップフロップのクロック入力が出力に伝達される。
【００７６】
上記１）の故障が生じた場合、最終段のＤ−フリップフロップの出力信号Ｑ18は変化しなくなる。かかる故障は、最終段のフリップフロップの出力監視により前述の公知の検出手段で検出できる。上記２）の故障が生じた場合、走査回路５０のシフトレジスタの段数が見掛け上１つ減少した状況と同じになる。即ち、走査回路５０に入力されるスタート信号ＩＮは、クロック信号ＣＫの７個目で最終段に伝達されることになる。信号発生回路１が正常であれば、８個のクロック信号ＣＫに１個の割合でスタート信号ＩＮは発生するので、スタート信号ＩＮが入力するまでの間、光ビームの送受信が行われない期間が生じ光ビームが遮断されたことと同じことになる（安全側誤り）。上記３）の故障が生じた場合、上記１）と同じ故障パターンか、上記２）と同じ故障パターンとなるので、検出できる。
【００７７】
従って、信号発生回路１が正常で、スタート信号ＩＮが正常にクロック信号ＣＫの８個に１個の割合で発生していれば、フリップフロップの上記１）〜３）の故障に対して、フリップフロップの最終段の出力状況だけを監視すれば検出は可能である。
以上により、出力信号の周波数監視の機能を備えた本発明の信号発生回路１を前述の多光軸光線式センサに適用することで、走査回路５０のフリップフロップの故障を監視するのに、フリップフロップ各々の出力状況を監視する必要がなくなる利点がある。
【００７８】
【発明の効果】
以上説明したように請求項１〜５に記載の本発明によれば、予め設定した特定周波数の出力信号を発生する信号発生部からの出力信号の周波数の正常／異常を、周波数監視部を設けて監視する構成としたので、信号発生回路に出力信号の周波数異常が発生した場合に直ちに知らせることができる。従って、特に、このような信号発生回路を適用する安全装置において、周波数異常による安全性能の低下を防止できる。
【００７９】
請求項６記載の発明では、信号発生部の出力信号をフォトカプラを介してレベル検定・変換する構成としたので、信号発生部の出力信号の周波数が、フォトカプラの動作が追従できないような高周波になった場合、周波数異常をより容易に検出できる利点がある。
請求項７記載の発明では、本発明の信号発生回路を、複数の投光及び受光素子を周期的に順次駆動走査して障害物の検出を行う多光軸光線式センサに適用することにより、光線式センサの投光・受光素子の走査回路の故障監視回路部分の構成を簡素化できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る信号発生回路の実施形態のブロック図
【図２】周波数監視部の参考例の回路図
【図３】図２のレベル検定回路に用いるフェールセーフ・ウィンドウコンパレータの回路図
【図４】本発明に係る信号発生回路の周波数監視部の実施形態を示す回路図
【図５】周波数正常時の図４の周波数監視部の動作タイムチャート
【図６】周波数低下時の図４の周波数監視部の動作タイムチャート
【図７】本発明に係る信号発生回路の周波数監視部の別の実施形態の回路図
【図８】図４及び図７の周波数監視部に用いるフェールセーフ・オン・ディレー回路の回路図
【図９】図１の信号発生部の実施形態のブロック図
【図１０】図９の信号発生部の動作タイムチャート
【図１１】図１の信号発生部の別の実施形態のブロック図
【図１２】図１１の信号発生部の動作タイムチャート
【図１３】図１の信号発生部の更に別の実施形態のブロック図
【図１４】本発明の信号発生回路を適用した多光軸光線式センサの走査回路の回路例を示す図
【図１５】図１４の走査回路の動作タイムチャート
【符号の説明】
１    信号発生回路
２    信号発生部
３，３′    周波数監視部
２１，２１′    レベル検定・変換回路
２２    オン・ディレー回路
２３    オフ・ディレー回路
３１    発振回路
３２，３２′，３２″    分周回路
５０    走査回路
ＰＣ    フォトカプラ
【図１】
0003657735.tif 000002
【図２】
0003657735.tif 000003
【図３】
0003657735.tif 000004
【図４】
0003657735.tif 000005
【図５】
0003657735.tif 000006
【図６】
0003657735.tif 000007
【図７】
0003657735.tif 000008
【図８】
0003657735.tif 000009
【図９】
0003657735.tif 000010
【図１０】
0003657735.tif 000011
【図１１】
0003657735.tif 000012
【図１２】
0003657735.tif 000013
【図１３】
0003657735.tif 000014
【図１４】
0003657735.tif 000015
【図１５】
0003657735.tif 000016