(57)【特許請求の範囲】
【請求項１】
電極を有する半導体素子と、
前記半導体素子の前記電極が形成された面に設けられた、前記電極と電気的に接続してなる配線層と、
前記配線層の前記電極が形成されたエリアを除く領域に第１の絶縁層を設け、前記第１の絶縁層に第１の貫通穴を形成し、
前記配線層の前記電極が形成されたエリアと前記第１の絶縁層上に、第２の絶縁層を設け、
前記第２の絶縁層の前記第１の貫通穴に連通し、前記第１の貫通穴よりも大きな径で第２の貫通穴を設け、
前記第１の貫通穴と前記第２の貫通穴の内部に充填した導電層を設け、
前記第２の貫通穴の径よりも小さい径で形成された半田ボールを、前記第２の貫通穴に埋め込まれた状態で配設し、
前記半田ボールは前記貫通穴内部に充填した前記導電層を介して前記配線層と電気的に導通されてなることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１の貫通穴の幅は前記半田ボールの幅よりも狭いことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置において、
前記配線層が、電極を有する半導体素子上に形成されてある、パッシベーション膜上に配置されるように形成されてなることを特徴とする半導体装置。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置において、
前記第２の絶縁層がソルダーレジストからなることを特徴とする半導体装置。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置において、
前記配線層がニッケルであり、貫通穴内部に充填する導電層がニッケルであり、
金又は銅又はスズのうちのいずれかを最表面に形成されてなることを特徴とする半導体装置。
【請求項６】
請求項１から請求項４のいずれかに記載の半導体装置において、
前記配線層がニッケルおよび金の２層であり、貫通穴内部に充填する導電層がニッケルであり、金又は銅又はスズのうちのいずれかを最表面に形成されてなることを特徴とする半導体装置。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置を搭載したことを特徴とする回路基板。
【請求項８】
請求項１から請求項６のいずれかに記載の半導体装置を有することを特徴とする電子機器。
【請求項９】
半導体素子における電極が形成された面に、前記電極と電気的に接続してなる配線層を設ける第1工程と、
前記配線層の前記電極が形成されたエリアを除く領域に第１の絶縁層を設ける第２工程と、
前記第１の絶縁層に第１の貫通穴を形成する第３工程と、
前記配線層の前記電極が形成されたエリアと前記第１の絶縁層上に、第２の絶縁層を設ける第４工程と、
前記第２の絶縁層の前記第１の貫通穴に連通し、前記第１の貫通穴よりも大きな径で第２の貫通穴を設ける第５工程と、
前記第１の貫通穴と前記第２の貫通穴の内部に充填した導電層を設ける第６工程と、
前記第２の貫通穴の径よりも小さい径で形成された半田ボールを、前記第２の貫通穴に埋め込まれた状態で配設する第７工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記第１の貫通穴の径が、半田ボールの径よりも小さくなるように形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９または請求項１０に記載の半導体装置の製造方法において、
前記第１工程で形成する配線層を、電極を有する半導体素子上に形成されてなるパッシベーション膜上に配置されるように形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項９乃至１１のいずれかに記載の半導体装置の製造方法において、
前記第２の絶縁層がソルダーレジストを用いて形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項９乃至１２のいずれかに記載の半導体装置の製造方法において、
前記配線層を無電解ニッケルメッキにより形成し、前記第１及び第２の貫通穴内部に充填する導電層を無電解ニッケルメッキにより形成し、かつその最表面を無電解金メッキまたは無電解銅メッキまたは無電解スズメッキのうちのいずれかにより形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項９乃至１３のいずれかに記載の半導体装置の製造方法において、
前記配線層を無電解ニッケルメッキにより形成し、かつその最表面を無電解金メッキにより形成し、貫通穴内部に充填する導電層を無電解ニッケルメッキにより形成し、かつその最表面を無電解金メッキまたは無電解銅メッキまたは無電解スズメッキのうちのいずれかにより形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【背景技術】
半導体チップにおいて、Ａｌパッドからずれた位置にハンダボールを設けた構造の半導体装置が開発されている。このような半導体装置は、ＣＳＰ（Chip Scale/Size Package）に応用することができる。
【０００３】
この構造において、半導体チップを回路基板に実装する際、半導体チップと回路基板との熱膨張係数差に起因して、応力がかかりハンダボールにクラックが生じることがあった。
【０００４】
本発明は、この問題点を解決するためのものであり、その目的は実装時にハンダボールにかかる応力が緩和され、また配線が断線しにくく、接続信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
本発明に係る半導体装置は、電極を有する半導体素子と、
前記半導体素子の前記電極が形成された面に設けられた、前記電極と電気的に接続してなる配線層と、
前記配線層の前記電極が形成されたエリアを除く領域に第１の絶縁層を設け、前記第１の絶縁層に第１の貫通穴を形成し、
前記配線層の前記電極が形成されたエリアと前記第１の絶縁層上に、第２の絶縁層を設け、
前記第２の絶縁層の前記第１の貫通穴に連通し、前記第１の貫通穴よりも大きな径で第２の貫通穴を設け、
前記第１の貫通穴と前記第２の貫通穴の内部に充填した導電層を設け、
前記第２の貫通穴の径よりも小さい径で形成された半田ボールを、前記第２の貫通穴に埋め込まれた状態で配設し、
前記半田ボールは前記貫通穴内部に充填した前記導電層を介して前記配線層と電気的に導通されてなることを特徴とする。
【０００６】
本発明によれば、半導体装置の断面において、配線が直線状に形成されるので、配線が断線せずに信頼性の高い半導体装置を得ることができる。また、半導体素子を回路基板に実装する際に、半田ボールの一部が絶縁層に埋め込まれているので、半田ボールにかかる応力を絶縁層により緩和できる。また、貫通穴に半田ボールを埋め込むので、半田ボールをセルフアライメントで形成できる。
【０００７】
なお、本発明において、半導体素子とは、半導体チップのみならず、ダイシングされる前の半導体ウエーハの個々の素子も含む。
【０００８】
この半導体装置において、  前記第１の貫通穴の幅は前記半田ボールの幅よりも狭いことを特徴とする。
【０００９】
これによれば、半田ボールがその下にある樹脂によって支持されているため、半導体素子を回路基板に実装する際、半田ボールにかかる応力を絶縁層により緩和できる。
【００１０】
（３）この半導体装置において、前記配線層が、電極を有する半導体素子上に形成されたパッシベーション膜上に配置されるように形成されてあってもよい。
【００１１】
（４）この半導体装置において、前記第２の絶縁層がソルダーレジストを用いてもよい。
【００１２】
この半導体装置において、前記配線層がニッケルであり、貫通穴内部に充填する導電層がニッケルであり、金又は銅又はスズのうちのいずれかを最表面に形成されてあってもよい。
【００１３】
この半導体装置において、前記配線層がニッケルおよび金の２層であり、貫通穴内部に充填する導電層がニッケルであり、金又は銅又はスズのうちのいずれかを最表面に形成されてあってもよい。
こうすることで、配線層と貫通穴内部に充填した導電層と半田ボールが密着性よく形成することができ、信頼性の向上につながる。
【００１４】
（７）本発明に係る回路基板は、上記半導体装置を搭載している。
【００１５】
（８）本発明に係る電子機器は、上記半導体装置を有する。
【００１６】
本発明に係る半導体装置の製造方法は、半導体素子における電極が形成された面に、前記電極と電気的に接続してなる配線層を設ける第1工程と、
前記配線層の前記電極が形成されたエリアを除く領域に第１の絶縁層を設ける第２工程と、
前記第１の絶縁層に第１の貫通穴を形成する第３工程と、
前記配線層の前記電極が形成されたエリアと前記第１の絶縁層上に、第２の絶縁層を設ける第４工程と、
前記第２の絶縁層の前記第１の貫通穴に連通し、前記第１の貫通穴よりも大きな径で第２の貫通穴を設ける第５工程と、
前記第１の貫通穴と前記第２の貫通穴の内部に充填した導電層を設ける第６工程と、
前記第２の貫通穴の径よりも小さい径で形成された半田ボールを、前記第２の貫通穴に埋め込まれた状態で配設する第７工程と、
を有することを特徴とする。
【００１７】
本発明によれば、半導体装置の断面において、配線が直線状に形成されるので配線が断線せずに、且つ、容易に形成することができる。また、絶縁層に形成された貫通穴に半田ボールを埋め込むので、半田ボールがセルフアライメントで形成できる。
【００１８】
なお、本発明において、半導体素子とは、半導体チップのみならず、ダイシングされる前の半導体ウエーハの個々の素子も含む。
【００２０】
（１１）この半導体装置の製造方法において、前記第１の貫通穴の径が、半田ボールの径よりも小さくなるように形成してもよい。
【００２１】
（１２）この半導体装置の製造方法において、前記第１工程で形成する配線層を、電極を有する半導体素子上に形成されてあるパッシベーション膜上に配置されるように形成してもよい。
【００２２】
（１３）この半導体装置の製造方法において、前記第２の絶縁層はソルダーレジストを用いて形成してもよい。
【００２３】
（１４）この半導体装置の製造方法において、前記配線層を無電解ニッケルメッキにより形成し、貫通穴内部に充填する導電層を無電解ニッケルメッキにより形成し、かつその最表面を無電解金メッキまたは無電解銅メッキまたは無電解スズメッキのうちのいずれかにより形成してもよい。
【００２４】
（１５）この半導体装置の製造方法において、前記配線層を無電解ニッケルメッキにより形成し、かつその最表面を無電解金メッキにより形成し、貫通穴内部に充填する導電層を無電解ニッケルメッキにより形成し、かつその最表面を無電解金メッキまたは無電解銅メッキまたは無電解スズメッキのうちのいずれかにより形成してもよい。
【００２５】
これによれば、配線層と貫通穴内部に充填した導電層と半田ボールが密着性よく形成することができ、信頼性の向上につながる。
【００２６】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明するが、本発明は、以下の実施の形態に限定されるものではない。本発明は、半導体装置の一形態であるＣＳＰ（Chip  Size／Scale  Package）に適用することができる。
【００２７】
（第１の実施の形態）
図１（Ａ）〜図５は、本発明の半導体装置の製造方法の実施形態をその工程に沿って示す図である。本実施の形態では、半導体チップ１の上方に配線層１４を形成する第１工程（図１Ａ〜図２Ｂ）と、第１の絶縁層１５を形成し、第１の絶縁層１５に第１の貫通穴２０を形成する第２工程（図２Ｃ〜図３Ａ）と、第１の貫通穴２０を除く領域に第２の絶縁層１６を形成し、導電層１７、表面導電層１８を第１の貫通穴２０に埋め込む第３工程（図３Ｂ〜図４Ｂ）と、表面導電層１８上でかつ第２の絶縁層の第２の貫通穴２１に外部電極端子１９の形成を行う第４工程（図５）からなる。
【００２８】
図１（Ａ）に示すように、半導体チップ１は、その主面に複数の電極（又はパッド）１０を有する。電極１０は、半導体チップ１のその主面の端部に並んでいても、半導体チップ１の主面の中央部に並んでいても良い。また、電極１０は、半導体チップ１が矩形をなすときにその主面の平行な２辺の端部に沿って並んでいても、４辺の端部に並んでいても良い。各電極１０は、半導体チップ１の主面上に薄く平らに形成されていることが多いが、側面又は縦断面の形状は限定されず、半導体チップ１の面と面一になっていてもよい。電極１０は例えばアルミニウムなどで形成される。また、電極１０の平面形状も特に限定されず、円形であっても矩形であってもよい。半導体チップ１の主面には、電極１０上が開口されたパッシベーション膜１１が形成されていることが多い。パッシベーション膜１１は絶縁層である。パッシベーション膜１１は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００２９】
次に図１（Ｂ）に示すように電極１０上には導電層１２が形成される。導電層１２は、単一層であっても複数層からなるものであってもよい。同図に示す例では、電極１０上に形成される導電層１２はニッケルのみからなるが、導電層１２が第１層（下層）と、その上に積層された第２層（上層又は表面層）とで形成されていてもよい。その場合、第１層は、例えばニッケルからなり、第２層は、例えば金からなる。
【００３０】
導電層１２の少なくとも一部を構成するニッケル層の形成方法として、電極１０上にジンケート処理を施してアルミニウム上の表面を亜鉛に置換し、その後に無電解ニッケルメッキ液中に浸し、亜鉛とニッケルの置換反応を経てニッケルを堆積してもよい。もしくは、アルミニウムを、アルミニウム上のみに選択的に吸着するパラジウム溶液に浸し、その後無電解ニッケルメッキ液中に浸し、パラジウムを核としてニッケルを析出させてもよい。
【００３１】
ニッケル層にさらに金層を形成するには、さらに無電解金メッキ液中に浸し、ニッケルの表面にさらに金を形成する。金を形成することで配線層１４との電気的接続をさらに確実にすることができる。一般的に、ニッケルは金よりも短時間で析出させることができるので、導電層３０の全てを金で形成するよりも、第１層（下層）をニッケルで形成し、第２層（上層又は表面層）を金で形成することが好ましい。溶液中に半導体チップ１０を浸す間は光を遮断することが好ましい。これは全ての実施の形態において共通の事項である。これらによって、溶液に半導体チップ１０を浸したことによって起こる溶液中での電極間の電位変化を防止することができる。
【００３２】
次に図１（Ｃ）に示すように、導電層１２から配線を形成するためのレジスト１３を形成する。これは一般的なフォトリソ法を用いる。本実施例では一般的なポジレジスト（東京応化製ＯＦＰＲ８００）を用いた。ただし、図には示していないが、図１（Ｂ）と図１（Ｃ）の間に、表面粗化のため、アルカリ（５％ＫＯＨ）に浸漬する工程と、パラジウム溶液に浸漬し、パッシベーション膜１１上にメッキするための核を形成する工程を有する。
【００３３】
上記レジスト１３を形成した状態で、無電解ニッケルメッキ液に浸漬することにより、図２（Ａ）に示すように、レジストでカバーされた領域以外に、ニッケルの配線層１４が形成される。本実施例においては、ニッケル−リンタイプを使用したが、ニッケル−ボロンタイプの方が比抵抗が低く、より配線として最適な膜が得られる。本実施例では配線層１４は約２μｍの膜を形成した。
【００３４】
次に、レジストを剥離することで、ニッケルの配線層１４が形成できる。ニッケルの配線層１４が形成された状態を図２（Ｂ）に図示してある。
【００３５】
次に、第１の絶縁層１５を形成する。第１の絶縁層１５は、配線層１４に対して絶縁性を有する。また、第１の絶縁層１５は、半導体チップ１を保護し、実装時のハンダを溶融するときの耐熱性も有することが好ましい。第１の絶縁層１５は、半導体装置が回路基板に実装されたときに、半導体チップと、実装される回路基板との熱膨張係数の差によって生じる応力を緩和できる程度にヤング率が低いことが好ましい。そのためには、絶縁層１５を、例えばポリイミド樹脂で形成してもよい。また、第１の絶縁層１５の厚さは必要に応じて自由に決めることができる。図２（Ｃ）は第１の絶縁層を形成した状態を示す。なお、本実施例では感光性ポリイミドを用い、フォトリソを用いて形成したが、より低コストに形成するには、非感光性のポリイミド樹脂を用い、印刷法を用いて印刷する方法が望ましい。
【００３６】
図３（Ａ）に示すように第１の絶縁層１５には、半導体チップ１のそれぞれの電極となる配線層１４の少なくとも一部を露出させる第１の貫通穴２０が設けられる。したがって、第１の貫通穴２０は配線層１４の上に形成され、電極１０の総数に応じて形成してもよい。第１の貫通穴２０は半導体素子の主面に対して垂直な内壁面で第１の貫通穴２０が形成されていてもよいが、テーパが付されていてもよい。
【００３７】
本実施例においては、第１の貫通穴２０は配線１４を覆って第１の絶縁層１５を形成し、フォトリソグラフィ技術を適用して形成され、印刷法により電極１０のある周辺領域を避けて第１の絶縁層１５を形成した後に、レーザーを照射し、第１の貫通穴２０を形成する方法がより簡便で低コストに形成でき、量産時には最適である。なお、第１の貫通穴２０の径は直径１００μｍで作成したが、これよりも小さくても、大きくても良く、任意に選択することが可能であるが、外部電極端子として最終工程で形成する半田ボールの径よりも小さいことが望ましい。これは、半導体装置が回路基板に実装されたときに、半導体チップと、実装される回路基板との熱膨張係数の差によって生じる応力を緩和するために、半田ボールの下にはヤング率の低い材料で支えていることが望ましいためである。より好ましくは第１の貫通穴２０の径は半田ボールの径の２／３よりも小さくする。
【００３８】
次に、第１の貫通穴２０を除いた領域に、第２の絶縁層１６を形成する。本実施例においては第２の絶縁層１６としてソルダーペーストを全面に塗布し、フォトリソ法を用いて第１の貫通穴２０の上部に、第１の貫通穴２０よりも大きな径で第２の貫通穴２１を設けた。ここでは３５０μｍとした。
【００３９】
第２の絶縁層１６としては、配線層１４に対して絶縁性を有するものであれば良く。第１の絶縁層１５と同じ材質でも、異なった材質でも良く、また、第２の絶縁層１６は、半導体チップ１を保護し、実装時のハンダを溶融するときの耐熱性を有するものであれば良い。
【００４０】
さらに、第２の絶縁層は感光性であっても、非感光性であっても良く、非感光性の場合は、第１の絶縁層の場合と同様、レーザーを照射し、開口部を形成することも可能である。この場合、第１の絶縁層と第２の絶縁層を一括して開口せしめることも可能である。ただし、半田ボールを形成することを考えた場合、第２の絶縁層１６は、ソルダーレジストを用いるのが望ましい。
【００４１】
図３（Ｂ）に第２の絶縁層１６に第２の貫通穴２１を形成した状態を示す。なお、ここで第２の貫通穴の大きさとしては、平面視において第１の貫通穴２０よりも大きな面積を有し、即ちこれに重複して後の工程で形成する半田ボールの径よりも大きいことが望ましい。
【００４２】
図４（Ａ）は第１の貫通穴２０及び第２の貫通穴２１の途中まで充填された導電層１７を示している。これにより配線層１４と導電層１７は電気的に導通しており、したがって電極１０から導電層１７までが電気的に導通されたことになる。導電層１７は第1の貫通穴２０を必ずしも導電層１７で完全に充填する必要はなく、第1の貫通穴２０の内壁に添って形成されており、電気的に導通が取れていれば良い。
【００４３】
なお本実施例では、導電層１７の形成方法として、まず第１の絶縁層１５に第１の貫通穴２０を形成した、図３（Ａ）の状態で、パラジウム溶液に浸漬した後、第２の絶縁層１６を形成する。この図３（Ｂ）の状態で、無電解ニッケルメッキ液に浸漬すると、第１の貫通穴２０の内面に均一にニッケル膜を形成できる。なお、メッキ時間を調整することで、導電層１７は、第１の貫通穴２０を充填することも、第１の貫通穴２０の内壁にのみ形成することも可能である。また、本実施例ではニッケルを用いたが、導電性を有する無電解メッキが可能である材質であれば良く、例えば銅、金、スズなども用いることができる。
【００４４】
次に、図４（Ｂ）に示すように、第１の貫通穴２０上部に露出した導電層１７の表面に表面導電層１８を形成する。これは導電層１７のニッケルの酸化を防止する働きと、この後の工程で形成する半田と導電層の接合性を向上させる目的である。また、表面導電層１８の材質としては、本実施例では無電解置換金メッキを用いたが、それ以外に銅またはスズ、または銅とスズの積層、金と銅の積層、金と銅とスズの積層など、さまざまな組み合わせが考えられるが、上記目的を満たすものであればいずれでも良い。また膜厚は、表面をカバーしていれば十分であり、金やスズの置換メッキのような薄膜であっても良い。
【００４５】
最後に図５に示すように、表面導電層１８上に外部電極端子１９を形成する。外部電極端子としては、通常半田ボールが用いられるが、半田ボールは印刷などの方法で形成する。本実施例においても、外部電極端子１９として、半田ボールを印刷により形成した。また、外部電極端子の位置としては、先に形成したソルダーレジストの開口部の位置に合わせて形成すればよい。
【００４６】
本実施例においては、半田ボールの印刷の後、リフロー炉を通すことにより、外部電極端子１９が形成でき、半導体装置１００が得られた。半導体装置１００は、複数の電極１０を有する半導体チップ１と、第１の貫通穴２０が形成された第１の絶縁層１５と、電極１０上に設けられた導電層１２および配線層１４と、第１の絶縁層１５上に形成された第２の絶縁層１６と、第１の絶縁層１５に形成された第１の貫通穴２０に充填された導電層１７および表面導電層１８と、第２の絶縁層１６の第２の貫通穴２１に形成された外部電極端子１９と、を含む。
【００４７】
また、本実施の形態では、半導体チップ１に対して各工程を行ったが、これを半導体ウエーハの各半導体素子（ダイシングされると半導体チップになる素子）に対して行ってもよい。その場合、上述した説明で、半導体チップを、半導体ウエーハの半導体素子と置き換えればよい。また、外部端子を設ける工程も、半導体ウエーハに対して行ってもよい。その後、半導体ウエーハをダイシングして個々の半導体装置を得ることができる。このことも、以下の実施の形態に適用できる。
【００４８】
また、本実施の形態では、第１の絶縁層を電極上部には形成していないが、半導体素子の全面に形成してもよい。さらに、本実施の形態では、段差のある絶縁層を、第１及び第２の絶縁層で形成したように、２段階の工程を経て形成したが、１段階の工程で形成してもよい。すなわち、予め必要な厚みの絶縁膜を形成した後、段差部ができるように貫通穴を形成すればよい。
【００４９】
図６には、本実施の形態に係る半導体装置２を実装した回路基板１００が示されている。回路基板１００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１００には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置２の外部端子とを機械的に接続することでそれらの電気的導通を図る。
【００５０】
そして、本発明を適用した半導体装置１を有する電子機器として、図７にはノート型パーソナルコンピュータ２００、図８には携帯電話３００が示されている。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３（Ａ）及び図３（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図６】図６は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図７】図７は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図８】図８は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１    半導体チップ
２    半導体装置
１０  電極
１１  パッシベーション膜
１２  導電層
１３  レジスト
１４  配線層
１５  第１の絶縁層
１６  第２の絶縁層
１７  導電層
１８  表面導電層
１９  外部電極端子
２０  第１の貫通穴
２１  第２の貫通穴
１００  回路基板
２００  ノート型パーソナルコンピュータ
３００  携帯電話
【図１】
0003726694.tif 000002
【図２】
0003726694.tif 000003
【図３】
0003726694.tif 000004
【図４】
0003726694.tif 000005
【図５】
0003726694.tif 000006
【図６】
0003726694.tif 000007
【図７】
0003726694.tif 000008
【図８】
0003726694.tif 000009