(57)【特許請求の範囲】
【請求項１】
一主面上に設けられ、光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスを搭載するためのデバイス搭載領域と、
前記発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び前記発光デバイスと接続されるように前記デバイス搭載領域内に配置された他端部を有し、前記一主面上に設けられたｎ個の第１の配線と、
前記発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び前記発光デバイスに接続されるように前記デバイス搭載領域に対面するように設けられた他端部を有し、前記一主面上に設けられたｎ個の第２の配線と、
前記一主面上に設けられ、前記ｎ個の第１の配線それぞれの一端部及び前記ｎ個の第２の配線それぞれの一端部のいずれかに接続された第３の配線と
を備え、
前記ｎ個の第１及び第２の配線は、交互に配置されている、搭載基板。
【請求項２】
前記第１の配線は、一端部及び他端部を結ぶ配線部を有し、
前記第２の配線は、一端部及び他端部を結ぶ配線部を有し、前記一主面上に設けられ、
前記第１の配線の配線部及び前記第２の配線の配線部を覆う絶縁層を更に備える請求項１記載の搭載基板。
【請求項３】
前記デバイス搭載領域に隣接して設けられ、前記デバイス搭載領域に搭載される前記発光デバイス内のｎ個の発光素子の各々と光学的に結合されるｎ本の光ファイバを収容するための、所定の方向に沿って伸びる光ファイバ収容部を更に備える請求項１または請求項２記載の搭載基板。
【請求項４】
前記光ファイバ収容部を挟み、前記所定の方向に沿って設けられた一対のガイドピン収容部を更に備える請求項３記載の搭載基板。
【請求項５】
搭載基板と、
ｎ本の光ファイバと、
光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスと
を備え、
前記搭載基板は、
一主面上に設けられ、前記発光デバイスが配置されたデバイス搭載領域と、
前記発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び前記発光デバイスに接続されるように前記デバイス搭載領域内に配置された他端部を有し、前記一主面上に設けられたｎ個の第１の配線と、
前記発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び前記発光デバイスに接続されるように前記デバイス搭載領域に対面する他端部を有し、前記一主面上に設けられたｎ個の第２の配線と、
前記一主面上に設けられ、前記ｎ個の第１の配線それぞれの一端部及び前記ｎ個の第２の配線それぞれの一端部のいずれかに接続された第３の配線と、
前記一主面上に設けられ、前記発光デバイスのｎ個の発光素子の各々と光学的に結合される前記ｎ本の光ファイバを収容しており、所定の方向に沿って伸びる光ファイバ収容部と
を備え、
前記ｎ個の第１及び第２の配線は、交互に配置されている、光モジュール。
【請求項６】
前記第１の配線は、一端部及び他端部を結ぶ配線部を有し、
前記第２の配線は、一端部及び他端部を結ぶ配線部を有し、
前記一主面上に設けられ、前記第１の配線の配線部及び前記第２の配線の配線部を覆う絶縁層を更に備える請求項５記載の光モジュール。
【請求項７】
所定の軸に沿って設けられた保持部材搭載領域および電子半導体チップ搭載領域を有するベース部材と、
前記電子半導体チップ搭載領域に搭載された電子半導体チップと
を更に備え、
前記搭載基板は、前記保持部材搭載領域上に搭載されており、
前記搭載基板は、前記電子半導体チップに対面する辺を有しており、
前記第３の配線は、前記搭載基板の前記辺に沿って伸びている、請求項５または請求項６記載の光モジュール。
【請求項８】
一対のガイドピンを更に備え、前記搭載基板は、前記光ファイバ収容部を挟むと共に前記所定の方向に沿って設けられた一対のガイドピン収容部を更に備える、請求項５乃至７のいずれか１項記載の光モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光デバイスの搭載基板及びこれを用いた光モジュールに関するものである。
【０００２】
【従来の技術】
光通信技術の進歩に伴い、発光素子と、発光素子を駆動する駆動回路をハウジング内に収容して一体化した発光モジュールが広く用いられるようになってきている。
【０００３】
【発明が解決しようとする課題】
しかし、近年の光通信の高速化、大容量化に伴い、光並列伝送のニーズが高まってきており、その実現のためには、発光モジュールに発光素子を複数備える必要がある。そこで本発明者らは、複数の発光素子を備えた発光モジュールの種々の態様について検討を重ねた。
【０００４】
図８は、本発明者らが検討した発光モジュール８における配線の配置を示した模式図である。発光モジュール８は、発光デバイス８０と、駆動デバイス９０と、配線部１００とを含んでいる。発光デバイス８０は、１２個の発光素子８０１〜８１２を有している。発光素子８０１〜８１２は共通のカソード電極８５を介してグランドに接続されている。また、発光素子８０１〜８１２は、発光素子ごとに別個に設けられたアノード電極８０１ａ〜８１２ａを有する。
【０００５】
駆動デバイス９０は、１２個の駆動回路９０１〜９１２を有している。配線部１００は、１２個の配線１０１〜１１２を有している。発光素子８０１〜８１２は、駆動回路９０１〜９１２と配線１０１〜１１２を介して電気的に接続されている。
【０００６】
本発明者らは、開発中の発光モジュール８の伝送特性を測定してみると、予想される値よりもクロストークが大きいことを見出した。この原因について検討した結果、配線１０１〜１１２が互いに近接した構成となるために、配線部１００において電気的クロストークが発生してしまうということが考えられる。また、発光素子８０１〜８１２が共通のカソード電極８５を介してグランドに接続されているので、発光素子は共通のインピーダンスを有することとなり素子間に干渉が発生する。この干渉が、配線部１００において電気的クロストークとして現れるということが考えられる。
【０００７】
そこで、本発明の目的は、発光デバイスにおける電気的クロストークを低減できる搭載基板及びそれを備えた発光モジュールを提供することである。
【０００８】
【課題を解決するための手段】
第１の発明に係る搭載基板は、デバイス搭載領域と、ｎ個の第１の配線と、ｎ個の第２の配線と、第３の配線とを備え、ｎ個の第１及び第２の配線は交互に配置されていることを特徴とする。デバイス搭載領域は、搭載基板の一主面上に設けられ、光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスを搭載するための領域である。第１の配線は、搭載基板の一主面上に設けられ、発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び発光デバイスに接続されるようにデバイス搭載領域内に配置された他端部を有している。第２の配線は、搭載基板の一主面上に設けられ、発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び発光デバイスに接続されるようにデバイス搭載領域に対面するように設けられた他端部を有している。第３の配線は、一主面上に設けられ、ｎ個の第１の配線それぞれの一端部及びｎ個の第２の配線それぞれの一端部のいずれかに接続されている。
【０００９】
本発明によれば、ｎ個の第１、第２の配線をそれぞれ交互に配置しているので、第１の配線間の電気的クロストーク及び第２の配線間の電気的クロストークが低減される。また、ｎ個の第１、第２の配線をそれぞれ別個に設けるようにしたので、各発光素子は共通のインピーダンスを持たなくなる。このため、第１の配線間の電気的クロストーク及び第２の配線間の電気的クロストークが低減される。故に発光素子間の干渉が低減される。第３の配線を基準電位線に接続することによって第３の配線が接続された配線のインピーダンスを低減できるので、第３の配線が接続された配線間の電気的クロストークが低減される。
【００１０】
本発明の搭載基板においては、ｎ個の第１の配線それぞれの一端部及びｎ個の第２の配線それぞれの一端部のいずれかに接続された第３の配線を、一主面上に更に備えてもよい。第３の配線を基準電位線に接続することによって第３の配線が接続された配線のインピーダンスを低減できるので、第３の配線が接続された配線間の電気的クロストークが低減される。
【００１１】
本発明の搭載基板においては、第１の配線は、一端部及び他端部を結ぶ配線部を有し、第２の配線は、一端部及び他端部を結ぶ配線部を有し、第１の配線の配線部及び第２の配線の配線部を覆う絶縁層を前記一主面上に更に備えてもよい。絶縁層を設けることにより、一端部と駆動デバイス及び他端部と発光デバイスとを電気的に接続する際に、一端部及び他端部以外の部分において、思わぬ短絡が発生することを防止できる。
【００１２】
本発明の搭載基板においては、デバイス搭載領域に隣接するように設けられると共に所定の方向に沿って伸びる光ファイバ収容部を備えてもよい。光ファイバ収容部は、発光素子デバイス内のｎ個の発光素子の各々と光学的に結合されるｎ本の光ファイバを収容できる。また、本発明の搭載基板においては、光ファイバ収容部を挟み、所定の方向に沿って設けられた一対のガイドピン収容部を更に備えてもよい。
【００１３】
第２の発明に係る光モジュールは、搭載基板と、ｎ本の光ファイバと、光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスとを備えることを特徴とする。搭載基板は、デバイス搭載領域と、ｎ個の第１の配線と、ｎ個の第２の配線と、第３の配線とを備え、ｎ個の第１及び第２の配線は交互に配置されていることを特徴とする。デバイス搭載領域は、搭載基板の一主面上に設けられ、光信号を発生するためのｎ個の発光素子を配列してなる発光デバイスを搭載するための領域である。第１の配線は、搭載基板の一主面上に設けられ、発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び発光デバイスに接続されるようにデバイス搭載領域内に配置された他端部を有している。第２の配線は、搭載基板の一主面上に設けられ、発光デバイスのｎ個の発光素子を駆動するための駆動デバイスと電気的に接続されるように設けられた一端部、及び発光デバイスに接続されるようにデバイス搭載領域に対面するように設けられた他端部を有している。第３の配線は、一主面上に設けられ、ｎ個の第１の配線それぞれの一端部及びｎ個の第２の配線それぞれの一端部のいずれかに接続されている。
【００１４】
本発明の光モジュールは、ｎ個の第１、第２の配線をそれぞれ交互に配置しているので、第１の配線間の電気的クロストーク及び第２の配線間の電気的クロストークが低減される。また、ｎ個の第１、第２の配線をそれぞれ別個に設けるようにしたので、各発光素子は共通のインピーダンスを持たなくなる。これによって異なる発光素子のための配線間の電気的クロストークが低減される。従って、本発明によれば、発光素子へ電気的クロストークが低減された電気信号が伝達されるので、各発光素子が発生する光信号間のクロストークが低減される。第３の配線を基準電位線に接続することによって第３の配線が接続された配線のインピーダンスを低減できるので、第３の配線が接続された配線間の電気的クロストークが低減される。
【００１５】
また、本発明の光モジュールにおいては、ｎ個の第１の配線それぞれの一端部又はｎ個の第２の配線それぞれの一端部のいずれかに接続された第３の配線を、一主面上に更に備えた搭載基板を用いてもよい。
【００１６】
また、本発明の光モジュールにおいては、第１の配線は、一端部及び他端部を結ぶ配線部を有し、第２の配線は、一端部及び他端部を結ぶ配線部を有し、第１の配線の配線部及び第２の配線の配線部を覆う絶縁層を、一主面上に更に備えた搭載基板を用いてもよい。
本発明の光モジュールは、 所定の軸に沿って設けられた保持部材搭載領域および電子半導体チップ搭載領域を有するベース部材と、電子半導体チップ搭載領域に搭載された電子半導体チップとを更に備え、搭載基板は、保持部材搭載領域上に搭載されており、搭載基板は、電子半導体チップに対面する辺を有しており、第３の配線は、搭載基板の辺に沿って伸びているようにしてもよい。
【００１７】
また、本発明の光モジュールにおいては、搭載基板は、デバイス搭載領域に搭載された発光素子デバイス内のｎ個の発光素子の各々と光学的に結合されるｎ本の光ファイバを一主面上において所定の方向に沿って伸びる光ファイバ収容部に収容するようにしてもよい。このようにすれば、発光素子が発生する光信号を光ファイバに伝達することができる。従って、光ファイバには、クロストークが低減された光信号を提供できる。
【００１８】
また、本発明の光モジュールにおいては、一対のガイドピンを更に備え、搭載基板は、光ファイバ収容部を挟み、所定の方向に沿って設けられた一対のガイドピン収容部を更に備えてもよく、このようにすれば、ｎ個の発光素子に対応するｎ本の光ファイバの位置決めを容易かつ正確にすることができる。
【００１９】
【発明の実施の形態】
本発明の実施の形態を図面を参照しながら説明する。可能な場合には、同一の部分には同一の符号を付して重複する説明を省略する。
【００２０】
図１は本発明の第１実施形態に係る光モジュール１を示した図である。光モジュール１は、放熱部材２、ベース部材４、光ファイバ保持部材６、配線部材８、電子半導体チップ１０といった駆動デバイス、光半導体チップ１２といった発光デバイス、複数の光ファイバ１４、及び蓋部材１６を含んでいる。
【００２１】
放熱部材２は、放熱用突起２ａ、搭載面２ｂを有しており、光モジュール１の電子部品で発生される熱を放出するために、熱伝導性の高い材料で形成されている。
【００２２】
ベース部材４は、所定の軸に沿って設けられた保持部材搭載領域４ａ、電子半導体チップ搭載領域４ｂ、及び配線部材搭載領域４ｃを有している。保持部材搭載領域４ａには光ファイバ保持部材６が搭載され、電子半導体チップ搭載領域４ｂには電子半導体チップ１０が搭載され、配線部材搭載領域４ｃには配線部材８が搭載される。
【００２３】
電子半導体チップ搭載領域４ｂは、保持部材搭載領域４ａと配線部材搭載領域４ｃとの間に配置されている。この配置によって、光ファイバ保持部材６に搭載される光半導体チップ１２及び配線部材８と電子半導体チップ１０との電気的な接続距離が短縮される。また、電子半導体チップ１０は、光半導体チップ１２を駆動する複数の駆動回路を内蔵している。駆動回路からの駆動信号に応じて、光半導体チップ１２では各発光素子の発光が個々に制御される。
【００２４】
配線部材８の実装面８ａ上には、能動部品及び受動部品が配置されている。受動部品としては例えば、可変抵抗器、キャパシタがある。能動部品としては例えば、トランジスタがある。実装面８ａに対向する配線面８ｆには、複数のリード端子８ｂ、８ｃ、８ｄと電子半導体チップ１０とを電気的に接続するための配線層８ｅが設けられている。
【００２５】
蓋部材１６は、ベース部材４上に配置された光ファイバ保持部材６を覆うように配置される。光ファイバ保持部材６は、ベース部材４と蓋部材１６との間に挟まれることにより保護されている。
【００２６】
光ファイバ保持部材６は、搭載基板２０と光ファイバアレイ部材１８とを有している。光ファイバアレイ部材１８上には、１２本の光ファイバ１４が平行に、また等間隔に配列されている。更に、１２本の光ファイバ１４を挟むように、２つのガイドピン２２が光ファイバ１４に沿って配置されている。より詳細には、光ファイバアレイ部材１８上には、１２本の光ファイバ挿入用Ｖ溝が平行かつ等間隔に形成されており、光ファイバ挿入用Ｖ溝は、光ファイバアレイ部材１８の一方の側面からそれに対向する他方の側面に延びる。１２本の光ファイバ１４は、光ファイバ挿入用Ｖ溝の長さと等しい長さを有し、それぞれの光ファイバ挿入用Ｖ溝に配置されると共に固定されている。光ファイバ１４は、その両端部が光ファイバアレイ部材１８の両側面に揃うように配置されている。また、光ファイバアレイ部材１８上には、光ファイバ挿入用Ｖ溝を挟むように２つのガイドピン挿入用溝が形成されており、２つのガイドピン２２それぞれはこのガイドピン挿入用溝に配置されている。また、ガイドピン２２は、一方の端部が光ファイバアレイ部材１８の側面から突出するように配置されている。
【００２７】
搭載基板２０は、アルミナセラミクスといった絶縁性セラミクスからなり、ほぼ平板形状を有している。搭載基板２０の主面には、光ファイバアレイ部材１８が搭載される光ファイバアレイ搭載部２０ｄと、光半導体チップ１２が搭載され配線が形成される配線形成部２０ａとが配置されている。光ファイバアレイ搭載部２０ｅと配線形成部２０ａとの間には溝部２０ｅが設けられている。
【００２８】
光ファイバアレイ搭載部２０ｄは、光ファイバ１４が収容される光ファイバ収容部２０ｂと、ガイドピン２２が収容されるガイドピン収容部２０ｃとを備える。光ファイバ収容部２０ｂは、溝部２０ｅに達する。ガイドピン収容部２０ｃは、溝部２０ｅに達する。従って、搭載基板２０上には、光ファイバ１４が光ファイバ収容部２０ｂに配置されると共に、ガイドピン２２がガイドピン収容部２０ｃに配置された状態で、光ファイバアレイ部材１８が搭載される。また、光半導体チップ１２は、溝部２０ｅのエッジに沿って出射面が配置されるように配置される。この配置によって光半導体チップ１２の１２個の信号用発光素子それぞれから出射する光は、１２本の光ファイバ１４それぞれの一端から入射され、他端から出射される。つまり、光半導体チップ１２の各信号用発光素子は、光ファイバ１４と光学的に結合される。
【００２９】
図２は、光半導体チップ１２を示した斜視図である。引き続いて、図２を用いて光半導体チップ１２について説明する。光半導体チップ１２には、複数の発光素子１３ａ〜１３ｃが間隔をおいて配列されている。光半導体チップ１２は、光反射面１２ａ及び光放出面１２ｂを有する。光反射面１２ａは、光放出面１２ｂの反射率より大きな反射率を有する。これによって、発光素子１３は、光反射面１２ａ及び光放出面１２ｂから形成される光共振器を備える。発光素子１３は、光信号を発生するための１２個の信号用発光素子１３ａ、モニタ用発光素子１３ｂ、及びこれらの発光素子１３ａ、１３ｂを挟むように配置される一対のダミー用発光素子１３ｃを備えている。
【００３０】
光半導体チップ１２は、ｎ型ＩｎＰ基板１２ｃ上に形成されたｎ型ＩｎＰ半導体クラッド層１２ｄ、ｐ型ＩｎＰ半導体クラッド層１２ｅ、アンドープＧａＩｎＡｓＰ半導体活性層１２ｆ、カソード電極１２ｇ、及びアノード電極１２ｈを備える。アンドープＧａＩｎＡｓＰ半導体活性層１２ｆは、ｎ型ＩｎＰ半導体クラッド層１２ｄ及びｐ型ＩｎＰ半導体クラッド層１２ｅに挟まれている。アノード電極１２ｈは、それぞれの発光素子１３毎に設けられている。信号用発光素子１３ａは、別個のカソード電極１２ｇを有するけれども、モニタ用発光素子１３ｂと、ダミー用発光素子１３ｃとは共通のカソード電極１２ｉ、１２ｊを有する。光半導体チップ１２は素子ごとに分割されたカソード電極を備えるので、長期的な使用によって仮にｎ型ＩｎＰ基板１２ｃにクラックが発生した場合でも断線を防止できる。
【００３１】
アノード電極１２ｈは、光反射面１２ａから光放出面１２ｂに向けて伸びている。アンドープＧａＩｎＡｓＰ半導体活性層１２ｆには、アノード電極１２ｈに沿って電流の狭窄が実現されるようにキャリアが注入される。これによりアンドープＧａＩｎＡｓＰ半導体活性層１２ｆから光が放出される。光信号を生成するためには、それぞれの発光素子１３（１３ａ〜１３ｃ）に加えられる電流を変調する。個々の発光素子１３は、この変調に応じた光を放出する。
【００３２】
図３は、搭載基板２０の配線形成部２０ａの詳細を示した図である。引き続いて、図３を用いて配線形成部２０ａについて説明する。配線形成部２０ａは、光半導体チップ搭載領域２０１と、第１の配線２０２及び第２の配線２０３とを有している。光半導体チップ搭載領域２０１は、光半導体チップ１２を搭載するように溝部（図１の２０ｅ）に面する位置に設けられている。第１の配線２０２及び第２の配線２０３は、信号用発光素子１３ａの数に合わせて、それぞれ１２個設けられている。第２の配線２０３は、第１の配線２０２と交互に配置されている。
【００３３】
第１の配線２０２は、一端部２０２ａと、他端部２０２ｂと、端部２０２ａ、２０２ｂを結ぶ配線部２０２ｃとを有している。一端部２０２ａは、電子半導体チップ１０に対向する辺に沿って配置されている。他端部２０２ｂは、光半導体チップ搭載領域２０１内に配置されている。
【００３４】
第２の配線２０３は、一端部２０３ａと、他端部２０３ｂと、端部２０３ａ、２０３ｂを結ぶ配線部２０３ｃとを有している。配線部２０３ｃと配線部２０２ｃとは交互に配置されている。一端部２０３ａは、電子半導体チップ１０に対向する辺に沿って配置されている。他端部２０３ｂは、光半導体チップ搭載領域２０１に対面する位置に配置されている。第２の配線の一端部２０３ａは、第１の配線の一端部２０２ａよりも電子半導体チップ１０に対面する辺に近接して設けられている。これは、配線ピッチを広げずに、電子半導体チップ１０にボンディングワイヤを介して接続するためのパッドを一端部２０２ａ、２０３ａに設けるためである。これとは逆に、第１の配線の一端部２０２ａを第２の配線の一端部２０３ａよりも電子半導体チップ１０に対面する辺に近接するように設けてもよい。
【００３５】
図４は、搭載基板２０と、光半導体チップ１２と、電子半導体チップ１０とを示した図である。図４及び図２を参照しながら、搭載基板２０と、光半導体チップ１２と、電子半導体チップ１０との相互関係について説明する。
【００３６】
光半導体チップ１２は、信号用発光素子１３ａのアノード電極１２ｈが、搭載基板２０の第１の配線２０２の他端部２０２ｂと接するように配置されている。アノード電極１２ｈ（図２参照）は、半田のような導電性の接着部材を介して他端部２０２ｂと接続される。半田の材料としては、ＡｕＳｎ合金が例示される。
【００３７】
信号用発光素子１３ａ（図３）のカソード電極１２ｇは、それぞれ別個に第２の配線２０３の他端部２０３ｂとボンディングワイヤを介して接続される。
【００３８】
第１の配線２０２の一端部２０２ａ及び第２の配線２０３の一端部２０３ａは、それぞれ電子半導体チップ１０上の所定のパッド端子にボンディングワイヤを介して接続され、電子半導体チップ１０内部の駆動素子と電気的に接続されている。
【００３９】
図５は、光半導体チップ１２及び電子半導体チップ１０における電気的な接続形態を示した模式図である。図５の接続の形態を参照すると、電子半導体チップ１０は、信号用発光素子１３ａを駆動するための１２個の駆動回路１０１〜１１２を有している。駆動回路１０１〜１１２は、それぞれ増幅回路とＦＥＴとを有している。ＦＥＴのゲートは増幅回路と接続されていて、増幅回路を介して信号が入力される。ＦＥＴのソースは第１の配線２０２を介して信号用発光素子１３ａのアノード電極と接続されている。ＦＥＴのドレインは外部電源と接続されており、電圧が印加される。信号用発光素子１３ａのカソード電極は基準電位線と接続されている。図８と比較すると、図５では、第１の配線２０２と第２の配線２０３とが交互に配置されているため、第１の配線２０２間の電気的クロストークの発生が低減されることが分かる。また、第１の配線２０２及び第２の配線２０３が各信号用発光素子１３ａごとに別個に設けられているために、各信号用発光素子１３ａは共通のインピーダンスを持たない。これにより第１の配線２０２間の電気的クロストークの発生が低減される。故に、発光素子間の干渉が低減される。
【００４０】
配線形成部２０ａには絶縁層２０５を設けてもよい。図９は、配線形成部２０ａに絶縁層２０５を設けた状態を示した図である。絶縁層２０５は、配線部２０２ｃ及び配線部２０３ｃを覆うように形成されている。絶縁層２０５は、ポリイミドといった絶縁性の樹脂材料で形成される。図９の例示では、絶縁層２０５は、一端部２０２ａ、２０３ａに設けられたパッド上に個別に形成された開口部を有する。これにより、一端部２０２ａのパッドへの配線が、配線部２０３ｃに接触してしまうことを防止できる。また、一端部２０３ａのパッドへの配線も同様である。
【００４１】
次に本発明の第２実施形態について説明する。尚、第２実施形態では、搭載基板の配線形成部の形態が第１実施形態と異なる。このため、配線形成部について説明する。
【００４２】
図６は、第２実施形態に係る搭載基板２０の配線形成部４０ａの詳細を示した図である。引き続いて、図６を用いて配線形成部４０ａについて説明する。配線形成部４０ａは、光半導体チップ搭載領域４０１と、第１の配線４０２と、第２の配線４０３とを有している。光半導体チップ搭載領域４０１は、溝部（図１の２０ｅ）に面する位置に設けられている。この光半導体チップ搭載領域４０１には、光半導体チップ１２が搭載される。第１の配線４０２及び第２の配線４０３は、信号用発光素子１３ａごとに設けられている。
【００４３】
第１の配線４０２は、一端部４０２ａと、他端部４０２ｂと、端部４０２ａ、４０２ｂを結ぶ配線部４０２ｃとを有している。一端部４０２ａは、電子半導体チップ１０に対面する辺に沿って配置されている。他端部４０２ｂは、光半導体チップ搭載領域４０１内に配置されている。
【００４４】
第２の配線４０３は、一端部４０３ａと、他端部４０３ｂと、端部４０３ａ、４０３ｂを結ぶ配線部４０３ｃとを有している。配線部４０３ｃは配線部４０２ｃと交互に配置されている。他端部４０３ｂは、光半導体チップ搭載領域４０１に対面する位置に配置されている。一端部４０３ａは、電子半導体チップ１０に対面する辺に沿って配置されている。更に、一端部４０３ａは、第３の配線４０４によって電気的に連結されている。第３の配線４０４は、一端部４０３ａを連結するように、電子半導体チップ１０に対面する辺に沿って伸びると共に、一端部４０２ａとは絶縁されている。
【００４５】
図７は、光半導体チップ１２及び電子半導体チップ１０における電気的な接続形態を示した模式図である。図７の接続の形態を参照すると、電子半導体チップ１０は、信号用発光素子１３ａを駆動するための１２個の駆動回路１０１〜１１２を有している。駆動回路１０１〜１１２は、それぞれ増幅回路とＦＥＴとを有している。ＦＥＴのゲートは増幅回路と接続されていて、増幅回路を介して信号が入力される。ＦＥＴのソースは第１の配線２０２を介して信号用発光素子１３ａのアノード電極と接続されている。ＦＥＴのドレインは外部電源と接続されており、電圧が印加される。信号用発光素子１３ａのカソード電極は基準電位線と接続されている。図８と比較すると、図７では、第１の配線４０２と第２の配線４０３とが交互に配置されているため、アノードのための第１の配線４０２間の電気的クロストークの発生が低減されることが分かる。また、第２の配線４０３は第３の配線４０４によって電気的に接続されていて、第３の配線４０４はグランドに接続されているため、第２の配線４０３のグランドが強化されて第１の配線４０２間の電気的クロストークの発生が低減されることが分かる。更に、第１の配線４０２及び第２の配線４０３が各信号用発光素子１３ａごとに別個に設けられているために、各信号用発光素子１３ａは共通のインピーダンスを持たなくなる。このため、第１の配線４０２間の電気的クロストークの発生が低減される。故に、発光素子間の干渉が低減される。
【００４６】
配線形成部４０ａには絶縁層４０５を設けてもよい。図１０は、配線形成部４０ａに絶縁層４０５を設けた状態を示した図である。絶縁層４０５は、配線部４０２ｃ及び配線部４０３ｃ及び第３の配線４０４を覆うように形成されている。絶縁層４０５は、ポリイミドといった絶縁性の樹脂材料で形成される。図１０の例示では、絶縁層４０５は、一端部４０２ａ、４０３ａに設けられたパッド上に個別に形成された開口部を有する。これにより、一端部４０２ａのパッドへの配線が、配線部４０３ｃに接触してしまうことを防止できる。また、一端部４０３ａのパッドへの配線も同様である。
【００４７】
【発明の効果】
本発明によれば、ｎ個の第１、第２の配線をそれぞれ交互に配置しているので、第１の配線間の電気的クロストーク及び第２の配線間の電気的クロストークが低減される。また、ｎ個の第１、第２の配線を発光素子ごとにそれぞれ別個に設けるようにしたので、各発光素子は共通のインピーダンスを持たなくなる。光モジュールにおける電気的クロストークが低減される。これにより、発光デバイスの電気的クロストークを低減できる搭載基板及びそれを備えた発光モジュールを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の光モジュールを示す図である。
【図２】図１に示された光モジュールに搭載される光半導体チップを示す図である。
【図３】図１に示された光モジュールに搭載される搭載基板の配線形成部を示す図である。
【図４】図１に示された光モジュールに搭載される搭載基板と、光半導体チップと、電子半導体チップとを示す図である。
【図５】本発明の第１実施形態の光モジュールの電気的な接続を示した模式図である。
【図６】本発明の第２実施形態に係る搭載基板の配線形成部を示す図である。
【図７】本発明の第２実施形態の光モジュールの電気的な接続を示した模式図である。
【図８】本発明との比較のための光モジュールの電気的な接続を示した模式図である。
【図９】図３に示された配線形成部に絶縁層を設けた状態を示す図である。
【図１０】図６に示された配線形成部に絶縁層を設けた状態を示す図である。
【符号の説明】
２…放熱部材、４…ベース部材、６…光ファイバ保持部材、８…配線部材、１０…電子半導体チップ、１２…光半導体チップ、１４…光ファイバ、１６…蓋部材、２０２…第１の配線、２０３…第２の配線。
【図１】
0003672831.tif 000002
【図２】
0003672831.tif 000003
【図３】
0003672831.tif 000004
【図４】
0003672831.tif 000005
【図５】
0003672831.tif 000006
【図６】
0003672831.tif 000007
【図７】
0003672831.tif 000008
【図８】
0003672831.tif 000009
【図９】
0003672831.tif 000010
【図１０】
0003672831.tif 000011