(57)【特許請求の範囲】
【請求項１】
交流入力電源と、該交流入力の電力エネルギーを蓄積し、該蓄積した電力エネルギーを出力電流として出力するインダクタンス手段と、該インダクタンス手段による電力エネルギーの蓄積と出力とを切換える混合ブリッジ型スイッチ手段と、該スイッチ手段の複数のスイッチを制御する制御回路を備えたスイッチング電源において、該制御回路は、該インダクタンス電流を検出する手段を持ち、該インダクタンス電流信号が設定値以上になった時、スイッチをオフする期間を設け、該設定値は交流入力信号を用いて作られた事を特徴とするスイッチング電源。
【請求項２】
スイッチング手段は、マイナス側共通の２つのMOSFETとプラス側共通の２つのダイオードの混合ブリッジ回路である事を特徴とする請求項１のスイッチング電源。
【請求項３】
制御回路は交流入力電圧と交流入力電流の信号と出力電圧の信号を用いてPWM信号を作る機能を含む事を特徴とする請求項１又は請求項２のスイッチング電源。
【請求項４】
該交流入力信号は、交流入力電圧信号の絶対値を平均化した値である事を特徴とする請求項１、請求項２又は請求項３のスイッチング電源。
【請求項５】
該交流入力信号は、交流入力電流信号の絶対値を平均化した値である事を特徴とする請求項１、請求項２又は請求項３のスイッチング電源。
【請求項６】
交流入力電圧が出力電圧より大きくなった時、スイッチがオフ状態となる期間を設けた事を特徴とする請求項１、請求項２、請求項３、請求項４又は請求項５のスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスイッチング電源に関し、特に力率改善を図った高効率のブースト形コンバータに関するものである。
【０００２】
【従来の技術】
図６は本願出願人が先に提出の（特願2000−198537号）スイッチング電源のブロック図で、図においてViは交流入力電源、LPFはロウパスフィルタ、Lはインダクタンス手段（チョークコイル）、D1、D2は出力プラス側共通のダイオード、Q1、Q2は出力マイナス側共通のスイッチ（MOSFET）で、ダイオードD1とMOSFET Q1、ダイオードD2とMOSFET Q2、は夫々直列接続され、前記混合ブリッジ回路SWを形成する。Coは出力コンデンサ、Roは負荷である。
【０００３】
次にCONTはスイッチ手段SWのMOSFET Q1、Q2の制御回路で、1は交流入力電圧検出トランス、４はパルス幅制御回路（PWM）で電流トランスCTを通して検出されるインダクタンス電流（交流入力電流に高周波ノイズが乗った波形。これは略交流入力電流に等しい。）の絶対値│i│、交流入力電圧の絶対値│v│、及び出力電圧voの各信号を制御要素としてパルス幅信号を形成し夫々のスイッチQ1、Q2のゲート信号として送出する。5、6はMOSFET Q1、Q2をスイッチング制御するゲート駆動回路である。比較器２と、２入力AND 14から成る過電流保護回路が有り、インダクタ電流ILが固定の設定値Iimaxを越えると、スイッチQ1、Q2のスイッチングを停止させる。しかし、交流入力電圧が広範囲に変化する電源では固定された設定値Iimaxでは、保護機能として十分ではなっかった。
【０００４】
この回路の基本動作は交流入力の例えば正の半サイクル期間においてスイッチQ1はパルス幅信号が印加されオン・オフを繰り返す。この間スイッチQ2はソースからドレインへ電流が流れるダイオード動作をする。
【０００５】
スイッチQ1がオンの時は交流入力Vi−ローパスフィルタLPF−インダクタL−スイッチQ1―スイッチQ2―電流トランスCT―ローパスフィルタLPF―交流入力Viの経路で電流が流れ、該インダクタLに電力エネルギーを蓄積する。そしてスイッチQ1がオフになると、インダクタLに蓄積されたエネルギーは、インダクタL―ダイオードD1―コンデンサCo―スイッチQ2の経路で放出され、コンデンサCoにエネルギーを蓄積し直流電圧に変換される。
【０００６】
一方次の半サイクル期間では、スイッチQ2がオン・オフを繰り返し、該スイッチQ2がオンの時は、交流入力Vi−ローパスフィルタLPF−電流トランスCT−スイッチQ2―スイッチQ1―インダクタL―ローパスフィルタLPF―交流入力Viの経路で電流が流れ、該インダクタLに電力エネルギーを蓄積する。そしてスイッチQ2がオフになると、該インダクタL―LPF―交流入力Vi― LPF― CT―ダイオードD２―Co―Q1―インダクタLの経路で該インダクタLの電力エネルギーをコンデンサCoに放出し上記同様な動作を行う。
即ちこの回路ではスイッチQ1、Q2の動作は、片方がスイッチング動作をし、残りのスイッチがダイオード動作し、これを商用周波数の半サイクルづつ交互に繰り返している。
【０００７】
しかし入力投入時、又は入力急変（急増）が有ると、入力電圧Viの絶対値が出力電圧Voより大きくなる。するとスイッチがOFF時でもインダクタLに（│Vi│−Vo）の電圧が加わり続け、インダクタLが飽和する。この為、インダクタ電流（入力電流）が、急増する。図７の(a)〜(c)は図６の各部動作波形図で、図７(a)は交流入力電圧(Vi)、図７(b)はインダクタ電流(IL)波形図、図７(c)は比較器２が作動した時のMOSFET Q1のドレイン・ソース間電流波形である。入力急変時のViを図７の(a)のt0付近に示し、インダクタ電流の様子を図７の(b)に示す。
【０００８】
図６の様な昇圧動作による力率改善回路では、スイッチング時の出力ダイオードの逆漏れ電流による損失が大きく、例えばこの損失がスイッチの損失の50％以上を占めていた。その為、入力急変時にスイッチがスイッチングし続けると、急増するインダクタ電流を更に増加させたり、大電流をスイッチングする事により、スイッチに更に大きな損失を発生させ、スイッチを破損させる場合も有った。そこで従来インダクタ電流ILが設定値Iimaxを越えると、スイッチQ1、Q2のスイッチングを停止させる過電流保護機能があった。しかし、交流入力電圧が広範囲に変化する電源では固定された設定値Iimaxでは、保護機能として十分ではなっかった。
【０００９】
【発明が解決しようとする課題】
本発明は、過電流検出機能を強化した過電流保護回路とする事により、入力投入や入力急変（急増）時に発生するインダクタ電流の急増によるスイッチの破壊を防ぎ、信頼性の高い、低コストな力率改善回路を提供する事である。
【００１０】
【課題を解決するための手段】
上記課題を解決する為の請求項１の発明は、交流入力電源と、該交流入力の電力エネルギーを蓄積し、該蓄積した電力エネルギーを出力電流として出力するインダクタンス手段と、該インダクタンス手段による電力エネルギーの蓄積と出力とを切換える混合ブリッジ型スイッチ手段と、該スイッチ手段の複数のスイッチを制御する制御回路を備えたスイッチング電源において、該制御回路は、該インダクタンス電流を検出する手段を持ち、該インダクタンス電流信号が設定値以上になった時、スイッチをオフする期間を設け、該設定値は交流入力信号を用いて作られた事を特徴とする。
【００１１】
【実施の形態】
図１は本発明の実施例の力率改善回路であって、従来の力率改善回路と異なる点の１つめは、インダクタ電流信号│Ii│と比較する設定値3のIimaxを入力電圧信号│Vi│を用いて作成した点である。2つめは、比較器８で出力電圧Voと入力電圧信号│Vi│とを比較し、入力投入や比較的大きな変化の入力急変（│Vi│＞Vo）の検出を併用している点である。但し、比較器2，８は│Ii│<Iimaxまたは│Vi│＜Voの時ハイレベルを出力し、│Ii│≧Iimaxまたは入力投入や比較的大きな入力急増の時ロウレベルを出力する。その為、Q1のゲート信号は│Ii│<Iimaxまたは│Vi│＜Voの時はPWM信号となり、│Ii│≧Iimaxまたは入力投入や比較的大きな入力急増となると、Q1のゲート電圧はロウレベル一定（Q1はOFF）に保たれる。
【００１２】
図１の回路の各部の動作波形を図２の(a)~(d)に示す。図２-(c)または図２-(d)のQ1のドレイン電流波形から分かる様に、│Ii│≧Iimaxまたは入力投入や比較的大きな入力急増となると、Q1のスイッチングは停止し、スイッチは過大な電流から保護される。図２(c)は比較器２が作動した時のMOSFET Q1のドレイン・ソース間電流、図２(d)は図１の比較器8が作動した時の場合のMOSFET Q1のドレイン・ソース間電流である。
【００１３】
図３の(a)は、図1のブロック回路3のIimaxの実施例である。抵抗10とコンデンサ11で入力電圧信号│Vi│を平均化し│Vi│aveを作っている。点線で囲まれた割算回路で一定電圧（−Vref2）を│Vi│aveで割りIimaxを作っている。
Iimax ＝ Vref2／│Vi│ave ．．．(1)
これにより、入力電圧が低い時は、Iimaxは大きくなり、入力電圧が高い時は、Iimaxは小さくなり、Iimaxは自動的に最適化される。これによりスイッチは、広範囲な入力電圧（例えばVi＝85V〜264V）動作でも常に過大な電流から保護される。比較器２では入力投入を検出できないので、比較器８の様な入力投入検出回路の併用が必要となる。
【００１４】
図４の(a)(b)は、図１の回路波形で、図４(a)の入力電圧Viから、図４(b)の│Vi│aveへの波形変形する様子を示している。又図４の(c)は、図５の回路波形で、図４(a)の入力電流Iiから図４(c)の│Ii│aveへ波形変形する様子を示している。
【００１５】
図５は、本発明の第２の実施例の回路例であって、図１の回路と異なる点はIimaxを与えるブロック回路が│Ii│aveを用いている点と、入力投入検出、単安定マルチバイブレータ9で入力投入を検出している点である。図３の(b)ではk倍の増幅率の増幅器13を使って
Iimax ＝ ｋ・│Ii│ave ．．．(2)
として設定値Iimaxを求めている。但し図３の(b)の場合、抵抗10とコンデンサ11から成る時定数は、本力率改善回路の負荷変動に対する応答時間より十分に小さく、インダクタLが飽和電圧が印加されてインダクタ電流が急増する時間よりは十分に大きい必要がある。この場合も図１の回路と同様に、入力電圧が広範囲に変化しても、設定値Iimaxが自動的に最適化される。
【００１６】
尚、実施例では入力投入、入力急増等により発生する問題を、インダクタ電流を検出してスイッチングを停止したり、入力電圧を検出してスイッチングを停止して防ぐ場合について説明して来たが、この両者の組み合わせは、交換して組み合わせても実施できる。
【００１７】
【発明の効果】
本発明の力率改善回路を用いれば、入力投入、入力急増等により発生する過電流によりスイッチが破壊する事が無くなり、特に定電力型スイッチング電源において、高効率で、安定な動作を行う力率改善回路を安価に提供する事となり、その効果は大きい。
【図面の簡単な説明】
【図１】：本発明の第１の実施例回路図（ブロック図）
【図２】：本発明の各部動作波形図。
【図３】：本発明のIimax作成回路図（ブロック図）。
【図４】：交流入力信号波形図
【図５】：本発明の第２の実施例回路図（ブロック図）
【図６】：従来例。
【図７】：従来例の各部動作波形図。
【符号の説明】
Vi ： 交流入力電源
LPF ： ローパスフィルタ
L ： インダクタンス（チョークコイル）
SW ： 混合ブリッジ回路
Q1、Q2 ： スイッチ（MOSFET）
D1、D2 ： Q1、Q2に内臓されるダイオード
CONT ： 制御回路
Co ： 出力コンデンサ
１ ： 入力電圧検出トランス
２，８ ： 比較器
３ ： 設定値 Iimax
４ ： パルス幅制御回路（PWM）
５，６ ： 駆動回路
７ ： 論理回路（３入力AND）
９ ： 入力投入検出、単安定マルチバイブレータ
10 ： 抵抗
11 ：コンデンサ
12 ： 割算器
13 ： 増幅器
14 ： 論理回路（２入力AND）
【図１】
0003677198.tif 000002
【図２】
0003677198.tif 000003
【図３】
0003677198.tif 000004
【図４】
0003677198.tif 000005
【図５】
0003677198.tif 000006
【図６】
0003677198.tif 000007
【図７】
0003677198.tif 000008