(57)【特許請求の範囲】
【請求項１】
ガラス基板と、
前記ガラス基板の第１の部分上に形成された金属ゲート層と、
前記金属ゲート層上および前記ガラス基板の第２の部分上に形成されたゲート誘電層とを含み、
前記ゲート誘電層の第１の部分上に、前記金属ゲート層に近接する位置に形成されアモルファス・シリコン・チャネル層と、
前記アモルファス・シリコン・チャネル層に隣接して形成されたポリシリコン・ソース層と、
前記アモルファス・シリコン・チャネル層に隣接して形成されたポリシリコン・ドレイン層と、
前記ゲート誘電層の第２の部分上に形成されたポリシリコン・ピクセル電極層とを特徴とする液晶ディスプレイ・ピクセル。
【請求項２】
ディスプレイ・ガラス基板上にゲート金属層を堆積させ、エッチングするステップと、
ゲート金属層およびガラス基板上にゲート誘電層を堆積させるステップと、
ゲート誘電層上に、シリコン・ピクセル電極用の非ドープのａ−Si層とTFTを堆積させるステップと、
非ドープのａ−Si層上に誘電マスク層を堆積させ、エッチングするステップと、
非ドープのａ−Si層および誘電マスク層上にドープしたａ−Si層を堆積させるステップと、
ドープ済みおよび非ドープのａ−Si層をエッチングして、TFT領域およびピクセル領域を画定するステップとを含み、
ドーピングａ−Si層上に反射金属層を堆積するステップと、
誘電マスク層を覆う反射金属層をエッチングするステップと、
前記反射金属層で覆われていない、ドープ済みおよび非ドープのａ−Si層の部分を、再結晶化してドープ済みポリシリコン層にするステップと、
ドープ済みポリシリコン層の一部分上にソース金属層を堆積するステップと、
金属反射層の一部分をエッチングするステップと、
ソース金属層、誘電マスク層およびドープ済みポリシリコン層の上に、ダーク・ポリイミド層を堆積させるステップと、
ピクセル領域内のポリシリコン層からダーク・ポリイミド層をエッチングによって除去するステップとを特徴とする液晶ディスプレイ用シリコン・ピクセル電極を製造する方法。
【請求項３】
ゲート金属層が、クロム、ニクロム、アルミニウム、チタン、タンタルおよびタンタル合金から成る群から選択された素材であり、
ゲート誘電層が、窒化シリコン、五酸化タンタルおよび二酸化シリコンから成る群から選択された素材であり、
誘電マスク層が、二酸化シリコンおよび窒化シリコンから成る群から選択された素材であることを特徴とする請求項２に記載の方法。
【請求項４】
ドープ済みおよび非ドープのａ−Si層のドーピング・ポリシリコン層への再結晶化が、レーザによるａ−Si層の溶融によって行われることを特徴とする請求項３に記載の方法。
【請求項５】
ドープ済みおよび非ドープの層のドーピング・ポリシリコン層への再結晶化が、放射熱ランプによるａ−Si層の加熱によって行われることを特徴とする請求項３に記載の方法。
【請求項６】
ガラス基板が、低温ガラスであることを特徴とする請求項３に記載の方法。
【請求項７】
ゲート金属層が、1000〜2000オングストロームの厚さを有し、
ゲート誘電層が、1500〜3000オングストロームの厚さを有し、
非ドープのａ−Si層が、500〜2500オングストロームの厚さを有し、
誘電マスク層が、4000〜6000オングストロームの厚さを有し、
ドープ済みａ−Si層が、150〜500オングストロームの厚さを有し、
反射金属層が、1500〜3000オングストロームの厚さを有し、
ソース金属層が、4000〜8000オングストロームの厚さを有することを特徴とする請求項６に記載の方法。
【請求項８】
各ピクセルが、
ガラス基板の第１の部分上に形成されたゲート金属層と、
ゲート金属層上とガラス基板の第２の部分上とに形成されたゲート誘電層と、
ゲート誘電層の第１の部分上およびゲート金属層付近に形成されたａ−Si層とを備え、
ゲート誘電層の第２の部分上に形成されたドープ済みポリシリコン・ピクセル電極層と、
ａ−Si層上に形成された誘電マスク層と、
ゲート誘電層の第３の部分上に形成されたポリシリコン非ピクセル電極層と、
ポリシリコン非ピクセル電極上に形成されたソース金属層と、
誘電マスク層上およびソース金属層上に形成されたダーク・ポリイミド層とを特徴とする、ガラス基板上の複数のピクセルを含む液晶ディスプレイ。
【請求項９】
ガラス基板が、低温ガラスであり、
ゲート金属層が、1000〜2000オングストロームの厚さを有し、
ゲート誘電層が、1500〜3000オングストロームの厚さを有し、
ａ−Si層が、500〜2500オングストロームの間の厚さを有し、
ポリシリコン・ピクセル電極層が、650〜3000オングストロームの厚さを有し、
誘電マスク層が、4000〜6000オングストロームの厚さを有し、
ポリシリコン非ピクセル電極層が、650〜3000オングストロームの厚さを有し、
ソース金属層が、4000〜8000オングストロームの厚さを有することを特徴とする請求項８に記載の液晶ディスプレイ。
【発明の詳細な説明】
発明の背景
本発明は、アクティブ・マトリクス液晶ディスプレイ、特にディスプレイ・ピクセルに関する。より詳細には、本発明は、ディスプレイのピクセル電極に関する。
アクティブ・マトリクス液晶ディスプレイ（AMLCD）は、陰極線管（CRT）に取って代わるものとして、かさばった寸法、過大な重量、および高い電力消費量のためにCRTの使用など思いもよらなかった、ラップトップ型やノートブック型パーソナル・コンピュータ（PC）のような新たな用途はもとより、いくつかの選択的用途においても使用されるようになっている。しかし、AMLCDの用途は、使用される複雑な製造工程および歩留りの低さのために、こうしたディスプレイの高価なコストによって制限されている。アモルフォス・シリコン（ａ−Si）薄膜トランジスタ（TFT）は、その低温処理特性および大面積容量のために、AMLCDの製造用のアクティブ・マトリクス・アレイに最も広く使用されている。
酸化インジウムスズ（ITO）は、AMLCDの製造において透明ピクセル電極として使用されている。ITO素材は、優れた透過性および導電性を備えているが、アクティブ・マトリクス基板の加工が複雑である。ａ−Si  TFTの製造に使用される薄膜には、処理温度および接着特性に関して、ITOピクセル電極層に完全には適当しないものもある。このように適合性がないために、設計および製造上の妥協を余儀なくされ、その結果、工程の複雑さ、ディスプレイの性能およびコスト面に影響を及ぼす。
第1a図および第1b図は、ピクセル電極材として典型的なａ−Si  TFTおよびITOを有するピクセルの通常の設計を示している。第1a図は、断面図を示し、第1b図は、平面図を示している。使用される様々なプロセスは、細部では様々な変形があるが、典型的なａ−Si  TFTアクティブ・マトリクス基板の製造は、以下のステップを含んでいる。１）クロムなどのゲート金属層11をディスプレイ・ガラス基板10上に堆積させ、パターン形成し、エッチングする。２）窒化シリコン12などのゲート誘電層を堆積させる。３）非ドープのａ−Si層13を堆積させ、パターン形成し、エッチングする。４）二酸化シリコンなどの誘電性マスク層14を堆積させる。５）TFTチャネル長さを画定し、ソースとドレインの接点形成用のマスクとしての役割を果たす層14をパターン形成し、エッチングする。６）薄く（約200オングストローム）、高濃度のリンをドープしたａ−Si（n+a−Si）層15の堆積によって、ソースおよびドレイン接点15を形成する。７）アルミニウム層16などのソース−ドレイン金属を堆積させ、アルミニウム層16およびn+a−Si層15をパターン形成し、エッチングする。８）二酸化シリコンなどのパッシベーション層17を堆積させる。９）層17内にピクセル・コンタクト・バイア９をパターン形成し、エッチングする。10）ITOピクセル電極18を堆積させ、パターン形成し、エッチングする。11）ダーク・ポリイミド層19を堆積させ、パターン形成し、エッチングする。このダーク・ポリイミド層は、非導電性であり、TFTに対する上部光シールド層として働く。ゲート金属層11は、TFTに対する底部光シールド層としての役割を果たす。
上記の関連技術の方法は、複雑であり、またITOピクセル電極18を使用しているため、設計上および性能上の妥協を余儀なくされている。たとえば、ITO層18が、コンタクト・バイア９を備える中間パッシベーション層17なしで、直接にアルミニウム・ソース−ドレイン金属16上に堆積する場合、大きな薄膜のストレスが生じ、その結果、アルミニウム/ITO層16および18の剥離が生じることになる。したがって、工程が複雑になろうとも、コンタクト・バイア９と共にパッシベーション層17を使用することで、アルミニウム/ITO層16および18の接触面積を最小にでき、薄膜の応力を管理可能な程度に保つことができる。
1987年９月16日公告の、東芝の欧州特許Ａ−236629号には、電気抵抗を減少させるためにゲート電極／ゲート・バス材料としてMo−Ta合金を使用する、通常のａ−Si  TFTアクティブ・マトリクス液晶ディスプレイが記載されている。この発明の目的は、本質的には、電気抵抗のより小さな合金（Mo−Ta）を含む電気的相互接続素材をもたらす（第３段、30−33行）ことであると思われる。1989年12月27日公告の、松下の欧州特許Ａ−348209号、および1989年９月26日公開の、ソニーの日本国特許出願公開平１−241862号の要約書では、ポリシリコンTFTスイッチと組み合わせたポリシリコン・ピクセル電極が開示されている。
発明の概要
本発明は、ピクセル電極にITO層の使用を必要としない、新たな、簡略化されたアクティブ・マトリクスTFTおよびピクセルの設計および製造方法である。ピクセル電極は、特別に処理されたシリコンから製造される。
ITOをなくしてピクセル電極用にシリコンを取り入れることにより、本発明の主な特徴は、第１図に示す従来の関連技術の処理に比べ、より高い歩留りと低製造コストをもたらす、マスキングのより少ない簡略化されたプロセスである。このピクセル素子の顕著な特徴は、TFT用に非ドープのａ−Siを取り入れ、関連するピクセル電極用にドープしたポリシリコンを取り入れることにある。本発明の他の特徴は、ピクセル電極の平面構造にあり、このため回位を生じさせる液晶アライメントの問題がなくなる。たとえば、通常のITOピクセルにおいて、コンタクト・バイアが必要なために生成された非平面ピクセル表面は、液晶アライメント層の均一な摩擦を行う際に困難を生じ、その結果段の近傍で回位を形成させてしまう。本発明の他の特徴は、ITO層製造ステップの省略により、シリコン集積回路加工に完全に適合するようになった、アクティブ・マトリクス基板加工にある。
【図面の簡単な説明】
第1a図および第1b図は、通常のITOピクセル電極をTFTと共に示す図である。
第2a図および第2b図は、アクティブ・マトリクス基板製造の中間段階における非ITOピクセル電極をTFTと共に示す図である。
第3a図および第3b図は、非ITOピクセル電極をTFTと共に示す図である。
第４図は、非ITOピクセル電極を製造する方法を示す図である。
好適な実施例の説明
本発明は、第１図のピクセル電極に使用されたITOの代わりに、第２図および第３図におけるピクセル電極23としてａ−Si薄膜自体を使用する方法を記述するものである。TFT製造において使用される非ドープのａ−Si薄膜は、電磁放射スペクトル可視領域において十分な透過性を有していず、あるいはピクセル電極に要求される導電性を備えていない。しかし、ａ−Si薄膜が、高濃度にドープされ、大径粒子のポリシリコンに変換される場合、その導電性および光透過性は、飛躍的に増加する。高濃度にドープされた、大径粒子ポリシリコン薄膜の、このような光透過性および導電性特性は、AMLCD内でピクセル電極として使用するのに十分である。本発明は、ピクセル電極23として使用するために、ａ−Si層を選択的にドープし、再結晶させる方法を含んでいる。非ITOピクセル電極を使用するこの方法では、ａ−Si  TFTアクティブ・マトリクス・アレイを製造する工程が簡単になる。
ピクセル電極23用ａ−Siは、フォスフェリン（PH3）やアルシン（AsH3）などのドーパント・ガスの導入によるプラズマ化学蒸着、もしくは蒸着後にP31やAs75などのリンまたはヒ素ドーパント種の薄膜中へのイオン注入によって、ドープすることができる。このドーピングで得られる濃度は、1019〜３×1020原子/cm3である。このドープしたａ−Si薄膜を、再結晶化して大径粒子ポリシリコンに変換させる場合、その導電性および光透過性が、ピクセル電極として使用するのに十分なレベルまで増加する。ａ−Siシリコン電極を使用すると、第1a図におけるパッシベーション層17およびコンタクト・バイア９が不要になる。
第2a図および第2b図は、（レーザ再結晶化の前の）製造の中間段階におけるａ−Si  TFT32およびピクセルを示す、断面図および平面図である。
第3a図および第3b図は、再結晶化シリコン・ピクセル電極23および関連するａ−Si  TFT32を示している。第3a図は、ａ−Si  TFT32および再結晶化シリコン・ピクセル23の断面図であり、第3b図は、その平面図である。
第４図には、シリコン・ピクセル23を有する本発明のアクティブ・マトリクス基板の製造ステップの順序を概略的に示す。
シリコン・ピクセル電極を有する素子の製造ステップの順序は、以下の通りである。１）厚さ約1200オングストローム（任意選択の厚さは、1000〜2000オングストローム）のクロム（またはニクロム、アルミニウム、チタン、タンタルもしくはタンタル合金）などのゲート金属層21を、通常は低温ガラスであるが、高温ガラスでもよいディスプレイ・ガラス基板20上に堆積させ、パターン形成し、エッチングする。（この高温ガラスは、600℃以上のひずみ点を有し、低温ガラスは、600℃未満のひずみ点を有する。低温ガラスの例には、7059型およびHOYA型NA40ガラスなどのCORNINGガラスが含まれる。）２）厚さ約2500オングストローム（または1500〜3000オングストロームの他の厚さ）の、窒化シリコン（または五酸化タンタルもしくは二酸化シリコン）などのゲート誘電層22を、ゲート層21およびガラス基板20上に堆積させる。３）厚さ約1000オングストローム（500〜2500オングストロームの間の他の厚さでもよい）の非ドーピングａ−Si層30をTFT32およびピクセル電極のために堆積させる。４）厚さ約5000オングストローム（または4000〜6000オングストロームの間の他の厚さ）の、二酸化シリコン（窒化シリコンで代用可能）のような誘電マスク層24を（層24は、ソース−ドレイン・コンタクト26のマスクとして働くことによって、TFTチャネル長さを画定する）層30上に堆積させ、エッチングする。５）約250オングストローム（または150〜500オングストロームの他の厚さ）の高濃度リンをドープしたａ−Si（n+a−Si）層31を堆積させ、TFTチャネル領域32およびピクセル領域31をパターン形成し、エッチングしてピクセルを互いに分離する。６）約2500オングストローム（または1500〜5000オングストロームの他の厚さ）のアルミニウム反射層29を、（アルミニウム反射層29は、後続の再結晶ステップ８でレーザ・エネルギー用の反射鏡として働く）ピクセル素子領域上に堆積させる。７）アルミニウム反射層29を、パターン形成し、エッチングして、層24に留まるよう被覆を制限する。８）パルスXeClエキシマ・レーザを使用して、ａ−Si層31および30を再結晶させる。（ソース−ドレイン・コンタクト26を含む露出領域31およびディスプレイ・ピクセル30は、溶融し、再結晶化して、高濃度にドープされた大径粒子ポリシリコン層23になり、アルミニウム反射層29の下のTFTチャネル領域内の非ドープのａ−Si層30は、アルミニウムがTFTチャネル領域32からレーザ・エネルギーを反射させてしまうため、影響を受けない。XeClエキシマ・レーザは、3080オングストロームの波長を有し、ａ−Siによって効率的に吸収され、かつ本質的に断熱的な処理モードのもとで、ａ−Siを溶融させ、再結晶化させてポリシリコンを生成させる。XeClレーザは、パルス間隔約50ナノ秒、約300mJ/cm2のエネルギー密度パルス発振する。こうしたレーザ再結晶パラメータは、低温ディスプレイ・ガラス基板20に影響を及さずに、ａ−Si層30および31を溶融し、再結晶化してポリシリコン層23を形成するようになっている。レーザ溶融は、非ドープのａ−Si層30中への層31のリン・ドーピングを均質化し、これにより均一に高密度にリンでドープした再結晶ポリシリコン層23が生成される。レーザ溶融に使用されるレーザ・ビームは、均一なエネルギー分布の、典型的な約1cm×1cmの断面寸法を有するものである。典型��なレーザ・パルス繰返し率は、約50Hzであるが、レーザ・ビームでカバーされ、ピクセル電極領域の結晶化には、１つのパルスが必要なだけである。このビームは、アクティブ・マトリクス基板領域全体にわたって走査され、基板全体のすべてのピクセルを再結晶化させる。）９）約6000オングストロームの厚さ（または4000〜8000オングストロームの他の厚さ）のアルミニウムまたはモリブデンなどのソース金属層26を堆積させ、アルミニウムおよびａ−Si層をパターン形成し、エッチングする。（このエッチング・プロセスにより、ディスプレイ用のアルミニウムまたはモリブデン・ソース・コンタクト26およびソース・バス26が形成され、またソース金属26の真下にないアルミニウム反射層29の部分が除去される。ａ−Siエッチングでは、誘電マスク層24上のn+a−Si層31が完全に除去され、ピクセル領域内の再結晶層23が部分的に除去される。このシリコン・エッチング・ステップを使用して、シリコン・ピクセル層23の厚さを所望の値に制御することができる。）10）ピクセル素子上にダーク・ポリイミド層28を堆積させ、パターン形成およびエッチングを行って層28がTFT32領域上にだけ残るようにする。（このダーク層28の素材は、不透明にするために、濃色染料またはすすでドープすることができる。層28は非導電性であり、TFT32の上部光シールド層として働く。ゲート金属層21は、TFT32の底部光シールド層として働く。）
上記のステップに従って製造されたアクティブ・マトリクス基板は、通常の液晶ディスプレイ製造技法を使用する、カラー・バージョンを含む、AMLCDの組立てに使用される。
上記の方法には、多くの変形例が可能である。たとえば、ａ−Si薄膜は、XeClエキシマ・レーザの代わりにタングステン・ハロゲン・ランプ列などの放射熱ランプを使用する急速熱アニーリング技法を使用することによって、固相ポリシリコンに再結晶化させることができる。また、ガス浸漬レーザ・ドーピング（GILD）をエキシマ・レーザ・パルスと共に使用して、シリコン・ピクセル電極のドーピングおよび再結晶を同時に行うこともできる。GILDプロセスは、チャンバ内の再結晶雰囲気中で溶融シリコン薄膜層30上にPH3やAsH3などのドーパント・ガスを導入して、薄膜をリンでドープするステップも含む。
【図１ａ】
0003628018.tif 000002
【図２ａ】
0003628018.tif 000003
【図１ｂ】
0003628018.tif 000004
【図３ａ】
0003628018.tif 000005
【図２ｂ】
0003628018.tif 000006
【図３ｂ】
0003628018.tif 000007
【図４】
0003628018.tif 000008