(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、前記半導体基板上に形成された第２導電型の半導体層と、前記半導体層の表面の所定領域を囲み、前記表面から前記半導体基板に達するように形成された第１導電型の分離層とを含む受光装置であって、
前記半導体層の表面に、前記分離層から離間するように前記所定領域に形成された複数の第１導電型の第１表面拡散層と、この複数の第１表面拡散層の間に配置され、前記半導体層よりも高濃度の不純物を有する第２導電型の第２表面拡散層と、
前記複数の第１表面拡散層を囲み、かつ前記第２表面拡散層と接して配置され、前記半導体層よりも高濃度の不純物を有する第２導電型の第３表面拡散層と、
前記半導体基板と前記半導体層との間に前記半導体層よりも高濃度の不純物を有する第２導電型の埋め込み層とが形成され、
前記第３表面拡散層は、前記半導体層の表面から前記埋め込み層に達するように形成され、
前記第２表面拡散層が、第１表面拡散層よりも、半導体層の表面から深い位置にまで形成され、
前記分離層が接地され、第１表面拡散層がアノード電極に接続され、前記第３表面拡散層がカソード電極に接続され、前記アノード電極と前記カソード電極との間に逆バイアス電圧が印加され、前記アノード電極を増幅手段に接続され、前記カソード電極と前記アノード電極の配線は積層して形成され、前記カソード電極は下層に位置されており、
前記カソード電極が、第１表面拡散層を囲み、かつ空乏層の少なくとも一部の上方から分離層の少なくとも一部の上方までを覆うように配置されていることを特徴とする受光装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受光装置に関するものであり、さらに詳しくは光ディスク装置の光ピックアップなどに好適な半導体受光装置に関するものである。
【０００２】
【従来の技術】
光ディスク装置において光電変換装置として用いられる光ピックアップには、光検出部と増幅回路とが組み込まれた半導体受光装置（回路内蔵受光装置）が用いられている。光ピックアップなどにおける信号処理の高速化に伴い、半導体受光装置の光検出部における応答速度の向上が求められている。
【０００３】
従来から使用されている回路内蔵受光装置を図８および図９に例示する。ここで、図８は図９のＤＤ’断面を示す。この受光装置では、光検出部が、バイポーラ型トランジスタなどの増幅回路が形成された図外領域とＰ＋型分離層１０３により分離されている。Ｐ型半導体基板１０１上にエピタキシャル成長により形成されたＮ−型半導体層１０２には、アノードとなるＰ＋型表面拡散層１０６およびカソードとなるＮ＋型表面拡散層１０４が形成されている。Ｐ＋型表面拡散層１０６およびＮ＋型表面拡散層１０４は、それぞれシリコン酸化膜などからなる反射防止膜１１１の切り欠き部分に形成したアノード電極１１６およびカソード電極１１４に接続している。カソード電極１１４には、電源１１０から逆バイアス電圧が印加される。
【０００４】
カソード抵抗を低下させて応答速度を上げるために、Ｐ型半導体基板１０１とＮ−型半導体層１０２との界面付近に、高い不純物濃度を有する埋め込み層（Ｎ＋型埋め込み層１０５）を形成することが提案されている。応答速度の向上には、光入射に伴ってエピタキシャル成長膜に発生する少数キャリア（図示した装置では正孔）の拡散走行時間が長いことも問題となる。そこで、少数キャリアが電界によりドリフト走行する空乏層１０７を拡げるため、エピタキシャル成長膜の比抵抗は高く保たれている（不純物濃度が低いＮ−型半導体層１０２として形成される）。
【０００５】
Ｐ＋型表面拡散層１０６とＰ＋分離層１０３とを一体として形成した受光装置も知られているが、応答速度向上のためには、ｐｎ接合の容量を低く押さえてＣＲ時定数を抑制するほうが有利である。そこで、受光装置を高速化する必要がある場合には、図示したように、Ｐ＋型分離層１０３はＰ＋型表面拡散層１０６から離間して形成され、アース電極１１３に接続される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のように光検出部を応答速度向上に適した構造へと改善すると、光電流がリークするという新たな問題が生じるようになった。図８および図９に示した受光装置のＰ＋型表面拡散層１０６からＰ＋型分離層１０３にかけては、ｐｎｐ型トランジスタが寄生素子として存在している。図１０に示したように、このトランジスタのゲート電極には、高比抵抗のＮ−型半導体層１０２からなる寄生抵抗が介在していることになる。また、差動増幅器として表される増幅回路に所定の電圧Ｖｒｅｆが印加され、アノードもアース電位からＶｒｅｆだけ高い電圧に保持される。このため、寄生素子であるトランジスタがオン状態となる条件が整い、リーク電流１００が発生していた。
【０００７】
また、空乏層を拡げるためにエピタキシャル成長膜を高比抵抗とすると、多分割型の受光装置の場合には、アノード間で光電流がリークするという問題も生じていた。図１１に示すように、例えば光ピックアップ用受光装置は、光電流比から光学情報記録媒体に照射されるレーザ光の光スポット位置などを割り出すために、受光領域が複数に分割され、分割された領域ごとにアノードとなるＰ＋型表面拡散層１０６ａ，１０６ｂが形成される。このような受光装置では、エピタキシャル成長膜の不純物濃度が低く比抵抗が高いとアノード間にＰ型チャネルが形成されやすくなる。このため、Ｐ＋型表面拡散層１０６ａ，１０６ｂ間にリーク電流が発生しやすい状態となる。アノード間にリーク電流１２０が発生すると、光電流比の正確な検出が困難となって光ピックアップ誤動作の原因となる。
【０００８】
図１２に示すように、Ｐ型チャネル１１９の主要な形成要因は、反射防止膜としてシリコン酸化膜１１７とともに形成されるシリコン窒化膜１１８がワイヤボンディング工程などチップ切断後の組み立て工程において負に帯電することである。シリコン窒化膜１１８が負に帯電すると表面反転層としてＰ型チャネル１１９が形成される。なお、図示した形態とはＰ型およびＮ型が逆の受光装置であっても、シリコンと接するシリコン酸化膜に生じる正の界面電荷の影響により、Ｐ−型半導体層にＮ型チャネルが形成されやすくなり、上記と同様、光ピックアップの誤動作の原因となるリーク電流が生じやすくなる。
【０００９】
本発明は、上記事情に鑑み、高速化に適した構造を有しながらも、光電流のリークが抑制できる受光装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の受光装置は、第１導電型の半導体基板と、前記半導体基板上に形成された第２導電型の半導体層と、前記半導体層の表面の所定領域を囲み、前記表面から前記半導体基板に達するように形成された第１導電型の分離層とを含む受光装置であって、
前記半導体層の表面に、前記分離層から離間するように前記所定領域に形成された複数の第１導電型の第１表面拡散層と、この複数の第１表面拡散層の間に配置され、前記半導体層よりも高濃度の不純物を有する第２導電型の第２表面拡散層と、
前記複数の第１表面拡散層を囲み、かつ前記第２表面拡散層と接して配置され、前記半導体層よりも高濃度の不純物を有する第２導電型の第３表面拡散層と、
前記半導体基板と前記半導体層との間に前記半導体層よりも高濃度の不純物を有する第２導電型の埋め込み層とが形成され、
前記第３表面拡散層は、前記半導体層の表面から前記埋め込み層に達するように形成され、
前記第２表面拡散層が、第１表面拡散層よりも、半導体層の表面から深い位置にまで形成され、
前記分離層が接地され、第１表面拡散層がアノード電極に接続され、前記第３表面拡散層がカソード電極に接続され、前記アノード電極と前記カソード電極との間に逆バイアス電圧が印加され、前記アノード電極を増幅手段に接続され、前記カソード電極と前記アノード電極の配線は積層して形成され、前記カソード電極は下層に位置されており、
前記カソード電極が、第１表面拡散層を囲み、かつ空乏層の少なくとも一部の上方から分離層の少なくとも一部の上方までを覆うように配置されていることを特徴とする。
【００１３】
本発明の受光装置は、第２表面拡散層が上記複数の第１表面拡散層間のリーク電流を抑制できる。この受光装置では、複数の第１表面拡散層が、それぞれ、第２表面拡散層に囲まれていることが好ましい。第１表面拡散層間のリーク電流とともに、第１表面拡散層と分離層との間のリーク電流を抑制できるからである。
【００１４】
本発明の受光装置では、第２表面拡散層が、第１表面拡散層よりも、半導体層の表面から深い位置にまで形成されていることが好ましい。また、半導体基板と半導体層との間に半導体層よりも高濃度の不純物を有する第２導電型の埋め込み層が形成され、第２表面拡散層が、上記半導体層の表面から上記埋め込み層に達するように形成されていることがさらに好ましい。リーク電流をより効果的に抑制できるからである。
【００１５】
第２表面拡散層の形成によってリーク電流は抑制されるものの、この第２表面拡散層またはその近傍に光が照射されると応答速度の向上に支障が生じる場合がある。そこで、本発明の受光装置では、第２表面拡散層がカソード電極に接続され、このカソード電極が、分離層および分離層に囲まれた半導体層内に形成される空乏層から選ばれる少なくとも一方の少なくとも一部を覆うように配置されていることが好ましい。また、カソード電極が、第１表面拡散層を囲み、かつ空乏層の少なくとも一部の上方から分離層の少なくとも一部の上方までを覆うように配置されていることがさらに好ましい。
【００１７】
【発明の実施の形態】
以下、本発明の好ましい形態を図面を参照しながら説明する。
（第１の実施形態、参考例）
図１（図２のＡＡ’断面図）および図２に示すように、本実施形態では、Ｐ型半導体基板１上にエピタキシャル成長により形成されたＮ−型半導体層２の表面に、Ｎ−型半導体層とは逆導電型のＰ＋型表面拡散層６と、Ｎ−型半導体層と同導電型であって不純物濃度がより高いＮ＋型表面拡散層４とが形成されている。本実施形態の受光装置では、従来とは異なり、Ｐ＋型分離層３により囲まれた受光領域において、Ｎ＋型表面拡散層４がＰ＋型表面拡散層６を囲むように配置されている。
【００１８】
本実施形態の受光装置でも、従来から提案されているように、Ｐ＋型表面拡散層６はアノード電極１６を介して増幅回路へと接続されている。また、Ｐ＋型分離層３はＰ＋型表面拡散層から離間して形成され、アース電極１３に接続されて接地されている。また、空乏層７を広げるために、Ｎ−型半導体層２は高比抵抗（例えば５〜１００Ωｃｍ）のエピタキシャル成長膜とされている。しかし、本実施形態の受光装置では、上記のようにＮ＋型表面拡散層４を配置することにより、寄生素子であるトランジスタのベース電極の不純物濃度が高く保持されてこの部分でのエネルギー障壁が高くなっているため、Ｐ＋型表面拡散層６からＰ＋型分離層３への光電流のリークが効果的に防止されている。なお、Ｎ＋型表面拡散層４が接続しているカソード電圧１４には電源１０から逆バイアス電圧が印加される。
【００１９】
特に制限されないが、Ｎ＋型表面拡散層４の不純物濃度は、平均の抵抗率で換算して０．００５〜０．０１Ωｃｍ程度が好ましい。平均の抵抗率が高すぎるとシリーズ抵抗が大きくなり、応答速度を低下させる。
【００２０】
また、Ｎ＋型表面拡散層４は、Ｐ＋型表面拡散層６の下方においてＰ型半導体基板１とＮ−型半導体層２との間に形成されたＮ＋型埋め込み層５に達する深さにまで形成されている。このように本実施形態の受光装置では、応答速度向上のため、Ｐ＋型表面拡散層６およびその周囲の空乏層７の下方および側方をＮ＋型領域で囲むことにより、カソード抵抗を低減させている。
【００２１】
なお、本実施形態の受光装置は、従来から適宜実施されてきたように、半導体基板への不純物のイオン注入、半導体膜のエピタキシャル成長、熱処理による不純物の拡散、熱酸化によるシリコン基板の表面酸化などの諸工程により製造できる。また、図示を省略するが、上記半導体層の上方には、反射防止膜に加え、遮光膜、表面保護膜などが必要に応じて形成される。さらに、分離層により隔てられた隣接領域には、バイポーラ型トランジスタなどの増幅回路や演算回路が適宜形成される。
【００２２】
（第２の実施形態、参考例）
図３（図４のＢＢ’断面図）および図４に示すように、本実施形態では、Ｎ−型半導体層２の表面に、複数のＰ＋型表面拡散層６ａ〜６ｄとＮ＋型表面拡散層４，８とが形成されている。Ｎ＋型表面拡散層は、Ｐ＋型表面拡散層６ａ〜６ｄを囲む層４と、Ｐ＋型表面拡散層６ａ〜６ｄ間に配置された層８とから構成されている。本実施形態では、従来とは異なり、Ｐ＋型表面拡散層６ａ〜６ｄの各々をＮ＋型表面拡散層４，８が囲むように配置されている。
【００２３】
本実施形態の受光装置でも、従来から提案されているように、光電流比から情報を得るべく、複数のＰ＋型表面拡散層６ａ〜６ｄが個々にアノード電極１６ａ〜１６ｄを介して別の増幅回路へと接続されている。また、空乏層７を広げるために、Ｎ−型半導体層２は高比抵抗（例えば５〜１００Ωｃｍ）のエピタキシャル成長膜とされている。しかし、上記のようにＮ＋型表面拡散層８を配置することにより、本実施形態の受光装置では、Ｐ＋型表面拡散層６ａ〜６ｄ間における光電流のリークが効果的に防止されている。ここでも、Ｎ＋型表面拡散層４，８の平均抵抗率は、第１の実施形態で説明した理由から、０．００５〜０．０１Ωｃｍ程度が好ましい。
【００２４】
なお、ここでは、複数のＰ＋型表面拡散層６ａ〜６ｄが全体としてＮ＋型表面拡散層４に囲まれた形態について説明した。この形態によれば、第１の実施形態と同様、Ｐ＋型表面拡散層６ａ〜６ｄからＰ＋型分離層３へのリーク電流も抑制できる。しかし、これに限ることなく、図５に示したように、カソードとなるＮ＋型表面拡散層を除いては、Ｐ＋型表面拡散層６ａ〜６ｄ間にのみＮ＋型表面拡散層８を配置してもＰ＋型表面拡散層間のリーク電流は抑制できる。また、ここでは、４つのＰ＋型表面拡散層６ａ〜６ｄを田の字状に区分けした形態について説明したが、Ｐ＋型表面拡散層の個数および配列の方法に特に制限はない。
【００２５】
複数のＰ＋型表面拡散層の間に形成されるＮ＋型表面拡散層８は、Ｎ−型半導体層２の深くにまで形成し過ぎると、空乏層の拡がりが制限されて応答速度が低下することがある。このため、Ｎ＋型表面拡散層８は、隣接するＰ＋型表面拡散層の深さの１〜２倍程度の深さにまで形成することが好ましい。
【００２６】
（第３の実施形態）
図６（図７のＣＣ’断面図）および図７に示すように、本実施形態の受光装置では、図３および図４を参照して第２の実施形態で説明した受光装置のカソード電極がさらに広い領域に形成されている。この受光装置では、受光領域において、カソード電極１５が空乏層７およびＰ＋型分離層３の一部を覆うように形成されている。カソード電極１５は、他の電極と同様、Ａｌなどの金属により形成されるため、遮光層として機能する。
【００２７】
Ｎ＋型表面拡散層４はリーク電流の防止には有効であるが、この領域に光が照射されると拡散電流の影響によって応答速度の向上に支障を来すおそれがある。また、Ｎ＋型表面拡散層４近傍に存在する空乏化していないＮ−型半導体層２に光が照射されると、相対的に長い少数キャリアの拡散走行時間の影響によって光電流比の検出精度などに影響が及ぶおそれもある。そこで、本実施形態では、カソード電極１５をＰ＋型表面拡散層６を囲むように配置し、さらにカソード電極１５の内側端部を空乏層７の上方に置き、カソード電極１５の外側端部をＰ＋型分離層３の上方に置くことにより、Ｐ＋型表面拡散層の外周に配置されたＮ＋型表面拡散層４およびこの近傍をカソード電極により覆うこととした。本実施形態では、拡張されたカソード電極１５により、Ｐ＋型表面拡散層６ａ〜６ｄを１つずつ含む各区画とこの区画の境界に配置したＮ＋型表面拡散層８とを除いた領域が遮光されている。
【００２８】
本実施形態の受光装置では、図７からも明らかなように、受光領域内において少なくとも一部の電極を積層する必要が生じる。電極の積層は、カソード電極１５を第１層（下層）とし、アノード電極１６や、必要に応じて積層されるアース電極１３は第２層（上層）とすることが好ましい。カソード電極１５を下層とするほうが、カソード電極１５とＮ−型半導体層２の表面との隙間から漏れ込む不要光を遮蔽しやすいからである。なお、図示は省略したが、各電極間には、従来から実施されてきたように層間絶縁膜が形成される。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、高速化に適した構造を有しながらも、光電流のリークが抑制できる受光装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態（参考例）における受光装置を示す断面図（図２に示す受光装置のＡＡ’断面図）である。
【図２】本発明の第１の実施の形態（参考例）における受光装置を示す平面図である。
【図３】本発明の第２の実施の形態（参考例）における受光装置を示す断面図（図４に示す受光装置のＢＢ’断面図）である。
【図４】第２の実施の形態（参考例）における受光装置を示す平面図である。
【図５】第２の実施の形態（参考例）における受光装置の別の形態を示す断面図である。
【図６】本発明の第３の実施の形態における受光装置を示す断面図（図７に示す受光装置のＣＣ’断面図）である。
【図７】本発明の第３の実施の形態における受光装置を示す平面図である。
【図８】従来の受光装置の一例を示す断面図（図９に示す受光装置のＤＤ’断面図）である。
【図９】従来の受光装置の一例を示す平面図である。
【図１０】従来の受光装置の等価回路を示す回路図である。
【図１１】従来の受光装置の別の一例を示す断面図である。
【図１２】図１１の受光装置の部分拡大図である。
【符号の説明】
１    Ｐ型半導体基板
２    Ｎ−型半導体層
３    Ｐ＋型分離層
４    Ｎ＋型表面拡散層
５    Ｎ＋型埋め込み層
６    Ｐ＋型表面拡散層
７    空乏層
１１  反射防止膜
１３  アース電極
１４  カソード電極
１６  アノード電極
【図１】
0003621314.tif 000002
【図２】
0003621314.tif 000003
【図３】
0003621314.tif 000004
【図４】
0003621314.tif 000005
【図５】
0003621314.tif 000006
【図６】
0003621314.tif 000007
【図７】
0003621314.tif 000008
【図８】
0003621314.tif 000009
【図９】
0003621314.tif 000010
【図１０】
0003621314.tif 000011
【図１１】
0003621314.tif 000012
【図１２】
0003621314.tif 000013