(57)【特許請求の範囲】
【請求項１】
第１及び第２のＩＩＬインバータがカスケードに接続され、これら両インバータの接続点とグランドの間にコンデンサを設けた遅延回路において、
複数の出力端子を有し、そのうち少なくとも一つの出力端子が入力端子に接続される少なくとも一つの第３のＩＩＬインバータを備え、この第３のＩＩＬインバータが上記コンデンサの充電電流を調整するように接続されており、
上記第３のＩＩＬインバータは、制御信号に応じて、上記コンデンサの充電電流の調整に寄与するか否かを切り替えることを特徴とする遅延回路。
【請求項２】
上記制御信号は、上記第３のＩＩＬインバータの各制御信号入力端子を介して入力されることを特徴とする請求項１に記載の遅延回路。
【請求項３】
上記制御信号は、上記第２のＩＩＬインバータを介して入力され、この制御信号により、上記第３のＩＩＬインバータは上記コンデンサの充電電流の調整に寄与しなくなることを特徴とする請求項１に記載の遅延回路。
【請求項４】
上記第３のＩＩＬインバータは、基準電流を流すトランジスタと、複数個のＩＩＬトランジスタとからなり、
上記複数個のＩＩＬトランジスタのうち少なくとも一つは、上記接続点との間に接続される一方、残余のＩＩＬトランジスタは、上記出力端子と上記入力端子との間に接続されており、
上記各ＩＩＬトランジスタには同じ量の電流が流れ、その電流値は、上記基準電流を上記残余のＩＩＬトランジスタの個数で割ったものに等しく、
上記制御信号は、上記複数のＩＩＬトランジスタの各ベースに印加され、該ＩＩＬトランジスタがオンすると上記第３のＩＩＬインバータには電流が流れる一方、オフすると電流が流れないことを特徴とする請求項１、２、又は３に記載の遅延回路。
【請求項５】
上記第２のＩＩＬインバータは、複数個、並列に接続されてなることを特徴とする請求項１、２、３、又は４に記載の遅延回路。
【請求項６】
請求項１乃至５のいずれか１項に記載の遅延回路を用いたリング発振器であって、上記遅延回路の出力に奇数個のＩＩＬインバータをカスケードに接続し、その出力を上記第１のＩＩＬインバータの入力に接続したことを特徴とする遅延回路を用いたリング発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＩＬで構成された遅延回路及びそれを用いたリング発振器に関するものである。
【０００２】
【従来の技術】
従来の遅延回路として、図１７に示すような構成のものが知られている。図１７において、参照番号１７０１は第１のＩＩＬインバータを表し、参照番号１７０２は第２のＩＩＬインバータを表し、参照番号１７０３はコンデンサを表している。図１７の構成の遅延回路による遅延時間は、ＩＩＬインバータ１７０２の入力に接続されたコンデンサ１７０３がＩＩＬインバータ１７０２の入力端子電流により充電され、ＩＩＬインバータ１７０２の入力端子電圧（コンデンサ１７０３の両端の電圧）がＩＩＬインバータ１７０２の閾値電圧に達するまでの時間となる。このＩＩＬインバータ１７０２の入力端子電流は、ＩＩＬインバータ１７０２を構成するラテラルＰＮＰ構造のＩＩＬトランジスタのコレクタ電流であり、この電流値は、ＩＩＬインバータ１７０２のインジェクタ電流となる。
【０００３】
また、遅延時間を可変することが可能な遅延回路として、特開平９−１７２３５６号公報に、複数のインバーティング・バッファとスイッチを設け、スイッチを制御して遅延時間を可変する遅延回路が開示されている。この遅延回路を図１８に示す。
【０００４】
図１８において、参照番号１８０４は第１のインバーティング・バッファを表し、１８０１ａは第２のインバーティング・バッファを表し、１８０１ｂは第３のインバーティング・バッファを表し、１８０１ｃは第４のインバーティング・バッファを表し、１８０１ｄは第５のインバーティング・バッファを表し、１８０２ａは第１のスイッチを表し、１８０２ｂは第２のスイッチを表し、１８０２ｃは第３のスイッチを表し、１８０２ｄは第４のスイッチを表し、１８０３はコンデンサを表している。なお、第１から第４のスイッチ１８０２ａ〜１８０２ｄの何れか一つのスイッチは必ずオン状態になるようにされる。
【０００５】
図１８の遅延回路の特徴は、第１のインバーティング・バッファ１８０４と第２のインバーティング・バッファ１８０１ａを除いて、第３〜第５インバーティング・バッファ１８０１ｂ〜１８０１ｄに直列に接続された第２〜第４のスイッチスイッチ１８０２ｂ〜１８０２ｄの開閉によって、コンデンサ１８０３を充放電させるインバーティング・バッファの数を可変することによって、遅延時間を可変している点にある。
【０００６】
すなわち、図１８の遅延回路によれば、接続されるインバーティング・バッファの数が多ければコンデンサ１８０３を充放電させる電流が大きくなるので、インバーティング・バッファの数を可変することによって遅延時間を可変することが可能となる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の技術は、次のような問題点を有している。
【０００８】
すなわち、図１７の遅延回路では、コンデンサ１７０３が集積回路（図示しない）に内蔵されている場合、コンデンサ１７０３の容量値（静電容量値）は固定されており、その遅延時間を可変することはできない。また、コンデンサ１７０３を集積回路外に外付けした場合、コンデンサ１７０３の容量値を変えることによって遅延時間を可変できるが、集積回路とは別個にコンデンサ１７０３を設けることが必要であると共に、コンデンサ１７０３を接続するための端子を集積回路に設けることが必要であり、集積回路の実装上致命的な課題となる。
【０００９】
一方、図１８の遅延回路では、コンデンサ１８０３の充放電に関与する第２〜第５インバーティング・バッファ１８０１ａ〜１ｄは、電流源（図示しない）を含む構成にする必要があり、また、インバーティング・バッファと同数のスイッチ２ａ〜２ｄが必要となる。このため、実際の回路構成は複雑なものになる。
【００１０】
また、遅延時間を充分長くするには、コンデンサ１８０３を大容量のものを使用するか、もしくはコンデンサ１８０３の充電電流を充分に小さくする必要がある。しかしながら、大容量のコンデンサ１８０３をＩＣ内部に作り込むと、チップ面積が大きくなるという問題を生じる。
【００１１】
更に、図１８の遅延回路では、使用されるインバーティング・バッファの数を変えてコンデンサ１８０３への充電電流を変えているので、一つのインバーティング・バッファによってコンデンサ１８０３を充電する電流が最小の電流量になり、これにより、充電電流を充分に小さくすることは困難である。また、コンデンサ１８０３を充電する電流値を小さく設定したとしても、ノイズにより遅延回路の出力がばたつく（変動する）虞がある。
【００１２】
本発明は、上記問題点に鑑みなされたものであり、その目的は、集積回路内で面積をとらないで簡易な回路構成で、任意の遅延時間を実現できる遅延回路、及びこの遅延回路を用いたリング発振器を提供することにある。
【００１３】
【課題を解決するための手段】
本発明に係る遅延回路は、上記課題を解決するために、第１及び第２のＩＩＬインバータがカスケードに接続され、これら両インバータの接続点とグランドの間にコンデンサを設けた遅延回路において、以下の措置を講じたことを特徴としている。
【００１４】
すなわち、上記遅延回路は、複数の出力端子を有し、そのうち少なくとも一つの出力端子が入力端子に接続される少なくとも一つの第３のＩＩＬインバータを備え、この第３のＩＩＬインバータは上記コンデンサの充電電流を調整するように接続されており、上記第３のＩＩＬインバータは、制御信号に応じて、上記コンデンサの充電電流の調整に寄与するか否かを切り替えることを特徴としている。
【００１５】
上記の発明によれば、遅延時間は、コンデンサが、第２のＩＩＬインバータの入力からの電流により充電され、その端子電圧が第２のＩＩＬインバータの閾値電圧に達するまでの時間をいい、コンデンサの静電容量によって決定される。
【００１６】
しかし、コンデンサの静電容量は、一般に固定されており、その遅延時間を可変することはできない。一方、コンデンサを集積回路外に外付けした場合、コンデンサの静電容量を変えることによって遅延時間を可変できるが、集積回路とは別個にコンデンサを設けることが必要であると共に、コンデンサを接続するための端子を集積回路に設けることが必要であり、集積回路の実装上致命的な不具合を招来する。
【００１７】
そこで、上記の遅延回路によれば、少なくとも一つの第３のＩＩＬインバータを備えており、この第３のＩＩＬインバータは、コンデンサの充電電流を調整するように接続されている。このように、第１及び第２ＩＩＬインバータと同じ構造の第３のＩＩＬインバータを少なくとも一つ設けることによって、コンデンサの充電電流が調整され、それゆえ、コンデンサの静電容量が固定でも遅延時間を可変できる。しかも、コンデンサの静電容量は小さいものでよいので、集積回路内で占める面積を小さくでき、これにより、集積回路の高集積化が図れる。
【００１８】
上記第３のＩＩＬインバータの個数は、多いほど、コンデンサの静電容量は小さくできる。
【００１９】
上記第３のＩＩＬインバータは、制御信号に応じて、上記コンデンサの充電電流の調整に寄与するか否かを切り替えることが好ましい。
【００２０】
この場合、制御信号に応じて、コンデンサの充電電流の調整に寄与するか否かが上記第３のＩＩＬインバータによって切り替えられる。上記第３のＩＩＬインバータが複数設けられている場合、制御信号を制御すれば、コンデンサの充電電流の調整量が可変できるので、より広範囲で高精度な遅延時間を得ることが可能となる。
【００２１】
上記制御信号は、上記第３のＩＩＬインバータの各制御信号入力端子を介して入力されることが好ましい。この場合、外部から遅延時間の切り替え制御が可能となる。つまり、制御信号入力端子を介して第３のＩＩＬインバータに入力された制御信号に基づいて、上記コンデンサの充電電流の調整に寄与するか否かの切り替えが制御される。第３のＩＩＬインバータが複数設けられている場合、これら複数の制御信号の組み合わせにより、コンデンサの充電電流を更に複数段階に広範囲に且つ高精度に可変できる。
【００２２】
ところで、第３のＩＩＬインバータに流れる電流を大きくすることによって、上記コンデンサへの充電電流を小さくし、これにより、小さい静電容量のコンデンサを用いて所望の大きな遅延時間を実現することが可能となる。しかしながら、充電電流を小さくしたことにより、コンデンサが充電されて両端の電圧が第２のＩＩＬインバータの入力閾値電圧に達し、この第２のＩＩＬインバータの出力がハイレベルからローレベルに反転するタイミングでノイズによりコンデンサの両端の電圧が第２のＩＩＬインバータの入力閾値電圧付近でふらつき、これにより、第２のＩＩＬインバータの出力がばたつく（変動する）という不具合を招来することがある。
【００２３】
この不具合を解消するためには、上記制御信号は、上記第２のＩＩＬインバータを介して入力され、この制御信号により、上記第３のＩＩＬインバータが上記コンデンサの充電電流の調整に寄与しないことが好ましい。この場合、第２のＩＩＬインバータからの制御信号により、上記第３のＩＩＬインバータは上記コンデンサの充電電流の調整に寄与しなくなる。その結果、充電電流の調整分がなくなるので、コンデンサの両端の電圧が第２のＩＩＬインバータの入力閾値電圧に達した状態で安定に保持される。
【００２４】
それゆえ、コンデンサの両端の電圧が第２のＩＩＬインバータの入力閾値電圧付近でふらつくことがなくなり、上記第２のＩＩＬインバータの出力が変動することがない安定した遅延回路を実現できる。しかも、上記のように制御信号を入力するという簡単な構成（結線するだけでよい）により、新たなゲート等の追加を必要とせず、集積性を損なわず、遅延回路の出力の安定化が確実に図れる。
【００２５】
上記第３のＩＩＬインバータは、基準電流を流すトランジスタと、複数個のＩＩＬトランジスタとからなり、上記複数個のＩＩＬトランジスタのうち少なくとも一つは、上記接続点に接続される一方、残余のＩＩＬトランジスタは、上記出力端子と上記入力端子との間に接続されており、上記各ＩＩＬトランジスタには同じ量の電流が流れ、その電流値は、上記基準電流を上記残余のＩＩＬトランジスタの個数で割ったものに等しいことが好ましい。
【００２６】
この場合、複数のＩＩＬトランジスタのうち残余のＩＩＬトランジスタに電流が流れない場合、上記コンデンサの充電電流は調整されない。これに対して、複数のＩＩＬトランジスタのうち残余のＩＩＬトランジスタに電流（残余のＩＩＬトランジスタの数で基準電流を割ったもの）が流れると、同じ電流が上記接続点を介して上記少なくとも一つのＩＩＬトランジスタに流れる。これにより、上記コンデンサの充電電流が調整されることになる。上記複数のＩＩＬトランジスタは、一種のカレントミラー構成となるので、集積化が容易となる。
【００２７】
上記第３のＩＩＬインバータは、基準電流を流すトランジスタと、複数個のＩＩＬトランジスタとからなり、上記複数個のＩＩＬトランジスタのうち少なくとも一つは、上記接続点との間に接続される一方、残余のＩＩＬトランジスタは、上記出力端子と上記入力端子との間に接続されており、上記各ＩＩＬトランジスタには同じ量の電流が流れ、その電流値は、上記基準電流を上記残余のＩＩＬトランジスタの個数で割ったものに等しく、上記制御信号は、上記複数のＩＩＬトランジスタの各ベースに印加され、該ＩＩＬトランジスタがオンすると上記第３のＩＩＬインバータには電流が流れる一方、オフすると電流が流れないことを特徴としている。
【００２８】
この場合、制御信号が複数のＩＩＬトランジスタの各ベースに印加される。その結果、ＩＩＬトランジスタがオフすると、上記第３のＩＩＬインバータには電流が流れず、それゆえ、上記コンデンサの充電電流は調整されない。これに対して、ＩＩＬトランジスタがオンすると、全てのＩＩＬトランジスタに同じ電流（残余のＩＩＬトランジスタの数で基準電流を割ったもの）が流れ、これにより、上記コンデンサの充電電流が調整されることになる。上記複数のＩＩＬトランジスタは、一種のカレントミラー構成となり、集積化がより容易となる。
【００２９】
上記第２のＩＩＬインバータは、複数個、並列に接続されてなることが好ましい。この場合、上記第２のＩＩＬインバータから上記コンデンサへ流れ込む電流は、並列接続された数分だけ増加し、その分、上記コンデンサの電流調整範囲が広がる。これにより、必要以上にコンデンサへの充電電流を減らすことなく、遅延回路の遅延時間を広範囲に複数段階可変できる。
【００３０】
上記いずれか一つの遅延回路の出力に奇数個のＩＩＬインバータをカスケードに接続し、その出力を上記第１のＩＩＬインバータの入力に接続した遅延回路を用いたリング発振器が好ましい。この場合、上記遅延回路による遅延時間に応じた発振周波数で発振するリング発振器を実現でき、これは、非常に高精度且つ広範囲に発振周波数が可変できると共に、集積回路内で面積をとらないで簡易な回路構成で、集積性に優れたリング発振器を提供することができる。
【００３１】
【発明の実施の形態】
本発明の実施の一形態について図１、図３乃至図５に基づいて説明すれば、以下のとおりである。
【００３２】
本実施の形態に係る遅延回路は、図１に示すように、ＩＩＬインバータ１０１、ＩＩＬインバータ１０２、ＩＩＬで構成された電流調整回路１０３、及びコンデンサ１０４を有している。なお、図１においては、説明の便宜上、ＩＩＬインバータは論理回路で表示している。
【００３３】
まず、図３（ａ）を参照しながら、上記電流調整回路１０３について、以下に説明する。
【００３４】
図３（ａ）は、論理回路で示したＩＩＬインバータを用いたカレントミラー構成の電流調整回路１０３の例を示す。ここで示す電流調整回路１０３のＩＩＬインバータは、合計３個の出力端子を備えている。このＩＩＬインバータ出力１及び２は、ＩＩＬインバータの入力に接続されている。このＩＩＬインバータの入力は引き出されて制御信号入力端子とされている。残りのＩＩＬインバータの出力３は、引き出されて出力端子とされている。
【００３５】
上記の電流調整回路１０３をトランジスタで記述すると、図３（ｂ）で示すようになる。すなわち、上記の電流調整回路１０３は、ラテラルＰＮＰトランジスタ構造のインジェクタトランジスタ３０１と、ＮＰＮトランジスタ構造のＩＩＬトランジスタ３０２、３０３、及び３０４とによって構成されている。
【００３６】
上記インジェクタトランジスタ３０１は、エミッタがインジェクタ端子に接続され、ベースがグランドに接続され、コレクタが制御入力端子に接続されている。上記ＩＩＬトランジスタ３０２、３０３、及び３０４の各エミッタはグランドに接続され、各ベースは上記インジェクタトランジスタ３０１のコレクタに接続されている。上記ＩＩＬトランジスタ３０２及び３０３の各コレクタは、上記インジェクタトランジスタ３０１のコレクタに接続されている。上記ＩＩＬトランジスタ３０４のコレクタは、上記出力端子に接続されている。
【００３７】
上記構成の電流調整回路１０３の動作を説明する。上記の制御信号入力端子がＨｉｇｈインピーダンスの場合、上記インジェクタトランジスタ３０１のコレクタを介してインジェクタ電流ＩINJ は、ダイオード接続された上記ＩＩＬトランジスタ３０２及び３０３（ＩＩＬトランジスタ３０２及び３０３は、何れも、ベースとコレクタとが接続されているので、ダイオードの機能を果たす。）のコレクタへ流れ込む。
【００３８】
ＩＩＬトランジスタ３０２及び３０３において、エミッタ面積は、互いに、同一形状で同一面積を有している。それゆえ、ＩＩＬトランジスタ３０２及び３０３において、コレクタ電流は、互いに等しく、インジェクタ電流ＩINJ をそれぞれ１／２に分流した値（ＩINJ ／２）となる。
【００３９】
また、ＩＩＬトランジスタ３０４のエミッタは、ＩＩＬトランジスタ３０２・３０３のエミッタと同一形状の同一面積を有しており、これらＩＩＬトランジスタ３０２〜３０４はベースが互いに接続されており、各ベース−エミッタ間の電圧が互いに等しい。それゆえ、上記出力端子の電流となるＩＩＬトランジスタ３０４のコレクタ電流（ＩINJ ／２）は、ＩＩＬトランジスタ３０２及び３０３のコレクタ電流とそれぞれ等しくなる。すなわち、上記の電流調整回路１０３は、ＩＩＬインバータ１ゲートを用いて、インジェクタ電流ＩINJ を基準電流とし、（ＩINJ ／２）の電流を流すカレントミラー構成の電流出力回路を構成する。
【００４０】
一方、制御信号入力端子にローレベルの電圧（制御信号）が入力された場合、上記ＩＩＬトランジスタ３０２〜３０４は遮断状態となり、上記出力端子に電流は流れなくなる。
【００４１】
以上のように、制御信号入力端子をＨｉｇｈインピーダンスにすると、出力端子にインジェクタ電流ＩINJ の１／２の電流が流れる（電流調整回路１０３の出力電流をオンする）一方、制御信号入力端子をローレベルにすると、出力端子に電流を流れなくする（電流調整回路１０３の出力電流をオフする）ことができ、外部からの遅延時間の切り替え制御が可能となる。
【００４２】
図３（ｃ）は、上記電流調整回路１０３の集積回路のパターン例を示す。図３（ｃ）に示すように、ＩＩＬインバータ１ゲートのパターンで形成され、集積回路のＩＩＬ内に容易に形成できる。
【００４３】
以上は、ＩＩＬインバータの出力端子が３個でそのうち２個が制御信号入力端子と接続されている場合を図３を参照しながら説明したが、本発明は、これに限定されるものではなく、ＩＩＬインバータの出力端子が４個以上であって、そのうち３個以上が制御信号入力端子と接続され、２個以上が出力端子に接続された構成でもよい。
【００４４】
図４（ａ）の構成の場合、トランジスタで記述すると、図４（ｂ）で示すようになる。この場合、電流調整回路１０３は、ラテラルＰＮＰトランジスタ構造のインジェクタトランジスタ４０１と、ベースが互いに接続された（ｍ＋ｎ）個のＮＰＮトランジスタ構造のＩＩＬトランジスタとによって構成されている。
【００４５】
上記インジェクタトランジスタ４０１は、エミッタがインジェクタ端子に接続され、ベースがグランドに接続され、コレクタが制御入力端子に接続されている。上記（ｍ＋ｎ）個のＩＩＬトランジスタの各エミッタはグランドに接続され、各ベースは上記インジェクタトランジスタ４０１のコレクタに接続されている。上記ｍ個のＩＩＬトランジスタ（図３（ｂ）のＩＩＬトランジスタ３０２及び３０３に対応する。）の各コレクタは、上記インジェクタトランジスタ４０１のコレクタに接続されている。上記ｎ個のＩＩＬトランジスタ（図３（ｂ）のＩＩＬトランジスタ３０４に対応する。）のコレクタは出力端子に接続されている。
【００４６】
図４（ｂ）の電流調整回路１０３の動作を説明する。上記の制御信号入力端子がＨｉｇｈインピーダンスの場合、上記インジェクタトランジスタ４０１のコレクタを介してインジェクタ電流ＩINJ は、ダイオード接続された上記ｍ個のＩＩＬトランジスタの各コレクタへ流れ込む。上記ｍ個のＩＩＬトランジスタにおいて、エミッタ面積は、互いに、同一形状で同一面積を有している。それゆえ、上記ｍ個のＩＩＬトランジスタにおいて、コレクタ電流は、互いに等しく、インジェクタ電流ＩINJ をそれぞれ１／ｍに分流した値（ＩINJ ／ｍ）となる。
【００４７】
また、上記ｎ個のＩＩＬトランジスタの各エミッタは、上記ｍ個のＩＩＬトランジスタの各エミッタと同一形状の同一面積を有しており、これら（ｍ＋ｎ）個のＩＩＬトランジスタはベースが互いに接続されており、各ベース−エミッタ間の電圧が互いに等しい。それゆえ、上記出力端子の電流となる上記ｎ個のＩＩＬトランジスタの各コレクタ電流（ＩINJ ／ｍ）は、上記ｍ個のＩＩＬトランジスタの各コレクタ電流と等しくなる。したがって、この場合、上記出力端子には、（ＩINJ ／ｍ）の電流のｎ倍の電流であるｎ・（ＩINJ ／ｍ）が流れることになる。
【００４８】
一方、制御信号入力端子にローレベルの電圧が入力された場合、上記（ｍ＋ｎ）個のＩＩＬトランジスタは遮断状態となり、上記出力端子に電流は流れなくなる。
【００４９】
以上のように、制御信号入力端子をＨｉｇｈインピーダンスにすると、出力端子にインジェクタ電流ＩINJ の（ｎ／ｍ）の電流が流れる一方、制御信号入力端子をローレベルにすると、出力端子に電流を流れなくすることができる。
【００５０】
以上より、図４の電流調整回路１０３は、ＩＩＬインバータの出力において、（ｍ：ｎ）を変化させることによって、インジェクタ電流ＩINJ を基準電流とすると、任意の電流を出力する電流出力回路を構成することが可能となる。それゆえ、電流調整回路１０３の出力電流を用いて遅延回路のコンデンサ１０４の充電電流を調整することによって、任意の遅延時間を実現し、遅延時間を容易に切り替えることができる。
【００５１】
ここで、上記のような構成の電流調整回路１０３を備えた遅延回路について、図１を参照しながら、以下に説明する。
【００５２】
図１の遅延回路においては、上記ＩＩＬインバータ１０１と上記ＩＩＬインバータ１０２とは信号線を介してカスケードに接続されており、この接続点とグランドとの間に上記コンデンサ１０４が接続されている。また、この信号線には上記電流調整回路１０３の上記出力端子が接続されている。
【００５３】
また、上記電流調整回路１０３は、図３（ｂ）において、制御信号入力端子が設けられていない場合に相当する。この場合の電流調整回路１０３は次のようになる。すなわち、インジェクタ電流ＩINJ は、ＩＩＬトランジスタ３０２〜３０４を介して分流し、各ＩＩＬトランジスタには、上述のように（ＩINJ ／２）の電流が流れる。つまり、電流調整回路１０３の出力端子には、常に、（ＩINJ ／２）の電流が流れ込む状態にある。
【００５４】
図１の遅延回路において、信号入力端子の状態がＨｉｇｈインピーダンスからローレベルに変化すると、上記ＩＩＬインバータ１０１の出力はローレベルからＨｉｇｈインピーダンスに変化する。その結果、上記コンデンサ１０４には、上記ＩＩＬインバータ１０２の入力電流ＩINJ から電流調整回路１０３の出力端子に流れ込む電流Ｉａを差し引いたＩｃ＝（ＩINJ −Ｉａ）の電流が流れて充電される。そして、上記コンデンサ１０４の両端の電圧がＩＩＬインバータ１０２の入力閾値電圧に達すると、ＩＩＬインバータ１０２の出力はハイレベルからローレベルに変化する。なお、信号入力端子の状態がハイレベルの場合には、ＩＩＬインバータ１０１の出力はローレベルになり、コンデンサ１０４はＩＩＬインバータ１０１の出力を介して放電される。
【００５５】
上記遅延回路において、ＩＩＬインバータ１０１の入力がハイレベルからローレベルに変化し、ＩＩＬインバータ１０２の出力がハイレベルからローレベルに変化するまでの遅延時間は、ＩＩＬインバータ１０１・１０２のゲートの遅延時間が短く無視できるとすると、コンデンサ１０４が上記充電電流Ｉｃによってコンデンサ１０４の両端の電圧がＩＩＬインバータ１０２の入力閾値電圧に達するまでの時間となる。この遅延時間をＴとし、コンデンサ１０４の静電容量をＣとし、ＩＩＬインバータ１０２の入力閾値電圧をＶとすると、Ｔ＝（Ｃ・Ｖ）／Ｉｃで表される。
【００５６】
図１の遅延回路においては、電流調整回路１０３に３出力のＩＩＬインバータを用い、２出力は入力に接続し、１出力のみ電流調整回路１０３の出力としているので、この電流調整回路１０３の出力電流Ｉａは、（ＩINJ ／２）となる。したがって、コンデンサ１０４の充電電流Ｉｃは、Ｉｃ＝ＩINJ −（ＩINJ ／２）＝（ＩINJ ／２）となる。
【００５７】
以上より、電流調整回路１０３が具備されていない場合のコンデンサ１０４の充電電流ＩｃはＩINJ であるので、コンデンサ１０４の静電容量Ｃが同じであれば、電流調整回路１０３を具備する図１の遅延回路の遅延時間は２倍になる。換言すれば、同一の遅延時間を実現するためには１／２の静電容量のコンデンサを用いればよく、その分、集積回路の集積度を高めることが可能となる。
【００５８】
本発明の遅延回路は図１の構成に限定されるものではなく、図４（ａ）（ｂ）の構成を有する電流調整回路１０３を用いた場合、前述のように、ＩＩＬインバータの出力数を変えることによって、インジェクタ電流ＩINJ を基準電流とし、任意の電流を電流調整回路１０３に流すことが可能となるので、所望の遅延時間を得ることが可能となる。
【００５９】
つまり、図４（ａ）（ｂ）の電流調整回路１０３を用いた場合、コンデンサ１０４の充電電流Ｉｃは、〔ＩINJ −（ｎ／ｍ）ＩINJ 〕＝〔（ｍ−ｎ）／ｍ〕・ＩINJ となる。したがって、電流調整回路１０３が具備されていない場合の遅延時間の〔ｍ／（ｍ−ｎ）〕倍になる。換言すれば、同一の遅延時間を実現するためには、〔（ｍ−ｎ）／ｍ〕の静電容量のコンデンサを用いればよく、集積回路の集積度を高めることが可能となる。上記ｍ及びｎを変えることによって、遅延時間を可変できる。
【００６０】
ここで、図２（ａ）（ｂ）を参照しながら、本発明に係る他の遅延回路を説明する。なお、図１の遅延回路と同じ機能を有する部材については同一の参照符号を付記し、詳細な説明を省略する。
【００６１】
図２（ａ）の遅延回路は、電流調整回路２０３が、図１の電流調整回路１０３において遅延時間切り替えのための制御信号入力端子が設けられている点で、図１（ａ）の遅延回路と異なっている。
【００６２】
上記の遅延回路を論理回路で示すと、図２（ａ）のようになる。図２（ｂ）は、図２（ａ）をトランジスタ記述で示したものである。ＩＩＬで構成された電流調整回路２０３の入力に制御信号入力端子を具備し、制御信号入力端子をローレベルまたはＨｉｇｈインピーダンスとすることによって、電流調整回路２０３の出力電流をオフまたはオンに制御し、遅延時間の切り替えが行われる。
【００６３】
図２（ｂ）に示す遅延回路では、制御信号入力端子をＨｉｇｈインピーダンスにすると、ＩＩＬトランジスタ３０２〜３０４に（ＩINJ ／２）の電流が流れるので、コンデンサ１０４の充電電流Ｉｃは、〔ＩINJ −（１／２）ＩINJ 〕＝（１／２）ＩINJ となる。一方、制御信号入力端子をローレベルにすると、ＩＩＬトランジスタ３０２〜３０４に電流が流れなくなるので、コンデンサ１０４の充電電流ＩｃはＩINJ となる。
【００６４】
つまり、図２（ｂ）の遅延回路によれば、上記の制御信号入力端子をＨｉｇｈインピーダンスの状態からローレベルの状態に変化させることによって、遅延時間を電流調整回路２０３が具備されていない場合と同じにすることができると共に、上記の制御信号入力端子をローレベルの状態からＨｉｇｈインピーダンスの状態に変化させることによって、遅延時間を２倍にすることができる。換言すれば、制御信号入力端子の状態を変えることによって、遅延時間を切り替えることが可能となる（電流調整回路２０３の出力端子の状態に応じて、遅延時間は可変できる。）。なお、図２（ｃ）は、上記遅延回路を集積回路の平面パターン例で図示したものである。
【００６５】
ここで、図５を参照しながら、本発明に係る更に他の遅延回路を説明する。なお、図２と同じ機能を有する部材については同一の参照符号を付記し、詳細な説明を省略する。
【００６６】
図５の遅延回路は、図２（ａ）の電流調整回路２０３の代わりに、電流調整回路５０３が設けられており、この点で、両者は異なっている。
【００６７】
上記電流調整回路５０３は、ＩＩＬインバータにより構成される複数の電流出力回路５０３ａ、５０３ｂ、…（何れもＩＩＬインバータ）が互いに並列に接続されている（電流出力回路５０３ａ、５０３ｂ、…の各出力端子が上記信号線に接続されている。）。これらの電流出力回路５０３ａ、５０３ｂ、…は、遅延時間切り替えのための制御信号入力端子５１１、５１２、…をそれぞれ備えており、これにより、遅延時間を複数段階にわたって広範囲に切り替えることが可能となる。
【００６８】
上記の遅延回路によれば、電流調整回路５０３の出力電流Ｉａは、上記の電流出力回路５０３ａ、５０３ｂ、…の各出力電流の総和となる。電流出力回路５０３ａ、５０３ｂ、…は、それぞれ、図２（ａ）の場合と同様に、制御信号入力端子５１１、５１２、…をＨｉｇｈインピーダンスの状態からローレベルの状態に変化させることによって、遅延時間を電流調整回路５０３が具備されていない場合と同じにすることができると共に、上記の制御信号入力端子をローレベルの状態からＨｉｇｈインピーダンスの状態に変化させることによって、遅延時間を〔ｍ／（ｍ−ｎ）〕倍にすることができる（電流出力回路５０３ａ、５０３ｂ、…が、図４（ａ）（ｂ）に示すように、それぞれ、（ｍ＋ｎ）個のＮＰＮトランジスタ構造のＩＩＬトランジスタとによって構成されている場合）。例えば、図５の場合、電流出力回路５０３ａは２倍、電流出力回路５０３ｂは１．５倍となる。
【００６９】
上記の電流調整回路５０３の出力電流Ｉａは、上記の電流出力回路５０３ａ、５０３ｂ、…の各出力電流の総和であるので、制御信号入力端子５１１、５１２、…をローレベルの状態からＨｉｇｈインピーダンスの状態に変化させた場合、遅延時間は、電流出力回路５０３ａ、５０３ｂ、…の各出力電流の総和となり、電流出力回路５０３ａ、５０３ｂ、…の各遅延時間の倍率の総和に等しくなるように、遅延時間が長くなる。
【００７０】
上記の電流調整回路５０３の出力電流Ｉａは、上記の電流出力回路５０３ａ、５０３ｂ、…の各出力電流の総和であるので、制御信号入力端子５１１、５１２、…をＨｉｇｈインピーダンスの状態からローレベルの状態に変化させた場合、電流出力回路５０３ａ、５０３ｂ、…の出力電流は遅延時間（コンデンサ１０４の充電電流）に寄与しなくなる（Ｉａ＝０）ので、コンデンサ１０４の充電電流は、ＩINJ となり、電流出力回路５０３ａが具備されていない場合と同じ遅延時間が得られる。
【００７１】
つまり、上記の電流調整回路５０３の出力電流Ｉａは、上記の電流出力回路５０３ａ、５０３ｂ、…の各出力電流の総和であるので、制御信号入力端子のうち、ローレベルの状態からＨｉｇｈインピーダンスの状態に変化させたものと、Ｈｉｇｈインピーダンスの状態からローレベルの状態に変化させたものとが混在する場合、後者に対応する電流出力回路は遅延時間（コンデンサ１０４の充電電流）の変化に寄与しないので、前者に対応する電流出力回路の遅延時間の倍率の総和に等しい遅延時間が得られる。
【００７２】
以上のように、上記の電流調整回路５０３の制御信号入力端子５１１、５１２、…の状態を制御する（組み合わせる）ことによって、コンデンサ１０４の充電電流Ｉｃ（＝ＩINJ −Ｉａ）が変化するので、遅延時間を高精度に複数段階で可変でき、所望の遅延時間を得ることができる。
【００７３】
ここで、図６を参照しながら、本発明の更に他の遅延回路例について説明する。なお、図５と同じ機能を有する部材については同一の参照符号を付記し、詳細な説明を省略する。
【００７４】
図６の遅延回路は、図５のＩＩＬインバータ１０２の代わりに、ＩＩＬインバータ６０２が設けられている点、および電流調整回路６０３内の電流出力回路６０３ａ、６０３ｂ、６０３ｃ、…が図５の電流調整回路５０３内の電流出力回路５０３ａ、５０３ｂ、５０３ｃ、…と出力端子数が違う点で、両者は異なっている。
【００７５】
上記ＩＩＬインバータ６０２は、複数のＩＩＬインバータ６０２ａ、６０２ｂ、６０２ｃ、…が互いに並列に接続された構成となっている。上記ＩＩＬインバータ６０２において、並列接続されたＩＩＬインバータの総数をｎ個とすると、ＩＩＬインバータ６０２ａ、６０２ｂ、６０２ｃ、…の入力端子電流はそれぞれＩINJ であるので、上記ＩＩＬインバータ６０２の入力端子電流は、全体として、Ｉｂ＝（ｎ・ＩINJ ）となる。
【００７６】
上記の電流調整回路６０３は、ＩＩＬインバータ６０２が、例えば、図５の場合のように１個のＩＩＬインバータで構成されているとすると、電流調整範囲はＩINJ 以下であるが、図６の場合のようにｎ個のＩＩＬインバータ６０２ａ、６０２ｂ、６０２ｃ、…で構成されると、電流調整範囲は（ｎ・ＩINJ ）まで広がることになる。したがって、コンデンサ１０４への充電電流Ｉｃは、Ｉｃ＝Ｉｂ−Ｉａ＝〔（ｎ・ＩINJ ）−Ｉａ〕となる。
【００７７】
このため、必要以上にコンデンサ１０４の充電電流Ｉｃを小さくすることなく、しかも、ＩＩＬインバータ６０２の入力端子電流Ｉｂと電流調整回路６０３の出力電流Ｉａ（電流調整回路６０３の制御信号入力端子６１１、６１２、６１３、…をＨｉｇｈインピーダンスにするかローレベルにするかを制御することにより調整可能）との組み合わせにより、遅延時間の可変が広範囲、且つ、高精度に行える。
【００７８】
ここで、図７を参照しながら、本発明の更に他の遅延回路例について説明する。なお、図２（ａ）と同じ機能を有する部材については同一の参照符号を付記し、詳細な説明を省略する。
【００７９】
図７の遅延回路は、電流調整回路７０３とＩＩＬインバータ７０２とにおいて図２（ａ）の遅延回路と異なっている。図７のＩＩＬインバータ７０２は、２個の出力端子を有している点で図２（ａ）のＩＩＬインバータ１０２と異なっている。また、図７のＩＩＬインバータ７０２においては、２個の出力端子のうち一方は遅延回路の出力端子（信号出力端子）とされ、他方は制御線を介して電流調整回路７０３を構成するＩＩＬインバータの入力に接続されている点で、図２（ａ）の電流調整回路２０３と異なっている。つまり、図７の電流調整回路７０３においては、制御信号入力端子が設けられていない。
【００８０】
電流調整回路７０３の出力電流Ｉａを大きくすることによって、コンデンサ１０４への充電電流Ｉｃを小さくし、これにより、小さい静電容量のコンデンサ１０４を用いて所望の大きな遅延時間を実現することが可能となる。しかしながら、充電電流Ｉｃを小さくしたことにより、コンデンサ１０４が充電されて両端の電圧がＩＩＬインバータ７０２の入力閾値電圧に達し、ＩＩＬインバータ７０２の出力がハイレベルからローレベルに反転するタイミングでノイズによりコンデンサ１０４の両端の電圧がＩＩＬインバータ７０２の入力閾値電圧付近でふらつき、これにより、ＩＩＬインバータ７０２の出力が変動する（ばたつく）という不具合を招来することがある。
【００８１】
そこで、図７の遅延回路においては、上記不具合を解消するために、ＩＩＬインバータ７０２の出力と電流調整回路７０３を構成するＩＩＬインバータの入力を制御線で接続した構成を採用している。このような構成によれば、コンデンサ１０４が充電されてＩＩＬインバータ７０２の入力閾値電圧に達し、ＩＩＬインバータ７０２の出力が一旦ハイレベルからローレベルに反転すると同時に、上記の制御線を介して電流調整回路７０３を構成するＩＩＬインバータの入力がローレベルになる。これにより、電流調整回路７０３の出力電圧Ｉａはオフし（流れなくなり）、コンデンサ１０４への充電電流Ｉｃは、Ｉｃ＝（ＩINJ −Ｉａ）からＩｃ＝ＩINJ に増加する。
【００８２】
これにより、コンデンサ１０４の両端の電圧がＩＩＬインバータ７０２の入力閾値電圧に達した状態で安定に保持される（電流シュミット機能）。それゆえ、コンデンサ１０４の両端の電圧がＩＩＬインバータ７０２の入力閾値電圧付近でふらつくことがなくなり、上記ＩＩＬインバータ７０２の出力が変動することがない安定した遅延回路を実現できる。
【００８３】
以上のように、図７の遅延回路によれば、ゲート等の新たな回路を別途追加することなく、単に上記ＩＩＬインバータ７０２の出力端子の追加と制御線の追加とをするだけであるので、集積性を損なうことがない。また、図７の遅延回路によれば、上記制御線によってコンデンサ１０４への充電電流Ｉｃにおいて電流シュミット機能を果たすので、遅延時間が大きくなっても安定した出力を得ることができる。
【００８４】
電流シュミット機能を備えた他の遅延回路例を図８に示す。なお、図７と同じ機能を有する部材については同一の参照符号を付記し、詳細な説明を省略する。
【００８５】
図８の遅延回路における電流調整回路８０３は、ＩＩＬインバータの入力が引き出されて制御信号入力端子とされている点において、図７と異なっている。図８の遅延回路は、図２の遅延回路において、ＩＩＬインバータ１０２を２出力端子のものに置換すると共に、そのうちの一つの出力端子と電流調整回路２０３のＩＩＬインバータの入力とを接続線で接続したものでもある。
【００８６】
図８の遅延回路によれば、ＩＩＬで構成された電流調整回路８０３の入力に制御信号入力端子を具備し、制御信号入力端子をローレベルまたはＨｉｇｈインピーダンスとすることによって、電流調整回路８０３の出力電流をオフまたはオンに制御し、遅延時間の切り替えが行われる。
【００８７】
図８に示す遅延回路では、制御信号入力端子がＨｉｇｈインピーダンスの状態にあるとき、電流調整回路８０３には出力電流Ｉａが流れ込み、コンデンサ１０４への充電電流Ｉｃが小さくなる。このように充電電流Ｉｃが小さくなると、ＩＩＬインバータ７０２の出力がハイレベルからローレベルに反転するタイミングでノイズによりコンデンサ１０４の両端の電圧がＩＩＬインバータ７０２の入力閾値電圧付近でふらつくことがある。
【００８８】
しかしながら、図８の構成によれば、図７の場合と同様に、電流シュミット機能を備えているので、ＩＩＬインバータ７０２の出力が一旦ハイレベルからローレベルに反転すると同時に、上記の制御線を介して電流調整回路８０３を構成するＩＩＬインバータの入力がローレベルになる。これにより、電流調整回路７０３の出力電圧Ｉａはオフし（流れなくなり）、コンデンサ１０４への充電電流Ｉｃは、Ｉｃ＝（ＩINJ −Ｉａ）からＩｃ＝ＩINJ に増加し、コンデンサ１０４の両端の電圧がＩＩＬインバータ７０２の入力閾値電圧に達した状態で安定に保持される。それゆえ、コンデンサ１０４の両端の電圧がＩＩＬインバータ７０２の入力閾値電圧付近でふらつくことがなくなり、遅延時間が大きくなっても、上記ＩＩＬインバータ７０２の出力が変動することがない安定した遅延回路を実現できる。
【００８９】
一方、制御信号入力端子がローレベルの状態の場合にも、同様に、コンデンサ１０４への充電電流Ｉｃは、Ｉｃ＝（ＩINJ −Ｉａ）からＩｃ＝ＩINJ に増加するので、遅延時間は短くなる。
【００９０】
つまり、図８の遅延回路は、図７の遅延回路の機能に加えて、外部より制御信号入力端子を介して、任意のタイミングで遅延時間を切り替えることが可能となる。
【００９１】
以上のように、図８の遅延回路によれば、ゲート等の新たな回路を別途追加することなく、単に上記ＩＩＬインバータ７０２の出力端子の追加と制御線の追加とをするだけであるので、集積性を損なうことがない。また、図８の遅延回路によれば、上記制御線によってコンデンサ１０４への充電電流Ｉｃにおいて電流シュミット機能を果たすので、遅延時間が大きくなっても安定した出力を得ることができる。更に、図８の遅延回路によれば、外部より、制御信号入力端子を介して、遅延時間を切り替えることが可能となる。
【００９２】
ここで、図９を参照しながら、電流シュミット機能を備えた更に他の遅延回路例を説明する。なお、図５と同じ機能を有する部材については同一の参照符号を付記し、詳細な説明を省略する。
【００９３】
図９の遅延回路は、ＩＩＬインバータ９０２が複数の出力端子を有し、遅延回路の出力端子として外部へ引き出されるものを除く出力端子が、それぞれ別々の制御線を介して電流調整回路５０３の電流出力回路５０３ａ、５０３ｂ、…（何れもＩＩＬインバータ）の入力（すなわち、制御信号入力端子５１１、５１２、…）に接続されている点において、図８と異なっている。
【００９４】
図９の遅延回路によれば、図８の場合と同様に、電流調整回路５０３の制御信号入力端子５１１、５１２、…をそれぞれローレベルまたはＨｉｇｈインピーダンスとすることによって、電流調整回路５０３の出力電流をオフまたはオンに制御し、遅延時間の切り替えが行われる。
【００９５】
図９に示す遅延回路では、制御信号入力端子５１１、５１２、…のうち少なくとも一つがＨｉｇｈインピーダンスの状態にあるとき、その電流出力回路には出力電流が流れ込み、電流調整回路５０３の出力電流Ｉａが増加する。これにより、コンデンサ１０４への充電電流Ｉｃが小さくなる。このように充電電流Ｉｃが小さくなると、ＩＩＬインバータ９０２の出力がハイレベルからローレベルに反転するタイミングでノイズによりコンデンサ１０４の両端の電圧がＩＩＬインバータ９０２の入力閾値電圧付近でふらつくことがある。
【００９６】
しかしながら、図９の構成によれば、図８の場合と同様に、電流シュミット機能を備えているので、ＩＩＬインバータ９０２の出力が一旦ハイレベルからローレベルに反転すると同時に、上記の制御線を介して電流調整回路５０３内の対応するＩＩＬインバータの入力がローレベルになる。これにより、そのＩＩＬインバータの出力端子には電流が流れなくなり、充電電流Ｉｃに寄与しなくなる。その分だけ、充電電流Ｉｃは増加し、コンデンサ１０４の両端の電圧がＩＩＬインバータ９０２の入力閾値電圧に達した状態で安定に保持される。それゆえ、コンデンサ１０４の両端の電圧がＩＩＬインバータ９０２の入力閾値電圧付近でふらつくことがなくなり、遅延時間が大きくなっても、上記ＩＩＬインバータ９０２の出力が変動することがない安定した遅延回路を実現できる。
【００９７】
一方、制御信号入力端子５１１、５１２、…のうち少なくとも一つがローレベルの状態の場合にも、その電流出力回路の出力端子に電流が流れなくなるので、その分、コンデンサ１０４への充電電流Ｉｃが増加する。したがって、遅延時間は短くなる。
【００９８】
上記の電流調整回路５０３の出力電流Ｉａは、上記の電流出力回路５０３ａ、５０３ｂ、…の各出力電流の総和であるので、制御信号入力端子のうち、ローレベルの状態からＨｉｇｈインピーダンスの状態に変化させたものと、Ｈｉｇｈインピーダンスの状態からローレベルの状態に変化させたものとが混在する場合、後者に対応する電流出力回路は遅延時間（コンデンサ１０４の充電電流）の変化に寄与しないので、前者に対応する電流出力回路の遅延時間の倍率の総和に等しい遅延時間が得られる。
【００９９】
以上のように、上記の電流調整回路５０３の制御信号入力端子５１１、５１２、…の状態を制御する（組み合わせる）ことによって、遅延時間を高精度に複数段階にわたって広範囲に可変でき、所望の遅延時間を得ることができる。
【０１００】
つまり、図９の遅延回路は、図８の遅延回路の機能に加えて、制御信号入力端子５１１、５１２、…の状態を制御する（組み合わせる）ことによって、更なる遅延時間の可変を高精度に行え、所望の遅延時間を得ることができる。
【０１０１】
以上のように、図９の遅延回路によれば、図５の構成にゲート等の新たな回路を別途追加することなく、単に上記ＩＩＬインバータ９０２が出力端子を複数有するようにするだけであるので、集積性を損なうことがない。また、図９の遅延回路によれば、上記各制御線によってコンデンサ１０４への充電電流Ｉｃにおいて電流シュミット機能を果たすので、遅延時間が大きくなっても安定した出力を得ることができる。更に、図９の遅延回路によれば、外部より、制御信号入力端子を介して、遅延時間を高精度に複数段階にわたって広範囲に切り替えることが可能となる。
【０１０２】
ここで、図１０を参照しながら、電流シュミット機能を備えた更に他の遅延回路例を説明する。なお、図６と同じ機能を有する部材については同一の参照符号を付記し、詳細な説明を省略する。
【０１０３】
図１０の遅延回路は、ＩＩＬインバータ１００２が、互いに並列接続されたＩＩＬインバータ１００２ａ、１００２ｂ、１００２ｃ、…のうちの一つ（図１０では、ＩＩＬインバータ１００２ａ）が、複数の出力端子を有している点、及びこれら複数の出力端子のうち遅延回路の出力端子（信号出力端子）として外部へ引き出されるものを除く出力端子が、それぞれ制御線を介して、電流調整回路６０３内の電流出力回路６０３ａ、６０３ｂ、６０３ｃ、…の入力（制御信号入力端子６１１、６１２、６１３、…）に接続されている点で図６の遅延回路と異なっている。
【０１０４】
図１０の遅延回路によれば、図９の場合と同様に、電流調整回路６０３の制御信号入力端子６１１、６１２、…をそれぞれローレベルまたはＨｉｇｈインピーダンスとすることによって、電流調整回路６０３の出力電流をオフまたはオンに制御し、遅延時間の切り替えが行われる。
【０１０５】
図１０に示す遅延回路では、制御信号入力端子６１１、６１２、６１３、…のうち少なくとも一つがＨｉｇｈインピーダンスの状態にあるとき、その電流出力回路には出力電流が流れ込み、電流調整回路６０３の出力電流Ｉａが増加する。これにより、コンデンサ１０４への充電電流Ｉｃが小さくなる。このように充電電流Ｉｃが小さくなると、ＩＩＬインバータ１００２の出力がハイレベルからローレベルに反転するタイミングでノイズによりコンデンサ１０４の両端の電圧がＩＩＬインバータ１００２の入力閾値電圧付近でふらつくことがある。
【０１０６】
しかしながら、図１０の構成によれば、図８の場合と同様に、電流シュミット機能を備えているので、ＩＩＬインバータ１００２の出力が一旦ハイレベルからローレベルに反転すると同時に、上記の制御線を介して電流調整回路６０３内の対応するＩＩＬインバータの入力がローレベルになる。
【０１０７】
これにより、そのＩＩＬインバータの出力端子には電流が流れなくなり、充電電流Ｉｃに寄与しなくなる。その分だけ、充電電流Ｉｃは増加し、コンデンサ１０４の両端の電圧がＩＩＬインバータ１００２の入力閾値電圧に達した状態で安定に保持される。それゆえ、コンデンサ１０４の両端の電圧がＩＩＬインバータ１００２の入力閾値電圧付近でふらつくことがなくなり、遅延時間が大きくなっても、上記ＩＩＬインバータ１００２の出力が変動することがない安定した遅延回路を実現できる。
【０１０８】
一方、制御信号入力端子６１１、６１２、…のうち少なくとも一つがローレベルの状態の場合にも、その電流出力回路の出力端子に電流が流れなくなるので、その分、コンデンサ１０４への充電電流Ｉｃが増加する。したがって、遅延時間は短くなる。
【０１０９】
上記の電流調整回路６０３の出力電流Ｉａは、上記の電流出力回路６０３ａ、６０３ｂ、６０３ｃ、…の各出力電流の総和であるので、制御信号入力端子のうち、ローレベルの状態からＨｉｇｈインピーダンスの状態に変化させたものと、Ｈｉｇｈインピーダンスの状態からローレベルの状態に変化させたものとが混在する場合、後者に対応する電流出力回路は遅延時間（コンデンサ１０４の充電電流）の変化に寄与しないので、前者に対応する電流出力回路の遅延時間の倍率の総和に等しい遅延時間が得られる。
【０１１０】
以上のように、上記の電流調整回路６０３の制御信号入力端子６１１、６１２、…の状態を制御する（組み合わせる）ことによって、遅延時間を高精度に可変でき、所望の遅延時間を得ることができる。
【０１１１】
しかも、ｎ個のＩＩＬインバータ１００２ａ、１００２ｂ、１００２ｃ、…の入力端子電流はそれぞれＩINJ であるので、上記ＩＩＬインバータ１００２の入力端子電流は、全体として、Ｉｂ＝（ｎ・ＩINJ ）となる。
【０１１２】
上記の電流調整回路６０３は、ＩＩＬインバータ１００２が、例えば、図５の場合のように１個のＩＩＬインバータで構成されているとすると、電流調整範囲は、ＩINJ 以下であるが、ｎ個のＩＩＬインバータ１００２ａ、１００２ｂ、１００２ｃ、…で構成されているので、電流調整範囲は（ｎ・ＩINJ ）まで広がることになる。したがって、コンデンサ１０４への充電電流Ｉｃは、Ｉｃ＝Ｉｂ−Ｉａ＝〔（ｎ・ＩINJ ）−Ｉａ〕となる。
【０１１３】
このため、必要以上にコンデンサ１０４の充電電流Ｉｃを小さくすることなく、しかも、ＩＩＬインバータ１００２の入力端子電流Ｉｂと電流調整回路６０３の出力電流Ｉａ（電流調整回路６０３の制御信号入力端子６１１、６１２、６１３、…をＨｉｇｈインピーダンスにするかローレベルにするかを制御することにより調整可能）との組み合わせにより、遅延時間の可変が広範囲且つ高精度に行える。
【０１１４】
以上のように、図１０の遅延回路によれば、図６の構成にゲート等の新たな回路を別途追加することなく、単に上記ＩＩＬインバータ１００２が出力端子を複数有するようにするだけであるので、集積性を損なうことがない。また、図１０の遅延回路によれば、上記制御線によってコンデンサ１０４への充電電流Ｉｃにおいて電流シュミット機能を果たすので、遅延時間が大きくなっても安定した出力を得ることができる。
【０１１５】
以上は、電流調整回路６０３を構成する電流出力回路６０３ａ、６０３ｂ、６０３ｃ、…の入力にＩＩＬインバータ１００２を構成する複数のＩＩＬインバータ１００２ａの出力をそれぞれ接続する構成を説明しているが、本発明はこれに限定されるものではなく、ＩＩＬインバータ１００２を構成する複数のＩＩＬ１００２ｂ、１００２ｃ…のどの出力を接続してもよい。
【０１１６】
ここで、以上に示した遅延回路を用いたリング発振器（ＩＩＬリング発振器）について説明する。
【０１１７】
図１１は、図１の遅延回路を用い、更にＩＩＬインバータを１ゲート追加して構成したリング発振器の回路図である。なお、図１と同じ機能を有する部材については同じ参照符号を付記し、詳細な説明を省略する。
【０１１８】
図１１のＩＩＬインバータ１１０１は、出力端子が２個設けられている点で図１のＩＩＬインバータ１０１と異なっており、これらの出力端子のうち一方は出力端子（信号出力端子）として外部に引き出され、他方はＩＩＬインバータ１０２の入力に接続され、ＩＩＬインバータ１０２と１１０１との間に、ＩＩＬインバータ１１０５が更に設けられている。
【０１１９】
図１１のリング発振器によれば、図１の遅延回路に対応する構成を有しているので、コンデンサ１０４の充電電流Ｉｃ（＝ＩINJ −Ｉａ）を変化させることによって、リング発振器の発振周波数を任意に設定できる。
【０１２０】
図１２は、図５の遅延回路を用い、更にＩＩＬインバータを１ゲート追加して構成したリング発振器の回路図である。なお、図５と同じ機能を有する部材については同じ参照符号を付記し、詳細な説明を省略する。
【０１２１】
図１２のＩＩＬインバータ１２０１は、出力端子が２個設けられている点で図５のＩＩＬインバータ１０１と異なっており、出力端子のうち一方は出力端子として外部に引き出され、他方はＩＩＬインバータ１０２の入力に接続され、ＩＩＬインバータ１０２と１２０１との間に、ＩＩＬインバータ１２０５が更に設けられている。
【０１２２】
図１２のリング発振器によれば、図５の遅延回路に対応する構成を有しており、上記の電流調整回路５０３の出力電流Ｉａは、上記の電流出力回路５０３ａ、５０３ｂ、…の各出力電流の総和であるので、制御信号入力端子のうち、ローレベルの状態からＨｉｇｈインピーダンスの状態に変化させたものと、Ｈｉｇｈインピーダンスの状態からローレベルの状態に変化させたものとが混在する場合、後者に対応する電流出力回路は遅延時間（コンデンサ１０４の充電電流）の変化に寄与しないので、前者に対応する電流出力回路の遅延時間の倍率の総和に等しい遅延時間が得られる。このように、上記の電流調整回路５０３の制御信号入力端子５１１、５１２、…の状態を制御する（組み合わせる）ことによって、コンデンサ１０４の充電電流Ｉｃ（＝ＩINJ −Ｉａ）が変化するので、遅延時間を高精度に複数段階にわたって広範囲に可変でき、所望の遅延時間を得ることができる。それゆえ、図１２のリング発振器の発振周波数を任意に設定できる。
【０１２３】
図１３は、図６の遅延回路を用い、更にＩＩＬインバータを１ゲート追加して構成したリング発振器の回路図である。なお、図６と同じ機能を有する部材については同じ参照符号を付記し、詳細な説明を省略する。
【０１２４】
図１３のＩＩＬインバータ１３０１は、出力端子が２個設けられている点で図６のＩＩＬインバータ１０１と異なっており、これらの出力端子のうち一方は出力端子（信号出力端子）として外部に引き出され、他方はＩＩＬインバータ６０２の入力に接続され、ＩＩＬインバータ６０２と１３０１との間に、ＩＩＬインバータ１３０５が更に設けられている。
【０１２５】
図１３のリング発振器によれば、図６の遅延回路に対応する構成を有しており、上記のＩＩＬインバータ６０２は、ｎ個のＩＩＬインバータ６０２ａ、６０２ｂ、６０２ｃ、…で構成されているので、電流調整範囲は（ｎ・ＩINJ ）まで広がることになる。したがって、コンデンサ１０４への充電電流Ｉｃは、Ｉｃ＝Ｉｂ−Ｉａ＝〔（ｎ・ＩINJ ）−Ｉａ〕となる。このため、必要以上にコンデンサ１０４の充電電流Ｉｃを小さくすることなく、しかも、ＩＩＬインバータ６０２の入力端子電流Ｉｂと電流調整回路６０３の出力電流Ｉａ（電流調整回路６０３の制御信号入力端子６１１、６１２、６１３、…をＨｉｇｈインピーダンスにするかローレベルにするかを制御することにより調整可能）との組み合わせにより、遅延時間の可変が広範囲且つ高精度に行える。
【０１２６】
このように、上記の電流調整回路６０３の制御信号入力端子６１１、６１２、６１３、…の状態を制御する（組み合わせる）ことによって、コンデンサ１０４の充電電流Ｉｃ（＝ＩINJ −Ｉａ）が変化するので、遅延時間を高精度に複数段階にわたって広範囲に可変でき、所望の遅延時間を得ることができる。それゆえ、図１３のリング発振器の発振周波数を任意に設定できる。
【０１２７】
図１４は、図７の遅延回路を用い、更にＩＩＬインバータを１ゲート追加して構成したリング発振器の回路図である。なお、図７と同じ機能を有する部材については同じ参照符号を付記し、詳細な説明を省略する。
【０１２８】
図１４のＩＩＬインバータ１４０１は、出力端子が２個設けられている点で図７のＩＩＬインバータ１０１と異なっており、これらの出力端子のうち一方は出力端子として外部に引き出され、他方はＩＩＬインバータ７０２の入力に接続され、ＩＩＬインバータ７０２と１４０１との間に、ＩＩＬインバータ１４０５が更に設けられている。
【０１２９】
図１４のリング発振器によれば、図７の遅延回路に対応する構成を有しているので、コンデンサ１０４が充電されてＩＩＬインバータ７０２の入力閾値電圧に達し、ＩＩＬインバータ７０２の出力が一旦ハイレベルからローレベルに反転すると同時に、上記の制御線を介して電流調整回路７０３を構成するＩＩＬインバータの入力がローレベルになる。
【０１３０】
これにより、電流調整回路７０３の出力電圧Ｉａはオフし（流れなくなり）、コンデンサ１０４への充電電流Ｉｃは、Ｉｃ＝（ＩINJ −Ｉａ）からＩｃ＝ＩINJ に増加し、コンデンサ１０４の両端の電圧がＩＩＬインバータ７０２の入力閾値電圧に達した状態で安定に保持される。
【０１３１】
それゆえ、コンデンサ１０４の両端の電圧がＩＩＬインバータ７０２の入力閾値電圧付近でふらつくことがなくなり、上記ＩＩＬインバータ７０２の出力が変動することがなく安定する。このように、コンデンサ１０４の充電電流Ｉｃ（＝ＩINJ −Ｉａ）が変化するので、遅延時間を高精度に可変でき、所望の遅延時間を得ることができる。これにより、図１４のリング発振器の発振周波数を安定して任意に設定できる。
【０１３２】
以上のように、ゲート等の新たな回路を別途追加することなく、単に上記ＩＩＬインバータ７０２の出力端子の追加と制御線の追加とをするだけであるので、集積性を損なうことがない。また、図７の遅延回路によれば、上記制御線によってコンデンサ１０４への充電電流Ｉｃにおいて電流シュミット機能を果たすので、遅延時間が大きくなっても安定した出力を得ることができる。
【０１３３】
図１５は、図９の遅延回路を用い、更にＩＩＬインバータを１ゲート追加して構成したリング発振器の回路図である。なお、図９と同じ機能を有する部材については同じ参照符号を付記し、詳細な説明を省略する。
【０１３４】
図１５のＩＩＬインバータ１５０１は、出力端子が２個設けられている点で図９のＩＩＬインバータ１０１と異なっており、その一方は出力端子として外部に引き出され、他方はＩＩＬインバータ９０２の入力に接続され、ＩＩＬインバータ９０２と１５０１との間に、ＩＩＬインバータ１５０５が更に設けられている。
【０１３５】
図１５のリング発振器によれば、上記の電流調整回路５０３の制御信号入力端子５１１、５１２、…の状態を制御する（組み合わせる）ことによって、遅延時間を高精度に可変でき、所望の遅延時間を得ることができる。しかも、図１５のリング発振器は、図９の遅延回路に対応する構成を有しており、電流シュミット機能を備えているので、コンデンサ１０４の両端の電圧がＩＩＬインバータ９０２の入力閾値電圧付近でふらつくことがなくなり、遅延時間が大きくなっても、上記ＩＩＬインバータ９０２の出力が変動することがなく安定化する。
【０１３６】
以上のように、図１５のリング発振器は、図９の遅延回路の構成を使用するので、ゲート等の新たな回路を別途追加することなく、単に上記ＩＩＬインバータ９０２が出力端子を複数有するようにするだけであるので、集積性を損なうことがない。また、コンデンサ１０４への充電電流Ｉｃにおいて電流シュミット機能を果たされるので、遅延時間が大きくなっても安定した出力を得ることができる。更に、外部より、制御信号入力端子を介して、遅延時間を切り替えることが可能となる。
【０１３７】
図１６は、図１０の遅延回路を用い、更にＩＩＬインバータを１ゲート追加して構成したリング発振器の回路図である。なお、図１０と同じ機能を有する部材については同じ参照符号を付記し、詳細な説明を省略する。
【０１３８】
図１６のＩＩＬインバータ１６０１は、出力端子が２個設けられている点で図１０のＩＩＬインバータ１０１と異なっており、これらの出力端子のうち一方は出力端子（信号出力端子）として外部に引き出され、他方はＩＩＬインバータ１００２の入力に接続され、ＩＩＬインバータ１００２と１６０１との間に、ＩＩＬインバータ１６０５が更に設けられている。
【０１３９】
図１６のリング発振器によれば、図１０の遅延回路の構成を用いているので、必要以上にコンデンサ１０４の充電電流Ｉｃを小さくすることなく、しかも、ＩＩＬインバータ１００２の入力端子電流Ｉｂと電流調整回路６０３の出力電流Ｉａ（電流調整回路６０３の制御信号入力端子６１１、６１２、６１３、…をＨｉｇｈインピーダンスにするかローレベルにするかを制御することにより調整可能）との組み合わせにより、遅延時間の可変が広範囲且つ高精度に行える。この際、コンデンサ１０４の両端の電圧がＩＩＬインバータ１００２の入力閾値電圧付近でふらつくことがなくなり、遅延時間が大きくなっても、上記ＩＩＬインバータ１００２の出力が変動することがなく安定化する。
【０１４０】
以上のように、図１６のリング発振器は、図１０の構成を用いているので、ゲート等の新たな回路を別途追加することなく、単に上記ＩＩＬインバータ１００２が出力端子を複数有するようにするだけであるので、集積性を損なうことがない。また、コンデンサ１０４への充電電流Ｉｃにおいて電流シュミット機能を果たすので、遅延時間が大きくなっても安定した出力を得ることができる。
【０１４１】
以上は、電流調整回路６０３を構成する電流出力回路６０３ａ、６０３ｂ、６０３ｃ、…の入力にＩＩＬインバータ１００２を構成する複数のＩＩＬ１００２ａの出力をそれぞれ接続する構成を説明しているが、本発明はこれに限定されるものではなく、ＩＩＬインバータ１００２を構成する複数のＩＩＬ１００２ｂ、１００２ｃ、…のどの出力を接続してもよい。
【０１４２】
上記は、リング発振器を構成するために、カスケードに接続するＩＩＬインバータの個数が全体として３個（電流調整回路のＩＩＬインバータの個数は含まない。）の場合について説明したが、本発明はこれに限定されるものではなく、全体としてカスケード接続されるＩＩＬインバータの数が奇数個になればよいことはいうまでもない。
【０１４３】
本発明に係る第１遅延回路は、以上のように、第１のＩＩＬインバータと、第２のＩＩＬインバータと、第１のＩＩＬインバータの出力端子と第２のＩＩＬインバータの入力端子とを接続する信号線と、この信号線とグランド間に接続されるコンデンサを備えた遅延回路であって、複数の出力端子を有し、そのうち少なくとも一つの出力端子が入力端子に接続される第３のＩＩＬインバータにより構成される電流調整回路を少なくとも一つ有し、この電流調整回路の出力を上記信号線に接続することを特徴としている。
【０１４４】
本発明に係る第２遅延回路は、以上のように、上記第１遅延回路において、上記第３のＩＩＬインバータの入力に制御信号入力端子を設け、制御信号入力により遅延時間が切り替えられることを特徴としている。
【０１４５】
本発明に係る第３遅延回路は、以上のように、上記第２遅延回路において、上記第３のＩＩＬインバータを複数個並列に接続することを特徴としている。
【０１４６】
本発明に係る第４遅延回路は、以上のように、上記第２のＩＩＬインバータの出力と上記電流調整回路を構成する上記第３のＩＩＬインバータの入力とを接続する制御線を有し、本遅延回路の出力に応じて上記電流調整回路の出力電流が制御されることを特徴としている。
【０１４７】
本発明に係る第５遅延回路は、以上のように、上記第２遅延回路において、上記第２のＩＩＬインバータの出力と上記電流調整回路を構成する上記第３のＩＩＬインバータの入力とを接続する制御線を少なくとも一つ有し、上記第３のＩＩＬインバータの入力に制御信号入力端子を有し、制御信号入力により遅延時間が切り替えられると共に、本遅延回路の出力に応じて上記電流調整回路の出力電流が制御されることを特徴としている。
【０１４８】
本発明に係る第６遅延回路は、以上のように、上記第３遅延回路において、上記第２のＩＩＬインバータを複数個並列に接続することを特徴としている。
【０１４９】
本発明に係る第１リング発振器は、以上のように、上記第１または第２遅延回路の出力に奇数個のＩＩＬインバータを直列に接続し、その出力を上記第１のＩＩＬインバータの入力に接続することを特徴としている。
【０１５０】
本発明に係る第２リング発振器は、以上のように、上記第１リング発振器において、上記第２のＩＩＬインバータの出力と上記電流調整回路を構成する上記第３のＩＩＬインバータの入力とを接続する制御線を少なくとも一つ有することを特徴としている。
【０１５１】
上記第１乃至第６遅延回路によれば、必要な遅延時間を実現し、且つコンデンサを集積回路に容易に内蔵できる小さな静電容量値とするため、コンデンサの充電電流を調整する電流調整回路を具備し、この電流調整回路の出力端子を第２のＩＩＬインバータの入力端子に接続する。コンデンサへの充電電流をこの電流調整回路の出力電流により第２のＩＩＬインバータの入力端子電流であるインジェクタ電流より減少させ、集積回路に容易に内蔵できる小さな静電容量のコンデンサにより必要とする遅延時間を実現することが可能となる。
【０１５２】
また、上記電流調整回路は複数の出力端子を持つ第３のＩＩＬインバータを用い、少なくとも一つ以上の出力端子を自らの入力端子に接続することにより形成されるＩＩＬのインジェクタ電流を基準電流とするカレントミラー型の電流出力回路にて構成することにより、電流調整回路を含む遅延回路をＩＩＬ内に構成でき、容易に集積回路の集積化が図れる。
【０１５３】
また、遅延回路の遅延時間を可変とするための手段として、この電流調整回路を構成するＩＩＬインバータの入力に制御信号入力端子を設け、この制御信号入力端子にローレベルまたはハイインピーダンスの制御信号を入力することにより、電流調整回路の出力電流をオフまたはオンすることができ、遅延回路の遅延時間を制御信号入力にて容易に可変とすることが可能となる。
【０１５４】
さらに、ＩＩＬインバータによる複数の電流出力回路により出力電流値の異なる電流調整回路を用いることにより、遅延回路の遅延時間を容易に複数段階にわたって可変することができる。
【０１５５】
電流調整回路によりコンデンサへの充電電流を小さくしていくことで、小さな静電容量のコンデンサを用い所望の大きな遅延時間を実現することが可能となるが、充電電流を小さくしたことにより、コンデンサが充電され、その端子電圧が第２のＩＩＬインバータの入力閾値電圧に達し、第２のＩＩＬインバータの出力がハイレベルからローレベルに反転するタイミングでノイズにより端子電圧が第２のＩＩＬインバータの入力閾値電圧付近でふらつき第２のＩＩＬインバータの出力すなわち遅延回路の出力がばたつく虞がある。
【０１５６】
この不具合を解決する手段として、第２のＩＩＬインバータの出力と電圧調整回路を構成する第３のＩＩＬインバータの入力を制御線で接続することで、コンデンサが充電され、第２のＩＩＬインバータの入力閾値電圧に達し、第２のＩＩＬインバータの出力がハイレベルからローレベルに反転すると同時に制御線を通じ電流調整回路を構成する第３のＩＩＬインバータの入力をローレベルとし、電流調整回路の出力電流をオフすることでコンデンサの充電電流は急増し、コンデンサの端子電圧を第２のＩＩＬインバータの入力閾値電圧に達した状態で安定に保ち、出力をばたつかせることがない安定した遅延回路を新たなゲート追加を必要とせずに、第２のＩＩＬインバータの出力端子の追加と制御線の追加により集積性を損なわずに実現できる。
【０１５７】
また、入力端子がコンデンサに接続される第２のＩＩＬインバータの複数個並列に接続することにより、必要以上にコンデンサへの充電電流を減らすことなく、第３のＩＩＬインバータによる複数の電流出力回路によりなる電流調整回路を具備することにより、遅延回路の遅延時間を広範囲に複数段階可変することができる。
【０１５８】
上記の第１及び第２リング発振器によれば、上記第１乃至第６遅延回路をＩＩＬリング発振器に使用することにより、ＩＩＬ回路とコンデンサのみで構成され、静電容量が小さく集積回路に内蔵することに適しており、発振周波数を制御信号入力により可変できる。
【０１５９】
【発明の効果】
本発明に係る遅延回路は、以上のように、遅延回路は、複数の出力端子を有し、そのうち少なくとも一つの出力端子が入力端子に接続される少なくとも一つの第３のＩＩＬインバータを備え、この第３のＩＩＬインバータは上記コンデンサの充電電流を調整するように接続されており、上記第３のＩＩＬインバータは、制御信号に応じて、上記コンデンサの充電電流の調整に寄与するか否かを切り替えることを特徴としている。
【０１６０】
上記の発明によれば、遅延時間は、コンデンサが、第２のＩＩＬインバータの入力からの電流により充電され、その端子電圧が第２のＩＩＬインバータの閾値電圧に達するまでの時間をいい、コンデンサの静電容量によって決定される。
【０１６１】
しかし、コンデンサの静電容量は、一般に固定されており、その遅延時間を可変することはできない。一方、コンデンサを集積回路外に外付けした場合、コンデンサの静電容量を変えることによって遅延時間を可変できるが、集積回路とは別個にコンデンサを設けることが必要であると共に、コンデンサを接続するための端子を集積回路に設けることが必要であり、集積回路の実装上致命的な不具合を招来する。
【０１６２】
そこで、上記の遅延回路によれば、少なくとも一つの第３のＩＩＬインバータを備えており、この第３のＩＩＬインバータは、コンデンサの充電電流を調整するように接続されている。このように、第１及び第２ＩＩＬインバータと同じ構造の第３のＩＩＬインバータを少なくとも一つ設けることによって、コンデンサの充電電流が調整され、それゆえ、コンデンサの静電容量が固定でも遅延時間を可変できる。しかも、コンデンサの静電容量は小さいものでよいので、集積回路内で占める面積を小さくでき、これにより、集積回路の高集積化が図れる。
【０１６３】
上記第３のＩＩＬインバータの個数は、多いほど、コンデンサの静電容量は小さくできるという効果を併せて奏する。
【０１６４】
上記第３のＩＩＬインバータは、制御信号に応じて、上記コンデンサの充電電流の調整に寄与するか否かを切り替えることが好ましい。
【０１６５】
この場合、制御信号に応じて、コンデンサの充電電流の調整に寄与するか否かが上記第３のＩＩＬインバータによって切り替えられる。上記第３のＩＩＬインバータが複数設けられている場合、制御信号を制御すれば、コンデンサの充電電流の調整量が可変できるので、より広範囲で高精度な遅延時間を得ることが可能となるという効果を併せて奏する。
【０１６６】
上記制御信号は、上記第３のＩＩＬインバータの各制御信号入力端子を介して入力されることが好ましい。この場合、外部から遅延時間の切り替え制御が可能となる。つまり、制御信号入力端子を介して第３のＩＩＬインバータに入力された制御信号に基づいて、上記コンデンサの充電電流の調整に寄与するか否かの切り替えが制御される。第３のＩＩＬインバータが複数設けられている場合、これら複数の制御信号の組み合わせにより、コンデンサの充電電流を更に複数段階に広範囲に且つ高精度に可変できるという効果を併せて奏する。
【０１６７】
ところで、第３のＩＩＬインバータに流れる電流を大きくすることによって、上記コンデンサへの充電電流を小さくし、これにより、小さい静電容量のコンデンサを用いて所望の大きな遅延時間を実現することが可能となる。しかしながら、充電電流を小さくしたことにより、コンデンサが充電されて両端の電圧が第２のＩＩＬインバータの入力閾値電圧に達し、この第２のＩＩＬインバータの出力がハイレベルからローレベルに反転するタイミングでノイズによりコンデンサの両端の電圧が第２のＩＩＬインバータの入力閾値電圧付近でふらつき、これにより、第２のＩＩＬインバータの出力がばたつく（変動する）という不具合を招来することがある。
【０１６８】
この不具合を解消するためには、上記制御信号は、上記第２のＩＩＬインバータを介して入力され、この制御信号により、上記第３のＩＩＬインバータが上記コンデンサの充電電流の調整に寄与しないことが好ましい。この場合、第２のＩＩＬインバータからの制御信号により、上記第３のＩＩＬインバータは上記コンデンサの充電電流の調整に寄与しなくなる。その結果、充電電流の調整分がなくなるので、コンデンサの両端の電圧が第２のＩＩＬインバータの入力閾値電圧に達した状態で安定に保持される。
【０１６９】
それゆえ、コンデンサの両端の電圧が第２のＩＩＬインバータの入力閾値電圧付近でふらつくことがなくなり、上記第２のＩＩＬインバータの出力が変動することがない安定した遅延回路を実現できる。しかも、上記のように制御信号を入力するという簡単な構成（結線するだけでよい）により、新たなゲート等の追加を必要とせず、集積性を損なわず、遅延回路の出力の安定化が確実に図れるという効果を併せて奏する。
【０１７０】
上記第３のＩＩＬインバータは、基準電流を流すトランジスタと、複数個のＩＩＬトランジスタとからなり、上記複数個のＩＩＬトランジスタのうち少なくとも一つは、上記接続点に接続される一方、残余のＩＩＬトランジスタは、上記出力端子と上記入力端子との間に接続されており、上記各ＩＩＬトランジスタには同じ量の電流が流れ、その電流値は、上記基準電流を上記残余のＩＩＬトランジスタの個数で割ったものに等しいことが好ましい。
【０１７１】
この場合、複数のＩＩＬトランジスタのうち残余のＩＩＬトランジスタに電流が流れない場合、上記コンデンサの充電電流は調整されない。これに対して、複数のＩＩＬトランジスタのうち残余のＩＩＬトランジスタに電流（残余のＩＩＬトランジスタの数で基準電流を割ったもの）が流れると、同じ電流が上記接続点を介して上記少なくとも一つのＩＩＬトランジスタに流れる。これにより、上記コンデンサの充電電流が調整されることになる。上記複数のＩＩＬトランジスタは、一種のカレントミラー構成となるので、集積化が容易となるという効果を併せて奏する。
【０１７２】
上記第３のＩＩＬインバータは、基準電流を流すトランジスタと、複数個のＩＩＬトランジスタとからなり、上記複数個のＩＩＬトランジスタのうち少なくとも一つは、上記接続点との間に接続される一方、残余のＩＩＬトランジスタは、上記出力端子と上記入力端子との間に接続されており、上記各ＩＩＬトランジスタには同じ量の電流が流れ、その電流値は、上記基準電流を上記残余のＩＩＬトランジスタの個数で割ったものに等しく、上記制御信号は、上記複数のＩＩＬトランジスタの各ベースに印加され、該ＩＩＬトランジスタがオンすると上記第３のＩＩＬインバータには電流が流れる一方、オフすると電流が流れないことを特徴としている。
【０１７３】
この場合、制御信号が複数のＩＩＬトランジスタの各ベースに印加される。その結果、ＩＩＬトランジスタがオフすると、上記第３のＩＩＬインバータには電流が流れず、それゆえ、上記コンデンサの充電電流は調整されない。これに対して、ＩＩＬトランジスタがオンすると、全てのＩＩＬトランジスタに同じ電流（残余のＩＩＬトランジスタの数で基準電流を割ったもの）が流れ、これにより、上記コンデンサの充電電流が調整されることになる。上記複数のＩＩＬトランジスタは、一種のカレントミラー構成となり、集積化がより容易となるという効果を併せて奏する。
【０１７４】
上記第２のＩＩＬインバータは、複数個、並列に接続されてなることが好ましい。この場合、上記第２のＩＩＬインバータから上記コンデンサへ流れ込む電流は、並列接続された数分だけ増加し、その分、上記コンデンサの電流調整範囲が広がる。これにより、必要以上にコンデンサへの充電電流を減らすことなく、遅延回路の遅延時間を広範囲に複数段階可変できるという効果を併せて奏する。
【０１７５】
上記いずれか一つの遅延回路の出力に奇数個のＩＩＬインバータをカスケードに接続し、その出力を上記第１のＩＩＬインバータの入力に接続した遅延回路を用いたリング発振器が好ましい。この場合、上記遅延回路による遅延時間に応じた発振周波数で発振するリング発振器を実現でき、これは、非常に高精度且つ広範囲に発振周波数が可変できると共に、集積回路内で面積をとらないで簡易な回路構成で、集積性に優れたリング発振器を提供することができるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明に係る遅延回路の構成例を示す回路図である。
【図２】（ａ）は本発明に係る他の遅延回路例の構成例を示す論理回路図であり、（ｂ）は上記遅延回路をトランジスタ記述で示す回路図であり、（ｃ）は上記遅延回路の平面パターン図を示す説明図である。
【図３】（ａ）は上記遅延回路の電流調整回路の構成例を示す論理回路図であり、（ｂ）は上記電流調整回路をトランジスタ記述で示す回路図であり、（ｃ）は上記遅延回路の平面パターン図を示す説明図である。
【図４】（ａ）は上記遅延回路の他の電流調整回路の構成例を示す回路図であり、（ｂ）は上記電流調整回路をトランジスタ記述で示す回路図である。
【図５】本発明の更に他の遅延回路の構成例を示す論理回路図である。
【図６】本発明の他の遅延回路の構成例を示す論理回路図である。
【図７】本発明の更に他の遅延回路の構成例を示す論理回路図である。
【図８】本発明の他の遅延回路の構成例を示す論理回路図である。
【図９】本発明の更に他の遅延回路の構成例を示す論理回路図である。
【図１０】本発明の他の遅延回路の構成例を示す論理回路図である。
【図１１】上記遅延回路を備えた本発明に係るリング発振器の論理回路図である。
【図１２】上記遅延回路を備えた本発明に係る他のリング発振器の論理回路図である。
【図１３】上記遅延回路を備えた本発明に係る更に他のリング発振器の論理回路図である。
【図１４】上記遅延回路を備えた本発明に係る他のリング発振器の論理回路図である。
【図１５】上記遅延回路を備えた本発明に係る更に他のリング発振器の論理回路図である。
【図１６】上記遅延回路を備えた本発明に係る他のリング発振器の論理回路図である。
【図１７】従来の遅延回路の構成例を示す論理回路図である。
【図１８】従来の他の遅延回路の構成例を示す論理回路図である。
【符号の説明】
１０１      ＩＩＬインバータ
１０２      ＩＩＬインバータ
１０３      電流調整回路
１０４      コンデンサ
２０３      電流調整回路
５０３      電流調整回路
６０３      電流調整回路
【図１】
0003676213.tif 000002
【図２】
0003676213.tif 000003
【図３】
0003676213.tif 000004
【図４】
0003676213.tif 000005
【図５】
0003676213.tif 000006
【図６】
0003676213.tif 000007
【図７】
0003676213.tif 000008
【図８】
0003676213.tif 000009
【図９】
0003676213.tif 000010
【図１０】
0003676213.tif 000011
【図１１】
0003676213.tif 000012
【図１２】
0003676213.tif 000013
【図１３】
0003676213.tif 000014
【図１４】
0003676213.tif 000015
【図１５】
0003676213.tif 000016
【図１６】
0003676213.tif 000017
【図１７】
0003676213.tif 000018
【図１８】
0003676213.tif 000019