(57)【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルに用いられ、シフトレジスタ部と論理演算部とを備えた電気光学パネルの駆動回路であって、
前記シフトレジスタ部は、クロック信号に基づいて開始パルスを順次シフトして出力信号を各々出力する複数のシフト単位回路を縦続接続してなり、
前記論理演算部は、各シフト単位回路に対応して各々設けられる複数の演算単位回路を備え、ある演算単位回路は、対応するシフト単位回路の入力信号と出力信号とがともにアクティブとなる第１期間を特定する第１信号を生成し、前記第１信号と当該シフト単位回路の次段のシフト単位回路から出力される第２信号とに基づいて、前記第１信号のアクティブ期間から前記第２信号のアクティブ期間を除いた第３期間においてアクティブとなる出力信号を生成出力する
ことを特徴とする電気光学パネルの駆動回路。
【請求項２】
前記演算単位回路は、対応するシフト単位回路の入力信号と出力信号との反転論理積を演算して前記第１信号として出力するナンド回路と、前記第１信号と前記第２信号との反転論理和を演算して前記出力信号として出力するノア回路とを備えることを特徴とする請求項１に記載の電気光学パネルの駆動回路。
【請求項３】
前記演算単位回路は、対応するシフト単位回路の入力信号と出力信号との反転論理和を演算して前記第１信号として出力するノア回路と、前記第１信号と前記第２信号との反転論理和を演算して前記出力信号として出力するナンド回路とを備えることを特徴とする請求項１に記載の電気光学パネルの駆動回路。
【請求項４】
請求項１乃至３のうちいずれか１項に記載の駆動回路を備え、前記駆動回路から出力される各選択信号に基づいて、入力画像信号を各々サンプリングして各データ線に供給することを特徴とするデータ線駆動回路。
【請求項５】
請求項１乃至３のうちいずれか１項に記載の駆動回路を備え、当該駆動回路から出力される各選択信号に基づいて、前記各走査線を駆動することを特徴とする走査線駆動回路。
【請求項６】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、
請求項４に記載したデータ線駆動回路と、
前記走査線を駆動するための走査線駆動回路と
を備えたことを特徴とする電気光学パネル。
【請求項７】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、
前記データ線を駆動するためのデータ線駆動回路と、
請求項５に記載の走査線駆動回路と
を備えたことを特徴とする電気光学パネル。
【請求項８】
請求項６または７に記載した電気光学パネルを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の走査線及び複数のデータ線と、それらの交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルを駆動するために用いられる駆動回路、この駆動回路を用いたデータ線駆動回路および走査線駆動回路、電気光学パネルならびに電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、液晶装置は、画像表示領域に複数のデータ線、複数の走査線が形成されており、それらの交差に対応してマトリクス状に配列した画素電極の各々に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと称する）が設けられている。そして、液晶装置の駆動回路は、データ線信号や走査線信号などを所定タイミングでデータ線や走査線に供給するためのデータ線駆動回路や、走査線駆動回路などから構成されている。
【０００３】
これらの駆動回路は、以下の方法で選択信号を生成し、選択信号に基づいてデータ線信号や走査線信号を生成している。駆動回路は、第１に、開始パルスをクロック信号およびこれを反転した反転クロック信号従って順次転送して位相がクロック信号の１／２周期ずれた複数のシフトパルスを生成し、第２に、あるシフトパルスと次のシフトパルスの論理積を算出して各選択信号を生成している。
【０００４】
駆動回路が理想的に動作するのであれば各選択信号は排他的にアクティブとなるが、実際の駆動回路では論理回路の時間遅延や能動素子の特性に起因して、隣り合う選択信号のアクティブ期間が重複してしまうことがある。
【０００５】
そこで、インヒビット信号を用いてアクティブ期間の重複をなくす技術が知られている。図１２は、従来のデータ線駆動回路とその周辺回路の構成を示すブロック図であり、図１３はそのタイミングチャートである。
【０００６】
図に示すようにデータ線駆動回路は、シフトユニットＵ０，Ｕ１，Ｕ２，…，Ｕｎを備えている。、各シフトユニットＵ０，Ｕ１，…，Ｕｎは、開始パルスＤＸをＸクロック信号ＸＣＫと反転Ｘクロック信号ＸＣＫＢに基づいて順次転送し、図に示すシフトパルスＣ０，Ｃ１，Ｃ２，…を出力する。アンド回路Ｇ１，Ｇ２，…，Ｇｎは、対応するシフトユニットＵ１，Ｕ２，…，Ｕｎの入出力信号の論理積を算出して、図に示す信号Ｓａ１，Ｓａ２，…を出力する。
【０００７】
一方、インヒビット信号INHBは、図に示すようにＸクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢの論理レベルが遷移するタイミングを中心に所定期間だけＬレベル（アクティブ）となる信号である。
【０００８】
ここで、アンド回路Ｇ１，Ｇ２，…は、インヒビット信号INHBと信号Ｓａ１，Ｓａ２，…との論理積を算出する。このため、選択信号ＳＲ１，ＳＲ２，…は、図に示すようにインヒビット信号INHBがＬとなる期間はＬレベルとなる。これにより、隣り合う選択信号間に非アクティブ期間を設けることが可能となる。
【０００９】
このようにして生成された選択信号ＳＲ１，ＳＲ２，…は、サンプリング回路を構成する各スイッチＳＷの制御入力端子に供給される。なお、この例では、各スイッチＳＷをＮチャンネル型のトランジスタで構成してある。このため、そのゲート電圧がＨレベルになると、画像信号ＶＩＤがサンプリングされ、データ線信号として各データ線に供給されることになる。各データ線は配線容量を有しているため、サンプリング過程では、画像信号ＶＩＤの電圧を配線容量に書き込むことになる。
【００１０】
【発明が解決しようとする課題】
ところで、インヒビット信号INHBは、信号供給線ＬＸを介してアンド回路Ｇ１，Ｇ２，…に供給されているため、それらの回路の入力容量が信号供給線ＬＸに付随している。このため、インヒビット信号駆動回路として、大電流を早い応答速度で供給できるものを用いる必要があり、回路構成が大規模になるとともに、大きな消費電流を必要とするといった問題があった。
【００１１】
また、インヒビット信号INHBのパルス幅が広いと、データ線へ画像信号ＶＩＤを書き込むための書込時間が短くなり、その程度によっては画像信号ＶＩＤを十分書き込むことができなくなる。したがって、インヒビット信号INHBのパルス幅は狭くすることが望ましい。特に、高精細な画像を表示するためにはデータ線の本数を増やす必要があるが、この場合には、信号Ｓａ１，Ｓａ２，…のアクティブ期間自体が短くなるから、より一層パルス幅を狭くすることが必要となる。一方、インヒビット信号INHBのパルス幅を狭くすることは、高周波成分の増加を意味する。しかしながら、インヒビット信号駆動回路の駆動能力には一定の限度があるので、パルス幅を狭くすることが難しいといった問題があった。
【００１２】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、簡易な構成で出力信号のアクティブ期間が重複することを防止した駆動回路等を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルに用いられ、シフトレジスタ部と論理演算部とを備えたものであって、前記シフトレジスタ部は、クロック信号に基づいて開始パルスを順次シフトして出力信号を各々出力する複数のシフト単位回路を縦続接続してなり、前記論理演算部は、各シフト単位回路に対応して各々設けられる複数の演算単位回路を備え、ある演算単位回路は、対応するシフト単位回路の入力信号と出力信号とがともにアクティブとなる第１期間を特定する第１信号を生成し、前記第１信号と当該シフト単位回路の次段のシフト単位回路から出力される第２信号とに基づいて、前記第１信号のアクティブ期間から前記第２信号のアクティブ期間を除いた第３期間においてアクティブとなる出力信号を生成出力することを特徴とする。
【００１４】
この発明によれば、隣接する演算単位回路で生成される第１信号のアクティブ期間が重複したとしても、第２信号によってそのアクティブ期間が短くなるように修正される。したがって、各出力信号を排他的にアクティブとすることが可能となる。
【００１５】
ここで、前記演算単位回路は、対応するシフト単位回路の入力信号と出力信号との反転論理積を演算して前記第１信号として出力するナンド回路と、前記第１信号と前記第２信号との反転論理和を演算して前記出力信号として出力するノア回路とを備えるものであってもよい。この発明は、開始パルスが正論理（アクティブＨ）で与えられる場合に対応する。
【００１６】
一方、開始パネルが負論理（アクティブＬ）で与えられる場合には、前記演算単位回路は、対応するシフト単位回路の入力信号と出力信号との反転論理和を演算して前記第１信号として出力するノア回路と、前記第１信号と前記第２信号との反転論理和を演算して前記出力信号として出力するナンド回路とを備えることが好ましい。
【００１７】
次に、本発明のデータ線駆動回路は、上述した駆動回路を備え、前記駆動回路から出力される各出力信号に基づいて、入力画像信号を各々サンプリングして各データ線に供給することを特徴とする。上述したように駆動回路の各出力信号は排他的にアクティブとなり、同時にアクティブとなることはないから、このデータ線駆動回路を用いると、隣接するデータ線を同時に選択することがなくなる。隣接するデータ線を同時に選択すると、一方のデータ線に供給するべき入力画像信号が他方のデータ線にも供給されることになるので、データ線方向のクロストークが発生し、表示画像の品質が劣化してまう。しかしながら、このデータ線駆動回路にあっては、複数のデータ線を同時に選択することがないので、クローストークの発生を防止して高品質の画像を表示させることができる。
【００１８】
次に、本発明に係る走査線駆動回路においては、上述した駆動回路を備え、当該駆動回路から出力される各選択信号に基づいて、前記各走査線を駆動することを特徴とする。隣接する走査線を同時に選択すると、これらの走査線に対応する画素に入力画像信号が同時に書き込まれることになるから、走査線方向のクロストークが発生し、表示画像の品質が劣化してまう。しかしながら、この走査線駆動回路にあっては、複数の走査線を同時に選択することがないので、クローストークの発生を防止して高品質の画像を表示させることができる。
【００１９】
次に、本発明に係わる電気光学パネルにあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、上述したデータ線駆動回路と、前記走査線を駆動するための走査線駆動回路とを備えたことを特徴とする。この電気光学パネルは、複数のデータ線を同時に選択することがないので、クローストークの発生を防止して高品質の画像を表示することができる。
【００２０】
また、本発明に係わる電気光学パネルにあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、前記データ線を駆動するためのデータ線駆動回路と、上述した走査線駆動回路とを備えたことを特徴とする。この電気光学パネルは、複数の走査線を同時に選択することがないので、クローストークの発生を防止して高品質の画像を表示することができる。
【００２１】
次に、本発明に係る電子機器は、上述した電気光学パネルを備えたことを特徴とし、例えば、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
＜１．液晶装置＞
＜１−１：液晶装置の全体構成＞
まず、電気光学装置の一例として、液晶装置を例示して説明する。図１は、液晶装置の電気的構成を示すブロック図である。この図に示されるように、液晶装置は、液晶表示パネル１００と、タイミングジェネレータ２００と、画像信号処理回路３００とを備えている。このうち、タイミングジェネレータ２００は、各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。また、画像信号処理回路３００内部における相展開回路３０２は、一系統の画像信号ＶＩＤを入力すると、これをＮ相（図においてはＮ＝６）の画像信号に展開して並列に出力するものであって、画像信号をＮ個並列の信号に変換する直並列変換回路に相当する。ここで、画像信号をＮ相に展開する理由は、後述するサンプリング回路によって、スイッチング素子として機能するＴＦＴのソース電極における画像信号の印加時間を長くして、データ線の配線容量に対する書込時間を十分に確保するためである。
【００２３】
一方、増幅・反転回路３０４は、相展開された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶表示パネル１００に並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ信号線単位の極性反転であるか、▲３▼画素単位の極性反転であるか、▲４▼画面単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間または１垂直走査期間に設定される。
【００２４】
また、相展開された画像信号ＶＩＤ１〜ＶＩＤ６の液晶表示パネル１００への供給タイミングは、図１に示される液晶装置では同時とするが、ドットクロックに同期して順次ずらしてもよく、この場合は後述するサンプリング回路にてＮ相の画像信号を順次サンプリングすればよい。
【００２５】
＜１−２：液晶表示パネルの構成＞
次に、液晶表示パネル１００の概略構成について図２および図３を参照して説明する。ここで、図２は、液晶表示パネル１００の構造を説明するための斜視図であり、図３は、液晶表示パネル１００の構造を説明するための一部断面図である。これらの図に示されるように、液晶表示パネル１００は、画素電極１１８等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とが、スペーサＳが混入されたシール材１０５によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられ、この間隙に液晶１０６が封入された構造となっている。
【００２６】
また、素子基板１０１の対向面であってシール材１０５の外側には、後述する走査線駆動回路１３０、サンプリング回路１４０、及びデータ線駆動回路１５０Ａ等の駆動回路群１２０が形成されている。また、そこには、外部接続電極（図示省略）が形成されて、タイミングジェネレータ２００および画像信号処理回路３００からの各種信号を入力するようになっている。なお、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１の外部接続電極から延在する配線と電気的に導通が図られている。
【００２７】
ほかに、対向基板１０２には、液晶表示パネル１００の用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶表示パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には貼付け又は間隙をもって配向方向に応じた偏光板１０３、１０４がそれぞれ設けられる。ただし、液晶１０８として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００２８】
さて、説明を再び図１に戻して、液晶表示パネル１００の電気的構成について説明する。液晶表示パネル１００の素子基板１０１にあっては、画像表示領域ＡＡが形成されている。そこには、図においてＸ方向に沿って平行に複数本（ｍ本）の走査線１１２が配列して形成され、また、これと直交するＹ方向に沿って平行に複数本（６ｎ本）のデータ線１１４が形成されている。そして、これらの走査線１１２とデータ線１１４との各交点においては、ＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が画素電極１１８に接続されている。そして、各画素は、画素電極１１８と、対向基板１０２に形成された共通電極１０８と、これら両電極間に挟持された液晶１０６とによって構成される結果、走査線１１２とデータ線１１４との各交差に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素毎に、蓄積容量（図示省略）が設けられて、電気的にみて画素電極１１８と共通電極１０８とに挟持された液晶層に対して並列となっている。
【００２９】
次に、駆動回路群１２０は、走査線駆動回路１３０、サンプリング回路１４０、およびデータ線駆動回路１５０Ａからなり、上述のように素子基板１０１上に形成されるものである。これらの回路は、画素のＴＦＴと共通の製造プロセス（例えば、高温ポリシリコンプロセス）を用いてＴＦＴで形成されている。これにより、集積化や製造コストの面などにおいて有利となる。なお、この例では、データ線駆動回路１５０Ａとサンプリング回路１４０を別体として説明するが、両者を一体としてデータ線１１４を駆動するデータ線駆動回路と捉えてもよいことは勿論である。
【００３０】
さて、走査線駆動回路１３０は、シフトレジスタを有し、タイミングジェネレータ２００からのＹクロック信号ＹＣＫや、その反転Ｙクロック信号ＹＣＫＢ、Ｙ転送開始パルスＤＹ等に基づいて、走査線信号Ｙ１、Ｙ２、…、Ｙｍ（選択信号）を各走査線１１２に対して順次出力するものであり、シフトレジスタにおいてクロック信号に応じてパルスＤＹをシフトするタイミングで走査線信号Ｙ１、Ｙ２、…、Ｙｍを出力する。
【００３１】
一方、サンプリング回路１４０は、６本のデータ線１１４を１群とし、これらの群に属するデータ線１１４に対し、サンプリング信号ＳＲ１〜ＳＲｎにしたがって画像信号ＶＩＤ１〜ＶＩＤ６をぞれぞれサンプリングして供給するものである。サンプリング回路１４０には、ＴＦＴからなるスイッチ１４１が各データ線１１４の一端に設けられるとともに、各スイッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号線に接続され、また、各スイッチ１４１のドレイン電極は１本のデータ線１１４に接続されている。さらに、各群に属するデータ線１１４に接続された各スイッチ１４１のゲート電極は、その群に対応してサンプリング信号ＳＲ１〜ＳＲｎが供給される信号線のいずれかに接続されている。前述したように画像信号ＶＩＤ１〜ＶＩＤ６は同時に供給されるので、サンプリング信号Ｓ１により同時にサンプリングされることとなる。
【００３２】
また、データ線駆動回路１５０Ａは、タイミングジェネレータ２００からのＸクロック信号ＸＣＫや、その反転Ｘクロック信号ＸＣＫＢ、Ｘ転送開始パルスＤＸ等に基づいて、サンプリング信号ＳＲ１〜ＳＲｎ（選択信号）を順次出力するものである。
【００３３】
＜１−３：データ線駆動回路＞
次に、データ線駆動回路１５０Ａについて説明する。図４はデータ線駆動回路の全体構成を示すブロック図である。図４に示すように、データ線駆動回路１５０Ａは、Ｘシフトレジスタ１５１および論理演算部１５２を備えている。
【００３４】
まず、Ｘシフトレジスタ１５１は、各シフトレジスタ単位回路Ｕa0〜Ｕanを縦続接続して構成されている。各シフトレジスタ単位回路Ｕa0〜Ｕanは、クロックドインバータ５０１-0〜５０１-n、５０２-0〜５０２-nとインバータ５０３-0〜５０３-nとを備えている。
【００３５】
クロックドインバータ５０１-1〜５０１-nおよび５０２-1〜５０２-nは、制御端子電圧がＨレベルのときに各入力信号を反転して出力し、制御端子電圧がＬレベルのときに出力端子をハイインピーダンス状態にする。各制御端子には、所定期間だけアクティブとなるＸクロック信号ＸＣＫと反転Ｘクロック信号ＸＣＫＢが供給されるようになっている。
【００３６】
例えば、シフトレジスタ単位回路Ｕa0において、Ｘクロック信号ＸＣＫがＨレベルのときクロックドインバータ５０１-0は入力信号を反転して出力する。このとき、反転Ｘクロック信号ＸＣＫＢはＬレベルとなるので、クロックドインバータ５０２の出力端子はハイインピーダンス状態となっている。したがって、この場合には、入力信号がクロックドインバータ５０１-0とインバータ５０３-0とを介して出力される。一方、反転Ｘクロック信号ＸＣＫＢがＨレベルのときクロックドインバータ５０２-0は入力信号を反転して出力する。このとき、Ｘクロック信号ＸＣＫはＬレベルとなっているので、クロックドインバータ５０１-0の出力端子はハイインピーダンス状態となっている。この場合には、クロックドインバータ５０２-0とインバータ５０３-0とによってラッチ回路が構成されることになる。
【００３７】
これにより、各シフトレジスタ単位回路Ｕa0〜Ｕanは、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢに同期してＸ転送開始パルスＤＸを順次シフトして、シフトパルスＣ０〜Ｃｎを生成する。このシフト動作によって、あるシフトパルスＣｊと次のシフトパルスＣj+1とは、アクティブ期間（Ｈレベル）がＸクロック信号ＸＣＫの１／２周期だけ重複するものとなる。
【００３８】
次に、論理演算部１５２は、演算単位回路Ｕb1〜Ｕbnを備えている。各演算単位回路Ｕb1〜Ｕbnは、シフトレジスタ単位回路Ｕa1〜Ｕanに対応して各々設けられている。また、各演算単位回路Ｕb1〜Ｕbnは、ナンド回路５０４-1〜５０４-nおよびノア回路５０５-1〜５０５-n-1を各々備えている。但し、演算単位回路ＵＵbnにはノア回路の替わりにインバータ５０５-nが設けられている。
【００３９】
ナンド回路５０４-1〜５０４-nは、対応するシフトレジスタ単位回路Ｕa1〜Ｕanの入力信号と出力信号の論理積を反転して信号Ｓ１〜Ｓｎとして出力する。例えば、演算単位回路Ｕb1はシフトレジスタ単位回路Ｕa1に対応しているので、演算単位回路Ｕb1のナンド回路５０４-1は、シフトパルスＣ１およびＣ２の論理積を反転して信号Ｓ１を生成する。ここで、シフトパルスＣＯ〜Ｃｎは図５に示すようにＨレベルでアクティブとなるから、ナンド回路５０４-1〜５０４-nは、対応するシフトレジスタ単位回路Ｕa1〜Ｕanの入力信号と出力信号がともにアクティブとなる期間を特定する機能がある。
【００４０】
次に、ノア回路５０５-1〜５０５-n-1には、ナンド回路５０４-1〜５０４-nの出力信号と対応するシフトレジスタ単位回路の次段のシフトレジスタ単位回路の出力信号とが供給されている。ノア回路５０５-1〜５０５-n-1は、これらの論理和の反転を算出してサンプリング信号ＳＲ１〜ＳＲｎとして出力する。例えば、演算単位回路Ｕb1のナンド回路５０４-1は、信号Ｓ１とシフトパルスＣ２との論理和を反転してサンプリング信号ＳＲ１を生成する。ここで、信号Ｓ１〜Ｓｎは図５に示すようにＬレベルでアクティブとなる一方、シフトパルスＣＯ〜ＣｎはＨレベルでアクティブとなる。ノア回路５０５-1〜５０５-n-1は、ナンド回路５０５-1〜５０５-n-1の出力信号がアクティブとなる期間から次段のシフトレジスタ単位回路の出力信号がアクティブとなる期間を除いた期間においてアクティブとなる信号を生成する機能がある。
【００４１】
＜１−４：データ線駆動回路の動作＞
次に、データ線駆動回路１５０Ａの動作について図５を参照しつつ説明する。図５は、データ線駆動回路１５０Ａの動作を示すタイミングチャートである。
【００４２】
まず、時刻Ｔ１において、Ｘクロック信号ＸＣＫがＨレベルになると、第０番目のシフトレジスタ単位回路Ｕa0のクロックドインバータ５０１-0がアクティブになる。このとき、Ｘ転送開始パルスＤＸはクロックドインバータ５０１-0とインバータ５０３-0を介してシフトパルスＣＯとして出力される。したがって、時刻Ｔ１からシフトパルスＣＯはＨレベルとなる。
【００４３】
次に、時刻Ｔ２において、反転Ｘクロック信号ＸＣＫがＨレベルになると、第１番目のシフトレジスタ単位回路Ｕa1においてクロックドインバータ５０１-1がアクティブとなる。このとき、前段のクロックドインバータ５０１-0は非アクティブとなるが、クロックドインバータ５０２-0がアクティブとなり、インバータ５０３-0とともにラッチ回路を構成する。したがって、時刻Ｔ２でもシフトパルスＣ０はＨレベルを維持する一方、シフトパルスＣ１はＬレベルからＨレベルに遷移する。
【００４４】
そして、時刻Ｔ３に至ると、再びシフトレジスタ単位回路Ｕa0のクロックドインバータ５０１-0がアクティブになるから、Ｘ転送開始パルスＤＸがクロックドインバータ５０１-0とインバータ５０３-0を介してシフトパルスＣＯとして出力される。したがって、時刻Ｔ３からシフトパルスＣＯはＨレベルからＬレベルへ遷移する。また、シフトレジスタ単位回路Ｕa1においては、クロックドインバータ５０１-1が非アクティブとなる一方、クロックドインバータ５０２-1がアクティブとなりシフトパルスＣ１がＨレベルまま維持される。
【００４５】
以後、このシフト動作を順次繰り返すことによって、各シフトレジスタ単位回路Ｕa0〜Ｕanは、Ｘ転送開始パルスＤＸをＸクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢに従って順次転送していく。
【００４６】
次に、ナンド回路５０４-1〜５０４-nは、対応するシフト単位回路Ｕa1〜Ｕanの入力信号と出力信号との論理積の反転を演算して信号Ｓ１〜Ｓｎを生成する。ところで、ナンド回路５０４-1〜５０４-nは、Ｐｃｈ型ＴＦＴとＮｃｈ型ＴＦＴとによって構成されるが、ＴＦＴのオン電流や閾値電圧がバラツクので、立上りエッジと立下りエッジとで、それらのスルーレートが相違し、また遅延時間が異なる。
このことに起因して、信号Ｓ１〜Ｓｎの実際のパルス幅は、理想的なパルス幅よりも広くなる。
【００４７】
具体的には、図に示すように、信号Ｓ１と信号Ｓ２のアクティブ期間が時間ΔＴだけ重複している。また、他の隣接する信号も同様にアクティブ期間が重複することになる。なお、図に示すｔｄはナンド回路５０４-1〜５０４-nおよびノア回路５０５-0〜５０５-n-1の各伝搬遅延時間である。
【００４８】
ところで、各信号Ｓ１，Ｓ２，…の立上りエッジＥsu1、Ｅsu2、…は、シフトパルスＣ０、Ｃ１、…の立下りエッジＥcd0、Ｅcd1、…によって定まる一方、各信号Ｓ１，Ｓ２，…の立下りエッジＥsd1、Ｅsd2、…は、シフトパルスＣ１、Ｃ２、…の立上りエッジＥcu1、Ｅcu2、…によって定まる。
【００４９】
例えば、信号Ｓ１の立上りエッジＥsu1はシフトパルスＣ０で定まる一方、信号Ｓ２の立下りエッジＥsd2はシフトパルスＣ２の立上りエッジＥcu2によって定まっている。すなわち、時間的に隣接する信号Ｓjの立下りエッジＥsdjと信号Ｓj+1の立上りエッジＥcuj+2は異なる信号に起因して生成されている。
【００５０】
ノア回路５０５-1〜５０５-n-1は、信号Ｓ１〜Ｓn-1と対応するシフト単位回路の次段のシフト単位回路の出力信号を入力信号とする。例えば、ノア回路５０５-1は、信号Ｓ１とシフトパルスＣ２を入力信号とする。ここで、ノア回路５０５-1の出力信号であるサンプリング信号ＳＲ１は、その立下りエッジＥrd1がシフトパルスＣ２の立上りエッジＥcu2によって定まる。一方、サンプリング信号ＳＲ２の立上りエッジＥru2は信号Ｓ２の立下りエッジＥsd2によって定まる。上述したように信号Ｓ２の立下りエッジＥsd2はシフトパルスＣ２の立上りエッジＥcu2によって定まるから、サンプリング信号ＳＲ２の立上りエッジＥru2はシフトパルスＣ２の立上りエッジＥcu2によって定まっている。
【００５１】
すなわち、ノア回路５０５-1〜５０５-n-1によって、時間的に隣接するサンプリング信号ＳＲjの立下りエッジＥrdjとサンプリング信号ＳＲj+1の立上りエッジＥruj+1とを、同一のシフトパルスＣj+1の立上りエッジＥcuj+1に基づいて定めることができる。しかも、サンプリング信号ＳＲjの立下りエッジＥrdjは立上りエッジＥcuj+1がノア回路５０５-jを通過することによって得られるのに対し、サンプリング信号ＳＲj+1の立上りエッジＥruj+1は立上りエッジＥcuj+1がナンド回路５０４-jとノア回路５０５-jとを通過することによって得られる。したがって、サンプリング信号ＳＲj+1の立上りエッジＥruj+1はサンプリング信号ＳＲjの立下りエッジＥrdjに対して必ず遅れることになる。
【００５２】
したがって、あるサンプリング信号の立下りエッジを、次のサンプリング信号の立上りエッジよりも必ず先に発生させることができる。これにより、各サンプリング信号ＳＲ１〜ＳＲｎを排他的にアクティブとすることができる。
【００５３】
＜１−５：走査線駆動回路＞
次に、走査線駆動回路１３０について説明する。図６は、走査線駆動回路１３０の構成を示すブロック図である。この図に示すように走査線駆動回路１３０の基本構成はデータ線駆動回路１５０Ａと近似しており、走査線駆動回路１３０はＹシフトレジスタ１３１および論理演算部１３２を備えている。
【００５４】
Ｙシフトレジスタ１３１は、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢの替わりにＹクロック信号ＹＣＫおよび反転Ｙクロック信号ＹＣＫＢが供給される点およびｍ＋１個のシフトレジスタ単位回路Ｕa0〜Ｕamを備える点を除いて、上述したＸシフトレジスタ１５０Ａと同様である。また、論理演算部１３２は、ナンド回路とノア回路とを備えたｍ個の演算単位回路Ｕb1〜Ｕbmを備えている。
【００５５】
したがって、走査線駆動回路１３０は、上述したＸシフトレジスタ１５０Ａと同様に走査線信号Ｙ１〜Ｙ２を排他的にアクティブとすることが可能となる。
【００５６】
＜１−６：液晶表示パネルの全体動作＞
次に、上述した液晶表示パネルの動作について説明する。まず、走査線駆動回路１３０において、垂直走査期間の最初にＹ転送開始パルスＤＹが供給される。このＹ転送開始パルスＤＹは、走査線駆動回路１３０において、Ｙクロック信号ＹＣＫおよびその反転Ｙクロック信号ＹＣＫＢによって順次シフトされて、各走査線１１２に出力される。走査線信号Ｙ１〜Ｙｍは、アクティブ期間が重複することがない。これにより、複数の走査線１１２が１本ずつ排他的に選択されることとなる。
【００５７】
一方、データ線駆動回路１５０Ａにおいて、Ｘ転送開始パルスＤＸが供給されると、上述のように、Ｘ転送開始パルスＤＸは、データ線駆動回路１５０Ａにおいて、Ｘクロック信号ＸＣＫおよびその反転Ｘクロック信号ＸＣＫＢの半周期毎に順次シフトされて、サンプリング信号ＳＲ１〜ＳＲｎとして出力される。あるサンプリング信号Ｓjから次のサンプリング信号Ｓj+1にアクティブ期間が移行する境界のタイミングにおいて、サンプリング信号Ｓjの立下りエッジＥrdjとサンプリング信号ＳＲj+1の立上りエッジＥruj+1とは、同一のシフトパルスＣj+1の立上りエッジＥcuj+1に基づいて定まるので、各サンプリング信号ＳＲ１〜ＳＲｎは排他的にアクティブとなる。
【００５８】
ここで、サンプリング信号ＳＲ１が出力されると、この群に属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が現時点で選択された走査線と交差する６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。この後、サンプリング信号ＳＲ２が出力されると、今度は、次の６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線と交差する６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。
【００５９】
以下同様にして、サンプリング信号ＳＲ３、ＳＲ４、…、ＳＲｎが順次出力されると、各サンプリング信号に対応する６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６が出力され、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線と交差する６個の画素にそれぞれ書き込まれることとなる。そして、この後、次の走査線が選択され、再び、サンプリング信号ＳＲ１〜ＳＲｎが順次出力されて、同様な書き込みが繰り返し実行されることとなる。
【００６０】
上述したように各サンプリング信号ＳＲ１〜ＳＲｎのアクティブ期間は重なることがないので、クロストークを防止して表示画像の品質を大幅に向上させることができる。くわえて、このような駆動方式では、サンプリング回路１４０におけるスイッチ１４１を駆動制御するデータ線駆動回路１５０Ａの段数が、各データ線１１４を点順次で駆動する方式と比較して１／６に低減される。さらに、データ線駆動回路１５０Ａに供給すべきＹクロック信号ＹＣＫおよびその反転Ｙクロック信号ＹＣＫＢの周波数も各データ線１１４を点順次で駆動する方式と比較すると１／６で済むので、段数の低減化と併せて低消費電力化も図られることとなる。
【００６１】
＜２．応用例＞
＜２−１：データ線駆動回路の他の構成例＞
上述した実施形態においては、Ｘ転送開始パルスＤＸがＨレベルでアクティブとなり、サンプリング信号ＳＲ１〜ＳＲｎがＨレベルでアクティブとなる正論理形式のデータ線駆動回路１５０Ａを一例として説明したが、これとは逆に、Ｘ転送開始パルスＤＸがＬレベルでアクティブとなり、サンプリング信号ＳＲ１〜ＳＲｎがＬレベルでアクティブとなる負論理形式のデータ線駆動回路１５０Ｂを用いてもよいことは勿論である。
【００６２】
図７は、データ線駆動回路１５０Ｂの構成を示すブロック図である。この図に示すようにデータ線駆動回路１５０Ｂは、論理演算部１５２の替わりに論理演算部１５２’を用いる点を除いて、図４に示すデータ線駆動回路１５０Ａと同様に構成されている。より詳細には、各演算単位回路Ｕb1〜Ｕbnにおいて、ナンド回路５０４-1〜５０４-nの替わりにノア回路５０４-1〜５０４-nを用いる点、ノア回路５０５- 1〜５０５-n-1の替わりにナンド回路５０５-1〜５０５-n-1を用いる点を除いて、図４に示すデータ線駆動回路１５０Ａと同様である。
【００６３】
図８は、データ線駆動回路１５０Ｂの動作を示すタイミングチャートである。各信号Ｓ１，Ｓ２，…の立上りエッジＥsu1、Ｅsu2、…は、シフトパルスＣ１、Ｃ２、…の立下りエッジＥcd1、Ｅcd2、…によって定まる一方、各信号Ｓ１，Ｓ２，…の立下りエッジＥsd1、Ｅsd2、…は、シフトパルスＣ０、Ｃ１、…の立上りエッジＥcu0、Ｅcu1、…によって定まる。
【００６４】
例えば、信号Ｓ１の立下りエッジＥsd1はシフトパルスＣ０の立上りエッジＥcu0で定まる一方、信号Ｓ２の立上りエッジＥsu2はシフトパルスＣ２の立下りエッジＥcd2によって定まっている。すなわち、時間的に隣接する信号Ｓjの立上りエッジＥsujと信号Ｓj+1の立下りエッジＥcdj+2は異なる信号に起因して生成されている。
【００６５】
ナンド回路５０５-1〜５０５-n-1は、信号Ｓ１〜Ｓn-1と対応するシフト単位回路の次段のシフト単位回路の出力信号を入力信号とする。例えば、ナンド回路５０５-1は、信号Ｓ１とシフトパルスＣ２を入力信号とする。ここで、ナンド回路５０５-1の出力信号であるサンプリング信号ＳＲ１は、その立上りエッジＥru1がシフトパルスＣ２の立下りエッジＥcd2によって定まる。一方、サンプリング信号ＳＲ２の立下りエッジＥrd2は信号Ｓ２の立上りエッジＥsu2によって定まる。上述したように信号Ｓ２の立上りエッジＥsu2はシフトパルスＣ２の立下りエッジＥcd2によって定まるから、サンプリング信号ＳＲ２の立下りエッジＥrd2はシフトパルスＣ２の立下りエッジＥcd2によって定まっている。
【００６６】
すなわち、ナンド回路５０５-1〜５０５-n-1によって、時間的に隣接するサンプリング信号ＳＲjの立上りエッジＥrujとサンプリング信号ＳＲj+1の立下りエッジＥrdj+1とを、同一のシフトパルスＣj+1の立下りエッジＥcuj+1に基づいて定めることができる。これにより、各サンプリング信号ＳＲ１〜ＳＲｎを排他的にアクティブとすることができる。
【００６７】
なお、走査線駆動回路１３０を、図７に示すデータ線駆動回路１５０Ｂと同様に負論理形式で構成してもよいことは勿論である。この場合には、Ｙ転送開始パルスがＬレベルでアクティブとなり、各走査線信号がＬレベルでアクティブとなる。
【００６８】
＜２−２：素子基板の構成など＞
上述した各実施形態においては、液晶パネルの素子基板１５１をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたＴＦＴによって、画素のスイッチング素子（ＴＦＴ５０）やデータ線駆動回路１００、および走査線駆動回路２００の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【００６９】
例えば、素子基板１５１を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板１５１を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極９ａをアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板１５１を透明基板として、画素電極９ａを反射型にしても良い。
【００７０】
なお、データ線駆動回路１５０、走査線駆動回路１３０等の周辺回路の一部または全部を、素子基板１５１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１５１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１５１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００７１】
＜２−３：電子機器＞
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
＜２−３−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図９は、プロジェクタの構成例を示す平面図である。
【００７２】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００７３】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネル１００と同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００７４】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００７５】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００７６】
＜２−３−２：モバイル型コンピュータ＞
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１０は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶表示パネル１００の背面にバックライトを付加することにより構成されている。
【００７７】
＜２−３−３：携帯電話機＞
さらに、この液晶表示パネル１００を、携帯電話機に適用した例について説明する。図１１は、この携帯電話機の構成を示す斜視図である。図において、携帯電話機１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００７８】
なお、図９〜図１１を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００７９】
【発明の効果】
以上説明したように本発明の駆動回路によれば、簡易な構成で各出力信号のアクティブ期間を排他的にアクティブとすることができる。また、この駆動回路をデータ線駆動回路や走査線駆動回路に適用することによって、クロストークを防止して、高品質の画像を表示させることが可能となる。
【図面の簡単な説明】
【図１】  本発明に係る液晶装置の全体構成を示すブロック図である。
【図２】  液晶表示パネルの構造を説明するための斜視図である
【図３】  液晶表示パネルの構造を説明するための一部断面図である。
【図４】  同装置のデータ線駆動回路１５０Ａの詳細な構成を示す回路図である。
【図５】  同データ線駆動回路１５０Ａのタイミングチャートである。
【図６】  走査線駆動回路１３０の構成を示すブロック図である。
【図７】  負論理に対応するデータ線駆動回路１５０Ｂの回路図である。
【図８】  同データ線駆動回路１５０Ｂのタイミングチャートである。
【図９】  同液晶装置を適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図１０】  同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１１】  同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１２】  従来のシフトレジスタの構成を示す回路図である。
【図１３】  従来のシフトレジスタの動作を示すタイミングチャートである。
【符号の説明】
１１２……走査線
１１４……データ線
１１８……画素電極
１１６……ＴＦＴ（スイッチング素子）
ＳＲ１〜ＳＲｎ……サンプリング信号（選択信号）
ＶＩＤ……入力画像信号
１５０Ａ，１５０Ｂ……データ線駆動回路
１５１……Ｘシフトレジスタ（シフトレジスタ部）
１５２……論理演算部
１３０……走査線駆動回路
Ｕa0〜Ｕan……シフトレジスタ単位回路（シフト単位回路）
Ｕb1〜Ｕbn……演算単位回路
【図１】
0003726675.tif 000002
【図２】
0003726675.tif 000003
【図３】
0003726675.tif 000004
【図４】
0003726675.tif 000005
【図５】
0003726675.tif 000006
【図６】
0003726675.tif 000007
【図７】
0003726675.tif 000008
【図８】
0003726675.tif 000009
【図９】
0003726675.tif 000010
【図１０】
0003726675.tif 000011
【図１１】
0003726675.tif 000012
【図１２】
0003726675.tif 000013
【図１３】
0003726675.tif 000014