(57)【特許請求の範囲】
【請求項１】
半導体ウエーハの機械的強度特性である応力−歪み特性の、上降伏応力値及び下降伏応力値の低下の度合いに基づいて、半導体ウエーハのデバイスを形成しない一主面に故意に外部から導入された歪み層を備えた半導体ウエーハの耐スリップ転位強度あるいは前記歪み層のダメージ強度を評価することを特徴とする、歪み層を備えた半導体ウエーハの強度評価方法。
【請求項２】
半導体ウエーハのデバイスを形成しない一主面に故意に外部から導入された歪み層を有する半導体デバイス形成用ウエーハの製造方法であって、
前記半導体ウエーハが塑性変形を示す温度領域での応力−歪み曲線について、上降伏応力値が、外部歪みが無い場合と比較して９０乃至１００％の範囲にあるように前記歪み層に導入する歪み量を制御することを特徴とする半導体デバイス形成用ウエーハの製造方法。
【請求項３】
半導体ウエーハのデバイスを形成しない一主面に故意に外部から導入された歪み層を有する半導体デバイス形成用ウエーハの製造方法であって、
前記半導体ウエーハが塑性変形を示す温度領域での応力−歪み曲線について、下降伏応力値が、外部歪みが無い場合と比較して７０乃至１００％の範囲にあるように前記歪み層に導入する歪み量を制御することを特徴とする半導体デバイス形成用ウエーハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣやＶＬＳＩ等の半導体装置が形成される半導体ウエーハとその評価法に関するものであり、より詳細には金属不純物をゲッタリングするために、外部から故意に導入された歪み層を有するウエーハの、スリップ転位欠陥に対する強度の評価方法に関する。
【０００２】
【従来の技術】
従来から半導体ウエーハ、特にシリコンウエーハには、サンドブラストなどの外部ゲッタリング処理と呼ばれる、外部から導入された歪み層を形成する処理が行われてきた。この外部ゲッタリング処理は、半導体ウエーハに含有されていた金属不純物やＩＣやＶＬＳＩ等の半導体装置製造工程で外部から導入される鉄や銅などの重金属に代表される不純物を、半導体装置のデバイス活性領域およびその近傍から除去するために行われている。
【０００３】
しかしながら、この外部ゲッタリング処理は、例えばサンドブラスト法の場合に、ＳｉＯ2 粉を半導体ウエーハのデバイスを形成しない一主面に吹き付けることによって、この主面に歪み層を形成するものであるように、機械的に歪み層を形成するものであるので、半導体ウエーハ自体の機械的強度を低下させるおそれがある。
実際に、歪み層を形成したウエーハでは半導体装置製造工程で行われる高温での熱処理によって、スリップ転位と呼ばれる熱応力によるすべり転位が発生することがしばしばあり、その頻度は歪み層が形成されていないウエーハに比べてはるかに高い。したがって半導体装置製造工程のスリップ転位発生を防ぐために、導入する歪み量の制御が必要となるが、歪み量制御のための評価手法として必ずしも満足すべきものが存在しない。
【０００４】
例えば、サンドブラスト法により形成された歪み層のダメージ強度は、処理後のウエーハを１１００℃から１２００℃の温度で酸素を含む雰囲気中で酸化処理を行い、歪み層を形成した面に発生するＯＳＦ（酸化誘起積層欠陥）や、転位ループ等の結晶欠陥の密度によって評価されてきた。また、ウエーハを半導体装置製造工程の熱処理をシミュレートする形で熱処理し、スリップ転位発生の有無をＸ線トポグラフ法や選択エッチング法で評価することも行われてきた。また、導入された歪み層のダメージを、光学的手法やＸ線回折法により評価する手法が開示されている（特開平１−２１１９３７号公報および特開平５−２０３５９０号公報）。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記のような酸化処理後の結晶欠陥密度は、歪み層のダメージに相関を示すものの、実際の半導体装置製造工程でのウエーハへのスリップ転位発生の有無と良好な相関を示さないという問題がある。さらに、半導体装置製造工程の熱処理をシミュレートする方法は、結果のばらつきが大きく、信頼性のあるデータを得るには多くの試料が必要になるという欠点があった。
【０００６】
さらに、これら従来の方法は歪みが導入された半導体ウエーハの歪み層のダメージを評価する方法であるから、その結果からは半導体ウエーハ自体の強度特性を直接評価することはできなかった。
【０００７】
本発明は前記のような従来の評価方法の課題や問題点を解決すべくなされたものであり、歪み層の導入されたウエーハ自体の応力−歪み特性の測定にもとづきダメージ強度あるいは耐スリップ転位強度を評価する方法を実現し、さらに該評価方法に基づいた、半導体装置の製造工程でスリップ転位の発生しない外部ゲッタリング処理半導体ウエーハを提供することを目的とする。
【０００８】
【課題を解決するための手段】
一般的に、半導体ウエーハに導入された歪み層のダメージ強度と、半導体製造工程におけるスリップ転位発生とにはある程度の相関が存在するが、本発明者らは半導体ウエーハに導入される歪み量と、半導体ウエーハ自体のダメージ強度あるいは耐スリップ強度との相関因子として、半導体ウエーハが塑性変形を示す温度領域における降伏応力値が重要であることを確認した。さらに詳細に述べると、種々の実験結果によって、ウエーハ自体の機械的強度、とりわけ応力−歪み特性における上降伏応力値及び下降伏応力値の低下の度合いがスリップ転位発生に強い相関を有することを確認した。
【０００９】
発明者らは、故意に外部から歪み層を導入した半導体ウエーハと、歪み層を導入しない半導体ウエーハについて、塑性変形を示す温度領域における応力と歪みの関係ならびにスリップ転移との相関を種々検討した結果、歪み層を導入した半導体ウエーハの降伏応力値を、歪み層を導入しない半導体ウエーハの降伏応力値に対して所定の比率内に納めるよう製造すると、優れた耐スリップ強度の得られることを確認した。
【００１０】
従って、本発明の半導体デバイス形成用ウエーハの製造方法は、半導体ウエーハのデバイスを形成しない一主面に故意に外部から導入された歪み層を有する半導体デバイス形成用ウエーハの製造方法であって、
前記半導体ウエーハが塑性変形を示す温度領域での応力−歪み曲線について、上降伏応力値が、外部歪みが無い場合と比較して９０乃至１００％の範囲にあるように前記歪み層に導入する歪み量を制御することを特徴とする。
【００１１】
また、半導体ウエーハのデバイスを形成しない一主面に故意に外部から導入された歪み層を有する半導体デバイス形成用ウエーハの製造方法であって、
前記半導体ウエーハが塑性変形を示す温度領域での応力−歪み曲線について、上降伏応力値が、外部歪みが無い場合と比較して９０乃至１００％の範囲にあるように前記歪み層に導入する歪み量を制御することを特徴とする。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１は、本発明に係る歪み層を備えた半導体ウエーハの強度評価方法の原理を説明する図である。同図に示される応力−歪み曲線Ｃは、測定対象の半導体ウエーハから作成した試験片に引張り、圧縮、曲げ等の負荷をかけ、発生する歪みと応力との関係を表している。
試験片に負荷を与えるにつれ、応力が増大して比例限界Ｔ２ならびに弾性限界Ｔ３を過ぎ、上降伏点Ｔ３に至る。上降伏点Ｔ３における上降伏応力値はＭＰ１である。上降伏点Ｔ３を通過後、歪みの増大とともに、応力は低下し、下降伏点Ｔ４に到る。下降伏点Ｔ４における下降伏応力値はＭＰ２である。その後再び、歪みの増加とともに応力は増大し、最終的に破断点Ｔ５に達して破断する。
【００１３】
図２は、ラッピング法により歪み層を導入した半導体ウエーハの応力−歪み線図の例であり、ラッピング歪み量をパラメータとして表示している。図２に示されるように、ラッピング歪み層を導入したウエーハの応力−歪み曲線Ｃ１〜Ｃ３では、故意に外部から歪み層を導入しないウエーハの応力−歪み曲線Ｃ４に比べ、上降伏応力値が低下する。［表１］に、ラッピング法により歪み層を導入した半導体ウエーハＣ１〜Ｃ３及び故意に外部から歪み層を導入しないウエーハＣ４に関して、そのスリップ転位欠陥導入量を対比して示す。なお、スリップ発生面積ａ．ｕ．は、ウエーハを一定間隔のます目状に分割して、スリップ発生部分をカウントしたもので、小さい値であるほど耐スリップ強度に優れていることをを意味する。
【００１４】
【表１】
0003671507.tif 000002
【００１５】
［表１］の実験１では、熱処理炉へのウエーハ出し入れを８００℃で、実験２では熱処理炉へのウエーハ出し入れを１０００℃で、それぞれ行った。［表１］からわかるように、ラッピング法により歪み層を導入した半導体ウエーハの上降伏応力値低下量とスリップ転位欠陥導入量に良い相関がある。このように、外部から故意に導入された歪み層を有するウエーハの上降伏応力値が、外部歪みが無い場合と比較して９０乃至１００％の範囲にあれば、良い耐スリップ強度を示すことがわかった。
【００１６】
図３は、サンドブラスト法により歪み層を導入した半導体ウエーハの応力−歪み線図の例であり、サンドブラスト歪み量をパラメータとして表示している。図３に示されるように、サンドブラスト歪み層を導入したウエーハの応力−歪み曲線Ｄ１〜Ｄ３では、故意に外部から歪み層を導入しないウエーハの応力−歪み曲線Ｄ４に比べ、下降伏応力値が低下する。［表２］に、サンドブラスト歪み層を導入した半導体ウエーハＤ１〜Ｄ３及び故意に外部から歪み層を導入しないウエーハＤ４に関して、そのスリップ転位欠陥導入量を対比して示す。
【００１７】
【表２】
0003671507.tif 000003
【００１８】
［表２］の実験１では、熱処理炉へのウエーハ出し入れを８００℃で、実験２では熱処理炉へのウエーハ出し入れを１０００℃で、それぞれ行った。［表２］からわかるように、サンドブラスト歪み層を導入した半導体ウエーハの下降伏応力値低下量とスリップ転位欠陥導入量に良い相関がある。このように、外部から故意に導入された歪み層を有するウエーハの下降伏応力値が、外部歪みが無い場合と比較して７０乃至１００％の範囲にあれば、良い耐スリップ強度を示すことがわかった。
【００１９】
このように、外部ゲッタリング処理により歪み層が導入された半導体ウエーハでは、歪み層が導入されていないウエーハと比較して、応力−歪み曲線の上降伏応力値および下降伏応力値の一方あるいは両方が低下する傾向があることが確認された。
これに基づき、歪み層が導入された半導体ウエーハの上降伏応力値を、歪み層が導入されていない半導体ウエーハのそれに比べて９０〜１００％の範囲、もしくは下降伏応力値が７０〜１００％の範囲とすることにより、良好な耐スリップ強度の半導体ウエーハが製造できた。
【００２０】
【発明の効果】
以上説明した様に、本発明に係る歪み層を備えた半導体ウエーハの強度評価方法により、故意に外部から歪み層を導入したウエーハの上降伏応力値あるいは下降伏応力値を、歪み層が無いウエーハの上降伏応力値あるいは下降伏応力値に対して所定の範囲内に納めるよう製造することで、優れた特性を備える半導体ウエーハを実現できる。
【図面の簡単な説明】
【図１】本発明に係る歪み層を備えた半導体ウエーハの強度評価方法の原理を説明する図である。
【図２】ラッピング法により歪み層を導入した半導体ウエーハの応力−歪み線図である。
【図３】サンドブラスト法により歪み層を導入した半導体ウエーハの応力−歪み線図である。
【符号の説明】
Ｃ  ラッピング法により歪み層を導入した半導体ウエーハの応力−歪み線図
Ｄ  サンドブラスト法により歪み層を導入した半導体ウエーハの応力−歪み線図
Ｔ１  比例限界
Ｔ２  弾性限界
Ｔ３  上降伏点
Ｔ４  下降伏点
Ｔ５  破断点
ＭＰ１  上降伏応力値
ＭＰ２  下降伏応力値
【図１】
0003671507.tif 000004
【図２】
0003671507.tif 000005
【図３】
0003671507.tif 000006