(57)【特許請求の範囲】
【請求項１】
送信信号を増幅する増幅手段と、増幅された送信信号を検波して検波電圧を得る検波手段と、得られた検波電圧を基準電圧と比較する比較手段とを備え、前記比較手段の出力により送信出力が一定になるように前記増幅手段を制御する送信電力制御装置において、前記比較手段の前段に、基準電圧から第２基準電圧を発生させる減電圧手段と、検波電圧が前記第２基準電圧よりも低い時は第２基準電圧を比較手段へ通過させるダイオードとを備えた送信電力制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バースト送信を行う携帯電話の送信電力制御装置に関する。
【０００２】
【従来の技術】
近年、携帯電話の主流がアナログ方式からデジタル方式に移ってきている。デジタル方式では、送信信号はバースト的に送信されるため、送信電力を一定にするための送信電力制御装置が必要になる。
【０００３】
図４は従来の送信電力制御装置の一般的な構成を示している。図４において、４１は送信入力ＲＦinを増幅する増幅手段、４２は増幅された送信信号を２分岐する結合器、４３は送信信号を検波して検波電圧ＶDET を得る検波手段、４４は基準電圧ＶCONTを発生させる基準電圧発生回路、４５は得られた検波電圧ＶDET と基準電圧ＶCONTとを比較する比較手段であり、その比較出力は増幅手段４１に送られ、送信出力ＲＦout が一定になるように増幅手段４１のゲインが制御される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の送信電力制御装置では、増幅手段４１の出力を結合器４２および検波回路４３で検波して検波電圧ＶDET を出力するまでに遅延が生じ、この遅延時間により比較手段４５の出力にリップルが生じ、増幅手段４１での送信電力ＲＦout のスペクトラムが広がるという問題があった。
【０００５】
本発明は、このような従来の問題を解決するものであり、送信電力のスペクトラムの広がりを抑えることのできる送信電力制御装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、比較手段の入力側に、検波電圧の遅延に起因する比較手段出力のリップルを抑制する手段を設けたものであり、これにより送信電力のスペクトラムの広がりを抑えることができる。
【０００９】
【発明の実施の形態】
本発明は、送信信号を増幅する増幅手段と、増幅された送信信号を検波して検波電圧を得る検波手段と、得られた検波電圧を基準電圧と比較する比較手段とを備え、比較手段の出力により送信出力が一定になるように増幅手段を制御する送信電力制御装置において、比較手段の前段に、基準電圧から第２基準電圧を発生させる減電圧手段と、検波電圧が第２基準電圧よりも低い時は第２基準電圧を比較手段へ通過させるダイオードとを備えた送信電力制御装置であり、検波電圧の立ち上がり時の遅延時間の間、比較手段への入力間電圧差を小さくすることで、比較手段出力におけるリップルを減じることができ、増幅手段出力におけるスプリアスの広がりを抑えるという作用を有する。
【００１０】
以下、本発明の実施の形態を図面を参照して説明する。
（実施の形態１）
図１は本発明の第１の実施の形態における送信電力制御装置の構成を示すものである。図１において、１１は増幅手段、１２は結合器、１３は検波手段、１４は基準電圧発生回路、１５は比較手段、１６はスイッチ、１７は制御手段としてのＣＰＵであり、スイッチ１６を切り換えるタイミングをカウントするタイマー回路を備えている。
【００１１】
次に上記実施の形態における動作について説明する。増幅手段１１は、バースト送信入力ＲＦinを増幅して結合器１２へ送り、結合器１２は、増幅された送信信号をバースト送信出力ＲＦout と検波回路１３に分岐する。検波回路１３は、送信信号を検波して検波電圧ＶDET を得る。検波電圧ＶDET は、立ち上がり時に遅延が生じ、この遅延時間の間、スイッチ１６は、基準電圧発生回路１４からの基準電圧ＶCONTを検波電圧ＶDET の代わりに比較回路１５へ送る。比較手段１５は、検波電圧ＶDET と基準電圧ＶCONTの代わりに、基準電圧ＶCONTどうしを比較するので、比較手段入力における電圧差がなくなり、比較手段出力におけるリップルを抑えることができる。スイッチ１６を切り換える際の検波電圧ＶDET のしきい値とタイミングは、ＣＰＵ１７により制御される。検波電圧ＶDET がしきい値以下の場合は、スイッチ１６が基準電圧ＶCONT側に切り換えられ、検波電圧ＶDET がしきい値を越える場合は、スイッチ１６が検波電圧ＶDET 側に切り換えられる。
【００１２】
このように、上記実施の形態によれば、検波電圧ＶDET の立ち上がり時の遅延時間の間、比較手段１５への入力間電圧差を小さくすることで、比較手段１５の出力におけるリップルを減じることができ、増幅手段１１の出力におけるスプリアスの広がりを抑えることができる。
【００１３】
（実施の形態２）
図２は本発明の第２の実施の形態における送信電力制御装置の構成を示すものである。図２において、２１は増幅手段、２２は結合器、２３は検波手段、２４は基準電圧発生回路、２５は比較手段、２６はスイッチ、２７は制御手段としてのＣＰＵであり、スイッチ２６を切り換えるタイミングをカウントするタイマー回路を備えている。
【００１４】
次に上記実施の形態における動作について説明する。増幅手段２１は、バースト送信入力ＲＦinを増幅して結合器２２へ送り、結合器２２は、増幅された送信信号をバースト送信出力ＲＦout と検波回路２３に分岐する。検波回路２３は、送信信号を検波して検波電圧ＶDET を得る。比較手段２５は、検波電圧ＶDET と基準電圧発生回路２４からの基準電圧ＶCONTとを比較し、その差の電圧ＶAPC を出力する。検波電圧ＶDET は、立ち上がり時に遅延が生じ、この遅延時間の間、スイッチ２６は、比較手段出力電圧ＶAPC の代わりに基準電圧ＶCONTを増幅手段２１へ送る。これにより、比較手段出力におけるリップルをなくすことができ、増幅手段２１におけるスペクトラムの広がりを抑えることができる。スイッチ２６を切り換える際の出力電圧ＶAPC のしきい値とタイミングは、ＣＰＵ２７により制御される。出力電圧ＶAPC がしきい値以下の場合は、スイッチ２６が基準電圧ＶCONT側に切り換えられ、出力電圧ＶAPC がしきい値を越える場合は、スイッチ２６が出力電圧ＶAPC 側に切り換えられる。
【００１５】
このように、上記実施の形態によれば、検波電圧ＶDET の立ち上がり時の遅延時間の間、比較手段２５の出力電圧ＶAPC を基準電圧ＶCONTに置き換えることで、比較手段出力のリップルを減じることができ、増幅手段２１の出力におけるスプリアスの広がりを抑えることができる。
【００１６】
（実施の形態３）
図３は本発明の第３の実施の形態における送信電力制御装置の構成を示すものである。図３において、３１は増幅手段、３２は結合器、３３は検波手段、３４は基準電圧発生回路、３５は比較手段、３６は減電圧回路、３７、３８はダイオードである。
【００１７】
次に上記実施の形態における動作について説明する。増幅手段３１は、バースト送信入力ＲＦinを増幅して結合器３２へ送り、結合器３２は、増幅された送信信号をバースト送信出力ＲＦout と検波回路３３に分岐する。検波回路３３は、送信信号を検波して検波電圧ＶDET を得る。一方、減電圧回路３６は、基準電圧発生回路３４からの基準電圧ＶCONTをＶZ だけ減じたＶCONT−ＶZ の第２の基準電圧を生成する。検波電圧ＶDET は、立ち上がり時に遅延が生じ、検波電圧ＶDET が第２の基準電圧ＶCONT−ＶZ よりも低い時間の間、ダイオード３８は検波電圧ＶDET の代わりに第２の基準電圧ＶCONT−ＶZ を比較手段３５へ送る。比較手段３５は、検波電圧ＶDET よりも高い第２の基準電圧ＶCONT−ＶZ と基準電圧ＶCONTとを比較するので、比較手段入力における電圧差が小さくなり、比較手段出力におけるリップルを抑えることができる。検波電圧ＶDET が第２の基準電圧ＶCONT−ＶZ よりも高くなると、ダイオード３７が検波電圧ＶDET を比較回路３５へ送るので、比較手段３５は、検波電圧ＶDET と基準電圧ＶCONTとを比較し、通常の動作となる。
【００１８】
このように、上記実施の形態によれば、検波電圧ＶDET の立ち上がり時の遅延時間の間、検波電圧ＶDET をこれよりも高い第２の基準電圧ＶCONT−ＶZ に置き換えることで、比較手段出力におけるリップルを減じることができ、増幅手段３１の出力におけるスプリアスの広がりを抑えることができる。
【００１９】
【発明の効果】
本発明は、上記実施の形態から明らかなように、比較手段の前段に、基準電圧から第２基準電圧を発生させる減電圧手段と、検波電圧が第２基準電圧よりも低い時は第２基準電圧を比較手段へ通過させるダイオードとを備え、検波電圧の立ち上がり時の遅延時間の間、比較手段への入力間電圧差を小さくすることで、比較手段出力におけるリップルを減じることができ、増幅手段出力におけるスプリアスの広がりを抑えて、送信特性の優れた送信電力制御装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における送信電力制御装置の概略ブロック図
【図２】本発明の第２の実施の形態における送信電力制御装置の概略ブロック図
【図３】本発明の第３の実施の形態における送信電力制御装置の概略ブロック図
【図４】従来例における送信電力制御装置の概略ブロック図
【符号の説明】
１１、２１、３１、４１  増幅手段
１２、２２、３２、４２  結合器
１３、２３、３３、４３  検波回路
１４、２４、３４、４４  基準電圧発生回路
１５、２５、３５、４５  比較手段
１６、２６  スイッチ
１７、２７  ＣＰＵ
３６  減電圧回路
３７、３８  ダイオード
【図１】
0003667888.tif 000002
【図２】
0003667888.tif 000003
【図３】
0003667888.tif 000004
【図４】
0003667888.tif 000005