(57)【特許請求の範囲】
【請求項１】
絶縁基材上に導体電極を所定パターンに形成し、プラズマＣＶＤ炉内にて、炭化水素化合物をプラズマ放電によりイオン化した後２５０μｓｅｃ以下のアフターグロータイム内に−１ｋＶ〜−２０ｋＶのパルス電圧を印加することにより炭化水素イオンを絶縁基材およびその上の導体電極表面に加速衝突させて、１０８〜１０１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質炭素を主成分とする被膜層を導体電極表面に被覆形成することを特徴とする静電チャックの製造方法。
【請求項２】
絶縁基材上に導体電極を所定パターンに形成し、被膜層を導体電極表面に被覆形成した後、プラズマＣＶＤ炉内にて、炭化水素化合物をプラズマ放電によりイオン化した後２５０μｓｅｃ以下のアフターグロータイム内に−１ｋＶ〜−２０ｋＶのパルス電圧を印加することにより炭化水素イオンを被膜層表面に加速衝突させて、１０８〜１０１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質炭素を主成分とする表面保護膜を被膜層表面に被覆形成することを特徴とする静電チャックの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体、化合物半導体、液晶等のフラットパネルディスプレイ（ＦＰＤ）、ハードディスク、ソーフィルターその他の電子デバイスの製造プロセスに好適に用いられる静電チャックの製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体、化合物半導体、液晶等のフラットパネルディスプレイ、ハードディスク、ソーフィルターその他の電子デバイスの製造プロセスにおいて、ドライエッチングやＰＶＤ（物理的気相蒸着法）、ＣＶＤ（化学的気相蒸着法）等を行う際に対象物（シリコンウエハー）を固定するために静電チャックが広く用いられている。
【０００３】
静電チャックは、たとえば図１に示すように、グラファイト板１の周囲をＰＢＮ（熱分解窒化ホウ素）等の絶縁層２で被覆してなる絶縁基材上にＰＧ等の導体で電極３を所定パターンで配置し、これらを被膜層４で被覆した構成を有している。あるいは、酸化物や窒化物等のセラミックスを絶縁基材とし、この上に高融点モリブデン、タングステン等の導体を電極３とし、これらを被膜層４で被覆した構成としてもよい。図示しないが、電極３の両端は端子を通じて電源に接続されている。
【０００４】
この構成の静電チャックにおいて、表面（チャック面）上にシリコンウエハー等の被吸着物５を載置して、電極端子間に電圧を印加するとクーロン力が発生し、被吸着物５をチャックすることができる。また、この構成では静電チャックがヒータを兼ねており、適正なチャック吸引力を発揮させるとともに所定プロセスを最適温度に維持するために被吸着物５を均一に加熱している。
【０００５】
なお、図１は双極型静電チャックの構成例を示すものであり、単極型静電チャックにおいては、絶縁基材上に単一の導体電極を配置したものを被膜層で被覆した構成を有し、電極と、表面に載置した被吸着物との間に電圧印加することによってチャックする。
【０００６】
静電チャックにおける上記被膜層は、１０８〜１０１３Ω・ｃｍの範囲の電気抵抗率を持つことが好ましい。被膜層に上記範囲の電気抵抗率を持たせることにより、電極と被吸着物との間に極微弱電流が流れることを許容し、ジョンソンラーベック効果によりチャック吸引力が大幅に増大する。また、被吸着物の離脱時間短縮にも有用である。
【０００７】
この観点より、本出願人は、ＣＶＤを用いてＰＢＮに微量のカーボンを含有させて被膜層４とすることにより上記範囲の電気抵抗率を与える手法を発案し、特許第２７５６９４４号を取得した。この方法によれば、ＰＢＮ成形のための反応ガス（たとえば三塩化ホウ素＋アンモニア）に加えてカーボン添加のために必要なガス（たとえばメタン）を減圧高温ＣＶＤ炉内に導入し、微量カーボンを含有するＰＢＮ成形体を得ることで、上記範囲の電気抵抗率を有する被膜層が形成される。
【０００８】
【発明が解決しようとする課題】
ところで、静電チャックの被膜層は、上記範囲の電気抵抗率を持つことが望まれるだけでなく、平滑性、薄膜性、低摩擦性、パーティクル発生抑制のための耐摩耗性等も重要な要求性能である。また、図１に示すようにヒータを兼ねる場合には、熱伝導率、赤外線透過性等のヒータとしての要求性能も満たす必要がある。
【０００９】
特許第２７５６９４４号ではＣＶＤ法により微量のカーボンを添加したＰＢＮ（Ｃ−ＰＢＮ）で被膜層を形成しており、概ね満足すべき性能を発揮し得るものであるが、Ｃ−ＰＢＮは一部非晶質を含むものの概して結晶質であるため、基材から層剥離しやすく耐久性が若干劣ること、被膜層から結晶が脱離してパーティクルの発生原因となること、複数の反応ガスによる化学反応となるためカーボン含有量を厳密にコントロールするためにはプロセス制御が複雑であり、電気抵抗率にもバラツキが生じやすいこと、膜厚が不均一になりやすいため製品化には表面研磨が必要であること、等の問題があった。
【００１０】
【課題を解決するための手段】
本発明者は、静電チャックにおける被膜層としての各種要求性能を高次元で満たすことのできる材料として、ダイアモンドライクカーボン（ＤＬＣ）と呼ばれる非晶質炭素に着目した。
【００１１】
ＤＬＣは、炭素同位体の一種としてグラファイト構造（ｓｐ２）とダイアモンド構造（ｓｐ３）とが混在した構造を有し、したがって、電気抵抗率についても、導電性のグラファイト（電気抵抗率＝１０−３Ω・ｃｍ付近）と非導電性のダイアモンド（電気抵抗率＝約１０１２〜１０１６Ω・ｃｍ）の中間的数値である約１０８〜１０１３Ω・ｃｍの範囲を持たせることが容易である。さらに、ＤＬＣは平滑性、薄膜性、低摩擦性等に優れ、非晶質であることから各種成膜工程で問題となっているパーティクル発生極小化のための要求性能である耐摩耗性等にも優れるため静電チャックの被膜層として好適であり、また、熱伝導率、赤外線透過性等のヒータ適性にも優れている。
【００１２】
ＤＬＣは、その耐摩耗性や硬質性を利用して切削工具や金型に用いられ、また、ハードディスクやＶＴＲ磁気テープ等の電子部品にも使用されているが、出願人の知る限り、静電チャックの被膜層として使用した例は過去にない。
【００１３】
本発明は上記知見に基づいてさらに実験と研究を重ねた結果完成したものであり、請求項１にかかる本発明は、絶縁基材上に導体電極を所定パターンに形成し、プラズマＣＶＤ炉内にて、炭化水素化合物をプラズマ放電によりイオン化した後２５０μｓｅｃ以下のアフターグロータイム内に−１ｋＶ〜−２０ｋＶのパルス電圧を印加することにより炭化水素イオンを絶縁基材およびその上の導体電極表面に加速衝突させて、１０８〜１０１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質炭素を主成分とする被膜層を導体電極表面に被覆形成することを特徴とする静電チャックの製造方法である。
【００１９】
請求項２にかかる本発明は、絶縁基材上に導体電極を所定パターンに形成し、被膜層を導体電極表面に被覆形成した後、プラズマＣＶＤ炉内にて、炭化水素化合物をプラズマ放電によりイオン化した後２５０μｓｅｃ以下のアフターグロータイム内に−１ｋＶ〜−２０ｋＶのパルス電圧を印加することにより炭化水素イオンを被膜層表面に加速衝突させて、１０８〜１０１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質炭素を主成分とする表面保護膜を被膜層表面に被覆形成することを特徴とする静電チャックの製造方法である。
【００２１】
なお、被膜層の成膜原料となる炭化水素化合物および表面保護膜の成膜原料となる炭化水素化合物は、いずれも気体、液体、固体を問わずに用いることが可能である。
【００２２】
【発明の実施の形態】
本発明の実施形態として、図１に示される構造の双極型静電チャックにおいて被膜層４を１０８〜１０１３Ω・ｃｍの範囲の電気抵抗率を有するＤＬＣ硬質被膜として形成する方法について、以下に説明する。
【００２３】
＜試験１＞
厚さ１０ｍｍのグラファイト板１の表面に減圧高温ＣＶＤ法により３００μｍのＰＢＮ絶縁層２を形成し、さらに、同じく減圧高温ＣＶＤ法により５０μｍのＰＧ層を両面に形成した後、このＰＧ層のうちの導体電極３となる所定パターンの部分を残して他の部分を除去することにより、ＰＢＮ絶縁層２の両面に所定パターンの導体電極３を形成した。
【００２４】
次いで、各種の炭化水素化合物を原料ガスに用いてプラズマＣＶＤ法により２．５μｍ厚のＤＬＣ硬質被膜４に成膜して、各種の静電チャックを得た。プラズマＣＶＤ法について図２および図３を参照して概説すると、プラズマＣＶＤ炉１０の電極１１上に被成膜体６（絶縁基材上に所定パターンの導体電極を形成したもの）を載置し、真空ポンプ１２によりＣＶＤ炉１０内を減圧雰囲気に維持して、炭化水素化合物（ＣｘＨｙ）を気体、液体または固体にして原料導入部１７から導入し、プラズマ電源１３からミキシングユニット１６を介して高周波を被成膜体６に印加する。これにより被成膜体６の周辺にプラズマ領域１４が形成され、導入された炭化水素化合物がイオン化される。次いで所定のアフターグロータイム（プラズマ高周波電圧印加後パルス電圧印加までの時間）経過後にパルス電源１５からミキシングユニット１６を介して所定のパルス電圧を被成膜体６に印加することによって、炭化水素イオンが高速移動して被成膜体の表面に蒸着してＤＬＣ硬質被膜４が形成される。この実施例では、パルス電圧を−１０ｋＶ、プラズマＣＶＤ炉内の圧力を６〜９×１０−３Ｔｏｒｒ、炭化水素ガスの流量を６ｃｃｍとしてプラズマＣＶＤ法を実施した。得られた各種の静電チャックにおいてＤＬＣ硬質被膜４の電気抵抗率を測定した結果を図４に示す。
【００２５】
図４に示すように、ＤＬＣ硬質被膜４の成膜原料ガスとしてメタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、トルエン（Ｃ７Ｈ８）、キシレン（Ｃ８Ｈ１０）、デカン（Ｃ１０Ｈ２２）のいずれを用いた場合も、電気抵抗率が１０８〜１０１３Ω・ｃｍの範囲のＤＬＣ硬質被膜４として成膜させることができた。また、この結果から、成膜原料として用いる炭化水素化合物の分子量と成膜されるＤＬＣ硬質被膜４の電気抵抗率との間に相関性が見られ、この試験で用いた中で最も分子量が小さいメタン（ＣＨ４）を用いた場合の電気抵抗率が１０８〜１０１３Ω・ｃｍの範囲の下限と略合致しており、最も分子量が大きいデカン（Ｃ１０Ｈ２２）を用いた場合の電気抵抗率が１０８〜１０１３Ω・ｃｍの範囲の上限と略合致していることが分かる。この試験結果から、１０８〜１０１３Ω・ｃｍの範囲のＤＬＣ硬質被膜４を成膜させるためには、炭化水素化合物（ＣｘＨｙ）のｘが１〜１０の範囲にあり且つｙが２〜２２の範囲にあるものを成膜原料として用いるべきことが確認された。
【００２６】
なお、図４には各成膜原料を用いた場合に成膜されたＤＬＣ硬質被膜４のラマンスペクトルピーク高さ比が併せて示されている。これは、ＤＬＣ硬質被膜４をラマン分光分析にかけて炭素のラマンスペクトルを４つのピークに分割した場合において１３６０ｃｍ−１のピーク高さを１としたときの１５００ｃｍ−１のピーク高さ比を示すもので、電気抵抗率と相関性を持っていること、および、これを０．７〜１．２の範囲とすることが１０８〜１０１３Ω・ｃｍの範囲の電気抵抗率を与えるために好適であることが既に本出願人によって確認されている（特願２００１−１３４１２１）。図４に示す成膜原料を用いた場合はいずれもこのラマンスペクトルピーク高さ比が０．７〜１．２の範囲内にあり、この観点からも静電チャックとして好適なものであることが確認された。
【００２７】
＜試験２＞
原料ガスにトルエン（Ｃ７Ｈ８）を用い、被成膜体６に印加するパルス電圧を−１ｋＶ〜−２０ｋＶの範囲で変化させた他は、試験１と同様にしてプラズマＣＶＤ法を実施した。得られた各種の静電チャックにおいてＤＬＣ硬質被膜４の電気抵抗率を測定した結果を図５に示す。
【００２８】
図５に示すように、パルス電圧を−１ｋＶ〜−２０ｋＶの範囲で変化させたいずれの場合にも電気抵抗率が１０８〜１０１３Ω・ｃｍの範囲のＤＬＣ硬質被膜４として成膜させることができた。また、この結果から、成膜条件としてのパルス電圧と成膜されるＤＬＣ硬質被膜４の電気抵抗率との間に相関性が見られ、この試験で用いた中で最も小さい−１ｋＶのパルス電圧とした場合の電気抵抗率が１０８〜１０１３Ω・ｃｍの範囲の上限と略合致しており、最も大きい−２０ｋＶのパルス電圧とした場合の電気抵抗率が１０８〜１０１３Ω・ｃｍの範囲の下限と略合致していることが分かる。この試験結果から、１０８〜１０１３Ω・ｃｍの範囲のＤＬＣ硬質被膜４を成膜させるためには、プラズマＣＶＤ法による成膜時に被成膜体６に印加するパルス電圧を−１ｋＶ〜−２０ｋＶの範囲とすべきことが確認された。
【００２９】
＜試験３＞
原料ガスにトルエン（Ｃ７Ｈ８）を用い、被成膜体６に印加するパルス電圧を−５ｋＶとし、プラズマ放電後パルス電圧印加までのアフターグロータイムを７０〜２５０μｓｅｃの範囲で変化させた他は、試験１と同様にしてプラズマＣＶＤ法を実施した。得られた各種の静電チャックにおいてＤＬＣ硬質被膜４の電気抵抗率を測定した結果を図６に示す。
【００３０】
図６に示すように、アフターグロータイムを７０〜２５０μｓｅｃの範囲で変化させたいずれの場合にも電気抵抗率が１０８〜１０１３Ω・ｃｍの範囲のＤＬＣ硬質被膜４として成膜させることができた。また、この結果から、成膜条件としてのアフターグロータイムと成膜されるＤＬＣ硬質被膜４の電気抵抗率との間に相関性が見られ、この試験で用いた中で最も長い２５０μｓｅｃのアフターグロータイムとした場合の電気抵抗率が１０８〜１０１３Ω・ｃｍの範囲の上限と略合致していることが分かる。この試験結果から、１０８〜１０１３Ω・ｃｍの範囲のＤＬＣ硬質被膜４を成膜させるためには、ＣＶＤ法による成膜時におけるアフターグロータイムを２５０μｓｅｃ以下とすべきことが確認された。
【００３１】
＜試験４＞
試験１と同様にしてＰＢＮ絶縁層２の両面に所定パターンの導体電極３を形成した後、被膜層４として特許第２７５６９４４号記載のように微量カーボン添加されたＰＢＮをＣＶＤ法により形成した。このＰＢＮ被膜層の形成は、減圧高温ＣＶＤ炉内に、ＢＣｌ３／ＮＨ３／ＣＨ４を１／３／２．４のモル比で混合したガスを導入し、圧力０．５Ｔｏｒｒ、温度１８５０℃の条件でＣＶＤ処理することにより行った。形成されたＰＢＮ被膜層４の電気抵抗率を測定したところ約１０１０Ω・ｃｍであった。
【００３２】
さらに、プラズマＣＶＤ法によりＰＢＮ被膜層４上にＤＬＣ硬質被膜としての表面保護膜７を形成した（図７）。このＤＬＣ表面保護膜７の成膜条件について、試験１と同様にして原料ガスとしての炭化水素化合物を様々に変え、試験２と同様にして印加パルス電圧を様々に変化させ、また試験３と同様にしてプラズマ放電後パルス電圧印加までのアフターグロータイムを様々に変化させて実施したところ、いずれも試験１〜３について既述したと同様の結果が得られた。すなわち、プラズマＣＶＤ法で１０８〜１０１３Ω・ｃｍの範囲のＤＬＣ表面保護膜７を成膜させるためには、炭化水素化合物（ＣｘＨｙ）のｘが１〜１０の範囲にあり且つｙが２〜２２の範囲にあるものを成膜原料として用いることが好ましく、印加パルス電圧を−１ｋＶ〜−２０ｋＶの範囲とすることが好ましく、また、アフターグロータイムを２５０μｓｅｃ以下とすることが好ましいことが確認された。
【００３３】
以上の試験において、静電チャックの絶縁基材には、グラファイト板１の周囲をＰＢＮ絶縁層２で被覆してなるものを用いたが、これに限定されるものではなく、たとえば酸化物や窒化物等のセラミックスの単体を絶縁基材として用いてもよい。また、電極にはＰＧを用いているが、これに限定されるものではなく、他の導電材料たとえば高融点金属モリブデンやタングステン等を用いてもよい。
【００３４】
【発明の効果】
本発明方法によれば、プラズマＣＶＤ炉内にて炭化水素化合物をプラズマ放電によりイオン化した後にパルス電圧を印加させて被膜層（請求項１）または表面保護膜（請求項２）を形成するに当たり、「２５０μｓｅｃ以下のアフターグロータイム内に−１ｋＶ〜−２０ｋＶのパルス電圧を印加する」という条件を備えることにより、成膜された被膜層（請求項１）または表面保護膜（請求項２）の電気抵抗率を所望範囲（１０８〜１０１３Ω・ｃｍ）に調整することができ、このようにして製造された静電チャックをシリコン半導体、化合物半導体、液晶等のフラットパネルディスプレイ、ハードディスク、ソーフィルターその他の電子デバイスの製造プロセスに好適に用いることができる。
【図面の簡単な説明】
【図１】双極型静電チャックの構成を示す断面図である。
【図２】プラズマＣＶＤ法による成膜原理図である。
【図３】プラズマＣＶＤ法におけるプラズマおよびパルス電圧印加のタイミングチャートである。
【図４】原料ガスとしての炭化水素化合物を様々に変えてプラズマＣＶＤ法を実施して成膜したＤＬＣ硬質被膜の電気抵抗率およびラマンスペクトルピーク高さ比を測定した結果を示す表である。
【図５】印加パルス電圧を様々に変えてプラズマＣＶＤ法を実施して成膜したＤＬＣ硬質被膜の電気抵抗率を測定した結果を示す表である。
【図６】アフターグロータイムを様々に変えてプラズマＣＶＤ法を実施して成膜したＤＬＣ硬質被膜の電気抵抗率を測定した結果を示す表である。
【図７】図１の双極型静電チャックにさらに表面保護層を形成した構成を示す断面図である。
【符号の説明】
１  グラファイト板
２  絶縁層
３  導体電極
４  被膜層（本発明では非晶質炭素を主成分とするＤＬＣ硬質被膜）
５  シリコンウエハー等の被吸着物
６  被成膜体
７  表面保護層（本発明では非晶質炭素を主成分とするＤＬＣ硬質被膜）
１０  プラズマＣＶＤ炉
１１  電極
１２  真空ポンプ
１３  プラズマ電源
１４  プラズマ領域
１５  パルス電源
１６  ミキシングユニット
１７  原料導入部
【図１】
0003623938.tif 000002
【図２】
0003623938.tif 000003
【図３】
0003623938.tif 000004
【図４】
0003623938.tif 000005
【図５】
0003623938.tif 000006
【図６】
0003623938.tif 000007
【図７】
0003623938.tif 000008