(57)【特許請求の範囲】
【請求項１】
リアクタチャンバを含むプラズマリアクタであって、
半導体基板を支持するためのペデスタルと、
前記ペデスタルと電気的に連通し、高電圧位相と低電圧位相との間で振動する電圧を生成するＡＣバイアス電源と、
グラウンドから前記ペデスタルへの、スイッチを含む電気路と、
を含み、前記ＡＣバイアス電源の前記高電位位相の電圧を、前記高電位位相の電圧が選択された電圧に達するまでモニターし、前記高電位位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地し、前記選択された期間の終了後、前記スイッチを開くように、前記スイッチが開放位置と閉鎖位置の間で動作可能とすることで、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにしたプラズマリアクタ。
【請求項２】
プラズマリアクタであって、
リアクタチャンバと、
前記リアクタチャンバと電気的に連通している第１のＡＣ電源と、
前記リアクタチャンバ内に配置された、半導体基板を支持するためのペデスタルと、
前記ペデスタルと電気的に連通し、高電圧位相と低電圧位相との間で振動する電圧を生成するＡＣバイアス電源と、
前記リアクタチャンバ内に配置されかつ前記ペデスタルと対向する電極と、
前記電極と電気的に連通している第２のＡＣ電源と、
グラウンドから前記ペデスタルへの、スイッチを含む電気路と、
を含み、前記ＡＣバイアス電源の前記高電位位相の電圧を、前記高電位位相の電圧が選択された電圧に達するまでモニターし、前記高電位位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地し、前記選択された期間の終了後、前記スイッチを開くように、前記スイッチが開放位置と閉鎖位置の間で動作可能とすることで、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにしたプラズマリアクタ。
【請求項３】
プラズマリアクタの動作方法であって、
半導体を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含むプラズマリアクタを設けることと、
開放位置と閉鎖位置の間で動作可能なスイッチを含む、グラウンドから前記ペデスタルまでの電気路を設けることと、
高電圧位相と低電圧位相との間で電圧が振動する電気信号を、前記ＡＣバイアス電源から前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉じた後、前記電気信号の前記高電圧位相の間に前記スイッチを開くことを含み、
前記スイッチを前記のように閉じて接地すること、および、前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、前記高電圧位相の前記電圧が選択された電圧に達するまでモニターすることと、
前記電気信号の前記高電圧位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地することと、
前記選択された期間の終了後、前記スイッチを前記電気信号の前記高電圧位相の間に開くこととを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体の表面に到達するようにした方法。
【請求項４】
プラズマリアクタチャンバを用いて半導体デバイスのための開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および、前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、前記電圧が選択された電圧に達するまでモニターすることと、
前記電気信号の前記高電圧位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地することと、
前記選択された期間の終了後、前記スイッチを前記電気信号の前記高電圧位相の間に開くこととを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項５】
プラズマリアクタチャンバを用いて半導体デバイスのためのフィーチャーを形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送出することと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および、前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、前記電圧が選択された電圧に達するまでモニターすることと、
前記電気信号の前記高電圧位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地することと、
前記選択された期間の終了後、前記スイッチを前記電気信号の前記高電圧位相の間に開くこととを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項６】
プラズマリアクタチャンバを用いて半導体デバイスのためのフィーチャーを形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
約２２立方センチメートル／分の流量を有しかつ約２０ミリトルの圧力レベルを有するＣＨＦ3の雰囲気を設けることと、
前記半導体基板より上でプラズマを約８００ワットのパワーレベルで発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間を１．７＋／−０．２メガヘルツの周波数で振動する電気信号を前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および、前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、前記電圧が選択された電圧に達するまでモニターすることと、
前記電気信号の前記高電圧位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地することと、
前記選択された期間の終了後、前記スイッチを前記電気信号の前記高電圧位相の間に開くこととを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項７】
プラズマリアクタチャンバを用いて半導体デバイスのための高アスペクト比の開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送出することと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および、前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、前記電圧が選択された電圧に達するまでモニターすることと、
前記電気信号の前記高電圧位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地することと、
前記選択された期間の終了後、前記スイッチを前記電気信号の前記高電圧位相の間に開くこととを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項８】
プラズマリアクタチャンバを用いて半導体デバイスのための高アスペクト比の開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送出することと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および、前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、前記電圧が選択された電圧に達するまでモニターすることと、
前記電気信号の前記高電圧位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地することと、
前記選択された期間の終了後、前記スイッチを前記電気信号の前記高電圧位相の間に開くこととを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項９】
プラズマリアクタチャンバを用いて半導体デバイスのための高アスペクト比のフィーチャーを形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
約２２立方センチメートル／分の流量を有しかつ約２０ミリトルの圧力レベルを有するＣＨＦ3の雰囲気を設けることと、
前記半導体基板より上でプラズマを約８００ワットのパワーレベルで発生させることと、
前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との間を１．７＋／−０．２メガヘルツの周波数で振動する電気信号を前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉じた後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および、前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、前記電圧が選択された電圧に達するまでモニターすることと、
前記電気信号の前記高電圧位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地することと、
前記選択された期間の終了後、前記スイッチを前記電気信号の前記高電圧位相の間に開くこととを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項１０】
プラズマリアクタチャンバを用いて半導体デバイスのための開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ、前記材料層上にパターン化されたフォトレジスト層が載置され、前記材料層上のパターン化されたフォトレジスト層が少なくとも１つの開口部を内部に有する半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記半導体基板に開口部の少なくとも一部を形成することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くことと、
前記半導体基板に開口部の少なくとも一部を形成することを含み、
前記スイッチを前記のように閉じて接地すること、および、前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、前記電圧が選択された電圧に達するまでモニターすることと、
前記電気信号の前記高電圧位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地することと、
前記選択された期間の終了後、前記スイッチを前記電気信号の前記高電圧位相の間に開くこととを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項１１】
プラズマリアクタチャンバを用いて半導体デバイスのための高アスペクト比の開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ、前記材料層上にパターン化されたフォトレジスト層が載置され、前記材料層上にパターン化されたフォトレジスト層が少なくとも１つの開口部を内部に有する半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送出することと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記半導体基板に開口部の少なくとも一部を形成することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くことと、
前記半導体基板に開口部の少なくとも一部を形成することを含み、
前記スイッチを前記のように閉じて接地すること、および、前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、前記電圧が選択された電圧に達するまでモニターすることと、
前記電気信号の前記高電圧位相の間で前記選択された電圧に達したときに前記スイッチを閉じて、前記ペデスタルを、選択された期間にわたって接地することと、
前記選択された期間の終了後、前記スイッチを前記電気信号の前記高電圧位相の間に開くこととを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項１２】
リアクタチャンバを含むプラズマリアクタであって、
半導体基板を支持するためのペデスタルと、
前記ペデスタルと電気的に連通し、高電圧位相と低電圧位相との間で振動する電圧を生成するＡＣバイアス電源と、
グラウンドから前記ペデスタルへの、スイッチを含む電気路と、
を含み、前記ＡＣ電源の前記高電位位相の電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターし、前記高電位位相の電圧が前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地し、前記第２の選択された電圧に達したときに前記スイッチを開くように、前記スイッチが開放位置と閉鎖位置の間で動作可能とすることで、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにしたプラズマリアクタ。
【請求項１３】
プラズマリアクタであって、
リアクタチャンバと、
前記リアクタチャンバと電気的に連通している第１のＡＣ電源と、
前記リアクタチャンバ内に配置された、半導体基板を支持するためのペデスタルと、
前記ペデスタルと電気的に連通し、高電圧位相と低電圧位相との間で振動する電圧を生成するＡＣバイアス電源と、
前記リアクタチャンバ内に配置されかつ前記ペデスタルと対向する電極と、
前記電極と電気的に連通している第２のＡＣ電源と、
グラウンドから前記ペデスタルへの、スイッチを含む電気路と、
を含み、前記ＡＣバイアス電源の前記高電位位相の電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターし、前記高電位位相の電圧が前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地し、前記第２の選択された電圧に達したときに前記スイッチを開くように、前記スイッチが開放位置と閉鎖位置の間で動作可能とすることで、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにしたプラズマリアクタ。
【請求項１４】
プラズマリアクタの動作方法であって、
半導体を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含むプラズマリアクタを設けることと、
開放位置と閉鎖位置の間で動作可能なスイッチを含む、グラウンドから前記ペデスタルまでの電気路を設けることと、
高電圧位相と低電圧位相との間で電圧が振動する電気信号を、前記ＡＣバイアス電源から前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉じた後、前記電気信号の前記高電圧位相の間に前記スイッチを開くことを含み、
前記スイッチを前記のように閉じて前記ペデスタルを接地すること、および前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターすることと、
前記電気信号の前記高電圧位相の間で前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で前記第２の選択された電圧に達したときに前記スイッチを開くことを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体の表面に到達するようにした方法。
【請求項１５】
プラズマリアクタチャンバを用いて半導体デバイスのための開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターすることと、
前記電気信号の前記高電圧位相の間で前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で前記第２の選択された電圧に達したときに前記スイッチを開くことを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項１６】
プラズマリアクタチャンバを用いて半導体デバイスのためのフィーチャーを形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送出することと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターすることと、
前記電気信号の前記高電圧位相の間で前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で前記第２の選択された電圧に達したときに前記スイッチを開くことを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項１７】
プラズマリアクタチャンバを用いて半導体デバイスのためのフィーチャーを形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
約２２立方センチメートル／分の流量を有しかつ約２０ミリトルの圧力レベルを有するＣＨＦ3の雰囲気を設けることと、
前記半導体基板より上でプラズマを約８００ワットのパワーレベルで発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間を１．７＋／−０．２メガヘルツの周波数で振動する電気信号を前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターすることと、
前記電気信号の前記高電圧位相の間で前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で前記第２の選択された電圧に達したときに前記スイッチを開くことを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項１８】
プラズマリアクタチャンバを用いて半導体デバイスのための高アスペクト比の開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送出することと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターすることと、
前記電気信号の前記高電圧位相の間で前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で前記第２の選択された電圧に達したときに前記スイッチを開くことを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項１９】
プラズマリアクタチャンバを用いて半導体デバイスのための高アスペクト比の開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送出することと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターすることと、
前記電気信号の前記高電圧位相の間で前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で前記第２の選択された電圧に達したときに前記スイッチを開くことを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項２０】
プラズマリアクタチャンバを用いて半導体デバイスのための高アスペクト比のフィーチャーを形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ前記材料層上にパターン化されたフォトレジスト層が載置された半導体基板を前記ペデスタル上に配置することと、
約２２立方センチメートル／分の流量を有しかつ約２０ミリトルの圧力レベルを有するＣＨＦ3の雰囲気を設けることと、
前記半導体基板より上でプラズマを約８００ワットのパワーレベルで発生させることと、
前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との間を１．７＋／−０．２メガヘルツの周波数で振動する電気信号を前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記スイッチを閉じた後、前記電気信号の前記高電圧位相の間に前記スイッチを開くこととを含み、
前記スイッチを前記のように閉じて接地すること、および前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターすることと、
前記電気信号の前記高電圧位相の間で前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で前記第２の選択された電圧に達したときに前記スイッチを開くことを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項２１】
プラズマリアクタチャンバを用いて半導体デバイスのための開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ、前記材料層上にパターン化されたフォトレジスト層が載置され、前記材料層上のパターン化されたフォトレジスト層が少なくとも１つの開口部を内部に有する半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送ることと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記半導体基板に開口部の少なくとも一部を形成することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くことと、
前記半導体基板に開口部の少なくとも一部を形成することを含み、
前記スイッチを前記のように閉じて接地すること、および前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターすることと、
前記電気信号の前記高電圧位相の間で前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で前記第２の選択された電圧に達したときに前記スイッチを開くことを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項２２】
プラズマリアクタチャンバを用いて半導体デバイスのための高アスペクト比の開口部を形成する方法であって、半導体基板を支持するためのペデスタルと、
前記ペデスタルと電気的に連通しているＡＣバイアス電源とを含み、前記ペデスタルが、グラウンドへの電気路を開放および閉鎖するための、ペデスタルと電気的に連通しているスイッチを含み、かつ、
半導体基板であって、その上に材料層を有し、かつ、前記材料層上にパターン化されたフォトレジスト層が載置され、前記材料層上にパターン化されたフォトレジスト層が少なくとも１つの開口部を内部に有する半導体基板を前記ペデスタル上に配置することと、
前記半導体基板より上でプラズマを発生させることと、
前記ＡＣバイアス電源から、電圧が高電圧位相と低電圧位相との間で振動する電気信号を前記ペデスタルに送出することと、
前記電気信号の高電圧位相の間に前記スイッチを閉じて前記ペデスタルを接地することと、
前記半導体基板に開口部の少なくとも一部を形成することと、
前記スイッチを閉鎖した後、前記電気信号の前記高電圧位相の間に前記スイッチを開くことと、
前記半導体基板に開口部の少なくとも一部を形成することを含み、
前記スイッチを前記のように閉じて接地すること、および前記スイッチを前記のように開放することが、さらに、
前記電気信号の前記高電圧位相の前記電圧を、第１の選択された電圧および第２の選択された電圧に関してモニターすることと、
前記電気信号の前記高電圧位相の間で前記第１の選択された電圧に達したときに前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で前記第２の選択された電圧に達したときに前記スイッチを開くことを含み、前記スイッチの閉鎖期間にプラズマ電位と前記半導体基板の電位との間の電位差が増大して、より高エネルギーの電子のみが前記半導体基板の表面に到達するようにした方法。
【請求項２３】
さらに、前記電気信号の前記高電圧位相の間で、第２の選択された電圧よりも実質的に高い電圧を含む前記第１の選択された電圧に達したときに、前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で、第１の選択された電圧よりも実質的に低い電圧を含む前記第２の選択された電圧に達したときに前記スイッチを開くこととを含む請求項１４乃至２２のいずれかに記載の方法。
【請求項２４】
さらに、前記電気信号の前記高電圧位相の間で、第２の選択された電圧よりも実質的に低い電圧を含む前記第１の選択された電圧に達したときに、前記スイッチを閉じて前記ペデスタルを接地することと、
前記電気信号の前記高電圧位相の間で、第１の選択された電圧よりも実質的に高い電圧を含む前記第２の選択された電圧に達したときに前記スイッチを開くこととを含む請求項１４乃至２２のいずれかに記載の方法。
【請求項２５】
さらに、前記第１の選択された電圧および前記第２の選択された電圧は、前記電気信号の正電圧位相の間の実質的に等しい大きさの電圧を含む請求項１４乃至２２のいずれかに記載の方法。
【請求項２６】
さらに、前記第１の選択された電圧および前記第２の選択された電圧は、前記電気信号の正電圧位相の間の実質的に等しくない大きさの電圧を含む請求項１４乃至２２のいずれかに記載の方法。
【請求項２７】
前記開口部の前記少なくとも一部が凹角輪郭およびバルジの一方を内部に含む請求項１０、１１、２１及び２２のいずれかに記載の方法。
【請求項２８】
前記開口部の前記少なくとも一部が少なくとも１つのバルジを内部に含む請求項１０、１１、２１及び２２のいずれかに記載の方法。
【請求項２９】
前記開口部の前記少なくとも一部が少なくとも２つのバルジを内部に含む請求項１０、１１、２１及び２２のいずれかに記載の方法。
【請求項３０】
前記開口部の前記少なくとも一部が複数のバルジを内部に含む請求項１０、１１、２１及び２２のいずれかに記載の方法。
【請求項３１】
前記開口部の前記少なくとも一部が少なくとも５：１のアスペクト比を有する請求項１１又は２２に記載の方法。
【請求項３２】
前記開口部の前記少なくとも一部が５：１よりも大きいアスペクト比を有する請求項１１又は２２に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマリアクタの装置およびプロセスに関する。さらに詳細には、本発明は、プラズマリアクタ装置の半導体基板のペデスタルを、正電圧のパワーバイアス振動サイクルの一部の期間において接地してプラズマのイオン粒子のエネルギーを増大させ、それにより、プラズマリアクタを用いてエッチングされている基板に関するフィーチャー帯電効果を増大させることに関する。
【０００２】
【従来の技術】
電子部品の高性能化、低コスト化、小型化、および集積回路の高密度化は、コンピュータ産業における現在の課題である。集積回路の密度を増大するために一般に用いられている技術の一つは、複数の能動部品および受動部品の層を、これらの層の各々の上に形成されたデバイス間のマルチレベルの電気的相互連結を可能にするように交互に積み重ねることを含む。このマルチレベルの電気相互連結は、概して、部品層を互いに分離させる誘電体層を通って延在する、金属が充填された複数のビア（ｖｉａ）（「コンタクト」）により達成される。これらのビアは、概して、各誘電体層内に、当業界で知られているエッチング方法、例えばプラスチックエッチングを用いてエッチングすることにより形成される。プラズマエッチングは、また、集積回路の電子素子のための種々のフィーチャーの形成において用いられる。さらに、コンデンサ誘電体内のコンデンサの壁部のフィーチャーをエッチングし、かつ、エッチングされた誘電体の周囲に残りのコンデンサ構造体を形成することにより、垂直なコンデンサが形成され得る。典型的には、コンデンサの静電容量は、誘電材料内でエッチングされるコンデンサの壁の表面積に比例する。
【０００３】
プラズマエッチングにおいては、グロー放電を用いて、反応種、例えば、原子、ラジカル、および／またはイオンを、バルクガス中の比較的不活性のガス分子、例えば、ＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、ＣＨ2Ｆ2、ＳＦ6または他のフレオンガスおよびそれらの混合物などのフッ素化ガスを、キャリヤガス、例えば、アルゴン、ヘリウム、ネオン、クリプトン、酸素またはそれらの混合物と組み合わせることにより生成する。本質的には、プラズマエッチングプロセスは、１）バルクガスからプラズマ中に反応種を発生させること、２）エッチングされている材料の表面に反応種が拡散すること、３）エッチングされている材料の表面に反応種が吸収されること、４）揮発性副生物の生成をもたらす化学反応が生じること、５）エッチングされている材料の表面から副生物が脱離されること、および、６）脱離された副生物がバルクガス中に拡散することを含む。
【０００４】
図４に示されているように、プラズマエッチングプロセスにおいて用いられる装置２００は、第１ＡＣ（交流電流）電源２０４と電気的に連通しているエッチングチャンバ２０２からなる。エッチングチャンバ２０２は、さらに、半導体基板２０８を支持するためのペデスタル２０６と、ペデスタル２０６に対向する電極２１２とを含む。電極２１２は、第２ＡＣ電源２１４と電気的に連通している。ペデスタル２０６はＡＣ電源２１６を有する。電極２１２および電源２１４は、誘導結合プラズマ源、マイクロ波プラズマ源、または任意の適切な種類のプラズマ源であり得る。
【０００５】
エッチングチャンバ２０２において、プラズマ２２２が、第１電源２０４からのＡＣエネルギーを、エッチングチャンバ２０２内のガス雰囲気中と、可動の正帯電粒子および負帯電粒子ならびに反応種を含むプラズマ２２２とに誘導連結することにより開始および維持される。電界が、プラズマ２２２の周囲のシース層２２４において展開し、帯電種（図示せず）を静電結合により半導体基板２０８に向かって加速させる。
【０００６】
エッチングを補助するために、プラズマ２２２と半導体基板２０８との電位差を、ペデスタルのバイアス電源２１６からの振動バイアスパワーをペデスタル２０６に加えることにより、図５に示されているように（かかる振動中の電圧プロファイルを示す）変調することができる。正電圧の位相２３２の間、基板は、プラズマ電位２３６を有するプラズマシース１２４を横切るための十分なエネルギーを有する電子から電子流を集める（図５Ａを参照のこと）。瞬間プラズマ電位と表面電位との差がシース電位の電圧降下２３８を画定する。プラズマ電位が表面電位よりも正極性であるため、この降下は、電子の流れを遅延させる極性を有する。それゆえ、この遅延電位よりも大きいエネルギーを有する電子のみが基板により集められる。負電圧の位相２３４の間、陽イオンが基板により集められる。これらのイオンはシース電圧降下２３８により加速されて基板を打つ。しかし、フィーチャーが、これらのフィーチャーに注入されるイオンおよび電子の軌道を変更するのに十分に帯電されているならば、プラズマエッチングの成果が、プロファイル修正を含んで生じ得ることが知られている。
【０００７】
図６に、プラズマエッチングのプロセスにおける半導体デバイス上での帯電の現象が示されている。エッチングされる材料層２４４が、半導体基板２４２の上に積層されて示されている。パターン化されたフォトレジスト層２４６がビアのエッチングのために材料層２４４の上に設けられている。プラズマエッチングプロセス中に、パターン化されたフォトレジスト層２４６および材料層２４４が、正帯電イオン２４８および負帯電電子２５２により衝撃を与えられる。この衝撃が、パターン化されたフォトレジスト層２４６および／または半導体基板２４２上に電荷分布を展開させる。この電荷分布は、一般に「フィーチャー帯電」と呼ばれている。
【０００８】
フィーチャー帯電を生じさせるためには、正帯電イオン２４８と負帯電電子２５２とを分離しなければならない。正帯電イオン２４８と負帯電電子２５２とは、エッチングされている構造体により、および、エッチングされているフィーチャーに近づくときの陽イオンと電子との方向性およびエネルギーの差により分離される。構造体（この例においてはビア２５４）がエッチングにより形成されるにしたがって、アスペクト比（幅に対する高さの比）がより一層大きくなる。プラズマエッチング中に、正帯電イオン２４８は、正帯電イオン２４８付近の矢印により示されているように、パターン化されたフォトレジスト層２４６および材料層２４４に向かって相対的に垂直方向に加速される。しかし、負帯電電子２５２は、半導体基板２４２のＡＣバイアス電源から受ける影響が正帯電イオンよりも少なく、それゆえ、負帯電電子２５２付近の矢印で示されているように、よりランダムな等方性を有して移動する。したがって、正帯電イオン２４８が、概して、負帯電電子２５２よりも基板に向かって垂直方向に移動しようとするため、ビア２５４の底部２５６に正電荷の蓄積が生じる。このようにして、十分に高いアスペクト比を有する構造物はいずれも、フォトレジスト層、および、材料層２４４の距離Ａまでの上部（すなわち「−」が付された部分）にて、より負に帯電し、ビア底２５６と、ビア底２５６付近のビア２５４の側壁（すなわち「＋」が付された部分）にて、より正に帯電する傾向を有する。
【０００９】
図７に示されているように、開口部の側壁の上部が負に帯電していることにより、正電荷は側壁に向かって偏向するように移動する。さらに、正に帯電したビア底２５６もまた、イオン速度の垂直方向成分を減少させ、それにより、最初の偏向の相対的な作用を増大させる。この偏向は、ビア底２５６付近の側壁２５８へのイオン衝撃を生じさせる。これは、エッチングされるフィーチャーの、図７に示されているような凹角輪郭を有する部分を発生させることができる。このような輪郭は多数のフィルムのエッチングにおいて有用であろう。例えば、金属薄膜内の凹角輪郭は、隣接するコンタクトのショートに関するアライメント許容差を、金属ラインの寸法を金属ラインがその下の層と接する際に収縮させることにより増大させ得る。さらに、これらのイオンを用いて「バルジ（膨らみ）」（ｂｕｌｇｅ）をＢＰＳＧなどの誘電膜にエッチングすることができる。この場合、フィーチャー帯電がフィーチャー内の所定の場所にて偏向イオンの積み重ねを生じて、フィーチャーの拡がりが幾分生じる。
【００１０】
図８に示されているように、負に帯電されたフォトレジスト層２４６、および材料層２４４の上部が、負帯電電子２５２をビア２５４に入らないように偏向させ、または、負帯電電子２５２がビア２５４に入る際の速度を遅くする。これらの現象は共に電荷斥力により生じ、共にエッチングプロファイルを変えることができる。この種の現象は、一般に「電子シェーデング」（ｅｌｅｃｔｒｏｎ  ｓｈａｄｉｎｇ）として知られている。
【００１１】
【発明が解決しようとする課題】
したがって、フィーチャー帯電の制御可能な作用を最大化または追加するプラズマリアクタを用いる装置およびプロセスを、市場で入手可能でかつ安価な半導体デバイス製造部品を用い、かつ複雑な工程を必要とせずに開発することが有利であることを理解することができよう。
【００１２】
【課題を解決するための手段】
本発明は、プラズマリアクタ内で発生された電子を、フィーチャーに侵入する電子の能力を最小化するように再配向し、それによりフィーチャー内側の帯電を低減するための装置および方法に関する。
【００１３】
本発明の一実施形態は、第１電源と電気的に連通したエッチングチャンバを含む。エッチングチャンバは、さらに、半導体基板を支持するためのペデスタルと、前記ペデスタルに対向する電極とを含む。電極は第２電源と電気的に連通している。ペデスタルはＡＣ電源と電気的に連通している。エッチングチャンバは、第２ＡＣ電源と電気的に連通している第２の電極を含む。ペデスタルは、さらに、トリガー可能な高速スイッチと電気的に連通している。スイッチはトリガーがかかると閉じて、ペデスタルをグラウンドに短絡させる。ＡＣ電源がスイッチと単一のラインにより電気的に連通していることが好ましい。
【００１４】
先に論じたように、プラズマと半導体基板との電位差は、ペデスタルの電源からの振動パワーを半導体基板に加えることにより変調することができる。正電圧の位相の間、基板は、プラズマシースを横切るための十分なエネルギーを有する電子から電子流を集める。瞬間プラズマ電位と表面電位との差がシース電位電圧降下を画定する。プラズマ電位が表面電位よりも正極性を有するため、この降下は電子流の速度を遅延させる極性を有する。したがって、この遅延電位よりも大きいエネルギーを有する電子のみが基板により集められる。負電圧位相の間は、陽イオンが基板により集められる。これらのイオンはシース電圧降下により加速されて基板を打つ。しかし、本発明は、正電圧位相の間（すなわち負帯電電子がウェハへ流れる間）にペデスタルを非対称または対称に短絡させることを含む。これにより、ウェハへの電子の流れを遅らせる電界の増大が生じる。
【００１５】
負帯電電子は、半導体基板にてＤＣバイアスにより受ける作用が正帯電イオンよりも少ないため、よりランダムに移動する。しかし、本発明に従えば、ペデスタルの短絡は、プラズマの電位と半導体基板の電位との電位差を、正電圧位相の一部において変える。さらに、表面電位はプラズマ電位よりも負にされているため、より高いネルギーの電子のみが、この増大した電位バリアを克服して表面に到達することができる。これは、より多くの帯電、および、フィーチャー底部の正電圧とフィーチャー上部の負電圧との差の拡大をもたらす。これは、フィーチャー帯電効果を増大させる。すなわち、ペデスタルの短絡は、エッチング成果に関するフィーチャー帯電の役割を増大させる。
【００１６】
トリガー可能な高速スイッチは、好ましくは、ＡＣ電源のパワー出力により制御される。したがって、ＡＣ電源のパワー出力が、第１の予め決められたレベルに達したとき、第１の信号が、ＡＣ電源から（または、ＡＣ電源と連結しているセンサー（図示せず）から）トリガー可能な高速スイッチに、単一のラインを介して送られる。第１の信号がスイッチにより受信されると、スイッチは閉じてペデスタルをグラウンドに短絡させる。第２の信号がＡＣ電源から（または、ＡＣ電源と連結しているセンサー（図示せず）から）送られてスイッチを開き、これがペデスタルの接地を中断させる。第２の信号は、ＡＣ電源のパワー出力が第２の予め決められたレベルに達したときに、または、予め決められた時間が経過した後に送られることができる。
【００１７】
このように、本発明は、プラズマエッチングの質および効率に影響を与える簡単かつ制御可能な方法を提供することができ、また、既存の多くのプラズマリアクタにおいて容易に実行される。
【００１８】
示された例は、プラズマエッチング装置を用いての開口部の形成に向けられているが、本発明を、種々のフィーチャー形成およびプラズマプロセスにおいて用い得ることが理解されるであろう。
【００１９】
【発明の実施の形態】
図１〜３を参照すると、本発明に関する種々の概略図およびグラフが示されている。例示された図およびグラフは、特定の半導体デバイスの実際の図を示すものではなく、本発明におけるコンタクトインタフェースの形成を可能な限り明確かつ十分に示すために用いられた理想的な代表物にすぎないことが理解されるべきである。また、図１〜３に共通の要素は、同一の番号で表示されている。
【００２０】
図１に示すように、本発明のエッチング装置の一実施形態である装置１００は、第１電源１０４、例えばＡＣ電源、マイクロ波電源または任意の適切な電源などと電気的に連通しているエッチングチャンバ１０２を含む。エッチングチャンバ１０２は、さらに、半導体基板１０８を支持するためのペデスタル１０６、および、ペデスタル１０６と対向する電極１１２を含む。典型的にはコイルまたはコイルの組である電極１１２は、第２電源１１４と電気的に連通している。ペデスタル１０６は、ＡＣバイアス電源１１６と電気的に連通している。また、電極１１２は、概して、マイクロ波パワー、電子サイクロトロン共鳴源、または容量的に連結した高周波源により駆動されるプラズマ源であることができる。多重周波数で容量連結されたパワープラズマ加工ツール（例えば、カリフォルニア州、フレモントのＬａｍコーポレーションの「Ｅｘｅｌａｎ」と称されるエッチャー）もまた図１に示されている。ここで２つの周波数源は、単に、２つの電源の１つにスイッチ回路１２６を用いるであろう。
【００２１】
エッチングチャンバ１０２において、プラズマ１２２は、第１電源１０４からのエネルギーを、移動粒子、正帯電粒子および不帯電粒子を含むプラズマ１２２に誘導結合することにより維持される。電界またはバイアス電圧がプラズマ１２２の周囲のシース層１２４において発達し、電子およびイオン（図示せず）を静電結合により半導体基板１０８に向けて加速する。
【００２２】
ペデスタル１０６は、さらに、グラウンド１２８への電気路に沿って挿入されたトリガー可能な高速スイッチ１２６と電気的に連通している。トリガーがかけられると、スイッチ１２６が閉じて、ペデスタル１０６をグラウンド１２８に短絡させる。ＡＣ電源１１６は、好ましくは、信号ライン１３２を有するスイッチ１２６と電気的に連通している。
【００２３】
先に論じたように、ペデスタルのＡＣパルス電源１１６からの振動バイアスパワーを、半導体基板１０８に加えることにより、図２Ａ、２Ｂ、２Ｃ（ペデスタルおよびプラズマシースのための電圧プロファイル、ならびにかかる振動の間の電流プロファイルを示す）に示されているように、プラズマ１２２と半導体基板１０８との電位差を変えることができる。正電圧位相１３４の間、基板は、シースを横切るための十分なエネルギーを有する電子から電子流を集める。瞬間プラズマ電位と表面電位との差がシース電位電圧降下１３７を画定する。プラズマ電位が表面電位よりも正極性を有するため、この降下は電子流の速度を遅延させる極性を有する。したがって、この遅延電位よりも大きいエネルギーを有する電子のみが基板により集められる。負電圧位相１３６の間、陽イオンが基板により集められる。これらのイオンはシース電圧降下により加速されて基板を打つ。しかし、これもまた図２Ａ、２Ｂ、２Ｃに示されているように、本発明は、正電圧位相１３４の間（すなわち、電子がウェハへ流れる間）の期間１３８にペデスタル１０６を短絡させることを含む。正電圧位相１３４の間のペデスタル１０６の短絡は、非対称的に（１３９）、または対称的に（１３９’）生じ得る。図２Ａ、２Ｂ、２Ｃの図２Ａを特に参照すると、電圧プロファイルはｘ軸およびｙ軸を中心として変位された正弦波として示されている。変位された正弦波が示されているが、電圧は、ｘ軸およびｙ軸を中心として変位された、または変位されない波としていかようにも供給され得る。さらに、図２Ａを参照すると詳細に示されているように、正電圧位相１３４におけるペデスタル１０６の非対称な短絡すなわち接地１３９は、期間１３８において、図２Ａの、正電圧位相のピークを通って延びるａ軸からｘ軸に沿って変位されて生じるものとして示されている。しかし、正電圧位相１３４におけるペデスタル１０６の非対称な短絡すなわち接地１３９は、所望のエッチングをもたらす限りにおいては、正電圧位相１３４の間に非対称にどのように生じてもよい。また、正電圧位相１３４におけるペデスタル１０６の対称な短絡すなわち接地１３９’は、期間１３８において、図２Ａの、正電圧位相のピークを通って延びるｂ軸からｘ軸に沿って両側（左右）に均一に変位されて生じるものとして示されている。しかし、正電圧位相１３４におけるペデスタル１０６の対称な短絡すなわち接地１３９は、所望のエッチングをもたらす限りにおいては、正電圧位相１３４において任意の期間１３８にｂ軸を中心として対称にどのように生じてもよい。それゆえ、ペデスタル１０６への電気信号の正位相１３４の間の、ペデスタル１０６を短絡すなわち接地させるためのスイッチ１２６の閉鎖時の電圧は、スイッチ１２６が開いているときの正電圧位相１３４の電圧よりも実質的に高いとき、実質的に低いとき、またはこの電圧と実質的に等しいときに生じ得る。反対に、ペデスタル１０６への電気信号の正電圧位相の間にスイッチ１２６を開くときの電圧は、正電圧位相１３４の間のスイッチ１２６が閉じているときの電圧よりも実質的に高いとき、実質的に低いとき、またはこの電圧と実質的に等しいときに生じ得る。このようにして、ペデスタル１０６の任意の所望の非対称または対称の短絡または接地が電気信号の正電圧位相１３４中に生じ得る。
【００２４】
先行技術を示す図６において先に論じかつ示したように、負帯電電子２５２は、半導体基板のＡＣバイアスから受ける影響が正帯電イオンよりも少なく、それゆえ、先行技術を示す図６に負帯電電子２５２の付近の矢印で示されているように、よりランダムに移動する。しかし、本発明に従えば、ペデスタル１０６の短絡すなわち接地は、図２Ａ、２Ｂ、２Ｃに示されているように、正電圧位相１３４の一部の期間においてプラズマ１２２の電位と半導体基板１０８の電位との電位差を変える。
【００２５】
図１を参照すると、トリガー可能な高速スイッチ１２６は、好ましくは、ＡＣパルス電源１１６のパワー出力により制御される。したがって、ＡＣパルス電源１１６のパワー出力が、第１の予め決められたレベルに達すると、第１の信号がＡＣパルス電源１１６から（または、ＡＣパルス電源１１６に連結されたセンサ（図示せず）から）、トリガー可能な高速スイッチ１２６へ、信号ライン１３２を介して送られる。第１の信号がスイッチ１２６により受け取られると、スイッチ１２６は接地位置に閉じて（図１の挿入図Ａを参照のこと）ペデスタル１０６をグラウンド１２８に短絡すなわち接地させる。第２の信号がＡＣパルス電源１１６から（または、ＡＣパルス電源１１６に連結されたセンサ（図示せず）から）送られて、図１に示されているようにスイッチ１２６を開放回路位置に開くと、これにより、ペデスタル１０６の短絡すなわち接地が中断される。第２信号は、ＡＣパルス電源１１６のパワー出力が第２の予め決められたレベルに達したときに、または予め決められた時間が経過したときに送られることができる。このようにして、接地を、特定の半導体材料のための所望のエッチング結果が得られるように、正電圧サイクル中の任意の地点にて任意の期間にわたって生じるように制御することができる。
【００２６】
本発明を、半導体デバイスにおいて用いられる典型的な誘電材料をエッチングするために用いることにおいて、アプライド・マテリアルズ（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ）社により販売されている一般的なＩＰＳプラズマエッチャーに関しては、エッチャーは、約７００ワットのパワーレベルバイアスを有する約８００ワットのパワーレベルで、約２２立方センチメートル／分の流量のＣＨＦ3ガスを用いて動作し、エッチャーのルーフ温度は独立に制御され、圧力レベルは約２０ミリトルであろう。ルーフ温度は約１４０℃に設定され、リング温度は約２００℃であり、バイアス周波数は１．７＋／−０．２メガヘルツの範囲にある。これらの条件下で、ウェハ表面の高周波数電圧は、およそ３００ボルト〜４００ボルトＡＣの範囲にあると概算され、プラズマは、ピーク時にて５０ボルト未満の電位を有する。
【００２７】
他の例において、本発明を、半導体デバイスにおいて用いられる金属、例えば半導体デバイスの導体をエッチングするために用い得る。導体をエッチングしている間、フィーチャーの帯電は生じない。しかし、多くの金属エッチングが絶縁体上の仕上げ部をエッチングし、オーバーエッチングを含む。この期間、フィーチャーの底部は、絶縁体であるために帯電することができ、フィーチャー帯電の作用を開始することができる。例えば、フィーチャーの電荷が増大すれば、導体プロファイルはオーバーエッチング中に凹角にされることができる。
【００２８】
本発明は、半導体デバイスにおいて用いられる誘電材料に、高アスペクト比のコンタクトホールまたは開口部を形成することにおいて特に有用である。例えば、本発明を用いれば、誘電材料内の高アスペクト比のコンタクトホールまたは開口部の、直径に対する高さ対の比は、５：１よりも大きくなり得る。
【００２９】
また、必要であれば、図９に示されているように、本発明を用いて、複数のバルジ２５５を有する開口部または穴２５４を形成し得る。図示されているように、複数のバルジ２５５が内部に形成された高アスペクト比の穴２５４が、本文中に記載されたエッチャーの動作中の電圧の連続的な切換により基板２４４内に形成される。
【００３０】
例えば、高アスペクト比のフィーチャー内に誘電体を堆積している間に、フィーチャー底部へのイオンエネルギーを減少させかつフィーチャー膜の堆積速度および膜特性を変更するように、フィーチャー帯電を制御しつつ増大させることができる。例えば、フィーチャーの内部の堆積速度を低くしながら、充填物を、フィーチャー上部のパン塊(bread-loaf)状の誘電材料に形成することができる。これは、誘電材料の堆積中のフィーチャー帯電を増大することによりボイドが形成されることを可能にする。
【００３１】
このように、本発明は、プラズマエッチングの質および効率に影響を与える簡単かつ制御可能な方法を提供することができ、かつ、既存の多くのプラズマリアクタにおいて容易に実行される。さらに、示された例はビアの形成に向けられているが、本発明を、種々のフィーチャー形成およびプラズマプロセスにおいて用い得ることが理解されるであろう。
【００３２】
本発明の好ましい実施形態を詳細に記載してきたが、本発明は、特許請求の範囲により画定され、本発明の精神および範囲から逸脱せずに多くの明確な変更が可能であるため、本発明が、以上に記載した特定の詳細に限定されないことが理解されるであろう。
【図面の簡単な説明】
【図１】  本発明に従うプラズマエッチング装置の概略図である。
【図２】  Ａ、ＢおよびＣは、本発明に従うプラズマエッチング装置のペデスタルの振動電圧プロファイル、電流プロファイル、および、プラズマシース電圧プロファイルの理想的なグラフである。
【図３】  本発明に従うエッチングプロセス中のビアの断面図である。
【図４】  先行技術のプラズマエッチング装置の概略図である。
【図５】  ＡおよびＢは、先行技術のプラズマエッチング装置のペデスタルの振動電圧プロファイルおよびプラズマシース電圧の理想的なグラフである。
【図６】  フィーチャー帯電の現象を生じる先行技術のエッチングプロセス中のビアの断面図である。
【図７】  フィーチャー帯電が、正帯電されたイオンをビア底から離してビアの側壁に向かって偏向させる、先行技術のエッチングプロセス中のビアの断面図である。
【図８】  フィーチャー帯電が負帯電電子をビアに入らないように偏向させ、または負帯電電子がビアに入る際の速度を遅くする先行技術のエッチングプロセス中のビアの断面図である。
【図９】  本発明により形成されるビアの一種の断面図である。
【図１】
0003650053.tif 000002
【図２】
0003650053.tif 000003
【図３】
0003650053.tif 000004
【図４】
0003650053.tif 000005
【図５】
0003650053.tif 000006
【図６】
0003650053.tif 000007
【図７】
0003650053.tif 000008
【図８】
0003650053.tif 000009
【図９】
0003650053.tif 000010