(57)【特許請求の範囲】
【請求項１】
昇圧対象の電圧と制御信号が入力され、該制御信号に従った昇圧能力で入力電圧を昇圧して負荷となる半導体回路に供給する昇圧能力が変更可能な昇圧手段と、
前記半導体回路へ照射される光の照射量に応じた信号を出力するセンサと、
前記センサの出力に基づいて前記制御信号を制御することにより、前記昇圧手段の昇圧能力を変更する切替回路と、
を備えることを特徴とする昇圧回路。
【請求項２】
前記センサは、前記半導体回路の内部に配置されていることを特徴とする請求項１に記載の昇圧回路。
【請求項３】
前記昇圧手段は、前記昇圧対象の電圧を供給する電源と、コンデンサと、前記電源と前記コンデンサの間に配置され、前記電源と前記コンデンサとを接続する複数のスイッチと、を備え、
前記複数のスイッチは、前記制御信号に従って、前記電源と前記コンデンサとを並列に接続して、該コンデンサを前記入力電圧で充電すると共に充電された前記コンデンサと前記電源とを直列に接続して、前記電源の電圧に前記コンデンサの電圧を加算することにより、昇圧された電圧を出力する、
ことを特徴とする、請求項１に記載の昇圧回路。
【請求項４】
前記切替回路は、前記センサの出力に基づいて前記制御信号の周波数を変更し、
前記昇圧手段は、前記制御信号の周波数に応じて昇圧能力を変更する、
ことを特徴とする請求項１乃至３のいずれか１つの項に記載の昇圧回路。
【請求項５】
前記切替回路は、クロック信号を入力して、該クロック信号を分周して前記制御信号として出力する分周手段と、前記センサの出力に基づいて前記分周手段の分周比を変更する手段とを備える、
ことを特徴とする請求項４に記載の昇圧回路。
【請求項６】
前記切替回路は、前記センサの出力に基づいて、前記半導体回路の受光光量が基準値を超える場合に、受光光量が基準値未満である場合よりも、単位時間当たりの、前記電源と前記コンデンサとの接続時間を長くすることにより、昇圧能力を向上する、ことを特徴とする請求項３に記載の昇圧回路。
【請求項７】
前記制御信号は、第１レベルと第２レベルを交互に繰り返す第１クロック信号と、第３レベルと第４レベルを交互に繰り返す第２クロック信号と、から構成され、
前記複数のスイッチは、前記電源と前記コンデンサとを並列に接続する第１スイッチと、前記電源と前記コンデンサとを直列に接続する第２スイッチと、を備え、
前記第１スイッチは、前記第１クロック信号が前記第１レベルのときオフ状態となり、前記第２レベルのときオン状態となり、前記第２スイッチは、前記第２クロック信号が前記第３レベルのときオフ状態となり、前記第４レベルのときオン状態となり、前記切替回路は、前記センサの出力に基づいて前記制御信号を制御することにより、受光光量が基準値以下の場合に、前記第１クロック信号と前記第２クロック信号が同時に前記第１レベルと第３レベルとなるとなる期間を設け、前記第１クロック信号と前記第２クロック信号が同時に前記第２レベルと第４レベルとなることを禁止し、受光光量が基準値を超えている場合に、前記第１クロック信号及び前記第２クロック信号の両方が同時に前記第１レベルと第３レベルとなる期間を、受光光量が基準値以下である場合よりも短くする、
ことを特徴とする請求項３又は６に記載の昇圧回路。
【請求項８】
前記昇圧手段の前記コンデンサは、複数のコンデンサを含み、
前記切替回路は、前記センサの出力に基づいて前記制御信号を制御することにより、前記半導体回路への照射光量が基準値を超えている場合に、照射光量が基準値未満の場合よりも、前記電源に接続されるコンデンサの数を多くして、前記昇圧手段の昇圧能力を増大する、
ことを特徴とする、請求項３に記載の昇圧回路。
【請求項９】
前記切替回路が制御する前記制御信号は、前記昇圧手段の前記複数のコンデンサのうちの少なくとも１つと前記電源とを直列に接続するタイミング及び並列に接続するタイミングを示す第１タイミング信号と、該昇圧手段の他のコンデンサのうちの少なくとも１つと前記電源とを直列に接続するタイミング及び並列に接続するタイミングを示す第２タイミング信号と、を含み、
前記第１タイミング信号と前記第２タイミング信号とは、位相が異なる、
ことを特徴とする請求項８に記載の昇圧回路。
【請求項１０】
前記切替回路は、前記制御信号により前記スイッチのオン抵抗を実質的に制御し、前記センサの出力に基づいて、前記センサの受光量が基準値を超える場合に、前記センサの受光量が基準値以下の場合よりも、前記電源と前記コンデンサ間の抵抗値を低くして、前記昇圧手段の昇圧能力を増大する、
ことを特徴とする、請求項５乃至９のいずれか１つの項に記載の昇圧回路。
【請求項１１】
前記昇圧手段は、昇圧対象の電圧を入力し、該入力電圧を昇圧して出力する昇圧部を複数備え、
前記切替回路は、前記センサの出力に基づいて、昇圧動作を行う前記昇圧部の数を切り替える手段を備える、
ことを特徴とする請求項１に記載の昇圧回路。
【請求項１２】
前記昇圧回路は、バックライト装置を備える液晶表示パネルにＣＯＧ法で実装され、前記バックライトのオン時に、該バックライトからの光に照射される半導体集積回路を負荷とする、
ことを特徴とする請求項１乃至１１のいずれか１つの項に記載の昇圧回路。
【請求項１３】
液晶表示パネルと、前記液晶表示パネルの一面に配置され、オン又はオフするバックライトと、昇圧能力が変更可能な昇圧回路と、該昇圧回路の負荷となり、前記液晶表示パネルにＣＯＧ法により実装された半導体回路と、前記バックライトのオンとオフを検出する検出手段と、を備え、
前記昇圧回路は、前記検出手段の検出に従って、前記バックライトがオンの時に、その昇圧能力を、前記バックライトがオフの時よりも高くする手段を備える、
ことを特徴とする液晶表示装置。
【請求項１４】
液晶表示パネルと、
前記液晶表示パネルの一面に配置され、前記液晶表示パネルを照明するバックライトと、
昇圧対象の電圧と制御信号が入力され、該制御信号に従った昇圧能力で入力電圧を昇圧して出力する昇圧能力が変更可能な昇圧手段と
前記液晶表示パネルに設けられ、前記昇圧回路の出力が供給される半導体回路と、
前記バックライトからの照明光のうち、前記半導体回路へ照射される光の量を検出する検出手段と、
前記検出手段の出力に基づいて前記制御信号を制御することにより、前記検出手段によって検出された前記バックライトからの光量が多いとき、前記光量が少ないときに比べて前記昇圧手段の昇圧能力を高く変更する切替回路と、
を備えることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、入力電圧を昇圧して出力する昇圧回路に関し、特に、ＬＣＤ（液晶表示装置）用のコントローラ又はドライバ半導体集積回路に用いられる昇圧回路に関する。
また、この発明は、バックライトと昇圧回路を備えたＬＣＤ（液晶表示装置）に関する。
【０００２】
【従来の技術】
ＬＣＤ用のコントローラ又はドライバＬＳＩ用の昇圧回路として、図１２に示す２倍昇圧回路が知られている。
【０００３】
図示するように、この２倍昇圧回路は、電源ＶDDと、クロック信号Clockとその反転信号により制御されるスイッチＳ１１〜Ｓ１４と、コンデンサＣ１１、Ｃ１２から構成されている。
スイッチＳ１１〜Ｓ１４は、ＮチャネルＭＯＳトランジスタから構成され、クロック信号Clockがハイレベルなると、スイッチＳ１１とＳ１３がオンし、スイッチＳ１２とＳ１４がオフする。これにより、電源ＶDDとコンデンサＣ１１とが並列に接続され、コンデンサＣ１１は、電源ＶDDの電圧まで充電される。
【０００４】
その後、クロック信号Clockがローレベルになると、スイッチＳ１１とＳ１３がオフし、スイッチＳ１２、Ｓ１４がオンする。これにより、電源ＶDDとコンデンサＣ１１とが直列に接続され、電源ＶDDとコンデンサＣ１１との直列回路に、コンデンサＣ１２が並列に接続される。従って、コンデンサＣ１２には、電源ＶDDの電圧にコンデンサＣ１１の電圧を加えた電圧が印加される。即ち、電源ＶDDの電圧の約２倍の電圧がコンデンサＣ１２に印加される。
【０００５】
クロック信号Clockによって、以上の動作を繰り返すことにより、コンデンサＣ１２が充電され、電源ＶDDの電圧の約２倍の電圧を出力端から常時出力することができる。
【０００６】
図１１の昇圧回路の負荷となるコントローラ又はドライバの実装方式として、ＣＯＧ（chip on glass）法が注目されている。
【０００７】
ＣＯＧ法は、図１２に断面で示すように、液晶パネルのガラス基板９１上にコントローラやドライバ等のＬＳＩ９２を直接実装する方式であり、回路の微細化等に寄与している。
【０００８】
【発明が解決しようとする課題】
しかし、ＣＯＧ法では、液晶パネルに隣接して配置されたバックライト９３からの光がＬＳＩ９２に直接照射され、ＬＳＩ９２の内部の半導体層が活性化し、リーク電流が増大してしまう。このため、バックライト９３のオン時に、昇圧回路の負荷が増大してしまう。また、昇圧回路のスイッチＳ１１〜Ｓ１４でも、漏れ電流が発生し、昇圧効率が低下してしまう場合がある。このため、バックライト９３のオン時に、昇圧回路の出力電圧が低下してしまう。
【０００９】
また、昇圧効率及び昇圧電圧の低下を避けようとすると、昇圧用コンデンサの容量を大きくしたり、昇圧率を高くする等、最大の負荷電流を考慮した回路にしなければならず、昇圧回路自体の消費電流が大きくなってしまう。
【００１０】
この発明は上記実状に鑑みてなされたもので、負荷となる回路が光の照射を受けたときでも、昇圧電圧の低下を抑えることができる昇圧回路を提供することを目的とする。
また、この発明は、ＣＯＧ法により実装された負荷がバックライトからの光を受けたときでも、昇圧電圧が低下することのない昇圧回路を備えた液晶表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明の第一の観点にかかる昇圧回路は、
昇圧対象の電圧と制御信号が入力され、該制御信号に従った昇圧能力で入力電圧を昇圧して負荷となる半導体回路に供給する昇圧能力が変更可能な昇圧手段と、
前記半導体回路へ照射される光の照射量に応じた信号を出力するセンサと、
前記センサの出力に基づいて前記制御信号を制御することにより、前記昇圧手段の昇圧能力を変更する切替回路と、
を備えることを特徴とする。
【００１２】
従来技術の欄で説明したように、負荷である半導体回路に光が照射されると、内部で漏れ電流等が増加し、消費電力が増加してしまい、昇圧手段の出力電圧が低下する。この昇圧回路によれば、センサの出力に基づいて、半導体回路に大量の光が照射されたときに、切替回路が制御信号を制御して、昇圧能力を増加させることができる。従って、光の照射等による消費電流の負荷の増大等の原因による昇圧電圧の低下等を抑えることができる。また、負荷に光が照射されていないときは、昇圧能力を低くしておくことで、昇圧手段の消費電力を低減することもできる。
センサとしては、半導体回路に照射される実際の光の強度を検出する光センサ、半導体回路に光を照射する光源のオン・オフを検出するセンサ等、半導体回路への光の照射量を直接又は間接的に判別できるものであればよく、このセンサは、前記半導体回路の内部に配置するのが望ましい。
【００１３】
前記昇圧手段は、前記昇圧対象の電圧を供給する電源（外部より電圧が印加される端子等でもよい）と、コンデンサと、前記電源と前記コンデンサの間に配置され、前記電源と前記コンデンサとを接続する複数のスイッチと、を備えるものでもよい。この場合、前記複数のスイッチは、前記制御信号に従って、例えば、前記電源と前記コンデンサとを並列に接続して、該コンデンサを前記電源電圧で充電し、充電された前記コンデンサと前記電源とを直列に接続して、前記入力電圧に前記コンデンサの電圧を加算することにより、昇圧された電圧を出力する。
【００１４】
前記切替回路が、前記センサの出力に基づいて前記制御信号を制御する態様として、制御信号の周波数を変更してもよい。この場合、前記昇圧手段は、前記制御信号の周波数に応じて昇圧能力を変更する。例えば、上述の構成の昇圧手段では、動作クロックが高くなるに従って、電源からコンデンサに転送できる電荷量が増大し（限界はある）、昇圧能力が向上する。
制御信号の周波数を制御するために、クロック信号の分周比を制御してもよい。
【００１５】
また、前記切替回路は、前記センサの出力に基づいて、半導体回路の受光光量が所定の基準値を超える場合に、受光光量が所定の基準値未満であることを示す場合よりも、単位時間当たりの、前記電源と前記コンデンサとの接続時間を長くすることにより、昇圧能力を向上してもよい。
単位時間当たりの電源とコンデンサとの接続時間を長くすることにより、コンデンサに送り込む電荷の量を増加すれば、昇圧能力が向上する。従って、この発明はこの種の昇圧手段にも適用可能である。
【００１６】
前記制御信号を、第１レベルと第２レベルを交互に繰り返す第１クロック信号と、第３レベルと第４レベルとを交互に繰り返す第２クロック信号と、から構成し、
前記複数のスイッチは、前記電源と前記コンデンサとを並列に接続する第１スイッチと、前記電源と前記コンデンサとを直列に接続する第２スイッチと、を備え、
前記第１スイッチは、前記第１クロック信号が前記第１レベルのときオフ状態となり、前記第２レベルのときオン状態となり、
前記第２スイッチは、前記第２クロック信号が前記第３レベルのときオフ状態となり、前記第４レベルのときオン状態となり、
前記切替回路は、前記センサの出力に基づいて、受光光量が所定の基準値以下の場合に、前記第１クロック信号と前記第２クロック信号が同時に前記第１レベルと第３レベルとなるとなる期間を設け、前記第１クロック信号と前記第２クロック信号が同時に前記第２レベルと第４レベルとなることを禁止し、受光光量が所定の基準値を超えている場合に、前記第１クロック信号及び前記第２クロック信号の両方が同時に前記第１レベルと第３レベルとなる期間を、受光光量が所定の基準値以下である場合よりも短くする、
ものであってもよい。
【００１７】
この昇圧回路によれば、例えば、第１と第３のレベルをハイレベル、第２と第４のレベルをローレベルとすると、半導体回路に照射される光の量が基準値未満のときは、第１及び第２クロック信号の両方が低レベルとなる期間が設けられている。この期間は電源とコンデンサとが接続されない期間であり、電源からコンデンサに送られる電荷の量が低減され、この昇圧回路の消費電流も低減される。また、第１スイッチと第２スイッチが同時にオンすることがない。これにより、第１及び第２スイッチを貫通する電流を遮断することができ、消費電流をより低減することができる。よって、この昇圧回路は、半導体回路に光が照射されていないときは、低消費電力で動作することができる。
【００１８】
一方、半導体回路に大量の光が照射されたときは、第１と第２のクロック信号が同時に低レベルとなる期間が除去される。これにより、電源とコンデンサとが接続されている期間が長くなり、より多くの電荷が該コンデンサに送られ、この昇圧回路の昇圧能力が向上する。
【００１９】
前記昇圧手段の前記コンデンサは、複数のコンデンサ（Ｃ１、Ｃ１’）を含み、
前記切替回路は、前記センサの出力に基づいて前記制御信号を制御することにより、前記半導体回路への照射光量が基準値を超えている場合に、照射光量が基準値未満の場合よりも、前記電源に接続されるコンデンサの数を多くして、前記昇圧手段の昇圧能力を増大するように構成してもよい。
【００２０】
この昇圧回路によれば、センサの出力が所定の基準値よりも小さいときは、昇圧動作するコンデンサの数を少なくすることで、消費電流を低減することができる。また、センサの出力が所定の基準値よりも大きいときは、昇圧動作するコンデンサの数を多くすることで、昇圧能力を増大させることができる。
【００２１】
前記切替回路が制御する前記制御信号は、前記昇圧手段の前記複数のコンデンサのうちの少なくとも１つと前記電源とを直列に接続するタイミング及び並列に接続するタイミングを示す第１タイミング信号と、該昇圧手段の他のコンデンサのうちの少なくとも１つと前記電源とを直列に接続するタイミング及び並列に接続するタイミングを示す第２タイミング信号と、を含み、
前記第１タイミング信号と前記第２タイミング信号とは、位相が異なる、ものであってもよい。
【００２２】
前記第１タイミング信号と前記第２タイミング信号とは、位相が１８０度異なる、ものであってもよい。
【００２３】
このような構成によれば、昇圧手段の複数のコンデンサを異なるタイミング（例えば、１８０度位相が異なるタイミング）で充放電させることとなる。そして、あるコンデンサが放電するタイミングに、他のコンデンサが充電するタイミングとなり、各コンデンサはお互いの充放電動作を補うように動作し、より昇圧能力の高いコンデンサとして機能する。
【００２４】
前記センサの出力に基づいてスイッチのオン抵抗を実質的に制御することにより、半導体回路の受光量が基準値を超える場合に、前記電源と前記コンデンサ間の抵抗値を低くして、前記昇圧手段の昇圧能力を増大するようにしてもよい。スイッチのオン抵抗を実質的に制御する方法としては、複数のスイッチを並列に接続しておき、オンする数を制御する方法、スイッチを半導体スイッチ等から構成して、オン抵抗を制御信号（ベース電流・ゲート電圧）等で制御する方法等がある。
【００２５】
前記昇圧手段は、昇圧対象の電圧を入力し、該入力電圧を昇圧して出力する昇圧部を複数備えてもよい。この場合、前記切替回路は、前記センサの出力に基づいて、昇圧動作を行う前記昇圧部の数を切り替える。動作する昇圧手段の数を切り替えるだけでなく、各昇圧回路の昇圧能力を変化させるようにしてもよい。
【００２６】
上述の昇圧回路は、バックライト装置を備える液晶表示パネルにＣＯＧ法で実装され、前記バックライトのオン時に、該バックライトからの光に照射される半導体集積回路を負荷とするものに用いて好適である。
【００２７】
またこの発明の第２の観点にかかる液晶表示装置は、
液晶表示パネルと、前記液晶表示パネルの一面に配置され、オン又はオフするバックライトと、昇圧能力が変更可能な昇圧回路と、該昇圧回路の負荷となり、前記液晶表示パネルにＣＯＧ法により実装された半導体回路と、前記バックライトのオンとオフを検出する検出手段と、を備え、
前記昇圧回路は、前記検出手段の検出に従って、前記バックライトがオンの時に、その昇圧能力を、前記バックライトがオフの時よりも高くする手段を備える、
ことを特徴とする。
さらに、この発明の液晶表示装置は、
液晶表示パネルと、
前記液晶表示パネルの一面に配置され、前記液晶表示パネルを照明するバックライトと、
昇圧対象の電圧と制御信号が入力され、該制御信号に従った昇圧能力で入力電圧を昇圧して出力する昇圧能力が変更可能な昇圧手段と
前記液晶表示パネルに設けられ、前記昇圧回路の出力が供給される半導体回路と、
前記バックライトからの照明光のうち、前記半導体回路へ照射される光の量を検出する検出手段と、
前記検出手段の出力に基づいて前記制御信号を制御することにより、前記検出手段によって検出された前記バックライトからの光量が多いとき、前記光量が少ないときに比べて前記昇圧手段の昇圧能力を高く変更する切替回路と、
を備えることを特徴とする。
【００２８】
半導体回路がＣＯＧ方式で実装されているため、バックライトがオンすると、半導体回路に光が照射される。このため、半導体回路の内部の漏れ電流が増加し、昇圧回路の負荷が大きくなる。このため、昇圧手段の出力電圧が低下する。しかし、この発明によれば、バックライトがオンした際に、昇圧回路の昇圧能力を向上するので、出力電圧の低下を抑えることができ、半導体回路の動作を正常な状態に維持できる。
バックライトのオン・オフを検出する方法は、バックライトからの光を検出する方法、バックライトの電源のオン・オフを検出する方法等がある。
【００２９】
【発明の実施の形態】
以下、この発明の第１実施の形態にかかる昇圧回路を説明する。
図１は、この発明の実施の形態にかかる昇圧回路の構成を示す。
図示するように、この昇圧回路は、２倍昇圧手段１と、光センサ２と、クロック信号切替回路３とより構成されている。この昇圧回路は、図１２に示したようにＣＯＧ方式で実装されたＬＳＩ（ＬＣＤ用のコントローラ又はドライバ）９２を負荷とする。ＬＳＩ９２は、バックライト９３から光が照射される。
【００３０】
２倍昇圧手段１は、図１２に示す従来の昇圧回路と実質的に同一の構成を有し、電源電圧ＶDDを２倍に昇圧する。
【００３１】
光センサ２は、図２に示すようにフォトダイオード２１、抵抗２２及びインバータ２３から構成され、受光量に対応した２値レベルの電圧を出力する。ここで、フォトダイオード２１が受光していないときは、フォトダイオード２１はオフし、インバータ２３の入力端がハイレベルとなり、光センサ２はローレベルの電圧を出力する。一方、フォトダイオード２１が受光すると、フォトダイオード２１のｐｎ接合の逆方向電流が増加し、インバータ２３の入力端子がローレベルになり、光センサ２はハイレベルの電圧を出力する。
なお、図２は、光センサ２の構成の一例であり、フォトトランジスタを用いたもの、等の他の構成の光センサでもよい。また、光センサに限らず、例えば、バックライト９３の電源のオン・オフを判別するようなセンサを使用してもよい。
【００３２】
クロック信号切替回路３は、Ｔ型フリップフロップ３１と、Ｄ型フリップフロップ３２と、アンド回路３３、３４と、インバータ３５、３６、３７と、オア回路３８とから構成され、２倍昇圧手段１に供給するクロック信号の周波数を切り替える。
【００３３】
Ｔ型フリップフロップ３１は、インバータ３５を介してクロック信号Clock'を入力し、クロック信号Clock'の周波数を１／２倍に分周して出力端子Ｑ１から出力する。Ｄ型フリップフロップ３２は、光センサ２の出力信号をＴ型フリップフロップ３１の出力信号に同期して取り込み、取り込んだ信号を出力端子Ｑ２から出力する。
【００３４】
アンド回路３３と３４はオープンゲート型のものであり、その出力はワイヤードオアされ、さらに、プルアップされている。
アンド回路３３は、Ｄ型フリップフロップ３２の出力がハイレベルのときにゲートを開き、アンド回路３４は、インバータ３７の出力がハイレベル、即ち、Ｄ型フリップフロップ３２の出力がローベルのときにゲートを開く。従って、アンド回路３３と３４は、クロック信号Clock'の反転信号とＴ型フリップフロップ３１の出力信号とを切り替えて出力する。
【００３５】
従って、クロック信号切替回路３は、光センサ２が受光していないときは、クロック信号Clock'の周波数を１／２倍に分周した信号を出力し、光センサ２が受光しているときはクロック信号Clock'を反転した信号を出力する。
【００３６】
次に、この昇圧回路の動作を、図３のタイムチャートを参照して説明する。
この昇圧回路に供給される図３（Ａ）に示すクロック信号Clock'は、Ｔ型フリップフロップ３１によって、周波数が１／２倍に分周され、図３（Ｂ）に示す信号として出力端子Ｑ１から出力される。
【００３７】
バックライト９３がオフしており、光センサ２に光が照射されていない（照射光量が基準レベルを超えていない）ときは、光センサ２の出力端子Soutは図３（Ｃ）に示すようにローレベルになっており、Ｄ型フリップフロップ３２の出力端子Ｑ２の電圧は図３（Ｄ）に示すようにローレベルとなっている。出力端子Ｑ２の電圧がローレベルなので、アンド回路３３の出力端はオープン状態に固定され、アンド回路３４の出力は出力端子Ｑ１と同一のレベルとなる。従って、２倍昇圧手段１の入力クロック信号Clockは、図３（Ｅ）に示すように、出力端子Ｑ１と同一のレベルの信号、即ち、クロック信号Clock'の周波数を１／２倍に分周した信号となる。
【００３８】
一方、バックライト９３がオンし、光センサ２に光が照射されている（照射光量が基準値を超えている）ときは、光センサ２の出力端子Soutは図３（Ｃ）に示すようにハイレベルになる。このハイレベルをＤ型フリップフロップ３２が取り込み、Ｄ型フリップフロップ３２の出力端子Ｑ２も図３（Ｄ）に示すようにハイレベルとなる。出力端子Ｑ２がハイレベルのため、アンド回路３４の出力端はオープン状態に固定され、アンド回路３３の出力はクロック信号Clock'を反転したレベルとなる。従って、クロック信号Clockは、図３（Ｅ）に示すようにクロック信号Clock'と同一周波数の信号になる。
【００３９】
このように、この昇圧回路では、バックライト９３がオンしている時、２倍昇圧手段１の駆動クロック信号Clockの周波数は高くなり、バックライト９３がオフしている時、２倍昇圧手段１の駆動クロック信号Clockの周波数は低くなる。
【００４０】
図１に示す２倍昇圧手段１では、クロック信号の周波数が高いほど、単位時間当たりに、電源ＶDDからコンデンサＣ１１に転送される電荷量が増大し、昇圧能力が向上する。従って、バックライト９３からの光を受けて、ＬＳＩ９２内部のリーク電流が増加して、負荷が大きくなっても、昇圧電圧（ＬＳＩ９２の電源電圧）が低下することを防止できる。
【００４１】
一方、２倍昇圧手段１に供給されるクロック信号の周波数が低いほど、スイッチＳ１２及びスイッチＳ１３を貫通する電流が減り、各スイッチで消費する電力も減少し、消費電力が低減する。
【００４２】
このようにして、この昇圧回路は、バックライト９３のオン・オフに従ってクロック信号の周波数を制御することにより、バックライト９３がオフしている時は、消費電力を低く抑え、バックライト９３がオンしている時は、２倍昇圧手段１の出力電圧の低下を緩和することができる。
【００４３】
この実施の形態では、クロック信号Clock’の分周比を２つ（１と１／２）用意し、分周比を切り替えて２倍昇圧手段１の昇圧能力を変更する構成とした。この発明は、この構成に限定されず、分周比を多数用意しておき、その分周比を多段階に切り替えて２倍昇圧手段１の昇圧能力を多数段階に変更してもよい。また、この昇圧回路は、２倍昇圧手段１に出力するクロック信号の周波数をなめらかに変化させて、２倍昇圧手段１の昇圧能力をなめらかに変更する構成としてもよい。
【００４４】
（第２の実施の形態）
図４は、この発明の第２の実施の形態にかかる昇圧回路の構成を示す。
図示するように、この昇圧回路は、昇圧手段４１と、光センサ２と、クロック信号切替回路４３とより構成される。
光センサ２は、第１の実施の形態にかかる昇圧回路で用いられている光センサと同一のものである。
【００４５】
昇圧手段４１は、図１１に示す昇圧手段とほぼ同一の構成であるが、図１１におけるインバータ１５を備えず、外部より信号Clock'を入力する点が図１１の昇圧手段と異なる。
【００４６】
クロック信号切替回路４３は、Ｄ型フリップフロップ４４と、インバータ４５、４６と、ナンド回路４７と、アンド回路４８、４９とから構成されている。Ｄ型フリップフロップ４４は、光センサ２の出力をクロック信号ＣＫ１に同期して取り込み、取り込んだ信号を出力端子Ｑから出力し、インバータ４５を介してナンド回路４７に供給する。
【００４７】
ナンド回路４７は、インバータ４５の出力とクロック信号ＣＫ２のナンドを取り、出力する。アンド回路４８は、ナンド回路４７の出力とクロック信号ＣＫ１の反転信号とのアンドを取り、昇圧手段４１の端子Clock'に出力する。アンド回路４９は、ナンド回路４７の出力とクロック信号ＣＫ１とのアンドを取り、昇圧手段４１の端子Clockに出力する。
【００４８】
次に、この昇圧回路の動作を、図５のタイムチャートを参照して説明する。
クロック信号切替回路４３に供給されるクロック信号ＣＫ１とＣＫ２は、図５（Ａ）と（Ｂ）に示すように、クロック信号ＣＫ２の周波数がクロック信号ＣＫ１の周波数の２倍であり、クロック信号ＣＫ２がハイレベルの期間にクロック信号ＣＫ１のレベルが変化する関係にある。
【００４９】
バックライト９３がオフしているときは、図５（Ｃ）に示すように、光センサ２の出力端子Soutはローレベルになっている。これにより、図５（Ｄ）に示すように、Ｄ型フリップフロップ４４の出力端子Ｑはローレベルとなり、ナンド回路４７の一方の入力端がハイレベルとなる。従って、ナンド回路４７の出力は、クロックＣＫ２の反転信号となる。
【００５０】
従って、アンド回路４９は、クロックＣＫ２の反転信号とクロックＣＫ１のアンドを取り、図５（Ｅ）に示す信号をクロック端子Clockに出力する。一方、アンド回路４８は、クロックＣＫ２の反転信号とクロックＣＫ１の反転信号とのアンドを取り、図５（Ｆ）に示す信号を出力する。即ち、昇圧手段４１のクロック入力端子Clock、Clock'には、図５（Ｅ）（Ｆ）に示すように、クロック信号ＣＫ２がローベルの期間に交互にハイレベルとなる信号が供給される。
【００５１】
このように、この昇圧回路では、バックライト９３がオフしている時は、端子ClockとClock'に印加される信号が同時にハイレベルになることがない。従って、昇圧手段４１の電源電圧から接地電圧に至る貫通路を構成するスイッチ（図１１のＳ１２とＳ１３に相当する）が共にオン状態になることがなく、貫通電流の発生が防止され、消費電流を低減することができる。
【００５２】
一方、バックライト９３がオンしているときは、図５（Ｃ）に示すように、光センサ２の出力端子Soutはハイレベルになり、Ｄ型フリップフロップの出力端子Ｑは、図５（Ｄ）に示すようにハイレベルとなる。出力端子Ｑがハイレベルになると、ナンド回路４７の出力はハイレベルに固定される。このため、アンド回路４８は、クロック信号ＣＫ１の反転信号を出力し、アンド回路４９はクロック信号ＣＫ１をそのまま出力する。
【００５３】
したがって、図５（Ｅ）（Ｆ）に示すように、端子Clockに印加される信号と、端子Clock'に印加される信号とは相互に反転したものとなる。この結果、バックライト９３がオフのときよりも、クロック信号ClockとClock'がハイレベルとなる期間が長くなり、昇圧手段４１の昇圧用コンデンサが電源に接続されている期間が長くなり、昇圧用コンデンサに供給される電荷量が多くなり、昇圧手段４１の昇圧能力が増大する。
【００５４】
なお、クロック信号ClockとClock'が同時にハイレベルになるタイミングが生ずると、貫通電流が生じてしまうが、クロック信号ClockとClock'の波形は、反転信号であるので、このような問題は発生しない。
【００５５】
このようにして、第２の実施の形態の昇圧回路は、バックライト９３のオン・オフに応じてクロック信号の波形を制御することにより、バックライト９３がオフの時は低消費電力で動作することができ、バックライト９３がオンの時は、負荷の増大による昇圧出力電圧の低下を緩和することができる。
【００５６】
（第３の実施の形態）
図６は、この発明の第３の実施の形態にかかる昇圧回路の構成を示す。
図示するように、この実施形態にかかる昇圧回路は、昇圧手段６１と、光センサ２と、クロック信号切替回路６３とより構成される。
【００５７】
昇圧手段６１は、複数のコンデンサＣ１、Ｃ１’、Ｃ２と、ＭＯＳトランジスタを用いた複数のスイッチＳ１〜Ｓ８とより構成され、スイッチＳ１〜Ｓ８の開閉状態を変えることでコンデンサＣ１、Ｃ１’、Ｃ２と電源ＶDDとの接続状態を変更して、電源ＶDDの電圧を昇圧する。
【００５８】
ここで、コンデンサＣ１は、スイッチＳ２、Ｓ５を介して、電源ＶDDに並列接続され、また、スイッチＳ１、Ｓ６を介して、電源ＶDDに直列接続される。
【００５９】
コンデンサＣ１’は、スイッチＳ４、Ｓ７を介して、電源ＶDDに並列に接続され、スイッチＳ３、Ｓ８を介して、電源ＶDDに直列に接続される。
【００６０】
コンデンサＣ２は、スイッチＳ６を介してコンデンサＣ１の一端に接続されると共にスイッチＳ８を介してコンデンサＣ１’の一端に接続される。またコンデンサＣ２の一端は、この昇圧手段６１の出力端子に接続されている。
【００６１】
クロック信号切替回路６３は、Ｄ型フリップフロップ回路６４と、インバータ６５と、２つのアンド回路６６、６７とから構成され、クロック信号Clockと光センサ２の出力信号Soutを入力して、クロック信号ＣＫ３、ＣＫ４、ＣＫ５、ＣＫ６を出力する。
ここで、クロック信号ＣＫ３は、クロック信号切替回路６３に入力されたクロック信号Clockをそのまま出力したものである。即ち、クロック信号ＣＫ３とクロック信号Clockとは、同一である。
また、クロック信号切替回路６３は、光センサ２の出力信号Ｓoutがローレベルのときはクロック信号ＣＫ５とＣＫ６をローレベルに維持する。
【００６２】
Ｄ型フリップフロップ６４は、光センサ２の出力Ｓoutをクロック信号Clockに同期して取り込み、取り込んだ信号を出力端子Ｑから出力する。アンド回路６６は、フリップフロップ６４の出力とクロック信号Clockとのアンドを取り、クロック信号ＣＫ６として出力する。アンド回路６７は、フリップフロップ６４の出力とクロック信号Clockの反転信号とのアンドを取り、クロック信号ＣＫ５として出力する。
即ち、クロック信号ＣＫ３は、スイッチＳ２とスイッチＳ５の制御端子に供給されている。クロック信号ＣＫ４は、スイッチＳ１とスイッチＳ６の制御端子に供給されている。クロック信号ＣＫ５は、スイッチＳ３とスイッチＳ８の制御端子に供給されている。クロック信号ＣＫ６は、スイッチＳ４とスイッチＳ７の制御端子に供給されている。
【００６３】
次に、この昇圧回路の動作を、図７のタイムチャートを参照して説明する。バックライト９３がオフしているときは、図７（Ｂ）に示すように、光センサ２の出力端子Soutはローレベルになっている。これにより、図７（Ｃ）に示すように、Ｄ型フリップフロップ６４の出力端子Ｑはローレベルとなり、アンド回路６６、６７がゲートを閉じる。従って、図７（Ｆ）、（Ｇ）に示すように、光の照射のない通常時は、クロック信号ＣＫ５、ＣＫ６はともにローレベルに保持される。
【００６４】
クロック信号ＣＫ５、ＣＫ６がローレベルに保持されていると、スイッチＳ３、Ｓ４、Ｓ７、Ｓ８がオフ状態を維持する。これにより、コンデンサＣ１’は、電源ＶDD及び出力端子には接続されず、昇圧動作に寄与しない。
【００６５】
一方、バックライト９３がオンしているときは、図７（Ｂ）に示すように、光センサ２の出力端子Soutはハイレベルになり、Ｄ型フリップフロップ６４の出力端子Ｑも、図７（Ｃ）に示すようにハイレベルとなる。従って、アンド回路６６、６７が出力するクロック信号ＣＫ５とＣＫ６は、図７（Ｆ）と（Ｇ）に示すように、クロック信号Clockとその反転信号となる。
【００６６】
クロック信号ＣＫ５、ＣＫ６により、スイッチＳ３、Ｓ４、Ｓ７、Ｓ８が開閉動作し、コンデンサＣ１’がコンデンサＣ１へ並列に接続された状態となり、見かけ上、コンデンサＣ１の容量が増えたこととなる。
【００６７】
また、スイッチＳ３、Ｓ４、Ｓ７、Ｓ８が開閉動作することにより、コンデンサＣ１の接続状態を変更する各スイッチのオン抵抗値が見かけ上低減する。即ち、バックライト９３がオンしたときは、昇圧用コンデンサの容量が増大し、昇圧用コンデンサを駆動するスイッチのオン抵抗値が低減する。従って、昇圧手段６１の昇圧能力が上昇し、負荷の増大による昇圧出力電圧の低下を緩和する。
【００６８】
このようにして、この昇圧回路は、光が照射されたときと照射されていないときとで昇圧用コンデンサの容量及びスイッチのオン抵抗値を切り替えることにより、通常時は低消費電力でありながら、バックライトがオンして負荷が増大したことによる昇圧出力電圧の低下を緩和することができる。
【００６９】
なお、スイッチとして半導体スイッチ（バイポーラトランジスタ、ＭＯＳＦＥＴ等）を使用し、光センサ２の出力に基づいて、制御信号（ベース電流、ゲート電圧）を制御して、これらのスイッチの電流路の抵抗値を制御してもよい。
【００７０】
なお、図６及び図７に示す昇圧回路では、バックライトがオフのときはコンデンサＣ１’を用いず、コンデンサＣ１、Ｃ２を用いて昇圧している。
一方、バックライトがオンのときは、コンデンサＣ１、Ｃ１’、Ｃ２を用いて昇圧動作をする。
【００７１】
（第４の実施の形態）
図８は、この発明の第４の実施の形態にかかる昇圧回路の構成を示す。
図示するように、この実施形態にかかる昇圧回路は、昇圧手段６１’と、光センサ２と、クロック信号切替回路６３とより構成される。
【００７２】
光センサ２は、図６に示す光センサ２と同一である。クロック信号切替回路６３は、図６に示すクロック信号切替回路６３と同一である。従って、クロック信号切替回路６３が出力するクロック信号ＣＫ３、ＣＫ４、ＣＫ５、ＣＫ６は、図７に示すタイムチャートの波形と同一となる。
また、クロック信号ＣＫ３とクロック信号Clockとは、同一である。
【００７３】
昇圧手段６１’は、図６に示す昇圧手段６１と同様に、複数のコンデンサＣ１、Ｃ１’、Ｃ２と、ＭＯＳトランジスタを用いた複数のスイッチＳ１〜Ｓ８とより構成され、スイッチＳ１〜Ｓ８の開閉状態を変えることでコンデンサＣ１、Ｃ１’、Ｃ２と電源ＶDDとの接続状態を変更して、電源ＶDDの電圧を昇圧する。
【００７４】
しかし、本実施形態の昇圧手段６１’は、図６に示す昇圧手段６１とはスイッチＳ１〜Ｓ８のそれぞれの制御端子と、クロック信号ＣＫ３、ＣＫ４、ＣＫ５、ＣＫ６の各信号線との接続が異なる。
即ち、クロック信号ＣＫ３は、スイッチＳ１とスイッチＳ６の制御端子に供給されている。クロック信号ＣＫ４は、スイッチＳ２とスイッチＳ５の制御端子に供給されている。クロック信号ＣＫ５は、スイッチＳ３とスイッチＳ８の制御端子に供給されている。クロック信号ＣＫ６は、スイッチＳ４とスイッチＳ７の制御端子に供給されている。
本実施形態の昇圧回路の上述以外の構成は、図６に示す昇圧回路と同一である。
【００７５】
次に、この昇圧回路の動作を、図７のタイムチャートを参照して説明する。バックライト９３がオフしているときは、図７（Ｂ）に示すように、光センサ２の出力端子Soutはローレベルになっている。これにより、図７（Ｃ）に示すように、Ｄ型フリップフロップ６４の出力端子Ｑはローレベルとなり、アンド回路６６、６７がゲートを閉じる。従って、図７（Ｆ）、（Ｇ）に示すように、光の照射のない通常時は、クロック信号ＣＫ５、ＣＫ６はともにローレベルに保持される。
【００７６】
クロック信号ＣＫ５、ＣＫ６がローレベルに保持されていると、スイッチＳ３、Ｓ４、Ｓ７、Ｓ８がオフ状態を維持する。これにより、コンデンサＣ１’は、電源ＶDD及び出力端子には接続されず、昇圧動作に寄与しない。
【００７７】
一方、バックライト９３がオンしているときは、図７（Ｂ）に示すように、光センサ２の出力端子Soutはハイレベルになり、Ｄ型フリップフロップ６４の出力端子Ｑも、図７（Ｃ）に示すようにハイレベルとなる。従って、アンド回路６６、６７が出力するクロック信号ＣＫ５とＣＫ６は、図７（Ｆ）と（Ｇ）に示すように、クロック信号Clockとその反転信号となる。
【００７８】
クロック信号ＣＫ５、ＣＫ６により、スイッチＳ３、Ｓ４、Ｓ７、Ｓ８が開閉動作し、コンデンサＣ１’がコンデンサＣ１へ並列に接続された状態となり、見かけ上、コンデンサＣ１の容量が増加したこととなる。
【００７９】
ここで、コンデンサＣ１を駆動するクロック信号ＣＫ３、ＣＫ４と、コンデンサＣ１’を駆動するクロック信号ＣＫ５、ＣＫ６とは、位相が１８０度だけ異なる。これによりコンデンサＣ１とＣ１’は、お互いに交互に充電され、交互にコンデンサＣ２に電荷を供給する。したがって、コンデンサＣ１、Ｃ１’は、お互いの充放電動作を補うように動作し、より昇圧能力の高いコンデンサとして機能する。
【００８０】
このようにして、この昇圧回路は、光が照射されたときに用いる昇圧用コンデンサの駆動信号の位相が他の昇圧用コンデンサの駆動信号の位相と異なることにより、通常時は低消費電力でありながら、光が照射されたことによる昇圧出力電圧の低下をより効果的に緩和することができる。
【００８１】
（第５の実施の形態）
図９は、この発明の第５の実施の形態にかかる昇圧回路の構成を示す。
図示するように、この実施形態にかかる昇圧回路は、３つの３倍昇圧手段８１、８２、８３と、光センサ２と、コンデンサＣ３と、ＭＯＳトランジスタを用いたスイッチＳ９、Ｓ１０とより構成される。
【００８２】
３倍昇圧手段８１の出力端子は、コンデンサ３に直接接続されている。一方、３倍昇圧手段８２と８３の出力端子は、スイッチＳ９、Ｓ１０を介してコンデンサ３に接続されている。また、スイッチＳ９、Ｓ１０は、光センサ２の出力信号に基づいて開閉する。また、３倍昇圧手段８２、８３は、制御端子Ｔcontに供給される信号がハイレベルのとき動作し、制御端子Ｔcontに供給される信号がローレベルのとき動作を停止する。
【００８３】
次に、この昇圧回路の動作を説明する。
まず、バックライト９３がオフのとき、光センサ２の出力端子Soutはローレベルになっている。これにより、スイッチＳ９、Ｓ１０はオフ状態となり、３倍昇圧手段８２、８３の出力端はこの昇圧回路の出力端から遮断される。また、３倍昇圧手段８２，８３は動作を停止する。したがって、１個の３倍昇圧手段８１のみが負荷に昇圧電圧を出力する。
【００８４】
一方、バックライト９３がオンのときは、光センサ２の出力端子Soutはハイレベルになる。これにより、スイッチＳ９、Ｓ１０はオンし、３倍昇圧手段８２、８３の出力端がこの昇圧回路の出力端に接続され、３個の３倍昇圧手段８１、８２、８３が負荷に昇圧電圧を出力する。
【００８５】
このように、この昇圧回路は、バックライト９３がオフのときとオンのときとで動作させる昇圧手段の数を切り替えることにより、通常時は低消費電力でありながら、ＬＳＩ９２に光が照射されて負荷が増大したことによる昇圧出力電圧の低下を緩和することができる。
【００８６】
上述の実施の形態では、昇圧手段として２倍又は３倍昇圧手段を用いたが、この昇圧回路はその構成に限定されず、４倍、５倍・・・ｎ倍昇圧手段を用いてもよい。
また、図９、図１２等では、昇圧手段内に電源ＶDDを配置したが、この電源ＶDDは外部から電圧が印加される端子などでもよく、物理的に電源回路が昇圧手段内に配置される必要はない。
【００８７】
また、上述の光センサ２の構成及び配置は、上述のものに限定されず、任意である。例えば、図１０（ａ）に示すように、光センサ２を昇圧回路の負荷となるＬＳＩ９２の外部に配置し、光センサ２の検出信号をＬＳＩ９２内の昇圧手段に供給するように構成してもよい。
また、図１０（ｂ）に示すように、光センサをＬＳＩ７２の内部に配置してもよい。この場合、光センサ２をＬＳＩ７２の表面部に配置することが望ましい。また、ＬＳＩ７２を構成する半導体基板上に、感光性の半導体層を配置する等して、光センサ２を形成してもよい。光センサ２をＬＳＩ７２の内部に配置することにより、ＬＣＤ用のコントローラ又はドライバＬＳＩ等を小型化することができる。
【００８８】
また、図１１（ａ）に示すように、ＬＳＩ９２の内外に複数の光センサ２を配置してもよい。このように、光センサ２を複数配置することにより、ＬＳＩに照射される光をより高感度に検出することができる。
【００８９】
複数の光センサ２を配置した場合、図１１（ｂ）に示すように、これらの光センサ２の出力信号の論理和を取ることにより、一部の光センサ２のみが光を検出した場合でも、昇圧手段の昇圧能力を向上することができる。
【００９０】
なお、この発明は、バックライトを備えた液晶表示素子の制御回路又は駆動回路の電源として機能する昇圧回路に限定されず、光の照射により消費電力が増大するタイプのあらゆる回路を負荷とする昇圧回路に適用可能である。
【００９１】
【発明の効果】
以上説明したように、この発明によれば、光センサの出力信号に基づいて昇圧手段の昇圧能力を切り替えるので、通常時の消費電流の増加を抑えつつ、負荷となる回路が光の照射を受けることによる昇圧出力電圧の低下を緩和することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態にかかる昇圧回路の基本構成を示す図である。
【図２】図１に示す昇圧回路における光センサの構成例を示す図である。
【図３】図１に示す昇圧回路の各部位の動作を示す図である。
【図４】この発明の第２の実施の形態にかかる昇圧回路の基本構成を示す図である。
【図５】図４に示す昇圧回路の各部位の動作を示す図である。
【図６】この発明の第３の実施の形態にかかる昇圧回路の基本構成を示す図である。
【図７】図６に示す昇圧回路の各部位の動作を示す図である。
【図８】この発明の第４の実施の形態にかかる昇圧回路の基本構成を示す図である。
【図９】この発明の第の５実施の形態にかかる昇圧回路の基本構成を示す図である。
【図１０】光センサの配置例を示す図である。
【図１１】複数の光センサを配置した例と、その場合のその光センサの検出信号の処理方法を説明する図である。
【図１２】従来の昇圧回路の一例を示す図である。
【図１３】ＣＯＧ方式によってＬＳＩを実装した液晶パネルの概略断面図である。
【符号の説明】
１      ２倍昇圧手段
２      光センサ
３      クロック信号切替回路
３１    Ｔ型フリップフロップ
３２    Ｄ型フリップフロップ
４１    昇圧手段
４３    クロック信号切替回路
６１、６１’        昇圧手段
６３                クロック信号切替回路
７１、７２、７３    ＬＳＩ
８１、８２、８３    ３倍昇圧手段
【図１】
0003658666.tif 000002
【図２】
0003658666.tif 000003
【図３】
0003658666.tif 000004
【図４】
0003658666.tif 000005
【図５】
0003658666.tif 000006
【図６】
0003658666.tif 000007
【図７】
0003658666.tif 000008
【図８】
0003658666.tif 000009
【図９】
0003658666.tif 000010
【図１０】
0003658666.tif 000011
【図１１】
0003658666.tif 000012
【図１２】
0003658666.tif 000013
【図１３】
0003658666.tif 000014