(57)【特許請求の範囲】
【請求項１】
入賞領域に遊技球が入賞すると、所定個の賞球が遊技者に払い出される遊技機であって、電源投入時に電源断直前の内容が保持されている保持データにもとづいて遊技状態を復帰させる遊技状態復帰制御を行うことが可能であり、
ＲＡＭを内蔵し、遊技進行を制御して、入賞に応じて払い出すべき賞球数を示す賞球制御コマンドと賞球制御コマンドの受信割込処理の実行を示す割込信号とを出力する遊技制御用マイクロコンピュータが搭載された遊技制御基板と、
ＲＡＭを内蔵し、入賞に応じて前記遊技制御用マイクロコンピュータから出力される前記賞球制御コマンドにもとづいて賞球払出制御を行う賞球制御用マイクロコンピュータが搭載された賞球制御基板と、
遊技機の電源断時に前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータのＲＡＭの記憶内容を保持させるためのバックアップ電源と、
遊技機に供給される電源を監視して、所定量の電圧低下を検出したときに検出信号を出力する電源監視手段と、
前記遊技制御用マイクロコンピュータから前記賞球制御用マイクロコンピュータに向かう方向にのみ前記賞球制御コマンドと前記割込信号とを通過させるバッファ回路とを備え、
前記電源監視手段は、前記検出信号を、前記遊技制御用マイクロコンピュータと前記賞球制御用マイクロコンピュータとに出力し、
前記遊技制御用マイクロコンピュータおよび前記賞球制御用マイクロコンピュータは、前記電源監視手段からの検出信号の入力に応じて、前記ＲＡＭの記憶内容を保持させるための電源断時処理を実行し、
前記賞球制御用マイクロコンピュータは、
前記遊技制御用マイクロコンピュータから前記割込信号が入力されたことに応じて実行される受信割込処理により賞球制御コマンドが示す賞球数を前記ＲＡＭに記憶させ、
前記ＲＡＭに賞球数が記憶されているときに賞球払出制御を実行し、
前記ＲＡＭに記憶されている賞球数から前記賞球払出制御処理による賞球の払い出しに応じた賞球数を減算し、
電源投入時に、前記ＲＡＭに賞球数の記憶が保持されていたことを条件に、未払出の賞球の賞球払出制御を実行し、
前記賞球制御用マイクロコンピュータが電源断時処理を開始するタイミングを、前記遊技制御用マイクロコンピュータが電源断時処理を開始するタイミングよりも遅らせるための遅延時間を作成する遅延手段を備えた
ことを特徴とする遊技機。
【請求項２】
遊技制御基板および賞球制御基板とは別個に設けられ、遊技機で使用される電源電圧を作成する電源基板を備え、
前記遊技制御基板および前記賞球制御基板に検出信号を出力する共通の電源監視手段が前記電源基板に搭載されている
請求項１記載の遊技機。
【請求項３】
遅延時間は、少なくとも遊技制御用マイクロコンピュータから賞球制御用マイクロコンピュータに送信される賞球制御コマンドを賞球制御用マイクロコンピュータが受信可能な時間である
請求項１または請求項２記載の遊技機。
【請求項４】
遅延手段は、電源監視手段からの検出信号を遊技制御用マイクロコンピュータよりも遅延させて賞球制御用マイクロコンピュータに入力させる遅延回路である
請求項１から請求項３のうちのいずれかに記載の遊技機。
【請求項５】
遅延手段は、電源監視手段からの検出信号の入力に応じて賞球制御用マイクロコンピュータが遅延処理を開始するように構成されたソフトウェアである
請求項１から請求項３のうちのいずれかに記載の遊技機。
【請求項６】
電源監視手段からの検出信号は、賞球制御用マイクロコンピュータの割込端子に入力され、
賞球制御用マイクロコンピュータは、前記電源監視手段からの検出信号が前記割込端子に入力されたことにもとづく割込処理によって電源断時処理を実行する
請求項１から請求項５のうちのいずれかに記載の遊技機。
【請求項７】
電源監視手段からの検出信号は入力ポートに入力され、
賞球制御用マイクロコンピュータは、前記入力ポートに前記検出信号が入力されたことを検出したときに電源断時処理を実行する
請求項１から請求項５のうちのいずれかに記載の遊技機。
【請求項８】
賞球制御用マイクロコンピュータは、電源断時処理を実行した後、該賞球制御用マイクロコンピュータをホールト状態に設定する
請求項１から請求項７のうちのいずれかに記載の遊技機。
【請求項９】
電源監視手段と同一の電圧の電源を監視し、検出電圧が前記電源監視手段の検出電圧よりも低く、賞球制御用マイクロコンピュータが動作する電圧値であるときに電源電圧の電圧低下を検出する第２の電源監視手段を備え、
前記賞球制御用マイクロコンピュータは、前記第２の電源監視手段からの検出出力の入力に応じて動作停止状態とされる
請求項１から請求項８のうちのいずれかに記載の遊技機。
【請求項１０】
第２の電源監視手段は賞球制御基板に搭載されている
請求項９記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
【０００７】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。
【０００８】
【発明が解決しようとする課題】
遊技機に対する電源供給が停止したときには、遊技制御手段等の各制御手段を駆動するための駆動電圧（例えば＋５Ｖ）は徐々に低下する。各制御手段は一般にマイクロコンピュータを含むが、素子のばらつき等に起因して、各制御手段が動作不能になる電圧は異なる。遊技制御手段から各制御手段にコマンドを送信する際に、遊技制御手段が搭載された遊技制御基板への不正信号入力防止等の観点から、各制御手段からの応答をとらないように構成されている。すると、例えば、遊技機に対する電源供給が停止する直前に遊技制御手段がコマンドを送出したにもかかわらず、コマンドを受信する側の制御手段が既に動作不能になっていることもある。その場合、遊技制御手段はコマンドを送出したと認識するが、コマンドを受信する側の制御手段はコマンドを受信できていない。その場合、一般には、駆動電圧がなくなって遊技制御手段および他の各制御手段が動作しなくなり、その後、電源再投入されたときにリセットされるので問題は生じないことが多い。ただし、制御上の問題は生じないが、入賞にもとづく賞球払出が完了していないうちに不測の停電等が生ずると、未払出賞球が発生して遊技者に不利益が与えられることになる。
【０００９】
また、遊技者に不利益を与えないようにするために、賞球制御手段が遊技制御手段から指示された賞球個数をバックアップＲＡＭに保存し、電源断後に電源復旧したときに保存されている賞球個数にもとづいて賞球払出を継続するように構成されている場合でも、電源断直前に遊技制御手段が所定個の賞球払出指示を行ったにもかかわらず、賞球制御手段は、その指示を受け取っていないということが考えられる。その場合、電源復旧後に賞球制御手段が記憶にもとづく賞球払出を再開したとしても、本来払い出されるべき賞球数よりも少ない個数の賞球払出が行われる。すなわち、遊技者に対して不利益を与えることになる。
【００１０】
そこで、本発明は、停電等の不測の電源断が発生したときに必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるように構成された場合に、遊技制御手段と賞球制御手段との間でコマンドを常に確実に受け渡しして遊技者に不利益を与えることのない遊技機を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明による遊技機は、入賞領域に遊技球が入賞すると、所定個の賞球が遊技者に払い出される遊技機であって、電源投入時（遊技店員等によって人為的に遊技機に電源が投入されたときおよび停電からの復旧時等、電源が供給されていない状態から供給される状態になったときの全てを含む概念）に電源断直前の内容が保持されている保持データにもとづいて遊技状態を復帰させる遊技状態復帰制御を行うことが可能であり、ＲＡＭを内蔵し、遊技進行を制御して、入賞に応じて払い出すべき賞球数を示す賞球制御コマンドと賞球制御コマンドの受信割込処理の実行を示す割込信号とを出力する遊技制御用マイクロコンピュータが搭載された遊技制御基板と、ＲＡＭを内蔵し、入賞に応じて遊技制御用マイクロコンピュータから出力される賞球制御コマンドにもとづいて賞球払出制御を行う賞球制御用マイクロコンピュータが搭載された賞球制御基板と、遊技機の電源断時に遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータのＲＡＭの記憶内容を保持させるためのバックアップ電源と、遊技機に供給される電源を監視して、所定量の電圧低下を検出したときに検出信号を出力する電源監視手段と、遊技制御用マイクロコンピュータから賞球制御用マイクロコンピュータに向かう方向にのみ賞球制御コマンドと割込信号とを通過させるバッファ回路とを備え、電源監視手段は、検出信号を、遊技制御用マイクロコンピュータと賞球制御用マイクロコンピュータとに出力し、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータは、電源監視手段からの検出信号の入力に応じて、ＲＡＭの記憶内容を保持させるための電源断時処理を実行し、賞球制御用マイクロコンピュータは、遊技制御用マイクロコンピュータから割込信号が入力されたことに応じて実行される受信割込処理により賞球制御コマンドが示す賞球数をＲＡＭに記憶させ、ＲＡＭに賞球数が記憶されているときに賞球払出制御を実行し、ＲＡＭに記憶されている賞球数から賞球払出制御処理による賞球の払い出しに応じた賞球数を減算し、電源投入時に、ＲＡＭに賞球数の記憶が保持されていたことを条件に未払出の賞球の賞球払出制御を実行し、賞球制御用マイクロコンピュータが電源断時処理を開始するタイミングを、遊技制御用マイクロコンピュータが電源断時処理を開始するタイミングよりも遅らせるための遅延時間を作成する遅延手段を備えたことを特徴とする。なお、遊技結果価値とは、遊技球の払い出しや、画像式遊技機の場合の得点の加点を示す概念である。
【００１２】
遊技制御基板および賞球制御基板とは別個に設けられ、遊技機で使用される電源電圧を作成する電源基板を備え、遊技制御基板および賞球制御基板に検出信号を出力する共通の電源監視手段が電源基板に搭載されているように構成されていてもよい。
【００１３】
遅延時間は、少なくとも遊技制御用マイクロコンピュータから賞球制御用マイクロコンピュータに送信される賞球制御コマンドを賞球制御用マイクロコンピュータが受信可能な時間である。
【００１４】
遅延手段は、例えば、電源監視手段からの検出信号を遊技制御用マイクロコンピュータよりも遅延させて賞球制御用マイクロコンピュータに入力させる遅延回路である。
【００１５】
遅延手段は、例えば、電源監視手段からの検出信号の入力に応じて賞球制御用マイクロコンピュータが遅延処理を開始するように構成されたソフトウェアである。
【００１６】
電源監視手段からの検出信号が、賞球制御用マイクロコンピュータの割込端子に入力され、賞球制御用マイクロコンピュータは、電源監視手段からの検出信号が割込端子に入力されたことにもとづく割込処理によって電源断時処理を実行するように構成されていてもよい。
【００１７】
電源監視手段からの検出信号は入力ポートに入力され、賞球制御用マイクロコンピュータが、入力ポートに検出信号が入力されたことを検出したときに電源断時処理を実行するように構成されていてもよい。
【００１８】
賞球制御用マイクロコンピュータが、電源断時処理を実行した後、該賞球制御用マイクロコンピュータをホールト状態に設定するようにしてもよい。
【００１９】
電源監視手段と同一の電圧の電源を監視し、検出電圧が電源監視手段の検出電圧よりも低く、賞球制御用マイクロコンピュータが動作する電圧値であるときに電源電圧の電圧低下を検出する第２の電源監視手段を備え、賞球制御用マイクロコンピュータが、第２の電源監視手段からの検出出力の入力に応じて動作停止状態とされるように構成されていてもよい。
【００２０】
第２の電源監視手段は賞球制御基板に搭載されている構成であってもよい。
【００２１】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２２】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２３】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２４】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２５】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２６】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット５０も示されている。
【００２７】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２８】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２９】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３０】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３１】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３２】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３３】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置９７を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
【００３４】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３５】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とが搭載されている。
【００３６】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３７】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される揮発性記憶手段の一例であるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００３８】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００３９】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４０】
図５は、賞球制御基板３７および玉払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図５に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【００４１】
球切れ検出スイッチ１６７および球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、球切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【００４２】
主基板３１のＣＰＵ５６は、球切れ検出スイッチ１６７または球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、玉貸し禁止を指示する賞球制御コマンドを送出する。玉貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、玉貸し処理を停止する。
【００４３】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、主基板３１のＩ／Ｏポート５７から入賞球排出ソレノイド１２７への駆動信号は、中継基板７１を介して入賞球排出ソレノイド１２７に供給される。なお、賞球カウントスイッチ３０１Ａは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００４４】
入賞があると、賞球制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球個数を示す賞球制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す賞球制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して賞球制御コマンドを入力し、賞球制御コマンドに応じて玉払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００４５】
入力バッファ回路３７３における各バッファは、主基板３１から賞球制御基板３７へ向かう方向にのみ信号を通過させることができる。従って、賞球制御基板３７側から主基板３１側に信号が伝わる余地はない。賞球制御基板３７内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、入力バッファ回路３７３の入力側にノイズフィルタを設けてもよい。
【００４６】
また、主基板３１において、賞球制御コマンドを出力する出力ポート５７７，５７８の外側にバッファ回路６８が設けられている。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、賞球制御基板３７から主基板３１に信号が与えらる可能性がある信号ラインをより確実になくすことができる。
【００４７】
また、賞球制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す玉貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００４８】
さらに、賞球制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号および玉貸しカウントスイッチ３０１Ｂの検出信号が入力される。玉貸しカウントスイッチ３０１Ｂは、実際に貸し出された遊技球を検出する。賞球制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して玉払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。
【００４９】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、玉貸しスイッチおよび返却スイッチが接続される。
【００５０】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、玉貸しスイッチ信号および返却スイッチ信号が賞球制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および玉貸し可表示信号が賞球制御基板３７を介して与えられる。カードユニット５０と賞球制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、玉貸し要求信号（ＢＲＱ信号）、玉貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００５１】
パチンコ遊技機１の電源が投入されると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、玉貸しスイッチが操作され玉貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＱ信号を出力する。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、賞球制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を出力する。
【００５２】
以上のように、カードユニット５０からの信号は全て賞球制御基板３７に入力される構成になっている。従って、玉貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および賞球制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図５では、それらの回路は省略されている。
【００５３】
この実施の形態では、少なくとも主基板３１のＣＰＵ５６および賞球制御用ＣＰＵ３７１が有するＲＡＭの一部は、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、バックアップ電源によってバックアップＲＡＭは記憶内容を保持することができる。そして、各ＣＰＵは、電源電圧の低下を検出すると、所定の処理を行った後に電源断待ちの状態になる。
【００５４】
図６は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図６に示すように、電源基板に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６の割込端子（ＩＲＱ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。
【００５５】
主基板３１には、第２の電源監視回路９０３が搭載されている。この例では、第２の電源監視回路９０３において、電源監視用ＩＣ９０４が、第１の電源監視回路が監視する電源電圧と等しい電源電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。そして、例えば、電源基板に搭載される第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋１６Ｖとし、第２の電源監視回路９０３の検出電圧を＋８Ｖとする。そのように構成した場合には、同一の電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電源断時処理を開始してから電源断時処理が確実に完了するまでの期間である。
【００５６】
第２の電源監視回路９０３からの電圧低下信号は、初期リセット回路６５からの初期リセット信号と論理和をとられた後に、ＣＰＵ５６のリセット端子に入力される。従って、ＣＰＵ５６は、初期リセット回路６５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９０３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【００５７】
なお、初期リセット回路６５のリセットＩＣ６５１は、遊技機に電源が投入され＋５Ｖ電源の電圧が上昇していくときに、＋５Ｖ電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。
【００５８】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００５９】
図７は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音制御基板７０、ランプ制御基板３５および賞球制御基板３７等の遊技装置制御基板と独立して設置され、遊技機内の各遊技装置制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００６０】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各遊技装置制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ９１８が設置されている。
【００６１】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの遊技装置制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００６２】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００６３】
また、電源基板９１０には、上述した第１の電源回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、＋３０Ｖ電源電圧を導入し、＋３０Ｖ電源電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電源電圧が所定値（この例では＋１６Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、＋３０Ｖ電源電圧は、交流から直流に変換された直後の電圧である。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や賞球制御基板３７等に供給される。
【００６４】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各遊技装置制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵを駆動するための電圧（この例では＋５Ｖ）よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００６５】
また、電源監視用ＩＣ９０２は、遊技装置制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の遊技装置制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする遊技装置制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各遊技装置制御基板における各遊技装置制御手段が後述する電源復帰制御を行っても、遊技機のコストはさほど上昇しない。さらに、電源基板９０１は、遊技機枠側ではなく遊技機本体側に設置されているので、機構板３６を交換する場合でも電源基板９０１は交換不要である。よって、電源基板９１０の使い回しができ、このことからも遊技機のコスト上昇を抑えることができる。
【００６６】
次に遊技機の動作について説明する。
図８は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、停電からの復旧時であったか否か確認する（ステップＳ１）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップＲＡＭ領域に設定される電源断フラグによって確認される。
【００６７】
すなわち、ＲＡＭ領域が電源バックアップされている状態で遊技機に電源が再投入されるとＲＡＭには電源断時の状態が保存されているので電源断フラグも正確に保存されている。ＲＡＭ領域が電源バックアップされていない状態で遊技機に電源が投入されると、ＲＡＭの内容は不定になっているので、電源断フラグの値は正しくない。従って、電源断フラグのセット状態に応じて停電からの復旧時であったか否か確認することができる。なお、仮に、電源バックアップされていない状態で遊技機に電源が投入されたときに電源断フラグがセット状態になってしまったとしても、後述するパリティ診断によって、停電からの復旧時であったと誤って判断されてしまうことは防止される。
【００６８】
停電からの復旧時であった場合には、ＣＰＵ５６は、後述する停電復旧処理を実行する（ステップＳ４）。なお、停電からの復旧時でない場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１，Ｓ２）。その後、メイン処理では、タイマ割込フラグの監視（ステップＳ６）の確認を行うループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ５）も実行される。
【００６９】
通常の初期化処理では、図９に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ２ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行われた後に、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ２ｃ）。すなわち、ステップＳ２ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【００７０】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図１０に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１１）。
【００７１】
ＣＰＵ５６は、ステップＳ６において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７）、遊技制御処理を実行する（ステップＳ１０）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【００７２】
図１１は、遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ２１）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ２２）。
【００７３】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ２３）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ２４）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２５）。
【００７４】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２６）。
【００７５】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００７６】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２９）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ３０）。
【００７７】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ３１）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００７８】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００７９】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１１に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【００８０】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的にクロック信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６のタイマ動作用クロック入力端子に導入し、外部クロックにもとづくタイマ割込によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【００８１】
図１２は、電源基板９１０の第１の電源監視回路からの電圧低下信号にもとづく割込に応じて実行される停電発生割込処理の一例を示すフローチャートである。停電発生割込処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ４１）。停電割込発生処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。
【００８２】
次いで、ＣＰＵ５６は、全ての出力ポートをオフ状態にする（ステップＳ４２）。そして、必要ならば各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４３）。また、電源断フラグをセットする（ステップＳ４４）。さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４５）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ４６）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４７）。その後、ＲＡＭアクセス禁止状態にする（ステップＳ４８）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【００８３】
次いで、ＣＰＵ５６は、ホールト命令（ＨＡＬＴ命令）を発行する（ステップＳ４９）。すなわち、ＣＰＵ自身を、リセット解除または割込発生以外では動作しない状態にする。ただし、ステップＳ４１で割込禁止に設定されているので、割込は発生しない。従って、図５に示された電源監視用ＩＣ９０４からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【００８４】
なお、この実施の形態では、停電発生割込処理は、最終部でホールト命令を発行するように構成されるが、プログラムをループ状態にしてもよい。
【００８５】
また、ＲＡＭアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップＳ４１からＳ４９の処理は、第２の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第２の電源監視手段が電圧低下信号を発生する前に完了するように、第１の電圧監視手段および第２の電圧監視手段の検出電圧の設定が行われている。
【００８６】
図１３は、停電復旧処理（ステップＳ４）の一例を示すフローチャートである。停電復旧処理において、ＣＰＵ５６は、まず、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ５１）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理（ステップＳ２）と同様の初期化処理を実行する（ステップＳ５２，Ｓ５４）。
【００８７】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップＳ５３）、電源断フラグをクリアする（ステップＳ５５）。
【００８８】
なお、ここでは、ステップＳ１で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップＳ２の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【００８９】
図１４は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図１４に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図１４（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）がバックアップパリティデータ領域に設定される。
【００９０】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図１４（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図１４（Ａ）に示すようなデータがバックアップ領域に設定されている。
【００９１】
ステップＳ５１の処理において、ＣＰＵ５６は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「３９Ｈ」）を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【００９２】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【００９３】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ５３）を行うように構成される。
【００９４】
以下、賞球制御処理について説明する。
図１５は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図１５に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【００９５】
図１６に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示し、「０，１，０，１」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【００９６】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、玉切れ検出スイッチ１６７または玉切れスイッチ１８７がオンしたとき（玉切れ状態フラグがオンしたとき）に、主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に、主基板３１から送信される。
【００９７】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【００９８】
図５に示されたように、賞球制御コマンドは、出力ポート５７７を介して送信される。そして、この実施の形態では、図１７に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【００９９】
なお、図１５に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図１５に示された構成とは逆にしてもよい。
【０１００】
さらに、図１５に示されたコマンド構成では、賞球制御コマンドに賞球数そのものが設定されるが、賞球制御コマンドにおいて、賞球数そのものではなく、賞球数を示す情報（例えば、００，０１，１０等）が設定されていてもよい。
【０１０１】
図１８は、遊技制御処理におけるステップＳ２９のスイッチ処理を示すフローチャートである。スイッチ処理において、ＣＰＵ５６は、まず、ゲートスイッチ１２がオンしたか否かを検出する（ステップＳ１２０）。次いで、始動口スイッチ１７がオンしたか否かを検出する（ステップＳ１４０）。また、カウントスイッチ２３がオンしたか否かを検出する（ステップＳ１６０）。さらに、Ｖカウントスイッチ２２がオンしたか否かを検出する（ステップＳ１８０）。そして、入賞口スイッチ１９ａ，２４ａがオンしたか否かを検出する（ステップＳ２００，Ｓ２２０）。
【０１０２】
以下、スイッチ処理における賞球払出制御に関わる処理について詳しく説明する。
図１９は、始動口スイッチ１７がオンしたか否かを検出する始動口スイッチチェック処理（ステップＳ１２０）を示すフローチャートである。始動口スイッチチェック処理において、ＣＰＵ５６は、始動口スイッチ１７がオン状態を示しているか否か確認する（ステップＳ１４１）。オン状態を示していれば、始動口スイッチオンカウンタが最大値になっているか否か確認し（ステップＳ１４２）、最大値になっていれば、始動口スイッチエラーフラグをセットする（ステップＳ１４９）。
【０１０３】
始動口スイッチオンカウンタは、始動口スイッチ１７のオン状態を検出した回数を計数するためのカウンタである。また、最大値は、その値までカウンタ値が進んでしまうと断線エラー（オン状態が長期間継続する）等であると判定するための値である。すなわち、カウント値が最大値まで進むと、最大値に応じた期間オン状態が継続したことになり、始動口スイッチ１７に異常が生じたと判定される。なお、始動口スイッチエラーフラグは、遊技制御処理のエラー処理（ステップＳ２５）で参照される。
【０１０４】
始動口スイッチオンカウンタが最大値になっていない場合には、ＣＰＵ５６は、始動口スイッチオンカウンタを＋１する（ステップＳ１４４）。そして、始動口スイッチオンカウンタの値をチェックし（ステップＳ１４５）、その値が２になっていれば、始動入賞口１４に遊技球が入賞したと判断する。
【０１０５】
始動入賞口１４に遊技球が入賞したと判断した場合には、ＣＰＵ５６は、６個カウンタの値を＋１する（ステップＳ１４５）。６個カウンタの値は、メイン処理の入賞球信号処理（ステップＳ１６）で参照される。入賞球信号処理では、始動口賞球記憶カウンタの値が０でない場合には、６個の賞球数を示すコマンドを賞球制御基板３７に送信するとともに、６個カウンタの値を−１する。
【０１０６】
さらに、ＣＰＵ５６は、始動入賞記憶が最大値（この例では４）になっているか否か確認し（ステップＳ１４６）、最大値になっていなければ、大当り決定用乱数を抽出して抽出値を保存する（ステップＳ１４７）。保存された大当り決定用乱数値は特別図柄プロセス処理で使用される。また、始動入賞記憶数を＋１する（ステップＳ１４８）。
【０１０７】
ステップＳ１４１において始動口スイッチ１７がオン状態でないことが確認されると、ＣＰＵ５６は、始動口スイッチオンカウンタをクリアするとともに（ステップＳ１５０）、始動口スイッチエラーフラグをクリアする（ステップＳ１５１）。なお、図１９に示された処理は２ｍｓに１回起動されるので、結局、スイッチオン状態が４ｍｓ継続すると、スイッチがオンしたと判定される。
【０１０８】
図２０は、カウントスイッチ２３がオンしたか否かを検出するカウントスイッチチェック処理（ステップＳ１６０）を示すフローチャートである。カウントスイッチチェック処理において、ＣＰＵ５６は、カウントスイッチ２３がオン状態を示しているか否か確認する（ステップＳ１６１）。オン状態を示していれば、カウントスイッチオンカウンタが最大値になっているか否か確認し（ステップＳ１６２）、最大値になっていれば、カウントスイッチエラーフラグをセットする（ステップＳ１６７）。
【０１０９】
カウントスイッチオンカウンタが最大値になっていない場合には、ＣＰＵ５６は、カウントスイッチオンカウンタを＋１する（ステップＳ１６３）。そして、カウントスイッチオンカウンタの値をチェックし（ステップＳ１６４）、その値が２になっていれば、大入賞口に遊技球が入賞したと判断する。
【０１１０】
大入賞口に遊技球が入賞したと判断した場合には、ＣＰＵ５６は、大入賞口入賞個数カウンタを＋１するとともに（ステップＳ１６５）、１５個カウンタの値を＋１する（ステップＳ１６６）。大入賞口入賞個数カウンタの値は、特別図柄プロセス処理で参照される。特別図柄プロセス処理では、例えば、大入賞口入賞個数カウンタの値が１０になると大当り遊技の１ラウンドが終了したと判断される。また、１５個カウンタの値は、メイン処理の入賞球信号処理（ステップＳ１６）で参照される。入賞球信号処理では、１５個カウンタの値が０でない場合には、１５個の賞球数を示すコマンドを賞球制御基板３７に送信するとともに、１５個カウンタの値を−１する。
【０１１１】
ステップＳ１６１においてカウントスイッチ２３がオン状態でないことが確認されると、ＣＰＵ５６は、カウントスイッチオンカウンタをクリアするとともに（ステップＳ１６８）、カウントスイッチエラーフラグをクリアする（ステップＳ１６９）。
【０１１２】
図２１は、入賞口スイッチ１９ａがオンしたか否かを検出する入賞口スイッチ１９ａチェック処理（ステップＳ２００）を示すフローチャートである。入賞口スイッチ１９ａチェック処理において、ＣＰＵ５６は、入賞口スイッチ１９ａがオン状態を示しているか否か確認する（ステップＳ２０１）。オン状態を示していれば、入賞口スイッチ１９ａオンカウンタが最大値になっているか否か確認し（ステップＳ２０２）、最大値になっていれば、入賞口スイッチ１９ａエラーフラグをセットする（ステップＳ２０６）。
【０１１３】
入賞口スイッチ１９ａオンカウンタが最大値になっていない場合には、ＣＰＵ５６は、入賞口スイッチ１９ａオンカウンタを＋１する（ステップＳ２０３）。そして、入賞口スイッチ１９ａオンカウンタの値をチェックし（ステップＳ２０４）、その値が２になっていれば、入賞口スイッチ１９ａで入賞検出される入賞口１９に遊技球が入賞したと判断する。
【０１１４】
入賞口１９に遊技球が入賞したと判断した場合には、ＣＰＵ５６は、１０個カウンタの値を＋１する（ステップＳ２０５）。１０個カウンタの値は、メイン処理の入賞球信号処理（ステップＳ１６）で参照される。入賞球信号処理では、１０個カウンタの値が０でない場合には、１０個の賞球数を示すコマンドを賞球制御基板３７に送信するとともに、１０個カウンタの値を−１する。
【０１１５】
ステップＳ２０１において入賞口スイッチ１９ａがオン状態でないことが確認されると、ＣＰＵ５６は、入賞口スイッチ１９ａオンカウンタをクリアするとともに（ステップＳ２０７）、入賞口スイッチ１９ａエラーフラグをクリアする（ステップＳ２０８）。
【０１１６】
図２２は、入賞口スイッチ２４ａがオンしたか否かを検出する入賞口スイッチ２４ａチェック処理（ステップＳ２２０）を示すフローチャートである。入賞口スイッチ２４ａチェック処理において、ＣＰＵ５６は、入賞口スイッチ２４ａがオン状態を示しているか否か確認する（ステップＳ２２１）。オン状態を示していれば、入賞口スイッチ２４ａオンカウンタが最大値になっているか否か確認し（ステップＳ２２２）、最大値になっていれば、入賞口スイッチ２４ａエラーフラグをセットする（ステップＳ２２６）。
【０１１７】
入賞口スイッチ２４ａオンカウンタが最大値になっていない場合には、ＣＰＵ５６は、入賞口スイッチ２４ａオンカウンタを＋１する（ステップＳ２２３）。そして、入賞口スイッチ２４ａオンカウンタの値をチェックし（ステップＳ２２４）、その値が２になっていれば、入賞口スイッチ２４ａで入賞検出される入賞口２４に遊技球が入賞したと判断し、１０個カウンタの値を＋１する（ステップＳ２２５）。
【０１１８】
ステップＳ２２１において入賞口スイッチ２４ａがオン状態でないことが確認されると、ＣＰＵ５６は、入賞口スイッチ２４ａオンカウンタをクリアするとともに（ステップＳ２２７）、入賞口スイッチ２４ａエラーフラグをクリアする（ステップＳ２２８）。
【０１１９】
図２３は、メイン処理のデータ出力処理（ステップＳ６）における賞球コマンド出力処理を示すフローチャートである。賞球コマンド出力処理において、ＣＰＵ５６は、まず、割込マスクを設定する（ステップＳ３６０）。割込マスクが設定されることによって、マスク可能割込が発生してもその受付が待たされる。この実施の形態では、電源断時処理がマスク可能割込処理で実行される。よって、賞球コマンド出力処理中に電源電圧の低下を示す信号が入力されても、直ちに電源断時処理は開始されない。電源断時処理は、割込マスクが解除されるまで待たされる。割込マスクは賞球コマンド出力処理が終了するときに解除されるので、結局、賞球コマンド出力処理中に電源電圧の低下を示す信号が入力された場合でも、賞球制御コマンドの送出処理は完了する。
【０１２０】
次いで、ＣＰＵ５６は、１５個カウンタの値が０であるか否か確認する（ステップＳ３６１）。０でなければ、賞球制御コマンドである払出個数指示（１５個）コマンドを出力ポート５７７に出力する（ステップＳ３６２）。そして、ＩＮＴ信号をオン状態にする（ステップＳ３６３）。次いで、５μｓのディレイタイムをおいて（ステップＳ３６４）、ＩＮＴ信号をオフ状態にする（ステップＳ３６５）。そして、１５個カウンタの値を−１する（ステップＳ３６６）。また、払出指令個数累積値を＋１５する（ステップＳ３６７）。払出指令個数累積値は、賞球制御基板３７に対して指示した払出個数の累積値を示すものであり、ＣＰＵ５６は、払出指令個数累積値を用いて賞球が完了したか否か確認する。
【０１２１】
１５個カウンタの値が０であれば、ＣＰＵ５６は、１０個カウンタの値が０であるか否か確認する（ステップＳ３７１）。０でなければ、賞球制御コマンドである払出個数指示（１０個）コマンドを出力ポート５７７に出力する（ステップＳ３７２）。そして、ＩＮＴ信号をオン状態にする（ステップＳ３７３）。次いで、５μｓのディレイタイムをおいて（ステップＳ３７４）、ＩＮＴ信号をオフ状態にする（ステップＳ３７５）。そして、１０個カウンタの値を−１する（ステップＳ３７６）。また、払出指令個数累積値を＋１０する（ステップＳ３７７）。
【０１２２】
１０個カウンタの値が０であれば、ＣＰＵ５６は、６個カウンタの値が０であるか否か確認する（ステップＳ３８１）。０でなければ、賞球制御コマンドである払出個数指示（６個）コマンドを出力ポート５７７に出力する（ステップＳ３８２）。そして、ＩＮＴ信号をオン状態にする（ステップＳ３８３）。次いで、５μｓのディレイタイムをおいて（ステップＳ３８４）、ＩＮＴ信号をオフ状態にする（ステップＳ３８５）。そして、６個カウンタの値を−１する（ステップＳ３８６）。また、払出指令個数累積値を＋６する（ステップＳ３８７）。
【０１２３】
なお、ここでは、１５個の賞球払出指示を１０個および６個の賞球払出指示に優先させ、１０個の賞球払出指示を６個の賞球払出指示に優先させたが、入賞が発生した順に、対応する賞球個数を示すコマンドを賞球制御手段に送出してもよい。
【０１２４】
以上のように、この実施の形態では、、遊技制御プログラムにおける賞球制御コマンドを送出するルーチンの開始時で割込マスクがセットされ、賞球制御コマンド送出完了時に割込マスクが解除される。よって、賞球制御コマンド送出処理が行われている間では割込処理は開始されず、第１の電圧低下信号が電圧低下状態を示しても停電発生処理は開始されない。従って、例えば停電発生の直前に発生した入賞にもとづく賞球個数情報も確実に賞球制御基板３７に転送される。
【０１２５】
なお、上記の実施の形態では、ＣＰＵ５６は、電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）をマスク可能外部割込端子（ＩＲＱ端子）を介して検知したが、第１の電圧低下信号をマスク不能割込割込端子（ＮＭＩ端子）または入力ポートに導入してもよい。
【０１２６】
ＮＭＩ処理で停電発生処理を実行する場合には、図２３に示された賞球コマンド送出処理において割り込みマスクをセットしてもＮＭＩ割込が生ずるため、ＮＭＩ処理において、賞球コマンド送出中であれば賞球コマンド送出処理を継続実行するように構成される。また、第１の電圧低下信号を入力ポートに導入した場合には、ＣＰＵ５６は、第１の電圧低下信号を検知したときに賞球コマンド送出中であれば賞球コマンド送出処理を継続実行し、処理が完了したらＲＡＭアクセス禁止処理等を行うように構成される。
【０１２７】
図２４は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図２４に示すように、電源基板９１０に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、遅延回路９３６を介して賞球制御用ＣＰＵ３７１の割込端子（ＩＲＱ端子）に入力されている。従って、賞球制御用ＣＰＵ３７１は、割込処理によって電源断の発生を確認することができる。なお、遅延回路９３６の遅延時間は、少なくとも１つの賞球制御コマンドを受信しうる時間に設定される。
【０１２８】
主基板３１のＣＰＵ５６および賞球制御基板３７の賞球制御用ＣＰＵ３７１には、電源基板９１０に搭載されている第１の電源監視回路から電圧低下信号が供給されている。すなわち、主基板３１のＣＰＵ５６および賞球制御用ＣＰＵ３７１が、電源断時処理を行うための電源監視手段の検出電圧は同じである。よって、主基板３１のＣＰＵ５６と賞球制御用ＣＰＵ３７１とは、同時に電源断時処理を開始するはずである。しかし、何らかの原因で主基板３１のＣＰＵ５６と賞球制御用ＣＰＵ３７１とが電源断時処理を開始するタイミングがずれてしまう可能性がある。しかし、この実施の形態では、遅延回路９３６が設けられているので、賞球制御用ＣＰＵ３７１が、必ず主基板３１のＣＰＵ５６が電源断時処理を開始した後に、電源断時処理を開始するように構成することができる。
【０１２９】
賞球制御用ＣＰＵ３７１等の駆動電源である＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板９１０から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１３０】
図２４に示す構成では、賞球制御基板３７には、第２の電源監視回路９３３が搭載されている。この例では、第２の電源監視回路９３３において、電源監視用ＩＣ９３４が、電源基板９１０の第１の電源監視回路が監視する電源電圧と等しい電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。第２の電源監視回路９３３が設けられている場合には、第２の電源監視回路９３３の検出電圧（電圧低下信号を出力することになる電圧）を、電源基板９１０に搭載されている第１の電源監視回路の検出電圧よりも低くする。
【０１３１】
第２の電源監視回路９３３からの電圧低下信号は、初期リセット回路９３５からの初期リセット信号と論理和をとられた後に、賞球制御用ＣＰＵ３７１のリセット端子に入力される。従って、賞球制御用ＣＰＵ３７１は、初期リセット回路９３５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９３３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【０１３２】
図２５は、賞球制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリアする等の初期値設定処理を行う（ステップＳ７０１）。なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域（バックアップＲＡＭ領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用ＣＰＵ３７１は、タイマ割込フラグの監視（ステップＳ７０２）の確認を行うループ処理に移行する。
【０１３３】
ステップＳ７０１の初期化処理では、例えば、後述する総合個数記憶の値が０でない場合には、非バックアップＲＡＭ領域をクリアする処理が行われる。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、２ｍｓ毎に定期的にタイマ割込がかかるように賞球制御用ＣＰＵ３７１に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【０１３４】
従って、この実施の形態では、賞球制御用ＣＰＵ３７１の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図２６に示すように、タイマ割込が発生すると、賞球制御用ＣＰＵ３７１は、タイマ割込フラグをセットする（ステップＳ７１１）。
【０１３５】
賞球制御用ＣＰＵ３７１は、ステップＳ７０２において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７０３）、賞球制御処理を実行する（ステップＳ７０５）。以上の制御によって、この実施の形態では、賞球制御処理は２ｍｓ毎に起動されることになる。
【０１３６】
図２７は、賞球制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（例えば２バイト）が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。
【０１３７】
図２８は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。この実施の形態では、主基板３１からの賞球制御ＩＮＴ信号は賞球制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からの賞球制御ＩＮＴ信号がオン状態になると、賞球制御用ＣＰＵ３７１に割込がかかり、図２８に示す賞球制御コマンドの受信処理が開始される。
【０１３８】
賞球制御コマンドの受信処理において、賞球制御用ＣＰＵ３７１は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１３９】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０１４０】
図２９は、タイマ割込で起動される賞球制御処理（ステップＳ７１１）を示すフローチャートである。賞球制御処理において、賞球制御用ＣＰＵ３７１は、総合個数記憶が０でないか否かの確認を行う（ステップＳ５１１）。総合個数記憶が０でなければ、賞球制御用ＣＰＵ３７１は、賞球払出処理を行う（ステップＳ５１２）。賞球払出処理では、払出モータ２８９がオンしていなければオンするとともに、賞球カウントスイッチ３０１Ａの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５１３）、総合個数記憶の値を−１する（ステップＳ５１４）。また、総合個数記憶の値が０になったら（ステップＳ５１５）、払出モータ２８９をオフする（ステップＳ５１６）。
【０１４１】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【０１４２】
賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１４３】
なお、賞球制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−１する。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０１４４】
図３０は、賞球制御用ＣＰＵ３７１が実行する停電発生処理（停電発生割込処理）を示すフローチャートである。電源基板９１０の第１の電源監視回路（電源監視用ＩＣ９０２）が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生処理が開始される。停電発生処理において、賞球制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ８０１）。そして、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０２）、ホールト命令（ＨＡＬＴ命令）を発行する（ステップＳ８０３）。すなわち、ＣＰＵ自身を、リセット解除または割込発生以外では動作しない状態にする。
【０１４５】
ただし、ステップＳ４１で割込禁止に設定されているので、一般の割込は発生しない。従って、図２４示された電源監視用ＩＣ９３４からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に賞球制御用ＣＰＵ３７１は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０１４６】
図３１は、賞球制御用ＣＰＵ３７１が電源投入時に実行する初期化処理の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。０である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０３）、スタックポインタの初期設定を行う（ステップＳ９０４）。
【０１４７】
総合個数記憶の値が０でない場合には、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０５）。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップＳ９０６）。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０１４８】
このように、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１４９】
図３１に示された処理では、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認したが、そのような判断を行わなくてもよい。すなわち、電源投入時に、電源バックアップされていないＲＡＭ領域のみをアドレスを指定してクリアする。なお、ここで、レジスタのクリア処理も行う。そして、そのような初期化処理を行うように構成されている場合、電源断時に、レジスタの退避は行われない。
【０１５０】
この実施の形態では、図２４に示されたように、電源基板に搭載されている第１の電源監視手段からの電圧低下信号が、遅延回路９３６を介して賞球制御用ＣＰＵ３７１のＩＲＱ端子に入力されている。第１の電源監視手段からの電圧低下信号（第１の電圧低下信号）は、主基板３１にも入力されている。賞球制御基板３７における遅延回路９３６は第１の電圧低下信号を所定時間遅延させて賞球制御用ＣＰＵ３７１のＩＲＱ端子に入力する。よって、主基板３１のＣＰＵ５６が、第１の電源監視手段が電圧低下を検出したことを認識するタイミングは、賞球制御基板３７の賞球制御用ＣＰＵ３７１が認識するタイミングよりも早い。
【０１５１】
ＣＰＵ５６および賞球制御用ＣＰＵ３７１はそれぞれ第１の電圧低下信号に応じて電源断時処理を行うのであるが、ＣＰＵ５６は、賞球制御用ＣＰＵ３７１よりも早く電源断時処理を開始する。すなわち、賞球制御用ＣＰＵ３７１による賞球制御処理が停止するよりも早くＣＰＵ５６による遊技制御処理が停止する。すると、図３２に例示するように、遊技制御処理中に送出された賞球制御コマンドは、電源断が生ずるときであっても、確実に賞球制御用ＣＰＵ３７１で受信される。賞球制御用ＣＰＵ３７１は受信した賞球制御コマンドにもとづく賞球数をバックアップＲＡＭ領域に保存するので、賞球数は、停電中でも保持され停電復旧後に処理される。よって、この実施の形態によれば、遊技制御手段が検出した入賞にもとづく賞球払出が確実になされる。よって、遊技者に不利益が与えられることはない。
【０１５２】
なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、マスク可能割込端子（ＩＲＱ端子）を介して電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）を検知したが、第１の電圧低下信号をマスク不能割込割込端子または入力ポートに導入してもよい。
【０１５３】
さらに、第１の電圧低下信号を、賞球制御用ＣＰＵ３７１のタイマカウンタのクロック入力端子（ＣＬＫ／ＴＲＧ端子）に導入してもよい。図３３は、そのような形態を示すブロック図である。図３３において、反転回路９３７は、単に信号の立ち上がりで動作するタイマカウンタに対する信号極性を調整するだけのものである。
【０１５４】
賞球制御用ＣＰＵ３７１が内蔵するタイマカウンタは、例えば、ＣＬＫ／ＴＲＧ端子に立ち上がり信号が入力されるとレジスタ値を１減らす。そして、レジスタ値が０になると内部的に割込を発生する。従って、図３４に示すように、タイマカウンタレジスタに初期値として「１」を設定しておけば、第１の電圧低下信号が入力されると割込が発生する。よって、タイマカウンタにもとづく割込処理によっても、電源断時処理を開始することができる。電源断時処理は、図３０に示された処理と同じでよい。
【０１５５】
また、遅延回路９３６を設けず、第１の電圧低下信号をソフトウェア的に遅延させてもよい。そのように構成する場合には、図２４や図３３に示された構成を用いることができるが、遅延回路９３６は設けられない。そして、その場合、第１の電圧低下信号にもとづく割込処理では、図３５に示すように、遅延時間タイマが起動される（ステップＳ８１１）。遅延時間は、少なくとも１つの賞球制御コマンドを受信しうる時間に設定される。
【０１５６】
また、メイン処理では、図３６に示すように、遅延時間タイマが動作中であれば（ステップＳ７２０）、遅延時間タイマがタイムアウトするのを待ち（ステップＳ７２２）、遅延時間タイマがタイムアウトしたら、賞球制御用ＣＰＵ３７１は、割込禁止に設定し（ステップＳ８０１）、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０２）、ホールト命令（ＨＡＬＴ命令）を発行する（ステップＳ８０３）。すなわち、ＣＰＵ自身を、リセット解除または割込発生以外では動作しない状態にする。
【０１５７】
この実施の形態では、コマンド受信処理は割込処理によって実行される（図２８参照）。よって、遅延時間タイマがタイムアウトするまでコマンド受信割込処理が実行可能になっている。すなわち、ハードウェアの遅延回路９３６を設けた場合と同様に、第１の電圧低下信号が発生してから所定期間、賞球制御コマンドの受信が可能になっている。
【０１５８】
この実施の形態では、図３５に示すように、停電発生割込処理では遅延時間タイマの起動のみが行われ、遅延時間タイマがタイムアウトするまで電源断時処理を行わずコマンド受信割込処理を実行可能な状態としたが、停電発生割込処理において、遅延時間タイマがタイムアウトするまでコマンド受信処理を実行するように構成してもよい。
【０１５９】
また、停電発生割込処理において、賞球制御コマンド受信中であるか否かを確認し受信中であれば賞球制御コマンド受信処理を完了させ、その後に電源断時処理を行うように構成してもよい。
【０１６０】
上記の各実施の形態では、遅延時間をハードウェア的に作成するにせよソフトウェア的に作成するにせよ、第１の電圧低下信号は、割込を発生させる端子に導入されていた。しかし、第１の電圧低下信号を入力ポートに導入してもよい。図３７は、そのような形態を示すブロック図である。
【０１６１】
そのように構成されている場合には、図３８に示すように、メイン処理において、賞球制御用ＣＰＵ３７１は、入力ポートの入力信号を監視することによって電圧異常が（電源電圧低下）が生じたか否かを確認する（ステップＳ７０４）。そして、電圧異常を検出したら、電源断時処理を実行する。すなわち、割込禁止に設定し（ステップＳ８０１）、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０２）、ホールト命令（ＨＡＬＴ命令）を発行する（ステップＳ８０３）。
【０１６２】
さらに、図３７に示された構成においても、遅延回路９３６を設けず、ソフトウェア的に遅延時間を作成してもよい。図３９は、図３７に示された構成において遅延回路９３６が設けられていない場合の賞球制御用ＣＰＵ３７１が実行するメイン処理を示すフローチャートである。
【０１６３】
図３９に示すように、賞球制御用ＣＰＵ３７１は、入力ポートの入力信号を監視することによって電圧異常を検出したら（ステップＳ７０４）、遅延時間タイマを起動し（ステップＳ７２１）、遅延時間タイマがタイムアウトしたら、賞球制御用ＣＰＵ３７１は、電源断時処理を実行する。すなわち、割込禁止に設定し（ステップＳ８０１）、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０２）、ホールト命令（ＨＡＬＴ命令）を発行する（ステップＳ８０３）。なお、電圧異常を検出した段階で、払出モータ２８９をオフしておくことが望ましい。
【０１６４】
コマンド受信処理は割込処理によって実行されるので、遅延時間タイマがタイムアウトするまでコマンド受信割込処理が実行可能になっている。すなわち、ハードウェアの遅延回路９３６を設けた場合と同様に、第１の電圧低下信号が発生してから所定期間、賞球制御コマンドの受信が可能になっている。
【０１６５】
上記の各実施の形態では、図４０に示すように、電源基板９１０に第１の電源監視手段を構成する電源監視用ＩＣ９０２が搭載され、電源監視用ＩＣ９０２からの第１の電圧低下信号が主基板３１および賞球制御基板３７に供給された。そして、図４０（Ａ）に示すように賞球制御基板３７に第１の電圧低下信号を遅延させて賞球制御用ＣＰＵ３７１に供給する遅延回路９３６が設けられるか、または、図４０（Ｂ）に示すように、第１の電圧低下信号を賞球制御用ＣＰＵ３７１にそのまま供給してソフトウェア的に遅延時間を生成した。
【０１６６】
しかし、図４１に示すように、電源基板９１０に電源監視用ＩＣ９０２とともに遅延回路９３６を搭載し、電源監視用ＩＣ９０２からの、第１の電圧低下信号を主基板３１に供給し、遅延回路９３６で遅延させた第１の電圧低下信号を賞球制御基板３７に供給するように構成してもよい。そのように構成された場合にも、賞球制御用ＣＰＵ３７１が電源断時処理を開始するタイミングを、主基板３１のＣＰＵ５６が電源断時処理を開始するタイミングよりも確実に遅らせることができ、賞球制御用ＣＰＵ３７１が賞球制御コマンドを確実に受信することができる。
【０１６７】
また、図４２に示すように、電源監視用ＩＣ９０２を主基板３１に搭載し、電源監視用ＩＣ９０２と同一の電源電圧を監視するとともに検出電圧（第１の電圧低下信号を出力することになる電圧）も同じである電源監視用ＩＣ９３２を賞球制御基板３７に搭載してもよい。図４２（Ａ）は、賞球制御基板３７に遅延回路９３６が設けられ、ハードウェア的に第１の電圧低下信号を遅延させる構成を示し、図４２（Ｂ）は、第１の電圧低下信号を直接賞球制御用ＣＰＵ３７１に供給してソフトウェア的に第１の電圧低下信号を遅延させる場合の構成を示す。
【０１６８】
図４２（Ａ），（Ｂ）に示すように構成した場合にも、賞球制御用ＣＰＵ３７１が電源断時処理を開始するタイミングを、主基板３１のＣＰＵ５６が電源断時処理を開始するタイミングよりも確実に遅らせることができる。
【０１６９】
以上のように、上記の各実施の形態によれば、遊技制御手段に電源断時処理を開始させるための検出信号および賞球制御手段に電源断時処理を開始させるための検出信号を同時に供給するような電源監視手段を設け、賞球制御手段に対して検出信号を遅延させる遅延手段を設けたので、賞球制御手段が電源断時処理を開始するタイミングを、遊技制御手段が電源断時処理を開始するタイミングよりも確実に遅らせることができる。
【０１７０】
特に、賞球制御コマンド受信中に停電したような場合でも、少なくともコマンド受信が完了するまで電源断時処理開始を遅らせるように遅延時間が設定されるので、賞球制御コマンド受信処理が確実に完了する。
【０１７１】
その結果、賞球制御手段は、電源断が発生したときに賞球制御コマンドを受信中であったとしても、賞球制御コマンドを確実に受信でき、受信した賞球制御コマンドにもとづく賞球数を確実にバックアップＲＡＭに記憶することができる。
【０１７２】
なお、上記の各実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０１７３】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技制御用マイクロコンピュータおよび賞球制御用マイクロコンピュータが、電源監視手段からの検出信号の入力に応じてＲＡＭの記憶内容を保持させるための電源断時処理を実行し、賞球制御用マイクロコンピュータが電源断時処理を開始するタイミングを、遊技制御用マイクロコンピュータが電源断時処理を開始するタイミングよりも遅らせるための遅延時間を作成する遅延手段を備えた構成にしたので、停電等の不測の電源断が発生したときに必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるように構成された場合に、遊技制御用マイクロコンピュータと賞球制御用マイクロコンピュータとの間でコマンドを確実に受け渡しして遊技者に不利益を与えることがないという効果がある。
【０１７４】
遊技制御基板および賞球制御基板とは別個に設けられ、遊技機で使用される電源電圧を作成する電源基板を備え、遊技制御基板および賞球制御基板に検出信号を出力する共通の電源監視手段が電源基板に搭載されていることから、電源監視手段からの検出信号を必要とする複数の遊技装置制御基板に対して電源監視手段は１つ設けられていればよいので遊技機のコストはさほど上昇しない。
【０１７５】
遅延時間が、少なくとも遊技制御用マイクロコンピュータから賞球制御用マイクロコンピュータに送信される賞球制御コマンドを賞球制御用マイクロコンピュータが受信可能な時間であることから、遊技制御用マイクロコンピュータと賞球制御用マイクロコンピュータとの間で賞球制御コマンドを常に確実に受け渡しすることができる。
【０１７６】
遅延手段が、電源監視手段からの検出信号を遅延させて賞球制御用マイクロコンピュータに入力させる遅延回路であることから、ソフトウェアの負担を増大させることなく遅延手段を実現できる。
【０１７７】
遅延手段が、電源監視手段からの検出信号の入力に応じて遅延を開始するように構成されたソフトウェアであることから、遅延手段を実現する際にハードウェアの増加はないので、コスト上昇させることなく遅延手段を実現できる。
【０１７８】
電源監視手段からの検出信号が、賞球制御用マイクロコンピュータの割込端子に入力されていることから、割込処理によって電源断時処理を行うことが可能になり、検出信号監視制御を簡略に実現することができる。
【０１７９】
電源監視手段からの検出信号が入力ポートに入力され、賞球制御用マイクロコンピュータが、入力ポートに検出信号が入力されたことを検出したときに電源断時処理を実行することから、割込を使用しなくてよいので、他の処理で割込を使用しているような場合に割込要因の解析等を行わなくてよく、割込処理が簡略化するという効果がある。
【０１８０】
賞球制御用マイクロコンピュータが、電源断時処理を実行した後、賞球制御用マイクロコンピュータをホールト状態に設定することから、電源電圧が低下していくことに伴って生ずる可能性がある記憶手段の内容破壊等を確実に防止でき、電源断時に確実にデータを保存することができる。
【０１８１】
電源監視手段と同一の電圧の電源を監視し、検出電圧が電源監視手段の検出電圧よりも低く、賞球制御用マイクロコンピュータが動作する電圧値であるときに電源電圧の電圧低下を検出する第２の電源監視手段を備え、賞球制御用マイクロコンピュータが、第２の電源監視手段からの検出信号の入力に応じて動作停止状態とされることから、マイクロコンピュータの動作が外部から停止されるので、電源断時により確実なデータ保存を行うことができる。
【０１８２】
第２の電源監視手段が賞球制御基板に搭載されていることから、第２の電源監視手段が電源基板等の賞球制御基板とは別の基板に搭載されている場合に比べて、第２の電源監視手段からの検出信号をケーブル等を介して伝達する必要はなく、第２の電源監視手段からの検出信号が確実に賞球制御用マイクロコンピュータに伝達される効果がある。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】パチンコ遊技機を背面からみた背面図である。
【図４】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】賞球制御基板の回路構成例を示すブロック図である。
【図６】電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図７】電源基板の一構成例を示すブロック図である。
【図８】主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図９】初期化処理を示すフローチャートである。
【図１０】２ｍｓタイマ割込処理を示すフローチャートである。
【図１１】遊技制御処理を示すフローチャートである。
【図１２】停電発生処理を示すフローチャートである。
【図１３】停電復旧処理を示すフローチャートである。
【図１４】バックアップパリティデータ作成方法を説明するための説明図である。
【図１５】賞球制御コマンドの構成例を示す説明図である。
【図１６】賞球制御コマンドのビット構成を示す説明図である。
【図１７】賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図１８】スイッチ処理を示すフローチャートである。
【図１９】始動口スイッチチェック処理を示すフローチャートである。
【図２０】カウントスイッチチェック処理を示すフローチャートである。
【図２１】入賞口スイッチ１９ａチェック処理を示すフローチャートである。
【図２２】入賞口スイッチ２４ａチェック処理を示すフローチャートである。
【図２３】賞球コマンド送出処理を示すフローチャートである。
【図２４】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図２５】賞球制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２６】賞球制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図２７】賞球制御手段におけるＲＡＭの一構成例を示す説明図である。
【図２８】賞球制御用ＣＰＵのコマンド受信処理を示すフローチャートである。
【図２９】賞球制御処理を示すフローチャートである。
【図３０】賞球制御用ＣＰＵが実行する停電発生処理を示すフローチャートである。
【図３１】賞球制御用ＣＰＵが実行する初期化処理の一例を示すフローチャートである。
【図３２】電源断信号とコマンド受信処理との関係の一例を示すタイミング図である。
【図３３】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの他の構成例を示すブロック図である。
【図３４】タイマカウンタレジスタと割込との関係を示す背説明図である。
【図３５】賞球制御用ＣＰＵが実行する停電発生処理の他の例を示すフローチャートである。
【図３６】賞球制御用ＣＰＵが実行するメイン処理の他の例を示すフローチャートである。
【図３７】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りのさらに他の構成例を示すブロック図である。
【図３８】賞球制御用ＣＰＵが実行するメイン処理のさらに他の例を示すフローチャートである。
【図３９】賞球制御用ＣＰＵが実行するメイン処理のさらに他の例を示すフローチャートである。
【図４０】電源基板と主基板および賞球制御基板との関係を示すブロック図である。
【図４１】電源基板と主基板および賞球制御基板との関係の他の例を示すブロック図である。
【図４２】電源基板と主基板および賞球制御基板との関係のさらに他の例を示すブロック図である。
【符号の説明】
１      パチンコ遊技機
３１    主基板
３７    賞球制御基板
５３    基本回路
５６    ＣＰＵ
３７１  賞球制御用ＣＰＵ
９０２，９０４，９３４  電源監視用ＩＣ
９１０  電源基板
９３６  遅延回路
【図１】
0003609303.tif 000002
【図２】
0003609303.tif 000003
【図３】
0003609303.tif 000004
【図４】
0003609303.tif 000005
【図５】
0003609303.tif 000006
【図６】
0003609303.tif 000007
【図７】
0003609303.tif 000008
【図８】
0003609303.tif 000009
【図９】
0003609303.tif 000010
【図１０】
0003609303.tif 000011
【図１１】
0003609303.tif 000012
【図１２】
0003609303.tif 000013
【図１３】
0003609303.tif 000014
【図１４】
0003609303.tif 000015
【図１５】
0003609303.tif 000016
【図１６】
0003609303.tif 000017
【図１７】
0003609303.tif 000018
【図１８】
0003609303.tif 000019
【図１９】
0003609303.tif 000020
【図２０】
0003609303.tif 000021
【図２１】
0003609303.tif 000022
【図２２】
0003609303.tif 000023
【図２３】
0003609303.tif 000024
【図２４】
0003609303.tif 000025
【図２５】
0003609303.tif 000026
【図２６】
0003609303.tif 000027
【図２７】
0003609303.tif 000028
【図２８】
0003609303.tif 000029
【図２９】
0003609303.tif 000030
【図３０】
0003609303.tif 000031
【図３１】
0003609303.tif 000032
【図３２】
0003609303.tif 000033
【図３３】
0003609303.tif 000034
【図３４】
0003609303.tif 000035
【図３５】
0003609303.tif 000036
【図３６】
0003609303.tif 000037
【図３７】
0003609303.tif 000038
【図３８】
0003609303.tif 000039
【図３９】
0003609303.tif 000040
【図４０】
0003609303.tif 000041
【図４１】
0003609303.tif 000042
【図４２】
0003609303.tif 000043