(57)【特許請求の範囲】
【請求項１】
電気特性を評価する半導体素子内の格子点位置が半導体と絶縁体の界面上に位置するか否か判別する処理と、
前記格子点の位置が半導体と絶縁体の界面上にない場合は、前記格子点に最も距離が近い半導体／絶縁体界面上の位置を求め、前記格子点と前記界面上の位置とを結ぶ直線に対してそれぞれ垂直および平行な、格子点位置における２つの電界パラメータ（Ｅｐ’、Ｅｖ’）を抽出する第１の抽出処理と、
前記格子点の位置が半導体と絶縁体の界面上にある場合は、前記格子点の位置における半導体の絶縁体の界面に対する法線を求め、当該法線に対してそれぞれ垂直および平行な、格子点位置における２つの電界パラメータ（Ｅｐ’、Ｅｖ’）を抽出する第２の抽出処理と、
前記第１又は第２の抽出処理により抽出される２つの電界パラメータの少なくとも一方を用いて前記格子点におけるキャリアの移動度を算出し、当該格子点における電気特性を抽出する処理と
から成ることを特徴とする電気特性評価方法。
【請求項２】
半導体素子内を流れる電流の方向に対して平行な、前記格子点における平行電界成分（Ｅｐ）を求める処理を有し、
格子点位置におけるキャリアの移動度を前記平行電界成分（Ｅｐ）と前記直線又は前記法線に対して平行な電界パラメータ（Ｅｖ’）を用いて算出することを特徴とする請求項１に記載の電気特性評価方法。
【請求項３】
半導体素子内を流れる電流の方向に対して垂直な、前記格子点位置における垂直電界成分（Ｅｖ）を求める処理を有し、
格子点位置におけるキャリアの移動度は前記垂直電界成分（Ｅｖ）と前記直線又は前記法線に対して垂直な電界パラメータ（Ｅｐ’）を用いて算出することを特徴とする請求項１に記載の電気特性評価方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の電気特性を評価、解析する電気特性評価方法に関し、特に、評価時間の短縮および評価精度の向上を実現する技術に関する。
【０００２】
【従来の技術】
近年、半導体素子の製造工期の短縮および製造コストの削減を狙って、半導体素子の有する電気特性を評価する手段の一つとして、半導体素子の電気特性を支配する物理方程式を解き、電気特性を抽出、解析、予測するデバイスシミュレーション技術が積極的に利用されている。
【０００３】
以下、従来までのデバイスシミュレーション技術について詳しく説明する。
【０００４】
デバイスシミュレーションは、評価者が任意に設定する物理モデルと組み合わせて、ポアッソン方程式や電流連続式といった、半導体の電気特性を支配する物理方程式を解くことにより、半導体素子の電気特性を抽出・評価する手法である。ここで、「物理モデル」とは、半導体素子内で生じる各種物理現象を記述した数式のことを意味し、扱われる物理現象としては、衝突イオン化、バンドギャップナロイング、キャリア移動度などがある。尚、通常、デバイスシミュレーションはプログラム化され、コンピュータ読み取り可能な記録媒体に格納されており、評価者はプログラムに対して評価条件などを入力することにより電気特性評価は行われる。ここで、「コンピュータ読み取り可能な記憶媒体」とは、フロッピーディスク、光ディスク等の記憶装置が相当する。
【０００５】
次に、典型的なデバイスシミュレーション方法について、図１４に示すフローチャート図により説明する。
【０００６】
デバイスシミュレーションを実行する際は、
１）始めに、電気特性評価を行う半導体素子の素子寸法等の構造情報および素子が有する電極端子に対して、バイアスステップ等の初期バイアス条件などの電気特性評価条件を入力する（ステップＳ５０１）。
２）次に、半導体素子内部に「離散化格子点」を生成する（ステップＳ５０２）。
【０００７】
３）次に、電気特性を抽出するバイアス条件を設定する（ステップＳ５０３）。
４）続いて、構造情報および設定されたバイアス条件に基づいて、電位、電子濃度、正孔濃度の初期値を設定する（ステップＳ５０４）。
【０００８】
５）次に、電位、電子濃度、正孔濃度の「微小修正量」を求めるための係数行列を設定する（ステップＳ５０５）。
６）次に、ステップＳ５０５で設定された係数行列を計算し、電位、電子濃度・正孔濃度の「微小修正量」を求める（ステップＳ５１６）。
【０００９】
７）続いて、求められた「微小修正量」により、電位、電子濃度・正孔濃度の値を更新する（ステップＳ５１７）。
８）次に、求められた「微小修正量」が予め設定した値より小さいか否かの判別を行うことにより、計算が収束したか否かを判断する（ステップＳ５１８）。
「微小修正量」が予め設定した値より小さい場合  →  ９）へ
「微小修正量」が予め設定した値より大きい場合  →  計算が収束しなかったものと判断し、再び５）へ
９）計算が収束したと判断し、別のバイアス条件での計算を行うか否かの判断を促す（ステップＳ５１９）。
別のバイアス条件での計算を行う場合  →  ３）へ
別のバイアス条件での計算を行わない場合  →  シミュレーション終了
【００１０】
ここで、「離散化格子点」とは、電気特性を抽出する半導体素子内の点を意味し、デバイスシミュレーションにおいては通常、半導体素子を離散化格子点の集合としてとらえて、電気特性を抽出する。すなわち、抽出される電気特性は各離散化格子点において計算された物理量から導き出され、理論的には離散化格子点が多ければ多いほど精度の高い電気特性評価が可能となる。
【００１１】
次に、処理フロー中で計算される「微小修正量」の定義およびその計算方法について詳しく説明する。
【００１２】
一般的に、「微小修正量」ΔＸとは、デバイスシミュレーションにおいて解く物理方程式（ｆ（Ｘ）＝０）を満たす解Ｘ（以下、真の解と略記）と反復計算処理過程で求められる近似解Ｘａとの差を意味する。すなわち、真の解Ｘ、近似解Ｘａ、微小修正量ΔＸとは以下の式で表される関係にある。
【００１３】
【数１】
Ｘ＝Ｘａ＋ΔＸ
【数２】
ｆ（Ｘ）＝ｆ（Ｘａ＋ΔＸ）＝０
【００１４】
デバイスシミュレーションにおいては、この微小修正量を所定の条件まで小さくし、近似解Ｘａを真の解Ｘに漸近させることにより、半導体素子が有する物理方程式を満たす真の解Ｘを求めているのである。尚、真の解Ｘは、各離散化格子点における電位、電子濃度、正孔濃度を示す３つのベクトルで表現されるので、離散化格子点数をＮとすると、真の解Ｘは３Ｎ個のベクトル要素を持つこととなる。したがって、デバイスシミュレーションにおいては、ｆ（Ｘ）について３Ｎ本の連立方程式を解くことにより、真の解Ｘを求めていると言うことができる。尚、実際の計算においては、微小修正量ΔＸはＸａと比較すると非常に小さい値であるとして、数２を下式数３のように近似して計算に用いている。
【００１５】
【数３】
ｆ（Ｘａ＋ΔＸ）≒ｆ（Ｘａ）＋ｆ’（Ｘａ）ΔＸ＝０
ここで、ｆ’（Ｘａ）は、３Ｎ×３Ｎ行列により表現された、関数ｆ（Ｘ）のＸ＝Ｘａにおける微分係数を示し、この係数行列を求める作業がステップＳ５０５における内容に相当する。
【００１６】
そして、微小修正量ΔＸを求める際は、数３を以下の式のように変形する。
【００１７】
【数４】
ΔＸ＝−ｆ’（Ｘａ）−１ｆ（Ｘａ）
ここで、ｆ’（Ｘａ）−１は係数行列ｆ’（Ｘａ）の逆行列を示し、従来までの数値解法により算出される。
【００１８】
微小修正量ΔＸが求められたならば、その値が所定の収束条件を満たしている否かの判別を行い、収束条件が満たされているならば、近似解Ｘａに微小修正量ΔＸを足したものを真の解Ｘとし出力し、条件が満たされていない場合は、近似解Ｘａに微小修正量ΔＸを足したものを新たな近似解Ｘａとして再度計算を実行（反復計算）し、所定の条件が満たされるまで反復計算処理を繰り返し、真の解Ｘを求める。
【００１９】
【発明が解決しようとする課題】
上記のデバイスシミュレーションが抱える問題の一つに計算の収束性が悪い、すなわち、反復計算処理に多大な時間を要する又は反復計算処理がエラー終了し、目的とするところの電気特性を抽出できない等の問題がある。以下にデバイスシミュレーション計算の収束性について詳しく説明する。
【００２０】
デバイスシミュレーションにおいて計算の収束性が悪くなる要因としては、数値解法に用いる数値パラメータの不適切な設定、半導体デバイス中の離散化格子点の配置方法等種々の要素があるが、今回発明者らは、デバイスシミュレーションに用いるキャリアの移動度モデルの従来までの係数行列への組み込み方法を収束性を悪化させる原因として注目した。
【００２１】
一般的に、デバイスシミュレーションの際に用いるキャリアの移動度モデルは、半導体素子内を流れる電流に対して垂直な電界（Ｅｖ）および平行な電界（Ｅｐ）で記述されている。その代表的な例として、山口が提唱した下記数式により記述される移動度モデル（Ｋｅｎ  Ｙａｍａｇｕｃｈｉ，”Ａ  Ｍｏｂｉｌｉｔｙ  Ｍｏｄｅｌ  ｆｏｒ  Ｃａｒｒｉｅｒｓ  ｉｎ  ｔｈｅ  ＭＯＳ  Ｉｎｖｅｒｓｉｏｎ  Ｌａｙｅｒ”，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖ．，Ｖｏｌ．ＥＤ−３０，Ｎｏ．６，ｐ．６５８，１９８３）がある。
【００２２】
【数５】
0003628192.tif 000002
【数６】
0003628192.tif 000003
ここで、μ、μ’はそれぞれ、キャリアの移動度および低電界移動度、Ｅｐ、Ｅｖはそれぞれ、電流の向きに平行および垂直な電界強度、Ｎはイオン化不純物濃度、μ０、Ｖｃ、Ｖｓ、Ｇ、Ｎｒ、Ｓ、αは、文献値より参照されるモデルパラメータを示す。
【００２３】
上記の移動度モデルを用いてデバイスシミュレーションを行う際は、移動度モデルを以下の方法で、電流連続式等の物理方程式と組み合わせる。図１５は、移動度モデルを設定した場合の係数行列を求める方法を示すフローチャート図である。
【００２４】
デバイスシミュレーションにおいて移動度モデルを設定する場合、微小修正量を求めるための係数行列は以下のステップにより設定する。
【００２５】
１）始めに、ポアッソン方程式に係わる係数行列を設定する（ステップＳ５０６）。
２）次に、反復計算処理のために用いるカウンターＩを初期化する（ステップＳ５０７）。
【００２６】
３）続いて、Ｉ番目の離散化格子点について移動度を計算する必要があるか否か判別する（ステップＳ５０８）。
計算する必要がある場合は４）へ
計算する必要がない場合は８）へ
４）次に、既に求めている近似解Ｘａを用いて、Ｉ番目の格子点における電界および電子（正孔）電流を計算する（ステップＳ５０９）。
【００２７】
５）電子（正孔）電流の向きに平行なＩ番目の離散化格子点における電界（Ｅｐ）を抽出する（ステップＳ５１０）。
６）電子（正孔）電流の向きに垂直なＩ番目の離散化格子点における電界（Ｅｖ）を抽出する（ステップＳ５１１）。
【００２８】
７）抽出された電界（Ｅｐ、Ｅｖ）を所定の移動度モデル式に代入し、電子（正孔）の移動度を計算する（ステップＳ５１２）。
８）反復計算処理用のカウンター数Ｉを１増やす（ステップＳ５１３）。
【００２９】
９）３）〜７）の処理を行っていない未処理の離散化格子点が存在するか否か判別する（ステップＳ５１４）。
存在する場合は３）へ
存在しない場合は１０）へ
【００３０】
１０）計算された移動度の値を利用して、電流連続式に関わる係数行列を設定し、係数行列設定処理を完了する（ステップＳ５１５）。
【００３１】
このように、従来の方法においては、キャリアの移動度を求めるために必要な２つの電界に係わる値（Ｅｐ、Ｅｖ）を電流の方向を基準として求めているが、ここに後の計算の収束性を悪化させる大きな原因があるのである。
【００３２】
すなわち、一般的に、電流の方向は反復計算処理の度に変化するので、移動度の計算に用いる電界の大きさもやはり大きく変化する。したがって、反復計算の度に移動度の大きさが大きく変化し、計算中に振動が起きる等、計算の収束性が悪くなるのである。電流の向きの変化に対する電界の変化を直感的に分かりやすくするために図１６を用いて説明する。
【００３３】
今、半導体素子内をｘ軸に対して平行に電流が流れているとしよう。そして、格子点において、電界Ｅの電流に対して平行な成分Ｅｐ、垂直な成分Ｅｖを有する電界Ｅが存在するとする（図１６（ａ））。この時、格子点における電界Ｅが変化せずに、電流のｘ軸に対する向きのみが角度θだけ変化したとする（図１６（ｂ））。この結果、図１６（ｂ）からもわかるように、電流の向きの変化θにより、電界Ｅの大きさは変化しないが、電界の電流に対して平行および垂直な成分（Ｅｐ，Ｅｖ）がそれぞれ、Ｅｘｃｏｓθ＋Ｅｙｓｉｎθ、Ｅｙｃｏｓθ−Ｅｘｓｉｎθに変化する。これは、電流の向きの変化θに応じて電流に対して平行および垂直な電界が敏感に反応することを意味する。実際、仮に、Ｅｘ、Ｅｙ、θがそれぞれ、１ｋＶ／ｃｍ、１ＭＶ／ｃｍ、０．０１°であったとすると、電流の向きが変化した後は、電界の電流に対して平行および垂直な成分はそれぞれ、１．１７４５ｋＶ／ｃｍ、０．９９９９９９８４ＭＶ／ｃｍに変化し、電流に平行な電界（Ｅｐ）にいたっては電流の向きの僅かな変化のみで実に１７％もその大きさが変化することになる。
【００３４】
このように、電流の向きの変化に対してキャリアの移動度の計算に用いる電界の値が大きく変化するので、移動度の大きさも同様に大きく変化し、結果的に微小修正量の計算が収束しづらくなる。換言すれば、反復計算処理の度に一つの離散化格子点における移動度の大きさが変化するので、従来の電気特性評価方法では計算の収束性が極めて悪くなるのである。
【００３５】
本発明は、上記問題に鑑みてなされたものであり、その目的は評価時間の短縮および評価精度の向上を実現する半導体評価方法を提供することにある。
【００３６】
【課題を解決するための手段】
上記の技術課題を解決するために、発明者らはキャリアの移動度を求める際に用いる電界が電流の向きの変化の影響を受けないように、電流の向きを基準とした求めた電界値を用いるのではなく、反復計算処理により変化しない他の基準点から求めるられた２つの電界パラメータ（Ｅｐ、Ｅｖ）を用いれば良いという考えに至った。
【００３７】
本発明の第１の特徴は、電気特性を評価する半導体素子内の格子点位置が半導体と絶縁体の界面上に位置するか否か判別する処理と、格子点の位置が半導体と絶縁体の界面上にない場合は、格子点に最も距離が近い半導体／絶縁体界面上の位置を求め、格子点と界面上の位置とを結ぶ直線に対してそれぞれ垂直および平行な、格子点位置における２つの電界パラメータ（Ｅｐ’、Ｅｖ’）を抽出する第１の抽出処理と、格子点の位置が半導体と絶縁体の界面上にある場合は、格子点の位置における半導体の絶縁体の界面に対する法線を求め、法線に対してそれぞれ垂直および平行な、格子点位置における２つの電界パラメータ（Ｅｐ’、Ｅｖ’）を抽出する第２の抽出処理と、第１又は第２の抽出処理により抽出される２つの電界パラメータの少なくとも一方を用いて格子点におけるキャリアの移動度を算出し、格子点における電気特性を抽出する処理とから成る電気特性評価方法であることにある。
【００３８】
これにより、半導体素子の有する電気特性評価を高速且つ精度良く実行することができる。
【００３９】
本発明の電気特性評価方法は、半導体／絶縁体界面を有する各種半導体デバイスに応用することができる。すなわち、例えば、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型素子である、ＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｎｈａｎｃｅｄ  Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＩＳＳＩＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｔｒａｎｓｉｓｔｏｒ  Ｓｔａｔｉｃ  Ｉｎｄｕｃｉｔｏｎ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体デバイスの電気特性評価に用いることができるのである。
【００４０】
これにより、多くの半導体デバイス構造に対して電気特性評価を高速且つ精度良く実行することができる。
【００４１】
また、本発明の電気特性評価方法により、電気特性評価システム（装置）を形成しても良い。すなわち、物理方程式に基づき半導体素子の電気特性を計算する電気特性評価装置、電気特性の計算・測定の開始等の各要素への命令を入力するための入力装置、電気特性の計算や測定結果を出力する出力装置、半導体素子が有する電気特性を測定する電気特性測定部、各要素からの入出力信号を制御するための入出力インタフェイスから構成され、電気特性評価装置は、半導体素子の構造やバイアス条件等の電気特性計算条件を入力する評価条件入力部、評価条件入力部からの情報に基づき半導体素子内の電界、電子（正孔）電流を計算する電界、電子（正孔）電流計算部、電気特性を抽出する半導体素子内の位置を認識する評価位置認識部、電界、電子（正孔）電流計算部および評価位置認識部からの情報に基づき、移動度の計算を行うために必要な電界パラメータを抽出する電界パラメータ抽出部、抽出された電界パラメータを用いて半導体素子内のキャリアの移動度を計算する移動度計算部、計算された移動度の値を用いて係数行列を設定する係数行列設定部、係数行列を用いて半導体素子の有する電気特性を計算する電気特性計算部を有する電気特性評価システムであっても良い。
【００４２】
これにより、電気特性を理論および実測の両面から解析し、電気特性評価を高速且つ精度良く実行することができる電気特性評価相システムを提供することができる。
【００４３】
さらに、本発明の電気特性評価装置は、プログラム化しコンピュータ読み取り可能な記憶媒体に保存しても良い。ここで、記憶媒体とは、例えば、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録することができるようなコンピュータ読み取り可能な媒体などが含まれる。
【００４４】
これにより、本発明の電気特性評価方法が媒体内に格納され搬送が容易になるので、適当な場所で且つ容易に半導体素子の電気特性評価が可能となる。
【００４５】
【発明の実施の形態】
以下、本発明の実施形態およびそれぞれの実験例について、図１乃至図１３を用いて説明する。尚、本発明は、電気特性評価時に必要な微小修正量を求めるための係数行列を設定する際における、キャリアの移動度モデル導入方法に大きな特徴を有するので、以下の説明においては、本発明の係わる係数行列の設定方法に重点をおいた説明である点に留意されたい。
【００４６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる電気特性評価システムの構成を示すブロックである。
【００４７】
本発明の第１の実施形態に係わる電気特性評価システムは、物理方程式に基づき半導体素子の電気特性を計算する電気特性評価装置１０、電気特性の計算・測定の開始等の各要素への命令・指示を入力するための入力装置２２、電気特性の計算や測定結果を出力する出力装置２４、半導体素子が有する電気特性を測定する電気特性測定部２６、各要素からの入出力信号を制御するための入出力インタフェイス２０から構成され、電気特性評価装置１０は、半導体素子の構造やバイアス条件等の電気特性計算条件を入力する評価条件入力部１１、評価条件入力部１１からの情報に基づき半導体素子内の電界、電子（正孔）電流を計算する電界、電子（正孔）電流計算部１２、電気特性を抽出する半導体素子内の位置を認識する評価位置認識部１３、電界、電子（正孔）電流計算部１２および評価位置認識部１３からの情報に基づき、半導体素子内のキャリアの移動度の計算を行うために必要な電界パラメータを抽出する電界パラメータ抽出部１４、抽出された電界パラメータを用いてキャリアの移動度を計算する移動度計算部１５、計算されたキャリアの移動度の値を用いて係数行列を設定する係数行列設定部１６、係数行列を用いて半導体素子の有する電気特性を計算する電気特性計算部１７を有する。
【００４８】
このシステム構成により、ユーザーは半導体素子の有する電気特性を計算および実測の２つの側面から評価することが可能となる。さらに、電気特性評価装置１０は、後述するように、装置内の評価位置認識部１３、電界パラメータ抽出部１４により高精度・高速度の電気特性評価が可能な構成となっているので、半導体素子の設計・作製を容易に行うことができる。
【００４９】
次に、本発明の第１の実施形態に係わる電気特性評価方法について説明する。
【００５０】
本発明の第１の実施形態に係わる電気特性評価方法は、従来の技術と同様、図２に示す一連のステップにより半導体素子の電気特性を抽出する。これらのステップの中で、本発明は、ステップＳ２００における微小修正量を求めるための係数行列の設定ステップに大きな特徴を有している。そこで、以下では、図３に示すフローチャート図により微小修正量を求めるための係数行列設定ステップに焦点を絞って説明する。
【００５１】
本発明の第１の実施形態に係わる電気特性評価の際は、
１）始めに、ポアッソン方程式に係わる係数行列を設定する（ステップＳ２０１）。
２）次に、反復計算処理のために用いるカウンターＩを初期化する（ステップＳ２０２）。
【００５２】
３）続いて、Ｉ番目の離散化格子点に対して移動度を計算する必要があるか否か判別する（ステップＳ２０３）。
計算する必要がある場合  →  ４）へ
計算する必要がない場合  →  １１）へ
４）次に、既に求めている近似解Ｘａを用いて、Ｉ番目の格子点における電界および電子（正孔）電流を計算する（ステップＳ２０４）。
【００５３】
５）次に、Ｉ番目の格子点が半導体素子内の半導体／絶縁体界面上にあるか否か判別する（ステップＳ２１０、評価位置認識）。
格子点が半導体／絶縁体界面上にある場合  →  ８）へ
格子点が半導体／絶縁体界面上にない場合  →  ６）へ
６）Ｉ番目の格子点からの距離が最も短い半導体／絶縁体界面上の位置Ａを計算する（ステップＳ２１１、図４ａ）参照）。
【００５４】
７）Ｉ番目の格子点と位置Ａとを結ぶ直線に垂直および平行なＩ番目の格子点における電界成分（Ｅｐ’，Ｅｖ’）を抽出する（ステップＳ２１２、電界パラメータ抽出（１））。  →  続いて１０）へ
８）Ｉ番目の格子点を通る半導体／絶縁体界面に対する法線Ｂを計算する（ステップＳ２１３、図４ｂ）参照）。
【００５５】
９）法線Ｂに垂直および平行なＩ番目の格子点における電界成分（Ｅｐ’，Ｅｖ’）を抽出する（ステップＳ２１４、電界パラメータ抽出（２））。
１０）ステップＳ２１２又はＳ２１４において抽出された電界成分（Ｅｐ’，Ｅｖ’）を用いて電子（正孔）の移動度を計算する（ステップＳ２０６）
１１）反復計算処理のためのカウンターＩの数を１増やす（ステップＳ２０７）。
【００５６】
１２）移動度を計算すべき未処理の格子点があるか否か判別する（ステップＳ２０８）。
未処理の格子点がある場合  →  ４）へ
未処理の格子点がない場合  →  １３）へ
１３）計算された電子と正孔の移動度の値を用いて、電子および正孔の電流連続式に係わる係数行列を設定する（ステップＳ２０９）。
【００５７】
ここで、上記の処理フロー中の「半導体／絶縁体界面」とは、具体的には、半導体素子における「半導体基板／ゲート絶縁膜界面」のことを意味する。また、電界成分（Ｅｐ’，Ｅｖ’）は、格子点の位置に応じて、図４ａ），ｂ）に示すものを抽出する。
【００５８】
このように、本発明の第１の実施形態に係わる電気特性評価方法は、キャリアの移動度を求めるために必要な電界値として、従来までのように電流の向きをを基準として求めたものを利用するのではなく、電気特性評価を行う半導体デバイス中の半導体／絶縁体界面の位置を基準として求めた値（電界パラメータ抽出ステップ（ステップＳ２１０〜Ｓ２１４））を用いている点に大きな特徴を有している。これにより、反復計算処理に伴う電流の向きの変化によって移動度計算に用いる電界値の大きさが過敏に変化することはないので、キャリアの移動度の値にも急激な変化が見られなくなる。このため、反復計算において収束トラブルが発生する確率を大幅に減らすことができ、評価時間の短縮を実現することができる。また、従来までは反復計算による収束トラブルを回避するために、評価精度の低下と引き換えに評価デバイス中の離散化格子点の数を減らす等の手段を講じていたが、本発明の電気特性評価方法では離散化格子点の数を減らす必要がないので、評価精度の向上をも実現することができる。
【００５９】
次に、図５に示す半導体構造を用いて電気特性評価実験を行った結果を示す。
【００６０】
図５は、典型的なＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を示す。尚、本構造のシミュレーションの際は、より精度の高い計算結果を得るために、チャネルの深さ方向に、図６に示す、他の計算（プロセスシミュレーション）から求められた１次元プロファイルデータを内挿した。
【００６１】
図７は、本発明の第１の実施形態に係わる電気特性評価方法により抽出されたＩＶ曲線および実測値を示す。
【００６２】
図からわかるように、本発明の第１の実施形態に係わる電気特性評価方法では、指定した全てのバイアス条件で電気特性抽出を終了させることができ、さらに、実測値と非常に良い一致を示していることがわかる。これにより、従来までは収束トラブルにより長時間の時間を費やして得られる、または、長時間費やしても得られなかった結果を短時間で解析し、実際の半導体素子内で生じる物理現象を本発明の電気特性評価方法を用いてより精度よく解析することが可能となる。
【００６３】
（第２の実施形態）
本発明の第２の実施形態に係わる電気特性評価方法における、「電界パラメータ抽出ステップ」について図８を用いて説明する。尚、「電界パラメータ抽出ステップ」前後の各計算ステップについては、第１の実施形態の説明内で述べたものと同一であるので、ここでは説明・図示を割愛する。
【００６４】
第２の実施形態に係わる電気特性評価方法は、
１）始めに、近似解より求められた電子（正孔）電流の向きに基づいて、Ｉ番目の格子点における電子（正孔）電流に平行な電界成分（Ｅｐ）を求める（ステップＳ２２０）。
２）次に、Ｉ番目の格子点が半導体／絶縁体界面上にあるか否か判別する（ステップＳ２２１）。
半導体／絶縁体界面上にある場合  →  ５）へ
半導体／絶縁体界面上にない場合  →  ３）へ
３）Ｉ番目の格子点から最も距離が短い半導体／絶縁体界面上の位置Ａを計算する（ステップＳ２２２）。
【００６５】
４）Ｉ番目の格子点と位置Ａとを結ぶ直線に平行なＩ番目の格子点における電界成分（Ｅｖ’）を抽出する（ステップＳ２２３、電界パラメータ抽出（１））。
→  続いてへ７）へ
５）Ｉ番目の格子点を通る半導体／絶縁体界面に対する法線Ｂを計算する（ステップＳ２２４）。
【００６６】
６）法線Ｂに平行なＩ番目の格子点における電界成分（Ｅｖ’）を抽出する（ステップＳ２２５、電界パラメータ抽出（２））。
【００６７】
７）ステップＳ２２０で求められた電界値（Ｅｐ）、Ｓ２２３又はＳ２２５において求められた電界成分（Ｅｖ’）の値を用いて電子（正孔）の移動度を求める（ステップＳ２０６）。
【００６８】
このように、第２の実施形態に係わる電気特性評価方法では、キャリアの移動度を求める際に必要な格子点における電界平行成分（Ｅｐ）を電流の向きから求め、電界垂直成分（Ｅｖ）を半導体／絶縁体界面との位置の関係から抽出している。
【００６９】
次に、第２の実施形態に係わる電気特性評価方法を用いた実験例を示す。尚、実験には前実施形態同様、図５、６に示す半導体デバイス構造を用いた。
【００７０】
図９は、本発明の第２の実施形態に係わる電気特性評価方法にり計算されたＩＶ曲線および実測値を比較した図である。
【００７１】
図からわかるように、第２の実施形態も第１の実施形態同様、実測値を非常に良く再現した電気特性が得られており、理論、実測の両面からの半導体電気特性の解析が可能となっている。
【００７２】
（第３の実施形態）
本発明の第３の実施形態に係わる電気特性評価方法における、「電界抽出ステップ」について図１０を用いて説明する。尚、本実施形態も第２の実施形態同様、前後の各計算ステップに関する説明・図示を割愛している。
【００７３】
第３の実施形態に係わる電気特性評価方法は、
１）始めに、近似解より求められた電子（正孔）電流の向きに基づいて、Ｉ番目の格子点における電子（正孔）電流に垂直な電界成分（Ｅｖ）を求める（ステップＳ２３０）。
【００７４】
２）次に、Ｉ番目の格子点が半導体／絶縁体界面上にあるか否か判別する（ステップＳ２３１）。
半導体／絶縁体界面上にある場合  →  ５）へ
半導体／絶縁体界面上にない場合  →  ３）へ
３）Ｉ番目の格子点から最も距離が短い半導体／絶縁体界面上の位置Ａを計算する（ステップＳ２３２）。
【００７５】
４）Ｉ番目の格子点と位置Ａとを結ぶ直線に垂直なＩ番目の格子点における電界成分（Ｅｐ’）を抽出する（ステップＳ２３３、電界パラメータ抽出（１））。→  続いて７）へ
５）Ｉ番目の格子点を通る半導体／絶縁体界面に対する法線Ｂを計算する（ステップＳ２３４）。
【００７６】
６）法線Ｂに垂直なＩ番目の格子点における電界成分（Ｅｐ’）を抽出する（ステップＳ２３５、電界パラメータ抽出（２））。
【００７７】
７）ステップＳ２３０において求められた電界成分（Ｅｖ）およびＳ２３３又はＳ２３５において求められた電界パラメータ（Ｅｐ’）を利用して電子（正孔）の移動度を求める（ステップＳ２０６）。
【００７８】
すなわち、第３の実施形態に係わる電気特性評価方法では、キャリアの移動度を求める際に必要な格子点における電界垂直成分（Ｅｖ）を電流の向きから求め、電界平行成分（Ｅｐ）を半導体／絶縁体界面との位置の関係から抽出する。
【００７９】
次に、第３の実施形態に係わる電気特性評価方法を用いた実験例を示す。尚、実験には前実施形態同様、図５、６に示す半導体デバイス構造を用いた。
【００８０】
図１１は、本発明の第２の実施形態に係わる電気特性評価方法にり計算されたＩＶ曲線および実測値を比較した図である。図からわかるように、第３の実施形態に係わる電気特性評価方法も、実測値を非常に良く再現していることがわかる。
【００８１】
以上述べてきたように、本発明の電気特性評価方法によれば、半導体素子の有する電気特性を高精度で予測することができる。
【００８２】
また、本発明の第１から第３の実施形態で示した実験例に要した時間を見ると（図１２）、格子点を減らす等色々な工夫を施した結果得られる従来の技術による評価時間よりも格段に速く電気特性を抽出することができている。したがって、本発明の電気特性評価方法によれば高精度且つ高速度の電気特性評価を行うことができる。
【００８３】
尚、本発明の第１の実施形態に係わる電気特性評価システムは、例えば、図１３に示す構成のような概観を有する。つまり、本発明の第１の実施形態に係わる電気特性評価システムはコントローラ４０内に電気特性評価装置１０の各要素を内蔵することにより構成される。コントローラ４０は、フロッピーディスクドライブ４２および光ディスクドライブ４８を備えている。そして、フロッピーディスクドライブ４２に対してはフロッピーディスク４４、光ディスクドライブ４８に対してはＣＤ−ＲＯＭ４６を挿入し、所定の読み出し操作を行うことにより、これらの記憶媒体に格納された電気特性評価プログラムをシステム内にインストールすることができる。また、所定のドライブ装置を接続することにより、例えば、メモリ装置の役割を担うＲＯＭ５０や、磁気テープ装置の役割を担うカートリッジ５２を用いて、インストールやデータの読み書きを実行することもできる。
【００８４】
また、本発明の電気特性評価装置は、プログラム化しコンピュータ読み取り可能な記憶媒体に保存しても良い。そして、電気特性を評価する際は、この記憶媒体をコンピュータシステムに読み込ませ、コンピュータシステム内のメモリ等の記憶部にプログラムを格納し、電気特性評価プログラムを演算装置で実行することにより、本発明の電気特性評価装置およびその方法を実現することができる。ここで、記憶媒体とは、例えば、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録することができるようなコンピュータ読み取り可能な媒体などが含まれる。
【００８５】
このように、本発明はここでは記載していない様々実施の形態等を包含するということは十分に理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係わる発明特定事項によってのみ限定されるものでなければならない。
【００８６】
【発明の効果】
以上述べてきたように、本発明の電気特性評価方法によれば、キャリアの移動度の計算に用いる電界の大きさが反復計算処理に伴う電流の向きの変化に影響されないので、電気特性評価に要する時間を大幅に短縮することができる。
【００８７】
さらに、本発明の電気特性評価方法によれば、計算の収束性を改善するために電気特性評価に用いる離散化格子点の数を減らす必要性がないので、評価精度が従来のそれよりも向上し、より現実に近い電気特性を抽出することできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる電気特性評価装置の構成を示す模式図である。
【図２】本発明の第１の実施形態に係わる電気特性評価方法を示すフローチャート図である。
【図３】本発明の第１の実施形態に係わる係数行列設定方法を示すフローチャート図である。
【図４】本発明の第１の実施形態に係わる電界パラメータ抽出方法を説明するための図である。
【図５】電気特性評価実験に用いた半導体素子構造を示す模式図である。
【図６】計算により求められたチャネルの深さ方向における１次元不純物プロファイル図である。
【図７】本発明の第１の実施形態に係わる電気特性評価方法および実際のデバイスにより測定されたＩＶ特性を示す図である。
【図８】本発明の第２の実施形態に係わる係数行列設定方法を示すフローチャート図である。
【図９】本発明の第２の実施形態に係わる電気特性評価方法および実際のデバイスにより測定されたＩＶ特性を示す図である。
【図１０】本発明の第３の実施形態に係わる係数行列設定方法を示すフローチャート図である。
【図１１】本発明の第３の実施形態に係わる電気特性評価方法および実際のデバイスにより測定されたＩＶ特性を示す図である。
【図１２】本発明に係わる実施形態による電気特性評価方法および従来の電気特性評価に要した時間を示す図である。
【図１３】本発明の第２の実施形態に係わる電気特性評価装置の概観を示す図である。
【図１４】従来の電気特性評価方法を示すフローチャート図である。
【図１５】従来の係数行列設定方法を示すフローチャート図である。
【図１６】電流の向きの変化に伴う、電流の向きに平行および垂直な格子点における電界成分の大きさの変化の様子を説明するための概念図である。
【符号の説明】
１０  電気特性評価装置
１１  評価条件入力部
１２  電界、電子（正孔）電流計算部
１３  格子点位置認識部
１４  電界パラメータ抽出部
１５  移動度計算部
１６  係数行列設定部
１７  電気特性計算部
２０  入出力インタフェイス
２２  入力装置
２４  出力装置
２６  電気特性測定部
３０  Ｎ型拡散層
３２  ソース電極
３４  ゲート電極
３６  ドレイン電極
３８  Ｐ型シリコン基板
４０  コントローラ
４２  フロッピーディスクドライブ
４４  フロッピーディスク
４６  ＣＤ−ＲＯＭ
４８  光ディスクドライブ
５０  ＲＯＭ
５２  カートリッジ
５４  電気特性測定装置
【図１】
0003628192.tif 000004
【図２】
0003628192.tif 000005
【図３】
0003628192.tif 000006
【図４】
0003628192.tif 000007
【図５】
0003628192.tif 000008
【図６】
0003628192.tif 000009
【図７】
0003628192.tif 000010
【図８】
0003628192.tif 000011
【図９】
0003628192.tif 000012
【図１０】
0003628192.tif 000013
【図１１】
0003628192.tif 000014
【図１２】
0003628192.tif 000015
【図１３】
0003628192.tif 000016
【図１４】
0003628192.tif 000017
【図１５】
0003628192.tif 000018
【図１６】
0003628192.tif 000019