(57)【特許請求の範囲】
【請求項１】
楽音波形を記憶する波形記憶手段と、
入力信号のピッチを検出するピッチ検出手段と、
前記ピッチ検出手段が検出するピッチに応じた時間間隔で前記波形記憶手段からダイレクトメモリアクセスコントローラ（ＤＭＡＣ）を用いて楽音波形を読み出す波形読み出し手段と、
楽音信号を形成する楽音信号形成手段であって、前記波形読み出し手段が読み出す楽音波形をアナログ信号に変換した後に、前記変換されたアナログ信号を前記楽音信号形成手段のサンプリング周期でデジタル信号に変換し、前記サンプリング周期で変換されたデジタル信号に応じて楽音信号を形成する楽音信号形成手段と
を有する楽音発生装置。
【請求項２】
前記ピッチ検出手段は、中央処理装置（ＣＰＵ）により構成され、前記ＤＭＡＣと前記ＣＰＵとは１チップマイコンに搭載されている請求項１記載の楽音発生装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、種々の音色の楽音信号を生成することができる楽音発生装置に関する。
【０００２】
【従来の技術】
ピッチ検出型のギターシンセサイザは、弦の振動信号を基に、まずピッチを検出する。検出されたピッチは、音量等と共にＭＩＤＩ信号に変換される。ＭＩＤＩ信号は、音源に入力され、楽音信号が生成される。
【０００３】
音源には、ＦＭ音源、ＰＣＭ音源および物理モデル音源等がある。現在の主流は、ＰＣＭ音源である。ＰＣＭ音源は、専用ＬＳＩを有し、ピッチに応じて波形メモリから読み出すアドレスを決定する。そして、ピッチに応じて、読み出しデータの補間を行う。
【０００４】
【発明が解決しようとする課題】
従来のＰＣＭ音源は、専用ＬＳＩを必要とする。ＰＣＭ音源専用ＬＳＩは、ピッチに応じて波形データを読み出して、データの補間等を行うため、構成が複雑である。
【０００５】
本発明の目的は、従来のＰＣＭ音源専用ＬＳＩを用いず、簡単な回路構成で楽音信号を生成することができる楽音発生装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明の一観点によれば、楽音発生装置は、楽音波形を記憶する波形記憶手段と、入力信号のピッチを検出するピッチ検出手段と、前記ピッチ検出手段が検出するピッチに応じた時間間隔で前記波形記憶手段からダイレクトメモリアクセスコントローラ（ＤＭＡＣ）を用いて楽音波形を読み出す波形読み出し手段と、楽音信号を形成する楽音信号形成手段であって、前記波形読み出し手段が読み出す楽音波形をアナログ信号に変換した後に、前記変換されたアナログ信号を前記楽音信号形成手段のサンプリング周期でデジタル信号に変換し、前記サンプリング周期で変換されたデジタル信号に応じて楽音信号を形成する楽音信号形成手段とを有する。
【０００７】
【作用】
入力信号のピッチを検出し、検出したピッチに応じた読み出し速度で楽音波形を読み出すことにより、楽音波形の複雑な補間処理を行うことなく、楽音信号を形成することができる。
【０００８】
【実施例】
図１は、本発明の実施例による楽音発生装置の回路構成を示すブロック図である。
【０００９】
入力信号Ｓ１は、波形整形部１およびエンベロープフォロワー２に入力される。波形整形部１およびエンベロープフォロワー２は、マイクロコンピュータ３に接続される。マイクロコンピュータ３、Ｄ／Ａ変換器（ＤＡＣ）１１、Ａ／Ｄ変換器（ＡＤＣ）１２、ＤＳＰ（degital signal processor）１３、Ｄ／Ａ変換器１４およびサウンドシステム１５は、直列に接続される。マイクロコンピュータ３は、バス２２を介して、表示部１６、操作子１７、ＲＯＭ１８、ＲＡＭ２１およびＤＳＰ１３に接続される。
【００１０】
マイクロコンピュータ３は、ＣＰＵ５、タイマ４、Ａ／Ｄ変換器６およびダイレクトメモリアクセスコントローラ（以下、ＤＭＡＣという）７を有し、バス８を介して各回路が接続される。ＲＯＭ１８は、波形パターン１９およびプログラム２０を記憶する。マイクロコンピュータ３は、ＲＯＭ１８のプログラム２０に従って制御を行う。ＲＡＭ２１は、マイクロコンピュータ３のワーキングエリアであり、レジスタやバッファ等を有する。
【００１１】
なお、Ｄ／Ａ変換器１１を、マイクロコンピュータ３の内部に構成し、Ｄ／Ａ変換器内蔵の１チップマイコンを構成してもよい。
楽音発生装置をギターシンセサイザに用いる場合、入力信号Ｓ１は、ギターのピックアップから検出されるアナログ楽音信号である。入力信号Ｓ１は、その他の楽音信号でもよい。波形整形部１は、信号Ｓ１を波形整形し、パルス状のインプットキャプチャー信号Ｓ２を生成する。
【００１２】
図２は、入力信号Ｓ１とインプットキャプチャー信号Ｓ２の関係を示す波形図である。入力信号Ｓ１は、ピッチ周期ＰＴの楽音信号である。波形整形部１は、信号Ｓ１の正レベルのピーク値と負レベルのピーク値を検出し、パルス状の信号Ｓ２を生成する。信号Ｓ２は、信号Ｓ１の正レベルのピークで立ち上がり、信号Ｓ２の負レベルのピークで立ち下がる。
【００１３】
図１において、信号Ｓ２は、マイクロコンピュータ３のインプットキャプチャー端子２３に入力される。マイクロコンピュータ３は、信号Ｓ２の立ち上がりおよび立ち下がりをインプットキャプチャー割込信号として受け取る。マイクロコンピュータ３内のＣＰＵ５は、レジスタを有し、信号Ｓ２を基に入力信号Ｓ１のピッチを検出する。
【００１４】
図２において、信号Ｓ２が最初に立ち上がると、ＣＰＵ５内のレジスタＲＰＵＬＳに１がセットされる。次に、信号Ｓ２が立ち下がると、レジスタＲＰＵＬＳに２がセットされる。以後、信号Ｓ２が立ち上がるか立ち下がると、その度にレジスタＲＰＵＬＳの値が加算される。ピッチ周期ＰＴは、タイマ４が信号Ｓ２の立ち上がり時（ＲＰＵＬＳ＝１）から、次の立ち上がり時（ＲＰＵＬＳ＝３）までの時間を計測することにより求められる。
【００１５】
なお、ピッチ周期ＰＴは、他の方法で検出することもできる。例えば、入力信号Ｓ１の正レベルのピーク値と負レベルのピーク値を検出する代わりに、入力信号Ｓ１の正レベルまたは負レベルのいずれかのピーク値を検出したり、入力信号Ｓ１のゼロクロス点を検出してパルス状の信号Ｓ２を生成してもよい。その場合、信号Ｓ２のパルスの間隔を計測することにより、ピッチ周期ＰＴを求めることができる。
【００１６】
図１において、エンベロープフォロワー２は、信号Ｓ１を基にエンベロープ形状のＡＤ入力信号Ｓ３を生成する。
図３は、入力信号Ｓ１とＡＤ入力信号Ｓ３の関係を示す波形図である。例えば、信号Ｓ１がギターの楽音信号等であるとき、信号Ｓ１のピークレベルＰＬは、時間と共に減衰して行く。エンベロープフォロワー２は、信号Ｓ１のピークレベルを検出し、このピークレベルを基にエンベロープ信号Ｓ３を生成する。信号Ｓ３は、最初、信号Ｓ１のピークレベルＰＬ１まで立ち上がり、その後、信号Ｓ１のピークレベルＰＬ２，ＰＬ３，ＰＬ４，・・・の減衰に従って減衰して行く。ノートオンレベルＬｏｎとノートオフレベルＬｏｆｆは、信号Ｓ３のダイナミックレンジに応じて設定される。
【００１７】
図１において、信号Ｓ３は、マイクロコンピュータ３のＡＤ端子２４に入力される。信号Ｓ３は、マイクロコンピュータ３内のＡ／Ｄ変換器６によりデジタル信号に変換され、バス８に供給される。ＣＰＵ５は、バス８を介して、ＡＤ入力信号Ｓ３を基に入力信号Ｓ１のノートオンとノートオフを以下のようにして検出する。
【００１８】
図３において、タイミングＴｏｎにおいて、信号Ｓ３がノートオンレベルを越えると、ノートオンが検出される。その後、信号Ｓ３が減衰し、タイミングＴｏｆｆにおいて、信号Ｓ３のレベルがノートオフレベルＬｏｆｆより下がると、ノートオフが検出される。
【００１９】
以上のように、図１において、マイクロコンピュータ３は、インプットキャプチャー信号Ｓ２を基に入力信号Ｓ１のピッチ周期を検出し、ＡＤ入力信号Ｓ３を基に入力信号Ｓ１のノートオンおよびノートオフを検出する。
【００２０】
ＤＭＡＣ７は、ＣＰＵ５とは無関係にＲＯＭ１９に記憶されている波形パターン１９を読み出し、Ｄ／Ａ変換器１１に出力する。その際、ＤＭＡＣ７は、検出したピッチ周期に応じた時間間隔で、ＲＯＭ１８から波形パターン１９を読み出す。ピッチ周期が短いときには、短時間間隔で読み出しを行い、ピッチ周期が長いときには、長時間間隔で読み出しを行う。Ｄ／Ａ変換器１１には、ピッチ周期のタイミングに同期して、波形パターン１９が供給される。
【００２１】
ＤＭＡＣ７は、ＣＰＵ５に比べ高速でデータ転送を行うことができる。また、ＤＭＡＣ７がデータ転送をしている間、ＣＰＵ５は別の処理を行うことができる。なお、ＤＭＡＣ７の代わりにＣＰＵ５が波形パターン１９を読み出してもよい。
【００２２】
波形パターン１９は、Ｄ／Ａ変換器１１において１度アナログ信号に変換され、Ａ／Ｄ変換器１２において再びデジタル信号に変換され、ＤＳＰ１３に供給される。Ｄ／Ａ変換器１１およびＡ／Ｄ変換器１２は、ピッチ同期のデジタル信号をＤＳＰ同期のデジタル信号に変換する。ＤＳＰ１３は、ピッチとは無関係の所定のサンプリングクロックに同期して、処理を行う。Ｄ／Ａ変換器１１の回路構成は、後に別の図を参照しながら説明する。
【００２３】
ＤＳＰ１３には、波形パターン１９の他、マイクロコンピュータ３からバス２２を介して、エンベロープ信号が供給される。マイクロコンピュータ３は、ＡＤ入力信号Ｓ３を基にエンベロープ信号を生成する。ＤＳＰ１３は、波形パターン１９にエンベロープを付与し、楽音信号を生成する。楽音信号は、Ｄ／Ａ変換器１４においてアナログ信号に変換され、サウンドシステム１５に供給される。サウンドシステム１５は、アンプとスピーカを有し、アナログ楽音信号に応じて楽音を発音する。
【００２４】
操作子１７は、生成する楽音の音色を選択することができる。ＲＯＭ１８には、複数の音色の波形パターン１９が記憶されている。操作子１７により音色が選択されると、その音色の波形パターンがＤＭＡＣ７により読み出される。表示器１６には、選択された音色等の情報が表示される。
【００２５】
図４は、図１のＲＯＭ１８に記憶される波形パターン１９の構成を示す図である。波形パターン１９は、音色の種類に応じて複数の音色パターン１９ａ，１９ｂ，・・・を有する。操作子１７の音色選択により、いずれか１つの音色パターンが読み出される。音色パターン１９ａ，１９ｂは単純波形であり、この音色パターンを繰り返し読み出すことにより楽音信号が生成される。
【００２６】
なお、波形パターンは、単純波形ではなく、通常のＰＣＭ音源のようにアタック（立ち上がり）部とループ（繰り返し）部を設け、アタック部を読み出した後はループ部を繰り返し読み出すようにしてもよい。その際、ループ部の先頭と最後を、それぞれループスタートアドレスとループエンドアドレスとして設定し、ＤＭＡＣの読み出しタイミングを決める必要がある。
【００２７】
図５は、図１のＤ／Ａ変換器１１の回路構成を示す図である。
Ｄ／Ａ変換器１１は、ＣＰＵ５から供給される８ビットデジタル信号ｂ７〜ｂ０を入力し、アナログ信号Ｓ４を出力する。デジタル信号は、ｂ７が最上位ビットであり、ｂ０が最下位ビットである。
【００２８】
デジタル信号ｂ０，ｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７は、それぞれノードＮ１との間に抵抗１２８Ｒ，６４Ｒ，３２Ｒ，１６Ｒ，８Ｒ，４Ｒ，２Ｒ，Ｒが接続される。デジタル信号の下位ビットほど、大きな抵抗が接続される。さらに、ノードＮ１には、接地端子との間に抵抗ｒ（Ｒ≫ｒ）が接続される。ノードＮ１は、Ｄ／Ａ変換器の出力端子に接続され、出力端子からは出力信号Ｓ４が出力される。つまり、出力信号Ｓ４は、抵抗ｒの両端の電圧に相当する。
【００２９】
デジタル信号は、上位ビットほど小さな抵抗が接続されるので、最下位ビットｂ０のみがハイレベルになるときよりも、最上位ビットｂ７のみがハイレベルになるときの方が大きな電流が流れる。したがって、デジタル信号ｂ７〜ｂ０が大きいときには、抵抗ｒに流れる電流は大きくなり、デジタル信号ｂ７〜ｂ０が小さいときには、抵抗ｒに流れる電流は小さくなる。出力信号Ｓ４は、抵抗ｒに大きな電流が流れるほど大きな電圧信号となる。なお、抵抗Ｒ〜１２８Ｒを、それぞれ抵抗値の逆数の電流を流す定電流源で置き換えてもよい。
【００３０】
次に、ＣＰＵ５がプログラムに従って処理する手順を説明する。
図６は、ＣＰＵ５が処理するメインルーチンのフローチャートである。
ステップＳＡ１では、レジスタの初期化等の初期設定を行う。そして、ＤＭＡＣ７（図１）を繰り返し読み出しモードに設定する。繰り返し読み出しモードの設定を行うと、ＤＭＡＣ７は、波形パターンを繰り返し読み出すことが可能になる。
【００３１】
ステップＳＡ２では、ＡＤ入力信号Ｓ３（図３）がノートオンレベルＬｏｎを越えたか否かをチェックする。ノートオンレベルＬｏｎを越えたときには、ノートオンを検出できたとして、ステップＳＡ３へ進む。
【００３２】
ステップＳＡ３では、レジスタＲＰＵＬＳに０を格納する。レジスタＲＰＵＬＳは、図２に示したようにインプットキャプチャー信号Ｓ２の立ち上がり時および立ち下がり時にインクリメントされるレジスタである。
【００３３】
ステップＳＡ４では、ＤＭＡＣ７の読み出しアドレスを初期化し、ステップＳＡ５へ進む。初期化される読み出しアドレスは、操作子１７により選択される音色の波形パターンの先頭アドレスである。
【００３４】
ステップＳＡ２において、ＡＤ入力信号Ｓ３がノートオンレベルＬｏｎを越えていないときには、ノートオンを検出できないとして、ノートオンの初期化設定を行わずにステップＳＡ５へ進む。
【００３５】
ステップＳＡ５では、ＡＤ入力信号Ｓ３がノートオフレベルＬｏｆｆより下がったか否かをチェックする。ノートオフレベルＬｏｆｆより下がったときには、ノートオフを検出できたとして、ステップＳＡ６へ進む。
【００３６】
ステップＳＡ６では、波形パターンの最終アドレスを読み出したところでコンペアマッチ割り込みを禁止し、ステップＳＡ７へ進む。コンペアマッチ割り込みを禁止することにより、ＤＭＡＣ７の読み出しを禁止することができる。コンペアマッチ割り込みについては、後に説明する。
【００３７】
ステップＳＡ５において、ＡＤ入力信号Ｓ３がノートオフレベルＬｏｆｆより下がっていないときには、ノートオフを検出できなかったとして、ノートオフの処理を行わずにステップＳＡ７へ進む。
【００３８】
ステップＳＡ７では、読み出した波形パターンにエンベロープを付与する。エンベロープは、ＣＰＵ５がＤＳＰ１３に指示することにより付与される。また、ＤＭＡＣ７の代わりにＣＰＵ５が波形パターンを読み出すときには、ＣＰＵが波形パターンにエンベロープを付与することもできる。エンベロープを付与した後、ステップＳＡ２へ戻り、処理を繰り返す。
【００３９】
図７は、ＣＰＵが行うインプットキャプチャー割り込み処理を示すフローチャートである。インプットキャプチャー割り込み処理は、インプットキャプチャー信号Ｓ２（図２）の立ち上がり時および立ち下がり時に行う割り込み処理である。
【００４０】
ステップＳＢ１では、レジスタＲＰＵＬＳをインクリメントする。レジスタＲＰＵＬＳは、ノートオンの初期設定時に０にクリアされている（図１のステップＳＡ３）。インプットキャプチャー信号Ｓ２の最初の立ち上がり時、レジスタＲＰＵＬＳには１が格納される。
【００４１】
ステップＳＢ２では、レジスタＲＰＵＬＳの値が奇数か否かをチェックする。レジスタＲＰＵＬＳには、インプットキャプチャー信号Ｓ２の立ち上がり時に奇数が格納され、立ち下がり時に偶数が格納される（図２）。
【００４２】
レジスタＲＰＵＬＳが奇数のときには、ステップＳＢ３へ進む。ステップＳＢ３では、ピッチ周期レジスタに、（現在のカウント値−前回のカウント値）の値を格納する。カウント値は、タイマ４（図１）によりカウントされる値である。例えば、図２において、「現在のカウント値」は、レジスタＲＰＵＬＳが３のときのカウント値であり、「前回のカウント値」は、レジスタＲＰＵＬＳが１のときのカウント値である。ピッチ周期ＰＴは、（現在のカウント値−前回のカウント値）の値としてピッチ周期レジスタに格納される。
【００４３】
ステップＳＢ４では、サンプリング周期レジスタに、例えば（ピッチ周期レジスタ値／３０）の値を格納する。その後、ステップＳＢ５へ進む。サンプリング周期は、（ピッチ周期レジスタ値／３０）になる。また、サンプリング周期は、（ピッチ周期レジスタ値／６０）でもよい。サンプリング周期を（ピッチ周期／Ｎ）とすると、Ｎは２０〜１００が好ましい。サンプリング周期は、ＤＭＡＣが波形パターンを読み出す周期である。
【００４４】
図８は、ピッチ周期とサンプリング周期の関係を示す図である。ピッチ周期ＰＴは、インプットキャプチャー信号Ｓ２の立ち上がりから、次の立ち上がりまでの時間間隔である。サンプリング周期は、ＰＴ／３０である。
【００４５】
図７のステップＳＢ５では、レジスタＲＰＵＬＳが３であるか否かをチェックする。レジスタＲＰＵＬＳが３であるときには、ＤＭＡＣの波形読み出しを開始するため、ステップＳＢ６へ進む。
【００４６】
ステップＳＢ６では、コンペアマッチ割り込みを許可する。コンペアマッチ割り込みを許可することにより、ＤＭＡＣの波形読み出しを許可することができる。コンペアマッチ割り込みについては、後に説明する。
【００４７】
ステップＳＢ７では、コンペアマッチレジスタに、サンプリング周期レジスタ値を加算する。コンペアマッチレジスタとは、ＤＭＡＣが読み出すタイミングのカウント値を格納するレジスタである。コンペアマッチレジスタにサンプリング周期レジスタ値（ＰＴ／３０）を加算することにより、ＤＭＡＣはサンプリング周期毎に波形読み出しを行うことができる。コンペアマッチレジスタに値をセットした後に、割り込み処理を終了し、割り込み前の処理に戻る。
【００４８】
ステップＳＢ５において、レジスタＲＰＵＬＳが３でないときには、ＤＭＡＣの読み出し開始を設定する必要がないので、割り込み処理を終了し、割り込み前の処理へ戻る。
【００４９】
ステップＳＢ２において、レジスタＲＰＵＬＳが奇数でないときには、ピッチ周期（ＰＴ）およびサンプリング周期（ＰＴ／３０）を求めずに、割り込み処理を終了し、割り込み前の処理へ戻る。
【００５０】
なお、基本ピッチ検出アルゴリズムは、上記に限定されない。例えば、特願平７−５１９９３号に記載されたアルゴリズムを用いて基本ピッチを検出してもよい。
【００５１】
図９は、コンペアマッチの方法およびコンペアマッチ割り込みを説明するための図である。
コンペアマッチレジスタ３１は、前述のように、インプットキャプチャー割り込み処理において初期設定され、サンプリングのタイミングを記憶する。カウンタレジスタ３２は、タイマ４により順次加算される。カウンタレジスタ３２には、例えば、００００からＦＦＦＦまでの１６進数値が巡回して格納される。カウンタレジスタ３２の値が増加し、カウンタレジスタ３２の値とコンペアマッチレジスタ３１の値が一致すると、コンペアマッチ割り込みが生じる。コンペアマッチ割り込みが生じると、ＣＰＵは、コンペアマッチ割り込み処理を行う。
【００５２】
コンペアマッチが生じると、コンペアマッチレジスタ３１の値は、サンプリング周期（ＰＴ／３０）分加算され、次のサンプリングのタイミングが新たに設定される。コンペアマッチは、サンプリング周期毎に生じる。
【００５３】
図１０は、ＣＰＵが行うコンペアマッチ割り込み処理を示すフローチャートである。コンペアマッチ割り込み処理は、コンペアマッチレジスタの値とカウンタレジスタの値が一致したときに行われる割り込み処理であり、サンプリング周期毎に繰り返し行われる。
【００５４】
ステップＳＣ１では、ＤＭＡＣを起動する。ＤＭＡＣは、ＣＰＵの処理とは無関係に波形パターンの読み出しを開始する。読み出された波形パターンは、ＤＳＰ１３（図１）によりエンベロープが付与され、楽音信号が生成される。
【００５５】
ステップＳＣ２では、コンペアマッチレジスタに、サンプリング周期レジスタ値を加算し、次の波形読み出しタイミングを設定する。その後、コンペアマッチ割り込み処理を終了し、割り込み前の処理に戻る。
【００５６】
以上のように、波形パターンは、入力信号Ｓ１のピッチに応じたサンプリング周期でＲＯＭから読み出され、その後、ＤＳＰ用のサンプリング周期に変換され、楽音信号が生成される。ＤＳＰ用のサンプリング周期は、ピッチとは無関係の所定値である。ピッチに応じたタイミングで波形パターンを読み出すことにより、従来のＰＣＭ音源専用ＬＳＩのような波形パターンの補間処理を行う必要がなく、簡単な回路構成にすることができる。
【００５７】
なお、波形整形部１およびエンベロープフォロワー２（図１）等は、アナログ回路で構成する代わりに、マイクロコンピュータ３がプログラム処理を行うことにより構成してもよい。また、これらをパーソナルコンピュータにより行うようにしてもよい。
【００５８】
また、本実施例による楽音発生装置を管楽器等のモノラルの自然楽器に用いる場合には、１音発音でよい。ギターシンセサイザに用いる場合には、６音同時発音できればよい。その際、６弦の出力を並列に処理するようにしてもよい。マイクロコンピュータは、通常複数のＡＤ入力端子やインプットキャプチャー端子を備えているので、６弦のギターの場合にも容易に対応することができる。
【００５９】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、入力信号のピッチを検出し、検出したピッチに応じた読み出し速度で楽音波形を読み出すことにより、楽音波形の複雑な補間処理を行うことなく、簡単な回路構成で楽音信号を形成することができる。
【図面の簡単な説明】
【図１】  本発明の実施例による楽音発生装置の回路構成を示すブロック図である。
【図２】  入力信号Ｓ１とインプットキャプチャー信号Ｓ２の関係を示す波形図である。
【図３】  入力信号Ｓ１とＡＤ入力信号Ｓ３の関係を示す波形図である。
【図４】  図１のＲＯＭに記憶される波形パターンの構成を示す図である。
【図５】  図１のＤ／Ａ変換器１１の回路構成を示す図である。
【図６】  ＣＰＵが処理するメインルーチンのフローチャートである。
【図７】  ＣＰＵが行うインプットキャプチャー割り込み処理を示すフローチャートである。
【図８】  ピッチ周期とサンプリング周期の関係を示す図である。
【図９】  コンペアマッチの方法およびコンペアマッチ割り込みを説明するための図である。
【図１０】  ＣＰＵが行うコンペアマッチ割り込み処理を示すフローチャートである。
【符号の説明】
１  波形整形部、    ２  エンベロープフォロワー、    ３  マイクロコンピュータ、    ４  タイマ、    ５  ＣＰＵ、    ６  Ａ／Ｄ変換器、    ７  ダイレクトメモリアクセスコントローラ、    ８  バス、    １１，１４  Ｄ／Ａ変換器、    １２  Ａ／Ｄ変換器、    １３  ＤＳＰ、    １５  サウンドシステム、    １６  表示部、    １７  操作子、    １８  ＲＯＭ、    １９  波形パターン、    ２０  プログラム、    ２１  ＲＡＭ、    ２２  バス、    ２３  インプットキャプチャー端子、    ２４  ＡＤ入力端子、    ３１  コンペアマッチレジスタ、    ３２  カウンタレジスタ、    ＰＴ  ピッチ周期
【図１】
0003635749.tif 000002
【図２】
0003635749.tif 000003
【図３】
0003635749.tif 000004
【図４】
0003635749.tif 000005
【図５】
0003635749.tif 000006
【図６】
0003635749.tif 000007
【図７】
0003635749.tif 000008
【図８】
0003635749.tif 000009
【図９】
0003635749.tif 000010
【図１０】
0003635749.tif 000011