(57)【特許請求の範囲】
【請求項１】
基板上の第１の電気伝導層の上に、セラミック層と第２の電気伝導層の積層を行うことにより薄膜積層体を作製する方法において、前記基板上に前記第１の電気伝導層を形成する工程と、前記第１の電気伝導層形成後、該第１の電気伝導層の上に前記セラミック層を形成する工程と、前記セラミック層が積層された後、フォトレジストを塗布しレジスト層を形成する工程と、前記レジスト層を形成後、基板背面から露光することにより第１の電気伝導層がフォトマスクとなって自己整合的（セルファライン）に転写すべきレジストパターンを形成する工程とを含むことを特徴とする薄膜積層体の作製方法。
【請求項２】
前記薄膜積層体のセラミック層は、金属有機化合物を塗布する工程と、塗布後焼成する工程とを含む工程により形成されるものであることを特徴とする請求項１記載の薄膜積層体の作製方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、基板付き薄膜積層体の作製方法に関する。
【０００２】
【従来技術】
酸化物セラミックスが内部電極を有し積層されている素子として、チタン酸バリウム積層コンデンサ素子、ジルコン酸チタン酸鉛積層アクチュエータなどが製品化されている。しかしこれらの積層体は１０μｍ以上の酸化物セラミックスが積層されているものである。
【０００３】
【発明が解決しようとする課題】
装置の短小軽薄化の要請は、その装置の高機能化、高集積化から非常に高まってきている。各種電気回路に組み込まれる、抵抗、コンデンサ等の電子部品は半導体装置のモノリシック化により飛躍的に小型化がなされた例である。
しかし薄膜形態で代用できる、コンデンサや抵抗体は、その絶対値（量）において、限定された面積、もしくは限定された体積により、十分な代用にはなっていない。
従来型であるバルク素子（薄膜にたいしてバルクという言葉を用いる）の小型化はもっぱら積層することにより実現している。さらにバルク素子ではセラミック層の薄層化により実現しており、これらセラミック層の膜厚は１０μｍ以上のものがもっぱら使用されている。しかし、バルク体の積層、薄層化は実装面で工程数の増加を伴い好ましくなく、半導体装置とのモノリシック化による一体形成の方が装置の短小軽薄化の要請に対し好ましい。
本発明の目的は、通常の薄膜作製技術を用い、基板上にセラミック薄膜を形成し、電気伝導層、セラミック層の積層体を形成し、バルク体の特性値を薄膜形態で実現させるとともに、各種機能性薄膜、およびこれを用いた素子とのハイブリッドを成させ、短小軽薄を実現するものである。
【０００４】
【構成】
本発明の第１は、基板上の第１の電気伝導層の上に、セラミック層と第２の電気伝導層の積層を行うことにより薄膜積層体を作製する方法において、前記基板上に前記第１の電気伝導層を形成する工程と、前記第１の電気伝導層形成後、該第１の電気伝導層の上に前記セラミック層を形成する工程と、前記セラミック層が積層された後、フォトレジストを塗布しレジスト層を形成する工程と、前記レジスト層を形成後、基板背面から露光することにより第１の電気伝導層がフォトマスクとなって自己整合的（セルファライン）に転写すべきレジストパターンを形成する工程とを含むことを特徴とする薄膜積層体の作製方法に関する。
本発明は、このように薄膜の作成および加工を自己整合的（セルファライン）に行うことにより、例えば工程の簡略化、積層の重ね合わせずれ等が飛躍的に改善された。
本発明の第２は、前記薄膜積層体のセラミック層は、金属有機化合物を塗布する工程と、塗布後焼成する工程とを含む工程により形成されるものであることを特徴とする請求項１記載の薄膜積層体の作製方法に関する。
例えば本発明の基板付き薄膜積層体に、インク吹き出し用素子を接合することで、インクジェット記録用ヘッドを作製することが可能であるほか、これら素子の上部に液体搬送機構を接合させることで、マイクロポンプが実現できるほか、これら素子の上部、もしくは下部に面発光素子を接合することで発振レーザの多機能化が実現できるものである。
以下、本発明を実施例に基づいて具体的に説明する。
【０００５】
【実施例】
実施例１
シリコンウエハ上に五酸化タンタルをスパッタリング法により１．５μｍ製膜する。本実施例ではこの状態を薄膜積層体形成用の基板とする。次に、第一の電気伝導層としてＰｔ薄膜１をスパッタリング法により１０００Å堆積する。次にセラミック薄膜２を所望する膜厚に製膜する。薄膜積層アクチュエータ素子を作製するときは、圧電材料であるジルコン酸チタン酸鉛（ＰＺＴ）セラミックスを、また薄膜積層キャパシター素子を作製するときはチタン酸バリウム（ＢａＴｉＯ3）セラミックスを堆積する。ただし、前記の各素子の材料は例示であり、これら材料に限定されるものではない。
薄膜作製法としてはＭＯＣＶＤ法、スパッタリング法、多元蒸着法、レーザーアブレーション法、イオンビーム蒸着法、また各種蒸着法に光やプラズマを複合させて、エネルギー密度を向上させた製膜法でも構わない。これら真空製膜法のほか、液相法であるｓｏｌ−ｇｅｌ法、熱分解法、無電界めっき法等でもよい。
フォトリソグラフィー、エッチングによりこのセラミック層を所望する箇所を除去する。この時パターニングもしくは電気伝導層に電気的にコンタクトを取るためのコンタクトホールの開孔を行う。
これら工程を積層回数に応じて繰り返し、最後に各電極とコンタクトすべくＰｔ膜を堆積させ薄膜積層体（図１）を作製した。
一部自立体を含む薄膜積層体の形成は、基板エッチングを行うことで実行した。基板エッチングは基板裏面からエッチングホールの開孔を行い、ＫＯＨ等のアルカリエッチングでもよく、また、基板に（１００）シリコンウエハを用いれば、基板表面に（１１０）方向にたいし、垂直または水平のエッチングホール面をデザインすれば表面からの基板除去が可能である。このような作製法により得た一部自立体を含む薄膜積層体の構造を図２に示す。
この薄膜積層体および一部自立体を含む薄膜積層体はチタン酸バリウムをセラミック層とし、膜厚を１μｍとし５層の積層体であり、薄膜の比誘電率は２４００であり、１ｍｍ角における素子の電気容量は約１０μＦであった。
【０００６】
実施例２
図３（ａ）に示す基板上に形成した薄膜積層体と図３（ｂ）に示す部分的自立体構造を具備した薄膜積層体を作製する例を、以下図４に基づいて具体的に説明する。
セラミック材料としてはアクチュエータとして知られているＰＺＴを使用し作成した。
石英基板上に電気伝導層としてＰｔ薄膜をスパッタリング法により１０００Å堆積する。この時石英基板との密着性を向上させるためにＴｉ、Ｔａ等の金属層を配置させてもよい。通常のフォトリソグラフィーによりパターンをレジスト転写後、Ａｒのスパッタエッチングにより、このＰｔ薄膜をエッチングする（ａ）。次に電子セラミック薄膜を堆積する。薄膜積層アクチュエータ素子を作製するときは、圧電材料であるジルコン酸チタン酸鉛（ＰＺＴ）セラミックスを、また薄膜積層キャパシター素子を作製するときはチタン酸バリウム（ＢａＴｉＯ3）セラミックスを堆積する。ただし、前記の各素子の材料は例示であり、これら材料に限定されるものではない。
薄膜作製法としてはＭＯＣＶＤ法、スパッタリング法、多元蒸着法、レーザーアブレーション法、イオンビーム蒸着法、また各種蒸着法に光やプラズマを複合させて、エネルギー密度を向上させた製膜法でも構わない。これら真空製膜法のほか、液相法であるｓｏｌ−ｇｅｌ法、熱分解法、無電界めっき法等でもよい。
本実施例においては比較的簡便な作製法であるｓｏｌ−ｇｅｌ法を採用した。
ｓｏｌ−ｇｅｌ法とは金属アルコキシド等の金属有機化合物を溶液系で加水分解、重縮合させて金属−酸素−金属結合を成長させ、この前駆体溶液を塗布し、最終的に焼結することにより完成させる無機酸化物の作製方法である。
ｓｏｌ−ｇｅｌ法による酸化物セラミックスの作製方法は、具体的には基板上に金属有機化合物を含む溶液を塗布し、乾燥後焼結を行う。用いられる金属有機化合物としては、セラミックスを構成する金属元素のメトキシド、エトキシド、プロポキシド、ブトキシド等のアルコキシドやアセテート化合物などがあげられる。硝酸塩、塩化物などの無機塩でもよい。これらを出発材料としてセラミックスを作製するには加水分解による重縮合反応を進める必要があるため、塗布溶液中には水および触媒としての酸、塩基等の適量の添加が必要となる。添加量は系により異なり、多すぎると反応が不均一に進行するため得られる膜の質が不均質となりやすく、また、反応速度の制御が難しい。これら添加量が少なすぎても好ましくなく、適量がある。塗布は、スピンコート法の場合、溶液粘度が数ｃＰ〜十数ｃＰとなるように調整すると良い。さらにキレート剤等を添加しても良い。コーティング後焼結することにより結晶化が促進される。焼結温度は材料により異なるが、通常の金属酸化物粉末の焼成にかかる温度より低温で（通常のセラミックス焼結温度より２００〜３００℃の低温化が出来る。）作製できる。このことにより、出来る複合酸化物の組成ずれがない。これら最適化されたｓｏｌ−ｇｅｌ法に於いては低温で大面積に組成均一が良好な膜が得られること、基板との密着性に優れる、またどんな形状の基板にも比較的容易に製膜できる、等のほか優れた特徴を有している。
【０００７】
ｓｏｌ−ｇｅｌＰＺＴ膜は、出発材料として酢酸鉛、ジルコニウムプロポキシド、チタンイソプロポキシド、をメトキシエタノールを溶媒とし、部分加水分解させたものを塗布液とした。
先述までの工程を経たパターン化された下部電極層を有する基板上にスピンコート、乾燥、焼成により１０μｍ以下のセラミック薄膜を堆積させた（ｂ）。
次にポジ型フォトレジストを同様にスピンコート、プリベークしポジ型フォトレジスト層を形成し（ｃ）、基板背面から露光を施す。
この時Ｐｔパターン膜が露光におけるフォトマスクの役割を果たすので、通常のフォトマスク合わせ、整合の操作はいらなくなり、工程の歩留まりを向上させるほか、転写すべきレジストパターンが自己整合的（セルファライン）に形成される利点を有するものである。
現像後はＰｔパターン上のみにレジストが形成されている（ｄ）。
このレジストをマスクとして、セラミックスのエッチングを行う。エッチング工程は５μｍ以上のパターンにおいてはウェット加工が好ましく、それ以下の寸法においてはドライエッチングを採用するとよい。
本実施例では、フッ酸、硝酸、酢酸、水の混酸にてエッチングをした。
エッチング終了後、レジストを剥離した後（ｅ）、ネガ型のフォトレジストを用いたリソグラフィー工程に移る。ネガ型フォトレジストを塗布、プリベークしネガ型レジスト層を形成した（ｆ）後に同様に背面から露光を行う。
この時Ｐｔパターン膜が同様にフォトマスクの作用をするため、ポジ型ではＰＺＴ／Ｐｔ積層部位外のところにレジストパターンが自己整合的（セルファライン）に形成される（ｇ）。
電極を通常の製膜法により１０００Å堆積させ（ｈ）、ネガレジスト除去と同じにレジスト上に堆積した金属膜ごとに除去する、いわゆるリフト−オフ加工により、電極／セラミックス／電極／基板の積層体を形成する（ｉ）。
以下は必要に応じて、積層回数分これら工程を繰り返すことにより、所望する薄膜積層体が形成される。
また図に示した部分的自立体を有する薄膜積層体は、今までの工程後、基板エッチングでのパッシベーション膜を堆積、開孔させ、エッチングすることで作製した。
素子のアクチュエータとしての特性は、積層回数に比例して変位が増加した。
【０００８】
【効果】
本発明は、所定のパターンをもつ第１の電気伝導層をフォトマスクとして利用するものであるから、フォトマスク合せや整合の操作が不要となり、工程の簡略化が達成でき、積層の重ね合せのずれを飛躍的に改善することができ、工程の歩留まりを大幅に向上することができた。
【図面の簡単な説明】
【図１】薄膜積層体の構成を示す図である。
【図２】薄膜積層体が一部自立体膜に形成された構成を示す図である。
【図３】パターン化された薄膜積層体の構成を示す図である。
（ａ）は、基板上に形成された薄膜積層体の全体図である。
（ｂ）は、（ａ）構造体中、基板の一部を除去することで薄膜積層体の部分的自立体構造を具備させたものの全体図である。
【図４】自己整合的なパターン化薄膜積層体の作製工程を示す図である。
（ａ）下部電極
（ｂ）セラミック薄膜堆積
（ｃ）ポジ型フォトレジスト層形成
（ｄ）セルファラインで形成したレジストパターン化
（ｅ）エッチング／レジスト剥離
（ｆ）ネガ型レジスト層形成
（ｇ）レジストパターン層形成
（ｈ）電極層形成
（ｉ）リフトオフ加工（レジスト除去）
【符号の説明】
１  Ｐｔ薄膜
２  セラミック薄膜
３  Ｐｔ薄膜
４  下部電極
５  ＰＺＴ膜
６  ポジ型フォトレジスト層
７  ネガ型フォトレジスト層
８  電極
【図１】
0003710498.tif 000002
【図２】
0003710498.tif 000003
【図３】
0003710498.tif 000004
【図４】
0003710498.tif 000005