(57)【特許請求の範囲】
【請求項１】
第１の電源電圧ＶＲＴと第２の電源電圧ＶＲＢ（ＶＲＴ＞ＶＲＢ）との間を抵抗分割することにより、第１のリファレンス電圧ＲＥＦＰと第２のリファレンス電圧ＲＥＦＭを発生し、これら第１、第２のリファレンス電圧間の差分（ＲＥＦＰ−ＲＥＦＮ）と入力差動電圧（ＩＮＰ−ＩＮＭ）とを複数の差動型コンパレータＣＭＰによって比較しアナログ−デジタル変換を行うＡＤコンバータにおいて、第１のリファレンス電圧ＲＥＦＰを第１の電源電圧ＶＲＴから第２の電源電圧ＶＲＢまでの間で抵抗分割して発生させるとともに、前記第２のリファレンス電圧ＲＥＦＭを前記第１、第２の電源電圧の中間電圧ＶＲＭに固定することを特徴とするＡＤコンバータ。
【請求項２】
前記第１のリファレンス電圧ＲＥＦＰを前記第１の電源電圧ＶＲＴから第２の電源電圧ＶＲＢまでの間で均等に抵抗分割して発生させることを特徴とする請求項１に記載のＡＤコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＤコンバータに関するものであり、さらに詳しく言えば一対の入力電圧の差分（入力差動電圧）と一対のリファレンス電圧との差分を比較する差動型のＡＤコンバータに関する。
【０００２】
【従来の技術】
高速ＡＤコンバータの代表的なものとして、並列型ＡＤコンバータが知られている。このＡＤコンバータは、１つの入力信号に対し、基準電圧の異なる複数のコンパレータが同時に動作することで、それらの比較結果において、デジタルデータを得る。
【０００３】
ここで、この並列型ＡＤコンバータでは、すべてのコンパレータが同時に動作することに起因する急激な電流変動があるため、電源ノイズが発生しやすいという問題がある。このようなノイズに対する耐性を強化するため、高速・高分解能のＡＤコンバータでは、一対の入力電圧の差分（入力差動電圧）と一対のリファレンス電圧との差分とを比較する、差動型の構成をとることが多い。  すなわち図５に示すように、ＡＤ変換の対象となるシングル入力信号ＶＩＮを、一対の入力差動電圧ＩＮＰとＩＮＭに変換する。ＩＮＰはＶＩＮと直結させ、ＩＮＭは高電圧側の電源電圧ＶＲＴと低電圧側の電源電圧ＶＲＢの中間電圧ＶＲＭに固定する。
【０００４】
このようにすると、入力信号ＶＩＮがＶＲＴとＶＲＢの中間点より小さい場合にはＩＮＭの方が大きく、ＶＲＴとＶＲＢの中間点より大きい場合にはＩＮＰの方が大きくなる。
【０００５】
そして、差分が段階的に異なるリファレンス電圧ＲＥＦＰとＲＥＦＭを複数発生し、これら異なるリファレンス電圧の差分（ＲＥＦＰ−ＲＥＦＭ）と入力電圧の差分（ＩＮＰ−ＩＮＭ）を複数のコンパレータで比較することによって、複数のコンパレータの比較結果からデジタルデータが得られる。
【０００６】
【発明が解決しようとする課題】
図６は、従来例に係るＡＤコンバータの回路図である。リファレンス抵抗列の半分（この場合はＶＲＭ−ＶＲＢ間）を使って複数のリファレンス電圧ＲＥＦＰ、ＲＥＦＭを発生している。
【０００７】
入力電圧ＶＩＮをＩＮＰとして、リファレンス中間電圧ＶＲＭをＩＮＭとして使うと、図７のようにＩＮＰとＩＮＭの中間電圧（入力コモン電圧）が入力電圧ＶＩＮの変化と共に変化する。これに対し、リファレンス差動電圧の中間電圧（リファレンスコモン電圧）はこの場合ＶＲＭとＶＲＢの中間で一定となっている。
【０００８】
コンパレータｃｍｐの正負入力端電圧ｉｎ（＋）、ｉｎ（−）について、オートゼロ状態ではどちらもＶｂであったが、比較状態ではｉｎ（＋）はＶｂ＋（ＲＥＦＰ−ＩＮＰ）、ｉｎ（−）はＶｂ＋（ＲＥＦＭ−ＩＮＭ）に変化する。
【０００９】
ＡＤコンバータでは、リファレンス電圧ＲＥＦＰとＲＥＦＭの差分と入力電圧ＩＮＰとＩＮＭの差分が最も近いコンパレータが最もセンシティブな比較を行うため、最も重要となる。
【００１０】
この最もセンシティブなコンパレータの動作において、コンパレータｃｍｐの正負入力端電圧ｉｎ（＋）、ｉｎ（−）のオートゼロ状態から比較状態へ切り替わるときの変動、すなわち（ＲＥＦＰ−ＩＮＰ）や（ＲＥＦＭ−ＩＮＭ）が大きいと、コンパレータｃｍｐの構成上、比較結果に狂いが生じる場合がある。ＶＲＴ＝２．６５、ＶＲＢ＝０．６５、Ｖｂ＝１．６５としたとき、ＶＩＮの変化に伴うコンパレータｃｍｐの正負入力端電圧ｉｎ（＋）、ｉｎ（−）の変化の様子を図８に示す。この図から、シングル入力が増加するにつれて、ｉｎ（＋）、ｉｎ（−）の変化は大きくなることがわかる。
【００１１】
本発明の目的は、シングル入力信号の差動信号変換後のＡＤ変換に関して、コンパレータの基準電圧となる抵抗列のリファレンス電圧の設定を変更し、最もセンシティブなコンパレータにおける、入力からリファレンスへの電圧変動を減少させることにより、最もセンシティブなコンパレータにおいて正しい比較結果を得ることである。
【００１２】
【課題を解決するための手段】
本発明のＡＤコンバータは、第１のリファレンス電圧ＲＥＦＰを第１の電源電圧ＶＲＴから第２の電源電圧ＶＲＢまでの間を抵抗分割して発生させるとともに、前記第２のリファレンス電圧ＲＥＦＭを前記第１、第２の電源電圧の中間電圧ＶＲＭに固定することを特徴とする。
【００１３】
このようにリファレンス差動電圧を入力差動電圧と同様に設定することで、最もセンシティブなコンパレータではオートゼロ状態から比較状態に切り替わったときの入力端電圧の変化が小さくなり、正しい比較結果が得られる。
【００１４】
【発明の実施の形態】
次に、本発明の実施例を、図１乃至図４を参照しながら説明する。
【００１５】
まず、本発明のＡＤコンバータに用いられる差動型コンパレータの構成例を図１に示す。一対の入力電圧ＩＮＰ、ＩＮＭが信号φのＨによりオンされるφ側スイッチを介しコンパレータＣＭＰの正負入力端にそれぞれ入力され、一対のリファレンス電圧ＲＥＦＰ、ＲＥＦＭが反転φ（図においてはφのアッパーバーにより示す）のＨによりオンされる反転φ側のスイッチを介しコンパレータの正負入力端にそれぞれ入力される。
【００１６】
従って、コンパレータＣＭＰの正負入力端には、φのＨで一対の入力電圧ＩＮＰ、ＩＮＭが入力され、φのＬ（反転φのＨ）で一対のリファレンス電圧ＲＥＦＰ、ＲＥＦＭが入力される。そして、コンパレータＣＭＰには、２つの入力がそれぞれコンデンサＣＰ、ＣＭを介し、コンパレータｃｍｐの正負入力端にそれぞれ入力されるようになっている。さらに、コンデンサＣＰ、ＣＭからコンパレータｃｍｐに至る線路には、φのＨでオンとなり内部バイアス電圧Ｖｂに接続する一対のφ側のスイッチが設けられている。
【００１７】
従って、φがＨとなりφ側のスイッチがオン（反転φ側のスイッチがオフ）の時には、コンパレータｃｍｐはオートゼロ状態になり、コンデンサＣＰには、ＩＮＰとＶｂとの差が充電され、コンデンサＣＭにはＩＮＭとＶｂの差が充電される。次に、φがＬとなりφ側のスイッチがオフ（反転φ側のスイッチがオン）になった場合には、コンパレータｃｍｐが比較状態になり、リファレンス電圧ＲＥＦＰ、ＲＥＦＭへのスイッチ切り替えにより、コンパレータｃｍｐの正入力端ｉｎ（＋）にはＶｂ＋（ＲＥＦＰ−ＩＮＰ）が入力され、負入力端ｉｎ（−）にはＶｂ＋（ＲＥＦＭ−ＩＮＭ）が入力される。
【００１８】
従って、コンパレータＣＭＰにおいて、リファレンス電圧の差分と入力電圧の差分の比較、すなわち（ＲＥＦＰ−ＲＥＦＭ）−（ＩＮＰ−ＩＮＭ）が行われることになる。
【００１９】
図２は、本発明のＡＤコンバータの実施例を示す回路図である。
この実施例では、上記した差動型コンパレータＣＭＰを9個、並列に設けている。各コンパレータＣＭＰの正入力端子には、シングル入力信号ＩＮＰおよび第１のリファレンス電圧としてＲＥＦＰが入力されている。一方、負入力端子には中間電圧ＩＮＭ及び第２のレファレンス電圧としてＲＥＦＭが入力される。
【００２０】
ここで、第１のリファレンス電圧ＲＥＦＰを第１の電源電圧ＶＲＴから第２の電源電圧ＶＲＢまでの間を均等に抵抗によって分割して発生させる。また、第２のリファレンス電圧ＲＥＦＭは、上記中間電圧ＩＮＭと同様に、第１電源電圧ＶＲＴ（高電源側）と第２の電源電圧ＶＲＢ（低電源側）の中間電圧ＶＲＭに固定している。
【００２１】
図３で、本発明における入力電圧とリファレンス電圧との関係を示す。従来例における関係（図７）と比べ、入力のコモン電圧とリファレンスのコモン電圧との差が小さくなっている。従来例と同様に、ＶＲＴ＝２．６５、ＶＲＢ＝０．６５、Ｖｂ＝１．６５としたとき、ＶＩＮの変化に伴うコンパレータｃｍｐの正負入力端電圧ｉｎ（＋）、ｉｎ（−）の変化の様子を図４に示す。
【００２２】
このように、入力の差分とリファレンスの差分が等しい限りにおいては、ｉｎ（＋）、ｉｎ（−）は変化しない。したがって、上記実施例によれば、オートゼロ状態から比較状態へ切り替わるときの、コンパレータ入力電圧の変動が小さくでき、コンパレータの比較結果の狂いを防止できる。
【００２３】
【発明の効果】
以上説明したように、本発明によれば、抵抗列のリファレンス電圧の設定を変更し、最もセンシティブなコンパレータの、オートゼロ状態から比較状態へ切り替わるときの入力端電圧の変動を減少させることで、最もセンシティブなコンパレータの正しい比較結果を得ることができる。これにより、高速かつ高精度のＡＤ変換が可能となる。
【図面の簡単な説明】
【図１】差動型コンパレータを示す回路図である。
【図２】本発明の実施形態に係るＡＤコンバータを示す図である。
【図３】本発明の実施形態に係るＡＤコンバータの入力電圧とリファレンス電圧との関係を示す図である。
【図４】本発明の実施形態に係るＡＤコンバータのＶＩＮ変化に伴うｉｎ（＋）、ｉｎ（−）の変化を示す図である。
【図５】従来例における入力電圧とリファレンス電圧との関係を示す図である。
【図６】従来例に係るＡＤコンバータを示す図である。
【図７】従来例のＡＤコンバータにおける入力電圧とリファレンス電圧との関係を示す図である。
【図８】従来例のＡＤコンバータにおけるＶＩＮ変化に伴うｉｎ（＋）、ｉｎ（−）の変化を示す図である。
【符号の説明】
ＶＩＮ  入力信号
ＶＲＴ  高電圧側の電源電圧
ＶＲＢ  低電圧側の電源電圧
ＶＲＭ  中間電圧
ＩＮＰ，ＩＮＭ  入力差動電圧
ＲＥＦＰ  第１のリファレンス電圧
ＲＥＦＭ  第２のリファレンス電圧
ＣＭＰ    差動型コンパレータ
【図１】
0003676103.tif 000002
【図２】
0003676103.tif 000003
【図３】
0003676103.tif 000004
【図４】
0003676103.tif 000005
【図５】
0003676103.tif 000006
【図６】
0003676103.tif 000007
【図７】
0003676103.tif 000008
【図８】
0003676103.tif 000009