(57)【特許請求の範囲】
【請求項１】
複数の走査線と、前記複数の走査線と交差するように設けられた複数の信号線と、前記走査線と前記信号線との交差点毎に設けられ、前記走査線からの制御信号によってオンオフ状態が制御される複数のスイッチング素子と、前記スイッチング素子毎に設けられ、オン状態の前記スイッチング素子を介して前記信号線からの表示信号が供給される複数の画素電極と、を備えた第１の基板と、
前記第１の基板に対向する面上に対向電極を備えた第２の基板と、
前記第１の基板と第２の基板との間に挟持され、印加される電圧の極性によって励起される分極が非対称な特性を示し、第１極性の電圧が印加されたときの方が第２極性の電圧が印加されたときよりも分極が大きくなる単安定化強誘電性液晶層と、
を備えた液晶表示素子の駆動方法であって、
１フレームを２フィールドに分割し、前記対向電極を基準として前記画素電極に、一方のフィールドでは前記表示信号に対応した第１極性の第１の電圧を印加するとともに、他方のフィールドでは第１の電圧と絶対値が等しい第２極性の電圧をシフト電圧ΔＶだけ第１極性方向にシフトさせた第２の電圧を印加し、前記シフト電圧ΔＶを前記第１の電圧に応じて異ならせる
ことを特徴とする液晶表示素子の駆動方法。
【請求項２】
前記シフト電圧ΔＶを、さらに周囲の温度に応じて異ならせる
ことを特徴とする請求項１に記載の液晶表示素子の駆動方法。
【請求項３】
前記第２の電圧は、ゼロ又は第２極性である
ことを特徴とする請求項１又は２に記載の液晶表示素子の駆動方法。
【請求項４】
前記シフト電圧ΔＶは、前記第１の電圧が増大するにしたがってしだいに増加する
ことを特徴とする請求項１又は２に記載の液晶表示素子の駆動方法。
【請求項５】
前記シフト電圧ΔＶは、前記第１の電圧が所定値に達したときに極大となる
ことを特徴とする請求項１又は２に記載の液晶表示素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】
液晶表示は一般に、前フレームの表示を保持し続けるホールド型表示であり、ＣＲＴのように蛍光体の発光期間のみ表示が行われるインパルス型表示とは異なるため、動画表示時におけるボケ現象が問題となる。このボケ現象は、画面上の動体を観察する場合に、前フレームの画像は次フレームの画像に切り替わるまで同じ位置に表示され続けられるにもかかわらず、人間の眼は動体を連続的に追従してしまう結果、生じる現象である。つまり、画面上に表示される動体の移動は不連続的に表示されるにもかかわらず、眼の追随運動には連続性があるため、前フレームと次フレームの間の画像を補間するようにして動体を認識する結果、ボケ現象が生じることになる。
【０００３】
このようなボケ現象を解決する方法として、ＯＣＢモードや強誘電性液晶のような高速応答液晶を使用して、１フレームを画像表示期間と黒表示期間の二つの期間に分ける方式が提案されている。
【０００４】
その方式の一つとして、一方の極性で光の透過をアナログ的に制御でき、他方の極性では光をほとんど透過しないような、極性により非対称に応答する液晶の動作特性を利用し、１フレームを２フィールドに分割して、第１フィールドでは透過可能状態、第２フィールドでは非透過状態とするフィールド反転方式が知られている（例えば、特開２０００−１００７６号公報）。このように、印加される電圧の極性によって分極の大きさが異なる液晶（印加される電圧の極性によって分極が非対称に応答する液晶：極性非対称応答液晶）で高速性を有するものとして、単安定化強誘電性液晶が知られており、液晶層中への高分子網の導入により単安定化するものや、直流電圧を印加して徐冷する等の方法で初期配向処理を行うことにより単安定化するものがある。
【０００５】
上記極性非対称応答の液晶表示素子では、１フレーム内の二つのフィールドのうち、例えば前半のフィールドでプラス極性による書き込みを行い、後半のフィールドでマイナス極性による消去（リセット）を行うことで交流駆動を行う。この場合、プラス極性が、分極が応答する或いは分極の応答量が大きい極性、すなわち電圧に対して液晶素子の光透過率変化量が大きい極性であり、マイナス極性が、分極が応答しない或いは分極の応答量が小さい極性、すなわち電圧に対して液晶素子の光透過率変化量が小さい極性となる。
【０００６】
このような交流駆動を行う場合、１フレームより十分長い時間で平均して見た場合に液晶層内部に直流成分が残ると、不純物イオンの偏在によって表示焼き付きが発生するため、時間平均で直流成分が相殺されるように駆動を行う必要がある。従来は、正負両極性を同じ振幅にして駆動を行うことで、直流成分がなくなり、表示焼き付きが発生しないと考えられていた。
【０００７】
しかしながら、上記駆動方法では、各画素の電極間の保持電圧は極性対称となるが、実際には配向膜等の絶縁膜が電極と液晶層との間に介在するため、極性非対称応答の液晶表示素子では、液晶の実効的な誘電率が極性非対称であることから、液晶層と絶縁膜に分圧される電圧は極性によって非対称になる。そのため、液晶層自体には時間平均で直流成分が相殺されずに残ることになり、また実験的にも焼き付きが発生することが確認されている。
【０００８】
【発明が解決しようとする課題】
このように、動画表示におけるボケ現象を防止するために、極性非対称応答の液晶表示素子を用いてインパルス型表示を行うことが提案されているが、従来の駆動方法では、液晶層に直流成分が印加されて表示焼き付きが発生するという問題があった。
【０００９】
本発明は、上記従来の課題に対してなされたものであり、液晶層への直流成分の印加を抑制し、表示焼き付きを防止することが可能な液晶表示素子の駆動方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明に係る液晶表示素子の駆動方法は、複数の走査線と、前記複数の走査線と交差するように設けられた複数の信号線と、前記走査線と前記信号線との交差点毎に設けられ、前記走査線からの制御信号によってオンオフ状態が制御される複数のスイッチング素子と、前記スイッチング素子毎に設けられ、オン状態の前記スイッチング素子を介して前記信号線からの表示信号が供給される複数の画素電極と、を備えた第１の基板と、前記第１の基板に対向する面上に対向電極を備えた第２の基板と、前記第１の基板と第２の基板との間に挟持され、印加される電圧の極性によって励起される分極が非対称な特性を示し、第１極性の電圧が印加されたときの方が第２極性の電圧が印加されたときよりも分極が大きくなる液晶層と、を備えた液晶表示素子の駆動方法であって、１フレームを２フィールドに分割し、前記対向電極を基準として前記画素電極に、一方のフィールドでは前記表示信号に対応した第１極性の第１の電圧を印加するとともに、他方のフィールドでは第１の電圧と絶対値が等しい第２極性の電圧をシフト電圧ΔＶだけ第１極性方向にシフトさせた第２の電圧を印加し、前記シフト電圧ΔＶを前記第１の電圧に応じて異ならせることを特徴とする。
【００１１】
本発明に係る液晶表示素子では、印加される電圧の極性によって液晶層の分極が非対称な特性を示すことから、１フレームを２フィールドに分割して交流駆動を行う際に対称駆動を行うと、液晶層には直流成分が残留する。一方、励起される分極の大きさは液晶層に印加される電圧の大きさに依存する。本発明によれば、対向電極と画素電極との間に印加する電圧の大きさを一方のフィールドと他方のフィールドとで異ならせるとともに、シフト電圧ΔＶを第１の電圧に応じて異ならせることにより、液晶層に印加される電圧の大きさを全電圧範囲にわたって両フィールドでほぼ等しくすることが可能となり、液晶層に直流成分が印加されることを防止することが可能となる。
【００１２】
また、分極の電圧依存性は通常は温度によっても変化するため、シフト電圧ΔＶをさらに周囲の温度に応じて異ならせるようにしてもよい。
【００１３】
また、第１の電圧がゼロ近傍の場合、すなわち黒を表示する場合、液晶層に両極性で等しい電圧を印加するためには、ΔＶを第１の電圧より大きくして、第２の電圧を第１極性にすべき場合もあり得るが、そのようにするとクリアな黒表示が得られ難くなる。第２の電圧を常にゼロ又は第２極性とすることで、このような状況を回避することが可能となり、クリアな黒表示を得ることができる。
【００１４】
また、後述するシミュレーション結果から、シフト電圧ΔＶは、第１の電圧が増大するにしたがってしだいに増加する、或いは第１の電圧が液晶の飽和電圧以下のある電圧に達したときに極大となるようにすることが好ましい。
【００１５】
【発明の実施の形態】
まず、本発明の実施形態の基本的な原理について説明する。
【００１６】
図１は、本発明の実施形態に係る液晶表示素子の等価回路モデルを示した図である。
【００１７】
図１において、Ｃfは極性非対称応答の液晶層の自発分極に対応する容量、Ｒfは液晶層の応答速度（ＣfＲfに対応）を表現するための抵抗、Ｃpは液晶層の常誘電容量（高周波での容量）、Ｃiは液晶層と電極との間に介在する配向膜等の絶縁膜の容量、Ｒeは電極等の抵抗、Ｃsは補助容量を示している。また、Ｔｒはスイッチング素子として用いる薄膜トランジスタ（ＴＦＴ）、Ｇｖは薄膜トランジスタＴｒのオンオフを制御する制御信号源、Ｓｖは薄膜トランジスタＴｒを介して画素に表示信号を供給する表示信号源を表している。
【００１８】
図１のような等価回路モデルを用い、自発分極に対応する容量Ｃfがマイナス極性側（分極の応答量が小さい側）でゼロであるとして計算を行った。
【００１９】
プラス側の画素保持電圧（電極間に印加される電圧）Ｖh(+)、プラス側の液晶保持電圧（液晶層自体に印加される電圧）Ｖlc(+)、マイナス側の画素保持電圧Ｖh(-)、マイナス側の液晶保持電圧Ｖlc(-)、対称駆動の場合のＤＣ成分Ｖdcの定常値は、信号振幅をＶとすると、
0003655217.tif 000002
となる。ただし、Ｑ0は電圧ゼロで液晶層に残っている初期電荷である。
【００２０】
上式より、配向膜等の絶縁膜を含む液晶セル全体では保持電圧に非対称性が現れないにもかかわらず、液晶層のみでは内部にＤＣ成分が発生することがわかる。また、そのＤＣ成分には電圧依存性があることがわかり、例えばコモン電位を一定にシフトさせることで極性非対称にする方法では、ＤＣ成分を完全に除去できないことがわかる。
【００２１】
したがって、液晶層内部の非対称性（ＤＣ成分）をキャンセルするためには、リセット側電圧（マイナス極性側電圧）を下げる（絶対値を小さくする）方向にシフトさせることが必要である。また、ＤＣ成分は、電圧−光透過率特性（Ｖ−Ｔ特性）の非対称性による寄与と、極性による応答速度差の寄与があり、後者の寄与は温度による変化が大きいため、後者の寄与の大きい電圧では温度補償をすることが望ましい。
【００２２】
具体的には、Ｖlc(+)の式中のＶをα+Ｖ１、Ｖlc(-)の式中のＶをα-（Ｖ１−ΔＶ）と置き換えて、方程式Ｖlc(+)＝−Ｖlc(-)をΔＶについて解けば、Ｖ１に対するΔＶの理論値が求められる。ここで、α+とα-は、立上がりと立下がりの応答率であり、式中の電圧を１フィールド中の平均電圧に換算するために用いるものである。
【００２３】
さらに、テスト用サンプルの測定により、回路構成要素の容量値と抵抗値の電圧依存性を計算した。その計算結果を図２に示す。これらの等価回路パラメータは、電圧保持率の測定や、Ｄ−Ｅヒステリシス曲線の測定などによって、電圧依存性を求めることができる。
【００２４】
一般に書き込み側（プラス極性側）の応答（特に低〜中電圧域）のほうがリセット側（マイナス極性側）より遅いことから、応答速度の極性差も考慮して計算を行った。その計算結果を図３、図４及び図５に示す。横軸は書き込み側電圧振幅であり、縦軸は書き込み側電圧振幅に対するリセット側電圧振幅のシフト幅ΔＶ（液晶層に印加されるＤＣ成分をゼロにするためのシフト電圧幅）である。
【００２５】
図３は、温度を変化させた場合のシフト電圧幅ΔＶを求めたものであり、曲線ａは温度依存性のほとんどないＶ−Ｔ非対称性による寄与を示しており、曲線ｂ、ｃ及びｄ（室温）は当該順序で温度を順次低くしていった場合の特性を示している。図４は、自発分極を変化させた場合のシフト電圧幅ΔＶを求めたものであり、曲線ａは図３の曲線ｄに対応し、曲線ｂは曲線ａに対して自発分極を２／３倍にした場合の特性、曲線ｃは曲線ａに対して自発分極を３／２倍にした場合の特性である。図５は、補助容量を変化させた場合のシフト電圧幅ΔＶを求めたものであり、曲線ａは図３の曲線ｄに対応し、曲線ｂは曲線ａに対して補助容量を３倍にした場合の特性である。
【００２６】
なお、図３、図４及び図５における計算では、書き込み電圧がゼロに近い領域では、黒表示の光透過率を抑えてコントラストを高めるために、シフト電圧がゼロになるようにしている。すなわち、液晶層に印加される電圧の直流成分が完全にゼロになるようにした場合、書き込み電圧がゼロに近い領域において、理論的にはリセット電圧がプラス極性になって、ΔＶがＶ１よりも大きくなる場合もあり得る。このような場合には、液晶層の透過率が増大してクリアな黒表示が得られなくなる。そこで、このような場合には、シフト電圧をゼロにして、リセット電圧がプラス極性にならないようにしている。
【００２７】
図３、図４及び図５からわかるように、シフト電圧ΔＶは、書き込み電圧が増大するにしたがってしだいに増加する傾向を示しており、書き込み電圧が増大するにしたがって単調に増加する場合、ある電圧に達したときに変曲点或いは極大点をとる場合等がある。なお、必ずしも図３〜図５のような連続的な曲線状のグラフ形状でなくても類似の形状であれば、折れ線状や電圧域毎に一定値をとる階段状であっても、同様の効果が得られる。
【００２８】
シフト電圧ΔＶが書き込み電圧の増大とともに増加する傾向にあるのは、書き込み電圧の増大すなわち液晶層への印加電圧の増大とともに自発分極が増大するためであり、また、シフト電圧ΔＶが中電圧付近でピークを示すのは、中電圧付近では極性による自発分極の応答速度差が大きくなるためである。
【００２９】
次に、本発明の実施形態の具体例について説明する。
【００３０】
図６は、本発明の実施形態に係る液晶表示素子及びその駆動回路の構成の一例を示した図である。
【００３１】
液晶パネル１０は、アレイ基板、対向基板及びアレイ基板と対向基板との間に挟持された液晶層からなる。アレイ基板は、ＴＦＴからなるスイッチング素子１１、各スイッチング素子１１に接続された画素電極１２、各スイッチング素子１１に接続された補助容量１３、同一行のスイッチング素子１１に接続された走査線１４、同一列のスイッチング素子１１に接続された信号線１５、補助容量１３に接続された補助容量線１６を備えている。対向基板は、アレイ基板に対向する対向電極を備えており、対向電極の電位は補助容量線１６の電位と共通になっている。アレイ基板及び対向基板ともに、液晶層に接する部分には配向膜が形成されており、また画素電極と配向膜との間にショート防止用の無機絶縁膜が形成されていてもよい。画素電極と液晶層の間に介在する配向膜やショート防止用絶縁膜は、電圧のロスを最小限にするために、機能を損なわない程度に薄くすることが望ましく、配向膜は３０ｎｍ以下が望ましい。各走査線１４は走査線駆動回路２０によって駆動され、各信号線は信号線駆動回路３０によって駆動される。
【００３２】
図７は、本発明の実施形態に係る液晶表示素子及びその駆動回路の構成の他の例を示した図である。図６に示した例では補助容量線１６を独立して設けているが、図７に示した例では補助容量線を走査線１４と兼用している。
【００３３】
本実施形態に用いられる液晶層は、Ｉｓｏ−Ｃｈ−ＳｍＣ*相転移系列を有する強誘電性液晶を単安定化したものである。図８は、この液晶層の配向状態を液晶パネルの上部から見たものである。
【００３４】
電圧無印加時には、図８に示すように、一軸性配向処理方向４１（例えばラビング方向）に液晶分子４２の長軸が一致する。一方の極性の電圧印加時には、印加電圧の大きさに応じて円錐面４３上を液晶分子４２が回転し、他方の極性の電圧印加時には、一軸性配向処理方向４１に液晶分子４２がとどまる。
【００３５】
ここで、液晶層の有する屈折率異方性をΔｎ、液晶層の厚さをｄとし、それらの積Δｎｄを透過光中心波長の１／２波長に設定すると、分子の面内回転角が４５度（円錐面上を半周した位置）において最大の輝度変化が得られる。配向状態を形成する際には、液晶パネルを液晶のＣｈ相の温度まで加熱した後、＋１〜＋５Ｖ又は−１〜−５Ｖの直流電圧を画素電極と対向電極の間に印加しながら、ＳｍＣ*相の温度まで冷却する。このときに印加する電圧の極性によって、分子の回転する方向と分子が応答する極性が変わってくる（図８（ｂ）及び図８（ｃ）参照）。配向状態形成時に、画素毎、行毎或いは列毎に印加電圧極性を変えてもよい。
【００３６】
図９は、液晶パネルの電圧−光透過率（Ｖ−Ｔ）曲線を示したものである。以下では、特に断らない限り、無電圧状態で黒表示となるノーマリブラックモードになるように偏光板をクロスニコルに配置する。
【００３７】
なお、同様の特性を示す液晶層（液晶素子）として、高分子安定化強誘電性液晶を用いることも可能であり、図９と同様な極性非対称な応答を示す。高分子安定化強誘電性液晶は、液晶性（メタ）アクリレートの光未硬化物と強誘電性液晶の混合物を、ＳｍＣ相の温度において直流電圧を印加しながら、或いはＳｍＡ相の温度において、波長３６５ｎｍ、照度２ｍＷ／ｃｍ2の紫外線を３０秒間照射させることによって得られる。
【００３８】
図１０は、本発明の実施形態に係る液晶表示素子及びその制御回路の構成例を示したブロック図である。
【００３９】
液晶パネル５１、走査線駆動回路５２及び信号線駆動回路５３の構成は、図６或いは図７に示したものと同様である。走査線駆動回路５２及び信号線駆動回路５３には、制御部５４からの信号が入力される。制御部５４にはフィールドメモリ（Ｆ／Ｍ）５５が接続されているが、これは１フレームを２フィールドに分けて駆動するためのものである。
【００４０】
また、制御部５４にはＲＯＭ５６（ＲＯＭテーブル）が接続されており、このＲＯＭ５６には、一方のフィールドで液晶層に印加する正極性電圧（書き込み電圧）と他方のフィールドで液晶層に印加する負極性電圧（リセット電圧）との差電圧（正極性電圧の絶対値と負極性電圧の絶対値との差電圧）に対応するデータ、すなわち書き込み電圧に対するリセット電圧のシフト電圧ΔＶに対応するデータが記憶されている。具体的には、図３〜図５で示したような特性に対応して、リセット電圧とシフト電圧ΔＶとの関係を示すデータ（シフト電圧ΔＶのリセット電圧に対する電圧依存性を示すデータ）がＲＯＭ５６に記憶されている。
【００４１】
さらに、制御部５４には温度検出部５７が接続されている。単安定型強誘電性液晶等では、書き込み電圧（特に低〜中電圧）の立ち上りの応答が遅いため、液晶層の保持電圧の時間平均をみると、極性による応答速度差によって極性非対称性がさらに大きくなる。そこで、温度検出部５７によって検出された温度情報に基づいて、ＲＯＭ５６に記憶されたデータに対して補正が加えられる。すなわち、リセット電圧のシフト電圧ΔＶを周囲温度に応じて、図３のｂ、ｃ、ｄのように変化させる。
【００４２】
次に、本実施形態の駆動方法について説明する。
【００４３】
全ての画素に対して同一フィールドで同一極性の信号が書き込まれるフィールド反転においては、クロストークが発生しやすい。信号線毎に極性を反転する信号線反転駆動法を用いると、隣接信号線からのカップリングによって画素電位が逆極性にシフトする現象を低減することができる。また、走査線毎に極性を反転する走査線反転駆動法を用いると、同様にカップリングの影響を低減でき、クロストークを改善できる。さらに、走査線毎及び信号線毎の極性反転を同時に適用するドット反転駆動を行えば、クロストークを大幅に改善することができる。本実施形態においては、上記３つの反転駆動のいずれかを適用することが望ましいが、同一フィールドにおいて異なる極性をとる画素については、それぞれ配向形成時の印加電圧極性を逆にして、図８（ｂ）及び（ｃ）に示すような２種の配向状態にすることが表示特性上好ましい。
【００４４】
図１１は、本実施形態の具体的な駆動方法を説明するためのタイミングチャートである。
【００４５】
図１１（ａ）は走査線駆動回路５２から液晶パネル５１のスイッチング素子に供給される制御電圧信号（ゲート信号）を、図１１（ｂ）は信号線駆動回路５３から液晶パネル５１のスイッチング素子を介して画素電極に供給される表示電圧信号を、図１１（ｃ）は液晶パネル５１の画素電極と対向電極との間に印加される画素電圧を、図１１（ｄ）は画素電圧に応じて変化する液晶層の透過率を示したものである。なお、図１１（ａ）〜（ｃ）では、対向電極の電位を基準にとっている。
【００４６】
１フレーム期間は１／６０ｓｅｃ（約１６．７ｍｓ）であり、１フィールド期間は１／１２０ｓｅｃ（約８．３ｍｓ）である。各走査線における走査パルス幅（ゲートパルス幅）は、８．３ｍｓを全走査線数で割った値（例えばＸＧＡの７６８本の場合は約１０．９μｓ）である。通常のアクティブマトリクス型液晶表示素子と同様に、ゲートパルスが各画素のＴＦＴのゲート端子に印加される期間だけＴＦＴがオン状態となり、信号線からの表示信号がオン状態のＴＦＴを介して画素に書き込まれ、ＴＦＴがオフの期間は画素に充電された電荷は保持される。ただし、強誘電性液晶の誘電緩和のため、画素電圧は保持期間に低下する。低下量は自発分極が大きいほど大きく、補助容量が大きいほど小さい。
【００４７】
図１１（ｂ）に示すように、１フレーム中の一方のフィールドでは、表示信号（画像信号）に対応する正極性電圧（書き込み電圧）が画素電極に印加され、他方のフィールドでは、正極性電圧の振幅よりもシフト電圧ΔＶだけ正極性方向にシフトした負極性電圧（リセット電圧）が印加される。シフト電圧ΔＶのデータは、正極性電圧の値に応じて予め図１０のＲＯＭ５６内に記憶されている。その結果、図１１（ｃ）に示すように、画素電極と対向電極との間に印加される画素電圧は正負非対称となるが、すでに説明したように、液晶層自体には正負両極性でほぼ等しい電圧が印加される。したがって、液晶層自体には時間平均で直流成分がほとんど印加されない。
【００４８】
書き込み電圧の値がゼロ又はゼロ近傍の場合、液晶層自体に正負両極性で等しい電圧を印加するためには、理論的にはリセット電圧を正極性にすべき場合があり得る。しかしながら、正極性では負極性よりも液晶層の透過率が高くなるため、リセット電圧が正極性になると、クリアな黒表示が得られなくなる。そこで、このような場合には、リセット電圧をゼロにする、或いはシフト電圧ΔＶをゼロにするようにしている。
【００４９】
画素電極と対向電極との間に印加される画素電圧が正負対称になるように駆動すると（リセット電圧が図１１（ｂ）の破線となるように駆動した場合）、液晶層自体には直流成分が印加されて液晶層内に不純物イオンの偏りが生じるため、図９に示すようにＶ−Ｔ曲線は点線のようにシフトし、シフト前に比べて高い透過率となってポジ焼き付きが生じる。これを階調で見た場合は、階調が高くなる方向にシフトすることになる。長時間駆動した場合の階調シフトを実測した結果を図１２（ａ）に示した。また、このポジ焼き付きは、白と黒の表示パターンを長時間表示し続けた後、全面灰色表示にした場合には、白だったところが少し明るく観察される。例えば全階調を６４階調として階調シフトが１階調程度であれば、容易に視認されてしまう。
【００５０】
これに対し、本実施形態では、最適シフト電圧を用い、画素電極と対向電極との間に印加される画素電圧が正負非対称になるように駆動した（リセット電圧が図１１（ｂ）の実線となるように駆動した）。なお、計算と実測とでは定性的（電圧依存性の形等）にはほぼ合うが定量的に合わない場合もあるため、電圧依存性の形は計算結果を利用し、シフト量の絶対値は実測をもとに調整した。この場合には、図１２（ｂ）に示すように、図１２（ａ）に比べて階調シフトが大幅に改善され、焼付きも観察されなかった。また、書き込み電圧の値がゼロ又はゼロ近傍の場合に、リセット電圧をゼロにする或いはシフト電圧ΔＶをゼロにすることで、十分なコントラストを得ることができた。
【００５１】
本実施形態のような非対称駆動を行った場合、対向電極は各画素共通で同電位であるため、対向電極電位を基準にした液晶層の電位は、異なる信号振幅の画素どうしでは異なり、時間平均で画素間シフト電圧差の半分の直流電圧が隣接画素電極間にかかる。したがって、本実施形態の非対称駆動により、各画素において垂直（セルギャップ）方向の直流成分は解消し、面焼き付きは発生しないが、水平（画素間）方向に直流成分が残留し、境界焼き付きが発生する場合があり得る。ここで、面焼き付きとは、上述の例のように、白黒パターンを表示後に灰色の均一画面とした場合に面状に輝度の差が認められる焼き付きであり、境界焼き付きとは、パターンの境界だった部分の輝度が異なって見える焼き付きである。
【００５２】
このような境界焼き付きが問題となる場合には、対策として、前述のような信号線反転駆動などの反転駆動用の液晶配列にして、画素間直流成分を相殺する方法や、隔壁型（リブ型）スペーサにより列毎に画素間を仕切り、層方向に移動し易いイオンの移動を止めるなどの方法で、焼き付きを軽減することができる。ただし、電極間ギャップは、垂直（セルギャップ）方向が１〜２μｍ程度であるのに対し、水平（電極間）方向が５〜１５μｍ程度であるため、画素間の直流成分は電界としては弱く、また実際には画素間の電位分布には配線の電位の影響が大きいこともあり、境界焼き付きは面焼き付きに比較して相対的に発生しにくい。したがって、特別に不純物が多い液晶材料でない限り、本実施形態の非対称駆動による境界焼き付きが問題となることはまれである。
【００５３】
なお、本実施形態では、いわゆる突き抜け電圧（ＴＦＴのゲート・ソース間の寄生容量による電圧のレベルシフト）の影響は小さく無視できるとしている。これは寄生容量が十分小さい場合、或いは図７のようなＣsオンゲート構造でひずみ補正駆動（K.Suzuki, EuroDisplay'87参照）を行って、液晶容量と無関係に突き抜け電圧と突き上げ電圧をキャンセルする場合に相当する。
【００５４】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【００５５】
【発明の効果】
本発明によれば、液晶層への直流成分の印加が抑制されるため、表示焼き付きを防止することが可能となり、液晶表示素子の表示特性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示素子の等価回路モデルを示した図。
【図２】図１に示した回路構成要素の電圧依存性を示した図。
【図３】書き込み電圧に対するシフト電圧の変化ついて、温度を変化させた場合の特性を示した図。
【図４】書き込み電圧に対するシフト電圧の変化ついて、自発分極を変化させた場合の特性を示した図。
【図５】書き込み電圧に対するシフト電圧の変化ついて、補助容量を変化させた場合の特性を示した図。
【図６】本発明の実施形態に係る液晶表示素子及びその駆動回路の構成の一例を示した図。
【図７】本発明の実施形態に係る液晶表示素子及びその駆動回路の構成の他の例を示した図。
【図８】本発明の実施形態に用いられる液晶層の配向状態を示した図。
【図９】液晶パネルの電圧−光透過率特性を示した図。
【図１０】本発明の実施形態に係る液晶表示素子及びその制御回路の構成例を示したブロック図。
【図１１】本発明の実施形態に係る駆動方法を説明するためのタイミングチャート。
【図１２】本発明の実施形態に係る液晶表示素子の階調シフト特性を比較例と対比して示した図。
【符号の説明】
１０、５１…液晶パネル
１１…スイッチング素子
１２…画素電極
１３…補助容量
１４…走査線
１５…信号線
１６…補助容量線
２０、５２…走査線駆動回路
３０、５３…信号線駆動回路
４１…一軸性配向処理方向
４２…液晶分子
４３…円錐面
５４…制御部
５５…フィールドメモリ
５６…ＲＯＭ
５７…温度検出部
【図１】
0003655217.tif 000003
【図２】
0003655217.tif 000004
【図３】
0003655217.tif 000005
【図４】
0003655217.tif 000006
【図５】
0003655217.tif 000007
【図６】
0003655217.tif 000008
【図７】
0003655217.tif 000009
【図８】
0003655217.tif 000010
【図９】
0003655217.tif 000011
【図１０】
0003655217.tif 000012
【図１１】
0003655217.tif 000013
【図１２】
0003655217.tif 000014