(57)【特許請求の範囲】
【請求項１】
所定の直流レベルを中心として振動する入力信号を二値化した出力信号を出力する二値化回路において、
上記入力信号から生成された生成信号と所定のレベル電圧とを比較して上記出力信号を出力するコンパレータと、
上記生成信号の上記直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力するフィードバック回路と、
上記フィードバック出力と上記入力信号とを加算して得た上記生成信号を出力する加算器とを備え、
上記フィードバック回路は、
上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には０を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力するオフセットキャンセラ回路と、
上記出力値を積分した値を上記フィードバック出力として出力する積分回路とを含んでいることを特徴とする二値化回路。
【請求項２】
上記オフセットキャンセラ回路は、
上記入力値と上記最大制限値とを比較し、または上記入力値と上記最小制限値とを比較した結果に応じた選択出力を行う比較回路と、
上記最大制限値と上記入力値との差分、または上記最小制限値と上記入力値との差分を計算して出力する演算回路と、
上記選択出力に応じて、上記演算回路の上記差分を選択して、上記出力値として出力するスイッチング回路とを含んでいることを特徴とする請求項１に記載の二値化回路。
【請求項３】
上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を変化させる制限値変化回路を備えていることを特徴とする請求項１または２に記載の二値化回路。
【請求項４】
上記積分回路の時定数を変化させる時定数変化回路を備えていることを特徴とする請求項１ないし３のいずれか１項に記載の二値化回路。
【請求項５】
上記加算器から入力される上記生成信号である生成値と、出力を抑制するための抑制度と、所定の抑制範囲を定める最大抑制値および最小抑制値とに応じて、上記生成値が上記抑制範囲内である場合には上記生成値を抑制出力値として出力し、上記生成値が上記最大抑制値よりも大きい場合には上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を抑制出力値として出力し、上記生成値が上記最小抑制値よりも小さい場合には上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を抑制出力値として出力する出力抑制回路を備え、
上記抑制出力値は、上記コンパレータおよび上記フィードバック回路に入力されることを特徴とする請求項１ないし４のいずれか１項に記載の二値化回路。
【請求項６】
上記出力抑制回路は、上記生成値と上記最大抑制値とを比較し、または上記生成値と上記最小抑制値とを比較した結果に応じた比較出力を行う比較回路と、
上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を計算して設定値として出力するか、または上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を計算して設定値として出力する演算回路と、
上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記抑制出力値として出力するスイッチング回路とを含んでいることを特徴とする請求項５に記載の二値化回路。
【請求項７】
上記出力抑制回路の上記最大抑制値および上記最小抑制値を変化させる抑制値変化回路を備えていることを特徴とする請求項５または６に記載の二値化回路。
【請求項８】
上記出力抑制回路の上記抑制度を変化させる抑制度変化回路を備えていることを特徴とする請求項５ないし７のいずれか１項に記載の二値化回路。
【請求項９】
上記生成信号である生成値と、所定の遮断範囲を定める最大遮断値および最小遮断値とに応じて、上記生成値が上記遮断範囲内である場合には上記生成値を遮断出力値として出力し、上記生成値が上記最大遮断値よりも大きい場合には上記最大遮断値を遮断出力値として出力し、上記生成値が上記最小遮断値よりも小さい場合には上記最小遮断値を遮断出力値として出力する出力ホールド回路を備え、
上記遮断出力値は、上記コンパレータおよび上記フィードバック回路に入力されることを特徴とする請求項１ないし４のいずれか１項に記載の二値化回路。
【請求項１０】
上記出力ホールド回路は、上記生成値と上記最大遮断値とを比較し、または上記生成値と上記最小遮断値とを比較した結果に応じた比較出力を行う比較回路と、
上記最大遮断値を設定値として出力するか、または上記最小遮断値を設定値として出力する演算回路と、
上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記遮断出力値として出力するスイッチング回路とを含んでいることを特徴とする請求項９記載の二値化回路。
【請求項１１】
上記出力ホールド回路の上記最大遮断値および上記最小遮断値を変化させる遮断値変化回路を備えていることを特徴とする請求項９または１０記載の二値化回路。
【請求項１２】
所定の直流レベルを中心として振動する入力信号の上記直流レベルを検出して出力するローパスフィルタと、上記入力信号と上記直流レベルとを比較することによって得られる出力信号を出力するコンパレータとを備える二値化回路において、
上記入力信号と上記直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には０を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力するオフセット生成部を含んでおり、
上記ローパスフィルタは、上記出力値を用いて検出した上記直流レベルを上記コンパレータおよび上記オフセット生成部に出力することを特徴とする二値化回路。
【請求項１３】
請求項１ないし１２のいずれか１項に記載の二値化回路を備えていることを特徴とする無線通信装置。
【請求項１４】
スペクトル拡散方式による無線通信を行うことを特徴とする請求項１３に記載の無線通信装置。
【請求項１５】
所定の直流レベルを中心として振動する入力信号を二値化して出力信号を出力する二値化方法において、
上記入力信号から生成された生成信号を用いて上記直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力する工程と、
上記入力信号とフィードバック出力とを加算して生成信号として出力する工程と、
上記生成信号と所定のレベル電圧とを比較することによって得られる上記出力信号を出力する工程とを含み、さらに、
上記フィードバック出力として出力する工程は、
上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には０を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力する工程と、
上記出力値を用いて上記直流レベルを反転させた信号を検出して出力する工程とを含んでいることを特徴とする二値化方法。
【請求項１６】
所定の直流レベルを中心として振動する入力信号の上記直流レベルを検出し、上記入力信号と上記直流レベルとを比較することによって得られる出力信号を出力する二値化方法において、
検出した上記直流レベルと上記入力信号とのレベル差を計測する工程と、
上記入力信号と前回の上記直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には０を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力する工程と、
上記出力値を用いて上記直流レベルを検出する工程とを含んでいることを特徴とする二値化方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力信号を二値化して出力する二値化回路、無線通信装置および二値化方法に関するものであり、より詳細には、例えば受信信号を復調して得られる復調信号を二値化する二値化回路、無線周波数を用いて無線通信を行う上記二値化回路を備えた無線通信装置、および復調信号を二値化する二値化方法に関するものである。
【０００２】
【従来の技術】
従来より、無線信号を受信する無線通信装置においては、所定の構成によって受信信号をアナログの復調信号に変換し、この復調信号を二値化回路を用いて二値化することによって、送信された無線信号を復元するようになっていた。
【０００３】
復調信号を二値化する二値化回路の一例を、図１０に基づいて説明する。
【０００４】
二値化回路４１は、微分回路４２とコンパレータ４３とを備えている。
【０００５】
微分回路４２は、入力信号の時間変化に応じて、その時間変化の傾きレベルに応じた値を出力するものである。
【０００６】
コンパレータ４３は、入力される複数の信号レベルの大小関係を判別し、その結果に応じた所定の信号を出力するものである。このコンパレータ４３は、入力される微分回路４２の出力を図示しない０Ｖの信号と比較して、微分回路４２の出力の正負に応じた値を出力する。
【０００７】
ここで、二値化回路４１における信号波形の一例を図１１に基づいて説明する。
【０００８】
図１１の最上段には、無線信号の送信する側における、元々の二値化データ（元データ）Ｒを参考のために示す。
【０００９】
図１１の中段には、上記二値化データＲを変調して送信した無線信号を、受信して復調した復調器４４の出力である復調信号Ｑを示す。
【００１０】
図１１の下段には、復調信号Ｑが微分回路４２およびコンパレータ４３によって処理された、二値化回路４１の出力信号であるデータスライサ出力Ｕを示す。
【００１１】
図１０に戻ると、上記構成の二値化回路４１に対して、図示しないアンテナなどから得られる受信信号Ｎが、復調器４４において復調信号Ｑに変換されて、微分回路４２に入力される。この微分回路４２の出力はコンパレータ４３に入力される。コンパレータ４３は、入力される微分回路４２の出力信号の正負に応じて二値化を行い、データスライサ出力Ｕを出力する。
【００１２】
以上に示すように、二値化回路４１によって、復調信号Ｑを二値化してデータスライサ出力Ｕを得ることができる。
【００１３】
次に、従来の二値化回路の他の一例について、図１２に基づいて説明する。
【００１４】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【００１５】
二値化回路４５は、図１２に示すように、ローパスフィルタ（低域フィルタ:low-pass filter：ＬＰＦ）４６とコンパレータ４７とを備えている。
【００１６】
ローパスフィルタ４６は、入力される信号における所定のカットオフ周波数以上の成分を除去して、カットオフ周波数以下で振動する成分のみを出力するものである。
【００１７】
例えば、入力される信号における所定の周波数以上の成分を交流(alternating current)成分と呼び、その所定の周波数以下で振動する成分を直流(direct current)成分と呼ぶ場合には、ローパスフィルタ４６は、入力される信号の交流成分を除去して直流成分を出力する。
【００１８】
コンパレータ４７は、入力される複数の信号レベルの大小関係を判別し、その結果に応じた所定の信号を出力するものである。コンパレータ４７は、復調器４４の出力である復調信号Ｑをローパスフィルタ４６の出力であるスライスレベルＳと比較して、その大小関係に応じた値を出力する。
【００１９】
ここで、二値化回路４５における信号波形の例を図１３および図１４に基づいて説明する。
【００２０】
図１３の上段には、復調信号ＱとスライスレベルＳとの時間変化を示す。図１３の下段には、データスライサ出力Ｕを示す。
【００２１】
また、図１４の上段には、復調信号ＱとスライスレベルＳとを示す。図１４の下段には、データスライサ出力Ｕを示す。
【００２２】
図１２に戻ると、上記構成の二値化回路４５に対して、図示しないアンテナなどから得られる受信信号Ｎが復調器４４において復調信号Ｑに変換される。この復調信号Ｑは、ローパスフィルタ４６およびコンパレータ４７に入力される。
【００２３】
ローパスフィルタ４６は、復調信号Ｑの直流成分を取り出して、スライスレベルＳとして出力する。
【００２４】
コンパレータ４７は、復調信号ＱとスライスレベルＳとを比較して、その結果に応じた所定の値をデータスライサ出力Ｕとして出力する。
【００２５】
以上に示すように、二値化回路４５によって、復調信号Ｑのレベルに応じて変化するスライスレベルＳを用いて復調信号Ｑを二値化してデータスライサ出力Ｕを得ることができる。
【００２６】
次に、従来の二値化回路のさらに他の一例について、図１５に基づいて説明する。
【００２７】
二値化回路４８は、図１５に示すように、スライスレベル検出回路４９とコンパレータ５０とを備えている。
【００２８】
スライスレベル検出回路４９は、復調信号Ｑの最大ホールド値ＭＡＸ、最小ホールド値ＭＩＮを利用してスライスレベルＳを生成して出力する回路であり、詳細については後述する。
【００２９】
コンパレータ５０は、入力される複数の信号レベルの大小関係を判別し、その結果に応じた所定の値を出力するものである。コンパレータ５０は、復調信号ＱをスライスレベルＳと比較して、その大小関係に応じた値を出力する。
【００３０】
ここで、上述のスライスレベル検出回路４９の詳細について説明する。
【００３１】
スライスレベル検出回路４９は、最大値検出回路５１、最小値検出回路５２、加算回路５３、およびアンプ５４を備えている。
【００３２】
最大値検出回路５１は、入力される信号の最大ピーク値を検出し保持して、最大ホールド値ＭＡＸとして出力する。最小値検出回路５２は、入力される信号の最小ピーク値を検出し保持して、最小ホールド値ＭＩＮとして出力する。加算回路５３は、入力される信号を加算して出力する。アンプ５４は、入力される信号のレベルを(1/2)倍して出力する。
【００３３】
ここで、二値化回路４８の信号波形の一例について、図１６に基づいて説明する。
【００３４】
図１６の上段には、無線信号を送信する側における、元々の二値化データ（元データ）Ｒを参考のため示す。
【００３５】
図１６の中段には、二値化データＲを変調して送信した無線信号を、受信して復調した復調器４４の出力を復調信号Ｑとして示す。
【００３６】
また、図１６の中段には、さらに最大値検出回路５１の出力である最大ホールド値ＭＡＸ、最小値検出回路５２の出力である最小ホールド値ＭＩＮ、およびスライスレベル検出回路４９の出力であるスライスレベルＳをも示す。
【００３７】
図１６の下段には、復調信号ＱおよびスライスレベルＳを用いて、コンパレータ５０によって得られるデータスライサ出力Ｕを示す。
【００３８】
図１５に戻ると、上記構成の二値化回路４８に対して、図示しないアンテナなどから得られる受信信号Ｎが復調器４４において復調信号Ｑに変換され、スライスレベル検出回路４９とコンパレータ５０とに入力される。
【００３９】
スライスレベル検出回路４９においては、最大値検出回路５１と最小値検出回路５２とが、それぞれ復調信号Ｑの最大値ホールド値ＭＡＸまたは最小ホールド値ＭＩＮを出力する。
【００４０】
加算回路５３は、入力される最大値ホールド値ＭＡＸおよび最小ホールド値ＭＩＮを加算して、出力する。アンプ５４は、入力される最大値ホールド値ＭＡＸおよび最小ホールド値ＭＩＮの和を、(1/2)倍して、スライスレベルＳとして出力する。
【００４１】
したがって、以上の動作によって、スライスレベル検出回路４９は、（ＭＡＸ＋ＭＩＮ）／２の値をスライスレベルＳとして出力する。
【００４２】
コンパレータ５０は、入力されるスライスレベルＳと復調信号Ｑとを比較して、その結果に応じた所定の値を出力する。
【００４３】
以上に示すように、二値化回路４８によって、復調信号Ｑを二値化してデータスライサ出力Ｕを得ることができる。
【００４４】
また、上述と同様の二値化回路のさらに他の構成として、日本国の公開特許公報「特開平３−１４３０１２号公報（公開日：１９９１年６月１８日）」に記載された構成について、図１７に基づいて説明する。
【００４５】
二値化回路５５は、図１７に示すように、極大点検出部および極小点検出部５６、極大値保持部５７、極小値保持部５８、中間レベル生成部５９、および比較器６０を備えている。
【００４６】
ここで、上記構成の二値化回路５５は、極大値保持部５７と極小値保持部５８とを備えていることが、上述の二値化回路４８と異なっている。
【００４７】
一方、上記構成の二値化回路５５において、比較器６０は上述のコンパレータ５０に、極大点検出部および極小点検出部５６は、上述の最大値検出回路５１および最小値検出回路５２に、中間レベル生成部５９は上述の加算回路５３とアンプ５４とに対応している。
【００４８】
上記の極大値保持部５７と極小値保持部５８とは、それぞれ、極大点検出部および極小点検出部５６とは異なるタイムスケールを設定することによって、より正確に最大ホールド値および最小ホールド値を求めて、より正確に二値化を行うためのものである。
【００４９】
二値化回路５５は、上記構成によって、例えば図１６に示す二値化回路４８と同様の動作によって、二値化を行うようになっている。
【００５０】
以上に示すように、二値化回路５５によって、復調信号Ｑを二値化してデータスライサ出力Ｕを得ることができる。
【００５１】
【発明が解決しようとする課題】
しかし、上記構成においては、所定のタイムスケールよりも長い時間に渡って復調信号のレベルがほぼ一定となると、スライスレベルがその一定レベルに追随してしまうので、そのレベルでノイズが生じると誤りを検出してしまう虞れがある。
【００５２】
すなわち、図１０に示す二値化回路４１の動作の一例を示す図１１においては、以下のような問題を生じる虞れがある。
【００５３】
図１１に示す一例においては、無線信号のノイズのため、復調信号Ｑに、タイミングＰ１においてノイズを生じている。このため、タイミングＰ１においてデータスライサ出力Ｕに誤りの反転が生じている。
【００５４】
すなわち、復調信号Ｑのレベルがほぼ一定である場合にノイズを検出すると、これによってデータスライサ出力Ｕに誤りを生じてしまう虞れがある。
【００５５】
また、特に、このタイミングＰ１のノイズは、時間変化の傾きが発散を生じるような形状となっている。このため、タイミングＰ１において反転したデータスライサ出力Ｕは、値が元に復帰しなくなっている。
【００５６】
これにより、タイミングＰ２付近で復調信号が反転するまで、タイミングＰ１ないしＰ２において、データスライサ出力Ｕに誤りが生じてしまう。
【００５７】
このように、微分回路４２を用いた二値化回路４１は、ノイズに敏感に反応して誤りを生じてしまうという虞れがある。また、誤りが発生した場合に、その誤りが維持されて、結局ビット誤り率(bit error rate:BER)が悪化する虞れもある。
【００５８】
また、図１２に示す二値化回路４５においては、図１３および図１４に示すように、以下のような問題を生じる虞れがある。
【００５９】
図１３に示すように、例えばタイミングＰ３からＰ５のように、二値化するための復調信号Ｑは、図示しない送信信号のレベルに応じて、所定の間、一定のレベルを保つことがある。
【００６０】
一方、スライスレベルＳは、ローパスフィルタ４６の出力であって、復調信号Ｑの直流レベルを示すものである。
【００６１】
このため、上述のタイミングＰ３からＰ５のように二値化するための復調信号Ｑが所定の時間以上に一定のレベルを保つ場合には、タイミングＰ４からＰ５までに示すようにスライスレベルＳはその一定のレベルに追随してしまう。
【００６２】
ここで、ローパスフィルタ４６は上述のようにカットオフ周波数以下で振動する成分を出力するものであるので、例えばこのカットオフ周波数における一周期分の時間にわたって復調信号が一定のレベルを保つと、スライスレベルＳが復調信号Ｑに追随することになる。すなわち、上記の一周期分の時間は、スライスレベルＳが復調信号Ｑに追随するタイムスケールに相当する。
【００６３】
したがって、この場合にはタイミングＰ４からＰ５までに示すように、スライスレベルＳが復調信号Ｑとほぼ同じレベルとなるので、復調信号Ｑにおける小さなノイズを検出して、仮想線で示すデータスライサ出力Ｕのように誤りを生じてしまう虞れがある。
【００６４】
また、図１４に示すように、上述とは反対の構成として、例えばローパスフィルタ４６におけるカットオフ周波数を小さくして、このカットオフ周波数における一周期分の時間を大きくしたローパスフィルタ４６を用いる構成においても、以下のような問題を生じる虞れがある。
【００６５】
この場合には、上述のように、スライスレベルＳが復調信号Ｑに追随するための時間を大きくしているので、例えば図１４のタイミングＰ６ないしＰ７において示すように、スライスレベルＳが復調信号Ｑに追随しないことも生じ得る。この場合には、図１４に示すように、データスライサ出力Ｕの誤りを生じてしまう。
【００６６】
したがって、図１２に示す構成の二値化回路によれば、ローパスフィルタ４６における追随のタイムスケールがあるため、このタイムスケールを短くした場合には図１３に示すようにノイズを検出することによる誤りを生じやすくなり、またこのタイムスケールを長くした場合には図１４に示すように復調信号に追随しないことによる誤りを生じやすくなるという問題がある。
【００６７】
また、例えば上述の二値化回路４５が無線通信装置に備えられる場合には、以下のような問題も生じ得る。すなわち、無線通信装置においては、通常、例えば無線信号の受け待ちの待機時間のような、受信信号がない時間帯が存在する。したがって、例えば長い待機時間の後に無線信号を受信し始める場合には、待機時間における偽の信号レベルに対してスライスレベルが追随し、その後に受信を開始した受信信号から得られた復調信号のレベルに正しく追随するまでの長い時間にわたって誤りを生じる虞れもある。
【００６８】
また、図１５に示す二値化回路４８においては、図１６に示すように、以下のような問題を生じる虞れがある。
【００６９】
ここで、図１６に示す一例においては、元データＲに示すように、タイミングＰ８までは、送信または受信を行わない待機状態に相当する。そして、タイミングＰ８以降は、送信データまたは受信データのパケットヘッダ部に相当する。
【００７０】
図１６に示すように、タイミングＰ８までの待機状態においては、ノイズまたは妨害電波などの受信によって得られる復調信号にスライスレベルが追随するため、データ受信開始直後のタイミングＰ８ないしＰ９において、データスライサ出力には誤りが生じている。
【００７１】
また、最大値検出回路５１および最小値検出回路５２において得られる最大ホールド値ＭＡＸおよび最小ホールド値ＭＩＮについても、タイミングＰ８までの待機状態においては、ノイズまたは妨害電波などの受信によって得られる復調信号Ｑに追随してしまうことによって、誤りを生じる虞れがある。
【００７２】
すなわち、図１６に示す一例においては、最大ホールド値ＭＡＸが待機状態における偽の最大ホールド値を記憶しているため、タイミングＰ１０以降においてデータスライサ出力Ｕに誤りが生じている。
【００７３】
また、図１７に示す二値化回路５５の動作においても、二値化回路４８と同様に、何らかのタイムスケールを設定することには変わりがないので、例えば受信の待機時間に偽の値に追随し、受信開始後に誤りを生じる可能性がある。
【００７４】
以上のように、従来の二値化回路４１・４５・４８・５５の構成においては、例えば無線信号としてビット０の連続した信号が送信された場合、または無線通信装置における待機状態の場合において、望ましくないレベルにスライスレベルが追随して維持され、誤差を生じてしまう。
【００７５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化する二値化回路、無線通信装置、および二値化方法を提供することにある。
【００７６】
【課題を解決するための手段】
本発明に係る二値化回路は、上記課題を解決するために、所定の直流レベルを中心として振動する入力信号を二値化した出力信号を出力する二値化回路において、上記入力信号から生成された生成信号と所定のレベル電圧とを比較して上記出力信号を出力するコンパレータと、上記生成信号の上記直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力するフィードバック回路と、上記フィードバック出力と上記入力信号とを加算して得た上記生成信号を出力する加算器とを備えていることを特徴としている。
【００７７】
上記構成によれば、直流レベルの周りで振動する入力信号に対して、入力信号の直流レベルを検出してそれを反転させたフィードバック出力を加算するので、直流レベルがキャンセルされ、得られる生成信号は０を中心として振動する信号となる。
【００７８】
ここで、上記所定のレベル電圧とは、この生成信号の振動の中心レベルである０レベルに相当する。
【００７９】
したがって、コンパレータによって振動の中心レベルを基準として二値化するので、適切に二値化できる。
【００８０】
また、上記構成において、例えば以下に示すような構成によって、適切なフィードバック出力が得られるようにすれば、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化することができる。
【００８１】
また、上記構成によれば、例えば以下に示す出力抑制回路を用いて、上記コンパレータに入力する信号値を確実に一定の範囲内に収めて、より正確に二値化することができる。
【００８２】
したがって、本発明によれば、例えば時分割多元接続(Time Division Multiple Access:TDMA)やスペクトル拡散方式の周波数ホッピング(Frequency Hopping:FH)方式等、送受信が時分割されているような方式での無線信号の送受信のように、信号レベルの直流レベルが急激に変化することがあっても、正確に二値化して、送信された無線信号を復元できる二値化回路を提供することができる。また、その他パケット交換による無線通信において、二値化を行うためのプリアンブルが少ない無線規格による無線通信であっても、正確に二値化して、送信された無線信号を復元できる二値化回路を提供することができる。
【００８３】
さらに本発明に係る二値化回路では、上記フィードバック回路は、上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には０を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力するオフセットキャンセラ回路と、上記出力値を積分した値を上記フィードバック出力として出力する積分回路とを含んでいることを特徴としている。
【００８４】
ここで、以下では、上記オフセットキャンセラ回路の出力を、オフセットキャンセラ出力と呼ぶ。このオフセットキャンセラ出力は、上述した従来のスライスレベルを用いて二値化する構成におけるスライスレベルを反転させた量に相当する。そして、オフセットキャンセラ出力と入力信号との和である生成信号は、入力信号とスライスレベルとの差を表す信号に相当する。
【００８５】
また、上記積分回路とは、入力される信号を積分して出力するものである。この場合の出力は、入力される信号の時間変化の傾きをなまらせて出力することに相当する。したがって、この積分回路は、いわゆるローパスフィルタ（低域フィルタ:low-pass filter）であってもよい。このローパスフィルタは、入力される信号における所定の周波数以上の成分を除去して、その所定の周波数以下で振動する成分のみを出力するものである。
【００８６】
上記二値化回路は、上記構成において、以下のように動作する。ここで、簡単のために、生成信号の値に応じて場合分けをして動作を説明する。
【００８７】
まず、上記入力される上記生成信号の入力値が、上記最大制限値よりも大きい場合を考える。
【００８８】
この場合には、オフセットキャンセラ出力として、入力値と最大制限値との差を反転させた値として、負の値が出力される。オフセットキャンセラ出力は積分回路によって積分され、その後にフィードバック出力として出力される。そして、このフィードバック出力が入力信号と加算されて生成信号となる。したがって、負のオフセットキャンセラ出力が、積分回路により積分されて、入力信号に加算されるので、生成される生成信号の値は減少する。
【００８９】
これにより、結局、生成信号の値が最大制限値に近づくようにされる。
【００９０】
すなわち、例えば従来の構成におけるスライスレベルを用いて説明すると、入力信号とスライスレベルとの差としての生成信号が減少するということは、最大制限値よりも大きな値の入力値に対して追随するようにスライスレベルが増加することに相当する。
【００９１】
したがって、例えば入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【００９２】
また、上記入力される上記生成信号の入力値が、上記最小制限値よりも小さい場合も、同様である。
【００９３】
すなわち、この場合には、オフセットキャンセラ出力として、入力値と最小制限値との差を反転させた値として、正の値が出力される。したがって、生成される生成信号の値は増加して、最小制限値に近づくようにされる。
【００９４】
これにより、上述と同様に、例えば入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【００９５】
一方、上記入力される上記生成信号の入力値が最大制限値と最小制限値との間の閾値範囲にある場合には、オフセットキャンセラ出力として０が出力される。
【００９６】
このオフセットキャンセラ出力が積分回路によって積分され、入力信号に加算される。ここで、オフセットキャンセラ出力は０なので、積分回路によるフィードバック出力は変化しない。
【００９７】
したがって、この場合には、生成信号の値は、入力信号の変化量と同じだけ変化する。すなわち、例えば入力信号が変化しない時は生成信号も変化しない。
【００９８】
これにより、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、生成信号は入力信号の変化量と同じだけしか変化しないので、入力信号のレベルに無駄に追随させない。
【００９９】
したがって、入力信号において同じレベルが維持される場合であっても、安定した出力を得ることができる。これにより、ビット誤り率(bit error rate:BER)を低く維持して、入力信号を復元することができる。
【０１００】
なお、上述の、また以下に説明する、本発明に係る二値化回路における一手段としての各部材は、所定の機能を実現する構成であればよく、例えば所定の回路素子を組み合わせて実現するものであってもよいし、または所定のプログラム可能な回路素子におけるプログラムによって機能ブロックとして実現するものであってもよい。
【０１０１】
また、所定の閾値範囲を定める上記最大制限値及び上記最小制限値は、入力信号の特性に応じて予め定めておく構成であってもよいし、または例えば以下に説明するように入力信号の特性に応じて適切な値に変化可能とする構成であってもよい。
【０１０２】
したがって、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化する二値化回路を提供することができる。
【０１０３】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記オフセットキャンセラ回路は、上記入力値と上記最大制限値とを比較し、または上記入力値と上記最小制限値とを比較した結果に応じた選択出力を行う比較回路と、上記最大制限値と上記入力値との差分、または上記最小制限値と上記入力値との差分を計算して出力する演算回路と、上記選択出力に応じて、上記演算回路の上記差分を選択して、上記出力値として出力するスイッチング回路とを含んでいることを特徴としている。
【０１０４】
上記構成において、上記二値化回路の上記オフセットキャンセラ回路は、以下のように動作する。
【０１０５】
上記入力される生成信号の入力値は、比較回路と演算回路とに入力される。
【０１０６】
比較回路は、入力値と最大制限値とを比較し、または入力値と最小制限値とを比較した結果に応じた選択出力をスイッチング回路に出力する。この選択出力の値は、比較した結果が互いに区別できるものであればどのような値でもよい。
【０１０７】
演算回路は、最大制限値と入力値との差分、または最小制限値と入力値との差分を計算して、スイッチング回路に出力する。
【０１０８】
スイッチング回路は、比較回路からの選択出力に応じて、演算回路から入力される差分を選択して、上述のオフセットキャンセラ出力として出力する。
【０１０９】
これによって、上述の本発明に係る二値化回路を、簡単な構成で実現することができる。
【０１１０】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を変化させる制限値変化回路を備えていることを特徴としている。
【０１１１】
上記構成において、上記制限値変化回路を用いて、上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を適切に変化させると、さらに正確で追随性のよい二値化回路を実現することができる。
【０１１２】
ここで、上述の本発明に係る二値化回路は、例えば入力値が最大制限値よりも大きい場合および入力値が最小制限値よりも小さい場合には、入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【０１１３】
また、入力値が最大制限値と最小制限値との間の閾値範囲にある場合には、入力信号において同じレベルが維持される場合であっても、追随せずに、安定した出力を得ることができる。
【０１１４】
したがって、生成信号の入力値に応じて、またはそれに対応する入力信号の値に応じて、またはその他の理由によって、最大制限値および最小制限値を適切に変化させれば、上述の効果を確実に得ることができる。
【０１１５】
例えば、上記制限値変化回路は、入力信号が入力され始める直後において、入力値が最大制限値よりも大きいか又は入力値が最小制限値よりも小さくなるように、最大制限値および最小制限値を変化させる構成であってもよい。
【０１１６】
この構成によれば、入力信号が入力され始める直後において、生成信号の値を入力信号の値に素早く追随させることができる。
【０１１７】
また例えば、上記制限値変化回路は、入力信号が入力され始めてから所定の時間経過後には、入力値が最大制限値と最小制限値との間の閾値範囲にあるように、最大制限値および最小制限値を変化させる構成であってもよい。
【０１１８】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【０１１９】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記積分回路の時定数を変化させる時定数変化回路を備えていることを特徴としている。
【０１２０】
ここで、積分回路は、入力される信号の時間変化の傾きをなまらせて出力するものであり、例えば、入力される信号の成分のうち、所定の時定数に対応する周波数以上の成分を除去して、その所定の周波数以下で振動する成分のみを出力するものである。
【０１２１】
上記構成において、上記時定数変化回路を用いて、上記積分回路の時定数を適切に変化させると、より正確で追随性のよい二値化回路を実現することができる。
【０１２２】
例えば、上記時定数変化回路は、入力信号が入力され始める直後において、通常入力信号が変化する時間スケールよりも、上記時定数を小さくする構成であってもよい。
【０１２３】
この構成によれば、入力信号が入力され始める直後において、生成信号の値を入力信号の値に素早く追随させることができる。
【０１２４】
また例えば、上記時定数変化回路は、入力信号が入力され始めてから所定の時間経過後には、通常入力信号が変化する時間スケールよりも、上記時定数を大きくする構成であってもよい。
【０１２５】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【０１２６】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記加算器から入力される上記生成信号である生成値と、出力を抑制するための抑制度と、所定の抑制範囲を定める最大抑制値および最小抑制値とに応じて、上記生成値が上記抑制範囲内である場合には上記生成値を抑制出力値として出力し、上記生成値が上記最大抑制値よりも大きい場合には上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を抑制出力値として出力し、上記生成値が上記最小抑制値よりも小さい場合には上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を抑制出力値として出力する出力抑制回路を備え、上記抑制出力値は、上記コンパレータおよび上記フィードバック回路に入力されることを特徴としている。
【０１２７】
ここで、上記抑制度は、例えば０以上１未満となるように設定される。
【０１２８】
上記構成において、上記出力抑制回路は、上記加算器から上記生成信号である生成値が入力されると、抑制度、最大抑制値、および最小抑制値の値に応じて、以下のように動作する。
【０１２９】
まず、生成値が、最大抑制値と最小抑制値とで定められる抑制範囲内にある場合には、その生成値をコンパレータおよびフィードバック回路に出力する。
【０１３０】
また、生成値が、最大抑制値よりも大きい場合には、生成値と最大抑制値との差に抑制度を掛けた値に、最大抑制値を加えた値をコンパレータおよびフィードバック回路に出力する。
【０１３１】
また、生成値が最小抑制値よりも小さい場合には、生成値と最小生成値との差に抑制度を掛けた値に最小抑制値を加えた値をコンパレータおよびフィードバック回路に出力する。
【０１３２】
したがって、入力される生成値の振幅が大きい場合であってもその振幅を小さくすることができる。
【０１３３】
ここで、入力信号の特性に応じて、上記の生成信号の振幅を適切に小さくして出力すれば、誤りを減らしてより正確に二値化することもできる。
【０１３４】
すなわち、例えば入力信号においては、周波数に応じて典型的な振幅が異なることもある。例えば、二値化回路が無線通信装置に備えられる場合において、復調信号を得るためのフィルタの特性や、送信側における送信スプリアス出力(spurious output)抑制のためのフィルタの特性によって、周波数ごとに復調信号の振幅が異なる場合がある。この場合に、単に振幅の大きな周波数の場合に合わせて設定を行うと、この周波数における振幅の大きな振動に合わせて二値化が行われることになり、誤りを生じる虞れもある。
【０１３５】
ここで上述の出力抑制回路を用いて、入力される生成値の振幅が大きい場合であってもその振幅を小さくして、確実に正確な二値化を行うことができる。
【０１３６】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力抑制回路は、上記生成値と上記最大抑制値とを比較し、または上記生成値と上記最小抑制値とを比較した結果に応じた比較出力を行う比較回路と、上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を計算して設定値として出力するか、または上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を計算して設定値として出力する演算回路と、上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記抑制出力値として出力するスイッチング回路とを含んでいることを特徴としている。
【０１３７】
上記構成において、上記二値化回路の上記出力抑制回路は、以下のように動作する。
【０１３８】
上記加算器から入力される上記生成信号である生成値は、比較回路と演算回路とに入力される。
【０１３９】
比較回路は、生成値と最大抑制値とを比較し、または生成値と最小抑制値とを比較した結果に応じた比較出力をスイッチング回路に出力する。この比較出力の値は、比較した結果が互いに区別できるものであればどのような値でもよい。
【０１４０】
演算回路は、生成値と最大抑制値との差に抑制度を掛けた値に最大抑制値を加えた値を計算して設定値としてスイッチング回路に出力するか、または生成値と最小抑制値との差に抑制度を掛けた値に最小抑制値を加えた値を計算して設定値としてスイッチング回路に出力する。
【０１４１】
スイッチング回路は、比較回路からの比較出力に応じて、演算回路から入力される設定値を選択して、上述の抑制出力値として出力する。
【０１４２】
これによって、上述の本発明に係る二値化回路を、簡単な構成で実現することができる。
【０１４３】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力抑制回路の上記最大抑制値および上記最小抑制値を変化させる抑制値変化回路を備えていることを特徴としている。
【０１４４】
上記構成において、上記抑制値変化回路を用いて、上記出力抑制回路の上記最大抑制値および上記最小抑制値を適切に変化させると、さらに正確で追随性のよい二値化回路を実現することができる。
【０１４５】
すなわち、生成信号である生成値に応じて、またはそれに対応する入力信号の値に応じて、またはその他の理由によって、最大抑制値および最小抑制値を適切に変化させれば、上述の効果を確実に得ることができる。
【０１４６】
例えば、上記抑制値変化回路は、入力信号が入力され始める直後において、生成値が最大抑制値よりも大きいか又は生成値が最小抑制値よりも小さくなるように、最大抑制値および最小抑制値を変化させる構成であってもよい。
【０１４７】
この構成によれば、入力信号が入力され始める直後において、最大抑制値および最小抑制値の絶対値を小さな値に設定して、生成信号の値を入力信号の値に素早く追随させることができる。
【０１４８】
また例えば、上記抑制値変化回路は、入力信号が入力され始めてから所定の時間経過後には、生成値が最大抑制値と最小抑制値との間の抑制範囲にあるように、最大抑制値および最小抑制値を変化させる構成であってもよい。
【０１４９】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、最大抑制値および最小抑制値の絶対値を大きな値に設定して、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【０１５０】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力抑制回路の上記抑制度を変化させる抑制度変化回路を備えていることを特徴としている。
【０１５１】
上記構成において、上記抑制度変化回路を用いて、上記出力抑制回路の上記抑制度を適切に変化させると、さらに正確で追随性のよい二値化回路を実現することができる。
【０１５２】
すなわち、生成信号である生成値に応じて、またはそれに対応する入力信号の値に応じて、またはその他の理由によって、抑制度を適切に変化させれば、上述の効果を確実に得ることができる。
【０１５３】
例えば、上記抑制度変化回路は、入力信号が入力され始める直後において、抑制度を小さい値に変化させる構成であってもよい。
【０１５４】
この構成によれば、入力信号が入力され始める直後において、抑制度を小さな値に設定して、生成信号の値を入力信号の値に素早く追随させることができる。
【０１５５】
また例えば、上記抑制度変化回路は、入力信号が入力され始めてから所定の時間経過後には、抑制度を大きな値に変化させる構成であってもよい。
【０１５６】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、抑制度を大きな値に設定して、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【０１５７】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記生成信号である生成値と、所定の遮断範囲を定める最大遮断値および最小遮断値とに応じて、上記生成値が上記遮断範囲内である場合には上記生成値を遮断出力値として出力し、上記生成値が上記最大遮断値よりも大きい場合には上記最大遮断値を遮断出力値として出力し、上記生成値が上記最小遮断値よりも小さい場合には上記最小遮断値を遮断出力値として出力する出力ホールド回路を備え、上記遮断出力値は、上記コンパレータおよび上記フィードバック回路に入力されることを特徴としている。
【０１５８】
上記構成において、上記出力ホールド回路は、上記加算器から上記生成信号である生成値が入力されると、最大遮断値および最小遮断値の値に応じて、以下のように動作する。
【０１５９】
まず、生成値が、最大遮断値と最小遮断値とで定められる遮断範囲内にある場合には、その生成値をコンパレータおよびフィードバック回路に出力する。
【０１６０】
また、生成値が最大遮断値よりも大きい場合には、最大遮断値をコンパレータおよびフィードバック回路に出力する。
【０１６１】
また、生成値が最小遮断値よりも小さい場合には、最小遮断値をコンパレータおよびフィードバック回路に出力する。
【０１６２】
すなわち、上記構成の出力ホールド回路を備えた二値化回路は、上述の出力抑制回路を備えた二値化回路において、抑制度を０とし、最大抑制値を最大遮断値とし、最小抑制値を最小遮断値とした場合に相当する。
【０１６３】
したがって、入力される生成値の振幅が大きい場合であっても、その振幅を確実に上述の遮断範囲内にして、小さくすることができる。
【０１６４】
ここで、入力信号の特性に応じて上記の生成信号の振幅を適切に小さくして出力すれば、上述と同様に、誤りを減らしてより正確に二値化することもできる。
【０１６５】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力ホールド回路は、上記生成値と上記最大遮断値とを比較し、または上記生成値と上記最小遮断値とを比較した結果に応じた比較出力を行う比較回路と、上記最大遮断値を設定値として出力するか、または上記最小遮断値を設定値として出力する演算回路と、上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記遮断出力値として出力するスイッチング回路とを含んでいることを特徴としている。
【０１６６】
上記構成において、上記二値化回路の上記出力ホールド回路は、以下のように動作する。
【０１６７】
上記加算器から入力される上記生成信号である生成値は、比較回路と演算回路とに入力される。
【０１６８】
比較回路は、生成値と最大遮断値とを比較し、または生成値と最小遮断値とを比較した結果に応じた比較出力をスイッチング回路に出力する。この比較出力の値は、比較した結果が互いに区別できるものであればどのような値でもよい。
【０１６９】
演算回路は、最大遮断値を設定値としてスイッチング回路に出力するか、または最小遮断値を設定値としてスイッチング回路に出力する。
【０１７０】
スイッチング回路は、比較回路からの比較出力に応じて、演算回路から入力される設定値を選択して、上述の遮断出力値として出力する。
【０１７１】
これによって、上述の本発明に係る二値化回路を、簡単な構成で実現することができる。
【０１７２】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力ホールド回路の上記最大遮断値および上記最小遮断値を変化させる遮断値変化回路を備えていることを特徴としている。
【０１７３】
上記構成において、上記遮断値変化回路を用いて、上記出力ホールド回路の上記最大遮断値および上記最小遮断値を適切に変化させると、より正確で追随性のよい二値化回路を実現することができる。
【０１７４】
すなわち、生成信号である生成値に応じて、またはそれに対応する入力信号の値に応じて、またはその他の理由によって、最大遮断値および最小遮断値を適切に変化させれば、上述の効果を確実に得ることができる。
【０１７５】
例えば、上記遮断値変化回路は、入力信号が入力され始める直後において、生成値が最大遮断値よりも大きいか又は生成値が最小遮断値よりも小さくなるように、最大遮断値および最小遮断値を変化させる構成であってもよい。
【０１７６】
この構成によれば、入力信号が入力され始める直後において、最大遮断値および最小遮断値の絶対値を小さな値に設定して、生成信号の値を入力信号の値に素早く追随させることができる。
【０１７７】
また例えば、上記遮断値変化回路は、入力信号が入力され始めてから所定の時間経過後には、生成値が最大遮断値と最小遮断値との間の遮断範囲にあるように、最大遮断値および最小遮断値を変化させる構成であってもよい。
【０１７８】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、最大遮断値および最小遮断値の絶対値を大きな値に設定して、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【０１７９】
本発明に係る二値化回路は、上記課題を解決するために、所定の直流レベルを中心として振動する入力信号の上記直流レベルを検出して出力するローパスフィルタと、上記入力信号と上記直流レベルとを比較することによって得られる出力信号を出力するコンパレータとを備える二値化回路において、上記入力信号と上記直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には０を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力するオフセット生成部を含んでおり、上記ローパスフィルタは、上記出力値を用いて検出した上記直流レベルを上記コンパレータおよび上記オフセット生成部に出力することを特徴としている。
【０１８０】
上記二値化回路は、上記構成において、以下のように動作する。
【０１８１】
まず、上記入力信号と上記直流レベルとのレベル差が、上記最大制限値よりも大きい場合を考える。
【０１８２】
この場合には、オフセット生成部の出力として、レベル差と最大制限値との差が正の出力値として出力される。この出力値から、ローパスフィルタによって直流レベルが検出され、コンパレータおよびオフセット生成部に出力される。
【０１８３】
ここで、上記の出力値は正の値であるので、ローパスフィルタによって検出される直流レベルは増加する。
【０１８４】
一方、この検出された直流レベルは、オフセット生成部に入力される。ここで、入力信号が変化しないとすると、直流レベルが増加することによってレベル差は減少する。
【０１８５】
すなわち、この場合には、レベル差を減少させて、入力信号の変化に対して追随するように、オフセット生成部の出力が変化する。
【０１８６】
したがって、例えば入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【０１８７】
また、上記入力信号と上記直流レベルとのレベル差が、上記最小制限値よりも小さい場合も、同様である。
【０１８８】
すなわち、この場合には、オフセット生成部の出力として、レベル差と最小制限値との差が負の出力値として出力される。したがって、直流レベルは減少して、レベル差が最小制限値に近づくようにされる。
【０１８９】
これにより、上述と同様に、例えば入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【０１９０】
一方、上記入力信号と上記直流レベルとのレベル差が、最大制限値と最小制限値との間の閾値範囲にある場合には、オフセット生成部の出力として０が出力される。
【０１９１】
この場合に、直流レベルは変化しない。これにより、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、入力信号のレベルに無駄に追随させない。
【０１９２】
したがって、入力信号において同じレベルが維持される場合であっても、安定した出力を得ることができる。
【０１９３】
本発明に係る無線通信装置は、上記課題を解決するために、本発明に係る二値化回路のいずれか一つを備えていることを特徴としている。
【０１９４】
上述のように、本発明に係る二値化回路は、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化することのできる二値化回路である。したがって、上記無線通信装置は、上記二値化回路を用いて、入力信号のレベルがほぼ一定であっても正確に二値化して、安定した無線通信を実現することができる。
【０１９５】
本発明に係る無線通信装置は、上記課題を解決するために、上記構成において、スペクトル拡散方式による無線通信を行うことを特徴としている。
【０１９６】
上記構成によれば、スペクトル拡散方式の無線通信の際に、安定した無線通信を行う無線通信装置を実現することができる。
【０１９７】
本発明に係る二値化方法は、上記課題を解決するために、所定の直流レベルを中心として振動する入力信号を二値化して出力信号を出力する二値化方法において、上記入力信号から生成された生成信号を用いて上記直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力する工程と、上記入力信号とフィードバック出力とを加算して生成信号として出力する工程と、上記生成信号と所定のレベル電圧とを比較することによって得られる上記出力信号を出力する工程とを含んでいることを特徴としている。
【０１９８】
上記構成によれば、上述した二値化回路の動作と同様の動作によって、振動の中心レベルを基準として二値化するので、適切に二値化できる。
【０１９９】
また、上記構成において、例えば以下に示すような構成によって、適切なフィードバック出力が得られるようにすれば、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化することができる。
【０２００】
さらに本発明に係る二値化方法では、上記フィードバック出力として出力する工程は、上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には０を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力する工程と、上記出力値を用いて上記直流レベルを反転させた信号を検出して出力する工程とを含んでいることを特徴としている。
【０２０１】
上記構成によれば、上述した二値化回路と同様の動作によって、同様の効果を得ることができる。
【０２０２】
すなわち、上記生成信号の入力値が最大制限値と最小制限値との間の閾値範囲にある場合には０を出力し、それを用いて検出して出力するので、フィードバック出力は変化しない。
【０２０３】
したがって、この場合には、入力信号が変化しない時は生成信号も変化させずに、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても入力信号のレベルに無駄に追随させない。したがって、入力信号において同じレベルが維持される場合であっても、安定した出力を得ることができる。
【０２０４】
本発明に係る二値化方法は、上記課題を解決するために、所定の直流レベルを中心として振動する入力信号の上記直流レベルを検出し、上記入力信号と上記直流レベルとを比較することによって得られる出力信号を出力する二値化方法において、検出した上記直流レベルと上記入力信号とのレベル差を計測する工程と、上記入力信号と前回の上記直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には０を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力する工程と、上記出力値を用いて上記直流レベルを検出する工程とを含んでいることを特徴としている。
【０２０５】
上記構成によれば、上述した二値化回路と同様の動作によって、同様の効果を得ることができる。
【０２０６】
すなわち、上記入力信号と上記直流レベルとのレベル差が、最大制限値と最小制限値との間の閾値範囲にある場合には、０を出力値として、それを用いて直流レベルを検出するので、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、直流レベルを変化させず、安定した出力を得ることができる。
【０２１４】
【発明の実施の形態】
〔実施の形態１〕
本発明の一実施の形態について図１ないし図３に基づいて説明すると以下の通りである。
【０２１５】
本発明に係る無線通信装置は、周波数偏移変調(frequency shift keying:FSK)などの変調方式の無線信号（無線周波数信号(radio frequency signal:RF信号))を受信して復号するためのものである。上記無線通信装置は、例えばBluetooth（商標）のような無線信号の送受信を行うことができる。また、上記無線通信装置は、スペクトル拡散方式による無線通信を行うことができる。
【０２１６】
上記無線通信装置は、本発明に係る二値化回路を含んでいる。また、上記二値化回路は、入力信号と入力信号から検出した直流レベルとの差分に応じて二値化を行う二値化回路である。
【０２１７】
すなわち、例えば、入力される信号における所定の周波数以上の成分を交流(alternating current)成分と呼び、その所定の周波数以下で振動する成分を直流(direct current)成分と呼ぶ場合には、上記二値化回路は、入力信号から直流成分を検出し、入力信号と直流成分とを比較して二値化を行う。
【０２１８】
また、上記二値化回路は、以下に説明するように、入力信号とその入力信号から前に検出した直流レベル（直流成分）との差分を、所定の方式で変換してオフセットとして出力し、このオフセットから入力信号の直流レベルを検出するようになっている。
【０２１９】
上記無線通信装置１の構成について、図２に基づいて説明する。
【０２２０】
図２には、無線通信装置１の無線受信回路のみの概略を示しており、得られたデータスライサ出力が例えば図示しないバス配線を介して所定のクロック周波数で所望の制御装置、メモリ装置などに送信されるようになっている。これら図示しない制御装置などに関する構成は従来と同様である。
【０２２１】
無線通信装置１は、アンテナ２、低雑音増幅器(low noise amplifier:LNA)３、ミキサ４、局部発振器５、帯域フィルタ(band-pass filter:BPF)６、自動利得制御(automatic gain control:AGC)回路７、移相回路８、ミキサ９、ローパスフィルタ(low-pass filter:LPF)１０、および二値化回路１１を備えている。
【０２２２】
アンテナ２は、送信されている無線信号を受信するためのものである。
【０２２３】
低雑音増幅器３は、アンテナ２において受信された無線信号を増幅するものである。
【０２２４】
ミキサ４は、低雑音増幅器３からの出力と局部発振器５からの出力とをミキシングして出力する。
【０２２５】
局部発振器５は、所定の周波数のローカル信号を生成するためのものである。
【０２２６】
帯域フィルタ６は、ミキサ４によってミキシングされた信号のうち、所望の周波数成分の信号のみを取り出して出力する。
【０２２７】
ＡＧＣ回路７は、入力された信号の振幅を一定として出力するものである。なお、ＡＧＣ回路７の代わりに例えばリミッタアンプを用いる構成であってもよい。
【０２２８】
移相回路８は、入力される信号の位相を９０°回転させた信号を出力する。
【０２２９】
ミキサ９は、ＡＧＣ回路７の出力と移相回路８の出力とをミキシングして出力する。
【０２３０】
ローパスフィルタ１０は、入力される信号の高周波成分を除去して復調信号（入力信号）Ｉとして出力する。
【０２３１】
二値化回路１１は、入力される復調信号Ｉを、以下に説明するように二値化して、データスライサ出力（出力信号）Ｊとして出力する。なお、図２においては、二値化回路１１をデータスライサ(data slicer:DS)として示している。
【０２３２】
上記構成の無線通信装置１は、無線信号を受信すると、以下の動作によって復調して二値化する。
【０２３３】
アンテナ２において受信されたＲＦ信号は、低雑音増幅器３によって増幅される。
【０２３４】
また、局部発振器５においては、所定の周波数のローカル信号が生成され、ミキサ４においてＲＦ信号とローカル信号とがミキシングされて、中間周波数(intermediate frequency:IF)信号に変換される。
【０２３５】
帯域フィルタ６によって、ＩＦ信号中の希望波以外の周波数成分が減衰される。
【０２３６】
帯域フィルタ６から出力されたＩＦ信号は、ＡＧＣ回路７にて出力振幅を一定にされ、出力される。
【０２３７】
この出力は２分岐され、１つは復調回路用のミキサ９に入力される。もう１つは移相回路８に入力される。移相回路８は、９０°位相を回転させた信号を出力する。移相回路８の出力とＡＧＣ回路７の出力とを、ミキサ９に入力し乗算することによって、アナログの復調信号が出力される。
【０２３８】
アナログ復調信号に含まれる乗算により発生する高周波信号やキャリア成分はローパスフィルタ１０にて除去される。このローパスフィルタ１０のアナログ復調出力としての復調信号Ｉが二値化回路１１に出力される。
【０２３９】
二値化回路１１においては、入力される復調信号Ｉを二値化したデータスライサ出力Ｊを出力する。
【０２４０】
次に、上記二値化回路１１の詳細な構成について、図１に基づいて説明する。
【０２４１】
二値化回路１１は、加算回路１２、コンパレータ１３、およびフィードバック回路１４を備えている。
【０２４２】
加算回路１２は、入力される復調信号Ｉとフィードバック回路１４のフィードバック出力Ｍとの加算を行うものである。この加算回路１２の出力としての生成信号Ｋは、コンパレータ１３とフィードバック回路１４とに入力される。
【０２４３】
コンパレータ１３は、入力される生成信号Ｋと所定のレベル電圧としての図示しない０Ｖの信号とを比較して、二値化した出力信号としてのデータスライサ出力Ｊを出力する。
【０２４４】
フィードバック回路１４は、入力される生成信号Ｋを変換してフィードバック出力Ｍを生成するものである。
【０２４５】
フィードバック回路１４は、オフセットキャンセラ（オフセットキャンセラ回路）１５と積分回路１６とを備えている。
【０２４６】
オフセットキャンセラ１５は、演算回路１７・１８、比較回路１９、およびスイッチング回路２０を備えている。
【０２４７】
加算回路１２の出力としての生成信号Ｋは、オフセットキャンセラ１５の演算回路１７・１８および比較回路１９に入力される。
【０２４８】
これら演算回路１７・１８および比較回路１９は、入力信号としての生成信号Ｋに応じて所定の値を出力するものである。
【０２４９】
ここで、本実施形態に係るオフセットキャンセラ１５は、入力信号が所定の閾値範囲としての最大制限値Ａないし最小制限値−Ａに含まれるか否かによって、以下のように出力を生成する。
【０２５０】
演算回路１７は、所定の最大制限値Ａから生成信号Ｋを引いた値を出力する。逆にいうと、生成信号Ｋを反転させた値に所定の制限値Ａを加えたものを出力する。このため、演算回路１７は、生成信号Ｋを反転させる反転回路、および反転回路により極性の反転した生成信号Ｋと制限値Ａとを加算する加算器とを備えていてもよい。
【０２５１】
演算回路１８は、所定の最小制限値−Ａから生成信号−Ｋを引いた値を出力する。逆にいうと、生成信号Ｋを反転させた値に所定の制限値−Ａを加えたものを出力する。このため、演算回路１８は、生成信号Ｋを反転させる反転回路、および反転回路により極性の反転した生成信号Ｋと制限値−Ａとを加算する加算器とを備えていてもよい。
【０２５２】
比較回路１９は、入力信号が最大制限値Ａよりも小さくかつ最小制限値−Ａよりも大きい場合は所定の値Ｘを、入力信号が最大制限値Ａよりも大きい場合は所定の値Ｙを、入力信号が最小制限値−Ａよりも小さい場合は所定のＺをそれぞれ出力する。
【０２５３】
スイッチング回路２０は、比較回路１９からの入力に応じて各選択回路１７・１８または０電位の入力のうちからいずれか一つを選択して出力する。
【０２５４】
具体的には、スイッチング回路２０は、比較回路１９からの入力がＸの時には０を、比較回路１９からの入力がＹの時は演算回路１７からの入力を、比較回路１９からの入力がＺの時は演算回路１８からの入力を、それぞれ出力するようになっている。
【０２５５】
したがって、オフセットキャンセラ１５の入出力動作は下記のようになる。ここで、オフセットキャンセラ１５の入力信号をＩＮ、出力信号をＯＵＴで表すことにすると、Ａ＜ＩＮの時にはＯＵＴ＝−ＩＮ＋Ａ、−Ａ≦ＩＮ≦Ａの時にはＯＵＴ＝０、ＩＮ＜−Ａの時にはＯＵＴ＝−ＩＮ−Ａとなる。
【０２５６】
よって、入力信号を生成信号Ｋとして、出力信号をオフセットキャンセラ出力Ｌとすると、Ａ＜Ｋの時にはＬ＝−Ｋ＋Ａ、−Ａ≦Ｋ≦Ａの時にはＬ＝０、Ｋ＜−Ａの時にはＬ＝−Ｋ−Ａとなる。
【０２５７】
積分回路１６は、入力信号としてのオフセットキャンセラ出力Ｌを積分して、フィードバック出力Ｍを出力するものである。
【０２５８】
加算回路２において、フィードバック出力Ｍと復調信号Ｉとを加算して、生成信号Ｋを生成する。
【０２５９】
ここで、このフィードバック出力Ｍは、キャンセル信号としてのオフセットキャンセラ出力Ｌを積分したものであるので、復調信号Ｉの直流成分を打ち消して、復調信号Ｉを０レベルを中心として振動する生成信号Ｋに変換する。
【０２６０】
生成信号Ｋが入力されるコンパレータ１３においては、生成信号Ｋが正か又は負かに応じて、正ならば１を、負ならば０を、データスライサ出力Ｊとして出力する。
【０２６１】
次に、上記構成の二値化回路１１の出力動作について、図３に基づいて説明する。
【０２６２】
図３の上段には、二値化回路１１に入力される復調信号Ｉに加えて、コンパレータ１３に入力される生成信号Ｋ、オフセットキャンセラ１５の出力であるオフセットキャンセラ出力Ｌ、フィードバック回路１４の出力であるフィードバック出力Ｍを示す。
【０２６３】
図３の下段には、二値化回路１１の出力としてのデータスライサ出力Ｊを示す。
【０２６４】
図３に示すタイミングＴ１までは、無線通信装置１における、信号の受信待ちの待機状態に相当する。
【０２６５】
タイミングＴ１の前後に示すように、復調信号Ｉが大きく変化する場合には、それに応じてフィードバック出力Ｍも大きく変化して、復調信号Ｉの変化に対して容易に追随するようになっている。
【０２６６】
また、タイミングＴ２ないしＴ３に示すように、復調信号Ｉが所定の時間にわたって一定のレベルを保つ場合であっても、オフセットキャンセラ出力Ｌは０を出力し、それに対応してフィードバック出力Ｍは変化しないので、生成信号Ｋのレベルを追随させずに、正しく二値化することができる。
【０２６７】
以上のように、本実施形態に係る二値化回路１１は、復調信号Ｉから生成された生成信号Ｋと０レベルとを比較してデータスライサ出力Ｊを出力するコンパレータ１３と、入力される生成信号Ｋの直流レベルを検出して、直流レベルを反転させた信号をフィードバック出力Ｍとして出力するフィードバック回路１４と、入力されるフィードバック出力Ｍと復調信号Ｉとを加算して得た生成信号Ｋを出力する加算器１２とを備えている構成である。
【０２６８】
また、上記フィードバック回路１４は、上述のように、入力される生成信号Ｋと、所定の閾値範囲を定める最大制限値Ａ及び最小制限値−Ａとに応じて、生成信号Ｋが閾値範囲内である場合には０をオフセットキャンセラ出力Ｌとして出力し、生成信号Ｋが最大制限値Ａよりも大きい場合には生成信号Ｋと最大制限値Ａとの差を反転させた値をオフセットキャンセラ出力Ｌとして出力し、生成信号Ｋが最小制限値−Ａよりも小さい場合には生成信号Ｋと最小制限値−Ａとの差を反転させた値をオフセットキャンセラ出力Ｌとして出力するオフセットキャンセラ１５と、入力されるオフセットキャンセラ出力Ｌを積分した値をフィードバック出力Ｍとして出力する積分回路１６とを含んでいる構成である。
【０２６９】
したがって、上述のように、長い時間にわたって入力信号としての復調信号１のレベルがほぼ一定であっても正確に二値化することができる。
また本実施形態に係る二値化方法は、入力信号と上記入力信号から検出した直流レベルとの差分に応じて二値化を行う二値化方法において、上記入力信号と前に検出した上記直流レベルとの差分を変換してオフセットとして出力する工程と、上記オフセットから上記入力信号の直流レベルを検出する工程とを含んでいることを特徴としている。
上記構成において、上記二値化方法は、入力信号と前に検出した直流レベルとの差分を変換してオフセットとして出力し、オフセットから入力信号の直流レベルを検出し、入力信号と検出した直流レベルとの差分に応じて二値化を行う。これを繰り返すことによって、入力信号を二値化して出力するようになっている。
上記構成において、入力信号と前に検出した直流レベルとの差分を適切に変換してオフセットとして出力すれば、長い時間にわたって入力信号のレベルがほぼ一定であっても、オフセットから検出する直流レベルを変化させることなく、正確に二値化することができる。
すなわち、上記構成における差分の変換は、上述のように、差分が所定の制限範囲内であれば０を出力する変換ならば、上述の効果を得ることができる。
また、上記構成における差分の変換が、所定の制限範囲内の差分に対して０でない所定量を出力するような差分の変換であっても、例えば入力信号のレベルがほぼ一定となる時間の上限が分かっている場合には、出力する所定量の大きさを調節して、オフセットから検出する直流レベルの変化を所定の範囲内に収めて、正しく二値化することもできる。
また、上記構成において、入力信号と検出した直流レベルとの差分に応じて二値化を行う際には、例えば上述のように、直流レベルを反転させた信号と入力信号とを加算した生成信号と所定のレベル電圧としての０レベルとを比較することによって二値化する構成であってもよい。この場合には、上述のように、例えば差分を反転した量をオフセットとして出力し、そのオフセットから入力信号の直流レベルを反転した量を検出する構成であってもよい。または、例えば差分からオフセットを出力し、オフセットから得た直流レベルを反転して出力する構成であってもよい。
または、例えば上述のように、単に入力信号と直流レベルとを比較することによって二値化する構成であってもよい。
【０２７０】
〔実施の形態２〕
本発明の他の実施の形態について図４に基づいて説明すると以下の通りである。
【０２７１】
本実施形態の二値化回路１１ａは、上述の二値化回路１１の構成に加えて、制限値変化回路２１と時定数変化回路２２とを備えている。
【０２７２】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【０２７３】
二値化回路１１ａのフィードバック回路１４ａは、オフセットキャンセラ１５ａと積分回路１６ａとを備えている。
【０２７４】
制限値変化回路２１は、オフセットキャンセラ１５ａにおける閾値範囲を定める最大制限値Ａおよび最小制限値−Ａを変化させるためのものである。
【０２７５】
本実施形態においては、制限値変化回路２１は、二値化回路１１ａへの入力信号としての復調信号Ｉが入力され始める直後において、入力信号の値が最大制限値Ａよりも大きいか又は入力信号の値が最小制限値−Ａよりも小さくなるように、最大制限値Ａおよび最小制限値−Ａを変化させるようになっている。
【０２７６】
また、本実施形態においては、制限値変化回路２１は、二値化回路１１ａへの入力信号が入力され始めてから所定の時間経過後には、入力信号の値が最大制限値Ａと最小制限値−Ａとの間の閾値範囲にあるように、最大制限値Ａおよび最小制限値−Ａを変化させるようになっている。
【０２７７】
時定数変化回路２２は、積分回路１６ａのローパスフィルタとしての機能における時定数を変化させるためのものである。
【０２７８】
すなわち、積分回路１６ａは、入力される信号を積分して出力するものである。この場合の出力は、入力される信号の時間変化の傾きをなまらせて出力することに相当する。したがって、この積分回路１６ａは、いわゆるローパスフィルタ（低域フィルタ:low-pass filter）としての機能を有する。ローパスフィルタは、入力される信号における所定の周波数以上の成分を除去して、その所定の周波数以下で振動する成分のみを出力するものであり、この所定の周波数に応じた時定数を有している。
【０２７９】
本実施形態においては、時定数変化回路２２は、二値化回路１１ａへの入力信号が入力され始める直後において、入力信号の値が変化する通常の時間スケールよりも、時定数を小さくするようになっている。
【０２８０】
また、本実施形態においては、時定数変化回路２２は、二値化回路１１ａへの入力信号が入力され始めてから所定の時間経過後には、入力信号が変化する通常の時間スケールよりも、時定数を大きくするようになっている。
【０２８１】
オフセットキャンセラ１５ａの演算回路１７ａ・１８ａおよび比較回路１９ａは、入力信号としての生成信号Ｋに応じて所定の値を出力するものである。
【０２８２】
ここで、本実施形態に係るオフセットキャンセラ１５ａは、制限値変化回路２１によって設定される最大制限値Ａおよび最小制限値−Ａに応じて、以下のように所定の値を出力する。
【０２８３】
演算回路１７ａは、設定された最大制限値Ａから生成信号Ｋを引いた値を出力する。逆にいうと、生成信号Ｋを反転させた値に最大制限値Ａを加えたものを出力する。
【０２８４】
演算回路１８ａは、設定された最小制限値−Ａから生成信号−Ｋを引いた値を出力する。逆にいうと、生成信号Ｋを反転させた値に最小制限値−Ａを加えたものを出力する。
【０２８５】
比較回路１９ａは、入力信号が最大制限値Ａよりも小さくかつ最小制限値−Ａよりも大きい場合は所定の値Ｘを、入力信号が最大制限値Ａよりも大きい場合は所定の値Ｙを、入力信号が最小制限値−Ａよりも小さい場合は所定のＺをそれぞれ出力する。
【０２８６】
スイッチング回路２０ａは、比較回路１９ａからの入力に応じて各選択回路１７ａ・１８ａまたは０電位の入力のうちからいずれか一つを選択して出力する。
【０２８７】
具体的には、スイッチング回路２０ａは、比較回路１９ａからの入力がＸの時には０を、比較回路１９ａからの入力がＹの時は演算回路１７ａからの入力を、比較回路１９ａからの入力がＺの時は演算回路１８ａからの入力を、それぞれ出力するようになっている。
【０２８８】
積分回路１６ａは、時定数変化回路２２によって設定される時定数によって、入力信号としてのオフセットキャンセラ出力Ｌを積分して、フィードバック出力Ｍを出力するものである。
【０２８９】
その他の構成および動作については、上述の二値化回路１１と同様である。
【０２９０】
したがって、上記構成の二値化回路１１ａによれば、例えば制限値変化回路２１が最大制限値Ａおよび最小制限値−Ａを定数とし、時定数変化回路２２が時定数を定数とすれば、上述の二値化回路１１と同様に二値化を行うことができる。
【０２９１】
また、以上のように、二値化回路１１ａは、最大制限値Ａおよび最小制限値−Ａを変化させる制限値変化回路２１を備えているので、最大制限値Ａおよび最小制限値−Ａを適切に変化させて、より正確に二値化できる。
【０２９２】
すなわち、上述のように、制限値変化回路２１が、二値化回路１１ａに入力信号が入力され始める直後において、入力信号の値が最大制限値Ａよりも大きいか又は入力信号の値が最小制限値−Ａよりも小さくなるように、最大制限値Ａおよび最小制限値−Ａを変化させれば、入力信号としての復調信号Ｉの変化に対して生成信号Ｋの値を素早く追随させることができる。
【０２９３】
また、上述のように、制限値変化回路２１が、二値化回路１１ａに入力信号が入力され始めてから所定の時間経過後に、入力信号の値が最大制限値Ａと最小制限値−Ａとの間の閾値範囲にあるように、最大制限値Ａおよび最小制限値−Ａを変化させれば、入力信号としての復調信号Ｉにおいて同じレベルが維持される場合であっても、生成信号Ｋの値を復調信号Ｉの値に追随させずに、安定した出力を得ることができる。
【０２９４】
また、二値化回路１１ａは、積分回路１６ａの時定数を変化させる時定数変化回路２２を備えているので、時定数を適切に変化させて、より正確に二値化できる。
【０２９５】
すなわち、上述のように、時定数変化回路２２が、入力信号としての復調信号Ｉが入力され始める直後において、入力信号が変化する時間スケールよりも、時定数を小さくすれば、入力信号の値の変化に対して生成信号Ｋの値を素早く追随させることができる。これにより、データスライサ出力Ｊを適切に変化させることができる。
【０２９６】
また上述のように、時定数変化回路２２が、入力信号が入力され始めてから所定の時間経過後に、入力信号が変化する時間スケールよりも、時定数を大きくすれば、入力信号において同じレベルが維持される場合であっても、生成信号Ｋの値を追随させずに、安定した出力信号としてのデータスライサ出力Ｊを得ることができる。
【０２９７】
〔実施の形態３〕
本発明の他の実施の形態について図５に基づいて説明すると以下の通りである。
【０２９８】
本実施形態の二値化回路１１ｂは、上述の二値化回路１１の構成に加えて、出力抑制回路２３を備えている。
【０２９９】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【０３００】
出力抑制回路２３には、入力信号としての復調信号Ｉから生成された生成信号Ｋが入力される。この生成信号Ｋの値を生成値と呼ぶ。出力抑制回路２３は、この生成信号Ｋの振幅を減少させるためのものである。より詳細には、後述の抑制度、最大抑制値および最小抑制値を設定して、これに応じて生成信号Ｋの振幅を減少させて、抑制出力値Ｆとして出力するようになっている。
【０３０１】
出力抑制回路２３は、演算回路２４・２５、比較回路２６およびスイッチング回路２７を備えている。
【０３０２】
演算回路２４は、生成信号Ｋの値から最大抑制値Ｄを引き、抑制度Ｂを掛けて、最大抑制値Ｄを加えた値を出力する。
【０３０３】
また、演算回路２５は、生成信号Ｋの値から最小抑制値−Ｄを引き、抑制度Ｂを掛けて、最小抑制値−Ｄを加えた値を出力する。
【０３０４】
比較回路２６は、生成信号Ｋの値が最大抑制値Ｄよりも小さくかつ最小抑制値−Ｄよりも大きい場合はＸを、生成信号Ｋの値が最大抑制値Ｄよりも大きい場合はＹを、生成信号Ｋの値が最小抑制値−Ｄよりも小さい場合はＺをそれぞれ出力する。
【０３０５】
スイッチング回路２７は、比較回路２６の出力がＸの時は加算回路１２の出力を、比較回路２６の出力がＹの時は演算回路２４の出力を、比較回路２６の出力がＺの時は演算回路２５の出力をそれぞれ出力する。
【０３０６】
したがって、以上をまとめると、出力抑制回路２３の入出力動作は、以下のようになる。出力抑制回路２３への入力信号をＩＮ、出力抑制回路２３からの出力信号をＯＵＴで表すことにすると、Ｄ＜ＩＮの時にはＯＵＴ＝Ｂ・（ＩＮ−Ｄ）＋Ｄ、−Ｄ≦ＩＮ≦Ｄの時にはＯＵＴ＝ＩＮ、ＩＮ＜−Ｄの時にはＯＵＴ＝Ｂ・（ＩＮ＋Ｄ）−Ｄとなる。
【０３０７】
その他の構成および動作については、上述の二値化回路１１と同様である。
【０３０８】
したがって、上記構成の二値化回路１１ｂによれば、例えば上述の抑制度Ｂを１に設定すれば出力抑制回路２３の入力と出力とが等しくなるので、上述の二値化回路１１と同様に二値化を行うことができる。
【０３０９】
また、二値化回路１１ｂは、例えばＢを１以下の値に設定すれば、出力抑制回路２３からの出力である出力抑制値Ｆの絶対値を、出力抑制回路２３への入力である生成信号Ｋの絶対値よりも小さくできるので、出力抑制回路２３への入力信号である生成信号Ｋの振幅を小さくして出力することができる。
【０３１０】
ここで、入力信号の特性に応じて、上記入力される信号の振幅を適切に小さくして出力すれば、誤りを減らしてより正確に二値化することもできる。
【０３１１】
すなわち、例えば入力信号においては、周波数に応じて典型的な振幅が異なることもある。この場合に、単に振幅の大きな周波数の場合に合わせて設定を行うと、この周波数における振幅の大きな振動に合わせて二値化が行われることになり、誤りを生じる虞れもある。
【０３１２】
ここで上述の出力抑制回路２３を用いて、入力される生成値の振幅が大きい場合にその振幅を小さくすれば、確実に正確な二値化を行うことができる。
【０３１３】
〔実施の形態４〕
本発明の他の実施の形態について図６に基づいて説明すると以下の通りである。
【０３１４】
本実施形態の二値化回路１１ｃは、上述の構成に加えて、抑制値変化回路２８と抑制度変化回路２９とを備えている。
【０３１５】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【０３１６】
抑制値変化回路２８は、上述の最大抑制値Ｄおよび最小抑制値−Ｄを変化させるためのものである。
【０３１７】
本実施形態においては、抑制値変化回路２８は、二値化回路１１ｃに入力信号としての復調信号Ｉが入力され始める直後において、生成信号Ｋの値である生成値が最大抑制値Ｄよりも大きいか又は生成値が最小抑制値−Ｄよりも小さくなるように、最大抑制値Ｄおよび最小抑制値−Ｄを変化させるようになっている。
【０３１８】
また、本実施形態においては、抑制値変化回路２８は、入力信号が入力され始めてから所定の時間経過後には、生成値が最大抑制値Ｄと最小抑制値−Ｄとの間の抑制範囲にあるように、最大抑制値Ｄおよび最小抑制値−Ｄを変化させるようになっている。
【０３１９】
抑制度変化回路２９は、上述の抑制度Ｂを変化させるためのものである。
【０３２０】
本実施形態においては、抑制度変化回路２９は、二値化回路１１ｃに入力信号としての復調信号Ｉが入力され始める直後において、抑制度を小さい値に変化させるようになっている。
【０３２１】
また本実施形態においては、抑制度変化回路２９は、入力信号が入力され始めてから所定の時間経過後に、抑制度を大きな値に変化させるようになっている。
【０３２２】
上記構成において、抑制値変化回路２８は、上述のように最大抑制値Ｄおよび最小抑制値−Ｄを変化させて、この値を出力抑制回路２３ｃの演算回路２４ｃ・２５ｃ、および比較回路２６ｃに出力する。
【０３２３】
また、抑制度変化回路２９は、上述のように抑制度Ｂを変化させて、演算回路２４ｃおよび演算回路２５ｃに出力する。
【０３２４】
抑制値変化回路２８から最大抑制値Ｄおよび最小抑制値−Ｄが入力され、抑制度変化回路２９から抑制度Ｂが入力される演算回路２４ｃ・２５ｃは、それぞれ設定に応じた値を、例えば図５に示す演算回路２４・２５と同様に計算して出力する。
【０３２５】
また、抑制値変化回路２８から最大抑制値Ｄおよび最小抑制値−Ｄが入力される比較回路２６ｃは、それぞれ設定に応じた値を、図５の比較回路２６と同様に計算して出力する。
【０３２６】
他の動作および構成は、図５に示す二値化回路１１ｃと同様である。
【０３２７】
したがって、上記構成の二値化回路１１ｃによれば、例えば抑制値変化回路２８によって最大抑制値Ｄおよび最小抑制値−Ｄを定数に設定し、また抑制度変化回路２９によって抑制度Ｂを定数に設定して例えばＢ＝１とすれば、上述の二値化回路１１ｂと同様に二値化を行うことができる。
【０３２８】
また、二値化回路１１ｃは、例えば抑制値変化回路２８によって最大抑制値Ｄおよび最小抑制値−Ｄを適切に変化させ、または抑制度変化回路２９によって抑制度Ｂを適切に変化させれば、より正確に二値化することができる。
【０３２９】
すなわち、抑制値変化回路２８が、入力信号としての復調信号Ｉが二値化回路１１ｃに入力され始める直後において、生成信号Ｋの値である生成値が最大抑制値Ｄよりも大きいか又は生成値が最小抑制値−Ｄよりも小さくなるように、最大抑制値Ｄおよび最小抑制値−Ｄを変化させるので、入力信号の値の変化に対して、出力する出力抑制値Ｆを素早く変化させ、これにより生成信号Ｋの値をも変化させることができる。したがって、データスライサ出力Ｊを適切に変化させることができる。
【０３３０】
また、抑制値変化回路２８が、入力信号が入力され始めてから所定の時間経過後に、生成値が最大抑制値Ｄと最小抑制値−Ｄとの間の抑制範囲にあるように、最大抑制値Ｄおよび最小抑制値−Ｄを変化させるので、入力信号において同じレベルが維持される場合であっても、出力抑制値Ｆを追随させずに、生成信号Ｋも変化させず、安定したデータスライサ出力Ｊを得ることができる。
【０３３１】
また、抑制度変化回路２９が、入力信号が入力され始める直後において、抑制度Ｂを小さい値に変化させるので、出力抑制値Ｆ、生成信号Ｋおよびデータスライサ出力Ｊを入力信号の変化に適切に追随させることができる。
【０３３２】
また、抑制度変化回路２９が、入力信号が入力され始めてから所定の時間経過後に、抑制度Ｂを大きな値に変化させるので、出力抑制値Ｆ、生成信号Ｋを変化させずに、安定したデータスライサ出力Ｊを得ることができる。
【０３３３】
〔実施の形態５〕
本発明の他の実施の形態について図７に基づいて説明すると以下の通りである。
【０３３４】
本実施形態の二値化回路１１ｄは、上述の図１に示す二値化回路１１の構成に加えて、出力ホールド回路３０を備えている。
【０３３５】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【０３３６】
この出力ホールド回路３０は、入力信号から生成される生成信号Ｋの振幅を、確実に所定の遮断範囲内に減少させて、遮断出力値Ｆとして出力するものである。ここで、上記遮断範囲は、最大遮断値Ｃと最小遮断値−Ｃとによって定められる。
【０３３７】
また、以下に説明するように、出力ホールド回路３０は、上述の出力抑制回路２３・２３ｃにおいて抑制度Ｂ＝０としたものに対応する。
【０３３８】
出力ホールド回路３０は、比較回路３１およびスイッチング回路３２を備えている。
【０３３９】
比較回路３１は、入力信号が最大遮断値Ｃよりも小さくかつ最小遮断値−Ｃよりも大きい場合はＸを、入力信号が最大遮断値Ｃよりも大きい場合はＹを、入力信号が最小遮断値−Ｃよりも小さい場合はＺをそれぞれ出力する。
【０３４０】
スイッチング回路３２は、比較回路３１の出力がＸの時は加算回路１２の出力を、比較回路３１の出力がＹの時はＣを、比較回路３１の出力がＺの時は−Ｃをそれぞれ出力する。
【０３４１】
したがって、以上をまとめると、出力ホールド回路３０の入出力動作は、以下のようになる。出力ホールド回路３０への入力信号をＩＮ、出力ホールド回路３０からの出力信号をＯＵＴで表すことにすると、Ｃ＜ＩＮの時にはＯＵＴ＝Ｃ、−Ｃ≦ＩＮ≦Ｃの時にはＯＵＴ＝ＩＮ、ＩＮ＜−Ｃの時にはＯＵＴ＝−Ｃとなる。
【０３４２】
すなわち、この出力ホールド回路３０は、上述の出力抑制回路２３・２３ｃにおいて、抑制度Ｂを０と設定したものに相当する。
【０３４３】
したがって、上記構成の二値化回路１１ｄによれば、上述の二値化回路１１ｂ・１１ｃと同様に二値化できる。
【０３４４】
また、二値化回路１１ｄの構成によれば、出力ホールド回路３０から出力される遮断出力値Ｆの振幅を、確実に最大遮断値Ｃと最小遮断値−Ｃとによって定められる遮断範囲内に収めることができる。したがって、復調信号Ｉの振幅が変動する場合であっても、確実に正確に二値化できる。
【０３４５】
〔実施の形態６〕
本発明の他の実施の形態について図８に基づいて説明すると以下の通りである。
【０３４６】
本実施形態の二値化回路１１ｅは、上述の構成に加えて、遮断値変化回路３３を備えている。
【０３４７】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【０３４８】
遮断値変化回路３３は、出力ホールド回路３０ｅの最大遮断値Ｃおよび最小遮断値−Ｃを変化させるためのものである。
【０３４９】
本実施形態の遮断値変化回路３３は、二値化回路１１ｅに入力信号が入力され始める直後において、遮断値変化回路３３に入力される生成信号Ｋの値である生成値が最大遮断値Ｃよりも大きいか又は生成値が最小遮断値−Ｃよりも小さくなるように、最大遮断値Ｃおよび最小遮断値−Ｃを変化させるようになっている。
【０３５０】
また本実施形態の遮断値変化回路３３は、入力信号が入力され始めてから所定の時間経過後に、生成値が最大遮断値Ｃと最小遮断値−Ｃとの間の遮断範囲にあるように、最大遮断値Ｃおよび最小遮断値−Ｃを変化させるようになっている。。
【０３５１】
遮断値変化回路３３は、上述のように最大遮断値Ｃおよび最小遮断値−Ｃを変化させて、この値を出力ホールド回路３０ｅのスイッチング回路３２ｅへの入力値、および比較回路３１ｅに出力する。
【０３５２】
比較回路３１ｅおよびスイッチング回路３２ｅは、設定された最大遮断値Ｃおよび最小遮断値−Ｃに応じて、上述の比較回路３１およびスイッチング回路３２と同様に動作するものである。
【０３５３】
二値化回路１１ｅのその他の構成および動作は、図７に示す二値化回路１１ｄと同様である。
【０３５４】
したがって、上記構成の二値化回路１１ｅによれば、例えば遮断値変化回路３３によって最大遮断値Ｃおよび最小遮断値−Ｃを定数に設定すれば、上述の二値化回路１１ｄと同様に二値化を行うことができる。
【０３５５】
また、二値化回路１１ｅは、例えば遮断値変化回路３３によって最大遮断値Ｃおよび最小遮断値−Ｃを適切に変化させれば、さらに正確に二値化することができる。
【０３５６】
すなわち、遮断値変化回路３３が、二値化回路１１ｅに入力信号が入力され始める直後において、生成値が最大遮断値Ｃよりも大きいか又は生成値が最小遮断値−Ｃよりも小さくなるように、最大遮断値Ｃおよび最小遮断値−Ｃを変化させるので、出力ホールド回路３０ｅの遮断出力値Ｆ、これより生成される生成信号Ｋを入力信号の変化に対して適切に追随させて、適切なデータスライサ出力Ｊを得ることができる。
【０３５７】
また、遮断値変化回路３３は、入力信号が入力され始めてから所定の時間経過後に、生成値が最大遮断値Ｃと最小遮断値−Ｃとの間の遮断範囲にあるように、最大遮断値Ｃおよび最小遮断値−Ｃを変化させるので、遮断出力値Ｆおよび生成信号Ｋの値を変化させずに、安定したデータスライサ出力Ｊを得ることができる。
【０３５８】
〔実施の形態７〕
本発明の他の実施の形態について図９に基づいて説明すると以下の通りである。
【０３５９】
本実施形態の二値化回路１１ｆは、上述の構成とは異なり、加算器を用いずに減算器を用いる構成である。
【０３６０】
本実施形態においては、入力信号としての復調信号Ｉの直流レベルを得て、これをスライスレベル（直流レベル）Ｇとして用いて、二値化をするようになっている。すなわち、オフセットとしての直流レベルを生成するようになっている。
【０３６１】
また、上記二値化回路は、以下に説明するように、入力信号とその入力信号から前に検出した直流レベルとの差分を、所定の方式で変換してオフセットとして出力し、このオフセットから入力信号の直流レベルを検出するようになっている。
【０３６２】
二値化回路１１ｆは、図９に示すように、コンパレータ３４、オフセット生成部３５、およびローパスフィルタ３６を備えている。
【０３６３】
ここで、図１２に示す従来の二値化回路４５と比較して分かるように、二値化回路１１ｆはオフセット生成部３５を備えている点が二値化回路４５と異なっている。
【０３６４】
以下、このオフセット生成部３５について説明する。
【０３６５】
オフセット生成部３５は、減算器３７、演算回路３８ａ・３８ｂ、比較回路３９、およびスイッチング回路４０を備えている。
【０３６６】
減算器３７は二つの入力信号の差を出力するものである。減算器３７には、復調信号Ｉと、ローパスフィルタ３６からのスライスレベルＧとが入力される。減算器３７は、復調信号ＩとスライスレベルＧとの差のＩ−Ｇを出力する。
【０３６７】
ここで、本実施形態に係るオフセット生成部３５は、入力信号が所定の閾値範囲としての最大制限値Ａないし最小制限値−Ａに含まれるか否かによって、以下のように出力を生成する。
【０３６８】
演算回路３８ａは、入力信号Ｉ−Ｇから、所定の最大制限値Ａを引いた値を出力する。
【０３６９】
演算回路３８ｂは、入力信号Ｉ−Ｇから、所定の最小制限値−Ａを引いた値を出力する。
【０３７０】
比較回路３９は、入力信号Ｉ−Ｇが最大制限値Ａよりも小さくかつ最小制限値−Ａよりも大きい場合は所定の値Ｘを、入力信号Ｉ−Ｇが最大制限値Ａよりも大きい場合は所定の値Ｙを、入力信号Ｉ−Ｇが最小制限値−Ａよりも小さい場合は所定のＺをそれぞれ出力する。
【０３７１】
スイッチング回路４０は、比較回路３９からの入力に応じて各演算回路３８ａ・３８ｂまたは０電位の入力のうちからいずれか一つを選択して出力する。
【０３７２】
具体的には、スイッチング回路４０は、比較回路３９からの入力がＸの時には０を、比較回路３９からの入力がＹの時は演算回路３８ａからの入力を、比較回路３９からの入力がＺの時は演算回路３８ｂからの入力を、それぞれ出力するようになっている。
【０３７３】
したがって、オフセット生成部３５の入出力動作は下記のようになる。ここで、オフセット生成部３５の入力信号をＩＮ、出力信号をＯＵＴで表すことにすると、Ａ＜ＩＮの時にはＯＵＴ＝ＩＮ−Ａ、−Ａ≦ＩＮ≦Ａの時にはＯＵＴ＝０、ＩＮ＜−Ａの時にはＯＵＴ＝ＩＮ＋Ａとなる。
【０３７４】
この出力信号がローパスフィルタ３６に入力され、例えば積分される。得られたスライスレベルＧが出力され、オフセット生成部３５およびコンパレータ３４に入力される。
【０３７５】
以上のように、本実施形態の二値化回路１１ｆは、前に生成したスライスレベルＧと入力信号としての復調信号Ｉとの差分に応じて、直流レベルとしてのオフセットを生成して出力するオフセット生成部３５を備えている構成である。
【０３７６】
一方、例えば上述の二値化回路１１は、図１に示すように、復調信号Ｉに対して、前に生成したフィードバック出力Ｍから生成された生成信号Ｋを用いて、上述のオフセットに対応するレベルを得て、このオフセットを反転させてフィードバック出力Ｍとして出力するようになっている。
【０３７７】
したがって、両者を比較して分かるように、フィードバック出力ＭとスライスレベルＧとは、互いに値が反転した逆極性の対応量とみなすことができる。
【０３７８】
よって、二値化回路１１ｆにおいても、二値化回路１１と同様の効果を得ることができる。
【０３７９】
ただし、上述の二値化回路１１の構成によれば、上述の他の実施の形態において示したように、例えば出力を抑制する出力制限回路２３などを備えることができる。
【０３８０】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
【０３８１】
上述の具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、本発明はそのような具体例にのみ限定して狭義に解釈されるべきものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、変更した形態も本発明の技術的範囲に含まれる。
【０３８２】
【発明の効果】
本発明に係る二値化回路は、以上のように、入力信号から生成された生成信号と所定のレベル電圧とを比較して出力信号を出力するコンパレータと、上記生成信号の直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力するフィードバック回路と、上記フィードバック出力と上記入力信号とを加算して得た上記生成信号を出力する加算器とを備えている構成である。
【０３８３】
それゆえ、コンパレータによって振動の中心レベルを基準として二値化するので、適切に二値化できるという効果を奏する。
【０３８４】
また、上記構成において、上述したような構成によって、適切なフィードバック出力が得られるようにすれば、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化することができるという効果を奏する。
【０３８５】
さらに本発明に係る二値化回路では、上記フィードバック回路は、上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には０を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力するオフセットキャンセラ回路と、上記出力値を積分した値を上記フィードバック出力として出力する積分回路とを含んでいる構成である。
【０３８６】
それゆえ、上記生成信号の入力値が最大制限値と最小制限値との間の閾値範囲にある場合に、オフセットキャンセラ出力として０を出力して、積分回路によるフィードバック出力を変化させないので、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、生成信号を入力信号の変化量と同じだけしか変化させず、入力信号のレベルに無駄に追随させないという効果を奏する。
【０３８７】
本発明に係る二値化回路は、以上のように、上記構成において、上記オフセットキャンセラ回路は、上記入力値と上記最大制限値とを比較し、または上記入力値と上記最小制限値とを比較した結果に応じた選択出力を行う比較回路と、上記最大制限値と上記入力値との差分、または上記最小制限値と上記入力値との差分を計算して出力する演算回路と、上記選択出力に応じて、上記演算回路の上記差分を選択して、上記出力値として出力するスイッチング回路とを含んでいる構成である。
【０３８８】
それゆえ、上述の本発明に係る二値化回路を、簡単な構成で実現することができるという効果を奏する。
【０３８９】
本発明に係る二値化回路は、以上のように、上記構成において、上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を変化させる制限値変化回路を備えている構成である。
【０３９０】
それゆえ、上記制限値変化回路を用いて、上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を適切に変化させて、さらに正確で追随のよい二値化回路を実現することができるという効果を奏する。
【０３９１】
本発明に係る二値化回路は、以上のように、上記構成において、上記積分回路の時定数を変化させる時定数変化回路を備えている構成である。
【０３９２】
それゆえ、上記時定数変化回路を用いて、上記積分回路の時定数を適切に変化させて、より正確で追随性のよい二値化回路を実現することができるという効果を奏する。
【０３９３】
本発明に係る二値化回路は、以上のように、上記構成において、上記加算器から入力される上記生成信号である生成値と、出力を抑制するための抑制度と、所定の抑制範囲を定める最大抑制値および最小抑制値とに応じて、上記生成値が上記抑制範囲内である場合には上記生成値を抑制出力値として出力し、上記生成値が上記最大抑制値よりも大きい場合には上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を抑制出力値として出力し、上記生成値が上記最小抑制値よりも小さい場合には上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を抑制出力値として出力する出力抑制回路を備え、上記抑制出力値は、上記コンパレータおよび上記フィードバック回路に入力される構成である。
【０３９４】
それゆえ、出力抑制回路を用いて、入力される生成値の振幅が大きい場合であってもその振幅を小さくして、確実に正確な二値化を行うことができるという効果を奏する。
【０３９５】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力抑制回路は、上記生成値と上記最大抑制値とを比較し、または上記生成値と上記最小抑制値とを比較した結果に応じた比較出力を行う比較回路と、上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を計算して設定値として出力するか、または上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を計算して設定値として出力する演算回路と、上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記抑制出力値として出力するスイッチング回路とを含んでいる構成である。
【０３９６】
それゆえ、本発明に係る二値化回路を、簡単な構成で実現することができるという効果を奏する。
【０３９７】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力抑制回路の上記最大抑制値および上記最小抑制値を変化させる抑制値変化回路を備えている構成である。
【０３９８】
それゆえ、上記抑制値変化回路を用いて、上記出力抑制回路の上記最大抑制値および上記最小抑制値を適切に変化させて、さらに正確で追随性のよい二値化回路を実現することができるという効果を奏する。
【０３９９】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力抑制回路の上記抑制度を変化させる抑制度変化回路を備えている構成である。
【０４００】
それゆえ、上記抑制度変化回路を用いて、上記出力抑制回路の上記抑制度を適切に変化させて、さらに正確で追随性のよい二値化回路を実現することができるという効果を奏する。
【０４０１】
本発明に係る二値化回路は、以上のように、上記構成において、上記生成信号である生成値と、所定の遮断範囲を定める最大遮断値および最小遮断値とに応じて、上記生成値が上記遮断範囲内である場合には上記生成値を遮断出力値として出力し、上記生成値が上記最大遮断値よりも大きい場合には上記最大遮断値を遮断出力値として出力し、上記生成値が上記最小遮断値よりも小さい場合には上記最小遮断値を遮断出力値として出力する出力ホールド回路を備え、上記遮断出力値は、上記コンパレータおよび上記フィードバック回路に入力される構成である。
【０４０２】
それゆえ、入力される生成値の振幅が大きい場合であっても、その振幅を確実に上述の遮断範囲内に小さくして、誤りを減らしてより正確に二値化することができるという効果を奏する。
【０４０３】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力ホールド回路は、上記生成値と上記最大遮断値とを比較し、または上記生成値と上記最小遮断値とを比較した結果に応じた比較出力を行う比較回路と、上記最大遮断値を設定値として出力するか、または上記最小遮断値を設定値として出力する演算回路と、上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記遮断出力値として出力するスイッチング回路とを含んでいる構成である。
【０４０４】
それゆえ、本発明に係る二値化回路を、簡単な構成で実現することができるという効果を奏する。
【０４０５】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力ホールド回路の上記最大遮断値および上記最小遮断値を変化させる遮断値変化回路を備えている構成である。
【０４０６】
それゆえ、上記遮断値変化回路を用いて、上記出力ホールド回路の上記最大遮断値および上記最小遮断値を適切に変化させると、より正確で追随性のよい二値化回路を実現することができるという効果を奏する。
【０４０７】
本発明に係る二値化回路は、以上のように、入力信号と直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には０を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力するオフセット生成部を含んでおり、上記ローパスフィルタは、上記出力値を用いて検出した上記直流レベルをコンパレータおよび上記オフセット生成部に出力する構成である。
【０４０８】
それゆえ、入力信号と直流レベルとのレベル差が最大制限値と最小制限値との間の閾値範囲にある場合には、オフセット生成部の出力として０を出力するので、直流レベルを変化させず、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、入力信号のレベルに無駄に追随させないという効果を奏する。
【０４０９】
本発明に係る無線通信装置は、以上のように、本発明に係る二値化回路のいずれか一つを備えている構成である。
【０４１０】
それゆえ、上記二値化回路を用いて、入力信号のレベルがほぼ一定であっても正確に二値化して、安定した無線通信を実現することができるという効果を奏する。
【０４１１】
本発明に係る無線通信装置は、以上のように、上記構成において、スペクトル拡散方式による無線通信を行う構成である。
【０４１２】
それゆえ、スペクトル拡散方式の無線通信の際に、安定した無線通信を行う無線通信装置を実現することができるという効果を奏する。
【０４１３】
本発明に係る二値化方法は、以上のように、入力信号から生成された生成信号を用いて直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力する工程と、上記入力信号とフィードバック出力とを加算して生成信号として出力する工程と、上記生成信号と所定のレベル電圧とを比較することによって得られる出力信号を出力する工程とを含んでいる構成である。
【０４１４】
それゆえ、上述した二値化回路の動作と同様の動作によって、同様の効果を得ることができる。
【０４１５】
さらに本発明に係る二値化方法では、上記フィードバック出力として出力する工程は、上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には０を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力する工程と、上記出力値を用いて上記直流レベルを反転させた信号を検出して出力する工程とを含んでいる構成である。
【０４１６】
それゆえ、上述した二値化回路の動作と同様の動作によって、同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る二値化回路の一実施形態を示すブロック図である。
【図２】上記二値化回路を備えた本発明に係る無線通信装置の一例を示すブロック図である。
【図３】上記二値化回路の動作の一例を示すタイミングチャートである。
【図４】本発明に係る二値化回路の他の一実施形態を示すブロック図である。
【図５】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図６】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図７】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図８】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図９】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図１０】従来の二値化回路の一例を示すブロック図である。
【図１１】上記二値化回路の動作の一例を示すタイミングチャートである。
【図１２】従来の二値化回路の他の一例を示すブロック図である。
【図１３】上記二値化回路の動作の一例を示すタイミングチャートである。
【図１４】上記二値化回路の動作の他の例を示すタイミングチャートである。
【図１５】従来の二値化回路のさらに他の一例を示すブロック図である。
【図１６】上記二値化回路の動作の一例を示すタイミングチャートである。
【図１７】従来の二値化回路のさらに他の一例を示すブロック図である。
【符号の説明】
１                          無線通信装置
１１、１１ａ〜１１ｆ        二値化回路
１２                        加算器
１３                        コンパレータ
１４、１４ａ                フィードバック回路
１５、１５ａ                オフセットキャンセラ（オフセットキャンセラ回路）
１６、１６ａ                積分回路
１７、１７ａ、１８、１８ａ  演算回路
１９、１９ａ                比較回路
２０、２０ａ                スイッチング回路
２１                        制限値変化回路
２２                        時定数変化回路
２３、２３ｃ                出力抑制回路
２４、２４ｃ、２５、２５ｃ  演算回路
２６、２６ｃ                比較回路
２７、２７ｃ                スイッチング回路
２８                        抑制値変化回路
２９                        抑制度変化回路
３０、３０ｅ                出力ホールド回路
３１、３１ｅ                比較回路
３２、３２ｅ                スイッチング回路
３３                        遮断値変化回路
３４                        コンパレータ
３５                        オフセット生成部
３６                        ローパスフィルタ
Ａ                          最大制限値
−Ａ                        最小制限値
Ｂ                          抑制度
Ｃ                          最大遮断値
−Ｃ                        最小遮断値
Ｄ                          最大抑制値
−Ｄ                        最小抑制値
Ｆ                          抑制出力値、遮断出力値
Ｇ                          スライスレベル（直流レベル）
Ｉ                          復調信号（入力信号）
Ｊ                          データスライサ出力（出力信号）
Ｋ                          生成信号
Ｌ                          オフセットキャンセラ出力
Ｍ                          フィードバック出力
【図１】
0003683550.tif 000002
【図２】
0003683550.tif 000003
【図３】
0003683550.tif 000004
【図４】
0003683550.tif 000005
【図５】
0003683550.tif 000006
【図６】
0003683550.tif 000007
【図７】
0003683550.tif 000008
【図８】
0003683550.tif 000009
【図９】
0003683550.tif 000010
【図１０】
0003683550.tif 000011
【図１１】
0003683550.tif 000012
【図１２】
0003683550.tif 000013
【図１３】
0003683550.tif 000014
【図１４】
0003683550.tif 000015
【図１５】
0003683550.tif 000016
【図１６】
0003683550.tif 000017
【図１７】
0003683550.tif 000018