(57)【特許請求の範囲】
【請求項１】
第一導電型の炭化珪素半導体基体の第一主面上に形成された第二導電型のベース領域と、該ベース領域内に形成された第一導電型のソース領域と、前記炭化珪素半導体基体の一部に形成された第一導電型のドリフト領域を有し、前記ベース領域上にゲート絶縁膜を介してゲート電極が形成されたＭＯＳＦＥＴにおいて、
前記ゲート絶縁膜は、前記第一導電型の炭化珪素半導体基体と接する全体領域のうちの一部の領域が他の領域よりも薄く形成され、且つ、前記一部の領域は前記他の領域よりも面積が小さいことを特徴とする炭化珪素半導体装置。
【請求項２】
請求項１に記載の炭化珪素半導体装置において、
前記ＭＯＳＦＥＴは、前記ゲート絶縁膜、及び前記ゲート電極が前記炭化珪素半導体基体上に平面的に形成されたＭＯＳＦＥＴであり、ゲート絶縁膜が薄く形成される部分は、前記ベース領域と、当該ベース領域と隣り合うベース領域と、の間であることを特徴とする炭化珪素半導体装置。
【請求項３】
請求項１または請求項２のいずれかに記載の炭化珪素半導体装置において、
前記ベース領域は、平面的に四角形、もしくは角部の取れた四角形、もしくは円であるセル構造を有し、該ベース領域は、平面的には等間隔で規則的に配置され、前記ゲート絶縁膜が薄く形成される部分は、規則的に配置された互いに隣接する複数の前記セルから等距離にある位置に点状に配置されることを特徴とする炭化珪素半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は炭化珪素を用いた高耐圧の縦形ＭＯＳＦＥＴ（電界効果トランジスタ）に関する。
【０００２】
【従来の技術】
炭化珪素（以下ＳｉＣと記す）は、バンドギャップが大きく、化学的に安定な材料であるため、シリコン（以下Ｓｉと記す）と比較すると高温な環境下でも動作可能であり、各種の半導体デバイスが期待され、研究が行われている。
【０００３】
特にパワーエレクトロニクス分野では、電力変換器等の大電力化、高周波化の要求にともない、高耐圧、低損失で高速に動作する半導体スイッチング素子への期待が益々高まってきている。Ｓｉを材料とする既存素子の一層の高性能化が進められているが、このような素子は、性能がＳｉの持つ物理的理論限界の制限を受け、素子性能の大幅な向上は望めない状況になってきている。一方で、ＳｉＣを用いてＳｉの限界をはるかに超えた高性能なパワー半導体素子を実現する研究が行われている。
【０００４】
ＳｉＣでＭＯＳＦＥＴを形成すると、アバランシェ降伏電界をシリコンより１０倍高くできるため、素子のドリフト層の抵抗を約２桁小さくできることが知られている。そのため、オン抵抗を下げることが可能となり、電力損失を小さくすることができる。
【０００５】
従来のＳｉデバイスでは、動作時の発生損失による発熱が無視できなかった。前述の電力変換器等においても、これを抑制する冷却機構を備える必要があり、冷却フィンや冷却機構のために装置が大型化してしまっていた。ＳｉＣでは、これらの冷却機構の大幅な小型化、簡素化が可能となる。また、自動車用途においては、電力変換機の小型化、軽量化は燃費向上にも結びつき、環境保全の面からも効果が期待されている。
【０００６】
縦形ＭＯＳＦＥＴは、電力用半導体デバイスへのＳｉＣ適用を考える上で重要なデバイスである。ＭＯＳＦＥＴは電圧駆動型デバイスであるため、素子の並列駆動が可能であり、また駆動回路も簡素である。またユニポーラデバイスであるために、高速スイッチングが可能である。
【０００７】
従来技術におけるＳｉＣパワーＭＯＳＦＥＴとしては、例えば特開２０００−２００９０７号公報（以下、従来例という）に記載されたものが知られている。該従来例の特徴としては、Ｎ−ドリフト領域の表面でＰ型ベース領域が形成されていない部分には低濃度（高抵抗）の表面層が形成されている。この表面層上にはゲート絶縁膜を介してゲート電極が形成されている。従来例においてはこの表面層の存在により、ゲート絶縁膜の信頼性向上の効果がある。
【０００８】
【発明が解決しようとする課題】
ゲート絶縁膜と半導体の界面において、ゲート絶縁膜にかかる電界をＥｉ、半導体にかかる電界をＥｓとすると、（１）式に示す関係が成り立っている。
【０００９】
εi・Ｅｉ＝εｓ・Ｅｓ      ・・・（１）
ここで、εiは絶縁膜の誘電率、εｓは半導体の誘電率である。
【００１０】
（１）式を変形すると、次の（２）式が得られる。
【００１１】
Ｅｉ／Ｅｓ＝εｓ／εi      ・・・（２）
ここで（２）式をシリコンとＳｉＣの場合で比較してみる。
【００１２】
εｓ＝１１．７（Ｓｉ）、εｓ＝１０．０（例として４Ｈ−ＳｉＣ）であり、絶縁膜をシリコン酸化膜（以下ＳｉＯ２）とすると、その誘電率はεi＝３．８なので、Ｅｉ／Ｅｓ＝３．１ （Ｓｉ）、Ｅｉ／Ｅｓ＝２．６ （ＳｉＣ）となる。  即ち、従来構造ではゲート絶縁膜に半導体部分よりはるかに大きい電界がかかることになる。
【００１３】
更に、半導体の最大電界Ｅｓｍａｘは、Ｅｓｍａｘ＝３×１０５［Ｖ／ｃｍ］（Ｓｉ）、Ｅｓｍａｘ＝３×１０６［Ｖ／ｃｍ］（例えば４Ｈ−ＳｉＣ）であるから、絶縁膜の最大電界Ｅｉｍａｘは、Ｅｉｍａｘ＝約９×１０５［Ｖ／ｃｍ］（Ｓｉ）、Ｅｉｍａｘ＝約７×１０６［Ｖ／ｃｍ］（例えば４Ｈ−ＳｉＣ）となり得る。
【００１４】
ＳｉＯ２の絶縁破壊耐圧は、１０６［Ｖ／ｃｍ］台であることを考えると、ＳｉＣの場合半導体内部でアバランシェ降伏が起きる前にゲート絶縁膜に絶縁破壊耐圧に近い大きな電界が印加されることになる。または、アバランシェ降伏が起きる以前にゲート絶縁膜（酸化膜）がブレークダウンを起こし、所望の耐圧が得られないという問題点があった。
【００１５】
更に、通常パワーデバイスでは、アバランシェ電流が流れた際に、一定電流まで耐えることが要求されるが、従来のＳｉＣ−ＭＯＳＦＥＴではアバランシェ耐量がゲート絶縁膜の絶縁破壊によって規定されてしまい、非常に小さな値となっているという問題があった。
【００１６】
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、絶縁破壊耐圧を向上させ、且つ、アバランシェ耐量を充分に大きな値とすることのできる炭化珪素半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、第一導電型の炭化珪素半導体基体の第一主面上に形成された第二導電型のベース領域と、該ベース領域内に形成された第一導電型のソース領域と、前記炭化珪素半導体基体の一部に形成された第一導電型のドリフト領域を有し、前記ベース領域上にゲート絶縁膜を介してゲート電極が形成されたＭＯＳＦＥＴにおいて、
前記ゲート絶縁膜は、前記第一導電型の炭化珪素半導体基体と接する全体領域のうちの一部の領域が他の領域よりも薄く形成され、且つ、前記一部の領域は前記他の領域よりも面積が小さいことを特徴とする炭化珪素半導体装置。
【００１８】
【発明の効果】
本発明によれば、ゲート絶縁膜にかかる電界が最も強くなる点において電界を効果的に弱めることが可能になり、高耐圧な炭化珪素のＭＯＳＦＥＴを実現することができる。また、素子の耐圧がベース領域と基体との間のＰＮ接合でのアバランシェ降伏で決まるため、アバランシェ耐量の高い炭化珪素のＭＯＳＦＥＴを実現することができるという効果がある。
【００１９】
また、第１の実施形態で説明する製造方法を採用することで、効果的に電界緩和を行うことができ、信頼性の高い高耐圧な反転型の炭化珪素パワーＭＯＳＦＥＴを実現することができる。更に、第２の実施形態に記載する炭化珪素半導体装置においては、同様な理由により信頼性の高い高耐圧な蓄積型の炭化珪素パワーＭＯＳＦＥＴを実現することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、第一導電型を「Ｎ型」、第二導電型を「Ｐ型」として説明するが、これらは反対であっても良い。
【００２１】
（第１の実施形態）
本発明に係る炭化珪素半導体装置の、第１の実施の形態について説明する。図１は、第１の実施形態に係る炭化珪素半導体装置の、デバイス断面構造を示したものである。同図では、単位セルが２つ並列接続された様子を示している。実際には、単位セルが複数並列接続される。
【００２２】
まず、デバイスの構成について説明する。Ｎ＋型ＳｉＣ基板１上には、Ｎ−型ＳｉＣエピ層が形成されている。ここでは、Ｎ−型ＳｉＣエピ層はデバイスとしてはドリフト層として機能するため、Ｎ−型ドリフト層２と呼ぶことにする。Ｎ＋型ＳｉＣ基板１と、Ｎ−型ドリフト層２とで、請求項に記載した炭化珪素半導体基体が構成される。
【００２３】
Ｎ−型ドリフト層２の不純物濃度としては、例えば１Ｅ１４〜１Ｅ１７ｃｍ−３が当てはまり、厚みとしては、数μｍから数十μｍが当てはまる。Ｎ−型ドリフト層２の表面には、Ｐ型ベース領域３ａ〜３ｃが形成されている。
【００２４】
Ｐ型ベース領域３の内部の表面には、Ｎ＋型ソース領域４ａ〜４ｃが形成されている。Ｎ−型ドリフト層２の表面、及びＰ型ベース領域３ａ〜３ｃの表面には、ゲート絶縁膜５ａ、５ｂを介して、ゲート電極６ａ、６ｂが形成されている。Ｎ＋ソース領域４の表面の一部は、ソース電極８に接続されている。
【００２５】
本実施形態の構成における特徴としては、Ｎ−型ドリフト層２の表面の一部では、ゲート絶縁膜５が局所的に薄くなっている領域１０ａ、１０ｂが存在する。Ｎ＋型ＳｉＣ基板１の裏面側には、ドレイン電極９が形成されている。ゲート電極６とソース電極８とは、層間絶縁膜７ａ、７ｂにより、電気的に絶縁されている。
【００２６】
また、図示を省略するが、ベース領域３は、紙面奥行き方向の所望の場所で、ソース電極８と接続され、電位がソース電位に固定されている。
【００２７】
次に、本実施形態に係るデバイスの、平面レイアウト構造を図７〜図９に基づいて説明する。図７においては、本来であれば全面ソース電極８に覆われるため、紙面奥行き方向内部の様子をうかがい知ることができないが、本発明の特徴であるゲート絶縁膜が薄くなっている領域の位置を表現する目的で、ソース電極８は透視している。
【００２８】
図７に示すように、丸型のＮ＋ソース領域４、及びこれと接続するソース電極８を接続する丸型のコンタクトホールからなる丸型のソースセル１３が規則正しく並んで配置されている。その他の部分には、紙面奥行き方向にゲート絶縁膜（酸化膜）を挟んでポリシリコンによるゲート電極１５が形成されている。ここで、上述のゲート絶縁膜が薄くなっている領域１４は、４つの丸型ソースセル１３から等距離にある点に配置される。
【００２９】
この点は、４つのベース領域から等距離にある点でもあり、このような位置に配置することで、もともとのソースセル１３の配置、セルピッチを乱すことなく高密度のままゲート絶縁膜が薄くなっている領域１４を配置することができるというという効果がある。
【００３０】
また、他の平面レイアウトの例としては、図８に示すように、ソースセル１６が角部の取れた四角である場合も考えられる。同図に示す符号１７は、ゲート絶縁膜が薄くなっている部分であり、符号１８は、ゲート電極である。更に、図９に示すように、六角形のソースセル１９が細密配置された場合にも、３つの六角形ソースセルから等距離となる部分にゲート絶縁膜が薄くなっている領域２０が配置されるものも考えられる。同図に示す符号２１は、ゲート電極である。
【００３１】
次に、本実施形態に係る炭化珪素半導体装置の、動作について説明する。図１のデバイスの基本構造は縦形のパワーＭＯＳＦＥＴであり、裏面のドレイン、表面のソースの両電極間に電圧が印加された状態で、ゲート電極６にしきい値電圧以上の電圧が印加されると、Ｐ型ベース領域３の表面でゲート電極下のゲート絶縁膜界面にチャネルが形成され、電流はドレイン電極９、Ｎ＋ＳｉＣ基板１、Ｎ−型ドリフト層２、チャネル、ソース領域４、ソース電極８と流れる。
【００３２】
ドレイン電極９とソース電極８間は低抵抗で接続され、ドレイン電極９の電位が下がる（素子がオンする）。
【００３３】
次に、ドレイン電極９とソース電極８との間に電圧が印加された状態でゲート電極６の電位をしきい値電圧以下にすると、チャネルが消失し、電流通路が遮断される。ドレイン電極９とソース電極８間の電圧が上昇していくと、ベース領域３とＮ−型ドリフト層２で形成するＰＮ接合に逆バイアスがかかり、空乏層がＮ−型ドリフト層２へ伸張する。
【００３４】
図２、及び図３は、ベース領域３ａ、及びこれと隣り合うベース領域３ｂとの間において、素子のオフ時に空乏層１１が伸張する様子を模式的に示したものである。図２が本発明の構成によるものであり、図３が従来例によるものである。図３の従来例においてはベース領域３ａ、３ｂに沿って空乏層が伸張していく。さらに高電圧が印加されると両側の空乏層が交差し繋がる。
【００３５】
このような状態では、ベース領域３ａと、ベース領域３ｂとのちょうど中間の部分では、Ｎ−型ドリフト層２の表面から広がる空乏層１１の距離が比較的近くなるため、ゲート電極６とＮ−型ドリフト層間にあるゲート絶縁膜にかかる電界が局所的に強くなる。
【００３６】
これに対し、図２に示す本発明の構成においては、ベース領域３ａと、ベース領域３ｂのちょうど中間の部分で局所的にゲート絶縁膜が薄くなっているため、ゲート電極６のフィールドプレート効果により、空乏層１１がこの部分でより伸びやすくなっている。図２に示すように、空乏層１１は、ベース領域３に沿って伸張することに加え、この部分でもより深く伸張することになる。
【００３７】
すると、この部分においては、ゲート絶縁膜５にかかる電界が緩和される。そのため、ＳｉＣの半導体内部でアバランシェ降伏が起きる前にゲート絶縁膜に絶縁破壊耐圧に近い大きな電界が印加されることを防ぎ、また、アバランシェ降伏が起きる以前にゲート絶縁膜がブレークダウンを起こすことを防止できるので、所望の高耐圧が得られるという効果がある。
【００３８】
更に、アバランシェ耐量がゲート絶縁膜の絶縁破壊によって規定されることが無く、一定電流まで耐えることができ、アバランシェ耐量を充分に大きな値にすることが可能となる。
【００３９】
次に、本実施形態に係る炭化珪素半導体装置の製造方法について説明する。図５、図６は、製造方法の流れを示すデバイス断面構造図である。図５（ａ）においては、Ｎ＋型ＳｉＣ基板１の上に、Ｎ−エピタキシャル層（Ｎ−型ドリフト層）２を成長させている。
【００４０】
同図（ｂ）では、Ｎ−エピタキシャル層２の表面にイオン注入等の手段を用いて、所望の位置に不純物が導入された後、１６００℃前後の熱処理を得て、Ｐ型ベース領域３ａ〜３ｃ、及びＮ＋型ソース領域４ａ〜４ｃが形成される。
【００４１】
同図（ｃ）では、Ｎ−エピタキシャル層２の表面に酸化膜が熱酸化等により形成される。ここで、ベース領域３ａと隣り合うベース領域３ｂとのちょうど中心の位置で、上記酸化膜が表面よりエッチングされ、部分的に薄くなっている。このように、一度形成した熱酸化膜を表面側より、ウエット・エッチング等で薄くすることで、本実施形態に係る炭化珪素半導体装置の構成を形成可能である。
【００４２】
この場合、ゲート絶縁膜５が薄くなった領域１０ａ、１０ｂは、曲率をもった形状（半円形状）を持ち、その上にポリシリコンを堆積した時にポリシリコンには角がなく、従って角部への電界集中が起こらない。
【００４３】
本製造方法では、電界緩和を有効に行えるという特別の効果がある。別の製造方法としては、一旦、熱酸化等により薄い酸化膜を全面に形成し、その上にベース領域３ａと、ベース領域３ｂとのちょうど中心の位置以外の領域に、選択的に２度目の酸化膜を堆積することでも作成可能である。
【００４４】
同図（ｄ）では、ゲート電極６となるポリシリコンをゲート絶縁膜５上の全面に堆積し、フォトリソグラフィーとエッチングにより所望の形状にパターニングする処理が行われる。同図（ｅ）では、層間絶縁膜７がゲート電極６ａ〜６ｂの上の全面に堆積された後、下地のゲート絶縁膜５と共に、その一部にはソース領域４ａ〜４ｃに接続するための開口部（コンタクトホール）が形成される。同図（ｆ）では、表面側でソース領域４ａ〜４ｃに接続するソース電極８となる金属が形成され、裏面側では、ドレイン電極９となる金属がＮ＋炭化珪素基板１と全面で接続されるように形成される。
【００４５】
こうして、本実施形態に係る炭化珪素半導体装置を構成することが可能であり、特に難易な工程を必要とせず安価に製造可能である。
【００４６】
このようにして、第１の実施形態に係る炭化珪素半導体装置においては、ゲート絶縁膜にかかる電界を局所的に弱めることが可能になり、高耐圧な炭化珪素のＭＯＳＦＥＴを実現することができる。また、素子の耐圧がベース領域と基体との間のＰＮ接合でのアバランシェ降伏で決まるため、アバランシェ耐量の高い炭化珪素のＭＯＳＦＥＴを実現できる。（請求項１の効果）
また、ベース領域３ａと、ベース領域３ｂ（３ａと３ｂは互いに隣り合う）との間において、ゲート絶縁膜が薄く形成されるので、ゲート絶縁膜にかかる電界が最も強くなる点において電界を効果的に弱めることが可能になり、高耐圧な炭化珪素のＭＯＳＦＥＴを実現することができる。また、素子の耐圧がベース領域と、基体との間のＰＮ接合でのアバランシェ降伏で決まるため、アバランシェ耐量の高い炭化珪素のＭＯＳＦＥＴを実現することができる。（請求項２の効果）更に、図７〜図９に示した如くの平面レイアウト構造とすることにより、素子密度の低下を最低限に抑え、面積効率の良い低オン抵抗なＭＯＳＦＥＴを実現することができる。（請求項３の効果）
（第２の実施形態）
次に、本発明に係る炭化珪素半導体装置の、第２の実施形態にについて、図４に基づいて説明する。構成については、第１の実施形態で示した図１記載のものと基本的には同じであるので、相違する部分についてのみ説明する。
【００４７】
本実施形態においては、Ｎ−型ドリフト層２の表面で、ベース領域３内部のＮ＋型ソース領域４から、隣り合うベース領域３のＮ＋型ソース領域４に繋がるように、Ｎ型チャネル領域１２ａ、１２ｂが形成される。所謂蓄積型のチャネルを形成する縦型のパワーＭＯＳＦＥＴになっている。
【００４８】
本実施形態の動作は、基本的には前述した第１の実施形態と同一であり、ベース領域３ａと隣り合うベース領域３ｂの、ちょうど中間の部分で局所的にゲート絶縁膜が薄くなっているため、ゲート電極６のフィールドプレート効果により、空乏層１１がこの部分でより伸びやすくなっている。
【００４９】
図２に示すように、空乏層１１は、ベース領域３に沿って伸張することに加え、この部分でもより深く伸張することになる。すると、この部分においては、ゲート絶縁膜５にかかる電界が緩和される。そのため、ＳｉＣの半導体内部でアバランシェ降伏が起きる前に、ゲート絶縁膜に絶縁破壊耐圧に近い大きな電界が印加されることを防ぎ、また、アバランシェ降伏が起きる以前に、ゲート絶縁膜がブレークダウンを起こすことを防止することができるので、所望の高耐圧が得られるという効果がある。
【００５０】
更に、アバランシェ耐量がゲート絶縁膜の絶縁破壊によって規定されることが無く、一定電流まで耐えることができ、アバランシェ耐量を充分に大きな値にすることが可能となる。
【００５１】
本実施形態の構成においては、蓄積型チャネルを用いているため、ＭＯＳ界面の界面準位の影響を受けにくく、チャネル抵抗の低減が容易であり、低オン抵抗の素子を得やすいという、蓄積型チャネルのパワーＭＯＳＦＥＴがもともと持っている有利な特性を合わせて実現できるという独特の効果を発揮することができる。本実施形態に係る炭化珪素半導体装置の製造方法については、Ｎ型チャネル領域１２をイオン注入等により作成する工程が付加されるが、基本的には第１の実施形態で説明した製造方法を適用することができる。
【００５２】
（第３の実施形態）
本発明に係る炭化珪素半導体装置の第３の実施形態について、以下に記述する。本実施形態は、本発明におけるゲート絶縁膜の厚みと、部分的にゲート絶縁膜が薄くなっている部分の厚みについて説明を加えるものである。
【００５３】
ゲート絶縁膜の厚みとしては、数１０Å〜数１０００Å程度が考えられるが、例えば、５００Åのゲート絶縁膜で構わない。本発明におけるゲート絶縁膜が薄くなっている部分とは、例えば部分的に半分の厚みである２５０Å程度になっているとしても、フィールドプレート効果により絶縁膜を高電界から保護することが可能である。
【００５４】
フィールドプレート効果については、残された薄い絶縁膜の部分が薄ければ薄い程、効果が高くなると言える。このことを発展的に解釈すると、ゲート絶縁膜が部分的に無くなり、ゲート電極が直接炭化珪素であるドリフト領域に接してしまうことも考えられるが、その場合には、ゲート電極とドリフト領域がショットキー接続となり、ゲート電極にはソース電位に対してショットキー接合の順方向電圧Ｖｆ以上の電圧を印加することができなくなるため、現実的な構成では無い。
【００５５】
よって、本発明においては、そのような構成は含めないものとする。薄い酸化膜の下限値については、以下のような制限がある。
【００５６】
即ち、素子が低オン抵抗で導通するように、ゲート電極には十分に高いゲート電圧を印加する必要がる。例えば、ゲート電圧として２０Ｖ程度まで印加する必要がある場合には、絶縁膜の絶縁破壊電界が１０［ＭＶ／ｃｍ］と仮定すると、２００Å以上にしておく必要があり、３０Ｖ程度まで印加する必要がある場合には、３００Å以上にしておく必要がある。このようにゲートに印加される電圧に応じて、ゲート絶縁膜の薄い部分の厚みの最小値が規定され、その規定以上でなるべく薄くするのが最も望ましい。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る炭化珪素半導体装置の、デバイス断面構造図である。
【図２】本発明の第１の実施形態に係る炭化珪素半導体装置の、オフ時における空乏層の広がりを示す説明図である。
【図３】従来技術における半導体装置の、オフ時における空乏層の広がりを示す説明図である。
【図４】本発明の第２の実施形態に係る炭化珪素半導体装置の、デバイス断面構造図である。
【図５】本発明の第１の実施形態に係る炭化珪素半導体装置の、製造工程を示す説明図の、第１の分図である。
【図６】本発明の第１の実施形態に係る炭化珪素半導体装置の、製造工程を示す説明図の、第２の分図である。
【図７】本発明の第１の実施形態に係る炭化珪素半導体装置の、平面レイアウト図である。
【図８】本発明に係る炭化珪素半導体装置の、その他の平面レイアウト図である。
【図９】本発明に係る炭化珪素半導体装置の、その他の平面レイアウト図である。
【符号の説明】
１  Ｎ＋型炭化珪素半導体基板
２  Ｎ−型ドリフト層
３ａ〜３ｃ  Ｐ型ベース領域
４ａ〜４ｃ  Ｎ＋型ソース領域
５ａ、５ｂ  ゲート絶縁膜
６ａ、６ｂ  ゲート電極
７ａ、７ｂ  層間絶縁膜
８  ソース電極
９  ドレイン電極
１０ａ、１０ｂ  ゲート絶縁膜が薄くなっている部分
１１  空乏層
１２ａ、１２ｂ  Ｎ型チャネル領域
１３  丸型ソースセル
１４  ゲート絶縁膜が薄くなっている部分
１５  ゲート電極
１６  角部の取れた四角ソースセル
１７  ゲート絶縁膜が薄くなっている部分
１８  ゲート電極
１９  六角形ソースセル
２０  ゲート絶縁膜が薄くなっている部分
２１  ゲート電極
【図１】
0003651449.tif 000002
【図２】
0003651449.tif 000003
【図３】
0003651449.tif 000004
【図４】
0003651449.tif 000005
【図５】
0003651449.tif 000006
【図６】
0003651449.tif 000007
【図７】
0003651449.tif 000008
【図８】
0003651449.tif 000009
【図９】
0003651449.tif 000010