(57)【特許請求の範囲】
【請求項１】
入力信号と帰還信号とを加算する加算回路と、
出力が入力側に帰還された差動増幅器を含む全域通過型の２つの移相回路と、
前記２つの移相回路のそれぞれを縦続接続して形成される帰還ループの一部に挿入される分圧回路とを備え、
前記縦続接続された２つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力された信号を前記帰還信号として前記加算回路に入力し、前記分圧回路に入力される交流信号を前記同調信号として出力することを特徴とする同調増幅器。
【請求項２】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第１項記載の同調増幅器。
【請求項３】
前記差動増幅器は演算増幅器であることを特徴とする請求の範囲第１項記載の同調増幅器。
【請求項４】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第１項記載の同調増幅器。
【請求項５】
入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の出力端子に接続された第１の分圧回路と、前記第１の分圧回路の出力端と前記差動増幅器の反転入力端子との間に接続された第２の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とで構成され前記第１の抵抗の他方端に接続された直列回路とを含み、前記第３の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続した２つの移相回路と、
を備え、前記２つの移相回路のそれぞれを縦続接続し、これら縦続接続された２つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力された信号を前記帰還信号として前記帰還インピーダンス素子の一方端に入力し、これら２つの移相回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。
【請求項６】
前記縦続接続された２つの移相回路内の双方の前記直列回路に前記リアクタンス素子として前記キャパシタが含まれている場合、あるいは双方の前記直列回路に前記リアクタンス素子として前記インダクタが含まれている場合には、前記直列回路を構成する抵抗および前記リアクタンス素子の接続の仕方を前記２つの移相回路において反対にしたことを特徴とする請求の範囲第５項記載の同調増幅器。
【請求項７】
前記縦続接続された２つの移相回路内の一方の前記直列回路に前記リアクタンス素子として前記キャパシタが含まれ、他方の前記直列回路に前記リアクタンス素子として前記インダクタが含まれている場合には、前記直列回路を構成する抵抗および前記リアクタンス素子の接続の仕方を前記２つの移相回路において同じにしたことを特徴とする請求の範囲第５項記載の同調増幅器。
【請求項８】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第５項記載の同調増幅器。
【請求項９】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に第２の分圧回路を挿入し、前記第２の分圧回路に入力される交流信号を前記同調信号として出力することを特徴とする請求の範囲第５項記載の同調増幅器。
【請求項１０】
前記縦続接続された２つの移相回路内の少なくとも一方の前記直列回路の時定数を変えることにより同調周波数を可変することを特徴とする請求の範囲第５項記載の同調増幅器。
【請求項１１】
前記縦続接続された２つの移相回路内の少なくとも一方の前記直列回路に含まれる前記第３の抵抗を可変抵抗によって形成し、この可変抵抗の抵抗値を変えることにより前記時定数を可変することを特徴とする請求の範囲第10項記載の同調増幅器。
【請求項１２】
前記可変抵抗をｐチャネル型のFETとｎチャネル型のFETとを並列接続することにより形成し、ゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする請求の範囲第10項記載の同調増幅器。
【請求項１３】
前記縦続接続された２つの移相回路内の少なくとも一方の前記直列回路に含まれる前記キャパシタを可変容量素子により形成し、この可変容量素子の静電容量を変えることにより前記時定数を可変することを特徴とする請求の範囲第10項記載の同調増幅器。
【請求項１４】
前記入力インピーダンス素子および前記帰還インピーダンス素子のそれぞれは抵抗であり、これらの抵抗比を変えることにより同調帯域幅および最大減衰量を可変することを特徴とする請求の範囲第５項記載の同調増幅器。
【請求項１５】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第５項記載の同調増幅器。
【請求項１６】
入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の反転入力端子と出力端子との間に接続された第２の抵抗と、一方端が前記差動増幅器の反転入力端子に接続され他方端が接地された第３の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第４の抵抗とで構成され前記第１の抵抗の他方端に接続された直列回路とを含み、前記第４の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続した２つの移相回路と、
を備え、前記２つの移相回路のそれぞれを縦続接続し、これら縦続接続された２つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力された信号を前記帰還信号として前記帰還インピーダンス素子の一方端に入力し、これら２つの移相回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。
【請求項１７】
前記縦続接続された２つの移相回路内の双方の前記直列回路に前記リアクタンス素子として前記キャパシタが含まれている場合、あるいは双方の前記直列回路に前記リアクタンス素子として前記インダクタが含まれている場合には、前記直列回路を構成する抵抗および前記リアクタンス素子の接続の仕方を前記２つの移相回路において反対にしたことを特徴とする請求の範囲第16項記載の同調増幅器。
【請求項１８】
前記縦続接続された２つの移相回路内の一方の前記直列回路に前記リアクタンス素子として前記キャパシタが含まれ、他方の前記直列回路に前記リアクタンス素子として前記インダクタが含まれている場合には、前記直列回路を構成する抵抗および前記リアクタンス素子の接続の仕方を前記２つの移相回路において同じにしたことを特徴とする請求の範囲第16項記載の同調増幅器。
【請求項１９】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第16項記載の同調増幅器。
【請求項２０】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に分圧回路を挿入し、前記分圧回路に入力される交流信号を前記同調信号として出力することを特徴とする請求の範囲第16項記載の同調増幅器。
【請求項２１】
前記縦続接続された２つの移相回路内の少なくとも一方の前記直列回路の時定数を変えることにより同調周波数を可変することを特徴とする請求の範囲第16項記載の同調増幅器。
【請求項２２】
前記縦続接続された２つの移相回路内の少なくとも一方の前記直列回路に含まれる前記第４の抵抗を可変抵抗によって形成し、この可変抵抗の抵抗値を変えることにより前記時定数を可変することを特徴とする請求の範囲第21項記載の同調増幅器。
【請求項２３】
前記可変抵抗をｐチャネル型のFETとｎチャネル型のFETとを並列接続することにより形成し、ゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする請求の範囲第21項記載の同調増幅器。
【請求項２４】
前記縦続接続された２つの移相回路内の少なくとも一方の前記直列回路に含まれる前記キャパシタを可変容量素子により形成し、この可変容量素子の静電容量を変えることにより前記時定数を可変することを特徴とする請求の範囲第21項記載の同調増幅器。
【請求項２５】
前記入力インピーダンス素子および前記帰還インピーダンス素子のそれぞれは抵抗であり、これらの抵抗比を変えることにより同調帯域幅および最大減衰量を可変することを特徴とする請求の範囲第16項記載の同調増幅器。
【請求項２６】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第16項記載の同調増幅器。
【請求項２７】
入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の出力端子に接続された第１の分圧回路と、前記第１の分圧回路の出力端と前記差動増幅器の反転入力端子との間に接続された第２の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とで構成され前記第１の抵抗の他方端に接続された直列回路とを含み、前記第３の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続した第１の移相回路と、
反転入力端子に第４の抵抗の一方端が接続され前記第４の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の反転入力端子と出力端子との間に接続された第５の抵抗と、一方端が前記差動増幅器の反転入力端子に接続され他方端が接地された第６の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第７の抵抗とで構成され前記第４の抵抗の他方端に接続された直列回路とを含み、前記第７の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続した第２の移相回路と、
を備え、前記第１および第２の移相回路を縦続接続し、これら縦続接続された２つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力された信号を前記帰還信号として前記帰還インピーダンス素子の一方端に入力し、前記第１および第２の移相回路のいずれかの出力を前記同調信号として出力することを特徴とする同調増幅器。
【請求項２８】
前記縦続接続された２つの移相回路内の双方の前記直列回路に前記リアクタンス素子として前記キャパシタが含まれている場合、あるいは双方の前記直列回路に前記リアクタンス素子として前記インダクタが含まれている場合には、前記直列回路を構成する抵抗および前記リアクタンス素子の接続の仕方を前記２つの移相回路において反対にしたことを特徴とする請求の範囲第27項記載の同調増幅器。
【請求項２９】
前記縦続接続された２つの移相回路内の一方の前記直列回路に前記リアクタンス素子として前記キャパシタが含まれ、他方の前記直列回路に前記リアクタンス素子として前記インダクタが含まれている場合には、前記直列回路を構成する抵抗および前記リアクタンス素子の接続の仕方を前記２つの移相回路において同じにしたことを特徴とする請求の範囲第27項記載の同調増幅器。
【請求項３０】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第27項記載の同調増幅器。
【請求項３１】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に第２の分圧回路を挿入し、前記第２の分圧回路に入力される交流信号を前記同調信号として出力することを特徴とする請求の範囲第27項記載の同調増幅器。
【請求項３２】
前記縦続接続された２つの移相回路内の少なくとも一方の前記直列回路の時定数を変えることにより同調周波数を可変することを特徴とする請求の範囲第27項記載の同調増幅器。
【請求項３３】
前記縦続接続された２つの移相回路内の少なくとも一方の直列回路に含まれる抵抗を可変抵抗によって形成し、この可変抵抗の抵抗値を変えることにより前記時定数を可変することを特徴とする請求の範囲第32項記載の同調増幅器。
【請求項３４】
前記縦続接続された２つの移相回路内の少なくとも一方の前記直列回路に含まれる抵抗をFETのチャネルによって形成し、ゲート電圧の大きさを変えてチャネル抵抗を変化させることを特徴とする請求の範囲第32項記載の同調増幅器。
【請求項３５】
前記縦続接続された２つの移相回路内の少なくとも一方の前記直列回路に含まれる前記キャパシタを可変容量素子により形成し、この可変容量素子の静電容量を変えることにより前記時定数を可変することを特徴とする請求の範囲第32項記載の同調増幅器。
【請求項３６】
前記入力インピーダンス素子および前記帰還インピーダンス素子のそれぞれは抵抗であり、これらの抵抗比を変えることにより同調帯域幅および最大減衰量を可変することを特徴とする請求の範囲第27項記載の同調増幅器。
【請求項３７】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第27項記載の同調増幅器。
【発明の詳細な説明】
技術分野
この発明は、集積化が容易な同調増幅器に関し、特に、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
背景技術
従来から、能動素子およびリアクタンス素子を使用した各種の同調増幅器が提案され実用化されている。
例えばLC共振を利用した従来の同調増幅器は、同調周波数を調整するとLC回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化し、最大減衰量を調整すると同調周波数における利得が変化するという特徴を有する。したがって、従来の同調増幅器においては、同調周波数、同調周波数における利得、最大減衰量C1、C2を互いに干渉しあうことなく調整することは極めて困難であった。また、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することは困難であった。
本発明は、このような点に鑑みて創作されたものであり、その目的は集積化に適しており、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができ、特に同調周波数を可変したときに出力振幅の変化を抑えることができる同調増幅器を提供することにある。
発明の開示
本発明はこのような課題を解決するために考えられたものであり、同調周波数、同調周波数における利得、最大減衰量を互いに干渉させることなく調整することができ、特に同調周波数を可変したときに出力振幅の変化を抑えることができる同調増幅器を提供することにある。
本発明の同調増幅器は、出力が入力側に帰還された差動増幅器を含む全域通過型の２つの移相回路と、
前記２つの移相回路のそれぞれを縦続接続して形成される帰還ループの一部に挿入される分圧回路とを備え、
前記縦続接続された２つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力された信号を前記帰還信号として前記加算回路に入力し、前記分圧回路に入力される交流信号を前記同調信号として出力する。
また、本発明の同調増幅器は、入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の出力端子に接続された第１の分圧回路と、前記第１の分圧回路の出力端と前記差動増幅器の反転入力端子との間に接続された第２の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とで構成され前記第１の抵抗の他方端に接続された直列回路とを含み、前記第３の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続した２つの移相回路と、
を備え、前記２つの移相回路のそれぞれを縦続接続し、これら縦続接続された２つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力された信号を前記帰還信号として前記帰還インピーダンス素子の一方端に入力し、これら２つの移相回路のいずれかの出力を同調信号として出力する。
また、本発明の同調増幅器は、入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
反転入力端子の第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の反転入力端子と出力端子との間に接続された第２の抵抗と、一方端が前記差動増幅器の反転入力端子に接続され他方端が接地された第３の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第４の抵抗とで構成され前記第１の抵抗の他方端に接続された直列回路とを含み、前記第４の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続した２つの移相回路と、
を備え、前記２つの移相回路のそれぞれを縦続接続し、これら縦続接続された２つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力された信号を前記帰還信号として前記帰還インピーダンス素子の一方端に入力し、これら２つの移相回路のいずれかの出力を同調信号として出力する。
また、本発明の同調増幅器は、入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の出力端子に接続された第１の分圧回路と、前記第１の分圧回路の出力端と前記差動増幅器の反転入力端子との間に接続された第２の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とで構成され前記第１の抵抗の他方端に接続された直列回路とを含み、前記第３の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続した第１の移相回路と、
反転入力端子に第４の抵抗の一方端が接続され前記第４の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の反転入力端子と出力端子との間に接続された第５の抵抗と、一方端が前記差動増幅器の反転入力端子に接続され他方端が接地された第６の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第７の抵抗とで構成され前記第４の抵抗の他方端に接続された直列回路とを含み、前記第７の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続した第２の移相回路と、
を備え、前記第１および第２の移相回路を縦続接続し、これら縦続接続された２つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力された信号を前記帰還信号として前記帰還インピーダンス素子の一方端に入力し、前記第１および第２の移相回路のいずれかの出力を前記同調信号として出力する。
【図面の簡単な説明】
第１図は、本発明を適用した第１の実施形態の同調増幅器の構成を示す回路図、
第２図は、第１図に示した前段の移相回路の構成を抜き出して示した図、
第３図は、前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第４図は、第１図に示した後段の移相回路の構成を抜き出して示した図、
第５図は、後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第６図は、上述した構成を有する２つの移相回路および分圧回路の全体を伝達関数K1を有する回路に置き換えたシステム図、
第７図は、第６図に示すシステムをミラーの定理によって交換したシステム図、
第８図は、第１図に示した同調増幅器の同調特性を示す図、
第９図は、LR回路を含む移相回路の構成を示す回路図、
第10図は、第９図に示した移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
第11図は、LR回路を含む他の移相回路の構成を示す回路図、
第12図は、第11図に示した移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
第13図は、同調増幅器の第３の実施態様を示す回路図、
第14図は、第13図に示した移相回路を一般化した図、
第15図は、第13図に示した同調増幅器の前段の移相回路と置き換え可能な移相回路の構成を示す回路図、
第16図は、第13図に示した同調増幅器の後段の移相回路と置き換え可能な移相回路の構成を示す回路図、
第17図は、同調増幅器の第５の実施形態の構成を示す回路図、
第18図は、オペアンプの構成の中で本発明の移相回路の動作に必要な部分を押出した回路図である。
発明を実施するための最良の形態
〔同調増幅器の第１の実施形態〕
第１図は、本発明を適用した第１の実施形態の同調増幅器の構成を示す回路図である。
同図に示す同調増幅器１は、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で360゜の位相シフトを行う２つの移相回路10C、30Cと、後段の移相回路30Cの出力側に設けられた抵抗62および64からなる分圧回路60と、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路60の分圧出力（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
第２図は、第１図に示した前段の移相回路10Cの構成を抜き出して示したものである。同図に示す移相回路10Cは、入力端24に入力された交流信号の位相を所定量シフトさせてオペアンプ12の非反転入力端子に入力する可変抵抗16およびキャパシタ14と、入力端24とオペアンプ12の反転入力端子との間に挿入された抵抗18と、オペアンプ12の出力端子に接続されて分圧回路を構成する抵抗21および23と、この分圧回路とオペアンプ12の反転入力端子との間に接続された抵抗20とを含んで構成されている。
このような構成を有する移相回路10Cにおいて、抵抗18と抵抗20の抵抗値は同じに設定されている。
第２図に示す入力端24に所定の交流信号が入力されると、オペアンプ12の非反転入力端子には、キャパシタ14の両端に現れる電圧ＶC1が印加される。また、抵抗18の両端には、可変抵抗16の両端に現れる電圧ＶR1と同じ電圧ＶR1が現れる。２つの抵抗18、20には同じ電流Ｉが流れ、しかも、上述したように抵抗18と抵抗20の各抵抗値が等しいので、抵抗20の両端にも電圧ＶR1が現れる。オペアンプ12の反転入力端子（電圧ＶC1）を基準にして考えると、抵抗18の両端電圧ＶR1をベクトル的に加算したものが入力電圧Eiに、抵抗20の両端電圧ＶR1をベクトル的に減算したものが抵抗21と抵抗23の接続点の電圧（分圧出力）Eo′になる。
第３図は、前段の移相回路10Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
上述したように、オペアンプ12の非反転入力端子に印加される電圧ＶC1を基準に考えると、入力電圧Eiと分圧電圧Eo′とは電圧ＶR1を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入力電圧Eiと分圧出力Eo′の大きさと位相の関係は、入力電圧Eiおよび分圧出力Eo′を斜辺とし、電圧ＶR1の２倍を底辺とする二等辺三角形で表すことができ、分圧出力Eo′の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は第３図に示すφ１で表されることがわかる。この位相のシフト量φ１は、周波数に応じて０゜から180゜まで変化する。しかも、可変抵抗16の抵抗値Ｒを可変することにより、位相シフト量φ１は変化する。
また、移相回路10Cの出力端26はオペアンプ12の出力端子に接続されているため、抵抗21の抵抗値をR21、抵抗23の抵抗値をR23とすると、出力電圧Eoと上述した分圧出力Eo′との間には、抵抗20の抵抗値に対してR21、R23が十分小さいときはEo＝（１＋R21/R23）Eo′の関係がある。したがって、R21およびR23の値を調整することにより１より大きな利得が得られ、しかも第３図に示すように周波数が変化しても出力電圧Eoの振幅が一定であり、位相のみを所定量シフトすることができる。
同様に、第４図は第１図に示した後段の移相回路30Cの構成を抜き出して示したものである。同図に示す後段の移相回路30Cは、差動増幅器の一種であるオペアンプ32と、入力端44に入力された信号の位相を所定量シフトさせてオペアンプ32の非反転入力端子に入力するキャパシタ34および可変抵抗36と、入力端44とオペアンプ32の反転入力端子との間に挿入された抵抗38と、オペアンプ32の出力端子に接続されて分圧回路を構成する抵抗41および43と、この分圧回路とオペアンプ32の反転入力端子との間に接続された抵抗40とを含んで構成されている。
このような構成を有する移相回路30Cにおいて、抵抗38と抵抗40の抵抗値は同じに設定されている。
第４図に示した入力端44に所定の交流信号が入力されると、オペアンプ32の非反転入力端子には、可変抵抗36の両端に現れる電圧ＶR2が印加される。また、抵抗38の両端には、キャパシタ34の両端に現れる電圧ＶC2と同じ電圧ＶC2が現れる。２つの抵抗38、40には同じ電流Ｉが流れ、しかも、上述したように抵抗38と抵抗40の各抵抗値が等しいので、抵抗40の両端にも電圧ＶC2が現れる。オペアンプ32の反転入力端子（電圧ＶR2）を基準にして考えると、抵抗38の両端電圧ＶC2をベクトル的に加算したものが入力電圧Eiに、抵抗40の両端電圧ＶC2をベクトル的に減算したものが抵抗41と抵抗43の接続点の電圧（分圧出力）Eo′になる。
第５図は、後段の移相回路30Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
上述したように、オペアンプ32の非反転入力端子に印加される電圧ＶR2を基準に考えると、入力電圧Eiと分圧出力Eo′とは電圧ＶC2を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入力電圧Eiと分圧出力Eo′の大きさと位相の関係は、入力電圧Eiおよび分圧出力Eo′を斜辺とし、電圧ＶC2の２倍を底辺とする二等辺三角形で表すことができ、分圧出力Eo′の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は第５図に示すφ２で表されることがわかる。この位相シフト量φ２は、周波数に応じて、入力電圧Eiを基準として時計回り方向（位相遅れ方向）に180゜から360゜まで変化する。しかも、可変抵抗36の抵抗値Ｒを可変することにより、位相シフト量φ２は変化する。
また、移相回路30Cの出力端46はオペアンプ32の出力端子に接続されているため、抵抗41の抵抗値をR41、抵抗43の抵抗値をR43とすると、出力電圧Eoと上述した分圧出力Eo′との間には、抵抗40の抵抗値に対してR41、R43が十分小さいときはEo＝（１＋R41/R43）Eo′の関係がある。したがって、R41およびR43の値を調整することにより１より大きな利得が得られ、しかも第５図に示すように周波数が変化しても出力電圧Eoの振幅が一定であり、位相のみを所定量シフトすることができる。
このようにして、２つの移相回路10C、30Cのそれぞれにおいて位相が所定量シフトされ、第３図および第５図に示すように、所定の周波数において２つの移相回路10C、30Cの全体により位相シフト量の合計が360゜となる。
また、後段の移相回路30Cの出力は、出力端子92から同調増幅器１の出力として取り出されるとともに、この移相回路30Cの出力を分圧回路60を通した信号が帰還抵抗70を介して前段の移相回路10Cの入力側に帰還されている。そして、この帰還された信号と入力抵抗74を介して入力される信号とが加算され、この加算された信号が前段の移相回路10Cに入力される。
このように、２つの移相回路10C、30Cによって所定の周波数における位相シフト量の合計が360゜となり、このとき２つの移相回路10C、30C、分圧回路60および帰還抵抗70を含んで形成される帰還ループのループゲインを１以下に設定することにより、上述した所定の周波数成分の信号のみを通過させる同調動作が行われる。
また、同調増幅器１の出力端子92からは、分圧回路60に入力される前の移相回路30Cの出力が取り出されているため、同調増幅器１自体に利得を持たせることができ、同調動作と同時に信号振幅の増加が可能となる。
第６図は、上述した構成を有する２つの移相回路10C、30Cおよび分圧回路60の全体を伝達関数K1を有する回路に置き換えたシステム図であり、伝達関数K1を有する回路と並列に抵抗R0を有する帰還抵抗70が、直列に帰還抵抗70のｎ倍の抵抗値（nR0）を有する入力抵抗74が接続されている。
第７図は、第６図に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
Ａ＝Vo/Vi＝K1/｛ｎ（１−K1）＋１｝  ・・・（１）
で表すことができる。
前段の移相回路10Cの伝達関数K2は、可変抵抗16とキャパシタ14からなるCR回路の時定数をT1（可変抵抗16の抵抗値をＲ、キャパシタ14の静電容量をＣとするとT1＝CR）とすると、
K2＝a1（１−T1s）／（１＋T1s）      ・・・（２）
となる。ここで、ｓ＝ｊωであり、a1は移相回路10Cの利得であって、a1＝（１＋R21/R23）＞１である。
また、後段の移相回路30Cの伝達関数K3は、キャパシタ34と可変抵抗36からなるCR回路の時定数をT2（キャパシタ34の静電容量をＣ、可変抵抗36の抵抗値をＲとするとT2＝CR）とすると、
K3＝−a2（１−T2s）／（１＋T2s）    ・・・（３）
となる。ここで、a2は移相回路30Cの利得であってa2＝（１＋R41/R43）＞１である。
分圧回路60を介することによって信号振幅が1/a1a2に減衰するものとすると、２つの移相回路10C、30Cと分圧回路60を縦続接続した場合の全体の伝達関数K1は、
K1＝−｛１＋（Ts）２−2Ts｝／｛１＋（Ts）２＋2Ts｝                                   ・・・（４）
となる。なお、上述した（４）式においては、計算を簡単なものとするために、各移相回路の時定数T1、T2をともにＴとした。この（４）式を上述した（１）式に代入すると、
Ａ＝−｛１＋（Ts）２−2Ts｝
／〔（2n＋１）｛１＋（Ts）２｝＋2Ts〕
＝−｛1/（2n＋１）｝〔｛１＋（Ts）２−2Ts｝
／｛１＋（Ts）２＋2Ts/（2n＋１）｝〕    ・・・（５）
となる。
この（５）式によれば、ω＝０（直流の領域）のときにＡ＝−1/（2n＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにもＡ＝−1/（2n＋１）となって、最大減衰量を与えることがわかる。さらに、ω＝1/Tの同調点（各移相回路の時定数が異なる場合には、
0003628334.tif 000002
の同調点）においてはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎに無関係であることがわかる。換言すれば、第８図に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
ところで、上述した第６図において、伝達関数K1で示される全域通過回路が入力インピーダンスを有する場合、帰還抵抗70とこの全域通過回路の入力インピーダンスによる分圧回路が形成されるため、全域通過回路を含む帰還ループのオープンループゲインは伝達関数K1の絶対値より小さくなる。全域通過回路の入力インピーダンスとは、前段の移相回路10Cの入力インピーダンスであり、オペアンプ12の入力抵抗18に可変抵抗16とキャパシタ14からなるCR回路の直列インピーダンスが並列に接続されて形成される入力インピーダンスに他ならない。したがって、全域通過回路の入力インピーダンスによる帰還ループのオープンループゲインの損失を補償するには、全域通過回路自体の利得を１以上に設定することが必要である。
例えば、移相回路10Cに含まれる抵抗21、23による分圧回路を無視して考える（分圧比が１の場合であって、上述した（２）式におけるa1が１の場合を考える）と、移相回路10Cは、（２）式によれば、入力された周波数に応じて利得が１倍のホロワ回路から利得が−１倍の反転増幅器としての範囲で動作しなければならないので、抵抗18と20の抵抗比を１以外にすることは好ましくない。なぜなら、抵抗18、20の各抵抗値をR18、R20とすると、移相回路10Cが反転増幅器として動作するときの利得は−R20/R18であるが、ホロワ回路として動作する場合の利得は抵抗18と抵抗20の抵抗比にかかわらず常に１であるから、抵抗18と抵抗20の抵抗比が１でない場合には、移相回路10Cが動作する全領域において、その入出力間の位相だけが変化し、出力振幅が変化しない理想条件が満足できなくなるからである。
移相回路10Cの出力側に抵抗21と抵抗23からなる分圧回路を付加し、この分圧回路を介してオペアンプ12の反転入力端子への帰還を施すことにより、抵抗18と抵抗20の抵抗比を１に保持したまま移相回路10Cの利得を１以上に設定することが可能となる。同様に、移相回路30Cの出力側に抵抗41と抵抗43からなる分圧回路を付加し、この分圧回路を介してオペアンプ32の反転入力端子への帰還を施すことにより、抵抗38と抵抗40の抵抗比を１に保持したまま移相回路30Cの利得を１以上に設定することが可能となる。
なお、上述したように、移相回路10C内の可変抵抗16と移相回路30C内の可変抵抗36の抵抗値を変えることにより、キャパシタ14および可変抵抗16からなるCR回路の時定数T1と、キャパシタ34および可変抵抗36からなるCR回路の時定数T2とを変化させることができるため、
0003628334.tif 000003
によって算出される同調周波数ωもある範囲で可変することができる。
また、（２）式あるいは（３）式から第３図、第５図に示したφ１、φ２を求めると、
φ１＝tan｛２ωT1/（１−ω2T12）｝  ・・・（６）
φ２＝tan｛２ωT2/（１−ω2T22）｝  ・・・（７）
となる。なお、（６）、（７）式のφ１およびφ２は、第３図および第５図に示す入力電圧Eiを基準として時計回り方向（位相遅れ方向）を正方向としたものである。
例えばT1＝T2（＝Ｔ）の場合には、ω＝1/Tのときに２つの移相回路10C、30Cによる位相シフト量の合計が360゜となって上述した同調動作が行われ、このときφ１＝90゜、φ２＝270゜となる。
このように、第１の実施形態の同調増幅器１は、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても同調周波数および同調時の利得が一定で、かつ最大減衰量および同調帯域幅を変えることができる同調増幅器１を用いて同調動作を行っているため、混信が生じる場合には上述した抵抗比ｎを大きく設定して同調帯域幅を狭くして混信を防ぐことができ、反対に混信が少ない場合には上述した抵抗比ｎを小さく設定して同調帯域幅を広げて受信信号を忠実に再現することができる。
なお、上述した第１の実施形態では、帰還抵抗70と入力抵抗74の抵抗値を固定にしているが、少なくともいずれか一方の抵抗を可変できるようにして、上述した抵抗比ｎを任意に変更可能としてもよい。
また、第１の実施形態の同調増幅器１は、移相回路10C内の抵抗18と抵抗20の抵抗値を同じ値に設定するとともに移相回路30C内の抵抗38と抵抗40の抵抗値を同じ値に設定するため、同調周波数を変えても振幅が変動することはなく、ほぼ一定の振幅を有する同調出力を得ることができる。
特に、同調出力の振幅変動を抑えたことにより、上述した抵抗比ｎを大きくして同調増幅器１のＱの値を大きくすることができる。すなわち、オープンループゲインに周波数依存性があると、利得の低い周波数では抵抗比ｎを大きくしてもＱが上がらず、利得の高い周波数ではオープンループゲインが１を越えて発振することがある。したがって、振幅変動が大きい場合には、このような発振を防止するために抵抗比ｎをあまり大きな値に設定することができず、同調増幅器１のＱの値も小さくなる。これに対して、上述した第１の実施形態では、移相回路10C、30C内にそれぞれ分圧回路を設け、かつ抵抗18と20、抵抗38と40の抵抗値をそれぞれ同じ値に設定することにより、同調増幅器１の同調出力の振幅変動を抑えるため、抵抗比ｎを大きく設定することができる、同調増幅器１のＱの値を大きくすることができる。
また、分圧回路60を介して減衰した信号を帰還信号として用いるとともに、分圧回路60に入力する前の信号を同調増幅器１の出力として取り出すことにより、入力信号の中から所定の周波数成分のみを抽出する同調動作とともに、この抽出された信号に対する所定の増幅動作を行うことができる。しかも、このときの利得は、分圧回路60の分圧比を変えることにより任意に設定できる。
また、最大減衰量は、帰還抵抗70と入力抵抗74の抵抗比ｎによって決定され、同調周波数は可変抵抗16または36の抵抗値によって決定されるため、同調周波数や最大減衰量を互いに干渉しあうことなく調整することができる。なお、可変抵抗16,36のいずれか一方を抵抗値が固定の抵抗に置き換えてもよい。
さらに、上述した同調増幅器１は、オペアンプ、キャパシタおよび抵抗を組み合わせて構成しており、すべての構成素子を半導体基板上に形成することができる。
また、可変抵抗16、36の少なくとも一方の抵抗値を連続的に変えることにより、同調周波数を連続的に変更でき、同調周波数の変更のために従来は必要不可欠であったバリコンを省くことができる。したがって、製造工程が大幅に簡略化され、コストダウンも図れる。
なお、上述した第２図の移相回路10Cと第４図の移相回路30Cを縦続接続する場合には、各移相回路内のオペアンプ12あるいは32の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略し、あるいは分圧比を１に設定してもよい。例えば、移相回路10C内の分圧回路を省略してオペアンプ12の出力端子を抵抗20の一方端に直接接続する。これは、分圧回路を構成する抵抗62の抵抗値を極端に小さな値にして、分圧比を１に設定したことと同じである。
このように、縦続接続された２つの移相回路の一方について分圧回路を省略してゲインを１に設定した場合には、他方の移相回路10Cのゲインを１より大きな値に設定することにより、第１図に示した同調増幅器１と同様の同調動作が行われる。
また、増幅動作が不要な場合には、移相回路30Cの後段の分圧回路60を省略し、移相回路30Cの出力を直接前段側に帰還してもよい。あるいは分圧回路60内の抵抗62の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
〔第２の実施形態〕
上述した同調増幅器１においては、CR回路を一部に含むように各移相回路10C、30Cを構成したが、CR回路の代わりにLR回路を一部に含むように移相回路を構成することもできる。
第９図は、LR回路を含む移相回路の構成を示す回路図であり、第１図に示した同調増幅器１の前段の移相回路10Cと置き換え可能な構成が示されている。同図に示す移相回路10Lは、第１図に示した前段の移相回路10C内のキャパシタ14と可変抵抗16からなるCR回路を、可変抵抗16とインダクタ17からなるLR回路に置き換えた構成を有しており、抵抗18と抵抗20の各抵抗値は同じ値に設定されている。
したがって、上述した移相回路10Lの入出力電圧等の関係は、第10図のベクトル図に示すように、第３図に示した電圧ＶC1を可変抵抗16の両端電圧ＶR3に、第３図に示した電圧ＶR1をインダクタ17の両端電圧ＶL1にそれぞれ置き換えて考えることができる。
また、第９図に示した移相回路10Lの伝達関数は、インダクタ17と可変抵抗16からなるLR回路の時定数をT1（インダクタ17のインダクタンスをＬ、可変抵抗16の抵抗値をＲとするとT1＝L/R）とすると、（２）式に示したK2をそのまま適用でき、第10図に示す位相シフト量φ３も上述した（６）式に示したφ１と同じになる。
このように、第９図に示す移相回路10Lは、第２図に示した移相回路10Cと基本的に等価であり、第１図に示した移相回路10Cから第９図に示した移相回路10Lへの置き換えが可能であることがわかる。また、第９図に示した抵抗18と20の各抵抗値は同じ値に設定されているため、同調周波数を可変した際の振幅変動がなく、ほぼ一定の同調出力を得ることができる。
第11図は、LR回路を含む移相回路の他の構成を示す回路図であり、第１図に示した同調増幅器１の後段の移相回路30Cと置き換え可能な構成が示されている。同図に示す移相回路30Lは、第４図に示した後段の移相回路30C内のキャパシタ34と可変抵抗36からなるCR回路を、可変抵抗36とインダクタ37からなるLR回路に置き換えた構成を有しており、抵抗38と抵抗40の各抵抗値は同じ値に設定されている。
したがって、上述した移相回路30Lの入出力電圧等の関係は、第12図のベクトル図に示すように、第５図に示した電圧ＶR2をインダクタ37の両端電圧ＶL2に、第５図に示した電圧ＶC2を可変抵抗36の両端電圧ＶR4にそれぞれ置き換えて考えることができる。
ところで、第11図に示した移相回路30Lの伝達関数は、可変抵抗36とインダクタ37からなるLR回路の時定数をT2（可変抵抗36の抵抗値をＲ、インダクタ37のインダクタンスをＬとするとT2＝L/R）とすると、（３）式に示したK3をそのまま適用でき、第12図に示す位相シフト量φ４も上述した（７）式に示したφ２と同じになる。
このように、第１図に示した２つの移相回路10Cおよび30Cのいずれか一方、あるいは両方を第９図、第11図に示した移相回路10L、30Lに置き換えることができる。２つの移相回路10C、30Cの両方を移相回路10L、30Lに置き換えた場合には、同調増幅器全体を集積化することにより同調周波数の高周波化が容易となる。
また、２つの移相回路10C、30Cのいずれか一方のみを移相回路10Lあるいは30Lに置き換えた場合であって、LR回路を構成するインダクタを含めて、あるいはこのインダクタを除く同調回路全体を集積化した場合には、温度変化による同調周波数の変動を防止する。いわゆる温度補償が可能となる。
なお、第１図に示した移相回路10C、30Cの少なくとも一方を、第９図あるいは第11図に示した移相回路10L、30Lに置き換えた場合には、各移相回路内のオペアンプ12あるいは32の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略し、あるいは分圧比を１に設定してもよい。また、分圧回路60を構成する抵抗62の抵抗値を極端に小さな値にして、分圧比を１にしてもよい。
〔第３の実施形態〕
第13図は、同調増幅器の第３の実施形態を示す回路図である。同図に示す同調増幅器1Aは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で360゜の位相シフトを行う２つの移相回路110C、130Cと、帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路130Cの出力（帰還信号）と入力端子90に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
第１図に示した同調増幅器１においては、前段の移相回路10C内の抵抗18と抵抗20の各抵抗値を同じに設定することで、入力される交流信号の周波数が変わったときの振幅変化を抑え、オペアンプ12の出力側に抵抗21と23による分圧回路を接続することで、移相回路10Cの利得を１より大きな値に設定している。これに対し、第13図に示す同調増幅器1Aに含まれる前段の移相回路110Cは、上述した抵抗21、23による分圧回路を用いずに、抵抗18′の抵抗値よりも抵抗20′の抵抗値を大きく設定することにより、移相回路110Cの利得を１より大きな値に設定している。
後段の移相回路130Cについても同様であり、抵抗38′の抵抗値よりも抵抗40′の抵抗値を大きく設定することで、移相回路130Cの利得を１より大きな値に設定している。また、移相回路130Cの出力端子には、帰還抵抗70、出力端子92および抵抗78が接続されている。
なお、第13図に示す同調増幅器1Aにおいては、後段の移相回路130Cのさらに後段に分圧回路を接続し、その分圧出力を帰還抵抗70を介して帰還させるようにしてもよい。
ところで、各移相回路の利得を１より大きな値に設定した場合には、入力される信号の周波数に応じて利得変動が生じる。例えば、前段の移相回路110Cについて考えると、入力信号の周波数が低い場合には移相回路110Cはボルテージホロワ回路となるためこのときの利得は１倍となるのに対し、周波数が高い場合には移相回路110Cは反転増幅器となるためこのときの利得は−ｍ倍（ｍは抵抗20′と抵抗18′の抵抗比）となるため、入力信号の周波数が変化したときに移相回路110Cの利得も変化して出力信号の振幅変動が生じる。
このような振幅変動は、オペアンプ12の反転入力端子に抵抗22を接続して、入力信号の周波数が低い場合と高い場合の利得を一致させることにより抑えることができる。移相回路130Cについても同様であり、オペアンプ32の反転入力端子に所定の抵抗値を有する抵抗42を接続することにより、出力信号の振幅変動を抑えることができる。
次に、この抵抗22（あるいは抵抗42）の抵抗値をどのような値に設定すればよいかを検討する。第14図は、上述した移相回路110Cおよび130Cを一般化した図であり、各移相回路に含まれるCR回路をインピーダンスz1、z2を有する素子に置き換えた構成が示されている。同図に示すように、オペアンプの入力抵抗の抵抗値をｒ、帰還抵抗の抵抗値をmr、オペアンプの反転入力端子に接続された抵抗（抵抗22あるいは42）の抵抗値をＲ、オペアンプの反転入力端子の電位をＶとする。
入力電圧Eiと電圧Ｖとの間には、
ｒ（I a＋I b）＋Ｖ＝Ei              ・・・（８）
の関係がある。また、電圧Ｖを第14図に示した各種の定数を用いて表すと、
Ｖ＝I b R                           ・・・（９）
Ｖ＝Eo＋mr・I a                     ・・・（10）
Ｖ＝｛z2/（z1＋z2）｝Ei＝kEi        ・・・（11）
となる。（11）式において、インピーダンスz1、z2を有する２つの素子による分圧比をｋとした。
（10）式からI aを、（９）式からI bをそれぞれ求め、これらを（８）式に代入し、さらにその代入した結果に（11）式を代入してＶを消去すると、
Eo＝（Rk＋Rmk＋mrk−Rm）Ei/R        ・・・（12）
となる。
ところで、第14図に示した移相回路が反転増幅器として動作する場合とは、インピーダンスz2が０Ωであってｋ＝０の場合であり、このとき（12）式から、
Eo＝−mEi                           ・・・（13）
となる。また、第14図に示した移相回路がホロワ回路として動作する場合とは、インピーダンスz1が０Ωであってｋ＝１の場合であり、このとき（12）式から、
Eo＝（Ｒ＋mr）Ei/R                  ・・・（14）
となる。移相回路110Cあるいは130Cが反転増幅器およびホロワ回路として動作するときの利得変動がない場合とは、（13）式で求めたEoの絶対値と（14）式で求めたEoの絶対値が等しい場合であり、
ｍ＝（Ｒ＋mr）/R                    ・・・（15）
となる。Ｒについて解くと、
Ｒ＝mr/（ｍ−１）                   ・・・（16）
となる。したがって、移相回路110C内の抵抗22の抵抗値Ｒ、あるいは移相回路130C内の抵抗42の抵抗値Ｒを（16）式に従って設定することにより、同調周波数を低周波から高周波まで変化させたときに生じる利得変動を抑えることができる。
〔第４の実施形態〕
第13図に示す同調増幅器1Aでは、移相回路110Cおよび130C内にCR回路を含む例を説明したが、CR回路の代わりにLR回路を含む場合にも、同様の移相回路を構成できる。
第15図は、LR回路を含む移相回路の構成を示す回路図であり、第13図に示した同調増幅器1Aの前段の移相回路110Cと置き換え可能な構成が示されている。同図に示す移相回路110Lは、第13図に示した前段の移相回路110C内のキャパシタ14と可変抵抗16からなるCR回路を、可変抵抗16とインダクタ17からなるLR回路に置き換えた構成を有している。
また、第16図はLR回路を含む移相回路の他の構成を示す回路図であり、第13図に示した同調増幅器1Aの後段の移相回路130Cと置き換え可能な構成が示されている。同図に示す移相回路130Lは、第13図に示した後段の移相回路130C内の可変抵抗36とキャパシタ34からなるCR回路を、インダクタ37と可変抵抗36からなるLR回路に置き換えた構成を有している。
第15図に示した移相回路110Lおよび第16図に示した移相回路130Lのそれぞれは、第13図に示した移相回路110Cおよび130Cと等価であり、第13図に示した同調増幅器1Aにおいて、前段の移相回路110Cを第15図に示した移相回路110Lに、後段の移相回路130Cを第16図に示した移相回路130Lにそれぞれ置き換えることが可能である。第13図に示した２つの移相回路110C、130Cのそれぞれを移相回路110L、130Lに置き換えた場合には、同調増幅器全体を集積化することにより同調周波数の高周波化が容易となる。また、２つの移相回路110C、130Cのいずれか一方を移相回路110Lあるいは130Lに置き換えるようにしてもよい。この場合には、温度変化に対する同調周波数の変動を抑制する効果がある。
ところで、第13図に示した同調増幅器1Aは、２つの移相回路110C、130Cのそれぞれに抵抗22あるいは42を接続することにより、同調周波数を可変したときの振幅変動を防止したが、周波数の可変範囲が狭い場合には振幅変動も少なくなるため上述した抵抗22、42を取り除いて同調増幅器を構成することもできる。あるいは、一方の抵抗22あるいは42のみを取り除いて同調増幅器を構成することもできる。
〔第５の実施形態〕
上述した同調増幅器の第１〜第４の実施形態において、２つの移相回路10Cおよび30C等を含む全域通過回路と帰還抵抗70からなる帰還ループのオープンループゲインの損失は、前段の移相回路10C等の入力インピーダンスに起因するものであるから、この入力インピーダンスに起因する損失の発生を抑えるために、前段の移相回路10C等のさらに前段にトランジスタによるホロワ回路を挿入し、帰還される信号をこのホロワ回路を介して前段の移相回路10C等に入力するようにしてもよい。
第17図は、同調増幅器の第５の実施形態の構成を示す回路図であり、第１図に示した同調増幅器１内部の前段の移相回路10Cのさらに前段にトランジスタによるホロワ回路50を挿入したものである。
このホロワ回路50は、ドレインが正電源Vddに、ソースが抵抗54を介して負電源Vssにそれぞれ接続されたFET52を含んで構成されている。これらFET52と抵抗54によりソースホロワ回路が形成されており、このソースホロワ回路の出力が前段の移相回路10Cに入力されている。なお、ソースホロワ回路の代わりにエミッタホロワ回路を用いるようにしてもよい。
このように、前段の移相回路10C等のさらに前段にトランジスタによるホロワ回路を縦続接続すれば、第１図等に示した同調増幅器１等と比較して、帰還抵抗70および入力抵抗74の抵抗値を高く設定することができる。特に、同調増幅器１等を半導体基板上に集積化するような場合には、帰還抵抗70等の抵抗値を小さくしようとすると素子の占有面積を大きくしなければならないため、ある程度抵抗値が大きい方が好ましく、ホロワ回路を接続する意義がある。
〔その他の実施形態〕
なお、本発明は上述した各種の実施形態に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
例えば、上述した同調増幅器１等では、前段に移相回路10Cや110Cを、後段に30Cや130Cをそれぞれ配置したが、２つの移相回路全体で入出力信号間の位相シフト量が360゜となればよいことから、前後を入れ替えて前段に移相回路30Cや130Cを、後段に移相回路10Cや110Cをそれぞれ配置して同調増幅器を構成してもよい。
すなわち、本発明の同調増幅器は、第２図に示す移相回路10C、第９図に示す移相回路10L、第13図に示す移相回路110C、および第15図に示す移相回路110Lのうちいずれか一つと、第４図に示す移相回路30C、第11図に示す移相回路30L、第13図に示す移相回路130C、および第16図に示す移相回路130Lのうちいずれか一つとを任意の順序で縦続接続して構成することができる。
また、これら縦続接続された２つの移相回路のうち、一方の移相回路については、移相回路内の分圧回路を省略し、あるいは分圧比を１に設定してもよい。同様に、縦続接続された２つの移相回路のうち、一方の移相回路については、オペアンプの反転入力端子と接地端子間に接続された抵抗（例えば、第13図に示す抵抗22）を省略するか、その抵抗の抵抗値を十分に大きくしてもよい。また、縦続接続された２つの移相回路のうち、前段の移相回路のさらに前段にホロワ回路50を接続してもよい。
また、上述した同調増幅器１等に含まれる移相回路10C等には可変抵抗16や36が含まれている。この可変抵抗16や36はさらに具体的には接合型あるいはMOS型の電界効果トランジスタ（FET）のチャネル抵抗を利用して実現することができる。FETのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗16の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。
また、可変抵抗16や36を１つのFET、すなわちｐチャネルあるいはｎチャネルのFETによって構成する代わりに、ｐチャネルのFETとｎチャネルのFETとを並列接続して１つの可変抵抗を構成してもよい。２つのFETを組み合わせて可変抵抗を構成すれば、FETの非線形領域の改善を行うことができるため、同調信号の歪みを軽減できる。
また、上述した移相回路10C等は、キャパシタ14等と直列に接続された可変抵抗16等の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、キャパシタ14等の静電容量を変化させることにより全体の同調周波数を変えるようにしてもよい。
例えば、２つの移相回路の中の少なくとも一方に含まれるキャパシタ14等を可変容量素子に置き換えてこの静電容量を可変することにより、各移相回路による移相シフト量を変化させて同調周波数を変えることができる。さらに具体的には、上述した可変容量素子をアノード・カソード間に印加する逆バイアス電圧が変更可能な可変容量ダイオードによって、あるいはゲート電圧によってゲート容量が変更可能なFETによって形成することができる。
なお、上述した可変容量素子に印加する逆バイアス電圧を可変するには、この可変容量素子と直列に直流電流阻止用のキャパシタを接続すればよい。
また、上述したように可変抵抗や可変容量素子を用いる場合の他、素子定数が異なる複数の抵抗、キャパシタあるいはインダクタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。
例えば、可変抵抗の代わりに抵抗値がＲ、2R、4R、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。同様に、キャパシタの代わりに静電容量がＣ、2C、4C、…といった２のｎ乗の系列の複数のキャパシタを用意しておいて、１つあるいは任意の複数を選択して並列接続することにより、等間隔の静電容量の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばAMラジオにこの実施形態の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
また、上述した同調増幅器１等では、帰還インピーダンス素子として抵抗値が固定の帰還抵抗70を用い、入力インピーダンス素子として抵抗値が固定の入力抵抗74を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して、同調増幅器１等における同調帯域幅や最大減衰量を可変するようにしてもよい。
また、上述した各実施形態においては、オペアンプを用いて移相回路10C、30C等を構成することにより安定度の高い回路を構成することができるが、上述した各実施形態のような使い方をする場合にはオフセット電圧や電圧利得はそれほど高性能なものが要求されないため、所定の増幅度を有する差動入力増幅器を各移相回路内のオペアンプの代わりに使用するようにしてもよい。
第18図は、オペアンプの構成の中で各実施形態の移相回路の動作に必要な部分を抽出した回路図であり、全体が所定の増幅度を有する差動入力増幅器として動作する。同図に示す差動入力増幅器は、FETにより構成された差動入力段100と、この差動入力段100に定電流を与える定電流回路102と、定電流回路102に所定のバイアス電圧を与えるバイアス回路104と、差動入力段100に接続された出力アンプ106とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動入力増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動入力増幅器を用いて構成した同調増幅器の同調周波数の上限を高くすることができる。
また、上述した各実施形態の同調増幅器は、後段の移相回路30C等の出力端46を同調増幅器の出力端子92に接続して同調信号を取り出したが、前段の移相回路10C等や第17図に示すホロワ回路50から同調信号を取り出すようにしてもよい。また、後段の移相回路30C等の前後から、あるいは前段の移相回路10C等の前後から互いに所定の位相差を有する２相出力を取り出すようにしてもよい。
また、第１図および第13図に示した同調増幅器１、1Aにおいては、後段の移相回路30Cのさらに後段に分圧回路60を接続したが、移相回路10Cと30Cの間、あるいはホロワ回路50の前後のいずれかに分圧回路60を挿入するようにしてもよい。この場合には、分圧回路60の出力を次段の回路に入力するとともに、分圧回路60による分圧前の信号を同調増幅器の出力として取り出せばよい。
産業上の利用可能性
以上の各実施形態に基づく説明から明らかなように、同調周波数を可変した場合に、その下限近傍から上限近傍までの広範囲にわたって振幅変動がなくほぼ一定の安定した同調出力を得ることができる。特に、同調周波数を可変した際の出力振幅の変動を抑えることにより、帰還抵抗と入力抵抗の抵抗比ｎを大きくして同調増幅器のＱの値を大きくすることができる。
また、この発明の同調増幅器は、最大減衰量が入力インピーダンス素子と帰還インピーダンス素子の抵抗比ｎによって決まるとともに、同調周波数が各移相回路におけるCR回路やLR回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
また、この発明の同調増幅器は、帰還ループ内に分圧回路を挿入することにより、同調動作と増幅動作を１つの回路で同時に行うことができる。これにより、この同調増幅器を含む装置全体の簡略化等が実現できる。
また、同調増幅器内の２つの移相回路をCR回路を含んで構成した場合には、同調増幅器全体を容易に集積化することができる。同様に、２つの移相回路をLR回路を含んで構成した場合には、集積化によって小さなインダクタを形成することにより容易に同調周波数の高周波化が可能となる。一方の移相回路をCR回路を含んで、他方の移相回路をLR回路を含んで構成した場合には、温度等による特性の変動を防止して特性の安定化が可能となる。
【図６】
0003628334.tif 000004
【図１】
0003628334.tif 000005
【図２】
0003628334.tif 000006
【図３】
0003628334.tif 000007
【図７】
0003628334.tif 000008
【図４】
0003628334.tif 000009
【図５】
0003628334.tif 000010
【図８】
0003628334.tif 000011
【図９】
0003628334.tif 000012
【図１０】
0003628334.tif 000013
【図１１】
0003628334.tif 000014
【図１２】
0003628334.tif 000015
【図１３】
0003628334.tif 000016
【図１４】
0003628334.tif 000017
【図１５】
0003628334.tif 000018
【図１６】
0003628334.tif 000019
【図１７】
0003628334.tif 000020
【図１８】
0003628334.tif 000021