(57)【特許請求の範囲】
【請求項１】
基板（１０２）と、
前記基板上に形成された相互接続デバイス（１０４）と、
前記基板上に形成されたテストデバイス（１０６）と、
を備える相互接続構造であって、
前記基板は、第１の表面および第２の表面を有しており、前記相互接続デバイスは、該基板の該第１の表面に形成されており、該相互接続デバイスは、さらに、固定端および自由端を含むたわみ性ビーム構造（１１４）と、該たわみ性ビーム構造の該自由端に関連付けられ、被テストデバイスに接する接点（１１６）と、を備え、
前記相互接続構造は、さらに、一方の端が前記固定端に接続され、他方の端が外部のテスト機器に接続される導電体（１２８）であって、前記基板の前記第１の表面から前記第２の表面に延びている導電体と、を備えており、
前記固定端に接続される導電体間のピッチが、前記自由端に関連付けられた接点間のピッチよりも大きくなるように、該固定端と該固定端に接続される該導電体の間の距離が、隣接する前記相互接続デバイス間で異なっている、
相互接続構造。
【請求項２】
前記相互接続デバイスは、複数の相互接続デバイスを含む、
請求項１に記載の相互接続構造。
【請求項３】
前記テストデバイスは、複数のテストデバイスを含む、
請求項１に記載の相互接続構造。
【請求項４】
前記テストデバイスは、電子コレクタ（１３６）を備える、
請求項１に記載の相互接続構造。
【請求項５】
さらに、前記基板上に形成される回路（１２９）であって、前記テストデバイスに操作上接続される回路を備える、
請求項１に記載の相互接続構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相互接続構造に関し、より具体的には、例えばテスト機器と共に用いることができる相互接続構造に関する。
【０００２】
【従来の技術】
相互接続構造は、２つのデバイスを互いに電気的に接続するため、多種多様な用途において用いられている。本発明は、いかなる特定の用途にも制限されるものではないが、相互接続構造の用途の１つは、製作プロセス中および製作プロセス後の両方において、半導体コンポーネントを含むウェーハに対して実施されるテスト手順に関連する。このテストでは、テスト中に半導体コンポーネントとの間で信号のやりとりができるように、半導体コンポーネントの接点と一時的な電気的接触が必要とされる。従来のテスト機器には、一般に、この目的のために一連のピン接点が含まれている。ピン接点は、機械加工およびアセンブリ・プロセスを使用して製造される相互接続構造（「プローブ・カード」と呼ばれる場合もある）の一部である。ウェーハによっては、該コンポーネントが適正に動作しているか否かを判定するために検知することができる信号を放出する電子エミッタのようなコンポーネントを備えるものもある。また、ウェーハによっては、光のような所定の刺激を特定のコンポーネントに供給するプローブを用いてテストされるものもある。その場合、例えば電気信号または光信号のような刺激に対する応答を測定して、該コンポーネントが適正に機能しているか否かが判定される。
【０００３】
【発明が解決しようとする課題】
半導体コンポーネントがだんだん小さくなるにつれて、半導体コンポーネントの接点の密度および数が、当然ながら増すこととなった。これに関して発明者の判断するところによれば、半導体コンポーネントの接点の密度が増え続けると、従来の相互接続構造およびこうした相互接続構造を製造する方法を改善する必要が出てくる。例えば、半導体コンポーネントの接点の密度が高くなるにつれて、半導体コンポーネントの面内および面外の両方における場所的許容度が小さくなったので、従来のピン接点を製造することは困難であり、労働集約的であり、またコストのかかるものとなる。さらに、コンポーネントの接点数が増すと、結果として、ピン接点数がそれに対応して増加し、そのため、製造コストがさらに上昇する。さらに、これに関して発明者の判断するところによれば、ウェーハ・コンポーネントからの放出を検知する従来の方法では、ウェーハのダイシングを終えて個々のチップに対して追加の製造ステップ（パッケージングのような）を行った後でテストを実施することになり、これは、ウェーハ・コンポーネントに欠陥のあることが最終的に明らかにされる場合には該追加の製造ステップが無駄になるので、効率が悪い可能性がある。
【０００４】
【課題を解決するための手段】
本発明の一つの実施態様に従う相互接続構造は、基板と、該基板上に形成された相互接続デバイスと、該基板上に形成されたテストデバイスを含む。この相互接続構造によれば、従来の相互接続構造に対していくつかの利点が得られる。例えば、本発明の相互接続構造は、フォトリソグラフィ・プロセスのようなプロセスで製造することができ、密度および場所的許容度を高めるのを容易にし、限界費用を低減する。本発明によれば、例えば、ダイシング前といった、製造プロセスの早めの段階でウェーハ・コンポーネントからの放出をテストすることも可能になり、これによって、欠陥のあるチップに対して追加の製造ステップ（パッケージングのような）を実施することに関連した効率の悪さが解消される。
【０００５】
【発明の実施の形態】
以下は、本発明の最良の実施形態に関する詳細な説明である。この説明は、制限的な意味にとるべきではなく、ただ単に、本発明の一般原理を例示する目的でなされるものである。さらに、半導体コンポーネントのテスト機器に関する特定の細部といった、様々な内部動作コンポーネントに関する詳細な説明は、簡略化のため省略されている点に留意されたい。また、例示的な実施形態は、半導体コンポーネントのテスト機器に関連して解説されるが、本発明は、何らかの特定の装置に用いられる相互接続構造に制限されるものではない。
【０００６】
本発明の相互接続デバイスを含む機器を用いてテストすることができる半導体基板の特定の例の１つが、図１の（ａ）および（ｂ）に例示される半導体基板１０である。半導体基板１０（すなわち「テスト基板」）は、半導体ウェーハ１２と、該ウェーハ上に形成された複数の同じダイス（dice）１４から構成されている。各ダイス１４には、所定のパターンをなすように配置された、パッドのような複数のコンポーネント接点１６が設けられている。図の例の場合、このパターンは、４列の接点１６から構成されている。各ダイス１４には、また、複数のテスト可能デバイス１８も含まれており、該テスト可能デバイスには、その放出が検知されやすいデバイス（本明細書では「被検知デバイス」と呼ばれる）、および／または、プローブ（probe）されやすいデバイス（本明細書では「被プローブデバイス」と呼ばれる）が含まれる。被検知デバイスには、例えば、ＡＲＳ(atomic resolution storage)および電界放出ディスプレイ（field emission device(ＦＥＤ) display）に用いられるような電子ビームを放出するデバイス、発光ダイオード（ＬＥＤ）のような光を放出するデバイス、および磁界を生成するデバイスが含まれる。被プローブデバイスには、例えば、デジタル・マイクロ・ミラーおよび他の光学スイッチ、マイクロ電子機械システム（ＭＥＭＳ）のモータおよび可動ビームが含まれる。示される例の場合、テスト可能デバイス１８は、２つの列から構成される所定のパターンをなすように配置され、それぞれが、接点１６の対をなす列と列の間に位置している。留意すべきは、基板１０に関するこの特定の詳細は、本発明の実施形態を特定の用途に合わせて構成することができる方法の例証に役立つ程度に示されたものでしかなく、基板１０は、こうした用途の単なる一例にすぎないという点である。
【０００７】
例えば、図２の（ａ）および（ｂ）に示されるように、本発明の一実施態様に従う相互接続構造１００には、複数の相互接続デバイス１０４およびテストデバイス１０６を装着するベース構造１０２が含まれており、該ベース構造１０２は、シリコン・ウェーハ、ガラス・ウェーハ、石英ウェーハ、ガリウム砒素ウェーハ、または、他の半導体材料または絶縁材料、あるいは、任意の他の所望の材料から形成されるウェーハの形態が好ましい。図１の（ａ）および（ｂ）に示されるような複数のダイス１４に配置された半導体コンポーネントをテストするように構成されたこの例示的な実施形態では、相互接続デバイス１０４およびテストデバイス１０６は、サブ・アレイ１０８に配置されており、該サブ・アレイ１０８のそれぞれは、ダイスのそれぞれに対応している。例示的な実施形態における各サブ・アレイ１０８には、ダイス１４上の接点１６の位置に対応するように配置された、４つの列１１０をなす相互接続デバイス１０４が含まれている。サブ・アレイ１０８には、また、２つの列１１２をなすテストデバイス１０６も含まれている。このように構成されることにより、接点１６のそれぞれは、対応する相互接続デバイス１０４に係合されることができ、テスト可能デバイス１８のそれぞれは、テスト手順中、対応するテストデバイス１０６に位置合わせされる（すなわち、アライメントされる）ことができる。
【０００８】
当然ながら、他の実施例では、また他の用途上の必要に応じて、一般には相互接続構造１００の構成は様々に変化する。とりわけ、相互接続デバイス１０４およびテストデバイス１０６のタイプ、数、サイズ、間隔、および構成が様々に変化する。相互接続構造１００、相互接続デバイス１０４およびテストデバイス１０６の構成に影響する要因には、テストされるデバイス（例えば、半導体基板１０）の構成、およびテスト・プロトコルが含まれる。
【０００９】
そのように制限されるわけではないが、相互接続デバイスは、テスト手順中における確実な接触を容易にするため、弾性で、Ｚ方向に可動であることが好ましい。図３および図４を参照すると、典型的な相互接続デバイス１０４は、接触パッド１１６を支持するたわみ性ビーム構造１１４を含む。たわみ性ビーム構造１１４は、主ビーム部分１１８、中間ビーム部分１２０、および、ベース構造１０２に取り付けられたベースビーム部分１２２から構成されている。主ビーム部分１１８とベース構造１０２の間には、ビーム構造１１４のたわみを可能にする空間１２４が画定されている。こうしたたわみは、接触パッド１１６とテスト基板上の対応する接点１６間における力を増すので、有利である。力の量は、ビーム構造１１４の幾何学特性（すなわち、長さ、幅、および厚さ）、ビーム構造の形成に用いられる材料の特性（主として材料の弾力性および応力）、およびビームのたわみ量の関数である。
【００１０】
接触パッド１１６から、相互接続構造１００のテスト機器が接続される部分へと信号を伝達するデバイスも、設けなければならない。こうした導体を設ける方法の１つは、単純に、導電性材料からビーム構造１１４を形成することである。しかしながら、好ましい実施形態では、誘電体ビーム材料が、その機械的特性のため、用いられる。従って、典型的な相互接続デバイス１０４のそれぞれには、接触パッド１１６から導電体１２８まで延びる導電体１２６が含まれており、導電体１２８自体は、ベース構造１０２の上部表面１３０（図４に示される向きでの上部表面）から底部表面１３２まで延びている。導電体１２８の底部表面は、半導体コンポーネントのテスト機器に接続されることができる。
【００１１】
図３をさらに詳細に参照すると、導電体１２８は、関連する相互接続デバイス１０４とは異なるように互いに配置されることができる。特に、相互接続デバイスよりも長い距離間隔をあけて互いに配置することができる。この配置によって、ポゴピン（pogo pin）のような従来の電気機械式のコネクタを用いて、導電体１２８の底部表面側と、例えばテスト機器との接続が容易に行えるようになる。このように、ピッチを小さくして高密度に配置された接触パッド１１６と、ピッチの大きいテスト機器コネクタとを接続することができる。
【００１２】
特定のタイプのテストデバイスに制限するわけではないが、典型的な相互接続構造１００におけるテストデバイス１０６は、総電流(total current)といった電子ビーム特性を測定する電子コレクタ（electron collector）である。例えば、図３および図４に示されるように、典型的なテストデバイス１０６には、隆起したプラットフォーム１３４、および、導電性材料から形成されたコレクタ１３６が含まれている。導体１３８によって、コレクタ１３６が、やはり基板１０２上に形成された多重化回路および増幅回路（後述する）のような回路要素に接続される。多重化回路によって、相互接続構造１００とテスト機器（すなわち「システム」）との間の接続が単純化されて接続数が減少し、同時に、オン・ボード増幅回路によって、Ｓ／Ｎ比が、増幅回路が基板１０２上に形成されない場合に得られるＳ／Ｎ比よりも良くなる。総電流に加え、テストデバイス１０６を使用して、電子の散乱（コレクタ表面のバイアスの関数として電流を測定することによって）、電子ビームのスポット・サイズ（コレクタ表面をスポットより小さいセグメントに分割することによって）、および、電流分布と径(diameter)（各セグメントのサイズおよび位置に加え、各セグメントに対する電流の関数として）を測定することができる。留意すべきは、用途上の必要に応じて、相互接続構造における電子検出器と共に、他のタイプのテストデバイス（本明細書に開示のテストデバイスを含む）を使用することもできるという点である。
【００１３】
単独で、または他のタイプのテストデバイスと組み合わせて、本発明の実施形態に組み込むことができる他のタイプのテストデバイスは、光検出器である。例えば、シリコンベースの光起電性技術およびフォトダイオード技術のような技術を使用して、基板上のＬＥＤのような光源から放出される可視光および近可視光（赤外線と紫外線の両方）の量を測定することができる。テストデバイスの具体的なタイプは、当然ながら、検知されている光源によって決まる。相互接続構造１００を、ほぼ正確なアライメントがとれるように（例えば、１ミクロン未満の正確さで）配置することができるので、光検出器アレイを使用して、空間的に画定される測定を行うことができる。帯域フィルタを形成する誘電体オプティカルコーティング（dielectric optical coating）を使用して、光源のスペクトル分布を測定することもできる。
【００１４】
単独で、または他のタイプのテストデバイスと組み合わせて、本発明の実施形態に組み込むことができる他のタイプのテストデバイスは、ホール効果センサのような磁界検出器である。
【００１５】
本発明に従う相互接続構造に組み込むことができるさらなる他のタイプのデバイスは、特定のコンポーネントに、光のような所定の刺激を供給するプローブである。この場合、例えば電気信号または光信号のような刺激に対する応答を測定して、コンポーネントが適正に機能しているか否かが判定される。こうしたプローブには、例えば、ベース構造１０２上に形成されるＬＥＤおよびレーザ・ダイオードを含むことができる。
【００１６】
図５〜図９には、本発明に従う相互接続構造の典型的な製造プロセスが例示されている。このプロセスでは、湿式および乾式の堆積およびエッチングプロセス、およびリフトオフプロセスを含む、ＭＥＭＳおよびフォトリソグラフィ製作技術を利用して、ウェーハ上に相互接続構造が形成される。さらに、それぞれのプロセス・ステップの説明では、単一の相互接続デバイスおよびテストデバイスに言及しているが、この方法を使用して、図２の（ａ）および（ｂ）に示されるような所定のパターンをなすように、複数の相互接続デバイスおよびテストデバイスを同時に形成することもできる。さらに、このプロセスを使用して、さまざまな異なる相互接続デバイスおよび／またはテストデバイスを含む相互接続構造を形成することもできる。
【００１７】
一例として、この典型的なプロセスを使用して、図２〜図４に示される相互接続デバイス１０４およびテストデバイス１０６を含む相互接続構造１００を製作する。該典型的なプロセスの最初の部分では、導電体１２８が形成されるが、これは、熱酸化物シリコン・ウェーハのようなウェーハ１４２に穴１４０を形成することから始まる（図５の（ａ）および（ｂ））。適切な穴の形成方法は、Bosch（ボッシュ）プロセスのようなディープ反応性イオン・エッチング・プロセス(deep reactive ion etch process)である。次に、穴１４０の表面は、例えば、表面に酸化物層１４４を成長させることによって（図示のように）、または表面に誘電体層を堆積させることによって、パッシベーションされる（passivated）（図５の（ｃ））。次に、銅層で被われたクロム層のような導電性シード層１４６が、ウェーハ１４２の上部表面（図５から図９に示されるような向きでの上部表面）および酸化物層１４４の表面に堆積される（図５の（ｄ））。次に、酸化物層１４４および導電性シード層が形成された後も残存している穴１４０の部分よりもわずかに大きい穴１５０を備えるフォトレジスト・パターン１４８が、導電性シード層１４６上に形成される（図６の（ａ））。銅、金、または、パラジウムのような電気メッキ材料１５２を使用して、穴１４０が充填される（図６の（ｂ））。電気メッキ材料１５２は、導電性シード層１４６と一体化し、導体１２８を形成する。最後に、フォトレジスト層１４８が取り除かれ、ウェーハ１４２の上部表面と底部表面が、もとのウェーハ材料（例えば、シリコン）に対してフラットになるまで研磨される（図６の（ｃ））。テストデバイス１０６に関連付けられる回路要素のための追加の導体１２８（図示せず）も形成されるという点に留意されたい。当然ながら、ウェーハを貫通する相互接続を形成するのに適した他の方法を使用してもよい。
【００１８】
このプロセスの次の部分は、アナログおよびＣＭＯＳマルチプレクサおよび増幅回路や、アナログ−デジタルコンバータおよび信号コンパレータといった機能レベルの高い回路といった、テストデバイスに関連付けられる回路要素（図１１の参照番号１２９）の形成である。このような回路要素を、フォトリソグラフィまたは他の適切な方法によって形成することができる。上述のように、該回路要素は、例えばテスト・システムとの接続のため、ウェーハ１４２の底部側まで延びる導電体１２８に接続されることができる。
【００１９】
次に、ウェーハ１４２の両側に（および、前述のテストデバイス回路要素の上に）、窒化珪素層のようなパッシベーション層１５４ａおよび１５４ｂを堆積させて、ウェーハおよび回路要素を保護する。導体１２８上のパッシベーション層１５４ａおよび１５４ｂの領域と、テストデバイス回路要素およびテストデバイス１０６の間の接点部分上のパッシベーション層１５４ａおよび１５４ｂの領域とが、エッチングによって取り除かれる（図７の（ａ））。次に、ＴＥＯＳ（tetraethylorthosilane）層を堆積してエッチングすることによって、テストデバイス１０６のプラットフォーム１３４を形成する（図７の（ｂ））。次に、図示されるように、パッシベーション層１５４ａの上に、ＢＰＳＧ（borophosphosilicate glass）または他の適切な材料の層のような犠牲層（sacrificial layer）１５６を堆積し、エッチングする（図７の（ｃ））。次に、ビーム材料の層を堆積してエッチングし、ビーム構造１１４を形成する（図８の（ａ））。適切なビーム材料には、ポリシリコンおよび他の適切な金属が含まれる。
【００２０】
この典型的なプロセスの次の部分は、導体１２６、コレクタ１３６、および導体１３８の形成である。これは、少なくともビーム構造１１４、導体１２８、プラットフォーム１３４、パッシベーション層１５４ａ、および犠牲層１５６の上に、アルミニウム、チタン、パラジウム、および窒化チタンのような導電性材料の層を堆積させることによって達成することができる。次に、導電層を適宜エッチングすることによって、導体１２６、コレクタ１３６、および導体１３８を形成する（図８の（ｂ））。このステップによって、上述のように、電子コレクタである典型的なテストデバイス１０６の形成を完了する。
【００２１】
次に、意図する用途に従って、金、アルミニウム、チタン、スズ、モリブデン、タングステン、または窒化チタンのような導電性材料の層を堆積してエッチングすることによって、接触パッド１１６を、ビーム構造１１４の自由端近くに形成する（図８の（ｃ））。金が、その耐酸化性のために好ましい。犠牲層１５６の残りの部分をエッチングにより除去することによって、主ビーム部分１１８とベース構造１０２の間に空間１２４を形成し、これによって、ビーム構造１１４のたわみを可能にする（図９）。こうして、相互接続デバイス１０４の形成が完了する。
【００２２】
図１０には、他の好ましい実施態様に従う相互接続デバイス１０４’が例示されている。相互接続デバイス１０４’は、相互接続デバイス１０４とほぼ同様である。同様の参照番号は、同様の構造要素が表すのに用いられており、上述の典型的な方法を用いて、この相互接続デバイスの大部分を形成することができる。しかしならが、この例の場合、ビーム構造１１４’は、接触パッド１１６とテスト基板との間の接点力（contact force）の量を増すために、図示のようにプレストレス（pre-stress）が加えられる。ビーム構造１１４’は、例えば、完了時にビーム構造に圧縮応力がかかったままにしておく薄膜堆積プロセスを用いてビーム材料の多層（単一層ではない）を形成することによって、製作することができる。
【００２３】
図１１を参照すると、本発明の好ましい実施形態に従う典型的なテスト・システム２００には、半導体基板１０と相互接続構造１００とのアライメントをとるチャック２０２と、相互接続構造を支持するテスト・ヘッド２０４と、テスト回路要素２０８、プロセッサ２１０、およびオペレータ・インターフェース２１２を含む制御システム２０６と、を備えるウェーハ取り扱いシステムが含まれている。ウェーハ取り扱いシステムは、チャック２０２をＸ、Ｙ、および／またはＺ方向に移動させて、相互接続デバイス１０４を半導体基板１０上のコンポーネント接点１６に接触させ、テストデバイス１０６とテスト可能デバイス１８とのアライメントがとれるようにする。テストデバイス１０６は、回路要素１２９を介して、導体１２８とインターフェースをとる。テスト回路要素２０８は、相互接続構造１００によって、テスト・プロセスに関連した信号の送受信を行う。そのため、インターフェース・ボード２１４によって、導体１２８と制御システム２０６が接続される。
【００２４】
本発明の説明は、上記の好ましい実施態様に関連して行われたが、当業者には、上述の好ましい実施態様に対するさまざまな修正および／または追加がすぐに明らかになるであろう。本発明の範囲は、こうしたすべての修正および／または追加にまで及ぶものとする。
【図面の簡単な説明】
【図１】（ａ）典型的な半導体基板の平面図、および（ｂ）（ａ）に示される半導体基板の部分平面図。
【図２】本発明の好ましい実施態様に従う相互接続デバイスおよびテストデバイスのアレイを含む相互接続構造の平面図、および（ｂ）（ａ）に示される相互接続構造における相互接続デバイスおよびテストデバイスのサブ・アレイの平面図。
【図３】図２の（ｂ）に示される相互接続デバイスおよびテストデバイスのサブ・アレイの一部に関する部分平面図。
【図４】本発明の好ましい実施態様に従う相互接続デバイスおよびテストデバイスの側面図。
【図５】本発明の好ましい実施態様に従う相互接続構造製造プロセスのそれぞれのステップを示した部分的な側部断面図。
【図６】本発明の好ましい実施態様に従う相互接続構造製造プロセスのそれぞれのステップを示した部分的な側部断面図。
【図７】本発明の好ましい実施態様に従う相互接続構造製造プロセスのそれぞれのステップを示した部分的な側部断面図。
【図８】本発明の好ましい実施態様に従う相互接続構造製造プロセスのそれぞれのステップを示した部分的な側部断面図。
【図９】本発明の好ましい実施態様に従う相互接続構造製造プロセスのそれぞれのステップを示した部分的な側部断面図。
【図１０】本発明の好ましい実施態様に従う相互接続構造部分の側面図。
【図１１】本発明の好ましい実施態様に従うテスト・システムの概略図。
【符号の説明】
１０２  基板
１０４  相互接続デバイス
１０６  テストデバイス
１１４  たわみ性ビーム構造
１１６  接点
１２８  導電体
１２９  回路要素
１３６  電子コレクタ
【図１】
0003676344.tif 000002
【図２】
0003676344.tif 000003
【図３】
0003676344.tif 000004
【図４】
0003676344.tif 000005
【図５】
0003676344.tif 000006
【図６】
0003676344.tif 000007
【図７】
0003676344.tif 000008
【図８】
0003676344.tif 000009
【図９】
0003676344.tif 000010
【図１０】
0003676344.tif 000011
【図１１】
0003676344.tif 000012