(57)【特許請求の範囲】
【請求項１】
同一基板上にマトリクス状に配列される複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置される画素電極および該画素電極に接続され、前記ゲイト線から延在したゲイト電極を有する薄膜トランジスタと、
を有する液晶表示装置であって、
前記ゲイト線および前記ゲイト電極を覆う第１の層間絶縁膜と、
前記第１の層間絶縁膜および前記データ線を覆って成膜される有機性樹脂材料でなる第２の層間絶縁膜と、
前記薄膜トランジスタの上方の前記第２の層間絶縁膜上に形成されるブラックマトリクスと、
前記第２の層間絶縁膜上に、前記ブラックマトリクスを覆って成膜される窒化膜でなる第３の層間絶縁膜と、
前記ゲイト線上の前記第２の層間絶縁膜および前記第３の層間絶縁膜に設けられた開孔部に形成され、且つ前記第３の層間絶縁膜上に形成される前記画素電極と、
を有し、
前記第２の層間絶縁膜および前記第３の層間絶縁膜の表面は、平坦性を有するものであり、
前記ブラックマトリクスおよび前記画素電極との間に前記第３の層間絶縁膜を介して第１の保持容量が形成され、
前記開孔部において、前記ゲイト線および前記画素電極との間に前記第１の層間絶縁膜を介して第２の保持容量が形成されていることを特徴とする液晶表示装置。
【請求項２】
請求項１において、第２の層間絶縁膜の膜厚は０．１〜５．０μｍであり、第３の層間絶縁膜の膜厚は０．１〜０．３μｍであることを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２において、窒化膜としてＡｌＮ、ＡｌＮXＯY、Ｓｉ3Ｎ4、ＳｉＯXＮYで示される絶縁膜から選ばれた一種または複数種が用いられることを特徴とする液晶表示装置。
【請求項４】
同一基板上にマトリクス状に配列される複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置される画素電極および該画素電極に接続され、前記ゲイト線から延在したゲイト電極を有する薄膜トランジスタと、
を有する液晶表示装置を作製するにあたって、
前記ゲイト線および前記ゲイト電極を覆う第１の層間絶縁膜を成膜する工程と、
前記第１の層間絶縁膜およびデータ線を覆って、有機性樹脂材料でなり、表面が平坦性を有する第２の層間絶縁膜を成膜する工程と、
前記薄膜トランジスタ上方の前記第２の層間絶縁膜上に、金属膜でなるブラックマトリクスを形成する工程と、
前記第２の層間絶縁膜上に、前記ブラックマトリクスを覆って窒化膜でなり、表面が平坦性を有する第３の層間絶縁膜を成膜する工程と、
前記ゲイト線上の前記第２および第３の層間絶縁膜に開孔部を形成する工程と、
前記開孔部および前記第３の層間絶縁膜上に透明導電性膜でなる画素電極を形成する工程と、
を有し、
前記ブラックマトリクスと前記画素電極との間に前記第３の層間絶縁膜を介して第１の保持容量を形成せしめ、
前記開孔部において、前記ゲイト絶縁膜および前記画素電極との間に前記第１の層間絶縁膜を介して第２の保持容量を形成せしめることを特徴とする液晶表示装置の作製方法。
【請求項５】
請求項４において、開孔部を形成する工程は、第３の層間絶縁膜をエッチング除去して開孔を形成する工程と、
前記第３の層間絶縁膜をマスクとして前記開孔の底部に露出した第２の層間絶縁膜をエッチング除去して開孔を形成する工程と、
で構成されることを特徴とする液晶表示装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、結晶性珪素膜を用いた半導体装置で制御する液晶表示装置の構成に関する。特に、アクティブマトリクス型液晶表示装置の画素領域の構成に関する。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００４】
各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことが出来る。
【０００５】
また、このような構成でなるコンデンサはリーク等により次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
【０００６】
そこで、液晶で構成されるコンデンサと直列に保持容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
【０００７】
ここで、従来のアクティブマトリクス型液晶表示装置における画素領域の構成図を図１に示す。図１（Ａ）に示す様に、ゲイト線１０１とそれに平行に形成された容量線１０２がデータ線１０３と格子状に交差している。それらで囲まれた領域内（以下、この領域を画素領域と呼ぶ）には画素電極１０４が配置されている。容量線１０２と画素電極１０４は第１、第２の層間絶縁膜を介して立体的に重なり、保持容量を形成している。
【０００８】
なお、１０５で示されるのは薄膜トランジスタの活性層を構成する半導体層であり、１０６はデータ線とのコンタクト部、１０７は画素電極とのコンタクト部である。
【０００９】
図１（Ａ）において格子状に交差して形成されるゲイト線１０１とデータ線１０３とで囲まれた画素領域は画像表示を行う領域であり、可能な限り広い面積を確保することが要求される。
【００１０】
しかしながら、図１（Ａ）に示す構造ではその領域内に容量線１０２を設ける必要があるため、その分だけ画素領域が狭まる、即ち、開口率が悪くなるといった問題を抱えていた。
【００１１】
また、図１（Ａ）に示す様に画素電極１０４はゲイト線１０１およびデータ線１０３と重ならないように配置される。これは、重なった場合に形成される寄生容量が液晶表示装置の動作速度を落とすといった悪影響を及ぼすからである。
【００１２】
しかし、一方で画素電極１０４の縁部分は電圧印加した際に電界の乱れが生じ、画像がぼやけるなどの表示不良が発生するので視野に入らないようにする、即ち、遮光する工夫が必要となる。
【００１３】
さらに、薄膜トランジスタに活性層を構成する半導体層１０５は、外部からの光が照射されないように遮光する必要がある。これは、半導体層に光が照射されると光励起現象により半導体層の導電率が変化してしまうからである。
【００１４】
このような遮光を目的としてブラックマトリクス（ＢＭ）を薄膜トランジスタを配置する側の基板もしくは対向基板に設ける手段が一般的に採られている。ここでは、ブラックマトリクスを配置した場合に視野に入る領域を図１（Ｂ）に示す。
【００１５】
図１（Ｂ）に示す様に、ゲイト線１０１、容量線１０２、データ線１０３および半導体層１０５は全てブラックマトリクスに覆われ、視野に入らないような構成となる。従って、１０８で示される領域が実際の画像表示領域となる。
【００１６】
以上の様に、容量線１０２が画素領域を必要以上に狭め、開口率を悪化させる要因となっている。
【００１７】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記従来の問題点を解決するための技術を提供するものである。即ち、開口率の高い画素領域を構成する技術を提供することを課題とする。
【００１８】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
同一基板上にマトリクス状に配列される複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置される画素電極および該画素電極に接続される薄膜トランジスタと、
を少なくとも有してなる液晶表示装置であって、
前記ゲイト線を覆う第１の層間絶縁膜および前記データ線を覆って成膜される有機性樹脂材料または無機性材料でなる第２の層間絶縁膜と、
前記第２の層間絶縁膜を介して前記薄膜トランジスタの上方に形成されるブラックマトリクスと、
前記ブラックマトリクスを覆って成膜される窒化膜でなる第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成される画素電極と、
を少なくとも有し、
前記ブラックマトリクスおよび前記画素電極との間に前記第３の層間絶縁膜を介して保持容量が形成されていることを特徴とする。
【００１９】
また他の発明の構成は、
同一基板上にマトリクス状に配列される複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置される画素電極および該画素電極に接続される薄膜トランジスタと、
を少なくとも有してなる液晶表示装置であって、
前記ゲイト線を覆う第１の層間絶縁膜および前記データ線を覆って成膜される有機性樹脂材料または無機性材料でなる第２の層間絶縁膜と、
前記第２の層間絶縁膜を介して前記薄膜トランジスタの上方に形成されるブラックマトリクスと、
前記ブラックマトリクスを覆って成膜される窒化膜でなる第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成される画素電極と、
を少なくとも有し、
前記ブラックマトリクスおよび前記画素電極との間には前記第３の層間絶縁膜を介して保持容量が形成され、
前記画素電極は前記第２の層間絶縁膜に直接触れないことを特徴とする。
【００２０】
また他の発明の構成は、
同一基板上にマトリクス状に配列される複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置される画素電極および該画素電極に接続される薄膜トランジスタと、
を少なくとも有してなる液晶表示装置を作製するにあたって、
前記ゲイト線を覆う第１の層間絶縁膜およびデータ線を覆って有機性樹脂材料または無機性材料でなる第２の層間絶縁膜を成膜する工程と、
前記第２の層間絶縁膜上に金属膜でなるブラックマトリクスを形成する工程と、
前記ブラックマトリクスを覆って窒化膜でなる第３の層間絶縁膜を成膜する工程と、
前記第２および第３の層間絶縁膜にコンタクトホールを形成する工程と、
前記第３の層間絶縁膜上に透明導電性膜でなる画素電極を形成する工程と、
を少なくとも有し、
前記ブラックマトリクスと前記画素電極との間に前記第３の層間絶縁膜を介して保持容量を形成せしめることを特徴とする。
【００２１】
本発明の主旨は、ブラックマトリクスに対して、本来の目的である遮光膜としての機能に加え保持容量を形成する電極としての機能を付与することにある。
【００２２】
本発明により構成した液晶表示装置の画素領域の上面図を図２に示す。図２において、２０１はゲイト電極から延在するゲイト線、２０２は画像信号を伝達するデータ線である。
【００２３】
ゲイト線２０１とデータ線２０２は同一基板上にマトリクス状に配列され、その各交点には薄膜トランジスタが配置される。２０３はその薄膜トランジスタの活性層を構成する半導体層である。
【００２４】
そして、ゲイト線２０１、データ線２０２および半導体層２０３の上方にはこれらを遮蔽するようにブラックマトリクス２０４が配置される。なお、データ線２０２とブラックマトリクス２０４とは0.1 〜5.0 μｍの膜厚の第２の層間絶縁膜によって絶縁されている。この第２の層間絶縁膜は有機性樹脂材料または無機性材料で構成されるものである。
【００２５】
さらに、ブラックマトリクス２０４上には第３の層間絶縁膜を介して画素電極２０５が設けられる。この第３の層間絶縁膜は窒化膜で構成されるものであり、窒化膜としてはＡｌＮ、ＡｌＮX ＯY 、Ｓｉ3 Ｎ4 、ＳｉＯX ＮY で示される絶縁膜から選ばれた一種または複数種を用いることができる。また、この第３の層間絶縁膜の膜厚は0.1 〜0.3 μｍであれば良い。
【００２６】
このような構造とすると、画素電極２０５とブラックマトリクス２０４とが第３の層間絶縁膜を介して立体的に重なる領域２０６において容量が形成される。本発明はこの容量を保持容量として利用するものである。
【００２７】
ここで本発明の特徴として、第３の層間絶縁膜が窒化膜であることが重要な意味を持つ。窒化膜を用いる利点として大きく３つを挙げることができる。
【００２８】
その第１は、窒化膜のパッシベーション効果である。例えば、Ｓｉ3 Ｎ4 で示される窒化珪素膜は緻密であるため、外部汚染等からデバイスを保護する保護膜（パッシベーション膜）として広く用いられている。
【００２９】
第２は、窒化膜の比誘電率が大きいことである。例えば、Ｓｉ3 Ｎ4 で示される窒化珪素膜の比誘電率は約７であり、第２の層間絶縁膜として用いる有機性樹脂材料または無機性材料の約２倍の比誘電率を有する。
【００３０】
従って、ブラックマトリクス２０４と画素電極２０５との間で形成される保持容量は第３の層間絶縁膜の比誘電率が大きいため、必要十分なキャパシティを稼ぐことが出来る。
【００３１】
第３は、第２の層間絶縁膜に開孔（コンタクトホール）を形成する際のマスクとしても活用できることである。これは、第２の層間絶縁膜である有機性樹脂材料または無機性材料と窒化膜との間でエッチングの選択比が大きくとれることによる。
【００３２】
例えば、有機性樹脂材料であるポリイミドに開孔を形成する時にマスクとしてレジストマスクを用いると、同じ有機性材料であるために選択比がとれず、レジストマスクの膜厚以上の深さの開孔を形成できない問題があった。
【００３３】
その点、窒化膜は十分な選択比がとれるので、最初に窒化膜のみをフッ酸系ガスでエッチングして、残存した窒化膜をマスクとすればポリイミドに対して所望の深さの開孔を形成することが可能となる。
【００３４】
その他、例えばＡｌＮ、ＡｌＮX ＯY で示される窒化膜を用いる場合、これらの窒化膜は熱伝導性に優れるという利点を持つ。従って、デバイスに熱を籠もらせずに放熱できるため、ドライバＴＦＴのように高速動作により発熱してしまうような場合には効果的である。
【００３５】
一方、第２の層間絶縁膜として有機性樹脂材料または無機性材料を用いる利点としては、比誘電率が小さく、その膜厚を稼ぐことができる点にある。例えば、ブラックマトリクス２０４とゲイト線２０１およびデータ線２０２との間で形成される寄生容量は第２の層間絶縁膜の比誘電率が十分小さいため、問題とならない程度に抑えることができる。
【００３６】
上記構成でなる本発明の詳細を、以下に記載の実施例でもって説明する。
【００３７】
【実施例】
〔実施例１〕
本実施例では、本発明を利用して図２で示した構成を有する画素領域を形成する例を示す。具体的にはブラックマトリクスと画素電極とでもって保持容量を形成する技術の詳細な説明を行なうこととする。
【００３８】
図３に示すのは、図２で示した画素領域を構成する画素ＴＦＴの作製工程図である。まず、表面に下地膜として2000Åの厚さの絶縁膜を有したガラス基板３０１の上に、図示しない非晶質珪素膜200 〜500 Åの厚さに成膜する。絶縁膜は酸化珪素（ＳｉＯ2 ）、酸化窒化珪素（ＳｉＯX ＮY ）、窒化珪素膜（ＳｉＮ）等をプラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法等により成膜すれば良い。
【００３９】
次に、この図示しない非晶質珪素膜を加熱またはレーザーアニール、もしくは両者を併用するなどの手段により結晶化する。また、結晶化の際、結晶化を助長する金属元素を添加すると効果的である。
【００４０】
結晶化が終了したら、得られた図示しない結晶性珪素膜をパターニングして島状半導体層３０２を形成する。島状半導体層３０２を形成したら、後にゲイト絶縁膜として機能する酸化珪素膜３０３を1200Åの厚さに成膜する。勿論、酸化窒化珪素膜や窒化珪素膜であっても良い。
【００４１】
次に、導電性被膜３０４を2000〜2500Åの厚さに成膜する。本実施例では、0.2 wt％のスカンジウムを含有したアルミニウム膜を用いる。スカンジウムは加熱処理等の際にアルミニウム表面に発生するヒロックやウィスカーといった突起物を抑える効果を持つ。このアルミニウム膜３０４は後にゲイト電極として機能する。
【００４２】
こうして、図３（Ａ）の状態が得られる。図３（Ａ）の状態が得られたら、電解溶液中でアルミニウム膜３０４を陽極として陽極酸化を行う。電解溶液としては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖとして処理する。
【００４３】
こうして形成される図示しない薄く緻密な陽極酸化膜は、アルミニウム膜３０４をパターニングする際にフォトレジストとの密着性を高める効果がある。また、電圧印加時間を制御することで膜厚を制御できる。
【００４４】
次に、アルミニウム膜３０４をパターニングして、図示しないゲイト電極を形成する。ただし、実質的にゲイト電極として機能するのは最終的に残存する内部の一部分である。
【００４５】
次に、２度目の陽極酸化を行い、多孔質の陽極酸化膜３０５を形成する（図３（Ｂ）参照）。電解溶液は３％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処理する。
【００４６】
この時陽極酸化は基板に対して平行な方向に進行する。また、電圧印加時間を制御することで多孔質の陽極酸化膜３０５の長さを制御できる。
【００４７】
さらに、アルミニウム膜のパターニングに使用した図示しないフォトレジストを専用の剥離液で除去した後、３度目の陽極酸化を行い、図３（Ｂ）の状態を得る。
【００４８】
この陽極酸化には、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６ｍＡ、到達電圧40〜100 Ｖとして処理する。
【００４９】
この際形成される陽極酸化膜３０６は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生じるダメージや熱からゲイト電極３０７を保護する効果を持つ。また、その膜厚は500 〜1500Åとなる。
【００５０】
次いで、イオンドーピング法により、島状半導体層３０２に不純物を注入する。例えば、Ｎチャネル型ＴＦＴを作製するならば、不純物としてＰ＋イオンを、Ｐチャネル型ＴＦＴを作製するならば、不純物としてＢ＋イオンを注入すれば良い。
【００５１】
まず、図３（Ｂ）の状態で１度目のイオンドーピングを行う。なお、本実施例ではＰ＋イオンの注入を加速電圧８０ｋＶ、ドーズ量１×１０15原子／ｃｍ2 で行う。
【００５２】
すると、ゲイト電極３０７、多孔質の陽極酸化膜３０５がマスクとなり、後にソース／ドレインとなる領域３０８、３０９が自己整合的に形成される。（図３（Ｃ））
【００５３】
次に、図３（Ｃ）に示す様に、多孔質の陽極酸化膜３０５を除去して、２度目のドーピングを行う。なお、２度目のＰ＋イオンの注入は加速電圧８０ｋＶ、ドーズ量１×１０14原子／ｃｍ2 で行う。
【００５４】
すると、ゲイト電極３０７がマスクとなり、ソース領域３０８、ドレイン領域３０９と比較して不純物濃度の低い、低濃度不純物領域３１０、３１１が自己整合的に形成される。
【００５５】
同時に、ゲイト電極３０７の直下は不純物が全く注入されないため、ＴＦＴのチャネルとして機能する領域３１２が自己整合的に形成される。
【００５６】
このようにして形成される低濃度不純物領域３１１は特にＬＤＤ領域と呼ばれ、チャネル領域３１２とドレイン領域３０９との間に高電界が形成されるのを抑制する効果を持つ。
【００５７】
次いで、ＫｒＦエキシマレーザーを200 〜300mJ/cm2 のエネルギー密度で照射することによって、イオン注入されたＰ＋イオンの活性化を行なう。なお、活性化は300 〜450 ℃2hr の熱アニールによっても良いし、レーザーアニールと熱アニールとを併用しても良い。
【００５８】
次に、第１の層間絶縁膜３１３をプラズマＣＶＤ法により成膜する。層間絶縁膜３１３としては、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等を用いることができる。また、その膜厚は0.5 〜1.0 μｍとする。
【００５９】
第１の層間絶縁膜３１３を成膜したら、ソース領域３０８にコンタクトホールを形成して、図示しないアルミニウム膜を3000Åの厚さに成膜する。次いで、図示しないアルミニウム膜をパターニングして、ソース電極３１４を形成する。（図３（Ｄ））
【００６０】
次に、ソース電極３１４を覆って第２の層間絶縁膜３１５を0.1 〜5.0 μｍの厚さに成膜する。本実施例では、1.5 μｍの膜厚とする。この第２の層間絶縁膜３１5 は有機性樹脂材料や無機性材料を用いることが出来るが、本実施例では有機性樹脂材料として透過性ポリイミドを用いる。このポリイミドの比誘電率は2.8 〜3.4 と小さい値である。
【００６１】
また、このような有機性樹脂材料は被膜形成が簡便であり、容易に膜厚を稼ぐことができるため、デバイス形状による凹凸を緩和して優れた平坦表面を実現することが可能である。
【００６２】
次いで、第２の層間絶縁膜３１５の上にブラックマトリクス３１６としてチタン膜を1000Åの厚さに成膜する。勿論、クロム膜やアルミニウム膜等の金属膜を用いてもよい。（図４（Ａ））
【００６３】
図４（Ａ）の状態を得たら、ブラックマトリクス３１６を覆って第３の層間絶縁膜３１７を0.1 〜0.3 μｍの厚さに成膜する。この第３の層間絶縁膜３１７はＡｌＮ、ＡｌＮX ＯY 、Ｓｉ3 Ｎ4 、ＳｉＯX ＮY で示される絶縁膜から選ばれた一種または複数種を用いることができる。
【００６４】
本実施例では、Ｓｉ3 Ｎ4 で示される窒化珪素膜を0.2 μｍの厚さに成膜する。この窒化珪素膜は成膜ガスとしてＳｉＨ4 、ＮＨ3 、Ｈ2 を用いるため、膜中には水素が含まれ膜応力が緩和されている。
【００６５】
そして、ドレイン領域３０９と接続するためのコンタクトホールを形成して、ＩＴＯ等透明導電性膜でなる画素電極３１８を形成する。画素電極３１８の膜厚は1000〜1200Åとし、ブラックマトリクス３１６と出来るだけ広い面積でオーバーラップするように配置する。
【００６６】
この場合、第３の層間絶縁膜３１７の表面は優れた平坦性を示すため、その上に形成された画素電極３１８も良好な平坦性を示し、セル組みの際のラビング不良や液晶への印加電界の乱れをなくすことが出来る。
【００６７】
以上のような過程を経て、図４（Ｂ）に示す画素ＴＦＴが作製される。この時、図４（Ｂ）に示す画素ＴＦＴの点線で囲む領域３１９は図２（Ｂ）において２０６で示される領域に相当する。即ち、この領域３１９が保持容量して機能することになる。この保持容量のキャパシティは第３の層間絶縁膜３１７の比誘電率に比例し、その膜厚に反比例する。
【００６８】
なお、図４（Ｂ）に記載の画素電極３１８において、画素ＴＦＴ上で保持容量を形成しない領域（図４（Ｂ）においてドレイン電極３０９とのコンタクト部よりも右側の領域）は画像表示を行う画素領域へと延在する。
【００６９】
また、図４（Ｂ）では示されないが、図４（Ｂ）で示す領域３１９を含めてブラックマトリクス３１６と画素電極３１８の縁部分が重なる全ての領域（図２（Ｂ）においてブラックマトリクス２０４と画素電極２０５が重なる領域）において保持容量が形成されている。
【００７０】
従って、ブラックマトリクス３１６と画素電極３１８が重なる部分の面積と、第３の層間絶縁膜３１７の膜厚および比誘電率を計算して、所望のキャパシティを有する保持容量を設計することが可能である。
【００７１】
なお、第２の層間絶縁膜３１５はその比誘電率が小さく、0.1 〜5.0 μｍの範囲で膜厚を稼ぐことができるため、ゲイト線やデータ線とブラックマトリクス３１６との間に形成される寄生容量を無視しうるレベルに抑えられる。
【００７２】
このような構成とすることで従来の容量線を排除して、かつ、ブラックマトリクスを利用して保持容量を形成することが可能となる。そのために必要な条件として次のことが挙げられる。
（１）第２の層間絶縁膜は比誘電率が小さい有機性樹脂材料または無機性材料を用い、その膜厚を厚くする。
（２）第３の層間絶縁膜は比誘電率が大きい窒化膜を用い、その膜厚を薄くする。
【００７３】
以上に示す様な構成の効果として、寄生容量を抑制しつつ必要最低限のキャパシティを有する保持容量を、開口率を犠牲にすることなく形成することが可能となる。また、計算によると60μｍ×180 μｍのサイズの画素に形成される保持容量のキャパシティは概算で0.6 〜1.8pF となる。
【００７４】
また、本実施例では説明していないが、同一基板上に駆動回路を組み込む場合はドライバーＴＦＴと画素ＴＦＴを同時に作製することになる。例えば、本実施例の様にアクティブマトリクス型液晶表示装置に組み込むことを念頭に置くと、Ｎチャネル型およびＰチャネル型の薄膜トランジスタを相補的に組み合わせたＣＭＯＣ構造を駆動回路に用いる。そして、本実施例で説明した様な画素ＴＦＴを画素領域に配置すれば良い。
【００７５】
本発明をこのような液晶表示装置に応用する場合、必要とするパターニングマスクは９〜１０枚程度である。従って、特に工程を複雑にすることがない。
【００７６】
なお、前述のドライバーＴＦＴは基本的に画素ＴＦＴと同じ工程で作製される。ただし、画素電極は必要なく、図３（Ｄ）においてソース電極３１４を形成すると同時にドレイン電極を形成することで完成することになる。
【００７７】
〔実施例２〕
本実施例では、図２に示した構成と異なり薄膜トランジスタの上方にのみブラックマトリクスを設けた構成とする例を示す。本実施例の最大の特徴は、ゲイト線とデータ線をブラックマトリクスとして代用する点である。
【００７８】
図５に示す構成において、５０１はゲイト線、５０２はデータ線、５０３は薄膜トランジスタの活性層を構成する半導体層、５０４はブラックマトリクスである。また、５０５は画素電極、５０６は半導体層５０３と画素電極５０５とのコンタクト部分である。
【００７９】
本実施例において注目すべき点は、画素電極５０５はその縁がゲイト線５０１およびデータ線５０２と重なり合うように形成されることである。この場合、通常ならばゲイト線５０１およびデータ線５０２と画素電極５０５との間に形成される寄生容量が問題となる。
【００８０】
しかしながら、本実施例では寄生容量の絶縁層となる第２の層間絶縁膜３１５が比誘電率の小さい材料であり、かつその膜厚を厚いものとすることができるため、寄生容量は悪影響を及ぼさない程度に小さいものとなる。
【００８１】
一方、ブラックマトリクス５０４と画素電極５０５との間には第３の層間絶縁膜３１７を介して保持容量が形成される。前述のように第３の層間絶縁膜３１７はその膜厚が0.1 〜0.3 μｍと薄く、比誘電率が第２の層間絶縁膜３１５よりも大きいので十分保持容量として機能しうるキャパシティを有する。
【００８２】
従って、ブラックマトリクス５０４により画素領域が内側に狭められることがないため、より高い開口率を実現することが可能である。
【００８３】
〔実施例３〕
本実施例では、実施例１において島状半導体層の構成を変えた例を説明する。具体的には、チャネル領域のチャネル長およびチャネル幅がＴＦＴのオン状態とオフ状態とで変化する構造を採る例である。
【００８４】
この技術は本発明者らによって既に報告されているもので、その主旨は、ＴＦＴがオフ状態の時に実質的にチャネル長を長く、チャネル幅を狭くすることでオフ電流を低減するものである。以下にその技術の概要を説明する。
【００８５】
図６に示すのは実施例１の工程手順に従って形成した島状半導体層６０１である。後にチャネルとして機能する領域６０２に対しては選択的にイオン注入が行なわれる。例えば、Ｎチャネル型ＴＦＴを作製する場合、Ｐ＋イオンを１×１０12〜１×１０14原子／ｃｍ2 、好ましくは３×１０12〜３×１０13原子／ｃｍ2 のドーズ量でドーピングする。
【００８６】
すると、チャネル領域を遮るようにイオン注入された領域６０３〜６０５が形成される。この領域６０３〜６０５は必ずしも図６の様に島状半導体層の外縁に接してなくても構わない。即ち、後にチャネルとなる領域６０２の内に島状に点在するような状態であっても良い。
【００８７】
このようなイオン注入が施された島状半導体層を用いて作製したＴＦＴの電気特性の概略を図７を用いて説明する。
【００８８】
図７（Ａ）において７０１はソース領域、７０２はドレイン領域であり、７０３〜７０５は前述のように予めイオン注入した領域であり、浮島領域（またはイオン注入領域）と呼ぶこととする。この時、ドーピングされていない実質的に真性な半導体領域（ベース領域と呼ぶこととする）７０６と、浮島領域７０３〜７０５との境界はポテンシャルバリアが高い。そのため、Ｎチャネル型ＴＦＴがオフ状態の時はベース領域７０６の矢印に沿って僅かに電子が移動する。この電子の移動がオフ電流（またはリーク電流）として観測される。
【００８９】
ところが、Ｎチャネル型ＴＦＴがオン状態の時はベース領域７０６が反転して浮島領域７０３〜７０５とのポテンシャルバリアが無視しうる程度となるため、図７（Ｂ）の矢印で示すような経路で大量の電子が移動する。この電子の移動がオン電流として観測される。
【００９０】
このようにＴＦＴのオフ状態とオン状態とでポテンシャルバリアが変化する様子を図８を用いて概略説明する。なお、図８においてＶｇはゲイト電圧（Ｖｇ＞０）、Ｅｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミレベルを表している。
【００９１】
まず、Ｎチャネル型ＴＦＴがオフ状態（ゲイトに負電圧が印加された状態）の時、ベース領域７０６においては図８（Ａ）のようなバンド状態となっている。即ち、少数キャリアであるホールが半導体表面に集まり、電子が払われた状態にあるため、ソース／ドレイン間の電子の移動は極めて少ない。
【００９２】
一方、浮島領域７０３〜７０５はＰ＋イオンを注入してあるため、フェルミレベルＥｆは伝導帯Ｅｃの近くへと押し上げられている。この時、浮島領域７０３〜７０５においては図８（Ｂ）のようなバンド状態となっている。
【００９３】
図８（Ｂ）のように、Ｎ型を示す半導体層である浮島領域７０３〜７０５においてはゲイトに負電圧を印加しても、エネルギーバンドは僅かにしか曲がらない。
【００９４】
従って、図８（Ａ）における半導体表面の価電子帯のエネルギーと図８（Ｂ）における半導体表面の価電子帯のエネルギーとのエネルギー差がポテンシャルバリアに相当する。そのため、電子がベース領域７０６と浮島領域７０３〜７０５を往復することはない。
【００９５】
次に、Ｎチャネル型ＴＦＴがオン状態（ゲイトに正電圧が印加された状態）の時、ベース領域７０６においては図８（Ｃ）のようなバンド状態となっている。即ち、多数キャリアである電子が半導体表面に蓄積されるため、ソース／ドレイン間には電子の移動が生じる。
【００９６】
この時、浮島領域７０３〜７０５においては図８（Ｄ）のようなバンド状態となっている。図８（Ｄ）に示す様に、前述のゲイトに負電圧を印加した時同様、Ｎ型を示す半導体層である浮島領域７０３〜７０５においてはゲイトに正電圧を印加してもエネルギーバンドは殆ど曲がらない。
【００９７】
しかしながら、図８（Ｄ）において元々フェルミレベルＥｆは伝導帯Ｅｃの近くに押し上げられているため、伝導体には多数の電子が常に存在している。
【００９８】
従って、ゲイトに正電圧を印加した場合、ベース領域７０６および浮島領域７０３〜７０５は共に電子が移動し易いバンド状態となっているため、ベース領域７０６および浮島領域７０３〜７０５の境界のポテンシャルバリアは無視することが出来る。
【００９９】
以上の様に、オフ状態ではベース領域７０６のみが電子の移動経路となり、オン状態ではベース領域７０６および浮島領域７０３〜７０５が電子の移動経路となる。
【０１００】
即ち、ＴＦＴがオフ状態の時のＷ／Ｌ比に比べ、オン状態の時のＷ／Ｌ比は遙に大きくなり、オン電流を損なうことなくオフ電流を低減することが可能である。これにより、オン／オフ電流比を大きくすることが出来る。
【０１０１】
このような構造とすると、画素ＴＦＴの島状半導体層の占有面積をさほど変えずに、従来以上の応答特性を持つ画素ＴＦＴおよびドライバＴＦＴを構成できる利点がある。
【０１０２】
従って、例えば図２に示すような回路構成を採った場合においても、開口率を落とすことなく高性能な画素ＴＦＴを配置することが可能である。
【０１０３】
また、今後ゲイト電極の微細加工が進むに従い、図７（Ａ）においてＴＦＴがオフ状態の時の実質的なチャネル幅が狭くなる傾向が予想される。さらに、半導体層６０１がいずれ200 Å程度にまで薄膜化されることを考慮すると、本実施例に示すリーク電流の低減効果はさらに高まると言える。
【０１０４】
〔実施例４〕
本実施例では、実施例３で説明した構成の半導体層の別の例を示す。具体的には、チャネル形成領域に高抵抗領域を付加する技術に関する。
【０１０５】
図９（Ａ）に示すのは、図６で示した島状半導体層にゲイト電極９０１を書き加えたものである。このような形状のゲイト電極を設ければゲイト電極９０１をマスクとして不純物イオン注入を行い、浮島領域６０３、６０４、６０５を自己整合的に形成することが可能である。
【０１０６】
なお、ゲイト電極９０１に対して印加電圧を与えた場合の挙動については実施例３で説明したので省略する。また、以下に記載する例は実施例２同様、Ｎチャネル型ＴＦＴの場合について説明する。
【０１０７】
図９（Ｂ）は図９（Ａ）のゲイト電極９０１の一部分をエッチング除去した構成を示している。このゲイト電極９０２のエッチング工程は不純物イオン注入により自己整合的に浮島領域６０３〜６０５を形成した後に行えば良い。
【０１０８】
この時、図９（Ｂ）においてゲイト電極９０２によって電圧を印加されない領域９０３は、常に実質的に真性な半導体層となる。即ち、いわゆるオフセットと同様に高い抵抗として振る舞う領域となる。
【０１０９】
従って、ゲイト電極９０２に負電圧が印加されている時（ＴＦＴがオフ状態の時）、高抵抗領域９０３が実質的にオフセットとして機能するためリーク電流が効果的に抑制される。また、ゲイト電極９０２に正電圧が印加されている時（ＴＦＴがオン状態の時）、実施例３で説明した様に島状半導体層の全域が電子の流れる経路となるため高抵抗領域９０３はオン電流に殆ど影響を与えない。
【０１１０】
従って、本実施例による構成を採れば、よりオフ電流を抑制した画素ＴＦＴを形成することが出来る。即ち、液晶に与えられた電荷を効率よく保持しておくことができるため、保持容量の設計マージンに余裕ができる。
【０１１１】
〔実施例５〕
本実施例では、実施例３で説明した構成の半導体層の別の例を示す。図９（Ｃ）に示すのは本実施例による半導体層周辺部の構成図である。
【０１１２】
本実施例の特徴は、チャネル形成領域を完全にゲイト電極９０４でもって覆うことにある。このような構成とすると、ＴＦＴがオン状態にある時電子の移動距離、即ち、実質的なチャネル長が短くて済む。従って、動作速度の速い薄膜トランジスタを形成することができる。なお、９０５で示されるのはゲイト電極９０４下に存在する浮島領域である。
【０１１３】
また、このような構成の別の利点としては、薄膜トランジスタを小さいサイズで形成して開口率を向上できることが挙げられる。
【０１１４】
〔実施例６〕
本実施例では、実施例１において第２の層間絶縁膜としてＬＰＤ（Liquid Phase Deposition ）法により塗布した絶縁膜を利用する例を示す。なお、画素ＴＦＴやドライバＴＦＴの作製工程は既に実施例１で説明したのでここでは省略する。
【０１１５】
ＬＰＤ法（スピン法とも呼ばれる）による被膜形成の概要は以下の手順による。なお、説明は無機性材料である酸化珪素系被膜（ＳｉＯX ）の場合について行なうが、他の無機性材料としてＳｉＯＦ膜（比誘電率3.2 〜3.3 ）や有機性樹脂材料としてポリイミド（比誘電率2.8 〜3.4 ）等を用いることも出来る。
【０１１６】
まず、Ｈ2 ＳｉＦ6 溶液を準備し、これにＳｉＯ2:ｘＨ2 Ｏを加えて３ｈｒの攪拌を行なう。この時の処理温度は３０℃に保持しておく。次に、攪拌後の溶液を濾過して、所望の濃度の溶液となるように調節する。調節が終了したら、ウォーターバス等で５０℃に達するまで温めながら攪拌する。
【０１１７】
以上で、塗布用の溶液の準備が終了する。また、例えばこの溶液にＨ3 ＢＯ3 を加えれば膜中にＢ＋イオンを含有した酸化珪素系被膜（いわゆるＢＳＧと呼ばれる被膜）を形成することが出来る。
【０１１８】
上記手順に従って準備した溶液に被処理基体を浸した後、純粋でリンスして乾燥させれば被膜形成は完了する。なお、有機性樹脂材料を塗布するのであれば、所望の被膜塗布用溶液を準備し、ＬＰＤ法により被膜形成を行えば良い。
【０１１９】
有機性樹脂材料としてはポリイミド等が挙げられ、比誘電率は2.8 〜3.4 と低い。この場合、スピナー上に保持した被処理基体上に被膜塗布用溶液を塗布し、スピナーを2000rpm で回転させることで被膜を形成する。被膜形成後は300 ℃30min 程度のベークを行い膜質を改善する。
【０１２０】
以上の様に、ＬＰＤ法による場合、比較的容易に所望の被膜を形成することが出来る。即ち、スループットを大幅に向上することが可能である。また、溶液に浸す時間（スピナーを用いる場合は回転数等）や溶液濃度で自在に膜厚を調節できるため、厚く平坦な被膜を形成し易い。
【０１２１】
〔実施例７〕
本実施例では、本発明による保持容量（本実施例では、特に第１の保持容量とよぶ）以外にさらに別の第２の保持容量を付加した構成をとる例を示す。この第２の保持容量は本発明者らの研究によって発明されたものである。
【０１２２】
この第２の保持容量の構成は、ゲイト線と画素電極とが第１の層間絶縁膜を介して容量を形成するものである。具体的な説明を図１０でもって行う。
【０１２３】
図１０は本発明による第１の保持容量（１１で示される破線で囲まれた領域）と先の発明による第２の保持容量（１２で示される破線で囲まれた領域）を併用した場合の画素領域の上面図である。
【０１２４】
なお、１３はゲイト線、１４はデータ線、１５は薄膜トランジスタの活性層を構成する半導体層である。
【０１２５】
第１の保持容量１１の作製過程は実施例１に示した通りである。ここでは、第２の保持容量１２の作製過程を図１１を用いて簡単に説明する。なお、図中において、ＴＦＴを構成する部分は実施例１と同様の構造なので細かな説明を省略し、必要がある場合のみ実施例１で用いた符号を記載することとする。
【０１２６】
また、図１１に示すのは図１０においてＡ−Ａ’で示される破線に沿って切断した断面図である。
【０１２７】
まず、実施例１に従って第３の層間絶縁膜を成膜したところまで形成し、図１１（Ａ）の状態を得る。１６で示されるのはブラックマトリクスとなるチタン膜である。また、１３で示されるのはゲイト電極３０７から延在するゲイト線である。
【０１２８】
この状態においてゲイト線１３上には第１の層間絶縁膜３１３、第２の層間絶縁膜３１５、第３の層間絶縁膜３１７が積層されている。
【０１２９】
次に、ゲイト線１３上の第２の層間絶縁膜３１５および第３の層間絶縁膜３１７をエッチングして開孔を形成し、画素電極１７を形成する。なお、１８で示されるのは隣接する画素領域に配置された画素電極の縁部分である。
【０１３０】
この時、第３の層間絶縁膜３１７を介してブラックマトリクス１６と画素電極１７との間に第１の保持容量１１が形成される。また、ゲイト線１３上には第１の層間絶縁膜３１３を介してゲイト線１３と画素電極１７との間に第２の保持容量１２が形成される。
【０１３１】
第２の保持容量１２は膜厚が厚く、比誘電率の小さい第２の層間絶縁膜３１５を除去してあるため、第１の層間絶縁膜３１３のみを絶縁層とすることができる。従って、第１の層間絶縁膜３１３として比誘電率が大きい材料を選択し、かつ膜厚を薄くすることで十分なキャパシティを有する保持容量を形成することが可能なる。
【０１３２】
さらに、本実施例は実施例２で説明したようにゲイト線１３およびデータ線１４をブラックマトリクスとして利用することも可能である。この場合、実施例２と異なり、第１の保持容量（ブラックマトリクスと画素電極とで形成する容量）に加えて第２の保持容量（ゲイト線と画素電極とで形成する容量）を設けるので、十分なキャパシティ確保することができる。
【０１３３】
以上、本実施例に示す構成によれば十分なキャパシティを有する保持容量を形成した上で、高い開口率の画素領域を実現することが可能である。さらに、実施例３に示した特殊な半導体層を用いることでさらなる改善が可能であることは言うまでもない。
【０１３４】
〔実施例８〕
本実施例は、本発明をAmorphous and Super-Multidomain AM-LCDに応用する例である。この場合、液晶材料として一般的なＴＮ材料に光学活性材料を添加して用いるため、ラビング工程が不要であるという特徴を有する。
【０１３５】
〔実施例９〕
本実施例は、本発明を電界効果型モードの液晶表示装置に応用する例である。このようなモードは、ツイステッドネマテック（ＴＮ）モード、スーパーツイステッドネマテック（ＳＴＮ）モード、電界制御複屈折（ＥＣＢ）モード、相転移（ＰＣ）モード、ゲストホスト（ＧＨ）モードの５つに分類して考えることができる。
【０１３６】
この動作モードは消費電力が少なく、駆動電圧が低いので低消費電力という特徴を生かして最も広く普及しているものである。
【０１３７】
〔実施例１０〕
本実施例は、本発明を動的散乱型モードの液晶表示装置に応用する例である。このモードは電界効果に加えて、液晶中にドープしたイオン添加剤の存在によって生じる乱流運動に伴う光散乱状態を表示に利用するものである。
【０１３８】
〔実施例１１〕
本実施例は、本発明を熱効果型モードの液晶表示装置に応用する例である。このモードは液晶の温度による相転移を加熱によって制御し、それに基づく光学特性の変化を表示に利用するものである。
【０１３９】
【発明の効果】
本明細書で開示する発明によれば、従来遮光膜として用いられていたブラックマトリクスを利用して保持容量を形成することが容易となる。これは、次に挙げる理由による。
【０１４０】
まず第１は、ブラックマトリクスを比誘電率が小さく、膜厚の厚い第２の層間絶縁膜上に形成することで、ゲイト線やデータ線との間に形成される寄生容量を抑制できることである。
【０１４１】
その第２は、ブラックマトリクス上に比誘電率が大きく、膜厚の薄い窒化膜でなる第３の層間絶縁膜を形成することで、第３の層間絶縁膜上に形成する画素電極との間に十分なキャパシティを有する保持容量を形成することが可能となるからである。
【０１４２】
以上の発明の効果として、従来の容量線を排除し、かつ、ブラックマトリクスを利用して保持容量を形成できるため、画素領域を最大限に有効利用して、高い開口率の液晶表示装置を構成することが可能となる。
【０１４３】
【図面の簡単な説明】
【図１】    液晶表示装置における画素領域の構成を示す図。
【図２】    液晶表示装置における画素領域の構成を示す図。
【図３】    画素ＴＦＴの作製工程の概略を示す図。
【図４】    画素ＴＦＴの作製工程の概略を示す図。
【図５】    液晶表示装置における画素領域の構成を示す図。
【図６】    半導体層の構造の概略を示す図。
【図７】    半導体層の電気特性の概略を示す図。
【図８】    半導体層のバンド状態の概略を示す図。
【図９】    半導体層の構造の概略を示す図。
【図１０】  液晶表示装置における画素領域の構成を示す図。
【図１１】  液晶表示装置における画素領域の断面構造を示す図。
【符号の説明】
１０１            ゲイト線
１０２            容量線
１０３            データ線
１０４            画素電極
１０５            半導体層
１０６            半導体層とデータ線とのコンタクト部
１０７            半導体層と画素電極とのコンタクト部
１０８            画像表示領域
３０１            ガラス基板
３０２            島状半導体層
３０３            酸化珪素膜
３０４            導電性被膜
３０５            多孔質の陽極酸化膜
３０６            緻密な陽極酸化膜
３０７            ゲイト電極
３０８            ソース領域
３０９            ドレイン領域
３１０、３１１    低濃度不純物領域
３１２            チャネル形成領域
３１３            第１の層間絶縁膜
３１４            配線電極
３１５            第２の層間絶縁膜（透過性ポリイミド）
３１６            ブラックマトリクス
３１７            第３の層間絶縁膜（窒化珪素膜）
３１８            画素電極
３１９            保持容量
６０１            島状半導体層
６０２            チャネ形成領域
６０３〜６０５    浮島領域（イオン注入領域）
９０１            ゲイト電極
９０３            高抵抗領域
９０５            浮島領域（イオン注入領域）
１１              第１の保持容量
１２              第２の保持容量
１３              ゲイト線
１６              ブラックマトリクス
１７              画素電極
【図１】
0003696687.tif 000002
【図２】
0003696687.tif 000003
【図３】
0003696687.tif 000004
【図４】
0003696687.tif 000005
【図５】
0003696687.tif 000006
【図６】
0003696687.tif 000007
【図７】
0003696687.tif 000008
【図８】
0003696687.tif 000009
【図９】
0003696687.tif 000010
【図１０】
0003696687.tif 000011
【図１１】
0003696687.tif 000012