(57)【特許請求の範囲】
【請求項１】
入力電圧たる第１の電圧を出力電圧たる第２の電圧に変換して第１のラインに出力する電源回路であって、
前記第１のラインと基準電位を供給する第２のラインとの間に介挿され、分圧点に前記第２の電圧の分圧電圧を発生させる少なくとも２つ以上の抵抗素子と、
前記２つ以上の抵抗素子に流れる電流をオンオフするように、前記第１のラインと前記第２のラインとの間に介挿される第１のスイッチング素子と、
コンデンサと、
前記分圧点と前記コンデンサとの間に介挿される第２のスイッチング素子と、を有し、
前記コンデンサは、前記第１のラインと前記第２のスイッチング素子との間に介挿され、前記第１のスイッチング素子及び前記第２のスイッチング素子がオンした場合には、前記分圧点に発生した前記分圧電圧を保持し、前記第１のスイッチング素子がオフして前記分圧点に分圧電圧が発生しない場合には、前記第２のスイッチング素子をオフして当該保持した電圧を前記第２の電圧の変動に応じて変動させてなり、
前記コンデンサの保持電圧と参照電圧を比較した結果に基づいて、前記第２の電圧を安定化制御してなる
ことを特徴とする電源回路。
【請求項２】
前記第１のラインと前記分圧点との間に介挿される第１の前記抵抗素子と、前記第２のラインと前記分圧点との間に介挿される第２の前記抵抗素子と、前記第１のラインと前記第２のスイッチング素子との間に介挿される第１の前記コンデンサと、前記第２のラインと前記第２のスイッチング素子との間に介挿される第２のコンデンサと、を有し、前記第１の抵抗素子と前記第２の抵抗素子の抵抗値の比が、前記第１のコンデンサと前記第２のコンデンサの容量値の比に等しくなるように設定されている
ことを特徴とする請求項１記載の電源回路。
【請求項３】
前記分圧点と前記コンデンサとの間に介挿され、前記分圧点における電圧をバッファリングするバッファを有することを特徴とする請求項１または２に記載の電源回路。
【請求項４】
前記第２のスイッチング素子は、前記分圧点と前記コンデンサとの間において、前記バッファを介して介挿されることを特徴とする請求項３記載の電源回路。
【請求項５】
前記バッファは、少なくとも前記第１のスイッチング素子がオフする期間にはバッファリングを禁止することを特徴とする請求項３または４記載の電源回路。
【請求項６】
前記第２のスイッチング素子は、前記第１のスイッチング素子がオンした後にオンし、前記第１のスイッチング素子がオフする前にオフすることを特徴とする請求項１乃至５のいずれかに記載の電源回路。
【請求項７】
互いに対向する２枚の基板間に電気光学材料が挟持され、複数の画素を有する電気光学装置であって、
請求項１乃至６のいずれかに記載の電源回路と、
前記電源回路から出力された前記第２の電圧に基づいて、前記複数の画素を駆動する駆動回路と、を備えた
ことを特徴とする電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低損失で電力を供給する電源回路、および、この電源回路により電力を供給して、低消費電力化を図った電気光学装置に関する。
【０００２】
【従来の技術】
まず、従来の電源回路、例えば低電圧Ｖinから高電圧Ｖoutを生成して供給する電源回路について説明する。図９は、従来の電源回路４００の構成を示すブロック図である。図において、スイッチ４１２は、実際にはトランジスタからなり、ゲート信号たる信号ＣＴＲがＨレベルである場合にオンするものである。このスイッチ４１２の一端は、インダクタ（コイル）４１４を介してＶinが印加されるラインに接続される一方、その他端は、基準電位ＧＮＤたる接地ラインに接続されている。また、スイッチ４１２の一端は、ダイオード４１６の順方向を介してコンデンサ４１８の一端に接続されて、これにより保持される電圧がＶoutとして出力される構成となっている。なお、コンデンサ４１８の他端は接地ラインに接続されている。
【０００３】
また、コンデンサ４１８の一端における出力電圧Ｖoutは抵抗４２０、４２２により分圧されて、この分圧電圧がコンパレータ４２４の負入力端に印加されている。ここで、説明の便宜上、コンパレータ４２４の負入力端に印加される電圧をＶout’とする。一方、コンパレータ４２４の正入力端には、参照電圧Ｖrefが印加されている。このため、コンパレータ４２４の出力信号ＣＭＰは、図１０に示されるように、電圧Ｖout’が参照電圧Ｖrefを下回るとＨレベルとなり、反対に、電圧Ｖout’が参照電圧Ｖrefを上回るとＬレベルとなる。そして、コントロール回路４２６は、同図に示されるように、コンパレータ４２４の出力信号ＣＭＰがＨレベルに立ち上がると、一定幅Ｗを有するパルス信号ＣＴＲを出力するものである。
【０００４】
次に、この構成による電源回路４００の動作について説明する。まず、スイッチ４１２がオンすると、インダクタＬには、電流ＩonがＶinの印加ラインから接地ライン方向に流れるので、エネルギーが蓄積されることとなる。一方、スイッチ４１２がオフすると、インダクタＬにはオフ電流Ｉoffが流れるので、蓄積されたエネルギーは、ダイオード４１６の順方向を介し、かつ、Ｖinに対して直列に加算されてコンデンサ４１８に移動することとなる。なお、インダクタ４１４に蓄積されたエネルギーが全てコンデンサ４１８に移動すると、ダイオード４１６は逆バイアスとなるので、コンデンサ４１８に蓄積されたエネルギーがダイオード４１６を逆流することはない。
【０００５】
一方、出力電圧Ｖoutは、負荷の大きさに応じて徐々に低下する。そして、電圧Ｖout’が、図１０に示されるように、参照電圧Ｖrefよりも下回ると、コンパレータ４２４の出力信号ＣＭＰは、ＬレベルからＨレベルに遷移する。これに伴って、コントロール回路４２６は、パルス信号ＣＴＲを出力するので、スイッチ４１２がオンしてインダクタ４１４にエネルギーが蓄積された後にスイッチ４１２がオフしてエネルギーがコンデンサ４１８に移動する結果、出力電圧Ｖoutが上昇することとなる。すなわち、電圧Ｖout’が参照電圧Ｖrefよりも下回ると、出力電圧Ｖoutを上昇させる方向への制御が行われることとなる。
【０００６】
一方、出力電圧Ｖoutが高くなって、電圧Ｖout’が参照電圧Ｖrefよりも上回っている場合、コンパレータ４２４の出力信号ＣＭＰにおいては、Ｌレベルが維持されるので、スイッチ４１２はオンオフしない。このため、負荷に応じてコンデンサ４１８が負荷に応じて放電するので、出力電圧Ｖoutは、徐々に低下することとなる。すなわち、電圧Ｖout’が参照電圧Ｖrefよりも上回っている場合には、出力電圧Ｖoutを低下させる方向への制御がコンデンサ４１８の放電により行われることとなる。
【０００７】
したがって、全体でみれば、出力電圧Ｖoutは、両方向への制御が均衡する地点、すなわち、電圧Ｖout’イコール参照電圧Ｖrefとなる近辺で安定化することとなる。ここで、電圧Ｖout’は、出力電圧Ｖoutを抵抗４２０、４２２によって分圧した電圧であるから、抵抗４２０、４２２の抵抗値をそれぞれＲ１、Ｒ２とおけば、Ｖout’＝Ｖout・Ｒ２／（Ｒ１＋Ｒ２）が成立し、これが参照電圧Ｖrefで安定化する。すなわち、電源回路４００によれば、電圧Ｖinが昇圧されて、電圧Ｖoutが、Ｖref（Ｒ１＋Ｒ２）／Ｒ２で安定化して出力されることになる。
【０００８】
【発明が解決しようとする課題】
しかしながら、このような構成では、電流が、出力端であるコンデンサ４１８の他端から接地電位ＧＮＤの方向に抵抗４２０、４２２を介して常に流れるので、電源回路内部における消費電力が大きい、という問題があった。もちろん、抵抗４２０、４２２の抵抗値を高くすれば、この問題を解消することはできる。ただし、一般に高抵抗をＩＣチップ上に形成するのは困難であるので、あるいは、その形成サイズが大きくなるので、電源回路を集積化して小型化・簡略化を図る場合には不利である。さらに、抵抗４２０、４２２の抵抗値を高くすると、ノイズの影響も受けやすくなる、という別の問題を引き起こすことにもなる。
【０００９】
また、構成の簡略化の観点から言えば、コントロール回路４２６およびコンパレータ４２４の電源電圧として、昇圧前の「Ｖin−ＧＮＤ」を用いるのが適切である。そこで、コンパレータ４２４の電源電圧として「Ｖin−ＧＮＤ」を用いると、比較の対象となる電圧Ｖout’およびＶrefも「Ｖin−ＧＮＤ」の範囲内になければならない。すなわち、構成簡略化のため、コンパレータ４２４の電源電圧として「Ｖin−ＧＮＤ」を用いる場合には、昇圧後の電圧Ｖoutを直接的に比較することは許されず、この降圧（分圧）した電圧を比較の対象としなければならない点に留意すべきである。
【００１０】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、消費電力を低く抑えて、小型化・簡略化に貢献することが可能な電源回路、および、これを用いた電気光学装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本件第１の発明は、入力電圧たる第１の電圧を出力電圧たる第２の電圧に変換して第１のラインに出力する電源回路であって、前記第１のラインと基準電位を供給する第２のラインとの間に介挿され、分圧点に前記第２の電圧の分圧電圧を発生させる少なくとも２つ以上の抵抗素子と、前記２つ以上の抵抗素子に流れる電流をオンオフするように、前記第１のラインと前記第２のラインとの間に介挿される第１のスイッチング素子と、コンデンサと、前記分圧点と前記コンデンサとの間に介挿される第２のスイッチング素子と、を有し、前記コンデンサは、前記第１のラインと前記第２のスイッチング素子との間に介挿され、前記第１のスイッチング素子及び前記第２のスイッチング素子がオンした場合には、前記分圧点に発生した前記分圧電圧を保持し、前記第１のスイッチング素子がオフして前記分圧点に分圧電圧が発生しない場合には、前記第２のスイッチング素子をオフして当該保持した電圧を前記第２の電圧の変動に応じて変動させてなり、前記コンデンサの保持電圧と参照電圧を比較した結果に基づいて、前記第２の電圧を安定化制御してなることを特徴とする。
さらに、前記第１のラインと前記分圧点との間に介挿される第１の前記抵抗素子と、前記第２のラインと前記分圧点との間に介挿される第２の前記抵抗素子と、前記第１のラインと前記第２のスイッチング素子との間に介挿される第１の前記コンデンサと、前記第２のラインと前記第２のスイッチング素子との間に介挿される第２のコンデンサと、を有し、前記第１の抵抗素子と前記第２の抵抗素子の抵抗値の比が、前記第１のコンデンサと前記第２のコンデンサの容量値の比に等しくなるように設定されていることを特徴とする。
さらに、前記分圧点と前記コンデンサとの間に介挿され、前記分圧点における電圧をバッファリングするバッファを有することを特徴とする。
さらに、前記第２のスイッチング素子は、前記分圧点と前記コンデンサとの間において、前記バッファを介して介挿されることを特徴とする。
さらに、前記バッファは、少なくとも前記第１のスイッチング素子がオフする期間にはバッファリングを禁止することを特徴とする。
さらに、前記第２のスイッチング素子は、前記第１のスイッチング素子がオンした後にオンし、前記第１のスイッチング素子がオフする前にオフすることを特徴とする。
特に、第１の発明においては、入力電圧たる第１の電圧を出力電圧たる第２の電圧に変換して出力する電源回路であって、前記第２の電圧を分圧する少なくとも２つ以上の抵抗素子と、前記２つ以上の抵抗素子に流れる電流をそれぞれオンオフする第１のスイッチング素子の１組と、前記第１のスイッチング素子の１組がオンした場合に、前記抵抗素子により分圧された電圧を保持する保持素子とを具備し、前記保持素子により保持された電圧が参照電圧となるように制御を行うことを特徴としている。この構成によれば、第２の電圧を分圧する２つ以上の抵抗素子には、第１のスイッチング素子の１組がオンする場合にだけ電流が流れ、オフする場合には流れないので、抵抗素子による電力損失を抑えることができる。この際、抵抗素子を高抵抗化する必要もないので、小型化・簡略化に貢献するとともに、ノイズの影響も受けにくくなる。
【００１２】
この第１の発明において、前記第１の電圧は、第１のラインおよび接地ラインにより供給され、前記第２の電圧は、第２のラインおよび前記接地ラインにより供給され、前記抵抗素子は、前記第２のライン側に接続された第１の抵抗素子と、前記接地ライン側に接続された第２の抵抗との直列接続からなり、前記保持素子は、前記第１および第２の抵抗素子の分圧点と前記第２のラインとに介挿された第１のコンデンサと、前記分圧点と前記接地ラインとに介挿された第２のコンデンサとからなる構成が望ましい。この構成によれば、第１のスイッチング素子の１組がオフしている場合において、第１および第２のコンデンサにより保持される電圧は、第２の電圧の変動に応じて変動する。このため、第１のスイッチング素子の１組がオンするかオフするかにかかわらず、第２の電圧の安定化出力が可能となる。
【００１３】
このような構成において、前記第１の抵抗素子と前記第２の抵抗素子とにおける抵抗値の比は、前記第２のコンデンサと前記第１のコンデンサとにおける容量値の比に、略等しいことが望ましい。この構成によれば、第１のスイッチング素子の１組がオフした場合においても、第１および第２のコンデンサにより保持される電圧を、オンしている場合と同様に、第２の電圧の変動に応じて変動することになる。このため、第２の電圧が、より規定値に近い値に安定化されて出力されることとなる。
【００１４】
一方、第１の発明において、抵抗素子や保持素子の容量などによって、保持素子により保持される電圧が、抵抗素子による分圧電圧と一致するまでには比較的長い期間必要であり、当該期間では第１のスイッチング素子の１組をオンする必要がある。一方、第１のスイッチング素子の１組がオンすると、抵抗素子を介して電流が流れるので、低消費電力化の面では好ましくない。そこで、第１の発明においては、前記抵抗素子による分圧点と前記保持素子との間に介挿されて、前記分圧点における電圧をバッファリングするバッファを、さらに備える構成が望ましい。これによれば、第１のスイッチング素子の１組を、抵抗素子や保持素子の時定数で定まる期間だけオンさせる必要がなくなるので、オン期間を短縮化して、より消費電流を抑えることができる。
【００１５】
このようにバッファを備える構成において、前記バッファと、前記保持素子との間に介挿された第２のスイッチング素子であって、前記第１のスイッチング素子の１組がオンした後またはオンすると同時にオンする一方、前記第１のスイッチング素子の１組がオフする前またはオフすると同時にオフする第２のスイッチング素子を、さらに備える構成が望ましい。この構成によれば、第１のスイッチング素子の１組がオンした直後における不安定な電圧がバッファから出力されることが防止されることとなる。
【００１６】
また、バッファを備える構成において、前記バッファは、少なくとも前記第１のスイッチング素子の１組がオフする期間にバッファリングを禁止することが望ましい。このような構成によれば、バッファにおける無駄な動作は省略されるので、より消費電流を抑えることができる。
【００１７】
上記目的を達成するために、本件第２の発明は、互いに対向する２枚の基板間に電気光学材料が挟持され、複数の画素を有する電気光学装置であって、上記の電源回路と、前記電源回路から出力された前記第２の電圧に基づいて、前記複数の画素を駆動する駆動回路と、を備えたことを特徴としている。この構成によれば、第１のスイッチング素子の１組がオフする場合には流れないので、抵抗素子による電力損失を抑えることができる。また、抵抗素子を高抵抗化する必要もなくなるので、小型化・簡略化に貢献でき、ノイズの影響も受けにくくなる。さらに、第２の電圧を分圧した電圧が保持素子により保持されるので、第２の電圧が安定化して出力することも可能となる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、この実施形態に係る電源回路の構成を示すブロック図である。この図に示される電源回路４５０が図９に示される従来の電源回路４００と相違する点は、スイッチ４６２、４６４、４６６およびコンデンサ４７２、４７４が新たに設けられている点である。詳細には、電源回路４５０において、スイッチ４６２は、出力端たるコンデンサ４１８の一端と抵抗４２０との間に介挿される一方、スイッチ４６４は、基準電位ＧＮＤへの接地ラインと抵抗４２２との間に介挿されている。また、スイッチ４６６は、抵抗４２０、４２２による分圧点たるＥ点とコンパレータ４２４の負入力端たるＦ点との間に介挿されている。さらに、コンデンサ４７２は、Ｆ点と出力端たるコンデンサ４１８の一端との間に介挿される一方、コンデンサ４７４は、Ｆ点と接地ラインとの間に介挿されている。
【００２０】
ここで、抵抗４２０、４２２の抵抗値をそれぞれＲ１、Ｒ２とし、コンデンサ４７２、４７４の容量をそれぞれＣ１、Ｃ２とすると、これらの値の間には、Ｒ１／Ｒ２＝Ｃ２／Ｃ１が成立している。また、スイッチ４６２、４６４および４６６は、図示しない回路によって開閉制御される構成となっている。
【００２１】
次に、この電源回路４５０の動作について説明する。図２は、この動作を説明するためのタイミングチャートである。この図に示されるように、スイッチ４６２、４６４および４６６は、コンパレータ４２４等によるリークを考慮した周期にて、一斉にオンオフを繰り返す。
【００２２】
このような構成において、スイッチ４６２、４６４および４６６がオンすると、コンパレータ４２４の負入力端たるＦ点の電位は、Ｅ点の電位と等しくなる。そして、この状態にて、コンデンサ４７２および４７４が充電される。
【００２３】
次に、スイッチ４６２、４６４および４６６がオフすると、Ｅ点の電位は不定となるが、Ｆ点の電位は、コンデンサ４７２および４７４により、オフ直前におけるＥ点の電位に保持されることとなる。この後、負荷による電力消費やスイッチ４１２のオンオフ等により出力電圧Ｖoutが変動するが、Ｆ点は、コンデンサ４７２を介して出力端に、コンデンサ４７４を介して接地ラインにそれぞれ接続されているので、Ｆ点の電位は、出力電圧Ｖoutをコンデンサ４７２および４７４の容量比に応じて分圧したものとなる。ここで、コンデンサ４７２、４７４の容量Ｃ１、Ｃ２は、Ｒ１／Ｒ２＝Ｃ２／Ｃ１となるように設定されているので、スイッチ４６２、４６４が仮想的にオンしている場合におけるＥ点の電位と、ほぼ等しくなる。
【００２４】
したがって、この電源回路４５０によれば、スイッチ４６２および４６４がオフしている期間には、抵抗４２０および４２２には電流が流れないので、これらの抵抗による電力損失を抑えることができる。このため、抵抗４２０および４２２を高抵抗化する必要がなくなるので、小型化・簡略化に貢献するとともに、ノイズの影響を受けにくくすることができる。さらに、コンパレータ４２４の負入力端たるＦ点の電位が、スイッチ４６２および４６４がオフしている期間であっても、スイッチ４６２、４６４がオンしている期間におけるＥ点の電圧にほぼ一致するので、出力電圧Ｖoutの安定化出力が損なわれることがない。
【００２５】
なお、この実施形態では、スイッチ４６２、４６４および４６６を一定周期でオンオフを繰り返す構成としたが、不定期にオンオフしても良いし、コンパレータ４２４のリーク等が小さいのであれば、それに応じてオフ期間を長くしても良い。
【００２６】
ところで、この実施形態では、スイッチ４６２および４６４がオンした直後におけるＥ点の電位は、抵抗２６２、４６４や浮遊容量などの時定数に応じて変動する。一方、スイッチ４６２、４６４および４６６が同時にオンオフする構成であったが、スイッチング能力に個体差が存在して、スイッチ４６２または４６４のいずれか一方がスイッチ４６６よりも早くオフしてしまうと、他方のスイッチを介してコンデンサ４７２および４７４から電流がリークするので、保持電圧が変動してしまう。そこで、スイッチ４６６については、図２において括弧書で示されるように、スイッチ４６２および４６４がオンした後にオンさせる一方、スイッチ４６２および４６４がオフする前にオフさせるように構成するのが望ましい。
【００２７】
また、この実施形態では、スイッチ４６２がＶinの供給ライン寄りに、スイッチ４６４が接地ライン寄りにそれぞれ接続されているが、両スイッチ４６２、４６４は抵抗４２０、４２２の分圧点たるＥ点寄りに接続された構成でも良い。
【００２８】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図３は、この実施形態に係る電源回路の構成を示すブロック図である。この図に示される電源回路４５２が第１実施形態に係る電源回路４５０（図１参照）と相違する点は、Ｆ点と接地ラインとに介挿されたコンデンサ４７４が廃されている点にある。このような構成では、コンデンサの１個分を省略することができるが、スイッチ４６２、４６４および４６８がオフしている期間におけるＦ点の電圧は、図４に示されるように、電圧Ｖoutと同じ変動幅ΔＶで変動して、スイッチ４６２、４６４がオンしている期間におけるＥ点の電圧に一致しないことになる。このため、コンパレータ４２４において比較の対象たるＦ点の電圧Ｖout’はそれだけ誤差を含むことになり、安定化出力の面は好ましくない。すなわち、出力電圧Ｖoutの変動幅がΔＶであれば、Ｅ点の変動幅は、抵抗４２０および４２２の分圧によってΔＶ・Ｒ２／（Ｒ１＋Ｒ２）となるが、Ｆ点はコンデンサ４７２のみを介して出力端に接続されているため、スイッチ４６２、４６４および４６８がオフしていれば、出力電圧Ｖoutと同じ変動幅ΔＶで変動することになるからである。
【００２９】
ここで、出力電圧Ｖoutを抵抗４２０および４２２により分圧した電圧と、スイッチ４６６が仮にオフしている場合における点Ｆの電圧Ｖout’との差が小さくなるのは、後者の電圧Ｖout’が参照電圧Ｖrefに近いときである。そこで、スイッチ４６２、４６４および４６６については、図４に示されるように、点Ｆにおける電圧Ｖout’が参照電圧Ｖrefを下回った場合であって、かつ、インダクタ４１４からのエネルギーがコンデンサ４１８に移動して電圧が上昇する前、具体的には、コンパレータ４２４の出力信号ＣＭＰがＨレベルであって、かつ、コントロール回路４２６の制御信号ＣＴＲがＨレベルである場合にオンさせる構成となっている。これにより、出力電圧Ｖoutに対するＦ点の電圧Ｖout’の誤差を小さく抑えて、出力電圧Ｖoutを規定値に対して安定化させることが可能となる。
【００３０】
また、この構成では、出力電圧Ｖoutの変動幅と、スイッチ４６２、４６４および４６６がオフしている場合におけるＦ点の電圧の変動幅とが等しくなるので、電圧Ｖinに対する出力電圧Ｖoutの昇圧比が高く、抵抗４２０の抵抗値Ｒ１が抵抗４２２の抵抗値Ｒ２よりも大きい場合でも、コンパレータ４２４のゲインを下げることができる。このため、安定化動作が可能となって、より低消費電力化を図ることが可能となる。
【００３１】
＜第３実施形態＞
上述した第１または第２実施形態において、Ｅ点の電位とコンパレータ４２４の負入力端たるＦ点の電位とを一致させるためには、抵抗４２０、４２２の抵抗値Ｒ１、Ｒ２や、コンデンサ４７２、４７４の容量Ｃ１、Ｃ２、さらには浮遊容量などのために、スイッチ４６２、４６４および４６８のオン期間を、これらの時定数を考慮して十分に長くしなければならない。しかしながら、スイッチ４６２および４６４のオン期間を長くすれば、それだけ抵抗４６２および４６４を介して電流が多く流れることになり、低消費電力化の面から言えば好ましくない。
【００３２】
そこで、この点を解決した第３実施形態について説明する。図５は、この実施形態に係る電源回路の構成を示すブロック図である。この図に示される電源回路４５４が第１実施形態に係る電源回路４５０（図１参照）と相違する点は、スイッチ４６６とＦ点との間に、バッファ４７８およびスイッチ４６８が介挿された点にある。ここで、バッファ４７８は、イネーブル信号ＥＮＢがＨレベルの場合にのみ増幅率１の非反転増幅（バッファリング）動作を行うものである。
【００３３】
一般に、バッファの入力インピーダンスは高く、その出力インピーダンスは低いため、Ｅ点の電位とＦ点の電位とを直ちに一致させることができる。したがって、図６に示されるように、この第３実施形態では、スイッチ４６２、４６４および４６６のオン期間を、第１および第２実施形態におけるオン期間よりも短く設定することができ、その分、抵抗４２０および４２２により消費される電力を抑えることができる。
【００３４】
この際、スイッチ４６８は、スイッチ４６２、４６４および４６６がオンした後にオンする一方、スイッチ４６２、４６４および４６６がオフする後にオフするように設定されている。このため、スイッチ４６２、４６４および４６６がオンした直後において不安点であるＥ点の電位が、コンパレータ４２４の負入力端たるＦ点に印加されるのが防止されることとなる。なお、この構成では、スイッチ４６２、４６４および４６６のオンオフタイミングを一致させる必要はなく、スイッチ４６６については、スイッチ４６２および４６４がオンした後であってスイッチ４６８がオンする前にオンする一方、スイッチ４６２および４６４がオフする前であってスイッチ４６８がオフした後にオフするようにしても良い。
【００３５】
ところで、バッファ４７８によるバッファリングが必要な期間は、スイッチ４６６がオンする期間のみであるので、この期間だけバッファリング動作をイネーブルとする構成が考えられる。ただし、この構成では、バッファの動作速度が問題になる可能性があるので、図６に示されるように、イネーブル信号ＥＮＢを、スイッチ４６２、４６４および４６６がオンする期間のみＨレベルとなるように設定し、この期間にバッファリング動作をイネーブルとして、動作的に余裕を待たせる構成が望ましいと考えられる。
【００３６】
なお、この第３実施形態に係る電源回路４５４においては、第２実施形態に係る電源回路４５２のようにコンデンサ４７４を省略した構成としても良いのは、もちろんである。また、バッファの４７８の入力に保護ダイオードを必要に応じて適宜設けた構成としても良い。
【００３７】
くわえて、上述した各実施形態における電源回路の動作については、出力電圧Ｖoutが安定化している定常状態を中心にして説明したため、スイッチ４６２、４６４、４６６および４６８について周期的または不定期にオンオフする構成としたが、投入直後、すなわち、出力電圧Ｖoutが電圧Ｖinから規定電圧に上昇するまでにおいては、これらのスイッチをオン状態で固定とし、規定電圧に達したならばはじめてこれらスイッチのオンオフを開始する構成としても良い。
【００３８】
また、上述した各実施形態においては、昇圧型の電源回路に適用したが、入力電圧の極性を反転して出力する反転型や、入力電圧よりも低い電圧を出力する降圧型にも適用可能である。
【００３９】
＜第４実施形態＞
次に、本発明の第４実施形態に係る液晶表示装置について説明する。この液晶表示装置は、電気光学装置の一例であって、上述した電源回路４５０、４５２または４５４のいずれかを適用したものである。図７は、この液晶表示装置の電気的構成を示すブロック図である。この図において、液晶パネル１００には、１６０本のデータ線２１２が列（Ｙ）方向に形成され、また、２００本の走査線３１２が行（Ｘ）方向に形成されて、これらデータ線２１２と走査線３１２との各交差点において画素１１６が形成されている。そして、各画素１１６は、液晶表示要素（液晶層）１１８とＴＦＤ（Thin Film Diode）２２０とが直列に接続された構成となっている。
【００４０】
ここで、液晶パネル１００の詳細構成について説明する。図８は、この構成を摸式的に示す部分破断斜視図である。この図に示されるように、液晶パネル１００は、素子基板２００と、これに対向配置される対向基板３００とを備えている。このうち、素子基板２００の対抗面には、複数の画素電極２３４がマトリクス状に配列している。そして、同一列に配列する画素電極２３４は、列方向に短冊状に延在するデータ線２１２の１本に、それぞれＴＦＤ２２０を介して接続されている。
【００４１】
さて、ＴＦＤ２２０は、基板側からみると、第１金属膜２２２と、この第１金属膜２２２を陽極酸化した酸化膜２２４と、第２金属膜２２６とから構成されて、金属／絶縁体／金属のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、正負双方向のダイオードスイッチング特性を有することになる。
【００４２】
一方、対向基板３００の対抗面には、走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、画素電極２３４の対向電極となるように配列している。
【００４３】
そして、このような素子基板２００と対向基板３００とは、基板周辺に沿って塗布されるシール剤（図示省略）と、適切に散布されたスペーサ（図示省略）とによって、一定の間隙を保っており、この閉空間に例えば、ＴＮ（Twisted Nematic）型の液晶１０５が封入されて、これにより、図７における液晶層１１８が形成されることとなる。すなわち、液晶層１１８は、データ線２１２と走査線３１２との交差部分において、当該走査線３１２と、画素電極２３４と、両者の間に位置する液晶１０５とで構成されることになる。
【００４４】
ほかに、対向基板３００には、液晶パネル１００の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、それ以外の領域には遮光のためブラックマトリクスが設けられる。くわえて、素子基板２００および対向基板３００の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光子がそれぞれ設けられる（いずれも図示省略）。
【００４５】
ただし、液晶パネル１００においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述した配向膜や偏光子等が不要となるため、光利用効率が高まり、このため液晶パネル１００の高輝度化や低消費電力化などの点において有利である。また、液晶パネル１００を反射型とする場合、画素電極２３４をアルミニウムなどの反射率の高い金属膜から構成し、電圧無印加状態で液晶分子がほぼ垂直配向されるＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。
【００４６】
なお、ＴＦＤ２２０は、２端子型非線形素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などを用いた素子や、これら素子を２つ逆向きに直列接続または並列接続したものなどが適用可能である。
【００４７】
説明を再び図７に戻す。Ｘドライバ２５０は、一般にはデータ線駆動回路と呼ばれるものであり、表示内容に応じて各データ線２１２にデータ信号X1〜X160をそれぞれ供給する。なお、このデータ信号の電圧は、Ｖin、ＧＮＤのいずれかで規定される。一方、Ｙドライバ３５０は、一般には走査線駆動回路と呼ばれるものであり、走査線３１２を１本毎に順次選択して、その選択期間に選択電圧Ｖ１またはＶ２を印加する一方、それ以外の非選択期間に非選択電圧ＶinまたはＧＮＤを印加するものである。
【００４８】
また、電源回路４５０は、単一の電源電圧「Ｖin−ＧＮＤ」から正極側選択電圧Ｖ１を昇圧して生成するとともに、この電圧Ｖ１を「Ｖin−ＧＮＤ」の中間値を基準に極性反転して負極側選択電圧Ｖ２を生成するものである。なお、Ｖin、ＧＮＤは、それぞれ正極側非選択電圧、負極側非選択電圧としてそのまま用いられる。
【００４９】
ここで、ある走査線３１２が選択されて、その選択期間において選択電圧Ｖ１が印加されると、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、データ線２１２を介してデータ信号を印加すると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧Ｖinが印加されて、当該ＴＦＤ２２０が非導通状態となっても、当該ＴＦＤ２２０のリーク（オフリーク）が少なく、かつ、液晶層１１８の抵抗が十分に高ければ、当該液晶層１１８における電荷の蓄積が維持される。すべての走査線３１２が選択されて１垂直走査期間経過すると、再び、同じ走査線３１２が選択されて、その選択期間において今度は選択電圧Ｖ２が印加されると、同様に、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、同様にデータ線２１２を介してデータ信号が印加されると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧ＧＮＤが印加されて、当該ＴＦＤ２２０を非導通状態になっても、当該液晶層１１８における電荷の蓄積が維持される。このように、各ＴＦＤ２２０を交流駆動して蓄積させる電荷の量を制御することによって、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となっている。
【００５０】
なお、この実施形態にあっては、液晶パネル１００として、ＴＦＤ２２０を用いたものを例にとって説明したが、これに限られず、一方の基板において走査線、データ線を設けるとともに、それらの各交差点においてゲートが走査線に、ソースがデータ線に、ドレインが画素電極に、それぞれ接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いてものでも良い。くわえて、これらスイッチング素子を用いずに、ＳＴＮ（Super Twisted Nematic）型液晶を用いたパッシィブ型液晶などにも適用可能である。さらに、液晶に替えて、発光層を配置したエレクトロルミネッセンス表示装置など、各種の電気光学効果を用いて表示を行う電気光学装置に適用可能である。
【００５１】
【発明の効果】
以上説明したように本発明によれば、電流は常に抵抗素子に流れないので、それによる電力損失を抑えることができ、また、抵抗素子を高抵抗化する必要もなくなるので、小型化・簡略化に貢献でき、ノイズの影響も受けにくくなる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態に係る電源回路の構成を示すブロック図である。
【図２】  同電源回路の動作を説明するためのタイミングチャートである。
【図３】  本発明の第２実施形態に係る電源回路の構成を示すブロック図である。
【図４】  同電源回路の動作を説明するためのタイミングチャートである。
【図５】  本発明の第３実施形態に係る電源回路の構成を示すブロック図である。
【図６】  同電源回路の動作を説明するためのタイミングチャートである。
【図７】  本発明の第４実施形態に係る電気光学装置の一例たる液晶表示装置の電気的な構成を示すブロック図である。
【図８】  同装置における液晶パネルの要部構成を示す構成を部分破断斜視図である。
【図９】  従来の電源回路の構成を示すブロック図である。
【図１０】  従来の電源回路の動作を説明するためのタイミングチャートである。
【符号の説明】
１００……液晶パネル
２００……素子基板
２５０……Ｘドライバ
３００……対向基板
３５０……Ｙドライバ
４００、４５０、４５２、４５４……電源回路
４２０、４２２……抵抗
４６２、４６４、４６６、４６８……スイッチ
４７２、４７４……コンデンサ
【図１】
0003726584.tif 000002
【図２】
0003726584.tif 000003
【図３】
0003726584.tif 000004
【図４】
0003726584.tif 000005
【図５】
0003726584.tif 000006
【図６】
0003726584.tif 000007
【図７】
0003726584.tif 000008
【図８】
0003726584.tif 000009
【図９】
0003726584.tif 000010
【図１０】
0003726584.tif 000011