(57)【特許請求の範囲】
【請求項１】
半導体装置の製造におけるレジストパターンニングの位置合わせ精度の検出において、
半導体装置の層間絶縁膜に、検出する位置合わせずれの方向に頂角を有する三角形の窓部を設けると共に、
前記層間絶縁膜を挟んで上層メタル配線と下層メタル配線とを設け、
更に、前記窓部の前記上層メタル配線と下層メタル配線との間に、所定の比抵抗を有する部材により密着層を設けて電気抵抗部を構成する
ことを特徴とする位置合わせ精度検出装置。
【請求項２】
半導体装置の製造におけるレジストパターンニングの位置合わせ精度の検出において、
半導体装置の層間絶縁膜に、検出する位置合わせずれの方向に頂角を有する三角形の窓部を設けると共に、検出する位置合わせずれの方向に平行である一対の辺を有する四角形の校正用窓部を設けており、
前記層間絶縁膜を挟んで上層メタル配線と下層メタル配線とを設けると共に、
前記窓部の前記上層メタル配線と下層メタル配線との間に、所定の比抵抗を有する部材により密着層を設けて電気抵抗部を構成し、
更に、前記上層メタル配線と下層メタル配線との間に校正手段を設けた
ことを特徴とする位置合わせ精度検出装置。
【請求項３】
請求項１または請求項２に記載の位置合わせ精度検出装置において、
前記窓部は検出する位置合わせずれの方向に頂角を有する複数の三角形からなり、各々の窓部に設けられる密着層の電気抵抗は直列に接続されている
ことを特徴とする位置合わせ精度検出装置。
【請求項４】
半導体装置の製造におけるレジストパターンニングの位置合わせ精度の検出において、
半導体装置の層間絶縁膜に、検出する直交した２つの位置合わせずれの方向の各々の方向に独立して頂角を有する三角形の窓部を設けると共に、
前記層間絶縁膜を挟んで上層メタル配線と下層メタル配線とを設け、
更に、前記窓部の前記上層メタル配線と下層メタル配線との間に、所定の比抵抗を有する部材により密着層を設けて電気抵抗部を構成する
ことを特徴とする位置合わせ精度検出装置。
【請求項５】
半導体装置の製造におけるレジストパターンニングの位置合わせ精度の検出において、
半導体装置の層間絶縁膜に、検出する直交した２つの位置合わせずれの方向の各々の方向に独立して頂角を有する三角形の窓部を設けると共に、直交する各々の位置合わせずれの方向に平行である一対の辺を有する四角形の校正用窓部を設けており、
前記層間絶縁膜を挟んで上層メタル配線と下層メタル配線とを設けると共に、
前記窓部の前記上層メタル配線と下層メタル配線との間に、所定の比抵抗を有する部材により密着層を設けて電気抵抗部を構成し、
更に、前記上層メタル配線と下層メタル配線との間に校正手段を設けた
ことを特徴とする位置合わせ精度検出装置。
【請求項６】
請求項４または請求項５に記載の位置合わせ精度検出装置において、
前記窓部は検出する位置合わせずれの方向に頂角を有する複数の三角形からなり、各々の窓部に設けられる密着層の電気抵抗は直列に接続されている
ことを特徴とする位置合わせ精度検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造過程における、レジストパターンニングの際の合わせずれ量を検出する位置合わせ精度検出装置に関する。
【０００２】
【従来の技術】
半導体装置の製造過程において、レジストパターンニングの際の位置合わせ精度の確保は、製品の歩留り向上のための重要な要素であり、今後予想される、更なる半導体の微細化に伴い、なお一層、位置合わせに関する技術の重要性は増大するものと思われる。
【０００３】
従来の位置合わせ精度の検出方法について、図１２および図１３を参照して説明する。図１２は従来のレジストパターンニングの際の位置合わせ精度の検出手段を示す図であって、同図（ａ）はその正面図であり、同図（ｂ）は同図（ａ）におけるＡ3 −Ａ3 の断面側面図である。また、図１３は図１２に示す検出手段による検出精度について説明するための図である。
【０００４】
従来、レジストパターンニングの際の位置合わせ精度の検出手段として、図１２に示すような評価回路部１００を、上層メタル配線１０１とＳｉＯ2 からなる層間絶縁膜１０２をレジストパターンニングとエッチング工程により作製し、用いてきた。同図に示されるようにこの検出手段を構成する上層メタル配線１０１は正方形をしており、その周囲を所定の間隔を有して取り巻くように層間絶縁膜１０２が設けられている。また、上層メタル配線１０１は下層メタル配線１０３上に密着層１０４を介して積層されている。
【０００５】
この評価回路部１００を用いた上層メタル配線１０１と層間絶縁膜１０２との位置合わせずれ量の測定は、例えば、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ
Ｄｅｖｉｃｅ）撮像素子等によって上面より撮影し、これによって得られた画像データを処理することによって行われてきた。図１２（ａ）に示す上層メタル配線１０１と層間絶縁膜１０２の形状からも分かるように中心位置の合わせずれ量は横方向と縦方向の成分に分離して測定することが可能である。
【０００６】
しかしながら上述した検出方法では、検出部のパターンが荒れている場合等には検出精度が著しく低下するという問題があった。例えば、図１３に示すように下層メタル配線１０３がスパッタリング法によるＡｌ蒸着の場合、Ａｌのグレインにより表面に微小な凹凸形状が発生し、これが透明膜である層間絶縁膜１０２の表面にレンズ効果により転写される。この状態で上面からＣＣＤにより撮影すると、層間絶縁膜１０２の輪郭１０５が荒れてしまい、位置検出の精度が低下するというものであった。また、測定精度の限界は光学顕微鏡の光学的分解性能で決まるため、今後の半導体製造の一層の微細化技術に対して精度的に対応することは困難であると想定される。
【０００７】
【発明が解決しようとする課題】
従って本発明の課題は、半導体装置の微細化に伴うレジストパターンニングの際の位置合わせずれの検出精度を向上させるために、これに用いる位置合わせ精度検出装置を提供しようとするものである。
【０００９】
半導体装置の製造におけるレジストパターンニングの位置合わせ精度の検出において、半導体装置の層間絶縁膜に、検出する位置合わせずれの方向に頂角を有する三角形の窓部を設けると共に、前記層間絶縁膜を挟んで上層メタル配線と下層メタル配線とを設け、更に、前記窓部の前記上層メタル配線と下層メタル配線との間に、所定の比抵抗を有する部材により密着層を設けて電気抵抗部を構成する位置合わせ精度検出装置、および、上述した位置合わせ精度検出装置に、上層メタル配線と下層メタル配線との間に校正手段を付加した位置合わせ精度検出装置を提供する。
【００１０】
また、検出する位置合わせずれの方向に平行である一対の辺を有する四角形の校正用窓部を設ける。また、前記窓部は検出する位置合わせずれの方向に頂角を有する複数の三角形からなり、各々の窓部に設けられる密着層の電気抵抗は直列に接続されている位置合わせ精度検出装置とする。
【００１１】
さらに、半導体装置の製造におけるレジストパターンニングの位置合わせ精度の検出において、半導体装置の層間絶縁膜に、検出する直交した２つの位置合わせずれの方向の各々の方向に独立して頂角を有する三角形の窓部を設けると共に、前記層間絶縁膜を挟んで上層メタル配線と下層メタル配線とを設け、更に、前記窓部の前記上層メタル配線と下層メタル配線との間に、所定の比抵抗を有する部材により密着層を設けて電気抵抗部を構成することを特徴とする位置合わせ精度検出装置、および、上述した位置合わせ精度検出装置に、上層メタル配線と下層メタル配線との間に校正手段を付加した位置合わせ精度検出装置を提供する。また、これに直交する各々の位置合わせずれの方向に平行である一対の辺を有する四角形の校正用窓部を設ける。また、前記窓部は検出する位置合わせずれの方向に頂角を有する複数の三角形からなり、各々の窓部に設けられる密着層の電気抵抗は直列に接続されている位置合わせ精度検出装置を構成する。
【００１３】
本発明の位置合わせ精度検出装置によれば、レジストパターンニングにおける微小な合わせずれを精度良く検出することができ、従って、更なる微細構造を有する半導体装置の製造を歩留まりよく行うことが可能となる。
【００１４】
【発明の実施の形態】
本発明の実施の形態例について図１ないし図１１を参照して説明する。
【００１５】
図１はウェハ１上の合わせずれ評価パターンの部位を示す図であって、（ａ）は半導体回路を形成するウェハ１の正面図であり、（ｂ）は半導体回路の１ショット分の拡大図である。ここで１ショットとは露光装置により１回の露光でパターンニングされる領域をいう。１ショット内には実回路パターン部３と、実回路パターン部３を分離するスクライブライン４と、位置合わせずれ量を評価するための評価パターン部５とがある。位置合わせずれ量をショット内の中心と周辺とで測定するために、評価パターン部５は同図（ｂ）に示すようにショットの中心と四隅に配置されている。
【００１６】
まず、本発明の第一の実施形態例の構成および動作について図２ないし図４を参照して説明する。ここで、図２は本発明に係わる評価パターン部５における位置合わせパターン（以下、単に「検出パターン」と記す）の第一の実施形態例を示す図であって、図２（ａ）はその平面図であり、図２（ｂ）は同図（ａ）の等価回路である。図３（ａ）は第一の実施形態例の、図２（ａ）のＡ1 −Ａ1 線上の断面図であり、図３（ｂ）は図３（ａ）のＢ2 部位の斜視図である。また、図４は検出パターンの上層メタル配線と窓部の配置と電気抵抗の関係について説明するための図であって、同図（ａ）は上層メタル配線と窓部との配置の第一の例であり、同図（ｂ）は第二の例である。同図（ｃ）は位置合わせずれ量と電気抵抗との関係を示す。
【００１７】
位置合わせずれの検出パターンは図２（ａ）に示すように、評価パターン部５に作製され、層間絶縁膜１２に窓部１３、出力端子１４ａ、１４ｂの孔が設けられ、それらの孔に下層メタル配線１０が露出している。窓部１３の上部に上層メタル配線１１が設けられていて、窓部１３と上層メタル配線１１との間に所定の比抵抗率を有する密着層（図３の符号１５）が設けられていて、これにより抵抗Ｒｎが形成されている。窓部１３と出力端子１４ａ、また、上層メタル配線１１と出力端子１４ｂは密着層１５を介して電気的に接続されている。窓部１３は三角形の形状をしていて、三角形の頂角の方向の位置ずれを検出するものである。出力端子１４ａ、１４ｂは位置合わせずれ量を測定する際にテスターの端子を当てる部分であって、大きなエリアを有している。
【００１８】
図２（ｂ）は上述した検出パターンの等価回路であって、Ｑ＋で示される出力端子１４ａとＱ−で示される出力端子１４ｂとの間に密着層１５による抵抗Ｒｎが設けられていて、この抵抗Ｒｎが位置合わせずれ量に応じて決まるため、この抵抗Ｒｎの値を測定することにより、そのずれ量を検出することができる。
尚、ずれを検出できる方向は図２（ａ）の矢印Ｘで示す左右の方向である。
また、抵抗Ｒは前記窓部１３の三角形の底辺で密着層１５が形成されたときの抵抗値である。
【００１９】
図３（ａ）は評価パターン部５の図２（ａ）に示すＡ1 −Ａ1 線上の断面図であって、下層メタル配線１０、上層メタル配線１１、層間絶縁膜１２、窓部１３、出力端子１４ａ、抵抗Ｒｎを形成する密着層１５の断面の構成が見られる。また、図３（ｂ）は同図（ａ）のＢ2 で示される領域の斜視図であって、抵抗Ｒｎの構成をよく示している。
尚、層間絶縁膜１２はＳｉＯ2 で形成され、また、密着層１５はＴｉ／ＴｉＯＮ／Ｔｉ等の複数層の金属または合金によって形成されている。
【００２０】
つぎに、図４を参照して位置合わせずれ量の変化と電気抵抗の変化について説明する。
図４に示すように窓部１３は三角形となっていて、上層メタル配線１１が層間絶縁膜１２に対し、ずれ検出方向に対して位置合わせずれが生じると、上層メタル配線１１と窓部１３との重なり合う位置が移動する。図４（ａ）はずれ量「０」の位置から右側にずれた状態であり、一方、図４（ｂ）は左側にずれた状態を示している。このずれにより上層メタル配線１１と層間絶縁膜１２との接触面積Ｓｎが変化する。即ち、図４（ａ）では接触面積はＳ1 であり、ずれ量「０」の位置の接触面積はＳ0 より小さくなり、一方、図４（ｂ）では接触面積はＳ2 であり、ずれ量「０」の位置の接触面積はＳ0 より大きくなる。
【００２１】
上述したようにして位置合わせずれ量と接触面積Ｓｎとの間に相関関係が生じる。また、接触面積Ｓｎと、上層メタル配線１１と窓部１３との間の抵抗Ｒｎとの関係は一義的に決定されるものであるから、従って、位置合わせずれ量はこの抵抗Ｒｎを、例えば電圧、電流に変換して測定することにより求めることができる。
【００２２】
つぎに、接触面積Ｓｎと抵抗Ｒｎとの関係について説明する。
接触面積Ｓｎと抵抗Ｒｎとの関係は次の式で表せる。
0003716522.tif 000002
ここで、Ｒｎ：位置合わせずれｎの場合の電気抵抗
Ｓｎ：位置合わせずれｎの場合の下層メタル配線１０と密着層１５との接触面積
Ｄ：密着層１５の厚さ
ρ：密着層１５の比抵抗
α：Ｄ／ρ
である。
【００２３】
即ち、Ｄおよびρは位置合わせずれとは無関係の定数であるから、式（１）は式（２）のように表現でき、接触面積Ｓｎと電気抵抗Ｒｎは逆比例関係にあることがわかる。この関係を図４（ｃ）に示す。従って、この電気抵抗Ｒｎを検出し、基準の電気抵抗Ｒ0 と比較することにより、位置合わせずれの方向、即ち図２（ａ）の矢印Ｘで示す左右いずれかの方向とそのずれ量を求めることができる。
【００２４】
上述した検出パターンは一方向の位置合わせずれを検出するものであって、図５（ａ）、および（ｂ）に示すように、このパターンを直交する２つの方向に向けて各々設けることにより、平面上の如何なる方向の位置合わせずれも、直交する成分に分解して求めることができる。
【００２５】
また、図６は評価パターン部５における検出パターンの第二の実施形態例を示す図であって、Ｘ方向の位置合わせずれを検出するための上層メタル配線１１ａと窓部１３ａで構成されるパターンと、これと直交して設けられたＹ方向の位置合わせずれを検出するための上層メタル配線１１ｂと窓部１３ｂで構成されるパターンが同一の評価パターン部５に設けられているものである。出力端子１４ａは両方に共通であり、また、Ｘ方向、Ｙ方向の各々の位置合わせずれ量を出力する出力端子１４ｂ1 、１４ｂ2 を有している。
【００２６】
つぎに、図７を参照して、本発明の位置合わせずれ検出精度の向上に関する第三の実施形態例について説明する。図７（ａ）は本実施例の平面図であって、窓部１３ａ〜１３ｆのそれぞれに抵抗Ｒａ〜抵抗Ｒｆを設け、これらを直列に接続したものである。図７（ｂ）は同図（ａ）のＡ2 −Ａ2 線上における断面図であって、密着層１５ａ〜１５ｆが上記抵抗Ｒａ〜抵抗Ｒｆを形成している。また、図７（ｃ）はこの等価回路であって、それぞれの窓部１３ａ〜１３ｆの接触面積に対応して形成された抵抗Ｒａ〜抵抗Ｒｆが直列に接続されていることを表している。
【００２７】
この抵抗の段数をｑとすると、出力端子１４ａと１４ｂとの間で測定される位置合わせずれｎの時の抵抗Ｒｎは式（３）で与えられる。
Ｒｎ＝Ｒ0 ×ｑ＋ΔＲｎ×ｑ                        （３）
ここで、Ｒ0 は位置合わせずれのないときの個々の接触部の抵抗値であり、ΔＲｎは位置合わせずれにより発生した個々の接触部の抵抗値の変化量である。
式（３）より、位置合わせずれにより発生した個々の接触部の抵抗値の変化量はｑ倍に増幅して検出されることがわかり、より感度の高い検出精度を得られることがわかる。
【００２８】
つぎに、位置合わせずれ検出を校正する手段を設けた、本発明の第四の実施形態例について、図８を参照して説明する。
【００２９】
位置合わせずれ検出精度は上層メタル配線１１の線幅変動のみならず、その他の種々な製造上のばらつきによって引き起こされる。例えば、層間絶縁膜１２の窓部１３の加工のばらつき、膜種変化による密着層１５の比抵抗ρのばらつき、密着層１５の膜厚Ｄのバラツキ等である。これらは式（２）で示した比例定数αが変化してしまうものでもあり、検出精度の低下につながる。本実施形態例は校正回路を検出パターンと同時に評価パターン部５に作り込み、更なる検出精度の向上を図るものである。
【００３０】
図８は図６に示した横（Ｘ）方向、縦（Ｙ）方向の両方向の位置合わせずれを検出するパターンに、横方向の校正用パターンを設けたものである。これに縦方向の校正用パターンを同時に設けてもよいことは当然である。
【００３１】
層間絶縁膜１２に校正用窓部１６を設け、上層メタル配線１１ｃと層間絶縁膜１２の間に密着層１５を設けて所定の抵抗値を得るようにする。校正用窓部１６の下層メタル配線１０は出力端子１４ａに接続していて、この出力端子１４ａと出力端子１４ｂ3 との間から所定の抵抗値に関する電気量を検出する。その他の校正は図６を参照して既に第二の実施形態例として説明したことと同一であり、ここでの説明は省略する。
【００３２】
つぎに、校正の動作について説明する。
位置合わせずれ量がゼロの状態のときに、窓部１３ａで得られる接触面積をＳ0 とすると、校正用窓部１６で得られる接触面積も常にＳ0 となるように、校正用窓部１６の縦方向の長さＭを設定し、作製する。即ち、校正用窓部１６は上下の２辺が平行な四角形であることから、この方向に如何なる位置合わせのずれがあっても、この部位での電気抵抗に変化を生じることはなく、位置合わせずれ量がゼロのときの窓部１３ａでの接触面積を決定する。即ち、位置合わせずれ量をゼロとするパターンニングの基準とすることができる。
【００３３】
従って、校正用窓部１６の校正回路で得られる電気抵抗と窓部１３ａで形成される電気抵抗とを比較し、その結果に応じて横（Ｘ）方向のパターン位置を決定することができる。また、縦（Ｙ）方向に関しても同様な校正回路を設けることにより、窓部１３ｂで形成される電気抵抗とを比較して縦（Ｙ）方向のパターン位置を決定することができることは当然である。
【００３４】
また、前述した製造工程でのバラツキが発生しても、校正回路も同様な電気抵抗の変化が生じるため、電気抵抗の差を用いて位置合わせずれを制御する本発明の方法では、この影響は排除されるものであり、高精度でパターンニングの位置合わせを可能としていて、本発明の大きな特徴を形成している。
【００３５】
つぎに、単位ずれ量当たりの電気抵抗の変化を大きくする、位置合わせずれ検出感度の向上について図９および図１０を参照して説明する。
【００３６】
式（２）において、電気抵抗Ｒｎと、下層メタル配線１０と密着層１５との接触面積Ｓｎは逆比例の関係にあることは既に述べたところであるが、図９の状態において、式（２）内のＳｎは式（４）で与えられる。
0003716522.tif 000003
ここで、ｌｎは位置合わせずれ状態ｎの場合の上層メタル配線１１と窓部１３との位置関係を表すもので、窓部１３の二等辺三角形の頂点から上層メタル配線１１の左端までの距離である。従ってずれ量の変化はこのｌｎの変化に対応することになる。
式（４）より、単位ずれ量Δｌｎ当たりの電気抵抗の変化ΔＳｎを大きくするためには、θ、若しくはｌｎの範囲でＬを大きくすればよいことがわかる。
【００３７】
上層メタル配線１１はその線幅Ｌが変動すると接触面積Ｓｎが変化してしまい、結果として位置合わせずれ検出の精度が低下するが、窓部１３の頂角θを大きくすることでこれが改善できる。即ち、頂角θが小さい場合と比較して、単位ずれ量当たりの接触面積変化率が大きくなり、高感度に電気抵抗の変化が検出できるためである。
【００３８】
つぎに、Ｌ0 を大きくした場合について図１０を参照して説明する。図中のＬ0 は上層メタル配線１１の幅であって、同図に示すｌｎの最大値よりも大きな値とする。
このときの三角形Ｓｎは式（５）で表される。
Ｓｎ＝ｌｎ2 ｔａｎ（θ／２）                        （５）
ここで、式（５）をｌｎで微分したものから式（４）をｌｎで微分したものを引くと、その差は２（ｌｎ−Ｌ）・ｔａｎ（θ／２）となり、式（４）でＬはｌｎより小さいことから、２（ｌｎ−Ｌ）・ｔａｎ（θ／２）は常に正となり、検出感度は、Ｌ0 を大きくした図１０に示す検出パターンの方が優れていることが分かる。
【００３９】
つぎに、この検出パターンの作成方法について、図１１を参照して説明する。同図は図２のＡ1 −Ａ1 線上の各製造工程における断面図である。
【００４０】
まず、下層メタル配線１０となる金属を、例えばスパッタリング法により蒸着する〔図１１（ａ）〕。この部分についてはエッチングを行わない。つぎに、層間絶縁膜１２となる、例えばＳｉＯ2 を気相成長（ＣＶＤ）により成膜する〔図１１（ｂ）〕。その後、層間絶縁膜１２の窓部１３と出力端子１４ａとなる部位をフォトリソグラフィー工程によりパターンニングし、エッチング工程においてエッチングし、所望の形状に加工する〔図１１（ｃ）〕。つぎに、上層メタル配線１１となる金属を、例えばスパッタリング法により蒸着する〔図１１（ｄ）〕。密着層１５はこの工程で同時に成膜される。最後に、上層メタル配線１１をフォトリソグラフィー工程によりパターンニングし、エッチング工程においてエッチングし、所望の配線形状に加工する〔図１１（ｅ）〕。
【００４１】
これらの一連の加工は実回路を作成する過程と同時に行われる。また、最初の工程における下層メタル配線１０となる金属についてはシリコンウェハにインプランテーションを施したものを用いることもできるので、半導体回路製造の初期工程においても、合わせずれ検出パターンの作製、評価が可能である。
【００４２】
【発明の効果】
以上説明したように本発明の検出パターンを用いた位置合わせずれ検出装置によれば、電極間に形成された抵抗値を測定することで、レジストパターンニングの際の位置合わせずれを精度よく検出することができる。
【００４３】
また、校正用パターンを利用した補正により、線幅および膜厚のばらつき、膜質変化等の製造における影響を全く受けること無く、安定した位置合わせずれ量を測定することができ、ずれ検出の信頼性が飛躍的に向上する。
【００４４】
また、複数段の直列回路に検出パターンを構成することにより、位置合わせずれによる抵抗の変化量を増幅して測定することができるため、検出誤差要因のテスターの測定精度や外部からの電気的ノイズに対して効果的にその影響を軽減することができ、ずれ検出の信頼性が飛躍的に向上する。
【００４５】
抵抗測定の際に必要とされる主要な機器は電気抵抗測定用のテスターのみであるため、従来のずれ検出に用いた大がかりな測定システムを必要とせず、簡単なシステム構成で位置合わせずれを検出することが可能である。また、電気抵抗の測定は短時間で行うことができるため、測定器コストおよびランニングコストが大幅に削減できる。
【００４６】
電気抵抗測定感度（精度）を自由に調整できるので、位置合わせずれ量の検出精度を容易に向上でき、今後の半導体製造における一層の微細化技術に対応した合わせずれ評価方法として用いて効果が大きい。
【図面の簡単な説明】
【図１】  ウェハ上の評価パターン部を示す図であって、（ａ）は半導体回路を形成するウェハの正面図であり、（ｂ）は半導体回路の１ショット分の拡大図である。
【図２】  本発明に係わる評価パターン部における位置合わせパターンの第一の実施形態例を示す図であって、（ａ）はその平面図であり、（ｂ）は（ａ）の等価回路である。
【図３】  第一の実施形態例であって、（ａ）は図２（ａ）のＡ1 −Ａ1 線上の断面図であり、（ｂ）は（ａ）のＢ2 部位の斜視図である。
【図４】  位置合わせパターンの上層メタル配線と窓部の配置と、電気抵抗との関係について説明するための図であって、（ａ）は上層メタル配線と窓部との配置の第一の例であり、（ｂ）は第二の例である。（ｃ）は合わせずれ量と電気抵抗との関係を示す図である。
【図５】  （ａ）は横方向のずれを検出する位置合わせパターンであり、（ｂ）は縦方向のずれを検出する位置合わせパターンである。
【図６】  本発明に係わる評価パターン部における位置合わせパターンの第二の実施形態例を示す図である。
【図７】  本発明に係わる評価パターン部における位置合わせパターンの第三の実施形態例を示す図であって、（ａ）はその平面図であり、（ｂ）は（ａ）におけるＡ2 −Ａ2 線上の断面側面図であり、（ｃ）はその等価回路である。
【図８】  本発明に係わる位置合わせパターンの第四の実施形態例を示す図である。
【図９】  本発明による位置合わせパターンの検出精度について説明するための図である。
【図１０】  合わせずれ検出感度の向上について説明するための図である。
【図１１】  本発明による位置合わせパターンの作成方法を説明するための図である。
【図１２】  従来のレジストパターンニングの際の位置合わせ精度の検出手段を示す図であって、（ａ）はその正面図であり、（ｂ）は（ａ）におけるＡ3 −Ａ3 線上の断面側面図である。
【図１３】  図１２の検出手段による検出精度について説明するための図である。
【符号の説明】
１…ウェハ、２…半導体回路、３…実回路パターン部、４…スクライブライン、５…評価パターン部、１０，１０３…下層メタル配線、１１，１１ａ〜１１ｃ，１０１…上層メタル配線、１２，１０２…層間絶縁膜、１３，１３ａ〜１３ｆ…窓部、１４a ，１４b ，１４b1，１４b2，１４b3…出力端子、１５，１５ａ〜１５ｆ，１０４…密着層、１６…校正用窓部、１００…評価回路部、１０５…輪郭
【図１】
0003716522.tif 000004
【図２】
0003716522.tif 000005
【図３】
0003716522.tif 000006
【図４】
0003716522.tif 000007
【図５】
0003716522.tif 000008
【図６】
0003716522.tif 000009
【図７】
0003716522.tif 000010
【図８】
0003716522.tif 000011
【図９】
0003716522.tif 000012
【図１０】
0003716522.tif 000013
【図１１】
0003716522.tif 000014
【図１２】
0003716522.tif 000015
【図１３】
0003716522.tif 000016