(57)【特許請求の範囲】
【請求項１】
既知信号に含まれるデータ系列と、各時刻の受信信号との相関値を計算する計算手段と、
前記既知信号が付加される１フレーム長の前記受信信号を用いて計算された１フレーム分の前記相関値を少なくとも記憶可能な領域を有し、前記計算手段により計算された前記相関値を記憶する記憶手段と、
前記相関値の絶対値が最大となる位置を主波の位置として推定し、前記相関値のピークの位置を、前記主波の位置との距離に応じた遅延量を有するエコーの位置として推定するように、前記記憶手段に記憶された１フレーム分の前記相関値に基づいてチャネル推定を行い、前記主波となる前記受信信号と前記エコーとなる前記受信信号に畳み込み演算に用いられる係数が割り当てられるように、前記受信信号を遅延させるバッファの遅延量を前記チャネル推定の結果に応じて設定する推定手段と、
前記バッファにおいて遅延させた各時刻の前記受信信号と、割り当てられた前記係数とを乗算し、それぞれの乗算結果を加算して前記受信信号の等化を行う等化手段と
を備える受信装置。
【請求項２】
前記記憶手段と前記バッファが同一の記憶手段により実現される
請求項１に記載の受信装置。
【請求項３】
前記受信信号はDTMB規格のシングルキャリア伝送によって伝送されてきたデータの信号であり、
DTMB規格のマルチキャリア伝送によって伝送されてきたデータの受信時、前記記憶手段と前記バッファが実現される前記同一の記憶手段を用いて演算を行い、前記マルチキャリア伝送によって伝送されてきたデータを受信する受信手段をさらに備える
請求項２に記載の受信装置。
【請求項４】
既知信号に含まれるデータ系列と、各時刻の受信信号との相関値を計算し、
前記既知信号が付加される１フレーム長の前記受信信号を用いて計算された１フレーム分の前記相関値を少なくとも記憶可能な領域を有する記憶手段に、計算した前記相関値を記憶し、
前記相関値の絶対値が最大となる位置を主波の位置として推定し、前記相関値のピークの位置を、前記主波の位置との距離に応じた遅延量を有するエコーの位置として推定するように、前記記憶手段に記憶された１フレーム分の前記相関値に基づいてチャネル推定を行い、
前記主波となる前記受信信号と前記エコーとなる前記受信信号に畳み込み演算に用いられる係数が割り当てられるように、前記受信信号を遅延させるバッファの遅延量を前記チャネル推定の結果に応じて設定し、
前記バッファにおいて遅延させた各時刻の前記受信信号と、割り当てられた前記係数とを乗算し、それぞれの乗算結果を加算して前記受信信号の等化を行う
ステップを含む受信方法。
【請求項５】
既知信号に含まれるデータ系列と、各時刻の受信信号との相関値を計算し、
前記既知信号が付加される１フレーム長の前記受信信号を用いて計算された１フレーム分の前記相関値を少なくとも記憶可能な領域を有する記憶手段に、計算した前記相関値を記憶し、
前記相関値の絶対値が最大となる位置を主波の位置として推定し、前記相関値のピークの位置を、前記主波の位置との距離に応じた遅延量を有するエコーの位置として推定するように、前記記憶手段に記憶された１フレーム分の前記相関値に基づいてチャネル推定を行い、
前記主波となる前記受信信号と前記エコーとなる前記受信信号に畳み込み演算に用いられる係数が割り当てられるように、前記受信信号を遅延させるバッファの遅延量を前記チャネル推定の結果に応じて設定し、
前記バッファにおいて遅延させた各時刻の前記受信信号と、割り当てられた前記係数とを乗算し、それぞれの乗算結果を加算して前記受信信号の等化を行う
ステップを含む処理をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信装置、受信方法、およびプログラムに関し、特に、エコーの遅延量が大きい場合や主波とエコーの判定を誤りやすい場合であっても、チャネル推定を精度よく行うことができるようにした受信装置、受信方法、およびプログラムに関する。
【背景技術】
【０００２】
地上デジタル放送の規格にDTMB(Digital Terrestrial Multimedia Broadcast)規格がある。DTMB規格では、データの変調方式として、シングルキャリアを使った変調方式とマルチキャリアを使った変調方式のうちのいずれかを選択することができるようになされている。
【０００３】
以下、適宜、シングルキャリアを使った変調方式でデータを伝送することをシングルキャリア伝送といい、マルチキャリアを使った変調方式でデータを伝送することをマルチキャリア伝送という。
【０００４】
DTMB規格によるデータ伝送は、シングルキャリア伝送時には、PN信号とデータ信号を周期的に送信するようにして行われる。また、マルチキャリア伝送時には、PN信号と、データ信号に対してIFFT(Inverse Fast Fourier Transform)演算を施して得られたデータを周期的に送信するようにして行われる。PN信号は所定のデータ系列を含む既知信号であり、フレーム間の干渉を防ぐためのガードインターバルとして各フレームに付加される。
【０００５】
図１は、DTMB規格におけるフレーム構成を示す図である。
【０００６】
図１に示すように、DTMB規格の１フレームは１つのPN信号（PN）と１つのデータ信号（DATA）から構成される。フレーム長はPN長＋データ長で表される。フレーム長を図２に示す。PN長は420シンボル、595シンボル、945シンボルの中から選択されたいずれかのシンボル数であり、データ長は3780シンボル（IFFT演算後でいうと3780サンプル）で固定である。
【０００７】
PN長が420シンボルである場合（PN420の場合）、フレーム長は4200シンボルとなり、PN長が595シンボルである場合（PN595の場合）、フレーム長は4375シンボルとなる。また、PN長が945シンボルである場合（PN945の場合）、フレーム長は4725シンボルとなる。
【０００８】
受信装置においては、420，595，945シンボルのそれぞれのPN信号に含まれる系列と同じ系列のデータであるPN系列が再生され、PN系列と受信信号との相関値を求めることによって、受信信号において用いられているPN信号のPN長が特定される。また、PN信号に続くデータ信号が受信され、受信されたデータ信号に対して、等化などの各種の処理が施される。
【０００９】
ところで、等化の技術の１つにスパース等化がある。スパース等化は、等化器に用いられるフィルタのデータラインに遅延量が可変のバッファを挿入することにより、タップ長を仮想的に延長し、長遅延のエコーの等化を可能にする技術である。
【００１０】
DTMB規格に対応した受信装置には、シングルキャリア伝送によって伝送されてきたデータを受信するための等化器と、マルチキャリア伝送によって伝送されてきたデータを受信するための等化器が設けられる。
【００１１】
図３は、シングルキャリア伝送によって伝送されてきたデータを表す信号の等化を行う等化器であるシングルキャリア等化器の構成を示す図である。
【００１２】
シングルキャリア等化器の前段の回路においては、受信信号の周波数変換が行われ、得られたIF信号に対してA/D変換、直交復調などの処理が施される。各処理が施されることによって得られた入力信号ID(t)はPN信号とデータ信号から構成される各フレームの信号であり、FFE１１、LMS(Least Mean Square)演算部１６、およびチャネル推定部１８に入力される。シングルキャリア等化器においては、FFE(Feed Forward Equalizer)１１、FBE(Feed Back Equalizer)１４を用いて、時間域の信号を対象として等化が行われる。
【００１３】
FFE１１は可変係数フィルタよりなり、LMS演算部１６により求められた係数C0(n)を用いて、入力信号ID(t)と係数C0(n)との畳み込み演算を行う。FFE１１は、畳み込み演算の結果を表す信号OD0(t)を加算部１２に出力する。FFE１１のタップ数をN_FFEとすると、FFE１１の出力信号OD0(t)は下式（１）で表される。
【数１】
0005640640.tif 000002
【００１４】
加算部１２は、FFE１１の出力信号OD0(t)とFBE１４の出力信号OD1(t)とを加算することによって等化後信号OD(t)（OD(t) = OD0(t) + OD1(t)）を生成し、出力する。加算部１２から出力された等化後信号OD(t)は、シングルキャリア等化器の外部に出力されるとともに、硬判定部１３とエラー計算部１５に供給される。
【００１５】
硬判定部１３は、加算部１２から供給された等化後信号OD(t)の硬判定を行い、硬判定結果を表す信号OD'(t)を出力する。信号OD'(t)は、FBE１４、エラー計算部１５、およびLMS演算部１７に供給される。
【００１６】
FBE１４も可変係数フィルタよりなり、LMS演算部１７により求められた係数C1(n)を用いて、硬判定部１３から供給された信号OD'(t)と係数C1(n)との畳み込み演算を行う。FBE１４は、畳み込み演算の結果を表す信号OD1(t)を出力する。出力信号OD1(t)は加算部１２に供給され、出力信号OD0(t)との加算に用いられる。FBE１４のタップ数をN_FBEとすると、FBE１４の出力信号OD1(t)は下式（２）で表される。式（２）において、αは、等化後信号OD(t)から信号OD'(t)を求めるまでにかかる遅延を表す。
【数２】
0005640640.tif 000003
【００１７】
FBE１４のデータラインには、エコーの遅延量が大きい場合のスパース等化に対応するために可変遅延量バッファが設けられている。可変遅延量バッファの遅延量delayが、チャネル推定部１８により設定される。
【００１８】
エラー計算部１５は、加算部１２から供給された等化後信号OD(t)から、硬判定部１３から供給された硬判定結果を表す信号OD'(t)を引き、誤差信号E(t)（E(t) = OD(t) - OD'(t)）を出力する。エラー計算部１５から出力された誤差信号E(t)はLMS演算部１６とLMS演算部１７に供給される。
【００１９】
LMS演算部１６は、入力信号ID(t)と、エラー計算部１５から供給された誤差信号E(t)に基づいてLMS演算を行い、FFE１１の係数C0(n)を更新する。
【００２０】
LMS演算部１７は、硬判定部１３から供給された硬判定結果を表す信号OD'(t)と、エラー計算部１５から供給された誤差信号E(t)に基づいてLMS演算を行い、FBE１４の係数C1(n)を更新する。
【００２１】
チャネル推定部１８は、入力信号ID(t)に基づいてチャネルを推定し、遅延量delayを決定する。チャネル推定部１８により決定された遅延量delayを表す信号がFBE１４に供給される。スパース等化においては、FBE１４内の可変遅延量バッファの遅延量を正しく設定するために、チャネル推定を精度よく行うことが重要になる。
【００２２】
図４は、チャネル推定部１８の構成を示すブロック図である。
【００２３】
チャネル推定部１８は、PN相関計算部３１、相関ピーク検出部３２、書き込み制御部３３、および相関値格納メモリ３４から構成される。入力信号ID(t)はPN相関計算部３１に入力される。
【００２４】
PN相関計算部３１は、PN系列を再生し、再生したPN系列と入力信号ID(t)との相関値を計算する。PN相関計算部３１により求められた相関値corr(t)は相関ピーク検出部３２と相関値格納メモリ３４に供給される。
【００２５】
相関ピーク検出部３２は、PN相関計算部３１から供給された相関値corr(t)のピーク位置を検出し、ピーク位置を表すフラグであるピーク位置フラグpeを書き込み制御部３３に出力する。
【００２６】
相関値格納メモリ３４には、主波に割り当てられた領域、プリエコーに割り当てられた領域、ポストエコーに割り当てられた領域のそれぞれの記憶領域が形成されている。書き込み制御部３３は、書き込みフラグweを出力することによって、ピーク位置フラグpeにより示される位置を主波位置として、その位置の前後の入力信号ID(t)を用いて求められた相関値corr(t)を各領域に記憶させる。
【００２７】
プリエコー用の領域の大きさをX、ポストエコー用の領域の大きさをY、ピーク位置が検出された時刻をtpとすると、書き込み制御部３３は、tp-X ≦ t ≦ tp+Yで表される時間tの分の相関値corr(t)が書き込まれるように、書き込みフラグweを出力する。例えばプリエコー用の領域の大きさがXであることは、プリエコー用の領域が、X時間分の入力信号ID(t)を用いて求められた相関値corr(t)を記憶可能な領域であることを表す。
【００２８】
遅延プロファイル判定部３５は、読み出しフラグreを出力することによって、相関値corr(t)を相関値格納メモリ３４から読み出し、エコー位置を検出してチャネルを推定する。遅延プロファイル判定部３５は、推定したチャネルに応じて遅延量delayを決定し、遅延量delayを表す信号をFBE１４に出力する。
【００２９】
このように、DTMB規格においては各フレームの先頭にPN信号がガードインターバルとして挿入されているため、PN系列と受信信号（入力信号ID(t)）との相関値を計算することにより、相関値からチャネル推定値を得ることができる。
【先行技術文献】
【非特許文献】
【００３０】
【非特許文献１】Determination of Tap Positions for Sparse Equalizers                        Kutz, G.; Raphaeli, D.;                                                    Communications, IEEE Transactions on
【発明の概要】
【発明が解決しようとする課題】
【００３１】
スパース等化において長遅延のエコーに対応するには、十分長い区間に渡ってPN系列と受信信号との相関値を計算し、その分の相関値を記憶させておくためのプリエコー用／ポストエコー用の領域を相関値格納メモリに用意しておく必要がある。
【００３２】
仮に、想定した遅延量を超える位置にエコーがある場合、相関値を相関値格納メモリに格納させておくことができないためにチャネル推定を誤ってしまい、データを正しく受信することができない。また、主波とエコーの判定を誤った場合でも、間違った領域に相関値が格納されるため、チャネル推定を誤ってしまい、データを正しく受信することができない。
【００３３】
本発明はこのような状況に鑑みてなされたものであり、エコーの遅延量が大きい場合や、主波とエコーの判定を誤りやすい場合であっても、チャネル推定を精度よく行うことができるようにするものである。
【課題を解決するための手段】
【００３４】
本発明の一側面の受信装置は、既知信号に含まれるデータ系列と、各時刻の受信信号との相関値を計算する計算手段と、前記既知信号が付加される１フレーム長の前記受信信号を用いて計算された１フレーム分の前記相関値を少なくとも記憶可能な領域を有し、前記計算手段により計算された前記相関値を記憶する記憶手段と、前記相関値の絶対値が最大となる位置を主波の位置として推定し、前記相関値のピークの位置を、前記主波の位置との距離に応じた遅延量を有するエコーの位置として推定するように、前記記憶手段に記憶された１フレーム分の前記相関値に基づいてチャネル推定を行い、前記主波となる前記受信信号と前記エコーとなる前記受信信号に畳み込み演算に用いられる係数が割り当てられるように、前記受信信号を遅延させるバッファの遅延量を前記チャネル推定の結果に応じて設定する推定手段と、前記バッファにおいて遅延させた各時刻の前記受信信号と、割り当てられた前記係数とを乗算し、それぞれの乗算結果を加算して前記受信信号の等化を行う等化手段とを備える。
【００３８】
前記記憶手段と前記バッファが同一の記憶手段により実現されるようにすることが可能である。
【００３９】
前記受信信号はDTMB規格のシングルキャリア伝送によって伝送されてきたデータの信号であり、DTMB規格のマルチキャリア伝送によって伝送されてきたデータの受信時、前記記憶手段と前記バッファが実現される前記同一の記憶手段を用いて演算を行い、前記マルチキャリア伝送によって伝送されてきたデータを受信する受信手段をさらに設けることができる。
【００４０】
本発明の一側面の受信方法は、既知信号に含まれるデータ系列と、各時刻の受信信号との相関値を計算し、前記既知信号が付加される１フレーム長の前記受信信号を用いて計算された１フレーム分の前記相関値を少なくとも記憶可能な領域を有する記憶手段に、計算した前記相関値を記憶し、前記相関値の絶対値が最大となる位置を主波の位置として推定し、前記相関値のピークの位置を、前記主波の位置との距離に応じた遅延量を有するエコーの位置として推定するように、前記記憶手段に記憶された１フレーム分の前記相関値に基づいてチャネル推定を行い、前記主波となる前記受信信号と前記エコーとなる前記受信信号に畳み込み演算に用いられる係数が割り当てられるように、前記受信信号を遅延させるバッファの遅延量を前記チャネル推定の結果に応じて設定し、前記バッファにおいて遅延させた各時刻の前記受信信号と、割り当てられた前記係数とを乗算し、それぞれの乗算結果を加算して前記受信信号の等化を行うステップを含む。
【００４１】
本発明の一側面のプログラムは、既知信号に含まれるデータ系列と、各時刻の受信信号との相関値を計算し、前記既知信号が付加される１フレーム長の前記受信信号を用いて計算された１フレーム分の前記相関値を少なくとも記憶可能な領域を有する記憶手段に、計算した前記相関値を記憶し、前記相関値の絶対値が最大となる位置を主波の位置として推定し、前記相関値のピークの位置を、前記主波の位置との距離に応じた遅延量を有するエコーの位置として推定するように、前記記憶手段に記憶された１フレーム分の前記相関値に基づいてチャネル推定を行い、前記主波となる前記受信信号と前記エコーとなる前記受信信号に畳み込み演算に用いられる係数が割り当てられるように、前記受信信号を遅延させるバッファの遅延量を前記チャネル推定の結果に応じて設定し、前記バッファにおいて遅延させた各時刻の前記受信信号と、割り当てられた前記係数とを乗算し、それぞれの乗算結果を加算して前記受信信号の等化を行うステップを含む処理をコンピュータに実行させる。
【００４２】
本発明の一側面においては、既知信号に含まれるデータ系列と、各時刻の受信信号との相関値が計算され、前記既知信号が付加される１フレーム長の前記受信信号を用いて計算された１フレーム分の前記相関値を少なくとも記憶可能な領域を有する記憶手段に、計算された前記相関値が記憶される。また、前記相関値の絶対値が最大となる位置を主波の位置として推定し、前記相関値のピークの位置を、前記主波の位置との距離に応じた遅延量を有するエコーの位置として推定するように、前記記憶手段に記憶された１フレーム分の前記相関値に基づいてチャネル推定が行われ、前記主波となる前記受信信号と前記エコーとなる前記受信信号に畳み込み演算に用いられる係数が割り当てられるように、前記受信信号を遅延させるバッファの遅延量が前記チャネル推定の結果に応じて設定され、前記バッファにおいて遅延させた各時刻の前記受信信号と、割り当てられた前記係数とを乗算し、それぞれの乗算結果を加算して前記受信信号の等化が行われる。
【発明の効果】
【００４３】
本発明によれば、エコーの遅延量が大きい場合や主波とエコーの判定を誤りやすい場合であっても、チャネル推定を精度よく行うことができる。
【図面の簡単な説明】
【００４４】
【図１】DTMB規格におけるフレーム構成を示す図である。
【図２】フレーム長を示す図である。
【図３】従来のシングルキャリア等化器の構成を示す図である。
【図４】図３のチャネル推定部の構成を示すブロック図である。
【図５】本発明の一実施形態に係る受信装置の構成例を示す図である。
【図６】図５のシングルキャリア等化部の構成例を示す図である。
【図７】チャネル推定部の第１の構成例を示すブロック図である。
【図８】PN595の場合の１フレーム分の相関値の例を示す図である。
【図９】FBEの構成例を示す図である。
【図１０】等化処理の流れについて説明するフローチャートである。
【図１１】チャネル推定部の第２の構成例を示すブロック図である。
【図１２】PN595の場合の１フレーム分の相関値の例を示す図である。
【図１３】FBEの他の構成例を示す図である。
【図１４】信号処理部の構成例を示す図である。
【図１５】信号処理部により行われる等化処理の流れについて説明するフローチャートである。
【図１６】信号処理部の他の構成例を示す図である。
【図１７】マルチキャリア等化部の構成例を示す図である。
【図１８】受信システムの第１実施の形態の構成例を示すブロック図である。
【図１９】受信システムの第２実施の形態の構成例を示すブロック図である。
【図２０】受信システムの第３実施の形態の構成例を示すブロック図である。
【図２１】コンピュータの構成例を示す図である。
【発明を実施するための形態】
【００４５】
［受信装置の構成例］
図５は、本発明の一実施形態に係る受信装置の構成例を示す図である。
【００４６】
受信装置５１は、アンテナ６１、チューナ６２、A/D変換部６３、直交復調部６４、切替部６５、シングルキャリア等化部６６、マルチキャリア等化部６７、およびコントローラ６８により構成される。受信装置５１は、例えば、地上デジタル放送の規格であるDTMB規格に対応した受信装置である。
【００４７】
上述したように、DTMB規格では、データの変調方式として、シングルキャリアを使った変調方式とマルチキャリアを使った変調方式のうちのいずれかを選択することができるようになされている。DTMB規格に対応した受信装置である受信装置５１は、シングルキャリアを使った変調方式で伝送されてきたデータを受信するための機能と、マルチキャリアを使った変調方式で伝送されてきたデータを受信するための機能を有している。
【００４８】
チューナ６２は、RF信号を受信し、周波数変換を行って得られたIF信号をA/D変換部６３に出力する。
【００４９】
A/D変換部６３は、チューナ６２から供給された信号に対してA/D変換を施し、得られたデータを出力する。
【００５０】
直交復調部６４は、A/D変換部６３から供給されたデータに対して直交復調を施し、ベースバンドの信号を出力する。直交復調部６４からは、シングルキャリア伝送によって伝送されてきたデータを表す時間域の信号、または、マルチキャリア伝送によって伝送されてきたデータを表す時間域の信号が出力される。
【００５１】
切替部６５は、直交復調部６４から供給された信号の出力先をコントローラ６８による制御に従って切り替える。切替部６５は、シングルキャリア伝送によって伝送されてきたデータの受信時、スイッチ６５Ａを端子６５Ｂに接続し、直交復調部６４から供給された信号をシングルキャリア等化部６６に出力する。また、切替部６５は、マルチキャリア伝送によって伝送されてきたデータの受信時、スイッチ６５Ａを端子６５Ｃに接続し、直交復調部６４から供給された信号をマルチキャリア等化部６７に出力する。
【００５２】
シングルキャリア等化部６６は、切替部６５から供給された信号の等化をコントローラ６８による制御に従って行い、等化後信号を出力する。
【００５３】
マルチキャリア等化部６７は、切替部６５から供給された信号の等化をコントローラ６８による制御に従って行い、等化後信号を出力する。
【００５４】
後段の回路においては、シングルキャリア等化部６６、マルチキャリア等化部６７から出力された等化後信号により表されるデータを対象として誤り訂正等の処理が施される。
【００５５】
［シングルキャリア等化部６６の構成］
図６は、シングルキャリア等化部６６の構成例を示す図である。
【００５６】
シングルキャリア等化部６６の構成は、図１を参照して説明した従来のシングルキャリア等化器の構成と基本的に同じ構成である。FFE７１、LMS演算部７６、およびチャネル推定部７８に対しては、切替部６５から供給された、PN信号とデータ信号から構成される各フレームの信号が入力信号ID(t)として入力される。
【００５７】
FFE７１は可変係数フィルタよりなり、LMS演算部７６により求められた係数C0(n)を用いて、入力信号ID(t)と係数C0(n)との畳み込み演算を行い、畳み込み演算の結果を表す信号OD0(t)を加算部７２に出力する。FFE７１のタップ数をN_FFEとすると、FFE７１の出力信号OD0(t)は上式（１）で表される。
【００５８】
加算部７２は、FFE７１の出力信号OD0(t)とFBE７４の出力信号OD1(t)とを加算することによって等化後信号OD(t)（OD(t) = OD0(t) + OD1(t)）を生成し、出力する。加算部７２から出力された等化後信号OD(t)は、シングルキャリア等化器の外部に出力されるとともに、硬判定部７３とエラー計算部７５に供給される。
【００５９】
硬判定部７３は、加算部７２から供給された等化後信号OD(t)の硬判定を行い、硬判定結果を表す信号OD'(t)を出力する。信号OD'(t)は、FBE７４、エラー計算部７５、およびLMS演算部７７に供給される。
【００６０】
FBE７４も可変係数フィルタよりなり、LMS演算部７７により求められた係数C1(n)を用いて、硬判定部７３から供給された信号OD'(t)と係数C1(n)との畳み込み演算を行う。FBE７４は、畳み込み演算の結果を表す信号OD1(t)を出力する。出力信号OD1(t)は加算部７２に供給され、出力信号OD0(t)との加算に用いられる。FBE７４のタップ数をN_FBEとすると、FBE７４の出力信号OD1(t)は上式（２）で表される。
【００６１】
FBE７４のデータラインには可変遅延量バッファが設けられている。可変遅延量バッファの遅延量delayが、チャネル推定部７８により求められる。FBE７４とチャネル推定部７８から信号処理部８１が構成される。
【００６２】
エラー計算部７５は、加算部７２から供給された等化後信号OD(t)から、硬判定部７３から供給された硬判定結果を表す信号OD'(t)を引き、誤差信号E(t)（E(t) = OD(t) - OD'(t)）を出力する。エラー計算部７５から出力された誤差信号E(t)はLMS演算部７６とLMS演算部７７に供給される。
【００６３】
LMS演算部７６は、入力信号ID(t)と、エラー計算部７５から供給された誤差信号E(t)に基づいてLMS演算を行い、FFE７１の係数C0(n)を更新する。
【００６４】
LMS演算部７７は、硬判定部７３から供給された硬判定結果を表す信号OD'(t)と、エラー計算部７５から供給された誤差信号E(t)に基づいてLMS演算を行い、FBE７４の係数C1(n)を更新する。
【００６５】
チャネル推定部７８は、入力信号ID(t)に基づいてチャネルを推定し、遅延量delayを決定する。チャネル推定部７８は、遅延量delayを表す信号をFBE７４に出力する。
【００６６】
チャネル推定部７８においては入力信号ID(t)とPN系列との相関値が計算され、相関値に基づいてチャネル推定が行われるが、相関値格納用のメモリが、１フレーム分の入力信号ID(t)とPN系列との相関値を記憶可能な容量を有するメモリとされている。相関値格納用のメモリに記憶された１フレーム分の入力信号ID(t)とPN系列との相関値に基づいてチャネル推定が行われる。
【００６７】
［チャネル推定部の第１の例］
図７は、チャネル推定部７８の第１の構成例を示すブロック図である。
【００６８】
チャネル推定部７８は、PN相関計算部９１、相関値格納メモリ９２、および遅延プロファイル判定部９３から構成される。入力信号ID(t)はPN相関計算部９１に入力される。
【００６９】
PN相関計算部９１は、PN信号に含まれる系列と同じ系列のデータであるPN系列を再生し、再生したPN系列と入力信号ID(t)との相関値を計算する。PN相関計算部９１は、各時刻の入力信号ID(t)を用いて求められた相関値corr(t)を相関値格納メモリ９２に出力し、記憶させる。
【００７０】
相関値格納メモリ９２は、１フレーム長の入力信号ID(t)とPN系列との相関値を記憶可能な容量を少なくとも有している。相関値格納メモリ９２には、PN相関計算部９１から供給された１フレーム分の相関値corr(t)が記憶される。
【００７１】
遅延プロファイル判定部９３は、読み出しフラグreを出力することによって、相関値格納メモリ９２に記憶されている１フレーム分の相関値corr(t)（信号rcorr）を読み出す。遅延プロファイル判定部９３は、読み出した１フレーム分の相関値corr(t)に基づいてエコー位置を検出し、チャネルを推定する。遅延プロファイル判定部９３は、推定したチャネルに応じて遅延量delayを決定し、遅延量delayを表す信号をFBE７４に出力する。
【００７２】
図８は、PN595の場合の１フレーム分の相関値の例を示す図である。
【００７３】
図８の横軸は時刻（シンボル）を表し、縦軸は相関値corr(t)の絶対値を表す。各時刻の入力信号ID(t)を用いて相関値corr(t)の計算が行われるものとすると、PN595である場合、相関値格納メモリ９２にはフレーム長と同じ数である4375の相関値corr(t)が記憶される。図８の例においては、500シンボル目で所定の相関値である相関値corr(500)が求められ、1880シンボル目で、相関値corr(500)より大きい相関値corr(1880)が求められている。
【００７４】
遅延プロファイル判定部９３は、このような１フレーム分の相関値corr(t)に基づいて、相関値corr(t)の絶対値の大きさと、相関値corr(t)のピーク間の距離を検出する。また、遅延プロファイル判定部９３は、相関値corr(t)の絶対値の大きさとピーク間の距離に基づいて主波とエコーの位置を推定し、遅延量delayを決定する。
【００７５】
図８の結果が得られた場合、遅延プロファイル判定部９３は、例えば、1880シンボル目で検出された、相関値corr(t)の絶対値が最も大きいパスBを主波として判定する。また、遅延プロファイル判定部９３は、500シンボル目で検出されたパスAを、遅延量が2995シンボル（4374-1880+501シンボル）のポストエコーとして判定する。遅延プロファイル判定部９３は、FBE７４において、ポストエコーとして判定したパスAにもフィルタ係数が割り当てられるように（フィルタ係数との掛け算が行われるように）、遅延量delayを決定する。
【００７６】
１フレーム分の相関値全体が記憶されているから、仮に、パスAが、主波であるパスBに対して1380シンボルだけ先行しているプリエコーであったとしても、遅延量が2995シンボルのポストエコーとして扱って処理を行うことが可能になる。
【００７７】
図９は、FBE７４の構成例を示す図である。
【００７８】
図９に示すFBE７４は、タップ数が6のトランスバーサルフィルタである。FBE７４は、フリップフロップ１０１−１乃至１０１−６、乗算器１０２−１乃至１０２−６、可変遅延量バッファ１０３、および加算器１０４から構成される。データライン上であって、フリップフロップ１０１−４とフリップフロップ１０１−５の間の位置には可変遅延量バッファ１０３が設けられている。
【００７９】
硬判定部７３から出力された硬判定結果を表す信号OD'(t)はフリップフロップ１０１−１に入力され、チャネル推定部７８から出力された遅延量delayを表す信号は可変遅延量バッファ１０３に入力される。乗算器１０２−１乃至１０２−６には、LMS演算部７７により求められた係数C1(n)がそれぞれ割り当てられる。
【００８０】
フリップフロップ１０１−１乃至１０１−６は、それぞれ、入力されたデータを記憶し、所定のタイミングで出力する。
【００８１】
乗算器１０２−１乃至１０２−６は、それぞれ、フリップフロップ１０１−１乃至１０１−６の出力と、LMS演算部７７により設定された係数C1(n)を乗算し、乗算結果を加算器１０４に出力する。
【００８２】
可変遅延量バッファ１０３は、フリップフロップ１０１−４の出力をチャネル推定部７８により求められた遅延量delayに従って遅延させ、フリップフロップ１０１−５に出力する。遅延量delayは、0以上、可変遅延量バッファ１０３のバッファサイズにより遅延可能な時間未満の遅延量である。
【００８３】
加算器１０４は、乗算器１０２−１乃至１０２−６のそれぞれから供給された乗算結果を足し合わせ、足し合わせた結果を出力信号OD1(t)として加算部７２に出力する。
【００８４】
［等化処理の例］
ここで、図１０のフローチャートを参照して、図７のチャネル推定部７８と図９のFBE７４により行われる等化処理の流れについて説明する。図１０の処理は、入力信号ID(t)がチャネル推定部７８に入力されたときに開始される。
【００８５】
ステップＳ１において、チャネル推定部７８のPN相関計算部９１はPN系列を再生する。
【００８６】
ステップＳ２において、PN相関計算部９１は、再生したPN系列と入力信号ID(t)との相関値を計算する。
【００８７】
ステップＳ３において、PN相関計算部９１は、計算により求めた相関値corr(t)を相関値格納メモリ９２に出力し、記憶させる。
【００８８】
ステップＳ４において、PN相関計算部９１は、１フレーム分の相関値corr(t)を計算したか否かを判定する。１フレーム分の相関値corr(t)を計算していないとステップＳ４において判定した場合、PN相関計算部９１は、ステップＳ２に戻り、相関値corr(t)の計算を繰り返す。
【００８９】
一方、１フレーム分の相関値corr(t)を計算したとステップＳ４において判定された場合、ステップＳ５において、遅延プロファイル判定部９３は、相関値格納メモリ９２に記憶されている１フレーム分の相関値corr(t)を読み出す。遅延プロファイル判定部９３は、読み出した１フレーム分の相関値corr(t)に基づいてチャネルを推定し、推定したチャネルに応じて遅延量delayを決定する。
【００９０】
ステップＳ６において、FBE７４は、可変遅延量バッファ１０３の遅延量を遅延プロファイル判定部９３により決定された遅延量delayに応じて設定し、LMS演算部７７により求められた係数C1(n)を用いて演算を行う。畳み込み演算の結果を表す信号OD1(t)はFBE７４から出力され、加算部７２に供給される。
【００９１】
ステップＳ７において、加算部７２は、FFE７１の出力信号OD0(t)とFBE７４の出力信号OD1(t)とを加算することによって等化後信号OD(t)を生成し、出力する。その後、処理は終了される。
【００９２】
以上のように、チャネル推定部７８においては１フレーム分の相関値を用いてチャネル推定が行われる。１フレーム分の相関値には全てのプロファイル情報が必ず含まれることになるため、エコーの解釈を適切に行うことによって、チャネル推定を正しく行うことができる。また、計算により求めた全ての相関値を相関値格納メモリ９２に記憶させておけばよいため、プリエコー用の領域、ポストエコー用の領域といったような、相関値の記憶先となる領域を意識する必要がない。
【００９３】
［チャネル推定部の第２の例］
図１１は、チャネル推定部７８の第２の構成例を示すブロック図である。図１１に示す構成のうち、図７に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
【００９４】
図１１のチャネル推定部７８により可変遅延量バッファの遅延量が制御されるFBE７４には２つの可変遅延量バッファが設けられている。チャネル推定部７８においては、FBE７４に設けられる２つの可変遅延量バッファの遅延量がそれぞれ決定される。
【００９５】
PN相関計算部９１は、PN系列を再生し、PN系列と入力信号ID(t)との相関を計算する。PN相関計算部９１は、計算により求めた相関値corr(t)を相関値格納メモリ９２に出力し、記憶させる。
【００９６】
相関値格納メモリ９２は、PN相関計算部９１から供給された１フレーム分の相関値corr(t)を記憶する。
【００９７】
遅延プロファイル判定部９３は、相関値格納メモリ９２に記憶されている１フレーム分の相関値corr(t)に基づいてチャネルを推定する。遅延プロファイル判定部９３は、推定したチャネルに応じて、遅延量delay1と遅延量delay2を決定し、それぞれの遅延量を表す信号をFBE７４に出力する。
【００９８】
図１２は、PN595の場合の１フレーム分の相関値の例を示す図である。
【００９９】
図１２の例においては、500シンボル目で所定の相関値である相関値corr(500)が求められ、1880シンボル目で、相関値corr(500)より大きい相関値corr(1880)が求められている。また、3400シンボル目で、相関値corr(1880)より小さい相関値corr(3400)が求められている。
【０１００】
遅延プロファイル判定部９３は、例えば、1880シンボル目で検出された相関値corr(t)の絶対値が最も大きいパスBを主波として判定し、3400シンボル目で検出されたパスCを、遅延量が1520シンボルのポストエコーとして判定する。また、遅延プロファイル判定部９３は、500シンボル目で求められたパスAを、遅延量が2995シンボルのポストエコーとして判定する。
【０１０１】
遅延プロファイル判定部９３は、ポストエコーとして判定したパスAとパスCにもFBE７４においてフィルタ係数が割り当てられるように、遅延量delay1と遅延量delay2を決定する。
【０１０２】
図１３は、図１１の構成を有するチャネル推定部７８により可変遅延量バッファの遅延量が制御されるFBE７４の構成例を示す図である。
【０１０３】
図１３のFBE７４は、フリップフロップ１０１−１乃至１０１−ｎ、乗算器１０２−１乃至１０２−ｎ、可変遅延量バッファ１０３−１，１０３−２、および加算器１０４から構成される。データライン上であって、フリップフロップ１０１−４とフリップフロップ１０１−５の間の位置には可変遅延量バッファ１０３−１が設けられる。また、フリップフロップ１０１−（ｎ−２）とフリップフロップ１０１−（ｎ−１）の間の位置には可変遅延量バッファ１０３−２が設けられる。
【０１０４】
硬判定部７３から出力された硬判定結果を表す信号OD'(t)はフリップフロップ１０１−１に入力される。また、チャネル推定部７８から出力された遅延量delay1を表す信号は可変遅延量バッファ１０３−１に入力され、遅延量delay2を表す信号は可変遅延量バッファ１０３−２に入力される。乗算器１０２−１乃至１０２−ｎには、LMS演算部７７により求められた係数C1(n)がそれぞれ設定される。
【０１０５】
フリップフロップ１０１−１乃至１０１−ｎは、それぞれ、入力されたデータを記憶し、所定のタイミングで出力する。
【０１０６】
乗算器１０２−１乃至１０２−ｎは、それぞれ、フリップフロップ１０１−１乃至１０１−ｎの出力と、LMS演算部７７により設定された係数C1(n)を乗算し、乗算結果を加算器１０４に出力する。
【０１０７】
可変遅延量バッファ１０３−１は、フリップフロップ１０１−４の出力をチャネル推定部７８により求められた遅延量delay1に従って遅延させ、フリップフロップ１０１−５に出力する。
【０１０８】
可変遅延量バッファ１０３−２は、フリップフロップ１０１−（ｎ−２）の出力をチャネル推定部７８により求められた遅延量delay2に従って遅延させ、フリップフロップ１０１−（ｎ−１）に出力する。
【０１０９】
加算器１０４は、乗算器１０２−１乃至１０２−ｎのそれぞれから供給された乗算結果を足し合わせ、足し合わせた結果を出力信号OD1(t)として加算部７２に出力する。
【０１１０】
このように、FBE７４のデータライン上（フリップフロップの並び上）に可変遅延量バッファを複数設けることも可能である。図１１の構成を有するチャネル推定部７８と図１３の構成を有するFBE７４により行われる処理は、遅延量として遅延量delay1と遅延量delay2が求められる点を除いて、図１０を参照して説明した処理と基本的に同様の処理である。
【０１１１】
［信号処理部の例］
FBE７４の可変遅延量バッファと、チャネル推定部７８の相関値格納メモリを同一のメモリを共有に用いて実現することも可能である。
【０１１２】
図１４は、FBE７４とチャネル推定部７８を含む信号処理部８１の構成例を示す図である。図１４の信号処理部８１においては、同一のメモリである共有メモリ１４１によって、FBE７４による等化処理においてデータの遅延に用いられるバッファと、チャネル推定部７８によるチャネル推定において相関値の記憶に用いられるメモリが実現される。
【０１１３】
チャネル推定部７８は、PN相関計算部１３１、遅延プロファイル判定部１３２、および可変遅延量バッファ制御部１３３から構成される。入力信号ID(t)はPN相関計算部１３１に入力される。
【０１１４】
PN相関計算部１３１は、PN系列を再生し、再生したPN系列と入力信号ID(t)との相関値を計算する。PN相関計算部１３１により求められた相関値corr(t)はセレクタ１４３に供給される。
【０１１５】
遅延プロファイル判定部１３２は、相関計算完了フラグCDONEをセレクタ１４２とセレクタ１４３に出力し、共有メモリ１４１の用途を切り替える。例えば、遅延プロファイル判定部１３２は、相関値の記憶用として共有メモリ１４１を用いる場合には相関計算完了フラグCDONEの値に0を設定し、出力する。
【０１１６】
遅延プロファイル判定部１３２は、相関値の記憶用として共有メモリ１４１を用いている場合、制御信号flagdを出力することによって、PN相関計算部１３１により求められた相関値corr(t)を共有メモリ１４１に記憶させる。この場合、PN相関計算部１３１により求められた相関値corr(t)は、セレクタ１４３を介して共有メモリ１４１に供給される。また、制御信号flagdは、セレクタ１４２を介して共有メモリ１４１に供給される。
【０１１７】
遅延プロファイル判定部１３２は、１フレーム分の相関値corr(t)が共有メモリ１４１に記憶されたとき、共有メモリ１４１から読み出した１フレーム分の相関値corr(t)（信号rdata）に基づいて上述したようにしてチャネルを推定する。遅延プロファイル判定部１３２は、推定したチャネルに応じて遅延量delayを決定し、遅延量delayを表す信号を可変遅延量バッファ制御部１３３に出力する。
【０１１８】
一方、遅延プロファイル判定部１３２は、チャネルの推定が終了し、データの遅延用として共有メモリ１４１を用いる場合には相関計算完了フラグCDONEに1の値を設定し、出力する。
【０１１９】
可変遅延量バッファ制御部１３３は、遅延量delayを表す信号が遅延プロファイル判定部１３２から供給された場合、制御信号flagbを出力し、共有メモリ１４１をデータの遅延用のメモリとして動作させる。制御信号flagbには遅延量delayを表す情報も含まれており、セレクタ１４２を介して共有メモリ１４１に供給される。
【０１２０】
FBE７４は、フリップフロップ１５１−１乃至１５１−６、乗算器１５２−１乃至１５２−６、および加算器１５３から構成される。硬判定部７３から供給された硬判定結果を表す信号OD'(t)はフリップフロップ１５１−１に入力される。
【０１２１】
フリップフロップ１５１−１乃至１５１−６は、それぞれ、入力されたデータを記憶し、所定のタイミングで出力する。
【０１２２】
乗算器１５２−１乃至１５２−６は、それぞれ、フリップフロップ１５１−１乃至１５１−６の出力と、LMS演算部７７により設定された係数C1(n)を乗算し、乗算結果を加算器１５３に出力する。
【０１２３】
加算器１５３は、乗算器１５２−１乃至１５２−６のそれぞれから供給された乗算結果を足し合わせ、足し合わせた結果を出力信号OD1(t)として加算部７２に出力する。
【０１２４】
セレクタ１４２は、0の値が設定された相関計算完了フラグCDONEが遅延プロファイル判定部１３２から供給されている場合、遅延プロファイル判定部１３２から供給された制御信号flagdを選択して共有メモリ１４１に出力する。また、セレクタ１４２は、1の値が設定された相関計算完了フラグCDONEが遅延プロファイル判定部１３２から供給されている場合、可変遅延量バッファ制御部１３３から供給された制御信号flagbを選択して共有メモリ１４１に出力する。
【０１２５】
セレクタ１４３は、0の値が設定された相関計算完了フラグCDONEが遅延プロファイル判定部１３２から供給されている場合、PN相関計算部１３１から供給された相関値corr(t)を選択して共有メモリ１４１に出力する。また、セレクタ１４３は、1の値が設定された相関計算完了フラグCDONEが遅延プロファイル判定部１３２から供給されている場合、フリップフロップ１５１−４の出力を選択して共有メモリ１４１に出力する。
【０１２６】
共有メモリ１４１は、１フレーム分の相関値corr(t)を記憶可能であり、かつ、セレクタ１４３を介して供給されたフリップフロップ１５１−４の出力を十分に遅延させることが可能な容量を有している。共有メモリ１４１は、セレクタ１４２から制御信号flagdが供給されている場合、セレクタ１４３から供給された相関値corr(t)を記憶する。
【０１２７】
また、共有メモリ１４１は、セレクタ１４２から制御信号flagbが供給されている場合、制御信号flagbに従って遅延量を設定する。共有メモリ１４１は、セレクタ１４３を介して供給されたフリップフロップ１５１−４の出力を設定した遅延量の分だけ遅延させ、フリップフロップ１５１−５に出力する。
【０１２８】
［等化処理の例］
ここで、図１５のフローチャートを参照して、図１４の構成を有する信号処理部８１により行われる等化処理の流れについて説明する。
【０１２９】
ステップＳ１１において、遅延プロファイル判定部１３２は、相関計算完了フラグCDONEの値に0を設定し、出力する。これにより、共有メモリ１４１に対しては、セレクタ１４２により選択された制御信号flagdと、セレクタ１４３により選択された相関値corr(t)が供給される状態になる。共有メモリ１４１は、相関値の記憶用として機能することになる。
【０１３０】
ステップＳ１２において、PN相関計算部１３１はPN系列を再生する。
【０１３１】
ステップＳ１３において、PN相関計算部１３１は、再生したPN系列と入力信号ID(t)との相関値corr(t)を計算する。PN相関計算部１３１により求められた相関値corr(t)は共有メモリ１４１に供給される。
【０１３２】
ステップＳ１４において、遅延プロファイル判定部１３２は、制御信号flagdを出力し、PN相関計算部１３１により求められた相関値corr(t)を共有メモリ１４１に記憶させる。
【０１３３】
ステップＳ１５において、遅延プロファイル判定部１３２は、１フレーム分の相関値corr(t)が計算されたか否かを判定し、計算されていないと判定した場合、ステップＳ１３に戻り、相関値corr(t)の計算を繰り返し行わせる。
【０１３４】
一方、１フレーム分の相関値corr(t)が計算されたとステップＳ１５において判定した場合、ステップＳ１６において、遅延プロファイル判定部１３２は、共有メモリ１４１に記憶されている１フレーム分の相関値corr(t)を読み出す。遅延プロファイル判定部１３２は、読み出した１フレーム分の相関値corr(t)に基づいてチャネルを推定し、推定したチャネルに応じて遅延量delayを決定する。
【０１３５】
ステップＳ１７において、遅延プロファイル判定部１３２は、相関計算完了フラグCDONEの値に1を設定し、出力する。これにより、共有メモリ１４１に対しては、セレクタ１４２により選択された制御信号flagbと、セレクタ１４３により選択された、フリップフロップ１５１−４の出力が供給される状態になる。共有メモリ１４１は、データの遅延用として機能することになる。
【０１３６】
ステップＳ１８において、可変遅延量バッファ制御部１３３は、セレクタ１４２を介して制御信号flagbを共有メモリ１４１に出力し、遅延量を設定する。
【０１３７】
ステップＳ１９において、FBE７４は、共有メモリ１４１を可変遅延量バッファとして各時刻の信号OD'(t)を遅延させ、LMS演算部７７により設定された係数C1(n)を用いて演算を行う。畳み込み演算の結果を表す信号OD1(t)はFBE７４から出力され、加算部７２に供給される。
【０１３８】
ステップＳ２０において、加算部７２は、FFE７１の出力信号OD0(t)とFBE７４の出力信号OD1(t)とを加算することによって等化後信号OD(t)を生成し、出力する。その後、処理は終了される。
【０１３９】
以上のように、FBE７４の可変遅延量バッファと、チャネル推定部７８の相関値格納メモリを同一のメモリを共有に用いて実現することにより、それぞれのメモリを用意する場合に較べてシングルキャリア等化部６６の回路規模を小さくすることが可能になる。
【０１４０】
なお、図１３を参照して説明したようにFBE７４のデータライン上に複数のメモリが設けられ、その複数のメモリが、FBE７４によるデータの遅延用と、チャネル推定部７８による相関値の記憶用に用いられるようにすることも可能である。
【０１４１】
［信号処理部の他の例］
DTMB規格に対応した受信装置５１には、シングルキャリア等化部６６の他にマルチキャリア等化部６７も設けられ、マルチキャリア伝送の受信時、マルチキャリア等化部６７において各種の演算が行われる。１つのメモリが、シングルキャリア等化部６６のFBE７４によるデータの遅延用と、チャネル推定部７８による相関値の記憶用と、マルチキャリア等化部６７による演算用とで共有に用いられるようにすることも可能である。
【０１４２】
図１６は、信号処理部８１の他の構成例を示す図である。
【０１４３】
図１６に示す信号処理部８１の構成のうち、図１４に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
【０１４４】
図１６に示す信号処理部８１の構成は、セレクタ１６１とセレクタ１６２が追加して設けられている点で図１４に示す構成と異なる。セレクタ１６１とセレクタ１６２に対しては、例えばコントローラ６８から出力された受信モードCTYPEが入力され、共有メモリ１４１の用途が切り替えられる。受信モードCTYPEは、受信装置５１の受信モードが、マルチキャリア伝送により伝送されてきたデータを受信するモードであるMCモードであるのか、シングルキャリア伝送により伝送されてきたデータを受信するモードであるSCモードであるのかを表す。
【０１４５】
受信モードCTYPEがMCモードである場合、共有メモリ１４１は、マルチキャリア伝送によって伝送されてきたデータの受信のための演算に用いられる。一方、受信モードCTYPEがSCモードである場合において相関計算完了フラグCDONEの値が0であるとき、共有メモリ１４１は相関値の記憶に用いられる。また、受信モードCTYPEがSCモードである場合において相関計算完了フラグCDONEの値が1であるとき、共有メモリ１４１はデータの遅延に用いられる。
【０１４６】
受信モードCTYPEがSCモードである場合、FBE７４とチャネル推定部７８の各部が動作する。
【０１４７】
チャネル推定部７８のPN相関計算部１３１は、PN系列を再生し、再生したPN系列と入力信号ID(t)との相関を計算する。PN相関計算部１３１により求められた相関値corr(t)はセレクタ１４３に供給される。
【０１４８】
遅延プロファイル判定部１３２は、相関値の記憶用として共有メモリ１４１を用いる場合には相関計算完了フラグCDONEの値に0を設定し、出力する。
【０１４９】
遅延プロファイル判定部１３２は、相関値の記憶用として共有メモリ１４１を用いている場合、制御信号flagdを出力することによって、PN相関計算部１３１により求められた相関値corr(t)を共有メモリ１４１に記憶させる。受信モードCTYPEがSCモードである場合において、相関計算完了フラグCDONEの値が0であるとき、PN相関計算部１３１により求められた相関値corr(t)はセレクタ１４３とセレクタ１６１を介して共有メモリ１４１に供給される。また、制御信号flagdは、セレクタ１４２とセレクタ１６２を介して共有メモリ１４１に供給される。
【０１５０】
遅延プロファイル判定部１３２は、１フレーム分の相関値が共有メモリ１４１に記憶されたとき、共有メモリ１４１から読み出した１フレーム分の相関値corr(t)に基づいて上述したようにしてチャネルを推定する。遅延プロファイル判定部１３２は、推定したチャネルに応じて遅延量delayを決定し、遅延量delayを表す信号を可変遅延量バッファ制御部１３３に出力する。
【０１５１】
一方、遅延プロファイル判定部１３２は、チャネルの推定が終了し、データの遅延用として共有メモリ１４１を用いる場合には相関計算完了フラグCDONEに1の値を設定し、出力する。
【０１５２】
可変遅延量バッファ制御部１３３は、遅延量delayを表す信号が遅延プロファイル判定部１３２から供給された場合、制御信号flagbを出力し、共有メモリ１４１をデータの遅延用のメモリとして動作させる。制御信号flagbには遅延量delayを表す情報も含まれており、セレクタ１４２とセレクタ１６２を介して共有メモリ１４１に供給される。
【０１５３】
FBE７４のフリップフロップ１５１−１乃至１５１−６は、それぞれ、入力されたデータを記憶し、所定のタイミングで出力する。
【０１５４】
乗算器１５２−１乃至１５２−６は、それぞれ、フリップフロップ１５１−１乃至１５１−６の出力と、LMS演算部７７により設定された係数C1(n)を乗算し、乗算結果を加算器１５３に出力する。
【０１５５】
加算器１５３は、乗算器１５２−１乃至１５２−６のそれぞれから供給された乗算結果を足し合わせ、足し合わせた結果を出力信号OD1(t)として加算部７２に出力する。
【０１５６】
セレクタ１４２は、0の値が設定された相関計算完了フラグCDONEが遅延プロファイル判定部１３２から供給されている場合、遅延プロファイル判定部１３２から供給された制御信号flagdを選択してセレクタ１６２に出力する。また、セレクタ１４２は、1の値が設定された相関計算完了フラグCDONEが遅延プロファイル判定部１３２から供給されている場合、可変遅延量バッファ制御部１３３から供給された制御信号flagbを選択してセレクタ１６２に出力する。
【０１５７】
セレクタ１４３は、0の値が設定された相関計算完了フラグCDONEが遅延プロファイル判定部１３２から供給されている場合、PN相関計算部１３１から供給された相関値corr(t)を選択してセレクタ１６１に出力する。また、セレクタ１４３は、1の値が設定された相関計算完了フラグCDONEが遅延プロファイル判定部１３２から供給されている場合、フリップフロップ１５１−４の出力を選択してセレクタ１６１に出力する。
【０１５８】
セレクタ１６１は、受信モードCTYPEがSCモードである場合、セレクタ１４３から供給された相関値corr(t)またはフリップフロップ１５１−４の出力を選択し、共有メモリ１４１に出力する。一方、セレクタ１６１は、受信モードCTYPEがMCモードである場合、マルチキャリア等化部６７から供給されたデータdatamを選択し、共有メモリ１４１に出力する。
【０１５９】
セレクタ１６２は、受信モードCTYPEがSCモードである場合、セレクタ１４２から供給された制御信号flagbまたは制御信号flagdを選択し、共有メモリ１４１に出力する。一方、セレクタ１６１は、受信モードCTYPEがMCモードである場合、マルチキャリア等化部６７から供給された制御信号flagmを選択し、共有メモリ１４１に出力する。
【０１６０】
共有メモリ１４１は、１フレーム分の相関値corr(t)を記憶可能であり、かつ、セレクタ１４３とセレクタ１６１を介して供給されたフリップフロップ１５１−４の出力を十分に遅延させることが可能な容量を有している。共有メモリ１４１は、セレクタ１６２から制御信号flagdが供給されている場合、セレクタ１６１から供給された相関値corr(t)を記憶する。
【０１６１】
また、共有メモリ１４１は、セレクタ１６２から制御信号flagbが供給されている場合、制御信号flagbに従って、フリップフロップ１５１−４の出力を所定の時間だけ遅延させるように遅延量を設定する。共有メモリ１４１は、セレクタ１６１から供給された、フリップフロップ１５１−４の出力を設定した遅延量の分だけ遅延させ、フリップフロップ１５１−５に出力する。
【０１６２】
共有メモリ１４１は、セレクタ１６２から制御信号flagmが供給されている場合、セレクタ１６１から供給されたデータdatamを記憶する。
【０１６３】
マルチキャリア等化部６７は、受信モードCTYPEがMCモードである場合、共有メモリ１４１を用いて各種の演算を行う。マルチキャリア等化部６７は、制御信号flagmを出力し、書き込み対象のデータであるデータdatamを共有メモリ１４１に記憶させる。また、マルチキャリア等化部６７は、適宜、共有メモリ１４１に記憶されたデータdatamを読み出す。
【０１６４】
［マルチキャリア等化部６７の構成］
図１７は、マルチキャリア等化部６７の構成例を示す図である。図５の切替部６５を介して供給された入力信号ID(t)はPN除去部１７１に入力される。
【０１６５】
PN除去部１７１は、チャネル推定部１７８から供給されたPN信号の推定値PN'(t)を入力信号ID(t)から引くことによってPN信号を除去し、データ信号（ID(t) - PN'(t)）をFFT演算部１７２に出力する。
【０１６６】
FFT演算部１７２は、PN除去部１７１から供給されたデータ信号に対してFFT演算を施し、データ信号D(f)を除算部１７３に出力する。マルチキャリア伝送によって伝送されてくるデータ信号に対しては送信側の装置においてIFFT演算が施されているから、マルチキャリア等化部６７においては、データ信号に対してFFT演算が施される。データ信号D(f)は周波数域の信号である。
【０１６７】
除算部１７３は、FFT演算部１７２から供給されたデータ信号D(f)を、LMS演算部１７６から供給されたチャネル推定値H(f)で除算することによって等化後信号OD(f)を生成し、出力する。除算部１７３から出力された等化後信号OD(f)は外部に出力されるとともに、硬判定部１７４とLMS演算部１７６に供給される。
【０１６８】
硬判定部１７４は、等化後信号OD(f)の硬判定を行い、硬判定結果を表す信号OD'(f)をエラー計算部１７５に出力する。
【０１６９】
エラー計算部１７５は、等化後信号OD(f)から、硬判定部１７４から供給された信号OD'(f)を引き、誤差信号E(f)（E(f) = OD(f) - OD'(f)）をLMS演算部１７６に出力する。
【０１７０】
LMS演算部１７６は、除算部１７３から供給された等化後信号OD(f)と、エラー計算部１７５から供給された誤差信号E(f)に基づいてLMS演算を行い、周波数域のチャネル推定値H(f)を求める。LMS演算部１７６により求められたチャネル推定値H(f)は除算部１７３に供給され、データ信号D(f)の等化に用いられるとともに、IFFT演算部１７７に供給される。
【０１７１】
IFFT演算部１７７は、LMS演算部１７６から供給されたチャネル推定値H(f)に対してIFFT演算を施し、時間域のチャネル推定値C(n)をチャネル推定部１７８に出力する。
【０１７２】
チャネル推定部１７８は可変係数フィルタよりなり、IFFT演算部１７７から供給されたチャネル推定値C(n)を係数として、PN再生部１７９により再生されたPN系列PN(t)と、係数C(n)との畳み込み演算を行う。チャネル推定部１７８は、畳み込み演算によって求めたPN信号の推定値PN'(t)をPN除去部１７１に出力する。PN再生部１７９により再生されたPN信号をPN(t)、チャネル推定部１７８を構成するフィルタのタップ数をN_CHEとすると、PN信号の推定値PN'(t)は下式（３）により表される。
【数３】
0005640640.tif 000004
【０１７３】
PN再生部１７９は、PN系列PN(t)を再生し、チャネル推定部１７８に出力する。
【０１７４】
このように、マルチキャリア等化部６７においては、FFT演算部１７２によるFFT演算、硬判定部１７４による硬判定の演算、エラー計算部１７５によるエラー計算、LMS演算部１７６によるLMS演算などの各種の処理が行われる。これらの処理のうちの少なくも一部が、シングルキャリア等化部６６の共有メモリ１４１を用いて行われる。
【０１７５】
マルチキャリア等化部６７から出力された等化後信号OD(f)により表されるデータを対象として行われるデインタリーブなどの、マルチキャリア伝送の受信時に行われる他の処理が共有メモリ１４１を用いて行われるようにしてもよい。
【０１７６】
［受信システムに適用した例］
図１８は、図５の受信装置５１を適用した受信システムの第１実施の形態の構成例を示すブロック図である。
【０１７７】
図１８の受信システムは、取得部２０１、伝送路復号処理部２０２、および情報源復号処理部２０３から構成される。
【０１７８】
取得部２０１は、地上デジタル放送、衛星デジタル放送、CATV網、インターネットその他のネットワーク等の図示せぬ伝送路を介して信号を取得し、伝送路復号処理部２０２に供給する。図５の受信装置５１は例えば取得部２０１に含まれる。
【０１７９】
伝送路復号処理部２０２は、取得部２０１が伝送路を介して取得した信号に対して、誤り訂正を含む伝送路復号処理を施し、その結果得られる信号を情報源復号処理部２０３に供給する。
【０１８０】
情報源復号処理部２０３は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張し、送信対象のデータを取得する処理を含む情報源復号処理を施す。
【０１８１】
すなわち、取得部２０１が伝送路を介して取得した信号には、画像や音声等のデータ量を少なくするために、情報を圧縮する圧縮符号化が施されていることがある。その場合、情報源復号処理部２０３は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理等の情報源復号処理を施す。
【０１８２】
なお、取得部２０１が伝送路を介して取得した信号に圧縮符号化が施されていない場合、情報源復号処理部２０３では、圧縮された情報を元の情報に伸張する処理は行われない。ここで、伸張処理としては、例えば、MPEGデコード等がある。また、情報源復号処理には、伸張処理の他、デスクランブル等が含まれることがある。
【０１８３】
図１８の受信システムは、例えば、デジタルテレビジョン放送を受信するテレビチューナ等に適用することができる。なお、取得部２０１、伝送路復号処理部２０２、および情報源復号処理部２０３は、それぞれ、１つの独立した装置（ハードウェア（IC(Integrated Circuit)等））、又はソフトウェアモジュール）として構成することが可能である。
【０１８４】
また、取得部２０１、伝送路復号処理部２０２、および、情報源復号処理部２０３については、それらの３つのセットを１つの独立した装置として構成することが可能である。取得部２０１と伝送路復号処理部２０２とのセットを１つの独立した装置として構成することも可能であるし、伝送路復号処理部２０２と情報源復号処理部２０３とのセットを１つの独立した装置として構成することも可能である。
【０１８５】
図１９は、図５の受信装置５１を適用した受信システムの第２実施の形態の構成例を示すブロック図である。
【０１８６】
図１９に示す構成のうち、図１８に示す構成と対応する構成については、同一の符号を付してあり、その説明は適宜省略する。
【０１８７】
図１９の受信システムの構成は、取得部２０１、伝送路復号処理部２０２、および情報源復号処理部２０３を有する点で図１８の構成と共通し、出力部２１１が新たに設けられている点で図１８の構成と相違する。
【０１８８】
出力部２１１は、例えば、画像を表示する表示装置や音声を出力するスピーカであり、情報源復号処理部２０３から出力される信号としての画像や音声等を出力する。すなわち、出力部２１１は、画像を表示し、あるいは、音声を出力する。
【０１８９】
図１９の受信システムは、例えば、デジタル放送としてのテレビジョン放送を受信するTVや、ラジオ放送を受信するラジオ受信機等に適用することができる。
【０１９０】
なお、取得部２０１において取得された信号に圧縮符号化が施されていない場合、伝送路復号処理部２０２が出力する信号が、直接、出力部２１１に供給される。
【０１９１】
図２０は、図５の受信装置５１を適用した受信システムの第３実施の形態の構成例を示すブロック図である。
【０１９２】
図２０に示す構成のうち、図１８に示す構成と対応する構成については同一の符号を付してあり、その説明は適宜省略する。
【０１９３】
図２０の受信システムの構成は、取得部２０１、および伝送路復号処理部２０２を有する点で図１８の構成と共通し、情報源復号処理部２０３が設けられておらず、記録部２２１が新たに設けられている点で図１８の構成と相違する。
【０１９４】
記録部２２１は、伝送路復号処理部２０２が出力する信号（例えば、MPEGのTSのTSパケット）を、光ディスクや、ハードディスク（磁気ディスク）、フラッシュメモリ等の記録（記憶）媒体に記録する（記憶させる）。
【０１９５】
以上のような図２０の受信システムは、テレビジョン放送を録画するレコーダ機器等に適用することができる。
【０１９６】
なお、情報源復号処理部２０３を設け、情報源復号処理部２０３で情報源復号処理が施された後の信号、すなわち、デコードによって得られる画像や音声を記録部２２１で記録するようにしてもよい。
【０１９７】
［コンピュータの構成例］
上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
【０１９８】
図２１は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
【０１９９】
CPU(Central Processing Unit)２５１、ROM(Read Only Memory)２５２、RAM(Random Access Memory)２５３は、バス２５４により相互に接続されている。
【０２００】
バス２５４には、さらに、入出力インタフェース２５５が接続されている。入出力インタフェース２５５には、キーボード、マウスなどよりなる入力部２５６、ディスプレイ、スピーカなどよりなる出力部２５７が接続される。また、入出力インタフェース２５５には、ハードディスクや不揮発性のメモリなどよりなる記憶部２５８、ネットワークインタフェースなどよりなる通信部２５９、リムーバブルメディア２６１を駆動するドライブ２６０が接続される。
【０２０１】
以上のように構成されるコンピュータでは、CPU２５１が、例えば、記憶部２５８に記憶されているプログラムを入出力インタフェース２５５及びバス２５４を介してRAM２５３にロードして実行することにより、上述した一連の処理が行われる。
【０２０２】
CPU２５１が実行するプログラムは、例えばリムーバブルメディア２６１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部２５８にインストールされる。
【０２０３】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０２０４】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０２０５】
５１  受信装置，  ６６  シングルキャリア等化部，  ６７  マルチキャリア等化部，  ７１  FFE，  ７２  加算部，  ７３  硬判定部，  ７４  FBE，  ７５  エラー計算部，  ７６，７７  LMS演算部，  ７８  チャネル推定部，  ９１  PN相関値計算部，  ９２  相関値格納メモリ，  ９３  遅延プロファイル判定部，  １０１−１乃至１０１−６  フリップフロップ，  １０２−１乃至１０２−６  乗算器，  １０３  可変遅延量バッファ，  １０４  加算器
【図１】
0005640640.tif 000005
【図２】
0005640640.tif 000006
【図３】
0005640640.tif 000007
【図４】
0005640640.tif 000008
【図５】
0005640640.tif 000009
【図６】
0005640640.tif 000010
【図７】
0005640640.tif 000011
【図８】
0005640640.tif 000012
【図９】
0005640640.tif 000013
【図１０】
0005640640.tif 000014
【図１１】
0005640640.tif 000015
【図１２】
0005640640.tif 000016
【図１３】
0005640640.tif 000017
【図１４】
0005640640.tif 000018
【図１５】
0005640640.tif 000019
【図１６】
0005640640.tif 000020
【図１７】
0005640640.tif 000021
【図１８】
0005640640.tif 000022
【図１９】
0005640640.tif 000023
【図２０】
0005640640.tif 000024
【図２１】
0005640640.tif 000025