(57)【特許請求の範囲】
【請求項１】
表面に２原子層以上の高さを有するステップを含む炭化珪素基板と、上記炭化珪素基板表面に形成された酸化絶縁膜を含み、上記炭化珪素基板が、β―ＳｉＣ（１１１）、６Ｈ，４Ｈ等のα―ＳｉＣ（０００１）、１５Ｒ−ＳｉＣのＳｉ面、β―ＳｉＣ（１００）、β―ＳｉＣ（１１０）、６Ｈ，４Ｈ等のα―ＳｉＣ（１−１００）及び／又はα―ＳｉＣ（１１−２０）の内から選ばれる結晶面の１〜１０度のオフカット面を表面とする炭化珪素基板であり、酸化膜と炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下であり、且つ絶縁耐圧が１０ＭＶｃｍ-1以上であることを特徴とする炭化珪素半導体素子。
【請求項２】
表面に２原子層以上の高さを有するステップを含む炭化珪素基板と、上記炭化珪素基板表面に形成された酸化絶縁膜を含む炭化珪素半導体素子を、酸素を含む雰囲気下で複数の設定温度に保ってアニール処理を施す炭化珪素半導体の絶縁膜の形成方法において、
上記炭化珪素基板として、β―ＳｉＣ（１１１）、６Ｈ，４Ｈ等のα―ＳｉＣ（０００１）、１５Ｒ−ＳｉＣのＳｉ面、β―ＳｉＣ（１００）、β―ＳｉＣ（１１０）、６Ｈ，４Ｈ等のα―ＳｉＣ（１−１００）及び／又はα―ＳｉＣ（１１−２０）の内から選ばれる結晶面の１〜１０度のオフカット面を表面とする炭化珪素基板を使用し、
１回目のアニール処理を酸素を含む雰囲気下で９００℃以上で行い、続いて上記１回目のアニール処理設定温度より低い設定温度である８５０℃以下の温度で２回目のアニール処理を施し、少なくとも２つ以上の異なる設定温度で保たれた酸素を含む雰囲気下でのｎ回（ｎ≧２）のアニール処理を含むことからなる、酸化膜と炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下であり、且つ絶縁耐圧が１０ＭＶｃｍ-1以上である、上記絶縁膜の形成方法。
【請求項３】
少なくともｎ回目の酸素を含む雰囲気下でのアニール処理がウエット酸素雰囲気であることを特徴とする請求項２記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素により構成される炭化珪素半導体素子、特にパワーMOS半導体素子のゲート絶縁膜及びその形成方法に関する物で、特に、高速・高耐圧・低損失のパワー半導体素子を実現可能にするものである。
【０００２】
【従来の技術】
従来例１として述べる従来の炭化珪素により構成される絶縁ゲート型半導体素子２１は、図２のごとく、ｎ型の基板２２上にｎ型のエピタキシャル成長層（ｎ型層）２３を形成し、その一部に例えばAlの様なｐ型半導体を形成する不純物を拡散又はイオン打ち込みすることによりｐ型の部分２４を形成し、ｐ型の部分の表面近傍の一部に例えばNの様なｎ型半導体を形成する不純物を拡散又はイオン打ち込みすることによりｎ型の部分２５を形成する。上記ｎ型層２３が表面に達している部分と上記ｎ型の部分２５とに挟まれたｐ型の部分２４の表面に酸化絶縁膜２６を形成し、更にその表面にゲート電極２７aを設ける。ドレイン電極２7cは基板裏面に形成し、ソース電極２7bはｎ型の部分２５、ｐ型の部分２４にコンタクトして形成される。この絶縁ゲート型半導体素子は、ゲート電極２7aへのバイアスによってｐ型の部分２４の表面に形成される反転層がチャンネルとして作用して機能する。
【０００３】
この従来技術の内容は、例えば Silicon Carbide; A Review of Fundamental Questions and Applications to Current Device Technology, edited by W.J.Choyke,H.Matsunami, and G.Pensl, Akademie Verlag 1997 の  Vol.II pp.369-388 に開示されている。炭化珪素半導体素子は、炭化珪素が有する物性の、ワイドギャップ性・高絶縁耐圧・十分な移動度・高い熱伝導性を生かして、低損失の高温でも動作する省エネルギーに寄与する半導体素子を提供することが期待されている。
【０００４】
しかし、従来の炭化珪素半導体素子、特にMOSFET等の酸化絶縁膜/炭化珪素界面を含む半導体素子は、上記酸化絶縁膜/炭化珪素界面の特性が不十分で、実用に耐えるモノではなかった。上記絶縁ゲート型半導体素子を形成する場合にチャンネル部の表面に形成される酸化絶縁膜2６は、イオン打ち込み等で素子パターンが形成された炭化珪素基板を酸化処理することにより形成される。更に、酸化絶縁膜を形成した後の酸化絶縁膜を形成した場合の温度よりも低温での酸素を含む雰囲気での処理をする再酸化アニールが、酸化絶縁膜及び酸化絶縁膜/炭化珪素界面を高性能化することは報告されている。
【０００５】
このような従来の酸化膜形成法は、例えば文献P-type SiC MOS reliability with improved oxidation procedures and aluminum or boron p-type dopants, L.A.Lipkin and J.W.Palmour , proceedings of high temperature electronics XIV-15-XIV-20にもあるように、酸化温度よりも低い温度の酸化雰囲気に、形成された酸化膜を曝し、界面近傍に存在する残留不純物を再度酸化して電気特性低下の原因となる界面準位密度を減少させようとする試み（再酸化）である。これまで再酸化に利用する温度は一種類に限られていた。
【０００６】
これらの従来の炭化珪素半導体素子の絶縁膜の形成方法は、酸化絶縁膜/炭化珪素界面の界面準位密度を減少させることは確かであるが、半導体素子として十分な界面準位密度までには、更にもう一桁以上の減少が必要で、絶縁膜の形成方法としては不十分であった。更に耐圧に関しても、１MVcm-1以下の場合が多く、不十分であった。高耐圧素子実現のためには10MVcm-1程度の耐圧は必要である。また、上記従来例の酸化絶縁膜/炭化珪素界面の界面準位密度Ｎｉｔは１×１０13ｃｍ-2以上有り、この絶縁膜を用いて形成した図２の炭化珪素半導体素子ＭＯＳＦＥＴは、１０ｃｍ2／Ｖｓ程度の低いチャンネル移動度を示し、実用に耐えるような半導体素子のためには不十分であった。
【０００７】
【発明が解決しようとする課題】
実用に耐える炭化珪素半導体素子実現のためには、最低でも２×１０12ｃｍ-2以下の界面準位密度Ｎｉｔ、１００ｃｍ2／Ｖｓ以上のチャンネル移動度が必要である。このチャンネル移動度が達成されれば、ＭＯＳＦＥＴのチャンネル抵抗が減少して、数百ボルト耐圧のパワー素子の場合のドリフト移動度とコンパラになり、パワー素子として実用に耐える半導体素子となる。
【０００８】
この従来技術の課題を克服し、本発明は、炭化珪素などのワイドギャップ半導体の性質を生かした低損失・高耐圧半導体素子を実現することを目的とする。
【０００９】
【課題を解決するための手段】
上記従来例において、酸化絶縁膜の絶縁耐圧が小さく不十分であること、および準位密度が大きく不十分であることに対して、本発明者らが検討した結果、次のようなことが明らかとなった。つまり、現在使用されている炭化珪素半導体基板の表面がα-SiC(0001)offcut面を用いており、表面にα-SiC(0001)テラスと(1-210)ステップを含むことが、絶縁耐圧が低く準位密度が大きいことの原因となっていることを、本発明者らは発見し、この発見に基づき本発明の絶縁膜の形成方法を発明した。
【００１０】
α-SiC(0001)面(Si面)と(1-210)面において、酸化速度が異なることは、例えばSilicon Carbide; A Review of Fundamental Questions and Applications to Current Device Technology, edited by W.J.Choyke,H.Matsunami, and G.Pensl, Akademie Verlag 1997 の  Vol.II pp.369-388 に開示されており知られているが、酸化絶縁膜/炭化珪素界面の特性に対しての評価は不十分であった。酸化絶縁膜の形成方法に対しても、その評価に基づいた最適化はされておらず、本発明者らによって初めて明らかとなった評価結果に基づき、最適な絶縁膜の形成方法が確立され、さらにこれを用いた従来無かった炭化珪素半導体素子が発明された。
【００１１】
本発明の炭化珪素半導体素子は、２原子層（モノレイヤー）以上の高さを有するステップを含む炭化珪素基板と、上記炭化珪素基板表面に形成された酸化膜を含み、酸化膜と炭化珪素の界面準位密度Ｎｉｔが１．５×1012ｃｍ-2以下であることを特徴とする。
【００１２】
上記発明の炭化珪素半導体素子において、２原子層以上の高さを有するステップを含む炭化珪素基板が、β-SiC(111)、6H,4H等のα-SiC(0001)、15R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれる結晶面の１度以上のオフカット面を表面とする炭化珪素基板であると好ましい。
【００１３】
本発明の炭化珪素半導体素子の絶縁膜の形成方法は、２原子層以上の高さを有するステップを含む炭化珪素基板と、上記炭化珪素基板表面に形成された酸化膜を含む炭化珪素半導体素子を、酸素を含む雰囲気下で複数の設定温度に保ってアニール処理を施す炭化珪素半導体素子の絶縁膜の形成方法であって、１回目のアニール処理に続いて、上記１回目のアニール処理設定温度よりも低い設定温度で２回目のアニール処理を施し、少なくとも２つ以上の異なる設定温度で保たれた酸素を含む雰囲気下でのn回(n≧２)のアニール処理を含むことを特徴とする。
【００１４】
上記発明の炭化珪素半導体素子の絶縁膜の形成方法において、１回目の酸素を含む雰囲気下でのアニール処理が９００℃以上であり、設定温度が８５０℃以下であるｎ回目のアニール処理を少なくとも含むと好ましい。
【００１５】
さらに上記発明の炭化珪素半導体素子の絶縁膜の形成方法において、少なくともｎ回目の酸素を含む雰囲気下でのアニール処理がウェット酸素雰囲気であることと好ましい。
【００１６】
【発明の実施の形態】
本発明の炭化珪素半導体素子は、図１(a)の絶縁膜/炭化珪素界面の拡大図に示したような、２原子層以上の高さを有するステップ２を含む炭化珪素基板１と、上記炭化珪素基板表面に形成された酸化膜４を含み、酸化絶縁膜４と炭化珪素１の界面３での界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下であることを特徴とする絶縁膜４を含むことを特徴とする。
【００１７】
２モノレイヤー以上の高さを有するステップ２を含むオフカット炭化珪素基板１を利用した半導体素子、特に高パワー用の縦型絶縁ゲート型半導体素子(MOSFET)において、上記絶縁膜/炭化珪素の低い界面準位密度は、本発明により初めて実現されたもので、界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下の範囲でチャンネル抵抗がドリフト抵抗と同レベルとなることが初めて確認された。
【００１８】
この低界面準位密度の絶縁膜／炭化珪素界面を利用することにより、大電流制御可能なＭＯＳ半導体素子が実現できることを確認した。界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以上となると、ＭＯＳＦＥＴ半導体素子を形成した場合に、チャンネル抵抗がドリフト抵抗よりも一桁以上大きくなり、損失が大きくなり、大電流制御パワー半導体素子として適さないことを確認した。
【００１９】
上記本発明の炭化珪素半導体素子において、２原子層以上の高さを有するステップを含む炭化珪素基板が、β-SiC(111)、6H,4H等のα-SiC(0001)、１５R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれる結晶面の１度以上のオフカット面を表面とする炭化珪素基板であると好ましいことを確認した。ここで、オフカットの角度が１度以下の基板に対しては良好な結晶性のエピタキシャル膜を成長させることが難しいため、好ましくなかった。また、オフカットの角度が１０度以下の基板に対して本発明の実現が容易であることを確認した。ここで炭化珪素基板の１０度以上のオフ角度については良好なエピタキシャル膜を得ることが難しく、本発明の良好な絶縁膜を形成することも難しい場合があった。
【００２０】
本発明の炭化珪素半導体素子の絶縁膜の形成方法は、炭化珪素の酸化処理中に図１(b)の様に、酸化処理温度を変化させる。通常１０００℃以上の高温での酸化処理７の後に、（再酸化）アニール処理を施す。つまり、一般に使われているSiCエピ膜は、3.5度から８度程度（１１−２０）方向へのOFF角をもった炭化珪素基板上１に成長されており、その表面３は物理的には図１(a)に示したように（０００１）面５と（１１−２０）面６から構成される。特に２原子層以上の高さを有するステップ２を含む炭化珪素基板１において、（０００１）面５からのOFF角が８度にも及ぶ基板では、図１(a)に示したように基板表面の１４％が（１１−２０）面６によって構成される。SiCエピ膜の酸化速度は、（０００１）面に比べて（１１−２０）面では３倍ほど早く厚い酸化絶縁膜が形成され、従来例の説明で述べた残留する不純物を消失させるための再酸化アニール処理における最適な酸化温度も異なっている。
【００２１】
本発明の炭化珪素半導体素子の絶縁膜の形成方法は、（０００１）面に対して酸素を含む雰囲気下での再酸化アニール処理８を行った後、（１１−２０）面に対して酸素を含む雰囲気下での再酸化アニール処理９を行う２段アニーリングを基本とする。（０００１）面は（１１−２０）面に比べ酸化されにくいため、（０００１）面に対する再酸化アニール処理は高温を必要とする。この（０００１）面に対する高温の設定温度での１回目の再酸化アニール処理８を行った後、この１回目の再酸化アニール処理８の設定温度よりも低い温度で（１１−２０）面を再酸化アニール処理９を行うことが有効であった。
【００２２】
上述の(11-20)面については、(0001)面と直交する面で有れば、例えば(1-100)面でも同様の効果が確認され、本発明は有効であった。つまり、本発明の上記２段アニール処理を施すことにより、高耐圧の準位密度の少ない炭化珪素上の酸化絶縁膜が形成可能となった。この後に、アニール処理を更に付加して、ｎ回のアニール処理を施してもｎが２以上で有れば本発明は実現できた。
【００２３】
上には、(0001)Si面のオフカット面の炭化珪素基板の場合を示したが、一般には上述の（０００１）面と（１１−２０）面、更には(0001)面と直交する例えば(1-100)面などの同等の面から構成されるオフカット面に対して本発明は有効であることを確認した。つまり、本発明の炭化珪素半導体素子およびその絶縁膜の形成方法は、表面に形成された酸化膜を含み、β-SiC(111)、6H,4H等のα-SiC(0001)、15R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれる結晶面の１度以上のオフカット面を表面とする炭化珪素基板について有効であることを確認した。
【００２４】
つまり、上記オフカット面であり、図１(a)に示したように、２原子層以上の高さを有するステップ２を含む炭化珪素基板１と、上記炭化珪素基板表面３に形成された酸化膜４を含む炭化珪素半導体素子を、酸素を含む雰囲気下で複数の設定温度に保ってアニール処理を施す炭化珪素半導体素子の絶縁膜の形成方法であって、１回目のアニール処理に続いて、上記１回目のアニール処理設定温度よりも低い設定温度で２回目のアニール処理を施し、少なくとも２つ以上の異なる設定温度で保たれた酸素を含む雰囲気下でのn回(ｎ≧２)のアニール処理を含むと有効であることを確認した。
【００２５】
さらに、酸素を含む雰囲気下でのアニール処理を１０００℃以下で行うと、本発明の実現が容易であることを確認した。ここで酸素を含む雰囲気下でのアニール処理を１０００℃以上で行うと、上記アニール処理中に酸化膜/炭化珪素界面で酸化が進み、界面に残留する不純物が増加してしまい、本発明の良好な絶縁膜を形成するが出来ないことも確認した。
【００２６】
また、本発明の炭化珪素半導体素子およびその絶縁膜の形成方法は、１回目の酸素を含む雰囲気下でのアニール処理８の設定温度が９００℃以上であり、２回目以降のアニール処理９の設定温度が８５０℃以下であると好ましい。１回目の酸素を含む雰囲気下でのアニール処理８の設定温度が９００℃以下となると、（０００１）面に対して酸素を含む雰囲気下での再酸化アニールにより残留する不純物を消失させることが十分出来ず、本発明の良好な絶縁膜の形成が難しい。また、２回目以降のアニール処理９の設定温度が８５０℃以上であると、(0001)面と垂直な例えば（１１−２０）面を再酸化アニール処理を行い不純物を消失させる間に、一回目の再酸化アニールにより正常化された酸化膜/炭化珪素界面の酸化が進み界面が再びあれてしまい、本発明の良好な絶縁膜の形成が難しかった。
【００２７】
さらに、本発明の炭化珪素半導体素子およびその絶縁膜の形成方法は、１回目の酸素を含む雰囲気下でのアニール処理８がウェット酸素雰囲気であり、２回目以降のアニール処理９もウェット酸素雰囲気であると好ましい。酸素を含む雰囲気下でのアニール処理が水蒸気を含むウェット酸素雰囲気であると、上記ウェット酸素雰囲気でのアニール処理がｎ回の内の１回のみであっても、上記界面に残留する不純物の除去の効率が高くなり、有効であった。
【００２８】
上述の本発明の炭化珪素半導体素子の絶縁膜の形成方法を用いて、初めて、絶縁膜と炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下である酸化絶縁膜が形成された。この低い界面準位密度（Ｎｉｔが１．５×１０12ｃｍ-2以下）を有する絶縁膜は、例えば図２に示したような構造の、移動度の高い大電流を制御可能な炭化珪素半導体素子MOSFETを初めて実現した。
【００２９】
【実施例】
（実施例１）
実施例１として本発明の炭化珪素半導体素子の第一の実施例を図２を用いて説明する。本発明の炭化珪素半導体素子の実施例１の絶縁ゲート型半導体素子２１は、図２のごとく、5×1018cm-3のドープ濃度のｎ型の基板２２上に5×1015cm-3のドープ濃度のｎ型のエピタキシャル成長層（ｎ型層）２３を１０ミクロンの厚さで形成し、その一部にAl（ｐ型半導体を形成する不純物）イオン打ち込みすることによりｐ型の部分２４を5×1017cm-3の濃度で２ミクロンの厚さで形成し、ｐ型の部分の表面近傍の一部にｎ型半導体を形成するN不純物をイオン打ち込みすることにより1019cm-3のドープ濃度のｎ型の部分２５を0.3ミクロンの厚さで形成する。上記ｎ型層２３が表面に達している部分と上記ｎ型の部分２５とに挟まれたｐ型の部分の表面に、本発明の２原子層以上の高さを有するステップを含む炭化珪素基板表面に形成された酸化膜であり、上記酸化膜と炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下である酸化絶縁膜２６を25nmの厚みで形成した。更にその表面にAlのゲート電極２７aを設けた。ドレイン電極２7cは基板裏面にNiを蒸着してアロイ化（熱処理１０００℃、５分）してオーミック電極として形成し、ソース電極２7bはｎ型の部分２５とｐ型の部分２４にオーミックコンタクトするようにNiにより形成された。この絶縁ゲート型半導体素子２１は、ゲート電極２7aへのバイアスによってｐ型の部分２４の表面に形成される反転層がチャンネル領域２８として作用して、ドレインからソースに向かって電流が流れ、ゲート電圧によってソース・ドレイン電流が変調されFET動作をした。
【００３０】
この場合の、本発明の炭化珪素半導体素子の実施例１として、ゲート長が２ミクロンでゲート幅が５００ミクロンの素子を形成した。ゲート電圧が10Vの時の、10V印可時のソース・ドレインの電流は20mA以上あった。一方、従来の絶縁膜つまり酸化膜と炭化珪素の界面準位密度が１０13ｃｍ-2以上である炭化珪素半導体素子においては、上記本発明の第一の実施例の半導体素子の実施例１と同様の大きさの半導体素子において同様の条件で１ｍＡ以下の電流が流れるのみであることが確認された。
【００３１】
本発明者等は、本発明の半導体素子の酸化絶縁膜は、上記酸化膜と炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下であることを実施例２に述べる方法により確認した。この低い界面準位密度Ｎｉｔ＝１．５×１０12ｃｍ-2以上である場合には、上記ソース・ドレイン電流値が著しく減少し、１ｍＡ以下となってしまうことも確認した。つまり、上記酸化膜と炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以上であると、半導体素子の性能が著しく悪化し、実用に耐えないモノになってしまうことも確認した。
【００３２】
この場合、炭化珪素半導体素子の表面は、SiC(0001)結晶面に対して８度オフカットした面であり、基板表面（絶縁膜/炭化珪素界面）に必ずステップを有する。ここで、上記絶縁膜/炭化珪素界面のステップがバンチングしており、２原子層以上の高さのステップを有する場合に、上記界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下であることが特に重要であることを確認した。本発明により、ソース・ドレイン電流の著しい増大が確認され、本発明の実用に耐える炭化珪素半導体素子が実現された。
【００３３】
また、２原子層以上の高さを有するステップを含む炭化珪素基板と、上記炭化珪素基板表面に形成された酸化膜を含み、酸化膜と炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下である本発明の半導体素子において、上記実施例１の半導体素子のチャンネル部分２８にｎ型層を挿入したＡＣＣＵＦＥＴを形成した場合には、１００ｃｍ2／Ｖｓ以上のチャンネル移動度が確認された。従来の同様な炭化珪素半導体素子のチャンネル移動度は１０ｃｍ2／Ｖｓ以下であり、本発明により実用に耐える炭化珪素半導体素子が実現できることが確認された。本実施例１において形成されたＭＯＳＦＥＴは、そのｏｎ時のチャネル抵抗およびドリフト抵抗を見積もると、ほぼ同等の桁の値となっており、低損失のパワー素子が形成されていることが確認された。従来の絶縁膜/炭化珪素界面を用いて、界面準位密度が1.5×1012cm-2以上と大きい場合は、チャンネル抵抗がドリフト抵抗に対して一桁以上大きな値となり、実用に耐えるものではなかった。
【００３４】
さらに、２原子層以上の高さを有するステップを含む炭化珪素基板と、上記炭化珪素基板表面に形成された酸化膜を含む半導体素子においては、酸化膜と炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下であると、酸化絶縁膜の絶縁耐圧が10MVcm-1以上となることも確認した。従来の２原子層以上の高さを有するステップを含む炭化珪素基板と上記炭化珪素基板表面に形成された界面準位密度の大きな酸化膜を含む炭化珪素半導体素子においては、絶縁耐圧が1MVcm-1以下であり、本発明の半導体素子においてはじめて、実用に耐える十分な絶縁耐圧が達成された。
【００３５】
本発明の炭化珪素半導体素子は、炭化珪素が有する物性の、ワイドギャップ性・高絶縁耐圧・十分な移動度・高い熱伝導性を生かして、低損失の高温でも動作する省エネルギーに寄与する半導体素子を提供する。
【００３６】
実施例１においては、SiC(0001)の８度オフカット面を基板として用い、その表面に形成された炭化珪素半導体素子について述べたが、２原子層以上の高さを有するステップを含む炭化珪素基板が、他のβ-SiC(111)、6H,4H等のα-SiC(0001)、15R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれる結晶面の１度以上のオフカット面を表面とする炭化珪素基板であっても本発明は有効であることを確認した。
【００３７】
（実施例２）
実施例2として本発明の炭化珪素半導体素子の絶縁膜の製造方法の実施例を図１(b)を用いて説明する。金属-酸化膜-半導体(MOS)試料を作製するために用いた単結晶ウエファは、市販のn型の4周期六方晶炭化珪素(4H-SiC)である。この単結晶ウエファは、直径2インチで(0001)面に対して8°のoff角を持っており、結晶表面には不純物濃度5×1015cm-3のエピタキシャル膜が成長させてある。この単結晶を、5mm×5mm角に切断してMOS試料作製用の基板とした。試料作製前、基板の表面を有機洗浄した直後に1100℃の酸素中に水素を吹き込んで生成した高温水蒸気で酸化を行い(水素燃焼酸化)、その単結晶表面を犠牲酸化した。その酸化膜を3%の薄いフッ酸を用いて溶融させて洗浄表面を露出させた。この洗浄表面を有する炭化珪素4H-SiC基板のシリコン面に対して、1100℃で1時間の水素燃焼酸化を行い、25nmの厚さのゲ-ト酸化膜を形成した。
【００３８】
続いて、酸化温度を950℃まで低下させて3時間水素燃焼酸化雰囲気(酸素と水蒸気を含むウエット酸素雰囲気)での一回目アニール処理を行った。 引き続いて温度を800℃まで低下させて、さらに3時間の水素燃焼酸化雰囲気(酸素と水蒸気を含むウエット酸素雰囲気)での2回目のアニール処理を行った。多段アニール処理終了後、試料を反応管から引き出し、試料温度を室温まで急速冷却してSiO2/6H-SiC界面付近の化学反応を中断させた。ゲ-ト酸化膜を作製直後、アルミニウム(Al)を蒸着して直径0.5mmの電極を持つMOS構造を形成した。また、オ-ミック電極は、裏面表層に成長した酸化膜を除去してから、その露出した4H-SiC基板表面上にAlを蒸着して作製した。
【００３９】
4H-SiCMOS構造の容量-重量(C-V)特性は、低周波容量測定／高周波容量測定・同時測定装置(パッケ-ジ82;ケスレ-社製)を用いて、室温、暗状態で測定した。このC-V特性の取得においては、反転領域から蓄積領域へ電圧を掃引(順方向掃引)と蓄積領域から反転領域へと測定電圧を掃引する(逆方向掃引)を行った。順方向掃引においては、掃引開始前に紫外線を試料ゲ-ト電極表面に照射し、反転層を形成させた。反転層が形成された後、紫外線照射を止めてから室温、暗状態にて測定を行っている。一方、逆方向掃引を行うときは、紫外線照射は行っていない。
【００４０】
図３(a)に、ゲート酸化膜作製後に本発明の炭化珪素半導体素子の絶縁膜の形成方法のアニール処理の実施例である950℃3時間と800℃3時間の水蒸気アニール処理を続けて行ったときのC-V特性、図３(b)に、従来の炭化珪素半導体素子の絶縁膜の形成方法のアニール処理である950℃3時間の水蒸気アニ-ル処理しか行わなかったときのC-V特性を示す。
【００４１】
図３(a)では、高周波C-V曲線が−13Vから＋10Vまで掃引されている。掃引電圧が減少して行くと、容量が一旦減少(少数キャリアの再分布)する。その後電圧0V近辺から容量の増大がはじまるが、すぐに容量の増大が抑止され、折れ曲がっている(キャパシタンスレッジ)のが解る。また、準静状態C-V曲線では、 キャパシタンスレッジが現れる0Vの電圧領域で、楔形の大きな容量の減少を引き起こしているのが解る。これらの事実は、SiO2/4H-SiC界面の界面準位が少ないことを示している。
【００４２】
これに対して、図３(b)の950℃3時間の水蒸気アニール処理しか行わなかった試料では、高周波C-V特性における、少数キャリアの再分布やキャパシタンスレッジが明確ではない。また、準静状態C-V曲線の容量減少も明確ではなく、界面準位量が多いことを示している。
【００４３】
図３(a)と(b)の比較において明らかなように、本発明の炭化珪素半導体素子の絶縁膜の形成方法である多段水蒸気アニール処理には界面準位減少の効果のあることが解る。この結果は、（０００１）面に対して再酸化効果がある９５０℃で3時間の酸化雰囲気アニール処理につづいて、（１１−２０）面に対して再酸化効果がある８００℃で3時間の酸化雰囲気アニール処理を行った結果である。その結果、低周波CV特性の形状が楔形に変化しており、従来の炭化珪素半導体素子の絶縁膜の形成方法である単一温度のアニール処理よりも界面準位量の低下が計られいることが判る。
【００４４】
本発明の炭化珪素半導体素子の絶縁膜の形成方法の実施例の界面準位密度Nitは、Nit=1.09×1012cm-2であり、従来の実施例の界面準位密度Nit=5.15×1012cm-2に比べて非常に小さくなっており、本発明の絶縁膜の形成方法の有効性が確認された。
【００４５】
実施例２においては、4H-SiC(0001)の８度オフカット面を基板として用い、その表面に形成する炭化珪素半導体素子の絶縁膜の製造方法について述べたが、２原子層以上の高さを有するステップを含む炭化珪素基板が、他のβ-SiC(111)、6H,4H等のα-SiC(0001)、15R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれる結晶面の１度以上のオフカット面を表面とする炭化珪素基板であっても本発明は有効であることを確認した。
【００４６】
本実施例２においては、アニール処理が２回の場合を述べたが、更に多くのｎ回の設定温度の変更を含むｎ回のアニール処理を施した場合であっても、本発明の２原子層以上の高さを有するステップを含む炭化珪素基板と、上記炭化珪素基板表面に形成された酸化膜を含む炭化珪素半導体素子を、酸素を含む雰囲気下で複数の設定温度に保ってアニール処理を施す炭化珪素半導体素子の絶縁膜の形成方法であって、１回目のアニール処理に続いて、上記１回目のアニール処理設定温度よりも低い設定温度で２回目のアニール処理を施し、少なくとも２つ以上の異なる設定温度で保たれた酸素を含む雰囲気下でのn回(n≧２)のアニール処理を含めば、有効であることを確認した。
【００４７】
本実施例２においては、１回目のアニール処理の設定温度が９５０℃、２回目のアニール処理の設定温度が８００℃の場合を述べたが、本発明の炭化珪素半導体素子の絶縁膜の形成方法であって、１回目の酸素を含む雰囲気下でのアニール処理が９００℃以上であり、設定温度が８５０℃以下であるｎ回目のアニール処理を少なくとも含めば、有効であることも確認した。
【００４８】
本実施例２においては、アニール処理をウェット酸素雰囲気の一種である水素燃焼酸化雰囲気で行った場合を述べたが、本発明の炭化珪素半導体素子の絶縁膜の形成方法であって、少なくともｎ回目の酸素を含む雰囲気下でのアニール処理が水蒸気と酸素を少なくとも含むウェット酸素雰囲気で行われると有効であることを確認した。
【００４９】
【発明の効果】
以上説明した通り、本発明の炭化珪素半導体素子によれば、高パワーを制御する低損失・高耐圧の制御素子を実現でき、例えば、エアコンなどを制御する高性能インバータ等に用いられる、実用に耐える省エネパワー素子を提供する。
【００５０】
また、本発明の炭化珪素半導体素子の絶縁膜の形成方法によれば、低損失パワー素子のゲート絶縁膜として応用可能な、高い絶縁耐圧・低い固定電荷密度・低い界面準位密度を有する、炭化珪素半導体素子の絶縁膜が得られ、耐圧が高く電流容量も大きい大電力用に適した高速な低損失半導体素子を形成可能とするものである。
【図面の簡単な説明】
【図１】(a)本発明の炭化珪素半導体素子の絶縁膜/炭化珪素界面の拡大図である。
(b)本発明の炭化珪素半導体素子の絶縁膜の形成方法を示す図である。
【図２】絶縁ゲート型半導体素子の構造を示す図である。
【図３】(a)本発明の炭化珪素半導体素子及びその絶縁膜の形成方法による酸化絶縁膜/炭化珪素界面のC-V特性を示す図である。
(b)従来例の絶縁膜の形成方法による酸化絶縁膜/炭化珪素界面      のC-V特性を示す図である。
【符号の説明】
１  基板
２  ステップ
３  絶縁膜/炭化珪素基板界面
４  酸化絶縁膜
５  (0001)テラス面
６  (11-20)面
７  酸化設定温度
８  １回目のアニール設定温度
９  ２回目のアニール設定温度
２１  絶縁ゲート型半導体素子
２２  n型基板
２３  n型エピタキシャル成長層（ｎ型層）
２４  p型の部分（ｐ型層）
２５  n+型層
２６  酸化絶縁膜
２７a  ゲート電極
２７b  ソース電極のオーミック接合の部分
２７c  ドレイン電極
２７d  ソース電極のショットキー接合の部分
２８  チャンネル領域
【図１】
0003697211.tif 000002
【図２】
0003697211.tif 000003
【図３】
0003697211.tif 000004