(57)【特許請求の範囲】
【請求項１】
少なくとも１つの組み込まれた横方向抵抗（６）を備えた半導体基板（１）からなり、この横方向抵抗（６）が抵抗領域（７）のドーピング濃度により生じ、この抵抗領域（７）が半導体基板（１）の表面から導入したドーパントにより形成されており、この抵抗領域（７）が特定されたドーピング濃度を持っている半導体デバイスにおいて、横方向抵抗（６）の範囲にこの横方向抵抗（６）の温度依存性を減少させる散乱中心（１１）が設けられていることを特徴とする半導体デバイス。
【請求項２】
散乱中心（１１）が高エネルギー粒子を照射することによって結晶格子に形成された半導体結晶の欠陥であることを特徴とする請求項１記載の半導体デバイス。
【請求項３】
半導体結晶の欠陥が半導体基板（１）をα粒子及び／又は陽子及び／又は電子で照射することによって作られることを特徴とする請求項２記載の半導体デバイス。
【請求項４】
半導体結晶の欠陥が半導体基板（１）を酸素イオン及び／又はシリコンイオンで照射することによって作られることを特徴とする請求項２又は３記載の半導体デバイス。
【請求項５】
半導体結晶の欠陥がフレンケル欠陥及び／又はショットキー欠陥及び／又は酸素の原子空孔錯体及び／又は二重空孔であることを特徴とする請求項２乃至４の１つに記載の半導体デバイス。
【請求項６】
半導体デバイスが少なくとも１つのゲート（Ｇ）、カソード（Ｋ）及びアノード（Ａ）を含むサイリスタであることを特徴とする請求項１乃至５の１つに記載の半導体デバイス。
【請求項７】
サイリスタが多段に形成され、少なくとも１つの主サイリスタ（ＨＴ）と少なくとも１つの補助サイリスタ（ＨＴ１−ＨＴ５）とを含むことを特徴とする請求項６記載の半導体デバイス。
【請求項８】
サイリスタがリングサイリスタ或いはリング状のサイリスタであり、表面の平面内のサイリスタ構造が円形に、円環状に或いは多角形状に形成されていることを特徴とする請求項６又は７記載の半導体デバイス。
【請求項９】
半導体デバイスの中央に電圧設定破断個所（ＢＯＤ）が設けられていることを特徴とする請求項１乃至８の１つに記載の半導体デバイス。
【請求項１０】
サイリスタの縁部に縁部構造を作る切り欠きが設けられていることを特徴とする請求項１乃至９の１つに記載の半導体デバイス。
【請求項１１】
横方向抵抗（６）が２つの補助サイリスタ（ＨＴ１−ＨＴ５）の間及び／又は１つの補助サイリスタ（ＨＴ１−ＨＴ５）と主サイリスタ（ＨＴ）との間にあることを特徴とする請求項６又は１０記載の半導体デバイス。
【請求項１２】
抵抗領域（７）に散乱中心（１１）を作るために次の工程、即ち、横方向抵抗（６）を持つ半導体デバイスのカソード側をマスクし、抵抗領域（７）以外の領域をマスク（ＭＡ）によって覆い、半導体デバイスをカソード側から高エネルギー粒子で照射し、次いで散乱中心（１１）を安定化するために半導体基板（１）を熱処理する工程を順次実施することを特徴とする請求項１乃至１１の１つに記載の横方向抵抗を備えた半導体デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、少なくとも１つの組み込まれた横方向抵抗を備えた半導体基板からなり、その横方向抵抗が抵抗領域におけるドーピング濃度により生じ、この抵抗領域が半導体基板の表面から近づき得る領域に存在し、この抵抗領域が特定されたドーピング濃度を持っている半導体デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
横方向抵抗は電力用半導体デバイスにおいては重要な役割をしている。通常、横方向抵抗は電力用サイリスタの中に組み込まれ、サイリスタの投入の際の電流上昇速度を制限する。電流制限器としてのこのような横方向抵抗なしでは半導体デバイスは破壊されるおそれがある。
【０００３】
１９８１年１１月３０日から１９８１年１２月３日にかけてロンドンにおいて開催されたＩＥＥＥ国際会議「ＡＣ及びＤＣ変換のためのサイリスタ並びに可変及び静止機器 (Thyristors and variable and static equipment for AC and DCTransmission) 」における会議資料から、特にその中に含まれるＧＥ社のテンプル (V.A.K.Temple) の論文「電力システムのための光点弧サイリスタ(Advanced light triggered thyrostors for electric power systems)」、特に９０頁図７及び９１頁図１０からこの種の半導体デバイス及びその製造方法が公知である。特に、この半導体デバイスは増幅ゲート構造を備えた電力用サイリスタである。このサイリスタにおいては特定された横方向抵抗が、先ずｐ形ベースを拡散により形成し、次に実現されるべき抵抗の位置において前記ｐ形ベースを薄くエッチングすることにより作られる。
【０００４】
ヨーロッパ特許第０４７２８８０号明細書にも同様に冒頭に挙げた型の半導体デバイスが開示されている。ここには、横方向抵抗の抵抗領域がこれを取り囲む層よりも特定して低いドーピング濃度を持っているサイリスタが開示されている。通常、半導体デバイスに組み込まれる抵抗はドーピング原子、例えばホウ素或いはアルミニウムの拡散もしくは注入によって作られる。抵抗値の制御はドーピング原子をイオン注入より導入する場合には、例えば配量を選択することにより行われる。ドーピング原子が拡散により導入される場合には、例えばその抵抗を目的に合わせて設定するためにドープ層を構造的にエッチングするのが適している。このような方法はヨーロッパ特許第０４７２８８０号明細書に詳しく記載されている。これにより、再現性の良い抵抗値を持った横方向抵抗を作ることが可能である。
【０００５】
特に、特殊なドーピング工程で実現された横方向抵抗は電流通流の間にジュール熱によって部分的に著しく加熱される。これによって横方向抵抗の抵抗値は、フォノンの数が温度と共に増加し、従ってフォノンにおける散乱が増大するので上がる。抵抗が上がることによって再び散逸等も増加する。抵抗値と温度のこの相反する揺れ動きは強い負荷時に半導体デバイスの破壊をもたらす。
【０００６】
【発明が解決しようとする課題】
この発明の課題は、前記の種類の半導体デバイスを、その横方向抵抗がデバイスの使用温度範囲において温度に殆ど無関係でありかつ最少のプロセス技術費用で再現性良く半導体デバイスに組み込むことができるように改良することにある。
【０００７】
【課題を解決するための手段】
この課題はこの発明により請求項１の特徴事項により解決される。ここには、横方向抵抗を備え、この横方向抵抗の領域に横方向抵抗の温度依存性を減少させる散乱中心を持つ半導体デバイスが開示されている。この抵抗は同心的に配置され、例えば２ｍｍの広がりを持つ。
【０００８】
散乱中心の構成は請求項２乃至４に記載されている。散乱中心はその場合主として非ドープ性の高エネルギー粒子、例えばα粒子、陽子或いは電子を照射することにより作られる欠陥からなる。結晶を非常に強く傷つけることが望まれるときは、半導体基板は例えば酸素イオン、シリコンイオン或いは同様の粒子のような比較的重い粒子で照射することもできる。照射源としては高エネルギーイオン注入装置がそれらの粒子を簡単に加速することができるので良好に使用される。しかしまた例えば中性子のような無電荷の粒子を照射に使用することも可能である。
【０００９】
請求項５では欠陥がフレンケル欠陥及び／又はショットキー欠陥として特徴づけられる。これらの欠陥は、原子空孔として作用する結晶格子の点欠陥である。フレンケル欠陥は、これに属する原子が空孔の近くの格子間位置に存在する空孔である。空孔に属する原子が表面に移動すると、ショットキー欠陥が生ずる。しかしまた例えば酸素空孔錯体或いは二重空孔のような他の欠陥も考えられる。
【００１０】
請求項６はサイリスタとしての半導体デバイスを対象とする。このサイリスタは少なくとも１つのゲート電極、エミッタ電極及びアノードを含む。特に大きな開閉電流を持つサイリスタにおいては組み込まれた横方向抵抗は電流制限器として非常に重要な役割をなし、デバイスの破壊を阻止する。
【００１１】
請求項７は多段サイリスタを対象とする。いわゆる増幅ゲート構造を備えたサイリスタは少なくとも１つの主サイリスタと少なくとも１つの補助サイリスタとの並列接続からなる。増幅ゲート構造を備えた多段サイリスタは、例えば光点弧サイリスタの場合のように、特にサイリスタの一次点弧範囲における点弧電流が小さい場合に有効である。光パルスは例えばレーザー或いはレーザーダイオードによって作られる。
【００１２】
サイリスタの形状は請求項８に記載されている。このサイリスタは、好ましくは、リングサイリスタ或いはリング状のサイリスタである。これによりサイリスタの均一な電流通流及び比較的高い開閉出力を得ることができる。
【００１３】
請求項９による実施態様においては半導体デバイスは、好ましいことに、半導体デバイスの中央部に電圧設定破断個所を備えている。この個所はアノード側のベース領域とカソード側のベース領域との間のｐｎ接合の屈曲として形成され、半導体デバイスの過電圧保護の作用をする。
【００１４】
請求項１０による実施態様においては、半導体デバイスの縁部に切り欠きが設けられる。これらの切り欠きは縁部構造を特定し、これにより半導体デバイスの縁部における早過ぎる電圧破壊が生ずることが回避される。
【００１５】
請求項１１による実施態様においては、横方向抵抗は主及び補助サイリスタの各々の間に設けられる。また複数の横方向抵抗を設けることも可能である。
【００１６】
請求項１２はこの発明による半導体デバイスの優れた製造方法を対象とする。横方向抵抗の抵抗値をでき上がったデバイスにおいて調整できることにより、好ましいことに、抵抗が低すぎるときは横方向抵抗を再度照射することにより調整することができる。
【００１７】
半導体デバイスに組み込まれた横方向抵抗の温度依存性を小さくするために、ここに記載された方法は、フォノンにおける自由キャリアの散乱の影響を減少させることを指向している。
【００１８】
一般的に抵抗は比抵抗ρによって生ずる。その場合ρは、μを自由キャリアの移動度とするとき、１／μに直比例する。自由キャリアの移動度μは非常に純粋な半導体においては主としてフォノンとの衝突によって制限され、欠陥の多い半導体の場合にはまた格子欠陥との衝突によって制限される。この場合、衝突プロセスの発生までの相関的平均時間はフォノンにおける散乱の発生までの相関的平均時間と欠陥位置における散乱の発生までの相関的平均時間との和である。
【００１９】
このような認識からこの発明は、半導体デバイスの使用温度範囲において自由キャリアが格子欠陥（格子欠陥の密度はフォノンとは異なり温度依存性はない）と衝突する分が自由キャリアがフォノンと衝突する分をできるだけ越えるように、抵抗領域における半導体結晶を目的に合わせて著しく傷つけるという考え方に基づく。
【００２０】
横方向抵抗の範囲においてこのように制御して欠陥を形成することは、例えば抵抗領域を高エネルギー粒子で上述のように照射することにより実現される。
【００２１】
【実施例】
以下にこの発明を図面に示された実施例を参照して詳しく説明する。この場合この発明による横方向抵抗構造の実施例として多段サイリスタを挙げる。
【００２２】
図１はこの発明による横方向抵抗と増幅ゲート構造とを備えたサイリスタの部分断面図を示す。
【００２３】
半導体基板１、例えばシリコン板は弱ｎ- 形にドープされた内部領域２を含んでいる。カソード側にはｐ形にドープされたベース領域３が接している。ベース領域３には多数のｎ+ 形にドープされたエミッタ領域４、１２が埋め込まれている。これらのエミッタ領域はこの実施例では補助サイリスタＨＴ１〜ＨＴ５の補助エミッタ領域４であり、主サイリスタＨＴの主エミッタ領域１２である。補助サイリスタＨＴ１〜ＨＴ５の補助エミッタ領域４はそれぞれ１つの補助エミッタ電極９に接触している。さらに補助エミッタ電極９はその外側でベース領域３にも接触している。主サイリスタＨＴの主エミッタ領域１２は主エミッタ電極１３を介してカソード端子Ｋに接続されている。その他にベース領域３はサイリスタの中央部分においてゲート金属１０に接触している。ゲート金属１０はサイリスタのゲート電極Ｇに接続されている。アノード側では内部領域２にｐ+ 形にドープされたアノード側エミッタ領域５が接している。アノード側エミッタ領域５は通常の金属電極８の上に大面積で接触している。この金属電極８はアノード端子Ａを形成している。
【００２４】
ベース領域３には横方向抵抗６を含む埋め込み領域７が設けられている。この埋め込み領域７は半導体基板１の表面に境を接している。埋め込み領域７には正確に規定されたドーパント量が、例えばイオン注入により導入されている。以下ではこの埋め込み領域を抵抗領域７と称する。抵抗領域７のドーピング濃度は横方向抵抗６の抵抗値を決定する。
【００２５】
さらに抵抗領域７には散乱中心１１が配置されている。散乱中心１１は半導体の結晶格子に例えば非ドープ性の高エネルギー粒子を照射することにより作られる欠陥である。これらの粒子は例えばα粒子或いは陽子である。結晶を非常に強く傷つけることが必要であるときは、半導体基板は比較的重い例えば酸素イオン或いはシリコンイオンのような粒子で照射することができる。或いはまた例えば中性子のような中性の粒子を照射に使用することもできる。照射源としては高エネルギーイオン注入装置が使われる。これらの照射により結晶格子には例えば、フレンケル欠陥或いはショットキー欠陥のような点欠陥が形成される。フレンケル欠陥は、これに属する原子が空孔の近くの格子間位置に存在する空孔である。１つの空孔に属する原子が表面に移動すると、ショットキー欠陥が生ずる。しかしまた照射によって、例えば酸素の空孔錯体或いは二重空孔のような他の欠陥を作ることもできる。
【００２６】
それ故、横方向抵抗６の抵抗値は抵抗領域におけるドーピング濃度及び散乱中心１１の濃度によって定まる。
【００２７】
図１のサイリスタはリング状に構成されている。この場合Ｒ＝０はサイリスタの中心部であり、Ｒ＝８ｍｍは増幅ゲート構造の端部を表す。図１においては分かり易くするためにサイリスタの断面の右側だけが示されている。このサイリスタは増幅ゲート構造の５個のリング状補助サイリスタＨＴ１〜ＨＴ５と、この補助サイリスタＨＴ１〜ＨＴ５をリング状に取り囲んで配置されている１個の主サイリスタＨＴとからなる。この実施例では抵抗領域７は第三と第四の補助サイリスタＨＴ３とＨＴ４との間に配置されている。サイリスタの中央部には、その他に、ベース領域３に接触しているゲート電極Ｇが配置されている。サイリスタの中央部においてベース領域３は電圧設定破断個所ＢＯＤを備えている。この電圧設定破断個所ＢＯＤは内部領域２とベース領域３との間のｐｎ接合の屈曲部として形成されており、半導体デバイスを過電圧から保護する。さらにサイリスタの縁部範囲には表面の近くに縁部構造を形成するリング状の切り欠きが設けられている（但し図１には示されていない）。この縁部構造により、表面洩れ電流が半導体デバイスの縁部を介して流れるのが阻止される。
【００２８】
横方向抵抗は次の機能を持つ。即ちゲート端子ＧにカソードＫに対して正の電圧が加わると、先ず補助サイリスタＨＴ１〜ＨＴ３が点弧し、その後横方向抵抗６を介して補助サイリスタＨＴ４、ＨＴ５が、最後に主サイリスタＨＴが点弧する。横方向抵抗６は従って電流制限作用を持ち、点弧の際に半導体デバイスを破壊に至らしめるような余りに大きな電流が一度に流されることを阻止する。
【００２９】
点弧電流が小さい場合には多段増幅ゲート段が利用される。このような多段増幅ゲート構造を持つ多段サイリスタは複数のサイリスタの並列接続からなる。第一のサイリスタが例えばゲート電圧もしくは光パルスによって点弧されると、そのアノード電流は次に続くサイリスタを点弧させる。このようにして順次増幅ゲート構造の全てのサイリスタが点弧される。
【００３０】
増幅ゲート構造の個々の段に、即ちそれぞれ各２つの補助サイリスタＨＴ１〜ＨＴ５間に、並びに補助サイリスタＨＴ５と主サイリスタＨＴとの間に適当な横方向抵抗６を設けることも有効である。
【００３１】
増幅ゲート構造を持つサイリスタにおける抵抗値は例えば２０〜５０Ωの間の大きさで変動する。この抵抗は保護抵抗として働き、一次点弧範囲における電流上昇を制限するように作用する。
【００３２】
以下に抵抗領域７に散乱中心１１を作るのに適した方法を提示する。
【００３３】
仕上がり状態に処理された半導体デバイスがそのカソード側をマスクされる。サイリスタの横方向抵抗は比較的大きく設定されているから、マスクＭＡとしては例えば抵抗領域７以外の表面領域を覆う例えば３ｍｍ厚に構造化された金属遮蔽板が使われる。半導体基板１はカソード側に高エネルギー粒子が照射される。これにより結晶格子には欠陥が形成され、これが散乱中心１１として作用する。散乱中心として作用する格子欠陥の深さ分布は例えば照射エネルギーを選択することにより制御される。特に縦方向に比較的大きな広がり例えば８０μｍの深さを持つ抵抗構造においては、異なる照射エネルギーで何回も照射することにより抵抗領域７に散乱中心１１を均一に分布させることができる。
【００３４】
安定性の理由から照射後に熱処理を行うことが薦められる。その場合半導体基板は２２０℃から２７０℃で１０数時間（例えば１５時間）熱処理される。
【００３５】
照射に代わって非ドープ性の原子を局所的に拡散することも可能である。
【００３６】
横方向抵抗６の抵抗値は照射によって必然的に高められる。これに対応してそのためには自由キャリアの濃度も所望の抵抗値を得るために同様に高める必要がある。このためには抵抗領域７におけるドーピング濃度を上げることが必要である。
【００３７】
特定された温度依存性のある横方向抵抗６を作る方法は光により点弧可能なサイリスタ並びにゲート電極で制御されるサイリスタに適用可能である。しかし場合によっては他の半導体デバイスを製造する際にも適用可能である。このことは過電圧保護手段（ＢＯＤ構造）を組み込んだサイリスタにおいて特に重要である。
【００３８】
この発明による方法を適用した場合のその他の重要な利点は、横方向抵抗６の最終的な抵抗値が出来上がったデバイスにおいて調整できることである。例えば最初の照射後に抵抗測定により抵抗値が充分に大きくないことが判明した場合には、抵抗はさらに照射を行うことによって簡単に調整することができる。
【図面の簡単な説明】
【図１】この発明による横方向抵抗と増幅ゲート構造とを備えたサイリスタの部分断面図。
【符号の説明】
１          半導体基板
２          内部領域
３          ベース領域
４          カソード側補助エミッタ領域
５          アノード側エミッタ領域
６          横方向抵抗
７          抵抗領域
８          アノード金属電極
９          補助エミッタ電極
１０          ゲート金属電極
１１          散乱中心
１２          カソード側主エミッタ領域
１３          主エミッタ電極
Ａ          アノード
Ｇ          ゲート
Ｋ          カソード
ＢＯＤ          電圧設定破断個所
ＭＡ          マスク
ＨＴ１〜ＨＴ５  補助サイリスタ
ＨＴ          主サイリスタ
【図１】
0003670122.tif 000002