(57)【特許請求の範囲】
【請求項１】
キャリアのトンネリングが相互に可能な間隔で配置されている複数の演算用量子箱と、
前記複数の演算用量子箱に対して非励起状態ではキャリアのトンネリングが不可能な距離をおいて配置されている入力用量子箱と、を有し、
前記複数の演算用量子箱は、隣接する２つの演算用量子箱で基底状態である最低エネルギー順位と次のエネルギー順位との差が異なり、
前記基底状態である最低エネルギー順位が前記隣接する２つの演算用量子箱で異なる状態において、前記入力用量子箱で励起したキャリアを前記複数の演算用量子箱に遷移させるか否かを入力情報とする
量子演算素子。
【請求項２】
前記複数の演算用量子箱に入力されたキャリアが基底状態に向けて緩和する過程で取りうるエネルギー順位がパウリの排他律により下位から順次決められることによって、前記隣接した２つの演算用量子箱を単位として論理和または論理積に対応したキャリア占有状態を実現し、当該キャリアの占有状態を演算用量子箱ごとに読み出すことによって論理演算結果を得る
請求項１に記載の量子演算素子。
【請求項３】
前記最低エネルギー準位を占めるキャリアの有無をビット情報とし、前記隣接する２つの演算用量子箱で合計２ビットの情報を単位として前記キャリア占有状態を実現する
請求項２に記載の量子演算素子。
【請求項４】
前記入力用量子箱は、前記複数の演算用量子箱のどの正孔準位−電子準位の差よりも大きい正孔準位−電子準位の差を有する
請求項１記載の量子演算素子。
【請求項５】
上記入力用量子箱にバイアス電圧を印加した状態で、入力用量子箱の電子−正孔対生成エネルギーに共鳴するエネルギーの光を入力用量子箱に照射することにより当該入力用量子箱内に電子−正孔対を生成し、生成した電子または正孔の一方を入力用量子箱から引き抜き、
入力用量子箱内に残った他方の電子または正孔に光を照射することにより励起させて前記複数の演算用量子箱へ遷移させる
請求項１記載の量子演算素子。
【請求項６】
前記２つの演算用量子箱について、演算用量子箱ごとに、前記基底状態と前記次のエネルギー順位との離散化エネルギー差に共鳴するエネルギーを持った光を照射し、該演算用量子箱内の電子または正孔の有無による光の吸収または発光の有無を観測することにより各演算用量子箱内の情報をそれぞれ読み出す
請求項１記載の量子演算素子。
【請求項７】
前記複数の演算用量子箱に対し、その配列方向の一方側に前記入力用量子箱が隣接し、当該配列方向と直交する面内で、前記複数の演算量子箱および前記入力用量子箱の組が複数、アレー状に配置されている
請求項１に記載の量子演算素子。
【請求項８】
個々の前記入力用量子箱に対し光を入射することによって前記キャリアを発生させ演算用量子箱に遷移させることを行うか否かを入力すべきビット情報とし、当該ビット情報の入力に際し、所定形状の照射面を有する光の照射を前記照射面の形状を変化させて繰り返す
請求項７に記載の量子演算素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、量子演算素子に関し、特にいわゆる量子箱を用いた量子演算素子に関する。
【０００２】
【従来の技術】
近年の高集積の半導体メモリにおいては、メモリセルを構成するキャパシターに蓄積された１０4 個程度の電子により１ビットを表している。このような、半導体メモリにおいてビット間の演算を行う際には、あるキャパシターに蓄積された１０4 個程度の電子を別のキャパシターに移す必要がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述のようにあるキャパシターから別のキャパシターに１０4 個程度の電子を移すためには、現在のＤＲＡＭ，ＳＲＡＭ等の素子構造では１電子当たり数ｅＶ程度のエネルギーが必要であるため、１ビットの演算を行うだけでも少なくとも１０4 ｅＶ以上のエネルギーが消費されてしまう。すなわち、従来の半導体メモリは、消費電力が高くならざるを得なかった。
【０００４】
特に、パターン処理などを行う場合には、極めて多数のビット間の演算を行わなくてはならないので、消費電力は極めて大きくなる。また、従来のパターン間の演算は、半導体メモリ上にある一つ一つのキャパシターに逐次アクセスして行わなければならないので、非常に多数のトランジスタを配線で接続した複雑な回路が必要になり、これが処理速度の遅延の原因となっている。さらに、このような複雑な回路を実現するためには、非常に複雑な製造プロセスが必要である。
【０００５】
したがって、この発明の目的は、消費電力が極めて低く高速処理が可能な量子演算素子を提供することにある。
この発明の他の目的は、構造が単純であるために単純な製造プロセスにより製造が可能な量子演算素子を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、第１の発明に係る量子演算素子は、キャリアのトンネリングが相互に可能な間隔で配置されている複数の演算用量子箱と、前記複数の演算用量子箱に対して非励起状態ではキャリアのトンネリングが不可能な距離をおいて配置されている入力用量子箱と、を有し、前記複数の演算用量子箱は、隣接する２つの演算用量子箱で基底状態である最低エネルギー順位と次のエネルギー順位との差が異なり、前記基底状態である最低エネルギー順位が前記隣接する２つの演算用量子箱で異なる状態において、前記入力用量子箱で励起したキャリアを前記複数の演算用量子箱に遷移させるか否かを入力情報とする。
好適に、本発明では、前記複数の演算用量子箱に入力されたキャリアが基底状態に向けて緩和する過程で取りうるエネルギー順位がパウリの排他律により下位から順次決められることによって、前記隣接した２つの演算用量子箱を単位として論理和または論理積に対応したキャリア占有状態を実現し、当該キャリアの占有状態を演算用量子箱ごとに読み出すことによって論理演算結果を得る。
さらに好適に、本発明では、前記最低エネルギー準位を占めるキャリアの有無をビット情報とし、前記隣接する２つの演算用量子箱で合計２ビットの情報を単位として前記キャリア占有状態を実現する。
【０００７】
また、第２の発明に係る量子演算素子は、上記第１の発明の要件に加えて、前記複数の演算用量子箱に対し、その配列方向の一方側に前記入力用量子箱が隣接し、当該配列方向と直交する面内で、前記複数の演算量子箱および前記入力用量子箱の組が複数、アレー状に配置されている。
好適に、本発明では、個々の前記入力用量子箱に対し光を入射することによって前記キャリアを発生させ演算用量子箱に遷移させることを行うか否かを入力すべきビット情報とし、当該ビット情報の入力に際し、所定形状の照射面を有する光の照射を前記照射面の形状を変化させて繰り返す。
【０００８】
上述のように構成された第１の発明による量子演算素子および第２の発明による量子演算素子によれば、光の照射などより入力用量子箱でキャリア（電子または正孔）を生成し、エネルギー的に励起して複数の演算用量子箱に遷移させ、この電子または正孔のエネルギーが緩和した後の量子箱列内の電子の分布を光の吸収などによって読み出すことにより、論理和、論理積またはそれらの複合演算を行うことができる。この場合、演算用量子箱の最低エネルギー準位を占める電子または正孔の有無をビット情報とし、最低エネルギー準位へのトンネリングがパウリの排他律により禁止されることを用いて最低エネルギー準位の低い演算用量子箱から順に飽和していくことを利用している。ここで、エネルギー準位を占める電子または正孔の数は、たとえば２個である。したがって、電子または正孔が緩和する際の散逸エネルギー、すなわち１ビットの演算を行う際に消費するエネルギーは極めて小さいため、この量子演算素子は極めて低消費電力である。また素子構造が単純であるため、製造プロセスも単純である。
【０００９】
より詳細には、たとえば、入力用量子箱に電子または正孔対生成エネルギーに共鳴するエネルギーの光子を照射して入力用量子箱内に電子−正孔対を発生させると共に、一方の電子または正孔の引き抜きを行って入力用量子箱に一旦電子または正孔を残し、しかる後、入力用量子箱の電子または正孔を光で励起させて量子箱列に遷移させることにより、量子箱列への入力を行うことができる。入力された電子または正孔は、量子箱列内の最低エネルギー準位が満たされている演算用量子箱にはパウリの排他律によりトンネリングが禁止されるため、未だ電子または正孔で満たされていない最も低い最低エネルギー準位を有する演算用量子箱へトンネリングする。これにより電子または正孔の入力を行うことができる。
【００１０】
この発明の第１の発明および第２の発明における出力は、それぞれの演算用量子箱の中に局在した電子または正孔の離散化エネルギー差に共鳴するエネルギーを持った光子を照射すると、演算用量子箱内の電子または正孔の有無によって光の吸収または発光が生じるので、この光の吸収または発光の有無を観測することにより演算用量子箱内の情報を読み出すことができる。
【００１１】
特に、第２の発明による量子演算素子によれば、複数の演算用量子箱と入力用量子箱の組がアレー状に配列された構造により、２次元パターン間の論理和、論理積またはそれらの複合演算を低消費電力かつ高速に行うことができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら具体的に説明するが、本発明は下記の実施形態に限定されるものではない。なお、実施例の全図において対応する部分には、同一の符号を付す。
［第１実施例］
まず、この発明の第１実施例による量子演算素子について説明する。情報を担う粒子として電子を扱う場合について説明する。
【００１３】
図１はこの第１実施例による量子演算素子の斜視図を示し、図２は図１の線Ｉ−Ｉに沿った方向の断面図を示す。なお、図１の線II−IIに沿った方向の断面図も図２と同様である。
図２においてＱＤ0 ，ＱＤ1 ，ＱＤ2 は箱状の井戸層、いわゆる量子箱を示し、図１および図２においてＢ1 ，Ｂ2 ，Ｂ3 はそれぞれ障壁層を表す。量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 を形成する物質としては例えばＧａＡｓ（または、ＩｎＡｓ，ＩｎＧａＡｓ等）が用いられ、障壁層Ｂ1 ，Ｂ2 ，Ｂ3 を形成する物質としては例えばＡｌＧａＡｓ（または、ＡｌＳｂ，ＡｌＧａＳｂ等）が用いられる。量子箱ＱＤ0 と量子箱ＱＤ1 間の距離ｄ2 は電子および正孔がトンネリング不可能な距離（例えば、５０ｎｍ以上）、量子箱ＱＤ1 と量子箱ＱＤ2 間の距離ｄ3 は電子または正孔がトンネリング可能な距離（例えば、数ｎｍ）とする。量子箱ＱＤ0 は、入力用の量子箱であり、ＱＤ1 ，ＱＤ2 は、それぞれ演算用の量子箱であり、これらの演算用量子箱ＱＤ1 、ＱＤ2 で量子箱列を構成している。
【００１４】
量子箱ＱＤ0 〜ＱＤ2 を被覆する障壁層Ｂ1 の上面および下面には金属からなる上部電極ＥＬU および下部電極ＥＬL がそれぞれ形成されている。これらの上部電極ＥＬU および下部電極ＥＬL には、量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 に対応する部分に、それぞれ開口部Ｏ1 ，Ｏ2 を有し、これらの量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 と開口部Ｏ1 ，Ｏ2 とはほぼ同軸に配されている。後述のようにこれらの開口部Ｏ1 ，Ｏ2 は光入出力を行うために用いられる。
【００１５】
図２の線α−αに沿った方向のエネルギーバンド図を図３に示す。図３中、ＥV1  ，ＥV2，ＥV3はそれぞれ障壁層Ｂ1 ，Ｂ2 ，Ｂ3 を形成する物質の価電子帯端のエネルギー、ＥC1，ＥC2，ＥC3はそれぞれ障壁層Ｂ1 ，Ｂ2 ，Ｂ3 を形成する物質の伝導帯端のエネルギー、ＥF はフェルミエネルギーを表す。また、φ1 、φ2 、φ3 はそれぞれ障壁層Ｂ1 ，Ｂ2 ，Ｂ3 を形成する物質の電子親和力、ψ0 、ψ1 、ψ2 はそれぞれ量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 を形成する物質の電子親和力を表す。これらは次式を満足している。
0003653868.tif 000002
なお、図３に示したバンド図は、いわゆるタイプＩのへテロ接合であるが、この場合、障壁層Ｂ1 ，Ｂ2 ，Ｂ3 のエネルギーギャップをそれぞれＥｇB1，ＥｇB2，ＥｇB3、量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 のエネルギーギャップをそれぞれＥｇQ0，ＥｇQ1，ＥｇQ2とすると、次式を満足する。
【００１６】
φ1 ＋ＥｇB1，φ2 ＋ＥｇB2＞ψ0 ＋ＥｇQ0
φ2 ＋ＥｇB2，φ3 ＋ＥｇB3＞ψ1 ＋ＥｇQ1                …（２）
φ3 ＋ＥｇB3，φ1 ＋ＥｇB1＞ψ2 ＋ＥｇQ2
上述のように、量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 を形成する物質としてＧａＡｓを用い、障壁層Ｂ1 を形成する物質としてＡｌ0.3 Ｇａ0.7 Ａｓを用い、障壁層Ｂ2 、Ｂ3 を形成している物質としてＡｌ0.2 Ｇａ0.8 Ａｓを用いた場合は式（１）は、満足されている。ただし、この場合にはφ2 ＝φ3 、ψ0 ＝ψ1 ＝ψ2 となる。
【００１７】
また、Ｅ00e ，Ｅ01e ，Ｅ00h はそれぞれ入力用量子箱ＱＤO に局在した電子の最低エネルギー準位、第１励起エネルギー準位、正孔の最低エネルギー準位である。同様に、Ｅ10e ，Ｅ11e ，Ｅ10h はそれぞれ第１の物質より形成された第１演算用量子箱ＱＤ1 に局在した電子の最低エネルギー準位、第１励起エネルギー準位、正孔の最低エネルギー準位、Ｅ20e ，Ｅ21e ，Ｅ20h はそれぞれ第２の物質より形成された第２量子箱ＱＤ2 に局在した電子の最低エネルギー準位、第１励起エネルギー準位、正孔の最低エネルギー準位である。
【００１８】
後述のように、電子または正孔の光励起により演算用量子箱に電子の入力を行うためには、入力用量子箱ＱＤ0 の離散化エネルギー差が、演算用量子箱ＱＤ1 ，ＱＤ2 の離散化エネルギー差よりも大きくなければならないから、
Ｅ00e −Ｅ00h ＞Ｅ10e −Ｅ10h                         …（３）
Ｅ00e −Ｅ00h ＞Ｅ20e −Ｅ20h                         …（４）
でなければならない。
【００１９】
また、光の吸収または発光によって量子箱内の電子の有無を選択的に読み出すためには、
Ｅ10e −Ｅ10h ≠Ｅ20e −Ｅ20h                         …（５）
でなければならない。以上の条件により、図３に示したバンド図の構造を実現することができる。
【００２０】
また、絶対温度Ｔで安定に動作するための条件として、価電子帯から熱的に量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 に電子が励起されないために、
Ｅ00e −Ｅ00h ＞ｋB Ｔ                                …（６）
Ｅ10e −Ｅ10h ＞ｋB Ｔ                                …（７）
Ｅ20e −Ｅ20h ＞ｋB Ｔ                                …（８）
（ここで、ｋB ＝１．３８×１０23〔Ｊ／Ｋ〕，  Ｔ：絶対温度）
でなければならない。
【００２１】
また、量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 に局在した最低エネルギー準位Ｅ00e ，Ｅ10e ，Ｅ20e に入力された電子が熱的に励起されないために、
ＥC2−Ｅ00e ＞ｋB Ｔ                                  …（９）
Ｅ11e −Ｅ10e ＞ｋB Ｔ                              …（１０）
Ｅ21e −Ｅ20e ＞ｋB Ｔ                              …（１１）
でなければならない。
【００２２】
また、詳しくは以下でのべるが、量子箱ＱＤ1 ，ＱＤ2 に遷移した電子が量子箱ＱＤ0 に戻らないようにするため、
Ｅ20e ，Ｅ10e ＜Ｅ00e                               …（１２）
でなければならない。また、以下の説明では便利のために、Ｅ10e −Ｅ10h ＞Ｅ20e −Ｅ20h を仮定する。上記式（３）、（４）、（５）及び（１２）の条件は、例えば入力用量子箱ＱＤ0 、第１演算用量子箱ＱＤ1 、第２演算用量子箱ＱＤ2 の各量子箱のα−α方向の厚さをそれぞれａ0 ，ａ1 ，ａ2 とすると、
ａ0 ＜ａ1 ＜ａ2                                       …（１３）
の条件により実現することができる。
【００２３】
次に、上述するように構成された第１実施例による量子演算素子の動作原理について説明する。以下の説明では、電子を情報を担う粒子として説明する。
この第１実施例による量子演算素子への入力は次のようにして行う。入力時には、下部電極ＥＬL を接地し、上部電極ＥＬU にバイアス電圧Ｖg を印加し、図４のように
Ｅ21e ＞Ｅ10e ＞Ｅ20e                               …（１４）
の条件が成立するように素子にバイアスをかけるものとする。
【００２４】
まず、第１の情報の入力法を説明する。振動数
νin1 ＝（Ｅ00e −Ｅ00h ）／ｈ
（ここで、ｈ＝６．６３×１０-34 Ｊ・ｓ）
の光を例えば上部電極ＥＬU の開口部Ｏ1 または下部電極ＥＬL の開口部Ｏ2 に照射する。すると、この光の照射によって、入力用量子箱ＱＤ0 内のみに選択的に電子−正孔対が生成される。エネルギー準位Ｅ00e ，Ｅ00h が二重にスピン縮退しているときはこのとき生成される電子−正孔対は２つである。図４に示すように、バイアスをかけている結果、障壁層Ｂ1 の実効の厚さが薄くなり、電子−正孔対のうち正孔は上部電極ＥＬU に吸収される。この結果、振動数νin1 光の照射を止めても、入力用量子箱ＱＤO 内に２個の電子が、取り残される。これによって、量子箱ＱＤO 内への電子の注入を行うことができる。この場合のバイアス電圧は、通常はトンネリングしない障壁層Ｂ1 を電子または正孔がトンネリングできる程度の電界であり、具体的には例えば障壁層Ｂ1 の厚さ１００ｎｍ当たり数Ｖ程度である。
【００２５】
次に、不等式（ＥC2−Ｅ00e ）／ｈ＜νin2 ＜（ＥC1−Ｅ00e ）／ｈを満たす振動数νin2 の光を照射する。このとき、Ｅ00e を占める２電子はエネルギーＥ00e ＋ｈνin2 を持つ状態に励起され、障壁層Ｂ2 を越えて量子箱ＱＤ1 ，ＱＤ2 の結合系にエネルギーを散逸して遷移する。この場合、第１演算用量子箱ＱＤ1 に遷移した電子は、トンネリングによりエネルギー準位の低い第２演算量子箱ＱＤ2 に移る。その結果、図５に示すように、第２演算量子箱ＱＤ2 のエネルギー準位Ｅ20e を２電子が占めた状態になる。その後、振動数ｈνin2 の光の照射を止める。この様にして、第１の情報を入力することができる。仮に、振動数νin2 の光が照射されている間にエネルギー準位Ｅ20e に電子が緩和しても、式（１２）を満足していれば、振動数νin2 の光に励起されて、緩和した電子が入力用量子箱ＱＤ0 に戻ることはできない。この様にして第１回目に入力された２電子を第１の入力ビット情報Ａin1 ＝１とする。また、第１回目の情報入力時に上述の方法により電子を入力しないときはＡin1 ＝０である。
【００２６】
次に、第２の情報の入力方法を説明する。第２の情報の入力は第１の情報の入力後、第１の情報に用いた方法と同様にして行えばよい。すなわち、第１の情報の入力が終了した後、再び振動数νin1 の光を例えば上部電極ＥＬU の開口部Ｏ1 または下部電極ＥＬL の開口部Ｏ1 に照射する。すると、まず入力用量子箱ＱＤ0 に２電子が入力される。次に、振動数νin2 の光を照射する。すると、入力用量子箱ＱＤ0 内の電子が演算用量子箱ＱＤ1 ，ＱＤ2 の結合系に遷移する。この、第２回目の情報入力時に入力された２電子を、第２の入力ビット情報情報Ａin2 ＝１とする。また、第２回目の情報の入力時に上述の方法により電子を入力しないときはＡin2 ＝０である。
【００２７】
この、第１の実施例における量子演算素子においては次のようにして演算が行われる。
第１および第２の情報入力が終了した後の、第１演算用量子箱ＱＤ1 における電子の有／無を演算結果Ａout1＝１／０、第２演算用量子箱ＱＤ2 における電子の有／無を演算結果Ａout2＝１／０とする。
【００２８】
第１の情報がＡin1 ＝０、第２の情報がＡin2 ＝０のとき、すなわち電子が全く入力されなかったときは演算用量子箱ＱＤ1 ，ＱＤ2 内に電子は存在しないので演算結果はＡout1＝０，Ａout2＝０となる。
第１の情報がＡin1 ＝１、第２の情報がＡin2 ＝０のとき、すなわち電子が２つ入力されたときは電子はエネルギーの最も低い第２演算用量子箱ＱＤ2 に局在した準位Ｅ20e を占有する。したがって、演算結果はＡout1＝０，Ａout2＝１となる（図５参照）。
【００２９】
第１の情報がＡin1 ＝０、第２の情報がＡin2 ＝１のとき、すなわち電子が２つ入力されたときは電子はエネルギーの最も低い第２演算用量子箱ＱＤ2 に局在した準位Ｅ20e を占有する。したがって、演算結果はＡout1＝０，Ａout2＝１となる（図５参照）。
【００３０】
第１の情報がＡin1 ＝１、第２の情報がＡin2 ＝１のとき、すなわち電子が４つ入力されたときは、パウリの排他律により電子はエネルギーの最も低い第２演算用量子箱ＱＤ2 に局在した準位Ｅ20e と次にエネルギーの低い第１演算用量子箱ＱＤ1 に局在した準位Ｅ10e を各々２個ずつ占有する。したがって、演算結果はＡout1＝１，Ａout2＝１となる（図６参照）。
【００３１】
以上の結果を表にまとめると、表１の様になる。
【００３２】
【表１】
0003653868.tif 000003
この表１（真理値表）から、明らかに
Ａout1＝Ａin1   ＡＮＤ  Ａin2 
Ａout2＝Ａin1   ＯＲ    Ａin2 
の演算が行われていることがわかる。すなわち、ＡＮＤ演算（論理積）およびＯＲ演算（論理和）が同時に行われていることになる。
【００３３】
また、上述と逆に、演算用量子箱ＱＤ1 ，ＱＤ2 内の電子の有／無をそれぞれ、Ａout1＝０／１，Ａout2＝０／１と定義すると、明らかに
Ａout1＝Ａin1   ＮＡＮＤ  Ａin2 
Ａout2＝Ａin1   ＮＯＲ    Ａin2 
の演算が行われていることになる。すなわち、ＮＡＮＤ演算およびＮＯＲ演算を行うことができる。
【００３４】
以上のように、入力、出力のうちの一方のビット情報の（０，１）の定義を変換することにより、いつでもＡＮＤ⇔ＮＡＮＤ，ＯＲ⇔ＮＯＲ等の変換が可能である。
次に、この第１の実施例における量子演算素子の演算結果の読み出しは、次のようにして行う。
【００３５】
ビット情報Ａout1を読み出すためには、振動数νout1＝（Ｅ11e −Ｅ10e ）／ｈの光を照射し、その吸収または発光を観測する。図７に示すように、第１演算用量子箱ＱＤ1 内のエネルギー準位Ｅ10e に電子が存在すれば振動数νout1の光によって電子が第１エネルギー準位に共鳴励起され、励起された電子は非発光緩和または発光緩和するので吸収または発光が生じる。一方、図８に示すように、第１演算用量子箱ＱＤ1 内のエネルギー準位Ｅ10e に電子が存在しなければ振動数νout1の光の吸収は起こらず、光はそのまま透過する。このため、第１演算量子箱ＱＤ1 内の電子の有／無は、振動数νout1の光の吸収または発光の有／無を光検出器により観測することによって読み出すことができる。
【００３６】
ビット情報Ａout2を読み出すためには、振動数νout2＝（Ｅ21e −Ｅ20e ）／ｈの光を照射し、その吸収または発光を観測する。第２演算用量子箱ＱＤ2 内のエネルギー準位Ｅ20e に電子が存在すれば振動数νout2の光によって電子が共鳴励起され、励起された電子は非発光緩和または発光緩和するので吸収または発光は生じる。このため、量子箱内の電子は有／無は振動数νout2の光の吸収または発光の有／無を光検出器により観測することによって読み出すことができる（図９、１０参照）。
【００３７】
次に、この第１実施例による量子演算素子内のビット情報の消去の方法について述べる。演算用量子箱ＱＤ1 ，ＱＤ2 のビット情報の消去を行うためには、図１１に示すように、入力時にかけたバイアスの逆バイアスをかける。この時、正孔が外部電極から素子内に注入され演算用量子箱ＱＤ1 、ＱＤ2 内の電子と再結合し、演算用量子箱内の電子が消去される。あるいは、演算用量子箱に正孔が注入されやすい場合は、上部電極ＥＬU −下部電極ＥＬL 間に印加したバイアスをゼロにすることで、外部電極から素子内に正孔が自然に注入される場合もある。
【００３８】
以上の例は、電子を情報のビットとして扱う場合について述べたが、電子の方が、外部電極に引き抜かれ易い場合、すなわち不等式（電子に対する障壁層のポテンシャルバリア高さ×電子の有効質量）＜（正孔に対する障壁層のポテンシャルバリア×正孔の有効質量）が満たされる場合、上記の説明において「電子」を「正孔」に、また「電子のエネルギー準位」を「正孔のエネルギー準位」に置き換え、正孔を入力用量子箱ＱＤ0 に残すことにより正孔を情報のビットとして扱うことも可能である。
【００３９】
また、上記説明では、入力用量子箱から電子を量子箱列の方に遷移させる際に、バイアス電圧を印加した状態で行っているが、これは入力用量子箱ＱＤ0 に正孔が入ってこないように安定化するためであり、上記式（１４）の条件がバイアスをかけていない状態で満たされていれば、特にバイアスは必要としない。
【００４０】
次に、この第１実施例による量子演算素子の製造法について図１２を参照しながら説明する。ここでは、井戸層Ｗ0 ，Ｗ1 ，Ｗ2 を形成する物質としてＧａＡｓ、障壁層Ｂ1 を形成する物質としてＡｌ0.3 Ｇａ0.7 Ａｓ，障壁層Ｂ2 ，Ｂ3 を形成する物質としてＡｌ0.2 Ｇａ0.8 Ａｓを用いるものとする。井戸層Ｗ0 ，Ｗ1 ，Ｗ2 は以下のプロセスを経て加工され、それぞれ量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 となる。
【００４１】
まず、図１２（Ａ）に示すように、例えばＧａＡｓ基板Ｓ上に、例えば分子線エピキタシー（ＭＢＥ）法、有機金属化学気相（ＭＯＣＶＤ）法、有機金属分子線エピキタシー（ＭＯＭＢＥ）法等により、Ａｌ0.3 Ｇａ0.7 Ａｓ層からなる障壁層Ｂ1 、厚さａ2 のＧａＡｓからなるＷ2 層、厚さｄ3 のＡｌ0.2 Ｇａ0.8 Ａｓからなる障壁層Ｂ3 、厚さａ1 のＧａＡｓからなるＷ1 層、厚さｄ2 のＡｌ0.2 Ｇａ0.8 Ａｓからなる障壁層Ｂ2 、厚さａ0 のＧａＡｓからなるＷ0 層、Ａｌ0.3 Ｇａ0.7 Ａｓ層からなる障壁層Ｂ1 を順次エピタキシャル成長させる。ここで、Ａｌ0.3 Ｇａ0.7 Ａｓ層からなる障壁層Ｂ1 の厚さは例えば１００ｎｍ以上、Ａｌ0.2 Ｇａ0.8 Ａｓ層からなる障壁層Ｂ2 の厚さｄ2 は電子または正孔がトンネリング不可能な数１０ｎｍ以上，障壁層Ｂ3 の厚さｄ3 は電子または正孔がトンネリング可能な数ｎｍ程度とする。また、井戸層Ｗ0 ，Ｗ1 ，Ｗ2 の厚さａ0 ，ａ1 ，ａ2 は、量子箱内のエネルギー準位の離散化が顕著になる厚さであり、典型的には数ｎｍ〜数十ｎｍとする。また、井戸層の厚みをａ0 ＜ａ1 ＜ａ2 となるように積層することにより条件式（２）、（３）、（４）、（１２）を満たすことができる。
【００４２】
次に、図１２（Ｂ）に示すように、例えば電子線リソグラフィー法や走査型トンネル顕微鏡（ＳＴＭ）、あるいは障壁層Ｂ1 と格子整合しない材料をＭＢＥ法等で数ＭＬ成長させて得られる島状のドット構造などを用いて、耐エッチング性を有するマスクＭを障壁Ｂ1 上に形成する。具体的には、このマスクＭは、例えば電子線リソグラフィー法や走査型トンネル顕微鏡（ＳＴＭ）を用いる場合はＳｉＯ2 ，Ｓｉ3 Ｎ4 などにより形成され、島状結晶成長を用いるときはＡｌＧａＡｓ上では格子不整合の大きな物質、例えばＩｎＡｓ等を用いる。マスクＭの面積は（数ｎｍ）2 であることが望ましい。
【００４３】
次に、マスクＭを用いて、異方性の強いドライエッチング法、例えばエッチングガスとしてＣＨ4 ＋ＨｅやＳｉＣｌ4 ＋Ｈｅ，Ｃｌ2 等を用いた反応性イオンエッチング（ＲＩＥ）法や電子サイクロトロン共鳴（ＥＣＲ）を用いた反応性イオンビームエッチング（ＥＣＲ−ＲＩＢＥ）法等により、障壁層Ｂ1 、井戸層Ｗ0 、障壁層Ｂ2 、井戸層Ｗ1 、障壁層Ｂ3 ，井戸層Ｗ2 、障壁層Ｂ1 を基板表面に対して垂直方向に順次エッチングする。このとき、障壁層Ｂ1 は、全部エッチングしないで一部を残すようにする。これによって、図１２（Ｃ）に示すように障壁Ｂ1 、井戸層Ｗ0 、障壁層Ｂ2 、井戸層Ｗ1 、障壁層Ｂ3 ，井戸層Ｗ2 、障壁層Ｂ1 がロッド状の形状にエッチングされる。次に、図１２（Ｄ）に示すように、上述のエッチングにより除去された部分に障壁層Ｂ1 を形成する物質、例えばＡｌ0.3 Ｇａ0.7 Ａｓをエピタキシャル成長させて埋める。
次に、選択エッチングを行いマスクＭを除去した後、上部電極ＥＬU および下部電極ＥＬL に対応する形状のレジストパターンを形成し（図示せず）、例えば真空蒸着法により例えばＡｌ膜やＡｕ膜等の金属膜を素子の上下に形成した後、このレジストパターンをその上に形成された金属膜と共に除去する（リフトオフ）。これによって、図１および図２に示すように開口部Ｏ1 およびＯ2 を有する上部電極ＥＬU および下部電極ＥＬL が形成される。また、これらの電極ＥＬU 、ＥＬL は、素子の上下に金属膜を形成した後、エッチング等によりパターニングすることによって形成することもできる。なお、素子の上下に数１０ｎｍと光を十分透過する厚さの金属薄膜を形成することが可能な場合は、図１および図２に示したような開口部Ｏ1 およびＯ2 を形成しなくてもよい。
【００４４】
このようにして、第１実施例による量子演算素子が完成される。
以上のように、この第１実施例による量子演算素子によれば、１ビットの情報を演算用量子箱ＱＤ1 およびＱＤ2 内の２個の電子の有無により表し、これらの量子箱ＱＤ1 、ＱＤ2 の結合系のトンネリングがパウリの排他律により制御されることを利用することによりＡＮＤ演算（論理積）およびＯＲ演算（論理和）、あるいはＮＡＮＤ演算およびＮＯＲ演算を行うことができる。この場合、これらの演算は２個の電子のエネルギー緩和を利用して行っていることから、この第１実施例における量子演算素子においては消費されるエネルギーは極めて小さい。具体的には、従来の半導体メモリは１ビットの演算において１０4 個以上の電子または正孔のエネルギー緩和を用いるので、この第１実施例における量子演算素子の消費エネルギーは、従来の半導体メモリに較べて１／１０4 程度である。
［第２実施例］
次に、この発明の第２実施例による量子演算素子について述べる。
【００４５】
図１３は、この第２実施例による量子演算素子の断面図であり、図２に対応するものである。
図１３に示すように、この第２実施例による量子演算素子は、量子箱がｎ＋１段（ｎ≧３）形成されていることを除いて、第１実施例による量子演算素子と同様な構造を有する。すなわち、この第２実施例による量子演算素子においては、ｎ＋１段の量子箱ＱＤ0 ，ＱＤ1 ，ＱＤ2 ，…，ＱＤn-1 ，ＱＤn が形成されており、１個の入力用量子箱ＱＤ0 、及びｎ個の演算用量子箱ＱＤ1 ，ＱＤ2 ，…，ＱＤn-1 ，ＱＤn で構成されている。また、図１３に示すように量子箱は障壁Ｂ1 ，…，Ｂn+1 に埋め込まれているとする。
【００４６】
上部電極ＥＬU に印加するバイアス電圧Ｖg ＝０のときの図１３の線β−βに沿った方向のエネルギーバンド図を図１４に示す。Ｅci，φi （ｉ＝１，…，ｎ＋１）はそれぞれ障壁層Ｂi を形成する物質の伝導帯端のエネルギー、電子親和力を表す。また、ψi （ｉ＝０，…，ｎ）は量子箱ＱＤi を形成する物質の電子親和力を表す。ＥF はフェルミエネルギーを表す。
【００４７】
以下では情報のキャリアとして電子を扱う場合について説明する。次の条件が満たされているとする。
１．量子箱ＱＤi 内に電子が束縛されるための必要条件
φ1 ＜φi ＜ψj ，                                      …（２１）
（ｉ＝２，…，ｎ＋１；ｊ＝０，…，ｎ）
２．光励起により入力用量子箱ＱＤ0 に選択的に電子を入力する条件
Ｅ00e −Ｅ00h ＞Ｅi0e −Ｅi0h ，（ｉ＝１，…，ｎ）      …（２２）
３．各量子箱ＱＤi 内のビット情報を選択的に読み出し可能な条件
Ｅi1e −Ｅi0e ≠Ｅj1e −Ｅj0e ，（ｉ≠ｊ）              …（２３）
４．価電子帯からの熱的な電子の励起による量子箱ＱＤi への電子の注入が行われない条件
Ｅi0e −Ｅi0h ＞ｋB Ｔ，（ｉ＝１，…，ｎ）              …（２４）
５．量子箱ＱＤi に局在したエネルギー準位Ｅi0e に入力された電子が熱的に励起エネルギーＥi1e に励起されない条件
Ｅi1e −Ｅi0e ＞ｋB Ｔ                                  …（２５）
６．量子箱ＱＤi （ｉ≠０）に入力された電子が量子箱ＱＤ0 に戻らないようにする条件
Ｅi0e ＜Ｅ00e （ｉ＝１，…，ｎ）                        …（２６）
また、以下では説明を簡便にするために
Ｅn0e ＜Ｅn-1 e ＜…＜Ｅ20e ＜Ｅ10e                     …（２７）
とする。
【００４８】
この第２実施例による量子演算素子への入力は次のようにして行う。なお入力時には、第１実施例による演算素子と同様にして、条件
Ｅn0e ＜Ｅn-1 0 e ＜…＜Ｅ20e ＜Ｅ10e ＜Ｅn1e           …（２８）
が満たされる範囲で下部電極ＥＬL と上部電極ＥＬU 間にバイアス電圧を印加しておく。ｎ段の演算用量子箱ＱＤ1 ，…，ＱＤn があるときは、これらの量子箱列に最大ｎビットの情報を入れることができる。第１情報から第ｎ情報の入力は、次の手順（ａ）〜（ｃ）を繰り返すことによって行われる。
【００４９】
（ａ）ビット情報が１のときは、振動数νin1 を有する光を例えば上部電極ＥＬU の開口部Ｏ1 または開口部Ｏ2 の部分に照射して、入力用量子箱ＱＤ0 内に電子−正孔対を生成させる。この電子−正孔対のうち正孔は、印加バイアスのため上部電極ＥＬU に吸収される。この結果、入力用量子箱ＱＦ0 内のエネルギー準位Ｅ00e に電子が入力される。エネルギー準位がスピンに関して二重に縮退しているならば、入力される電子の数は２個である。
【００５０】
（ｂ）次に、振動数νin2 の光を照射する。このとき、Ｅ00e を占める電子はエネルギーＥ00e ＋ｈνin2 を持つ状態に励起され障壁層Ｂ2 を越えて量子箱列ＱＤ1 ，…，ＱＤn にエネルギーを散逸して遷移する。その後、振動数ｖin2 の光の照射を止め一つの情報の入力が終わる。
【００５１】
（ｃ）ビット情報が０のときは、何もしない。
次に、この第２実施例による量子演算素子の演算は次のように行われる。量子箱列ＱＤ1 ，…，ＱＤn に緩和した電子は、低いエネルギー準位を有する量子箱から占有していく。特に各エネルギー準位がスピンに対して２重に縮退していくときは、エネルギーの低い順からパウリの排他律により２個づつの電子で占有されていく。
【００５２】
以上のことから、ｉ回目の電子の入力の有／無をビット情報Ａini ＝１／０とし、全情報入力後のｊ番目にエネルギーの低い準位、すなわち、ここでは量子箱ＱＤn-j を占有している電子の有／無をビット情報Ａoutj＝１／０とすると、演算結果を表すビット情報Ａoutjは、
Ａout j ＝∪i 1,...,i n-j （∩k ≠i 1,...,i n-j Ａin k  ）…（２９）
で与えられる。
【００５３】
具体的には、例えばｎ＝４、すなわち量子箱ＱＤ0 ，…，ＱＤ4 を有する場合、真理値表は表２に表すようになる。
【００５４】
【表２】
0003653868.tif 000004
0003653868.tif 000005
【００５５】
次に、この第２実施例による量子演算素子の出力は次のようにして行う。
演算用量子箱ＱＤi 内のエネルギー準位Ｅi0e に電子が存在すれば、振動数νouti＝（Ｅi1e −Ｅi0e ）／ｈの光によって共鳴励起され、励起された電子は非発光緩和または発光緩和を生じるので吸収または発光が生じる。また、量子箱ＱＤi 内のエネルギー準位Ｅi0e に電子が存在しなければ、振動数νoutiの光の共鳴励起、または共鳴緩和のため吸収または発光は生じない。すなわち、ｉ段目の量子箱ＱＤi 内のビット情報は、振動数νoutiの光を照射し、その吸収また発光を観測することにより読み出すことができる。
【００５６】
この第２実施例による量子演算素子の消去は、第１実施例による量子演算素子と同様に、入力時にかけたバイアスの逆バイアスをかける。あるいは上部電極ＥＬU にかけるバイアス電圧を０にすることにより行うことができる。
この第２実施例による量子演算素子の製造方法は、第１実施例による量子演算素子と同様であるので説明を省略する。
［第３実施例］
つぎに、この発明の第３実施例による量子演算素子について説明する。
【００５７】
図１５はこの第３実施例による量子演算素子を示す断面図であり、図２または図１３に相当するものである。
この第３実施例は、第１実施例に示した量子演算素子を２次元状に配置したような構造を有し、入力用量子箱ＱＤ0 と、演算用量子箱ＱＤ1 ，ＱＤ2 で構成される一組の量子箱を一単位としてマトリックス状に並べ、これらを障壁層Ｂ1 ，Ｂ2 ，Ｂ3 で被覆し、更に障壁層Ｂ1 の上下の面には一単位の量子箱に対応するそれぞれの開口部Ｏを有する上部電極ＥＬU 、下部電極ＥＬL が形成されている構造を有する。
【００５８】
この第３実施例による量子演算素子の入力、演算、読み出しおよび消去は、第１実施例による量子演算素子と同様にして行うことができる。この場合、出力時に必要な光の測定は、例えば電荷結合素子（ＣＣＤ）のような２次元センサーを用いることにより行うことができる。
【００５９】
この第３実施例による量子演算素子によれば、第１実施例による量子演算素子と同様に極めて低消費電力であることに加えて、演算を並列的に行うことができることにより高速演算が可能である。
従来のデジタルパターン処理の最大の欠点は、処理に時間がかかることである。すなわち、従来のデジタルパターン処理においては、膨大な情報量があるパターンの各画素を１画素つづ直列的に処理するため、処理に膨大な時間がかかる。この問題は、この第３実施例により量子演算素子を用いてパターン処理を行うことにより解決することができる。そこで、次にこの第３実施例による量子演算素子によりパターン処理を行う方法について説明する。
【００６０】
いま、第１実施例による量子演算素子の入力時と同じ条件下で、この第３実施例による量子演算素子に、まず、図１６（Ａ）に示すようにパターン｛Ａin1 ｝を入力する。すなわち、パターン｛Ａin1 ｝の形状に第１実施例の入力法を用いて、同図の斜線を施したような光を照射する。この例においては、パターン｛Ａin1 ｝は３角形の形状を有する。この結果、２次元アレー状に配列された複数の量子箱ＱＤ2 のうちのパターン｛Ａin1 ｝に対応する部分にふくまれるもののみ電子が入力される。
【００６１】
次に、図１６（Ｂ）に示すように、上述と同様にして別のパターン｛Ａin2 ｝を入力する。この例においては、このパターン｛Ａin2 ｝は逆３角形の形状を有する。
その結果、２次元アレー状に配置された複数の量子箱ＱＤ1 のうちパターン｛Ａin1 ｝とパターン｛Ａin2 ｝との論理積に対応する部分に含まれるものだけに電子が入力された状態が実現される。この状態を図１７（Ａ）の斜線で示す。一方、複数の量子箱ＱＤ2 のうちパターン｛Ａin1 ｝とパターン｛Ａin2 ｝との論理和に対応する部分に含まれるものだけに電子が入力された状態が実現される。この状態を図１７（Ｂ）の斜線で示す。すなわち、量子箱ＱＤ1 のアレーに含まれる電子のパターンを｛Ａout1｝と、量子箱ＱＤ2 のアレー含まれる電子のパターンを｛Ａout2｝とすると、演算
Ａout1＝｛Ａin1 ｝ＡＮＤ｛Ａin2 ｝
Ａout2＝｛Ａin1 ｝ＯＲ｛Ａin2 ｝
が行われたことになる。
【００６２】
そして、読み出しは、パターン｛Ａout1｝に関しては振動数νout1、パターン｛Ａout2｝に関しては振動数νout2の光を照射し、その光の吸収または発光パターンを読み出すことにより行うことができる。
これらのパターンの演算は、高速かつ低消費電力で行うことができる。
【００６３】
以上のようにして実現されるパターン間の論理積、論理和は、パターン処理における基本演算であり、ＣＡＤやコンピュータ・グラフィックスなどにおいて不可欠なものである。したがって、この第３実施例による量子演算素子は、これらのＣＡＤやコンピュータ・グラフィックスにおける高速プロセッサに適用することができる。
【００６４】
以上、この発明の実施例について具体的に説明したがこの発明は、上述の実施例に限定されるものでなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、第２実施例の量子演算素子を２次元的に並べることにより、第３実施例と同様にして２次元パターン｛Ａin1 ｝，…，｛Ａinn ｝間の論理和、論理積およびそれらの複合演算｛Ａout j ｝＝∪i 1,...,i n-j （∩k ≠i 1,...,i n-j ｛Ａink   ｝）を実行することができる。
【００６５】
また、上記の第１実施例において説明した量子演算素子の製造法は一例に過ぎず、他の製造方法を用いてもよいことは言うまでもない。
さらに、上述の第１実施例、第２実施例および第３実施例においては量子箱に電子を入力し、電子を情報の担い手として用いているが、量子箱に正孔を入力し、この正孔を情報の担い手として用いてもよい。
【００６６】
【発明の効果】
以上述べたように、この発明によれば、低消費電力で高速でしかも製造プロセスが単純な量子演算素子を実現することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例による量子演算素子を示す斜視図である。
【図２】図１の線Ｉ−ＩまたはII−IIに沿った方向の断面図である。
【図３】図２の線α−αに沿った方向のエネルギーバンド図である。
【図４】この発明の第１実施例による量子演算素子の入力方法を説明するためのエネルギーバンド図である。
【図５】この発明の第１実施例による量子演算素子の入力方法を説明するためのエネルギーバンド図である。
【図６】この発明の第１実施例による量子演算素子の演算方法を説明するためのエネルギーバンド図である。
【図７】この発明の第１実施例による量子演算素子の出力方法を説明するためのエネルギーバンド図である。
【図８】この発明の第１実施例による量子演算素子の出力方法を説明するためのエネルギーバンド図である。
【図９】この発明の第１実施例による量子演算素子の出力方法を説明するためのエネルギーバンド図である。
【図１０】この発明の第１実施例による量子演算素子の出力方法を説明するためのエネルギーバンド図である。
【図１１】この発明の第１実施例による量子演算素子の消去方法を説明するためのエネルギーバンド図である。
【図１２】（Ａ）〜（Ｄ）はこの発明の第１実施例による量子演算素子の製造方法を説明するためのそれぞれ断面図である。
【図１３】この発明の第２実施例による量子演算素子を示す断面図である。
【図１４】図１３の線β−βに沿った方向のエネルギーバンド図である。
【図１５】この発明の第３実施例による量子演算素子を示す断面図である。
【図１６】（Ａ）、（Ｂ）は、この発明の第３実施例による量子演算素子をパターン処理に適用した例を説明するためのそれぞれ斜視図である。
【図１７】（Ａ）、（Ｂ）は、この発明の第３実施例による量子演算素子をパターン処理に適用した例を説明するためのそれぞれ斜視図である。
【符号の説明】
ＥＬU …上部電極、ＥＬL …下部電極、Ｂ1 〜Ｂn+1 …障壁層、ＱＤ0 …入力用量子箱、ＱＤ1 〜ＱＤn …演算用量子箱（量子箱列）、Ｏ1 ，Ｏ2   …開口部
【図１】
0003653868.tif 000006
【図２】
0003653868.tif 000007
【図３】
0003653868.tif 000008
【図４】
0003653868.tif 000009
【図５】
0003653868.tif 000010
【図６】
0003653868.tif 000011
【図７】
0003653868.tif 000012
【図８】
0003653868.tif 000013
【図９】
0003653868.tif 000014
【図１０】
0003653868.tif 000015
【図１１】
0003653868.tif 000016
【図１２】
0003653868.tif 000017
【図１３】
0003653868.tif 000018
【図１４】
0003653868.tif 000019
【図１５】
0003653868.tif 000020
【図１６】
0003653868.tif 000021
【図１７】
0003653868.tif 000022