(57)【特許請求の範囲】
【請求項１】
活性層用ウェーハの表面に断面Ｖ字形状の誘電体分離用溝を形成する工程と、
次いで、上記誘電体分離用溝を含む活性層用ウェーハの表面に、酸化熱処理によって所定厚さの誘電体分離酸化膜を形成する工程と、
この後、１２００〜１３００℃の高温ＣＶＤ法により、所定厚さの高温ポリシリコン層を上記活性層用ウェーハの表面に成長させる工程と、
次に、上記高温ポリシリコン層を研削および研磨して表面を平坦化させる工程と、
次いで、上記平坦化された活性層用ウェーハ表面を張り合わせ面として、これを支持基板用ウェーハに張り合わせて張り合わせウェーハを形成する工程と、
この後、この張り合わせウェーハについて、所定の張り合わせ熱処理を施す工程と、
次に、上記誘電体分離酸化膜を露出し、この誘電体分離酸化膜で区画された誘電体分離シリコン島を現出するまで上記張り合わせウェーハの活性層用ウェーハ表面を研削および研磨する工程と、
次いで、活性層用ウェーハの表面全体に５５０〜７００℃の低温ＣＶＤ法により０．４〜１．０μｍの厚さであって、上記高温ポリシリコン層に比較してその結晶粒径の小さい低温ポリシリコン層を形成することにより、上記活性層用ウェーハ表面を研削および研磨する工程時に発生した上記誘電体分離シリコン島以外の表面の窪みを埋める工程と、
この後、上記誘電体分離シリコン島の表面が露呈するまで上記低温ポリシリコン層を研磨する工程と、
を含む誘電体分離ウェーハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は誘電体分離ウェーハの製造方法、詳しくは誘電体分離シリコン島を有する誘電体分離ウェーハの製造時に、誘電体分離ウェーハのシリコン島の分離研磨によって生じたウェーハ表面上の窪み（段差）を平坦化する誘電体分離ウェーハの製造方法に関する。
【０００２】
【従来の技術】
例えば、張り合わせシリコンウェーハの一種として、張り合わせ誘電体分離ウェーハが知られている。従来の張り合わせ誘電体分離ウェーハは、図１に示す各工程を経て製造されていた。図１は一般的な誘電体分離ウェーハの製造工程を示す説明図である。
すなわち、まず、活性層用ウェーハとなる表面を鏡面加工したシリコンウェーハ１０を用意する（図１（ａ））。次いで、このシリコンウェーハ１０の表面に、マスク酸化膜１１を形成し（図１（ｂ））、それからフォトリソグラフ法によって窓付きのレジスト膜１２を形成する。この窓を介して酸化膜１１に所定パターンの窓を形成し、シリコンウェーハ１０表面を露出させる。次に、レジスト膜１２を除去した後、このシリコンウェーハ１０をエッチング液（ＩＰＡ／ＫＯＨ／Ｈ２Ｏ）に浸漬して、ウェーハ表面の窓内部を異方性エッチングする（図１（ｃ））。このようにして、ウェーハ表面に断面Ｖ字形状の誘電体分離用溝１３が形成される。
なお、ここでいう異方性エッチングとは、シリコンウェーハ１０の結晶面方位に起因し、深さ方向のエッチング速度が水平方向よりも大きくて、エッチング速度が方向依存性を持ったエッチングのことである。
【０００３】
次に、マスク酸化膜１１を希ＨＦ液で洗浄除去する（図１（ｄ）参照）。なお、このとき、必要に応じて、シリコンウェーハ１０内にＳｂ（アンチモン）、Ａｓ（ヒ素）などのドーパントを熱拡散あるいはイオン注入しておくこともできる。それから、ウェーハ表面に、酸化熱処理によって誘電体分離酸化膜１４を形成する（図１（ｅ））。この結果、誘電体分離用溝１３表面にも酸化膜１４が形成される。そして、このウェーハ表面を洗浄する。
【０００４】
続いて、シリコンウェーハ１０の表面上に、約５５０〜７００℃の低温ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、種ポリシリコン層１５を堆積させる。洗浄後、この種ポリシリコン層１５上に、約１２００〜１３００℃の高温ＣＶＤ法で、高温ポリシリコン層１６を厚めに成長させる（図１（ｆ））。それから、ウェーハ外周部を面取りし、必要に応じてウェーハ裏面を平坦化する。次いで、ウェーハ表面の高温ポリシリコン層１６を厚さ約１０〜８０μｍまで研削・研磨する（図１（ｇ））。
または、この後、必要に応じて、ウェーハ表面に５５０〜７００℃の低温ＣＶＤ法で厚さ１〜５μｍの低温ポリシリコン層１７を形成してから、張り合わせ面の鏡面化を図る目的で、低温ポリシリコン層１７の表面をポリッシング研磨する。
【０００５】
一方、支持基板用ウェーハとなるシリコンウェーハ２０（ここではシリコン酸化膜２１により被われたもの）を準備する（図１（ｈ））。これは、ウェーハ表面を鏡面加工したものである。次に、このシリコンウェーハ２０上に、上記活性層用ウェーハ用のシリコンウェーハ１０を、鏡面同士を接触させて張り合わせる（図１（ｉ））。それから、この張り合わせウェーハ３０の張り合わせ強度を高めるための熱処理を施す。次に、また、図１（ｊ）に示すように、この活性層用ウェーハの外周部を面取りし、必要に応じて支持基板用ウェーハ２０の酸化膜２１をＨＦ洗浄で除去した後、活性層用ウェーハ表面を研削・研磨する。なお、この活性層用ウェーハの研削量は、誘電体分離酸化膜１４が外部に露出し、高温ポリシリコン層１６の表面上に、誘電体分離酸化膜１４で区画された誘電体分離シリコン島１０Ａが現出されるまでとする（図３も参照）。
【０００６】
【発明が解決しようとする課題】
ところで、このような従来の誘電体分離ウェーハの製造方法によれば、張り合わせ誘電体分離ウェーハの仕上げ工程において、活性層用ウェーハ１０の表面を研削し、この研削面をアルカリ系の研磨剤を使って、誘電体分離酸化膜１４で区画された誘電体分離シリコン島（Ｓｉアイランド）１０Ａが露呈するまで、研磨している。
この際、図３に示すように、活性層用ウェーハ１０の研磨された表面には、この面を構成するそれぞれの層１０Ａ，１４，１６の研磨速度の違いによって窪み１６ａが生じる。とりわけ、Ｖ溝状の誘電体分離酸化膜１４に沿って成長した、高温ポリシリコン層１６が合わさる粒界部においては、他の誘電体分離シリコン島１０Ａ，誘電体分離酸化膜１４の部分に比べて、エッチングの進行速度が速くなり、深さ０．３μｍ程度の窪み１６ａにもなることがある。
【０００７】
このように深い段差が形成されると、例えば製品出荷後、ユーザ側でデバイスを作製するときのフォトリソグラフ工程においては、ウェーハ表面へのレジストの均一な塗布の妨げとなったり、回路断線や解像度の劣化が起きるなどの問題が生じ、さらに露光後のレジスト膜除去時においては、この膜の一部がウェーハ表面上に残ってしまうおそれがあった。また、それ以外の工程でも、窪み１６ａがごみの吸着サイトとなっていた。しかも、窪み１６ａに吸着されたごみは、通常、窪み１６ａの幅が狭いために、容易に除去することができないという問題点があった。
【０００８】
そこで、発明者は、誘電体分離ウェーハの表面研磨後、このウェーハ表面上にポリシリコンを堆積（成長）させることにより、それからウェーハ表面の窪みを埋めた部分を残してポリシリコン層を研磨除去すれば、前述したユーザ側でのデバイス製造中に発生する各種の問題が解消することに着目し、この発明を完成させた。
【０００９】
【発明の目的】
この発明は、誘電体分離ウェーハの表面の平坦化が図れる誘電体分離ウェーハの製造方法を提供することを、その目的としている。
また、この発明は、埋め込みポリシリコン層の被着時にシリコン島の品質劣化を起こすことがない誘電体分離ウェーハの製造方法を提供することを、その目的としている。
さらに、この発明は、ポリシリコン層の研磨除去時に、ウェーハ表面の窪みが再形成されるおそれの少ない誘電体分離ウェーハの製造方法を提供することを、その目的としている。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、活性層用ウェーハの表面に断面Ｖ字形状の誘電体分離用溝を形成する工程と、次いで、上記誘電体分離用溝を含む活性層用ウェーハの表面に、酸化熱処理によって所定厚さの誘電体分離酸化膜を形成する工程と、この後、１２００〜１３００℃の高温ＣＶＤ法により、所定厚さの高温ポリシリコン層を上記活性層用ウェーハの表面に成長させる工程と、次に、上記高温ポリシリコン層を研削および研磨して表面を平坦化させる工程と、次いで、上記平坦化された活性層用ウェーハ表面を張り合わせ面として、これを支持基板用ウェーハに張り合わせて張り合わせウェーハを形成する工程と、この後、この張り合わせウェーハについて、所定の張り合わせ熱処理を施す工程と、次に、上記誘電体分離酸化膜を露出し、この誘電体分離酸化膜で区画された誘電体分離シリコン島を現出するまで上記張り合わせウェーハの活性層用ウェーハ表面を研削および研磨する工程と、次いで、活性層用ウェーハの表面全体に５５０〜７００℃の低温ＣＶＤ法により０．４〜１．０μｍの厚さであって、上記高温ポリシリコン層に比較してその結晶粒径の小さい低温ポリシリコン層を形成することにより、上記活性層用ウェーハ表面を研削および研磨する工程時に発生した上記誘電体分離シリコン島以外の表面の窪みを埋める工程と、この後、上記誘電体分離シリコン島の表面が露呈するまで上記低温ポリシリコン層を研磨する工程と、を含む誘電体分離ウェーハの製造方法である。
【００１１】
ポリシリコン層を形成するＣＶＤ法とは、シリコンを含んだ原料ガスを希釈用ガス（通常はＮ２ガス）とともに反応炉内へ導入し、高温に熱せられたシリコンウェーハ上に原料ガスの熱分解または還元によって生成されたシリコンを析出させる方法である。シリコンを含んだ化合物としては、ＳｉＨ２Ｃｌ２，ＳｉＨ４などが用いられる。このＣＶＤ法としては、５５０〜７００℃の低温ＣＶＤ法を用いる。５５０℃未満では堆積速度が遅延するという不都合が生じる。また、７００℃を超えるとポリシリコンの粒径が大きくなり、後の平坦化研磨で平坦化しずらいという不都合が生じる。
また、この低温ＣＶＤ法による成膜中の圧力は、減圧ＣＶＤ法では１０〜８０Ｐａ、常圧ＣＶＤ法では常圧下で行う。
反応炉としては、例えば横長の石英管内に固定されたボート上のシリコンウェーハを、ガス導入しながら抵抗加熱する横型炉がある。また、梵鐘形の石英（ＳｉＣ）ベルジャー内で、シリコンウェーハを載せた縦型石英（ＳｉＣ）ボートを回転させながらガス導入して高周波誘導加熱する縦型炉がある。
【００１２】
ＣＶＤ法により堆積（成長）されたポリシリコン層の厚さは、０．４〜１．０μｍとする。０．２μｍ未満では段差が十分に消滅しないという不都合が生じる。また、５μｍを超えると平坦化研磨の時間が不必要に長くなるという不都合が生じる。
【００１３】
誘電体分離ウェーハの表面研磨時の研磨液としては、例えばＮａＯＨ，ＫＯＨといったアルカリ性のエッチング液中に、平均粒径１μｍ程度の研磨砥粒（ＳｉＯ２，Ａｌ２Ｏ３など）を３〜４重量％加えたものなどが採用できる。
ポリシリコン層の研磨量は、ポリシリコンの厚さに合わせて、誘電体分離ウェーハの表面に生じた窪みの埋め込み部分を残して研磨除去できる量である。
【００１４】
【作用】
この発明によれば、誘電体分離シリコン島が形成された誘電体分離ウェーハの表面を研磨した後、誘電体分離ウェーハの表面に、低温ＣＶＤ法によりポリシリコン層を堆積（成長）する。この結果、誘電体分離ウェーハの表面研磨時に発生した窪みが、ポリシリコン層により埋められる。次いで、このポリシリコン層を表面から研磨除去する。このとき、ウェーハ表面の窪みを埋め込んだ部分を残して研磨する。この結果、誘電体分離ウェーハの表面を平坦化することができる。
【００１５】
特に、張り合わせ誘電体分離ウェーハにもこの発明を適用することができる。よって、張り合わせない方法での誘電体分離ウェーハの製法に比較した場合、ウェーハの反りを小さく抑えることができるので、５インチウェーハ以上の大口径ウェーハにも適用することができる。
【００１６】
さらに、窪み埋め用のポリシリコン層が、５５０〜７００℃の低温ＣＶＤ法により形成される低温ポリシリコンとしたので、高温ポリシリコン層に比較してその結晶粒子が小さく、ポリシリコン層の研磨除去時に、ウェーハ表面の窪みが再形成されるおそれを低減することができる。
【００１７】
【発明の実施の形態】
以下、この発明の第１実施例に係る誘電体分離ウェーハおよびその製造方法を説明する。なお、ここでは従来技術の欄で説明した張り合わせ誘電体分離ウェーハを例にとって説明する。したがって、同一部分には同一符号を付す。
まず、活性層用ウェーハとなる表面を鏡面加工したシリコンウェーハ１０を作製、準備する（図１（ａ））。
次いで、このシリコンウェーハ１０の表面に、マスク酸化膜１１を形成する（図１（ｂ））。
【００１８】
次に、酸化膜１１上にレジスト膜１２を被着する。そして、このレジスト膜１２に所定パターンの窓を形成する。
そして、この窓を介して酸化膜１１に同じパターンの窓を形成し、シリコンウェーハ１０表面の一部を露出させる。
次に、レジスト膜１２を除去する。
さらに、このシリコンウェーハ１０をエッチング液（ＩＰＡ／ＫＯＨ／Ｈ２Ｏ）に所定時間だけ浸漬する。この結果、シリコンウェーハ表面には所定パターンでの凹部（窪み）が形成されることとなる。ウェーハ表面に異方性エッチングが施され（図１（ｃ））、断面Ｖ字形状の誘電体分離用溝１３が形成される。
【００１９】
次に、マスク酸化膜１１を希ＨＦ液で洗浄除去する（図１（ｄ））。このとき、シリコンバルク中にドーパントを導入することもできる。
次に、シリコンウェーハ表面に、酸化熱処理によって所定厚さの誘電体分離酸化膜１４を形成する（図１（ｅ））。
そして、このウェーハ表面を洗浄する。
【００２０】
次に、このシリコンウェーハ１０の表面に、約６００℃の低温ＣＶＤ法により、種ポリシリコン層１５を堆積させる。
さらに、洗浄後、この種ポリシリコン層１５上に、約１２５０℃の高温ＣＶＤ法で、高温ポリシリコン層１６を所定厚さに成長させる（図１（ｆ））。
次に、ウェーハ外周部を面取りし、必要に応じてウェーハ裏面を平坦化する。
次いで、ウェーハ表面の高温ポリシリコン層１６を厚さ３０μｍまで研削・研磨する（図１（ｇ））。
または、この後、必要に応じて、ウェーハ表面に６００℃の低温ＣＶＤ法で厚さ３μｍの低温ポリシリコン層１７を堆積し、その表面をポリッシングする。
【００２１】
一方、支持基板用シリコンウェーハ２０を準備する（図１（ｈ））。
次に、このシリコンウェーハ２０上に、上記活性層用ウェーハ用のシリコンウェーハ１０を、その鏡面同士を重ね合わせて張り合わせる（図１（ｉ））。
そして、この張り合わせウェーハ３０について所定の張り合わせ熱処理を施す。
次に、図１（ｊ）に示すように、この活性層用ウェーハ側の外周部を面取りし、必要に応じて支持基板用ウェーハ２０の酸化膜２１を除去した後、活性層用ウェーハ表面を研削・研磨する。この活性層用ウェーハの研削量は、誘電体分離酸化膜１４で区画された誘電体分離シリコン島１０Ａが現出されるまでとする（図３も参照）。
【００２２】
図２（ａ），（ｂ）はこの発明の第１実施例に係る張り合わせ誘電体分離ウェーハの製造工程を示す説明図である。
このように、図１（ｊ）に示す張り合わせ誘電体分離ウェーハが作製されることとなる。このとき、活性層用ウェーハの表面には、その表面研磨時に発生した深さ約０．３μｍの窪み１６ａが形成されている（図３も参照）。
そして、この張り合わせ誘電体分離ウェーハを反応炉に装入した後、炉内に所定濃度の成長ガスであるＳｉＨ４を、希釈用ガス（Ｎ２ガス）とともに導入し、抵抗加熱体によって６００℃に加熱された活性層用ウェーハの表面全体上に低温ポリシリコン層３０を、厚さ０．５μｍになるまで積層する。なお、成膜中の圧力は５０Ｐａとする。この結果、上記窪み１６ａは低温ポリシリコン層３０により埋められる（図４の二点鎖線参照）。図２（ａ）はこの状態を示している。
【００２３】
次に、図２（ｂ）に示すように、このポリシリコン層３０の表面を、窪み１６ａの埋め込み部分３０Ａだけを残して、研磨液にＮａＯＨ溶液，Ａｌ２Ｏ３研磨砥粒を使用し、周知の研磨装置により研磨除去する。具体的には、誘電体分離シリコン島１０Ａの表面が露呈するまでその表面を研磨する。
これにより、活性層用ウェーハの表面を平坦化することができる。その結果、例えばユーザ側でのデバイス作製時のフォトリソグラフ工程において、ウェーハ表面へのレジストを均一に塗布することができる。また、このフォトリソグラフ工程の露光時において、回路断線や解像度の劣化を防止したり、さらに露光後のレジスト膜除去時には、この膜の一部がウェーハ表面上に残るおそれを解消することもできる。また、他の工程においても、この窪み１６ａの中にごみが入って、これがごみの吸着サイトになることを防止することができる。
【００２４】
このように、誘電体分離シリコン島１０Ａを有する活性層用ウェーハと、支持基板用ウェーハ２０とを張り合わせて張り合わせ誘電体分離ウェーハを作製したので、張り合わせ法を採用しない場合の高温ＣＶＤ法による長時間の高温加熱が不必要となる。また、誘電体分離基板の反りを小さく保つことができる。
また、窪み１６ａを、５５０〜７００℃の低温ＣＶＤ法による低温ポリシリコン層３０により埋めたため、この低温ポリシリコン層３０の研磨除去時に、ウェーハ表面に窪み１６ａが再形成されるおそれを少なくすることができる。高温ポリシリコン層に比較して低温ポリシリコン層はその結晶粒子が小さいからである。
その後、実際に、この誘電体分離ウェーハの活性層用ウェーハ側の表面の平坦度を、触針式平坦度測定器により測定してみた。
従来法により製造された２５枚の活性層用ウェーハの表面の平均平坦度は０．２４μｍであった。これに対して、この発明の製造方法を採用した場合の平均平坦度は０．０１μｍと抑えられた。
【００２５】
次に、図５に基づいて、参考例に係る誘電体分離ウェーハおよびその製造方法を説明する。図５（ａ）〜（ｃ）はこの発明の参考例に係る張り合わせ誘電体分離ウェーハの製造工程を示す説明図である。
この参考例では、活性層用ウェーハの表面の窪み１６ａを埋める埋め込み部分３００Ａを設ける方法として、活性層用ウェーハの表面上にＳＯＧ（エチルシリケート）を形成する方法を採用した例である。
すなわち、図５（ａ）に示すように、活性層用ウェーハの表面上にＳＯＧ３００を厚さ０．６μｍまでスピン塗布する。その後、図５（ｂ）に示すように、このＳＯＧ層３００を、ハーネスによりアルコールを気化しながら焼き固める。この焼成は、Ｎ２ガス雰囲気中で焼成温度２００〜２５０℃，焼成時間３０〜６０分間である。その後、低温ポリシリコン層３０と同様に、研磨を行ってウェーハ表面の平坦化を行う（図５（ｃ）参照）。
なお、このＳＯＧを用いる場合には、ＨＦ系の処理が行えない。これは、ＨＦ系溶液に浸すと、瞬時に元の状態までエッチオフされるからである。なお、ＳＯＧ表面の終端検出は、その破水性の有無により確認することができる。
このＳＯＧにより製造された２５枚の活性層用ウェーハの表面の平均平坦度を測定したところ、従来法の０．２４μｍに対して、０．０２μｍと良好な結果が得られた。
【００２６】
【発明の効果】
この発明によれば、誘電体分離ウェーハを表面研磨した後、このウェーハ表面上に、ＣＶＤ法によりポリシリコンを堆積（成長）させて、ウェーハ表面の窪みを埋める。その後、この窪みの埋め込み部分を残して、ポリシリコン層を研磨除去するようにしたので、誘電体分離ウェーハの表面を平坦化することができる。
また、窪み埋め用のポリシリコン層が、５５０〜７００℃の低温ＣＶＤ法により形成されるため、このポリシリコン層の研磨除去時に、ウェーハ表面に窪みが再形成されるおそれを少なくすることができる。
【００２７】
特に、誘電体分離シリコン島を有する活性層用ウェーハと、支持基板用ウェーハとを張り合わせて張り合わせ誘電体分離ウェーハを作製し、この張り合わせ誘電体分離ウェーハについてその表面の窪みを埋めて平坦化したため、張り合わせ法によらない誘電体分離ウェーハに対して、以下のメリットを有する。すなわち、支持基板が単結晶シリコンウェーハに置き換えられることにより、５インチ以上の大口径ウェーハでもウェーハの反りを例えば１５０μｍ以下に保つことができる。
【図面の簡単な説明】
【図１】  一般的な誘電体分離ウェーハの製造工程を示す説明図である。
【図２】  この発明の第１実施例に係る張り合わせ誘電体分離ウェーハの製造工程を示す説明図である。
【図３】  従来手段により作製された張り合わせ誘電体分離ウェーハの要部拡大断面図である。
【図４】  この発明の第１実施例に係る誘電体分離ウェーハの製造方法により作製された張り合わせ誘電体分離ウェーハの要部拡大断面図である。
【図５】  この発明の参考例に係る張り合わせ誘電体分離ウェーハの製造工程を示す説明図である。
【符号の説明】
１０  誘電体分離ウェーハ用のシリコンウェーハ、
１０Ａ  誘電体分離シリコン島、
１６ａ  窪み、
２０  支持基板用ウェーハ用のシリコンウェーハ、
３０  低温ポリシリコン層（ポリシリコン層）、
３００  ＳＯＧ層。
【図１】
0003675642.tif 000002
【図２】
0003675642.tif 000003
【図３】
0003675642.tif 000004
【図４】
0003675642.tif 000005
【図５】
0003675642.tif 000006