(57)【特許請求の範囲】
【請求項１】
所定の基準電圧を出力する基準電圧発生回路と、前記基準電圧に基づいて、外部電源電圧から内部電源電圧を発生するレベル変換部と、前記基準電圧を用いて外部電源電圧のレベルを検出し、その検出結果を示す論理信号を出力する外部電源電圧検出部と、少なくともヒューズを備え、このヒューズの切断により出力信号の論理状態が変化するように構成され、バーンインモードを設定するための論理信号を発生するバーンインモード設定部と、外部電源電圧検出部及びバーンインモード設定部からの各論理信号に従ってバーンイン信号を出力するバーンイン信号発生部と、バーンイン信号により制御され、レベル変換部の出力レベルを調節するバーンイン電圧制御部と、レベル変換部及びバーンイン電圧制御部の各出力に従って、内部電源電圧又はバーンイン電圧を発生する内部電圧出力部と、を備えてなることを特徴とする内部電源電圧発生回路。
【請求項２】
外部電源電圧検出部は、外部電源電圧端と接地電圧端との間に直列接続された複数のダイオード形態のＭＯＳトランジスタと、基準電圧を一方の比較入力とし、前記ＭＯＳトランジスタ間のいずれかの接続点の電圧を他方の比較入力とする比較器と、前記ＭＯＳトランジスタの短絡経路を形成するヒューズと、を備えてなる請求項１に記載の内部電源電圧発生回路。
【請求項３】
バーンイン電圧制御部は、外部電源電圧端に接続され、バーンイン信号により制御されるＭＯＳトランジスタと、このＭＯＳトランジスタとレベル変換部の出力線との間に直列接続された複数のダイオード形態のＭＯＳトランジスタと、これらダイオード形態のＭＯＳトランジスタの短絡経路を形成するヒューズと、を備え、ヒューズの切断により短絡経路の数を変更することで、レベル変換部の出力レベルを調節可能とされている請求項１又は２に記載の内部電源電圧発生回路。
【請求項４】
所定の基準電圧を出力する基準電圧発生回路と、前記基準電圧を基にして、外部電源電圧が規定されたレベルより低いときには外部電源電圧と同じ電圧を出力し、外部電源電圧が規定されたレベル以上のときには内部電源電圧を発生するレベル変換部と、外部電源電圧がトリガレベルに到達したときに所定の論理状態の論理信号を出力すると共に、そのトリガレベルを変更するための第１スイッチ手段を有する外部電源電圧検出部と、バーンインモードを設定するための論理信号を第２スイッチ手段のＯＮ・ＯＦＦに従って出力するバーンインモード設定部と、外部電源電圧検出部及びバーンインモード設定部の各論理信号に従ってバーンイン信号を出力するバーンイン信号発生部と、バーンイン信号により制御され、レベル変換部の出力レベルを調節するバーンイン電圧制御部と、レベル変換部及びバーンイン電圧制御部の各出力信号に従って、内部電源電圧又はバーンイン電圧を出力する内部電圧出力部と、を備えることを特徴とする内部電源電圧発生回路。
【請求項５】
外部電源電圧検出部は、外部電源電圧端と接地電圧端との間に直列接続され、トリガレベルを設定するための複数のダイオード形態のＭＯＳトランジスタと、基準電圧を一方の比較入力とし、前記ＭＯＳトランジスタ間のいずれかの接続点の電圧を他方の比較入力とする比較器と、を有し、第１スイッチ手段が、前記ＭＯＳトランジスタの短絡経路を形成するように設けられる請求項４記載の内部電源電圧発生回路。
【請求項６】
バーンイン信号発生部は、外部電源電圧検出部及びバーンインモード設定部からの各論理信号を入力とするＮＯＲゲートで構成される請求項４又は５に記載の内部電源電圧発生回路。
【請求項７】
バーンイン電圧制御部は、外部電源電圧端に接続され、バーンイン信号により制御されるＭＯＳトランジスタと、このＭＯＳトランジスタとレベル変換部の出力線との間に直列接続された複数のダイオード形態のＭＯＳトランジスタと、これらダイオード形態のＭＯＳトランジスタの短絡経路を形成するヒューズと、を備え、ヒューズの切断により短絡経路の数を変更することで、レベル変換部の出力レベルを調節可能とされている請求項４から６のいずれか１項に記載の内部電源電圧発生回路。
【請求項８】
第１及び第２スイッチ手段としてヒューズが用いられる請求項４から７のいずれか１項に記載の内部電源電圧発生回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は半導体メモリ装置内に備えられる内部電源電圧発生回路に関するもので、特に内部バーンイン電圧の設定を簡単に行うことのできる内部電源電圧発生回路に関するものである。
【０００２】
【従来の技術】
半導体メモリ装置の高集積化に伴い、チップ内に構成される各トランジスタなどの素子のサイズもますます小くなっている。したがって、このように小さくなったトランジスタに標準的な外部電源電圧ｅｘｔ．Ｖｃｃをそのまま印加すると、強い電界によるストレスによってトランジスタが故障する。そこで１６Ｍｂｉｔ以上の高集積半導体メモリ装置においては、外部電源電圧ｅｘｔ．Ｖｃｃを所定の電圧レベルに降下させチップ内の動作電源電圧として使用しており、このために内部電源電圧発生回路が必須的に用いられている。例えば、１６Ｍｂｉｔの半導体メモリ装置では、約５Ｖで印加される外部電源電圧ｅｘｔ．Ｖｃｃを４Ｖに降下させた内部電源電圧ｉｎｔ．Ｖｃｃを使用しており、１６Ｍｂｉｔ以上の半導体メモリ装置においては外部電源電圧ｅｘｔ．Ｖｃｃと共に内部電源電圧ｉｎｔ．Ｖｃｃも更に低いものが用いられている。
【０００３】
従来の内部電源電圧発生回路を図７に示す。同図に示す内部電源電圧発生回路は、“IEEE JOURNAL OF SOLID-STATE CIRCUITSVol.24,No.5,October 1989”に“An Experimental 16-Mbit DRAM with Reduced Peak-Current Noise”という題名で詳細に開示されている。この回路は、所定の基準電圧ＶＲＥＦとして、例えばＰＭＯＳトランジスタ８のゲートしきい電圧Ｖｔｐより少し小さい電圧を発生する基準電圧発生回路１０と、基準電圧ＶＲＥＦを入力とする差動増幅器で構成された比較器２０と、比較器２０の出力に従って制御される駆動器である出力回路３０と、出力回路３０の出力を比較入力とし、その電圧レベルに従って外部電源電圧ｅｘｔ．Ｖｃｃを内部電源電圧ｉｎｔ．Ｖｃｃへ変化させて出力するための出力ステージである内部電源電圧発生器５０とで構成される。そして、チップの内部バーンイン電圧を設定するためのバーンイン電圧制御部４０がさらに備えられる。内部電源電圧発生器５０の出力ノードＮ４を通じて出力される内部電源電圧ｉｎｔ．Ｖｃｃは、チップ内の各メモリ素子部（図示せず）に印加される。
【０００４】
各メモリ素子部の電力消耗によって内部電源電圧ｉｎｔ．Ｖｃｃが所定のレベル以下に降下すると、この降下は比較器５０Ａによって感知され、出力ノードＮ３の電圧レベルが低くなるので、内部電源電圧発生器５０のプルアップトランジスタ１９は、そのコングクタンスが増加して内部電源電圧ｉｎｔ．Ｖｃｃの降下を補償するようになっている。
【０００５】
上記のような内部電源電圧発生回路を含む半導体メモリ装置においては、電源供給と同時に内部電源電圧発生回路が動作し、外部電源電圧ｅｘｔ．Ｖｃｃが所定レベル以上となると、一定の内部電源電圧ｉｎｔ．Ｖｃｃを供給するようになっている。これを図８のグラフに示す。
【０００６】
一般的に、チップの製造が終わると、完成されたチップ内に不良素子が含まれているかどうかを調べるためにバーンインテストを実施する。このバーンインテストは、チップの完成後、不良チップを容易に発見するためチップに規定の外部電源電圧ｅｘｔ．Ｖｃｃ以上の高電圧を長時間高温状態で印加するテスト方法である。
【０００７】
バーンインテストにおけるバーンイン電圧レベルは、チップの特性に従って多様に設定されるが、図７に示す回路の場合、バーンイン電圧は、バーンイン電圧制御部４０内の外部電源電圧ｅｘｔ．Ｖｃｃ端とノードＮ２との間に直列接続されたダイオード形態のＰＭＯＳトランジスタ１１、１２、１３の個数によって決定される。すなわち、ＰＭＯＳトランジスタのゲートしきい値をＶｔｐとすると、バーンイン電圧レベルをｅｘｔ．Ｖｃｃ−３｜Ｖｔｐ｜に設定するために、バーンイン電圧制御部４０内のダイオード形態のＰＭＯＳトランジスタの有効個数を増やす必要のある場合には、ＰＭＯＳトランジスタ１３の短絡経路であるノードＮ１とノードＮ２との間（符号１で示す部分）を切断すればよい。実際の製造工程では、ノードＮ１とノードＮ２との間のメタル層をマスク変更により除去して対処している。しかし、これは実際の製造工程においてかなり非効率的であり、時間的な損失だけではなく製造工程でのコスト損失も大きい。特に、様々な内部バーンイン電圧を設定しなければならない内部電源電圧発生回路を必須的に用いる高集積半導体メモリ装置においては、この課題の解決は非常に重要である。
【０００８】
【発明が解決しようとする課題】
したがって本発明の目的は、内部バーンイン電圧の調節を容易に行うことのできる内部電源電圧発生回路を提供することにある。
【０００９】
本発明の他の目的は、バーンインモードの設定が容易な内部電源電圧発生回路を提供することにある。
【００１０】
【課題を解決するための手段】
このような目的を達成するために本発明は、所定の基準電圧を出力する基準電圧発生回路と、前記基準電圧に基づいて、外部電源電圧から内部電源電圧を発生するレベル変換部と、前記基準電圧を用いて外部電源電圧のレベルを検出し、その検出結果を示す論理信号を出力する外部電源電圧検出部と、少なくともヒューズを備え、このヒューズの切断により出力信号の論理状態が変化するように構成され、バーンインモードを設定するための論理信号を発生するバーンインモード設定部と、外部電源電圧検出部及びバーンインモード設定部からの各論理信号に従ってバーンイン信号を出力するバーンイン信号発生部と、バーンイン信号により制御され、レベル変換部の出力レベルを調節するバーンイン電圧制御部と、レベル変換部及びバーンイン電圧制御部の各出力に従って、内部電源電圧又はバーンイン電圧を発生する内部電圧出力部と、を備えている。
【００１１】
このような内部電源電圧発生回路では、ダイオード素子をＭＯＳトランジスタで構成すれば、製造し易くなるので好ましく、また、スイッチ手段としてヒューズを用いれば、レーザー投射などの方法による切断で容易にＯＮ・ＯＦＦを設定できるので好ましい。
【００１２】
また、本発明の別な特徴として、所定の基準電圧を出力する基準電圧発生回路と、前記基準電圧を基にして、外部電源電圧が規定されたレベルより低いときには外部電源電圧と同じ電圧を出力し、外部電源電圧が規定されたレベル以上のときには内部電源電圧を発生するレベル変換部と、外部電源電圧がトリガレベルに到達したときに所定の論理状態の論理信号を出力すると共に、そのトリガレベルを変更するための第１スイッチ手段を有する外部電源電圧検出部と、バーンインモードを設定するための論理信号を第２スイッチ手段のＯＮ・ＯＦＦに従って出力するバーンインモード設定部と、外部電源電圧検出部及びバーンインモード設定部の各論理信号に従ってバーンイン信号を出力するバーンイン信号発生部と、バーンイン信号により制御され、レベル変換部の出力レベルを調節するバーンイン電圧制御部と、レベル変換部及びバーンイン電圧制御部の各出力信号に従って、内部電源電圧又はバーンイン電圧を出力する内部電圧出力部と、を備えるようにしている。
【００１３】
このような内部電源電圧発生回路における第１及び第２スイッチ手段についても、ヒューズを用いることで、レーザー投射などの方法による切断で容易にＯＮ・ＯＦＦを設定できるので好ましい。
【００１４】
【実施例】
以下、本発明の好適な実施例を添付の図面を参照して詳細に説明する。
【００１５】
図１に本発明による内部電源電圧発生回路の第１実施例を示す。この回路の基準電圧発生回路１０、比較器２０、出力回路３０及び内部電源電圧発生器５０は、図７に示す従来の回路と同一の構成及び特性を有する。なお、特記しない場合は、各トランジスタのバックゲート（ボディ）を、ＮＭＯＳトランジスタならばＶｓｓ、ＰＭＯＳトランジスタならばＶｃｃに接続する。
【００１６】
バーンイン電圧制御部１００内のダイオード形態のＰＭＯＳトランジスタ６１、６２、６３の個数は、印加すべきバーンイン電圧のレベルに応じて適宜決定することができる。例えば、ノードＮ２の電圧レベルをｅｘｔ．Ｖｃｃ−３｜Ｖｔｐ｜電圧レベルとする場合には３個のダイオード形態のＰＭＯＳトランジスタが必要となり、ｅｘｔ．Ｖｃｃ−５｜Ｖｔｐ｜電圧レベルとする場合は、５個のダイオード形態のＰＭＯＳトランジスタが必要となる。この実施例の場合、バーンインテスト時のバーンイン電圧をｅｘｔ．Ｖｃｃ−２｜Ｖｔｐ｜とする場合には、ＰＭＯＳトランジスタ６３の短絡経路を形成するノードＮ１とノードＮ２との間に設けられたヒューズｆ１を連結したままとし、バーンイン電圧をｅｘｔ．Ｖｃｃ−３｜Ｖｔｐ｜とする場合には、ヒューズｆ１をレーザー投射などの方法を利用して切断するだけでよい。これにより、従来の回路のような、バーンイン電圧の調節をマスクの変更によって行わなければならないという不都合を回避することができる。更に、ヒューズｆ１は、例えばポリシリコンで容易に実施することができるので、チップ設計が非常に容易である。
【００１７】
図２、３は、バーンイン電圧制御部１００の他の例を示したものである。図２に示す回路は、ヒューズｆ２の状態によって複数のダイオード形態のＰＭＯＳトランジスタ７２、７３、…を一度に短絡させることができ、図３に示す回路は、複数のヒューズｆ３、ｆ４、…を設けることによってＰＭＯＳトランジスタ８３、８４、…を適宜短絡させ、様々なバーンイン電圧の設定ができるようになっている。
【００１８】
図４に、本発明による内部電源電圧発生回路の第２実施例を示す。同回路は、所定の基準電圧ＶＲＥＦを出力する基準電圧発生回路１１０と、レベル変換部１２０と、外部電源電圧検出部１３０と、バーンインモード設定部１４０と、バーンイン信号発生部１５０と、バーンイン電圧制御部１６０と、内部電圧出力部１７０とを備える。
【００１９】
レベル変換部１２０は、基準電圧ＶＲＥＦを基にして、外部電源電圧ｅｘｔ．Ｖｃｃが、規定された外部電源電圧レベルより低いときに外部電源電圧ｅｘｔ．Ｖｃｃと同一の電圧レベルを発生し、規定された外部電源電レベル以上で一定の内部電源電圧ｉｎｔ．Ｖｃｃを出力する。外部電源電圧検出部１３０は、基準電圧ＶＲＥＦを用い、外部電源電圧ｅｘｔ．Ｖｃｃが、所定の第２外部電源電圧レベルに到達すると、出力信号を反転して出力する。この第２外部電源電圧レベル（すなわちトリガレベル）は、後述のようにして変更可能とされる。バーンインモード設定部１４０は、内部電源電圧発生回路をバーンインモードに設定するものであって、スイッチ手段のＯＮ・ＯＦＦによって出力電圧を論理“ハイ”、あるいは論理“ロウ”に変化させることができる。
【００２０】
そして、バーンイン信号発生部１５０は、外部電源電圧検出部１３０及びバーンインモード設定部１４０の各出力信号を入力とし、所定のバーンイン信号を出力する。バーンイン電圧制御部１６０は、バーンイン信号発生部１５０の出力信号に従ってレベル変換部１２０の出力レベルを調節する。さらに、内部電圧出力部１７０は、レベル変換部１２０の出力信号及びバーンイン電圧制御部１６０の出力信号に応答して、ノーマルモード時には内部電源電圧ｉｎｔ．Ｖｃｃを出力し、バーンインモード時には、外部電源電圧ｅｘｔ．Ｖｃｃに従うバーンイン電圧を出力する
【００２１】
次に、第２実施例の動作を図５に示す回路図及びその出力特性グラフを示した図６を参照して説明する。バーンイン電圧制御部１６０のダイオード形態のＰＭＯＳトランジスタ２２２、２２３、２２４と外部電源電圧ｅｘｔ．Ｖｃｃ端との間に接続されるＰＭＯＳトランジスタ２２１は、バーンイン信号発生部１５０のＮＯＲゲート２２０の出力信号φＳＴＲＢにより制御される。そして、バーンインモード設定部１４０は、バーンインモードを設定するための電圧を出力するためにスイッチ手段としてヒューズ２０２を使用している。また、このヒューズ２０２と接地電圧端との間には基準電圧ＶＲＥＦを制御入力とするＮＭＯＳトランジスタ２０３が設けられている。このＮＭＯＳトランジスタ２０３は、基準電圧ＶＲＥＦによりＯＮとされているため、抵抗が大きい。したがって、このバーンインモード設定部１４０のヒューズ２０２を切断しない状態ではφＬ＝論理“ハイ”、φＳＴＲＢ＝論理“ロウ”となり、内部電源電圧ｉｎｔ．Ｖｃｃは図６に示すＣ１線に沿って変化し、電圧変移幅ΔＶは、バーンイン電圧制御部１６０のヒューズｆ５、ｆ６、ｆ７の中の切断されたヒューズの個数に従って、｜Ｖｔｐ｜から３｜Ｖｔｐ｜まで変化させることができる。
【００２２】
一方、バーンインモード設定部１４０のヒューズ２０２を切断した状態では、φＬ＝論理“ロウ”となり、φＳＴＲＢ＝反転φＨとなる。このとき、外部電源電圧検出部１３０のヒューズ２１７が連結されている場合、外部電源電圧ｅｘｔ．Ｖｃｃが３ＶＲＥＦとなる前までは、ノードＮ５の電圧レベルは論理“ロウ”となりφＨ＝論理“ロウ”、φＳＴＲＢ＝論理“ハイ”となるので、外部電源電圧ｅｘｔ．Ｖｃｃの増加に対して内部電源電圧ｉｎｔ．Ｖｃｃは一定となる。そして、外部電源電圧ｅｘｔ．Ｖｃｃが３ＶＲＥＦ以上となると、外部電源電圧検出部１３０のノードＮ５の電圧レベルはＰＭＯＳトランジスタ２１６のしきい電圧Ｖｔｐ216 となる。このしきい電圧Ｖｔｐ216 は、ＰＭＯＳトランジスタ２１６のチャネルのサイズを適切に調整することで、少なくともＶＲＥＦより大きな値を有するように設計されている。従って、ノードＮ５の電圧レベルがＶＲＥＦより高くなるのでφＨ＝論理“ハイ”、φＳＴＲＢ＝論理“ロウ”となり、バーンインモードへ移ることができる。このような場合には、図６に示すＣ２線に沿って内部電源電圧ｉｎｔ．Ｖｃｃが変化するようになる。なお、外部電源電圧検出部１３０のヒューズ２１７が切断された状態については、前述のトリガレベル３ＶＲＥＦが４ＶＲＥＦに変わることを除いて、同様に動作する。つまり、バーンイン電圧の発生開始時点を容易に変更することが可能である。
【００２３】
第１、第２実施例として示した内部電源電圧発生回路は、本発明の思想を実現した最適の実施例であって、この他にも各種形態で実施することが可能である。例えば、バーンイン電圧制御部１００、１６０をダイオード形態のＰＭＯＳトランジスタで構成したが、これは、外部電源電圧ｅｘｔ．Ｖｃｃをレベルダウン(level down)する他の素子、例えば、バイポーラトランジスタ又はダイオードとすることもできる。
【００２４】
【発明の効果】
以上述べてきたように、本発明は、内部電源電圧発生回路に、例えばヒューズからなるスイッチ手段で短絡経路を設けることにより、そのスイッチ手段のＯＮ・ＯＦＦで内部バーンイン電圧の調節を容易に行うことができ、また、メタル層を変更するようなことなく、外部電源電圧に従って様々なバーンイン電圧の選択を行うことができるので、時間的な損失や製造コスト損失をなくすことができるという効果がある。さらに、チップのバーンインモードへの移行が大変容易に行えるようにもなる。
【図面の簡単な説明】
【図１】本発明に係る内部電源電圧発生回路の第１実施例を示す回路図。
【図２】図１に示すバーンイン電圧制御部の他の実施例を示す回路図。
【図３】図１に示すバーンイン電圧制御部のさらに他の実施例を示す回路図。
【図４】本発明に係る内部電源電圧発生回路の第２実施例を示すブロック図。
【図５】第２実施例の回路例を示す回路図。
【図６】第２実施例の出力特性を示すグラフ。
【図７】従来の内部電源電圧発生回路を示す回路図。
【図８】従来の内部電源電圧発生回路の出力特性を示すグラフ。
【符号の説明】
１０  基準電圧発生回路
２０  比較器
３０  出力回路
５０  内部電源電圧発生器
１００  バーンイン電圧制御部
１１０  基準電圧発生回路
１２０  レベル変換部
１３０  外部電源電圧検出部
１４０  バーンインモード設定部
１５０  バーンイン信号発生部
１６０  バーンイン電圧制御部
１７０  内部電圧出力部
【図１】
0003729278.tif 000002
【図２】
0003729278.tif 000003
【図３】
0003729278.tif 000004
【図４】
0003729278.tif 000005
【図５】
0003729278.tif 000006
【図６】
0003729278.tif 000007
【図７】
0003729278.tif 000008
【図８】
0003729278.tif 000009