(57)【特許請求の範囲】
【請求項１】
交流電源に接続された負荷に供給される電力を位相制御又は逆位相制御する位相制御装置において、
ソース又はエミッタが前記交流電源の一端と接続されると共に、ドレイン又はコレクタが前記負荷の一端と接続される第１トランジスタと、
ソース又はエミッタが前記交流電源の他端と接続されると共に、ドレイン又はコレクタが前記負荷の他端と接続される第２トランジスタと、
ダイオードブリッジと、
抵抗と、
ツェナーダイオード及びコンデンサの並列回路とを備えており、
前記ダイオードブリッジの一方の入力端子は、前記交流電源と前記第１トランジスタの接続点に接続され、前記ダイオードブリッジの他方の入力端子は、前記交流電源と前記第２トランジスタの接続点に接続され、前記抵抗の一端は、前記ダイオードブリッジの正側の出力端子に接続され、前記抵抗の他端は、前記ツェナーダイオードのカソードと前記コンデンサの一端と接続され、前記ツェナーダイオードのアノードと前記コンデンサの他端は、前記ダイオードブリッジの負側の出力端子と接続されており、
前記第１トランジスタの制御端子の電位と前記第２トランジスタの制御端子の電位とが、前記抵抗と前記並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換えられることを特徴とする位相制御装置。
【請求項２】
スイッチング素子を更に備えており、
前記第１トランジスタの制御端子及び前記第２トランジスタの制御端子の各々は、前記スイッチング素子の一端とゲート抵抗を介して接続されており、
前記スイッチング素子のオン・オフに応じて、前記スイッチング素子の一端の電位が、前記抵抗と前記並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換わる、請求項１に記載の位相制御装置。
【請求項３】
交流電源に接続された負荷に供給される電力を位相制御又は逆位相制御する位相制御装置において、
ソース又はエミッタが前記交流電源の一端と接続されると共に、ドレイン又はコレクタが前記負荷の一端と接続される第１トランジスタと、
ソース又はエミッタが前記交流電源の他端と接続されると共に、ドレイン又はコレクタが前記負荷の他端と接続される第２トランジスタと、
ダイオードブリッジと、
抵抗と、
ツェナーダイオード及びコンデンサの並列回路とを備えており、
前記ダイオードブリッジの一方の入力端子は、前記交流電源と前記第１トランジスタの接続点に接続され、前記ダイオードブリッジの他方の入力端子は、前記交流電源と前記第２トランジスタの接続点に接続され、前記抵抗の一端は、前記ダイオードブリッジの負側の出力端子に接続され、前記抵抗の他端は、前記ツェナーダイオードのアノードと前記コンデンサの一端と接続され、前記ツェナーダイオードのカソードと前記コンデンサの他端は、前記ダイオードブリッジの正側の出力端子と接続されており、
前記第１トランジスタの制御端子の電位と前記第２トランジスタの制御端子の電位とが、前記抵抗と前記並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換えられることを特徴とする位相制御装置。
【請求項４】
スイッチング素子を更に備えており、
前記第１トランジスタの制御端子及び前記第２トランジスタの制御端子の各々は、前記スイッチング素子の一端とゲート抵抗を介して接続されており、
前記スイッチング素子のオン・オフに応じて、前記スイッチング素子の一端の電位が、前記抵抗と前記並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換わる、請求項３に記載の位相制御装置。
【請求項５】
交流電源に接続された負荷に供給される電力を、前記負荷に直列に設けられるスイッチング手段を用いて位相制御又は逆位相制御する位相制御装置において、
前記スイッチング手段は、
前記交流電源と前記負荷の間に設けられる第１トランジスタと、
前記第１トランジスタと極性が異なると共に、前記第１トランジスタに並列に設けられる第２トランジスタと、
前記第１トランジスタに対して順方向に直列に接続される第１ダイオードと、
前記第２トランジスタに対して順方向に直列に接続される第２ダイオードとを備えており、
ダイオードブリッジと、
抵抗と、
第１ツェナーダイオード及び第１コンデンサの第１並列回路と、
第２ツェナーダイオード及び第２コンデンサの第２並列回路とを備えており、
前記第１トランジスタのソース又はエミッタと前記第２トランジスタのソース又はエミッタとは、前記交流電源側に配置されており、
前記ダイオードブリッジの一方の入力端子は、前記交流電源と前記スイッチング手段の接続点に接続され、前記ダイオードブリッジの他方の入力端子は、前記交流電源と前記負荷の接続点に接続され、前記抵抗の一端は、前記第１ツェナーダイオードのカソードと前記第１コンデンサの一端と接続され、前記抵抗の他端は、前記第２ツェナーダイオードのアノードと前記第２コンデンサの一端と接続され、前記第１ツェナーダイオードのアノードと前記第１コンデンサの他端とは、前記ダイオードブリッジの負側の出力端子に接続され、前記第２ツェナーダイオードのカソードと前記第２コンデンサの他端とは、前記ダイオードブリッジの正側の出力端子に接続されており、
前記第１トランジスタの制御端子の電位が、前記抵抗と前記第１並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換えられると共に、前記第２トランジスタの制御端子の電位が、前記抵抗と前記第２並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換えられることを特徴とする位相制御装置。
【請求項６】
第１スイッチング素子と、
第２スイッチング素子とを更に備えており、
前記第１トランジスタの制御端子は、前記第１スイッチング素子の一端とゲート抵抗を介して接続されており、
前記第１スイッチング素子のオン・オフに応じて、前記第１スイッチング素子の一端の電位は、前記抵抗と前記第１並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換わり、
前記第２トランジスタの制御端子は、前記第２スイッチング素子の一端とゲート抵抗を介して接続されており、
前記第２スイッチング素子のオン・オフに応じて、前記第２スイッチング素子の一端の電位は、前記抵抗と前記第２並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換わる、請求項５に記載の位相制御装置。
【請求項７】
交流電源に接続された負荷に供給される電力を、前記負荷に直列に設けられるスイッチング手段を用いて位相制御又は逆位相制御する位相制御装置において、
前記スイッチング手段は、
前記交流電源と前記負荷の間に設けられる第１トランジスタと、
前記第１トランジスタと極性が異なると共に、前記第１トランジスタに並列に設けられる第２トランジスタと、
前記第１トランジスタに対して順方向に直列に接続される第１ダイオードと、
前記第２トランジスタに対して順方向に直列に接続される第２ダイオードとを備えており、
ダイオードブリッジと、
第１抵抗と、
第２抵抗と、
第１ツェナーダイオード及び第１コンデンサの第１並列回路と、
第２ツェナーダイオード及び第２コンデンサの第２並列回路とを備えており、
前記第１トランジスタのソース又はエミッタと前記第２トランジスタのソース又はエミッタとは、前記交流電源側に配置されており、
前記ダイオードブリッジの一方の入力端子は、前記交流電源と前記スイッチング手段の接続点に接続され、前記ダイオードブリッジの他方の入力端子は、前記交流電源と前記負荷の接続点に接続され、前記第１抵抗の一端は、前記第１ツェナーダイオードのカソードと前記第１コンデンサの一端と接続され、前記第２抵抗の一端は、前記第２ツェナーダイオードのアノードと前記第２コンデンサの一端と接続され、前記第２抵抗の他端と、前記第１ツェナーダイオードのアノードと、前記第１コンデンサの他端とは、前記ダイオードブリッジの負側の出力端子に接続され、前記第１抵抗の他端と、前記第２ツェナーダイオードのカソードと、前記第２コンデンサの他端とは、前記ダイオードブリッジの正側の出力端子に接続されており、
前記第１トランジスタの制御端子の電位が、前記第１抵抗と前記第１並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換えられると共に、前記第２トランジスタの制御端子の電位が、前記第２抵抗と前記第２並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換えられることを特徴とする位相制御装置。
【請求項８】
第１スイッチング素子と、
第２スイッチング素子とを更に備えており、
前記第１トランジスタの制御端子は、前記第１スイッチング素子の一端とゲート抵抗を介して接続されており、
前記第１スイッチング素子のオン・オフに応じて、前記第１スイッチング素子の一端の電位は、前記第１抵抗と前記第１並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換わり、
前記第２トランジスタの制御端子は、前記第２スイッチング素子の一端とゲート抵抗を介して接続されており、
前記第２スイッチング素子のオン・オフに応じて、前記第２スイッチング素子の一端の電位は、前記第２抵抗と前記第２並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換わる、請求項７に記載の位相制御装置。
【請求項９】
交流電源に接続された負荷に供給される電力を位相制御又は逆位相制御する位相制御装置において、
ソース又はエミッタが前記交流電源の一端と接続されると共に、ドレイン又はコレクタが前記負荷の一端と接続される第１トランジスタと、
ソース又はエミッタが前記交流電源の他端と接続されると共に、ドレイン又はコレクタが前記負荷の他端と接続される第２トランジスタと、
前記交流電源の交流電圧を整流するダイオードブリッジと、
前記ダイオードブリッジの出力を用いて、前記ダイオードブリッジの負側の出力端子の電位に対して一定の高電位を生成するための、又は、前記ダイオードブリッジの出力を用いて、前記ダイオードブリッジの正側の出力端子の電位に対して一定の低電位を生成するためのツェナーダイオード及びコンデンサの並列回路とを備えており、
前記第１トランジスタの制御端子の電位と前記第２トランジスタの制御端子の電位とが、前記高電位と前記ダイオードブリッジの負側の出力端子の電位との間で、又は、前記低電位と前記ダイオードブリッジの正側の出力端子の電位との間で、切り換えられることを特徴とする位相制御装置。
【請求項１０】
交流電源に接続された負荷に供給される電力を位相制御又は逆位相制御する位相制御装置において、
前記交流電源と前記負荷の間に設けられる第１トランジスタと、
前記第１トランジスタと極性が異なると共に、前記第１トランジスタに並列に配置される第２トランジスタと、
前記第１トランジスタに対して順方向に直列に接続される第１ダイオードと、
前記第２トランジスタに対して順方向に直列に接続される第２ダイオードと、
前記交流電源の交流電圧を整流するダイオードブリッジと、
前記ダイオードブリッジの出力を用いて、前記ダイオードブリッジの負側の出力端子の電位に対して一定の高電位を生成するための第１ツェナーダイオード及び第１コンデンサの第１並列回路と、
前記ダイオードブリッジの出力を用いて、前記ダイオードブリッジの正側の出力端子の電位に対して一定の低電位を生成するための第２ツェナーダイオード及び第２コンデンサの第２並列回路とを備えており、
前記第１トランジスタのソース又はエミッタと前記第２トランジスタのソース又はエミッタとは、前記交流電源側に配置されており、
前記第１トランジスタの制御端子の電位が、前記高電位と前記ダイオードブリッジの負側の出力端子の電位との間で切り換えられると共に、前記第２トランジスタの制御端子の電位が、前記低電位と前記ダイオードブリッジの正側の出力端子の電位との間で切り換えられることを特徴とする位相制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流負荷の電力を位相制御又は逆位相制御する位相制御装置に関しており、より詳細には、トランジスタをスイッチング素子として用いて、交流負荷の電力を位相制御又は逆位相制御する位相制御装置に関する。
【背景技術】
【０００２】
電動工具や照明器具などの電気機器の分野においては、負荷である交流モータや照明負荷などの電力を位相制御又は逆位相制御することが広く行われている。例えば、特開２００９−１２１４９号公報や特開平０８−１５４３９２号公報には、トライアックやＳＳＲをスイッチング素子として使用して、交流モータの位相制御を行う電動工具や交流モータの制御装置が開示されている。
【０００３】
電気機器において交流負荷の位相制御又は逆位相制御がなされる場合、スイッチングの際の急激な電流変化に起因して電磁ノイズが発生する。交流負荷に流れる電流が大きい電動工具のような電気機器では、スイッチングに起因した電磁ノイズが大きくなるので、周辺の電気機器や人体に対する悪影響が特に懸念される。
【０００４】
特開平１１−１６１３４６号公報には、逆方向に直列接続した２個のＭＯＳＦＥＴを用いて位相制御又は逆位相制御を行う位相制御装置が開示されている。近年、パワーエレクトロニクス分野において、ＭＯＳＦＥＴやＩＧＢＴなどの大電流を制御可能なトランジスタが普及してきており、また、トライアックやＳＳＲなどと比較して、トランジスタは、スイッチングの際の電流変化の低減に有利である。故に、電動工具のような、比較的大きな電流が負荷に流れる電気機器の位相制御又逆位相制御においても、大電流を制御可能なトランジスタをスイッチング素子として使用することで、スイッチングの際の電磁ノイズを抑制することが考えられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１２１４９号公報
【特許文献２】特開平０８−１５４３９２号公報
【特許文献３】特開平１１−１６１３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
大電流が流れる電気機器において、大電流を制御可能なトランジスタを用いた位相制御又逆位相制御を行う場合、トランジスタのゲート又ベース駆動電圧として使用される比較的大きな定電圧を生成して、トランジスタのゲート又はベースに印加する必要がある。特開平１１−１６１３４６号公報の図２に示された位相制御装置では、トランスを用いたゲート電源部を用いて、交流電圧からゲート駆動電圧を得ているが、このようなゲート電源部は、スペース、コスト高、重量増などの点で好ましくない。
【０００７】
また、特開平１１−１６１３４６号公報の図８に示された位相制御装置では、交流電源と負荷の直列回路がダイオードブリッジの入力端子間に接続されている。これら端子間に印加される交流電圧をダイオードブリッジで全波整流しても、高い直流電圧を安定して得られないことから、このような構成は、大電流を制御可能なトランジスタを用いた位相制御又は逆位相制御には好ましくない。
【０００８】
トランジスタのゲート又はベース駆動電圧を、全波整流ではなく半波整流を用いて交流電圧から生成すれば、比較的簡単な回路構成を用いてゲート又はベース駆動電圧を生成できるであろう。しかしながら、位相制御又は逆位相制御を安定且つ正確に行うためには、ゲート又はベース駆動電圧が安定する必要がある。この点を踏まえると、ゲート又はベース駆動電圧は、交流電圧を全波整流して生成されるのが好ましい。
【０００９】
本発明は、上記の問題を解決するものであり、トランジスタを用いて交流負荷の位相制御又は逆位相制御を行う位相制御装置において、トランジスタの制御端子に与える駆動電圧を、安価、省スペース、軽量で簡単な構成を用いて、全波整流を行うことで生成することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の位相制御装置は、交流電源に接続された負荷に供給される電力を位相制御又は逆位相制御する位相制御装置において、ソース又はエミッタが前記交流電源の一端と接続されると共に、ドレイン又はコレクタが前記負荷の一端と接続される第１トランジスタと、ソース又はエミッタが前記交流電源の他端と接続されると共に、ドレイン又はコレクタが前記負荷の他端と接続される第２トランジスタと、ダイオードブリッジと、抵抗と、ツェナーダイオード及びコンデンサの並列回路とを備えており、前記ダイオードブリッジの一方の入力端子は、前記交流電源と前記第１トランジスタの接続点に接続され、前記ダイオードブリッジの他方の入力端子は、前記交流電源と前記第２トランジスタの接続点に接続され、前記抵抗の一端は、前記ダイオードブリッジの正側の出力端子に接続され、前記抵抗の他端は、前記ツェナーダイオードのカソードと前記コンデンサの一端と接続され、前記ツェナーダイオードのアノードと前記コンデンサの他端は、前記ダイオードブリッジの負側の出力端子と接続されており、前記第１トランジスタの制御端子の電位と前記第２トランジスタの制御端子の電位とが、前記抵抗と前記並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換えられることを特徴とする。
【００１１】
さらに、本発明の位相制御装置は、スイッチング素子を更に備えており、前記第１トランジスタの制御端子及び前記第２トランジスタの制御端子の各々は、前記スイッチング素子の一端とゲート抵抗を介して接続されており、前記スイッチング素子のオン・オフに応じて、前記スイッチング素子の一端の電位が、前記抵抗と前記並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換わる。
【００１２】
本発明の位相制御装置は、交流電源に接続された負荷に供給される電力を位相制御又は逆位相制御する位相制御装置において、ソース又はエミッタが前記交流電源の一端と接続されると共に、ドレイン又はコレクタが前記負荷の一端と接続される第１トランジスタと、ソース又はエミッタが前記交流電源の他端と接続されると共に、ドレイン又はコレクタが前記負荷の他端と接続される第２トランジスタと、ダイオードブリッジと、抵抗と、ツェナーダイオード及びコンデンサの並列回路とを備えており、前記ダイオードブリッジの一方の入力端子は、前記交流電源と前記第１トランジスタの接続点に接続され、前記ダイオードブリッジの他方の入力端子は、前記交流電源と前記第２トランジスタの接続点に接続され、前記抵抗の一端は、前記ダイオードブリッジの負側の出力端子に接続され、前記抵抗の他端は、前記ツェナーダイオードのアノードと前記コンデンサの一端と接続され、前記ツェナーダイオードのカソードと前記コンデンサの他端は、前記ダイオードブリッジの正側の出力端子と接続されており、前記第１トランジスタの制御端子の電位と前記第２トランジスタの制御端子の電位とが、前記抵抗と前記並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換えられることを特徴とする。
【００１３】
さらに、本発明の位相制御装置は、スイッチング素子を更に備えており、前記第１トランジスタの制御端子及び前記第２トランジスタの制御端子の各々は、前記スイッチング素子の一端とゲート抵抗を介して接続されており、前記スイッチング素子のオン・オフに応じて、前記スイッチング素子の一端の電位が、前記抵抗と前記並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換わる。
【００１４】
本発明の位相制御装置は、交流電源に接続された負荷に供給される電力を、前記負荷に直列に設けられるスイッチング手段を用いて位相制御又は逆位相制御する位相制御装置において、前記スイッチング手段は、前記交流電源と前記負荷の間に設けられる第１トランジスタと、前記第１トランジスタと極性が異なると共に、前記第１トランジスタに並列に設けられる第２トランジスタと、前記第１トランジスタに対して順方向に直列に接続される第１ダイオードと、前記第２トランジスタに対して順方向に直列に接続される第２ダイオードとを備えており、ダイオードブリッジと、抵抗と、第１ツェナーダイオード及び第１コンデンサの第１並列回路と、第２ツェナーダイオード及び第２コンデンサの第２並列回路とを備えており、前記第１トランジスタのソース又はエミッタと前記第２トランジスタのソース又はエミッタとは、前記交流電源側に配置されており、前記ダイオードブリッジの一方の入力端子は、前記交流電源と前記スイッチング手段の接続点に接続され、前記ダイオードブリッジの他方の入力端子は、前記交流電源と前記負荷の接続点に接続され、前記抵抗の一端は、前記第１ツェナーダイオードのカソードと前記第１コンデンサの一端と接続され、前記抵抗の他端は、前記第２ツェナーダイオードのアノードと前記第２コンデンサの一端と接続され、前記第１ツェナーダイオードのアノードと前記第１コンデンサの他端とは、前記ダイオードブリッジの負側の出力端子に接続され、前記第２ツェナーダイオードのカソードと前記第２コンデンサの他端とは、前記ダイオードブリッジの正側の出力端子に接続されており、前記第１トランジスタの制御端子の電位が、前記抵抗と前記第１並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換えられると共に、前記第２トランジスタの制御端子の電位が、前記抵抗と前記第２並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換えられることを特徴とする。
【００１５】
さらに、本発明の位相制御装置は、第１スイッチング素子と、第２スイッチング素子とを更に備えており、前記第１トランジスタの制御端子は、前記第１スイッチング素子の一端とゲート抵抗を介して接続されており、前記第１スイッチング素子のオン・オフに応じて、前記第１スイッチング素子の一端の電位は、前記抵抗と前記第１並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換わり、前記第２トランジスタの制御端子は、前記第２スイッチング素子の一端とゲート抵抗を介して接続されており、前記第２スイッチング素子のオン・オフに応じて、前記第２スイッチング素子の一端の電位は、前記抵抗と前記第２並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換わる。
【００１６】
本発明の位相制御装置は、  交流電源に接続された負荷に供給される電力を、前記負荷に直列に設けられるスイッチング手段を用いて位相制御又は逆位相制御する位相制御装置において、前記スイッチング手段は、前記交流電源と前記負荷の間に設けられる第１トランジスタと、前記第１トランジスタと極性が異なると共に、前記第１トランジスタに並列に設けられる第２トランジスタと、前記第１トランジスタに対して順方向に直列に接続される第１ダイオードと、前記第２トランジスタに対して順方向に直列に接続される第２ダイオードとを備えており、ダイオードブリッジと、第１抵抗と、第２抵抗と、第１ツェナーダイオード及び第１コンデンサの第１並列回路と、第２ツェナーダイオード及び第２コンデンサの第２並列回路とを備えており、前記第１トランジスタのソース又はエミッタと前記第２トランジスタのソース又はエミッタとは、前記交流電源側に配置されており、前記ダイオードブリッジの一方の入力端子は、前記交流電源と前記スイッチング手段の接続点に接続され、前記ダイオードブリッジの他方の入力端子は、前記交流電源と前記負荷の接続点に接続され、前記第１抵抗の一端は、前記第１ツェナーダイオードのカソードと前記第１コンデンサの一端と接続され、前記第２抵抗の一端は、前記第２ツェナーダイオードのアノードと前記第２コンデンサの一端と接続され、前記第２抵抗の他端と、前記第１ツェナーダイオードのアノードと、前記第１コンデンサの他端とは、前記ダイオードブリッジの負側の出力端子に接続され、前記第１抵抗の他端と、前記第２ツェナーダイオードのカソードと、前記第２コンデンサの他端とは、前記ダイオードブリッジの正側の出力端子に接続されており、前記第１トランジスタの制御端子の電位が、前記第１抵抗と前記第１並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換えられると共に、前記第２トランジスタの制御端子の電位が、前記第２抵抗と前記第２並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換えられることを特徴とする。
【００１７】
さらに、本発明の位相制御装置は、第１スイッチング素子と、第２スイッチング素子とを更に備えており、前記第１トランジスタの制御端子は、前記第１スイッチング素子の一端とゲート抵抗を介して接続されており、前記第１スイッチング素子のオン・オフに応じて、前記第１スイッチング素子の一端の電位は、前記第１抵抗と前記第１並列回路の接続点の電位と、前記ダイオードブリッジの負側の出力端子の電位との間で切り換わり、前記第２トランジスタの制御端子は、前記第２スイッチング素子の一端とゲート抵抗を介して接続されており、前記第２スイッチング素子のオン・オフに応じて、前記第２スイッチング素子の一端の電位は、前記第２抵抗と前記第２並列回路の接続点の電位と、前記ダイオードブリッジの正側の出力端子の電位との間で切り換わる。
【００１８】
本発明の位相制御装置は、交流電源に接続された負荷に供給される電力を位相制御又は逆位相制御する位相制御装置において、ソース又はエミッタが前記交流電源の一端と接続されると共に、ドレイン又はコレクタが前記負荷の一端と接続される第１トランジスタと、ソース又はエミッタが前記交流電源の他端と接続されると共に、ドレイン又はコレクタが前記負荷の他端と接続される第２トランジスタと、前記交流電源の交流電圧を整流するダイオードブリッジと、前記ダイオードブリッジの出力を用いて、前記ダイオードブリッジの負側の出力端子の電位に対して一定の高電位を生成するための、又は、前記ダイオードブリッジの出力を用いて、前記ダイオードブリッジの正側の出力端子の電位に対して一定の低電位を生成するためのツェナーダイオード及びコンデンサの並列回路とを備えており、前記第１トランジスタの制御端子の電位と前記第２トランジスタの制御端子の電位とが、前記高電位と前記ダイオードブリッジの負側の出力端子の電位との間で、又は、前記低電位と前記ダイオードブリッジの正側の出力端子の電位との間で、切り換えられることを特徴とする。
【００１９】
本発明の位相制御装置は、交流電源に接続された負荷に供給される電力を位相制御又は逆位相制御する位相制御装置において、前記交流電源と前記負荷の間に設けられる第１トランジスタと、前記第１トランジスタと極性が異なると共に、前記第１トランジスタに並列に配置される第２トランジスタと、前記第１トランジスタに対して順方向に直列に接続される第１ダイオードと、前記第２トランジスタに対して順方向に直列に接続される第２ダイオードと、前記交流電源の交流電圧を整流するダイオードブリッジと、前記ダイオードブリッジの出力を用いて、前記ダイオードブリッジの負側の出力端子の電位に対して一定の高電位を生成するための第１ツェナーダイオード及び第１コンデンサの第１並列回路と、前記ダイオードブリッジの出力を用いて、前記ダイオードブリッジの正側の出力端子の電位に対して一定の低電位を生成するための第２ツェナーダイオード及び第２コンデンサの第２並列回路とを備えており、前記第１トランジスタのソース又はエミッタと前記第２トランジスタのソース又はエミッタとは、前記交流電源側に配置されており、前記第１トランジスタの制御端子の電位が、前記高電位と前記ダイオードブリッジの負側の出力端子の電位との間で切り換えられると共に、前記第２トランジスタの制御端子の電位が、前記低電位と前記ダイオードブリッジの正側の出力端子の電位との間で切り換えられることを特徴とする。
【発明の効果】
【００２０】
本発明では、上述したような回路構成を用いて、位相制御又は逆位相制御に用いる２個のトランジスタの制御端子に印加される電位が与えられており、２個のトランジスタのソース又はエミッタの電位と、ダイオードブリッジの出力端子の電位との関係が、交流電圧に応じて変化するように、これらトランジスタが配置されている。これによって、トランスなどの電気部品を用いることなく安価、省スペース、軽量で簡単な構成を有すると共に全波整流を行う回路構成を用いて、これらのトランジスタの制御端子に、その制御に必要な安定な電圧を与えることが可能とされている。また、交流電源として、例えば商用交流電源を用いた場合には、本発明により、十分な大きさの電圧を生成できるので、大電流のトランジスタをスイッチング素子として用いた位相制御又は逆位相制御が行える。
【図面の簡単な説明】
【００２１】
【図１】本発明の位相制御装置の第１実施例を示す回路図である。
【図２】本発明の位相制御装置の第２実施例を示す回路図である。
【図３】本発明の位相制御装置の第３実施例を示す回路図である。
【図４】本発明の位相制御装置の第４実施例を示す回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明について図を用いて説明する。図１は、本発明の第１実施例である位相制御装置の構成を示す回路図である。位相制御装置は、交流電源(1)を電源とする交流負荷(2)と、該交流負荷(2)への供給電力をオン又はオフするスイッチング手段(3)と、所定の位相角又は点弧角について交流負荷(2)に電圧が印加されるように、スイッチング手段(3)の動作を制御する制御手段(5)と、スイッチング手段(3)の制御に用いる定電圧を交流電圧から生成する定電圧生成手段(7)とを備えている。
【００２３】
例えば、交流電源(1)は単相交流の商用交流電源であって、５０Ｈｚ又は６０Ｈｚの１００Ｖ単相交流電源や、５０Ｈｚの２２０Ｖ単相交流電源などが使用されてよい。例えば、本発明の位相制御装置は、ボルト締付機に組み込まれて使用されるものであり、交流負荷(2)は、交流モータであって、ボルトの頭部と、又はボルトに螺合したナットと着脱自在に嵌合するソケットを回転駆動する。本発明の位相制御装置が用いられる電気機器には特段の制限はなく、ボルト締付機以外の電気機器、例えば照明器具において照明負荷の位相制御を行うために、本発明の位相制御装置が使用されてよい。
【００２４】
スイッチング手段(3)は、交流負荷(2)に直列に接続された２個のＮチャネルＭＯＳＦＥＴ(31)(32)を含んでいる。ＭＯＳＦＥＴ(31)のドレインは、交流負荷(2)の一端に接続されており、ＭＯＳＦＥＴ(31)のソースは、交流電源(1)の一端に接続されている。また、ＭＯＳＦＥＴ(32)のドレインは、交流負荷(2)の他端に接続されており、ＭＯＳＦＥＴ(32)のソースは、交流電源(1)の他端に接続されている。ＭＯＳＦＥＴ(31)のドレイン−ソース間には、電流の逆流を許容するダイオード(41)が設けられている。ＭＯＳＦＥＴ(32)のドレイン−ソース間にも、電流の逆流を許容するダイオード(42)が設けられている。スイッチング手段(3)の動作の詳細については後述する。
【００２５】
制御手段(5)は、ゼロクロス検出回路(51)と、タイマ回路(52)と、ＣＰＵ(53)と、クロック(54)と、フリップフロップ回路(55)とを含んでいる。ゼロクロス検出回路(51)の出力端子間には、第１フォトカプラ(56)の発光ダイオードと抵抗(57)の直列回路が接続されている。第１フォトカプラ(56)のフォトトランジスタのコレクタは、図示を省略した電源に接続されており、このフォトトランジスタのエミッタは、タイマ回路(52)の入力端子とフリップフロップ回路(55)のリセット端子に接続されると共に、抵抗(58)を介して接地されている。ゼロクロス検出回路(51)の入力端子間には、交流電源(1)の交流電圧が印加されており、ゼロクロス検出回路(51)は、交流電源(1)の交流電圧がゼロになった状態、つまりゼロクロスポイントを検知して、交流電圧のゼロクロスポイントに応じた短時間パルスを、交流電圧の半周期のパルス間隔で有する信号を生成する。生成されたパルス信号は、第１フォトカプラ(56)を介してタイマ回路(52)とフリップフロップ回路(55)に入力される。
【００２６】
タイマ回路(52)は、ゼロクロス検出回路(51)から出力されるパルスを受信する毎に、時間のカウントを開始する。そして、所定の設定時間をカウントすると、フリップフロップ回路(55)のセット端子にパルスを出力する。言い換えると、タイマ回路(52)は、ゼロクロス検出回路(51)が出力するパルス信号をこの設定時間だけ遅延させて、フリップフロップ回路(55)に出力する。
【００２７】
クロック(54)は、タイマ回路(52)が時間のカウントに使用するクロック信号を生成する。ＣＰＵ(53)は、上記の設定時間、つまりパルス信号の遅延時間を設定して、タイマ回路(52)に与える。例えば、本発明の位相制御装置がボルト締付機に用いられる場合、ＣＰＵ(53)は、使用者が設定した締付トルクの設定値に応じて設定時間を決定して、タイマ回路(52)に与える。
【００２８】
ゼロクロス検出回路(51)が出力したパルス信号は、フリップフロップ回路(55)のリセット端子に入力されると共に、設定時間だけ遅延させられてフリップフロップ回路(55)のセット端子に入力される。図１のフリップフロップ回路(55)は、リセット端子へのパルスの入力によってリセット状態になり、そのパルスの入力から設定時間経過後にセット端子にパルスが入力されてセット状態になることで、パルス間隔が交流の半周期であり、パルス幅が交流の半周期から設定時間を引いた時間であるパルス信号を生成する。パルス信号の各パルスのパルス幅は、位相制御の位相角に対応している。
【００２９】
フリップフロップ回路(55)の出力端子は、第２フォトカプラ(59)の発光ダイオード(59a)と抵抗(60)を介して接地されている。第２フォトカプラ(59)のフォトトランジスタ(59b)のコレクタは、定電圧生成手段(7)が生成した定電圧を供給する電源ラインと接続されており、第２フォトカプラ(59)のフォトトランジスタ(59b)のエミッタは、ゲート抵抗(33)(34)を介して、ＭＯＳＦＥＴ(31)(32)の各々のゲートと接続されている。
【００３０】
定電圧生成手段(7)は、交流電圧を全波整流するダイオードブリッジ(71)を備えている。ダイオードブリッジ(71)の一方の入力端子は、ＭＯＳＦＥＴ(31)と交流電源(1)の接続点に接続されており、ダイオードブリッジ(71)の他方の入力端子は、ＭＯＳＦＥＴ(32)と交流電源(1)の接続点に接続されている。ダイオードブリッジ(71)の正側の出力端子は、抵抗(72)を介して、コンデンサ(73)及びツェナーダイオード(74)の並列回路と接続されている。コンデンサ(73)の一端とツェナーダイオード(74)のカソードとが、抵抗(72)の一端に接続されており、コンデンサ(73)の他端とツェナーダイオード(74)のアノードは、ダイオードブリッジ(71)の負側の出力端子と接続されている。また、制御手段(5)の第２フォトカプラ(59)のフォトトランジスタ(59b)のエミッタも、抵抗(61)を介して、ダイオードブリッジ(71)の負側の出力端子と接続されている。
【００３１】
定電圧生成手段(7)のダイオードブリッジ(71)は、交流電源(1)の交流電圧を全波整流し、コンデンサ(73)は、整流された直流電圧を平滑化する。また、ツェナーダイオード(74)が、平滑化された直流電圧の上限を与えることで、抵抗(72)と、コンデンサ(73)及びツェナーダイオード(74)の並列回路の接続点の電位(以下、「供給電位」)は、ダイオードブリッジ(71)の負側の出力端子の電位(以下、「基準電位」)に対してほぼ一定になり、ダイオードブリッジ(71)の負側の出力端子に対するこの接続点の電圧が、定電圧生成手段(7)が生成する定電圧となっている。
【００３２】
制御手段(5)のフリップフロップ回路(55)から出力されるパルス信号がハイレベルである場合、第２フォトカプラ(59)の発光ダイオード(59a)の光により、第２フォトカプラ(59)のフォトトランジスタ(59b)がオン状態になる。これにより、ＭＯＳＦＥＴ(31)(32)のゲートの電位は、供給電位になる。フリップフロップ回路(55)から出力されるパルス信号がローレベルである場合、第２フォトカプラ(59)のフォトトランジスタ(59b)はオフ状態になり、ＭＯＳＦＥＴ(31)(32)のゲートの電位は、基準電位となる。
【００３３】
ＭＯＳＦＥＴ(31)のソースの電位がＭＯＳＦＥＴ(32)のソースの電位よりも高い状況下で、第２フォトカプラ(59)のフォトトランジスタ(59b)がオン状態になって、ＭＯＳＦＥＴ(31)(32)のゲートの電位が供給電位になる場合を考える。この場合、ＭＯＳＦＥＴ(32)のソースの電位と基準電位(ダイオードブリッジ(71)の負側の出力端子の電位)とがほぼ同じであることから、定電圧生成手段(7)の供給電位(と基準電位の差)が、ＭＯＳＦＥＴ(32)のゲート駆動電圧として、ＭＯＳＦＥＴ(32)のゲートに印加されて、ＭＯＳＦＥＴ(32)がオン状態となる。ＭＯＳＦＥＴ(32)がオン状態となることで、ＭＯＳＦＥＴ(31)がオン状態であるかオフ状態であるかに拘わらず、ダイオード(41)、交流負荷(2)、及びＭＯＳＦＥＴ(32)のドレイン−ソース間を通って電流が流れ(つまり、交流負荷(2)及びスイッチング手段(3)からなる回路が導通状態になって)、交流負荷(2)に電力が供給される。なお、ＭＯＳＦＥＴ(31)の寄生ダイオードをダイオード(41)の代わりに利用できる場合には、ダイオード(41)を設ける必要はない。
【００３４】
ＭＯＳＦＥＴ(32)のソースの電位がＭＯＳＦＥＴ(31)のソースの電位よりも高い状況下で、第２フォトカプラ(59)のフォトトランジスタ(59b)がオン状態になって、ＭＯＳＦＥＴ(31)(32)のゲートの電位が供給電位になる場合を考える。この場合、ＭＯＳＦＥＴ(31)のソースの電位と基準電位とがほぼ同じであることから、定電圧生成手段(7)の供給電位が、ＭＯＳＦＥＴ(31)のゲート駆動電圧として、ＭＯＳＦＥＴ(31)のゲートに印加されて、ＭＯＳＦＥＴ(31)がオン状態となる。ＭＯＳＦＥＴ(31)がオン状態となることで、ＭＯＳＦＥＴ(32)がオン状態であるかオフ状態であるかに拘わらず、ダイオード(42)、交流負荷(2)、及びＭＯＳＦＥＴ(31)のドレイン−ソース間を通って電流が流れ(つまり、交流負荷(2)及びスイッチング手段(3)からなる回路が導通状態になって)、交流負荷(2)に電力が供給される。なお、ＭＯＳＦＥＴ(32)の寄生ダイオードをダイオード(42)の代わりに利用できる場合には、ダイオード(42)を設ける必要はない。
【００３５】
ＭＯＳＦＥＴ(31)のソースの電位とＭＯＳＦＥＴ(32)のソースの電位とが、等しい又はほぼ等しい状況下で、第２フォトカプラ(59)のフォトトランジスタ(59b)がオン状態になり、ＭＯＳＦＥＴ(31)(32)のゲートの電位が、定電圧生成手段(7)の供給電位となる場合には、ＭＯＳＦＥＴ(31)(32)が共にオン状態となって、交流負荷(2)とスイッチング手段(3)とからなる回路は導通状態となる。その後の交流電圧の変化に伴って高電位側のＭＯＳＦＥＴがオフ状態になったとしても、そのＭＯＳＦＥＴに並列に設置されているダイオードを電流が流れ、低電位側のＭＯＳＦＥＴはオン状態であるので、交流負荷(2)とスイッチング手段(3)とからなる回路は導通状態のままであり、交流負荷(2)に電力が供給される。
【００３６】
ＭＯＳＦＥＴ(31)のソースの電位がＭＯＳＦＥＴ(32)のソースの電位よりも高い状況下で、第２フォトカプラ(59)のフォトトランジスタ(59b)がオフ状態になり、ＭＯＳＦＥＴ(31)(32)のゲートが基準電位となる場合を考える。この場合、ＭＯＳＦＥＴ(32)のソースの電圧と基準電位とがほぼ同じであるから、ＭＯＳＦＥＴ(32)はオフ状態になる。ＭＯＳＦＥＴ(32)がオフ状態であると共に、それに並列に設けられたダイオード(42)は逆方向バイアスされるので、交流負荷(2)とスイッチング手段(3)とからなる回路は非導通状態となる。故に、ＭＯＳＦＥＴ(31)側からＭＯＳＦＥＴ(32)側に交流負荷(2)を通って電流が流れないことから、交流負荷(2)に電力は供給されない。
【００３７】
ＭＯＳＦＥＴ(32)のソースの電位がＭＯＳＦＥＴ(31)のソースの電位よりも高い状況下で、第２フォトカプラ(59)のフォトトランジスタ(59b)がオフ状態になり、ＭＯＳＦＥＴ(31)(32)のゲートが基準電位となる場合を考える。この場合、ＭＯＳＦＥＴ(31)のソースの電位と基準電位とがほぼ同じであるから、ＭＯＳＦＥＴ(31)はオフ状態になる。ＭＯＳＦＥＴ(31)がオフ状態であると共に、それに並列に設けられたダイオード(41)は逆方向バイアスされるので、交流負荷(2)とスイッチング手段(3)とからなる回路は非導通状態となる。故に、ＭＯＳＦＥＴ(32)側からＭＯＳＦＥＴ(31)側に交流負荷(2)を通って電流が流れないことから、交流負荷(2)に電力は供給されない。なお、ＭＯＳＦＥＴ(31)のソースの電位とＭＯＳＦＥＴ(32)のソースの電位とが、等しい又はほぼ等しい状況下で、ＭＯＳＦＥＴ(31)(32)のゲートに基準電位が印加される場合も、ＭＯＳＦＥＴ(31)(32)が共にオフ状態となり、交流負荷(2)とスイッチング手段(3)とからなる回路は非導通状態になる。その後交流電圧が変化しても、低電位側のＭＯＳＦＥＴはオフ状態のままであると共に、それに並列なダイオードは逆方向バイアスされるので、交流負荷(2)とスイッチング手段(3)とからなる回路は非導通状態のままであり、交流負荷(2)には電力が供給されない。
【００３８】
以上のように、制御手段(5)がスイッチング手段(3)のＭＯＳＦＥＴ(31)(32)の動作を制御することで、交流負荷(2)の位相制御が行われる。つまり、交流電圧のゼロクロスポイントに応じて、交流負荷(2)への電力供給を停止し、電力供給を停止してから位相角に対応した時間が経過すると、交流負荷(2)への電力供給を開始することが繰り返される。例えば、本発明の位相制御装置はボルト締付機に用いられ、使用者が設定した締付トルクの設定値に応じた位相角で交流電圧が交流負荷(2)に印加されることで、締付トルクが設定値になるように、交流負荷(2)の電力、具体的には交流モータの電力が位相制御される。
【００３９】
交流負荷(2)の位相制御がなされると、ＭＯＳＦＥＴ(31)(32)のゲート抵抗(33)(34)の電位は、定電圧生成手段(7)の供給電位と基準電位との間で繰り返し変化するが、ゲート抵抗(33)と、ＭＯＳＦＥＴ(31)のゲート−ソース間の寄生容量であるゲート容量とが、ＲＣ遅延回路として機能することで、ＭＯＳＦＥＴ(31)のゲートにおける電圧の変化は緩やかになる。また、ゲート抵抗(34)と、ＭＯＳＦＥＴ(32)のゲート−ソース間の寄生容量であるゲート容量とが、ＲＣ遅延回路として機能することで、ＭＯＳＦＥＴ(32)のゲートにおける電圧の変化が緩やかになる。これによって、ＭＯＳＦＥＴ(31)(32)のドレイン−ソース間を流れる電流の変化が緩和されて、交流負荷(2)の位相制御に伴って発生する電磁ノイズが抑制されている。
【００４０】
本実施例では、ダイオードブリッジ(71)の負側の出力端子と、ＭＯＳＦＥＴ(31)のゲートとの間に、コンデンサ(43)が接続されており、ダイオードブリッジ(71)の負側の出力端子とＭＯＳＦＥＴ(32)のゲートの間にも、コンデンサ(44)が接続されている。コンデンサ(43)(44)により、これらゲートにおける電位の変化がより緩やかにされている。ゲート抵抗(33)(34)とＭＯＳＦＥＴ(31)(32)のゲート容量で、遅延時間が適切に与えられて、ＭＯＳＦＥＴ(31)(32)の電流変化が十分に緩和できる場合には、これらコンデンサ(43)(44)を設ける必要はない。
【００４１】
上述したように定電圧生成手段(7)を構成すると共にスイッチング手段(3)を構成するＭＯＳＦＥＴ(31)(32)の配置を工夫することで、第１実施例の位相制御装置では、ＭＯＳＦＥＴ(31)(32)のゲートに印加されるゲート駆動電圧が、トランスなどの電気部品を用いることなく安価、省スペース、軽量で簡単な構成を用いて、且つ、交流電圧を全波整流することで生成されている。また、交流電源(1)として一般的な商用交流電源が使用される場合、大電流のＭＯＳＦＥＴを駆動するのに必要な程度に、定電圧生成手段(7)の電源ライン電位、つまり供給電位を、基準電位に対して高くできることから(例えば、＋１２Ｖ)、ＭＯＳＦＥＴ(31)(32)として、大電流を制御可能なＭＯＳＦＥＴが使用可能となっている。
【００４２】
第１実施例の位相制御装置では、交流電圧が全波整流されているので、交流電圧を半波整流する場合と比較して、より安定したゲート駆動電圧が生成されている。これによって、交流電圧を半波整流する場合と比較して、位相制御によって交流の半周期毎に交流負荷(2)に供給される電力がより安定するので、例えば、交流負荷(2)が交流モータである場合には、モータの不整振動が抑制され、交流負荷(2)が照明負荷である場合には、照明のちらつきが抑制される。定電圧生成手段(7)の供給電位が安定していることから、例えば、ＭＯＳＦＥＴ(31)(32)のゲート駆動電圧として、例えば５Ｖの定電圧が求められる場合には、第１実施例において、定電圧生成手段(7)の電源ラインの５Ｖの定電圧を、制御手段(5)のＣＰＵ(53)などの電源電圧として供給してもよい。
【００４３】
図２は、本発明の第２実施例である位相制御装置の構成を示す回路図である。スイッチング手段(3)は、交流負荷(2)に対して直列に配置されており、極性が異なっている一対のＭＯＳＦＥＴ(35)(36)、つまり、ＮチャネルＭＯＳＦＥＴ(35)とＰチャネルＭＯＳＦＥＴ(36)を含んでいる。これらＭＯＳＦＥＴ(35)(36)は、並列に配置されており、また、スイッチング手段(3)は、ＮチャネルＭＯＳＦＥＴ(35)に対して順方向に直列に接続されるダイオード(37)と、ＰチャネルＭＯＳＦＥＴ(36)に対して順方向に直列に接続されるダイオード(38)とを含んでいる。
【００４４】
より具体的には、ＮチャネルＭＯＳＦＥＴ(35)のドレインと、ＰチャネルＭＯＳＦＥＴ(36)のドレインとは、交流電源(1)に接続された交流負荷(2)の一端に接続されている。ＮチャネルＭＯＳＦＥＴ(35)のソースは、ダイオード(37)のアノードと接続されており、ダイオード(37)のカソードは、交流電源(1)の一端と接続されている。ＰチャネルＭＯＳＦＥＴ(36)のソースは、ダイオード(38)のカソードと接続されており、ダイオード(38)のアノードは、交流電源(1)の一端と接続されている。ＮチャネルＭＯＳＦＥＴ(35)のドレイン−ソース間には、電流の逆流を許容するダイオード(45)が設けられており、ＰチャネルＭＯＳＦＥＴ(36)のドレイン−ソース間にも、同様なダイオード(46)が設けられている。なお、ＭＯＳＦＥＴ(35)の寄生ダイオードをダイオード(45)の代わりに利用できる場合には、ダイオード(45)を設ける必要はない。ダイオード(46)についても同様である。
【００４５】
第２実施例の定電圧生成手段(7)は、ＮチャネルＭＯＳＦＥＴ(35)の制御に使用される定電圧と、ＰチャネルＭＯＳＦＥＴ(36)の制御に使用される定電圧とを、交流電圧から生成することを特徴としている。第２実施例の定電圧生成手段(7)に含まれるダイオードブリッジ(75)の一方の入力端子は、交流電源(1)とスイッチング手段(3)の接続点と接続し、ダイオードブリッジ(75)の他方の入力端子は、交流電源(1)と交流負荷(2)の接続点と接続している。ダイオードブリッジ(75)の出力端子の間には、第１ツェナーダイオード(76)と第１コンデンサ(77)が並列に配置された第１並列回路と、第２ツェナーダイオード(78)と第２コンデンサ(79)が並列に配置された第２並列回路とが、抵抗(80)を介して直列に接続されている。第１ツェナーダイオード(76)のアノードと第１コンデンサ(77)の一端とは、ダイオードブリッジ(75)の負側の出力端子に接続されており、第１ツェナーダイオード(76)のカソードと第１コンデンサ(77)の他端とは、抵抗(80)の一端と接続されている。抵抗(80)の他端には、第２ツェナーダイオード(78)のアノードと第２コンデンサ(79)の一端が接続されており、第２ツェナーダイオード(78)のカソードと第２コンデンサ(79)の他端とは、ダイオードブリッジ(75)の正側の出力端子に接続されている。
【００４６】
ダイオードブリッジ(75)は交流電圧を整流し、ダイオードブリッジ(75)の出力端子間には、全波整流された直流電圧が印加される。第１コンデンサ(77)に印加される電圧を第１ツェナーダイオード(76)が制限するとともに、第１コンデンサ(77)が電圧を平滑化することで、第１並列回路と抵抗(80)の接続点の電位(以下、「第１供給電位」)は、ダイオードブリッジ(75)の負側の出力端子の電圧(以下、「第１基準電位」)に対してほぼ一定になる。また、第２コンデンサ(79)に印加される電圧を第２ツェナーダイオード(78)が制限するとともに、第２コンデンサ(79)が電圧を平滑化することで、第２並列回路と抵抗(80)の接続点の電位(以下、「第２供給電位」)は、ダイオードブリッジ(75)の正側の出力端子の電位(以下、「第２基準電位」)に対してほぼ一定になる。第１供給電位は、第１基準電位よりも高く(例えば、第１基準電位に対して＋１２Ｖとされる)、第２供給電位は、第２基準電位よりも低い(例えば、第２基準電位に対して−１２Ｖとされる)。
【００４７】
第２実施例の制御手段(5)のフリップフロップ回路(55)の出力端子には、第２フォトカプラ(59)の発光ダイオード(59a)のアノードに加えて、第３フォトカプラ(62)の発光ダイオード(62a)のアノードが接続されており、この発光ダイオード(62a)のカソードは抵抗(63)を介して接地されている。その他の点については、第２実施例の制御手段(5)は、第１実施例の制御手段(5)と同様な構成を有しているので、説明を省略する。
【００４８】
第２フォトカプラ(59)のフォトトランジスタ(59b)のコレクタは、第１並列回路と抵抗(80)の接続点と接続されて、このコレクタの電位は第１供給電位となる。フォトトランジスタ(59b)のエミッタは、抵抗(64)を介して、ダイオードブリッジ(75)の負側の出力端子と接続されると共に、ゲート抵抗(39)を介して、ＮチャネルＭＯＳＦＥＴ(35)のゲートと接続される。第３フォトカプラ(62)のフォトトランジスタ(62b)のエミッタは、第２並列回路と抵抗(80)の接続点と接続されて、このエミッタの電位は第２供給電位となる。フォトトランジスタ(62b)のコレクタは、抵抗(65)を介して、ダイオードブリッジ(75)の正側の出力端子と接続されると共に、ゲート抵抗(40)を介して、ＰチャネルＭＯＳＦＥＴ(36)のゲートと接続される。
【００４９】
第１実施例で説明したように、フリップフロップ回路(55)から出力されるパルス信号がハイレベルになると、第２フォトカプラ(59)のフォトトランジスタ(59b)と第３フォトカプラ(62)のフォトトランジスタ(62b)とが共にオン状態になって、ＮチャネルＭＯＳＦＥＴ(35)のゲートは第１供給電位となり、ＰチャネルＭＯＳＦＥＴ(36)のゲートは第２供給電位となる。また、フリップフロップ回路(55)から出力されるパルス信号がローレベルになると、フォトトランジスタ(59b)(62b)がオフ状態になって、ＮチャネルＭＯＳＦＥＴ(35)のゲートは、第１基準電位となり、ＰチャネルＭＯＳＦＥＴ(36)のゲートは第２基準電位となる。
【００５０】
交流電源(1)とスイッチング手段(3)とを結ぶライン(以下、「上ライン」)の電位が、交流電源(1)と交流負荷(2)とを結ぶライン(以下、「下ライン」)の電位よりも高い状況下で、ＮチャネルＭＯＳＦＥＴ(35)のゲートが第１供給電位になり、ＰチャネルＭＯＳＦＥＴ(36)のゲートが第２供給電位になる場合を考える。この場合、ＰチャネルＭＯＳＦＥＴ(36)のソースの電位が、ダイオードブリッジ(75)の正側の出力端子の電位つまり、第２基準電位とほぼ同じになるので、第２供給電位(と第２基準電位の差。例えば−１２Ｖ)がＰチャネルＭＯＳＦＥＴ(36)のゲート駆動電圧として機能して、ＰチャネルＭＯＳＦＥＴ(36)がオン状態になる。ＰチャネルＭＯＳＦＥＴ(36)がオン状態になると、ＮチャネルＭＯＳＦＥＴ(35)の状態に拘わらず、ダイオード(38)、ＰチャネルＭＯＳＦＥＴ(36)のソース−ドレイン間、及び交流負荷(2)を通って、上ライン側から下ライン側に電流が流れるので(つまり、交流負荷(2)とスイッチング手段(3)とからなる回路が導通状態になるので)、交流負荷(2)に電力が供給される。
【００５１】
下ラインの電位が上ラインの電位よりも高い状況下で、ＮチャネルＭＯＳＦＥＴ(35)のゲートが第１供給電位になり、ＰチャネルＭＯＳＦＥＴ(36)のゲートが第２供給電位になる状況を考える。この場合、ＮチャネルＭＯＳＦＥＴ(35)のソースの電位が、ダイオードブリッジ(75)の負側の出力端子の電位つまり、第１基準電位とほぼ同じになるので、第１供給電位(と第１基準電位の差。例えば＋１２Ｖ)がＮチャネルＭＯＳＦＥＴ(35)のゲート駆動電圧として機能して、ＮチャネルＭＯＳＦＥＴ(35)がオン状態になる。ＮチャネルＭＯＳＦＥＴ(35)がオン状態になると、ＰチャネルＭＯＳＦＥＴ(36)の状態に拘わらず、交流負荷(2)、ＮチャネルＭＯＳＦＥＴ(35)のドレイン−ソース間、及びダイオード(37)を通って、下ライン側から上ライン側に電流が流れるので(つまり、交流負荷(2)とスイッチング手段(3)とからなる回路が導通状態になるので)、交流負荷(2)に電力が供給される。
【００５２】
上ラインの電位と下ラインの電位が同じ又はほぼ同じ状況下で、ＮチャネルＭＯＳＦＥＴ(35)のゲートが第１供給電位になり、ＰチャネルＭＯＳＦＥＴ(36)のゲートが第２供給電位になる状況を考える。この場合、２個のＭＯＳＦＥＴ(35)(36)は共にオン状態になり、交流負荷(2)とスイッチング手段(3)とからなる回路が導通状態になる。その後、上ラインの電位が下ラインの電位に対して上昇しても、ＰチャネルＭＯＳＦＥＴ(36)はオン状態のままであり、また、下ラインの電位が上ラインの電位に対して上昇しても、ＮチャネルＭＯＳＦＥＴ(35)はオン状態のままであるから、交流負荷(2)とスイッチング手段(3)とからなる回路は導通状態に維持される。
【００５３】
上ラインの電位が下ラインの電位よりも高い状況下で、ＮチャネルＭＯＳＦＥＴ(35)のゲートが第１基準電位であり、ＰチャネルＭＯＳＦＥＴ(36)のゲートが第２基準電位である場合、ＰチャネルＭＯＳＦＥＴ(36)のソースの電位が、第２基準電位とほぼ同じになるので、ＰチャネルＭＯＳＦＥＴ(36)がオフ状態になる。ダイオード(37)が設けられているので、ＰチャネルＭＯＳＦＥＴ(36)がオフ状態になると、ＮチャネルＭＯＳＦＥＴ(35)の状態の如何に拘わらず、交流負荷(2)とスイッチング手段(3)とからなる回路が非導通状態になって、上ライン側から下ライン側に電流が流れないので、交流負荷(2)に電力が供給されない。
【００５４】
下ラインの電位が上ラインの電位よりも高い状況下で、ＮチャネルＭＯＳＦＥＴ(35)のゲートが第１基準電位であり、ＰチャネルＭＯＳＦＥＴ(36)のゲートが第２基準電位である場合、ＮチャネルＭＯＳＦＥＴ(35)のソースの電位が、第１基準電位とほぼ同じになるので、ＮチャネルＭＯＳＦＥＴ(35)がオフ状態になる。ダイオード(38)が設けられているので、ＮチャネルＭＯＳＦＥＴ(35)がオフ状態になると、ＰチャネルＭＯＳＦＥＴ(36)の状態の如何に拘わらず、交流負荷(2)とスイッチング手段(3)とからなる回路が非導通状態になって、下ライン側から上ライン側に電流が流れないので、交流負荷(2)に電力が供給されない。なお、上ラインの電位と下ラインの電位が同じ又はほぼ同じ状況下で、ＮチャネルＭＯＳＦＥＴ(35)のゲートが第１基準電位であり、ＰチャネルＭＯＳＦＥＴ(36)のゲートが第２基準電位である場合でも、２個のＭＯＳＦＥＴ(35)(36)は共にオフ状態になり、交流負荷(2)とスイッチング手段(3)とからなる回路は非導通状態になる。その後、上ラインの電位が下ラインの電位に対して上昇してもＰチャネルＭＯＳＦＥＴ(36)はオフ状態のままであり、下ラインの電位が上ラインの電位に対して上昇しても、ＮチャネルＭＯＳＦＥＴ(35)はオフ状態のままであるから、交流負荷(2)とスイッチング手段(3)とからなる回路は非導通状態のままであり、交流負荷(2)に電力が供給されない。
【００５５】
以上のように、制御手段(5)がスイッチング手段(3)のＭＯＳＦＥＴ(35)(36)の動作を制御することで、第１実施例と同様に、第２実施例でも交流負荷(2)の位相制御が行われる。交流負荷(2)の位相制御がなされると、ＮチャネルＭＯＳＦＥＴ(35)のゲート抵抗(39)に印加される電圧は、定電圧生成手段(7)の第１供給電位と第１基準電位との間で繰り返し変化するが、ゲート抵抗(39)と、ＭＯＳＦＥＴ(35)のゲート−ソース間の寄生容量であるゲート容量とが、ＲＣ遅延回路として機能することで、ＭＯＳＦＥＴ(35)のゲートにおける電圧の変化は緩やかになる。また、ＭＯＳＦＥＴ(36)のゲート抵抗(40)に印加される電圧は、定電圧生成手段(7)の第２供給電位と第２基準電位との間で繰り返し変化するが、ゲート抵抗(40)と、ＰチャネルＭＯＳＦＥＴ(36)のゲート−ソース間の寄生容量であるゲート容量とが、ＲＣ遅延回路として機能することで、ＭＯＳＦＥＴ(36)のゲートにおける電圧の変化が緩やかになる。これによって、ＭＯＳＦＥＴ(35)(36)のドレイン−ソース間を流れる電流の変化が緩和されて、交流負荷(2)の位相制御に伴って発生する電磁ノイズが抑制されている。
【００５６】
第２実施例では、ダイオードブリッジ(75)の負側の出力端子と、ＮチャネルＭＯＳＦＥＴ(35)のゲートとの間に、コンデンサ(47)が接続されており、ダイオードブリッジ(75)の正側の出力端子とＰチャネルＭＯＳＦＥＴ(36)のゲートの間にも、コンデンサ(48)が接続されている。ゲート抵抗(39)(40)とＭＯＳＦＥＴ(35)(36)のゲート容量で、遅延時間が適切に与えられて、ＭＯＳＦＥＴ(35)(36)の電流変化が十分に緩和できる場合には、これらコンデンサ(47)(48)を設ける必要はない。
【００５７】
上述したように定電圧生成手段(7)を構成すると共にスイッチング手段(3)を構成するＭＯＳＦＥＴ(35)(36)の配置を工夫することで、第２実施例でも、ＭＯＳＦＥＴ(35)(36)のゲートに印加されるゲート駆動電圧が、トランスなどの電気部品を用いることなく安価、省スペース、軽量で簡単な構成を用いて、且つ、交流電圧を全波整流することで生成されている。また、交流電源(1)として一般的な商用交流電源が使用される場合、ゲート駆動電圧は、大電流のＭＯＳＦＥＴを駆動するのに必要な程度に、基準電位に対して高く又は低くできることから(例えば、＋１２Ｖ又は−１２Ｖ)、ＭＯＳＦＥＴ(35)(36)として、大電流を制御可能なＭＯＳＦＥＴが使用可能とされている。また、第２実施例でも、交流電圧が全波整流されているので、交流電圧を半波整流する場合と比較して、より安定したゲート駆動電圧が生成されている。
【００５８】
図１に示す第１実施例では、スイッチング手段(3)にＮチャネルＭＯＳＦＥＴ(31)(32)が使用されているが、ＰチャネルＭＯＳＦＥＴが使用されてもよい。図３に示す本発明の第３実施例では、スイッチング手段(3)は、第１実施例のＮチャネルＭＯＳＦＥＴ(31)(32)に夫々対応するＰチャネルＭＯＳＦＥＴ(31')(32')を含んでおり、ＭＯＳＦＥＴ(31')(32')のドレイン−ソース間には、電流の逆流を許容するダイオード(41')(42')が夫々設けられている。ＭＯＳＦＥＴ(31')の寄生ダイオードをダイオード(41')の代わりに利用できる場合には、ダイオード(41')を設ける必要はない。ダイオード(42')についても同様である。
【００５９】
第３実施例の定電圧生成手段(7)のダイオードブリッジ(71')の２つの入力端子は、第１実施例と同様に、ＭＯＳＦＥＴ(31')と交流電源(1)の接続点と、ＭＯＳＦＥＴ(32')と交流電源(1)の接続点とに夫々接続されている。ダイオードブリッジ(71')の正側の出力端子は、コンデンサ(73')及びツェナーダイオード(74')の並列回路と接続されている。コンデンサ(73')の一端とツェナーダイオード(74')のカソードとが、ダイオードブリッジ(71')の正側の出力端子に接続されており、コンデンサ(73')の他端とツェナーダイオード(74')のアノードは、抵抗(72')を介してダイオードブリッジ(71')の負側の出力端子と接続されている。
【００６０】
第３実施例では、コンデンサ(73')及びツェナーダイオード(74')の並列回路と抵抗(72')の接続点の電位(「供給電位」)は、ダイオードブリッジ(71')の正側の出力端子の電位(以下、「基準電位」)に対してほぼ一定の負の値となる。例えば、供給電位は、基準電位に対して−１２Ｖとされる。
【００６１】
制御手段(5)の第２フォトカプラ(59)のフォトトランジスタ(59b)のコレクタは、抵抗(61')を介して、ダイオードブリッジ(71')の正側の出力端子と接続されている。また、第２フォトカプラ(59)のフォトトランジスタ(59b)のコレクタは、ゲート抵抗(33')(34')を介して、ＭＯＳＦＥＴ(31')(32')の各々のゲートと接続されている。ダイオードブリッジ(71')の正側の出力端子と、ＭＯＳＦＥＴ(31')(32')のゲートとの間には、コンデンサ(43')(44')が夫々接続されているが、第１実施例で説明したように、ＭＯＳＦＥＴ(31')(32')のゲート容量で足りる場合にはコンデンサ(43')(44')を設ける必要はない。第２フォトカプラ(59)のフォトトランジスタ(59b)のエミッタは、コンデンサ(73')及びツェナーダイオード(74')の並列回路と抵抗(72')との接続点に接続されている。
【００６２】
第３実施例の制御手段(5)は、第１実施例と同様な構成を有している。フリップフロップ回路(55)から出力されるパルス信号がハイレベルである場合、第２フォトカプラ(59)のフォトトランジスタ(59b)がオン状態になり、これにより、ＭＯＳＦＥＴ(31')(32')のゲートの電位は、供給電位になる。フリップフロップ回路(55)から出力されるパルス信号がローレベルである場合、第２フォトカプラ(59)のフォトトランジスタ(59b)はオフ状態になり、ＭＯＳＦＥＴ(31')(32')のゲートの電位は、基準電位となる。
【００６３】
例えば、ＭＯＳＦＥＴ(31')のソースの電位がＭＯＳＦＥＴ(32')のソースの電位よりも高い状況下で、第２フォトカプラ(59)のフォトトランジスタ(59b)がオン状態になって、ＭＯＳＦＥＴ(31')のゲートの電位が供給電位になる場合、ＭＯＳＦＥＴ(31')のソースの電位と基準電位(ダイオードブリッジ(71')の正側の出力端子の電位)とがほぼ同じであることから、定電圧生成手段(7)の供給電位と基準電位の差である負の電圧(先の例では、−１２Ｖ)が、ＭＯＳＦＥＴ(31')のゲート駆動電圧として、ＭＯＳＦＥＴ(31')のゲートに印加されて、ＭＯＳＦＥＴ(31')がオン状態となる。ＭＯＳＦＥＴ(31')がオン状態となることで、ＭＯＳＦＥＴ(32')がオン状態であるかオフ状態であるかに拘わらず、ＭＯＳＦＥＴ(31')のソース−ドレイン間、交流負荷(2)、及びダイオード(42')を通って電流が流れ(つまり、交流負荷(2)及びスイッチング手段(3)からなる回路が導通状態になって)、交流負荷(2)に電力が供給される。ＭＯＳＦＥＴ(31')のソースの電位がＭＯＳＦＥＴ(32')のソースの電位よりも高い状況下で、第２フォトカプラ(59)のフォトトランジスタ(59b)がオフ状態になって、ＭＯＳＦＥＴ(31')のゲートの電位が基準電位になる場合、ＭＯＳＦＥＴ(31')のソースの電位と基準電位とがほぼ同じであるから、ＭＯＳＦＥＴ(31')はオフ状態になる。ＭＯＳＦＥＴ(31')がオフ状態であると、ダイオード(41')にも電流が流れないことから、交流負荷(2)とスイッチング手段(3)とからなる回路は非導通状態となり、交流負荷(2)に電力は供給されない。
【００６４】
ＭＯＳＦＥＴ(31')のソースの電位とＭＯＳＦＥＴ(32')のソースの電位とが、等しい又はほぼ等しい状況下で、第２フォトカプラ(59)のフォトトランジスタ(59b)がオン状態になり、ＭＯＳＦＥＴ(31')(32')のゲートの電位が、定電圧生成手段(7)の供給電位となる場合には、ＭＯＳＦＥＴ(31')(32')が共にオン状態となって、交流負荷(2)とスイッチング手段(3)とからなる回路は導通状態となる。その後の交流電圧の変動に伴って低電位側のＭＯＳＦＥＴがオフ状態になったとしても、そのＭＯＳＦＥＴに並列に設置されているダイオードを電流が流れ、高電位側のＭＯＳＦＥＴはオン状態であるので、交流負荷(2)とスイッチング手段(3)とからなる回路は導通状態のままであり、交流負荷(2)に電力が供給される。
【００６５】
ＭＯＳＦＥＴ(31')(32')の動作に関する上述の説明と、第１実施例のＭＯＳＦＥＴ(31)(32)の動作に関する先の説明とから、第３実施例においても、制御手段(5)がスイッチング手段(3)のＭＯＳＦＥＴ(31')(32')の動作を制御することで、交流負荷(2)の位相制御が行われることは容易に理解できるであろう。
【００６６】
図４は、本発明の第４実施例である位相制御装置の構成を示す回路図である。第４実施例では、第２実施例における抵抗(80)の代わりに、第１抵抗(81)と第２抵抗(82)が設けられている。第１抵抗(81)の一端は、第１ツェナーダイオード(76)のカソードと第１コンデンサ(77)の一端と接続され、第２抵抗(82)の一端は、第２ツェナーダイオード(78)のアノードと第２コンデンサ(79)の一端と接続されている。第２抵抗(82)の他端は、ダイオードブリッジ(75)の負側の出力端子に接続されている。第１抵抗(81)の他端は、ダイオードブリッジ(75)の正側の出力端子に接続されている。
【００６７】
第１抵抗(81)及び第２抵抗(82)に関する変更点以外は、第４実施例は、第２実施例と同様に構成されている。第２実施例に関する先の説明から、第４実施例においても、制御手段(5)がスイッチング手段(3)のＭＯＳＦＥＴ(35)(36)の動作を制御することで、交流負荷(2)の位相制御が行われることは容易に理解できるであろう。
【００６８】
第１乃至第４実施例の位相制御装置は正論理で動作しているが、負論理で動作するように変更されてもよい。図１に示す第１実施例が負論理で動作するように変更される場合、図１に示す抵抗(61)(及びコンデンサ(43)(44))が、第２フォトカプラ(59)のフォトトランジスタ(59b)のコレクタ側に移動し、ＭＯＳＦＥＴ(31)(32)のゲートが、ゲート抵抗(33)(34)を介してフォトトランジスタ(59b)のコレクタに接続される。つまり、ＭＯＳＦＥＴ(31)(32)のゲートは、図３の第３実施例におけるＭＯＳＦＥＴ(31')(32')のゲートのように、フォトトランジスタ(59b)のコレクタと接続される。さらに、第１実施例の制御手段(5)が負論理で動作するように変更される。例えば、第１フォトカプラ(56)は、通常オン状態にされて、ゼロクロス検出回路(51)は、交流電源(1)の交流電圧のゼロクロスポイントを検知すると、第１フォトカプラ(56)を短時間オフ状態にする。図３に示す第３実施例が負論理で動作するように変更される場合、ＭＯＳＦＥＴ(31')(32')のゲートは、図１の第１実施例におけるＭＯＳＦＥＴ(31)(32)のゲートのように、フォトトランジスタ(59b)のエミッタと接続されると共に、制御手段(5)が負論理で動作するように変更される。
【００６９】
図２に示す第２実施例と図４に示す第４実施例とが負論理で動作するように変更される場合、抵抗(64)(及びコンデンサ(47))が、第２フォトカプラ(59)のフォトトランジスタ(59b)のコレクタ側に移動し、ＭＯＳＦＥＴ(35)のゲートが、ゲート抵抗(39)を介してフォトトランジスタ(59b)のコレクタに接続される。また、抵抗(65)(及びコンデンサ(48))が、第３フォトカプラ(62)のフォトトランジスタ(62b)のエミッタ側に移動し、ＭＯＳＦＥＴ(36)のゲートが、ゲート抵抗(40)を介してフォトトランジスタ(62b)のエミッタに接続される。さらに、制御手段(5)が負論理で動作するように変更される。
【００７０】
第１乃至第４実施例の位相制御装置では、交流負荷(2)の電力は位相制御されているが、第１実施例において、交流負荷(2)の電力を逆位相制御する場合には、例えば、フリップフロップ回路(55)の出力端子と第２フォトカプラ(59)の間にインバータを配置すればよい(第３実施例も同様)。第２実施例において、交流負荷(2)の電力を逆位相制御する場合には、例えば、フリップフロップ回路(55)の出力端子と、第２フォトカプラ(59)及び第３フォトカプラ(62)の間にインバータを配置すればよい(第４実施例も同様)。なお、インバータを追加することなく、上述したような負論理に対応した変更を第１乃至第４実施例に行うことで、逆位相制御が行われてもよい。
【００７１】
第１実施例のスイッチング手段(3)では、ＮチャネルＭＯＳＦＥＴ(31)(32)が使用されており、第３実施例のスイッチング手段(3)では、ＰチャネルＭＯＳＦＥＴ(31')(32')が使用されているが、これらＭＯＳＦＥＴの代わりに、ＩＧＢＴやバイポーラ型トランジスタなどのトランジスタが使用されてもよい。例えば、第１実施例のＭＯＳＦＥＴ(31)(32)が共にＩＧＢＴに置き換えられる場合には、これらＩＧＢＴのコレクタが交流負荷(2)に接続され、これらＩＧＢＴのエミッタが交流電源(1)に接続される。第１実施例のＭＯＳＦＥＴ(31)(32)が共に、バイポーラ型トランジスタに置き換えられる場合には、これらバイポーラ型トランジスタのコレクタが交流負荷(2)に接続され、これらバイポーラ型トランジスタのエミッタが交流電源(1)に接続され、これらバイポーラ型トランジスタのベースが、抵抗(33)(34)を介して、第２フォトカプラ(59)のフォトトランジスタ(59b)のエミッタと接続される。また、第２及び第４実施例では、スイッチング手段(3)に、ＮチャネルＭＯＳＦＥＴ(35)とＰチャネルＭＯＳＦＥＴ(36)が使用されているが、これらＭＯＳＦＥＴの代わりに、ＮチャネルＩＧＢＴとＰチャネルＩＧＢＴが使用されてもよく、また、ＮＰＮトランジスタとＰＮＰトランジスタが使用されてもよい。
【００７２】
第１乃至４実施例では、制御手段(5)にて第２フォトカプラ(59)、さらには第３フォトカプラ(62)が使用されており、これらフォトカプラ(59)(62)の受光側には、スイッチング素子として機能するフォトトランジスタ(59b)(62b)が使用されているが、フォトカプラ(59)(62)の受光側には、フォトサイリスタやフォトＭＯＳＦＥＴなどのスイッチング素子などが使用されてもよい。また、第２フォトカプラ(59)や第３フォトカプラ(62)に代えて、通常のバイポーラトランジスタやＭＯＳＦＥＴなどのスイッチング素子を使用し、このスイッチング素子をフリップフロップ回路(55)の出力信号で直接駆動してもよい。
【００７３】
上記実施例の説明は、本発明を説明するためのものであって、特許請求の範囲に記載の発明を限定し、或いは範囲を減縮する様に解すべきではない。また、本発明の各部構成は上記実施例に限らず、特許請求の範囲に記載の発明の技術的範囲内で種々の変形が可能であることは勿論である。
【符号の説明】
【００７４】
(1)  交流電源
(2)  交流負荷
(3)  スイッチング手段
(5)  制御手段
(7)  定電圧生成手段
(31)(31')(32)(32')(35)(36)  ＭＯＳＦＥＴ
(37)(37')(38)(38')(41)(42)  ダイオード
(59)(62)  フォトカプラ
(71)(71')(75)  ダイオードブリッジ
(72)(72')(80)(81)(82)   抵抗
(73)(73')(77)(79)  コンデンサ
(74)(74')(76)(78)  ツェナーダイオード
【図１】
0005501851.tif 000002
【図２】
0005501851.tif 000003
【図３】
0005501851.tif 000004
【図４】
0005501851.tif 000005