(57)【特許請求の範囲】
【請求項１】
集積回路が内部に形成された半導体基板と、
前記半導体基板上に形成され第１の領域と第２の領域と有する絶縁層であって、前記第１の領域は第１の膜厚を有し、前記第２の領域は前記第１の膜厚よりも大きい第２の膜厚を有する絶縁層と、
前記第２の領域上を避けて形成され、段差を有する支持部材上に形成された第１の配線パターンと対向して接続されるための第１の電極と、
前記第２の領域上に形成され、前記段差を有する支持部材上の第２の配線パターンに対向して接続されるための第２の電極と、
を有し、
前記絶縁層の前記第１及び第２の膜厚は、前記第１及び第２の電極が共に前記段差を有する前記支持部材上の前記第１及び第２の配線パターンと電気的に接続されるように設定されている半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１及び第２の電極の少なくとも一方の上に形成されたバンプをさらに有する半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置において、
前記第１及び第２の電極は、前記半導体基板の外側では電気的に接続されないように形成されてなる半導体装置。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置において、
前記絶縁層は、前記半導体基板上に形成された前記第１の膜厚を有する第１の絶縁層と、
前記第１の絶縁層上に形成された前記第２の膜厚を有する第２の絶縁層と、を含み、
前記第２の膜厚は前記第１の膜厚に前記第２の絶縁層の膜厚を加えた厚さである半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記第２の絶縁層は、前記半導体基板の中央からいずれかの端部に偏った位置に形成されてなる半導体装置。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置において、
前記半導体基板には、その内部に電気的に接続された複数のパッドが形成されており、
いずれかの前記パッドと前記第２の電極を電気的に接続する配線をさらに有する半導体装置。
【請求項７】
請求項６記載の半導体装置において、
いずれかの前記パッドが、前記第１の電極である半導体装置。
【請求項８】
請求項６記載の半導体装置において、
複数の前記第１の電極を有し、少なくとも１つの前記第１の電極は、前記第１の領域上に形成されてなる半導体装置。
【請求項９】
集積回路が内部に形成された半導体基板と、
前記半導体基板上に形成され第１の領域と第２の領域と有する絶縁層であって、前記第１の領域は第１の膜厚を有し、前記第２の領域は前記第１の膜厚よりも大きい第２の膜厚を有する絶縁層と、
前記半導体基板の内部に電気的に接続され、前記第２の領域上を避けて形成されてなる第１の電極と、
前記半導体基板の内部に電気的に接続され、前記第２の領域上に形成されてなる第２の電極と、
第１の支持面を有する第１の基板と、前記第１の基板とオーバーラップする領域を有するように、前記第１の基板の前記第１の支持面とは反対の面に取り付けられ、前記オーバーラップする領域外であって前記第１の基板が設けられた側に第２の支持面を有する第２の基板と、を有する支持部材であって、前記第１の基板の厚さの段差を有する支持部材と、
前記第１の支持面に形成され、前記第１の電極と対向して接続される第１の接続部を有する第１の配線パターンと、
前記第２の支持面に形成され、前記第２の電極と対向して接続される第２の接続部を有する第２の配線パターンと、
を有し、
前記絶縁層の前記第１及び第２の膜厚は、前記第１及び第２の電極がそれぞれ前記段差を有する前記支持部材上の前記第１及び第２の配線パターンと電気的に接続されるように設定されている電子装置。
【請求項１０】
請求項１から請求項８のいずれかに記載の半導体装置を有する電子装置。
【請求項１１】
請求項９又は請求項１０記載の電子装置を有する電子機器。
【請求項１２】
集積回路が内部に形成された半導体基板に、第１の領域と第２の領域と有する絶縁層であって、前記第１の領域は第１の膜厚を有し、前記第２の領域は前記第１の膜厚よりも大きい第２の膜厚を有する絶縁層を形成すること、
段差を有する支持部材上に形成された第１の配線パターンと対向して接続されるための第１の電極を、前記第２の領域上を避けて形成すること、及び、
前記段差を有する前記支持部材上に形成された第２の配線パターンと対向して接続されるための第２の電極を、前記第２の領域上に形成すること、
を含み、
前記絶縁層の前記第１及び第２の膜厚は、前記第１及び第２の電極が共に前記段差を有する前記支持部材上の前記第１及び第２の配線パターンと電気的に接続されるように設定する半導体装置の製造方法。
【請求項１３】
集積回路が内部に形成された半導体基板と、前記半導体基板上に形成され第１の領域と第２の領域と有する絶縁層であって、前記第１の領域は第１の膜厚を有し、前記第２の領域は前記第１の膜厚よりも大きい第２の膜厚を有する絶縁層と、前記半導体基板の内部に電気的に接続され、前記第２の面上を避けて形成されてなる第１の電極と、前記半導体基板の内部に電気的に接続され、前記第２の面上に形成されてなる第２の電極と、を有する半導体装置と、第１の支持面及び前記第１の支持面上に形成された第１の配線パターンを有する第１の基板と、第２の支持面及び前記第２の支持面上に形成された第２の配線パターンを有する第２の基板と、を有する支持部材であって、前記第１の支持部材の厚みの段差を有する支持部材と、を用意する工程と、
前記第１の電極と前記第１の配線パターンを対向させて電気的に接続する工程と、
前記第２の電極と前記第２の配線パターンを対向させて電気的に接続する工程と、
前記第１の基板と前記第２の基板がオーバーラップするように、前記第２の支持面上に前記第１の基板を取り付ける工程と、
を有し、
前記絶縁層の前記第１及び第２の膜厚は、前記第１及び第２の電極がそれぞれ前記段差を有する前記支持部材上の前記第１及び第２の配線パターンと電気的に接続されるように設定されている電子装置の製造方法。
【請求項１４】
請求項１３記載の電子装置の製造方法において、
前記第２の支持面上に前記第１の基板を取り付ける工程の後、前記第１の電極と前記第１の配線パターンとを接合する工程及び前記第２の電極と前記第２の配線パターンとを接合する工程を行う電子装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開平９−３３９４０号公報
【特許文献２】
特許第２７９８０２７号公報
【０００４】
【発明の背景】
半導体チップの実装として、フェースダウンボンディングが知られている。この実装形態では、半導体チップは、段差のない領域に実装することを前提としており、段差のある領域に接続不良が生じないように半導体チップを実装することは難しかった。
【０００５】
本発明の目的は、段差のある領域への実装を可能にすることにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、集積回路が内部に形成された半導体基板と、
前記半導体基板上に形成され第１の領域と第２の領域と有する絶縁層であって、前記第１の領域は第１の膜厚を有し、前記第２の領域は前記第１の膜厚よりも大きい第２の膜厚を有する絶縁層と、
前記第２の領域上を避けて形成され、段差を有する支持部材上に形成された第１の配線パターンと対向して接続されるための第１の電極と、
前記第２の領域上に形成され、前記段差を有する支持部材上の第２の配線パターンに対向して接続されるための第２の電極と、
を有し、
前記絶縁層の前記第１及び第２の膜厚は、前記第１及び第２の電極が共に前記段差を有する前記支持部材上の前記第１及び第２の配線パターンと電気的に接続されるように設定されている。本発明によれば、第１及び第２の電極が異なる高さの面に形成されているので、段差のある領域への実装が可能になる。
（２）この半導体装置において、
前記第１及び第２の電極の少なくとも一方の上に形成されたバンプをさらに有してもよい。
（３）この半導体装置において、
前記第１及び第２の電極は、前記半導体基板の外側では電気的に接続されないように形成されていてもよい。
（４）この半導体装置において、
前記絶縁層は、前記半導体基板上に形成された前記第１の膜厚を有する第１の絶縁層と、
前記第１の絶縁層上に形成された前記第２の膜厚を有する第２の絶縁層と、を含み、
前記第２の膜厚は前記第１の膜厚に前記第２の絶縁層の膜厚を加えた厚さであってもよい。
（５）この半導体装置において、
前記第２の絶縁層は、前記半導体基板の中央からいずれかの端部に偏った位置に形成されていてもよい。
（６）この半導体装置において、
前記半導体基板には、その内部に電気的に接続された複数のパッドが形成されており、
いずれかの前記パッドと前記第２の電極を電気的に接続する配線をさらに有してもよい。
（７）この半導体装置において、
いずれかの前記パッドが、前記第１の電極であってもよい。
（８）この半導体装置において、
複数の前記第１の電極を有し、少なくとも１つの前記第１の電極は、前記第１の領域上に形成されていてもよい。
（９）本発明に係る電子装置は、集積回路が内部に形成された半導体基板と、
前記半導体基板上に形成され第１の領域と第２の領域と有する絶縁層であって、前記第１の領域は第１の膜厚を有し、前記第２の領域は前記第１の膜厚よりも大きい第２の膜厚を有する前記絶縁層と、
前記半導体基板の内部に電気的に接続され、前記第２の領域上を避けて形成されてなる第１の電極と、
前記半導体基板の内部に電気的に接続され、前記第２の領域上に形成されてなる第２の電極と、
第１の支持面を有する第１の基板と、前記第１の基板とオーバーラップする領域を有するように、前記第１の基板の前記第１の支持面とは反対の面に取り付けられ、前記オーバーラップする領域外であって前記第１の基板が設けられた側に第２の支持面を有する第２の基板と、を有する支持部材であって、前記第１の基板の厚さの段差を有する支持部材と、
前記第１の支持面に形成され、前記第１の電極と対向して接続される第１の接続部を有する第１の配線パターンと、
前記第２の支持面に形成され、前記第２の電極と対向して接続される第２の接続部を有する第２の配線パターンと、
を有し、
前記絶縁層の前記第１及び第２の膜厚は、前記第１及び第２の電極がそれぞれ前記段差を有する前記支持部材上の前記第１及び第２の配線パターンと電気的に接続されるように設定されている。本発明によれば、半導体装置は、異なる高さの面に形成された第１及び第２の電極を有し、段差のある領域（第１及び第２の支持面）に実装されている。
（１０）本発明に係る電子装置は、上記半導体装置を有する。
（１１）本発明に係る電子機器は、上記電子装置を有する。
（１２）本発明に係る半導体装置の製造方法は、集積回路が内部に形成された半導体基板に、第１の領域と第２の領域と有する絶縁層であって、前記第１の領域は第１の膜厚を有し、前記第２の領域は前記第１の膜厚よりも大きい第２の膜厚を有する絶縁層を形成すること、
段差を有する支持部材上に形成された第１の配線パターンと対向して接続されるための第１の電極を、前記第２の領域上を避けて形成すること、及び、
前記段差を有する前記支持部材上に形成された第２の配線パターンと対向して接続されるための第２の電極を、前記第２の領域上に形成すること、
を含み、
前記絶縁層の前記第１及び第２の膜厚は、前記第１及び第２の電極が共に前記段差を有する前記支持部材上の前記第１及び第２の配線パターンと電気的に接続されるように設定する。本発明によれば、第１及び第２の電極を異なる高さの面に形成するので、段差のある領域への実装が可能になる。
（１３）本発明に係る電子装置の製造方法は、集積回路が内部に形成された半導体基板と、前記半導体基板上に形成され第１の領域と第２の領域と有する絶縁層であって、前記第１の領域は第１の膜厚を有し、前記第２の領域は前記第１の膜厚よりも大きい第２の膜厚を有する絶縁層と、前記半導体基板の内部に電気的に接続され、前記第２の面上を避けて形成されてなる第１の電極と、前記半導体基板の内部に電気的に接続され、前記第２の面上に形成されてなる第２の電極と、を有する半導体装置と、第１の支持面及び前記第１の支持面上に形成された第１の配線パターンを有する第１の基板と、第２の支持面及び前記第２の支持面上に形成された第２の配線パターンを有する第２の基板と、を有する支持部材であって、前記第１の支持部材の厚みの段差を有する支持部材と、を用意する工程と、
前記第１の電極と前記第１の配線パターンを対向させて電気的に接続する工程と、
前記第２の電極と前記第２の配線パターンを対向させて電気的に接続する工程と、
前記第１の基板と前記第２の基板がオーバーラップするように、前記第２の支持面上に前記第１の基板を取り付ける工程と、
を有し、
前記絶縁層の前記第１及び第２の膜厚は、前記第１及び第２の電極がそれぞれ前記段差を有する前記支持部材上の前記第１及び第２の配線パターンと電気的に接続されるように設定されている。本発明によれば、半導体装置の第１及び第２の電極が異なる高さの面に形成されているので、段差のある領域（第１及び第２の支持面）への実装が可能になっている。本発明によれば、第１及び第２の基板がオーバーラップすることで段差が形成されるが、半導体装置の第１及び第２の電極が異なる高さの面に形成されているので、この段差に対応できるようになっている。
（１４）この電子装置の製造方法において、
前記第２の支持面上に前記第１の基板を取り付ける工程の後、前記第１の電極と前記第１の配線パターンとを接合する工程及び前記第２の電極と前記第２の配線パターンとを接合する工程を行ってもよい。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施の形態に係る半導体装置を説明する図であって、図２のＩ−Ｉ線断面図である。図２は、本発明の実施の形態に係る半導体装置を説明する平面図である。
【０００８】
半導体装置は、半導体基板（半導体チップ又は半導体ウエハ）１０を有する。半導体基板１０の内部には、集積回路１２が形成されている。半導体基板１０には、それが半導体ウエハである場合には、複数の集積回路１２が形成されている。
【０００９】
半導体基板１０には、複数のパッド１４が形成されている。パッド１４は半導体基板１０の内部と電気的に接続されている。パッド１４は、集積回路１２に電気的に接続された配線の一部（端部）であってもよい。複数のパッド１４は、半導体基板１０の表面の周縁部（端部）に形成されていてもよい。例えば、複数のパッド１４は、半導体基板１０の表面の四辺に沿って配列されていてもよいし、二辺に沿って配列されていてもよい。パッド１４は、例えばＡｌで形成されている。また、図示しないがパッド１４は、集積回路１２とオーバーラップするように形成してもよい。
【００１０】
半導体基板１０には、絶縁層（詳しくは電気的絶縁層）２０が形成されている。絶縁層２０は、第１及び第２の絶縁層２２，２４を含んでもよい。第１の絶縁層２２は、例えばパッシベーション膜であってもよく、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成してもよいし、樹脂層を含んでもよい。第１の絶縁層２２には、パッド１４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、第１の絶縁層２２は、パッド１４の少なくとも中央部を避けて形成されている。パッド１４の端部に第１の絶縁層２２が載っていてもよい。
【００１１】
第２の絶縁層２４は、第１の絶縁層２２上に形成されている。第２の絶縁層２４は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成してもよいし、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成してもよい。第２の絶縁層２４は、弾性変形する性質（あるいは応力緩和機能）を有していてもよい。第２の絶縁層２４は、第１の絶縁層２２の一部の領域に形成されていてもよい。例えば半導体基板（半導体チップあるいは半導体ウエハの中で１つの半導体チップとなる領域）１０の中央からいずれかの端部に偏った位置に、第２の絶縁層２４を形成してもよい。第２の絶縁層２４の少なくとも一部（例えば一部のみ）は、集積回路１２とオーバーラップする領域に形成されていてもよい。第２の絶縁層２４は、傾斜した側面を有していてもよい。
【００１２】
絶縁層２０は、第１及び第２の面２６，２８を有する。第２の面２８は、第１の面２６よりも半導体基板１０から高くなるように形成されている。第１の面２６は、第１の絶縁層２２の表面（上面）であってもよい。第２の面２８は、第２の絶縁層２４の表面（上面）であってもよい。
【００１３】
半導体装置は、第１及び第２の電極３２，３４を有する。第１及び第２の電極３２，３４は、半導体基板１０の外側では電気的に接続されないようになっていてもよい。第１の電極３２は、第２の面２８を避けて形成されている。図１に示す第１の電極３２は、上述したパッド１４である。第１の電極３２は、半導体基板１０の内部（例えば集積回路１２）に電気的に接続されてなる。第１の電極３２には、バンプ３６が形成されていてもよい。また、第１の電極３２は、第１の絶縁層２２上で再配置（ピッチ変換）されていても良く、複数列で配列しても良い。第１の電極３２は、複数列で配列する場合には、千鳥状に配列しても良い。
【００１４】
第２の電極３４は、第２の面２８上に形成されている。したがって、第２の電極３４は、第１の電極３２よりも高い位置に形成されている。図２に示す例では、複数の第２の電極３４は、千鳥状に配列されているので、ピッチを広くすることができる。また、第２の電極３４は単列で配置しても良い。第２の電極３４には、バンプ３８が形成されていてもよい。バンプ３６，３８は、同じ材料で形成してもよい。バンプ３６，３８は、ハンダ、Ｎｉ、Ａｕ、Ｃｒ、Ａｌなどで形成することができ、複数層で形成してもよい。
【００１５】
第２の電極３４は、半導体基板１０の内部（例えば集積回路１２）に電気的に接続されてなる。そのために、いずれかのパッド１４と第２の電極３４とが配線４０によって電気的に接続されていてもよい。配線４０は、パッド１４上から第２の面２８上に至るように形成されている。配線４０は、第１の面２６上を通ってもよい。
【００１６】
図３（Ａ）〜図４（Ｃ）は、本実施の形態に係る半導体装置の製造方法を説明する図である。図３（Ａ）に示すように、半導体基板１０に、第１の面２６と第１の面２６よりも高い第２の面２８を有する絶縁層２０（例えば第１及び第２の絶縁層２２，２４）を形成する。半導体基板１０が半導体ウエハである場合、それぞれの半導体チップとなる領域に第２の絶縁層２４を形成する。第２の絶縁層２４は、集積回路１２とオーバーラップする領域に形成する。第２の絶縁層２４は、半導体基板１０（例えばその全面）に形成した絶縁層（例えば樹脂層）をパターニング（例えばエッチング）して形成してもよい。
【００１７】
図３（Ｂ）に示すように、一層又は複数層の導電膜５０を形成する。例えば、ＴｉＷ膜とその上のＣｕ膜によって導電膜５０を形成してもよい。導電膜５０は、スパッタリングによって形成してもよい。導電膜５０は、第１及び第２の面２６，２８全体に形成してもよい。
【００１８】
図３（Ｃ）に示すように、導電膜５０上に、第１及び第２の電極３２，３４の領域を除くように、第１のレジスト層（例えば樹脂層）５２を形成する。配線４０（図２参照）を形成する場合には、第１のレジスト層５２は、配線４０の領域を除くように形成する。導電膜５０（例えばその全面）に設けたレジスト層を、フォトリソグラフィなどの工程を経てパターニングしてもよい。
【００１９】
図３（Ｄ）に示すように、導電膜５０の第１のレジスト５２からの露出面上に、導電膜５０を電極として電解メッキによって、第１の金属層（例えばＣｕ層）５４を形成する。なお、第１の金属層５４の形成には、無電解メッキを適用してもよい。その後、第１のレジスト層５２を除去する。
【００２０】
図４（Ａ）に示すように、第１の金属層５４をマスクとして、導電膜５０をエッチングする。これにより、第２の電極３４及び配線４０を形成することができる。第２の電極３４は、第２の面２８上に形成される。なお、本実施の形態では、パッド１４が第１の電極３２である。
【００２１】
図４（Ｂ）に示すように、バンプ３６，３８の形成領域（第１及び第２の電極３２，３４の少なくとも中央部）を除いて、第２のレジスト層（例えば樹脂層）５６を形成する。
【００２２】
図４（Ｃ）に示すように、第１の金属層５４の、第２のレジスト層５６からの露出面（バンプ３６，３８の形成領域）に、第２の金属層（ハンダ、Ｎｉ、Ａｕ、Ｃｒ、Ａｌなど）５８を、１層又は複数層で設ける。こうして、バンプ３６，３８を形成することができる。
【００２３】
半導体装置の製造方法は、半導体基板１０が半導体ウエハである場合、これを切断（例えばダイシング）することを含んでもよい。その他の製造方法は、上述した半導体装置の構成から導き出される内容である。本実施の形態によれば、第１及び第２の電極３２，３４が異なる高さの面に形成されているので、段差のある領域への実装が可能になる。
【００２４】
図５は、本実施の形態に係る半導体装置の変形例を説明する図である。図５に示す半導体装置は、第１の面２６上に形成された第１の電極６０を有する。それ以外の構成は、上述した半導体装置と同じである。第１の電極６０は、配線６２によって、いずれかのパッド１４と電気的に接続されている。上述した第１の電極３２と第１の電極６０が千鳥状に配列されているので、ピッチを広くすることができる。本発明は、この形態も含むものである。
【００２５】
図６は、本発明の実施の形態に係る電子装置を説明する図である。電子装置は、上述した半導体装置７０を有する。電子装置は、支持部材８０を有する。支持部材８０は、第１の支持面８２と第１の支持面８２よりも低い第２の支持面８４を有する。支持部材８０は、第１及び第２の基板８６，８８を含んでもよい。第１及び第２の基板８６，８８は、オーバーラップ領域を有するように取り付けられてなる。その取り付けには、接着剤等を使用してもよい。第１の基板８６は、例えばフレキシブル基板である。第１の基板８６には電子部品７２を実装してもよい。第２の基板８８は、例えば、電子パネル（液晶パネル、有機エレクトロルミネセンスパネル等）の少なくとも一部である。液晶パネルでは、第２の基板８８と対向するように他の基板７４が設けられている。第２の基板８８は、基板７４から突出するように配置されており、第２の基板８８の第２の支持面８４上であって基板７４の周縁部には樹脂７６を設けてもよい。
【００２６】
第１の基板８６の、第２の基板８８とのオーバーラップ領域内であって第２の基板８８とは反対側の面が、第１の支持面８２である。第２の基板８８の、第１の基板８６とのオーバーラップ領域外であって第１の基板８６側の面が、第２の支持面８４である。
【００２７】
第１の支持面８２には第１の配線パターン９０が形成され、第２の支持面８４には第２の配線パターン９２が形成されている。半導体装置７０の第１の電極３２と第１の配線パターン９０が対向して電気的に接続されている。半導体装置７０の第２の電極３４と第２の配線パターン９２が対向して電気的に接続されている。
【００２８】
本実施の形態によれば、半導体装置７０は、異なる高さの面に形成された第１及び第２の電極３２，３４を有し、段差のある領域（第１及び第２の支持面８２，８４）に実装されている。また、本実施の形態では、半導体装置７０の一部が第１の基板８６とオーバーラップするだけなので、第１の基板８６の小型化が可能である。
【００２９】
図７は、本実施の形態に係る電子装置の製造方法を説明する図である。この製造方法は、半導体装置７０を、第１の支持面８２と第１の支持面８２よりも低い第２の支持面８４とを有する支持部材８０に実装することを含む。すなわち、半導体装置７０の実装前に、第１及び第２の基板８６，８８を取り付けておく。そして、半導体装置７０の第１の電極３２と第１の配線パターン９０を対向させて電気的に接続する。半導体装置７０の第２の電極３４と第２の配線パターン９２を対向させて電気的に接続する。これらの電気的接続には、異方性導電材料（異方性導電膜又は異方性導電ペースト等）９４を使用してもよい。
【００３０】
本実施の形態によれば、半導体装置７０の第１及び第２の電極３２，３４が異なる高さの面に形成されているので、段差のある領域（第１及び第２の支持面８２，８４）への実装が可能になっている。
【００３１】
図８は、本実施の形態に係る他の電子装置の製造方法を説明する図である。この製造方法では、半導体装置７０の第１の電極３２と、第１の基板８６に形成された第１の配線パターン９０と、を対向させて電気的に接続する。すなわち、半導体装置７０は、第２の基板８８への実装前に、第１の基板８６に実装する。そして、半導体装置７０及び第１の基板８６を第２の基板８８に取り付ける。詳しくは、半導体装置７０の第２の電極３４と、第２の基板８８に形成された第２の配線パターン９２と、を対向させて電気的に接続する。その電気的接続には、異方性導電材料（異方性導電膜又は異方性導電ペースト等）９４を使用してもよい。また、第１の配線パターン９０の、第１の電極３４との電気的接続部が第２の基板８８とオーバーラップするように、第１の基板８６を第２の基板８８に取り付ける。その取り付けに、異方性導電材料９４を使用してもよい。
【００３２】
本実施の形態によれば、第１及び第２の基板８６，８８がオーバーラップすることで段差が形成されるが、半導体装置７０の第１及び第２の電極３２，３４が異なる高さの面に形成されているので、この段差に対応できるようになっている。
【００３３】
図９は、本実施の形態に係る電子装置の変形例を説明する図である。図９に示す電子装置は、支持部材８０に、複数の半導体装置７０が実装されている。半導体装置７０の構造や実装の形態等の詳細については、上述した内容が該当する。本発明は、この形態も含む。
【００３４】
本発明の実施の形態に係る半導体装置又は電子装置を有する電子機器として、図１０にはノート型パーソナルコンピュータ１０００、図１１には携帯電話２０００が示されている。
【００３５】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】  図１は、図２のＩ−Ｉ線断面図である。
【図２】  図２は、本発明の実施の形態に係る半導体装置を説明する平面図である。
【図３】  図３（Ａ）〜図３（Ｄ）は、本実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】  図４（Ａ）〜図４（Ｃ）は、本実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】  図５は、本実施の形態に係る半導体装置の変形例を説明する図である。
【図６】  図６は、本発明の実施の形態に係る電子装置を説明する図である。
【図７】  図７は、本実施の形態に係る電子装置の製造方法を説明する図である。
【図８】  図８は、本実施の形態に係る他の電子装置の製造方法を説明する図である。
【図９】  図９は、本実施の形態に係る電子装置の変形例を説明する図である。
【図１０】  図１０は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１１】  図１１は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０…半導体基板  １２…集積回路  １４…パッド  ２０…絶縁層  ２２…第１の絶縁層  ２４…第２の絶縁層  ３２…第１の電極  ３４…第２の電極  ３４…第１の電極  ３６…バンプ  ３８…バンプ  ４０…配線  ５０…導電膜  ５２…第１のレジスト層  ５４…第１の金属層  ５６…第２のレジスト層  ５８…第２の金属層  ６０…第１の電極  ６２…配線  ７０…半導体装置  ７２…電子部品  ７４…基板  ７６…樹脂  ８０…支持部材  ８２…第１の支持面  ８４…第２の支持面  ８６…第１の基板  ８８…第２の基板  ９０…第１の配線パターン
９２…第２の配線パターン
【図１】
0003693056.tif 000002
【図２】
0003693056.tif 000003
【図３】
0003693056.tif 000004
【図４】
0003693056.tif 000005
【図５】
0003693056.tif 000006
【図６】
0003693056.tif 000007
【図７】
0003693056.tif 000008
【図８】
0003693056.tif 000009
【図９】
0003693056.tif 000010
【図１０】
0003693056.tif 000011
【図１１】
0003693056.tif 000012