(57)【特許請求の範囲】
【請求項１】
交流電圧信号を脈流の直流信号に変換する入力回路と、負荷回路と、前記脈流の直流信号を受けてこの脈流の直流信号をスイッチング制御信号の制御下でスイッチして前記負荷回路に加えられる交流信号を供給するインバータ回路と、前記脈流の直流信号を表す信号および前記負荷回路に供給される電力を表わす信号を受けて前記スイッチング制御信号を供給するものであって、前記脈流の直流信号を表わす信号を使用して入力電力を調整するために前記スイッチング制御信号の周波数を制御するとともに、前記負荷回路に供給される電力を表わす信号を使用して出力電力を調整するために前記スイッチング制御信号のデューティサイクルを制御する制御回路とを備え、前記入力回路は、交流電圧信号を受けてフィルタが施された交流電圧信号を供給する力率補正回路と、前記フィルタが施された交流電圧信号に応答するものであって、前記力率補正回路のインダクタが交流側に設けられ、前記フィルタが施された交流電圧信号を整流して脈流の直流信号を供給する整流回路と、前記整流回路と前記インバータ回路との間に直列接続されるキャパシタおよびインダクタにより構成され、前記インバータ回路に高周波電流を与えて前記インバータ回路内のスイッチング手段をソフト・スイッチングさせる共振回路とを含んでいることを特徴とする電子バラスト回路。
【請求項２】
前記整流回路はダイオード・ブリッジ整流器により構成される請求項１記載の電子バラスト回路。
【請求項３】
前記スイッチング手段は複数の電界効果トランジスタにより構成される請求項１記載の電子バラスト回路。
【請求項４】
前記スイッチング手段はハーフブリッジ・スイッチング回路網として構成される請求項３記載の電子バラスト回路。
【請求項５】
前記スイッチング手段はフルブリッジ・スイッチング回路網として構成される請求項３記載の電子バラスト回路。
【請求項６】
前記共振回路を構成するインダクタは、第１電界効果トランジスタのソースおよび第２電界効果トランジスタのドレインに接続される第１リードを有し、これら第１および第２電界効果トランジスタはハーフブリッジを形成する請求項３記載の電子バラスト回路。
【請求項７】
前記共振回路を構成するインダクタの第２リードは、第１ダイオードのアノードおよび第２ダイオードのカソードに接続され、これら第１および第２ダイオードは回路内のスイッチング電流の流れを制御するのに使用される請求項４記載の電子バラスト回路。
【請求項８】
前記負荷回路はランプ負荷とこれに並列の負荷キャパシタとを含み、これらランプ負荷および負荷キャパシタはともに負荷インダクタと直列になっている請求項１記載の電子バラスト回路。
【請求項９】
前記制御回路は前記負荷回路に供給される電力を表わすこととなる前記ランプ負荷に印加される電圧を表わす信号を受ける請求項８記載の電子バラスト回路。
【請求項１０】
前記制御回路は前記負荷回路に流れる電流を表わす信号も受ける請求項９記載の電子バラスト回路。
【請求項１１】
前記スイッチング制御信号は前記第１電界効果トランジスタのゲートおよび前記第２電界効果トランジスタのゲートに送られる請求項６記載の電子バラスト回路。
【請求項１２】
前記力率補正回路のインダクタは、前記交流電圧信号を受ける第１リードおよび前記共振回路を構成するキャパシタに接続される第２リードを有し、前記整流回路は、前記インダクタの第２リードにアノードが接続される第１ダイオードおよび前記インダクタの第２リードにカソードが接続される第２ダイオードを有する請求項１記載の電子バラスト回路。
【請求項１３】
前記制御回路は、前記負荷回路に流れる電流を表わす電流信号および前記負荷回路の電圧を表わす電圧信号を受ける請求項１記載の電子バラスト回路。
【請求項１４】
前記負荷回路に加えられる交流信号は低周波の矩形波信号である請求項１記載の電子バラスト回路。
【請求項１５】
前記負荷回路に加えられる交流信号は正弦波信号である請求項１記載の電子バラスト回路。
【請求項１６】
前記交流電圧信号は３相交流電圧信号である請求項４記載の電子バラスト回路。
【請求項１７】
前記交流電圧信号は単相交流電圧信号である請求項４記載の電子バラスト回路。
【請求項１８】
前記交流電圧信号は３相交流電圧信号である請求項５記載の電子バラスト回路。
【請求項１９】
前記交流電圧信号は単相交流電圧信号である請求項５記載の電子バラスト回路。  
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、力率補正回路付きＡＣ−ＤＣコンバータおよびＡＣ−ＤＣ−ＡＣコンバータ、特に、ガス放電ランプ用の電子バラスト回路に関するものである。
【０００２】
【従来の技術】
バラスト回路の力率を改善するために、力率補正（ＰＦＣ）回路を使用することは周知である。力率は、有効入力電力レベルを皮相電力レベルで除したものとして定義される。ここでいう皮相電力とは電圧実効値と電流実効値とを掛けたとものとして定義される。したがって、低力率定格を有するシステムは、高力率を有するシステムと比較すると、所定の有効電力に対してより大入力電流を必要とするので、作動するのに費用が嵩む。さらに、低力率定格を有するバラスト回路において、バラスト回路内の部品は、低力率のシステムに固有の大電流を取り扱うために一般的により大きな電力とより大きなサイズが必要となる。また、ＰＦＣ回路はバラスト回路によってＡＣ入力ラインに戻される高調波を減らすために用いられる。単段のバラスト回路の構成は多数存在している。これらの回路構成の大部分は、ブースト回路、チャージ・ポンプ回路またはこれら両者を組み合わせたものに区分される。
【０００３】
インバータと組み合わせた単段のブースト回路は、米国特許 4,564,897、5,001,400 および 5,434,477に記載されている。これらの回路では、ブースト部分は入力電流を整形するために使用され、インバータ部分はそのＤＣバス電圧をＡＣ−ＤＣ−ＡＣコンバータへの出力としての高周波ＡＣに変換するために使用される。すなわち、ブースト回路は入力電流を制御し、インバータは回路出力特性を制御する。一般に、ブースト回路への入力電流は不連続である。不連続電流モードでは、電流フィードバック・ループは不要で、安定性の問題は除外され、ライン電流はほぼ正弦波となる。加えて、連続電流モードにおいて起こるダイオードの逆方向回復の問題がなくなり、スイッチング電力損失も比較的低い。さらに、電流の一部がＤＣバスに直接供給されるために、ブースト回路の効率は比較的高い。しかしながら、電流の一部だけがインバータ内のスイッチ（例えばＦＥＴ）を通して流れるために、バラスト回路内のＤＣバス電圧がラインのピーク電圧に接近するにつれて、全高調波ひずみ（ＴＨＤ）を制御することが難しくなる。
【０００４】
単段のブースト回路において、インバータ部内のスイッチ部品には２つの役割がある。第１に入力電流を整形し、第２に出力を制御する。出力変調を低く保つためにはスイッチのデューティサイクルは一定でなければならない。しかしながら、これは、不連続電流モードにとどまるためには、デューティサイクルが５０％であれば、スイッチ電圧がピーク入力電圧の少なくとも２倍でなければならないので、スイッチおよび他の部品への高電圧ストレスの原因となる。例えば、実効値２７７Ｖ（ピーク値３９０Ｖ）のＡＣライン電圧については、インバータ・スイッチへの電圧ストレスは８００Ｖ程度になる。
【０００５】
5,459,651、5,404,082、5,410,221および5,488,269の米国特許、特開平8-186981号の日本特許、およびJinrong Qian、Fred C. Leeの論文「チャージ・ポンプ制御の高力率補正のＡＣ−ＤＣコンバータについての研究」に記載されているチャージ・ポンプ回路は、昇圧インダクタをキャパシタに交換することを開示している。チャージ・ポンプ回路は、ライン電流を整形してＴＨＤを改善するために高周波の電源を使用する。チャージ・ポンプ回路においては、バラスト回路内のＤＣバス電圧はピーク入力電圧値に近づき、インバータ・スイッチにかかる電圧ストレスを大幅に減少させる。しかし、スイッチはチャージ・ポンプ電流を処理する必要もあるので、スイッチにかかる電流ストレスは増加する。
【０００６】
ブーストおよびチャージ・ポンプの組合せ回路は、Chin S. Moo 教授により１９９６年のApplied Power Electronics 学会で発表された。この回路は、ブーストおよびチャージ・ポンプ回路の利点のいくつかを併せ持っている。ライン入力電圧レベルによって、回路がブーストおよびチャージ・ポンプ・モードの双方で機能するので、入力電流は連続的であるときもあれば不連続なときもある。ブースト・モード中は、入力エネルギーの一部はバラスト回路のＤＣバスに直接供給される。この結果、入力キャパシタのエネルギー蓄積要求量が低減され、チャージ・ポンプが処理する電力量も減少し、これにより、出力変調が減少し、スイッチにかかる電流ストレスも低下する。
【０００７】
この組合せ回路はチャージ・ポンプでもあるので、そのＤＣバス電圧は、インバータ・スイッチへの電圧ストレスを減少させるべく入力ピーク電圧付近で作動可能である。そして、そのスイッチの不感オフ時間による制御で、ハード・スイッチングを回避して、スイッチのハード・スイッチングに固有の電力損失を低減するようになっている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のようなブーストおよびチャージ・ポンプの組合せ回路では、スイッチのタイミング（例えば不感オフ時間）を正確に制御しなければならないので、制御技術が比較的複雑になり、この結果、制御回路のコストひいては電子バラスト回路の全体的コストが上昇してしまう課題がある。
【０００９】
したがって、複雑さを排し、よりソフトなスイッチングにスイッチング特性を改善する改良された電子バラスト回路が求められる。
【００１０】
本発明の目的は、ソフト・スイッチングが可能な電子バラスト回路を提供することである。
【００１１】
本発明の別の目的は、力率補正（ＰＦＣ）回路を備える構成が簡単な電子バラスト回路を提供することである。
【００１２】
さらに、本発明の別の目的は、比較的単純な構造で、高力率を有し、かつ製造コストが比較的低い電子バラスト回路を提供することである。
【００１３】
【課題を解決するための手段】
上記課題を解決するための請求項１記載の発明の電子バラスト回路は、交流電圧信号を脈流の直流信号に変換する入力回路と、負荷回路と、前記脈流の直流信号を受けてこの脈流の直流信号をスイッチング制御信号の制御下でスイッチして前記負荷回路に加えられる交流信号を供給するインバータ回路と、前記脈流の直流信号を表す信号および前記負荷回路に供給される電力を表わす信号を受けて前記スイッチング制御信号を供給するものであって、前記脈流の直流信号を表わす信号を使用して入力電力を調整するために前記スイッチング制御信号の周波数を制御するとともに、前記負荷回路に供給される電力を表わす信号を使用して出力電力を調整するために前記スイッチング制御信号のデューティサイクルを制御する制御回路とを備え、前記入力回路は、交流電圧信号を受けてフィルタが施された交流電圧信号を供給する力率補正回路と、前記フィルタが施された交流電圧信号に応答するものであって、前記力率補正回路のインダクタが交流側に設けられ、前記フィルタが施された交流電圧信号を整流して脈流の直流信号を供給する整流回路と、前記整流回路と前記インバータ回路との間に直列接続されるキャパシタおよびインダクタにより構成され、前記インバータ回路に高周波電流を与えて前記インバータ回路内のスイッチング手段をソフト・スイッチングさせる共振回路とを含んでいることを特徴とする。
【００１４】
なお、前記整流回路はダイオード・ブリッジ整流器により構成されるものでもよい（請求項２）。
【００１５】
また、前記スイッチング手段は複数の電界効果トランジスタにより構成されるものでもよい（請求項３）。
【００１６】
また、前記スイッチング手段はハーフブリッジ・スイッチング回路網として構成されるものでもよい（請求項４）。  また、前記スイッチング手段はフルブリッジ・スイッチング回路網として構成されるものでもよい（請求項５）。
【００１７】
また、前記共振回路を構成するインダクタは、第１電界効果トランジスタのソースおよび第２電界効果トランジスタのドレインに接続される第１リードを有し、これら第１および第２電界効果トランジスタはハーフブリッジを形成する構成でもよい（請求項６）。
【００１８】
また、前記共振回路を構成するインダクタの第２リードは、第１ダイオードのアノードおよび第２ダイオードのカソードに接続され、これら第１および第２ダイオードは回路内のスイッチング電流の流れを制御するのに使用される構成でもよい（請求項７）。
【００１９】
また、前記負荷回路はランプ負荷とこれに並列の負荷キャパシタとを含み、これらランプ負荷および負荷キャパシタはともに負荷インダクタと直列になっている構成でもよい（請求項８）。
【００２０】
また、前記制御回路は前記負荷回路に供給される電力を表わすこととなる前記ランプ負荷に印加される電圧を表わす信号を受ける構成でもよい（請求項９）。
【００２１】
また、前記制御回路は前記負荷回路に流れる電流を表わす信号も受ける構成でもよい（請求項１０）。  また、前記スイッチング制御信号は前記第１電界効果トランジスタのゲートおよび前記第２電界効果トランジスタのゲートに送られる構成でもよい（請求項１１）。
【００２２】
また、前記力率補正回路のインダクタは、前記交流電圧信号を受ける第１リードおよび前記共振回路を構成するキャパシタに接続される第２リードを有し、前記整流回路は、前記インダクタの第２リードにアノードが接続される第１ダイオードおよび前記インダクタの第２リードにカソードが接続される第２ダイオードを有する構成でもよい（請求項１２）。
【００２３】
また、前記制御回路は、前記負荷回路に流れる電流を表わす電流信号および前記負荷回路の電圧を表わす電圧信号を受ける構成でもよい（請求項１３）。
【００２４】
また、前記負荷回路に加えられる交流信号は低周波の矩形波信号であってもよい（請求項１４）。
【００２５】
また、前記負荷回路に加えられる交流信号は正弦波信号であってもよい（請求項１５）。
【００２６】
また、前記交流電圧信号は３相交流電圧信号であってもよい（請求項１６，１８）。  さらに、前記交流電圧信号は単相交流電圧信号であってもよい（請求項１７，１９）。
【００３３】
上記構成の本発明では、例えば、ブーストおよびチャージ・ポンプの組合せ電子バラスト回路は、交流入力電圧に対して整流、力率補正およびフィルタを施して整流信号を供給する入力回路を含む。また、その電子バラスト回路は、整流電圧を受けてこの整流電圧をスイッチングして負荷回路に交流信号を供給するインバータ回路を含む。また、入力回路は、インバータ回路に高周波電流を与えてインバータ回路内のスイッチング手段をソフト・スイッチングさせる共振回路（共振タンク回路）を含む。
【００３４】
入力回路では、インダクタがダイオード・ブリッジ整流器の交流側に配置される。これにより、力率補正回路のその部分をダイオード・ブリッジ整流器の交流側の入力回路内に配置すると、ブリッジ整流器が整流および電流阻止の両機能を果たすので、従来のバラスト回路部品のいくつかが不要になり、電子バラスト回路のコストが低減し、必要な部品の数が減るために信頼性が向上する利点が生じる。
【００３５】
本発明の一態様によれば、ダイオード・ブリッジ整流器の交流側にＰＦＣ回路の一部を配置することで、ＰＦＣ回路は差動フィルタという追加的な機能をも有する。すなわち、ＰＦＣ回路は、差動フィルタリング機能およびＰＦＣ機能を持つキャパシタおよびインダクタにより構成される。
【００３６】
入力回路はキャパシタおよびインダクタにより構成される共振回路を有し、この共振回路は、インバータ回路のスイッチング手段のソフト・スイッチング（すなわち、電子的ストレスおよび電力損失の低減）用の高周波電流を供給する。重要なのは、スイッチング手段に対してよりソフトなスイッチングを行うと、不感時間（インバータ・スイッチが導通していない時間）制御がもはや必要なくなるので、スイッチング手段のオン／オフのスイッチングに複雑さを伴うことがなくなる。
【００３７】
また、本発明の別態様によれば、スイッチング手段のスイッチング周波数は、入力電流を調整するように制御される一方、スイッチングのデューティサイクルが出力電力を調整するするように独立して制御される。重要なのは、スイッチング周波数およびデューティサイクルを個別に制御することにより、制御回路は、電子バラスト回路の入出力電力をバランスさせて、ＤＣバス電圧を一定値に維持することができる。
【００３８】
本発明の構成は、ランプを点灯用の電子バラスト回路に好適であるが、これに限らず、ＡＣ−ＤＣコンバータおよびＡＣ−ＤＣ−ＡＣコンバータにも利用可能である。
【００３９】
【発明の実施の形態】
図８は従来の電子バラスト回路２０の回路図である。この電子バラスト回路２０は、電源２１から交流電圧（例えば１２０Ｖ，６０Ｈｚ）を取り込んでダイオード・ブリッジ整流器２２で整流して、ライン２３上に脈流の直流電圧を得る。また、電子バラスト回路２０は、受動平滑フィルタおよび力率補正回路を付与するインダクタ２４およびキャパシタ２６，２８を有している。ダイオード３０，３２は、スイッチ（ＦＥＴ）３４，３６のスイッチング中、電流を阻止して所望の電流経路を形成する。また、電子バラスト回路２０は、スイッチ３４，３６によって充放電が制御されるキャパシタ３８（好ましくは電解キャパシタ）を有している。それらスイッチの動作は、インダクタ４４、負荷４６（例えば蛍光ランプ）およびキャパシタ４８を含む共振回路（負荷共振回路）４２に印加される交流電圧をノード４０で安定させるべくスイッチング制御回路３９によって制御される。
【００４０】
図１は本発明に係る一実施形態の電子バラスト回路５０の回路図である。この電子バラスト回路５０は電源５２から交流電圧を受け、この交流電圧は、インダクタ（力率補正回路のインダクタ）６６、キャパシタ（共振回路のキャパシタ）６８、ダイオード７０，７１、ダイオード（第１ダイオード）７２、ダイオード（第２ダイオード）７３およびインダクタ（共振回路のインダクタ）８６により構成される入力回路５１に入力される。また、電子バラスト回路５０は、複数のスイッチ（例えばＦＥＴ）７８，８０および直流大容量蓄積のキャパシタ８８，８９により構成されるインバータ６０を含む。スイッチ７８，８０は、スイッチイング周波数およびこのスイッチイング周波数のパルス幅（すなわちデューティサイクル）を制御するスイッチング制御回路８４によって制御される。このスイッチング制御回路８４の機能については後述する。
【００４１】
また、電子バラスト回路５０は、負荷９６として示されるガス放電ランプに供給される駆動電流・電圧にフィルタをかけるインダクタ９２およびキャパシタ９４を含む負荷回路８５を有している。本電子バラスト回路５０は、数百Ｈｚ（例えば２００Ｈｚ）の低周波の矩形波形で高圧放電（ＨＩＤ）ランプを駆動可能に構成されるのが望ましい。また、電子バラスト回路５０は、蛍光ランプを点灯するのに使用され、この場合、そのランプを高周波数（例えばおよそ２０〜５０ｋＨｚの範囲）の正弦波形で駆動する。
【００４２】
ダイオード７０，７１およびキャパシタ８８，９０は、ノード９８での電圧が電源５２からのピーク電圧のほぼ２倍になるダブル整流器を形成する。インダクタ６６、ダイオード７２，７３、キャパシタ６８およびインダクタ８６は、協同して力率補正機能を果たす。また、ダイオード７０，７１は、ＦＥＴ７８，８０のスイッチング中、逆電流の流れを阻止するのに用いられる。キャパシタ６８およびインダクタ８６は、ＦＥＴ７８，８０の制御スイッチングに応じて高周波電流を流す共振タンク回路（インダクタ８６がキャパシタ６８を放電させる）を形成する。
【００４３】
スイッチング制御回路８４は、ノード９８での直流逆電圧を示す信号をライン９７で受ける。また、スイッチング制御回路は、ノード１００での電流および電圧を示す信号をそれぞれライン９９ａ，９９ｂで受ける。ライン９７，９９ａ，９９ｂ上の信号は、スイッチング周波数およびスイッチング・デューティサイクルを制御して、バラスト回路への入力電流およびバラスト回路の出力電力を調整するために使用される。なお、これに限らず、負荷抵抗が比較的一定であれば、出力電力を決定するためにライン９９ａおよび９９ｂ上のいずれか一方の信号を使用する構成でもよい。インダクタ６６をダイオード７０，７１によって形成されるダイオード整流器の交流側に配置すると、インダクタ６６上の瞬時励磁電圧（後述の（数３）の瞬時励磁電圧ＶDT参照）が、スイッチング制御回路８４によるスイッチ７８，８０に対するスイッチング・デューティサイクルとは独立して制御される。本発明の一態様によれば、スイッチ７８，８０のスイッチング周波数はスイッチング制御回路８４によって制御され、その周波数値は入力電流値を制御するのに用いられる。また、スイッチング・デューティサイクルは、出力電力を制御するのに用いられる。したがって、ライン９７，９９ａ，９９ｂ上の信号に応じてスイッチング周波数およびデューティサイクルを制御することによって、スイッチング制御回路８４は、電子バラスト回路の入出力電力をバランスさせ、ノード９８での直流バス電圧を比較的一定な値に維持する。
【００４４】
キャパシタ６８およびインダクタ８６によって形成される共振タンク回路は、スイッチ７８，８０をソフト・スイッチングさせるようにインバータ６０に高周波電流を与える。これにより、比較的低い電圧定格の回路部品を電子バラスト回路５０に使用することが可能になり、より安価な電子部品の使用が可能となる。また、この回路構成では、スイッチ７８，８０のスイッチング・デューティサイクルは、後述するランプ電流のような他の回路パラメータを制御して本電子バラスト回路の出力電力を調整するために使用可能である。
【００４５】
動作上、電子バラスト回路５０のスイッチング・プロセス全体は、２つのモード、すなわち共振入力モードおよびブースト入力モードに分けることができる。ライン電圧が低いと（すなわち、キャパシタ６８の電圧が大容量蓄積のキャパシタ８８，９０の両端電圧の合計より低いと）、電子バラスト回路５０は共振入力モードで作動する。作動時の共振入力モードに関連するスイッチング・モードは６つある。以下、説明を簡潔にすべく、電源５２からの交流入力電圧の正期間についてのみ分析する。
【００４６】
第１のモードでは、スイッチ８０がオンになり、そして、インダクタ８６の電流がインダクタ（差動チョーク）６６の電流より大きいと、ダイオード７３がオンする（すなわち、順バイアスされる）。この結果、キャパシタ６８がインダクタ６６を通して電源５２により充電され、キャパシタ６８の両端電圧が上昇する（しかし、この電圧は、作動の共振回路モードの設定により、大容量蓄積のキャパシタ８８，９０の両端電圧の合計より低いままである）。
【００４７】
第２のモードでは、スイッチ８０がスイッチング制御回路８４によってオフされ、そして、スイッチ７８が、好ましく０ボルトのスイッチング（ＺＶＳ）状態でオンされる。次いで、インダクタ８６に蓄積されたエネルギーが直流大容量のキャパシタ８８，９０に放出されて、やがてインダクタ８６に流れる電流がゼロに減少し、この結果、ダイオード７３がオフになる（すなわち、ダイオード７３が逆バイアスされる）。
【００４８】
共振回路の作動の第３のモードでは、キャパシタ６８の電圧によって、キャパシタ６８がダイオード７０およびスイッチ７８を通してインダクタ８６と共振する。そして、キャパシタ６８に蓄積されたエネルギーがインダクタ８６に移動して、インダクタ６６に蓄積されたエネルギーがダイオード７０を通じて大容量蓄積のキャパシタ８８に放出される。
【００４９】
第４のモードでは、キャパシタ６８の電圧が負になるにつれて、ダイオード７２がオンになり、キャパシタ６８の両端電圧がゼロにクランプされる。循環電流はダイオード７２、インダクタ８６およびスイッチ７８を通過し、インダクタ６６に蓄積されたエネルギーはダイオード７０を通して大容量蓄積のキャパシタ８８に放出される。
【００５０】
第５のモードでは、スイッチング制御回路が、好ましくＺＶＳ状態で、スイッチ７８をオフにしてスイッチ８０をオンにする。次いで、インダクタ８６に蓄積されたエネルギーが、ダイオード７２およびスイッチ８０を通して、大容量蓄積のキャパシタ８８，９０に放出される。インダクタ８６のエネルギーが放出されるにつれ、インダクタ８６の電流はゼロに減少してダイオード７２をオフさせ、インダクタ６６に蓄積されたエネルギーはダイオード７０を通して大容量蓄積のキャパシタ８８に放出される。
【００５１】
第６のモードでは、スイッチ８０がオン指令を受けている間、キャパシタ６８はインダクタ８６と共振し、インダクタ８６の電流が増大する。インダクタ８６の電流がインダクタ６６を通過する電流より大きくなると、ダイオード７０がオフになり、スイッチング・プロセスが第１のモードに戻り、再びこのサイクルを繰り返す。
【００５２】
電源５２からの瞬時入力ライン電圧が高いと（すなわち、キャパシタ６８の両端電圧が大容量蓄積のキャパシタ８８，９０の両端電圧の合計に達すると）、電子バラスト回路はブースト入力モードで動作し始める。この動作モードには７つのスイッチング・モードがある。
【００５３】
そのブースト・モードの第１のスイッチング・モードは、スイッチ８０がスイッチング制御回路８４によってにオン指令を受けた時点で開始され、入力キャパシタ６８がインダクタ６６を通して電源５２により充電される。キャパシタ６８の電圧は、大容量蓄積のキャパシタ８８，９０の両端電圧の合計と等しい値に達するまで増加する。
【００５４】
第２のスイッチング・モードでは、一旦キャパシタ６８の両端電圧が大容量蓄積のキャパシタ８８，９０の両端電圧の合計より高くなれば、ダイオード７０がオンになり、インダクタ６６に蓄積されたエネルギーが大容量蓄積のキャパシタ８８に放出される。また、ダイオード７３、インダクタ８６およびスイッチ８０を通過する循環電流が生じる。
【００５５】
ブースト・モードの第３のスイッチング・モードでは、スイッチング制御回路８４はスイッチ８０をオフにしてスイッチ７８をオンにする。次いで、インダクタ８６に蓄積されたエネルギーが直流大容量のキャパシタ８８，９０に放出されて、インダクタ８６の電流がゼロに減少する。これに応じて、ダイオード７３がオフになる一方、インダクタ６６は依然として蓄積されたエネルギーをダイオード７０を通して大容量蓄積のキャパシタ８８に放出し続ける。
【００５６】
ブースト・モードの第４のスイッチング・モードでは、キャパシタ６８の電圧により、キャパシタ６８はダイオード７０およびスイッチ７８を通してインダクタ８６と共振する。キャパシタ６８に蓄積されたエネルギーはインダクタ８６に移動し、インダクタ６６に蓄積されたエネルギーはダイオード７０を通して大容量蓄積のキャパシタ８８に引き続き移動する。
【００５７】
第５のスイッチング・モードでは、キャパシタ６８の両端電圧がゼロ未満になるので、ダイオード７２がオンになる。この結果、キャパシタ６８の電圧がゼロにクランプされ、循環電流がダイオード７２、インダクタ８６およびスイッチ７８を通過する。インダクタ６６に蓄積されたエネルギーは、ダイオード７０を通して大容量蓄積のキャパシタ８８に引き続き放出される。
【００５８】
ブースト入力モードの第６のスイッチング・モードでは、スイッチング制御回路８４は、スイッチ７８をオフにしてスイッチ８０をオンにする。次いで、インダクタ８６に蓄積されたエネルギーは、ダイオード７２およびスイッチ８０を通して大容量蓄積のキャパシタ８８，９０に放出される。一旦インダクタ８６を通る電流がゼロに減少すると、ダイオード７２はオフになる。次いで、インダクタ６６に蓄積されたエネルギーは、ダイオード７０を通して大容量蓄積のキャパシタ８８に引き続き放出される。
【００５９】
第７のスイッチング・モードでは、制御回路はスイッチ８０をオンにする。次いで、キャパシタ６８はインダクタ８６と共振して、インダクタ８６の電流が増大する。一度インダクタ８６の電流がインダクタ６６の電流より高くなると、ダイオード７０はオフになり、スイッチング・プロセスはブースト回路作動の第１のスイッチング・モードに戻り、このサイクルが繰り返される。
【００６０】
上記回路の動作原理から、スイッチング期間中、仮に電子バラスト回路への入力電圧が一定であっても、インダクタ６６の電圧が変化するのが分かる。インダクタ６６の電圧は、キャパシタ６８の電圧が入力電圧にキャパシタ８８（または９０）の両端電圧Ｖdc1 （またはＶdc2 ）を加算したものと等しいので、ゼロに減少可能である。入力回路によって得られるＰＦＣ機能のため、電子バラスト回路の入力インピーダンスは抵抗とみなすことができ、したがって、入力電流は入力電圧に対してリニアになる（すなわち、入力電流は入力電圧に従う）。入力キャパシタ６８の固定値に対して、入力電圧が高いほど、キャパシタ６８の両端電圧がより速く上昇し、インダクタ６６の励磁時間がより短くなる。
【００６１】
共振入力モードおよびブースト・モードのいずれの第１のモードでも、キャパシタ６８はインダクタ６６を通した瞬時入力電圧によって充電される。したがって、入力インダクタ６６を励磁する電圧ＶLa(ｔ)は次の（数１）で表される。ただし、Ｖin(ｔ)は電源５２の電圧、Ｖca(ｔ)はキャパシタ６８の両端電圧、そしてｔは時間である。
【００６２】
【数１】
0003697915.tif 000002
【００６３】
キャパシタ６８の両端電圧は次の（数２）で表される。ただし、Ｒequ は入力回路５１の等価入力抵抗、Ｖca(０)はキャパシタ６８両端の初期電圧（すなわちｔ＝０での電圧）、Ｃａはキャパシタ６８の容量である。
【００６４】
【数２】
0003697915.tif 000003
【００６５】
インダクタ６６の瞬時励磁電圧ＶDTは、時間ｔを変数とする関数で表わすと、次の（数３）となる。
【００６６】
【数３】
0003697915.tif 000004
【００６７】
この関数から、瞬時励磁電圧ＶDTは瞬時入力電圧Ｖin(ｔ)に伴って変化するのが分かる。すなわち、瞬時入力電圧が低いと瞬時励磁電圧ＶDTは高く、瞬時入力電圧が高いと瞬時励磁電圧ＶDTは低い。
【００６８】
また、等価デューティサイクルＤequ は（数４）で表される。ただし、Ｆs はスイッチング周波数である。
【００６９】
【数４】
0003697915.tif 000005
【００７０】
この等価デューティサイクルの式から、等価デューティサイクルＤequ は、入力ライン電圧Ｖin(ｔ)の関数に従って変化するのが分かる。
【００７１】
（数４）を参照すれば、瞬時励磁電圧ＶDTの計算において、スイッチング・デューティサイクルは要因でないため、そのデューティサイクルは瞬時励磁電圧制御の要因ではない。スイッチのオン／オフ制御によって、高周波の電流源が得られ、入力キャパシタ６８に蓄積されたエネルギーが放電し、このエネルギーが大容量蓄積のキャパシタ８８，９０に移動する。  図２は本発明に係る別の実施形態のランプ駆動用電子バラスト回路として構成される単相ハーフブリッジＡＣ−ＤＣ−ＡＣ型のコンバータ１１０を示す回路図である。このコンバータ１１０は、フィルタリング・キャパシタ１１２，１１４（いずれも１０ｎｆ程度）の追加および全波整流器１１６の使用を除き、図１の電子バラスト回路５０と実質同様である。特に、コンバータ１１０は、電源５２からの入力電圧に対して、整流、フィルタおよび力率補正を施す入力回路１２８を有している。
【００７２】
図１に示される回路と同様、スイッチング制御回路８４は、ノード１２０での電圧を表す信号をライン１１８で、ノード１００での電圧を表す信号をライン９９ａで、そしてノード１００での電流を表す信号をライン９９ｂで受ける。スイッチング制御回路は、これらフィードバック信号を、スイッチング周波数およびデューティサイクルを調整するのに使用する。特に、スイッチング周波数は電源５２からコンバータ１１０への入力電流を制御するのに使用される一方、スイッチング・デューティサイクルは出力電力を調整するのに使用される。また、インダクタ８６によって得られる電流源は、スイッチ７８，８０のソフト・スイッチングを助長する（に寄与する）。
【００７３】
好ましい実施形態では、コンバータ１１０の各部品は次の値に設定される。すなわち、インダクタ６６のインダクタンス値は１．２ｍＨ、キャパシタ１１２，１１４の各容量は１０ｎｆ、インダクタ８６のインダクタンス値は２００&#109;Ｈ、インダクタ９２のインダクタンス値は１．５ｍＨ、キャパシタ９４の容量は２．１ｎｆ、そしてキャパシタ８８，９０の各容量は１０&#109;ｆに設定される。
【００７４】
図３は本発明に係る別の実施形態の電子バラスト回路として作動するように構成される単相フルブリッジ単段ＡＣ−ＤＣ−ＡＣ型のコンバータ１３０を示す回路図である。このコンバータ１３０は、４つのスイッチ（ＦＥＴ）１３７〜１４０により構成されるフルブリッジ・インバータを除き、図２の電子バラスト回路１１０と実質同様である。そして、フルブリッジの採用に伴って、スイッチ１３７，１３８の接続点とスイッチ１３９，１４０の接続点との間に負荷９６、インダクタ９２およびキャパシタ９４にそれぞれ対応する負荷１４３、インダクタ１４５およびキャパシタ１４７が接続され、キャパシタ８８，９０に代えてキャパシタ１４９がスイッチ１３７，１３８およびスイッチ１３９，１４０に並列接続されている。
【００７５】
スイッチ１３７，１３８は比較的高い可変スイッチング周波数（例えば４０〜５０ｋＨｚ）および可変デューティサイクルで作動し、スイッチ１３９、１４０は比較的低い一定のスイッチング周波数（例えば２００Ｈｚ）および固定デューティサイクル（例えば５０％）で作動し、ランプに低周波の矩形波形を与える。コンバータ１３０は、（ノード１２０からグランドまで計って）フル直流逆電圧がランプに印加されるので、ＨＩＤランプ（図３では負荷１４３で表示）を駆動するような低交流入力電圧に適している。
【００７６】
入力回路１２８は、電源５２からの入力電圧に対して、整流、フィルタおよび力率補正を施す。スイッチング制御回路８４は、ノード１２０での電圧を示す信号をライン１１８で、ノード１４６での電圧を表す信号をライン１４４ａで、そしてノード１４６での電流を表す信号をライン１４４ｂで受ける。スイッチング制御回路８４は、これらフィードバック信号を使用してスイッチ１３７，１３８のスイッチング周波数およびデューティサイクルを調整する。スイッチング周波数は入力電流を制御するのに用いられる一方で、スイッチング・デューティサイクルはコンバータ１３０の出力電力を調整するのに用いられる。また、インダクタ８６によって得られる電流源は、スイッチ１３７，１３８のソフト・スイッチングを助長する。
【００７７】
図４は本発明に係る別の実施形態のランプ駆動用電子バラスト回路としての用途に適している３相ハーフブリッジ単段ＡＣ−ＤＣ−ＡＣ型のコンバータ１５０を示す回路図である。このコンバータ１５０は、３相電源用に構成されているほかは、図１の電子バラスト回路５０と実質同じである。すなわち、３相電源１５５に対応すべく、６つの整流ダイオードにより構成される整流器１５１が設けられているほか、各相ごとに図１のインダクタ６６およびキャパシタ６８に対応するインダクタ（Ｌａ，Ｌｂ，Ｌｃ）およびキャパシタ（Ｃａ，Ｃｂ，Ｃｃ）が設けられている。また、これらインダクタおよびキャパシタの各接続点と接続する整流器１５１の２つのダイオードは、図１のダイオード７０，７１に対応している。
【００７８】
３相の各電流はノード１５２で合算される。このコンバータ１５０は、３相電源１５５からの入力電圧に対して、整流、フィルタおよび力率補正を施す入力回路１５４を有している。スイッチング制御回路１５６は、ノード１６０での電圧を表わす信号をライン１５８で、ノード１００での電圧を表す信号をライン９９ａで、そしてノード１００での電流を表す信号をライン９９ｂで受ける。スイッチング制御回路１５６は、これらフィードバック信号を使用してスイッチ７８，８０に加えられる制御信号のスイッチング周波数およびデューティサイクルを調整する。具体的には、スイッチング周波数は３相電源１５５からコンバータ１５０への入力電流を制御するのに用いられる一方、スイッチング・デューティサイクルは出力電力を調整するのに用いられる。また、インダクタ８６によって得られる電流源は、スイッチ７８，８０のソフト・スイッチングを助長する。
【００７９】
図５は本発明に係る別の実施形態の電子バラスト回路としての三相フルブリッジ単段ＡＣ−ＤＣ−ＡＣ型のコンバータ１７０を示す回路図である。このコンバータは、図４のコンバータのように、図３のコンバータを３相電源１５５用に構成したもので、制御原理は図３に示す回路と同じである。ただし、図５では、スイッチング制御回路１８２からスイッチ１３７〜１４０の各ゲートに至るラインは図示省略されている。
【００８０】
スイッチ１３７，１３８は比較的高い可変スイッチング周波数（例えば４０〜５０ｋＨｚ）で動作し、スイッチ１３９，１４０は比較的低い一定のスイッチング周波数（例えば２００Ｈｚ）および固定デューティサイクル（例えば５０％）で動作し、ランプに低周波の矩形波形を与える。コンバータ１７０は、ＨＩＤランプ（図５では負荷１４３で表示）を駆動するような低交流入力電圧に適している。コンバータ１７０は、３相電源１５５からの入力電圧に対して、整流、フィルタおよび力率補正を施す入力回路１５４を有している。スイッチング制御回路１８２は、ノード１６０での電圧を表わす信号をライン１５８で、ノード１４６での電圧を表わす信号をライン１４４ａで、そしてノード１４６での電流を表わす信号をライン１４４ｂで受ける。スイッチング制御回路１８２は、これらフィードバック信号を利用して、スイッチ１３７，１３８のスイッチング周波数およびデューティサイクルを調整する。スイッチング周波数は入力電流を制御するのに用られる一方、スイッチング・デューティサイクルはコンバータ１７０の出力電力を調整するのに用いられる。また、インダクタ８６によって得られる電流源は、スイッチ１３７，１３８のソフト・スイッチングを助長する。このコンバータ１７０は、フル直流逆電圧がランプに印加されるので低入力交流電圧に適している。
【００８１】
図６は、本発明に係る別の実施形態の電子バラスト回路であって、電源５２から入力電圧を受ける単相フルブリッジ単段ＡＣ−ＤＣ−ＤＣ型のコンバータ１９０を示す回路図である。このコンバータ１９０は、スイッチ１３７，１３０の接続点とスイッチ１３９，１４０の接続点との間に接続される１次巻線を有するとともに２次巻線を有するトランスＴと、このトランスＴの２次巻線に接続されるダイオードＤ１〜Ｄ４、インダクタＬｆ，キャパシタＣｆおよび負荷１８９とを備えているほかは、図３のコンバータと同様に構成されている。
【００８２】
このコンバータ１９０では、スイッチ１３７〜１４０は比較的高いスイッチング周波数（例えば１００〜２００ｋＨｚ）で駆動される。負荷１８９での出力電圧は、スイッチ１３７，１３８によって形成されるフルブリッジのラッグ脚（遅相側）とスイッチ１３９，１４０を含むそのブリッジのリード脚（進相側）との間の相対位相シフトによって制御される。電流源のインダクタ８６によって供給される高周波電流のために、リード脚およびラッグ脚の双方でのスイッチ１３７〜１４０はソフト・スイッチング状態で作動する。
【００８３】
スイッチ１３７〜１４０の各々のデューティサイクルは５０％で一定のままである。スイッチング制御回路１９６は、フル・ブリッジのリード脚およびラッグ脚に送られるスイッチング信号間に相対位相シフトを施すためにスイッチング信号を制御する。また、スイッチング制御回路は、ノード１２０での電圧を表す信号をライン１１８で受ける。また、スイッチング制御回路は、回路の出力電力を決定するために、ノード２００に流れる電流を表わす信号をライン１９９で、そしてノード２０４での電圧を表す信号をライン２０２で受ける。スイッチング制御回路は、ライン１１８上の信号を利用して、スイッチ１３７〜１４０の各々に送られるスイッチング信号の周波数を制御し、入力電流を調整する。この入力電流を増大させるためには、スイッチング制御回路はその周波数を低くする。スイッチング制御回路１９６は、ライン１９９，２０２上の信号を使用して、リード脚およびラッグ脚に送られる信号間の相対位相シフトを調節し、出力電力を制御する。この出力電力を増大させるためには、その位相シフトは抑制される。同様に、出力電力を減少させるためには、スイッチング制御回路はリード脚およびラッグ脚間の相対位相シフトを拡大させる。
【００８４】
図７は、本発明に係る別の実施形態の電子バラスト回路であって、３相フルブリッジ型で単段ＡＣ−ＤＣ−ＤＣ型のコンバータ２４０を示す回路図である。このコンバータ２４０は、図５のコンバータのように、図６のコンバータを３相電源１５５用に構成したものである。
【００８５】
コンバータ２４０は、すでに開示の他の実施形態と同様に、３相電源１５５からの入力電圧に対して、整流、フィルタおよび力率補正を施す入力回路１５４を有している。コンバータ２４０の動作は、３相入力を受ける以外は図６の回路と実質的に同じである。スイッチ１３７〜１４０は、比較的高いスイッチング周波数（例えば１００〜２００ｋＨｚ）で動作する。負荷１８９に印加される出力電圧は、ブリッジのラッグ脚（スイッチ１３７，１３８）およびリード脚（スイッチ１３９，１４０）間の相対位相シフトによって制御される。
【００８６】
スイッチング制御回路２６２は、フル・ブリッジのリード脚およびラッグ脚に送られるスイッチング信号間の相対位相シフトを調節する。ただし、図７では、スイッチング制御回路２６２からスイッチ１３７〜１４０への各ラインの図示は省略されている。スイッチング制御回路２６２はノード１６０での電圧を表わす信号をライン１５８で受ける。また、スイッチング制御回路は、回路の出力電力を決定するために、ノード２００を流れる電流を表わす信号をライン１９９で、そしてノード２０４での電圧を表す信号をライン２０２で受ける。スイッチング制御回路は、ライン１５８上の信号を用いてスイッチの各々に送られる信号の周波数を制御し、入力電流を調整する。この入力電流を増大させるためには、スイッチング制御回路２６２はスイッチング周波数を低くする。スイッチング制御回路２６２は、ライン１９９，２０２上の信号を使用して、リード脚およびラッグ脚に送られる信号間の相対位相シフトを調節し、出力電力を制御する。この出力電力を減少させるには、スイッチング制御回路は相対位相シフトを拡大する。同様に、出力電力を増大させるには、スイッチング制御回路はリード脚およびラッグ脚間の相対位相シフトを抑制する。
【００８７】
なお、負荷抵抗が比較的一定であれば、電圧および出力電流の双方を検出しなくてもそれらのいずれか一方を検出すれば、出力電力の決定が可能になることは言うまでもない。
【００８８】
【発明の効果】
以上のことから明らかなように、本発明によれば、ソフト・スイッチングが可能になる。また、力率補正（PFC）回路を備える構成が簡単な電子バラスト回路を得ることが可能となる。さらに、比較的単純な構造で、高力率を有し、かつ製造コストが比較的低い電子バラスト回路を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明に係る一実施形態の電子バラスト回路の詳細な回路図である。
【図２】本発明に係る別の実施形態の電子バラスト回路の詳細な回路図である。
【図３】本発明に係る別の実施形態の電子バラスト回路の詳細な回路図である。
【図４】本発明に係る別の実施形態の電子バラスト回路の詳細な回路図である。
【図５】本発明に係る別の実施形態の電子バラスト回路の詳細な回路図である。
【図６】本発明に係る別の実施形態の電子バラスト回路の詳細な回路図である。
【図７】本発明に係る別の実施形態の電子バラスト回路の詳細な回路図である。
【図８】ブースト回路およびチャージ・ポンプ回路を組み合わせて単段高力率ＡＣ−ＤＣ−ＡＣ型のコンバータにした従来の電子バラスト回路を示す回路図である。
【符号の説明】
５０  電子バラスト回路
５１  入力回路
８４  スイッチング制御回路
８５  負荷回路
９６  負荷
【図１】
0003697915.tif 000006
【図２】
0003697915.tif 000007
【図３】
0003697915.tif 000008
【図４】
0003697915.tif 000009
【図５】
0003697915.tif 000010
【図６】
0003697915.tif 000011
【図７】
0003697915.tif 000012
【図８】
0003697915.tif 000013