(57)【特許請求の範囲】
【請求項１】
基板上に設けたダイヤモンド層と、
前記ダイヤモンド層の上に設けた、前記ダイヤモンド層よりもバンドギャップの広い、少なくともＡｌおよびＮ、もしくは少なくともＢおよびＮを合有する化合物層と、
前記ダイヤモンド層と前記化合物層との間のヘテロ接合に電気的に接合するオーミック接触のソース電極およびドレイン電極と、
前記化合物層の表面にショットキー接触し、前記ソース電極および前記ドレイン電極と離れて設けたゲート電極とを有し、
前記ゲート電極に印加するゲート電圧により、前記ドレイン電極から、前記ヘテロ接合面もしくはその近傍を介して、前記ソース電極に流れるソース・ドレイン電流の値を制御可能なｎ型チャネルで動作する三端子の電子素子。
【請求項２】
前記化合物層が、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅの少なくとも１つを含有することを特徴とする請求項１記載の電子素子。
【請求項３】
前記ダイヤモンド層が、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｏ、Ｓ、Ｓｅ、Ｔｅの少なくとも１つを含有することを特徴とする請求項１記載の電子素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上にダイヤモンド層を設けた電子素子に関する。
【０００２】
【従来の技術】
ダイヤモンドは、電子の飽和速度が２．８×１０７ｃｍ／ｓ、絶縁破壊電界が１０７Ｖ／ｃｍであり（塩見弘、電子情報通信学会論文誌、C-II, vol.J81-C-II, No.1, 151-161ページ）、ＧａＡｓの１０倍の遮断周波数をもつ高周波電子素子が期待されている。
【０００３】
ダイヤモンド層を用いた電子素子において、ダイヤモンド層にｐ型不純物を添加し、該ｐ型不純物としてＢ（ホウ素）をドーピングする場合は、低周波特性では相互コンダクタンスで２００ｍＳ／ｍｍという良い値が報告されている。しかし、この場合、伝導するのは正孔であり、電子ほど飽和速度が高くないので、高周波特性に関しては期待できない。
【０００４】
他方、ｎ型不純物については、Ｎ（窒素）は活性化エネルギーが１ｅＶと非常に高く、室温での自由電子密度は１×１０８ｃｍ−２と極めて低く、また、電子移動度も１ｃｍ２／Ｖｓと極めて低く、実用にならない。
【０００５】
また、ｎ型不純物として、Ｐ（リン）を用いた場合は、Ｎを用いた場合よりも優れているが、活性化エネルギーが約０．６ｅＶと非常に高く、室温での自由電子密度は１０９ｃｍ−２台と極めて低く、また、電子移動度は最高でも２００ｃｍ２／Ｖｓ程度で極めて低く、やはり実用にならない。
【０００６】
図３（ａ）〜（ｄ）は、従来の電子素子の製造工程を示す断面図、（ｅ）は、この電子素子のバンドダイヤグラムである。ｎ型不純物としてＰを用いた場合を示す。
【０００７】
図中、Ｐはダイヤモンド層中に添加したｎ型不純物であるリン原子を表し、ｅはＰから供給された電子を表し、矢印→は電子ｅの流れを表し、Ｐ＋は電子を供給し、正イオン化したリン原子を表す。
【０００８】
まず、図３（ａ）に示すように、基板３１上に、ダイヤモンド層３２をＣＶＤ法により成長させる。なお、成長中に、ｎ型不純物として、Ｐを添加する。
【０００９】
次に、図３（ｂ）に示すように、ダイヤモンド層３２表面上の一部に金属層を蒸着し、ソース電極３４、ドレイン電極３５を形成する。次に、アニールを行い、ソース電極３４、ドレイン電極３５の金属をダイヤモンド層３２中へ固相拡散させ、オーミック接触を形成する。図３（ｂ）中の３４Ａ、３５Ａはそれぞれソース電極３４、ドレイン電極３５からの金属の拡散層である。
【００１０】
次に、図３（ｃ）に示すように、ダイヤモンド層３２表面上の、ソース電極３４とドレイン電極３５との間に金属層を蒸着し、ショットキー接触のゲート電極３６を形成する。これでｎ型ＭＥＳＦＥＴ（metal semiconductor field effect
transistor）が作製できる。
【００１１】
次に、図３（ｄ）に示すように、ソース電極３４・ドレイン電極３５間に電圧（ＶＤＳ）を印加し、ダイヤモンド層３２内を流れる電子によるソース・ドレイン電流（ＩＤＳ）をゲート電極３６に印加する電圧（ＶＧＳ）で制御する。
【００１２】
この電子素子のバンドダイヤグラムを図３（ｅ）に示す。
【００１３】
ダイヤモンドのバンドギャップは５．５ｅＶである。Ｐ（リン）は、伝導帯から０．６ｅＶ深い所に位置し、室温ではＰ原子から伝導帯に供給される電子ｅは極めて少ない。Ｐ原子の内、電子を供給し、正イオン化するＰ原子（図ではＰ＋と表す）の割合は約１０−４である。したがって、電子素子として寄与できる自由電子密度は極めて低く、従来の電子素子は実用にならなかった。
【００１４】
【発明が解決しようとする課題】
上記のように、従来の電子素子では、ダイヤモンド層にｐ型不純物を添加していた。しかし、このような電子素子では、正孔の飽和速度が極めて低いため、高周波特性に関して不適であった。
【００１５】
また、ダイヤモンド層に添加する不純物として、ｎ型不純物であるＮまたはＰを用いた場合、活性化エネルギーはＮで約１ｅＶ、Ｐで約０．６ｅＶと非常に高く、室温では自由電子密度は１０９ｃｍ−２台と極めて低く、また、電子移動度は最高でも２００ｃｍ２／Ｖｓ程度で極めて低く、実用には全くならなかった。
【００１６】
本発明の目的は、電子の飽和速度が極めて高いというダイヤモンド固有の優れた電気的特性を生かし、超高速、超高周波で動作し、高温動作可能な電子素子を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、本発明の電子素子は、基板上に設けたダイヤモンド層と、前記ダイヤモンド層の上に設けた、前記ダイヤモンド層よりもバンドギャップの広い、少なくともＡｌおよびＮ、もしくは少なくともＢおよびＮを合有する化合物層と、前記ダイヤモンド層と前記化合物層との間のヘテロ接合に電気的に接合するオーミック接触のソース電極およびドレイン電極と、前記化合物層の表面にショットキー接触し、前記ソース電極および前記ドレイン電極と離れて設けたゲート電極とを有し、前記ゲート電極に印加するゲート電圧により、前記ドレイン電極から、前記ヘテロ接合面もしくはその近傍を介して、前記ソース電極に流れるソース・ドレイン電流の値を制御可能なｎ型チャネルで動作する三端子の電子素子である。
【００１８】
また、本発明の電子素子は、前記化合物層が、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅの少なくとも１つを含有することを特徴とする。
【００１９】
また、本発明の電子素子は、前記ダイヤモンド層が、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｏ、Ｓ、Ｓｅ、Ｔｅの少なくとも１つを含有することを特徴とする。
【００２０】
本発明の電子素子では、ダイヤモンド層上に、バンドギャップがより広く、結晶性が良好な化合物層を成長させることにより、欠陥密度が低く、良質なヘテロ接合を形成することができる。これにより、高い自由電子密度で高い電子移動度をもつ電子素子において、化合物層から、あるいはダイヤモンド層から、電子をヘテロ接合に供給することができる。したがって、電子の飽和速度が極めて高いというダイヤモンド固有の優れた物性を生かした超高速、超高周波の電子素子を実現することができる。また、ダイヤモンドのバンドギャップは５．５ｅＶ（Ｓｉの５倍）であり、素子動作可能な温度限界である真性半導体温度（バンドギャップに比例する）は、Ｓｉの５倍で、少なくとも１０００℃以上であると予想されるため、高温動作可能な電子素子の実現が可能となる。
【００２１】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２２】
実施の形態１
図１（ａ）〜（ｅ）は、本発明の実施の形態１の電子素子の製造工程を示す断面図、図１（ｆ）は、この電子素子のバンドダイヤグラムである。
【００２３】
図中、Ｓｉは化合物層中に添加したｎ型不純物としてのシリコン原子を表し、ｅはＳｉから供給された電子を表し、矢印→は電子ｅの流れを表し、Ｓｉ＋は電子を供給し、正イオン化したシリコン原子を表す。
【００２４】
本実施の形態１では、化合物層としてＡｌ（アルミニウム）とＮ（窒素）を含有したＡｌＮ（窒化アルミニウム）層を設けた場合について説明する。
【００２５】
まず、図１（ａ）に示すように、ダイヤモンドやシリコン等からなる基板１１上に、ダイヤモンド層１２をＣＶＤ法等を用いて成長させる。
【００２６】
次に、図１（ｂ）に示すように、ダイヤモンド層１２の上にＡｌＮ層１３をＣＶＤ法等により成長させる。なお、ＡｌＮ層１３の成長中に同時に、ｎ型不純物となるＳｉ原子を添加する。
【００２７】
次に、図１（ｃ）に示すように、ＡｌＮ層１３表面上の一部に、Ｔｉ層を蒸着し、オーミック接触のソース電極１４、ドレイン電極１５を形成する。次に、アニールを施すことによって、ソース電極１４、ドレイン電極１５の金属、Ｔｉは固相拡散し、ＡｌＮ層１３を通過して、ダイヤモンド層１２に達する。図１（ｃ）中の１４Ａ、１５Ａはそれぞれソース電極１４、ドレイン電極１５からのＴｉの拡散層である。これにより、オーミック接触のソース電極１４、ドレイン電極１５は、ダイヤモンド層１２とＡｌＮ層１３との間のヘテロ接合に電気的に接続される。
【００２８】
次に、図１（ｄ）に示すように、ＡｌＮ層１３表面上のソース電極１４およびドレイン電極１５との間に、Ａｌ層を蒸着し、ショットキー接触のゲート電極１６を形成する。ゲート電極１６の幅は２μｍとした。これによりｎ型ＭＥＳＦＥＴが作製できる。
【００２９】
次に、図１（ｅ）に示すように、ソース電極１４・ドレイン電極１５間に電圧（ＶＤＳ）を印加し、ダイヤモンド層１２とＡｌＮ層１３との間のヘテロ接合面もしくはその近傍内を流れる電子によるソース・ドレイン電流（ＩＤＳ）をゲート電極１６に印加する電圧（ＶＧＳ）で制御する。
【００３０】
次に、ゲート電極幅２μｍのＦＥＴ動作特性として、自由電子密度、電子移動度、および最大相互コンダクタンス（ｇｍ）を室温で測定した。その結果を表１に示す。
【００３１】
表１は、本実施の形態１（並びに下記実施の形態２）において作製したＦＥＴと、図３に示した従来のＦＥＴの特性を比較して示す表である。
【００３２】
【表１】
0003681340.tif 000002
なお、ＡｌＮ層１３中にｎ型不純物であるＳｉ原子を含有させた本実施の形態１（表１の番号１。ダイヤモンド層１２中のドーパントは無し）の他に、それぞれ同じゲート電極幅２μｍで、ＡｌＮ層１３中へ添加するｎ型不純物として、Ｓｉに換えて、Ｇｅ、Ｓｎ、Ｐｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅを含有させて作製したＦＥＴ（表１の番号２〜８）についても動作測定を行って比較した。
【００３３】
また、ダイヤモンド層１２上に形成する化合物層としてＡｌＮ層１３の代わりに、Ｂ（ホウ素）とＮ（窒素）を合有したＢＮ（窒化ホウ素）層を用いたＦＥＴも比較のため示した（表１の番号１０）。
【００３４】
表１から明らかなように、本発明によるＦＥＴでは、自由電子密度、室温における電子移動度、最大相互コンダクタンス（ｇｍ）共に、従来のＦＥＴ（表１の番号２０）と比較して大幅に増加することがわかった。また、化合物層としてホウ素と窒素を含有したＢＮ層を用いた場合でも同様の効果を見出した。
【００３５】
この電子素子のバンドダイヤグラムを図１（ｆ）に示す。
【００３６】
ＡｌＮ層１３内のＳｉ原子はエネルギー的に浅い準位に存在し、ヘテロ接合内にほぼ１００％の効率で電子を供給することができる。このＡｌＮ層１３からヘテロ接合に供給される電子は、ソース電極１４からドレイン電極１５へ流れる（すなわち、ソース・ドレイン電流（ＩＤＳ）は、ドレイン電極１５から、ヘテロ接合面もしくはその近傍を介して、ソース電極１４に流れる）が、ゲート電極１６に印加された電圧によって制御されるＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）構造をもつ電子素子となる。
【００３７】
上記のように、本実施の形態１による電子素子は、基板１１上に設けたダイヤモンド層１２と、ダイヤモンド層１２の上に設けた、少なくともＡｌおよびＮを合有する化合物層であるＡｌＮ層１３（もしくは少なくともＢおよびＮを合有する化合物層であるＢＮ層）と、ダイヤモンド層１２とＡｌＮ層１３との間のヘテロ接合に電気的に接合するオーミック接触のソース電極１４およびドレイン電極１５と、ＡｌＮ層１３の表面にショットキー接触し、ソース電極１４およびドレイン電極１５と離れて設けたゲート電極１６と、ゲート電極１６に印加するゲート電圧により、ドレイン電極１５から、前記ヘテロ接合面もしくはその近傍を介して、ソース電極１４に流れるソース・ドレイン電流の値を制御可能な三端子の電子素子である。
【００３８】
実施の形態２
図２（ａ）〜（ｅ）は、本発明の実施の形態２の電子素子の製造工程を示す断面図、図２（ｆ）は、この電子素子のバンドダイヤグラムである。
【００３９】
図中、Ｐはダイヤモンド層中に添加したｎ型不純物としてのリン原子を表し、ｅはＰから供給された電子を表し、矢印→は電子ｅの流れを表し、Ｐ＋は電子を供給し、正イオン化したシリコン原子を表す。
【００４０】
本実施の形態２では、ダイヤモンド層中にｎ型不純物としてＰを添加し、化合物層としてＡｌとＮを含有したＡｌＮ層を用いた場合について説明する。
【００４１】
まず、図２（ａ）に示すように、ダイヤモンドやシリコン等からなる基板２１上に、ダイヤモンド層２２をＣＶＤ法等を用いて成長させる。なお、ダイヤモンド層２２の成長中に同時に、ｎ型不純物であるＰを添加する。
【００４２】
次に、図２（ｂ）に示すように、ダイヤモンド層２２の上にＡｌＮ層２３をＣＶＤ法等により成長させる。
【００４３】
次に、図２（ｃ）に示すように、ＡｌＮ層２３表面上の一部に、Ｔｉ層を蒸着し、オーミック接触のソース電極２４、ドレイン電極２５を形成する。次に、アニールを施すことによって、ソース電極２４、ドレイン電極２５の金属、Ｔｉは固相拡散し、ＡｌＮ層２３を通過して、ダイヤモンド層２２に達する。図２（ｃ）中の２４Ａ、２５Ａはそれぞれソース電極２４、ドレイン電極２５からのＴｉの拡散層である。これにより、オーミック接触のソース電極２４、ドレイン電極２５は、ダイヤモンド層２２とＡｌＮ層２３との間のヘテロ接合に電気的に接続される。
【００４４】
次に、図２（ｄ）に示すように、ＡｌＮ層２３表面上のソース電極２４およびドレイン電極２５との間に、Ａｌ層を蒸着し、ショットキー接触のゲート電極２６を形成する。ゲート電極２６の幅は２μｍとした。これによりｎ型ＭＥＳＦＥＴが作製できる。
【００４５】
次に、図１（ｅ）に示すように、ソース電極２４・ドレイン電極２５間に電圧（ＶＤＳ）を印加し、ダイヤモンド層２２とＡｌＮ層２３との間のヘテロ接合面もしくはその近傍内を流れる電子によるソース・ドレイン電流（ＩＤＳ）をゲート電極２６に印加する電圧（ＶＧＳ）で制御する。
【００４６】
次に、ゲート電極幅２μｍのＦＥＴ動作特性として、自由電子密度、電子移動度、および最大相互コンダクタンス（ｇｍ）を室温で測定した。その結果を上記表１に示す。
【００４７】
なお、ダイヤモンド層２２中にｎ型不純物であるＰ原子を含有させた本実施の形態２（表１の番号１１。ＡｌＮ層２３中のドーパントは無し）の他に、それぞれ同じゲート電極幅２μｍで、ダイヤモンド層２２中へ添加する物質としてＰに換えて、Ｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｏ、Ｓ、Ｓｅ、Ｔｅを含有させて作製したＦＥＴ（表１の番号１２〜１９）についても動作測定を行って比較した。
【００４８】
表１から明らかなように、本実施の形態２によるＦＥＴでも、自由電子密度、室温における電子移動度、最大相互コンダクタンス（ｇｍ）共に、従来のＦＥＴ（表１の番号２０）と比較して大幅に増加することがわかった。
【００４９】
この電子素子のバンドダイヤグラムを図２（ｆ）に示す。
【００５０】
ダイヤモンド層２２内のＰ原子はエネルギー的に浅い準位に存在し、ヘテロ接合内にほぼ１００％の効率で電子を供給することができる。このダイヤモンド層２２からヘテロ接合に供給される電子は、ソース電極２４からドレイン電極２５へ流れる（すなわち、ソース・ドレイン電流（ＩＤＳ）は、ドレイン電極２５から、ヘテロ接合面もしくはその近傍を介して、ソース電極２４に流れる）が、ゲート電極２６に印加された電圧によって制御されるＭＩＳＦＥＴ構造をもつ電子素子となる。
【００５１】
上記のように、本実施の形態２による電子素子は、基板２１上に設けたダイヤモンド層２２と、ダイヤモンド層２２の上に設けた、少なくともＡｌおよびＮを合有する化合物層であるＡｌＮ層２３（もしくは少なくともＢおよびＮを合有する化合物層であるＢＮ層）と、ダイヤモンド層２２とＡｌＮ層２３との間のヘテロ接合に電気的に接合するオーミック接触のソース電極２４およびドレイン電極２５と、ＡｌＮ層２３の表面にショットキー接触し、ソース電極２４およびドレイン電極２５と離れて設けたゲート電極２６と、ゲート電極２６に印加するゲート電圧により、ドレイン電極２５から、前記ヘテロ接合面もしくはその近傍を介して、ソース電極２４に流れるソース・ドレイン電流の値を制御可能な三端子の電子素子である。
【００５２】
以上のように、本発明による電子素子は、ダイヤモンド層上に少なくともＡｌおよびＮもしくはＢおよびＮを合有する化合物層を形成すると共に、この化合物層あるいはダイヤモンド層にｎ型不純物を添加した（添加しなくても可能）ことを特徴とする積層膜構成を有する電子素子であり、化合物層やダイヤモンド層から電子がヘテロ接合に供給されるので、高い自由電子密度と高い電子移動度が得られ、超高速、超高周波の電子素子を実現できるものである。
【００５３】
上記表１を用いて、本発明による電子素子と従来の技術による電子素子の特性をさらに比較説明する。
【００５４】
従来の電子素子では、室温での自由電子密度は高々１×１０９ｃｍ−２であり、室温での電子移動度は２００ｃｍ２／Ｖｓであった。最大相互コンダクタンス（ｇｍ）は２ｍＳ／ｍｍであった。
【００５５】
これに対して、本発明による電子素子では、室温での自由電子密度は３×１０１１ｃｍ−２から５×１０１２ｃｍ−２であり、従来の電子素子の３００倍から５０００倍になった、また、本発明による電子素子では、室温での電子移動度は１５００ｃｍ２／Ｖｓから５８００ｃｍ２／Ｖｓであり、従来の電子素子の７．５倍から２９倍になった。また、本発明による電子素子では、最大相互コンダクタンス（ｇｍ）は１２０ｍＳ／ｍｍから７５０ｍＳ／ｍｍで、従来の電子素子の６０倍から３７５倍になった。また、ＡｌＮ層およびダイヤモンド層にもドーパント材料を用いない場合（表１の番号９）、ＢＮ層およびダイヤモンド層にもドーパント材料を用いない場合（表１の番号１０）においても、従来の素子よりも極めて優れた特性を得ることができた。これは、ＡｌＮ層、ＢＮ層、またはダイヤモンド層内の残留不純物によってヘテロ接合に電子が供給されたものと考えられる。
【００５６】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、電子の飽和速度が極めて高いというダイヤモンド固有の優れた物性を生かし、ダイヤモンド層上にバンドギャップがより広く、結晶性が良好な化合物層を成長させることにより、欠陥密度が低く、良質なヘテロ接合を形成でき、化合物層あるいはダイヤモンド層から電子をヘテロ接合に供給できるので、高い自由電子密度と高い電子移動度が得られ、超高速、超高周波で動作し、高温動作可能な電子素子を実現することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は本発明の実施の形態１の電子素子の製造工程を示す断面図、（ｆ）はこの電子素子のバンドダイヤグラムである。
【図２】（ａ）〜（ｅ）は本発明の実施の形態２の電子素子の製造工程を示す断面図、（ｆ）はこの電子素子のバンドダイヤグラムである。
【図３】（ａ）〜（ｄ）は従来の電子素子の製造工程を示す断面図、（ｅ）はこの電子素子のバンドダイヤグラムである。
【符号の説明】
１１、２１、３１…基板、１２、２２、３２…ダイヤモンド層、１３、２３…ＡｌＮ膜（化合物層）、１４、２４、３４…ソース電極、１４Ａ、２４Ａ、３４Ａ…ソース電極からの拡散層、１５、２５、３５…ドレイン電極、１５Ａ、２５Ａ、３５Ａ…ドレイン電極からの拡散層、１６、２６、３６…ゲート電極。
【図１】
0003681340.tif 000003
【図２】
0003681340.tif 000004
【図３】
0003681340.tif 000005