(57)【特許請求の範囲】
【請求項１】
外部回路の出力段に接続される入力端子を有する論理半導体集積回路であって、
前記入力端子の電位が所定の高レベル論理電位及び低レベル論理電位の範囲外であることを検出する電位検出手段と、
前記電位検出手段により入力端子の電位が前記所定の高レベル論理電位及び低レベル論理電位の範囲外にあることが検出された場合は、前記入力端子の電位を強制的に所定電位とし、前記電位検出手段により前記入力端子の電位が前記所定の高レベル論理電位及び低レベル論理電位の範囲にある場合は、前記入力端子を高インピーダンス状態とする電位保持手段と、
を具備してなることを特徴とする論理半導体集積回路。
【請求項２】
外部回路の出力段に接続される入力端子を有する論理半導体集積回路であって、
前記入力端子の電位が所定の範囲外であることを検出する電位検出手段と、
前記電位検出手段により入力端子の電位が所定の範囲外にあることが検出された場合、前記入力端子の電位を強制的に所定電位とする電位保持手段と、
を具備してなり、
前記電位保持手段は、
一方の入力端子に前記電位検出手段の出力端子が接続され、他方の入力端子に内部リセット信号が印加されるよう構成されたＯＲ回路と、
前記ＯＲ回路の出力信号に応じて開閉成される開閉接点を有し、当該開閉接点の一方の端子は、抵抗を介して論理半導体集積回路の入力端子に接続され、前記開閉接点の他方の端子には、所定の電位が印加されてなる切替スイッチと、
を具備してなることを特徴とする論理半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、いわゆる論理半導体集積回路に係り、特に、使用されない入力端子のいわゆるフローティング状態に起因する誤動作、故障等の防止を図ったものに関する。
【０００２】
【従来の技術】
いわゆる論理半導体集積回路は、最近特に集積化が進み、多数の入力端子を有するものが実用に供されている。
このような論理半導体集積回路の実際の使用にあたっては、備えられている入力端子全てが常に用いられる訳ではなく、使用されない入力端子が生ずることもある。
【０００３】
不使用の入力端子の処理は、当該論理半導体集積回路のユーザ任せとなることが殆どであり、その場合、ユーザによって電気的な処理を施すか否かは区々である。
この入力端子の処理は、ユーザが論理半導体集積回路の外部で行えるようになっている場合と、予め、半導体製造メーカによって論理半導体集積回路の内部で上述のような処理が施されている場合とがある。後者の場合、半導体製造メーカでは、ユーザが何れの入力端子を不使用とするかは判断できないため、全ての論理入力端子に対して上述のような処理を施して所定の論理電圧に保持するようにするのが一般的である。
【０００４】
例えば、論理半導体集積回路の内部で行われる入力端子の具体的な処理としては、図５に示されたように、抵抗Ｒを介して入力端子を所定の低レベル論理電位に保持したり（図５（ａ）参照）、また、抵抗Ｒを介して入力端子を所定の高レベル論理電位に保持する（図５（ｂ）参照）方法がある。
【０００５】
【発明が解決しようとする課題】
ところで、入力端子が使用されず、しかも、上述のような処理が行われない場合、その入力端子は、電圧が不定となるいわゆるフローティング状態となることは、公知・周知のことであるが、このようなフローティング状態のまま入力端子を放置しておくことは、論理半導体集積回路を用いた装置の信頼性ある動作を確保するという観点からは問題がある。
すなわち、入力端子がフローティング状態にあると、周囲のノイズや誘導電圧等を拾いやすく、さらには、寄生効果等により、入力端子の電位が規定の論理レベル外となり、集積回路の誤動作を招いたり、また、電荷の蓄積が生じ、そのため回路の破壊に至るということもある。
【０００６】
したがって、信頼性のある回路動作を確保するためには、未使用の入力端子に上述したような処理を施し、所定の論理レベルに保持することが望ましい。
しかしながら、集積回路内部において、予め全ての入力端子を、抵抗を介して所定の電位に保持する上述した従来の方法の場合、入力端子が使用され、信号が印加されると、入力端子を所定の電位に保持するために設けられた抵抗に電流が流れることとなるため、集積回路全体としての消費電力が増加するという欠点があった。
【０００７】
本発明は、上記実状に鑑みてなされたもので、消費電力の増加を招くことがなく、集積回路の外部において未使用の入力端子に対する特別の処理を必要とせず、フローティング状態に起因する誤動作等を確実に回避することのできる論理半導体集積回路を提供するものである。
本発明の他の目的は、未使用の入力端子に対して外部において特別の処理を施すことなく、その電位を規定論理レベル範囲に保持することのできる論理半導体集積回路を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１記載の発明は、外部回路の出力段に接続される入力端子を有する論理半導体集積回路であって、前記入力端子の電位が所定の高レベル論理電位及び低レベル論理電位の範囲外であることを検出する電位検出手段と、前記電位検出手段により入力端子の電位が前記所定の高レベル論理電位及び低レベル論理電位の範囲外にあることが検出された場合は、前記入力端子の電位を強制的に所定電位とし、前記電位検出手段により前記入力端子の電位が前記所定の高レベル論理電位及び低レベル論理電位の範囲にある場合は、前記入力端子を高インピーダンス状態とする電位保持手段と、を具備してなるものである。
【０００９】
請求項２記載の発明は、外部回路の出力段に接続される入力端子を有する論理半導体集積回路であって、前記入力端子の電位が所定の範囲外であることを検出する電位検出手段と、前記電位検出手段により入力端子の電位が所定の範囲外にあることが検出された場合、前記入力端子の電位を強制的に所定電位とする電位保持手段と、を具備してなり、前記電位保持手段は、一方の入力端子に前記電位検出手段の出力端子が接続され、他方の入力端子に内部リセット信号が印加されるよう構成されたＯＲ回路と、前記ＯＲ回路の出力信号に応じて開閉成される開閉接点を有し、当該開閉接点の一方の端子は、抵抗を介して論理半導体集積回路の入力端子に接続され、前記開閉接点の他方の端子には、所定の電位が印加されてなる切替スイッチと、を具備してなるものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、図１を参照しつつ基本回路構成例について説明する。
図１は、論理半導体集積回路の入力段を示すもので、論理回路の部分の構成は、内部回路と記するのみでその詳細は省略してある。
【００１３】
この論理半導体集積回路は、入力端子１のフローティング状態を防止するために、非規定論理レベル検出回路２と、ＯＲ回路３と、切替スイッチ４と、抵抗５とを有してなるものである。
非規定論理レベル検出回路２は、その入力側が論理半導体集積回路の入力端子１に、出力側がＯＲ回路３の一方の入力端子に、それぞれ接続されており、後述するように入力端子１の電圧レベルを判定するようになっているものである。
【００１４】
ＯＲ回路３は、一方の入力端子に非規定論理レベル検出回路２の出力信号が、他方の入力端子には図示されない内部回路で生成される内部リセット信号が、それぞれ印加されるようになっており、その出力端子は、切替スイッチ４の制御端子４ａに接続されているものである。
そして、ＯＲ回路３は、何れかの入力端子へ論理値「１」に相当する信号が印加されると、出力信号も論理値「１」に相当する状態となるものである。
【００１５】
切替スイッチ４は、いわゆる電子スイッチで、例えば、制御端子４ａに論理値「１」に相当する信号が印加されると閉成状態となり、論理値「０」に相当する信号が印加されると開成状態となるものである。
この切替スイッチ４の開閉接点の一方の端子４ｂは、抵抗５を介して入力端子１に接続されるようになっており、また、開閉接点の他方の端子４ｃは、規定論理レベル電位に保持されるようになっている。ここで、規定論理レベル電位は、入力端子１をフローティング状態とさせない電位、すなわち論理値「１」又は「０」に相当する電位であり、具体的な値は集積回路の種類によって異なるものである。
【００１６】
次に、上記構成における動作について説明する。
まず、非規定論理レベル検出回路２は、入力端子１の電圧がこの論理半導体集積回路において規定された論理レベル電圧ではないことを検出し、論理値「１」に相当する信号を出力するようになっているものである。具体的には論理半導体集積回路が、例えば、Ｃ−ＭＯＳを用いてなる論理半導体集積回路として知られる「７４ＨＣシリーズ」である場合、その電源電圧をＶccとすれば、Ｖcc×０．２〜０．７程度が規定の論理レベル範囲外とされているため、この範囲の電圧が検出された場合、非規定論理レベル検出回路２からは、論理値「１」に相当する信号が出力されるようになっている。
【００１７】
そして、入力端子１が未使用の状態にあって、その電圧が規定された論理レベル範囲内にある場合には、非規定論理レベル検出回路２の出力信号は、論理値「０」に相当するものとなるため、切替スイッチ４は、内部リセット信号が所定のタイミングで論理値「１」となったときにのみ、閉成状態とされることとなり、非規定論理レベル検出回路２の出力信号によって、閉成状態とされることはない。
切替スイッチ４が閉成状態とされることにより、入力端子１には、抵抗５を介して規定論理レベル電圧が印加されることとなるが、そもそも入力端子１が規定論理レベル電位であれば、この電圧印加により何等影響を受けることはなく、内部回路との関係においても誤動作等を引き起こすことはない。
【００１８】
一方、入力端子１が未使用の状態にあって、何らかの原因により、その電位が規定論理レベル範囲外となると、非規定論理レベル検出回路２からは、論理値「１」に相当する信号が出力され、ＯＲ回路３を介して切替スイッチ４の制御端子４ａに入力されることとなる。
その結果、切替スイッチ４は、閉成状態とされるため、入力端子１の電位は、強制的に規定論理レベル電位とされ、非規定論理レベル電位状態が即座に解消されることとなり、非規定論理レベル電位状態に起因する誤動作等の発生が確実に回避されることとなる。
【００１９】
なお、上述した発明の実施の形態において、抵抗５の大きさは、未使用状態の入力端子１が高インピーダンス状態にあることから、高抵抗で十分その役目を果たすことができる。また、抵抗５を設けず、切替スイッチ４の導通抵抗を抵抗５の代用として規定論理レベル電圧を印加するようにしても構わない。
【００２０】
また、入力端子１が他の集積回路の出力端子（図示せず）に接続されている場合、その出力端子の電圧レベルは、静止状態にあるときには、一般に規定の論理レベルとなっているので、非規定論理レベル検出回路２から論理値「０」に相当する信号が出力され、これにより切替スイッチ４が閉成状態とされることはなく、入力端子１を介して余分な電流の授受が生ずることがない。
さらに、その出力端子の電圧レベルの遷移時には、出力端子の電位が一時的に規定論理レベル範囲外となるため、切替スイッチ４が一時的に閉成状態となるが、先の抵抗５の値を、従来のように集積回路内部で所定の電位に固定する場合に用いられている程度又は、それ以上に設定しておけば、抵抗５に流れる電流の時間平均値は問題にならない程度に少ないものとすることが可能である。
【００２１】
またさらに、上述した発明の実施の形態においては、非規定論理レベル検出回路２は、入力端子１の電圧レベルに対応して即在に出力信号が変わるものであることを前提としたが、公知・周知の技術によりいわゆる時定数を有する回路としてもよいものである。
すなわち、非規定論理レベル検出回路２に公知・周知の回路構成による時定数回路を付加することで、入力端子１の電圧変化に対する非規定論理レベル検出回路２の検出動作が所定時間遅れるようにしてもよい。非規定論理レベル検出回路２がこのような時定数を有する場合には、入力端子１が他の集積回路の出力端子に接続され、出力端子の電圧レベルが遷移する際の上述したような切替スイッチ４の一時的な閉成状態を回避することができ、抵抗５における無駄な電力消費を無くすことが可能となる。
【００２２】
さらに、非規定論理レベル検出回路２の入力段は、公知・周知の回路構成によるヒステリシス特性を有するようにしてもよい。すなわち、入力信号がいわゆる低レベル論理電位から上昇してゆき、規定論理レベル範囲外に到達したとして出力信号が論理値「１」となる際の入力信号の大きさと、逆に入力信号が規定論理レベル範囲外から低下してゆき、規定論理レベルに到達したとして出力信号が論理値「０」となる際の入力信号の大きさとが異なるように、入力段に公知・周知の回路構成によりヒステリシス特性を付加してもよいものである。
【００２３】
また、上述した論理半導体集積回路が用いられる装置の電気的な要請から、入力端子１の論理レベルが常に一定でなければならないような場合には、ＯＲ回路３の他方の入力端子に内部リセット信号を所定のタイミングで印加し、切替スイッチ４を閉成状態とすることにより、入力端子１を確実に規定の論理レベルとすることができるものである。
なお、入力端子１と内部回路の間の任意の箇所にサージ保護等の素子を設けてもよく、上述した動作に影響を与えることが無いのは勿論である。
【００２４】
次に、図２乃至図４を参照しつつ、具体回路構成例について説明する。
最初に、図２に示された具体回路構成例の回路構成について同図を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付し、詳細な説明は省略することとする。
この回路例においても、先に図１を参照しつつ説明したと同様に、論理半導体集積回路の入力段が、入力端子１のフローティング状態を防止するために、非規定論理レベル検出回路２と、ＯＲ回路３と、切替スイッチ４と、抵抗５とを有してなるものである点は同一である。
【００２５】
非規定論理レベル検出回路２は、２つの比較器６，７と、ＡＮＤ素子８とを主要構成要素としてなるものである。
すなわち、第１の比較器６の非反転入力端子には、所定の直流電源９の負極側が接続され、この直流電源９の正極側は、論理値「１」に相当する電位、すなわち高レベル論理電位にあたる所定電圧ＶHに保持された高レベル電圧線１０に接続されており、この非反転入力端子は、直流電源９の電圧をＶ1とすれば、ＶH−Ｖ1で表される電位（第１の所定電位）に保持されるようになっている。
【００２６】
また、第１の比較器６の反転入力端子は、入力端子１に接続され、出力端子はＡＮＤ素子８の一方の入力端子に接続されている。
一方、第２の比較器７は、非反転入力端子が上述の第１の比較器６の反転入力端子に接続される一方、反転入力端子は、所定の直流電源９の正極側に接続されている。そして、この直流電源９の正極側は、論理値「０」に相当する電位、すなわち低レベル論理電位にあたる所定電圧ＶLに保持された低レベル電圧線１１に接続されており、この反転入力端子は、ＶL−Ｖ1で表される電位（第２の所定電位）に保持されるようになっており、この第２の比較器７の出力端子は、ＡＮＤ素子８の他方の入力端子に接続されている。
【００２７】
したがって、この非規定論理レベル検出回路２においては、第１の比較器６の反転入力端子及び第２の比較器７の非反転入力端子の電位が、（ＶL−Ｖ1）以下である場合には、第１の比較器６からは、論理値「１」に相当する信号が、第２の比較器７からは、論理値「０」に相当する信号が、それぞれ出力され、ＡＮＤ素子８からは論理値「０」に相当する信号が出力されることとなる。
また、第１の比較器６の反転入力端子及び第２の比較器７の非反転入力端子の電位が、（ＶL−Ｖ1）を越えて、かつ、（ＶH−Ｖ1）を下回る場合には、第１及び第２の比較器６，７双方から、論理値「１」に相当する信号が出力され、ＡＮＤ素子８からは、論理値「１」に相当する信号が出力されることとなる。
【００２８】
さらに、第１の比較器６の反転入力端子及び第２の比較器７の非反転入力端子の電位が、（ＶH−Ｖ1）以上である場合には、第１の比較器６からは、論理値「０」に相当する信号が、第２の比較器７からは、論理値「１」に相当する信号が、それぞれ出力され、ＡＮＤ素子８からは論理値「０」に相当する信号が出力されることとなる。
このようにこの非規定論理レベル検出回路２は、第１及び第２の比較器６，７及びＡＮＤ素子８により、いわゆるウィンド・コンパレータが構成されるようになっている。
【００２９】
なお、非規定論理レベル検出回路２からの論理値「１」に相当する信号が、ＯＲ回路３を介して切替スイッチ４の制御端子４ａに印加されることにより、切替スイッチ４が閉成状態とされ、抵抗５を介して入力端子１が規定論理レベル電位に保持される構成部分は、図１の場合と同様であるので詳細な説明は省略することとする。
【００３０】
次に、図２及び図３を参照しつつ上記構成における動作について説明する。
まず、前提として入力端子１は、未使用の状態、すなわち外部回路へ接続されていない状態であるとする。
かかる前提の下、論理半導体集積回路に所定の電源電圧が印加されると、論理値「１」に相当する内部リセット信号が図示されない回路から出力され、ＯＲ回路３を介して切替スイッチ４の制御端子４ａに入力されることとなる（図３（ｃ）の符号イの時点参照）。
【００３１】
これにより、切替スイッチ４は、閉成状態とされるため、入力端子１は、抵抗５を介して論理値「０」に対応する規定論理レベル電圧に保持されることとなる（図３（ａ）及び図３（ｂ）参照）。
次いで、内部リセット信号が論理値「０」に相当するレベルとなると、同時に切替スイッチ４も開成状態となり（図３（ｂ），（ｃ）参照）、入力端子１は、いわゆるフローティング状態となる（図３（ａ）参照）。
【００３２】
そして、入力端子１の電位が、何らかの原因により、規定論理レベル範囲外となる、すなわち、非規定論理レベル検出回路２の第１及び第２の比較器６，７において設定された（ＶL−Ｖ1）以上で、かつ、（ＶH−Ｖ1）未満の範囲となると（図３（ａ）において符号ロの時点参照）、非規定論理レベル検出回路２のＡＮＤ素子８から論理値「１」に相当する信号が出力され、ＯＲ回路３を介して切替スイッチ４の制御端子４ａへ印加されることとなる。
【００３３】
したがって、切替スイッチ４は閉成状態とされ（図３（ｂ）参照）、入力端子１は、抵抗５を介して規定論理レベル電圧に引き戻されることとなり（図３（ａ）参照）、入力端子１が連続的に非規定論理レベル電位状態となることが即座に解消され、非規定論理レベル電位状態に起因する誤動作等の発生が確実に回避されることとなる。
以下、入力端子１が、非規定論理レベル電位となる度毎に同様の動作が繰り返されることとなる（図３参照）。
【００３４】
なお、上述の構成においては、第１の比較器６の非反転入力端子と第２の比較器７の反転入力端子に、それぞれ同一の所定電圧Ｖ1を有する直流電源９を接続するようにしたが、必ずしも同一である必要はなく、それぞれ電圧の異なる直流電源を接続するようにしてもよい。
【００３５】
次に、入力端子１が使用状態にある場合、すなわち図示されない他の論理半導体集積回路の出力端子が接続されている場合について図４を参照しつつ説明する。
まず、他の集積回路の出力端子が接続された入力端子１の電位は、一般には規定論理レベル範囲にあるものなので、非規定論理レベル検出回路２から論理値「１」に相当する信号が出力されることはなく、したがって、切替スイッチ４も開成状態である。
【００３６】
例えば、図４（ａ）に示されたように、入力端子１が低レベル論理電位の０ｖから高レベル論理電位へ変化した場合、その変化途中で一時的に非論理レベル範囲（図４（ａ）において点線で示された範囲）となるため、非規定論理レベル検出回路２からは、この間だけ論理値「１」に相当する信号が出力されることとなる（図４（ｂ）参照）。
【００３７】
したがって、切替スイッチ４が閉成状態とされ、入力端子１に抵抗５が接続されるため、この間、抵抗５に電流が流れることとなる（図４（ｃ）参照）。
ところで、入力端子１に接続された出力端子の低レベル論理電位からレベル高論理電位への変化は、短時間であるため（高レベル論理電位から低レベル論理電位への変化も同様）、非規定論理レベル検出回路２から論理値「１」が出力される時間は短時間であり、したがって、切替スイッチ４が閉成状態とされる時間も短時間である。このため、抵抗５で消費される電力も少ないものとなる。
【００３８】
これに対して、従来の方式の場合、すなわち、論理半導体集積回路内部で常時抵抗が接続された構成の場合には、入力端子１の電位が低レベル論理電位から高レベル論理電位へ変化し、所定時間後、再び低論理レベルとなるまでの間、抵抗に電流が流れることとなり（図４（ｄ）参照）、本発明の実施の形態における構成と比較して電力消費が大であると言うことができる。
【００３９】
【発明の効果】
以上、述べたように、本発明によれば、論理半導体集積回路の入力端子の電位が規定論理レベルとなったときに、入力端子の電位が強制的に規定論理レベルとされるように構成することにより、論理半導体集積回路の外部において、ユーザが未使用の入力端子に対してフローティング状態に起因する誤動作防止のための特別の処理を施さなくとも、未使用の入力端子の電位が規定論理レベル範囲外となることが確実に回避され、そのため、フローティング状態に起因する誤動作等がなく信頼性の高い論理半導体集積回路を提供することができる。
また、入力端子は、従来と異なり、常時抵抗を介して規定論理レベルに保持されるのではなく、入力端子の電位が規定論理レベル範囲外に到達したことが検出された瞬間に、抵抗を介して規定論理レベルに引き戻されるようになっているので、抵抗での電力消費が従来に比して極少なくて済み、省電力化が図られるものである。
【図面の簡単な説明】
【図１】本発明に係る論理半導体集積回路の基本回路構成を示す構成図である。
【図２】図１に示された基本回路のより具体的な回路構成例を示す回路図である。
【図３】図２に示された具体回路例の動作を説明するための主要部における信号のタイミングを示すタイミング図である。
【図４】入力端子が使用状態にある場合における動作を説明するための主要部における信号のタイミングを示すタイミング図である。
【図５】従来の論理半導体集積回路内における入力端子の処理例を示す回路図である。
【符号の説明】
１…入力端子
２…非規定論理レベル検出回路
３…ＯＲ回路
４…切替スイッチ
５…抵抗
６…第１の比較器
７…第２の比較器
８…ＡＮＤ素子
９…直流電源
１０…高レベル電圧線
１１…低レベル電圧線
【図１】
0003645967.tif 000002
【図２】
0003645967.tif 000003
【図３】
0003645967.tif 000004
【図４】
0003645967.tif 000005
【図５】
0003645967.tif 000006