(57)【特許請求の範囲】
【請求項１】
少なくとも被測定物の回転に応じて位相差２信号と原点信号を与えるコード信号発生部と、前記コード信号発生部からの位相差２信号により得られるインクリメンタルデータのカウントを行うデータカウント部を有し、
前記データカウント部は位相差２信号により回転方向を判別しかついずれか一方の信号の変化点に対してカウント信号を発生する方向判別手段と、前記方向判別手段からのカウント信号を計数する計数手段と、位相差２信号から下位２ビットのデータを作製する下位データ作製手段と、位相差２信号のいずれかの信号の変化点から次の変化点までの時間が所定の時間ＴF 以上の場合にのみ読込タイミングを与えるタイミング手段と、前記計数手段のデータに最下位ビットから３ビット以上の重みを与えて前記下位２ビットのデータと一体とし、かつこのデータを前記タイミング手段からの読込タイミングにより読み込みカウントデータとするデータ保持手段とを備えたインクリメンタルエンコーダ。
【請求項２】
前記タイミング手段の所定の時間ＴF はその最大値が位相差２信号であるＡ相、Ｂ相パルスの１／４周期未満である請求項１のインクリメンタルエンコーダ。
【請求項３】
少なくとも被測定物の回転に応じて位相差２信号と原点信号を与えるコード信号発生部と、前記コード信号発生部からの位相差２信号により得られるインクリメンタルデータのカウントを行うデータカウント部と、カウントデータを転送する際のデータの連続性を判断するデータ連続性判断部を有し、
前記データ連続性判断部は前回転送したデータと現在転送するデータとを保持するデータ保持手段と、このデータ保持手段から得られる前回転送したデータと現在転送するデータとを比較し、その差が所定の基準値Ｋ以下か否かを判断しその結果を出力するデータ比較手段とを有するインクリメンタルエンコーダ。
【請求項４】
前記データカウント部は請求項１または２のデータカウント部である請求項３のインクリメンタルエンコーダ。
【請求項５】
さらに、前記原点信号の信号幅が所定の信号幅Ｎ＋１未満である場合には所定の信号幅Ｎ＋１として送出する原点信号正規化部を備えた請求項１のインクリメンタルエンコーダ。
【請求項６】
前記原点信号正規化部はＺ相信号をＡ，Ｂ相信号の４分割領域のいずれかに同期させるＺ相信号同期手段と、カウントデータをシリアル信号として転送するためのサンプリング信号とを入力し前記Ｚ相信号同期手段からの出力が前記サンプリング信号により認識される回数が所定の回数Ｎ以下である場合には所定回数Ｎ＋１に相当する信号長として出力するＺ0 信号処理手段とを備えた請求項５のインクリメンタルエンコーダ。
【請求項７】
前記Ｚ0 信号処理手段はＡ，Ｂ相信号から得られる回転方向データを入力し、回転方向が変化した場合には原点信号の送出を停止する請求項６のインクリメンタルエンコーダ。
【請求項８】
請求項３のデータ連続性判断部を有し、前記原点信号正規化部は前記データ連続性判断部からの出力により転送データの連続性が無いと認識した場合には原点信号の送出を停止する請求項７のインクリメンタルエンコーダ。
【請求項９】
外部からカウンタクリア信号ＣＬＲとＺ相／あるいはこれに代わる信号とを入力したとき、またはカウンタクリア信号ＣＬＲ入力後Ｚ相／あるいはこれに代わる信号を入力したときに計数手段のデータをゼロクリアするカウントデータ一致手段１３を備えた請求項１ないし８いずれかのインクリメンタルエンコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、モータ等の回転体の変位量、速度の検出に使用されるインクリメンタルエンコーダに関する。
【０００２】
【従来の技術】
従来の光学式インクリメンタルエンコーダの構成を図９に示す。このインクリメンタルエンコーダはＬＥＤ等の発光素子１と、符号板２、検出素子３、波形整形回路４、電源電圧監視回路５、方向判別回路６、アップダウン（Ｕ／Ｄ）カウンタ７、データラッチ回路１７、シリアル信号変換回路１８とから構成されている。
【０００３】
発光素子１はＬＥＤ等の半導体発光素子や白熱球等から成り、符号板２はＡ相、Ｂ相の位相差信号やＺ相の原点信号等を与えるスリット、切欠を有する金属、合成樹脂等の円盤で、被測定物である回転体の動作に追従して動作する。検出素子３はフォトダイオード、フォトトランジスタ等から成り、符号板２のスリット／切欠を透過した光を検出する。波形整形回路４は検出素子３の出力波形を、その後の処理に適当な波形に調整する。
【０００４】
また、方向判別回路６は位相差２信号であるＡ相パルスとＢ相パルスとから回転方向を判別し、その回転方向に応じてアップカウント（ＵＰＰ）あるいはダウンカウント（ＤＯＰ）のパルスを出力する。アップダウン（Ｕ／Ｄ）カウンタ７は入力されたアップカウント（ＵＰＰ）あるいはダウンカウント（ＤＯＰ）パルスに応じて内部データをインクリメントあるいはデクリメントする。また、電源電圧監視回路からのリセット信号により、内部データをゼロクリアする。データラッチ回路１７は、アップダウン（Ｕ／Ｄ）カウンタ７の出力信号（ＤＩ）や原点信号Ｚをシリアルデータの転送周期に応じて保持する。シリアルデータ変換回路１８は、データラッチ回路１７からのカウントデータ（ＤＩｏ）、原点信号（Ｚｏ）をシリアルデータ（ＳＤ）に変換して出力すると共に、ラッチタイミングパルス（ＬＴＳ）をデータラッチ回路に与える。
【０００５】
次にこのようなインクリメンタルエンコーダの動作を説明する。
【０００６】
図１０は図９のインクリメンタルエンコーダの動作を示すタイムチャートである。符号板２が回転すると、回転方向に応じて位相状態の異なるＡ相とＢ相のパルスが現れる。いま、符号板２が逆方向（ＣＣＷ）に回転している場合を考えると、図１０のＣＣＷ領域で示されるＡ，Ｂ相パルスが生じる。
【０００７】
ここで、方向判別回路６はＡ相、Ｂ相パルスの立ち上がり、立ち下がりエッジとレベルの論理積（ＡＮＤ）で出力信号を生じるものとする。そして、（１）の例では前記論理積（ＡＮＤ）の処理時間を非常に短くした場合を、（２）の例ではＡＮＤ処理時間にＴF 要した場合を示す。また、（イ）で示す区間は正常な位相状態を、（ロ）、（ハ）で示す区間は位相がずれたため一方の区間（ロ）の信号幅が規格の最小値にまで短くなった場合を、（二）で示される区間はノイズが生じた場合をそれぞれ示す。
【０００８】
そして、（１）の例では処理時間が短いため、ノイズにも追従してミスカウントを生じている（・・・ｎ＋４、ｎ＋３、ｎ＋４、ｎ＋３・・・）。但し、この場合、見かけ上Ａ相とＢ相の位相関係が逆転するので、アップカウントとダウンカウントの信号がそれぞれ１つずつ生じ、結果としてはカウンタの内容は正常値となっている。（２）の例では、処理時間にＴF だけ遅れが生じるので、ノイズには追従しなくなるものの、区間（ロ）のＢ相の立ち上がりにも追従できなくなり、規格値内の信号を読み落とし、ミスカウントを生じている
【０００９】
【発明が解決しようとする課題】
このように、従来のインクリメンタルエンコーダではＡ，Ｂ相信号の位相差精度は、信号周期Ｔを１としたときに、位相差精度は、位相差Ｘｎ≧０．１２５Ｔ（ｎ＝１、２、３、４・・・）で表される。そして、このような位相差のＡ，Ｂ相信号の個々のエッジを検出して、信号周期（応答周波数）の４逓倍カウントを行う場合、その処理速度は信号周期（応答周波数）の８倍以上必要であり、このためノイズ成分にも追従しやすくなる。
【００１０】
また、Ｚ相信号をシリアル信号に変換して出力する場合、シリアル信号の転送周期Ｔcyc よりＺ相の信号幅が短い場合（高速回転時等）、Ｚ相を検出できず、シリアル信号を送出できない状態が生じる。一方、シリアル信号転送中に伝送ラインにノイズが乗った場合、Ｚ相信号のデータが受信側で認識できない場合があり、原点未確認による重大な誤動作の生じる原因となっていた。
【００１１】
また、個々のデータがシリアル信号で間欠的に出力されるため、受信側の機器での信号処理（データの判別、演算等）が煩雑となり、回路が複雑となるという不都合があった。
【００１２】
さらに、電源投入毎に移動位置に対するアップダウンカウンタのデータが異なり、受信側の機器でのデータ処理を困難にしていた。
【００１３】
この発明の目的はノイズによるカウントミスを防止し、しかも応答処理速度の早いインクリメンタルエンコーダを提供することにある。
【００１４】
また、他の目的は受信側の機器で受信したデータの処理、あるいは電源投入時のデータの処理が容易なインクリメンタルエンコーダを提供することにある。
【００１５】
また、他の目的は受信側の機器に対してＺ相を確実に検出し、認識させることの可能なインクリメンタルエンコーダを提供することにある。
【００１６】
【課題を解決するための手段】
上記の目的は以下の構成により達成される。
（１）  少なくとも被測定物の回転に応じて位相差２信号と原点信号を与えるコード信号発生部と、前記コード信号発生部からの位相差２信号により得られるインクリメンタルデータのカウントを行うデータカウント部を有し、
前記データカウント部は位相差２信号により回転方向を判別しかついずれか一方の信号の変化点に対してカウント信号を発生する方向判別手段と、前記方向判別手段からのカウント信号を計数する計数手段と、位相差２信号から下位２ビットのデータを作製する下位データ作製手段と、位相差２信号のいずれかの信号の変化点から次の変化点までの時間が所定の時間ＴF 以上の場合にのみ読込タイミングを与えるタイミング手段と、前記計数手段のデータに最下位ビットから３ビット以上の重みを与えて前記下位２ビットのデータと一体とし、かつこのデータを前記タイミング手段からの読込タイミングにより読み込みカウントデータとするデータ保持手段とを備えたインクリメンタルエンコーダ。
（２）  前記タイミング手段の所定の時間ＴF はその最大値が位相差２信号であるＡ相、Ｂ相パルスの１／４周期未満である上記（１）のインクリメンタルエンコーダ。
（３）  少なくとも被測定物の回転に応じて位相差２信号と原点信号を与えるコード信号発生部と、前記コード信号発生部からの位相差２信号により得られるインクリメンタルデータのカウントを行うデータカウント部と、カウントデータを転送する際のデータの連続性を判断するデータ連続性判断部を有し、
前記データ連続性判断部は前回転送したデータと現在転送するデータとを保持するデータ保持手段と、このデータ保持手段から得られる前回転送したデータと現在転送するデータとを比較し、その差が所定の基準値Ｋ以下か否かを判断しその結果を出力するデータ比較手段とを有するインクリメンタルエンコーダ。
（４）  前記データカウント部は上記（１）または（２）のデータカウント部である上記（３）のインクリメンタルエンコーダ。
（５）  さらに、前記原点信号の信号幅が所定の信号幅Ｎ＋１未満である場合には所定の信号幅Ｎ＋１として送出する原点信号正規化部を備えた上記（１）のインクリメンタルエンコーダ。
（６）  前記原点信号正規化部はＺ相信号をＡ，Ｂ相信号の４分割領域のいずれかに同期させるＺ相信号同期手段と、カウントデータをシリアル信号として転送するためのサンプリング信号とを入力し前記Ｚ相信号同期手段からの出力が前記サンプリング信号により認識される回数が所定の回数Ｎ以下である場合には所定回数Ｎ＋１に相当する信号長として出力するＺ0 信号処理手段とを備えた上記（５）のインクリメンタルエンコーダ。
（７）  前記Ｚ0 信号処理手段はＡ，Ｂ相信号から得られる回転方向データを入力し、回転方向が変化した場合には原点信号の送出を停止する上記（６）のインクリメンタルエンコーダ。
（８）  上記（３）のデータ連続性判断部を有し、前記原点信号正規化部は前記データ連続性判断部からの出力により転送データの連続性が無いと認識した場合には原点信号の送出を停止する上記（７）のインクリメンタルエンコーダ。
（９）  外部からカウンタクリア信号ＣＬＲとＺ相／あるいはこれに代わる信号とを入力したとき、またはカウンタクリア信号ＣＬＲ入力後Ｚ相／あるいはこれに代わる信号を入力したときに計数手段のデータをゼロクリアするカウントデータ一致手段１３を備えた上記（１）ないし（８）いずれかのインクリメンタルエンコーダ。
【００１７】
【発明の実施の形態】
本発明のインクリメンタルエンコーダは、被測定物の回転に応じて位相差２信号と原点信号を与えるコード信号発生部２１と、前記コード信号発生部からの位相差２信号により、回転方向に応じアップダウンのカウント信号、ＵＰＰ（論理否定／反転記号を省略する）またはＤＯＰ（論理否定／反転記号を省略する）を出力する方向判別手段６と、この信号のカウントを行いカウントデータを出力する計数手段７と、位相差２信号から下位２ビットのデータを作製する下位データ作製手段９と、位相差２信号のいずれかの信号の変化点から次の変化点までの時間が所定の時間ＴF 以上の場合にのみ読込タイミングである読込信号を与えるタイミング手段８と、前記計数手段７のデータに最下位ビットから３ビット以上の重みを与えて前記下位２ビットのデータと一体とし、かつこのデータを前記タイミング手段からの読込信号により読み込み、カウントデータとするデータ保持手段１２とを備えたデータカウント部２２を有する。また、前記タイミング手段の所定の時間ＴF はその最大値が位相差２信号であるＡ相、Ｂ相パルスの一周期の１／４未満である。
【００１８】
また、前回転送したデータＤＡと現在転送するデータＤＢとを保持するデータ保持手段１４，１５と、このデータ保持手段１４、１５から得られる前回転送したデータと現在転送するデータとを比較し、その差が所定の基準値Ｋ以下か否かを判断しその結果を出力するデータ比較手段１６とを備えたデータ連続性判断部２４を有する。
【００１９】
また、前記原点信号（Ｚ相信号）の信号幅が所定の信号幅以下（≦Ｎ）である場合には所定の信号幅（Ｎ＋１）として送出する原点信号正規化部２３を有し、この原点信号正規化部２３はＺ相信号をＡ，Ｂ相信号の４分割領域のいずれかに同期させるＺ相信号同期手段１０と、カウントデータをシリアル信号として転送するためのサンプリング信号ＬTSとを入力し前記Ｚ相信号同期手段１０からの出力が前記サンプリング信号ＬTSにより認識される回数が所定の回数Ｎ以下である場合には所定回数Ｎ＋１に相当する信号長Ｚ1 として出力するＺ0 信号処理手段１１とを備える。
さらに、外部からカウンタクリア信号ＣＬＲとＺ相信号同期手段１０からのＺ0 信号（Ｚ相信号に代わる信号）とを入力したとき、あるいはカウンタクリア信号ＣＬＲ入力後Ｚ0 信号を入力したときに計数手段のデータをゼロクリアするカウントデータ一致手段１３を備える。
【００２０】
【実施例】
次に本発明のより具体的な構成について説明する。
【００２１】
図１は本発明にかかるインクリメンタルエンコーダの基本構成を示したブロック図である。このインクリメンタルエンコーダは、コード信号発生部２１としての発光素子１と、符号板２、検出素子３、波形整形回路４とを備え、電源電圧監視回路５と、データカウント部２２としての方向判別回路６、アップダウン（Ｕ／Ｄ）カウンタ７、タイミング処理回路８、符号変換回路９、データラッチ回路１２とを備え、原点信号正規化部２３としてのＺ０信号同期ゲート１０、Ｚ0 信号処理回路１１とを備え、データ連続性判断部２４としてのデータラッチ回路１４、データラッチ回路１５、データ比較回路１６とを備え、シリアル信号送出部２５としてデータラッチ回路１７、シリアル信号変換回路１８とを備え、さらにカウンタクリア回路１３を備える。
【００２２】
発光素子１はＬＥＤ、ＬＤ等の半導体発光素子や白熱球、冷陰極管、プラズマ発光素子、蛍光発光体等から成り、符号板２はＡ相、Ｂ相の位相差信号やＺ相の原点信号等を与えるスリット／切欠を有する金属、合成樹脂等から成る円盤で、被測定物である回転体の動作に追従して動作する。検出素子３はフォトダイオード、フォトトランジスタ等の光／電気変換素子から成り、符号板２を介して前記発光素子と対応する位置にあり、符号板２のスリット／切欠を透過した光を検出する。波形整形回路４は検出素子３の出力波形を、その後の処理に適当なレベルの波形に調整する。
【００２３】
また、方向判別回路６は位相差２信号であるＡ相パルスとＢ相パルスとから回転方向を判別し、その回転方向に応じて、Ａ相（あるいはＢ相）１パルスの立ち上がりあるいは立ち下がりに対応してアップカウント（ＵＰＰ：論理否定／反転記号を省略する。以下同）あるいはダウンカウント（ＤＯＰ）のパルスを出力する。アップダウン（Ｕ／Ｄ）カウンタ７は入力されたアップカウント（ＵＰＰ）あるいはダウンカウント（ＤＯＰ：論理否定／反転記号を省略する。以下同）パルスに応じて内部データをインクリメントあるいはデクリメントする。また、電源電圧監視回路５からのリセット信号ＲＥＳ、あるいは後述のように外部からのカウンタクリア信号ＣＬＲと原点信号Ｚ0 を処理するカウンタクリア回路１３からのデータクリア信号ＣＬＤにより内部データをゼロクリアする。なお、電源電圧監視回路５は電源電圧が所定値以下になったとき、あるいは電源投入時にリセット信号ＲＥＳを出力する。
【００２４】
符号変換回路９はＡ相、Ｂ相パルスの符号を変換し、ＬＳＢ側からの２ビットのデータＤLSB として出力する。タイミング処理回路８はＡ相、Ｂ相パルスの各変化エッジを検出し、ある変化点から次の変化点までの時間が所定の時間ＴF 以上の時にのみ読込信号ＬTIを出力する。データラッチ回路１２はアップダウン（Ｕ／Ｄ）カウンタ７からの出力ＤＣを２2 の位のデータとし、符号変換回路ＤLSB からの出力を２0 と、２1 の位のデータとして、タイミング処理回路からの読込信号ＬTIによりラッチする。
【００２５】
データラッチ回路１４はシリアル信号の転送周期に同期して、データラッチ回路１２からの出力ＤＩを信号ＬTSによりラッチする。さらにデータラッチ回路１５はデータラッチ回路１４からの出力ＤＢをデータラッチ信号ＬTSによりラッチする。データ比較回路１６はデータラッチ回路１４の出力データＤＢと、データラッチ回路１５の出力データＤＡとを比較し、その差が基準値Ｋ以下か、Ｋ＋１以上かを判別し、その結果を連続性確認信号ＳＣとして出力する。ここで基準値ＫはＫ≧０であって、シリアル信号の転送周期による遅れ量を判別するのに適当な値で、予め設定されるものである。
【００２６】
Ｚ0 信号同期ゲート１０は、例えば図２に示すようにＺ相信号をＡ，Ｂ相の位相差パルスによって得られる４領域（Ｘ１，Ｘ２，Ｘ３，Ｘ４）の、いずれか一つの領域と同期した信号Ｚ0 を出力する。Ｚ0 信号処理回路は、Ｚ0 信号同期ゲート１０の出力Ｚ0 方向判別回路からの出力ＤＩＲ、およびシリアル信号の転送周期に同期したサンプリングパルスＬTSを入力し、このサンプリングパルスＬTSによりＺ0 信号を検出し、全回転速度域で検出したＺ0 信号を検出回数長のパルス２Ｚ0 とし、所定の高回転速度領域で設定回数Ｎ以下検出したＺ0 信号をＮ＋１検出回数長のパルス１Ｚ0 とし、前記サンプリングパルスＬTSの間隙にのみ検出したＺ0 信号をＮ＋１検出回数長のパルス０Ｚ0 とし、かつ回転方向の変化を前記ＤＩＲ入力により判断して前記各入力条件をキャンセルし、前記各パルス２Ｚ0 ，１Ｚ0 ，０Ｚ0 の論理和（ＯＲ）信号Ｚ1 を出力する。つまり、Ｚ0 信号検出時には最も近いサンプリングパルスＬTSのタイミングよりＮ＋１回シリアル信号により原点検出情報が転送される。さらに、原点復帰動作時等に前記連続性確認信号ＳＣを入力し、連続性以上のＳＣ信号を検出した場合にはＺ1 信号の送出を停止し、確実な原点復帰動作を行えるようにする。
【００２７】
データラッチ回路１７はアップダウン（Ｕ／Ｄ）カウンタからのデータであるデータラッチ回路１４の出力信号ＤＢや、データ比較回路１６の出力信号ＳＣ、Ｚ0 信号処理回路１１の出力Ｚ1 をシリアル信号の転送周期に同期したサンプリングパルスＬTSによりラッチし、それぞれラッチ信号ＤIo、ＳCo、Ｚ1oとして出力する。シリアル信号変換回路１８は、所定の転送周期Ｔcyc ごとに入力した信号をシリアル信号ＳＤに変換して送出すると共に、転送するデータの入力（ラッチ）タイミングを与えるサンプリング信号ＬTSを出力する。
【００２８】
次に本発明のエンコーダ各部の動作について、より詳細に説明する。
【００２９】
＜データカウント部＞
図３はデータカウント部２２の動作を示すタイミングチャートである。
【００３０】
ここで符号変換回路９により与えられるＬＳＢからの２ビットの信号ＤLSB は図２に示すようにＡ相、Ｂ相パルスの位相差より得られ、絶対位置データｂｉｔ０、ｂｉｔ１の符号に変換したものである。そして、この２ビットの信号ＤLSB が下位２ビット、つまり２0 と、２1 の位のデータとなる。方向判別回路６からの出力であるＵＰＰあるいはＤＯＰ（論理否定／反転記号は省略する。以下同）は、この例では位相差信号の一方であるＡ相パルスの変化点に対応し、回転方向に応じていずれか一方が出力される。そしてＵＰＰあるいはＤＯＰ信号を入力し、カウントするアップダウン（Ｕ／Ｄ）カウンタ７の出力データＤＣは、下位２ビットであるＤLSB 以上の信号として扱われる。つまり、２2 の位以上の重みが与えられる。従って、図３はエンコーダがＣＣＷ方向に回転しているので、上記データＤLSB 、ＤＣともに減少する。
【００３１】
ここで、（イ）で示す区間は正常な位相状態を、（ロ）、（ハ）で示す区間は、位相がずれたために一方の区間（ロ）の信号幅が規格の最小値にまで短くなってしまった場合を、（二）で示される区間はノイズが生じた場合をそれぞれ示す。そして、タイミング処理回路８の出力ＬTIは、Ａ相、Ｂ相いずれかの変化点から次の変化点まで所定の時間ＴF 以上のときに出力される。従って、区間（二）で生じたノイズによるＡ相の誤動作信号では、アップダウン（Ｕ／Ｄ）カウンタ７の出力ＤＣ、符号変換回路９の出力ＤLSB はそれぞれ変化するものの、データラッチ信号ＬTIが出力されないため（信号幅がＴF 以下）データラッチ回路１２には入力されない。そして、正常な信号状態に復帰するとアップダウン（Ｕ／Ｄ）カウンタ７の出力ＤＣ、符号変換回路９の出力ＤLSB はそれぞれ正常値になり、このときデータラッチ信号ＬTIが出力され、正常なデータが出力される。
【００３２】
また、区間（ロ）で規格値最小限の信号幅となった場合、データラッチ信号ＬTIは出力されないものの、符号変換回路９の出力ＤLSB は変化し（３→２）、次のデータラッチ信号ＬTIにおいてはさらに変化した状態のデータ（ｎ＋３→ｎ＋１）がラッチされる。
【００３３】
このように、従来は０．１２５Ｔ未満と規定されていた信号処理の遅れ時間が、０．２５Ｔ未満となり、アップダウン（Ｕ／Ｄ）カウンタ７の誤動作レベルの許容値を大きくできる（ここでＴはＡ，Ｂ相パルスの信号周期である）。
【００３４】
また、データＤＩの総計数量は、Ａ，Ｂ相信号の１回転以内のパルス数をＰ（パルス／回転）、最高回転数をＭ（ｒ／min ）としたとき、最高応答周波数をＦAB（Hz）、このときの信号周期をＴAB（ｓ）、シリアル信号のデータ転送周期をＴCYC （ｓ）、シリアル信号が連続してノイズにより誤動作しても問題のない回転数をＮとすると、
総計数量＞ＴCYC ・Ｎ・２／ＴAB
（ＴAB＝１／ＦAB＝６０／Ｐ・Ｍ・４）
により求まる。このデータＤＩの総計数量を持つデータラッチ回路１２（アップダウン（Ｕ／Ｄ）カウンタ総計数量は１／４）、およびシリアル信号変換回路１８を用意することにより、Ｎ回連続してシリアル信号がノイズ等により誤動作しても、シリアル信号の受信側で、その前後のデータから正常値を判断できる。
【００３５】
＜データ連続性判断部＞
図４はデータ連続性判断部２４の動作を示したタイミングチャートである。
【００３６】
アップダウン（Ｕ／Ｄ）カウンタ７のデータを有するデータラッチ回路１２の出力ＤＩは、シリアル信号変換回路１８のサンプリングパルスＬTS毎にサンプリングされ、シリアルデータＳＤとして出力されるとともに、データラッチ回路１４に保持されデータＤＢとなる。また、このデータラッチ回路１４の出力ＤＢについて、前回のシリアル転送時のデータはデータラッチ回路１５に保持されデータＤＡとなる。そして前回の送信データであるデータラッチ回路１５の出力ＤＡと現在の送信データとなるデータラッチ回路１４の出力ＤＢとをデータ比較回路１６により比較する。このデータ比較回路１６には、予め許容範囲となる基準値Ｋが設定されている。そして、２つのデータＤＢ，ＤＡの差がＫ以下であれば、データには連続性があると判断し、その差がＫ＋１以上の場合には連続性がないと判断し、その結果をデータ連続性信号ＳＣとして出力する。この例では、連続性がない場合（Ｋ＋１以上の場合）を、ハイレベルとしている。このように、基準値Ｋに適当な値を選ぶことにより、簡単にシリアルデータの転送周期ＴCYC の遅れ量、遅れ時間が予測できる。
【００３７】
＜原点信号正規化部＞
図５、図６は原点信号正規化部２３の動作を示すタイミングチャートで、図５は回転方向判別回路６からの回転方向判別信号ＤＩＲが変化しない場合、図６は回転方向判別信号ＤＩＲが変化した場合を示している。
【００３８】
図５において、通常Ａ相、Ｂ相パルスとＺ相信号とは同期していない。しかし、図２で示したようにＡ，Ｂ相のパルスとその位相差により規定される４領域（Ｘ１，Ｘ２，Ｘ３，Ｘ４）のいずれかに、同期させることはできる。これを、Ｚ0 信号同期ゲート１０により行い、Ｚ相信号を同期させてＺ0 信号とする。そして、Ｚ0 信号処理回路１１により、シリアル信号の転送周期に同期したサンプリングパルスＬTSを用いてＺ0 信号を検出する。ここでエンコーダの全速度領域においては〔領域（１）の例〕、サンプリングパルスＬTSの検出タイミングに同期したＺ0 の信号を２Ｚ0 と規定する。また、予め決められた回転数以上では〔領域（２）の例〕 、サンプリングパルスＬTSで検出される一連のＺ0 信号が、規定値Ｎ回の検出回数以下である場合にはＮ＋１回のサンプリングパルスＬTSに同期した信号長の信号を１Ｚ0 と規定する。また、サンプリングパルスＬTSの間隙でのみＺ相信号を検出した場合には〔領域（３）の例〕、最も近い次のサンプリングパルスＬTSからＮ＋１回のサンプリングパルスＬTSに同期した信号長の信号を０Ｚ0 と規定する。
【００３９】
このようにして規定された各信号２Ｚ0 、１Ｚ0 、０Ｚ0 の論理和（ＯＲ）をＺ相のデータ信号Ｚ1 として出力する。さらに、図６に示すように、図５と同様な動作条件でも回転方向判別信号ＤＩＲにより、回転方向の変化を検出した場合には、その時点で入力条件をキャンセルする。従って、信号Ｚ1 は次のサンプリングパルスのタイミングＬTSで消滅する。
【００４０】
このような、Ｚ0 信号処理回路のより具体的な構成例を図７に示す。この例ではＺ0 信号検出回路１１１、Ｎ回以下検出回路１１２、ＬTS間検出回路１１３、Ｎ＋１同期回路１１４、Ｎ＋１同期回路１１５、方向判別信号検出回路１１６およびＯＲゲート１１７により構成されている。
【００４１】
Ｚ0 信号検出回路１１１は、入力したＺ0 信号をＬTS信号に同期して検出し、２Ｚ0 信号を出力する。Ｎ回以下検出回路１１２はＺ0 の信号長がＬTSのタイミングでＮ回以下の場合に１Ｚ01信号を出力し、これをＮ＋１同期回路１１４にてＮ＋１の信号長１Ｚ0 にして出力する。ＬTS間検出回路１１３は、ＬTS信号のタイミングの間隙にあるＺ0 信号を検出して０Ｚ01信号を出力し、Ｎ＋１同期回路１１５にてＮ＋１の信号長０Ｚ0 にして出力する。方向判別信号検出回路１１６は、方向判別信号ＤＩＲの変化を検出するとＣＬ信号を送出し、Ｎ回以下検出回路１１２、ＬTS間検出回路１１３をクリアリセットする。ＯＲゲート１１７は前記０Ｚ0 、１Ｚ0 、２Ｚ0 の論理和（ＯＲ）を出力する。
【００４２】
さらに、図８に示すようにデータ比較回路１６からのデータ連続性信号ＳＣを入力し、論理否定（ＮＯＴ）ゲート１１８を介して前記論理和（ＯＲ）ゲート１１７の出力とを論理積（ＡＮＤ）ゲート１１９に入力して出力信号Ｚ1 とすることもできる。このようにすることで、データの連続性を喪失した場合には原点信号Ｚ1 を禁止し、連続性を喪失して信頼性の乏しい原点信号Ｚ１が、受信側機器に認識されるのを防止できる。
【００４３】
以上のように、回転数が速くなり、Ｚ相信号の見かけの信号幅が短くなった場合や、ノイズの影響を受けた場合でも、一定の信号幅（Ｎ＋１）を確保することにより確実に原点を認識させることができ、原点の見落としによる誤動作を防止できる。また、低速動作では検出する信号幅が大きいので、そのままでも問題を生じることはなく、精度も確保できる。
【００４４】
＜カウンタクリア回路＞
カウンタクリア回路１３は外部からカウンタクリア信号ＣＬＲとＺ相信号同期手段１０からのＺ0 信号（Ｚ相信号に代わる信号）とを入力したとき、その論理積（ＡＮＤ）、あるいはカウンタクリア信号ＣＬＲを保持し、Ｚ0 信号信号を入力したときにその論理積であるデータクリア信号ＣＬＤを出力し、アップダウン（Ｕ／Ｄ）カウンタ７のデータをゼロクリアする。これにより、電源投入時やリセット時等の後、Ｚ相を検出するとカウントデータＤＩはゼロにリセットされ、その後の原点からの位置データは常に一定の値となり、データ受信側での処理が容易となる。
【００４５】
なお、上記インクリメンタルエンコーダは光学式を例に挙げたが、コード信号発生部２１の構成はこれに限定されるものではなく、接触式や、磁気式、その他回転運動を所定の位相差信号と１回転に１回出力される原点信号を規定可能なものであればよい。また、上記インクリメンタルエンコーダはＡ相、Ｂ相およびＺ相を扱うものとして記載したが、例えば、ＡＣサーボモータのように磁極位置を（Ｕ，Ｖ，Ｗ）検出し、上記Ａ相、Ｂ相およびＺ相パルスとともに回転位置、あるいはこれを正弦波信号として制御を行う場合等の正規化手段、あるいは補助手段として用いるタイプのエンコーダにも適用可能である。
【００４６】
【発明の効果】
以上のように本発明によれば、ノイズによるカウントミスを防止し、しかも応答処理速度の早いインクリメンタルエンコーダを提供できる。
【００４７】
また、受信側の機器で受信したデータの処理、あるいは電源投入時のデータの処理が容易なインクリメンタルエンコーダを提供できる。
【００４８】
また、受信側の機器に対してＺ相を確実に検出し、認識させることの可能なインクリメンタルエンコーダを提供できる。
【図面の簡単な説明】
【図１】本発明のインクリメンタルエンコーダの基本構成を示したブロック図である。
【図２】Ａ相、Ｂ相パルスとＺ０信号およびＤLSB 信号の関係を示したタイミングチャートである。
【図３】カウントデータ正規化部の動作を示したタイミングチャートである。
【図４】データ連続性確認部の動作を示したタイミングチャートである。
【図５】Ｚ0 信号処理部の動作を示したタイミングチャートで、ＤＩＲ信号が変化しない場合である。
【図６】Ｚ0 信号処理部の動作を示したタイミングチャートで、ＤＩＲ信号が変化した場合である。
【図７】Ｚ0 信号処理部のより詳細な構成を示したブロック図である。
【図８】Ｚ0 信号処理部のより詳細な構成を示したブロック図で、連続性確認信号を入力する場合の構成例を示した図である。
【図９】従来のインクリメンタルエンコーダの構成を示したブロック図である。
【図１０】図９のインクリメンタルエンコーダの動作を示したタイミングチャートである。
【符号の説明】
１    発光素子
２    符号板
３    検出素子
４    波形整形回路
５    電源電圧監視回路
６    方向判別回路
７    アップダウン（Ｕ／Ｄ）カウンタ
８    タイミング処理回路
９    符号変換回路
１０    Ｚ0 信号処理ゲート
１１    Ｚ0 信号処理回路
１２    データラッチ回路
１３    カウンタクリア回路
１４    データラッチ回路
１５    データラッチ回路
１６    データ比較回路
１７    データラッチ回路
１８    シリアル信号変換回路
【図１】
0003725632.tif 000002
【図２】
0003725632.tif 000003
【図３】
0003725632.tif 000004
【図４】
0003725632.tif 000005
【図５】
0003725632.tif 000006
【図６】
0003725632.tif 000007
【図７】
0003725632.tif 000008
【図８】
0003725632.tif 000009
【図９】
0003725632.tif 000010
【図１０】
0003725632.tif 000011