(57)【特許請求の範囲】
【請求項１】
非反転入力端子に加えられる電圧と反転入力端子に加えられる電圧との差に応じた電圧を出力する差動回路（１）と、
一定の電流を流す定電流源トランジスタ（６０６）と前記差動回路の出力電圧に応じて電流が制御される制御用トランジスタ（６０７）との直列回路からなり前記定電流源トランジスタと前記制御用トランジスタの接続点に出力端子を設けた出力回路（２）と、
前記差動回路と前記出力回路の動作電流を決めるための一定のバイアス電圧を発生させるバイアス電圧発生回路（６０８，６１０）と、
前記バイアス発生回路のバイアス電圧を変化させて動作電流を制御する制御用スイッチ（６０９）と、
前記出力回路（２）の出力に設けられこの出力回路の信号を遮断するスイッチ（１０３）と、
前記遮断スイッチ（１０３）の制御タイミングを前記制御用スイッチ（６０９）の制御タイミングから遅延させる遅延手段（１０１）と
を備え、遮断スイッチ（１０３）の出力から出力信号を得る差動増幅装置。
【請求項２】
バイアス発生回路のバイアス電圧を変化させて動作電流を制御する制御用スイッチを、
出力回路からの出力信号が安定した後に動作させて電流を制御し、その後に制御用スイッチを解除して、通常動作にする動作タイミングにより動作することを特徴とする
請求項１記載の差動増幅装置。
【請求項３】
バイアス発生回路のバイアス電圧を変化させて動作電流を制御する制御用スイッチを、
出力回路からの出力信号が発生する前に動作させて電流の停止若くは低減をはかり、その後に制御用スイッチを解除して、通常動作にする動作タイミングにより動作することを特徴とする
請求項１に記載の差動増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバに内蔵され、デジタルのカラー画像信号をアナログ電圧に変換する容量型デジタル・アナログ変換器などに用いられる差動増幅装置に関するものである。なお、この差動増幅装置は、集積回路化される場合、一つの半導体基板にＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設される。
【０００２】
【従来の技術】
従来の差動増幅装置は図９または図１１に示すように構成されている。
なお、以下の説明では  “  ＰチャネルＭＯＳトランジスタ  ”を“  Ｐ-chトランジスタ  ”と表示する。“  ＮチャネルＭＯＳトランジスタ  ”を“  Ｎ-chトランジスタ  ”と表示する。
【０００３】
先ず、図９に示す差動増幅装置を説明する。
この差動増幅装置は、差動回路１と、出力回路２と、Ｐ-chトランジスタ及び抵抗Ｒから構成されるバイアス電圧発生回路と、バイアス電圧ＶＢＩＡＳを電源電圧に接続して差動回路１および出力回路２の電流を停止させるために制御用Ｐ-chトランジスタから構成されている。
【０００４】
差動回路１は、Ｐ-chトランジスタ６０１，６０２，６０３とＮ-chトランジスタ６０４，６０５で構成されている。
Ｐ-chトランジスタ６０１は、ソースを電源ＶＤＤに接続してゲートには一定のバイアスＶＢＩＡＳを与えて、定電流源として機能している。
【０００５】
Ｐ-chトランジスタ６０１のドレインには、２個のＰ-chトランジスタ６０２，６０３のソースを共通接続している。Ｐ-chトランジスタ６０２のドレインには、Ｎ-chトランジスタ６０４のドレインを接続し、Ｐ-chトランジスタ６０３のドレインには、Ｎ-chトランジスタ６０５のドレインを接続している。
【０００６】
Ｎ-chトランジスタ６０４，６０５のソースは共通接続して接地し、Ｎ-chトランジスタ６０４，６０５のゲートは、共通接続してＰ-chトランジスタ６０３のドレイン、つまりＮ-chトランジスタ６０５のドレインに接続している。
【０００７】
出力回路２は、Ｐ-chトランジスタからなる定電流源トランジスタ６０６のソースを電源ＶＤＤに接続し、定電流源トランジスタ６０６のゲートに一定のバイアスＶＢＩＡＳを与えている。定電流源トランジスタ６０６のドレインには、Ｎ-chトランジスタからなる制御用トランジスタ６０７のドレインを接続し、制御用トランジスタ６０７のソースを接地し、制御用トランジスタ６０７のゲートを差動回路１の出力端子であるＰ-chトランジスタ６０２のドレインに接続している。
【０００８】
バイアス電圧発生回路を構成するＰ-chトランジスタ６０８は、ソースを電源ＶＤＤに接続してゲートはドレインに接続している。ドレイン端子は抵抗６１０を介して接地されている。
【０００９】
このＰ-chトランジスタ６０８と抵抗６１０の接続部では、Ｐ-chトランジスタ６０８のゲートの幅と長さおよび抵抗６１０の抵抗値などの設計パラメータにより一定電圧が決まる。この時の電圧をＶＢＩＡＳとし、差動回路１と出力回路２のバイアス用トランジスタのゲート電圧として供給している。
【００１０】
この図９の差動増幅装置をＴＦＴ液晶駆動装置に応用する場合、使用する回路数が画素数の相当分だけ必要となる。そのため、数１００個の差動回路を同一半導体装置に配置しなければならない。
【００１１】
増大する消費電流を低減するため、必要最小限度の電流設計となるようにＰ-chトランジスタ６０８と抵抗６１０を設計しなければならない。したがって、液晶駆動装置に利用される差動回路ではバイアス電圧ＶＢＩＡＳを比較的電源電圧に近い値（≒ＶＤＤ−１ボルト）とし、抵抗値Ｒの大きさも低電流となる様に数１０ＫΩの値が選択される。
【００１２】
Ｐ-chトランジスタ６０９は、ソースを電源ＶＤＤに接続してゲートをスタンバイ制御信号ＳＴＢＹに接続し、ドレインをバイアス電圧ＶＢＩＡＳに接続している。６１１はバイアス電圧信号ＶＢＩＡＳの配線に発生する寄生容量で、容量値Ｃ１で表示されている。
【００１３】
次に、図９に示した差動増幅装置の動作を図１０で説明する。
スタンバイ制御信号ＳＴＢＹは通常はＨレベルとなっており、Ｐ-chトランジスタ６０９はＯＦＦ状態である。したがって、バイアス電圧ＶＢＩＡＳはＰ-chトランジスタ６０８と抵抗６１０で決まる電圧ＶＢＩＡＳを発生している。
【００１４】
差動回路１には反転入力端子Ｖ−と非反転入力端子Ｖ＋があるが、反転入力端子は出力端子Ｖｏに接続されており、差動回路１と出力回路２はヌルアンプを構成している。したがって、非反転入力端子Ｖ＋にＶｉｎ信号が入力されている場合、出力端子ＶｏにもＶｉｎとほぼ同一の電圧が発生している。
【００１５】
次にＳＴＢＹ信号をＬにする。すると、Ｐ-chトランジスタ６０９がＯＮし、バイアス電圧ＶＢＩＡＳは電源電圧ＶＤＤまで上昇する。
ＶＢＩＡＳの電圧は低消費電流設計のために（ＶＤＤ−１ボルト）の近傍に設定されている。したがって、電源電圧への上昇に要する時間はＰ-chトランジスタ６０９の設計サイズによって高速に遷移させることが可能である。
【００１６】
この時、差動回路１のＰ-chトランジスタ６０１と出力回路２のＰ-chトランジスタ６０６のゲート電圧が電源ＶＤＤまで上昇するため、トランジスタ６０１，６０６には電流が流れなくなる。この状態の時、差動回路１と出力回路２は電流を消費しないため、スタンバイ状態になる。また、出力端子Ｖｏは出力端子電圧が不確定の状態となる。
【００１７】
次にＳＴＢＹ信号をＨにしてスタンバイ状態から通常動作状態に切り替える。これによってＰ-chトランジスタ６０９はオフとなる。電源電圧まで上昇しているＶＢＩＡＳには寄生容量６１１の容量値Ｃ１が存在し、電源電位となる電荷が蓄積されている。抵抗６１０の抵抗値Ｒは、寄生容量に蓄積された電荷を放電させ、ＶＢＩＡＳを通常動作電位（≒ＶＤＤ−１ボルト）まで下降させる。
【００１８】
図１１は別の従来の差動増幅装置を示す。
この図１１の差動増幅装置は、先に示した図９の差動回路１および出力回路２のＰ-chトランジスタとＮ-chトランジスタを入れ替えたものである。
【００１９】
差動回路３は、Ｎ-chトランジスタ７０１，７０２，７０３とＰ-chトランジスタ７０４，７０５で構成されている。
Ｎ-chトランジスタ７０１は、ソースをＶＳＳに接続してゲートに一定のバイアスＶＢＩＡＮを与えて、定電流源として機能している。
【００２０】
Ｎ-chトランジスタ７０１のドレインには、２個のＮ-chトランジスタ７０２，７０３のソースを共通接続している。Ｎ-chトランジスタ７０２のドレインには、Ｐ-chトランジスタ７０４のドレインを接続し、Ｎ-chトランジスタ７０３のドレインには、Ｐ-chトランジスタ７０５のドレインを接続している。
【００２１】
Ｐ-chトランジスタ７０４，７０５のソースは共通接続して電源ＶＤＤに接続し、Ｐ-chトランジスタ７０４，７０５のゲートは共通接続してＮ-chトランジスタ７０３のドレイン、つまりＰ-chトランジスタ７０５のドレインに接続している。
【００２２】
出力回路４は、Ｎ-chトランジスタ７０６とＰ-chトランジスタ７０７で構成されている。Ｎ-chトランジスタ７０６は、ソースを接地してゲートに一定のバイアスＶＢＩＡＳＮを与えて定電流源として機能している。
【００２３】
Ｎ-chトランジスタ７０６のドレインには、Ｐ-chトランジスタ７０７のドレインを接続し、Ｐ-chトランジスタ７０７は、ソースを電源ＶＤＤに接続してゲートを差動回路３の出力端子であるＮ-chトランジスタ７０２のドレインに接続している。
【００２４】
バイアス電圧発生回路を構成するＰ-chトランジスタ６０８は、ソースを電源ＶＤＤに接続してゲートをドレインに接続している。ドレイン端子は抵抗６１０を介して接地されている。このＰ-chトランジスタ６０８と抵抗６１０の接続部では、Ｐ-chトランジスタ６０８のゲートの幅と長さおよび抵抗６１０の抵抗値Ｒなどの設計パラメータにより一定電圧が決まる。
【００２５】
この時の電圧をＶＢＩＡＳとし、差動回路３、出力回路４のバイアス用トランジスタのゲート電圧として供給している。バイアス電圧ＶＢＩＡＳはＰ-chトランジスタ７０８のゲートに接続され、このＰ-chトランジスタ７０８は、ソースが電源ＶＤＤに接続されてドレインはＮ-chトランジスタ７０９のドレインに接続されている。Ｎ-chトランジスタ７０９は、ゲートがドレインに接続されてソースは接地されている。
【００２６】
Ｎ-chトランジスタ７０９のドレインはバイアス電圧ＶＢＩＡＳＮとして、差動回路３のＮ-chトランジスタ７０１および出力回路４のＮ-chトランジスタ７０６の各ゲートに供給されている。
【００２７】
図９の場合と同様、バイアス回路は低消費電流となるＶＢＩＡＳＮに設計される。
Ｐ-chトランジスタ６０９は、ソースを電源ＶＤＤに接続してゲートをスタンバイ制御信号ＳＴＢＹに接続し、ドレインをバイアス電圧ＶＢＩＡＳに接続している。７１０はバイアス電圧信号ＶＢＩＡＳＮの配線に発生する寄生容量で、容量値Ｃ３と表示されている。
【００２８】
図１２は図１１のタイミングチャートを示す。
スタンバイ制御信号ＳＴＢＹは通常はＨレベルとなっており、Ｐ-chトランジスタ６０９はＯＦＦ状態である。したがって、バイアス電圧ＶＢＩＡＳはＰ-chトランジスタ６０８と抵抗Ｒ６１０で決まる電圧ＶＢＩＡＳを発生している。また、Ｐ-chトランジスタ７０８とＮ-chトランジスタ７０９はバイアス電圧ＶＢＩＡＳＮを発生している。差動回路３と出力回路４は図９の場合と同様にヌルアンプを構成している。したがって、非反転入力端子Ｖ＋にＶｉｎ信号が入力されている場合、出力端子ＶｏにもＶｉｎとほぼ同一の電圧が発生している。
【００２９】
次にＳＴＢＹ信号をＬレベルにする。すると、Ｐ-chトランジスタ６０９がＯＮし、バイアス電圧ＶＢＩＡＳは電源電圧ＶＤＤまで上昇する。また、Ｐ-chトランジスタ７０８のゲート電圧が電源電圧ＶＤＤまで上昇し、電流が流れなくなり、Ｎ-chトランジスタ７０９の動作ドレイン電圧がＶＳＳまで下降するため、ＶＢＩＡＳＮはＶＳＳまで下降する。
【００３０】
ＶＢＩＡＳＮの電圧は低消費電流設計のために（ＶＳＳ＋１ボルト）の近傍に設定されている。したがって、ＶＳＳへの下降に要する時間はＮ-chトランジスタ７０９の設計サイズによって高速に遷移させることが可能である。
【００３１】
この時、差動回路３のＮ-chトランジスタ７０１と出力回路４のＮ-chトランジスタ７０６のゲート電圧がＶＳＳまで下降するため、Ｎ-chトランジスタ７０１，７０６には電流が流れなくなる。この状態の時、差動回路３、出力回路４は電流を消費しないため、スタンバイ状態になる。また、出力端子Ｖｏは出力端子電圧が不確定の状態となる。
【００３２】
次にＳＴＢＹ信号をＨにしてスタンバイ状態から通常動作状態に切り替える。Ｐ-chトランジスタ６０９はオフとなる。ＶＳＳまで下降しているＶＢＩＡＳＮには寄生容量７１０が存在し、ＶＳＳ電位となる電荷が蓄積されている。Ｐ-chトランジスタ７０８は低消費電流設計のために、抵抗値は大きく設定されているため、寄生容量に所望の電荷を充電させ、ＶＢＩＡＳＮを通常動作電位（≒ＶＳＳ＋１ボルト）まで上昇させる。
【００３３】
【発明が解決しようとする課題】
しかしながら、図９に示した従来の差動増幅装置では、ＶＢＩＡＳの寄生容量６１１は液晶駆動装置のように多数の差動増幅装置を配置している場合、容量は数ｐＦの大きさになることがある。その寄生容量に蓄積された電荷を放電するのは、前記の抵抗Ｒ６１０である。
【００３４】
ところが、低消費電流設計のため抵抗値Ｒは比較的大きな抵抗値となっており、放電には数μｓ程度の時間が必要となる。スタンバイ状態から通常動作状態に遷移させる時、通常のバイアス電圧ＶＢＩＡＳに変化する時間は数μｓかかると出力電圧Ｖｏが安定する時間が数μｓ必要となる。
【００３５】
また、図１１に示した従来の差動増幅装置でも、ＶＢＩＡＳＮの寄生容量７１０は数ｐＦの大きさになる。その寄生容量に電荷を充電するのは、Ｐ-chトランジスタ７０８である。ところが、低消費電流設計のため抵抗６１０は比較的大きな抵抗値となっており、放電には数μｓ程度の時間が必要となり、図９の場合と同様スタンバイ状態から通常動作状態に遷移させる時、出力電圧Ｖｏが安定する時間が数μｓ必要となる。
【００３６】
したがって、このような従来の差動増幅装置を高画素表示の液晶駆動装置に応用した場合、動作周波数が１０μｓ程度では前記の安定時間は画質へ影響を及ぼすという問題がある。
【００３７】
本発明は、スタンバイ状態から通常動作状態への変化の動作速度を早め、また差動回路が安定するまで、出力過渡応答の歪み波形発生を低減することのできる差動増幅装置を提供することを目的とする。
【００３８】
【課題を解決するための手段】
本発明の差動増幅装置は、スタンバイ状態から通常動作状態に変化した時にバイアス電圧が安定するまでの間は出力過渡応答の歪みが外部に出力されることを防ぐ遮断回路、またはバイアス電圧ラインの寄生容量を迅速に放電する回路、またはバイアス電圧ラインの寄生容量を迅速に充電する回路を設けたことを特徴とする。
【００３９】
この本発明によると、スタンバイ状態から通常動作状態への変化の動作速度を早め、また差動回路が安定するまで、出力過渡応答の歪み波形発生を低減することができる。
【００４０】
【発明の実施の形態】
本発明の請求項１記載の差動増幅装置は、非反転入力端子に加えられる電圧と反転入力端子に加えられる電圧との差に応じた電圧を出力する差動回路と、一定の電流を流す定電流源トランジスタと前記差動回路の出力電圧に応じて電流が制御される制御用トランジスタとの直列回路からなり前記定電流源トランジスタと前記制御用トランジスタの接続点に出力端子を設けた出力回路と、前記差動回路と前記出力回路の動作電流を決めるための一定のバイアス電圧を発生させるバイアス電圧発生回路と、前記バイアス発生回路のバイアス電圧を変化させて動作電流を制御する制御用スイッチと、前記出力回路の出力に設けられこの出力回路の信号を遮断するスイッチと、前記遮断スイッチの制御タイミングを前記制御用スイッチの制御タイミングから遅延させる遅延手段とを備え、遮断スイッチの出力から出力信号を得るように構成したことを特徴とし、スタンバイ状態から通常動作状態に変化した時、バイアス電圧が安定するまでの間、出力スイッチを開き、出力過渡応答の歪みが外部に出力されることを防ぐことができる。
【００４１】
本発明の請求項２記載の差動増幅装置は、請求項１において、バイアス発生回路のバイアス電圧を変化させて動作電流を制御する制御用スイッチを、出力回路からの出力信号が安定した後に動作させて電流を制御し、その後に制御用スイッチを解除して、通常動作にする動作タイミングにより動作することを特徴とする。
【００４２】
具体的には、液晶駆動装置に使用する場合には、バイアス制御を前記液晶駆動装置が動作が安定してから作用させ、一定時間バイアス電流を停止させた後、さらに動作状態にするタイミングで制御させる。これによれば、液晶駆動装置に用いた場合、一定期間バイアス電流を停止させるため、低消費電力化が図れる。
【００４３】
本発明の請求項３記載の差動増幅装置は、請求項１において、バイアス発生回路のバイアス電圧を変化させて動作電流を制御する制御用スイッチを、出力回路からの出力信号が発生する前に動作させて電流の停止若くは低減をはかり、その後に制御用スイッチを解除して、通常動作にする動作タイミングにより動作することを特徴とする。
【００４４】
具体的には、液晶駆動装置に使用する場合には、液晶駆動装置の１動作サイクルのなかで、バイアス制御を前記液晶駆動装置の動作開始前に作用させ、一定時間バイアス電流を停止させた後、動作状態にするタイミングで制御させ、差動回路が動作する前に、一定期間バイアス電流を停止させるため、動作開始時点の出力歪みは請求項２記載の動作タイミングに比較して影響が少ない。
【００４５】
以下、本発明の各実施の形態を図１〜図８に基づいて説明する。
なお、従来例を示す図９，図１１と同様の作用を成すものには同一の符号を付けて説明する。
【００４６】
（実施の形態１）
図１と図２は（実施の形態１）を示す。
図１に示す差動増幅装置は、図９に示した差動増幅装置の出力回路２の出力Ｖｙと出力端子Ｖｏの間にスイッチ１０３を備え、このスイッチ１０３の開閉の制御が、遅延回路１０１を介してスタンバイ制御信号ＳＴＢＹで実施されている。スタンバイ制御信号ＳＴＢＹは前記従来例の動作と同じで、バイアス電流を停止させ、スタンバイ状態にするものである。
【００４７】
遅延手段１０１は、スタンバイ制御信号ＳＴＢＹが通常状態からスタンバイ状態に変化する時は、ＳＴＢＹと同時に出力が変化して遅延は発生せず、ＳＴＢＹがスタンバイ状態から通常状態に変化する時に限って規定時間Δｔだけ出力の変化が遅延される。
【００４８】
図２は図１のタイミングチャートを示す。
スタンバイ制御信号ＳＴＢＹは通常はＨレベルとなっており、Ｐ-chトランジスタ６０９はＯＦＦ状態である。したがって、バイアス電圧ＶＢＩＡＳはＰ-chトランジスタ６０８と抵抗６１０で決まる電圧ＶＢＩＡＳを発生している。
【００４９】
差動回路１には反転入力端子Ｖ−と非反転入力端子Ｖ＋があるが、反転入力端子は出力端子Ｖｏに接続されており、差動回路１と出力回路２はヌルアンプを構成している。したがって、非反転入力端子Ｖ＋にＶｉｎ信号が入力されている場合、出力端子ＶｏにもＶｉｎとほぼ同一の電圧が発生している。
【００５０】
次にスタンバイ制御信号ＳＴＢＹをＬレベルにする。すると、Ｐ-chトランジスタ６０９がＯＮし、バイアス電圧ＶＢＩＡＳは電源電圧ＶＤＤまで上昇する。この時、遅延手段１０１は遅延させることなく、スタンバイ制御信号ＳＴＢＹがＨレベルからＬレベルに反転したタイミングにスイッチ１０３を開く。したがって、出力端子はハイ・インピーダンス状態となる。
【００５１】
ＶＢＩＡＳの電圧は低消費電流設計のために（ＶＤＤ−１ボルト）の近傍に設定されている。電位差が１ボルト程度と小さいため、電源電圧への上昇に要する時間はＰ-chトランジスタ６０９の設計サイズによって高速に遷移させることが可能である。
【００５２】
この時、差動回路１のＰ-chトランジスタ６０１と出力回路２のＰ-chトランジスタ６０６のゲート電圧が電源ＶＤＤまで上昇するため、トランジスタ６０１，６０６には電流が流れなくなる。
【００５３】
この状態の時、差動回路１と出力回路２は電流を消費しないため、スタンバイ状態になる。また、出力端子Ｖｙは出力端子電圧が不確定の状態となり、Ｖｏはスイッチ１０３がオフ状態のためハイ・インピーダンス状態となっている。
【００５４】
次にスタンバイ制御信号ＳＴＢＹをＨレベルにしてスタンバイ状態から通常動作状態に切り替える。Ｐ-chトランジスタ６０９はオフとなる。電源電圧まで上昇しているＶＢＩＡＳには寄生容量６１１が存在し、電源電位となる電荷が蓄積されている。抵抗６１０は、寄生容量６１１に蓄積された電荷を矢印Ｉｄｉｓの方向に放電させ、ＶＢＩＡＳを通常動作電位（≒ＶＤＤ−１ボルト）まで下降させる。
【００５５】
寄生容量に蓄積された電荷を放電させる素子は比較的大きな抵抗値Ｒであるため、バイアス電圧が通常電圧まで変化するには数μｓ必要となる。この時、出力回路２の出力Ｖｙは、バイアス電圧が不安定の状態になっているため、歪みが発生している。
【００５６】
遅延手段１０１は、論理制御回路または論理制御回路とＣＲ時定数を用いた遅延素子から構成されており、設計当初に決めた規定時間Δｔの後に、スイッチ１０３が閉じる。この規定時間をＶｙが収束する時間に設定しておけば、出力端子Ｖｏには歪み波形が出力されることがない。
【００５７】
液晶駆動装置に用いる場合、図面には記載していないが、Ｖｏには数１０ｐＦ〜数１００ｐＦの容量負荷が接続されている。そのため、スタンバイ状態においては前記負荷容量に一定電圧が充電されているため、ハイ・インピーダンスになっていても出力電圧の大きな変動はない。
【００５８】
なお、この（実施の形態１）では差動回路１と出力回路２は図９と同じ構成で説明を行ったが、図１１のＮチャネルをバイアストランジスタとした差動回路３と出力回路４と、遅延手段１０１とスイッチ１０３を組み合わせても同じ効果が得られる。さらに図９および図１１を組み合わせるとともに遅延手段１０１とスイッチ１０３を組み合わせてＣＭＯＳ型の差動増幅装置を構成することもできる。
【００５９】
（実施の形態２）
図３と図４は（実施の形態２）を示す。
この差動増幅装置は、図９に示した差動増幅装置のバイアス信号ＶＢＩＡＳのラインにＮ-chトランジスタ２０１，２０２と容量２０３からなる放電回路を追加したものである。
【００６０】
Ｎ-chトランジスタ２０１は、ドレインをバイアス信号ＶＢＩＡＳに接続してゲートをスタンバイ制御信号ＳＴＢＹに接続し、ソースを容量２０３を介して接地されている。
【００６１】
Ｎ-chトランジスタ２０２は、ドレインをＮ-chトランジスタ２０１のソースに接続してゲートにはスタンバイ制御信号ＳＴＢＹの逆極性信号を印加し、ソースは接地されている。
【００６２】
図４は図３のタイミングチャートを示す。
スタンバイ制御信号ＳＴＢＹは通常Ｈレベルとなっており、Ｐ-chトランジスタ６０９はＯＦＦである。したがって、バイアス電圧ＶＢＩＡＳはＰ-chトランジスタ６０８と抵抗６１０で決まる電圧ＶＢＩＡＳを発生している。
【００６３】
差動回路１には反転入力端子Ｖ−と非反転入力端子Ｖ＋があるが、反転入力端子は出力端子Ｖｏに接続されており、差動回路１と出力回路２はヌルアンプを構成している。したがって、非反転入力端子Ｖ＋にＶｉｎ信号が入力されている場合、出力端子ＶｏにもＶｉｎとほぼ同一の電圧が発生している。
【００６４】
Ｎ-chトランジスタ２０１はゲート電位がスタンバイ制御信号ＳＴＢＹと同じであるため、オン状態である。したがって、バイアス信号ＶＢＩＡＳの電圧が容量２０３に印加されており、バイアス電位分の電荷が蓄積されている。
【００６５】
Ｎ-chトランジスタ２０２はゲート電位がスタンバイ制御信号ＳＴＢＹとは逆極性の電位であるため、オフ状態である。したがって、容量２０３の電荷は放電することなく保持されている。
【００６６】
次にスタンバイ制御信号ＳＴＢＹをＬレベルにする。すると、Ｐ-chトランジスタ６０９がＯＮし、バイアス電圧ＶＢＩＡＳは電源電圧ＶＤＤまで上昇する。これによってＮ-chトランジスタ２０１のゲートはオフ状態となり、バイアス信号ＶＢＩＡＳと容量２０３の間の接続は切り離されるためバイアス信号ＶＢＩＡＳへはなんら影響を及ぼさない。Ｎ-chトランジスタ２０２のゲートはスタンバイ制御信号ＳＴＢＹの逆極性のため、Ｈレベルとなりオンする。このとき、容量２０３に蓄積された電荷はＮ-chトランジスタ２０２を通じてＶＳＳへ放電される。
【００６７】
ＶＢＩＡＳの電圧は低消費電流設計のために（ＶＤＤ−１ボルト）の近傍に設定されている。電位差が１ボルト程度と小さいため、電源電圧への上昇に要する時間はＰ-chトランジスタ６０９の設計サイズによって高速に遷移させることが可能である。これは従来例と同様である。
【００６８】
この時、差動回路１のＰ-chトランジスタ６０１と出力回路２のＰ-chトランジスタ６０６のゲート電圧が電源ＶＤＤまで上昇するため、トランジスタ６０１，６０６には電流が流れなくなる。この状態の時、差動回路１、出力回路２は電流を消費しないため、スタンバイ状態になる。
【００６９】
次にスタンバイ制御信号ＳＴＢＹをＨレベルにしてスタンバイ状態から通常動作状態に切り替える。Ｐ-chトランジスタ６０９はオフとなる。電源電圧まで上昇しているＶＢＩＡＳには寄生容量６１１が存在し、電源電位となる電荷が蓄積されている。抵抗６１０は寄生容量に蓄積された電荷を放電させ、ＶＢＩＡＳを通常動作電位（≒ＶＤＤ−１ボルト）まで下降させる。
【００７０】
寄生容量に蓄積された電荷を放電させる素子は比較的大きな抵抗値Ｒであるため、バイアス電圧が通常電圧まで変化するには数μｓ必要となる。
しかしながら、Ｎ-chトランジスタ２０１がオンし、Ｎ-chトランジスタ２０２がオフすることにより、バイアス信号ＶＢＩＡＳ端子に電荷が放電された状態の容量２０３が接続されることにより、寄生容量６１１の容量Ｃ１に蓄積された電荷は、抵抗６１０と容量２０３を通じて放電されることになる。容量２０３の大きさを適当に設定することで放電時間を十分短くすることができる。
【００７１】
放電が十分され、バイアス信号がＶＢＩＡＳの所望の値になった時、容量２０３に通常状態の電荷が充電されれば電流は停止するため、無駄な電流消費が発生しない。
【００７２】
（実施の形態３）
図５と図６は（実施の形態３）を示す。
この差動増幅装置は、図１１に示した差動増幅装置のバイアス信号ＶＢＩＡＳみのラインにＰ-chトランジスタ３０１，３０２と容量３０３からなる充電回路を追加したものである。
【００７３】
Ｐ-chトランジスタ３０１は、ドレインをバイアス信号ＶＢＩＡＳＮに接続してゲートはスタンバイ制御信号ＳＴＢＹの逆極性のスタンバイ制御信号を接続し、ソースは容量３０３を介して電源ＶＤＤに接続されている。
【００７４】
Ｐ-chトランジスタ３０２は、ドレインをＰ-chトランジスタ３０１のソースに接続してゲートにはスタンバイ制御信号ＳＴＢＹとは同一極性の信号と接続し、ソースは電源ＶＤＤに接続されている。
【００７５】
図６は図５のタイミングチャートを示す。
スタンバイ制御信号ＳＴＢＹは通常Ｈレベルとなっており、Ｐ-chトランジスタ６０９はＯＦＦ状態である。したがって、バイアス電圧ＶＢＩＡＳはＰ-chトランジスタ６０８と抵抗６１０で決まる電圧ＶＢＩＡＳを発生している。
【００７６】
またＰ-chトランジスタ７０８とＮ-chトランジスタ７０９はバイアス電圧ＶＢＩＡＳＮを発生している。差動回路１には反転入力端子Ｖ−と非反転入力端子Ｖ＋があるが、反転入力端子は出力端子Ｖｏに接続されており、差動回路１と出力回路２はヌルアンプを構成している。したがって、非反転入力端子Ｖ＋にＶｉｎ信号が入力されている場合、出力端子ＶｏにもＶｉｎとほぼ同一の電圧が発生している。
【００７７】
Ｐ-chトランジスタ３０１はゲート電位が前記ＳＴＢＹと逆極性電位であるため、オン状態である。したがって、バイアス信号ＶＢＩＡＳＮの電圧が容量３０３に印加されており、バイアス電位分の電荷が蓄積されている。
【００７８】
Ｐ-chトランジスタ３０２はゲート電位がスタンバイ制御信号ＳＴＢＹと同一極性の電位であるため、オフ状態である。したがって、容量３０３の電荷は放電することなく保持されている。
【００７９】
次にスタンバイ制御信号ＳＴＢＹをＬレベルにする。すると、Ｐ-chトランジスタ６０９がＯＮし、バイアス電圧ＶＢＩＡＳは電源電圧ＶＤＤまで上昇する。また、バイアス電圧ＶＢＩＡＳＮはＶＳＳまで下降する。
【００８０】
Ｐ-chトランジスタ３０１のゲートはオフ状態となり、バイアス信号ＶＢＩＡＳＮと容量３０３の間の接続は切り離されるため、バイアス信号ＶＢＩＡＳＮへは何ら影響を及ぼさない。
【００８１】
Ｐ-chトランジスタ３０２のゲートはスタンバイ制御信号ＳＴＢＹと同じ極性のため、Ｌレベルとなり、このＰ-chトランジスタ３０２はオンする。このとき、容量３０３に蓄積された電荷はＰ-chトランジスタ３０２を通じて電源ＶＤＤへ放電される。
【００８２】
ＶＢＩＡＳＮの電圧は低消費電流設計のために（ＶＳＳ＋１ボルト）の近傍に設定されている。電位差が１ボルト程度と小さいため、ＶＳＳ電圧への下降に要する時間はＮ-chトランジスタ７０９の設計サイズによって高速に遷移させることが可能である。これは従来例と同様である。
【００８３】
この時、差動回路１のＰ-chトランジスタ７０１と出力回路２のＰ-chトランジスタ７０６のゲート電圧がＶＳＳまで下降するため、トランジスタ７０１，７０６には電流が流れなくなる。この状態の時、差動回路１、出力回路２は電流を消費しないため、スタンバイ状態になる。
【００８４】
次にスタンバイ制御信号ＳＴＢＹをＨレベルにしてスタンバイ状態から通常動作状態に切り替える。Ｐ-chトランジスタ６０９はオフとなる。ＶＳＳ電圧まで下降しているＶＢＩＡＳＮは寄生容量７１０が存在し、電源電位差となる電荷が蓄積されている。
【００８５】
スタンバイ制御信号ＳＴＢＹをＨレベルにすると、Ｐ-chトランジスタ７０８はオフして、寄生容量に蓄積された電荷を充電させ、ＶＢＩＡＳＮを通常動作電位（≒ＶＳＳ＋１ボルト）まで上昇させる。
【００８６】
寄生容量に蓄積された電荷を充電させる素子は比較的大きな抵抗のＰ-chトランジスタ７０８であるため、バイアス電圧が通常電圧まで変化するには数μｓ必要となる。
【００８７】
しかしながら、Ｐ-chトランジスタ３０１がオンし、Ｐ-chトランジスタ３０２がオフすることにより、バイアス信号ＶＢＩＡＳＮ端子には電荷が放電された状態の容量３０３が接続されることにより、寄生容量７１０に蓄積された電荷は、前記Ｐ-chトランジスタ７０８と容量３０３を通じて電源ＶＤＤから電荷が充電されることになる。
【００８８】
容量の大きさを適当に設定することで放電時間を十分短くすることができる。
充電が十分され、バイアス信号がＶＢＩＡＳＮの所望の値になった時、容量３３に通常状態の電荷が充電されれば電流は停止するため、無駄な電流消費が発生しない。
【００８９】
（実施の形態４）
（実施の形態２）の差動増幅装置と（実施の形態３）の差動増幅装置とを組み合わせてＣＭＯＳ構成の差動増幅装置を構成することによってＰチャネル用差動回路とＮチャネル用差動回路の両方の過渡特性を高速に改善できる。
【００９０】
具体的には、非反転入力端子に加えられる電圧と反転入力端子に加えられる電圧との差に応じた電圧を出力するＣＭＯＳ型差動回路と、一定の電流を流す定電流源トランジスタと前記差動回路の出力電圧に応じて電流が制御される制御用トランジスタとの直列回路からなり前記定電流源トランジスタと前記制御用トランジスタの接続点に出力端子を設けた出力回路と、前記ＣＭＯＳ型差動回路と前記出力回路の動作電流を決めるための一定のバイアス電圧を発生させるＰ-chトランジスタ用バイアス電圧発生回路ならびにＮ-chトランジスタ用バイアス電圧発生回路と、前記Ｐ-chトランジスタ用バイアス電圧発生回路ならびにＮ-chトランジスタ用バイアス電圧発生回路のバイアス電圧を変化させて動作電流を制御する制御用スイッチと、前記Ｐ-chトランジスタ用バイアス電圧信号と接地との間に直列に接続される第１のＮ-chトランジスタ（２０１）と第１の容量（２０３）と、前記第１の容量（２０３）と接地の間に並列接続される第２のＮ-chトランジスタ（２０２）と、前記Ｎ-chトランジスタ用バイアス電圧信号と電源端子との間に直列に接続される第１のＰ-chトランジスタ（３０１）と第２の容量（３０３）と、前記第２の容量（３０３）と電源端子の間に接続される第２のＰ-chトランジスタ（３０２）とを備え、第１のＮ-chトランジスタ（２０１）のゲートには前記制御用スイッチを制御する制御信号と同一の極性の制御信号を供給し、第２のＮ-chトランジスタ（２０２）のゲートには前記制御用スイッチとは逆の極性の制御信号を供給し、第１のＰ-chトランジスタ（３０１）のゲートには前記制御信号とは逆の極性の信号を供給し、第２のＰ-chトランジスタ（３０２）のゲートには前記制御用スイッチと同一の極性の制御信号を供給して構成される。
【００９１】
（実施例）
次に上記の各実施の形態の差動増幅装置を、液晶駆動装置に応用した具体例を図７と図８の（ａ）〜（ｃ）に基づいて説明する。
【００９２】
図７において、４０１は上記の各実施の形態の差動増幅装置、４０２は基準電圧を適宜選択して差動増幅装置４０１に入力させる電圧選択回路、４０３は電圧選択回路４０２に入力し、電圧の切り替えを制御する信号ＬＤ、４０４はＴＦＴアレイを画素数分配置した液晶パネル、４０５はＴＦＴゲート信号を出力し垂直方向に走査させるゲート信号発生部、４０６は差動増幅装置４０１から出力されたアナログ信号Ｖｏ、４０７はゲート信号発生部４０５からのゲート信号ＶＧ、４０８は差動増幅装置４０１のスタンバイ制御信号ＳＴＢＹである。
【００９３】
（比較例）
図８（ａ）にはスタンバイ制御信号ＳＴＢＹを用いない場合の図７の動作タイミングチャートを示す。
【００９４】
差動増幅装置４０１に入力される電圧を電圧選択回路４０２で選択し入力制御するＬＤ４０３がＨレベルになると、差動増幅装置４０１の出力Ｖｏにアナログ出力が発生する。
【００９５】
順次にＬＤ信号が入力されると、差動増幅装置４０１の出力Ｖｏの状態が変化する。ＬＤの動作サイクルをｔ１とすると、ｔ１は１水平動作サイクル時間に相当することになる。
【００９６】
差動増幅装置４０１の出力Ｖｏは負荷であるＴＦＴパネル４０４の負荷時定数および差動増幅装置４０１の駆動能力で決まる過渡応答時間ｔ２で出力される。
ゲート制御信号ＶＧ４０７はＨレベルになることで、ＴＦＴパネル４０４のＴＦＴトランジスタ４０９のゲートをオンし、アナログ信号Ｖｏ４０６を液晶容量４１０に充電させる。
【００９７】
そしてアナログ信号Ｖｏ４０６が、ＬＤ信号４０３が変化する前にゲート信号ＶＧ４０７をＬレベルにしてオフしなければならない。図８（ａ）ではアナログ信号Ｖｏ４０６はｔ２で目標値に到達している。
【００９８】
そのため、１水平周期ｔ１の残り時間ｔ３は液晶パネル４０４に電荷充電時間としては無効な期間である。
（実施例１）
次に図８（ｂ）の動作タイミングチャートでは、スタンバイ制信号御ＳＴＢＹを用いた実施例を示している。
【００９９】
１動作サイクルは図８（ａ）と同じｔ１である。また、アナログ信号Ｖｏ４０６が安定する時間ｔ２も同じである。スタンバイ信号ＳＴＢＹはアナログ信号が安定した後、ｔ４後（ｔ４は０でも問題はない）にスタンバイ信号ＳＴＢＹをアクティブにする。
【０１００】
ｔ２の期間にスタンバイ信号をアクティブすることも可能ではあるが、アナログ信号の過渡応答中であるｔ２の期間では、ＴＦＴパネル４０４の負荷に十分電荷が充電されておらず、ＴＦＴパネル４０４の負荷容量は表示画面の物理的幾何学的に分布的に配置されているため、均等な充電もされていない。その際にスタンバイ状態にすると、パネル負荷内部での電荷の再配分などが発生し、信号の反射、定常波等発生により歪みが発生する。その歪みは不要輻射の要因にもなるためスタンバイ信号はアナログ信号が安定した後にアクティブにすることが望ましい。
【０１０１】
制御信号ＳＴＢＹがアクティブになると、差動増幅装置４０１は電流が停止しスタンバイ状態となる。一定時間ｔＳだけＨレベルにした後、通常動作状態になる様に制御信号ＳＴＢＹをＨレベルにする。
【０１０２】
スタンバイ状態では差動増幅装置のアナログ出力信号Ｖｏは不確定状態ではあるが、ＴＦＴパネルの負荷容量に充電された電位が維持される。
基本動作サイクルｔ１の内、ｔ５の期間を電流停止するため、ｔ５／ｔ１の比率分の電流低減が可能となる。
【０１０３】
通常状態になると、アナログ出力信号Ｖｏからは、電圧選択回路４０２で決まる電圧を再び出力する。このとき、アナログ出力信号はバイアス電圧が変化するために歪みが発生するが、従来例の差動増幅装置に比べ、本発明の差動増幅装置によれば歪みは低減されているため、歪み発生時間ｔ６はわずかなものである。タイミングｔ７はゲート信号がオフするまでのホールド時間である。従来例の差動増幅装置では歪みがおおきければｔ７はわずかな時間しか残っておらず、表示画質の劣化の恐れがある。
【０１０４】
図１に示した（実施の形態１）およびその変形例の差動増幅装置を（実施例１）に示すように液晶駆動装置に採用することによって、遅延手段１０１により前記の歪みが外部に漏洩されることがない、若しくは、スイッチ１０３の開閉時のノイズにより僅かな歪みが発生するだけで、良好な画像表示を実現できる。
【０１０５】
図３に示した（実施の形態２）、図５に示した（実施の形態３）、または（実施の形態４）およびそれらの変形例の差動増幅装置を（実施例１）に示すように液晶駆動装置に採用することによって、充電回路と放電回路のうちの少なくとも一方を付加してバイアス電圧の変動時間を短くしているため、前記の歪みを低減することができ、前記ノ歪み発生時間ｔ６は従来例に比べて低減され、表示画質の劣化の少ない優れた液晶駆動装置を実現できる。
【０１０６】
（実施例２）
図８（ｃ）は（実施例２）を示す。
（実施例１）を示す図８（ｂ）のスタンバイ信号ＳＴＢＹは、アナログ信号Ｖｏがｔ２の安定時間になった後にスタンバイ信号ＳＴＢＹをアクティブにしたが、この（実施例２）では、アナログ信号ＬＤ４０３が入力されアナログ信号が出力開始する前にスタンバイ信号を入力し、電流を停止させ、ｔ５時間後に始めてアナログ信号を出力させるものである。
【０１０７】
このタイミングを用いることにより、図８（ｂ）で示したｔ６の歪み発生期間はアナログ出力期間ｔ２に吸収されるため、外部には歪みとしては発生せず、過度応答時間を支配しているｔ２に包含される。
【０１０８】
ｔ８はｔ５′からｔ５の間で変化させても構わない。スタンバイ信号ＳＴＢＹのＨレベルからＬレベルへの立ち下がりと、信号ＬＤのＬレベルからＨレベルへの立ち上がりとは同時でなくてもよい。
【０１０９】
このように、本発明の差動増幅装置４０１の動作タイミングでは、ゲート信号がＨレベルになった後、アナログ信号が出力される前でスタンバイ信号をアクティブにすることで、歪みをさらに低減でき、低消費電流化が図れる液晶駆動装置が実現できる。
【０１１０】
図１に示した（実施の形態１）およびその変形例の差動増幅装置、図３に示した（実施の形態２）、図５に示した（実施の形態３）、または（実施の形態４）およびそれらの変形例の差動増幅装置を（実施例２）に示すように液晶駆動装置に採用することによって、遅延手段１０１、または充電回路と放電回路のうちの少なくとも一方を付加して、差動増幅装置の出力端子での歪みが低減され、従って、従来例に比べて、スタンバイ状態から通常状態への過渡応答は歪みが少なくて出力信号は速やかに安定し、画質劣化の少ない優れた液晶駆動装置を実現できる。
【０１１１】
【発明の効果】
本発明の請求項１記載の差動増幅装置によれば、スタンバイ状態から通常動作に変化された場合の出力歪みが、外部に漏洩されることを、適当な遅延手段により発生を遅延させるため、歪みの発生を低減できる。
【０１１２】
本発明の請求項２記載の差動増幅装置によれば、アナログ信号出力後に通常動作タイミングからスタンバイ状態に変化させ、さらに通常動作状態に変化させることにより、消費電流の低減が図れる。
【０１１３】
本発明の請求項３記載の差動増幅装置によれば、アナログ信号出力前にスタンバイ状態にし、さらに通常動作状態に変化させることにより、消費電流の低減が図れる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）の差動増幅装置の構成図
【図２】同実施の形態の要部のタイミングチャート図
【図３】本発明の（実施の形態２）の差動増幅装置の構成図
【図４】同実施の形態の要部のタイミングチャート図
【図５】本発明の（実施の形態３）の差動増幅装置の構成図
【図６】同実施の形態の要部のタイミングチャート図
【図７】本発明の各実施の形態の差動増幅装置を採用した液晶駆動装置の構成図
【図８】比較例と（実施例１）〜（実施例３）の各タイミングチャート図
【図９】従来の差動増幅装置の構成図
【図１０】同従来例のタイミングチャート図
【図１１】従来の差動増幅装置の構成図
【図１２】同従来例のタイミングチャート図
【符号の説明】
１，３    差動回路
２，４    出力回路
６０１，６０６，７０１，７０６    Ｐ-chトランジスタ
１０１    遅延手段
１０３    スイッチ
２０１    Ｐ-chトランジスタ〔第１のＰ-chトランジスタ〕
２０２    Ｐ-chトランジスタ〔第２のＰ-chトランジスタ〕
２０３    容量〔第１の容量〕
３０１    Ｎ-chトランジスタ〔第１のＮ-chトランジスタ〕
３０２    Ｎ-chトランジスタ〔第２のＮ-chトランジスタ〕
３０３    容量〔第１の容量〕
６１０    抵抗
６１１    寄生容量
【図１】
0003725117.tif 000002
【図２】
0003725117.tif 000003
【図３】
0003725117.tif 000004
【図４】
0003725117.tif 000005
【図５】
0003725117.tif 000006
【図６】
0003725117.tif 000007
【図７】
0003725117.tif 000008
【図８】
0003725117.tif 000009
【図９】
0003725117.tif 000010
【図１０】
0003725117.tif 000011
【図１１】
0003725117.tif 000012
【図１２】
0003725117.tif 000013