(57)【特許請求の範囲】
【請求項１】
半導体基板と、この半導体基板の前面に形成された複数のマイクロウェーブ回路構造と、このマイクロウェーブ回路構造に電気的に接続されて前記半導体基板の前面と背面とを貫通するように前記半導体基板に形成された複数個のビアホールと、前記半導体基板の背面に形成され、前記ビアホールを介して前記マイクロウェーブ回路構造に電気的に接続され、かつテスト用に使用される複数個のパッドとからなるモノリシックマイクロウェーブ集積回路と、
絶縁基板上に導電体を形成して構成され、前記導電体に前記モノリシックマイクロウェーブ集積回路の前記パッドを接続させて前記モノリシックマイクロウェーブ集積回路を装着する印刷回路基板と、
この印刷回路基板上に装着された前記モノリシックマイクロウェーブ集積回路を覆う印刷回路包囲体と
を具備することを特徴とするモノリシックマイクロウェーブ集積回路の実装構造。
【請求項２】
前記パッドは平面状に形成され、標準マイクロウェーブプローブに結合できることを特徴とする請求項１記載のモノリシックマイクロウェーブ集積回路の実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はモノリシックマイクロウェーブ集積回路およびその実装構造に係るもので、特にモノリシックマイクロウェーブ集積回路（以下ＭＭＩＣと記す）の回路構造に接触部を形成するための技術に関する。
【０００２】
【従来の技術】
ワイヤボンディング、フリップ−チップ、ＴＡＢ（Ｔａｐｅ−Ａｕｔｏｍａｔｅｄ−Ｂｏｎｄｉｎｇ）技術などの様々な技術がＭＭＩＣの前面の回路構造との接触部を形成するのに利用されている。
ワイヤボンドされたＭＭＩＣと次のレベルのパッケージング、たとえば印刷回路基板（以下ＰＣＢと記す）間の電気的内部接続は、通常銅リード、多重ワイヤボンド、エポキシカプセル化から構成されるプラスチィックマイクロ回路パッケージを用いてなされる。ＭＭＩＣパッドはワイヤボンドでパッケージリードに内部的に連結される。しかし、その複雑性および非信頼性のためワイヤボンディングは新規技術に置き換えられつつある。
【０００３】
一般的に、背面工程は、基板を厚さ数ミリに薄く研磨する工程、例えばＭＥＳＦＥＴのソース端子が接地されるように前面の回路構造に接続されるビアホールを形成する工程、および接地面を形成するように背面を平坦化する工程を包含する。
【０００４】
最近使用されつつあるフリップチップ技術およびその概念の場合において、基板前面のＭＭＩＣ入出力パッドは数百ミクロン以上の厚さに厚く金属で形成され、バンプを形成する。これらＭＭＩＣのバンプは、前面が下方を向くように装置を裏返してＰＣＢの導電体に半田付けされて、ＭＭＩＣをＰＣＢに装着させるために利用される。このバンプが多量に設けられているから、ＭＭＩＣ前面の回路構造はＭＭＩＣが装着されるときに損傷されない。
【０００５】
【発明が解決しようとする課題】
製造工程の重要な部分は、良品ダイを判別することである。この良品ダイ判別は、最終工程段階の完了後に機能テストが遂行されて実施される。したがって、フリップ−チップ−オン−ボードのようなチップ−オン−ボード（ＣＯＢ）技術に対しては、現在もなお解決されない大きな問題点として残っている。すなわち、バンプが非常に厚く、ラウンド形状であり、かつその結合構造が標準ウェハプロービング装置に対して導電性でないため、バンプ技術に対しては前記機能テストを行うために標準ウェハプロービング装置を利用することができない。そこで、テストボード上にダイを載置し、半田付けとテストの後に半田付けを除去するなどの複雑な作業を伴いながら機能テストを実施しているが、実用的でない。よって、良品ダイ判別を効果的に実施するために、ワイヤボンディングに代替できる接触技術が必要である。
【０００６】
本発明は上記の点に鑑みなされたもので、その目的は、ワイヤボンディングによらない接触部構造であり、かつ標準ウェハプロービング装置を用いて良品ダイ判別が可能となるモノリシックマイクロウェーブ集積回路およびその実装構造を提供することにある。
【０００７】
【課題を解決するための手段】
本発明によるモノリシックマイクロウェーブ集積回路の実装構造は、半導体基板と、この半導体基板の前面に形成された複数のマイクロウェーブ回路構造と、このマイクロウェーブ回路構造に電気的に接続されて半導体基板の前面と背面とを貫通するように半導体基板に形成された複数個のビアホールと、半導体基板の背面に形成されてビアホールを介してマイクロウェーブ回路構造に電気的に接続されてかつテスト用に使用される複数個のパッドとからなるモノリシックマイクロウェーブ集積回路を有し、絶縁基板上に導電体を形成して構成されて導電体にモノリシックマイクロウェーブ集積回路のパッドを接続させてモノリシックマイクロウェーブ集積回路を装着する印刷回路基板を備え、この印刷回路基板上に装着されたモノリシックマイクロウェーブ集積回路を覆う印刷回路包囲体を具備する。ここで、パッドは平面状に形成され、標準マイクロウェーブプローブに結合できることが好ましい。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は本発明のモノリシックマイクロウェーブ集積回路（ＭＭＩＣ）の実施の形態を示す図で、（Ａ）は平面図、（Ｂ）は側面図である。これらの図において、１１はＭＭＩＣ１０の平板状の半導体基板で、前面１１ｆと背面１１ｂとを有する。この半導体基板１１の前面１１ｆには複数のマイクロウェーブ回路構造１２が形成される。一方、半導体基板１１の背面１１ｂには、各回路構造１２に対応して複数の入出力パッド１４が形成されており、この入出力パッド１４は半導体基板１１に前面１１ｆと背面１１ｂとを貫通して形成されたビアホール１６を介して対応する前記各回路構造１２に電気的に接続される。また、半導体基板１１の前面１１ｆは保護膜１８でカバーされており、回路構造１２はこの保護膜１８で覆われている。
【０００９】
前記ビアホール１６は、反応性イオン食刻（ＲＩＥ）などの標準ガリウム砒素ＭＭＩＣ技術を用いて背面１１ｆから基板１１に穴を開けた後、この穴の内壁に導体を蒸着して形成される。
【００１０】
入出力パッド１４は、薄い金属のリフトオフまたは選択的な金属層形成により形成される。リフトオフ法の場合を詳述すれば、基板１１の背面１１ｂにフォトレジスト層を形成し、入出力パッド１４が形成される区域からフォトレジスト層を除去する。次に、薄い金属膜を基板１１の背面１１ｂ上に蒸着する。このとき、金属は基板１１に形成されたビアホール１６用の穴の内壁にも導電経路を形成するように蒸着される。次いで、レジストが除去され、基板１１の入出力パッド１４の位置の金属膜のみが残ることにより入出力パッド１４が形成される。金属膜は標準技術が要求する厚さに形成される。この金属膜により入出力パッド１４は平面状に形成される。
【００１１】
基板１１前面の保護膜１８は、後続の基板ボードに対する処理および組立て工程が実施される間、装置を保護できるように充分な厚さと機械的堅固性を有する。したがって、ワイヤーボンディングのようなパッケージが必要でない。具体的には、保護膜１８としてシクロテン（Cyclotene TM）などの誘電膜が使用される。
【００１２】
図２は、上記のようなＭＭＩＣ１０を印刷回路基板（ＰＣＢ）２０上に実装した構造を示す側面図である。この図において、ＰＣＢ２０は絶縁基板２２上に配線としての金属導電体２４を形成して構成される。ＭＭＩＣ１０は、例えば半田ペースト或いは導電性エポキシによりコーティングされた前記ＰＣＢ２０の金属導電体２４に入出力パッド１４をボンディングして、前記ＰＣＢ２０上に装着される。装着されたＭＭＩＣ１０は印刷回路包囲体２８によりカバーされる。
【００１３】
上記のようにして装着されるダイ（ＭＭＩＣ１０）は、背面１１ｂが上方に位置する状態で、スクライブ上のチップ−オン−ボード組立体ハウス或いはソー−フレームに積載される。そして、ダイは自動把持搬送装置により裏返えされ、ＰＣＢ２０上の半田ペースト或いは導電性エポキシコーティングされた導電体２４上に載置される。
【００１４】
ＭＭＩＣ１０は前面の敏感な能動装置回路網のＰＣＢレベルカプセル化が容易に行われるように、ＰＣＢ２０に装着されるとき前面１１ｆが上方に位置する状態に維持される。これは、バンプが前面に形成され、フリップ−チップがＰＣＢに装着されるとき前面が下向きにされるフリップ−チップ技術とは対照的な技術である。フリップ−チップの場合においてはＭＭＩＣの前面とＰＣＢボード間のカプセル化が難しい。
【００１５】
また、フリップ−チップにおいては、入出力バンプが前面に形成され、しかも該前面の能動装置のレベルを越えてバンプが厚く形成されなければならない。対照的に、上記ＭＭＩＣ１０においては入出力パッド１４が厚く形成されず、総体的な変動なしに標準ガリウム砒素ＭＭＩＣ工程を適用できる。
【００１６】
さらに、上記ＭＭＩＣ１０においては、装置がパッケージされるか、或いはＣＯＢまたはワイヤボンドが使用されるときよりも、内部接続による電気的寄生容量（インダクタンス）がはるかに小さい。これは、ＩＣの利得の増大（安定性増加）、入出力ポートの帯域幅の増大、ＰＣＢ組立体レベルでのインピーダンス制御の改善を可能にする。
【００１７】
上記ＭＭＩＣ１０の主要な長所は良品ダイ判別を簡単に実施することができるという点である。それぞれのダイの無線周波数テストは標準マイクロウェーブプローブ装置を用いて容易に遂行できる。これは、入出力パッド１４が平面であり、かつ高精度（＋−２ミクロン）に形成され、しかもスクライブやソーおよび分離の工程が完了した状態でダイの形態が一定であるためである。工程完了状態で許される変動幅は、パターン認識の補助或いは操作者が補助する自動電気的プロービングなしで１０ミクロンの範囲内である。
ポストパッケージＲＦ機能テストおよびそれに関連した高周波ＲＦとマイクロウェーブ電磁機械的問題は除去される。低接触ライフテストソケットの代わりに、ウェハプローブがＩＣ工程の終わりに機能を評価するように使用される。テストポート帯域幅は、ソケットフォームに有用な２〜３ＧＨｚに比べて非常に高いほぼ４０ＧＨｚにすることができる。
【００１８】
図３は、ＭＭＩＣ１０（ウエハ）の背面１１ｂに形成された入出力パッド１４に接触されるように標準プローブ４０を用いる図面を示したものである。プローブ４０は、ビアホール１６のチッピングを防止するために入出力パッド１４のエッジ上に載置される。図４には、テストのため小さいプルーブ区域１４ｇを有する入出力パッド１４が図示されている。
【００１９】
以上本発明の具体的な実施の形態を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変更、代替え技術の適用が可能なことは勿論である。
【００２０】
【発明の効果】
以上詳細に説明したように本発明によれば、ワイヤボンディングによらない接触部構造であり、かつ標準ウェハプロービング装置を用いて良品ダイ判別が可能となる。
【図面の簡単な説明】
【図１】本発明のモノリシックマイクロウェーブ集積回路の実施の形態を示す平面図および側面図。
【図２】図１のモノリシックマイクロウェーブ集積回路が印刷回路基板上に実装された状態を示す側面図。
【図３】標準ウェハプロービング装置によりテストされるウェハの概略図。
【図４】プローブ区域を有する入出力パッドを示す平面図。
【符号の説明】
１０  モノリシックマイクロウェーブ集積回路
１１  半導体基板
１１ｆ  前面
１１ｂ  背面
１２  マイクロウェーブ回路構造
１４  入出力パッド
１６  ビアホール
２０  印刷回路基板
２２  絶縁基板
２４  金属導電体
【図１】
0003725692.tif 000002
【図２】
0003725692.tif 000003
【図３】
0003725692.tif 000004
【図４】
0003725692.tif 000005