(57)【特許請求の範囲】
【請求項１】
現スキャンにて逐次受信により得られるレーダ信号を処理対象レーダ信号として入力し、入力した処理対象レーダ信号をメモリ回路上の処理用レーダ信号と加重加算し、その結果得られる信号を、処理後レーダ信号として出力すると共に、次スキャンにて処理用レーダ信号として使用すべく上記メモリ回路上に格納するクラッタ抑圧方法において、
処理対象レーダ信号のレベルがしきい値を下回っているときに、この処理対象レーダ信号に乗ずる重みをゼロに設定して上記加重加算を行い、更に、処理対象レーダ信号のレベルが高ければ高いほど大きくなるよう、またこの処理対象レーダ信号のレベルのばらつきが大きければ大きいほど大きくなるよう、上記しきい値を適応設定することを特徴とするクラッタ抑圧方法。
【請求項２】
請求項１記載のクラッタ抑圧方法において、処理対象レーダ信号に関し、現在時刻を挟む移動セルにおけるセルアベレージ及び平均的偏差を求め、求めたセルアベレージ及び平均的偏差に基づき上記しきい値を各時刻毎に設定することを特徴とするクラッタ抑圧方法。
【請求項３】
現スキャンにて逐次受信により得られるレーダ信号を処理対象レーダ信号として入力し、入力した処理対象レーダ信号のレベルがしきい値を下回っているときにはゼロになりそうでないときには非ゼロの所定値になるよう、この処理対象レーダ信号に係る重みを切り換えながら、処理対象レーダ信号をメモリ回路上の処理用レーダ信号と加重加算し、その結果得られる信号を、処理後レーダ信号として出力すると共に、次スキャンにて処理用レーダ信号として使用すべく上記メモリ回路上に格納するスキャン相関回路と、
処理対象レーダ信号のレベルが高ければ高いほど大きくなるよう、またこの処理対象レーダ信号のレベルのばらつきが大きければ大きいほど大きくなるよう、上記しきい値を適応設定するしきい値設定回路と、
を備えることを特徴とするクラッタ抑圧回路。
【請求項４】
請求項３記載のクラッタ抑圧回路において、しきい値設定回路が、処理対象レーダ信号に関し現在時刻を挟む移動セルにおけるセルアベレージを求めるセルアベレージング回路と、処理対象レーダ信号に関し上記移動セルにおける平均的偏差を求める平均的偏差算出回路と、求められたセルアベレージと平均的偏差とを加算することにより上記しきい値を各時刻毎に設定する加算回路と、を有することを特徴とするクラッタ抑圧回路。
【請求項５】
請求項４記載のクラッタ抑圧回路において、しきい値設定回路が、セルアベレージが求められてから平均的偏差が求められるまでの演算遅延を補償すべく、加算回路へのセルアベレージの入力を遅延させる第１の遅延回路と、処理対象レーダ信号が受信により得られてからこの処理対象レーダ信号に対応するしきい値が設定されるまでの演算遅延を補償すべく、スキャン相関回路への処理対象レーダ信号の入力を遅延させる第２の遅延回路と、を有することを特徴とするクラッタ抑圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レーダ信号に含まれるクラッタを抑圧するためのクラッタ抑圧方法及び回路に関する。
【０００２】
【従来の技術及びその問題点】
レーダ信号には、検出すべき目標からの反射信号（ターゲット信号）の他に、他の物体からの反射信号（クラッタ）が含まれている。船舶用レーダの例では、海面からの反射即ちシークラッタや、雨雲等からの反射即ちウエザークラッタである。レーダ信号に基づき映像を表示したとき、これらのクラッタを示す映像が、目標の映像を視認するのに邪魔になる。そのため、これまで各種のクラッタ抑圧手法が開発されている。
【０００３】
図２に、従来のクラッタ抑圧回路の一例を示す。この図に示す回路は、演算回路１０、メモリ回路１１及び座標認識回路１２から構成されたスキャン相関回路１を有している。メモリ回路１１は、少なくとも１スキャン（レーダ空中線のビームが１回転する期間）分のレーダ信号を格納できる容量を有している。座標認識回路１２は、レーダ空中線の方位や送信タイミング等を示す信号に基づきメモリ回路１１にアクセスし、その内容を演算回路１０の出力信号Ｙnに基づき更新する。演算回路１０は、受信により得られた現スキャンに係るレーダ信号即ち入力信号Ｘnと、メモリ回路１１に格納されている前スキャン時の出力信号Ｙn-1とに基づき、次の加重加算
【数１】
Ｙn＝α・Ｘn＋（１−α）・Ｙn-1      （Ｘn≧Ｔ）        …  （１）
Ｙn＝         （１−α）・Ｙn-1      （Ｘn＜Ｔ）        …  （２）
但し、α：重み、０＜α≦１
Ｔ：しきい値
ｎ：スキャン番号
を行うことにより、出力信号Ｙnを生成する。式（１）から読みとれるように、演算回路１０がメモリ回路１１を利用して行う処理は、現スキャンでの入力信号Ｘnに含まれる信号のうち、前スキャン時の出力信号Ｙn-1に対し比較的強い相関を有する信号を強調する処理、即ちスキャン相関処理である。一般に、レーダ信号に含まれる信号のうちターゲット信号についてはスキャン間で強い相関が現れるのに対し、クラッタのようにその振幅レベルが一定しない信号については比較的弱い相関しか現れないから、このようなスキャン相関処理によって、ターゲット信号を安定させクラッタを抑圧することができる。
【０００４】
また、式（１）を用いるか式（２）を用いるかを決めるためのしきい値Ｔは、比較的レベルが低い入力信号Ｘnについては重みαをゼロとし加重加算の対象から外すことにより、クラッタ抑圧効果を向上させる、という役割を果たしている。即ち、入力信号Ｘnがしきい値Ｔを下回ってるときでも式（１）を用いるようにしたとき（図３）に比べ、入力信号Ｘnがしきい値Ｔを下回ってるとき式（２）を用いるようにしたときには（図４）、出力信号Ｙn中のクラッタ信号のレベルは小さくなる。即ち、クラッタに対するターゲット信号の比（Ｓ／Ｃ比）が高くなる。なお、図３及び図４は、いずれも、ターゲット信号のレベルが一定値であることを仮定した図であり、縦軸としてはターゲット信号のレベルにて規格化されたレベルを用いている。また、α＝０．５、Ｔ＝０．８としている。
【０００５】
しかし、クラッタ信号には、往々にしてダイナミックなレベル変動が現れる。例えばシークラッタのレベルは、風下か、風上か、といった方向の違いによる波高の違いによりダイナミックに変わる。上述の従来の方法には、クラッタにダイナミックな変動が現れているときに、クラッタとのレベル差が小さいターゲット信号を十分正確に検出できるようなＳ／Ｃを実現できない、という問題点がある。なお、ＳＴＣ(Sensitivity Time Control)、ゲイン等の調整によって、クラッタのレベルをある程度抑えることはできるが、クラッタのレベルを抑えるのみではその変動には対処できないことに、注意されたい。
【０００６】
【発明の概要】
本発明の目的の一つは、クラッタにダイナミックな変動が現れているときでもターゲット信号を正確に検出できるようにすることにある。本発明に係るクラッタ抑圧方法及び回路においては、この目的を、スキャン相関処理の際に用いるしきい値の設定に適応型の処理を導入することにより、達成している。
【０００７】
即ち、本発明に係るクラッタ抑圧方法においては、まず、現スキャンにて逐次受信により得られるレーダ信号を、処理対象レーダ信号として入力する。次に、処理対象レーダ信号のレベルが高ければ高いほど大きくなるよう、またこの処理対象レーダ信号のレベルのばらつきが大きければ大きいほど大きくなるよう、しきい値を適応設定する。更に、入力した処理対象レーダ信号をメモリ回路上の処理用レーダ信号と加重加算する。その際、処理対象レーダ信号のレベルがしきい値を下回っているのであれば、この処理対象レーダ信号に乗ずる重みをゼロに設定して加重加算を行う。そして、加重加算の結果得られる信号を、処理後レーダ信号として出力すると共に、次スキャンにて処理用レーダ信号として使用すべくメモリ回路上に格納する。また、本発明に係るクラッタ抑圧回路は、処理対象レーダ信号のレベルとそのしきい値との比較、処理対象レーダ信号と処理用レーダ信号との加重加算、その結果のメモリ回路への書込等の処理を行うスキャン相関回路に加え、しきい値の適応設定に関する処理を行うしきい値設定回路を設けたものである。
【０００８】
このように、しきい値を設定するに際して処理対象レーダ信号のレベル及びそのばらつきに応じた設定を行うことにより、例えばそのレベルがダイナミックに変動するシークラッタと比較的低レベルのターゲット信号とが処理対象レーダ信号に含まれているときでもターゲット信号を十分安定的に検出できる。その際、ＳＴＣの調整等も不要である。また、処理対象レーダ信号のレベル及びレベルのばらつきは、処理対象レーダ信号に関し、現在時刻を挟む移動セルにおけるセルアベレージ及び平均的偏差を求め、求めたセルアベレージ及び平均的偏差に基づきしきい値を各時刻毎に設定することにより、しきい値の設定に反映させることができる。例えば、セルアベレージを求めるセルアベレージング回路、平均的偏差を求める平均的偏差算出回路、及びこれらセルアベレージと平均的偏差とを加算する加算回路を設け、加算回路の出力を以てしきい値とすればよい。その際には、加算回路へのセルアベレージの入力を遅延させる遅延回路を設けて、セルアベレージが求められてから平均的偏差が求められるまでの演算遅延を補償するのが好ましい。また、スキャン相関回路への処理対象レーダ信号の入力を遅延させる遅延回路を設け、処理対象レーダ信号が受信により得られてからこの処理対象レーダ信号に対応するしきい値が設定されるまでの演算遅延を補償するのが好ましい。
【０００９】
以下、本発明の好適な実施形態に関し図面に基づき説明する。以下の説明では、図２乃至図４に記した従来技術と共通する符号を用い説明を一部省略するが、これは説明の簡略化のためであり、本発明は他種の従来技術とも組み合わせることができる。また、従来技術の問題点を説明するに際してシークラッタを例としたが、船舶用乃至港湾用レーダのように海面反射の影響を受けるレーダ以外にも、本発明を適用することができる。
【００１０】
【発明の実施の形態】
図１に、本発明の一実施形態に係るクラッタ抑圧回路の構成を示す。この図に示す回路はスキャン相関回路１の他、しきい値設定回路２を備えている。しきい値設定回路２は、入力信号Ｘnのセルアベレージを求めるセルアベレージング回路２１や平均的偏差を求める平均的偏差算出回路２３を有している。ここでいうセルアベレージは、現時点を挟む所定長の期間（距離）即ち移動セルにおけるレーダ信号レベルの平均値（通常は、現時点におけるレーダ信号レベルを計算の基礎にいれないで求めた移動平均値）であり、離散化された時刻を整数ｋで表すこととしたとき、次の式
【数２】
Ａn,k＝｛ΣＸn,k-i＋ΣＸn,k+i｝／Ｎ                      …  （３）
但し、Σ：ｉ＝１からｉ＝Ｎ／２までの総和
Ｎ：移動セルのサイズ（サンプル数）、２以上の自然数
Ｘn,k：時刻ｋにおけるＸn
で与えられる。セルアベレージは、現時点ｋの前後Ｎ時点（サンプル）におけるレーダ信号の平均的なレベルを与えている。また、平均的偏差は、移動セル内においてレーダ信号のレベルがセルアベレージに対してどの程度の偏差を有しているかを示す指標即ちレーダ信号のレベル変動幅を示す指標であり、次の式
【数３】
Ｄn,k＝Σ｜Ｘn,k+i−Ａn,k+i｜／Ｎ                        …  （４）
但し、Σ：ｉ＝−Ｎ／２からｉ＝Ｎ／２までの総和
で与えられる。
【００１１】
しきい値設定回路２は、求められたセルアベレージＡn,kと求められた平均的偏差Ｄn,kとに基づき時刻ｋについてのしきい値Ｔn,kを設定する加算回路２４を有している。加算回路２４は、例えば次の式
【数４】
Ｔn,k＝Ａn,k＋Ｄn,k                                      …  （５）
にて、演算回路１０にしきい値Ｔn,kを設定する。但し、例えばＤn,kに何らかの係数を乗じた上でＡn,kに加算してもよいし、Ｄn,kが所定値より小さいときにはＡn,kをそのまましきい値Ｔn,kにする足切りを行ってもよい。また、しきい値設定回路２は遅延回路２０及び２２を有している。遅延回路２０は、時刻ｋに係る入力信号Ｘn,kが与えられてからしきい値Ｔn,kが設定されるまでの演算遅延を補償するため、演算回路１０への入力信号Ｘn,kの供給を遅延させる回路である。また、遅延回路２２は、セルアベレージＡn,kが求められてから平均的偏差Ｄn,kが得られるまでの演算遅延を補償するため、加算回路２４へのセルアベレージＡn,kの供給を遅延させる回路である。遅延回路２０及び２２の遅延時間は、設計的に又は試験的に定めればよい。
【００１２】
演算回路１０では、前掲の式（１）及び（２）と同じ原理にて処理を行っている。しかし、本実施形態では、しきい値Ｔn,kをセルアベレージＡn,k及び平均的偏差Ｄn,kに応じて各時刻毎に設定している。従って、本実施形態における出力信号は、前述の従来技術とは異なり
【数５】
Ｙn,k＝α・Ｘn,k＋（１−α）・Ｙn-1,k      （Ｘn,k≧Ｔn,k）  …（６）
Ｙn,k＝           （１−α）・Ｙn-1,k      （Ｘn,k＜Ｔn,k）  …（７）
で与えられる値になる。
【００１３】
このように、本実施形態では、しきい値Ｔn,kをセルアベレージＡn,k及び平均的偏差Ｄn,kに応じて各時刻毎に設定しているため、そのレベルがランダムに変化するようなクラッタについてもその変動具合を見積もりスキャン相関処理に反映させることができ、クラッタの抑圧・Ｓ／Ｃ比の向上の効果が得られる。また、ＳＴＣ等の感度調整操作も不要である。更に、セルアベレージングにてクラッタ変動中の低周波を取り出す一方で、平均的偏差にてクラッタ変動の振幅乃至程度を取り出し、これらをしきい値設定に反映させているため、クラッタによる信号レベルの変動をしきい値設定に反映させているにも関わらず、しきい値自体が不安定な変動を示すことがない。
【図面の簡単な説明】
【図１】  本発明の一実施形態に係るクラッタ抑圧回路の構成を示すブロック図である。
【図２】  一従来技術に係るクラッタ抑圧回路の構成を示すブロック図である。
【図３】  しきい値による処理の切換を伴わないスキャン相関処理の効果を示す図である。
【図４】  しきい値による処理の切換を伴うスキャン相関処理の効果を示す図である。
【符号の説明】
１  スキャン相関回路、２  しきい値設定回路、１０  演算回路、１１  メモリ回路、１２  座標認識回路、２０，２２  遅延回路、２１  セルアベレージング回路、２３  平均的偏差算出回路、２４  加算回路。
【図１】
0003725669.tif 000002
【図２】
0003725669.tif 000003
【図３】
0003725669.tif 000004
【図４】
0003725669.tif 000005