(57)【特許請求の範囲】
【請求項１】
凹型の下部電極と上部電極とが容量膜を介して対向したＭＩＭ(Metal Insulative Metal)容量回路を製造する回路製造方法であって、
窒化チタンを主体とする金属膜を成膜し、
この金属膜の表面にレジストを所定パターンに積層し、
前記レジストを除去することなく前記金属膜をエッチングして前記下部電極を形成し、
前記下部電極の表面から酸素を含んだガスにより前記レジストを除去し、
前記レジスト除去の際に形成された表面のチタンを含んだ酸化膜を硫酸を含む溶液により除去し、
前記表面の酸化膜が除去された前記下部電極の表面に絶縁物により前記容量膜を形成し、
この容量膜の表面に金属により前記上部電極を形成するようにした回路製造方法。
【請求項２】
前記溶液が希硫酸からなる請求項１に記載の回路製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、下部電極と上部電極とが容量膜を介して対向したＭＩＭ容量回路を製造する回路製造方法、下部電極と上部電極とが容量膜を介して対向したＭＩＭ容量回路、に関する。
【０００２】
【従来の技術】
現在、各種回路が各種用途に利用されており、例えば、電圧の一時保持には容量回路が利用されている。この容量回路にも各種構造が存在するが、薄膜技術を利用した微細な容量回路としてはＭＩＭ容量回路がある。これは下部電極と上部電極とが容量膜を介して対向したものであり、下部電極と容量膜と上部電極とを薄膜技術により微細に形成することができる。
【０００３】
ここで、このようなＭＩＭ容量回路の一従来例を図２ないし図６を参照して以下に説明する。なお、同図はＭＩＭ容量回路の製造方法を示す工程図である。ここで一従来例として例示するＭＩＭ容量回路１００では、図６(ｂ)に示すように、シリコン基板１０１を具備しており、このシリコン基板１０１の表面には、絶縁物であるＳiＯ2からなる二層の層間絶縁膜１０２，１０３が順番に成膜されている。
【０００４】
下方の層間絶縁膜１０２には、金属であるＷ(タングステン)からなる下部配線１０４が埋め込まれており、上方の層間絶縁膜１０３には、金属であるＴiＮ(窒化チタン)からなる下部電極１０５が埋め込まれている。この下部電極１０５は凹状に形成されており、その下面に下部配線１０４が接続されている。
【０００５】
下部電極１０５の表面には絶縁体であるＴa2Ｏ5からなる容量膜１０６が積層されており、この容量膜１０６の表面にＴiＮからなる上部電極１０７が積層されている。この上部電極１０７の上面には上部配線１０８が接続されており、この上部配線１０８と下部配線１０４とが外部の回路(図示せず)に接続されている。
【０００６】
上述のような構造のＭＩＭ容量回路１００は、導電性の下部電極１０５と上部電極１０７とが絶縁性の容量膜１０６を介して対向しているので、この部分で電荷を保持することができる。ここで、上述のような構造のＭＩＭ容量回路１００を製造する回路製造方法を以下に簡単に説明する。
【０００７】
まず、図２(ａ)に示すように、シリコン基板１０１の表面に膜厚0.7(μm)の酸化膜からなるＳiＯ2の層間絶縁膜１０２を形成し、この層間絶縁膜１０２をフォトリソグラフィ技術などによりパターニングしてシリコン基板１０１の表面まで到達するコンタクトホール１１１を形成する。
【０００８】
同図(ｂ)に示すように、このコンタクトホール１１１の底面と層間絶縁膜１０２の上面とにＣＶＤ(Chemical Vapor Deposition)法により膜厚100(Å)のＴi膜１１２を成膜し、さらにコンタクトホール１１１の内面と層間絶縁膜１０２の上面とにＣＶＤ法により膜厚100(Å)のＴiＮ膜１１３を成膜する。
【０００９】
なお、コンタクトホール１１１の内面と層間絶縁膜１０２の上面とにＰＶＤ(Physical Vapor Deposition)法により、Ｔi膜１１２を300(Å)の膜厚に成膜するとともにＴiＮ膜１１３を500(Å)の膜厚に成膜することも可能である。
【００１０】
つぎに、同図(ｃ)に示すように、ＴiＮ膜１１３の表面にＣＶＤ法により膜厚400(Å)のＷ膜１１４を成膜し、このＷ膜１１４によりコンタクトホール１１１の内部を充填する。同図(ｄ)に示すように、ＣＭＰ(Chemical Mechanical Polishing)法により層間絶縁膜１０２の上面のみＷ膜１１４とＴiＮ膜１１３とＴi膜１１２とを除去することで下部配線１０４を形成する。
【００１１】
つぎに、図３(ａ)に示すように、ＣＭＰ法により平坦となった層間絶縁膜１０２等の上面に、プラズマＣＶＤ法により膜厚500(Å)のＳiＯＮ膜１１５と膜厚1.5(μm)のＳiＯ2からなる層間絶縁膜１０３とを順番に成膜し、同図(ｂ)に示すように、この上部の層間絶縁膜１０３をフォトリソグラフィ技術などによりパターニングして下部の層間絶縁膜１０２と下部配線１０４との上面まで到達する幅広の凹穴１１６を形成する。
【００１２】
つぎに、同図(ｃ)に示すように、この凹穴１１６の内面と層間絶縁膜１０３の上面とにＣＶＤ法により膜厚100〜300(Å)のＴiＮ膜１１７を成膜してから、図４(ａ)に示すように、このＴiＮ膜１１７を介して凹穴１１６の内部をフォトレジスト１１８で充填する。なお、ＴiＮ膜１１７を成膜するＣＶＤ法の条件は、例えば、反応ガス“ＴiＣ14／ＮＨ3／Ｎ2”が流量“10-40／100-600／500(sccm)”、圧力0.3(Toll)、温度600(℃)などとされる。
【００１３】
つぎに、同図(ｂ)に示すように、このフォトレジスト１１８を除去することなく層間絶縁膜１０３の上面のみＴiＮ膜１１７をエッチングすることで凹型の下部電極１０５を形成し、同図(ｃ)に示すように、この下部電極１０５の内面からフォトレジスト１１８をアッシングと有機剥離により除去する。
【００１４】
なお、このアッシングの条件は、反応ガス“Ｏ2／Ｎ2”が、流量“1000〜3000／100〜200(sccm)”、圧力1〜5(Toll)、温度200〜300(℃)、電力1000(Ｗ)などとされる。また、有機剥離では、アッシングによりフォトレジスト１１８が除去されてから、デポジションや残存したフォトレジスト１１８がジメチルスルホキシドと弗化アンモニウムの混合水溶液により除去される。
【００１５】
つぎに、図５(ａ)(ｂ)および図６(ａ)に示すように、下部電極１０５の内面と層間絶縁膜１０３の上面とにＣＶＤ法などにより膜厚50〜200(Å)のＴa2Ｏ5膜１１９と膜厚100〜300(Å)のＴiＮ膜１２０と膜厚1000(Å)のＷ膜１２１とを順番に成膜する。
【００１６】
なお、Ｔa2Ｏ5膜１１９を成膜するＣＶＤ法の条件は、例えば、反応ガス“Ｔa(ＯＣ2Ｈ5)5／Ｏ2”が、流量“0.1／2000(sccm)”、圧力0.5(Toll)、温度450(℃)などとされる。また、ＴiＮ膜１２０を成膜するＣＶＤ法の条件は、例えば、有機ソースのＴＤＭＡＴ(Tetrakis-DiMethylAmino-Titanium)が反応ガスとされ、圧力1.5(Toll)、温度450(℃)などとされる。
【００１７】
そして、図６(ｂ)に示すように、層間絶縁膜１０３の上面のＴa2Ｏ5膜１１９とＴiＮ膜１２０とＷ膜１２１とをフォトリソグラフィ技術などにより同一形状にパターニングすることにより、容量膜１０６と上部電極１０７と上部配線１０８とを形成する。
【００１８】
【発明が解決しようとする課題】
上述のような構造のＭＩＭ容量回路１００は、導電性の下部電極１０５と上部電極１０７とが絶縁性の容量膜１０６を介して対向しているので、この部分で電荷を保持することができる。しかし、本発明者が実際に上述のような構造のＭＩＭ容量回路１００を試作したところ、無視できない流量のリーク電流が発生することが判明した。
【００１９】
このリーク電流の原因としては、ＴiＮからなる下部電極１０５の表面に有機物が付着したり酸化物が発生していることが予想され、このような有機物の付着や酸化物の発生の原因は、下部電極１０５の表面に塗布したフォトレジスト１１８をアッシングや有機剥離により除去するためと予想される。
【００２０】
例えば、特開平10−12836号公報には、ＭＩＭ容量回路の電極材料の一つとしてＴiＮが開示されており、その電極の表面を洗浄することが開示されている。そして、この洗浄は“水、塩酸、硝酸、弗酸、有機溶剤”の少なくとも一つを含む溶液により実行されると開示されているが、このような溶液で下部電極１０５の表面を洗浄してから容量膜１０６を成膜しても、リーク電流の発生を良好に防止できないことが確認された。
【００２１】
本発明は上述のような課題に鑑みてなされたものであり、リーク電流が大幅に削減されているＭＩＭ容量回路を製造できる回路製造方法、リーク電流が大幅に削減されているＭＩＭ容量回路、を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の一の回路製造方法は、凹型の下部電極と上部電極とが容量膜を介して対向したＭＩＭ(Metal Insulative Metal)容量回路を製造する回路製造方法であって、窒化チタンを主体とする金属膜を成膜し、この金属膜の表面にレジストを所定パターンに積層し、前記レジストを除去することなく前記金属膜をエッチングして前記下部電極を形成し、前記下部電極の表面から酸素を含んだガスにより前記レジストを除去し、前記レジスト除去の際に形成された表面のチタンを含んだ酸化膜を硫酸を含む溶液により除去し、前記表面の酸化膜が除去された前記下部電極の表面に絶縁物により前記容量膜を形成し、この容量膜の表面に金属により前記上部電極を形成するようにした。
【００２６】
【発明の実施の形態】
本発明の実施の一形態を図１を参照して以下に説明する。ただし、本実施の形態に関して前述した一従来例と同一の部分は、同一の名称および符号を使用して詳細な説明は省略する。なお、図１はＭＩＭ容量回路の供試材でのリーク電流の電流密度を示す特性図である。
【００２７】
本実施の形態のＭＩＭ容量回路１００の構造は従来と同一であるが、その製造方法が部分的に従来とは相違している。つまり、本実施の形態のＭＩＭ容量回路の製造方法では、図４(ｂ)(ｃ)に示すように、ＴiＮからなる下部電極１０５の内面に塗布したフォトレジスト１１８をアッシングと有機剥離により除去してから、容量膜１０６となるＴa2Ｏ5膜１１９を成膜する以前に、下部電極１０５の表面を硫酸を含む溶液である希硫酸により洗浄する(図示せず)。
【００２８】
このように希硫酸によりＴiＮからなる下部電極１０５の表面を洗浄すると、フォトレジスト１１８を塗布してから除去することにより下部電極１０５の表面に発生した有機物や酸化物を良好に除去することができる。このため、このような下部電極１０５に容量膜１０６を積層するなどしてＭＩＭ容量回路１００を形成すると、このＭＩＭ容量回路１００には多大なリーク電流が発生しない。
【００２９】
ここで、本発明者は上述のことを確認するため、シリコン基板にＴiＮ膜とＴa2Ｏ5膜と金属膜とを順番に積層した二種類の供試材を製作し、一方の供試材ではＴiＮ膜の表面を希硫酸で洗浄することなくＴa2Ｏ5膜を積層し、他方の供試材はＴiＮ膜の表面を希硫酸で洗浄してからＴa2Ｏ5膜を積層した。
【００３０】
そして、このような二種類の供試材のシリコン基板の下面と金属膜の上面とでリーク電流を測定したところ、図１に示すように、ＴiＮ膜の表面を希硫酸で洗浄した供試材では、リーク電流が多分に減少して容量を良好に確保できることが確認された。なお、同図の縦軸は電流密度であり、横軸は容量の逆数に相当する。
【００３１】
一般的に硫酸は金属を酸化させるため、金属の洗浄には不向きとされている。このため、前述した特開平10−12836号公報には電極の表面を洗浄する溶液の材料として“水、塩酸、硝酸、弗酸、有機溶剤”しか開示されていない。しかし、本発明者がＴiＮ膜の表面を硫酸により洗浄したところ、ＴiＮは硫酸により洗浄しても酸化せず、それでいて有機物や酸化膜が良好に除去されることが確認された。
【００３２】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では硫酸により酸化されにくい下部電極１０５の金属として窒化チタンを例示したが、これを、ルテニウム、酸化ルテニウム、窒化タングステン、タングステン、窒化タンタル、の少なくとも一つを主体とする金属とすることも可能である。
【００３３】
【発明の効果】
本発明の回路製造方法では、ＭＩＭ容量回路を製造するとき、窒化チタン、ルテニウム、酸化ルテニウム、窒化タングステン、タングステン、窒化タンタル、の少なくとも一つを主体とする金属からなる下部電極の表面を硫酸を含む溶液により洗浄してから容量膜を積層することにより、
容量膜を積層する下部電極の表面から有機物や酸化物を除去することができるので、これらが原因となる多大なリーク電流が発生しないＭＩＭ容量回路を製造することができる。
【図面の簡単な説明】
【図１】ＭＩＭ容量回路の供試材でのリーク電流の電流密度を示す特性図である。
【図２】ＭＩＭ容量回路の回路製造方法を示す工程図である。
【図３】ＭＩＭ容量回路の回路製造方法を示す工程図である。
【図４】ＭＩＭ容量回路の回路製造方法を示す工程図である。
【図５】ＭＩＭ容量回路の回路製造方法を示す工程図である。
【図６】ＭＩＭ容量回路の回路製造方法を示す工程図である。
【符号の説明】
１００    ＭＩＭ容量回路
１０５    下部電極
１０６    容量膜
１０７    上部電極
【図１】
0003693875.tif 000002
【図２】
0003693875.tif 000003
【図３】
0003693875.tif 000004
【図４】
0003693875.tif 000005
【図５】
0003693875.tif 000006
【図６】
0003693875.tif 000007