(57)【特許請求の範囲】
【請求項１】
入力されるデジタル信号のビット数に対応させて抵抗要素を梯子状に接続した抵抗回路網として形成され、直流電源の正負の端子間に電源端子を接続した状態で入力データを各ビット毎に前記抵抗要素に対して電流を流すことにより出力端子にアナログ電圧信号を得るようにしたＲ／２Ｒラダー形のＤ／Ａ変換装置において、
前記直流電源の正負の端子との間に電気的に直列に接続される第１および第２の抵抗要素と、
これら第１および第２の抵抗要素の共通接続部と前記出力端子との間に電気的に接続される第３の抵抗要素と、
前記第１および第２の抵抗要素の共通接続部に設けられる変換出力端子とを具備し、
前記第１ないし第３の抵抗要素の各抵抗値は、所望するアナログ電圧出力の設定範囲に対して前記直流電源の電圧に基づいて選択的に設定されることを特徴とするＤ／Ａ変換装置。
【請求項２】
前記第１および第２の抵抗要素は、前記直流電源の正負の端子との間に直列に接続される第１および第２の抵抗体とし、
前記第３の抵抗要素は、前記第１および第２の抵抗体の共通接続点と前記出力端子との間に接続される第３の抵抗体として構成していることを特徴とする請求項１記載のＤ／Ａ変換装置。
【請求項３】
前記第１および第２の抵抗要素は、前記直流電源の正負の端子間に直列に接続される第４，第５の抵抗体および第２の抵抗体とし、
前記第３の抵抗要素は、前記第１の抵抗要素を構成している第５の抵抗体を兼用する構成とし、
前記出力端子を前記第４および第５の抵抗体の共通接続点に接続すると共に、前記変換出力端子を前記第５の抵抗体および前記第２の抵抗体の共通接続点に接続して構成したことを特徴とする請求項１記載のＤ／Ａ変換装置。
【請求項４】
前記抵抗回路網の各ビットデータに対応して電流を流すためのデータ入力回路として、
定電流源と、
この定電流源と前記抵抗回路網との間に接続されたダイオードと、
前記ビットデータに応じて前記ダイオードと定電流源との間の電位を制御する電圧制御手段とを設けた構成としたことを特徴とする請求項１ないし３のいずれかに記載のＤ／Ａ変換装置。
【請求項５】
検出信号を電気信号として出力するようにしたセンサに対して、その検出信号を所定条件で調整するためにデジタル信号によりアナログ電圧を設定するようにしたセンサの特性調整用回路において、
請求項１ないし４のいずれかに記載のＤ／Ａ変換装置を用いてデジタル信号に対するアナログ電圧の設定を行うように構成したことを特徴とするセンサの特性調整回路。
【請求項６】
前記センサの特性を設定するためのデジタルデータを記憶するメモリを設け、
前記デジタル信号は前記メモリから与えるように構成されていることを特徴とする請求項５記載のセンサの特性調整回路。
【請求項７】
入力されるデジタル信号のビット数に対応させて抵抗要素を梯子状に接続した抵抗回路網として形成され、直流電源の正負の端子間に電源端子を接続した状態で入力データを各ビット毎に前記抵抗要素に対して電流を流すことにより出力端子にアナログ電圧信号を得るようにしたＲ／２Ｒラダー形のＤ／Ａ変換装置において、
前記直流電源の正負の端子間に電気的に直列に接続される高電位側の第１の抵抗要素および低電位側の第２の抵抗要素と、
前記出力端子と前記第２の抵抗要素との間に設けられる第３の抵抗要素と、
この第３の抵抗要素と前記第２の抵抗要素との接続部に設けられる変換出力端子とを備えた構成としたことを特徴とするＤ／Ａ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、定電流駆動形でＲ／２Ｒラダー形の抵抗回路網を用いたＤ／Ａ変換装置およびデジタル信号に対応したアナログ電圧出力を必要とするセンサの特性調整回路に関する。
【０００２】
【発明が解決しようとする課題】
この種のＤ／Ａ（デジタル・アナログ）変換装置としては、例えば、図８に示すようなものがある。すなわち、これはバイポーラＩＣなどで用いられる定電流２進減衰方式のＲ／２Ｒ型ラダー抵抗回路網と呼ばれるもので、例えば、５Ｖの直流電源（Ｖcc＝５Ｖ）に対して、変換出力としては、４．５Ｖ±３２ｍＶの範囲で分解能が２ｍＶのものが要求されている場合のものを示している。
【０００３】
図８において、抵抗値がＲ（Ω）である抵抗体１が梯子状に接続された状態で周知のラダー抵抗回路網２が構成されており、各ビットに対応する接続点にはビットデータを与えるスイッチ部３および定電流源４が直列に接続されてアースされている。そして、抵抗回路網２の出力端子５にはデジタルデータに応じたアナログ電圧出力が得られるようになっている。この場合、デジタルデータは、各スイッチ部３のうちの出力端子５に近い側がＭＳＢ（最上位ビット）が割り当てられており、出力端子５から最も遠い側がＬＳＢ（最下位ビット）が割り当てられている。
【０００４】
上述した構成によれば、アナログ電圧出力ＶＤは、次式（１）のように表すことができる。この場合、デジタル信号の各ビットデータを示すＳｉ（ｉ＝１〜ｎ）は、「１」または「０」の値を示すデータである。回路上では、ビットデータの値に応じてスイッチ部３のオンオフ状態が変化されるようになっている。
【０００５】
【数１】
0003648878.tif 000002
【０００６】
ところで、上述のようなＤ／Ａ変換回路においては、変換出力が４．５Ｖ±３２ｍＶの範囲で分解能が２ｍＶのものが要求されている場合に、電源電圧が５Ｖであるから、まず、４．４６８Ｖまで到達させるために、
ＩＲ×２≧０．５３２Ｖ
である必要がある。これは、上述の式（１）において、入力データのすべてのビットが「１」である場合には、ｎの値が大きくなると右辺のＩＲの係数の総和が「２」に近似できることからわかる。
【０００７】
すると、例えば抵抗回路網の抵抗体１の抵抗値Ｒの値が８ｋΩとすると、上式から電流Ｉが３３．２５μＡとなり、これによって、２ｍＶの分解能を得るためには、式（１）で最小分解能を決定するのはＬＳＢ（最下位ビット）の部分であるから、
0003648878.tif 000003
となる。したがって、上式の右辺の累乗の数を満たすことができるようにするためには、つまり、２ｍｖ以下の分解能を得るためには、８乗の値を達成可能なビット数となるので、全体として必要なビット数は９ビットとなる。
【０００８】
ところが、実際には、必要としている出力電圧の範囲内で２ｍＶの分解能では、４．５Ｖを中心として±３２ｍＶだから、６４ｍＶの範囲となるから、
６４ｍＶ／２ｍＶ＝３２
となり、２ｍＶのステップで５ビットが必要なビット数となっているのである。つまり、実際に必要なビット数に加えて、電源電圧との関係で実際の回路においては９ビットつまり４ビット分だけ余分なビットを設定するための回路が必要になるのである。
【０００９】
このことは、ＩＣチップにおいては、チップ面積の増大を意味し、ひいてはチップサイズを大きくする要因となると共に、ビット数が増えることで定電流源が増えて消費電力も増大することになる。この場合に、電源電圧を必要な電圧に対してあらかじめ抵抗等により分圧して供給することも考えられるが、デジタルデータに応じてラダー抵抗回路網の電流値が変化することにより所定の電圧を供給する構成を得ることが難しく、簡単には電源電圧をシフトさせる構成を得ることができないという事情がある。
【００１０】
一方、例えば圧力センサなどにより圧力を検出する場合などにおいて、その検出回路では、デジタル信号に基づいてセンサに精度の高い電圧を供給するために、Ｄ／Ａ変換回路を用いる構成とする場合がある。これは、圧力センサの製品ばらつきなどによる特性の変動に対して所望の検出特性が得られるように、その特性に応じた電圧を印加して所定の出力を得るように調整を行うようにするものである。
【００１１】
この場合に、圧力センサの特性調整を精度良く行うためには、電圧値の設定精度が高いことが必要である。ところが、上述のような事情から、電源電圧に対して必要な電圧の中心が離れていると、分解能を高くするために必要なビット数が増加してしまうため、センサを組み込むアッセンブリー全体が大形化すると共にビット数が増加する分だけそれらで消費される電力も増大してしまうという不具合が新たに発生する。
【００１２】
本発明は、上記事情に鑑みてなされたもので、その目的は、電源電圧に対して任意の電圧を中心として任意の分解能で出力を得ることができるようにして、所要ビット数を最小限としてチップ面積の低減を図ることができるようにしたＤ／Ａ変換装置およびセンサの特性調整回路を提供することにある。
【００１３】
【課題を解決するための手段】
請求項１あるいは請求項７のようにすることにより、Ｒ／２Ｒラダー形の抵抗回路網の出力端子に現れるアナログ出力電圧に対して、第１ないし第３の抵抗要素を介して電流が流れるようになることから、変換出力端子には調整された変換アナログ出力電圧が得られるようになる。この場合において、第１ないし第３の抵抗要素の抵抗値を適当に選択設定することにより、電源電圧の大きさに無関係に所望の出力電圧範囲および分解能を設定することができるようになるので、設定するビット数を最小限にした状態で構成することができ、これによって、例えば、ＩＣなどを形成する場合にはビット数を少なくすることによってチップ面積の増大を抑制することができると共にその分の消費電流の増加を抑制することができ、ひいてはチップサイズを小形化したり、あるいは、他の機能回路を同一チップ内に配置するといったこともできるようになる。
【００１４】
請求項２のようにすることにより、所望の変換アナログ出力電圧を得られるように適当に第１ないし第３の抵抗体の抵抗値を選択設定することにより、上述の効果に加えて、インピーダンスをある程度高く設定することができるようになることから、電流条件を満たしながら電磁波障害にも耐え得る構成を得ることができるようになる。
【００１５】
請求項３のようにすることにより、所望の変換アナログ出力電圧を得られるように適当に第２，第４および第５の抵抗体の抵抗値を選択設定することにより、上述のものとは逆にインピーダンスを低く設定する構成のものが得られるようになる。
【００１６】
請求項５のようにすることにより、センサの特性調整用回路においては、そのセンサの検出動作で必要となる電圧を上述したＤ／Ａ変換装置を用いることによりデジタルデータによって厳密に設定することができるようになる。
【００１７】
請求項６では、Ｄ／Ａ変換装置に入力する設定デジタルデータをメモリに記憶させておくので、例えば、特性調整が完了してそのセンサに対する最適な設定デジタルデータが得られた後には、常に、メモリに記憶させた固定的な設定状態とすることができるようになり、安定した検出動作を行なわせることができるようになる。
【００１８】
【発明の実施の形態】
以下、本発明を圧力センサの特性調整用回路に適用した場合の第１の実施例について図１ないし図４を参照しながら説明する。
すなわち、図２は、全体の電気的構成を示すもので、圧力センサ１１は、半導体チップ内に４つの抵抗体１２ａ〜１２ｄがブリッジ接続されるように設けられており、圧力に応じて各抵抗値ｒａ，ｒｂ，ｒｃ，ｒｄが変化してその変化に応じた信号を検出できるようになっている。そして、圧力センサ１１には、ブリッジ接続された状態の各端子が、電源を印加するための２つの入力端子１１ａ，１１ｂおよびセンサ出力を得るための出力端子１１ｃ，１１ｄとして設けられている。
【００１９】
特性調整回路１３は、論理回路１４，メモリ１５，Ｄ／Ａ変換装置としてのＤ／Ａ変換回路１６および電圧印加用のオペアンプ１７から構成されている。論理回路１４はデジタルデータを設定する回路で、特性調整を行うと共にその調整を行った後にメモリ１５に設定すべきデジタルデータを与えて記憶させるようになっている。Ｄ／Ａ変換回路１６は、メモリ１５を介して与えられるデジタルデータをアナログ電圧信号として出力するもので、図１に示すような回路構成となっている。
【００２０】
オペアンプ１７は、Ｄ／Ａ変換回路１６により与えられる電圧に応じて圧力センサ１１の入力端子１１ａ，１１ｂ間に電圧を印加するもので、その反転入力端子は抵抗１８を介して直流電源端子１９に接続されると共に圧力センサ１１の入力端子１１ａに接続され、出力端子は圧力センサ１１の入力端子１１ｂに接続されている。また、圧力センサの出力端子１１ｃ，１１ｄはそれぞれ差動増幅回路２０の差動入力端子に接続されている。なお、図中、圧力センサ１１を除いた部分の構成が特性調整用回路を含んだ検出回路として１個のＩＣチップから構成されるようになっている。
【００２１】
次に、図１を参照してＤ／Ａ変換回路１６の電気的構成について説明する。  すなわち、基本的な構成としては、周知の定電流２進減衰方式のＲ／２Ｒラダー抵抗回路網形Ｄ／Ａ変換回路を用いており、一方（正）の直流電源端子１９と他方（負）の直流電源端子としてのアース端子に接続された抵抗回路網２１は、抵抗値がＲ（Ω）である抵抗体２２が梯子状に接続された状態に形成されており、各ビットに対応する接続点にはビットデータを与えるスイッチ部２３および定電流源２４が直列に接続されてアースされている。そして、抵抗回路網２１の出力端子部２５にはデジタルデータに応じたアナログ電圧出力が得られるようになっている。この場合、デジタルデータは、各スイッチ部２３のうちの出力端子部２５に近い側がＭＳＢ（最上位ビット）が割り当てられており、出力端子部２５から最も遠い側がＬＳＢ（最下位ビット）が割り当てられている。
【００２２】
さて、この抵抗回路網２１の出力端子部２５に対して、変換出力端子２６は、第１ないし第３の抵抗要素としての抵抗体２７ないし２９からなる抵抗回路網３０を介した状態で接続されている。この場合、変換出力端子２６は、第１の抵抗体２７を介して直流電源端子１９に接続され、第２の抵抗体２８を介してアースされ、第３の抵抗体２９を介して出力端子部２５に接続されている。また、第１ないし第３の抵抗体２７ないし２９の各抵抗値Ｒ１，Ｒ２，Ｒ３については、後述するようにしてその値が設定されている。
【００２３】
図３はスイッチ部２３および定電流源２４の具体的な構成を示すもので、抵抗回路網２１側から図示極性のダイオード３１を介して定電流源２４としてのｎｐｎ形トランジスタ３２，抵抗３３を直列に介してアースされている。ダイオード３１のカソード側にはデジタルデータとしての電圧信号を与える電圧制御手段としての信号電圧発生回路３４が接続されており、メモリ１５から与えられるデジタルデータに応じた電圧信号を出力するようになっている。定電流源２４のトランジスタ３２は動作状態で所定電流Ｉを通電するように動作されるようになっている。
【００２４】
上述の場合に、信号電圧発生回路３４は、入力されるデジタル信号に応じて、「Ｈ」レベルの電圧を出力するかあるいはオープン状態となるように構成されている。そして、信号電圧発生回路３４が「Ｈ」レベルの電圧を出力するときには、トランジスタ３２への電流は信号電圧発生回路３４側から供給され、ダイオード３１のカソード側がアノード側よりも高い電位となるので抵抗回路網２１側から電流が流れることがなくなり、スイッチ２３はオフした状態とされる。また、信号電圧発生回路３４がオープン状態になる場合には、トランジスタ３２への電流はダイオード３１を介して抵抗回路網２１側から供給されるようになり、スイッチ部２３はオンした状態とされる。
【００２５】
次に、上述した抵抗回路網３０の第１ないし第３の抵抗体２７ないし２９の各抵抗値Ｒ１，Ｒ２，Ｒ３の設定について、図４も参照して説明する。
すなわち、まず、変換出力端子２６に現れる変換出力電圧ＶＤは、従来例の項で説明した式（１）に示される出力電圧Ｖｄに対して、次式（２）で示すような値として得られるようになる。
【００２６】
【数２】
0003648878.tif 000004
【００２７】
この場合に、抵抗回路網２１において、出力端子部２５から抵抗回路網２１側を見た抵抗値は、周知のように回路網を構成する抵抗体２２の抵抗値Ｒ（Ω）と等しくなる。そして、抵抗回路網３０を付加していない状態での出力端子部２５の電位は前述の式（１）で示した出力電圧Ｖｄであるから、抵抗回路網３０を付加した構成で変換出力端子２６に現れる電圧ＶＤは、図４に示す関係から、次のような関係で示される式（３）〜（６）をＶＤについて解くことにより得られる。ここでは、第１ないし第３の抵抗体２７，２８，２９のそれぞれに流れる電流をＩ０，Ｉ２，Ｉ１としている。
【００２８】
【数３】
0003648878.tif 000005
【００２９】
そして、上記した式（４）〜（６）から電流値Ｉ１を求めると次式（７）が得られ、式（３）から電流値Ｉ１を求めると次式（８）が得られる。そして、式（７）のＩ１に式（８）のＩ１を代入してＶＤについて求め、式（１）で示したＶｄの値を代入すると、前述した式（２）が得られるようになる。
【００３０】
【数４】
0003648878.tif 000006
【００３１】
さて、上述のようにして式（２）のように得られた変換出力電圧ＶＤにおいて、所望の出力電圧範囲および分解能を設定する際には、次のようにして各抵抗値を求める。すなわち、式（２）において、出力電圧範囲の最大値をＶＤmax として式（２）中の第２項のΣの入った項を「０」と置き、最小値をＶＤmin として式（２）中の第２項のΣの入った項を「２ＩＲ」と置き、これらにより２つの式を得る。
【００３２】
そして、これらの式中のＩＲの値を適当に設定すると、３つの未知数Ｒ１，Ｒ２，Ｒ３に対して、２つの式から方程式を解くことになるので、一義的に解を得ることはできない。そこで、相対的な値として得られるＲ１〜Ｒ３に基づいて、実際の消費電流等を考慮して一つの値を設定すれば他の値も決定することができるようになる。
【００３３】
このような設定方法にしたがって、例えば、従来例の項でも述べた特性として、直流電源Ｖｃｃの電圧値が５Ｖの場合で、出力電圧の範囲を４．５Ｖ±３２ｍＶとして分解能が２ｍＶの場合を例にとってみる。抵抗体２２の抵抗値Ｒを８ｋΩ，電流値Ｉを６２．５μＡに設定し、各抵抗値Ｒ１，Ｒ２，Ｒ３を、
Ｒ１＝２ｋΩ，  Ｒ２＝１８ｋΩ，  Ｒ３＝１６ｋΩ
のように決定すると、全体として５ビットで特性を満足する構成を得ることができるようになる。
【００３４】
実際に上記抵抗値および電流値を式（２）に代入して検証すると、ＶＤの値は次式のようになり、これによってダイナミックレンジは、４．５３４８８Ｖ〜４．４７４８０Ｖとなり、したがって４．５０４８Ｖ±３０ｍＶの調整範囲となることがわかった。
【００３５】
【数５】
0003648878.tif 000007
【００３６】
また、このときの分解能は、ｎ＝５であるから、上式の右辺第２項の係数を２の４乗で割ったときの値となるから、１．９３８ｍＶと計算される。実際には、目標値４．５Ｖ±３２ｍＶ、分解能２ｍＶに対して若干の相違はあるが、５ビットでほぼ目標を満たすことができる。
【００３７】
なお、これによって、ＩＣチップ全体のチップ面積として、この場合においては従来構成のものに比べて４ビット少なくできることから、３０％程度の減縮を図ることができるようになる。
【００３８】
次に本実施例の作用について説明する。
圧力センサ１１の電気的特性には個々にばらつきがあるので、印加電圧を画一的な値に設定することができないため、製品として完成させる段階で、特性調整作業を行うように構成されている。この場合に、例えば、圧力センサ１１に対して一定の圧力環境を設定した状態で、論理回路１４側から基準となるデジタルデータを出力する。これにより、メモリ１５を介してＤ／Ａ変換回路１６にデジタルデータが与えられ、オペアンプ１７にアナログ電圧信号が出力されるようになる。なお、特性調整段階ではメモリ１５にはデジタルデータの記憶を行わせないようになっている。
【００３９】
そして、この状態では、オペアンプ１７からデジタルデータに対応したアナログ電圧信号が出力されるようになり、圧力センサ１１の入力端子１１ａ，１１ｂ間にその電圧信号が与えられるようになる。圧力センサ１１においては、その状態における検出信号を出力端子１１ｃ，１１ｄ間から出力するようになる。
【００４０】
差動増幅回路２０を介して得られる検出出力が所定条件を満たしている場合には、そのときのデジタルデータを特性調整設定値とし、満たしていない場合には、条件を満足するようにデジタルデータを変更設定して与え、上述の調整作業を繰り返すようになる。この後、特性調整設定値としてデジタルデータが設定されると、メモリ１５にそのデジタルデータを記憶させるようになる。この場合に、デジタルデータは不揮発性のメモリで構成しても良いし、電源によりバックアップした状態で記憶しているメモリで構成しても良い。
【００４１】
これによって、その圧力センサ１１に固有の特性に沿った印加電圧を厳密に設定して印加させることができるようになり、個々のばらつきによる特性の変動を防止して高精度の検出動作を行うことができるようになる。
【００４２】
このような本実施例によれば、抵抗回路網２１の出力段に第１ないし第３の抵抗体２７，２８，２９からなる抵抗回路網３０を設けてそれらの抵抗値Ｒ１，Ｒ２，Ｒ３を式（２）に基づいて適切に設定することにより、直流電源電圧Ｖｃｃに無関係に所望の出力電圧範囲と分解能とを最小限のビット数で構成することができるようになり、従来構成のものに比べて設けるべきビット数を必要最小限にすることができ、ＩＣチップを作成する場合において、場合によってはそのチップ面積を大幅に減縮することができ、これによって消費電力の低減も図ることができるようになる。
【００４３】
図５および図６は本発明の第２の実施例を示すもので、第１の実施例と異なるところは、抵抗回路網３０に代えて、抵抗回路網３５を設けたところである。この場合、抵抗回路網３５は、直流電源端子１９から第１ないし第３の抵抗要素としての機能を担っている第４の抵抗体３６，第５の抵抗体３７，第２の抵抗体３８を直列に接続してアースした回路として設けられており、抵抗体３６と３７との共通接続点を抵抗回路網２１の出力端子部２５に接続し、抵抗体３７と抵抗体３８との共通接続点を変換出力端子２６に接続した構成とされている。
【００４４】
そして、この場合において、第１の抵抗要素は第４の抵抗体３６と第５の３７の直列回路に相当し、第２の抵抗要素は第２の抵抗体３８に相当し、第３の抵抗要素は第５の抵抗体３７に相当している。抵抗体３６，３７，３８の各抵抗値をＲ１，Ｒ２，Ｒ３（Ω）とすると、変換出力端子２６に得られる変換出力電圧ＶＤは、次式（９）に示すような関係式で与えられる。
【００４５】
【数６】
0003648878.tif 000008
【００４６】
上述した式（９）は、次のようにして得られる。第１の実施例と同様にして、図６に示すような関係から、電流値Ｉ０，Ｉ１，Ｉ２および各部の電圧値Ｖｄ，Ｖｄ′を設定すると、以下に示すような５つの関係式（１０）〜（１４）が成り立つ。これらの式（１０）〜（１４）から、Ｉ０，Ｉ１，Ｉ２およびＶｄ′を消去してＶＤについて解き、Ｖｄの値に式（１）を代入すると、上述した式（９）の解が得られる。
【００４７】
【数７】
0003648878.tif 000009
【００４８】
したがって、このような第２の実施例によっても第１の実施例と同様の作用効果を得ることができるようになる。なお、実際には、抵抗値Ｒ＝８ｋΩ、電流値Ｉ＝５０μＡとして計算すると、
Ｒ１＝８００Ω，  Ｒ２＝４．４ｋΩ，  Ｒ３＝５０ｋΩ
となる。これらの値を式（９）に代入して検証すると、ＶＤの値は次式のようになる。
【００４９】
【数８】
0003648878.tif 000010
【００５０】
これによって、ダイナミックレンジは４．５３４９８Ｖ〜４．４７１０６Ｖとなり、４．５０３０１Ｖ±３１．９５ｍＶの調整範囲となる。また、分解能は、上式の右辺の第２項の係数を２の４乗で割ったときの値となるから、２．０６１ｍＶとなり、この場合においても５ビットでほぼ目標を満たす結果となる。
【００５１】
以上、第１の実施例および第２の実施例を説明してきたが、ここでこれらの実施例における回路構成の相違点について説明する。
実際、上記第１および第２の実施例におけるＲ／２Ｒラダー形Ｄ／Ａ変換器は車両のエンジンなどの内燃機関の燃料圧や車両等のオートマチックトランスミッション内部の油圧、あるいは車両等のブレーキ油圧などを検出する高圧センサに用いた際に特にその効果が現れるものである。
【００５２】
すなわち、高圧センサは１０気圧〜１０００気圧（１気圧＝１０１ｋＰａ）程度の圧力を検出するものであるが、このような高圧を検出するためのセンサ構造において信頼性の向上を図るために、部品点数を減らしたり回路を簡単化するなどして小形化を図ることにより外来ノイズの悪影響を低減させるなどの対策が要求されている。これに伴って、センサチップの小形化を図ることが要求されてくるので、センサチップに集積化して設けられるＤ／Ａ変換回路についてもチップにおける占有面積を極力小さくすることが必須条件となってくるのである。
【００５３】
本発明においては、このような点に対応して、上記した第１および第２の実施例に示したようなＤ／Ａ変換回路の構成が僅かな抵抗要素を追加するのみで実現できるように構成したことから、全体の回路構成を必要最小限のビット数を設定した構成としながら、電源電圧に関係なく所望の分解能でＤ／Ａ変換を行うことができるのである。
【００５４】
しかしながら、エンジン等の内燃機関に取り付けたり、あるいはオートマチックトランスミッション内部の油圧を検出するものでは、高温状況下にさらされることになるので、センサチップも例えば１００℃以上の環境下に置かれることになる。この場合、センサチップは通常シリコン半導体を基板として形成されるものであるから、このような高温状況下に置かれる場合に、ｐｎ接合を介してリーク電流が発生することになる。
【００５５】
つまり、スイッチ部２３，定電流源２４のトランジスタなどの半導体素子から、この半導体素子と半導体基板との間に形成されるｐｎ接合部を通じて半導体基板側にリーク電流の経路が形成されることになり、定電流源２４で設定されている電流以外にリーク電流が生じることになる。これに起因してＤ／Ａ変換回路の分解能が低下することになり、結果としてＤ／Ａ変換回路の変換精度が低下することにつながる。
【００５６】
このような不具合を解決するためには、Ｄ／Ａ変換回路の設定電流を大きくすることによってリーク電流による悪影響を抑制することが必要になる。その設定電流値は発明者らの経験によると、５０μＡ程度となる。したがって、上記第１および第２の実施例に示した回路構成においては目標とする設定電流値を満たしていることになる。
【００５７】
また、車両等の外部環境下に置かれる電子回路においては、電磁波障害（ＥＭＩ；Electromagnetic Interference）についても考慮する必要がある。通常の回路においてはＥＭＩ対策として抵抗とコンデンサとを用いたローパスフィルタにより電磁波ノイズが回路内に侵入することを防止することができるが、Ｄ／Ａ変換回路においては電源からＲ／２Ｒラダー回路における線路において抵抗やコンデンサを挿入するとＤ／Ａ変換出力に抵抗やコンデンサによる回路定数の悪影響が出てしまって単純に採用できない事情にあり、この点から、Ｄ／Ａ変換回路においては電源からスイッチや定電流源に至る経路におけるインピーダンスをある程度高く設定しておく必要がある。
【００５８】
上記第１の実施例においては、直流電源端子１９の正極端子からスイッチ部２３を介して定電流源２４までのインピーダンスは抵抗回路網２１の抵抗と第１の抵抗要素２７と第３の抵抗要素２９との合成インピーダンスとなり、具体的には前述の抵抗値から計算すると、約６ｋΩとなる。
【００５９】
一方、第２の実施例においては直流電源端子１９の正極端子からスイッチ部２３を介して定電流源２４までのインピーダンスは抵抗回路網２１と第１の抵抗要素３６との合成インピーダンスとなり、具体的には前述の抵抗値から計算すると、１ｋΩに満たない値となる。したがって、第１の実施例の回路構成は、第２の実施例の回路構成に比べてＥＭＩによる電磁波ノイズを抑制する効果が高くすることができる。
【００６０】
この点で、第１の実施例においては、第１ないし第３の抵抗体２７〜２９の抵抗値を適当に設定することにより、インピーダンスを高めた状態としながら所望の特性を得ることができるので、リーク電流の悪影響とＥＭＩの悪影響とを抑制する構成とすることができる。また、第２の実施例においては、第４，第５の抵抗体３６，３７および第２の抵抗体３８の抵抗値を適当に設定することにより所望の特性を得ることができ、このときに第１の実施例に比べてインピーダンスを低く設定する用途に好適な構成とすることができるようになる。
【００６１】
図７は本発明の第３の実施例を示すもので、第１の実施例と異なるところは、電源端子１９とアースとを入れ替えた構成としたもので、この場合には、基準となる電位がアース電位つまり「０Ｖ」となり、変換出力電圧ＶＤは、第１の実施例と同様にして計算することができ、抵抗値Ｒ１〜Ｒ３を決定することにより所望の出力電圧範囲で所望の分解能の変換出力電圧を得ることができるようになるものである。なお、図５に示した第２の実施例のものについても、同様にして直流電源端子１９とアースとを入れ替えた構成としたものを得ることができる。
【００６２】
本発明は、上記実施例にのみ限定されるものではなく、次のように変形また拡張できる。
抵抗回路網３０あるいは３５において、第１ないし第３の抵抗要素として用いた抵抗体２７〜２９あるいは抵抗体３６〜３８に代えて、他の抵抗体を用いる構成とすることもできるし、ひとつの抵抗要素を複数の抵抗体により構成することもできる。
ダイオードは、電圧調整用を兼ねて複数個設ける構成としても良い。
【００６３】
バイポーラＩＣ以外に、本実施例が対象とする方式のＤ／Ａ変換装置であれば、ＭＯＳＦＥＴを用いたＩＣ例えばＣＭＯＳＩＣなどにおいても利用することができる。
センサであれば、圧力センサ１１以外に種々のセンサに適用できる。この場合に、適用できる特性調整用回路としては、Ｄ／Ａ変換回路１６により出力される電圧信号を参照電圧として用いる構成のものでも良く、必ずしも印加電圧として使用する構成のものに限らない。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す電気的構成図
【図２】センサの特性調整回路の電気的構成図
【図３】スイッチ部および定電流回路の電気的構成図
【図４】変換出力電圧を計算する場合の説明図
【図５】本発明の第２の実施例を示す図１相当図
【図６】図４相当図
【図７】本発明の第３の実施例を示す図１相当図
【図８】従来例を示す図１相当図
【符号の説明】
１１は圧力センサ、１２ａ〜１２ｄは抵抗体、１３は特性調整回路、１４は論理回路、１５はメモリ、１６はＤ／Ａ変換回路（Ｄ／Ａ変換装置）、１７はオペアンプ、１９は直流電源端子、２０は差動増幅回路、２１は抵抗回路網、２２は抵抗体、２３はスイッチ部、２４は定電流源、２６は変換出力端子、２７は第１の抵抗体（第１の抵抗要素）、２８は第２の抵抗体（第２の抵抗要素）、２９は第３の抵抗体（第３の抵抗要素）、３０は抵抗回路網、３１はダイオード、３２はトランジスタ、３４は信号電圧発生回路（電圧制御手段）、３５は抵抗回路網、３６は第４の抵抗体（第１の抵抗要素）、３７は第５の抵抗体（第１の抵抗要素，第３の抵抗要素）、３８は第２の抵抗体（第２の抵抗要素）である。
【図１】
0003648878.tif 000011
【図２】
0003648878.tif 000012
【図３】
0003648878.tif 000013
【図４】
0003648878.tif 000014
【図５】
0003648878.tif 000015
【図６】
0003648878.tif 000016
【図７】
0003648878.tif 000017
【図８】
0003648878.tif 000018