(57)【特許請求の範囲】
【請求項１】
第１のプラント制御装置ＣＰＵと、この第１のプラント制御装置ＣＰＵとＩＯバスで接続されたプラントのプロセス入出力との間でやり取りされるプロセスデータを、第２のプラント制御装置ＣＰＵでモニタするためのプロセスデータモニタシステムであって、
プロセスデータモニタ装置と、
前記ＩＯバスを受動要素を使用して分岐するバス分岐手段と、を備え、
前記プロセスデータモニタ装置は、
前記バス分岐手段による分岐先に接続され、前記プロセスデータが入力される第１のインターフェイスと、
前記第２のプラント制御装置ＣＰＵと接続される第２のインターフェイスと、
前記第１のインターフェイス及び前記第２のインターフェイスの双方からアクセス可能に設けられた２ポートメモリと、
前記プロセスデータモニタ装置への電源供給が遮断された場合に、前記ＩＯバスから前記バス分岐手段を経て前記第１のインターフェイス側へと流れる電流を制限するモニタ側電源遮断時モニタ電流制限手段と、を有し、
前記第１のインターフェイスは、前記バス分岐手段と前記２ポートメモリとの間に設けられたことを特徴とするプロセスデータモニタシステム。
【請求項２】
第１のプラント制御装置ＣＰＵと、この第１のプラント制御装置ＣＰＵとＩＯバスで接続されたプラントのプロセス入出力との間でやり取りされるプロセスデータを、第２のプラント制御装置ＣＰＵでモニタするためのプロセスデータモニタシステムであって、
プロセスデータモニタ装置と、
前記ＩＯバスを受動要素を使用して分岐するバス分岐手段と、を備え、
前記プロセスデータモニタ装置は、
前記バス分岐手段による分岐先に接続され、前記プロセスデータが入力される第１のインターフェイスと、
前記第２のプラント制御装置ＣＰＵと接続される第２のインターフェイスと、
前記第１のインターフェイス及び前記第２のインターフェイスの双方からアクセス可能に設けられた２ポートメモリと、
前記プロセスデータモニタ装置への電源供給が遮断された場合に、前記プロセスデータモニタ装置内の回路を前記第１のインターフェイス側と前記第２のインターフェイス側との間で切断する接続断スイッチと、を有し、
前記第１のインターフェイスは、前記バス分岐手段と前記２ポートメモリとの間に設けられたことを特徴とするプロセスデータモニタシステム。
【請求項３】
前記バス分岐手段は、前記プロセスデータモニタ装置内に設けられたことを特徴とする請求項１又は請求項２のいずれかに記載のプロセスデータモニタシステム。
【請求項４】
前記プロセスデータモニタ装置の前記第１のインターフェイスと前記第２のインターフェイスとの間に介挿された一対の通信インターフェイスを備え、
前記一対の通信インターフェイス間において所定の通信方式によりデータの通信を行うことを特徴とする請求項１から請求項３のいずれかに記載のプロセスデータモニタシステム。
【請求項５】
前記２ポートメモリの記憶領域に対して、前記第１のインターフェイス側から書き込み可能でかつ前記第２のインターフェイス側から読み出し可能である第１のアクセス種別と、前記第１のインターフェイス側及び前記第２のインターフェイス側の双方から読み出し及び書き込み可能である第２のアクセス種別とのいずれかであるかを設定するアクセス種別設定手段を備えたことを特徴とする請求項１から請求項４のいずれかに記載のプロセスデータモニタシステム。
【請求項６】
前記第１のプラント制御装置ＣＰＵのプロセス入出力のうちモニタ対象となっているアドレスを選択抽出し、該選択抽出したアドレスを前記第２のプラント制御装置ＣＰＵのＩＯバス空間において重複なく、かつ、前記第２のプラント制御装置ＣＰＵからアクセス可能な範囲に収まるように並び替え変換するアドレス選択手段を備えたことを特徴とする請求項１から請求項５のいずれかに記載のプロセスデータモニタシステム。
【請求項７】
前記第２のプラント制御装置ＣＰＵから前記２ポートメモリ内のデータにアクセスするモードと、前記第２のプラント制御装置ＣＰＵから前記アクセス種別設定手段の設定内容及び／又は前記アドレス選択手段の設定内容にアクセスするモードとを切り替えるモード切替手段を備えたことを特徴とする請求項５又は請求項６のいずれかに記載のプロセスデータモニタシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プロセスデータモニタシステムに関するものである。
【背景技術】
【０００２】
従来において、プラントに対するプロセスデータを他のＣＰＵから読み出してプロセス入出力のシミュレーション等を行うプロセスデータモニタシステムとしては、例えば、特許文献１に示されるようなものが知られている。この特許文献１に例示されるような従来のプロセスデータモニタシステムの構成及び動作について、図２２から図２６を参照しながら説明する。
【０００３】
図２２は、従来におけるプラント制御システムの構成を示すもので、１は、既に設置されているプラント制御装置（既設プラント制御装置）が備えるＣＰＵ、３は、既設プラント制御システムのプロセス入出力（ＰＩＯ）、２は、既設プラント制御装置ＣＰＵ１と既設プラント制御システムＰＩＯ３とを接続する既設プラント制御システムＩＯバスである。
【０００４】
図２３は従来におけるプロセスデータモニタシステムの構成を示すもので、既設プラント制御装置ＣＰＵ１に一端が接続された既設プラント制御システムＩＯバス２の他端はプロセスデータモニタ装置４に接続され、プロセスデータモニタ装置４から既設プラント制御システムＰＩＯ３へは既設プラント制御システムＰＩＯ側ＩＯバス２９により接続されている。そして、プロセスデータモニタ装置４へは、新設プラント制御装置ＣＰＵ側Ｉ／Ｆバス６を介して新設プラント制御装置ＣＰＵ５も接続されている。
【０００５】
図２４は従来におけるプロセスデータモニタ装置の内部構成の概略を示すもので、３０は、既設プラント制御システムＩＯバス２が接続される既設プラント制御システムＣＰＵ側コネクタ、３１は、既設プラント制御システムＣＰＵ側コネクタ３０と接続された既設プラント制御システムＣＰＵ側Ｉ／Ｆ、２２は、既設プラント制御システムＰＩＯ側ＩＯバス２９が接続される既設プラント制御システムＰＩＯ側コネクタ、３２は、既設プラント制御システムＰＩＯ側コネクタ２２と接続された既設プラント制御システムＰＩＯ側Ｉ／Ｆである。
【０００６】
１０は、新設プラント制御装置ＣＰＵ側Ｉ／Ｆバス６が接続される新設プラント制御システムＣＰＵ側コネクタ、１１は、新設プラント制御システムＣＰＵ側コネクタ１０と接続された新設プラント制御装置ＣＰＵ側Ｉ／Ｆである。そして、既設プラント制御システムＣＰＵ側Ｉ／Ｆ３１及び既設プラント制御システムＰＩＯ側Ｉ／Ｆ３２が２ポートメモリ９の１つのポートに、新設プラント制御装置ＣＰＵ側Ｉ／Ｆ１１が２ポートメモリ９のもう１つのポートに、それぞれ接続されている。
【０００７】
図２５は従来におけるプロセスデータモニタ装置の内部構成の詳細を示すものである。既設プラント制御システムＣＰＵ側Ｉ／Ｆ３１は、既設ＣＰＵ側アドレス信号用バッファ３１ａ、既設ＣＰＵ側アクセス開始信号用バッファ３１ｂ、既設ＣＰＵ側データ信号用バッファ３１ｃ、及び、既設ＣＰＵ側アクセス完了信号用バッファ３１ｄを有している。同様に、既設プラント制御システムＰＩＯ側Ｉ／Ｆ３２は、既設ＰＩＯ側アドレス信号用バッファ３２ａ、既設ＰＩＯ側アクセス開始信号用バッファ３２ｂ、既設ＰＩＯ側データ信号用バッファ３２ｃ、及び、既設ＰＩＯ側アクセス完了信号用バッファ３２ｄを、新設プラント制御装置ＣＰＵ側Ｉ／Ｆ１１は、新設側アドレス信号用バッファ１１ａ、新設側アクセス開始信号用バッファ１１ｂ、新設側データ信号用バッファ１１ｃ、及び、新設側アクセス完了信号用バッファ１１ｄを、それぞれ有している。既設ＣＰＵ側データ信号用バッファ３１ｃ及び既設ＰＩＯ側データ信号用バッファ３２ｃは双方向バッファが用いられ、他のバッファは単方向バッファが用いられている。
【０００８】
１２ａは、既設ＣＰＵ側アクセス開始信号用バッファ３１ｂからのアクセス開始信号が有効を示している時のみ、既設ＣＰＵ側アドレス信号用バッファ３１ａからのアドレス信号を、既設側アドレス一致回路１３ａへと伝える第１のゲート回路、１２ｂは、新設側アクセス開始信号用バッファ１１ｂからのアクセス開始信号が有効を示している時のみ、新設側アドレス信号用バッファ１１ａからのアドレス信号を、新設側アドレス一致回路１３ｂへと伝える第２のゲート回路である。
【０００９】
既設側アドレス一致回路１３ａ及び新設側アドレス一致回路１３ｂは、入力されたアドレス信号の示すアドレスと、モニタ範囲を設定する設定スイッチ（図示せず）により決定されたアドレスとの一致を確認するためのものである。
【００１０】
そして、１４は、入力されたアドレス信号と、さらに既設ＰＩＯ側アクセス完了信号用バッファ３２ｄからのアクセス完了信号とに基づいて、既設側からのアクセスと、新設側からのアクセスとを調停し、２ポートメモリ９のアクセスタイミングを生成するタイミング生成回路である。
【００１１】
図２６は従来におけるプロセスデータモニタ装置の動作を説明するタイミングチャートである。
まず、図２６（ａ）を参照して既設プラント制御装置ＣＰＵ１が既設プラント制御システムＰＩＯ３へとデータを出力する場合について説明する。既設プラント制御装置ＣＰＵ１がアクセス対象とするＩＯのアドレス信号及びデータ信号を出力し、アクセス開始信号ａ（書／読種別）を「書」側にした後でアクセス開始信号ｂを有意にする。既設プラント制御システムＰＩＯ３は、既設プラント制御装置ＣＰＵ１からのアクセス開始信号ｂが有意になった事を検出し、アドレス信号とアクセス開始信号ａにより指定アドレスに対する出力であることを認識して該アドレスにデータ信号の内容を出力した後にアクセス終了信号を有意にする。
【００１２】
すると、既設プラント制御装置ＣＰＵ１は、アクセス終了信号が有意になった事を検出し、アクセス開始信号ｂを無意に戻す。既設プラント制御システムＰＩＯ３は、既設プラント制御装置ＣＰＵ１からのアクセス開始信号ｂが無意になった事を検出してアクセス終了信号を無意にする。
【００１３】
次に、図２６（ｂ）を参照して既設プラント制御装置ＣＰＵ１が既設プラント制御システムＰＩＯ３からデータを入力する場合について説明する。既設プラント制御装置ＣＰＵ１がアクセス対象とするＩＯのアドレス信号を出力し、アクセス開始信号ａ（書／読種別）を「読」側にした後でアクセス開始信号ｂを有意にする。既設プラント制御システムＰＩＯ３は、既設プラント制御装置ＣＰＵ１からのアクセス開始信号ｂが有意になった事を検出し、アドレス信号とアクセス開始信号ａにより指定アドレスに対する入力であることを認識して該アドレスのデータをデータ信号として出力した後にアクセス終了信号を有意にする。
【００１４】
すると、既設プラント制御装置ＣＰＵ１は、アクセス終了信号が有意になった事を検出し、データ信号の内容を読み込んでアクセス開始信号ｂを無意に戻す。既設プラント制御システムＰＩＯ３は、既設プラント制御装置ＣＰＵ１からのアクセス開始信号ｂが無意になった事を検出してアクセス終了信号を無意にする。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特許第４１１６８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、このような従来におけるプロセスデータモニタシステムにおいては、プロセスデータモニタ装置を用いて新設プラント制御装置ＣＰＵ５、既設プラント制御装置ＣＰＵと既設プラント制御システムＰＩＯとの間でやり取りされるプロセスデータをモニタする際には、既設プラント制御装置ＣＰＵと既設プラント制御システムＰＩＯとの間にプロセスデータモニタ装置を介挿する必要がある。
【００１７】
そして、既設プラント制御装置ＣＰＵと既設プラント制御システムＰＩＯとの間でやり取りされるプロセスデータは、プロセスデータモニタ装置内で既設プラント制御システムＣＰＵ側Ｉ／Ｆ及び既設プラント制御システムＰＩＯ側Ｉ／Ｆの２つのＩ／Ｆを経由する必要があって、これらのＩ／Ｆにおいてバッファの動作時間等に起因する信号の遅延が発生してしまうという課題がある。
【００１８】
また、プロセスデータモニタ装置への電源供給に異常が発生した場合に、プロセスデータモニタ装置内の既設プラント制御システムＣＰＵ側Ｉ／Ｆ及び既設プラント制御システムＰＩＯ側Ｉ／Ｆの動作が停止してしまい、既設プラント制御装置ＣＰＵ及び既設プラント制御システムＰＩＯ間でのプロセスデータ入出力が不能になってしまうという課題もある。
【００１９】
この発明は、このような課題を解決するためになされたもので、既設プラント制御装置ＣＰＵ及び既設プラント制御システムＰＩＯ間でのプロセスデータ入出力に、信号の遅延や通信不能等の悪影響を与えることなく、プロセスデータのモニタを行うことができるプロセスデータモニタシステムを得るものである。
【課題を解決するための手段】
【００２０】
この発明に係るプロセスデータモニタシステムにおいては、第１のプラント制御装置ＣＰＵと、この第１のプラント制御装置ＣＰＵとＩＯバスで接続されたプラントのプロセス入出力（ＰＩＯ）との間でやり取りされるプロセスデータを、第２のプラント制御装置ＣＰＵでモニタするためのプロセスデータモニタシステムであって、プロセスデータモニタ装置と、前記ＩＯバスを受動要素を使用して分岐するバス分岐手段と、を備え、前記プロセスデータモニタ装置は、前記バス分岐手段による分岐先に接続され、前記プロセスデータが入力される第１のインターフェイスと、前記第２のプラント制御装置ＣＰＵと接続される第２のインターフェイスと、前記第１のインターフェイス及び前記第２のインターフェイスの双方からアクセス可能に設けられた２ポートメモリと、前記プロセスデータモニタ装置への電源供給が遮断された場合に、前記ＩＯバスから前記バス分岐手段を経て前記第１のインターフェイス側へと流れる電流を制限するモニタ側電源遮断時モニタ電流制限手段と、を有し、前記第１のインターフェイスは、前記バス分岐手段と前記２ポートメモリとの間に設けられた構成とする。
【００２１】
また、第１のプラント制御装置ＣＰＵと、この第１のプラント制御装置ＣＰＵとＩＯバスで接続されたプラントのプロセス入出力（ＰＩＯ）との間でやり取りされるプロセスデータを、第２のプラント制御装置ＣＰＵでモニタするためのプロセスデータモニタシステムであって、プロセスデータモニタ装置と、前記ＩＯバスを受動要素を使用して分岐するバス分岐手段と、を備え、前記プロセスデータモニタ装置は、前記バス分岐手段による分岐先に接続され、前記プロセスデータが入力される第１のインターフェイスと、前記第２のプラント制御装置ＣＰＵと接続される第２のインターフェイスと、前記第１のインターフェイス及び前記第２のインターフェイスの双方からアクセス可能に設けられた２ポートメモリと、前記プロセスデータモニタ装置への電源供給が遮断された場合に、前記プロセスデータモニタ装置内の回路を前記第１のインターフェイス側と前記第２のインターフェイス側との間で切断する接続断スイッチと、を有し、前記第１のインターフェイスは、前記バス分岐手段と前記２ポートメモリとの間に設けられた構成とする。
【発明の効果】
【００２２】
この発明に係るプロセスデータモニタシステムにおいては、既設プラント制御装置ＣＰＵ及び既設プラント制御システムＰＩＯ間でのプロセスデータ入出力時に、信号の遅延や通信不能等の悪影響を与えることなく、プロセスデータのモニタを行うことができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】この発明の実施の形態１に係るプロセスデータモニタシステムの構成を示すブロック図である。
【図２】この発明の実施の形態１に係るプロセスデータモニタ装置の内部構成の概略を示すブロック図である。
【図３】この発明の実施の形態１に係るプロセスデータモニタ装置の内部構成の詳細を示すブロック図である。
【図４】この発明の実施の形態１に係るプロセスデータモニタシステムの第１の接続例を示す図である。
【図５】この発明の実施の形態１に係るプロセスデータモニタシステムの第２の接続例を示す図である。
【図６】この発明の実施の形態１に係るプロセスデータモニタシステムの第３の接続例を示す図である。
【図７】この発明の実施の形態１に係るプロセスデータモニタシステムの第４の接続例を示す図である。
【図８】この発明の実施の形態１に係るプロセスデータモニタシステムの第５の接続例を示す図である。
【図９】この発明の実施の形態２に係るプロセスデータモニタ装置の内部構成の概略を示すブロック図である。
【図１０】この発明の実施の形態３に係るプロセスデータモニタ装置の内部構成の概略を示すブロック図である。
【図１１】この発明の実施の形態４に係るプロセスデータモニタ装置の内部構成の概略を示すブロック図である。
【図１２】この発明の実施の形態５に係るプロセスデータモニタ装置の内部構成の詳細を示すブロック図である。
【図１３】この発明の実施の形態５に係るプロセスデータモニタシステムの動作を説明する図である。
【図１４】この発明の実施の形態５に係るプロセスデータモニタシステムの構成を示すブロック図である。
【図１５】この発明の実施の形態６に係るプロセスデータモニタシステムの構成を示すブロック図である。
【図１６】この発明の実施の形態６に係るプロセスデータモニタ装置の内部構成の詳細（第１の例）を示すブロック図である。
【図１７】この発明の実施の形態６に係るプロセスデータモニタ装置の内部構成の詳細（第２の例）を示すブロック図である。
【図１８】この発明の実施の形態６に係るプロセスデータモニタ装置のアドレス変換処理を概念的に示す図である。
【図１９】この発明の実施の形態６に係るプロセスデータモニタシステムの動作を説明する図である。
【図２０】この発明の実施の形態７に係るプロセスデータモニタ装置の内部構成の詳細（第１の例）を示すブロック図である。
【図２１】この発明の実施の形態７に係るプロセスデータモニタ装置の内部構成の詳細（第２の例）を示すブロック図である。
【図２２】従来におけるプラント制御システムの構成を示すブロック図である。
【図２３】従来におけるプロセスデータモニタシステムの構成を示すブロック図である。
【図２４】従来におけるプロセスデータモニタ装置の内部構成の概略を示すブロック図である。
【図２５】従来におけるプロセスデータモニタ装置の内部構成の詳細を示すブロック図である。
【図２６】従来におけるプロセスデータモニタ装置の動作を説明するタイミングチャートである。
【発明を実施するための形態】
【００２４】
この発明を添付の図面に従い説明する。各図を通じて同符号は同一部分又は相当部分を示しており、その重複説明は適宜に簡略化又は省略する。
【００２５】
実施の形態１．
図１から図８は、この発明の実施の形態１に係るもので、図１はプロセスデータモニタシステムの構成を示すブロック図、図２はプロセスデータモニタ装置の内部構成の概略を示すブロック図、図３はプロセスデータモニタ装置の内部構成の詳細を示すブロック図、図４はプロセスデータモニタシステムの第１の接続例を示す図、図５はプロセスデータモニタシステムの第２の接続例を示す図、図６はプロセスデータモニタシステムの第３の接続例を示す図、図７はプロセスデータモニタシステムの第４の接続例を示す図、図８はプロセスデータモニタシステムの第５の接続例を示す図である。
【００２６】
図１において、１は、既に設置されているプラント制御装置（既設プラント制御装置）が備えるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央演算処理装置）である。既設プラント制御装置ＣＰＵ１は、既設プラント制御システムＩＯ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）バス２を介して既設プラント制御システムＰＩＯ（Ｐｒｏｃｅｓｓ  Ｄａｔａ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）３に接続されている。
【００２７】
そして、既設プラント制御装置ＣＰＵ１は、既設プラント制御システムＩＯバス２を介して、既設プラント制御システムＰＩＯ３に対してデータの読み書き（読み出し又は書き込み）を行うことにより、プラント制御システムの制御対象であるプラントに対するプロセスデータの読み書きを行う。
【００２８】
既設プラント制御システムＩＯバス２の既設プラント制御装置ＣＰＵ１と既設プラント制御システムＰＩＯ３との間には、バス分岐点２ａが設けられている。既設プラント制御システムＩＯバス２からバス分岐点２ａにより分岐された先には、プロセスデータモニタ装置４が接続されている。そして、プロセスデータモニタ装置４には、新設プラント制御装置ＣＰＵ側Ｉ／Ｆ（インターフェイス）バス６を介して新設プラント制御装置ＣＰＵ５が接続されている。新設プラント制御装置ＣＰＵ５は、これから新たに設置されるプラント制御装置（新設プラント制御装置）が備えるＣＰＵである。
【００２９】
既設プラント制御装置ＣＰＵ１により既設プラント制御システムＩＯバス２を介して読み書きされるプロセスデータは、受動要素を使用した（あるいは、能動要素を使用せず受動要素のみを使用した）バス分岐点２ａで分岐されてプロセスデータモニタ装置４へ入力される。従って、新設プラント制御装置ＣＰＵ５は、既設プラント制御装置ＣＰＵ１と既設プラント制御システムＩＯバス２との間でやり取りされるプロセスデータを、プロセスデータモニタ装置４を介してモニタすることができる。
【００３０】
プロセスデータモニタ装置４の内部構成の概略を図２に示す。既設プラント制御システムＩＯバスコネクタ７は、バス分岐点２ａで分岐された既設プラント制御システムＩＯバス２が接続されるものである。そして、既設プラント制御システムＩＯバスコネクタ７からは、既設プラント制御システムＩＯバス側Ｉ／Ｆ８を介した上で、２ポートメモリ９へと接続される。また、新設プラント制御システムＣＰＵ側コネクタ１０は、新設プラント制御装置ＣＰＵ側Ｉ／Ｆバス６が接続されるものである。そして、新設プラント制御システムＣＰＵ側コネクタ１０からは、新設プラント制御装置ＣＰＵ側Ｉ／Ｆ１１を介した上で、２ポートメモリ９へと接続される。
【００３１】
２ポートメモリ９は、２つのアクセスポートを有するメモリで、これら２つのアクセスポートからアクセスが可能である。すなわち、ここでは、既設プラント制御装置ＣＰＵ１及び既設プラント制御システムＰＩＯ３側からは既設プラント制御システムＩＯバス側Ｉ／Ｆ８を介して、新設プラント制御装置ＣＰＵ５側からは新設プラント制御装置ＣＰＵ側Ｉ／Ｆ１１を介して、２ポートメモリ９に対してアクセスが可能な構成となっている。
【００３２】
以上のような構成においては、バス分岐点２ａは、既設プラント制御システムＩＯバス側Ｉ／Ｆ８から見て、２ポートメモリ９の反対側にある。換言すると、既設プラント制御システムＩＯバス側Ｉ／Ｆ８は、バス分岐点２ａと２ポートメモリ９との間に設けられている。
【００３３】
このように構成されたプロセスデータモニタ装置４の内部構成の詳細を図３に示す。既設プラント制御システムＩＯバス側Ｉ／Ｆ８は、既設側アドレス信号用バッファ８ａ、既設側アクセス開始信号用バッファ８ｂ、既設側データ信号用バッファ８ｃ、及び、既設側アクセス完了信号用バッファ８ｄを備えている。既設側アドレス信号用バッファ８ａは、既設プラント制御システムＩＯバス２からバス分岐点２ａで分岐されて入力されたアドレス信号用のバッファである。アドレス信号には、既設プラント制御装置ＣＰＵ１がアクセス対象とするＰＩＯのアドレスに関する情報が含まれている。
【００３４】
また、既設側アクセス開始信号用バッファ８ｂは、既設プラント制御システムＩＯバス２からバス分岐点２ａで分岐されて入力されたアクセス開始信号用のバッファである。アクセス開始信号は、アクセス種別（読み出し／書き込み）やアクセスの開始を指示するための信号である。既設側データ信号用バッファ８ｃは、既設プラント制御システムＩＯバス２からバス分岐点２ａで分岐されて入力されたデータ信号用のバッファである。データ信号は、ここでは主に、プラントを制御するためのプロセスデータ信号である。そして、既設側アクセス完了信号用バッファ８ｄは、既設プラント制御システムＩＯバス２からバス分岐点２ａで分岐されて入力されたアクセス完了信号用のバッファである。アクセス完了信号は、アクセスの完了を指示するための信号である。
【００３５】
なお、既設プラント制御システムＩＯバス側Ｉ／Ｆ８のこれらのバッファは、既設プラント制御システムＩＯバスコネクタ７側から２ポートメモリ９側へと向かう方向（すなわち、プロセスデータモニタ装置４の「外」から「内」へと向かう方向）の信号の通過を許す単方向バッファである。これは、ここでは、既設プラント制御装置ＣＰＵ１から既設プラント制御システムＰＩＯ３側に対する読み書きアクセス時には、２ポートメモリ９への書き込みのみを行うと想定していることによる。
【００３６】
新設プラント制御装置ＣＰＵ側Ｉ／Ｆ１１も同様に、新設側アドレス信号用バッファ１１ａ、新設側アクセス開始信号用バッファ１１ｂ、新設側データ信号用バッファ１１ｃ、及び新設側アクセス完了信号用バッファ１１ｄの４つのバッファを備えている。
【００３７】
これらのバッファのうち、新設側アドレス信号用バッファ１１ａ及び新設側アクセス開始信号用バッファ１１ｂは、新設プラント制御システムＣＰＵ側コネクタ１０から２ポートメモリ９へと向かう（「外」から「内」へと向かう）方向の信号の通過を許す単方向バッファである。一方、新設側データ信号用バッファ１１ｃ及び新設側アクセス完了信号用バッファ１１ｄは、これとは逆方向（「内」から「外」へと向かう方向）の信号の通過を許す単方向バッファである。これは、ここでは、新設プラント制御装置ＣＰＵ５側からは、２ポートメモリ９からの読み出しのみを行うと想定していることによっている。
【００３８】
既設側アドレス信号用バッファ８ａ及び既設側アクセス開始信号用バッファ８ｂからの信号は、第１のゲート回路１２ａに入力される。この第１のゲート回路１２ａは、既設側アクセス開始信号用バッファ８ｂからのアクセス開始信号が有効を示している時のみ、既設側アドレス信号用バッファ８ａからのアドレス信号を、プロセスデータモニタ装置４が備える既設側アドレス一致回路１３ａへと伝えるためのものである。
【００３９】
また、新設プラント制御装置ＣＰＵ５側も同様に、新設側アドレス信号用バッファ１１ａ及び新設側アクセス開始信号用バッファ１１ｂからの信号は、第２のゲート回路１２ｂに入力される。第２のゲート回路１２ｂは、新設側アクセス開始信号用バッファ１１ｂからのアクセス開始信号が有効を示している時のみ、新設側アドレス信号用バッファ１１ａからのアドレス信号を、プロセスデータモニタ装置４が備える新設側アドレス一致回路１３ｂへと伝えるためのものである。
【００４０】
既設側アドレス一致回路１３ａ及び新設側アドレス一致回路１３ｂは、入力されたアドレス信号の示すアドレスと、モニタ範囲を設定する設定スイッチ（図示せず）により決定されたアドレスとの一致を確認するためのものである。
【００４１】
既設側アドレス一致回路１３ａ及び新設側アドレス一致回路１３ｂからのアドレス信号は、プロセスデータモニタ装置４が備えるタイミング生成回路１４へと入力される。このタイミング生成回路１４は、入力されたアドレス信号と、さらに既設側アクセス完了信号用バッファ８ｄからのアクセス完了信号とに基づいて、既設プラント制御装置ＣＰＵ１側からの（既設プラント制御システムＰＩＯ３に対する）アクセスと、新設プラント制御装置ＣＰＵ５側からのアクセスとを調停し、２ポートメモリ９のアクセスタイミングを生成する。
【００４２】
既設側データ信号用バッファ８ｃは第３のゲート回路１２ｃを介して、新設側データ信号用バッファ１１ｃは第４のゲート回路１２ｄを介して、それぞれ２ポートメモリ９に接続されている。第３のゲート回路１２ｃはタイミング生成回路１４により生成されたアクセスタイミングに従って、既設側のアクセスが有効とされるタイミングで既設側データ信号用バッファ８ｃのデータ信号を２ポートメモリ９へと伝える。第４のゲート回路１２ｄはタイミング生成回路１４により生成されたアクセスタイミングに従って、新設側のアクセスが有効とされるタイミングで２ポートメモリ９に格納されたデータを新設側データ信号用バッファ１１ｃへと伝える。
【００４３】
ここで、プロセスデータモニタ装置４には、プロセスデータモニタ装置４への電源供給が遮断された場合に、既設プラント制御システムＩＯバス２からバス分岐点２ａを経てプロセスデータモニタ装置４へと流れ込む電流を制限するモニタ側電源遮断時モニタ電流制限手段が備えられている。
【００４４】
このモニタ側電源遮断時モニタ電流制限手段は、具体的には、既設プラント制御システムＩＯバス側Ｉ／Ｆ８の終端抵抗を従来用いられていたものの数十から数百倍程度の大きなインピーダンス値を持つものとしたり、既設プラント制御システムＩＯバス側Ｉ／Ｆ８として当該Ｉ／Ｆへの電源供給の遮断時に高インピーダンス特性を示すものを使用したりすることにより構成することができる。
【００４５】
以上のように構成されたプロセスデータモニタシステムにおいては、前述したように、既設プラント制御装置ＣＰＵ１と既設プラント制御システムＰＩＯ３とは、既設プラント制御システムＩＯバス２を介してプロセスデータの送受信を行っている。そして、既設プラント制御システムＩＯバス２にバス分岐点２ａを設けて分岐させた先に、プロセスデータモニタ装置４を接続する。なお、このバス分岐点２ａは、既設プラント制御システムＩＯバス２を受動要素を使用して分岐するバス分岐手段を構成している。
【００４６】
バス分岐点２ａで分岐された信号は、プロセスデータモニタ装置４の既設プラント制御システムＩＯバス側Ｉ／Ｆ８に入力され、この既設プラント制御システムＩＯバス側Ｉ／Ｆ８を介して２ポートメモリ９に書き込まれる。一方、プロセスデータモニタ装置４には、新設プラント制御装置ＣＰＵ５も接続されており、この新設プラント制御装置ＣＰＵ５は２ポートメモリ９に記憶されているデータを新設プラント制御装置ＣＰＵ側Ｉ／Ｆバス６を介して読み出すことで、既設プラント制御装置ＣＰＵ１と既設プラント制御システムＰＩＯ３との間でやり取りされているプロセスデータをモニタする。
【００４７】
このため、プロセスデータモニタ装置４を用いて新設プラント制御装置ＣＰＵ５で、既設プラント制御装置ＣＰＵ１と既設プラント制御システムＰＩＯ３との間でやり取りされるプロセスデータをモニタリングしている際においても、既設プラント制御装置ＣＰＵ１と既設プラント制御システムＰＩＯ３とは、間にバッファ等を介することなく直接にデータをやり取りしている。
【００４８】
従って、プロセスデータモニタ装置４を用いたモニタ中であっても、既設プラント制御装置ＣＰＵ１と既設プラント制御システムＰＩＯ３との間での信号のやり取りにおいて、バッファの動作時間等に起因する遅延が発生することがない。
【００４９】
また、プロセスデータモニタ装置４への電源供給に異常が発生したとしても、既設プラント制御装置ＣＰＵ１及び既設プラント制御システムＰＩＯ３間での信号送信が可能であり、さらに、モニタ側電源遮断時モニタ電流制限手段の作用によって、既設プラント制御システムＩＯバス２からバス分岐点２ａを経てプロセスデータモニタ装置４へと流れ込む電流を小さなものに制限することができるため、既設プラント制御装置ＣＰＵ１及び既設プラント制御システムＰＩＯ３間での信号送受信に与える影響を最小限のものにすることが可能である。
【００５０】
図４から図８に示すのは、以上のように構成されたプロセスデータモニタシステムの具体的な接続例である。
図４は、既設プラント制御装置ＣＰＵ１を備えた既設プラント制御装置を構成する既設プラント制御装置ＣＰＵ／ＩＯユニット１５と、プロセスデータモニタ装置４を構成するプロセスデータモニタ装置本体１６とを、既設プラント制御装置接続用ＩＯバス分岐ケーブル１８で接続した例である。
【００５１】
既設プラント制御装置接続用ＩＯバス分岐ケーブル１８には、バス分岐点２ａとなる分岐が設けられており、分岐した一方がプロセスデータモニタ装置本体１６に接続され、他方が既設ＩＯバスケーブル１７に接続されている。既設ＩＯバスケーブル１７は既設プラント制御システムＰＩＯ３へと続がっている。
【００５２】
なお、プロセスデータモニタ装置本体１６には、新設プラント制御装置ＣＰＵ５を備えた新設プラント制御装置へと接続されている新設プラント制御装置接続用ケーブル１６ａと、プロセスデータモニタ装置４へと電源を供給するためのモニタ装置用電源ケーブル１６ｂとが接続されている。
【００５３】
図５は、既設プラント制御装置ＣＰＵ／ＩＯユニット１５に、バス分岐点２ａを構成するＩＯバス分岐基板２０を接続し、このＩＯバス分岐基板２０に、既設プラント制御装置接続用ケーブル１９及び既設ＩＯバスケーブル１７をそれぞれ接続した例である。既設プラント制御装置接続用ケーブル１９はプロセスデータモニタ装置本体１６へと接続される。
【００５４】
図６は、既設プラント制御装置ＣＰＵ／ＩＯユニット１５内のバスでＩＯバスと接続可能なシステムの場合の例で、既設ＩＯバスケーブル１７が接続された既設プラント制御装置ＣＰＵ／ＩＯユニット１５に、コネクタ変換カード２１を介して既設プラント制御装置接続用ケーブル１９によりプロセスデータモニタ装置本体１６をさらに接続している。なお、コネクタ変換カード２１とプロセスデータモニタ装置本体１６を直接接続できるようにしてもよい。
【００５５】
図７は、図６と同様、既設プラント制御装置ＣＰＵ／ＩＯユニット１５内のバスでＩＯバスと接続可能なシステムの場合の例で、既設ＩＯバスケーブル１７が接続された既設プラント制御装置ＣＰＵ／ＩＯユニット１５に、プロセスデータモニタ装置本体１６を直接に接続したものである。
【００５６】
図８は、既設プラント制御装置ＣＰＵ／ＩＯユニット１５の裏面でＩＯバスと接続可能なシステムの場合の例で、既設プラント制御装置ＣＰＵ／ＩＯユニット１５の裏面に、プロセスデータモニタ装置本体１６を既設プラント制御装置裏面接続用ケーブル１９ａにより接続したものである。なお、図７の例と同様に、既設プラント制御装置ＣＰＵ／ＩＯユニット１５の裏面に、プロセスデータモニタ装置本体１６を直接接続してもよい。
【００５７】
以上のように構成されたプロセスデータモニタシステムは、第１の（既設）プラント制御装置ＣＰＵと、この第１のプラント制御装置ＣＰＵとＩＯバスで接続されたプラントのプロセス入出力との間でやり取りされるプロセスデータを、第２の（新設）プラント制御装置ＣＰＵでモニタするためのプロセスデータシステムであって、プロセスデータモニタ装置と、ＩＯバスを分岐するバス分岐手段と、を備え、プロセスデータモニタ装置は、バス分岐手段による分岐先に接続され、プロセスデータが入力される第１のインターフェイス（既設プラント制御システムＩＯバス側Ｉ／Ｆ）と、第２のプラント制御装置ＣＰＵと接続される第２のインターフェイス（新設プラント制御装置ＣＰＵ側Ｉ／Ｆ）と、第１のインターフェイス及び第２のインターフェイスの双方からアクセス可能に設けられた２ポートメモリと、プロセスデータモニタ装置への電源供給が遮断された場合に、ＩＯバスからバス分岐手段を経て第１のインターフェイス側へと流れる電流を制限するモニタ側電源遮断時モニタ電流制限手段と、を有し、第１のインターフェイスは、バス分岐手段と２ポートメモリとの間に設けられているものである。
【００５８】
このため、既設プラント制御装置ＣＰＵ及び既設プラント制御システムＰＩＯ間でのプロセスデータ通信に、信号の遅延や通信不能等の悪影響を与えることなく、プロセスデータのモニタを行うことができる。
【００５９】
実施の形態２．
図９は、この発明の実施の形態２に係るもので、プロセスデータモニタ装置の内部構成の概略を示すブロック図である。
ここで説明する実施の形態２は、前述した実施の形態１の構成において、バス分岐点をプロセスデータモニタ装置内に設けるようにしたものである。すなわち、図９に示すように、既設プラント制御システムＩＯバスコネクタ７は、プロセスデータモニタ装置４内において既設プラント制御システムＰＩＯ側コネクタ２２と接続されている。既設プラント制御システムＰＩＯ側コネクタ２２は、既設プラント制御システムＰＩＯ３へのＩＯバスケーブルが接続されるコネクタである。
【００６０】
既設プラント制御システムＩＯバスコネクタ７と既設プラント制御システムＰＩＯ側コネクタ２２との間には、バス分岐点２ａが設けられている。そして、このバス分岐点２ａにより分岐された先には、既設プラント制御システムＩＯバス側Ｉ／Ｆ８が接続されている。他の構成は実施の形態１と同様である。
【００６１】
以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいても、実施の形態１と同様に、バス分岐点２ａは、既設プラント制御システムＩＯバス側Ｉ／Ｆ８から見て２ポートメモリ９の反対側にあり、既設プラント制御システムＩＯバス側Ｉ／Ｆ８は、バス分岐点２ａと２ポートメモリ９との間に設けられている。
【００６２】
従って、プロセスデータモニタ装置４を用いて、既設プラント制御装置ＣＰＵ１と既設プラント制御システムＰＩＯ３との間でやり取りされるプロセスデータをモニタリングしている際においても、既設プラント制御装置ＣＰＵ１と既設プラント制御システムＰＩＯ３とは、間にバッファを介することなくデータをやり取りしており、実施の形態１と同様の効果を奏することができる。
【００６３】
実施の形態３．
図１０は、この発明の実施の形態３に係るもので、プロセスデータモニタ装置の内部構成の概略を示すブロック図である。
ここで説明する実施の形態３は、前述した実施の形態１−２の構成において、モニタ側電源遮断時モニタ電流制限手段に代えて（又は加えて）、プロセスデータモニタ装置への電源供給が遮断された場合に、既設プラント制御システムＩＯバス側と２ポートメモリ側との間の接続を電気的に切断する接続断スイッチを設けるようにしたものである。なお、以下においては、実施の形態１の構成を前提とした場合を採り上げて説明する。
【００６４】
すなわち、図１０に示すように、既設プラント制御システムＩＯバスコネクタ７と既設プラント制御システムＩＯバス側Ｉ／Ｆ８との間には、プロセスデータモニタ装置４への電源供給が遮断された場合に、既設プラント制御システムＩＯバスコネクタ７と既設プラント制御システムＩＯバス側Ｉ／Ｆ８との接続を電気的に切断する接続断スイッチ２３が設けられている。この接続断スイッチ２３は、機械的なスイッチで構成してもよいし、電子的なスイッチで構成してもよい。
【００６５】
以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、プロセスデータモニタ装置への電源供給が遮断された場合に、接続断スイッチによりプロセスデータモニタ装置の２ポートメモリ側の回路が、既設プラント制御システムＩＯバス側から切り離されるため、既設プラント制御システムＩＯバスからバス分岐点を経てプロセスデータモニタ装置へと流れ込む電流を制限し、既設プラント制御装置ＣＰＵ及び既設プラント制御システムＰＩＯ間での信号送信に及ぶ影響を最小限のものにすることが可能である。
【００６６】
なお、接続断スイッチ２３は、２ポートメモリ９よりも既設プラント制御システムＩＯバス２側であればよく、接続断スイッチ２３の接続箇所は図１０に示す位置には限られない。ただし、プロセスデータモニタ装置４への電源供給が遮断された際の既設プラント制御システムＩＯバス２への影響を考慮すると、接続断スイッチ２３の接続箇所は、なるべく既設プラント制御システムＩＯバス２の分岐点２ａ側に近い位置であることが好ましい。
【００６７】
実施の形態４．
図１１は、この発明の実施の形態４に係るもので、プロセスデータモニタ装置の内部構成の概略を示すブロック図である。
ここで説明する実施の形態４は、前述した実施の形態１−３の構成において、プロセスデータモニタ装置を２つに分割し、これらプロセスデータモニタ装置の２つの部分間でデータの通信を行う通信インターフェイスを設けるようにしたものである。なお、以下においては、実施の形態１の構成を前提とした場合を採り上げて説明する。
【００６８】
すなわち、図１１に示すように、プロセスデータモニタ装置は、プロセスデータモニタ装置（既設側）４ａと、プロセスデータモニタ装置（新設側）４ｂの２つの部分に分割されている。プロセスデータモニタ装置（既設側）４ａには、既設プラント制御システムＩＯバスコネクタ７及び既設プラント制御システムＩＯバス側Ｉ／Ｆ８が含まれている。プロセスデータモニタ装置（新設側）４ｂには、２ポートメモリ９、新設プラント制御システムＣＰＵ側コネクタ１０及び新設プラント制御装置ＣＰＵ側Ｉ／Ｆ１１が含まれている。
【００６９】
そして、既設プラント制御システムＩＯバス側Ｉ／Ｆ８は既設側通信Ｉ／Ｆ２４ａに接続され、２ポートメモリ９には新設側通信Ｉ／Ｆ２４ｂが接続されている。既設プラント制御システムＩＯバス側Ｉ／Ｆ８からの信号は、既設側通信Ｉ／Ｆ２４ａにおいてパラレル／シリアル変換された上で、通信伝送路２４ｃを介して新設側通信Ｉ／Ｆ２４ｂへと送信される。そして、新設側通信Ｉ／Ｆ２４ｂは受信した信号をシリアル／パラレル変換した上で、２ポートメモリ９へと送る。他の構成は実施の形態１と同様である。
【００７０】
以上を換言すると、既設プラント制御システムＩＯバス側Ｉ／Ｆ８と２ポートメモリ９との間に、既設側通信Ｉ／Ｆ２４ａ、通信伝送路２４ｃ及び新設側通信Ｉ／Ｆ２４ｂが挿入され、当該挿入位置においてプロセスデータモニタ装置４がプロセスデータモニタ装置（既設側）４ａとプロセスデータモニタ装置（新設側）４ｂの２つの部分に分割されることになる。なお、既設側通信Ｉ／Ｆ２４ａと新設側通信Ｉ／Ｆ２４ｂとの間の通信方式としては、可視光を含む電磁波を利用した無線通信や有線通信等の既知の技術を採用することができる。
【００７１】
また、プロセスデータモニタ装置４を分割する位置、すなわち、通信Ｉ／Ｆ（及び通信伝送路）を挿入する位置について、ここでは既設プラント制御システムＩＯバス側Ｉ／Ｆ８と２ポートメモリ９との間としたが、既設プラント制御システムＩＯバスコネクタ７と新設プラント制御システムＣＰＵ側コネクタ１０との間であれば任意の位置にすることが可能である。
【００７２】
さらにまた、間に通信Ｉ／Ｆ（及び通信伝送路）を挟むことで、プロセスデータモニタ装置４の回路を物理的にではなく電気的に分離することを目的とする場合には、プロセスデータモニタ装置（既設側）４ａ及びプロセスデータモニタ装置（新設側）４ｂの双方を同一ユニットに実装してもよい。
【００７３】
既設プラント制御装置ＣＰＵ１、既設プラント制御システムＰＩＯ３や新設プラント制御装置ＣＰＵ５を通常のバスで接続した場合には、既設の制御システムの設置場所と新設の制御システムの設置場所の物理的な距離の上限は１０メートル程度に制限される。これに対し、以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、２つに分割されたプロセスデータモニタ装置の既設側部分と新設側部分との間の距離をより大きくとる事が可能となり、新設の制御システムの設置場所の自由度を向上する事が可能である。
【００７４】
実施の形態５．
図１２から図１４は、この発明の実施の形態５に係るもので、図１２はプロセスデータモニタ装置の内部構成の詳細を示すブロック図、図１３はプロセスデータモニタシステムの動作を説明する図、図１４はプロセスデータモニタシステムの構成を示すブロック図である。
【００７５】
ここで説明する実施の形態５は、前述した実施の形態１−４の構成において、プロセスデータモニタ装置内部の２ポートメモリの記憶領域を、既設側のプロセスデータを反映するための「モニタエリア」と、既設プラント制御装置ＣＰＵ及び新設プラント制御装置ＣＰＵの間で双方向のデータのやり取りを行うための「インターフェイスエリア」との、２種類のエリアに分類して用いることができるようにしたものである。なお、以下においては、実施の形態１の構成を前提とした場合を採り上げて説明する。
【００７６】
すなわち、図１２に示すように、プロセスデータモニタ装置４の既設側アドレス一致回路１３ａとタイミング生成回路１４との間には、アクセス種別設定回路２５が設けられている。このアクセス種別設定回路２５は、２ポートメモリ９の記憶領域の各アドレスについて、既設側からは書き込みのみ可能で、かつ、新設側からは読み出しのみが可能である「モニタエリア」と、既設側及び新設側の双方から読み出し／書き込み可能な「インターフェイスエリア」との、２種類のアクセス種別を設定するものである。
【００７７】
なお、実施の形態１等の構成と比較して、２ポートメモリ９に対して読み書き双方のアクセスを行うことがあるため、既設側データ信号用バッファ８ｃ、既設側アクセス完了信号用バッファ８ｄ及び新設側データ信号用バッファ１１ｃは双方向バッファになっている。また、併せて、第３のゲート回路１２ｃ及び第４のゲート回路１２ｄも双方向の信号通過を許すゲートになっている。
【００７８】
このように構成されたプロセスデータモニタ装置４を備えたプロセスデータモニタシステムにおける動作について、図１３を参照しながら説明する。
アクセス種別設定回路２５は、２ポートメモリ９へのアクセス要求がある度に、当該アクセス要求があった２ポートメモリ９の記憶領域のアドレスについて、「モニタエリア」に該当するか「インターフェイスエリア」に該当するかを設定、判別する。
【００７９】
２ポートメモリ９の「モニタエリア」は、既設側のプロセスデータを反映して新設側で当該プロセスデータをモニタするための領域である。具体的には、図１３の（ａ）に示すように、既設プラント制御装置ＣＰＵ１から既設プラント制御システムＰＩＯ３のプロセス出力へと送信されたプロセスデータ、及び、既設プラント制御システムＰＩＯ３のプロセス入力から既設プラント制御装置ＣＰＵ１へと送信されたプロセスデータがバス分岐点２ａにより分岐されてプロセスデータモニタ装置４に入力され、２ポートメモリ９の「モニタエリア」へと書き込まれ、既設プラント制御装置ＣＰＵ１の入出力データの転写が行われる。そして、新設プラント制御装置ＣＰＵ５は２ポートメモリ９の「モニタエリア」のデータを読み出すことにより、プロセスデータのモニタを実行する。
【００８０】
一方、２ポートメモリ９の「インターフェイスエリア（Ｉ／Ｆエリア）」は、既設プラント制御装置ＣＰＵ１及び新設プラント制御装置ＣＰＵ５の間で双方向のデータのやり取りを行うためのエリアである。具体的には、図１３の（ｂ）に示すように、２ポートメモリ９の「Ｉ／Ｆエリア」に対しては、既設プラント制御装置ＣＰＵ１により直接にアクセスされてデータの読み書きがなされるとともに、新設プラント制御装置ＣＰＵ５側からもデータの読み書きがなされる。このようにして２ポートメモリ９の「Ｉ／Ｆエリアを介して、既設プラント制御装置ＣＰＵ１と新設プラント制御装置ＣＰＵ５との間で双方向のデータのやり取りを行うことができる。
【００８１】
この２ポートメモリ９の「Ｉ／Ｆエリア」を利用して既設プラント制御装置ＣＰＵ１と新設プラント制御装置ＣＰＵ５との間でデータの送受信が行われるプロセスデータモニタシステムの具体的な一例を図１４に示す。この図１４に示す構成においては、既設プラント制御装置ＣＰＵ１が複数設けられており、これら複数の既設プラント制御装置ＣＰＵ１は、ＩＯコントローラ２６を介して既設プラント制御システムＩＯバス２に接続されている。これら複数の既設プラント制御装置ＣＰＵ１においては、協調してプラント制御を行うために同期信号を互いにやり取りしている。
【００８２】
これら複数の既設プラント制御装置ＣＰＵ１のうちの１つをプロセスデータモニタ装置４を介して接続された新設プラント制御装置ＣＰＵ５に交換する場合、又は、プロセスデータモニタ装置４を介して接続された新設プラント制御装置ＣＰＵ５を新たに追加する場合には、既設プラント制御装置ＣＰＵ１と新設プラント制御装置ＣＰＵ５との間でも同期信号をやり取りする必要が生じる。
【００８３】
ここで、従来のプロセスデータモニタ装置（システム）では、新設プラント制御装置ＣＰＵ側から既設プラント制御装置ＣＰＵ側へと情報を伝える機能がなかったため、必要時には別の経路により新設側から既設側に情報を伝える必要があった。これに対し、以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、このような同期信号を２ポートメモリの「Ｉ／Ｆエリア」を利用して既設プラント制御装置ＣＰＵ及び新設プラント制御装置ＣＰＵの間で送受信することが可能となる。
【００８４】
実施の形態６．
図１５から図１９は、この発明の実施の形態６に係るもので、図１５はプロセスデータモニタシステムの構成を示すブロック図、図１６及び図１７はプロセスデータモニタ装置の内部構成の詳細を示すブロック図、図１８はプロセスデータモニタ装置のアドレス変換処理を概念的に示す図、図１９はプロセスデータモニタシステムの動作を説明する図である。
【００８５】
ここで説明する実施の形態６は、前述した実施の形態１−５の構成において、モニタ対象の既設プラント制御装置ＣＰＵ及び既設プラント制御システムＰＩＯの組が複数ある場合に、複数の各既設プラント制御装置ＣＰＵのモニタ対象となっているプロセス入出力のそれぞれのＩＯバスアドレス空間におけるアドレスを、新設プラント制御装置ＣＰＵのＩＯバス空間において重複なくアクセス可能範囲に収まるように選択変換するアドレス選択回路を備えるようにしたものである。
【００８６】
すなわち、図１５に示すように、既設プラント制御装置ＣＰＵ１及び既設プラント制御システムＰＩＯ３の組が複数あり、これらの組はそれぞれが既設プラント制御システムＩＯバス２により接続されている。ここでは、複数の既設プラント制御装置ＣＰＵ１をＣＰＵ＃ａ、ＣＰＵ＃ｂ、…、ＣＰＵ＃ｎとし、これらに対応する既設プラント制御システムＰＩＯ３をそれぞれＰＩＯ＃ａ、ＰＩＯ＃ｂ、…、ＰＩＯ＃ｎとする。
【００８７】
各既設プラント制御システムＩＯバス２はバス分岐点で分岐されて、分岐された先にはそれぞれプロセスデータモニタ装置４（モニタユニット＃ａ、モニタユニット＃ｂ、…、モニタユニット＃ｎ）が接続されている。そして、これらのモニタユニット＃ａに対して１つの新設プラント制御装置ＣＰＵ５が接続されている。
【００８８】
各モニタユニットを構成するプロセスデータモニタ装置４は同一の内部構成を有しており、その内部構成を図１６及び図１７に示す。なお、図１６は実施の形態１の構成を前提とした場合の例で、図１７は実施の形態５の構成を前提とした場合の例である。これらの図に示すように、実施の形態１や５の構成と比較して、既設側アドレス一致回路１３ａに代えて既設側アドレス選択回路２７ａが、新設側アドレス一致回路１３ｂに代えて新設側アドレス選択回路２７ｂが備えられている。
【００８９】
これらのアドレス選択回路は、複数の既設プラント制御装置ＣＰＵ１のそれぞれのＩＯバスアドレス空間におけるモニタ対象のアドレスを、新設プラント制御装置ＣＰＵのＩＯバス空間において重複なくアクセス可能範囲に収まるように選択変換した上で、タイミング生成回路１４へと出力する。
【００９０】
既設側アドレス選択回路２７ａは、２ポートメモリ９を既設プラント制御装置ＣＰＵ１のＩＯバスアドレス空間の一部だけに対応付けるものであり、２ポートメモリ９自体のサイズやプロセスデータモニタ装置４の内部回路の規模を抑制したり、既設側から見える２ポートメモリ９の見かけの占有空間を制限したりするために使用する。また、新設側アドレス選択回路２７ｂは、２ポートメモリ９を新設プラント制御装置ＣＰＵ５のＩＯバスアドレス空間の一部だけに対応付けるものであり、新設側から見える２ポートメモリ９の見かけの占有空間を制限するために使用する。
【００９１】
なお、既設側アドレス選択回路２７ａについては、２ポートメモリ９のサイズを既設プラント制御装置ＣＰＵ１のＩＯバス空間の全体以上にできる場合には、既設側アドレス一致回路１３ａのままでもよい。また、新設側アドレス選択回路２７ｂについては、２ポートメモリ９のサイズを新設プラント制御装置ＣＰＵ５のＩＯバス空間の１／ｎ（ここで、ｎは新設プラント制御装置ＣＰＵ５が同時にモニタしたい既設プラント制御装置ＣＰＵ１の最大数）にしてもよい場合には、新設側アドレス一致回路１３ｂのままでもよい。
【００９２】
このアドレス選択回路によるアドレス変換処理を概念的に示すものが図１８である。アドレス選択回路は、複数の既設プラント制御装置ＣＰＵ１であるＣＰＵ＃ａ、ＣＰＵ＃ｂ、…、ＣＰＵ＃ｎのＩＯバス空間のそれぞれから、新設プラント制御装置ＣＰＵ５でモニタしたいアドレスのエリアを選択的に抽出し、新設プラント制御装置ＣＰＵ５のアドレス空間においてそれぞれのエリアのアドレスが重複せず、かつ、新設プラント制御装置ＣＰＵ５にとって都合の良いように適宜並べ替えることによりアドレスを変換し、タイミング生成回路１４へと出力する。
【００９３】
なお、この図１８では、抽出・並べ替え後のアドレスエリアの配置が各既設ＣＰＵ毎にまとまっているように記載しているが、実際には新設プラント制御装置ＣＰＵ５から見て各アドレスエリアが重複しておらず、かつ、新設プラント制御装置ＣＰＵ５のアクセス可能範囲に収まっていれば、各既設ＣＰＵ毎にまとまってなくともよい。
【００９４】
また、実施の形態５の構成を前提とする場合には、複数の既設プラント制御装置ＣＰＵ１と新設プラント制御装置ＣＰＵ５との間で相互に信号が交換されるため、アドレス選択回路による抽出対象となるアドレスエリアには、既設プラント制御装置ＣＰＵ１及び新設プラント制御装置ＣＰＵ５の相互間通信に用いられるエリア（すなわち「インターフェイスエリア」）も含まれる。
【００９５】
図１９は２つのアドレス選択回路である既設側アドレス選択回路２７ａ及び新設側アドレス選択回路２７ｂのうち、特に新設側アドレス選択回路２７ｂの機能を説明している。図１９の（ａ）は、この実施の形態における「モニタエリア」に対するアクセスの様子を示すもので、既設プラント制御装置ＣＰＵ１及び既設プラント制御システムＰＩＯ３の複数の組においてそれぞれやり取りされているプロセスデータは、分岐されて各プロセスデータモニタ装置４にそれぞれ入力されて２ポートメモリ９の「モニタエリア」へと書き込まれ、既設プラント制御装置ＣＰＵ１の入出力データの転写が行われる。そして、新設プラント制御装置ＣＰＵ５から各プロセスデータモニタ装置４が備える２ポートメモリ９の「モニタエリア」のデータを読み出す際に、新設側アドレス選択回路２７ｂにおいてアドレス変換が施された上で、新設プラント制御装置ＣＰＵ５へと送られる。
【００９６】
また、２ポートメモリ９の「インターフェイスエリア（Ｉ／Ｆエリア）」に対するアクセスの際にも同様に、新設プラント制御装置ＣＰＵ５による２ポートメモリ９の「Ｉ／Ｆエリア」の読み出し／書き込み時に、新設側アドレス選択回路２７ｂにおいてアドレス変換が施される。このように、アドレス選択回路によるアドレス変換（アドレス抽出を含む）を経た上で、複数の既設プラント制御装置ＣＰＵ１と新設プラント制御装置ＣＰＵ５との間でデータの相互通信が行われる。
【００９７】
なお、既設側アドレス選択回路２７ａの動作は、図１９の２ポートメモリの上側に、下側と同様の「アドレス変換」が存在するとして考えることで理解することができる。
【００９８】
従来のプロセスデータモニタ装置では、複数の既設プラント制御装置ＣＰＵをモニタ対象とする場合等に、新設側からアクセス可能なように既設側のＩＯバス空間のアドレスとサイズをアサインする際の自由度が低く、多くの新設プラント制御装置ＣＰＵが必要となるケースがあった。これに対し、以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、数の少ない新設プラント制御装置ＣＰＵによって効率的に既設プラント制御装置ＣＰＵのプロセスデータをモニタすることが可能である。
【００９９】
実施の形態７．
図２０及び図２１は、この発明の実施の形態７に係るもので、プロセスデータモニタ装置の内部構成の詳細を示すブロック図である。
ここで説明する実施の形態７は、前述した実施の形態６の構成において、新設プラント制御装置ＣＰＵからのアクセスを、２ポートメモリ内のデータへのアクセスとするモードと、アドレス選択回路におけるアドレス選択変換処理内容へのアクセスとするモードとを切り替えるためのモード切替回路を備えるようにしたものである。
【０１００】
すなわち、図２０及び図２１に示すように、プロセスデータモニタ装置４にはモード切替回路２８が備えられている。このモード切替回路２８は、新設プラント制御装置ＣＰＵからのアクセスを、２ポートメモリ９内のデータへのアクセスとするモードと、アドレス選択回路におけるアドレス選択変換処理の設定内容へのアクセスとするモードとを切り替えるためのものである。また、新設側データ信号用バッファ１１ｃ及び第４のゲート回路１２ｄは、設定内容の書き込みに対応できるように双方向のものに変更している。
【０１０１】
このモード切替回路２８により新設プラント制御装置ＣＰＵ５からのアクセスのモードを切り替えることにより、通常はプロセスデータモニタ装置４から２ポートメモリ９内のデータにアクセスしてプロセスデータをモニタし、必要に応じて新設プラント制御装置ＣＰＵ５から既設側アドレス選択回路２７ａ及び新設側アドレス選択回路２７ｂの設定内容にアクセスして、これらのアドレス選択回路におけるアドレス変換処理の設定内容を変更・参照することが可能となる。
【０１０２】
なお、図２１に示すように、プロセスデータモニタ装置４がアクセス種別設定回路２５を備えている場合には、モード切替回路２８によって、新設プラント制御装置ＣＰＵ５からのアクセスのモードを切り替えることにより、新設プラント制御装置ＣＰＵ５からアクセス種別設定回路２５の設定内容へもアクセスできるようにしてもよい。
【０１０３】
また、既設側アドレス選択回路２７ａ、新設側アドレス選択回路２７ｂ及びアクセス種別設定回路２５の全てについて新設プラント制御装置ＣＰＵ５から設定内容を変更できるようにする必要はなく、これらの回路の一部の設定については、プロセスデータモニタ装置４に設けられた設定スイッチ等により変更するようにしてもよい。
【０１０４】
以上のように構成されたプロセスデータモニタ装置を備えたプロセスデータモニタシステムにおいては、新設プラント制御装置ＣＰＵから、プロセスデータモニタ装置の２ポートメモリに対するアクセスと同様なアクセス方法で、アクセス種別設定回路やアドレス選択回路の設定内容の確認や変更を行うことができ、利便性を向上することができる。
【０１０５】
なお、以上説明した各実施の形態では、既設プラント制御システムＩＯバス２の信号を電気信号のままで検出する方法を示したが、電気的接触以外の方法、例えば、磁気、光、熱、音、化学反応等を利用した検出手法や機械的検出手法などから、適宜選択して使用してもよいことは言うまでもない。
【符号の説明】
【０１０６】
１    既設プラント制御装置ＣＰＵ
２    既設プラント制御システムＩＯバス
２ａ  バス分岐点
３    既設プラント制御システムＰＩＯ
４    プロセスデータモニタ装置
４ａ  プロセスデータモニタ装置（既設側）
４ｂ  プロセスデータモニタ装置（新設側）
５    新設プラント制御装置ＣＰＵ
６    新設プラント制御装置ＣＰＵ側Ｉ／Ｆバス
７    既設プラント制御システムＩＯバスコネクタ
８    既設プラント制御システムＩＯバス側Ｉ／Ｆ
８ａ  既設側アドレス信号用バッファ
８ｂ  既設側アクセス開始信号用バッファ
８ｃ  既設側データ信号用バッファ
８ｄ  既設側アクセス完了信号用バッファ
９    ２ポートメモリ
１０    新設プラント制御システムＣＰＵ側コネクタ
１１    新設プラント制御装置ＣＰＵ側Ｉ／Ｆ
１１ａ  新設側アドレス信号用バッファ
１１ｂ  新設側アクセス開始信号用バッファ
１１ｃ  新設側データ信号用バッファ
１１ｄ  新設側アクセス完了信号用バッファ
１２ａ  第１のゲート回路
１２ｂ  第２のゲート回路
１２ｃ  第３のゲート回路
１２ｄ  第４のゲート回路
１３ａ  既設側アドレス一致回路
１３ｂ  新設側アドレス一致回路
１４    タイミング生成回路
１５    既設プラント制御装置ＣＰＵ／ＩＯユニット
１６    プロセスデータモニタ装置本体
１６ａ  新設プラント制御装置接続用ケーブル
１６ｂ  モニタ装置用電源ケーブル
１７    既設ＩＯバスケーブル
１８    既設プラント制御装置接続用ＩＯバス分岐ケーブル
１９    既設プラント制御装置接続用ケーブル
１９ａ  既設プラント制御装置裏面接続用ケーブル
２０    ＩＯバス分岐基板
２１    コネクタ変換カード
２２    既設プラント制御システムＰＩＯ側コネクタ
２３    接続断スイッチ
２４ａ  既設側通信Ｉ／Ｆ
２４ｂ  新設側通信Ｉ／Ｆ
２４ｃ  通信伝送路
２５    アクセス種別設定回路
２６    ＩＯコントローラ
２７ａ  既設側アドレス選択回路
２７ｂ  新設側アドレス選択回路
２８    モード切替回路
２９    既設プラント制御システムＰＩＯ側ＩＯバス
３０    既設プラント制御システムＣＰＵ側コネクタ
３１    既設プラント制御システムＣＰＵ側Ｉ／Ｆ
３１ａ  既設ＣＰＵ側アドレス信号用バッファ
３１ｂ  既設ＣＰＵ側アクセス開始信号用バッファ
３１ｃ  既設ＣＰＵ側データ信号用バッファ
３１ｄ  既設ＣＰＵ側アクセス完了信号用バッファ
３２    既設プラント制御システムＰＩＯ側Ｉ／Ｆ
３２ａ  既設ＰＩＯ側アドレス信号用バッファ
３２ｂ  既設ＰＩＯ側アクセス開始信号用バッファ
３２ｃ  既設ＰＩＯ側データ信号用バッファ
３２ｄ  既設ＰＩＯ側アクセス完了信号用バッファ
【図１】
0005640941.tif 000002
【図２】
0005640941.tif 000003
【図３】
0005640941.tif 000004
【図４】
0005640941.tif 000005
【図５】
0005640941.tif 000006
【図６】
0005640941.tif 000007
【図７】
0005640941.tif 000008
【図８】
0005640941.tif 000009
【図９】
0005640941.tif 000010
【図１０】
0005640941.tif 000011
【図１１】
0005640941.tif 000012
【図１２】
0005640941.tif 000013
【図１３】
0005640941.tif 000014
【図１４】
0005640941.tif 000015
【図１５】
0005640941.tif 000016
【図１６】
0005640941.tif 000017
【図１７】
0005640941.tif 000018
【図１８】
0005640941.tif 000019
【図１９】
0005640941.tif 000020
【図２０】
0005640941.tif 000021
【図２１】
0005640941.tif 000022
【図２２】
0005640941.tif 000023
【図２３】
0005640941.tif 000024
【図２４】
0005640941.tif 000025
【図２５】
0005640941.tif 000026
【図２６】
0005640941.tif 000027