(57)【特許請求の範囲】
【請求項１】
放電ランプに印加されて該放電ランプを点灯させる高圧トリガパルスを発生する回路と、前記放電ランプに供給される交流電圧を発生するインバータ回路と、該インバータ回路に直流電力を供給するチョッパ回路と、前記インバータ回路を駆動するための交番制御信号を発生するコンピュータ制御回路と、該交番制御信号の交番周期に応じた電圧を所定電圧と比較することにより該交番周期が所定時間を越えたことを検出した場合に、前記チョッパ回路の動作を停止するためのラッチアップ信号を出力する検出回路とを備えたことを特徴とする放電ランプ点灯装置。
【請求項２】
前記検出回路は、前記コンピュータ制御回路が正常に動作している際の前記交番制御信号のオンレベル時間より長い時定数を有しておりかつ該交番制御信号によって充放電される時定数回路と、該時定数回路の出力電圧が所定電圧に達した際に前記ラッチアップ信号を出力する回路とを備えていることを特徴とする請求項１に記載の放電ランプ点灯装置。
【請求項３】
前記コンピュータ制御回路は、前記インバータ回路を駆動するための２つの交番制御信号を発生するように構成されており、前記検出回路は該２つの交番制御信号によってそれぞれ充放電されかつ時定数を別個に設定可能な２つの時定数回路を備えていることを特徴とする請求項２に記載の放電ランプ点灯装置。
【請求項４】
前記検出回路から前記ラッチアップ信号が出力された場合に放電ランプの不点灯信号を送出する回路をさらに備えていることを特徴とする請求項１から３のいずれか１項に記載の放電ランプ点灯装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、高圧水銀ランプ、メタルハライドランプ等の高輝度放電ランプの点灯装置に関し、特にマイクロコンピュータ等のコンピュータを用いて点灯制御を行う点灯装置に関する。
【０００２】
【従来の技術】
高圧水銀ランプ、メタルハライドランプ等の高輝度放電ランプの点灯は、その電極間に例えば１５ＫＶ以上の高圧トリガパルスを印加することによって行われる。高圧トリガパルスをランプに印加すると、ランプ内にブレークダウン（絶縁破壊）が起って点灯が行われるわけであるが、その際の駆動速度が非常に速いため強烈なノイズ（トリガノイズ）を発生させる。
【０００３】
【発明が解決しようとする課題】
このトリガノイズはトリガトランスを介して制御系に帰還され、その制御系にマイクロコンピュータ等のコンピュータを含んでいる場合は、このコンピュータがラッチアップされてしまう恐れがある。コンピュータがラッチアップされると、その動作が完全に固定されてしまいコンピュータ出力はその瞬間のレベルに固定された直流出力となってしまう。その結果、点灯制御系が誤動作することから、点灯装置の故障さらには放電ランプの故障をも引き起す可能性がある。
【０００４】
マイクロコンピュータのノイズ及びラッチアップ対策としては、その電源回路にバイパス用キャパシタを設けたり、ウォッチドッグ機能をマイクロコンピュータ自体に内蔵させることが知られているが、非常に強烈なトリガノイズがコンピュータと共存する高圧回路から出力される点灯装置のラッチアップ対策としては、これらは全く不充分である。しかも、ウォッチドッグ機能を内蔵させてもマイクロコンピュータ自体が誤動作した場合はその信頼性の点で大きな問題がある。
【０００５】
従って本発明は、内蔵するコンピュータがラッチアップした時の安全性を高めた放電ランプ点灯装置を提供するものである。
【０００６】
【課題を解決するための手段】
本発明の放電ランプ点灯装置は、放電ランプに印加されてこの放電ランプを点灯させる高圧トリガパルスを発生する回路と、放電ランプに供給される交流電圧を発生するインバータ回路と、インバータ回路に直流電力を供給するチョッパ回路と、このインバータ回路を駆動するための交番制御信号を発生するコンピュータ制御回路と、交番制御信号の交番周期に応じた電圧を所定電圧と比較することにより交番周期が所定時間を越えたことを検出した場合に、チョッパ回路の動作を停止するためのラッチアップ信号を出力する検出回路とを備えている。
【０００７】
本発明の一実施態様によれば、検出回路は、コンピュータ制御回路が正常に動作している際の交番制御信号のオンレベル時間より長い時定数を有しておりかつ交番制御信号によって充放電される時定数回路と、この時定数回路の出力電圧が所定電圧に達した際にラッチアップ信号を出力する回路とを備えている。
【０００８】
本発明の一実施態様によれば、コンピュータ制御回路は、インバータ回路を駆動するための２つの交番制御信号を発生するように構成されており、検出回路は２つの交番制御信号によってそれぞれ充放電されかつ時定数を別個に設定可能な２つの時定数回路を備えている。
【０００９】
検出回路からラッチアップ信号が出力された場合に放電ランプの不点灯信号を送出する回路をさらに備えていることが好ましい。
【００１０】
【作用】
トリガノイズ等によってコンピュータ制御回路がラッチアップすると、インバータ回路を駆動するための交番制御信号がオンレベル又はオフレベルに固定される。検出回路は、オンレベル又はオフレベルの期間が所定時間を越えた場合にラッチアップ信号を出力する。検出回路からこのラッチアップ信号が出力された場合は、チョッパ回路の動作が停止するので点灯装置の電源供給が停止してその動作が停止せしめられる。
【００１１】
【実施例】
以下図面を用いて本発明の実施例を詳細に説明する。
【００１２】
図２は本発明の放電ランプ点灯装置の一実施例の全体構成を概略的に示すブロック図である。
【００１３】
同図において、２０はバッテリ又は交流の整流・平滑回路等の図示されていない直流電源に接続されたフィルタ回路等の入力回路、２１はこの入力回路２０に接続された昇圧型又は降圧型のＤＣ−ＤＣコンバータからなるチョッパ回路である。チョッパ回路２１は、ランプ点灯前は１次電圧を供給し点灯後は出力電流又は出力電力が可変制御されるように構成されており、その出力にはインバータ回路２２が接続されている。インバータ回路２２は、直流出力又は交流出力（例えば約２５０ＨＺ）を選択的に発生できるように構成されており、その出力には高圧水銀ランプ、メタルハライドランプ等の高輝度放電ランプ２３と高圧トリガ発生用のトリガトランス２４の２次側巻線とが直列に接続されている。トリガトランス２４の１次側巻線にはトリガパルスを発生させるトリガ回路２５が接続されている。
【００１４】
チョッパ回路２１、インバータ回路２２及びトリガ回路２５は、マイクロコンピュータから主として構成されるコンピュータ制御回路２６に接続されており、この制御回路２６からの指示に従って動作するように構成されている。コンピュータ制御回路２６及びチョッパ回路２１には、ラッチアップ検出回路２７が接続されている。このラッチアップ検出回路２７は、コンピュータ制御回路２６からインバータ回路２２へ送られるインバータ制御信号Ｓ'ＩＮＶ１ 及びＳ'ＩＮＶ２ （本発明の交番制御信号に対応している）を受け取り、チョッパ回路２１へ停止信号ＳＳＴＯＰを出力できるように構成されている。ただし本明細書において、Ｓ'ＩＮＶ１ 及びＳ'ＩＮＶ２ はＳＩＮＶ１及びＳＩＮＶ２をそれぞれ反転した信号を意味するものとする。ラッチアップ検出回路２７には、不点灯信号を外部の装置等に出力するインタフェース回路である不点灯信号送出回路２８が接続されている。
【００１５】
入力回路２０には、図示されてないランプ点灯スイッチを介して補助電源回路２９が接続されている。この補助電源回路２９は、チョッパ回路２１、インバータ回路２２、トリガ回路２５、コンピュータ制御回路２６、ラッチアップ検出回路２７及び不点灯信号送出回路２８等に対して安定した電源電圧ＶCC（例えば約１５Ｖ）を供給するための小型のＤＣ−ＤＣコンバータである。チョッパ回路２１の出力には、チョッパ回路２１の出力電圧（ランプ電圧に対応している）を検出するための分割抵抗３０が並列に接続されている。さらに、チョッパ回路２１とインバータ回路２２との間には、チョッパ回路２１の出力電流（ランプ電流に対応している）を検出するための抵抗３１が直列に接続されている。抵抗３０の一端及び抵抗３１の一端はコンピュータ制御回路２６に接続されており、検出された電圧信号及び電流信号がコンピュータ制御回路２６において点灯制御に用いられるように構成されている。
【００１６】
図３は図２におけるインバータ回路２２の部分をより具体的に表した回路図である。
【００１７】
同図において、２２ａ、２２ｂ、２２ｃ及び２２ｄは例えばＦＥＴで構成されておりフルブリッジ接続されたインバータ回路２２のスイッチング素子をそれぞれ示している。これらスイッチング素子２２ａ、２２ｂ、２２ｃ及び２２ｄの制御端子にはコンピュータ制御回路２６からのインバータ制御信号Ｓ'INV1 及びＳ'INV2 によって動作する駆動部２２ｅ、２２ｆ、２２ｇ及び２２ｈがそれぞれ接続されている。ＤＣ−ＡＣ変換動作時においては、各駆動部の制御によってスイッチング素子２２ａ及び２２ｄとスイッチング素子２２ｂ及び２２ｃとが交互にオン／オフを繰り返すように動作する。
【００１８】
図１は、図２の実施例におけるラッチアップ検出回路２７の構成例を詳しく示す回路図である。
【００１９】
コンピュータ制御回路２６において、マイクロコンピュータ２６ａのインバータ制御信号ＳINV1及びＳINV2の出力端子は、これらインバータ制御信号ＳINV1及びＳINV2を反転するトランジスタＱ１１及びＱ２１をそれぞれ有する駆動増幅器２６ｂ及び２６ｃに接続されている。これら駆動増幅器２６ｂ及び２６ｃの出力は、インバータ回路２２の駆動部２２ｆ及び２２ｈにそれぞれ接続されていると共にラッチアップ検出回路２７の２つの入力に接続されている。
【００２０】
ラッチアップ検出回路２７において、その２つの入力は互いに直列接続されたダイオードＣＲ１１及び抵抗Ｒ１１を介してＡ１点に及び互いに直列接続されたダイオードＣＲ２１及び抵抗Ｒ２１を介してＡ２点にそれぞれ接続されている。これらＡ１点及びＡ２点は、抵抗Ｒ１２及びＲ２２をそれぞれ介して電源ＶCCに接続されていると共にキャパシタＣ１１及びＣ２１をそれぞれ介してＣＯＭ側に接続（接地）されている。さらに、これらＡ１点及びＡ２点は、互いに直列接続されたツェナーダイオードＣＲ１２及びダイオードＣＲ１３を並びに互いに直列接続されたツェナーダイオードＣＲ２２及びダイオードＣＲ２３をそれぞれ介してトランジスタＱ３のゲートに接続されている。トランジスタＱ３のエミッタは接地されておりコレクタはチョッパ回路２１の制御回路に接続されている。
【００２１】
次に本実施例の動作について詳細に説明する。
【００２２】
点灯スイッチをオンとすることにより補助電源回路２９が動作を開始し、各回路に電源供給がなされ、マイクロコンピュータ２６ａは動作を開始し、チョッパ回路２１及びインバータ回路２２へ制御信号が出力される。これによって、チョッパ回路２１からは直流定電圧、例えばＤＣ３００Ｖの１次電圧が出力され、インバータ回路２２はこれをＤＣ−ＡＣ変換して放電ランプ２３に印加する。この状態において、コンピュータ制御回路２６からトリガ信号がトリガ回路２５に出力されると、トリガトランス２４の２次側巻線に例えば１５ＫＶの高圧トリガパルスが発生する。これにより、放電ランプ２３内にブレークダウン（絶縁破壊）が起きてグロー放電が生じ、これがアーク放電に遷移して行くことによって点灯が行われる。
【００２３】
コンピュータ制御回路２６はそのマイクロコンピュータ２６ａが正常に動作している際は、図４のタイムチャートに示すごときインバータ制御信号Ｓ'INV1 及びＳ'INV2 をインバータ回路２２の駆動部２２ｆ及び２２ｈにそれぞれ出力する。これにより、インバータ制御信号Ｓ'INV1 及びＳ'INV2 にそれぞれ同期してインバータ回路２２のスイッチング素子２２ｂ及び２２ｃとスイッチング素子２２ａ及び２２ｄとが交互にオン／オフを繰り返す。インバータ制御信号Ｓ'INV1 及びＳ'INV2 は、ラッチアップ検出回路２７の２つの入力にも印加される。なお、図４からも明かのように、インバータ制御信号Ｓ'INV1 及びＳ'INV2 は、正常時は、あらかじめ定められた反転周期（例えば約２５０ＨＺ）でオンレベル（Ｈレベル）、オフレベル（Ｌレベル）を交互に繰り返しており、Ｓ'INV1 とＳ'INV2 とは互いに反転してなる関係にある。
【００２４】
ラッチアップ検出回路２７において、インバータ制御信号Ｓ'INV1 がＨレベルであるときは、ダイオードＣＲ１１がオフとなるからキャパシタＣ１１はＲ１２及びＣ１１の時定数で充電される。トランジスタＱ１１がオンとなってインバータ制御信号Ｓ'INV1 がＬレベルとなると、ダイオードＣＲ１１がオンとなるのでキャパシタＣ１１の電荷は抵抗Ｒ１１及びこのダイオードＣＲ１１を介して放電される。従ってＡ１点の電位ＶA1は図４に示すごとくなる。なお、キャパシタＣ１１の充電経路及び放電経路が互いに異なるため、充電時定数と放電時定数とは互いに独立して設定可能である。
【００２５】
トランジスタＱ３がターンオンするときのＡ１点の電位（動作電位、これはツェナーダイオードＣＲ１２、ダイオードＣＲ１３及びトランジスタＱ３の特性によって定まる）をＶS1とすると、Ａ１点の実際の電位ＶA1が動作電位ＶS1に達するための充電時間がインバータ制御信号Ｓ'INV1 のオンレベル時間、即ち反転周期より長くなるように充電時定数を設定する。また、放電時定数はこの反転周期より短くなるように設定する。このように設定することにより、図４に示すように、正常時は、充放電の繰り返しによりＡ１点の電位ＶA1が動作電位ＶS1より常に低くなっている。従ってトランジスタＱ３がターンオン駆動されることはなく、その出力電位ＶB 、従って停止信号ＳSTOPはＨレベルのままとなる。
【００２６】
インバータ制御信号Ｓ'INV2 についても、以上と全く同様の動作が行われるから、正常時はトランジスタＱ３がターンオン駆動されることはなく、停止信号ＳSTOPはＨレベルのままとなる。
【００２７】
トリガノイズや、外部から与えられる静電ノイズ、雷発生によるノイズ等によってマイクロコンピュータ２６ａがラッチアップしたとする。図５はｔ0 のタイミングでインバータ制御信号Ｓ'INV1 がＨレベルでラッチアップした場合のタイムチャートを示している。
【００２８】
インバータ制御信号Ｓ'INV1 がＨレベルに固定されてしまうため、ダイオードＣＲ１１がオフのままとなりキャパシタＣ１１はＲ１２及びＣ１１の時定数で充電され続ける。従ってＡ１点の電位ＶA1は上昇し続け、この電位ＶA1が動作電位ＶS1に達すると、トランジスタＱ３がターンオン駆動される。その結果、その出力電位ＶB 、即ち停止信号ＳSTOPはＬレベルに反転する。
【００２９】
この停止信号ＳSTOPはチョッパ回路２１の制御回路に出力されており、これがＬレベルとなると、チョッパ回路２１のコンバータ動作が停止する。その結果、放電ランプ２３への電力供給が停止する。この停止信号ＳSTOPは不点灯信号送出回路２８にも出力され、これによって不点灯信号が外部の装置等へ出力される。なお、インバータ制御信号Ｓ'INV2 がＨレベルでラッチアップした場合も全く同じ動作を行うことは明らかである。
【００３０】
このように本実施例では、コンピュータ制御回路２６から出力されるインバータ制御信号Ｓ'INV1 及びＳ'INV2 のどちらか一方がＨレベルに所定時間以上固定されると、このコンピュータ制御回路２６とは別個に設けられたラッチアップ検出回路２７が停止信号ＳSTOPを反転させる。これによって直ちにコンバータ動作が停止され、放電ランプ２３への電力供給が停止される。このようにコンピュータがラッチアップされた場合に短時間でかつ確実に動作停止が行われるので、点灯装置自体の保護のみならず放電ランプの保護をも図ることができる。
【００３１】
上述した実施例は、キャパシタＣ１１の充放電時定数とキャパシタＣ２１の充放電時定数とが互いに等しい場合であるが、これらを互いに異なる値に設定することも可能である。即ち、放電ランプの種類によっては、始動時に数秒間直流電流を流す必要のあるものもあり、このような場合、インバータ制御信号のオンレベルの最大時間はＳ'INV1 とＳ'INV2 とでは互いに異なるためである。
【００３２】
また、上述した実施例では、停止信号ＳSTOPをチョッパ回路２１の制御回路に印加してそのコンバータ動作を停止させているが、停止信号ＳSTOPを補助電源回路２９に印加して電源電圧ＶCCの供給を停止させるようにしても同様の作用効果を得ることができる。
【００３３】
以上述べた実施例は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
【００３４】
【発明の効果】
以上詳細に説明したように本発明では、放電ランプ点灯装置が、放電ランプに印加されてこの放電ランプを点灯させる高圧トリガパルスを発生する回路と、放電ランプに供給される交流電圧を発生するインバータ回路と、インバータ回路に直流電力を供給するチョッパ回路と、このインバータ回路を駆動するための交番制御信号を発生するコンピュータ制御回路と、交番制御信号の交番周期に応じた電圧を所定電圧と比較することにより交番周期が所定時間を越えたことを検出した場合に、チョッパ回路の動作を停止するためのラッチアップ信号を出力する検出回路とを備えている。従って、内蔵するコンピュータがラッチアップされた場合に短時間で確実に動作停止が行われるから、点灯装置自体の保護のみならず放電ランプの保護をも図ることができ、安全性をより高めることができる。
【図面の簡単な説明】
【図１】図２の実施例におけるラッチアップ検出回路の構成を詳しく示す回路図である。
【図２】本発明の点灯装置の一実施例の構成を概略的に示すブロック図である。
【図３】図２の実施例におけるインバータ回路の構成を概略的に示すブロック図である。
【図４】コンピュータが正常であるときの各部の信号波形を示すタイムチャートである。
【図５】コンピュータがラッチアップしたときの各部の信号波形を示すタイムチャートである。
【符号の説明】
２０  入力回路
２１  チョッパ回路
２２  インバータ回路
２３  放電ランプ
２４  トリガトランス
２５  トリガ回路
２６  コンピュータ制御回路
２７  ラッチアップ検出回路
２８  不点灯信号送出回路
２９  補助電源回路
Ｃ１１、Ｃ２１  キャパシタ
ＣＲ１１、ＣＲ１３、ＣＲ２１、ＣＲ２３  ダイオード
ＣＲ１２、ＣＲ２２  ツェナーダイオード
Ｑ１、Ｑ２、Ｑ３  トランジスタ
【図１】
0003671427.tif 000002
【図２】
0003671427.tif 000003
【図３】
0003671427.tif 000004
【図４】
0003671427.tif 000005
【図５】
0003671427.tif 000006