(57)【特許請求の範囲】
【請求項１】
入力した直流を電力半導体素子でスイッチングして負荷に電力を供給する電源装置に用いる電源装置用発振器において、
オンパルス幅の制御電流とオフパルス幅の制御電流とを入力して、出力パルスのオンパルス幅とオフパルス幅とをそれぞれ独立に制御する１つの可変発振器と、前記電源装置の負荷状態に基づく制御入力電圧を、予め定めた電圧／電流パターンで前記オンパルス幅と前記オフパルス幅との各制御電流に変換する制御関数発生回路とを備えることを特徴とする電源装置用発振器。
【請求項２】
請求項１において、前記可変発振器が、前記制御電流で制御される２つの電流源と、該２つの電流源の電流で動作する２つのＣＭＯＳインバータと、該２つのＣＭＯＳインバータの出力の間に接続した発振用コンデンサと、該コンデンサの両端がフリップフロップの２つの入力に接続し、該フリップフロップの２つの出力を前記ＣＭＯＳインバータの入力に交差接続したことを特徴とする電源装置用発振器。
【請求項３】
請求項２において、前記可変発振器が、前記発振用コンデンサを接続した前記２つのＣＭＯＳインバータの各出力端と、前記フリップフロップの２つの入力端との間に、それぞれ偶数段のＣＭＯＳインバータと、フリップフロップの両方の入力が同時に入らないように禁止するＡＮＤゲートを接続したことを特徴とする電源装置用発振器。
【請求項４】
請求項１または請求項２の何れかにおいて、前記制御関数発生回路が、差動回路と抵抗とを備えた電圧／電流変換器を備え、
ＰＷＭパルスに対応する電流パターンの制御関数を発生する場合に、前記差動回路の負の入力端に制御電圧を加え、正の入力端に基準電圧を加えることを特徴とする電源装置用発振器。
【請求項５】
請求項１または請求項２の何れかにおいて、前記制御関数発生回路が、ＮＭＯＳ入力型の差動回路と抵抗とを備えた第１の電圧／電流変換器と、ＰＭＯＳ入力型の差動回路と抵抗とを備えた第２の電圧電流変換器とを備え、
ＰＷＭパルスに対応する電流パターンの制御関数を発生する場合に、前記第１の電圧／電流変換器と第２の電圧／電流変換器との両方の差動回路の負の入力端に制御電圧を加え、前記両方の差動回路の正の入力端に基準電圧を加えることを特徴とする電源装置用発振器。
【請求項６】
請求項１または請求項２の何れかにおいて、前記制御関数発生回路が、ＮＭＯＳ入力型の２つの負の入力端を備えた差動回路と抵抗とを有する第１の電圧／電流変換器と、ＰＭＯＳ入力型の２つの負の入力端を備えた差動回路と抵抗とを有する第２の電圧／電流変換器とを備え、
ＰＦＭパルスに対応する電流パターンの制御関数を発生する場合に、前記第１の電圧／電流変換器と第２の電圧／電流変換器との両方の差動回路の１つの負の入力端に制御電圧を加え、前記両方の差動回路の別の負の入力端と正の入力端とに基準電圧を加えることを特徴とする電源装置用発振器。
【請求項７】
請求項１または請求項２の何れかにおいて、前記制御関数発生回路が、ＮＭＯＳ入力型の差動回路と抵抗とを有する第１の電圧／電流変換器と、ＰＭＯＳ入力型の差動回路と抵抗とを有する第２の電圧／電流変換器とを備え、
ＰＦＭパルスに対応する電流パターンの制御関数を発生する場合に、前記第２の電圧／電流変換器の差動回路の正の入力端に制御電圧を加え、該正の入力端以外の第１および第２の電圧／電流変換器の差動回路の入力端に基準電圧を加えることを特徴とする電源装置用発振器。
【請求項８】
請求項７において、前記制御関数発生回路が、ＰＡＭパルスに対応する電流パターンの制御関数を発生する場合に、前記制御電圧に代えて、前記基準電圧より大きな第２の基準電圧を加えることを特徴とする電源装置用発振器。
【請求項９】
請求項１または請求項２の何れかにおいて、前記制御関数発生回路が、ＮＭＯＳ入力型の２つの負の入力端を備えた差動回路と抵抗とを有する第１の電圧／電流変換器と、ＰＭＯＳ入力型の２つの負の入力端を備えた差動回路と抵抗とを有する第２の電圧／電流変換器とを備え、
前記制御関数発生回路で、ＰＷＭパルス、ＰＦＭパルス、ＰＡＭパルスの各パルスに対応する電流パターンの制御関数を発生させる場合に、前記第１の電圧／電流変換器および第２の電圧／電流変換器のそれぞれの差動回路の正の入力端と負の入力端とに、制御電圧と、基準入力電圧と、該基準入力電圧より大きな値の第２の基準電圧とを加え、前記各パルスに対応する電流パターンの制御関数を発生させることを特徴とする電源装置用発振器。
【請求項１０】
直流をスイッチングする電力半導体素子と、該電力半導体素子を駆動する駆動回路と、該駆動回路に駆動パルスを供給する駆動信号発振手段とを具備した電源装置において、
前記駆動信号発振手段が、出力パルスのオンパルス幅とオフパルス幅を制御電流によってそれぞれ独立に制御する１つの可変発振器と、負荷電流の大小に基づく制御入力電圧を、予め定めた電圧／電流パターンで制御電流に変換する制御関数発生回路とを備え、
前記可変発振器が、前記制御電流で制御される２つの電流源と、該２つの電流源の電流で動作する２つのＣＭＯＳインバータと、該２つのＣＭＯＳインバータの出力の間に接続した発振用コンデンサと、該コンデンサの両端がフリップフロップの２つの入力に接続し、該フリップフロップの２つの出力を前記ＣＭＯＳインバータの入力に交差接続し、
前記制御関数発生回路が、ＮＭＯＳ入力型の２つの負の入力端を備えた差動回路と抵抗とを有する第１の電圧／電流変換器と、ＰＭＯＳ入力型の２つの負の入力端を備えた差動回路と抵抗とを有する第２の電圧／電流変換器とを備え、
前記制御関数発生回路で、ＰＷＭパルス、ＰＦＭパルス、ＰＡＭパルスの各パルスに対応する電流パターンの制御関数を発生させる場合に、前記第１の電圧／電流変換器および第２の電圧／電流変換器のそれぞれの差動回路の正の入力端と負の入力端とに、制御電圧と、基準入力電圧と、該基準入力電圧より大きな値の第２の基準電圧とを加え、前記各パルスに対応する電流パターンの制御関数を発生させることを特徴とする電源装置。
【請求項１１】
請求項１０において、前記電源装置が、負荷電流の増加に従って、前記ＰＡＭパルス、ＰＦＭパルス、ＰＷＭパルスの順で各パルスに対応する電流パターンの制御関数を発生することを特徴とする電源装置。
【請求項１２】
請求項１１において、前記電源装置の前記制御関数発生回路がさらにシリーズレギュレータ制御モードを備え、負荷電流が増加するに従って、前記シリーズレギュレータ制御モード、ＰＡＭパルス、ＰＦＭパルス、ＰＷＭパルスの順に対応する電流パターンの制御関数を発生することを特徴とする電源装置。
【請求項１３】
請求項１０から請求項１２の何れかにおいて、前記電源装置が降圧コンバータであることを特徴とする電源装置。
【請求項１４】
請求項１０から請求項１３の何れかにおいて、前記電力半導体素子が絶縁ゲート型電力半導体素子であることを特徴とする電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源装置の発振器に係り、特に高い周波数の発振パルスを得るための発振器に関し、一つの発振器でＰＷＭ（Pulse Width Modulation：パルス幅変調）と、ＰＦＭ（Pulse Frequency Modulation：パルス周波数変調）と、ＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）とのパルスを発生するに好適な電源装置用の発振器に関する。
【０００２】
【従来の技術】
従来技術のスイッチング電源用の発振器には、三角波発振手段とアナログコンパレータとを使用した発振器が特開平２−１３６０６４号公報に開示されている。また、特開平１０−１４２１７号公報には負荷電流の大小を検出して、軽負荷時はＰＦＭ制御、重負荷時はＰＷＭ制御に切換える発振器が開示されている。さらに、ＭＡＸＩＭ社の電源用集積回路ＭＡＸ１７１８（ＭＡＸＩＭ社製品名）では、２つのワンショットマルチバイブレータを用いた発振器がある。
【０００３】
【発明が解決しようとする課題】
前記特開平２−１３６０６４号公報ではアナログコンパレータを使用するため、１ＭＨｚ以上の高周波での動作が難しい。また、前記特開平１０−１４２１７号公報もアナログコンパレータを使用するため高周波化に不向きで、待機時から重負荷までの広い範囲で効率アップが図れない。前記ＭＡＸＩＭ社の電源用集積回路ＭＡＸ１７１８（ＭＡＸＩＭ社製品名）では発振周波数設定用に２つのコンデンサと２つの発振器とで構成している。そのため、待機時から重負荷までシリーズレギュレータ制御，ＰＡＭ制御，ＰＦＭ制御，ＰＷＭ制御と制御方法を切換えるマルチモードのスイッチング電源では、対応する制御方法と同数の発振器が必要になり、回路が複雑になり、ＬＳＩのレイアウト面積が大きく不利になる。また、複数の発振器を備えると、発振器間の干渉が問題になる。
【０００４】
本発明の目的は、高周波の発振器に係わり、特にＰＷＭ，ＰＦＭ，ＰＡＭに必要な各種制御パルスを１つの発振器で実現することにある。さらには、本発明の発振器をマルチモード対応のスイッチング電源に適用して待機時から重負荷の広範囲に亘って高効率を得ることにある。
【０００５】
【課題を解決するための手段】
上記従来技術の問題を解決するために、高周波動作やマルチモードに対応する発振器はディジタル動作で、かつ複数の制御パルスを一つの発振器で発生することが望ましい。
【０００６】
本発明の電源装置の発振器は、ＰＷＭ，ＰＦＭ，ＰＡＭの各種パルスをそれぞれの電流パターンに対応した制御関数を作成し発生する電圧／電流変換器（Ｖ／Ｉ変換器と略す。）構成の制御関数発生回路と、該制御関数発生回路の出力電流によって得られる発振周波数のオンパルス幅とオフパルス幅をそれぞれ独立に設定できるＣＭＯＳディジタル回路構成の電流制御の可変発振器とを備える。
【０００７】
本発明の発振器は、ＰＷＭやＰＦＭ（ＰＡＭはＰＦＭの一部と考える）のパルスに対応した電流パターンを制御関数として発生し、この制御関数で可変発振器を制御し、所望のＰＷＭやＰＦＭのパルスを選択的に出力する。
【０００８】
本発明の発振器では、可変発振器にはＣＭＯＳディジタル回路を、制御関数発生回路には差動回路のＶ／Ｉ変換器を使用できるので、発振器の高周波動作を達成できる。また、本発明の発振器は、１つの可変発振器でＰＷＭやＰＦＭに対応した発振周波数のオンパルス幅とオフパルス幅を選択的に発生するので、待機時から重負荷までの広い範囲で高い変換効率を達成するマルチモード対応のスイッチング電源に適用できる。さらに、複数の発振器を使用しないので、発振器間の干渉がない。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて詳しく説明する。なお、以下の各図で同じ符号は同じ構成要素を示す。また、以下の実施例では、電力半導体素子として絶縁ゲート型半導体素子のパワーＭＯＳＦＥＴの場合を説明するが、ＩＧＢＴに置き換えてもよい。
【００１０】
（実施例１）
図１に本実施例の発振器の動作原理回路を示す。図１で、制御入力端子に制御入力電圧Ｖｃを、基準入力端子に基準入力電圧Ｖｒを入力する。制御入力電圧Ｖｃと基準入力電圧Ｖｒとを制御関数発生回路２００に入力し、制御関数発生回路２００の２つの出力は可変発振器１００に接続する。可変発振器１００に入力する制御関数発生回路２００の２つの出力は電流源１１０と１２０とに接続する。さらに、電流源１１０の出力はスイッチ１０１とスイッチ１０２とを介してグランドに接続し、電流源１２０の出力はスイッチ１０３とスイッチ１０４とを介してグランドに接続し、スイッチ１０１とスイッチ１０２との中点には、コンデンサ１０５の一方の端とフリップフロップ１０６のリセット入力（Ｒ）とが接続し、スイッチ１０３とスイッチ１０４との中点には、コンデンサ１０５の他方の端とフリップフロップ１０６のセット入力（Ｓ）とが接続する。そして、フリップフロップ１０６の２つの出力である（ＱＢ）と（Ｑ）とはそれぞれ第１の出力端子と第２の出力端子とに接続する。
【００１１】
次に図１の回路の動作を説明する。制御関数発生回路２００は制御入力電圧Ｖｃと、基準入力端子に入力した基準入力電圧Ｖｒとの大小関係に応じて、例えばＰＷＭ制御の場合には図１の（Ａ）の部分の（ａ）に示す制御関数を、ＰＦＭ制御の場合には図１の（Ａ）の部分の（ｂ）に示す制御関数を発生する。制御関数発生回路２００が出力する２つの電流Ｉｎ，Ｉｐは、次の可変発振器１００の電流源１１０，１２０の電流Ｉｎ，Ｉｐになる。
【００１２】
まず、スイッチ１０２とスイッチ１０３とが“閉”、スイッチ１０１とスイッチ１０４とが“開”の場合を説明する。電流源１２０の電流Ｉｐがコンデンサ１０５に注入され、スイッチ１０３とスイッチ１０４との接続点の電位が上昇する。この上昇した電圧がフリップフロップ１０６のセット入力（Ｓ）のしきい値を越えるとフリップフロップ１０６がセットされ、その２つの出力(Ｑ)と(ＱＢ)の電位が反転する。その結果、スイッチ１０１とスイッチ１０４とが“閉”、スイッチ１０２とスイッチ１０３とが“開”になり、今度は電流源１１０の電流Ｉｎがコンデンサ１０５に流入し、スイッチ１０１とスイッチ１０２との接続点の電位が上昇する。この上昇した電圧がフリップフロップ１０６のリセット入力（Ｒ）のしきい値を越えるとフリップフロップ１０６はリセットされ、その２つの出力（Ｑ）と（ＱＢ）との電位を反転する。この繰返しで所望のオンパルス幅ｔｏｎとオフパルス幅ｔｏｆｆを有するパルスが、可変発振器１００の第１の出力端子からＶｏ１として出る。
【００１３】
ここで、Ｖｏ１のオンパルス幅ｔｏｎとオフパルス幅ｔｏｆｆとは、電流源１１０，１２０の電流値Ｉｎ，Ｉｐと、コンデンサ１０５の容量Ｃと、フリップフロップ１０６の入力（Ｓ），（Ｒ）のしきい値電圧をＶＬＴとから、（数１）式、（数２）式で表される。
【００１４】
ｔｏｎ＝Ｃ／Ｉｎ・ＶＬＴ                                  …（数１）
ｔｏｆｆ＝Ｃ／Ｉｐ・ＶＬＴ                                …（数２）
（数１）式，（数２）式に示すように、オンパルス幅ｔｏｎとオフパルス幅ｔｏｆｆとが、定電流源１１０，１２０の電流値Ｉｎ，Ｉｐに反比例し、オンパルス幅ｔｏｎとオフパルス幅ｔｏｆｆは図１の（Ｂ）の部分に示す関係になる。これらを発振周波数で書き直すと、図１の（Ｃ）の部分の特性になる。
【００１５】
ＰＷＭでは制御入力電圧Ｖｃの大小によらずに周波数が一定で、オンパルス幅とオフパルス幅との割合、すなわちデューティ比が変わるパルスが得られる。また、ＰＦＭでは、制御入力電圧Ｖｃが基準入力電圧Ｖｒより小さい場合には、オンパルス幅を最小の一定パルス幅に設定してオフパルス幅のみが変化して周波数を変えるパルスが、制御入力電圧Ｖｃが基準入力電圧Ｖｒより大きい場合には、オフパルス幅を最小のパルス幅に設定してオンパルス幅のみが変化して周波数を変えパルスが、さらに、制御入力電圧Ｖｃと基準入力電圧Ｖｒとが等しい場合には、オンパルス幅とオフパルス幅とが等しくかつ最小のパルス幅になり、発振周波数が最大のパルスになる。
【００１６】
次に図２を用いて、本実施例のＰＷＭパルス発振器を具体的に説明する。図２で、可変発振器１００は、ＰＭＯＳを用いた電流源ＭＯＳ１１０，１２０と、
ＣＭＯＳインバータ構成のスイッチ１０１，１０２と、別のＣＭＯＳインバータ構成のスイッチ１０３，１０４と、これら２つのＣＭＯＳインバータの出力の間に接続したコンデンサ１０５と、ＣＭＯＳインバータ１３１〜１３４と、ＡＮＤゲート１３５と、ＣＭＯＳインバータ１３６〜１３９と、２つのＮＯＲゲート１４０，１４１とを備えたフリップフロップ１０６とで構成する。
【００１７】
制御関数発生回路２００は、ＮＭＯＳの差動対ＭＯＳ２０１，２０２と、差動対ＭＯＳ２０１と２０２のソース間に接続した抵抗２０４と、２つの電流源205，２０６のＭＯＳと、ＰＭＯＳによるダイオード接続の負荷ＭＯＳ２０７，208とで構成する。負荷ＭＯＳ２０７，２０８は可変発振器１００の電流源ＭＯＳ１１０，１２０とカレントミラーで構成している。一方の差動対ＭＯＳ２０１のゲートは制御入力端子に接続し、もう一方の差動対ＭＯＳ２０２のゲートが基準電圧設定回路３００の抵抗３０１と抵抗３０２の直列回路の中点に接続する。さらに、電流源ＭＯＳ２０５，２０６はダイオード接続のＮＭＯＳ４０７とカレントミラーで構成し、ＮＭＯＳ４０７には抵抗４０１，４０３とＮＭＯＳ４０２，４０３と、ＰＭＯＳ４０５，４０６の折返しカレントミラーとから成るバイアス回路４００が接続する。
【００１８】
図２の動作を説明する。制御関数発生回路２００は差動回路構成のＶ／Ｉ変換器なので、電流源ＭＯＳ２０５と２０６とに設定した電流の総和を、制御入力電圧Ｖｃと基準入力電圧Ｖｒの大小関係とから負荷ＭＯＳ２０７と２０８とで分配し、図２の（Ａ）の部分に示す制御電流Ｉｎ，Ｉｐと制御入力電圧Ｖｃとの関係になる。負荷ＭＯＳ２０７と２０８の制御電流Ｉｎ，Ｉｐは、可変発振器１００の電流源ＭＯＳ１２０，１１０にも同様に発生する。
【００１９】
この制御電流Ｉｎ，Ｉｐによって可変発振器１００が、前記(数１)式，(数２)式に示すパルス幅で発振する。その動作は、まず、第１の出力端子が「Ｌｏｗ」で、第２の出力端子が「Ｈｉｇｈ」の場合、スイッチ１０３が「ｏｎ」、スイッチ１０４が「ｏｆｆ」に、スイッチ１０１が「ｏｆｆ」、スイッチ１０２が「ｏｎ」になる。この時、電流源１２０の電流Ｉｐがスイッチ１０３，コンデンサ１０５，スイッチ１０２を経由して流れるので、コンデンサ１０５のスイッチ１０３と１０４の交点側の電位が上昇する。この上昇電圧がＣＭＯＳインバータ１３６のしきい値電圧ＶＬＴを越えると、ＣＭＯＳインバータ１３６の出力が反転し、その出力反転情報はＣＭＯＳインバータ１３７〜１３９を介して「Ｈｉｇｈ」が確定する。この「Ｈｉｇｈ」信号がＮＯＲゲート１４０，１４１から成るフリップフロップに入力されると、第２の出力端子の電圧Ｖｏ２は「Ｌｏｗ」に反転し、第１の出力端子の電圧Ｖｏ１が「Ｈｉｇｈ」になる。
【００２０】
次に、この信号を受けてスイッチ１０３が「ｏｆｆ」、スイッチ１０４が「ｏｎ」に、スイッチ１０１が「ｏｎ」、スイッチ１０２が「ｏｆｆ」になるので、今度は、電流源ＭＯＳ１１０の電流Ｉｎがスイッチ１０１，コンデンサ１０５，スイッチ１０４を経由して流れ、コンデンサ１０５とスイッチ１０１と１０２の交点側の電位が上昇する。この上昇電圧がＣＭＯＳインバータ１３１のしきい値電圧ＶＬＴを越えると、ＣＭＯＳインバータ１３１の出力が反転し、その出力反転情報はＣＭＯＳインバータ１３２〜１３４を介して「Ｈｉｇｈ」が確定する。この「Ｈｉｇｈ」信号はＡＮＤゲート１３５を介してフリップフロップのＮＯＲゲート１４０に入力され、第１の出力端子電圧Ｖｏ１が「Ｌｏｗ」に反転し、第２の出力端子の電圧Ｖｏ２が「Ｈｉｇｈ」になる。以上の動作を繰返して可変発振器１００が発振動作を継続する。
【００２１】
前述の電流源ＭＯＳ２０５，２０６の電流設定は、バイアス回路４００で設定する。電流設定値Ｉｓｅｔは、ＭＯＳ４０２のゲート・ソース間電圧をＶＧＳ，抵抗４０３の値をＲｓｅｔとすると、Ｉｓｅｔ＝ＶＧＳ／Ｒｓｅｔで求まる。
ＰＷＭの場合、最大発振周波数はオンパルス幅ｔｏｎとオフパルス幅ｔｏｆｆが等しいときと考えられる。従って、最大発振周波数は(数１)式のＩｎにＩｓｅｔの値を代入して求めたオンパルス幅の２倍の逆数となる。このようにしてＩsetとコンデンサ１０５のＣの値を決定し所望の最大周波数を設定する。
【００２２】
また、コンデンサ１０５をＬＳＩチップ上で実現する場合には、必要なコンデンサの容量の１／２の容量のコンデンサを２個配置し、オンチップコンデンサの寄生容量の及ぼす影響をパルス幅ｔｏｎ，ｔｏｆｆ発生時に同じようにするため、この２つのコンデンサの端子を互い違いに接続する。
【００２３】
また、制御関数発生回路２００では、抵抗２０４の抵抗値が大きいほどＶ／Ｉ変換傾斜が緩やかになる傾向があるので差動回路のＶ／Ｉ変換器の入力動作範囲が広がり、制御入力電圧設定の安定性が増す。制御入力電圧Ｖｃは、電源出力のフィードバック電圧を誤差増幅器を介して用いるが、電源出力のフィードバック電圧であってもよい。この場合、基準入力電圧Ｖｒは通常の電源電圧ＶＣＣの分圧電圧、例えば、電源電圧ＶＣＣの２分の１ではなく、バンドギャップリファレンスの基準電圧を用いることもできる。この場合には、電源の帰還ループの極性を負帰還制御になるように変更する。
【００２４】
上記のように、本実施例では、可変発振器１００にＣＭＯＳデジタル回路を用い、制御関数発生回路２００には差動回路構成のＶ／Ｉ変換器を使用し、しかも回路を電流動作にしているので高周波動作ができる。
【００２５】
（実施例２）
図３に本実施例のＰＷＭパルス発振器を示す。本実施例はＰＷＭパルス発振器がリミッタ７００を備え、デューティ比を制限することが実施例１と異なる。本実施例では、リミッタ７００を備えているので、パルスのデューティ比が１００％になることを防いだり、最小オンパルス幅を所定の値に設定できる。
【００２６】
図３のリミッタ７００は、７０１〜７０６のＭＯＳで構成する。本実施例の制御入力電圧と制御電流との関係を図３の（Ａ），（Ｂ）の部分に示す。本実施例では、基準電圧Ｖｒを抵抗３０１，３０３で分圧した上限リミット値を、ＭＯＳ７０１，７０６を経由して制御入力端子に加える。また、下限リミット値は、基準電圧Ｖｃを抵抗３０４，３０２で分圧し、ＭＯＳ７０３，７０５を経由して制御入力端子に加える。これらのリミット値は抵抗の分圧比を変えて任意に設定できる。また、上限リミット値，下限リミット値の何れか１つのみを設定してもよい。
【００２７】
（実施例３）
本実施例のＰＷＭパルス発振器を図４に示す。本実施例が実施例１の図２と異なる点は、可変発振器１００の電流源ＭＯＳ１２０の電流供給を、ＰＭＯＳ入力形差動回路を用いたＶ／Ｉ変換器の負荷ＭＯＳ２１８の電流からＭＯＳ２１９のカレントミラーで折り返し、ＭＯＳ２２０と電流源ＭＯＳ１２０のカレントミラーで与えたことである。
【００２８】
ＰＭＯＳ入力形差動回路は、ＰＭＯＳの差動対ＭＯＳ２１１，２１２と、差動対ＭＯＳ２１１，２１２のソース間に接続した抵抗２１４と、２つの定電流源２１５，２１６と、ＮＭＯＳによるダイオード接続の負荷ＭＯＳ２１７，２１８とで構成され、負荷ＭＯＳ２１８は可変発振器１００の電流源１２０とはカレントミラー構成となっている。定電流源２１５，２１６はバイアス回路４００のＭＯＳ４０５とカレントミラー構成になっている。このように構成しても、図２の（Ａ），（Ｂ）と同様の特性、図４の（Ａ），（Ｂ）が得られる。
【００２９】
（実施例４）
本実施例のＰＷＭパルス発振器を図５に示す。本実施例は実施例３にソフトスタート回路８００を加えた。ソフトスタート回路８００は、コンデンサ８１１と電流源ＭＯＳ８０９とスイッチＭＯＳ８１０と差動回路構成のＶ／Ｉ変換器とを備える。
【００３０】
本実施例では電源装置の起動時に、ＵＶＬ(Under Voltage Lockout）信号のタイミングを使って、電流源ＭＯＳ２０５，２０６の電流を徐々に増加させ、最終的にＩｓｅｔに設定する。このため、ＵＶＬ信号のタイミングでＭＯＳ８１０をオフにすることによって、コンデンサ８１１は電流源ＭＯＳ８０９で定電流充電され、その端子電圧が上昇する。このようにして電圧が上昇するので、Ｖ／Ｉ変換器のＭＯＳ８０２の電流が０〜Ｉｓｅｔへとゆっくり増加する。この電流に追従して、電流Ｉｎが変化するので、前記（数１）に示したオンパルス幅ｔｏｎが０から徐々に広がりソフトスタートする。
【００３１】
本実施例で、ソフトスタートのタイミング以前に発振器を動作させないようにするためには、可変発振器１００のＣＭＯＳインバータ１３９をＮＡＮＤゲートに代え、その１つの入力にＵＶＬ信号の反転信号を加えればよい。ソフトスタートの時間は電流源ＭＯＳ８０９の電流と、コンデンサ８１１の容量との積に比例する。高周波動作の電源ではコンデンサの容量を小さくでき、ソフトスタート回路をコンデンサも含めてＩＣ基板の上に容易に形成できる。
【００３２】
（実施例５）
本実施例のＰＦＭパルス発振器を図６に示す。本実施例は、制御関数発生回路２００のＮＭＯＳ入力型差動回路のＶ／Ｉ変換器のＭＯＳ２０１にソースとドレインを共通接続したＭＯＳ２０３を、ＰＭＯＳ入力型差動回路のＶ／Ｉ変換器のＭＯＳ２１１にソースとドレインを共通接続したＭＯＳ２１３を設け、ＭＯＳ２０３と２１３のゲートに基準入力電圧Ｖｒを加える。
【００３３】
制御入力電圧Ｖｃがゼロから増加して基準入力電圧Ｖｒに等しくなるまで、
ＭＯＳ２０１に流れる電流はゼロであり、ＭＯＳ２０３と２０４はゲートに同じ基準入力電圧が加わるので負荷ＭＯＳ２０７と２０８の電流は常にＩｓｅｔに等しく、この電圧範囲では負荷ＭＯＳ２０７と２０８の電流は一定の電流Ｉｎになる。
【００３４】
一方、ＭＯＳ２１１に流れる電流はＭＯＳ２１２，２１３の電流より大きく、Ｉｓｅｔの２倍になり、制御入力電圧Ｖｃが基準入力電圧Ｖｒに近づくにつれ徐々に小さくＩｓｅｔになるため、逆相の不可ＭＯＳ２１８に流れる電流ＩｐはＩｓｅｔに増加していく。制御入力電圧Ｖｃと基準入力電圧Ｖｒが等しくなると、ＭＯＳ２０１〜２０３，２１１〜２１３のゲート電圧が等しくなるため、ＭＯＳ２０８と２１８の電流が等しくなり、Ｉｎ＝Ｉｐ＝Ｉｓｅｔになる。
【００３５】
さらに、制御入力電圧Ｖｃが基準入力電圧Ｖｒを越えると、前述のＩｎとＩｐの関係が逆になり、ＭＯＳ２１１に流れる電流がゼロとなり、負荷ＭＯＳ２１８に一定の電流Ｉｐが流れる。一方、ＭＯＳ２０１に流れる電流はＭＯＳ２０２，２０３に流れる電流より小さく、その電流は制御入力電圧Ｖｃが基準入力電圧Ｖｒより大きくなるにつれて徐々に大きくなるため、逆相の負荷ＭＯＳ２０８に流れる電流Ｉｎは減少していく。この特性は図６の（Ａ）に示す特性であり、上述の可変発振器と同様の動作により、第１の出力端子から出力するパルスのオンパルス幅ｔｏｎとオフパルス幅ｔｏｆｆは図６の（Ｂ）示すようになる。
【００３６】
（実施例６）
図７に本実施例を示す。本実施例のＰＦＭパルス発振器は、オンパルス幅ｔonが常時一定でオフパルス幅ｔｏｆｆが制御入力電圧Ｖｃに反比例する。
【００３７】
図７では、図４の実施例３でＭＯＳ２０１，２０２，２１１のゲートを基準入力端子に、ＭＯＳ２１２を制御入力端子に接続したものであって、前述の制御入力電圧Ｖｃと基準入力電圧Ｖｒに対するオンパルス幅ｔｏｎとオフパルス幅toffの関係は図７の（Ｂ）に示す関係がある。これは、制御関数発生回路２００が図７の(Ａ)に示す制御電流Ｉｎ，Ｉｐを発生し、この制御電流を可変発振器１００に加え、図７の（Ｃ）に示す発振周波数ｆｏｓｃを得る。
【００３８】
（実施例７）
図８は、本実施例のＰＡＭパルス発振器である。本実施例では、発振器はPFMパルスの最小周波数に設定し、図８の（Ａ），（Ｂ）に示すように発振器を制御入力電圧Ｖｃに無関係な一定周波数で常に発振させる。
【００３９】
本実施例では、ＭＯＳ２０１，２０２，２１１の各ゲートに基準入力電圧Ｖｒを加え、ＭＯＳ２１２のゲートに第２の基準入力電圧Ｖｒｈを加える。そして、基準電圧Ｖｒと第２の基準入力電圧Ｖｒｈとの関係をＶｒｈ＞Ｖｒにする。これによって、常にオンパルス幅ｔｏｎよりオフパルス幅ｔｏｆｆが大きな一定周期のパルス、すなわちＰＦＭパルスでの最小周波数パルスを発生し、このパルスでＣＭＯＳインバータ５１５と５１６とを駆動する。
【００４０】
一方、ＰＡＭのパルス振幅の制御は、上アームのＰチャネルパワーMOSFET２を駆動するＣＭＯＳインバータ５１５の下側電位、すなわち制御電圧Ｖｄｃを可変して行う。そのために電流発生用にＭＯＳ５０１，５０２，５０５〜５０８と、抵抗５０４とからなる差動回路のＶ／Ｉ変換器を追加して、ＭＯＳ５０１のゲートに制御入力電圧Ｖｃを、ＭＯＳ５０２のゲートに基準入力電圧Ｖｒを加え、さらに電流源ＭＯＳ５０５，５０６はＭＯＳ４０７とカレントミラーを構成する。制御入力電圧Ｖｃと基準入力電圧Ｖｒの大小関係で得られる負荷ＭＯＳ５０８の電流はＭＯＳ５１１とのカレントミラーで折返して、負荷ＭＯＳ５０８の電流が抵抗５１２に流れる際の電圧降下、すなわちＩＲドロップで制御電圧ＶＧを発生し、ＭＯＳ５１３とコンデンサ５１４の並列回路を介してＣＭＯＳインバータ５１５の下側電位Ｖｄｃに与える。最終的に図８の（Ｄ）に示すような制御入力電圧Ｖｃと制御電圧Ｖｄｃの関係を得て、ＣＭＯＳインバータ５１５の出力パルスの振幅制御を行う。
【００４１】
（実施例８）
図９に、本実施例を示す。本実施例はシリーズレギュレータ制御動作に関する。図９の同期整流方式スイッチング電源の上アームのＰチャネルパワーMOSFET２と下アームのＮチャネルパワーＭＯＳＦＥＴ８ｂとインダクタ４と平滑コンデンサ５とから成る出力段の回路構成でシリーズレギュレータ制御動作させる場合を説明する。図９で、下アームのＮチャネルパワーＭＯＳＦＥＴ８ｂを常時オフにしておき、上アームのＰチャネルパワーＭＯＳＦＥＴ２のゲートの電圧を連続制御動作で可変する。本実施例では、実施例７の図８と同様の動作で発生した負荷ＭＯＳ５０８の電流と抵抗５１２とによるＩＲドロップを制御電圧ＶＧとして上アームのＰチャネルパワーＭＯＳＦＥＴ２のゲートの電圧を制御し、シリーズレギュレータ制御動作を行う。ここで、制御入力電圧Ｖｃに対する制御電圧の関係を図９の（Ｅ）に示す。
【００４２】
（実施例９）
本実施例を図１０と図１１とに示す。本実施例は、図４〜図９で説明したPWMパルス発振器，ＰＦＭパルス発振器，ＰＡＭパルス発振器，シリーズレギュレータ制御を１つにしたマルチモード対応の発振器である。
【００４３】
図１０は、制御入力端子に入力する制御入力電圧Ｖｃ，基準入力電圧Ｖｒ，第２の基準入力電圧Ｖｒｈ，電源電圧ＶＣＣ，グランド端子ＧＮＤの接地電圧をスイッチＳＷ１〜ＳＷ８で切換えてマルチモード対応の発振器を実現している。換言すると、制御関数発生回路２００のコア回路部分は変えずに、ＰＷＭパルス，ＰＦＭパルス，ＰＡＭパルスの各制御関数をスイッチの切換えだけで作成し、この制御関数を用いて１つの可変発振器で所望の各種パルスを得ている。すなわち、ＰＷＭパルス発振器とする場合は図１０のスイッチＳＷ１〜ＳＷ８を接点ａ側に、ＰＦＭパルス発振器の場合はスイッチＳＷ１〜ＳＷ８を接点ｂ側に、ＰＦＭパルス発振器の場合はスイッチＳＷ１〜ＳＷ８を接点ｃ側に、ＰＡＭパルス発振器の場合はスイッチＳＷ１〜ＳＷ８を接点ｄ側に、シリーズレギュレータ制御の場合はスイッチＳＷ１〜ＳＷ８を接点ｅ側に接続する。
【００４４】
制御関数発生回路２００で、２００ａは２つの負入力と１つの正入力を備えたＮＭＯＳ入力型の差動回路のＶ／Ｉ変換器、制御関数発生回路２００の２００ｂは、２つの負入力と１つの正入力を有するＰＭＯＳ入力型の差動回路のＶ／Ｉ変換器であって、５００ａは通常のＮＭＯＳ入力型の差動回路のＶ／Ｉ変換器である。ここで、前記２００ａのＮＭＯＳ入力型の差動回路のＶ／Ｉ変換器と、200bのＰＭＯＳ入力型の差動回路のＶ／Ｉ変換器が前記制御関数発生回路２００のコア回路部分に相当する。
【００４５】
図１１は、上アーム素子にＰチャネルパワーＭＯＳＦＥＴ２，下アーム素子に環流ダイオード３を配置して、図１０のＳＷ８を不要にした他は、図１０と同様である。
【００４６】
本実施例のマルチモード発振器は、制御関数発生回路２００を差動回路のＶ／Ｉ変換器，可変発振器１００をディジタル回路で構成し、電流動作であるので、高速動作、すなわち数Ｍ〜数十ＭＨｚの高周波発振ができる。高い周波数の発振器には、スイッチング電源の出力フィルタのコイルＬや、コンデンサＣの小さなものを使用できるので、電源装置，電源システムを小型化にできる。
【００４７】
また、マルチモード対応の発振器は１つの発振器で総てのモードに対応できるので、発振用のコンデンサが１つで済み、かつ制御関数の発生もスイッチの切換えだけで済むので、発振器のチップ面積に占める割合を小さくできる。さらに、マルチモードに対して１つの発振器であるので、発振器間の干渉がなく、回路動作が安定する。なお、本発振器はマルチモード対応で述べているが、１つの動作モード（例えば、ＰＷＭ）のみで電源を動作させることもできる。
【００４８】
（実施例１０）
本実施例を図１２に示す。本実施例は実施例９とは発振器の回路構成と動作は同じであるが、上アーム素子のＮＭＯＳを駆動するＰＡＭと、シリーズレギュレータ制御の駆動回路とが異なる。
【００４９】
本実施例では、Ｖ／Ｉ変換器５００ａの正の入力側に制御入力電圧Ｖｃを加え、負の入力側に基準入力電圧Ｖｒを加え、抵抗５１２，ＭＯＳ５１３，コンデンサ５１４，ＭＯＳ５１７，スイッチＳＷ７を上アームのＮチャネルパワーMOSFET８ａのソース側に接続する。なお、上アーム素子にＰチャネルパワーMOSFETを用いても良く、その際は当然、駆動回路の構成が変わる。
【００５０】
本実施例の発振器も実施例９と同様に、数Ｍ〜数十ＭＨｚの高周波発振が可能であり、スイッチング電源の出力フィルタのＬ，Ｃに小さなものが使用できるので、電源回路，システムの小型化が図れる。また、マルチモード対応の発振器として１つの発振器で総てのモードに対応できるので、発振用のコンデンサが１つで、かつ制御関数の発生もスイッチの切換えだけで済み、発振器のチップ面積に占める割合を小さくでき、発振器間の干渉がなく、回路動作が安定する。
【００５１】
（実施例１１）
図１３に本実施例のマルチモード対応スイッチング電源のブロック図を示す。図１３で、１は直流電源、２はＰチャネルパワーＭＯＳＦＥＴ、３は環流ダイオード、４はインダクタ、５は平滑コンデンサ、６は負荷、７は出力フィードバック回路、９はスイッチング制御回路、１０ａ，１０ｂは一定値出力手段、１１は増幅器、１２ａ，１２ｂは切換スイッチ、１３は乗算器、１４は駆動回路、５１は負荷電流検出器、５２は制御特性制御回路、７１は基準電圧、７２は減算器、７３は誤差増幅器、９１は三角波発生手段、９２は比較器、９３はリミッタである。
【００５２】
直流電源１は、バッテリをエネルギー源として直流電圧を発生する。ＰチャネルパワーＭＯＳＦＥＴ２は、スイッチング動作または抵抗器として機能して直流電源１から出力された直流電圧を降下させる。環流ダイオード３とインダクタ４と平滑コンデンサ５は、ＰチャネルパワーＭＯＳＦＥＴ２が出力する電圧を平滑する。出力フィードバック回路７は、出力する直流電圧、すなわち負荷６に印加する直流電圧と基準電圧７１とを比較して誤差電圧信号を出力する。スイッチング制御回路９は、誤差電圧信号に応じてＰチャネルパワーＭＯＳＦＥＴ２をPWM制御するためのパルス列信号を発生する。一定値出力手段１０ａ，１０ｂと増幅器１１とは、ＰＡＭ制御およびシリーズレギュレータ制御のための波高値制御信号を出力する。制御特性制御回路５２は、負荷状態に応じてＰＷＭ制御と、PAMスイッチ制御と、シリーズレギュレータ制御とを選択的に切換える。
【００５３】
このような制御機能を実現するために、直流電源１の正極は、ＰチャネルパワーＭＯＳＦＥＴ２のソースに接続する。ＰチャネルパワーＭＯＳＦＥＴ２のドレインは、インダクタ４の一方の端子と環流ダイオード３のカソードとに接続する。インダクタ４の他方の端子は、平滑コンデンサ５の正極に接続する。平滑コンデンサ５の負極と環流ダイオード３のアノードと直流電源１の負極とは共通に接続し、平滑コンデンサ５の両端に負荷６を接続する。
【００５４】
平滑コンデンサ５の正極の電圧、すなわち負荷６の電圧は、出力フィードバック回路７の内部の減算器７２のマイナス入力端子に入力する。基準電圧７１は、減算器７２のプラス入力端子に入力する。減算器７２の出力は、誤差増幅器７３に入力し、この誤差増幅器７３の出力は、出力フィードバック回路７の誤差信号出力として前記スイッチング制御回路９の内部にあるリミッタ９３の入力すると共に増幅器１１に入力する。
【００５５】
リミッタ９３の出力と三角波発生手段９１の出力は、比較器９２の入力端子に入力する。比較器９２の出力は、スイッチング制御回路９の外部にある切換スイッチ１２ａのＡ接点に入力する。この切換スイッチ１２ａのＢ接点には、一定値出力手段１０ａの出力を接続する。増幅器１１の出力は、切換スイッチ１２ｂのＡ接点に入力する。切換スイッチ１２ｂのＢ接点には、一定値出力手段１０ｂの出力を接続する。切換スイッチ１２ａの出力と切換スイッチ１２ｂの出力とを、乗算器１３に入力する。乗算器１３の出力は、駆動回路１４に入力する。駆動回路１４の出力は、ＰチャネルパワーＭＯＳＦＥＴ２のゲートとソースにそれぞれ入力する。
【００５６】
制御特性制御回路５２は、負荷電流検出器５１から負荷電流検出信号を入力して負荷状態を判別し、判別結果に従って切換スイッチ１２ａ，１２ｂの接点を切換え制御する。
【００５７】
図１３の一点鎖線で囲んだ部分に、本発明の実施例９，実施例１０のマルチモード対応の発振器を配置した。ここで、ＰＡＭ，シリーズレギュレータ制御では、上アームのＰチャネルパワーＭＯＳＦＥＴ２の駆動回路まで図示し、図１０では下アームＭＯＳ８ｂは環流ダイオード３に置き換える。
【００５８】
所望のモードへの切換えは制御特性制御回路５２の負荷状態判別信号で、スイッチＳＷ１〜ＳＷ８を切換える。また、図１０，図１２の制御入力端子には誤差増幅器７の出力を加える。ＰＷＭ，ＰＦＭ，ＰＡＭパルスを出力する、例えば第１の出力端子は図９の駆動回路１４を経由して上アームのＰチャネルパワーＭＯＳＦＥＴ２を駆動する。
【００５９】
本実施例のマルチモード電源は、待機時から重負荷までの広範囲に亘って効率の高いモードに移行しながら動作できるので、スイッチング電源の効率を高めることができる。
【００６０】
（実施例１２）
図１４に本実施例のマルチモード対応スイッチング電源のブロック図を示す。図１３に示す実施例１１と同じ構成要素には同一の符号を付して重複する説明を省略する。本実施例では、中間負荷領域を、中間高負荷領域と中間低負荷領域の２つの領域に区分し、中間高負荷領域ではＰＦＭ制御で電圧制御し、中間低負荷領域ではＰＡＭスイッチ制御で電圧制御する。
【００６１】
図１４において、８ａ，８ｂはＮチャネルパワーＭＯＳＦＥＴ、１２ｃは切換スイッチ、１５ａ，１５ｂは駆動回路、１６はＮＯＴ回路、９４はリミッタである。そして、制御特性制御回路５２は、負荷状態に応じてＰＷＭ制御と、ＰＦＭ制御と、ＰＡＭスイッチ制御と、シリーズレギュレータ制御とを、選択的に実行するように、切換スイッチ１２ａ，１２ｂ，１２ｃの接点接続状態を制御する。
【００６２】
ＮチャネルパワーＭＯＳＦＥＴ８ａのドレインは直流電源１の正極に接続し、ソースはＮチャネルパワーＭＯＳＦＥＴ８ｂのドレインとインダクタ４とに接続する。駆動回路１５ａの出力は、ＮチャネルパワーＭＯＳＦＥＴ８ａのゲートとソースとに接続する。また、ＮチャネルパワーＭＯＳＦＥＴ８ｂのソースを、直流電源１の負極と平滑コンデンサ５の負極に接続する。駆動回路１５ｂの出力は、ＮチャネルパワーＭＯＳＦＥＴ８ｂのゲートとソースとに接続する。
【００６３】
出力フィードバック回路７が出力する誤差電圧信号は、リミッタ９４を経由して三角波出力手段９１に入力する。三角波出力手段９１は、出力する三角波の周波数を入力電圧に応じて変化させる。比較器９２の出力は、ＮＯＴ回路１６を介して切換スイッチ１２ｃのＢ接点に入力する。切換スイッチ１２ｃのＡ接点は、直流電源１の負極に接続する。また、負荷６からの指令信号線を出力フィードバック回路７に接続する。
【００６４】
図１４の一点鎖線で囲んだ部分に、本発明の実施例９，実施例１０のマルチモード対応の発振器を配置した。ここで、ＰＡＭ，シリーズレギュレータ制御では、上アームのＰチャネルパワーＭＯＳＦＥＴ２の駆動回路まで図示し、図１０では下アームのＮチャネルパワーＭＯＳＦＥＴ８ｂは環流ダイオード３に置き換える。
【００６５】
所望のモードへの切換えは制御特性制御回路５２の負荷状態判別信号で、スイッチＳＷ１〜ＳＷ８を切換える。また、図１０，図１２の制御入力端子には誤差増幅器７の出力を加える。ＰＷＭ，ＰＦＭ，ＰＡＭパルスを出力する、例えば第１の出力端子は図１４の駆動回路１５ａ，１５ｂを経由してＮチャネルパワーＭＯＳＦＥＴ８ａ，８ｂを駆動する。
【００６６】
本実施例のマルチモード電源は、待機時から重負荷までの広範囲に亘って効率の高いモードに移行しながら動作できるので、スイッチング電源の効率を高めることができる。
【００６７】
（実施例１３）
本実施例を図１５を用いて説明する。本実施例は、図１３，図１４の負荷電流検出器５１と制御特性制御回路５２から負荷状態を判別する方法が実施例１１と異なる。図１５が図１１と異なる点は、負荷状態をインダクタ４に流れる電流で検出し、その電流の大きさによりモードを切換えるスイッチＳＷ１〜ＳＷ７を制御して最適なモードで電源を動作させることである。このため、インダクタ４に流れる電流をＰチャネルパワーＭＯＳＦＥＴ２の電流で検出するため、ＰチャネルパワーＭＯＳＦＥＴ２に並列に、ＰチャネルパワーＭＯＳＦＥＴ２のｎ分の１の電流を検出するＭＯＳ２ａ〜２ｃを設け、電流検出用の抵抗６００ａ〜600ｃをそれぞれＭＯＳ２ａ〜２ｃのソースと電源端子との間に接続し、これらのＭＯＳ２ａ〜２ｃに流れる電流と抵抗６００ａ〜６００ｃでの降下電圧と、抵抗６１０と定電流源６２０によって発生した基準電圧とをそれぞれヒステリシスコンパレータＣＭＰＡ〜ＣＭＰＣで比較し、それらの比較結果を順序回路６３０を介してＰＷＭ，ＰＦＭ，ＰＡＭ、シリーズレギュレータ制御動作に対応したａ，ｂ，ｃ，ｄ，ｅの情報に分類する。この情報ａ〜ｅでスイッチＳＷ１〜ＳＷ７の接点を図１５の各スイッチに示したａ〜ｅに切換えて効率が最も高くなるモードに制御する。なお、図１５では、抵抗６００ａ〜６００ｃの両端にはそれぞれＣＲフィルタ６０１ａと６０２ａ，６０１ｂと６０２ｂ，６０１ｃと６０２ｃ配置して、先の降下電圧を平滑化して動作の安定化を図る。
【００６８】
本実施例では、負荷状態を検出して選択的にモードを切換えているが、この切換えをデジタル制御で行うこともできる。この場合、モード切換えスイッチの制御だけでなく、発振周波数や、ソフトスタート時間などの設定も同時に制御できる。さらに、デジタル制御はＣＰＵから指令信号を出して制御しても良い。
【００６９】
（実施例１４）
図１６に本実施例を示す。本実施例では図１６のインダクタ４に流れる電流をＮチャネルパワーＭＯＳＦＥＴ８ａで検出するために、ＮチャネルパワーＭＯＳＦＥＴ８ａのソース電位をＭＯＳ６５０，６５１を介してＭＯＳ８ｆに加える。これによって、ＮチャネルパワーＭＯＳＦＥＴ８ａと、ＭＯＳ８ｆのソース電位は同電位となり、ＮチャネルパワーＭＯＳＦＥＴ８ａとＭＯＳ８ｆはカレントミラーを構成し、ＭＯＳ８ｆでＮチャネルパワーＭＯＳＦＥＴ８ａに流れる電流のｎ分の１を取り出す。取り出した電流によって、ＭＯＳ６５２，６５３の折返しカレントミラーを介して抵抗６００ｃで降下電圧が得られ、同様に抵抗６００ｂ，６００ａにもそれぞれ降下電圧が得られる。以下、実施例１３と同様にして、得られた情報ａ〜ｅでスイッチＳＷ１〜ＳＷ８の接点を切換えて効率が最も高くなるモードに制御する。
【００７０】
本実施例を携帯電話の電源に適用する場合を以下に示す。携帯電話の電源では、待機時から重負荷までの負荷電流の範囲は１００μＡ〜２００ｍＡと３桁程度の負荷電流検出レンジが必要になる。一例として、制御モードと負荷電流ＩＬの範囲とを示すと下記のようになる。
【００７１】
0003645531.tif 000002
本実施例の電源の電流検出回路では、このように何桁もの範囲で変わる電流に応じて、抵抗６００ａ〜６００ｃの値の桁を変えて重み付けして設定するので、ヒステリシスコンパレータＣＭＰＡ〜ＣＭＰＣの入力電圧を負荷電流に無関係に、常に同レベルの電圧で比較できる。本実施例の負荷電流のヒステリシスを含む切換えタイミングと制御モードとスイッチＳＷ１〜ＳＷ８の切換えは図１７に示す関係である。
【００７２】
本実施例では、負荷状態を検出して選択的にモードを切換えているが、この切換えをデジタル制御で行うこともできる。この場合、モード切換えスイッチの制御だけでなく、発振周波数や、ソフトスタート時間などの設定も同時に制御できる。さらに、デジタル制御はＣＰＵから指令信号を出して制御しても良い。
【００７３】
本実施例の発振器は、携帯用電源に適用できるばかりでなく、ＶＲＭ(VoltageRegulator Module），Brick電源，汎用の電源制御用ＩＣにも適用できる。
【００７４】
【発明の効果】
本発明によれば、制御関数発生回路が差動回路のＶ／Ｉ変換器で、可変発振器がディジタル回路の電流動作型の発振器構成なので、高速動作、すなわち数Ｍ〜数十ＭＨｚの高周波発振が実現である。この高周波発振器は、スイッチング電源の出力フィルタのＬ，Ｃに小型のものが使用できるので、電源回路や電源を用いたシステムの小型化が図れる。
【００７５】
また、本発明のマルチモード対応の発振器は１つの発振器で総てのモードに対応できるので、発振用のコンデンサが１つで、かつ制御関数の発生もスイッチの切換えだけで済み、発振器のチップ面積に占める割合が小さくできる。
【００７６】
さらに、マルチモードに対して１つの発振器は、従来の複数の発振器を用いる方法に比べて、発振器間の干渉の問題が発生せず回路の安定動作が期待できる。
【００７７】
本発明のスイッチング電源は、負荷電流の状態に応じてＰＷＭ,ＰＦＭ,ＰＡＭ，シリーズレギュレータ制御を選択的に切換え、待機時から重負荷までの広範囲に亘ってスイッチング電源の効率を高めることができる。
【図面の簡単な説明】
【図１】実施例１の発振器の動作原理回路図である。
【図２】実施例１のＰＷＭパルス発振器の回路図である。
【図３】実施例２のＰＷＮパルス発振器の回路図である。
【図４】実施例３のＰＷＭパルス発振器の回路図である。
【図５】実施例４のソフトスタート回路を備えた発振器の回路図である。
【図６】実施例５のＰＦＭパルス発振器の回路図である。
【図７】実施例６のＰＦＭパルス発振器の回路図である。
【図８】実施例７のＰＡＭパルス発振器の回路図である。
【図９】実施例８のシリーズレギュレータ制御の回路図である。
【図１０】実施例９のマルチモード対応発振器の回路図である。
【図１１】実施例９のマルチモード対応発振器の別の回路図である。
【図１２】実施例１０のマルチモード対応発振器の回路図である。
【図１３】実施例１１のマルチモード対応発振器を備えたスイッチング電源の回路図である。
【図１４】実施例１２のマルチモード対応発振器を備えたスイッチング電源の回路図である。
【図１５】実施例１３のマルチモード対応発振器の回路図である。
【図１６】実施例１４のマルチモード対応発振器の回路図である。
【図１７】実施例１４のマルチモード対応発振器のモード切換えの説明図である。
【符号の説明】
１…直流電源、２…ＰチャネルパワーＭＯＳＦＥＴ、３…環流ダイオード、４…インダクタ、５…平滑コンデンサ、６…負荷、８ａ,８ｂ,８ｃ…ＮチャネルパワーＭＯＳＦＥＴ、１００…可変発振器、１０６…フリップフロップ、２００…制御関数発生回路、２００ａ，２００ｂ，５００ａ…Ｖ／Ｉ変換器、３００…基準電圧設定回路、４００…バイアス回路、６３０…順序回路、８００…ソフトスタート回路。
【図１】
0003645531.tif 000003
【図２】
0003645531.tif 000004
【図３】
0003645531.tif 000005
【図４】
0003645531.tif 000006
【図５】
0003645531.tif 000007
【図６】
0003645531.tif 000008
【図７】
0003645531.tif 000009
【図８】
0003645531.tif 000010
【図９】
0003645531.tif 000011
【図１０】
0003645531.tif 000012
【図１１】
0003645531.tif 000013
【図１２】
0003645531.tif 000014
【図１３】
0003645531.tif 000015
【図１４】
0003645531.tif 000016
【図１５】
0003645531.tif 000017
【図１６】
0003645531.tif 000018
【図１７】
0003645531.tif 000019