(57)【特許請求の範囲】
【請求項１】
電源端子と出力端子の間に接続され、当該出力端子に接続される負荷に電流を出力する出力トランジスタを、システムの異常時にオフする半導体装置であって、
前記出力トランジスタのゲートと前記出力端子との間に接続された第１のトランジスタと、前記第１のトランジスタのゲートと外部の異常検出回路との間に接続されたコンデンサとを有し、前記異常検出回路からの異常検出信号に基づき、前記コンデンサの電荷を用いて前記第１のトランジスタをオンすることで前記出力トランジスタのゲート電位を出力端子に放電する放電回路と、
システムがオンした際前記コンデンサを充電する充電経路と、前記システムがオフする際前記充電された前記コンデンサの電荷を放電する第１の放電経路と、前記システムの異常の際、前記放電回路による前記出力トランジスタのゲート電位の放電時間より長い時間で前記コンデンサの電荷を放電する第２の放電経路とを有する制御回路とを有する半導体装置。
【請求項２】
電源端子と出力端子の間に接続され、当該出力端子に接続される負荷に電流を出力する出力トランジスタと、
前記出力トランジスタのゲートと前記出力端子との間に接続された第１のトランジスタと、前記第１のトランジスタのゲートと外部の異常検出回路との間に接続されたコンデンサとを有し、前記異常検出回路からの異常検出信号に基づき、前記コンデンサの電荷を用いて前記第１のトランジスタをオンすることで前記出力トランジスタのゲート電位を出力端子に放電する放電回路と、
システムがオンした際前記コンデンサを充電する充電経路と、前記システムがオフする際前記充電された前記コンデンサの電荷を放電する第１の放電経路と、前記システムの異常の際、前記放電回路による前記出力トランジスタのゲート電位の放電時間より長い時間で前記コンデンサの電荷を放電する第２の放電経路とを有する制御回路とを有する半導体装置。
【請求項３】
前記第２の放電経路は、ゲート・ソース間をショートしたデプレッション型の第２のトランジスタを有し、充電された前記コンデンサの電荷を、当該第２のトランジスタを介して出力端子に放電する請求項１または２記載の半導体装置。
【請求項４】
前記第２の放電経路は、
ゲート・ソース間をショートしたデプレッション型の第２のトランジスタと、
第１の抵抗と、
前記第１の抵抗にソースが接続され、ゲート・ソース間がショートされ、バックゲートが、通常オフ時に前記コンデンサの電荷を放電する放電端子に接続されたデプレッション型の第３のトランジスタと、を有する請求項１または２記載の半導体装置。
【請求項５】
前記コンデンサの電荷は、前記第２の放電経路により、前記出力端子に放電される請求項１乃至４のいずれか１項項記載の半導体装置。
【請求項６】
前記充電経路は、ゲート・ソース間をショートしたデプレッション型の第２のトランジスタの寄生バイポーラトランジスタである、第１の寄生バイポーラトランジスタを有する請求項１または２記載の半導体装置。
【請求項７】
前記第１の寄生バイポーラトランジスタは、Ｎ型半導体基板をコレクタとし、前記第２のトランジスタのドレインをエミッタとする請求項６記載の半導体装置。
【請求項８】
前記充電経路は、
ゲート・ソース間をショートしたデプレッション型の第２のトランジスタの寄生バイポーラトランジスタと、
第１の抵抗と、
前記第１の抵抗にソースが接続され、ゲート・ソース間がショートされたデプレッション型の第３のトランジスタとを有する請求項１または２に記載の半導体装置。
【請求項９】
前記第１の放電経路は、
ゲートが、システムのオンオフを制御する制御端子に接続され、ソースが前記コンデンサの電荷を放電する放電端子に接続された第４のトランジスタを有し、
当該第４のトランジスタがオンすることで前記コンデンサの電荷を放電する請求項１乃至８のいずれか１項記載の半導体装置。
【請求項１０】
前記第１の放電経路は、
ゲートが、システムのオンオフを制御する制御端子に接続され、ソースが前記コンデンサの電荷を放電する放電端子に接続された第４のトランジスタと、
前記コンデンサと前記第４のトランジスタとの間に第１の抵抗とを有する請求項１乃至８のいずれか１項記載の半導体装置。
【請求項１１】
前記制御回路は、
ドレインが前記放電回路に接続され、ソースが出力端子に接続され、ゲートがシステムのオンオフを制御する制御端子に接続された、エンハンスメント型の第５のトランジスタと、
前記第５のトランジスタのドレインに一端が接続された第１の抵抗と、
ゲートとソースがショートされ前記第１の抵抗の他端に接続された、デプレッション型の第３のトランジスタと、
ドレインが前記第３のトランジスタのソースに接続され、ゲートが前記制御端子に接続され、ソースが、通常オフ時に前記コンデンサの電荷を放電する放電端子に接続されると共に前記第３のトランジスタのバックゲートに接続された、エンハンスメント型の第４のトランジスタと、
ドレインが前記第３のトランジスタのドレインと接続され、ゲートとソースがショートされて前記出力端子に接続された、デプレッション型の第２のトランジスタとを有する請求項１または２記載の半導体装置。
【請求項１２】
前記制御回路は、
ドレインが前記放電回路に接続され、ソースが出力端子に接続され、ゲートがシステムのオンオフを制御する制御端子に接続された、エンハンスメント型の第５のトランジスタと、
前記第５のトランジスタのドレインに一端が接続された第１の抵抗と、
ゲートとソースがショートされ前記第１の抵抗の他端に接続された、デプレッション型の第３のトランジスタと、
ドレインが前記第３のトランジスタのソースに接続され、ゲートが前記制御端子に接続され、ソースが、通常オフ時に前記コンデンサの電荷を放電する放電端子に接続されると共に前記第３のトランジスタのバックゲートに接続された、エンハンスメント型の第４のトランジスタと、
ドレインが前記第３のトランジスタのドレインと接続され、ゲートとソースがショートされて前記出力端子に接続された、デプレッション型の第２のトランジスタと、
前記第５のトランジスタがオンすることにより、前記出力トランジスタの放電が停止されることを防止するための防止回路とを有し、
前記防止回路は、
ソースに前記電源端子が接続され、ゲートが、前記第５のトランジスタのゲートに接続された、エンハンスメント型の第６のトランジスタと、
一端が前記第６のトランジスタのゲートに接続され、他端が、通常オフ時に前記コンデンサの電荷を放電する放電端子と接続された第３の抵抗と、
ドレインが前記第４のトランジスタのゲートに接続され、ソースが前記出力端子に接続された、エンハンスメント型の第７のトランジスタと、
一端が前記第６のトランジスタのドレイン及び前記第７のトランジスタのゲートに接続され、他端が前記出力端子に接続された第２の抵抗とを有する請求項１または２記載の半導体装置。
【請求項１３】
前記第４のトランジスタのソースと放電端子との間に接続された第８のトランジスタをさらに有する請求項１２記載の半導体装置。
【請求項１４】
前記第１の抵抗の値が前記第４のトランジスタの動作抵抗の値よりも大きい請求項１２記載の半導体装置。
【請求項１５】
前記第１のトランジスタ乃至前記第５のトランジスタおよび前記第７のトランジスタはＮ型であり、前記第６および第８のトランジスタはＰ型である請求項１２乃至１４のいずれか１項記載の半導体装置。
【請求項１６】
前記出力トランジスタは、Ｎ型半導体基板のＰウェルに形成されたＮ型トランジスタである請求項１乃至１３又は１５のいずれか１項記載の半導体装置。
【請求項１７】
前記負荷に流れる負荷電流の異常を検出する電流センサ、前記出力トランジスタの温度を検出する温度センサ、及び前記出力端子の電圧を検出する出力電圧センサのいずれか１以上である異常検出部を更に有する請求項１乃至１４のいずれか１記載の半導体装置。
【請求項１８】
電源端子と出力端子の間に接続され、当該出力端子に接続される負荷に電流を出力する出力トランジスタを、システムの異常時にオフする半導体装置の制御方法であって、
システムがオンした際に、一端が外部の異常検出回路に接続され、他端が前記出力トランジスタのゲートと前記出力端子との間に接続された第１のトランジスタのゲートに接続されたコンデンサを充電し、
前記システムの異常の際、前記異常検出回路からの異常検出信号に基づいて、前記コンデンサの電荷を用いて、前記第１のトランジスタをオンすることで前記出力トランジスタのゲート電位を前記出力端子に放電するとともに、前記出力トランジスタのゲート電位の当該放電にかかる放電時間より長い時間で前記コンデンサの電荷を前記出力端子に放電する、半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその制御方法に関し、特に異常を検出した際、負荷に電流を供給する出力トランジスタを急速にターンオフする半導体装置およびその制御方法に関する。
【背景技術】
【０００２】
近年、自動車用電装部品に代表される、大電流を駆動するようなスイッチ機能を有するシステムに、半導体が用いられるようになってきている。また、大電流を駆動するシステムにおいては、例えば負荷がショートし大電流が流れるような異常が発生した場合には、システムを保護するために、過熱、過電流等を検出して、自己オフする機能を有する。
【０００３】
異常検出時の自己オフ動作で重要となるのが、ターンオフ時に発生する熱損失を低減することである。なぜなら、異常検出時には既に大きく発熱している可能性が高いため、ターンオフ時の熱損失が大きいと破壊する恐れがある。そのため、異常検出時のオフ動作では、急速にターンオフすることが肝要である。
【０００４】
図１２（ａ）はＧＮＤ端子があるハイサイド出力ＩＣ３０を示すブロック図である。ＧＮＤ端子があるため、ハイサイド出力トランジスタをオフさせるときには、出力端子ＯＵＴだけでなく、ＧＮＤ端子に放電することも可能である。出力端子ＯＵＴ、もしくは出力端子ＯＵＴとＧＮＤ端子に放電することで、オフ動作を実現する。一方、ＧＮＤ端子がない場合は、ＩＮ端子が回路のＧＮＤを兼ねることになる。入力オフ信号が入力されると、ＩＮ端子は"Ｈ"レベルになる。一般にハイサイド出力トランジスタをオフさせる際は、ゲートの電荷を出力端子ＯＵＴにのみ放電することで、オフさせる。
【０００５】
図１３は従来の出力回路２００を示す図である。トランジスタＱ１、Ｑ２がＮ型のデプレッション、またはエンハンスメントトランジスタであり、トランジスタＱ３はＮ型のエンハンスメントトランジスタである。電源端子ＶＣＣと出力端子ＯＵＴは出力トランジスタ１００を介して接続されている。トランジスタＱ１、Ｑ２、Ｑ３を制御する信号は状態判定回路から出力される。出力回路２００のオフ動作について説明する。出力回路２００は、Ｑ１およびＲ１、Ｑ２およびＲ２、Ｑ３で構成されるそれぞれの放電経路のいずれか、あるいは複数をアクティブにし、出力トランジスタのＧＡＴＥ電荷を出力端子ＯＵＴに放電することで、出力トランジスタをオフさせる。
【０００６】
通常時のターンオフはトランジスタＱ１をアクティブにする。過電流状態での急速ターンオフはトランジスタＱ３だけ、あるいはトランジスタＱ１、Ｑ２も同時にアクティブにする。通常時より電流が大きく、過電流より小さいときのターンオフ時には、トランジスタＱ２だけ、あるいはトランジスタＱ１も同時にアクティブにする。電流の値によってアクティブにする経路を変更することで、スルーレートを調整する。
【０００７】
過電流状態では、特にエンハンスメントトランジスタであるトランジスタＱ３の動作が重要である。出力トランジスタのＧＡＴＥ電荷をトランジスタＱ３が急速に放電することで、急速ターンオフを実現する。ここで、出力端子ＯＵＴの電位をＯＵＴ、電源端子ＶＣＣの電位をＶＣＣとし、トランジスタＱ３の動作抵抗をＲｏｎ、出力トランジスタ１００に流れる電流をＩＬとする。また、トランジスタＱ３のゲート・ソース間電圧をＶｇｓとする。
【０００８】
トランジスタＱ３は、Ｎ型エンハンスメントトランジスタであり、低い抵抗値でゲート電荷をソースに放電するために、線形領域で動作する必要がある。そのため、ゲートはソースであるＯＵＴより高い電圧を受ける必要がある。ここで、ＯＵＴ＝ＶＣＣ−Ｒｏｎ×ＩＬであり、例えばＶＣＣ＝１２、Ｒｏｎ＝１０ｍΩ、ＩＬ＝１００Ａとすれば、ＯＵＴ＝１２Ｖ−１０ｍΩ×１００Ａ＝１１Ｖとなる。ゲートに通常システムで使用できる最高電位であるＶＣＣを印可したとしても、Ｖｇｓ＝ＶＣＣ−ＯＵＴ＝１Ｖであり、トランジスタＱ３は十分に抵抗値が低い線形領域で動作しない。このため、異常検出時にトランジスタＱ３が急速放電動作を行うまでに時間がかかるという問題点があった。そのため、トランジスタＱ３のゲートを駆動するために、ブートストラップ回路を使い、Ｑ３のゲートにＶＣＣ以上の電圧を印加するのが一般的である。
【０００９】
図１４（ａ）は、従来のブートストラップ回路１０１の構成例を示す図である。ブートストラップ回路１０１は、出力トランジスタＭ２１０のゲートと出力端子ＯＵＴの間に接続されたトランジスタＭ２１１のゲートにＶＣＣ以上の電圧を印加する。ブートストラップ回路１０１は出力トランジスタ２１０とトランジスタ２１１とコンデンサ２１０を有している。出力トランジスタ２１０は電源端子ＶＣＣと出力端子ＯＵＴの間に接続されている。トランジスタ２１１は、出力トランジスタ２１０のゲートと出力端子ＯＵＴの間に接続されたエンハンスメント型のトランジスタである。また、トランジスタ２１１のゲートはコンデンサ２１０に接続されている。ブートストラップ回路１０１は、外部からのＢＯＯＴ信号に基づきトランジスタ２１１をオンして出力トランジスタ２１０をオフする。この動作によって出力トランジスタＭ２１０の急速放電を行う。以下、ＢＯＯＴ信号について、ＧＮＤ端子がある場合と無い場合について述べる。
（１）
（ｉ）ＧＮＤ端子があり、"Ｌ"レベルをＧＮＤとする場合
正常オン時      ＢＯＯＴ＝ＧＮＤ
正常オフ時      ＢＯＯＴ＝ＧＮＤ
異常検出オフ時  ＢＯＯＴ＝ＶＣＣ
となる。ただし、"Ｌ"レベルがＧＮＤであるため、"Ｌ"レベルは電源電圧によって変動する。ブートストラップ動作はＢＯＯＴの電圧レベルによって影響を受けるので、電源電圧依存性が発生する。また、回路中の素子が電源電圧を直接受けるため、高圧素子で構成する必要があり、面積が大きくなるという問題もある。この問題は、（ｉｉ）で述べるように内部電源を使うことで解決できる。
（ｉｉ）ＧＮＤ端子があり、"Ｌ"レベルをＶＣＣ基準の内部電源（ＧＮＤＸ）とする場合
正常オン時      ＢＯＯＴ＝ＧＮＤＸ
正常オフ時      ＢＯＯＴ＝ＧＮＤＸ＝ＶＣＣ
異常検出オフ時  ＢＯＯＴ＝ＶＣＣ
この場合、オフ時に電源回路も動作しなくなるので、正常時にＢＯＯＴの"Ｌ"レベルがＶＣＣとなり、正常オフ時および異常検出時のＢＯＯＴ信号が同じになる。
（２）ＧＮＤ端子がなく、ＩＮ端子がＧＮＤをかねている場合
正常オン時      ＢＯＯＴ＝ＧＮＤＸ（ＩＮ）
正常オフ時      ＢＯＯＴ＝ＧＮＤＸ（ＩＮ）＝ＶＣＣ
異常検出オフ時  ＢＯＯＴ＝ＶＣＣ
ＩＮ端子がＧＮＤをかねている場合は、"Ｌ"レベルをＧＮＤＸにしてもＩＮ（ＧＮＤ）にしても、（１）（ｉｉ）と同様に、正常オフ時と異常検出が同じ状態になり、通常オフ時にも急速遮断する。通常オフ時に急速遮断すると、スルーレートが大きくなりすぎ、ノイズが問題となる。よって、通常オフ時には急速遮断しないように工夫する必要がある。
【００１０】
通常オフ時に急速遮断しないよう改良したものがブートストラップ回路１０２である。図１４（ｂ）はブートストラップ回路１０２の回路図である。ブートストラップ回路１０２は、出力トランジスタＭ２１０、トランジスタＭ２１１乃至２１３およびコンデンサ２１０を有する。Ｍ２１０、Ｍ２１１は、図２（ａ）と同様である。
【００１１】
トランジスタ２１３はトランジスタ２１１のソースと出力端子ＯＵＴの間に接続され、バックゲート・ソース間をショートしたエンハンスメント型のトランジスタであり、ゲートはトランジスタ２１２のソースに接続されている。
【００１２】
トランジスタ２１２および出力トランジスタ２１０は電源端子ＶＣＣにドレインが接続され、互いのゲートは接続されている。トランジスタ２１２は、出力トランジスタ２１０をメイントランジスタとするセンストランジスタである。ここでセンストランジスタについて説明する。センストランジスタは、ソース電圧が同じ場合は、メイントランジスタのセンス比分の１の電流を流す。例えば、センス比が１０００分の１で、メイントランジスタに１０Ａ流れているときは、センストランジスタに１０ｍＡが流れる。図２（ｂ）において、急速遮断用のトランジスタＭ２１１と直列にトランジスタＭ２１３を挿入し、トランジスタＭ２１３を通常オフ時にはオフさせ、異常検出時にはオンさせることで、トランジスタＭ２１１が通常オフ時、急速オフ時いずれもオンできる状態であっても通常オフ時と異常検出時の動作を切り替えることができる。
【００１３】
具体的な動作は以下の通りである。通常オフ時は、正常な負荷電流がメイントランジスタに流れている状態であるため、センストランジスタに流れる電流値も小さい。そのため、Ｓｅｎｓｅ端子の電圧が低く、Ｍ２１３がオンしない。一方、異常検出オフ時には、メイントランジスタに大きな電流が流れているため、センストランジスタにも大きな電流が流れ、結果としてＭ２１３がオンする。このようにして、正常オフ時と異常検出オフ時を区別することが可能である。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００５−１２３６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、ブートストラップ回路１０２は、トランジスタ２１２のソースの電圧ＳＥＮＳＥが、ＳＥＮＳＥ＞ＯＵＴとなり、また、ＯＵＴがある程度低下しないとＭ２１３が十分低い動作抵抗（線形領域）で動作しない。特にＯＵＴのレベルが比較的高い状態で異常検出すると、トランジスタ２１３がオンしづらい。そのため、異常検出がアクティブになってからＯＵＴが低下するまで、通常ターンオフ用の素子でＯＵＴを低下させる必要がある。図１５は、出力トランジスタＭ２１０に流れる電流ＩＬと出力トランジスタのゲート電圧ＧＡＴＥと出力端子ＯＵＴの電圧ＯＵＴを示すグラフである。負荷が正常な状態（ＯＵＴ≒ＶＣＣ）から負荷がショート（ＯＵＴ＝Ｒｏｎ×ＩＬ＜ＶＣＣ）し異常検出する場合は、図１５に示したように、負荷に流れる電流が増え続けてしまい、異常検出してから急速放電動作を行うまでに時間を要する。これによりターンオフ時のピーク電流が大きくなり、システムの損失が大きくなる。
【課題を解決するための手段】
【００１６】
本発明にかかる半導体装置は、電源端子と出力端子の間に接続され、当該出力端子に接続される負荷に電流を出力する出力トランジスタを、システムの異常時にオフする半導体装置であって、出力トランジスタのゲートと出力端子との間に接続された第１のトランジスタと、第１のトランジスタのゲートと外部の異常検出回路との間に接続されたコンデンサとを有し、異常検出回路からの異常検出信号に基づき、コンデンサの電荷を用いて第１のトランジスタをオンすることで出力トランジスタのゲート電位を出力端子に放電する放電回路と、システムがオンした際コンデンサを充電する充電経路と、システムがオフする際充電されたコンデンサの電荷を放電する第１の放電経路と、システムの異常の際、放電回路による出力トランジスタのゲート電位の放電時間より長い時間でコンデンサの電荷を放電する第２の放電経路とを有する制御回路とを有するものである。
【００１７】
本発明にかかる半導体装置の制御方法は、電源端子と出力端子の間に接続され、当該出力端子に接続される負荷に電流を出力する出力トランジスタを、システムの異常時にオフする半導体装置の制御方法であって、システムがオンした際に、一端が外部の異常検出回路に接続され、他端が出力トランジスタのゲートと出力端子との間に接続された第１のトランジスタのゲートに接続されたコンデンサを充電し、異常検出回路からの異常検出信号に基づき、コンデンサの電荷を用いて、第１のトランジスタをオンすることで出力トランジスタのゲート電位を出力端子に放電し、出力トランジスタのゲート電位の放電時間より長い時間でコンデンサの電荷を出力端子に放電するものである。
【００１８】
本発明においては、異常検出回路からの異常検出信号に基づき、コンデンサの電荷を用いて、第１のトランジスタをオンすることで出力トランジスタのゲート電位を出力端子に放電しつつ、出力トランジスタのゲート電位の放電時間より長い時間でコンデンサの電荷を出力端子に放電することで、異常検出直後から急速放電動作を行うことができる。
【発明の効果】
【００１９】
本発明は特に異常を検出した際、負荷に電流を供給する出力トランジスタを急速にターンオフする半導体装置およびその制御方法を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】実施の形態１に係るハイサイド出力回路を示すブロック図である。
【図２】実施の形態１にかかる内部電源２の回路図を示す。
【図３】実施の形態１にかかる半導体装置を示す回路図である。
【図４】実施の形態１にかかる半導体装置を示す回路図（寄生素子考慮）である。
【図５】実施の形態１にかかるＮ型のトランジスタの断面図である。
【図６】実施の形態１にかかる正常オン時の充電経路を示す図である。
【図７】実施の形態１にかかる急速放電動作を行う際の放電経路を示す図である。
【図８】実施の形態１にかかる正常オフ時の放電経路を示す図である。
【図９】実施の形態２にかかる半導体装置の回路図を示す。
【図１０】実施の形態２にかかる半導体装置の回路図（寄生素子考慮）を示す。
【図１１】実施の形態２にかかる半導体装置の回路図（寄生素子考慮）を示す。
【図１２】従来のハイサイド出力ＩＣを示す図である。
【図１３】従来の出力回路を示す図である。
【図１４】従来のブートストラップ回路を示す図である。
【図１５】従来のブートストラップ回路の電流と電圧を示すグラフである。
【発明を実施するための形態】
【００２１】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１（ａ）は、本発明の実施の形態に係るハイサイド出力回路１を示すブロック図である。本実施の形態に係るハイサイド出力回路１は、電源端子ＶＣＣと出力端子ＯＵＴの間に接続され、出力端子ＯＵＴに接続される、負荷に電流を出力する出力トランジスタＭ１８を有している。またハイサイド出力回路１は、システムの異常を検出する異常検出回路と、異常検出回路がシステムの異常を検出した場合に、出力トランジスタＭ１８を急速オフする保護回路５とを有する。本実施の形態にかかる異常を検出して急速にターンオフする半導体装置９は、保護回路５に含まれる。
【００２２】
ハイサイド出力回路１は、異常検出回路として、電圧センサ７、温度センサ８、及び電流センサ６が設けられている。また、ハイサイド出力回路１は、内部電源２、制御部３、昇圧回路４、入力端子ＩＮおよび放電端子ＩＳを有している。
【００２３】
図１（ｂ）は、ハイサイド出力回路１が正常時にオンオフするときの電位の変化を示すタイミングチャートであり、それぞれ入力端子ＩＮの電位をＩＮ、出力トランジスタＭ１８のゲート電位をＧＡＴＥ、電源電圧をＶＣＣ、出力端子ＯＵＴの電位をＶＣＣで示している。スイッチＳがオンし入力電圧ＩＮがグランドレベルになると、昇圧回路４が電源電圧ＶＣＣより高い昇圧電圧を生成し、出力トランジスタＭ１８のゲートに供給する。これにより、出力トランジスタＭ１８がオンして負荷に電流が流れる。
【００２４】
本実施の形態にかかる異常検出から急速遮断に至るまでの動作を説明する。まず、異常検出回路としての電圧センサ７、電流センサ６および温度センサ８が異常を検出し、それぞれ制御信号ＯＣ、ＯＴ、ＶＯＮを出力する。次に、制御部３が制御信号を受け、異常検出信号ＢＯＯＴを出力する。保護回路５は異常検出信号ＢＯＯＴを受け、急速放電動作を行う。
【００２５】
内部電源２について説明する。図２（ａ）は内部電源２の回路図を示す。内部電源２は電源端子ＶＣＣの電位ＶＣＣとＧＮＤ端子の電位ＧＮＤから内部電源電圧ＧＮＤＸを生成する。内部電源２は制御部３に内部電源電圧ＧＮＤＸを供給する。内部電源２はツェナーダイオード２１、コンデンサＭ２１６乃至Ｍ２１８を有している。トランジスタＭ２１６及びＭ２１７は、Ｎ型のデプレッショントランジスタであり、ゲート・ソース間がショートされている。トランジスタＭ２１８はＮ型のエンハンスメントトランジスタであり、ゲートに入力反転信号ＩＮ＿Ｂをうける。
【００２６】
内部電源２は、ハイサイド出力回路１がアクティブな際、入力反転信号ＩＮ＿Ｂ＝"ＶＣＣ"である。入力反転信号ＩＮ＿Ｂにより、トランジスタＭ２１８はオンされ、それにより定電流の役割を果たすＭ２１６がツェナーダイオードＤ２１に電流を流し、ツェナーダイオードＤ２１をブレークダウンさせる。ツェナーダイオードＤ２１のブレークダウン電圧をＶＺｅとするとＧＮＤＸ＝ＶＣＣ−ＶＺｅとなる。オフ時には、ＩＮ＿Ｂ＝"Ｌ"となりコンデンサ２１６はカットオフして、ＧＮＤＸ＝"ＶＣＣ"となる。
【００２７】
異常検出信号生成回路２１について説明する。図２（ｂ）に異常検出信号生成回路２１を示す。異常検出信号生成回路２１は制御部３の一部として構成することができる。トランジスタＭ２２０乃至Ｍ２２２はＰ型、トランジスタＭ２２３乃至ＭＭ２２５はＮ型のエンハンスメントトランジスタである。トランジスタＭ２２０乃至トランジスタＭ２２５はゲートに制御信号を受けるとオンされる。異常検出信号生成回路２１は、内部電源ＶＣＣ−ＧＮＤＸ間で動作する。制御検出信号ＯＣは電流センサ６からの過電流を検出した際、制御信号ＯＴは温度センサ８からの過熱を検出した際、制御信号ＶＯＮは電圧センサ７からの出力トランジスタＭ１８のＶｄｓ（ドレイン・ソース間電圧）の過電圧を検出した際に出力される。制御信号ＯＣ、ＯＴおよびＶＯＮは、システムが正常な際はＶＣＣであり、異常検出した際はＧＮＤＸとなる。
【００２８】
異常検出信号ＢＯＯＴは、正常な際のオン時はＢＯＯＴ＝"ＧＮＤＸ"となり、正常な際のオフ時はＢＯＯＴ＝"ＶＣＣ"となる。また異常検出信号ＢＯＯＴは、異常検出回路が異常を検出し、異常検出信号ＯＣ、ＯＴおよびＶＯＮのいずれか、もしくは複数がアクティブになると異常と見なし、異常検出信号ＢＯＯＴ＝"ＶＣＣ"となる。
【００２９】
本実施の形態では、ハイサイド出力回路１にＧＮＤ端子がない場合について説明する。従来の半導体装置では、ＧＮＤ端子がない場合は、正常時の異常検出信号ＢＯＯＴをＧＮＤＸにしてもＩＮにしても通常のオフ時に急速遮断してしまうという問題あるため、特に本発明が有効である。
【００３０】
本実施の形態にかかる半導体装置について説明する。図３はシリコン表面の素子だけを示した（寄生トランジスタを含まない）半導体装置９を示す回路図である。図４は半導体装置９を示す回路図であり、寄生トランジスタも合わせて示す回路図である。本実施の形態にかかる半導体装置９は、放電回路３１と制御回路３２ａ、３２ｂを有する。放電回路３１は、出力トランジスタＭ１８のゲートと出力端子ＯＵＴとの間に接続されたトランジスタＭ１０（第１のトランジスタ）と、トランジスタＭ１０のゲートと外部の異常検出回路との間に接続されたコンデンサＣ１１とを有し、異常検出回路からの異常検出信号に基づき、コンデンサＣ１１の電荷を用いてトランジスタＭ１０をオンすることで出力トランジスタＭ１８のゲート電位を出力端子ＯＵＴに放電する。
【００３１】
制御回路３２ａ、３２ｂは、システムがオンした際に、コンデンサＣ１１を充電する充電経路とシステムがオフする際に、充電されたコンデンサＣ１１の電荷を放電する第１の放電経路と、システムの異常の際、放電回路による出力トランジスタＭ１８のゲート電位の放電時間より長い時間で前記コンデンサＣ１１の電荷を放電する第２の放電経路とを有する。
【００３２】
制御回路３２ａは、デプレッション型のトランジスタＭ１７（第２のトランジスタ）と、デプレッション型のトランジスタＭ１４（第３のトランジスタ）と、エンハンスメント型のトランジスタＭ１１（第５のトランジスタ）と、エンハンスメント型のトランジスタＭ１５（第４のトランジスタ）と、抵抗Ｒ１３（第１の抵抗）とを有する。
【００３３】
トランジスタＭ１１は、ドレインが放電回路３１のトランジスタＭ１０のゲートに接続され、ソースが出力端子ＯＵＴに接続され、ゲートがシステムのオンオフを制御する制御端子ＩＮに接続されている。
【００３４】
抵抗Ｒ１３は、トランジスタＭ１１のドレインに一端が接続され、他端がトランジスタＭ１４のソース及びゲートに接続されている。
【００３５】
トランジスタＭ１４は、ゲートとソースがショートされ抵抗Ｒ１３の他端に接続され、ドレインは、トランジスタＭ１７のドレインに接続され、バックゲートは通常オフ時にコンデンサＣ１１の電荷を放電する放電端子ＩＳに接続されている。
【００３６】
トランジスタＭ１５は、ドレインがトランジスタＭ１４のソースに接続され、ゲートが制御端子ＩＮに接続され、ソースが、通常オフ時にコンデンサＣ１１の電荷を放電する放電端子ＩＳに接続されると共にトランジスタＭ１４のバックゲートに接続されている。
【００３７】
ここで、第１の放電経路は、抵抗Ｒ１３およびトランジスタＭ１５から構成される。第２の放電経路は、抵抗Ｒ１３、トランジスタＭ１４およびＭ１７から構成される。
【００３８】
ここで、本実施の形態にかかる半導体素子は、Ｎ型トランジスタをＮサブ上のＰｗｅｌｌに形成する。そのため、Ｎ型トランジスタには、縦方向のＮＰＮ寄生バイポーラトランジスタが存在する。図５にＮ型のトランジスタの断面図を示す。
【００３９】
寄生バイポーラトランジスタＭＢ１７は、Ｎ型半導体基板をコレクタとし、Ｐウェル領域をベースとし、トランジスタＭ１７のドレインをエミッタとする。
【００４０】
寄生バイポーラトランジスタＭＢ１１は、Ｎ型半導体基板をコレクタとし、Ｐウェル領域をベースとし、トランジスタＭ１１のドレインをエミッタとする。
【００４１】
図４に戻って、放電回路３１が急速放電動作を行う。半導体装置９はコンデンサＣ１１に充電されている電荷を利用し、異常検出回路が異常検出した際、異常検出信号ＢＯＯＴの電位がＯＵＴ−ＧＮＤＸからＶＣＣになることで、トランジスタＭ１０が動作抵抗の低い線形領域で動作し、出力トランジスタＭ１８のゲートの電荷を出力端子ＯＵＴにすばやく放電する。
【００４２】
まず正常オン時の動作について説明する。正常オン時、制御回路３１はコンデンサＣ１１を充電する。図６は正常オン時の充電経路を示す図である。
【００４３】
正常オンの際は、異常検出時にブートストラップ動作するための電荷がコンデンサＣ１１に充電されている。コンデンサＣ１１は、寄生バイポーラトランジスタであるＭＢ１７よりトランジスタＭ１４、抵抗Ｒ１３を介して、電荷を供給される。寄生バイポーラトランジスタＭＢ１７は、ＯＵＴ端子よりベースに電流が供給され、コレクタよりエミッタに電流を流す。
【００４４】
この際、入力端子ＩＮ＝"Ｌ"であるから、トランジスタＭ１５はオフしており、放電端子ＩＳに電流は流れない。トランジスタＭ１０は、トランジスタＭ１１がオフしており、トランジスタＭ１１のゲートの電位Ｖ１１が抵抗Ｒ１３、トランジスタＭ１４、トランジスタＭ１７を介して出力端子ＯＵＴにプルダウンされているため、オフしている。
【００４５】
Ｃ１１に充電される電荷は、Ｃ１１の両端にかかる電圧がＶ１１−ＢＯＯＴ＝ＯＵＴ−（ＶＣＣ−ＧＮＤＸ）≒ＧＮＤＸ（ＯＵＴ＝ＶＣＣ−Ｒｏｎ×ＩＬ≒ＶＣＣとして）Ｃ１１×ＧＮＤＸとなる。
【００４６】
異常検出した際の制御回路３２ｂの急速放電動作について説明する。図７は急速放電動作を行う際の放電経路を示す図である。急速放電する際の第２の放電経路としての放電経路は、抵抗Ｒ１３、トランジスタＭ１４およびトランジスタＭ１７を有する。急速放電動作は、出力トランジスタＭ１８のゲートの電位が出力端子ＯＵＴに放電される時間より、充電されたコンデンサＣ１１の電荷が出力端子ＯＵＴに放電される時間を長くする。出力トランジスタＭ１８の急速放電動作が終了した後にコンデンサＣ１１の電荷を放電することができる。
【００４７】
さらに詳細に説明する。異常検出時は、異常検出信号ＢＯＯＴ＝ＶＣＣとなり、トランジスタＭ１０のゲート電位Ｖ１１はＯＵＴからＯＵＴ＋ＧＮＤＸに昇圧され、トランジスタＭ１０は線形領域で動作する。トランジスタＭ１０がオンすることによりトランジスタＭ１８のゲート電位が出力端子ＯＵＴに出力され、出力トランジスタＭ１８が急速遮断される。入力端子ＩＮ＝"Ｌ"であるからトランジスタＭ１５はオフしており、放電端子ＩＳには放電されない。
【００４８】
コンデンサＣ１１の電荷は、抵抗Ｒ１３、トランジスタＭ１４、トランジスタＭ１７を介して、放電端子ＯＵＴに放電する。コンデンサＣ１１の放電時間は、抵抗Ｒ１３の値、トランジスタＭ１４およびトランジスタＭ１７の動作抵抗の値を調整することで、Ｍ１０が急速遮断動作し、出力トランジスタＭ１８がオフするまでの時間よりも長くなるように調整する。
【００４９】
異常検出した際に、コンデンサＣ１１の電荷を放電する必要性について説明する。本実施の形態では、コンデンサＣ１１に充電された電荷を用いてトランジスタＭ１０のゲートの電位を昇圧した後すなわち出力トランジスタＭ１１の急速遮断が終了した後に、コンデンサＣ１１の電荷を放電する。コンデンサＣ１１の電荷を放電しなければ、異常検出後正常復帰しターンオンする際、トランジスタＭ１０のゲートに電荷が残ってしまう。トランジスタＭ１０のゲートに電荷が残ると、トランジスタＭ１０がオンし、出力トランジスタＭ１８のゲート―出力端子ＯＵＴ間を低抵抗でショートしようとするため、ターンオン動作の妨げとなる。
【００５０】
次に、正常オフ時の半導体装置の動作について説明する。図８は正常オフ時の放電経路を示す図である。正常オフ時は、コンデンサＣ１１の電荷を放電端子ＩＳに抵抗Ｒ１３およびコンデンサＭ１５を介して放電する。
【００５１】
正常オフ時の放電動作についてさらに詳細に説明する。入力端子ＩＮの電位ＩＮ＝"ＶＣＣ"となるため、トランジスタＭ１５がオンし、正常オン時にコンデンサＣ１１に充電された電荷が抵抗Ｒ１３、トランジスタＭ１５を介して、放電端子ＩＳに放電される。この放電により、制御信号ＢＯＯＴ＝"Ｈ"となっても、トランジスタＭ１０のゲートがＢＯＯＴ＋ＧＮＤＸに昇圧されず、急速放電動作になることを防ぐ。なお、ターンオフ直後だけ（ＯＵＴ≒ＶＣＣを維持している間だけ）出力トランジスタＭ１８のゲート電荷を急速に抜いてもノイズは発生しないため、Ｍ１０を正常オフ時の動作開始直後だけ動作させるようＲ１３やその経路電流を調整し、ターンオフ時間を短くするようにしてもよい。
【００５２】
また、トランジスタＭ１１の寄生バイポーラトランジスタＭＢ１１は、出力端子ＯＵＴよりベースに電流が供給され、コレクタであるＮ型半導体基板ＶＣＣよりエミッタであるトランジスタＭ１１のソースを通って放電端子ＩＳに電流が流れるが、抵抗Ｒ１３によって電流の値を制限する。これにより、熱暴走による破壊を防ぐことができる。
【００５３】
ここで、放電端子ＩＳに電流を流す影響について説明する。放電端子ＩＳは、正常オン時には出力トランジスタＭ１８に流れる電流に対して一定の割合の大きさの電流が流れる。オフ時には、正常オン時と同等か、もしくはＧＮＤレベルを出力するのが一般的である。本実施の形態では、オフ時に放電端子ＩＳに寄生バイポーラトランジスタの動作電流が流れるが、出力トランジスタＭ１８に流れる電流に対して一定の割合よりも大きな電流値が流れないように電流値を制限し、出力トランジスタＭ１８に流れる電流に対する割合をモニタしているマイコンが異常と判断するのを防ぐ。
【００５４】
本実施の形態では、異常検出信号ＢＯＯＴがアクティブになった直後から制御回路３２が急速放電動作し、かつ正常時にはブートストラップ動作用の電荷を低電位の端子(ＧＮＤ端子や端子放電端子ＩＳ)に放電することにより、急速放電用のトランジスタのゲートは昇圧されない。そのため、正常時の出力トランジスタＭ１８のオフ動作が急速遮断しないようにすることが可能となる。また、出力トランジスタＭ１８の急速遮断動作が終了するよりも長い時間でコンデンサＣ１１の電荷を放電するようにしたことで、出力トランジスタＭ１８の急速遮断に要する時間を短くしながら、次に出力トランジスタＭ１８がターンオフする動作を正常に行うことができるようにすることが可能となる。
【００５５】
実施の形態２
実施の形態１において、トランジスタＭ１８の急速放電動作により出力端子ＯＵＴの電位が急速に低下すると、出力端子ＯＵから負荷、および負荷から電源のマイナス端子まで伸びているハーネスのインダクタンス成分により、出力端子ＯＵＴの電位ＯＵＴが負電圧になる場合がある。（ＯＵＴの電圧がどこまで下がるかは、出力トランジスタの耐圧、異常検出したときのピーク電流、ＯＵＴの立下りのスルーレート、ハーネスのインダクタンス成分によって変わる）。このような場合、異常検出時に急速遮断動作させると、トランジスタＭ１０が遮断動作中にオフし、急速遮断動作が停止する可能性がある。
【００５６】
さらにこの急速放電動作が停止する際の状況について具体的に説明する。トランジスタＭ１１のゲート・ソース間の電圧Ｖｇｓ＝ＩＮ−ＯＵＴである。出力端子ＯＵＴの電位ＯＵＴが負電圧になる場合、例えばＩＮ＝０Ｖ、ＯＵＴ＝−１０Ｖとすると、トランジスタＭ１１のゲート・ソース間の電圧Ｖｇｓ＝０−（−１０）＝１０Ｖとなり、トランジスタＭ１１がオンする。トランジスタＭ１１がオンすると、トランジスタＭ１１のゲートの電位Ｖ１１＝ＯＵＴとなり、トランジスタＭ１０はオフする。トランジスタＭ１０がオフすることで、トランジスタＭ１８のゲートの電位の放電が停止し、よって急速放電動作が停止する。
【００５７】
本実施の形態は、実施の形態１において、急速放電動作を行った場合に、出力端子ＯＵＴに負電圧が発生し、その結果急速放電動作が停止する可能性があるという問題点を解決するものである。図９および図１０は、実施の形態２にかかる半導体装置９の回路図を示す。図９は、表面の素子のみ考慮したものであり、図１０は表面の素子および寄生素子を考慮したものである。図９および図１０のそれぞれ３３ａおよび３３ｂに示した部分が本実施の形態において追加した防止回路３３である。
【００５８】
防止回路３３ｂは、第６のトランジスタとしてのトランジスタＭ１３と、第７のトランジスタとしてのトランジスタＭ１２と第２の寄生バイポーラトランジスタとしての寄生バイポーラトランジスタＭＢ１２と第３の抵抗としての抵抗Ｒ１２とを有する。
【００５９】
トランジスタＭ１３は、Ｐ型のエンハンスメントトランジスタであり、電源端子ＶＣＣにドレインが接続され、ソースが抵抗Ｒ１２を介して出力端子ＯＵＴに接続されている。
【００６０】
トランジスタＭ１２は、エンハンスメント型であり、コンデンサＭ１１のゲートにドレインが接続され、出力端子ＯＵＴにソースが接続され、ゲートがトランジスタＭ１３のソースに接続されている。
【００６１】
寄生バイポーラトランジスタＭＢ１２は、Ｎ型半導体基板をコレクタとしトランジスタＭ１３のソースをエミッタとし、Ｐウェル領域をベースとしている。
【００６２】
抵抗Ｒ１２は、トランジスタのゲートが一端に接続され、他端が制御端子ＩＮと接続されている。
【００６３】
寄生バイポーラトランジスタＭＢ１５は、実施の形態１では動作しないので明記していないが、異常検出時にＯＵＴがＩＮの"Ｌ"レベルより低くなる場合、動作するので追記した。
【００６４】
正常オン時の動作について説明する。トランジスタＭ１１は、防止回路３３によって動作に影響を受ける。トランジスタＭ１１のゲートの電位Ｖ１３について説明する。トランジスタＭ１１のゲートの電位Ｖ１３は、トランジスタＭ１２およびトランジスタＭ１２の寄生バイポーラトランジスタＭＢ１２の動作によって決まる。Ｖｆを出力端子ＯＵＴに発生する負電圧とし、Ｖ１３をトランジスタＭ１１のゲートの電圧とする。トランジスタＭ１２および寄生バイポーラトランジスタＭＢ１２のいずれか、もしくは一方が動作していると、出力端子ＯＵＴの電位ＯＵＴ−Ｖｆ≦Ｖ１３≦ＯＵＴとなる。また、トランジスタＭ１２、寄生バイポーラトランジスタＭＢ１２いずれもオフしているとＶ１３＝ＩＮ＝"Ｌ"レベルにプルダウンされる。正常オンの際、いずれにしてもトランジスタＭ１１はオフしている。よって、制御回路３２は、実施の形態１と同じ動作になる。
【００６５】
次に、正常オフの際の動作について説明する。入力端子ＩＮの電位ＩＮ＞出力端子ＯＵＴの電位ＯＵＴであるため、寄生バイポーラトランジスタＭＢ１２は動作しない。トランジスタＭ１１のゲートの電位Ｖ１３＝ＶＣＣであり、トランジスタＭ１２のゲート電位Ｖ１２＝ＯＵＴの状態で安定する。よって、正常オン時と同様、実施例１と同じ動作になる。
【００６６】
次に、異常検出した際の急速遮断動作について説明する。実施の形態１の場合、出力端子ＯＵＴに負電圧が発生し、入力端子ＩＮの"Ｌ"レベル＞ＯＵＴになると、トランジスタＭ１１がオンするという問題があった。実施の形態２では、遮断動作後からＯＵＴ＋Ｖｆ＞ＩＮの間は寄生バイポーラトランジスタＭＢ１２がオンするため、トランジスタＭ１１の電位Ｖ１３＝ＯＵＴ−Ｖｆとなり、トランジスタＭ１１はオフする。さらに出力端子ＯＵＴの電位が低下し、入力端子ＩＮ＞ＯＵＴ＋ＶｆとなるとトランジスタＭ１３が確実にオンするため、トランジスタＭ１２のゲートの電位Ｖ１２＝ＶＣＣとなり、やはりトランジスタＭ１２がオンしてトランジスタＭ１１のゲートの電位Ｖ１３は出力端子ＯＵＴにショートされる。結果として、入力端子ＩＮの"Ｌ"レベル＞出力端子ＯＵＴの電位ＯＵＴとなっても、トランジスタＭ１１のゲートの電位Ｖ１３＝出力端子ＯＵＴの電位ＯＵＴであるため、トランジスタＭ１１はオンしない。このため、実施の形態１とは異なり、トランジスタＭ１１が急速放電動作中にオンすることはなく、急速放電動作は停止しない。
【００６７】
本実施の形態では、異常検出時に出力トランジスタＭ１８が急速放電動作し、出力端子ＯＵＴに負電圧が発生しても急速放電動作が停止しないようにすることができる。
【００６８】
実施の形態３
本発明が適用されるシステムでは、大きなインダクタンス成分を持つ負荷を駆動する場合があり、通常オフ時にもＯＵＴに負電圧が発生する。その影響で、実施の形態２ではＩＳ端子に負電圧が発生するという問題がある。ＩＳ端子は通常マイコンでモニタするため、ＩＳ端子が負電圧になるとマイコンが破壊する恐れがある。
【００６９】
ここで、放電端子ＩＳに負電圧が発生する場合について説明する。出力端子ＯＵＴが負電圧になると、半導体装置９が組み込まれているシステムのＧＮＤより出力端子ＯＵＴの電位の方が低いため、トランジスタＭ１５の寄生バイポーラトランジスタＭＢ１５のベースに放電端子ＩＳより電流が供給され、抵抗Ｒ１３およびトランジスタＭ１１を介して、出力端子ＯＵＴに電流が放電される。この場合、放電端子ＩＳの電位は、ＧＮＤ＜ＩＳ＜ＯＵＴとなる。そのため、放電端子ＩＳも負電圧になる。なお、異常検出オフ時は実施例２で説明したようにトランジスタＭ１１がオフしているため、この問題は発生しない。実施の形態３で、インダクタンス負荷での正常オフ時は、ＩＮ＝"Ｈ"であるためトランジスタＭ１１がオンしている。
【００７０】
実施の形態３では、大きなインダクタンス成分を持つ負荷を駆動する際に、通常オフ時に出力端子ＯＵＴに負電圧が発生することを防止する。図１１は本実施の形態３にかかる半導体装置９の回路図を示す。本実施の形態にかかる半導体装置は、実施の形態２の回路に加えて、追加回路３４として、トランジスタＭ１５ソースと放電端子ＩＳとの間に接続された第８のトランジスタとしてのトランジスタＭ１６をさらに有する。
【００７１】
図１１は寄生素子を考慮した図である。本実施の形態では、放電端子ＩＳに負電圧が発生しないよう、トランジスタＭ１６をトランジスタＭ１５と放電端子ＩＳの間に追加した。なお、通常オフ時、通常オン時、異常検出、オフ時の動作は実施の形態２と同様である。
【００７２】
インダクタンス負荷の正常オフ時について説明する。放電端子ＩＳに負電圧が発生するのを防止するには、放電端子ＩＳから出力端子ＯＵＴに抜ける逆流電流（寄生バイポーラトランジスタＭＢ１５のベース電流）が流れないようにすればよい。よって、ゲート・ドレインをショートしたＰ型エンハンスメント型のトランジスタＭ１６を放電端子ＩＳとバイポーラトランジスタＭＢ１５のベースの間に直列に配置する。出力端子ＯＵＴの電位が負電圧になると、放電端子ＩＳの電位は出力端子ＯＵＴの電位より電圧が高いため、トランジスタＭ１６はカットオフし、バイポーラトランジスタＭＢ１５へのベース電流の経路が遮断され、放電端子ＩＳは負電圧にならない。トランジスタＭ１６を追加することで、大きなインダクタンス成分を持つ負荷を駆動する際に、通常オフ時に出力端子ＯＵＴに負電圧が発生するという問題が解決される。
【００７３】
ここで、トランジスタＭ１６の追加に伴い、バッテリー逆接続時の保護機能が損なわれる可能性がある。バッテリー逆接続について説明する。通常、ハイサイド出力回路１にトランジスタを使用したシステムでバッテリーが逆に接続されると、トランジスタのボディダイオードを介して出力端子ＯＵＴから電源端子ＶＣＣに電流が流れる。ボディダイオードで負電圧Ｖｆ分の電圧降下が発生するため、発熱が大きくなるという問題がある。そこで、バッテリーが逆に接続されたときに、出力トランジスタＭ１８のゲートを昇圧してチャネルに電流を流すことで、発熱を抑制する方法が知られている。この機能を、バッテリー逆接続時の保護機能と呼ぶ。
【００７４】
バッテリーが逆に接続された場合の入力端子ＩＮ、放電端子ＩＳについて考える。本実施の形態で追加したトランジスタＭ１６により、入力端子ＩＮはトランジスタなどを介してセットのＧＮＤに、放電端子ＩＳは抵抗を介してセットのＧＮＤにつながっている。このため、バッテリーが逆に接続された場合は、ほぼ最高電位の状態になる。放電端子ＩＳ端子は高い電位状態であるため、Ｐ型トランジスタであるトランジスタＭ１６はカットオフする。ここでトランジスタＭ１４のバックゲートの電位Ｖ１５について説明する。
【００７５】
トランジスタＭ１６がカットオフし、不定になると、周辺にレイアウトされた素子の影響で電位Ｖ１５が高くなる可能性がある。電位Ｖ１５の値が高くなると、寄生バイポーラトランジスタＭＢ１５のベース、エミッタ間のＰＮ接合を介して、トランジスタＭ１１のゲート電位Ｖ１１の値も高くなる可能性があり、トランジスタＭ１０がオンする恐れがある。トランジスタＭ１０がオンすると出力トランジスタＭ１８のゲートの電位が下がるため、出力トランジスタＭ１８に電流が流れなくなり、発熱を抑制する機能が損なわれる。よって、バッテリー逆接続時の保護機能が損なわれる可能性がある。
【００７６】
しかしながら、本実施の形態では、抵抗Ｒ１３の値がトランジスタＭ１１の動作抵抗の値より十分高ければ、バッテリーが逆に接続された場合に、トランジスタＭ１４のバックゲートＶ１５の電位が不定にならず、保護機能を維持することができる。ここで、トランジスタＭ１４のバックゲートの電位Ｖ１５の電位を決めるもう一つ経路は抵抗Ｒ１３、トランジスタＭ１１である。入力端子ＩＮが高い電位にあるためトランジスタＭ１１のゲート電位Ｖ１３の電位も高く、トランジスタＭ１１は低抵抗状態で動作する。抵抗Ｒ１３がトランジスタＭ１１の動作抵抗より十分高ければ、トランジスタＭ１０のゲート電位Ｖ１１はほぼ出力端子ＯＵＴと同じになりトランジスタＭ１０はオンしない。
【００７７】
トランジスタＭ１１の動作抵抗を抵抗Ｒ１３より十分低くすることで、バッテリーが逆に接続された場合にもトランジスタＭ１０がオンすることはなく、出力トランジスタＭ１８のゲートの電位を昇圧する機能が損なわれない。
【００７８】
本実施の形態にかかる半導体装置を用いることで、ＧＮＤ端子がないハイサイド出力トランジスタにおいても、ＧＮＤ端子の代わりになる端子を利用し、異常検出直後から急速放電動作が可能であり、異常時のターンオフ動作で発生する損失を低減することができる。
【００７９】
本実施の形態に係る半導体装置は、通常動作のオンオフと異常検出した際の急速放電動作とを区別することができる。また、防止回路３３もしくは３４をさらに加えることで、出力端子および放電端子に負電圧が発生しても急速放電が停止しないようにすることができる。
【００８０】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００８１】
１  ハイサイド出力回路
２  内部電源
３  制御部
４  昇圧回路
５  保護回路
６  電流センサ
７  電圧センサ
８  温度センサ
９  半導体装置
Ｍ１０〜Ｍ１８  トランジスタ
Ｍ２１６〜Ｍ２１７  トランジスタ
Ｄ２１  ツェナーダイオード
ＩＮ＿Ｂ  入力反転信号
Ｒ１１〜Ｒ１３  抵抗
Ｃ１１  コンデンサ
３１  放電回路
３２  制御回路
３３、３４  防止回路
ＭＢ１１、ＭＢ１２、ＭＢ１５、ＭＢ１７  寄生バイポーラトランジスタ
ＶＣＣ  電源端子
ＯＵＴ  出力端子
ＩＮ  入力端子
ＩＳ  放電端子
ＩＬ  電流
３０  ハイサイド出力ＩＣ
１００  出力トランジスタ
２００  出力回路
Ｑ１〜Ｑ３  トランジスタ
Ｒ１、Ｒ２  抵抗
１０１  ブートストラップ回路
１０２  ブートストラップ回路
Ｍ２２０〜Ｍ２２５  トランジスタ
【図１】
0005383426.tif 000002
【図２】
0005383426.tif 000003
【図３】
0005383426.tif 000004
【図４】
0005383426.tif 000005
【図５】
0005383426.tif 000006
【図６】
0005383426.tif 000007
【図７】
0005383426.tif 000008
【図８】
0005383426.tif 000009
【図９】
0005383426.tif 000010
【図１０】
0005383426.tif 000011
【図１１】
0005383426.tif 000012
【図１２】
0005383426.tif 000013
【図１３】
0005383426.tif 000014
【図１４】
0005383426.tif 000015
【図１５】
0005383426.tif 000016