(57)【特許請求の範囲】
【請求項１】
光電変換を行うフォトダイオードと、該フォトダイオードのポテンシャル電位の変動を増幅する増幅器を構成する信号増幅用ＭＯＳトランジスタと、該信号増幅用ＭＯＳトランジスタにて増幅された前記ポテンシャル電位の変動を選択的に出力する画素選択用ＭＯＳトランジスタと、上記フォトダイオードのポテンシャル電位を所定の初期電位にリセットするリセット用ＭＯＳトランジスタとを有する画素がマトリクス状に配列され、各行における上記各画素の上記選択用ＭＯＳトランジスタのゲート端子は、それぞれ、共通接続されて、それぞれ、所定の信号読み出しパルスが印加され、各行における上記各画素の上記リセット用ＭＯＳトランジスタのゲート端子は、それぞれ、共通接続されて、それぞれ、所定のリセットパルスが印加され、各列における上記各画素の上記選択用ＭＯＳトランジスタの一方の端子は、それぞれ、共通接続されて、信号線を構成する増幅型固体撮像装置であって、
画素信号読み出し時に於ける上記リセット用ＭＯＳトランジスタのゲート端子へのリセットパルスの印加期間とは異なる期間に、上記リセット用ＭＯＳトランジスタのゲート端子へシャッター動作用リセットパルスを印加してシャッター動作を行わせる構成であり、
上記信号線の電位が所定の固定電位に設定された状態で、上記画素信号読み出し時に於けるリセット信号読み出し期間直後の期間に於いて、上記リセット用ＭＯＳトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴とする増幅型固体撮像装置。
【請求項２】
上記信号線に上記所定の固定電位を供給する固定電位供給手段を設け、該固定電位供給手段により、上記信号線に上記固定電位を供給している期間に於いて、上記リセット用ＭＯＳトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴とする、請求項１に記載の増幅型固体撮像装置。
【請求項３】
任意の行の画素信号読み出し時に於ける上記リセット用ＭＯＳトランジスタのゲート端子へのリセットパルスの印加期間に於いて、上記固定電位供給手段により、上記信号線に上記固定電位を供給し、該期間に於いて、別の行の画素の上記リセット用ＭＯＳトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴とする、請求項２に記載の増幅型固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、増幅型固体撮像装置に係り、特に、露光時間制御、シャッター動作に関するものである。
【０００２】
【従来の技術】
従来より、フォトダイオードとＭＯＳトランジスタとを組み合わせて画素部を構成した増幅型固体撮像装置が知られている。
【０００３】
図５は、従来の増幅型固体撮像装置の画素部の構成を示す回路構成図である。
【０００４】
図５に於いて、１０１は、入射光量に応じて、そのポテンシャル電位が変動するフォトダイオード、１０２は、フォトダイオード１０１のポテンシャル電位変動に応じて、その出力電位が変動する、増幅アンプとなるソースフォロア回路のドライバＭＯＳトランジスタ（増幅用ＭＯＳトランジスタ）、１０３は、画素を選択し、信号線１０４に信号を出力させる画素選択用ＭＯＳトランジスタ、１０５は、フォトダイオード１０１のポテンシャル電位を所定の初期電位ＶＤＤにリセットするリセット用ＭＯＳトランジスタである。
【０００５】
図６は、図５に示す画素部構成を有する従来の増幅型固体撮像装置の全体構成を示す回路構成図である。
【０００６】
この増幅型固体撮像装置は、各画素１−１・１、１−１・２、…、１−１・ｎ、…、１−ｍ・ｎから成る画素アレイ１と、第１の垂直走査回路９と、第２の垂直走査回路１０と、水平走査回路１１とを含み、画素アレイ１の各画素は、ソース・ゲート選択方式により、順次選択され、その選択された画素から出力される出力信号が読み出される。
【０００７】
図６に於いて、Ｘ方向（行方向）に配置された複数の選択用ＭＯＳトランジスタのゲート端子は、それぞれ、行ライン２−１、２−２、…、２−ｍに接続され、また、Ｘ方向（行方向）に配置された複数のリセット用ＭＯＳトランジスタのゲート端子は、それぞれ、行ライン３−１、３−２、…、３−ｍに接続されている。行ライン２−１、２−２、…、２−ｍ及び行ライン３−１、３−２、…、３−ｍは、それぞれ、第１の垂直走査回路９及び第２の垂直走査回路１０に接続されており、それぞれ、読み出しパルス信号（行選択信号）φＳＥＬ１、φＳＥＬ２、…、φＳＥＬｍ及びリセットパルス信号φＲＳＴ１、φＲＳＴ２、…、φＲＳＴｍが印加される。
【０００８】
一方、Ｙ方向（列方向）に配置された複数の選択用ＭＯＳトランジスタのソース端子は、それぞれ、列ライン（信号線）４−１、４−２、…、４−ｎに接続されている。列ライン４−１、４−２、…、４−ｎは、それぞれ、ＣＤＳ（相関２重サンプリング）回路１２−１，１２−２、…、１２−ｎと列選択用ＭＯＳトランジスタ５−１、５−２、…、５−ｎとを介して、映像信号ライン６に共通接続されている。各ＣＤＳ回路１２−１、１２−２、…、１２−ｎは、それぞれ、クランプ用キャパシタ１３（１３−１、１３−２、…、１３−ｎ）と、クランプ用ＭＯＳトランジスタ１４（１４−１、１４−２、…、１４−ｎ）と、サンプルホールド用ＭＯＳトランジスタ１５（１５−１，１５−２、…、１５−ｎ）とを有している。このＣＤＳ回路の詳細については、後述する。列選択用ＭＯＳトランジスタ５−１、５−２、…、５−ｎのゲート端子は、水平走査回路１１に接続され、それぞれ、列選択信号φＨ１、φＨ２、…、φＨｎが印加される構成となっている。また、各列ライン４−１、４−２、…、４−ｎは、それぞれ、定電流源接続制御用ＭＯＳトランジスタ８−１、８−２、…、８−ｍ、及び定電流負荷ＭＯＳトランジスタ７−１、７−２、…、７−ｍを介して接地されている。各定電流源接続制御用ＭＯＳトランジスタ８−１、８−２、…、８−ｎのゲート端子は共通接続され、オン・オフ制御信号φＶＬＧが印加される構成となっている。また、各定電流負荷ＭＯＳトランジスタ７−１、７−２、…、７−ｎのゲート端子は共通接続されて、所定のＤＣバイアス電圧ＶＬＧが印加される構成となっている。
【０００９】
また、各画素部では、ドライバＭＯＳトランジスタ１０２のドレイン端子は、リセット用ＭＯＳトランジスタ１０４のドレイン端子と共通接続され、これらドレイン端子には、所定の電位ＶＤＤ（リセット電位）が印加されている。
【００１０】
次に、上記ＣＤＳ回路について説明する。
【００１１】
上述の通り、各ＣＤＳ回路１２は、それぞれ、クランプ用キャパシタ１３（１３−１、１３−２、…、１３−ｎ）と、クランプ用ＭＯＳトランジスタ１４（１４−１、１４−２、…、１４−ｎ）と、サンプルホールド用ＭＯＳトランジスタ１５（１５−１，１５−２、…、１５−ｎ）とを有している。
【００１２】
各ＣＤＳ回路内の各列ライン４−１‘、４−２‘、…、４−ｎ‘は、それぞれ、クランプ用キャパシタ１３−１、１３−２、…、１３−ｎにより、各列ライン４−１、４−２、…、４−ｎとＡＣ結合されており、また、クランプ用ＭＯＳトランジスタ１４−１、１４−２、…、１４−ｎを介して所定のクランプ電位ＶＣＰに接続されている。各クランプ用ＭＯＳトランジスタのゲート端子は共通にクランプパルス信号入力ライン１６に接続され、該信号ライン１６を介して、クランプパルスφＣＬが共通に印加される構成となっている。これにより、クランプパルスφＣＬの印加時に、各列ライン４−１‘、４−２‘、…、４−ｎ‘は、それぞれ、所定のクランプ電位ＶＣＰにクランプされる。また、各サンプルホールド用ＭＯＳトランジスタ１５−１、１５−２、…、１５−ｎのゲート端子は共通にサンプルホールドパルス信号入力ライン１７に接続され、該信号ライン１７を介して、サンプルホールドパルスφＳＨが印加される構成となっている。これにより、サンプルホールドパルスφＳＨの印加時に、各列ライン４−１‘、４−２‘、…、４−ｎ‘の信号電位が、それぞれ、列選択用ＭＯＳトランジスタ５−１、５−２、…、５−ｎの入力側端子に伝達される。
【００１３】
図７は、図６に示す増幅型固体撮像装置の動作説明に供する信号波形図である。
【００１４】
ある一つの行ライン（第ｉ行）の走査期間（水平ブランキング期間）τＨの間に各画素部の選択用ＭＯＳトランジスタが２回オンし、該走査期間τＨ内の期間τＲＳＴの期間（選択用ＭＯＳトランジスタがオフしている期間）にリセット用ＭＯＳトランジスタがオンするように設定されている。
【００１５】
以下、動作について詳細に説明する。
【００１６】
第１の垂直走査回路９より出力される読み出しパルス信号（行選択信号）のうち、第ｉ行の各画素１−ｉ・１、１−ｉ・２、…、１−ｉ・ｎの選択用ＭＯＳトランジスタに印加されるφＳＥＬ（ｉ）のみがハイレベルで、他のφＳＥＬがすべてローレベルになるとともに、定電流源接続制御用ＭＯＳトランジスタ８の制御信号φＶＬＧがハイレベルになることで、各列ライン４−１，４−２、…、４−ｎには、第ｉ行の各画素の出力信号のみが出力される。Ｖｓ（ｉ，ｊ）は、水平方向第ｊ列の列ライン４−ｊの信号電位を示しているものである。一方、このとき、ＣＤＳ回路１２のクランプパルスφＣＬがハイレベルとなることにより、各ＣＤＳ回路内の各クランプ用キャパシタ１３−１、１３−２、…、１３−ｎは、各画素よりの出力信号電位に応じて充電され、その列ライン４側の電位は、それぞれ、各画素よりの出力信号電位に、一方、その列ライン４‘側の電位は、全てクランプ電位ＶＣＰにクランプされる。
【００１７】
次に、第１の垂直走査回路９よりの行選択信号が全てローレベルに、また、制御信号φＶＬＧもローレベルになると共に、第２の垂直走査回路１０より出力されるリセットパルス信号のうち、第ｉ行の各画素１−ｉ・１、１−ｉ・２、…、１−ｉ・ｎのリセット用ＭＯＳトランジスタに印加されるφＲＳＴ（ｉ）のみがハイレベルで、他のφＲＳＴがすべてローレベルになることで、第ｉ行の各画素のフォトダイオードのポテンシャル電位が所定のリセット電位ＶＤＤにリセットされる。
【００１８】
次に、第２の垂直走査回路１０よりのリセットパルス信号が全てローレベルになり、再び、第１の垂直走査回路９より出力される行選択信号のうち、第ｉ行の各画素１−ｉ・１、１−ｉ・２、…、１−ｉ・ｎの選択用ＭＯＳトランジスタに印加されるφＳＥＬ（ｉ）のみがハイレベルで、他のφＳＥＬがすべてローレベルになるとともに、定電流源接続制御用ＭＯＳトランジスタ８の制御信号φＶＬＧがハイレベルになることで、各列ライン４−１，４−２、…、４−ｎには、第ｉ行の各画素のリセット出力信号が出力される。一方、このとき、ＣＤＳ回路１２のサンプルホールドパルスφＳＨがハイレベルになることにより、各ＣＤＳ回路内の各列ライン４−１‘、４−２‘、…、４−ｎ‘に生じたクランプ電位ＶＣＰからの電位変動、すなわち、各画素よりの出力信号電位ΔＶｓが、各列選択用ＭＯＳトランジスタ５−１、５−２、…、５−ｎの入力側端子に伝達される。
【００１９】
その後、水平走査回路１１より順次出力される列選択信号φＨ１、φＨ２、…、φＨｎに従って、列選択用ＭＯＳトランジスタ５−１、５−２、…、５−ｎが順次オンすることにより、各列ラインの出力信号が、順次、映像信号ライン６に出力される。
【００２０】
この際、図５に示した増幅型固体撮像装置の説明では、特に言及しなかったが、増幅アンプとなるソースフォロア回路のドライバＭＯＳトランジスタ１０２、画素選択用ＭＯＳトランジスタ１０３、リセット用ＭＯＳトランジスタ１０５が、全て、エンハンスメント型トランジスタの場合、トランジスタのしきい値電圧Ｖｔｈが、Ｖｔｈ＝０．７Ｖ、電源電圧ＶＤＤが、ＶＤＤ＝３．３Ｖ、リセット用ＭＯＳトランジスタのゲート印加電圧Ｖｇｓが、Ｖｇｓ＝３．３Ｖとしたとき、リセット用ＭＯＳトランジスタ１０５のチャネルポテンシャルは、２．１Ｖ程度より上げることは不可能となる。
【００２１】
また、ソースフォロア回路を構成するドライバＭＯＳトランジスタ１０２、選択用ＭＯＳトランジスタ１０３と、図６に示す定電流負荷ＭＯＳトランジスタ７と定電流源接続制御用ＭＯＳトランジスタ８において、電源電圧ＶＤＤが、ＶＤＤ＝３．３Ｖ、選択用ＭＯＳトランジスタ１０３のゲート印加電圧Ｖｓｗが、Ｖｓｗ＝３．３Ｖ、定電流源接続制御用ＭＯＳトランジスタ８のゲート印加電圧φＶＬＧが、φＶＬＧ＝３．３Ｖ、定電流負荷ＭＯＳトランジスタ７のゲート印加電圧ＶＬＧが、ＶＬＧ＝１．０Ｖとし、ＭＯＳトランジスタのしきい値電圧Ｖｔｈを、Ｖｔｈ＝０．７Ｖとすると、正味の出力信号振幅ΔＶｓは、ΔＶｓ＝１，１Ｖ程度となる。
【００２２】
このΔＶｓの絶対振幅値を大きくとるため、図５に示すように、ドライバＭＯＳトランジスタ１０２のＶｔｈ＝−１，０Ｖと、デイプリージョン型ＮＭＯＳトランジスタとし、更に、選択用ＭＯＳトランジスタ１０３も同様のデイプリージョン型ＮＭＯＳトランジスタとする。また、リセット用ＭＯＳトランジスタ１０５も、同様のデプリージョン型ＮＭＯＳトランジスタとする。
【００２３】
そのように構成することで、デプリージョン型ＮＭＯＳトランジスタのしきい値電圧Ｖｔｈが、Ｖｔｈ＝−１．０Ｖ、電源電圧ＶＤＤが、ＶＤＤ＝３．３Ｖ、リセット用ＭＯＳトランジスタ１０５のゲート印加電圧Ｖｇｓが、Ｖｇｓ＝３．３Ｖとしたとき、リセット用ＭＯＳトランジスタ１０５のチャネルポテンシャルは、３．４５Ｖ程度となり、フォトダイオード１０１のリセット電位を、電源電位ＶＤＤと同程度のレベルまで上げることが可能となる。また、ソースフォロア回路の入出力特性から、最大信号振幅ΔＶｓ＝２．５Ｖ程度を確保することが可能となる。
【００２４】
しかしながら、選択用ＭＯＳトランジスタ１０３のゲート印加電圧Ｖｇｓが、Ｖｇｓ＝０Ｖのとき、そのチャネルポテンシャルは、０．８Ｖ程度であるため、定電流負荷ＭＯＳトランジスタ７のゲート印加電圧ＶＬＧをＤＣ（ＶＬＧ＝１．１Ｖ）駆動させると、電流をオフすることが不可能となるため、消費電力の増大となる。
【００２５】
そのため、図６に示すように、定電流負荷ＭＯＳトランジスタと選択用ＭＯＳトランジスタとの間に、別途、定電流源接続制御用ＭＯＳトランジスタ（エンハンスメント型ＮＭＯＳトランジスタ）を備える構成とし、該ＭＯＳトランジスタを、選択用ＭＯＳトランジスタがオンすると同時にオンするタイミングで駆動させることにより、消費電力の増大を抑制する構成としている。
【００２６】
次に、ＣＤＳ回路１２により、前記正味の出力信号電位ΔＶｓを得るわけであるが、まず、各画素より読み出された画素信号電位Ｖｓ（ｉ，ｊ）に関係無く、クランプパルスφＣＬで、クランプ用ＭＯＳトランジスタ１４を駆動して、クランプ電位ＶＣＰを、各クランプ用キャパシタ１３でクランプする。その後、サンプルホールドパルスφＳＨで、サンプルホールド用ＭＯＳトランジスタ１５を駆動して、正味信号電位に対応した電位（クランプ電位ＶＣＰ＋リセット電位出力により電位上昇した正味の信号電位ΔＶｓ）をサンプルホールドする。このように、クランプパルスφＣＬで、クランプ電位をクランプし、サンプルホールドパルスφＳＨで、リセット後の出力信号電位（ＶＣＰ＋ΔＶｓ）をサンプルホールドすることにより、正味の出力信号電位ΔＶｓに対応した信号電位ＶＳＩＧ（ｉ）を１水平走査期間ごとに順次得ることができる。この信号電位ＶＳＩＧ（ｉ）を、水平走査回路１１より、読み出し期間（水平ブランキング期間以外の期間）に於いて、列選択用ＭＯＳトランジスタ５に順次列選択信号を印加することにより、映像信号ライン６に、順次、連続的に出力させることができる。
【００２７】
図８は、図６に示す増幅型固体撮像装置の電子シャッター動作を説明するための信号波形図である。この図は、露光期間を任意の露光期間τＳＨに制御するシャッター動作の手法を示しているものである。
【００２８】
明るさに応じて、露光期間τＳＨを設定（最大で１フレーム期間）することにより、明るさに応じた最適な画像を得ることができる。例えば、非常に明るい場合に於いては、シャッター速度を速くする（露光期間を短くする）ことによって、過度の露光を防止すると共に、ハレーションなども無くすことができる。
【００２９】
図８に示すように、通常の場合の信号蓄積期間となる１フレーム期間において、読み出しパルス信号φＳＥＬ（ｉ）及びリセットパルス信号φＲＳＴ（ｉ）の信号を通常時と同様に印加し、読み出し期間とリセット期間を設けると共に、１フレーム期間後に、再び、読み出し用リセット期間が訪れるまでの間に、読み出し用リセット期間とは別のリセット期間（シャッター用リセットパルス印加期間）を設けることにより、１フレーム期間よりも短い露光期間τＳＨを設定することができる。すなわち、露光期間τＳＨを短縮するシャッター動作を実現することができる。
【００３０】
今後、説明上、シャッター動作時に、φＲＳＴ（ｉ）がハイレベルとなる期間を、シャッターリセットパルスと称し、説明する。また、通常フレーム期間の読み出し動作の際に、φＲＳＴ（ｉ）がハイレベルとなる期間を、読み出し用リセットパルスと称し、説明する。
【００３１】
【発明が解決しようとする課題】
図８に於いて、増幅型固体撮像装置のシャッター動作について説明を行ったが、図９に於いて、全画素について、１フレーム期間中の動作について説明する。
【００３２】
横軸に、時間、縦軸に垂直方向の行ラインＶ（１）、Ｖ（２）、…、Ｖ（ｍ）を示す。なお、同図において、ＶＢＬＫは、垂直ブランキング期間である。
【００３３】
通常動作時、時間Ｔ（ｉ）にｉ番目の行ラインＶ（ｉ）が選択されて、読み出しパルスφＳＥＬ（ｉ）が印加され、更に、通常読み出し用リセットパルスφＲＳＴ（ｉ）が印加される。そして、１フレーム期間後（通常露光期間後）に、再び、時間（Ｔ（ｉ）＋１フレーム期間）に、ｉ番目の行ラインＶ（ｉ）が選択される。
【００３４】
次に、前述のシャッター動作であるが、全画素の露光期間が同一となるように、図９に示すように、シャッター用リセットパルスが、順次、Ｖ（１）、Ｖ（２）、…、Ｖ（ｉ）、…、Ｖ（ｍ）の行ラインの画素に印加される。
【００３５】
その際、シャッター用リセットパルスが、他の画素の読み出しを行っている期間に印加されたとき（図９のＡ、Ｃ）、読み出し動作を行っている画素が高輝度被写体を撮像している場合と、低輝度被写体を撮像している場合では、信号線４−ｊの電位が異なっており、特に、前述のデイプリージョン型トランジスタにより、信号出力振幅を増大させる回路構成においては、シャッター用リセットパルスおよび読み出し用リセットパルスが印加されるときには、信号線４−ｊはフローテイング状態になっており、また、各画素のフォトダイオードもリセットパルスが印加される前後ではフローテイング状態となっている。
【００３６】
この信号線４−ｊとフォトダイオードとは容量結合を形成しており、フォトダイオード容量は、約５ｆＦ、信号線容量は、約１ｐＦと、容量比も大きく異なることから、信号線４−ｊの電位により、わずかの容量結合により、フォトダイオードのリセット後の基準電位を変動させる結果となる。
【００３７】
そのため、読み出し動作を行っている画素が高輝度被写体を撮像しており、その際に、別の画素がシャッターリセット動作を行っている場合には、高輝度被写体の撮像画素よりの画素信号が出力された信号線の電位がリセット電位に比べて、大きく異なっており（信号線電位が、約０．８Ｖまで低下）、その結果、別のシャッターリセット動作を同時に行っている画素の基準電位を、本来、ＶＤＤ（３．３Ｖ）にリセットすべき所が、容量結合のため、ＶＤＤ＋ΔＶ（１０ｍＶ程度）となり、わずかな基準リセット電位変動を生じる。
【００３８】
その後、上述のシャッター動作をさせた画素を読み出す際には、基準電位（ＶＤＤ＋ΔＶ）からΔＶｓ分、撮像により電位降下した信号成分が読み出され、次に、基準電位に読み出しリセットを行う時には、高輝度被写体の影響を受けないため、フォトダイオードはＶＤＤにリセットされる。そのため、差分ΔＶｓ分は、ＶＤＤ−（ＶＤＤ＋ΔＶ−ΔＶｓ）＝ΔＶｓ−ΔＶとなり、ΔＶだけ信号レベルが沈み込んだ結果となり、画面上では、高輝度被写体のゴーストのように、シャッタースピードに応じた位置にノイズが出現することになる問題を生じていた。
【００３９】
本発明は、かかる現象に鑑みてなされたものであり、シャッター動作によるゴーストノイズが無く均一な画像を得ることができる増幅型固体撮像装置を提供することを目的とするものである。
【００４０】
【課題を解決するための手段】
上記目的を達成するため、本発明の増幅型固体撮像装置は、信号線の電位が所定の固定電位に設定されている状態で、シャッターリセット動作を行う構成としたことを特徴とするものである。
【００４１】
また、本発明の増幅型固体撮像装置は、或る行ラインの画素群について、水平ブランキング期間で選択、信号読み出しを行う期間とは異なる期間で、且つ、当該行ラインの信号読み出し時のリセット信号読み出し動作の直後の期間に、別の行ラインのシャッターリセット動作を行うことを特徴とするものである。
【００４２】
また、本発明の増幅型固体撮像装置は、シャッターリセット動作中、信号線電位をフローティング状態としないために、信号線に所定の固定電位を供給する手段を設ける構成としたことを特徴とするものである。
【００４３】
更に、本発明の増幅型固体撮像装置は、画素信号読み出し動作後の、読み出し用リセット期間に於いて、信号線に所定の固定電位を供給した状態で、シャッターリセット動作を行う構成としたことを特徴とするものである。
【００４４】
すなわち、本発明の増幅型固体撮像装置は、光電変換を行うフォトダイオードと、該フォトダイオードのポテンシャル電位の変動を増幅する増幅器を構成する信号増幅用ＭＯＳトランジスタと、該信号増幅用ＭＯＳトランジスタにて増幅された前記ポテンシャル電位の変動を選択的に出力する画素選択用ＭＯＳトランジスタと、上記フォトダイオードのポテンシャル電位を所定の初期電位にリセットするリセット用ＭＯＳトランジスタとを有する画素がマトリクス状に配列され、各行における上記各画素の上記選択用ＭＯＳトランジスタのゲート端子は、それぞれ、共通接続されて、それぞれ、所定の信号読み出しパルスが印加され、各行における上記各画素の上記リセット用ＭＯＳトランジスタのゲート端子は、それぞれ、共通接続されて、それぞれ、所定のリセットパルスが印加され、各列における上記各画素の上記選択用ＭＯＳトランジスタの一方の端子は、それぞれ、共通接続されて、信号線を構成する増幅型固体撮像装置であって、画素信号読み出し時に於ける上記リセット用ＭＯＳトランジスタのゲート端子へのリセットパルスの印加期間とは異なる期間に、上記リセット用ＭＯＳトランジスタのゲート端子へシャッター動作用リセットパルスを印加してシャッター動作を行わせる構成であり、上記信号線の電位が所定の固定電位に設定された状態で、上記画素信号読み出し時に於けるリセット信号読み出し期間直後の期間に於いて、上記リセット用ＭＯＳトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴とするものである。
【００４６】
また、上記信号線に上記所定の固定電位を供給する固定電位供給手段を設け、該固定電位供給手段により、上記信号線に上記固定電位を供給している期間に於いて、上記リセット用ＭＯＳトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴としてもよい。
【００４７】
さらに、任意の行の画素信号読み出し時に於ける上記リセット用ＭＯＳトランジスタのゲート端子へのリセットパルスの印加期間に於いて、上記固定電位供給手段により、上記信号線に上記固定電位を供給し、該期間に於いて、別の行の画素の上記リセット用ＭＯＳトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴としてもよい。
【００４８】
かかる本発明の増幅型固体撮像装置によれば、或る行ラインの画素群について、水平ブランキング期間で選択、信号読み出しを行う期間とは異なる期間で、且つ、読み出し時に印加されるリセットパルスが印加され、選択用トランジスタがオンして、信号線にリセット基準電位が読み出された直後の期間において、別の行ラインの画素群にシャッターリセットパルスを印加して、当該別の行ラインのシャッターリセット動作を行うことにより、シャッターリセット動作時において、信号線電位は被写体の輝度レベルとは無関係にリセット電位になるため、フォトダイオードと信号線とが容量結合していても、信号線電位が全画素間でほぼ同一となり、フォトダイオードのリセット電位を変動させる程度は、全画素間でほぼ同一となるため、前述のゴースト性ノイズは発生しないものである。
【００４９】
また、本発明の増幅型固体撮像装置によれば、或る行ラインの画素群について、水平ブランキング期間で選択、信号読み出しを行う、画素信号読み出し動作後の、読み出し用リセット期間に於いて、信号線に所定の固定電位を供給した状態で、シャッターリセット動作を行うことにより、シャッターリセット動作時において、信号線電位は被写体の輝度レベルとは無関係に上記所定の固定電位になるため、フォトダイオードと信号線とが容量結合していても、信号線電位が全画素間でほぼ同一となり、フォトダイオードのリセット電位を変動させる程度は、全画素間でほぼ同一となるため、前述のゴースト性ノイズは発生しないものである。
【００５０】
【発明の実施の形態】
以下、本発明の実施の形態に基づいて、本発明を詳細に説明する。
【００５１】
図１は、本発明の第１の実施形態の増幅型固体撮像装置の回路構成図である。また、図２は、同実施形態の動作説明に供する駆動信号波形図である。
【００５２】
図１に示す通り、本実施形態の増幅型固体撮像装置は、回路構成的には、従来の増幅型固体撮像装置（図６）と同一であるので、回路構成についての説明は省略する。すなわち、本実施形態は、その駆動方法のみに、その特徴があるものである。
【００５３】
以下、図２の信号波形図を参照して、本実施形態に於ける特徴的駆動方法について説明する。
【００５４】
或る一つの行ラインの画素の信号読み出しに際して、水平ブランキング期間τＨの間に読み出しパルスφＳＥＬ（ｉ）をハイレベルとし、前述のＣＤＳ回路により正味の信号成分を得るために、水平ブランキング期間τＨ内のリセット期間τＲＳＴに、読み出し用リセットパルスφＲＳＴ（ｉ）をハイレベルとし、そのτＲＳＴの期間により、フォトダイオードはリセット電位ＶＤＤにリセットされる。その後、再び読み出しパルスφＳＥＬ（ｉ）がハイレベルとなり、信号線はフォトダイオードの初期電位に応じた信号線電位Ｖｒｓｔなる。
【００５５】
次に、シャッターリセット動作であるが、上記読み出し期間内のτＲＳＴの期間で、フォトダイオード電位を初期電位ＶＤＤにリセットし、更に、１フレーム期間内に、読み出し動作時とは別の期間に、φＲＳＴ（ｉ）をハイレベルとすることで、露光期間を、通常露光期間よりも短い露光期間τＳＨに制御することができる。
【００５６】
この際、本実施形態に於いては、φＲＳＴ（ｉ）のシャッター用リセットパルス印加を、別の行ラインのリセット信号読み出し期間の直後に行うことにより、各信号線電位は、ほぼ、フォトダイオードがリセット電位ＶＤＤにリセットされた電位に応じた値（Ｖｒｓｔ）となっているため、そのタイミングでシャッターリセットを行うことにより、フォトダイオードと信号線とが容量結合していても、フォトダイオードのシャッターリセット電位が、各画素間で変動することは無いものである。
【００５７】
このため、従来技術で問題となっていた、画面中一部の高輝度被写体を撮像している際に、シャッターリセットを行うことで発生していた、シャッターリセットの基準電位の変動が、高輝度被写体の撮像とは無関係に、全く生じないため、ゴースト性ノイズは発生しないものである。
【００５８】
以上で、本発明の第１の実施形態についての説明を終わる。
【００５９】
以上に説明した、本発明の第１の実施形態は、回路構成的には、従来の増幅型固体撮像装置と同一であり、何ら、付加回路を必要としない利点を有するが、シャッター用リセットパルスの印加期間が、リセット信号読み出し動作直後の期間に限定される。この点を改良し、若干の付加回路を必要とするが、通常の読み出し用リセット期間、或いは、その他の期間（画素信号読み出し期間およびリセット信号読み出し期間以外の期間）に於いても、シャッターリセット動作を可能とした、本発明の第２の実施形態について、以下に説明する。
【００６０】
図３は、本発明の第２の実施形態の増幅型固体撮像装置の回路構成図である。また、図４は、同実施形態の動作説明に供する駆動信号波形図である。
【００６１】
図３に示すように、図６に示す従来の増幅型固体撮像装置との回路構成上の相違点は、各信号線（列ライン）４−１、４−２、…、４−ｎに、それぞれ、所定の固定電位ＶＳＬを供給する信号線リセット用ＭＯＳトランジスタＲ−１、Ｒ−２、…、Ｒ−ｎを接続する構成としている点である。すなわち、信号線リセット用ＭＯＳトランジスタＲ−１、Ｒ−２、…、Ｒ−ｎの一方の端子は、それぞれ、信号線（列ライン）４−１、４−２、…、４−ｎに接続され、他方の端子には、固定電位ＶＳＬが共通に与えれている。また、信号線リセット用ＭＯＳトランジスタＲ−１、Ｒ−２、…、Ｒ−ｎのゲート端子は共通接続されて、オン／オフ制御信号φＳＬが印加される構成となっている。本実施形態に於いては、上記固定電位ＶＳＬの値は、各画素のリセット信号読み出し時に信号線４に現れる電位Ｖｒｓｔと同一ないし略同一の値に設定されている。
【００６２】
以下、図４の信号波形図を参照して、本実施形態に於ける駆動方法について説明する。
【００６３】
或る一つの行ラインの画素の信号読み出しに際して、水平ブランキング期間τＨの間に読み出しパルスφＳＥＬ（ｉ）をハイレベルとし、前述のＣＤＳ回路により正味の信号成分を得るために、水平ブランキング期間τＨ内のリセット期間τＲＳＴに、読み出し用リセットパルスφＲＳＴ（ｉ）をハイレベルとし、そのτＲＳＴの期間により、フォトダイオードはリセット電位ＶＤＤにリセットされる。その後、再び読み出しパルスφＳＥＬ（ｉ）がハイレベルとなり、信号線はフォトダイオードの初期電位に応じた信号線電位Ｖｒｓｔなる。
【００６４】
図４に示すように、水平ブランキング期間τＨ内のリセット期間τＲＳＴに、読み出しパルスφＳＥＬ（ｉ）、及び定電流源接続制御用ＭＯＳトランジスタの制御信号φＶＬＧがローレベルになることにより、選択されている行ラインの各画素のソースフォロア回路には一定電流の供給が停止し、信号線は、読み出された信号電位をサンプルホールドしてフローティング状態となる。
【００６５】
次に、シャッターリセット動作であるが、或る行ライン（第ｉ+１行）が選択されている際に、別のラインがシャッターリセット動作により、シャッターリセットされる場合、前述の通り、信号線の電位に応じて、容量結合しているフォトダイオードが影響を受け、シャッターリセット電位に変動を生じる。
【００６６】
そこで、図４に示すように、τＲＳＴの期間に於いて、φＳＥＬ（ｉ＋１）がローレベルになると同時に、信号線リセット用ＭＯＳトランジスタＲ−１、Ｒ−２、…、Ｒ−ｎのオン／オフ制御信号φＳＬをハイレベルとし、これによって、信号線電位を固定電位ＶＳＬに固定する。
【００６７】
その結果、或る行ライン（第ｉ+１行）が選択されているときに、別の行ライン（第ｉ行）がシャッター動作により、シャッターリセットされる場合に於いても、全ての信号線電位は、各画素から読み出された信号電位とは無関係に、上記固定電位ＶＳＬに固定されるために、信号線が、容量結合している各画素のフォトダイオードのリセット電位に及ぼす影響は、全ての画素について一様となる。
【００６８】
このため、従来技術で問題となっていた、画面中一部の高輝度被写体を撮像している際に、シャッターリセットを行うことで発生していた、シャッターリセットの基準電位の変動が、高輝度被写体の撮像とは無関係に、全く生じないため、ゴースト性ノイズは発生しないものである。
【００６９】
なお、図４に於いては、シャッター用リセットパルスが、通常の読み出し用リセット期間に於いて印加される場合を示しているが、設定すべき露光期間の長さに応じて、他の任意の期間（画素信号読み出し期間およびリセット信号読み出し期間以外の期間）にシャッターリセット期間を設定することができるものである。この場合、シャッターリセットパルスの印加に同期して、上記信号線リセット用ＭＯＳトランジスタの制御信号φＳＬもハイレベルとされ、信号線電位は固定電位ＶＳＬに設定される。
【００７０】
【発明の効果】
以上、詳細に説明したように、本発明の増幅型固体撮像装置によれば、従来、高輝度被写体を撮像していた際に発生していたゴーストノイズの発生を防止することができ、均一な画像を得ることができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の増幅型固体撮像装置の構成を示す回路構成図である。
【図２】同第１の実施形態の動作説明に供する駆動信号波形図である。
【図３】本発明の第２の実施形態の増幅型固体撮像装置の構成を示す回路構成図である。
【図４】同第２の実施形態の動作説明に供する駆動信号波形図である。
【図５】従来の増幅型固体撮像装置の画素部構成を示す回路構成図である。
【図６】従来の増幅型固体撮像装置の構成を示す回路構成図である。
【図７】同従来の増幅型固体撮像装置に於ける信号読み出し動作の説明に供する信号波形図である。
【図８】同従来の増幅型固体撮像装置に於けるシャッター動作の説明に供する信号波形図である。
【図９】同従来の増幅型固体撮像装置に於ける１フレームの動作説明に供する動作図である。
【符号の説明】
１                      画素アレイ
１−１・１、…          画素
２−１、…              行ライン
３−１、…              行ライン
４−１、…              列ライン
５−１、…              列選択用ＭＯＳトランジスタ
６                      映像信号ライン
７−１、…              定電流負荷ＭＯＳトランジスタ
８−１，…              定電流源接続制御用ＭＯＳトランジスタ
９                      第１の垂直走査回路
１０                    第２の垂直走査回路
１１                    水平走査回路
１２−１、…            ＣＤＳ回路
１３−１、…            クランプ用キャパシタ
１４−１、…            クランプ用ＭＯＳトランジスタ
１５−１、…            サンプルホールド用ＭＯＳトランジスタ
１６                    クランプパルス信号入力ライン
１７                    サンプリングパルス信号入力ライン
Ｒ−１、…              信号線リセット用ＭＯＳトランジスタ
１０１                  フォトダイオード
１０２                  ドライバＭＯＳトランジスタ
１０３                  画素選択用ＭＯＳトランジスタ
１０４                  信号線
１０５                  リセット用ＭＯＳトランジスタ
【図１】
0003693281.tif 000002
【図２】
0003693281.tif 000003
【図３】
0003693281.tif 000004
【図４】
0003693281.tif 000005
【図５】
0003693281.tif 000006
【図６】
0003693281.tif 000007
【図７】
0003693281.tif 000008
【図８】
0003693281.tif 000009
【図９】
0003693281.tif 000010