(57)【特許請求の範囲】
【請求項１】
電界効果トランジスタに生ずる負性抵抗により発振するよう構成されてなるマイクロ波発振器において、
前記電界効果トランジスタのドレインに第１のチョークコイルの一端と第１のコンデンサの一端を接続し、前記第１のチョークコイルの他端は電源端子に、前記第１のコンデンサの他端は出力端子にそれぞれ接続し、
前記電界効果トランジスタのソースにバイアス抵抗の一端を接続し、このバイアス抵抗の他端とアース間には、第２のコンデンサと第２のチョークコイルをそれぞれ接続してなることを特徴とするマイクロ波発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波発振器に係り、特に、半導体素子を用いてなる発振器における動作特性の改良を図ったものに関する。
【０００２】
【従来の技術】
マイクロ波発振器には、従来から提案されているものとして、トランジスタを用いて構成されたものや、インパットダイオードを用いて構成されたもの等様々なものがある。
図２には、このように種々提案されているものの中で、特に、電界効果トランジスタを用いて構成されたマイクロ波発振器の回路例が示されており、以下、同図を参照しつつこのマイクロ波発振器について概略的に説明する。
【０００３】
このマイクロ波発振器は、電界効果トランジスタ（以下「ＦＥＴ」と言う）１ａを中心に構成されてなるもので、そのゲート側には、マイクロストリップライン２が配され、このマイクロストリップライン２の一端はＦＥＴ１ａのゲートに接続される一方、他端は抵抗３により終端されると共に、このマイクロストリップライン２の近傍には、誘電体共振器４が電磁的に結合するように配されている。
【０００４】
また、ＦＥＴ１ａのドレイン側においては、チョークコイル５がドレインに接続されており、このチョークコイル５を介して直流電圧がドレインに印加されるようになっていると共に、コンデンサ６を介して高周波成分のみがドレインから得られるようになっている。
【０００５】
また、ソース側においては、ソースがコンデンサ７を介してアースされると共に、ソースとアースとの間には、チョークコイル８ａとバイアス抵抗９ａとが直列接続されている。したがって、ＦＥＴ１ａのソースは、直流レベルでは抵抗９ａを介してアースに接続されるが、高周波的には、チョークコイル８ａにより抵抗９ａを介してのアースへの接続が遮断されるようになっている。
【０００６】
そして、ＦＥＴ１ａのゲート側において、マイクロストリップライン２及び誘電体共振器４による共振回路を含めたインピーダンスが、負の抵抗成分のみとなる周波数において発振が生じ、ドレイン側よりコンデンサ６を介して当該発振出力が得られるようになっており、ＦＥＴ１ａのいわゆる負性抵抗を利用した発振器となっているものである。
このようなマイクロ波発振器の構成は、例えば、特開昭６２−１３５００２号公報等において開示されており、既に、公知・周知となっているものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、かかる従来の発振器においては、ゲート・ソース間電圧の正領域へのいわゆる振り込みに起因するＦＥＴの劣化という問題があった。
すなわち、ＦＥＴ１ａの直流動作レベルにおける、ゲート・ソース間の電圧は、いわゆる小信号動作解析により、通常、負の領域に設定されているが、発振現象は、大振幅動作であるために、瞬時的にゲート・ソース間の電圧が正の電圧領域へ及ぶことがあり、一般にこのような現象は「ゲートへの正への振り込み」と称されている。
【０００８】
そして、このゲートへの正への振り込により、ゲート電極に順方向への電流が流れるために、ＦＥＴが劣化し、その寿命が短くなるという問題が生ずる。このため、正への振り込みを簡易に抑圧する方策としては、通常、ゲートバイアスをできる限り深く設定することが行われているが、同時に発振出力の低下を招くという欠点がある。したがって、発振出力の低下を補償するため、増幅回路を設ける等の新たな対策が必要となるという問題があった。
【０００９】
本発明は、上記実状に鑑みてなされたもので、発振出力の低下を招くことなく、発振状態におけるゲートへの正への振り込み量を抑圧することのできるマイクロ波発振器を提供するものである。
また、本発明の他の目的は、電界効果トランジスタの劣化が抑圧できるマイクロ波発振器を提供することにある。
さらに、本発明の他の目的は、発振特性の経時変化の少ないマイクロ波発振器を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係るマイクロ波発振器は、電界効果トランジスタに生ずる負性抵抗により発振するよう構成されてなるマイクロ波発振器において、前記電界効果トランジスタのドレインに第１のチョークコイルの一端と第１のコンデンサの一端を接続し、前記第１のチョークコイルの他端は電源端子に、前記第１のコンデンサの他端は出力端子にそれぞれ接続し、前記電界効果トランジスタのソースにバイアス抵抗の一端を接続し、このバイアス抵抗の他端とアース間には、第２のコンデンサと第２のチョークコイルをそれぞれ接続してなるものである。
【００１１】
かかる構成においては、電界効果トランジスタのソースに接続されたバイアス抵抗は、直流動作においては、直流に対して抵抗を生じないチョークコイルを介してアースされる一方、高周波動作においては、コンデンサを介してアースされるようになっており、発振状態においては、その発振の大きさに応じた電圧降下が生じるため、高周波動作においてソースに抵抗が接続されないように構成された従来の回路に比して、その電圧降下に対応してゲート・ソース間の電圧の振幅変化が抑圧されることとなり、いわゆるゲートへの正の振り込みが小さくなるものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
【００１３】
この発明の実施の形態におけるマクロ波発振器は、ＦＥＴの負性抵抗を利用して発振が行われるように構成されたものである点においては、図２において説明した従来のマイクロ波発振器と基本的に同一のものである。なお、以下の説明において、図２に示された回路における構成要素と同一のものについては、同一の符号を付することとする。
【００１４】
まず、回路構成について説明すれば、このマイクロ波発振器は、電界効果トランジスタとして、ガリウムヒ素を用いてなるＧaＡs ＭＥＳ ＦＥＴ（Metal Semiconductor Field Effect Transistor）１が用いられ、このＧaＡs ＭＥＳ ＦＥＴ（以下「ＦＥＴ」と言う）１を中心として次述するように回路構成されてなるものである。
すなわち、ＦＥＴ１のゲートには、マイクロストリップライン２の一端が接続され、さらに、このマイクロストリップライン２の他端には抵抗３が接続され、ＦＥＴ１のゲートがこの抵抗３により終端されるようになっている。
【００１５】
このマイクロストリップライン２の近傍には、所望の発振周波数で共振するようにその寸法、マイクロストリップライン２との位置関係等が設定された誘電体共振器４が設けられている。
すなわち、マイクロストリップライン２に対する誘電体共振器４の位置は、所望の発振周波数におけるこの誘電体共振器４のインピーダンスと、ＦＥＴ１側のインピーダンスとの和として求められたインピーダンスの実数成分が零又は負、虚数成分が零となるように設定されるものである。
【００１６】
一方、ＦＥＴ１のドレインには、チョークコイル５の一端が接続されると共に、ＤＣ（直流）カット用のコンデンサ６の一端が接続されている。そして、チョークコイル５の他端は、電源端子１０に接続されており、この電源端子１０には直流電源電圧が印加されるようになっている。
また、ＤＣカット用のコンデンサ６の他端は、出力端子１１に接続されており、この出力端子１１からは、後述するような動作によりマイクロ波出力信号のみが得られるようになっている。
【００１７】
さらに、ＦＥＴ１のソースとアースとの間には、バイアス抵抗９とコンデンサ７が直列接続されると共に、バイアス抵抗９とコンデンサ７との接続点とアースとの間には、チョークコイル８が接続されている。
したがって、バイアス抵抗９は、高周波的にはコンデンサ７を介してアースされる一方、直流的には抵抗を有しないチョークコイル８を介してアースされるようになっている。
ここで、バイアス抵抗９の大きさは、電源端子１０に印加される直流電源電圧と、ＦＥＴ１の所望の動作点とを基に決定されるものである。
【００１８】
また、コンデンサ７の値は、バイアス抵抗９と直流電源電圧とで定まるＦＥＴ１の動作状態において、ＦＥＴ１のゲート側からＦＥＴ１を見た場合のインピーダンスの実数成分が、所望の発振周波数において、負となるように選定されるものである。
【００１９】
かかる構成において、電源端子１０に直流電源電圧が印加されると、ＦＥＴ１は、この直流電源電圧とバイアス抵抗９とで定まる動作点を中心にして発振を開始することとなる。すなわち、ＦＥＴ１のゲートから見たインピーダンスの虚数成分と、ＦＥＴ１のゲート側から誘電体共振器４を見たインピーダンスの虚数成分とが相殺して零になると共に、これら両者のインピーダンスの実数成分の和が負の値となることにより、誘電体共振器４の共振周波数で発振が開始され、出力端子１１から所望の発振周波数のマイクロ波が得られることとなる。
【００２０】
発振の開始により、ＦＥＴ１のゲート・ソース電圧は、発振状態に応じて変化することとなるが、ＦＥＴ１のソース側に接続された抵抗９において生ずる電圧降下の分だけ、その振幅が抑圧されることとなる。このため、いわゆるゲートへの正への振り込み量が小さく抑えられ、従来と異なり、このようなゲートへの正への振り込みに起因するＦＥＴ１の劣化が極力回避され、経時変化の少ない出力特性の安定したマイクロ波発振器が提供されることとなる。
【００２１】
上述した発明の実施の形態においては、電界効果トランジスタとして、ＧaＡsＭＥＳ ＦＥＴ１を用いたが、勿論これに限定される必要はなく、他の電界効果トランジスタであってもよいものである。
また、ＦＥＴ１のベース側には、マイクロストリップライン２と電磁的に結合される誘電体共振器４を設けたが、必ずしも必要なものではなく、この誘電体共振器４とマイクロストリップライン２との電磁的結合部分を含めて、共振周波数におけるコンデンサやコイル等で表される等価回路に置き換えてもよい。
【００２２】
【発明の効果】
以上、述べたように、本発明によれば、電界効果トランジスタのソース側で、発振状態に応じて電圧降下が生ずるように構成することにより、ゲート・ソース間の電圧の振幅変化を抑圧することができるので、いわゆるゲートへの正への振り込みを、出力低下を招くことなく小さくすることができ、そのため、電界効果トランジスタの劣化を極力抑圧することができる。
また、電界効果トランジスタの劣化が抑圧されることにより、発振特性の経時変化の少ないマイクロ波発振器を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるマイクロ波発振器の一回路構成例を示す回路図である。
【図２】従来のマイクロ波発振器の一回路構成例を示す回路図である。
【符号の説明】
１…ＧaＡs ＭＥＳ ＦＥＴ
２…マイクロストリップライン
３…誘電体共振器
７…コンデンサ
８…チョークコイル
９…バイアス抵抗
１０…電源端子
１１…出力端子
【図１】
0003645950.tif 000002
【図２】
0003645950.tif 000003