(57)【特許請求の範囲】
【請求項１】
アナログビデオ信号を３本以上のアナログビデオ信号線に分けて液晶パネルに印加する液晶表示装置であって、
前記液晶パネルは、液晶画素及び該液晶画素を駆動するためのスイッチングトランジスタを水平方向及び垂直方向からなるマトリクス形状で配置し、該水平方向のスイッチングトランジスタをゲート線で共通接続し、該垂直方向のスイッチングトランジスタを垂直配線で共通接続し、水平方向のスイッチングトランジスタをオン状態にする電位をゲート線に印加して、行を選択し、該行上のスイッチングトランジスタに接続した液晶画素を駆動するアクテイブマトリクス回路を有し、
前記３本以上のアナログビデオ信号線は、各々１本毎に、アナログスイッチを介して、前記垂直配線に接続され、
前記選択された行上のスイッチングトランジスタを接続している垂直配線上の前記アナログスイッチと前記アナログビデオ入力線との間の垂直配線の接続距離は、前記選択された行上の水平方向で隣合う液晶画素において、該接続距離の大小がソートされていない、ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶を用いて画像・文字等を表示する液晶表示装置に関する。
【０００２】
【従来の技術】
近年の情報通信時代に応じて、情報を表示する必要性が益々増大している。そんな時に、画像情報でコミュニケーションをとる表示装置の重要性がますます増加している。なかでも、液晶表示装置は、薄型で低消費電力のために注目されており、半導体産業にならぶ基幹産業にまで成長している。液晶表示装置は、現在、１２インチサイズのノートサイズのパソコンに主に使用されている。そして、将来は、パソコンのみでなく、ワークステーションや家庭用のテレビとして、さらに画面サイズの大きい液晶表示装置が使用されると考えられる。しかし、画面サイズの大型化にともない、製造装置が高価になるばかりでなく、大画面を駆動するためには、電気的に厳しい特性が要求される。このため、画面サイズの大型化とともに、製造コストがサイズの２〜３乗に比例するなど急激に増大する。
【０００３】
そこで、最近、小型の液晶表示パネルを作製し、光学的に液晶画像を拡大して表示する前面又は背面プロジェクション（投影）方式が注目されている。これは、半導体の微細化にともない、性能やコストが良くなるスケーリング則と同様に、サイズを小さくして、特性を向上させ、同時に、低コスト化も図ることができるからである。これらの点から、液晶表示パネルをＴＦＴ型としたとき、小型で十分な駆動力を有するＴＦＴが要求され、ＴＦＴもアモルファスＳｉを用いたものから多結晶Ｓｉを用いたものに移行しつつある。通常のテレビに使われるＮＴＳＣ規格などの解像度レベルの映像信号は、あまり高速の処理を必要としない。
【０００４】
このため、ＴＦＴのみでなく、シフトレジスタもしくはデコーダといった周辺駆動回路まで多結晶Ｓｉで製造して、表示領域と周辺駆動回路が一体構造になった液晶表示装置ができる。しかし、多結晶Ｓｉでも、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解像度レベルの大きい高品位テレビや、コンピュータの解像度規格でいうＸＧＡ（ｅＸｔｅｎｄｅｄ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）、ＳＸＧＡ（Ｓｕｐｅｒ  ｅＸｔｅｎｄｅｄ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）クラスの表示を実現しようとすると、シフトレジスタなどは複数に分割配置せざるを得ない。この場合、分割のつなぎ目に相当する表示領域にゴーストと呼ばれるノイズが発生し、その問題を解決する対策がこの分野では望まれている。
【０００５】
また一方、多結晶Ｓｉの一体構造の表示装置より、駆動力が極めて高い単結晶Ｓｉ基板を用いる表示装置も注目を集めている。この場合、周辺駆動回路のトランジスタの駆動力は申し分ないので、上述したような分割駆動をする必要はない。このため、ノイズなどの問題は解決できる。
【０００６】
これらの多結晶Ｓｉでも、単結晶Ｓｉでも、ＴＦＴのドレインと反射電極とを接続して、反射電極と透明な共通電極との間に液晶を挟持して反射型液晶素子を形成し、さらに同一半導体基板上にその液晶素子を走査するための水平・垂直シフトレジスタを形成した反射型液晶装置が提供できる。
【０００７】
【発明が解決しようとする課題】
本出願人は、上記多結晶Ｓｉ及び単結晶Ｓｉを半導体基板とした反射型液晶装置の製造方法について、特願平７−１８６４７３号を出願している。該出願は以下の目的と解決手段と実施例を内包している。
【０００８】
その目的として、従来の液晶画素の画素電極に光が入射すると、表面の凹凸によって入射光が四方八方に散乱され、光の反射効率が非常に小さくなり、また、この表面凹凸は液晶実装工程の配向膜ラビング工程において、配向不良の原因となり、その結果、液晶の配向不良を引き起こし、コントラストの低下により表示画像の画質を悪化され、また、各画素電極間の溝の部分はラビングされないため、液晶配向不良の原因になると同時に、表面凹凸と相俟って、画素電極間の横方向電界を発生し、輝線の原因となる。この輝線の発生は、表示画像のコントラストを著しく悪化させ、画質が低下するので、本出願の目的は、上記問題を解決し、画素電極表面の凹凸をなくし、該凹凸に由来する配向不良や乱反射を防止し、高画質な表示を行なう液晶表示装置とその製造方法を提供することにある。
【０００９】
またその課題を解決する手段として、本出願の液晶表示装置は、各画素毎にスイッチングトランジスタを配したアクティブマトリクス基板と、対向電極基板間に液晶を挟持してなるアクティブマトリスク型の液晶表示装置であって、全画素電極表面が同一平面でアクティブマトリクス基板に対して平行に位置し、各画素電極の側壁の少なくとも一部が絶縁物に接していることを特徴とする。本出願は、ケミカルメカニカルポリシング（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、以下「ＣＭＰ」と記す）を利用することにより、画素電極表面を研磨によって形成するため、該画素電極表面が鏡面状に平滑に形成されると同時に、全画素電極表面を同一平面に形成することができる。さらに、絶縁層を形成した上に画素電極層を形成、或いは、ホールを形成した画素電極層上に絶縁層を成膜し、上記研磨工程を行なうことにより、画素電極間が絶縁層により良好に埋められ、完全に凹凸がなくなる。よって、該凹凸によって生じた乱反射や配向不良が防止され、高画質な画像表示が可能となる。
【００１０】
さらにその一実施例として、図２６及び図２７を参照しつつ説明する。第１の実施例として、反射型の液晶表示装置について説明する。そのアクティブマトリクス基板の製造工程及び液晶素子の断面図を図２６，図２７に示す。以下、順を追って本実施例を詳細に説明する。尚、図２６，図２７には画素部を示しているが、画素部形成工程と同時に、画素部のスイッチングトランジスタを駆動するためのシフトレジスタ等周辺駆動回路も同一基板上に形成することができる。
【００１１】
不純物濃度が１０１５ｃｍ−３以下であるｎ形シリコン半導体基板２０１を部分熱酸化し、ＬＯＣＯＳ２０２を形成し、該ＬＯＣＯＳ２０２をマスクとしてボロンをドーズ量１０１２ｃｍ−２程度イオン注入し、不純物濃度１０１６ｃｍ−３程度のｐ形不純物領域であるＰＷＬ２０３を形成する。この基板２０１を再度熱酸化し、酸化膜厚１０００オングストローム以下のゲート酸化膜２０４を形成する（図２６（ａ））。
【００１２】
その後、リンを１０２０ｃｍ−３程度ドープしたｎ形ポリシリコンからなるゲート電極２０５を形成した後、基板２０１全面にリンをドーズ量１０１２ｃｍ−２程度イオン注入し、不純物濃度１０１６ｃｍ−３程度のｎ形不純物領域であるＮＬＤ２０６を形成し、引き続き、パターニングされたフォトレジストをマスクとして、リンをドーズ量１０１５ｃｍ−２程度イオン注入し、不純物濃度１０１９ｃｍ−３程度のソース、ドレイン領域２０７，２０７′を形成する（図２６（ｂ））。
【００１３】
次に、基板２０１上全面に層間膜であるＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ：リンをドープした酸化膜）２０８を形成した。このＰＳＧ２０８はＮＳＧ（Ｎｏｎｄｏｐｅ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）／ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）や、ＴＥＯＳ（Ｔｅｔｒａｅｔｏｘｙ−Ｓｉｌａｎｅ）で代替することも可能である。ソース、ドレイン領域２０７，２０７′の直上のＰＳＧ２０８にコンタクトホールをパターニングし、スパッタリングによりＡｌを蒸着した後パターニングし、Ａｌ電極２０９を形成する（図２６（ｃ））。このＡｌ電極２０９と、ソース、ドレイン領域２０７，２０７′とのオーミックコンタクト特性を向上させるために、Ｔｉ／ＴｉＮ等のバリアメタルを、Ａｌ電極２０９とソース、ドレイン領域２０７，２０７′との間に形成するのが望ましい。
【００１４】
基板２０１上全面にプラズマＳｉＮ２１０を３０００オングストローム程度、続いてＰＳＧ２１１を１００００オングストローム程度成膜する（図２６（ｄ））。
【００１５】
プラズマＳｉＮ２１０をドライエッチングストッパー層として、ＰＳＧ２１１を画素間の分離領域のみを残すようにパターニングし、その後ドレイン領域２０７′にコンタクトしているＡｌ電極２０９直上にスルーホール２１２をドライエッチングによりパターニングする（図２６（ｅ））。
【００１６】
基板２０１上にスパッタリング、或いはＥＢ（Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ、電子線）蒸着により、画素電極２１３を１００００オングストローム以上成膜する（図２７（ｆ））。この画素電極２１３としては、Ａｌ，Ｔｉ，Ｔａ，Ｗ等の金属膜、或いはこれら金属の化合物膜を用いる。
【００１７】
画素電極２１３の表面をＣＭＰにより研磨する（図２７（ｇ））。研磨量はＰＳＧ２１１厚を１００００オングストローム、画素電極厚をｘオングストロームとした場合、ｘオングストローム以上、ｘ＋１００００オングストローム未満である。
【００１８】
上記の工程により形成されたアクティブマトリクス基板はその表面にさらに配向膜２１５を形成し、その表面にラビング処理等配向処理を施し、スペーサ（不図示）を介して対向基板と貼り合わせ、その間隙に液晶２１４を注入して液晶素子とする（図２７（ｈ））。本実施例において、対向基板は透明基板２２０上にカラーフィルター２２１、ブラックマトリクス２２２、ＩＴＯ等からなる共通電極２２３、及び配向膜２１５′から構成されている。
【００１９】
以下、簡単に本例の反射型液晶素子の駆動方法を説明する。基板２０１にオンチップで形成されたシフトレジスタ等の周辺回路により、ソース領域２０７に信号電位を与え、それと同時にゲート電極２０５にゲート電位を印加し、画素のスイッチングトランジスタをオン状態にし、ドレイン領域２０７′に信号電荷を供給する。信号電荷はドレイン領域２０７′と、ＰＷＬ２０３との間に形成されるｐｎ接合の空乏層容量に蓄積され、Ａｌ電極２０９を介して画素電極２１３に電位を与える。画素電極２１３の電位が所望の電位に達した時点で、ゲート電極２０５の印加電位を切り、画素スイッチングトランジスタをオフ状態にする。信号電荷は前述のｐｎ接合容量部に蓄積されているため、画素電極２１３の電位は、次に画素スイッチングトランジスタが駆動されるまで固定される。この固定された画素電極２１３の電位が、図２７（ｈ）に示された基板２０１と対向基板２２０との間に封入された液晶２１４を駆動する。
【００２０】
本例のアクティブマトリクス基板は、図２７（ｈ）から明らかなように、画素電極２１３表面が平滑であり、且つ、隣接する画素電極間間隙に絶縁層が埋め込まれているため、その上に形成される配向膜２１５表面も平滑で凹凸がない。よって、従来上記凹凸によって生じていた、入射光の散乱により光利用効率の低下、ラビング不良によるコントラストの低下、画素電極間の段差による横方向電界による輝線の発生が防止され、表示画像の品質が向上する。
【００２１】
しかしながら、上記出願の液晶表示装置において、各々の画素電位を完全に一致させるのは容易なことでない。すなわち、各画素に対する書き込みまでの回路定数の違いや、チップ内でのプロセスばらつき等様々な要因のため、隣接の画素とはいえ、多少のばらつきを生じてしまう。特に映像信号を分割して与えるような場合には、それぞれの映像信号配線の小さな時定数の違い等が画質そのものに影響を与え、すなわち、画素電位の微妙な違いが、人間の目には線として、非常に敏感に感じてしまう。重要なことは、各々の画素電位をできるだけ同じ特性となるように、回路設計することはもちろんのこと、各々の画素電極電位に多少のばらつきが生じたとしても、画質を落とさないような回路上の改善が要求されるということが、本発明者が鋭意努力した結果得られた結論である。
【００２２】
そこで本発明は、できるだけ画素電位を安定的に固定し、液晶にかかる電圧を精密に制御できるとともに、多少の画素電位のばらつきがあったとしても、良質な画質を得ることができる、液晶表示装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明は、上記目的を達成するため、アナログビデオ信号を３本以上のアナログビデオ信号線に分けて液晶パネルに印加する液晶表示装置であって、前記液晶パネルは、液晶画素及び該液晶画素を駆動するためのスイッチングトランジスタを水平方向及び垂直方向からなるマトリクス形状で配置し、該水平方向のスイッチングトランジスタをゲート線で共通接続し、該垂直方向のスイッチングトランジスタを垂直配線で共通接続し、水平方向のスイッチングトランジスタをオン状態にする電位をゲート線に印加して、行を選択し、該行上のスイッチングトランジスタに接続した液晶画素を駆動するアクテイブマトリクス回路を有し、前記３本以上のアナログビデオ信号線は、各々１本毎に、アナログスイッチを介して、前記垂直配線に接続され、前記選択された行上のスイッチングトランジスタを接続している垂直配線上の前記アナログスイッチと前記アナログビデオ入力線との間の垂直配線の接続距離は、前記選択された行上の水平方向で隣合う液晶画素において、該接続距離の大小がソートされていない、ことを特徴とする。
【００２６】
【発明の実施の形態】
［第１の実施形態］
本発明の第１の実施形態を、図１を参照しつつ詳細に説明する。図１は本実施形態に用いる液晶表示装置に用いられる液晶パネルの周辺回路部付近の説明図の一例である。図において、２は水平のシフトレジスタである。８は図上、上部に液晶パネル自体を配置した信号線、４１−４４はアナログビデオ入力線で本実施形態は４相で入力している。また、６はアナログビデオ入力線４１−４４を信号線８へ伝達するためのアナログスイッチで、本実施形態の例ではＣＭＯＳトランスファーゲートであるが、これに限定されないのは言うまでもない。また、５１，５２，５３，５４はアナログビデオ入力線４１−４４とアナログスイッチ６を接続する垂直配線で、５２はアナログビデオ入力線４１，４２，４３をジャンプしてアナログスイッチ６のドレインに接続されている。５３は同様にアナログビデオ入力線４１をジャンプしてアナログスイッチのドレインに接続されている。５４は同様にアナログビデオ入力線４１，４２をジャンプしてアナログスイッチ６のドレインに接続されている。それに対して５１はアナログビデオ入力線をジャンプせずアナログスイッチ６と接続することが可能である。
【００２７】
ここで、本実施形態ではアナログビデオ入力線４１−４４とアナログスイッチ６との接続距離が最も大きいアナログビデオ入力線はアナログビデオ入力線４４であって垂直配線５２に対応し、一方最も小さいのはアナログビデオ入力線４１であり、垂直配線５１に対応する。図１上左から垂直配線の長さを示すと１：４：２：３となり、順序正しく並べていない。この場合、順次の垂直配線に対して接続距離に対応した各抵抗値が異なる等から、画質のばらつきを見にくくする効果がある。本実施形態では４相アナログビデオ入力でＸＧＡパネルに適応した場合であるが、許される１画素への書き込み時間はおよそ５１ｎｓと短い。この時上記ジャンプによる垂直配線材の寄生する信号線容量Ｃと抵抗ＲによるディレイＣＲは、本実施形態ではポリシリコン配線を用いており、アナログビデオ入力線４１−４４とアナログスイッチ６との接続距離が最短の５１垂直配線でポリシリコン抵抗がＲ＝１２０Ω、信号線容量がＣ＝６．０ｐＦ，で、ＣＲ＝０．７ｎｓ，アナログビデオ入力線４１−４４とアナログスイッチ６の最長の５２垂直配線でＣ＝６．０ｐＦ，Ｒ＝７３１Ωで、ＣＲ＝４．４ｎｓとそれぞれで大きく異なる。
【００２８】
実際はアナログスイッチ６のオン抵抗も加味されるが、このディレイと抵抗値によって、信号線に書き込まれる電圧が各信号線によって異なってしまい、結局各画素に書き込まれる電圧がそれぞれ異なり、画質上のむらが生じてしまう。特にその電圧差が順序良く並んでいる場合は、人間の目には敏感に感じてしまい、画質的には見づらいものとなってしまう。一方、本実施形態のように、この電圧差が順序良く並んでいない場合は、人間の目の感度は鈍くなり、画質的に満足するものとなる。図１では一例としてアナログビデオ入力線４１−４４とアナログスイッチ６との接続距離の最短と最長が並んでいる形の例で示しており、この場合でも順序正しく並んでいる場合に比べて画質的に大きな効果があるが、この配列に特に限定されない。例えば奇数と偶数に分け、１→３→２→４等の例でもよく、４本の信号線の組以外でも、複数本の信号線の場合でも、まずは最短と最長の接続距離を持たせることで、バラツキを目立たせなくできる。
【００２９】
本実施形態ではＸＧＡパネルで示したが、画素数が多くなればなるほど、この書き込み特性への要求は厳しく、画素書き込み電位のばらつきは大きくなる。アナログビデオ入力線を増加すれば、書き込み時間は余裕ができるが、ジャンプ距離が伸びるため、アナログビデオ入力線とアナログスイッチとの接続距離による画素書き込み電位のばらつきは大きくなる。アナログビデオ入力線とアナログスイッチとの接続距離に関しては、ＣＲ（容量×抵抗）として画像表示特性に影響を及ぼすので、液晶への印加電圧によらず、本質的な問題であるといえる。また本実施形態ではアナログビデオ入力線とアナログスイッチとの接続はＰｏｌｙ−Ｓｉ材料を使用している。これは一例であり、他のＷ等のポリサイド材料、メタルでも特に問題はないことは言うまでもない。例えば、メタルではＡＬ，ＡＬＳｉＣｕ，ＡｌＧｅＣｕ，ＡｌＣｕ，ＡｌＣ以外にＣｒ，Ａｕ，Ａｇ等の材料を使用することが可能である。このような材料を使用することにより、抵抗値が低く、配線がアナログビデオ入力線を超える場合においてもＣＲで決められるディレイが小さくなり、画素への書き込みが安定に、ばらつきが少なく行える。
【００３０】
［第２の実施形態］
本発明の第２の実施形態を図２を参照しつつ詳細に説明する。図２は本実施形態に用いる液晶表示装置に用いられる液晶パネルの周辺回路部付近の説明図の一例である。図において、１は基板上に形成された液晶パネル、２は水平のシフトレジスタ、３は垂直のシフトレジスタである。また、８はアナログビデオ信号線の一体総称、４１−４８はアナログビデオ入力線で、本実施形態は上下４相、全８相で入力している。また、６はアナログビデオ入力線８を信号線へ伝達するためのアナログスイッチで、本実施形態の例ではＣＭＯＳトランスファーゲートであるが、これに限定されないのは言うまでもない。さらに、５１−５８はアナログビデオ入力線とアナログスイッチを接続する垂直配線で、５１−５４は第１の実施形態の部分と同様である。この上下の水平シフトレジスタでアナログスイッチ６を介してドライブされる液晶画素は、図のように、上下で１ライン毎に相互にドライブされる。この部分の４本の対として、左からアナログビデオ入力線とアナログスイッチとの接続距離垂直配線の長さを示すと、１，４，２，３となり、順序正しく並べていない。
【００３１】
こうすることにより、画質のばらつきを見にくくなる効果がある。さらに本実施形態では、５５−５８で示される上部水平シフトレジスタ用の配線で示す、アナログビデオ入力線とアナログスイッチとの接続距離は左から短い順に４，２，３，１となっており、上下で順序が一つずれて異なることに大きな特徴がある。こうすることによって、例えば図２で示すような同じ画素ラインで画素Ａ，Ｃ，Ｅ，Ｇ，…に書き込まれる電圧が異なり、縦筋になり難くなる。８つの画素でそれぞれかかれる電圧差が多少あったとしても、人間の目の感度は区別できずに鈍くなり、画質的に満足するものとなる。さらに第１の実施形態の発明と組み合わせるとさらに効果が上がることは言うまでもない。本実施形態ではＸＧＡパネルで示したが、画素数が多くなればなるほど、この書き込み特性への要求は厳しく、画素書き込み電位のばらつきは大きくなるので、本発明の方法は有効になる。
【００３２】
さらに、図３は本実施形態に用いる液晶表示装置に用いられる液晶パネルの周辺回路部付近の説明図の一例である。図において、１０１−１０３はアナログビデオ入力線４１−４４間にレイアウトされた電源である。本実施形態では全てグラウンドに固定された基準電位の電源ラインであるが、各アナログビデオ入力線４１−４４間に基準電位を配置することで寄生容量を減少することができ、電源ラインに限定されることなく、ある一定電位に固定された配線ならば問題はない。さらには、電圧が変化する配線であっても、アナログビデオ入力線の電圧が変化しない、例えばブランキング期間に変化するような配線であっても同様に構わない。このようにアナログビデオ入力線間に固定電位の配線をレイアウトすることによって、アナログビデオ入力線の電圧変化が隣のアナログビデオ入力線同士で擾乱を受けることを防ぐことができ、安定したアナログビデオ入力電圧を実現できた。
【００３３】
従って、信号線を通して画素に書き込まれる電圧も安定し、良好な表示特性を示す液晶表示装置が実現した。さらに本実施形態ではアナログビデオ入力線間に、ある一定電位に固定された配線を有する構造であるが、アナログビデオ入力線外側にも同様なある一定電位に固定された配線があってもよく、そうすると他クロックからの容量結合による電圧変化もシールドできるために好ましいことは言うまでもない。
【００３４】
［第３の実施形態］
本発明の第３の実施形態を図４を参照しつつ詳細に説明する。図４は本発明を用いた液晶表示装置に用いられる液晶パネルの周辺回路部付近の説明図の一例である。本実施形態では、１は画素スイッチのＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）及び液晶を有する画素部である。また、２は水平のシフトレジスタ、３は垂直のシフトレジスタである。８は信号線、９は駆動線、４１−４３はアナログビデオ入力線で、本実施形態はアナログビデオ信号を３相で入力している。６は水平シフトレジスタ２からのオンオフ信号でアナログビデオ入力線４１−４３を信号線８へ伝達するためのアナログスイッチで、本実施形態の例ではＣＭＯＳトランスファーゲートであるが、これに限定されないのは言うまでもない。
【００３５】
また、５１，５２，５３はアナログビデオ入力線４１−４３とアナログスイッチ６を接続する垂直配線で、５２はアナログビデオ入力線４１をジャンプしてアナログスイッチ６のドレインに接続されている。５３は同様にアナログビデオ入力線４１及び４２をジャンプしてアナログスイッチ６のドレインに接続されている。それに対して５１はアナログビデオ入力線をジャンプせずアナログスイッチ６と接続することが可能である。さらに、７はアナログビデオ入力線の容量を均一にする目的でそれぞれ５１，５２に付加的に接続されている付加配線である。本実施形態では３相アナログビデオ入力でＸＧＡパネルに適応した場合であるが、許される１画素への書き込み時間はおよそ３８ｎｓと短い。
【００３６】
この時、付加配線の存在で、アナログビデオ入力線容量はアナログヒデオ入力線４１と４３でそれぞれ最大値で７５．３ｐＦ，７５．５ｐＦとほぼ均一に設計でき、良好な表示特性の液晶表示装置が実現できた。一方付加配線７が存在しない場合はそれぞれ、アナログビデオ入力線容量は６０．９ｐＦ，６７．５ｐＦと１０％ほどアナログビデオ入力線容量が異なってしまう。このような状況で、書き込みを行うと各画素間での電圧が異なり、表示として、むら、もしくは筋のような画像劣化となって現れてしまう。本実施形態ではＸＧＡパネルで示したが、画素数が多くなればなるほど、この書き込み特性への要求は厳しく、ばらつきは大きくなる。アナログビデオ入力線を増加すれば、書き込み時間は余裕ができるが、ジャンプ距離が伸びるため、各アナログビデオ入力線容量の容量差は大きくなる。
【００３７】
特に、アナログビデオ入力線容量に関しては、ＣＲ（容量×抵抗）として画像表示特性に影響を及ぼすので、液晶への印加電圧によらず、本質的な問題であるといえる。またさらに第１，第２の実施形態の発明と組み合わせるとさらに効果が上がることは言うまでもない。
【００３８】
また、図５に本実施形態の他の構成例を示す。図５においては、図４とはビデオ入力線４１〜４３から配線順ではなく、アナログビデオ入力線４１−４３とアナログスイッチ６との接続距離の最短と最長が並んでいる形の例であり、且つスイッチ６までの各配線には最長の配線と同一長となるように付加配線７が施されており、この場合でも順序正しく並んでいる場合に比べて、画質的に大きな効果がある。なお、図上、この配列に特に限定されないのは勿論である。
【００３９】
［第４の実施形態］
上述のアナログビデオ入力線と液晶パネル間のアナログビデオ信号用配線を用いた液晶装置について、説明する。
【００４０】
以下に、本発明の実施形態を複数の液晶パネルを挙げて記述するが、それぞれの形態に限定されるものではない。相互の形態の技術を組み合わせることによって効果が増大することはいうまでもない。また、液晶パネルの構造は、半導体基板を用いたもので記述しているが、必ずしも半導体基板に限定されるものはなく、通常の透明基板上に以下に記述する構造体を形成してもいいし、本実施形態で述べる反射型液晶表示装置に限らず、透過型液晶表示装置でも構わないのはいうまでもない。また、以下に記述する液晶パネルは、すべてＭＯＳＦＥＴやＴＦＴ型であるが、ダイオード型などの２端子型であってもいい。さらに、以下に記述する液晶パネルは、家庭用テレビはもちろん、プロジェクタ、ヘッドマウントディスプレイ、３次元映像ゲーム機器、ラップトップコンピュータ、電子手帳、テレビ会議システム、カーナビゲーション、飛行機のパネルなどの表示装置として有効である。
【００４１】
本発明の液晶パネル部の断面を図６に示す。図において、３０１は半導体基板、３０２，３０２′はそれぞれｐ型及びｎ型ウェル、３０３，３０３′，３０３″はトランジスタのソース領域、３０４はゲート領域、３０５，３０５′，３０５″はドレイン領域である。
【００４２】
図６に示すように、表示領域のトランジスタは、２０〜３５Ｖという高耐圧が印加されるため、ゲート３０４に対して、自己整合的にソース、ドレイン層が形成されず、オフセットをもたせ、その間にソース領域３０３′，ドレイン領域３０５′に示す如く、ｐウェル中の低濃度のｎ−  層，ｎウェル中の低濃度のｐ−  層が設けられる。ちなみにオフセット量は０．５〜２．０μｍが好適である。一方、周辺回路の一部の回路部が図９の左側に示されているが、周辺部の一部の回路は、ゲートに自己整合的にソース、ドレイン層が形成されている。
【００４３】
ここでは、ソース、ドレインのオフセットについて述べたが、それらの有無だけでなく、オフセット量をそれぞれの耐圧に応じて変化させたり、ゲート長の最適化が有効である。これは、周辺回路の一部は、ロジック系回路であり、この部分は、一般に１．５〜５Ｖ系駆動でよいため、トランジスタサイズの縮小及び、トランジスタの駆動力向上のため、上記自己整合構造が設けられている。本基板３０１は、ｐ型半導体からなり、基板は、最低電位（通常は、基準電位の接地電位）であり、ｎ型ウェルは、表示領域の場合、画素に印加する電圧すなわち２０〜３５Ｖがかかり、一方、周辺回路のロジック部は、ロジック駆動電圧１．５〜５Ｖが印加される。この構造により、それぞれ電圧に応じた最適なデバイスを構成でき、チップサイズの縮小のみならず、駆動スピードの向上による高画素表示が実現可能になる。
【００４４】
また、図６において、３０６はフィールド酸化膜、３１０はデータ配線につながるソース電極、３１１は画素電極につながるドレイン電極、３１２は反射鏡を兼ねる画素電極、３０７は表示領域、周辺領域を覆う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。図６に示すように、上記遮光層３０７は、表示領域では、画素電極３１２とドレイン電極３１１との接続部を除いて覆っているが、周辺画素領域では、一部ビデオ線、クロック線等、配線容量が重くなる領域は、上記遮光層３０７をのぞき、照明光の光が混入し、回路の誤動作を起こす場合は画素電極３１２の層を覆う設計になっていて転送可能な工夫がなされている。さらに、３０８は遮光層３０７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯＧにより平坦化処理を施し、そのＰ−ＳｉＯ層３１８をさらに、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８の安定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−ＴＥＯＳ（Ｐｈｏｓｐｈｏ−Ｔｅｔｒａｅｔｏｘｙ−Ｓｉｌａｎｅ）膜を形成し、さらにＰ−ＳｉＯ層３１８をカバーした後、絶縁層３０８をＣＭＰ処理し、平坦化する方法を用いても良いことは言うまでもない。
【００４５】
また、３０９は反射電極３１２と遮光層３０７との間に設けられた絶縁層で、この絶縁層３０９を介して反射電極３１２の電荷保持容量となっている。大容量形成のために、ＳｉＯ２  以外に、高誘電率のＰ−ＳｉＮ、Ｔａ２  Ｏ５  、やＳｉＯ２  との積層膜等が有効である。遮光層３０７に用いるＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦なメタル上に設ける事により、絶縁層３０９は、５００〜５０００オングストローム程度の膜厚が好適である。
【００４６】
さらに、３１３は反射防止用膜、３１４は液晶材料、３１５は共通透明電極、３１６は対向基板、３１７，３１７′は高濃度不純物領域、３１９は表示領域、３２０は反射防止膜である。
【００４７】
図６に示すように、トランジスタ下部に形成されたウェル３０２，３０２’と同一極性の高濃度不純物層３１７，３１７′は、ウェル３０２，３０２’の周辺部及び内容に形成されており、高振幅な信号がソースに印加されても、ウェル電位は、低抵抗層で所望の電位に固定されているため、安定しており、高品質な画像表示が実現できた。さらにｎ型ウェル３０２’とｐ型ウェル３０２との間には、フィールド酸化膜を介して上記ｐ＋型、ｎ＋型の高濃度不純物層３１７，３１７′が設けられており、通常ＭＯＳトランジスタの時に使用されるフィールド酸化膜直下のチャネルストップ層を不要にしている。
【００４８】
これらのｐ＋型、ｎ＋型高濃度不純物層３１７，３１７′は、ソース、ドレイン層形成プロセスで同時にできるので作製プロセスにおけるマスク枚数、工数が削減され、低コスト化が図れた。
【００４９】
次に、３１３は共通透明電極３１５と対向基板３１６との間に設けられた反射防止用膜で、界面の液晶の屈折率を考慮して、界面反射率が軽減されるように構成される。その場合、対向基板３１６と、透過電極３１５の屈折率よりも小さい絶縁膜が好適である。
【００５０】
次に、本発明の平面図を図７に示す。図において、３２１は水平シフトレジスタ、３２２は垂直シフトレジスタ、３２３はｎチャンネルＭＯＳＦＥＴ、３２４はｐチャンネルＭＯＳＦＥＴ、３２５は保持容量、３２６は液晶層、３２７は信号転送スイッチ、３２８はリセットスイッチ、３２９はリセットパルス入力端子、３３０はリセット電源端子、３３１は映像信号の入力端子である。半導体基板３０１は図７ではｐ型になっているが、ｎ型でもよい。
【００５１】
ウェル領域３０２’は、半導体基板３０１と反対の導電型にする。このため、図７では、ウェル領域３０２はｐ型になっている。ｐ型のウェル領域３０２及びｎ型のウェル領域３０２′は、半導体基板３０１よりも高濃度に不純物が注入されていることが望ましく、半導体基板３０１の不純物濃度が１０１４〜１０１５（ｃｍ−３）のとき、ウェル領域３０２の不純物濃度は１０１５〜１０１７（ｃｍ−３）が望ましい。
【００５２】
図６において、ソース電極３１０は、表示用信号が送られてくるデータ配線に、ドレイン電極３１１は画素電極３１２に接続する。これらの電極３１０，３１１には、通常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，ＡｌＣｕ配線を用いる。これらの電極３１０，３１１の下部と半導体との接触面に、ＴｉとＴｉＮからなるバイアメタル層を用いると、コンタクトが安定に実現できる。またコンタクト抵抗も低減できる。また、第１，第２の実施形態で説明した配線についても画素同士のドライブ遅延が発生しない構造とすることは勿論である。さらに、画素電極３１２は、表面が平坦で、高反射材が望ましく、通常の配線用金属であるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，ＡｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用することが可能である。また、平坦性の向上のため、下地絶縁層３０９や画素電極３１２の表面をケミカルメカニカルポリッシング（ＣＭＰ）法によって処理している。
【００５３】
図７における保持容量３２５は、画素電極３１２と共通透明電極３１５の間の信号を保持するための容量である。ウェル領域３０２には、基板電位を印加する。本実施形態では、各行のトランスミッションゲート構成を、上から１行目は上がｎチャンネルＭＯＳＦＥＴ３２３で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行目は上がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチャンネルＭＯＳＦＥＴ３２３とするように、隣り合う行で順序を入れ換える構成にしている。以上のように、ストライプ型ウェルで表示領域の周辺で電源線とコンタクトしているだけでなく、表示領域にも、細い電源ラインを設けコンタクトをとっている。
【００５４】
この時、ウェルの抵抗の安定化がカギになる。したがって、ｐ型基板であれば、ｎウェルの表示領域内部でのコンタクト面積又はコンタクト数をｐウェルのコンタクトより増強する構成を採用した。ｐウェルは、ｐ型基板で一定電位がとられているため、基板が低抵抗体としての役割を演ずる。したがって、島状になるｎウェルのソース、ドレインへの信号の入出力による振られの影響が大きくなりやすいが、それを上部の配線層からのコンタクトを増強することで防止できた。これにより、安定した高品位な表示が実現できた。
【００５５】
映像信号（ビデオ信号、パルス変調されたデジタル信号など）は、映像信号入力端子３３１から入力され、水平シフトレジスタ３２１からのパルスに応じて信号転送スイッチ３２７を開閉し、各データ配線に出力する。垂直シフトレジスタ３２２からは、選択した行のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパルスを印加する。
【００５６】
以上のように、画素部のスイッチは、単結晶のＣＭＯＳトランスミッションゲートで構成されており、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい値に依存せず、ソースへの信号をフルに書き込める利点を有する。
【００５７】
又、スイッチが、単結晶トランジスタから成り立っており、ｐｏｌｙｓｉ−ＴＦＴの結晶粒界での不安定な振まい等がなく、バラツキのない高信頼性な高速駆動が実現できる。
【００５８】
次にパネル周辺回路の構成について、図８を用いて説明する。図８において、３３７は液晶素子の表示領域、３３２はレベルシフター回路、３３３はビデオ信号サンプリングスイッチ、３３４は水平シフトレジスタ、３３５はビデオ信号入力端子、３３６は垂直シフトレジスタである。
【００５９】
ここでの水平、垂直ＳＲ３３４，３３６は、走査方向は選択スイッチにより双方向可能なものとなっており、光学系の配置等の変更に対して、パネルの変更なしに対応でき、製品の異なるシリーズにも同一パネルが使用でき、低コスト化が図れるメリットがある。又、図８においては、ビデオ信号サンプリングスイッチ３３３は、片側極性の１トランジスタ構成のものを記述したが、これに限らず、ＣＭＯＳトランスミッションゲート構成にすることにより入力ビデオ線をすべてを信号線に書き込むことができることは、言うまでもない。勿論、この部分に、第１乃至第３の実施形態で用いた回路構成（レイアウト）を用いることで、良質な画質を得ることができる。
【００６０】
又、ＣＭＯＳトランスミッションゲート構成にした時、ｎＭＯＳゲートとｐＭＯＳゲート面積や、ゲートとソース・ドレインとの重なり容量の違いにより、ビデオ信号に振られが生じる課題がある。これにはそれぞれの極性のサンプリングスイッチのＭＯＳＦＥＴのゲート量の約１／２のゲート量のＭＯＳＦＥＴのソースとドレインとを信号線にそれぞれ接続し、逆相パルスで印加することにより振られが防止でき、きわめて良好なビデオ信号が信号線に書き込まれた。これにより、さらに高品位の表示が可能になった。
【００６１】
次に、ビデオ信号と、サンプリングパルスの同期を正確にとる方法について、図９を用いて説明する。このためには、サンプリングパルスのｄｅｌａｙ量を変化させる必要がある。３４２はパルスｄｅｌａｙ用インバータ、３４３はどのｄｅｌａｙ用インバータを選択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制御された出力、３４５は容量であり、Ｍ１〜Ｍ１１は各ＣＭＯＳ構成のドライバで、ｏｕｔＢは入力に対する逆相出力、ｏｕｔは同相出力であり、３４６は保護回路である。
【００６２】
また、ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（ＳＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバータ３４２を何個通過するかを選択できる。
【００６３】
この同期回路をパネルに内蔵していることにより、パネル外部からのパルスのｄｅｌａｙ量が、Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性がくずれても、上記選択スイッチで調整でき、Ｒ，Ｇ，Ｂのパルス位相高域による位置ずれがない良好な表示画像が得られた。又、パネル内部に温度測定ダイオードを内蔵させ、その出力によりｄｅｌａｙ量をテーブルから参照し温度補正することも有効である事は言うまでもない。
【００６４】
次に、液晶材との関係について説明する。図６では、平坦な対向基板構造のものを示したが、共通電極基板３１６は、共通透明電極３１５の界面反射を防ぐため、凹凸を形成し、その表面に共通透明電極３１５を設けている。また、共通電極基板３１６の反対側には、反射防止膜３２０を設けている。これらの凹凸形状の形成のために、微少な粒径の砥粒により砂ずり研磨をおこなう方式も高コントラスト化に有効である。
【００６５】
また、液晶材料としては、ポリマー・ネットワーク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマー・ネットワーク液晶ＰＮＬＣは、重合相分離法によって作製される。液晶と重合性モノマーやオリゴマーで溶液をつくり、通常の方法でセル中に注入した後、ＵＶ重合によって液晶と高分子を相分離させ、液晶中に網目状に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９０ｗｔ％）を含有している。
【００６６】
ＰＮＬＣにおいては、屈折率の異方性（Δｎ）の高いネマチック液晶を用いると光散乱が強くない、誘電異方性（Δε）の大きいネマチック液晶を用いると、低電圧で駆動が可能となる。ポリマー・ネットワークの大きさ、すなわち網目の中心間距離が１〜１．５（μｍ）の場合、光散乱は高コントラストを得るのに十分強くなる。
【００６７】
次に、シール構造と、パネル構造との関係について、図１０を用いて説明する。図１０において、３５１はシール部、３５２は電極パッド、３５３はクロックバッファー回路である。不図示のアンプ部は、パネル電気検査時の出力アンプとして使用するものである。また、対向基板の電位をとる不図示のＡｇペースト部があり、また、３５６は液晶素子による表示部、３５７は水平・垂直シフトレジスタ（Ｈ，ＶＳＲ）等の周辺回路部である。シール部３５１は表示部３５６の四方周辺に、半導体基板３０１上に画素電極３１２を設けたものと、共通電極３１５を備えたガラス基板との張り合わせのための圧着材や接着剤の接触領域を示し、シール部３５１で張り合わせた後に、表示部３５６とシフトレジスタ部３５７に液晶を封入する。
【００６８】
図１０に示すように、本実施形態では、シールの内部にも、外部にも、ｔｏｔａｌ  ｃｈｉｐ  ｓｉｚｅが小さくなるように、回路が設けられている。本実施形態では、パッドの引き出しをパネルの片辺側の１つに集中させているが、長辺側の両辺でも又、一辺でなく多辺からのとり出しも可能で、高速クロックをとり扱うときに有効である。
【００６９】
さらに、本発明のパネルは、Ｓｉ基板等の半導体基板を用いているため、プロジェクタのように強力な光が照射され、基板の側壁にも光があたると、基板電位が変動し、パネルの誤動作を引き起こす可能性がある。したがって、パネルの側壁及び、パネル上面の表示領域の周辺回路部は、遮光できる基板ホルダーとなっており、又、Ｓｉ基板の裏面は、熱伝導率の高い接着剤を介して熱伝導率の高いＣｕ等のメタルが接続されたホルダー構造となっている。
【００７０】
次に本発明のポイントである反射電極構造及びその作製方法について述べる。本発明の完全平坦化反射電極構造は、メタルをパターニングしてから、研磨する通常の方法とは異なり、電極パターンのところにあらかじめ、溝のエッチングをしておき、そこにメタルを成膜し、電極パターンが成形されない領域上のメタルを研磨でとり除くとともに、電極パターン上のメタルも平坦化する新規な方法である。しかも、配線の幅が配線以外の領域よりも極めて広く、従来のエッチング装置の常識では、下記問題が発生し、本発明の構造体は作製できない。
【００７１】
すなわち、エッチングすると、エッチング中にポリマーが堆積し、パターニングができなくなる。そこで、酸化膜系エッチング（ＣＦ４  ／ＣＨＦ３  系）において、条件を変えてみた（図１１）。図１１（ａ）に示すｔｏｔａｌ圧力（従来）１．７ｔｏｒｒ時と、（ｂ）に示すｔｏｔａｌ圧力（今回）１．０ｔｏｒｒ時とした場合を示す。
【００７２】
図１１（ａ）の条件で、デポジション性のガスＣＨＦ３  をへらすと、たしかにポリマーの堆積は、減少するが、レジストに近いパターンと遠いパターンでの寸法の違い（ローディング効果）がきわめて大きくなり、使用できない事がわかる。
【００７３】
図１１（ｂ）では、ローディング効果おさえるため、徐々に圧力を下げていき、１ｔｏｒｒ以下になるとローディング効果がかなり抑制され、かつＣＨＦ３  をゼロにし、ＣＦ４  のみによるエッチングが有効であることを見出した。
【００７４】
さらに、画素電極領域は、ほとんどレジストが存在せず、周辺部にはレジストでしめられている。構造体を形成するのは難しく、構造として、画素電極と同等の空き電極とその形状を表示領域の周辺部まで設ける事が有効であることがわかった。
【００７５】
本構造にすることにより、従来あった表示部と周辺部もしくはシール部との段差もなくなり、ギャップ精度が高くなり、面内均一圧が高くなるだけでなく、注入時のムラもへり、高品位の画質が歩留りよくできる効果が得られた。
【００７６】
次に本発明の反射型液晶パネルを組み込む光学システムについて図１２を用いて説明する。図１２において、３７１はハロゲンランプ等の光源、３７２は光源像をしぼり込む集光レンズ、３７３，３７５は平面状の凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分解する色分解光学素子で、ダイクロイックミラー、回折格子等が有効である。
【００７７】
また、３７６はＲ，Ｇ，Ｂ光に分離されたそれぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミラー、３７７は集光ビームを反射型液晶パネルに平行光で照明するための視野レンズ、３７８はＲ，Ｇ，Ｂ毎の上述の反射型液晶素子、３７９の位置にしぼりがある。また、３８０は複数のレンズを組み合わせて拡大する投射レンズである。また、３８１はスクリーンで、通常、投射光を平行光へ変換するフレネルレンズと上下、左右に広視野角として表示するレンチキュラレンズの２板より構成されると明瞭な高コントラストで明るい画像を得ることができる。図１２の構成では、１色の液晶パネルのみ記載されているが、色分解光学素子３７４からしぼり部３７９の間は３色それぞれに分離されており、３板パネルが配置されている。又、反射型液晶装置パネル表面にマイクロレンズアレーを設け、異なる入射光を異なる画素領域に照射させる配置をとることにより、３板のみならず、単板構成でも可能であることは言うまでもない。液晶素子の液晶層に電圧が印加され、各画素で正反射した光は、３７９に示すしぼり部を透過し、スクリーン上に投射される。
【００７８】
一方、電圧が印加されずに、液晶層が散乱体となっている時、反射型液晶素子へ入射した光は、等方的に散乱し、３７９に示す絞り部の開口を見込む角度の中の散乱光以外は、投射レンズに入らない。これにより黒を表示する。以上の光学系からわかるように、偏光板が不要で、しかも画素電極の全面が信号光が高反射率で投射レンズにはいるため、従来よりも２−３倍明るい表示が実現できた。上述の実施形態でも述べたように、対向基板表面、界面には、反射防止対策が施されており、ノイズ光成分も極めて少なく、高コントラスト表示が実現できた。又、パネルサイズが小さくできるため、すべての光学素子（レンズ、ミラーｅｔｃ．）が小型化され、低コスト、軽量化が達成された。
【００７９】
又、光源の色ムラ、輝度ムラ、変動は、光源と光学系との間にインテグレタ（はえの目レンズ型ロッド型）を挿入することにより、スクリーン上での色ムラ、輝度ムラは、解決できた。
【００８０】
上記液晶パネル以外の周辺電気回路について、図１３を用いて説明する。図において、３８５は電源で、主にランプ用電源とパネルや信号処理回路駆動用システム電源に分離される。３８６はプラグ、３８７はランプ温度検出器で、ランプの温度の異常があれば、制御ボード３８８によりランプを停止させる等の制御を行う。これは、ランプに限らず、３８９のフィルタ安全スイッチでも同様に制御される。たとえば、高温ランプハウスボックスを開けようとした場合、ボックスがあかなくなるような安全上の対策が施されている。３９０はスピーカー、３９１は音声ボードで、要求に応じて３Ｄサウンド、サラウンドサウンド等のプロセッサも内蔵できる。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビデオ信号用コンポジット映像、音声等の外部装置３９６からの入力端子及びどの信号を選択するかの選択スイッチ３９５、チューナ３９４からなり、デコーダ３９３を介して拡張ボード２へ信号が送られる。一方、拡張ボード２は、おもに、別系列からのビデオやコンピュータのＤｓｕｂ１５ピン端子を有し、デコーダ３９３からのビデオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄコンバータ４５１でディジタル信号に変換される。
【００８１】
また、４５３は主にビデオＲＡＭ等のメモリとＣＰＵとからなるメインボードである。Ａ／Ｄコンバータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メモリに蓄積され、高画素数へうまく割りあてるために、液晶素子数にマッチしていない空き素子の不足の信号を補間して作成したり、液晶表示素子に適したγ変換エッジ階調、ブライト調整バイアス調整等の信号処理を行う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場合、その解像度変換処理も行う。一画像データだけでなく、複数の画像データのＮＴＳＣ信号にコンピュータ信号を合成させる等の処理もこのメインボード４５３で行う。メインボード４５３の出力はシリアル・パラレル変換され、ノイズの影響を受けにくい形態でヘッドボード４５４に充られる。このヘッドボード４５４で、再度パラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデオ線数に応じて分割され、ドライブアンプを介して、Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４５７へ信号を書き込む。４５２はリモコン操作パネルで、コンピュータ画面も、ＴＶと同様の感覚で、簡単操作可能となっている。また、液晶パネル４５５，４５６，４５７の夫々は、各色の色フィルタを備えた同一の液晶装置構成であり、その水平・垂直走査回路は第１〜第３の実施形態で説明したものを適用する。各液晶装置は以上の説明のように、必ずしも高解像度がない画像も処理により高品位画像化になるため、本発明の表示結果は、きわめてきれいな画像表示が可能である。
【００８２】
［第５の実施形態］
図１４に本発明の液晶表示装置を用いた前面及び背面投写型液晶表示装置光学系の構成図を示す。本図はその上面図を表す図１４（ａ）、正面図を表す図１４（ｂ）、側面図を表す図１４（ｃ）から成っている。同図において、１３０１はスクリーンに投射する投影レンズ、１３０２はマイクロレンズ付液晶パネル、１３０３は偏光ビームスプリッター（ＰＢＳ）、１３４０はＲ（赤色光）反射ダイクロイックミラー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイクロイックミラー、１３４２はＢ（青色光）反射ダイクロイックミラー、１３４３は全色光を反射する高反射ミラー、１３５０はフレネルレンズ、１３５１は凸レンズ、１３０６はロッド型インテグレーター、１３０７は楕円リフレクター、１３０８はメタルハライド、ＵＨＰ等のアークランプである。
【００８３】
ここで、Ｒ（赤色光）反射ダイクロイックミラー１３４０、Ｂ／Ｇ（青色＆緑色光）反射ダイクロイックミラー１３４１、Ｂ（青色光）反射ダイクロイックミラー１３４２はそれぞれ図１５に示したような分光反射特性を有している。そしてこれらのダイクロイックミラーは高反射ミラー１３４３とともに、図１６の斜視図に示したように３次元的に配置されており、後述するように白色照明光をＲＧＢに色分解するとともに、液晶パネル１３０２に対して各原色光が、３次元的に異なる方向から該液晶パネル１３０２を照明するようにしている。
【００８４】
ここで、光束の進行過程に従って説明すると、まず光源のランプ１３０８からの出射光束は白色光であり、楕円リフレクター１３０７によりその前方のインテグレータ１３０６の入り口に集光され、このインテグレーター１３０６内を反射を繰り返しながら進行するにつれて光束の空間的強度分布が均一化される。そしてインテグレーター１３０６を出射した光束は凸レンズ１３５１とフレネルレンズ１３５０とにより、ｘ軸−方向（図１４（ｂ）の正面図基準）に平行光束化され、まずＢ反射ダイクロイックミラー１３４２に至る。このＢ反射ダイクロイックミラー１３４２ではＢ光（青色光）のみが反射され、ｚ軸−方向つまり下側（図１４（ｂ）の正面図基準）にｚ軸に対して所定の角度でＲ反射ダイクロイックミラー１３４０に向かう。
【００８５】
一方、Ｂ光以外の色光（Ｒ／Ｇ光）はこのＢ反射ダイクロイックミラー１３４２を通過し、高反射ミラー１３４３により直角にｚ軸−方向（下側）に反射され、やはりＲ反射ダイクロイックミラー１３４０に向かう。ここで、Ｂ反射ダイクロイックミラー１３４２と高反射ミラー１３４３は共に図１４（ａ）の正面図を基にして言えば、インテグレーター１３０６からの光束（ｘ軸−方向）をｚ軸−方向（下側）に反射するように配置しており、高反射ミラー１３４３はｙ軸方向を回転軸にｘ−ｙ平面に対して丁度４５°の傾きとなっている。それに対してＢ反射ダイクロイックミラー１３４２はやはりｙ軸方向を回転軸にｘ−ｙ平面に対して、この４５°よりも浅い角度に設定されている。
【００８６】
従って、高反射ミラー１３４３で反射されたＲ／Ｇ光はｚ軸−方向に直角に反射されるのに対して、Ｂ反射ダイクロイックミラー１３４２で反射されたＢ光はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で下方向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１３０２上の照明範囲を一致させるため、各色光の主光線は液晶パネル１３０２上で交差するように、高反射ミラー１３４３とＢ反射ダイクロイックミラー１３４２のシフト量およびチルト量が選択されている。
【００８７】
次に、前述のように下方向（ｚ軸−方向）に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に向かうが、これらはＢ反射ダイクロイックミラー１３４２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸にｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射ダイクロイックミラー１３４０はやはりｘ軸方向を回転軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光のうち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０３を通じて偏光化された後、ｘ−ｚ面に水平に配置された液晶パネル１３０２を照明する。このうちＢ光は前述したように（図１４（ａ）、図１４（ｂ）参照）、ｘ軸に対して所定の角度（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射ダイクロイックミラー１３４１による反射後は、ｙ軸に対して所定の角度（ｘ−ｙ面内チルト）を維持し、その角度を入射角（ｘ−ｙ面方向）として該液晶パネル１３０２を照明する。
【００８８】
Ｇ光についてはＢ／Ｇ反射ダイクロイックミラー１３４１により直角に反射し、ｙ軸＋方向に進み、ＰＢＳ１３０３を通じて偏光化された後、入射角０°つまり垂直に該液晶パネル１３０２を照明する。またＲ光については、前述のようにＢ／Ｇ反射ダイクロイックミラー１３４１の手前に配置されたＲ反射ダイクロイックミラー１３４０によりＲ反射ダイクロイックミラー１３４０にてｙ軸＋方向に反射されるが、図１４（ｃ）（側面図）に示したようにｙ軸に対して所定の角度（ｙ−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３を通じて偏光化された後、該液晶パネル１３０２をこのｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明する。また、前述と同様にＲＧＢ各色光の液晶パネル１３０２上の照明範囲を一致させるため、各色光の主光線は液晶パネル１３０２上で交差するように、Ｂ／Ｇ反射ダイクロイックミラー１３４１とＲ反射ダイクロイックミラー１３４０のシフト量およびチルト量が選択されている。
【００８９】
さらに、図１５（ａ）に示したようにＢ反射ダイクロイックミラー１３４１のカット波長は４８０ｎｍ、図１５（ｂ）に示したようにＢ／Ｇ反射ダイクロイックミラー１３４１のカット波長は５７０ｎｍ、図１５（ｃ）に示したようにＲ反射ダイクロイックミラー１３４０のカット波長は６００ｎｍであるから、不要な橙色光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過して捨てられる。これにより最適な色バランスを得ることができる。
【００９０】
そして後述するように液晶パネル１３０２にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸＋方向に反射する光束が画像光となり、投影レンズ１３０１を通じて、スクリーン（不図示）に拡大投影される。ところで、該液晶パネル１３０２を照明する各ＲＧＢ光は入射角が異なるため、そこから反射されてくる各ＲＧＢ光もその出射角を異にしているが、投影レンズ１３０１としてはこれらを全て取り込むに十分な大きさのレンズ径及び開口のものを用いている。ただし、投影レンズ１３０１に入射する光束の傾きは、各色光がマイクロレンズを２回通過することにより平行化され、液晶パネル１３０２への入射光の傾きを維持している。
【００９１】
ところが、図２８に示したように従来例の透過型では、液晶パネルを出射した光束はマイクロレンズの集光作用分も加わってより大きく広がってしまうので、この光束を取り込むための投影レンズはさらに大きな開口数が求められ、高価なレンズとなっていた。しかし、本例では液晶パネル２からの光束の広がりはこのように比較的小さくなるので、より小さな開口数の投影レンズでもスクリーン上で十分に明るい投影画像を得ることができ、より安価な投影レンズを用いることが可能になる。また、図２９に示す縦方向に同一色が並ぶストライプタイプの表示方式の例を本実施形態に用いることも可能であるが、後述するように、マイクロレンズを用いた液晶パネルの場合は好ましくない。
【００９２】
次に、ここで用いる本発明液晶パネル１３０２について説明する。図１７に該液晶パネル１３０２の拡大断面模式図（図１６のｙ−ｚ面に対応）を示す。図において、１３２１はマイクロレンズ基板、１３２２はマイクロレンズ、１３２３はシートガラス、１３２４は透明対向電極、１３２５は液晶層、１３２６は画素電極、１３２７はアクティブマトリックス駆動回路部、１３２８はシリコン半導体基板である。マイクロレンズ１３２２は、いわゆるイオン交換法によりガラス基板（アルカリ系ガラス）１３２１の表面上に形成されており、画素電極１３２６のピッチの倍のピッチで２次元的アレイ構造を成している。
【００９３】
液晶層１３２５は反射型に適応したいわゆるＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を採用しており、不図示の配向層により所定の配向が維持されている。第４の実施形態と比べると電圧値が低く、画素電極１３２６の電位の精度はさらに重要になってくるため、本発明の回路、構成は有効であり、単板で画素数も多く、従ってビデオ線の本数も多いため、第１乃至第３の実施形態の構成は非常に有効となる。画素電極１３２６はＡｌから成り、反射鏡を兼ねており、表面性を良くして反射率を向上させるため、パターニング後の最終工程でいわゆるＣＭＰ処理を施している（詳しくは後述する）。
【００９４】
アクティブマトリックス駆動回路部１３２７はいわゆるシリコン半導体基板１３２８上に設けられた半導体回路であり、上記画素電極１３２６をアクティブマトリックス駆動するものであり、該回路マトリックスの周辺部には、不図示のゲート線ドライバー（垂直レジスター等）や信号線ドライバー（水平レジスター等）が設けられている（詳しくは後述する）。これらの周辺ドライバーおよびアクティブマトリックス駆動回路はＲＧＢの各原色映像信号を所定の各ＲＧＢ画素に書き込むように構成されており、該各画素電極１３２６はカラーフィルターは有さないものの、前記アクティブマトリックス駆動回路にて書き込まれる原色映像信号により各ＲＧＢ画素として区別され、後述する所定のＲＧＢ画素配列を形成している。
【００９５】
ここで、液晶パネル１３０２に対して照明するＧ光について見てみると、前述したようにＧ光はＰＢＳ１３０３により偏光化されたのち該液晶パネル１３０２に対して垂直に入射する。この光線のうち１つのマイクロレンズ１３２２ａに入射する光線例を図中の矢印Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画素電極１３２６ｇ上を照明する。そしてＡｌより成る該画素電極１３２６ｇにより反射され、再び同じマイクロレンズ１３２２ａを通じてパネル外に出射していく。このように液晶層１３２５を往復通過する際、該Ｇ光線（偏光）は画素電極１３２６ｇに印加される信号電圧により対向電極１３２４との間に形成される電界による液晶の動作により変調を受けて、該液晶パネルを出射し、ＰＢＳ１３０３に戻る。
【００９６】
ここで、その変調度合いによりＰＢＳ面１３０３ａにて反射され、投影レンズ１３０１に向かう光量が変化し、各画素のいわゆる濃淡階調表示がなされることになる。一方、上述したように図中断面（ｙ−ｚ面）内の斜め方向から入射してくるＲ光については、やはりＰＢＳ１３０３により偏光されたのち、例えばマイクロレンズ１３２２ｂに入射するＲ光線に注目すると、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロレンズ１３２２ｂにより集光され、その真下よりも左側にシフトした位置にあるＲ画素電極１３２６ｒ上を照明する。そして該画素電極１３２６ｒにより反射され、図示したように今度は隣（−ｚ方向）のマイクロレンズ１３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕｔ））。
【００９７】
この際、該Ｒ光線（偏光）はやはり画素電極１３２６ｒに印加される信号電圧により対向電極１３２４との間に形成される画像信号に応じた電界による液晶の動作により変調を受けて、該液晶パネルを出射し、ＰＢＳ１３０３に戻る。そして、その後のプロセスは前述のＧ光の場合と全く同じように、画像光を投影レンズ１３０１から投影される。ところで、図１７の描写では画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光とＲ光の色光が１部重なり干渉しているようになっているが、これは模式的に液晶層の厚さを拡大誇張して描いているためであり、実際には該液晶層の厚さは１〜５μであり、シートガラス１３２３の５０〜１００μに比べて非常に薄く、画素サイズに関係なくこのような干渉は起こらない。
【００９８】
次に、図１８に本例での色分解・色合成の原理説明図を示す。ここで、図１８（ａ）は液晶パネル１３０２の上面模式図、図１８（ｂ）、図１８（ｃ）はそれぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図である。ここで、マイクロレンズ１３２２は、図１８（ａ）の一点鎖線に示すように、Ｇ光を中心として両隣接する２色画素の半分ずつに対して１個が対応している。このうち図１８（ｃ）はｙ−ｚ断面を表す上記図１７に対応するものであり、各マイクロレンズ１３２２に入射するＧ光とＲ光の入出射の様子を表している。これから判るように各Ｇ画素電極は各マイクロレンズの中心の真下に配置され、各Ｒ画素電極は各マイクロレンズ間境界の真下に配置されている。従ってＲ光の入射角はそのｔａｎθが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素電極間距離の比に等しくなるように設定するのが好ましい。
【００９９】
一方、図１８（ｂ）は該液晶パネル１３０２のｘ−ｙ断面に対応するものである。このｘ−ｙ断面については、Ｂ画素電極とＧ画素電極とが図１８（ｃ）と同様に交互に配置されており、やはり各Ｇ画素電極は各マイクロレンズ中心の真下に配置され、各Ｂ画素電極は各マイクロレンズ間境界の真下に配置されている。
【０１００】
ところで該液晶パネルを照明するＢ光については、前述したようにＰＢＳ１３０３による偏光化後、図中断面（ｘ−ｙ面）の斜め方向から入射してくるため、Ｒ光の場合と全く同様に、各マイクロレンズ１３２２から入射したＢ光線は、図示したようにＢ画素電極１３２６ｂにより反射され、入射したマイクロレンズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶による変調や液晶パネルからのＢ出射光の投影については、前述のＧ光およびＲ光と同様である。
【０１０１】
また、各Ｂ画素電極１３２６ｂは各マイクロレンズ間境界の真下に配置されており、Ｂ光の液晶パネルに対する入射角についても、Ｒ光と同様にそのｔａｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画素電極間距離の比に等しくなるように設定するのが好ましい。ところで、本例液晶パネルでは以上述べたように各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ…の並びに、ｘ方向に対してはＢＧＢＧＢＧ…の並びとなっているが、図１８（ａ）はその平面的な並びを示している。このように各画素サイズは縦横共にマイクロレンズの約半分になっており、画素ピッチはｘ−ｚ両方向ともにマイクロレンズのそれの半分になっている。また、Ｇ画素は平面的にもマイクロレンズ中心の真下に位置し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ境界に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロレンズ境界に位置している。また、１つのマイクロレンズ単位の形状は矩形（画素の２倍サイズ）となっている。
【０１０２】
図１９に本液晶パネルの部分拡大上面図を示す。ここで図中の破線格子１３２９は１つの絵素を構成するＲＧＢ画素のまとまりを示している。つまり、図１７のアクティブマトリックス駆動回路部１３２７により各ＲＧＢ画素が駆動される際、破線格子１３２９で示されるＲＧＢ画素ユニットは同一画素位置に対応したＲＧＢ映像信号にて駆動される。ここでＲ画素電極１３２６ｒ、Ｇ画素電極１３２６ｇ、Ｂ画素電極１３２６ｂから成る１つの絵素に注目してみると、まずＲ画素電極１３２６ｒは矢印ｒ１で示されるようにマイクロレンズ１３２２ｂから前述したように斜めに入射するＲ光で照明され、そのＲ反射光は矢印ｒ−２で示すようにマイクロレンズ１３２２ａを通じて出射する。Ｂ画素電極１３２６ｂは矢印ｂ１で示されるようにマイクロレンズ１３２２ｃから前述したように斜めに入射するＢ光で照明され、そのＢ反射光は矢印ｂ２で示すようにやはりマイクロレンズ１３２２ａを通じて出射する。またＧ画素電極１３２６ｇは正面後面矢印ｇ１２で示されるように、マイクロレンズ１３２２ａから前述したように垂直（紙面奥へ向かう方向）に入射するＧ光で照明され、そのＧ反射光は同じマイクロレンズ１３２２ａを通じて垂直に（紙面手前に出てくる方向）出射する。
【０１０３】
このように、本液晶パネルにおいては、１つの絵素を構成するＲＧＢ画素ユニットについて、各原色照明光の入射照明位置は異なるものの、それらの出射については、同じマイクロレンズ（この場合は１３２２ａ）から行われる。そしてこのことはその他の全ての絵素（ＲＧＢ画素ユニット）についても成り立っている。
【０１０４】
従って、図２０に示すように本液晶パネルからの全出射光をＰＢＳ１３０３および投影レンズ１３０１を通じて、スクリーン１３０９に投写するに際して、液晶パネル１３０２内のマイクロレンズ位置がスクリーン１３０９上に結像投影されるように光学調整すると、その投影画像は図２２に示すようなマイクロレンズの格子内に各絵素を構成する該ＲＧＢ画素ユニットからの出射光が混色した状態つまり同画素混色した状態の絵素を構成単位としたものとなる。そして、前述した図２９による従来例のようないわゆるＲＧＢモザイクが無い、質感の高い良好なカラー画像表示が可能となる。
【０１０５】
アクティブマトリックス駆動回路部１３２７は各画素電極１３２６の下に存在するため、図１７の回路断面図上では絵素を構成する各ＲＧＢ画素は単純に横並びに描かれているが、各画素ＦＥＴのドレインは、図１９に示したような２次元的配列の各ＲＧＢ画素電極１３２６に接続している。
【０１０６】
ところで、本投写型液晶表示装置の駆動回路系についてその全体ブロック図を図２１に示す。ここで、１３１０はパネルドライバーであり、ＲＧＢ映像信号を極性反転し、かつ所定の電圧増幅をした液晶駆動信号を形成するとともに、対向電極１３２４の駆動信号、各種タイミング信号等を形成している。１３１２はインターフェースであり、各種映像及び制御伝送信号を標準映像信号等にデコードしている。また、１３１１はデコーダーであり、インターフェース１３１２からの標準映像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶パネル１３０２に対応した画像信号にデコード・変換している。１３１４はバラストである点灯回路であり、楕円リフレクター１３０７内のアークランプ１３０８を駆動点灯する。１３１５は電源回路であり、各回路ブロックに対して電源を供給している。１３１３は不図示の操作部を内在したコントローラーであり、上記各回路ブロックを総合的にコントロールするものである。このように本投写型液晶表示装置は、その駆動回路系は単板式プロジェクターとしては、ごく一般的なものであり、特に駆動回路系に負担を掛けることなく、前述したようなＲＧＢモザイクの無い良好な質感のカラー画像を表示することができるものである。
【０１０７】
ところで図２３に本実施形態における液晶パネルの別形態の部分拡大上面図を示す。ここでは、マイクロレンズ１３２２の１つは、画素Ｒ，Ｇ，Ｂの３つに対応して配されている。また、マイクロレンズ１３２２の中心真下位置にＢ画素電極１３２６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇが交互に並ぶように、上下方向にＲ画素１３２６ｒが交互に並ぶように配列している。このように配列しても、絵素を構成するＲＧＢ画素ユニットからの反射光が１つの共通マイクロレンズから出射するように、Ｂ光を垂直入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とすることにより、前例と全く同様な効果を得ることができる。また、さらにマイクロレンズ１３２２の中心真下位置にＲ画素を配列しその他の色画素を左右または上下方向にＲ画素に対してＧ，Ｂ画素を交互に並ぶようにしても良い。
【０１０８】
［第６の実施形態］
図２４に本発明に係わる液晶パネルの第６の実施形態を示す。同図は本液晶パネル１３２０の部分拡大断面図である。前記第５の実施形態との相違点を述べると、まず対向ガラス基板としてシートガラス１３２３を用いており、マイクロレンズ１２２０については、シートガラス１３２３上に熱可塑性樹脂を用いたいわゆるリフロー法により形成している。さらに、非画素部にスペーサー柱１２５１を感光性樹脂のフォトリソグラフィーにて形成している。該液晶パネル１３２０の部分上面図を図２５（ａ）に示す。
【０１０９】
この図２４，図２５から判るようにスペーサー柱１２５１は所定の画素のピッチでマイクロレンズ１２２０の角隅部の非画素領域に形成されている。このスペーサー柱１２５１を通るＡ−Ａ′断面図を図２５（ｂ）に示す。このスペーサー柱１２５１の形成密度については１０〜１００画素ピッチでマトリックス状に設けるのが好ましく、シートガラス１３２３の平面性と液晶の注入性というスペーサー柱数に対して相反するパラメーターを共に満足するように設定する必要がある。また本実施形態では金属膜パターンによる遮光層１２２１を設けており、各マイクロレンズ境界部分からの漏れ光の進入を防止している。これにより、このような漏れ光による投影画像の彩度低下（各原色画像光の混色による）やコントラスト低下が防止される。従って本液晶パネル１３２０を用いて、本実施形態の如き液晶パネルを備えた投写型表示装置を構成することにより、さらにメリハリのある良好な画質が得られるようになる。
【０１１０】
上記第４乃至第６の実施形態で液晶パネルや投写型表示装置について説明したが、第１乃至第３の実施形態で示した液晶画素のドライブ用配線について、複数の信号線、例えばＲ，Ｇ，Ｂ各色用の入力アナログ信号線から水平・垂直シフトレジスタから各画素への配線線長や配線容量を一致させることで、正確な画像、高品位な画像を得ることができることは、容易に構成できる。
【０１１１】
【発明の効果】
以上説明したように、本発明によればアナログビデオ入力を複数有する液晶表示装置において、該半導体装置内にはアナログビデオ入力線が半導体装置の片側に３本以上有し、且つアナログビデオ入力線と画素アレイの間にはアナログビデオ信号を所望の信号線に伝達させるためのアナログスイッチを有し、該アナログビデオ入力線と該アナログスイッチとの接続距離の大小を順序正しくしない事によって、多少の画素電位のばらつきがあったとしても、良質な画質を得ることができる、液晶表示装置を提供することができた。
【０１１２】
アナログビデオ入力線が半導体装置の両側に各２本以上有する場合はさらに、該アナログビデオ入力線と該アナログスイッチとの接続距離の大小の順番が両側で異なることによって、多少の画素電位のばらつきがあったとしても、良質な画質を得ることができる、液晶表示装置を提供することができた。またアナログビデオ入力線と該アナログスイッチとの接続距離はそれぞれ複数のアナログビデオ入力線に対応して異なっていても、配線自体の長さを等しくすることで、画素電位を安定的に固定し、液晶にかかる電圧を精密に制御でき、上記の組み合わせでさらに良質な画質を得ることができる、液晶表示装置を提供することができた。
【０１１３】
さらに、本発明に関わる投写型液晶表示装置においては、マイクロレンズ付反射型液晶パネルとそれぞれ異なる方向から各原色光を照明する光学系等を用いて、１つの絵素を構成する１組のＲ，Ｇ，Ｂ画素からの液晶による変調後の反射光が同一のマイクロレンズを通じて出射するようにしたことにより、ＲＧＢモザイクの無い質感の高い良好なカラー画像投写表示が可能となる。
【０１１４】
また、各画素からの光束はマイクロレンズを２回通過してほぼ並行化されるので、開口数の小さい安価な投影レンズを用いてもスクリーン上で明るい投影画像を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を表す概略的回路図である。
【図２】本発明の第２実施形態を表す概略的回路図である。
【図３】本発明の第２実施形態で使用した概略的回路図である。
【図４】本発明の第３実施形態を表す概略的回路図である。
【図５】本発明の第３実施形態を表す概略的回路図である。
【図６】本発明によるＣＭＰにより製造される液晶素子の断面図である。
【図７】本発明による液晶装置の概略的回路図である。
【図８】本発明による液晶装置のブロック図である。
【図９】本発明による液晶装置の入力部のディレイ回路を含む回路図である。
【図１０】本発明による液晶装置の液晶パネルの概念図である。
【図１１】本発明による液晶装置の製造上のエッチング処理の良否を判断するグラフである。
【図１２】本発明による液晶装置を用いた液晶プロジェクターの概念図である。
【図１３】本発明による液晶プロジェクターの内部を示す回路ブロック図である。
【図１４】本発明による投写型液晶表示装置の光学系の実施形態を示す全体構成図である。
【図１５】本発明による投写型液晶表示装置の光学系に用いたダイクロイックミラーの分光反射特性図である。
【図１６】本発明による投写型液晶表示装置の光学系の色分解照明部の斜視図である。
【図１７】本発明による液晶パネルの一実施形態の断面図である。
【図１８】本発明による液晶パネルの色分解・色合成の原理説明図である。
【図１９】本発明による一実施形態の液晶パネルの部分拡大上面図である。
【図２０】本発明による投写型液晶表示装置の投影光学系を示す部分構成図である。
【図２１】本発明による投写型液晶表示装置の駆動回路系を示すブロック図である。
【図２２】本発明による投写型液晶表示装置のスクリーン上投影像の部分拡大図である。
【図２３】本発明による一実施形態の液晶パネルの部分拡大上面図である。
【図２４】本発明による一実施形態の液晶パネルの部分拡大上面図である。
【図２５】本発明による一実施形態の液晶パネルの部分拡大上面図と断面図である。
【図２６】液晶装置の液晶パネルの製造工程上の断面図である。
【図２７】液晶装置の液晶パネルの製造工程上の断面図である。
【図２８】マイクロレンズ付き透過型液晶パネルの部分拡大断面図である。
【図２９】マイクロレンズ付き透過型液晶パネルを用いた投写型液晶表示装置のスクリーン上投影像の部分拡大図である。
【符号の説明】
１  画素領域
２  水平シフトレジスタ
３    垂直シフトレジスタ
４１〜４８    アナログビデオ入力線
６  アナログスイッチ
７  付加配線
８  信号線
５１〜５４  配線
１０１〜１０３  電源
３０１  半導体基板
３０２，３０２’    ｐ型及びｎ型ウェル
３０３，３０３’    ソース領域
３０４    ゲート領域
３０５，３０５’    ドレイン領域
３０６    ＬＯＣＯＳ絶縁層
３０７    遮光層
３０８    ＰＳＧ
３０９    プラズマＳｉＮ
３１０    ソース電極
３１１    連結電極
３１２    反射電極＆画素電極
３１３  反射防止膜
３１４  液晶層
３１５    共通透明電極
３１６    対向電極
３１７，３１７’  高濃度不純物領域
３１９    表示領域
３２０    反射防止膜
３２１，３２２  シフトレジスタ
３２３  ｎＭＯＳ
３２４  ｐＭＯＳ
３２５  保持容量
３２７    信号転送スイッチ
３２８    リセットスイッチ
３２９    リセットパルス入力端子
３３０    リセット電源端子
３３１    映像信号入力端子
３３２  昇圧レベルシフター
３４２  パルスｄｅｌａｙ用インバータ
３４３  スイッチ
３４４    出力
３４５    容量
３４６    保護回路
３５１  シール部
３５２  電極パッド
３５３    クロックバッファー
３７１  光源
３７２    集光レンズ
３７３，３７５    フレネルレンズ
３７４  色分解光学素子
３７６    ミラー
３７７    視野レンズ
３７８  液晶装置
３７９    絞り部
３８０    投影レンズ
３８１  スクリーン
３８５    電源
３８６    プラグ
３８７    ランプ温度検出
３８８    制御ボード
３８９    フィルタ安全スイッチ
４５３  メインボード
４５４  液晶パネルドライブヘッドボード
４５５，４５６，４５７  液晶装置
１２２０  マイクロレンズ（リフロー熱ダレ式）
１２５１    スペーサー柱
１２５２    周辺シール部
１３０１  投影レンズ
１３０２    マイクロレンズ付液晶パネル
１３０３    偏光ビームスプリッター（ＰＢＳ）
１３０６    ロッド型インテグレータ
１３０７    楕円リフレクター
１３０８    アークランプ
１３０９  スクリーン
１３１０    パネルドライバー
１３１１    デコーダー
１３１２    インターフェース回路
１３１４  バラスト（アークランプ点灯回路）
１３２０  マイクロレンズ付液晶パネル
１３２１  マイクロレンズガラス基板
１３２２    マイクロレンズ（インデックス分布式）
１３２３  シートガラス
１３２４  対向透明電極
１３２５    液晶
１３２６  画素電極
１３２７  アクティブマトリックス駆動回路部
１３２８    シリコン半導体基板
１３２９    基本絵素単位
１３４０    Ｒ反射ダイクロイックミラー
１３４１    Ｂ／Ｇ反射ダイクロイックミラー
１３４２    Ｂ反射ダイクロイックミラー
１３４３    高反射ミラー
１３５０    フレネルレンズ（第２コンデンサーレンズ）
１３５１    第１コンデンサーレンズ
【図１】
0003630945.tif 000002
【図２】
0003630945.tif 000003
【図３】
0003630945.tif 000004
【図４】
0003630945.tif 000005
【図５】
0003630945.tif 000006
【図６】
0003630945.tif 000007
【図７】
0003630945.tif 000008
【図８】
0003630945.tif 000009
【図９】
0003630945.tif 000010
【図１０】
0003630945.tif 000011
【図１１】
0003630945.tif 000012
【図１２】
0003630945.tif 000013
【図１３】
0003630945.tif 000014
【図１４】
0003630945.tif 000015
【図１５】
0003630945.tif 000016
【図１６】
0003630945.tif 000017
【図１７】
0003630945.tif 000018
【図１８】
0003630945.tif 000019
【図１９】
0003630945.tif 000020
【図２０】
0003630945.tif 000021
【図２１】
0003630945.tif 000022
【図２２】
0003630945.tif 000023
【図２３】
0003630945.tif 000024
【図２４】
0003630945.tif 000025
【図２５】
0003630945.tif 000026
【図２６】
0003630945.tif 000027
【図２７】
0003630945.tif 000028
【図２８】
0003630945.tif 000029
【図２９】
0003630945.tif 000030