(57)【特許請求の範囲】
【請求項１】
レベルシフト回路を含む半導体装置において、
前記レベルシフト回路は、
第１の電源電圧に対応した互いに逆位相の第１入力信号および第２入力信号が入力される第１入力端子および第２入力端子と、
前記第１の電源電圧とは異なる第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第１スイッチング素子および第２導電型の第２スイッチング素子と、前記第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第３スイッチング素子および第２導電型の第４スイッチング素子とが、並列に接続されて形成されたスイッチング回路と、
前記第１、第２スイッチング素子の接続部と、前記第３スイッチング素子の制御電極とに接続され、第１出力信号が出力される第１出力端子と、
前記第３、第４スイッチング素子の接続部と、前記第１スイッチング素子の制御電極とに接続され、第２出力信号が出力される第２出力端子と、
を有し、
前記第１ないし第４スイッチング素子は、チャネルが非単結晶半導体層に形成されるＴＦＴであり、
前記第１入力端子は、前記第２スイッチング素子の制御電極に接続されてなり、
前記第２入力端子は、前記第４スイッチング素子の制御電極に接続されてなり、
前記第１伝達手段は、前記第１入力端子と前記第２出力端子との間に接続されたキャパシタであり、
前記第２伝達手段は、前記第２入力端子と前記第１出力端子との間に接続されたキャパシタであり、
前記第１および第２入力端子に入力された前記第１および第２入力信号を、前記第２の電源電圧に対応した前記第１および第２出力信号に変換し、
前記第１入力端子に入力された信号の変化に対応した信号を第１伝達手段を介して前記第２出力端子に出力し、
前記第２入力端子に入力された信号の変化に対応した信号を第２伝達手段を介して前記第１出力端子に出力し、
前記レベルシフト回路を形成する前記各スイッチング素子、および前記各スイッチング素子の上部に第２層間絶縁膜を介して形成される液晶素子用の透明電極をさらに有し、
前記各ＴＦＴは、前記非単結晶半導体層に形成されたソースおよびドレインと、ゲート絶縁膜と、ゲート電極と、第１層間絶縁膜と、配線層とを有し、
前記第１および第２伝達手段の少なくとも一方は、
前記配線層と同層に形成された第３導電層と、前記透明電極と同層に形成された第４導電層との間に、前記第２層間絶縁膜と同層に形成された第３絶縁層を挟み込んで形成されたキャパシタであることを特徴とする半導体装置。
【請求項２】
第１の電源電圧に対応した互いに逆位相の第１入力信号および第２入力信号が入力される第１入力端子および第２入力端子と、
前記第１の電源電圧とは異なる第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第１スイッチング素子および第２導電型の第２スイッチング素子と、前記第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第３スイッチング素子および第２導電型の第４スイッチング素子とが、並列に接続されて形成されたスイッチング回路と、
前記第１、第２スイッチング素子の接続部と、前記第３スイッチング素子の制御電極とに接続され、第１出力信号が出力される第１出力端子と、
前記第３、第４スイッチング素子の接続部と、前記第１スイッチング素子の制御電極とに接続され、第２出力信号が出力される第２出力端子とを有し、
前記第１入力端子は、前記第２スイッチング素子の制御電極に接続されてなり、
前記第２入力端子は、前記第４スイッチング素子の制御電極に接続されてなり、 
前記第１および第２入力端子に入力された前記第１および第２入力信号を、前記第２の電源電圧に対応した前記第１および第２出力信号に変換するレベルシフト回路であって、
前記第１入力端子に入力された信号の変化に対応した信号を第１伝達手段を介して前記第２出力端子に出力し、
前記第２入力端子に入力された信号の変化に対応した信号を第２伝達手段を介して前記第１出力端子に出力し、
前記第２電源電圧の高電位側供給端子と、前記第１および第３スイッチング素子との間に、それぞれ抵抗素子が挿入されることを特徴とするレベルシフト回路。
【請求項３】
第１の電源電圧に対応した互いに逆位相の第１入力信号および第２入力信号が入力される第１入力端子および第２入力端子と、
前記第１の電源電圧とは異なる第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第１スイッチング素子および第２導電型の第２スイッチング素子と、前記第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第３スイッチング素子および第２導電型の第４スイッチング素子とが、並列に接続されて形成されたスイッチング回路と、
前記第１、第２スイッチング素子の接続部と、前記第３スイッチング素子の制御電極とに接続され、第１出力信号が出力される第１出力端子と、
前記第３、第４スイッチング素子の接続部と、前記第１スイッチング素子の制御電極とに接続され、第２出力信号が出力される第２出力端子とを有し、
前記第１入力端子は、前記第２スイッチング素子の制御電極に接続されてなり、
前記第２入力端子は、前記第４スイッチング素子の制御電極に接続されてなり、 
前記第１および第２入力端子に入力された前記第１および第２入力信号を、前記第２の電源電圧に対応した前記第１および第２出力信号に変換するレベルシフト回路であって、
前記第１入力端子に入力された信号の変化に対応した信号を第１伝達手段を介して前記第２出力端子に出力し、
前記第２入力端子に入力された信号の変化に対応した信号を第２伝達手段を介して前記第１出力端子に出力し、
前記第１スイッチング素子と前記第２スイッチング素子との接続部に挿入される第１導電型の第５スイッチング素子と、
前記第３スイッチング素子と前記第４スイッチング素子との接続部に挿入される第１導電型の第６スイッチング素子と、
を更に有し、
前記第１入力端子は、前記第５スイッチング素子の制御電極に接続され、
前記第１出力端子は、前記第５スイッチング素子と前記第２スイッチング素子との接続部に接続され、
前記第２入力端子は、前記第６スイッチング素子の制御電極に接続され、
前記第２出力端子は、前記第６スイッチング素子と前記第４スイッチング素子との接続部に接続されることを特徴とするレベルシフト回路。
【請求項４】
請求項２または３において、
前記第１伝達手段は、前記第１入力端子と前記第２出力端子との間に接続されたキャパシタであり、
前記第２伝達手段は、前記第２入力端子と前記第１出力端子との間に接続されたキャパシタであることを特徴とするレベルシフト回路。
【請求項５】
第１の電源電圧に対応した互いに逆位相の第１入力信号および第２入力信号が入力される第１入力端子および第２入力端子と、
前記第１の電源電圧とは異なる第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第１スイッチング素子および第２導電型の第２スイッチング素子と、前記第２電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第３スイッチング素子および第２導電型の第４スイッチング素子とが、並列に接続されて形成されたスイッチング回路と、
前記第１、第２スイッチング素子の接続部と、前記第３、第４スイッチング素子の制御電極とに接続され、第１出力信号が出力される第１出力端子と、
前記第３、第４スイッチング素子の接続部と、前記第１、第２スイッチング素子の制御電極とに接続され、第２出力信号が出力される第２出力端子と、
を有し、
前記第１および第２入力端子に入力された前記第１および第２入力信号を前記第２の電源電圧に対応した前記第１および第２出力信号に変換するレベルシフト回路であって、
第１入力端子に入力された信号の変化に対応した信号を前記第１出力端子に伝達する第１伝達手段と、
第２入力端子が入力された信号の変化に対応した信号を前記第２出力端子に伝達する第２伝達手段と、
を有することを特徴とするレベルシフト回路。
【請求項６】
請求項２ないし請求項５のいずれかにおいて、
前記第１ないし第４スイッチング素子は、チャネルが非単結晶半導体層に形成されるＴＦＴであることを特徴とするレベルシフト回路。
【請求項７】
画像データ信号を保持するラッチ回路と、
前記画像データ信号を取り込むタイミングを伝えるサンプルパルスを前記ラッチ回路に対して出力するシフトレジスタ回路と、
前記ラッチ回路から出力された前記画像データ信号を所定の電源電圧に対応する電圧にレベルシフトさせる、請求項２ないし請求項６のいずれかに記載のレベルシフト回路と、
前記レベルシフト回路から出力された画像データ信号をアナログ変換し、所定の電力容量で出力する出力部とを有することを特徴とする信号ドライバ。
【請求項８】
信号電極群と、走査電極群と、前記信号電極群と前記走査電極群との各交差部付近に配置された表示要素とを備える表示部と、
前記走査電極群を駆動する走査ドライバと、
前記信号電極群を駆動する請求項７に記載の信号ドライバとを有することを特徴とする表示装置。
【請求項９】
請求項６に記載のレベルシフト回路を形成する半導体装置であって、
前記各ＴＦＴは、前記非単結晶半導体層に形成されたソースおよびドレインと、ゲート絶縁膜と、ゲート電極とを有し、
前記第１および第２伝達手段の少なくとも一方は、
前記非単結晶半導体層と同層に形成された第１導電層と、前記ゲート電極と同層に形成された第２導電層との間に、前記ゲート絶縁膜と同層に形成された第１絶縁層を挟み込んで形成されたキャパシタであることを特徴とする半導体装置。
【請求項１０】
請求項６に記載のレベルシフト回路を形成する半導体装置であって、
前記各ＴＦＴは、前記非単結晶半導体層に形成されたソースおよびドレインと、ゲート絶縁膜と、ゲート電極と、第１層間絶縁膜と、配線層とを有し、
前記第１および第２伝達手段の少なくとも一方は、
前記ゲート電極と同層に形成された第２導電層と、前記配線層と同層に形成された第３導電層との間に、前記第１層間絶縁膜と同層に形成された第２絶縁層を挟み込んで形成されたキャパシタであることを特徴とする半導体装置。
【請求項１１】
請求項６に記載のレベルシフト回路を形成する前記各スイッチング素子、および前記各スイッチング素子の上部に第２層間絶縁膜を介して形成される液晶素子用の透明電極を含んで構成される半導体装置であって、
前記各ＴＦＴは、前記非単結晶半導体層に形成されたソースおよびドレインと、ゲート絶縁膜と、ゲート電極と、第１層間絶縁膜と、配線層とを有し、
前記第１および第２伝達手段の少なくとも一方は、
前記配線層と同層に形成された第３導電層と、前記透明電極と同層に形成された第４導電層との間に、前記第２層間絶縁膜と同層に形成された第３絶縁層を挟み込んで形成されたキャパシタであることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタを用いたレベルシフト回路、これを用いた信号ドライバおよび表示装置ならびに半導体装置に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
レベルシフト回路として、第１の電源電圧に対応した電圧振幅を持ち互いに逆位相の第１および第２の入力信号を、第２の電源電圧に対応した電圧振幅を持つ第１および第２の出力信号に変換するものが知られている。
【０００３】
図７は、ＰＭＯＳトランジスタｐ１，ｐ２およびＮＭＯＳトランジスタｎ１，ｎ２を用いてこのようなレベルシフト回路を構成した例を示す回路図である。このレベルシフト回路においては、一対の入力端子に第１の電源電圧（例えば０Ｖ，５Ｖ）に対応する互いに逆位相の第１および第２の入力信号Ｉｎ１，Ｉｎ２を入力すると、一対の出力端子に第２の電源電圧（例えば０Ｖ，１０Ｖ）に対応する第１および第２の出力信号Ｏｕｔ１，Ｏｕｔ２が出力される。なお、一対の電源端子には、ＮＭＯＳトランジスタ側を低電位ＶＬとし、ＰＭＯＳトランジスタ側を高電位ＶＨとして第２の電源電圧が印加される。
【０００４】
このレベルシフト回路を通常のＣＭＯＳで形成し、入力信号として第１の電源電圧に対応した信号をＩｎ１とＩｎ２に入力させた場合は、第２の電源電圧に対応してレベルシフトされた出力信号Ｏｕｔ１とＯｕｔ２とを得ることができる。
【０００５】
ところが、このレベルシフト回路を、駆動回路の一部として液晶表示パネルを構成するガラス基板上に設ける場合のように、ＴＦＴ（薄膜トランジスタ）で形成したために各トランジスタのオン電流が小さく、しきい値立ち上がりが悪い場合や、第１の電源電圧が第２の電源電圧よりもかなり低い場合には、レベルシフトされた信号であるＯｕｔ１，Ｏｕｔ２が、Ｉｎ１，Ｉｎ２の反転に対応して反転しなかったり、反転するまでに長時間を要したりする問題が発生することがある。
【０００６】
なお、本出願人は、予め日本特許情報機構（ＪＡＰＩＯ）の先行技術調査（パトリス）によって、検索式：”（レベル＊シフタ）＊（容量＋キャパシタ）”にて、先行技術を調査し、ヒット件数２０件の調査結果を得た。この結果から、上記問題点を解決するための技術を発見することはできなかった。
【０００７】
本発明は、上記のような問題点に鑑みてなされたものであって、その目的は、ＴＦＴ等のオン電流が小さく、しきい値立ち上がりの悪いスイッチング素子を用いた場合や、低電圧の入力信号を入力する場合でも、確実にレベルシフトを行うことができ、動作速度が速いレベルシフト回路、これを用いた駆動回路および表示装置ならびに半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明に係るレベルシフト回路は、
第１の電源電圧に対応した互いに逆位相の第１入力信号および第２入力信号が入力される第１入力端子および第２入力端子と、
前記第１の電源電圧とは異なる第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第１スイッチング素子および第２導電型の第２スイッチング素子と、前記第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第３スイッチング素子および第２導電型の第４スイッチング素子とが、並列に接続されて形成されたスイッチング回路と、
前記第１、第２スイッチング素子の接続部と、前記第３スイッチング素子の制御電極とに接続され、第１出力信号が出力される第１出力端子と、
前記第３、第４スイッチング素子の接続部と、前記第１スイッチング素子の制御電極とに接続され、第２出力信号が出力される第２出力端子とを有し、
前記第１入力端子は、前記第２スイッチング素子の制御電極に接続されてなり、
前記第２入力端子は、前記第４スイッチング素子の制御電極に接続されてなり、
前記第１および第２入力端子に入力された前記第１および第２入力信号を、前記第２の電源電圧に対応した前記第１および第２出力信号に変換するレベルシフト回路であって、
前記第１入力端子に入力された信号の変化に対応した信号を第１伝達手段を介して前記第２出力端子に出力し、
前記第２入力端子に入力された信号の変化に対応した信号を第２伝達手段を介して前記第１出力端子に出力することを特徴とする。
【０００９】
請求項１に記載の発明によれば、第１入力信号の変化に対応した信号が第２出力端子に伝達されるため、第１入力信号の立ち上がり（下がり）に対応して第２出力信号が立ち上がる（下がる）。また、第２入力信号の変化に対応した信号が第１出力端子に伝達されるため、第１入力信号の立ち上がり（下がり）に対応して第１出力信号が立ち上がる（下がる）。したがって、従来のレベルシフタの動作に加えて、これらの効果により、第１および第２入力信号の反転に対する応答速度が速く、確実にレベルシフトを行うことができるレベルシフト回路となる。
【００１０】
請求項２は、請求項１に記載の発明に係るレベルシフト回路において、
前記第１伝達手段は、前記第１入力端子と前記第２出力端子との間に接続されたキャパシタであり、
前記第２伝達手段は、前記第２入力端子と前記第１出力端子との間に接続されたキャパシタであることを特徴とする。
【００１１】
請求項２に記載の発明によれば、第１および第２伝達手段がキャパシタであるため、容易に形成可能なレベルシフト回路となる。
【００１２】
請求項３は、請求項１または請求項２に記載の発明に係るレベルシフト回路において、
前記第２電源電圧の高電位側供給端子と、前記第１および第３スイッチング素子との間に、それぞれ抵抗素子が挿入されることを特徴とする。
【００１３】
請求項３に記載の発明によれば、第１スイッチング素子に接続された抵抗素子を介して第２電源電圧の高電位側が接続されているため、第２スイッチング素子に入力される第１入力信号がＨレベルとなって、第２スイッチング素子がオンした際に第１スイッチング素子を流れる電流が制限され、第１出力信号のＬレベルへのスイッチングを迅速に行うことが可能となる。同様に、第３スイッチング素子に接続された抵抗素子を介して第２電源電圧の高電位側が接続されているため、第４スイッチング素子に入力される第２入力信号がＨレベルとなった場合の第２出力信号のＬレベルへのスイッチングを迅速を行うことができる。この結果、応答速度の速いレベルシフト回路となる。
【００１４】
請求項４は、請求項１または請求項２に記載の発明に係るレベルシフト回路において、
前記第１スイッチング素子と前記第２スイッチング素子との接続部に挿入される第１導電型の第５スイッチング素子と、
前記第３スイッチング素子と前記第４スイッチング素子との接続部に挿入される第１導電型の第６スイッチング素子と、
を更に有し、
前記第１入力端子は、前記第５スイッチング素子の制御電極に接続され、
前記第１出力端子は、前記第５スイッチング素子と前記第２スイッチング素子との接続部に接続され、
前記第２入力端子は、前記第６スイッチング素子の制御電極に接続され、
前記第２出力端子は、前記第６スイッチング素子と前記第４スイッチング素子との接続部に接続されることを特徴とする。
【００１５】
請求項４に記載の発明によれば、第１スイッチング素子と第２スイッチング素子との接続部に第５スイッチング素子が挿入され、第５スイッチング素子の制御電極には第１入力信号が接続されているため、第１入力信号がＨレベルとなり第２スイッチング素子がオンすると同時に第５スイッチング素子がオフする。したがって、第１出力信号は、第１入力信号がＨレベルとなると、迅速にＬレベルとなる。同様に、第３スイッチング素子と第４スイッチング素子との接続部に第６スイッチング素子が挿入され、第６スイッチング素子の制御電極には第２入力信号が接続されているため、第２出力信号は、第２入力信号がＨレベルとなると、迅速にＬレベルとなる。この結果、迅速かつ確実に動作するレベルシフト回路が得られる。
【００１６】
請求項５に記載の発明に係るレベルシフト回路は、
第１の電源電圧に対応した互いに逆位相の第１入力信号および第２入力信号が入力される第１入力端子および第２入力端子と、
前記第１の電源電圧とは異なる第２の電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第１スイッチング素子および第２導電型の第２スイッチング素子と、前記第２電源電圧の高電位側供給端子と低電位側供給端子との間で直列に接続された第１導電型の第３スイッチング素子および第２導電型の第４スイッチング素子とが、並列に接続されて形成されたスイッチング回路と、
前記第１、第２スイッチング素子の接続部と、前記第３、第４スイッチング素子の制御電極とに接続され、第１出力信号が出力される第１出力端子と、
前記第３、第４スイッチング素子の接続部と、前記第１、第２スイッチング素子の制御電極とに接続され、第２出力信号が出力される第２出力端子と、
を有し、
前記第１および第２入力端子に入力された前記第１および第２入力信号を前記第２の電源電圧に対応した前記第１および第２出力信号に変換するレベルシフト回路であって、
第１入力端子に入力された信号の変化に対応した信号を前記第１出力端子に伝達する第１伝達手段と、
第２入力端子が入力された信号の変化に対応した信号を前記第２出力端子に伝達する第２伝達手段と、
を有することを特徴とする。
【００１７】
請求項５に記載の発明に係るレベルシフト回路によれば、第１入力信号と同相で電圧レベルの異なる第１出力信号と、第２入力信号と同相で電圧レベルの異なる第２出力信号とを得ることができる。しかも、第１および第２入力信号と、第１および第２出力信号とのグランドレベルを異なったものとすることができるレベルシフト回路となる。
【００１８】
請求項６は、請求項１ないし請求項５のいずれかにおいて、
前記第１ないし第４スイッチング素子は、チャネルが非単結晶半導体層に形成されるＴＦＴであることを特徴とする。
【００１９】
請求項６に記載の発明によれば、第１ないし第４スイッチング素子はチャネルが非単結晶半導体層に形成されるＴＦＴであるため、チャネルが単結晶半導体層に形成されたトランジスタに比べスイッチング速度の遅いトランジスタとなるにも拘わらず、スイッチング速度が速く、かつ、確実に動作するレベルシフト回路となる。
【００２０】
請求項７に記載の発明に係る信号ドライバは、
画像データ信号を保持するラッチ回路と、
前記画像データ信号を取り込むタイミングを伝えるサンプルパルスを前記ラッチ回路に対して出力するシフトレジスタ回路と、
前記ラッチ回路から出力された前記画像データ信号を所定の電源電圧に対応する電圧にレベルシフトさせる、請求項１ないし請求項６のいずれかに記載のレベルシフト回路と、
前記レベルシフト回路から出力された画像データ信号をアナログ変換し、所定の電力容量で出力する出力部とを有することを特徴とする。
【００２１】
請求項７に記載の発明によれば、上述の作用効果を持つレベルシフト回路を有する信号ドライバが得られる。
【００２２】
請求項８に記載の発明に係る表示装置は、
信号電極群と、走査電極群と、前記信号電極群と前記走査電極群との各交差部付近に配置された表示要素とを備える表示部と、
前記走査電極群を駆動する走査ドライバと、
前記信号電極群を駆動する請求項７に記載の信号ドライバとを有することを特徴とする。
【００２３】
請求項８に記載の発明によれば、上述の作用効果を持つレベルシフト回路を含む信号ドライバを備えた表示装置が得られる。
【００２４】
請求項９に記載の発明に係る半導体装置は、請求項６に記載のレベルシフト回路を形成する半導体装置であって、
前記各ＴＦＴは、前記非単結晶半導体層に形成されたソースおよびドレインと、ゲート絶縁膜と、ゲート電極とを有し、
前記第１および第２伝達手段は、
前記非単結晶半導体層と同層に形成された第１導電層と、前記ゲート電極と同層に形成された第２導電層との間に、前記ゲート絶縁膜と同層に形成された第１絶縁層を挟み込んで形成されたキャパシタであることを特徴とする。
【００２５】
請求項９に記載の発明によれば、第１および第２伝達手段を形成するために別個の層を形成する必要がないため、第１および第２伝達手段を含んで構成されるレベルシフト回路を有する半導体装置を容易に形成することができる。
【００２６】
また、一般に、ゲート絶縁膜は他の絶縁膜よりも薄いため、大容量キャパシタの形成を容易に行うことができる。
【００２７】
請求項１０に記載の発明に係る半導体装置は、請求項６に記載のレベルシフト回路を形成する半導体装置であって、
前記各ＴＦＴは、前記非単結晶半導体層に形成されたソースおよびドレインと、ゲート絶縁膜と、ゲート電極と、第１層間絶縁膜と、配線層とを有し、
前記第１および第２伝達手段は、
前記ゲート電極と同層に形成された第２導電層と、前記配線層と同層に形成された第３導電層との間に、前記第１層間絶縁膜と同層に形成された第２絶縁層を挟み込んで形成されたキャパシタであることを特徴とする。
【００２８】
請求項１０に記載の発明によれば、第１および第２伝達手段を形成するために別個の層を形成する必要がないため、第１および第２伝達手段を含んで構成されるレベルシフト回路を有する半導体装置を容易に形成することができる。
【００２９】
請求項１１に記載の発明に係る半導体装置は、請求項６に記載のレベルシフト回路を形成する前記各スイッチング素子、および前記各スイッチング素子の上部に第２層間絶縁膜を介して形成される液晶素子用の透明電極を含んで構成される半導体装置であって、
前記各ＴＦＴは、前記非単結晶半導体層に形成されたソースおよびドレインと、ゲート絶縁膜と、ゲート電極と、第１層間絶縁膜と、配線層とを有し、
前記第１および第２伝達手段は、
前記配線層と同層に形成された第３導電層と、前記透明電極と同層に形成された第４導電層との間に、前記第２層間絶縁膜と同層に形成された第３絶縁層を挟み込んで形成されたキャパシタであることを特徴とする。
【００３０】
請求項１１に記載の発明によれば、第１および第２伝達手段を形成するために別個の層を形成する必要がないため、第１および第２伝達手段を含んで構成されるレベルシフト回路を有する半導体装置を容易に形成することができる。
【００３１】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら、さらに具体的に説明する。
【００３２】
〔第１実施形態〕
＜表示装置の全体構成＞
図１は、本発明の第１実施形態に係る表示装置である液晶表示装置の構成を示すブロックダイアグラムである。この図に示すように本実施形態の液晶表示装置は、画像情報出力源７４、画像情報処理回路７６、走査ドライバ８０、信号ドライバ８２、表示部である液晶表示パネル８６、クロック回路７０、および電源回路７２を含んで構成される。
【００３３】
画像情報出力源７４は、ＲＯＭ、ＲＡＭなどのメモリ、ビデオ信号を同調して出力する同調回路などを含んで構成され、クロック回路７０からのクロックに基づいて、ビデオ信号などの画像情報を出力する。
【００３４】
画像情報処理回路７６は、クロック回路７０からのクロック信号に基づいて画像情報を処理して、画像データ、走査データ、および制御信号を出力する。この表示情報処理回路７６は、例えば増幅回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等を含むことができる。
【００３５】
信号ドライバ８２は、画像情報処理回路から画像データおよび制御信号を受け取り、表示部の信号電極に対して信号電圧を出力するもので、レベルシフト回路を含んで構成される。
【００３６】
走査ドライバ８０は、画像情報処理回路７６から走査データおよび制御信号を受け取り、液晶表示パネルの走査電極に対して走査電圧を出力する。
【００３７】
表示部である液晶表示パネル８６は、信号電極群である複数の信号電極８７、これに交差する走査電極群である複数の走査電極８８、および信号電極８７と走査電極８８との各交差領域に配置される表示要素である液晶素子（図示せず）を含んで構成され、信号ドライバ８２および走査ドライバ８０の駆動によって画像を表示する。なお、本実施例においては、前述した信号ドライバ８２および走査ドライバ８０は、液晶表示パネル８６の一部を構成するガラス基板上に、薄膜トランジスタ（ＴＦＴ）製造技術を用いて形成されている。
【００３８】
クロック回路７０は、上述の各回路に対してクロック信号を供給する。
【００３９】
電源回路７２は、前述のレベルシフト回路を駆動するための第２電源電圧を含む各電圧を生成し、上述の各回路に電力を供給する。
【００４０】
＜信号ドライバ＞
図２は、本実施形態の表示装置である液晶表示装置に用いられる信号ドライバ８２の構成図である。この図に示すように、本実施形態の信号ドライバ８２は、シフトレジスタ回路６０、デジタル配線６２、ラッチ回路６４、レベルシフト回路１０、および出力部６６を含んで構成される。
【００４１】
シフトレジスタ回路６０は、液晶表示パネル８６の信号電極８７の数に対応して複数設けられ、画像データ信号を伝えるデジタル配線６２から、液晶表示パネル８６の各信号電極８７に対応するデータを取り込むタイミングを示すサンプリングパルスをラッチ回路６４に供給する。
【００４２】
デジタル配線６２は、液晶表示パネル８６の各信号電極８７の信号レベルに対応したデジタル信号を所定のタイミングで伝える配線であり、ビット数に対応した数の配線Ｄ０，Ｄ１，Ｄ２，Ｄ３を有する。本実施形態の場合、４ビットに対応した例が示してあるが、液晶表示装置の表示仕様に応じたビット数に対応した線数を有するデジタル配線とすることができる。
【００４３】
ラッチ回路６４は、液晶表示パネル８６の各信号電極８７ごとに、デジタル配線６２のビット数に対応した数が設けられ、デジタル配線６２の各ビットの配線Ｄ０，Ｄ１，Ｄ２，Ｄ３が対応するラッチ回路６４に接続されている。ラッチ回路６４は、シフトレジスタ回路６０から出力されるサンプリングパルスに対応したタイミングでデジタル配線６２上のデータを取り込んで保持する。
【００４４】
レベルシフト回路１０は、液晶表示パネルの各信号電極８７ごとに対応して、デジタル配線６２のビット数に対応した数が設けられる。レベルシフト回路１０には、対応するラッチ回路６４から出力された信号が入力される。なお、図２においては、各レベルシフト回路１０への入力および出力をそれぞれ一本の線で示してあるが、通常は、互いに逆相の一対の信号が対応するラッチ回路６４から入力され、やはり互いに逆相の一対の信号が各レベルシフト回路から出力部６６に出力される。
【００４５】
出力部６６は、液晶表示パネル８６の各信号電極８７について、デジタル画像データ信号の各ビットに対応する複数のレベルシフト回路１０からの出力を受け取り、液晶表示パネル８６の各信号電極８７に対応するアナログ信号を合成し、その信号を表示部である液晶表示パネル８６の各信号電極８７に入力する。
【００４６】
＜レベルシフト回路＞
図３は、前述した信号ドライバ８２に用いられる本実施形態のレベルシフト回路１０の回路図である。
【００４７】
本実施形態のレベルシフト回路１０は、第１の電源電圧例えば（０Ｖ，５Ｖ）に対応した互いに逆位相の論理パルス信号である第１入力信号Ｉｎ１および第２入力信号Ｉｎ２が、第１入力端子２６および第２入力端子２７に入力されると、第２の電源電圧例えば（０Ｖ，１０Ｖ）に対応した互いに逆位相の論理パルス信号である第１出力信号Ｏｕｔ１および第２出力信号Ｏｕｔ２を、第１出力端子３０および第２出力端子３１に出力するものである。
【００４８】
このレベルシフト回路１０は、図３に示したように、第１スイッチング素子であるＰＭＯＳトランジスタｐ１と第２スイッチング素子であるＮＭＯＳトランジスタｎ１とが直列に接続され、第３スイッチング素子であるＰＭＯＳトランジスタｐ２と第４スイッチング素子であるＮＭＯＳトランジスタｎ２とが直列に接続され、さらに、これら直列に接続されたＭＯＳトランジスタ同士が並列に接続されて構成されている。また、ＰＭＯＳトランジスタｐ１とＮＭＯＳトランジスタｎ１の接合部およびＰＭＯＳトランジスタｐ２の制御電極であるゲートは、第１出力端子３０に接続されている。そして、ＰＭＯＳトランジスタｐ２とＮＭＯＳトランジスタｎ２の接合部およびＰＭＯＳトランジスタｐ１の制御電極であるゲートは、第２出力端子３１に接続されている。また、ＮＭＯＳトランジスタｎ１のゲートは第１入力端子２６に接続されており、ＮＭＯＳトランジスタｎ２のゲートは第２入力端子２７に接続されている。さらに、第１入力端子２６と第２出力端子３１とは、第１伝達手段であるキャパシタＣ１を介して結ばれ、第２入力端子２７と第１出力端子３０とは第２伝達手段であるキャパシタＣ２を介して結ばれている。
【００４９】
そして、第２電源電圧の高電位側ＶＨが接続される高電位側供給端子４２がＰＭＯＳトランジスタｐ１，ｐ２のそれぞれに接続され、第２電源電圧の低電位側ＶＬが接続される低電位側供給端子４３がＮＭＯＳトランジスタｎ１，ｎ２のそれぞれに接続される。
【００５０】
図４は、本実施形態のレベルシフト回路１０の第１および第２入力信号Ｉｎ１，Ｉｎ２と第１および第２出力信号Ｏｕｔ１，Ｏｕｔ２との関係を示す模式的なタイミングチャートと、タイミングチャートの各区間に対応させて各ＭＯＳトランジスタｐ１，ｎ１，ｐ２，ｎ２のオン／オフの状態を示す表とから成るものである。なお、この図においては、各ＭＯＳトランジスタｐ１，ｎ１，ｐ２，ｎ２の、オンをを○、オフを×として示してある。
【００５１】
ここで、本実施形態のレベルシフト回路１０の動作を図４とともに説明する。
【００５２】
まず、第１入力信号Ｉｎ１として第１の電源電圧に対応したＬ（ロー）である０Ｖが第１入力端子２６に入力され、第２入力信号Ｉｎ２として第１の電源電圧のＨ（ハイ）である５Ｖが第２入力端子２７に入力された状態すなわち図４にＡとして示した区間では、ＮＭＯＳトランジスタｎ２のゲートに５Ｖが入力されてｎ２がオン状態となるため、Ｏｕｔ２はローとなる。そして、Ｏｕｔ２はＰＭＯＳトランジスタｐ１のゲートに入力されているため、ｐ１がオンとなる。また、第１入力信号Ｉｎ１としてＬの信号がゲートに入力されているｎ１はオフとなっているため、Ｏｕｔ１は第２の電源電圧のＨである１０ＶすなわちＶＨとなる。
【００５３】
次に、第１および第２入力信号Ｉｎ１，Ｉｎ２の信号レベルが反転し、Ｉｎ１が第１の電源電圧のＨ（５Ｖ）となり、Ｉｎ２がＬ（０Ｖ）となる。このＩｎ１およびＩｎ２の信号レベルの反転は、図４に誇張して示したような遷移区間を経て起こる。したがって、第１および第２出力信号Ｏｕｔ１，Ｏｕｔ２もそれに対応した遷移区間を経て反転することになる。すなわち、Ｉｎ１の電圧が上昇してｎ１のしきい値電圧Ｖthnを超えると、ｎ１はオンするため、Ｏｕｔ１の電圧が低下し始める（図４の区間Ｂ）。そして、Ｏｕｔ１の電圧がｐ２のしきい値電圧Ｖthpより低い電圧となるとｐ２がオンし、Ｏｕｔ２が上昇を始める（図４の区間Ｃ）。Ｏｕｔ２の電圧のこの上昇が完了して、Ｏｕｔ１とＯｕｔ２の反転が完了する（図４の区間Ｄ後半）。
【００５４】
その後、第１入力信号Ｉｎ１と第２入力信号Ｉｎ２の信号レベルが再度反転すると、Ｉｎ１，Ｏｕｔ１，ｎ１，ｐ１のそれぞれと、Ｉｎ２，Ｏｕｔ２，ｎ２，ｐ２の対応するそれぞれが互いに入れ替わるが、上記と同様にして、第１出力信号Ｏｕｔ１と第２出力信号Ｏｕｔ２の信号レベルが反転する（図４の区間Ｅ，Ｆ，Ａ）。
【００５５】
このように、第１入力信号Ｉｎ１と第２入力信号Ｉｎ２とが反転すると、第１出力信号Ｏｕｔ１または第２出力信号Ｏｕｔ２のＨレベルへ立ち上がる側の反転完了が最も遅くなる。
【００５６】
しかし、本実施形態のレベルシフト回路１０の場合は、前述したように、第１入力端子２６と第２出力端子３１とがキャパシタＣ１によって結ばれ、同様に第２入力端子２７と第１出力端子３０とがキャパシタＣ２によって結ばれているため、第１入力信号Ｉｎ１の電圧変化に対応した電圧変化は直ちに第２出力端子３１に伝わり、第２入力信号Ｉｎ２の電圧変化に対応した電圧変化は直ちに第１出力端子３０に伝わる。そのため、第１入力信号Ｉｎ１と同位相である第２出力信号Ｏｕｔ２の立ち上がりと、第２入力信号Ｉｎ２と同位相である第１出力信号Ｏｕｔ１の立ち上がりを速くすることができる。
【００５７】
また、第１入力信号Ｉｎ１はキャパシタＣ１を介して第１スイッチング素子であるＰＭＯＳトランジスタｐ１のゲートにも入力されているため、第１入力信号Ｉｎ１がＬレベルからＨレベルに反転した際には、ｐ１がオフすることが促進され、ｐ１がオフするまではｐ１とｎ１の引き合いとなって電位が定まらない第１出力信号Ｏｕｔ１のＬレベルへの反転が促進される。さらに、この第１出力信号Ｏｕｔ１がゲートに入力されているｐ２は、Ｏｕｔ１がＬレベルとなることによりオンするため、Ｏｕｔ１がＬレベルとなるタイミングが早まれば、ｐ２のオンも早められることとなり、Ｏｕｔ２のＨレベルへの反転も促進される。さらに、ｐ２のゲートには第２入力信号Ｉｎ２がキャパシタＣ２を介して入力されているため、これによってもｐ２のオンが促され、Ｏｕｔ２のＨレベルへの反転も促進されることとなる。
【００５８】
次に、Ｉｎ２がＬレベルからＨレベルとなり、Ｉｎ１がＨレベルからＬレベルに反転する場合は、Ｉｎ１とＩｎ２、ｐ１とｐ２、ｎ１とｎ２、Ｃ１とＣ２、およびＯｕｔ１とＯｕｔ２のそれぞれの関係は互いに入れ替わるが、上述の場合と同様にＣ１およびＣ２の存在によって、第１入力信号Ｉｎ１および第２入力信号Ｉｎ２の反転に対応した第１出力信号Ｏｕｔ１および第２出力信号Ｏｕｔ２の反転のタイミングが早められる。
【００５９】
図５は、本実施形態のレベルシフト回路１０を、ポリシリコンやアモーファスシリコンなどの非単結晶層にチャネルが形成されるＴＦＴを用いた半導体装置として形成した場合の、第１入力信号Ｉｎ１と、第１および第２出力信号Ｏｕｔ１，Ｏｕｔ２との関係を、シミュレーションプログラムを用いて求めた結果を示すものである。この図には第２入力信号Ｉｎ２を示していないが、Ｉｎ１とは逆相で同レベルの信号が用いられている。なお、このシミュレーションは、各トランジスタｐ１，ｎ１，ｐ２，ｎ２のチャネル幅およびチャネル長を５μｍとし、第１および第２伝達手段Ｃ１，Ｃ２を１００ｆＦとした場合の結果である。また、現実を想定して、Ｉｎ１およびＩｎ２には、バッファからの信号を与えており、このため、遅延に起因する波形ひずみがある。
【００６０】
このように、本実施形態のレベルシフト回路１０は、スイッチング素子ｐ１，ｎ１，ｐ２，ｎ２として非単結晶層にチャネルが形成されスイッチング速度が遅いＴＦＴを用いたにも拘わらず、第１入力信号Ｉｎ１および第２入力信号Ｉｎ２の反転に対応して、第１出力信号Ｏｕｔ１および第２出力信号Ｏｕｔ２が迅速かつ確実に反転するレベルシフト回路１０となる。
【００６１】
＜半導体装置＞
本実施形態のレベルシフト回路１０は、図６に模式的な断面図として示す半導体装置９０、すなわちスイッチング素子であるＭＯＳトランジスタとキャパシタとを有する半導体装置９０として形成することができる。
【００６２】
本実施形態の半導体装置９０は、アクティブマトリックス駆動の液晶表示パネル８６に用いられるものであり、ガラスやポリマーフィルム等からなる絶縁性基板９１上に形成された、ＴＦＴ(Thin Film Transistor)１８と、透明電極８９とを含んで薄膜形成される。
【００６３】
この半導体装置９０のＴＦＴ１８は、図６に模式的な断面図として示すように、ポリシリコンやアモーファスシリコン等で形成された非単結晶半導体層１７の一部に不純物をドープして形成されたソース１９またはドレイン２０と、非単結晶半導体層１７のソース１９とドレイン２０との間に形成されるチャネル２１と、酸化膜等で形成されるゲート絶縁膜２２と、タンタル等で形成されたゲート電極２３と、それらの上方に位置し酸化膜等で形成された第１層間絶縁膜２４と、アルミニウム等で形成された配線層２５とを含んで構成される。
【００６４】
この半導体装置９０の透明電極８９は、ＴＦＴ１８の配線層２５の上方に、酸化膜等からなる第２層間絶縁膜２９を挟んで設けられ、ＩＴＯ(Indium Tin Oxide)等で形成される。
【００６５】
前述したように、本実施形態のレベルシフト回路１０を構成するためには、上述したＴＦＴ１８として形成されるスイッチング素子であるＭＯＳトランジスタｐ１，ｎ１，ｐ２，ｎ２だけでなく、キャパシタＣ１，Ｃ２も必要である。本実施形態の半導体装置９０は、ＴＦＴ１８および透明電極８９を形成するための前述した導電層および絶縁膜と同層に形成した、導電層および絶縁層を用いることによって、ＴＦＴ１８の付近にキャパシタＣ１，Ｃ２を作り込んだ半導体装置として形成される。すなわち、このキャパシタＣ１，Ｃ２は、図６にＡ，Ｂ，およびＣとして示したように、これら導電層および絶縁層を組み合わせることによって、少なくとも下記の３種類のパターンで形成することができる。
【００６６】
第１のパターンは、図６にＡとして示したように、非単結晶半導体層１７と同じ層に不純物を多量にドープして形成した導電層である第１導電層９２と、ゲート電極２３と同じ層に形成した導電層である第２導電層９４とを一対のキャパシタ電極として用い、ゲート絶縁膜２２と同じ層に形成した絶縁層である第１絶縁層９３を誘電体層として用いて、キャパシタを形成することである。この場合、誘電体層である第１絶縁層９３は、ゲート絶縁膜２２と同様に、比較的薄いため、大容量のキャパシタを容易に形成することができる。
【００６７】
第２のパターンは、図６にＢとして示したように、ゲート電極２３と同じ層に形成した導電層である第２導電層９４と、配線層２５と同じ層に形成した導電層である第３導電層９６とを一対のキャパシタ電極として用い、第１層間絶縁膜２４と同じ層に形成した絶縁層である第２絶縁層を誘電体層として、キャパシタを形成するものである。
【００６８】
第３のパターンは、図６にＣとして示したように、配線層２５と同じ層に形成した導電層である第３導電層９６と、透明電極８９と同じ層に形成した導電層である第４導電層９８とを一対のキャパシタ電極として用い、第２層間絶縁膜２９と同じ層に形成した絶縁層である第３絶縁層９７を誘電体層として、キャパシタを形成するものである。
【００６９】
なお、図示はしないが、キャパシタＣ１，Ｃ２は上記に限らず、第１導電層９２、第２導電層９４、第３導電層９６、および第４導電層９８から上記以外の一対の組み合わせを形成し、その組み合わせの間の絶縁層を挟んで他のキャパシタを形成することもできるし、一組以上の電極の組み合わせを用いて積層型のキャパシタとすることもできる。
【００７０】
このように、本実施形態によれば、第１および第２伝達手段Ｃ１，Ｃ２を形成するために別個の層を形成する必要がないため、第１および第２伝達手段Ｃ１，Ｃ２を含んで構成されるレベルシフト回路１０を有する半導体装置９０を容易に形成することができる。
【００７１】
〔第１比較例〕
図７は、本比較例のレベルシフト回路の回路図であり、「背景技術および発明が解決しようとする課題」の欄で示したものである。このレベルシフト回路は、Ｃ１およびＣ２がないことを除き、図３に示した第１実施形態のレベルシフト回路１０と同一である。
【００７２】
本比較例のレベルシフト回路の各ＭＯＳトランジスタｐ１，ｎ１，ｐ２，ｎ２をＴＦＴとして第１実施形態の場合と同様に形成した場合の、第１入力信号Ｉｎ１と、第１および第２出力信号Ｏｕｔ１，Ｏｕｔ２との関係のシミュレーション結果を図８（Ａ），（Ｂ）に示す。この図では、第２入力信号Ｉｎ２は示されていないがＩｎ１と逆位相で同レベルの信号となっている。図８（Ａ），（Ｂ）に示すように、Ｉｎ１が第１の電源電圧（０Ｖ，５Ｖ）に対応する電圧振幅で反転を繰り返しているにも拘わらず、Ｏｕｔ１およびＯｕｔ２は０Ｖまたは１０Ｖから幾分変動するのみで、第２の電源電圧に対応した、Ｈレベルである１０ＶとＬレベルである０Ｖとの反転が起きていない。このように、図７に示したようなレベルシフト回路すなわち第１実施形態のレベルシフト回路とはＣ１およびＣ２がない点のみが異なるレベルシフト回路をＴＦＴで形成した場合には、レベルシフト回路として機能しないことがあることがわかる。
【００７３】
〔第２実施形態〕
本実施形態の表示装置、信号ドライバ、および半導体装置は、レベルシフト回路として以下に説明する回路が用いられる点が、第１実施形態の表示装置、信号ドライバ８２、および半導体装置９０とは異なる。その他の点については、第１実施形態と同様であるので、その説明を省略する。
【００７４】
図９は、本実施形態のレベルシフト回路３８の回路図である。この図から明らかなように、本実施形態のレベルシフト回路３８は、第１スイッチング素子であるＰＭＯＳトランジスタｐ１がそのソースに接続した抵抗Ｒ１を介して電源電圧の高電位側供給端子４２に接続され、第３スイッチング素子であるＰＭＯＳトランジスタｐ２がそのソースに接続した抵抗Ｒ２を介して電源の高電位側供給端子４２に接続されている点が第１実施形態のレベルシフト回路とは異なる。それ以外の部分は第１実施形態のレベルシフト回路１０と同様であるので、第１実施形態の場合と同一符号を付し、その説明を省略する。
【００７５】
本実施形態のレベルシフト回路３８は、第２の電源電圧の高電位側供給端子４２とＰＭＯＳトランジスタｐ１との間に抵抗Ｒ１が挿入されているため、ｐ１への電流の流れ込みがＲ１によって制限される。第１実施形態のレベルシフト回路は図４に示したように、Ｉｎ１がＬからＨに反転する際すなわち遷移区間ＢおよびＣにおいて、ｐ１とｎ１の両方がオンとなる不安定状態となるが、本実施形態のレベルシフト回路３８は、このＲ１によってｐ１に流れ込む電流が制限され、第１出力信号Ｏｕｔ１がＬレベルとなることが早まるため、第１、第２入力信号Ｉｎ１，Ｉｎ２の反転に対応した第１、第２出力信号Ｏｕｔ１，Ｏｕｔ２の反転を早めることができる。
【００７６】
同様に、本実施形態のレベルシフト回路３８は、第２の電源電圧の高電位側供給端子４２とｐ２との間に抵抗Ｒ２が挿入されているため、ｐ２への電流の流れ込みがＲ２によって制限される。第１実施形態のレベルシフト回路１０においては、図４に示したように、Ｉｎ２がＬからＨに反転する際に、遷移区間ＥおよびＦにおいて、ｐ２とｎ２の両方がオンとなる不安定状態となるが、本実施形態のレベルシフト回路３８においては、このＲ２によってｐ２に流れ込む電流が制限され、Ｏｕｔ２がＬとなることが早まるため、Ｉｎ１，Ｉｎ２の反転に対応したＯｕｔ１，Ｏｕｔ２の反転を早めることができる。
【００７７】
図１０（Ａ），（Ｂ）は、本実施形態のレベルシフト回路３８をＴＦＴの半導体装置として形成した場合の、Ｉｎ１と、Ｏｕｔ１，Ｏｕｔ２との関係を、シミュレーションプログラムを用いて求めた結果を示すものである。この図にはＩｎ２を示していないが、Ｉｎ１とは逆相で同レベルの信号が用いられている。なお、このシミュレーションは、各ＭＯＳトランジスタのチャネル幅およびチャネル長を５μｍとし、Ｃ１およびＣ２を１００ｆＦとした場合の結果である。
【００７８】
このように、本実施形態のレベルシフト回路３８は、第１および第２入力信号Ｉｎ１，Ｉｎ２の反転に対する反応速度が速いレベルシフト回路３８となる。また、第１実施形態のレベルシフト回路１０と同様に、Ｃ１およびＣ２が設けられているため、各トランジスタｐ１，ｎ１，ｐ２，ｎ２をＴＦＴで形成した半導体装置とした場合でも確実に動作するレベルシフト回路となる。
【００７９】
〔第２比較例〕
図１１は、本比較例のレベルシフト回路の回路図である。このレベルシフト回路は、Ｃ１およびＣ２がないことを除き、図９に示した第２実施形態のレベルシフト回路３８と同一である。
【００８０】
本比較例のレベルシフト回路の各トランジスタｐ１，ｎ１，ｐ２，ｎ２をＴＦＴとして第１実施形態の場合と同様に形成した場合の、第１入力信号Ｉｎ１と、第１および第２出力信号Ｏｕｔ１，Ｏｕｔ２との関係を示すシミュレーション結果を図１２（Ａ），（Ｂ）に示す。この図には、第２入力信号Ｉｎ２は示されていないがＩｎ１と逆位相で同レベルの信号となっている。図１２（Ａ），（Ｂ）に示すように、Ｉｎ１が第１の電源電圧（０Ｖ，５Ｖ）に対応する電圧振幅で反転を繰り返しているにも拘わらず、Ｏｕｔ１およびＯｕｔ２は０Ｖまたは１０Ｖから幾分変動するのみで、第２の電源電圧に対応した、Ｈレベルである１０ＶとＬレベルである０Ｖとの反転が起きていない。このように、図９に示したレベルシフト回路３８すなわち第２実施形態のレベルシフト回路とはＣ１およびＣ２がない点のみが異なる本比較例のレベルシフト回路をＴＦＴで形成した場合には、レベルシフト回路として機能しないことがあることがわかる。
【００８１】
〔第３実施形態〕
本実施形態の表示装置、信号ドライバ、および半導体装置は、レベルシフト回路として以下に説明する回路が用いられる点が、第１実施形態の表示装置、信号ドライバ８２、および半導体装置９０とは異なる。その他の点は第１実施形態と同様であるのでその説明を省略する。
【００８２】
図１３は、本実施形態のレベルシフト回路４８の回路図である。本実施形態のレベルシフト回路４８は、第１スイッチング素子であるＰＭＯＳトランジスタｐ１と第２スイッチング素子であるＮＭＯＳトランジスタｎ１との間に、第５スイッチング素子ｐ１ａが挿入され、そのゲートが第１入力端子２６に接続されている点と、第３スイッチング素子であるＰＭＯＳトランジスタｐ２と第４スイッチング素子であるＮＭＯＳトランジスタｎ２との間に、ＰＭＯＳトランジスタｐ２ａが挿入され、そのゲートが第２入力端子２７に接続されている点とが第１実施形態のレベルシフト回路１０とは異なる。それ以外の部分については、第１実施形態のレベルシフト回路１０と同様であるので、同一符号を付し説明を省略する。
【００８３】
本実施形態のレベルシフト回路４８は、ｐ１ａがｐ１とｎ１との間に挿入されており、ｐ１ａのゲートにも第１入力端子２６が接続されているため、第１入力信号Ｉｎ１がＬレベルからＨレベルに反転すると、ｎ１がオンすると同時にｐ１ａがオフする。したがって、第１実施形態の説明に用いた図４に示したように、Ｉｎ１がＬレベルからＨレベルに反転するに伴って発生する遷移区間ＢおよびＣにおける、ｐ１およびｎ１の双方がオンした状態となるため第１出力信号Ｏｕｔ１の出力電圧が不安定となる状態は、本実施形態においては、挿入されたｐ１ａがオフとなることによりＯｕｔ１がｐ１から切り放されるため殆どなく、Ｉｎ１がＬレベルからＨレベルになりｎ１がオンするのとほぼ同時にＯｕｔ１がＬレベルとなる迅速なスイッチングとなる。また、第１入力端子２６と第２出力端子３１とがＣ１で結合されているため、Ｉｎ１のＬレベルからＨレベルへの反転に伴ってＯｕｔ２の電圧も持ち上げられ、Ｏｕｔ２のＬレベルからＨレベルへの反転も促進される。
【００８４】
同様に、本実施形態のレベルシフト回路４８は、ｐ２ａがｐ２とｎ２との間に挿入されており、ｐ２ａのゲートにも第２入力端子２７が接続されているため、Ｉｎ２がＬレベルからＨレベルに反転した場合、Ｏｕｔ２がｐ２ａによってｐ２から切り放されるため、Ｏｕｔ２の迅速なＬレベルへの反転が行われる。また、第２入力端子２７と第１出力端子３０とがＣ２で結合されていることにより、Ｉｎ２のＬレベルからＨレベルへの反転に伴って、Ｏｕｔ１のＬレベルからＨレベルへの反転も促進される。
【００８５】
図１４（Ａ），（Ｂ）は、本実施形態のレベルシフト回路４８を、各スイッチング素子ｐ１，ｐ１ａ，ｎ１，ｐ２，ｐ２ａ，ｎ２のチャネル幅およびチャネル長を５μｍのＴＦＴとし、第１および第２伝達手段Ｃ１，Ｃ２を１０ｆＦとした半導体装置として形成した場合の、第１入力信号Ｉｎ１と、第１および第２出力信号Ｏｕｔ１，Ｏｕｔ２との関係を、シミュレーションにより求めた結果である。
【００８６】
このように、本実施形態のレベルシフト回路４８は、追加された第５および第６スイッチング素子ｐ１ａ，ｐ２ａによって、迅速なスイッチングが可能であるため、各スイッチング素子がＴＦＴである半導体装置とした場合であっても確実かつ迅速に動作可能なレベルシフト回路となる。
【００８７】
〔第３比較例〕
図１５は、本比較例のレベルシフト回路の回路図である。このレベルシフト回路は、第１および第２伝達手段Ｃ１，Ｃ２がないことを除き図１３に示した第３実施形態のレベルシフト回路４８と同様である。
【００８８】
本比較例のレベルシフト回路を、各スイッチング素子ｐ１，ｐ１ａ，ｎ１，ｐ２，ｐ２ａ，ｎ２が第３実施形態と同様なＴＦＴである半導体装置として形成した場合の、第１入力信号Ｉｎ１と、第１および第２出力信号Ｏｕｔ１，Ｏｕｔ２との関係をシミュレーションにより求めた結果を、図１６（Ａ），（Ｂ）に示す。この図には、第２入力信号Ｉｎ２を示してないが、Ｉｎ２はＩｎ１と逆位相で同レベルの信号として入力されている。この図に示すように、Ｉｎ１が第１の電源電圧（０Ｖ，５Ｖ）に対応する電圧振幅で反転を繰り返しているにも拘わらず、第１および第２出力信号Ｏｕｔ１，Ｏｕｔ２は０Ｖまたは１０Ｖから幾分変動するのみで、第２の電源電圧に対応したＨレベル（１０Ｖ）とＬレベル（０Ｖ）との反転が起きていない。すなわち、図１３に示した第３実施形態のレベルシフト回路４８とは第１および第２伝達手段Ｃ１，Ｃ２がない点のみが異なる本比較例のレベルシフト回路をＴＦＴで形成した場合には、レベルシフト回路として機能しないことがあることを図１６（Ａ），（Ｂ）は示している。
【００８９】
〔第４実施形態〕
本実施形態の表示装置、信号ドライバ、および半導体装置は、レベルシフト回路として以下に説明する回路が用いられる点が、第１実施形態の表示装置、信号ドライバ８２、および半導体装置９０とは異なる。その他の点は第１実施形態と同様であるのでその説明を省略する。
【００９０】
図１７は、本実施形態のレベルシフト回路５４を示す回路図である。このレベルシフト回路５４は、第１実施形態のレベルシフト回路１０の場合と同様に、第１スイッチング素子であるＰＭＯＳトランジスタｐ１と第２スイッチング素子であるＮＭＯＳトランジスタｎ１とが直列に接続され、第３スイッチング素子であるＰＭＯＳトランジスタｐ２と第４スイッチング素子であるＮＭＯＳトランジスタｎ２とが直列に接続され、さらに、これら直列に接続されたＭＯＳトランジスタ同士が並列に接続されて構成されている。そして、第２電源電圧の高電位側供給端子４２がＰＭＯＳトランジスタｐ１，ｐ２のそれぞれに接続され、第２電源電圧の低電位側供給端子４３がＮＭＯＳトランジスタｎ１，ｎ２のそれぞれに接続される。
【００９１】
ＰＭＯＳトランジスタｐ１とＮＭＯＳトランジスタｎ１の接合部、および、ＰＭＯＳトランジスタｐ２とＮＭＯＳトランジスタｎ２の制御電極であるそれぞれのゲートが、第１出力端子３０に接続されている。そして、ＰＭＯＳトランジスタｐ２とＮＭＯＳトランジスタｎ２の接合部、および、ＰＭＯＳトランジスタｐ１とＮＭＯＳトランジスタｎ１の制御電極であるそれぞれのゲートが、第２出力端子３１に接続されている。さらに、第１出力端子３０には、第１伝達手段であるキャパシタＣ１の一端が接続され、キャパシタＣ１の他端は第１入力信号Ｉｎ１が入力される端子となっている。また、第２出力端子３１には第２伝達手段であるキャパシタＣ２の一端が接続され、キャパシタＣ２の他端は第２入力信号Ｉｎ２が入力される端子となっている。
【００９２】
本実施形態の場合、第１入力信号Ｉｎ１はキャパシタＣ１を介して第１出力端子３０に入力され、第２入力信号Ｉｎ２はキャパシタＣ２を介して第２出力端子３１に入力されるため、第１および第２入力信号Ｉｎ１，Ｉｎ２の変化に対応する信号のみが第１および第２出力端子３０，３１に入力される。したがって、第１および第２入力信号Ｉｎ１，Ｉｎ２の直流レベル自体は、本実施形態のレベルシフト回路５４の応答には影響しない。図１８は、本実施形態のレベルシフト回路５４に入力される第１入力信号Ｉｎ１の例である。なお、Ｉｎ１と逆相で同レベルのＩｎ２も同時にこのレベルシフト回路５４に入力される。
【００９３】
図１９は、この入力信号Ｉｎ１に対応する本実施形態のレベルシフト回路５４の第１出力信号Ｏｕｔ１の例である。なお、Ｏｕｔ１と逆相で同レベルのＯｕｔ２も本実施形態のレベルシフト回路５４から同時に出力される。Ｏｕｔ１およびＯｕｔ２の出力電位は、第２電源電圧の高電位側ＶＨと低電位側ＶＬのそれぞれの電位に対応しており、この例の場合、Ｈレベルは５Ｖ、Ｌレベルは−５Ｖとなっている。また、本実施形態のレベルシフト回路においては、前記各実施形態とは異なり、Ｉｎ１とＯｕｔ１、Ｉｎ２とＯｕｔ２がそれぞれ同相となる。
【００９４】
図２０は、本実施形態のレベルシフト回路５４を、高電位側が１０Ｖ、低電位側が０Ｖの第２電源電圧で駆動した場合の変形例であり、前記と同様の第１および第２入力信号Ｉｎ１，Ｉｎ２を印加した場合の、第１出力信号Ｏｕｔ１の出力を示している。なお、Ｏｕｔ１と逆相で同レベルのＯｕｔ２も本実施形態のレベルシフト回路５４から同時に出力される。
【００９５】
また、図２１は、本実施形態のレベルシフト回路５４を、高電位側が１１Ｖ、低電位側が１Ｖの第２電源電圧で駆動した場合の変形例であり、前述の場合と同様の第１および第２入力信号Ｉｎ１，Ｉｎ２を印加した場合の第１出力信号Ｏｕｔ１の出力を示している。
【００９６】
このように、本実施形態のレベルシフト回路５４は、第１および第２入力信号が基準とする第１の電源電圧とは、低電位側または／および高電位側の電位が異なった第２の電源電圧を用いることによって、第１および第２入力電圧Ｉｎ１，Ｉｎ２とはＨレベルの電位が異なるだけでなくＬレベルの電位も異なった、全く異なった電圧範囲の第１および第２出力電圧Ｏｕｔ１，Ｏｕｔ２を得ることができる。
【００９７】
以上、本発明の実施形態を説明したが、本発明は前述した各実施形態に限定されるものではなく、本発明の要旨の範囲内または特許請求の範囲の均等範囲内で各種の変形実施が可能である。
【００９８】
例えば、上述の各実施形態では、各スイッチング素子としてエンハンスメント型のＴＦＴを用いた例を示したが、デプリーション型のＴＦＴや他のＦＥＴを用いても本発明を適用することが可能である。
【００９９】
また、表示部である液晶表示パネルは、駆動方式で言えば、ＴＦＴで代表される三端子スイッチング素子あるいはＭＩＭで代表される二端子スイッチング素子を用いたアクティブマトリックス液晶表示パネルだけでなく、パネル自体にスイッチング素子を用いない単純マトリックス液晶表示パネルやスタティック駆動液晶表示パネル、電気光学特性で言えば、ＴＮ形、ＳＴＮ形、ゲストホスト形、相転移形、強誘電形など、種々のタイプの液晶表示パネルを用いることができる。
【０１００】
さらに、上記各実施形態では表示部として液晶表示パネルを用いた例を示したが、表示部は、プラズマディスプレイパネル、ＦＥＤ(Field Emission Display)パネル等であってもよい。
【０１０１】
そして、上述の各実施形態においては、レベルシフト回路が液晶表示装置の信号ドライバに用いられる例を示したが、レベルシフト回路は液晶表示装置の走査ドライバにも用いることができることは勿論、液晶表示装置に限らず他の様々なデジタル回路にも用いることができる。
【０１０２】
【図面の簡単な説明】
【図１】本発明の表示装置の概略構成を示すブロックダイアグラムである。
【図２】本発明の信号ドライバの概略を示す構成図である。
【図３】第１実施形態のレベルシフト回路の回路図である。
【図４】第１実施形態のレベルシフト回路の動作を示す模式的なタイミングチャートである。
【図５】第１実施形態のレベルシフト回路を、所定の半導体装置として形成した場合の、入出力信号のシミュレーション結果を示すグラフであり、（Ａ）においては出力信号を示し、（Ｂ）においては入力信号を示す。
【図６】本発明の半導体装置の一部を示す模式的な断面図である。
【図７】第１比較例のレベルシフト回路の回路図である。
【図８】第１比較例のレベルシフト回路を、所定の半導体装置として形成した場合の、入出力信号のシミュレーション結果を示すグラフであり、（Ａ）においては出力信号を示し、（Ｂ）においては入力信号を示す。
【図９】第２実施形態のレベルシフト回路の回路図である。
【図１０】第２実施形態のレベルシフト回路を、所定の半導体装置として形成した場合の、入出力信号のシミュレーション結果を示すグラフであり、（Ａ）においては出力信号を示し、（Ｂ）においては入力信号を示す。
【図１１】第２比較例のレベルシフト回路の回路図である。
【図１２】第２比較例のレベルシフト回路を、所定の半導体装置として形成した場合の、入出力信号のシミュレーション結果を示すグラフであり、（Ａ）においては出力信号を示し、（Ｂ）においては入力信号を示す。
【図１３】第３実施形態のレベルシフト回路の回路図である。
【図１４】第３実施形態のレベルシフト回路を、所定の半導体装置として形成した場合の、入出力信号のシミュレーション結果を示すグラフであり、（Ａ）においては出力信号を示し、（Ｂ）においては入力信号を示す。
【図１５】第３比較例のレベルシフト回路の回路図である。
【図１６】第３比較例のレベルシフト回路を、所定の半導体装置として形成した場合の、入出力信号のシミュレーション結果を示すグラフであり、（Ａ）においては出力信号を示し、（Ｂ）においては入力信号を示す。
【図１７】第４実施形態のレベルシフト回路の回路図である。
【図１８】第４実施形態のレベルシフト回路への第１入力信号の例である。
【図１９】第４実施形態のレベルシフト回路への第１出力信号の例である。
【図２０】第４実施形態のレベルシフト回路への第１出力信号の例である。
【図２１】第４実施形態のレベルシフト回路への第１出力信号の例である。
【符号の説明】
１０，３８，４８，５４  レベルシフト回路
１７  非単結晶半導体層
１８  ＴＦＴ
１９  ソース
２０  ドレイン
２１  チャネル
２２  ゲート絶縁膜
２３  ゲート電極
２４  第１層間絶縁膜
２５  配線層
２６  第１入力端子
２７  第２入力端子
２９  第２層間絶縁膜
３０  第１出力端子
３１  第２出力端子
４２  第２電源電圧の高電位側供給端子
４３  第２電源電圧の低電位側供給端子
６０  シフトレジスタ回路
６４  ラッチ回路
６６  出力部
８０  走査ドライバ
８２  信号ドライバ
８６  液晶表示パネル（表示部）
８７  信号電極
８８  走査電極
８９  透明電極
９０  半導体装置
９１  絶縁性基板
９２  第１導電層
９３  第１絶縁層
９４  第２導電層
９５  第２絶縁層
９６  第３導電層
９７  第３絶縁層
９８  第４導電層
Ｃ１  キャパシタ（第１伝達手段）
Ｃ２  キャパシタ（第２伝達手段）
ｐ１  ＰＭＯＳトランジスタ（第１スイッチング素子）
ｎ１  ＮＭＯＳトランジスタ（第２スイッチング素子）
ｐ２  ＰＭＯＳトランジスタ（第３スイッチング素子）
ｎ２  ＮＭＯＳトランジスタ（第４スイッチング素子）
Ｐ１ａ  ＰＭＯＳトランジスタ（第５スイッチング素子）
Ｐ１ｂ  ＰＭＯＳトランジスタ（第６スイッチング素子）
Ｒ１，Ｒ２  抵抗素子
【図１】
0003697873.tif 000002
【図２】
0003697873.tif 000003
【図３】
0003697873.tif 000004
【図４】
0003697873.tif 000005
【図５】
0003697873.tif 000006
【図６】
0003697873.tif 000007
【図７】
0003697873.tif 000008
【図８】
0003697873.tif 000009
【図９】
0003697873.tif 000010
【図１０】
0003697873.tif 000011
【図１１】
0003697873.tif 000012
【図１２】
0003697873.tif 000013
【図１３】
0003697873.tif 000014
【図１４】
0003697873.tif 000015
【図１５】
0003697873.tif 000016
【図１６】
0003697873.tif 000017
【図１７】
0003697873.tif 000018
【図１８】
0003697873.tif 000019
【図１９】
0003697873.tif 000020
【図２０】
0003697873.tif 000021
【図２１】
0003697873.tif 000022