(57)【特許請求の範囲】
【請求項１】
基板の上面にII−VI族化合物からなる第１の半導体膜を形成し、II−VI族化合物からなり且つ上記第１の半導体膜よりもキャリア濃度の高い第２の半導体膜を上記第１の半導体膜の上面に形成した半導体装置において、
上記第１の半導体膜と上記第２の半導体膜との間に、III −VI族の欠損性閃亜鉛鉱構造の化合物半導体からなる第３の半導体膜を、上記第１の半導体膜と上記第２の半導体膜との間に印加した電圧に対して流れる電流がほぼ正比例する特性が得られる膜厚で、介在させたことを特徴とする半導体装置。
【請求項２】
上記第３の半導体膜が、ガリウム、インジウム、アルミニウムから選ばれた１又は２以上の III族元素と、セレン、テルル、硫黄から選ばれた１又は２以上のVI族元素からなり、III 族元素の原子数とVI族元素の原子数がほぼ２：３の半導体膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記第１又は上記第２の半導体膜が、亜鉛、マグネシウム、水銀、カドミウムから選択した１又は２以上の元素と、セレン、テルル、硫黄から選択した１又は２以上の元素とを化合させた２元以上の混晶化合物からなるｐ型の半導体膜であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
上記基板がｐ型の砒化ガリウムからなり、上記第１の半導体膜がｐ型のセレン化亜鉛からなり、上記第２の半導体膜がｐ型のテルル化亜鉛からなり、上記第３の半導体膜がガリウム原子数とセレン原子数の比が２：３のセレン化ガリウムからなり、且つ上記第３の半導体膜の膜厚がほぼ４〜２４オングストロームであることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、異なる種類のII−VI族化合物半導体膜を積層した半導体装置にかかり、特に異なる該両II−VI族化合物半導体膜のヘテロ界面に起因する問題を解決した半導体装置に関するものである。
【０００２】
【従来の技術】
II−VI族化合物半導体は、短波長（青色）発光ダイオードやレーザダイオードなどの発光素子を構成する材料として有望である。このII−VI族化合物半導体のうち、例えば図５に示すように、ｐ型のセレン化亜鉛（ＺｎＳｅ）化合物半導体膜２は、素子の一部を構成するように、ｐ型の砒化ガリウム（ＧａＡｓ）からなる基板１の上面に形成される。
【０００３】
ところが、このｐ型のセレン化亜鉛化合物半導体膜２に電極を被着させる必要のあるとき、そこに直接的に金（Ａｕ）の電極３を被着させると、そのｐ型のセレン化亜鉛化合物半導体膜のキャリア濃度を高くすることが困難（最大濃度は１×１０18ｃｍ-3程度）であることから、ｐ型のセレン化亜鉛化合物半導体膜２と電極３との界面がオーミック接触（印加電圧に対して流れる電流が正比例し特性曲線が直線状）とならず、ダイオード特性と類似の特性となってその界面で電圧が消費され素子特性が低下する。
【０００４】
そこで、図６に示すように、金（Ａｕ）の電極とオーミック接触できる半導体であるｐ型のテルル化亜鉛（ＺｎＴｅ）化合物半導体膜（最大濃度は１×１０19ｃｍ-3程度）４をｐ型のセレン化亜鉛化合物半導体膜２の上面に形成し、そのｐ型のテルル化亜鉛化合物半導体膜４の上面に金（Ａｕ）の電極３を被着させることが検討された。
【０００５】
【発明が解決しようとする課題】
ところが、上記構造では、ｐ型のセレン化亜鉛化合物半導体膜２と新たに挿入したｐ型のテルル化亜鉛化合物半導体膜４との間のヘテロ界面において、両者の格子定数の差やその他によって、上層のｐ型のテルル化亜鉛化合物半導体膜４の結晶成長に悪影響が及ぼされ、その半導体膜４をキャリア濃度の高い半導体膜に形成することができなくなって電極３に対して所望のオーミック接触を得ることが困難となり、また、下部のｐ形セレン化亜鉛化合物半導体膜２にも欠陥が生じ、素子特性に悪影響を与えていた。
【０００６】
以上のことは、ｐ型のセレン化亜鉛化合物半導体膜２とｐ型のテルル化亜鉛化合物半導体膜４のヘテロ界面のみでなく、結晶構造の異なった他の２種類のII−VI族化合物半導体を接合させた場合のヘテロ界面にも、同様に発生する問題である。
【０００７】
本発明は以上の点に鑑みてなされたもので、その目的は、以上のような問題点を解決した半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明は、基板の上面にII−VI族化合物からなる第１の半導体膜を形成し、II−VI族化合物からなり且つ上記第１の半導体膜よりもキャリア濃度の高い第２の半導体膜を上記第１の半導体膜の上面に形成した半導体装置において、上記第１の半導体膜と上記第２の半導体膜との間に、III −VI族の欠損性閃亜鉛鉱構造の化合物半導体からなる第３の半導体膜を、上記第１の半導体膜と上記第２の半導体膜との間に印加した電圧に対して流れる電流がほぼ正比例する特性が得られる膜厚で、介在させて構成した。
【０００９】
本発明では、上記第３の半導体膜が、ガリウム、インジウム、アルミニウムから選ばれた１又は２以上の III族元素と、セレン、テルル、硫黄から選ばれた１又は２以上のVI族元素からなり、III 族元素の原子数とVI族元素の原子数がほぼ２：３の半導体膜であることが望ましい。
【００１０】
また本発明では、上記第１又は上記第２の半導体膜が、亜鉛、マグネシウム、水銀、カドミウムから選択した１又は２以上の元素と、セレン、テルル、硫黄から選択した１又は２以上の元素とを化合させた２元以上の混晶化合物からなるｐ型の半導体膜であるが望ましい。
【００１１】
さらに本発明では、上記基板がｐ型の砒化ガリウムからなり、上記第１の半導体膜がｐ型のセレン化亜鉛からなり、上記第２の半導体膜がｐ型のテルル化亜鉛からなり、上記第３の半導体膜がガリウム原子数とセレン原子数の比が２：３のセレン化ガリウムからなり、且つ上記第３の半導体膜の膜厚がほぼ４〜２４オングストロームであることが望ましい。
【００１２】
【作用】
本発明では、欠損性閃亜鉛鉱構造の第３の半導体膜が、第１、第２の半導体膜の閃亜鉛鉱構造と比較すると、III 族元素のサイトのうち３個に１個が空孔となっており、第１、第２の半導体膜間にこの第３の半導体膜を介在させ、その第３の半導体膜の膜厚を所定値に設定するので、第１、第２の半導体膜間のヘテロ界面に起因する問題が緩和されて、良好な特性が得られる。
【００１３】
【実施例】
以下、本発明の実施例を説明する。図１はその一実施例の半導体装置の断面を示す図である。前述の図５、図６に示したものと同一のものには同一の符号を付した。
【００１４】
本実施例の半導体装置は、図１に示すように、低濃度のｐ型のセレン化亜鉛化合物半導体膜２（第１の半導体膜）と高濃度のｐ型のテルル化亜鉛化合物半導体膜４（第２の半導体膜）との間に、ノンドープの欠損性閃亜鉛鉱構造の化合物半導体膜５（第３の半導体膜）を介在させた構造である。
【００１５】
この欠損性閃亜鉛鉱構造の化合物半導体膜５は、ガリウム原子数とセレン原子数の比が２：３のセレン化ガリウム（Ｇａ2 Ｓｅ3 ）からなる半導体膜で、閃亜鉛鉱構造でなる第１、第２の半導体膜２、４とは結晶構造が異なるものであり、ダングリングボンド（共有結合結晶）を介して成長する欠損性閃亜鉛鉱構造である。
【００１６】
このように本実施例では、第１、第２の半導体膜２、４の間に、それらとは結晶構造の異なる第３の半導体膜５を介在させるので、両半導体膜２、４の間に電荷の不平衡状態が形成されてバンド不連続が低減されるようになる。
【００１７】
また、この半導体膜５とｐ型のセレン化亜鉛化合物半導体膜２との間、およびｐ型のテルル化亜鉛化合物半導体膜４との間の結合も、共有結合ないしイオン結合となる。
【００１８】
図２は図１に示す構造の半導体装置の成長方法の説明図である。ここでは分子線エピタキシャル装置（ＭＢＥ）を使用する場合について説明する。１１はチャンバ（成長室）、１２は超高真空排気ポンプ、１３は基板ホルダ、１４は基板（図１の符号１で示すｐ型のＧａＡｓ基板）、１５は成長を行なう材料の構成原子の種類（ここでは、Ｚｎ、Ｓｅ、Ｔｅ、Ｇａの４つを使用するが、図１では２個のみを示した。）だけ設けられる分子線源、１６は各分子線源１５のシャッタ、１７は高周波ラジカルビーム源、１８はドーパント用ボンベ、１９はマスフローコントローラである。
【００１９】
成長は次の手順で行なう。
（１）．まず、化合物であるＺｎＳｅ、ＺｎＴｅ、Ｇａ2 Ｓｅ3 の原料となる亜鉛（Ｚｎ）、セレン（Ｓｅ）、テルル（Ｔｅ）、ガリウム（Ｇａ）を個別に分子線源１５に充填する。
【００２０】
（２）．基板１４を洗浄した後、基板ホルダ１３に装着し、チャンバ１１内を超高真空（１０-10 Ｔｏｒｒ程度）まで排気ポンプ１２で排気してから、各分子線源１５を所望の分子線強度が得られるように加熱する。この間、シャッタ１６は全部を閉じておき、分子線が基板１４に到達しないようにする。
【００２１】
（３）．次に、基板１４の表面酸化膜（保護膜として使用したもの）が除去できる温度（６００℃程度）まで基板１４を加熱し、その表面酸化膜を蒸発排気して表面［１００］を清浄化する。この後、基板１４の温度を適切な成長温度まで低下させる。ここでは、２５０℃程度とする。
【００２２】
（４）．次にドーピング行なうときは、ドーパント用ボンベ１８からドーパントガス（窒素Ｎ2 ）を、所望の流量が得られるよう、マスフローコントローラ１９により調整し、高周波ラジカルビーム源１７に導入する。そして、ラジカルビームを所望の出力（３００Ｗ程度）で照射する。
【００２３】
（５）．この後、図１に示す成長構造が得られるように、シャッタ１６を順次開閉して成長を行なう。ここでは、まずＺｎとＳｅの分子線源１５のシャッタ１６を同時に開きＺｎＳｅ膜を成長させる。ここで窒素をドーピング（濃度は４×１０17ｃｍ-3程度）させるので、窒素のラジカルビームをラジカルビーム源１７から照射する。このようにして、必要な膜厚が得られる時間（膜厚は時間で管理する）の経過後、開けたシャッタ１６を閉じる。
【００２４】
（６）．次に、ＧａとＳｅの分子線源１５のシャッタ１６を同時に開きＧａ2 Ｓｅ3 膜を成長させる。ここではドーピングさせないので、ラジカルビームをラジカルビーム源１７から照射しない。Ｇａ、Ｓｅの分子線源の強度比は、Ｇａ：Ｓｅ＝１：３０程度とする。必要な膜厚が得られる時間の経過後、開けたシャッタ１６を閉じる。
【００２５】
（７）．最後に、ＺｎとＴｅの分子線源１５のシャッタ１６を同時に開きＺｎＴｅ膜を成長させる。ここでも窒素をドーピング（濃度は４×１０18ｃｍ-3程度と（５）のプロセスよりも高い）させるので、ラジカルビームをラジカルビーム源１７から照射する。必要な膜厚が得られる時間の経過後、開けたシャッタ１６を閉じる。
【００２６】
以上によって、図１に示した構成の試料を、第３の半導体膜５の膜厚を異ならせたサンプルを複数個製造し、その第３の半導体膜（Ｇａ2 Ｓｅ3 ）５の膜厚に対する第１の半導体膜２と第２の半導体膜３との間のバンド不連続による電位障壁（ΔＥｖ）の変化を測定した。これは基板１の裏面に形成したＩｎ（図示せず）と電極３との間に電圧を印加して、容量を測定して得るＣ−Ｖ法により算出したもので、その結果を図４に示す。
【００２７】
なお、第３の半導体膜５の膜厚は、成膜速度から算出される膜厚とした。具体的には、ＧａＡｓ基板上に第３の半導体膜５のみを前記条件で６時間成長させる。その成長した膜厚を光干渉法により測定する。その結果、膜厚は２８００オングストロームであることがわかり、成膜速度は約８オングストローム／分と算出される。この成膜速度に基づいて、一定時間成長後の膜厚を算出し、図４に示す膜厚としている。
【００２８】
第３の半導体膜５を介在しない場合（膜厚＝０で図６の構成と同じ）ではΔＥｖ＝０．９ｅＶであるのに比べて、それを介在させて膜厚を４オングストロームとしたときはΔＥｖ≒０ｅＶであり、また８オングストロームとしたときΔＥｖ＝０．０５ｅＶであり、１６オングストトロームとしたときはΔＥｖ＝０．２ｅＶというように少なくなっている。さらに、２４オングストロームとしたときΔＥｖ＝０．９ｅＶ、４０オングストロームとしたときΔＥｖ＝１．２ｅＶと逆に大きくなっている。
【００２９】
このように、第１の半導体膜２と、第２の半導体膜４との間に第３の半導体膜５を介在させ、その膜厚を所定の値（４〜１６オングストローム）に設定することにより、第３の半導体膜５を介在させない場合のバンド不連続による電位障壁が低減することが確認された。
【００３０】
図５は上記した第３の半導体膜５の各種膜厚に対する半導体装置のＩ−Ｖ（電流−電圧）特性を示す図である。これは、金（Ａｕ）の電極３の側を正電極とし、基板１の裏面に設けたＩｎ（図示せず）を負電極として、直流電圧を印加して流れる電流を測定したものである。
【００３１】
第３の半導体膜５の膜厚を４０オングストロームとしたとき、この第３の半導体膜５を介在させいない（０オングストローム）ときに比べて、わずかではあるが直線性の改善がみられることがわかる。しかし、その膜厚を８オングストローム、２４オングストロームとしたときは、直線性の良好なオーミック特性が得られた。
【００３２】
第３の半導体膜５の膜厚を２４オングストロームとしたときは、バンド不連続による図３に示す電位障壁ΔＥｖの特性ではその値が大きくなっていたが、図４のＩ−Ｖ特性では良好な直線性を示した。このように理論上は連動すると考えられる電位障壁ΔＥｖの低減とオーミック特性の改善は、必ずしも連動しないという結果が得られたが、本発明の目的を達成するためには、第３の半導体膜５の膜厚は、４０オングストロームを超えることはなく、好ましくは、ほぼ４〜２４オングストロームの範囲にあると思われる。
【００３３】
なお、以上の実施例において、基板１、１４はＧａＡｓに限られるものではなく、ＺｎＳｅ基板、またはそれと格子定数の近い基板、その他が使用できる。
【００３４】
また、欠損性閃亜鉛鉱構造の化合物半導体膜（第３の半導体膜）としては、Ｇａ2 Ｓｅ3 に限られるものではなく、III 族原子の原子数とVI族原子（カルコゲン原子）の原子数がほぼ２：３の割合で含まれるものであれば良い。
【００３５】
例えば、VI族原子であるセレン（Ｓｅ）、硫黄（Ｓ）、テルル（Ｔｅ）等のうちから選択した１種又は２種以上と、III 族原子であるガリウム（Ｇａ）、インジウム（Ｉｎ）、アルミニウム（Ａｌ）から選択した１又は２種以上とを、III 族原子の原子数の割合を２、VI族原子の原子数の割合を３とした半導体膜であれば良い。
【００３６】
さらに、基板の上面に成長されるII−VI族化合物半導体膜（第１、第２の半導体膜）としては、ＺｎＳｅ、ＺｎＴｅに限られるものではない。II族元素であるマグネシウム（Ｍｇ）、水銀（Ｈｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）から選択した１又は２以上と、VI族元素である硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）から選択した１又は２以上とを化合させた２元混晶、あるいは３元以上の混晶、例えばＺｎＳＳｅ（３元混晶）、ＺｎＣｄＳＳｅ（４元混晶）であっても適用できる。
【００３７】
ただし、欠損性閃亜鉛鉱半導体膜（第３の半導体膜）の上層を構成するII−VI族化合物半導体膜（第２の半導体膜）は、金の電極３とオーミック接触させるためにＺｎＴｅのようにキャリア濃度を高くすることができる化合物半導体である必要がある。
【００３８】
なお、上記実施例の半導体装置の成長方法は、分子線エピタキシャル法に限られるものではなく、気相成長（ＶＰＥ）法、液相成長（ＬＰＥ）法でも適用できるものである。
【００３９】
【発明の効果】
以上から本発明によれば、基板上に形成したキャリア濃度の低いII−VI族化合物半導体からなる第１の半導体膜の上層に欠損性閃亜鉛鉱構造の化合物半導体からなる第３の半導体膜を介在してキャリア濃度の高いII−VI族化合物半導体からなる第２の半導体膜を形成し、第３の半導体膜の膜厚を所定値に設定するので、第１の半導体膜と第２の半導体膜との間のヘテロ界面に起因する種々問題が緩和されて、良好な特性を得ることができる。
【図面の簡単な説明】
【図１】  本発明の一実施例の半導体装置の構造を示す断面図である。
【図２】  図１に示す半導体装置の製造装置の概略構成を示す説明図である。
【図３】  図１に示す半導体装置の第３の半導体膜の膜厚変化に対する第１の半導体膜と第２の半導体膜との間の電位障壁の特性図である。
【図４】  図１に示す半導体装置の第３の半導体膜の膜厚変化に対するＩ−Ｖ特性図である。
【図５】  ｐ型ＺｎＳｅ化合物半導体膜に金の電極を被着した半導体装置の構造を示す断面図である。
【図６】  ｐ型ＺｎＳｅ化合物半導体膜にｐ型ＺｎＴｅ化合物半導体膜を介して金の電極を被着した半導体装置の構造を示す断面図である。
【符号の説明】
１：基板、２：ｐ型のセレン化亜鉛化合物半導体膜（第１の半導体膜）、３：ｐ型のテルル化亜鉛化合物半導体膜（第２の半導体膜）、４：金（Ａｕ）の電極、５：Ｇａ2 Ｓｅ3 の半導体膜（第３の半導体膜）、
１１：チャンバ、１２：排気ポンプ、１３：基板ホルダ、１４：基板、１５：分子線源、１６：シャッタ、１７：高周波ラジカルビーム源、１８：ドーパント用ボンベ、１９：マスフローコントローラ。
【図１】
0003673848.tif 000002
【図２】
0003673848.tif 000003
【図３】
0003673848.tif 000004
【図４】
0003673848.tif 000005
【図５】
0003673848.tif 000006
【図６】
0003673848.tif 000007