(57)【特許請求の範囲】
【請求項１】
半導体基板に形成された絶縁ゲイト型電界効果トランジスタと、
前記絶縁ゲイト型電界効果トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された薄膜トランジスタを有し、
前記絶縁ゲイト型電界効果トランジスタはゲイト電極とゲイト酸化膜と不純物領域を有し、前記薄膜トランジスタは、ゲイト電極と、該ゲイト電極下に形成されたゲイト酸化膜と、不純物領域を有し、
前記絶縁ゲイト型電界効果トランジスタの不純物領域は、前記薄膜トランジスタの不純物領域と配線を通して接続した半導体装置であって、
前記薄膜トランジスタのゲイト電極につながるゲイト配線を有し、
前記薄膜トランジスタのゲイト電極および前記ゲイト配線は、それぞれ、アルミニウム、チタンまたはタンタルでなり、それぞれの上面および側面は、前記薄膜トランジスタのゲイト電極および前記ゲイト配線それぞれを酸化した酸化膜で覆われており、
前記配線は、前記薄膜トランジスタの不純物領域に形成された穴の内側面および前記薄膜トランジスタの不純物領域の上面それぞれと前記絶縁ゲイト型電界効果トランジスタの不純物領域の上面と接続すると共に、前記ゲイト配線上に前記酸化膜を介して配置することを特徴とする半導体装置。
【請求項２】
半導体基板に形成された絶縁ゲイト型電界効果トランジスタと、
前記絶縁ゲイト型電界効果トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された薄膜トランジスタを有し、
前記絶縁ゲイト型電界効果トランジスタはゲイト電極とゲイト酸化膜と不純物領域を有し、前記薄膜トランジスタは、ゲイト電極と、該ゲイト電極下に形成されたゲイト酸化膜と、不純物領域を有し、
前記絶縁ゲイト型電界効果トランジスタの不純物領域は、前記薄膜トランジスタの不純物領域と配線を通して接続した半導体装置であって、
前記薄膜トランジスタのゲイト電極につながるゲイト配線を有し、
前記薄膜トランジスタのゲイト電極および前記ゲイト配線は、それぞれ、アルミニウム、チタンまたはタンタルでなり、それぞれの上面および側面は、前記薄膜トランジスタのゲイト電極および前記ゲイト配線それぞれを酸化した酸化膜で覆われており、
前記配線は、前記薄膜トランジスタの不純物領域に形成された穴の内側面および前記薄膜トランジスタの不純物領域の上面それぞれと前記絶縁ゲイト型電界効果トランジスタの不純物領域の上面と接続すると共に、前記ゲイト配線上に前記酸化膜を介して配置し、
前記薄膜トランジスタの不純物領域が前記薄膜トランジスタのゲイト電極と重なりのない位置に形成されていることを特徴とする半導体装置。
【請求項３】
前記薄膜トランジスタの不純物領域にはＬＤＤ領域が形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記絶縁ゲイト型電界効果トランジスタの不純物領域にはＬＤＤ領域が形成されていることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
【請求項５】
前記絶縁ゲイト型電界効果トランジスタと前記薄膜トランジスタはＣＭＯＳインバータ回路またはＣＭＯＳトランスファーゲイト回路を構成していることを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信頼性および量産性に優れ、集積度の高い、半導体集積回路およびその作製方法に関する。
【０００２】
【従来の技術】
近年、単結晶半導体基板上に従来のように形成された半導体回路の上に、さらに、半導体の多結晶、あるいは実質的に単結晶の被膜を形成して、そこに半導体回路を形成し、より集積度を高めた半導体集積回路が開発されている。その典型的な例は、２層のＭＯＳトランジスタ（すなわち、単結晶基板上のＭＯＳトランジスタと、その上の薄膜トランジスタ）を有する完全ＣＭＯＳ型のスタティックＲＡＭ（ＳＲＡＭ）である。従来の完全ＣＭＯＳ型のＳＲＡＭは、１つの記憶セルにつき、２組のＣＭＯＳ（すなわち、２つのＮＭＯＳと２つのＰＭＯＳ）と２つのドライバ用のＮＭＯＳを必要とし、したがって、大きな面積を要していた。それゆえ、ＰＭＯＳのかわりに高抵抗の多結晶シリコンを使用し、なおかつ、これをトランジスタに対して、立体的に配置して集積度を高めた、いわゆる高抵抗型のＳＲＡＭによって、置き換えられていった。しかしながら、より高集積化が進行すると、線型素子である抵抗を負荷とする方式では、リーク電流が大きすぎるので、再び、非線型素子であるＰＭＯＳを負荷とする従来の完全ＣＭＯＳ型が採用されるにいたった。しかし、集積度の点で、従来のような平面的な方式を採用することはできないので、現在のように、ＰＭＯＳを薄膜トランジスタとして、これを立体的に配置するようになったのである。
【０００３】
また、このように立体的に配置すると、単に集積度が上げられるに留まらず、他にも利点がもたらされる。その１つは、素子間の分離が容易で、特に従来のＣＭＯＳのモノリシック集積回路で問題となるようなラッチアップ現象がおこらないことである。すなわち、このように立体的に配置された場合には、ＰＭＯＳは基板やＮＭＯＳとは完全に分離されているので、基板と隣接するＮＭＯＳを介した寄生トランジスタが発生する余地がなく、したがって、ラッチアップは全く起こりえない。
【０００４】
【発明が解決しようとする課題】
このような理由から多層構造の集積回路（以下、立体集積回路、あるいは３次元ＩＣという）が形成されるようになった。しかしながら、従来の立体集積回路は、通常の半導体基板上の集積回路と同じ製造工程を援用した為、作製に要するマスク数が多くなった。例えば、３層多結晶シリコンと１層アルミニウム配線を有する立体集積回路で、ＣＭＯＳインバータ回路を構成するには、１層目のＭＯＳトランジスタ（第１の多結晶シリコン層を用いた多結晶シリコンゲイトを有する）を形成した後、さらに以下のプロセスが必要とされた。すなわち、
（１）  第１の層間絶縁物の形成
（２）  第２多結晶シリコン層の形成・エッチング▲１▼
（３）  ゲイト絶縁膜の形成
（４）  層間絶縁物に、第１のＭＯＳトランジスタのゲイト配線への接続用の穴の形成▲２▼
（５）  第２のトランジスタのゲイト電極（第３多結晶シリコン層）の形成▲３▼
（６）  不純物イオンの注入
（７）  第２の層間絶縁物の形成
（８）  第２の層間絶縁物へのソース、ドレイン電極用の穴の形成▲４▼
（９）  第１の層間絶縁物へのソース、ドレイン電極用の穴の形成▲５▼
（１０）ソース、ドレイン電極配線の形成▲６▼
（１１）パッシベーション膜の形成
【０００５】
ここで、丸数字はマスクの番号・枚数を表す。すなわち、最低でも６枚ものマスクが必要とされる。より付加価値をつけるためには、さらに多くのマスクが必要とされる。特に、（７）と（８）のプロセスにおいては、ＣＭＯＳインバータの場合には、接地側とドレイン電圧供給側にわけて配線しなければならないので仕方がないにしても、例えば、ＣＭＯＳトランスファーゲイト回路では、ＮＭＯＳとＰＭＯＳの不純物領域が両方とも結合されて構成されている。したがって、そのような場合には、通常、ＮＭＯＳの不純物領域はＰＭＯＳの不純物領域と重なって構成されているので、ＮＭＯＳの不純物領域とＰＭＯＳの不純物領域を結線するだけであれば、わざわざ、２工程にわける必要はないと考えられるかもしれない。確かに、ＮＭＯＳとＰＭＯＳのソース、あるいはドレインを貫通して、１枚のマスクで穴を開ければ、双方とコンタクトをとることができるように考えられる。
【０００６】
しかしながら、ＰＭＯＳの不純物領域層の厚さは、最近の研究では薄いほど特性がよいことが発見され、通常、１００ｎｍ以下、場合によっては２０ｎｍというような極めて薄いものが用いられる場合がある。したがって、単に１つの両不純物領域間を貫通する穴を形成しただけでは、そのコンタクトはとても十分とはいえない。典型的には、穴の半径を２μｍ、ＰＭＯＳの不純物領域の厚さを１００ｎｍとすると、ＮＭＯＳに形成される電極の面積は約１２．６μｍ2 であるのに対し、ＰＭＯＳの不純物領域の『電極』の面積はその１０分の１の１．３μｍ2 でしかない。ＣＭＯＳであるので、消費電力が小さいとはいえ、これはあまりにも小さな電極面積であり、通常の動作に耐えられないものである。
【０００７】
したがって、面倒ではあるが、わざわざ、第２の層間絶縁物に穴を開けて、ＰＭＯＳの不純物領域への電極形成用の穴を形成し、その上で、第２および第１の層間絶縁物を貫通して、ＮＭＯＳの不純物領域への電極形成用の穴を形成し、その電極部分の面積はほぼ同じ大きさとすることが必要とされる。
【０００８】
さらに、ＰＭＯＳの不純物領域の厚さが５０ｎｍ以下の極めて薄い場合には、第２の層間絶縁物への穴の形成も十分な注意が必要とされる。一般に、層間絶縁物はその絶縁特性と下層と上層の配線間の寄生容量とを考慮して、２００ｎｍ以上とされる。実際には、先に形成されたゲイト酸化膜が残っており、ゲイト酸化膜は、薄膜トランジスタの場合には、５０〜２００ｎｍの厚さに形成されるので、実際には不純物領域の上には、２５０〜４００ｎｍ、あるいはそれ以上の厚さの酸化物が存在している。
【０００９】
そして、このような層間絶縁物への穴開けは、プラズマ気相エッチング法が採用されるが、酸化珪素とシリコンとのエッチング選択比は十分大きいと言えども、プラズマエッチングを精密におこなわないと、誤って、シリコン膜をも貫通した穴を形成してしまう恐れがある。特に、平坦な部分への穴の形成は比較的容易であるが、曲面への形成は、例えば層間絶縁物の厚さ自体が、場所によってばらついているため、穴全域にわたってエッチングをシリコン膜の表面で終了することは極めて難しい。
【００１０】
半導体集積回路の製作歩留りを上げ、コストダウンを図るうえで、マスクプロセスの削減が必須であることは、言うまでもない。本発明では、よりマスクの枚数を減らして、歩留りを向上させることを目的とする。また、本発明では、耐圧性に優れた絶縁被膜で配線を被覆し、よって、上部配線との短絡を防止することをも目的とする。
【００１１】
【課題を解決する手段】
本発明では、従来用いられていた、上層の薄膜トランジスタ（第２のＭＯＳトランジスタともいう。先の例では、ＰＭＯＳにあたるが、ＮＭＯＳであってもよいことはいうまでもない。）において、シリコンゲイト電極をアルミニウムゲイト電極とし、その表面を陽極酸化法によって酸化せしめることによって、高耐圧の酸化物層を形成し、これを層間絶縁物のかわりに用いて、マスクの枚数を減らし、なおかつ、配線間の耐圧を向上せしめる。
【００１２】
すなわち、本発明で、先の例と同じＣＭＯＳインバータ回路構成しようとすると、半導体基板上に、ＮＭＯＳを形成した後に、以下のプロセスが必要となる。ただし、本発明のこの例では、ＰＭＯＳのゲイト電極がアルミニウムであるので、『２層多結晶シリコン、２層アルミ配線』となる。
（１ａ）  層間絶縁物の形成
（２ａ）  第２多結晶シリコン層の形成・エッチング▲１▼
（３ａ）  ゲイト絶縁膜の形成
（４ａ）  層間絶縁物に、第１のＭＯＳトランジスタのゲイト配線への接続用のの形成▲２▼
（５ａ）  第２のトランジスタのゲイト電極（第１アルミニウム層）の形成▲３▼
（６ａ）  ゲイト電極・配線の表面の陽極酸化
（７ａ）  不純物イオンの注入
（８ａ）  ゲイト絶縁膜の除去・ＰＭＯＳの不純物領域の露出
（９ａ）  層間絶縁物へのソース、ドレイン電極用の穴の形成▲４▼
（１０ａ）第２のアルミニウム層を用いてソース、ドレイン電極配線の形成▲５▼
（１１ａ）パッシベーション膜の形成
【００１３】
以上のように、工程数は変わらないが、マスクの枚数を１枚減らすことができた。特に、ここで、削減されたマスクプロセスは、先に説明したように、最も難易度の高いプロセスであり、この工程を省略することによって、歩留りは著しく高められる。従来の例のプロセス（８）の代わりに、本発明では、プロセス（８ａ）があるが、これは、例えば、弗化水素酸のように、シリコンおよび酸化アルミニウムをおかさず、かつ、酸化珪素を溶解させるような溶液によって、エッチングをおこなえばよい。この工程において、先に形成されていた層間絶縁物の一部が浸食されるが、、層間絶縁物が、ゲイト酸化膜以上に厚く形成されていれば、この工程によって、層間絶縁物が浸食されて、下地の半導体基板や多結晶シリコンが露出することはない。
【００１４】
また、特に第１の多結晶シリコン（第１のＭＯＳトランジスタのゲイト配線・電極が形成されている）層が露出することを積極的に防ぐためには、第１の多結晶シリコン配線・電極に重なるように第１のアルミニウム層による配線（第２のＭＯＳトランジスタのゲイト配線・電極が形成されている）を形成すればよい。すなわち、このアルミニウム配線は陽極酸化されるので、表面は、不溶性の酸化アルミニウムにかわり、その下にある物体は浸食されにくいからである。
【００１５】
同じく、２層多結晶シリコン、２層アルミ配線で、ＣＭＯＳトランスファーゲイト回路を構成しようとすると、半導体基板上に、ＮＭＯＳを形成した後に、以下のプロセスが必要となる。
（１ｂ）  層間絶縁物の形成
（２ｂ）  第２多結晶シリコン層の形成・エッチング▲１▼
（３ｂ）  ゲイト絶縁膜の形成
（４ｂ）  第２のトランジスタのゲイト電極（第１アルミニウム層）の形成▲２▼
（５ｂ）  ゲイト電極・配線の表面の陽極酸化
（６ｂ）  不純物イオンの注入
（７ｂ）  ゲイト絶縁膜の除去・ＰＭＯＳの不純物領域の露出
（８ｂ）  層間絶縁物へのソース、ドレイン電極用の穴の形成▲３▼
（９ｂ）  第２のアルミニウム層を用いてソース、ドレイン電極配線の形成▲４▼
（１０ｂ）パッシベーション膜の形成
【００１６】
すなわち、ＣＭＯＳインバータの工程で必要だった（４ａ）の工程は必要とされない。ＣＭＯＳトランスファーゲイト回路では、ＮＭＯＳとＰＭＯＳのゲイトは結線される必要がないので、この工程は不要である。結局、４枚のマスクで完成される。このことは、従来の方法をもってしても同様で、従来の立体集積回路の作製においても、インバータの場合より１枚マスクの少ない、計５枚のマスクで作製される。
【００１７】
本発明では、マスクの枚数は従来と同じでも、より信頼性の高い回路を形成することができる。その方法によって、同じインバータを作製する工程は以下のようになる。
（１ｃ）  第１の層間絶縁物の形成
（２ｃ）  第２多結晶シリコン層の形成・エッチング▲１▼
（３ｃ）  ゲイト絶縁膜の形成
（４ｃ）  層間絶縁物に、第１のＭＯＳトランジスタのゲイト配線への接続用の穴の形成▲２▼
（５ｃ）  第２のトランジスタのゲイト電極（第１アルミニウム層）の形成▲３▼
（６ｃ）  ゲイト電極・配線の表面の陽極酸化
（７ｃ）  不純物イオンの注入
（８ｃ）  第２の層間絶縁物の形成
（９ｃ）  第２の層間絶縁物へのソース、ドレイン電極用の穴の形成▲４▼
（１０ｃ）第２の層間絶縁物へのソース、ドレイン電極用の穴の形成▲５▼
（１１ｃ）第２のアルミニウム層を用いてソース、ドレイン電極配線の形成▲６▼
（１２ｃ）パッシベーション膜の形成
【００１８】
このように、工程が増え、さらにマスクプロセスの数も従来と変わらないが、このようにして形成された回路では、特に第２のトランジスタのゲイト電極・配線の表面は陽極酸化膜と層間絶縁物で覆われ、特に、陽極酸化膜はちみつで耐圧性に優れているので、配線間に不意の高電圧がかかった場合の短絡を防止するうえで有効である。
【００１９】
従来、層間絶縁物として使用される酸化珪素は、配線の起伏を完全にカバーすることができず、その厚さに厚いところや薄いところが生じ、特に、下部配線であるゲイト配線の側面では膜は薄くなった。一方、下部配線の上面には十分な厚さの膜が形成された。そして、この厚さの変動は、その後の熱処理等によって層間絶縁物の剥離等につながった。この状態で、上部配線を形成すると、下部配線の側面において、短絡がおこりやすかった。しかしながら、本発明によれば、下部配線の側面も上面もほぼ同じ厚さの陽極酸化絶縁膜を形成できるので、そのような問題は解決される。
【００２０】
本発明においては、第２のＭＯＳトランジスタのゲイト電極はほとんど不純物を含有しないアルミニウムや、純粋なアルミニウムでは強度が不十分で、例えば、エレクトロマイグレーションのような機械的な力に弱い場合には、アルミニウムにシリコンを１〜１０％添加した合金等を用いて被膜を形成する。アルミニウムのかわりにチタンやタンタルであってもよい。これらの金属は陽極酸化法（陽極化成法）によってその酸化物膜を形成することができ、また、この酸化物膜は耐圧性に優れている。しかしながら、この金属の選択で注意しなければならないことは、酸化アルミニウムに比べると、酸化チタンや酸化タンタルは格段に比誘電率が大きいということである。したがって、層間絶縁物としてこれらの誘電率の高い材料を使用すれば、誘電損失が大きくなることがある。また、タンタルやチタンはアルミニウムに比して抵抗率が高いことも材料の選択においては検討しなければならない。また、チタンやタンタルは耐熱性が優れているので、後の製造プロセスで高温となる場合には、これらの材料を用いるとよい。
【００２１】
特に、第２のトランジスタがＰＭＯＳの場合にアルミニウムを用いると、アルミニウムの仕事関数と、シリコンの仕事関数、エネルギー準位の関係から、オフ状態のチャネル形成がほとんどなく（すなわちリーク電流の少ない）、極めて信頼性の高いＭＯＳトランジスタとなる。
【００２２】
アルミニウムのかわりにチタンやタンタルを使用とする場合には、これらの材料と、下地の酸化膜との密着性も考慮しなければならない。一般に、これらの材料と酸化珪素の間の密着性はよくない。したがって、ゲイト絶縁膜を多層膜として、密着性の不連続性を無くす工夫が必要であるが、そのようなことは工程の複雑化につながり望ましくない。
【００２３】
陽極酸化の方法としては、溶液法とプラズマ法がある。溶液法は、電解溶液中に基板ごと浸漬して、ゲイト配線を電源に接続し、直流もしくは交流の電流を通じて陽極酸化をおこない、ゲイト配線、ゲイト電極等の表面に酸化膜を形成する方法である。ゲイト配線等の材料としてアルミニウムを用いた場合には酸化アルミニウムの、チタンを用いた場合には酸化チタンの、タンタルを用いた場合には酸化タンタルの被膜が形成される。これらの酸化物膜は、純粋に金属と酸素からなるのではなく、内部に電解質を構成する元素が含まれたり、水和物となったりし、よって、その物理的性質は変化する。例えば、電解質に有機酸を用いた場合には、酸化物膜中に炭素が含まれ、硫酸を用いた場合には硫黄が含まれる。電解質にアルカリ金属イオンを含む材料を用いることは避けるべきである。アルカリ金属イオン（ナトリウムやカリウム）は、半導体領域中に侵入すると半導体の導電特性に著しい損害を与えるからである。
【００２４】
また、例えば、特定のゲイト配線だけを電源に接続し、他のゲイト配線はつながなかった場合には、電源に接続されたゲイト配線にのみ酸化物膜が形成され、他のゲイト配線には、自然酸化膜以外には実質的に酸化物膜が形成されない。あるいは、それぞれに通電する時間、電流、電圧等を変化させてもよい。このようにして、形成される酸化物膜の厚さを変化させることが可能である。例えば、層間絶縁物として使用する場合には配線間の容量を減らす為に膜厚は大きい方が望ましいが、一方、キャパシタの絶縁物として使用する場合には薄い方が望ましい。このような目的に違いがある場合には上記のような手法を用いることが有効である。
【００２５】
このようにして、上記配線等が酸化物膜で被覆されたら、基板を溶液から取り出し、よく乾燥させる。また、必要によっては熱水あるいは高温蒸気にさらすことによって酸化物膜の改質をおこなってもい。すなわち、陽極酸化法において、特に厚い酸化物膜を得ることを目的とする条件においては、得られる膜は多孔質の膜である。このような膜は厚いけれども耐圧に問題がある場合があり、また、後の工程において、孔を介して電流が短絡することがある。そのような場合には酸化物膜を高温の水と反応させて、水和物とし、体積を膨張させることによって孔をふさぐとよい。このようにして緻密な絶縁性のよい膜が得られる。いずれにせよ、被膜上に電解質が残存しないように十分に洗浄し、乾燥させることが必要である。このようにして、図１（Ｃ）が得られる。
【００２６】
また、陽極酸化の手法としては、通常の酸溶液中での方法以外に、プラズマ中での方法を採用してもよい。溶液を用いる方法は、安価で、一度に多量の処理が可能であるが、例えば、ナトリウム等の可動イオンの侵入が容易であり、特にサブミクロン、クォータミクロンのデバイスにおいては、このようなイオンの存在は致命的である。一方、プラズマ陽極酸化法は、溶液を用いる方法に比べると極めてクリーンな手法である。しかしながら、量産性に欠けるとともに、厚い酸化膜を形成することが困難であるという欠点をも有する。
【００２７】
陽極酸化膜の厚さは、その目的に応じて、決定されなければならない。通常は、層間絶縁物として機能することを期待されるので、０．１〜０．６μｍ、好ましくは０．２〜０．５μｍとされる。
【００２８】
本発明によってもたらされる効果は以上述べただけにはとどまらない。例えば、通常の立体集積回路では、薄膜トランジスタに、低濃度ドレイン（ＬＤＤ）領域を設けるということはほとんどされなかった。これは、工程が複雑になるという理由だけからではなく、従来の方法によってＬＤＤ領域を形成しようとした場合、ＬＤＤ領域の幅を決定するうえで重要な側壁は、厚い絶縁膜を方向性エッチングによってゲイト電極の側面に残存せしめるという手法によって得られていたのに対し、特に立体集積回路における薄膜トランジスタの存在する場所は起伏が激しく、したがって、再現性良く、あるいは場所に依存することなく同じ大きさの側壁を得られなかったためである。
【００２９】
したがって、従来の薄膜トランジスタはたいてい、図８に示すような典型的なＭＯＳトランジスタの構造をしていた。これは以下のように形成された。まず、薄膜状の半導体領域の表面にゲイト絶縁膜８０１を形成し、その上にゲイト電極８０２を形成し、このゲイト電極をマスクとしてイオン注入法によって自己整合的に不純物領域８０３を形成した。その後、層間絶縁物８０４を形成した。このようにして形成された薄膜トランジスタでは図８（Ｂ）に見られるように、どうしても、イオン注入の際のイオンの２次散乱によってゲイト電極の下の部分に不純物が侵入する。そして、長さＬの領域だけ、ゲイト電極と不純物領域の重なる部分ができた。このような重なりは、寄生容量となり、ＭＯＳトランジスタの動作を鈍らせる原因である。
【００３０】
一方、本発明を利用すれば、このような問題は解決される。図３には、本発明を用いた薄膜トランジスタの作製方法が示されている。すなわち、図３（Ａ）のように、薄膜状の半導体領域上にゲイト絶縁膜３０１を形成し、さらにゲイト電極３０２を形成して、自己整合的に不純物領域３０３を形成する。不純物領域３０３は通常、ゲイト電極の下方に回り込む。ここまでは従来の例と同じである。しかしながら、本発明によって、次に、ゲイト電極の表面を陽極酸化すると事情は異なる。陽極酸化によって、図３（Ｂ）のように酸化膜３０４が形成されるが、この酸化によって、ゲイト電極の表面は後退する。そして、イオン注入によるイオンの２次散乱と陽極酸化によるゲイト電極表面の後退を考慮すれば、図３に示すように、ほとんど不純物領域とゲイト電極の重なりのない状態が実現される。イオンの２次散乱や陽極酸化の程度は、シュミレーションや経験によって、かなり正確に計算できるので、実質的に重なりのない状態を実現することも可能である。また、任意の幅だけ重ねることや、任意の幅だけ離すことも可能である。
【００３１】
図４は別の例である。まず図４（Ａ）のように薄膜状の半導体領域４０３上にゲイト絶縁膜４０１とゲイト電極４０２を形成する。そして、図４（Ｂ）のように、先に陽極酸化をおこない、ゲイト電極のまわりに酸化物４０４を形成する。そして、図４（Ｃ）のように、イオン注入をおこない、不純物領域４０５を形成する。このときには不純物領域とゲイト電極は重なりがなく、逆に離れた状態（オフセット状態）となる。特に薄膜トランジスタでは、粒界を経由したオフ電流（リーク電流）が問題とされることがあるが、このようにオフセット状態とすることによって、オフ電流を著しく低減させることができる。また、ゲイト電極に逆電圧を加えた場合には、薄膜トランジスタでは、しばしば、電流が流れる現象（逆方向リーク）が観測されたが、これも抑制できることがあきらかになった。このオフセットの長さＬとしては０．２〜０．５μｍが適しているので、そのような条件を実現できるように、イオン注入のエネルギーと陽極酸化膜の厚さを決定すればよい。このとき、これらのパラメータを変更することによって、Ｌの値を任意の値にすることができる。
【００３２】
図５は本発明によって、ＬＤＤ領域を形成する例である。まず、図５（Ａ）のように不純物領域５０３を形成する。ここで、この不純物領域の不純物濃度は、１×１０17〜５×１０18ｃｍ-3、好ましくは５×１０17〜２×１０18ｃｍ-3となるようにする。ついで、図５（Ｂ）のようにゲイト電極を陽極酸化し、酸化物５０４を形成する。最後に、図５（Ｃ）に示すように、再びイオン注入をおこない、不純物領域を形成する。この不純物領域の不純物濃度は１×１０19〜５×１０22ｃｍ-3、好ましくは５×１０20〜２×１０21ｃｍ-3とする。すると、低濃度の不純物領域５０３と高濃度の不純物領域５０５が形成される。本発明では、陽極酸化法を採用するので、酸化物（側壁として機能する）の厚さは、半導体領域の傾斜に関係なくほぼ一定であり、極めて再現性の良くＬＤＤ領域が得られる。
【００３３】
図６は本発明に、レーザーアニール法を組み合わせた例である。まず、図６（Ａ）に示すように、従来の方法によって、不純物領域６０３を形成する。そして、ゲイト電極を陽極酸化し、酸化物６０４を得る。このとき、イオン注入によって不純物領域はアモルファス状態、あるいは微結晶状態となっている。そして、図６（Ｃ）のように、上面からレーザー光、あるいはそれと同等な強力な電磁波を照射すれば、このようなアモルファスあるいは微結晶は再結晶化するが、ゲイト電極とその周囲の酸化物が影となって、酸化物６０４の下に存在する部分は再結晶化できない。すなわち、Ｎ型（Ｐ型）領域−アモルファスＮ型（Ｐ型）領域−Ｉ型チャネル形成領域−アモルファスＮ型（Ｐ型）領域−Ｎ型（Ｐ型）領域という構造が得られる。この構造によって、ＬＤＤ領域を設けることと同等な効果が得られることが本発明人らによって確認されている。その詳細は、本発明人等の発明で、株式会社半導体エネルギー研究所の平成３年８月２６日出願の『絶縁ゲイト型半導体装置およびその作製方法』に詳述されているのでここでは省略する。
【００３４】
図７は、本発明によって得られるオフセット領域と先のアモルファス領域を組み合わせたものである。すなわち、図７（Ａ）に示すように、半導体領域７０１上にゲイト絶縁膜７０２とゲイト電極７０３を形成し、ゲイト電極を陽極酸化して酸化物７０４を得る。次に図７（Ｂ）のように、イオン注入法によって不純物領域７０５を形成する。最後に、図６の場合のように、レーザーアニールをおこなう。以上の工程によって、Ｎ型（Ｐ型）領域−アモルファスＮ型（Ｐ型）領域−Ｉ型オフッセト領域−Ｉ型チャネル形成領域−Ｉ型オフセット領域−アモルファスＮ型（Ｐ型）領域−Ｎ型（Ｐ型）領域という構造が得られる。この構造の薄膜トランジスタの効果は、図４と図６を組み合わせたものである。
このように、本発明によって、実に多用な構造の薄膜トランジスタが形成される。そして、これらの多種多用な薄膜トランジスタを形成するには、特殊な技術や複雑な工程はほとんど必要とされず、いずれもゲイト電極の陽極酸化という、本発明の根幹となっている技術がそのベースとなっていることは容易に理解されるであろう。
【００３５】
以下に実施例を示し、より詳細に本発明を説明するとともに、その効果を明らかにする。
【００３６】
【実施例】
図１には本実施例を示す。図１（Ａ）には、既に単結晶シリコンウェファー上に第１のＭＯＳトランジスタが形成されている。すなわち、素子分離領域（いわゆるＬＯＣＯＳ）１０７の間に露出された単結晶シリコン面に、ＬＤＤ領域を有するＮ型不純物領域１０１が形成され、その上に側壁を伴ったゲイト電極１０２が形成されている。また、素子分離領域１０７上には、このゲイト電極から延びたゲイト配線１０８が走っている。これらの電極・配線を包んで層間絶縁物１０３が形成されている。そして、第２のＭＯＳトランジスタを形成するために選択的に形成された多結晶シリコン膜１０４とその上の熱酸化によって形成されたゲイト酸化膜１０５があり、ゲイト配線１０８上の層間絶縁物には、ゲイト配線の接続用の穴１０６が形成されてある。
【００３７】
次に、図１（Ｂ）のように第１のトランジスタのゲイト電極配線と重なるようにアルミニウムの第２のトランジスタのゲイト電極１０９とそれにつながるゲイト配線１１０を形成する。第１のトランジスタのゲイト配線１０８と第２のトランジスタのゲイト配線１１０とは、穴１０６を介して接続されている。
【００３８】
そして、第２のトランジスタのゲイト電極を陽極酸化する。陽極酸化は以下のような手順によっておこなわれた。ここで、注意しなければならないことは、以下の記述で用いられる数値は、一例に過ぎず、作製する素子の大きさ等によって、最適な値が決定されるということである。すなわち、以下の記述で用いられる数値は絶対的なものではない。まず、充分にアルカリイオン濃度の小さい、酒石酸のエチレングリコール溶液を作製した。酒石酸の濃度としては、０．１〜１０％、例えば、３％とし、これに、１〜２０％、例えば１０％のアンモニア水を加え、ｐＨが７±０．５となるように調整した。
【００３９】
この溶液中に、陰極として白金電極を設け、シリコンウェファーごと溶液に浸した。そして、ウェファー上のゲイト配線・電極を直流電源装置の正極に接続した。そして、最初は電流を２ｍＡで一定となるように通じた。陽極と陰極（白金電極）との間の電圧は、溶液の濃度とともに、ゲイト電極・配線上に形成される酸化膜の厚さによって時間とともに変化し、一般に酸化膜の厚さが大きくなるにしたがって、高い電圧を要するようになる。このように電流を流し続け、電圧が１５０Ｖとなったところで、電圧を一定に保持し、電流が０．１ｍＡになるまで電流を流し続けた。定電流状態は約５０分、定電圧状態は約２時間続いた。このようにして、ゲイト電極・配線の表面に厚さ０．３〜０．５μｍの酸化アルミニウム膜１１１を形成することができた。このようにして形成された酸化アルミニウム膜は、それだけでも十分に緻密であったが、より絶縁性を増すために、熱水中で１０分間保持した。この工程によって、６〜１２ＭＶ／ｃｍの高耐圧被膜が形成できた。
【００４０】
その後、公知のイオン注入法によって、ゲイト電極１０９をマスクとして硼素イオンあるいは硼素化合物イオン（例えばＢＦ2 + ）を注入する。こうして、Ｐ型の不純物領域１１２を形成する。さらに、ウェファーを熱アニールして、不純物領域の再結晶をおこなう。
【００４１】
その後、弗酸溶液、例えば１／１０弗酸に基板を浸し、ゲイト酸化膜（酸化珪素）１０５をエッチングし、半導体領域１１２の表面を露出させる。このとき、酸化アルミニウムは弗酸に不溶なので、ゲイト電極・配線の下の酸化珪素膜は除去されず、そのまま残存する。しかしながら、長時間にわたって弗酸中に置いておくとゲイト電極・配線の下の酸化珪素膜も溶解してしまうので、注意しなければならない。
【００４２】
最後に、第２のトランジスタの不純物領域１１２を貫通して第１のトランジスタの不純物領域１０１に穴１１３を形成し、アルミニウム、クロム等の金属材料によって、トランジスタに電極・配線１１４を形成し、完成する。
【００４３】
図２には、図１の工程によって得られた立体構造ＣＭＯＳ回路を上面から見た図を示す。図２（Ａ）は第１のトランジスタが形成されている様子を示し、図２（Ｂ）は、その上に第２のトランジスタが形成され、トランジスタ間の結線が完了した様子を示す。
【００４４】
このように本発明では、第２のトランジスタ上に層間絶縁物を形成しないで、じかに上部配線を形成することが可能である。すなわち、既に下部配線が酸化物膜で被覆されているからである。したがって、従来の方法に比べて、この段階で、マスクを１枚減らすことが可能となる。
【００４５】
しかしながら、そのような方法では、実質的に問題がのこる場合がある。図１の例では、層間絶縁物は、下部配線の酸化膜だけであったが、その場合には、厚さの点で問題があり、また、このような酸化物は誘電率が大きいので、配線間容量の増加の原因となる。そこで、陽極酸化膜を用いるとともに、従来のように層間絶縁物をその上に形成し、その厚さを増すとともに、平均的な誘電率の低下を計って、配線間容量の低減をおこなってもよい。すなわち、陽極化成によって形成された酸化物はちみつで耐圧性に富んでいるため、層間の絶縁分離には好適である。従来は、層間絶縁物層が１層だけであったので、その耐圧性には問題があり、特に、配線交差部では段差が存在するため、層間絶縁物が、この段差を覆いきれず、クラック等の欠陥が存在して、上部配線との短絡等を招くことが多かった。しかしながら、本発明では、このような段差による欠陥は全く考慮する必要がなく、歩留りの大いなる向上に寄与している。このような方法を採用するにあたっては、装置の作製に必要なマスクの枚数は従来と同じであるので、第２のトランジスタの不純物領域の厚さが極端に薄い場合には適切でないが、５０ｎｍ以上の場合には、電極形成の工程で歩留りを下げることなく量産することができる。このような回路は、特に高圧用に適している。
【００４６】
【発明の効果】
本発明によって、従来よりも少ない枚数のマスクによって立体集積回路を作製することができた。また、本発明によって、従来とマスクの枚数は変わらないけれどもより信頼性の高い立体集積回路を作製することができた。特に本発明の目的は、立体集積回路の歩留りの向上にある。特に、立体集積回路において薄膜トランジスタのソース、ドレインの電極の形成は、幅１μｍ以下、厚さ１０ｎｍ以下の精度を要求される高度な作業であり、この工程によって発生する不良は、他の工程で発生するものより著しく多かった。本発明によれば、薄膜トランジスタへの電極の穴開けは不要であるので、歩留りは、著しく向上する。
【００４７】
一方、特に多層配線集積回路においては、ゲイト配線と信号線（ソース、ドレイン配線）との短絡による不良の発生は大きな問題であった。これは、直接的には取扱上の問題に起因する不良であったが、間接的には、層間絶縁物の不良であると考えられる。すなわち、層間絶縁物として使用される酸化珪素は、配線の起伏を完全にカバーすることができず、その厚さに厚いところや薄いところが生じ、特に、下部配線であるゲイト配線の側面では膜は薄くなった。一方、下部配線の上面には十分な厚さの膜が形成された。この状態で、上部配線を形成すると、下部配線の側面において、短絡がおこりやすかった。しかしながら、本発明によれば、下部配線の側面も上面もほぼ同じ厚さの陽極酸化絶縁膜を形成できるので、そのような問題は解決される。この陽極酸化絶縁膜を形成したのちに、従来のように層間絶縁膜を形成すれば、絶縁効果は一層高められる。
【００４８】
本発明で対象とする立体集積回路は、ＣＭＯＳだけには限らない。ＮＭＯＳのみ、あるいはＰＭＯＳのみからなる集積回路も本発明を利用すれば、同等な効果を得られることは明らかであろう。さらに、本発明では、説明を容易にするため、第１のトランジスタはＮＭＯＳ、第２のトランジスタはＰＭＯＳという例を頻繁に用いたが、それは逆であっても何ら本発明の根幹を否定するものでないことは明らかであろう。
【図面の簡単な説明】
【図１】本発明による立体集積回路の作製工程例を示す。
【図２】本発明によって作製した立体集積回路の例を示す。
【図３】本発明による薄膜トランジスタとその作製工程例を示す。
【図４】本発明による薄膜トランジスタとその作製工程例を示す。
【図５】本発明による薄膜トランジスタとその作製工程例を示す。
【図６】本発明による薄膜トランジスタとその作製工程例を示す。
【図７】本発明による薄膜トランジスタとその作製工程例を示す。
【図８】従来法による薄膜トランジスタとその作製工程例を示す。
【符号の説明】
１０１          第１のＭＯＳトランジスタの不純物領域
１０２          第１のＭＯＳトランジスタのゲイト電極
１０３          層間絶縁物
１０４          半導体（シリコン）被膜
１０５          第２のＭＯＳトランジスタのゲイト酸化膜
１０６          ゲイト電極接続用の穴
１０７          素子分離領域（ＬＯＣＯＳ）
１０８          第１のＭＯＳトランジスタのゲイト配線
１０９          第２のＭＯＳトランジスタのゲイト電極
１１０          第２のＭＯＳトランジスタのゲイト配線
１１１          陽極酸化膜
１１２          第２のＭＯＳトランジスタの不純物領域
１１３          第１のＭＯＳトランジスタの不純物領域への電極形成用穴
１１４          金属配線
【図１】
0003725046.tif 000002
【図２】
0003725046.tif 000003
【図３】
0003725046.tif 000004
【図４】
0003725046.tif 000005
【図５】
0003725046.tif 000006
【図６】
0003725046.tif 000007
【図７】
0003725046.tif 000008
【図８】
0003725046.tif 000009