(57)【特許請求の範囲】
【請求項１】
一導電型結晶系半導体基板と、この結晶系半導体基板上に形成された荷電子制御を行わない実質的に真性な非晶質系半導体薄膜層と、前記真性な非晶質系半導体層上に化学的気相成長法により形成された他導電型の不純物を含む第１の他導電型非晶質系半導体薄膜層と、前記第１の他導電型非晶質系半導体薄膜を形成する原料ガスを減少若しくは停止させて前記他導電型の不純物を含むガスを励起した雰囲気に前記第１の他導電型非晶質系半導体薄膜層表面を曝して形成された前記第１の他導電型の非晶質系半導体薄膜より前記不純物濃度が高い第２の他導電型の非晶質系半導体薄膜層と、を備えることを特徴とする半導体素子。
【請求項２】
結晶系半導体基板を有する半導体素子の製造方法において、前記結晶系半導体基板表面に荷電子制御を行わない実質的に真性な非晶質系半導体薄膜層を形成する工程と、前記真性な非晶質系半導体薄膜層上に他導電型の不純物を含む第１の他導電型非晶質系半導体薄膜層を化学的気相成長法により形成する工程と、前記第１の他導電型非晶質系半導体層薄膜形成後、非晶質系半導体薄膜を形成する原料ガスの供給を停止し、前記他導電型の不純物を含むガスを供給し、他導電型の不純物を含むガス励起した雰囲気に前記第１の他導電型非晶質系半導体薄膜層表面を曝し、他導電型の不純物を拡散して前記第１の他導電型の非晶質系半導体薄膜より前記不純物濃度が高い第２の他導電型の非晶質系半導体薄膜層を形成する工程と、を備えることを特徴とする半導体素子の製造方法。
【請求項３】
結晶系半導体基板を有する半導体素子の製造方法において、前記結晶系半導体基板表面に荷電子制御を行わない実質的に真性な非晶質系半導体薄膜層を形成する工程と、前記真性な非晶質系半導体薄膜層上に他導電型の不純物を含む第１の他導電型非晶質系半導体薄膜層を化学的気相成長法により形成する工程と、前記第１の他導電型非晶質系半導体層薄膜形成後、非晶質系半導体薄膜を形成する原料ガスの供給を減少させるとともに、前記他導電型の不純物を含むガスを供給してプラズマ反応させ、前記第１の他導電型非晶質系半導体薄膜層表面に、前記第１の他導電型の非晶質系半導体薄膜より前記不純物濃度が高い第２の他導電型の非晶質系半導体薄膜層を形成する工程と、を備えることを特徴とする半導体素子の製造方法。
【請求項４】
前記第２の他導電型非晶質系半導体薄膜層中の前記不純物の濃度分布は、前記第１の他導電型非晶質系半導体薄膜層との界面側から濃度勾配が徐々に高くなることを特徴とする請求項２又は３に記載の半導体素子の製造方法。
【請求項５】
前記非晶質系半導体薄膜層は、水素化非晶質シリコンカーバイドであることを特徴とする請求項２ないし４のいずれかに記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光入射により光起電力を発生する光起電力素子や、液晶ディスプレイなどに用いる薄膜トランジスタなどのヘテロ接合を有する半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、光起電力素子は、光を吸収し電流に主に変換する部分の半導体の種類により、単結晶系、多結晶系、非晶質系に分類される。ところで、非晶質系半導体と結晶系半導体との特長を生かし、両者を積層構造と結晶系半導体と非晶質系半導体との間に、半導体接合を形成する光起電力素子の研究が進んでいる。例えば、特開平４−１３０６７１号公報にその種の光起電力素子が示されている。この光起動電力素子は、互いに逆の導電型を有する結晶系半導体と非晶質系半導体とを組み合わせて半導体接合を形成する際に、接合界面に膜厚が数Å以上２５０Å以下である実質的に真性（ｉ型）な非晶質系半導体層を介在せしめることにより界面特性を向上させ、光電変換効率特性の向上を図るものである。
【０００３】
一方、光電変換特性に優れた、例えば単結晶シリコンを用いた結晶系の光起電力素子においては、単結晶シリコンの表面を凹凸化することにより、反射を低減し、かつ、入射した光を散乱させ半導体層中での光路長を長くすることで光の有効利用を図っている。
【０００４】
しかしながら、上述した特開平４−１３０６７１号公報に記載されている結晶系半導体と非晶質系半導体との接合界面にｉ型の非晶質半導体層を介在させた構造の光起電力素子においては、結晶系半導体の凹凸面上に均一にｉ型非晶質半導体を薄く形成することが困難であった。すなわち、ｉ型の非晶質半導体層が数Å以上２５０Å以下と極めて薄膜であり、通常のプラズマＣＶＤ（化学気相成長）法では、結晶系半導体の凸部及び凹部に対してその非晶質半導体層が形成され難く、全面に均一なｉ型非晶質半導体層を必要以上に厚く形成する必要があり、発電層である結晶系半導体に到達する光が減少していた。
【０００５】
この問題点を解決する方法については、特開平１１−１１２０１１号公報に提案されている。その方法は、一導電性結晶系半導体上に所定の膜厚のｉ型非晶質半導体層を形成し、その後、他導電性の不純物を含むプラズマ中に曝して表面部分に不純物層を形成することにより、結晶系半導体と非晶質半導体との接合界面に薄膜のｉ型の非晶質半導体層を介在させるように構成し、高い変換効率を得るものである。
【０００６】
しかしながら、上述した特開平１１−１１２０１１号公報に記載された方法においては、光学的ロスや膜厚不均一による開放電圧の低下は回避できるものの、非晶質半導体表面をプラズマに曝すために、非晶質半導体層表面にダメージが残り、この半導体層表面に形成される透明導電膜との界面特性が劣化し、F．F．（曲線因子）の低下が発生するという問題があった。
【０００７】
この問題点を解決する方法については、特開２００１−１８９４７８号公報に提案されている。その方法は、一導電性結晶系半導体上に所定の膜厚のｉ型非晶質半導体層を形成し、その後、他導電性の不純物を含むプラズマ中に曝して表面部分に不純物層を形成し、続いて、不純物をプラズマ拡散させた非晶質半導体層上に堆積させた荷電子制御を行う不純物を含む導電層を極薄膜状に形成する。この方法により、所望の膜厚を有する薄膜のｉ型の非晶質半導体層を均一に形成でき、かつ、非晶質半導体層の最表面にプラズマによるダメージの少ない良質の界面を実現できるため、高い変換効率を得るものである。
【０００８】
【発明が解決しようとする課題】
上述した特開２００１−１８９４７８号に記載された方法においては、光学的ロスや膜厚不均一による開放電圧の低下、及び非晶質半導体層の最表面にプラズマによるダメージの少ない良質の界面を実現できるため、この半導体層表面に形成される透明導電膜との界面特性を良好にできるという利点がある。しかしながら、ｉ型非晶質半導体層に不純物をプラズマ拡散させるという方法のため、ｉ型非晶質半導体層と荷電子制御させる不純物を含む導電層との界面には少なからずプラズマによるダメージが存在し、このことがF．F．（曲線因子）を低下させる原因となっていた。
【０００９】
また、プラズマ拡散により形成された不純物層の最表面においては、不純物濃度が高いため電気抵抗は低くなるが、後に形成する他導電型層の方が電気抵抗としては高くなるため、透明導電膜とのコンタクトを考えた場合、プラズマ拡散層の最表面における電気抵抗の低さは重要性を持たない。それと同時に、不純物原子濃度の増加に起因した光吸収量の増加分だけ短絡電流（Ｉｓｃ）を低下させていた。
【００１０】
この発明は、上述した従来の問題点を解決するためになされたものにして、透明導電膜とのコンタクト性能を向上させ、高性能な半導体素子を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明の半導体素子は、一導電型結晶系半導体基板と、この結晶系半導体基板上に形成された荷電子制御を行わない実質的に真性な非晶質系半導体薄膜層と、前記真性な非晶質系半導体層上に化学的気相成長法により形成された他導電型の不純物を含む第１の他導電型非晶質系半導体薄膜層と、前記第１の他導電型非晶質系半導体薄膜を形成する原料ガスを減少若しくは停止させて前記他導電型の不純物を含むガスを励起した雰囲気に前記第１の他導電型非晶質系半導体薄膜層表面を曝して形成された前記第１の他導電型の非晶質系半導体薄膜より前記不純物濃度が高い第２の他導電型の非晶質系半導体薄膜層と、を備えることを特徴とする。
【００１２】
上記した構成によれば、プラズマドープ時の表面の欠陥が補償され、且つこの膜の上に設けられる透明導電膜との接触抵抗を低くすることができる。この結果、コンタクト性能が改善されて特性が向上する。
【００１３】
この発明の半導体素子の製造方法は、結晶系半導体基板を有する半導体素子の製造方法において、前記結晶系半導体基板表面に荷電子制御を行わない実質的に真性な非晶質系半導体薄膜層を形成する工程と、前記真性な非晶質系半導体薄膜層上に他導電型の不純物を含む第１の他導電型非晶質系半導体薄膜層を化学的気相成長法により形成する工程と、前記第１の他導電型非晶質系半導体層薄膜形成後、非晶質系半導体薄膜を形成する原料ガスの供給を停止し、前記他導電型の不純物を含むガスを供給し、他導電型の不純物を含むガス励起した雰囲気に前記第１の他導電型非晶質系半導体薄膜層表面を曝し、他導電型の不純物を拡散して前記第１の他導電型の非晶質系半導体薄膜より前記不純物濃度が高い第２の他導電型の非晶質系半導体薄膜層を形成する工程と、を備えることを特徴とする。
【００１４】
上記した方法によれば、プラズマドープ時の表面の欠陥を報償でき、コンタクト性能を改善させることができ、特性が向上する。
【００１５】
また、この発明の半導体素子の製造方法は、結晶系半導体基板を有する半導体素子の製造方法において、前記結晶系半導体基板表面に荷電子制御を行わない実質的に真性な非晶質系半導体薄膜層を形成する工程と、前記真性な非晶質系半導体薄膜層上に他導電型の不純物を含む第１の他導電型非晶質系半導体薄膜層を化学的気相成長法により形成する工程と、前記第１の他導電型非晶質系半導体層薄膜形成後、非晶質系半導体薄膜を形成する原料ガスの供給を減少させるとともに、前記他導電型の不純物を含むガスを供給してプラズマ反応させ、前記第１の他導電型非晶質系半導体薄膜層表面に、前記第１の他導電型の非晶質系半導体薄膜より前記不純物濃度が高い第２の他導電型の非晶質系半導体薄膜層を形成する工程と、を備えることを特徴とする。
【００１６】
上記した方法によれば、更に低プラズマダメージにより、界面が良好な膜が得られ、コンタクト性能を改善させることができ、特性が向上する。
【００１７】
ここで、非晶質系半導体薄膜とは、完全な非晶質半導体のみならず、微小な結晶粒を有する非晶質半導体膜も含むものである。
【００１８】
前記第２の他導電型非晶質系半導体薄膜層中の前記不純物の濃度分布は、前記第１の他導電型非晶質系半導体薄膜層との界面側から濃度勾配が徐々に高くなるように構成すればよい。
【００１９】
濃度勾配を持たせることにより、低抵抗にコンタクトを採ることが可能となるとともに、界面以外の部分では、電界強度を維持できる程度に不純物を含有させることで不純物による光吸収ロスを減少させることができる。
【００２０】
また、前記非晶質系半導体薄膜層は、水素化非晶質シリコンカーバイドで構成することができる。
【００２１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して具体的に説明する。
【００２２】
（第１の実施の形態）
図１は、この発明の第１の実施形態による光起電力装置の構成を示す断面図である。結晶系半導体基板としては、単結晶シリコン基板、多結晶シリコン基板などがあるが、この実施形態では、抵抗率が５Ωcm以下、厚さ３００μmのn型の単結晶シリコン（Ｓｉ）基板１を用いた。この単結晶シリコン基板１の表面は、水酸化ナトリウム、水酸化カリウムなどアルカリ溶液を用いた異方性エッチングにより表面が凹凸化されている。
【００２３】
凹凸化された単結晶シリコン基板１の受光面には、ノンドープのｉ型の水素化非晶質シリコン（ａ−Ｓｉ）半導体層２（厚さ数Å〜５００Å、好ましくは数Å〜２５０Å）がプラズマＣＶＤ法により形成される。このｉ型水素化非晶質シリコン半導体層２上に、第１のｐ型の水素化非晶質シリコン（ａ−Ｓｉ）半導体層３（厚さ数Å〜１００Å、好ましくは数Å〜５０Å）がプラズマＣＶＤ法により形成される。ｐ型の水素化非晶質シリコン半導体層３の表面部を荷電子制御を行う不純物を含むプラズマに曝すことにより、低抵抗化された第２のｐ型の水素化非晶質シリコン半導体層（プラズマドープ層）４（厚さ：数Å〜５０Å、好ましくは数Å〜２５Å）が形成される。この第２のｐ型の水素化非晶質シリコン半導体層（プラズマドープ層）４の形成時には、後述するように、原料ガスとしてのシラン（ＳｉＨ4）ガスが僅かに反応室内に存在する。このＳｉＨ4ガスにより、プラズマドープ時の表面の欠陥が補償される。すなわち、シリコンとシリコンとのボンド切れなどのプラズマダメージが補償される。
【００２４】
このプラズマドープ層４上に、例えばＩＴＯ( Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ)の透光性導電膜からなる透明電極５（厚さ６００Å〜１５００Å、好ましくは７００Å〜１２００Å）が形成されている。
【００２５】
更に、透明電極５上には、図示はしていないが、例えば、銀（Ａｇ）からなる櫛形状の集電極（幅２００μm以下、高さ１０μm以上）が形成されている。また、単結晶シリコン基板１の背面には、例えば、アルミニウム（Ａｌ）からなる裏面電極６（厚さ２μm以下）が形成されている。
【００２６】
次に、図１に示す構成の光起電力装置の製造方法について説明する。まず、アルカリエッチング等の方法により表面に凹凸が形成されたn型の単結晶シリコン基板１を洗浄した後、水素プラズマに曝して表面をクリーニングする。次いで、ＳｉＨ4ガスを用いたプラズマＣＶＤ法により、単結晶シリコン基板１の凹凸化された受光面に、ｉ型の水素化非晶質シリコン半導体層２を約１００Åの膜厚で形成する。表１にこの膜の形成条件を示す。
【００２７】
次いで、原料ガスとしてＳｉＨ4ガス、ドーピングガスとしてジボラン（Ｂ2Ｈ6）及び希釈ガスとして水素（Ｈ2）ガスを用いたプラズマＣＶＤ法により、ｐ型の水素化非晶質シリコン半導体層３を約１００Åの膜厚で形成する。表１にこの膜の形成条件を示す。
【００２８】
このｉ型の水素化非晶質シリコン半導体層２、及びｐ型の水素化非晶質シリコン半導体層３が形成された単結晶シリコン基板１をＨ2で希釈されたＢ2Ｈ6のガスのプラズマ中に曝す。図２に示すように、ｐ型の水素化非晶質シリコン半導体層３が形成後、ＲＦ電源出力はオンのまま、原料ガスのＳｉＨ4ガスのみ供給を停止し、Ｈ2で希釈されたＢ2Ｈ6のガスのプラズマ状態を形成する。この時、反応室内には、ｐ型の水素化非晶質シリコン半導体層３が形成時のＳｉＨ4ガスが僅かに残存している。すると、ｐ型の水素化非晶質シリコン半導体層３の表面からある深さまで電気的抵抗を小さくする不純物であるボロン原子が混入し、ｐ型水素化非晶質シリコン半導体層３の表面に高濃度のボロンを含有するｐ型水素化非晶質シリコン半導体層４を形成することで両者の積層構造が形成される。この時のｐ型水素化非晶質シリコン半導体層４中のボロン濃度は、ｐ型の水素化非晶質シリコン半導体層３よりも高くなるようにする。
【００２９】
このような条件を表１に示す。例えば表１中におけるｐ型の水素化非晶質シリコン半導体層３の形成条件では、同膜中のボロン濃度は１０19〜１０22(atom/cc)程度の範囲になるが、ｐ型水素化非晶質シリコン半導体層４中のボロン濃度は１０20〜１０22(atom/cc)程度の範囲で高いボロン濃度で形成する。しかしこの方法では、高濃度にボロンを含有するｐ型水素化非晶質シリコン半導体層４中には、残存するＳｉＨ4ガスがプラズマドープ時の表面の欠陥は補償されるが、若干のプラズマによるダメージが形成されてしまうため、このことに起因したセル特性の低下があることは少なからず考慮する必要がある。
【００３０】
【表１】
0003702240.tif 000002
【００３１】
ｐ型水素化非晶質シリコン半導体層４を形成した後、ＩＴＯをターゲットとするスパッタ法により、透光性導電膜としての透明電極５を水素化シリコン非晶質半導体層４上に形成する。メタルマスクを用いたＡｇの蒸着により、櫛形の集電極を透明電極５上のパターン形成する。最後に単結晶シリコン基板１の裏面に、Ａｌからなる裏面電極６を蒸着により形成する。
【００３２】
上記した実施の形態では、表面が凹凸化された結晶系シリコン基板を用いた場合であっても、最初に比較的厚い膜厚のｉ型水素化非晶質シリコン半導体層２を形成し、その後に不純物を混入させて、薄膜のｐ型の水素化非晶質シリコン半導体層が形成するようにしたので、ｉ型非晶質シリコン半導体層が形成されないところが無くなる。そして、高濃度にボロンを含有するｐ型水素化非晶質シリコン半導体層４は、ｐ型水素化非晶質シリコン半導体層３と比較して低抵抗であるため、従来ある程度の膜厚が必要とされたｐ型の水素化非晶質シリコン半導体層３についても薄膜化しても、ＩＴＯとの接触抵抗を低くすることが可能となる。この結果、ｐ層としてのコンタクト性能が改善されて曲線因子( F．F． )が向上すると同時に、ｐ型の水素化非晶質シリコン半導体層３と高濃度にボロンを含有するｐ型水素化非晶質シリコン半導体層４の複層のｐ層全体を見た膜厚についても、単層で形成するｐ型の水素化非晶質シリコン半導体層の場合と比較して薄膜化が可能となったため、短絡電流（Ｉｓｃ）が向上するため、結果として従来よりも良好な半導体素子を提供することができる。
【００３３】
（第２の実施の形態）
上記した第１の実施形態においては、ｐ型非晶質シリコン半導体層４の形成方法として、ｐ型水素化非晶質シリコン半導体層３に対してプラズマドープを行うことで形成したが、この第２の実施形態では、プラズマＣＶＤ法を用いたものである。具体的にはＳｉＨ4ガス及びＢ2Ｈ6及びＨ2ガスを用いるが、この内のＢ2Ｈ6／ＳｉＨ4流量比をｐ型水素化非晶質シリコン半導体層３形成時よりも大きくすることで、ｐ型の水素化非晶質シリコン半導体層３上にさらに高濃度にボロンを含有するｐ型水素化非晶質シリコン半導体層４を形成することである。
【００３４】
すなわち、図３に示すように、ｐ型の水素化非晶質シリコン半導体層３を形成後、全てのガスの供給を停止し、一端反応室内を排気し、Ｂ2Ｈ6／ＳｉＨ4ガス流量比をｐ型水素化非晶質シリコン半導体層３形成時よりも大きくする。なお、ＳｉＨ4ガスの流量が極端に少なくなると、気相成長を行うというよりもプラズマドープに近くなる。この場合のプラズマドープにおいては、ＳｉＨ４ガスが微量であっても導入されているので、シリコンとシリコンとのボンド切れなどのプラズマダメージが補償される。表２に条件を示す。
【００３５】
この場合、両者の界面及び非晶質シリコン半導体層４中においても低プラズマダメージであるため、セル特性を低下させることがない。なお、他のプロセスは第1の実施形態と同様であるので、ここでは割愛する。
【００３６】
【表２】
0003702240.tif 000003
【００３７】
図４は、ｐ型水素化非晶質シリコン半導体層４を形成する際のＳｉＨ4ガスとセルの変換効率との関係を調べた特性図である。図４から分かるように、ＳｉＨ4ガス流量が０．８ｓｃｃｍ程度を越えると、変換効率が少しずつ低下する。これは、ＳｉＨ4ガス流量が増加すると、プラズマドープ等の補償よりボロン濃度が低下が影響するものと思われる。
【００３８】
なお、ｉ型非晶質シリコン半導体層２を形成させる反応室と、ｐ型水素化非晶質シリコン半導体層薄膜３を形成する反応室とを独立させて形成する工程をとる場合には、高濃度にボロンを含有するｐ型水素化非晶質シリコン半導体層４を形成する工程について、ｐ型水素化非晶質シリコン半導体層３を形成する反応室で行えばよい。
【００３９】
（第３の実施の形態）
上記した第１及び第２の実施形態においては、ｐ型水素化非晶質シリコン半導体層４におけるボロン濃度は１０20〜１０22(atom/cc)程度の範囲で均一に分布しているものであるが、ｐ型水素化非晶質シリコン半導体層３との界面から透明電極５との界面に向かうにつれて、高いボロン濃度勾配を持つように形成することも可能である。濃度勾配を持たせることにより、透明電極５とは低抵抗にコンタクトを採ることが可能となり、透明電極５との界面以外の部分では、ｐ層としての電界強度を維持できる程度にボロンを含有させることでボロンによる光吸収ロスを減少させることができる。その形成条件は、例えば、表１の実施形態を基本として用いる。その時のｐ型水素化非晶質シリコン半導体層４の形成時において、徐々にＳｉＨ4ガス流量についてのみ減じていく方法により実現することができる。なお、他のプロセスは第1の実施形態と同様であるので、ここでは割愛する。
【００４０】
一方、ｐ型水素化非晶質シリコン半導体薄膜３についても、第3の実施形態におけるｐ型水素化非晶質シリコン半導体層薄膜４の形成方法と同様な方法により、濃度勾配を持たせることが可能である。またその時ｐ型水素化非晶質シリコン半導体層４とは異なり、膜の濃度勾配を任意に設定しても大きく光起電力装置の光電変換特性を低下させることはないが、ｉ型水素化非晶質シリコン半導体層２との界面からｐ型水素化非晶質シリコン半導体層薄膜４との界面に向かうにつれ、高いボロン濃度勾配になるようにするか、若しくは一定の濃度勾配にすることが無難である。
【００４１】
（第４の実施の形態）
上記した第１〜第３の実施形態においては、実質的に荷電子制御を行う不純物を含まない非晶質半導体層、並びに第1の他導電型非晶質半導体薄膜層、並びに第２の他導電型非晶質半導体薄膜層は基本的に炭素を含有しないが、この第4の実施形態は、前記した各層について炭素を含有する水素化非晶質シリコンカーバイドとするものである。水素化非晶質シリコンカーバイドは光学的バンドギャップが広く、炭素（Ｃ）を含まない水素化非晶質シリコン半導体層よりも多くの光を単結晶シリコン基板１中に導くことができる。以下の表３及びに表４にプラズマＣＶＤの条件を示す。なお、他のプロセスは第１の実施形態と同様であるので、ここでは省略する。
【００４２】
【表３】
0003702240.tif 000004
【００４３】
【表４】
0003702240.tif 000005
【００４４】
（第５の実施の形態）
この第５の実施形態は、ｐ−ｎ接合のみでなく、ｎ型の結晶系半導体基板とｎ型の水素化非晶質シリコン半導体とのｈｉｇｈ−ｌｏｗ接合にもこの発明を適用したものである。また、この第５の実施形態は、基板の両面から光が入射される両面入射型光起電力装置である。
【００４５】
この第５の実施形態につき図５に従い説明する。図５に示す構造について、ｐ−ｎ接合の形態は、前記した第1から第３の実施の形態と同様であるので、ここでは説明を省略し、ｈｉｇｈ−ｌｏｗ接合部分につき説明する。
【００４６】
凹凸加工が施された単結晶シリコン基板１表面を水素プラズマに曝して表面をクリーニングする。次いで、ＳｉＨ4ガスを用いたプラズマＣＶＤ法により、単結晶シリコン基板１の凹凸化された裏面側受光面に、ｉ型の水素化非晶質シリコン系半導体層７を約２００Åの膜厚で形成する。その後、ＳｉＨ4ガス及びフォスフィン（ＰＨ3ガス）及びＨ２を用い、プラズマＣＶＤ法によりｎ型の水素化非晶質シリコン系半導体層８の積層構造が形成される。このｎ型の水素化非晶質シリコン系半導体層８が形成された単結晶シリコン基板１をＨ２で希釈されたＰＨ3ガスのプラズマ中に曝す。すると、ｎ型の水素化非晶質シリコン系半導体層７の表面からある深さまで電気的抵抗を小さくする不純物であるリン( Ｐ )原子が混入し、高濃度にリンを含有するｎ型の水素化非晶質シリコン系半導体層９及びｎ型の水素化非晶質シリコン系半導体層８の積層構造が形成される。その形成方法を表５に示す。
【００４７】
【表５】
0003702240.tif 000006
【００４８】
次いで、ＩＴＯをターゲットとするスパッタ法により、透明導電膜としての透明電極５及び１０を水素化非晶質シリコン半導体層４及び９上にそれぞれ形成する。その後、メタルマスクを用いたＡｇの蒸着により、櫛形の集電極を透明電極５及び１０上にパターン形成する。
【００４９】
（第６の実施の形態）
上記した第５の実施形態においては、非晶質シリコン半導体層９の形成方法として、ｐ型水素化非晶質シリコン半導体層８に対してプラズマドープを行うことで形成したが、この第６の実施形態では、プラズマＣＶＤ法を用いたものである。具体的にはＳｉＨ4ガス及びＰＨ3ガス及びＨ２ガスを用いるが、この内のＰＨ３／ＳｉＨ4ガス流量比をｎ型水素化非晶質シリコン半導体層８形成時よりも大きくすることで、ｎ型の水素化非晶質シリコン半導体層８上にさらに高濃度にリンを含有するｎ型水素化非晶質シリコン半導体層９を形成することである。表６に条件を示す。この場合、両者の界面及び非晶質シリコン半導体層８中においても低プラズマダメージであるため、セル特性を低下させることがない。なお、他のプロセスは第５の実施形態と同様であるので、ここでは割愛する。
【００５０】
【表６】
0003702240.tif 000007
【００５１】
次に、以上のようにこの発明の方法を用いて作製された光起電力素子と従来の方法で作製された光起電力素子との光電変換特性を比較した結果を表７に示す。この表７において、従来例１は特開平１１−１１２０１１号公報に記載された方法に基づいて製造し、従来例２は特開２００１−１８９４７８号公報に記載された方法に基づいて製造した。
【００５２】
【表７】
0003702240.tif 000008
【００５３】
表７より、この発明の光起電力素子が、従来に比べて光電変換効率が向上していることが分かる。この理由は、従来のｐ型水素化非晶質シリコン半導体層の膜厚を減らし、同膜による光吸収量を低減できたことに起因する短絡電流（Ｉｓｃ）の増加と、ｐ型の水素化非晶質シリコン半導体層の膜厚を減じ透明導電膜とのコンタクト性が低減されたことを補う目的で両者間に高濃度に電気的抵抗を低減させる不純物を含むｐ型の水素化非晶質シリコン半導体層を挿入したことに起因する曲線因子(F．F．)の増加によるものである。
【００５４】
なお、上記の実施形態の中では、裏面電極層をＡｌの単一材料にて形成した例を示している場合でも、裏面電極での光反射率を向上させるために、ＩＴＯ，ＺｎＯ、ＳｉＯ２等の膜と反射率が高いＡｇ、金（Ａｕ）等の膜とを、全域又は一部領域で積層することも可能である。
【００５５】
また、上記実施形態では、ｎ型の単結晶シリコン基板を使用したが、これに限るものではなく、ｐ型の単結晶シリコン基板を用い、不純物を含む各水素化非晶質シリコン半導体層の導電型を逆にする場合や、多結晶シリコン基板を用いた場合においても、この発明を適用できることは言うまでもない。
【００５６】
また、上記実施形態では、ｐ側構造について水素化非晶質シリコン半導体層の代わりに、ワイドバンドギャップ材料である非晶質シリコンカーバイド層を用いたが、ｎ型の結晶系半導体基板とｎ型の水素化非晶質シリコン半導体とのｈｉｇｈ−ｌｏｗ接合側についても同様に用いることも可能である。
【００５７】
さらに、上記実施形態では、この発明を光起電力装置に適用した場合につき説明したが、液晶ディスプレイなどに用いる薄膜トランジスタなどのヘテロ接合を有する半導体素子にも適用することができる。
【００５８】
【発明の効果】
以上説明したように、この発明では、他導電型の非晶質半導体層合計の膜厚を低減させることが可能となるため、他導電型の非晶質半導体層による光吸収量を低減させ、短絡電流（Ｉsc）を増加させることができる。一方、第２の他導電型非晶質半導体層を形成することにより、透明導電膜と第２の他導電型非晶質半導体層とのコンタクト性能を向上させることができるため、曲線因子(F．F．)を増加させることができる。その結果として、光電変換効率が高く、高性能な光起電力素子を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態による光起電力素子の構成を示す断面図である。
【図２】第２のｐ型水素化非晶質シリコン半導体層形成時のガスの状態を示す図である。
【図３】第２のｐ型水素化非晶質シリコン半導体層形成時のガスの状態を示す図である。
【図４】第２のｐ型水素化非晶質シリコン半導体層を形成する際のSｉH4ガスとセルの変換効率との関係を調べた特性図であるプラズマドープ時のガスの状態を示す図である。
【図５】この発明の異なる実施の形態による光起電力素子の構成を示す断面図である。
【符号の説明】
１  ｎ型単結晶シリコン基板
２  ｉ型水素化非晶質シリコン半導体層
３  第１のｐ型水素化非晶質シリコン半導体層
４  第２のｐ型水素化非晶質シリコン半導体層（プラズマドーピング層）
５  透明導電膜
６  裏面電極
７  ｉ型の水素化非晶質シリコン半導体層
８  ｎ型水素化非晶質シリコン半導体層
９  第２のｎ型水素化非晶質シリコン半導体層（プラズマドーピング層）
１０ 透明導電膜
【図１】
0003702240.tif 000009
【図２】
0003702240.tif 000010
【図３】
0003702240.tif 000011
【図４】
0003702240.tif 000012
【図５】
0003702240.tif 000013