(57)【特許請求の範囲】
【請求項１】
再生したデータ・クロック及び関連したデータ・パケットの遅延変動を測定する方法であって、
基準周波数信号及び周期制御パラメータから上記データ・クロックを再生し、
上記関連したデータ・パケット用の入力クロックを、上記再生したデータ・クロックと比較して、バッファの占有値を判断し、
上記バッファの占有値に応じて、上記周期制御パラメータを発生し、
上記周期制御パラメータ及び上記バッファの占有値から、上記再生したデータ・クロック及び上記関連したデータ・パケットの遅延変動を計算する
ことを特徴とする遅延変動測定方法。
【請求項２】
再生したデータ・クロック及び関連したデータ・パケットの遅延変動を測定する装置であって、
上記データ・パケットからの入力クロック及びデータを受ける入力端を有する先入れ先出しバッファと、
基準周波数信号及び周期制御パラメータからデータ・クロックを再生して、上記再生したデータ・クロックとする手段と、
上記入力クロックを上記再生したデータ・クロックと比較して、上記先入れ先出しバッファ用のバッファ占有値を発生する手段と、
上記バッファ占有値から、上記周期制御パラメータを発生する手段と、
上記周期制御パラメータ及び上記バッファ占有値に応じて、上記再生したデータ・クロック及び上記関連したデータ・パケットの遅延変動を計算する手段と
を具えた遅延変動測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、時間遅延の測定に関し、特に、再生したデータ・クロック及び関連したデータ・パケットの遅延変動の測定に関する。
【０００２】
【従来の技術】
公称的には一定のクロック周波数で発生されたデータを有するパケットを転送するのに必要な時間が変動することに関する理解により、ユーザは、確かなＱＯＳ（Quality of Service: サービス品質）パラメータを求めることができると共に、サービス・プロバイダ（サービス提供者）は、資源を一層効率的に割り当てることにより、要求されたＱＯＳを提供できるようにネットワークを管理できる。データ・パケットの伝達遅延の測定や、かかる遅延の変動の測定は、通常、ラウンド・ロビン（round-robin）のアウト・オブ・サービス（非運用状態での測定）により行われるか、又は、埋め込み（エンベデッド）タイム・スタンプ及びある種の共通クロックを用いて行われる。なお、この共通クロックは、ソース（信号源）及びデスティネイション（宛先）の両方で利用可能である。しかし、これら両方の方法には、後述の欠点がある。
【０００３】
【発明が解決しようとする課題】
第１の方法（ラウンド・ロビンのアウト・オブ・サービスよる方法）では、単方向性の測定ができず、戻り経路で別の遅延変動が生じることを避けることができない。第２の方法（埋め込みタイム・スタンプ及び共通クロックを用いる方法）では、ペイロード保全性（payload integrity）に妥協しない方法でタイム・スタンプを付加し、その後削除する必要があると共に、また、ソース及びデスティネイションの両方で利用可能なクロックを発生しなければならないという問題がある。
【０００４】
単方向性であるが、ソース及びデスティネイションの両方で利用可能なクロックを必要としないで、再生データ・クロックの遅延変動と、関連したデータ・パケットの遅延変動を測定する方法が望まれている。
【０００５】
【課題を解決するための手段】
したがって、本発明は、再生したデータ・クロックの遅延変動と、関連したデータ・パケットの遅延変動とを測定する方法を提供する。このため、本発明は、レシーバ（受信器）にて基準周波数信号及び周波数制御パラメータからデータ・クロックを再生して再生クロックとし；データ・パケットに関連した入力クロックを再生クロック又はこれから導出したクロックと比較して、データ・パケットからのデータがバッファをどの程度占有したかを示す値、即ち、占有値を求め；この占有値から周期制御パラメータＫＮＯＢを求めるている。なお、この周期制御パラメータＫＮＯＢは、再生（データ）クロックにおける遅延変動に関連する。バッファの占有値及び周期制御パラメータを用いて、データ・パケットのセルが到着する際の変動を求めて、これから再生クロック及びデータ・パケットの遅延変動を推断する。
【０００６】
本発明のその他の目的、利点及び新規な特徴は、添付図を参照した以下の詳細説明から明らかになろう。
【０００７】
【発明の実施の形態】
本発明の動作は、データ・サンプリング周波数が、レシーバにてほぼ既知であり、且つ、ソースにて公称的に一定であり；データを既知のフォーマットに応じてパケットにし；ペイロードしたパケット・セルを一時的に蓄積する先入れ先出し（ＦＩＦＯ：first-in first-out）バッファと、このバッファの占有値を求める手段とをレシーバにて用い；ＦＩＦＯバッファの占有値に応答するクロック再生器を用い；占有値と、クロック再生に関するパラメータ（周期制御パラメータ）とに基づいて比較的簡単な数学的計算を実行する手段を設けることを基本としている。なお、クロック再生器は、例えば、１９９７年３月２１日に出願されたフィリップ・エス・クロスビーのアメリカ合衆国特許出願第０８／８２２９６４号「デジタル・クロック・シンセサイザ」（特開平１０−２７６０８７号に対応）などにも記載されている従来技術である。
【０００８】
ＳＭＰＴＥ２９２Ｍビデオ信号の如きデジタル・ビデオ信号をソースから送信器の入力端に供給する。なお、このソースは、一定周波数のビデオ・クロックも発生する。このビデオ・クロックをレシーバ内のクロック再生器と共に用いて、送信器の入力端からレシーバまでの経路の時間における遅延の変動を測定する。
【０００９】
図１は、本発明により、再生したデータ・クロック（再生クロック）と、関連したデータ・パケットとの遅延変動を測定するシステムのブロック図である。分離したデータ及び関連したクロックを有するＡＴＭ（asynchronous transfer mode：非同期通信モード）ストリームを先入れ先出し（ＦＩＦＯ）バッファ１２に入力する。この際、この関連クロックを用いて、データをＦＩＦＯバッファ１２にロードする。送信器のソースにおける公称的に一定な周波数のクロックに対応する再生クロック（再生したクロック）Ｆｓを適切なコンバータ回路（周波数変換器）１３に供給して導出したサンプリング・クロックｆｓをＦＩＦＯバッファ１２の出力クロック端に供給して、このバッファ１２からデータを出力する。サンプリング・クロックｆｓは、再生したデータ・クロックに等しくてもよく、なお、本実施例では、コンバータ回路１３は、入力周波数比を１２／１９にして出力する。この場合、ＦＩＦＯバッファ１２のワード・サイズは、ペイロード・データ・ワードのサイズに等しい。上述のアメリカ合衆国特許出願に記載されているように、クロック再生器１４は、位相が制御されており、一定周波数の基準周波数信号ＦＲＥＦと、本明細書ではＫＮＯＢと呼ぶ周期制御パラメータ（信号）とに応答して、再生したクロックＦｓを発生する。
【００１０】
公称的には、ＦＩＦＯバッファ１２の占有値を約５０％に維持する。アップ・ダウン・カウンタ１６は、ダウン端子ＤＷＮに再生クロックＦｓを受けて計数値をダウン（降下）させ、アップ端子ＵＰにデータ・パケットに関連した入力クロックを受けて計数値を上昇（アップ）させる。これにより、再生クロックＦｓと入力クロックとの比較が行える。経路遅延に変動がない場合、即ち、到着時間に変動がない場合、再生クロックＦｓの計数と入力クロックの計数との間の比（計数比）は、ＦＩＦＯバッファ１２の占有値（ＯＣＣ）の公称値である５０％であり、この値を維持する。なお、占有値ＯＣＣは、アップ・ダウン・カウンタ１２の計数値出力であり、この状態の計数値を５０％に対応させる。例えば、経路が追加されて、伝送経路における遅延に変動があると、バッファの占有値ＯＣＣが変動する。よって、占有値ＯＣＣは、再生クロックの遅延変動に関連する。この占有値ＯＣＣの変動は、ロウパス・フィルタ（ＬＰＦ）１８によって低域ろ波される。このろ波された占有値ＯＣＣ（ｆ）を位相拘束ループ（ＰＬＬ）回路２０の第１段に入力する。なお、ＰＬＬ全体は、このＰＬＬ回路２０及びクロック再生器１４を含んで構成され、入力クロックに位相同期した再生クロックＦＳがクロック再生器１４から発生する。ＰＬＬ２０内のループ・フィルタからの出力（現在のクロック再生器１４からの再生クロックと、入力クロックとの位相差、即ち、再生クロックの遅延変動に対応）は、周期制御（パラメータ）信号ＫＮＯＢであり、この周期制御信号ＫＮＯＢをクロック再生器１４に供給する。周期制御信号ＫＮＯＢは、例えば、１００ミリ秒ごとの特定周期期間毎に更新される。クロック再生器１４は、基準周波数信号ＦＲＥＦ及び周期制御信号ＫＮＯＢに応じて再生クロックＦｓを発生するので、周期制御信号ＫＮＯＢは、再生クロックＦｓの周期を変更して、再生クロックとビデオ・データ（入力パケット・データ）との相対関係を、送信器ソースにおける公称一定周波数クロックとビデオ・データとの相対関係と同じに維持する。
【００１１】
ダイレクト・デジタル・シンセサイザ（ＤＤＳ）形式のクロック再生器１４の細分性は、２０ｐｐＢ／ｌｓｂのオーダである。なお、ｐｐＢ／ｌｓｂは、１０億分の１／最小桁ビットである。ＤＤＳにおける周期は、最終的には、周期制御パラメータＫＮＯＢで調整する。ＤＤＳにおける発振器は、いわゆるデジタル制御可変周期発振器（Digital Controlled Variable Period Oscillator:ＤＣＶＰＯ）がより好ましい。異なるパケット・セルの各々の開始にて、ＦＩＦＯバッファの占有値をアップ・ダウン・カウンタ１６の計数値に応じて求める。これら占有値（３２ビットのペイロード・ワード）ＯＣＣを、上述の如く、無限インパルス応答（ＩＩＲ）ロウパス・フィルタ１８に供給するが、２１８サンプルの「時間定数」は、約１００ミリ秒と等化である。この場合、ろ波した占有値ＯＣＣ（ｆ）は、１００ミリ秒として読み取られる。この値が、２次位相拘束ループへの入力のインターバル（間隔）であり、２次位相拘束ループの入力を形成する。なお、この２次位相拘束ループは、ＰＬＬ２０と、ＤＣＶＰＯを用いたクロック再生器１４とを含んでいる。周期制御パラメータＫＮＯＢと、占有値ＯＣＣ（ｆ）とをプロセッサ（ＣＰＵ）２２にも入力して、再生したデータ・クロックの遅延変動と、関連したデータ・パケットの遅延変動との測定を行う。実際の測定は、到達時間の変動に関してである。この測定により、プロセッサ２２は、後述のように遅延変動を推断する。
【００１２】
プロセッサ２２は、例えば、データがビデオ・データの場合、次のようにビデオ遅延変動を推断する。
１．観察期間ＴにわたるパラメータＫＮＯＢの平均値Ｋａを計算する。
２．Ｓ＝ΔＴ／Ｔを求める（例えば、約２０ナノ秒／［最小桁ビット・秒］）。
なお、ΔＴ＝０．１秒である。
３．累積値Ａｃｃを０に初期化し、サンプリング数ｎを０に初期化する。
４．Ａｃｃ＋＝Ｓ＊ΔＴ＊［Ｋｎ−Ｋａ］、VidDelay［ｎ］＝Ａｃｃ。
なお、＋＝は、増分値を表すので、Ａｃｃ＋＝Ｓ＊ΔＴ＊［Ｋｎ−Ｋａ］は、Ａｃｃの増分値がＳ＊ΔＴ＊［Ｋｎ−Ｋａ］であることを示す。Ｋｎは、ｎ番目のサンプリング点でのパラメータＫＮＯＢの実際の値を示し、VidDelay［ｎ］は、ｎ番目のサンプリング点でのビデオ遅延である。
バックグラウンド動作によって、占有値からセルの到達変動を計算する。
１．Ｒ＝Ｆｓ＊１２／１９（約４６．８９ＭＨｚ）
Ｏｃｃ＿Ｔａｒ＝３２７６８
なお、Ｏｃｃ＿Ｔａｒは、占有値のターゲット（目標値）であり、５０％が、３２７６８となる。
２．CellDelay［ｎ］＝VidDelay［ｎ］＊（Occ_Tar−Occ［ｎ］）／Ｒ
なお、CellDelay［ｎ］は、ｎ番目のサンプリング点のセル遅延であり、Occ［ｎ］は、ｎ番目のサンプリング点の実際の占有値である。
１９個のビデオ・サンプル（クロミナンスＣ及びルミナンスＹ）をペイロード・セル（１２個の３２ビット・ワード）の各々にまとめる（パックする）。その結果、バッファ１２の出力用のクロックｆｓは、再生データ・クロックＦｓの１２／１９となる。
【００１３】
ネットワーク・オーバーヘッドにおける変動によりデータ・ストリームを乱すので、競合するトラフィックがなくても、待ち時間（latency）は、一定ではない。しかし、これにより、セル及びビデオの遅延変動の測定に対する現実的なベースラインが得られる。図２に示す測定結果は、記録用に捕捉したデータから、ＫＮＯＢ値の平均を求める必要がある。この平均値を求めるには、ＩＩＲフィルタ１８によりＫＮＯＢのサンプル値を低域ろ波すればよく、長い間隔にわたって、上述の平均値を安定させる。ピーク・ピーク（波高値）ビデオ・クロックの待ち時間変動Ｌ＿ＶＩＤは、１マイクロ秒よりも長く、セル待ち時間Ｌ＿ＡＴＭは、約１／３だけ長い。
【００１４】
図３及び図４は、ＯＣ（optical carrier）−３のデータの追加用４チャンネルの如きトラフィックを、ＡＴＭストリーム内のＯＣ−４８のチャンネルに追加して、オフにしたときのパラメータＫＮＯＢの値の影響を示す。追加したトラフィックにより約１マイクロ秒だけシステムの待ち時間が変化すると、ＫＮＯＢ値に対応した変化が生じ、待ち時間の変化方向を示す変化方向は、時間が長くなるか又は短くなる方向である。
【００１５】
【発明の効果】
上述の如く、本発明は、パケット・クロック及び再生クロックから周期制御パラメータＫＮＯＢを導き出し、このパラメータＫＮＯＢをバッファ占有値パラメータと共に用いて、パケットから導出したデータの待ち時間と、パケット・セル自体の待ち時間との変動を比較している。この比較は、実施例では、アップ・ダウン・カウンタを入力クロック及び再生クロックで制御することにより行っている。よって、本発明は、再生したデータ・クロックと、関連したデータ・パケットとの遅延変動を測定できる。
【図面の簡単な説明】
【図１】本発明により、再生したデータ・クロックと、関連したデータ・パケットとの遅延変動を測定するシステムのブロック図である。
【図２】本発明による遅延変動測定結果を示す図であり、定常トラフィック系における遅延変動を示す。
【図３】本発明による遅延変動測定結果を示す図であり、追加トラフィックを付加した際の遅延変動を示す。
【図４】本発明による遅延変動測定結果を示す図であり、追加トラフィックを中断した際の遅延変動を示す。
【符号の説明】
１２  先読み先出し（ＦＩＦＯ）バッファ
１３  コンバータ回路
１４  クロック再生器
１６  アップ・ダウン・カウンタ
１８  ロウパス・フィルタ
２０  位相拘束ループ回路
２２  プロセッサ
【図１】
0003670921.tif 000002
【図２】
0003670921.tif 000003
【図３】
0003670921.tif 000004
【図４】
0003670921.tif 000005