(57)【特許請求の範囲】
【請求項１】
移相すべき入力信号を受信する第１の入力と、移相された第１の出力信号を生成する第１の出力であって、その第１の出力信号が、前記入力信号とその第１の出力信号との間の位相差に関連した振幅を有する、前記第１の出力と、第１の制御信号を受信する第１の制御入力とを備えた第１の移相器であって、前記第１の制御信号に応じて前記入力信号と前記第１の出力信号との間の移相を変更する、前記第１の移相器と、
前記入力信号を受信する第２の入力と、移相された第２の出力信号を生成する第２の出力であって、その第２の出力信号が、前記入力信号とその第２の出力信号との間の位相差に関連した振幅を有する、前記第２の出力と、第２の制御信号を受信する第２の制御入力とを備えた第２の移相器であって、前記第２の制御信号に応じて前記入力信号と前記第２の出力信号との間の移相を変更する、前記第２の移相器と、
前記第１の出力信号に接続され、その第１の出力信号の振幅に対応する第１のレベル信号を生成する、第１の振幅検出器と、
前記第２の出力信号に接続され、その第２の出力信号の振幅に対応する第２のレベル信号を生成する、第２の振幅検出器と、
前記第１および第２のレベル信号に接続された入力と出力とを備えた差動増幅器と、
その差動増幅器の出力に接続された回路であって、前記第１及び第２の制御入力に接続された出力を有し、前記第１および第２の制御信号間に差分オフセットを導入する、回路と
を備えている、移相回路。
【請求項２】
前記第１の移相器が、接地された第１のコンデンサと直列をなす第１の可変抵抗を備えており、前記第１の制御信号がその第１の可変抵抗の抵抗値を決定し、前記第１の出力信号が前記第１のコンデンサの両端の電圧であり、
前記第２の移相器が、接地された第２の可変抵抗と直列をなす第２のコンデンサを備えており、前記第２の制御信号がその第２の可変抵抗の抵抗値を決定し、前記第２の出力信号がその第２の可変抵抗の両端の電圧である、
請求項１に記載の移相回路。
【請求項３】
前記第１および第２のコンデンサが等しい静電容量を有している、請求項２に記載の移相回路。
【請求項４】
前記第１および第２の可変抵抗が、前記第１および第２の制御信号が等しい場合に必ず等しい抵抗値を呈するＦＥＴであり、前記第１および第２の出力信号が直角位相をなす、請求項３に記載の移相回路。
【請求項５】
前記第１の移相器が、接地された第１の抵抗と直列をなす第１の可変コンデンサを備え、前記第１の制御信号がその第１の可変コンデンサの静電容量を決定し、前記第１の出力信号が前記第１の抵抗の両端の電圧であり、
前記第２の移相器が、接地された第２の可変コンデンサと直列をなす第２の抵抗を備え、前記第２の制御信号がその第２の可変コンデンサの静電容量を決定し、前記第２の出力信号がその第２の可変コンデンサの両端の電圧である、
請求項１に記載の移相回路。
【請求項６】
前記第１および第２の抵抗が等しい抵抗値を有する、請求項５に記載の移相回路。
【請求項７】
前記第１および第２の可変コンデンサが、前記第１および第２の制御信号が等しい場合に必ず等しい静電容量を呈するバラクタダイオードであり、前記第１および第２の出力信号が直角位相をなす、請求項６に記載の移相回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ＲＣ／ＣＲ自動直角位相ネットワークを備えた広帯域ＩＱ変調器に関する。
【０００２】
【従来の技術】
ＩＱ変調は、ＲＦ搬送波を変調してプログラム情報を伝搬する極めて一般的な形式のものである。ＩＱ変調の後には、その変調搬送波の振幅と位相の両方により、回復可能な情報を伝搬することができる。ＩＱ変調は、従来のアナログＡＭ変調およびアナログＦＭ変調を生成するために十分に一般的なものであるが、ディジタル機器において最も多く使用され、その機器におけるプログラム情報は、最初からディジタル形式のものであるか、または、元はアナログ形式であった情報がディジタル化されたものである。ディジタル機器でのＩＱ変調の概論については、1991年4月発行のHEWLETT-PACKARD JOURNALの65〜72頁に記載の「An Instrument for Testing North American Digital Cellular Radios」と題する論文を参照されたい。
【０００３】
図１(a)は、ＩＱ変調器を組み込んだ従来の通信システムの一部を示す簡略化したブロック図である。同図に示すように、アナログ形式またはディジタル形式をとることが可能なプログラム情報2（即ち、アナログ電気信号またはディジタル電気信号）がＩＱエンコーダ3に加えられる。その目的は、マッピングおよび／またはエンコードにより、プログラム情報2のフォーマットを一対の信号I(4),Q(5)に翻訳または変換することにある。プログラム情報2がアナログ信号Vinである場合、信号I(4),Q(5)は実際にはアナログ信号としても連続的に変動することになる。この変動は一般に何らかの関数F,Gに従って生じるので、単純なI＝VinまたはQ＝Vinとはならず（そうすることも可能であるが）、I＝F(Vin)およびQ＝G(Vin)となる。プログラム情報がディジタルである場合、結果的に得られるI,Qに関する実際の電圧値は、離散的な考え得る値に制限される。これらの考え得る値の間での遷移は、原則的に急激なものであり、それを未処理のままにした場合には、望ましくない有害な影響が変調信号中に生じることになる。従って、I,Qをその使用前にフィルタリングすることによりそのI,Qにおける急激な変化を抑制するのが普通である。
【０００４】
プログラム情報2がディジタル形式を有するのは極めて一般的な環境である。おそらく、プログラム情報がアナログ形式で存在することは決してなく、第一、そのプログラム情報は極めて多数のビットとなるのが常であり、また、おそらくは、スピーチといった何らかのアナログ現象のディジタル化表現となる。こうしたディジタル形式の場合、入力データストリームを、例えば、ｎビットグループにグループ化するのが普通である。ｎビットは、２nの異なる組み合わせが可能なものである。従って、ＩＱエンコーダ3の働きは、２nという多数の組み合わせのグループの内の１つに対応する組み合わせとして、IおよびQに関する電圧値を生成することである。一般に、ｎは偶数であり、各信号I4,Q5については、合計すると全部で２nになるI,Qの組み合わせに関してそれぞれ２(n/2)の異なる状態または電圧値を仮定することができる。
【０００５】
信号I4,Q5はＩＱ変調器6に加えられる。そのＩＱ変調器はまた、局部発振器7により生成されるＲＦ信号8を受信する。ＩＱ変調器6は、ＲＦ信号8に応じて、変調ＲＦ信号9を生成する。その変調ＲＦ信号9の振幅および位相はそれぞれ情報を伝搬することができるものである。その変調ＲＦ信号9は、伝送可能な信号を生成するために増幅器10により増幅されるのが普通である。図１(a)の例では、該信号は、アンテナ11に供給され、変調信号12が放射されることになる。
【０００６】
完全を期して、図１(b)に示す対応するＩＱ受信機13について簡単に触れておくことにする。一般に、放射されたＩＱ変調信号14（図１(a)の放射信号12に対応する）は、それに対応する電気信号をアンテナ15で生成し、次いでその電気信号が増幅器16により増幅される。その増幅器16は、ＩＱ復調器18に加えるのに適した高レベルのＩＱ信号17を生成する。ディジタルシステムの場合、ＩＱ復調器18は一般にクロック回復能力およびおそらくはＬＯ回復回路と協働する。どのような受信機のＩＱ復調器18であっても、ＩＱ送信機1における前記信号I,Q(4,5)に対応する信号I19,Q20を生成する。これらの回復信号I,Q(19,20)は、ディジタルシステムの場合には、回復クロック信号（図示せず）によりストローブすることが可能なものである。一層精巧なシステムの場合には、ＩＱ変調器中のフィルタにより生成されたＩＱ遷移の性質が、ディジタル信号処理ネットワーク中に取り込まれる。このディジタル信号処理ネットワークは、最も最近の履歴に基づいて、最も可能性の高い正しくて新規のI,Qの値の選択または予測を行う。ＩＱデコーダ21は、復調されたI,Qの組み合わせを翻訳して、プログラム情報のための元のフォーマットに戻す。この再翻訳は、回復されたプログラム情報22として現れる。
【０００７】
説明を進めるにつれて明らかとなるように、ＩＱ変調器6（およびＩＱ復調器18）内では移相ネットワークが使用される。それらネットワークは、局部発振器7からのＲＦ信号等の単一信号を、精確に直角位相をなす（即ち、それら信号間で90度の位相差を呈する）一対の信号に分割するために利用される。更に、その直角位相をなす信号がほぼ等しい振幅を有するものであることが非常に望ましい。これは、振幅の変動が、後続の回路要素によって明確な位相変動に翻訳される可能性があるからである。データ転送速度（帯域幅）が増すにつれて、使用されるＩＱ状態の数も増大する。これは、それら状態間の差が一層顕著でなくなることを意味している。ＩＱ変調プロセスおよびＩＱ復調プロセスの精度は、位相の精確な決定によって大いに左右される。それら要件は、局部発振器の特定周波数、即ち、局部発振器の狭い周波数範囲については満たされるが、広範囲（例えば200MHz〜3GHzを越える範囲）にわたって変動可能な局部発振器の入力信号に用いることが意図されたＩＱ変調器またはＩＱ復調器で満たすべき要件は、上記とは全く異なるものとなる。
【０００８】
これを支援するため、図２に示す従来のＩＱ変調器23の簡素化されたブロック図について考察する。ＲＦ入力信号(24,8)は、変調すべき信号として働き、直角位相ネットワーク25に加えられる。直角位相ネットワーク25の出力は、２つの信号LOi26,LOq27である。これら信号は、ＲＦ信号入力(24,8)と同じ周波数を有するが互いに直角位相をなすものである。これら信号は、乗算器28,29にそれぞれ加えられる。その各乗算器はまた、関連する入力信号IまたはQも受信し、それら入力信号を図２にIin(30,4),Qin(31,5)でそれぞれ示す。乗算器28,29は、二重平衡型ミキサ、各種スイッチングネットワーク、または、実際の（アナログまたはディジタルの）乗算回路から構成することが可能なものである。この乗算器28,29の出力32,33が加算器34で合計されて、ＩＱ変調信号である出力信号(35,9)が生成される。
【０００９】
周波数に依存する振幅変動は、直角位相ネットワーク中で内部的に用いられる反応型(reactive)移相器に固有のものである。移相信号を選択された一定の振幅に復元するために、一般に制限増幅器が使用される。移相信号の周波数が変動する際に、制限増幅器が受ける制限の度合いも変動する。これは、その移相信号の周波数変動に従って入力信号の振幅が変動するからである。最終的な結果として、最後に増幅された信号に結果的に生じる移相が不所望に変化することになる。その不所望の移相量は、制限をもたらすのに必要な増幅量に関係するものとなる。しかし、正しい直角位相は、ＩＱ変調器の適正動作に不可欠である。従来のＩＱ変調器が、特定周波数で動作するように「改変する(tweak)」必要があるものであるのは、このためである。しかし、改変を必要とする変調器は、広周波数範囲にわたる直接的な利用に適した広帯域装置ではない。
【００１０】
【発明が解決しようとする課題】
従って、次に述べる点が問題となる。即ち、広帯域ＩＱ変調器（または復調器）は、精確に90度だけ離れた２つの信号LOi,LOqを生成するために、信号の精確な移相を必要とする。多くの反応移相ネットワークは移相を行う際に振幅を乱すものである。この乱れは周波数の関数となる。信号の振幅は、後で復元可能なものであるが、何らかの（一般には未知の）量の移相が追加されるという犠牲を払うことになる。どの特定のミキサも、限られた範囲の印加電力について最良の働きをするものであるので、振幅の復元が一般に必要となる。この意味するところは、動作周波数が最適値から離れて変動するので、ＩＱ変調器における信号LOi,LOq（またはそれら信号と対になるＩＱ復調器における信号LO）が精確に直角位相をなすものとならなくなる、ということである。このため、最適周波数で動作させない限り、使用されるＩＱ変調機構の性能が制限されてしまう。
【００１１】
上記と同じ問題について別の見方をすると、適用される周波数の変動にもかかわらず反応移相ネットワークに振幅の変動が生じなければ望ましい、ということになる。これが可能であれば、直角位相ネットワークおよびそれに付随する増幅器は、加えられる広周波数範囲にわたり精確な直角位相を生成することができる。これはまた、単一の部分を広範な種類の異なる用途で役立てることを可能にし、また（他の場合であれば単一周波数のＩＱ変調器の出力を掃引周波数源または可変周波数源と混合させなければならない）広周波数範囲の用途のための大幅に簡素化された機構を提供することを可能とする。
【００１２】
【課題を解決するための手段】
広帯域の精確な直角位相に関する問題に対する解決策は、周波数に依存する制御信号（以下、周波数依存制御信号と称す）に応答する直角位相ネットワークである。かかる直角位相ネットワークは複数の反応型移相器を備えることができる。その反応型移相器は、接地と印加される信号との間に並列に配置され、周波数依存制御信号に各々が応答可能なものである。かかる各移相器は、直列をなすＲとＣを備えている。ＲＣ移相器は、Ｒの一端で駆動され、Ｃの一端で接地され、そのＲとＣとの接合部で移相出力が得られるものである。ＣＲ移相器は、Ｃの一端で駆動され、Ｒの一端で接地され、ＣとＲとの接合部でその出力が得られる。好適実施例では、各Ｃは一定の等しい値を有するものである。また、各Ｒは、周波数依存制御信号に接続されたＦＥＴであり、それらの抵抗値が、同一の、周波数依存制御信号の関数となるようになっている。周波数依存制御信号を変えることによって、各Ｒの抵抗値は、互いに等しくなり、また各Ｃの容量性リアクタンス（Xc）とも等しくなる。これにより、確実に、２つの出力（LOi,LOq）を精確に直角位相をなして等しい振幅を有するものとすることができる。
【００１３】
周波数依存制御信号は、適用される周波数に関する知識を利用した「推測(dead reckoning)」アプローチによって生成することが可能である。例えば、ＤＡＣは、周波数でアドレス指定されるルックアップテーブルから得られた値により駆動することができる。しかし、好適な技術では、各Ｃが等しい場合にLOi＝LOqでなければ、各Ｒの抵抗値はもはやXcとは等しくない（従って、LOi,LOqも直角位相をなさない）、という事実を利用する。各Ｒは、LOi,LOq間の振幅差を形成し、それを増幅して周波数依存制御信号として使用することにより、自動的にXcと等しくなるように戻すことができる。これにより、自動的に振幅差をゼロにし、ひいては直角位相からの位相誤差をゼロにする、サーボループが形成される。この技術は、制御ループに対する明示的な入力変数として周波数を利用せず、または必要としないものである、という点に留意されたい。必要なのは、各Ｒが、Ｘcを追跡する範囲を有し、同一の、制御信号の関数として、一斉にその追跡を行う、ということである。
【００１４】
この技術の歓迎すべき利点は、この場合には、LOi,LOqのレベルが、加えられる局部発振器入力の約70％（1/√2）で一定の状態に保たれる傾向がある、という点であり、これは、レベリング増幅器が、直角位相にされる入力信号のレベル変動により生じる変化に適応しさえすれば良い、ということを意味している。
【００１５】
実際の実施例には誤差機構が含まれる。広帯域ＲＣ／ＣＲ自動直角位相ネットワークにおける理想的な挙動からの逸脱は、移相器に供給される周波数依存制御信号間にわずかなオフセットを導入することにより、補償することが可能である。そのオフセットは、一定（全体的に適合する最適値）とすることも、（ルックアップテーブルを用いて駆動されるＤＡＣから導出される）周波数の関数とすることも可能である。
【００１６】
代替実施例は、一定の各Ｒと、可変Ｃとしての各バラクタとを使用する。この場合、各Xcは、サーボ制御により各Ｒと等しい値に保たれる。
【００１７】
好適実施例では、使用されるミキサは、1/fノイズのアップコンバージョン(upconversion)を排除するために、ＭＥＳＦＥＴの非バイアスリングとする。移相器およびミキサからなる回路全体は、GaAsＩＣとして実施され、約200MHz未満から3GHzを越える範囲の動作が生成される。
【００１８】
【実施例】
図３は、本発明の原理に従って構成されたＩＱ変調器36を一般化および簡素化して示すブロック図である。ＲＦ入力信号(24,8)は、変調すべき信号として用いられ、周波数依存制御信号38に応答する改良された直角位相ネットワーク37に加えられる。直角位相ネットワーク37の出力は、２つの信号LOi39,LOq40であり、それら信号は、互いに振幅が等しく、ＲＦ信号入力(24,8)と同じ周波数であるが、直角位相をなすものである。これらの信号39,40は、それぞれ、乗算器41,42に加えられる。それら乗算器41,42は、同図にIin(30,4),Qin(31,5)で示す関連するＩまたはＱ入力信号もそれぞれ受信する。乗算器41,42の出力43,44は、加算器45で合計されて、ＩＱ変調信号である出力信号46が生成される。
【００１９】
周波数依存制御信号38は、様々な形態をとることが可能である。その制御信号は、１つ以上のアナログ信号、直列に伝送されるディジタル信号、または並列に供給されるディジタル制御ワードから構成することが可能である。その生成源としては、変調すべき信号の周波数を実際に測定する回路または装置とすることができる。代替的には、周波数の値を指定する回路または装置の出力を、周波数源と直角位相ネットワークの両方に供給することが可能である。また、周波数源が或る一方式で制御されると共に、それと並行してその周波数源がどの周波数を生成中であるかの別個の指示を直角位相ネットワークに供給することも可能である。これらの実施可能な方法には、メモリ中のルックアップテーブルを利用して、デジットで表現された周波数値を別のデジットに変換し、その変換後のディジットは、引き続き、ＤＡＣ（ディジタルアナログ変換器）によって、直角位相ネットワーク38の能動素子が応答可能なアナログ制御電圧に変換する、というものも含まれる。
【００２０】
別の実施可能な方法によれば、ＩＱ変調器の動作周波数を明示的に知る必要がなく、また明示的に決定する必要もない。この実施可能な方法は極めて望ましいものである。これは、動作周波数を実際に知らねばならないという煩わしさから解放されるからである。しかし、周波数依存制御信号38を生成することができるようにするため、「何か」が情報の一部に取って代わらなければならない。直角位相ネットワーク37におけるいくつかの移相器に関する「移相対振幅」の関係を利用して振幅レベル信号を生成する方法について説明する。その振幅レベル信号の差は、周波数依存制御信号38として機能するサーボループ制御信号となり得るものである。この構成の場合、ＩＱ変調器の動作周波数は、随意に変更することが可能であり、唯一の主たる制限は、入力周波数の所定の（間隔の広い）上限と下限、および、サーボループの応答時間である。本書での教示に従って構成される実際の実施例は、200MHz未満〜3GHzを越える範囲で動作する。主な周波数変化に関する整定時間は、数十μsecと予測することができる。
【００２１】
図４は、ＩＱ変調器（図３の符号36等）で用いられる直角位相ネットワーク（図３の符号37等）の一層詳細なブロック図47を示すものである。図４の範囲30〜46における構成要素は、図３における同じ番号のものと直接対応しており、再度の説明は必要はない。図４では、図３の直角位相ネットワーク37が構成要素48〜59に置換されている。次に取り上げるのが、それらの新しい構成要素である。
【００２２】
ＲＦ入力信号24は、２つに分割されてＣＲ移相ネットワーク48並びにＲＣ移相ネットワーク49に加えられる。これらの各移相ネットワークは、それぞれのアナログ制御信号に応答し、即ち、ＣＲ移相器48はVciに、ＲＣ移相器49はVcqに応答する。制御信号50,51が如何に発生するか、および、それらの信号が個々の移相器48,49の内部動作を如何に変化させるかについては後述することとする。ここでは、各制御信号により、それに関連する移相器により生成される信号の振幅が変化すること、および、（ＲＦ入力信号24の入力レベルが一定である場合に）各移相器からの出力振幅応答が、十分に規定されて予め分かっている特定の周波数の関数になるということが理解されれば十分である。各移相器はそれ自体の関数を有しており、それらは互いに関連するものであり、それら各移相器の出力信号間の位相差は、周波数および出力振幅とは関係なく、確実に90度になる。これにより、各出力振幅を、それらの位相差を乱すことなく互いに等しくなるまで調整することが可能となる。振幅が等しい場合には必ず、入力信号の特定パーセンテージの信号が生成されることになるので、入力振幅が一定に保たれた場合には、直角位相をなす信号の振幅も一定になる。
【００２３】
これは、各レッグ(leg)、即ち各チャネルにおける後続の増幅器が同じ条件下で動作することを可能にするので、最も望ましいものとなる。この概念は、同一信号レベルで動作する同一増幅器は位相差を乱さない、ということである。
【００２４】
各移相器は一対の縦続増幅器を駆動する。その各対の縦続増幅器における第１の増幅器は線形増幅器であり、第２の増幅器は制限増幅器である。ＲＣ移相器49は、増幅器52（線形）および増幅器53（制限）を駆動し、一方、ＣＲ移相器48は、増幅器56（線形）および増幅器57（制限）を駆動する。また、各信号経路にレベル検出が組み込まれている点にも留意されたい。即ち、増幅器52の出力はレベル検出器58に接続され、増幅器56の出力はレベル検出器54に接続される。レベル検出器54,58の出力は、それぞれレベル信号Di55,Dq59である。図６の要旨を前もって述べると、レベル信号Di55,Dq59間の差をゼロにするようにVci50,Vcq51を駆動するサーボシステムが構成される。レベル検出器54,58が、同一かまたは極めてよく似た応答を示すものであると仮定した場合（また増幅器52,53,56,57についても同じであると仮定すると）、レベル信号Di55,Dq59間の差がゼロであるということは、精確に直角位相をなす等しくて適当な振幅を備えた局所発信器の信号（それぞれLOi39,LOq40）が各乗算器(41,42)に供給される、ということを示唆している。（該「適当さ」は、制限増幅器における伝達関数により達成されるものである）。この構成の場合には、ＲＦ信号入力(24,8)の精確な周波数を明示的に知る必要なしに、周波数依存制御信号38（図３）／Vci50,Vcq51（図４）が生成される、という点にも留意されたい。
【００２５】
図４を離れる前に留意しておくべきは、増幅器52,53,56,57に加えられる信号レベルは、増幅器52,56がオーバードライブされることがなく常にその線形領域内で動作するようにするレベルであるべきである、という点である。これにより、上限が設定される。同様に、増幅器53,57が実際に制限を行うことを確実にするために必要な下限が存在する。これらの上限および下限が、移相ネットワーク48,49を介して逆方向に送られて、ＲＦ入力信号24が得ることのできる駆動量の対応する制限が決定される。
【００２６】
次に、図５(a),(b)を参照する。同図は、それぞれ、移相器48,49（図４）の動作原理を示す概要図とそれに関連するボーデ線図である。図５(a)において、ＲＣ移相器60(49)は可変抵抗Rq62を備えており、この可変抵抗Rq62は、ＲＦ入力信号24により駆動され、接地された固定コンデンサCq63と直列に接続されている。ＲＣ移相器60からの出力信号はφq66であり、これは、Cq63の両端に生じる電圧である。ＣＲ移相器61(48)は固定コンデンサCi64を備えており、この固定コンデンサCi64は、ＲＦ入力信号24により駆動され、接地された可変抵抗Ri65と直列に接続されている。ＣＲ移相器61からの出力信号はφi67であり、これは、Ri65の両端に生じる電圧である。
【００２７】
好適実施例では、図４の構造全体（勿論、図５で現在論考下にある主題を含む）が、単一のGaAs集積回路で実現される。Ri65,Rq62については、同一の（または極めて類似した）幾何学形状を有するGaAsＭＥＳＦＥＴとして実施される（幾何学的形状が等しいことによって良好な結果が得られるが、僅かに非類似にした場合には、実際の回路の非理想的性質から生じる誤差機構を補償することにより更に良好な結果を生むことが可能となる）。従って、それらの抵抗は、等しいゲート電圧によって駆動された場合に等しい抵抗値を構成する。同様に、コンデンサCi64,Cq63は、同じ幾何学的形状を備えたGaAs IC構造であり、従って、等しい静電容量を備えている。φi67,φq66により駆動される負荷（即ち、それぞれ、線形増幅器56,52の入力インピーダンス）も同一である。
【００２８】
２つのコンデンサCi64,Cq63の値が等しく、また、２つの抵抗Ri65,Rq62の値も等しい場合には、周波数とは関係なく、φi67,φq66間の移相は、図５(b)のグラフ104に示すように90度となることが分かり、また評価されよう。ネットワークとして移相器60,61の各々が同じインピーダンスを有しているので（Ｒ,Ｃは直列ＲＣネットワーク中では可換(commutative)である）、これは容易に理解できる。各移相器は、同じ信号および共通の信号源インピーダンスによって駆動されるので、移相器60,61内の電流は常に等しく同相である。Ｒiの両端間における電圧φi67は、その抵抗を通る電流と同相である。コンデンサの両端間における電圧は必ずそのコンデンサを通る電流に90度だけ遅れるので、φq66はφi67に90度遅れることになる。これは、２つの移相器中の電流が同一であるからであり、そのネットワークは、その２つの出力が接地を基準とする一方、そのネットワークの異なる部分を越えた部分を基準とすることができるように、可換要素(commutative element)を備えている。しかし、これは、電圧φi67,φq66の振幅が等しくなることを保証するものではない（後続の振幅に感応する回路が偽りの追加移相を生成するのを防止するためには、それら信号の振幅が等しいことが重要になる、ということを想起されたい）。
【００２９】
電圧φi67,φq66が等振幅であるためには、抵抗Ri65,Rq62の抵抗値がコンデンサCi64,Rq63のリアクタンスに等しいという別の条件が必要になる。従って、異なる各周波数毎に抵抗Ri,Rqの抵抗値を（同時に等しく）調整して信号φi,φqの等振幅を生成する必要がある、ということが理解されよう。これは、同じ電圧でＭＥＳＦＥＴのゲートを駆動することにより達成可能であり、従って、その電圧は、φi67がφq66に等しくなるまで変更される。本明細書の最後の方で解説するGaAsＩＣの場合、Ci,Cqはそれぞれ1.0pfdである。これは、約200MHz〜約3GHzの周波数範囲に適応するために、Ri,Rqが約50〜800オームの範囲で変化する必要がある、ということを意味している。
【００３０】
図４に関連して説明した線形増幅器(56,52)およびレベル検出器(54,58)は信号Di55,Dq59を生成し、それらの信号の振幅差はφi67,φq66間の振幅差に正比例するものとなる。後述のサーボループは、ＭＥＳＦＥＴのゲート電圧をゼロまで変化させて、検出レベル信号Di55,Dq59間の差をゼロにする。これにより、φi67,φq66間の振幅差もゼロになる。この結果、抵抗Ｒi,Ｒqが、互いに等しくなり、かつ（等しい）容量性リアクタンスXci,Xcqとも等しくなる。これは、等振幅に加えて精確な直角位相も保証するものとなる。
【００３１】
また、線形増幅器（56,52）の入力インピーダンスによるφi67,φq66の負荷は、それら増幅器の入力インピーダンスが等しい場合には、上述の等位相／等振幅関係を乱すことはない、ということが分かる。
【００３２】
次に、周波数依存制御信号に応答するＩＱ変調器が通信システム中の他の構成要素と相互接続される態様について理解するため、図６を参照することにする。同図において、ＲＦ信号源68は、ＩＱ変調器70のＲＦ信号入力端子(IN)に接続されるＲＦ信号69を生成する。本実施例の場合、ＩＱ変調器70は、単一のGaAs集積回路として実施されている。
【００３３】
ＩＱ変調集積回路70はＩＱエンコーダ71と協働する。そのＩＱエンコーダ71は、加えられたプログラム情報を入力として受容し、「同相」成分I(73),-I(74)、並びに「直角位相」成分Q(75),-Q(76)を出力として生成する。これらの各信号対は、それぞれ、何らかの都合の良い基準、例えば接地または他の所定の基準電圧に関して平衡化された差分対である。即ち、I,-Iをアナログ方式で加算すると、その合計はゼロになる（基準は接地）か、あるいは、他の（基準）電圧となる。これまでは、シングルエンデッド(single ended)非平衡信号で十分であると仮定しており、I,-IまたはQ,-Qについては論じなかった。原則的にはそうであるが、実際には、ＩＱ変調ＩＣ70内で用いるのが望ましいタイプの乗算器は平衡信号を利用するものである。従って、平衡信号+LO,-LOは、ＩＱ変調ＩＣ70内の差動増幅器によりＲＦ信号入力から内部的に導出される。
【００３４】
位相器からの検出レベルを表す信号Di78,Dq77は、差分（差動）増幅器79の入力に接続される、という点に留意されたい。その出力80は、２つの移相器の制御入力Vci81,Vcq82に接続される。差分増幅器79は、その出力を調整してその入力信号間の差を最小限にするサーボ制御器である。その差は、サーボ制御によって或る周波数でゼロにされており、続いて周波数が増大するものと仮定する。次いでCi,Cq（図５参照）の容量性リアクタンスが低下し、φiの振幅がφqより大きくなる。従って、Diの値が増大し、Dqの値が低下すると、もはやサーボ制御でゼロになっていない差が生じることになる。この差は、差分増幅器により増幅される。その出力が正電圧の増大であり、これが制御電圧としてＩＣ内のＦＥＴをより強力に駆動するものと仮定する。次いで、その抵抗値が小さくなり、サーボループが、再度、抵抗Ri,RqがCi,Cqの容量性リアクタンスに等しくなる平衡に向かって収束する。ループ利得および帯域幅に関する問題は、それら自体の特定のサーボループに関連して取り扱う必要のあるものである。主な制限要素は、使用される検出器の応答時間である。好適実施例では、検出ダイオード54,58（図４）は、漂遊容量または意図する容量に依存してローパスフィルタを形成するピーク検出器である。例えば、100MHzまたは200MHzといった最低周波数についての十分な時定数は、3GHzで別様に得られるサーボループ応答において妥協点を見いだすことができる。サーボループ応答は、所望とあらば、周波数の関数にすることも可能である。
【００３５】
ＩＱ変調器ＩＣ70により生成される変調出力信号83は、線形増幅器84に接続され、その増幅器の出力85は、手元の特定装置にとっていかなる態様が適当であろうと利用することができる。例えば、信号86はアンテナに加えることができる。
【００３６】
図６に示すように、制御入力Vci81,Vcq82は、両方とも、単一信号、即ち差分増幅器79からの出力80によって駆動される。これは十分且つ良好なものであるが、他の例も可能である。即ち、それは、２つの制御信号Vci81,Vcq82がそれら値の間に僅かな差を有し、次いで特定の結果に関してその僅かな差を制御することを可能にすることにより、特定の利点を得ることができるものである。例えば、選択された周波数で特に良好な動作が得られるように較正シーケンスの際に僅かなオフセットを確立することが、その周波数での動作にとって望ましい場合もある。
【００３７】
図７には、その種の構成が示されている。差分増幅器79は、やはり上記と同様に信号77,78により駆動される。しかし、その差分増幅器79の出力80は、２つの加算器86,87に加えられる。その各加算器はオフセット電圧Vcal88を受容する。極性に関する構成に留意されたい。Vcal88は、加算器86の＋入力と、他方の加算器87の−入力に加えられる。その結果、VciにVcalが加算され、VcqからVcalが減算されることになる。Vcalは、差分増幅器の出力80と同様に、接地に対してプラスまたはマイナスになり得る、ということが理解されよう。また、「プラス」の加算器86とVciとの組み合わせ、および、「マイナス」の加算器87とVcqとの組み合わせは、任意である。
【００３８】
更に、明らかなように、較正オフセット電圧Vcal88の供給源は、一定電圧に対する電位差計のワイパのように簡単なものとすることもできるし、また、周波数選択器（図示せず）によりアドレス指定されるＲＯＭまたはＲＡＭベースのルックアップテーブルより駆動されるＤＡＣ（図示せず）の出力のように精巧なものとすることも可能である。
【００３９】
ここまでは、ある程度一般的な、あるいは、特定の場合には、ある程度単純化した解説を行ってきた。これは、その概念およびその実施可能性について伝えるには有効であるが、約200MHzから3GHzを越える機能が意図された実際のGaAsＩＱ変調器ＩＣの内部的複雑さを明確に示すことにはならない。こうしたＩＣの実際の複雑さに関する簡単な説明を以下で始めることにする。しかしその前に、ここまで述べてきた一般的概念に付随する他のいくつかの論題が存在し、それは同様の扱いを受けるべきものである。これらは短いものであり、また前記説明をすぐに行うと、上述の特定のGaAsＩＣに関する実際の複雑さに開示のバランスが専ら偏る可能性があるので、前記論題について次に述べることにする。
【００４０】
第１の付随する論題は、周波数依存制御信号に応答する高精度直角位相（移相）ネットワークを含むＩＱ変調器を集積回路として実施する必要があるか否かに関するものである。唯一の実際的な態様が高周波数におけるものであることは確かである。しかし、低周波数用途（例えば50MHzまたは100MHz未満）では、個別部品から構成された回路、または、集積化される場合には幾つかのオフチップバルク部品を採用した回路が望ましいこともある。例えば、ＨＦ信号の場合、必要な静電容量は、別の場合に適するＩＣプロセスによって提供可能な量を越える可能性がある。こうした場合には、回路全体を個別部品で構成することができる。代替的には、別の場合には完全なＩＣに対してコンデンサを外部に設けることも可能である。
【００４１】
本書に開示の好適な集積回路は、ＦＥＴを備えたGaAs集積回路である。シリコンを忘れてはならないし、バイポーラデバイスの利用もまた同様である。それは、全て、当面の用途に何が適するかによって決まる。その要因にコストが含まれるのはほぼ確実であり、特定用途に必要な電気性能を提供するシリコン部品は、GaAsよりも大幅に低コストになり得るものである。
【００４２】
最後に、図５に示すように、固定コンデンサおよび可変抵抗を利用した移相回路60,61は、図８に示す相手方の回路を備えている。図示のように、抵抗は固定であり、コンデンサは可変である。バラクタダイオードを利用して可変コンデンサを実施することが可能である。
【００４３】
次に、図９ないし図１１を参照する。これらの図には、周波数依存制御信号に応答する移相器を備えると共にGaAsＩＣとして実施された直角位相回路を組み込んだ実際のＩＱ変調器に関する概要が示されている。
【００４４】
ＲＦ入力信号は、Inと示す端子（図６の69に対応する）に加えられ、更にソースフォロワQ2にも加えられる。ソースフォロワQ2の出力は、C2によりＲＣ移相器およびＣＲ移相器に容量結合される。ＲＣ移相器（図４の符号49）における「Ｒ」（図５のRq62）は６つのトランジスタQ4-9から構成され、「Ｃ」はC12（図５のCq63）である。VcQと示す端子は、図４の周波数依存制御信号Vcq51に対応する。同様に、C7はＣＲ移相器（図４の符号48）の「Ｃ」（図５のCi64）であり、「Ｒ」は６つのトランジスタQ10〜Q15（図５のRi65）から構成される。VcIと示す端子は、図４の周波数依存制御信号Vci50に対応する。ソースフォロワQ2,Q7の出力間における（マイクロストリップ）伝送ラインの長さにより、高周波数におけるＩチャネルとＱチャネル（それぞれ、概要図の下半分と上半分）との位相差が増大し、Ri,Rqとして用いられるＦＥＴの寄生静電容量が補償される。さもなければ、その寄生静電容量により、２つのチャネル間の位相差が高周波数において90度未満に減少することになる。
【００４５】
ＱチャネルにおけるC13は、図４の(Ｑ)線形増幅器52への入力である。線形増幅器がシングルエンデッド／差動変換を行うことに留意されたい。コンデンサC21,C22は、図４における検出ダイオード58に対応する(Ｑ)検出ダイオードD12,D13を駆動する。C23,C24は、(Ｑ)線形増幅器の出力を(Ｑ)制限増幅器（図４の符号53）に接続する。(Ｑ)制限増幅器の出力は、C27,C28によってＱミキサ（図４の符号41）に接続される。Ｑミキサは、４つの非バイアスＦＥＴQ52〜Q55から構成されるリングミキサである。
【００４６】
ＩチャネルにおけるC29は、図４の(Ｉ)線形増幅器56への入力である。コンデンサC35,C36は、図４における検出ダイオード54に対応する(Ｉ)検出ダイオードD14,D15を駆動する。C39,C40は、(Ｉ)線形増幅器の出力を(Ｉ)制限増幅器（図４の符号57）に接続する。(Ｉ)制限増幅器の出力は、C43,C44によりＩミキサ（図４の符号42）に接続される。Ｉミキサは、４つの非バイアスＦＥＴQ56〜Q59から構成されるリングミキサである。
【００４７】
非バイアスＦＥＴをリングミキサとして利用することによって、1/fノイズのアップコンバージョンが低減される。Ｑミキサの出力は、C45,C46により、トランジスタQ60-65から構成される加算器に接続される。Ｉミキサの出力は、同様にC47,C48により加算器に接続される。加算器の構成により、ＩミキサとＱミキサとが隔離され、その結果として相互変調が低減されるという点に留意されたい。出力Out1,Out2は、図６の出力83に対応する平衡信号から構成される。
【００４８】
入力ソースフォロワQ2は、ＲＣおよびＣＲ位相器の高容量性負荷を駆動するのに必要な大電流を供給するために必要とされる高周波数応答および低信号源インピーダンスを提供する。ＩＣチップの物理的レイアウトにおける各種対称性は、既知の位相を備えて振幅の等しい駆動信号をI,Qミキサに供給する目標を達成するのに有効である。例えば、ＲＣおよびＣＲ移相器の「Ｒ」は、それぞれ、６つのトランジスタである。各Ｒは、それぞれ、３つのトランジスタからなる２つの平行な列として構成される。関連するコンデンサが、平行な列の間に配置され、適当に相互接続される。この配置によって、ＲＣおよびＣＲネットワークが、どの構成要素を接地し、どの構成要素を駆動するかに関して、わずかに異なるために生じる非対称性が最小限に抑えられる。また、ＩチャネルとＱチャネルと（基本的には上半分と下半分であり、左の入力から右の出力に延びている）の間における物理的レイアウトの対称性が最大になる。ＩチャネルとＱチャネルは、可能な限り同じものである。
【００４９】
チップの中心には、４段の差動増幅を行うＩチャネルおよびＱチャネルが含まれている。レイアウトをコンパクトにし、最終段におけるコモンモード除去を最大にするため、最も外側の左右のトランジスタが入力差動対をなし、その後続対（段）は、最終出力対に隣接するまで漸次近接していくようになっている。故障に対する防護措置としてＩＣの回路全体にわたり適合する場合には、終端抵抗が用いられる。
【００５０】
次に、それぞれ、４つのセクションＡ〜Ｄに分割されている図１３ないし図５２を参照する。図１２は、その４つのセクションＡ〜Ｄが如何に関連しているかを示すマップである。４つのセクションＡ〜Ｄには、それぞれ、矩形の隅に十字形のターゲットが含まれており、それにより各セクションのイメージが含まれている、という点に留意されたい。それらのターゲットが何を意図したものかを理解することは有効である。その主たる理由は、１つのマスク層（図）とそのマスク層の上下のマスクとの垂直位置合わせを可能にすることである。勿論、それらターゲットは、図示の実際のマスクの一部をなすものではないことが理解されよう。ターゲットは、図中の各セクションを整列させる上でも有効であるが、この場合にはある程度の注意が必要になる。ターゲットがマスクの矩形に実際に接触した状態を保つために、そのターゲットは実際には、その中に収容されるマスクの1/4のセクションが占めるイメージ領域よりも僅かに（各側で一定量だけ）大きい仮想矩形上に配置される。これは、セクションＡ〜Ｄを１つにまとめた場合には、各セクションの１つのターゲットを除いた全てが、他のターゲットにより形成される矩形の内側の領域中に重なることになるが、１つの図中のターゲットが他のターゲット上に重なることはない、ということを意味している。
【００５１】
最後に、これらのマスクセグメントに関する図面の作成に利用されたプロセスには、市販のオフィス用コピー機でフォトコピーのフォトコピーを作成するような非精確再生技法が含まれていた点を理解されたい。これらの環境は、これらのマスクが本書での開示のために負うことになる責務を妨げるものではないが、おそらく、この精確なチップを実際に製作するための主たるアートワークとしては役に立たないであろう。
【００５２】
ＩＣの開始材料は、１cm3当たり2×1017のSi原子をドープした0.2μmの厚さの上部層を備えたガリウム砒素（GaAs）である。この基板の誘電率は12.9であり、その基板の厚さは100μmである。トランジスタは、0.45μmのゲートを備えた、遷移周波数が23GHzの金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）である。図１３ないし図５２は、１０のマスクに関するものであり、その１０のマスクの各々は、ＩＣの層、即ち、ＩＣに施されるプロセスに対応するものである。図１３ないし図１６は、層１（最初に用いられるもの）に対応し、図１７ないし図２０は、層10（最後に用いられる）に対応するものである。残りの図２１ないし図５２は、層２〜９に対応するものである。各層の説明は以下の通りである。
【００５３】
層１：オーム接触層を規定するマスク。金−ゲルマニウム−ニッケル合金により導電性ＧａＡｓ表面に双方向電気接点が形成される。
【００５４】
層２：隔離層を規定するマスク。陽子注入により、隔離領域外における導電性を除去する。この層は、トランジスタおよび注入抵抗の能動領域も形成する。
【００５５】
層３：窒化タンタル抵抗層を規定するマスク。
【００５６】
層４：チタン−プラチナ−金ゲート金属層を規定するマスク。トランジスタ電流を制御し、ある程度の相互接続性を提供する。ショットキーバリヤダイオードの陽極としての働きもする。
【００５７】
層５：金属−絶縁体−金属コンデンサのためのチタン−プラチナ−金底部プレート層を規定するマスク（絶縁体は、1000Åの窒化珪素）。
【００５８】
層６：金属−絶縁体−金属コンデンサのためのチタン上部プレート層を規定するマスク。
【００５９】
層７：第２の金属層８と層１,４,５,６間の接触を可能にするために誘電体コーティングに設けられた開口部のためのバイア層を規定するマスク。
【００６０】
層８：厚さ２μmのチタン−プラチナ−金の第２の相互接続層を規定するマスク。
【００６１】
層９：層８に形成されたボンディングパッドにアクセスするために、またトランジスタの上の誘電材料を除去して寄生静電容量を減少させるためにポリイミド誘電保護コーティングに開口部を規定するマスク。
【００６２】
層10：接地電位に対する低インピーダンス接続のためにGaAs基板に背面バイア層を規定するマスク。
【００６３】
再度図９ないし図１１を参照し、ＩＣが製作されるプロセスを考慮して、図９ないし図１１における部品指示子により識別される部品のパーツリストを以下に示す。
【００６４】
【表１】
0003648272.tif 000002
【００６５】
【表２】
0003648272.tif 000003
【００６６】
【表３】
0003648272.tif 000004
【００６７】
【表４】
0003648272.tif 000005
【００６８】
マイクロストリップ伝送ラインは、幅が５μmで長さが345μmである。
【００６９】
最後に、図５３および図５４には、対象となる各種部品の一般的な全体配置が示されている。このマスクは、図１３ないし図５２の個々のマスクに示された各種パッドの識別にも利用することが可能なものであり、これにより、ＩＣのレイアウトを（図９ないし図１１の概要図に関連して）トレースすることができる。
【００７０】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
【００７１】
１．移相すべき入力信号を受信する第１の入力と、移相された第１の出力信号を生成する第１の出力であって、その第１の出力信号が、前記入力信号とその第１の出力信号との間の位相差に関連した振幅を有する、前記第１の出力と、第１の制御信号を受信する第１の制御入力とを備えた第１の移相器であって、前記第１の制御信号に応じて前記入力信号と前記第１の出力信号との間の移相を変更する、前記第１の移相器と、
前記入力信号を受信する第２の入力と、移相された第２の出力信号を生成する第２の出力であって、その第２の出力信号が、前記入力信号とその第２の出力信号との間の位相差に関連した振幅を有する、前記第２の出力と、第２の制御信号を受信する第２の制御入力とを備えた第２の移相器であって、前記第２の制御信号に応じて前記入力信号と前記第２の出力信号との間の移相を変更する、前記第２の移相器と、
前記第１の出力信号に接続され、その第１の出力信号の振幅に対応する第１のレベル信号を生成する、第１の振幅検出器と、
前記第２の出力信号に接続され、その第２の出力信号の振幅に対応する第２のレベル信号を生成する、第２の振幅検出器と、
前記第１および第２のレベル信号に接続された入力を備え、前記第１および第２の制御入力に接続された出力を備えた、差動増幅器と
を備えていることを特徴とする、移相回路。
【００７２】
２．前記第１の移相器が、接地された第１のコンデンサと直列をなす第１の可変抵抗を備えていおり、前記第１の制御信号がその第１の可変抵抗の抵抗値を決定し、前記第１の出力信号が前記第１のコンデンサの両端の電圧であり、
前記第２の移相器が、接地された第２の可変抵抗と直列をなす第２のコンデンサを備えており、前記第２の制御信号がその第２の可変抵抗の抵抗値を決定し、前記第２の出力信号がその第２の可変抵抗の両端の電圧である、
前項１記載の移相回路。
【００７３】
３．前記第１および第２のコンデンサが等しい静電容量を有している、前項２記載の移相回路。
【００７４】
４．前記第１および第２の可変抵抗が、前記第１および第２の制御信号が等しい場合には必ず等しい抵抗を示すＦＥＴであり、前記第１および第２の出力信号が直角位相をなす、前項３記載の移相回路。
【００７５】
５．差動増幅器の出力に対する前記第１および第２の制御入力の接続が、前記第１および第２の制御信号の間に差分オフセットを導入する回路を含む、前項１記載の移相回路。
【００７６】
６．前記第１の移相器が、接地された第１の抵抗と直列をなす第１の可変コンデンサを備え、前記第１の制御信号がその第１の可変コンデンサの静電容量を決定し、前記第１の出力信号が前記第１の抵抗の両端の電圧であり、
前記第２の移相器が、接地された第２の可変コンデンサと直列をなす第２の抵抗を備え、前記第２の制御信号がその第２の可変コンデンサの静電容量を決定し、前記第２の出力信号がその第２の可変コンデンサの両端の電圧である、
前項１記載の移相回路。
【００７７】
７．前記第１および第２の抵抗が等しい抵抗値を有する、前項６記載の移相回路。
【００７８】
８．前記第１および第２の可変コンデンサが、前記第１および第２の制御信号が等しい場合に必ず等しい静電容量を示すバラクタダイオードであり、前記第１および第２の出力信号が直角位相をなす、前項７記載の移相回路。
【００７９】
９．入力信号を受信する入力と、
前記入力信号と同じ周波数の第１の出力信号を生成する第１の出力と、
その第１の出力信号と同じ周波数であるがそれと直角位相をなす第２の出力信号を生成する第２の出力と、
前記第１および第２の出力信号の振幅に影響を与える制御信号を受信する制御入力とを備えた直角位相ネットワークであって、
前記制御信号の増大に応じて、前記第１の出力信号の振幅が大きくなると共に前記第２の出力信号の振幅が小さくなり、また、前記制御信号の減少に応じて、前記第１の出力信号の振幅が小さくなると共に前記第２の出力信号の振幅が大きくなることを特徴とする、直角位相ネットワーク。
【００８０】
１０．前記制御入力が、基準レベルに関して平衡化された一対の相補信号からなり、その信号対の一方が前記第１の出力信号と関連し、他方が前記第２の出力信号と関連し、選択されたオフセットが前記一対の相補形信号間に導入される、前項９記載の直角位相ネットワーク。
【００８１】
１１．第１および第２の振幅検出器を備え、その第１および第２の振幅検出器が、前記第１および第２の出力信号にそれぞれ接続されると共に、前記制御入力に出力が接続された差動増幅器の入力に接続された第１および第２の出力をそれぞれ備えている、前項９記載の直角位相ネットワーク。
【００８２】
１２．変調すべき入力信号を受信する信号入力と、第１および第２の直角位相信号をそれぞれ生成する第１および第２の直角位相出力であって、前記第１および第２の直角位相信号が前記入力信号と同じ周波数であるが互いに直角位相をなす、前記第１および第２の直角位相出力と、第１および第２の制御信号をそれぞれ受信する第１および第２の制御入力とを備えた直角位相回路であって、前記第１の制御信号に応じて、それに対応する変化を前記第１の直角位相信号の振幅に生成し、および、前記第２の制御信号に応じて、それに対応する変化を前記第２の直角位相信号の振幅に生成する、前記直角位相回路と、
前記第１および第２の直角位相出力にそれぞれ接続されて、前記第１および第２の振幅レベル信号をそれぞれ生成する、第１および第２の振幅検出器と、
前記第１の直角位相信号に接続された入力と、前記入力信号に変調すべきプログラム情報を表す一対の信号の第１の成分を受信するもう１つの入力とを備え、第１の乗算器出力信号を生成する、第１の乗算器と、
前記第２の直角位相信号に接続された入力と、前記プログラム情報を表す前記一対の信号の残りの第２の成分を受信するもう１つの入力とを備え、第２の乗算器出力信号を生成する、第２の乗算器と、
前記第１および第２の乗算器出力信号にそれぞれ接続された第１および第２の入力と、変調された入力信号を生成する出力とを備えた加算器と
を備えることを特徴とする、変調器。
【００８３】
１３．前記第１および第２の乗算器がＦＥＴから成るリングミキサである、前項１２記載の変調器。
【００８４】
１４．前記リングミキサを構成するＦＥＴがバイアスされない、前項１３記載の変調器。
【００８５】
１５．前記第１および第２の乗算器が二重平衡型ミキサから構成される、前項１２記載の変調器。
【００８６】
１６．前記変調器が集積回路として構成される、前項１２記載の変調器。
【００８７】
１７．前記集積回路がGaAs集積回路である、前項１６記載の変調器。
【００８８】
１８．直角位相をなし振幅の等しい２つの出力信号を入力信号から生成する方法であって、この方法が、
静電容量が一定で値の等しい直列ＲＣおよびＣＲネットワークのそれぞれに前記入力信号を加えることにより、互いに同相で等振幅の別個の電流を生成し、
前記ＲＣネットワークの接地されたコンデンサの両端に生じる電圧を一方の出力信号として接続し、
前記ＣＲネットワークの接地された抵抗の両端に生じる電圧を他方の出力信号として接続し、
前記コンデンサの容量性リアクタンスに等しくなるように抵抗値を調整する、というステップを含むことを特徴とする、前記方法。
【００８９】
１９．前記抵抗値が印加される制御電圧に従って変動し、前記調整ステップが、前記出力信号の各々を整流およびフィルタリングして個々のＤＣレベル信号を生成し、そのＤＣレベル信号間の差を増幅し、その増幅された差を前記抵抗への制御電圧として印加する、というステップを含む、前項１８記載の方法。
【００９０】
２０．前記抵抗に印加される前記制御電圧にオフセットを導入するステップを更に含む、前項１９記載の方法。
【００９１】
２１．直角位相をなし振幅の等しい２つの出力信号を入力信号から生成する方法であって、この方法が、
抵抗が一定で値の等しい直列ＲＣおよびＣＲネットワークのそれぞれに前記入力信号を加えることにより、互いに同相で等振幅の別個の電流を生成し、
前記ＲＣネットワークの接地されたコンデンサの両端に生じる電圧を一方の出力信号として接続し、
前記ＣＲネットワークの接地された抵抗の両端に生じる電圧を他方の出力信号として接続し、
容量性リアクタンスが抵抗値に等しくなるように静電容量値を調整する、
というステップを含むことを特徴とする、前記方法。
【００９２】
２２．前記静電容量値が印加される制御電圧に従って変動し、前記調整ステップが、前記出力信号の各々を整流およびフィルタリングして個々のＤＣレベル信号を生成し、そのＤＣレベル信号間の差を増幅し、その増幅された差を制御電圧として前記コンデンサに印加する、というステップを含む、前項２１記載の方法。
【００９３】
２３．前記コンデンサに印加される制御電圧にオフセットを導入するステップを更に含む、前項２２記載の方法。
【００９４】
【発明の効果】
本発明は上述のように構成したので、広範囲の周波数にわたり等振幅で正確に直角位相を成す同相の直角位相信号を提供する直角位相ネットワークを備えたIQ変調器を提供することができる。
【図面の簡単な説明】
【図１】従来のＩＱ変調器を組み込んだ従来の通信システムを一般化および簡素化して示すブロック図である。
【図２】従来のＩＱ変調器を簡素化して示すブロック図である。
【図３】極めて広範囲のＲＦ入力周波数にわたり動作可能な高精度移相器を組み込んだ改良型ＩＱ変調器の概要を示すブロック図である。
【図４】図３に示す態様で構成されたＩＱ変調器を簡素化して示すブロック図である。
【図５】  (a),(b)は、図４の移相器に組み込まれた動作原理それぞれを示す概要図およびボーデ線図である。
【図６】一層大きな動作環境に配置され、局部発振器の周波数の大きな変化にもかかわらずI,Qの信号LOの直角位相および等振幅を維持するためのサーボシステムを組み込んだ、図３のＩＱ変調器を簡素化して示すブロック図である。
【図７】図６のサーボシステムにおけるエラー増幅器に対する改良例を示すブロック図である。
【図８】図４の移送器に組み込み可能な代替動作原理を簡素化して示す概要図である。
【図９】  GaAsウェハ上に製作された図４のブロック図の実施例である実際の回路の概要を示す回路図である(1/3)。
【図１０】  GaAsウェハ上に製作された図４のブロック図の実施例である実際の回路の概要を示す回路図である(2/3)。
【図１１】  GaAsウェハ上に製作された図４のブロック図の実施例である実際の回路の概要を示す回路図である(3/3)。
【図１２】図１３ないし図５４の各セクションＡ,Ｂ,Ｃ,Ｄがそれぞれ如何に関連しているかを示す説明図である。
【図１３】図９ないし図１１のＩＣ用のオーム接触層を規定するマスクを示す説明図である(セクションＡ)。
【図１４】図９ないし図１１のＩＣ用のオーム接触層を規定するマスクを示す説明図である(セクションＢ)。
【図１５】図９ないし図１１のＩＣ用のオーム接触層を規定するマスクを示す説明図である(セクションＣ)。
【図１６】図９ないし図１１のＩＣ用のオーム接触層を規定するマスクを示す説明図である(セクションＤ)。
【図１７】図９ないし図１１のＩＣ用の隔離層を規定するマスクを示す説明図である(セクションＡ)。
【図１８】図９ないし図１１のＩＣ用の隔離層を規定するマスクを示す説明図である(セクションＢ)。
【図１９】図９ないし図１１のＩＣ用の隔離層を規定するマスクを示す説明図である(セクションＣ)。
【図２０】図９ないし図１１のＩＣ用の隔離層を規定するマスクを示す説明図である(セクションＤ)。
【図２１】図９ないし図１１のＩＣ用の窒化タンタル層を規定するマスクを示す説明図である(セクションＡ)。
【図２２】図９ないし図１１のＩＣ用の窒化タンタル層を規定するマスクを示す説明図である(セクションＢ)。
【図２３】図９ないし図１１のＩＣ用の窒化タンタル層を規定するマスクを示す説明図である(セクションＣ)。
【図２４】図９ないし図１１のＩＣ用の窒化タンタル層を規定するマスクを示す説明図である(セクションＤ)。
【図２５】図９ないし図１１のＩＣ用のチタン−プラチナ−金ゲート金属層を規定するマスクを示す説明図である(セクションＡ)。
【図２６】図９ないし図１１のＩＣ用のチタン−プラチナ−金ゲート金属層を規定するマスクを示す説明図である(セクションＢ)。
【図２７】図９ないし図１１のＩＣ用のチタン−プラチナ−金ゲート金属層を規定するマスクを示す説明図である(セクションＣ)。
【図２８】図９ないし図１１のＩＣ用のチタン−プラチナ−金ゲート金属層を規定するマスクを示す説明図である(セクションＤ)。
【図２９】図９ないし図１１のＩＣ用の金属−絶縁体−金属コンデンサのためのチタン−プラチナ−金底部プレート層を規定するマスクを示す説明図である(セクションＡ)。
【図３０】図９ないし図１１のＩＣ用の金属−絶縁体−金属コンデンサのためのチタン−プラチナ−金底部プレート層を規定するマスクを示す説明図である(セクションＢ)。
【図３１】図９ないし図１１のＩＣ用の金属−絶縁体−金属コンデンサのためのチタン−プラチナ−金底部プレート層を規定するマスクを示す説明図である(セクションＣ)。
【図３２】図９ないし図１１のＩＣ用の金属−絶縁体−金属コンデンサのためのチタン−プラチナ−金底部プレート層を規定するマスクを示す説明図である(セクションＤ)。
【図３３】図９ないし図１１のＩＣ用の金属−絶縁体−金属コンデンサのためのチタン上部プレート層を規定するマスクを示す説明図である(セクションＡ)。
【図３４】図９ないし図１１のＩＣ用の金属−絶縁体−金属コンデンサのためのチタン上部プレート層を規定するマスクを示す説明図である(セクションＢ)。
【図３５】図９ないし図１１のＩＣ用の金属−絶縁体−金属コンデンサのためのチタン上部プレート層を規定するマスクを示す説明図である(セクションＣ)。
【図３６】図９ないし図１１のＩＣ用の金属−絶縁体−金属コンデンサのためのチタン上部プレート層を規定するマスクを示す説明図である(セクションＤ)。
【図３７】図１３ないし図１６、図２５ないし図２８、図２９ないし図３２、図３３ないし図３６の各層と図４１ないし図４４の層との間の接触を可能にするよう誘電体コーティングに設けられる開口部のためのバイア層を規定するマスクを示す説明図である(セクションＡ)。
【図３８】図１３ないし図１６、図２５ないし図２８、図２９ないし図３２、図３３ないし図３６の各層と図４１ないし図４４の層との間の接触を可能にするよう誘電体コーティングに設けられる開口部のためのバイア層を規定するマスクを示す説明図である(セクションＢ)。
【図３９】図１３ないし図１６、図２５ないし図２８、図２９ないし図３２、図３３ないし図３６の各層と図４１ないし図４４の層との間の接触を可能にするよう誘電体コーティングに設けられる開口部のためのバイア層を規定するマスクを示す説明図である(セクションＣ)。
【図４０】図１３ないし図１６、図２５ないし図２８、図２９ないし図３２、図３３ないし図３６の各層と図４１ないし図４４の層との間の接触を可能にするよう誘電体コーティングに設けられる開口部のためのバイア層を規定するマスクを示す説明図である(セクションＤ)。
【図４１】図９ないし図１１のＩＣ用のチタン−プラチナ−金の第２の金属相互接続層を規定するマスクを示す説明図である(セクションＡ)。
【図４２】図９ないし図１１のＩＣ用のチタン−プラチナ−金の第２の金属相互接続層を規定するマスクを示す説明図である(セクションＢ)。
【図４３】図９ないし図１１のＩＣ用のチタン−プラチナ−金の第２の金属相互接続層を規定するマスクを示す説明図である(セクションＣ)。
【図４４】図９ないし図１１のＩＣ用のチタン−プラチナ−金の第２の金属相互接続層を規定するマスクを示す説明図である(セクションＤ)。
【図４５】図４１ないし図４４で規定されたボンディングパッドにアクセスするために、また、トランジスタの上の誘電材料を除去して寄生静電容量を低減させるために、ポリイミド誘電保護コーティングに開口部を規定するマスクを示す説明図である(セクションＡ)。
【図４６】図４１ないし図４４で規定されたボンディングパッドにアクセスするために、また、トランジスタの上の誘電材料を除去して寄生静電容量を低減させるために、ポリイミド誘電保護コーティングに開口部を規定するマスクを示す説明図である(セクションＢ)。
【図４７】図４１ないし図４４で規定されたボンディングパッドにアクセスするために、また、トランジスタの上の誘電材料を除去して寄生静電容量を低減させるために、ポリイミド誘電保護コーティングに開口部を規定するマスクを示す説明図である(セクションＣ)。
【図４８】図４１ないし図４４で規定されたボンディングパッドにアクセスするために、また、トランジスタの上の誘電材料を除去して寄生静電容量を低減させるために、ポリイミド誘電保護コーティングに開口部を規定するマスクを示す説明図である(セクションＤ)。
【図４９】図９ないし図１１のＩＣに関し、接地電位への低インピーダンス接続のためにGaAs基板に背面バイア層を規定するマスクを示す説明図である(セクションＡ)。
【図５０】図９ないし図１１のＩＣに関し、接地電位への低インピーダンス接続のためにGaAs基板に背面バイア層を規定するマスクを示す説明図である(セクションＢ)。
【図５１】図９ないし図１１のＩＣに関し、接地電位への低インピーダンス接続のためにGaAs基板に背面バイア層を規定するマスクを示す説明図である(セクションＣ)。
【図５２】図９ないし図１１のＩＣに関し、接地電位への低インピーダンス接続のためにGaAs基板に背面バイア層を規定するマスクを示す説明図である(セクションＤ)。
【図５３】入力および出力信号並びに供給電圧への接続のための各種パッドの一般的な物理的配置を示すため、また対象となる図９ないし図１１の概要図におけるいくつかの部品の一般的な物理的配置を示すための符号を付した合成マスクを示す説明図である(1/2)。
【図５４】入力および出力信号並びに供給電圧への接続のための各種パッドの一般的な物理的配置を示すため、また問題となる図９ないし図１１の概要図におけるいくつかの部品の一般的な物理的配置を示すための符号を付した合成マスクを示す説明図である(2/2)。
【符号の説明】
24     ＲＦ入力信号
41,42  乗算器
47     直角位相ネットワーク
48     ＣＲ移相ネットワーク
49     ＲＣ移相ネットワーク
50,51  周波数依存制御信号
52,56  線形増幅器
53,57  制限増幅器
54,58  レベル検出器
55,59  レベル信号
【図１】
0003648272.tif 000006
【図２】
0003648272.tif 000007
【図３】
0003648272.tif 000008
【図４】
0003648272.tif 000009
【図５】
0003648272.tif 000010
【図６】
0003648272.tif 000011
【図７】
0003648272.tif 000012
【図８】
0003648272.tif 000013
【図９】
0003648272.tif 000014
【図１０】
0003648272.tif 000015
【図１１】
0003648272.tif 000016
【図１２】
0003648272.tif 000017
【図１３】
0003648272.tif 000018
【図１４】
0003648272.tif 000019
【図１５】
0003648272.tif 000020
【図１６】
0003648272.tif 000021
【図１７】
0003648272.tif 000022
【図１８】
0003648272.tif 000023
【図１９】
0003648272.tif 000024
【図２０】
0003648272.tif 000025
【図２１】
0003648272.tif 000026
【図２２】
0003648272.tif 000027
【図２３】
0003648272.tif 000028
【図２４】
0003648272.tif 000029
【図２５】
0003648272.tif 000030
【図２６】
0003648272.tif 000031
【図２７】
0003648272.tif 000032
【図２８】
0003648272.tif 000033
【図２９】
0003648272.tif 000034
【図３０】
0003648272.tif 000035
【図３１】
0003648272.tif 000036
【図３２】
0003648272.tif 000037
【図３３】
0003648272.tif 000038
【図３４】
0003648272.tif 000039
【図３５】
0003648272.tif 000040
【図３６】
0003648272.tif 000041
【図３７】
0003648272.tif 000042
【図３８】
0003648272.tif 000043
【図３９】
0003648272.tif 000044
【図４０】
0003648272.tif 000045
【図４１】
0003648272.tif 000046
【図４２】
0003648272.tif 000047
【図４３】
0003648272.tif 000048
【図４４】
0003648272.tif 000049
【図４５】
0003648272.tif 000050
【図４６】
0003648272.tif 000051
【図４７】
0003648272.tif 000052
【図４８】
0003648272.tif 000053
【図４９】
0003648272.tif 000054
【図５０】
0003648272.tif 000055
【図５１】
0003648272.tif 000056
【図５２】
0003648272.tif 000057
【図５３】
0003648272.tif 000058
【図５４】
0003648272.tif 000059