(57)【特許請求の範囲】
【請求項１】
Ｋ個の映像信号発生器またはｍ出力を有するｎ個の映像信号発生器から出力されるＫ（＝ｍ×ｎ≧２）系統の所定の仕様の映像信号を入力する入力処理部と、前記映像信号による表示データを記憶するデータ記憶部と、表示画面をＫ分割してそれぞれの表示データを同時に必要とする単一の映像表示装置用のＫ系統の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理部と、を備える映像信号変換装置であって、
前記出力処理部は、フレームを出力する時に、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっている場合はそのフレームを出力し、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっていない場合は前のフレームを出力することを特徴とする映像信号変換装置。
【請求項２】
前記映像表示装置の解像度をｉ×ｊ（Ｘ方向画素数×Ｙ方向画素数）、表示画面の副走査（例えばＸ）方向、主走査（例えばＹ）方向の分割数をそれぞれａ，ｂ（ａ×ｂ＝Ｋ）としたとき、前記Ｋ系統の入力映像信号の仕様の一つである解像度が（ｉ／ａ）×（ｊ／ｂ）（Ｘ方向画素数×Ｙ方向画素数）であることを特徴とする請求項１に記載の映像信号変換装置。
【請求項３】
前記Ｋ系統の入力映像信号は、同じ仕様であるが位相／同期が必ずしもそろっていないことを特徴とし、前記Ｋ系統の出力映像信号は、同じ仕様であり、位相／同期もそろって出力されることを特徴とする請求項１または２に記載の映像信号変換装置。
【請求項４】
前記所定の仕様を記したEDID（Extended Display Identification Data）とＫ系統のDDC（Display Data Channel）により、前記Ｋ系統の入力映像信号の仕様を決定する仕組みを有することを特徴とする請求項１〜３に記載の映像信号変換装置。
【請求項５】
Ｘ方向、Ｙ方向の分割数をａ，ｂとする前記映像表示装置における分割表示画面をＧ（Ｈｘ，Ｖｙ）（Ｈｘ（ｘ＝１〜ａ）Ｘ方向表示位置、Ｖｙ（ｙ＝１〜ｂ）Ｙ方向表示位置）とし、同じＹ方向表示位置Ｖの分割画面Ｇ（Ｈｘ，Ｖ）（ｘ＝１〜ａ）のａ系統分の出力映像信号の組をＳｖとするとき、分割画面Ｇ（Ｈ１，Ｖ１）の同期信号を基準として信号組Ｓｖに属する出力映像信号をｙ−１主走査同期分遅らせて出力することを特徴とする請求項１〜４記載の映像信号変換装置。
【請求項６】
前記記憶部の構成をＫ系統の３個以上のメモリバンクによるリングバッファ構成とし、前記３個以上のメモリバンクに逐次書き込みを行い、読み出しは書込みを行っているバンクとは別のバンクに対して行い、Ｘ方向、Ｙ方向の分割数をａ，ｂとする前記映像表示装置における分割表示画面をＧ（Ｈｘ，Ｖｙ）（Ｈｘ（ｘ＝１〜ａ）Ｘ方向表示位置、Ｖｙ（ｙ＝１〜ｂ）Ｙ方向表示位置）とするとき、Ｖｙが大きいほど、より前のバンクに対して読み出すことを特徴とする請求項１〜５記載の映像信号変換装置。
【請求項７】
入力信号の同期信号からドットクロック生成し、前記ドットクロックに合わせて前記データ記憶部から表示データを読み出すことを特徴とする請求項１〜６記載の映像信号変換装置。
【請求項８】
分割画面水平位置によらず、分割画面垂直位置ごとに異なる制御回路を備えることを特徴とする請求項１〜７記載の映像信号変換装置。
【請求項９】
Ｋ個の映像信号発生器またはｍ出力を有するｎ個の映像信号発生器から出力されるＫ（＝ｍ×ｎ≧２）系統の所定の仕様の映像信号を入力する入力処理ステップと、前記映像信号による表示データを記憶する記憶ステップと、表示画面をＫ分割してそれぞれの表示データを同時に必要とする単一の映像表示装置用のＫ系統の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理ステップと、を有する映像信号変換方法であって、
前記出力処理ステップにおいて、フレームを出力する時に、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっている場合はそのフレームを出力し、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっていない場合は前のフレームを出力することを特徴とする映像信号変換方法。
【請求項１０】
前記映像表示装置の解像度をｉ×ｊ（Ｘ方向画素数×Ｙ方向画素数）、表示画面の副走査（例えばＸ）方向、主走査（例えばＹ）方向の分割数をそれぞれａ，ｂ（ａ×ｂ＝Ｋ）としたとき、前記Ｋ系統の入力映像信号の仕様の一つである解像度が（ｉ／ａ）×（ｊ／ｂ）（Ｘ方向画素数×Ｙ方向画素数）であることを特徴とする請求項９に記載の映像信号変換方法。
【請求項１１】
前記Ｋ系統の入力映像信号は、同じ仕様であるが位相／同期が必ずしもそろっておらず、前記Ｋ系統の出力映像信号は、同じ仕様であり、位相／同期もそろって出力されることを特徴とする請求項９または１０に記載の映像信号変換方法。
【請求項１２】
前記所定の仕様を記したEDID（Extended Display Identification Data）とＫ系統のDDC（Display Data Channel）により、前記Ｋ系統の入力映像信号の仕様を決定するステップを有することを特徴とする請求項９〜１１に記載の映像信号変換方法。
【請求項１３】
Ｘ方向、Ｙ方向の分割数をａ，ｂとする前記映像表示装置における分割表示画面をＧ（Ｈｘ，Ｖｙ）（Ｈｘ（ｘ＝１〜ａ）Ｘ方向表示位置、Ｖｙ（ｙ＝１〜ｂ）Ｙ方向表示位置）とし、同じＹ方向表示位置Ｖの分割画面Ｇ（Ｈｘ，Ｖ）（ｘ＝１〜ａ）のａ系統分の出力映像信号の組をＳｖとするとき、分割画面Ｇ（Ｈ１，Ｖ１）の同期信号を基準として信号組Ｓｖに属する出力映像信号をｙ−１主走査同期分遅らせて出力することを特徴とする請求項９〜１２記載の映像信号変換方法。
【請求項１４】
Ｋ系統の３個以上のメモリバンクによるリングバッファ構成の記憶部の前記３個以上のメモリバンクに逐次書き込みを行い、読み出しは書込みを行っているバンクとは別のバンクに対して行い、Ｘ方向、Ｙ方向の分割数をａ，ｂとする前記映像表示装置における分割表示画面をＧ（Ｈｘ，Ｖｙ）（Ｈｘ（ｘ＝１〜ａ）Ｘ方向表示位置、Ｖｙ（ｙ＝１〜ｂ）Ｙ方向表示位置）とするとき、Ｖｙが大きいほど、より前のバンクに対して読み出すことを特徴とする請求項９〜１３記載の映像信号変換方法。
【請求項１５】
入力信号の同期信号からドットクロック生成し、前記ドットクロックに合わせて前記データ記憶部から表示データを読み出すことを特徴とする請求項９〜１４記載の映像信号変換方法。
【請求項１６】
分割画面水平位置によらず、分割画面垂直位置ごとに異なる制御回路により制御することを特徴とする請求項９〜１５記載の映像信号変換方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の映像信号を入力し、単一の高解像度表示装置用の映像信号に変換する装置および方法に関する。
【０００２】
【従来の技術】
アップル社のMacOSやマイクロソフト社のWindows98、WindowsMe、Windows2000、WindowsXP等で動くパーソナルコンピュータでは、グラフィックインタフェース／映像信号発生器を複数用意することで簡単にマルチモニタ画面用の表示出力ができるようになっている。図１３（ａ）に示すように、これまで超高解像度の映像情報表示には、高解像度モニタを複数縦横に並べてマルチ画面を構成し、各高解像度モニタに前述のようなパーソナルコンピュータから出力されるマルチ画面用の表示出力を入力することで実現されていた。一方、近年、IBM、東芝、シャープ等からQXGA以上のクラスの超高解像度／超高精細液晶表示装置が登場し、単一の表示装置で超高解像度の映像情報が表示可能となった。こうした単一の超高解像度表示装置では、表示データの伝送速度を下げるため、表示画面を複数に分割して駆動し、各分割画面用の表示データを並列に入力して表示を行っている。そのため、図１３（ｂ）に示すようにパーソナルコンピュータやワークステーションに内蔵する、各分割画面用の表示データを並列に出力する専用のグラフィックカード／映像信号発生器と対で用いられている。
【０００３】
【発明が解決しようとする課題】
超高解像度の映像情報を表示する場合、マルチモニタ構成では、各モニタのフレームが邪魔になるため、単一の超高解像度表示装置を用いたほうが良好な映像情報表示となる。しかしながら、単一の超高解像度表示装置は専用のグラフィックカードが必要になるため、モニタのみのつなぎ変えという形で簡単に既存のマルチモニタを単一の超高解像度表示装置に置き換えることができない。そこで、本発明では、マルチモニタ画面用の表示出力を単一の超高解像度表示装置に入力できる形の映像信号に変換するための装置および方法を提供することにある。
また、現在利用可能な超高解像度液晶表示装置では画面分割駆動をしているが、特開平１０−２６８２６１号公報のような動画像表示の際に画面分割部分で生じる分割縞妨害に対する対策がとられていない。そこで、本発明の請求項６、７、１３、１４では、単一の超高解像度表示装置用の映像信号を出力する段で、動画像表示の際に画面分割部分で生じるその分割縞妨害を対策する装置および方法を提供することにある。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、複数の映像信号発生器から出力される映像信号を入力する入力処理部と、映像信号による表示データを記憶するデータ記憶部と、表示画面を複数に分割し分割画面それぞれの表示データを同時に必要とする単一の高解像度映像表示装置用の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理部で構成される映像信号変換装置を提供する。
分割縞妨害未対策の単一の高解像度表示装置用に、複数フレーム分の表示データを記憶する手段をデータ記憶部に設け、主走査方向に分割された表示画面用の出力を、基準とする表示画面との位置関係により数フレーム遅らせて出力する手段を出力処理部に設けることを特徴として構成されている。
【０００５】
即ち、第１の発明は、Ｋ個の映像信号発生器またはｍ出力を有するｎ個の映像信号発生器から出力されるＫ（＝ｍ×ｎ≧２）系統の所定の仕様の映像信号を入力する入力処理部と、前記映像信号による表示データを記憶するデータ記憶部と、表示画面をＫ分割してそれぞれの表示データを同時に必要とする単一の映像表示装置用のＫ系統の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理部と、を備える映像信号変換装置であって、前記出力処理部は、フレームを出力する時に、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっている場合はそのフレームを出力し、前記データ記憶部に前記映像信号の同時に出力する複数系統のフレームの全てが蓄積し終わっていない場合は前のフレームを出力することを特徴とする。第２の発明は、前記映像表示装置の解像度をｉ×ｊ（Ｘ方向画素数×Ｙ方向画素数）、表示画面の副走査（例えばＸ）方向、主走査（例えばＹ）方向の分割数をそれぞれａ，ｂ（ａ×ｂ＝Ｋ）としたとき、前記Ｋ系統の入力映像信号の仕様の一つである解像度が（ｉ／ａ）×（ｊ／ｂ）（Ｘ方向画素数×Ｙ方向画素数）であることを特徴とする。第３の発明は、前記Ｋ系統の入力映像信号は、同じ仕様であるが位相／同期が必ずしもそろっていないことを特徴とし、前記Ｋ系統の出力映像信号は、同じ仕様であり、位相／同期もそろって出力されることを特徴とする。第４の発明は、前記所定の仕様を記したEDID（Extended Display Identification Data）とＫ系統のDDC（Display Data Channel）により、前記Ｋ系統の入力映像信号の仕様を決定する仕組みを有することを特徴とする。第５の発明は、Ｘ方向、Ｙ方向の分割数をａ，ｂとする前記映像表示装置における分割表示画面をＧ（Ｈｘ，Ｖｙ）（Ｈｘ（ｘ＝１〜ａ）Ｘ方向表示位置、Ｖｙ（ｙ＝１〜ｂ）Ｙ方向表示位置）とし、同じＹ方向表示位置Ｖの分割画面Ｇ（Ｈｘ，Ｖ）（ｘ＝１〜ａ）のａ系統分の出力映像信号の組をＳｖとするとき、分割画面Ｇ（Ｈ１，Ｖ１）の同期信号を基準として信号組Ｓｖに属する出力映像信号をｙ−１主走査同期分遅らせて出力することを特徴とする。第６の発明は、前記記憶部の構成をＫ系統の３個以上のメモリバンクによるリングバッファ構成とし、前記３個以上のメモリバンクに逐次書き込みを行い、読み出しは書込みを行っているバンクとは別のバンクに対して行い、Ｘ方向、Ｙ方向の分割数をａ，ｂとする前記映像表示装置における分割表示画面をＧ（Ｈｘ，Ｖｙ）（Ｈｘ（ｘ＝１〜ａ）Ｘ方向表示位置、Ｖｙ（ｙ＝１〜ｂ）Ｙ方向表示位置）とするとき、Ｖｙが大きいほど、より前のバンクに対して読み出すことを特徴とする。第７の発明は、入力信号の同期信号からドットクロック生成し、前記ドットクロックに合わせて前記データ記憶部から表示データを読み出すことを特徴とする。第８の発明は、分割画面水平位置によらず、分割画面垂直位置ごとに異なる制御回路を備えることを特徴とする。
【０００６】
本発明において、入力処理部は、マルチモニタ画面用の映像信号を受けることができ、出力処理部は、単一の高解像度映像表示装置用の映像信号を出力する。したがって本装置を間に挟むことにより既存のマルチモニタ環境を単一の超高解像度表示装置に簡単に置き換えることができるようになる。また、記憶部で複数フレーム分の表示データを記憶し、出力処理部で、主走査方向に分割された表示画面用の出力を、基準とする表示画面との位置関係により数フレーム遅らせて出力することで、分割部分での表示走査が複数フレーム期間にまたがって連続して出力されるようになり、分割縞妨害未対策の単一の高解像度表示装置においても分割縞妨害のない動画像表示を行うことができるようになる。
【０００７】
【発明の実施の形態】
［実施例１］
図１は本発明の第１の実施例を説明する図である。
本実施例の映像信号変換装置は、例えば２出力を有する２個の映像信号発生器から出力される４系統の所定の仕様の映像信号を入力する入力処理部と、各系統の映像信号中の表示データを記憶するデータ記憶部、例えば表示画面を上下２分割してそれぞれの表示データを同時に必要とする単一の映像表示装置用の２系統の映像信号としてデータ記憶部から表示データを読み出し出力する出力処理部で構成される。
【０００８】
入力処理部では、例えば映像信号発生器から出力される映像信号がアナログのＲＧＢコンポーネントの信号であった場合、必要であれば同期信号を分離し、同期信号に併せてドットクロックを生成し、各系統のＲＧＢそれぞれの信号をドットクロックに併せてＡ／Ｄ変換しメモリに格納できる形の表示データとするとともに、ドットクロックに併せてカウンタをすすめるなどして表示データに格納するメモリのアドレスを生成したりする。映像信号がディジタルの信号であった場合、Ａ／Ｄ変換は必要とせず、同期信号に併せてドットクロックを生成し、それにより表示データを格納するメモリアドレスを生成すればよい。
【０００９】
データ記憶部では、入力処理部で生成されるアドレスにしたがって表示データを対応するメモリ上に格納する。
出力処理部では、映像表示装置の分割画面それぞれへの入力信号の仕様に対応したドットクロックを生成し、それに併せてメモリアドレスカウンタをすすめるなどして、対応するデータ記憶部のメモリ上から表示データを読み出し、必要があれば特定の画素データをまびいたり補間して新たな画素データをつくるなどして画素数／解像度の変換を行い、さらに必要があれば表示データをＤ／Ａ変換するなどして、映像表示装置の入力信号の仕様と同じ映像信号を発生させる。
【００１０】
図２では、４出力を有する１個の映像信号発生器から出力される４系統の所定の仕様の映像信号を入力する入力処理部と、データ記憶部、および表示画面を上下左右（田の字）に４分割して、それぞれの表示データを同時に必要とする単一の映像表示装置用の４系統の映像信号としてデータ記憶部から表示データを読み出し出力する場合の構成を示している。この映像信号変換装置は、Ｋ＝Ｌ＝４とした入出力の系統が４系統の場合の例である。図３に示すように、映像表示装置の解像度をQuad SXGA 2560×2048（Ｘ方向画素数×Ｙ方向画素数）、田の字分割ということで、表示画面の副走査方向（Ｘ方向）の画面分割数を２、主走査（Ｙ方向）の画面分割数も２として、４系統の入力信号の仕様の一つである解像度をSXGA(2560/2)×(2048/2)=1280×1024ということにすると、Quad SXGAの４分割画面の各画素は、各系統の入力信号によるSXGAの画面の１画素と１対１で対応づけることができるようになり、本装置出力処理部での画素数／解像度の変換は必要なくなる。
【００１１】
［実施例２］
図４は本発明の第２の実施例を説明する図である。
例えば、Matrox社G200MMSやAppian社AppianXは、４系統の信号出力が可能なPC用のグラフィックインタフェース／映像信号発生器であり、通常４台の高解像度映像表示装置を接続してマルチモニタ構成として超高解像度映像表示を実現する。一方、NTT-AT社の超高精細画像液晶表示システムSI-DL5Mでは、シャープ製の２８型QSXGAの液晶パネルが採用されており、シャープ技法 通巻80号  pp.47-50にあるように、その液晶パネルは画面が田の時に４分割され、４分割画面それぞれがSXGA駆動回路で走査されている。SI-DL5Mで用いられている超高精細液晶表示装置は、専用のディジタルインタフェースを用いて、PCに内蔵する専用のグラフィックカードと接続し、４分割画面それぞれに対応する４系統のディジタル映像信号を入力して超高解像度映像表示を実現している。SI-DL5Mで用いられている超高精細液晶表示装置は、専用のディジタルインタフェースを使用しているため、G200MMSやAppianXと直接接続することはできないので、本発明の映像信号変換装置を介して接続する。
【００１２】
例えばAppian社AppianXから４系統の非同期のTMDS方式による解像度SXGA(1280×1024)、リフレッシュレート６０Ｈｚのディジタル映像信号を図４の入力処理部に入力する。入力されたディジタル映像信号のうちの表示データをデータ記憶部に毎フレーム記録し、出力部でその表示データを読み出し、解像度1280×1024、リフレッシュレート７２Ｈｚの４系統の同期したディジタルビデオ信号を発生させる。その４系統同期のディジタル信号をSI-DL5Mで用いられている超高精細液晶表示装置の４分割画面用のそれぞれの入力に入力することで、解像度2560×2048の超高解像度映像表示が実現する。入出力の間で６０Ｈｚから７２Ｈｚへフレームレートの変換が必要であるが、出力側で６フレーム中に１回の割で同じフレームを表示するということを行う。
【００１３】
［実施例３］
図５は、入出力信号の時間関係を示す図である。Ａ，Ｂ，Ｃ，Ｄの４系統の入力信号は、同じ仕様であるが、位相がそろっていない。図中時刻ｔ０において入力Ａ，Ｂ，Ｃ，ＤのフレームＡ１，Ｂ１，Ｃ１，Ｄ１の全てのデータはデータ記憶部に蓄積し終わり確定している。そこで出力処理部よりデータＡ１，Ｂ１，Ｃ１，Ｄ１を位相・同期をそろえて時刻ｔ０より１フレーム周期間（１／７２秒）で出力する。時刻ｔ１においては、Ａ２，Ｂ２，Ｃ２，Ｄ２、時刻ｔ２においては、Ａ３，Ｂ３，Ｃ３，Ｄ３のフレームが確定しているので、それらを同様に出力する。時刻ｔ３においてはＡ４，Ｂ４，Ｃ４のフレームは確定しているが、Ｄ４はデータは全部が入力部に達しておらず、全てのデータが記憶部に蓄積し終わっていない状態すなわち未確定の状態にある。そこで、ｔ３では前のフレームであるＡ３，Ｂ３，Ｃ３，Ｄ３を出力することになる。時刻ｔ４では、Ａ４，Ｂ４，Ｃ４，Ｄ４全てのデータが確定しているので、それらを出力する。時刻ｔ５ではＡ５，Ｂ５，Ｃ５，Ｄ５、時刻ｔ６ではＡ６，Ｂ６，Ｃ６，Ｄ６のフレームが確定しているのでそれらを同様に出力する。以上のように入力Ａ１〜６、Ｂ１〜６、Ｃ１〜６、Ｄ１〜６の６フレームの入力に対してはＡ３，Ｂ３，Ｃ３，Ｄ３のみを２回繰り返し表示し、続くＡ７〜１２、Ｂ７〜１２、Ｃ７〜１２、Ｄ７〜１２の６フレームの入力に対してはＡ８，Ｂ８，Ｃ８，Ｄ８のみを２回繰り返し表示するというようにしてフレームレートを変換する。
入力側ディジタル映像信号は４系統のディジタル信号が独立したクロックによる完全に非同期の信号であった場合、クロックの精度（誤差）によりフレーム落ちが生じる。その場合も、前のフレームの表示データをもう１度表示するということを行う。
【００１４】
［実施例４］
図６は、第４の実施例を説明する図である。４系統の信号入力を有する入力処理部において、入力信号とする所定の信号の仕様（解像度、フレームレート等）を記した同じEDID（Extended Display Identification Data）を入れたシリアルROMを各系統に対して持っている。DDC（Display Data Channel）を介して、信号発生器は所定の信号の仕様をそのEDIDから読みとり、その仕様に沿った信号を自動的に出力することができるようになる。ここでは４個のEDIDの入ったシリアルROMを持たせたが、シリアルROMは１つとして、４系統のDDCからその中のEDIDを読みとりにいかせてもよい。
【００１５】
［実施例５］
図７〜図９は、第５の実施例を説明する図である。例えば図７のようにＸ方向分割数を２、Ｙ方向分割数を３とする高解像度映像表示装置の分割表示画面をＧ（１，１）、Ｇ（１，２）、Ｇ（１，３）、Ｇ（２，１）、Ｇ（２，２）、Ｇ（２，３）とする。Ｇ（１，１）とＧ（２，１）、Ｇ（１，２）とＧ（２，２）、Ｇ（１，３）とＧ（２，３）はそれぞれ同じＹ方向表示位置の分割画面である。分割画面Ｇ（１，１）、Ｇ（２，１）に対応する出力映像信号Ａ、ＢをＳ１、Ｇ（１，２）とＧ（２，２）に対応する出力映像信号Ｃ、ＤをＳ２、Ｇ（１，３）とＧ（２，３）に対応する出力映像信号Ｅ、ＦをＳ３とする。
本発明のデータ記憶部では、３フレーム分以上の表示データが記憶されているものとする。そのとき、図８のように出力処理部において、分割画面Ｇ（１，１）への信号Ａの同期信号を基準として、Ｓ１の組は遅延なしで、Ｓ２の組は１フレーム周期遅らせて、Ｓ３の組は２フレーム周期遅らせて、データ記憶部の所定のメモリからデータを読み出し出力する。
結果、表示装置では、図９のようなフレームの組み合わせで順次表示されていくことになる。
このように表示することで、Ｇ（１，１）とＧ（２，１）からＧ（１，２）とＧ（２，２）へ、そしてＧ（１，３）とＧ（２，３）へと３フレーム周期かけて順次上の画面から下の画面へ走査が進んで行くのと同じ効果がえられ、分割縞妨害未対策の単一の高解像度表示装置においても分割縞妨害のない動画像表示を行うことができるようになる。
【００１６】
［実施例６］
図１０〜図１２は第６の実施例を説明する図である。
図１０は映像表示装置の主走査方向分割数を２と想定してメモリを３バンクのリングバッファ構成にした場合の図であり、SDRAM A、SDRAM B、SDRAM C、SDRAM Dがそれぞれ３バンクのリングバッファ構成のメモリである。FPGAはField Programmable Gate Arrayであり、入力された各面（Ａ，Ｂ，Ｃ，Ｄ）用の信号の表示データをどのバンクのメモリに書き込むか、また、出力する各面（Ａ，Ｂ，Ｃ，Ｄ）用の信号の表示データを所定のタイミングでどのバンクから読み出すかといったバンクの選択・制御（具体的なメモリ制御方法は後述のとおり）を行う。また、FIFO（First In First Out メモリ）は表示データのメモリへの書込み、読み出しの際のキューとして使用する。Ａ面用の表示データはFIFOを介して、FPGAによる制御でSDRAM Aに書き込まれ、FPGAによる制御でＡ面用の表示データとして所定のタイミングでSDRAM Aから読み出され、FIFOを介して出力される。同様に、Ｂ，Ｃ，Ｄ面用の信号も、それぞれSDRAM B，SDRAM C，SDRAM DにFIFOを介してFPGAによる制御で入出力される。
【００１７】
図１１はメモリ制御方法を説明する図である。図１１のように位相のそろったＡ，Ｂ，Ｃ，Ｄ面用の信号を入力し、SDRAM A、SDRAM B、SDRAM C、SDRAM Dのそれぞれの３つのバンク（１、２、３はバンク１、バンク２、バンク３を表す）に逐次書き込みをおこなっていく。出力段での読み出しは書き込みを行っているバンクとは別のバンクに対して行い、Ａ、Ｂ面に対しては、書き込み中のバンクの一つ前のバンクから読み出し、Ｃ、Ｄ面に対しては、書き込み中のバンクの二つ前のバンクから読み出しをおこなうようにする。そうすることで常に書き込み中のバンクと読み出し中のバンクが別になる。結果として高解像度表示装置に表示される画面は２フレーム周期かけて順次上の画面から下の画面へ走査が進んで行くようになり、分割縞妨害未対策の単一の高解像度表示装置においても分割縞妨害のない動画像表示を行うことができるようになる。
【００１８】
図１２は，フレーム周波数を１／６０Ｈｚ（入力信号）から１／７２Ｈｚ（出力信号）に変換させる場合のメモリ書き込み・読み出しバンクの選択を説明する図である。図中入力信号の位相はそろえて記載しているが、かならずしも位相がそろっている必要はない。書き込みの方は、３バンクに逐次書き込みをおこなっていく。読み出しの方は、常に書き込み中のバンクからは行わず、次に読み出すバンクが書き込み中のバンクとなった場合は、現在読み出し中のバンクからもう一度読み出しを行うようにする。
【００１９】
なお、前記実施例の映像信号変換装置は、映像信号発生器の映像信号出力段、あるいは、映像表示装置の映像信号入力段に設けるようにしてもよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２０】
【発明の効果】
以上のように、本発明により、超高解像度の映像情報の表示を目的とした既存のマルチモニタ環境から、単一の超高解像度表示装置による、モニタ筐体（フレーム）による妨害がなく、分割縞妨害のない高品位な超高解像度動画像表示が可能な環境へ簡単に移行することができるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の第１の例の装置を示す図である。
【図２】本発明の第１の実施例の第２の例の装置を示す図である。
【図３】本発明の第１の実施例の第３の例の装置を示す図である。
【図４】本発明の第２の実施例の装置を示す図である。
【図５】本発明の第３の実施例の入出力信号の時間関係を示す図である。
【図６】本発明の第４の実施例の装置を示す図である。
【図７】本発明の第５の実施例の装置を示す図である
【図８】本発明の第５の実施例の出力信号を示す図である。
【図９】本発明の第５の実施例の表示画面を示す図である。
【図１０】本発明の第６の実施例の装置を示す図である。
【図１１】本発明の第６の実施例のメモリ制御方法を示す図である。
【図１２】本発明の第６の実施例の変形例のメモリ制御方法を示す図である。
【図１３】従来技術を示す図である。
【図１】
0003725499.tif 000002
【図２】
0003725499.tif 000003
【図３】
0003725499.tif 000004
【図４】
0003725499.tif 000005
【図５】
0003725499.tif 000006
【図６】
0003725499.tif 000007
【図７】
0003725499.tif 000008
【図８】
0003725499.tif 000009
【図９】
0003725499.tif 000010
【図１０】
0003725499.tif 000011
【図１１】
0003725499.tif 000012
【図１２】
0003725499.tif 000013
【図１３】
0003725499.tif 000014