(57)【特許請求の範囲】
【請求項１】
コレステリック相もしくは等方性液体相から直接相転移により形成されるカイラルスメクティックＣ相を、室温を含む温度範囲で示す液晶材料を用いた液晶表示素子の製造方法であって、
前記コレステリック相もしくは等方性液体相から直接相転移により形成されるカイラルスメクティックＣ相の層構造を１種類に選択する過程において、信号電圧の正又は負の符号が一定となる正負非対称に変調された電気信号であり、直流成分を含まず且つ選択期間内に信号電圧が０電位に戻るような時間幅を有するパルス状信号を周期的に印加し、当該パルス状信号により与えられる電場を印加しながら冷却することを特徴とする液晶表示素子の製造方法。
【請求項２】
コレステリック相もしくは等方性液体相から直接相転移により形成されるカイラルスメクティックＣ相を、室温を含む温度範囲で示す液晶材料を用いた液晶表示素子の製造方法であって、
前記コレステリック相もしくは等方性液体相から直接相転移により形成されるカイラルスメクティックＣ相の層構造を１種類に選択する過程において、正負の最大電圧の絶対値Ｅ＋，Ｅ−が、
Ｅ＋＞Ｅ−もしくはＥ＋＜Ｅ−
となる正負非対称に変調された電気信号で、信号電圧の絶対値が正の場合E+1, E+2,・・・E+n、信号電圧が負の場合E-1, E-2, ・・・E-mであり、ぞれぞれの信号の時間の幅をt+1, t+2, ・・・t+n、t-1, t-2, ・・・t-mとするとき、
E+1×t+1+ E+2×t+2+・・・+E+n×t+n= E-1×t-1+ E-2×t-2+・・・+E-m×t-m
の関係を満たすように、最大電圧の絶対値の小さくなる極性の信号電圧が所定の選択期間に亘って設定されたパルス状信号を連続して印加し、当該パルス状信号により与えられる電場を印加しながら冷却することを特徴とする液晶表示素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示素子の製造方法及び液晶表示素子に関し、詳しくはＣＤＲ方式の液晶を用いた液晶表示素子をＭＤＬ処理する際の改良技術に関する。
【０００２】
【従来の技術】
液晶表示素子は、省スペース・低消費電力化のために開発が望まれているフラットパネルディスプレイの中で将来性が期待されている表示デバイスの一つである。この液晶表示素子に用いられる液晶としては、従来よりネマティック液晶やスメクティック液晶などが知られているが、近年、能動素子として薄膜トランジスタ（ＴＦＴ）を併用し、且つカイラルスメクティックＣ型液晶を用いた表示デバイスが提案されている。
【０００３】
具体的には、ＤＨＦ(Distorted Helical Ferroelectric Liquid Crystal)方式(J. Funfschilling and M. Schadt, J. Appl. Phys.66(8),15)、もしくはＴＦＬＣ(Twisted Ferroelectric Liquid Crystal)方式 (J.S. Patel, Appl. Phys. L-ett. 60 (3), p280)、単安定強誘電性液晶  (K. Nito, E. Mastui, M. Miyashi-ta, S. Arakawa, A. Yasuda, SID 93 DIGEST, 163 (1993)) 、CDR(Continuous Director Rotation)方式 ( T. Nonaka, J. Li, A. Ogawa, B. Hornung, W. Sch-midt, R. Wingen, H-R. Duebal, Liq.Cryst. 26 (11) 1599(1999) 、競合誘電性液晶の利用  (R. Hasegawa, H. Fujiwara, H. Nagata, T. Saishu, R. Iida, Y. Hara, H. Akiyama, H. Okumura, K. Takatoh, AM-LCD 97 DIGEST, 119 (1997))、液晶ライトバルブ装置（特開平３−２４２６２４号公報）などが提案されている。
【０００４】
これらの方式の液晶表示素子は、能動素子を併用しないものに比べてコストは高くなるが、以下に示すような優れた特性を備えている。第一に、中間調の表示の信頼性が優れていることである。これらの方式は、印加電圧の強さに対する透過率の変化が比較的なだらかであり、また従来の表面安定化強誘電性液晶のようにドメイン反転をともなうスイッチングのために中間調表示が困難になるといった問題は生じない。第２に、これらの方式の液晶材料は低電圧（ 5〜10Ｖ）での駆動が可能であり、低消費電力での駆動が可能なことである。以上述べたスメクティック系液晶を能動素子と併用する液晶表示素子は、従来の液晶表示素子の欠点を克服し高速応答・広視野角の液晶ディスプレイを実現することができる。
【０００５】
本発明は、これらの方式のうち、とくにＣＤＲ方式の液晶を用いた液晶表示素子の製造方法及び液晶表示素子に関わるものである。
【０００６】
ここで、ＣＤＲ方式の液晶について説明する。この方式の液晶材料としては、スメクティックＡ相を有せず、コレステリック相もしくは等方性液体相から直接の相転移により形成されるカイラルスメクティックＣ相を、室温を含む温度範囲で示すものが用いられる。単純マトリックスの液晶素子に用いられてきた、いわゆるＳＳＦＬＣでは、コレステリック液晶もしくは等方性液体相から、スメクティックＡ相を経てスメクティックＣ相に相転移する。これに対してＣＤＲ方式の液晶では、コレステリック相もしくは等方性液体相から冷却することにより、スメクティックＣ相に直接に相転移させるものである。この際に、液晶分子の配列構造は２種類の異なる層構造を示す。このような２種類の層構造が混在している液晶表示素子では、電場をかけて液晶分子をスイチィングさせた時に、正負１方向の電場の印加に対して、１種類の層構造の層に属する液晶分子しか（５０％の液晶分子しか）スイチィングせず、十分なコントラストが得られない。また、層構造の異なる２つの領域の境目で欠陥を生じ光漏れを生じる。このためＣＤＲ方式では、コレステリック相もしくは等方性液体相からスメクティックＣ相へ相転移させる際に直流電圧を印加することにより、層構造を１種類だけ選択している。この方法は、強誘電性液晶の研究の初期、１９８６年にＰａｔｅｌらにより報告されている（J. S. Patel and J. W. Goodby, J. Appl. Phys., 59 (7), 2355 (1986) ）。
【０００７】
このように、コレステリック相もしくは等方性液体相からスメクティックＣ相へ相転移させる際に、直流電圧を印加して１種類の層構造だけを形成させる（層構造を１方向に揃える）処理方法をＭＤＬ（monodomain layer）処理と呼ぶ。
【０００８】
【発明が解決しようとする課題】
上記ＭＤＬ処理では、コレステリック相もしくは等方性液体相からカイラルスメクティックＣ相に相転移させる過程で液晶材料に直流電圧を印加することにより１種類の層構造のみを形成させている。しかし、一般に液晶材料に直流電圧がかかると、液晶内に微量に存在するイオン性不純物が例えば液晶材料と直接に接している配向膜と呼ばれる高分子膜表面上に吸着し、吸着したイオンが電場を形成する現象が発生する。ＭＤＬ処理時に直流電圧を印加すると、ＭＤＬ処理後もこの現象によりいわゆるバイアス電圧が残り、液晶材料に微小な電圧がかかり続ける如き状態となる。この状態は、数時間からはなはだしい場合には数日間に及ぶことが観察されている。
【０００９】
この現象は、例えばＭＤＬ処理後における液晶表示素子の印加電圧−透過率特性（Ｖ−Ｔ特性）の経時変化として観察される。例えば、信号電圧の印加に対して液晶分子が完全に応答する電圧を飽和電圧Ｖｓａｔ、飽和電圧印加時の透過率の１／１０の透過率を示す電圧をしきい値電圧Ｖｔｈとすると、これらの値がＭＤＬ処理後、時間経過とともに減少していくことが観察される。このように飽和電圧Ｖｓａｔやしきい値電圧Ｖｔｈが減少した液晶表示素子では、画面上に表示ムラが発生しやすくなり、表示品位が低下するという問題点があった。
【００１０】
なお、直流電圧を使用しない例として、特開２０００−１０５３７７号公報には、矩形波交流電圧を印加してスメクティック相に核を発生させ、この核を電界印加方向に沿って拡大させることにより、ラビング処理を施すことなく液晶を均一に配向させるようにした液晶素子とその製造方法が提案されている。しかしながら、ここに示された液晶素子では、配向を揃えるための電極を同一基板上に配置しているため、素子構造が複雑になるとともに、開口率が低くなるなどの難点がある。
【００１１】
本発明の目的は、ＭＤＬ処理後のバイアス電圧によるＶ−Ｔ特性の経時変化や焼き付きを防止して、良好な表示品位を得ることができる液晶表示素子の製造方法及び液晶表示素子を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明は、コレステリック相もしくは等方性液体相から直接相転移により形成されるカイラルスメクティックＣ相を、室温を含む温度範囲で示す液晶材料を用いた液晶表示素子において、前記コレステリック相もしくは等方性液体相から直接相転移により形成されるカイラルスメクティックＣ相の層構造を１種類に選択する過程で、時間幅と振幅が正負非対称に変調された電気信号により与えられる電場を印加しながら冷却することを特徴とする液晶表示素子の製造方法である。
【００１３】
請求項２の発明は、請求項１において、前記カイラルスメクティックＣ相の層構造を１種類に選択する過程で与えられる電気信号が、信号電圧の正又は負の符号が一定のパルス状信号であることを特徴とする。
【００１４】
好ましい形態として、パルス状信号の最大値（Ｖｓｉｇ＋）は、例えば０．１Ｖ〜２０Ｖ、好ましくは０．５Ｖ〜１０Ｖの範囲とする。
【００１５】
好ましい形態として、パルス状信号の時間幅（パルス幅）は、信号を書き込むための選択期間内に信号電圧が０Ｖに戻るような時間幅とする。例えば１μｓ〜１０ｓ、好ましくは５μｓ〜１００μｓの範囲とする。
【００１６】
好ましい形態として、信号電圧の周期は１００ｓ以内、好ましくは１ｓ以内の範囲とする。
【００１７】
好ましい形態として、時間幅と周期の比は、１／２〜１／１００００、好ましくは１／１００〜１／２０００とする。
【００１８】
請求項３の発明は、請求項１において、前記カイラルスメクティックＣ相の層構造を１種類に選択する過程で与えられる電気信号は、正負の最大電圧の絶対値Ｅ＋，Ｅ−がＥ＋＞Ｅ−もしくはＥ＋＜Ｅ−となる矩形波状信号であることを特徴とする。
【００１９】
好ましい形態として、正の直流電圧の印加で得られる層構造を形成しようとする時は、正の電圧を高電圧とし、且つ負の電圧を低電圧とする事が有効である場合と、正の電圧を印加するフレーム数を多くし、負の電圧を印加するフレーム数を少なくする事が有効である場合がある。電圧を高電圧にする事と、フレーム数を多くすることのどちらが支配因子となるかは液晶材料・セルの構成に依存して決まる。
【００２０】
請求項４の発明は、請求項１において、前記カイラルスメクティックＣ相の層構造を１種類に選択する過程で与えられる電気信号は、信号電圧の絶対値が正の場合E+1, E+2,・・・E+n、信号電圧が負の場合E-1, E-2, ・・・E-mであり、ぞれぞれの信号の時間の幅をt+1, t+2, ・・・t+n、t-1, t-2, ・・・t-mとするとき、
E+1×t+1+ E+2×t+2+・・・+E+n×t+n= E-1×t-1+ E-2×t-2+・・・+E-m×t-m
の関係を満たす矩形波状信号であることを特徴とする。
【００２１】
また上記課題を解決するため、請求項５の発明は、少なくとも、互いに交差して配置された複数の走査線及び信号線、これら両線の各交差部に配置された画素電極、前記走査線に供給される走査信号によりオン／オフ制御され、オン時に前記信号線と前記画素電極間を導通させて前記信号線に供給された信号電圧を前記画素電極に書き込む能動素子を含む第１基板と、前記画素電極に対し所定間隔をもって対向配置された対向電極を含む第２基板と、前記第１基板と第２基板との間に保持された液晶とを備えた液晶表示素子において、前記液晶は、コレステリック相もしくは等方性液体相から直接相転移により形成されるカイラルスメクティックＣ相の層構造を１種類に選択する過程で、請求項１，２，３又は４の電気信号により与えられる電場を印加しながら冷却されたものであることを特徴とする液晶表示素子である。
【００２２】
好ましい形態として、前記能動素子は、例えばアモルファスシリコン薄膜、ポリシリコン薄膜、もしくは結晶シリコンにより半導体層が形成された薄膜トランジスタ（ＴＦＴ）により構成する。
【００２３】
【発明の実施の形態】
以下、本発明を能動素子を有するアクティブマトリックス型駆動の液晶セルに適用した場合の実施形態について説明する。
【００２４】
図５は、本実施形態に係わる液晶セルの回路構成図である。アレイ基板１８上には複数本の信号線１１及びこれと交差する複数本の走査線１２が図示しない絶縁膜を介してマトリクス状に配置されており、両線の各交差部には画素１０が形成されている。信号線１１及び走査線１２の端部は図示しない駆動回路にそれぞれ接続されている。
【００２５】
画素１０は、画素電極１３、画素スイッチ素子１４、対向電極１５、液晶層１６及び補助容量１７により構成されている。
【００２６】
各画素１０の画素スイッチ素子１４のゲートは１水平ライン毎に共通に走査線１２に接続され、ソースは１垂直ライン毎に信号線１１に共通に接続されている。さらにドレインは画素電極１３に接続されるとともに、この画素電極１３と電気的に並列に配置された補助容量１７に接続されている。
【００２７】
画素電極１３はアレイ基板１８上に形成され、この画素電極１３と相対する対向電極１５は図示しない対向基板上に形成されている。対向電極１５には、図示しない外部回路から所定の対向電位が与えられている。また画素電極１３と対向電極１５との間には液晶層１６が保持され、アレイ基板１８と前記対向基板の周囲は図示しないシール材により封止されている。
【００２８】
液晶層１６としては、コレステリック相もしくは等方性液体相から直接相転移により形成されるカイラルスメクティックＣ相を、室温を含む温度範囲で示す液晶材料を用いる。液晶材料の封入が完了した液晶セルには、ＭＤＬ処理として、コレステリック相もしくは等方性液体相から電場を印加しながなら冷却してカイラルスメクティックＣ相の層構造を１種類に選択する処理が実施される。この際に液晶層１６に印加される電場は、図示しない駆動回路から信号線１１に供給される電気信号により与えられる。この電気信号は、後述するパルス状信号や矩形状信号のように、時間幅と振幅が正負非対称に変調された信号電圧である。この電気信号により与えられる電場を印加しながら液晶層１６が所定温度に達するまで冷却することにより、ＣＤＲ方式の液晶に対するＭＤＬ処理が完了する。
【００２９】
図５におけるアレイ基板１８及び図示しない対向基板は、それぞれ本実施形態における第１基板及び第２基板を構成している。また画素スイッチ素子１４は本実施形態における能動素子である。この画素スイッチ素子１４は、例えばアモルファスシリコン薄膜、ポリシリコン薄膜、もしくは結晶シリコンにより半導体層が形成された薄膜トランジスタ（ＴＦＴ）で構成することができる。
【００３０】
上記構成において、走査線１２に走査信号を出力して、各走査線１２を一水平走査期間（以下、選択期間という）毎に順にオンレベルとし、これと同期して信号線１１に信号電圧を印加すると、オンレベルの走査線１２に接続する画素スイッチ素子１４は信号線１１と画素電極１３との間が導通して、信号線１１に印加された信号電圧が画素スイッチ素子１４を通じて画素電極１３に書き込まれる。この信号電圧は液晶層１６及び補助容量１７に電荷として蓄積される。選択期間の終了後は、信号線１１と画素電極１３との間が非導通となるので、蓄積された電荷に応じた電圧が選択期間後のフレーム周期の間（６０Ｈｚでは１６ｍｓ）、液晶層１６に掛かることになる。
【００３１】
次に、ＭＤＬ処理の際に与えられる電気信号の具体例を図１及び図２を参照しながら説明する。
【００３２】
図１は、信号電圧の正又は負の符号が一定となるパルス状信号の波形図である。ここに示すパルス状信号は正又は負の符号が一定、すなわち正のみあるいは負のみのパルスにより構成されるもので、図１では正のみのパルスにより構成した例を示している。パルス状信号の最大値（Ｖｓｉｇ＋）は、液晶材料により異なり、液晶材料の自発分極、飽和電圧、粘度などで決定される。ただし、通常のＴＦＴ駆動に用いる液晶材料では、０．１Ｖ〜２０Ｖ好ましくは０．５Ｖ〜１０Ｖの範囲の電圧である。この電圧が低すぎる場合は層構造が１方向に決まらず、逆に高すぎる場合は、しばしば直流を印加した場合と同様にバイアス電圧が残る現象が観察される。また、パルス状信号の時間幅（パルス幅）ｔは特に限定されるものではないが、画素スイッチ素子１４が導通している間にパルス印加が完了する、すなわち選択期間内に信号電圧が０Ｖに戻るような時間幅とする。例えば１μｓ〜１０ｓ好ましくは５μｓ〜１００μｓの範囲である。この時間幅が短すぎる場合は層構造が１方向に決まらず、逆に長すぎる場合は、しばしば直流を印加した場合と同様にバイアス電圧が残る現象が観察される。また、信号電圧の周期Ｔは１００ｓ以内、好ましくは１ｓ以内の範囲である。この周期が長くなりすぎるとＭＤＬ処理の効果が得られなくなる。さらに、時間幅と周期の比ｔ／Ｔは、１／２〜１／１００００好ましくは１／１００〜１／２０００である。この比率が小さ過ぎるとＭＤＬ処理の効果が不十分となり、大き過ぎると焼き付きが発生する。
【００３３】
なお、図１は正のみのパルスで構成したパルス状信号を示したが、負のみのパルスで構成したパルス状信号についても同じである。
【００３４】
図２は、正負の最大電圧の絶対値Ｅ＋，Ｅ−がＥ＋＞Ｅ−もしくはＥ＋＜Ｅ−となる矩形波状信号の波形図である。図２では、正負の最大電圧の絶対値Ｅ＋，Ｅ−がＥ＋＞Ｅ−となる例を示している。この矩形波状信号の場合、印加する電圧が支配因子となるか、印加する時間が支配因子となるかは印加する電圧・印加する時間の大きさ及び用いる液晶材料によって変わってくる。印加電圧と印加時間が下記のごとき関係を満たす場合、正の印加電圧が高ければ負の印加電圧が低くなるが、印加時間はこれと逆の関係となる。この場合、印加電圧の大きさ、印加時間の長さ、液晶材料の種類によって形成され得る２種類の層のうちいずれが形成されるかが決まってくる。この時、正の信号の電圧をＥ＋、その時間幅ｔ＋とし、負の信号電圧をＥ−、その時間幅をｔ−とすると、
Ｅ＋＊ｔ＋＝Ｅ−＊ｔ−
の関係（正負の斜線部分の面積が等しくなる）が成り立つことが好ましい。図２において、時間幅ｔ＋をフレーム周期とすると、時間幅ｔ−は３フレーム周期分となり、４フレーム周期の信号電圧印加でＥ＋＊ｔ＋＝Ｅ−＊ｔ−が成り立つことになる。
【００３５】
なお、図２では正負の最大電圧の絶対値Ｅ＋，Ｅ−がＥ＋＞Ｅ−となる矩形波状信号の例を示したが、正負の最大電圧の絶対値Ｅ＋，Ｅ−がＥ＋＜Ｅ−となる矩形波状信号を用いてもよい。この場合も形成されうる２種類の層のうちいずれを選択するかは正負の電圧の大きさ・正負の電圧を掛けるフレーム数・液晶材料により変わってくる。この時も、Ｅ＋＊ｔ＋＝Ｅ−＊ｔ−の関係が成り立つことが好ましい。
【００３６】
さらに、正負の信号電圧は図２のような規則的な波形でなくてもよい。すなわち、信号電圧の絶対値が正の場合 E+1, E+2, ・・・E+n、信号電圧が負の場合E-1, E-2, ・・・E-mであり、ぞれぞれの信号の時間の幅をt+1, t+2, ・・・t+n、t-1, t-2, ・・・t-mとするとき、
E+1×t+1+ E+2×t+2+・・・+E+n×t+n= E-1×t-1+ E-2×t-2+・・・+E-m×t-m
の関係を満たす矩形波状信号であればよく、信号電圧の波形に規則性をもたせる必要はない。なお、焼き付きの発生を防止する観点からは、上記の関係が厳密に成り立つことが好ましいが、ＭＤＬ処理を行う時間によっては、必ずしも厳密に成立する必要はない。
【００３７】
【実施例】
次に、図１及び図２に示すような電気信号を与えながらＭＤＬ処理を行った場合の実施例について説明する。
【００３８】
１．ＭＤＬ処理時に与える電気信号
ここでは、図１に示すように選択期間内に信号電圧が０Ｖに戻るようなパルス状信号を用いる方法（以下、方法Ａ）、及び図２に示すように正負の最大電圧が異なる非対称の交流信号となる矩形波状信号を用いる方法（以下、方法Ｂ）を設定した。
【００３９】
方法Ａにおいては、一般的な選択期間である１０μｓの間にパルス状信号をかける。この方法Ａによれば、例えば時間幅数μｓで振幅数Ｖ（０．１〜１０Ｖ程度）の信号が８ミリ秒毎（１２０Ｈｚの場合）に液晶材料に印加される。この方法Ａにより液晶に曝される電荷量は、従来の方法の１０００分の１程度である。本発明者らによれば、このような信号をかけることにより、コレステリック相もしくは等方性液体相からスメクティックＣ相に相転移する際に、バイアス電圧を残すことなく２つの層構造のうちの１つだけを選択できること、即ちＭＤＬ処理が完全に実現されることが確認されている。
【００４０】
一方、方法Ｂのように正負の最大電圧が異なる非対称の交流信号となる矩形波状信号を用いる方法では、信号のかけ方は通常のＴＦＴ素子の駆動方法と同じである。この方法Ｂを単純な例により説明する。図２において、最終的に液晶への印加電圧が３Ｖになるように選択期間中に電圧の印加を行った。この後、画素スイッチ素子のゲートが閉じると、フレーム周期（８ｍｓ）の間、液晶材料には３Ｖが掛かり続けることになる。次の選択期間で最終的に液晶への印加電圧が−１Ｖになるように選択期間中に電圧の印加を行った。ゲートが閉じた後のフレーム周期の間、液晶には−１Ｖが掛かり続ける。続けて３フレーム周期分−１Ｖを書き込み、正負合計で４フレーム周期分の信号を印加する。この場合、正の信号が掛かっている場合と負の信号が掛かっている場合で異なる方向の層構造が形成される可能性がある。しかし、本発明者らによれば、正の直流電圧をかけたときと同じ層構造が形成されることが確認されている。この場合、必要な正負の電圧の非対称性は液晶材料により決まる。また、この場合は正の電圧により液晶材料に曝される電荷量と負の電圧により液晶材料に曝される電荷量は等しくなる。このため、先に述べた焼き付き現象は発生しない。
【００４１】
２．液晶セル
１ ．５ｃｍ＊１．７５ｃｍのガラス基板に１ｃｍ2 のＩＴＯ電極を形成し、かつ電極を取り出せるように工夫した基板を洗浄後、日本合成ゴム製ポリイミドＡＬ１０５１の５％溶液をスピンコーターで塗布し、溶剤乾燥後、２００度１時間加熱しポリイミド膜を形成した。得られたポリイミド上をナイロン製ベルベット布でこするラビング処理を行った。このような処理を行った基板を２枚用意した。２枚の内、一方の基板（下基板）に１．５ミクロンの直径を有する球状のビーズを散布した。このビーズは、基板間の距離を一定に保つためのものである。他方の基板（上基板）に、液晶材料を注入するための隙間を残しエポキシ接着材を塗布した。２枚の基板を、ポリイミド膜同志が向かい合うように張り合わせた。２枚の基板の両側から１ｋｇ／ｃｍ２の圧力をかけつつ、２００度１時間加熱した。得られたセルにクラリアント社製ＬＺ３０６１を注入した。この液晶材料はスメクティックＡ相を示さず、コレステリック相から直接スメクティックＣ相に転移する。転移温度は約６５度である。得られた液晶セルの概略を図３に示す。図３（ａ）は液晶セルの概略平面図、図３（ｂ）はその概略断面図である。図３（ａ），（ｂ）において、１は下基板、２は下基板のＩＴＯ電極、３は上基板、４は上基板のＩＴＯ電極、５はシール材、６は上基板のラビング方向、７は下基板のラビング方向、８は配向膜である。なお、図３に示す液晶セルは実験のために設計、作製したものであり、通常のディスプレイとしての機能は備えていない。
【００４２】
３．ＭＤＬ処理の条件
液晶セルのＩＴＯ電極２及び４から図示しないリード線を取り出し、任意波形発生装置・オシロスコープに接続して電気信号をオシロスコープでモニターしつつ印加できるようにした。このセルを温度可変装置（メトラーＦＰ８０）内に固定し、電気信号による電場をかけながら冷却し、層構造の形成される様子を顕微鏡により観察した。図４に、このＭＤＬ処理で使用した電気信号の基本波形を示す。
【００４３】
なお、温度可変装置では、下表に示すように信号電圧をかけながら７０度から６０度まで１分間１度の速度で冷却した。得られたカイラルスメクティックＣ相を偏光顕微鏡により観察することで、層の形成状況を判断することができる。それぞれの場合の層形成状況を下表に示す。ちなみに、ＭＤＬ処理がうまくいかず２種類の層が形成された場合、偏光顕微鏡の偏光子・検光子を直交させた状態でセルを固定したステージを回転させて一方の種類の層の暗視野が達成する位置に合わせると、他方の層構造の部分は暗視野とならないため２種類の層構造が観察される。このような方法により、一種類の均一な層構造が形成されているか、２種類の層構造が形成されているかを区別して判断することができる。
【００４４】
４．ＭＤＬ処理の結果
下表に記載した実施例のうち、実施例１〜９が方法Ａに相当し、実施例１０〜１３が方法Ｂに相当する。図４に示す電気信号は、電圧及び時間的な条件を下記のように変えている。
【００４５】
【表１】
0003723109.tif 000002
５．評価結果
実施例１〜１３
得られた液晶セルの印加電圧−透過率特性を、ＭＤＬ処理後３０分の時点から１時間ずつ測定した。実施例１〜１３の液晶セルでは、処理後３０分、１時間後、２時間後の印加電圧−透過率特性の変化は全く得られなかった。以上の実施例１〜１３から明らかなように、本発明によれば均一な一種類の層構造を実現することが可能で、かつＭＤＬ処理後の印加電圧−透過率の経時変化のないＣＤＲ方式の液晶セルを得ることができた。
【００４６】
比較例１
上記実施例と全く同じセル構成で以下に述べる比較例の実験を行った。信号電圧をかけず冷却だけにより、コレステリック相からカイラルスメクティックＣ相への相転移を起こさせたところ、２種類の層がほぼ等しい面積で形成された。この例では、ＣＤＲ方式の液晶として必要な単一安定性をもつ一種類の層構造を形成することはできなかった。
【００４７】
比較例２
２Ｖの直流電圧を印加しながら実施例１〜１３の如くＭＤＬ化処理を行った。出来上がった液晶セルを観察したところ、実施例１〜１３と同様の均一な一種類の層が形成された。また、得られたセルの印加電圧−透過率特性をＭＤＬ処理後３０分後、その後１時間ごとに測定したところ、測定のたびごとに測定値をプロットして得られた曲線に変化が見られた。すなわち、印加電圧−透過率特性で飽和電圧の１／２の電圧を印加した時の透過率をみていくと、測定のたびごとに低下していた。２回目の透過率は１回目の透過率のほぼ半分となった後、変化の度合いは少なくなっていくが当該透過率は徐々に減少し、１０時間後も続いた。
【００４８】
実施例１４
この例では、図５のような画素スイッチ素子を有するアクティブマトリクス型の液晶セルを使用した。５．８インチドット数４００（水平方向）×２３４（垂直方向）の薄膜トランジスタ（ＴＦＴ）付き基板、及びそれに対応するカラーフィルターを用いて、その他の構成は実施例１〜１３と全く同じにして液晶セルを組んだ。配向膜としては、日本合成ゴム製ポリイミド  ＡＬ１０５１の５％溶液を用いた。ポリイミド膜上をナイロン製ベルベット布でラビング処理を行った。ＴＦＴが形成された基板に１．５ミクロンの直径を有する球状のビーズを散布し、カラーフィルターを形成した基板にシール剤を印刷し、２つの基板を組み合わせシール剤を硬化させることで液晶セルを形成した。得られたセルにクラリアント社製ＬＺ３０６１を注入した。このようにして得られたセルにＴＡＢ−ＩＣを付け、駆動回路に接続することにより以下のような駆動を行った。
【００４９】
ここでは、先に説明した方法Ａにより、選択期間（３３μｓ）内で振幅５Ｖ、時間幅３０μｓのパルス状信号が液晶材料にかかるように駆動した。この際、選択期間終了時に必ず電圧０Ｖとなるように制御した。このような駆動を行いながら、コレステリック相からカイラルスメクティックＣ相に相転移させた。得られた液晶を顕微鏡観察したところ、均一な１種類の層だけが形成された液晶となっていることがわかった。また、セルの印加電圧−透過率特性の測定を１時間づつ１０時間に渡って行ったが、印加電圧−透過率特性が変化する現象はみられず、焼き付きなどの現象は起きていないことが確認された。
【００５０】
実施例１５
実施例１４と同じ液晶セルを用いた。特定の選択期間で＋４Ｖの信号を書き込み、その後の１フレーム周期（８ｍｓ）の間＋４Ｖが液晶材料にかかるようにした。次の選択期間で−１Ｖの信号を書き込み、その後の１フレーム周期の間−１Ｖが液晶材料にかかるようにした。さらに、後の３フレーム周期についても−１Ｖがかかるようにした。このパターンを繰り返すように液晶材料に信号を印加した。このような駆動を行いながら、コレステリック相からカイラルスメクティックＣ相に相転移させた。得られた液晶を顕微鏡観察したところ、均一な１種類の層だけが形成された液晶となっていることがわかった。また、セルの印加電圧−透過率特性の測定を１時間づつ１０時間に渡りおこなったが、印加電圧−透過率特性が変化する現象は見られず、焼き付きなどの現象は起きていないことが確認された。
【００５１】
【発明の効果】
以上説明したように、本発明に係わる液晶表示素子の製造方法によれば、ＭＤＬ処理時に液晶材料に直流電圧を印加することなしに、ＣＤＲ方式の液晶として必要な１種類の層構造のみを形成することができる。また、本発明の製造方法により得られた液晶表示素子では、直流電圧の印加によるバイアス電圧が液晶に残ることがないため、印加電圧−透過率特性の経時変化を生じることがなく、表示ムラのない良好な表示品位を得ることができる。
【図面の簡単な説明】
【図１】ＭＤＬ処理に用いるパルス状信号を示す波形図。
【図２】ＭＤＬ処理に用いる矩形波状信号を示す波形図。
【図３】実施例における液晶セルの概略図。（ａ）は概略平面図。（ｂ）は概略断面図。
【図４】実施例のＭＤＬ処理で使用した電気信号の基本波形図。
【図５】実施形態に係わる液晶セルの回路構成図。
【符号の説明】
１０…画素、１１…信号線、１２…走査線、１３…画素電極、１４…画素スイッチ素子、１５…対向電極、１６…液晶層、１７…補助容量、１８…アレイ基板
【図１】
0003723109.tif 000003
【図２】
0003723109.tif 000004
【図３】
0003723109.tif 000005
【図４】
0003723109.tif 000006
【図５】
0003723109.tif 000007