(57)【特許請求の範囲】
【請求項１】
絶縁膜を有する基板上に形成された半導体量子井戸構造であって、
前記絶縁膜上に形成され、圧縮歪みにより変調されたバンドギャップを有する間接遷移型半導体からなる第１の半導体領域と、
前記絶縁膜上に、前記第１の半導体領域を接して挟むように形成され、前記第１の半導体領域を構成する元素と同一の元素からなり、前記第１の半導体領域とは異なる圧縮歪みにより変調されたバンドギャップを有する第２および第３の半導体領域とを備え、
前記第１の半導体領域のバンドギャップは、前記第２および第３の半導体領域のバンドギャップよりも小さいことを特徴とする半導体量子井戸構造。
【請求項２】
請求項１において、
前記第１，第２および第３の半導体領域がそれぞれ一つずつ連なった領域は、その形状が細線状であり、
前記第１の半導体領域には、前記絶縁膜の面と直交する方向にかけられた応力によって圧縮歪みが生じていることを特徴とする半導体量子井戸構造。
【請求項３】
請求項１または２において、
前記半導体量子井戸構造は、半導体量子ドットであることを特徴とする半導体量子井戸構造。
【請求項４】
請求項１ないし３の何れか一項において、
前記間接遷移型半導体は、シリコン（Ｓｉ）であることを特徴とする半導体量子井戸構造。
【請求項５】
請求項１ないし４の何れか一項において、
前記半導体量子井戸構造は、半導体レーザ、共鳴トンネルダイオード、共鳴トンネルトランジスタ、単電子トランジスタ、単電子ポンプまたは単電子ターンスタイルの何れかに使用されるものであることを特徴とする半導体量子井戸構造。
【請求項６】
絶縁膜を有する基板上に形成された半導体量子井戸構造の製造方法であって、
前記絶縁膜上に間接遷移型半導体からなる細線を形成する第１の工程と、
前記細線を保護膜で覆う第２の工程と、
前記保護膜に前記細線の一部が露出するようにして開口部を設ける第３の工程と、
前記開口部から露出している前記細線を熱酸化または熱窒化させることによって圧縮歪みを生じさせ、この圧縮歪みの生じている領域のバンドギャップを隣接している領域よりも小さくさせる第４の工程と
を有することを特徴とする半導体量子井戸構造の製造方法。
【請求項７】
請求項６において、
前記半導体量子井戸構造は、半導体量子ドットであることを特徴とする半導体量子井戸構造の製造方法。
【請求項８】
請求項６または７において、
前記間接遷移型半導体は、シリコン（Ｓｉ）であることを特徴とする半導体量子井戸構造の製造方法。
【請求項９】
請求項６ないし８の何れか一項において、
前記半導体量子井戸構造は、半導体レーザ、共鳴トンネルダイオード、共鳴トンネルトランジスタ、単電子トランジスタ、単電子ポンプまたは単電子ターンスタイルの何れかに使用されるものであることを特徴とする半導体量子井戸構造の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体量子井戸構造およびその製造方法に関し、特に半導体レーザ、ダイオード、トランジスタ、単電子トランジスタ、単電子ポンプおよび単電子ターンスタイル等で使用される半導体量子井戸構造およびその製造方法関するものである。
【０００２】
【従来の技術】
従来、半導体量子井戸構造および半導体量子ドットの製造方法としては、次のようなものが用いられている。
例えば、（１）エピタキシャル成長を応用してバンドギャップの微小な半導体の構造をバンドギャップの大きな半導体中に埋め込む方法、（２）リソグラフィーを用いて微小な半導体構造を半導体中に強制的に作り込む方法等である。
【０００３】
ここで、従来の半導体量子井戸構造について図を参照して説明する。
図１０は、従来の半導体量子井戸構造を示す斜視図である。
同図に示すように、ＡｌＧａＡｓ層３１上にはＧａＡｓ層３２がエピタキシャル成長（例えば、分子線エピタキシャル成長法等）により形成され、さらにその上には同様の手法でＡｌＧａＡｓ層３３が形成され、これらは単一の量子井戸を備えた半導体量子井戸構造を構成している。
【０００４】
このような構造において、ＡｌＧａＡｓ層３１，３３のバンドギャップは、ＧａＡｓ層３２のものよりも大きいため、そのバンド構造を図示すると次のようになる。
【０００５】
図１１は、図１０に係る半導体量子井戸構造のバンド構造を示す模式図である。同図に示すように、ＡｌＧａＡｓ層３１，３３におけるバンドギャップは、ＧａＡｓ層３２におけるバンドギャップよりも大きく、したがって、ＡｌＧａＡｓ層３１，３３は電子および正孔の両者に対して電気的な障壁として働いていることがわかる。
【０００６】
一方、従来においては、図１１に示す構造だけでなく、図１２に示すような量子井戸構造も使用されている。
図１２は、従来の半導体量子井戸構造を示す斜視図である。
同図に示すように、ＧａＡｓ層４１，４３，４５と、ＡｌＧａＡｓ層４２，４４とを交互に堆積させることにより、半導体量子井戸構造を構成している。この場合、バンドギャップの広いＡｌＧａＡｓ層４２，４４で挟まれたＧａＡｓ層４３が量子井戸として働くことになる。
【０００７】
ここで、図１２におけるバンド構造を図示すると図１３のようになる。このような量子井戸構造は、共鳴トンネルダイオードとして使用することができ、またメサ型にエッチングして微細化することにより、単電子素子を形成することもできる。
【０００８】
以上のとおり、エピタキシャル法は、各層の膜厚を原子層レベルで平坦に制御して作製することができ、前述の共鳴トンネルダイオードを含め、半導体のバンド構造を制御して形成される素子の作製に有効な手段であるといえる。
【０００９】
しかし、エピタキシャル法では、エピタキシャル成長可能な材料の組（例えば、上述のＧａＡｓ／ＡｌＧａＡｓ，Ｓｉ／ＳｉＧｅ等）が限られるという問題がある。また、その手法の性質上、基板面に対して直交する方向（縦方向）にしか量子井戸構造を作製することができないため、その応用範囲が限られるという問題もある。
そこで、このような課題を解決すべく、従来においては以下に示すようなものが提案されている。
【００１０】
図１４は、スプリットゲート法を用いた単電子素子を示す斜視図である。
同図に示すように、ｎ型のＧａＡｓ基板５１上にはＡｌＧａＡｓ層５２およびＧａＡｓ層５３が順次形成され、さらにその上には電極５４が形成されている。そして、このようなスプリットゲート法においては、電極５４の形状に特徴を有し、対向した電極５４の間隔が狭くして作られたくびれ５５と、２個のくびれ５５の間に挟まれた伝導体島（量子ドット）５６とを備えている。
【００１１】
さて、このような単電子素子は、クーロンブロッケード素子と呼ばれるものである。すなわち、ＡｌＧａＡｓ層５２とＧａＡｓ層５３のヘテロ界面に２次元電子ガスが形成され、電極５４に水平方向に細く絞ったくびれ５５を２個所設けることにより、この部分にポテンシャル障壁が形成され、これらに挟まれた領域が電荷を閉じ込めるための伝導体島５６となる。
【００１２】
ところで、このような伝導体島を実現するための最も重要な要因の一つとして、動作温度が上げられる。すなわち、実用的な温度でクーロンブロッケード素子を動作させるためには、素子の中核であって電子溜となる伝導体島５６を、ｎｍスケールで形成することが必要である。さらには、数ａＦ（１ａＦは１０-18ａＦ ）という極めて小さい容量を持ったトンネル障壁を形成する必要がある。これは、トンネル障壁の容量等が大きくなると、帯電エネルギーが熱エネルギーに埋もれてしまい、クーロンブロッケード現象が観測できなくなってしまうからである。そのため、図１４のクーロンブロッケード素子では、くびれ５５の幅（図１４の左右方向）が、伝導体島５６の幅よりも十分小さいことが必要である。
【００１３】
ところが、くびれ５５を電子ビームリソグラフィーで作製しようとすると、伝導体島５６の大きさはリソグラフィーの限界で決定される最小寸法よりもはるかに大きくならざるを得ない。したがって、上述の熱エネルギーの問題が発生し、このようなクーロンブロッケード素子は１Ｋ以下という極めて低い温度でしか動作しないことになる。
【００１４】
【発明が解決しようとする課題】
このように、従来技術では半導体量子井戸構造あるいは半導体量子ドットを基板面に対して縦方向にしか形成することができず、その材料も特定なものに限られるという問題があった。
また、スプリットゲート法を用いることにより、横方向に量子井戸構造等を作成することができるものの、リソグラフィーの限界から量子ドットのサイズを小さくすることができず、高温動作可能な素子の作製が困難という問題があった。本発明は、このような課題を解決するためのものであり、基板面に対して横方向に形成することができ、高温動作可能な半導体量子井戸構造およびその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
このような目的を達成するために、請求項１に係る本発明の半導体量子井戸構造は、絶縁膜を有する基板上に形成された半導体量子井戸構造であって、上記絶縁膜上に形成され、圧縮歪みにより変調されたバンドギャップを有する間接遷移型半導体からなる第１の半導体領域と、上記絶縁膜上に、上記第１の半導体領域を接して挟むように形成され、上記第１の半導体領域を構成する元素と同一の元素からなり、上記第１の半導体領域とは異なる圧縮歪みにより変調されたバンドギャップを有する第２および第３の半導体領域とを備え、上記第１の半導体領域のバンドギャップは、上記第２および第３の半導体領域のバンドギャップよりも小さい、ものである。
【００１６】
また、請求項２に係る本発明の半導体量子井戸構造は、請求項１において、上記第１，第２および第３の半導体領域がそれぞれ一つずつ連なった領域は、その形状が細線状であり、上記第１の半導体領域には、上記絶縁膜の面と直交する方向にかけられた応力によって圧縮歪みが生じている、ものである。
【００１７】
また、請求項３に係る本発明の半導体量子井戸構造は、請求項１または２において、上記半導体量子井戸構造は、半導体量子ドットである、ものである。
【００１８】
また、請求項４に係る本発明の半導体量子井戸構造は、請求項１ないし３の何れか一項において、上記間接遷移型半導体は、シリコン（Ｓｉ）である、ものである。
【００１９】
また、請求項５に係る本発明の半導体量子井戸構造は、請求項１ないし４の何れか一項において、上記半導体量子井戸構造は、半導体レーザ、共鳴トンネルダイオード、共鳴トンネルトランジスタ、単電子トランジスタ、単電子ポンプまたは単電子ターンスタイルの何れかに使用されるものである。
【００２０】
また、請求項６に係る本発明の半導体量子井戸構造の製造方法は、絶縁膜を有する基板上に形成された半導体量子井戸構造の製造方法であって、上記絶縁膜上に間接遷移型半導体からなる細線を形成する第１の工程と、上記細線を保護膜で覆う第２の工程と、上記保護膜に上記細線の一部が露出するようにして開口部を設ける第３の工程と、上記開口部から露出している上記細線を熱酸化または熱窒化させることによって圧縮歪みを生じさせ、この圧縮歪みの生じている領域のバンドギャップを隣接している領域よりも小さくさせる第４の工程とを有するものである。
【００２１】
また、請求項７に係る本発明の半導体量子井戸構造の製造方法は、請求項６において、上記半導体量子井戸構造は、半導体量子ドットである、ものである。
【００２２】
また、請求項８に係る本発明の半導体量子井戸構造の製造方法は、請求項６または７において、上記間接遷移型半導体は、シリコン（Ｓｉ）である、ものである。
【００２３】
また、請求項９に係る本発明の半導体量子井戸構造の製造方法は、請求項６ないし８の何れか一項において、上記半導体量子井戸構造は、半導体レーザ、共鳴トンネルダイオード、共鳴トンネルトランジスタ、単電子トランジスタ、単電子ポンプまたは単電子ターンスタイルの何れかに使用される、ものである。
【００２４】
このように構成することにより本発明は、高温動作可能な半導体量子井戸構造を、基板に対して横方向に作製することができる。また、リソグラフィーにおける解像度等の技術的制約を軽減させることができる。
【００２５】
【発明の実施の形態】
次に、本発明の実施の形態について説明する。
[第１の実施の形態]
はじめに、本発明の基礎となる歪みと半導体のバンド構造との関係について述べる。
【００２６】
表１，２，３は、［００１］方向に垂直な面内に圧縮歪みの生じたシリコン（Ｓｉ）におけるバンドギャップの変化、および、伝導帯谷の有効質量変化を示したものである。
【００２７】
【表１】
0003645433.tif 000002
【００２８】
【表２】
0003645433.tif 000003
【００２９】
【表３】
0003645433.tif 000004
【００３０】
このように表１，２，３から明らかなように、歪みをシリコン結晶に生じさせるとシリコンのバンドギャップが減少する（表中のｘ谷とｚ谷）ことがわかる。例えば、［００１］方向に垂直な面内に、１％の圧縮歪みをシリコンに生じさせると、結晶内の原子の相対的な位置が変化する。その結果として、バンドギャップが１３０ｍｅＶ減少する。このことからシリコン結晶の一部分に歪みを生じさせると、歪みが生じた部分のバンドギャップが減少して量子井戸として働くことがわかる。
【００３１】
なお、障壁層となる両側の領域においては、全く歪みが生じていないことが要求されるわけでない。少なくとも、井戸層となる領域における歪みの大きさが、障壁層となる領域における歪みの大きさよりも小さければ、量子井戸は作られる。また、ゲルマニウム（Ｇｅ）等の間接遷移型の半導体は、シリコンの場合とは逆に、歪みの発生によってバンドギャップが増加する。そのため、このような半導体を用いるときは、井戸層となる領域の圧縮歪みの大きさを小さくし、障壁層となる領域の圧縮歪みの大きさを大きくするとよい。
【００３２】
次に、本発明の最も基礎となる酸化による歪みの導入について述べる。
例えば、柱状の直径１０ｎｍ程度のシリコン細線を、周囲から酸化させるとシリコンと酸化膜の界面に細線方向とは垂直な方向に２５，０００気圧にも及ぶ圧縮応力が印加される。このとき、シリコンのヤング率が１．３０×１０12［ｄｙｎｅ／ｃｍ2 ］程度であることを考慮すると、シリコン細線には細線方向とは垂直に１％程度の歪みが生じることになる。
【００３３】
そこで、上述の圧縮歪みによるシリコンのバンドギャップの減少を考慮すると、シリコン細線を酸化させて歪みを印加することにより、１３０ｍｅＶ程度のバンドギャップの狭小化を生じさせることができる。
さらに、シリコン細線の一部だけを酸化させることによってシリコン細線上に量子井戸構造を作製することもできる。
【００３４】
なお、ここではシリコンについての結果を記したが、このような効果は圧縮歪みによってバンドギャップが狭小化するその他の半導体のすべてについて成り立つ。また、圧縮歪みによってバンドギャップが増加する半導体に対しては、結晶の一部に引っ張り歪みを生じさせることにより、本実施の形態と同様に量子井戸構造の作製が可能であることはいうまでもない。あるいは、障壁層となる領域に酸化膜を形成することにより、井戸層に対して相対的にバンドギャップを大きくしてやればよい。
【００３５】
次に、本発明のその他の実施の形態について説明する。
[第２の実施の形態]
上述の半導体量子井戸構造を用いることにより、横型共鳴トンネルトランジスタを作製することができる。
【００３６】
図１（ａ）〜（ｄ）は、圧縮歪みの生じた部分を量子井戸とする横型共鳴トンネルトランジスタの製造工程を示す斜視図である。
まず、図１（ａ）に示すように、素子作製の基板となるＳＯＩ（Silicon On Insulator）基板を用意する。このＳＯＩ基板は、下地シリコン１とその上に形成された酸化膜２とさらにその上に形成されたシリコン層３とで構成され、例えばＳＩＭＯＸ（Separation by Implanted OXygen）等を使って作られる。
【００３７】
次いで、図１（ｂ）に示すように、エッチングによりシリコン層３を細線化して細線４を形成する。ここで、細線４の幅をＷとする。
次いで、図１（ｃ）に示すように、細線４およびその周辺を覆うようにして窒化膜５を堆積させる。
【００３８】
次いで、図１（ｄ）に示すように、細線４の一部をまたがるようにして、窒化膜５に細長い矩形状の窓６を開口する。このとき、窓６のエッチング深さを細線４が露出するまでとする。
次いで、図１（ｅ）に示すように、窓６から露出している細線４の表面を、窒化膜５をマスクとして熱酸化する。そして、その後の工程については、図２のＡ−Ａ’線断面図を使って説明する。
【００３９】
図２（ａ）〜（ｄ）は、図１の製造工程の続きを示す断面図である。
まず、図２（ａ）に示すように、図１（ｅ）における熱酸化によって、窓６から露出してる細線４の表面には、既に酸化膜４ａが形成されている。この酸化膜４ａは、窓６の中央部に近づくにつれて深くまで酸化されており、当然のことながら酸化膜４ａの体積は酸化前のシリコンと比べて膨張している。そのため、酸化膜４ａの直下の領域４ｂには、膨張した酸化膜４ａにより、基板面にほぼ垂直な方向に応力がかかり、その結果、領域４ｂには圧縮歪みが生じている。その一方、窒化膜５で覆われていた部分（領域４ｃ）には、圧縮歪みは生じていない。
【００４０】
次いで、図２（ｂ）に示すように、窒化膜５を除去する。
次いで、図２（ｃ）に示すように、酸化膜４ａ，領域４ｃおよびシリコン層３の全てを覆うようにして、シリコン酸化膜等からなるゲート絶縁膜８を形成する。その後、ゲート絶縁膜８上にポリシリコン等を堆積させてから加工し、領域４ｂの直上のゲート絶縁膜８上のみにゲート電極７を形成する。
【００４１】
次いで、図２（ｄ）に示すように、ゲート電極７およびゲート絶縁膜８を覆うようにして酸化シリコン等からなる絶縁膜９を堆積させてから、図１（ｂ）において細線化させなかったシリコン層３上にある絶縁膜９およびゲート絶縁膜８に、シリコン層３に達する深さのコンタクトホールを２個所開口する。そして、この開口部にアルミニウム、タングステン、チタン等の金属からなる電極１０を形成し、その一方をソース電極とし、他方をドレイン電極とする。
以上の結果、横型共鳴トンネルトランジスタの製造工程は終了する。
【００４２】
ここで、図１，２の工程で作製された半導体量子井戸構造について説明する。図３は、図１，２で示した半導体量子井戸構造におけるバンドギャップ構造を示す模式図である。
同図に示すように、細線化された領域（領域４ｂ，４ｃ）では量子閉じ込め効果が働くため、細線化されなかった領域（シリコン層３）と比べ、バンドギャップが大きくなっている。そして、熱酸化によって圧縮歪みの生じた領域４ｂにおいては、その両隣の領域４ｃよりもバンドギャップが小さくなっている。
【００４３】
すなわち、本実施の形態で重要なのは、図１（ｄ）に示した窒化膜５の窓明けとこれに続く図１（ｅ）の熱酸化の工程である。上述したとおり、図１（ｅ）の熱酸化の工程では、窒化膜５の開口部から露出したシリコンのみが酸化されて酸化膜４ａが形成されている。そのため、酸化膜４ａの直下のシリコン（領域４ｂ）のみに圧縮歪みが生じ、酸化が進行しない場所（領域４ｃ）に比べてバンドギャップが減少している。したがって、細線化によって広がったバンドギャップは再び狭まり、細線化されなかった２つの領域（シリコン層３）と領域４ｂとは、領域４ｃと比べてバンドギャップが小さくなる。
【００４４】
このことを言い換えると、二つの障壁層（領域４ｃ）で挟まれた領域４ｂは、量子井戸として作用するということを意味する。さらに、量子井戸の幅（図２（ｂ）のＬ）を適宜狭くすることにより、量子井戸中の準位が量子化するので、共鳴トンネルトランジスタとして機能させることができる。
【００４５】
ところで、図１，２に示した例では、量子閉じこめ効果によるバンドギャップの差を利用する構成として、幅広部（シリコン層３）と横方向に幅を狭めて細線化した領域（細線４）とを用いたが、縦方向に膜圧の変調をつけることによって行うことも可能であることはいうまでもない。
【００４６】
すなわち、既存のリソグラフィーとエッチング技術を用いて厚みが薄くなるように加工すればよい。この場合、シリコンの薄い領域ではバンドギャップは広くなり、シリコンの厚い領域ではバンドギャップは狭くなる。また、このような構成では、図１（ｂ）のように幅広部と細線部の両方を形成する必要はなく、短冊状の半導体領域を形成し、領域４ｂに相当する部分の膜厚のみを調整すればよい。
【００４７】
なお、上記では、細線４の所望個所のみを熱酸化させるため、保護膜として窒化膜を用いたが、窒化膜の替わりに酸化膜やシリコンの酸化を阻害するその他の材料を用いても構わない。ただし、酸化膜を使用する場合は、窒化膜よりも膜厚を厚くする必要がある。
また、歪みを発生させるための熱酸化に乾燥酸素を用いても水蒸気酸化を用いても構わないし、熱酸化の替わりに熱窒化現象を用いても構わない。
【００４８】
さらに、圧縮歪みを発生させる手法としては、堆積膜に内在する応力歪みを利用することもできる。例えば、比較的低温（例えば４００℃付近）でシリコン窒化膜やシリコン酸化膜をプラズマＣＶＤ法等によって堆積させると、膜形成条件によっては膜内に強い引っ張り応力を残すことができる。すなわち、細線４上にこのような膜を形成すると、シリコンは逆に圧縮されて縮むようになる。
【００４９】
［第３の実施の形態］
第１の実施の形態において、細線４の幅（図１（ｂ）のＷ）を適宜狭くすることにより、単電子トランジスタ（以下、ＳＥＴ:Single Electron Transistor という）を作製することができる。
【００５０】
細線４の幅Ｗを狭くすることにより、圧縮歪みの生じた領域４ｂとそれを挟む障壁とが微細化され、一つの伝導体島がトンネル容量を挟んで二つの電極と接続された構成となる。また、容量を挟んでゲート電極と接続された構造を形成することができ、このような構造は公知のＳＥＴと呼ばれるものである。ＳＥＴの等価回路を図示すると図４のようになる。
【００５１】
同図から明らかなようにＳＥＴの伝導体島は、小さい容量（トンネル容量１２，１３およびゲート容量１１）で囲まれているため、電子１個が島に入ることによるエネルギー増加分が大きくなり、伝導体島にエネルギー準位（電子に対するエネルギー準位であり、以下エネルギー準位は全て電子に対するものとする）が生じる。
【００５２】
そして、ゲート電圧を変化させると、ゲート電極と伝導体島との容量的な結合により、このエネルギー準位が一定のギャップを保ったまま上下することになる。ソース−ドレイン間の電圧がこのギャップよりも小さい状態で、ギャップ内にソース，ドレインの準位が入ると、ソ−ス−ドレイン間に電流が流れないブロッケード状態となる。その一方、ソース，ドレインのエネルギー準位の間に、伝導体島の準位のいずれかが入ると、この準位を介してソース−ドレイン間に電流が流れる状態になる。
【００５３】
よって、あるゲート電圧ではブロッケード効果により伝導体島内の電子個数がｎ個（ｎ：整数）と安定となって電流が流れないが、ゲート電圧が増加するとブロッケード状態が破れてもう１個電子が増えることが可能となる。そして、この領域にゲート電圧が印加されると、伝導体島の電子数がｎとｎ＋１の両方の値をとることができるので、１個の電子が島内に入ってから出て行く（島内の電子数はｎとｎ＋１との間を往復する）ことにより、電流が流れるようになる。つまり、ゲート電圧を変化させるとソース−ドレイン間のコンダクタンスが振動することになる。
【００５４】
ここで、室温動作可能なＳＥＴの製造方法について述べる。
直径５ｎｍ程度の伝導体島とソース−ドレイン間に３０ｍｅＶ程度の障壁が存在すればＳＥＴ動作が室温で起こり得ることが、本願発明者等のシミュレーションによって確認されている（図５）。
そこで、第１の実施の形態において、シリコン細線を酸化させることにより１３０ｍｅＶ程度のバンドギャップの狭小化が期待されることを考慮すると、室温でＳＥＴ動作可能な伝導体島とソース−ドレイン間の障壁が、Ｓｉ細線の一部を酸化させることによって形成できることがわかる。したがって、これらの点を踏まえると、室温で動作するＳＥＴを製造するには、井戸の長さＬを５ｎｍ、細線の幅Ｗを５ｎｍ程度以下にして細線の一部を酸化させればよいことがわかる。
【００５５】
［第４の実施の形態］
上述の半導体量子井戸構造を用いることにより、単電子ポンプおよび単電子ターンスタイルを作製することができる。
【００５６】
図６（ａ）〜（ｄ）は、単電子ポンプの製造工程を示す断面図であり、図１，２における同一符号のものは同一または同等物を示す。
まず、図６（ａ）に示すように、酸化膜２上のシリコン層３はその一部に細線４が形成され、この細線４の２個所に酸化膜４ａが形成され、それに伴って圧縮歪みの生じた領域４ｂも２個所作られている。また、圧縮歪みの生じたい内領域４ｃは３個所となる。
【００５７】
次いで、図６（ｂ）に示すように、窒化膜５を除去する。
次いで、図６（ｃ）に示すように、酸化膜４ａ，領域４ｃおよびシリコン層３の全てを覆うようにしてシリコン酸化膜等からなるゲート絶縁膜８を形成した後、ポリシリコン等の膜を堆積させてからゲート電極７を形成する。
【００５８】
次いで、図６（ｄ）に示すように、ゲート電極７およびゲート絶縁膜８を覆うようにして酸化シリコン等からなる絶縁膜９を形成する。そして、シリコン層３直上の絶縁膜９およびゲート絶縁膜８に、シリコン層３に達する深さのコンタクトホールを開口し、この部分にアルミニウム、タングステン、チタン等からなる電極１０を形成する。電極１０の一方はソース電極として用いられ、他方はドレイン電極として用いられる。
【００５９】
なお、上記では細線４の熱酸化を抑えるために窒化膜を堆積加工したが、窒化膜の替わりに、窒化膜よりも厚い酸化膜を用いても構わないし、その他のシリコンの酸化を阻害する材料を用いても構わない。
また、歪みを発生させるための熱酸化に乾燥酸素を用いても水蒸気酸化を用いても構わないし、熱酸化の替わりに熱窒化現象を用いても構わないことは、第２の実施の形態と同様である。
【００６０】
ここで、本実施の形態におけるバンド構造を図７に模式的に示す。
同図に示すように、細線化された領域（領域４ｂ，４ｃ）は量子閉じこめ効果が働くため、細線化されなかった領域（シリコン層３）に比べてバンドギャップが大きくなる。また、領域４ｂのシリコンは上からの酸化のため圧縮歪みが入り、第１の実施の形態で説明したように、酸化が進行しない領域４ｃに比べてバンドギャップが狭まる。その結果、領域４ｂと細線化されなかった２つの領域（シリコン層３）とのバンドギャップは、他の３つの領域（領域４ｃ）に比べて小さくなる。
【００６１】
このことを言い換えると、障壁で挟まれた２つの領域４ｂは連結量子ドットとして作用することを意味する。このような連結量子ドットの電荷状態を図６（ｄ）に示された二つゲート電極７で制御することにより、既知の単電子ポンプ動作が可能となる。単電子ポンプの等価回路は図８に示すとおりであり、トンネル容量１６，１７，１８とゲート容量１４，１５とを有する。
【００６２】
また、同様の手法を使って領域４ｂを３つ作製し、中央の量子ドットにゲート電極を設ければ、図９の等価回路図で示されるターンスタイル（トンネル容量２０，２１，２２，２３とゲート容量１８）を作製することができることは言うまでもない。
【００６３】
【発明の効果】
以上説明したとおり本発明は、間接遷移型半導体の一部に歪みを印加することにより、ナノメートルサイズの量子井戸構造の作製ならびに量子ドットの作製を可能にするものである。
したがって、本発明は、高温動作可能な半導体量子井戸構造を、基板に対して横方向に作製することができる。また、リソグラフィーにおける解像度等の技術的制約を軽減させることができる。
【図面の簡単な説明】
【図１】  本発明の一つの実施（横型共鳴トランジスタの製造工程）の形態を示す斜視図である。
【図２】  図１の続きを示す断面図である。
【図３】  図１，２に係る半導体量子井戸構造におけるバンド構造を示す模式図である。
【図４】  単電子トランジスタを示す等価回路図である。
【図５】  シミュレーション結果によるゲート電圧とコンダクタンスとの関係を示すグラフである。
【図６】  本発明の第３の実施の形態（単電子ポンプの製造工程）を示す断面図である。
【図７】  図６に係る半導体量子井戸構造におけるバンド構造を示す模式図である。
【図８】  単電子ポンプを示す等価回路図である。
【図９】  単電子ターンスタイルを示す斜視図である。
【図１０】  従来例を示す斜視図である。
【図１１】  図１０に係る半導体量子井戸構造におけるバンド構造を示す模式図である。
【図１２】  従来例を示す斜視図である。
【図１３】  図１２に係る半導体量子井戸構造におけるバンド構造を示す模式図である。
【図１４】  従来例を示す斜視図である。
【符号の説明】
１…下地シリコン、２，４ａ…酸化膜、３…シリコン層、４…細線、４ｂ…圧縮歪みの生じた領域、４ｃ…圧縮歪みの生じていない領域、５…窒化膜、６…窓、７…ゲート電極、８…ゲート絶縁膜、９…絶縁膜、１０，５４…電極、１１，１４，１５，１９…ゲート容量、１２，１３，１６，１７，１８，２０，２１，２２，２３…トンネル容量、３１，３３，４２，４４，５２…ＡｌＧａＡｓ層、３２，４１，４２，４５，５１，５３…ＧａＡｓ層、５５…くびれ、５６…伝導体島。
【図１】
0003645433.tif 000005
【図２】
0003645433.tif 000006
【図３】
0003645433.tif 000007
【図４】
0003645433.tif 000008
【図５】
0003645433.tif 000009
【図６】
0003645433.tif 000010
【図７】
0003645433.tif 000011
【図８】
0003645433.tif 000012
【図９】
0003645433.tif 000013
【図１０】
0003645433.tif 000014
【図１１】
0003645433.tif 000015
【図１２】
0003645433.tif 000016
【図１３】
0003645433.tif 000017
【図１４】
0003645433.tif 000018