(57)【特許請求の範囲】
【請求項１】
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、
前記電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、
前記パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、
(1)前記電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記電流制御型トランジスタをオフする期間のうち前記ターンオフ検出手段で前記兆候が検出されるまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記電荷引き抜き手段に前記電荷の引き抜きを指示し、前記ターンオフ検出手段で前記兆候が検出された以降に、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示する制御回路とを備えることを特徴とする電流制御型半導体素子用駆動回路。
【請求項２】
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記第２のスイッチ手段より高インピーダンスであって前記電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、
前記電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、
前記パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、
(1)前記電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記電流制御型トランジスタをオフする期間のうち前記ターンオフ検出手段で前記兆候が検出されるまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記ターンオフ検出手段で前記兆候が検出された以降に、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示するとともに、前記電荷引き抜き手段に前記電荷の引き抜きを指示する制御回路とを備えることを特徴とする電流制御型半導体素子用駆動回路。
【請求項３】
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、
前記電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、
前記パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、
(1)前記電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記電荷引き抜き手段に前記電荷の引き抜きを指示し、前記ターンオフ検出手段で前記兆候が検出されたとき、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きを一旦停止するように指示する制御回路とを備えることを特徴とする電流制御型半導体素子用駆動回路。
【請求項４】
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記第２のスイッチ手段より高インピーダンスであって前記電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、
前記電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、
前記パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、
(1)前記電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記ターンオフ検出手段で前記兆候が検出されたとき、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きを一旦停止するように指示するとともに、前記電荷引き抜き手段に前記電荷の引き抜きを指示する制御回路とを備えることを特徴とする電流制御型半導体素子用駆動回路。
【請求項５】
請求項１〜４のいずれかに記載の電流制御型半導体素子用駆動回路において、
前記ターンオフ検出手段は、前記電流制御型トランジスタの主電流端子の電圧もしくは電流に応じて前記兆候を検出することを特徴とする電流制御型半導体素子用駆動回路。
【請求項６】
誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、
前記第１の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第１の方向と異なる第２の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記第１の電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、
前記第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、
前記パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、
(1)前記第１の電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第１の電流制御型トランジスタをオフする期間のうち前記第１のターンオフ検出手段で前記兆候が検出されるまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記第１の電荷引き抜き手段に前記電荷の引き抜きを指示し、前記第１のターンオフ検出手段で前記兆候が検出された以降に、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示し、
(3)前記第１の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復する期間に、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第１の制御回路と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第３のスイッチ手段と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、
前記第２の電流制御型トランジスタの制御端子から前記第４のスイッチ手段を介さずに前記第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、
前記第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、
(1)前記第２の電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第３のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第２の電流制御型トランジスタをオフする期間のうち前記第２のターンオフ検出手段で前記兆候が検出されるまでの間、前記タイミング検出手段による検出タイミングに同期して前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記第２の電荷引き抜き手段に前記電荷の引き抜きを指示し、前記第２のターンオフ検出手段で前記兆候が検出された以降に、前記第４のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示し、
(3)前記第２の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復する期間に、前記タイミング検出手段による検出タイミングに同期して前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第２の制御回路とを備えることを特徴とする電流制御型半導体素子用駆動装置。
【請求項７】
誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、
前記第１の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第１の方向と異なる第２の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記第２のスイッチ手段より高インピーダンスであって前記第１の電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、
前記第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、
前記パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、
(1)前記第１の電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第１の電流制御型トランジスタをオフする期間のうち前記第１のターンオフ検出手段で前記兆候が検出されるまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記第１のターンオフ検出手段で前記兆候が検出された以降に、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示するとともに、前記第１の電荷引き抜き手段に前記電荷の引き抜きを指示し、
(3)前記第１の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復する期間に、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第１の制御回路と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第３のスイッチ手段と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、
前記第４のスイッチ手段より高インピーダンスであって前記第２の電流制御型トランジスタの制御端子から前記第４のスイッチ手段を介さずに前記第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、
前記第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、
(1)前記第２の電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第３のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第２の電流制御型トランジスタをオフする期間のうち前記第２のターンオフ検出手段で前記兆候が検出されるまでの間、前記タイミング検出手段による検出タイミングに同期して前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記第２のターンオフ検出手段で前記兆候が検出された以降に、前記第４のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示するとともに、前記第２の電荷引き抜き手段に前記電荷の引き抜きを指示し、
(3)前記第２の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復する期間に、前記タイミング検出手段による検出タイミングに同期して前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第２の制御回路とを備えることを特徴とする電流制御型半導体素子用駆動装置。
【請求項８】
誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、
前記第１の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第１の方向と異なる第２の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記第１の電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、
前記第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、
前記パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、
(1)前記第１の電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第１の電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記第１の電荷引き抜き手段に前記電荷の引き抜きを指示し、前記第１のターンオフ検出手段で前記兆候が検出されたとき、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きを一旦停止するように指示し、
(3)前記第１の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第１の制御回路と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第３のスイッチ手段と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、
前記第２の電流制御型トランジスタの制御端子から前記第４のスイッチ手段を介さずに前記第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、
前記第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、
(1)前記第２の電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第３のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第２の電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記第２の電荷引き抜き手段に前記電荷の引き抜きを指示し、前記第２のターンオフ検出手段で前記兆候が検出されたとき、前記第４のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きを一旦停止するように指示し、
(3)前記第２の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第２の制御回路とを備えることを特徴とする電流制御型半導体素子用駆動装置。
【請求項９】
誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、
前記第１の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第１の方向と異なる第２の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記第２のスイッチ手段より高インピーダンスであって前記第１の電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、
前記第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、
前記パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、
(1)前記第１の電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第１の電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記第１のターンオフ検出手段で前記兆候が検出されたとき、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きを一旦停止するように指示するとともに、前記第１の電荷引き抜き手段に前記電荷の引き抜きを指示し、
(3)前記第１の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第１の制御回路と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第３のスイッチ手段と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、
前記第４のスイッチ手段より高インピーダンスであって前記第２の電流制御型トランジスタの制御端子から前記第４のスイッチ手段を介さずに前記第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、
前記第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、
(1)前記第２の電流制御型トランジスタをオンする期間に、前記タイミング検出手段による検出タイミングに同期して前記第３のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第２の電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記第２のターンオフ検出手段で前記兆候が検出されたとき、前記第４のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きを一旦停止するように指示するとともに、前記第２の電荷引き抜き手段に前記電荷の引き抜きを指示し、
(3)前記第２の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復が開始されてから所定時間が経過するまでの間、前記タイミング検出手段による検出タイミングに同期して前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第２の制御回路とを備えることを特徴とする電流制御型半導体素子用駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御端子に流入する電流を制御してターンオン／ターンオフする電流制御型半導体素子に用いられる駆動回路、および電流制御型半導体素子の駆動装置に関する。
【０００２】
【従来の技術】
誘導性負荷を駆動する電流制御型スイッチングトランジスタ素子として、たとえば、特開平６−２５２４０８号公報に開示されているものが知られている。図６は、このような電流制御型半導体素子を使用して誘導性負荷を駆動する従来の駆動回路を示している。トランジスタＴｒ１は、駆動回路からベース端子に流される電流に応じてオン／オフされ、トランジスタＴｒ１に接続されている不図示の誘導性負荷を駆動する。
【０００３】
駆動回路は、パルス電源と、制御回路９２と、Ｎ型ＭＯＳトランジスタ９３および９４とによって構成される。パルス電源は、パルス発生回路９１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴとによって構成される。トランスＴには、一次巻き線Ｐと二次巻き線Ｓとが巻かれている。
【０００４】
トランスＴの一次巻き線Ｐ側の回路には、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するためにスイッチＳＷ１およびＳＷ２が直列に接続されている。また、一次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が直列に接続されている。パルス発生回路９１は、スイッチＳＷ１およびＳＷ２の組を所定の周期でオン／オフするようにパルス状の制御信号Ｖｇ９１を出力する。
【０００５】
トランスＴの二次巻き線Ｓ側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタ９３および９４が直列に接続されている。ボディダイオードＤ９３は、Ｎ型ＭＯＳトランジスタ９３に内蔵される。ボディダイオードＤ９４は、Ｎ型ＭＯＳトランジスタ９４に内蔵される。制御回路９２は、Ｎ型ＭＯＳトランジスタ９３および９４のいずれか一方をオンし、他方をオフするように制御信号Ｖｇ９３およびＶｇ９４を出力する。なお、トランジスタＴｒ１のベース端子に電流を供給する二次巻き線Ｓ側の電流経路には、寄生インダクタンスＬｓが存在する。
【０００６】
上述した駆動回路の動作タイミングを説明する。図７は、図６の駆動回路各部の動作タイミングを説明するタイミングチャートである。図７において、パルス発生回路９１から出力される制御信号Ｖｇ９１、二次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジスタ９４のゲート端子に印加される制御信号Ｖｇ９４、Ｎ型ＭＯＳトランジスタ９３のゲート端子に印加される制御信号Ｖｇ９３、トランジスタＴｒ１のベース端子に流れ込む電流ＩＢ、トランジスタＴｒ１のベース端子−エミッタ端子間電圧Ｖｂｅ、およびトランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧Ｖｃｅの波形がそれぞれ示されている。
【０００７】
制御信号Ｖｇ９１は、上述したように、所定の周期でオン／オフが繰り返される。制御信号Ｖｇ９１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。このとき、トランスＴの一次巻き線Ｐに流れる電流が増加し、二次巻き線Ｓに誘起される電圧Ｖ２は正の向きになる。制御信号Ｖｇ９１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少し、二次巻き線Ｓに誘起される電圧Ｖ２は負の向きになる。
【０００８】
タイミングｔ１において、制御回路９２が制御信号Ｖｇ９４をＨレベルにするとともに制御信号Ｖｇ９３をＬレベルにすると、Ｎ型ＭＯＳトランジスタ９４がオン、Ｎ型ＭＯＳトランジスタ９３がオフされる。二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９３のボディダイオードＤ９３で半波整流された電流が、Ｎ型ＭＯＳトランジスタ９４を介してトランジスタＴｒ１のベース端子へ流れ込む。これにより、トランジスタＴｒ１は、トランジスタＴｒ１内にキャリア注入されてターンオンする。上述した寄生インダクタンスＬｓの存在により、トランジスタＴｒ１のベース端子に流れる電流ＩＢは徐々に増加し、その波形は右上がりの傾きを有するパルス状波形になる。
【０００９】
タイミングｔ２において、制御回路９２が制御信号Ｖｇ９４をＬレベルにするとともに制御信号Ｖｇ９３をＨレベルにすると、Ｎ型ＭＯＳトランジスタ９４がオフ、Ｎ型ＭＯＳトランジスタ９３がオンされる。二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９４のボディダイオードＤ９４で半波整流された電流が、Ｎ型ＭＯＳトランジスタ９３を介して二次巻き線Ｓのドット側（図６）へ流れる。これにより、トランジスタＴｒ１はベース端子からキャリアを抜かれてターンオフする。
【００１０】
【発明が解決しようとする課題】
トランジスタＴｒ１がターンオフするとき、次の理由によりベース端子−エミッタ端子間電圧Ｖｂｅが図７に示すように振動し、トランジスタＴｒ１が誤ってターンオンすることがある。一般に、ベース電流を流す電流経路には寄生インダクタンスＬｓの他、たとえばＮ型ＭＯＳトランジスタ９３および９４のオン抵抗や配線抵抗、および寄生の容量成分が存在する。トランジスタＴｒ１が電流駆動型素子である場合は、大きなベース電流を流している状態から極めて短い時間でターンオフさせるため、寄生インダクタンスＬｓにたまったエネルギを急激に放出する必要がある。このエネルギ放出の際に寄生要素によるＲＬＣ共振現象が発生すると、ベース電圧端子−エミッタ端子間電圧Ｖｂｅが激しく振動する。ベース電圧がトランジスタＴｒ１のオン電圧（約０．７Ｖ）まで上昇すると、トランジスタＴｒ１は誤ってターンオンしてコレクタ電流を流す。この結果、コレクタ端子−エミッタ端子間電圧Ｖｃｅも大きく振動する。図７において、電流ＩＢはベース電流の波形を表し、＋側はベース端子へ流れ込む電流、−側はベース端子からキャリアが引き抜かれるときに流れる電流である。
【００１１】
なお、ベース端子からのキャリア引き抜きが急激に行われないように、Ｎ型ＭＯＳトランジスタ９３のオン抵抗を大きくするとベース電圧の振動を抑制できるが、タイミングｔ２でトランジスタＴｒ１のターンオフ制御を開始してから実際にトランジスタＴｒ１がターンオフするまでの時間（ストレージ時間ｔｓ）が長くなってしまう。
【００１２】
本発明の目的は、ストレージ時間を長くすることなくターンオフ時の制御端子の信号の振動を抑制し、誤ってターンオンすることを防止するようにした電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置を提供することにある。
【００１３】
【課題を解決するための手段】
（１）請求項１に記載の発明による電流制御型半導体素子用駆動回路は、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、(1)電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)電流制御型トランジスタをオフする期間のうちターンオフ検出手段で兆候が検出されるまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、電荷引き抜き手段に電荷の引き抜きを指示し、ターンオフ検出手段で兆候が検出された以降に、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示する制御回路とを備えることにより、上述した目的を達成する。
（２）請求項２に記載の発明による電流制御型半導体素子用駆動回路は、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、第２のスイッチ手段より高インピーダンスであって電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、(1)電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)電流制御型トランジスタをオフする期間のうちターンオフ検出手段で兆候が検出されるまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、ターンオフ検出手段で兆候が検出された以降に、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示するとともに、電荷引き抜き手段に電荷の引き抜きを指示する制御回路とを備えることにより、上述した目的を達成する。（３）請求項３に記載の発明による電流制御型半導体素子用駆動回路は、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、(1)電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、電荷引き抜き手段に電荷の引き抜きを指示し、ターンオフ検出手段で兆候が検出されたとき、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きを一旦停止するように指示する制御回路とを備えることにより、上述した目的を達成する。
（４）請求項４に記載の発明による電流制御型半導体素子用駆動回路は、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、第２のスイッチ手段より高インピーダンスであって電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、(1)電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、ターンオフ検出手段で兆候が検出されたとき、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きを一旦停止するように指示するとともに、電荷引き抜き手段に電荷の引き抜きを指示する制御回路とを備えることにより、上述した目的を達成する。
（５）請求項５に記載の発明は、請求項１〜４のいずれかに記載の電流制御型半導体素子用駆動回路において、ターンオフ検出手段は、電流制御型トランジスタの主電流端子の電圧もしくは電流に応じて兆候を検出することを特徴とする。
（６）請求項６に記載の発明による電流制御型半導体素子用駆動装置は、誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、第１の電流制御型トランジスタと直列に接続され、誘導性負荷に対して下アーム側に位置して第１の方向と異なる第２の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、第１の電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、(1)第１の電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)第１の電流制御型トランジスタをオフする期間のうち第１のターンオフ検出手段で兆候が検出されるまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、第１の電荷引き抜き手段に電荷の引き抜きを指示し、第１のターンオフ検出手段で兆候が検出された以降に、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示し、(3)第１の電流制御型トランジスタが逆方向にオンしている状態から逆回復する期間に、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第１の制御回路と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第３のスイッチ手段と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、第２の電流制御型トランジスタの制御端子から第４のスイッチ手段を介さずに第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、(1)第２の電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第３のスイッチ手段に正のパルス状電流の供給を指示し、(2)第２の電流制御型トランジスタをオフする期間のうち第２のターンオフ検出手段で兆候が検出されるまでの間、タイミング検出手段による検出タイミングに同期して第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、第２の電荷引き抜き手段に電荷の引き抜きを指示し、第２のターンオフ検出手段で兆候が検出された以降に、第４のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示し、(3)第２の電流制御型トランジスタが逆方向にオンしている状態から逆回復する期間に、タイミング検出手段による検出タイミングに同期して第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第２の制御回路とを備えることにより、上述した目的を達成する。
（７）請求項７に記載の発明による電流制御型半導体素子用駆動装置は、誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、第１の電流制御型トランジスタと直列に接続され、誘導性負荷に対して下アーム側に位置して第１の方向と異なる第２の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、第２のスイッチ手段より高インピーダンスであって第１の電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、(1)第１の電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)第１の電流制御型トランジスタをオフする期間のうち第１のターンオフ検出手段で兆候が検出されるまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、第１のターンオフ検出手段で兆候が検出された以降に、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示するとともに、第１の電荷引き抜き手段に電荷の引き抜きを指示し、(3)第１の電流制御型トランジスタが逆方向にオンしている状態から逆回復する期間に、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第１の制御回路と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第３のスイッチ手段と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、第４のスイッチ手段より高インピーダンスであって第２の電流制御型トランジスタの制御端子から第４のスイッチ手段を介さずに第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、(1)第２の電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第３のスイッチ手段に正のパルス状電流の供給を指示し、(2)第２の電流制御型トランジスタをオフする期間のうち第２のターンオフ検出手段で兆候が検出されるまでの間、タイミング検出手段による検出タイミングに同期して第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、第２のターンオフ検出手段で兆候が検出された以降に、第４のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示するとともに、第２の電荷引き抜き手段に電荷の引き抜きを指示し、(3)第２の電流制御型トランジスタが逆方向にオンしている状態から逆回復する期間に、タイミング検出手段による検出タイミングに同期して第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第２の制御回路とを備えることにより、上述した目的を達成する。
（８）請求項８に記載の発明による電流制御型半導体素子用駆動装置は、誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、第１の電流制御型トランジスタと直列に接続され、誘導性負荷に対して下アーム側に位置して第１の方向と異なる第２の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、第１の電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、(1)第１の電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)第１の電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、第１の電荷引き抜き手段に電荷の引き抜きを指示し、第１のターンオフ検出手段で兆候が検出されたとき、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きを一旦停止するように指示し、(3)第１の電流制御型トランジスタが逆方向にオンしている状態から逆回復が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第１の制御回路と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第３のスイッチ手段と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、第２の電流制御型トランジスタの制御端子から第４のスイッチ手段を介さずに第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、(1)第２の電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第３のスイッチ手段に正のパルス状電流の供給を指示し、(2)第２の電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、第２の電荷引き抜き手段に電荷の引き抜きを指示し、第２のターンオフ検出手段で兆候が検出されたとき、第４のスイッチ手段に負のパルス電流の供給および電荷の引き抜きを一旦停止するように指示し、(3)第２の電流制御型トランジスタが逆方向にオンしている状態から逆回復が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第２の制御回路とを備えることにより、上述した目的を達成する。
（９）請求項９に記載の発明による電流制御型半導体素子用駆動装置は、誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、第１の電流制御型トランジスタと直列に接続され、誘導性負荷に対して下アーム側に位置して第１の方向と異なる第２の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、第２のスイッチ手段より高インピーダンスであって第１の電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、パルス電流発生手段によるパルス状電流の発生タイミングを検出するタイミング検出手段と、(1)第１の電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)第１の電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、第１のターンオフ検出手段で兆候が検出されたとき、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きを一旦停止するように指示するとともに、第１の電荷引き抜き手段に電荷の引き抜きを指示し、(3)第１の電流制御型トランジスタが逆方向にオンしている状態から逆回復が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第１の制御回路と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第３のスイッチ手段と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、第４のスイッチ手段より高インピーダンスであって第２の電流制御型トランジスタの制御端子から第４のスイッチ手段を介さずに第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、(1)第２の電流制御型トランジスタをオンする期間に、タイミング検出手段による検出タイミングに同期して第３のスイッチ手段に正のパルス状電流の供給を指示し、(2)第２の電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、第２のターンオフ検出手段で兆候が検出されたとき、第４のスイッチ手段に負のパルス電流の供給および電荷の引き抜きを一旦停止するように指示するとともに、第２の電荷引き抜き手段に電荷の引き抜きを指示し、(3)第２の電流制御型トランジスタが逆方向にオンしている状態から逆回復が開始されてから所定時間が経過するまでの間、タイミング検出手段による検出タイミングに同期して第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第２の制御回路とを備えることにより、上述した目的を達成する。
【００１４】
【発明の効果】
（１）請求項１、２、５〜７に記載の発明によれば、正負のパルス状電流を交互に発生するパルス電流発生手段からのパルス状電流を、電流制御型トランジスタをオンする期間に第１（第３）のスイッチ手段で整流して電流制御型トランジスタの制御端子に正のパルス状電流を供給し、電流制御型トランジスタをオフする期間のうち電流制御型トランジスタのターンオフの兆候が検出されるまでの間に第２（第４）のスイッチ手段で整流して電流制御型トランジスタの制御端子に負のパルス状電流を供給する。ターンオフの兆候が検出されるまでは第２（第４）のスイッチ手段で電流制御型トランジスタの制御端子から電荷引き抜きを行い、ターンオフの兆候が検出された以降は負のパルス電流の供給を止めて電荷引き抜き手段のみで電荷引き抜きを行う。この結果、電流制御型半導体素子の制御端子における振動を防止できるとともに、負のパルス状電流を流し続ける場合に比べて回路の発熱を低減できる。
（２）請求項３〜５、８、９に記載の発明によれば、正負のパルス状電流を交互に発生するパルス電流発生手段からのパルス状電流を、電流制御型トランジスタをオンする期間に第１（第３）のスイッチ手段で整流して電流制御型トランジスタの制御端子に正のパルス状電流を供給し、電流制御型トランジスタをオフする期間が開始されてから所定時間が経過するまでの間に第２（第４）のスイッチ手段で整流して電流制御型トランジスタの制御端子に負のパルス状電流を供給する。電流制御型トランジスタのターンオフの兆候が検出されたとき、負のパルス状電流の供給は一旦停止される。ターンオフの兆候が検出されるまでは第２（第４）のスイッチ手段で電流制御型トランジスタの制御端子から電荷引き抜きが行われ、ターンオフの兆候が検出されたとき、負のパルス電流の供給が一旦停止されて電荷引き抜き手段のみで電荷引き抜きが行われる。この結果、電流制御型半導体素子の制御端子における振動を防止できる。また、一旦停止後の負のパルス電流は、所定時間が経過するまでしか供給されないから、負のパルス状電流を流し続ける場合に比べて回路の発熱を低減できる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
−第一の実施の形態−
図１は、本発明の第一の実施の形態による電流制御型半導体素子の駆動回路を示す図である。図１において、トランジスタＴｒ１を駆動する駆動回路およびトランジスタＴｒ２を駆動する駆動回路が上下に接続され、トランジスタＴｒ１およびＴｒ２によるハーフブリッジが構成されている。トランジスタＴｒ１およびＴｒ２は、モータなどから構成される誘導性負荷Ｌに駆動電流を供給する。たとえば、トランジスタＴｒ１のコレクタ端子は直流電源Ｖｄの正極側に接続され、トランジスタＴｒ２のエミッタ端子は直流電源Ｖｄの負極側に接続される。トランジスタＴｒ１のエミッタ端子とトランジスタＴｒ２のコレクタ端子との間に誘導性負荷Ｌが接続される。ここで、誘導性負荷Ｌの他端は直流電源Ｖｄの正極側に接続されているものとする。
【００１６】
このような誘導性負荷Ｌを駆動する電流制御型素子の駆動回路は、たとえば、誘導モータを制御するチョッパ回路、およびＨブリッジ回路などに用いられる。ハーフブリッジは、Ｈブリッジの片側を構成するものである。
【００１７】
上側アームを構成するトランジスタＴｒ１は、駆動回路からベース端子に流されるパルス電流ＩＢＵに応じてオン／オフされる。下側アームを構成するトランジスタＴｒ２は、駆動回路からベース端子に流されるパルス電流ＩＢＬに応じてオン／オフされる。トランジスタＴｒ１およびＴｒ２は、コンプリメンタリ駆動される。上側アームの駆動回路は、パルス電源と、制御回路１２Ｕと、Ｎ型ＭＯＳトランジスタＭ２１Ｕ、Ｍ２２ＵおよびＭ２３Ｕと、Ｖｃｅ検知回路１３Ｕと、タイミング検知回路１４Ｕとによって構成される。下側アームの駆動回路は、パルス電源と、制御回路１２Ｌと、Ｎ型ＭＯＳトランジスタＭ２１Ｌ、Ｍ２２ＬおよびＭ２３Ｌと、Ｖｃｅ検知回路１３Ｌと、タイミング検知回路１４Ｌとによって構成される。
【００１８】
パルス電源は上下アームで共通に使用される。パルス電源は、パルス発生回路１１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴＢとによって構成される。トランスＴＢには、コアと一次巻き線Ｐとを共通にして二次巻き線ＳＵおよびＳＬが巻かれている。二次巻き線ＳＵおよびＳＬは、極性が反対に巻かれている。
【００１９】
トランスＴＢの一次巻き線Ｐ側の回路には、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するためにスイッチＳＷ１およびＳＷ２が一次巻き線Ｐと直列に接続されている。また、一次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が一次巻き線Ｐと直列に接続されている。パルス発生回路１１は、スイッチＳＷ１およびＳＷ２を所定の周期でオン／オフさせるようにパルス状の制御信号Ｖｇ１１を出力する。
【００２０】
トランスＴＢの二次巻き線ＳＵ側の回路が上側アームを構成する。上側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタＭ２１ＵおよびＭ２２Ｕが直列に接続されている。ボディダイオードＤ２１Ｕは、Ｎ型ＭＯＳトランジスタＭ２１Ｕに内蔵される。ボディダイオードＤ２２Ｕは、Ｎ型ＭＯＳトランジスタＭ２２Ｕに内蔵される。トランジスタＴｒ１のベース端子−エミッタ端子間には、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２３Ｕが直列に接続されている。ここで、トランジスタＴｒ１のベース端子に電流を供給する二次巻き線ＳＵ側の電流経路には、寄生インダクタンスＬｓＵが存在する。
【００２１】
トランジスタＴｒ１に対する駆動指令は、不図示の外部コントローラからフォトカプラ１０１を介して制御回路１２Ｕに入力される。制御回路１２Ｕは、Ｔｒ１の駆動指令が入力されると、駆動指令に応じてＮ型ＭＯＳトランジスタＭ２１ＵおよびＭ２２Ｕのいずれか一方をオンし、他方をオフするように制御信号Ｖｇ２１ＵおよびＶｇ２２Ｕを出力する。制御回路１２Ｕはさらに、Ｎ型ＭＯＳトランジスタＭ２３Ｕをオン／オフする制御信号Ｖｇ２３Ｕを出力する。Ｖｃｅ検知回路１３Ｕは、トランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧ＶｃｅＵを検出する。制御回路１２Ｕには、誘導性負荷Ｌを流れる電流を検出する電流センサＳｉからの検出信号が入力される。
【００２２】
タイミング検知回路１４Ｕは、二次巻き線ＳＵに誘起される電圧Ｖ２Ｕ波形の立ち上がり、および立ち下がりタイミングを検出し、タイミング信号ＣＫ＿Ｕを制御回路１２Ｕへ送出する。制御回路１２Ｕは、このタイミング信号ＣＫ＿Ｕの立ち上がりおよび立ち下がりエッジに合わせて上記制御信号Ｖｇ２１Ｕ〜Ｖｇ２３Ｕを出力する。
【００２３】
トランスＴＢの二次巻き線ＳＬ側の回路が下側アームを構成する。下側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタＭ２１ＬおよびＭ２２Ｌが直列に接続されている。ボディダイオードＤ２１Ｌは、Ｎ型ＭＯＳトランジスタＭ２１Ｌに内蔵される。ボディダイオードＤ２２Ｌは、Ｎ型ＭＯＳトランジスタＭ２２Ｌに内蔵される。トランジスタＴｒ２のベース端子−エミッタ端子間には、抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌが直列に接続されている。ここで、トランジスタＴｒ２のベース端子に電流を供給する二次巻き線ＳＬ側の電流経路には、寄生インダクタンスＬｓＬが存在する。
【００２４】
トランジスタＴｒ２に対する駆動指令は、不図示の外部コントローラからフォトカプラ１０２を介して制御回路１２Ｌに入力される。制御回路１２Ｌは、Ｔｒ２の駆動指令が入力されると、駆動指令に応じてＮ型ＭＯＳトランジスタＭ２１ＬおよびＭ２２Ｌのいずれか一方をオンし、他方をオフするように制御信号Ｖｇ２１ＬおよびＶｇ２２Ｌを出力する。制御回路１２Ｌはさらに、Ｎ型ＭＯＳトランジスタＭ２３Ｌをオン／オフする制御信号Ｖｇ２３Ｌを出力する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ２のコレクタ端子−エミッタ端子間電圧ＶｃｅＬを検出する。制御回路１２Ｌには、誘導性負荷Ｌを流れる電流を検出する電流センサＳｉからの検出信号が入力される。
【００２５】
タイミング検知回路１４Ｌは、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌ波形の立ち上がり、および立ち下がりタイミングを検出し、タイミング信号ＣＫ＿Ｌを制御回路１２Ｌへ送出する。制御回路１２Ｌは、このタイミング信号ＣＫ＿Ｌの立ち上がりおよび立ち下がりエッジに合わせて上記制御信号Ｖｇ２１Ｌ〜Ｖｇ２３Ｌを出力する。
【００２６】
上述した駆動回路の動作タイミングを説明する。図２は、図１の駆動回路各部の動作タイミングを説明するタイミングチャートである。図２において、二次巻き線ＳＵに誘起される電圧Ｖ２Ｕ、制御回路１２Ｕに入力されるタイミング信号ＣＫ＿Ｕ、トランジスタＴｒ１に対する駆動指令（上アーム指令）、Ｎ型ＭＯＳトランジスタＭ２２Ｕのゲート端子に印加される制御信号Ｖｇ２２Ｕ、Ｎ型ＭＯＳトランジスタＭ２１Ｕのゲート端子に印加される制御信号Ｖｇ２１Ｕ、Ｎ型ＭＯＳトランジスタＭ２３Ｕのゲート端子に印加される制御信号Ｖｇ２３Ｕ、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌ、制御回路１２Ｌに入力されるタイミング信号ＣＫ＿Ｌ、トランジスタＴｒ２に対する駆動指令（下アーム指令）、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端子に印加される制御信号Ｖｇ２２Ｌ、Ｎ型ＭＯＳトランジスタＭ２１Ｌのゲート端子に印加される制御信号Ｖｇ２１Ｌ、Ｎ型ＭＯＳトランジスタＭ２３Ｌのゲート端子に印加される制御信号Ｖｇ２３Ｌの波形がそれぞれ示されている。
【００２７】
制御信号Ｖｇ１１は、所定の周期でオン／オフが繰り返される。制御信号Ｖｇ１１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。このとき、トランスＴＢの一次巻き線Ｐに流れる電流が増加し、二次巻き線ＳＵに誘起される電圧Ｖ２Ｕは正の向きになり、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは負の向きになる。制御信号Ｖｇ１１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴＢの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少する。二次巻き線ＳＵに誘起される電圧Ｖ２Ｕは負の向きになり、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは正の向きになる。
【００２８】
不図示の外部コントローラによる下アームの駆動指令がオンになると、下側アームを構成する制御回路１２Ｌがタイミング信号ＣＫ＿Ｌの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＬレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＬのボディダイオードＤ２１Ｌで半波整流された正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを介してトランジスタＴｒ２のベース端子へ流れ込む。この結果、トランジスタＴｒ２はキャリア注入されてターンオンする。図２において、制御信号Ｖｇ２２Ｌの波形で黒く塗られている部分は、トランジスタＴｒ２のベース端子へキャリアが注入されるタイミングを示す。
【００２９】
なお、上述した寄生インダクタンスＬｓＬの存在により、トランジスタＴｒ２のベース端子に流れる電流ＩＢＬは徐々に増加し、その波形は右上がりの傾きを有するパルス状波形になる。パルス発生回路１１による制御信号Ｖｇ１１のパルス周期は、トランジスタＴｒ２の中のキャリアのライフタイムより十分小さくされるので、トランジスタＴｒ２のベース端子に流れる電流ＩＢＬがパルス状の駆動電流であっても、トランジスタＴｒ２をターンオンさせることができる。後述するトランジスタＴｒ１についても同様である。
【００３０】
トランジスタＴｒ２がターンオンすると、負荷Ｌに対して図１の▲１▼で示す向きに電流が流れる。不図示の外部コントローラによる下アーム駆動指令がオフになると、図２のタイミングｔ１において、制御回路１２Ｌがタイミング信号ＣＫ＿Ｌの立ち下がりエッジに合わせて制御信号Ｖｇ２２ＬをＬレベルに、制御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＨレベルにする。したがって、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオフ、Ｎ型ＭＯＳトランジスタＭ２３ＬおよびＭ２１Ｌがオンされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２ＬのボディダイオードＤ２２Ｌで半波整流された負のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｌを介して二次巻き線ＳＬのドットの反対側へ流れる。これにより、トランジスタＴｒ２のベース端子からトランジスタＴｒ２内のキャリアの引き抜きが開始される。このとき、抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌを介する経路によるキャリア引き抜きもいっしょに行われる。図２において、制御信号Ｖｇ２１Ｌの波形で黒く塗られている部分は、トランジスタＴｒ２のベース端子からキャリアが引き抜かれるタイミングを示す。
【００３１】
トランジスタＴｒ２は、内部のキャリアが減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ２がターンオフする直前のタイミングｔ２において、コレクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値まで上昇するとこれを検知して検出信号を制御回路１２Ｌへ出力する。制御回路１２Ｌが入力された検出信号に応じて制御信号Ｖｇ２１ＬをＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２１Ｌがオフされる。これにより、トランジスタＴｒ２内のキャリア引き抜き電流が小さく絞られ、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に低下してトランジスタＴｒ２がターンオフする。以上説明した図２のＡ部は、トランジスタＴｒ２が順方向の導通状態からターンオフするタイミングを示している。制御回路１２Ｌは、電流センサＳｉからの検出信号によってトランジスタＴｒ１およびＴｒ２の導通の方向を判断し、制御信号Ｖｇ２１Ｌを制御している。
【００３２】
タイミングｔ２以降にトランジスタＴｒ２のベース端子から流れ出るキャリア引き抜き電流ＩＢＬを制限することは、ＲＬＣ共振現象のダンピングファクタのＲ成分を大きくしてベース端子における電圧振動を抑えることにつながる。これにより、トランジスタＴｒ２は、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に低下してターンオフし、ターンオフ後に再び誤ってターンオンすることがない。
【００３３】
トランジスタＴｒ２がオフすると、誘導性負荷Ｌから逆起電力が発生され、この逆起電力による電流が上側アームのＮ型ＭＯＳトランジスタＭ２３Ｕに内蔵されるボディダイオードＤ２３Ｕおよび抵抗器ＲＵを介してトランジスタＴｒ１のベース端子に流れ込む。トランジスタＴｒ１は、コレクタ−エミッタ間が逆バイアスされて逆方向にオンし、上記逆起電力による環流電流が図１の▲２▼で示す向きに流れる。
【００３４】
下アーム指令がオフされてから上アーム指令がオンされるまでの間に駆動指令のデットタイムが設けられる。デットタイムは、ハーフブリッジにおいて上下アームのトランジスタＴｒ１、Ｔｒ２の両方に対してオフ指令が出力される時間である。デットタイムにより、上下アームのトランジスタＴｒ１、Ｔｒ２が同時に順方向にオンして過大な貫通電流が流れることが防止される。なお、実際のデットタイムは、上述したタイミングｔ１から後述するタイミングｔ４までの間となる。
【００３５】
駆動指令のデットタイム後に不図示の外部コントローラによる上アームの駆動指令がオンになると、図２のタイミングｔ４において、上側アームを構成する制御回路１２Ｕがタイミング信号ＣＫ＿Ｕの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＵをＨレベルに、制御信号Ｖｇ２３ＵをＬレベルに、制御信号Ｖｇ２１Ｕを引き続きＬレベルにする。したがって、Ｎ型ＭＯＳトランジスタＭ２２Ｕがオン、Ｎ型ＭＯＳトランジスタＭ２３ＵおよびＭ２１Ｕがそれぞれオフされる。二次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＵのボディダイオードＤ２１Ｕで半波整流された正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｕを介してトランジスタＴｒ１のベース端子へ流れ込む。これにより、トランジスタＴｒ１にキャリアが注入される。この状態でトランジスタＴｒ１は、逆方向にオンしたままである。なお、図２において制御信号Ｖｇ２２Ｕの波形で黒く塗られている部分は、トランジスタＴｒ１のベース端子からキャリアが注入されるタイミングを示す。
【００３６】
不図示の外部コントローラによる上アームの駆動指令がオフになると、タイミングｔ５において、制御回路１２Ｕが制御信号Ｖｇ２２ＵをＬレベルに、制御信号Ｖｇ２３ＵをＨレベルに、制御信号Ｖｇ２１Ｕを引き続きＬレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｕがオフ、Ｎ型ＭＯＳトランジスタＭ２３Ｕがオン、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオフされる。
【００３７】
上アーム指令がオフされてから下アーム指令がオンされるまでの間に駆動指令のデットタイムが設けられる。実際のデットタイムは、上述したタイミングｔ５から後述するタイミングｔ６までの間となる。駆動指令のデットタイム後に不図示の外部コントローラによる上アームの駆動指令がオンになると、図２のタイミングｔ６において、制御回路１２Ｌがタイミング信号ＣＫ＿Ｌの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬをＬレベルに、制御信号Ｖｇ２１Ｌを引き続きＬレベルにする。したがって、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＬのボディダイオードＤ２１Ｌで半波整流された正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを介してトランジスタＴｒ２のベース端子へ流れ込む。これにより、トランジスタＴｒ２はキャリア注入されてターンオンし、図１の▲３▼に示す向きに電流が流れる。
【００３８】
上述したタイミングｔ６において、制御回路１２Ｕは、下アームの駆動指令がオンされてから１つ目のタイミング信号ＣＫ＿Ｕの立ち下がりエッジに合わせて制御信号Ｖｇ２１ＵをＨレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオンされる。二次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２ＵのボディダイオードＤ２２Ｕで半波整流された負のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｕを介して二次巻き線ＳＵのドット側へ流れる。図２において制御信号Ｖｇ２１Ｕの波形で黒く塗られている部分は、トランジスタＴｒ１のベース端子からキャリアが引き抜かれるタイミングを示す。
【００３９】
逆方向にオンしていたトランジスタＴｒ１は、トランジスタＴｒ２がターンオンして上記▲２▼の電流が流れなくなることと、トランジスタＴｒ１内のキャリア引き抜きが行われることによって内部のキャリアが減少を始める。キャリアの引き抜きは、ボディダイオードＤ２２ＵおよびＮ型ＭＯＳトランジスタＭ２１Ｕを介する経路と、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２３Ｕを介する経路とで行われる。この結果、トランジスタＴｒ１内のキャリアが速やかに減少してトランジスタＴｒ１がターンオフする。
【００４０】
以上説明した図２のＢ部は、トランジスタＴｒ１が逆方向の導通状態から逆回復するタイミングを示している。制御回路１２Ｕは、電流センサＳｉからの検出信号によってトランジスタＴｒ１およびＴｒ２の導通の方向を判断し、制御信号Ｖｇ２１Ｕを制御している。タイミングｔ６の直後について補足する。トランジスタＴｒ１が逆方向にオンしている間にトランジスタＴｒ２がターンオンされると、トランジスタＴｒ１が逆回復動作に入り、トランジスタＴｒ１内に蓄積されているキャリアがそのまま滞留する。これを放置すると、トランジスタＴｒ１はオフ状態でありながらコレクタ→エミッタ方向、すなわち順方向に電流が流れる状態にされ、トランジスタＴｒ１およびトランジスタＴｒ２を貫通する大きな貫通電流が流れるおそれがある。しかしながら、誘導性負荷Ｌを流れる電流が上記▲２▼から上記▲３▼の向きに変化すると速やかにトランジスタＴｒ１内のキャリアが引き抜かれるので、トランジスタＴｒ１に順方向の電流が流れることが防止される。
【００４１】
制御回路１２Ｕは、タイミング信号ＣＫ＿Ｕの次の立ち上がりエッジに合わせて制御信号Ｖｇ２１ＵをＬレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオフされる。
【００４２】
以上説明した第一の実施の形態によれば、以下の作用効果が得られる。
（１）下側アームのトランジスタＴｒ２をターンオフする際、コレクタ端子−エミッタ端子間電圧ＶｃｅＬの減少をＶｃｅ検知回路１３Ｌで検出することにより、トランジスタＴｒ２のターンオフ直前の状態（タイミングｔ２）を検出するようにした。したがって、パルス電流の立ち下がりに同期するタイミングｔ１からタイミングｔ２までの間にキャリア引き抜きを速やかに行い（Ａ部）、タイミングｔ２以降はキャリア引き抜き電流ＩＢＬを抑えてトランジスタＴｒ２のベース端子における電圧振動を抑制できる。この結果、トランジスタＴｒ２がターンオフするまでのストレージ時間Ｔｓを長くすることなく、ターンオフ時の誤ターンオンを防止できる。
（２）下側アームのトランジスタＴｒ２をターンオンする際、パルス電流の立ち下がりに同期するタイミングｔ６から二次巻き線ＳＵのドット側に流れ込む向きの電流を用いて、上側アームのトランジスタＴｒ１内に蓄積されている電荷を引き抜くようにした（Ｂ部）。トランジスタＴｒ１内に滞留している逆回復時の逆回復電荷（キャリア）があるとき、これをベース端子から引く抜くことにより、トランジスタＴｒ１がオフ状態でありながら順方向に電流が流れる状態にされる時間を短縮できる。
（３）トランジスタＴｒ２をターンオフする際にトランジスタＴｒ２のベース端子からキャリアを引き抜くとき（Ａ部）、トランジスタＴｒ１の逆回復時にトランジスタＴｒ１内に滞留している逆回復キャリアをトランジスタＴｒ１のベース端子から引き抜くとき（Ｂ部）、それぞれベース端子に流すキャリア引き抜き電流を必要最小限（上記の例ではそれぞれ１パルス分）だけ流すようにした。これにより、トランジスタＴｒ１およびＴｒ２がオフされている間に当該トランジスタのベース端子に負のパルス電流を常に流し続ける場合に比べて、回路で発生するノイズを大幅に低減できる。
【００４３】
−第二の実施の形態−
図３は、本発明の第二の実施の形態による電流制御型半導体素子の駆動回路を示す図である。図３において、図１と共通するものは図１と同じ符号を記して説明を省略する。第二の実施の形態では、第一の実施の形態に比べて、制御回路１２Ｕの代わりに制御回路１２１Ｕが、タイミング検知回路１４Ｕの代わりにタイミング検知回路１４１Ｕが、制御回路１２Ｌの代わりに制御回路１２１Ｌが、タイミング検知回路１４Ｌの代わりにタイミング検知回路１４１Ｌが、それぞれ設けられる。
【００４４】
図４は、図３の駆動回路各部の動作タイミングを説明するタイミングチャートである。図４において、二次巻き線ＳＵに誘起される電圧Ｖ２Ｕ、制御回路１２１Ｕに入力されるタイミング信号ＣＫ＿Ｕ、トランジスタＴｒ１に対する駆動指令（上アーム指令）、Ｎ型ＭＯＳトランジスタＭ２２Ｕのゲート端子に印加される制御信号Ｖｇ２２Ｕ、Ｎ型ＭＯＳトランジスタＭ２１Ｕのゲート端子に印加される制御信号Ｖｇ２１Ｕ、Ｎ型ＭＯＳトランジスタＭ２３Ｕのゲート端子に印加される制御信号Ｖｇ２３Ｕ、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌ、制御回路１２１Ｌに入力されるタイミング信号ＣＫ＿Ｌ、トランジスタＴｒ２に対する駆動指令（下アーム指令）、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端子に印加される制御信号Ｖｇ２２Ｌ、Ｎ型ＭＯＳトランジスタＭ２１Ｌのゲート端子に印加される制御信号Ｖｇ２１Ｌ、Ｎ型ＭＯＳトランジスタＭ２３Ｌのゲート端子に印加される制御信号Ｖｇ２３Ｌの波形がそれぞれ示されている。
【００４５】
第二の実施の形態では、第一の実施の形態に比べて、Ｎ型ＭＯＳトランジスタＭ２１Ｕのゲート端子に印加される制御信号Ｖｇ２１Ｕ、およびＮ型ＭＯＳトランジスタＭ２１Ｌのゲート端子に印加される制御信号Ｖｇ２１Ｌがそれぞれ異なる。そこで、制御信号Ｖｇ２１Ｕおよび制御信号Ｖｇ２１Ｌを中心に説明する。なお、駆動指令のデットタイムは、タイミング信号ＣＫ＿（ＣＫ＿Ｌ）の２．５周期分とする。
【００４６】
図４のＡ部は、トランジスタＴｒ２が順方向の導通状態からターンオフするタイミングを示している。ここまでの動作は上述した図２と同様である。トランジスタＴｒ２がオフすると、誘導性負荷Ｌから逆起電力が発生され、この逆起電力による電流が上側アームのＮ型ＭＯＳトランジスタＭ２３Ｕに内蔵されるボディダイオードＤ２３Ｕおよび抵抗器ＲＵを介してトランジスタＴｒ１のベース端子に流れ込む。トランジスタＴｒ１は、コレクタ−エミッタ間が逆バイアスされて逆方向にオンし、上記逆起電力による環流電流が図３の▲２▼で示す向きに流れる。トランジスタＴｒ２がターンオフした後のタイミングｔ３において、制御回路１２１Ｌは、制御信号Ｖｇ２１Ｌを再びＨレベルにする。タイミングｔ３以降に制御信号Ｖｇ２１ＬがＨレベルにされるのは、たとえば、制御信号Ｖｇ２２ＬがＬレベルにされた時点（タイミングｔ１）からタイミング信号ＣＫ＿Ｌの３．５周期分が経過するまでとする。この長さは、上記デットタイムの長さに応じて適宜設定される。
【００４７】
実際のデットタイム後のタイミングｔ４〜タイミングｔ５までトランジスタＴｒ１にキャリア注入される動作は、上述した図２の場合と同様である。タイミングｔ５において、制御回路１２１Ｕが制御信号Ｖｇ２２ＵをＬレベルに、制御信号Ｖｇ２３ＵをＨレベルに、制御信号Ｖｇ２１ＵをＨレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｕがオフ、Ｎ型ＭＯＳトランジスタＭ２３Ｕがオン、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオンされる。二次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２ＵのボディダイオードＤ２２Ｕで半波整流された負のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｕを介して二次巻き線ＳＵのドット側へ流れる。図４において制御信号Ｖｇ２１Ｕの波形で黒く塗られている部分は、トランジスタＴｒ１のベース端子からキャリアが引き抜かれるタイミングを示す。
【００４８】
タイミングｔ５以降に制御信号Ｖｇ２１ＵがＨレベルにされる期間は、たとえば、制御信号Ｖｇ２２ＵがＬレベルにされた時点（タイミングｔ５）からタイミング信号ＣＫ＿Ｕの３．５周期分が経過するまでとする。この長さは、上記デットタイムの長さに応じて適宜設定される。図４のタイミングｔ６において、制御回路１２１Ｌがタイミング信号ＣＫ＿Ｌの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬをＬレベルに、制御信号Ｖｇ２１Ｌを引き続きＬレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＬのボディダイオードＤ２１Ｌで半波整流された正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを介してトランジスタＴｒ２のベース端子へ流れ込む。これにより、トランジスタＴｒ２はキャリア注入されてターンオンし、図１の▲３▼に示す向きに電流が流れる。
【００４９】
上述したようにＨレベルにされている制御信号Ｖｇ２１Ｕの４つ目の黒塗り部分（Ｂ部）は、タイミングｔ６と一致する。逆方向にオンしていたトランジスタＴｒ１は、トランジスタＴｒ２がターンオンして上記▲２▼の電流が流れなくなることと、トランジスタＴｒ１内のキャリア引き抜きが行われることによって内部のキャリアが減少を始める。キャリアの引き抜きは、ボディダイオードＤ２２ＵおよびＮ型ＭＯＳトランジスタＭ２１Ｕを介する経路と、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２３Ｕを介する経路とで行われる。この結果、トランジスタＴｒ１内のキャリアが速やかに減少してトランジスタＴｒ１がターンオフする。
【００５０】
制御回路１２１Ｕは、タイミング信号ＣＫ＿Ｕの次の立ち上がりエッジに合わせて制御信号Ｖｇ２１ＵをＬレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオフされる。
【００５１】
以上説明した第二の実施の形態によれば、以下の作用効果が得られる。
（１）第一の実施の形態と同様に、下側アームのトランジスタＴｒ２をターンオフする際、コレクタ端子−エミッタ端子間電圧ＶｃｅＬの減少をＶｃｅ検知回路１３Ｌで検出することにより、トランジスタＴｒ２のターンオフ直前の状態（タイミングｔ２）を検出するようにしたから、トランジスタＴｒ２がターンオフするまでのストレージ時間Ｔｓを長くすることなく、ターンオフ時の誤ターンオンを防止できる。
（２）第一の実施の形態と同様に、下側アームのトランジスタＴｒ２をターンオンする際、二次巻き線ＳＵのドット側に流れ込む向きの電流を用いて、上側アームのトランジスタＴｒ１内に蓄積されている電荷を引き抜くようにしたから、トランジスタＴｒ１がオフ状態でありながら順方向に電流が流れる状態にされる時間を短縮できる。
（３）トランジスタＴｒ２をターンオフする際にトランジスタＴｒ２のベース端子からキャリアを引き抜く場合（Ａ部）、およびトランジスタＴｒ１の逆回復時にトランジスタＴｒ１内に滞留している逆回復キャリアをトランジスタＴｒ１のベース端子から引き抜く場合（Ｂ部）に、それぞれのトランジスタのベース端子に流すキャリア引き抜き電流を所定期間内（上記の例ではタイミング信号ＣＬ＿Ｕ（ＣＫ＿Ｌ）の３．５周期分以内）だけ流すようにした。これにより、トランジスタＴｒ１およびＴｒ２がオフされている間に当該トランジスタのベース端子に負のパルス電流を常に流し続ける場合に比べて、回路で発生するノイズを大幅に低減できる。
（４）ベース端子に流すキャリア引き抜き電流をタイミング信号ＣＬ＿Ｕ（ＣＫ＿Ｌ）の３．５周期分としたので、不図示の外部コントローラからの上（下）アームの駆動指令のタイミングと、パルス電源による電圧パルス（すなわち、タイミング信号ＣＬ＿Ｕ（ＣＫ＿Ｌ））のタイミングとの間に同期誤差が生じても、確実に回路で発生するノイズを低減できる。この理由を図５を参照して説明する。図５は、上アームのオン駆動指令の長さが図４に比べてタイミング信号ＣＬ＿Ｕの０．５周期分長くなった場合のタイミングチャートである。駆動指令のデットタイムを同じにする場合、実際のデットタイム（タイミングｔ５〜ｔ６）は１周期分狭くなるので、逆回復時のキャリア引き抜きタイミング（Ｂ'部）は、Ｈレベルにされている制御信号Ｖｇ２１Ｕの３つ目の黒塗り部分と一致する。この結果、Ｂ'部のタイミングで速やかにキャリアを引き抜くことができる。このように、所定期間内にベース端子にキャリア引き抜き電流を複数回流しているので、アーム駆動指令のタイミングとパルス電源の電圧パルスタイミングとの間に同期誤差が生じても、当該同期誤差を許容する駆動回路を構成できる。
【００５２】
タイミングｔ１からタイミングｔ２までの間、トランジスタＴｒ２のベース端子から低インピーダンスのキャリア引き抜き経路（ボディダイオードＤ２２ＬおよびＮ型ＭＯＳトランジスタＭ２１Ｌを介する経路）と、高インピーダンスのキャリア引き抜き経路（抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌを介する経路）との両方を介してトランジスタＴｒ２内のキャリアを抜くようにした。この代わりに、低インピーダンスのキャリア引き抜き経路のみを用いるようにしてもよい。この場合には、タイミングｔ１からタイミングｔ２までの間、低インピーダンスのキャリア引き抜き経路のみをオンし、タイミングｔ２以降は高インピーダンスのキャリア引き抜き経路のみをオンするようにキャリア引き抜き経路を切り換えてトランジスタＴｒ２内のキャリアを抜くようにする。
【００５３】
以上の説明では、下側アームのトランジスタＴｒ２をオン／オフさせる場合に、上側アームのトランジスタＴｒ１内に滞留するキャリアを引き抜く場合の動作を中心に説明したが、上側アームのトランジスタＴｒ１をオン／オフさせる場合に、下側アームのトランジスタＴｒ２内に滞留するキャリアを引き抜く場合の動作についても同様である。
【００５４】
抵抗器ＲＵ（ＲＬ）およびＮ型ＭＯＳトランジスタＭ２３Ｕ（Ｍ２３Ｌ）を介するキャリア引き抜き経路は、抵抗器ＲＵ（ＲＬ）によってインピーダンスを高めるようにしたが、抵抗器ＲＵ（ＲＬ）を省略してＮ型ＭＯＳトランジスタＭ２３Ｕ（Ｍ２３Ｌ）のオン抵抗を高めるようにしてもよい。Ｎ型ＭＯＳトランジスタＭ２３Ｕ（Ｍ２３Ｌ）のオン抵抗は、印加する制御信号Ｖｇ２３Ｕ（Ｖｇ２３Ｌ）のＨレベル時の電圧値を下げることによって高められる。
【００５５】
Ｖｃｅ検知回路１３Ｌでコレクタ端子−エミッタ端子間電圧ＶｃｅＬを検知する代わりに、コレクタ電流を検知してトランジスタＴｒ２のターンオフ直前の状態（タイミングｔ２）を検出するようにしてもよい。この場合には、トランジスタＴｒ２のコレクタ端子に流れ込むコレクタ電流の値が所定値以下になると検出信号を制御回路１２Ｌへ出力すればよい。
【００５６】
本発明による駆動回路は、一般的なバイポーラトランジスタだけに使用されるものではなく、ベース端子からキャリアを引き抜いてターンオフさせるときに、キャリア引き抜き速度が速すぎてベース信号が振動を起こすような種々の半導体素子に適用できる。とくに、トランジスタの動作が速く、電流の時間的変化が大きいことによるサージが発生しやすい半導体素子に対して本発明による駆動方法が有効である。
【００５７】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明する。パルス電流発生手段は、たとえば、パルス発生回路１１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴＢとによって構成される。制御端子は、たとえば、ベース端子が対応する。第１のスイッチ手段は、たとえば、ボディダイオードＤ２１ＵおよびＮ型ＭＯＳトランジスタＭ２２Ｕによって構成される。第２のスイッチ手段は、たとえば、ボディダイオードＤ２２ＵおよびＮ型ＭＯＳトランジスタＭ２１Ｕによって構成される。電荷は、キャリアが対応する。電荷引き抜き手段は、たとえば、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２３Ｕによって構成される。ターンオフ検出手段は、たとえば、Ｖｃｅ検知回路１３によって構成される。タイミング検出手段は、たとえば、タイミング検知回路１４Ｕ（タイミング検知回路１４Ｌ）によって構成される。主電流端子は、たとえば、コレクタ端子が対応する。
【００５８】
第１の電流制御型トランジスタは、トランジスタＴｒ１が対応する。第１の電荷引き抜き手段は、たとえば、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２３Ｕによって構成される。第１のターンオフ検出手段は、たとえば、Ｖｃｅ検知回路１３Ｕによって構成される。第２の電流制御型トランジスタは、トランジスタＴｒ２が対応する。第３のスイッチ手段は、たとえば、ボディダイオードＤ２１ＬおよびＮ型ＭＯＳトランジスタＭ２２Ｌによって構成される。第４のスイッチ手段は、たとえば、ボディダイオードＤ２２ＬおよびＮ型ＭＯＳトランジスタＭ２１Ｌによって構成される。第２の電荷引き抜き手段は、たとえば、抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌによって構成される。第２のターンオフ検出手段は、たとえば、Ｖｃｅ検知回路１３Ｌによって構成される。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図１】第一の実施の形態による電流制御型半導体素子の駆動回路を示す図である。
【図２】図１の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【図３】第二の実施の形態による電流制御型半導体素子の駆動回路を示す図である。
【図４】図３の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【図５】同期誤差が生じた場合の図３の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【図６】従来の技術による電流制御型半導体素子の駆動回路を示す図である。
【図７】図７の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【符号の説明】
１１…パルス発生回路、
１２Ｕ,１２Ｌ,１２１Ｕ,１２１Ｌ…制御回路、
１３Ｕ,１３Ｌ…Ｖｃｅ検知回路、
１４Ｕ、１４Ｌ、１４１Ｕ、１４１Ｌ…タイミング検知回路、
Ｌ…誘導性負荷、
Ｍ２１Ｕ〜Ｍ２３Ｕ,Ｍ２１Ｌ〜Ｍ２３Ｌ…Ｎ型ＭＯＳトランジスタ、
Ｔｒ１,Ｔｒ２…トランジスタ、       Ｖｓ,Ｖｄ…直流電源
【図１】
0003659227.tif 000002
【図２】
0003659227.tif 000003
【図３】
0003659227.tif 000004
【図４】
0003659227.tif 000005
【図５】
0003659227.tif 000006
【図６】
0003659227.tif 000007
【図７】
0003659227.tif 000008