(57)【特許請求の範囲】
【請求項１】
外部同期信号に同期して入力する入力映像信号をメモリに書き込んだ後に、装置内部の基準同期信号に同期した変換映像信号に生成する映像信号変換装置において、
前記入力映像信号の少なくとも２フィールド分を蓄積できるメモリと、
前記入力映像信号の１フィールド分を、前記外部同期信号に基づく書込周期期間で前記メモリに書き込む書込手段と、
前記基準同期信号に基づく読出周期期間で、前記メモリから前記入力映像信号の１フィールド分を前記変換映像信号として読み出す読出手段と、
前記メモリ内の２フィールドページに対して、どのフィールドページに書き込み又は読み出しを行うかの基礎となるリファレンスページを管理するページ管理手段と、
前記書込手段による前記リファレンスページへの書き込みを実行可能とする、前記書込周期期間内における書込フィールドページ確定時を制御する書込メモリ制御手段と、
前記読出手段による前記リファレンスページからの読み出しを実行可能とする、前記読出周期期間内における読出フィールドページ確定時を制御する読出メモリ制御手段と、を設け、
前記書込フィールドページ確定時は、前記書込周期期間内における前記入力映像信号の無い第１の無効領域期間内に設定され、
前記読出フィールドページ確定時は、前記読出周期期間内における前記変換映像信号の無い第２の無効領域期間内に設定され、
前記外部同期信号の検出時から前記書込フィールドページ確定時までの第１の期間と、前記基準同期信号の検出時から前記読出フィールドページ確定時までの第２の期間と、を異なる時間間隔とすることを特徴とする映像信号変換装置。
【請求項２】
前記ページ管理手段が書き込みと読み出しを行うフィールドページを異なるフィールドページに管理する場合には、前記第１の期間よりも前記第２の期間を長く設定することを特徴とする請求項１に記載の映像信号変換装置。
【請求項３】
前記ページ管理手段が書き込みと読み出しを行うフィールドページを同一のフィールドページに管理する場合には、前記第１の期間を前記第２の期間よりも長く設定することを特徴とする請求項１に記載の映像信号変換装置。
【請求項４】
前記書込フィールドページ確定時が前記第１の無効領域期間の開始時であり、前記読出フィールドページ確定時が前記第２の無効領域期間の終了時であることを特徴とする請求項２に記載の映像信号変換装置。
【請求項５】
前記書込フィールドページ確定時が前記第１の無効領域期間の終了時であり、前記読出フィールドページ確定時が前記第２の無効領域期間の開始時であることを特徴とする請求項３に記載の映像信号変換装置。
【請求項６】
前記第１の無効領域期間の開始時が前記書込周期期間の開始時であり、前記第２の無効領域期間の開始時が前記読出周期期間の開始時であることを特徴とする請求項１乃至５に記載の映像信号変換装置。
【請求項７】
前記第１の無効領域期間と前記第２の無効領域期間は、垂直帰線期間であることを特徴とする請求項１乃至６に記載の映像信号変換装置。
【請求項８】
前記書込フィールドページ確定時と前記読出フィールドページ確定時とは、前記入力映像信号の状態に応じて変更することを特徴とする請求項１乃至７に記載の映像信号変換装置。
【請求項９】
前記メモリを少なくとも４フィールドすなわち２フレーム分とし、前記ページ管理手段でのリファレンスページと、書込および読出メモリのページを１フレーム単位とすることを特徴とする請求項１乃至８に記載の映像信号変換装置。
【請求項１０】
前記入力映像信号のフィールドを判別するフィールド判別手段と、
前記フィールド判別手段の判別結果に基づき、前記入力映像信号のフィールド不連続を検出する検出手段と、を設け、
前記検出手段でフィールド不連続を検出した場合には、前記ページ管理手段がメモリ中の書込みおよび読出しを行っているフレームページを保持することを特徴とする請求項９に記載の映像信号変換装置。
【請求項１１】
前記検出手段によりフィールド不連続を検出した場合に、前記ページ管理手段が書込みおよび読出しを行っているフレームページの保持を行うか否かを切替可能としたことを特徴とする請求項１０に記載の映像信号変換装置。
【請求項１２】
前記入力映像信号がインターレースかノンインターレースかを判別するインターレース判別手段と、
疑似的にフィールドを付け替えるフィールド付替手段と、を設け、
前記インターレース判別手段により前記入力映像信号がノンインターレースと判別された場合には、前記フィールド付替手段により疑似的にフィールドを付け替えることを特徴とする請求項９に記載の映像信号変換装置。
【請求項１３】
インターレースモードからノンインターレースモード、またはノンインターレースモードからインターレースモードへの切り換わりの際に、前記ページ管理手段がメモリ中の書込みおよび読出しを行っているフレームページを保持することを特徴とする請求項１２に記載の映像信号変換装置。
【請求項１４】
インターレースモードからノンインターレースモード、およびノンインターレースモードからインターレースモードへの切り換わりのスレショルドレベルを、それぞれ可変とすることを特徴とする請求項１３に記載の映像信号変換装置。
【請求項１５】
１フレーム中のライン数を検出するライン数検出手段を設け、
前記ライン数検出手段により、ライン数の所定の変動を検出した場合に、前記ページ管理手段がメモリ中の書込みおよび読出しを行っているフレームページを保持することを特徴とする請求項９に記載の映像信号変換装置。
【請求項１６】
前記ページ管理手段により、メモリの読み出しを行っているフレームページが保持された場合に、フレーム出力であるｏｄｄ／ｅｖｅｎフィールドの出力ではなく、ｏｄｄ／ｏｄｄフィールド出力又はｅｖｅｎ／ｅｖｅｎフィールド出力とすることを特徴とする請求項９乃至１５に記載の映像信号変換装置。
【請求項１７】
前記メモリからの読み出しを行う場合に、ｏｄｄ／ｅｖｅｎフィールド出力とｏｄｄ／ｏｄｄフィールド出力とｅｖｅｎ／ｅｖｅｎフィールド出力を切り替え可能としたことを特徴とする請求項１６に記載の映像信号変換装置。
【請求項１８】
前記入力映像信号のブランク期間を検出するブランク検出手段と、
前記入力映像信号を強制的にミュートするマスク手段とを備え、
前記ブランク検出手段により入力映像信号のブランク期間を検出した場合に、前記マスク手段によりミュート信号を出力することを特徴とする請求項９に記載の映像信号変換装置。
【請求項１９】
前記ブランク検出手段により入力映像信号のブランク期間を検出した場合に、前記マスク手段による映像信号の強制ミュートを行うか行わないかを切り替え可能としたことを特徴とする請求項１８に記載の映像信号変換装置。
【請求項２０】
前記入力映像信号を強制的にミュートしている期間は、メモリへのアクセスを停止することを特徴とする請求項１８に記載の映像信号変換装置。
【請求項２１】
前記メモリを５２５・６０システムと６２５・５０システムで兼用することを特徴とする請求項１乃至２０に記載の映像信号変換装置。
【請求項２２】
前記５２５・６０システムにおいて、メモリを３次元ＹＣ分離回路用のメモリと共用することを特徴とする請求項１乃至２０に記載の映像信号変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号変換装置に関するものであり、外部入力映像信号を基準同期信号に同期した映像信号に変換するフレームシンクロナイザに関するものである。
【０００２】
【従来の技術】
近年、デジタル信号処理技術の発展に伴い、映像信号などを高能率符号化したデジタルデータを記録再生する装置が普及してきている。
【０００３】
これらの装置は、従来のアナログデータも記録できるようにするために、フレームシンクロナイザ等によるアナログデータの標準化および内部フレーム周波数への乗せ換えが必須となっている。
【０００４】
しかし、上記フレームシンクロナイザはテレビジョン放送局等では数多く導入されているが、多量のメモリを必要とし、メモリへの書き込み動作と読み出し動作の追抜き、追越しを防ぐための制御アルゴリズムが複難で回路規模が大きいなどコストが高く付くため、一般向けの製品に搭載するには大幅なコストダウンを図る必要があった。
【０００５】
そこで従来、特開平08-279992号公報に示されているような、メモリへの書き込み動作と読み出し動作の追抜き、追越しを防ぐ制御アルゴリズムを簡易化する技術が提案されている。
【０００６】
上記公報に記載された従来のフレームシンクロナイザの構成を図１６に示す。図１６において、１００はフレームシンクロナイザの全体を示し、１０１はアナログビデオ入カインタフェース、１０２はアナログデジタル変換器、１０３はライトクロックタイミングジェネレータ、１０４はセレクトスイッチ、１０５はデジタルビデオ入カインタフェース、１０６〜１０９はフィールドメモリ、１１０はフェーズロックドループ回路、１１０Ａは電圧制御発振器、１１１はライトメモリコントローラ、１１２はリードメモリコントローラ、１１３はリードクロックタイミングジェネレータ、１１４はフェーズロックドループ回路、１１４Ａは電圧制御発振器、１１５は出カインタフェースである。
【０００７】
このフレームシンクロナイザ１００では、まず入カビデオ信号に基づいて、書き込みを行うフィールドメモリ１０６〜１０９を選択する２桁の２進数Ｙ’Ｚ’がライトメモリコントローラ１１１から出力される。
【０００８】
そして基準ビデオ信号Ｓ１０８に基づいて読み出しを行うフィールドメモリ１０６〜１０９を選択する２桁の２進数ＹＺがリードメモリコントローラ１１２から出力される。
【０００９】
ここで２桁の２進数［Ｙ’Ｚ’］および［ＹＺ］は、［Ｙ’］および［Ｙ］が［０］の時は第１のフレームを示し、［Ｙ’］および［Ｙ］が［１］の時は第２のフレームを示し、［Ｚ’］および［Ｚ］が［０］の時は奇数フィールド（以下、ｏｄｄフィールドと称す）を示し、［Ｚ’］および［Ｚ］が［１］の時は偶数フィールド（以下、ｅｖｅｎフィールドと称す）を示している。
【００１０】
そして、フィールド、［Ｙ’Ｚ’］および［ＹＺ］は［００］の時はフィールドメモリ１０６、［０１］の時はフィールドメモリ１０７、［１０］の時はフィールドメモリ１０８、［１１］の時はフィールドメモリ１０９をそれぞれ選択するように設定されており、リードメモリコントローラ１１２では［Ｙ’Ｚ’］の値を監視し、［ＹＺ］と同一の値になった時すなわち同じフィールドメモリを同時にアクセスしている時は、書き込み動作と読み出し動作の追抜き、追越しの可能性を検出したと判断し、［Ｙ］の次の変化点で変化を止めることで読み出しを１フレームずらし、追抜き、追越しを防いでいる。因みに、この場合にはフレームシンクロナイザから出力されるビデオ信号Ｓ１１０は、入カビデオ信号（Ｓ１００，Ｓ１０１，Ｓ１０２，Ｓ１０３）に対して１フレーム分のデータの欠落、または同一フレームのデータが２回出力されることになる。
【００１１】
【発明が解決しようとしている課題】
しかしながら、上記公報には最少２つ以上のフィールドメモリを使用する旨記載されているが、フィールドメモリが２つの場合は同一フィールドメモリへの書き込み動作と読み出し動作が同時に行われる状態が起きやすい。図１７（ａ）に示すように、Ａ，Ｂの２つのフィールドメモリを用いた場合、外部入力同期信号と基準同期信号の位相のずれによっては、常時起きてしまうため、追抜き、追越しを防ぐ手段を別に備えるか、または図１７（ｂ）に示すように、Ａ，Ｂ，Ｃの３つのフィールドメモリを使用する必要がある。
【００１２】
また、外部入力映像信号の入カソースによっては乱れた映像データが出力される可能性がある。その例として、つなぎ撮りされたアナログＶＴＲの再生入力によるフィールドの不連続や、チューナからの入力中のチャンネル切り換えによるフィールドの不連続、１フレーム中のライン数の増減、異なるフレームデータの混在や、ゲーム機等のノンインターレース信号入力による片方のフィールドの連続や、ブランク信号の入力による同期ぬけ及び復帰後の同期信号位相等の不連続が挙げられる。しかし上記公報記載の技術ではこの種の問題点に関しては考慮されていない。
【００１３】
本発明は、前記の問題点を解消するためになされたものであって、非常に簡易な構成で書き込み動作と読み出し動作の追抜き、追越しを防ぐことができる映像信号変換装置を提供すること、及び、外部入力映像信号の同期信号が乱れた場合でも、正常な映像信号が出力される映像信号変換装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、次の構成を有する。
本発明の第１の要旨は、外部同期信号に同期して入力された入力映像信号をメモリに書き込んだ後に、装置内部の基準同期信号に同期した変換映像信号に生成する映像信号変換装置において、前記入力映像信号の少なくとも２フィールド分を蓄積できるメモリと、前記入力映像信号の１フィールド分を、前記外部同期信号に基づく書込周期期間で前記メモリに書き込む書込手段と、前記基準同期信号に基づく読出周期期間で、前記メモリから前記入力映像信号の１フィールド分を前記変換映像信号として読み出す読出手段と、前記メモリ内の２フィールドページに対して、どのフィールドページに書き込み又は読み出しを行うかの基礎となるリファレンスページを管理するページ管理手段と、前記書込手段が前記リファレンスページへの書き込みを実行可能とする前記書込周期期間内における書込フィールドページ確定時を制御する書込メモリ制御手段と、前記読出手段が前記リファレンスページからの読み出しを実行可能とする前記書込周期期間内における読出フィールドページ確定時を制御する読出メモリ制御手段と、を備える映像信号変換装置にある。
前記書込フィールドページ確定時は、前記書込周期期間内における前記入力映像信号の無い第１の無効領域期間内に設定され、前記読出フィールドページ確定時は、前記読出周期期間内における前記変換映像信号の無い第２の無効領域期間内に設定される。
そして、前記外部同期信号の発生時から前記書込フィールドページ確定時までの第１の期間と、前記基準同期信号の発生時から前記読出フィールドページ確定時までの第２の期間と、を異なる時間間隔とすることを特徴とする。
【００１５】
本発明の第１の要旨によれば、外部同期信号の発生時から前記書込フィールドページ確定時までの第１の期間と基準同期信号の発生時から前記読出フィールドページ確定時までの第２の期間とを異なる時間間隔とすることで、最小２フィールド分のメモリであっても、書込動作と読出動作の追抜き、追越しを防ぐことができた。
すなわち、従来は書込メモリ確定位置と読出メモリ確定位置とを各々の外部同期信号と基準同期信号の検出と略同時に設定されていたのに対し、本発明では更にそれらの相対的位置（時間）をずらすことで、そのズレの期間が追抜き、追越し防止のバッファ期間として機能している。
そして、前記書込フィールドページ確定時は、前記書込周期期間内における前記入力映像信号の無い第１の無効領域期間内に設定され、前記読出フィールドページ確定時は、前記読出周期期間内における前記変換映像信号の無い第２の無効領域期間内に設定されることで、映像データの書き込み、読み出しに悪影響なく上記の要旨を実現できる。
【００１６】
本発明の第２の要旨は、前記ページ管理手段が書き込みと読み出しを行うフィールドページを異なるフィールドページに管理する場合には、前記第１の期間よりも前記第２の期間を長く設定することを特徴とする要旨１に記載の映像信号変換装置にある。
【００１７】
本発明の第３の要旨は、前記ページ管理手段が書き込みと読み出しを行うフィールドページを同一のフィールドページに管理する場合には、前記第１の期間を前記第２の期間よりも長く設定することを特徴とする要旨１に記載の映像信号変換装置にある。
【００１８】
また、上記要旨２においては、前記書込フィールドページ確定時期を前記第１の無効領域期間の開始時とし、前記読出フィールドページ確定時期を前記第２の無効領域期間の終了時とし、上記要旨３においては、前記書込フィールドページ確定時を前記第１の無効領域期間の終了時とし、前記読出フィールドページ確定時を前記第２の無効領域期間の開始時とすることが望ましい。係る構成によれば、書込フィールドページ確定時と読出フィールドページ確定時のズレ量を最大限にすることができ、確実に追抜き、追越しを防ぐことができる。
更に、無効領域は、垂直帰線期間であることが望ましい。
【００１９】
本発明の第４の要旨は、前記第１の無効領域期間の開始時が前記書込周期期間の開始時であり、前記第２の無効領域期間の開始時が前記読出周期期間の開始時であることを特徴とする要旨１乃至３に記載の映像信号変換装置にある。
【００２１】
本発明の第５の要旨は、前記書込メモリのフィールドページ確定位置と前記読出メモリのフィールドページ確定位置とは、前記入力映像信号の状態に応じて変更することを特徴とする要旨１乃至４に記載の映像信号変換装置にある。係る構成により、より汎用的な装置とできる。
【００２２】
本発明の第６の要旨は、前記メモリを少なくとも４フィールドすなわち２フレーム分とし、前記ページ管理手段でのリファレンスページと、書込および読出メモリのページを1フレーム単位とし、前記入力映像信号のフィールドを判別するフィールド判別手段と、前記フィールド判別手段の判別結果に基づき、前記入力映像信号のフィールド不連続を検出する検出手段とを設け、前記検出手段でフィールド不連続を検出した場合には、前記ページ管理手段がメモリ中の書込みおよび読出しを行っているフレームページを保持することを特徴とする要旨１乃至５に記載の映像信号変換装置にある。
【００２３】
また、前記検出手段によりフィールド不連続を検出した場合に、前記ページ管理手段が書込みおよび読出し行っているフレームページの保持を行うか否かを切替可能とすることが望ましい。
すなわち、記録状態のよくないアナログＶＴＲの映像信号が入力された場合は、フィールドの誤判別や、テープの傷等により、フィールド不連続が頻発することが予想され、その場合、出力映像では画面ホールドが頻繁に起きるので、必要に応じてフィールド不連続によるリファレンスページ保持をＯＮ／ＯＦＦできるように切り替え式にしておくと便利である。
【００２４】
本発明の第７の要旨は、前記入力映像信号が、インターレースかノンインターレースかを判別するインターレース判別手段と、疑似的にフィールドを付け替えるフィールド付替手段とを備え、前記インターレース判別手段により前記入力映像信号がノンインターレースと判別された場合には、前記フィールド付替手段により疑似的にフィールドを付け替えることを特徴とする要旨１乃至５に記載の映像信号変換装置にある。係る構成により、インターレースとノンインターレースの切り替えがあっても、疑似的にフィールドを付け替えることで、正常な映像を出力できる。
【００２５】
本発明の第８の要旨は、インターレースモードからノンインターレースモード、またはノンインターレースモードからインターレースモードへの切り換わりの際に、前記ページ管理手段がメモリ中の書込みおよび読出しを行っているフレームページを保持することを特徴とする要旨１乃至５に記載の映像信号変換装置にある。
また、インターレースモードからノンインターレースモード、およびノンインターレースモードからインターレースモードへの切り換わりのスレショルドレベルが、それぞれ可変とするが望ましい。
【００２６】
本発明の第９の要旨は、１フレーム中のライン数を検出するライン数検出手段を設け、前記ライン数検出手段により、ライン数の所定の変動を検出した場合に、前記ページ管理手段がメモリ中の書込みおよび読出しを行っているフレームページを保持することを特徴とする要旨１乃至５に記載の映像信号変換装置にある。
【００２７】
本発明の第１０の要旨は、前記入力映像信号のブランク期間を検出するブランク検出手段と、前記入力映像信号を強制的にミュートするマスク手段とを備え、前記ブランク検出手段により入力映像信号のブランク期間を検出した場合に、前記マスク手段によりミュート信号を出力することを特徴とする要旨１乃至９に記載の映像信号変換装置にある。
また、前記ブランク検出手段により入力映像信号のブランク期間を検出した場合に、前記マスク手段による映像信号の強制ミュートを行うか行わないかを切り替え可能とすることが望ましい。
また、前記入力映像信号を強制的にミュートしている期間は、メモリへのアクセスを停止することが望ましい。それにより、消費電力を低減できる。
【００２８】
本発明の第６〜第１０の要旨によれば、入力映像信号のフィールド不連続や、インターレースモードとノンインターレースモードが切り替りや、１フレーム中のライン数が変動や、入力映像信号にブランク期間がある等の入力映像信号に乱れがあった場合でも、ページ管理手段がメモリ中の書込みおよび読出しを行っているフレームページを保持することで、正常な映像データを出力できる。
【００２９】
本発明の第１１の要旨は、前記メモリを５２５・６０システムと６２５・５０システムで兼用することを特徴とする要旨１乃至１０に記載の映像信号変換装置にある。係る構成により、どちらのシステムでも共用でき、汎用性が高まる。
また、前記５２５・６０システムにおいて、メモリを３次元ＹＣ分離回路用のメモリと共用することが望ましい。係る構成により、部品点数の削減の効果がある。
尚、前記ページ管理手段により、メモリの読み出しを行っているフレームページが保持された場合に、フレーム出力であるｏｄｄ／ｅｖｅｎフィールドの出力ではなく、ｏｄｄ／ｏｄｄフィールド出力又はｅｖｅｎ／ｅｖｅｎフィールド出力とすることができる。
また、前記メモリからの読み出しを行う場合に、ｏｄｄ／ｅｖｅｎフィールド出力とｏｄｄ／ｏｄｄフィールド出力とｅｖｅｎ／ｅｖｅｎフィールド出力を切り替え可能とできる。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
まず、２フィールド（フィールドページＡ，Ｂの２ページ）分のメモリを用いた場合の書き込み動作と読み出し動作の追抜き、追越しについて、図１〜図４を用いて説明する。
尚、図１〜図４では、書込メモリがＡの期間はフィールドページＡへの書き込みが行われ、Ｂの期間はフィールドページＢへの書き込みが行われることを示している。同様に読出メモリがＡの期間はフィールドページＡからの読み出しが行われ、Ｂの期間はフィールドページＢからの読み出しが行われることを示している。
【００３１】
また、フィールドページＡに書き込み、読み出しを行う映像データの各フィールド単位を時系列順に、Ａ０，Ａ１，Ａ２・・・とし、フィールドページＢに書き込み、読み出しを行う映像データの各フィールド単位を時系列順に、Ｂ０，Ｂ１，Ｂ２・・・のように示す。
【００３２】
図１、図２は、（ｉ）書き込みに対して読み出しが１フィールド〜２フィールド遅れるように、すなわち、読出メモリが書込メモリとは反対にセットされるように設定し、且つ、（ｉｉ）書込側の周期ＰＷａ（Ｔ１からＴ２）が読出側の周期ＰＲａ（Ｔ３からＴ４）より短い場合のタイミングチャートを示している。
【００３３】
図１、図２においては、書込側の周期ＰＷａが読出側の周期ＰＲａより短いため（ＰＷａ＜ＰＲａ）、追抜き、追越しの可能性が発生する。
図中では、読出側でフィールドページＡからの出力映像データＡ０の読み出し終了（Ｔ３）の後、書込メモリがフィールドページＡであるため、読出メモリがフィールドページＢにセットされる。その直後の時間Ｔ１に書込側でフィールドページＡへの入力映像データＡ１の書き込みが終了し、書込メモリがフィールドページＢにセットされるため、同一メモリ領域であるフィールドページＢに書込動作と読出動作が同時に行われることとなる。
【００３４】
そして、読出側がフィールドページＢからデータＢ０の読み出しを行っている最中に書込側で同じくフィールドページＢへのデータＢ１の書き込みが行われ、フィールドページＢへのデータＢ１の書き込みがデータＢ０の読み出しに追いついた場合には、追抜き、追越しが発生する。
【００３５】
図１においては、データＢ０の読み出し終了時Ｔ４までにデータＢ１の書き込みが追いつかないため、読み出しデータＢ０が正常に出力される。
【００３６】
しかし、図２においては、データＢ０の読み出し終了時Ｔ４より前にデータＢ1の書き込みが追いつく（Ｔ１‘）ため、フィールドページＢはＴ１’以降Ｔ２まではデータＢ１に上書きされてしまうため、読み出しデータＢ０が正常に出力されない。
【００３７】
図３、図４は、書き込みに対して読み出しが０フィールド〜１フィールド遅れるように、すなわち、読出メモリが書込メモリと同一にセットされるように設定した場合のタイミングチャートである。
【００３８】
図３、図４においては、書込側の周期ＰＷｂ（Ｔ１〜Ｔ２）が読出側の周期ＰＲｂ（Ｔ３からＴ４）より長いため追抜き、追越しの可能性が発生する。
【００３９】
図３、図４では、書込側でフィールドページＡへの書き込み終了（Ｔ１）後、書込メモリがＢにセットされる。その直後の時間Ｔ３に読出側でフィールドページＡからの読み出しが終了し、書込メモリがフィールドページＢであるため、読出メモリがフィールドページＢにセットされる。そのため、同一メモリ領域であるフィールドページＢに書き込み動作と読み出し動作が同時に行われる。そして、書込側がデータＢ１の書き込みを行っている最中に読出側でデータＢ１の読み出しが行われ、読み出しが書き込みに追いついた場合には、追抜き、追越しが発生する。
【００４０】
図３においては、データＢ１の書き込み終了（Ｔ２）までにデータＢ１の読み出し（読み出し終了時はＴ４）が追いつかないため、読み出しデータＢ１が正常に出力される。
【００４１】
しかし、図４においては、データＢ１の書き込み終了時Ｔ２より前にデータＢ１の読み出し（読み出し終了時はＴ４）が追いつき（Ｔ３’）、追い越して読み込んでしまうため、時間Ｔ３’以降Ｔ４までは未更新のデータＢ０（データＢ１の書き込まれる前にフィールドページＢに記載されていたデータ）が出力映像データとして出力されてしまうため、読み出しデータＢ１が正常に出力されない。以上のような仕組みによって、書き込み動作と読み出し動作の追抜き、追越しが発生する。
【００４２】
図示していないが、図１、図２のように書き込みに対して読み出しが１フィールド〜２フィールド遅れるように設定した時の書込側の書込周期ＰＷａが読出側の読出周期ＰＲａより長い場合は、同一フィールドのデータが２回出力されること（以下、２度読みと称す）により、書き込み動作と読み出し動作の追抜き、追越しは発生しない。
【００４３】
同様に図３、図４のように書き込みに対して読み出しが０フィールド〜１フィールド遅れるように設定した時の書込側の書込周期ＰＷｂが読出側の読出周期ＰＲｂより短い場合は、１フィールド分のデータの欠落が発生すること（以下、ドロップと称す）により、書き込み動作と読み出し動作の追抜き、追越しは発生しない。
【００４４】
次に、２フィールド分のメモリを使用した本実施の形態に係る信号変換装置を説明する。
本実施の形態においてまず着目したのは、図１〜図４に示す映像データに含まれている無効領域期間ＩＰ（ビデオ信号の場合は垂直帰線期間）であった。無効領域期間ＩＰには、映像データが無く、メモリへのアクセスも発生しないことから、この期間中は有効期間中の書き込みまたは読出メモリ領域と異なっていてもなんら問題にならない。
【００４５】
そこで、本実施の形態では、無効領域期間ＩＰを使用して、書込側と読出側のそれぞれの１フィールド期間における書込メモリを確定するタイミング位置と読出メモリを確定するタイミング位置を異ならせることにより、それぞれのメモリ確定位置から実際の書込および読出し終了位置までの期間の長さを変えることで、書込動作と読出動作の追抜き、追越し動作を抑えるものである。
【００４６】
図５、図６は、本実施形態の映像信号変換装置における映像データの書込み及び読出しのタイミングチャートの一例である。図５は、入力映像データの書き込みに対して出力映像データの読み出しが１フィールド〜２フィールド遅れるように設定した場合であり、図６は入力映像データの書き込みに対して出力映像データの読み出しが０フィールド〜１フィールド遅れるように設定した場合である。
【００４７】
図５、図６において、リファレンスページ＝書込メモリページとしているため、リファレンスページは省略している。また、Ｄ１は書込メモリを確定するタイミング位置（以下、「書込メモリのフィールドページ確定位置」と略記する）を、Ｄ２は読出メモリを確定するタイミング位置（以下、「読出メモリのフィールドページ確定位置」と略記する）をそれぞれ示している。
【００４８】
図５は、書込メモリのフィールドページ確定位置Ｄ１を入力映像データの無効領域期間ＩＰである垂直帰線期間の最初に設定し、読出メモリのフィールドページ確定位置Ｄ２を出力映像データの該垂直掃線期間ＩＰの最後に設定した場合のタイミングチャートを示している。
【００４９】
図５では、入力垂直同期信号ＩＳを基準とする書込側の書込周期ＰＷｃ（Ｔ１−Ｔ２間）が、基準垂直同期信号ＲＳを基準とする読出側の読出周期ＰＲｃ（Ｔ３−Ｔ４間）より短いため、追抜き、追越しの可能性が発生する。
【００５０】
図５では、読出側でフィールドページＡからデータＡ０の読出終了（Ｔ３）の後、読出メモリのフィールドページ確定位置Ｄ２（Ｔ５）での書込メモリがフィールドページＡであるため、読出メモリがフィールドページＢにセットされる（図５は、書き込みに対して読み出しが１フィールド〜２フィールド遅れるように設定した場合を示すため）。
【００５１】
読出メモリがフィールドページＢにセットされた直後の時間Ｔ１に、書込側ではデータＡ１の書き込みが終了し、書込メモリのフィールドページ確定位置Ｄ１（Ｔ１）により書込メモリがフィールドページＢにセットされるため、同一メモリ領域であるフィールドページＢに書込動作と読出動作が行われる。
【００５２】
そして、読出側がデータＢ０の読み出しを行っている最中に書込側でもデータＢ１の書き込みが行われ、書き込みが読み出しに追いついた場合には、追抜き、追越しが発生する。
【００５３】
しかしながら、読出側では読出メモリがフィールドページＢにセットされた読出メモリのフィールドページ確定位置Ｄ２（Ｔ５）から読出周期の終了時Ｔ４（次の基準垂直同期信号ＲＳの発生時）までの実読出期間ＰＲが出力映像データの有効領域期間Ｂ０の長さだけであるのに対し、書込側では書込メモリがフィールドページＢにセットされた書込メモリのフィールドページ確定位置Ｄ１（Ｔ１）から書込周期の終了Ｔ２（次の入力垂直同期信号の発生時）までの書込周期期間ＰＷｃ（垂直帰線期間ＩＰ＋有効領域期間Ｂ１）の長さであり、垂直帰線期間ＩＰの長さ分が安全マージンとなり、図５においてはデータＢ０の読出終了時（Ｔ４）までに書込データＢ１の書き込みが追いつかないため、読出データＢ０が正常に出力される。
【００５４】
データＢ０の読出終了（Ｔ４）の後、書込側ではデータＢ１の書き込みが終了し（Ｔ２）、書込メモリのフィールドページ確定位置Ｄ１により、書込メモリがフィールドページＡにセットされる。その後、読出メモリを確定する読出メモリのフィールドページ確定位置Ｄ２（Ｔ６）での書込メモリがフィールドページＡであるため、読出メモリが、再度、フィールドページＢにセットされてデータＢ１の読み出しが行われる。そのため、データＡ１のドロップにより、追抜き、追越しが回避される。
【００５５】
図６は、書込メモリのフィールドページ確定位置Ｄ１を入力映像データの無効領域である垂直帰線期間ＩＰの最後に設定し、読出メモリのフィールドページ確定位置Ｄ２を出力映像データの該垂直掃線期間ＩＰの最初に設定する場合のタイミングチャートを示している。
【００５６】
図６では、書込側の入力垂直同期信号ＩＳによって規定される書込周期（Ｔ１−Ｔ２間）が読出側の基準垂直同期信号ＲＳによって規定される読出周期（Ｔ３−Ｔ４間）より長いため、追抜き、追越しの可能性が発生する。
【００５７】
図６では、書込側でフィールドページＡへのデータＡ１の書込が終了（Ｔ１）し、垂直帰線期間ＩＰ経過後の書込メモリのフィールドページ確定位置Ｄ１（Ｔ５）で、書込メモリがフィールドページＢにセットされる。そして、その直後の時間Ｔ３に読出側ではデータＡ１の読み出しが終了する。
【００５８】
読出メモリのフィールドページ確定位置Ｄ２（Ｔ３）の時点での書込メモリがフィールドページＢであり、読出メモリもフィールドページＢにセットされるため、同一メモリ領域であるフィールドページＢに書込動作と読出動作が行われる。そして、書込側がデータＢ１の書き込みを行っている最中に読み出しが書き込みに追いついた場合には、追抜き、追越しが発生することとなる。
【００５９】
しかしながら、書込側では書込メモリがフィールドページＢにセットされてから書込終了までの期間（Ｄ１（Ｔ５）〜Ｔ２）が、入力映像データの有効領域期間Ｂ１の長さだけであるのに対し、読出側では読出メモリがフィールドページＢにセットされてから読出終了までの期間（Ｄ２（Ｔ３）〜Ｔ４）が、（垂直帰線期間ＩＰ＋有効領域期間Ｂ１）の長さＰＲであり、垂直帰線期間ＩＰの長さ分が安全マージンとなり、図６においては、データＢ１の書き込み終了までにデータＢ１の読み出しが追いつかないため、読み出しデータＢ1が正常に出力される。
【００６０】
その後、読出側ではデータＢ１の読み出しが終了し（Ｔ４）、読出メモリのフィールドページ確定位置Ｄ２（Ｔ４）による読出メモリのフィールドページ確定の時点での書込メモリがまだフィールドページＢであるため、読出メモリが、再度、フィールドページＢにセットされてデータＢ１の読み出しが行われるため、データＢ１の２度読みにより、追抜き、追越しが回避される。
【００６１】
因みに、図１に例えば走査線本数５２５本・毎秒６０フィールドのシステムを当てはめると、有効領域が２４０ラインで、垂直帰線期間がｏｄｄフィールドが２３ライン分、ｅｖｅｎフィールドが２２ライン分となる。よって、図５の場合における追抜き、追越しマージンは、垂直帰線期間の少ない方の２２ラインを用いたとすると下記（式１）のように計算される。
２４０／（２４０＋２２）＊１００＝９１．６０                  （式１）
従って、書込周期が約９１.６％にまで短くなっても、追抜き、追越しは発生しない。
【００６２】
同様に、図６の場合における追抜き、追越しマージンは下記（式２）のように計算される。
（２４０＋２２）／２４０＊１００＝１０９．１６                （式２）
したがって、書込周期が約１０９．２％まで長くなっても、追抜き、追越しは発生しない。
【００６３】
だだし、垂直帰線期間には、９ライン程度の文字放送データなど、データが含まれる可能性があるので、注意が必要である。
【００６４】
例えば、走査線本数５２５本・毎秒６０フィールドのシステムにおいて、映像データの有効領域の直前の９ラインに文字放送データが含まれている場合は、図５および図６における追抜き、追越しマージンは、下記（式３）、（式４）のように計算される。
２４９／（２４９＋１３）＊１００＝９５．０３                  （式３）
（２４９＋１３）／２４９＊１００＝１０５．２２                （式４）
【００６５】
従って、図５では書込周期が約９５％にまで短くなっても、追抜き、追越しは発生しない。同様に、図６では書込周期が約１０５．２％まで長くなっても、追抜き、追越しは発生しない。図５、図６共に、上記程度の追抜き、追越しマージンがあれば、通常の入力映像に対しては十分である。
【００６６】
しかし、入力映像がアナログＶＴＲの特殊再生映像の場合、特に高速サーチ映像の場合は、上記追抜き、追越しマージンを越える可能性がある。しかし、サーチ時等の場合、文字放送データはほとんどまともに再生できないため、その場合は有効期間を２４０ラインに変更しても問題ない。
【００６７】
従って、入力映像が通常状態の時は、有効期間を２４９ラインとして、書込メモリのフィールドページ確定位置Ｄ１および読出メモリのフィールドページ確定位置Ｄ２を設定し、入力映像がアナログＶＴＲのサーチ映像の時は、有効期間を２４０ラインとして、書込メモリのフィールドページ確定位置Ｄ１および読出メモリのフィールドページ確定位置Ｄ２の設定値を変更することで、十分な追抜き、追越しマージンを得ることができる。
【００６８】
次に、恒常的に書込周期と読出周期が異なる場合について、図７、図８を用いて説明する。
図７（ａ）および図７（ｂ）は、入力映像データの書き込みに対して出力映像データの読み出しが１フィールド〜２フィールド遅れるように設定し、前記図５と同様に書込メモリのフィールドページ確定位置Ｄ１は垂直帰線期間ＩＰの先頭に、読出メモリのフィールドページ確定位置Ｄ２は垂直帰線期間ＩＰの最後に設定している。
【００６９】
図８（ａ）および図８（ｂ）は、入力映像データの書き込みに対して出力映像データの読み出しが０フィールド〜１フィールド遅れるように設定し、前記図６と同様に書込メモリのフィールドページ確定位置Ｄ１は垂直帰線期間ＩＰの最後に、読出メモリのフィールドページ確定位置２は垂直帰線期ＩＰの最初に設定している。
【００７０】
尚、図７（ａ）、図８（ａ）は書込周期が読出周期より恒常的に短い場合であって、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２に対して進む速度が速く、図７（ｂ）、図８（ｂ）は書込周期が読出周期より恒常的に長い場合であって、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２に対して進む速度が遅い場合である。
【００７１】
先ず、図７（ａ）においては、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２に対して進む速度が速く、データＡ３の書き込み時とデータＡ２の読み出し時に、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２を追い抜く直前まで接近するが（Ｔ７１）、書込メモリのフィールドページ確定位置Ｄ１と読出メモリのフィールドページ確定位置Ｄ２による追い越し追い抜きマージンＲＰ１により、追抜き、追越しは発生しない。
【００７２】
その後、書込メモリのフィールドページ確定位置Ｄ１によりデータＢ３の書き込みが開始され（Ｔ７２）、その後の読出メモリのフィールドページ確定位置Ｄ２が書込メモリのフィールドページ確定位置Ｄ１に追い抜かれ、書込メモリＢのデータＢ２は読み込みが実行される前にデータＢ３が上書きされているために、読出メモリのフィールドページ確定位置Ｄ２（Ｔ７３）ではデータＡ３の読み出しが開始されることとなり、データＢ２のドロップが発生する。
【００７３】
図７（ｂ）においては、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２に対して進む速度が遅く、データＡ２の書き込み時とデータＢ１の読み出し時に、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２を追い越される直前まで接近するが（Ｔ７４）、書込メモリがメモリＡで、読出メモリがメモリＢであるため、追抜き、追越しは発生しない。
【００７４】
その後、書込メモリのフィールドページ確定位置Ｄ１を追い越した読出メモリのフィールドページ確定位置Ｄ２（Ｔ７５）では、書き込みに対して読み出しが１フィールド〜２フィールド遅れるように設定されているため、データＢ１の２度読みが発生する。その後、書込メモリのフィールドページ確定位置Ｄ１（Ｔ７６）により、データＢ２の書き込みが開始されるが、書き込み周期の方が長いため、追抜き、追越しは発生しない。
【００７５】
図８（ａ）においては、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２に対して進む速度が速く、データＢ１の書き込み時とデータＡ１の読み出し時に、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２を追い抜く直前まで接近するが（Ｔ８１）、書込メモリがＡで、読出メモリがＢであるため、追抜き、追越しは発生しない。
【００７６】
その後，書込メモリのフィールドページ確定位置Ｄ１（Ｔ８２）によりデータＡ２の書き込みが開始され、その後書込メモリのフィールドページ確定位置Ｄ１に追い抜かれる。図８（ａ）では、書き込みに対して読み出しが０フィールド〜１フィールド遅れるように設定されているため、読出メモリのフィールドページ確定位置Ｄ２（Ｔ８３）ではデータＡ２の読み出しが開始され、データＢ１のドロップが発生する。そして、データＡ２の書き込みとデータＡ２の読み出しが同時に行われるが、書き込み周期の方が短いため、追抜き、追越しは発生しない。また同様にデータＢ３の読み出しの後はデータＡ４のドロップが発生している（Ｔ８４）。
【００７７】
図８（ｂ）においては、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２に対して進む速度が遅く、データＡ３の書き込み時とデータＡ３の読み出し時に、書込メモリのフィールドページ確定位置Ｄ１が読出メモリのフィールドページ確定位置Ｄ２を追い越される直前まで接近するが（Ｔ８５）、書込メモリのフィールドページ確定位置Ｄ１と読出メモリのフィールドページ確定位置Ｄ２による追い越し追い抜きマージンＩＰ２により、追抜き、追越しは発生しない。
【００７８】
その後、書込メモリのフィールドページ確定位置Ｄ１を追い越した読出メモリのフィールドページ確定位置Ｄ２により（Ｔ８６）、データＡ３の２度読みが発生する。その後、書込メモリのフィールドページ確定位置Ｄ１（Ｔ８７）により、データＢ３の書き込みが開始されるが、書込メモリがＢで、読出メモリがＡであるため、追抜き、追越しは発生しない。
【００７９】
以上のように、本実施の形態によれば恒常的に書き込み周期と読み出し周期が異なる場合でも追抜き、追越しが発生しない。
【００８０】
次に、本実施の形態に係る映像信号変換装置の構成を図９に示すブロック図を参照して説明する。
図９において、１０は上記映像信号変換装置を適用したフレームシンクロナイザの全体を示し、１１はアナログビデオ入カインタフェース（以下、「ＡＩ／Ｆ」と略記する）、１２はアナログデジタル変換器（以下、「Ａ／Ｄ」と略記する）、１３はライトクロックタイミングジェネレータ（以下、「ＷＣＴＧ」と略記する）、１４はセレクトスイッチ、１５はデジタルビデオ入カインタフェース（以下、「ＤＩ／Ｆ」と略記する）、１６はメモリ、１７はフェーズロックドループ回路（以下、「ＰＬＬ」と略記する）、１７Ａは電圧制御発振器（以下、「ＶＣＯ」と略記する）、１８はライトメモリコントローラ、１９はリードメモリコントローラ、２０はリードクロックタイミングジェネレータ（以下、「ＲＣＴＧ」と略記する）、２１はＰＬＬ、２１ＡはＶＣＯ、２２は出カインタフェース（以下、「ＯＩ／Ｆ」と略記する）、及び２３はメモリ管理部である。
【００８１】
上記フレームシンクロナイザ１０における、例えばコンポジット信号（輝度（Ｙ）信号に色（Ｃ）信号が周波数多重されたＮＴＳＣ信号）の信号変換処理を以下に説明する。
【００８２】
先ず、アナログビデオ信号（Ｓ１，Ｓ２，Ｓ３）がＡＩ／Ｆ１１に入力される。
ＡＩ／Ｆ１１は、セレクタ機能と信号変換機能とを有し、入力されるアナログビデオ信号のうちいずれか１つ（この場合Ｓ１のコンポジット信号）が選択される。選択されたアナログビデオ信号は、コンポーネントのビデオ信号（輝度信号ＹＡ、色差信号ＲＡ−ＹＡ，ＢＡ−ＹＡ）に変換され、ビデオ信号Ｓ５としてＡ／Ｄ１２に出力されると共に、輝度信号ＹＡだけがＷＣＴＧ１３に出力される。
【００８３】
Ａ／Ｄ１２では、ＷＣＴＧ１３から供給される書込クロック信号ＷＣに基づいてビデオ信号Ｓ５がサンプリングされ、デジタルビデオ信号Ｓ６としてセレクトスイッチ１４に出力される。
【００８４】
セレクトスイッチ１４では、Ａ／Ｄ１２からのデジタルビデオ信号Ｓ６とＤＩ／Ｆ１５からのデジタルビデオ信号Ｓ７のうちいずれか１つ（この場合Ｓ６）が選択され、メモリ１６に出力される。
【００８５】
メモリ１６は、２フレーム分（２フレームページ）の記憶容量を有するメモリであり、ＷＣＴＧ１３からの書込クロック信号ＷＣにしたがってデータを書き込むと共に、ＲＣＴＧ２０からの読出クロック信号ＲＣにしたがってデータを読み出す。
【００８６】
ここで上述のＷＣＴＧ１３には、ＶＣＯ１７Ａを有するＰＬＬ１７が設けられており、入力されたアナログの輝度信号ＹＡまたはデジタルの輝度信号ＹＤ（この場合ＹＡ）を基にＰＬＬ１７で入カビデオ信号（Ｓ１，Ｓ２，Ｓ３，Ｓ４、この場合Ｓ１）に同期した書込クロック信号ＷＣが生成されると共に、メモリ１６への書込制御の基礎となる書込制御タイミング信号Ｓ８が生成される。
【００８７】
前記書込制御タイミング信号Ｓ８は、入カビデオ信号がｏｄｄフィールドであるかｅｖｅｎフィールドであるかを示すｏｄｄ／ｅｖｅｎパルス信号や入カビデオ信号の同期信号等で成り立っている。
【００８８】
そして、ＷＣＴＧ１３から書込クロック信号ＷＣがＡ／Ｄ１２、ライトメモリコントローラ１８、およびメモリ１６に出力されると共に、書込制御タイミング信号Ｓ８がライトメモリコントローラ１８に出力される。
【００８９】
ライトメモリコントローラ１８では、書込クロック信号ＷＣと書込制御タイミング信号Ｓ８を基にメモリ１６の所定のアドレスが生成され、書込信号ＷＳが出力される。
【００９０】
［書き込み制御］
ここで、書き込み制御のアルゴリズムを説明する。
ライトメモリコントローラ１８は、２フレーム（すなわち４フィールド）単位で書込動作を制御するものである。
【００９１】
まず、ライトメモリコントローラ１８では、書き込むビデオ信号（Ｓ６またはＳ７、この場合はＳ６）がｏｄｄフィールドかｅｖｅｎフィールドかが判断され、その結果に応じて２進数Ｚ’が生成される。すなわち、２進数Ｚ’は、ライトメモリコントローラ１８で判断されたフィールドの結果であり、［Ｚ’］＝［０］はｏｄｄフィールドを、［Ｚ’］＝［１］はｅｖｅｎフィールドを示す。
【００９２】
また、ライトメモリコントローラ１８では、メモリ管理部２３から入力される書き込みフレームページとなるリファレンスページ信号ＲＰを基に、書込メモリのフィールドページ確定位置Ｄ１で書込メモリをセットし、その結果に応じて２進数Ｙ’が生成される。
【００９３】
ここで、本実施の形態ではフレーム単位での処理を行うため、書込メモリのフィールドページ確定位置Ｄ１は１フレームに１回設定される。この場合、［Ｙ’］＝［０］は第１のフレームを、［Ｙ’］＝［１］は第２のフレームを示す。
従って、［Ｙ’Ｚ’］＝［００］は第１フレームのｏｄｄフィールドを、［Ｙ’Ｚ’］＝［０１］は第１フレームのｅｖｅｎフィールドを、［Ｙ’Ｚ’］＝［１０］は第２フレームのｏｄｄフィールドを、［Ｙ’Ｚ’］＝［１１］は第２フレームのｅｖｅｎフィールドをそれぞれ示している。
【００９４】
そしてライトメモリコントローラ１８では、［Ｙ’Ｚ’］が［００］の時に書込信号ＷＳ共に、所定の書込アドレス信号ＷＡＤがメモリ１６に出力され、ビデオ信号（この場合Ｓ６）が書き込まれる。
【００９５】
以下同様に，［Ｙ’Ｚ’］が［０１］の時、［Ｙ’Ｚ’］が［１０］の時、［Ｙ’Ｚ’］が［１１］の時は、それぞれの位置を示す所定の書込アドレスＷＡＤが出力され、メモリ１６にビデオ信号が書き込まれる。
【００９６】
ここでメモリ１６における第１フレームのデータを書き込む領域をメモリ領域Ａ、第２フレームのデータを書き込む領域をメモリ領域Ｂとすると、［Ｙ’］＝［０］の時はメモリ領域Ａに、［Ｙ’］＝［１］の時はメモリ領域Ｂに書き込みを行うことになる。
【００９７】
一方、読み出し時の基準信号（例えば、基準垂直同期信号）となる基準ビデオ信号Ｓ９がＲＣＴＧ２０に入力され、設けられているＶＣＯ２１Ａを有するＰＬＬ２１で基準ビデオ信号Ｓ９に同期した読出クロック信号ＲＣが生成されると共に、メモリ１６への読出制御の基礎となる読出制御タイミング信号Ｓ１０が生成される。この場合、読出制御タイミング信号Ｓ１０は、基準ビデオ信号Ｓ９がｏｄｄフィールドであるかｅｖｅｎフィールドであるかを示すｏｄｄ／ｅｖｅｎパルス信号や基準ビデオ信号の同期信号等で成り立っている。
【００９８】
そしてＲＣＴＧ２０から読出クロック信号ＲＣがＡ／Ｄ１２、リードメモリコントローラ１９、およびメモリ１６に出力されると共に、読出制御タイミング信号Ｓ１０がリードメモリコントローラ１９に出力される。
【００９９】
リードメモリコントローラ１９では、読出クロックＲＣと読出制御タイミング信号Ｓ１０およびメモリ管理部２３から供給されたリファレンスページ信号ＲＰを基にメモリ１６への読出信号ＲＳと共に所定の読出アドレスＲＡＤが出力される。
【０１００】
リードメモリコントローラ１９では、メモリ１６の同じ部分に同時に書き込み動作と読み出し動作が行われないように（すなわち書き込み動作と読み出し動作の追抜き、追越しが発生しないように）読み出し動作を制御する。
【０１０１】
リードメモリコントローラ１９の制御によって、メモリ１６から読み出されたビデオ信号ＶＳがＯＩ／Ｆ２２に供給され、基準ビデオ信号Ｓ９に同期したビデオ信号Ｓ１１として出力される。
【０１０２】
ＯＩ／Ｆ２２は、ビデオ信号Ｓ１１を出力する際に、メモリ管理部２３から出力されるマスク信号ＭＳを基に、ミュート（ブラックミュート、又はブルーミュート等）と呼ばれるマスク処理を行う。
【０１０３】
［読み出し制御］
ここで、読み出し制御のアルゴリズムを説明する。
リードメモリコントローラ１９は、ライトメモリコントローラ１８と同様に２フレーム（すなわち４フィールド）単位で読み出し動作を制御するものであり、基準ビデオ信号Ｓ９がｏｄｄフィールドかｅｖｅｎフィールドかが判断され、その結果に応じて２進数Ｚが生成される。
【０１０４】
この場合、２進数Ｚはリードメモリコントローラ１９で判断されたフィールドの結果であり、［Ｚ］＝［０］はｏｄｄフィールドを、［Ｚ］＝［１］はｅｖｅｎフィールドを示す。
【０１０５】
また、リードメモリコントローラ１９は、メモリ管理部２３から入力される読み込みフレームページとなるリファレンスページ信号ＲＰを基に、読出メモリのフィールドページ確定位置Ｄ２で読出メモリをセットし、その結果に応じて２進数Ｙが生成される。
【０１０６】
本実施の形態ではフレーム単位での処理を行うため、書込側と同様に読出メモリのフィールドページ確定位置Ｄ２は１フレームに１回設定される。この場合、書込側と同様に、［Ｙ］＝［０］は第１のフレームを、［Ｙ］＝［１］は第２のフレームを示す。
【０１０７】
従って、［ＹＺ］＝［００］は第１フレームのｏｄｄフィールドを、［ＹＺ］＝［０１］は第１フレームのｅｖｅｎフィールドを、［ＹＺ］＝［１０］は第２フレームのｏｄｄフィールドを、［ＹＺ］＝［１１］は第２フレームのｅｖｅｎフィールドをそれぞれ示している。
【０１０８】
リードメモリコントローラ１９では、［ＹＺ］が［００］の時に読出信号ＲＳと共に、所定の読出アドレスＲＡＤがメモリ１６に出力され、ビデオ信号が読み出される。以下同様に、［ＹＺ］が［０１］の時、［ＹＺ］が［１０］の時、［ＹＺ］が［１１］の時はそれぞれの位置を示す所定の読出アドレスＲＡＤが出力され、メモリ１６からビデオ信号ＶＳが読み出される。
【０１０９】
ここで書込側と同様にメモリ１６における第１フレームのデータを書き込む領域をメモリ領域Ａ、第２フレームのデータを書き込む領域をメモリ領域Ｂとすると、［Ｙ］＝［０］の時はメモリ領域Ａから、［Ｙ］＝［１］の時はメモリ領域Ｂから読み出しを行うことになる。
【０１１０】
［メモリ管理部］
図１０は、メモリ管理部２３の回路ブロック図であり、図１１はメモリ管理部２３における処理の流れ図である。以下、図面を参照しつつメモリ管理部２３の処理を説明する。
【０１１１】
図１０において、３０は入力同期信号処理回路、３１はフィールド不連続検出回路、３２はライン数エラー検出回路、３３はインターレース／ノンインターレース判別回路、３４はリファレンスページ生成回賂、３５はブランク検出回路、及び３６はマスク信号生成回路である。
【０１１２】
先ず、入力映像信号が乱れた場合について説明する。
フィールド不連続検出回路３１で、入力された垂直同期信号ＩＶＳと水平同期信号ＩＨＳに基づいて、フィールド不連続判定を行い（図１１のＦ１，Ｆ１ａ）、フィールド不連続判定結果ＦＥを出力する。また、該フィールド不連続検出回路３１で前フィールドのフィールド不連続判定結果ＦＲＤを保持する（Ｆ１ｂ）。
【０１１３】
同様に、ライン数エラー検出回路３２で、垂直同期信号ＩＶＳと水平同期信号ＩＨＳに基づいて、１フィールド中のライン数が所定の値を満たしているか判断し（図１１のＦ１，Ｆ１ｃ）、満たしていない場合にエラーフラグＬＥを立てる。また、ライン数エラー検出回路３２で前フィールドのライン数判定結果ＬＥＤを保持する（Ｆ１ｄ）。
【０１１４】
次に、インターレース／ノンインターレース判別回路３３で、垂直同期信号ＩＶＳにしたがってフィールド毎に、フィールド不連続検出回路３１からのフィールド不連続判定結果ＦＥと、前フィールドのフィールド不連続判定結果ＦＥＤとを参照し、フィールド不連続が所定の回数を越えた場合に、フラグＦＬ１を立てるとともにｏｄｄ／ｅｖｅｎフィールドの疑似付替信号Ｏ／Ｅを出力する（Ｆ２，Ｆ２ａ）。尚、フィールドが連続（正常）に戻った場合も、正常の連続が所定の回数を越えた場合にフラグＦＬ１をリセットする（Ｆ２，Ｆ２ａ）。
【０１１５】
入力同期信号処理回路３０では、入カされた垂直同期信号ＩＶＳと水平同期信号ＩＨＳから、フレームのスタートを検出するが、インターレース／ノンインターレース判別回路３３のフラグＦＬ１が立っている場合は、ｏｄｄ／ｅｖｅｎフィールドの疑似付替信号Ｏ／Ｅにしたがってフレームのスタートを検出する（Ｆ３）。
【０１１６】
上記結果を基に、リファレンスページ生成回路３４でメモリ１６の領域管理を行う（Ｆ４，Ｆ５）。
【０１１７】
先ず、入力同期信号処理回路３０からのフレームスタート信号ＦＳにしたがって、フレームスタート時にリファレンスページＲＰを確定する（Ｆ３ａ）。
【０１１８】
インターレースモードの時は、ライン数判定、前フィールドのライン数判定、フィールド不連続判定、前フィールド不連続判定の全てがエラーでない時のみ、リファレンスページＲＰを更新する（Ｆ３ａ）。
ノンインターレースモードの時は、ライン数判定、前フィールドのライン数判定がエラーでない時のみ、リファレンスページＲＰを更新する。
それ以外の場合は、リファレンスページＲＰは更新されず、保持される。
【０１１９】
前記リファレンスページＲＰを基に、書込メモリは書込メモリのフィールドページ確定位置Ｄ１で、リファレンスページＲＰをそのままセットし（Ｆ４ａ）、メモリ領域Ａまたはメモリ領域Ｂが指定される（Ｆ４）。
【０１２０】
次に、読出メモリであるが、本実施の形態では正常な映像データを出力するため、正常な１フレーム分の映像データの書き込みが行われたかを判定する。そのため書き込みに対して読み出しが１フレーム〜２フレーム遅れるように、リファレンスページＲＰの値から１引いた値（この場合２フレームページであり１ビットの２進数となるため、値を反転させてもよい）を読出メモリのフィールドページ確定位置Ｄ２でセットし（Ｆ５ａ）、メモリ領域Ａまたはメモリ領域Ｂが指定される（Ｆ５）。
【０１２１】
また、マスク信号は次のように生成される。ブランク信号が入ってきた場合は、水平同期信号ＩＨＳが来なくなるため、ブランク検出回路３５では水平同期信号ＩＨＳの周期を測定し（Ｆ６）、周期が所定の値を越えた場合にブランクと判定する（Ｆ７）。また、ライン数エラー検出回路３２からのライン数判定の値ＬＥも参照し、ブランク判定又はライン数エラーの際に、水平同期信号エラーフラグＦＬ２を立てる。そしてマスク信号生成回路３６で、フレームパルスの先頭で水平同期信号エラーフラグＦＬ２を参照し、所定の回数分連続した場合にマスク信号ＭＳを出力する。
【０１２２】
以上のような処理により、外部入力映像データが乱れた場合のデータの読み書きがどのように行われるかを、図１２〜図１５を用いて説明する。
【０１２３】
図１２は、つなぎ撮り等によるフィールド不連続（ｏｄｄフィールド連続）の場合のタイミングチャートを示している。
図１２において、Ｂ２のｏｄｄフィールド１２ａの書き込みの次は、フィールド検出でＢ３のｏｄｄフィールド１２ｂが検出されるため、フィールド不連続となりフィールドエラーフラグＦＥが立ち、書込メモリＢと読出メモリＢが保持される。
【０１２４】
Ｂ２のｏｄｄフィールド１２ａのデータだけ書き込まれたメモリ領域ＢにデータＢ３が上書きされ、前フィールドエラーフラグＦＥＤの解除後にリファレンスページ保持が解除されてデータＢ３が読み出されるため、正常な映像データが出力される。また、図示してはいないがｅｖｅｎフィールド連続の場合も、同様にリファレンスページの保持により正常な映像データが出力される。
【０１２５】
図１３は、インターレースからノンインターレース（ｏｄｄフィールドのみ）に切り換わった場合のタイミングチャートを示している。
図１３において、Ｂ２のｏｄｄフィールド１３ａの書き込みの次は、フィールド検出でＢ３のｏｄｄフィールド１３ｂが検出されるため、フィールド不連続となりフィールドエラーフラグＦＥが立ち、書込メモリＢと読出メモリＡが保持される。
【０１２６】
しかし、Ｂ３のｏｄｄフィールド１３ｂの書き込みの次は、フィールド検出でＢ４のｏｄｄフィールド１３ｃが検出され、以下ｏｄｄフィールドが連続して検出されるため、フィールドエラーフラグＦＥは立ったままとなる。
【０１２７】
インターレース／ノンインターレース判別回路３３で検出されるフィールド不連続カウントは、フィールドエラーフラグＦＲの立ち上がりでリセットされ、フィールドエラーフラグＦＥと前フィールドエラーフラグＦＥＤの両方が立っている間カウントアップし、フィールドエラーが何回続いているかを示す。そして所定の回数（図では４回）続いた場合にノンインターフラグＦＬ１を立て、疑似フィールド付換信号Ｏ／Ｅを発生し、Ｂ８の疑似ｏｄｄフィールド、疑似ｅｖｅｎフィールドを書き込む。
【０１２８】
以降、リファレンスページ保持が解除され、Ａ９以降の書き込みが順次行われ、読み出しもＡ２の次からＢ８以降が読み出され、正常な映像データが出力される。ｅｖｅｎフィールドのみのノンインターレースの場合も同様である。
【０１２９】
また、図示してはないが、ノンインターレースからインターレースに切り替わった場合も同様に、フィールドエラーの解除の連続をカウントし、所定の回数続いたところでノンインターフラグＦＬ１を解除する。そして切り換わるまでの期間、リファレンスページＲＰを保持することで、正常な映像データが出力される。
【０１３０】
図１４は、ライン数変動（減少）が有った場合のタイムチャートを示している。
図１４において、Ｂ２のｏｄｄフィールド１４ａのライン数が所定の値より少ないと判定され、ライン数エラーフラグＬＥが立ち、書込メモリＢと読出メモリＡが保持される。
【０１３１】
Ｂ２のライン数不足のデータが書き込まれたメモリ領域Ｂに、Ｂ３のデータが上書きされ、前ライン数エラーフラグＬＥＤの解除後にリファレンスページ保持が解除されてＢ３のデータが読み出されるため、正常な映像データが出力される。また、図示してはいないがライン数が増加した場合も、同様にリファレンスページの保持により正常な映像データが出力される。
【０１３２】
図１５は、ブランク入力の場合のタイミングチャートを示している。
ブランク入力は入力同期信号が来なくなるのだが、垂直同期信号が来なくなる場合、水平同期信号が来なくなる場合、垂直同期信号と水平同期信号の両方が来なくなる場合の３つの場合が考えられる。図１５は、垂直同期信号が来なくなる場合を示している。
【０１３３】
図１５において、Ｂ２のｏｄｄフィールド１５ａの書き込み中に垂直同期信号が来なくなるが、水平同期信号は動作し続けているためにライン数カウント値が所定の値より多いと判定され、ライン数エラーフラグＬＥが立ち、書込メモリＢと読出メモリＡが保持される。
【０１３４】
そしてライン数エラーフラグＬＥと水平同期信号ＩＨＳの周波数エラーフラグ（図示せず）のＯＲをとった水平同期エラーフラグＦＬ２が立つ。以後もライン数エラーフラグＬＥが立ったままとなるため水平同期エラーフラグＦＬ２も立ったままとなる。
【０１３５】
ブランク検出回路３５での水平同期エラーカウントは、水平同期信号エラーフラグＦＬ２の立ち上がりでリセットされ、水平同期信号エラーフラグＦＬ２と前フレーム水平同期エラーフラグＦＬ２Ｄの両方が立っている間カウントアップし、水平同期エラーが何回続いているが数える。そして所定の回数（図では４回）続いた場合にブランクフラグ（マスク信号）ＭＳを立て、読出データを例えばブラックミュート信号にマスクする。
【０１３６】
また、図示してはいないが水平同期信号が来ない場合、及び垂直同期信号と水平同期信号の両方が来なくなる場合は、水平同期信号が来ない場合で兼用しており、水平同期信号が来なくなった場合に水平同期信号の周波数エラーフラグ（図示せず）が立ち、ライン数エラーフラグＬＥと水平同期信号の周波数エラーフラグのＯＲをとった水平同期信号エラーフラグＦＬ２が立つ。以後は上記と同様に水平同期エラーが何回続いているが数え、所定の回数続いた場合にブランクフラグ（マスク信号）ＭＳを立て、読み出しデータをマスクする。
【０１３７】
ここで、記録状態のよくないアナログＶＴＲの映像信号が入力された場合は、フィールドの誤判別や、テープの傷等により、フィールドエラーが頻発することが予想される。その場合、出力映像では画面ホールドが頻繁に起きたり、場合によってはマスク信号が出力されてしまうので、必要に応じて上記フィールドエラーによるリファレンスページ保持やマスク処理を、それぞれＯＮ／ＯＦＦできるように切り替え式にしておくと便利である。
【０１３８】
また、インターレースからノンインターレースへの切り替え時のスレショルドレベルと、ノンインターレースからインターレースへの切り替え時のスレショルドレベルは別々の値を設定してもよい。
【０１３９】
また、映像信号を強制的にマスクしている期間中は、メモリへのアクセスを停止することで、消費電力を低減することが可能である。
【０１４０】
また、読出メモリが保持された場合や、フレームの２度読みが発生する場合は、出力映像を同一フィールドの２度出しとすることでフリッカなどの対策を行うことも可能である。
【０１４１】
ところで、本実施の形態においては、２フレーム分のメモリを使用するが、メモリを外付けにする場合、専用のメモリよりも汎用メモリを用いた方がコスト的に有利である。１６ＭＢｙｔｅの汎用ＲＡＭを用いた場合、走査線本数５２５本・毎秒６０フィールドのシステム（以下、「５２５・６０システム」と略記する）および走査線本数６２５本・毎秒５０フィールドのシステム（以下、「６２５・５０システム」と略記する）のどちらでも２フレーム分が確保できる。したがって、本実施の形態での映像信号変換装置を５２５・６０システムと６２５・５０システムで兼用とした場合にも、どちらのシステムでも使用メモリを共用できる。また、５２５・６０システムの場合、３フレーム分確保できるため、３次元ＹＣ分離回路用のメモリと共用することも可能である。
【０１４２】
以上の実施の形態で説明したように、書込メモリのフィールドページ確定位置と読出メモリのフィールドページ確定位置を異ならせることにより、最小２フィールド分のメモリで書き込み動作と読み出し動作の追抜き、追越しを防ぐことができる。
【０１４３】
また、リファレンスページＲＦを管理すること、及び映像データの強制マスクを行うことで、外部入力映像データに乱れがあっても正常な映像データを出力することができる。
【０１４４】
【発明の効果】
本発明によれば、最小２フィールド分のメモリで書き込み動作と読み出し動作の追抜き、追越しを防ぐことができるようにしたので、非常に簡易かつ回路規模の小さな構成の映像信号変換装置を実現することができる。
【０１４５】
またコンボジット信号等の入力映像データの同期信号が乱れた場合でも、入力同期信号の乱れを検出し、２フレーム分のメモリのページを管理すること、及び映像データの強制マスクを行うことで、正常な映像データが出力されるため、画質を高めた映像信号変換装置を実現することができる。
【図面の簡単な説明】
【図１】追抜き、追越し発生の仕組みを説明するためのタイミング図である。
【図２】追抜き、追越し発生の仕組みを説明するためのタイミング図である。
【図３】追抜き、追越し発生の仕組みを説明するためのタイミング図である。
【図４】追抜き、追越し発生の仕組みを説明するためのタイミング図である。
【図５】本発明の実施の形態の映像信号変換装置におけるデータ読み書き動作のタイミング図である。
【図６】本発明の実施の形態の映像信号変換装置におけるデータ読み書き動作のタイミング図である。
【図７】本発明の実施の形態において書き込み周期と読み出し周期が異なる場合のデータ読み書き動作のタイミング図である。
【図８】本発明の実施の形態において書き込み周期と読み出し周期が異なる場合のデータ読み書き動作のタイミング図である。
【図９】本発明の実施の形態に係る映像信号変換装置のブロック図である。
【図１０】本発明の実施の形態に係るメモリ管理部２３のブロック図である。
【図１１】図１０に示すメモリ管理部２３の処理の流れを例示するフローチャートである。
【図１２】本発明の実施の形態に係る入力映像データにフィールド不連続がある場合のデータ読み書き動作のタイミング図である。
【図１３】本発明の実施の形態に係る入力映像データにインターレース・ノンインターレースへの切り換わりがある場合のデータ読み書き動作のタイミング図である。
【図１４】本発明の実施の形態に係る入力映像データにライン数変動がある場合のデータ読み書き動作のタイミング図である。
【図１５】本発明の実施の形態に係る入力映像データにブランク入力がある場合のデータ読み書き動作のタイミング図である。
【図１６】従来の映像信号変換装置のブロック図である。
【図１７】従来の映像信号変換装置の問題点を説明するためのタイミング図である。
【符号の説明】
Ａ，Ｂ  フィールドページ
Ａ０，Ａ１，Ａ２  映像データ
Ｂ０，Ｂ１  映像データ
Ｄ１  書込メモリのフィールドページ確定位置
Ｄ２  読出メモリのフィールドページ確定位置
ＩＰ  垂直帰線期間
ＩＳ  入力垂直同期信号
ＲＳ  基準垂直同期信号
ＰＷｃ  書込周期
ＰＲｃ  読出周期
ＰＲ  実読出期間
１０  フレームシンクロナイザ
１２  アナログデジタル変換器
１６  メモリ
１８  ライトメモリコントローラ
１９  リードメモリコントローラ
２３  メモリ管理部
３０  入力同期信号処理回路
３１  フィールド不連続検出回路
３２  ライン数エラー検出回路
３３  インターレース／ノンインターレース判別回路
３４  リファレンスページ生成回路
３５  ブランク検出回路
３６  マスク信号生成回路
【図１】
0003716917.tif 000002
【図２】
0003716917.tif 000003
【図３】
0003716917.tif 000004
【図４】
0003716917.tif 000005
【図５】
0003716917.tif 000006
【図６】
0003716917.tif 000007
【図７】
0003716917.tif 000008
【図８】
0003716917.tif 000009
【図９】
0003716917.tif 000010
【図１０】
0003716917.tif 000011
【図１１】
0003716917.tif 000012
【図１２】
0003716917.tif 000013
【図１３】
0003716917.tif 000014
【図１４】
0003716917.tif 000015
【図１５】
0003716917.tif 000016
【図１６】
0003716917.tif 000017
【図１７】
0003716917.tif 000018