(57)【特許請求の範囲】
【請求項１】
電磁結合された第１、第２のＬ負荷（２ａ、２ｃ）と、これら第１、第２のＬ負荷に直列にそれぞれ接続された第１、第２のスイッチング素子（３ａ、３ｃ）とを備え、前記第１、第２のスイッチング素子の一方を駆動状態とし、他方を非駆動状態として前記第１、第２のＬ負荷を駆動するようにしたＬ負荷駆動装置において、
前記第１のＬ負荷と前記第１のスイッチング素子との第１の接続点（Ａ）と、前記第２のＬ負荷と前記第２のスイッチング素子との第２の接続点（Ｃ）との間に、一方のスイッチング素子がオンからオフに変化した時に、前記第１の接続点と前記第２の接続点の差電圧により、前記一方のスイッチング素子側の接続点より他方のスイッチング素子側の接続点に向けて電流経路を形成する手段（１１〜１４）を備え、
前記電流経路を形成する手段は、前記第１のスイッチング素子（３ａ）が駆動状態にある時にオン作動する第１のスイッチング手段（１１）と、前記第２のスイッチング素子（３ｃ）が駆動状態にある時にオン作動する第２のスイッチング手段（１２）と、前記第１のスイッチング手段（１１）のオン時に前記第１の接続点（Ａ）から前記第２の接続点（Ｃ）方向に整流を行う第１の整流手段（１３）と、前記第２のスイッチング手段（１２）のオン時に前記第２の接続点（Ｃ）から前記第１の接続点（Ａ）方向に整流を行う第２の整流手段（１４）とを有し、前記第１、第２のスイッチング手段は第１、第２のＭＯＳトランジスタ（１１ｂ、１２ｂ）であり、前記第１、第２の整流手段は前記第２、第１のＭＯＳトランジスタにそれぞれ内蔵された第１、第２のダイオード（１３ｂ、１４ｂ）であることを特徴とするＬ負荷駆動装置。
【請求項２】
前記第１、第２のＬ負荷は励磁巻線であって、前記第１、第２のスイッチング素子の一方を非駆動状態から駆動状態に、他方を駆動状態から非駆動状態にする励磁巻線切換時に、前記第１、第２のＭＯＳトランジスタ（１１ｂ、１２ｂ）のうちオン状態にあったＭＯＳトランジスタのゲート電圧がスレッショルド電圧付近に低下するまで前記一方のスイッチング素子の駆動を禁止する禁止手段（４０ａ、４０ｃ、５０ａ、５０ｃ）を設けたことを特徴とする請求項１に記載のＬ負荷駆動装置。
【請求項３】
前記第１、第２のＬ負荷は励磁巻線であって、前記第１、第２のスイッチング素子の一方を非駆動状態から駆動状態に、他方を駆動状態から非駆動状態にする励磁巻線切換時に、前記第１、第２のＭＯＳトランジスタ（１１ｂ、１２ｂ）のうちオフ状態にあるＭＯＳトランジスタのソース−ドレイン間電圧により、前記電流経路上に流れる電流が所定の設定値に低下するまで前記一方のスイッチング素子の駆動を禁止する禁止手段（６０ａ、６１ａ、６０ｃ、６１ｃ、５０ａ、５０ｃ）を設けたことを特徴とする請求項１に記載のＬ負荷駆動装置。
【請求項４】
電磁結合された第１、第２のＬ負荷（２ａ、２ｃ）と、これら第１、第２のＬ負荷に直列にそれぞれ接続された第１、第２のスイッチング素子（３ａ、３ｃ）とを備え、前記第１、第２のスイッチング素子の一方を駆動状態とし、他方を非駆動状態として前記第１、第２のＬ負荷を駆動するようにしたＬ負荷駆動装置において、
前記第１のＬ負荷と前記第１のスイッチング素子との第１の接続点（Ａ）と、前記第２のＬ負荷と前記第２のスイッチング素子との第２の接続点（Ｃ）との間に、一方のスイッチング素子がオンからオフに変化した時に、前記第１の接続点と前記第２の接続点の差電圧により、前記一方のスイッチング素子側の接続点より他方のスイッチング素子側の接続点に向けて電流経路を形成する手段（１１〜１４）を備え、
前記第１、第２のＬ負荷は励磁巻線であって、さらに前記第１、第２のスイッチング素子の一方を非駆動状態から駆動状態に、他方を駆動状態から非駆動状態にする励磁巻線切換時に、前記電流経路上に流れる電流が所定の設定値に低下するまで前記一方のスイッチング素子の駆動を禁止する禁止手段（４０ａ、４０ｃ、５０ａ、５０ｃ等）を備えたことを特徴とするＬ負荷駆動装置。
【請求項５】
前記電流経路を形成する手段は、前記第１のスイッチング素子（３ａ）が駆動状態にある時にオン作動する第１のスイッチング手段（１１）と、前記第２のスイッチング素子（３ｃ）が駆動状態にある時にオン作動する第２のスイッチング手段（１２）とを有することを特徴とする請求項４に記載のＬ負荷駆動装置。
【請求項６】
前記電流経路を形成する手段は、さらに前記第１のスイッチング手段（１１）のオン時に前記第１の接続点（Ａ）から前記第２の接続点（Ｃ）方向に整流を行う第１の整流手段（１３）と、前記第２のスイッチング手段（１２）のオン時に前記第２の接続点（Ｃ）から前記第１の接続点（Ａ）方向に整流を行う第２の整流手段（１４）を有することを特徴とする請求項５に記載のＬ負荷駆動装置。
【請求項７】
前記第１、第２のスイッチング手段は第１、第２のＭＯＳトランジスタ（１１ｂ、１２ｂ）であり、前記第１、第２の整流手段は前記第２、第１のＭＯＳトランジスタにそれぞれ内蔵された第１、第２のダイオード（１３ｂ、１４ｂ）であることを特徴とする請求項６に記載のＬ負荷駆動装置。
【請求項８】
前記第１、第２のＭＯＳトランジスタの間の接続点の電位を固定する手段（１６、１７）を有することを特徴とする請求項１乃至３、７のいずれか１つに記載のＬ負荷駆動装置。
【請求項９】
前記第１のスイッチング素子（３ａ）がオンしている時に前記第２の接続点（Ｃ）の電圧を用いて前記第１のＭＯＳトランジスタ（１１ｂ）のゲートを充電し、前記第２のスイッチング素子（３ｃ）がオンしている時に前記第１の接続点（Ａ）の電圧を用いて前記第２のＭＯＳトランジスタ（１２ｂ）のゲートを充電する手段（１８ａ、１８ｃ等）を有することを特徴とする請求項１乃至３、７、８のいずれか１つに記載のＬ負荷駆動装置。
【請求項１０】
前記第１のスイッチング素子（３ａ）が駆動状態にある時に前記第２のＭＯＳトランジスタ（１２ｂ）のゲートを放電し、前記第２のスイッチング素子（３ｃ）が駆動状態にある時に前記第１のＭＯＳトランジスタ（１１ｂ）のゲートを放電する放電手段（２４ａ、２４ｃ）を有することを特徴とする請求項９に記載のＬ負荷駆動装置。
【請求項１１】
前記第１、第２のスイッチング素子の一方をチョッピング制御してＬ負荷駆動状態とする制御手段（６ａ）を備え、前記電流経路は前記チョッピング制御における一方のスイッチング素子がオンからオフに変化した時に形成されることを特徴とする請求項１乃至１０のいずれか１つに記載のＬ負荷駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ステッピングモータ等におけるＬ負荷を駆動するＬ負荷駆動装置に関する。
【０００２】
【従来の技術】
従来、この種の装置として、実公平７ー３３５９８号公報に示す「ステッピングモータ装置」がある。このものの概要について説明する。
図２２に示すバイファイラ巻４相ステッピングモータの駆動回路において、電圧Ｖｃｃを出力する直流電源１には、第１〜第４の巻線２ａ〜２ｄがそれぞれ接続され、これら第１〜第４の巻線２ａ〜２ｄには、第１〜第４のスイッチング素子（ＭＯＳトランジスタ）３ａ〜３ｄがそれぞれ接続されている。
【０００３】
また、スイッチング素子３ａ、３ｃの共通接続点と接地との間には第１の電流検出抵抗４ａが接続され、これと並列に巻線エネルギーを放出する経路を形成するダイオード５ａが接続されている。同様に、スイッチング素子３ｂ、３ｄの共通接続点と接地との間には第２の電流検出抵抗４ｂが接続され、これと並列にダイオード５ｂが接続されている。
【０００４】
第１、第２の制御回路６ａ、６ｂは、励磁信号発生回路７の出力ライン７ａ、７ｂの励磁信号に応答してスイッチング素子３ａ〜３ｄを所定の励磁方式（例えば２相励磁方式）で制御する。すなわち、制御回路６ａ、６ｂは、電流検出抵抗４ａ、４ｂに接続された検出ライン８、９から得られる電流検出信号と、基準電圧発生回路１０から出力される基準電圧Ｖ１、Ｖ２とを比較して、スイッチング素子３ａ〜３ｄを断続制御（チョッピング制御）し、ステッピングモータを定電流駆動する。
【０００５】
図２３に、ステッピングモータを２相励磁方式で駆動する場合の各部の波形を示す。（Ａ）（Ｂ）は励磁信号、（Ｃ）〜（Ｆ）はスイッチング素子３ａ〜３ｄのゲート信号をそれぞれ示す。図２３（Ａ）に示す励磁信号がハイレベルの時には、スイッチング素子３ａがチョッピング制御され、図２３（Ｂ）に示す励磁信号がハイレベルの時には、スイッチング素子３ｂがチョッピング制御される。また、図２３（Ａ）に示す励磁信号がローレベルの時には、スイッチング素子３ｃがチョッピング制御され、図２３（Ｂ）に示す励磁信号がローレベルの時には、スイッチング素子３ｄがチョッピング制御される。
【０００６】
制御回路６ａ、６ｂは同一の構成であり、図２４にその内の一方の制御回路６ａの詳細構成を示す。この制御回路６ａの作動を、巻線２ｃを励磁する信号が発生している励磁期間を例にとって、図２５に示すタイミングチャートとともに説明する。
電流検出抵抗４ａの両端電圧、すなわち電流検出電圧Ｖｒは、スイッチング素子３ｃがオンしている時には、そのオン期間の電流に対応した正電圧となり、スイッチング素子３ｃがオフしている時には、ダイオード５ａの順電圧降下分の電圧となる。従って、電流検出電圧Ｖｒは、図２５（Ａ）に示すようにスイッチング素子３ｃのオンオフに応じて変化する。
【０００７】
電流検出電圧Ｖｒはコンパレータ６１において基準電圧Ｖ１と比較される。電流検出電圧Ｖｒが基準電圧Ｖ１に達すると、コンパレータ６１の出力がローレベルになりコンデンサ６２が放電される。また、電流検出電圧Ｖｒが基準電圧Ｖ１より低いと、コンパレータ６１の出力がハイレベルになりコンデンサ６２は充電される。このことにより、コンデンサ６２の端子電圧Ｖ62は、図２５（Ｂ）に示すように変化する。この電圧Ｖ62はコンパレータ６３にて所定の基準電圧Ｖｏと比較され、図２５（Ｃ）に示すパルス信号Ｖ63に変換される。このパルス信号はＮＯＴ回路６４にてレベル反転される。
【０００８】
巻線２ｃの励磁期間においては、励磁信号発生回路７からの信号がローレベルでありＮＯＴ回路６６の出力がハイレベルとなっているため、ＡＮＤ回路６５、６７のうちＡＮＤ回路６５を介してパルス信号がスイッチング素子３ｃに出力され、スイッチング素子３ｃのゲート−ソース間には、図２５（Ｄ）に示す電圧ＶGSが印加される。
【０００９】
従って、図２５（Ａ）〜（Ｄ）の波形に示すように、ｔ1 時点でスイッチング素子３ｃがオンで電流検出電圧Ｖｒが基準電圧Ｖ１に達すると、ＡＮＤ回路６５からの出力がローレベルになってスイッチング素子３ｃをオフさせ、その後、コンデンサ６２が充電されて、その端子電圧Ｖ62がｔ2 時点で基準電圧Ｖｏに達すると、ＡＮＤ回路６５からの出力がハイレベルになってスイッチング素子３ｃをオンさせる。この作動を繰り返すことにより、スイッチング素子３ｃがチョッピング制御される。
【００１０】
ここで、スイッチング素子３ｃのオン期間（ｔ2 〜ｔ3 ）においては、電源１、巻線２ｃ、スイッチング素子３ｃ、電流検出抵抗４ａ、接地からなる回路で、図２５（Ｅ）に示す電流Ｉｃが流れ、オフ期間（ｔ1 〜ｔ2 ）においては、巻線２ｃの励磁により蓄積されたエネルギーが、ここに電磁結合されている巻線２ａを通して放出される。すなわち、巻線２ａ、電源１、バイパスダイオード５ａ、スイッチング素子３ａの内蔵ダイオードからなる閉回路で電流Ｉａが流れる。電流Ｉａの向きを図２４に示す方向に定義した場合には、電流Ｉａの波形は図２５（Ｆ）に示すようになり、電流Ｉｃと電流Ｉａを合成した電流Ｉは図２５（Ｇ）に示すようになる。
【００１１】
なお、他の巻線２ａ、２ｂ、２ｄの励磁期間においても、上記した巻線２ｃの励磁期間と同様の動作が行われる。
【００１２】
【発明が解決しようとする課題】
上記したようにスイッチング素子３ｃがオンすると電流Ｉｃが流れる。この時、スイッチング素子３ｃと巻線２ｃとの接続点Ｃの電圧Ｖｃ（図２５（Ｈ）参照）は、スイッチング素子３ｃのオン電圧と電流検出電圧Ｖｒとによる低電圧レベルのものとなる。また、スイッチング素子３ａと巻線２ａとの接続点Ａの電圧Ｖａ（図２５（Ｉ）参照）は、通電された巻線２ｃから巻線２ａの相互誘導により、電流Ｉｃの傾きに応じて高電圧レベルに誘起されたものとなる。
【００１３】
また、スイッチング素子３ｃがオフ状態に移行すると、巻線２ｃの励磁に基づいて蓄積されたエネルギーにより、電圧Ｖｃは高電圧レベルに上昇される。これと同時に、巻線２ｃと対をなす巻線２ａにおいては、巻線２ｃに蓄積されたエネルギーにより、電圧Ｖａの下降を伴って負電圧が発生する。その結果、カットオフ状態に設定されたスイッチング素子３ａを逆バイアスに通電して、巻線２ａに電流が注入される。
【００１４】
従って、スイッチング素子３ｃがオフ状態に移行すると、巻線２ｃに蓄積されたエネルギーは、対をなす巻線２ａのみから電流として解放されることになる。上記した作動により、この従来のものにおいては、スイッチング素子３ｃがオンからオフに移行した時、接続点Ｃの電圧Ｖｃが非常に高い電圧レベルに上昇することになる。このような高電圧のため、スイッチング素子３ａ〜３ｄを高耐圧のものにしなければならなず、また高電圧サージによる放射ノイズの発生といった問題も生じ得る。
【００１５】
従って、本発明は上記した接続点の電圧を低下させることを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、後述する実施形態記載の符号を参照して以下の技術的手段を採用する。請求項１乃至１１に記載の発明においては、第１のＬ負荷（２ａ）と第１のスイッチング素子（３ａ）との第１の接続点（Ａ）と、第２のＬ負荷（２ｃ）と第２のスイッチング素子（３ｃ）との第２の接続点（Ｃ）との間に、一方のスイッチング素子がオンからオフに変化した時に、第１の接続点と第２の接続点の差電圧により、一方のスイッチング素子側の接続点より他方のスイッチング素子側の接続点に向けて電流経路を形成する手段（１１〜１４）を設けたことを特徴としている。
【００１７】
従って、一方のスイッチング素子のオン作動により励磁されていたＬ負荷の蓄積エネルギーにより、一方のスイッチング素子がオフ作動すると、一方のスイッチング素子側の接続点の電圧を上昇させ、他方のスイッチング素子側の接続点の電圧を下降させる。その差電圧により、一方のスイッチング素子側の接続点より他方のスイッチング素子側の接続点に向けて電流が流れる。
【００１８】
従って、この電流経路により、一方のスイッチング素子側の接続点の電圧上昇を抑制することができ、スイッチング素子を低耐圧化できる等の効果を奏する。なお、Ｌ負荷駆動としては、チョッピング制御するものを用いることができ、その場合に、チョッピング制御における一方のスイッチング素子がオンからオフに変化した時に上記した電流経路を形成することができる。
【００１９】
また、電流経路を形成する手段としては、第１のスイッチング素子（３ａ）が駆動状態にある時にオン作動する第１のスイッチング手段（１１）と、前記第２のスイッチング素子（３ｃ）が駆動状態にある時にオン作動する第２のスイッチング手段（１２）とを有して構成することができる。
さらに、電流経路を形成する手段として、第１のスイッチング手段（１１）のオン時に第１の接続点（Ａ）から第２の接続点（Ｃ）方向に整流を行う第１の整流手段（１３）と、第２のスイッチング手段（１２）のオン時に第２の接続点（Ｃ）から前記第１の接続点（Ａ）方向に整流を行う第２の整流手段（１４）を有することができる。これら整流手段を設けることにより、一方のスイッチング素子がオフからオンに移行した時に、上記した電流経路により逆方向に電流が流れるのを阻止して、作動を適正に行わせることができる。
【００２０】
さらに、第１、第２のスイッチング手段を第１、第２のＭＯＳトランジスタ（１１ｂ、１２ｂ）にて構成し、第１、第２の整流手段を第２、第１のＭＯＳトランジスタにそれぞれ内蔵された第１、第２のダイオード（１３ｂ、１４ｂ）を用いて構成することができる。
この場合、第１、第２のＭＯＳトランジスタの間の接続点の電位を固定するようにすれば、ノイズによる誤動作を低減することができる。
【００２１】
さらに、第１のスイッチング素子（３ａ）がオンしている時に第２の接続点（Ｃ）の電圧を用いて第１のＭＯＳトランジスタ（１１ｂ）のゲートを充電し、また第２のスイッチング素子（３ｃ）がオンしている時に第１の接続点（Ａ）の電圧を用いて第２のＭＯＳトランジスタ（１２ｂ）のゲートを充電する手段（１８ａ、１８ｃ等）を設けるようにすれば、非駆動状態にある方の接続点の電圧を利用してゲート電圧を作成することができ、必ずしも外部からゲート電圧を供給しなくても第１、第２のＭＯＳトランジスタをオン駆動することができる。
【００２２】
さらに、充電された第１、第２のＭＯＳトランジスタ（１１ｂ、１２ｂ）のゲートを放電する放電手段（２４ａ、２４ｃ）を設けることにより、第１、第２のＭＯＳトランジスタを所望時に適正に作動させることができる。また、請求項２乃至４に記載の発明においては、第１、第２のＬ負荷は励磁巻線であって、第１、第２のスイッチング素子の一方を非駆動状態から駆動状態に、他方を駆動状態から非駆動状態にする励磁巻線切換時に、電流経路上に流れる電流が所定の設定値に低下するまで一方のスイッチング素子の駆動を禁止する禁止手段（４０ａ、４０ｃ、５０ａ、５０ｃ、６０ａ、６１ａ、６０ｃ、６１ｃ）を設けたことを特徴としている。
【００２３】
従って、励磁巻線切換時に、電流経路上の電流が駆動状態となるスイッチング素子に流れ込むのを防止して、消費電力の増大を防ぐことができる。
この場合、電流経路上に流れる電流が所定の設定値まで低下したかどうかは、それまでオン状態にあったスイッチング手段としてのＭＯＳトランジスタのゲート電圧を用いて検出することができる。また、オフ状態にあるＭＯＳトランジスタのソース−ドレイン間電圧を用いて検出することもできる。
【００２５】
【発明の実施の形態】
（第１実施形態）
図１に本発明の第１実施形態を示すステッピングモータの駆動回路を示す。この図１に示す回路は、図２４に示す回路と対応するもので、この図１に示すもの以外の構成は図２２、図２４に示すものと同一である。
【００２６】
本実施形態においては、スイッチング素子３ｃと巻線２ｃとの接続点Ｃと、スイッチング素子３ａと巻線２ａとの接続点Ａとの間に、スイッチング回路１１、１２及び整流回路１３、１４を設けている。
スイッチング回路１１は、巻線２ａの励磁期間の間オン作動し、スイッチング回路１２は、巻線２ｃの励磁期間の間オン作動する。すなわち、図２（Ａ）に示す励磁信号（図２３（Ａ）に示すものと同じ）のハイレベル期間と同期した図２（Ｂ）の信号ＳＡによりスイッチング回路１１がオン作動し、励磁信号のローレベル期間と同期した図２（Ｃ）の信号ＳＣによりスイッチング回路１２がオン作動する。
【００２７】
また、整流回路１３、１４は、図中の矢印で示す一方向にのみ電流経路を形成する。
このような構成において、巻線２ｃの励磁期間を例にとって、図３に示すタイミングチャートとともに説明する。なお、図３中の実線で示す波形は本実施形態によるものであり、一点鎖線で示す波形は従来のものを示す。
【００２８】
巻線２ｃの励磁期間において、スイッチング素子３ｃは、図３（Ａ）に示す電圧ＶGSが印加されてチョッピング制御される。
このチョッピング制御において、スイッチング素子３ｃがオンすると電流Ｉｃ（図３（Ｂ）参照）が流れる。この時、スイッチング素子３ｃと巻線２ｃとの接続点Ｃの電圧Ｖｃ（図３（Ｃ）参照）は、低電圧レベルとなる。また、スイッチング素子３ａと巻線２ａとの接続点Ａの電圧Ｖａ（図３（Ｅ）参照）は、巻線２ｃと巻線２ａの相互誘導により高電圧レベルに誘起されている。この点については従来のものと同じである。
【００２９】
なお、巻線２ｃの励磁期間においては、スイッチング回路１１はオフで、スイッチング回路１２がオンとなっている。この場合、電圧Ｖａが電圧Ｖｃより高電圧となっているため、スイッチング回路１２から整流回路１４を介して電流は流れない。
この後、スイッチング素子３ｃがオフ状態に移行すると、巻線２ｃの励磁に基づいて蓄積されたエネルギーにより、電圧Ｖｃは上昇する。これと同時に、巻線２ｃと対をなす巻線２ａにおいては、巻線２ｃに蓄積されたエネルギーにより、電圧Ｖａは下降する。その際に、電圧Ｖｃが電圧Ｖａより高電圧になると、その差電圧により、スイッチング回路１２から整流回路１４を介して電流ＩSW（図３（Ｆ）参照）が流れる。
【００３０】
従来のものでは、スイッチング素子３ｃがオフ状態に移行すると、巻線２ｃに蓄積されていたエネルギーは、対をなす他端子の巻線２ａのみから電流として解放されていたが、本実施形態においては、スイッチング回路１２と整流回路１４により電流経路が形成されるため、巻線２ｃに蓄積されていたエネルギーは、電流に変換されて巻線２ｃ側から巻線２ａに注入される。即ち、巻線２ａ及び２ｃの両端から蓄積エネルギーを解放することができる。
【００３１】
その結果、電圧Ｖｃは、図３（Ｃ）に示すように、従来のものに比べて波高値が概ね半減される。
なお、スイッチング素子３ｃがオン状態に移行する時には、電圧Ｖａが電圧Ｖｃより高くなっても、整流回路１４により上記と逆方向に電流が流れるのを阻止しているため、従来のものと同様に作動させることができる。
【００３２】
また、巻線２ａの励磁期間においては、スイッチング回路１１がオンしているため、スイッチング素子３ａがオン状態からオフ状態に移行すると、スイッチング回路１１と整流回路１３により電流経路が形成され、上記と同様の動作を行う。
上述したように、電圧ＶｃおよびＶａは、従来のものに比べて波高値が大幅に低減することになるため、スイッチング素子３ａ、３ｃの低耐圧化を図ることができる。また、サージ電圧の発生も大幅に低減することができる。なお、スイッチング素子３ａ、３ｃを低耐圧化することにより、それらを半導体集積回路として構成する場合には素子面積を大幅に低減することができる。
【００３３】
なお、上記した実施形態においては、スイッチング素子３ａ〜３ｄのオフ時にスイッチング素子３ａを逆バイアスに通電する経路がないため、従来技術に示すダイオード５ａ、５ｂを不要としている。
図４に、図１に示すものの具体的な一構成を示す。スイッチング回路１１、１２をスイッチ１１ａ、１２ａにて構成し、整流回路１３、１４をダイオード１３ａ、１４ａにて構成している。この場合、スイッチ１１ａとダイオード１３ａの接続点とスイッチ１２ａとダイオード１４ａの接続点とを接続するようにしてもよい。
（第２実施形態）
図５に、スイッチング回路１１、１２、整流回路１３、１４を、ＭＯＳトランジタにて構成した例を示す。この場合、ＭＯＳトランジタ１１ｂ、１２ｂにてスイッチング回路１１、１２を構成し、ＭＯＳトランジタ１１ｂ、１２ｂの内蔵ダイオード１４ｂ、１３ｂにて整流回路１４、１３を構成している。なお、ＭＯＳトランジスタ１１ｂ、１２ｂを動作させるために、電圧Ｖｃｃを所定のゲート電圧レベルに昇圧するチャージアップポンプ回路１５ａ、１５ｃを設けている。
【００３４】
この場合、巻線２ｃの励磁期間においては、信号ＳＣがハイレベル、信号ＳＡがローレベルであるため、チャージアップポンプ回路１５ｃが作動状態、チャージアップポンプ回路１５ａが非作動状態となり、ＭＯＳトランジスタ１２ｂがオン、ＭＯＳトランジスタ１１ｂがオフする。巻線２ａの励磁期間においては、逆にＭＯＳトランジスタ１２ｂがオフ、ＭＯＳトランジスタ１１ｂがオンする。
【００３５】
従って、ＭＯＳトランジスタ１１ｂ、１２ｂのオン、オフ作動、および内蔵ダイオード１４ｂ、１３ｂの作動により、第１実施形態で説明したのと同様に作動させることができる。
なお、チャージアップポンプ回路１５ａ、１５ｃをいずれか１つとし、信号ＳＡ、ＳＣによりＭＯＳトランジスタ１１ｂ、１２ｂに印加するゲート電圧を切り換えるようにしてもよい。
【００３６】
図６に、図５に示すものの変形例を示す。この変形例では、ＭＯＳトランジタ１１ｂ、１２ｂの中点をフローティング状態でなく、所定の電位固定回路１６を介して接地し、その中点の電位を固定するようにしている。従って、モータ動作時にノイズが誘起されてもそれを電位固定回路１６を介して接地に逃がすことができ、ノイズによる誤動作を低減することができる。なお、電位固定回路１６としては、所定のインピーダンスＺ１を有するインピーダンス素子や定電流回路等を用いることができる。
（第３実施形態）
図７に、図６に示すものを変形させた第３実施形態を示す。なお、この図７に示すものにおいては、ＭＯＳトランジタ１１ｂ、１２ｂの中点の電位を固定するために、定電流回路１７を用いている。
【００３７】
ＭＯＳトランジタ１１ｂ、１２ｂを動作させるためには、上記したようにチャージアップポンプ回路１５ａ、１５ｃを設ける必要があるが、電圧Ｖｃｃの変動等により十分なゲート電圧を供給できない可能性がある。
そこで、この第３実施形態においては、ＭＯＳトランジタ１１ｂ、１２ｂのうち動作させる方のＭＯＳトランジスタのゲートーソース間電圧を、励磁期間となっていない巻線側の電圧を利用して供給するようにしている。
【００３８】
具体的には、巻線２ｃの励磁期間においては、巻線２ａ側の接続点Ａの電圧Ｖａを用いて、スイッチ素子１８ｃを介しＭＯＳトランジタ１２ｂのゲートを充電する。すなわち、接続点Ａの電圧Ｖａはスイッチング素子３ｃのオン期間においては高電圧レベルになっており、この時の電圧によりＭＯＳトランジスタ１２ｂのゲートを充電する。この充電により、ＭＯＳトランジタ１２ｂのゲート−ソース間電圧をスレッショルド電圧以上とし、ＭＯＳトランジタ１２ｂをオンさせることができる。
【００３９】
同様に、巻線２ａの励磁期間においては、巻線２ｃ側の接続点Ｃの電圧を用いて、スイッチ素子１８ａを介しＭＯＳトランジタ１１ｂのゲートを充電する。
なお、この図７に示す例においては、チャージアップポンプ回路１５ａ、１５ｃからもゲート電圧が供給できるようになっているため、ダイオード１９ａ、１９ｃ、２０ａ、２０ｃ、抵抗２１ａ、２１ｃ、２２ａ、２２ｃが図に示すように設けられている。このように、ゲート電圧供給経路を設けたのは、励磁期間切り換え時に、動作させるＭＯＳトランジタのゲートに初期充電を行うこと、および励磁期間となっていない巻線側の電圧では、十分なゲートーソース間電圧を得ることができない場合があることを考慮したためである。なお、それらの問題が生じないように回路設計されている場合には、チャージアップポンプ回路１５ａ、１５ｃからのゲート電圧供給経路はなくてもよい。この場合、ゲート電圧を供給する外部電源が不要になるという効果を有する。
【００４０】
なお、ツェナーダイオード２３ａ、２３ｃは、ゲート電圧を所定電圧にクランプするために設けられている。
また、ＭＯＳトランジタのゲートに充電された電圧によりＭＯＳトランジスタはオン状態を継続するため、励磁期間の終了ととともに、充電されたゲートを放電する放電回路を設ける必要がある。図では、定電流回路２４ａ、２４ｃにて放電回路を構成している。
【００４１】
図８に、定電流回路２４ｃの具体的な構成を示す。定電流回路２４ｃは、巻線２ｃの励磁期間の間ハイレベルとなる信号ＳＣによりオンオフするトランジスタ３０と、このトランジスタ３０がオフの時に定電流を流すカレントミラー回路３１とから構成されている。巻線２ｃの励磁期間においては、信号ＳＣがハイレベルであるためトランジスタ３０がオンし、ＭＯＳトランジタ１２ｂのゲートへの充電を許容する。一方、巻線２ｃの非励磁期間においては、信号ＳＣがローレベルであるためトランジスタ３０がオンし、カレントミラー回路３１が作動して、ＭＯＳトランジスタ１２ｂのゲートを放電させる。
【００４２】
このような定電流回路２４ｃを用いることにより、ＭＯＳトランジスタ１２ｂのゲート電圧を急激に低下させないようにして、ＭＯＳトランジスタ１２ｂがオフした時に接続点Ｃにサージ電圧が生じないようにすることができる。
なお、定電流回路２４ａについても上記したのと同様の構成であり、図８中に示すように、巻線２ａの励磁期間の間ハイレベルとなる信号ＳＡにより、ＭＯＳトランジタ１１ｂのゲートへの充放電を制御する。
【００４３】
図９に、図７におけるスイッチ素子１８ａ、１８ｃをトランジスタにて具体的に構成した例を示す。この場合、励磁期間となっていない巻線側の電圧が高電圧レベルになると、その電圧がトランジスタ１８ａ（又は１８ｃ）のエミッタに印加され、ベース電圧ＶB との関係で、そのトランジスタがオンし、自動的にＭＯＳトランジタのゲートを充電する。なお、トランジスタ１８ａ、１８ｃは、図１０に示すようにダーリントン接続したものでもよい。
（第４実施形態）
上記した第２、第３実施形態において、巻線の電流切換時の挙動については割愛して説明したが、巻線の電流切換時には、例えば、巻線２ｃの励磁期間から巻線２ａの励磁期間に切り換わった時、トランジスタ３ａがオンすると、図１１に示すように、巻線２ａからの電流Ｉａに加え、ＭＯＳトランジスタ１１ｂ、１２ｂを還流していた還流電流ＩSWがトランジスタ３ａを流れることになる。その結果、消費電力が大きくなり、モータの駆動効率が低下する。
【００４４】
そこで、本実施形態では、図１２に示すように、巻線の電流切換時に、上記した還流電流ＩSWが所定の設定値に低下するまで、具体的には、ＭＯＳトランジタ１１ｂ、１２ｂのゲート−ソース間電圧がスレッショルド電圧付近に低下するまで巻線の電流切換を禁止する禁止回路４０ａ、４０ｃを設けている。
例えば、巻線２ｃの励磁期間から巻線２ａの励磁期間に切り換わった時、ＭＯＳトランジスタ１２ｂのゲート電圧は、放電回路２４ｃの放電作動により低下する。禁止回路４０ａは、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧を監視し、その電圧がスレッショルド電圧付近に低下するまで、ＡＮＤ回路５０ａにローレベル信号を出力して、トランジスタ３ａをオフにする。このことにより、巻線２ａへの電流切換時に、還流電流ＩSWがトランジスタ３ａに流れるのを阻止することができる。
【００４５】
同様に、巻線２ａの励磁期間から巻線２ｃの励磁期間に切り換わった時には、禁止回路４０ｃは、ＭＯＳトランジスタ１１ｂのゲート−ソース間電圧を監視し、その電圧がスレッショルド電圧以下に低下するまで、ＡＮＤ回路５０ｃにローレベル信号を出力して、トランジスタ３ｃをオフにする。このことにより、巻線２ｃへの電流切換時に、還流電流ＩSWがトランジスタ３ｃに流れるのを阻止することができる。
【００４６】
図１３に、図１２中の各部の信号波形を示す。Ｖ6aは制御回路６ａからトランジスタ３ａをチョッパ制御する信号、Ｖ40a は禁止回路４０ａからの出力信号、Ｖ3aはＡＮＤ回路５０ａの出力信号、Ｖ6cは制御回路６ａからトランジスタ３ｃをチョッパ制御する信号、Ｖ40c は禁止回路４０ｃからの出力信号、Ｖ3cはＡＮＤ回路５０ｃの出力信号、ＩSWは還流電流である。
【００４７】
なお、図１２は、図７に示す構成をベースにしたもので、図７中の構成要素１８ａ、１８ｃ〜２３ａ、２３ｃの構成は省略してある。なお、上記構成は、図９、図１０に示す構成にも同様に適用し得るものである。
次に、禁止回路４０ａ、４０ｃの具体的構成について順に説明する。
図１４はその一例を示す構成図である。禁止回路４０ａは、巻線２ａの励磁期間に切り換わった時にハイレベルとなる信号ＳＡによりオンするスイッチ素子４１ａと、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧を検出するＶGS検出回路４２ａと、このＶGS検出回路４２ａの出力電圧を基準電圧Ｖref と比較し、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧がスレッショルド電圧以上である時にローレベル信号を出力するコンパレータ４３ａから構成されている。
【００４８】
巻線２ｃの励磁期間から巻線２ａの励磁期間に切り換わった時、信号ＳＡがハイレベルとなるため、スイッチ素子４１ａがオンし、ＶGS検出回路４２ａはＭＯＳトランジスタ１２ｂのゲート−ソース間電圧を検出する。コンパレータ４３ａは、その検出電圧により、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧がスレッショルド電圧以上である間、ローレベル信号を出力し、ＡＮＤ回路５０ａを介してトランジスタ３ａをオフさせる。
【００４９】
このことにより、巻線２ａの励磁期間への切り換わり直後のトランジスタ３ａのオン作動が禁止される。そして、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧がスレッショルド電圧付近に低下すると、コンパレータ４３ａからハイレベル信号が出力されるため、この後は通常通りトランジスタ３ａをオンさせることができる。
【００５０】
禁止回路４０ｃも、同様に、スイッチ素子４１ｃと、ＶGS検出回路４２ｃと、コンパレータ４３ｃから構成されており、巻線２ｃの励磁期間に切り換わった直後の、トランジスタ３ｃのオン作動を禁止する。
図１５に、禁止回路４０ａ、４０ｃのさらに詳細な構成を示す。
ＶGS検出回路４２ａは、ダイオード４２１ａと、スイッチ素子４１ａがオンした時にオン作動するトランジスタ回路４２２ａと、トランジスタ回路４２２ａを介して流れる電流に応じた電圧を発生するインピーダンス素子４２３ａから構成されている。この場合、信号ＳＡがハイレベルとなってスイッチ素子４１ａがオンした時、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧がスレッショルド電圧以上である間はトランジスタ回路４２２ａがオンし、インピーダンス素子４２３ａの端子電圧が基準電圧Ｖref 以上となるため、コンパレータ４３ａからローレベル信号が出力される。
【００５１】
ＭＯＳトランジスタ１２ｂの禁止回路４０ｃにおけるＶGS検出回路４２ｃについても同様である。
なお、上記した構成に対し、図１６に示すように、トランジスタ４２４ａ、４２４ｃ、インピーダンス素子４２５ａ、４２５ｃを追加して構成するようにしてもよい。
【００５２】
また、図１６に示す構成に対し、図１７に示すように、スイッチ素子４１ａとインピーダンス素子４２５ａをトランジスタ４１１ａとカレントミラー回路４１２ａで構成し、スイッチ素子４１ｃとインピーダンス素子４２５ｃをトランジスタ４１１ｃとカレントミラー回路４１２ｃで構成するようにしてもよい。これらトランジスタ４１１ａ、４１１ｃとカレントミラー回路４１２ａ、４１２ｃによる構成は図８に示すものと同様である。
【００５３】
この図１７に示すものでは、信号ＳＣがローレベル（信号ＳＡがハイレベル）になると、トランジスタ４１１ａがオフしてカレントミラー回路４１２ａが動作し、トランジスタ４２４ａがオンして、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧の検出が行われる。また、信号ＳＡがローレベル（信号ＳＣがハイレベル）になると、トランジスタ４１１ｃがオフしてカレントミラー回路４１２ｃが動作し、トランジスタ４２４ｃがオンして、ＭＯＳトランジスタ１１ｂのゲート−ソース間電圧の検出が行われる。
（第５実施形態）
上記第４実施形態では、巻線の電流切換時に、ＭＯＳトランジタ１１ｂ、１２ｂのゲート−ソース間電圧がスレッショルド電圧付近に低下するまで巻線の電流切換を禁止するものを示したが、還流電流を検出して還流電流がある一定値を下回るまで巻線の電流切換を禁止するようにしてもよい。
【００５４】
図１８に、この実施形態の構成を示す。また、図１９に、図１８中の各部の信号波形を示す。本実施形態においては、還流電流ＩSWを検出する電流検出回路６０ａ、６０ｃを備えている。
電流検出回路６０ａは、ＭＯＳトランジタ１１ｂのソース−ドレイン間電圧により、還流電流ＩSWが図の矢印方向に流れている時の還流電流ＩSWに応じた検出電圧を出力する。コンパレータ６１ａは、その検出電圧と基準電圧Ｖref とを比較し、その比較結果に応じた信号Ｖ60a を出力する。この信号Ｖ60a は、図１９に示すように、検出電圧が基準電圧Ｖref 以上の時、すなわち図の矢印方向に還流電流ＩSWが流れている時にローレベルとなり、それ以外の時にはハイレベルになる。
【００５５】
コンパレータ６１ａからの信号Ｖ60a がローレベルの時、ＡＮＤ回路５０ａからローレベル信号が出力され、トランジスタ３ａがオフになる。従って、巻線２ｃの励磁期間から巻線２ａの励磁期間に切り換わった時、還流電流ＩSWがある一定値を下回るまでコンパレータ６１ａからの信号Ｖ60a がローレベルとなり、トランジスタ３ａをオフにする。
【００５６】
同様に、電流検出回路６０ｃは、ＭＯＳトランジタ１２ｂのソース−ドレイン間電圧により、還流電流ＩSWが図の矢印とは逆方向に流れている時の還流電流ＩSWに応じた検出電圧を出力する。コンパレータ６１ｃは、検出電圧と基準電圧Ｖref とを比較し、その比較結果に応じた信号Ｖ60c を出力する。この信号Ｖ60c は、図１９に示すように、検出電圧が基準電圧Ｖref 以上の時、すなわち図の矢印とは逆方向に還流電流ＩSWが流れている時にローレベルとなり、それ以外の時にはハイレベルになる。
【００５７】
コンパレータ６１ｃからの信号Ｖ60c がローレベルの時、ＡＮＤ回路５０ｃからローレベル信号が出力され、トランジスタ３ｃがオフになる。従って、巻線２ａの励磁期間から巻線２ｃの励磁期間に切り換わった時、還流電流ＩSWがある一定値を下回るまでコンパレータ６１ｃからの信号Ｖ60c がローレベルとなり、トランジスタ３ｃをオフにする。
なお、図１８は、図７に対応させて示す構成をベースにしたもので、図７中の構成要素１８ａ、１８ｃ〜２３ａ、２３ｃの構成は省略してある。なお、上記構成は、図９、図１０に示す構成にも同様に適用し得るものである。
【００５８】
次に、電流検出回路６０ａ、６０ｃの具体的構成について説明する。
図２０はその一例を示す具体的構成図である。電流検出回路６０ａは、ＭＯＳトランジスタ１１ｂのソース、ドレインに接続されたＭＯＳトランジスタ６０１ａと、整流用ダイオード６０３ａと、ＰＮＰトランジスタ６０４ａ、６０５ａで構成されるカレントミラー回路と、インピーダンス素子６０６ａで構成されている。
【００５９】
ＭＯＳトランジスタ１１ｂのソース、ドレインは、ＭＯＳトランジスタ６０１ａのバックゲート、ソースにそれぞれ接続されている。その結果、ＭＯＳトランジスタ１１ｂとＭＯＳトランジスタ６０１ａには、図２１に示すように、ＭＯＳトランジスタの寄生バイポーラトランジスタ構造を利用して、カレントミラー構造６０２ａが形成される。そのミラー比は、ＭＯＳトランジスタ１１ｂ、６０１ａのサイズを変更することにより、自由に設定することができる。
【００６０】
このような構成により、ＭＯＳトランジスタ１２ｂがオン状態にあって、還流電流ＩSWが図の矢印方向に流れている時、オフ状態にあるＭＯＳトランジスタ１１ｂのソース−ドレイン間電圧により、還流電流ＩSWに応じた電流をＭＯＳトランジスタ６０１ａに流すことができる。この場合、その電流は、チャージアップポンプ回路１５ｃからＰＮＰトランジスタ６０４ａ、整流用ダイオード６０３ａを介し、ＭＯＳトランジスタ６０１ａへと流れる。
【００６１】
ＰＮＰトランジスタ６０４ａ、６０５ａはカレントミラー回路を構成しているため、ＰＮＰトランジスタ６０４ａに流れる電流に応じた電流が、インピーダンス素子６０６ａに流れる。従って、還流電流ＩSWに応じた検出電圧がインピーダンス素子６０６ａの一端から出力される。
この後の作動は、図１８に示す構成で説明したのと同様である。なお、ＰＮＰトランジスタ６０４ａへは、ＭＯＳトランジスタ１２ｂのゲートにゲート電圧を供給するチャージアップポンプ回路１５ｃからでなく、他の電力供給部から電力を供給するようにしてもよい。
【００６２】
また、電流検出回路６０ｃも、図中の符号６０１ｃ〜６０６ｃで示すように、電流検出回路６０ａと同様の構成であり、還流電流ＩSWが図の矢印と逆方向に流れる時の、還流電流ＩSWに応じた検出電圧を出力する。
上記した第４、第５実施形態においては、いずれも第２、第３実施形態に対して適用したものであるが、巻線の電流切換時に還流電流ＩSWを検出しそれが所定の設定値に低下するまで巻線の電流切換を禁止する回路構成とすれば、第１実施形態に対しても同様に適用することができる。
【００６３】
なお、還流電流ＩSWが所定の設定値に低下するとは、還流電流ＩSWが消滅した状態のみならず、還流電流ＩSWが消滅する前の値に達した状態をも含むものである。還流電流ＩSWは減少方向にあるため、消滅する前に巻線の電流切換を行うようにしても、消費電力の増大という問題は生じないからである。同様に、ゲート−ソース間電圧がスレッショルド電圧付近に低下するとは、スレッショルド電圧以下に低下した状態のみならず、スレッショルド電圧に達する直前の状態をも含むものである。
【００６４】
また、上記した種々の実施形態においては、Ｌ負荷をローサイドで駆動するものを示したが、ハイサイドで駆動した場合にも同様に適用することができる。
さらに、上記したようなチョッパ方式による定電流駆動のものに限らず、スイッチング素子３ａ〜３ｄを順次オン駆動していく定電圧駆動のものにも適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示すステッピングモータの駆動回路を示す図である。
【図２】スイッチング回路１１、１２のオン期間を説明するためのタイミングチャートである。
【図３】図１中の各部の信号波形を示すタイミングチャートである。
【図４】図１に示すスイッチング回路１１、１２、整流回路１３、１４を具体化した一例を示す図である。
【図５】図１に示すスイッチング回路１１、１２、整流回路１３、１４をＭＯＳトランジタ１１ｂ、１２ｂにて構成した第２実施形態を示す図である。
【図６】図５に示すものに対し、ＭＯＳトランジタ１１ｂ、１２ｂの中点の電位を固定した例を示す図である。
【図７】本発明の第３実施形態の構成を示す図である。
【図８】図７中の定電流回路２４ａ、２４ｃの具体的構成を示す図である。
【図９】図７に示すものの具体的構成を示す図である。
【図１０】図８に示すものの変形例を示す図である。
【図１１】第２、第３実施形態の問題点を説明するための図である。
【図１２】本発明の第４実施形態の構成を示す図である。
【図１３】図１２中の各部の信号波形を示す図である。
【図１４】図１２に示すものの具体的構成を示す図である。
【図１５】図１４に示すものの具体的構成を示す図である。
【図１６】図１４に示すものの他の具体的構成を示す図である。
【図１７】図１６に示すものの他の具体的構成を示す図である。
【図１８】本発明の第５実施形態の構成を示す図である。
【図１９】図１８中の各部の信号波形を示す図である。
【図２０】図１８に示すものの具体的構成を示す図である。
【図２１】図２０中のＭＯＳトランジスタ１１ｂとＭＯＳトランジスタ６０１ａに、カレントミラー構造６０２ａが形成されていることを説明するための図である。
【図２２】従来のステッピングモータの駆動回路の全体構成を示す図である。
【図２３】図２２に示すもののチョッピング制御を説明するためのタイミングチャートである。
【図２４】図２２に示すものの制御回路を詳細に示す図である。
【図２５】図２４中の各部の信号波形を示すタイミングチャートである。
【符号の説明】
２ａ〜２ｄ…巻線、３ａ〜３ｄ…スイッチング素子、
４ａ、４ｂ…電流検出抵抗、６ａ、６ｂ…制御回路、
１１、１２…スイッチング回路、１３、１４…整流回路。
【図１】
0003724048.tif 000002
【図２】
0003724048.tif 000003
【図３】
0003724048.tif 000004
【図４】
0003724048.tif 000005
【図５】
0003724048.tif 000006
【図６】
0003724048.tif 000007
【図７】
0003724048.tif 000008
【図８】
0003724048.tif 000009
【図９】
0003724048.tif 000010
【図１０】
0003724048.tif 000011
【図１１】
0003724048.tif 000012
【図１２】
0003724048.tif 000013
【図１３】
0003724048.tif 000014
【図１４】
0003724048.tif 000015
【図１５】
0003724048.tif 000016
【図１６】
0003724048.tif 000017
【図１７】
0003724048.tif 000018
【図１８】
0003724048.tif 000019
【図１９】
0003724048.tif 000020
【図２０】
0003724048.tif 000021
【図２１】
0003724048.tif 000022
【図２２】
0003724048.tif 000023
【図２３】
0003724048.tif 000024
【図２４】
0003724048.tif 000025
【図２５】
0003724048.tif 000026