(57)【特許請求の範囲】
【請求項１】
複数チャネルの受信信号から１つずつ順次選択する１対のマルチプレクサと、選択された１対の受信信号を互いに９０°の位相差に相当する時間だけずらして離散化する１対のＡ／Ｄ変換器と、離散化された１対の受信信号から所定のサンプリング点における受信信号を計算する補間演算部と、補間演算により求められた受信信号をもとのチャネルに戻すデマルチプレクサと、前記補間演算部により求められた受信信号を格納し、同期をとるＦＩＦＯメモリと、ＦＩＦＯメモリ出力を加算する加算回路と、Ａ／Ｄ変換のサンプリングクロックおよびＦＩＦＯメモリの書き込みクロック，読み出しクロックを発生するクロック発生回路とを有してなる超音波診断装置。
【請求項２】
前記補間演算部を、前記Ａ／Ｄ変換器により離散化された１対の受信信号に所定係数を乗じる１対の乗算器と、各乗算結果を加算する加算器と、前記所定係数を記憶するメモリとから構成することを特徴とする請求項１に記載の超音波診断装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、フェーズドアレイ方式の探触子を有し、ディジタルビームフォームを用いてダイナミックフォーカスを行ないながら、反射エコー信号を受信する超音波診断装置に関する。
【０００２】
【従来の技術】
超音波診断装置では通常、ダイナミックフォーカスと呼ばれる手法により、検体の任意の位置からの反射エコーを高精度に受信する方法が用いられている。
図５はかかるダイナミックフォーカスの概念を説明するための説明図で、同図（ａ）は、超音波を送受信する振動子列と体内における反射点との関係を示し、（ｂ）は各振動子列と遅延時間との関係を示す。
すなわち、一様な媒質を仮定すると、深さｄ１の点Ｐ１で反射したエコーは、点Ｐ１を中心とする円弧状の同相波面Ａ１を形成する。したがって、Ｐ１からのエコーを高いＳ／Ｎで得るためには、ｎ個の振動子列２１で受信した信号に対して、図５（ｂ）に示すような遅延時間ＤＡ１を与えた後（整相）、加算する必要がある。
【０００３】
同様に、深さｄ２の点Ｐ２で反射したエコーは、点Ｐ２を中心とする円弧状の同相波面Ａ２を形成する。したがって、Ｐ２からのエコーを高いＳ／Ｎで得るためには、ｎ個の振動子列２１で受信した信号に対して、図５（ｂ）に示すような遅延時間ＤＡ２を与えた後（整相）、加算する必要がある。つまり、ＤＡ１，ＤＡ２，…のように、遅延時間を切り替えながら整相，加算を行なうことでダイナミックに焦点を合わせる（ダイナミックフォーカス）ことができる。
【０００４】
なお、ディジタルビームフォームを用いてダイナミックフォーカスを行ないながら反射エコー信号を受信する超音波診断装置は、下記１），２）などにより公知である。
１）Ｒｏｎａｌｄ  Ａ．Ｍｕｃｃｉ“Ａ  Ｃｏｍｐａｒｉｓｏｎ  ｏｆ  Ｅｆｆｉｃｉｅｎｔ  Ｂｅａｍｆｏｒｍｉｎｇ  Ａｌｇｏｒｉｔｈｍｓ”ＩＥＥＥ
Ｔｒａｎｓ．ｏｎ  Ａｃｏｕｓｔｉｃｓ，Ｓｐｅｅｃｈ，ａｎｄ  Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｉｎｇ  Ｖｏｌ．ＡＳＳＰ−３２，Ｎｏ．３（１９８４）
２）Ｔａｉ  Ｋ．Ｓｏｎｇ  ａｎｄ  Ｓｏｎｇ  Ｂ．Ｐａｒｋ，“Ａ  ＮｅｗＤｉｇｉｔａｌ  Ｐｈａｓｅｄ  Ａｒｒａｙ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｙｎａｍｉｃ  Ｆｏｒｃｕｓｉｎｇ  ａｎｄ  Ｓｔｅｅｒｉｎｇ  ｗｉｔｈ  Ｒｅｄｕｃｅｄ  Ｓａｍｐｌｉｎｇ  Ｒａｔｅ”，ＵＬＴＲＡＳＯＮＩＣ  ＩＭＡＧＩＮＧ  １２，１−１６（１９９０）
【０００５】
図６は超音波診断装置の第１の従来例としてのディジタルビームフォーム部を示すブロック図、図７はその動作説明図である。
ここでは、ｎ個の振動子ＰＡ１〜ＰＡｎからなる探触子１で得られた受信エコーを、１０〜１２ビットの離散ディジタルデータに変換するＡ／Ｄ（アナログ／ディジタル）変換器２と、読み出しタイミングを遅延させることで、ディジタル遅延手段として用いるＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）メモリ３と、ＦＩＦＯメモリ出力のサンプリングレートをｋ倍に増加（アップレート）させるインタポレータ９と、このインタポレータ出力を加算する加算回路４と、Ａ／Ｄ変換のサンプリングクロックＳＣＬＫ（＝ＦＩＦＯメモリの書き込みクロック）、およびＦＩＦＯメモリの読み出しクロックＲＣＬＫ１〜ＲＣＬＫｎを発生するクロック発生回路８Ａとから構成される。
【０００６】
ここで、サンプリングクロックＳＣＬＫおよび読み出しクロックＲＣＬＫ１〜ＲＣＬＫｎのクロックレートは、ナイキスト条件を満足するようナイキスト周波数（受信信号帯域の最高周波数の２倍程度の繰り返し周波数）以上に設定する。また、高品質の画像を維持するため、遅延時間の精度は１／１０ｆ０（ｆ０：超音波の中心周波数）程度にすることが望ましい。また、上記構成の場合、遅延精度は読み出しクロックＲＣＬＫ１〜ＲＣＬＫｎの位相精度と、インタポレータ９のアップレート比ｋにより決まるので、読み出しクロックＲＣＬＫ１〜ＲＣＬＫｎの位相精度は１／１０ｆ０程度に、アップレート比ｋはｋ＝４〜６程度に設定する。
【０００７】
上記方式は、各受信信号について共通のサンプリングクロックＳＣＬＫで離散化を行ない、整相，加算はＦＩＦＯメモリ３とインタポレータ９で行なう。離散化された各受信信号データは、各受信信号の包絡線成分がほぼ一致するようにＦＩＦＯメモリ３において遅延される。しかし、このときの各信号のサンプル点の位相は必ずしも一致していないため、このまま加算したのでは、大きな誤差が発生する。そこで、インタポレータ９を用いてアップレートした後加算することで、誤差のない高精度な整相，加算を実現することができる。
【０００８】
図８は超音波診断装置の第２の従来例としてのディジタルビームフォーム部を示すブロック図、図９はその動作説明図である。
ｎ個の振動子ＰＡ１〜ＰＡｎからなる探触子１で得られた受信エコーを、１０〜１２ビットの離散ディジタルデータに変換するＡ／Ｄ（アナログ／ディジタル）変換器２と、ディジタルデータのバッファ処理を行なうＦＩＦＯメモリ３と、読み出されるＦＩＦＯメモリ出力を加算する加算回路４と、Ａ／Ｄ変換器２のサンプリングクロックＳＣＬＫ１〜ＳＣＬＫｎ（＝ＦＩＦＯメモリの書き込みクロック）、およびＦＩＦＯメモリの読み出しクロックＲＣＬＫを発生するクロック発生回路８Ｂとから構成される。
【０００９】
ここで、サンプリングクロックＳＣＬＫ１〜ＳＣＬＫｎおよび読み出しクロックＲＣＬＫのクロックレートは、ナイキスト条件を満足するよう、ナイキスト周波数以上に設定する。上記構成の場合、遅延精度はサンプリングクロックＳＣＬＫ１〜ＳＣＬＫｎの位相精度により決まるので、ＳＣＬＫ１〜ＳＣＬＫｎの位相精度は１／１０ｆ０程度に設定する。
この第２の方式は、各受信信号のサンプリングクロックＳＣＬＫ１〜ＳＣＬＫｎを制御することにより、常に同相波面上の受信信号を離散化するものである（つまり、整相処理をサンプリング時点で行なっている）。ＦＩＦＯメモリに書き込まれるデータはすでに整相後の値であるので、図６の方式で必要であったインタポレータ９が不要となる。ＦＩＦＯメモリに書き込まれたｎチャンネル（ｃｈａｎｎｅｌ）の受信信号データを、共通のクロックＲＣＬＫで読み出して（つまり、同期をとって）加算すれば、高精度な整相，加算を実現することができる。
【００１０】
【発明が解決しようとする課題】
上記第１，第２従来例においては、Ａ／Ｄ変換器が受信信号の数だけ必要とされる。装置の小型化を図るため、ディジタルビームフォーム部で用いられている複数のＡ／Ｄ変換器を、マルチプレクサと１つのＡ／Ｄ変換器で置き換え、入力される受信信号をマルチプレクサで順次切り替えながら、１つのＡ／Ｄ変換器で離散化を実行する方式が考えられる。この方式は、各受信信号のサンプル点を自由に設定することができないため（例えば、同時に２つの受信信号を離散化することはできない）、サンプル点を制御することによって整相を実現する第２の従来例と組み合わせることは困難であるが、整相をＦＩＦＯメモリとインタポレータで実現する第１の従来例とは、容易に組み合わせることができる。
【００１１】
図１０は第１の従来例の小型化を図った第３の従来例としてのディジタルビームフォーム部を示すブロック図である。
探触子１のｎ個の振動子ＰＡ１〜ＰＡｎで得られた受信信号ｕ１，ｕ２，…，ｕｎを順次選択するマルチプレクサ５と、選択された信号を離散化する高速Ａ／Ｄ変換器２と、離散化された受信信号をもとのチャネル（ｃｈａｎｎｅｌ）に戻すデマルチプレクサ７と、読み出しタイミングを遅延させるディジタル遅延手段としてのＦＩＦＯメモリ３と、ＦＩＦＯメモリ出力のサンプリングレートをｋ倍にアップレートさせるインタポレータ９と、インタポレータ出力を加算する加算回路４と、Ａ／Ｄ変換のサンプリングクロックＳＣＬＫと、ＦＩＦＯメモリの読み出しクロックＲＣＬＫ１〜ＲＣＬＫｎを発生するクロック発生回路８Ｃとから構成される。
【００１２】
上記の構成において、読み出しクロックＲＣＬＫ１〜ＲＣＬＫｎのクロックレートｆｓはナイキスト周波数以上に、また、サンプリングクロックＳＣＬＫの  クロックレートはｎｆｓに設定する。第２の従来例と同様、読み出しクロックＲＣＬＫ１〜ＲＣＬＫｎの位相精度は１／１０ｆ０程度、アップレート比ｋはｋ＝４〜６程度必要である。
図１１に図１０の動作を示す。
受信信号ｕ１，ｕ２，…，ｕｎはＡ／Ｄ変換器２により、１／ｎｆｓずつずれたサンプリング点で離散化される。離散化された信号は、デマルチプレクサ７により、もとのｃｈａｎｎｅｌに戻された後、ＦＩＦＯメモリ３により包絡線成分がほぼ一致するように遅延が与えられ、インタポレータ９によりてサンプリングレートを上げて加算される。しかし、このような構成では、依然として高精度，高速なインタポレータが必要であり、また、加算時のサンプリングレートも高いため、ハードに対する負担が大きい。
したがって、この発明の課題は、画質を低下させることなく、Ａ／Ｄ変換器の個数を減らすとともにインタポレータを不要とし、かつ、加算時のサンプリングレートをクロックレートｆｓと同等（つまり、ナイキスト周波数程度）にし得るようにすることにある。
【００１３】
【課題を解決するための手段】
このような課題を解決すべく、この発明では、複数チャネルの受信信号から１つずつ順次選択する１対のマルチプレクサと、選択された１対の受信信号を互いに９０°の位相差に相当する時間だけずらして離散化する１対のＡ／Ｄ変換器と、離散化された１対の受信信号から所定のサンプリング点における受信信号を計算する補間演算部と、補間演算により求められた受信信号をもとのチャネルに戻すデマルチプレクサと、前記補間演算部により求められた受信信号を格納し、同期をとるＦＩＦＯメモリと、ＦＩＦＯメモリ出力を加算する加算回路と、Ａ／Ｄ変換のサンプリングクロックおよびＦＩＦＯメモリの書き込みクロック，読み出しクロックを発生するクロック発生回路とを設けるようにしている。
上記請求項１の発明では、前記補間演算部を、前記Ａ／Ｄ変換器により離散化された１対の受信信号に所定係数を乗じる１対の乗算器と、各乗算結果を加算する加算器と、前記所定係数を記憶するメモリとから構成することができる（請求項２の発明）。
【００１４】
【発明の実施の形態】
図１はこの発明の実施の形態を示すブロック図である。
同図からも明らかなように、ここではｎ（ｎ≧２）個のＡ／Ｄ変換器を用いる代わりに、互いに９０°の位相差に相当する時間だけずらして離散化する１対の高速Ａ／Ｄ変換器２ａ，２ｂを設け、離散化された１対の受信信号から同相波面上の受信信号を求めることにより、高速なインタポレータを不要とし、加算時のサンプリングレートをナイキスト周波数まで低減するものである。ここで、同相波面上の受信信号の求め方について、以下に説明する。この受信信号は部分的には中心周波数ｆ０の正弦波とみなすことができるので、これをｃｏｓω０ｔと置くと、この信号から位相φに相当する時間だけ遅れた信号は、
0003697328.tif 000002
と表わすことができる。つまり、ｃｏｓω０ｔと９０°だけ位相差を持ったｃｏｓ（ω０ｔ＋π／２）とが分かれば、任意の位相φだけ遅れた信号を積和演算で求めることができる。
【００１５】
図１に示すディジタルビームフォーム部は、探触子１のｎ個の振動子ＰＡ１〜ＰＡｎから得られた受信信号ｕ１，ｕ２，…，ｕｎを順次選択する１対のマルチプレクサ５ａ，５ｂと、選択された信号を互いに９０°の位相差に相当する時間だけずらして１０〜１２ビットの離散ディジタルデータに変換する１対の高速Ａ／Ｄ変換器２ａ，２ｂと、Ａ／Ｄ変換器の出力から所定のサンプル点でのデータを計算する補間演算部６と、補間データをもとのｃｈａｎｎｅｌに戻すデマルチプレクサ７と、補間データを格納するＦＩＦＯメモリ３と、ＦＩＦＯメモリ出力を加算する加算回路４と、Ａ／Ｄ変換のためのサンプリングクロックＳＣＬＫａ，ＳＣＬＫｂ、ＦＩＦＯメモリ３の書き込みクロックＳＣＬＫ１〜ＳＣＬＫｎ、およびＦＩＦＯメモリ３の読み出しクロックＲＣＬＫを発生するクロック発生回路８とから構成される。ＦＩＦＯメモリ３の書き込みクロックＳＣＬＫ〜ＳＣＬＫｎと、読み出しクロックＲＣＬＫのサンプリングレートｆｓは、ナイキスト周波数以上に設定する。サンプリングクロックＳＣＬＫａ，ＳＣＬＫｂは互いに９０°の位相差を持つクロックであり、サンプリングレートはｆｓのｎ倍に設定する。各クロックの例を図２に示す。図２（ａ），（ｂ）はサンプリングクロックＳＣＬＫａ，ＳＣＬＫｂ、（ｃ）〜（ｅ）は書き込みクロックＳＣＬＫ１〜ＳＣＬＫｎ、（ｆ）は読み出しクロックＲＣＬＫをそれぞれ示す。
【００１６】
図３は図１の補間演算部の具体例を示すブロック図である。
すなわち、１対の乗算器６１ａ  ６１ｂと、乗算係数ｃｏｓφ，ｓｉｎφを記憶しているメモリ６２と、加算器６３等から構成される。
図４に補間演算部の動作を示す。
図中の黒丸印は、第１のＡ／Ｄ変換器２ａのサンプル点を、白丸印は第２のＡ／Ｄ変換器２ｂのサンプル点を表示している。両サンプル点は互いに９０°の位相差を持っている。いま、第１のＡ／Ｄ変換器２ａのサンプル値をｘｉ、第２のＡ／Ｄ変換器２ｂのサンプル値をｙｉとすると、上記（１）式を適用することにより、この１対のサンプリングデータ（ｘｉ，ｙｉ）から、同相波面上（図４中の四角印）の受信データＲｉを次式の如く補間演算する。
Ｒｉ＝ｃｏｓφｉ×ｘｉ＋ｓｉｎφｉ×ｙｉ                    …（２）
【００１７】
ここで、φｉはｉ番目のｃｈａｎｎｅｌの第１のＡ／Ｄ変換器２ａのサンプル点（黒丸印）から、同相波面上（図４中の四角印）までの位相差である。各φｉに対するｃｏｓφｉ，ｓｉｎφｉはメモリ６２に格納されており、ビームフォーム動作時に順次読み出される。このような補間演算により、同相波面上の受信信号データを得ることができる。この受信信号データを、デマルチプレクサ７により、もとのｃｈａｎｎｅｌに戻し、ＦＩＦＯメモリ３で各ｃｈａｎｎｅｌの同期をとった後加算することにより、高精度な整相，加算を実現することが可能となる。
【００１８】
【発明の効果】
この発明によれば、補間演算部を設けて同相波面上の受信信号データを求め、ＦＩＦＯメモリで同期をとった後加算することにより、Ａ／Ｄ変換器の個数を２個とし、インタポレータを不要とし、加算のサンプリングレートを１０ｆ０（ｆ０：超音波の中心周波数）からナイキスト周波数程度まで下げながら、高精度な整相，加算を行なうことができ、装置の小型化，低コスト化を実現することができる、という利点がある。
【図面の簡単な説明】
【図１】この発明の実施の形態を示すブロック図である。
【図２】図１で用いられる各クロックを示す波形図である。
【図３】図１における補間演算部の具体例を示すブロック図である。
【図４】図３の動作説明図である。
【図５】ダイナミックフォーカスにおける振動子列と反射点，遅延時間の関係を説明するための説明図である。
【図６】第１の従来例を示すブロック図である。
【図７】図６の動作説明図である。
【図８】第２の従来例を示すブロック図である。
【図９】図８の動作説明図である。
【図１０】第３の従来例を示すブロック図である。
【図１１】図１０の動作説明図である。
【符号の説明】
１…振動子、２，２ａ，２ｂ…Ａ／Ｄ変換器、３…ＦＩＦＯメモリ、４…加算回路、５，５ａ，５ｂ…マルチプレクサ、６…補間演算部、７…デマルチプレクサ、８，８Ａ，８Ｂ，８Ｃ…クロック発生回路、９…インタポレータ、６１ａ，６１ｂ…乗算器、６２…メモリ、６３…加算回路。
【図１】
0003697328.tif 000003
【図２】
0003697328.tif 000004
【図３】
0003697328.tif 000005
【図４】
0003697328.tif 000006
【図５】
0003697328.tif 000007
【図６】
0003697328.tif 000008
【図７】
0003697328.tif 000009
【図８】
0003697328.tif 000010
【図９】
0003697328.tif 000011
【図１０】
0003697328.tif 000012
【図１１】
0003697328.tif 000013