(57)【特許請求の範囲】
【請求項１】
スパッタ法によりガス雰囲気中でＡｕＳｉ膜を形成する工程を包含する化合物半導体素子の製造方法であって、
該スパッタガスが、アルゴンガス（Ａｒ)と窒素ガス（Ｎ2）を含むことを特徴とする化合物半導体素子の製造方法。
【請求項２】
前記Ａｒガスに対するＮ2ガスの添加量が、１％〜２０％の範囲にあることを特徴とする請求項１に記載の化合物半導体素子の製造方法。
【請求項３】
前記ＡｕＳｉ膜中のＳｉ濃度が、０．９重量％〜１．２重量％の範囲にあることを特徴とする請求項１又は２に記載の化合物半導体素子の製造方法。
【請求項４】
前記工程が、スパッタガス雰囲気で、４５０℃〜５４０℃の温度範囲で行うことを特徴とする請求項１〜３のいずれかに記載の化合物半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体素子の製造方法に関し、特にＬＥＤのオーミック電極の形成において利用されるものである。
【０００２】
【従来の技術】
従来よりＡｕＳｉ膜は、ＬＥＤ電極のオーミックコンタクトを得る目的として使用されており、その形成はＡｒガスのみを使用したスパッタ法にて形成されていた。また、このＡｕＳｉ膜は、ＧａＰ，ＧａＡｓＰ系ではカソード電極のオーミックコンタクト層として、またＡｌＧａＡｓ系ではカソード、アノード両電極に使用されている。
【０００３】
【発明が解決しようとする課題】
Ａｒガスのみを用いてＡｕＳｉスパッタリングを行った場合、ＡｕＳｉスパッタ膜を形成したウェハ表面の一部に曇りが発生する事がある。特にウェハが反っている場合は顕著に発生する。この曇りはＳＥＭ等で観察するとＡｕＳｉが粒状になっている事が原因である。ここでこの状態のＡｕＳｉ膜のウェハを次工程以降のプロセス処理を行った場合、以下の不具合が発生する。
【０００４】
▲１▼ウェハクリーニングの為のケミカル処理を行うと、ＡｕＳｉ膜中に薬液がしみ込みウェハとＡｕＳｉ界面を異常エッチングしてしまい電極剥がれ等の不具合を引き起こす。
【０００５】
▲２▼この曇りのあるＡｕＳｉ膜上にボンディングパットを形成する場合では、その曇りがボンディングパット表面までレプリカされてしまう事でワイヤーボンディングする時のパターン認識不具合を引き起こす。
【０００６】
本発明は上記欠点を解消するために成されたものであり、その目的とするところは、ＡｕＳｉ膜の剥がれ又はオーミックコンタクト抵抗値の増大が防止でき、また、鏡面の高いボンディングパット面を形成できる事でパターン認識性が向上する化合物半導体素子の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の化合物半導体素子の製造方法は、スパッタ法により、ガス雰囲気中でＡｕＳｉ膜を形成する工程を包含する化合物半導体素子の製造方法であって、該スパッタガスが、アルゴンガス（Ａｒ)と窒素ガス（Ｎ2）を含むことを特徴とし、そのことにより上記目的が達成される。
【０００８】
一つの実施態様では、前記Ａｒガスに対するＮ2ガスの添加量が、１％〜２０％の範囲にある。
【０００９】
一つの実施態様では、前記ＡｕＳｉ膜中のＳｉ濃度が、０．９重量％〜１．２重量％の範囲にある。
【００１０】
一つの実施態様では、前記工程が、スパッタガス雰囲気で、４５０℃〜５４０℃の温度範囲で行う。
【００１１】
以下、本発明の作用について説明する。
【００１２】
ＡｕＳｉスパッタリング時に使用するスパッタガスＡｒにＮ2ガスを２０％以下、望しくは１〜２％程度混在させることにより、ＡｕＳｉスパッタ膜の表面曇りの発生を抑える事ができる。
【００１３】
従って、ＡｕＳｉ膜中への薬液のしみ込みが無くなる事で、ＡｕＳｉ膜剥がれ、もしくはウェハとの接触面積減少によるコンタクト抵抗の増大不良を防止できる。
【００１４】
また、ＡｕＳｉ膜上にボンディングパットを形成する場合はパット面の曇りがなくなり、後半工程でのワイヤーボンディング時のパット認識不良が防止できる。
【００１５】
【発明の実施の形態】
ＧａＰ系ＬＥＤをモデルに別紙工程図を基に説明する。図１は、特に電極形成に関してアノード電極形成を代表としてその形成フローを詳細に示したものである。なお、カソード電極についてもほぼ同等プロセスである。
【００１６】
まず、ＧａＰ基板３上に液相エピタキシャル法にてＰＮ接合を形成する（図１Ａ）。なお、図中、１はＰ−ＧａＰエピタキシャル層、２はｎ−ＧａＰエピタキシャル層である。その後、所定の厚み２００〜２８０μｍになる様にラップにてＧａＰ基板３を削除する（図１Ｂ）。ここで王水にてウェハ３（基板）表面のクリーニングを行った後、ＡｕＳｉ／Ａｕ膜をスパッタリングにて形成する。ここでＡｕＳｉ膜とＡｕ膜の膜厚は基板３表面状態（鏡面またはアズラップ面）により、オーミックコンタクト抵抗値や光度に影響を与えるため、最適値を求めて設定している。トータル膜厚としては３５０〜４００ｎｍである（ＡｕＳｉ膜厚とＡｕ膜厚の層厚比を変ることでＳｉ濃度をコントロールしている）。
【００１７】
次に、フォトリソ工程を経て電極パターンを形成してヨウ化アンモニウム系エッチャントにてＡｕＳｉ／Ａｕ膜をエッチングし、その後レジストを剥離して、Ｎ2ガスを含むスパッタガス雰囲気の５４０℃で１５分アロイする事でカソード電極４を形成する（図１Ｃ）。
【００１８】
なお、上記ＡｕＳｉ／Ａｕスパッタリング条件は次の通りである。
【００１９】
ＡｕＳｉ：スパッタパワー１ｋｗ；スパッタガスＡｒ+１〜２％Ｎ2、ガス圧０．６７Ｐａ
Ａｕ：スパッタパワー１ｋｗ、スパッタガスＡｒのみガス圧０．６７Ｐａ
そして次に、カソード電極４が形成されたウェハを硫酸系エッチャントにてエピ面をクリーニングしてアノード電極８を形成する。ＧａＰ系の場合、オーミックコンタクト層５はＡｕＢｅ又はＡｕＺｎを用いてその上にバリアメタル層６（ＴｉＮ／Ｔｉ等）、そしてボンディングパット層７（Ａｌ，Ａｕ）を形成する。
【００２０】
そしてフォトリソ工程にて所定の電極パターンを形成し、ウェットエッチングにて各層のメタルをエッチングした後レジストを除去して、Ｎ2ガスを含むスパッタガス雰囲気の４５０〜４９０℃で１０〜１５分アロイする事でアノード電極８を形成する（図１Ｄ−１〜Ｄ−５）。ここでＡｌＧａＡｓ系ＬＥＤの場合、アノード電極８のオーミックコンタクト層５にＡｕＳｉ／Ａｕ膜を用いる。
【００２１】
このＡｕＳｉ／Ａｕ膜のＡｕＳｉスパッタ膜を形成する際、先のカソード電極４の場合と同様スパッタガスのＡｒにＮ2を１〜２％（容量％）添加させる事でＡｕＳｉ／Ａｕ膜の表面曇りの発生を抑える事ができる。
【００２２】
特に、ＡｌＧａＡｓの場合ウェハ反りが大きいためその効果が顕著に表われる。これによりその後に形成するボンディングパット表面の曇りが抑えられ、鏡面性が確保できるので、後工程でのワイヤーボンディング時の電極パターン認識性が向上する。
【００２３】
最後にダイシングにより素子分断を行い各素子の特性をチェックして一連のウェハプロセスが完了する（図１Ｅ）。
【００２４】
【発明の効果】
本発明によれば、ＡｕＳｉスパッタリング時に使用するスパッタガスＡｒにＮ2ガスを２０％以下、望しくは１〜２％程度混在させるので、ＡｕＳｉスパッタ膜の表面曇りの発生を抑える事ができる。
【００２５】
従って、ＡｕＳｉ膜中への薬液のしみ込みが無くなり、ＡｕＳｉ膜剥がれ、もしくはウェハとの接触面積減少になるコンタクト抵抗の増大不良を防止できる。さらに、ＡｕＳｉ膜上にボンディングパットを形成する場合はパット面の曇りがなくなり、後半工程でのワイヤーボンディング時のパット認識不良が防止できる。すなわち、ＡｕＳｉ膜剥がれ又はオーミックコンタクト抵抗値の増大が防止できる。また、鏡面の高いボンディングパット面を形成できる事でパターン認識性が向上する。
【図面の簡単な説明】
【図１】本発明のＧａＰ系ＬＥＤのエピタキシャル工程からダイシング工程までのウェハプロセスにおける工程フローである。
【符号の説明】
１  Ｐ−ＧａＰエピタキシャル層
２  ｎ−ＧａＰエピタキシャル層
３  ｎ−ＧａＰ基板
４  カソード電極（ＡｕＳｉ）
５  オーミックコンタクト層（ＡｕＢｅ  ＡｕＺｎ等）
６  バリアメタル層（Ｔｉ，ＴｉＮ等）
７  ボンディングパット層（Ａｌ，Ａｕ）
８  アノード電極
【図１】
0003729437.tif 000002