(57)【特許請求の範囲】
【請求項１】
ＴＦＴアレイ基板、該ＴＦＴアレイ基板に対向して配置される対向基板、およびＴＦＴアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記ＴＦＴアレイ基板上にゲートラインと該ゲートラインに平行な補助容量電極とが設けられ、
該ゲートライン、補助容量電極および前記ＴＦＴアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記ゲート絶縁膜を介して少なくとも前記補助容量電極を覆って画素電極が設けられ、
該画素電極と前記スイッチング素子とを接続するドレイン電極が設けられ、
該画素電極、該ドレイン電極、前記スイッチング素子および前記ソースラインを覆って絶縁膜が設けられてなる液晶表示装置に用いられる前記ＴＦＴアレイ基板の製法であって、
（ａ）ガラス基板上に前記ゲートラインおよび前記補助容量電極を形成し、
（ｂ）前記ゲート絶縁膜を形成し、
（ｃ）該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子、前記画素電極および前記ドレイン電極を形成し、
（ｄ）前記絶縁膜を形成し、かつ
（ｅ）前記絶縁膜の近傍部分表面に、出力密度が前記絶縁膜の近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ／ｍ2であるレーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分に対応する、画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を昇華させて除去する工程
を含む、液晶表示装置に用いられる前記ＴＦＴアレイ基板の製法。
【請求項２】
前記工程（ｅ）が、
レーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分を含む前記ゲート絶縁膜の近傍部分、および前記短絡部分に対応する前記補助容量電極の近傍部分を除去したのち、さらに出力密度が前記絶縁膜の近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ／ｍ2であるレーザ光を照射して、除去した前記補助容量電極近傍を囲み、前記除去された部分より３〜５μｍ程度大きい領域で、前記画素電極および絶縁膜のみを除去する工程
である請求項１記載の製法。
【請求項３】
前記ゲート絶縁膜の近傍部分表面に、出力密度が前記画素電極の近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ／ｍ2であるレーザ光を照射して前記ゲート絶縁膜の近傍部分および前記補助容量電極の近傍部分を昇華させて除去する請求項２記載の製法。
【請求項４】
前記レーザ光の波長が０．１μｍ〜１．０６μｍである請求項１、２または３記載の製法。
【請求項５】
前記レーザ光がＹＡＧレーザおよびエキシマレーザのうちのいずれか１つによるものである請求項１、２または３記載の製法。 
【請求項６】
ＴＦＴアレイ基板、該ＴＦＴアレイ基板に対向して配置される対向基板、およびＴＦＴアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記ＴＦＴアレイ基板上にゲートラインが設けられ、
該ゲートラインおよび前記ＴＦＴアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記ゲート絶縁膜を介して少なくとも前記ゲートラインの一部を覆って画素電極が設けられ、
該画素電極と前記スイッチング素子とを接続するドレイン電極が設けられ、
該画素電極、該ドレイン電極、前記スイッチング素子および前記ソースラインを覆って絶縁膜が設けられてなる液晶表示装置に用いられる前記ＴＦＴアレイ基板の製法であって、
（ａ）ガラス基板上に前記ゲートラインを形成し、
（ｂ）前記ゲート絶縁膜を形成し、
（ｃ）該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子、前記画素電極および前記ドレイン電極を形成し、
（ｄ）前記絶縁膜を形成し、かつ
（ｅ）前記絶縁膜の近傍部分表面に、出力密度が前記絶縁膜の近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ／ｍ2であるレーザ光を照射して、前記画素電極と前記ゲートラインの一部との重なり部分のゲート絶縁膜中に生じた短絡部分に対応する、画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を、昇華させて除去する工程
を含む液晶表示装置に用いられる前記ＴＦＴアレイ基板の製法。
【請求項７】
前記工程（ｅ）が、
前記絶縁膜の近傍部分表面にレーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分を含む前記ゲート絶縁膜の近傍部分および前記短絡部分に対応する前記重なり部分の近傍部分を除去したのち、さらに出力密度が前記絶縁膜の近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ／ｍ2であるレーザ光を照射して、除去した前記重なり部分の近傍を囲み、前記除去された部分より３〜５μｍ程度大きい領域で、前記画素電極および絶縁膜のみを除去する工程
である請求項６記載の製法。 
【請求項８】
ＴＦＴアレイ基板、該ＴＦＴアレイ基板に対向して配置される対向基板、およびＴＦＴアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記ＴＦＴアレイ基板上にゲートラインと該ゲートラインに平行な補助容量電極とが設けられ、
該ゲートライン、補助容量電極および前記ＴＦＴアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記スイッチング素子の一部に接続してドレイン電極が設けられ、
該ドレイン電極の一部を除いてドレイン電極と前記スイッチング素子および前記ソースラインとを覆って絶縁膜が設けられ、
該ドレイン電極の一部に接続し、該絶縁膜を覆って画素電極が設けられてなる液晶表示装置に用いられる前記ＴＦＴ基板の製法であって、
（ａ）ガラス基板上に前記ゲートラインおよび前記補助容量電極を形成し、
（ｂ）前記ゲート絶縁膜を形成し、
（ｃ）該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子および前記ドレイン電極を形成し、
（ｄ）前記絶縁膜を形成し、
（ｅ）画素電極を形成し、かつ
（ｆ）前記絶縁膜の近傍部分表面に、出力密度が前記絶縁膜の近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ／ｍ2であるレーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分に対応する、画素電極の近傍部分、および該短絡部分に対応する絶縁膜の近傍部分を除去する工程
を含む液晶表示装置に用いられる前記ＴＦＴ基板の製法。
【請求項９】
前記工程（ｆ）が、
前記絶縁膜の近傍部分表面にレーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分を含む前記ゲート絶縁膜の近傍部分および前記短絡部分に対応する補助容量電極の近傍部分を除去したのち、さらに出力密度が前記絶縁膜の近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ／ｍ2であるレーザ光を照射して、除去した前記重なり部分の近傍を囲み、前記除去された部分より３〜５μｍ程度大きい領域で、前記画素電極および絶縁膜のみを除去する工程
である請求項８記載の製法。 
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、補助容量を有するアクティブマトリックス液晶表示装置に関する。
【０００２】
【従来の技術】
図９はアクティブマトリックス液晶表示装置に用いられるＴＦＴアレイ基板上の１画素の構成を示す平面説明図である。図９において１はゲートラインであり、２はソースラインであり、３はドレイン電極であり、４はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）からなる画素電極（以下、単に画素ＩＴＯという）であり、５は補助容量電極（以下、Ｃｓ電極という）である。２６は、画素ＩＴＯ４とＣｓ電極５との重なり部分（斜線部）であり、この重なり部分が補助容量を形成している。図１０は図９中に示したＡ−Ａ線断面におけるＴＦＴアレイ基板の断面説明図である。図１０において、４は画素ＩＴＯであり、７はガラス基板であり、８はゲート絶縁膜であり、９は絶縁膜である。ガラス基板７上にはＣｓ電極５があり、ゲート絶縁膜８を介して画素ＩＴＯ４が形成されている。最上層には絶縁膜９が形成されている。
【０００３】
ＴＦＴアレイ基板上には前述のゲートライン１が複数本互いに平行に一定間隔を保って配設されている。さらに、ＴＦＴアレイ基板上にはゲートラインから所定の距離だけ隔ててゲートラインに平行にＣｓ電極５が配設されている。つぎに、ゲートライン、Ｃｓ電極およびこれらに覆われる部分以外のＴＦＴアレイ基板を覆ってゲート絶縁膜（図１０参照）が成膜されている。また、ソースラインが複数本互いに平行に一定間隔を保って、かつゲート絶縁膜を介してゲートラインに交差するように配設されている。ゲートラインとソースラインとによって区画される領域を画素という。ゲート絶縁膜を介してＣｓ電極を覆って画素に画素ＩＴＯが配設されている。ゲートラインとソースラインとの交点にはスイッチング素子（図示せず）が配設され、スイッチング素子はソースラインと接続され、ドレイン電極を介して画素ＩＴＯと接続される。画素ＩＴＯおよびスイッチング素子は画素ごとに１個ずつアレイ状に配設されている。さらに最上層に絶縁膜９が形成されてＴＦＴアレイ基板が構成されている。
【０００４】
ＴＦＴアレイ基板に対向して配設される対向基板（図示せず）上には対向電極、カラーフィルターおよびブラックマトリックスなどが配設されている。
【０００５】
さらに、ＴＦＴアレイ基板および対向基板にはそれぞれ配向膜が形成され、両基板は一定間隔の隙間を保って両基板の周辺部で接合され、両基板の隙間には液晶材料が注入されて液晶表示装置が構成されている。
【０００６】
さらに液晶表示装置には、スイッチング素子を制御するための駆動回路や画面表示のための配向膜やバックライトなどが配設されている。
【０００７】
つぎに、ＴＦＴアレイ基板の製法を説明する。ガラス基板上にＣｒなどからなるゲートラインをスパッタ法などによって形成する。こののち、ＳｉＮなどからなるゲート絶縁膜を厚さ０．３μｍ程度にＣＶＤ法などによって成膜する。ゲート絶縁膜上に、Ａｌなどからなるソースラインおよびドレイン電極をスパッタ法などによって形成する。さらに、画素ＩＴＯを厚さ０．１μｍ程度にスパッタ法などによって形成するとともにドレイン電極と接続する。こののち、最上層にＳｉＮなどからなる絶縁膜を厚さ０．３μｍ程度にＣＶＤ法などによって成膜する。以上のようにしてＴＦＴアレイ基板を完成する。
【０００８】
このような液晶表示装置に用いられるＴＦＴアレイ基板の画素に生ずる短絡について説明する。
【０００９】
図９および図１０において、ゲート絶縁膜８の重なり部分２６にピンホールなどの膜欠損が発生したばあいＣｓ電極５と画素ＩＴＯ４とが電気的短絡を起こしその画素は点欠陥となってしまう。図１１は、従来のアクティブマトリックス基板の画素構成においてＣｓ電極５と画素ＩＴＯ４とのあいだのゲート絶縁膜中にピンホールが生じたことを示す平面説明図であり、図１２は、図１１に示したピンホールを含んだ画素構成を示す断面説明図である。図１１および図１２において１１はピンホールであり、２１は画素ＩＴＯの凹部であり、その他の符号は図９および図１０と共通である。
【００１０】
図１２に示したように、ゲート絶縁膜８を分断するようにしてピンホール１１が生じていたところへ画素ＩＴＯ４を成膜したため、画素ＩＴＯ４においてもピンホール１１の形状に対応して画素ＩＴＯの凹部２１が生じた形態が示されている。画素ＩＴＯ４がピンホール１１中に入りこんでいるため画素ＩＴＯ４はＣｓ電極５と短絡を生じている。
【００１１】
液晶表示装置において点欠陥は、その存在がすぐに不良とは結びつかないものの、表示品質的には存在しない方が望ましく、またその点欠陥の個数によっては、液晶表示装置が不良品となってしまうこともある。よって、このような点欠陥は修復できるものならば修復するのが望ましい。このとき、重なり部分２６におけるゲート絶縁膜８の異常による点欠陥はＣｓ電極５と画素ＩＴＯ４との短絡によるものであるから、この点欠陥を修復するためには、何らかの方法で、Ｃｓ電極５と画素ＩＴＯ４とを電気的に分離しなければならない。
【００１２】
このための方法を示す従来例が、特開平２−１０８０２８号公報に提案されている。図１３は、従来のアクティブマトリックス基板の画素構成を示す平面説明図である。図１３において、図９から図１２までに示した要素と同一の要素には同一の符号を付したほか、１０はすきまであり、２５はＣｓ電極であり、２７は画素ＩＴＯ４とＣｓ電極２５との重なり部分（斜線部）でありＡは膜欠損の一例であるピンホールを示している。図１３に示したＣｓ電極２５は、あらかじめ設計段階で、Ｃｓ電極に凸部を多数付属させて凸部が重なり部分となるようにしておき、いずれかの重なり部分でピンホールが生じたばあいに凸部の根元の部分でカットして電気的に分離しやすいような構成となっている。すなわち、点Ａでゲート絶縁膜中にピンホールが発生したばあいは、図１３にＢで示した根元部をレーザで照射して溶断してカット（以下、レーザカットという）し、Ｃｓ電極２５および画素ＩＴＯ４の重なり部分２７とＣｓ電極２５とを分離する。
【００１３】
【発明が解決しようとする課題】
補助容量を有する液晶表示装置において補助容量の大きさを決定するひとつのパラメータは、Ｃｓ電極と画素ＩＴＯとの重なり部の面積である。ここで、ＴＦＴアレイ基板上においてＣｓ電極５を配設するために要するスペースをできるだけ小さくしたうえで液晶表示装置の動作上必要な重なり部面積を確保することが、開口率をできるだけ大きくしたいという観点などの面で有利である。
【００１４】
しかし、Ｃｓ電極を図１３に示した凸部を有する構成とすると、つぎのような不利な問題点がある。
【００１５】
▲１▼Ｃｓ電極の部分的な切り離しを可能とするために、Ｃｓ電極と画素ＩＴＯとの重なり部分を複数のセクション（凸部）にあらかじめ分けておく必要がある。このためには、ひとつのセクションと隣りのセクションとのあいだにすきま１０を設ける必要があるが、このすきま１０は補助容量の大きさには寄与しない。
【００１６】
▲２▼短絡部の大きさが微小であっても、その修復には最低限ひとつのセクション分の面積を犠牲にしてしまう。
【００１７】
▲３▼レーザカットのためのスペースを設けなければならない。このスペースも補助容量の大きさには寄与しない。
【００１８】
本発明は、前述の▲１▼〜▲３▼のような問題点を解消するためになされたものであり、Ｃｓ電極のレイアウトは従来のままとし、前述の▲１▼〜▲３▼のような設計的不利益を生ずることなく、Ｃｓ電極５と画素ＩＴＯ４間の欠陥部の修復を可能とするＴＦＴアレイ基板およびその製法ならびにそのＴＦＴアレイ基板を用いる液晶表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
ゲート絶縁膜８中の短絡発生箇所またはその近傍部分へのレーザ照射により、画素ＩＴＯ４を選択的に除去し、短絡を選択的に解消する。なお、短絡を生ずる原因としては、ピンホールのばあいを説明してきたが、ピンホールのほかには、微小な異物残留による短絡なども含んでいるものとする。
【００２０】
本発明の液晶表示装置は、ＴＦＴアレイ基板、該ＴＦＴアレイ基板に対向して配置される対向基板、およびＴＦＴアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記ＴＦＴアレイ基板上にゲートラインと該ゲートラインに平行な補助容量電極とが設けられ、
該ゲートライン、補助容量電極および前記ＴＦＴアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記ゲート絶縁膜を介して少なくとも前記補助容量電極を覆って画素電極が設けられ、
該画素電極と前記スイッチング素子とを接続するドレイン電極が設けられ、
該画素電極、該ドレイン電極、前記スイッチング素子および前記ソースラインを覆って絶縁膜が設けられてなる液晶表示装置であって、
前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡が選択的に解消されてなるものである。
【００２１】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分が除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【００２２】
前記短絡部分を含むゲート絶縁膜の近傍部分および前記短絡部分に対応する補助容量電極の近傍部分がさらに除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【００２３】
また本発明の液晶表示装置に用いられる前記ＴＦＴアレイ基板の製法は、
（ａ）ガラス基板上に前記ゲートラインおよび前記補助容量電極を形成し、
（ｂ）前記ゲート絶縁膜を形成し、
（ｃ）該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子、前記画素電極および前記ドレイン電極を形成し、
（ｄ）前記絶縁膜を形成し、かつ
（ｅ）前記ゲート絶縁膜中に生じた短絡を選択的に解消する工程を含む製法である。
【００２４】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を除去することによって前記短絡を選択的に解消することが好ましい。
【００２５】
前記絶縁膜の近傍部分表面にレーザ光を照射して前記絶縁膜の近傍部分および前記画素電極の近傍部分を昇華させて除去することが好ましい。
【００２６】
前記レーザ光の波長が０．１μｍ〜１．０６μｍであることが好ましい。
【００２７】
前記レーザ光の出力密度が前記絶縁膜の近傍部分表面において１×１０２Ｊ／ｍ２〜１×１０４Ｊ／ｍ２であることが好ましい。
【００２８】
前記レーザ光がＹＡＧレーザおよびエキシマレーザのうちのいずれか１つによるものであることが好ましい。
【００２９】
前記ゲート絶縁膜の近傍部分および前記補助容量電極の近傍部分をさらに除去することによって前記短絡を選択的に解消することが好ましい。
【００３０】
前記ゲート絶縁膜の近傍部分表面にレーザ光を照射して前記ゲート絶縁膜の近傍部分および前記補助容量電極の近傍部分を昇華させて除去することが好ましい。
【００３１】
前記レーザ光の波長が０．１μｍ〜１．０６μｍであることが好ましい。
【００３２】
前記レーザ光の出力密度が前記画素電極の近傍部分表面において１×１０２Ｊ／ｍ２〜１×１０４Ｊ／ｍ２であることが好ましい。
【００３３】
前記レーザ光がＹＡＧレーザおよびエキシマレーザのうちのいずれか１つによるものであることが好ましい。
【００３４】
また、本発明の他の液晶表示装置は、ＴＦＴアレイ基板、該ＴＦＴアレイ基板に対向して配置される対向基板、およびＴＦＴアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記ＴＦＴアレイ基板上にゲートラインが設けられ、
該ゲートラインおよび前記ＴＦＴアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記ゲート絶縁膜を介して少なくとも前記ゲートラインの一部を覆って画素電極が設けられ、
該画素電極と前記スイッチング素子とを接続するドレイン電極が設けられ、
該画素電極、該ドレイン電極、前記スイッチング素子および前記ソースラインを覆って絶縁膜が設けられてなる液晶表示装置であって、
前記画素電極と前記ゲートラインの一部との重なり部分のゲート絶縁膜中に生じた短絡が選択的に解消されてなるものである。
【００３５】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分が除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【００３６】
前記短絡部分を含むゲート絶縁膜の近傍部分および前記短絡部分に対応する前記重なり部分の近傍部分がさらに除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【００３７】
本発明の液晶表示装置に用いられる前記ＴＦＴアレイ基板の製法は、
（ａ）ガラス基板上に前記ゲートラインを形成し、
（ｂ）前記ゲート絶縁膜を形成し、
（ｃ）該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子、前記画素電極および前記ドレイン電極を形成し、
（ｄ）前記絶縁膜を形成し、かつ
（ｅ）前記ゲート絶縁膜中に生じた短絡を選択的に解消する工程を含む製法である。
【００３８】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を除去することによって前記短絡を選択的に解消することが好ましい。
【００３９】
前記絶縁膜の近傍部分表面にレーザ光を照射して前記絶縁膜の近傍部分および前記画素電極の近傍部分を昇華させて除去することが好ましい。
【００４０】
また、本発明のさらに他の液晶表示装置は、ＴＦＴアレイ基板、該ＴＦＴアレイ基板に対向して配置される対向基板、およびＴＦＴアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記ＴＦＴアレイ基板上にゲートラインと該ゲートラインに平行な補助容量電極とが設けられ、
該ゲートライン、補助容量電極および前記ＴＦＴアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記スイッチング素子の一部に接続してドレイン電極が設けられ、
該ドレイン電極の一部を除いてドレイン電極と前記スイッチング素子および前記ソースラインとを覆って絶縁膜が設けられ、
該ドレイン電極の一部に接続し、該絶縁膜を覆って画素電極が設けられてなる液晶表示装置であって、
前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡が選択的に解消されてなるものである。
【００４１】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分が除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【００４２】
前記短絡部分を含むゲート絶縁膜の近傍部分および前記短絡部分に対応する補助容量電極の近傍部分がさらに除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【００４３】
本発明の液晶表示装置に用いられる前記ＴＦＴアレイ基板の製法は、
（ａ）ガラス基板上に前記ゲートラインおよび前記補助容量電極を形成し、
（ｂ）前記ゲート絶縁膜を形成し、
（ｃ）該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子および前記ドレイン電極を形成し、
（ｄ）前記絶縁膜を形成し、
（ｅ）画素電極を形成し、
（ｆ）前記ゲート絶縁膜中に生じた短絡を選択的に解消する工程を含む製法である。
【００４４】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を除去することによって前記短絡を選択的に解消することが好ましい。
【００４５】
前記絶縁膜の近傍部分表面にレーザ光を照射して前記絶縁膜の近傍部分および前記画素電極の近傍部分を昇華させて除去することが好ましい。
【００４６】
本発明にかかわるＴＦＴアレイ基板によれば、そのＴＦＴアレイ基板を用いる液晶表示装置において開口率低下などの設計的不利益を生じることなく、Ｃｓ電極と画素ＩＴＯとのあいだの短絡の修復による表示品質向上、歩留向上が可能となる。
【００４７】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
【００４８】
実施の形態１
本実施の形態においては、ＴＦＴアレイ基板および液晶表示装置の構成、ＴＦＴアレイ基板の製法は従来技術の項において説明したものと同様である。
【００４９】
本実施の形態にかかわるＴＦＴアレイ基板の絶縁膜中に生じた短絡として、たとえば図１１および図１２に示したＣｓ電極と画素ＩＴＯとのあいだのゲート絶縁膜に生じた短絡を修復する方法を説明する。図１２において１１はピンホールでありゲート絶縁膜不良箇所である。ピンホール１１で、Ｃｓ電極５と画素ＩＴＯ４が直接接触しており、短絡欠陥が発生している。図１は本発明の方法を適用して短絡を解消したＴＦＴアレイ基板の画素構成を示す断面説明図であり、図２は、短絡を解消したＴＦＴアレイ基板の画素構成を示す平面説明図である。図１および図２において、６はＣｓ電極と画素ＩＴＯの重なり部分（斜線部）であり、Ｒはレーザ照射を示しており、その他の符号は図９〜図１３と共通である。図１２に示したばあいと同様に、ピンホール１１は画素ＩＴＯ４と同じ材料からなる部分である。ここで、絶縁膜の短絡部分の近傍部分にレーザを照射すると図１のように画素ＩＴＯ４が上層の絶縁膜９とともに昇華して除去される。ゲート絶縁膜中に生じたピンホール１１などによる短絡が生じた短絡部分に対応する画素ＩＴＯの近傍部分（以下、単に画素ＩＴＯの近傍部分という）とは、ゲート絶縁膜中の短絡部分および短絡部分の周囲約３μｍ〜５μｍ角程度の領域（ただし、欠陥の大きさによってはそれ以上のばあいもある）を含むゲート絶縁膜の部分に対応する画素ＩＴＯの部分をいう。また、ゲート絶縁膜中の短絡部分に対応する絶縁膜の近傍部分（以下、単に絶縁膜の近傍部分という）とは、前述した画素ＩＴＯの近傍部分と同じ面積でこの画素ＩＴＯの近傍部分の上層に位置する絶縁膜の部分をいう。以上のような近傍部分を図２においてピンホール１１を囲む矩形の領域２１として示した。この画素ＩＴＯの近傍部分および絶縁膜の近傍部分のみを除去し、画素ＩＴＯの他の部分および絶縁膜の他の部分には何らの処理をしないことを、画素ＩＴＯの近傍部分および絶縁膜の近傍部分を選択的に除去するという。また、画素ＩＴＯの近傍部分および絶縁膜の近傍部分を選択的に除去することによって短絡を解消することを選択的に短絡を解消するという。
【００５０】
前述したように短絡を選択的に解消してＴＦＴアレイ基板の画素を修復するために、絶縁膜の近傍部分表面にレーザ光を照射する。
【００５１】
修復に用いるレーザとしては、エキシマレーザやＹＡＧレーザが使用できる。とくにＹＡＧレーザは、液晶表示装置のレーザ修復工程で一般的に用いられているものであり、このレーザが使用可能であることは新たな装置導入などが不要ということであり、その意義は大きい。波長１．０６μｍのＹＡＧレーザを用いたばあいの照射エネルギー典型値は１ショットあたり１×１０４Ｊ／ｍ２程度である。このエネルギーで数発のショットを照射することで画素ＩＴＯ４を除去することができる。ただし、画素ＩＴＯ４とゲート絶縁膜８との界面の密着性などにある程度のばらつきがあるため、最適エネルギーにも、ある程度の幅がある。
【００５２】
したがって、本実施の形態においては、レーザ光の波長の範囲は０．１μｍ以上１．０６μｍ以下とする。これは、現在液晶表示装置の修復に容易に利用可能なレーザ光の波長がこの範囲にあるからである。さらに好ましくはレーザ光の波長は１．０６μｍとする。これは、この波長のときに、ゲート絶縁膜とＩＴＯとの界面でＩＴＯがうまくはがれるためである。このときの機構はエキシマレーザを用いたときの光化学的は反応ではなく、熱的なプロセスによるものと考えられている。
【００５３】
また、レーザ光の照射エネルギーの出力密度は、照射される絶縁膜の近傍部分表面において１×１０２Ｊ／ｍ２以上１×１０４Ｊ／ｍ２以下とする。１×１０２Ｊ／ｍ２以上とするのはこれ以下のエネルギーでは何ら加工が行なわれないためであり、１×１０４Ｊ／ｍ２以下とするのはゲート絶縁膜に傷をつけないでＩＴＯ除去するためである。さらに好ましくはレーザ光の照射エネルギーの出力密度は、照射される絶縁膜の近傍部分表面において１×１０３Ｊ／ｍ２程度とする。ただし、実際には基板に加工が行なわれない程度のエネルギーでレーザ照射を行ない、それで加工されなければ１０％程度ずつエネルギーを上げ、さらに照射するという手順を繰り返す。この手順により、いつかはゲート絶縁膜とＩＴＯとの界面でＩＴＯが除去される適切なエネルギーが現われる。よって前述したエネルギーの出力密度はあくまで目安である。
【００５４】
この修復方法によると、Ｃｓ電極５、画素ＩＴＯ４の形状には何の制約も発生せず、従来のままの形状が適用できる。また、Ｃｓ電極の部分的な切り離しを要しないので矩形の領域２１の面積分の補助容量が減少するだけですむ。さらに、この減少分は、ほとんどその画素の表示性能に影響しないレベルである。よって、設計上の不利益は生じない。
【００５５】
本実施の形態において説明した短絡の修復方法を適用して形成したＴＦＴアレイ基板においては、Ｃｓ電極の部分的な切り離しを必要とすることなく、レーザカットのためのスペースを設けることなく、したがって開口率を犠牲にすることは全くないのでこのＴＦＴアレイ基板を用いた液晶表示装置においては高開口率で点欠陥数の少ない高性能、かつ高品質の液晶表示装置を高歩留で生産できる。
【００５６】
実施の形態２
図３は、図１１に示したピンホールよりも大きなゲート絶縁膜の欠損１２が発生したばあいのＴＦＴアレイ基板の画素構成の例を示す平面説明図である。
【００５７】
図４、図５および図６はこのばあいの欠損による短絡をレーザ照射して修復した例を示す断面説明図である。図４から図６までにおいて、１３はＣｓ電極のエッジ部であり、１４はレーザ照射による除去後のエッジであり、その他の符号は図１〜図３などと共通である。実施の形態１のばあいと同様にして、前記欠損による短絡および該短絡の周辺部分としてＣｓ上の膜欠損部を囲み、それより１〜２μｍ程度大きい領域をゲート絶縁膜の近傍部分（以下、単にゲート絶縁膜の近傍部分という）という。また、前記欠損による短絡に対応するＣｓ電極の近傍部分（以下、単にＣｓ電極の対応部分という）とは、前記ゲート絶縁膜の近傍部分と同じ面積でゲート絶縁膜の近傍部分の下層に位置するＣｓ電極の部分をいう。本実施の形態のばあいも欠陥部に対応する画素ＩＴＯの近傍部分の除去により欠陥を修復するのであるが、Ｃｓ電極のエッジ部１３の画素ＩＴＯは完全に除去することが困難である。よって、このばあいは、図５のようにＣｓ電極５の近傍部分ごとレーザ照射による除去を行なう。ただしこのばあいは、レーザ照射による除去後のエッジ１４で、下層のＣｓ電極５と上層の画素ＩＴＯ４とが電気的に縦に短絡する可能性がある。よって、さらに図６のようにＣｓ電極の近傍部分を除去したその周辺として、除去したＣｓ電極近傍を囲み、それより３〜５μｍ程度大きい領域（ＩＴＯの近傍部分という）でも画素ＩＴＯ４を除去する。
【００５８】
本実施の形態においては、レーザ光の波長の範囲は０．１μｍ以上１．０６μｍ以下とする。これは、現在液晶表示装置の修復に容易に利用可能なレーザ光の波長がこの範囲にあるからである。さらに好ましくはレーザ光の波長は１．０６μｍとする。これは、この波長のときに、ゲート絶縁膜とＩＴＯとの界面でＩＴＯがうまくはがれるためである。このときの機構はエキシマレーザを用いたときの光化学的は反応ではなく、熱的なプロセスによるものと考えられている。
【００５９】
また、レーザ光の照射エネルギーの出力密度は、照射される絶縁膜の近傍部分表面において１×１０２Ｊ／ｍ２以上１×１０５Ｊ／ｍ２以下とする。１×１０２Ｊ／ｍ２以上とするのはこれ以下のエネルギーでは何ら加工が行なわれないためであり、１×１０５Ｊ／ｍ２以下とするのはレーザ照射した周辺に望ましくないダメージが与えられないようにするためである。さらに好ましくはレーザ光の照射エネルギーの出力密度は、照射される絶縁膜の近傍部分表面において１×１０４Ｊ／ｍ２程度とする。これは、Ｃｒなどのパターンをカットするために適度のエネルギーである。
【００６０】
ＩＴＯの近傍部分におけるレーザ光の照射エネルギーは前述した値と同様である（ＩＴＯ除去時のエネルギーは、通常のパターンカットのエネルギーの約１／１０程度である）。
【００６１】
また、本実施の形態にかかわるＴＦＴアレイ基板および液晶表示装置においても実施の形態１と同様の効果をうる。
【００６２】
また、本実施の形態により、縦短絡の可能性がなくなり、リペア完了となる。
【００６３】
実施の形態３
本発明の、短絡を選択的に解消する方法は、実施の形態１および２で説明したＴＦＴアレイ基板とは異なる構造のＴＦＴアレイ基板に対しても応用できる。
【００６４】
たとえば、図７は、補助容量電極を設けることなくゲートラインの一部を覆って画素ＩＴＯを形成しており、画素ＩＴＯの一部とゲートラインの一部との重なり部とによって補助容量を形成するようにしたＴＦＴアレイ基板の平面説明図である。補助容量電極を設けないこと以外は実施の形態１または２と同様である。
【００６５】
図７において、７１は画素ＩＴＯの一部とゲートラインとの重なり部であり、他の符号は図１〜図６と共通である。このような構造のＴＦＴアレイ基板においても絶縁膜中に生じた膜欠損を実施の形態１または２と同様に修復することができる。
【００６６】
実施の形態４
本発明の、短絡を選択的に解消する方法は、実施の形態１、２および３で説明したＴＦＴアレイ基板とはさらに異なる構造のＴＦＴアレイ基板に対しても応用できる。
【００６７】
たとえば、図８はＴＦＴアレイ基板の断面構造を比較して示した説明図である。図８において、３１はスイッチング素子の半導体層であり、その他の符号は図１〜７と共通である。図８の（ａ）は実施の形態１、２および３で説明した構造を示しているのに対し、図８の（ｂ）は、画素ＩＴＯを絶縁膜９の上方に設けた構造を示している。画素ＩＴＯを絶縁膜９の上方に設けたこと以外は実施の形態１、２または３と同様である。
【００６８】
このような構造のＴＦＴアレイ基板においても絶縁膜中に生じた膜欠損を実施の形態１、２または３と同様に修復することができる。
【００６９】
【発明の効果】
本発明によると、高開口率で点欠陥数の少ない液晶表示装置を高歩留で生産することができる。つまり高性能、高品質の液晶表示装置を高歩留で生産することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかわる短絡部分にレーザ照射した画素構成を示す断面説明図である。
【図２】本発明の一実施の形態にかかわる短絡部分にレーザ照射した画素構成を示す平面説明図である。
【図３】本発明の他の実施の形態にかかわる短絡部分の画素構成を示す平面説明図である。
【図４】本発明の他の実施の形態にかかわる短絡部分の画素構成を示す断面説明図である。
【図５】本発明の他の実施の形態にかかわる短絡部分にレーザ照射した画素構成を示す断面説明図である。
【図６】本発明の他の実施の形態にかかわる短絡部分にレーザ照射した画素構成を示す断面説明図である。
【図７】本発明の他の実施の形態にかかわるＴＦＴアレイ基板を示す平面説明図である。
【図８】本発明の他の実施の形態にかかわるＴＦＴアレイ基板を示す断面説明図である。
【図９】従来のＴＦＴアレイ基板の画素構成を示す平面説明図である。
【図１０】従来のＴＦＴアレイ基板の画素構成を示す断面説明図である。
【図１１】従来のＴＦＴアレイ基板の短絡部分を示す平面説明図である。
【図１２】従来のＴＦＴアレイ基板の短絡部分を示す断面説明図である。
【図１３】従来技術による短絡部分の修復方法を示す平面説明図である。
【符号の説明】
１  ゲートライン
２  ソースライン
３  ドレイン電極
４  画素ＩＴＯ
５、２５  Ｃｓ電極
６、２６、２７  重なり部
７  ガラス基板
８  ゲート絶縁膜
９  絶縁膜
１１  ピンホール
１２  欠損
【図１】
0003631364.tif 000002
【図２】
0003631364.tif 000003
【図３】
0003631364.tif 000004
【図４】
0003631364.tif 000005
【図５】
0003631364.tif 000006
【図６】
0003631364.tif 000007
【図７】
0003631364.tif 000008
【図８】
0003631364.tif 000009
【図９】
0003631364.tif 000010
【図１０】
0003631364.tif 000011
【図１１】
0003631364.tif 000012
【図１２】
0003631364.tif 000013
【図１３】
0003631364.tif 000014