(57)【特許請求の範囲】
【請求項１】
昇圧回路の出力電圧を基準電圧と比較し、その比較結果に基づいて昇圧回路の昇圧能力を可変設定する昇圧システムにおいて、
前記昇圧回路の出力電圧を分圧して複数の分圧出力を得る分圧回路と、外部から与えられるディジタルデータを保持するレジスタと、前記レジスタに保持された前記ディジタルデータに応じて前記複数の分圧出力の１つを取り出す選択手段と、前記選択手段から取り出される分圧出力を所定の基準値と比較する比較回路と、前記比較回路の比較結果に基づいて前記昇圧回路の昇圧能力を設定する制御手段と、を備え、
前記選択手段は、前記分圧回路の各分圧出力に接続され、前記レジスタに保持された前記ディジタルデータに応答して選択的に導通する複数のアナログスイッチを含み、前記アナログスイッチは、前記レジスタに保持された前記ディジタルデータの各ビットに応答して動作する複数のゲートを備えたマルチゲートトランジスタからなることを特徴とする昇圧システム。
【請求項２】
昇圧回路の出力電圧を基準電圧と比較し、その比較結果に基づいて昇圧回路の昇圧能力を可変設定するＩＣ化された昇圧システムにおいて、
前記昇圧回路の出力電圧を分圧して複数の分圧出力を得る分圧回路と、外部から与えられるディジタルデータを保持するレジスタと、前記レジスタに保持された前記ディジタルデータに応じて前記複数の分圧出力の１つを取り出す選択手段と、前記選択手段から取り出される分圧出力を所定の基準値と比較する比較回路と、前記比較回路の比較結果に基づいて前記昇圧回路の昇圧能力を設定する制御手段と、を備えた昇圧システム。
【請求項３】
前記レジスタは、外部からシリアル通信によって与えられるディジタルデータを保持することを特徴とする請求項２記載の昇圧システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は昇圧回路の出力に基づくフィードバック制御を行い、所望の電圧を昇圧生成する昇圧システムに関する。
【０００２】
【従来の技術】
複数の異なる駆動電圧を必要とする電子機器においては、それら電圧を単一の電源から得るなどの目的で、昇圧回路が用いられることがある。また、この昇圧回路を用いる場合、同回路の出力電圧を所望の電圧に保持すべくフィードバック制御する回路が併せ用いられることがある。こうしたフィードバック制御を行う回路が設けられた昇圧システムの一例を図３に示す。
【０００３】
すなわちこの昇圧システムでは、図３に示されるように、昇圧回路２１０の出力電圧を抵抗２２１及び２２２によって分圧した電圧と基準電源２３０から出力される基準電圧とを比較器２３１によって比較し、その比較結果に基づいて昇圧回路２１０の昇圧能力を制御する。この昇圧能力の制御に際し、昇圧能力設定部２３２では、例えば、上記分圧値が基準電圧よりも低ければ昇圧回路２１０の昇圧能力を増大し、逆に上記分圧値が基準電圧よりも高ければ昇圧回路２１０の昇圧能力を減少する、といった態様で昇圧能力の設定を行う。
【０００４】
このようなかたちで昇圧回路２１０の出力電圧をフィードバック制御することで、比較的低電圧の基準電圧を用いつつも、同昇圧回路の出力電圧を所望の電圧に合わせ込むことができるようになる。
【０００５】
【発明が解決しようとする課題】
ところで、上記構成の昇圧システムにあっては、抵抗２２１及び２２２の抵抗値をＲ１’及びＲ２’、また基準電圧をＶｒｅｆとするとき、上記昇圧回路２１０の出力電圧は、これをＶｏｕｔとすると、
Ｖｏｕｔ＝Ｖｒｅｆ  ×  （Ｒ１’＋Ｒ２’）／Ｒ２’  …（ｂ１）
によって決定される。このため、例えば同昇圧システムの転用などで、昇圧回路２１０に要求される出力電圧を変更する必要が生じたような場合には、抵抗２２１及び２２２による分圧態様又は基準電圧Ｖｒｅｆを変更するなどのハードウェア的な変更が必要となる。特に、こうした昇圧システムが集積回路（ＩＣ）化される場合、上記分圧態様の変更は不可能に近く、たとえ上記抵抗２２１及び２２２を外付けとする場合であっても、その分圧態様の変更には大きな制限を伴うこととなる。このように、上記従来の昇圧システムは、汎用性の面でなお改良の余地を残すものとなっている。
【０００６】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、昇圧回路の出力電圧の変更を容易とする、より汎用性に優れた昇圧システムを提供することにある。
【０００７】
【課題を解決するための手段】
この発明では、昇圧回路の出力電圧を基準電圧と比較し、その比較結果に基づいて昇圧回路の昇圧能力を可変設定する昇圧システムにおいて、前記昇圧回路の出力電圧を分圧して複数の分圧出力を得る分圧回路と、外部から与えられるディジタルデータを保持するレジスタと、前記レジスタに保持された前記ディジタルデータに応じて前記複数の分圧出力の１つを取り出す選択手段と、前記選択手段から取り出される分圧出力を所定の基準値と比較す比較回路と、前記比較回路の比較結果に基づいて前記昇圧回路の昇圧能力を設定する制御手段と、を備える構成とすることで、昇圧回路の出力電圧の変更を容易とする、より汎用性に優れた昇圧システムを実現する。
【０００８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明にかかる昇圧システムの一実施形態について図１を参照しつつ説明する。図１は、本実施形態にかかる昇圧システムの全体構成を示すブロック図である。
【０００９】
本実施形態にかかる昇圧システムは、大きくは、システム電源１１と、同システム電源１１の電源電圧を昇圧する昇圧回路１０とを備えている。この昇圧回路１０としては、例えばチャージポンプ回路などがある。
【００１０】
また、同昇圧システムは、昇圧回路１０の出力電圧のフィードバック制御を行うべく、昇圧回路１０の出力電圧を分圧するための分圧回路２０と、同分圧回路２０によって分圧された電圧と基準電源３０の供給する基準電圧とを比較する比較器３１と、同比較器３１の比較結果に基づいて昇圧回路１０の昇圧能力をフィードバック制御する昇圧能力設定部３２とを備えている。
【００１１】
このように、昇圧回路１０の出力電圧及び接地間の電圧を分圧回路２０によって分圧し、この分圧された電圧の１つと基準電源３０による基準電圧との大小関係に基づいて昇圧回路１０の昇圧能力をフィードバック制御することで、比較的低電圧の基準電圧を用いつつも、昇圧回路１０の出力電圧を所望の電圧に制御することができるようになる。
【００１２】
また、本実施形態においては、昇圧回路１０の出力電圧を異なる複数の値に制御し得るように、分圧回路２０による複数の分圧値の１つを選択的に取り出すアナログスイッチ５０及びアナログスイッチ５０を選択的に動作させるためのデコード部４０を備えている。
【００１３】
具体的には図１に示されるように、抵抗２１〜２５が直列接続されてなる上記分圧回路２０のそれら抵抗２１〜２５の各接続点Ｐ１〜Ｐ４と比較器３１の一方入力とをアナログスイッチとしての例えばＭＯＳ型トランジスタＴ１〜Ｔ４のオン／オフを通じて選択的に導通する構成となっている。このため、本実施形態にあっては、４つの接続点Ｐ１〜Ｐ４の各異なる分圧値と基準電圧との比較に基づいて昇圧能力が可変制御されるようになり、昇圧回路１０の出力電圧についてもこれを異なる４つの電圧値に制御することができるようになる。これら４つの電圧値（Ｖｏｕｔ１〜Ｖｏｕｔ４）は、上記各抵抗２１，２２，２３，２４，２５の抵抗値を、それぞれＲ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５とし、また基準電圧をＶｒｅｆとすると下式で与えられる。
【００１４】
Ｖｏｕｔ１＝Ｖｒｅｆ×（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５）／（Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５）                …（ｃ１）
Ｖｏｕｔ２＝Ｖｒｅｆ×（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５）／（Ｒ３＋Ｒ４＋Ｒ５）                                    …（ｃ２）
Ｖｏｕｔ３＝Ｖｒｅｆ×（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５）／（Ｒ４＋Ｒ５）…（ｃ３）
Ｖｏｕｔ４＝Ｖｒｅｆ×（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５）／Ｒ５          …（ｃ４）
そして、これら各接続点Ｐ１〜Ｐ４と比較器３１の一方入力（反転入力）とを選択的に導通制御するＭＯＳ型トランジスタＴ１〜Ｔ４は、その各ドレイン端子Ｄが上記各接続点Ｐ１〜Ｐ４に、また各ソース端子Ｓが上記比較器３１の一方入力に接続されており、その各ゲート端子Ｇにデコード部４０からオン／オフ制御信号である２値信号が供給される構成となっている。
【００１５】
ここで、このデコード部４０は、レジスタ６０に保持される２ビットのディジタル値をデコードして、上記各トランジスタＴ１〜Ｔ４のうちのいずれか一つのみを選択的に導通状態とし、他を遮断状態とする４ビットの制御信号を生成する回路である。
【００１６】
すなわち、デコード部４０では、上記レジスタ６０において当該昇圧システムが搭載される電子機器に要求される昇圧回路１０の出力電圧に対応した２ビットのディジタル値として信号線ｌ１及びｌ２を介して設定される値（１，１）、（１，０）、（０，１）、及び（０，０）にそれぞれ対応して、例えば（１，０，０，０）、（０，１，０，０）、（０，０，１，０）、及び（０，０，０，１）といった４ビットの制御信号を生成する。そして、この生成した制御信号の値「１」に対応して論理「Ｈ」レベル、また値「０」に対応して論理「Ｌ」レベルとなる信号を上記各トランジスタＴ１〜Ｔ４のゲート端子に印加することで、分圧回路２０の上記（ｃ１）〜（ｃ４）式のいずれか１つに対応した分圧比を選択的に設定し、この設定した分圧比のもとに、昇圧回路１０の出力電圧を同（ｃ１）〜（ｃ４）式のいずれかに対応したかたちで制御する。
【００１７】
レジスタ６０としては、ビット数に応じた数のフリップフロップを用いる他、例えば任意のピン間を短絡する短絡片、選択的に溶断されるヒューズ等々、半固定的に上記各値の設定を行うことのできる任意のスイッチを利用することができる。それらいずれのタイプのものであれ、当該昇圧システムの搭載される電子機器に応じて、その要求される昇圧電圧に対応したディジタル値の設定が行われることで、それら電子機器に要求される昇圧電圧を多角的に得ることができるようになる。
【００１８】
またこの場合、分圧回路２０を構成する各抵抗２１〜２５の抵抗値も全て同一である必要はなく、当該昇圧システムの搭載対象となる電子機器において要求される昇圧回路の値（この例では４種類の値）に応じて、それら抵抗値を適宜設定することもできる。
【００１９】
以上説明したように、本実施形態によれば、以下の効果が得られるようになる。
【００２０】
（１）アナログスイッチによる抵抗値の可変制御によって、分圧回路２０による分圧態様を複数種に可変設定することができ、ひいては昇圧回路１０の出力電圧を複数の値にフィードバック制御することができる。
【００２１】
（２）アナログスイッチや、デコード部、レジスタ自体、ＩＣ化が容易であり、昇圧回路１０等も含め、当該昇圧システム全体をＩＣ化する場合であれ、多角的で汎用性に富んだ昇圧電圧の生成を行うことができる。すなわち、ただ１つの昇圧システムＩＣで、要求される昇圧電圧の異なる複数種の電子機器に対応させることができる。
【００２２】
なお、本実施形態は、以下のように変更して実施してもよい。
【００２３】
・ＭＯＳトランジスタＴ１〜Ｔ４に代えて、任意の電界効果トランジスタを用いてよい。
【００２４】
・レジスタ６０は、２値のディジタル信号からなる指令信号を生成する代わりに、中間値を含む３値以上の信号からなる指令信号を生成してもよい。この場合であっても、デコード部４０において各トランジスタＴ１〜Ｔ４に供給される信号を２値的なものに変換することで上記実施形態と同様な作用効果を奏することができるようになる。
【００２５】
・レジスタ６０を通じて設定されるディジタル値のビット数をはじめ、分圧回路２０における分圧段数等は任意である。ちなみに、上記ディジタル値として３ビットの値を採用する場合には、最大８種類の分圧態様を得ることができ、ひいては最大８種類の昇圧電圧を得ることができる。逆に、同ディジタル値として１ビットの値を採用する場合でも、２種類の昇圧電圧を得ることができる。
【００２６】
・また、デコード部４０に対する上記ディジタル値の与え方も任意である。すなわち、レジスタ６０等をあえて設けずに、適宜通信線等を介して上記ディジタル値に相当する値をパラレル通信するようにしてもよい。またこの場合、デコード部４０がスタートビット等の認識のもとにこれに続くディジタル値をラッチすることのできる機能を併せ有する場合には、同ディジタル値の付与をシリアル通信によって行うこともできる。
【００２７】
（第２の実施形態）
以下、本発明にかかる昇圧システムの第２の実施形態について、上記第１の実施形態との相違点を中心に図２を参照しつつ説明する。なお、図２において、図１と同様の部材に関しては同一の符号を付した。
【００２８】
すなわち、この昇圧システムにおいても、基本的には、レジスタ６０の保持する２ビットのディジタル値に応じて、抵抗２１〜２５の各接続点Ｐ１〜Ｐ４と比較器３１とを選択的に導通させることで、昇圧回路１０の出力電圧を先の第１の実施形態と同様、前記（ｃ１）〜（ｃ４）式のＶｏｕｔ１〜Ｖｏｕｔ４に可変設定するアナログスイッチ７０を備えている。
【００２９】
ただし、本実施形態におけるアナログスイッチ７０では、図２に示すマルチゲートトランジスタＭＴ１〜ＭＴ４を用いることで、デコード部を設けることなく、レジスタ６０に設定されたディジタル値の各ビット内容に基づいた上記の導通制御を行うようにしている。
【００３０】
ここでいうマルチゲートトランジスタとは、ソース／ドレイン間に複数のゲート電極を並列に配置したトランジスタのことである。そして、ソース、ドレインの一方を入力端子とし、他方を出力端子することで、ゲート端子に印加される（各１ビットの）論理信号の論理積又は論理和によってこれら入力端子及び出力端子間を導通させることができる構成となっている。
【００３１】
また、本実施形態では、４つの接続点Ｐ１〜Ｐ４と比較器３１とをマルチゲートトランジスタＭＴ１〜ＭＴ４を用いて選択的に導通制御するために、それらトランジスタＭＴ１〜ＭＴ４及びその制御信号として、当該接続点の数をカバーし得る最少ビット数、すなわち２ビットの制御信号と、同ビット数に対応したゲート数を有するトランジスタとを用いることとする。そして、これらトランジスタを同一のもので構成することで、各ビットの制御信号及びそれらの反転信号を印加する信号線に対する各トランジスタの組み合わせにより、いずれか１つのトランジスタのみが導通制御されるようにその制御構造を設定することができる。
【００３２】
詳しくは、本実施形態にかかるマルチゲートトランジスタＭＴ１〜ＭＴ４は、図２に示されるように、レジスタ６０から供給される２ビットの信号に対応して２本のゲートＧａ、Ｇｂをそれぞれ備えている。そして、本実施形態においては、これらゲートＧａ、Ｇｂに供給される信号がいずれも論理「Ｈ」レベルのときにソース及びドレイン間を導通させるべく、これらゲートＧａ、Ｇｂ間の活性領域をｎチャネルの活性領域とするとともに、各活性領域に注入される不純物量を調整することでエンハンスメント型に設定することとした。
【００３３】
また、各マルチゲートトランジスタＭＴ１〜ＭＴ４の入力端を、それぞれ接続点Ｐ１〜Ｐ４と接続し、同トランジスタＭＴ１〜ＭＴ４の出力端を、それぞれ比較器３１の一方の入力（反転入力）に接続する。そして、信号線ｌ１、ｌ２に印加される信号の論理レベルに応じて、これらトランジスタＭＴ１〜ＭＴ４のいずれか１つのみが導通するように、信号線ｌ１、ｌ２及び、インバータ１０１、１０２によって論理反転される信号線／ｌ１、／ｌ２をそれぞれ設ける。そして、信号線ｌ１、／ｌ１とゲートＧａとを、また信号線ｌ２、／ｌ２とゲートＧｂとをそれぞれ対応させ、各トランジスタＭＴ１〜ＭＴ４と信号線ｌ１、／ｌ１、ｌ２、／ｌ２との接続が互いに異なるように設定する。
【００３４】
そして、こうした接続態様の一例として、本実施形態では、信号線ｌ１、ｌ２に印加される信号の論理レベルが、それぞれ「Ｈ」、「Ｈ」のときにトランジスタＭＴ１が導通制御され、同じくその論理レベルが「Ｈ」、「Ｌ」のときにトランジスタＭＴ２が導通制御され、さらにその論理レベルが「Ｌ」、「Ｈ」のときにトランジスタＭＴ３が導通制御され、そして同論理レベルが「Ｌ」、「Ｌ」のときにトランジスタＭＴ４が導通制御されるようにしている。
【００３５】
このような構成によって、レジスタ６０の保持する２ビットのディジタル値に応じて、各接続点Ｐ１〜Ｐ４と比較器３１とを選択的に導通させることができるようになる。また、上記マルチゲートトランジスタＭＴ１〜ＭＴ４を用いたアナログスイッチを用いることで、先の第１の実施形態におけるデコード部を省略することができるため、回路構成の簡素化、小型化を促進することもできる。
【００３６】
以上説明したように、本実施形態によれば、先の第１の実施形態の上記（１）及び（２）の効果に加えて、更に以下の効果が得られるようになる。
【００３７】
（３）マルチゲートトランジスタＭＴ１〜ＭＴ４を用いることで、レジスタ６０に設定されるディジタル値の各ビットに対応した信号が印加される信号線（ｌ１，ｌ２）及びそれらの反転信号が印加される信号線（／ｌ１，／ｌ２）と、各ゲートとの接続を所定に設定するという簡素な構成にて、レジスタ６０に設定されたディジタル値に応じた各接続点Ｐ１〜Ｐ４と比較器３１との選択的な導通制御を行うことができる。
【００３８】
（４）またこのため、昇圧システムの簡素化、小型化が促進され、そのＩＣ化等も更に容易となる。
【００３９】
なお、上記第２の実施形態は、以下のように変更して実施してもよい。
【００４０】
・マルチゲートトランジスタＭＴ１〜ＭＴ４としては、それらゲートＧａ及びＧｂに印加される信号が全て論理「Ｈ」レベルのときに導通するものに限られない。また、その論理設定も、上記に準じた導通制御が可能となる範囲で任意である。
【００４１】
・また、マルチゲートトランジスタＭＴ１〜ＭＴ４を異なる動作特性を有するものにしてもよい。この場合であれ、その論理設定を通じてアナログスイッチとしての上記に準じた分圧値可変制御を行うことはできる。
【００４２】
・上記第２の実施形態の場合も、レジスタ６０に設定されるディジタル値のビット数をはじめ、分圧回路２０における分圧段数等は任意である。
【００４３】
・そして、同第２の実施形態の場合も、レジスタ６０等をあえて設けずに、適宜の通信線等を介して上記ディジタル値に相当する値をパラレル通信、あるいはシリアル通信によって付与する構成とすることができる。もっとも、シリアル通信による場合には、スタートビット等の認識のもとにこれに続くディジタル値をラッチする回路等が別途設けられるようになる。
【００４４】
その他、上記各実施形態に共通して変更可能な要素としては以下のものがある。
【００４５】
・上記各実施形態では、当該昇圧システムの搭載される電子機器に、要求される昇圧電圧に応じて昇圧回路の出力電圧を可変制御するために、本発明を適用したが、これに限られず、例えば昇圧回路の製造工程において精度バラツキが生じた場合にこれを補正するシステムとして本発明を適用するようにしてもよい。
【００４６】
・その他、昇圧回路は、上記各実施形態において例示したものに限らず、ＤＣ−ＤＣコンバータやスイッチングレギュレータ等であってもよい。
【００４７】
【発明の効果】
請求項１記載の昇圧システムによれば、レジスタの設定に応じて可変設定される分圧回路の分圧出力と基準電圧とが比較され、この比較結果に基づいて昇圧回路の昇圧能力が可変制御される。このため、昇圧回路の出力電圧を容易に変更することができるようになる。しかも、レジスタは外部から与えられるディジタル値に基づいて制御されることから、昇圧システム自体をＩＣ化しても汎用性に富んだ昇圧電圧の生成が可能となる。
【００４８】
請求項２記載の昇圧システムによれば、レジスタの設定に応じて、アナログスイッチにより特定の分圧出力が取り出されるため、請求項１記載の選択手段を簡易に構成することができる。
【００４９】
請求項３記載の昇圧システムによれば、アナログスイッチとして、レジスタに保持されるディジタルデータの各ビットに応じて動作するマルチゲートトランジスタを用いることで、選択手段にデコード部を設けることなく、所望の動作が実現でき、ひいては、昇圧システムとしての簡素化、小型化を促進することができる。
【図面の簡単な説明】
【図１】本発明にかかる昇圧システムの第１の実施形態について、その全体構成を示すブロック図。
【図２】本発明にかかる昇圧システムの第２の実施形態について、その全体構成を示すブロック図。
【図３】従来の昇圧システムの構成を示すブロック図。
【符号の説明】
１０、２１０…昇圧回路、１１…システム電源、２０〜２５、２２１、２２２…抵抗、３０、２３０…基準電源、３１、２３１…比較器、３２、２３２…昇圧能力設定部、４０…デコード部、５０、７０…アナログスイッチ、６０…レジスタ、１０１、１０２…インバータ。
【図１】
0003702169.tif 000002
【図２】
0003702169.tif 000003
【図３】
0003702169.tif 000004