(57)【特許請求の範囲】
【請求項１】
ゲート電極と、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極の間に設けられ、チャネル領域を形成する活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を備え、前記活性層がＩｎ２ＭｇＯ４の組成を有し且つ少なくとも一部がスピネル構造或いはオリビン構造を有する酸化物半導体を含んで構成されている電界効果型トランジスタの製造方法であって、
前記活性層となる酸化物膜を成膜する成膜工程と、
前記酸化物膜を、エッチングを含む工程によりパターニングして、前記活性層を形成するパターニング工程と、
前記パターニング工程よりも後に、熱処理を行う熱処理工程と、を有する電界効果型トランジスタの製造方法。
【請求項２】
前記熱処理工程において、前記活性層に対して熱処理を行う温度は、前記成膜工程において前記酸化物膜を成膜する温度以上である請求項１記載の電界効果型トランジスタの製造方法。
【請求項３】
前記熱処理工程において、前記活性層に対して熱処理を行う温度は、２００℃以上である請求項１又は２記載の電界効果型トランジスタの製造方法。
【請求項４】
前記熱処理工程において、前記活性層に対して熱処理を行う温度は、３００℃以上５００℃以下である請求項１乃至３の何れか一項記載の電界効果型トランジスタの製造方法。
【請求項５】
前記酸化物膜は、インジウム（Ｉｎ）の一部がアルミニウム（Ａｌ）及びガリウム（Ｇａ）の少なくとも何れかに置換されている請求項１乃至４の何れか一項記載の電界効果型トランジスタの製造方法。
【請求項６】
前記酸化物膜は、マグネシウム（Ｍｇ）の一部がカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）の少なくとも何れかに置換されている請求項１乃至５の何れか一項記載の電界効果型トランジスタの製造方法。
【請求項７】
前記酸化物膜は、少なくとも一部が非晶質である請求項１乃至６の何れか一項記載の電界効果型トランジスタの製造方法。
【請求項８】
前記酸化物膜は、酸素の一部が窒素及びフッ素の少なくとも何れかに置換されている請求項１乃至７の何れか一項記載の電界効果型トランジスタの製造方法。
【請求項９】
ゲート電極と、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極の間に設けられ、チャネル領域を形成する活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を備え、前記活性層がＩｎ２ＭｇＯ４の組成を有し且つ少なくとも一部がスピネル構造或いはオリビン構造を有する酸化物半導体を含んで構成されている電界効果型トランジスタであって、
前記活性層と前記ゲート絶縁層との界面近傍において、前記活性層中に含まれる水素原子の濃度が１０２１／ｃｍ３以下である電界効果型トランジスタ。
【請求項１０】
前記活性層と前記ゲート絶縁層との界面近傍において、前記活性層中に含まれる水素原子の濃度が１０２０／ｃｍ３以下である請求項９記載の電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を含んで構成されている活性層を有する電界効果型トランジスタの製造方法、及び電界効果型トランジスタに関する。
【背景技術】
【０００２】
電界効果型トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）は、ゲート電極に電圧をかけ、チャネルの電界により電子または正孔の流れに関門（ゲート）を設ける原理で、ソース電極とドレイン電極間の電流を制御するトランジスタである。ＦＥＴはその特性から、スイッチング素子や増幅素子として利用されている。そして、ＦＥＴは、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製や集積化が容易である。そのため、現在の電子機器で使用される集積回路では必要不可欠な素子となっている。ＦＥＴは、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）として、例えばアクティブマトリックス方式のディスプレイに応用されている。
【０００３】
近年、平面薄型ディスプレイ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ：ＦＰＤ）として、液晶ディスプレイ、有機ＥＬ（エレクトロルミネッセンス）ディスプレイ、電子ペーパー等が実用化されている。これらＦＰＤは、非晶質シリコンや多結晶シリコンを活性層に用いたＴＦＴを含む駆動回路により駆動されている。そして、ＦＰＤは、さらなる大型化、高精細化、高画質化、高速駆動性が求められており、それに伴って、キャリア移動度が高く、オン／オフ比が高く、特性の経時変化が小さく、素子間のばらつきが小さいＴＦＴが求められている。
【０００４】
しかしながら、非晶質シリコンや多結晶シリコンを活性層に用いたＴＦＴは、それぞれに一長一短があり、同時に全ての要求を満たすことは困難であった。又、軽量、フレキシブル性、高い耐衝撃性、低コストといった特徴を持つディスプレイの実現に向け、プラスチックフィルム等のフレキシブル基板を用いることが検討されている。この場合、製造時において、比較的高温でのプロセスが必要となるシリコンは、基板の耐熱性の点から用いることはできなかった。
【０００５】
そこで、これらの要求に応えるため、非晶質シリコンを超えるキャリア移動度が期待できる酸化物半導体を用いたＴＦＴの開発が活発に行われた（例えば、特許文献1、非特許文献１及び２参照）。特許文献1には、活性層にＺｎＯを用いたＴＦＴが開示されている。非特許文献１には、チャネルに単結晶のＩｎＧａＯ３（ＺｎＯ）５を用いたＴＦＴが開示されている。非特許文献２には、活性層に非晶質のＩｎ−Ｇａ−Ｚｎ系酸化物を用いたＴＦＴが開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＺｎＯ及びＩｎ−Ｇａ−Ｚｎ系酸化物の結晶構造は、ウルツ型及びホモロガス型の六方晶系で異方性が強いため、薄膜の配向制御が必須で、大面積のディスプレイ等への応用が困難であるという問題があった。
【０００７】
又、非晶質のＩｎ−Ｇａ−Ｚｎ系酸化物は、高移動度にするためにＺｎ濃度を高めると容易に結晶化するという問題があった。
【０００８】
発明者等は、マグネシウム（Ｍｇ）とインジウム（Ｉｎ）を主成分とする酸化物半導体を活性層とする電界効果型トランジスタが、これらの問題を解決できることを見出した。ＭｇとＩｎを主成分とする酸化物半導体では、その結晶構造の特徴からキャリアの輸送特性が薄膜の配向性に依存しないため、配向制御の必要がなく、非晶質であっても結晶性であっても高い移動度と特性の均一性が実現できる。
【０００９】
更に、発明者等は、ＭｇとＩｎを主成分とする酸化物半導体を活性層とする電界効果型トランジスタを作製し評価した結果、活性層をエッチングによりパターニングする工程を経ることにより、活性層がダメージを受け、トランジスタのオフ状態の特性が劣化するという問題があることを見出した。
【００１０】
すなわち、活性層をエッチングによりパターニングする工程の前後でトランジスタ特性を比較すると、この工程後はオフ電流が増加したり、極端にデプレッションな特性になったり、複数のサンプル間でトランジスタ特性がばらついたりする等のトランジスタ特性の劣化が確認された。
【００１１】
オフ電流の増加は、リーク電流の発生やオン／オフ比の減少を招くため好ましくない。極端にデプレッションな特性は、トランジスタのオフ状態を作るために、より絶対値の大きなゲート電圧が必要となるため好ましくない。又、トランジスタ特性のばらつきはデバイス特性のばらつきにつながる。すなわち、ここで述べたようなトランジスタ特性の劣化は、このトランジスタをディスプレイの駆動回路に用いる場合に大きな問題となる。
【００１２】
上記の点に鑑みて、ＭｇとＩｎを主成分とする酸化物半導体を活性層とする電界効果型トランジスタにおいて、エッチングによりパターニングする工程における活性層のダメージを抑制することが可能な電界効果型トランジスタの製造方法、及び該ダメージが軽減された電界効果型トランジスタを提供することを課題とする。
【課題を解決するための手段】
【００１３】
本電界効果型トランジスタの製造方法は、ゲート電極と、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極の間に設けられ、チャネル領域を形成する活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を備え、前記活性層がＩｎ２ＭｇＯ４の組成を有し且つ少なくとも一部がスピネル構造或いはオリビン構造を有する酸化物半導体を含んで構成されている電界効果型トランジスタの製造方法であって、前記活性層となる酸化物膜を成膜する成膜工程と、前記酸化物膜を、エッチングを含む工程によりパターニングして、前記活性層を形成するパターニング工程と、前記パターニング工程よりも後に、熱処理を行う熱処理工程と、を有することを要件とする。
【００１４】
本電界効果型トランジスタは、ゲート電極と、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極の間に設けられ、チャネル領域を形成する活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を備え、前記活性層がＩｎ２ＭｇＯ４の組成を有し且つ少なくとも一部がスピネル構造或いはオリビン構造を有する酸化物半導体を含んで構成されている電界効果型トランジスタであって、前記活性層と前記ゲート絶縁層との界面近傍において、前記活性層中に含まれる水素原子の濃度が１０２１／ｃｍ３以下であることを要件とする。
【発明の効果】
【００１５】
開示の技術によれば、ＭｇとＩｎを主成分とする酸化物半導体を活性層とする電界効果型トランジスタにおいて、エッチングによりパターニングする工程における活性層のダメージを抑制することが可能な電界効果型トランジスタの製造方法、及び該ダメージが軽減された電界効果型トランジスタを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る電界効果型トランジスタの例を示す断面図である。
【図２】本実施形態に係る電界効果型トランジスタの他の例を示す断面図である。
【図３】本実施形態に係る電界効果型トランジスタの製造工程の例を示す図である。
【図４】実施例１に係る電界効果型トランジスタの作製方法を示すフローチャートである。
【図５】実施例１に係る電界効果型トランジスタの特性の例を示す図である。
【図６】比較例１に係る電界効果型トランジスタの特性の例を示す図である。
【図７】比較例２に係る電界効果型トランジスタの作製方法を示すフローチャートである。
【図８】比較例２に係る電界効果型トランジスタの特性の例を示す図である。
【図９】実施例２〜５に係る電界効果型トランジスタの作製方法を示すフローチャートである。
【図１０】実施例２〜５に係る電界効果型トランジスタの特性の例を示す図である。
【図１１】実施例２〜５に係る電界効果型トランジスタの立ち上がり電圧の熱処理温度依存性の例を示す図である。
【図１２】実施例２〜５に係る電界効果型トランジスタの電界効果移動度の熱処理温度依存性の例を示す図である。
【図１３】実施例６〜９及び比較例３、４において測定した活性層とゲート絶縁層の界面近傍における活性層中の水素原子濃度の例を示す図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、実施の形態の説明を行う。
【００１８】
〈実施の形態〉
［本実施形態に係る電界効果型トランジスタの構造］
始めに、本実施形態に係る電界効果型トランジスタの概略の構造について説明する。図１は、本実施形態に係る電界効果型トランジスタの例を示す断面図である。図１を参照するに、電界効果型トランジスタ１０は、基板１１と、ゲート電極１２と、ゲート絶縁膜１３と、ソース電極１４と、ドレイン電極１５と、活性層１６とを有する。
【００１９】
電界効果型トランジスタ１０において、基板１１上にはゲート電極１２が形成されており、更にゲート電極１２を覆うようにゲート絶縁膜１３が形成されている。ゲート絶縁膜１３上にはソース電極１４とドレイン電極１５とがチャネル領域となる所定の間隔を隔てて形成されている。ゲート絶縁膜１３上にはソース電極１４及びドレイン電極１５の一部を覆うように、チャネル領域を形成する活性層１６が形成されている。活性層１６は、ゲート絶縁膜１３を介してゲート電極１２と対向している。
【００２０】
基板１１としては、例えばガラス製の基板、セラミックス製の基板、プラスティック製の基板、フィルム状の基板等を用いることができる。ゲート電極１２の材料としては、例えばアルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、銀（Ａｇ）、タンタル（Ｔａ）、インジウム（Ｉｎ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）などの単体の金属膜、これらの金属膜を複数積層した金属積層膜、前記金属を含む合金膜、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ等の導電性酸化物膜、スズ（Ｓｎ）が添加されたＩｎ２Ｏ３（ＩＴＯ）、ガリウム（Ｇａ）が添加されたＺｎＯ、アルミニウム（Ａｌ）が添加されたＺｎＯ、アンチモン（Ｓｂ）が添加されたＳｎＯ２等の導電性酸化物膜、上記材料が微粒子として分散されている膜等を用いることができる。ゲート電極１２の厚さは、例えば１０ｎｍ〜２００ｎｍとすることができる。
【００２１】
ゲート絶縁膜１３の材料としては、例えばＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＨｆＯ２、Ｎｂ２Ｏ３、ＺｒＯ２などの絶縁性を有する酸化物や、有機絶縁材料、及びＳｉＮｘ等を用いることができる。ゲート絶縁膜１３の厚さは、例えば５０ｎｍ〜５００ｎｍとすることができる。
【００２２】
ソース電極１４及びドレイン電極１５の材料としては、例えばアルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、銀（Ａｇ）、タンタル（Ｔａ）、インジウム（Ｉｎ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）などの単体の金属膜、これらの金属膜を複数積層した金属積層膜、前記金属を含む合金膜、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、スズ（Ｓｎ）が添加されたＩｎ２Ｏ３（ＩＴＯ）、ガリウム（Ｇａ）が添加されたＺｎＯ、アルミニウム（Ａｌ）が添加されたＺｎＯ、アンチモン（Ｓｂ）が添加されたＳｎＯ２等の導電性酸化物膜、上記材料が微粒子として分散されている膜等を用いることができる。ソース電極１４及びドレイン電極１５の厚さは、例えば１０ｎｍ〜２００ｎｍとすることができる。
【００２３】
活性層１６の材料としては、ＭｇとＩｎを主成分とする酸化物半導体を用いることができる。具体的には、例えばＩｎ２ＭｇＯ４の組成を有する多結晶膜を用いることができる。活性層１６の厚さは、例えば１０ｎｍ〜２００ｎｍとすることができる。
【００２４】
ただし、ＭｇとＩｎを主成分とする酸化物半導体は、Ｉｎ２ＭｇＯ４に限定されるものではなく、以下に示すようなものでも構わない。すなわち、活性層１６の材料としては、Ｉｎ２ＭｇＯ４においてインジウム（Ｉｎ）の一部がアルミニウム（Ａｌ）及びガリウム（Ｇａ）の少なくとも何れかに置換されたものを用いても良い。この場合、置換元素の種類及び置換量によって、バンドギャップ、伝導帯の底部のエネルギー、酸素原子の格子エネルギーを制御することができる。例えば、置換量を増大させると紫外の透明領域を拡大することができる。又、置換量を増大させると伝導帯のエネルギーレベルが高くなり、電子キャリアが生成しにくくなる。
【００２５】
又、活性層１６の材料としては、Ｉｎ２ＭｇＯ４においてマグネシウム（Ｍｇ）の一部がカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）の少なくとも何れかに置換されたものを用いても良い。
【００２６】
又、活性層１６を構成する酸化物半導体は、非晶質であっても良いし、スピネル構造（いわゆる逆スピネル構造を含む）或いはオリビン構造を有していても良い。又、活性層１６を構成する酸化物半導体は、結晶質と非晶質とが混在しても良い。更に、活性層１６を構成する酸化物半導体は、スピネル構造を有する相とオリビン構造を有する相とが混在しても良い。
【００２７】
又、活性層１６を構成する酸化物半導体は、酸素の一部が窒素及びフッ素の少なくとも何れかに置換されても良い。この場合、酸化物半導体における酸素量をさらに精度良く制御することが可能となる。
【００２８】
図２は、本実施形態に係る電界効果型トランジスタの他の例を示す断面図である。図２において、図１と同一構成部分には同一符号を付し、その説明を省略する。図２に示す電界効果型トランジスタ２０は、所謂トップコンタクト・ボトムゲート型の電界効果型トランジスタである。このように、本実施形態に係る電界効果型トランジスタは、図１に示す所謂「ボトムコンタクト・ボトムゲート型」に限られるものではなく、図２に示す所謂「トップコンタクト・ボトムゲート型」や図示しない所謂「ボトムコンタクト・トップゲート型」、所謂「トップコンタクト・トップゲート型」であっても構わない。以上が、本実施形態に係る電界効果型トランジスタの概略の構造である。
【００２９】
［本実施形態に係る電界効果型トランジスタの製造方法］
続いて、図１に示す所謂「ボトムコンタクト・ボトムゲート型」の電界効果型トランジスタを例にして、本実施形態に係る電界効果型トランジスタの概略の製造方法について説明する。図３は、本実施形態に係る電界効果型トランジスタの製造工程の例を示す図である。図３において、図１と同一構成部分には同一符号を付し、その説明を省略する場合がある。以下、図３を参照しながら、電界効果型トランジスタ１０の製造方法について説明する。
【００３０】
始めに図３（ａ）に示す工程では、ガラス基板等からなる基板１１上に、蒸着等によりアルミニウム（Ａｌ）等からなる導電体膜を形成し、形成した導電体膜をエッチングによりパターニングすることによりゲート電極１２を形成する。
【００３１】
次いで図３（ｂ）に示す工程では、ゲート電極１２を覆うように、基板１１上にスパッタ等によりＳｉＯ２等からなるゲート絶縁膜１３を形成する。次いで図３（ｃ）に示す工程では、ゲート絶縁膜１３上にスパッタ等によりＩＴＯ等からなる導電体膜を形成し、形成した導電体膜をエッチングによりパターニングすることによりソース電極１４及びドレイン電極１５を形成する。
【００３２】
次いで図３（ｄ）に示す工程（成膜工程）では、ソース電極１４及びドレイン電極１５が形成するチャネル領域を覆うように、ゲート絶縁膜１３上にスパッタ等によりＭｇとＩｎを主成分とする酸化物膜１６ｘを成膜する。次いで図３（ｅ）に示す工程（パターニング工程）では、図３（ｄ）に示す工程（成膜工程）で形成した酸化物膜１６ｘをエッチングによりパターニングすることにより活性層１６を形成する。そして図３（ｅ）に示す工程（パターニング工程）より後に、図３（ｄ）に示す工程（成膜工程）において酸化物膜１６ｘを成膜した温度以上の温度（例えば３００℃）で、活性層１６に対して熱処理を行う（熱処理工程）。これにより、本実施形態に係る電界効果型トランジスタが製造される。以上が、本実施形態に係る電界効果型トランジスタの概略の製造方法である。
【００３３】
なお、発明者等は、種々の実験等を繰り返し行った結果、ＭｇとＩｎを主成分とする酸化物半導体を活性層とする電界効果型トランジスタにおいて、図３（ｅ）に示すパターニング工程の後に、図３（ｄ）に示す成膜工程において酸化物膜１６ｘを成膜した温度以上の温度で活性層１６に対して熱処理を行う熱処理工程を設けることにより、活性層１６のダメージを抑制することが可能となり、トランジスタのオフ状態の特性劣化を防止できることを見出した。ただし、熱処理工程においては、少なくとも活性層１６のチャネル領域を形成する部分に対して熱処理を行えば十分である。以下、実施例及び比較例を示しながら詳しく説明する。
【００３４】
〈実施例１〉
図４は、実施例１に係る電界効果型トランジスタの作製方法を示すフローチャートである。実施例１では、図４のステップ１１〜１８により図１の電界効果型トランジスタ１０を作製し特性を評価した。なお、実施例１に係る電界効果型トランジスタとは、図４のステップ１１〜１８により作製した電界効果型トランジスタ１０を指す。
【００３５】
図４を参照しながら、実施例１に係る電界効果型トランジスタの作製方法について説明する。始めにステップ１１では、ガラス製の基板１１上に、１００ｎｍの厚さになるようにアルミニウム（Ａｌ）を蒸着する（Ｓ１１）。次いでステップ１２では、ステップ１１で蒸着したアルミニウム（Ａｌ）をフォトリソグラフィとエッチングを行ってライン状にパターニングし、ゲート電極１２を形成する（Ｓ１２）。
【００３６】
次いでステップ１３では、スパッタにより、２００ｎｍの厚さになるようにＳｉＯ２を成膜し、ゲート絶縁膜１３を形成する（Ｓ１３）。次いでステップ１４では、スパッタにより、１００nmの厚さになるようにＩＴＯを成膜する（Ｓ１４）。次いでステップ１５では、ステップ１４でスパッタ成膜したＩＴＯ膜を、フォトリソグラフィとウェットエッチングにより、ソース電極１４及びドレイン電極１５に対応した形状にパターニングする（Ｓ１５）。
【００３７】
次いでステップ１６では、スパッタにより、活性層１６となるＭｇ−Ｉｎ系酸化物膜を形成する。ここではターゲットとして、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼結体を用いた。スパッタ雰囲気はアルゴン（Ａｒ）と酸素（Ｏ２）の混合とし、酸素（Ｏ２）の比率を１．５％に調整した。そして、スパッタパワーを１５０Ｗ、スパッタ時間を２５分とし、厚さ１００ｎｍのＭｇ−Ｉｎ系酸化物膜を形成した（Ｓ１６）。なお、ステップ１６において、基板１１の温度制御は行わなかった。スパッタ中は基板１１の温度が自然に上昇するが、４０℃以下に保たれることがわかっている。すなわち、Ｍｇ−Ｉｎ系酸化物膜の成膜温度は、４０℃以下である。
【００３８】
次いでステップ１７では、ステップ１６でスパッタ成膜したＭｇ−Ｉｎ系酸化物膜を、フォトリソグラフィとウェットエッチングにより、活性層１６に対応した形状にパターニングする（Ｓ１７）。ウェットエッチングには、シュウ酸水溶液を主成分とするエッチング液を用いた。これにより、チャネル長５μm、チャネル幅４０μmのトランジスタが形成された。
【００３９】
次いでステップ１８では、ステップ１７で形成したトランジスタを、Ｍｇ−Ｉｎ系酸化物膜の成膜温度以上の温度（実施例１では４０℃以上の温度）で熱処理する。ただし、熱処理は、少なくとも活性層１６のチャネル領域を形成する部分に対して行えば十分である。実施例１では、オーブンにより３００℃１時間の加熱を行った。なお、加熱は大気雰囲気で行った（Ｓ１８）。
【００４０】
上述したステップ１１〜１８に示す作製方法で作製された実施例１に係る電界効果型トランジスタは、電子をキャリアとする典型的なｎ型トランジスタであった。図５は、実施例１に係る電界効果型トランジスタの特性の例を示す図である。図５には、実施例１に係る電界効果型トランジスタにおいて、ソース・ドレイン間電圧Ｖ（ＤＳ）を２０Ｖとした場合の、ゲート電圧Ｖ（Ｇ）とソース・ドレイン間電流Ｉ（ＤＳ）との関係が示されている。
【００４１】
図５の実線に示すように、ゲート電圧Ｖ（Ｇ）が−４Ｖ以下の場合（ゲート電極１２に−４Ｖ以下の電圧を加えた場合）に実施例１に係る電界効果型トランジスタはオフ状態となり、ゲート電圧Ｖ（Ｇ）＝−４Ｖでのオフ電流値は約０．１ｐＡである。ゲート電圧Ｖ（Ｇ）が−４Ｖを超えるとソース・ドレイン間電流Ｉ（ＤＳ）は増加に転じ、ゲート電圧Ｖ（Ｇ）＝２０Ｖでは３０μAに達する。飽和領域で算出した電界効果移動度は２．９ｃｍ２／Ｖｓであり、８桁を超える良好なオン／オフ比が実現できている。
【００４２】
又、同じプロセス（ステップ１１〜１８）で再度サンプルを作製し特性を評価したところ、図５の点線に示す結果が得られた。図５の実線と点線とはほぼ一致していることから、実施例１で作製したトランジスタの特性のばらつきは非常に小さいことが示された。
【００４３】
〈比較例１〉
比較例１では、図４のステップ１１〜１７により図１に示す電界効果型トランジスタ１０を作製し特性を評価した。以下、図４のステップ１１〜１７により作製した電界効果型トランジスタ１０を、比較例１に係る電界効果型トランジスタと称する。比較例１に係る電界効果型トランジスタは、図４のステップ１８に示す熱処理を行っていない点のみが実施例１に係る電界効果型トランジスタと異なる。
【００４４】
図６は、比較例１に係る電界効果型トランジスタの特性の例を示す図である。図６には比較例１に係る電界効果型トランジスタにおいて、ソース・ドレイン間電圧Ｖ（ＤＳ）を２０Ｖとした場合の、ゲート電圧Ｖ（Ｇ）とソース・ドレイン間電流Ｉ（ＤＳ）との関係が示されている。図６に示すように、ゲート電圧Ｖ（Ｇ）が−４０Ｖから４０Ｖの範囲では、トランジスタがスイッチングせず、オフ状態が実現できていない。
【００４５】
実施例１及び比較例１により、ＭｇとＩｎを主成分とする酸化物半導体を活性層とする電界効果型トランジスタにおいて、Ｍｇ−Ｉｎ系酸化物膜の成膜温度以上の温度で活性層に対して熱処理を行う熱処理工程を設けることにより、活性層のダメージを抑制することが可能となり、トランジスタのオフ状態の特性劣化を防止できることが示された。
【００４６】
〈比較例２〉
図７は、比較例２に係る電界効果型トランジスタの作製方法を示すフローチャートである。図７において、図４と同一構成部分には同一符号を付し、その説明を省略する場合がある。なお、図７のステップ２７（Ｓ２７）は図４のステップ１８（Ｓ１８）と同様であり、図７のステップ２８（Ｓ２８）は図４のステップ１７（Ｓ１７）と同様である。すなわち、図７は、図４においてステップ１７（Ｓ１７）とステップ１８（Ｓ１８）の順番を入れ替えたものである。
【００４７】
比較例２では、図７のステップ１１〜１６、２７、及び２８により図１の電界効果型トランジスタ１０を作製し特性を評価した。なお、比較例２に係る電界効果型トランジスタとは、図７のステップ１１〜１６、２７、及び２８により作製した電界効果型トランジスタ１０を指す。比較例２に係る電界効果型トランジスタは、Ｍｇ−Ｉｎ系酸化物膜を、フォトリソグラフィとウェットエッチングにより、活性層１６に対応した形状にパターニングする工程（ステップ２８）の前に熱処理（ステップ２７）を行っている点のみが実施例１に係る電界効果型トランジスタと異なる。
【００４８】
図８は、比較例２に係る電界効果型トランジスタの特性の例を示す図である。図８には比較例２に係る電界効果型トランジスタにおいて、ソース・ドレイン間電圧Ｖ（ＤＳ）を２０Ｖとした場合の、ゲート電圧Ｖ（Ｇ）とソース・ドレイン間電流Ｉ（ＤＳ）との関係が示されている。図８の実線と点線は、同じプロセス（図７のステップ１１〜１６、２７、及び２８）で２回サンプルを作製し特性を評価した結果である。
【００４９】
図８に示すように、飽和領域でのソース・ドレイン間電流Ｉ（ＤＳ）は比較的安定しているが、実施例１で良好なオフ状態が実現できていた領域（ゲート電圧Ｖ（Ｇ）＜−４Ｖ）において不安定な電流がソース・ドレイン間を流れていることがわかる。オフからオンへのスイッチングの挙動は見られるものの、ソース・ドレイン間電流Ｉ（ＤＳ）が増加に転じるゲート電圧は−２０Ｖ前後と絶対値が大きい。又、サンプル間での特性ばらつきが激しいことも示された。
【００５０】
又、エッチング前のサンプル（図７のステップ２７とステップ２８との間のサンプル）の特性を評価したところ、図８のようなオフの電圧領域での特異的な振る舞いは見られないことが確認された。このことから、図８のようなオフの電圧領域での特異的な振る舞いは、エッチング工程（図７のステップ２８）で活性層１６がダメージを受けたために発生したと考えられる。
【００５１】
実施例１及び比較例２により、ＭｇとＩｎを主成分とする酸化物半導体を活性層とする電界効果型トランジスタにおいて、Ｍｇ−Ｉｎ系酸化物膜をフォトリソグラフィとウェットエッチングによりパターニングして活性層１６を形成するパターニング工程（図４のステップ１７）の後に、Ｍｇ−Ｉｎ系酸化物膜の成膜温度以上の温度で活性層に対して熱処理を行う熱処理工程（図４のステップ１８）を設けることにより、活性層のダメージを抑制することが可能となり、トランジスタのオフ状態の特性劣化を防止できることが示された。すなわち、パターニング工程でエッチングにより活性層１６が受けたダメージを、熱処理工程により回復できることが示された。
【００５２】
〈実施例２〜５〉
図９は、実施例２〜５に係る電界効果型トランジスタの作製方法を示すフローチャートである。図９において、図４と同一構成部分には同一符号を付し、その説明を省略する場合がある。実施例２〜５では、図９のステップ１１〜１３及び３４〜３８により図２の電界効果型トランジスタ２０を作製し特性を評価した。なお、実施例２〜５に係る電界効果型トランジスタとは、図９のステップ１１〜１３及び３４〜３８により作製した電界効果型トランジスタ２０を指す。実施例２〜５は、ステップ３８（Ｓ３８）における熱処理の温度のみが異なる。
【００５３】
図９を参照しながら、実施例２〜５に係る電界効果型トランジスタの作製方法について説明する。始めに図４のステップ１１〜１３と同様のステップを実行する（Ｓ１１〜１３）。次いでステップ３４では、スパッタにより、活性層１６となるＭｇ−Ｉｎ系酸化物膜を形成する。ここではターゲットとして、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼結体を用いた。スパッタ雰囲気はアルゴン（Ａｒ）と酸素（Ｏ２）の混合とし、酸素（Ｏ２）の比率を１．５％に調整した。そして、スパッタパワーを１５０Ｗ、スパッタ時間を２５分とし、厚さ１００ｎｍのＭｇ−Ｉｎ系酸化物膜を形成した（Ｓ３４）。なお、ステップ３４において、基板１１の温度制御は行わなかった。スパッタ中は基板１１の温度が自然に上昇するが、４０℃以下に保たれることがわかっている。すなわち、Ｍｇ−Ｉｎ系酸化物膜の成膜温度は、４０℃以下である。
【００５４】
次いでステップ３５では、ステップ３４でスパッタ成膜したＭｇ−Ｉｎ系酸化物膜を、フォトリソグラフィとウェットエッチングにより、活性層１６に対応した形状にパターニングする（Ｓ３５）。次いでステップ３６では、レジストの塗布、露光、及び現像を行い、ソース電極１４及びドレイン電極１５に対応した形状にパターニングされたレジスト層を形成し、その上にアルミニウム（Ａｌ）を１００nmの厚さになるよう蒸着する（Ｓ３６）。
【００５５】
次いでステップ３７では、ステップ３６で形成したレジスト層の除去によってリフトオフを行い、ステップ３６で蒸着したアルミニウム（Ａｌ）をソース電極１４及びドレイン電極１５に対応した形状とする（Ｓ３７）。これにより、チャネル長５０μm、チャネル幅２０００μmのトランジスタが形成された。
【００５６】
次いでステップ３８では、ステップ３７で形成したトランジスタを、Ｍｇ−Ｉｎ系酸化物膜の成膜温度以上の温度（実施例２〜５では４０℃以上の温度）で熱処理する。ただし、熱処理は、少なくとも活性層１６のチャネル領域を形成する部分に対して行えば十分である。具体的には、オーブンにより大気中で1時間の加熱を行ったが、表１に示すように実施例２〜５で異なる加熱温度（熱処理温度）とした（Ｓ３８）。なお、加熱温度の測定は、オーブンに搭載された熱電対により行った。
【００５７】
【表１】
0005640478.tif 000002
上述したステップ１１〜１３及び３４〜３８に示す作製方法で作製された実施例２〜５に係る電界効果型トランジスタは、電子をキャリアとする典型的なｎ型トランジスタであった。図１０は、実施例２〜５に係る電界効果型トランジスタの特性の例を示す図である。図１０には、実施例２〜５に係る電界効果型トランジスタにおいて、ソース・ドレイン間電圧Ｖ（ＤＳ）を２０Ｖとした場合の、ゲート電圧Ｖ（Ｇ）とソース・ドレイン間電流Ｉ（ＤＳ）との関係が示されている。
【００５８】
又、実施例２〜５に対し、立ち上がり電圧、電界効果移動度、オン／オフ比の値を表２に示した。ここで、立ち上がり電圧とはソース・ドレイン間電流Ｉ（ＤＳ）が増加に転じるゲート電圧Ｖ（Ｇ）の値であり、電界効果移動度は飽和領域において算出した値を示し、オン／オフ比はゲート電圧Ｖ（Ｇ）＝２０Ｖの時のソース・ドレイン間電流Ｉ（ＤＳ）の値とソース・ドレイン間電流Ｉ（ＤＳ）の最小値との比をとったものである。
【００５９】
又、図１１は、実施例２〜５に係る電界効果型トランジスタの立ち上がり電圧の熱処理温度依存性の例を示す図である。図１２は、実施例２〜５に係る電界効果型トランジスタの電界効果移動度の熱処理温度依存性の例を示す図である。
【００６０】
【表２】
0005640478.tif 000003
図１０〜１２及び表２に示すように、ステップ３８における加熱温度（熱処理温度）は、活性層１６となるＭｇ−Ｉｎ系酸化物膜の成膜温度以上であればある程度の効果はあるが、好ましくは２００℃以上、より好ましくは３００℃以上５００℃以下が良い。加熱温度（熱処理温度）が低いと、立ち上がり電圧がマイナスで絶対値が大きく、温度を上げていくと０Ｖに近づき、３００℃以上ではほぼ一定となる。又、電界効果移動度やオン／オフ比も温度を上げるのに伴って向上する。特にオン／オフ比は、熱処理温度を２７０℃（実施例４）から３００℃（実施例５）に上げることで桁違いに増加する。なお、熱処理効果の温度に対する依存性は、活性層の膜厚やゲート絶縁層の種類、或いは活性層がどのような積層状態にあるか等によって異なるため、熱処理温度は得たい特性に応じて適宜設定すればよい。
【００６１】
熱処理温度が２００℃以上であれば、利用可能なレベルのＴＦＴ特性が実現できる（実施例２）。又、熱処理温度を３００℃以上とすることで、どのような構成のトランジスタであっても充分な熱処理効果が得られ、移動度とオン／オフ比が充分高くソース・ドレイン間電流Ｉ（ＤＳ）が０Ｖ近辺で急峻に立ち上がるＴＦＴとしてより好ましい特性が得られる（実施例５）。一方で、５００℃より温度を上げると、活性層１６とソース電極１４及びドレイン電極１５との電気的な接触が悪くなりオン電流が減少し始めることがわかっており、加熱温度（熱処理温度）は５００℃以下が好ましい。
【００６２】
以上に示した実施の形態、実施例、及び比較例により、ＭｇとＩｎを主成分とする酸化物半導体を活性層とする電界効果型トランジスタにおいて、Ｍｇ−Ｉｎ系酸化物膜をフォトリソグラフィとウェットエッチングによりパターニングして活性層を形成するパターニング工程の後に、Ｍｇ−Ｉｎ系酸化物膜の成膜温度以上の温度で活性層に対して熱処理を行う熱処理工程を設けることにより、活性層のダメージを抑制することが可能となり、トランジスタのオフ状態の特性劣化を防止できることが示された。
【００６３】
又、特に、熱処理工程における熱処理温度を２００℃以上とすることにより、良好な特性のトランジスタが得られることが示された。
【００６４】
更に、熱処理工程における熱処理温度を３００℃以上５００℃以下とすることにより、極めて良好な特性のトランジスタを得ることができることが示された。
【００６５】
〈実施例６〜９〉
実施例２〜５に係る電界効果型トランジスタの活性層１６に対し、ＳＩＭＳ（secondary ion mass spectrometry）によって水素原子の濃度を測定した。測定は、活性層１６のアルミニウム（Ａｌ）からなるソース電極１４及びドレイン電極１５が積層されていない部位に対して行い、深さ方向の分析を行った。
【００６６】
〈比較例３〉
比較例１に係る電界効果型トランジスタの活性層１６に対し、ＳＩＭＳによって水素原子の濃度を測定した。測定は、活性層１６のアルミニウム（Ａｌ）からなるソース電極１４及びドレイン電極１５が積層されていない部位に対して行い、深さ方向の分析を行った。
【００６７】
〈比較例４〉
パターニング工程によるダメージを受けていない場合の活性層に関しての情報を得るため、実施例２のステップ３５及びステップ３７を行わない状態のサンプルを作製した。すなわち、この活性層はパターニング工程におけるダメージを受けておらず、且つ３００℃の熱処理が行われている。実施例６〜９と同様にＳＩＭＳによって活性層中の水素原子濃度を測定した。
【００６８】
図１３は、実施例６〜９及び比較例３、４において測定した活性層とゲート絶縁層の界面近傍における活性層中の水素原子濃度の例を示す図である。図１３に示すように、パターニング工程を経ていない比較例４の水素濃度が最も低く、パターニング工程において活性層中に水素が取り込まれてしまうことがわかる。パターニング後の熱処理を行っていない比較例３では水素濃度が最も高く、これと熱処理を施した実施例６〜９との比較から、熱処理には水素濃度を下げる効果があることが示された。
【００６９】
実施例６〜９から明らかなように、熱処理の温度が高温であるほど、水素濃度を下げる効果は高い。２００℃以上の熱処理を行うことにより、水素濃度は１０２１／ｃｍ３以下となり、このとき良好な特性のトランジスタが得られる。又、熱処理温度を３００℃以上とすることで、ダメージを受けていないサンプル（比較例４）に匹敵する１０２０／ｃｍ３以下まで水素濃度が下がり、極めて良好な特性のトランジスタが実現できる。
【００７０】
熱処理によってトランジスタ特性が向上するのは、活性層を形成するパターニング工程の後に、Ｍｇ−Ｉｎ系酸化物膜の成膜温度以上の温度で活性層に対して熱処理を行う熱処理工程を設けることにより、余分なキャリアの発生やキャリアのトラップの原因となる欠陥が修復されるためと考えられる。特に、ウェットエッチングによるパターニングの工程では活性層中に水素が取り込まれ、これがキャリアの発生につながりトランジスタ特性を劣化させるが、後工程の熱処理によって水素濃度を低減させれば、良好なトランジスタ特性が実現できる。
【００７１】
以上、好ましい実施の形態及び実施例について詳説したが、上述した実施の形態及び実施例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及び実施例に種々の変形及び置換を加えることができる。
【符号の説明】
【００７２】
１０、２０  電界効果型トランジスタ
１１  基板
１２  ゲート電極
１３  ゲート絶縁膜
１４  ソース電極
１５  ドレイン電極
１６  活性層
１６ｘ  酸化物膜
【先行技術文献】
【特許文献】
【００７３】
【特許文献１】米国特許第７０６７８４３号明細書
【非特許文献】
【００７４】
【非特許文献１】Ｋ．Ｎｏｍｕｒａ，他５名、「Ｔｈｉｎ−Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ｆａｂｒｉｃａｔｅｄ  ｉｎ  Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌｌｉｎｅ  Ｔｒａｎｓｐａｒｅｎｔ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、ＶＯＬ３００、２３、ＭＡＹ、２００３、ｐ．１２６９−１２７２
【非特許文献２】Ｋ．Ｎｏｍｕｒａ，他５名、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ  ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ｔｒａｎｓｐａｒｅｎｔ  ｆｌｅｘｉｂｌｅ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ  ｕｓｉｎｇ  ａｍｏｒｐｈｏｕｓ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、ＶＯＬ４３２、２５、ＮＯＶＥＭＢＥＲ、２００４、ｐ．４８８−４９２
【図１】
0005640478.tif 000004
【図２】
0005640478.tif 000005
【図３】
0005640478.tif 000006
【図４】
0005640478.tif 000007
【図５】
0005640478.tif 000008
【図６】
0005640478.tif 000009
【図７】
0005640478.tif 000010
【図８】
0005640478.tif 000011
【図９】
0005640478.tif 000012
【図１０】
0005640478.tif 000013
【図１１】
0005640478.tif 000014
【図１２】
0005640478.tif 000015
【図１３】
0005640478.tif 000016