(57)【特許請求の範囲】
【請求項１】
ｐ型半導体層とｉ型半導体層とｎ型半導体層とを積層して形成したｐｉｎ型半導体接合を複数重ねた、いわゆるスタック型の光起電力素子において、光入射側から数えて第一のｐｉｎ接合のｉ層として非晶質シリコンを用い、第二および第三のｐｉｎ接合のｉ層として非晶質シリコンゲルマニウムを用い、第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの膜厚を１５０ｎｍ以下にしたことを特徴とする光起電力素子。
【請求項２】
前記第二のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの膜厚を１００ｎｍ以下にしたことを特徴とする請求項１に記載の光起電力素子。
【請求項３】
前記第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成（Ｇｅ／（Ｓｉ＋Ｇｅ））を０．４以上にしたことを特徴とする請求項１〜２のいずれか１項に記載の光起電力素子。
【請求項４】
前記第二のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成（Ｇｅ／（Ｓｉ＋Ｇｅ））を０．３５以上にしたことを特徴とする請求項１〜３のいずれか１項に記載の光起電力素子。
【請求項５】
前記第二または／および第三のｐｉｎ接合のｐ層と非晶質シリコンゲルマニウム層の間に非晶質シリコン層あるいは非晶質シリコンカーボン層を配置したことを特徴とする請求項１〜４のいずれか１項に記載の光起電力素子。
【請求項６】
前記第二または／および第三のｐｉｎ接合の非晶質シリコンゲルマニウム層のゲルマニウム組成を膜厚方向で変化させ、ゲルマニウム組成が最大となる位置を、ｐ層側から測って非晶質シリコンゲルマニウム層全体の膜厚の４分の１以下にしたことを特徴とする請求項１〜５のいずれか１項に記載の光起電力素子。
【請求項７】
前記第二および第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの局在準位密度が、コンスタントフォトカレントメソッドによって測定した場合に、５×１０16／ｃｍ3以下であることを特徴とする請求項１〜６のいずれか１項に記載の光起電力素子。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、光起電力素子に係わり、特に光電変換効率が高く、且つ信頼性の高い光起電力素子に関する。
【０００２】
【従来の技術】
太陽光を電気エネルギーに変換する光電変換素子である光起電力素子は、電卓、腕時計など民生用の小電力用電源として広く応用されており、また、将来、石油、石炭などのいわゆる化石燃料の代替用電力として実用化可能な技術として注目されている。
【０００３】
光起電力素子は半導体のｐｎ接合の光起電力を利用した技術であり、シリコンなどの半導体が太陽光を吸収し電子と正孔の光キャリアを生成し、該光キャリアをｐｎ接合部の内部電界によりドリフトさせ、外部に取り出すものである。この様な光起電力素子の作製方法としては、ほぼ半導体プロセスを用いることにより行われる。具体的には、ＣＺ法などの結晶成長法によりｐ型、あるいはｎ型に価電子制御したシリコンの単結晶を作製し、該単結晶をスライスして約３００μｍの厚みのシリコンウエハを作る。さらに前記ウエハの導電型と反対の導電型となるように価電子制御剤を拡散などの適当な手段により、異種の導電型の層を形成することでｐｎ接合を作るものである。
【０００４】
ところで、現在、主に実用化されている光起電力素子には、信頼性や変換効率の観点から、単結晶シリコンが使われているが、上述のように光起電力素子作製は半導体プロセスを用いるため生産コストは高いものとなっている。
【０００５】
単結晶シリコン光起電力素子の他の欠点は、単結晶シリコンは間接遷移であるため光吸収係数が小さく、単結晶の光起電力素子は入射太陽光を吸収するために少なくとも５０ミクロンの厚さにしなければならないことや、バンドギャップが約１．１ｅＶと、光起電力素子として好適な１．５ｅＶよりも狭いため太陽光全体を有効に利用できないことである。また、仮に、多結晶シリコンを用いて生産コストを下げたとしても、間接遷移の問題は残り、光起電力素子の厚さを減らすことはできない。さらに多結晶シリコンには粒界その他の問題を合わせ持っている。
【０００６】
更に、結晶質であるがために面積の大きなウエハーは製造できず大面積化が困難であり、大きな電力を取り出す場合には単位素子を直列化あるいは、並列化をするための配線を行わなければならないことや、屋外で使用する際に光起電力素子を様々な気象条件によりもたらされる機械的損傷から保護するため、高価な実装が必要になることなどから、単位発電量に対する生産コストが既存の発電方法に比べて割高になってしまうという問題がある。
【０００７】
このような事情から光起電力素子の電力用としての実用化を進めるに当たって、低コスト化及び大面積化が重要な技術的課題であり、様々な検討がなされており、コストの安い材料、変換効率の高い材料などの材料の探求が行われてきた。このような光起電力素子の材料としては、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質炭化珪素などのテトラヘドラル系の非晶質半導体や、ＣｄＳ，Ｃｕ2ＳなどのII−VI族やＧａＡｓ，ＧａＡｌＡｓなどのIII-V族の化合物半導体等が挙げられる。とりわけ、非晶質半導体を光起電力発生層に用いた薄膜光起電力素子は、単結晶光起電力素子に比較して大面積の膜が作製できることや、膜厚が薄くて済むこと、任意の基板材料に堆積できることなどの長所があり有望視されている。
【０００８】
しかしながら、上記非晶質半導体を用いた光起電力素子は、電力用素子としては光電変換効率の向上、信頼性の向上の面で問題が残っている。
【０００９】
非晶質半導体を用いた光起電力素子の光電変換効率の向上の手段としては、例えば、バンドギャップを狭くして長波長の光に対する感度を増加することが行われている。即ち、非晶質シリコンは、バンドギャップが約１．７ｅＶ位であるため７００ｎｍ以上の長波長の光は吸収できず、有効に利用できないため、長波長光に感度のある、バンドギャップが狭い材料を用いることが検討されている。この様な材料としては成膜時にシリコン原料ガスとゲルマニウム原料ガスの比を変えることで容易にバンドギャップを１．３ｅＶ位から１．７ｅＶ位まで任意に変化できる非晶質シリコンゲルマニウムが挙げられる。
【００１０】
また、光起電力素子の変換効率を向上させる他の方法として単位素子構造の光起電力素子を複数積層するいわゆるスタックセルを用いることが米国特許２，９４９，４９８明細書に開示されている。このスタックセルにはｐｎ接合結晶半導体が用いられたが、その思想は非晶質あるいは結晶質いずれにも共通するものであり、太陽光スペクトルを、異なるバンドギャップの光起電力素子により効率よく吸収させ、開放電圧Ｖocを増大させる事により発電効率を向上させるものであった。
【００１１】
スタックセルは、異なるバンドギャップの素子を積層し太陽光線のスペクトルの各部分を効率よく吸収することにより変換効率を向上させるものであり積層する素子の光入射側に位置するいわゆるトップ層のバンドギャップよりも該トップ層の下に位置するいわゆるボトム層のバンドギャップが狭くなる様に設計される。これに対して浜川らは同じバンドギャップの非晶質シリコンを光起電力素子間に絶縁層を持たない形で多重積層し素子全体のＶocを増加させるいわゆるカスケード型電池を報告している。この方法では同じバンドギャップの非晶質シリコン材料から作られる単位素子を積層する方法である。
【００１２】
非晶質シリコンゲルマニウムはバンドギャップが狭く長波長の光に対し感度が優れているため上述したスタックセルのボトム層として好適な材料として用いられる。
【００１３】
ところで、このように長波長感度を向上させ、また、スタックセルのボトム層としても応用可能な非晶質シリコンゲルマニウムは、一般的に膜質において非晶質シリコンよりも劣り、光起電力素子を作製した場合も変換効率が低いという欠点がある。この原因はバンドギャップ内の局在準位が非晶質シリコンに比べて多いためである。このため、バンドギャップ内準位を減らして膜質を向上させるための研究開発が行われているが、例えば、活性化されたフッ素原子を用いて非晶質シリコンゲルマニウム中のダングリングボンドを補償し局在準位密度を低減した非晶質シリコンゲルマニウムが、特公昭６３−４８１９７号公報等に開示されている。
【００１４】
一方、上述のような膜質の本質的な向上以外の方法で非晶質シリコンゲルマニウム光起電力素子特性の向上も検討されている。その一例としてｐ型半導体及び／またはｎ型半導体とｉ型半導体層との接合界面においてバンド幅の傾斜を持たせるいわゆるバッファ層を用いる方法が米国特許第４，２５４，４２９号公報、米国特許第４，３７７，７２３号公報に開示されている。該バッファ層の目的は非晶質シリコンによって作製されるｐ型半導体またはｎ型半導体と非晶質シリコンゲルマニウムで作製されるｉ型半導体との接合界面には、格子定数の違いにより多数の準位が生成されるため接合界面に非晶質シリコンを用いることにより準位を無くして接合を良くしキャリアの走行性を損なわないようにしてＶocを向上させることにある。
【００１５】
さらに、他の方法として、シリコンとゲルマニウムの組成比を変化させることによりイントリンジック層中に組成の分布を設け特性を向上させるいわゆる傾斜層を設ける方法が開示されている。例えば、米国特許第４，８１６，０８２号公報によれば、光入射側の第１の価電子制御された半導体層に接する部分のｉ層のバンドギャップを広くし、中央部に向かうに従い徐々にバンドギャップを狭くし、更に、第２の価電子制御された半導体層に向かうに従い徐々にバンドギャップを広くしていく方法が開示されている。該方法によれば、光により発生したキャリアは、内部電界の働きにより、効率良く分離でき特性が向上する。
【００１６】
ところで、非晶質半導体を用いた光起電力素子の他の問題点は、光照射により変換効率が低下することである。これは、非晶質シリコン及び非晶質シリコンゲルマニウムは光照射により膜質が低下してしまい、このためキャリアの走行性が悪くなることにより引き起こされるものであり、結晶系には見られない非晶質半導体特有の現象である。そのため電力用途に用いる場合、信頼性が劣り、実用化の障害となっているのが実状である。非晶質半導体の光劣化の改善は、鋭意研究がなされているが、膜質を改善することにより光劣化を防止する検討がされている一方、セル構造の改良による光劣化の低減も検討されている。この様な方法の具体例として、上述したスタックセル構造を用いることは有効な手段であり、光照射によるセル特性の低下が少なくなることが確認されている。
【００１７】
【発明が解決しようとする課題】
しかしながら前記非晶質光起電力素子においては、結晶系シリコン光起電力素子に比べ膜質が劣るため変換効率が充分ではなく、１ワット当りの発電コストは既存の原子力、火力、水力発電等よりも高いものとなっている。非晶質シリコン系の光起電力素子が既存の発電方法と伍して電力用途に用いられるためには変換効率をさらに向上させることが求められている。
【００１８】
更に、上述したように光劣化のメカニズムの解明及び光劣化防止の検討が続けられているにもかかわらず光劣化の問題は完全には解決できておらず、非晶質シリコン系の光起電力素子は更なる信頼性が求められている。
【００１９】
本発明の目的は、上述した問題点を解決し、実用化に適した低コストで、且つ信頼性及び光電変換効率が高い光起電力素子を提供することである。
【００２０】
【課題を解決するための手段】
本発明者らは、上述した問題点を克服し、光劣化が少なく、且つ、変換効率の高いスタック型の光起電力素子を鋭意検討した結果、下述する実験結果から以下のような知見を得た。
【００２１】
すなわち、
（１）高い光電変換効率を維持しながら、光劣化率を低下させ、光劣化後の変換効率を向上させるには、いわゆるスタック型の光起電力素子の中でも、光入射側から数えて第一のｐｉｎ接合のｉ層として非晶質シリコンを用い、第二および第三のｐｉｎ接合のｉ層として非晶質シリコンゲルマニウムを用いたＳｉ／ＳｉＧｅ／ＳｉＧｅトリプル型の光起電力素子が適していること、
（２）さらに、第二または第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの膜厚を従来好適と考えられてきた膜厚を外れて薄くすることによって、スタック型の光起電力素子の中でもさらに光劣化を抑制することができること、
（３）さらに、第二または第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成を増大させることによって、非晶質シリコンゲルマニウムの膜厚を薄くした場合でも高い光電変換効率を維持できること、
（４）さらに、前記第二または第三のｐｉｎ接合のｐ層と非晶質シリコンゲルマニウム層の間に非晶質シリコン層あるいは非晶質シリコンカーボン層を配置することにより、またさらに、非晶質シリコンゲルマニウム層のゲルマニウム組成を膜厚方向で変化させ、ゲルマニウム組成が最大となる位置をｐ層側から測って、非晶質シリコンゲルマニウム層全体の膜厚の４分の１以下にすることによってトリプル型の光起電力素子の光劣化後の光電変換効率をさらに高めることができること、
（５）さらに、従来は非晶質シリコンゲルマニウムは、ゲルマニウム組成を増大させると局在準位密度が増大し、膜質が低下すると考えられていたが、非晶質シリコンゲルマニウムの堆積手段として、マイクロ波ＣＶＤ法を用い特に堆積初期のプラズマ状態を制御することによって、ゲルマニウム組成を増大させた場合においても局在準位密度を抑制し、良好な膜質を維持して、トリプル型の光起電力素子の光劣化後の光電変換効率をさらに高めることができること、
である。
【００２２】
本発明は以上の知見に基いて更なる研究を行い、光起電力素子に適用し、完成するに至ったものである。
【００２３】
然るに、本発明の骨子とするところは、ｐ型半導体層とｉ型半導体層とｎ型半導体層を積層して形成したｐｉｎ型の半導体接合を複数重ねた、いわゆるスタック型の光起電力素子において、光入射側から数えて第一のｐｉｎ接合のｉ層として非晶質シリコンを用い、第二および第三のｐｉｎ接合のｉ層として非晶質シリコンゲルマニウムを用い、第二のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの膜厚を１００ｎｍ以下にすること、及び、第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの膜厚を１５０ｎｍ以下にしたことを特徴とする光起電力素子である。
【００２４】
さらには、前記第二のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成（Ｇｅ／（Ｓｉ＋Ｇｅ））を０．３５以上にすること、前記第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成（Ｇｅ／（Ｓｉ＋Ｇｅ））を０．４０以上にすることが好ましい。
【００２５】
また、前記第二または／および第三のｐｉｎ接合のｐ層と非晶質シリコンゲルマニウム層の間に非晶質シリコン層あるいは非晶質シリコンカーボン層を配置するのが好ましく、さらに非晶質シリコンゲルマニウム層のゲルマニウム組成を膜厚方向で変化させ、ゲルマニウム組成が最大となる位置をｐ層側から測って、非晶質シリコンゲルマニウム層全体の膜厚の４分の１以下にするのが好ましい。
【００２６】
さらには、前記第二および第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの局在準位密度が、コンスタントフォトカレントメソッドによって測定した場合に、５×１０16／ｃｍ3以下であるのが好ましい。
【００２７】
【作用及び実施態様例】
請求項１と２の発明によれば、第二および第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの膜厚を、従来好適と考えられてきた膜厚を外れて薄くすることによって、光照射によるｉ層中での局在準位の増加を抑制することができ、スタック型の光起電力素子の中でもさらに光劣化を抑制することができる。
【００２８】
請求項３と４の発明によれば、第二または／および第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成を増大させることによって、非晶質シリコンゲルマニウムの膜厚を上述の如く薄くした場合においても、第一、第二及び第三のｐｉｎ接合で発生する電流のマッチングをとることができ、光劣化を抑制しながら、なおかつ高い光電変換効率を維持することができる。
【００２９】
請求項５〜７の発明によれば、非晶質シリコンゲルマニウム中のゲルマニウムの含有量を増大させた場合においても、光起電力素子の開放電圧（Ｖoc）と曲線因子（ＦＦ）を特に向上させることができ、光劣化を抑制しながら、なおかつさらに高い光電変換効率を維持することができる。
【００３０】
以上の構成の本発明のスタック型光起電力素子によって、第二、第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの光劣化が抑制され、高い光電変換効率を維持しながら、光劣化率を低下させ、光劣化後の変換効率を向上させることができる。
【００３１】
ここで、本発明者らの行った実験とその実験によって得られた知見を示すことによって、本発明の作用を実施態様例とともにさらに詳しく説明する。
【００３２】
本発明者らは、非晶質シリコン系の光起電力素子の変換効率をさらに向上させ、光劣化を防止して、非晶質シリコン系の光起電力素子の信頼性を高めるために、以下のような検討を行った。
【００３３】
まず、光劣化を低減する方法として、光起電力素子の構成としてスタック型の構成にすることが有効であることは上述したように従来から知られていたが、光劣化の低減はまだ充分ではなかった。そこで本発明者らは、スタック型の光起電力素子の構成の検討を進めた結果、以下のような知見を得た。
【００３４】
すなわち、スタック型の光起電力素子の中でも、ｐｉｎ接合を２つ重ねたダブル型の光起電力素子よりも、ｐｉｎ接合を３つ重ねたトリプル型の光起電力素子の方が、より光劣化を低減できるということである。これは、同じ種類の半導体材料を用いた場合、ダブル型よりもトリプル型の方が、１つあたりのｐｉｎ接合で発生する光電流が少なくなり、非晶質半導体の光劣化の原因となる正孔と電子の再結合が減少するからであると考えられる。
【００３５】
また、トリプル型の光起電力素子の中でも、光入射側から数えて第一のｐｉｎ接合のｉ層として非晶質シリコンを用い、第二および第三のｐｉｎ接合のｉ層として非晶質シリコンゲルマニウムを用いる、Ｓｉ／ＳｉＧｅ／ＳｉＧｅトリプル型の光起電力素子が光劣化の低減に最も適しているという知見を得た。これは、非晶質シリコンゲルマニウムが、非晶質シリコンよりも小さいバンドギャップを有していることにより、非晶質シリコンでは吸収できない長波長光を吸収できることと、ゲルマニウムの組成比を変化させることによりバンドギャップの大小を制御できる優位性によるものである。また第二のｐｉｎ接合のｉ層として、非晶質シリコンを用いた、Ｓｉ／Ｓｉ／ＳｉＧｅの構成よりも、Ｓｉ／ＳｉＧｅ／ＳｉＧｅの方が、第二のｐｉｎ接合のｉ型半導体層のバンドギャップが小さいため、ｉ型半導体層の膜厚を薄くすることができ、その結果光劣化をより低減することができた。
【００３６】
そこで、本発明者らは、Ｓｉ／ＳｉＧｅ／ＳｉＧｅトリプル型の光起電力素子について、さらに検討を進めた。その結果、Ｓｉ／ＳｉＧｅ／ＳｉＧｅトリプル型の光起電力素子の光電変換効率を最も高くするには、第一のｐｉｎ接合のｉ層である非晶質シリコンのバンドギャップを１．６０ｅＶから１．８５ｅＶにし、第二のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムのバンドギャップを１．５ｅＶから１．６ｅＶにし、第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムのバンドギャップを１．４５ｅＶから１．５５ｅＶにすることが、好適であることが分かった。このとき、第二と第三のｐｉｎ接合のｉ層である、非晶質シリコンゲルマニウムの好適な膜厚は、それぞれ、１００〜２００ｎｍ、２００〜３５０ｎｍであることが分かった。（以下、第一のｐｉｎ接合をトップ、第二のｐｉｎ接合をミドル、第三のｐｉｎ接合をボトムと略記する。）
しかしながら、本発明者らはさらに検討を進め、Ｓｉ／ＳｉＧｅ／ＳｉＧｅトリプル型の光起電力素子の光電変換効率と光劣化率の両方を考慮し、高い光電変換効率を維持しながら光劣化率を低減すること、すなわち光劣化による光電変換効率の低下が飽和した後の光電変換効率（以下、安定化変換効率と記す。）を最大にする検討を行った。
【００３７】
まず、Ｓｉ／ＳｉＧｅ／ＳｉＧｅ卜リプル型の光起電力素子の光劣化率に注目して実験を重ねたところ、Ｓｉ／ＳｉＧｅ／ＳｉＧｅ卜リプル型の光起電力素子のミドルとボトムの光劣化率が、素子全体の光劣化率を大きく左右することが分かった。そして、ミドルとボトムのｉ層である非晶質シリコンゲルマニウムの膜厚を、それぞれ１００ｎｍ以下及び１５０ｎｍ以下とし、より好適には８０ｎｍ以下と１３０ｎｍ以下にすることが望ましいことが分かった。従来のいかなる技術においても、このような薄い膜厚の半導体層をスタック型の光起電力素子の光入射方向に対し下部のｐｉｎ接合のｉ層に用いられたことは全く無い。
【００３８】
一方、スタック型の光起電力素子は、複数のｐｉｎ接合を直列接続した構成であるので、それぞれのｐｉｎ接合で発生する電流値ができる限り大きく、かつそれぞれの電流値が近いものでなければ、高い光電変換効率は得られない。これは、スタックセルの電流のマッチングと呼ばれている。したがって、Ｓｉ／ＳｉＧｅ／ＳｉＧｅトリプル型の光起電力素子の、ミドルとボトムのｉ層である非晶質シリコンゲルマニウムの膜厚を前述のような値にまで薄くすれば、ミドルとボトムで発生する電流値が低下するため、光電変換効率が低下してしまうことが予想された。
【００３９】
そこで、本発明者らはさらに検討を進め、実験を重ねた結果、ミドルとボトムのｉ層である非晶質シリコンゲルマニウムの膜厚を前述のような値にまで薄くした場合であっても、非晶質シリコンゲルマニウムのバンドギャップを小さくすることによって、ミドルとボトムで発生する電流値が維持できることが分かった。具体的には、ミドルのｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成（Ｇｅ／（Ｓｉ＋Ｇｅ））を０．３５から０．８０にし、ボトムのｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成（Ｇｅ／（Ｓｉ＋Ｇｅ））を０．４０から０．９０にすること、より好適には、ミドルのｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成を０．４０から０．７０にし、ボトムのｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成を０．４５から０．８０にすることが望ましい。このようなゲルマニウム組成にすることによって、非晶質シリコンゲルマニウムのバンドギャップが小さくなり、ミドルとボトムで発生する電流値が維持できることが分かった。
【００４０】
以上の検討のために行った実験の一例を実験例１−１から１−６に示してある。
【００４１】
このようにして、本発明者らは、高い光電変換効率を維持しながら、光劣化率を低減すること、すなわち安定化変換効率を向上させることができた。
【００４２】
そして、本発明者らは、Ｓｉ／ＳｉＧｅ／ＳｉＧｅトリプル型の光起電力素子の安定化変換効率の向上をさらに検討した結果、以下のような知見を得た。
【００４３】
すなわち、ミドルとボトムのｐ層と非晶質シリコンゲルマニウム層の間に非晶質シリコン層あるいは非晶質シリコンカーボン層を配置することにより、またさらに非晶質シリコンゲルマニウム層のゲルマニウム組成を膜厚方向で変化させ、ゲルマニウム組成が最大となる位置を非晶質シリコン層あるいは非晶質シリコンカーボン層と非晶質シリコンゲルマニウム層の界面から測って、非晶質シリコンゲルマニウム層全体の膜厚の４分の１以下にすることによって、トリプル型の光起電力素子の光劣化後の光電変換効率をさらに高めることができることである。これは、主に、Ｓｉ／ＳｉＧｅ／ＳｉＧｅトリプル型の光起電力素子のミドルとボトムの開放電圧（Ｖoc）と曲線因子（ＦＦ）を向上できたことによって、素子の光電変換効率が向上できたものと考えられる。
【００４４】
ここで、ミドルとボトムのｐ層と非晶質シリコンゲルマニウム層の間に非晶質シリコン層あるいは非晶質シリコンカーボン層を配置する効果としては、主に光起電力素子の開放電圧（Ｖoc）を向上させる働きを持つ。これは、非晶質シリコン層あるいは非晶質シリコンカーボン層によって、ｐｉｎ接合の拡散電位が大きくなるためと考えられる。また、非晶質シリコンゲルマニウム中で光により発生した電子が、ｐ層に拡散するのを防止する障壁を形成していることも考えられる。また、非晶質シリコン層あるいは非晶質シリコンカーボン層は、ｎ層と非晶質シリコンゲルマニウム層の間にも形成することで、さらに光電変換効率を向上できる。
【００４５】
非晶質シリコン層あるいは非晶質シリコンカーボン層の膜厚は３ｎｍ〜５０ｎｍ、より好ましくは５ｎｍ〜４０ｎｍが望ましい。また、この程度の膜厚の非晶質シリコン層あるいは非晶質シリコンカーボン層を配置しても、光起電力素子の光劣化率はほとんど増大することはなかった。
【００４６】
また、非晶質シリコンゲルマニウム層のゲルマニウム組成を膜厚方向で変化させ、ゲルマニウム組成が最大となる位置を非晶質シリコン層あるいは非晶質シリコンカーボン層と非晶質シリコンゲルマニウム層の界面から測って、非晶質シリコンゲルマニウム層全体の膜厚の４分の１以下にすることの効果としては、主に光起電力素子の開放電圧（Ｖoc）と曲線因子（ＦＦ）を向上させる働きを持つ。これは、非晶質半導体において、光によって生成された電子と正孔では、正孔の方が拡散長が短く、全体の特性を律速していると考えられ、非晶質シリコンゲルマニウムのバンドギャップを膜厚方向で変化させ、バンドギャップが最少となる位置をｐ層の近くに配置することにより、膜厚方向に均一なバンドギャップを有する場合よりも、フォトキャリアがｐ層近くに多く分布することになり、フォトキャリアの内の正孔については、ｉ型半導体中を移動する距離が短くなることが、曲線因子（ＦＦ）の向上をもたらすと考えられる。また、非晶質シリコンゲルマニウムのバンドギャップを連続的に変化させ、価電子帯に傾きを持たせることによって、フォトキャリアの内の正孔の拡散を促進し、光起電力素子の開放電圧（Ｖoc）と曲線因子（ＦＦ）を向上させると考えられる。
【００４７】
また、また非晶質シリコンゲルマニウム層のゲルマニウム組成を膜厚方向で変化させる場合の好適なゲルマニウム組成は変化のさせ方によって異なるが、ゲルマニウムが最大となる部分でゲルマニウム組成が、ミドル層の場合で０．３５〜０．８０、ボトム層の場合で０．４０〜０．９０にするのが好ましい。
【００４８】
以上の検討のために行った実験の一例を実験例２、３、４に示した。
【００４９】
さらに、本発明者らは、ゲルマニウム組成の多い非晶質シリコンゲルマニウムの局在準位を抑制することによって、非晶質シリコンゲルマニウムをｉ層に用いた光起電力素子の光電変換効率を向上させ、光劣化率を低下させて、安定化効率を向上させることができるという知見を得た。
【００５０】
従来、非晶質シリコンゲルマニウムという半導体材料は、一般に、ゲルマニウムの組成を増大させると、光導電率が低下することが多かった。特に、ゲルマニウム組成が０．３５以上の非晶質シリコンゲルマニウムにおいて、顕著に光導電率が低下することが多かった。そのため、このようにゲルマニウム組成の多い非晶質シリコンゲルマニウムをｉ層に用いた光起電力素子は、高い光電変換効率を得るのは困難であった。これは、ゲルマニウム組成が増大するとともに、バンドギャップ内の局在準位が増大し、伝導帯端および価電子帯端の裾状態の準位（テイルステイトと呼ばれる）が増大して、電子および正孔の拡散長が短くなるためと考えられる。
【００５１】
しかしながら、本発明者らは鋭意研究の結果、マイクロ波プラズマＣＶＤ法によって非晶質シリコンゲルマニウムを形成し、さらに形成条件を最適化することによって、ゲルマニウム組成が０．３５以上の非晶質シリコンゲルマニウムにおいても、局在準位およびテイルステイトを減少させ、良質の非晶質シリコンゲルマニウムを得ることができた。その結果、ゲルマニウム組成が０．３５以上の非晶質シリコンゲルマニウムをｉ層に用いた光起電力素子の光電変換効率を向上させることができた。また、光劣化率も低下し、安定化効率を向上させることができた。
【００５２】
これは、従来はほとんどＲＦプラズマＣＶＤ法を用いて非晶質シリコンゲルマニウムを形成していたのに対し、マイクロ波プラズマＣＶＤ法によって非晶質シリコンゲルマニウムを形成し、さらに形成条件を最適化することによって達成できたものである。即ち、ＲＦプラズマＣＶＤ法を用いて非晶質シリコンゲルマニウムを形成する場合、プラズマを生起させて原料ガスを分解する真空槽内の圧力を１００ｍＴｏｒｒ以下にするのは困難であったのに対し、マイクロ波プラズマＣＶＤ法によって非晶質シリコンゲルマニウムを形成する場合は、プラズマを生起させて原料ガスを分解する真空槽内の圧力を容易に５０ｍＴｏｒｒ以下にすることができる。従って、分解された原料ガスの分子あるいは原子の平均自由行程が増大して、気相中で分解された原料ガスの分子あるいは原子同士が反応して、いわゆるクラスターを生成することが少なくなり、堆積している薄膜の成長表面におけるプリカーサーの移動度が増大したため、良質な非晶質シリコンゲルマニウムを形成することができたと考えられる。
【００５３】
また、帯状基板を連続的に搬送しながら該基板表面に薄膜を形成する、いわゆるロール・ツー・ロール法と上述のマイクロ波プラズマＣＶＤ法を組み合わせることにより、複数の真空槽の間で基板を移動させて１層ずつ形成する方法に比べて、複数の半導体層の界面近傍における局在準位を減少させ、光起電力素子の光電変換効率を向上させることができた。
【００５４】
以上の検討のために行った実験の一例を実験例５、６に示した。
【００５５】
次に、実験例における評価方法について説明する。
【００５６】
まず、光起電力素子の光劣化後の光電変換効率（安定化効率）の評価方法であるが、通常非晶質シリコン系半導体をｉ層に用いた光起電力素子の光劣化を評価する場合には、素子の温度を５０℃に保ち、１ＳＵＮ（１００ｍＷ／ｃｍ2）の擬似太陽光を照射して光電変換効率の劣化を測定することが多い。しかしながらこの方法では、安定化効率を求めるのに少なくとも１０００時間程度の光照射が必要であり、評価にかかる時間が長すぎるのが問題であった。そこで本発明者らは、この光劣化試験を加速試験することを考え、照射する光の強度を５０ＳＵＮ（５Ｗ／ｃｍ2）に強め、光照射下の素子の温度を５０℃から１３０℃まで変化させて、それぞれの条件における安定化効率を測定した。その結果、５０ＳＵＮ（５Ｗ／ｃｍ2）、１１０℃において加速劣化させた場合に、１ＳＵＮの光劣化と同じ安定化効率が得られ、安定化効率を求めるのに必要な光照射時間は数万秒（１０〜２０時間）に短縮された。そこで、実験例や実施例では、５０ＳＵＮ（５Ｗ／ｃｍ2）、１１０℃の加速劣化によって、光起電力素子の光劣化を評価した。
【００５７】
また、コンスタントフォトカレントメソッド（ＣＰＭ）による局在準位密度の評価は通常行われている方法で行った。ＣＰＭは、一定の光電流が得られる単色光の強度を波長を変化させながら求め、吸収係数の波長依存性を求めるものである。そして図６に示すように、横軸を光のエネルギー、縦軸を吸収係数の対数をとってグラフにすると、吸収係数の対数が光のエネルギーに対して、直線的に変化する部分が現れる。この部分の傾きがアーバックエナジーと呼ばれる特性値である。そして、低エネルギ一側で直線部分の延長からずれてくる部分と直線の延長との間の図６の斜線部分の面積から、バンドギャップ内の局在準位密度を計算することができる。吸収係数の絶対値は、可視、近赤外領域の光学測定から求めた吸収係数とフィッティングすることによって求められる。
【００５８】
【実験例】
（実験例１−１）
図１に示したトリプル型太陽電池のｉ層膜厚と光による加速劣化後の変換効率（ηｓ）の関係を調べた。
【００５９】
図２に示した堆積装置２００は本発明のトリプル型太陽電池を作製するのに適した堆積装置であり、マイクロ波プラズマＣＶＤ（ＭＷＰＣＶＤ）法、ＲＦプラズＣＶＤ（ＲＦＰＣＶＤ）法を実施することができる。
【００６０】
まず、ＲＦＰＣＶＤ法を実施するには堆積室２０１内部の基板ホルダー２０９に基板２０４を設置し、不図示の真空排気装置（メカニカルブースターポンプ、油拡散ポンプ、ターボ分子ポンプなど）で内部の圧力が１×１０-6（Ｔｏｒｒ）になるまで真空排気する。その後、ヒーター２０５の電源を入れ、基板温度が設定温度で一定になるようにし、層形成用の原料ガスをガス導入管２１１から導入し、コンダクタンスバルブ２０７で所定の圧力になるようにその開口を調整する。ＲＦ電源２０３からＲＦ電極２１０にＲＦ電力を供給し、ＲＦプラズマを生起し、シャッター２１５を開けて、基板上に所望の堆積膜を形成する。所望の膜厚を形成したら、シャッターを閉じ、ＲＦ電力の供給を停止し、プラズマを消滅させる。その後、原料ガスの供給を止め、再び内部の圧力が１×１０-6（Ｔｏｒｒ）になるまで真空排気し、次の堆積膜の形成を始める。
【００６１】
ＭＷＰＣＶＤ法を実施するには堆積室内部の基板ホルダー２０９に基板２０４を設置し、不図示の真空排気装置（メカニカルブースターポンプ、油拡散ポンプ、ターボ分子ポンプなど）で内部の圧力が１×１０-6（Ｔｏｒｒ）になるまで真空排気する。その後、ヒーター２０５の電源を入れ、基板温度が設定温度で一定になるようにし、層形成用の原料ガスをガス導入管２１１から導入し、コンダクタンスバルブ２０７で所定の圧力になるようにその開口を調整する。ＭＷ電源２１９から誘電体窓２１３を通してＭＷ電力を供給し、マイクロ波プラズマを生起する。さらにＲＦ電源２０３からＲＦ電極２１０にＲＦ電力を供給し、シャッター２１５を開けて、基板上に所望の堆積膜を形成する。所望の膜厚を形成したら、シャッターを閉じ、ＭＷ電力、ＲＦ電力の供給を停止し、プラズマを消滅させる。その後、原料ガスの供給を止め、再び内部の圧力が１×１０-6（Ｔｏｒｒ）になるまで真空排気し、次の堆積膜の形成を始める。
【００６２】
上記のような方法で図１のトリプル型太陽電池を作製した。ｉ３層、ｉ２層、ｉ１層の膜厚が１８０ｎｍ、１４０ｎｍ、１００ｎｍ、ｉ３層、ｉ２層のゲルマニウム組成がそれぞれ０．３５、０．３０である従来型のトリプル型太陽電池を光による加速劣化装置に設置し、ＡＭ１．５スペクトル、照射光強度５０ＳＵＮ（５Ｗ／ｃｍ2）、基板表面温度１１０℃という劣化条件で太陽電池表面に光を照射した。光を照射し始めてから５００００秒経過したところで、この加速劣化装置から太陽電池を取り出した。次に、取り出した太陽電池の光電変換効率を測定する装置に設置し、ＡＭ１．５スペクトル、照射光強度１ＳＵＮ（１００ｍＷ／ｃｍ2）、基板表面温度２５℃の測定条件で光電変換効率を測定した。
【００６３】
（実験例１−２）
上記のような光による加速劣化と、加速劣化後の光電変換効率の測定という評価を、ｉ３層、ｉ２層、ｉ１層の膜厚を１４０ｎｍ、１４０ｎｍ、１００ｎｍとした本発明のトリプル型太陽電池に対して行った。測定の結果、加速劣化後の変換効率（ηｓ）は従来型のトリプル型太陽電池のそれよりも１．２２倍優れていることが分った。
【００６４】
（実験例１−３）
同様に光による加速劣化と、加速劣化後の光電変換効率の測定という評価を、ｉ３層、ｉ２層、ｉ１層の膜厚を１１０ｎｍ、９５ｎｍ、９０ｎｍとした本発明のトリプル型太陽電池に対して行った。測定の結果、加速劣化後の変換効率（ηｓ）は従来型のトリプル型太陽電池のそれよりも１．３１倍優れていることが分った。
【００６５】
（実験例１−４）
同様に光による加速劣化と、加速劣化後の光電変換効率の測定という評価を、実験例１−２においてｉ３層中のゲルマニウム組成を０．５０にした本発明のトリプル型太陽電池に対して行った。測定の結果、加速劣化後の変換効率（ηｓ）は従来型のトリプル型太陽電池のそれよりも１．３６倍優れていることが分った。
【００６６】
（実験例１−５）
同様に光による加速劣化と、加速劣化後の光電変換効率の測定という評価を、実験例１−３においてｉ２層中のゲルマニウム組成をそれぞれ０．４０にした本発明のトリプル型太陽電池に対して行った。測定の結果、加速劣化後の変換効率（ηｓ）は従来型のトリプル型太陽電池のそれよりも１．３７倍優れていることが分った。
【００６７】
（実験例１−６）
更に、同様な評価を、ｉ３層、ｉ２層、ｉ１層の膜厚を７５ｎｍ、７０ｎｍ、８５ｎｍとし、さらにｉ３層、ｉ２層中のゲルマニウム組成をそれぞれ０．６５、０．５０にした本発明のトリプル型太陽電池に対して行った。測定の結果、加速劣化後の変換効率（ηｓ）は従来型のトリプル型太陽電池のそれよりも１．３９倍優れていることが分った。
【００６８】
（実験例２）
ｉ３層、ｉ２層をグレーデッドバンドギャップ構造とした図１に示したトリプル型太陽電池を作製し、実験例１と同様な評価を行った。
【００６９】
ｉ３層、ｉ２層のバンド構造が図３のようなバンドプロファイルになるようにＳｉＨ4流量、ＧｅＨ4流量を制御した以外は実験例１−２と同様なトリプル型太陽電池を作製し、実験例１と同様な評価を行ったところ、このトリプル型太陽電池の光による加速劣化後の変換効率（ηｓ）は実験例１の従来型のトリプル型太陽電池のそれよりも１．２７倍優れていることが分かった。
【００７０】
（実験例３）
ｉ３層とｎ３層の間、ｉ３層とｐ３層の間、ｉ２層とｎ２層の間、ｉ２層とｐ２層の間にそれぞれＲＦプラズマＣＶＤ法で形成され、ａ−Ｓｉ：Ｈからなるバッファ層を積層する以外は実験例１−３と同様なトリプル型太陽電池を作製した。実験例１と同様な評価を行ったところ、従来のトリプル型太陽電池よりも光による加速劣化後の変換効率（ηｓ）は実験例１の従来型のトリプル型太陽電池のそれよりも１．３５倍優れていることが分かった。
【００７１】
（実験例４）
実験例３で作製したトリプル型太陽電池のｉ３層、ｉ２層のバンド構造を図３のようなバンドプロファイルになるようにＳｉＨ4流量、ＧｅＨ4流量を制御したトリプル型太陽電池を作製した。実験例１と同様な評価を行ったところ、従来のトリプル型太陽電池よりも光による加速劣化後の変換効率（ηｓ）は実験例１の従来型のトリプル型太陽電池のそれよりも１．３９倍優れていることが分かった。
【００７２】
（実験例５）
コンスタントフォトカレントメソッド（ＣＰＭ）で測定した局在準位密度と光による加速劣化後の変換効率（ηｓ）の関係を調べた。
【００７３】
実験例１−３で作製したトリプル型太陽電池のミドル層を用いたシングルセル（ミドルセル実と呼ぶ）を実験例１−３と同様な方法で新たに作製した。次に、ミドルセル実の集電電極とステンレス基板を外部電気回路を用いて短絡し、チョッパーを通った弱い光（掃引光）を照射し、外部短絡回路に流れる電流をロックインアンプで検出した。掃引光の波長を変化させても検出される電流を一定に保つように掃引光の照射光強度を変化させ、ｉ２層の吸収スペクトル（７５０ｎｍ〜１７００ｎｍ）を測定した。吸収スペクトルの掃引光エネルギー依存性から局在準位密度を算出したところ、ｉ２層の局在準位密度は３×１０16（１／ｃｍ3）であることが分った。
【００７４】
ｉ２層形成時にバイアス（ＲＦ電極にＲＦ電力を）印加しないで新たにシングルセル（ミドルセル比と呼ぶ）を作製した。ミドルセル比のｉ２層の局在準位密度を算出したところ、ｉ２層の局在準位密度は２×１０17（１／ｃｍ3）であることが分かった。
【００７５】
ｉ２層形成時にバイアス（ＲＦ電極にＲＦ電力）を印加しない以外は、実験例１−３と同様な方法でトリプル型太陽電池を作製した。次に実験例１と同様な評価を行ったところ、このトリプル型太陽電池の光による加速劣化後の変換効率（ηｓ）は実験例１−３のそれより０．７８倍であることが分かった。
【００７６】
（実験例６）
同様に、コンスタントフォトカレントメソッド（ＣＰＭ）で測定した局在準位密度と光による加速劣化後の変換効率（ηｓ）の関係を調べた。
【００７７】
まず、実験例１−３で作製したトリプル型太陽電池のボトム層を用いたシングルセル（ボトムセル実と呼ぶ）を実験例１−３と同様な方法で新たに作製した。次に、実験例５と同様な方法で局在準位密度を算出したところ、ｉ３層の局在準位密度は４×１０16（１／ｃｍ3）であることが分った。
【００７８】
ｉ３層形成時にバイアス（ＲＦ電極にＲＦ電力を）印加しないで新たにシングルセル（ボトムセル比と呼ぶ）を作製した。ボトムセル比のｉ３層の局在準位密度を算出したところ、ｉ３層の局在準位密度は３×１０17（１／ｃｍ3）であることが分かった。
【００７９】
ｉ３層形成時にバイアス（ＲＦ電極にＲＦ電力）を印加しない以外は、実験例１−３と同様な方法でトリプル型太陽電池を作製した。次に実験例１と同様な評価を行ったところ、このトリプル型太陽電池の光による加速劣化後の変換効率（ηｓ）は実験例１−３のそれより０．８１倍であることが分かった。
【００８０】
（光起電力素子の構成）
以下に、図を用いて本発明の光起電力素子の構成を詳細に説明するが、本発明の光起電力素子はこれにより何ら限定されるものではない。
【００８１】
図１は、本発明のスタック型の光起電力素子の断面を模式的に表わしたものである。図１の本発明のスタック型の光起電力素子は、３つのｐｉｎ接合が積層された構造をしており、１１６は光入射側から数えて第一のｐｉｎ接合、１１５は第二のｐｉｎ接合、１１４は第三のｐｉｎ接合である。これら３つのｐｉｎ接合は、基板１０１上に形成された下部電極１０２上に積層されたものであり、３つのｐｉｎ接合の最上部に、透明電極１１２と集電電極１１３が形成されて、スタック型の光起電力素子を形成している。そして、それぞれのｐｉｎ接合は、ｎ型半導体層１０３、１０６、１０９、ｉ型半導体層１０４、１０７、１１０、ｐ型半導体層１０５、１０８、１１１から成る。また、本発明では、第一のｐｉｎ接合のｉ型半導体層１１０として、非晶質シリコンを用い、第二及び第三の半導体層１０７、１０４として、非晶質シリコンゲルマニウムを用いている。
【００８２】
なお、ｐｉｎ接合のｎ型半導体層とｐ形半導体層とを入れ換えた構成をとることもできる。
【００８３】
（基板）
半導体層１０３〜１１１は高々１μｍ程度の薄膜であるため適当な基板上に堆積される。このような基板１０１としては、単結晶質もしくは非結晶質のものであってもよく、さらにそれらは導電性のものであっても、また電気絶縁性のものであってもよい。さらには、それらは透光性のものであっても、また非透光性のものであってもよいが、変形、歪みが少なく、所望の強度を有するものであることが好ましい。
【００８４】
具体的にはＦｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば真鍮、ステンレス鋼等の薄板及びその複合体、及びポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィルムまたはシートまたはこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、及びこれらの金属の薄板、樹脂シート等の表面に異種材質の金属薄膜及び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ2Ｏ3，ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理を行ったものおよび、ガラス、セラミックスなどが挙げられる。
【００８５】
前記基板を光起電力素子用の基板として用いる場合には、該帯状基板が金属等の電気導電性である場合には直接電流取り出し用の電極としても良いし、合成樹脂等の電気絶縁性である場合には堆積膜の形成される側の表面にＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ステンレス、真鍮、ニクロム、ＳｎＯ2，Ｉｎ2Ｏ3，ＺｎＯ，ＩＴＯ等のいわゆる金属単体または合金、及び透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法であらかじめ表面処理を行って電流取り出し用の電極を形成しておくことが望ましい。
【００８６】
勿論、前記帯状基板が金属等の電気導電性のものであっても、長波長光の基板表面上での反射率を向上させたり、基板材質と堆積膜との間での構成元素の相互拡散を防止する等の目的で異種の金属層等を前記基板上の堆積膜が形成される側に設けても良い。また、前記基板が比較的透明であって、該基板の側から光入射を行う層構成の光起電力素子とする場合には前記透明導電性酸化物や金属薄膜等の導電性薄膜をあらかじめ堆積形成しておくことが望ましい。
【００８７】
また、前記基板の表面性としてはいわゆる平滑面であっても、微小の凹凸面であっても良い。
【００８８】
微小の凹凸面とする場合にはその凹凸形状は球状、円錐状、角錐状等であって、且つその最大高さ（Ｒｍａｘ）を好ましくは０．０５μｍ乃至２μｍとすることにより、該表面での光反射が乱反射となり、該表面での反射光の光路長の増大をもたらす。基板の形状は、用途により平滑表面或は凸凹表面の板状、長尺べルト状、円筒状等であることができ、その厚さは、所望通りの光起電力素子を形成し得るように適宜決定するが、光起電力素子として可撓性が要求される場合、または基板の側より光入射がなされる場合には、基板としての機能が充分発揮される範囲内で可能な限り薄くすることが出来る。しかしながら、基板の製造上及び取扱上、機械的強度の点から、通常は１０μｍ以上とされる。
【００８９】
（裏面電極、光反射層）
本発明に用いられる裏面電極は光入射方向に対し半導体層の裏面に配される電極である。したがって、図１の１０２の位置かあるいは、基板１０１が透光性で、基板の方向から光を入射させる場合には、１１２の位置に配置される。裏面電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属またはステンレス等の合金が挙げられる。なかでもアルミニウム、銅、銀、金などの反射率の高い金属が特に好ましい。反射率の高い金属を用いる場合には、裏面電極に半導体層で吸収しきれなかった光を再び半導体層に反射する光反射層の役割を兼ねさせる事ができる。
【００９０】
また裏面電極の形状は平坦であっても良いが、光を散乱する凹凸形状を有する事がより好ましい。光を散乱する凹凸形状を有する事によって、半導体層で吸収しきれなかった長波長光を散乱させて半導体層内での光路長を延ばし、光起電力素子の長波長感度を向上させて短絡電流を増大させ、光電変換効率を向上させることができる。光を散乱する凹凸形状は、凹凸の山と谷の高さの差がＲｍａｘで０．２μｍから２．０μｍであることが望ましい。
【００９１】
ただし基板が裏面電極を兼ねる場合には、裏面電極の形成を必要としない場合もある。
【００９２】
また、裏面電極の形成には、蒸着法、スパッタ法、メッキ法、印刷法などが用いられる。また裏面電極を光を散乱する凹凸形状に形成する場合には、形成した金属あるいは合金の膜をドライエッチングするか、あるいはウェットエッチングするか、あるいはサンドブラストするか、あるいは加熱すること等によって形成される。また基板を加熱しながら前述の金属あるいは合金を蒸着することにより光を散乱する凹凸形状を形成することもできる。
【００９３】
また、裏面電極１０２とｎ型半導体層１０３との間に、図中には示されていないが、導電性酸化亜鉛等の拡散防止層を設けても良い。該拡散防止層の効果としては裏面電極１０２を構成する金属元素がｎ型半導体層中へ拡散するのを防止するのみならず、若干の抵抗値をもたせることで半導体層を挟んで設けられた裏面電極１０２と透明電極１１２との間にピンホール等の欠陥で発生するショートを防止すること、及び薄膜による多重干渉を発生させ入射した光を光起電力素子内に閉じ込める等の効果を挙げることができる。
【００９４】
（半導体層）
本発明に用いられる半導体層の材料としては、Ｓｉ，Ｃ，Ｇｅ等のIV族元素を用いたもの、あるいはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等のIV族合金を用いたものが用いられる。
【００９５】
また、以上の半導体材料の中で、本発明の光起電力装置に特に好適に用いられる半導体材料としては、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略記、なおａ−は非晶質材料を表す）、ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ，ａ−ＳｉＣ：Ｈ，ａ−ＳｉＣ：Ｆ，ａ−ＳｉＣ：Ｈ：Ｆ等のIV族及びIV族合金系非晶質半導体材料が挙げられる。
【００９６】
また、半導体層は価電子制御及び禁制帯幅制御を行うことができる。具体的には半導体層を形成する際に価電子制御剤または禁制帯幅制御剤となる元素を含む原料化合物を単独で、または前記堆積膜形成用原料ガスまたは前記希釈ガスに混合して成膜空間内に導入してやれば良い。
【００９７】
また、半導体層は、価電子制御によって、少なくともその一部が、ｐ型およびｎ型にドーピングされ、少なくとも一組のｐｉｎ接合を形成する。そして、ｐｉｎ接合を複数積層することにより、いわゆるスタックセルの構成になる。
【００９８】
また、半導体層の形成方法としては、マイクロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ法によって、あるいはＥＢ蒸着、ＭＢＥ、イオンプレーティング、イオンビーム法等の各種蒸着法、スパッタ法、スプレー法、印刷法などによって形成される。工業的に採用されている方法としては、原料ガスをプラズマで分解し、基板上に堆積させるプラズマＣＶＤ法が好んで用いられる。また、反応装置としては、バッチ式の装置や連続成膜装置などが所望に応じて使用できる。
【００９９】
以下、本発明の光起電力素子に特に好適なIV族及びIV族合金系非晶質半導体材料を用いた半導体層について、さらに詳しく述べる。
【０１００】
（１）ｉ型半導体層（真性半導体層）
特にIV族及びIV族合金系非晶質半導体材料を用いた光起電力素子において、ｐｉｎ接合に用いるｉ型層は照射光に対してキャリアを発生輸送する重要な層である。ｉ型層としては、僅かｐ型、僅かｎ型の層も使用できるものである。
【０１０１】
IV族及びIV族合金系非晶質半導体材料には、上述のごとく、水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）が含有され、これが重要な働きを持つ。
【０１０２】
ｉ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダングリングボンド）を補償する働きをし、ｉ型層でのキァリアの移動度と寿命の積を向上させるものである。またｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補償する働きをし、光起電力素子の光起電力、光電流そして光応答性を向上させる効果のあるものである。ｉ型層に含有される水素原子または／及びハロゲン原子は１〜４０ａｔｍ％が最適な含有量として挙げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／及びハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／及びハロゲン原子の含有量はバルク内の含有量の１．１〜２倍の範囲が好ましい範囲として挙げられる。更にシリコン原子の含有量に対応して水素原子または／及びハロゲン原子の含有量が変化していることが好ましいものである。
【０１０３】
本発明の光起電力素子において、第一のｐｉｎ接合１１６のｉ型半導体層１１０を構成する半導体材料としては、非晶質シリコンが用いられ、第二及び第三のｐｉｎ接合のｉ型半導体層１０７、１０４を構成する半導体材料としては、非晶質シリコンゲルマニウムが用いられる。
【０１０４】
非晶質シリコン、非晶質シリコンゲルマニウムは、ダングリングボンドを補償する元素によって、ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ等と表記される。
【０１０５】
さらに具体的には、例えば、本発明の光起電力素子に好適な第一のｐｉｎ接合のｉ型半導体層１１０としては、ｉ型の水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）が挙げられ、その特性としては、光学的バンドギャップ（Ｅｇ）が、１．６０ｅＶ〜１．８５ｅＶ、水素原子の含有量（ＣH）が、１．０〜２５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ2の疑似太陽光照射下の光電導度（σｐ）が、１．０×１０-5Ｓ／ｃｍ以上、暗電導度（σｄ）が、１．０×１０-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが、５５ｍｅＶ以下、局在準位密度は１０17／ｃｍ3以下のものが好適に用いられる。
【０１０６】
また、本発明の光起電力素子の第二及び第三のｐｉｎ接合のｉ型半導体層１０７、１０４を構成する半導体材料非晶質シリコンゲルマニウムは、前述した通りである。
【０１０７】
（２）ｐ型層またはｎ型層
ｐ型層またはｎ型層も、本発明の光起電力装置の特性を左右する重要な層である。
【０１０８】
ｐ型層またはｎ型層の非晶質材料（ａ−と表示する）（微結晶材料（μｃ−と表示する）も非晶質材料の範ちゅうに入ることは言うまでもない。）としては、例えばａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−ＳｉＣ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＮ：Ｈ，ａ−ＳｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−ＳｉＣ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−ＳｉＣ：ＨＸ，μｃ−ＳｉＧｅ：Ｈ，μｃ−ＳｉＯ：Ｈ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電子制御剤（周期率表第III族原子  Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第V族原子  Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げられ、多結晶材料（ｐｏｌｙ−と表示する）としては、例えばｐｏｌｙ−Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：ＨＸ，ｐｏｌｙ−ＳｉＣ：Ｈ，ｐｏｌｙ−ＳｉＣ：ＨＸ，ｐｏｌｙ−ＳｉＧｅ：Ｈ，ｐｏｌｙ−Ｓｉ，ｐｏｌｙ−ＳｉＣ，ｐｏｌｙ−ＳｉＧｅ等にｐ型の価電子制御剤（周期率表第III族原子  Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第V族原子  Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げられる。特に光入射側のｐ型層またはｎ型層には、光吸収の少ない結晶性の半導体層かバンドギァプの広い非晶質半導体層が適している。
【０１０９】
ｐ型層への周期率表第III族原子の添加量およびｎ型層ヘの周期率表第V族原子の添加量は０．１〜５０ａｔｍ％が最適量として挙げられる。
【０１１０】
またｐ型層またはｎ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型層の未結合手を補償する働きをしｐ型層またはｎ型層のドーピング効率を向上させるものである。ｐ型層またはｎ型層へ添加される水素原子またはハロゲン原子は０．１〜４０ａｔｍ％が最適量として挙げられる。特にｐ型層またはｎ型層が結晶性の場合、水素原子またはハロゲン原子は０．１〜８ａｔｍ％が最適量として挙げられる。
【０１１１】
更にｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／及びバロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／及びハロゲン原子の含有量はバルク内の含有量の１．１〜２倍の範囲が好ましい範囲として挙げられる。このようにｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面近傍で水素原子またはハロゲン原子の含有量を多くすることによって該界面近傍の欠陥準位や機械的歪を減少させることができ本発明の光起電力素子の光起電力や光電流を増加させることができる。
【０１１２】
光起電力素子のｐ型層及びｎ型層の電気特性としては活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また比抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。さらにｐ型層及びｎ型層の層厚は１〜５０ｎｍが好ましく、３〜１０ｎｍが最適である。
【０１１３】
（３）半導体層の形成方法
本発明の光起電力素子の半導体層として、好適なIV族及びIV族合金系非晶質半導体層を形成するために、最も好適な製造方法はマイクロ波プラズマＣＶＤ法であり、次に好適な製造方法はＲＦプラズマＣＶＤ法である。
【０１１４】
マイクロ波プラズマＣＶＤ法は、減圧状態にできる堆積室（真空チャンバー）に原料ガス、希釈ガスなどの材料ガスを導入し、真空ポンプによって排気しつつ、堆積室の内圧を一定にして、マイクロ波電源によって発振されたマイクロ波を、導波管によって導き、誘電体窓（アルミナセラミックス等）を介して前記堆積室に導入して材料ガスのプラズマを生起させて分解し、堆積室内に配置された基板上に所望の堆積膜を形成する方法であり、広い堆積条件で光起電力素子に適用可能な堆積膜を形成することができる。
【０１１５】
本発明の光起電力素子用の半導体層をマイクロ波プラズマＣＶＤ法で堆積する場合、堆積室内の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍＴｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃｍ3、マイクロ波の周波数は０．５〜１０ＧＨｚが好ましい範囲として挙げられる。
【０１１６】
また、ＲＦプラズマＣＶＤ法で堆積する場合、堆積室内の基板温度は１００〜３５０℃、内圧は０．１〜１０Ｔｏｒｒ、ＲＦパワーは０．０１〜５．０Ｗ／ｃｍ2、堆積速度は０．０１〜３ｎｍ／ｓｅｃが好適な条件として挙げられる。
【０１１７】
また、本発明の光起電力素子の半導体層の形成に適した堆積膜形成方法として、米国特許第４４００４０９号明細書に記載されたロール・ツー・ロール（Roll to Roll）方式によるものが用いられる。この堆積膜形成方法は、複数のグロー放電領域を順次貫通する経路に沿って配置し、必要とされる導電型の半導体層をそれぞれのグロー放電領域で堆積形成しつつ、帯状の基板をその長手方向に連続的に搬送させるものである。これによって、所望の半導体接合を有する光起電力素子を連続的に形成することができるようになっている。
【０１１８】
本発明の光起電力素子に好適なIV族及びIV族合金系非晶質半導体層の堆積に適した原料ガスとしては、シリコン原子を含有したガス化し得る化合物、ゲルマニウム原子を含有したガス化し得る化合物、炭素原子を含有したガス化し得る化合物、窒素原子を含有したガス化し得る化合物、酸素原子を含有したガス化し得る化合物等、及び該化合物の混合ガスを挙げることができる。
【０１１９】
具体的にシリコン原子を含有するガス化し得る化合物としては、鎖状または環状シラン化合物が用いられ、例えばＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，ＳｉＦＤ3，ＳｉＦ2Ｄ2，Ｓｉ2Ｄ3Ｈ3，（ＳｉＦ2）5，（ＳｉＦ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ3Ｆ8，Ｓｉ2Ｈ2Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（ＳｉＣｌ2）5，ＳｉＢｒ4，（ＳｉＢｒ2）5，Ｓｉ2Ｃｌ6，ＳｉＨＣｌ3，ＳｉＨ2Ｂｒ2，ＳｉＨ2Ｃｌ2，Ｓｉ2Ｃｌ3Ｆ3などのガス状態のまたは容易にガス化し得るものが挙げられる。
【０１２０】
具体的にゲルマニウム原子を含有するガス化し得る化合物としては、例えばＧｅＨ4，ＧｅＤ4，ＧｅＦ4，ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，ＧｅＨ2Ｄ2，ＧｅＨ3Ｄ，Ｇｅ2Ｈ6，Ｇｅ2Ｄ6等が挙げられる。具体的に炭素原子を含有するガス化し得る化合物としては、例えばＣＨ4，ＣＤ4，ＣnＨ2n+2（ｎは整数），ＣnＨ2n（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，ＣＯ等が挙げられる。窒素含有ガスとしてはＮ2，ＮＨ3，ＮＤ3，ＮＯ，ＮＯ2，Ｎ2Ｏが挙げられる。酸素含有ガスとしてはＯ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ2Ｏ，ＣＨ3ＣＨ2ＯＨ，ＣＨ3ＯＨ等が挙げられる。
【０１２１】
また、価電子制御するためにｐ型層またはｎ型層に導入される物質としては周期率表第III族原子及び第V族原子が挙げられる。第III族原子導入用の出発物質として有効に使用されるものとしては、具体的にはホウ素原子導入用としては、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ10，Ｂ6Ｈ12，Ｂ6Ｈ14等の水素化ホウ素、ＢＦ3，ＢＣｌ3，等のハロゲン化ホウ素等を挙げることができる。このほかにＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3，ＴｌＣｌ3等も挙げることができる。特にＢ2Ｈ6，ＢＦ3が適している。
【０１２２】
第V族原子導入用の出発物質として有効に使用されるのは、具体的には燐原子導入用としてはＰＨ3，Ｐ2Ｈ4等の水素化燐、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3のハロゲン化燐が挙げられる。このほかＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＨ3，ＳｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3等も挙げることができる。特にＰＨ3，ＰＦ3が適している。
【０１２３】
また前記ガス化し得る化合物をＨ2，Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで希釈して堆積室に導入しても良い。
【０１２４】
特に微結晶半導体やａ−ＳｉＣ：Ｈ等の光吸収の少ないかバンドギァップの広い層を堆積する場合は水素ガスで２〜１００倍に原料ガスを希釈し、マイクロ波パワーあるいはＲＦパワーは比較的高いパワーで導入するのが好ましいものである。
【０１２５】
（透明電極）
本発明において、透明電極１１２は光を透過する光入射側の電極であるとともに、その膜厚を最適化する事によって反射防止膜としての役割も兼ねる。透明電極１１２は半導体層の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。好ましくは、５５０ｎｍにおける透過率が８０％以上、より好ましくは８５％以上であることが望ましい。また、抵抗率は好ましくは５×１０-3Ωｃｍ以下、より好ましくは１×１０-3Ωｃｍ以下であることが望ましい。その材料としては、Ｉｎ2Ｏ3，ＳｎＯ2，ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2，ＺｎＯ，ＣｄＯ，Ｃｄ2ＳｎＯ4，ＴｉＯ2，Ｔａ2Ｏ5，Ｂｉ2Ｏ3，ＭｏＯ3，ＮａXＷＯ3等の導電性酸化物あるいはこれらを混合したものが好適に用いられる。また、これらの化合物に、導電率を変化させる元素（ドーパント）を添加しても良い。
【０１２６】
導電率を変化させる元素（ドーパント）としては、例えば透明電極１１２がＺｎＯの場合には、Ａｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ2Ｏ3の場合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、またＳｎＯ2の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。
【０１２７】
また、透明電極１１２の形成方法としては、蒸着法、ＣＶＤ法、スプレー法、スピンオン法、ディップ法等が好適に用いられる。
【０１２８】
（集電電極）
本発明において、集電電極１１３は、透明電極１１２の抵抗率が充分低くできない場合に必要に応じて透明電極１１２上の一部分に形成され、電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働きをする。その材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属、またはステンレス等の合金、あるいは粉末状金属を用いた導電ペーストなどが挙げられる。そしてその形状は、できるだけ半導体層への入射光を遮らないように、例えば図５のように枝状に形成される。
【０１２９】
また、光起電力素子の全体の面積の中で、集電電極の占める面積は、好ましくは１５％以下、より好ましくは１０％以下、最適には５％以下が望ましい。
【０１３０】
また、集電電極のパターンの形成にはマスクを用い、形成方法としては、蒸着法、スパッタ法、メッキ法、印刷法などが用いられる。
【０１３１】
なお、本発明の光起電力素子を用いて、所望の出力電圧、出力電流の光起電力装置を製造する場合には、本発明の光起電力素子を直列あるいは並列に接続し、表面と裏面に保護層を形成し、出力の取り出し電極等が取り付けられる。また、本発明の光起電力素子を直列接続する場合、逆流防止用のダイオードを組み込むことがある。
【０１３２】
【実施例】
以下、非単結晶シリコン系半導体材料からなる太陽電池によって本発明の光起電力素子を詳細に説明するが、本発明はこれに限定されるものではない。
【０１３３】
（実施例１）
図２に示す堆積装置を用いて図１の構成をした太陽電池を作製した。まず、基板の作製を行った。厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス基板をアセトンとイソプロパノールで十分超音波洗浄した後、１１０℃に保たれた乾燥炉で温風乾燥させた。次に、スパッタリング法を用いてステンレス基板上に裏面反射層として、基板温度３５０℃で層厚０．４５μｍのＡｇの光反射層、及びその上に基板温度３５０℃で層厚２．０μｍのＺｎＯの透明導電層を形成し、基板の作製を終えた。ＺｎＯは拡散防止層である。
【０１３４】
次に、裏面反射層上に各半導体層を形成した。図２の堆積装置は、ＭＷプラズマＣＶＤ（ＭＷＰＣＶＤ）法とＲＦプラズマＣＶＤ（ＲＦＰＣＶＤ）法の両方を実施することができる。
【０１３５】
堆積装置２００には不図示の原料ガス供給装置がガス導入管を通して接続されている。原料ガスボンベはいずれも超高純度に精製されたもので、ＳｉＨ4ガスボンベ、ＧｅＨ4ガスボンベ、Ｓｉ2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（２％）ガスボンベ、ＢＦ3／Ｈ2（１％）ガスボンベ、ＳｉＨ4／Ｈ2（１０％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベを接続した。また、各堆積室には不図示の真空排気ポンプがそれぞれ接続されている。
【０１３６】
成膜準備が完了した後、基板上にＲＦＰＣＶＤ法でａ−Ｓｉからなるｎ３層、ＭＷＰＣＶＤ法でａ−ＳｉＧｅからなるｉ３層、ＲＦＰＣＶＤ法でμｃ−Ｓｉからなるｐ３層（以上ボトム層）、ＲＦＰＣＶＤ法でａ−Ｓｉからなるｎ２層、ＭＷＰＣＶＤ法でａ−ＳｉＧｅからなるｉ２層、ＲＦＰＣＶＤ法でμｃ−Ｓｉからなるｐ２層（以上ミドル層）、ＲＦＰＣＶＤ法でａ−Ｓｉからなるｎ１層、ＲＦＰＣＶＤ法でａ−Ｓｉからなるｉ１層、ＲＦＰＣＶＤ法でμｃ−Ｓｉからなるｐ１層（以上トップ層）を順次積層し、ａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅトリプル型太陽電池を作製した。
【０１３７】
ａ−Ｓｉからなるｎ３層を形成するには、Ｈ2ガスを堆積室２０１内に導入し、流量が５０ｓｃｃｍになるようにマスフローコントローラーで調整し、堆積室内の圧力が１．３Ｔｏｒｒになるように調整した。基板温度３８０℃になるようにヒーター２０５を設定し、基板温度が安定したところでＳｉ2Ｈ6ガス、ＰＨ3／Ｈ2（２％）ガスを堆積室２０１内に導入した。この時、Ｓｉ2Ｈ6ガス流量が１．０ｓｃｃｍ、Ｈ2ガス流量が５０ｓｃｃｍ，ＰＨ3／Ｈ2（２％）ガス流量が０．５ｓｃｃｍ、堆積室内圧力が１．０Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を２．０Ｗに設定し、ＲＦ電極にＲＦ電力を印加し、グロー放電を生起させ、シャッターを開け、膜厚２５ｎｍのｎ３層を形成したところでシャッターを閉じ、グロー放電を止めた。堆積室内へのＳｉ2Ｈ6ガス、ＰＨ3／Ｈ2（２％）ガスの導入を止め、５分間堆積室内へＨ2ガスを流し続けた後、Ｈ2の導入も止め、堆積室内及びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１３８】
ａ−ＳｉＧｅからなるｉ３層はＭＷＰＣＶＤ法によって形成した。まず、Ｈ2ガスを堆積室内に３００ｓｃｃｍ導入し、圧力７．０ｍＴｏｒｒ、基板温度が４００℃になるようにした。基板温度が安定したところでＳｉＨ4ガス、ＧｅＨ4ガスを導入し、ＳｉＨ4ガス流量が４０ｓｃｃｍ、ＧｅＨ4ガス流量が４０ｓｃｃｍ、Ｈ2ガス流量が３００ｓｃｃｍ、堆積室２０１内の圧力が７．０ｍＴｏｒｒとなるように調整した。次に、ＲＦ電源の電力を９００Ｗに設定し、ＲＦ電極に印加した。その後、ＭＷ電源の電力を４００Ｗに設定し、誘電体窓を通して堆積室内にＭＷ電力を導入し、グロー放電を生起させ、シャッターを開け、ｎ３層上に膜厚８０ｎｍのｉ３層を形成したところでシャッターを閉じ、グロー放電を止めた。堆積室内へのＳｉＨ4ガス、ＧｅＨ4ガスの導入を止め、５分間堆積室内へＨ2ガスを流し続けた後、Ｈ2の導入も止め、堆積室内及びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１３９】
μｃ−Ｓｉからなるｐ３層を形成するには、Ｈ2ガスを堆積室２０１内に４０ｓｃｃｍ導入し、堆積室内の圧力が２．０Ｔｏｒｒになるように調整した。基板温度が２５０℃になるようにヒーターを設定し、基板温度が安定したところでＳｉＨ4／Ｈ2（１０％）ガス、ＢＦ3／Ｈ2（１％）ガスを堆積室２０１内に導入した。この時、ＳｉＨ4／Ｈ2（１０％）ガス流量が０．２５ｓｃｃｍ、Ｈ2ガス流量が４０ｓｃｃｍ，ＢＦ3／Ｈ2（１％）ガス流量が２．０ｓｃｃｍ、堆積室内圧力が２．０Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を４０Ｗに設定し、ＲＦ電極にＲＦ電力を印加し、グロー放電を生起させ、シャッターを開け、膜厚５ｎｍのｐ３層を形成したところでシャッタ−を閉じ、グロー放電を止めた。堆積室内ヘのＳｉＨ4／Ｈ2（１０％）ガス、ＢＦ3／Ｈ2（１％）ガスの導入を止め、５分間堆積室内へＨ2ガスを流し続けた後、Ｈ2の導入も止め、堆積室内及びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１４０】
以上でａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅトリプルセルの内のボトム層の形成を終えた。
【０１４１】
次に、ボトム層上にａ−Ｓｉからなるｎ２層、ａ−ＳｉＧｅからなるｉ２層、μｃ−Ｓｉからなるｐ２層（以上ミドル層）の形成を行った。
【０１４２】
ａ−Ｓｉからなるｎ２層を形成するには、Ｈ2ガスを堆積室２０１内に導入し、流量が５０ｓｃｃｍになるようにマスフローコントローラーで調整し、堆積室内の圧力が１．３Ｔｏｒｒになるように調整した。基板温度が２２０℃になるようにヒーターを設定し、基板温度が安定したところでＳｉ2Ｈ6ガス、ＰＨ3／Ｈ2（２％）ガスを堆積室２０１内に導入した。この時、Ｓｉ2Ｈ6ガス流量が１．０ｓｃｃｍ、Ｈ2ガス流量が５０ｓｃｃｍ、ＰＨ3／Ｈ2（２％）ガス流量が２．５ｓｃｃｍ、堆積室内圧力が１．０Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を２．０Ｗに設定し、ＲＦ電極にＲＦ電力を印加し、グロー放電を生起させ、シャッターを開け、膜厚１０ｎｍのｎ２層を形成したところでシャッターを閉じ、グロー放電を止めた。堆積室内へのＳｉ2Ｈ6ガス、ＰＨ3／Ｈ2（２％）ガスの導入を止め、５分間堆積室内へＨ2ガスを流し続けた後、Ｈ2の導入も止め、堆積室内及びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１４３】
ａ−ＳｉＧｅからなるｉ２層はＭＷＰＣＶＤ法によって形成した。まず、Ｈ2ガスを堆積室２０１内に３００ｓｃｃｍ導入し、圧力が７．０ｍＴｏｒｒ、基板温度が４００℃になるようにした。基板温度が安定したところでＳｉＨ4ガス、ＧｅＨ4ガスを導入しＳｉＨ4ガス流量が４０ｓｃｃｍ、ＧｅＨ４ガス流量が４０ｓｃｃｍ、Ｈ2ガス流量が３００ｓｃｃｍ、堆積室２０１内の圧力が７．０ｍＴｏｒｒとなるように調整した。次に、ＲＦ電源の電力を９００Ｗに設定し、ＲＦ電極に印加した。その後、ＭＷ電源の電力を４００Ｗに設定し、誘電体窓を通して堆積室内にＭＷ電力を導入し、グロー放電を生起させ、シャッターを開け、ｎ２層上に膜厚７５ｎｍのｉ２層を形成したところでシャッターを閉じ、グロー放電を止めた。堆積室内へのＳｉＨ4ガス、ＧｅＨ4ガスの導入を止め、５分間堆積室内へＨ2ガスを流し続けた後、Ｈ2の導入も止め、堆積室内及びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１４４】
μｃ−Ｓｉからなるｐ２層を形成するには、Ｈ2ガスを堆積室２０１内に４０ｓｃｃｍ導入し、堆積室内の圧力が２．０Ｔｏｒｒになるように調整した。基板温度が２５０℃になるようにヒーターを設定し、基板温度が安定したところでＳｉＨ4／Ｈ2（１０％）ガス、ＢＦ3／Ｈ2（１％）ガスを堆積室２０１内に導入した。この時、ＳｉＨ4／Ｈ2（１０％）ガス流量が０．２５ｓｃｃｍ、Ｈ2ガス流量が４０ｓｃｃｍ、ＢＦ3／Ｈ2（１％）ガス流量が２．０ｓｃｃｍ、堆積室内圧力が２．０Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を４０Ｗに設定し、ＲＦ電極にＲＦ電力を印加し、グロー放電を生起させ、シャッターを開け、膜厚５ｎｍのｐ２層を形成したところでシャッターを閉じ、グロー放電を止めた。堆積室内へのＳｉＨ4／Ｈ2（１０％）ガス、ＢＦ3／Ｈ2（１％）ガスの導入を止め、５分間堆積室内へＨ2ガスを流し続けた後、Ｈ2の導入も止め、堆積室内及びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１４５】
以上でａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅトリプルセルの内のミドル層の形成を終えた。
【０１４６】
次に、ａ−Ｓｉからなるｎ１層、ａ−Ｓｉからなるｉ１層、μｃ−Ｓｉからなるｐ１層（以上トップ層）の形成を行った。
【０１４７】
ａ−Ｓｉからなるｎ１層を形成するには、Ｈ2ガスを堆積室２０１内に導入し、流量が５０ｓｃｃｍになるようにマスフローコントローラーで調整し、堆積室内の圧力が１．３Ｔｏｒｒになるように調整した。基板温度が２２０℃になるようにヒーターを設定し、基板温度が安定したところでＳｉ2Ｈ6ガス、ＰＨ3／Ｈ2（２％）ガスを堆積室２０１内に導入した。この時、Ｓｉ2Ｈ6ガス流量が１．０ｓｃｃｍ、Ｈ2ガス流量が５０ｓｃｃｍ，ＰＨ3／Ｈ2（２％）ガス流量が２．５ｓｃｃｍ、堆積室内圧力が１．０Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を２．０Ｗに設定し、ＲＦ電極にＲＦ電力を印加し、グロー放電を生起させ、シャッターを開け、膜厚１０ｎｍのｎ１層を形成したところでシャッターを閉じ、グロー放電を止めた。堆積室内へのＳｉ2Ｈ6ガス、ＰＨ3／Ｈ2（２％）ガスの導入を止め、５分間堆積室内へＨ2ガスを流し続けた後、Ｈ2の導入も止め、堆積室内及びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１４８】
ａ−Ｓｉからなるｉ１層を形成するには、Ｈ2ガスを堆積室２０１内に導入し、流量が１００ｓｃｃｍになるようにマスフローコントローラーで調整し、堆積室内の圧力が０．５Ｔｏｒｒになるように調整した。基板温度が２５０℃になるようにヒーターを設定し、基板温度が安定したところでＳｉ2Ｈ6ガスを堆積室内に導入した。この時、Ｓｉ2Ｈ6ガス流量が４．０ｓｃｃｍ、Ｈ2ガス流量が１００ｓｃｃｍ、堆積室内圧力が０．５Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を３．０Ｗに設定し、ＲＦ電極にＲＦ電力を印加してグロー放電を生起させ、シャッターを開けて膜厚８５ｎｍのｉ１層を形成したところでシャッターを閉じグロー放電を止めた。堆積室内へのＳｉ2Ｈ6ガスの導入を止め、５分間堆積室内へＨ2ガスを流し続けた後、Ｈ2の導入も止め、堆積室内及びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１４９】
μｃ−Ｓｉからなるｐ１層を形成するには、Ｈ2ガスを堆積室２０１内に４０ｓｃｃｍ導入し、堆積室内の圧力が２．０Ｔｏｒｒになるように調整した。基板温度が２５０℃になるようにヒーターを設定し、基板温度が安定したところでＳｉＨ4／Ｈ2（１０％）、ＢＦ3／Ｈ2（１％）ガスを堆積室内に導入した。この時、ＳｉＨ4／Ｈ2（１０％）ガス流量が０．２５ｓｃｃｍ、Ｈ2ガス流量が４０ｓｃｃｍ、ＢＦ3／Ｈ2（１％）ガス流量が２．０ｓｃｃｍ、堆積室内圧力が２．０Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を４０Ｗに設定し、ＲＦ電極にＲＦ電力を印加し、グロー放電を生起させ、シャッターを開け、膜厚４ｎｍのｐ１層を形成したところでシャッターを閉じ、グロー放電を止めた。堆積室内へのＳｉＨ4／Ｈ2（１０％）ガス、ＢＦ3／Ｈ2（１％）ガスの導入を止め、５分間堆積室内へＨ2ガスを流し続けた後、Ｈ2の導入も止め、堆積室内及びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１５０】
以上でａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅトリプルセルの内のトップ層の形成を終え、リークバルブを開けて、堆積室をリークし、トリプル型太陽電池を取り出した。
【０１５１】
次に、ｐ１層上に、透明電極として、膜厚７０ｎｍのＩＴＯを抵抗加熱真空蒸着法で真空蒸着した。
【０１５２】
次に、透明電極上に櫛型の穴が開いたマスクを乗せ、Ｃｒ（２０ｎｍ）／Ａｇ（８００ｎｍ）／Ｃｒ（２０ｎｍ）からなる櫛型の集電電極をエレクトロンビーム真空蒸着法で真空蒸着した。
【０１５３】
以上で太陽電池の作製を終えた。この太陽電池を（ＳＣ実１）と呼ぶことにし、ボトム層、ミドル層、トップ層の形成条件を表１に示す。
【０１５４】
なお、太陽電池（ＳＣ実１）におけるｉ層のゲルマニウム組成は、ボトム層で０．６０、ミドル層で０．５０であった。また、ｉ層のバンドギャップは、ボトム層で１．３５ｅＶ、ミドル層で１．４０ｅＶ、トップ層で１．７５ｅＶであった。
【０１５５】
【表１】
0003659511.tif 000002
【０１５６】
（比較例１）
ａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅトリプル型太陽電池のボトム層、ミドル層、トップ層のｉ層の膜厚を１８０ｎｍ、１４０ｎｍ、１００ｎｍとし、さらにボトム層、ミドル層のｉ層のゲルマニウム組成を０．３０とした以外は実施例１と同条件で従来型の太陽電池（ＳＣ比１）を作製した。
【０１５７】
図１の構成をしたトリプル型太陽電池のｉ層膜厚と光による加速劣化後の光電変換効率（ηｓ）の関係を調べた。
【０１５８】
予め初期光電変換効率を測定しておいた太陽電池を光による加速劣化装置に設置し、ＡＭ１．５スペクトル、照射光強度５０ＳＵＮ（５Ｗ／ｃｍ2）、基板表面温度１１０℃という劣化条件で太陽電池表面に光を照射した。光を照射し始めてから５００００秒経過したところで、この加速劣化装置から太陽電池を取り出した。次に、取り出した太陽電池を光電変換効率を測定する装置に設置し、ＡＭ１．５スペクトル、照射光強度１ＳＵＮ（１００ｍＷ／ｃｍ2）、基板表面温度２５℃の測定条件で光電変換効率を測定した。
【０１５９】
上記のような光による加速劣化と、加速劣化後の光電変換効率の測定という評価を太陽電池（ＳＣ実１）と太陽電池（ＳＣ比１）に対して行った。測定の結果、（ＳＣ実１）の加速劣化後の光電変換効率（ηｓ）は（ＳＣ比１）のそれよりも１．２３倍優れていることが分った。
【０１６０】
（実施例２）
ボトム層のｉ層（ｉ３層）を図３のようなグレーデッドバンドギャップ構造とした図１の構成をしたトリプル型太陽電池を作製し、実施例１と同様な評価を行った。
【０１６１】
ボトム層のｉ層のバンド構造が図３のようなバンドプロファイルになるようにＳｉＨ4流量、ＧｅＨ4流量を制御した以外は実施例１と同様なトリプル型太陽電池（ＳＣ実２）を作製し、実施例１と同様な評価を行ったところ、（ＳＣ実２）の光による加速劣化後の光電変換効率（ηｓ）は比較例１の従来型のトリプル型太陽電池（ＳＣ比１）のそれよりも１．２７倍優れていることが分った。
【０１６２】
（実施例３）
ｎ３層とｉ３層の間、ｉ３層とｐ３層の間、ｎ２層とｉ２層の間、ｉ２層とｐ２層の間にそれぞれＲＦＰＣＶＤ法で形成されａ−Ｓｉからなるバッファ層を積層する以外は実施例２と同様なトリプル型太陽電池（ＳＣ実３）を作製した。実施例１と同様な評価を行ったところ（ＳＣ実３）の光による加速劣化後の光電変換効率（ηｓ）は比較例１の従来型のトリプル型太陽電池（ＳＣ比１）のそれよりも１．３２倍優れていることが分った。
【０１６３】
（実施例４）
ｉ３層のバンド構造が図３のようなバンドプロファイルになるようにＳｉＨ4流量、ＧｅＨ4流量を制御し、さらにミドル層のｉ型層のゲルマニウム組成を０．６０とした以外は実施例３と同様なトリプル型太陽電池（ＳＣ実４）を作製した。実施例１と同様な評価を行ったところ（ＳＣ実４）の光による加速劣化後の光電変換効率（ηｓ）は比較例１の従来型のトリプル型太陽電池（ＳＣ比１）のそれよりも１．３５倍優れていることが分った。
【０１６４】
（実施例５）
ボトム層、ミドル層、トップ層のｉ層の膜厚を７５ｎｍ、７０ｎｍ、８５ｎｍとした以外は実施例４と同様なトリプル型太陽電池（ＳＣ実５）を作製した。実施例１と同様な評価を行ったところ（ＳＣ実５）の光による加速劣化後の光電変換効率（ηｓ）は実施例１の従来型のトリプル型太陽電池（ＳＣ比１）のそれよりも１．３７倍優れていることが分った。
【０１６５】
（実施例６）
ミドル層のｉ層のバンド構造が図３のようなバンドプロファイルになるようにＳｉＨ4流量、ＧｅＨ4流量を制御した以外は実施例３と同様なトリプル型太陽電池（ＳＣ実６）を作製し、実施例１と同様な評価を行ったところ、（ＳＣ実６）の光による加速劣化後の光電変換効率（ηｓ）は実施例１の従来型のトリプル型太陽電池（ＳＣ比１）のそれよりも１．４０倍優れていることが分った。
【０１６６】
（実施例７）
図４に示すロール・ツー・ロール方式を用いた製造装置を使用して、図１のトリプル型太陽電池を作製した。基板は長さ３００ｍ、幅３０ｃｍ、厚さ０．１ｍｍの両面を鏡面研磨した帯状ステンレスシートを用いた。ロール・ツー・ロール方式を用いたスパッタリング装置でこのステンレス基板表面上に基板温度３５０℃で層厚０．３μｍのＡｇからなる反射層を連続形成し、さらに基板温度３５０℃で層厚２．０μｍのＺｎＯからなる透明導電層を連続形成した。基板表面はテクスチャー化していることが分かった。基板表面の凹凸は、Ｒｍａｘで５００ｎｍであった。
【０１６７】
図４はロール・ツー・ロール方式を用いた半導体層の連続形成装置の概略図である。この装置は基板送り出し室４０１と、複数の堆積室４０２〜４１４と、基板巻き取り室４１５を順次配置し、それらの間を分離通路４１６で接続しており、帯状の基板４１７がこれらの中を通って、基板送り出し室から基板巻き取り室に絶え間なく移動することができ、かつ基板の移動と同時に各堆積室でそれぞれの半導体層を同時に形成することができる。
【０１６８】
４５０は堆積室を上から見た図で、それぞれの堆積室には原料ガスの入口４１９と原料ガスの排気口４２０があり、ＲＦ電極４２１、あるいはマイクロ波導入部４２２が必要に応じて取り付けられ、さらに基板を加熱するハロゲンランプヒーター４１８が内部に設置されている。また原料ガスの入口には不図示の原料ガス供給装置が接続されており、それぞれの原料ガスの排気口には油拡散ポンプ、メカニカルブースターポンプなどの真空排気ポンプが接続されている。それぞれのＲＦ電極にはＲＦ電源（不図示）が接続され、マイクロ波導入部にはマイクロ波（ＭＷ）電源が接続されている。堆積室に接続された分離通路には掃気ガスを流入させる入口４２４がある。基板送り出し室には送り出しロール４２５と基板に適度の張力を与えるためのガイドロール４２６があり、基板巻き取り室には巻き取りロール４２７とガイドロール４２８がある。
【０１６９】
まず、前記の反射層と透明導電層を形成した基板を送り出しロールに巻き付け、基板送り出し室にセットし、各堆積室内を通過させた後に基板の瑞を基板巻き取りロールに巻き付ける。装置全体を不図示の真空排気ポンプで真空排気し、各堆積室のランプヒーターを点灯させ、各堆積室内の基板温度が所定の温度になるように設定する。装置全体の圧力が１ｍＴｏｒｒ以下になったら各掃気ガスの入り口からＨ2ガスを流入させ、基板を図の矢印の方向に移動させながら、巻き取りロールで巻き取っていく。実施例１と同様にして各堆積室に各半導体層を形成するための原料ガスを流入させる。この際、各堆積室に流入させる原料ガスが他の堆積室に拡散しないように各分離通路に流入させるＨ2ガスの流量、各堆積室の圧力を調整する。
【０１７０】
次に、各堆積室にＲＦ電力、ＭＷ電力を導入してグロー放電を生起し、それぞれの半導体層を形成していく。
【０１７１】
基板上に堆積室４０２ではＲＦプラズマＣＶＤ法でｎ３層（ａ−Ｓｉ：Ｈ）を形成し、さらに堆積室４０３ではＲＦプラズマＣＶＤ法でｂ３１バッファ層（ａ−Ｓｉ：Ｈ）を、堆積室４０４ではＭＷプラズマＣＶＤ法でｉ３層（ａ−ＳｉＧｅ：Ｈ）を、堆積室４０５ではＲＦプラズマＣＶＤ法でｂ３２バッファ層（ａ−Ｓｉ：Ｈ）を、堆積室４０６ではＲＦプラズマＣＶＤ法でｐ３層（μｃ−Ｓｉ：Ｈ）を、堆積室４０７ではＲＦプラズマＣＶＤ法でｎ２層（ａ−Ｓｉ：Ｈ）を、堆積室４０８ではＲＦプラズマＣＶＤ法でｂ２１バッファ層（ａ−Ｓｉ：Ｈ）を、堆積室４０９ではＭＷプラズマＣＶＤ法でｉ２層（ａ−ＳｉＧｅ：Ｈ）を、堆積室４１０ではＲＦプラズマＣＶＤ法でｂ２２バッファ層（ａ−Ｓｉ：Ｈ）を、堆積室４１１ではＲＦプラズマＣＶＤ法でｐ２層（μｃ−Ｓｉ：Ｈ）を、堆積室４１２ではＲＦプラズマＣＶＤ法でｎ１層（μｃ−Ｓｉ：Ｈ）を、堆積室４１３ではＲＦプラズマＣＶＤ法でｉ３層（ａ−Ｓｉ：Ｈ）を、堆積室４１４ではＲＦプラズマＣＶＤ法でｐ１層（μｃ−Ｓｉ：Ｈ）を順次形成した。
【０１７２】
ｉ３層を形成する堆積室、ｉ２層を形成する堆積室の原料ガス入口４２９は複数に分かれており、それぞれの入口からＳｉＨ4ガス、ＧｅＨ4ガス、Ｈ2ガスを流入させ、ｉ３層、ｉ２層のＧｅ組成が層厚方向に均一になり、バンドギャップが層厚方向に均一になるようにした。基板の搬送が終わったところでＭＷ電源、ＲＦ電源を切り、グロー放電を消滅させ、原料ガス、掃気ガスの流入を止めた。基板温度が室温まで下がったところで装置全体をリークし、巻き取られた基板を取り出した。詳細な作製条件は表２にまとめた。
【０１７３】
次にロール・ツー・ロール方式を用いたスパッタリング装置でｐ１層上に１７０℃で層厚７０ｎｍのＩＴＯからなる透明電極を連続形成した。
【０１７４】
次に、この基板の一部を５０ｍｍ×５０ｍｍの大きさに切断し、スクリーン印刷法で層厚５μｍ、線幅０．５ｍｍの銀ペーストを印刷し、集電電極を形成した。
【０１７５】
次に、定格電圧２５Ｖ、定格出力５０Ｗとなるように太陽電池同志の直列化、並列化を行った。
【０１７６】
次に、鋼材からなるバッキングプレート上に、ＥＶＡ（エチレンビニルアセテート）シート、ナイロンシート、ＥＶＡシート、クレーンガラス（ガラス繊維の不織布）、直列化・並列化を行った太陽電池、クレーンガラス、ＥＶＡシート、クレーンガラス、ＥＶＡシート、クレーンガラス、ＥＴＦＥ（エチレンテトラフロロエチレン）シートを乗せ、真空ラミネート（１５０℃、４０分）した。
【０１７７】
以上で、ロール・ツー・ロール方式を用いたトリプル型太陽電池モジュール（ＭＪ実７）の作製を終えた。
【０１７８】
【表２】
0003659511.tif 000003
【０１７９】
（比較例７）
上記のロール・ツー・ロール方式の製造装置を用いて、ｉ１層、ｉ２層、ｉ３層の膜厚をそれぞれ、１００ｎｍ、１３０ｎｍ、１９０ｎｍとした従来のトリプル型太陽電池を作製した。膜厚を変える以外は実施例７と同様にしてトリプル型太陽電池（ＭＪ比７）を作製し、実験例１と同様な評価を行ったところ、実施例７の太陽電池モジュール（ＭＪ実７）の光による加速劣化後の光電変換効率（ηｓ）は比較例７の太陽電池モジュール（ＭＪ比７）のそれの１．２１倍であることが分かった。
【０１８０】
（実施例８）
実施例７において複数に分割された原料ガス入口４２９からＳｉＨ4ガス、ＧｅＨ4ガス、Ｈ2ガスを流入させ、ｉ３層、ｉ２層を形成する際、ＧｅＨ4ガスの流量を４３０のように調整し，ａ−ＳｉＧｅ：Ｈが図３のバンドギャップとなるようにする以外は実施例７と同様にして図１のトリプル型太陽電池モジュールを作製した。実験例１と同様な評価を行ったところ、光による加速劣化後の光電変換効率（ηｓ）は比較例７の太陽電池モジュール（ＭＪ比７）のそれの１．２３倍であることが分かった。
【０１８１】
（実施例９）
実施例７において堆積室４０５、堆積室４１０の一部にＨ2ガスのみのプラズマを生起させる部分を設け、ｂ３２及びｂ２２層に水素プラズマ処理を施す以外は実施例７と同様にして図１のトリプル型太陽電池モジュール（ＭＪ実９）を作製した。実験例１と同様な評価を行ったところ、光による加速劣化後の光電変換効率（ηｓ）は比較例７の太陽電池モジュール（ＭＪ比７）のそれの１．２５倍であることが分かった。
【０１８２】
（実施例１０）
実施例７において堆積室４０４、堆積室４０９に流入させるＳｉＨ4ガスの流量、ＧｅＨ4ガスの流量を４／５にし、ＭＷ電力を４／５にする以外は実施例７と同様にして図１のトリプル型太陽電池モジュール（ＭＪ実１０）を作製した。実験例１と同様な評価を行ったところ、光による加速劣化後の光電変換効率（ηｓ）は比較例７の太陽電池モジュール（ＭＪ比７）のそれの１．２２倍であることが分かった。
【０１８３】
（実施例１１）
実施例７において堆積室４０４、堆積室４０９に流入させるＳｉＨ4ガスの流量を４／５にし、ＧｅＨ4ガスの流量を６／５にする以外は実施例７と同様にして図１のトリプル型太陽電池モジュール（ＭＪ実１１）を作製した。実験例１と同様な評価を行ったところ、光による加速劣化後の光電変換効率（ηｓ）は比較例７の太陽電池モジュール（ＭＪ比７）のそれの１．２６倍であることが分かった。
【０１８４】
（実施例１２）
実施例７において堆積室４０５内の基板温度を３５０℃、堆積室４１０内の基板温度を３３０℃にする以外は実施例７と同様にして図１のトリプル型太陽電池モジュール（ＭＪ実１２）を作製した。実験例１と同様な評価を行ったところ、光による加速劣化後の光電変換効率（ηｓ）は比較例７の太陽電池モジュール（ＭＪ比７）のそれの１．３１倍であることが分かった。
【０１８５】
（実施例１３）
実施例７においてｂ３２層、ｂ２２層形成時に新たにＣＨ4ガスを１５ｓｃｃｍ、堆積室に流入させて形成したａ−ＳｉＣ：Ｈのバッファー層を用いたトリプル型太陽電池モジュール（ＭＪ実１３）を作製した。実験例１と同様な評価を行ったところ、光による加速劣化後の光電変換効率（ηｓ）は比較例７の太陽電池モジュール（ＭＪ比７）のそれの１．２９倍であることが分かった。
【０１８６】
（実施例１４）
実施例７において堆積室４０６、４１１、４１４に新たにマイクロ波導入部を設置し、ｐ１層、ｐ２層、ｐ３層形成時に新たにＣＨ4ガスを１０ｓｃｃｍ、各堆積室に流入させＭＷＰＣＶＤ法で形成した微結晶ＳｉＣ：Ｈのｐ層を用いたトリプル型太陽電池モジュール（ＭＪ実１４）を作製した。実験例１と同様な評価を行ったところ、光による加速劣化後の光電変換効率（ηｓ）は比較例７の太陽電池モジュール（ＭＪ比７）のそれの１．３２倍であることが分かった。
【０１８７】
【発明の効果】
請求項１、２の発明により、即ち前記第二および第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの膜厚を、従来好適と考えられてきた膜厚を外れて薄くすることによって、光照射によるｉ層中での局在準位の増加を抑制することができ、スタック型の光起電力素子の中でもさらに光劣化を抑制することができる。
【０１８８】
請求項３、４の発明により、即ち前記第ニおよび第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムのゲルマニウム組成を増大させることによって、非晶質シリコンゲルマニウムの膜厚を上述の如く薄くした場合においても、第一、第二及び第三のｐｉｎ接合で発生する電流のマッチングをとることができ、光劣化を抑制しながらなおかつ高い光電変換効率を維持することができる。
【０１８９】
請求項５〜７の発明によれば、非晶質シリコンゲルマニウム中のゲルマニウムの含有量を増大させた場合においても、光起電力素子の開放電圧（Ｖoc）と曲線因子（ＦＦ）を特に向上させることができ、光劣化を抑制しながらなおかつさらに高い変換効率を維持することができる。
【０１９０】
以上の構成の本発明のスタック型光起電力素子によって、前記第二、第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの光劣化が抑制され、高い光電変換効率を維持しながら、光劣化を低下させ、光劣化後の変換効率を向上させることができる。それによって、実用に適した低いコストでありながら、信頼性が高くかつ光電変換効率の高い光起電力素子を提供することができる。
【０１９１】
また、本発明の光起電力素子の他の効果として、前記第二および第三のｐｉｎ接合のｉ層である非晶質シリコンゲルマニウムの膜厚を、従来好適と考えられてきた膜厚を外れて薄くすることによって、シリコンより少ない資源であるゲルマニウムの使用量を削減することができる。また、製造工程における使用エネルギーも削減することができる。さらに、光起電力素子全体の膜厚が薄くなることによって、積層した薄膜にかかる応力が減少し、基板を曲げたり反らせたりしたときの耐久力が増大し、堆積膜の基板からの膜はがれの問題を減少させることができる。それによって、製造行程の歩留まりが向上し、光起電力素子の利用形態の柔軟性が向上する。
【図面の簡単な説明】
【図１】  本発明の光起電力素子の一例を模式的に示す断面図である。
【図２】半導体層形成装置の一例を示す概念図である。
【図３】ｉ層のバンドギャップの膜厚方向の変化の好適な例を示すグラフである。
【図４】光起電力素子の連続形成装置の一例を示す概念図である。
【図５】光起電力素子の集電電極形成パターンの一例を示した概念図である。
【図６】コンスタントフォトカレントメソッドによる測定例を示すグラフである。
【符号の説明】
１０１、２０４、４１７  基板、
１０２  下部電極、
１０３  ｎ３層（ｐ３層）、
１０４  ｉ３層、
１０５  ｐ３層（ｎ３層）、
１０６  ｎ２層（ｐ２層）、
１０７  ｉ２層、
１０８  ｐ２層（ｎ２層）、
１０９  ｎ１層（ｐ１層）、
１１０  ｉ１層、
１１１  ｐ１層（ｎ１層）、
１１２  透明電極、
１１３  集電電極、
１１４  ボトム、
１１５  ミドル、
１１６  トップ、
２００  堆積装置、
２０１  堆積室、
２０２  真空計、
２０３  バイアス（ＲＦ）電源、
２０５  ヒーター、
２０６  導波管、
２０７  コンダクタンスバルブ、
２０８  バルブ、
２０９  基板ホルダー、
２１０  バイアス（ＲＦ）電極、
２１１  ガス導入管、
２１２  マイクロ波導入部、
２１３  誘電体窓、
２１５  シャッター、
２１９  マイクロ波電源、
２２０  排気口、
４０１  基板送り出し室、
４０２〜４１４  堆積室、
４１５  基板巻き取り室、
４１６  分離通路、
４１８  ランプヒーター、
４１９  原料ガス入口、
４２０  排気口、
４２１  ＲＦ電極、
４２２  マイクロ波導入部、
４２４  掃気ガス入口、
４２５  送り出しロール、
４２６  ガイドロール、
４２７  巻き取りロール、
４２８  ガイドロール、
４２９  複数個のガス導入口、
４３０  ＧｅＨ４の流量、
４３１  ＲＦバイアス電極、
４５０  上から見た図、
５０１  光起電力素子の光入射面、
５０２  取り出し電極。
【図１】
0003659511.tif 000004
【図２】
0003659511.tif 000005
【図３】
0003659511.tif 000006
【図４】
0003659511.tif 000007
【図５】
0003659511.tif 000008
【図６】
0003659511.tif 000009