(57)【特許請求の範囲】
【請求項１】
固有の局アドレス値が割り当てられている局装置相互を、通信路を介して接続してなるサイクリック自動通信による複数局メモリデータ共有システムであって、
前記各局装置は、
他局に対して自局に割り当てられている局アドレス値と自局のデータとを付加したパケットを送信する送信ステートマシーンと、
他局から送信された当該他局に割り当てられている局アドレス値と当該他局のデータとが付加されたパケットを受信する受信ステートマシーンと、
前記パケットに付加される前記データが前記局アドレス値に対応する領域に格納されるメモリと、
前記メモリに対して局装置本体外部のコンピューター装置からアクセス可能とするマイクロプロセッサ・インターフェースと、
前記コンピューター装置から前記マイクロプロセッサ・インターフェースを介して任意に前記メモリへのリードライトが行えるように、前記コンピューター装置と前記受信ステートマシーンと前記送信ステートマシーンとからの前記メモリのアクセスが競合しないように調停する調停回路と、
自局から前記通信路へのパケットを送信する時刻を計時するものであって各局装置に割り当てられている固有の時刻を計時するための巡回型の内部時計と、
前記受信ステートマシーンによって生成された受信完了信号に基づいて、前記内部時計が示す時刻と実際に他局から送信されたパケットに付加されている局アドレスで示される時刻にパケットの所要時間を加算した時刻とのずれ量に基づいて、当該内部時計の時刻を校正する許容時刻誤差判定手段とを備えることを特徴とするサイクリック自動通信による複数局メモリデータ共有システム。
【請求項２】
上記送信ステートマシーン並びに上記受信ステートマシーンで扱うパケット内データ長が固定で、局装置に局アドレス占有幅の設定を有し、自局アドレスの時刻から占有幅で設定された回数を連続して送信することにより、複数局分のメモリアドレス幅を１つの局装置で占有できるようにしたことを特徴とする請求項１に記載のサイクリック自動通信による複数局メモリデータ共有システム。
【請求項３】
上記送信ステートマシーン並びに上記受信ステートマシーンで扱うパケット内データ長が可変で且つパケット内にデータ長の情報も付加されるように構成され、局装置に局アドレス占有幅の設定を有し、自局アドレスの時刻から占有幅で設定されたデータ長のパケットを送信することで、複数局分のメモリアドレス幅を１つの局装置で占有できるようにしたことを特徴とする請求項１に記載のサイクリック自動通信による複数局メモリデータ共有システム。
【請求項４】
通信のハンドシェイク状態を管理する管理レジスタを備え、且つ上記送信ステートマシン並びに上記受信ステートマシーンで扱うパケット内に他局からの受信完了情報が付加されるように構成すると共に、該受信完了情報に基づく１サイクル毎のハンドシェイク状態又は通信回線状態を上記管理レジスタで管理可能となるようにしたことを特徴とする請求項１、２又は３に記載のサイクリック自動通信による複数局メモリデータ共有システム。
【請求項５】
上記局装置が上記マイクロプロセッサ・インターフェースを保有せず、メモリに見立てたＩＯポートを保有し、上記受信ステートマシーンで受信したパケット内データをＩＯポートに出力する構成と、ＩＯポートから取込んだデータを上記送信ステートマシーンで送信するパケット内データに埋め込む構成との、両方あるいは片方を上記局装置に装備したことを特徴とする請求項１、２、３又は４に記載のサイクリック自動通信による複数局メモリデータ共有システム。
【請求項６】
上記局装置はＩＣチップで形成したことを特徴とする請求項１、２、３、４又は５に記載のサイクリック自動通信による複数局メモリデータ共有システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御対象要素毎にマイクロプロセッサを個別に搭載した機能部分（以下「局」という）が複数存在し、各局が相互にデータを享受しつつ有機的且つ総合的に構成された制御システムにおいて、各制御対象要素である局に有するマイクロプロセッサ間のデータの伝送を担う部分をマイクロプロセッサを使用しないステートマシーン（順序論理回路）により、メモリにサイクリックにデータ享受を自動的に行う仮想データ共有の「サイクリック自動通信による複数局メモリデータ共有システム」に関する。尚、仮想データ共有とは、従来の分散化されたマイクロプロセッサ間の通信における「プログラムされたプロトコルによる通信」に相対する新しい概念であり、「各制御対象要素となる局に個別に実在しているメモリのデータを、全ての局に対して同一にする事で、あたかも１つの共有メモリが存在するかのごとく、メモリの読み書き行為だけで、データを享受する通信システム」を構築する事を意味する。
【０００２】
【従来の技術】
従来技術における、プラント制御やトラックターミナルの物流仕分けシステム等の大型制御システムでは、比較的近距離な範囲を１つのマイクロプロセッサによる管轄制御を一単位とした局を多数個設ける。そして、この多数の局のそれぞれをデータ通信用回線で接続し、各局が相互にデータを享受しつつ有機的且つ総合的に動作の連携を行わせる構成で１つのシステムを成立させる、所謂、分散処理手法が採用されている。
【０００３】
又、ロボットや工作機械等の機能要素毎に繊細な動作を要求されるコンピューター制御装置においては、制御対象要素毎にマイクロプロセッサを個別に搭載した機能部分となる局を配置し、各局が相互にデータを享受しつつ有機的且つ総合的に動作の連携を行わせる構成にして１つのシステムを成立させる、所謂、分散処理手法が採用されている。
【０００４】
上記分散処理手法による各局間のデータ送受信によるデータ享受方法は、一般にデータ通信であり、局の制御を司るマイクロプロセッサに、「データ通信処理」も行えるようにプログラミングしたものが一般的な手法である。
【０００５】
ここで、各局が任意且つ無秩序にデータ通信を行ってしまうと、通信回線上でパケット同士の衝突や混合が生じ、「通信データの化け」、「通信途絶」、「システム動作の許容を超えるデータ転送時間の消費」等が発生することとなり、その結果、総合的なシステムの要求仕様を満たせなくなる。従って、安定したデータの送受信が行えるための「プロトコルの管理運用を伴う通信処理」が行えるようにプログラミングする事が必須要件として要求される。各局は、プログラムによる「プロトコルの管理運用を伴う通信処理」を行い通信の秩序を保ちつつ、尚且つ本来の局の使命として与えられた制御動作を行わなければならないのである。
【０００６】
又、制御が本質的な使命である各局にとって、「プロトコルの管理運用を伴う通信処理」は、時として「通信処理による負担」が増大し、本質的な使命である制御にも悪影響を及ぼしかねない場合が生じたり、或いはその能力の許容範囲内で、システムの全体性能が抑圧される場合もある。これらから、多数の局をデータ通信で接続し、各局が相互にデータを享受しつつ有機的且つ総合的に動作の連携を行わせる構成の「分散処理システムの構築」には、多大な労力と高度な技術力が必要とされている。
【０００７】
【発明が解決しようとする課題】
しかしながら、各局が本来の使命である制御にのみ専念できる本質的な分散処理システムを構築する必要に迫られた時、上記した従来の方法では、欠点を解決しえない問題点を有する。図１６に、分散処理システムを意図した人型歩行ロボットの制御を例として、従来技術の解決しえない欠点を説明する。
【０００８】
Ａは足首の関節、Ｂは膝の関節、Ｃは足の付け根、Ｄは腕の付け根、Ｅは肘の関節、Ｆは手首の関節、Ｇは歩行時の重心移動を前後左右に行うバランスウエイトの移動であり、この各部位はそれぞれ分散処理システムの局として、モーター駆動、軸座標管理、重力検出の制御処理を行うマイクロプロセッサが搭載されている。
この人型ロボットの歩行動作の一部のプロセスは、（１）右Ａの関節を水平に保ちつつ、（２）右Ｂの膝を徐々に屈曲させながら、（３）右Ｃの足の付け根から右足全体を持ち上げる。右足を上げる事で重心が前方へ移動する事から、（４）右Ｄの腕の付け根が右腕を後方に徐々に持ちあげつつ、（５）右Ｅの肘も屈曲させる。（６）左Ｄの腕の付け根が左腕を前方に徐々に持ちあげつつ、（７）左Ｅの肘も屈曲させる。この時Ｇのバランスウエイトは、（８）ロボットが倒れないように重心の移動を行う。
【０００９】
これら個々の制御局は、特定の局から随時な詳細動作司令を受けて受動的に動作するものではなく、個々の分散された動作機能の制御目的を、自ら能動的に他状態の情報収集をし、自らを最適な状態に保ちつつ目的達成を図る、本質的な分散処理思想に基づいて動作するものとする。
【００１０】
各部位の制御を司るマイクロプロセッサに、「プロトコルの管理運用を伴う通信処理」も行えるようにプログラムした、従来の一般的方法での各局間データ享受の方法は次のようになる。１３個所の制御要素となる各局は、図１７のトポロジーで１本の通信回線にて通信によるデータ享受を行う。存在する全ての局が、１つの通信回線に任意且つ無秩序にデータ通信を行ってしまうと、通信回線上でパケット同士の衝突や混合が生じ、自局の制御状態データを送信した局は、全ての他局にその状態データを認識してもらえたかも判明しない状況になる。勿論他局からの状態データも取得しえない。よって図１８のごとく新たな１４番目の通信管理専用局Ｈを増設する。図１９のタイムテーブルに示すごとく各局は、Ｈ局からの指示によりＨ局に対して自局の制御状態データを送信する。Ｈ局は全ての局からの制御状態データが揃った時点で、各局に個別に配信し、正しく受け取られたかを配信の都度、了解を受ける。
【００１１】
図１９のタイムテーブルに、状態データが３２ビットで表現されるアスキー文字表現８バイトの数値であって、９６００ＢＰＳ汎用調歩同期通信を使用し、一般的なプロトコル処理を用いて、通信によるデータ享受を運用した場合の通信手順と必要時間を示す。この場合、Ｈ局が全ての局のデータを収集し、全ての局に配信が終わる、１回のデータ享受に必要な時間は、通信回線をパケットが通過している時間だけを見ても約１．８秒、各マイクロプロセッサ内部でのプロトコル処理速度も加味すると、１回のデータ享受に必要な時間は早くとも２秒程度となる。この手法では、人型ロボットは到底スムーズな歩行は期待できず、転倒してしまうであろう。この方式によるシステム構築は、通信線が最小である点に優れている。しかし、解決しえない欠点として、データ享受に時間がかかり過ぎる点と、各局は「プロトコルの管理運用を伴う通信処理」も行わなければならない点が顕著である。
【００１２】
次に、図２０の専用通信回線敷設のトポロジーでシステムを構成した場合、データ享受のタイムテーブルは図２１となり、１回の全てのデータ享受が完了する必要時間が短縮できる点で優れている。前記同様のデータ量とパケット形態を実例として算出した場合、１回のデータ享受に必要な時間は、通信回線をパケットが通過している時間で約０．１５秒、１秒間に６回強の制御動作を実行できるので、人型ロボットは転倒を免れるであろう。しかしながら１秒間に６回程度の制御の動作では、人型ロボットにスムーズな歩行を期待する事は未だ出来ない。
この場合の解決しえない欠点として、（１）制御要素局が制御の実際と「プロトコルの管理運用を伴う通信処理」をプログラムによって平行して行うため、データ享受の時間短縮に限界があり必要充分な速度まで高速化できない点、（２）Ｈ局に、専用通信回線の本数に対する累乗的な通信管理・処理能力が求められ、Ｈ局から放射状に接続する専用回線の上限数が少量ですぐに処理能力限界に達する点、（３）物理的な通信ケーブルの敷設量が増加する点がある。本システム例によらず、制御要素局がさらに多数のシステムになると、上記した（２）及び（３）の欠点要素から、そのシステムの実現性は低下する。
【００１３】
又、同一出願人は、特許第１８９７２８０号「自動通信機能付メモリシステム」において、各局の負担となる「プロトコルの管理運用を伴う通信処理」を廃絶し、自局のメモリへのデータの読み書きアクセスだけで、データ享受先局との間を、あたかもデュアルポートＲＡＭで接続された共有メモリが存在するが如く、「仮想データ共有」により、局間でのデータ享受が行えるシステムを開示している。又、特許第１８９７２８０号「自動通信機能付メモリシステム」では、プログラムによる通信管理も廃絶しているため、通信回線上の転送レートを、通信媒体の能力限界まで、例えば通信ケーブルが許容する転送レート上限まで、高速にすることができることを開示している。
【００１４】
この方法によるところの人型ロボットは、図２２の全て１対１接続のトポロジーで通信線が接続される。この方法では、次の点で優れたシステム構成を可能にする。（１）各制御要素局はプログラムによる「プロトコルの管理運用を伴う通信処理」から解放されるため本来の使命となる制御そのものに専念でき、本質的な分散処理システムが構築可能となる。（２）前出例の通信管理局Ｈを増設する必要もない。（３）データ享受の速度が格段に改善される。この方法によるところの人型ロボットはスムーズな歩行も実現できるであろう。
【００１５】
しかしながら、上述の特許第１８９７２８０号「自動通信機能付メモリシステム」は、デュアルポートＲＡＭと等価な仮想メモリ共有を実現するものであり、データ享受可能な対象は１対１の接続に限られる。このことから、図２２のトポロジーでも示される通り、通信ケーブルの敷設本数が局数に対し累乗的に増大する点が解決しえない欠点となる。人型ロボットのシステム例によらず、制御要素局がさらに多数のシステムになると、通信ケーブルの敷設量が累乗的に増大する点において、そのシステムの実現性がより低下することになる。
【００１６】
同一出願人はまた、特許第２９９４５８９号「サイクリック自動通信による電子配線システム」において、図２３の「見かけ上の分散処理システムを構築する中央一括制御」に示す構成で、制御対象局にマイクロプロセッサを搭載しない物理的に分散された局が、あたかも分散処理されているかの如く中央のマイクロプロセッサに接続される「仮想データ共有」を実現するメモリを介して、一括制御を可能とする１局対Ｎ局のデータ享受方式によるシステムを開示している。
【００１７】
この特許第２９９４５８９号「サイクリック自動通信による電子配線システム」では、「サイクリック自動通信」の概念をもって、マイクロプロセッサを搭載していない多数の端末局が存在する通信システムであっても、中央のマイクロプロセッサの「プログラムによるプロトコルの管理運用を伴う通信処理」を廃絶した上で、図２３に示す共通な１つの通信路の敷設で、通信の秩序を保ち運用できることを開示している。
【００１８】
この方法による所の「見かけ上の分散処理システムを構築する中央一括制御」は、通信ケーブルの増大も伴わずシステム構築を容易にし且つ経済性にも優れている。しかしながら、人型ロボットの例に代表されるが如く、制御要素局自体が個別のマイクロプロセッサを持って能動的に他制御要素の状態を全て聴取するといった、本質的分散処理の欲求を満たすものではなく、本質的分散処理の構築手段としては不適合である。
【００１９】
最近における産業社会全体として、システム全体を単位とした高速且つ繊細な動作を行えるコンピューター制御システムの必要性の要求が急速に増加する傾向にあり、人型ロボットの例に代表される様な本質的な分散処理システムにおいて、１つの共通した通信路の敷設のみで実現でき、しかも開発、制作、保守が簡易で経済的であり、且つ運用上の確実性、信頼性、高速性が高い、データ共有方法が求められている。
【００２０】
従って本発明は、上記従来の問題点及び要望に監み、特許第１８９７２８０号及び特許第２９９４５８９号の発明の延長としてなされたものであって、複数の局から構成される制御システムの各局間のデータ享受を、自由で簡易、確実かつ高速に行うサイクリック自動通信により、複数局メモリ共有を１つの共通な通信路によって行える事を目的とした、「サイクリック自動通信による複数局メモリデータ共有システム」を簡易に構築するための、部品素子又は新機能デバイスに課題を有する。
【００２１】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る「サイクリック自動通信による複数局メモリデータ共有システム」は、次に示す構成にしたことである。
【００２２】
（１）データの送受信をプログラムによる通信制御に基づかないで回路の駆動で制御する送信ステートマシーン及び受信ステートマシーンと、マイクロプロセッサ・インターフェースと、該マイクロプロセッサ・インターフェースからのリードライトおよび上記送信ステートマシーン並びに上記受信ステートマシーンにより享受されるデータのリードライトの調停機能を備えたメモリと、通信秩序を保持する内部時計と、局アドレス設定を備えた局装置が共通な通信路を介して複数接続された装置とからなり、上記送信ステートマシーンは、自局アドレスに応じた上記内部時計の時刻に、自局アドレスと該自局アドレスに応じた領域のメモリデータを共通な通信路に送信するように構成され、上記受信ステートマシーンは、他局からの送信データを受信した際に、送信元局アドレスに応じた自局のメモリ領域に受信データを格納し、自局の内部時計を、送信所要時間を考慮した時刻に校正させるように構成され、全局が同一な内部時計の進行が行えるように機能し、サイクリックな自動通信が秩序を保ちつつ巡回することで、全局のメモリ内データが同一となり、それぞれの局装置と装置内のメモリデータをリードライトするマイクロプロセッサが、共通な通信路を隔てた遠隔に存在していても、あたかも１つのメモリを共有しているが如くデータを相互に享受できるようにしたことを特徴とするサイクリック自動通信による複数局メモリデータ共有システム。
（２）上記送信ステートマシーン並びに上記受信ステートマシーンで扱うパケット内データ長が固定で、局装置に局アドレス占有幅の設定を有し、自局アドレスの時刻から占有幅で設定された回数を連続して送信することにより、複数局分のメモリアドレス幅を１つの局装置で占有できるようにしたことを特徴とする（１）に記載のサイクリック自動通信による複数局メモリデータ共有システム。
（３）上記送信ステートマシーン並びに上記受信ステートマシーンで扱うパケット内データ長が可変で且つパケット内にデータ長の情報も付加されるように構成され、局装置に局アドレス占有幅の設定を有し、自局アドレスの時刻から占有幅で設定されたデータ長のパケットを送信することで、複数局分のメモリアドレス幅を１つの局装置で占有できるようにしたことを特徴とする（１）に記載のサイクリック自動通信による複数局メモリデータ共有システム。
（４）通信のハンドシェイク状態を管理する管理レジスタを備え、且つ上記送信ステートマシン並びに上記受信ステートマシーンで扱うパケット内に他局からの受信完了情報が付加されるように構成すると共に、該受信完了情報に基づく１サイクル毎のハンドシェイク状態又は通信回線状態を上記管理レジスタで管理可能となるようにしたことを特徴とする（１）、（２）又は（３）に記載のサイクリック自動通信による複数局メモリデータ共有システム。
（５）上記局装置が上記マイクロプロセッサ・インターフェースを保有せず、メモリに見立てたＩＯポートを保有し、上記受信ステートマシーンで受信したパケット内データをＩＯポートに出力する構成と、ＩＯポートから取込んだデータを上記送信ステートマシーンで送信するパケット内データに埋め込む構成との、両方あるいは片方を上記局装置に装備したことを特徴とする（１）、（２）、（３）又は（４）に記載のサイクリック自動通信による複数局メモリデータ共有システム。
（６）上記局装置はＩＣチップで形成したことを特徴とする（１）、（２）、（３）、（４）又は（５）に記載のサイクリック自動通信による複数局メモリデータ共有システム。
【００２３】
（作用）
このような構成からなる複数局メモリデータ共有システムについて、基本動作概念を図２４〜図２７に示す局装置が４つ存在する場合の例で説明する。各局装置には局アドレス０から３がそれぞれ付与されており、本例では局装置内メモリ４バイトを単位とするメモリアドレスと局アドレスが一意的に対応付けされている。局装置内の内部時計は０時刻から３時刻までを巡回する。初期の状態では、各局の内部時計はそれぞれ異なった時刻を示していて、メモリ内部のデータもそれぞれ異なっている（図２４）。
【００２４】
局アドレス０の局装置は、内部時計が０時刻になった時、メモリ・アドレス０から３番地のデータを１つのパケットとして共通な通信路に対して送信する（図２５）。
【００２５】
局アドレス０の装置から送信されたパケットを受信した局アドレス１から３の３つの局装置は、内部メモリのアドレス０から３番地に受信したデータを格納する。各局の内部時計は、内部時計が示す時刻に対して、受信した局の通信パケット所要時間を加味した時刻とが、許容される誤差内に入っていない時に、自動的に自局内の内部時計を校正する。これにより、初期０局からの送信パケットを受信し終えた時には、全ての局の時計は許容誤差時間内で一致する（図２６）。
【００２６】
内部時計が１時刻になった時、局アドレス１の局装置からメモリ・アドレス４から７番地のデータが１つのパケットとして共通な通信路に対して送信され、内部時計が２時刻になった時、局アドレス２の局装置からメモリ・アドレス８からＢ番地のデータが１つのパケットとして送信され、内部時計が３時刻になった時、局アドレス３の局装置からメモリ・アドレスＣからＦ番地のデータが１つのパケットとして送信される。
【００２７】
それぞれの局装置から送信されたデータは、それを受信した局のメモリに格納され、内部時計が一巡した段階では、全ての局装置内部のメモリのデータは、一致する事になる（図２７）。
【００２８】
内部時計は常に巡回するため、また内部時計の校正がパケット受信によって行われる事によって、本例の４つの局装置の内部時計は、常に同一な時刻を指し示せる作用を生む。これにより、共通な通信路上のパケット送信の秩序が保たれ、パケット同士の衝突や混合と言った通信障害の原因を一掃できる。
【００２９】
局アドレス０の局装置に接続されたマイクロプロセッサが、メモリアドレス０から３番地に任意に書き込んだデータは、内部時計が”０”を指し示した時に起こる局アドレス０装置からの送信によって、局アドレス１から３の局装置の内部のメモリアドレス０から３番地に到達し格納される。同様に、局アドレス１の局装置に接続されたマイクロプロセッサが、メモリアドレス４から７番地に任意に書き込んだデータは、内部時計が”１”を指し示した時に起こる局アドレス１装置からの送信によって、局アドレス０及び２と３の局装置の内部のメモリアドレス４から７番地に到達し格納される。局アドレス２の局装置に接続されたマイクロプロセッサが任意に書き込んだメモリアドレス８からＢ番地のデータ、局アドレス３の局装置に接続されたマイクロプロセッサが任意に書き込んだメモリアドレスＣからＦ番地のデータも、前記同様、他局装置内のメモリに到着し格納される。
【００３０】
局アドレス０の局装置に接続されたマイクロプロセッサが、メモリアドレス４から７番地のデータを読み取る事により、局アドレス１に接続されたマイクロプロセッサが任意に書き込んだデータを認識することができる。同様に、メモリアドレス８からＢ番地のデータを読み取る事により局アドレス２に接続されたマイクロプロセッサが任意に書き込んだデータを、メモリアドレスＣからＦ番地のデータを読み取る事により局アドレス３に接続されたマイクロプロセッサが任意に書き込んだデータを、それぞれ認識する事ができる。
【００３１】
局アドレス０の局装置に接続されたマイクロプロセッサが、局アドレス１から３に接続されたマイクロプロセッサで任意に書き込んだデータを全てメモリの読出し行為で認識できると同様に、局アドレス１の局装置に接続されたマイクロプロセッサも、局アドレス２の局装置に接続されたマイクロプロセッサも、局アドレス３の局装置に接続されたマイクロプロセッサも、他の局装置に接続されたマイクロプロセッサが任意に書き込んだデータを、全てメモリの読出し行為で認識できる。又、これら各局装置に接続されたマイクロプロセッサが読み取りで認識しうるデータは、全ての局で同一のデータである。
【００３２】
局装置に接続されたマイクロプロセッサが、「プロトコルの管理運用を伴う通信処理」を担わずに、且つ、局装置内の送受信動作は回路の駆動で制御されるステートマシーンで構成されている所以から、共通な通信路の媒体能力の上限最大まで、通信速度を高速にする事が出来る。
【００３３】
本例にあげた４つの局装置におけるデータの共有は、０時刻から３時刻を刻む内部時計が一周回することにより実現される。更にこの作用効果はサイクリックに自動的に継続され、その時間的速度つまりはデータの共有応答速度は、パケットを構成するデータ量と通信路媒体の転送能力限界から算出される理論的上限値まで高速にしうる。図２４〜図２７の構成で実用的数値の適用として１０ＭＢＰＳを例とした時、１パケットは７バイト（8ビット×７＝５６ビット）なので、４つのパケット巡回所要時間は、０．１μ秒×５６ビット×４パケット＝２２．４μ秒となり、通信路の伝送遅延時間マージンを加味しても、時計の一周回時間は２５μ秒程度でシステムを実現できる。
【００３４】
通信路媒体の転送能力限界まで高めたデータの共用応答速度が、本来のシステム仕様が必要とするデータ享受の速度よりも充分に高速である場合、例えば図２４〜図２７の構成例での２５μ秒は、一般的制御では充分に高速である事から、全局で共有されるデータの応答速度を見かけ上のゼロタイムとして扱える。
【００３５】
上記例により説明する所の、個々の局あるいは全ての局の局装置内メモリを介して読み書きされるメモリデータは、全ての局が周期的且つ自動的に結合され、且つ、そのデータ応答速度も見かけ上のゼロタイムが実現できる事から、あたかも空間的距離を超越して存在する１つのメモリを、全局が共有する見掛け上の作用効果を生む。これ即ち「サイクリック自動通信による複数局メモリデータ共有システム」と呼称する所以である（図２８）。
【００３６】
本例にあげた４つの局装置、あるいは本例に依らない多数の局装置数が存在するシステムであっても、いずれも共通な通信路によって接続されるものであり、通信ケーブル敷設量の余分な増大も伴わない。上述した人型ロボットに適用した本発明では、図２９に示す理想的接続での人型ロボットの分散処理システムで、１０ＭＢＰＳの３２ビット状態データの共有で０．１μ秒×５６ビット×１３パケット＝７２．８μ秒となり、通信路の伝送遅延時間マージンを加味しても全データ共有時間は８０μ秒程度であって、１秒間１２５００回の制御を行える事から、本質的な分散処理制御が実現可能となる。よって本発明は、従来技術で解決しえなかった問題の全てを、一括して解決しえる。
【００３７】
【発明の実施の形態】
次に、本発明に係るサイクリック自動通信による複数局メモリデータ共有システムの種々の実施の形態について図面を参照して説明する。
【００３８】
［１］  第１の実施形態のサイクリック自動通信による複数局メモリデータ共有システム。
第１の実施形態のサイクリック自動通信による複数局メモリデータ共有システムは、図１に示すように、局装置１とマイクロプロセッサ・インターフェース２で接続されるマイクロプロセッサ或いはパソコン等のコンピューター装置ＰＣで構成される複数の分散処理要素局Ｑ１〜ＱＮと、これら複数の分散処理要素局Ｑ１〜ＱＮを１本の共通な通信路３で接続した構成のコンピューター制御システムに適用された、所謂、サイクリック自動通信による複数局メモリデータ共有システムである。
【００３９】
個々の分散処理要素局Ｑ１〜ＱＮは、図２に示すように、局装置１の通信路信号６をＲＳ−４８５規格等のマルチドロップ方式で接続する。マルチドロップ方式は、従来通信技法として周知の技術である。又、図示しないが、局装置１の通信路信号６を接続する共通な通信路３は、半二重通信可能な光ファイバー網や無線などのマルチドロップ概念での接続を可能とする伝送路媒体であっても良い。
【００４０】
局装置１は、図３に示すように、マイクロプロセッサ・インターフェース２、メモリ４、内部時計５、通信路信号６、調停回路１０、送信ステートマシーン１１、受信ステートマシーン１２、許容時刻誤差判定１３、局時刻一致判定１４、上限時刻一致判定１５、局アドレス入力１６を有し、動作上の定数として局アドレス値２１、時刻上限値２２、メモリ領域幅値２３を持つ。これら全ての回路は、クロック源からの回路駆動クロックで動作する論理回路により構成されている。
【００４１】
調停回路１０は、マイクロプロセッサ・インターフェース２を介した、マイクロプロセッサ或いはパソコン等のコンピューター装置ＰＣからのメモリ４のリードライトと、受信ステートマシーン１２からの受信データ格納のためのメモリ４へのライト、送信ステートマシーン１１からの送信パケット生成のためのメモリ４のリードが、競合しないように調停する機能を有する。これにより、マイクロプロセッサ或いはパソコン等のコンピューター装置ＰＣは、マイクロプロセッサ・インターフェース２を介して、任意にメモリ４へのリードライトが行える。
【００４２】
全ての分散処理要素局Ｑ１〜ＱＮの局装置１は、同一の構成を持つが、図１に示すように、それぞれに局アドレス入力１６に個別な局アドレスが付与されており、この局アドレスにより識別される。
【００４３】
メモリ４のメモリ領域は、予め固定されたメモリアドレス幅で示されるメモリ領域幅値２３で区切られる領域毎に、局アドレス値２１と一意的に関連付けされている。上述の作用の項目で記述した説明になぞった例では、メモリ領域幅値２３の数値は”４”で、メモリアドレス０〜３が局アドレス０の領域、メモリアドレス４〜７が局アドレス１の領域と言う具合に、関連定義されている。
【００４４】
内部時計５は、”０”から値の増加する加算カウンター回路で構成され、上限時刻一致判定１５で”０”の値に引き戻される０値から時刻上限値までを常に周回する時計で、許容時刻誤差判定１３からの時刻校正信号と校正時刻値によって、他局からのパケットを受信し終えた直後に、時刻の校正を行える機能を備えている。また、内部時計５の刻む１時刻は、メモリ領域幅値２３の値から想定されるパケット所要時間を包括できる時間幅である。
【００４５】
送信ステートマシーン１１は、局時刻一致判定１４からの送信開始信号をトリガーとして、自局の局アドレス値２１に対応したメモリ４の領域からデータを読み出し、送信パケットのデータに埋め込み、局アドレス値２１を送信元局アドレスとして送信パケットに埋め込み、スタートパターンと検定コードを生成して、１つのパケットとして、共通な通信路３に送信を行う。
【００４６】
送信ステートマシーン１１が生成するパケットは、図４に示すように、少なくともスタートパターン（コード）、送信元局アドレス（局番号）、データ、検定コード（ＢＣＣ）を備えたフォーマットを持つ。図４に示すデータ幅は、作用の項目で記述した説明或いは上述した図２５になぞって、メモリ領域幅値２３の値が４バイトである場合を示したものである。メモリ領域幅値２３の値は、図１で示される全ての局装置で統一に固定的に定めるので、図示しないがパケット内のデータバイト数もそれに準ずる。
【００４７】
受信ステートマシーン１２は、他局からのパケットを受信し、受信パケットの検定コード等から正当性の検定を行う。受信パケットが検定に合格した場合、受信ステートマシーン１２は、受信パケット中のデータを、自局のメモリ４の受信パケット中の送信元局アドレスで示される領域に書き込みを行い、同時に受信ステートマシーン１２は、許容時刻誤差判定１３に対して、送信元局アドレスと受信完了信号を伝える。
【００４８】
許容時刻誤差判定１３は、受信完了したパケット中の送信元局アドレスで示される時刻に、メモリ領域幅値２３の値から算出されるパケットの所要時間を加算した時刻と、内部時計５がその時に示している時刻を比較し、その差が許容を超えていた場合に、内部時計５に対して校正時刻値と時刻校正信号を与える。
【００４９】
局装置１の動作上必要となる定数の、局アドレス値２１、時刻上限値２２、メモリ領域幅値２３は、図示しないが、局装置１内部にレジスタを保有させ、マイクロプロセッサ・インターフェース２から値を設定させる構成であっても良い。この場合、局アドレス値２１のレジスタには分散処理要素局Ｑ１〜ＱＮでそれぞれ個別な値を、時刻上限値２２、メモリ領域幅値２３のレジスタには分散処理要素局Ｑ１〜ＱＮに統一した値をシステム運用の初期に設定させる。
【００５０】
以下、上述した作用の項目で記述した説明になぞって、局装置１の動作による本実施形態でのメモリ共有動作を解説する。
（１）各局の内部時計は当初、任意な時刻を指し、全ての局は同じ速さで、時刻の経過が進行する。（２）局アドレスと同一な時刻が到来した局は、局時刻一致判定１４からの送信開始信号によって、自局のアドレスと、局アドレスに対応したメモリ４のデータを、１つのパケットとして、共通な通信路３に送信する。（３）これを受信した各局の受信ステートマシーン１２は、受信したデータを送信元局アドレスに対応したメモリ４の領域に書き込み、同時に受信完了信号と送信元局アドレスを許容時刻誤差判定１３に渡す。（４）許容時刻誤差判定１３の判定結果により、内部時計５が校正される事で、分散処理要素局Ｑ１〜ＱＮの全ての局装置１の内部時計５は、同一な時刻に校正される。（５）以後（２）〜（４）の動作を繰り返しつつ、内部時計が１周回すると、全ての局のメモリデータは同一のデータが蓄積される。（６）内部時計５は常に周回するため、マイクロプロセッサあるいはパソコン等のコンピューター装置ＰＣが、マイクロプロセッサ・インターフェース２を介して自局の局アドレスに対応したメモリ領域にデータを書き込む事で、共通な通信路３に接続された全ての分散処理要素局Ｑ１〜ＱＮのメモリ４の同一領域に、同一データが自動的に配信される。又、他局において同様に書き込まれたデータも、全ての分散処理要素局Ｑ１〜ＱＮの局アドレスに対応した同一領域に同一データとして自動配信され、これらデータはどの局でも読み出す事ができる。
【００５１】
従って、個々の局あるいは全ての局のマイクロプロセッサ・インターフェース２を介して読み書きされるメモリは、全ての局が周期的且つ自動的に結合され、あたかも空間的距離を超越して存在する１つのメモリであるが如き、見掛け上の作用効果を生み、「サイクリック自動通信による複数局メモリデータ共有システム」を成し得る。
本実施形態で構成された分散処理要素局Ｑ１〜ＱＮからなるコンピューター制御システムは、「プロトコルの管理運用を伴う通信処理」を廃絶した上で、共通な通信路３を媒体として、各分散処理要素局が相互にデータを享受しつつ有機的且つ総合的に動作の連携を行わせる事が、経済的且つ簡易且つ高速に実現できうる。
【００５２】
［２］第２の実施形態のサイクリック自動通信による複数局メモリデータ共有システム。
第２の実施形態のサイクリック自動通信による複数局メモリデータ共有システムは、第１の実施形態で採用した図３の局装置１と比較することができる図５に示す様に、局アドレス占有幅入力３１と、占有幅値３２が増設された構成の局装置とから構成されており、図６に示すコンピューター制御システムに適用された「サイクリック自動通信による複数局メモリデータ共有システム」である。
【００５３】
局時刻一致判定１４は、局アドレス値の時刻到来時から、時刻が進む都度、占有幅値３２に設定された回数の送信開始信号と送信局アドレスを送信ステートマシーン１１にトリガーする。
【００５４】
送信ステートマシーン１１はパケット生成時に、メモリ４からのデータ読み出しと、パケットに埋め込む送信元局アドレスを、送信局アドレスの値に応じて行う。
【００５５】
図６では、分散処理要素局Ｑ２の局アドレス占有幅入力３１のみ、”２”の数値設定がなされていて、他局は”１”の数値設定となっている。又、局アドレス入力１６の値に”２”を持つ分散処理要素局は存在しない。このシステムでは、分散処理要素局Ｑ２が”１”と”２”の時刻に、連続して２回のパケット送信を行う。
【００５６】
これにより、上述した作用の項目で記述した説明になぞって、メモリ領域幅値２３の値が４バイトである場合、第１の実施形態の分散処理要素局が他の分散処理要素局に配信できるデータが４バイトに固定されていたものが、第２の実施形態では、分散処理要素局Ｑ２から他局に配信できるデータが８バイトに拡張できうる。
【００５７】
第２の実施形態によるところの局装置を持つシステムでは、上記説明に限らず個々の分散処理要素局が、局アドレス値と占有幅値の設定を、同一の時刻に重複するパケットの送信が起こらない値を選択する限り、任意に設定し、他局にデータ配信でき、メモリの領域の占有を広げることができる。又、図示しないが、占有幅値３２は、局装置１内部にレジスタを保有させ、マイクロプロセッサ・インターフェース２から値を設定させる構成であっても良い。
【００５８】
［３］第３の実施形態のサイクリック自動通信による複数局メモリデータ共有システム。
第３の実施形態のサイクリック自動通信による複数局メモリデータ共有システムは、第２の実施形態同様に個別の分散処理要素局が、局アドレス占有幅入力を持って他局に配信できるデータ領域の拡張占有を可能とする、もう一つの方法を適用した局装置から構成され、図６のコンピューター制御システムに適用された「サイクリック自動通信による複数局メモリデータ共有システム」である。
【００５９】
図７に示す構成の局装置１では、局時刻一致判定１４から送信開始信号を受けた送信ステートマシーン１１が、局アドレス値と占有幅値で算出される読み出し位置と量に応じて、メモリ４からのデータ読み出しを行った後、図８に示すパケット内に局アドレス値を送信局アドレスとして、また占有幅に応じた量のデータを埋め込み、さらに占有幅値も埋め込みパケットを送信する。
【００６０】
図８の占有幅情報を含みデータサイズが可変長となったパケットを受信した受信ステートマシーン１２は、受信パケット中のデータを、受信占有幅値に応じたサイズ分、自局のメモリ４の送信元局アドレスで示される領域を先頭位置とする位置に書き込みを行い、同時に許容時刻誤差判定１３に対して、送信元局アドレスと受信完了信号の他に、受信占有幅値も伝える。
【００６１】
許容時刻誤差判定１３は、受信完了したパケット中の送信元局アドレスで示される時刻に、受信占有幅値とメモリ領域幅値２３の値から算出されるパケットの所要時間を加算した時刻と、内部時計５がその時に示している時刻を比較し、その差が許容を超えていた場合に、内部時計５に対して校正時刻値と時刻校正信号を与える。
【００６２】
第３の実施形態では、共通な通信路３上を伝播するパケットが、固定長から可変長の異なるフォーマットとなった点を除くと、利用面での機能は第２の実施形態と同じである。
【００６３】
［４］第４の実施形態のサイクリック自動通信による複数局メモリデータ共有システム。
第４の実施形態のサイクリック自動通信による複数局メモリデータ共有システムは、局装置１内部に受信状態管理レジスタ４１を増設し、分散処理要素局Ｑ１〜ＱＮ同士のメモリ共有状態を把握できる機能を装備した図９の局装置１から構成され、図１のコンピューター制御システムに適用された「サイクリック自動通信による複数局メモリデータ共有システム」である。
【００６４】
受信状態管理レジスタ４１の動作説明を解り易くするため、作用の項目で記述した説明になぞって、データ４バイト、４つの分散処理要素局の例で説明する。受信状態管理レジスタ４１は時刻上限値２２の示す値のビット個数からなる２種のフラグレジスタで、この場合４ビットのフラグレジスタＡ種とＢ種の２つが存在する。
【００６５】
送信ステートマシーン１１は、受信状態管理レジスタ４１のＡ種のフラグ状態を送信アンサーコードとして受け取り、図１０の示すアンサーコード（ＡＣＫ）を含んだパケットに埋め込み送信する。図１０では１つのフラグに１バイトのコードを割り当てている。全ての分散処理要素局Ｑ１〜ＱＮも同じパケットのフォーマットで送信が行われる。
【００６６】
以下、説明を解り易くするため分散処理要素局Ｑ２にのみ着眼し説明を進める。図１１のａに示す通り、分散処理要素局Ｑ２がパケットを送信し終えると、送信ステートマシーン１１からの送信完了信号で、受信状態管理レジスタ４１のフラグを全てＯＦＦ（０）とする。
【００６７】
分散処理要素局Ｑ３がパケットを送信し終えた時、それを受信したＱ２の受信ステートマシーン１２から、受信状態管理レジスタ４１に対して、受信完了信号と送信元局アドレスおよび受信したパケット内のアンサーコードであった受信アンサーコードが引き渡される。
【００６８】
図１１のｂに示す通り、受信状態管理レジスタ４１は、Ａ種のフラグレジスタの送信元局アドレスで示されるビットをＯＮ（１）する。同時に受信状態管理レジスタ４１は、他局から届く他局の保有しているＡ種フラグ状態に基づいた受信アンサーコード中の自局の位置のコードを抽出し、それがＯＮであったならば、Ｂ種のフラグレジスタの送信元局アドレスで示されるビットをＯＮする。
【００６９】
図１１のｃに示す通り、分散処理要素局Ｑ４発行のパケットを受信し終えた時、分散処理要素局Ｑ２は受信ステートマシーン１２からの信号で上記同様に２種のフラグをセットする。
【００７０】
図１１のｄに示す通り、分散処理要素局Ｑ１発行のパケットを受信し終えた時、分散処理要素局Ｑ２は受信ステートマシーン１２からの信号で上記同様に２種のフラグをセットする。
【００７１】
受信状態管理レジスタ４１内のＡ種フラグレジスタは、受信できた相手のビットがＯＮとなる情報、Ｂ種フラグレジスタは、他局から届く他局の保有しているＡ種フラグ状態に基づいた「自局のデータが正しく相手に届いていたことを確認できて、しかも相手のデータも受けられた」情報を示している意味を持つことになる。図１１のｄでは、自局以外の局アドレス０・２・３の受信が出来ていて、そのどれともデータ享受が正常である事が把握できる。
【００７２】
図１２は、分散処理要素局Ｑ３が欠落している状態でのフラグの推移を示す。図１２のｄでは、自局以外の局アドレス０・３の受信とデータ享受が正常であり、局アドレス２とはデータ享受が出来ていないことが把握できる。
【００７３】
図１３は、分散処理要素局Ｑ２がパケット送信中に共通な通信路３に外来からのインパルスノイズ等による一瞬の突発的障害があって、他局にパケットが受信されなかった場合のフラグの推移を示したものである。図１３のｄでは、Ａ種レジスタは他局からの受信が正常に行えたことを示しているが、Ｂ種レジスタは他局へのデータ配信が出来なかったことを示している。又、一瞬の突発的障害に起因して異常であったため、図１３のｅでは正常に復帰している。
【００７４】
Ｂ種フラグの状態は「自局のデータが正しく相手に届いていたことを確認できて、しかも相手のデータも受けられた」と言う定義が成立している。これはまさしく通信技法でいうところの「ハンドシェィク確立状態の把握」に値する。
【００７５】
受信状態管理レジスタ４１内のＡ種、Ｂ種フラグレジスタは、時刻の周回に応じて常に更新されると共に、自局が送信完了した時にリセットされるので、図示はしないが、リセット直前の状態を一時的に保持させるラッチを受信状態管理レジスタ４１内に設ける等して、マイクロプロセッサ・インターフェース２から参照し易くする事もできる。
【００７６】
分散処理要素局Ｑ２に着眼し受信状態管理レジスタ４１の動作を説明したが、受信状態管理レジスタ４１の振る舞いは全ての分散処理要素局Ｑ１〜ＱＮで同様であるので、全ての分散処理要素局Ｑ１〜ＱＮで、全ての分散処理要素局Ｑ１〜ＱＮとのハンドシェィク確立状態の把握を行える。
【００７７】
通常、ハンドシェィク確立状態の把握や運用的管理は、分散処理要素局Ｑ１〜ＱＮ上のマイクロプロセッサ或いはパソコン等のコンピューター装置ＰＣが必要とするものであり、コンピュータ装置ＰＣは「プロトコルの管理運用を伴う通信処理」に類似する処理も廃絶して受信状態管理レジスタ４１を参照することのみで、それを成し得る。又、局装置内の受信状態管理レジスタによって状態を把握できる構成を持てることも、サイクリック自動通信による複数局のデータ共有手法の一環として実現されるものである。
【００７８】
［５］第５の実施形態のサイクリック自動通信による複数局メモリデータ共有システム。
第５の実施形態のサイクリック自動通信による複数局メモリデータ共有システムは、図１４に示すように、局装置１とマイクロプロセッサ・インターフェース２で接続されるマイクロプロセッサ或いはパソコン等のコンピューター装置ＰＣで構成され、複数の分散処理要素局Ｑ１〜ＱＮと、マイクロプロセッサ・インターフェースを保有しないで代わりにＩＯポートとを備えた局装置５１で構成される複数のＩＯ端末局Ｔ１〜Ｔ２が、１本の共通な通信路３で接続される構成のコンピューター制御システムに適用された「サイクリック自動通信による複数局メモリデータ共有システム」である。
【００７９】
図１５に示す局装置５１は、第１の実施形態で採用した図３の局装置１と比較することができ、共有となるメモリ、マイクロプロセッサ・インターフェース及び調停回路を保有せず、共有となるメモリの代わりに出力アドレス設定５２、アドレス一致判定５３、出力ポートデータ保持５４、ＩＯ端子出力ポート５５、ＩＯ端子入力ポート５６を備えた構成からなる。
【００８０】
局装置５１の送信ステートマシーン１１は、パケット生成時にＩＯ端子入力ポート５６の状態をパケットのデータ部分に埋め込む。
【００８１】
局装置５１が他局からのパケットを受信完了した場合、本来メモリに書き込む想定のアドレスとデータが、それぞれアドレス一致判定５３と出力ポートデータ保持５４に渡される。この時、メモリに書き込む想定のアドレスがアドレス一致判定５３で、出力アドレス設定５２の値と一致判定されると、メモリに書き込む想定のデータを、出力ポートデータ保持５４に保持させる。出力ポートデータ保持５４の出力は、ＩＯ端子出力ポート５５に出力され、次のアドレスの一致する受信成立まで固定される。
【００８２】
上記説明の動作をするＩＯ端末局Ｔ１〜Ｔ２のＩＯ端子入力ポート５６の状態は、全ての分散処理要素局Ｑ１〜ＱＮで、局アドレス１のメモリ領域と局アドレス２のメモリ領域から読み出すことができる。
【００８３】
ＩＯ端末局Ｔ１〜Ｔ２の出力アドレス設定５２を局アドレス０のメモリ領域に設定すると、ＩＯ端子出力ポート５５には、分散処理要素局Ｑ１が配信しているデータを出力させることができる。又、ＩＯ端末局Ｔ２の出力アドレス設定５２を局アドレス（Ｎ−１）のメモリ領域に設定すると、ＩＯ端子出力ポート５５には、分散処理要素局ＱＮが配信しているデータを出力させる事ができる。
【００８４】
図１４に示す、分散処理要素局と局装置５１で構成されるＩＯ端末局を混在させて１本の共通な通信路３で接続させる構成のコンピューター制御システムでは、特にマイクロプロセッサを搭載させる必要に迫られない程度の部位となる遠隔位置のＩＯ制御も、共有メモリの扱いに準じてマイクロプロセッサを搭載した分散処理要素局内メモリへのデータのリードライトのみで「プロトコルの管理運用を伴う通信処理」を伴わずに簡易且つ高速に制御できうる。
【００８５】
【発明の効果】
本発明に係るサイクリック自動通信による複数局メモリデータ共有システムは、図２９のトポロジーに示すような１つの共通な通信路の敷設のみで、且つ通信管理の専用局を設ける必要もなく、且つ個別局が「プロトコルの管理運用を伴う通信処理」を搭載せずとも、全ての分散処理要素局でメモリデータ共有を高速に実現できる。
【００８６】
よって、従来技術では実用的に実現しえなかった、本質的且つ理想的な機能分割、分散処理のシステムを構築できる。これにより、個別の分散処理要素局あるいはシステム全体での開発、制作、保守が簡易で経済的であり、且つ運用上の確実性、信頼性、高速性の高い、良質且つ理想的なシステム構成をも創作しえるという効果がある。
【００８７】
これは最近における産業社会全体としての要求である、多数・複数のマイクロプロセッサを有機的且つ効率的に統合させる制御システム全体で高速且つ繊細な動作を行えるコンピューター制御システム構築の必要性の欲求を、実用的に満たすことができる、新規性に富んだ作用効果を提供する。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態のサイクリック自動通信による複数局メモリデータ共有システムの構成図である。
【図２】同個々の分散処理要素局の接続形態を示したものである。
【図３】同局装置の構成を示したブロック図である。
【図４】同送信ステートマシーンが生成するパケットの構成図である。
【図５】本発明に係る第２の実施形態の局装置の構成を示したブロック図である。
【図６】本発明に係る第２の実施形態のサイクリック自動通信による複数局メモリデータ共有システムの構成図である。
【図７】本発明に係る第３の実施形態の局装置の構成を示したブロック図である。
【図８】同パケットの構成を示したものである。
【図９】本発明に係る第４の実施形態の局装置の構成を示したブロック図である。
【図１０】同パケットの構成を示したものである。
【図１１】同分散処理要素局におけるレジスタ内フラグの推移を示した時系列表である。
【図１２】同分散処理要素局が欠落している状態でのレジスタ内フラグの推移を示した時系列表である。
【図１３】同他局にパケットが受信されなかった場合のレジスタ内フラグの推移を示した時系列表である。
【図１４】本発明に係る第５の実施形態のサイクリック自動通信による複数局メモリデータ共有システムの構成図である。
【図１５】同局装置の構成を示したブロック図である。
【図１６】  分散処理を意図した人型ロボットを示した説明図である。
【図１７】人型ロボットでの１本の通信ケーブル利用トポロジーを示した説明図である。
【図１８】人型ロボットでの新たな１４番目の通信管理専用局を増設した様子を示した説明図である。
【図１９】  人型ロボットでの通信手順タイムテーブルである。
【図２０】人型ロボットでの専用回線敷設のトポロジーを示した説明図である。
【図２１】人型ロボットでの通信手順タイムテーブルである。
【図２２】人型ロボットでの全て１対１接続のトポロジーを示した説明図である。
【図２３】人型ロボットでの見かけ上の分散システムを構築する中央一括制御の様子を示した説明図である。
【図２４】局装置間の基本動作概念図である。
【図２５】局装置間の基本動作概念図である。
【図２６】局装置間の基本動作概念図である。
【図２７】局装置間の基本動作概念図である。
【図２８】空間的距離を超越した共有メモリの概念図である。
【図２９】理想的接続での人型ロボットの分散処理システムを示した説明図である。
【符号の説明】
１：局装置、２；マイクロプロセッサ・インターフェース、３；共通な通信路、４；メモリ、５；内部時計、６；通信路信号、１０；調停回路、１１；送信ステートマシーン、１２；受信ステートマシーン、１３；許容時刻誤差判定、１４；局時刻一致判定、１５；上限時刻一致判定、１６；局アドレス入力、２１；局アドレス値、２２；時刻上限値、２３；メモリ領域幅値、３１；局アドレス占有幅入力、３２；占有幅値、４１；受信状態管理レジスタ、５１；局装置、５２；出力アドレス設定、５３；アドレス一致判定、５４；出力ポートデータ保持、５５；ＩＯ端子出力ポート、５６；ＩＯ端子入力ポート
【図１】
0003659484.tif 000002
【図２】
0003659484.tif 000003
【図３】
0003659484.tif 000004
【図４】
0003659484.tif 000005
【図５】
0003659484.tif 000006
【図６】
0003659484.tif 000007
【図７】
0003659484.tif 000008
【図８】
0003659484.tif 000009
【図９】
0003659484.tif 000010
【図１０】
0003659484.tif 000011
【図１１】
0003659484.tif 000012
【図１２】
0003659484.tif 000013
【図１３】
0003659484.tif 000014
【図１４】
0003659484.tif 000015
【図１５】
0003659484.tif 000016
【図１６】
0003659484.tif 000017
【図１７】
0003659484.tif 000018
【図１８】
0003659484.tif 000019
【図１９】
0003659484.tif 000020
【図２０】
0003659484.tif 000021
【図２１】
0003659484.tif 000022
【図２２】
0003659484.tif 000023
【図２３】
0003659484.tif 000024
【図２４】
0003659484.tif 000025
【図２５】
0003659484.tif 000026
【図２６】
0003659484.tif 000027
【図２７】
0003659484.tif 000028
【図２８】
0003659484.tif 000029
【図２９】
0003659484.tif 000030