(57)【特許請求の範囲】
【請求項１】
第１のクロック信号を発生する第１のクロック信号発生手段と、前記第１のクロック信号を計数する第１のクロック信号計数手段と、基準クロック信号に応答して前記第１のクロック信号計数手段の計数値を記憶する記憶手段とを有し、第１、第２の時刻に前記記憶手段に記憶した計数値の差分、前記第１のクロック信号の周波数及び前記基準クロック信号の周波数に基づいて、前記第１、第２の時刻間に受信する前記基準クロック信号数を算出する基準クロック信号数算出手段と、
前記算出した基準クロック信号数が発生する間に発生されるべき同期クロック信号数を算出する同期クロック信号数算出手段と、
第２のクロック信号を発生する第２のクロック信号発生手段と、
前記第２のクロック信号を分周して同期クロック信号を出力する可変分周手段と、
前記同期クロック信号を計数する第２のクロック信号計数手段と、
前記第１、第２の時刻に前記第２のクロック信号計数手段で計数した同期クロック信号数の差分を算出する同期クロック信号数差分算出手段と、
前記同期クロック信号数算出手段で算出した同期クロック信号数と、前記同期クロック信号数差分算出手段で算出した同期クロック信号数との差分が小さくなるように前記可変分周手段の分周比を制御する制御手段とを備えて成ることを特徴とする同期クロック信号発生装置。
【請求項２】
第１のクロック信号を発生する第１のクロック信号発生手段と、前記第１のクロック信号を計数する第１のクロック信号計数手段と、基準クロック信号に応答して前記第１のクロック信号計数手段の計数値を記憶する記憶手段と、第２のクロック信号を発生する第２のクロック信号発生手段と、前記第２のクロック信号を分周して同期クロック信号を出力する可変分周手段と、前記可変分周手段から出力される同期クロック信号を計数する第２のクロック信号計数手段と、前記可変分周手段の分周比を制御する制御手段とを備え、前記制御手段は、
第１の時刻ｔ1における前記記憶手段の計数値をＣt1、前記第１のクロック信号計数手段の計数値をＶt1、前記第２のクロック信号計数手段の計数値をＢt1、第２の時刻ｔ2における前記記憶手段の計数値をＣt2、前記第１のクロック信号計数手段の計数値をＶt２、前記第２のクロック信号計数手段の計数値をＢt2、
第１の時刻ｔ1〜第２の時刻ｔ2間に発生する基準クロック信号数をＮ、第１の時刻ｔ1〜第２の時刻ｔ2間に発生されるべき同期クロック信号数をＢ、
第１の時刻ｔ1直前の前記基準クロック信号入力時における前記第２のクロック信号計数手段の計数値をＢ0、第２の時刻ｔ2直前の前記基準クロック信号入力時における前記第２のクロック信号計数手段の計数値をＢ1として、
Ｂ＝（［同期クロック信号の周波数］／［基準クロック信号の周波数］）・Ｎ
Ｂ0＝Ｂt1−（Ｖt1−Ｃt1）・［同期クロック信号の周波数］／［第１のクロック信号の周波数］
Ｂ1＝Ｂt2−（Ｖt2−Ｃt2）・［同期クロック信号の周波数］／［第１のクロック信号の周波数］
ＢN＝Ｂ1−Ｂ0
なる関係式に基づいてＢNを得、（Ｂ−ＢN）の値が小さくなるように前記可変分周手段の分周比を制御することを特徴とする同期クロック信号発生装置。
【請求項３】
前記可変分周手段はボーレートジェネレータによって構成されて成ることを特徴とする請求項１又は２記載の同期クロック信号発生装置。
【請求項４】
前記基準クロック信号はＡＴＭ網から得られる信号であることを特徴とする請求項１乃至３のいずれか一に記載の同期クロック信号発生装置。
【請求項５】
請求項１乃至４のいずれか一に記載の同期クロック信号発生装置を備えて成ることを特徴とするＡＴＭ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基準クロック信号に同期するクロック信号を発生する同期クロック信号発生装置及びこれを使用したＡＴＭ（Asynchronous Transfer Mode）装置に関する。
【０００２】
【従来の技術】
従来から、ＡＴＭ網に接続するための機器であるルータ装置等のＡＴＭ装置をはじめとして、各種電子機器に、基準クロック信号に同期する同期クロック信号を発生する同期クロック信号発生装置が使用されている。
【０００３】
例えば、ＡＴＭ装置においては、ＡＴＭ網へのＡＴＭセル送出レートを決める際に同期クロック信号発生装置が使用されるが、同期クロック信号を発生させる方法として、ＡＴＭ装置内の自走クロック信号を用いる方法や、網クロック信号に同期させるためのハードウエアロジックを使用する方法がある。
【０００４】
また、その他の同期クロック信号発生装置として、基準クロック信号を分周回路で分周する方法がある。
【０００５】
【発明が解決しようとする課題】
前記ＡＴＭ装置内の自走クロック信号を用いる方法では、自走クロック信号の精度を如何にあげても網クロック信号との誤差が時間経過により蓄積され、スリップと呼ばれるデータのオーバランまたはアンダーランが発生してしまうという問題があった。
【０００６】
また、網クロック信号に同期させるためのハードウェアロジックを用いる方法では、送出レートの設定幅が固定されたり、高精度のＰＬＬ（Phase Locked Loop）回路や複雑なロジックが必要になり、コストアップの要因となっていた。
【０００７】
また、分周回路を用いた方法では、基準クロック信号の整数分の１などの特定周波数のクロック信号しか得られず又、基準クロック信号に抜けが発生すると、得られる同期クロック信号の周波数にずれが発生するという問題があった。
【０００８】
したがって、これらの同期クロック信号発生装置を用いたＡＴＭ装置では、動作が不安定となったり高価になるという問題があった。
【０００９】
本発明は、廉価で、高精度な同期クロック信号を発生させることが可能な同期クロック信号発生装置を提供することを課題としている。
【００１０】
また、本発明は、廉価で、安定した動作が可能なＡＴＭ装置を提供することを課題としている。
【００１１】
【課題を解決するための手段】
本発明によれば、第１のクロック信号を発生する第１のクロック信号発生手段と、前記第１のクロック信号を計数する第１のクロック信号計数手段と、基準クロック信号に応答して前記第１のクロック信号計数手段の計数値を記憶する記憶手段とを有し、第１、第２の時刻に前記記憶手段に記憶した計数値の差分、前記第１のクロック信号の周波数及び前記基準クロック信号の周波数に基づいて、前記第１、第２の時刻間に受信する前記基準クロック信号数を算出する基準クロック信号数算出手段と、
前記算出した基準クロック信号数が発生する間に発生されるべき同期クロック信号数を算出する同期クロック信号数算出手段と、
第２のクロック信号を発生する第２のクロック信号発生手段と、
前記第２のクロック信号を分周して同期クロック信号を出力する可変分周手段と、
前記同期クロック信号を計数する第２のクロック信号計数手段と、
前記第１、第２の時刻に前記第２のクロック信号計数手段で計数した同期クロック信号数の差分を算出する同期クロック信号数差分算出手段と、
前記同期クロック信号数算出手段で算出した同期クロック信号数と、前記同期クロック信号数差分算出手段で算出した同期クロック信号数との差分が小さくなるように前記可変分周手段の分周比を制御する制御手段とを備えて成ることを特徴とする同期クロック信号発生装置が提供される。
【００１２】
基準クロック信号数算出手段は、第１、第２の時刻に前記記憶手段に記憶した計数値の差分、前記第１のクロック信号の周波数及び前記基準クロック信号の周波数に基づいて、前記第１、第２の時刻間に受信する前記基準クロック信号数を算出する。同期クロック信号数算出手段は、前記算出した基準クロック信号数が発生する間に発生されるべき同期クロック信号数を算出する。同期クロック信号数差分算出手段は、前記第１、第２の時刻に前記第２のクロック信号計数手段で計数した同期クロック信号数を算出する。制御手段は、前記同期クロック信号数算出手段で算出した同期クロック信号数と、前記同期クロック信号数差分算出手段で算出した同期クロック信号数との差分が小さくなるように可変分周手段の分周比を制御する。
【００１３】
また、本発明によれば、第１のクロック信号を発生する第１のクロック信号発生手段と、前記第１のクロック信号を計数する第１のクロック信号計数手段と、基準クロック信号に応答して前記第１のクロック計数手段の計数値を記憶する記憶手段と、第２のクロック信号を発生する第２のクロック信号発生手段と、前記第２のクロック信号を分周して同期クロック信号を出力する可変分周手段と、前記可変分周手段から出力される同期クロック信号を計数する第２のクロック信号計数手段と、前記可変分周手段の分周比を制御する制御手段とを備え、前記制御手段は、
第１の時刻ｔ1における前記記憶手段の計数値をＣt1、前記第１のクロック信号計数手段の計数値をＶt1、前記第２のクロック信号計数手段の計数値をＢt1、第２の時刻ｔ2における前記記憶手段の計数値をＣt2、前記第１のクロック信号計数手段の計数値をＶt２、前記第２のクロック信号計数手段の計数値をＢt2、
第１の時刻ｔ1〜第２の時刻ｔ2間に発生する基準クロック信号数をＮ、第１の時刻ｔ1〜第２の時刻ｔ2間に発生されるべき同期クロック信号数をＢ、
第１の時刻ｔ1直前の前記基準クロック信号入力時における前記第２のクロック信号計数手段の計数値をＢ0、第２の時刻ｔ2直前の前記基準クロック信号入力時における前記第２のクロック信号計数手段の計数値をＢ1として、
Ｂ＝（［同期クロック信号の周波数］／［基準クロック信号の周波数］）・Ｎ
Ｂ0＝Ｂt1−（Ｖt1−Ｃt1）・［同期クロック信号の周波数］／［第１のクロック信号の周波数］
Ｂ1＝Ｂt2−（Ｖt2−Ｃt2）・［同期クロック信号の周波数］／［第１のクロック信号の周波数］
ＢN＝Ｂ1−Ｂ0
なる関係式に基づいてＢNを得、（Ｂ−ＢN）の値が小さくなるように前記可変分周手段の分周比を制御することを特徴とする同期クロック信号発生装置。
【００１４】
前記制御手段は、前記各式に基づいて、（Ｂ−ＢN）の値が小さくなるよう可変分周手段を制御する。
【００１５】
ここで、前記可変分周手段はボーレートジェネレータによって構成してもよい。
【００１６】
また、前記基準クロック信号はＡＴＭ網から得られる信号であってもよい。
【００１７】
また、本発明によれば、前記同期クロック信号発生装置を備えて成ることを特徴とするＡＴＭ装置が提供される。
【００１８】
【発明の実施の形態】
以下に添付図面を参照して、発明の実施の形態に係る同期クロック信号発生装置及びこれを用いたＡＴＭ装置について説明する。
【００１９】
図１は、本発明の実施の形態に係る同期クロック信号発生装置を使用したＡＴＭ装置の例を示している。
【００２０】
図１において、ルータ装置等のＡＴＭに使用する機器であるＡＴＭ装置１００は、同期クロック信号発生装置１０１、ＡＴＭセル送出スケジューラ１０７及びＡＴＭ用インターフェース（ＡＴＭ−ＰＨＹチップ）１０８を備えており、インターフェース１０８によって装置外部のＡＴＭ網１０９に接続されている。インタフェース１０８はＡＴＭ網１０９から供給される信号から、基準クロック信号としての網クロック信号（本実施の形態では周波数が８ｋＨｚ）Ｍを抽出する。
【００２１】
同期クロック信号発生装置１０１は、第１のクロック信号発生手段（図示せず）からの第１のクロック信号（本実施の形態では周波数が１ＭＨｚの内部クロック信号）Ｋを計数する第１のクロック信号計数手段としてのカウンタ１０２、基準クロック信号（本実施の形態ではＡＴＭ網１０９から得られる網クロック信号Ｍ）Ｍが入力される毎にカウンタ１０２の計数値を捕捉して記憶する記憶手段としてのキャプチャ回路１０３、中央処理装置（ＣＰＵ）１０４、第２のクロック信号発生手段（図示せず）からの第２のクロック信号（本実施の形態では周波数が周波数５０ＭＨｚの内部クロック信号）ＬをＣＰＵ１０４からの制御信号に応じた分周比で分周する可変分周手段としてのボーレートジェネレータ１０５、ボーレートジェネレータ１０５から出力される同期クロック信号Ｂを計数する第２のクロック信号計数手段としてのカウンタ１０６とを備えている。
【００２２】
カウンタ１０２は、内部クロック信号Ｋにより動作するタイマカウンタで、網クロック信号Ｍが入力されると、その時点のカウンタ１０２の計数値Ｖがキャプチャ回路１０３に記憶される。カウンタ１０２は、その後も計数動作を継続する。
【００２３】
ＣＰＵ１０４は、ＡＴＭセル送出レートから計算（後述する式（１）〜（５）に基づいて計算）した分周比をボーレートジェネレータ１０５に設定し、内部クロック信号Ｌを前記分周比で分周して同期クロック信号Ｂの出力を開始させる。
【００２４】
セル送出スケジューラ１０７は、同期クロック信号Ｂに従ったタイミングで、ＡＴＭセルの送出を行う。
【００２５】
ＣＰＵ１０４は所定の周期で、キャプチャ回路１０３に記憶された計数値と、カウンタ１０６の計数値とを読み出して、図示しない記憶手段に保存する。キャプチャ回路１０３に記憶した前回（第１の時刻）の計数値と現在（第２の時刻）の計数値から、この期間内に発生した網クロック信号数Ｎを計算する。網クロック信号がＮ個発生する間に発生すべき同期クロック信号数Ｂを計算する。カウンタ１０６の前回及び現在の計数値から、この期間内の同期クロック数ＢNを求める。次に、ＢNとＢの差分に基づいて、前記差分が小さくなるようにボーレートジェネレータ１０５の分周比を制御する。
【００２６】
ここで、ＣＰＵ１０４は、第１、第２の時刻にキャプチャ１０３に記憶した計数値の差分、内部クロック信号Ｋの周波数及び基準クロック信号Ｍの周波数に基づいて前記第１、第２の時刻間に受信する前記基準クロック信号数を算出する基準クロック信号数算出手段、前記算出した基準クロック信号数が発生する間に発生されるべき同期クロック信号数を算出する同期クロック信号数算出手段、前記第１、第２の時刻にカウンタ１０６で計数した同期クロック信号数の差分を算出する同期クロック信号数差分算出手段、前記同期クロック信号数算出手段で算出した同期クロック信号数と、前記同期クロック信号数差分算出手段で算出した同期クロック信号数との差分が小さくなるようにボーレートジェネレータ１０５の分周比を制御する制御手段を構成している。
【００２７】
尚、前記第１の内部クロック信号Ｋ及び第２の内部クロック信号Ｌは、共通のクロック信号発生源から得るようにしてもよい。例えば、前記第２の内部クロック信号を発生するクロック信号発生回路と、前記第２の内部クロック信号を分周回路で分周して前記第１の内部クロック信号を発生するように構成する等、種々の変更が可能である。この場合、前記クロック信号発生回路は第２のクロック信号発生手段を構成し、前記クロック信号発生回路及び分周回路は第１のクロック信号発生手段を構成する。
【００２８】
図２は、本実施の形態に係る同期クロック信号発生装置の動作を説明するためのタイミング図である。
【００２９】
以下、図１及び図２を用いて、本実施の形態の動作を詳細に説明する。尚、後述する式（１）〜（５）の演算処理及びこれに基づく制御信号の生成はＣＰＵ１０４によって行われる。
【００３０】
先ず、基準クロック信号Ｍの測定について説明すると、基準クロック信号Ｍ（８ｋＨｚ）を測定するために、第１の内部クロック信号Ｋ（１ＭＨｚ）が使用される。カウンタ１０２は内部クロック信号Ｋを計数しており、キャプチャ回路１０３は、基準クロック信号Ｍが入力される毎に、これに応答して、カウンタ１０２の計数値をキャプチャ値としてキャプチャ回路１０３に記憶する。
【００３１】
第１の時刻ｔ1及び第２の時刻ｔ2におけるキャプチャ回路１０３のキャプチャ値をＣt1及びＣt2とすると、時刻ｔ1〜ｔ2間に入力された基準クロック信号（網クロック信号）数Ｎ（正の整数）は下記式(1)で求められる。但し、Ｋは第１の内部クロック信号の周波数（１ＭＨｚ）、Ｍは基準クロック信号の周波数（８ｋＨｚ）である。
【００３２】
Ｎ≒（Ｃt1−Ｃt2）／（Ｋ／Ｍ）＝（Ｃt1−Ｃt2）／１２５  ・・・（１）
但し、式（１）の右辺において端数が生じる場合には最も近い整数をＮとする。これにより、基準クロック信号に抜けが発生した場合でも、適正なＮが得られ、同期クロック信号の周波数にずれが発生することを防止できる。
【００３３】
次に、同期クロック信号の生成及び基準クロック信号への同期動作について説明する。ある時刻ｔ1におけるキャプチャ回路１０３のキャプチャ値Ｃt1、カウンタ１０２の計数値Ｖt1及びカウンタ１０６の計数値Ｂt1を記憶手段（図示せず）に記憶しておく。次に、時刻ｔ2におけるキャプチャ回路１０３のキャプチャ値Ｃt2、カウンタ１０２の計数値Ｖt2及びカウンタ１０６の計数値Ｂt2を前記記憶手段に記憶する。
【００３４】
上記式（１）により、時刻ｔ1〜ｔ2間の基準クロック数Ｎをキャプチャ値Ｃt1、Ｃt2から求めることができる。図２の例では、Ｎ＝４である。
【００３５】
一方、基準クロック信号ＭがＮ個発生する間に発生されるべき同期クロック信号Ｂの数Ｂは下記式（２）で求めることができる。
【００３６】
Ｂ＝（［同期クロック信号Ｂの周波数］／［基準クロック信号Ｍの周波数］）・Ｎ  ・・・（２）
また、カウンタ１０６の計数値から、時刻ｔ1の直前の基準クロック信号入力時（図２では０の点）のカウンタ１０６の計数値Ｂ0は下記式（３）になる。同様に、時刻ｔ2の直前の基準クロック信号Ｍ入力時（図２では４の点）のカウンタ１０６の計数値Ｂ1は下記式（４）で得られる。
Ｂ0＝Ｂt1−（Ｖt1−Ｃt1）・［同期クロック信号Ｂの周波数］／［内部クロック信号Ｋの周波数］  ・・・（３）
Ｂ1＝Ｂt2−（Ｖt2−Ｃt2）・［同期クロック信号Ｂの周波数］／［内部クロック信号Ｋの周波数］  ・・・（４）
時刻ｔ1と時刻ｔ2間の同期クロック信号数ＢNは、下記式（５）で得られる。
【００３７】
ＢN＝Ｂ1−Ｂ0  ・・・（５）
上記式（５）で求めた同期クロック数ＢNと上記式（２）から得られた同期クロック数Ｂの差分から、同期クロック信号と基準クロック信号のずれが計算できる。ＣＰＵ１０４は、前記差分が小さくなるように分周比を制御するための制御信号を出力する。ボーレートジェネレータ１０５では、前記制御信号に応答して分周比が変化し、同期クロック信号Ｂを補正する。以上のようにして、ボーレートジェネレータ１０５で分周比Ｒをダイナミックに調整し、同期クロック信号Ｂを基準クロック信号Ｍに同期させる。
【００３８】
以上述べたように、本実施の形態に係る同期クロック信号発生装置によれば、同期クロック信号を得るためにＣＰＵ１０４を用いて、ボーレートジェネレータ１０５の分周比をソフトウェアにより制御している。即ち、ボーレートジェネレータ１０５を使用して発生させたクロック信号を、基準クロック信号（網クロック信号）と比較し前記クロック信号の誤差やゆれによって発生する差分を、ボーレートジェネレータ１０５の分周比を調整することによって基準クロック信号に追従する同期クロック信号を得ている。
【００３９】
したがって、基準クロック信号に同期したクロック信号を生成するためのコストが削減でき、高精度な同期クロック信号を発生させることが可能になる。また、スリップを発生させずに、送出レートを任意に設定することができ、廉価で、安定したＡＴＭ装置を提供することが可能になる。
【００４０】
【発明の効果】
以上説明したように、本発明の同期クロック信号発生装置によれば、廉価で、高精度な同期クロック信号を発生させることが可能になる。
【００４１】
また、本発明のＡＴＭ装置は、廉価で、安定した動作が可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る同期クロック信号発生装置を使用したＡＴＭ装置のブロック図である。
【図２】本発明の実施の形態に係る同期クロック信号発生装置の動作を説明するためのタイミング図である。
【符号の説明】
１００・・・ＡＴＭ装置
１０１・・・同期クロック信号発生装置
１０２・・・第１のクロック信号計数手段としてのカウンタ
１０３・・・記憶手段としてのキャプチャ回路
１０４・・・制御手段を構成するＣＰＵ
１０５・・・可変分周手段としてのボーレートジェネレータ
１０６・・・第２のクロック信号計数手段としてのカウンタ
１０７・・・セル送出スケジューラ
１０８・・・インターフェースとしてのＡＴＭ−ＰＨＹチップ
１０９・・・ＡＴＭ網
【図１】
0003685982.tif 000002
【図２】
0003685982.tif 000003