(57)【特許請求の範囲】
【請求項１】
第１の伝送装置と第２の伝送装置との間で、少なくとも第１の回線と第２の回線が並列的に接続され、
前記第１の伝送装置が、
第１の回線を終端する第１の回線終端回路と、第２の回線を終端する第２の回線終端回路と、第１の回線終端回路または第２の回線終端回路のいずれかを現用系とし、いずれかを予備系とする系切替え処理を実行する制御回路と、当該制御回路に接続され、前記系切替え処理の過程における第１の伝送装置と第２の伝送装置の間の通信または第１の伝送装置内の内部処理に応じて、逐次、時系列に発生する系切替え過程情報を記憶する主記憶手段とを備えた冗長伝送システムにおいて、
前記第１の回線終端回路および第２の回線終端回路は、
前記主記憶手段が記憶している系切替え過程情報が、前記制御回路に対するリセット処理によって失われることに備えるため、当該系切替え過程情報を、不揮発的に記憶するバックアップ記憶手段と、
当該バックアップ記憶手段が記憶している最新の系切替え過程情報の順番を指定する順番指定情報を格納する順番記憶手段とを備え、
前記リセット処理の直後に、第２の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報と第１の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報とが相違する場合、より遅い順番を指定する順番指定情報を格納している順番記憶手段と同じ回線終端回路内のバックアップ記憶手段の記憶内容が、より新しい系切替え過程情報であると判定し、新しい方の系切替え過程情報を、前記主記憶手段に読み込んで、リセット処理以降の系切替え処理を進行させることを特徴とする冗長伝送システム。
【請求項２】
請求項１の冗長伝送システムにおいて、
前記第１の回線終端回路および第２の回線終端回路は、
前記バックアップ記憶手段が記憶する系切替え過程情報を、当該バックアップ記憶手段に先立って受け取り、一次的に記憶する過程情報一次記憶手段と、
前記順番記憶手段が記憶する順番指定情報を、当該順番記憶手段に先立って受け取り、一次的に記憶する順番一次記憶手段と、
当該過程情報一次記憶手段に対して系切替え過程情報が書き込まれていると共に順番一次記憶手段に対して順番指定情報が書き込まれているときには、一次書き込み状態となり、当該過程情報一次記憶手段と順番一次記憶手段に対するこれらの書き込みの正常性確認後に書き込み正常性確認状態となるフラグ手段とを備え、
当該フラグ手段が正常性確認状態になると、前記過程情報一次記憶手段が記憶している系切替え過程情報がバックアップ記憶手段に転送されると共に順番一次記憶手段が記憶している順番指定情報が順番記憶手段に転送されることを特徴とする冗長伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は冗長伝送システムに関し、例えば、複数のＳＤＨ（Synchronous  Digital  Hierarchy）回線を収容して、いずれかを現用系とし、いずれかを予備系として使用される冗長な構成要素を持つ伝送システムなどに適用し得るものである。
【０００２】
【従来の技術】
従来、ＳＤＨインタフェースを採用しているＳＤＨ伝送システムでは、ネットワークの信頼性・保守運用性の向上を目的として予備切替機能によるＳＤＨ制御方式が適用されている。
【０００３】
このようなＳＤＨ伝送システムとしては、例えば特開平０９−２３３１５７号公報（文献１）に記載された１＋１構成、双方向運用、非復帰モードシステムのＳＤＨ伝送システム１０がある。このＳＤＨ伝送システム１０の構成を図２に示す。
【０００４】
図２において、当該ＳＤＨ伝送システム１０は、相互に対向する２つのＳＤＨ装置１Ａ、２と、これらの装置１Ａと２を接続する２つのＳＤＨ回線Ｃ１、Ｃ２を備えている。
【０００５】
ＳＤＨ装置２の内部構成には、同一機能を装備した機能ブロック（セクション１ｂ）４１と機能ブロック（セクション２ｂ）４２とが設けられ、二重化されている。
【０００６】
同様に、ＳＤＨ装置１Ａの内部にも、機能ブロック４１，４２の機能に対応する機能を装備した機能ブロック（セクション１ａ）Ａａと、機能ブロック（セクション２ａ）Ａｂとが設けられて二重化されている。機能ブロックＡａはＳＤＨ回線Ｃ１の終端部ともなっており、機能ブロックＡｂはＳＤＨ回線Ｃ２の終端部ともなっている。
【０００７】
ＳＤＨ装置１Ａの内部には、機能ブロックＡａ、Ａｂのほかに機能ブロックＢａも設けられている。この機能ブロックＢａはマイクロプロセッサ３１を備え、ＳＤＨ装置１Ａ内において機能ブロックＡａとＡｂとの系切替えを制御する切替え制御部である。
【０００８】
切替え制御部であるから、機能ブロックＢaは独自に、系切替え処理を制御するための情報を格納する記憶手段としてワーキングＲＡＭ（ランダムアクセスメモリ）１９を備えている。しかしながら系切替え処理の過程においては、系切替え処理の内容に応じて、例えば装置立ち上げ等の必要なケースがあり、系切替え処理を制御すべき切替え制御部Ｂａ自体に外部からリセット信号ＲＳが供給され、切替え制御部Ｂａの内部状態が初期化されることがある。
【０００９】
その場合には、切替え制御部ＢａのワーキングＲＡＭ１９が保持していた記憶内容が失われることになる。これに対処するために設けられたのが、機能ブロックＡaに内蔵されたバックアップ用のＲＡＭ２１と、機能ブロックＡｂに内蔵されたバックアップ用のＲＡＭ２２である。
【００１０】
このＳＤＨ伝送システム１０による系切替え処理動作を図３に示す。図３はＳ１〜Ｓ１１およびステップＳＣの各ステップから構成されている。前提として機能ブロック４２とＡｂが現用系であり、機能ブロック４１とＡａが予備系である状態から動作が開始するものとする。図３には、選択状態にある現用系のセクションだけが図示されていて、そのとき非選択状態の予備系のセクションは図示されていない。また切り替え状態は、切替え（系切替え）なし、又は切替え（系切替え）中のどちらかである。
【００１１】
図３において、ＳＤＨ装置２と１Ａとの間で、系切替え処理の不要なことを示す要求なし状態（Ｓ１、Ｓ２）がつづいた後、現用セクション２ａの信号不良（ＳＦ）をＳＤＨ装置１Ａ側で検出したものとする（Ｓ３）。
【００１２】
このステップＳ３につづくステップ４において、ＳＤＨ装置１ＡはＳＤＨ装置２に対して信号不良（ＳＦ）を通知するが、ステップＳ３以降の処理の内容は、前記ワーキングＲＡＭ１９、およびＲＡＭ２１、ＲＡＭ２２に、障害情報、切替え状態遷移情報などの系切替え過程情報として順次に蓄積されて行く。
【００１３】
例えば、ステップＳ３においては、機能ブロックＡｂにおいて信号不良（ＳＦ）の障害が検出されたことを示すデータＤＳ３が、ステップＳ４においては、当該信号不良（ＳＦ）を対向するＳＤＨ装置２に通知したことを示すデータＤＳ４が、ワーキングＲＡＭ１９、ＲＡＭ２１およびＲＡＭ２２に記憶される。
【００１４】
したがって正常時には、２つのバックアップ用ＲＡＭ２１，２２には同じ障害情報、同じ切替え状態遷移情報がほぼ同じタイミングで書き込まれ、両ＲＡＭ２１，２２の記憶内容であるバックアップデータは完全に同じである。
【００１５】
さらに詳しくは、図４に示すような手順（ステップ(１）〜(４））で、切替え制御部Ｂａの制御下において、１つのバックアップデータが、２つのＲＡＭ（バックアップメモリ）２１とＲＡＭ（バックアップメモリ）２２に書き込まれていく。当該１つのバックアップデータとしては、例えばステップＳ４の信号不良（ＳＦ）通知が行われたことを示すデータＤＳ４であってよい。
【００１６】
図４において、ステップ(１）では当該データＤＳ４がＲＡＭ２１に書き込まれ、次のステップ(２）では当該ＲＡＭ２１から切替え制御部Ｂａに対して当該書き込みが正常に行われたことを示す正常性応答が返される。そして、ステップ(３)では、当該データＤＳ４がＲＡＭ２２に書き込まれ、ＲＡＭ２２から切替え制御部Ｂａに対しても、ステップ(４)で当該書き込みが正常に行われたことを示す正常性応答が返される。
【００１７】
ここで、正常性応答は、例えば、パリティチェックやアクセスタイムアウトに関する正常性を示すものである。
【００１８】
次にステップＳ５では、信号不良（ＳＦ）の通知を受け取った対向ＳＤＨ装置２は、予備セクション１ｂへの選択切替えを行い、ＳＤＨ装置１Ａに対して確認応答（ＲＲ）を通知する。
【００１９】
当該確認応答（ＲＲ）を受け取ったＳＤＨ装置１Ａは、確認応答（ＲＲ）を受け取ったことを示すデータＤＳ５をワーキングＲＡＭ１９、ＲＡＭ２１，２２に書き込み、予備セクション１ａを選択状態とし、系切替え処理を進める（ＳＣ）。
【００２０】
予備セクション１ａを選択状態とし、切替え中であることを示すデータＤＳＣもＲＡＭ１９，２１，２２に書き込まれる。
【００２１】
系切替え処理を広くとらえるなら、ＳＤＨ装置１Ａが信号不良（ＳＦ）を検出した前記ステップＳ３の時点からすでに系切替え処理が開始しているものと見ることもできるので、ステップＳ３における現用系セクション信号不良検出を示す系切替え過程情報も、ＲＡＭ２１と２２に蓄積するようにしてもよい。
【００２２】
いずれにしても当該系切替え処理においては一般に、信号不良（ＳＦ）が検出されたセクション２ａの復旧処理も行われる（Ｓ６）。当該復旧処理は、ＳＤＨ装置１Ａ側で自動的に実行される電子的な復旧操作である。当該復旧処理によって前記信号不良（ＳＦ）が解消されることもあるしされないこともある。
【００２３】
ここで、当該復旧処理の開始直後に、図示しない上位装置からの装置再立ち上げ等の要因（これは復旧処理の一部として行われる処理であってよい）によってリセット信号ＲＳがＳＤＨ装置１Ａの切替え制御部Ｂａに供給される（Ｓ７）と、マイクロプロセッサ回路３１は初期化され、それまでマイクロプロセッサ回路３１内のワーキングＲＡＭ１９に記憶されていた系切替え処理に関するデータが消去される。
【００２４】
このデータのなかには、障害（ここでは前記信号不良（ＳＦ））が発生したのが機能ブロックＡａであると推定されることを示す障害情報や系切替え処理がどこまで進んでいるかを示す切替え状態遷移情報も含まれているため、これが失われると以後の系切替え処理において、切替え制御部Ｂａが機能ブロックＡａとＡｂのどちらを選択すればよいのかを判断することができなくなったり、対向するＳＤＨ装置２とのハンドシェイクを正常に続行することができない等の不都合が生じる。
【００２５】
そこで、ステップＳ７ａにおいて、切替え制御部Ｂａは、機能ブロックＡａ、Ａｂ内のバックアップ用ＲＡＭ２１、２２にアクセスして、蓄積されている障害情報や切替え状態遷移情報を読み出す。前記ＲＡＭ２１、ＲＡＭ２２に順次記憶される系切替え過程情報のうち、初期化直後の切替え制御部Ｂａにとって最も重要な情報は最新のバックアップデータである。
【００２６】
このケースではこの読み出しアクセスにより、切替え制御部Ｂａは、切替え状態遷移情報として最新のバックアップデータである「予備セクション１ａ選択切替え中」（ＳＣ）を得ることができ、すでにステップＳ３、Ｓ４、Ｓ５などが終了していて、これから予備セクション１ａ（すなわち機能ブロック１ａ）を選択する系切替え処理を進行すればよいことが分かる。
【００２７】
また、機能ブロックＡｂ（現用セクション２ａ）に対しては復旧処理が進行中であり、これを新たな選択系として選択してはいけないことも分かる。選択系として機能しながら復旧処理を受けることは、通常、不可能だからである。
【００２８】
したがってＳＤＨ装置１Ａの内部では、前記復旧処理を含む当該系切替え処理を正常に続行することができる。
【００２９】
ＳＤＨ装置１Ａでは、機能ブロックＡｂの状態を監視することで復旧処理が進行中であることを認識すると、復旧待ちであることを通知し（Ｓ８）、一定時間経過後に要求なし（ＮＢ）を通知する（Ｓ１０）。
【００３０】
対向するＳＤＨ装置２では、当該ステップＳ１０の要求なし（ＮＢ）を受信することで系切替えを完了し、機能ブロック４１（すなわち現用セクション１ｂ）の選択状態となる。
【００３１】
このときＳＤＨ装置２は要求なし（ＮＢ）を送信し（Ｓ１１）、それを受信することでＳＤＨ装置１Ａでは、機能ブロックＡａが現用系として機能し始め、系切替え処理が完了する。以降は、ＳＤＨ回線Ｃ１で接続された機能ブロック４１と機能ブロックＡａが現用系となってＳＤＨ装置２とＳＤＨ装置１Ａのあいだの通信が行われる。
【００３２】
【発明が解決しようとする課題】
ところで、上述した２つのバックアップ用ＲＡＭ２１，２２には、同じ障害情報、同じ切替え状態遷移情報が順次に、上述した図３のステップ（１）と（３）のように、ほぼ同じタイミングで書き込まれるが、あるタイミングでバックアップデータＤＡＴＡ１がＲＡＭ２１と２２に正常に書き込まれたあと、次のタイミングにおけるバックアップデータＤＡＴＡ２（前記ＤＡＴＡ１につづく系切替え過程情報）の書き込みは、ＲＡＭ２１だけには正常に行われ、ＲＡＭ２２には正常に行われないケースが考えられる。
【００３３】
図４のステップ(４)の正常性応答が書き込みエラーを示している場合には、同図のステップ(３）の書き込みを繰り返すようにすることも考えられるが、いずれにしても正常なステップ（３）の書き込みが完了するまえに、前記リセット信号ＲＳが供給されることは起こり得る。
【００３４】
このケースにおいて、初期化直後の切替え制御部Ｂａは、ＲＡＭ２１からはＤＡＴＡ２を読み出し、ＲＡＭ２２からはＤＡＴＡ１を読み出すことになる。このとき切替え制御部Ｂａにとって必要なのは最新のデータであるＤＡＴＡ２であるが、切替え制御部Ｂａには、読み出された２つのデータＤＡＴＡ１とＤＡＴＡ２のうち、どちらが最新のデータであるのかを識別する手段がない。
【００３５】
例えばＤＡＴＡ２を、上述したデータＤＳ５であるものとすると、ＤＡＴＡ１には、データＤＳ４が該当する。
【００３６】
もしも、切替え制御部Ｂａが誤ってこのＤＡＴＡ１（すなわちデータＤＳ４）を最新のデータであるものと認識した上で系切替え処理を進めようとすると、すでに受信しているステップＳ５の確認応答（ＲＲ）を受信していないものと誤認してその受信を待つことになり、いつまでも前記切替え状態遷移情報「予備セクション１ａ選択切替え中」（ＳＣ）に移行することができず、系切替え処理の正常な進行が行えなくなる可能性がある。
【００３７】
ＤＡＴＡ２がデータＤＳ５以外に対応する場合でも、これと同様に、系切替え処理の進行にさまざまな不都合が生じる可能性がある。
【００３８】
【課題を解決するための手段】
かかる課題を解決するために、本発明は、第１の伝送装置と第２の伝送装置との間で、少なくとも第１の回線と第２の回線が並列的に接続され、前記第１の伝送装置が、第１の回線を終端する第１の回線終端回路と、第２の回線を終端する第２の回線終端回路と、第１の回線終端回路または第２の回線終端回路のいずれかを現用系とし、いずれかを予備系とする系切替え処理を実行する制御回路と、当該制御回路に接続され、前記系切替え処理の過程における第１の伝送装置と第２の伝送装置の間の通信または第１の伝送装置内の内部処理に応じて、逐次、時系列に発生する系切替え過程情報を記憶する主記憶手段とを備えた冗長伝送システムにおいて、前記第１の回線終端回路および第２の回線終端回路は、（１）前記主記憶手段が記憶している系切替え過程情報が、前記制御回路に対するリセット処理によって失われることに備えるため、当該系切替え過程情報を、不揮発的に記憶するバックアップ記憶手段と、（２）当該バックアップ記憶手段が記憶している最新の系切替え過程情報の順番を指定する順番指定情報を格納する順番記憶手段とを備え、（３）前記リセット処理の直後に、第２の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報と第１の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報とが相違する場合、より遅い順番を指定する順番指定情報を格納している順番記憶手段と同じ回線終端回路内のバックアップ記憶手段の記憶内容が、より新しい系切替え過程情報であると判定し、新しい方の系切替え過程情報を、前記主記憶手段に読み込んで、リセット処理以降の系切替え処理を進行させることを特徴とする。
【００３９】
【発明の実施の形態】
（Ａ）実施形態
以下、本発明の冗長伝送システムをＳＤＨ伝送システムに適用した場合を例に、実施形態について説明する。
【００４０】
本実施形態は、ＳＤＨインタフェースを利用している装置間インタフェースにおいて、自律切替遷移状態や障害状態を複数のＳＤＨインタフェース終端部内のバックアップメモリに蓄積し切替制御部の初期化直後に複数のＳＤＨインタフェース終端部のバックアップメモリから切替状態を読みとり、その中から最新の状態を選択して初期化直前の状態から系切替え処理動作を継続することを特徴とする。
【００４１】
（Ａ−１）実施形態の構成
本実施形態のＳＤＨ伝送システム５０を図５に示す。
【００４２】
図５において、ＳＤＨ冗長伝送システム５０は、２つのＳＤＨ装置２と２Ａとを備えている。
【００４３】
このうちＳＤＨ装置２は機能ブロック４１と機能ブロック４２とを備え、ＳＤＨ装置２Ａは機能ブロック（切替え制御部）Ｂａと、機能ブロック５１と、機能ブロック５２とを備えている。また、機能ブロック４１と５１とはＳＤＨ回線Ｃ１で接続され、機能ブロック４２と５２とはＳＤＨ回線Ｃ２で接続されている。
【００４４】
図５中で図２の各部と同じ符号を付与した各部は同じ機能を持っている。
【００４５】
すなわち、部分２，１９、３１、４１，４２、Ｂａ、Ｃ１、Ｃ２の各部である。
【００４６】
また、機能ブロック５１は前記機能ブロックＡａに対応し、機能ブロック５２は前記機能ブロックＡｂに対応する位置付けとなっている。
【００４７】
以下では、本実施形態のＳＤＨ伝送システム５０が図２のＳＤＨ伝送システム１０と相違する点についてのみ説明する。
【００４８】
前記ＳＤＨ伝送システム１０と本実施形態のＳＤＨ伝送システム５０の主要な相違点は、機能ブロック５１，５２に関連する部分に限られる。
【００４９】
機能ブロック５１および５２は、図１に示すような内部構成を持っている。図１から明らかなように、機能ブロック５１と５２の内部構成は実質的に同じである。
【００５０】
（Ａ−１−１）機能ブロック５１，５２の内部構成
図１において、機能ブロック５１は、書き込み保証フラグ設定レジスタ５３Ａと、バックアップデータ一次保持用メモリ５４Ａと、バックアップメモリ５５Ａと、ポインタ一次保持用レジスタ５６Ａと、ポインタ値レジスタ５７Ａとを備えている。
【００５１】
このうち設定レジスタ５３Ａは、機能ブロック５１内の一次メモリ５４Ａ、５６Ａに対する書き込みアクセスが行われ得るときには“１”（切替え制御部Ｂａによる読み込みがディセーブル）とされ、その書き込みアクセスが終了すると“０”（切替え制御部Ｂａによる読み込みがイネーブル）とされるレジスタである。
【００５２】
また、バックアップデータ一次保持用メモリ５４Ａは、あるバックアップデータ（例えば前記データＤＳ４）を一次的に保持するメモリである。
【００５３】
例えばバックアップデータＤＳ４が複数メモリアドレス分のデータ量を持つ場合には、１回の書き込み操作によって当該複数メモリアドレスの各メモリアドレスが次々にアドレス指定され、書き込みが行われることになる。
【００５４】
この一次保持用メモリ５４Ａに一次的に保持されたバックアップデータは、最終的には、バックアップデータメモリ５５Ａに転送され、当該バックアップデータメモリ５５Ａで不揮発的かつ最終的に保持されることになる。
【００５５】
転送後の一次保持用メモリ５４Ａには、転送したバックアップデータが残っていてもよく消去されてもよい。すなわち一次保持用メモリ５４Ａはバックアップデータメモリ５５Ａと同じアドレス空間を持つメモリであってもよく、もっと小さなアドレス空間を持つメモリであってもよい。一次保持用メモリ５４Ａは最低限、１つのバックアップデータ（例えば前記データＤＳ４）を収容し得るだけの容量やアドレス空間を持っていればよい。
【００５６】
また、必要とされるバックアップデータメモリ５５Ａのアドレス空間や容量は系切替え処理の内容に応じて変化し、最新のバックアップデータ以外のバックアップデータも考慮した系切替え処理を行う場合には、複数バックアップデータを保持する必要があるが、本実施形態の目的を達成するためには、一次保持用メモリ５４Ａと同様に、最低限、１つのバックアップデータ（例えば前記データＤＳ４）を収容し得るだけの容量やアドレス空間を持っていれば足りる。
【００５７】
前記ポインタ一次保持用レジスタ５６Ａは、あるバックアップデータ（例えば前記データＤＳ４）が一次保持用メモリ５４Ａに書き込まれた場合には、当該書き込みに対応して新たなポインタ値を一次的に保持するレジスタである。
【００５８】
ポインタ値は、系切替え処理の進行にともなって時系列に書き込まれる各バックアップデータの順序に対応した値を持つデータで、例えばバックアップデータの書き込み順序が後になるほど大きな（または小さな）値のポインタ値を対応付ける場合には、書き込み順序があとの新しいバックアップデータほど大きな（または小さな）ポインタ値となる。
【００５９】
本実施形態では、新たなバックアップデータが一次保持用メモリ５４Ａに書き込まれるたびにインクリメント（＋１）したポインタ値を一次保持用レジスタ５６Ａに書き込むものとする。
【００６０】
一次保持用レジスタ５６Ａに一次的に書き込まれたポインタ値は、ポインタ値レジスタ５７Ａに転送されて不揮発的かつ最終的に保存される。
【００６１】
一次保持用レジスタ５６Ａとポインタ値レジスタ５７Ａとの関係は、上述した一次保持用メモリ５４Ａとバックアップデータメモリ５５Ａの関係と同じであってよい。
【００６２】
機能ブロック５１内の各部と機能ブロック５２内の各部の対応関係は、書き込み保証フラグ設定レジスタ５３Ｂは前記レジスタ５３Ａに対応し、バックアップデータ一次保持用メモリ５４Ｂは前記一次保持用メモリ５４Ａに対応し、バックアップデータメモリ５５Ｂは前記バックアップデータメモリ５５Ａに対応し、ポインタ一次保持用レジスタ５６Ｂは前記一次保持用レジスタ５６Ａに対応し、ポインタ値レジスタ５７Ｂは前記ポインタ値レジスタ５７Ａに対応する。
【００６３】
これらの各部５３Ｂ〜５７Ｂは、それぞれ対応する各部と同じ機能を持っている。
【００６４】
以下、上記のような構成を有する本実施形態の動作について説明する。なお、上述した図３の動作シーケンスは、そのまま本実施形態の動作シーケンスでもある。
【００６５】
（Ａ−２）実施形態の動作
１つのバックアップデータ（例えば、前記データＤＳ４）に関する処理の手順を図６に示す。図６はステップ（１）〜（１０）の各ステップから構成されている。ステップ（１）〜（１０）の処理が１つの命令サイクルＣＹＸで実行されるものとすると、新たな系切替え処理の進行にともなって新たなバックアップデータを書き込むたびに、同様な命令サイクルＣＹＸが繰り返されることになる。
【００６６】
図３では、切替え制御部Ｂａに対するリセット信号ＲＳの供給を示すステップＳ７は、ステップＳ６とＳ８の中間にある図示の時間位置に位置するが、このリセット信号ＲＳの供給時点がいつになるか、リセット信号ＲＳの供給は１回だけか複数回か、あるいはリセット信号ＲＳの供給が行われるかどうか自体も、図示しない上位装置や障害要因（図３では機能ブロック２２の信号不良（ＳＦ））に依存して決まり、通常、ＳＤＨ装置２Ａには予測不可能である。
【００６７】
したがってＳＤＨ装置２Ａとしては、系切替え処理の全過程で生じる系切替え過程情報について図６の処理を行う必要がある。一例としては、図３の上述したステップＳ３の信号不良検出（ＳＦ）時点からステップＳ１１の要求なし受信時点までのすべての系切替え過程情報（すなわち、ＤＳ３〜ＤＳ１１、およびＤＳＣ）についてこの図６の処理が行われ得る。
【００６８】
ここでは簡単のために、リセット信号ＲＳは図３に示した通りのタイミングで１回だけ供給され、その他の処理も図３と同様であるものとする。
【００６９】
そして図３の全動作シーケンスのなかで、例えば前記バックアップデータＤＳ４が書き込まれる命令サイクルＣＹＮ（ＣＹＸにおいて、Ｘ＝Ｎ。ここで、Ｎは任意の自然数）を例に説明する。
【００７０】
図６において、切替え制御部Ｂａはまず、当該データＤＳ４を書き込むまえに、設定レジスタ５３Ｂに“１”を書き込み、書き込み中であることを表示させる（（１））。
【００７１】
次いで切替え制御部Ｂａは、バックアップデータ一次保持用メモリ５４ＢにバックアップデータＤＳ４を書き込むとともに、ポインタ一次保持用レジスタ５６Ｂにポインタ値Ｎを書き込む（（２））。
【００７２】
これに対して、バックアップデータ一次保持用メモリ５４Ｂとポインタ一次保持用レジスタ５６Ｂは、書き込みの正常性を示す応答を切替え制御部Ｂａに対して行う（（３））。この正常性応答は、上述したように、パリティチェックやアクセスタイムアウトなどに関する正常性のみを各書き込みアクセスごとに示すものであり、書き込みアクセス間の先後や順序を表示する機能は持たない。
【００７３】
この正常性応答が正常でないことを示している場合には、再度、前記ステップ(２）を行い、正常であることを示している場合には、次のステップ(４）に進む。
【００７４】
ステップ(４）では、切替え制御部Ｂａが、前記設定レジスタ５３Ｂに“０”を書き込むことで、切替え制御部Ｂａからの書き込みが正常に終了し切替え制御部Ｂａによる読み込みがイネーブルとなったことを表示させる。
【００７５】
そして、バックアップデータ一次保持用メモリ５４Ｂから、当該データＤＳ４がバックアップデータメモリ５５Ｂに転送されるとともに、ポインタ一次保持用レジスタ５６Ｂから、前記ポインタ値Ｎがポインタ値レジスタ５７Ｂに転送される（（５））。当該ステップ（５）は、切替え制御部Ｂａの制御を受けることなく、機能ブロック５２が自律的に実行し得るものであってよい。
【００７６】
このステップ（５）までで、当該命令サイクルＣＹＮにおける機能ブロック５２に対する処理は終わり、次のステップ（６）からは当該命令サイクルＣＹＮにおける機能ブロック５１に対する処理が行われる。
【００７７】
機能ブロック５１に対する処理は、機能ブロック５２に対する処理と同様である。
【００７８】
すなわち切替え制御部Ｂａは、当該データＤＳ４を書き込むまえに、設定レジスタ５３Ａに“１”を書き込むことにより書き込み中であることを表示させ（（６））たあと、バックアップデータ一次保持用メモリ５４ＡにバックアップデータＤＳ４を書き込むとともに、ポインタ一次保持用レジスタ５６Ａに前記ポインタ値Ｎを書き込み（（７））、バックアップデータ一次保持用メモリ５４Ａとポインタ一次保持用レジスタ５６Ａは、書き込みの正常性を示す応答を切替え制御部Ｂａに対して行い（（８））、この正常性応答が正常でないことを示している場合には、再度、前記ステップ(７）を行い、正常であることを示している場合には、次のステップ(９）に進む。
【００７９】
ステップ(９）でも前記ステップ(４）と同様に、切替え制御部Ｂａが、前記設定レジスタ５３Ｂに“０”を書き込んで読み込みイネーブルを表示させ、最後に、バックアップデータ一次保持用メモリ５４Ａから、当該データＤＳ４がバックアップデータメモリ５５Ａに転送されるとともに、ポインタ一次保持用レジスタ５６Ａから、前記ポインタ値Ｎがポインタ値レジスタ５７Ａに転送されて（（１０））、この１命令サイクルＣＹＮが終了する。
【００８０】
なおこのステップ（１０）も、前記ステップ（５）と同様に、当該機能ブロック５１が切替え制御部Ｂａの制御を受けることなく自律的に実行できるものであってよい。
【００８１】
このあと、図３の確認応答（ＲＲ）をＳＤＨ装置２Ａが受信した場合にも、図６のステップ（１）〜（１０）と同様な処理が行われ、同様な命令サイクルが繰り返される。
【００８２】
ただしそのときステップ(２）でバックアップデータ一次保持用メモリ５４Ｂに書き込まれるのは、確認応答（ＲＲ）を受信したことを示すデータＤＳ５であり、ポインタ一次保持用レジスタ５６Ｂに書き込まれるのは、Ｎ＋１であるので、当該命令サイクルをＣＹ（Ｎ＋１）とする。
【００８３】
したがってステップ（５）ではバックアップデータメモリ５５ＢにデータＤＳ５が書き込まれ、ポインタ値レジスタ５７Ｂにはポインタ値Ｎ＋１が書き込まれる。そして同じ処理が機能ブロック５１に対しても行われる。
【００８４】
同様に、図３の「予備セクション１ａ選択切替え中」（ＳＣ）に対応するバックアップデータはＤＳＣ、ポインタ値はＮ＋２であり（命令サイクルＣＹ（Ｎ＋２））、現用セクション２ａ復旧処理中（Ｓ６）に対応するバックアップデータはＤＳ６、ポインタ値はＮ＋３である（命令サイクルＣＹ（Ｎ＋３））。したがってこれらのバックアップデータとポインタ値に対しても図６と同様な命令サイクルが繰り返され得る。
【００８５】
一方、初期化直後にまず切替え制御部Ｂａが行う必要があるのは、バックアップデータメモリ５５Ｂまたは５５Ａが記憶しているバックアップデータを読み込むことである。
【００８６】
その際、いずれのバックアップデータメモリから読み込むかの判定条件は次のＤＰ１とＤＰ２である。
【００８７】
ＤＰ１：書き込み保証フラグの状態が“１”の機能ブロックのバックアップデータは取り込まない。
【００８８】
ＤＰ２：ポインタ値をもとに最新のバックアップデータを記憶しているバックアップデータメモリを識別して、最新のバックアップデータを取り込む。本実施形態では、切替動作（バックアップデータの書き込みアクセス）が起きる毎にポインタ値を＋１しているので、ポインタ値の大きい方を取り込む。
【００８９】
ＤＰ１に関しては、本実施形態の構成上、２つの設定レジスタ５３Ｂと５３Ａの状態がともに“１”になることはあり得ず、設定レジスタ５３Ｂが“０”で設定レジスタ５３Ａが“１”であるか、設定レジスタ５３Ｂおよび５３Ａがともに“０”であるかのどちらかである。
【００９０】
判定条件ＤＰ１とＤＰ２は単独で用いることも可能であるが、本実施形態では、ＤＰ１で設定レジスタ５３Ｂおよび５３Ａがともに“０”である場合に初めてＤＰ２を適用し、いずれのバックアップデータメモリが最新のバックアップデータを記憶しているかを識別するものとする。
【００９１】
ところで、リセット信号ＲＳが切替え制御部Ｂａに供給（Ｓ７）されるタイミング（ＴＳ７）は、上述したように、上位装置などのＳＤＨ装置２Ａ外部の条件に応じて決まるため、このタイミングＴＳ７が図３に示したよりも早くなったり遅くなったりすることも起こり得る。
【００９２】
切替え制御部Ｂａが初期化されると、図６のステップ（１）〜（１０）の処理は制御権の連続性を失うこととなり、当該命令サイクルＣＹＸの進行は、当該初期化時点ＴＳ７で停止する。
【００９３】
ここでは、例えば、バックアップデータＤＳ６、ポインタ値Ｎ＋３を書き込むサイクルＣＹ（Ｎ＋３）の途中に切替え制御部Ｂａが初期化されたものとして説明を進める。
【００９４】
初期化タイミングＴＳ７が、当該命令サイクルＣＹ（Ｎ＋３）においてステップ（４）とステップ（９）の中間に位置する場合（この場合には、前記ステップ(７)の再度の書き込みを繰り返しているケースなども含まれる）、ＴＳ７の時点では、バックアップデータメモリ５５Ｂには当該データＤＳ６が書き込まれ、ポインタ値レジスタ５７Ｂにはポインタ値Ｎ＋３が書き込まれているのに対し、バックアップデータメモリ５５Ａには前記データＤＳＣが書き込まれ、ポインタ値レジスタ５７Ａにはポインタ値Ｎ＋２が格納されている。
【００９５】
また、設定レジスタ５３Ｂの状態は“０”であり、設定レジスタ５３Ａの状態は“１”である。
【００９６】
このとき切替え制御部Ｂａは、前記判定条件ＤＰ１を適用してバックアップデータメモリ５５Ｂが記憶しているバックアップデータＤＳ６を取り込むから、次のステップＳ８へ処理を進めることが可能になる。そして、機能ブロック５２の状態を監視することで復旧処理が進行中であることを認識すると、対向するＳＤＨ装置２に対し、復旧待ちであることを通知する（Ｓ８）ことができる。
【００９７】
また、初期化タイミングＴＳ７が、当該命令サイクルＣＹ（Ｎ＋３）の完了後に位置する場合、ＴＳ７の時点では、設定レジスタ５３Ｂの状態も設定レジスタ５３Ａの状態もともに“０”であるから、前記判定条件ＤＰ１の適用によってこれを検出した切替え制御部Ｂａは、前記判定条件ＤＰ２を適用する。
【００９８】
通常は、判定条件ＤＰ２の適用によってもポインタ値レジスタ５７Ｂが記憶しているポインタ値もポインタ値レジスタ５７Ａが記憶しているポインタ値もともにＮ＋３であるから、切替え制御部Ｂａは２つのバックアップデータメモリ５５Ｂ、５５Ａのどちらからバックアップデータを読み込んでもよい。
【００９９】
ところが、タイミングＴＳ７がちょうどステップ（５）と（６）の中間（あるいはステップ(４）と（６）の中間）に位置する場合などには、ＴＳ７の時点で、設定レジスタ５３Ｂと５３Ａの状態がともに“０”でも、２つのバックアップデータメモリ５５Ｂと５５Ａの記憶しているバックアップデータが異なる場合がある。
【０１００】
この場合には、切替え制御部Ｂａはポインタ値レジスタ５７Ａから読み出したポインタ値Ｎ＋２（Ｎ＋２よりも小さくてもよい）と、ポインタ値レジスタ５７Ｂから読み出したポインタ値Ｎ＋３とを比較して、より大きなポインタ値Ｎ＋３を持つポインタ値レジスタ５７Ｂを有する機能ブロック５２内のバックアップデータメモリ５５ＢからバックアップデータＤＳ６を読み込むことで、最新のバックアップデータＤＳ６に基づいて系切替え処理を正常に続行することができる。
【０１０１】
なお、設定レジスタ５３Ｂと５３Ａがともに“０”であるのに２つのバックアップデータメモリ５５Ｂと５５Ａの記憶しているバックアップデータが異なるケースとしては、障害発生などの理由でどちらかのバックアップデータメモリに対する書き込みが正常に行われていない場合（しかもそのエラーをステップ（３）などで検出できなかった場合）なども含まれ得るので、バックアップデータ５５Ａの記憶しているバックアップデータの方がバックアップデータ５５Ｂの記憶しているバックアップデータよりも新しいデータとなるケースも起こり得ると考えられる。
【０１０２】
このような場合には、ＴＳ７の時点では、例えば、前記命令サイクルＣＹ（Ｎ＋３）が完全に終了しているので、切替え制御部Ｂａは、前記判定条件ＤＰ１およびＤＰ２を適用して、バックアップデータメモリ５５Ａが記憶している最新データＤＳ６を読み込むことになる。
【０１０３】
（Ａ−３）実施形態の効果
本実施形態によれば、切替え制御部の初期化直後にも、系切替え処理（および対向ＳＤＨ装置とのハンドシェイク）を正常に続行することができる可能性が高まり、信頼性が向上する。
【０１０４】
（Ｂ）他の実施形態
なお、上記実施形態（図６）では、まず機能ブロック５２に対する処理（（１）〜（５））を行い、次に機能ブロック５１に対する処理（（６）〜（１０））を行ったが、この順序は、逆（（６）〜（１０）が先で、（１）〜（５）が後）であってもよい。
【０１０５】
また、そのとき機能ブロック５１，５２が現用系であるか予備系であるかは、これらの処理の先後とは無関係としてもよいが、予備系（当該系切替え処理によって新たな現用系となる機能ブロック）を先に処理し、現用系（当該系切替え処理によって新たな予備系となる機能ブロック）を後に処理するほうが好ましいと考えられる。
【０１０６】
なぜなら、そもそも系切替え処理が開始された原因は、現用系（当該系切替え処理によって新たな予備系となる機能ブロック）に障害が検出されたためであるから、正常性応答（図６のステップ（３）、(８)）なども含め、当該現用系の動作は全般的に信頼性が低下しているとみなしたほうが合理的であると考えられ、当該現用系より信頼性の高い前記予備系を先に処理したほうが、より新しくより正常なバックアップデータを、リセット直後の切替え制御部が読み込むことができる可能性が高まるからである。
【０１０７】
さらに、上記実施形態における図６の（１）〜（１０）の各処理の順序は上述したものに限らない。１つのバックアップ装置に正常に書き込んだあとで次のバックアップ装置に書き込むことが本発明の特徴なので、その限りにおいて（１）〜(１０)の手順を変更することも可能である。
【０１０８】
例えば、ハードウエア構成によっては、(４）と（５）、(９)と(１０）などは同時に実行することも可能である。
【０１０９】
さらに、上記実施形態では、ＳＤＨ装置２Ａはバックアップデータメモリを内蔵する機能ブロックを備えていたが、バックアップデータメモリやポインタ値レジスタなどは、機能ブロックに外付けされるもの等であってもよい。
【０１１０】
また上記実施形態では、相互に系切替えされる機能ブロック（５１，５２）は２つであったが、３つ以上の機能ブロックのあいだで系切替えを行うようにしてもよい。
【０１１１】
さらに本発明は、上記実施形態における判定条件ＤＰ１だけを単独で適用する場合には、ポインタ一次保持用レジスタ（５６Ｂ、５６Ａ）およびポインタ値レジスタ（５７Ｂ、５７Ａ）を省略することができる。
【０１１２】
また、本発明は、上記実施形態における判定条件ＤＰ２だけを単独で適用する場合には、書き込み保証フラグ設定レジスタ（５３Ｂ、５３Ａ）を省略することもできる。
【０１１３】
さらに、本発明は、ＳＤＨ伝送システム以外の伝送システムにも適用することが可能である。
【０１１４】
すなわち、本発明は、第１の伝送装置と第２の伝送装置との間で、少なくとも第１の回線と第２の回線が並列的に接続され、前記第１の伝送装置が、第１の回線を終端する第１の回線終端回路と、第２の回線を終端する第２の回線終端回路と、第１の回線終端回路または第２の回線終端回路のいずれかを現用系とし、いずれかを予備系とする系切替え処理を実行する制御回路と、当該制御回路に接続され、前記系切替え処理の過程における第１の伝送装置と第２の伝送装置の間の通信または第１の伝送装置内の内部処理に応じて、逐次、時系列に発生する系切替え過程情報を記憶する主記憶手段とを備えた冗長伝送システムについて、広く適用することができる。
【０１１５】
【発明の効果】
以上に説明したように、本発明によれば、リセット処理の直後には、当該リセット処理直前の系切替え過程情報に基づいて、切れ目も重複もなく、正常に系切替え処理を続行することできる可能性が高まり、信頼性が向上する。
【図面の簡単な説明】
【図１】実施形態に係るＳＤＨ伝送システムの主要部の構成を示す概略図である。
【図２】従来のＳＤＨ伝送システムの全体構成を示す概略図である。
【図３】従来および実施形態の動作シーケンスである。
【図４】従来のＳＤＨ伝送システムの主要部の動作を示す動作説明図である。
【図５】実施形態にかかるＳＤＨ伝送システムの全体構成を示す概略図である。
【図６】実施形態に係るＳＤＨ伝送システムの主要部の動作を示す動作説明図である。
【符号の説明】
１Ａ、２、２Ａ…ＳＤＨ装置、１０、５０…ＳＤＨ伝送システム、１９…ワーキングＲＡＭ、２１，２２…バックアップメモリ、４１，４２，５１，５２、Ａａ、Ａｂ…機能ブロック、Ｂａ…切替え制御部、５３Ａ、５３Ｂ…書き込み保証フラグ設定レジスタ、５４Ａ、５４Ｂ…バックアップデータ一次保持用メモリ、５５Ａ、５５Ｂ…バックアップデータメモリ、５６Ａ、５６Ｂ…ポインタ一次保持用レジスタ、５７Ａ、５７Ｂ…ポインタ値レジスタ。
【図１】
0003642707.tif 000002
【図２】
0003642707.tif 000003
【図３】
0003642707.tif 000004
【図４】
0003642707.tif 000005
【図５】
0003642707.tif 000006
【図６】
0003642707.tif 000007