(57)【特許請求の範囲】
【請求項１】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するために設けた並列転送用の第１のコイル群を設けた携帯型メモリ装置と、
上記第１のコイル群に対向するように設けられた第２のコイル群を有し少なくとも上記携帯型メモリ装置へデータを供給するデータサーバと、
上記第１のコイル群と上記第２のコイル群間でデータを転送するために近接して保持する非接触保持手段を有する非接触並列データ転送装置であって、
上記第１のコイル群と上記第２のコイル群間を並列に転送するデータを並列パルスとして発生する少なくとも上記データサーバ内に設けた遅延手段を有する並列パルス発生手段と、
上記遅延手段は上記並列パルスを少なくも第１のビット数からなる第１の並列パルス群と第２のビット数からなる第２の並列パルス群とに分割し，かつ前記第１の並列パルス群の並列転送タイミングより前記第２の並列パルス群の並列転送タイミングを少なくも各ビットのパルス幅より長い時間遅延させる手段を有することを特徴とする雑音低減非接触並列データ転送装置。
【請求項２】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するために設けた並列転送用の第１のコイル群を設けた携帯型メモリ装置と、
上記第１のコイル群に対向するように設けられた第２のコイル群を有し少なくとも上記携帯型メモリ装置へデータを供給するデータサーバと、
上記第１のコイル群と上記第２のコイル群間でデータを並列パルス群として転送するために近接して保持する非接触保持手段を有する非接触並列データ転送装置であって、
上記第１のコイル群と上記第２のコイル群間で転送される上記並列パルス群は少なくとも第１の並列パルス群と第２の並列パルス群とに分割され、第１および第２の並列パルス群は、上記第１及び上記第２のコイル群のそれぞれにおいて互いに隣接するコイル同士が異なるタイミングとなるよう配分されていることを特徴とする雑音低減非接触並列データ転送装置。
【請求項３】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するために設けた並列転送用の第１のコイル群を設けた携帯型メモリ装置と、
上記第１のコイル群に対向するように設けられた第２のコイル群を有し少なくとも上記携帯型メモリ装置へデータを供給するデータサーバと、
上記第１のコイル群と上記第２のコイル群間でデータを並列パルス群として転送するために近接して保持する非接触保持手段を有する非接触並列データ転送装置であって、
前記第１のコイル群と前記第２のコイル群間で転送される前記並列パルス群は少なくとも第１の並列パルス群と前記第２の並列パルス群とに分割され、前記第１及び第２の並列パルス群を受信する前記第１及び第２のコイル群の各受信コイルごとに受信タイミングを選択するゲート手段を設けていることを特徴とする雑音低減非接触並列データ転送装置。
【請求項４】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するために設けた並列転送用の第１のコイル群を設けた携帯型メモリ装置と、
上記第１のコイル群に対向するように設けられた第２のコイル群を有し少なくとも上記携帯型メモリ装置へデータを供給するデータサーバと、
上記第１のコイル群と上記第２のコイル群間でデータを転送するために近接して保持する非接触保持手段を有する非接触並列データ転送装置であって、
上記第１のコイル群と上記第２のコイル群間を並列に転送するデータを並列パルスとして発生する少なくも上記データサーバ内に設けた並列パルス発生手段と、
上記第１と第２のコイル群間で相対向するコイル対であって、前記第１及び前記第２のコイル群の単位コイルに対応して複数設けられたコイル対のうちの第１のコイル対に対し隣接した受信側コイルに生ずるクロストーク成分を打ち消すため上記第１のコイル対のうちの少なくも１つのコイルより転送信号の一部を上記隣接した受信側コイルに位相を反転して供給する手段を設けたことを特徴とする雑音低減非接触並列データ転送装置。
【請求項５】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するために設けた並列転送用の第１のコイル群を設けた携帯型メモリ装置と、
上記第１のコイル群に対向するように設けられた第２のコイル群を有し少なくとも上記携帯型メモリ装置へデータを供給するデータサーバと、
上記第１のコイル群と上記第２のコイル群間でデータを転送するために近接して保持する非接触保持手段を有する非接触並列データ転送装置であって、
位相を反転して供する手段が、上記第１と第２のコイル群間で相対向するコイル対であって、前記第１及び前記第２のコイル群の単位コイルに対応して複数設けられたコイル対のうちの第１のコイル対の受信側コイルに隣接する少なくも１つの受信側コイルに逆位相の相殺電流を供給する手段であることを特徴とする雑音低減非接触並列データ転送装置。
【請求項６】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するために設けた並列転送用の第１のコイル群を設けた携帯型メモリ装置と、
上記第１のコイル群に対向するように設けられた第２のコイル群を有し少なくとも上記携帯型メモリ装置へデータを供給するデータサーバと、
上記第１のコイル群と上記第２のコイル群間でデータを転送するために近接して保持する非接触保持手段を有する非接触並列データ転送装置であって、
位相を反転して供する手段が、上記第１と第２のコイル群間で相対向するコイル対であって、前記第１及び前記第２のコイル群の単位コイルに対応して複数設けられたコイル対のうちの第１のコイル対の送信側コイルに隣接する少なくも１つの送信側コイルに逆位相の相殺電流を供給する手段であることを特徴とする雑音低減非接触並列データ転送装置。
【請求項７】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するために設けた並列転送用の第１のコイル群を設けた携帯型メモリ装置と、
上記第１のコイル群に対向するように設けられた第２のコイル群を有し少なくとも上記携帯型メモリ装置へデータを供給するデータサーバと、
上記第１のコイル群と上記第２のコイル群間でデータを転送するために近接して保持する非接触保持手段を有する非接触並列データ転送装置であって、
上記携帯型メモリ装置が上記第１のコイル群と上記第２のコイル群間で並列データを双方向に転送する手段を有し、
送受信データに基づいてエラー発生の有無を調査する雑音低減非接触並列データ転送装置。
【請求項８】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を並列パルスとして送受信するためにデータサーバに設けられた並列転送用の第２のコイル群を構成する複数の単位コイル毎に対向するように設けられた複数の単位コイルで構成される第１のコイル群と、
前記第１のコイル群と第２のコイル群を近接して対向させてデータを並列転送する際に該データを並列パルスとして発生する手段と並列パルスとして受信する手段のうちの少なくも一つの手段とを有するＩＣメモリ内蔵のＩＣメモリカードであって、
前記並列パルスは第１のビット数からなる第１の並列パルス群と第２のビット数からなる第２の並列パルス群とに少なくとも分割され、前記第１の並列パルス群の並列転送タイミングより前記第２の並列パルス群の並列転送タイミングを少なくも各ビットのパルス幅よりも長い時間遅延させる手段を有することを特徴とするＩＣメモリカード。
【請求項９】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するためにデータサーバに設けられた並列転送用の第２のコイル群を構成する複数の単位コイル毎に対向するように設けられた複数の単位コイルで構成される第１のコイル群と、
前記第１のコイル群と第２のコイル群を近接して対向させてデータを並列転送する際に該データを並列データとして発生する手段と並列データとして受信する手段のうちの少なくも一つの手段とを有するＩＣメモリ内蔵のＩＣメモリカードであって、
上記第１と第２のコイル群間で相対向するコイル対であって、前記第１及び前記第２のコイル群の単位コイルに対応して複数設けられたコイル対のうちの第１のコイル対に対し該コイル対に隣接した受信側コイルに生ずるクロストーク成分を打ち消すため前記第１のコイル対の転送信号の一部を前記第１のコイル群の前記隣接した単位コイルに逆位相で供給する手段を有することを特徴とするＩＣメモリカード。
【請求項１０】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するためにデータサーバに設けられた並列転送用の第２のコイル群を構成する複数の単位コイル毎に対向するように設けられた複数の単位コイルで構成される第１のコイル群と、
前記第１のコイル群と第２のコイル群を近接して対向させてデータを並列転送する際に該データを並列データとして発生する手段と並列データとして受信する手段のうちの少なくも一つの手段と、
前記並列パルスは第１のビット数からなる第１の並列パルス群と第２のビット数からなる第２の並列パルス群とに少なくも分割し前記第１の並列パルス群の並列転送タイミングより前記第２の並列パルス群の並列転送タイミングを少なくも各ビットのパルス幅よりも長い時間遅延させる手段とを有するＩＣメモリ内蔵のＩＣメモリカードであって、
上記第１および第２のコイル群を近接して対向させるため上記データサーバに設けた上記ＩＣメモリカードを挿入する挿入面に対し前記第１および第２のコイル群はそれぞれ前記ＩＣメモリカードの中心線に直交する方向に対称に振り分けて配置され該配置された前記第１および第２のコイル群の両端部に設けた位相が相対的に９０度ずれた転送するための単位コイル対を設けたことを特徴とするＩＣメモリカード。
【請求項１１】
上記第１のコイル群の両端部に設けた上記メモリカード側の単位コイルが上記９０度相対的に位相のずれた信号を受信し該受信信号に基づいて前記第１のコイル群の並列パルスの配列順を入れ替える手段を有することを特徴とする請求項１０記載のＩＣメモリカード。
【請求項１２】
上記第１のコイル群の両端部に設けた上記メモリカード側の単位コイルが上記９０度相対的に位相のずれた信号を受信し該受信信号を前記メモリカードの外部供給電源として用いる手段を設けたことを特徴とする請求項１０記載のＩＣメモリカード。
【請求項１３】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するためにデータサーバに設けられた並列転送用の第２のコイル群を構成する複数の単位コイル毎に対向するように設けられた複数の単位コイルで構成される第１のコイル群と、
第２のコイル群を近接して対向させてデータを並列転送する際に該データを並列データとして発生する手段と並列データとして受信する手段のうちの少なくも一つの手段と、
上記第１と第２のコイル群間で各対応するコイル対であって、前記第１又は第２のコイル群を構成する前記単位コイルに対応して複数設けられたコイル対のうちの第１のコイル対に対し該コイル対に隣接した受信側コイルに生ずるクロストーク成分を打ち消すため前記第１のコイル対の転送信号の一部を前記第１のコイル群の前記隣接した単位コイルに逆位相で供給する手段とを有するＩＣメモリカードであって、
上記第１および第２のコイル群を近接して対向させるため上記データサーバに設けた上記ＩＣメモリカードを挿入する挿入面に対し前記第１および第２のコイル群はそれぞれ前記ＩＣメモリカードの中心線に直交する方向に対称に振り分けて配置され該配置された前記第１および第２のコイル群の両端部に設けた位相が相対的に９０度ずれた転送するためのコイル対を設けたことを特徴とするＩＣメモリカード。
【請求項１４】
上記第１のコイル群の両端部に設けた上記メモリカード側の単位コイルが上記９０度相対的に位相のずれた信号を受信し該受信信号に基づいて前記第１のコイル群の並列パルスの配列順を入れ替える手段を有することを特徴とする請求項１３記載のＩＣメモリカード。
【請求項１５】
上記第１のコイル群の両端部に設けた上記メモリカード側の単位コイルが上記９０度相対的に位相のずれた信号を受信し該受信信号を前記メモリカードの外部供給電源として用いる手段を設けたことを特徴とする請求項１３記載のＩＣメモリカード。
【請求項１６】
アドレス情報および書き込み制御信号および書き込むべきデータ列等を送受信するために設けた並列転送用の第１のコイル群を設けた携帯型メモリ装置と、
上記第１のコイル群に対向するように設けられた第２のコイル群を有し少なくとも上記携帯型メモリ装置へデータを供給するデータサーバと、
上記第１のコイル群と上記第２のコイル群間でデータを転送するために近接して保持する非接触保持手段を有する非接触並列データ転送装置の非接触データ転送方法であって、
データを並列転送するために上記第１のコイル群と上記第２のコイル群を対向するように近接させて保持し、
前記第１と第２のコイル群間を並列に転送するデータを並列パルスとして発生する少なくも上記データサーバ内において並列パルスを発生し、
該発生した並列パルスを少なくも第１のビット数からなる第１の並列パルス群と第２のビット数からなる第２の並列パルス群とに分割し、
該分割した前記第１の並列パルス群の並列転送タイミングよりも前記第２の並列パルス群の並列転送タイミングを少なくも前記第１および第２の並列パルス群を構成する各ビットのパルス幅よりも長い時間だけ遅延させることを特徴とする非接触並列データ転送装置の非接触データ転送方法。
【請求項１７】
上記携帯型メモリ装置がＩＣメモリを内蔵するＩＣメモリカードであり該メモリカードに対してデータをライトしリードすることを特徴とする請求項１６記載の非接触並列データ転送装置の非接触データ転送方法。
【請求項１８】
上記第１および第２の並列パルス群は少なくも互いに隣接する単位コイル同士が異なるタイミングとなるよう配分されることを特徴とする請求項１６記載の非接触並列データ転送装置の非接触データ転送方法。
【請求項１９】
上記第１および第２の並列パルス群を受信するコイル群に対し各受信コイルごとに対応する受信タイミングを選択することを特徴とする請求項１６記載の非接触並列データ転送装置の非接触データ転送方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は信号および電源を非接触かつ並列的に転送する低雑音の非接触並列データ転送装置およびその方法に係わり特にメモリカード等の携帯型メモリ装置に適した非接触並列データ転送装置およびその方法に関する。
【０００２】
【従来の技術】
データをメモリカードへ供給する非接触型の接続手段として，近年，電磁結合コイルを用いた方式が採用されるようになった。例えば，特開平４−２３９９９０号公報などで開示されているように，送信コイルと受信コイルとをそれぞれ対応する組合せを２組設け，１ビットのデータ信号列として必要データを電磁結合でやり取りする方法である。
【０００３】
また，隣接した転送コイル間のクロストークを防止するタイプとしては，例えば，特開平３−２３２２０７号公報などで開示されているように，複数の送受信コイルを設けて複数ビットを同時に転送し，発生するビット間の相互干渉の大きさ（ビット間クロストーク量）を低減させるためのシールド構造をコイル間に設けるようにしたものである。
【０００４】
一方，電源線路やアース線路に誘導する雑音成分を低減するためにデータビット間の駆動タイミングをずらす方法も知られており，例えば，特開平４−２５４９９３号公報などで開示されている。
【０００５】
また，特開平５−１１４０５５号公報などで開示されているように，一対の転送コイルと転送コイルの中間に位置する電力転送コイルから誘起される低周波成分を電力を受信するカード側でキャンセルする手段を設けたものもある。
【０００６】
【発明が解決しようとする課題】
上記特開平４−２３９９９０号公報ならびに特開平３−２３２２０７号公報などで開示されている従来技術は，第１に高速で大振幅の情報パルスを電磁結合で並列的に送信する際に必然的に生ずる極めて大きなピーク電流に対する配慮が欠けており，電磁結合で外部から供給される電源回路の規模が大きくなるばかりでなく，トータルとして高エネルギのパルス変動が発生し，転送コイル間のクロストーク発生の原因となるばかりでなく，カード内部での誤動作の確立が高くなり信頼性を低下させる要因となってしまうという問題がある。特に，複数のコイルを高密度に実装する程，必然的に発生するコイル間のクロストーク量が増大し，転送コイルの高密度化を妨げる要因となっていた。そうした対策として，例えば，特開平３−２３２２０７号公報などで開示されているように，コイル間に電磁シールド手段を講じるとあるが，コイル全面をシールドすることは不可能であるため周辺コイルからの漏洩磁界による影響を無視できないという問題があり，電磁誘導コイルを用いた非接触並列転送方式実用化のネックとなっていた。
【０００７】
第２には，並列転送されるパルス信号が同じタイミングで同時に転送されるときのエネルギ集中の問題である。例えば，結合コイル１個（１チャンネル）当たり１０ミリアンペアの駆動電流が必要であると仮定し，１６チャンネル同時に”１”を転送するとした場合，極めて高い周波数成分を含んだ１６０ミリアンペアのパルス電流が生じることになり，駆動源の大容量化に加えて電源線等に誘導される雑音の雑音源となる。また，そうした瞬時電流ばかりでなくデータ転送レートの高速化に比例して周辺回路の消費電力が増大するため，高速転送実現のネックになっていた。
【０００８】
更に第３には，せっかく接栓コネクタをなくした非接触方式にもかかわらず表裏逆挿入に対する配慮が欠けており，使用者に対する制限事項が付記されるなど使い勝手面での向上がなされないという問題があった。
【０００９】
本発明の目的は，物理的なシールドスペースを設けることなくコイル間のクロストークに起因する誤動作を防止することが可能な小型・高密度で信頼性に優れた非接触並列データ転送メモリカードを提供することにある。
【００１０】
本発明の他の目的は，電磁結合による非接触多数ビット並列転送方式を用いてもデータ転送時に発生するピーク電流の大きさを制限することによって，小型・高密度で信頼性に優れた非接触並列データ転送メモリカードを提供することにある。
【００１１】
本発明の更に他の目的は，高速動作時の大電力消費に対応すると共に外部装置がカード側へ電力を真に供給したことを確認してからデータ転送動作を開始する信頼性に優れた非接触並列データ転送メモリカードを提供することにある。
【００１２】
本発明の更に他の目的は，メモリカードの表裏を意識することなくデータ送受信装置（パソコンなど）への挿入が可能な使い勝手の良い非接触並列データ転送メモリカードを提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために，携帯型メモリ装置へのアクセスデータを並列転送するために設けた第１のコイル群と，前記携帯型メモリ装置に少なくも書き込みデータを供給するデータサーバと該データサーバより前記第１のコイル群にデータを供給するため該第１のコイル群の各コイルに対向するように設けられた第２のコイル群と，前記データ転送時に前記第１のコイル群と前記第２のコイル群を対向状態で近接して保持せしめる非接触保持手段と，前記第１のコイル群と前記第２のコイル群間を並列に転送するデータをパルス列として発生する少なくも前記データサーバ内に設けた遅延手段を有する並列パルス発生手段とを設け，前記遅延手段は前記並列パルスを少なくも第１のビット数からなる第１の並列パルス群と，第２のビット数からなる第２の並列パルス群とに分割し，且つ，前記第１の並列パルス群の並列転送タイミングよりも前記第２の並列パルス群の並列転送タイミングを少なくも各ビットのパルス幅より長い時間遅延させる手段とよりなることを特徴とする。
【００１４】
更にまた，上記遅延させる手段に替えて，上記第１のコイル群および上記第２のコイル群の各対向するコイル対のうちの第１のコイル対に対して隣接する受信側コイルに生ずるクロストーク成分を打ち消すため，前記第１のコイル対の転送信号の一部を前記隣接受信側コイルに位相を逆転して供給する手段とよりなることを特徴とする。
【００１５】
更に本発明は，上記装置およびその方法に係わり，またその構成要素である新規なＩＣメモリカードに関する。即ち，本発明によるＩＣメモリカードは，上記データサーバに設けられた第２のコイル群を構成するコイルに対し，各コイル毎に対向してアクセスデータを並列転送するために設けた第１のコイル群と，該第１のコイル群を前記第２のコイル群を構成する各コイル毎に近接して対向させて並列にデータを転送させる際に該データを並列パルスとして発生する手段と並列パルスとして受信する手段のうちの少なくも一つの手段を設け，前記並列パルスは，少なくも第１のビット数からなる第１の並列パルス群と第２のビット数からなる第２の並列パルス群とに分割し，且つ，該第２の並列パルス群の転送タイミングは前記第１の並列パルス群の各ビットのパルス幅より少なくも長い時間遅延させる並列パルスよりなることを特徴とする。
【００１６】
更にまた本発明によるＩＣメモリカードは，上記遅延させることに替えて，上記第１のコイル群および上記第２のコイル群の各対向するコイル対のうちの第１のコイル対に対して隣接する受信側コイルに生ずるクロストーク成分を打ち消すため，前記第１のコイル対の転送信号の一部を前記隣接受信側コイルに位相を逆転して供給する手段とよりなることを特徴とする。
【００１７】
上記事項をより具体的に示すと，同一タイミングで設定された並列ビットの転送データを例えば２乃至４グループに分割（例えば４グループ分割の場合は，１６ビットデータをそれぞれ４ビットずつの４グループに分割）し，各グループごとに異なる遅延時間の遅延回路とエッジ検出微分回路を挿入するようにした。
【００１８】
また，複数の送信コイルの中の隣接するコイルには前記異なるタイミンググループのデータ線を接続するようにした。
【００１９】
また，異なるタイミンググループで送られてくる複数の受信コイルに対応するゲート回路と前記それぞれのタイミングを予測して定めたタイミング発生回路を設けるようにした。
【００２０】
また，受信コイルに補助受信コイルを設け隣接する受信コイルに前記補助受信コイルを接続するようにした。
【００２１】
また，送信コイルへの駆動電流よりも少ない逆位相の電流を隣接する送信コイルへ印加するようにしたものである。
【００２２】
また，電磁結合用コイルの一端に送信用駆動回路と受信用アンプ回路を接続するようにした。
【００２３】
上記他の目的を達成するために，外部装置（サーバ）側には電源供給のためのスプリング部材で構成された電極端子を設け，カード側にはその外壁部に外部電源受給のための板状電極端子を密接するようにした。
【００２４】
また，カードの表裏逆挿入防止用の溝部分に上記外部電源受給のための電極端子を埋め込むことも適用可能である。
【００２５】
また，外部装置（サーバ）側の電源と外部カードへの電源供給電極の間に抵抗を挿入しすることも適用可能である。
【００２６】
上記他の目的を達成するために，電磁結合用送信コイル列の一端（最前部，若しくは最後部）に位置するコイルに供給する信号の位相を前記コイル列の残る一端側に位置するコイルへ供給する信号に対して９０度遅らせる回路を挿入することも適用可能である。
【００２７】
また，電磁結合用受信コイル列の最前部に位置するコイルからの受信信号と最後部に位置するコイルからの受信信号との，即ちコイル列の両端に位置するコイルで受信した信号の相対的位相差を検出する回路と，前記コイル列から受信した信号の並び順を入れ替えるマルチプレクサ回路を設けることも適用可能である。
【００２８】
上記両端部に位置するコイルからの受信信号出力を整流する手段を設けることも適用可能である。
【００２９】
【作用】
並列データビットをグループ別に異なる遅延時間の遅延回路を通し，そのエッジを微分した波形は，信号送信用コイルの駆動タイミングパルスとして用いることができる。それによって，コイル駆動電流のピーク電流が時間軸方向に分散されることになり，例えば４種類の遅延時間の遅延回路を設けた事例では前記ピーク電流の値が４分の１に低減され，外部供給電源の設定容量が大幅に緩和されると共にメモリカード内部におけるパルス性ノイズ源のエネルギが小さくなるため小型で信頼性に優れた非接触並列データ転送メモリカードシステムを実現することができるという効果がある。
【００３０】
また，信号の転送用コイル群（列）の隣接するコイルに異なるタイミングのパルスを用いて駆動することにより，隣接コイル同士の磁力線（フラックス）が加算されて強調されることがないため漏洩磁界強度が小さいことになりその他のコイルに対するクロストーク量が低減されることになる。それによって，コイル間シールド等の物理的対策が不要となり，小型で信頼性に優れた非接触並列データ転送メモリカードシステムを実現することができるという効果がある。
【００３１】
また，予測タイミング発生回路では対応する受信コイルへ信号が誘導されてくるであろう予測期間幅のパルスをゲート回路のゲート信号として発生させることにより，前記予測期間外，例えば隣接コイルへの駆動タイミング時に生じたクロストーク雑音などは前記ゲート回路を通過させないように動作する。それによって，例え大きなクロストーク雑音が隣接コイルなどから誘導された場合においても，その影響を全く受けることがないので，小型で信頼性に優れた非接触並列データ転送メモリカードシステムを実現することができるという効果がある。
【００３２】
また，補助受信コイルは隣接するコイルへのクロストーク誘導電圧量に等しい電圧が受信できるような巻数に設定し前記隣接コイルと逆位相になるように直列接続するこにより隣接コイルにおけるクロストーク成分はプラス・マイナス相殺されるように動作する。それによって，隣接コイルへのクロストークが生じることに起因する誤動作を防止することができ信頼性に優れた非接触並列データ転送メモリカードシステムを実現することができるという効果がある。
【００３３】
また，隣接する送信コイルへ印加した逆位相の駆動信号は前記隣接送信コイルと対になって対向する隣接受信コイルへのクロストーク成分を相殺するように動作する。それによって，隣接コイルへのクロストークが生じることに起因する誤動作を防止することができ信頼性に優れた非接触並列データ転送メモリカードシステムを実現することができるという効果がある。
【００３４】
また，同一コイルに送信用駆動回路と受信用アンプ回路を接続することにより，上記タイミングシフトされた駆動信号の隙間部分に前回のサイクルで転送されてきたデータを送り返すことができる。それによって，メモリへの書き込み後の読みだしチェック，所謂リード・アフタ・ライト・チェックが転送コイルの数を増やすことなく，またピーク電流の増加を招かずにできるので，小型で信頼性に優れた非接触並列データ転送メモリカードシステムを実現することができるという効果がある。
【００３５】
また，外部装置（サーバ）側からカード側への電源供給用電極端子はそれぞれ２ピン用意すれば良いので比較的堅牢な構造を採用することが可能であり，また，比較的大きな電力を磁気学的にトランス構造で供給する手法と較べて実装空間が少なくてすむことになる。それによって，高速度動作時の大電力消費にも対応可能な小型で信頼性に優れた非接触並列データ転送メモリカードシステムを実現することができるという効果がある。
【００３６】
また，カード側の表裏逆挿入防止用切り込み溝部分に設けた電源供給受け入れ用電極端子の構造によれば，カードの狭い凹面部に位置するため手指が接触することによる汚れに起因する接触不良を予防することができる。それによって，高速度動作時の大電力消費にも対応可能な小型で信頼性に優れた非接触並列データ転送メモリカードシステムを実現することができるという効果がある。
【００３７】
また，外部装置側の供給電源ラインに挿入された抵抗の電位降下をみることにより実際の負荷が接続されたことを確認すること，即ち，データ送受信を行なうべきカードが外部装置（サーバ）へ挿入され電力の供給が始まったことを検出することができる。それによって，電源の接続に何らかの異常が発生しカードに対する外部からの電源供給がなされないままの状態でデータの高速転送が開始されるという事態を防止できるので，小型で信頼性に優れた非接触並列データ転送メモリカードシステムを実現することができるという効果がある。
【００３８】
また，電磁結合送信用コイル列の両端に位置するコイルへ供給する信号の位相差を９０度シフトさせるということは，メモリカードの挿入受入れ側（例えばパソコンなど）が突起物等による機械的手法によらずに挿入面の左右位置を宣言することになる。それによって，メモ値カードの誤挿入の検出ならびに修正が容易に行うことが可能となるため使い勝手の良い非接触並列転送メモリカードを提供することができるという効果がある。
【００３９】
また，電磁結合受信用コイル列の両端に位置するコイルへ誘導された信号の位相差を検出する回路は，メモリカードの表面（６面体の薄板構造からなるメモリカードの中で，面積の小さい順に２面の長手方向側面と２面の横手方向側面，残りの２面を表面と裏面という表現で便宜上呼称する）を上若しくは右にして挿入されたのかそれともその逆で前記メモリカードの表面を下若しくは左にして挿入されたのかを検出するように動作する。それによって，前記逆挿入事例（メモリカードの表面部を下若しくは左にして挿入した状態）であると認識したときは，受信コイル列の並び順，即ちデータの並び順を左右入れ替えた状態となるようにマルチプレクサ回路が動作するので，メモリカード挿入時にメモリカード表裏を考慮する必要がなくなるため使い勝手の良い非接触並列転送メモリカードを提供することができるという効果がある。
【００４０】
また，電磁結合受信用コイル列の両端に位置するコイルへ誘導された信号を整流する手段は，上記表裏入替え挿入検出のための信号から直流電圧を発生するように動作する。それによって，データ転送時の外部電源受給用コイルと表裏入替え挿入検出用コイルを兼用することになり，外部電源受給用コイルの増設手段等を講ずるまでもなく電源供給面においてもメモリカード挿入時にメモリカード表裏を考慮する必要がなくなるため使い勝手の良い非接触並列転送メモリカードを提供することができるという効果がある。
【００４１】
【実施例】
実施例の具体的構造の説明に先立ち，構造の緒元を規制する背景要因，特に転送コイル間のクロストークについて述べる。以下，実際に生ずるクロストークを調べるために行なった実験のデータならびに外形寸法上の制約などを勘案して試作し，実験した本実施例相当の転送コイルモジュールについて，図を用いて説明する。
【００４２】
図１６（ａ）はチャネル間クロストーク実験のための測定回路である。一次（送信）側コイルＴ０１，Ｔ１１，Ｔ２１およびＴ３１に対応する二次（受信）側コイルＴ０２，Ｔ１２，Ｔ２２およびＴ３２は，それぞれフェライトコアボビンにエナメル被覆線を１０ターン乃至２０ターン巻取り，相対峙するコイル同士，例えばＴ０１とＴ０２，Ｔ１１とＴ１２などの組合せで一種の電磁結合トランスを形成する。一次側および二次側それぞれのコイルブロック（コイル列）内でのコイル用フェライトコア間の間隔寸法を実験変数として可変とし，一次側コイル用フェライトと二次側コイル用フェライトとの間隙寸法をパラメータとして固定し，幾通りか調べた。実際の実験ではこのパラメータ値も変数とした。図１６（ａ）に示すように一次側駆動信号は，ｅ０ボルト振幅のパルス信号を抵抗Ｒｄ（実験ではｅ０：＋５Ｖ，Ｒｄ：４７０Ω）を介して一次側コイルＴ１１およびＴ３１に印加した。なお，Ｔ３１には図示のように抵抗Ｒｄ（４７０Ω）とトグルスイッチＳＷの接点が直列に挿入されている。二次側コイルＴ１２には負荷抵抗ＲＬ（４７０Ω）を接続し，正規の受信レベルｅ１をオシロスコープで観測し，隣接コイルＴ２２にも負荷抵抗ＲＬ（４７０Ω）を接続し，クロストークレベルｅ２を同様手段で観測した。図１６（ｂ）はその実験結果を示す測定データである。横軸はコイルを巻きつけたフェライトコアのコイルブロック内の隣接間隔であり，縦軸は一次側駆動電圧ｅ０を０デシベル（ｄＢ）としたときの二次側への誘導電圧をデシベル表現で示したものである（例えば，１０分の１に減衰して伝送されると，−２０ｄＢになる）。正規の誘導電圧ｅ１即ち２次側への誘起電圧は，コア間隔やスイッチ（図１６（ａ）参照）開閉の有無に関係なくほぼ一定の値で−１１ｄＢ（約１．４ボルト）となっている。しかし，隣接コイルへの誘導即ちクロストーク電圧ｅ２は，コア間隔が狭くなるほど大きな値となっている。例えば，隣接間隔１ミリメートルのときでは−３０ｄＢ（約３２分の１）であり，１５６ミリボルトのクロストークが発生する。ここで，スイッチ（図１６（ａ）参照）を閉にしてコイルＴ３１にも駆動電流を流すと，その両方へ隣接する二次側コイルへのクロストーク電圧ｅ２は，−２４ｄＢ（５ボルトの約１６分の１；３１２ミリボルト）まで上昇していることがわかる。
【００４３】
図１７は，メモリカードの従来規格として広く実施されているＰＣＭＣＩＡ（Personal Computer Memory Card International Association）規格・タイプIIIメモリカードの外観図，および，それに非接触並列転送コイルを適用した場合を想定した図である。前記タイプIIメモリカードは，縦８５．６ミリメートル，横５４．０ミリメートル，厚さは挿入に必要な周辺部および従来型接触式接栓部で３．３ミリメートル，中央部厚さで５．０ミリメートルと規定されている。このような寸法で成形されたカードケース９０の内部にはメモリなどの部品を実装するプリント回路基板９１が収納されており，通常は接栓部（図示の下端部）に６８ピンの接触式コネクタが配置される。ここで，本発明のように非接触転送化をを図るためには，上記接触式６８ピンコネクタの替わりに電磁結合用コイルを取り付ける必要がある。なおこの場合，上記規格に合わせつつ上記図１６（ｂ）で示すクロストークを避けて，当初１６ピンを採用することも可能である。上記規格との整合性を考慮し非接触並列転送コイルを用いる場合も，コアーホルダ９２の長手方向寸法は５０ミリメートル以下であることが要求される。ここで，１６チャネルのコイルを配列する場合，図示のように３ミリメートル以下のピッチでコイルを配置することが必要となる。
【００４４】
図１８は，本実施例で使用し，実用化しつつあるコイルアレイの外観図である。コアーホルダ９２には，図示のように２ミリメートル角の「コの字」型単体フェライトコア９３を１ミリメートル間隔（図１６（ａ），（ｂ）の実験結果により実用化可能範囲を決定）で１６個取り付ける。上記コアーホルダ９２は，ガラス部材等の非誘電体を使用し，縦４ミリメートル，横４８ミリメートル，厚さ０．３ミリメートルの板状体であり，プリント回路基板９１に面実装はんだ付けされている。
【００４５】
以上１６チャネルのコイルブロックの場合について詳述したが，接触方式の場合は既に上記ＰＣＭＣＩＡ規格にもあるとおり６８ピンなどが実用化されているため，非接触方式である本発明の並列転送装置も更に高密度化が望まれる。その場合，特に問題になるのは図１６（ｂ）に示すような隣接コイル同士のクロストークであり，このような電磁誘導ノイズは隣接コイル間隔が１ミリメートル以下になると急激に増加することが前記図１６（ｂ）からも明らかである。なお，このようなクロストークは高密度化が極度に進んだ場合，単に電磁結合による電磁誘導だけでなくコイル間の静電結合による静電誘導が生ずることも予測される。
【００４６】
本発明は，以上のようなクロストークを避け，また，パルスエネルギの集中を避けた新規な非接触並列データ転送装置およびそれを用いた携帯型メモリ装置を提供するものである。以下，各実施例によりその具体的構成内容を詳細に説明する。
【００４７】
先ず，第１の実施例を図を用いて以下説明する。
【００４８】
図１は，第１の実施例で用いたデータ供給装置（パソコンなどのデータサーバ）と非接触並列転送メモリカードのブロック図でありデータ転送に関連する個所のみを抽出したものである。パソコン機能を流用したデータ供給装置９の内部バス１１に含まれるデータバスおよびアドレスバスおよび専用制御線はデータ送信制御回路３に入力し，８ビットのデータ列並びにリード・ライト制御信号に変換し出力する。即ち，データ転送の先頭部分ではメモリカード側の指定アドレス番号（実施例では２０ビットで指定）を８ビット並列データ（バイト単位データ）として３回に分けて先ず出力し，その後転送すべきデータ列をバイト単位で順次出力し，同時にメモリへの書き込み要求信号ＷＴＲＥＱ（データをパソコン側が読み込む場合は読み込み要求信号ＲＤＲＥＱ）データ出力ごとに発生する。ここで，８ビットの出力データは偶数番号（ビット０，ビット２，ビット４およびビット６）の４ビットと奇数番号（ビット１，ビット３，ビット５およびビット７）の４ビットに分割し，前者の偶数番号ビットデータ列はαタイミング遅延回路４−１へ，後者である奇数番号ビットのデータ列はβタイミング遅延回路４−２にそれぞれ振り分けて入力される。前記αタイミング遅延回路４−１とβタイミング遅延回路４−２は，２相クロック制御概念（メインクロックの１周期内を基準となる基準相とその基準から１８０度遅れた遅延位相の２つのタイミング基準を設けておく方式）における基準位相タイミングαで制御されるレジスタおよびパルス化回路と遅延位相タイミングβで制御されるレジスタおよびパルス化回路でそれぞれが構成されている（詳細図示省略）。前記αタイミング遅延回路４−１の出力は，前記αタイミングに同期したパルス化（最大データ転送周期の４分の１時間幅パルス）ＲＺ（リターンゼロ；信号レベルは常時「０」を示すレベルにあり，データが「１」の時にのみ「１」を示すレベルになるが所定時間経過後には「０」レベルに必ず戻るデータ表現方式）信号であり，α相データバス１２−１とコイル駆動回路５を経由して送信用コイル列１の偶数番号コイル１−０と１−２と１−４と１−６を駆動（所定電流をコイルに流す）し，前記一方のβタイミング遅延回路４−２は前記βタイミングに同期したパルス化ＲＺ信号を出力し，β相データバス１２−２およびコイル駆動回路５を経由して送信用コイル列１の奇数番号コイルである１−１と１−３と１−５と１−７を駆動する。前記送信コイル列１に対応する位置に配置した受信コイル列２を構成する個々のコイル２−０乃至２−７には，前記送信コイル１−０乃至１−７への駆動電流の大きさに比例した電磁誘導信号を受信する。即ち，αタイミングに同期したパルス化ＲＺ信号は，受信コイル２−０および２−２および２−４および２−６で受信し，一方，βタイミングに同期したパルス化ＲＺ信号は，受信コイル２−１および２−３および２−５および２−７で受信し，受信アンプ回路６および受信データバス１３を経由してそれぞれのタイミングで受信制御回路７の内部を構成するセットリセット型フリップフロップ（詳細構成の図示省略）をセット（データが「１」の場合のみ）する。ここで，転送データ列の先頭部３バイト分はアドレス情報であ��ことを前記受信制御回路７が認識しメモリ８に対するアドレスバスデータを更新（書き込み先頭アドレスが設定されたことになる）し，その後の受信データはメモリ８のデータバスに乗せると共に書き込み許可信号ＷＥ（Write Enable）信号を発生（送信コイル１−８および受信コイル２−８を経て事前に受信した書き込み要求信号ＷＴＲＥＱを受けたことを反映）し，そのＷＥ信号の後エッジを用いて前記アドレスバスデータをプラス１しておくことで次のメモリアドレスへの書き込みに備えることになる。なお，前記メモリ８の内容を読み取るには，パソコン（データ供給装置）９側から読み取り要求信号ＲＤＲＥＱを送信コイル１−９を駆動し受信コイル２−９経由で受信制御回路７に与えることによってなされるが，その際の読み取り回路系は煩雑となるためここでは図示を省略した。図２は非接触転送メモリカードの信号入力部をもう少し詳細に示す論理展開図である。非接触転送メモリカード１０の内部は受信コイル列２と受信アンプ回路６と受信制御回路７のデータ入力関連部のみを図示し，他の構成ブロックは煩雑さを防ぐため省略してある。ゲート信号発生回路４１は，システムクロック２ｆＣＬＫ（データ供給装置側から別途手段で供給を受ける）をベースとして使用しαタイミングで送信されてくる信号を受け入れるためのゲート信号（αＧ）４５およびβタイミングで送信されてくる信号を受け入れるためのゲート信号（βＧ）４４およびセット／リセットタイプのフリップフロップ４３−０乃至４３−７に対するリセット信号などを発生する。一方，受信コイル列２の中でαタイミング送信信号を受信するグループに属するコイル２−０，２−２，２−４および２−６は，受信アンプ回路６を経由して前記αゲート信号４５を一方の入力とするゲート回路４２−０，４２−２，４２−４および４２−６にそれぞれ入力しそれらゲートされた信号はフリップフロップ４３−０，４３−２，４３−４更に４３−６のそれぞれのセット端子へ接続し，前記受信コイル列２の中でβタイミング送信信号を受信するグループに属するコイル２−１，２−３，２−５および２−７も，受信アンプ回路６を経由して前記βゲート信号４４を一方の入力とするゲート回路４２−１，４２−３，４２−５および４２−７にそれぞれ入力しそれらゲートされた信号はフリップフロップ４３−１，４３−３，４３−５更に４３−７のそれぞれのセット端子へ接続され，１バイト分の転送データがフリップフロップ４３−０乃至４３−７にセットされる。即ち，ゲート回路４２−０乃至４２−７の作用によって転送が予測されるタイミング近傍以外の信号成分はフリップフロップ４３−０乃至４３−７へ伝達されることが禁止される。
【００４９】
図３は，上記第１の実施例を説明するデータ部分（アドレス部分は省略）のタイムチャート図である。以下，前記図１を参照しながら説明する。送信制御回路（図１の３）へ与えるクロックは転送周波数の２倍の周波数（実施例では２０メガヘルツ）の矩形波信号２ｆＣＬＫであり，ホスト側コントローラ（図１のデータ供給装置９）から外部メモリカードへの書き込み命令ＷＴＣＯＭと同時に書き込むべきデータＤＡＴＡ０乃至ＤＡＴＡ７が与えられる。ここで，前記ＤＡＴＡ０乃至ＤＡＴＡ７が１６進表現で「ＦＦ」（８ビットデータの総てのビットが「１」），「０Ｆ」（上位４ビットが「０」で下位４ビットが「１」），「Ｆ０」（上位４ビットが「１」で下位４ビットが「０」）最後が「ＦＦ」であったものと仮定し図示した。前記送信制御回路内部のラッチレジスタにはαタイミングで作動するグループ（ＤＡＴＡ０α，ＤＡＴＡ２α，ＤＡＴＡ４α，ＤＡＴＡ６α）とβタイミングで作動するグループ（ＤＡＴＡ１β，ＤＡＴＡ３β，ＤＡＴＡ５β，ＤＡＴＡ７β）に交互に振り分けられており，それぞれのタイミングの立ち下がりエッジでデータがセットされる。上記レジスタ出力ＤＡＴＡ０α乃至ＤＡＴＡ６αと前記２ｆＣＬＫのα部の否定信号との論理積（２ｆＣＬＫのα部がローレベルの時を「真」とする論理積）を行った出力信号（＃０−ＤＲＩＶＥ，＃２−ＤＲＩＶＥ，＃４−ＤＲＩＶＥおよび＃６−ＤＲＩＶＥ）と，同じく上記レジスタの出力ＤＡＴＡ１β乃至ＤＡＴＡ７βと前記２ｆＣＬＫのβ部の否定信号との論理積を行った出力信号（＃１−ＤＲＩＶＥ，＃３−ＤＲＩＶＥ，＃５−ＤＲＩＶＥおよび＃７−ＤＲＩＶＥ）は，対応する送信コイル列（図１の１）の個々のコイル（図１の１−０乃至１−７）への駆動電流波形となる。
【００５０】
図４（ａ），（ｂ）は，本実施例におけるデータ送受信時の実装状態を示す外観図であり，同図４（ａ）は上面からみた断面図，同図４（ｂ）は側面からみた断面図を示すものである。データ供給装置９の切れ込み部の最奥部に送信用コイル列１を底面に並行に配置し，受信用コイル列２を前記送信用コイル列１に対応するように配置した非接触並列転送用メモリカード１０を前記切れ込み部に挿入することで，コイルによる電磁結合作用によりデータが転送される。この時，前記送信用コイル列１と受信用コイル列２の間隙は可能な限り狭くすることにより転送効率が向上するため，永久磁石による吸引力もしくは機械的なバネの反発力を利用した相互作用によって前記２組のコイル列１，２を密着させる方向に力が作用するような構造が採用される（図示省略）。
【００５１】
本第１の実施例によれば，送信コイルへの駆動に付随する電流のピーク値が２分の１になり，特に，カード側からデータを送り返すとき，即ち，メモリデータの読み取り時（図示および説明を省略した）においては電源回路の小型化に寄与するばかりでなく，雑音信号源のエネルギが半減されることになるため，信頼性の高い電磁結合方式の非接触並列転送メモリカードシステムを実現することができる。また，隣接コイル間は異なるタイミングで駆動されており，更に，隣接コイルの駆動タイミングで誘導されるノイズ信号はゲート回路で排除しているため，誘導コイルを多数用いた場合の致命的欠陥であるクロストークノイズによる誤動作の心配がなくなり，極めて信頼性の高い非接触並列転送メモリカードシステムを提供することができるという効果がある。
【００５２】
なお，上記実施例では２回のタイミングに振り分けてデータを転送しているが，この振り分けタイミング数を３，４，５と増やして行くことも当然のことながら可能であり，その数が多いほどデータ送受信に要する時間は長くなるが，その反面でピーク電流値も平準化されて少なくなるため上記効果が更に強化されるという効果がある。
【００５３】
次に，第２の実施例を図を用いて説明する。第２の実施例はカードの表裏（上下）を逆向きに挿入（第１の実施例図４参照）しても対処できるように対策した一例である。
【００５４】
図５は，第２の実施例で用いたデータ供給装置（パソコン）９と非接触並列転送メモリカード１０のデータ転送に関連する個所のみを抽出したブロック図である。本図は第１の実施例における図１に対応しており，そのデータ供給装置９側における図１との主な相違点は送信用コイル列１を構成するコイル１−０乃至１−７および１−８，１−９の両端部に特殊信号送信用コイル１−Ｒと１−Ｌと該追加コイルに信号を供給するための回路などを追加したことであり，メモリカード１０側における主な相違点は受信用コイル列２を構成するコイル２−０乃至２−７および２−８，２−９の両端部に特殊信号送信用コイル２−Ｒと２−Ｌと該追加コイルからの受信信号を処理するための回路などを追加したことである。従って，前記図１の説明と重複する部分の説明は基本的に省略する。発信回路２１で発生した矩形波信号は，コイル駆動回路５−Ｒを経て増設した一方の送信コイル１−Ｒを駆動すると同時に位相遅延回路２２で信号位相を９０度遅らせた後コイル駆動回路５−Ｌを経て残る一方の増設コイル１−Ｌに信号を供給する。一方，メモリカード１０側は，第１の増設受信コイル２−Ｒで受信し受信アンプ回路６−Ｒで増幅し整形した信号と，第２の増設受信コイル２−Ｌで受信し受信アンプ回路６−Ｌで増幅し整形した信号を位相比較回路２３へそれぞれ入力することによって相対的な位相差を比較し，ビット並べ替え回路２４に対する並べ替え指令信号を発生する。ここで，図示のような状態，即ち，第１の送信用増設コイル１−Ｒの信号を第１の受信用増設コイル２−Ｒが受け取り，第２の送信用増設コイル１−Ｌの信号を第２の受信用増設コイル２−Ｌが受けたものと想定した場合（前記位相比較回路のＡ入力に対してＢ入力側の位相が９０度遅れている状態）は，表面を上にしてメモリカード１０がデータ供給装置９へ挿入された正常挿入と判定し，ビット並べ替え回路２４に対して並べ替え指令を発行しないようにする（即ち，第１の実施例における図１および図２で説明した状態を保持することになる）。反対にメモリカード１０が裏面を上にして挿入されるとメモリカード１０側だけがデータ供給装置９に対して図示状態から１８０度反転した状態になる。即ち，第１の送信用増設コイル１−Ｒは第２の受信用増設コイル２−Ｌに対面し，また，送信コイル１−０は受信コイル２−９と対面し更に送信コイル１−１は受信コイル２−８に対面することになり，以下同様に図示の上下が入れ替わって対面し，最後に第２の送信用増設コイル１−Ｌは第１の受信用増設コイル２−Ｒと向き合わせになる。この状態（前記のように裏面を上にして挿入した状態）では，前記位相比較回路２３のＡ入力はＢ入力よりも位相が９０度遅れていることになるためビット並べ替え回路２４に対してビット並べ替え指令を発行し，同並べ替え回路２４の出力では前記正常挿入時と同じ信号配列になるように上下のビットを順番に入れ替えるように動作させる。即ち，受信コイル２−９の受信データ線は受信コイル列２の中心から対称の位置にある受信コイル２−０の受信データ線と入替え，以下同様に，受信コイル２−８の受信データ線と受信コイル２−１の受信データ線，受信コイル２−７の受信データ線と受信コイル２−２の受信データ線，受信コイル２−６の受信データ線と受信コイル２−３の受信データ線，受信コイル２−５の受信データ線と受信コイル２−４の受信データ線，をそれぞれ入れ替えることになる。
【００５５】
図６は，本実施例で採用したデータ転送時のカードへの電源供給方法を示すブロック図である。送信用コイル列１の一方の端部に増設した挿入方向判別用の第１の送信コイル１−Ｒには発信回路２１の出力信号をそのまま印加し，他の一方の端部側の送信用第２の増設コイル１−Ｌには前記発信回路２１の信号を位相遅延回路２２によって位相を９０度遅らせた信号を印加している。メモリカード１０側では前記送信側増設コイルに対応する受信用第１の増設コイル２−Ｒと第２の増設コイル２−Ｌの相対的位相差を位相比較回路で比較する（前述図５の項を参照，但しこの場合の受信アンプ回路６−Ｒ，６−Ｌは単なる波形整形回路としてのみ機能する）と共に，整流ダイオードＤ３１，Ｄ３２でそれぞれの信号は整流され抵抗Ｒ３３とコンデンサＣ３４によって平滑化した電力を外部供給電源とし（実際は３端子安定化電源用ＩＣを経由させて用いたが図示を省略した），電源切り替え回路３６を用いて内臓電池３５と切り替えてメモリカード１０の内部回路へ供給する。
【００５６】
本第２の実施例によれば，高速データ転送時に必要とされるカード側の電力供給をパソコン（データ供給装置）側から電磁結合（トランス）で行う手段とカードの表裏逆転挿入に対処する手段の一部が共用できるので，小型・軽量で使い勝手の優れた非接触並列転送メモリカードを提供することができる。
【００５７】
次に第３の実施例を図を用いて説明する。
【００５８】
図７は，転送用のコイルを送受信兼用で用いるメモリカードシステムのブロック図であり，第１の実施例における図１に対応しており重複する説明は原則として省略する。本実施例ではデータ供給装置９側でメモリデータの書き込み・読みだしをコントロールする方式であり，書き込み時にはＷＴＲＥＱを送信コイル１−８と受信コイル２−８経由で，また，読みだし時にはＲＥＲＥＱを送信コイル１−９と受信コイル２−９経由でそれぞれメモリカード側の受信制御回路７へ伝達することによって実行される。メモリ８へのデータ書き込み時の書き込みデータは送信制御回路３とαタイミング遅延回路４−１およびβタイミング遅延回路４−２並びにコイル駆動回路５を経由し，送信用コイル列１（本実施例では送受信兼用コイルであるが，第１および第２の実施例における呼称を便宜上継承する。以下，受信用コイル列２およびそれらを構成する個々のコイル１−０乃至１−７，２−０乃至２−７についても同様とし，便宜上従来呼称を継承する）から受信用コイル列２へ転送し，受信アンプ回路６並びに受信制御回路７を経由してメモリ８の所定番地に書き込まれる。一方，メモリ８の所定番地に書き込まれているデータを読みだすには，メモリカード側に付加（前記第１図との比較で付加したことを意味する。以下同様）した送信制御回路３ｂとαタイミング遅延回路４−１ｂおよびβタイミング遅延回路４−２ｂ並びにコイル駆動回路５ｂを経由して受信用コイル列２の受信コイル２−０乃至２−７を送信コイルに転用することによってデータ供給装置９側へデータを逆送信する。逆送信されたメモリ８の所定アドレスデータは，送信用コイル列１を受信用に転用して転送されてきたデータを受信しデータ供給装置９側に付加された受信アンプ回路６ａと同じく付加された受信制御回路７ａに伝達されることによって，メモリデータの読みだし動作がなされる。このようにデータ供給装置９側とメモリカード１０側の双方に送受信機能を有することによって，メモリへ書き込んだデータを書き込み直後に読みだしてチェックする機能，いわゆるリード・アフタ・ライト・チェックも容易に実現できることを意味する。
【００５９】
図８は，前記リード・アフタ・ライト・チェック機能を作動させたときのタイムチャート図である。前記図７を参照しながら説明する。送信制御回路（図７の３）へ与えるクロックは転送周波数の２倍の周波数（実施例では２０メガヘルツ）の矩形波信号２ｆＣＬＫであり，ホスト側コントローラ（図７のデータ供給装置９）から外部メモリカードへの書き込み命令ＷＴＣＯＭと同時に書き込むべきデータＤＡＴＡ０乃至ＤＡＴＡ７が与えられる。ここでは，前記ＤＡＴＡ０乃至ＤＡＴＡ７が１６進表現で「ＦＦ」，「０Ｆ」，「Ｆ０」最後が「ＦＦ」であったものと仮定した。前記送信制御回路内部のラッチレジスタにはαタイミングで作動するグループ（ＤＡＴＡ０α，ＤＡＴＡ２α，ＤＡＴＡ４α，ＤＡＴＡ６α）とβタイミングで作動するグループ（ＤＡＴＡ１β，ＤＡＴＡ３β，ＤＡＴＡ５β，ＤＡＴＡ７β）に交互に振り分けられており，それぞれのタイミングの立ち下がりエッジでデータがセットされる。上記レジスタ出力ＤＡＴＡ０α，ＤＡＴＡ２α，ＤＡＴＡ４α，ＤＡＴＡ６αと前記２ｆＣＬＫのα部の否定信号との論理積（２ｆＣＬＫのα部がローレベルの時を「真」とする論理積）を行った出力信号（＃０−ＤＥＩＶＥ，＃２−ＤＲＩＶＥ，＃４−ＤＲＩＶＥおよび＃６−ＤＲＩＶＥ）と，同じく上記レジスタの出力ＤＡＴＡ１β，ＤＡＴＡ３β，ＤＡＴＡ５β，ＤＡＴＡ７βと前記２ｆＣＬＫのβ部の否定信号との論理積を行った出力信号（＃１−ＤＥＩＶＥ，＃３−ＤＲＩＶＥ，＃５−ＤＲＩＶＥおよび＃７−ＤＲＩＶＥ）は，対応する送信コイル列（図７の１）の個々のコイル（図７の１−０乃至１−７）への駆動電流波形となる。以上述べてきたデータ書き込み動作は第１の実施例と全く同じであるが，同図＃０−ＤＲＩＶＥ乃至＃７−ＤＲＩＶＥ波形の中で斜線個所がメモリへの書き込み直後に同一アドレスから読みだしたデータの逆送信波形である。即ち，０ビット目（＃０−ＤＲＩＶＥ）の一回目の「１」書き込み信号αＷ０−０に対応する読みだし逆送信波形はβＲ０−０であり，１ビット目（＃１−ＤＲＩＶＥ）の一回目の「１」書き込み信号βＷ１−０に対応する読みだし逆送信波形はαＲ１−０である。このような逆送信データを受けてデータ供給装置９は前回送信データとの比較を実行し転送系でのエラー発生の有無を調査し，所定のエラー処理を実行することになる。
【００６０】
なお，専用制御ライン（図７のＷＴＲＥＱおよびＲＤＲＥＱの系統も双方向転送が可能なようにしておくことによって，メモリカード側でエラーチェックを行い（パリティビットの付加若しくはＥＤＣ；エラーディテクトコードを付加することによって可能），その結果エラー発生時においてのみ前記ＷＴＲＥＱ若しくはＲＤＲＥＱラインに逆転送することもできる。
【００６１】
本第３の実施例によれば，送受信コイルの員数を増設することなく双方向へのデータ転送が可能になるばかりでなく，リード・アフタ・ライト機能やエラー発生時の報知機能などが容易に実現することができるので，小型・軽量で極めてデータ転送時の信頼性に優れた非接触並列転送メモリカードシステムを実現することができる。
【００６２】
次に第４の実施例を図を用いて説明する。
【００６３】
図９は第４の実施例の特徴部を抽出したブロック構成図である。データ供給装置９は送信用コイル列１と表裏逆挿入防止用ピン兼電源供給ピン５０−Ｖ，５０−Ｇと電流検出抵抗５２およびカード挿入信号５４，出力用コンパレータ５３などで構成され，その他省略部分は第１の実施例を示す図１と基本的に同じ構成となっている。非接触転送対応メモリカード１０は受信用コイル列２と表裏逆挿入防止溝内の表面部に配置した外部電源のカード側受電ピン５１ならびにボタン型電池３５，電源切り替え回路３６などで構成され，その他の図示省略部分は第１の実施例を示す図１と基本的に同じ構成となっている。ここで，データ供給装置９の所定位置にメモリカード１０が挿入されると，プラス電位（ＶＣＣ）供給ピン５０−Ｖと対応する受電ピン５１−Ｖならびにマイナス電位（ＧＮＤ）供給ピン５０−Ｇと対応する受電ピン５１−Ｇがそれぞれ接触し，電源切り替え回路３６の外部電源側に電圧が印加されると該切り替え回路３６は内臓のボタン型電池３５を切離し前記受電ピン５１−Ｖから供給された電源をカード側の電源として使用するようになる。このようにデータ供給装置側のＶＣＣが電源供給ピン５０−Ｖと５１−Ｖならびに５１−Ｇと５０−Ｇを経由して供給されることにより電流が流れると，検出抵抗５２の両端には電位が発生し電圧コンパレータ５３は反転してカード挿入信号５４を出力する。そのカード挿入信号５４を受けてデータ供給装置側のコントローラ（図示ならびに詳細説明は省略する）はデータの送受信を開始する。データの送受信は送信コイル１−０から１−９パルス電流を流すことによって受信コイル２−０から２−９へ電磁結合による誘起電圧が発生することによって非接触で行なわれる。
【００６４】
図１０（ａ），（ｂ）は第４の実施例を示す外観イメージ図である。
【００６５】
同図１０（ａ）はＩＣメモリカード１０の外観立体図である。図示の上下方向を表裏と規定すると表裏非対称の位置に刻み込まれた逆挿入防止溝の底辺部に受電ピン（端子）５１−Ｖ，５１−Ｇが固着され，受信用コイル列２が薄いモールド材で被われてカード先端部に配置されている。なお，前記受電ピン５１とカード１０の内部とはモールド材で物理的にシールされており，空気や水などは内部へ浸入できない構造になっている。
【００６６】
同図１０（ｂ）はデータ供給装置９へ非接触カード１０を挿入した状態の概念を示す断面図である。送信用コイル列１と受信用コイル列２は約０．５ミリメートルの間隙で接近し，Ｘ−Ｙ方向の相対的位置位置決め精度はプラス・マイナス約０．２ミリメートルの場合を示す。
【００６７】
図１１は隣接コイルへのクロストーク発生の主要原因を示す原理図である。ｎ番目の送信コイル１−ｎからの転送信号が対向する受信コイル２−ｎとそれに隣接する２個の受信コイル２−（ｎ−１）と２−（ｎ＋１）にどのように電磁結合され誘起電圧が発生するかを示している。先ず，コイル駆動回路５によって送信コイル１−ｎに図示のパルス電流Ｉｄが流されると該電流Ｉｄと前記受信コイル１−ｎの巻数に比例した密度の磁束が発生し，その主要な磁束Ｂ８１は対向する受信コイル２−ｎだけを通過して戻ってくるが，一部の漏洩磁束Ｂ’８２は隣接する２個の受信コイル２−（ｎ−１）と２−（ｎ＋１）をも通過し送信コイル１−ｎへ戻ってくる。その結果，受信コイル２−ｎには通過した磁束密度と巻数に比例した誘起電圧が発生し負荷抵抗ＲＬに反比例したパルス電流Ｉｒが発生し正規の信号成分が転送されたことになるが，前記した如く一部の漏洩磁束Ｂ’８２が隣接する２個の受信コイル２−（ｎ−１）と２−（ｎ＋１）を通過するため図示のようなクロストーク電流Ｉｒ’が隣接する前記２個の受信コイル２−（ｎ−１）と２−（ｎ＋１）に生じてしまうことになる。
【００６８】
図１２は本実施例で用いた第１のクロストーク低減方法を示す図である。本図では煩雑さを避けるため便宜上１個の送信コイル１−ｎと隣接する２個の受信コイル２−（ｎ−１）と２−（ｎ＋１）だけを抽出して示した。なお，受信コイルへの誘起電圧発生の原理は前記図１１で記述済みであり省略するが，前記図１１との相違点は受信コイル２−ｎに補助コイル２ａ−ｎと２ｂ−ｎを設け，隣接受信コイル２−（ｎ−１）に補助コイル２ｂ−（ｎ−１）更にもう一方の隣接コイル２−（ｎ＋１）にも補助コイル２ａ−（ｎ＋１）を設けたこと（実際には隣接受信コイル２−（ｎ−１）に補助コイル２ａ−（ｎ−１），もう一方の隣接コイル２−（ｎ＋１）にも補助コイル２ｂ−（ｎ＋１）を設けてあるが図示を省略した）である。上記補助コイルは漏洩磁束Ｂ’８２の作用によって発生する隣接コイルへのクロストーク誘起電圧に等しい電圧が磁束Ｂ８１プラス漏洩磁束Ｂ’８２の作用で発生するような巻数に設定してあり，前記クロストーク誘起電圧を打ち消すように（逆位相となるように）前記隣接コイル２−（ｎ−１）および２−（ｎ＋１）に対して接続する。即ち，コイル駆動回路５による送信データのパルス電流Ｉｄ（図示波形参照）が送信コイル１−ｎに流されることによって，対向する受信コイル２−ｎには正規の受信信号電流Ｉｒが発生（図示波形参照）し，例えば隣接コイル２−（ｎ−１）でみると同コイル２−（ｎ−１）に誘導されたクロストーク電流Ｉｒ’と補助コイル２ａ−ｎへの誘導電流Ｉｃとが相殺する方向で動作し前記隣接コイル２−（ｎ−１）の負荷抵抗へ流れる電流ＩＬはほゞゼロになる（図示波形参照）。
【００６９】
図１３は本第４の実施例で用いた第２のクロストーク低減方法である。先ず，コイル駆動回路５−（ｎ−１），５−ｎ，５−（ｎ＋１）の正側出力は所定の駆動電流となるように抵抗Ｒｄで電流を制限し，対応するそれぞれの送信コイル１−（ｎ−１），１−ｎ，１−（ｎ＋１）へ接続される。一方，前記コイル駆動回路５−（ｎ−１），５−ｎ，５−（ｎ＋１）の負側出力は抵抗Ｒｃを介してそれぞれの隣接する送信コイル，例えば図示中央のコイル駆動回路５−ｎであればその負側出力は隣接する送信コイル１−（ｎ−１）と１−（ｎ＋１）へそれぞれ個別の抵抗Ｒｃ経由で接続する。上記抵抗Ｒｃと前記抵抗Ｒｄとの比は対向する正規の受信コイル２−ｎへのみ作用する磁束（密度）Ｂ８１と隣接する受信コイル２−（ｎ−１）および２−（ｎ＋１）に作用してクロストーク雑音成分を発生する漏洩磁束（密度）Ｂ’８２の比（もう少し正確に表現するとＢ＋Ｂ’とＢ’の比を基準にし，総合的な磁気伝達損失を勘案して決定したもの）とほゞ同じにしてあり，前記抵抗Ｒｃを経て隣接する前記送信コイル１−（ｎ−１）と１−（ｎ＋１）に流されるパルス電流によって発生する磁束Ｂｃ８３は前記漏洩磁束Ｂ’８２とほゞ同じ密度で逆向きに発生するので，正規の受信コイルに隣接する前記受信コイル２−（ｎ−１）および２−（ｎ＋１）に作用する磁束はほとんどゼロとなるためクロストーク雑音成分電流Ｉｒ’も発生することがない。
【００７０】
本第４の実施例によれば，位相シフト手法（第１乃至３の実施例）によるクロストーク対策に較べて約２倍の転送レートを実現することができる（本実施例では最大２０メガバイト毎秒を確認した）という効果がある。
【００７１】
最後に，非接触並列転送ＩＣメモリカードの具体的応用事例を図１４および図１５を用いて説明する。
【００７２】
図１４は非接触並列転送ＩＣメモリカードを応用したＩＣプレーヤ１０’の外観図である。電源スイッチ６１をオンの位置にし，圧縮コード情報化した音響情報を受信用コイル列２から高速転送レート（１０メガバイト毎秒）で内部メモリへ書き込み，その後，＜ＰＬＡＹ＞スイッチ６６の操作でイヤホン７０を耳に当てることにより順次再生された前記メモリへの収録音響情報を聴くことができる。複数の音楽情報などがメモリへ収録されているときには選択用の＜＋＞スイッチ６２および同＜−＞スイッチ６３を操作し液晶表示パネル６９で曲名や曲番を確認してから前記＜ＰＬＡＹ＞スイッチ６６の操作で再生し，早聴きは＜ＦＦ＞スイッチ６４，早戻しは＜ＲＥＷ＞スイッチ６７，一時停止は＜ＰＡＵＳＥ＞スイッチ６５６５の操作でそれぞれ実行され，再生動作終了は＜ＳＴＯＰ＞スイッチ６６の操作で行なわれる。
【００７３】
図１５は上記非接触並列転送ＩＣメモリカードを応用したＩＣプレーヤ１０'内部の回路構成を示すブロック図である。圧縮された音響コード情報は受信用コイル列２から入力し転送制御回路７１とマイクロプロセッサ７２を経てＩＣメモリ８へ記録される。液晶表示パネル６９で確認しながら各種スイッチ６１，６２，６３乃至６８の操作で再生動作が実行されると前記メモリ８に収録されていた圧縮音響コード情報は，マイクロプロセッサ７２で伸長されＤＡコンバータ７３でアナログ信号に戻され増幅回路兼用のローパスフィルタを経由して出力される。なお，通常動作時の電源は内臓のボタン型電池３５が電源切り替え回路３６によって選択されているが，データ供給装置（情報サーバ）から情報吸収のためにセットされたときはカードの表裏（上下）逆挿入防止溝部に設けられた受電用電極ピン（端子）５１−Ｖ，５１−Ｇ経由で電源が供給され前記電源切り替え回路３６は前記内臓のボタン型電池３５を切離し外部供給の電源を使用するようになっている。
【００７４】
本実施例によれば，３２メガバイトのメモリに約７０分の音声情報が約３秒で収録できる瞬時ダビング機能を有し，かつ，防水性など耐環境性に優れたＩＣレコーダを容易に実現できるという効果がある。
【００７５】
【発明の効果】
本発明によれば，複数の電磁結合コイルを用いる非接触並列転送方式において，並列転送ビット数の増加に反比例して小さくなる転送コイルの寸法とコイル間隙の狭小化等に対しても，最大ネックであったコイル間クロストークによる誤動作を完全に防止することができるため，小型・高密度で高速転送が可能な電磁結合型非接触並列転送カードシステムを高い信頼性で供給できるという効果がある。
【００７６】
また，並列同時転送に伴う瞬間ピーク電流の平準化が図られるため電源回路系の負担が少なくなると共にパルス性電流に起因する雑音エネルギーも低減されることになり，小型・高密度で信頼性の高いシステムを実現できるという効果がある。
【００７７】
また，データ転送時の電源供給コイルとメモリカードの裏返し挿入検出手段とが共用できるため，小型で使い勝手に優れた電磁結合型非接触並列転送カードシステムを高い信頼性で供給できるという効果がある。
【図面の簡単な説明】
【図１】第１の実施例を示すデータ供給装置と非接触並列転送メモリカードの構成ブロック図である。
【図２】非接触並列転送メモリーカードの入力部を示す論理展開図である。
【図３】第１の実施例の一部を説明するタイムチャート図である。
【図４】データ供給装置へメモリカードを挿入したときの外観図である。
【図５】第２の実施例を示すデータ供給装置と非接触並列転送メモリカードの構成ブロック図である。
【図６】データ転送時の外部電源供給事例を示すブロック図である。
【図７】第３の実施例を示すデータ供給装置と非接触並列転送メモリカードの構成ブロック図である。
【図８】第３の実施例の一部を説明するタイムチャート図である。
【図９】第４の実施例を示すブロック図である。
【図１０】第４の実施例を示す外観イメージ図である。
【図１１】クロストーク雑音発生メカニズムを示す原理ブロック図である。
【図１２】第４の実施例で用いたクロストーク雑音低減対策の第１の方法を示すブロック図である。
【図１３】第４の実施例で用いたクロストーク雑音低減対策の第２の方法を示すブロック図である。
【図１４】非接触並列転送カードの具体的応用事例であるＩＣプレーヤの外観図である。
【図１５】非接触並列転送カードの具体的応用事例であるＩＣプレーヤの回路構成を示すブロック図である。
【図１６】電磁結合転送コイルのクロストーク実験回路図，および，その実験データを示す図である。
【図１７】ＰＣＭＣＩＡ規格メモリカードの外観および非接触コイルアレイの実装状態を示す図である。
【図１８】実施例で用いた実用化コイルアレイの外観図である。
【符号の説明】
１…送信用コイル列，２…受信用コイル列，３…送信制御回路
４…タイミング遅延回路，５…コイル駆動回路，６…受信アンプ回路
７…受信制御回路，８…ＩＣメモリ，９…データ供給装置（パソコン）
１０…非接触並列転送メモリカード，２１…発信回路，２２…位相遅延回路
２３…位相比較回路，２４…ビット並べ替え回路，３５…ボタン型電池
３６…電源切り替え回路，４１…ゲートタイミング信号発生回路
４２…ゲート回路，４３…データセット用セットリセットフリップフロップ
４４…αゲート信号（αタイミング信号受付期間設定パルス）
４５…βゲート信号（βタイミング信号受付期間設定パルス）
【図１】
0003653120.tif 000002
【図２】
0003653120.tif 000003
【図３】
0003653120.tif 000004
【図４】
0003653120.tif 000005
【図５】
0003653120.tif 000006
【図６】
0003653120.tif 000007
【図７】
0003653120.tif 000008
【図８】
0003653120.tif 000009
【図９】
0003653120.tif 000010
【図１０】
0003653120.tif 000011
【図１１】
0003653120.tif 000012
【図１２】
0003653120.tif 000013
【図１３】
0003653120.tif 000014
【図１４】
0003653120.tif 000015
【図１５】
0003653120.tif 000016
【図１６】
0003653120.tif 000017
【図１７】
0003653120.tif 000018
【図１８】
0003653120.tif 000019