(57)【特許請求の範囲】
【請求項１】
送信側と受信側の半導体集積回路素子間を所定の特性インピーダンスを持つ信号伝送路によって接続し、この信号伝送路に上記送信側半導体集積回路素子に設けた上記信号伝送路の特性インピーダンスにほぼ等しい出力インピーダンスを持つ回路から信号を送出する駆動回路であって、
上記駆動回路は、
Ａ．互にソース電極同士が共通接続され、この共通接続された接続点から出力端子を導出し、相互にプッシュプル動作を行うソースフォロワとして動作し、導電型式を異にする一対の第１電界効果トランジスタと、
Ｂ．この一対の第１電界効果トランジスタのゲート端子にそれぞれソース端子が接続され、上記一対の第１電界効果トランジスタのゲートをそれぞれ駆動するソースフォロワとして動作し、一対のゲート端子が共通に接続されてゲート端子を信号入力端子とする互に導電型式を異にする一対の第２電界効果トランジスタと、
Ｃ．この一対の第２電界効果トランジスタの各ソースにそれぞれ電流を供給する電流源として動作し、その電流量をそれぞれのゲート電極に与えるバイアス電圧によって制御して上記一対の第１電界効果トランジスタのゲート電圧を制御し、上記出力端子から見たインピーダンス及び出力端子のオフセット電圧を制御する互に導電型式を異にする一対の第３電界効果トランジスタと、
Ｄ．上記一対の第３電界効果トランジスタのゲート電極から導出した一対のバイアス供給端子と、
によって構成したことを特徴とする駆動回路。
【請求項２】
請求項１に記載の駆動回路にバイアス電圧を供給するバイアス発生回路であって、
Ａ．上記駆動回路と同様に入力端子の他に一対のバイアス供給端子を具備したダミー回路と、
Ｂ．このダミー回路の出力端子と所定の電源電圧印加点との間に接続され、上記ダミー回路の出力インピーダンスの目標とすべき値の抵抗値を持つ負荷抵抗器と、
Ｃ．この負荷抵抗器に発生する電位と基準電位との間の電位差を検出し、上記負荷抵抗器に発生する電位と上記ダミー回路の出力インピーダンスに発生する電圧との偏差を検出する差動増幅器と、
Ｄ．この差動増幅器の検出出力電圧を上記一対のバイアス供給端子に供給し、上記負荷抵抗器に発生する電位と上記基準電位との電位差を常にゼロの状態に制御して上記ダミー回路の出力インピーダンスの値を上記負荷抵抗器の抵抗値に合致させる帰還回路と、
Ｅ．上記差動増幅器の検出出力電圧を上記駆動回路の第３電界効果トランジスタのゲート電極にバイアス電圧として供給する回路と、
を具備して構成したことを特徴とする第１バイアス発生回路。
【請求項３】
請求項１に記載の駆動回路にバイアス電圧を供給するバイアス発生回路であって、
Ａ．上記駆動回路と同様に入力端子の他に一対のバイアス供給端子を具備したダミー回路と、
Ｂ．このダミー回路の入力端子に上記駆動回路の出力端子の励振電位範囲に含まれる任意の電位を印加する電位供給源と、
Ｃ．この電位供給源から与えられる電位と上記ダミー回路の出力端子から出力される電位との偏倚を求める差動増幅器と、
Ｄ．この差動増幅器に入力される２つの電位の何れか一方に任意のオフセット電圧を与えるオフセット加算器と、
Ｅ．このオフセット加算器で加算したオフセット電圧が上記駆動回路の入力端子と出力端子の間に発生するように上記ダミー回路のバイアス供給端子に帰還電圧を与える帰還回路と、
Ｆ．このオフセット加算器で加算したオフセット電圧を上記駆動回路の第３電界効果トランジスタのゲート電極にバイアス電圧として供給する回路と、
を具備して構成したことを特徴とする第２バイアス発生回路。
【請求項４】
請求項２と請求項３に記載した第１バイアス発生回路と第２バイアス発生回路の双方を備え、上記請求項１記載の駆動回路に第１バイアス発生回路と第２バイアス発生回路の双方のバイアス電圧を印加する構成としたことを特徴とする第３バイアス発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は例えば半導体集積回路素子の相互間において高速信号の授受を行なう場合に適用して好適な信号伝送方法及びこれに用いる駆動回路、この駆動回路を適正な状態で動作させるバイアス発生回路を提案するものである。
【０００２】
【従来の技術】
従来より回路基板に実装した多数の半導体集積回路素子は、回路基板に形成したプリント配線によって相互に電気接続されて実用されている。
ところで取扱う信号の周波数が高くなるに従って信号の波形を忠実に保って伝送するには、伝送する信号線路のインピーダンスが均一に整合されている必要が生じる。このため一般には信号伝送線路をマイクロストリップ線路で構成し、伝送線路を一定の特性インピーダンスに整合させる方法が採られている。更に受信端又は送信端の何れか一方、望ましくは双方に信号伝送線路の特性インピーダンスに等しい抵抗値を持つ終端抵抗器を設け、受信端又は送信端で反射が生じないように構成することも信号の波形を乱すことなく伝送するための必要条件とされている。
【０００３】
図６にその一例を示す。図６の例では半導体集積回路素子ＬＳＩ１から平衡形式の信号伝送路ＬＩＮを通じて受信側の半導体集積回路素子ＬＳＩ２に平衡信号を伝送する場合を示す。信号伝送路ＬＩＮは所定の特性インピーダンスＺ0 に整合され、受信側の半導体集積回路素子ＬＳＩ２の受信端には特性インピーダンスＺ0 に等しい終端抵抗器ＲＴが接続される。
【０００４】
図７は送信端側に終端抵抗器ＲＴを接続した例を示す。このように受信端側及び送信端側の何れか一方に信号伝送路ＬＩＮの特性インピーダンスＺ0 に等しい終端抵抗器ＲＴを接続することにより、受信される信号の波形が反射波によって波形が歪んでしまうことを阻止することができることはよく知られているところであるが、ここでは念のためその理由を簡単に説明しておくことにする。
【０００５】
先ず図６に示した受信端に終端抵抗器ＲＴを接続した場合は送信側から送られて来た信号は受信端に設けられた終端抵抗器ＲＴによって吸収されるため、反射が発生しない。この結果、受信側に取り込まれる受信信号は反射波の影響を受けることなく受信することができる。
一方送信端側に終端抵抗器ＲＴを接続した場合には、送信側から送られて来た信号は受信端で反射し、信号伝送を逆向に進行する。受信端では反射波が受信信号に加算されるから受信信号の振幅は約２倍の振幅になるが、受信端で取り込まれる信号は同一タイミングの信号同士であるから波形を歪ませることはない。反射波が信号伝送路ＬＩＮを逆走する間、受信端に向う信号とすれ違うが、すれ違う信号には反射波は歪みを与えることなく受信端には正しい波形のまま伝達される（信号伝送路ＬＩＮの各点毎に波形を観測すればその観測点毎にすれ違う波形同士の和が観測され、波形は歪んで見える）。反射波が送信端に戻ると、その反射波は送信端に設けた終端抵抗器ＲＴに吸収され消滅する。
【０００６】
以上の説明により終端抵抗器ＲＴを受信端と送信端の何れか一方に接続すれば反射による影響を除去でき、波形を歪みなく伝達できることが理解できよう。また望ましくは終端抵抗器ＲＴを送信端と受信端の双方に設けることにより、更に反射の影響を除去できることは容易に理解できよう。
【０００７】
【発明が解決しようとする課題】
上述したように信号の反射を阻止するためには終端抵抗器ＲＴを受信端又は送信端の何れか一方又は双方に設けることは必要不可欠である。この終端抵抗器ＲＴの抵抗値は信号伝送路ＬＩＮの特性インピーダンスＺ0 に正確に合致している必要がある。このため抵抗器の形成に精度が要求される。従って終端抵抗器ＲＴを半導体集積回路素子ＬＳＩ１又はＬＳＩ２の内部に形成することはコストの上昇をまねく欠点があるため得策でない。一般的には終端抵抗器ＲＴを半導体集積回素子ＬＳＩ１又はＬＳＩ２の外部に実装することになる。半導体集積回路素子ＬＳＩ１とＬＳＩ２との間の信号伝送路のＬＩＮの本数が多くなるに従って、終端抵抗器ＲＴの数も増え、その実装に要する面積が広くなり、装置の小型化、高密度化にとって大きな障害になる。特にＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）、ＣＳＰ（Ｃｈｉｐ−Ｓｉｚｅ−Ｐａｃｋａｇｅ）等の超高密度実装技術を用いる場合はこの問題は一層顕著に表われる。
【０００８】
この発明の目的は終端抵抗器を接続する必要がない信号伝送方法を提案するものである。
【０００９】
【課題を解決するための手段】
この発明は半導体集積回路素子の相互間において信号を授受する信号伝送方法において、送信側と受信側の半導体集積回路素子間を所定の特性インピーダンスを持つ信号伝送路によって接続し、この信号伝送路に送信側半導体集積回路素子に設けた信号伝送路の特性インピーダンスにほぼ等しい出力インピーダンスを持つ駆動回路から信号を送出する信号伝送方法に適用するものである。
【００１０】
この発明が適用される信号伝送方法によれば送信側の駆動回路の出力インピーダンスが信号伝送路の特性インピーダンスに整合していることから、送出された信号は受信端で反射されるが、その反射波は送信端に戻った時点で送信端に接続した駆動回路に吸収されて消滅する。
従って、この発明によれば信号伝送路の送信端側及び受信端側の何れにも終端抵抗器を設けなくても反射による影響を除去することができる。よって半導体集積回路素子以外に回路素子を設ける必要がないから半導体集積回路素子を実装するプリント配線板上の実装密度を高めることができる。また装置の小型化を実現できる利点も得られる。
【００１１】
この発明では更に、送信側の出力インピーダンスを自由に設定することができる駆動回路及びこの駆動回路を所望の出力インピーダンスを維持して動作させるバイアス発生回路をも提案する。
この発明による駆動回路は互いにプッシュプル動作を行なうソースフォロワとして動作し、導電型式を異にする一対の第１電界効果トランジスタと、
この第１電界効果トランジスタの共通接続点から導出した出力端子と、
第１電界効果トランジスタのゲート電極にそれぞれソース電極が接続され、第１電界効果トランジスタのゲートを駆動するソースフォロワとして動作し、共通接続されたゲート端子を信号入力端子とする互に導電型式を異にする一対の第２電界効果トランジスタと、
この第２電界効果トランジスタの各ソース電極にそれぞれ電流を供給する電流源として動作し、その電流量をそれぞれのゲート電圧によって制御し、上記出力端子から見た出力インピーダンスを制御する互に導電型式を異にする一対の第３電界効果トランジスタと、
この一対の第３電界効果トランジスタのゲート電極から導出した一対のバイアス供給端子と、
によって信号伝送用駆動回路を構成したものである。
【００１２】
この発明の駆動回路によれば第３電界効果トランジスタのゲートにバイアス発生回路からバイアス電圧を与えることによって、第１電界効果トランジスタのソース・ドレイン間のインピーダンスを信号伝送路の特性インピーダンスに等しい値に設定することができる。この結果、信号伝送路には終端抵抗器を接続しなくても反射波を駆動回路によって吸収することができ、小さい実装面積に多チャンネルの信号伝送路を形成できる利点が得られる。
【００１３】
この出願の請求項２では請求項１で提案した駆動回路にバイアス電圧を与えるバイアス発生回路を提供するものである。
この出願の請求項２で提案する第１バイアス発生回路は出力インピーダンスを変化させることができる請求項１で提案した駆動回路の出力側に、設定したいインピーダンスを持つ負荷抵抗器を接続し、この負荷抵抗器と駆動回路の出力インピーダンスとによって分圧回路を構成し、この分圧回路の分圧点の電圧を分圧回路の両端に掛る電圧の１／２の電圧となるように帰還回路によって制御することによってバイアス電圧を発生させる。
【００１４】
バイアス発生回路自体が駆動回路と同一構成のダミー回路によって構成していることから、このバイアス発生回路が発生するバイアス電圧を各駆動回路の第３電界効果トランジスタのゲート電極に与えることにより、各駆動回路の出力インピーダンスをバイアス発生回路に接続した負荷抵抗器の抵抗値に合致させることができる。よって負荷抵抗器のインピーダンスを信号伝送路の特性インピーダンスに合致させておくことにより、駆動回路の出力インピーダンスを信号伝送路の特性インピーダンスに合致させることができる。
【００１５】
この出願の請求項３で提案する第２バイアス発生回路は、第１バイアス発生回路と同様に請求項１で提案した駆動回路と同様の構成のダミー回路によって構成し、駆動回路の入力端子と出力端子の間に任意のオフセット電圧を設定することができるバイアス電圧を発生するバイアス発生回路を提案するものである。
つまり、この第２バイアス発生回路を設けたことにより、例えば送信側の電源電圧と、受信側の電源電圧との間にオフセットを持つ場合には受信側で正常に信号を受け取ることができない。このような場合に送信側である駆動回路の出力端子に任意のオフセット電圧を加算し、受信側の受信可能な電圧範囲に、送信側の励振電圧範囲を合致させることができれば受信側で正常に信号を受信することができる。
【００１６】
従って、この発明による第２バイアス発生回路はオフセット加算器を具備し、このオフセット加算器に加えるオフセット電圧が駆動回路の入力端子と出力端子との間に発生するようにバイアス電圧が生成される。
この出願の請求項４で提案する第３バイアス発生回路は第１バイアス発生回路と第２バイアス発生回路の双方を備えたバイアス発生回路を提案するものである。このように第１バイアス発生回路と第２バイアス発生回路の双方を備えることにより、あらゆる条件下でも対応して正常な信号の伝送を行うことができる利点が得られる。
【００１７】
【発明の実施の形態】
図１にこの発明による駆動回路とバイアス発生回路の実施例を示す。図中１０は駆動回路、２０はバイアス発生回路を示す。駆動回路１０はＮ型の導電型式で構成された電界効果トランジスタＱ２，Ｑ４，Ｑ５と、Ｐ型の導電型式で構成された電界効果トランジスタＱ１，Ｑ３，Ｑ６とによって構成される。
【００１８】
電界効果トランジスタＱ５とＱ６は導電型式を異にし、ソース電極Ｓを共通接続し電源電圧ＶＤＤとＶＳＳの印加点間に直列接続された第１電界効果トランジスタとして動作する。この第１電界効果トランジスタＱ５，Ｑ６は入力端子１１に入力される信号によって互にプッシュプル動作し、ソース共通接続点から導出した出力端子１２を電源電圧ＶＤＤ（例えば＋３〜５Ｖ）とＶＳＳ（例えば０Ｖ）の間で励振する。
【００１９】
第１電界効果トランジスタＱ５とＱ６の各ゲート電極には、第２電界効果トランジスタとして動作し互に導電型式を異にする電界効果トランジスタＱ１とＱ２の各ソース電極Ｓを接続する。この第２電界効果トランジスタＱ１とＱ２のゲート電極は互に共通接続し、その共通接続点を入力端子１１に接続する。電界効果トランジスタＱ１のドレイン電極Ｄは電源電圧ＶＳＳの印加点に接続する。また電界効果トランジスタＱ２のドレイン電極Ｄは電源電圧ＶＤＤの印加点に接続する。従ってこの電界効果トランジスタＱ１とＱ２はソースフォロアとして動作し、入力端子１１に入力した信号と同位相の信号を第１電界効果トランジスタＱ５とＱ６のゲート電極に伝達する。
【００２０】
これらの第２電界効果トランジスタＱ１とＱ２のソース電極Ｓと電源電圧ＶＤＤとＶＳＳの各印加点間に第３電界効果トランジスタＱ３とＱ４を接続する。これら第３電界効果トランジスタＱ３とＱ４は電流源回路として動作し、バイアス供給端子１３と１４に入力したバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎによって電流Ｉ１とＩ２を制御し、第１電界効果トランジスタＱ５とＱ６のゲートバイアスを制御する。
【００２１】
つまり、第１電界効果トランジスタＱ５とＱ６のゲートバイアス電圧ＶGSをバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎとによって適当値に設定することにより第１電界効果トランジスタＱ５とＱ６のドレイン−ソース間のインピーダンスを制御することができる。
図２を用いて電界効果トランジスタのゲートソース間に与えるバイアス電圧を変化させた場合に、ドレイン−ソース間のインピーダンスが変化する様子を示す。図２に示す曲線Ａは一般的な電界効果トランジスタのゲート−ソース間電圧ＶGS対ドレイン電流ＩD の変化特性を示す。ゲート−ソース間に与えるバイアス電圧ＶGSを順方向バイアスに近ずける程曲線Ａの傾斜ΔＡが大きくなる。この傾斜ΔＡは電界効果トランジスタの相互コンダクタンスｇｍに該当し、バイアス電圧ＶGSを順方向に増加させるに従って相互コンダクタンスｇｍは大きくなる。一方図１に示す駆動回路１０の出力端子１２から駆動回路１０の内側を見たインピーダンスＺ0 はＺ0 ＝１／ｇｍで表わすことができる。この点から第１電界効果トランジスタＱ５とＱ６のゲートバイアス電圧ＶGSを変化させると、出力インピーダンスＺ0 を変化させることができることになる。第３電界効果トランジスタＱ３とＱ４に与えるバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎは互に差動的に変化するインピーダンス制御用の第１バイアス電圧成分と、双方が揃って同一方向に変化し出力端子１２の直流電位にオフセット電圧を印加することができる制御を行なう第２バイアス電圧成分とを具備する。つまりインピーダンス制御用のバイアス電圧成分はバイアス供給端子１３に与えるバイアス電圧Ｂｉａｓ−Ｐの電位がＶＳＳ側に近ずくとき、他方のバイアス供給端子１４に与えるバイアス電圧Ｂｉａｓ−Ｎの電位はＶＤＤ側に近ずくように変化すればよい。このバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎを任意の値に設定することにより、出力端子１２から見た駆動回路１０の出力インピーダンスＺ0 を任意の値（出力端子１２に接続する信号伝送路の特性インピーダンス）に設定することができる。
【００２２】
また、バイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎの双方を同一方向に偏倚させる第２バイアス電圧成分を制御することにより、駆動回路１０の出力端子１２の励振電圧範囲の中心電圧（オフセット電圧）を電源電圧ＶＤＤとＶＳＳの間の任意の電圧に設定することができる。これにより、受信側の受信可能な電圧範囲に、駆動回路１０の励振電圧範囲を合致させる設定を行うことができる。
【００２３】
駆動回路１０は上述したようにバイアス供給端子１３と１４に与えるバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎによって出力インピーダンスを任意の値に設定することができる。従って駆動回路１０の出力インピーダンスＺ0 を信号伝送路ＬＩＮの特性インピーダンスＺ0 に合致させることにより、図１に示すように信号伝送路ＬＩＮの送信端及び受信端の何れにも終端抵抗器を接続しなくても伝送する信号の波形を忠実に受信側に受信させることができる。
【００２４】
図１では信号伝送路ＬＩＮを不平衡型の伝送路とした場合を示したが、図３に示すように平衡型の信号伝送路にもこの発明による信号伝送方法を適用することができる。この場合には駆動回路１０を２台設け、一方を正相出力用駆動回路として動作させ、他方を逆相出力用駆動回路として動作させる。更にこの発明による駆動回路１０の出力端子１２を図４に示すように受信端に接続することにより、駆動回路１０を終端抵抗器として代用させることができる。駆動回路１０は全て電界効果トランジスタで構成されるため、集積回路内では専有面積を大きく採ることなく形成することができる。よって駆動回路１０を終端抵抗器の代用として使っても半導体集積回路素子の形状が特別大形になることはない。また駆動回路１０を終端抵抗器に代用する場合は、駆動回路の出力インピーダンスを電気的に自由に設定できるため、信号伝送路の特性インピーダンスに正確に合致させることができる利点も得られる。
【００２５】
次に駆動回路１０に与えるバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎを発生するバイアス発生回路２０について説明する。このバイアス発生回路２０は駆動回路１０の出力インピーダンスＺ0 を特定のインピーダンスに合致させるバイアス電圧を発生するように動作する第１バイアス発生回路１８と、駆動回路１０の出力端子１２にオフセット電圧を発生させる第２バイアス発生回路１９とによって構成される。これらバイアス発生回路は信号伝送路ＬＩＮの状況或いは受信側の状況によって何れか一方だけでも済む場合もあるが、ここでは第１バイアス発生回路１８と第２バイアス発生回路１９の双方を備えたバイアス発生回路２０を第３バイアス発生回路と呼ぶことにする。
【００２６】
第１バイアス発生回路は駆動回路１０と同一構造のダミー回路１０Ａと、ブリッジ回路２１と、差動増幅器２２とによって構成される。
ダミー回路１０Ａの出力端子は負荷抵抗器Ｒ１を通じて電圧ＶＨの印加点に接続する。電圧ＶＨとセンタ電圧ＶＣ（ＶＣ＝（ＶＨ＋ＶＬ）／２）の各印加点の間にブリッジ回路２１を構成する抵抗器Ｒ２とＲ３の直列回路を接続する。尚、ここで電圧ＶＨとＶＬは電源電圧ＶＤＤとＶＳＳの間の電圧範囲より小さい、数１００ｍＶ乃至１Ｖ程度の電圧範囲を指す。ブリッジ回路２１は負荷抵抗器Ｒ１とダミー回路１０Ａの出力インピーダンスＺ0 及び抵抗器Ｒ２，Ｒ３とによって構成され、抵抗器Ｒ２とＲ３の接続点に発生する電位を基準電位と定め、この基準電位と負荷抵抗器Ｒ１に発生する電圧を差動増幅器２２に入力する。ブリッジ回路２１は抵抗器Ｒ２とＲ３の抵抗値をＲ２＝Ｒ３に設定した場合、負荷抵抗器Ｒ１と出力インピーダンスＺ0 がＲ１＝Ｚ0 の関係に合致するとブリッジが平衡し、負荷抵抗器Ｒ１に発生する電位と基準電位（Ｋ点の電位）との電位差は０ボルトになる。
【００２７】
更に詳しく説明するならばダミー回路１０Ａの入力端子１１には電圧ＶＨとＶＬのセンタ電圧ＶＣを印加する。従ってダミー回路１０Ａの出力端子Ｊに基準抵抗器Ｒ１を接続しない状態にすれば、ダミー回路１０Ａの出力端子Ｊの電位はセンタ電圧ＶＣとなる。尚、ダミー回路１０Ａとダミー回路１０Ｂの入力端子１１及びブリッジ回路２１に与えるセンタ電圧ＶＣは特に図示していないがセンタ電圧発生器により正確に然も安定して発生されているものとする。
【００２８】
ダミー回路１０Ａの出力端子Ｊ（センタ電圧ＶＣとなるべき点）を負荷抵抗器Ｒ１を通じて電圧ＶＨの電位点に接続し、出力端子Ｊの電位と抵抗器Ｒ２とＲ３の接続点Ｋの電位を差動増幅器２２で比較し、その差動増幅出力を減算回路２４と加算回路２５を通じてダミー回路１０Ａのバイアス供給端子１３と１４に帰還することにより、Ｊ点とＫ点の電位が平衡する状態に収束する。
【００２９】
この収束状態ではＪ点の電位は抵抗器Ｒ２とＲ３の分圧点Ｋの電位に等しい状態に制御される。つまり、Ｒ１＝Ｚ0 の関係に制御される。この状態で例えばＪ点の電位が電圧ＶＨ側に変動したとすると、その変動は差動増幅器２２の出力の電位を上昇させる方向に変化させる。この電圧変化はバイアス電圧Ｂｉａｓ−Ｐを低下させる方向に変化させ、バイアス電圧Ｂｉａｓ−Ｎを上昇させる方向に変化させる。
【００３０】
バイアス電圧Ｂｉａｓ−Ｐが低下方向に、またバイアス電圧Ｂｉａｓ−Ｎが上昇方向に制御されると、ダミー回路１０Ａの第３電界効果トランジスタＱ３とＱ４（駆動回路１０を参照）を流れる電流Ｉ１とＩ２は共に増加方向に制御される。この結果、第１電界効果トランジスタＱ５とＱ６のゲートバイアスＶGSは順方向バイアスに偏倚される。このために第１電界効果トランジスタＱ５とＱ６のインピーダンス、つまり出力インピーダンスＺ0 は小さくなる方向に制御されるから出力インピーダンスＺ0 が小さくなる方向に制御されることによりＪ点の電位は低下し、Ｋ点の電位に収束する。
【００３１】
Ｊ点の電位がＫ点の電位より低下した場合にはバイアス電圧Ｂｉａｓ−Ｐは上昇方向に変化し、バイアス電圧Ｂｉａｓ−Ｎは低下方向に変化する。従って、このバイアス電圧がダミー回路１０Ａのバイアス供給端子１３と１４に帰還させることにより、電界効果トランジスタＱ３とＱ４を流れる電流Ｉ１とＩ２は減少する方向に制御され、これによって第１電界効果トランジスタＱ５とＱ６のインピーダンスＺ0 は大きくなる方向に制御される。この結果Ｊ点の電位は上昇方向に制御されてＫ点の電位に等しい状態に収束される。
【００３２】
このようにして、第１バイアス発生回路１８はダミー回路１０Ａの出力インピーダンスＺ0 が負荷抵抗器Ｒ１の抵抗値と合致する状態に収束するように動作し、その条件を満すバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎとを出力する。従ってこのバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎとを駆動回路１０に供給することにより、駆動回路１０の出力インピーダンスＺ0 も負荷抵抗器Ｒ１の抵抗値に合致した状態に制御される。
【００３３】
第２バイアス発生回路１９はダミー回路１０Ｂと差動増幅器２３と、オフセット加算器２６とによって構成することができる。この第２バイアス発生回路１９は駆動回路１０の入力端子１１と出力端子１２の間にオフセット電圧加算器２６に入力するオフセット電圧ＶＯＦＦを発生させるように動作する。つまり、ダミー回路１０Ｂの入力端子１１にもセンタ電圧発生器で正確に、また安定して発生されるセンタ電圧ＶＣを入力し、その出力端子にセンタ電圧ＶＣ′を出力する。（ダミー回路１０Ｂが出力するセンタ電圧ＶＣをここではＶＣ′として表わすことにする）差動増幅器２３はダミー回路１０Ｂが出力するセンタ電圧ＶＣ′にオフセット加算器２６に与えたオフセット電圧ＶＯＦＦを加えたＶＣ′＋ＶＯＦＦとセンタ電圧発生器で安定して発生するセンタ電圧ＶＣとを比較する。
【００３４】
オフセット電圧ＶＯＦＦをＶＯＦＦ＝０ボルトに設定すると、第２バイアス発生回路１９はＶＣ＝ＶＣ′の状態に収束するように動作し、駆動回路１０では出力端子１２のオフセット電位はセンタ電圧ＶＣとなり、センタ電圧ＶＣを中心に信号が励振される。つまり、この状態は入力端子１１と出力端子１２の間の直流電位差（オフセット電圧）がゼロの状態で動作し、入力信号はオフセット電圧を付加されることなく、信号伝送路ＬＩＮに出力される。
【００３５】
オフセット電圧ＶＯＦＦに例えば＋Ｖを与えると、第２バイアス発生回路１９はＶＣ＝ＶＣ′＋Ｖの状態で安定する。この状態では、駆動回路１０の出力端子１２の直流電位はＶＣ＋Ｖの状態で動作し、入力端子１１に入力した入力信号はＶＣ＋Ｖを中心に励振され、信号伝送路ＬＩＮに出力される。
オフセット電圧ＶＯＦＦに例えば−Ｖを与えると、第２バイアス発生回路１９はＶＣ＝ＶＣ′−Ｖの状態で安定する。この状態では、駆動回路１０の出力端子１２の直流電位はＶＣ−Ｖの状態で動作し、入力端子１１に入力した入力信号はＶＣ−Ｖを中心に励振され、信号伝送路ＬＩＮに出力される。
【００３６】
ここで駆動回路１０において例えば温度変動等によって出力端子１２及び出力端子Ｌの直流電位が電源電圧ＶＤＤに近ずく方向に変動したとすると、この駆動回路１０と同一の回路構造で構成されるダミー回路１０Ｂの出力端子Ｌの電位も同様の温度変動による影響を受け同一方向に変動する。出力電圧ＶＣ′が電源電圧ＶＤＤに近ずく方向に変動したとすると、差動増幅器２３の出力電圧も正方向に上昇する方向に変動を始める。この変動はそのままバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎに伝達され、これらのバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎの電位を正方向に上昇させる。この結果、電界効果トランジスタＱ３（駆動回路１０参照）を流れる電流Ｉ１が減少し、また電界効果トランジスタＱ４を流れる電流Ｉ２は増加する。この結果、電界効果トランジスタＱ５のインピーダンスが大きくなる方向に制御され、電界効果トランジスタＱ６のインピーダンスが小さくなる方向に制御されて出力端子１２及びＬの電位は低下する方向に制御され、オフセット電圧ＶＯＦＦ＝０に設定した場合は駆動回路１０の入出力間の電位差は０ボルトの状態に収束する。
【００３７】
駆動回路１０及びダミー回路１０Ｂの出力端子１２及びＬの直流電位が低下方向に変動した場合には、バイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎは共に低下する方向に変動する。この変動が駆動回路１０及びダミー回路１０Ｂの各バイアス供給端子１３と１４に与えられることにより、駆動回路１０及びダミー回路１０Ｂを構成する電界効果トランジスタＱ３を流れる電流Ｉ１は増加する方向に制御され、電界効果トランジスタＱ４を流れる電流Ｉ２は減少する方向に制御される。この結果電界効果トランジスタＱ５のインピーダンスを減少方向に変化し、電界効果トランジスタＱ６のインピーダンスは増加方向に変化し、出力端子１２及びＬの直流電位を上昇させる。これにより、オフセット電圧ＶＯＦＦ＝０に設定した場合は、差動増幅器２３の入力端子間の電位差は０ボルトの状態に収束し、常時この状態に維持される。
【００３８】
図５はこの発明による駆動回路１０とバイアス発生回路２０の実用例の一例を示す。図示するＬＳＩ１とＬＳＩ２はそれぞれ半導体集積回路素子を示す。この半導体集積回路素子ＬＳＩ１とＬＳＩ２の間で信号の授受を行なうために半導体集積回路素子ＬＳＩ１及びＬＳＩ２の双方に複数の駆動回路１０を設け、これら各駆動回路１０によって信号伝送路ＬＩＮに信号を送出させる構成とした場合を示す。
【００３９】
各半導体集積回路素子ＬＳＩ１，ＬＳＩ２にはそれぞれにバイアス発生回路２０を設け、各半導体集積回路素子ＬＳＩ，ＬＳＩ２のそれぞれの内部毎にバイアス電圧Ｂｉａｓ−ＰとＢｉａｓ−Ｎを発生させ、各素子毎に駆動回路１０にバイアス電圧Ｂｉａｓ−Ｐ及びＢｉａｓ−Ｎを供給する。尚、この例では各駆動回路１０の前段に伝送する信号の振幅を電圧ＶＨとＶＬの間の振幅に制限する振幅制限回路３０を設けた場合を示す。この振幅制限回路３０によって駆動回路１０に入力する信号の振幅を数１００ｍＶ乃至１Ｖ程度の小振幅とし、この小振幅の信号を信号伝送路ＬＩＮに送出することにより、信号伝送路ＬＩＮに分布する静電容量等によって発生する波形の歪み量を減少させるように構成した場合を示す。
【００４０】
【発明の効果】
以上説明したように、この発明の信号伝送方法によれば信号伝送路ＬＩＮの送信側及び受信側の何れにも終端抵抗器を設ける必要がなく、終端抵抗器を実装する部分の面積を必要としない。よって集積回路素子の間で高い周波数の信号の授受する場合であっても、半導体集積回路素子の入力端子及び出力端子の何れにも終端抵抗器を接続するスペースを設けなくてもよいため、装置全体を小形に作ることができる利点が得られる。また、駆動回路１０の出力端子１２に出力する信号に任意のオフセット電圧を付加することができる構成としたから、送信側と受信側の間に電源電圧の違いがあっても、受信側で正常に受信できるオフセット電圧を加えて送り出すことができる利点も得られる。
【図面の簡単な説明】
【図１】この発明による信号伝送方法の一例と、これに用いる駆動回路、バイアス発生回路の一例を説明するための接続図。
【図２】図１に示した駆動回路の動作を説明するためのグラフ。
【図３】この発明による信号伝送方法の変形実施例を説明するためのブロック図。
【図４】図３と同様のブロック図。
【図５】この発明による駆動回路とバイアス発生回路の実用例を説明するためのブック図。
【図６】従来の技術を説明するためのブロック図。
【図７】従来の技術の他の例を説明するためのブロック図。
【符号の説明】
ＬＳＩ１，ＬＳＩ２    半導体集積回路素子
ＬＩＮ    信号伝送路
１０    駆動回路
１０Ａ，１０Ｂ    ダミー回路
１１    入力端子
１２    出力端子
Ｑ５，Ｑ６    第１電界効果トランジスタ
Ｑ１，Ｑ２    第２電界効果トランジスタ
Ｑ３，Ｑ４    第３電界効果トランジスタ
１８    第１バイアス発生回路
１９    第２バイアス発生回路
２０    第３バイアス発生回路
Ｒ１    負荷抵抗器
２１    ブリッジ回路
２２，２３    差動増幅器
２４    減算回路
２５    加算回路
【図１】
0003723317.tif 000002
【図２】
0003723317.tif 000003
【図３】
0003723317.tif 000004
【図４】
0003723317.tif 000005
【図５】
0003723317.tif 000006
【図６】
0003723317.tif 000007
【図７】
0003723317.tif 000008