(57)【特許請求の範囲】
【請求項１】
電気信号取り出し用の配線および電極パッドを形成した第１の半導体チップと、前記第１の半導体チップと同じ位置に電気信号取り出し用の配線および電極パッドを形成した第２の半導体チップを積層する半導体装置の製造方法において、
チップに切断する前のウェハーの状態で前記電極パッドにスルーホールを形成し、複数の前記ウェハーを積層したのち半田めっきを施したワイヤーをスルーホールに通し、一括してリフローにより前記半田めっきを溶融させて電気的接合部を形成し、前記ウェハーをチップサイズにダイシングすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数個の半導体チップを積層した、より高い機能を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
昨今の急速な半導体技術の進歩により、半導体チップの高性能化とチップサイズの小型化が図られてきた。しかしながら、チップ自体の小型化によりそれをパッケージ化し実装するのが困難となってきており、また実装コストの大幅な増加の原因にもなっている。
【０００３】
さらに、半導体装置に複合的な高い機能が要求されるようになり、複数の半導体装置を組み込んだシステムが要求され、結果的に基板上に半導体の占める面積が大きくなってきている。この課題を解決すべく３次元構造を持った半導体チップ・パッケージのアイデアがすでに多数検討されている。例えば、特開平５−６３１３７号や特開平６−２９１２５０号（特許番号第２６０５９６８号）や特開平８−２６４７１２号や特開平１０−１６３４１１号などである。これらに共通する基本構造を図３に示す。半導体チップ１−１、１−２、１−３を重ねあわせ、スルーホール４に形成された導電体物質を介して電気的接続を得るものである。
【０００４】
【発明が解決しようとする課題】
本発明は、図４に示したような３次元構造を容易に実現させるべく創作されたものであり、小型で実装面積が少なくかつ多機能である３次元構造の半導体チップを得ることを目的とする。
【０００５】
【課題を解決するための手段】
請求項１の半導体装置の製造方法は、電気信号取り出し用の配線および電極パッドを形成した第１の半導体チップと、前記第１の半導体チップと同じ位置に電気信号取り出し用の配線および電極パッドを形成した第２の半導体チップを積層する半導体装置の製造方法において、チップに切断する前のウェハーの状態で前記電極パッドにスルーホールを形成し、複数の前記ウェハーを積層したのち半田めっきを施したワイヤーをスルーホールに通し、一括してリフローにより前記半田めっきを溶融させて電気的接合部を形成し、前記ウェハーをチップサイズにダイシングすることを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明を実施の形態に基づき、詳細に説明する。
【０００８】
＜実施の形態１＞
図２は、実施の形態１により作成された半導体装置の構造を示した断面図である。半導体チップ１−１、１−２、１−３がパッド３−１、３−２、３−３に開けられたスルーホール内に挿入された金属ワイヤー４−１により、互いに電気的に接続されている。
【０００９】
次に、本発明の製造方法を、図１に基づいて詳細に述べる。
【００１０】
図１−ａに示したように、半導体チップ１−１上に、電気的接続をとるためのパッド３−１が形成してある。パッド部のサイズは１００ミクロン角である。このパッドの中央に直径８０ミクロンの大きさのスルーホール２−１を作成する。スルーホールの開口方法は、レーザーで開ける方法やシリコンを異方性エッチングで開けておく方法などがある。なお、パッドの材質は通常Ａｌが一般的だが、ここではＡｌ上にバリヤ層としてＴｉ／ＴｉＮ層を形成した上に、Ｃｕが形成してあるパッドを使用した。
【００１１】
次に、図１−ｂに示したように、スルーホールを形成した半導体チップ１−１、１−２、１−３を位置合わせしながら重ねあわせ、次に、図１−ｃに示したように、表面に１０μｍの半田めっきを施した直径７０μｍのＡｕ細線ワイヤー４−１を用意しておき、これをスルーホールに貫通させた。
【００１２】
この状態でリフロー炉で半田を溶解せしめることにより、半導体チップ１−１、１−２、１−３をスルーホールを介して電気的に接続することができた。
【００１３】
＜実施の形態２＞
図３は、実施の形態２により作成された半導体装置の構成を示した図である。第１の半導体チップ１−１の上に第２の半導体チップ１−２が積層されている。それぞれのチップ上にはパッド３が複数個形成されており、半導体チップ１−１に形成されたパッド群５はワイヤーボンディングするためのパッドである。またチップ１−２上に形成されたパッド群７もワイヤーボンディングするためのパッドである。ここで、パッド３に中央に半田めっきを施した金属ワイヤー４を形成してあるパッド群６により、上下のチップの電気的接続を取っている。
【００１４】
次に、実施の形態２の製造方法を、図３に基づいて詳細に述べる。
【００１５】
図３に示したように、半導体チップ１−１上に、電気的接続をとるためのパッド３がすでに形成してある。このパッド３が複数個形成され、パッド群５とパッド群６が形成されている。このパッド部のサイズは１００ミクロン角である。このうちのパッド群６についてのみ、中央に直径８０ミクロンの大きさのスルーホールを作成する。スルーホールの開口方法は、レーザーで開ける方法をもちいた。なお、パッドの材質は通常Ａｌが一般的だが、ここではＡｌ上にＡｕが形成してあるパッドを使用した。
【００１６】
次に、同様に、半導体チップ１−２上にも、電気的接続をとるためのパッド３が形成してある。このパッド３が複数個形成され、パッド群６とパッド群７が形成されている。このパッド部のサイズは１００ミクロン角である。このうちのパッド群６についてのみ、中央に直径８０ミクロンの大きさのスルーホールを作成する。形成方法は先ほどと同じである。またパッド群６については、チップ１−１と１−２を積層した際に、スルーホールが貫通するように正確にアライメントできるように形成されている。スルーホールを形成した半導体チップ１−１、１−２を位置合わせしながら重ねあわせ、次に、表面に１０μｍの半田めっきを施した直径７０μｍのＡｕ細線ワイヤー４を用意しておき、これをスルーホールに貫通させた。
【００１７】
この状態でリフロー炉で半田を溶解せしめることにより、半導体チップ１−１、１−２をスルーホールを介して電気的に接続できた。
【００１８】
【発明の効果】
本発明により、図４に記したような３次元構造を容易に実現することができ、小型で実装面積の少なく、かつ多機能である３次元構造の半導体チップ、例えば第１のチップとしてマイコンチップと第２のチップとしてメモリーを組み合わせることにより、従来より小型で多機能な半導体チップのような半導体装置を得ることができた。
【図面の簡単な説明】
【図１】本発明の製造方法を示した図。
【図２】実施の形態１により形成した半導体チップの断面図。
【図３】実施の形態２により作成した半導体チップの平面図。
【図４】一般的な半導体チップを積層した３次元構造の断面図。
【符号の説明】
１−１．第１の半導体チップ
１−２．第２の半導体チップ
１−３．第３の半導体チップ
２．スルーホール
３−１．第１の半導体チップの電極パッド
３−２．第２の半導体チップの電極パッド
３−３．第３の半導体チップの電極パッド
４−１．表面に半田めっきを施した金属細線ワイヤー
４−２．導電性材料
５．第１の半導体チップのパッド群
６．第１の半導体チップと第２の半導体チップを接続するためのパッド群
７．第２の半導体チップのパッド群
【図１】
0003697926.tif 000002
【図２】
0003697926.tif 000003
【図３】
0003697926.tif 000004
【図４】
0003697926.tif 000005