(57)【特許請求の範囲】
【請求項１】
信号中の制御データ列符号化方法において、前記制御データが、次に媒体から情報を受け取るために使用されており、該方法は、
（ａ）相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）を用いて、制御データ列のＭデータビットブロックを、Ｎ記号ビットブロックにマッピングするステップを含み、該相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示しており、前記方法はさらに、
（ｂ）制御データを表すＮ記号ビットを媒体へ供給するステップを含むことを特徴とする制御データ列符号化方法。
【請求項２】
前記ステップ（ａ）の相補的レート（Ｍ／Ｎ）符号が、媒体上への記憶用としてレート２／６符号、レート２／８符号またはレート３／８符号のいずれかであることを特徴とする請求項１に記載の制御データ列符号化方法。
【請求項３】
前記ステップ（ａ）のＭデータビットブロックが、“００”、“１１”、“０１”または“１０”のいずれか１つであり、レート２／８符号が、Ｍデータビットブロックの１つを、対応する“００１１１１００”、“１１００００１１”、“００００１１１１”または“１１１１００００”のいずれかから選択されたＮ記号ビットブロックにマップすることを特徴とする請求項２に記載の制御データ列符号化方法。
【請求項４】
前記ステップ（ｂ）の制御データを表すＮ記号ビットが、磁気記録媒体または光記録媒体に記憶されることを特徴とする請求項１に記載の制御データ列符号化方法。
【請求項５】
チャンネルサンプル列からのＮ記号ビットブロック列生成方法において、前記チャンネルサンプル列は、媒体から受け取った制御データ列を表しており、該方法は、
（ａ）チャンネルサンプル列の連続する部分を、トレリスの順次状態間の変化として受け取るステップを含み、前記チャンネルサンプル列がＮ記号ビットブロック列に対応しており、Ｎ記号ビットブロックの各々は、相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）に従って、制御データのＭデータビットブロックからマッピングされており、
該相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示しており、前記方法はさらに、
（ｂ）トレリスフェーズセットとＮチャンネルサンプルブロックに対応する強制フェーズセットとを前記順次状態に同期化するテップと、
（ｃ）最尤検出アルゴリズムに従って、トレリスフェーズセットの状態を通る経路を決定するステップと含み、前記状態の経路が、受け取ったＮ記号ビットブロックに対応しており、
各トレリスフェーズに対し、対応する強制フェーズが、必要に応じて、トレリス内の状態間の変化に対する、相補的レート（Ｍ／Ｎ）符号の制約に基づく強制判断を前記最尤検出アルゴリズムに供給することを特徴とするＮ記号ビットブロック列生成方法。
【請求項６】
前記ステップ（ａ）の相補的レート（Ｍ／Ｎ）符号が、レート２／６符号、レート２／８符号またはレート３／８符号のいずれかであることを特徴とする請求項５に記載のＮ記号ビットブロック列生成方法。
【請求項７】
前記ステップ（ａ）のＭデータビットブロックが、“００”、“１１”、“０１”または“１０”のいずれか１つであり、前記レート２／８符号が、Ｍデータビットブロックの１つを、対応する“００１１１１００”、“１１００００１１”、“００００１１１１”または“１１１１００００”のいずれかから選択されたＮ記号ビットブロックにマップすることを特徴とする請求項６に記載のＮ記号ビットブロック列生成方法。
【請求項８】
前記ステップ（ａ）の制御データを表すＮ記号ビットが、磁気記録媒体または光記録媒体のいずれかに記憶され、読取られることを特徴とする請求項５に記載のＮ記号ビットブロック列生成方法。
【請求項９】
さらに、
（ｄ）Ｎ記号ビットブロックの各々をＭデータビットブロックにマッピングして制御データ列を生成し、前記制御データが、次に媒体から追加情報を読み取るために使用されるステップを含むことを特徴とする請求項５に記載のＮ記号ビットブロック列生成方法。
【請求項１０】
媒体から受け取る情報から生成される記号ビット列符号化方法において、前記制御データが、次に媒体から情報を受け取るために使用されており、該方法は、
（ａ）媒体から検出されたＮ記号ビットブロック列を受け取るステップを含み、相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）を制御データのＭデータビットブロックに適用することによって、Ｎ記号ビットブロックの各々が形成されており、
該相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示しており、前記方法はさらに、
（ｂ）前記Ｎ記号ビットブロックの各々をＭデータビットブロックにマッピングし、制御データ列を生成するステップを含むことを特徴とする記号ビット列符号化方法。
【請求項１１】
前記ステップ（ａ）の相補的レート（Ｍ／Ｎ）符号が、レート２／６符号、レート２／８符号またはレート３／８符号のいずれかであることを特徴とする請求項１０に記載の記号ビット列符号化方法。
【請求項１２】
前記ステップ（ａ）のＭデータビットブロックが、“００”、“１１”、“０１”または“１０”のいずれか１つであり、前記レート２／８符号が、Ｍデータビットブロックの１つを、対応する“００１１１１００”、“１１００００１１”、“００００１１１１”または“１１１１００００”のいずれかから選択されたＮ記号ビットブロックにマップすることを特徴とする請求項１１に記載の記号ビット列符号化方法。
【請求項１３】
前記ステップ（ａ）の制御データを表すＮ記号ビットが、磁気記録媒体または光記録媒体のいずれかに記憶され、読取られることを特徴とする請求項１０に記載の記号ビット列符号化方法。
【請求項１４】
信号中の制御データ列を処理する符号器を有する集積回路であって、前記制御データが、次に媒体から情報を受け取るために使用されており、該集積回路は、
制御データ列のＭビットブロックを記憶するレジスタと、
相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）を用いて、制御データ列のＭデータビットブロックをＮ記号ビットブロックにマッピングする論理回路とを含み、制御データのＭデータビットを表すＮ記号ビットが前記媒体に供給されており、
該相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示していることを特徴とする集積回路。
【請求項１５】
前記相補的レート（Ｍ／Ｎ）符号が、レート２／６符号、レート２／８符号またはレート３／８符号のいずれかであることを特徴とする請求項１４に記載の集積回路。
【請求項１６】
前記Ｍデータビットブロックが、“００”、“１１”、“０１”または“１０”のいずれか１つであり、前記レート２／８符号が、Ｍデータビットブロックの１つを、対応する“００１１１１００”、“１１００００１１”、“００００１１１１”または“１１１１００００”のいずれかから選択されたＮ記号ビットブロックにマップすることを特徴とする請求項１５に記載の集積路。
【請求項１７】
制御データを表す前記Ｎ記号ビットが、磁気記録媒体または光記録媒体に記憶されることを特徴とする請求項１４に記載の集積回路。
【請求項１８】
前記符号器が磁気記録システム内に含まれ、前記制御データが、媒体から情報を読み取るために前記磁気記録システムの読取りヘッドに用いられるサーボデータであり、前記符号器が、媒体上への記憶のために前記サーボデータを符号化することを特徴とする請求項９に記載のＮ記号ビットブロック列生成方法。
【請求項１９】
チャンネルサンプル列からＮ記号ビットブロック列を生成する検出器回路を有する集積回路であって、前記チャンネルサンプル列が、媒体から受け取る信号中の制御データ列を表し、前記検出器回路は処理装置と強制論理回路とを備え、  前記処理装置が、チャンネルサンプル列の連続する部分をトレリスの順次状態間の変化として受け取り、それによって最尤検出アルゴリズムのトレリスを実施し、前記チャンネルサンプル列が、Ｎ記号ビットブロック列に対応し、前記Ｎ記号ビットブロックの各々が、相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）に従って、制御データのＭデータビットブロックから形成され、前記処理装置が、
（１）Ｎチャンネルサンプルブロックに対応するトレリスフェーズセットを、順次状態に同期化し、
（２）最尤検出アルゴリズムに従って、前記トレリスフェーズセットの状態を通る、受け取ったＮ記号ビットブロックに対応する経路を決定し、
前記強制論理回路が、トレリスフェーズセットおよび前記順次状態に同期化された強制フェーズセットを生成し、
各トレリスフェーズに対して、前記強制論理回路の対応する強制フェーズが、必要に応じて、トレリス内の状態間の変化に対する、相補的レート（Ｍ／Ｎ）符号の制約に基づく強制判断を、最尤検出アルゴリズムに提供しており、
該相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示していることを特徴とする集積回路。
【請求項２０】
さらに、Ｎ記号ビットブロックの各々をＭデータビットブロックにマップし、制御データ列を生成する論理回路を含み、前記制御データが、次に媒体から追加情報を受け取るために使用されることを特徴とする請求項１９に記載の集積回路。
【請求項２１】
前記相補的レート（Ｍ／Ｎ）符号が、レート２／６符号、レート２／８符号またはレート３／８符号のいずれかであることを特徴とする請求項１９に記載の集積回路。
【請求項２２】
前記Ｍデータビットブロックが、“００”、“１１”、“０１”または“１０”のいずれか１つであり、前記レート２／８符号が、Ｍデータビットブロックの１つを、対応する“００１１１１００”、“１１００００１１”、“００００１１１１”または“１１１１００００”のいずれかから選択されたＮ記号ビットブロックにマップすることを特徴とする請求項２１に記載の集積回路。
【請求項２３】
制御データを表す前記Ｎ記号ビットが、磁気記録媒体または光記録媒体のいずれかに記憶され、読取られることを特徴とする請求項１９に記載の集積回路。
【請求項２４】
前記検出器回路が磁気記録システム内に含まれ、前記制御データが、媒体から情報を読み取るために前記磁気記録システムの読取りヘッドに用いられるサーボデータであり、前記符号器が、媒体上への記憶のために前記サーボデータを符号化することを特徴とする請求項１９に記載の集積回路。
【請求項２５】
前記検出器回路が、磁気媒体の記録チャンネルの部分応答を引き起こす最尤アルゴリズムを使用し、前記チャンネルサンプル列を前記磁気媒体から受け取ることを特徴とする請求項１９に記載の集積回路。
【請求項２６】
媒体から受け取る情報から生成される記号ビット列を復号化する復号器を有する集積回路であって、前記制御データが、次に媒体から情報を読み取るために使用されており、該集積回路は、
媒体から検出されるＮ記号ビットブロック列を記憶するレジスタと、
制御データ列を生成するためにＮ記号ビットブロックの各々をＭデータビットブロックにマッピングする論理回路とを含み、相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）を前記制御データのＭデータビットブロックに適用することによって、Ｎ記号ビットブロックの各々が生成されており、
前記相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示していることを特徴とする集積回路。
【請求項２７】
前記相補的レート（Ｍ／Ｎ）符号が、レート２／６符号、レート２／８符号またはレート３／８符号のいずれかであることを特徴とする請求項２６に記載の集積回路。
【請求項２８】
前記Ｍデータビットブロックが、“００”、“１１”、“０１”または“１０”のいずれか１つであり、前記レート２／８符号が、Ｍデータビットブロックの１つを、対応する“００１１１１００”、“１１００００１１”、“００００１１１１”または“１１１１００００”のいずれかから選択されたＮ記号ビットブロックにマップすることを特徴とする請求項２７に記載の集積回路。
【請求項２９】
前記復号器が磁気記録システム内に含まれ、前記制御データが、媒体から情報を読み取るために前記磁気記録システムの読取りヘッドに用いられるサーボデータであり、前記符号器が、媒体上への記憶のために前記サーボデータを符号化することを特徴とする請求項２６に記載の集積回路。
【請求項３０】
制御データを表す前記Ｎ記号ビットが、磁気記録媒体または光記録媒体に記憶されることを特徴とする請求項２６に記載の集積回路。
【請求項３１】
複数の命令をその媒体上に記憶したコンピュータ読取り可能媒体であって、前記複数の命令は、その命令が処理装置によって実行されると、媒体上への記憶のための制御データ列符号化方法を、その処理装置に実施させる命令を含み、前記制御データが、次に媒体から情報を読み取るために使用され、前記符号化方法が、
（ａ）相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）を用いて、制御データ列のＭデータビットブロックを、Ｎ記号ビットブロックにマッピングするステップと、
（ｂ）前記Ｎ記号ビットを媒体上に記憶させるステップとを含み、
前記相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示していることを特徴とするコンピュータ読取り可能媒体。
【請求項３２】
複数の命令をその媒体上に記憶したコンピュータ読取り可能媒体であって、前記複数の命令は、その命令が処理装置によって実行されると、媒体から読取られる情報を表すチャンネルサンプル列からＮ記号ビットブロック列を生成する方法を、その処理装置に実施させる命令を含み、前記記号ビットブロック列生成方法が、
（ａ）前記チャンネルサンプル列の連続する部分を、トレリスの順次状態間の変化として受け取るステップを含み、
前記チャンネルサンプル列がＮ記号ビットブロック列に対応し、前記Ｎ記号ビットブロックの各々が、相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）に従って、制御データのＭデータビットブロックから形成されており、
前記相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示しており、前記記号ビットブロック列生成方法はさらに、
（ｂ）トレリスフェーズセットとＮチャンネルサンプルブロックに対応する強制フェーズセットとを順次状態に同期化するステップと、
（ｃ）最尤検出アルゴリズムに従って、前記トレリスフェーズセットの状態を通る、受け取ったＮ記号ビットブロックに対応する経路を決定するステップとを含み、
各々のトレリスフェーズに対して、対応する強制フェーズが、必要に応じて、トレリス内の状態間の変化に対する、相補的レート（Ｍ／Ｎ）符号の制約に基づく強制判断を、最尤検出アルゴリズムに提供することを特徴とするコンピュータ読取り可能媒体。
【請求項３３】
さらに、
（ｄ）Ｎ記号ビットブロックの各々をＭデータビットブロックにマッピングして制御データ列を生成し、前記制御データが、次に媒体から追加情報を読み取るために使用されるステップを含むことを特徴とする請求項３２に記載のコンピュータ読取り可能媒体。
【請求項３４】
媒体上への記憶のための制御データ列を処理する符号器であって、前記制御データが、次に媒体から情報を読み取るために使用され、
前記制御データ列のＭデータビットブロックを記憶する手段と、
相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）を用いて、制御データ列のＭデータビットブロックを、Ｎ記号ビットブロックにマッピングする手段とを含み、前記制御データを表す前記Ｎ記号ビットが媒体上に記憶されており、
前記相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示していることを特徴とする制御データ列処理用符号器。
【請求項３５】
媒体から読み取る、制御データ列を表すチャンネルサンプル列からＮ記号ビットブロック列を生成する検出回路であって、前記検出回路は処理装置と強制論理回路とを備え、
前記処理装置が、チャンネルサンプル列の連続する部分をトレリスの順次状態間の変化として受け取り、それによって最尤検出アルゴリズムのトレリスを実施し、前記チャンネルサンプル列が、Ｎ記号ビットブロック列に対応し、前記Ｎ記号ビットブロックの各々は、相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）に従って、制御データのＭデータビットブロックから形成され、前記処理装置が、
（１）Ｎチャンネルサンプルブロックに対応するトレリスフェーズセットを、順次状態に同期化し、
（２）最尤検出アルゴリズムに従って、前記トレリスフェーズセットの状態を通る、受け取ったＮ記号ビットブロックに対応する経路を決定し、
前記強制論理回路が、トレリスフェーズセットおよび前記順次状態に同期化された強制フェーズセットを生成し、
各トレリスフェーズに対して、前記強制論理回路の対応する強制フェーズが、必要に応じて、トレリス内の状態間の変化に対する、相補的レート（Ｍ／Ｎ）符号の制約に基づく強制判断を、最尤検出アルゴリズムに提供しており、
前記相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示していることを特徴とする検出回路。
【請求項３６】
さらに、Ｎ記号ビットブロックの各々をＭデータビットブロックにマッピングし、次に媒体から追加情報を読み取るために使用される制御データ列を生成するマッピング手段を備えることを特徴とする請求項３５に記載の検出回路。
【請求項３７】
媒体から読み取った情報から生成される記号ビット列を復号化する復号器回路であって、前記制御データが、次に前記媒体から情報を読み取るために使用され、
前記媒体から検出されたＮ記号ビットブロック列を記憶する記憶手段と、  制御データ列を生成するために前記Ｎ記号ビットブロックの各々をＭデータビットブロックにマッピングする手段とを含み、相補的レート（Ｍ／Ｎ）符号（ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数を表す）を前記制御データのＭデータビットブロックに適用することによって、前記Ｎ記号ビットブロックの各々が形成されており、
該相補的レート（Ｍ／Ｎ）符号はＮ記号ビットブロック間またはＮ記号ビットブロック内のいずれにおいても連続変化がないことを示していることを特徴とする記号ビット列復号器回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、伝送システムに使用されるデータ符号化およびデータ復号化に関し、特に、符号器用サーボブロック符号、および、復号器と同時に使用される最尤検出器のための関連トレリスに関する。
【０００２】
【従来の技術】
一般に、多くのディジタル伝送システムは、最尤列検出を用いて、記号列で表される（各記号はビットグループで構成される）ディジタルデータの検出を強化している。記号ビットは、伝送（通信）チャンネルを介して、信号として伝送されるが、通常、その伝送チャンネル内で、伝送信号に雑音が付加される。例えば、磁気記録システムでは、先ず、データを記号ビットに符号化し、それが磁気媒体に記録される。磁気媒体へのデータ書込み、データ記憶、および磁気媒体からのデータ読取りは、結合周波数応答を有する伝送チャンネルと見なすことができる。信号は、次に、記憶データ（記憶記号ビット）を表すサンプル信号（すなわち、出力サンプル列）として、磁気媒体から読み取られる。ディスク駆動機構磁気記録システムでは、磁気媒体（ディスク）上のトラックからデータを読取り、検出している。各トラックは、ユーザ（「読取り」）データセクタ、および、読取りセクタ間に汲み込まれたシステム専用制御（例えば「サーボ」）データセクタを含んでいる。サーボデータセクタは、サーボデータを記憶している。サーボデータとは、１）トラック探索（シークモード時）用として、および２）磁気媒体のトラック上への読取りヘッドの位置付け用として、記録システムが使用する制御データの一形体である。従来技術による磁気記録システムには、記憶されているサーボデータの検出用として、ディジタル信号処理を用いているシステムと、アナログ技法を用いているシステムとがある。
【０００３】
図１は、磁気記録システム１００のサーボ処理を示している。サーボデータの一部を、サーボデータ符号器１０１（図の１／Ｎ符号器）が受け取り、それを、レート１／Ｎ符号を用いて符号化している。レート１／Ｎ符号については後述する。サーボデータの符号化されない残りの部分および符号化された部分は、磁気書込みヘッド１０２によってさらに処理され、磁気媒体１１０に記録される。磁気読取りヘッド１０３は、磁気記録媒体１１０からの情報を、アナログ信号として読み取っている。
【０００４】
図２は、サーボデータを、磁気記録媒体１１０のサーボデータセクタに記録するフォーマットを示す。サーボデータにプリアンブル２０１を持たせることができる。プリアンブルはビットの列で、そこからタイミング情報および利得情報が回復される。タイミング情報および利得情報は、磁気読取りヘッド１０３が、磁気媒体１１０のトラックから供給される入力アナログ信号に比例した利得および位相同期を得ることを可能にしている。また図２には、バーストデータを含むバースト復調欄２０４が示されている。バーストデータを磁気読取りヘッド１０３が使用して、磁気読取りヘッド１０３がトラックの中心の真上に位置付けされたか否かを検出することができる。
【０００５】
プリアンブル２０１の次に、符号化されたサーボアドレスマーク（ＳＡＭ）２０２を続け、さらに、サーボセクタ用の符号化されたグレイデータ２０３をその後に続けることができる。ＳＡＭ２０２は、サーボデータを含むセクタを識別するための所定のビットパターンから成っており、磁気記録媒体１１０からトラック／セクタの読取り用として磁気読取りヘッド１０３が使用するフレーム指示クロックのリセット用として使用することができる。グレイデータ２０３は、磁気記録媒体のトラック番号およびシリンダ情報を表し、磁気読取りヘッド１０３が使用して、シークモード時における隣接トラック読み取り時のエラーを避けることができる。通常、ＳＡＭ２０２およびグレイデータ２０３は、磁気記録媒体１１０に記録される前に、記号ビット列として符号化されるサーボデータの一部である。
【０００６】
図１に戻る。磁気読取りヘッド１０３は、出力チャンネルサンプルとして記録され、符号化されたサーボデータを表すサンプル値アナログ信号を提供供給することができる。「出力チャンネルサンプル」という用語は、そのデータが、周波数応答の一形態（メモリ）を有する伝送チャンネル（例えば、磁気媒体１１０）を通過してきたことを示している。この型式の伝送チャンネル（恐らく、後段の等化器の周波数応答を含んでいる）を、部分応答チャンネルと呼ぶことができる。符号化されたサーボデータを表しているこのデータには、その信号が伝送チャンネルの周波数応答を通過することによって付加される雑音成分およびひずみ成分が含まれている。伝送チャンネルの周波数応答の変化、あるいは、磁気読取りヘッド１０３の回路の周波数応答特性を部分的に修正するために、出力チャンネルサンプルは、等化器１０４に印加され、次に、その等化された出力チャンネルサンプルが、部分応答最尤（ＰＲＭＬ）検出器１０５に印加される。
【０００７】
ＰＲＭＬ検出器１０５は、アルゴリズム、例えばビタビアルゴリズム（ＶＡ）を用いて、符号化されたＳＡＭ２０２およびグレイデータ２０３を表す記号ビット列を、出力チャンネルサンプルから検出している。サーボデータ復号器１０６（図の１／Ｎ復号器）は、ＰＲＭＬ検出器１０５から、検出された記号列を受け取り、その記号ビット列を復号化して、サーボデータを復元している。図１には、バースト復調器１０７も示されており、等化器１０４から供給される等化出力チャンネルサンプルから、バースト復調データを引き出している。
【０００８】
ＳＡＭ２０２およびグレイデータ２０３は共に、サーボデータ符号器１０１によって、各入力ビットをＮ個の出力記号ビットにマッピングすることによって符号化され、（１／Ｎ）の符号化レートを与えている。例えば、従来技術による二位相バイフェーズ符号では、“１”を“１１００”列にマップし、“０”を“００１１”列にマップしている。このような二位相バイフェーズ符号のレートは（１／４）である。この二位相バイフェーズ符号については、例えば、米国特許第５，６６１，７６０号に記載されている。符号化レート（１／Ｎ）が“１”に近づくほど、サーボデータ記録時に符号化プロセスによってもたらされる冗長性が小さくなり、したがってフォーマットオーバヘッドが小さくなる。
【０００９】
ＰＲＭＬ検出器１０５に使用されるビタビアルゴリズム（ＶＡ）は、有限状態の状態列に対する最大の後部評価、すなわち、雑音中に観察される離散時間マルコフ過程を提供する。受け取ったチャンネル出力サンプル列に付加雑音で崩壊した信号を与えると、ＶＡは、受け取ったチャンネル出力サンプル列に「最も近い」記号ビット列を探索する。ＶＡの場合、その「最も近い」は、予め定義された距離に比例している。知られているように、付加ホワイトガウスノイズ（ＡＷＧＮ）を有する通信チャンネルでは、ＶＡは、最適かつ最尤列検出アルゴリズムである。ＶＡは、時間の単位増分（すなわち、クロックサイクル）毎に受け取る出力チャンネル記号の各々に対して、可能状態（受け取った列中の記号ビットの一部）に対応するトレリスを形成する。通常、トレリス内における状態間の変化は、トレリス線図で表され、その中では、状態に対するビット数（出力チャンネルサンプルおよび検出された記号ビットに対応する）は、部分応答チャンネルのメモリに等しい。変化は、予め定義された距離に従って「重み付け」され、ユークリッド距離を、トレリス構造に対する距離として使用することができる。
【００１０】
図３は、メモリ長さが３の部分的応答チャンネル（例えば、応答が１＋Ｄ−Ｄ2−Ｄ3のＥＰＲ４チャンネル）用に使用される８状態トレリスを示す。左側の列３０１の３ビット状態ｄ（ｎ−３，ｊ），ｄ（ｎ−２，ｊ），ｄ（ｎ−１，ｊ）は、その前のクロックサイクル時におけるＰＲＭＬ検出器１０５内のチャンネルサンプルに対する状態記号ビットを表し、右側の列３０２の３ビット状態ｄ（ｎ−２，ｋ），ｄ（ｎ−１，ｋ），ｄ（ｎ，ｋ）は、現在クロックサイクルにおけるチャンネルサンプルに対する状態記号ビットを表している。この表記法の場合、“ｄ（ｎ−１，ｊ）”のｊは、時間（ｎ−１）におけるトレリス内での状態（すなわち、左側の列３０１の状態の１つ）であり、“ｄ（ｎ，ｋ）”のｋは、時間ｎにおける状態（すなわち、右側の列３０２の状態の１つ）である。右側の列３０２の状態記号ビットｄ（ｎ，ｋ）は、時間ｎにおいて受け取った現在の出力チャンネルサンプルに対応している。
【００１１】
左右の列３０１および３０２の状態を結んでいる、ブランチと呼ばれる各ラインは、その前のトレリスの状態（すなわち、その前のトレリスフェーズの状態）から現在トレリスの状態（すなわち、現在トレリスフェーズの状態）への変化を表している。ブランチは、トレリスを通る可能経路の一部であり、複数の経路を含むことができる。例えば、一本のブランチが、左側の列３０１の状態＃０（“０００”）（状態の原点）と、右側の列３０２の状態＃０（“０００”）とを結んでいる。このブランチは、現在チャンネルサンプルｄ（ｎ，０）を、“０”記号として識別するだけでなく、時間ｎまでにＰＲＭＬ検出器１０５が受け取った記号ビット列を表す経路に対する検出器の潜在判断を表している。また、一本のブランチが、状態＃４（“１００”）と、状態＃０（“０００”）とを結んでおり、これは、状態の原点が、今度は“１００”であることを除き、チャンネルサンプルｄ（ｎ，０）が“０”記号であることに対する潜在判断を表している。したがって、前の状態から分岐している２本の経路が、現在の状態“０００”を通過している。
【００１２】
同様に、２本のブランチが、現在トレリスフェーズの他の状態の各々を通過している。 “０”で終わる全ての行先状態ｋは、状態ｋを通る経路に対して、ｄ（ｎ，ｋ）が“０”記号であることを表し、“１”で終わる全ての行先状態ｋは、状態ｋを通る経路に対して、ｄ（ｎ，ｋ）が“１” 記号に等しいことを表している。通常、異なる可能な経路を、Ｐ状態トレリスによって表すことができる。ここで、Ｐ＝２Qであり、Ｑは状態長さ（すなわち、部分応答チャンネルのメモリ長さ）に等しい整数である。応答が１＋Ｄ−Ｄ2−Ｄ3であり、状態が３ビットであるＥＰＲ４チャンネルの場合、２3＝８状態トレリスが必要である。応答が１＋２Ｄ−２Ｄ3−Ｄ4であり、状態が４ビットのＥＥＰＲ４チャンネルでは、２4＝１６状態トレリスが必要である。
【００１３】
ＶＡは、受け取った記号ビット列に対応するトレリスを通る経路を検出するために、３つのステップを反復して実行する。先ず、トレリスに対するブランチ距離が、現在状態について計算され、次に、各状態距離（ｓｍ、これについては以下で定義する）に対する更新値が、全ての状態について計算され、最後に、残存経路が決定される。残存経路は、ユークリッド距離に従って、受け取った雑音中の記号ビット列に最も近い所定の状態に入る記号ビット列を表している。ある状態変化に対するブランチ距離は、受け取った出力チャンネルサンプル（ｙｒ［ｎ］）と、その変化に対応する理想チャンネル出力サンプル（ｙｉ［ｎ］）との間のユークリッド距離として定義される。受け取った最も有望な列全体を計算するために、ＶＡは、全ての状態の状態距離を反復して計算し、更新し、複数の状態変化の中から最短の経路距離を提供している。
【００１４】
上記ＶＡの場合、与えられた変化のブランチ距離ｂｍ（ユークリッド距離）は、受け取った雑音を含む出力チャンネルサンプルｙｒ［ｎ］および理想出力チャンネルサンプルｙｉ［ｎ］に関する尤度関数の負の対数として定義される。したがって、典型的なＶＡアルゴリズムの場合、時間ｎ−１におけるｊ番目の状態から、時間ｎにおけるｋ番目の状態への変化に対するブランチ距離ｂｍ（ｊ，ｋ，ｎ）は、次の方程式（１）で与えられる。
ｂｍ（ｊ，ｋ，ｎ）＝−ｌｎｆ（ｙｒ［ｎ］−ｙｉ［ｎ］）    （１）
ここで、ｙｉ［*］は、ｊ番目の状態からｋ番目の状態への変化に対応する理想チャンネル出力サンプルを表し、ｆ（*）は、ガウス形雑音列の確率密度関数を表す。
【００１５】
各々の状態に対する加算／比較／選択（ＡＣＳ）演算により、その前に計算された２つの原点状態ｊおよびｂの状態距離、および、現在状態ｋに到達するこれらの状態の２本のブランチのブランチ距離に基づいて、最短状態距離ｓｍが決定される。したがってＡＣＳ演算は、時間ｎにおける状態ｋの状態距離ｓｍを決定している。状態距離ｓｍは、次の方程式（２）で表すことができる。
sm(k,n) = min((sm(j,n~1) + bm(j,k,n)), (sm(b,n~1) + bm(b,k,n)))   （２）
ここで、ｊおよびｂは、２つの可能な原点状態を表し、sm(j,n-1)およびsm(b,n-1)は、その前の時間（n-1）における原点状態の状態距離を表し、bm(j,k,n)は、時間ｎにおいて状態ｊとｋを結んでいるブランチのブランチ距離を表し、 bm(b,k,n)は、時間ｎにおいて状態ｂとｋを結んでいるブランチのブランチ距離を表す。
【００１６】
ＶＡは、トレリスを通して記号ビット列あるいは経路を決定することにより、最尤列を検索し、最短経路距離を提供している。異なる可能経路を検討する場合、この経路距離は単に、トレリスのフェーズを通る経路が出会う、異なるブランチのブランチ距離を累積したものにすぎない。与えられた状態の状態距離は、経路が、ある特定時間における与えられた状態を含んでいる場合、その特定時間における経路距離である。
【００１７】
図４は、一対の経路（ブランチ）に対する、従来技術によるＡＣＳ演算の実施態様（ＡＣＳと呼ばれる）を示す。加算器４０４および４０５がそれぞれ、異なる経路毎に、時間ｎ−１における状態距離と時間ｎにおけるブランチ距離の和（経路和と呼ばれる）をもたらしている。比較器４０１がその経路和を比較し、どの経路和が最小値であるかを示す出力信号をもたらす。マルチプレクサ（ＭＵＸ）４０２が、比較器４０１の出力信号に基づいて、現在クロックサイクル（時間ｎ）に対する状態距離ｓｍとして、最小値の経路和を選択する。
【００１８】
各々のブランチは、記号ｄ（ｎ，ｋ）に対する１つの判断に対応し、その記号は、一方のブランチに対して“０”であり、もう一方のブランチに対しては“１”である。また、１本のブランチを他のブランチに対して選択する判断は、理想出力チャンネルサンプルｙｉ［ｎ］の値に対する判断に対応している。時間ｎにおいて、理想出力チャンネルサンプルは、ｙｉ［ｊ，ｋ，ｎ］またはｙｉ［ｂ，ｋ，ｎ］のいずれかである。ここで、ｙｉ［ｊ，ｋ，ｎ］は、状態ｊから状態ｋへ向かう理想出力チャンネルサンプルｙｉ［ｎ］を表す。ブランチ距離は、方程式（１）すなわち、bm(j,k,n) = (yr[ｎ]−yi[j,k,n])2 および bm(b,k,n) = (yr[ｎ]−yi[b,k,n])2 から計算される。ここで、yr[ｎ]は、時間ｎにおける受け取った出力チャンネルサンプルを表す。ＭＵＸ４０３は、同様に比較器４０１の出力信号に基づいて、現在記号ｄ（ｎ，ｋ）に対する仮の判断として、“０”または“１”（ブランチの記号値に対応）のいずれかを選択している。したがって、各々の状態に対して、比較器４０１は、現在クロックサイクルに対する最小の状態距離を選択し、かつ、記録およびシフトのための経路メモリ内の現在データビットｄ（ｎ，ｋ）に対する仮の判断を提供している。
【００１９】
検出器の動作（すなわち、トレリスの状態間の変化）を、単一クロックサイクルに対して、図３および図４に照らして説明する。複数のクロックサイクルの場合、図３に示す基本トレリスを繰り返すことによってトレリスが拡張される。トレリスフェーズの各状態は、対応するＡＣＳユニットを備えている。各々のクロックサイクルの間に、トレリスフェーズの対応する状態に対する組合せＡＣＳユニットは、Ｐ＝２Qビット（すなわち、ｄ（ｎ，ｋ），（ｋ＝０，．．．，Ｐ−１））だけ、経路メモリ内へシフトする。いくつかの判断遅延の後、ＰＲＭＬ検出器１０５が、このメモリを通る可能経路の１つが最小経路距離を有し、したがって受け取った記号ビットの最も有望な列に対応するように、最終判断を形成する。
【００２０】
【発明が解決しようとする課題】
本発明は、制御データ信号を符号化し、検出し、復号化するシステムのための回路および方法に関するものである。制御データは、制御データのＭデータビットブロックとＮ記号ビットブロック間をマップするレートＭ／Ｎ符号に基づいて、符号化され、復号化される。Ｎ記号ビットブロックは、制御データブロックを表す記号を形成している。ここで、Ｍは２以上の整数であり、ＮはＭより大きい整数である。制御データは、記録に引き続づいてその媒体から情報を受け取るために使用される。本発明の実施形態によれば、符号化には、制御データ列のＭビットブロックのＮ記号ビットブロックへのマッピング、および、Ｎ記号ビットの記憶が包まれている。
【００２１】
【課題を解決するための手段】
典型的な実施形態によれば、Ｎ記号ビットブロック列は、媒体から読み取った、情報を表すチャンネルサンプル列から生成される。さらに、この実施形態では、チャンネルサンプル列の連続する部分が、トレリスの順次状態間の変化として受け取られ、チャンネルサンプル列がＮ記号ビットブロック列に対応している。トレリスフェーズセットおよび強制フェーズセットは、連続する状態、すなわちＮチャンネルサンプルブロックに対応するトレリスフェーズセットに同期化されている。トレリスフェーズセットの状態を通る経路は、最尤検出アルゴリズムに従って決定される。状態の経路は、受け取ったＮ記号ビットブロックに対応し、各々のトレリスフェーズに対して、対応する強制フェーズが、必要に応じて、トレリス内の状態間の変化に対する強制判断を、最尤検出アルゴリズムに提供している。強制判断は、レート（Ｍ／Ｎ）符号の制約に基づいている。
【００２２】
他の典型的実施形態によれば、記号ビット列は、媒体から読み取ったチャンネルサンプル列から生成されており、記号ビットは、媒体から次に受け取る情報のために使用される制御データ列を表している。Ｎ記号ビットブロックが、制御データのＭビットブロックに適用されるレート（Ｍ／Ｎ）符号に基づいて形成された各々のＮ記号ビットブロックと共に受け取られる。各々のＮ記号ビットブロックは、レート（Ｍ／Ｎ）符号に基づいてＭビットブロックにマップされ、制御データ列を生成する。
【００２３】
【発明の実施の形態】
本発明の典型的な実施形態によれば、サーボデータは、レート（Ｍ／Ｎ）符号を用いてブロック符号化される。ここで、Ｍは２以上の整数を表し、ＮはＭより大きい整数を表す。この実施形態では、サーボデータは、ブロック符号化あるいはブロック復号化される（すなわち、符号は、ＭビットとＮ記号ビットグループ間のマッピングである）。本明細書で説明する好ましい実施形態の場合、符号化プロセスおよび復号化プロセスに対して、レート（２／６）符号およびレート（２／８）符号の２つの符号について説明されている。本発明による符号化は、レート（Ｍ／Ｎ）符号を用いたブロック符号化特性により、検出器に対してより大きい符号化利得を提供することができる。本発明の幾つかの典型的実施形態によれば、ビタビアルゴリズムを用いた検出器のような、強制、最尤、部分応答（ＰＲＭＬ）検出器は、検出された符号化サーボデータ値に対する判断を強制するために、ブロック符号の特性を使用することができる。強制ＰＲＭＬ検出器は、伝送チャンネルから受け取る出力チャンネルサンプルに対応する状態間の状態変化の各々に対して、判断を強制することができる。伝送チャンネルから受け取る出力チャンネルサンプルは、本発明のレートＭ／Ｎ符号に従って符号化されたサーボデータを表している。
【００２４】
本明細書では、本発明の典型的な実施形態を、サーボデータセクタのサーボデータ符号化および復号化用として、磁気記録システムに使用されている形態が説明されている。当分野の技術者には明らかなように、本明細書で説明する技法を、光記録システムなど、ＰＲＭＬ検出器を使用している他の型式のデータ伝送システムにおける符号化および復号化用として拡張することができる。また、本発明を、一般的に、異なるレート符合を用いた符号化プロセスおよび復号化プロセスに拡張することができるため、本発明は、本明細書で説明する２つの符号に制限されるものではない。
【００２５】
図５は、本発明による典型的なサーボデータ記録システム５００を示す。サーボデータ記録システム５００は、サーボデータブロック符号器５０１、任意選択等化器５０３、強制ＰＲＭＬ検出器５０４、強制論理５０６およびサーボデータブロック復号器５０５を包含している。符号化されたサーボデータは、通常、符号化されたユーザデータ、システムタイミング、利得情報、および、システム５００が使用するその他の周辺情報と共に伝送チャンネル５０２を通過する。
【００２６】
伝送チャンネル５０２は、磁気媒体あるいは光ディスクなど、情報を記録する媒体を含んでいる。サーボデータ記録システム５００は、システム５００による媒体からの情報の読取りを可能にするために、システム５００が使用する制御データを受け取る。制御データは、伝送チャンネル５０２の媒体にも記録される。本明細書で説明する典型的実施形態の場合、制御データは、媒体上のトラック／セクタ探索および位置決めのための磁気読取りヘッド用サーボに使用されるサーボデータである。当分野の技術者には明らかなように、本発明は、磁気記録システム用サーボデータに制限されるものではなく、他のシステム用サーボデータにも使用することができる。そのようなシステムには例えば光システムがあり、光システムでは、制御データを用いて、光ディスク用レーザベース読取り操作と類似の機能を制御している。
【００２７】
サーボデータ記録システム５００は、サーボデータ語列を受け取る。サーボデータ語列は、符号化されるサーボデータを含み、また、記録媒体に直接記録されるサーボデータを含むことができる。サーボデータブロック符号器５０１（図の（Ｍ／Ｎ）ブロック符号器）は、符号化するデータ語ａ列を受け取る。各データ語ａの語長はＭである。データ語列は、符号化（例えば、サーボアドレスマーク（ＳＡＭ）およびグレイデータ）されるサーボデータを表している。サーボデータブロック符号器５０１は、各データ語列ａにレート（Ｍ／Ｎ）ブロック符号を付加して、対応する長さＮの符号語ｚを形成する。このブロック符号化プロセスが、ブロック境界で画定される記号ビットブロックを形成している。次に、符号語ｚ列は、磁気記録チャンネルあるいは光記録チャンネルなどの伝送チャンネル５０２を介して、信号として伝送される。伝送チャンネル５０２および等化器５０３は、メモリ付き部分（周波数）応答を有しており、例えば、磁気記録媒体のＥＰＲ４あるいはＥＥＰＲ４である。伝送チャンネル５０２は、記録媒体の特性の他に、予備符号化複合周波数特性、書込み／読取りヘッド移動機能、信号等化、および、符号語ｚ列を表すアナログ信号に適用されるフィルタリングプロセスを表すことができる。
【００２８】
伝送チャンネル５０２を通過した後、伝送された符号語ｚ列を表す信号が、伝送チャンネル５０２から読取られ、出力チャンネルサンプル列として供給される。出力チャンネルサンプル列は、任意選択等化器５０３で等化され、サンプルｙｒが供給される。任意選択等化器５０３は、記録チャンネル特性、あるいは、信号が通過するシステム５００の実施態様に固有の他のデバイス周波数特性の変化を修正している。
【００２９】
等化された出力チャンネルサンプルｙｒ列は、その出力チャンネルサンプルｙｒ列から各符号語ｚを検出する強制部分応答最尤（ＰＲＭＬ）検出器５０４に印加される。強制ＰＲＭＬ検出器５０４は、ビタビアルゴリズム（ＶＡ）を使用することができる。出力チャンネルサンプルｙｒ列は、強制論理５０６でも受け取られ、符号化されたサーボデータの始まりを検出し、ＶＡをブロック符号化プロセスに同期化し、強制信号ＦＳを生成している。強制信号ＦＳは、レート（Ｍ／Ｎ）符号の制約およびブロック符号化プロセスに同期化したＶＡのトレリスフェーズに基づいて生成される。強制は、強制信号ＦＳを用いて、例えば、強制ＰＲＭＬ検出器５０４が用いるＶＡのトレリスを枝刈りすることによって、現在検出出力チャンネルサンプルに対応する符号語ｚの記号ビットに対する判断を強制することができる。ＶＡのトレリスを枝刈りする方法を次に説明する。
【００３０】
レート（Ｍ／Ｎ）符号
図５のサーボデータブロック符号器５０１のような符号器は、入力データ語ａを、出力符号語ｚにマップする。Ｍビットの入力データ語ａを、要素ａ（１）、ａ（２）、．．．、ａ（Ｍ）、として定義すると、その入力データ語ａを、要素ｚ（１）、ｚ（２）、．．．、ｚ（Ｎ）で定義されるＮ記号ビットの出力符号語ｚにマップする論理方程式のセットを引き出すことができる。例えば、レート（２／６）符号は、ａ＝“００”をｚ＝“０００１１１”に、ａ＝“１１”をｚ＝“１１１０００”に、ａ＝“０１”をｚ＝“１１００１１”に、ａ＝“１０”をｚ＝“００１１００”にマップする。このマッピングは、レジスタおよび論理方程式にしたがって動作する、組合わせ論理回路を用いて実施することができる。表１は、レート（２／６）符号およびレート（２／８）符号に対して実施することができる典型的なマッピングのための論理方程式を示す。ここで、“！”は論理相補演算を表す。
0003645478.tif 000002
【００３１】
図６Ａに示すような符号化回路を用いて、表１に示すレート（２／６）符号に対する符号化論理方程式を実施することができる。データ語ａの要素ａ（１）およびａ（２）は、２ビットレジスタ６０１によって逐次受け取られる。要素ａ（１）およびａ（２）は、データ語クロックに合致して、２ビットレジスタ６０１から並列で供給することができる。ａ（１）およびａ（２）の補数が、それぞれインバータ６０４および６０３から供給される。要素ａ（１）、！ａ（１）、ａ（２）および！ａ（２）が、６ビットレジスタ６０２の対応するステージに並列に供給される。６ビットレジスタ６０２の内容が、要素ｚ（１）、ｚ（２）、ｚ（３）、ｚ（４）、ｚ（５）およびｚ（６）に対応する。要素ｚ（１）、ｚ（２）、ｚ（３）、ｚ（４）、ｚ（５）およびｚ（６）は、符号語クロックに合致して、６ビットレジスタ６０２から逐次供給し、出力符号語ｚをもたらすことができる。
【００３２】
図５のサーボデータブロック復号器５０５のような復号器は、符号語ｚの要素を、要素ｘ（１）ないしｘ（Ｍ）を有する復号化されたデータ語ｘの要素にマップする。好ましいことに、ｘの要素はａの要素に対応しているが、例えば、伝送チャンネル内の雑音によって生じるエラーを含んでいる。符号器と同様の方法で、論理方程式のセットを用いて、復号器によるこのマッピングを表すことができる。典型的なレート（２／６）レート符号の場合、符号語ｚの要素ｚ（１）ないしｚ（６）は、上記表１に示すように、復号化されたデータ語ｘの要素ｘ（１）およびｘ（２）に、論理的にマップする。図６Ｂに示す復号化回路を用いて、表１に示す復号化論理方程式を、レート（２／６）符号に対して実施することができる。復号化回路は、６ビットレジスタ６０５および２ビットレジスタ６０６を含んでいる。入力符号語ｚが、符号語クロックに合致して６ビットレジスタ６０５内に逐次受け取られ、選択された要素が、２ビットレジスタ６０６の対応するステージに、並列にロードされる。２ビットレジスタ６０６の内容が、要素ｘ（１）およびｘ（２）（要素ａ（１）およびａ（２）に対応）として、データ語クロックに合致して逐次供給される。復号化されたデータ語要素ｘ（１）およびｘ（２）は、符号語ｚの要素の間で重複するため、ある実施形態では、追加回路（図示せず）が、ビットエラーを有するｚの要素を、要素ｘ（１）およびｘ（２）として選択することを防止する「投票」方式を実施している。
【００３３】
また、表１には、レート（２／８）符号による符号化および復号化のための論理方程式が示されている。レート（２／８）符号は、“００”、“１１”、“０１”および“１０”の入力データ語ａを、それぞれ“００１１００１１”、“１１００１１００”、“００１１１１００”および“１１００００１１”の出力符号語ｚにマップする。レート（２／８）符号マッピングは、図６Ａおよび６Ｂに示す回路と類似の符号化回路および復号化回路を用いて実施することができる。
【００３４】
符号器の場合、データ語ａの符号語ｚへのマッピングは固有のものではなく、また、当分野の技術者には明らかなように、並び換えることにより、異なる性能を有する、異なるマッピングを実現することができる（例えば、符号化利得によって測定されるように）。例えば、レート（２／６）符号は、ａ＝“００”を、ｚ＝“０００１１１”の代わりにｚ＝“１１００１１”にマップすることができる。同様に、復号器の場合、符号語ｚから復号化されたデータ語ｘへのマッピングも固有ではない。典型的なレート（２／６）符号による復号器の場合、要素ｘ（１）を、ｘ（１）＝！ｚ（５）あるいはｘ（１）＝！ｚ（６）として得ることもできる。同様に、要素ｘ（２）を、ｘ（２）＝ｚ（２）あるいはｘ（２）＝！ｚ（４）として得ることもできる。レート（２／６）符号の場合と同様、レート（２／８）符号符号器および復号器に対する論理方程式も固有ではない。
【００３５】
典型的実施態様の場合、レート（２／８）符号は、ａ＝“００”をｚ＝“００１１１１００”に、ａ＝“１１”をｚ＝“１１００００１１”に、ａ＝“０１”をｚ＝“００００１１１１”に、ａ＝“１０”をｚ＝“１１１１００００”にマップする。したがって、マッピングを、ｚ（１）＝ｘ（１）、ｚ（２）＝ｘ（１）、ｚ（３）＝！ｘ（２）、ｚ（４）＝！ｘ（２）、ｚ（５）＝！ｘ（１）、ｚ（６）＝！ｘ（１）、ｚ（７）＝ｘ（２）およびｚ（８）＝ｘ（２）として定義することができる。同様に、復号器の場合、符号語ｚから復号化されたデータ語ｘへのマッピングも固有ではない。典型的レート（２／８）符号による復号器の場合、要素ｘ（１）を、ｘ（１）＝ｚ（１）として得ることもできる。同様に、要素ｘ（２）を、ｘ（２）＝ｚ（７）として得ることもできる。
【００３６】
ＰＲＭＬ検出および強制トレリス判断
本発明の典型的実施形態の場合、サーボデータブロック符号器５０１は、レート（２／６）符号またはレート（２／８）符号に従って符号化し、またサーボデータブロック復号器５０５は、レート（２／６）符号またはレート（２／８）符号に従って復号化している。通常、全ての可能ビット／記号パターンが発生し、あるいは、定義されるわけではなく、また、特定のビット／記号パターンがブロックの境界両端間に発生するため、レート（Ｍ／Ｎ）符号は条件付き符号である。図５において、符号化されたサーボデータ（ＳＡＭおよびグレイデータ）は、ビタビアルゴリズム（ＶＡ）を用いたプログラムステップを実施することができる強制、部分応答、最尤（ＰＲＭＬ）検出器５０４によって検出されている。典型的には、強制ＰＲＭＬ検出器５０４は、処理装置、記憶装置および複数の加算／比較／選択回路を用いて実施される。強制ＰＲＭＬ検出器５０４の処理装置は、レート（Ｍ／Ｎ）ブロック符号プロセスによって課される制約の知識を用いて、偽検出の確率を低減することができる。偽検出の確率は、現在出力チャンネルサンプルｙｒ［ｎ］によって表される実行値に対応しないＶＡの現在トレリスフェーズの状態の実行判断あるいは最終判断と呼ばれている。
【００３７】
条件付き符号の場合、強制ＰＲＭＬ検出器５０４に用いられるトレリスは、ＶＡを強制することによって枝刈りし、トレリス内の確実なブランチのみを選択している。強制プロセスは、ブロック符号によって課される制約を使用して、有効状態変化にのみ対応するブランチを選択している。通常、ブロックサイズＢの符号の場合、その符号によって強制される有効変化セットは、Ｂ強制フェーズに対応するＢクロックサイクルに渡るトレリス内で異なり、次に、そのセットがＢクロックサイクル毎に繰り返される。
【００３８】
図７は、表１のレート（２／６）符号に対するＶＡの１６状態トレリスを示す。１６状態トレリスは、強制ＰＲＭＬ検出器５０４（図５）に供給される出力チャンネルサンプルが、ＥＥＰＲ４チャンネル応答を有する磁器媒体から読取られる場合に用いることができる。図７において、検出器への初期入力は、４チャンネルサンプルの値ｙｒ［ｎ−４］ないしｙｒ［ｎ−１］に関して、判断ｄ（ｎ−４）、ｄ（ｎ−３）、ｄ（ｎ−２）、ｄ（ｎ−１）である。時間ｎ−１（すなわち、その前のクロックサイクル）において、トレリスの列７０３内の対応する状態は、ｄ（ｎ−４）＝０、ｄ（ｎ−３）＝０、ｄ（ｎ−２）＝０、ｄ（ｎ−１）＝０に対応する状態＃０（“００００”）から、ｄ（ｎ−４）＝１、ｄ（ｎ−３）＝１、ｄ（ｎ−２）＝１、ｄ（ｎ−１）＝１に対応する状態＃１５（“１１１１”）までの、可能な１６状態の内の１つである。トレリスフェーズが、次に説明するブロック符号化に同期している場合、ｙｒ［ｎ−４］ないしｙｒ［ｎ−１］は、その前の記号ビットブロックの最後の４つの記号ビットに対応する。
【００３９】
時間ｎで、新しい出力チャンネルサンプルｙｒ［ｎ］が付加され、トレリスの列７０６の次の状態はここでも、ｄ（ｎ−３）＝０、ｄ（ｎ−２）＝０、ｄ（ｎ−１）＝０、ｄ（ｎ）＝０に対応する状態＃０（“００００”）から、ｄ（ｎ−３）＝１、ｄ（ｎ−２）＝１、ｄ（ｎ−１）＝１、ｄ（ｎ）＝１に対応する状態＃１５（“１１１１”）までの、可能な１６状態の内の１つである。新しい出力チャンネルサンプルｙｒ［ｎ］は、復号化される現在ブロックの最初の記号ビットに対応し、列７０６の次の状態は、現在トレリスの最初のフェーズに対応する。
【００４０】
レート（２／６）符号は、“００”から“０００１１１”へ、“１１”から“１１１０００”へ、“０１”から“１１００１１”へ、“１０”から“００１１００”へマップする。マッピングは、特定の記号ビットグループのみが現れるように、記号ビット列を強制する。レート（２／６）符号の制約は、例えば、次のブロックの最初の記号に隣接するブロックの最後の４つの記号ビットが、“００１１”、“１０００”、“０１１１”および“１１００”のみになるように制約する。したがって、その前のブロックの最後の４つの記号ビットが、“００００”であることができないため、列７０３の状態＃０（すなわち、“００００”）から、図７の現在トレリス内の列７０６のある状態への変化は、「イリーガル」変化である。したがって、列７０３の状態“００００”からのこれらのブランチを取り除くことができる。このプロセスを繰り返すことにより、レート（Ｍ／Ｎ）符号制約に基づいて、全ての有効変化を識別することができる。制約は、トレリスの６つの強制フェーズ（ＦＰ＝１ないしＦＰ＝６）の各々に対して、有効変化を１６状態トレリスに強制する。図８は、典型的なレート（２／６）符号（１６状態トレリス）の制約を満足する有効変化を示す。例えば、その前のトレリスの列８０３は、状態＃３（“００１１”）、状態＃７（“０１１１”）、状態＃８（“１０００”）および状態＃１２（“１１００”）の４つしか含んでいない。図８のダッシュラインは、有効変化（ブランチ）を示している。
【００４１】
図９は、図７のトレリスを、図８に示す有効変化に基づいて枝刈りした図である。図９の枝刈りされたトレリスは、次の４つのステップによって作成される。先ず第１ステップで、図７のトレリスフェーズ内の全ての可能変化を考察する。第２ステップで、符号に必要な図８の対応するトレリスフェーズの有効変化を、ダッシュラインで識別する。第３ステップで、次のフェーズの状態に到達する、図７の元の変化の各々（ソリッドラインで示されるブランチ）を識別する。該次のフェーズの状態に到達する変化は、さらに、図８のダッシュラインで示される変化として到達する。最後の第４ステップで、第３ステップで識別したソリッドラインで示される変化に対応するブランチを削除し、符号が要求するダッシュラインで示される変化に優先権を与える。
【００４２】
図９では、強制フェーズの間に、その状態から出発するブランチのない状態がいくつか存在し、また、強制フェーズＦＰ＝２およびＦＰ＝４の間に、枝刈りが生じていない状態が存在している。しかし、図９のトレリスはそれでも尚、「イリーガル」経路がトレリスを通って伝播することを許容している（すなわち、ソリッドラインのみから成るトレリスを通って、経路を追うことができる）。イリーガル状態をブロックするために、図９のトレリスはさらに枝刈りされる。図１０は、図９をさらに枝刈りした結果を示し、また、１２クロックサイクル（２つの記号ビットブロック）に渡る枝刈りされた（有効）状態変化を示したものである。図１０のトレリスは、イリーガル経路をブロックすることができることを示している。ソリッドラインのみから成るトレリスを通って経路を追跡すると、最後に、強制フェーズのあるフェーズ内で排除されるエンド状態に到達する（その状態からは、ブランチが出ていない）。
【００４３】
図１０の場合、図９のトレリスに対する追加枝刈りは、ＦＰ＝５の間に発生している。そこでは、状態＃４から状態＃１１まで、それらの状態を出発するブランチが削除されている。図８および図９のトレリスは、符号によって指定されるが、図１０のトレリスは、必ずしも固有であるとは限らない。（符号制約の枝刈りの他に）異なる枝刈りを含む他の実施形態も同様に、イリーガル経路を停止させることができる。しかし、このような実施形態の中では、検出器の性能、固定小数点計算の具体的実施上の所定の制限、および、例えば、強制ＰＲＭＬ検出器５０４（図５）の経路メモリにおける有限判断遅延に基づいて、幾つかのトレリスが好まれている。
【００４４】
他のブランチに対して１つのブランチを選択する優先権は、例えば、図５の強制ＰＲＭＬ検出器５０４に印加される強制信号ＦＳによって強制される。強制信号は、トレリスフェーズの各状態に対して成分ＦＳｉを有し、トレリスフェーズの各状態は、ＡＣＳ回路によって実行される対応加算／比較／選択演算を有している。例えば、１６状態トレリスには１６個のＡＣＳ回路が必要である。成分ＦＳｉの各々は、図５の強制論理５０６のような周辺強制フェーズディジタル制御回路によって生成される。ｉ番目の状態に対する強制信号成分ＦＳｉは、状態ｉに対応するＡＣＳ回路に印加される。強制信号成分ＦＳｉは、ＡＣＳ演算の選択部分実行中に、１つの状態に入って来る２つのブランチの中の１つを選択する。図１１は、図５の強制ＰＲＭＬ検出器５０４に用いることができる、本発明によるＡＣＳ回路の典型的な実施形態を示したものである。
【００４５】
図１１は、それぞれの経路に対して、時間ｎ−１での状態距離とブランチ距離の和（経路和）をもたらす加算器１１０１および１１０２を示している。比較器１１０３は、加算器１１０１および１１０２によってもたらされる経路和を比較し、どの経路の和が最小値であるかを示す出力信号をもたらしている。ここで、ＭＵＸ１１０４および１１０５のそれぞれの選択演算が、比較器１１０３の出力信号に基づくだけでなく、対応する枝刈りされたトレリスの強制フェーズに対する強制信号成分ＦＳｉに基づいて決定される。強制信号成分ＦＳｉが、どの強制も保証されないことを示している場合、ＭＵＸ１１０４は、現在クロックサイクルに対する状態距離ＳＭとして、最小値を有する経路和を選択する。強制信号成分ＦＳｉが、強制が保証されることを示している場合、ＭＵＸ１１０４は、現在クロックサイクルに対する状態距離ＳＭとして、枝刈りされたトレリスの有効変化ブランチに対応する経路和を選択する。
【００４６】
既に記述したように、ブランチの各々は、記号ビットに対する１つの判断ｄ（ｎ，ｋ）に相当し、かつ、理想出力チャンネルサンプルｙｉ［ｎ］に相当する。時間ｎにおける理想出力チャンネルサンプルは、ｙｉ［ｊ，ｋ，ｎ］またはｙｉ［ｂ，ｋ，ｎ］である。ブランチ距離は、上記方程式（１）で計算される。すなわち、bm(j,k,n) = (yr[n]−yi[j,k,n])2およびbm(b,k,n) = (yr[n]−yi[b,k,n])2である。ここで、yr[n]は、時間ｎにおいて受け取った出力チャンネルサンプルを表す。ＭＵＸ１１０５は、同様に比較器１１０３の出力信号および強制信号成分ＦＳｉに基づいて、現在記号ｄ（ｎ，ｋ）に対して行う仮の判断として“０”または“１”のいずれかを選択する。個々の経路（状態変化）は常に“０”または“１”のいずれかに対応するため、ＭＵＸ１１０５は、選択信号に関して望ましい記号を選択する。したがって、各状態変化に対して、現在クロックサイクルに対する最短状態距離が選択され、現在データビットｄ（ｎ，ｋ）に対する仮の判断が、記録およびシフト用として経路メモリに供給される。
【００４７】
図１０の枝刈りされたトレリスに具現化されている強制フェーズ（ＦＰ）の各々に対する強制信号の操作は、次のように記述することができる。
ＦＰ＝１ないし６に対して：
ＦＰ＝１の場合
強制状態＃０は、状態＃８から
強制状態＃１は、状態＃８から
強制状態＃６は、状態＃３から
強制状態＃７は、状態＃３から
強制状態＃８は、状態＃１２から
強制状態＃９は、状態＃１２から
強制状態＃１４は、状態＃７から
強制状態＃１５は、状態＃７から
ＦＰ＝２の場合
強制なし
ＦＰ＝３の場合
強制状態＃０は、状態＃０から
強制状態＃１は、状態＃０から
強制状態＃６は、状態＃３から
強制状態＃７は、状態＃３から
強制状態＃８は、状態＃１２から
強制状態＃９は、状態＃１２から
強制状態＃１４は、状態＃１５から
強制状態＃１５は、状態＃１５から
ＦＰ＝４の場合
強制なし
ＦＰ＝５の場合
強制状態＃０は、状態＃０から
強制状態＃１は、状態＃０から
強制状態＃２は、状態＃１から
強制状態＃３は、状態＃１から
強制状態＃４は、状態＃２から
強制状態＃５は、状態＃２から
強制状態＃６は、状態＃３から
強制状態＃７は、状態＃３から
強制状態＃８は、状態＃１２から
強制状態＃９は、状態＃１２から
強制状態＃１０は、状態＃１３から
強制状態＃１１は、状態＃１３から
強制状態＃１２は、状態＃１４から
強制状態＃１３は、状態＃１４から
強制状態＃１４は、状態＃１５から
強制状態＃１５は、状態＃１５から
ＦＰ＝６の場合
強制状態＃３は、状態＃９から
強制状態＃７は、状態＃３から
強制状態＃８は、状態＃１２から
強制状態＃１２は、状態＃６から
【００４８】
強制ＰＲＭＬ検出器５０４は、ＶＡトレリスの状態をブロック符号化プロセスに同期化させることが好ましい。したがって、１）符号化されたサーボデータのブロック境界と２）強制フェーズ列の関係が、列検出の開始に先立って決定される。強制ＰＲＭＬ検出器５０４は、一度同期化が発生すると強制される。同期化には、サーボデータのプリアンブルの後に挿入される、プリアンブルの終わりの検出を可能にする小数のパッドビットを用いることができる。プリアンブルは、レート（Ｍ／Ｎ）符号を用いて必ずしも符号化できないが、レート（Ｍ／Ｎ）符号記号で表されるパッドビットを追加することはできる。プリアンブルの終わりは、受け取ったチャンネル出力サンプルのコピーをフィルタリングし、そのフィルタリングされたチャンネル出力サンプルを閾値検出器に供給することによって検出することができる。レート（２／６）符号およびレート（２／８）符号に対するパッドビットは、プリアンブルとＳＡＭとの間に挿入することが好ましい。
【００４９】
図１２ないし図１７は、表１のレート（２／６）符号（８状態トレリス）およびレート（２／８）符号（８状態および１６状態トレリス）に対する枝刈りしたトレリス変化を示す。図１２は、レート（２／６）符号（８状態トレリス）によって課される有効変化を示し、図１３は、図１２の有効変化を考慮した強制すなわち枝刈りしたトレリスを示す。図１４は、レート（２／８）符号（８状態トレリス）によって課される有効変化を示し、図１５は、図１４の有効変化を考慮した強制すなわち枝刈りしたトレリスを示す。図１６は、レート（２／８）符号（１６状態トレリス）によって課される有効変化を示し、図１７は、図１６の有効変化を考慮した強制すなわち枝刈りしたトレリスを示す。レート（２／６）符号（８状態トレリス）、レート（２／８）符号（８状態トレリス）、およびレート（２／８）符号（１６状態トレリス）の各々に対する枝刈りされた最終のトレリスを、レート（２／６）符号、１６状態枝刈りトレリス構造に関して説明した上記の方法で作成することができる。最終枝刈りトレリスは、適切な強制フェーズを選択することによって排除されたイリーガル経路を有しており、ソリッドラインを有する経路が通過する多数の状態を排除している。
【００５０】
符号化利得
異なるレート符合の相対性能は、ビット誤り率の検出信頼性測度を用いて比較することができる。このような測度は、１）特定のレート符号を用いたシステムで得られる最短距離（ｄｍｃ）と、２）符号を用いないシステムで得られる最短距離（ｄｍｕ）の比率でも良い。符号化利得として当分野で知られている量は、２０ｌｏｇ（ｄｍｃ／ｄｍｕ）ｄＢとして定義することができる。最短距離は、誤って識別される可能性のある２つの誤り事象間の最短ユークリッド距離（すなわち、互いに最も混同しがちな２つの誤り事象間の距離）である。サーボデータを符号化するために用いられる特定レート符号の符号化利得は、チャンネルの部分応答によって決まる。表２は、レート（２／６）符号、レート（２／８）符号、従来技術によるバイフェーズ符号、および本発明によるレート（３／８）符号の典型的符号化利得をまとめたものである。レート（３／８）符号は、レート（２／８）符号に基づいて形成することができる。
0003645478.tif 000003
表２の符号化利得の計算値は、ＥＰＲ４磁気記録チャンネル（すなわち、ＶＡの８状態トレリス）およびＥＥＰＲ４磁気記録チャンネル（すなわち、ＶＡの１６状態トレリス）の両方に対するものである。
【００５１】
本発明の典型的実施形態を、符号化および復号化方法に関して説明してきたが、本発明は、それに制限されるものではない。当分野の技術者には明らかなように、様々な方法を回路素子の関数として実施することができ、また、ソフトウェアプログラムにおける処理ステップとして、ディジタル領域において実施することができる。このようなソフトウェアは、例えば、ディジタル信号処理装置、マイクロコントローラあるいは汎用コンピュータに使用することができる。
【００５２】
本発明は、これらの方法の実践用として、方法の形および装置の形で具体化することができる。また、本発明は、フロッピーディスク、ＣＤ−ＲＯＭ、ハード駆動機構その他機械読取り可能記憶媒体等、実態的な媒体中に具体化されるプログラム符号の形で具体化することもできる。媒体中に具体化されたプログラム符合が、コンピュータのような機械にロードされ、その機械によって実行されると、その機械は本発明を実践する装置となる。さらに、本発明は、例えば、記憶媒体中に記憶され、機械にロードされ、および／または、その機械によって実行されるにせよ、あるいは、架空電線またはケーブルなどの伝送媒体上を、光ファイバを介して伝送され、または電波で伝送されるにせよ、プログラム符号の形で具体化することができる。このプログラム符号が、コンピュータのような機械にロードされ、その機械によって実行されると、その機械は本発明を実践する装置となる。汎用処理装置上で実施すると、プログラム符号セグメントを処理装置と組み合わせ、特定論理回路と類似の動作をする固有のデバイスを提供することができる。
【００５３】
本発明の性格を説明するために記述し図示してきた上記詳細、材料および部品の配置に対する様々な変更が、本明細書の特許請求の範囲に示す本発明の原理および範囲を逸脱することなく、当分野の技術者には可能であることは理解されよう。
【図面の簡単な説明】
【図１】従来技術による磁気記録システムのサーボ処理を示す図である。
【図２】図１のシステムの磁気記録媒体のサーボデータセクタに記録されるサーボデータのフォーマットを示す図である。
【図３】メモリ長さが３の部分応答チャンネル用ＰＲＭＬ検出器に使用されるビタビアルゴリズムの８状態トレリスを示す図である。
【図４】トレリス内の一対の経路に対する、図３のビタビアルゴリズムの加算／比較／選択演算の従来技術による実施態様を示す図である。
【図５】本発明による典型的なサーボデータ記録システムを示す図である。
【図６】Ａ  レート（２／６）符号を用いた図５のサーボデータブロック符号器用符号化回路の典型的な実施態様を示す図である。Ｂ  レート（２／６）符号を用いた図５のサーボデータブロック復号器用復号化回路の典型的な実施態様を示す図である。
【図７】メモリ長さが４の部分応答チャンネルを通過する、本発明による典型的なレート（２／６）符号のための、ビタビアルゴリズムと共に使用する１６状態トレリスを示す図である。
【図８】典型的なレート（２／６）符号の制約を満足する、図７のトレリス状態間の、残りの有効変化を示す図である。
【図９】図７のトレリスを、図８に示す有効状態変化に基づいて枝刈りしたトレリスを示す図である。
【図１０】  図９のトレリスを枝刈りし、イリーガル経路を除去したときの、１２クロックサイクルに渡るトレリスを示す図である。
【図１１】  本発明による枝刈りされたトレリスを実施する図５の強制ＰＲＭＬ検出器用ＡＣＳ回路の典型的な実施形態を示す図である。
【図１２】メモリ長さが３のチャンネルに対する典型的なレート（２／６）符号の制約を満足する８状態トレリス内の状態間の有効変化を示す図である。
【図１３】  図１２の有効変化を考慮した、枝刈りトレリスを示す図である。
【図１４】  メモリ長さが３のチャンネルに対する典型的なレート（２／８）符号の制約を満足する８状態トレリス内の状態間の有効変化を示す図である。
【図１５】図１４の有効変化を考慮した、枝刈りトレリスを示す図である。
【図１６】  メモリ長さが４のチャンネルに対する典型的なレート（２／８）符号の制約を満足する１６状態トレリス内の状態間の有効変化を示す図である。
【図１７】図１６の有効変化を考慮した、枝刈りトレリスを示す図である。
【符号の説明】
ＡＣＳ  加算／比較／選択
ＡＷＧＮ  付加ホワイトガウスノイズ
ＭＵＸ  マルチプレクサ
ＰＲＭＬ  部分応答最尤
ＳＡＭ  サーボアドレスマーク
ＶＡ  ビタビアルゴリズム
１００  磁気記録システム
１０１  サーボデータ符号器
１０２  磁気書込みヘッド
１０３  磁気読取りヘッド
１０４  等化器
１０５  部分応答最尤検出器
１０６  サーボデータ復号器
１０７  バースト復調器
１１０  磁気媒体
２０１  プリアンブル
２０２  サーボアドレスマーク（ＳＡＭ）
２０３  グレイデータ
２０４  バースト復調欄
３０１，３０２  列
４０１  比較器
４０２，４０３，１１０４，１１０５  マルチプレクサ（ＭＵＸ）
４０４，４０５  加算器
５００  サーボデータ記録システム
５０１  サーボデータブロック符号器
５０２  伝送チャンネル
５０３  任意選択等化器
５０４  強制ＰＲＭＬ検出器
５０５  サーボデータブロック復号器
５０６  強制論理
６０１，６０６  ２ビットレジスタ
６０２，６０５  ６ビットレジスタ
６０３，６０４  インバータ
１１０１，１１０２  加算器
１１０３  比較器
【図１】
0003645478.tif 000004
【図２】
0003645478.tif 000005
【図３】
0003645478.tif 000006
【図４】
0003645478.tif 000007
【図５】
0003645478.tif 000008
【図６】
0003645478.tif 000009
【図７】
0003645478.tif 000010
【図８】
0003645478.tif 000011
【図９】
0003645478.tif 000012
【図１０】
0003645478.tif 000013
【図１１】
0003645478.tif 000014
【図１２】
0003645478.tif 000015
【図１３】
0003645478.tif 000016
【図１４】
0003645478.tif 000017
【図１５】
0003645478.tif 000018
【図１６】
0003645478.tif 000019
【図１７】
0003645478.tif 000020