(57)【特許請求の範囲】
【請求項１】
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、
前記電流制御型トランジスタのターンオフの兆候を検出する検出手段と、
(1)前記電流制御型トランジスタをオンする期間に、前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記電流制御型トランジスタをオフする期間に、前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記電荷引き抜き手段に前記電荷の引き抜きを指示し、前記検出手段で前記兆候が検出されたとき、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示する制御回路とを備えることを特徴とする電流制御型半導体素子用駆動回路。
【請求項２】
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記第２のスイッチ手段より高インピーダンスであって前記電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、
前記電流制御型トランジスタのターンオフの兆候を検出する検出手段と、
(1)前記電流制御型トランジスタをオンする期間に、前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記電流制御型トランジスタをオフする期間に、前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記検出手段で前記兆候が検出されたとき、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示するとともに、前記電荷引き抜き手段に前記電荷の引き抜きを指示する制御回路とを備えることを特徴とする電流制御型半導体素子用駆動回路。
【請求項３】
請求項１または２に記載の電流制御型半導体素子用駆動回路において、
前記検出手段は、前記電流制御型トランジスタの主電流端子の電圧もしくは電流に応じて前記兆候を検出することを特徴とする電流制御型半導体素子用駆動回路。
【請求項４】
請求項１または２に記載の電流制御型半導体素子用駆動回路において、
前記検出手段は、前記電流制御型トランジスタの制御端子の電圧もしくは電流に応じて前記兆候を検出することを特徴とする電流制御型半導体素子用駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御端子に流入する電流を制御してターンオン／ターンオフする電流制御型半導体素子に用いられる駆動回路に関する。
【０００２】
【従来の技術】
誘導性負荷を駆動する電流制御型スイッチングトランジスタ素子として、たとえば、特開平６−２５２４０８号公報に開示されているものが知られている。図７は、このような電流制御型半導体素子を使用して誘導性負荷を駆動する従来の駆動回路を示している。トランジスタＴｒ１は、駆動回路からベース端子に流される電流に応じてオン／オフされ、トランジスタＴｒ１に接続されている不図示の誘導性負荷を駆動する。
【０００３】
駆動回路は、パルス電源と、制御回路９２と、Ｎ型ＭＯＳトランジスタ９３および９４とによって構成される。パルス電源は、パルス発生回路９１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴとによって構成される。トランスＴには、一次巻き線Ｐと二次巻き線Ｓとが巻かれている。
【０００４】
トランスＴの一次巻き線Ｐ側の回路には、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するためにスイッチＳＷ１およびＳＷ２が直列に接続されている。また、一次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が直列に接続されている。パルス発生回路９１は、スイッチＳＷ１およびＳＷ２の組を所定の周期でオン／オフするようにパルス状の制御信号Ｖｇ９１を出力する。
【０００５】
トランスＴの二次巻き線Ｓ側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタ９３および９４が直列に接続されている。ボディダイオードＤ９３は、Ｎ型ＭＯＳトランジスタ９３に内蔵される。ボディダイオードＤ９４は、Ｎ型ＭＯＳトランジスタ９４に内蔵される。制御回路９２は、Ｎ型ＭＯＳトランジスタ９３および９４のいずれか一方をオンし、他方をオフするように制御信号Ｖｇ９３およびＶｇ９４を出力する。なお、トランジスタＴｒ１のベース端子に電流を供給する二次巻き線Ｓ側の電流経路には、寄生インダクタンスＬｓが存在する。
【０００６】
上述した駆動回路の動作タイミングを説明する。図８は、図７の駆動回路各部の動作タイミングを説明するタイミングチャートである。図８において、パルス発生回路９１から出力される制御信号Ｖｇ９１、二次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジスタ９４のゲート端子に印加される制御信号Ｖｇ９４、Ｎ型ＭＯＳトランジスタ９３のゲート端子に印加される制御信号Ｖｇ９３、トランジスタＴｒ１のベース端子に流れ込む電流Ｉ２、トランジスタＴｒ１のベース端子−エミッタ端子間電圧Ｖｂｅ、およびトランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧Ｖｃｅの波形がそれぞれ示されている。
【０００７】
制御信号Ｖｇ９１は、上述したように、所定の周期でオン／オフが繰り返される。制御信号Ｖｇ９１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。このとき、トランスＴの一次巻き線Ｐに流れる電流が増加し、二次巻き線Ｓに誘起される電圧Ｖ２は正の向きになる。制御信号Ｖｇ９１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少し、二次巻き線Ｓに誘起される電圧Ｖ２は負の向きになる。
【０００８】
タイミングｔ１において、制御回路９２が制御信号Ｖｇ９４をＨレベルにするとともに制御信号Ｖｇ９３をＬレベルにすると、Ｎ型ＭＯＳトランジスタ９４がオン、Ｎ型ＭＯＳトランジスタ９３がオフされる。二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９３のボディダイオードＤ９３で半波整流された電流が、Ｎ型ＭＯＳトランジスタ９４を介してトランジスタＴｒ１のベース端子へ流れ込む。これにより、トランジスタＴｒ１は、トランジスタＴｒ１内にキャリア注入されてターンオンする。上述した寄生インダクタンスＬｓの存在により、トランジスタＴｒ１のベース端子に流れる電流Ｉ２は徐々に増加し、その波形は右上がりの傾きを有するパルス状波形になる。
【０００９】
タイミングｔ２において、制御回路９２が制御信号Ｖｇ９４をＬレベルにするとともに制御信号Ｖｇ９３をＨレベルにすると、Ｎ型ＭＯＳトランジスタ９４がオフ、Ｎ型ＭＯＳトランジスタ９３がオンされる。二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９４のボディダイオードＤ９４で半波整流された電流が、Ｎ型ＭＯＳトランジスタ９３を介して二次巻き線Ｓのドット側（図７）へ流れる。これにより、トランジスタＴｒ１はベース端子からキャリアを抜かれてターンオフする。
【００１０】
【発明が解決しようとする課題】
トランジスタＴｒ１がターンオフするとき、次の理由によりベース端子−エミッタ端子間電圧Ｖｂｅが図８に示すように振動し、トランジスタＴｒ１が誤ってターンオンすることがある。一般に、ベース電流を流す電流経路には寄生インダクタンスＬｓの他、たとえばＮ型ＭＯＳトランジスタ９３および９４のオン抵抗や配線抵抗、および寄生の容量成分が存在する。トランジスタＴｒ１が電流駆動型素子である場合は、大きなベース電流を流している状態から極めて短い時間でターンオフさせるため、寄生インダクタンスＬｓにたまったエネルギを急激に放出する必要がある。このエネルギ放出の際に寄生要素によるＲＬＣ共振現象が発生すると、ベース電圧端子−エミッタ端子間電圧Ｖｂｅが激しく振動する。ベース電圧がトランジスタＴｒ１のオン電圧（約０．７Ｖ）まで上昇すると、トランジスタＴｒ１は誤ってターンオンしてコレクタ電流を流す。この結果、コレクタ端子−エミッタ端子間電圧Ｖｃｅも大きく振動する。図８において、電流Ｉ２はベース電流の波形を表し、＋側はベース端子へ流れ込む電流、−側はベース端子からキャリアが引き抜かれるときに流れる電流である。
【００１１】
なお、ベース端子からのキャリア引き抜きが急激に行われないように、Ｎ型ＭＯＳトランジスタ９３のオン抵抗を大きくするとベース電圧の振動を抑制できるが、タイミングｔ２でトランジスタＴｒ１のターンオフ制御を開始してから実際にトランジスタＴｒ１がターンオフするまでの時間（ストレージ時間ｔｓ）が長くなってしまう。
【００１２】
本発明の目的は、ストレージ時間を長くすることなくターンオフ時の制御端子の信号の振動を抑制し、誤ってターンオンすることを防止するようにした電流制御型半導体素子用駆動回路を提供することにある。
【００１３】
【課題を解決するための手段】
（１）請求項１に記載の発明による電流制御型半導体素子用駆動回路は、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、電流制御型トランジスタのターンオフの兆候を検出する検出手段と、(1)電流制御型トランジスタをオンする期間に、第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)電流制御型トランジスタをオフする期間に、第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、電荷引き抜き手段に電荷の引き抜きを指示し、検出手段で兆候が検出されたとき、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示する制御回路とを備えることにより、上述した目的を達成する。
（２）請求項２に記載の発明による電流制御型半導体素子用駆動回路は、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、第２のスイッチ手段より高インピーダンスであって電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、電流制御型トランジスタのターンオフの兆候を検出する検出手段と、(1)電流制御型トランジスタをオンする期間に、第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)電流制御型トランジスタをオフする期間に、第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、検出手段で兆候が検出されたとき、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示するとともに、電荷引き抜き手段に電荷の引き抜きを指示する制御回路とを備えることにより、上述した目的を達成する。
（３）請求項３に記載の発明は、請求項１または２に記載の電流制御型半導体素子用駆動回路において、検出手段は、電流制御型トランジスタの主電流端子の電圧もしくは電流に応じて兆候を検出することを特徴とする。
（４）請求項４に記載の発明は、請求項１または２に記載の電流制御型半導体素子用駆動回路において、検出手段は、電流制御型トランジスタの制御端子の電圧もしくは電流に応じて兆候を検出することを特徴とする。
【００１４】
【発明の効果】
（１）請求項１、３、４に記載の発明によれば、正負のパルス状電流を交互に発生するパルス電流発生手段からのパルス状電流を、電流制御型トランジスタをオンする期間に第１のスイッチ手段で整流して電流制御型トランジスタの制御端子に正のパルス状電流を供給し、電流制御型トランジスタをオフする期間に第２のスイッチ手段で整流して電流制御型トランジスタの制御端子に負のパルス状電流を供給する。電流制御型トランジスタをオフする期間は、第２のスイッチ手段と電荷引き抜き手段とで電流制御型トランジスタの制御端子から電荷引き抜きを行い、電流制御型トランジスタのターンオフが検出されると、第２のスイッチ手段による負のパルス状電流の供給と第２のスイッチ手段による電荷引き抜きとを停止させる。この結果、電流制御型半導体素子の制御端子における振動を防止できる。
（２）請求項２〜４に記載の発明によれば、正負のパルス状電流を交互に発生するパルス電流発生手段からのパルス状電流を、電流制御型トランジスタをオンする期間に第１のスイッチ手段で整流して電流制御型トランジスタの制御端子に正のパルス状電流を供給し、電流制御型トランジスタをオフする期間に第２のスイッチ手段で整流して電流制御型トランジスタの制御端子に負のパルス状電流を供給する。電流制御型トランジスタをオフする期間は、第２のスイッチ手段で電流制御型トランジスタの制御端子から電荷引き抜きを行い、電流制御型トランジスタのターンオフが検出されると、第２のスイッチ手段による負のパルス状電流の供給と第２のスイッチ手段による電荷引き抜きとを停止させ、電荷引き抜き手段に電流制御型トランジスタの制御端子から電荷を引き抜かせる。この結果、電流制御型半導体素子の制御端子における振動を防止できる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
−第一の実施の形態−
図１は、本発明の第一の実施の形態による電流制御型半導体素子の駆動回路を示す図である。トランジスタＴｒ１は、駆動回路からベース端子に流されるパルス電流ＩＢに応じてオン／オフされ、トランジスタＴｒ１に接続されている不図示の誘導性負荷を駆動する。駆動回路は、パルス電源と、制御回路１２と、Ｎ型ＭＯＳトランジスタＭ２１、Ｍ２２およびＭ２３と、Ｖｃｅ検知回路１３とによって構成される。パルス電源は、パルス発生回路１１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴとによって構成される。トランスＴには、一次巻き線Ｐと二次巻き線Ｓとが巻かれている。
【００１６】
トランスＴの一次巻き線Ｐ側の回路には、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するためにスイッチＳＷ１およびＳＷ２が一次巻き線Ｐと直列に接続されている。また、一次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が一次巻き線Ｐと直列に接続されている。パルス発生回路１１は、スイッチＳＷ１およびＳＷ２を所定の周期でオン／オフするようにパルス状の制御信号Ｖｇ１１を出力する。
【００１７】
トランスＴの二次巻き線Ｓ側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタＭ２１およびＭ２２が直列に接続されている。ボディダイオードＤ２１は、Ｎ型ＭＯＳトランジスタＭ２１に内蔵される。ボディダイオードＤ２２は、Ｎ型ＭＯＳトランジスタＭ２２に内蔵される。トランジスタＴｒ１のベース端子−エミッタ端子間には、抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ２３が直列に接続されている。制御回路１２は、Ｎ型ＭＯＳトランジスタＭ２１およびＭ２２のいずれか一方をオンし、他方をオフするように制御信号Ｖｇ２１およびＶｇ２２を出力する。制御回路１２はさらに、Ｎ型ＭＯＳトランジスタＭ２３をオン／オフする制御信号Ｖｇ２３を出力する。Ｖｃｅ検知回路１３は、トランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧Ｖｃｅを検出する。なお、トランジスタＴｒ１のベース端子に電流を供給する二次巻き線Ｓ側の電流経路には、寄生インダクタンスＬｓが存在する。
【００１８】
上述した駆動回路の動作タイミングを説明する。図２は、図１の駆動回路各部の動作タイミングを説明するタイミングチャートである。図２において、パルス発生回路１１から出力される制御信号Ｖｇ１１、二次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジスタＭ２２のゲート端子に印加される制御信号Ｖｇ２２、Ｎ型ＭＯＳトランジスタＭ２３のゲート端子に印加される制御信号Ｖｇ２３、Ｎ型ＭＯＳトランジスタＭ２１のゲート端子に印加される制御信号Ｖｇ２１、トランジスタＴｒ１のベース端子に流れ込む電流ＩＢ、トランジスタＴｒ１のベース端子−エミッタ端子間電圧Ｖｂｅ、およびトランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧Ｖｃｅの波形がそれぞれ示されている。
【００１９】
制御信号Ｖｇ１１は、上述したように、所定の周期でオン／オフが繰り返される。制御信号Ｖｇ１１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。このとき、トランスＴの一次巻き線Ｐに流れる電流が増加し、二次巻き線Ｓに誘起される電圧Ｖ２は正の向きになる。制御信号Ｖｇ１１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少し、二次巻き線Ｓに誘起される電圧Ｖ２は負の向きになる。
【００２０】
タイミングｔ１において、制御回路１２が制御信号Ｖｇ２２をＨレベルにするとともに、制御信号Ｖｇ２３およびＶｇ２１をＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２２がオン、Ｎ型ＭＯＳトランジスタＭ２３およびＭ２１がそれぞれオフされる。二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１のボディダイオードＤ２１で半波整流された電流が、Ｎ型ＭＯＳトランジスタＭ２２を介してトランジスタＴｒ１のベース端子へ流れ込む。この結果、トランジスタＴｒ１はキャリア注入されてターンオンする。
【００２１】
トランジスタＴｒ１がターンオンして不図示の負荷に対する駆動電流がトランジスタＴｒ１のコレクタ端子からエミッタ端子へ流れると、トランジスタＴｒ１のコレクタ−エミッタ間電圧Ｖｃｅが低下する。
【００２２】
なお、上述した寄生インダクタンスＬｓの存在により、トランジスタＴｒ１のベース端子に流れる電流ＩＢは徐々に増加し、その波形は右上がりの傾きを有するパルス状波形になる。パルス発生回路１１による制御信号Ｖｇ１１のパルス周期は、トランジスタＴ１の中のキャリアのライフタイムより十分小さくされるので、トランジスタＴ１のベース端子に流れる電流ＩＢがパルス状の駆動電流であっても、トランジスタＴ１をターンオンさせることができる。
【００２３】
タイミングｔ２において、制御回路１２が制御信号Ｖｇ２２をＬレベルにするとともに、制御信号Ｖｇ２３およびＶｇ２１をＨレベルにすると、Ｎ型ＭＯＳトランジスタＭ２２がオフ、Ｎ型ＭＯＳトランジスタＭ２３およびＭ２１がオンされる。二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２のボディダイオードＤ２２で半波整流された電流が、Ｎ型ＭＯＳトランジスタＭ２１を介して二次巻き線Ｓのドット側（図１）へ流れる。これにより、トランジスタＴｒ１のベース端子からトランジスタＴｒ１内のキャリアの引き抜きが開始される。このとき、抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ２３を介する経路によるキャリア引き抜きも行われる。
【００２４】
トランジスタＴｒ１内のキャリアが枯渇してくると、トランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧Ｖｃｅが徐々に上昇する。トランジスタＴｒ１がターンオフする直前のタイミングｔ３において、Ｖｃｅ検知回路１３は、コレクタ端子−エミッタ端子間電圧Ｖｃｅが所定値まで上昇するとこれを検知して検出信号を制御回路１２へ出力する。制御回路１２が入力された検出信号に応じて制御信号Ｖｇ２１をＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２１がオフされる。これにより、ボディダイオードＤ２２およびＮ型ＭＯＳトランジスタＭ２１を介する経路によるトランジスタＴｒ１内のキャリア引き抜きが停止され、抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ２３を介する経路によるキャリア引き抜きが継続される。抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ２３を介するキャリア引き抜き経路のインピーダンスは、ボディダイオードＤ２２およびＮ型ＭＯＳトランジスタＭ２１を介するキャリア引き抜き経路のインピーダンスに比べて抵抗器Ｒによって高くされているので、ベース端子から流れ出る電流ＩＢは、タイミングｔ３以前よりタイミングｔ３以降の方が小さく絞られる。
【００２５】
タイミングｔ３以降にトランジスタＴｒ１のベース端子から流れ出るキャリア引き抜き電流ＩＢを制限することは、ＲＬＣ共振現象のダンピングファクタのＲ成分を大きくしてベース端子における電圧振動を抑えることにつながる。これにより、トランジスタＴｒ１は、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に低下してターンオフし、ターンオフ後に再び誤ってターンオンすることがない。
【００２６】
以上説明した第一の実施の形態によれば、以下の作用効果が得られる。
（１）トランジスタＴｒ１をターンオンさせるとき、トランスＴの二次巻き線Ｓのドット側から流れ出る正の向き（順バイアス方向）のパルス電流を用いて、トランジスタＴ１内にキャリアを注入する。トランジスタＴｒ１をターンオフさせるとき、トランスＴの二次巻き線Ｓのドット側に流れ込む負の向き（逆バイアス方向）のパルス電流を用いて、トランジスタＴ１内に蓄積されているキャリアを引き抜く。二次巻き線Ｓから正のパルス電流を出力させるには、Ｎ型ＭＯＳスイッチＭ２２をオン、Ｎ型ＭＯＳスイッチＭ２１をオフしてボディダイオードＤ２１で半波整流する。二次巻き線Ｓから負のパルス電流を出力させるには、Ｎ型ＭＯＳスイッチＭ２１をオン、Ｎ型ＭＯＳスイッチＭ２２をオフしてボディダイオードＤ２２で整流する。この結果、１組のトランスＴおよび従出力回路から時分割で正負両方向のパルス電流を出力させることができるので、回路の小型化およびコスト削減の効果がある。
（２）トランジスタＴｒ１のターンオフ直前の状態（タイミングｔ３）を、Ｖｃｅ検知回路１３によってコレクタ端子−エミッタ端子間電圧Ｖｃｅの上昇から検出する。トランジスタＴｒ１をターンオフする際、タイミングｔ２からタイミングｔ３までの間、トランジスタＴｒ１のベース端子から低インピーダンスのキャリア引き抜き経路（ボディダイオードＤ２２およびＮ型ＭＯＳトランジスタＭ２１を介する経路）を介してトランジスタＴｒ１内のキャリアを抜き、タイミングｔ３以降は、トランジスタＴｒ１のベース端子から高インピーダンスのキャリア引き抜き経路（抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ２３を介する経路）を介してトランジスタＴｒ１内のキャリアを抜くようにした。したがって、タイミングｔ２からタイミングｔ３までの間にキャリア引き抜きを速やかに行い、タイミングｔ３以降はキャリア引き抜き電流ＩＢを抑えてトランジスタＴｒ１のベース端子における電圧振動を抑制できる。この結果、トランジスタＴｒ１がターンオフするまでのストレージ時間Ｔｓを長くすることなく、ターンオフ時の誤ターンオンを防止できる。
【００２７】
抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ２３を介するキャリア引き抜き経路は、抵抗器Ｒによってインピーダンスを高めるようにしたが、抵抗器Ｒを省略してＮ型ＭＯＳトランジスタＭ２３のオン抵抗を高めるようにしてもよい。Ｎ型ＭＯＳトランジスタＭ２３のオン抵抗は、印加する制御信号Ｖｇ２３のＨレベル時の電圧値を下げることによって高められる。
【００２８】
Ｖｃｅ検知回路１３でコレクタ端子−エミッタ端子間電圧Ｖｃｅを検知する代わりに、コレクタ電流を検知してトランジスタＴｒ１のターンオフ直前の状態（タイミングｔ３）を検出するようにしてもよい。この場合には、トランジスタＴｒ１のコレクタ端子に流れ込むコレクタ電流の値が所定値以下になると検出信号を制御回路１２へ出力すればよい。
【００２９】
タイミングｔ２からタイミングｔ３までの間、トランジスタＴｒ１のベース端子から低インピーダンスのキャリア引き抜き経路（ボディダイオードＤ２２およびＮ型ＭＯＳトランジスタＭ２１を介する経路）と、高インピーダンスのキャリア引き抜き経路（抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ２３を介する経路）との両方を介してトランジスタＴｒ１内のキャリアを抜くようにした。この代わりに、低インピーダンスのキャリア引き抜き経路のみを用いるようにしてもよい。この場合には、タイミングｔ２からタイミングｔ３までの間、低インピーダンスのキャリア引き抜き経路のみをオンさせ、タイミングｔ３以降、高インピーダンスのキャリア引き抜き経路のみをオンさせるようにキャリア引き抜き経路を切り換えてトランジスタＴｒ１内のキャリアを抜くようにする。
【００３０】
−第二の実施の形態−
図３は、第二の実施の形態による電流制御型半導体素子の駆動回路を示す図である。図３において、図１と共通するものは図１と同じ符号を記して説明を省略する。第二の実施の形態では、第一の実施の形態に比べてＶｃｅ検知回路１３が省略され、ＩＢ検知回路１３Ｂが追加される。また、制御回路１２の代わりに制御回路１２Ｂが設けられる。ＩＢ検知回路１３Ｂは、トランジスタＴｒ１のベース端子から流れ出る負の向きの電流ＩＢの減少を検出し、検出信号を制御回路１２Ｂへ出力する。
【００３１】
図４は、図３の駆動回路各部の動作タイミングを説明するタイミングチャートである。パルス発生回路１１から出力される制御信号Ｖｇ１１、二次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジスタＭ２２のゲート端子に印加される制御信号Ｖｇ２２、Ｎ型ＭＯＳトランジスタＭ２３のゲート端子に印加される制御信号Ｖｇ２３、Ｎ型ＭＯＳトランジスタＭ２１のゲート端子に印加される制御信号Ｖｇ２１、トランジスタＴｒ１のベース端子に流れ込む電流ＩＢ、トランジスタＴｒ１のベース端子−エミッタ端子間電圧Ｖｂｅ、およびトランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧Ｖｃｅの波形がそれぞれ示されている。
【００３２】
タイミングｔ１〜タイミングｔ２までは、上述した図２の場合と同じである。タイミングｔ２において、トランジスタＴｒ１のベース端子からキャリアの引き抜きが開始され、トランジスタＴｒ１内のキャリアが枯渇してくると、トランジスタＴｒ１のベース端子から流れ出るベース電流ＩＢが徐々に減少する。トランジスタＴｒ１がターンオフする直前のタイミングｔ３において、ＩＢ検知回路１３Ｂは、ベース電流ＩＢが所定値まで減少するとこれを検知して検出信号を制御回路１２Ｂへ出力する。制御回路１２Ｂが入力された検出信号に応じて制御信号Ｖｇ２１をＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２１がオフされる。これにより、トランジスタＴｒ１のベース端子から流れ出る電流ＩＢは、タイミングｔ３以前よりタイミングｔ３以降の方が小さく絞られる。
【００３３】
以上説明したように第二の実施の形態によれば、トランジスタＴｒ１をターンオフする際、ベース端子から流れ出る電流ＩＢの減少をＩＢ検知回路１３Ｂで検出することにより、トランジスタＴｒ１のターンオフ直前の状態（タイミングｔ３）を検出するようにした。この結果、第一の実施の形態と同様に、ストレージ時間Ｔｓを長びかせることなく、ターンオフ時の誤ターンオンを防止できる。
【００３４】
−第三の実施の形態−
図５は、第三の実施の形態による電流制御型半導体素子の駆動回路を示す図である。図５において、図１と共通するものは図１と同じ符号を記して説明を省略する。第三の実施の形態では、第一の実施の形態に比べてＶｃｅ検知回路１３が省略され、Ｖｂｅ検知回路１３Ｃが追加される。また、制御回路１２の代わりに制御回路１２Ｃが設けられる。Ｖｂｅ検知回路１３Ｃは、トランジスタＴｒ１のベース端子−エミッタ端子間電圧Ｖｂｅの減少を検出し、検出信号を制御回路１２Ｃへ出力する。
【００３５】
図６は、図５の駆動回路各部の動作タイミングを説明するタイミングチャートである。パルス発生回路１１から出力される制御信号Ｖｇ１１、二次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジスタＭ２２のゲート端子に印加される制御信号Ｖｇ２２、Ｎ型ＭＯＳトランジスタＭ２３のゲート端子に印加される制御信号Ｖｇ２３、Ｎ型ＭＯＳトランジスタＭ２１のゲート端子に印加される制御信号Ｖｇ２１、トランジスタＴｒ１のベース端子−エミッタ端子間電圧Ｖｂｅ、トランジスタＴｒ１のベース端子に流れ込む電流ＩＢ、およびトランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧Ｖｃｅの波形がそれぞれ示されている。
【００３６】
タイミングｔ１〜タイミングｔ２までは、上述した図２の場合と同じである。タイミングｔ２において、トランジスタＴｒ１のベース端子からキャリアの引き抜きが開始され、トランジスタＴｒ１内のキャリアが枯渇してくると、トランジスタＴｒ１のベース端子−エミッタ端子間電圧Ｖｂｅが徐々に減少する。トランジスタＴｒ１がターンオフする直前のタイミングｔ３において、Ｖｂｅ検知回路１３Ｃは、ベース端子−エミッタ端子間電圧Ｖｂｅが所定値まで減少するとこれを検知して検出信号を制御回路１２Ｃへ出力する。制御回路１２Ｃが入力された検出信号に応じて制御信号Ｖｇ２１をＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２１がオフされる。これにより、トランジスタＴｒ１のベース端子から流れ出る電流ＩＢは、タイミングｔ３以前よりタイミングｔ３以降の方が小さく絞られる。
【００３７】
以上説明したように第三の実施の形態によれば、トランジスタＴｒ１をターンオフする際、ベース端子−エミッタ端子間電圧Ｖｂｅの減少をＶｂｅ検知回路１３Ｃで検出することにより、トランジスタＴｒ１のターンオフ直前の状態（タイミングｔ３）を検出するようにした。この結果、第一の実施の形態および第二の実施の形態と同様に、ストレージ時間Ｔｓを長びかせることなく、ターンオフ時の誤ターンオンを防止できる。
【００３８】
本発明による駆動回路は、一般的なバイポーラトランジスタだけに使用されるものではなく、ベース端子からキャリアを引き抜いてターンオフさせるときに、キャリア引き抜き速度が速すぎてベース信号が振動を起こすような種々の半導体素子に適用できる。とくに、トランジスタの動作が速く、電流の時間的変化が大きいことによるサージが発生しやすい半導体素子に対して本発明による駆動方法が有効である。
【００３９】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明する。パルス電流発生手段は、たとえば、パルス発生回路１１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴとによって構成される。制御端子は、たとえば、ベース端子が対応する。第１のスイッチ手段は、たとえば、ボディダイオードＤ２１およびＮ型ＭＯＳトランジスタＭ２２によって構成される。第２のスイッチ手段は、たとえば、ボディダイオードＤ２２およびＮ型ＭＯＳトランジスタＭ２１によって構成される。電荷は、キャリアが対応する。電荷引き抜き手段は、たとえば、抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ２３によって構成される。検出手段は、たとえば、Ｖｃｅ検知回路１３（ＩＢ検知回路１３ＢもしくはＶｂｅ検知回路１３Ｃ）によって構成される。主電流端子は、たとえば、コレクタ端子が対応する。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図１】第一の実施の形態による電流制御型半導体素子の駆動回路を示す図である。
【図２】図１の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【図３】第二の実施の形態による電流制御型半導体素子の駆動回路を示す図である。
【図４】図３の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【図５】第三の実施の形態による電流制御型半導体素子の駆動回路を示す図である。
【図６】図５の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【図７】従来の技術による電流制御型半導体素子の駆動回路を示す図である。
【図８】図８の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【符号の説明】
１１…パルス発生回路、              １２…制御回路、
１３…Ｖｃｅ検知回路、              １３Ｂ…ＩＢ検知回路、
１３Ｃ…Ｖｂｅ検知回路、            Ｌ…誘導性負荷、
Ｍ２１〜Ｍ２３…Ｎ型ＭＯＳトランジスタ、
Ｔｒ１…トランジスタ、              Ｖｓ…直流電源
【図１】
0003659222.tif 000002
【図２】
0003659222.tif 000003
【図３】
0003659222.tif 000004
【図４】
0003659222.tif 000005
【図５】
0003659222.tif 000006
【図６】
0003659222.tif 000007
【図７】
0003659222.tif 000008
【図８】
0003659222.tif 000009