(57)【特許請求の範囲】
【請求項１】
Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを相補型に組み合わせた半導体回路であって、
各薄膜トランジスタを構成する活性層は、絶縁表面を有する基板上に形成された結晶性珪素膜を用いて構成されており、
前記活性層を構成する結晶性珪素膜は、結晶化を助長する金属元素の添加領域から前記基板に平行な方向に結晶成長した結晶構造を有し、
前記Ｐチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記添加領域の端部との距離をＬ1とし、前記Ｎチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記添加領域の端部との距離をＬ2とした場合、Ｌ1＜Ｌ2であることを特徴とする半導体回路。
【請求項２】
Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを有する第１のアナログスイッチと、
Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを有する第２のアナログスイッチとを有し、
各薄膜トランジスタを構成する活性層は、絶縁表面を有する基板上に形成された結晶性珪素膜を用いて構成されており、
前記活性層を構成する結晶性珪素膜は、結晶化を助長する金属元素の添加領域から前記基板に平行な方向に結晶成長した結晶構造を有し、
前記第１のアナログスイッチおよび前記第２のアナログスイッチは２つの前記添加領域の間に位置し、
前記第１のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と当該Ｐチャネル型の薄膜トランジスタと最も近い添加領域の端部との距離と、前記第２のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と当該Ｐチャネル型の薄膜トランジスタと最も近い添加領域の端部との距離が等しく、
前記第１のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と当該Ｎチャネル型の薄膜トランジスタと最も近い添加領域の端部との距離と、前記第２のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と当該Ｎチャネル型の薄膜トランジスタと最も近い添加領域の端部との距離が等しいことを特徴とする半導体回路。
【請求項３】
Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを有する第１のアナログスイッチと、
Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを有する第２のアナログスイッチとを有し、
各薄膜トランジスタを構成する活性層は、絶縁表面を有する基板上に形成された結晶性珪素膜を用いて構成されており、
前記活性層を構成する結晶性珪素膜は、結晶化を助長する金属元素の添加領域から前記基板に平行な方向に結晶成長した結晶構造を有し、
前記第１のアナログスイッチおよび前記第２のアナログスイッチは２つの前記添加領域の間に位置し、
前記第１のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と当該Ｐチャネル型の薄膜トランジスタと最も近い添加領域の端部との距離は、前記第２のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と当該Ｐチャネル型の薄膜トランジスタと最も近い添加領域の端部との距離の±１０％以内であり、
前記第１のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と当該Ｎチャネル型の薄膜トランジスタと最も近い添加領域の端部との距離は、前記第２のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と当該Ｎチャネル型の薄膜トランジスタと最も近い添加領域の端部との距離の±１０％以内であることを特徴とする半導体回路。
【請求項４】
Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを有する第１のアナログスイッチと、
Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを有する第２のアナログスイッチとを有し、
各薄膜トランジスタを構成する活性層は、絶縁表面を有する基板上に形成された結晶性珪素膜を用いて構成されており、
前記第１のアナログスイッチの各薄膜トランジスタの活性層を構成する結晶性珪素膜は、結晶化を助長する金属元素の第１の添加領域から前記基板に平行な方向に結晶成長した結晶構造を有し、
前記第２のアナログスイッチの各薄膜トランジスタの活性層を構成する結晶性珪素膜は、結晶化を助長する金属元素の第２の添加領域から前記基板に平行な方向に結晶成長した結晶構造を有し、
前記第１のアナログスイッチおよび前記第２のアナログスイッチは前記第１の添加領域と前記第２の添加領域の間に位置し、
前記第１のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離と、前記第２のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第２の添加領域の端部との距離が等しく、
前記第１のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離と、前記第２のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第２の添加領域の端部との距離が等しいことを特徴とする半導体回路。
【請求項５】
Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを有する第１のアナログスイッチと、
Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを有する第２のアナログスイッチとを有し、
各薄膜トランジスタを構成する活性層は、絶縁表面を有する基板上に形成された結晶性珪素膜を用いて構成されており、
前記第１のアナログスイッチの各薄膜トランジスタの活性層を構成する結晶性珪素膜は、結晶化を助長する金属元素の第１の添加領域から前記基板に平行な方向に結晶成長した結晶構造を有し、
前記第２のアナログスイッチの各薄膜トランジスタの活性層を構成する結晶性珪素膜は、結晶化を助長する金属元素の第２の添加領域から前記基板に平行な方向に結晶成長した結晶構造を有し、
前記第１のアナログスイッチおよび前記第２のアナログスイッチは前記第１の添加領域と前記第２の添加領域の間に位置し、
前記第１のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離は、前記第２のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第２の添加領域の端部との距離の±１０％以内であり、
前記第１のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離は、前記第２のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第２の添加領域の端部との距離の±１０％以内であることを特徴とする半導体回路。
【請求項６】
第１の入力信号が入力され、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを有する第１のインバータ回路と、
前記第１のインバータ回路の出力信号がゲイトに入力される薄膜トランジスタと前記第１の入力信号がゲイトに入力される薄膜トランジスタとを有する第１のアナログスイッチ回路と、
第２の入力信号が入力され、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを有する第２のインバータ回路と、
前記第２のインバータ回路の出力信号がゲイトに入力される薄膜トランジスタと前記第２の入力信号がゲイトに入力される薄膜トランジスタとを有する第２のアナログスイッチ回路とを有し、
前記第１及び第２のインバータ回路の薄膜トランジスタの活性層と前記第１のアナログスイッチ回路の薄膜トランジスタの活性層とを構成する結晶性珪素膜は、結晶化を助長する金属元素の第１の添加領域から基板に平行な方向に結晶成長した結晶構造を有し、
前記第２のアナログスイッチ回路の薄膜トランジスタの活性層を構成する結晶性珪素膜は、結晶化を助長する金属元素の第２の添加領域から基板に平行な方向に結晶成長した結晶構造を有し、
前記第１のインバータ回路のＮチャネル型の薄膜トランジスタのチャネル形成領域の中心と前記第１の添加領域の端部との距離をＬ1とし、前記第２のインバータ回路のＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離をＬ2とした場合、Ｌ1＜Ｌ2であり、
前記第１のインバータ回路のＰチャネル型の薄膜トランジスタのチャネル形成領域の中心と前記第１の添加領域の端部との距離をＬ3とし、前記第２のインバータ回路のＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離をＬ4とした場合、Ｌ3＜Ｌ4であり、
前記第１のアナログスイッチおよび前記第２のアナログスイッチは前記第１の添加領域と前記第２の添加領域の間に位置し、
前記第１のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離と、前記第２のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第２の添加領域の端部との距離が等しく、
前記第１のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離と、前記第２のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第２の添加領域の端部との距離が等しいことを特徴とする半導体回路。
【請求項７】
第１の入力信号が入力され、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを有する第１のインバータ回路と、
前記第１のインバータ回路の出力信号がゲイトに入力される薄膜トランジスタと前記第１の入力信号がゲイトに入力される薄膜トランジスタとを有する第１のアナログスイッチ回路と、
第２の入力信号が入力され、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを有する第２のインバータ回路と、
前記第２のインバータ回路の出力信号がゲイトに入力される薄膜トランジスタと前記第２の入力信号がゲイトに入力される薄膜トランジスタとを有する第２のアナログスイッチ回路とを有し、
前記第１のインバータ回路のＮチャネル型の薄膜トランジスタの活性層と前記第２のインバータ回路のＮチャネル型の薄膜トランジスタの活性層は同一の活性層からなり、前記第１のインバータ回路のＰチャネル型の薄膜トランジスタの活性層と前記第２のインバータ回路のＰチャネル型の薄膜トランジスタの活性層は同一の活性層からなり、
前記第１及び第２のインバータ回路の薄膜トランジスタの活性層と、前記第１のアナログスイッチ回路の薄膜トランジスタの活性層とを構成する結晶性珪素膜は、結晶化を助長する金属元素の第１の添加領域から基板に平行な方向に結晶成長した結晶構造を有し、
前記第２のアナログスイッチ回路の薄膜トランジスタの活性層を構成する結晶性珪素膜は、結晶化を助長する金属元素の第２の添加領域から基板に平行な方向に結晶成長した結晶構造を有し、
前記第１のインバータ回路のＮチャネル型の薄膜トランジスタのチャネル形成領域の中心と前記第１の添加領域の端部との距離をＬ1とし、前記第２のインバータ回路のＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離をＬ2とした場合、Ｌ1＜Ｌ2であり、
前記第１のインバータ回路のＰチャネル型の薄膜トランジスタのチャネル形成領域の中心と前記第１の添加領域の端部との距離をＬ3とし、前記第２のインバータ回路のＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離をＬ4とした場合、Ｌ3＜Ｌ4であり、
前記第１のアナログスイッチおよび前記第２のアナログスイッチは前記第１の添加領域と前記第２の添加領域の間に位置し、
前記第１のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離と、前記第２のアナログスイッチのＮチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第２の添加領域の端部との距離が等しく、
前記第１のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第１の添加領域の端部との距離と、前記第２のアナログスイッチのＰチャネル型の薄膜トランジスタの活性層のチャネル形成領域の中心と前記第２の添加領域の端部との距離が等しいことを特徴とする半導体回路。
【請求項８】
請求項１乃至請求項７のいずれか一において、前記薄膜トランジスタのキャリアの移動方向は、前記結晶構造の成長方向と平行であることを特徴とする半導体回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、結晶性を有する薄膜半導体装置を用いた回路に関する。
【０００２】
【従来技術】
ガラス基板や石英基板の上に薄膜珪素膜を形成し、その珪素膜を用いる半導体装置が知られている。近年、この珪素膜を熱或いはレーザーにより結晶化することにより、結晶性を持たせ高速動作を可能にさせる技術が開発されている。
【０００３】
熱により結晶化する多結晶珪素半導体装置は、８００℃や９００℃以上というような比較的高温の加熱処理を利用する。そのため、基板として、上記高温に耐えうる石英基板を用いている。
【０００４】
レーザーを用いて結晶化を行う技術は、基板に対して、熱的ダメージがほとんど生じないためガラス基板を用いることが出来る。
【０００５】
【発明が解決しようとする課題】
現状においてＴＦＴは、アクティブマトリクス型の液晶表示装置のアクティブマトリクス回路と周辺駆動回路とを同一基板上に集積化するために利用されている。即ちアクティブマトリクス回路と周辺駆動回路とを同一の基板上にＴＦＴを用いて形成することが行われている。
【０００６】
また、周辺駆動回路（シフトレジスタ回路やバッファー回路で構成される）以外に発振回路やＤ／ＡコンバータやＡ／Ｄコンバータ、更に各種画像処理を行うデジタル回路を、更に同一基板上に集積化することが考えられている。
【０００７】
このような各種回路を構成する場合、差動回路のようにペアとなる薄膜トランジスタの特性が厳密に一致する必要のある回路構成が必要とされる。
【０００８】
また、上述した回路の基本となるＣＭＯＳ回路（Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタを相補型に構成した回路）では、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとの特性が極力一致していることが好ましい。
【０００９】
しかし、同一の構造と寸法でもってＰチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを作製した場合、Ｎチャネル型の薄膜トランジスタに方が３０％〜５０％程度移動度が大きなものとなってしまう。
【００１０】
従った、動作周波数を高くしてＣＭＯＳ回路を動作させた場合、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタにおいて、その動作のバランスが崩れてしまう事態が生じる。
【００１１】
本明細書で開示する発明は、上記のような回路によって必要とされる薄膜トランジスタの特性差を是正するような技術を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の一つは、絶縁表面を有する基板上に形成された結晶性珪素膜を活性層とした複数の半導体装置を有する半導体回路であって、前記活性層を構成する結晶性珪素膜は、所定の領域から基板に平行な方向に結晶成長した結晶構造を有し、各半導体装置を構成する活性層のチャネル形成領域の中心と前記所定の領域の端部との距離が同一または概略同一であることを特徴。
【００１３】
他の発明の構成は、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを相補型に組み合わせた半導体回路であって、各薄膜トランジスタを構成する活性層は、絶縁表面を有する基板上に形成された結晶性珪素膜を用いて構成されており、前記活性層を構成する結晶性珪素膜は、所定の領域から基板に平行な方向に結晶成長した結晶構造を有し、Ｐチャネル型の薄膜トランジスタを構成する活性層のチャネル形成領域の中心と前記所定の領域の端部との距離をＬ1 とし、Ｎチャネル型の薄膜トランジスタを構成する活性層のチャネル形成領域の中心と前記所定の領域の端部との距離をＬ2 とした場合、Ｌ1とＬ2とは異なることを特徴とする。
【００１４】
上記構成において、Ｐチャネル型の薄膜トランジスタの特性とＮチャネル型の薄膜トランジスタの特性を合わせるのであれば、Ｌ1 ＜Ｌ2 とする。
【００１５】
他の発明の構成は、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとを相補型に組み合わせた半導体回路であって、各薄膜トランジスタを構成する活性層は、絶縁表面を有する基板上に形成された結晶性珪素膜を用いて構成されており、前記活性層を構成する結晶性珪素膜は、所定の領域から基板に平行な方向に結晶成長した結晶構造を有し、Ｐチャネル型の薄膜トランジスタを構成する活性層のチャネル形成領域の中心と前記所定の領域の端部との距離をＬ1 とし、Ｎチャネル型の薄膜トランジスタを構成する活性層のチャネル形成領域の中心と前記所定の領域の端部との距離をＬ2 とした場合、Ｌ1とＬ2とを異ならせることにより、両薄膜トランジスタの特性差を是正していることを特徴とする。
【００１６】
他の発明の構成は、同一の特性を要求される少なくとも２つの薄膜トランジスタを有した半導体回路であって、各薄膜トランジスタを構成する活性層は、絶縁表面を有する基板上に形成された結晶性珪素膜を用いて構成されており、前記活性層を構成する結晶性珪素膜は、所定の領域から基板に平行な方向に結晶成長した結晶構造を有し、各薄膜トランジスタにおいて、活性層のチャネル形成領域の中心と前記所定の領域の端部との距離を同じにすることにより各薄膜トランジスタの特性の違いを是正していることを特徴とする。
【００１７】
上記構成において、活性層と所定の領域との距離は、各半導体装置または薄膜トランジスタにおいて、所定の領域の端部から活性層内に形成されるチャネル形成領域の中心までの距離が±１０％以内、より好ましくは±５％以内である。
【００１８】
本明細書で開示する発明で用いる薄膜トランジスタ（ＴＦＴ）は、結晶化を助長する元素によって、基板と平行に結晶が横成長した半導体を用いる。そして、ＴＦＴの動作時において、半導体層中のソース領域から、チャネル領域を経て、ドレイン領域へと流れる電流の流れが、結晶の成長方向に沿って形成されたＴＦＴを用いる。
【００１９】
このようなＴＦＴを用いることにより、上記のような高速動作を処理することを要求される回路を構成することが可能となる。
【００２０】
本明細書中で結晶化を助長する金属元素とは、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複種類のものを指す。
【００２１】
図１に結晶化を助長する金属元素による結晶化の模式的な上面図を示す。図１において、１は金属元素添加領域である。このように帯状に金属元素を添加することにより、結晶化の成長方向を矢印で示すように揃えることができる。
【００２２】
しかし、このように金属元素添加領域１の端部から結晶成長した半導体を用いて、複数のＴＦＴを得ようとする場合、添加領域１の端部から近い領域（イ）では、結晶粒は密に成長し、添加領域の端部から遠い領域（ロ）では、結晶の成長限界点に近いため、その結晶粒は疎となっている。
【００２３】
そのため、近い領域（イ）に形成される半導体層ｂ、ｃと、遠い領域（ロ）で形成される半導体層ａ、ｄとでは、得られるＴＦＴの特性が異なる。一般的には、金属元素に近い領域（イ）に形成される半導体層ｂ、ｃの方が、遠い領域（ロ）で形成される半導体層ａ、ｄよりも良い特性を得ることが出来る。
【００２４】
しかし、金属元素に近すぎる領域では、逆に金属元素が高濃度存在するため、特性が悪くなることも考えられる。また、金属元素の添加濃度を変えたり、結晶化の時間、温度等の条件を変えることにより、その成長限界点は変化する。
【００２５】
ここでいう、成長限界点とは、図１のように成長領域に障害が存在しない時の金属元素による結晶化の終点を指す。尚、成長限界点は、他の成長領域よりも金属元素が高濃度に存在する。そのため、一般的にはパターニング時に一緒に除去するよう設計する。
【００２６】
図１において、半導体ａ、ｄと半導体ｂ、ｃとでは最も近くに存在する金属元素添加領域１の端部までの離間が異なる。このようにして形成された半導体ａ、ｂ、ｃ、ｄを一つの回路に用いるには、その特性の違いを考慮して設計する必要がある。
【００２７】
半導体ａとｂ、ｃとｄを組み合わせて用いるには、その特性の差を問題としない回路、例えばインバータ回路等に用いることが考えられる。
【００２８】
また、その特性の違いを利用して、優れた特性を得られる半導体ｂ、ｃに移動度の小さいＰ型不純物を添加し、特性の劣っている半導体ａ、ｄに移動度の大きいＮ型不純物を添加する。
【００２９】
そして、半導体ａとｂ、ｃとｄを組み合わせてＣＭＯＳ回路を形成する。こうすることで、ＣＭＯＳ回路を構成するＰチャネル型の薄膜トランジスタとＮチャネルチャネル型の薄膜トランジスタとの特性の違いを是正することができる。
【００３０】
ただし、ＣＭＯＳ回路の設計において、その金属元素の濃度、添加領域又結晶化の温度等の諸条件によって、半導体ａ、ｄと半導体ｂ、ｃの特性の違いは大きく異なることを考慮して条件決めをする必要がある。
【００３１】
また、半導体ａ、ｂ、ｃ、ｄに均一なＴＦＴ特性を要求する場合は、図２に示すように、金属元素を添加する領域を１、１’、１”のように添加する。ここで、添加領域１’は、添加領域１’の端部と半導体ａの活性層のチャネル形成領域の中心との離間が、半導体ｂ、ｃの活性層のチャネル形成領域の中心と添加領域１の端部との離間と等しくなるように配置する。同様に、添加領域１”は、添加領域１”の端部と半導体ｄの活性層のチャネル形成領域の中心との離間が、半導体ｂ、ｃの活性層のチャネル形成領域の中心と添加領域１の端部との離間と等しくなるよう配置する。
【００３２】
つまり、図２において半導体ａの活性層のチャネル形成領域の中心とその最も近くに存在する金属元素添加領域１’の端部との離間、半導体ｂ及びｃの活性層のチャネル形成領域の中心とその最も近くに存在する金属元素添加領域１の端部との離間及び半導体ｄの活性層のチャネル形成領域の中心とその最も近くに存在する金属元素添加領域１”の端部との離間とを等しくする。
【００３３】
このように配置することによって、図中矢印で示すように結晶は成長し、半導体ａ、ｂ、ｃ、ｄは、等しいＴＦＴ特性を有することになる。
【００３４】
このような配置は、対となる薄膜トランジスタの特性を一致させる必要がある差動増幅回路等に利用すると効果がある。
【００３５】
ここで、注意するべき要素として、図中（ハ）で示される領域は、添加領域１からの結晶成長と、添加領域１’からの結晶成長とがぶつかり形成される粒界である。この粒界（ハ）は、結晶の成長方向が乱れているため、また、金属元素の濃度も比較的高濃度になっているため、ＴＦＴの半導体として用いることは極力避けるべきである。なお図中では省略しているが、半導体ｃとｄの間にも粒界は形成されている。
【００３６】
このようにして形成された半導体ａ、ｂ、ｃ、ｄを用いて回路を作製すると、全ての半導体の特性が揃った回路を構成することができる。つまり、同一の入力波形に対して、同一の出力波形を出力することが可能となる。
【００３７】
【発明の実施の形態】
本発明の望ましい実施の形態として、図３にそのマスクパターンを示す。ここで、アクティブマトリクス型の表示装置のソースドライバー回路の一部を構成する（ニ）で示されるインバータ回路と、（ホ）で示されるアナログスイッチ回路とを同時に形成する。その等価回路図を図４に示す。
【００３８】
図３、４に示すようにインバータ回路（ニ）は、Ｐ型半導体ｅとＮ型半導体ｇ、Ｐ型半導体ｆとＮ型半導体ｈで構成される二つの組み合わせが形成されている。また、アナログスイッチ回路も同様に、Ｎ型半導体ｉとＰ型半導体ｋ、Ｎ型半導体ｊとＰ型半導体ｌの二つの組み合わせが構成されている。
【００３９】
そして、インバータ回路（ニ）のｅとｇで構成される回路とアナログスイッチ回路（ホ）のｉとｋで構成される回路は連結している。
【００４０】
同様に、インバータ回路（ニ）のｆとｈで構成される回路とアナログスイッチ回路（ホ）のｊとｌで構成される回路は連結している。
【００４１】
図３で、１、１’は金属元素の添加領域を示している。半導体ｅ、ｆ、ｇ、ｈは、添加領域１から、添加領域１に対して垂直の方向に結晶成長した結晶構造を有している。
【００４２】
そのため、図１にも示したように、結晶性半導体ｅとｆ又ｇとｈの特性は異なり、半導体ｆ、ｈの方が半導体ｅ、ｇよりも優れた特性を有している。
【００４３】
しかし、ｅとｇで形成されるインバータ回路と、ｆとｈで形成されるインバータ回路とには、ＴＦＴ特性の相互均一性を殊更必要とするものではないので、添加領域は１だけで十分である。
【００４４】
しかし、アナログスイッチ回路（ホ）では、結晶性半導体ｉとｊ、ｋとｌのＴＦＴ特性に均一性を要求される。そのため、半導体ｉ、ｋに近接して、金属元素添加領域１’を形成する。金属元素添加領域１の端部と半導体ｊの活性層のチャネル形成領域の中心との距離は、金属元素添加領域１’の端部と半導体ｉの活性層のチャネル形成領域の中心との距離に等しくする。また、金属元素添加領域１の端部と半導体ｌの活性層のチャネル形成領域の中心との距離は、金属元素添加領域１’の端部と半導体ｋの活性層のチャネル形成領域の中心との距離に等しくする。このように添加領域１および１’を形成することにより、半導体ｉとｊ、ｋとｌのＴＦＴ特性を等しくすることができる。
【００４５】
金属元素添加領域と半導体との距離は、金属元素添加領域の端部と最終的にチャネル形成領域となる領域の中心との距離を基準とする。そして、そろった特性が要求される複数の半導体装置においては、各半導体装置におけるこの距離が±１０％以内、より好ましくは±５％以内となるようにすることが望ましい。もちろん、要求される特性の許容誤差が大きければ、この限りではない。
【００４６】
次に、図４で示す回路は、２０、２０’から入ってくる入力信号を、インバータ回路（二）で反転させる。そして、その信号を２３、２３’を通じて珪素膜ｋ、ｌのゲイトに入力する。また、配線２０、２０’から入ってくる入力信号を、配線２２、２２’を通じ珪素膜ｉ、ｊのゲイトに入力する。
【００４７】
こうして、入力信号が高電位の時、アナログスイッチ回路（ホ）はオン状態になり、ビデオ信号線３２の信号を配線２５、３５、３６を通じて配線３７からソース線へと出力する。また、ビデオ信号線３３の信号を配線２５’、３５’、３６’を通じて配線３７’がらソース線へと出力する。
以下に、実施例としてこの回路の作製工程を説明する。
【００４８】
なお、金属元素の添加領域は、回路の完成状態においては、存在していない。しかしながらこの領域は下記のような理由によりその位置を判別することができる。
【００４９】
即ち、金属元素を添加した領域の半導体は、アロイ化しており、エッチングの際に他の領域に比較して速いレートでエッチングされる。このため、下地の基板表面が一部削られた状態とる。従って、この下地が一部エッチングされた状態の領域（凹状になっている）が金属元素を導入した領域であると判別することができる。
【００５０】
【実施例】
〔実施例１〕
本実施例は、図３に示す構成の作製工程の一つを示す。図５、６に、図３の直線▲１▼の断面の作製工程図を示す。また、図７、８に、図３の直線▲２▼の断面の作製工程図を示す。
【００５１】
まず、図５Ａ及び図７Ａの２で示す石英基板上に、下地膜３として酸化珪素膜を３０００Å厚さに成膜する。なお、石英基板の表面の平滑性が良く、また洗浄を十分にするのであれば、この下地膜３は特に必要ない。
【００５２】
なお、基板としては石英基板を利用することが現状においては好ましい選択となるが、加熱処理温度に耐える基板であれば、石英に限定されるものではない。
【００５３】
次に結晶性珪素膜の出発膜となる非晶質珪素膜１１を減圧熱ＣＶＤ法でもって、５００Åの厚さに成膜する。
【００５４】
次に図示しない酸化珪素膜を１５００Åの厚さに成膜し、それをパターニングすることにより、５で示されるマスクを形成する。このマスクは図５Ａでは、１で示される、図７Ａでは、１、１’で示される金属元素添加領域に開口が形成されている。この開口が形成されている領域においては、非晶質珪素膜１１が露呈する。
【００５５】
金属元素添加領域１、１’は、図面の奥行及び手前方向に長手方向を有する細長い長方形を有している。この金属元素添加領域１、１’の幅は２０μｍ以上とするのが適当である。またその長手方向の長さは必要とする長さでもって形成すればよい。
【００５６】
また、図７Ａに示す金属元素添加領域１、１’の離間は、その間にＴＦＴを作製することとそのマージンを考慮して設計する。一般的には、結晶の成長距離はは５０〜２００μｍであるので、その離間は、８０〜３００μｍの範囲で選択される。本実施例では、その離間は１００μｍとする。
【００５７】
そして、重量換算で１０ｐｐｍのニッケル元素を含んだ酢酸ニッケル溶液を塗布する。そして図示しないスピナーを用いてスピンドライを行い余分な溶液を除去する。ニッケル元素の導入量は、上記溶液中におけるニッケル元素の含有濃度で制御することができる。
【００５８】
こうして、ニッケル元素が図５Ａ及び図７Ａの点線６で示されるような状態で存在した状態が得られる。この状態では、ニッケル元素が金属元素添加領域１、１’において、非晶質珪素膜の一部に選択的に接して保持された状態が得られる。
【００５９】
なお、ニッケル元素の導入をイオン注入法を用いて行ってもよい。この場合、ニッケル元素の溶液を塗布する場合に比較して、ニッケル元素の導入位置をより精度よく制御することができる。したがって、ニッケル元素の導入領域の幅が数μｍあるいはそれ以下の極めて狭い場合や、導入領域の形状が複雑な場合に特に有効である。
【００６０】
次に水素を３％含有した極力酸素を含まない窒素雰囲気中（また窒素雰囲気中）において、５００℃〜６３０℃、例えば６００℃、８時間の加熱処理を行う。すると、図５Ｂ及び図７Ｂの矢印で示すように、基板２と平行な方向への結晶成長が進行する。
【００６１】
この結晶成長は、ニッケル元素が導入された金属元素添加領域１、１’の領域から周囲に向かって進行する。この基板に平行な方向への結晶成長を横成長またはラテラル成長と称する。
【００６２】
この結晶成長により得られる横成長した結晶性珪素膜の表面は、従来の低温ポリシリコンや高温ポリシリコンに比較して非常に平滑性の良いものが得られる。これは、結晶粒界の延在する方向が概略そろっていることに起因すると考えられる。
【００６３】
一般の多結晶珪素やポリシリコンと呼ばれる珪素膜は、その表面の凹凸は±１００Å以上ある。しかし、本実施例で示すような横成長をさせた場合は、その表面の凹凸は±３０Å以下であることが観察されている。この凹凸は、ゲイト絶縁膜との間の界面特性を悪化させるものであり、極力小さいものであることが好ましい。
【００６４】
上記の結晶化のために加熱処理条件においては、この横成長を１００μｍ以上にわたって行わすことができる。こうして横成長した領域を有する珪素膜１２、１２’を得る。
【００６５】
この結晶成長のための加熱処理は、４５０℃〜１１００℃（上限は基板の耐熱性で規制される）で行うことができる。ある程度の横成長距離を確保するのであれば、加熱処理の温度を６００℃以上とすることが好ましい。しかし、それ以上に温度を上げることによる結晶成長距離や結晶性の向上はそれ程大きくない。（従って、経済性や工程の簡略化を考慮した場合、６００℃〜６５０℃程度の加熱処理で十分である）
【００６６】
そしてニッケル元素を選択的に導入するための酸化珪素膜でなるマスク５を除去する。
【００６７】
この状態においては、ニッケル元素が膜中に偏在している。特に、金属元素添加領域１、１’とその近辺及び結晶成長の先端部分においては、ニッケル元素が比較的高濃度に存在している。
【００６８】
従って、活性層の形成においては、それらの領域を避けることが重要となる。即ち、活性層中に上記ニッケル元素が偏在した領域が存在しないようにすることが重要である。そのため、活性層と金属元素添加領域とは、少なくとも１０μｍ以上離れている必要がある。
【００６９】
また、図７Ｂの結晶性硅素膜１２’においては、結晶のぶつかりによって形成される粒界が、その中心付近に形成されているため、後に半導体ｉ、ｊをパターニングする際に、その間に少なくとも１０μｍ以上のマージンを必要とする。
【００７０】
結晶化の後にさらに、レーザー光の照射を行なってもよい。即ち、レーザー光の照射により、さらに結晶化を助長させてもよい。このレーザー光の照射は、膜中に存在するニッケル元素の固まりを分散させ、後にニッケル元素を除去し易くする効果を有している。なお、この段階でレーザー光の照射を行っても、さらに横成長が進行することはない。
【００７１】
レーザー光としては、紫外領域の波長を有するエキシマレーザーを利用することができる。例えば、ＫｒＦエキシマレーザー（波長２４８ｎｍ）やＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を利用することができる。
【００７２】
次にハロゲン元素を含有した酸素雰囲気、例えばＨＣｌを３体積％含んだ酸素雰囲気中において、９５０℃の加熱処理を行い、熱酸化膜７を２００Åの厚さに成膜する。（図５Ｃ、図７Ｃ）
【００７３】
上記の工程においては、熱酸化膜の形成に従い、膜中の不安定な結合状態を有する珪素元素が熱酸化膜の形成に利用される。そして、膜中の欠陥が減少し、より高い結晶性を得ることができる。
【００７４】
また同時に熱酸化膜７の形成および塩素の作用により膜中よりニッケル元素のゲッタリングが行われる。この工程で、珪素膜１２、１２’中にも若干の塩素が添加される。
【００７５】
当然、熱酸化膜中には、比較的高濃度にニッケル元素が取り込まれることになる。そして相対的に珪素膜１２、１２’中のニッケル元素は減少する。こうして図５Ｃ、図７Ｃに示す状態を得る。
【００７６】
熱酸化膜７を形成したら、この熱酸化膜７を除去する。こうして、ニッケル元素の含有濃度を減少させた結晶性珪素膜１２、１２’を得る。
【００７７】
図５Ｃで得られた結晶性珪素膜１２は、図１に示すように一方向に結晶構造が延在した（この方向は結晶成長方向に一致する）構造を有している。即ち、細長い円柱状の結晶体が複数の一方向に延在した結晶粒界を介して、複数平行に並んでいるような構造を有している。そして、金属元素添加領域に近い領域では結晶が密に、遠い領域では比較的疎に形成されている。
【００７８】
また、図７Ｃで得られた結晶性珪素膜１２’は、図２に示すように二つの結晶成長がぶつかることにより、大部分において、結晶が密な領域を均一に有する構造を得ている。即ち、金属元素添加領域１、１’の極近辺と、結晶成長がぶつかることにより形成される粒界とを除く領域で結晶の均一性を有している。
【００７９】
次にパターニングを行うことにより、横成長領域でなるパターンを形成する。図５Ｄの島状の領域１３が後に半導体ｅ及びｆの活性層となる。また、図７Ｄの島状の領域１１３が後に半導体ｉの、１１３’が半導体ｊの活性層となる。
【００８０】
ここでは、ソース領域とドレイン領域とを結ぶ方向と結晶成長方向とが一致または概略一致するようにパターンの位置取りを行う。こうすることで、キャリアの移動する方向と結晶格子が連続して延在する方向とを合わせることができ、結果として高い特性のＴＦＴを得ることができる。
【００８１】
そして、１３、１１３、１１３’でなるパターンを形成後に熱酸化膜８、１０８、１０８’を３００Åの厚さに成膜する。この熱酸化膜は、ＨＣｌを０．１〜１０体積％、例えば３体積％含有した酸素雰囲気中において、９５０℃の加熱処理を行うことによって得る。
【００８２】
この工程においても熱酸化膜７を成膜する場合と同様の効果を得ることができる。なお、この熱酸化膜８、１０８、１０８’は、ＴＦＴのゲイト絶縁膜の一部となる。
【００８３】
この後、熱酸化膜８、１０８、１０８’と共にゲイト絶縁膜を構成する酸化珪素膜９、１０９、１０９’を１０００Åの厚さにプラズマＣＶＤ法により成膜する。（図６Ｅ、図８Ｅ）
【００８４】
ここでは、熱酸化膜８、１０８、１０８’を先に形成したが、パターン１３、１１３、１１３’を形成後、プラズマＣＶＤ法で酸化珪素膜を形成してから、加熱処理を行い熱酸化膜を酸化珪素膜と珪素膜の間に形成する方法も選択できる。この方法を選択すると、ゲイト絶縁膜と珪素膜との界面における界面準位を下げることができる。
【００８５】
最終的に珪素膜中に残留するニッケルの濃度は、現状では１×１０14原子個／cm3 〜５×１０18原子個／cm3 程度となるが、低いほど好ましい。熱酸化膜のゲッタリング条件を詰めれば、この濃度の上限は５×１０17原子個／cm3 程度まで低減できる。この濃度の計測は、ＳＩＭＳ（２次イオン分析方法）を利用して計測できる。
【００８６】
次にゲイト電極を形成するためのアルミニウム膜をスパッタ法で４０００Åの厚さに成膜する。このアルミニウム膜中には、スカンジウムを0.2 重量％含有させる。
【００８７】
アルミニウム膜中にスカンジウムを含有させるのは、後の工程において、ヒロックやウィスカーが発生することを抑制するためである。ヒロックやウィスカーというのは、加熱の際のアルミニウムの異常成長に起因する針状あるいは刺状の突起部のことである。
【００８８】
ゲイト電極を形成するための材料として、アルミウニム以外にタンタル（Ｔａ）、多量にリン（Ｐ）がドープされた多結晶シリコン、タングステンのシリサイド（ＷＳｉ）、またはリンドープされた多結晶シリコンとタングステンのシリサイドの積層また混成した構造としてもよい。
【００８９】
アルミニウム膜を成膜したら、図示しない緻密な陽極酸化膜を形成する。この陽極酸化膜は、３％の酒石酸を含んだエチレングルコール溶液を電解溶液とし、アルミニウム膜を陽極、白金を陰極として行う。この工程においては、アルミニウム膜上に緻密な膜質を有する陽極酸化膜を１００Åの厚さに成膜する。
【００９０】
この図示しない陽極酸化膜は、後に形成されるレジストマスクとの密着性を向上させる役割を有している。
【００９１】
この陽極酸化膜の膜厚は、陽極酸化時の印加電圧によって制御することができる。
【００９２】
次にレジストマスク１０を形成する。そしてこのレジストマスクを利用して、図６Ｆ及び図８Ｆに示すように、アルミニウム膜を２１、２１’、２２、２２’、２３、２３’で示されるパターンにパターニングする。
【００９３】
ここで再度の陽極酸化を行う。ここでは、３％のシュウ酸水溶液を電解溶液として用いる。この電解溶液中において、アルミニウムのパターン２１、２１’、２２、２２’、２３、２３’を陽極とした陽極酸化を行うことにより、１８で示される多孔質状の陽極酸化膜が形成される。
【００９４】
この工程においては、上部に密着性の高いレジストマスク１０が存在する関係で、アルミニウムパターンの側面に選択的に陽極酸化膜１８が形成される。
【００９５】
この陽極酸化膜は、その膜厚を数μｍまで成長させることができる。ここでは、その膜厚を６０００Åとする。なお、その成長距離は、陽極酸化時間によって制御することができる。
【００９６】
そしてレジストマスク１０を除去する。次に再度の緻密な陽極酸化膜の形成を行う。即ち、前述した３％の酒石酸を含んだエチレングルコール溶液を電解溶液とした陽極酸化を再び行う。
【００９７】
この工程においては、多孔質状の陽極酸化膜１８中に電解溶液が進入する関係から、１９で示されるように緻密な膜質を有する陽極酸化膜が形成される。
【００９８】
この緻密な陽極酸化膜１９の膜厚は１０００Åとする。この膜厚の制御は印加電圧によって行う。（図６Ｇ、図８Ｇ）
【００９９】
ここで、露呈した酸化珪素膜９、１０９、１０９’をエッチングする。また同時に熱酸化膜８、１０８、１０８’をエッチングする。このエッチングはドライエッチングを利用する。そして酢酸と硝酸とリン酸とを混合した混酸を用いて多孔質状の陽極酸化膜１８を除去する。
【０１００】
次に、不純物イオンの注入を行う。ここでは、図８の半導体ｉ、ｊからＮチャネル型の薄膜トランジスタを、図６の半導体ｅ、ｆからＰチャネル型の薄膜トランジスタを作製する。
【０１０１】
そのため、まず、図示しないレジストマスクを図６の半導体ｅ、ｆ上に形成し、Ｐ（リン）イオンの添加を防止する。この状態で、全面にＰイオンの注入をプラズマドーピング法でもって行う。
【０１０２】
この工程において、半導体ｉ、ｊには、ヘビードープがされる１１４、１１４’、１１５、１１５’の領域とライトドープがされる１１７、１１７’の領域が形成される。これは、残存した酸化珪素膜１０９が半透過なマスクとして機能し、注入されたイオンの一部がそこで遮蔽されるからである。
【０１０３】
次に、半導体ｅ、ｆ上に形成されたレジストマスクを除去する。そして、半導体ｉ、ｊの上にレジストマスクを形成する。そして、Ｐチャネル型の薄膜トランジスタを作製するためにＢ（ボロン）イオンの注入をプラズマドーピング法でもって行う。
【０１０４】
ここで、半導体ｉ、ｊの上にはレジストマスクが形成されているため、Ｂイオンの注入を防ぐことができる。
【０１０５】
この工程においては、ヘビードープがされる１４、１５、１５’の領域とライトドープがされる１７、１７’の領域が形成される。これは、残存した酸化珪素膜９が半透過なマスクとして機能し、注入されたイオンの一部がそこで遮蔽されるからである。
【０１０６】
そしてレーザー光（またはランプを用いた強光）の照射を行うことにより、不純物イオンが注入された領域の活性化を行う。
【０１０７】
こうして、半導体ｅにチャネル形成領域１６とＰ型のドレイン領域１５、低濃度不純物領域１７及び半導体ｆと共通のソース領域１４が自己整合的に形成される。また、半導体ｆには、チャネル形成領域１６’とＰ型のドレイン領域１５’、低濃度不純物領域１７’及び半導体ｅと共通のソース領域１４’が自己整合的に形成される。（図６Ｈ）
【０１０８】
同様に、半導体ｉにチャネル形成領域１１６とＮ型のソース領域１１４、ドレイン領域１１５、低濃度不純物領域１１７が自己整合的に形成される。また、半導体ｊには、チャネル形成領域１１６’とＮ型のソース領域１１４’、ドレイン領域１１５’、低濃度不純物領域１１７’が自己整合的に形成される。（図８Ｈ）
【０１０９】
なお、緻密な陽極酸化膜１９の膜厚を２０００Å以上というように厚くした場合、その膜厚でもってチャネル形成領域１６、１６’、１１６、１１６’の外側にオフセットゲイト領域を形成することができる。
【０１１０】
本実施例においてもオフセットゲイト領域は形成されているが、その寸法が小さいのでその存在による寄与が小さく、また図面が煩雑になるので図中には記載していない。
【０１１１】
なお、緻密な膜質を有する陽極酸化膜を２０００Å以上というように厚く形成するのには、２００Ｖ以上の印加電圧が必要とされるので、再現性や安全性に関して、注意が必要である。
【０１１２】
次に層間絶縁膜２７として酸化珪素膜、または窒化珪素膜、またはその積層膜を形成する。層間絶縁膜としては、酸化珪素膜または窒化珪素膜上に樹脂材料でなる層を用いてもよい。
【０１１３】
そしてコンタクトホールの形成を行い、半導体ｅのドレイン電極３４と半導体ｆと共通のソース電極３０と半導体ｆのドレイン電極３４’の形成を行う。こうして図６Ｉに示す薄膜トランジスタが完成する。
【０１１４】
同様に、図８Ｉにおいては、半導体ｉのドレイン電極３５とソース電極３６及び、半導体ｊのドレイン電極３５’とソース電極３６’の形成を行う。
【０１１５】
本実施例に示すＴＦＴは、その特性として従来には得られなかった極めて高いものを得ることができる。
【０１１６】
例えば、ＮＴＦＴ（Ｎチャネル型のＴＦＴ）で、移動度が２００〜３００(cm2/Vs)、Ｓ値が７５〜９０(mV/dec)(VD ＝１Ｖ）という高性能なものが得られる。ＰＴＦＴ（Ｐチャネル型のＴＦＴ）で１２０〜１８０(cm2/Vs)、Ｓ値が７５〜１００(mV/dec)(VD ＝１Ｖ）という高性能なものを得ることができる。なおこの場合のチャネル長（活性層上のゲイト電極幅）Ｌは０．６μｍである。
【０１１７】
そしてこれらのＴＦＴは、駆動信号の電圧が３．３〜５Ｖにおいて、リングオシレータレベルで１ＧＨｚ、シフトレジスタレベルで１００ＭＨｚの動作を行わすことができる。
【０１１８】
また、上述したような特異な結晶構造を有する結晶性珪素膜を利用した薄膜トランジスタは、その結晶構造に起因して短チャネル効果が現れにくいという特徴がある。また基板として絶縁体を利用するので基板の容量の問題がなく、高速動作に適するという特徴もある。
【０１１９】
従来の単結晶シリコンウエハーを利用したＭＯＳ型トランジスタにおいては、スケーリング則というものがあった。これは、所定に法則に従ってトランジスタに寸法を小さくすれば、これまた所定の法則に従ってトランジスタの性能が高くなるというものである。
【０１２０】
しかし、近年の微細化大きく進行した状態においては、このスケーリング則に従って、トランジスタの性能を高めることが困難になってきている。
【０１２１】
その一つに短チャネル効果を抑制するためにチャネル長を短くすればするほど、チャネルの横に不純物のドーピングをしたりする細かな工夫が必要になり、作製工程上の困難性が増大するという点を挙げることができる。
【０１２２】
しかし、上述した特異な結晶構造を有した結晶性珪素膜を用いた場合には、必要とする特性を上記のスケーリング則に従わない寸法で得ることができる。
【０１２３】
これは、以下のような事項が要因であると考えられる。
（１）チャネルにおいてキャリアの移動する方向に柱状の結晶体の延在方向を合わせることにより、短チャネル効果が抑制される。
（２）基板に絶縁体を利用することで、容量の問題が大きく抑制される。
（３）ゲイト電極にアルミニウムを利用できるので、高速動作に有利である。
【０１２４】
（１）については、以下にように考えることができる。即ち、一つ一つに柱状の結晶構造体は、不活性な結晶粒界により仕切られているが、この結晶粒界部分では、エネルギーにレベルが高いので、キャリアは結晶体の延在方向にその移動が寄生される。また同様な考え方により、ソース及びドレイン領域からのチャネル内部への空乏層の広がりも抑制される。このことが、短チャネル効果の抑制になっていると考えられる。
【０１２５】
上述したスケーリング則に従わない具体的な例としては、以下のような例を挙げることができる。
【０１２６】
例えば、従来にスケーリング則に従えば、ゲイト絶縁膜の厚さが１００Åでなければならないところ、本明細書で開示するような結晶性珪素膜を用いた場合、ゲイト絶縁膜の厚さを３００Åとして、同じ特性を得ることができる。その結果耐静電気特性を高くできる。
【０１２７】
これは、上述した（１）〜（３）に示すような要因であると理解される。
【０１２８】
また、ゲイト絶縁膜の膜厚のみではなく、チャネル長に関しても従来のスケーリング則よりも緩い条件（１ランク下の条件）でもって、所定の特性を得ることができる。
【０１２９】
これは、高速動作が可能な半導体回路を大面積にわたって低コストで作製する場合に有用なことである。
【０１３０】
なお、本実施例で示したＴＦＴにおいて、チャネル長Ｌ＝０．３５μｍとすると、駆動できる最高周波数（カットオフ周波数）は、上記のチャネル長Ｌ＝０．６μｍのものより約４倍、Ｌ＝２μｍのものより、約５０倍の高速駆動が期待できる。
【０１３１】
尚、本実施例は、本発明の一例に過ぎず、この作製方法に限定されるものではない。また、図３、４に示す回路も本発明の一例に過ぎず、本明細書で開示した内容に従うならば特定の回路に限定されるものではない。
【０１３２】
〔実施例２〕
本実施例は、金属元素による結晶成長にレーザー光の照射を組み合わせた場合の例を示す。
【０１３３】
本実施例に示す作製工程においては、図５（Ｂ）に示す加熱処理の条件を６００℃、８時間として、その後に得られた結晶性珪素膜に対してレーザー光の照射を行う。
【０１３４】
そして、その後の高温での加熱処理による熱酸化膜の形成は行わない。この場合、最高プロセス温度を６００℃とすることができるので、基板としてガラス基板を利用することができる。
【０１３５】
〔実施例３〕
本実施例は、図１に示すような位置取りで活性層ａ〜ｄを形成する場合において、ａをＮチャネル型の薄膜トランジスタの活性層とし、ｂをＰチャネル型の薄膜トランジスタの活性層とする。そして、２つの薄膜トランジスタを相補型に構成する。
【０１３６】
こうすることで、Ｎチャネル型の薄膜トランジスタに移動度を抑える構成とし、Ｐチャネル型の薄膜トランジスタに移動度を高くする構成とすることができ、結果として、２つの薄膜トランジスタ間の特性差を抑制することができる。
【０１３７】
〔実施例４〕
本実施例は、実施例１〜３で示した構成を逆スタガ型の薄膜トランジスタで構成する。実施例１で示したプレナー型の薄膜トランジスタに変えて、逆スタガ型の薄膜トランジスタとしても、同様の効果を得ることができる。
【０１３８】
なお、逆スタガ型の薄膜トランジスタのゲイト電極として、ゲイト電極に耐熱性の高い材料、例えばリンが多量にドープされた多結晶シリコンを利用することは、高性能な薄膜トランジスタを得るために有効である。
【０１３９】
【発明の効果】
以上のように、本明細書に記載の半導体を用いることによって、従来の薄膜トランジスタでは成しえなかった高性能の回路を作製することが可能になる。
【０１４０】
また、金属元素を添加した領域からの距離の違いによって、結晶性が異なることを利用することにより、異なった導電性を有する薄膜トランジスタの特性を均一化することが可能となる。
【０１４１】
本明細書で開示した発明は、透過型、反射型のアクティブマトリクス型の液晶表示装置の、アクティブマトリクス回路と同一基板に形成される周辺回路を構成するのみでなく、他にＥＬ（エレクトロルミネセンス）素子を用いた表示装置、その他薄膜トランジスタを用いた種々の回路にて利用することが可能である。
【図面の簡単な説明】
【図１】  金属元素による結晶化の成長を示す上面図。
【図２】  金属元素による結晶化の成長を示す上面図。
【図３】  本発明の構成の一つを示すマスクパターン。
【図４】  図３の等価回路図。
【図５】  図３の▲１▼断面の作製工程図。
【図６】  図３の▲１▼断面の作製工程図。
【図７】  図３の▲２▼断面の作製工程図。
【図８】  図３の▲２▼断面の作製工程図。
【符号の説明】
１、１’、１”            金属元素添加領域
２                        基板
３                        下地膜
５                        マスク酸化珪素膜
６                        ニッケル
７                        熱酸化珪素膜
８、９                    ゲイト絶縁膜
１０                      レジストマスク
１１                      珪素膜
１２、１２’              結晶性珪素膜
１３                      島状珪素膜
１４                      ソース領域
１５、１５’              ドレイン領域
１６、１６’              チャネル領域
１７、１７’              低濃度不純物領域
１８                      多孔質状の陽極酸化膜
１９                      緻密な膜質を有する陽極酸化膜
２０                      ゲイト配線
２１、２１’              ゲイト配線
２２、２２’              ゲイト配線
２３、２３’              ゲイト配線
２５、２５’              ゲイト配線
２７                      層間絶縁膜
３０                      ソース配線
３１                      ソース配線
３２                      ビデオ信号線
３３                      ビデオ信号線
３４、３４’              配線
３５、３５’              配線
３６、３６’              配線
３７、３７’              配線
【図１】
0003645387.tif 000002
【図２】
0003645387.tif 000003
【図３】
0003645387.tif 000004
【図４】
0003645387.tif 000005
【図５】
0003645387.tif 000006
【図６】
0003645387.tif 000007
【図７】
0003645387.tif 000008
【図８】
0003645387.tif 000009