(57)【特許請求の範囲】
【請求項１】
複数の走査線と、複数の信号線と、前記走査線と前記信号線の交差に対応して設けられた複数の画素と、前記複数の信号線に接続された信号線駆動回路と、を有する電気光学装置の駆動方法であって、
前記信号線の寄生容量にリセット電圧を充電し、
前記信号線駆動回路に設けられた内部容量に基準電圧を充電し、
前記内部容量と前記寄生容量との間で電荷の移動を行い、
前記内部容量に基準電圧を充電する工程、及び前記電荷を移動する工程を、画像データの値に応じた回数だけ繰り返す
ことを特徴とする電気光学装置の駆動方法。
【請求項２】
前記内部容量に基準電圧を充電する工程、及び前記電荷を移動する工程を、画像データの値に応じた回数だけ繰り返した後、前記画素に設けられたトランジスタをオン状態にすることを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
複数の走査線と、複数の信号線と、前記走査線と前記信号線の交差に対応して設けられた複数の画素と、前記複数の信号線に接続された信号線駆動回路と、を有する電気光学装置の駆動方法であって、
画像データの最上位ビットに応じて、予め定めた第１リセット電圧または第２リセット電圧のうちいずれか一方を選択して、選択された電圧を前記信号線の寄生容量に給電する第１工程と、
前記最上位ビットに応じて、予め定めた第１基準電圧または第２基準電圧のうちいずれか一方を選択して、選択された電圧を前記信号線駆動回路に設けられた内部容量に給電する第２工程と、
前記内部容量と前記寄生容量との間で電荷の移動を行う第３工程と、を有し、
前記第２工程及び前記第３工程を、画像データのうち前記最上位ビットを除いた下位ビットの値に応じた回数だけ繰り返す
ことを特徴とする電気光学装置の駆動方法。
【請求項４】
複数の走査線と、複数の信号線と、前記走査線と前記信号線の交差に対応して設けられた複数の画素と、前記複数の信号線に接続された信号線駆動回路と、を有する電気光学装置の駆動方法であって、
画像データのうち、上位の複数ビットの値に応じて、予め定めた複数のリセット電圧の中から一つを選択して、選択された電圧を前記信号線の寄生容量に給電する第１工程と、
前記上位の複数ビットの値に応じて、予め定めた複数の基準電圧の中から一つを選択して、選択された電圧を前記信号線駆動回路に設けられた内部容量に給電する第２工程と、
前記内部容量と前記寄生容量との間で電荷の移動を行う第３工程と、を有し、
前記第２工程及び前記第３工程を、画像データのうち、前記上位の複数ビットを除いた下位ビットの値に応じた回数だけ繰り返す
ことを特徴とする電気光学装置の駆動方法。
【請求項５】
複数の走査線と、複数の信号線と、前記走査線と前記信号線の交差に対応して設けられた複数の画素と、を有する電気光学装置の駆動回路に用いられ、前記複数の信号線に接続される複数のユニットを備えたＤＡコンバータであって、
１つの前記ユニットが、
前記信号線の寄生容量にリセット電圧を充電する第１充電部と、
１個の内部容量を備え、前記内部容量に基準電圧を充電した後に前記内部容量と前記寄生容量との間で電荷の移動を行う第２充電部と、
前記第１充電部が前記リセット電圧を前記寄生容量に充電するように制御し、次に前記第２充電部が画像データのうち予め定めた下位ビットの値に応じた回数だけ充電及び電荷移動を繰り返すように制御する制御部と、を備える
ことを特徴とするＤＡコンバータ。
【請求項６】
前記制御部は、前記充電及び電荷移動の回数を計数するカウンタと、当該カウンタの計数値と前記下位ビットの値とを比較する比較器と、比較結果に基づいて前記第２充電部の充電及び電荷移動を制御する制御信号を生成する制御信号生成回路とを備えることを特徴とする請求項５に記載のＤＡコンバータ。
【請求項７】
充電及び電荷移動の回数を計数して計数値を示すカウントデータを出力するカウンタを備え、
前記各ユニットの制御部は、前記カウントデータと前記下位ビットの値とを比較する比較器と、比較結果に基づいて前記第２充電部の充電及び電荷移動を制御する制御信号を生成する制御信号生成回路とを備えることを特徴とする請求項５に記載のＤＡコンバータ。
【請求項８】
前記画像データの最上位ビットに応じて、第１リセット電圧と第２リセット電圧のうちのいずれか一方を選択して、選択された電圧を前記リセット電圧として前記第１充電部に給電する第１選択回路と、
前記画像データの最上位ビットに応じて、第１基準電圧と第２基準電圧のうちいずれか一方を選択して、選択された電圧を前記基準電圧として前記第２充電部に給電する第２選択回路と、を備えた
ことを特徴とする請求項５に記載のＤＡコンバータ。
【請求項９】
前記第１充電部は、前記第１選択回路と前記信号線との間に接続された第１スイッチを備え、
前記第２充電部は、前記第２選択回路と前記内部容量との間に接続された第２スイッチと、前記内部容量と前記信号線との間に接続された第３スイッチとを備え、
前記制御部は、前記第１スイッチをオン状態とし、次に前記第１スイッチをオフ状態とし、画像データの最上位ビットを除く下位ビットの値に応じた回数だけ、前記第２スイッチと前記第３スイッチとを交互にオン・オフさせる
ことを特徴とする請求項８に記載のＤＡコンバータ。
【請求項１０】
前記第１充電部は、前記第１選択回路と前記信号線との間に接続された第１スイッチを備え、
前記第２充電部は、前記第２選択回路と前記内部容量の一方の端子との間に接続された第２スイッチと、前記第２選択回路と前記内部容量の他方の端子との間に接続された第３スイッチと、前記信号線と前記内部容量の一方の端子との間に接続された第４スイッチと、前記信号線と前記内部容量の他方の端子との間に接続された第５スイッチとを備え、
前記制御部は、前記第１スイッチをオン状態とし、次に前記第１スイッチをオフ状態とし、画像データの最上位ビットを除く下位ビットの値に応じた回数だけ、前記第２スイッチ及び前記第５スイッチからなるスイッチ対と、前記第３スイッチ及び前記第４スイッチからなるスイッチ対とを交互にオン・オフさせる
ことを特徴とする請求項８に記載のＤＡコンバータ。
【請求項１１】
前記画像データのうち上位の複数ビットに応じて、リセット電圧と基準電圧との複数の組の中から一つの組を選択して、選択したリセット電圧をリセット電圧出力端子から出力して前記第１充電部に供給するとともに、選択した基準電圧を基準電圧出力端子から出力して第２充電部に供給する選択回路を備えたことを特徴とする請求項５に記載のＤＡコンバータ。
【請求項１２】
前記第１充電部は、前記リセット電圧出力端子と前記信号線との間に接続された第１スイッチを備え、
前記第２充電部は、前記基準電圧出力端子と前記内部容量との間に接続された第２スイッチと、前記内部容量と前記信号線との間に接続された第３スイッチとを備え、
前記制御部は、前記第１スイッチをオン状態とし、次に前記第１スイッチをオフ状態とし、前記画像データのうち前記上位の複数ビットを除いた下位ビットの値に応じた回数だけ、前記第２スイッチと前記第３スイッチとを交互にオン・オフさせる
ことを特徴とする請求項１１に記載のＤＡコンバータ。
【請求項１３】
前記第１充電部は、前記リセット電圧出力端子と前記信号線との間に接続された第１スイッチを備え、
前記第２充電部は、前記基準電圧出力端子と前記内部容量の一方の端子との間に接続された第２スイッチと、前記基準電圧出力端子と前記内部容量の他方の端子との間に接続された第３スイッチと、前記信号線と前記内部容量の一方の端子との間に接続された第４スイッチと、前記信号線と前記内部容量の他方の端子との間に接続された第５スイッチとを備え、
前記制御部は、前記第１スイッチをオン状態とし、次に前記第１スイッチをオフ状態とし、前記画像データのうち前記上位の複数ビットを除いた下位ビットの値に応じた回数だけ、前記第２スイッチ及び前記第５スイッチからなるスイッチ対と、前記第３スイッチ及び前記第４スイッチからなるスイッチ対とを交互にオン・オフさせる
ことを特徴とする請求項１１に記載のＤＡコンバータ。
【請求項１４】
請求項５に記載のＤＡコンバータを備えた信号線駆動回路であって、
開始パルスを順次シフトして前記各信号線に対応する選択パルスを順次生成するシフトレジスタと、
前記各選択パルスに基づいて、画像データを順次ラッチして、前記各信号線に対応した各画像データを出力する第１ラッチ部と、
１水平走査周期のラッチパルスに基づいて、前記第１ラッチ部から出力される各画像データをラッチして前記ＤＡコンバータに出力する第２ラッチ部と、
を備えたことを特徴とする信号線駆動回路。
【請求項１５】
請求項１４に記載の信号線駆動回路と、
前記第２充電部の動作が終了するタイミングの後、前記各走査線に、各走査信号を各々供給する走査線駆動回路と、を備えた
ことを特徴とする電気光学装置の駆動回路。
【請求項１６】
素子基板と、対向基板と、前記素子基板と前記対向基板との間に封入された液晶と、を備えた電気光学パネルであって、
前記素子基板上に、
請求項１５に記載の駆動回路と、
複数の信号線と、
複数の走査線と、
前記信号線と前記走査線との交差に対応して設けられた複数のトランジスタ及び画素電極と、
を有してなることを特徴とする電気光学パネル。
【請求項１７】
前記各トランジスタ及び前記駆動回路を構成するトランジスタは薄膜トランジスタであることを特徴とする請求項１６に記載の電気光学パネル。
【請求項１８】
請求項１６に記載の電気光学パネルと、
光を前記電気光学パネルに照射する光源と、
前記電気光学パネルによって変調された光を拡大投写する投写光学手段と、
を備えたことを特徴とする投写型表示装置。
【請求項１９】
請求項１６に記載の電気光学パネルを備え、当該電気光学パネルに画像を表示させることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
この発明は、電気光学装置の駆動回路及びその駆動方法、ＤＡコンバータ、信号線駆動回路、電気光学パネル、投写型表示装置、及び電子機器に関する。
【背景技術】
一般に、液晶表示装置の画像表示部は、素子基板と、対向基板と、それらの基板間の間隙に封入された液晶によって構成される。素子基板には、複数の走査線、複数の信号線、走査線と信号線との交差に対応して設けられた複数のトランジスタ及び画素電極等が形成される。一方、対向基板には共通電極が形成される。また、トランジスタとして薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）が用いられる。
ＴＦＴのゲートは１本の走査線と接続されており、そのソースは１本の信号線と接続されており、そのドレインは画素電極に接続されている。
この画像表示部の駆動方法としては、所定のタイミングで走査線を選択することによって、当該走査線に接続される複数のＴＦＴを同時にオン状態にし、各信号線の電圧を同時に画素電極に印加する方法が一般的である。この場合には、各信号線に画像データに応じた電圧を給電し、画素電極と共通電極との間に印加される電圧に応じて、液晶の透過率を制御する。これにより、画像データの値に応じた階調表示が可能となる。
ところで、液晶に印加される電圧と液晶の透過率の関係は、直線的な関係ではく、非線形の関係となる。このため、画像データの１階調毎に、液晶の透過率変化量を均一化する処理が必要となる。本願においては、この処理のことをγ補正という。
図２８は、１本の信号線を駆動する信号線駆動回路とその周辺回路とを示したブロック図である。この図において、信号線駆動回路は、第１ラッチ回路９２１、第２ラッチ回路９２２、及びＤＡコンバータ９３から構成されている。また、この信号線駆動回路の前段には、コントローラ６とγ補正回路９１とが設けられている。
コントローラ６は、６ビットの画像データＤＡを生成する。γ補正回路９１は画像データＤＡにγ補正を施して、８ビットの画像データＤＢ（Ｄγ１，Ｄγ２，…，Ｄγ８）を生成する。ここで、γ補正回路９１は、ＲＡＭあるいはＲＯＭから構成されており、それらにはγ補正を施すためのテーブルが格納されている。このテーブルの内容は、ＤＡコンバータ９３の入出力特性、及び印加電圧に対する液晶の透過率特性に基づいて定められている。
ＤＡコンバータ９３は、スイッチと容量とを用いた容量分割型ＤＡコンバータである。ＤＡコンバータ９３は、並列に配置された８個の容量素子９４１〜９４８を有している。容量素子９４１の容量値をＣとすると、容量素子９４２，９４３，…，９４８の各容量値は、２Ｃ，４Ｃ，…，１２８Ｃとなるように選ばれている。
また、信号線９９には、信号線容量９４０が寄生している。図２８では、この寄生容量値をＣｓで示してある。信号線容量９４０の他端の電圧Ｖｃｏｍは、対向基板に配置される共通電極に印加される電圧である。
ＤＡコンバータ９３には、２つの基準電圧Ｖａ及びＶｂが供給されている。容量素子９４１〜９４８の一方の各端子は、基準電圧Ｖａの供給端子Ｔａに接続されている。一方、容量素子９４１〜９４８の他方の各端子は、それぞれリセット用スイッチ９５１〜９５８を介して、供給端子Ｔａに接続されている。このスイッチ９５１〜９５８がオンすることで、各容量素子９４１〜９４８の両端子は短絡され、それぞれの充電電荷が放電される。また、他方の基準電圧Ｖｂの供給端子Ｔｂと、信号線９９との間には、リセット用スイッチ９１０が接続されている。このスイッチ９１０がオンすることで、信号線９９の電位は電圧Ｖｂにリセットされる。
くわえて、信号線９９と、各容量素子９４１〜９４８との間には、画像データＤγ１〜Ｄγ８の値に応じてオン・オフするスイッチ９６１〜９６８が設けられている。各スイッチ９６１〜９６８を選択的にオン状態とすることで、当該オン状態となったスイッチに接続されている容量素子は互いに並列接続される。これにより、信号線９９に、画像データＤＢ に応じた電圧が印加される。
図２９（Ａ）は、画像データＤＡの１０進値とＤＡコンバータ９３の出力電圧Ｖｃとの関係を示すグラフであり、図２９（Ｂ）は、液晶の透過率ＳＬＰと、信号線を介して画素電極に印加される電圧ＶＬＰの関係を示すグラフである。
図２９（Ａ）及び（Ｂ）を参照しつつ、駆動回路の動作原理を簡単に説明する。まず、γ補正回路９１に、コントローラ６から６ビットの画像データＤＡが入力されると、γ補正回路９１は、画像データＤＡを８ビットの画像データＤＢに変換する。ここで、上述したテーブルは、以下のようにして作成される。まず、２５６個の８ビットデータの中から、液晶画素の透過率特性にあわせて階調を均等に刻むことができる６４個の８ビットデータを選び出しておく。そして、選ばれた６４個の８ビットデータを画像データＤＢとして、６ビットの画像データＤＡと対応付けてテーブルに格納するのである。
これにより、６ビットの画像データＤＡ がγ補正回路９１に入力されると、γ補正回路９１は、画像データＤＡの値に対応するデータをテーブルから読み出し、これを画像データＤＢとして出力する。つまり、画像データＤＡの１階調毎に、液晶透過率の変化量ΔＳＬＰが等しくなるように、画像データＤＢを８ビットで構成している。
ところで、図２８に示した駆動回路では、上述したようにγ補正を行っているため、γ補正回路９１が必要となる。さらに、液晶パネルは大型化する傾向にあるが、パネル規模が大きくなるほど、信号線９９の長さが長くなる。このため、液晶パネルは大型化に伴い、寄生容量値Ｃｓが大きくなる傾向にある。一方、ＤＡコンバータ９３は、寄生容量９４０と容量素子９４１〜９４８との間で、電荷の移動を行うことによって、信号線９９に所望の電圧を印加する。したがって、寄生容量値Ｃｓが大きくなると、各容量素子９４１〜９４８の容量値を大きくする必要がある。一般に、容量素子は、集積回路の中で大きな面積を占める。このため、駆動回路の小型化の障害となる。
また、信号線の寄生容量が大きくなった場合、ＤＡコンバータ９３を構成する容量素子９４１〜９４８のサイズを大きくする替わりに、各容量素子９４１〜９４８に供給する電圧を高くすることも考えられる。しかし、駆動回路を構成する素子としてＴＦＴを使用する場合には、耐圧等の関係で電源電圧をそれほど高くすることはできずせいぜい２０Ｖが限界である。
一方、ＤＡコンバータ９３を用いずに、アンプを用いて信号線の駆動回路を構成し、これにγ補正機能を持たすことも考えられる。しかし、アンプは消費電力が極めて大きいので、本来低消費電力を特長とする液晶表示装置の駆動回路に適さない。くわえてガラス基板にＴＦＴからなるオペアンプを形成すると、オペアンプの動作特性にバラツキが生じ易くなる。
【発明の開示】
【発明が解決しようとする課題】
ところで、図２８に示した駆動回路では、上述したようにγ補正を行っているため、γ補正回路９１が必要となる。さらに、液晶パネルは大型化する傾向にあるが、パネル規模が大きくなるほど、信号線９９の長さが長くなる。このため、液晶パネルは大型化に伴い、寄生容量値Ｃｓが大きくなる傾向にある。一方、ＤＡコンバータ９３は、寄生容量９４０と容量素子９４１〜９４８との間で、電荷の移動を行うことによって、信号線９９に所望の電圧を印加する。したがって、寄生容量値Ｃｓが大きくなると、各容量素子９４１〜９４８の容量値を大きくする必要がある。一般に、容量素子は、集積回路の中で大きな面積を占める。このため、駆動回路の小型化の障害となる。
また、信号線の寄生容量が大きくなった場合、ＤＡコンバータ９３を構成する容量素子９４１〜９４８のサイズを大きくする替わりに、各容量素子９４１〜９４８に供給する電圧を高くすることも考えられる。しかし、駆動回路を構成する素子としてＴＦＴを使用する場合には、耐圧等の関係で電源電圧をそれほど高くすることはできずせいぜい２０Ｖが限界である。
一方、ＤＡコンバータ９３を用いずに、アンプを用いて信号線の駆動回路を構成し、これにγ補正機能を持たすことも考えられる。しかし、アンプは消費電力が極めて大きいので、本来低消費電力を特長とする液晶表示装置の駆動回路に適さない。くわえてガラス基板にＴＦＴからなるオペアンプを形成すると、オペアンプの動作特性にバラツキが生じ易くなる。
【課題を解決するための手段】
本発明は、上述した問題点に鑑みてなされたものである。本発明の目的は、回路の占有面積が小さく、しかも低消費電力で駆動可能な電気光学装置の駆動回路及び駆動方法を提供することにある。本発明の他の目的は、素子基板に駆動回路を形成した場合であっても、駆動回路の出力特性にバラツキが少なくかつ信頼性が高いものを提供することにある。本発明の他の目的は、低電圧で駆動可能な電気光学装置の駆動回路を提供することにある。本発明の他の目的は、そのような駆動回路を用いた電気光学パネル及び当該電気光学パネルを持つ電子機器を提供することにある。
本発明に係る電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記走査線と前記信号線の交差に対応して設けられた複数の画素と、前記複数の信号線に接続された信号線駆動回路と、を有する電気光学装置の駆動方法であって、前記信号線の寄生容量にリセット電圧を充電し、前記信号線駆動回路に設けられた内部容量に基準電圧を充電し、前記内部容量と前記寄生容量との間で電荷の移動を行い、前記内部容量に基準電圧を充電する工程、及び前記電荷を移動する工程を、画像データの値に応じた回数だけ繰り返すことを特徴とする。
この発明によれば、信号線の寄生容量に、まず、リセット電圧を充電することができる。ここで、リセット電圧として黒レベルまたは白レベルに相当する電圧を選んでおけば、信号線の電圧を黒レベルまたは白レベルに相当する電圧まで急速に充電することができる。次に、内部容量に基準電圧を充電し、内部容量と寄生容量との間で電荷の移動を行うことによって、信号線の電圧を調整することができる。ここで、充電及び電荷移動の回数は画像データの値に応じた回数だけ行われる。
この駆動方法において、前記内部容量に基準電圧を充電する工程、及び前記電荷を移動する工程を、画像データの値に応じた回数だけ繰り返した後、前記トランジスタをオン状態にすることが好ましい。この場合には、信号線の寄生容量に画像データ値に応じた電圧を充電した後、当該電圧を画素電極に印加することができる。
また、本発明に係る電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記走査線と前記信号線の交差に対応して設けられた複数の画素と、前記複数の信号線に接続された信号線駆動回路と、を有する電気光学装置の駆動方法であって、画像データの最上位ビットに応じて、予め定めた第１リセット電圧または第２リセット電圧のうちいずれか一方を選択して、選択された電圧を前記信号線の寄生容量に給電する第１工程と、前記最上位ビットに応じて、予め定めた第１基準電圧または第２基準電圧のうちいずれか一方を選択して、選択された電圧を前記信号線駆動回路に設けられた内部容量に給電する第２工程と、前記内部容量と前記寄生容量との間で電荷の移動を行う第３工程と、を有し、前記第２工程及び前記第３工程を、画像データのうち前記最上位ビットを除いた下位ビットの値に応じた回数だけ繰り返すことを特徴とする。
電気光学装置に用いられる電気光学材料が、例えば、液晶である場合、印加電圧に対する液晶の透過率を表す透過率特性曲線は、印加電圧の増大に応じて特性曲線の勾配が大きくなり、また印加電圧が大きく透過率が低い領域では、印加電圧の減少に応じて特性曲線の勾配が大きくなる。そして、透過率特性曲線の勾配の変化は、透過率が高い領域と低い領域とで逆転する。すなわち、透過率特性曲線は、透過率５０％の点を中心としてほぼ点対称である。したがって、γ補正特性も画像データ値の中心値の前後で点対称とする必要がある。このためには、画像データ値が中心値より大きいか小さいかを判別して、判別結果に応じて、リセット電圧と基準電圧の大小関係を逆転させる必要がある。この発明によれば、画像データの最上位ビットに応じて、リセット電圧と基準電圧とを選択するとともに下位ビット値に応じた回数だけ電荷の移動を実行するから、画像データにγ補正を施しつつＤＡ変換を行うことができる。
また、本発明に係る電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記走査線と前記信号線の交差に対応して設けられた複数の画素と、前記複数の信号線に接続された信号線駆動回路と、を有する電気光学装置の駆動方法であって、画像データのうち、上位の複数ビットの値に応じて、予め定めた複数のリセット電圧の中から一つを選択して、選択された電圧を前記信号線の寄生容量に給電する第１工程と、前記上位の複数ビットの値に応じて、予め定めた複数の基準電圧の中から一つを選択して、選択された電圧を前記信号線駆動回路に設けられた内部容量に給電する第２工程と、前記内部容量と前記寄生容量との間で電荷の移動を行う第３工程と、を有し、前記第２工程及び前記第３工程を、画像データのうち、前記上位の複数ビットを除いた下位ビットの値に応じた回数だけ繰り返すことを特徴とする。
この発明によれば、画像データのうち、上位の複数ビットの値に応じて、リセット電圧と基準電圧とを選択するから、γ補正特性を上位ビット数に応じた数の範囲に分割し、分割された範囲毎に調整することができる。したがって、γ補正特性の精度を高めることができる。
次に、本発明に係るＤＡコンバータは、複数の走査線と、複数の信号線と、前記走査線と前記信号線の交差に対応して設けられた複数の画素と、を有する電気光学装置の駆動回路に用いられ、前記複数の信号線に接続される複数のユニットを備えたＤＡコンバータであって、１つの前記ユニットが、前記信号線の寄生容量にリセット電圧を充電する第１充電部と、１個の内部容量を備え、前記内部容量に基準電圧を充電した後に前記内部容量と前記寄生容量との間で電荷の移動を行う第２充電部と、前記第１充電部が前記リセット電圧を前記寄生容量に充電するように制御し、次に前記第２充電部が画像データのうち予め定めた下位ビットの値に応じた回数だけ充電及び電荷移動を繰り返すように制御する制御部と、を備えることを特徴とする。
一般に、容量は占有面積が大きいが、このＤＡコンバータに内蔵する内部容量は１個である。したがって、この発明によれば、回路規模を小さくすることができる。また、第１充電部がリセット電圧を寄生容量に充電した後、第２充電部が画像データのうち予め定められた下位ビットの値に応じた回数だけ充電及び電荷移動を繰り返すから、γ補正を施しつつＤＡ変換を行うことができる。したがって、ＤＡコンバータの前段にγ補正回路を別に設ける必要はない。
ここで、制御部は、前記充電及び電荷移動の回数を計数するカウンタと、当該カウンタの計数値と前記下位ビット値とを比較する比較器と、比較結果に基づいて前記第２充電部の充電及び電荷移動を制御する制御信号を生成する制御信号生成回路とを備えることことが望ましい。この発明によれば、例えば、第２充電部で行われる充電及び電荷移動の回数を、画像データのうち予め定められた下位ビットの値と一致させることができる。
また、上述したＤＡコンバータは、充電及び電荷移動の回数を計数して計数値を示すカウントデータを出力するカウンタを備え、前記各ＤＡユニットの制御部は、前記カウントデータと前記下位ビット値とを比較する比較器と、比較結果に基づいて前記第２充電部の充電及び電荷移動を制御する制御信号を生成する制御信号生成回路とを備えることが望ましい。この発明によれば、カウンタを各ＤＡユニットで共用することができるので、ＤＡコンバータの回路規模を大幅に削減することができる。
また、上述したＤＡコンバータは、前記画像データの最上位ビットに応じて、第１リセット電圧と第２リセット電圧のうちいずれか一方を選択して、選択された電圧を前記リセット電圧として前記第１充電部に給電する第１選択回路と、前記画像データの最上位ビットに応じて、第１基準電圧と第２基準電圧のうちいずれか一方を選択して、選択された電圧を前記基準電圧として前記第２充電部に給電する第２選択回路とを備えるものであってもよい。この発明によれば、γ補正を施しつつＤＡ変換を行うことができる。
さらに、第１及び第２の選択回路を備えるＤＡコンバータにおいて、前記第１充電部は、前記第１選択回路と前記信号線との間に接続された第１スイッチを備え、前記第２充電部は、前記第２選択回路と前記内部容量との間に接続された第２スイッチと、前記内部容量と前記信号線との間に接続された第３スイッチを備え、前記制御部は、まず、前記第１スイッチをオン状態とし、次に、前記第１スイッチをオフ状態とし、次に、画像データの最上位ビットを除く下位ビット値に応じた回数だけ、前記第２スイッチと前記第３スイッチとを交互にオン・オフさせることが望ましい。この発明によれば、第１スイッチのオン・オフを制御することによって、リセット電圧が寄生容量に充電される。そして、第２スイッチ及び第３スイッチを交互にオン・オフさせることによって、内部容量の充電と内部容量と寄生容量との間の電荷移動が交互に行われる。これにより、ＤＡコンバータは、画像データにγ補正を施しつつＤＡ変換を行うことができる。
くわえて、第１及び第２の選択回路を備えるＤＡコンバータにおいて、前記第１充電部は、前記第１選択回路と前記信号線との間に接続された第１スイッチを備え、前記第２充電部は、前記第２選択回路と前記内部容量の一方の端子との間に接続された第２スイッチと、前記第２選択回路と前記内部容量の他方の端子との間に接続された第３スイッチと、前記信号線と前記内部容量の一方の端子との間に接続された第４スイッチと、前記信号線と前記内部容量の他方の端子との間に接続された第５スイッチとを備え、前記制御部は、前記第１スイッチをオン状態とし、次に、前記第１スイッチをオフ状態とし、次に、画像データの最上位ビットを除く下位ビット値に応じた回数だけ、前記第２スイッチ及び前記第５スイッチからなるスイッチ対と、前記第３スイッチ及び前記第４スイッチからなるスイッチ対とを交互にオン・オフさせることが好ましい。
この発明によれば、第１スイッチのオン・オフを制御することによって、リセット電圧が寄生容量に充電される。そして、２つのスイッチ対を交互にオン・オフさせるので、一方のスイッチ対がオンしているとき、他方のスイッチ対がオフする。このため、オン・オフの切り替わりの度に、内部容量への充電と、内部容量と寄生容量間の電荷移動とが同時に行われる。この結果、出力電圧特性曲線の勾配を大きくすることができる。換言すれば、寄生容量値に対する内部容量値の比を小さくしても所望の出力電圧特性を得ることが可能である。したがって、内部容量として占有面積の小さいものを使用することができる。
また、上述したＤＡコンバータは、前記画像データのうち上位の複数ビットに応じて、リセット電圧と基準電圧との複数の組の中から一つの組を選択して、選択したリセット電圧をリセット電圧出力端子から出力して前記第１充電部に供給するとともに、選択した基準電圧を基準電圧出力端子から出力して第２充電部に供給する選択回路を備えるものであってもよい。この発明によれば、画像データのうち上位の複数ビットに応じて、リセット電圧と基準電圧との組が選択される。このため、ＤＡコンバータの出力電圧特性は、画像データ値に応じた複数の範囲に分割して生成される。ここで、各範囲の出力電圧特性は、選択されたリセット電圧と基準電圧の組によって定まるから、リセット電圧と基準電圧を適当に設定することによって、ＤＡコンバータの出力電圧特性を理想的なγ補正特性に近づけることができる。
さらに、選択回路を備えたＤＡコンバータにおいて、前記第１充電部は、前記リセット電圧出力端子と前記信号線との間に接続された第１スイッチを備え、前記第２充電部は、前記基準電圧出力端子と前記内部容量との間に接続された第２スイッチと、前記内部容量と前記信号線との間に接続された第３スイッチを備え、前記制御部は、まず、前記第１スイッチをオン状態とし、次に、前記第１スイッチをオフ状態とし、次に、前記画像データのうち前記上位の複数ビットを除いた下位ビット値に応じた回数だけ、前記第２スイッチと前記第３スイッチとを交互にオン・オフさせることが望ましい。この発明によれば、第１スイッチのオン・オフを制御することによって、リセット電圧が寄生容量に充電される。そして、第２スイッチ及び第３スイッチを交互にオン・オフさせることによって、内部容量の充電と内部容量と寄生容量との間の電荷移動が交互に行われる。これにより、ＤＡコンバータは、画像データにγ補正を施しつつＤＡ変換を行うことができる。
くわえて、選択回路を備えたＤＡコンバータにおいて、前記第１充電部は、前記リセット電圧出力端子と前記信号線との間に接続された第１スイッチを備え、前記第２充電部は、前記基準電圧出力端子と前記内部容量の一方の端子との間に接続された第２スイッチと、前記基準電圧出力端子と前記内部容量の他方の端子との間に接続された第３スイッチと、前記信号線と前記内部容量の一方の端子との間に接続された第４スイッチと、前記信号線と前記内部容量の他方の端子との間に接続された第５スイッチとを備え、前記制御部は、まず、前記第１スイッチをオン状態とし、次に、前記第１スイッチをオフ状態とし、次に、前記画像データのうち前記上位の複数ビットを除いた下位ビット値に応じた回数だけ、前記第２スイッチ及び前記第５スイッチからなるスイッチ対と、前記第３スイッチ及び前記第４スイッチからなるスイッチ対とを交互にオン・オフさせることが好ましい。
この発明によれば、出力電圧特性曲線の勾配を大きくすることができる。換言すれば、寄生容量値に対する内部容量値の比を小さくしても所望の出力電圧特性を得ることが可能である。したがって、内部容量として占有面積の小さいものを使用することができる。
次に、本発明に係る信号駆動回路は、上述したＤＡコンバータを備えるものであって、開始パルスを順次シフトして各信号線に対応する選択パルスを順次生成するシフトレジスタと、前記各選択パルスに基づいて、画像データを順次ラッチして、各信号線に対応した各画像データを出力する第１ラッチ部と、１水平走査周期のラッチパルスに基づいて、前記第１ラッチ部から出力される各画像データをラッチして前記ＤＡコンバータに出力する第２ラッチ部とを備える。この発明によれば、第１ラッチ部が点順次の画像データを生成し、第２ラッチ部が点順次の画像データを線順次の画像データに変換する。そして、線順次の画像データに基づいて、ＤＡコンバータはγ補正を施しつつＤＡ変換を行う。
次に、本発明に係る電気光学装置の駆動回路は、上述した信号線駆動回路と、前記下位ビット値が最大値である場合に前記第２充電部の動作が終了するタイミングの後、前記各走査線に、各走査信号を各々供給する走査線駆動回路とを備える。この発明によれば、画像データ値がどのようような値であっても、第２充電部の動作が終了した後に、走査信号がアクティブとなる。したがって、信号線の寄生容量に所望の電圧が充電された後に、トランジスタをオン状態にして、当該電圧を画素電極に印加することができる。
次に、本発明に係る電気光学パネルは、素子基板と、対向電極を有する対向基板と、前記素子基板と前記対向電極との間隙に封入された液晶とを備えることを前提とする。そして、この電気光学パネルは、前記素子基板上に、上述した駆動回路と、複数の信号線と、複数の走査線と、前記各信号線と前記各走査線とに接続される各トランジスタと、前記各トランジスタに接続される各画素電極とを形成してなる。この発明によれば、駆動回路を画素領域とは別個のチップとして形成する場合に比べてシステム全体の小型化が可能になる。
ここで、前記各トランジスタ及び前記駆動回路を構成するトランジスタは薄膜トランジスタであることことが望ましい。この発明によれば、画素領域と駆動回路とを同一のプロセスで形成することができる。また、素子基板として、特に、ガラス基板を採用する場合には、薄膜トランジスタの動作特性にバラツキが出る。しかし、この駆動回路は、内部容量と寄生容量との間で電荷の移動を行うことにより、信号線に所望の電圧を印加することができるから、薄膜トランジスタを用いて駆動回路を構成しても、正確にＤＡ変換を行うことができる。
次に、本発明に係る投写型表示装置は、上述した電気光学パネルと、光を前記電気光学パネルに照射する光源と、前記電気光学パネルを通過した光を拡大投写する投写光学機構とを備える。これにより、低消費電力であるとともに、コンパクトでかつ良好な画質を有する投射型表示装置を提供できる。
次に、本発明に係る電子機器は、上述した電気光学パネルを備え、当該電気光学パネルに画像を表示させることを特徴とする。これにより、低消費電力であるとともに、コンパクトな表示装置付き電子機器を提供できる。また、電子機器としては、例えば、エンジニアリング・ワークステーション、ページャ、携帯電話機、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、カーナビゲーション装置等が該当する。
【発明を実施するための最良の形態】
以下、本発明の実施形態を図面を参照しつつ説明する。
＜１．第１実施形態＞
＜１−１．液晶表示装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶表示装置を一例にとって説明する。液晶表示装置の主要部は、素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルＡＡから構成されている。ここで、素子基板には、スイッチング素子としてＴＦＴが形成されている。なお、この例では、素子基板としてガラス基板を用いるが、それに半導体基板を用いてもよいことは勿論である。
図１は本実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネルＡＡと外部処理回路とから構成される。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走査線駆動回路１００、及び信号線駆動回路２００が形成されている。なお、素子基板上の各回路を構成する能動素子は、ＴＦＴによって構成されている。
また、液晶表示装置は、外部処理回路として、タイミング発生回路３００及び電源回路４００を備えて構成されている。
この液晶表示装置に供給される画像データＤは、パラレル形式である。この例では、画像データＤのビット数を６ビットとして説明する。また、以下の説明を簡略化するため、画像データＤは１色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、ＲＧＢの３原色に対応するものであっても良いことは勿論である。
ここで、タイミング発生回路３００は、入力画像データＤに同期してＹクロックＹＣＫ、ＸクロックＸＣＫ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パルスＤＸ、ラッチパルスＴＲＳ等を生成する。また、タイミング発生回路３００は、これらの信号を走査線駆動回路１００及び信号線駆動回路２００に各々供給する。
また、電源回路４００は、定電圧回路から構成されており、液晶パネルＡＡの素子基板上に形成される各回路の電源電圧を生成する他、後述するＤＡコンバータ部２４０に用いられる基準電圧Ｖａ（Ｖａ１，Ｖａ２）とリセット電圧Ｖｒ（Ｖｂ１，Ｖｂ２）を生成する。
＜１−２．画像表示領域＞
画像表示領域Ａには、図１に示されるように、ｍ本の走査線３ａが、Ｘ方向に沿って平行に配列して形成される。また、そこには、ｎ本の信号線６ａが、Ｙ方向に沿って平行に配列して形成される。走査線３ａと信号線６ａとの交点付近においては、ＴＦＴ５０のゲートが走査線３ａに接続され、ＴＦＴ５０のソースが信号線６ａに接続され、ＴＦＴ５０のドレインが画素電極９ａに接続される。そして、各画素は、画素電極９ａと、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、各画素は、走査線３ａと信号線６ａとの各交点に対応して、マトリクス状に配列することとなる。
また、ＴＦＴ５０のゲートが接続される各走査線３ａには、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加される。ある走査線３ａに走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンする。このため、信号線６ａから所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
ここで、各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和される。それゆえ液晶表示装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射され、所定の表示が可能となっているのである。なお、この例の画像表示領域Ａはノーマリーホワイトモードで動作するよう構成されている。
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持される。したがって、蓄積容量５１によって保持特性が改善される結果、液晶表示装置における高コントラスト比を実現することができる。
＜１−３．走査線駆動回路＞
次に、走査線駆動回路１００は、Ｙシフトレジスタ及びレベルシフタ（図示せず）を備えている。Ｙシフトレジスタは、垂直走査期間の開始を示す信号ＤＹを水平走査期間毎に反転するＹクロックＹＣＫを用いてＹ方向にシフトし、順次シフトされた信号を各々出力する。レベルシフタはＹシフトレジスタの各出力信号を各々レベルシフトして、走査信号Ｙ１、Ｙ２、…、Ｙｍとして出力する。各走査信号Ｙ１、Ｙ２、…、Ｙｍは各走査線３ａに対しパルス的に線順次で供給されるようになっている。なお、走査信号Ｙ１、Ｙ２、…、Ｙｍは、後述するＤＡ変換動作が終了し、画像データＤの値に応じた電圧が信号線６ａに印加された後、アクティブとなる信号である。
＜１−４．信号線駆動回路＞
次に、信号線駆動回路２００について説明する。図２は、信号線駆動回路２００のブロック図である。図２に示すように信号線駆動回路２００は、Ｘシフトレジスタ２１０、画像データＤ０〜Ｄ５が供給される画像データ供給線Ｌｄ０〜Ｌｄ５、スイッチＳＷ１０〜ＳＷｎ５、第１ラッチ部２２０、第２ラッチ部２３０、及びＤＡコンバータ部２４０を備えている。
画像データ供給線Ｌｄ０〜Ｌｄ５には、画像データＤの各ビット値を示すデータＤ０〜Ｄ５が供給されるようになっている。
Ｘシフトレジスタ２１０は、ラッチ回路を多段接続して構成されている。このＸシフトレジスタ２１０は、ＸクロックＸＣＫにしたがって、Ｘ転送開始パルスＤＸを順次シフトしてサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎを順次生成する。
次に、スイッチＳＷ１０〜ＳＷｎ５はＴＦＴにより構成されている。また、スイッチＳＷ１０〜ＳＷｎ５は、スイッチＳＷ１０〜ＳＷ１５、ＳＷ２０〜ＳＷ２５、…、ＳＷｎ０〜ＳＷｎ５といったように６個で１組の構成となっている。スイッチの組をスイッチ群と呼ぶことにする。スイッチ群の数は、信号線６ａの数に対応しており、“ｎ”個ある。そして、各スイッチ群を構成する各スイッチは、画像データ供給線Ｌｄ０〜Ｌｄ５に各々接続されている。また、ｎ個のサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎが各スイッチ群に供給されるようになっている。したがって、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎに同期して、画像データＤ０〜Ｄ５が第１ラッチ部２２０に取り込まれる。
次に、第１ラッチ部２２０は、ｎ個のラッチユニットＵＡ１〜ＵＡｎから構成されている。各ラッチユニットＵＡ１〜ＵＡｎは、各スイッチ群から供給される画像データＤ０〜Ｄ５をラッチする。これにより、点順次で走査される画像データＤが得られる。また、第２ラッチ部２３０は、ｎ個のラッチユニットＵＢ１〜ＵＢｎから構成されている。各ラッチユニットＵＢ１〜ＵＢｎ  は、第１ラッチ部２２０の各出力データをラッチパルスＴＲＳに同期してラッチするように構成されている。ラッチパルスＴＲＳは１水平走査期間毎にアクティブとなる信号である。したがって、この第２ラッチ部２３０によって、点順次で出力される第１ラッチ部２２０の各データが、線順次の各データに変換される。換言すれば、スイッチＳＷ１０〜ＳＷｎ５、第１ラッチ部２２０及び第２ラッチ部２３０を用いることによって、画像データＤ０〜Ｄ５を前記各信号線６ａに対応する線順次データに変換している。
次に、ＤＡコンバータ部２４０は、ｎ本の信号線６ａに対応したｎ個のＤＡユニットＵＣ１〜ＵＣｎを備えている。各ＤＡユニットＵＣ１〜ＵＣｎの主要部は、ＰＷＭ型の１ビットＤＡコンバータで構成されている。
＜１−５．ＤＡコンバータ部＞
＜１−５−１：ＤＡ変換の原理＞
ＤＡコンバータ部２４０は、画像データＤにγ補正を施しつつ、画像データＤをデジタル信号からアナログ信号に変換する機能を有する。ＤＡコンバータ部２４０について詳細に説明する前に、本実施形態に適用するγ補正を伴うＤＡ変換の原理について説明する。
図３は、画素の液晶に印加する印加電圧ＶＬＰと画素の透過率ＳＬＰと関係を示すグラフである。なお、図３に示す例では、液晶がノーマリーホワイトモードで動作する。図３に示すように透過率特性曲線Ｙは逆Ｓ字状の形状をしている。この透過率特性曲線Ｙから、透過率変動範囲Ｔを決定する。透過率変動範囲Ｔが大きい程、コントラスト比を大きくすることができ、画像の品質を向上させることができる。
しかし、印加電圧ＶＬＰに対する透過率ＳＬＰは、中間の範囲で大きく変動する一方、印加電圧ＶＬＰの値が大きい部分（Ｖｂ２以上の部分）と印加電圧ＶＬＰの値が小さい部分（Ｖｂ１以下の部分）では、略一定値となる。このため、透過率変動範囲Ｔとして、図３に示すようにＴ１からＴ２までの範囲を選ぶことになる。ここで、最大の透過率値Ｔ１に対応する印加電圧値はＶｂ１であり、最小の透過率値Ｔ２に対応する印加電圧値はＶｂ２である。
本実施形態のように画像データＤが６ビットである場合には、画像データＤが「００００００」の時、液晶の印加電圧値をＶｂ２とする一方、画像データＤが「１１１１１１」の時、液晶の印加電圧値をＶｂ１とする必要がある。また、液晶の透過率特性に応じたγ補正を施すためには、画像データＤが「００００００」から「１１１１１１」まで順次変化したとき、透過率の変化幅が等しいことが必要である。例えば、画像データＤが「００００００」から「０００００１」に変化した時の透過率の変化幅と、画像データＤが「０１１１１１」から「１１１１１１」に変化した時の透過率の変化幅が等しいことが必要である。
したがって、ＤＡコンバータ部２４０は、上記した２つの条件を満足することが必要となる。以下、ＤＡコンバータ部２４０の機能、及び、それによって上記２条件が満たされる点について説明する。
まず、ＤＡ変換の前提となる信号線６ａに付随する寄生容量ＣＳについて説明する。寄生容量ＣＳは主として、素子基板に形成される信号線６ａと、液晶を挟んで対向する対向基板の電極との間に形成される。また、画像表示領域Ａにおいては、信号線６ａと走査線３ａとが交差したり、隣の画素の画素電極が近接したりするので、これらに起因して寄生容量ＣＳが発生する。すなわち、積極的に容量を作り込まなくても、信号線６ａには、他の構成との関係で寄生容量ＣＳが付随している。本実施形態は、信号線６ａの寄生容量ＣＳを利用して、画像データＤのＤＡ変換を行う。
ＤＡコンバータ部２４０は、機能的には、第１充電部Ｃ１と第２充電部Ｃ２とから構成される。第１充電部Ｃ１は、容量値がＣｓである寄生容量ＣＳに所定の電圧を充電する。一方、第２充電部Ｃ２は、容量値がＣｄである内部容量ＣＤと、内部容量ＣＤ及び寄生容量ＣＳとの間に設けられたスイッチ部ＳＷとを備えている。
図４は、ＤＡ変換の原理を説明するための概念図である。まず、スイッチ部ＳＷがオフ状態において、第１充電部Ｃ１が寄生容量ＣＳに対して充電を行う（第１工程）。これにより、寄生容量ＣＳの電圧はＶｒとなる。このリセット電圧Ｖｒは、信号線の電圧を初期化するために予め定められた電圧である。次に、スイッチ部ＳＷをオフ状態に保ったまま、第２の充電部Ｃ２が内部容量ＣＤに対して充電を行う（第２工程）。これにより、内部容量ＣＤの電圧はＶａとなる。以下、Ｖａを基準電圧と称する。次に、スイッチ部をオン状態にする（第３工程）。すると、内部容量ＣＤと寄生容量ＣＳとの間で電荷が移動する。具体的には、内部容量ＣＤから寄生容量ＣＳに電荷が流れ込み、最終的に内部容量ＣＤの電圧値と寄生容量ＣＳの電圧値とが等しくなる。次に、スイッチ部ＳＷをオフ状態にして、再度、第２の充電部Ｃ２が内部容量ＣＤに対して充電を行う（第４工程）。これ以降、第３工程と第４工程とを繰り返すことによって、寄生容量ＣＳの電圧値を所望の値にすることが可能となる。
ここで、スイッチ部ＳＷがＮ回オン状態となった時の寄生容量ＣＳの充電電圧（信号線の電圧）をＶｃ(Ｎ)とすると、Ｖｃ(Ｎ)は以下のようになる。
Ｎ＝０の場合、即ち、第１工程のみで寄生容量ＣＳに対する充電を終了する場合には、Ｖｃ(Ｎ)＝Ｖｒとなる。
Ｎが１以上の場合には、Ｖｃ(Ｎ)は以下に示す式で与えられる。
Ｎ＝１：  Vc(1)＝｛Cd／(Cs+Cd)｝(Va-Vr)＋Vr
Ｎ＝２：  Vc(2)＝｛Cd／(Cs+Cd)｝(Va- Vc(1))＋Vc(1)
・・・
Ｎ＝ｎ：  Vc(n)＝｛Cd／(Cs+Cd)｝(Va- Vc(n-1))＋Vc(n-1)
ここで、寄生容量値Ｃｓに対する内部容量値Ｃｄの容量比を、α（＝Ｃｄ／Ｃｓ）とおくと、Ｖｃ(Ｎ)は、以下に示す式（１）で与えられる。
Ｖｃ(ｎ)＝｛α／(１＋α)｝(Ｖａ−Ｖｃ(ｎ−１))＋Ｖｃ(ｎ−１)…式（１）
式（１）より、Ｖｃ(Ｎ)はＶａ、Ｖｒ及びαによって定まることが分かる。ここで、寄生容量値Ｃｓに対して内部容量値Ｃｄは十分小さくなるように選択する。
図５は、縦軸にＶｓ(Ｎ)を横軸に充放電回数Ｎをとったグラフを示している。この図から明らかなように寄生容量Ｃｓの充電電圧Ｖｃ(Ｎ)は、リセット電圧Ｖｒから始まって充放電回数Ｎが大きくなるつれ単調に増加し、やがて基準電圧Ｖａに漸近することが分かる。図５に示す例は、Ｖａ＞Ｖｒであったが、逆に、Ｖｒ＞Ｖａの場合には、充電電圧Ｖｃ(Ｎ)と充放電回数Ｎの関係は、図６に示すものとなる。この場合には、充電電圧Ｖｃ(Ｎ)は、リセット電圧Ｖｒから始まって充放電回数Ｎが大きくなるつれ単調に減少し、やがて基準電圧Ｖａに漸近することが分かる。また、式（１）よりαが大きくなる程、充電電圧Ｖｃ(Ｎ)は少ない充放電回数で基準電圧Ｖａに漸近する。したがって、Ｖａ、Ｖｒ、及びαを調整することによって、図５，６に示す曲線形状を変更することができる。
図７（Ｂ）は、図３に示した透過率特性曲線Ｙにおいて縦軸と横軸を入れ替えたものである。一方、図７（Ａ）は、透過率特性曲線Ｙを得るために必要な画像データＤと信号線の電圧ＶＬＰの関係を示したものである。すなわち、図３に示す透過率特性を有する液晶を用いて、画像データ値に応じた階調を表示させるためには、図７（Ａ）に示す出力特性曲線にしたがって画像データ値に対応する電圧を液晶に印加する必要がある。これが可能であれば、理想的なγ補正を施すことができる。
図７（Ａ）に示す出力特性曲線を得るためには、図５に示す曲線と図６に示す曲線とを画像データＤの中心値において連結すればよい。基準電圧Ｖａ、リセット電圧Ｖｒ、及び容量比αは、ＤＡ変換の出力特性が図７（Ａ）に示す出力特性にできる限り近づくように決定する。ＤＡ変換の出力特性を図７（Ａ）に示す出力特性と完全に一致させることはできないが、実用上問題がない特性を得ることができる。
また、図５に示す曲線と図６に示す曲線とを画像データＤの中心値において連結するためには、以下の条件が必要となる。第１に、図７（Ａ）に示す範囲Ａ１と範囲Ａ２とで、Ｖｒ及びＶａを切り替える必要がある。すなわち、範囲Ａ１においては、ＶｒとしてＶｂ１を、ＶａとしてＶａ１を選択する一方、範囲Ａ２においては、ＶｒとしてＶｂ２を、ＶａとしてＶａ２を選択する必要がある。第２に、範囲Ａ１においては、画像データ値と充放電回数Ｎを一致させる一方、範囲Ａ２においては、画像データ値を図７（Ａ）に示すように変換して、充放電回数Ｎを定める必要がある。入力された画像データＤの値が、範囲Ａ１にあるか範囲Ａ２にあるかは、画像データＤの最上位ビットＭＳＢによって区別することができる。
後述するように、ＤＡコンバータ部２４０は、画像データＤの最上位ビットＭＳＢの値に応じて、リセット電圧Ｖｒと基準電圧Ｖａとを切り替えるとともに、画像データＤの下位５ビット値に基づいて、充放電回数Ｎを決定している。
＜１−５−２：ＤＡコンバータ部の構成＞
次に、ＤＡコンバータ部２４０について詳細に説明する。以下、ＤＡユニットＵＣ１について説明するが、他のＤＡユニットＵＣ２〜ＵＣｎもＤＡユニットＵＣ１と同様に構成されている。
図８は、ＤＡユニットＵＣ１とその周辺回路のブロック図である。この図に示すようにＤＡユニットＵＣ１の主要部は、カウンタ２４１、比較器２４２、ＳＲフリップフロップ２４３及び２４４、オア回路２４５、アンド回路２４７及び２４８、インバータ２４６及び２４９、スイッチＳＷ３１，ＳＷ３２，ＳＷ１，ＳＷ２，及びＳＷ３、内部容量ＣＤから構成されている。また、ＤＡユニットＵＣ１の出力端子ＯＵＴは、寄生容量ＣＳを有する１本の信号線６ａと接続されている。
まず、カウンタ２４１は、リセット端子を備える５ビットのダウンカウンタで構成されている。また、カウンタ２４１は、クロックＣＫの立ち上がりをカウントしてカウント値を示す５ビットのカウントデータＤＣＮＴを出力する。ここで、カウンタ２４１のリセット端子には、カウンタリセット信号ＣＲＳＴが供給される。また、カウンタ２４１は、カウンタリセット信号ＣＲＳＴがＨレベルの時、そのカウント値を“１１１１１”にリセットする一方、カウンタリセット信号ＣＲＳＴがＬレベルの時、クロックＣＫをカウントする。なお、カウントデータＤＣＮＴの各ビットデータをＤ０’〜Ｄ４’で表すことにする。
次に、比較器２４２は、２個の入力端子を持つナンド回路２４２１〜２４２５と、５個の入力端子を持つナンド回路２４２６から構成されている。比較器２４２は、ラッチユニットＵＢ１の出力データのうち下位５ビットの各データＤ０〜Ｄ５と、カウントデータＤＣＮＴの各ビットデータＤ０’〜Ｄ４’を各々比較する。そして、比較器２４２は、少なくとも１つが一致する場合にＨレベルとなる一方、全てが不一致の場合にＬレベルとなる出力信号Ｘを生成する。
例えば、ラッチユニットＵＢ１の出力データのうち下位５ビットの各データが「０００１１」であるとする。この場合に、カウントデータＤＣＮＴの初期値が「１１１１１」であるとすると、カウントデータＤＣＮＴの各データＤ０’〜Ｄ４’は、以下の様に変化する。「１１１１１」→「１１１１０」→「１１１０１」→「１１１００」。そして、出力信号Ｘは、カウントデータＤＣＮＴの各データＤ０’〜Ｄ４’が「１１１００」に至ったタイミングで、ＨレベルからＬレベルに変化する。すなわち、出力信号ＸがＨレベルからＬレベルに変化するタイミングは、画像データＤの下位５ビット値に応じて定まる。
次に、ＳＲフリップフロップ２４４は、出力端子Ｑ、リセット端子Ｒ及び反転セット端子ＳＢを有している。リセット端子Ｒの電圧がＨレベルの時、出力端子Ｑの電圧はＬレベルにリセットされる一方、反転セット端子ＳＢの電圧がＬレベルの時、出力端子Ｑの電圧はＨレベルにセットされる。また、ＳＲフリップフロップ２４４は、リセット優先である。すなわち、リセット端子Ｒの電圧がＨレベル、かつ反転セット端子ＳＢの電圧がＬレベルである場合には、出力端子Ｑの電圧はＬレベルとなる。このリセット端子Ｒにはタイミング発生回路３００から第１リセット信号ＲＳＴ１が供給され、また、反転セット端子ＳＢには出力信号Ｘが供給される。ＳＲフリップフロップ２４４は、第１リセット信号ＲＳＴ１と出力信号Ｘとに基づいて、ラッチリセット信号ＬＲＳＴを生成する。
ここで、ラッチユニットＵＢ１は、６個のＤフリップフロップ２３１〜２３６と選択回路２３１Ｓ〜２３５Ｓから構成されている。Ｄフリップフロップ２３１〜２３５はリセット端子Ｒ、セット端子Ｓ、正転出力端子Ｑ及び反転出力端子ＱＢを備えている。Ｄフリップフロップ２３１〜２３６は、画像データＤ０〜Ｄ６をラッチパルスＴＲＳの立ち上がりタイミングでラッチする。
Ｄフリップフロップ２３１〜２３５は、画像データＤの下位ビット（Ｄ０〜Ｄ５）をラッチし、Ｄフリップフロップ２３６は、画像データＤの最上位ビットＭＳＢをラッチする。また、選択回路２３１Ｓ〜２３５Ｓは、Ｄフリップフロップ２３１〜２３５の正転出力信号または反転出力信号を、Ｄフリップフロップ２３６の出力信号に基づいて選択する。より具体的には、画像データＤの最上位ビットＭＳＢのデータＤ５が“０”の時、選択回路２３１Ｓ〜２３５ＳはＤフリップフロップ２３１〜２３５の正転出力信号を各々選択する一方、その最上位ビットＭＳＢのデータＤ５が“１”の時、選択回路２３１Ｓ〜２３５ＳはＤフリップフロップ２３１〜２３５の反転出力信号を各々選択する。
また、上述したラッチリセット信号ＬＲＳＴは、アンド回路２４７及び２４８を介して、ラッチユニットＵＢ１に供給される。アンド回路２４７及び２４８と、インバータ２４９とは選択回路を構成している。この選択回路は、画像データＤの最上位ビットＭＳＢのデータＤ５が“０”の時、ラッチリセット信号ＬＲＳＴをＤフリップフロップ２３１〜２３５の各リセット端子Ｒに供給する。一方、画像データＤの最上位ビットＭＳＢのデータＤ５が“１”の時、選択回路はラッチリセット信号ＬＲＳＴをＤフリップフロップ２３１〜２３５の各セット端子Ｓに供給する。
次に、スイッチＳＷ３２は、Ｄフリップフロップ２３６の出力データ値、即ち、画像データの最上位ビットＭＳＢのデータＤ５によって切り替え制御されるように構成されている。具体的には、スイッチＳＷ３２は、最上位ビットＭＳＢのデータＤ５が“０”の時、白レベル（透過率約１００％）に対応する第１リセット電圧Ｖｂ１を選択する一方、最上位ビットＭＳＢのデータＤ５が“１”の時、黒レベル（透過率約０％）に対応する第２リセット電圧Ｖｂ２を選択する。すなわち、スイッチＳＷ３２は、画像データＤの最上位ビットＭＳＢに応じて、第１リセット電圧Ｖｂ１と第２リセット電圧Ｖｂ２のうちいずれか一方を選択して、これをリセット電圧Ｖｒとして出力する第１選択回路として機能する。
次に、スイッチＳＷ３は、制御信号ＳＲＳＴがＨレベルのときオン状態となり、制御信号ＳＲＳＴがＬレベルのときオフ状態となる。ここで、制御信号ＳＲＳＴは、ラッチパルスＴＲＳをクロックＣＫの１周期だけ遅延した信号である。したがって、画像データＤの最上位ビットＭＳＢが確定した後、スイッチＳＷ３はリセット電圧Ｖｒを信号線６ａに給電する。この意味において、スイッチＳＷ３は上述した第１充電部Ｃ１として機能する。
次に、スイッチＳＷ３１は、スイッチＳＷ３２と同様に、画像データＤの最上位ビットＭＳＢのデータＤ５によって切り替え制御されるように構成されている。具体的には、スイッチＳＷ３１は、最上位ビットＭＳＢのデータＤ５が“１”の時、第１基準電圧Ｖａ１を選択する一方、最上位ビットＭＳＢのデータＤ５が“０”の時、第２基準電圧Ｖａ２を選択する。すなわち、スイッチＳＷ３１は、画像データＤの最上位ビットＭＳＢに応じて、第１基準電圧Ｖａ１と第２基準電圧Ｖａ２のうちいずれか一方を選択して、これを基準電圧Ｖａとして出力する第２選択回路として機能する。
さてここで、リセット電圧Ｖｒ、基準電圧Ｖａ、及び容量比αの決定方法について説明する。これらは、上述したようにＤＡ変換の出力特性が図７（Ａ）に示す出力特性にできる限り近づくように決定する。このため、まず、透過率可変範囲Ｔの最大透過率Ｔ１と最小透過率Ｔ２に各々対応する電圧を、リセット電圧Ｖｒとして設定する。この例では、第１リセット電圧としてＶｂ１、第２リセット電圧としてＶｂ２が選ばれている。次に、容量比αと基準電圧Ｖａは、第１リセット電圧をＶｂ１、第２リセット電圧をＶｂ２としたとき、ＤＡ変換の出力特性が図７（Ａ）に示す出力特性にできる限り近づくように決定する。特に、基準電圧Ｖａ（Ｖａ１，Ｖａ２）は、画像データＤが「１０００００」または「０１１１１１」で液晶が透過率約５０％の灰色表示をし、かつ「１０００００」と「０１１１１１」との間で滑らかな諧調を刻むように設定する。
次に、ＳＲフリップフロップ２４３は、ＳＲフリップフリップ２４４と同様の構成である。ＳＲフリップフロップ２４３は、出力端子Ｑからカウンタセット信号ＣＲＳＴを出力する。また、そのリセット端子Ｒには、第２リセット信号ＲＳＴ２が供給される。タイミング発生回路３００は、クロックＣＫに基づいて第２リセット信号ＲＳＴ２を生成する。第２リセット信号ＲＳＴ２は、制御信号ＳＲＳＴがＨレベルからＬレベルに遷移した後、ＬレベルからＨレベルとなる。したがって、カウンタリセット信号ＣＲＳＴがＬレベルとなる期間は、制御信号ＳＲＳＴがＨレベルとなる期間の後に起こる。
次に、オア回路２４５は、カウンタリセット信号ＣＲＳＴとクロックＣＫの論理和を算出する。
上述した第２充電部Ｃ２は、スイッチＳＷ１、スイッチＳＷ２、及び内部容量ＣＤによって構成される。スイッチＳＷ１はオア回路２４５の出力信号によってオン・オフが制御される。一方、スイッチＳＷ２のオン・オフは、当該出力信号のレベルをインバータ２４６によって反転した信号に基づいて、制御される。したがって、スイッチＳＷ１がオン状態の時、スイッチＳＷ２はオフ状態となり、また逆に、スイッチＳＷ１がオフ状態の時、スイッチＳＷ２がオン状態となる。ここで、オア回路２４６の出力信号とインバータ２４６の出力信号とは、第２充電部Ｃ２の充電及び電荷移動を制御する各制御信号として機能する。また、ＳＲフリップフロップ２４３、オア回路２４５、及びインバータ２４６は、比較器２４２の出力信号Ｘに基づいて、そのような各制御信号を生成する制御信号生成回路として機能する。
以上の構成において、まず、スイッチＳＷ１がオン状態になると（クロックＣＫがＨレベル）、スイッチＳＷ３１によって選択された電圧が内部容量ＣＤに充電され、  次に、スイッチＳＷ２がオン状態になると（クロックＣＫがＬレベル）、内部容量ＣＤに充電された電荷が信号線６ａに転送される。以後、カウンタリセット信号ＣＲＳＴのＬレベル期間中、内部容量ＣＤの充放電が繰り返される。上述したように、カウンタリセット信号ＣＲＳＴのＬレベル期間は、下位５ビットの画像データＤのデータ値に応じた期間である。したがって、内部容量ＣＤの充放電回数Ｎは下位５ビットの画像データＤのデータ値に応じたものとなる。
＜１−５−３：ＤＡコンバータ部の動作＞
次に、ＤＡコンバータ部２４０の動作を説明する。なお、この例では、画像データＤの各ビットデータＤ０〜Ｄ５が「００００１１」であるものとする。図９は、画像データＤが「００００１１」である場合における、ＤＡコンバータ部２４０の動作を説明するためのタイミングチャートである。なお、図９では説明の都合上省略されているが、第１リセット信号ＲＳＴ１、ラッチパルスＴＲＳ、制御信号ＳＲＳＴ、第２リセット信号ＲＳＴ２は、いずれも１水平走査期間を１周期とする信号である。
まず、時刻ｔ１において第１リセット信号ＲＳＴ１がＬレベルからＨレベルに遷移すると、ＳＲフリップフロップ２４４の出力端子Ｑの電圧がＬレベルとなる。このため、時刻ｔ１においてラッチリセット信号ＬＲＳＴの論理レベルは、ＨレベルからＬレベルに遷移する。この例では、画像データＤの最上位ビットＭＳＢのデータＤ５は“０”であるから、ラッチリセット信号ＬＲＳＴがＤフリップフロップ２３１〜２３５の各リセット端子Ｒに供給される。したがって、Ｄフリップフロップ２３１〜２３５は、時刻ｔ１からラッチ可能状態に移行する。
次に、時刻ｔ２において、ラッチパルスＴＲＳがＬレベルからＨレベルに遷移すると、このタイミングでラッチユニットＵＢ１は画像データＤをラッチする。画像データＤの最上位ビットＭＳＢのデータＤ５は“０”であるから、ラッチユニットＵＢ１中の選択回路２３１Ｓ〜２３５Ｓは、Ｄフリップフロップ２３１〜２３５の正転出力信号を各々選択する。したがって、時刻ｔ２において、ラッチユニットＵＢ１が出力する画像データＤの下位５ビットの値は“３”（０００１１）となる。ここで、比較器２４２は、カウントデータＤＣＮＴの値“１５” （１１１１１）と画像データＤの下位５ビットの値“３”（０００１１）とを比較して、Ｈレベルとなる出力信号Ｘを出力する。
次に、時刻ｔ３において、制御信号ＳＲＳＴがＬレベルからＨレベルに遷移すると、スイッチＳＷ３がオフ状態からオン状態に切り替わる。この例では、画像データＤの最上位ビットＭＳＢのデータＤ５は“０”であるから、制御信号ＳＲＳＴがＨレベルの期間中、白レベルに対応する第１リセット電圧Ｖｂ１が信号線６ａに印加される。この結果、信号線６ａの寄生容量ＣＳに第１リセット電圧Ｖｂ１が充電される。そして、時刻ｔ４に至ると、制御信号ＳＲＳＴがＨレベルからＬレベルに遷移し、第１リセット電圧Ｖｂ１の充電が終了する。ここで、第１リセット電圧Ｖｂ１を給電する電源回路４００の出力インピーダンスは、十分低く設定されている。このため、図９に示すように、時刻ｔ３から充電が開始すると、時刻ｔ４に至るまでに、信号線６ａの電圧値はＶｂ２に達する。
次に、時刻ｔ４において、第２リセット信号ＲＳＴ２がＬレベルからＨレベルに遷移すると、ＳＲフリップフロップ２４３の出力端子Ｑの電圧がＬレベルになる。こうしてカウンタリセット信号ＣＲＳＴがＨレベルからＬレベルに遷移すると、ダウンカウンタ２４１はカウント可能状態となる。ところで、カウンタリセット信号ＣＲＳＴは第２リセット信号ＲＳＴ２に基づいて生成され、第２リセット信号ＲＳＴ２はクロックＣＫに基づいて生成される。このため、カウンタリセット信号ＣＲＳＴがＨレベルからＬレベルに遷移するタイミングは、時刻ｔ４においてクロックＣＫがＬレベルからＨレベルに立ち上がるタイミングより、若干遅れる。したがって、ダウンカウンタ２４１は、時刻ｔ４において、クロックＣＫをカウントしない。このため、図９に示すように時刻ｔ４から時刻ｔ５までのカウントデータＤＣＴＮの値は“３１”となる。
ここで、時刻ｔ４から時刻ｔ７までのカウンタ２４１の動作は、以下のようになる。カウンタ２４１は、時刻ｔ４ではクロックＣＫをカウントしないから、カウントデータＤＣＮＴの値は“３１”（１１１１１）となる。時刻ｔ５ではカウントデータＤＣＮＴの値が“３０”（１１１１０）、時刻ｔ６ではカウントデータＤＣＮＴの値が“２９”（１１１０１）、時刻ｔ７ではカウントデータＤＣＮＴの値が“２８”（１１１００）、となる。
こうして、時刻ｔ７においてカウントデータＤＣＮＴの値が“２８”（１１１００）に至ると、比較器２４２の出力信号ＸがＨレベルからＬレベルに遷移する。すると、ＳＲフリップフロップ２４３において、出力端子Ｑの電圧がＨレベルになるので、カウンタリセット信号ＣＲＳＴがＬレベルからＨレベルに遷移する。上述したように、カウンタリセット信号ＣＲＳＴがＨレベルからＬレベルに遷移するのは時刻ｔ４である。このため、カウンタリセット信号ＣＲＳＴがＬレベルとなるのは、時刻ｔ４から時刻ｔ７までの期間となる。すなわち、カウンタリセット信号ＣＲＳＴは、画像データＤの下位５ビット値“３”と一致するクロック周期だけ、Ｌレベルとなる。
ここで、スイッチＳＷ１がオン状態となるかオフ状態となるかは、オア回路２４５の出力信号に基づいて制御される。一方、スイッチＳＷ２がオン状態となるかオフ状態となるかは、インバータ２４６の出力信号に基づいて制御される。したがって、図に示すように、時刻ｔ４から時刻ｔ７までの期間において、スイッチＳＷ１とスイッチＳＷ２は交互にオン・オフを繰り返す。そして、スイッチＳＷ１がオン状態の時に電圧Ｖａ１が内部容量ＣＤに充電され、スイッチＳＷ２がオン状態の時に内部容量ＣＤに充電された電荷が信号線６ａに転送される。内部容量ＣＤの充放電回数は３回であるから、画像データＤの下位５ビット値と一致する回数だけ、充放電を行うことになる。
次に、画像データＤが「００００００」である場合を想定する。図１０は、画像データＤが「００００００」である場合における、ＤＡコンバータ部２４０の動作を説明するためのタイミングチャートである。
この場合には、時刻ｔ３から時刻ｔ４の期間において、制御信号ＳＲＳＴがＨレベルとなり、スイッチＳＷ３がオン状態となる。そして、当該期間において、信号線６ａに第１リセット電圧Ｖｂ１が給電され、寄生容量ＣＳが第１リセット電圧Ｖｂ１に充電される。
次に、時刻ｔ４においてカウンタリセット信号ＣＲＳＴがＨレベルからＬレベルに立ち下がると、カウンタ２４１はカウント可能状態となる。時刻ｔ４において、カウントデータＤＣＮＴの値は“１５”（１１１１１）であり、比較器２４２に供給される下位５ビットの画像データ値は“０” （０００００）である。このため、比較器２４２の出力信号ＸはＬレベルを維持する。したがって、第２リセット信号ＲＳＴ２が時刻ｔ４’においてＨレベルからＬレベルに遷移すると、カウンタリセット信号ＣＲＳＴはＬレベルからＨレベルに遷移する。このため、スイッチＳＷ１はオン状態を維持する一方、スイッチＳＷ２はオフ状態を維持する。したがって、内部容量ＣＤから寄生容量ＣＳへ電荷の転送は行われないことになる。換言すれば、図４に示す第１工程のみで、ＤＡ変換動作を終了する。
この結果、信号線６ａの電圧は、図１０に示すように、時刻ｔ３から上昇し、時刻ｔ４に至る前に第１リセット電圧Ｖｂ１に達し、画素の液晶は最も透過率の高い状態とされる。
次に、画像データＤが「１１１１００」である場合を想定する。図１１は、画像データＤが「１１１１００」である場合における、ＤＡコンバータ部２４０の動作を説明するためのタイミングチャートである。
図１１に示す時刻ｔ２において、ラッチパルスＴＲＳがＬレベルからＨレベルに遷移すると、このタイミングでラッチユニットＵＢ１は画像データＤをラッチする。画像データＤの最上位ビットＭＳＢのデータＤ５は“１”であるから、ラッチユニットＵＢ１中の選択回路２３１Ｓ〜２３５Ｓは、Ｄフリップフロップ２３１〜２３５の反転出力信号を各々選択する。したがって、時刻ｔ２において、ラッチユニットＵＢ１が出力する画像データＤの下位５ビットの値は“３”（０００１１）となる。
ここで、比較器２４２は、カウントデータＤＣＮＴの値“１５” （１１１１１）と画像データＤの下位５ビットの値“３”（０００１１）とを比較する。この場合、比較器２４２の出力信号ＸはＨレベルとなる。
次に、時刻ｔ３において、制御信号ＳＲＳＴがＬレベルからＨレベルに変化すると、スイッチＳＷ３がオフ状態からオン状態に切り替わる。この例では、画像データＤの最上位ビットＭＳＢのデータＤ５は“１”であるから、黒レベルに対応する第２リセット電圧Ｖｂ２が信号線６ａに印加される。この結果、信号線６ａの寄生容量ＣＳに第２リセット電圧Ｖｂ２が給電される。そして、時刻ｔ４に至ると、制御信号ＳＲＳＴがＨレベルからＬレベルに遷移し、第２リセット電圧Ｖｂ２の給電が終了する。
次に、時刻ｔ４から時刻ｔ７までの期間において、スイッチＳＷ１とスイッチＳＷ２は交互にオン・オフを繰り返す。これにより、寄生容量ＣＳに充電された電荷が内部容量ＣＤに転送される。内部容量ＣＤの充放電回数は３回であるから、第２充電部Ｃ２は、画像データＤの下位５ビット値に応じた回数だけ、充放電を行うことになる。
次に、画像データＤが「１１１１１１」である場合を想定する。図１２は、画像データＤが「１１１１１１」である場合における、ＤＡコンバータ部２４０の動作を説明するためのタイミングチャートである。この場合には、時刻ｔ３から時刻ｔ４の期間において、スイッチＳＷ３がオン状態となる。そして、当該期間において、信号線６ａに第２リセット電圧Ｖｂ２が給電され、寄生容量ＣＳが第２リセット電圧Ｖｂ２に充電される。
また、この例も、画像データＤが「００００００」である場合と同様に、スイッチＳＷ１はオン状態を維持する一方、スイッチＳＷ２はオフ状態を維持する。したがって、寄生容量ＣＳから内部容量ＣＤへ電荷の転送は行われない。このため、信号線６ａの電圧は、透過率が約０％となる第２リセット電圧Ｖｂ２となる。
次に、画像データＤが「０１１１１１」の場合には、最上位ビットＭＳＢのデータＤ５が“０”であるから、スイッチＳＷ３１は第１リセット電圧Ｖｂ１を選択する。これにより、信号線６ａの寄生容量ＣＳは第１リセット電圧Ｖｂ１に充電される。次に、画像データＤの最上位ビットを除く５ビットは「１１１１１」であるから、カウンタリセット信号ＣＲＳＴがＬレベルとなる期間に含まれるクロックＣＫの数は、３１個となる。このため、内部容量ＣＤによる充放電が３１回行われることになる。
ところで、基準電圧Ｖａを図７（Ａ）に示す出力特性を考慮すること無く設定すると、信号線６ａの電圧Ｖｃは、例えば、図１３に実線で示す曲線のように、不連続となる。しかし、この例では、上述したように第１基準電圧Ｖａ１と第２基準電圧Ｖａ２を、画像データＤが「１０００００」または「０１１１１１」で液晶が透過率約５０％の灰色表示をし、かつ「１０００００」と「０１１１１１」との間で滑らかな諧調を刻むように設定している。したがって、図１３に示すように、信号線６ａの電圧Ｖｃは１点鎖線で示す滑らかな曲線となる。
以上のように、ＤＡコンバータ部２４０にあっては、１本の信号線６ａについて１個の内部容量を用いてＤＡ変換を行ったので、複数個の内部容量を用いてＤＡ変換を行う容量配分型ＤＡ変換回路と比較して、内部容量の個数を大幅に削減することができる。
また、内部容量ＣＤと信号線６ａの寄生容量ＣＳとの間で充放電動作を行うことにより、信号線６ａの電圧Ｖｓを指数的に増加・減少させることができる。くわえて、ＤＡコンバータ部２４０は、信号線６ａのリセット電圧を画像データの最上位ビットＭＳＢのデータＤ５に応じて選択するとともに、他のビット値に応じて充放電回数Ｎを定めるようにした。このため、ＤＡコンバータ部２４０は、液晶の透過率特性に応じたγ補正を施しつつ、ＤＡ変換を行うことができる。したがって、信号線駆動回路の前段にγ補正回路を別個設ける必要が無くなるので、、液晶表示装置全体の回路構成を大幅に削減することができる。この結果、ＤＡコンバータ部２４０及びこれを含む信号線駆動回路の占有面積を、従来の容量配分型ＤＡ変換回路やオペアンプを使用したＤＡ変換回路を使用した信号線駆動回路に比べて大幅に減少させることができる。
＜１−６．第１実施形態の変形例＞
＜１−６−１：第１及び第２リセット電圧Ｖｒ1，Ｖｒ2の変更＞
上述した第１実施形態における第１及び第２リセット電圧Ｖｒ1，Ｖｒ2を、それぞれ同一の値だけ正の側にシフトさせれば、画素における輝度（透過率）を高い方にシフトすることができる。一方、負の側にシフトさせれば、画素における輝度を低い方にシフトすることができる。また、予め、Ｖｒ1−Ｖｒ2の電圧差を大きく設定しておけば、コントラスト比を大きくできるし、小さくすればコントラスト比を小さくできる。そこで、電源回路４００の内部に可変電圧発生回路を設け、これにより、第１及び第２リセット電圧Ｖｒ1，Ｖｒ2を調整できるようにすることが望ましい。
＜１−６−２：交流駆動＞
上述した実施形態においては第１及び第２基準電圧Ｖａ1，Ｖａ２、第１及び第２リセット電圧Ｖｒ１，Ｖｒ２を正極性とした場合について説明したが、実際の液晶パネルでは液晶の劣化を防止するため画素の液晶を交流駆動することが行われる。したがって、ＤＡコンバータ部２４０は、信号線６ａに共通電圧Ｖｃｏｍを基準として負極性の電圧を出力し、画素液晶に対して負極性の電圧を印加する必要がある。すなわち、ＤＡコンバータ部２４０は、交流駆動の周期に応じて、正極性の電圧と負極性の電圧とを切り替えて信号線６ａに出力しなければならない。
そこで、電源回路４００は、正極性用の各電圧を発生する正極性電源回路、負極性用の各電圧を発生する負極性電源回路、正極性電源回路及び負極性電源回路の各出力電圧を交流駆動の周期に応じて選択する選択回路を備えることが望ましい。この場合には、選択された基準電圧Ｖａ及びリセット電圧Ｖb1，Ｖb2が、ＤＡコンバータ部２４０に供給されることになる。
第１及び第２基準電圧Ｖａ1，Ｖａ２、第１及び第２リセット電圧Ｖｒ１，Ｖｒ２の切り替え周期には、例えば、以下の態様がある。第１の態様は、印加電圧の極性を１垂直走査期間毎に切り替える。これは、液晶印加電圧を１垂直走査期間（１フィールド又は１フレーム）毎に極性反転する駆動方法である。第２の態様は、印加電圧の極性を水平走査期間毎に切り替える。
さらに、液晶印加電圧の極性を列ライン毎に反転（いわゆるソースライン反転）する場合や、液晶印加電圧の極性を画素毎に極性反転（いわゆるドット反転駆動）する場合がある。
これらの場合には、隣接するＤＡユニット毎にＶａ1，Ｖａ２，Ｖｒ1，Ｖｒ2として与えられる電圧の極性が交互に異なっている必要がある。このため、電源回路４００は、負極性電源回路及び正極性電源回路を備え、それらの出力電圧をＤＡコンバータ部２４０に供給する。そして、各ＤＡユニット毎に正極性電圧と負極性電圧を選択回路を設け、極性の切り替え周期に応じて、正極性電圧と負極性電圧とを選択する。この切り替え周期は、ソースライン反転の場合は垂直走査期間毎、ドット反転の場合は水平走査期間毎となる。
＜１−６−３：画像データと白・黒レベルとの関係＞
上述した第１実施形態では、画像データＤが「１１１１１１」を黒レベル、「００００００」を白レベルとして説明しているが、逆に「１１１１１１」が白レベル、「００００００」が黒レベルであってもよい。また、第１実施形態は、液晶分子の配向方向と偏光軸の設定を変更して（ノーマリーブラックモードとして）、ＤＡコンバータの出力電圧が低いときに低透過率、出力電圧が高いときに高透過率とする場合でも、同様に適用できることは言うまでもない。
＜１−６−４：第１及び第２基準電圧Ｖａ１，Ｖａ２の変更＞
ＤＡコンバータ部２４０に給電される印加される第１及び第２基準電圧Ｖａ１，Ｖａ２は、画像データＤとして「０１１１１１」または「０１１１１１」が入力されたときに信号線６ａの電圧Ｖｃが、第１リセット電圧Ｖｂ１と第２リセット電圧Ｖｂ２のほぼ中間の電圧となり、かつ「１０００００」と「０１１１１１」との間で滑らかな諧調を刻むように設定した。
しかし、１ビットＤＡコンバータの特性を表す図５及び図６の曲線は、内部容量値Ｃｄや寄生容量値Ｃｓなどに依存し、これらの値が異なると曲線も変化する。  このため、実際の液晶表示装置において、画像データ「０１１１１１」を入力した時に得られる電圧をＶｃ１、画像データ「１０００００」を入力した時に得られる電圧をＶｃ２とすれば、Ｖｃ１及びＶｃ２が理想値からずれることがある。例えば、図１３に示すように電圧Ｖｃ１’と電圧Ｖｃ２’とが滑らかな階調を刻まなくなるおそれがある。最悪の場合、Ｖｃ１’とＶｃ２’の階調が逆転することもあり得る。
そこで、電源回路４００の内部に発生電圧を調整可能な可変定電圧回路４００ａを設け、これにより、第１及び第２基準電圧Ｖａ１、Ｖａ２を生成することが望ましい（図１参照）。この場合、第１及び第２基準電圧Ｖａ１、Ｖａ２の調整は、例えば、以下の工程により行う。
第１に、液晶パネル製造後に画像データを入力して駆動回路を動作させる。第２に、信号線６ａの電圧Ｖｃを測定あるいは画素の透過光量を測定する。第３に、測定結果に基づいて、画像データ「０１１１１１」と「１０００００」に対応する電圧Ｖｃ１とＶｃ２とを合致させるのに最適な基準電圧Ｖａを決定する。第４に、その基準電圧Ｖａが得られるように可変定電圧回路４００ａの発生電圧を調整する。これによって、滑らかに変化する諧調制御を行なうことができ、高画質が得られるという利点がある。
ところで、第１及び第２基準電圧Ｖａ１，Ｖａ２を電源回路４００から各信号線６ａ毎に設けられたＤＡユニットに供給するために配線が設けられているが、この変形例を適用する場合には、配線で生じる遅延に十分配慮する必要がある。この遅延によって内部容量ＣＳが十分に充電されないようなことがあってはならない。そのため、配線の寄生抵抗及び寄生容量を小さくする工夫を施すのが望ましい。
＜１−６−５：第２充電部の変更＞
上述した実施形態において図８に示すＤＡユニットＵＣ１は、内部容量ＣＳ  に接続されたスイッチＳＷ１及びＳＷ２が各々相補的にオン、オフされ、充電と放電を交互に行なう第２充電部Ｃ２を有している。
図１４は、第２充電部Ｃ２を改良した第１構成例を示すブロック図である。この第２充電部Ｃ２１は、スイッチＳＷ３１の出力端子と信号線６ａとの間に、１個の内部容量と２個のスイッチとからなるスイッチド・キャパシタ回路を２組設けたものである。そして、スイッチＳＷ１とスイッチＳＷ２’にはクロックφを供給する一方、スイッチＳＷ２とスイッチＳＷ１にはクロックφを反転した反転クロックφ’を供給する。また、内部容量ＣＤ及びＣＤ’の値は、等しいものとする。
これにより、内部容量ＣＳが充電しているときに内部容量ＣＳ’を放電させ、逆に、内部容量ＣＳが放電しているときに内部容量ＣＳ’を充電させることができる。したがって、第２充電部Ｃ２１によれば、図８に示す第２充電部Ｃ２と比較して、ＤＡ変換の動作速度を約２倍にすることができる。
ただし、図１４に示す第１構成例では、２組のスイッチド・キャパシタ回路が必要であるため、回路の占有面積が増大する。そこで、第１構成例をさらに改良したのが、図１５に示す第２構成例である。図１５の第２充電部Ｃ２２では、スイッチＳＷ１及びＳＷ２の接続点と、スイッチＳＷ１’及びＳＷ２’との接続点との間に、内部容量ＣＤの接続端子Ａ，Ｂを各々接続してある。このため、スイッチＳＷ２及びＳＷ１’がオン状態で、かつ、スイッチＳＷ１及びＳＷ２’がオフ状態である場合には、接続端子Ａが信号線６ａに接続されるとともに接続端子ＢがスイッチＳＷ３１に接続される。一方、スイッチＳＷ１及びＳＷ２’がオン状態で、かつ、スイッチＳＷ２及びＳＷ１’がオフ状態である場合には、接続端子Ｂが信号線６ａに接続されるとともに接続端子ＡがスイッチＳＷ３１に接続される。したがって、１クロック周期の期間に接続状態の切り替えが２回行われる。そして、接続状態が切り替わる度に寄生容量ＣＳに充電が行われる。この結果、第２充電部Ｃ２２は、図８に示す第２充電部Ｃ２と比較して、ＤＡ変換の動作速度を約２倍にすることができる。くわえて、第２充電部Ｃ２１と比較して内部容量の個数を減らすことができる。
例えば、内部容量値Ｃｄを寄生容量値Ｃｓの１／１９に定め、第１及び第２リセット電圧Ｖｒ１，Ｖｒ２をそれぞれ５Ｖと０Ｖ、第１及び第２基準電圧Ｖａ１，Ｖａ２をそれぞれ１．９Ｖ，２．１Ｖに定めた場合を想定する。この場合には、画像データ「１０００００」に対応した電圧Ｖｃ１と画像データ「０１１１１１」に対応した電圧Ｖｃ２とが滑らかな階調を刻む。これにより、透過率変動範囲Ｔを均等に６４階調に刻むことが可能となる。
ここで、第２充電部Ｃ２２の動作によって得られる寄生容量ＣＳの充電電圧について説明する。この例で１回の充放電回数とは、各スイッチＳＷ１、ＳＷ１’、ＳＷ２及びＳＷ２’が、オン状態とオフ状態の間で切り替わる１回の回数をいう。スイッチＳＷ３１の出力電圧をＶａとし、寄生容量ＣＳの充電電圧（信号線の電圧）をＶｃ(Ｎ)とすると、Ｖｃ(Ｎ)は以下のようになる。
Ｎ＝０：  Vc(0)＝Vr
Ｎ＝１：  Vc(1)＝｛Cd／(Cs+Cd)｝(2Va-Vr)＋Vr
Ｎ＝２：  Vc(2)＝｛Cd／(Cs+Cd)｝(2Va- Vc(1))＋Vc(1)
・・・
Ｎ＝ｎ：  Vc(n)＝｛Cd／(Cs+Cd)｝(2Va- Vc(n-1))＋Vc(n-1)
ここで、寄生容量値Ｃｓに対する内部容量値Ｃｄの容量比を、α（＝Ｃｄ／Ｃｓ）とおくと、Ｖｃ(Ｎ)は、以下に示す式（２）で与えられる。
Ｖｃ(ｎ)＝｛α／(１＋α)｝(２Ｖａ−Ｖｃ(ｎ−１))＋Ｖｃ(ｎ−１)…式（２）
式（２）から明らかなように、充電電圧Ｖｃは、Ｖａ、Ｖｒ、及びαによって定まる。
次に、第１構成例（Ｃ２１）と第２構成例（Ｃ２２）についてその出力特性を評価する。図１６は、第１構成例（Ｃ２１）と第２構成例（Ｃ２２）についてそれらの出力特性を示すグラフである。なお、この評価においては、リセット電圧Ｖｒを０Ｖ、Ｃｄ／Ｃｓ＝１／１９として出力特性を測定している。図１６において、（Ａ）は基準電圧Ｖａを５Ｖとしたときの第１構成例の出力特性、（Ｂ）は基準電圧Ｖａを５Ｖとしたときの第２構成例の出力特性、（Ｃ）は基準電圧Ｖａを１０Ｖとしたときの第１構成例の出力特性をそれぞれ示す。
図１６を参照すると、第２構成例の出力特性を示す曲線（Ｂ）の方が、第１構成例の出力特性を示す曲線（Ａ）よりも低い階調（少ない充放電回数）で基準電圧Ｖａに近づいていることがわかる。したがって、第２構成例の方が、第１構成例に比較して信号線６ａの電圧を少ない充放電回数で上昇させることができる。しかも、曲線（Ｂ）と曲線（Ｃ）を比較すると明らかなように、両者は低い階調（少ない充放電回数）の領域でほぼ一致している。このことは、第２構成例は、低い階調（少ない充放電回数）において、第１構成例で基準電圧Ｖａを上げたのと同じ効果を有することを意味している。したがって、第２構成例は、充放電回数が少ない（入力画像データのビット数が少ない）駆動回路に適用すると有効である。
また、第２構成例は、曲線（Ｂ）と曲線（Ａ）との比較から明らかなように、γ補正曲線をより高い曲率にすることができるという利点を備えている。言い換えると、同じγ補正曲線に従って表示を行なう場合には、容量比α（＝Ｃｄ／Ｃｓ）をより小さくすることができる。
なお、第２構成例においては、内部容量値Ｃｄを寄生容量値Ｃｓの１／１９に設定したが、内部容量値Ｃｄをより小さくして、内部容量ＣＳの占有面積を小さくしたいという要求がある。しかしながら、容量比αを小さくしようとすると、ＤＡコンバータの特性曲線が直線に近づいてγ補正量が小さくなってしまう。
図１７は、第２構成例の出力特性曲線Ｘと図８に示すＤＡコンバータの出力特性曲線Ｙを示すグラフである。なお、出力特性曲線Ｘは第２構成例において容量比αを１／４９に設定したものであり、出力特性曲線Ｙは図８に示すＤＡコンバータにおいて容量比αを１／１９に設定したものである。図１７において、出力特性曲線Ｘと出力特性曲線Ｙとを比較すると、出力特性曲線Ｘの方が出力特性曲線Ｙに比べて直線に近づいてγ補正量が小さくなることが分かる。したがって、容量比αはあまり小さくしないほうが良く、第２構成例の１／１９は適当な設定値と言える。
＜２．第２実施形態＞
次に、第２実施形態について説明する。第１実施形態のＤＡコンバータ部２４０では、リセット電圧Ｖｒと基準電圧Ｖａの組を２種類用意し、これらを画像データＤの最上位ビットＭＳＢのデータＤ５に基づいて選択することによって、γ補正を施しつつＤＡ変換を行った。第１実施形態のＤＡコンバータ部２４０のγ補正特性は、上述した式（１）によって定まり、これにより、実用上十分なγ補正を施すことができるのは上述した通りである。しかし、表示画像の品質をより一層向上させるためには、γ補正特性を液晶の透過率特性により近づけることが望ましい。第２実施形態はこの点に鑑みてなされたものである。
＜２−１．液晶表示装置の全体構成＞
第２実施形態に係る液晶表示装置は、信号線駆動回路２００の詳細な構成を除いて、第１実施形態に係る液晶表示装置と同様に構成されている。
第２実施形態の信号線駆動回路は、図２に示す第１実施形態の信号線駆動回路２００のうち、第２ラッチ部２３０及びＤＡコンバータ部２４０の構成が相違する。図１８は、第２実施形態に用いられる第２ラッチ部２３０ＡとＤＡコンバータ部２４０Ａの構成を示すブロック図である。
この図に示すように、第２ラッチ部２３０Ａは、ｎ個のラッチユニットＵＢ１’〜ＵＢｎ’から構成されている。各ラッチユニットＵＢ１’〜ＵＢｎ’は、ラッチパルスＴＲＳがクロックとして供給される６個のＤフリップフロップから構成されている。各ラッチユニットＵＢ１’〜ＵＢｎ’は、ラッチパルスＴＲＳに基づいて、６ビットの画像データを各々ラッチする。各ラッチユニットＵＢ１’〜ＵＢｎ’は、選択回路２３１Ｓ〜２３５Ｓを有していない点及びラッチリセット信号ＬＲＳＴが供給されない点において、図８に示す第１実施形態に用いるラッチユニットＵＢ１と相違する。
次に、ＤＡコンバータ部２４０Ａは、カウンタ２４１ＡとＤＡユニットＵＣ１’〜ＵＣｎ’とを備えている。カウンタ２４１は、３ビットのアップカウンタであり、クロックφｃの立ち上がりエッジと立ち下がりエッジの数をカウントする。また、カウンタ２４１Ａは、リセット信号φｒによって、そのカウント値が“０”にリセットされるようになっている。なお、リセット信号φｒは、１水平周期の信号であり、後述するように信号線６ａにリセット電圧Ｖｒを印加するタイミングを特定する。
ここで、カウンタ２４１Ａは、カウント結果をカウントデータＤＣＮＴ’として、ＤＡユニットＵＣ１’〜ＵＣｎ’へ供給している。換言すれば、カウンタ２４１Ａは、各ＤＡユニットＵＣ１’〜ＵＣｎ’に共通の構成である。
一方、上述した第１実施形態のＤＡコンバータ部２４０は、各ＤＡユニットＵＣ１〜ＵＣｎ毎にカウンタ２４１を備える。したがって、第２実施形態のＤＡコンバータ部２４０’は、第１実施形態のＤＡコンバータ部２４０と比較して、カウンタの数を１／ｎに削減することができる。
なお、以下の説明では、カウントデータＤＣＮＴ’の第１ビットをＣＮ０、第２ビットをＣＮ１、第３ビットをＣＮ２を用いて表すことにする。
＜２−２．ＤＡユニットの構成＞
次に、ＤＡユニットＵＣ１’〜ＵＣｎ’はいずれも同一の構成である。ここでは、ＤＡユニットＵＣ１’について説明する。図１９は、ＤＡユニットＵＣ１’とその周辺回路を示す回路図である。
ＤＡユニットＵＣ１’は、データ反転回路４１、比較器４２、トリガ型フリップフロップ４３、及び第２充電部Ｃ２２を備えている。
データ反転回路４１は、２入力１出力のイクスクルーシブオア回路を３個備えている。各イクスクルーシブオア回路は下位３ビットの各信号Ｄ０〜Ｄ２と最上位ビットＭＳＢのデータＤ５との排他的論理和を算出する。したがって、最上位ビットＭＳＢのデータＤ５が“１”の時、データ反転回路４１は、下位３ビットの各信号Ｄ０〜Ｄ３を反転して出力する。一方、最上位ビットＭＳＢのデータＤ５が“０”の時、データ反転回路４１は、下位３ビットの各信号Ｄ０〜Ｄ３を反転すること無く、出力する。
比較器４２は、反転回路４１の各出力信号とカウントデータＣＮ０〜ＣＮ２とを比較し、両者が一致した時にＨレベルとなり、両者が不一致の時にＬレベルとなる出力信号Ｘ’を生成する。
トリガ型フリップフロップ４３は、トリガ端子Ｔと、ストップ端子ＳＴと、正転出力端子Ｑ、反転出力端子ＱＢ、リセット端子Ｒを備えている。このトリガ型フリップフロップ４３は、ストップ端子ＳＴの電圧がＨレベルになると、リセット端子Ｒの電圧がＨレベルになるまで、トリガ端子Ｔの入力を無効にするように構成されている。したがって、ストップ端子ＳＴの電圧がＬレベルからＨレベルに遷移した時点から、リセット端子Ｒの電圧がＨレベルになる時点までの期間において、正転出力端子Ｑの電圧は、ストップ端子ＳＴの電圧がＬレベルからＨレベルに遷移する直前の論理レベルとなる。また、リセット端子Ｒには、リセット信号φｒが供給され、トリガ端子Ｔには、カウントデータＤＣＮＴ’の最下位ビットの信号ＣＮ０が供給される。
したがって、トリガ型フリップフロップ４３は、リセット信号φｒがＨレベルからＬレベルに立ち下がった時点から、信号Ｘ’がＬレベルからＨレベルに遷移する時点までの期間、正転出力端子Ｑと反転出力端子ＱＢの電圧（クロックφ、φ’）を信号ＣＮ０に基づいて変化させる。
ここで、第２充電部Ｃ２２は、クロックφ及びφ’に基づいて動作する。また、リセット信号φｒは、上述したようにカウンタ２４１Ａをリセットさせる。したがって、第２充電部Ｃ２２は、画像データの下位３ビットの値に応じた期間、動作することになる。なお、カウンタ２４１Ａのクロックφｃとして第１実施形態のクロックＣＫを使用すれば、スイッチＳＷ１、ＳＷ２、ＳＷ１’、ＳＷ２’を第１実施形態と同じ速度で動作させることができる。
さらに、ＤＡユニットＵＣ１’は、デコーダ４４とスイッチ群ＳＷＧとを備えている。デコーダ４４は、ラッチユニットＵＢ１’によってラッチされた画像データのうち上位３ビットＤ３，Ｄ４，Ｄ５のデータをデコードする。スイッチ群ＳＷＧは、図に示すように８対のスイッチから構成されている。
スイッチ群ＳＷＧの各入力端子は、配線群４５または配線群４６に接続されており、その各出力端子は配線Ｌｃまたは配線Ｌｂに接続されている。ここで、配線群４５は、８種類のリセット電圧Ｖｒ０，Ｖｒ１，…Ｖｒ７が給電される配線１０〜１７を備えている。配線群４６は、８種類の基準電圧Ｖａ０，Ｖａ１，…Ｖａ７が給電される配線１１０〜１１７を備えている。そして、スイッチ群ＳＷＧは、デコーダ４４の出力信号に基づいて、８種類のリセット電圧Ｖｒ０，Ｖｒ１，…Ｖｒ７のうち、１つを選択して配線Ｌｃに出力するとともに、８種類の基準電圧Ｖａ０，Ｖａ１，‥‥Ｖａ７のうち、１つを選択して配線Ｌｂに出力する。
換言すれば、デコーダ４４とスイッチ群ＳＷＧは、画像データの上位３ビットのデータＤ３〜Ｄ５に基づいて、８種類のリセット電圧と基準電圧の組（Ｖｒ０，Ｖａ０）、（Ｖｒ１，Ｖａ１）、…（Ｖｒ７，Ｖａ７）の中から１つの組を選択する機能を有している。
このように８種類のリセット電圧Ｖｒと基準電圧Ｖａの組を用意したのは、ＤＡ変換の特性を理想的なγ補正特性に近づけるためでる。例えば、図２０に示す出力特性曲線Ｚが、所望のγ補正特性曲線であるとする。この例では、画像データＤの上位３ビットの各データＤ３、Ｄ４、Ｄ５に応じて、リセット電圧Ｖｒと基準電圧Ｖａの組を選択するので、図２０に示すように範囲Ｂ１〜Ｂ８に分割してγ補正特性を得ることができる。このため、ＤＡユニットＵＣ１’のＤＡ変換特性を理想的な特性に近づけることができる。
ここで、リセット電圧Ｖｒと基準電圧Ｖａの関係は、以下のようになっている。Ｖｒ０＜Ｖａ０、Ｖｒ１＜Ｖａ１、Ｖｒ２＜Ｖａ２、Ｖｒ３＜Ｖａ３、Ｖｒ４＞Ｖａ４、Ｖｒ５＞Ｖａ５、Ｖｒ６＞Ｖａ６、Ｖｒ７＞Ｖａ７。（Ｖｒ０，Ｖａ０）〜（Ｖｒ３，Ｖａ３）の各組が選択されるのは、最上位ビットＭＳＢのデータＤ５が“０”の場合であり、（Ｖｒ４，Ｖａ４）〜（Ｖｒ７，Ｖａ７）の各組が選択されるのは、最上位ビットＭＳＢのデータＤ５が“０”の場合である。すなわち、最上位ビットＭＳＢのデータＤ５によって、リセット電圧Ｖｒと基準電圧Ｖａとの大小関係が逆転するように、Ｖｒ０〜Ｖｒ７及びＶａ０〜Ｖａ７を決める。このようにＶｒ０〜Ｖｒ７及びＶａ０〜Ｖａ７を決めたのは以下の理由による。
図７（Ａ）に示すようにγ補正特性曲線は、範囲Ａ１では、画像データの値が大きくなるに従ってその曲率が減少する一方、範囲Ａ２では、画像データの値が大きくなるに従ってその曲率が増大する。このようなγ補正特性曲線を得るには、範囲Ａ１では、リセット電圧Ｖｒを基準電圧Ｖａより小さく設定する必要があり（図５参照）、範囲Ａ２では、リセット電圧Ｖｒを基準電圧Ｖａより大きく設定する必要がある（図６参照）。また、画像データが範囲Ａ１、Ａ２のうちいずれにあるのかは、画像データの最上位ビットＭＳＢのデータＤ５によって決定される。したがって、データＤ５が“０”の場合にはＶｒ＜Ｖａとなり、データＤ５が“１”の場合にはＶｒ＞Ｖａとなるように、Ｖｒ０〜Ｖｒ７及びＶａ０〜Ｖａ７を決定したのである。
＜２−３．ＤＡユニットの動作＞
次に、ＤＡユニットＵＣ１’の動作を説明する。この例では、画像データＤが「００１１０１」の場合を想定する。図２１は、画像データＤが「００１１０１」の場合におけるＤＡユニットＵＣ１’の動作を示すタイミングチャートである。この例では、Ｄ３＝０、Ｄ４＝０、Ｄ５＝１であるから、スイッチ群ＳＷＧは、リセット電圧としてＶｒ１が、基準電圧としてＶａ１が各々選択される。
まず、時刻ｔ１において、ラッチパルスＴＲＳがＬレベルからＨレベルに遷移すると、ラッチユニットＵＣ１’は、ラッチパルスＴＲＳの立ち上がりタイミングで、画像データをラッチする。画像データの最上位ビットＭＳＢのデータＤ５は“０”であるから、反転回路４１は下位３ビット「１０１」を反転することなく、比較器４２に転送する。
次に、時刻ｔ２において、リセット信号φｒがＬレベルからＨレベルに遷移すると、スイッチＳＷｒがオン状態となる。これにより、リセット電圧Ｖｒ１が信号線６ａに印加され、寄生容量ＣＳにリセット電圧Ｖｒ１が充電される。このため、信号線６ａの電圧は、時刻ｔ２より立ち上がり、リセット電圧Ｖｒ１に達すると平坦となる。
また、リセット信号φｒの立ち上がりエッジ（時刻ｔ２）と同期して、カウンタ２４１Ａ及びトリガ型フリップフロップ４３がリセットされる。そして、時刻ｔ３において、リセット信号φｒがＨレベルからＬレベルに遷移すると、カウンタ２４１Ａは計数値“０”からカウント動作を開始するとともにクロックφ及び反転クロックφ’がアクティブとなる。この例では、画像データの下位３ビット値は“５”（１０１）であるから、比較器４２は、カウントデータＤＣＮＴ’の下位３ビット値が“５”になると、その出力信号Ｘ’のレベルをＬレベルからＨレベルに遷移させる。
したがって、カウンタ２４１ＡがクロックＣＫのエッジを５個計数した時刻ｔ４において、出力信号Ｘ’のレベルがＬレベルからＨレベルに遷移する。トリガ型フリップフロップ４３は、リセット信号φｒがアクティブとなってから出力信号Ｘ’がアクティブとなるまでの期間、動作する。したがって、クロックφ及び反転クロックφ’は、画像データの下位３ビット値に応じた時刻ｔ３から時刻４までの期間、アクティブとなる。すなわち、画像データの下位３ビット値に応じた期間、第２充電部Ｃ２２が動作する。これにより、画像データの下位３ビットに応じた回数だけ内部容量ＣＤ の充放電が行なわれる。したがって、信号線６ａの電圧は、図に示すように、リセット電圧Ｖｒ１から所望の電圧まで段階的に上昇して行く。
そして、時刻ｔ５以降においては、リセット信号φｒが再びＨレベルとなるまで、クロックφのレベルはＨレベルに固定される一方、反転クロックφ’のレベルはＬレベルに固定される。ここで、リセット信号φｒの周期は一水平走査周期であるから、次の水平走査期間においてリセット信号φｒがアクティブとなるまで、第２充電部Ｃ２２は充放電動作を停止する。
ここで、時刻ｔ６は、画像データの下位３ビット値が“７”であったとした場合に、寄生容量ＣＳに充電が完了するタイミングである。走査線駆動回路１００は、走査信号Ｙ１〜Ｙｍのレベルを、時刻ｔ６から次にラッチパルスＴＲＳがＨレベルとなる時刻ｔ７までの期間において、Ｈレベルとする。例えば、図２１に示すように、走査信号Ｙ１〜Ｙｍは、ラッチパルスＴＲＳがアクティブとなる直前にＨレベルとなり、これにより、信号線６ａの電圧が各画素の液晶に印加される。
このＤＡユニットＵＣ１’において、例えば、信号線６ａの寄生容量値Ｃｓに対する内部容量値Ｃｄ の容量比αを１／４９とし、リセット電圧Ｖｒ０〜Ｖｒ７及び基準電圧Ｖａ０〜Ｖａ７を、画像データの上位３ビットＤ３，Ｄ４，Ｄ５に応じて、図２２に示す表のように設定する。この場合には、図２３に示すような理想的なγ補正曲線に従って電圧を信号線６ａに供給することができる。
＜２−４．信号線駆動回路の動作＞
次に、信号線駆動回路の動作を説明する。図２４は、信号線駆動回路の動作を示すタイミングチャートである。なお、この例では、液晶パネルＡを構成する信号線６ａの本数が６４０本であるものとする。
図２４において、Ｘ転送開始パルスＤＸがＨレベルとなると、Ｘシフトレジスタ２１０は、ＸクロックＸＣＫにしたがって、Ｘ転送開始パルスＤＸを順次シフトしてサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲ６４０を順次生成する。このサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲ６４０によって、画像データＤが第１ラッチ部２２０に順次取り込まれる。この結果、第１ラッチ部２２０のラッチユニットＵＡ１〜ＵＡ６４０は、図２４に示す画像データＤａ１〜Ｄａ６４０を各々出力する。
次に、ラッチユニットＴＲＳがＬレベルからＨレベルに遷移すると、第２ラッチ部２３０’のラッチユニットＵＢ１’〜ＵＢ６４０’は、同時に画像データＤａ１〜Ｄａ６４０をラッチする。この結果、ラッチユニットＵＢ１’〜ＵＢ６４０’は、図２４に示す画像データＤｂ１〜Ｄｂ６４０を各々出力する。
このようにして得られた画像データＤｂ１〜Ｄｂ６４０に基づいて、ＤＡコンバータ部２４０Ａは、まず、上位３ビットのデータ値に対応するリセット電圧Ｖｒを信号線６ａの寄生容量ＣＳに充電する。次に、ＤＡコンバータ部２４０Ａは、下位ビットのデータ値に応じた回数だけ、内部容量ＣＤと寄生容量ＣＳとの間で充放電を繰り返す。これにより、画像データの値に応じた電圧が信号線６ａに印加されることになる。
なお、第２実施形態においては、６ビットの画像データを処理する場合を説明したが、本発明はこれに限定されず、４ビット，５ビット、７ビット以上の種々の画像データの処理を行うことができることは言うまでもない。
さらに、画像データＤの最上位ビットＭＳＢの値が“１”であるときに第１〜第３ビットの値を反転させている。これは、液晶パネルＡがノーマリーホワイトモードのものであったからである。このため、液晶パネルＡがノーマリーブラックモードのものであれば、最上位ビットの値が“０”であるときに第１〜第３ビットの値を反転させる。なお、この点については、第１実施形態においても同様である。
また、第２実施形態の液晶表示装置において、第２充電部Ｃ２２の替わりに第１実施形態で説明した第２充電部Ｃ２、あるいはＣ２１を用いてもよいことは勿論である。
くわえて、第２実施形態の液晶表示装置において、第１実施形態の変形例で説明した交流駆動を採用してもよいことは勿論である。
さらに、第２実施形態の液晶表示装置は、基準電圧Ｖａとリセット電圧Ｖｒの組の中から１組を選択して用いたが、各基準電圧Ｖａ０〜Ｖａ７、各リセット電圧Ｖｒ０〜Ｖｒ７を可変定電圧回路で生成してもよい。この場合には、γ補正特性を調整できるので、液晶パネルＡＡを製造した後、その透過率特性にγ補正特性を合わせ込むことができる。
＜３．応用例＞
次に、第１及び第２実施形態で説明した液晶表示装置の応用例について説明する。
図２５に、上述した液晶パネルＡＡの具体的構成を示す。図２５に例示するように、液晶パネルＡＡは、バックライト８５１、偏光板８５２、液晶パネル用基板（ＴＦＴ基板）８５３、液晶８５４、対向電極及びカラーフィルタを有する対向基板８５５、及び偏光板８５６がこの順で重ねられて構成される。
液晶パネル用基板（ＴＦＴ基板）８５３上に画像表示領域Ａと駆動回路８５７が形成されている。この駆動回路８５７は、上述した走査線駆動回路１００及び信号線駆動回路２００とから構成される。
次に、液晶表示装置を携帯型コンピュータに適用した例を説明する。図２６に例示するように、携帯型コンピュータ８６０は、キーボード８６１を備えた本体部８６２と、液晶表示画面８６３とを有している。この液晶表示画面８６３が、上述した液晶パネルＡＡの画像表示領域Ａに相当する。
次に、液晶表示装置をビデオプロジェクタに適用した例を説明する。図２７に例示するように、ビデオプロジェクタ８７０は、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタである。このビデオプロジェクタ８７０は、たとえば３板プリズム方式の光学系を用いる。図２７に示すビデオプロジェクタ８７０において、白色光源のランプユニット８７１から照射された投写光は、ライトガイド８７２の内部で、複数のミラー８７３及び２枚のダイクロイックミラー８７４によってＲ，Ｇ，Ｂの３原色に分かれる。分かれた光は、それぞれの色の画像を表示する３枚の液晶パネル８７５，８７６，８７７に導かれる。そして、それぞれの液晶パネル８７５，８７６，８７７によって変調された光は、ダイクロイックプリズム８７８に３方向から入射する。ダイクロイックプリズム８７８は、Ｒ（レッド）及びＢ（ブルー）の光を９０°曲げる。一方、Ｇ（グリーン）の光は直進するので、各色の画像が合成される。そして、投写レンズ８７９を通してスクリーンなどにカラー画像が投写される。
その他、本発明が適用可能な電子機器としては、エンジニアリング・ワークステーション、ページャあるいは携帯電話機、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた種々の装置を挙げることができる。
＜４．実施形態の主たる効果＞
以上説明したように、ＤＡコンバータ部２４０及び２４０Ａは、画像データに対応した画素印加電圧を得ることができるとともに、ＤＡコンバータ部２４０及び２４０Ａ自体にγ補正機能を持たすことができるという効果がある。
また、ＤＡユニットＵＣ１及びＵＣ１’内に１つの内部容量ＣＤを設ければ良い。したがって、ＤＡユニットＵＣ１及びＵＣ１’は、多ビットのＤＡコンバータやオペアンプを使用したＤＡコンバータと比較して、回路の占有面積が小さくかつ消費電力を削減できる。
さらに、液晶パネルＡＡにあっては、素子基板としてガラス基板を用いることが多い。この場合、ガラス基板上に形成する能動素子としてはＴＦＴを用いることになる。しかし、ＴＦＴは特性がバラツキ易く、かつ、耐圧が低い。ＤＡユニットＵＣ１及びＵＣ１’では、ＴＦＴを各種スイッチとして使用するだけであるから、安定した出力電圧特性を得ることができる。また、特に、ＤＡユニットＵＣ１’においては、第２充電部Ｃ２２を採用するので、リセット電圧Ｖｒ及び基準電圧Ｖａを低い値に設定することが可能である。したがって、ＤＡユニットＵＣ１’にＴＦＴを用いても、所望のγ補正特性を得ることができるといった効果がある。
【図面の簡単な説明】
【図１】第１実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】同液晶表示装置に用いられる信号線駆動回路のブロック図である。
【図３】画素の液晶に印加する印加電圧ＶＬＰと画素の透過率ＳＬＰと関係を示すグラフである。
【図４】本発明のＤＡ変換の原理を説明するための概念図である。
【図５】Ｖｄ＞Ｖｓとした場合における充電電圧値と充放電回数の関係を示すグラフである。
【図６】Ｖｄ＜Ｖｓとした場合における充電電圧値と充放電回数の関係を示すグラフである。
【図７】（Ａ）は、透過率特性曲線Ｙを得るために必要な画像データと信号線の電圧ＶＬＰの関係を示したグラフである。（Ｂ）は、図３に示した透過率特性曲線Ｙにおいて縦軸と横軸を入れ替えたものである。
【図８】ＤＡユニットＵC1とその周辺回路のブロック図である。
【図９】画像データＤが「００００１１」である場合における、ＤＡコンバータ部２４０の動作を説明するためのタイミングチャートである。
【図１０】画像データＤが「００００００」である場合における、ＤＡコンバータ部２４０の動作を説明するためのタイミングチャートである。
【図１１】画像データＤが「１１１１００」である場合における、ＤＡコンバータ部２４０の動作を説明するためのタイミングチャートである。
【図１２】画像データＤが「１１１１１１」である場合における、ＤＡコンバータ部２４０の動作を説明するためのタイミングチャートである。
【図１３】信号線の電圧と画像データの関係を示すグラフである。
【図１４】第２充電部Ｃ２を改良した第１構成例を示すブロック図である。
【図１５】第２充電部Ｃ２を改良した第２構成例を示すブロック図である。
【図１６】第１構成例と第２構成例についてそれらの出力特性を示すグラフである。
【図１７】第２構成例の出力特性曲線Ｘと図８に示すＤＡコンバータの出力特性曲線Ｙを示すグラフである。
【図１８】第２実施形態に用いられる第２ラッチ部２３０ＡとＤＡコンバータ部２４０Ａの構成を示すブロック図である。
【図１９】第２実施形態に用いられるＤＡユニットＵＣ１’とその周辺回路を示す回路図である。
【図２０】リセット電圧Ｖｒと基準電圧Ｖａの組とγ補正特性曲線との関係を示すグラフである。
【図２１】画像データＤが「００１１０１」の場合におけるＤＡユニットＵＣ１’の動作を示すタイミングチャートである。
【図２２】リセット電圧Ｖｒ０〜Ｖｒ７及び基準電圧Ｖａ０〜Ｖａ７と、画像データの上位３ビットＤ３，Ｄ４，Ｄ５との対応関係の一例を示す表である。
【図２３】図２２に示す表に従ってリセット電圧Ｖｒ０〜Ｖｒ７及び基準電圧Ｖａ０〜Ｖａ７を選んだ場合における、ＤＡユニットＵＣ１’の出力電圧特性を示すグラフである。
【図２４】第２実施形態に用いる信号線駆動回路の動作を示すタイミングチャートである。
【図２５】液晶パネルＡＡの分解斜視図である。
【図２６】液晶表示装置を適用した携帯型コンピュータの斜視図である。
【図２７】液晶表示装置を適用したビデオプロジェクタの断面図である。
【図２８】１本の信号線を駆動する信号線駆動回路とその周辺回路とを示したブロック図である。
【図２９】（Ａ）は、画像データＤＡの１０進値とＤＡコンバータ９３の出力電圧Ｖｃとの関係を示すグラフである。（Ｂ）は、液晶の透過率ＳＬＰと、信号線を介して画素電極に印加される電圧ＶＬＰの関係を示すグラフである。
【図１】
0003685065.tif 000002
【図２】
0003685065.tif 000003
【図３】
0003685065.tif 000004
【図４】
0003685065.tif 000005
【図５】
0003685065.tif 000006
【図６】
0003685065.tif 000007
【図７】
0003685065.tif 000008
【図８】
0003685065.tif 000009
【図９】
0003685065.tif 000010
【図１０】
0003685065.tif 000011
【図１１】
0003685065.tif 000012
【図１２】
0003685065.tif 000013
【図１３】
0003685065.tif 000014
【図１４】
0003685065.tif 000015
【図１５】
0003685065.tif 000016
【図１６】
0003685065.tif 000017
【図１７】
0003685065.tif 000018
【図１８】
0003685065.tif 000019
【図１９】
0003685065.tif 000020
【図２０】
0003685065.tif 000021
【図２１】
0003685065.tif 000022
【図２２】
0003685065.tif 000023
【図２３】
0003685065.tif 000024
【図２４】
0003685065.tif 000025
【図２５】
0003685065.tif 000026
【図２６】
0003685065.tif 000027
【図２７】
0003685065.tif 000028
【図２８】
0003685065.tif 000029
【図２９】
0003685065.tif 000030