(57)【特許請求の範囲】
【請求項１】
ドルビーＢタイプおよびドルビーＣタイプのノイズリダクションを行う回路と、
ドルビーＳタイプのノイズリダクションを行うノイズリダクションエンコーダを接続するためのインターフェースと、
前記回路および前記インターフェースに接続された前記ノイズリダクションエンコーダで共用されるとともに、前記ノイズリダクションエンコーダによるドルビーＳタイプのノイズリダクションに適するオープンループ特性を有した増幅回路と、
前記回路からの出力と前記ノイズリダクションエンコーダからの出力とのいずれかを選択して、ドルビーＢ，ＣタイプのノイズリダクションモードとドルビーＳタイプのノイズリダクションモードとのモード切り替えを行う選択手段と、
前記回路の出力特性に対して、周波数対利得特性が第１のターンオーバ周波数と第２のターンオーバ周波数との間で減衰する高域抑制特性を付与する高域抑圧回路とを備えて構成されるとともに、
前記高域抑圧回路は、前記第１のターンオーバ周波数がドルビーＣノイズリダクション特性に影響を与えない周波数値以上に設定され、前記第２のターンオーバ周波数が前記回路を前記増幅回路の帰還回路として使用したときに所定の利得が得られる周波数での位相余裕を保証する周波数値に設定されている
ことを特徴とするノイズリダクション回路。
【請求項２】
前記高域抑圧回路は、実抵抗素子と容量素子との直列回路が前記回路を構成する帯域制限回路の信号路に挿入されてなり、
前記第１のターンオーバ周波数および前記第２のターンオーバ周波数は、前記実抵抗素子の抵抗値、前記容量素子の容量値および前記帯域制限回路が有する抵抗素子の抵抗値により表される
ことを特徴とする請求項１記載のノイズリダクション回路。
【請求項３】
前記高域抑圧回路は、実抵抗素子と容量素子との直列回路が前記回路を構成する可変高域フィルタ回路の信号路に挿入されてなり、
前記第１のターンオーバ周波数および前記第２のターンオーバ周波数は、前記実抵抗素子の抵抗値、前記容量素子の容量値および前記可変高域フィルタ回路が有する抵抗素子の抵抗値により表される
ことを特徴とする請求項１記載のノイズリダクション回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ドルビーシステム（英国のＤｏｌｂｙ研究所で開発されたレベル制御システムであり登録商標）におけるドルビーＢとドルビーＣとドルビーＳのノイズリダクションモードで共用する増幅回路のオープンループ特性の切り替えを不要としたノイズリダクション回路に関するものである。
【０００２】
【従来の技術】
ドルビーシステムでは、録音に先立って高域の周波数を持ち上げて記録し、再生時に元の状態に戻す。
このようなドルビーシステムに用いられるドルビーＢとドルビーＣのノイズリダクション回路を一体的に集積回路で構成し、ドルビーＳノイズリダクションエンコーダとのインターフェースを設けた従来のノイズリダクション回路では、録音と再生の切り替えおよびゲイン設定のためのオペアンプを、ドルビーＢとドルビーＣとドルビーＳの各ノイズリダクションモードで共有している。
そして、ドルビーＢ、ドルビーＣ、ドルビーＳのいずれかのエンコーダ回路を前記オペアンプの帰還回路とすることでデコーダ回路としての特性を得ている。
この再生動作時に、ドルビーＣノイズリダクションモードとドルビーＳノイズリダクションモードとで共有する前記オペアンプのオープンループ特性は同一にすることが出来ない。
この理由は、高域での位相を含めた周波数特性が異なるため、同一のオープンループ特性を有した前記オペアンプを使用するとユニティ  ゲインとなる周波数での位相が異なり位相余裕が保てず、ドルビーＣノイズリダクションモードあるいはドルビーＳノイズリダクションモードのいずれかで発振するためである。
【０００３】
このドルビーＣノイズリダクションモードあるいはドルビーＳノイズリダクションモードでの発振を避けるため、従来のノイズリダクション回路では、ドルビーＣノイズリダクションモードとドルビーＳノイズリダクションモードとでそれぞれユニティ  ゲインとなる周波数での位相余裕が保てるように容量の充放電を伴う回路的な切り替えを行ない、前記共有するオペアンプのオープンループ特性が異なるようにして使用している。
あるいはまた、ドルビーＢ、ドルビーＣのノイズリダクションモードとドルビーＳのノイズリダクションモードとで前記オペアンプを共用しないようにして、それぞれのノイズリダクションモードに適したオープンループ特性を有したオペアンプを使用する。
図３に示すａがドルビーＳノイズリダクションモードに使用するオペアンプのオープンループ特性、ｂがドルビーＣノイズリダクションモードに使用するオペアンプのオープンループ特性である。
【０００４】
【発明が解決しようとする課題】
しかし、上述した前者のオープンループ特性を切り替える構成では、オープンループ特性を切り替える際の容量の充放電に伴って前記オペアンプの出力にノイズが発生する課題があった。
また、前記各ノイズリダクションモードに適したオープンループ特性を有したオペアンプをそれぞれ用いる構成では、ノイズリダクション回路として一体的に集積化した場合のチップ面積が大きくなる課題があった。
そこで本発明の目的は、オープンループ特性を切り替える際のノイズの発生や集積化した場合のチップ面積の増大を抑えることの出来るノイズリダクション回路を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は上記目的を達成するために、ドルビーＢタイプおよびドルビーＣタイプのノイズリダクションを行う回路と、ドルビーＳタイプのノイズリダクションを行うノイズリダクションエンコーダを接続するためのインターフェースと、前記回路および前記インターフェースに接続された前記ノイズリダクションエンコーダで共用されるとともに、前記ノイズリダクションエンコーダによるドルビーＳタイプのノイズリダクションに適するオープンループ特性を有した増幅回路と、前記回路からの出力と前記ノイズリダクションエンコーダからの出力とのいずれかを選択して、ドルビーＢ，ＣタイプのノイズリダクションモードとドルビーＳタイプのノイズリダクションモードとのモード切り替えを行う選択手段と、前記回路の出力特性に対して、周波数対利得特性が第１のターンオーバ周波数と第２のターンオーバ周波数との間で減衰する高域抑制特性を付与する高域抑圧回路とを備えて、ノイズリダクション回路を構成する。そして、前記高域抑圧回路は、前記第１のターンオーバ周波数がドルビーＣノイズリダクション特性に影響を与えない周波数値以上に設定され、前記第２のターンオーバ周波数が前記回路を前記増幅回路の帰還回路として使用したときに所定の利得が得られる周波数での位相余裕を保証する周波数値に設定されているものとする。
【０００６】
本発明のノイズリダクション回路によれば、第１のターンオーバ周波数と第２のターンオーバ周波数との間で減衰する高域抑制特性を、高域抑圧回路がドルビーＣタイプのノイズリダクションを行う回路の出力特性に付与するので、ドルビーＣのノイズリダクションモードで使用する回路の出力特性の高域が高域抑圧回路によって抑えられることになる。したがって、ドルビーＢ、ドルビーＣ、ドルビーＳのノイズリダクションモードで共用する増幅手段にドルビーＳタイプに適したオープンループ特性のものを使用しても、ドルビーＣのノイズリダクションモードが選択されたときのノイズリダクション回路の再生動作時の総合的な出力特性における位相余裕は確保され、前記ドルビーＣのノイズリダクションモードが選択されたときの発振が防止できる。
【０００７】
【発明の実施の形態】
次に本発明によるノイズリダクション回路の実施の形態例について説明する。
図１は、ドルビーＢタイプおよびドルビーＣタイプノイズリダクション回路（以下、ＢＣ−ＮＲという）１００を集積回路として一体的に構成したノイズリダクション回路１と、該ノイズリダクション回路１へ接続したドルビーＳタイプノイズリダクションエンコーダ（以下、ＤＳ−ＮＲという）２との構成を示す回路図である。
ノイズリダクション回路１は、ＤＳ−ＮＲ２を接続するためのインターフェース３、４を備えている。
５は信号入力端子であり、この信号入力端子５はオペアンプ７の非反転入力端子へ接続されている。また、オペアンプ７の反転入力端子はスイッチＳ１の共通端子へ接続されている。
スイッチＳ１は、再生用切替端子（以下、ＰＢ側切替端子という）および録音用切替端子（以下、ＲＥＣ側切替端子という）を備えている。
オペアンプ７は、スイッチＳ１がＲＥＣ側切替端子へ切り替わっているときには、抵抗回路２３により設定される所定のゲインにより、信号入力端子５から非反転入力端子へ入力された信号を増幅して出力する。オペアンプ７の出力端子は再生信号の出力端子であるインターフェース４およびＢＣ−ＮＲ１００の入力側と接続されている。
【０００８】
オペアンプ７は、ドルビーＳタイプノイズリダクションに適したオープンループ特性を有してる。
２はインターフェース３、４によりノイズリダクション回路１と接続されたＤＳ−ＮＲである。
Ｓ４はドルビーＳタイプノイズリダクションモードとドルビーＢ・Ｃタイプノイズリダクションモードとの切り替えを行なうスイッチであり、Ｓタイプノイズリダクション側切替端子（以下、Ｓ−ＮＲ側切替端子という）はインターフェース３と接続され、またＢ・Ｃタイプノイズリダクション側切替端子（以下Ｂ・Ｃ−ＮＲ側切替端子という）はＢＣ−ＮＲ１００の出力側と接続されている。また、共通端子はボルテージフォロワとして構成されたアンプ２１の非反転入力端子へ接続されている。
アンプ２１の出力側は、ノイズリダクション回路１の録音信号の出力端子６および抵抗回路２２と接続されている。スイッチＳ１がＰＢ側切替端子へ切り替わっているときには、抵抗回路２２はスイッチＳ１がＰＢ側切替端子へ切り替えられたときの再生動作時のオペアンプ７のゲインを設定する帰還回路を構成する。
【０００９】
ＢＣ−ＮＲ１００は、抵抗Ｒ１とオペアンプ１０Ａと２０ｋＨｚにピークを有するバンドパスフィルタ１１と電圧電流変換回路１２から構成される帯域制限回路、高レベル段可変高域フィルタ回路１４とその高レベル段可変高域フィルタ回路１４の遮断周波数を制御するための制御信号を生成する高レベル段制御回路１５、オペアンプ１０Ａの出力と高レベル段可変高域フィルタ回路１４との出力を加算する加算回路１３、２ｋＨｚ以上の高域の利得をわずかに下げる飽和防止回路１６と低レベル段可変高域フィルタ回路１８とその低レベル段可変高域フィルタ回路１８の遮断周波数を制御するための制御信号を生成する低レベル段制御回路１９、飽和防止回路１６あるいは飽和防止回路１６をバイパスした信号と低レベル段可変高域フィルタ回路１８の出力とを加算する加算回路１７を備えている。
【００１０】
また、オペアンプ７の出力側とオペアンプ１０Ａの非反転入力端子との間にはスイッチＳ２が接続されており、スイッチＳ２のＢタイプノイズリダクション側切替端子（以下、Ｂ−ＮＲ側切替端子という）はオペアンプ７の出力側と直接接続されている。
またＣタイプノイズリダクション側切替端子（以下、Ｃ−ＮＲ切替端子という）は抵抗Ｒ１を介してオペアンプ７の出力側と接続されている。また、共通端子はオペアンプ１０Ａの非反転入力端子へ接続されている。
【００１１】
また、帯域制限回路のバンドパスフィルタ１１と電圧電流変換回路１２とは直列に接続されており、スイッチＳ２が前記Ｃ−ＮＲ切替端子へ切り替わっていると、前記電圧電流変換回路１２の出力端子はオペアンプ１０Ａの非反転入力端子へ接続されるように構成されている。
また、帯域制限回路の電圧電流変換回路１２の出力端子とグランドとの間には高域特性を抑圧するコンデンサＣ１と抵抗Ｒ２の直列回路からなる高域抑圧回路２４が接続されている。
また、加算回路１３の出力側にはスイッチＳ３が設けられており、スイッチＳ３のＣタイプノイズリダクション側切替端子（以下、Ｃ−ＮＲ切替端子という）は飽和防止回路１６と低レベル段可変高域フィルタ回路１８の入力側へ接続されている。
また、Ｂタイプノイズリダクション側切替端子（以下、Ｂ−ＮＲ切替端子という）は飽和防止回路１６をバイパスして加算回路１７と接続されている。
【００１２】
次に動作について説明する。
先ず、スイッチＳ１をＰＢ側切替端子へ切り替えたときの再生時のドルビーＳタイプノイズリダクションモードでの動作について説明する。
スイッチＳ４はＳ−ＮＲ側切替端子へ切り替えられている。入力端子５から入力された信号は、オペアンプ７により増幅され、オペアンプ７の出力はＤＳ−ＮＲ２へ供給される。
ＤＳ−ＮＲ２ではドルビーＳタイプノイズリダクションのための特性が付与され、スイッチＳ４のＳ−ＮＲ側切替端子とアンプ２１、抵抗回路２２、スイッチＳ１とを経てオペアンプ７の反転入力端子へ入力される。この時ＤＳ−ＮＲ２はオペアンプ７の帰還回路として動作し、出力端子４から再生信号が出力される。このドルビーＳタイプノイズリダクションモードの場合、オペアンプ７のオープンループ特性はＤＳ−ＮＲ２に適した特性を有しているので発振しない。
【００１３】
次に、ドルビーＣタイプノイズリダクションモードでスイッチＳ１がＰＢ側切替端子へ切り替えられているときの再生時の動作について説明する。
このモードでは、スイッチＳ２とスイッチＳ３はＣ−ＮＲ側切替端子へ切り替えられている。また、スイッチＳ４はＢ・Ｃ−ＮＲ側切替端子へ切り替えられている。
このドルビーＣタイプノイズリダクションモードでは、帯域制限回路の電圧電流変換回路１２の出力端子とグランドとの間にコンデンサＣ１と抵抗Ｒ２との直列回路からなる高域抑圧回路２４が接続されている。この高域抑圧回路２４による周波数対利得特性は、（Ｒ１＋Ｒ２）×Ｃ１により表わすことの出来る第１のターンオーバ周波数Ｔ１とＲ２×Ｃ１で表わすことの出来る第２のターンオーバ周波数Ｔ２とを有しており、この２つのターンオーバ周波数Ｔ１、Ｔ２の間で−６ｄＢ／ｏｃｔの減衰特性を有した高域抑圧特性となる。
この結果、ＢＣ−ＮＲ１００の周波数対利得特性は図２の実線で示す特性となる。なお、破線で示す特性は高域抑圧回路２４の設けられていない場合の従来の周波数対利得特性を示している。
【００１４】
このとき、第１のターンオーバ周波数Ｔ１は、ドルビーＣノイズリダクション特性に影響を与えないために数１０ｋＨｚ以上、第２のターンオーバー周波数Ｔ２は帰還回路として使用されたときユニティゲインとなる周波数での位相余裕が十分確保できるように設定されなければならない。
ドルビーＢタイプノイズリダクションモードでは、オペアンプ１０Ａの非反転入力端子に接続されたスイッチＳ２をＢ−ＮＲ側切替端子に切り替え、さらにスイッチＳ３もＢ−ＮＲ側切替端子へ切り替えることで、高域抑圧回路２４による前記特性や飽和防止回路１６、低レベル段可変高域フィルタ回路１８の特性を付加しない。
【００１５】
図３は、ＤＳ−ＮＲ２に適したオペアンプ７のオープンループ特性および従来のドルビーＢタイプ、Ｃタイプに適したオペアンプ７のオープンループ特性と、オペアンプ７の反転入力端子に接続されたスイッチＳ１をＰＢ側切替端子へ切り替えて、ＢＣ−ＮＲ１００、ＤＳ−ＮＲ２をオペアンプ７の帰還回路とし、ドルビーＣタイプノイズリダクションデコーダとして使用した場合の従来および本実施の形態例のノイズリダクション回路の総合的な利得対周波数特性とを示している。破線で示す特性が従来の利得対周波数特性、実線で示す特性が本実施の形態例のノイズリダクション回路としての総合的な利得対周波数特性である。
図３に示すように、従来では、ドルビーＢ・Ｃタイプノイズリダクションモード時ではオペアンプのオープンループ特性がドルビーＢ・Ｃタイプノイズリダクションモード用の特性に切り替えられるため、ユニティゲインとなる周波数はＵＧｌで示される値となり、この点における位相余裕は十分に確保されていたが、オペアンプ７のオープンループ特性を本実施の形態例のようにＤＳ−ＮＲ２に適した特性に変更した場合には、ユニティゲインとなる周波数は１５ＭＨｚ付近となり位相余裕を保つことができず発振する。
【００１６】
これに対し、本実施の形態例では、図２に示す高域抑圧回路２４による周波数対利得特性から、ドルビーＣタイプノイズリダクションデコーダとして使用した場合のノイズリダクション回路としての総合的な利得対周波数特性は図３に示すように高域が上がってユニティゲインとなる周波数はＵＧ２に示される値となるため位相余裕を保つことができ、発振を防止できる。
また、オペアンプ７をドルビーＢとドルビーＣとドルビーＳの各ノイズリダクションモードで共有しても各スイッチ切り替え時の切替ノイズはほとんど発生しなくなる。
さらに、ドルビーＣとドルビーＳの各ノイズリダクションモードでオープンループ特性の異なるオペアンプ７をそれぞれ用いる構成にする必要がないので、集積回路として一体的に構成した場合のチップ面積も小さくなる。
【００１７】
図４は、この発明の他の実施の形態例のノイズリダクション回路の構成を示す回路図である。図４において図１と同一または相当の部分については同一の符号を付し説明を省略する。
この実施の形態例では、ＢＣ−ＮＲ２００のスイッチＳ２のＢ−ＮＲ側切替端子は、図１に示す抵抗Ｒ１とオペアンプ１０Ａと２０ＫＨｚにピークを有するバンドパスフィルタ１１と電圧電流変換回路１２から構成される帯域制限回路１０をバイパスしてオペアンプ７の出力端子と接続されている。また、スイッチＳ２のＣ−ＮＲ側切替端子は帯域制限回路１０の出力側と接続されている。
さらにスイッチＳ５がスイッチＳ２と加算回路１３との間に挿入されている。スイッチ５のＢ−ＮＲ側切替端子はスイッチＳ２の共通端子と直接接続されている。
また、スイッチＳ５のＣ−ＮＲ側切替端子は、抵抗Ｒ２を介してスイッチＳ２の共通端子と接続されている。
スイッチＳ５のＣ−ＮＲ側切替端子とグランドとの間には、高域を抑圧するコンデンサＣ１と抵抗Ｒ２との直列回路からなる高域抑圧回路２４が接続されている。
【００１８】
このノイズリダクション回路でも、オペアンプ７の出力信号路へコンデンサＣ１と抵抗Ｒ２との直列回路からなる高域抑圧回路２４が接続されているので、前記実施の形態例と同様にドルビーＣタイプノイズリダクションデコーダとして使用した場合の図３に示すユニティゲインとなる周波数はＵＧ２に示される値となるため位相余裕を保つことができ、発振を防止することが出来る。
また、オペアンプ７をドルビーＢとドルビーＣとドルビーＳの各ノイズリダクションモードで共有しても各スイッチ切り替え時の切替ノイズはほとんど発生しなくなる。
【００１９】
さらに、ドルビーＣとドルビーＳの各ノイズリダクションモードでオープンループ特性の異なるオペアンプ７をそれぞれ用いる構成にする必要がないので、集積回路として一体的に構成した場合のチップ面積も小さくなる。
【００２０】
図５は、この発明のさらに別の実施の形態例のノイズリダクション回路の構成を示す回路図である。図５において図４と同一または相当の部分については同一の符号を付し説明を省略する。
この実施の形態例では、スイッチＳ６がＢＣ−ＮＲ３００の加算回路１７とスイッチＳ４との間に挿入されている。スイッチＳ６の共通端子はスイッチＳ４のＢ・Ｃ−ＮＲ側切替端子と接続されている。
またスイッチＳ６のＢ−ＮＲ側切替端子は加算回路１７と直接接続されている。
またスイッチＳ６のＣ−ＮＲ側切替端子は抵抗Ｒ１を介して加算回路１７と接続されている。
さらにスイッチＳ６のＣ−ＮＲ側切替端子とグランドとの間には、高域を抑圧するコンデンサＣ１と抵抗Ｒ２との直列回路からなる高域抑圧回路２４が接続されている。
【００２１】
このノイズリダクション回路でも、オペアンプ７の出力信号路へコンデンサＣ１と抵抗Ｒ２との直列回路からなる高域抑圧回路２４が接続されているので、前記実施の形態例と同様にドルビーＣタイプノイズリダクションデコーダとして使用した場合の図３に示すユニティゲインとなる周波数はＵＧ２に示される値となるため位相余裕を保つことができ、発振を防止することが出来る。
また、オペアンプ７をドルビーＢとドルビーＣとドルビーＳの各ノイズリダクションモードで共有しても各スイッチ切り替え時の切替ノイズはほとんど発生しなくなる。
さらに、ドルビーＣとドルビーＳの各ノイズリダクションモードでオープンループ特性の異なるオペアンプ７をそれぞれ用いる構成にする必要がないので、集積回路として一体的に構成した場合のチップ面積も小さくなる。
【００２２】
【発明の効果】
以上説明したように、本発明のノイズリダクション回路では、ドルビーＢ、ドルビーＣ、ドルビーＳのノイズリダクションモードで共用する増幅手段に前記ドルビーＳのノイズリダクションモードに適したオープンループ特性を有した増幅回路を用いるとともに、高域抑圧回路により、前記ドルビーＣのノイズ軽減に影響を与えることなく、前記ドルビーＣのノイズリダクションモードで使用する回路の出力特性の高域を抑制する構成にしたので、ドルビーＣのノイズリダクションモードが選択されたときの再生動作時のノイズリダクション回路としての総合的な出力特性における位相余裕は確保され、前記増幅手段における発振を防止できる効果がある。
また、ドルビーＣとドルビーＳの各ノイズリダクションモードでオープンループ特性の異なるオペアンプ７をそれぞれ用いる必要がないので、集積回路やハイブリッド回路として一体的に構成してもチップ面積や集積回路装置としての面積も小さく出来る効果がある。
また、高域抑圧回路はドルビーＣのノイズリダクションモードで使用する回路の出力特性の高域を抑制するように挿入されていればよく、帯域制限回路、高レベル段可変高域フィルタ回路、低レベル段可変高域フィルタ回路の出力側へ挿入しても同様な効果を奏する。
【図面の簡単な説明】
【図１】本発明のノイズリダクション回路の実施の形態の一例を示すブロック図である。
【図２】本発明のノイズリダクション回路の一例におけるドルビーＣタイプのノイズリダクション回路の周波数対利得特性を示す説明図である。
【図３】本発明のノイズリダクション回路の一例におけるドルビーＳタイプノイズリダクションエンコーダに適したオペアンプのオープンループ特性および再生動作時の総合的な利得対周波数特性とを示す説明図である。
【図４】本発明のノイズリダクション回路の他の実施の形態例を示すブロック図である。
【図５】本発明のノイズリダクション回路の別の実施の形態例を示すブロック図である。
【符号の説明】
１……ノイズリダクション回路、７……オペアンプ（増幅手段）、１０Ａ……オペアンプ（帯域制限回路）、１１……バンドパスフィルタ（帯域制限回路）、１２……電圧電流変換回路（帯域制限回路）、Ｒ１……抵抗（帯域制限回路）、１４……高レベル段可変高域フィルタ回路、１８……低レベル段可変高域フィルタ回路、２４……高域抑圧回路、１００，２００，３００……ドルビーＢタイプおよびドルビーＣタイプノイズリダクション回路（回路）、Ｓ１……スイッチ（切替手段）、Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６……スイッチ（選択手段）。
【図１】
0003702533.tif 000002
【図２】
0003702533.tif 000003
【図３】
0003702533.tif 000004
【図４】
0003702533.tif 000005
【図５】
0003702533.tif 000006