(57)【特許請求の範囲】
【請求項１】
電力系統の各端子電流値を入力変換部により所定の電気レベルに変換し、所定周期をもってサンプリングすることによりサンプリングデータを検出するサンプリング回路と、前記サンプリングデータをディジタルデータに変換するアナログ／ディジタル変換回路と、前記ディジタルデータを相手端子へ伝送する伝送手段と、差動保護継電器の最小感度の入力を行なう整定手段と、前記ディジタルデータと相手端子で得られ伝送路を介して自端へ伝送されてきた相手端子のディジタルデータを用いて所定の差動保護演算を行なう演算回路とを備えた差動保護継電装置において、前記相手端子へ伝送するディジタルデータのビット長及び前記自端へ伝送されてきた相手端子のディジタルデータのビット長をＸ、前記アナログ／ディジタル変換回路のビット長をＹ（Ｘ＜Ｙ）とすると、前記アナログ／ディジタル変換回路より得られたディジタルデータに定数[１／（２（Y-X））×Ｋ／差動保護継電器の最小感度（Ｋは定数）]を乗じる乗算手段を備えたことを特徴とする差動保護継電装置。
【請求項２】
請求項１記載の差動保護継電装置において、アナログ／ディジタル変換回路の後段にディジタル・フィルタ処理手段を備えたことを特徴とする差動保護継電装置。
【請求項３】
請求項１記載の差動保護継電装置において、差動保護継電器の最小感度は所定ステップ幅の連続値とする手段を備えたことを特徴とする差動保護継電装置。
【請求項４】
請求項１記載の差動保護継電装置において、差動保護継電器の入力変換部，サンプリング回路及びアナログ／ディジタル変換回路と他要素の継電器の入力変換部，サンプリング回路及びアナログ／ディジタル変換回路を共用したことを特徴とする差動保護継電装置。
【請求項５】
請求項１記載の差動保護継電装置において、差動保護継電器を主保護継電器として用いたとき、後備保護用入力変換部を前記主保護継電器の入力変換部にて共用したことを特徴とする差動保護継電装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、保護継電装置、特に送電線の両端において互いに伝送手段を介して系統電気量を伝送し合うことにより、系統の保護を行なう差動保護継電装置に関する。
【０００２】
【従来の技術】
図５はディジタル伝送方式を適用した従来のＰＣＭ差動保護継電装置のシステム構成図である。図５において、Ａ，Ｂは電気所であり保護区間送電線11の両端には遮断器12A ，12B が接続されている。各端電流は両電気所において変流器13A ，13B により取り入れられ、差動保護継電器１Ａ，１Ｂに導入される。
【０００３】
差動保護継電器１Ａ，１Ｂに取り込まれた電流は入力変換器14A ，14B にて所定の電気量に変換され、フィルタ15A ，15B を介して不要な周波数成分の電気量を除去して、サンプリング・ホールド回路（Ｓ／Ｈ）16A ，16B にて次のサンプリング時までホールドされる。
【０００４】
そして前記ホールドされた電気量はアナログ／ディジタル変換器（Ａ／Ｄ）17A ，17B によりディジタルデータに変換された後、判定部（ＰＵ）19A ，19B に送られる。又、両端電気所Ａ，ＢのＡ／Ｄ出力は夫々信号伝送装置（ＣＣ）18A ，18B を介し、相手端子へ互いに伝送され、夫々各端子の判定部（ＰＵ）19A ，19B に送られる。
【０００５】
前記相手端子へ伝送するディジタルデータ，前記自端へ伝送されてきた相手端子のディジタルデータ，前記アナログ／ディジタル変換回路出力のディジタルデータのビット長は同一である。判定部（ＰＵ）19A ，19B では、Ａ電気所電流データＩA とＢ電気所電流データＩB を用いて被保護区間送電線に流入する事故電流の有無を判定する。
【０００６】
判定結果は前述の遮断器12A ，12B へのトリップ指令として出力される。この判定は上記電流データＩA ，ＩB を用いて一例として(1) 式により行なわれる。本特性は横軸にΣ｜Ｉ｜＝｜ＩA ｜＋｜ＩB ｜、縦軸に｜Ｉd ｜＝｜ＩA ＋ＩB ｜をとり、両端データＩA とＩB との位相差を例えば１８０度一定に保った時、図６のような比率特性となる。
【数１】
｜ＩA ＋ＩB ｜≧Ｋ1 （｜ＩA ｜＋｜ＩB ｜）＋Ｋ0 ・最小感度…………………(1)
（Ｋ0 ，Ｋ1 は定数）
【０００７】
入力変換器14A ，14B は図７に示すように、変換比を切り換える切り換え回路71を有し、前記切り換え回路にて差動保護継電器の最小感度を「０．５Ａ，１．０Ａ，１．５Ａ，２．０Ａ」の中より選択する。
【０００８】
例えば、送電線からみた最小感度を８００Ａとすると、Ａ電気所の変流器の変換比が８０００／５の場合、Ａ電気所の差動保護継電器の最小感度は０．５Ａ（８００Ａ×５／８０００）を選択し、Ｂ電気所の変流器の変換比が４０００／５の場合、Ｂ電気所の差動保護継電器の最小感度は１．０Ａ（８００Ａ×５／４０００）を選択する。
【０００９】
【発明が解決しようとする課題】
上記したように最小感度を切り換え回路により切り換える方式では、変流器の変換比によっては差動保護できない場合がある。例えば、図８に示すように、送電線からみた最小感度を８００Ａとすると、Ａ電気所の変流器の変換比が８０００／５の場合、Ａ電気所の差動保護継電器の最小感度は０．５Ａ（８００Ａ×５／８０００）を選択すればよい。
【００１０】
しかしＢ電気所の変流器の変換比が６０００／５の場合、Ｂ電気所の差動保護継電器の最小感度は０．６６７Ａ（８００Ａ×５／６０００）を選択するのが望ましいが、切り換え回路に該当の最小感度0.667Aがない。したがってＢ電気所の差動保護継電器の外部に変換比３／４の補助変成器81B を追加する必要があった。
【００１１】
このように外部に補助変成器を設けないと、事故無し時に差電流が流れるため差動保護ができなくなる。又、外部に補助変成器を設ける代わりに、ソフトウェアで３／４倍する方法の場合、差動保護継電器の最小感度の選択の他に倍率の整定が必要となり、整定操作が煩雑となっていた。
【００１２】
本発明は上記課題を解決するためになされたものであり、差動保護継電器の最小感度を連続の整定値で設定することにより、継電器の外部に補助変成器を追加することなく差動保護が可能な差動保護継電装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本発明の請求項１に係る差動保護継電装置は、電力系統の各端子電流値を入力変換部により所定の電気レベルに変換し、所定周期をもってサンプリングすることによりサンプリングデータを検出するサンプリング回路と、前記サンプリングデータをディジタルデータに変換するアナログ／ディジタル変換回路と、前記ディジタルデータを相手端子へ伝送する伝送手段と、差動保護継電器の最小感度の入力を行なう整定手段と、前記ディジタルデータと相手端子で得られ伝送路を介して自端へ伝送されてきた相手端子のディジタルデータを用いて所定の差動保護演算を行なう演算回路とを備えた差動保護継電装置において、前記相手端子へ伝送するディジタルデータのビット長及び前記自端へ伝送されてきた相手端子のディジタルデータのビット長をＸ、前記アナログ／ディジタル変換回路のビット長をＹ（Ｘ＜Ｙ）とすると、前記アナログ／ディジタル変換回路より得られたディジタルデータに定数［１／（２（Y-X ））×Ｋ／差動保護継電器の最小感度（Ｋは定数）］を乗じる乗算手段を備えた。
【００１５】
本発明の請求項１に係る差動保護継電装置は、自端へ伝送されてきた相手端子のディジタルデータのビット長をＸ、前記アナログ／ディジタル変換回路のビット長をＹ（Ｘ＜Ｙ）とすると、前記アナログ／ディジタル変換回路より得られたディジタルデータに定数[１／（２（Y-X））×Ｋ／差動保護継電器の最小感度]を乗じるようにした。
【００１６】
これにより、いずれの最小電流値の場合も最小感度のｄｉｇｉｔ数を固定にすることにより、最小感度における量子化誤差を一定に保つことができるばかりか、相手端子との整合がとれるので、そのまま差動保護のデータとして使用できる。
【００１７】
本発明の請求項２に係る差動保護継電装置は、請求項１において、所定の周波数成分を抽出するフィルタ処理手段を備えた。
【００１８】
本発明の請求項３に係る差動保護継電装置は、請求項１において、差動保護継電器の最小感度は所定ステップ幅の連続値とする手段を備えた。
【００１９】
本発明の請求項４に係る差動保護継電装置は、請求項１において、サンプリング回路及びアナログ／ディジタル変換回路と他の継電器の入力変換部，サンプリング回路及びアナログ／ディジタル変換回路を共用する手段を備えた。
【００２０】
本発明の請求項５に係る差動保護継電装置は、請求項１において、差動保護継電器を主保護継電器として用いたとき、後備保護用入力変換部を前記主保護継電器の入力変換部にて共用する手段を備えた。
【００２１】
【発明の実施の形態】
図１は本発明に係るＰＣＭ差動保護継電装置の実施の形態の構成図である。本実施の形態では従来の構成に対し、相手端子へ伝送するディジタルデータのビット長及び自端へ伝送されてきた相手端子のディジタルデータのビット長をＸ、及びアナログ／ディジタル変換回路のビット長をＹとしたとき、Ｘ<Ｙの関係にあり、乗算手段を追加した構成となっている。図１において、図５と同一部分については同一符号を付して説明を省略する。
【００２２】
そして図２に示すように入力変換器14A，14Bは、変換比を切り換える切り換え回路を有しない構成となっている。10A，10Bは定数乗算手段で、本実施の形態にて新たに付加されたものである。一例として、ここでは前記ビット長Ｘを１２ビット、ビット長Ｙを１６ビットとしたとき、定数［１／（２（１６−１２））×Ｋ／差動保護継電器の最小感度（Ｋは定数）］とした定数乗算手段で、乗算したものを相手端子へ伝送すると共に、判定部（ＰＵ）19A，19Bにて例えば（１）式の判定式による差動保護演算を実施する。
【００２３】
次に定数を乗算することの意味を説明する。前記１６ビットのうちの１ビットは正負の符号に割り当てられるので、電気量の大きさは０〜３２７６８（２15）ｄｉｇｉｔのディジタル量で表わすことができる。入力変換器14A ，14B は切り換え回路を有しない構成であるため、入力フルスケールは一定となる。
【００２４】
例えば、前記入力フルスケール１０２．４Ａとすると、最小感度が０．５Ａ、Ｋ＝２のとき、前記定数乗算手段の定数は［１／（２（16-12 ））×Ｋ／差動保護継電器の最小感度（Ｋは定数）］＝１／１６×２／０．５＝０．２５となる。したがって、最小感度電流０．５Ａのｄｉｇｉｔ数は、３２７６８ｄｉｇｉｔ×０．５Ａ／１０２．４Ａ×０．２５＝４０ｄｉｇｉｔとなる。
【００２５】
又、最小感度が１．０Ａ、Ｋ＝２のとき、前記定数乗算手段の定数は［１／（２（16-12 ））×Ｋ／差動保護継電器の最小感度（Ｋは定数）］＝１／１６×２／１．０＝０．１２５となる。したがって、最小感度電流１．０Ａのｄｉｇｉｔ数は、３２７６８ｄｉｇｉｔ×１．０Ａ／１０２．４Ａ×０．１２５＝４０ｄｉｇｉｔとなる。
【００２６】
又、最小感度が０．６６７Ａ、Ｋ＝２のとき、前記定数乗算手段の定数は［１／（２（16-12 ））×Ｋ／差動保護継電器の最小感度（Ｋは定数）］＝１／１６×２／０．６６７＝０．１８７となる。したがって、最小感度電流０．６６７Ａのｄｉｇｉｔ数は、３２７６８ｄｉｇｉｔ×０．６６７Ａ／１０２．４Ａ×０．１８７＝４０ｄｉｇｉｔとなる。
【００２７】
以上のように、いずれの最小電流値の場合も最小感度のｄｉｇｉｔ数は固定である。最小感度のｄｉｇｉｔ数を固定にすることにより、最小感度における量子化誤差を一定に保つことができるだけでなく、相手端との電流との整合がとれるので、そのまま差動保護のデータとして使用できる。
【００２８】
従来の最小感度は入力変換器の巻数に対応していたため、例えば「０．５Ａ，１．０Ａ，１．５Ａ，２．０Ａ」というような離散値となっていたが、本発明では最小感度の設定を整定手段より行なうため、例えば「０．５００Ａ，０．５０１Ａ，０．５０２Ａ，……，２．０００Ａ」というような所定ステップ幅の連続値とすることができる。
【００２９】
例えば、送電線からみた最小感度を８００Ａとすると、Ａ電気所の変流器の変換比が８０００／５の場合、Ａ電気所の差動保護継電器の最小感度は０．５００Ａ（８００Ａ×５／８０００）を選択し、Ｂ電気所の変流器の変換比が６０００／５の場合、Ｂ電気所の差動保護継電器の最小感度は０．６６７Ａ（８００Ａ×５／６０００）を選択することにより差動保護が可能となる。
【００３０】
本実施の形態によれば、継電器の外部に補助変成器を追加する必要がない。又、外部に補助変成器を設ける代わりに、ソフトウェアで整合をとる方法のように、差動保護継電器の最小感度の選択の他に倍率の整定を行なう必要がない。
【００３１】
図３は本発明ＰＣＭ差動保護継電装置の他の実施の形態を示す構成図である。図３において、図１と同一部分については同一符号を付して説明を省略する。本実施の形態の特徴部分は乗算手段１０Ａの定数を[１／（２（Y-X））×Ｋ（Ｋは定数）]とした点であり、その他は図１と同じである。本実施の形態においても前記同様の効果が得られる。
【００３２】
図４は本発明に係るＰＣＭ差動保護継電装置の他の実施の形態を示す構成図である。図４において、図１と同一部分については同一符号を付して説明を省略する。本実施の形態の特徴部分は図１に対してディジタル・フィルタ（ＤＦ）（４１Ａ）を付加したことである。
【００３３】
本実施の形態によれば、ディジタル・フィルタ手段（ＤＦ）を追加することにより、入力の電流に含まれる直流分を除去してＡ／Ｄ変換後の量子化誤差を小さくすることができる他、電流に含まれる高調波を除去することができる。
【００３４】
更に、本発明は入力変換器の切り換え回路がなくなったことにより、ＰＣＭ差動保護継電器の入力変換部，サンプリング回路及びアナログ／ディジタル変換回路と他の継電器の入力変換部，サンプリング回路及びアナログ／ディジタル変換回路を共用することが可能となり、ハードウェアを削減により、ハードウェアの簡略化や信頼性が向上することができる。
【００３５】
【発明の効果】
以上説明したように、本発明によれば両端子の変流器の変換比が異なる場合も差動保護が可能となるだけでなく、他の継電器の入力変流器との共用化をはかることができ、ハードウェアを大幅に削減することができる。
【図面の簡単な説明】
【図１】本発明のＰＣＭ差動保護継電装置の実施の形態を示す構成図。
【図２】本発明の適用される入力変換器の実施の形態を示す構成図。
【図３】本発明のＰＣＭ差動保護継電装置の他の実施の形態を示す構成図。
【図４】本発明のＰＣＭ差動保護継電装置の他の実施の形態を示す構成図。
【図５】従来のＰＣＭ差動保護継電装置の構成例図。
【図６】ＰＣＭ差動保護継電装置の比率特性図。
【図７】従来のＰＣＭ差動保護継電装置の入力変換器の一例図。
【図８】従来のＰＣＭ差動保護継電装置の外部補助変成器の設置例図。
【符号の説明】
1A，1B    差動保護継電器
10A ，10B     定数乗算手段
11    保護区間送電線
12A ，12B     遮断器
13A ，13B     変流器
14A ，14B     入力変換器（ＣＴ）
15A ，15B     フィルタ（ＦＩＬ）
16A ，16B     サンプリング・ホールド回路（Ｓ／Ｈ）
17A ，17B     アナログ／ディジタル変換器（Ａ／Ｄ）
18A ，18B     信号伝送装置（ＣＣ）
19A ，19B     判定部（ＰＵ）
41A ，41B     ディジタルフィルタ（ＤＦ）
81B     補助変成器
【図１】
0003681142.tif 000002
【図２】
0003681142.tif 000003
【図３】
0003681142.tif 000004
【図４】
0003681142.tif 000005
【図５】
0003681142.tif 000006
【図６】
0003681142.tif 000007
【図７】
0003681142.tif 000008
【図８】
0003681142.tif 000009