(57)【特許請求の範囲】
【請求項１】
電池，コンデンサ等の被試験装置の負荷として動作するトランジスタと、電流設定値に従った電流を該トランジスタに流すように制御する制御回路とを含む電子負荷装置に於いて、
前記被試験装置の端子電圧を検出し、該端子電圧と同一極性のバイアス電圧を該端子電圧に加算し、且つ前記端子電圧が設定値以下に低下した時に、前記バイアス電圧を低下又は出力停止とする構成のバイアス電源回路を設けた
ことを特徴とする電子負荷装置。
【請求項２】
前記被試験装置の端子電圧を検出して設定値と比較し、該端子電圧が前記設定値以下に低下した時に、前記被試験装置と該被試験装置の負荷として動作する前記トランジスタとの間を切り離す保護スイッチを設けたことを特徴とする請求項１記載の電子負荷装置。
【請求項３】
前記制御回路は、前記被試験装置の端子電圧を検出し、該端子電圧が設定値以下に低下した時に、前記被試験装置の負荷として動作する前記トランジスタをオフ状態に制御する構成を備えたことを特徴とする請求項１記載の電子負荷装置。
【請求項４】
前記被試験装置の負荷として動作する前記トランジスタに流れる電流を検出した電流検出値と電流設定値とを比較して前記トランジスタを制御する演算増幅器と、前記被試験装置の端子電圧を検出し、該端子電圧に対応した前記電流設定値を出力する制御回路とを備えたことを特徴とする請求項１記載の電子負荷装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一次電池，二次電池，コンデンサ等の被試験装置の負荷として、該被試験装置から電流を流して、放電特性等を試験する為の電子負荷装置に関し、特に、低電圧の被試験装置に対しても、その端子電圧が０Ｖ或いはそれに近い状態でも電流を流すことができる電子負荷装置に関する。
【０００２】
【従来の技術】
図６は従来例の説明図であり、５１は電子負荷装置、５２は制御回路、５３はトランジスタ、５４は演算増幅器、５５は被試験装置、Ｒ１，Ｒ２は抵抗を示す。電子負荷装置５１は、制御回路５２と、トランジスタ５３と、演算増幅器５４と抵抗Ｒ１，Ｒ２とを含む構成について示し、又被試験装置５５は、一次電池，二次電池，コンデンサ等の放電電流を負荷に流すことができるものである。
【０００３】
電子負荷装置５１の制御回路５２は、被試験装置５５に流れる電流の設定値を演算増幅器５４に入力し、トランジスタ５３に流れる電流を抵抗Ｒ１により検出して演算増幅器５４に入力する。従って、演算増幅器５４は、電流設定値と電流検出値との差分に対応してトランジスタ５３を制御し、被試験装置５５から電流設定値の電流を流すことができる。この電流設定値は、被試験装置５５の電流容量等に対応して予め制御回路２に設定することができる。
【０００４】
【発明が解決しようとする課題】
電子回路の動作電圧の低下に対応して、その動作電源電圧は、例えば、５Ｖ，３Ｖ，１，２Ｖ等に次第に低下する傾向にある。このような低電圧の被試験装置５５の放電特性を試験する場合の負荷は、低抵抗であることが必要となる。又被試験装置５５には、トランジスタ５３と抵抗Ｒ１と接続線の抵抗分とが接続され、それらの合成インピーダンスが零ではないから、低電圧の被試験装置５５から所望の大きさの電流で放電させることが困難となる。又一次電池や二次電池の過放電時の０Ｖ付近の特性試験に於いても、所望の電流を放電させることが困難であり、又コンデンサを被試験装置５５として、その端子電圧が０Ｖとなるまで放電させることが不可能であった。
【０００５】
本発明は、前述のような問題点を解決し、低電圧の被試験装置から負荷に電流を流して放電特性等を試験すると共に、端子電圧が０Ｖ程度に低下した場合でも、電流を流すことが可能な電子負荷装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の電子負荷装置は、（１）電池，コンデンサ等の被試験装置５の負荷として動作するトランジスタ３と、電流設定値に従った電流をトランジスタ３に流すように制御する制御回路２とを含む電子負荷装置１であって、被試験装置５の端子電圧を検出し、この端子電圧と同一極性のバイアス電圧ＶＢを端子電圧に加算し、且つ端子電圧が設定値以下に低下した時に、バイアス電圧ＶＢを低下又は出力停止とするバイアス電源回路６を設けた構成とする。
【０００７】
又（２）バイアス電源回路６は、被試験装置５の端子電圧を検出し、この端子電圧が設定値以下に低下した時に、バイアス電圧ＶB を低下又は出力停止とする構成を備えることができる。
【０００８】
又（３）被試験装置５の端子電圧を検出し、この端子電圧が設定値以下に低下した時に、この被試験装置５とトランジスタ３との間を切り離す保護スイッチを設けることができる。
【０００９】
又（４）制御回路２は、被試験装置５の端子電圧を検出し、この端子電圧が設定値以下に低下した時に、トランジスタ３をオフ状態に制御する構成を備えることができる。
【００１０】
又（５）電流検出値と電流設定値とを比較してトランジスタを制御する演算増幅器と、被試験装置の端子電圧を検出し、この端子電圧に対応した電流設定値を出力する制御回路とを備えることができる。
【００１１】
【発明の実施の形態】
図１は本発明の原理説明図であり、１は電子負荷装置、２は制御回路、３はトランジスタ、４は演算増幅器、５は被試験装置、６はバイアス電源回路、Ｒ１，Ｒ２は抵抗を示す。又被試験装置５から電子負荷装置１への入力電圧をＶIN、電子負荷装置１への入力電流をＩIN、バイアス電源回路６からのバイアス電圧をＶB 、トランジスタ３のコレクタ・エミッタ間電圧をＶCE、抵抗Ｒ１の入力電流ＩINによる端子電圧をＶR として示す。
【００１２】
バイアス電源回路６を設けない場合、被試験装置５と電子負荷装置１との接続線の抵抗をＲL とし、被試験装置５から電流ＩINを流す為には、
ＶIN＞ＩIN（ＲL ＋Ｒ１）＋ＶCE                            …（１）
の条件が必要である。又トランジスタ３を電界効果トランジスタ（ＦＥＴ）とした場合、そのオン抵抗をＲONとすると、
ＶIN＞ＩIN（ＲL ＋Ｒ１＋ＲON）                            …（２）
の条件が必要である。
【００１３】
従って、電子負荷装置１に入力される被試験装置５からの入力電圧ＶINが、前述の条件以下であると、所望の電流ＩINを流すことができなくなる。即ち、被試験装置５が低電圧の一次電池，二次電池の場合、特に端子電圧が０Ｖ近くになる場合は、電流ＩINを流すことができなくなる。
【００１４】
そこで、バイアス電圧ＶB を、
ＶB ≧ＩIN（ＲL ＋Ｒ１）＋ＶCE                            …（３）
に設定するか、又はトランジスタ３を電界効果トランジスタ（ＦＥＴ）とした場合に、
ＶB ≧ＩIN（ＲL ＋Ｒ１＋ＲON）                            …（４）
に設定し、被試験装置５の端子電圧にバイアス電圧ＶB を加算するように直列的にバイアス電源回路６を接続して、電子負荷装置１の内部インピーダンスを補償すものである。それにより、低電圧の被試験装置５であっても、又端子電圧が０Ｖの場合でも、電流ＩINを流すことができる。例えば、コンデンサを被試験装置５とした場合、完全放電により端子電圧を０Ｖとすることがあるが、このような０Ｖの場合でも、前述のバイアス電源回路６を接続することによって、電子負荷装置１により被試験装置５に電流を流すことができる。
【００１５】
図２は本発明の第１の実施の形態の説明図であり、図１と同一符号は同一部分を示し、７はバイアス電源回路、７−１は直流電源、７−２はスイッチングトランジスタ、７−３はコンデンサ、７−４はトランス、７−５，７−６はダイオード、７−７はチョークコイル、７−８はコンデンサ、７−９は制御回路であり、フォワードコンバータの構成を適用した場合の要部を示す。即ち、コンデンサ７−８の両端の電圧（バイアス電圧ＶB ）を制御回路７−９により検出し、設定された電圧となるように、スイッチングトランジスタ７−２のオン期間を制御し、トランス７−４の一次巻線に流れる電流をオン，オフし、そのトランス７−４の二次巻線に誘起する電圧を、ダイオード７−５，７−６とチョークコイル７−７とコンデンサ７−８とからなる整流平滑回路により整流出力するものである。
【００１６】
なお、バイアス電源回路７は、図示のフォワードコンバータ構成のみでなく、設定されたバイアス電圧ＶＢを出力できる他の構成のスイッチング電源装置も適用可能である。
【００１７】
このバイアス電源回路７の＋側をトランジスタ３に、又−側を被試験装置５側にそれぞれ接続し、被試験装置５の端子電圧にバイアス電圧ＶB を加算する。このバイアス電圧ＶB は、前述のように、トランジスタ３のコレクタ・エミッタ間電圧ＶCEと、抵抗Ｒ１の電圧降下ＶR と、接続線の抵抗による電圧降下とを補償する値とすることにより、被試験装置５の端子電圧が低電圧の場合でも又０Ｖの場合でも、トランジスタ３を介して電流ＩINを流すことができる。この場合の電流ＩINは、制御回路２から演算増幅器４に入力する電流設定値に対応して制御される。
【００１８】
又バイアス電源回路７としてスイッチング電源装置を用いた場合、トランジスタ３や制御回路２等の障害により、設定電流を超える過電流が流れると、被試験装置５が焼損する場合があるが、スイッチング電源装置には過電流保護機能を備えている場合が一般的であり、例えば、電流ＩINを検出し、設定値を超えた過電流状態となると、制御回路７−９によりスイッチングトランジスタ７−２のオン期間を短くして出力電圧を垂下させる。即ち、バイアス電圧ＶB を垂下させて、電流ＩINを制限することができる。従って、被試験装置５を保護することができる。
【００１９】
図３は本発明の第２の実施の形態の説明図であり、１１は電子負荷装置、１２は制御回路、１３はトランジスタ、１４は演算増幅器、１５は被試験装置、１６はバイアス電源回路、１７は演算増幅器、Ｒ１，Ｒ２，Ｒ３は抵抗を示す。この実施の形態は、バイアス電源回路１６からのバイアス電圧ＶB を被試験装置５の端子電圧に加算するように接続し、被試験装置１５の端子電圧と設定電圧ＶS とを演算増幅器１７により比較し、端子電圧が設定電圧ＶS 以下に低下した時に、被試験装置１５の放電終了として、過放電防止又は逆充電防止の為に、バイアス電源回路１６からのバイアス電圧ＶB を低下或いはバイアス電圧ＶB の出力停止を行う場合を示す。
【００２０】
又制御回路１２からの電流設定値に従ってトランジスタ１３が制御され、被試験装置１５からの電流ＩINを電流設定値となるように制御する電子負荷装置１１としての動作は、前述の実施の形態と同様である。又バイアス電源回路１６は、前述のように、スイッチング電源装置を用いた場合、制御回路７−９（図２参照）の制御によってスイッチングトランジスタ７−２をオフとし、被試験装置１５に流れる電流ＩINを零として、被試験装置１５がバイアス電圧ＶB により逆充電されるのを防止することができる。
【００２１】
図４は本発明の第３の実施の形態の説明図であり、２１は電子負荷装置、２２は制御回路、２３はトランジスタ、２４は演算増幅器、２５は被試験装置、２６はバイアス電源回路、２７は演算増幅器、２８はリレー等のスイッチ回路、２９はダイオード、３０はラッチ回路、ｒｓはパワーオンリセット等のリセット信号を示す。
【００２２】
この実施の形態は、被試験装置２５の端子電圧と設定電圧ＶS とを演算増幅器２７により比較し、端子電圧が設定電圧ＶS 以下に低下した時の演算増幅器２７の出力信号をラッチ回路３０によりラッチして、スイッチ回路２８をオフとし、被試験装置２５からの電流ＩINを遮断する。それにより、被試験装置２５の過放電を防止することができる。又バイアス電圧ＶB により被試験装置２５の逆充電を防止することができる。又スイッチ回路２８をリレーにより構成した場合、ラッチ回路２８にリレーの駆動回路を含ませることができる。又ラッチ回路２８は、リセット信号ｒｓによりリセットし、それにより、スイッチ回路２８をオンとして、次の被試験装置２５の放電試験を行うことができる。
【００２３】
又演算増幅器２７による被試験装置２５の端子電圧が設定値Ｖｓより低下したことを検出した検出信号を制御回路２２に入力し、制御回路２２から演算増幅器２４に入力する電流設定値を低減し、トランジスタ２３に流れる電流を抑制するか、又はカットオフ状態に制御して、電流ＩINを遮断することができる。
【００２４】
又ダイオード２９を被試験装置２５からの入力電圧INに対して逆極性で接続し、バイアス電圧ＶB をこのダイオード２９の順方向電圧にクランプして、低電圧の被試験装置２５の逆充電を防止することもできる。この場合のダイオード２９は、電子負荷装置２１に流すことができる最大電流Ｉｍａｘより大きい電流Ｉｒを流すことができる容量とし、又電子負荷装置２１に印加される最大電圧Ｖｍａｘより大きい逆耐圧電圧を有する構成とすることができる。又ダイオード２９を複数直列に接続してクランプ電圧を選定することもできる。
【００２５】
図５は本発明の第４の実施の形態の説明図であり、３１は電子負荷装置、３２は制御回路、３３はトランジスタ、３４は演算増幅器、３５は被試験装置、３６はバイアス電圧ＶB を出力するバイアス電源回路、３７は差動増幅器、Ｒ１〜Ｒ４は抵抗を示す。
【００２６】
図５の（Ｂ）は、全体構成を示す図５の（Ａ）に於ける制御回路３２の構成の一例の要部を示し、差動増幅器３７と被試験装置３５の両端子とを接続線により接続する。差動増幅器３７は、接続線に重畳された同相ノイズを除去して被試験装置３５の両端子間の電圧を検出し、抵抗Ｒ３，Ｒ４により分圧して、演算増幅器３４に入力する。又演算増幅器３４に、前述の各実施の形態と同様に、電流ＩINに対応する抵抗Ｒ１の両端の電圧を入力するから、被試験装置３５の電圧に対応した電流ＩINを流すことができる。即ち、電子負荷装置３１を定抵抗特性とすることができる。
【００２７】
このような構成により、バイアス電源回路３６をスイッチング電源装置とし、バイアス電圧ＶB にリップルが含まれる場合でも、被試験装置３５の電圧を検出して電流ＩINを制御することから、バイアス電圧ＶB に含まれるリップルの影響を受けない電流とすることができる。
【００２８】
又制御回路３２は、前述の定抵抗特性以外に、定電流特性や定電力特性等となるように構成することも可能である。又電子負荷装置のトランジスタは、バイポーラトランジスタのみでなく、電界効果トランジスタ等を用いることも可能であり、又設定したプログラムに従って流れる電流ＩINを制御するように、制御回路を構成することも可能である。又被試験装置が二次電池の場合、充電装置と組合せて、充放電特性の試験を行う構成とすることも可能である。
【００２９】
【発明の効果】
以上説明したように、本発明は、一次電池，二次電池，コンデンサ等の被試験装置５の負荷として動作するトランジスタ３と、制御回路２とを含む電子負荷装置１であって、被試験装置５の端子電圧にバイアス電圧ＶB を加算するように接続したバイアス電源回路６を設けたものであり、このバイアス電圧ＶB により電子負荷装置１の内部インピーダンスを補償することができるから、被試験装置５が低電圧の場合或いは端子電圧が０Ｖの場合でも、電流ＩINを流して、試験を行うことができる。
【００３０】
又被試験装置５の端子電圧が設定値以下に低下した時に、バイアス電圧ＶB の低下或いは遮断或いはトランジスタ３をオフさせることにより、被試験装置５の端子電圧が０Ｖ或いはその近くまで放電させることが可能となると共に、それ以上の放電を行った時のバイアス電圧ＶB による逆充電を防止し、被試験装置５を保護することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明の第１の実施の形態の説明図である。
【図３】本発明の第２の実施の形態の説明図である。
【図４】本発明の第３の実施の形態の説明図である。
【図５】本発明の第４の実施の形態の説明図である。
【図６】従来例の説明図である。
【符号の説明】
１  電子負荷装置
２  制御回路
３  トランジスタ
４  演算増幅器
５  被試験装置
６  バイアス電源回路
ＶIN  入力電圧
ＩIN  入力電流
ＶB   バイアス電圧
【図１】
0003653664.tif 000002
【図２】
0003653664.tif 000003
【図３】
0003653664.tif 000004
【図４】
0003653664.tif 000005
【図５】
0003653664.tif 000006
【図６】
0003653664.tif 000007