(57)【特許請求の範囲】
【請求項１】
複数のシンボルにより構成されるとともに、先頭部にスタートコードが付与されたフレームを単位としてネットワークを伝送されてくるビットストリームを中継する中継装置において、
前記ビットストリームを受信する受信手段と、
前記ビットストリームから前記スタートコードを検出するスタートコード検出手段と、
受信した前記ビットストリームから前記スタートコードが検出される度に初期化され、１シンボル周期でアクティブとなる第１のタイミング信号である受信タイミングを発生する第１のタイミング信号発生手段と、
前記受信タイミングに同期して前記ビットストリームをサンプリングするサンプリング手段と、
前記サンプリング手段によって取得されたサンプリングデータを記憶する第１の記憶手段と、
送信しようとする自己のデータを記憶する第２の記憶手段と、
前記第２の記憶手段から、前記データを読み出す読み出し手段と、
読み出された前記データを送信する場合に参照され、１シンボル周期でアクティブとなる第２のタイミング信号である送信タイミングを発生する第２のタイミング信号発生手段と、
読み出された前記データを前記送信タイミングに同期して送信する送信手段と、
前記データの送信中に前記ビットストリームを受信した場合、前記第２のタイミング信号発生手段を初期化せずに前記受信タイミングとは独立して前記送信タイミングを自走させ、前記データの送信中でないときには、前記送信タイミングを、前記受信タイミングに同期させる同期手段と、
を有し、前記データの送信中に前記ビットストリームを受信したときは、互いに独立した前記送信タイミングと前記受信タイミングとを用いて、前記データの送信処理と、前記ビットストリームの受信処理とを並列して行い、前記データを送信していないときに前記ビットストリームを受信したときは、同期させた前記送信タイミングと前記受信タイミングとを用いて、前記ビットストリームの中継処理を行うことを特徴とする中継装置。
【請求項２】
中継処理を行う場合には、前記スタートコード検出手段によって前記スタートコードが検出されたことを受け、受信した前記ビットストリームを前記スタートコード分だけ遅延した後、前記送信手段に直接供給して送信させる直接供給手段を更に有することを特徴とする請求項１記載の中継装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は中継装置に関し、特に、複数のシンボルにより構成されるとともに、先頭部にスタートコードが付与されたフレームを単位としてネットワークを伝送されてくるビットストリームを中継する中継装置に関する。
【０００２】
【従来の技術】
例えば、ＬＡＮ（Local Area Network）などを相互に接続する場合には、中継装置を用いる必要がある。
【０００３】
このような中継装置を用いて、例えば、スタートコードとエンドコードが付与されたフレームを単位として伝送されてくるデータを中継する場合には、スタートコードを検出すると同時に受信と中継処理を開始し、フレームのエンドコードの検出で前述の処理を終了する方法が知られている。
【０００４】
【発明が解決しようとする課題】
ところで、前述した従来の中継装置では、受信処理と送信処理は同一のタイミングで行われていたため、例えば、データを送信中に他のデータを受けた場合であって、データの受信のタイミングがデータの送信のタイミングと同期していない場合には受信動作を行うことができないという問題点があった。
【０００５】
特に、リング型ネットワークでは、中継装置が送信したデータは所定の時間が経過した後に戻ってくることになるので、送信処理と受信処理を同時に行う必要がある。しかしながら、送信したデータが戻るまでの時間はシステムの構成やシステムの状態によって一定とはならないため、送信と受信のタイミングが一致せず、データの中継を行うことが困難であるという問題点があった。
【０００６】
本発明はこのような点に鑑みてなされたものであり、受信データの入力のタイミングに無関係に、送信処理と受信処理を同時に行うことが可能な中継装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明では上記課題を解決するために、複数のシンボルにより構成されるとともに、先頭部にスタートコードが付与されたフレームを単位としてネットワークを伝送されてくるビットストリームを中継する中継装置において、前記ビットストリームを受信する受信手段と、前記ビットストリームから前記スタートコードを検出するスタートコード検出手段と、受信した前記ビットストリームから前記スタートコードが検出される度に初期化され、１シンボル周期でアクティブとなる第１のタイミング信号である受信タイミングを発生する第１のタイミング信号発生手段と、前記受信タイミングに同期して前記ビットストリームをサンプリングするサンプリング手段と、前記サンプリング手段によって取得されたサンプリングデータを記憶する第１の記憶手段と、送信しようとする自己のデータを記憶する第２の記憶手段と、前記第２の記憶手段から、前記データを読み出す読み出し手段と、読み出された前記データを送信する場合に参照され、１シンボル周期でアクティブとなる第２のタイミング信号である送信タイミングを発生する第２のタイミング信号発生手段と、読み出された前記データを前記送信タイミングに同期して送信する送信手段と、前記データの送信中に前記ビットストリームを受信した場合、前記第２のタイミング信号発生手段を初期化せずに前記受信タイミングとは独立して前記送信タイミングを自走させ、前記データの送信中でないときには、前記送信タイミングを、前記受信タイミングに同期させる同期手段と、を有し、前記データの送信中に前記ビットストリームを受信したときは、互いに独立した前記送信タイミングと前記受信タイミングとを用いて、前記データの送信処理と、前記ビットストリームの受信処理とを並列して行い、前記データを送信していないときに前記ビットストリームを受信したときは、同期させた前記送信タイミングと前記受信タイミングとを用いて、前記ビットストリームの中継処理を行うことを特徴とする中継装置が提供される。
【０００８】
ここで、受信手段は、ビットストリームを受信する。スタートコード検出手段は、ビットストリームからスタートコードを検出する。第１のタイミング信号発生手段は、受信したビットストリームからスタートコードが検出される度に初期化され、１シンボル周期でアクティブとなる第１のタイミング信号である受信タイミングを発生する。サンプリング手段は、受信タイミングに同期してビットストリームをサンプリングする。第１の記憶手段は、サンプリング手段によって取得されたサンプリングデータを記憶する。第２の記憶手段は、送信しようとする自己のデータを記憶する。読み出し手段は、第２の記憶手段から、データを読み出す。第２のタイミング信号発生手段は、読み出されたデータを送信する場合に参照され、１シンボル周期でアクティブとなる第２のタイミング信号である送信タイミングを発生する。送信手段は、読み出されたデータを送信タイミングに同期して送信する。同期手段は、データの送信中にビットストリームを受信した場合、第２のタイミング信号発生手段を初期化せずに受信タイミングとは独立して送信タイミングを自走させ、データの送信中でないときには、送信タイミングを、受信タイミングに同期させる。そして、中継装置は、データの送信中にビットストリームを受信したときは、互いに独立した送信タイミングと受信タイミングとを用いて、データの送信処理と、ビットストリームの受信処理とを並列して行い、データを送信していないときにビットストリームを受信したときは、同期させた送信タイミングと受信タイミングとを用いて、ビットストリームの中継処理を行う。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の原理を説明する原理図である。この図に示すように、本発明の中継装置は、受信手段１、スタートコード検出手段２、第１のタイミング信号発生手段３、サンプリング手段４、第１の記憶手段５、第２の記憶手段６、読み出し手段７、第２のタイミング信号発生手段８、同期手段９、送信手段１０、および、直接供給手段１１によって構成されている。
【００１０】
受信手段１は、ネットワークを介して伝送されてきたビットストリームを受信する。
スタートコード検出手段２は、受信手段１によって受信されたビットストリームからスタートコードを検出する。
【００１１】
第１のタイミング信号発生手段３は、スタートコード検出手段２によってスタートコードが検出された場合に初期化され、それ以降は１シンボル周期でアクティブとなる第１のタイミング信号を発生する。
【００１２】
サンプリング手段４は、第１のタイミング信号に同期してビットストリームをサンプリングする。
第１の記憶手段５は、サンプリング手段によって取得されたデータを記憶する。
【００１３】
第２の記憶手段６は、送信しようとするデータを記憶している。
読み出し手段７は、第２の記憶手段６から送信しようとするデータを読み出す。
【００１４】
第２のタイミング信号発生手段８は、読み出し手段７によって読み出されたデータを送信する場合に参照され、１シンボル周期でアクティブとなる第２のタイミング信号を発生する。
【００１５】
送信手段１０は、読み出し手段７によって読み出されたデータを第２のタイミング信号に同期して送信する。
同期手段９は、自己のデータを送信していない場合には、第２のタイミング信号発生手段８が発生する第２のタイミング信号を、第１のタイミング信号発生手段３が発生する第１のタイミング信号に同期させる。
【００１６】
直接供給手段１１は、データを中継する場合には、スタートコード検出手段２によってスタートコードが検出されたことを受け、受信手段１によって受信されたビットストリームをスタートコード分だけ遅延した後、送信手段１０に直接供給して送信させる。
【００１７】
次に、本発明の原理図の動作について説明する。
以下では、図１に示す中継装置が処理の対象とするデータの構造を図２を参照して説明した後、図３に示すタイミングチャートを参照してその動作について説明する。
【００１８】
図２は、図１に示す中継装置が処理の対象とするデータ（フレーム）の構造の一例を示す図である。この図に示すように、フレームは、スタートデリミタ（ＳＤ）部、データ（ＤＴ）部、フレームチェックシーケンス（ＦＣＳ）部、および、エンドデリミタ（ＥＤ）部によって構成されている。
【００１９】
スタートデリミタ部は、それぞれが５ビットからなる２つのシンボルによって構成されているスタートコードである。スタートデリミタ部に含まれているシンボルの組み合わせによってフレームは２つに分類される。即ち、シンボル「Ｊ」とシンボル「Ｋ」を含むフレーム（図２（Ａ））と、シンボル「Ｊ」とシンボル「Ｊ」を含むフレーム（図２（Ｂ））の２種類である。
【００２０】
次に、図１に示す原理図の動作について説明する。
図３は、図１に示す原理図の動作を示すタイミングチャートである。
いま、中継装置が第２の記憶手段６に記憶されている所定のデータを送信中であるとする。その場合、第２の記憶手段６に記憶されているデータが読み出し手段７によって読み出されて送信手段１０に供給される。
【００２１】
送信手段１０は、第２のタイミング信号発生手段８が発生する第２のタイミング信号（図３（Ｄ））がアクティブ（この例では、“Ｈ”の状態）となるタイミングに同期してデータを送信する。その結果、送信手段１０からは、図３（Ｂ）に示すようにデータがシンボル単位で送出されることになる。この例では、期間Ｐ１〜Ｐ８にかけてはデータ部（ＤＴ）が送出され、期間Ｐ９ではフレームチェックシーケンス部（ＦＣＳ）が、また、期間Ｐ１０，Ｐ１１では、エンドデリミタ部（ＥＤ）がそれぞれ送出されている。なお、図３においては、説明を簡潔にするためにデータ構造を一部簡略化して示している。
【００２２】
このようにデータを送信している最中に、図３（Ａ）に示すように、１／２シンボル分のずれを有するフレームを受信したとすると、受信手段１は、受信信号（図３（Ａ））をスタートコード検出手段２に供給する。
【００２３】
スタートコード検出手段２が、受信信号に含まれているスタートコード（この例ではスタートデリミタ）を検出すると、第１のタイミング信号発生手段３は第１のタイミング信号を初期化する。この例では、期間Ｐ３〜Ｐ５においてスタートコードが受信され、期間Ｐ６において第１のタイミング信号が初期化されて受信信号と同期がとられている。
【００２４】
サンプリング手段４は、スタートコードが検出されると、第１のタイミング信号に同期して受信信号をサンプリングし、第１の記憶手段５に供給する処理を開始する。その結果、受信されたデータは、第１の記憶手段５の所定の領域に逐次格納されていくことになる。
【００２５】
受信処理が終了しても、第１のタイミング信号発生手段３は受信中と同一のタイミングで第１のタイミング信号を発生し続ける。
第２の記憶手段６に記憶されているデータの送信処理が終了すると（図３（Ｂ）の期間Ｐ１１参照）、同期手段９は、第２のタイミング信号発生手段８が発生する第２のタイミング信号を第１のタイミング信号に同期させる。その結果、図３（Ｄ）の期間Ｐ１２に示すように、第１および第２のタイミング信号が同期されることになる。
【００２６】
以上に示したように、本発明の中継装置では、データの受信のタイミングに拘わらず、送信処理と受信処理とを並行して実行することが可能となる。
なお、データの中継処理を行う場合には、受信手段１によって受信されたデータを直接供給手段１１が２シンボル分だけ遅延した後、送信手段１０に供給して送信させる。
【００２７】
このような処理によれば、受信されたデータを最小の遅延で中継することが可能となる。
なお、図１においては、第１の記憶手段５と第２の記憶手段６とを別々の構成としたが、これらを同一の構成としてもよい。
【００２８】
次に、図４を参照して本発明の実施の形態について説明する。
図４は、本発明の実施の形態の構成例を示す図である。この図では、中継装置２０−１〜２０−４が、ネットワーク２１−１〜２１−４によって相互に接続されており、中継装置２０−１→中継装置２０−２→中継装置２０−３→中継装置２０−４の順番にデータが伝送されていく。
【００２９】
図５は、図４に示す中継装置２０の詳細な構成例を示すブロック図である。
この図において、ＣＰＵ（Central Processing Unit ）２０ａは、各種演算処理を行うとともに、装置の各部を制御する。
【００３０】
ＲＯＭ（Read Only Memory）２０ｂは、ＣＰＵ２０ａが実行する基本的なプログラムやデータ等を記憶している。
ＲＡＭ（Random Access Memory）２０ｃは、ＣＰＵ２０ａが各種演算処理や制御処理を実行する場合に、演算途中のデータや実行中のプログラムを一時的に格納する。
【００３１】
画像駆動部２０ｄは、ＣＰＵ２０ａから供給された文字コードやグラフィックコードに対応するビットマップデータを生成し、そのビットマップデータに対応する映像信号を表示装置３０に対して出力する。
【００３２】
表示装置３０は、例えば、ＣＲＴ（Cathode Ray Tube）モニタ等によって構成されており、画像駆動部２０ｄから供給された画像信号を表示出力する。
ＨＤＤ（Hard Disk Drive ）２０ｅは、ＯＳ（Operating System）やアプリケーションソフト等を記憶している。
【００３３】
インターフェース２０ｆは、送受信部２０ｈとの間でデータを授受する場合に、相互のデータ形式を変換する。
バス２０ｇは、ＣＰＵ２０ａと他の装置とを接続し、これらの間でデータを伝送する。
【００３４】
送受信部２０ｈは、ネットワークを伝送されてきたデータを受信するとともに、ネットワークに対してデータを送出する。なお、この送受信部２０ｈは、通信プロトコルの最下層である物理層に対応する処理を行う。
【００３５】
図６は、図５に示す送受信部２０ｈの詳細な構成例を示すブロック図である。この図において、シフトレジスタ４０は、１０ビットのレジスタであり、第０ビット目に入力されたビットデータを図示せぬクロック信号に同期して１ビットずつシフトする。そして、第９ビットまで達した場合にはそのデータは次のクロックで破棄する。なお、シフトレジスタ４０に格納されている第０〜第９ビット目のデータは、１０ビットのパラレルデータとして出力される。
【００３６】
デコーダ４１は、シフトレジスタ４０から出力されたパラレルデータがスタートコードである場合には、ＳＤ信号を“Ｈ”の状態とし、それ以外の場合には“Ｌ”の状態とする。即ち、フレームが受信され、そのフレームのスタートコード部が検出された場合には“Ｈ”の状態とされる。
【００３７】
デコーダ４２は、シフトレジスタ４０から出力されたデータがエンドコードを含んでいる場合には、ＥＤ信号を“Ｈ”の状態とし、それ以外の場合には“Ｌ”の状態とする。即ち、ネットワークからフレームが受信され、そのフレームのエンドコード部が検出された場合には“Ｈ”の状態とされる。
【００３８】
中継制御部４３は、ＳＤ信号およびＴＸＳＥＬ信号（後述する）を参照して、受信処理を行う場合に参照されるＲＳＹＭ信号と、送信処理を行う場合に参照されるＴＳＹＭ信号とを生成する。
【００３９】
デコーダ４４は、ＳＤ信号が“Ｈ”の状態とされると、ＲＳＹＭ信号に同期して、シフトレジスタ４０から出力される第０〜第４ビット目のデータを対応する４ビットのデータに復号して出力し、ＥＤ信号が“Ｈ”の状態となるまで同様の動作を繰り返す。なお、このようにして生成されたデータは、インターフェース２０ｆに供給される。
【００４０】
エンコーダ４５は、インターフェース２０ｆを介して供給された送信しようとする４ビットのデータを、送信用の５ビットのデータに符号化してシフトレジスタ４６に供給する。
【００４１】
なお、ネットワークに対して送出するデータを符号化するのは、送出されるビットストリームが“１”の状態を継続することを防止するためである。このようにすることで、直流成分を伝送する必要がなくなるため、ネットワークに要求される伝送帯域幅を削減することができる。
【００４２】
シフトレジスタ４６は、エンコーダ４５から供給される５ビットのデータを入力し、ＴＳＹＭ信号が“Ｈ”の状態となることを契機として、図示せぬクロック信号に同期してエンコーダ４５から供給される５ビットデータを取り込み、第４ビット目から第０ビット目に向けて１ビットずつシフトするとともに、第０ビット目のデータをマルチプレクサ４７に対して供給する。
【００４３】
マルチプレクサ４７は、中継装置が自己のデータを送信する場合に“Ｈ”の状態とされるＴＸＳＥＬ信号が“Ｈ”の状態である場合にはシフトレジスタ４６の出力を選択し、また、ＴＸＳＥＬ信号が“Ｌ”の状態である場合にはシフトレジスタ４０から出力される第９ビット目を選択し、ネットワークに対して送出する。
【００４４】
なお、図１に示す原理図と図５および図６に示す実施の形態の対応関係（但し一例）を以下に示す。
即ち、受信手段１の機能は、シフトレジスタ４０が実現する。スタートコード検出手段２の機能は、デコーダ４１が実現する。第１のタイミング信号発生手段３の機能は、中継制御部４３が実現する。
【００４５】
サンプリング手段４の機能は、デコーダ４４とインターフェース２０ｆとが実現する。第１の記憶手段５および第２の記憶手段６の機能は、ＲＡＭ２０ｃまたはＨＤＤ２０ｅが実現する。
【００４６】
読み出し手段７の機能は、ＣＰＵ２０ａが実現する。第２のタイミング信号発生手段８の機能は、中継制御部４３が実現する。
同期手段９の機能は、中継制御部４３が実現する。送信手段１０の機能は、マルチプレクサ４７が実現する。直接供給手段１１の機能は、シフトレジスタ４０とマルチプレクサ４７とが実現する。
【００４７】
次に、図７〜図９に示すタイミングチャートを参照して以上の実施の形態の動作について説明する。
図７は、図５および図６に示す実施の形態が中継処理を行う場合のタイミングチャートである。
【００４８】
いま、シフトレジスタ４０がネットワークから図７（Ａ）に示すようなフレームを入力したとすると、このデータ（ビットデータ）は、シフトレジスタ４０の第０ビット目に供給され、図示せぬクロック信号に同期して１ビットずつシフトされる。
【００４９】
シフトレジスタ４０から出力されるパラレルデータは、デコーダ４１によって常に監視されており、受信データがスタートコードである場合（シンボルＪおよびＫ（またはＪ）が受信された場合）には、デコーダ４１は、その出力であるＳＤ信号（図７（Ｂ））を“Ｈ”の状態とする。
【００５０】
すると、中継制御部４３は、ＳＤ信号が“Ｈ”の状態とされたことを受け、ＲＳＹＭ信号（図７（Ｄ））を初期化する。その結果、ＲＳＹＭ信号は、各シンボルの終端で“Ｈ”の状態となるように較正される。
【００５１】
このとき、ＴＸＳＥＬ信号（図７（Ｇ））は、“Ｌ”の状態（自己のデータを送信していない状態）であることから、中継制御部４３は、ＴＳＹＭ信号（図７（Ｅ））をＲＳＹＭ信号に同期させる。その結果、ＴＳＹＭ信号とＲＳＹＭ信号は同一のタイミングの信号となる。
【００５２】
デコーダ４４は、ＳＤ信号が“Ｈ”の状態となると同時に、シフトレジスタ４０から出力される第０〜第４ビットのデータを４ビットのデータに復号してインターフェース２０ｆに供給する。インターフェース２０ｆは、ＲＳＹＭ信号が“Ｈ”の状態となるタイミングでデコーダ４４から出力されるデータを取得し、例えば、ＲＡＭ２０ｃに供給して格納させる。
【００５３】
マルチプレクサ４７は、ＴＸＳＥＬ信号が“Ｌ”の状態であることから、シフトレジスタ４０から出力される第９ビット目のデータを選択し、ネットワークに対して出力する。シフトレジスタ４０の第９ビット目のデータは、ネットワークから取得されたデータを１０ビット分だけ遅延したものであるので、例えば、期間Ｐ１において受信されたシンボル「Ｊ」の最初のビットは、期間Ｐ３から送信が開始されることになる。
【００５４】
次に、送信処理について説明する。
図８は、本実施の形態が自己のデータをネットワークに対して送信する場合のタイミングチャートである。
【００５５】
データを送信する場合には、インターフェース２０ｆは、ＴＸＳＥＬ信号（図８（Ｇ））を“Ｈ”の状態とするとともに、送信しようとするデータを、例えば、ＲＡＭ２０ｃから読み出してエンコーダ４５に供給する。
【００５６】
図８の場合では、期間Ｐ１の終端においてＴＸＳＥＬ信号が“Ｈ”の状態とされるとともに、期間Ｐ２においてエンコーダ４５に対するデータの送信が開始される（図８（Ｈ）参照）。
【００５７】
エンコーダ４５に供給されたデータは、伝送用の５ビットのデータに符号化され、シフトレジスタ４６に供給される。
シフトレジスタ４６は、ＴＳＹＭ信号の立ち下がりに同期して、ビット０のデータをマルチプレクサ４７に供給するとともに、図示せぬクロック信号に同期してビットのシフトを開始する。
【００５８】
その結果、エンコーダ４５から供給されたデータは、ＴＳＹＭ信号の立ち下がりを契機として、図示せぬ内部クロックに同期してマルチプレクサ４７を介して１ビットずつネットワークに送出されることになる。
【００５９】
データの送信が終了するとインターフェース２０ｆは、ＴＸＳＥＬ信号を“Ｌ”の状態とする（図８（Ｇ）期間Ｐ１２以降参照）。
以上の処理によれば、ＲＡＭ２０ｃまたはＨＤＤ２０ｅに格納されているデータをネットワークに対して送信することが可能となる。
【００６０】
次に、データを送信中に他のデータの受信処理を並行して行う場合の動作について説明する。
図９は、データを送信中に他のデータの受信処理を並行して行う場合のタイミングチャートである。
【００６１】
いま、ＲＡＭ２０ｃまたはＨＤＤ２０ｅに格納されているデータが、ネットワークに対して送信されているとする。そのような場合において、ネットワークから図９（Ａ）に示すデータを受信したとすると、デコーダ４１は、シフトレジスタ４０に対してスタートコードが全て格納されるタイミングでＳＤ信号を“Ｈ”の状態とする。この例では、期間Ｐ４においてＳＤ信号が“Ｈ”の状態とされている。
【００６２】
中継制御部４３は、ＳＤ信号が“Ｈ”の状態とされたことを受けて、ＲＳＹＭ信号を初期化する。この例では、期間Ｐ４においてＲＳＹＭ信号が初期化されており、それ以降は、ＲＳＹＭ信号は受信データの各シンボルの終端部に同期している。
【００６３】
一方、ＴＳＹＭ信号は、ＲＳＹＭ信号の初期化とは無関係であるので、マルチプレクサ４７は、以前と変わらぬタイミングでデータをネットワークに送信し続ける。
【００６４】
そして、エンドコードが受信されると、デコーダ４２はＥＤ信号を“Ｈ”の状態とする。その結果、デコーダ４４はデコード処理を停止するので受信処理が終了する。図９の例では、期間Ｐ９〜Ｐ１１においてエンドコードが入力されており、エンドコードが全て受信されるタイミング（期間Ｐ１１）でＥＤ信号が“Ｈ”の状態とされて受信処理を終了する。
【００６５】
マルチプレクサ４７からのデータ送信処理が終了すると、ＴＸＳＥＬ信号が“Ｌ”の状態とされる。ＴＸＳＥＬ信号が“Ｌ”の状態にされると、中継制御部４３は、ＴＳＹＭ信号をＲＳＹＭ信号に同期させる。その結果、図９の期間Ｐ１５に示すように、ＴＳＹＭ信号とＲＳＹＭ信号とが同期することになる。
【００６６】
以上の実施の形態によれば、受信処理と送信処理を別のタイミング信号に同期して行うようにしたので、送信処理中に受信処理を並行して行うことが可能となる。
【００６７】
【発明の効果】
以上説明したように本発明では、ネットワークからビットストリームを受信し、ビットストリームからスタートコードが検出された場合に初期化され、それ以降は１シンボル周期でアクティブとなる第１のタイミング信号を発生し、この第１のタイミング信号に同期してビットストリームをサンプリングして記憶する。データを送信する場合には、１シンボル周期でアクティブとなる第２のタイミング信号を発生し、送信しようとするデータを読み出してこの第２のタイミング信号に同期して送信する。そして、自己のデータを送信していない場合には、第２のタイミング信号を第１のタイミング信号に同期させるようにしたので、データの受信のタイミングに拘わらず、データの送信処理と受信処理を並行して行うことが可能となる。
また、データの送信中にビットストリームを受信したときは、互いに独立した送信タイミングと受信タイミングとを用いて、データの送信処理と、ビットストリームの受信処理とを並列して行い、データを送信していないときにビットストリームを受信したときは、同期させた送信タイミングと受信タイミングとを用いて、ビットストリームの中継処理を行う構成とした。これにより、中継装置が上位プロトコル側で設定したデータをネットワークへ送信する場合や、ネットワークを通じて送信されてきたビットストリームを受信して、ネットワークへ中継する場合において、送信と受信のタイミングが一致していなくても、送信処理及び受信処理を常に同時に行うことができ、高品質な中継動作を行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の原理を示す原理図である。
【図２】図１に示す中継装置が処理の対象とするデータ（フレーム）の構造の一例を示す図である。
【図３】図１に示す原理図の動作を示すタイミングチャートである。
【図４】本発明の実施の形態の構成例を示す図である。
【図５】図４に示す中継装置の詳細な構成例を示すブロック図である。
【図６】図５に示す送受信部の詳細な構成例を示すブロック図である。
【図７】図５および図６に示す実施の形態が中継処理を行う場合のタイミングチャートである。
【図８】図５および図６に示す実施の形態が自己のデータをネットワークに対して送信する場合のタイミングチャートである。
【図９】図５および図６に示す実施の形態がデータを送信中にデータの受信を同時に行う場合のタイミングチャートである。
【符号の説明】
１  受信手段
２  スタートコード検出手段
３  第１のタイミング信号発生手段
４  サンプリング手段
５  第１の記憶手段
６  第２の記憶手段
７  読み出し手段
８  第２のタイミング信号発生手段
９  同期手段
１０  送信手段
１１  直接供給手段
【図１】
0003716621.tif 000002
【図２】
0003716621.tif 000003
【図３】
0003716621.tif 000004
【図４】
0003716621.tif 000005
【図５】
0003716621.tif 000006
【図６】
0003716621.tif 000007
【図７】
0003716621.tif 000008
【図８】
0003716621.tif 000009
【図９】
0003716621.tif 000010