(57)【特許請求の範囲】
【請求項１】
自己消弧機能を有する半導体素子と、この半導体素子に逆並列に接続された帰還ダイオードを１ユニットとし、このユニットが複数個直列に接続された複数ユニットを組み合わせて構成した電力変換装置にあって、
上記複数個直列に接続された各ユニットの半導体素子にオンのゲート信号が与えられている期間中に、上記複数個直列に接続された各ユニットの半導体素子のゲート・カソード間電圧を検出し、その電圧の極性が正か負か判定する第１の判定手段と、上記判定した各電圧の極性を比較し、正・負の極性が混在しているときは故障の帰還ダイオードありと判定する第２の判定手段とで構成された判定手段を備えたことを特徴とする電力変換装置の帰還ダイオード故障検出回路。
【請求項２】
請求項１記載の電力変換装置の帰還ダイオード故障検出回路において、上記判定手段は、上記複数個直列に接続された各ユニットの半導体素子にオンのゲート信号が与えられている期間中に、上記複数個直列に接続された各ユニットの半導体素子のゲート・カソード間電圧を検出し、その電圧の極性が正か負か判定する第１の判定手段と、上記判定した各電圧の極性を比較し、正・負の極性が混在しているときは故障の帰還ダイオードありと判定する第２の判定手段と、故障の帰還ダイオードありと判定したときに、上記第１の判定手段でゲート・カソード間電圧極性が正であると、正に該当する帰還ダイオードを故障と判定する第３の判定手段で構成したことを特徴とする電力変換装置の帰還ダイオード故障検出回路。
【請求項３】
自己消弧機能を有する半導体素子と、この半導体素子に逆並列に接続された帰還ダイオードを１ユニットとし、このユニットを組み合わせて構成した電力変換装置、または、上記ユニットが複数個直列に接続された複数ユニットを組み合わせて構成した電力変換装置にあって、
上記ユニットの半導体素子にオンのゲート信号が与えられている期間中で、上記帰還ダイオードに電流が流れているときに、上記半導体素子のゲート・カソード間の電圧が正極性であると上記帰還ダイオードの故障と判定する判定手段を備えた電力変換装置の帰還ダイオード故障検出回路。
【請求項４】
請求項３記載の電力変換装置の帰還ダイオード故障検出回路において、
判定手段は、上記ユニットの半導体素子にオンのゲート信号が与えられている期間中で、上記ユニットの出力電流の方向が上記帰還ダイオードに電流が流れている方向のときに、上記半導体素子のゲート・カソード間の電圧が正極性であると上記帰還ダイオードの故障と判定する判定手段を備えた電力変換装置の帰還ダイオード故障検出回路。
【請求項５】
請求項１〜４のいずれか１項記載の帰還ダイオード故障検出回路を備え、この帰還ダイオード故障検出回路から送出された故障検出信号により電力変換動作を停止する手段を設け、電力変換用の直流コンデンサの短絡を防止するようにした電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自己消弧形半導体素子に対して逆並列接続されている帰還ダイオードの故障を検出する故障検出回路、およびこの故障検出回路を用いた電力変換装置に関する。
【０００２】
【従来の技術】
自己消弧形半導体素子は、ゲートに所定のゲート電流を与えることにより主回路電流をオン、オフでき、インバータ回路やチョッパ回路等のスイッチング素子として用いられている。
【０００３】
図２４は自己消弧形半導体素子としてゲートターンオフサイリスタ(以下略ＧＴＯ)を用いた３相ブリッジ接続の自励変換器の構成例である。同図において、１は直流電源、２は直流コンデンサ、３は自励変換変換器、４は連系リアクトル、５は変圧器、６は負荷である。
【０００４】
直流電力は自励変換器３により交流電力に変換され連系リアクトル４と変圧器５を介して負荷６に供給される。図２５は、図２４の自励変換器３を構成するＧＴＯ１個あたりの回路構成である。同図において、７はＧＴＯ、８はＧＴＯに逆並列接続された帰還ダイオード、９はＧＴＯ７を保護するスナバ回路、１０はゲート信号１１に従いＧＴＯ７にゲート電流を供給するゲートドライブ回路、１１はゲートドライブ回路に図示していない制御装置からのゲート信号である。
【０００５】
図２６に従来の、例えば特開平８−２１８６１号公報に記載の電力変換装置を構成する自己消弧形半導体素子及びスナバ回路を構成する部品の故障検出回路を示す。
図２６において図２５と同一または相当のものについては同一符号で表しその説明を省略する。２１はスナバ抵抗９３の電圧を検出する電圧検出回路であり、例えば図２７に示すようなフォトカプラなどの光結合素子を用いて構成される。図２６の回路構成では図示の＋−のように電圧が印加されると出力信号Ａは“０”、また、印加電圧“０”では出力信号Ａは“１”となる。２２は１ショット回路で前記制御装置からのＧＴＯ７のオン・オフ制御信号（ゲート信号）の内オンゲート信号２３の立上りを検出し１ショット信号を送出する回路である。２４は論理積回路（ＡＮＤ）回路である。
【０００６】
この回路の目的はＧＴＯ７の故障検出と、スナバ回路９の故障を検出し、引き続いて起こるＧＴＯ７の故障を防止することであり、スナバ回路９のスナバ抵抗９３の電圧を検出する電圧検出回路２１とゲートドライブ回路のゲート信号１１がオンを送出したときに前記電圧検出回路２１の電圧検出信号の有無によりＧＴＯ７及びスナバ回路の故障を判別する回路を備えている。
【０００７】
従来のＧＴＯ７の故障及びスナバ回路９の故障を検出する方法を理解するためにスナバ回路９の各部電圧、電流波形を図２８〜図３１を用いて説明する。図中のＶＡ−ＫはＧＴＯ７のアノード・カソード間電圧、ＩR はスナバ抵抗９３に流れる電流、ＶR はスナバ抵抗９３の電圧、ＩC はスナバコンデンサ９１に流れる電流、ＶC はスナバコンデンサ９１の電圧を示す。
【０００８】
図２８は、故障の無い正常の場合のスナバ回路９の各部の電圧及び電流波形である。ＧＴＯ７がオフ期間中はスナバコンデンサ９１には回路の直流電圧が充電されている。次いでＧＴＯ７がターンオンすると、スナバコンデンサ９１、スナバ抵抗９３、ＧＴＯ７の経路でスナバコンデンサ９１より放電電流が流れる。この放電電流の大きさはスナバコンデンサ９１の充電電圧ＶCをスナバ抵抗９３で除した値であり、スナバ抵抗９３で放電電流を抑制してＧＴＯ７タ―ンオン時のスナバコンデンサ９１からの電流責務を軽減している。放電電流は概略スナバコンデンサ９１の容量とスナバ抵抗９３の抵抗値で決まる時定数で減衰する。
又、スナバコンデンサの充電電圧ＶC も前記時定数で低下して行く。特開平８−２１８６１号公報では、スナバコンデンサ９１とスナバ抵抗９３は６μＦと５Ωを用いており、従って時定数として３０μｓ程度となる。スナバ抵抗９３には当然放電電流とスナバ抵抗値の乗算値が電圧ＶR として現われる。
【０００９】
次いでＧＴＯ７がターンオフした時の動作を説明する。ＧＴＯ７がタ―ンオフすると、主回路直流電源１よりスナバダイオ―ド９２、スナバコンデンサ９１の経路でスナバコンデンサ９１に充電電流が流れる。スナバコンデンサ９１の充電電圧ＶＣは回路の漂遊インダクタンスの電磁エネルギ分も吸収するため主回路直流電圧より若干高く充電されるが、直に放電し主回路直流電圧となる。
【００１０】
以下ＧＴＯ７のオン・オフ動作により前記現象が繰り返される。次に、ＧＴＯ７が故障した場合を図２９を参照して説明する。
ＧＴＯ７は、その内部構造が多数並列のエミッタ構造と言う特殊性から、何等かの原因で故障した場合、アノード・カソード間、ゲート・カソード間が短絡状態となり、開放故障は皆無である。従って、スナバ回路９には電圧、電流が印加されず電圧、電流が“０”の状態となる。
【００１１】
次に、スナバ回路９が故障した場合について説明する。スナバ回路９はスナバコンデンサ９１、スナバ抵抗９３、スナバダイオ―ド９２で構成されている。これら用品の故障として考えられるのは、スナバコンデンサ９１は短絡故障と開放故障、スナバ抵抗９３は巻線の断線等による開放故障そしてスナバダイオード９２は短絡故障である。
【００１２】
以下スナバ回路の用品が故障した場合、スナバ回路９の各部の電圧、電流波形について説明する。まず、スナバ回路９のスナバダイオード９２が故障した場合のスナバ回路９の各部の電圧、電流波形を図３１に示す。尚、スナバダイオード９２の故障は前述より短絡故障とする。
【００１３】
ＧＴＯ７がオフ期間中はスナバコンデンサ９１には回路の直流電圧が充電されている。この状態よりＧＴＯ７がターンオンするとスナバコンデンサ９１の充電電荷は、故障ダイオード９２、ＧＴＯ７の経路で放電される。スナバダイオード９２が健全な場合はスナバ抵抗９３を経由してスナバ抵抗９３で抑制された電流がＧＴＯ７に流入していたがスナバダイオード９２の短絡故障によりスナバ抵抗９３を経由しないでスナバダイオード９２を経由して過大な電流がＧＴＯ７に流入することになる。
【００１４】
次いでＧＴＯ７がターンオフすると、故障したスナバダイオード９２を経由してスナバコンデンサ９１は充電されるが回路現象としては図２８に示す健全時の回路現象と同じである。
【００１５】
次に、スナバ抵抗９３が断線し、スナバ抵抗９３が開放状態になった場合のスナバ回路９の各部の電圧、電流波形を図３０に示す。ＧＴＯ７がオフ期間中はスナバコンデンサ９１には回路の直流電圧が充電されている。このような状態でスナバ抵抗９３が開放状態になったと仮定する。ＧＴＯ７がターンオンすると本来ならスナバ抵抗９３を通してスナバコンデンサ９１の充電電荷は放電されるがスナバ抵抗９３が開放状態であるのでスナバコンデンサ９１の電荷は放電されずそのままの状態となる。一方スナバ抵抗９３の両端の電圧はＧＴＯ７がターンオンして短絡状態であるのでスナバコンデンサ９１の充電電圧が現われる。この状態でＧＴＯ７がターンオフすると、正常時の動作と同様スナバダイオード９２を通してスナバコンデンサ９１には回路のインダクタンスの電磁エネルギ分が上乗せされ、充電電圧が上昇する。以下、ターンオフの度にスナバコンデンサの充電電圧はステップ的に上昇して行く。
【００１６】
以上の如く、ＧＴＯ７及びスナバ回路９のスナバダイオード９２、スナバ抵抗９３、等が故障するとスナバ回路９の各部の電圧、電流波形は正常時と異なった様相を示す。
【００１７】
よって図２４の回路の動作は、正常状態では図２８のスナバ回路９の動作説明において示したようにオンゲート信号が与えられるとスナバ抵抗９３には電圧ＶR が現われる。従って、電圧検出回路２１の出力信号Ａは“０”となり論理積回路２４の出力は“０”となる。スナバ回路９が故障した場合、図２９〜図３１に示すようにオンゲート信号が与えられた時、スナバ抵抗９３には電圧が印加されない。従って、電圧検出回路２１の出力信号Ａは“１”の状態であり、一方、１ショット回路２２によりオンゲート信号が与えられた瞬間出力信号は“１”となる。故に論理積回路２４の入力信号は“１”，“１”となり故障が検出される。
【００１８】
以上より、前述のように構成された特開平８−２１８６１号公報によれば、スナバ回路９のスナバ抵抗９３にはＧＴＯ７のターンオンの度に電圧ＶR が現われるので、オンゲート信号が送出された時に電圧の有無を監視することによりＧＴＯ７やスナバ回路９の故障を検出できる。
【００１９】
また、逆並列された帰還ダイオード８の故障についても、ＧＴＯ７の故障検出と同様にＧＴＯ７のオン・オフの際、アノード・カソード間が短絡状態となり、開放故障は皆無である。従って、スナバ回路９には電圧、電流が印加されず電圧、電流が“０”の状態となるのでオンゲート信号が送出された時にスナバ抵抗９３の電圧の有無を監視することにより逆並列された帰還ダイオード８の故障を検出できる。
【００２０】
【発明が解決しようとする課題】
特開平８−２１８６１号公報の従来回路はＧＴＯ７の故障検出と、スナバ回路９の故障を検出し、引き続いて起こるＧＴＯ７の故障を防止することであるが、ＧＴＯ７や帰還ダイオード８の故障が先に発生した場合は、その後発生する直流コンデンサ２の直流短絡による自励変換器３の故障停止を防止することができないといった欠点がある。
【００２１】
また、特開平８−２１８６１号公報ではスナバ回路９の構成部品の電圧または電流を検出することから、主回路電圧がかかる個所より検出を行わなければならず、耐圧、絶縁設計が複雑となる欠点があった。
【００２２】
直流コンデンサ２の短絡を根本から防止するには、自励変換器３を構成するＧＴＯ７と帰還ダイオード８とスナバ回路９の図２５のユニットを図３２のように直列接続した自励変換器により冗長をとる方法があり、電力用の高信頼性変換器では一般的に利用されている。
【００２３】
この発明は従来の特開平８−２１８６１号公報のようにスナバ回路の部品の電圧または電流を検出せず、主回路の構造を検出回路用に変更することなく容易に帰還ダイオード故障検出を行う電力変換装置の帰還ダイオード故障検出回路を提供することを目的としている。
また、この回路を用いることにより、電力変換用の直流コンデンサの短絡を未然に防止した電力変換装置を提供することを目的とする。
【００２４】
なお、本発明ではＧＴＯの故障は本発明の範囲ではない。ＧＴＯの故障は特開平８−２１８６１号公報の従来例に記載されているように、ＧＴＯ７のゲート・カソード間の電圧を監視する方法で、ＧＴＯ７のオフ期間のゲート・カソード間電圧は、ゲートドライブ回路１０のオフ用ゲート出力電圧（概略１０〜２０Ｖ）が現われる。ＧＴＯ７が故障すると前述のようにゲート・カソード間は短絡状態となるので１〜２Ｖ程度の電圧に低下することを利用しＧＴＯ７のゲート・カソード間の電圧を検出し、ゲート信号との論理回路又は１〜２Ｖの連続検出等によりＧＴＯの故障を検出することが一般に知られており、ＧＴＯ故障が判別できるので、本発明の範囲外となる。
【００２５】
またスナバ回路故障は前述のとおりＧＴＯ故障を連鎖するためにＧＴＯ故障検出により直流コンデンサの短絡による自励変換器の故障停止に至らないようになっているので、本発明の範囲外となる。
【００２６】
【課題を解決するための手段】
（１）この発明の請求項１に係る電力変換装置の帰還ダイオード故障検出回路によれば、自己消弧機能を有する半導体素子と、この半導体素子に逆並列に接続された帰還ダイオードを１ユニットとし、このユニットが複数個直列に接続された複数ユニットを組み合わせて構成した電力変換装置にあって、上記複数個直列に接続された各ユニットの半導体素子にオンのゲート信号が与えられている期間中に、上記複数個直列に接続された各ユニットの半導体素子のゲート・カソード間電圧を検出し、その電圧の極性が正か負か判定する第１の判定手段と、上記判定した各電圧の極性を比較し、正・負の極性が混在しているときは故障の帰還ダイオードありと判定する第２の判定手段とで構成された判定手段を備えたものである。
【００２８】
（２）この発明の請求項２に係る電力変換装置の帰還ダイオード故障検出回路によれば、請求項１の電力変換装置の帰還ダイオード故障検出回路において、上記判定手段は、上記複数個直列に接続された各ユニットの半導体素子にオンのゲート信号が与えられている期間中に、上記複数個直列に接続された各ユニットの半導体素子のゲート・カソード間電圧を検出し、その電圧の極性が正か負か判定する第１の判定手段と、上記判定した各電圧の極性を比較し、正・負の極性が混在しているときは故障の帰還ダイオードありと判定する第２の判定手段と、故障の帰還ダイオードありと判定したときに、上記第１の判定手段でゲート・カソード間電圧極性が正であると、正に該当する帰還ダイオードを故障と判定する第３の判定手段で構成したことものである。
【００２９】
（３）この発明の請求項３に係る電力変換装置の帰還ダイオード故障検出回路によれば、自己消弧機能を有する半導体素子と、この半導体素子に逆並列に接続された帰還ダイオードを１ユニットとし、このユニットを組み合わせて構成した電力変換装置、または、上記ユニットが複数個直列に接続された複数ユニットを組み合わせて構成した電力変換装置にあって、上記ユニットの半導体素子にオンのゲート信号が与えられている期間中で、上記帰還ダイオードに電流が流れているときに、上記半導体素子のゲート・カソード間の電圧が正極性であると上記帰還ダイオードの故障と判定する判定手段を備えたものである。
【００３０】
（４）この発明の請求項４に係る電力変換装置の帰還ダイオード故障検出回路によれば、請求項３の電力変換装置の帰還ダイオード故障検出回路において、判定手段は、上記ユニットの半導体素子にオンのゲート信号が与えられている期間中で、上記ユニットの出力電流の方向が上記帰還ダイオードに電流が流れている方向のときに、上記半導体素子のゲート・カソード間の電圧が正極性であると上記帰還ダイオードの故障と判定する判定手段を備えたものである。
【００３１】
（５）この発明の請求項５に係る電力変換装置は、請求項１〜４のいずれか１項の帰還ダイオード故障検出回路を備え、この帰還ダイオード故障検出回路から送出された故障検出信号により電力変換動作を停止する手段を設け、電力変換用の直流コンデンサの短絡を防止するようにしたものである。
【００３２】
【発明の実施の形態】
実施の形態１．
この発明の帰還ダイオード短絡故障の検出原理を説明する。
帰還ダイオードが正常の場合、ＧＴＯがオン期間中に帰還ダイオード側に電流が流れ、帰還ダイオードの順方向電圧によりＧＴＯゲート電圧が負電圧へ移行する。しかし、帰還ダイオードが短絡破損した場合には、ＧＴＯがオン期間中に帰還ダイオード側に電流が流れても、帰還ダイオードの順方向電圧が発生せずＧＴＯゲート電圧がほとんど負電圧へ移行しない。この現象をとらえて故障した帰還ダイオードを検出することができる。
このことを理解するためには、図１〜図４に示す主回路１ユニット分の各部電圧、電流とゲートドライブ回路の図で説明する。
【００３３】
ＧＴＯと帰還ダイオードの動作モードには図１〜図４に示す４モードがある。図１のようにゲート信号１１によりゲートドライブ回路１０がオン状態の時で、主回路電流がＧＴＯ７に図示されている方向に流れているときに帰還ダイオード８が正常であるならば、帰還ダイオード８のアノード・カソード間電圧は図示された電圧の方向に数Ｖ発生し、また帰還ダイオード８が故障であるならば前述のように短絡状態であるためにほぼ０Ｖを示す。
【００３４】
図２のようにゲート信号１１によりゲートドライブ回路１０がオン状態の時で、主回路電流が帰還ダイオード８に図示されている方向に流れているときに帰還ダイオード８が正常であるならば、帰還ダイオード８のアノード・カソード間電圧は図示された電圧の方向に数Ｖ発生し、また帰還ダイオード８が故障であるならば前述のように短絡状態であるためにほぼ０Ｖを示す。
【００３５】
図３のようにゲート信号１１によりゲートドライブ回路１０がオフ状態の時で、主回路電流が流れていないときに帰還ダイオード８が正常であるならば、帰還ダイオード８のアノード・カソード間電圧は図示された電圧の方向に数千Ｖ発生し、また帰還ダイオード８が故障であるならば前述のように短絡状態であるためにほぼ０Ｖを示す。
【００３６】
図４のようにゲート信号１１によりゲートドライブ回路１０がオフ状態の時で、主回路電流が帰還ダイオード８に図示されている方向に流れているときに帰還ダイオード８が正常であるならば、帰還ダイオード８のアノード・カソード間電圧は図示された電圧の方向に数Ｖ発生し、また帰還ダイオード８が故障であるならば前述のように短絡状態であるためにほぼ０Ｖを示す。
【００３７】
図２モードの正常時、主回路電流はゲートドライブ回路１０を通過するモードが存在する。例えば図５に示すアノードエミッタショート型ＧＴＯではＧＴＯゲートをアノードとしＧＴＯのアノードをカソードとするＧＴＯの寄生のダイオード７ＡＧが存在するために発生する。
なお、７ＧＫはＧＴＯのゲートをアドードとし、カソードをカソードとする寄生ダイオードである。
【００３８】
ＧＴＯ７がオン期間中に帰還ダイオード８側に主回路電流が流れ、帰還ダイオードの順方向電圧によりＧＴＯゲート電圧が負電圧へ移行する現象は図２モードのとき発生し、ＧＴＯ７のゲート電圧は図６に示すようになる。
一般的なＧＴＯのゲートドライブ回路を例にすると、図６中のゲートドライブ回路１０のＧＴＯオン回路１０１のオン回路電源１０１Ａの電圧は５Ｖ、１０１Ｂは定電流回路で１５Ａ（アンペア）の定電流を出力する。１０１ＣはＧＴＯオン回路スイッチで一般的にＦＥＴが使用されている。また、ＧＴＯをターンオフさせるターンオフ回路１０２のターンオフ電源１０２Ａの電圧は２０Ｖ、１０２Ｃはターンオフスイッチで一般的にＦＥＴが使用されている。ゲートドライブ回路はゲート信号１１を一般的に光ファイバーにより入力し、ＧＴＯオン回路１０１とＧＴＯターンオフ回路１０２の駆動信号を駆動信号反転回路１０３により反転させている。
【００３９】
ここで帰還ダイオード８が数千Ａの電流が流れた場合、帰還ダイオード８のアノード・カソード間電圧は順方向電圧として約３Ｖ発生し、ゲートドライブ回路１０に分流した定電流回路１０１Ｂより１５Ａ（アンペア）と制限された電流はＧＴＯ７の寄生ダイオード７ＡＧを電流が通過することによりＧＴＯ７のゲート・アノード間に約０．６Ｖの電圧を発生させる。つまりゲート信号がオン指令中にもかかわらずＧＴＯ７のゲート・カソード間電圧は負電圧２．４Ｖ（３Ｖ−０．６Ｖ）になる。
【００４０】
図２以外のモードの場合、ゲート信号１１がオンを指令しているときにはＧＴＯ７のゲート・カソード間電圧は、ＧＴＯのゲート・カソード間ダイオードの順方向電圧（約０．６Ｖ）が現れ、ゲート信号１１がオフを指令しているときには、ターンオフ回路１０２のターンオフ電源１０２Ａ電圧の２０Ｖがゲート・カソード間電圧に現れる。
よって、図２のモードになったことを判別するには、上述の通りゲート信号がオン指令中にもかかわらずＧＴＯ７のゲート・カソード間電圧は負電圧（負で正常、正で故障）になることを判別すればよい。
【００４１】
また、図７に図２のモードで帰還ダイオード８が故障した場合を示す。
帰還ダイオードが故障した場合、主回路電流が帰還ダイオード８を通過しても帰還ダイオード順方向電圧はほとんどゼロになる。ゲートドライブ回路１０の定電流回路１０１Ｂの電流はＧＴＯ７のゲート・カソードを通過し、図２以外のモードと同じ電圧がＧＴＯ７のゲート・カソード間電圧になる。帰還ダイオード８がショートであるのでＧＴＯ７のゲート・アノードを通過し、帰還ダイオードの故障ショート個所を流れるルートも考えられるがＧＴＯ７のゲート・カソード間電圧にはダイオード１つ分の順方向電圧がかかるだけであるので大差ないと考えてよい。
【００４２】
次にＧＴＯのゲート・カソード間の電圧を検出し判定する電圧レベル判定回路について説明する。
図８に電圧レベル判定回路４１として一般的なコンパレータを示す。よって、前述の通り、帰還ダイオードの故障はＧＴＯゲート・カソード間電圧をカソード電圧に対してゲート電圧が負電圧になったか否かを判別するだけでよく、出力４２はＧＴＯゲート電位がカソード電位に対し正電位のときＬレベル、ＧＴＯゲート電位がカソード電位に対し負電位のときＨレベルを出力する。
なお、この電圧レベル判定回路４１は図示しないがゲートドライブ回路１０に内蔵されている。
【００４３】
図８の電圧レベル判定回路４１のヒステリシスはゲート信号１１がオン指令中、主回路電流がダイオード側よりＧＴＯ側に転流する際にゲート・カソード間電圧がゼロクロスするときに主回路電流が振動しているときの影響をなくすために装備している。また、ゲート電圧入力段に主回路振動電流によるゲート・カソード間の振動電圧を吸収するフィルタ回路を挿入しよりノイズマージンを設けることが望ましい。
【００４４】
図１０に直列接続されたＧＴＯと帰還ダイオードにおいて、前述した動作による帰還ダイオードが正常な場合の各部の電圧・電流波形を示す。
また、図１１に直列接続されたＧＴＯと帰還ダイオードにおいて、帰還ダイオードの１つが破壊（短絡）したときの状態を示す。図１１より明らかであるが、帰還ダイオードの故障はＧＴＯゲート・カソード間電圧をカソード電圧に対してゲート電圧が負電圧になったか否かを電圧レベル判定回路の出力が不一致になったことを用い判別することで達成される。
【００４５】
図１１のＧＴＯと帰還ダイオードの電圧電流波形よりわかるように、帰還ダイオードが１個破壊しても、冗長がとられている限り直流コンデンサ短絡を未然に防止でき、運転継続することが可能であり、帰還ダイオードの故障を検出することができる。
【００４６】
以上でこの発明の動作原理を説明したが、次にこの発明の実施の形態１の具体的な故障検出回路を図９について説明をする。なお、従来と同じ符号は同一または相当のものを示しその説明を省略する。
図９において、４２Ａ，４２Ｂはゲートドライブ回路１０Ａ，１０Ｂに内蔵した図８に示したＧＴＯ７のゲート・カソード間電圧レベル判定回路（不図示）の出力で、光信号により制御回路５０Ａへ接続される。制御回路５０Ａには電圧レベル判定回路の出力信号４２Ａ，４２Ｂの信号を排他的論理和（ＥＸＯＲ）をとる回路５１を備えている。
【００４７】
前述のように構成することにより、帰還ダイオード８Ａ、８Ｂがともに正常状態では図１０のようにＧＴＯオフゲート指令の期間（Ｔ０）は電圧レベル判定回路４１の出力４２Ａ、４２ＢはＬレベルをともに出力し、ＧＴＯオンゲート指令中（Ｔ１，Ｔ２，Ｔ３）にＧＴＯ７側に電流が流れている期間（Ｔ１，Ｔ３）は、電圧レベル判定回路４１の出力４２Ａ、４２ＢはＨレベルをともに出力し、ＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間（Ｔ２）は電圧レベル判定回路４１の出力４２Ａ、４２ＢはＬレベルをともに出力し、ＧＴＯオフゲート指令中に帰還ダイオード側に電流が流れている期間（Ｔ４）は電圧レベル判定回路４１の出力４２Ａ、４２ＢはＬレベルをともに出力し、制御回路５０Ａ内の排他的論理和（ＥＸＯＲ）回路では故障は検出されない。
【００４８】
帰還ダイオード８Ａが正常で、８Ｂが故障状態では図１１に示すようにＧＴＯオフゲート指令の期間（Ｔ０）は電圧レベル判定回路４１Ａ，４２Ｂ（不図示）の出力４２Ａ、４２ＢはＬレベルをともに出力し、ＧＴＯオンゲート指令中にＧＴＯ７側に電流が流れている期間（Ｔ１，Ｔ３）は電圧レベル判定回路４１Ａ，４１Ｂ（不図示）の出力４２Ａ、４２ＢはＨレベルをともに出力し、ＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間（Ｔ２）は、電圧レベル判定回路４１Ａ，４１Ｂ（不図示）の出力４２ＡはＬレベルを、４２ＢはＨレベルを出力し、ＧＴＯオフゲート指令中に帰還ダイオード側に電流が流れている期間は、４２ＢはＬレベルをともに出力する。
【００４９】
制御回路５０Ａ内の排他的論理和（ＥＸＯＲ）回路５１では、ＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間（Ｔ２）は、電圧レベル判定回路４１の出力４２ＡのＬレベルが、４２ＢのＨレベルが入力され、両者の不一致が検出されると、異常信号（ＤＦＥ）が出力され、帰還ダイオード故障が上述期間（Ｔ２）の間に検出される。
【００５０】
上述のように、主回路の構造を帰還ダイオード故障検出回路用に変更することなく、電圧レベル判定回路をゲートドライブ回路内に設けるのみで、容易に帰還ダイオード故障検出を行うことができる。
なお、電圧レベル判定回路とゲートドライブ回路（従来と同一）とを別々に設けてもよい。
また、発明の帰還ダイオード故障検出回路を用い、その故障検出信号により電力変換装置を停止し、電力変換用の直流コンデンサの短絡を防止するようにしてもよい。
【００５１】
実施の形態２
図１２はこの発明の実施の形態２の構成図である。なお、図９と同一または相当のものについては同一符号で表しその説明を省略する。
図において、制御回路５０Ｂには電圧レベル判定回路４１Ａ（不図示）の出力信号４２Ａの信号と、排他的論理和（ＥＸＯＲ）回路５１の出力ＤＦＥの信号を入力とする論理積（ＡＮＤ）回路５２Ａと電圧レベル判定回路４１Ｂ（不図示）の出力信号４２Ｂの信号と、排他的論理和（ＥＸＯＲ）回路５１の出力ＤＦＥの信号を入力とする論理積（ＡＮＤ）回路５２Ｂを備えている。
【００５２】
図１３に帰還ダイオードが８Ａ正常で、８Ｂが故障状態の場合の論理積回路（ＡＮＤ）の出力波形とその他の電圧・電流波形を示す。
【００５３】
帰還ダイオード８Ａが正常で、８Ｂが故障状態の場合には、制御回路５０Ａ内の排他的論理和（ＥＸＯＲ）回路ではＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間（Ｔ２）は電圧レベル判定回路４１Ａ，４１Ｂ（不図示）の出力４２ＡはＬレベルを、４２ＢはＨレベルを出力するときに不一致が検出され帰還ダイオード故障が上述期間（Ｔ２）の間に検出されるが、上述の機能を持たせることにより不一致が検出されたときに論理積（ＡＮＤ）回路５２ＡはＬレベルのままであり、論理積（ＡＮＤ）回路５２ＢはＨレベルに変化することから上記の信号をラッチすることなどにより帰還ダイオード８のどちらが故障したかを確認することができる。
【００５４】
実施の形態３
図１４はこの発明の実施の形態３を示す構成図である。なお、図９と同一または相当のものについては同一符号で表しその説明を省略する。
図において、制御回路５０Ｃには電圧レベル判定回路４１の出力信号４２の信号を５１Ａと５１Ｂの２つの排他的論理和（ＥＸＯＲ）をとる回路を備えると共に、排他的論理和（ＥＸＯＲ）回路５１Ａ，５１Ｂの出力の論理和（ＯＲ）とる論理和（ＯＲ）回路５３を備えている。
【００５５】
前述のように構成することにより、帰還ダイオード８Ａ、８Ｂ、８Ｃがともに正常状態では実施の形態１と同様に制御回路５０Ｃ内の排他的論理和（ＥＸＯＲ）回路では故障は検出されない。例えば帰還ダイオード８Ａ正常で、８Ｂが故障状態で、帰還ダイオード８Ｃ正常ならば、ＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間（Ｔ２）は、電圧レベル判定回路４１Ａ，４１Ｂ，４１Ｃ（不図示）の出力４２ＡはＬレベルを、４２ＢはＨレベルを出力し、４２ＣはＬレベルを出力するので、制御回路５０Ｃ内の排他的論理和（ＥＸＯＲ）回路５１ＡはＨレベルを、５１ＢもＨレベルを出力し、その結果、論理和（ＯＲ）回路５３の出力（ＤＦＥ）は上述期間（Ｔ２）Ｈレベルを出力し帰還ダイオードの故障を検出する。
【００５６】
このとき排他的論理和（ＥＸＯＲ）回路５１Ａ，５１Ｂと論理和（ＯＲ）回路５３は一般的に２入力の論理回路で組む場合を想定していたので、排他的論理和（ＥＸＯＲ）回路５４のように３入力以上の排他的論理和をとることのできる回路の場合は上述の回路と置き換えることができる。
【００５７】
また、本実施の形態３は図１４のように、ＧＴＯが３直列を想定して記載しているが、直列冗長がＧＴＯ素子１個分確保されているときに帰還ダイオード２個以上の同時故障は確率的に非常に低いので、例えば３直列であるならば、１個故障した場合、残りの２個は健全であるので、図１５に示すように排他的論理和（ＥＸＯＲ）５１Ａ，５１Ｂへの入力を入れ替えても差し支えなく帰還ダイオード８の故障検出ができる。
【００５８】
よってＧＴＯ１が３直列以上の場合は、直列冗長が素子１個分確保されているときに、一般的な２入力の排他的論理和（ＥＸＯＲ）で故障論理を組む場合に直列数をＮとすると、偶数直列数の場合（Ｎ／２）個の排他的論理和（ＥＸＯＲ）で構成でき、また奇数直列数の場合（Ｎ／２−１）個の排他的論理和（ＥＸＯＲ）で構成できることがわかる。
【００５９】
図１６に偶数個直列の例として４直列の場合の構成例を示す。前述の通り、一般的な２入力の排他的論理和（ＥＸＯＲ）で故障論理を組む場合に直列数を４であるので偶数直列数の場合（４／２＝２）個の排他的論理和（ＥＸＯＲ）で構成できることがわかる。
【００６０】
実施の形態４
図１７はこの発明の実施の形態４を示す構成図である。なお、図１４と同一または相当のものについては同一符号で表しその説明を省略する。
図において、制御回路５０Ｅには電圧レベル判定回路４１Ａ（不図示）の出力信号４２Ａの信号と、論理和（ＯＲ）回路５３の出力ＤＦＥの信号を入力とする論理積（ＡＮＤ）回路５２Ａと、電圧レベル判定回路４１Ｂ（不図示）の出力信号４２Ｂの信号と、論理和（ＯＲ）回路５３の出力ＤＦＥの信号を入力とする論理積（ＡＮＤ）回路５２Ｂと、電圧レベル判定回路４１Ｃ（不図示）の出力信号４２Ｃの信号と、論理和（ＯＲ）回路５３の出力ＤＦＥの信号を入力とする論理積（ＡＮＤ）回路５２Ｃとを備えている。
【００６１】
前述のように構成することにより、帰還ダイオード８Ａ、８Ｂ、８Ｃがともに正常状態では実施の形態３と同様に制御回路５０Ｅ内の排他的論理和（ＥＸＯＲ）回路５１Ａ，５１Ｂでは故障は検出されず、排他的論理和（ＥＸＯＲ）回路５１Ａ、５１Ｂの出力はともにＬレベルのままで、論理和（ＯＲ）回路５３の出力ＤＦＥはＬレベルを出力しつづける。よって論理積（ＡＮＤ）回路５２Ａ、５２Ｂ、５２Ｃの出力はＤＦＥのＬレベルを入力とするので故障を検出しない。
【００６２】
次に帰還ダイオード８Ａが正常、８Ｂが故障、８Ｃが正常状態になると、ＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間（Ｔ２）は、電圧レベル判定回路４１Ａ，４１Ｂ，４１Ｃ（不図示）の出力４２ＡはＬレベルを、４２ＢはＨレベルを、４２ＣはＬレベルを出力するので、排他的論理和（ＥＸＯＲ）回路５１Ａ、５１ＢともＨレベルを出力し、その結果、上述期間（Ｔ２）内で排他的論理和（ＥＸＯＲ）回路５１Ａ、５１ＢがＨレベルを出力する期間、論理和（ＯＲ）回路５３はＨレベルを出力（ＤＦＥ）する。
【００６３】
よって上述の機能を持たせることにより出力ＤＦＥがＨレベルになったときに論理積（ＡＮＤ）回路５２ＡはＬレベルのままであり、論理積（ＡＮＤ）回路５２ＢはＨレベルに変化し、論理積（ＡＮＤ）回路５２ＣはＬレベルのままであるので、論理積（ＡＮＤ）回路５２ＢはＨレベルに変化するところを立ち上がりエッジによりラッチすることなどにより帰還ダイオード８Ｂが故障したことを確認できる。
【００６４】
実施の形態５
図１８はこの発明の実施の形態５を示す構成図である。なお、図１４と同一または相当のものについては同一符号で表しその説明を省略する。
図において、制御回路５０Ｆには電圧レベル判定回路４１Ａ，４１Ｂ，４１Ｃ（不図示）の出力信号を３つの排他的論理和（ＥＸＯＲ）をとる回路５１Ａと５１Ｂと５１Ｃを備えると共に、排他的論理和（ＥＸＯＲ）回路５１Ａ，５１Ｂ，５１Ｃの出力の論理和（ＯＲ）とる回路５３を備えている。
【００６５】
前述のように構成することにより、帰還ダイオード８Ａ、８Ｂ、８Ｃがともに正常状態では実施の形態３と同様に制御回路５０Ｆ内の排他的論理和（ＥＸＯＲ）回路５１Ａ，５１Ｂ，５１Ｃでは故障は検出されない。
帰還ダイオード８Ａが正常で、８Ｂが故障状態で、帰還ダイオード８Ｃが正常ならば、ＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間は、電圧レベル判定回路４１Ａ，４１Ｂ，４１Ｃ（不図示）の出力４２ＡはＬレベルを、４２ＢはＨレベルを、４２ＢはＬレベルを出力するので、排他的論理和（ＥＸＯＲ）回路５１Ａ、５１ＣはＨレベルを出力し、５１ＢがＬレベルを出力するので、その結果論理和（ＯＲ）回路５３の出力は、帰還ダイオード８側に電流が流れている期間（Ｔ２）はＨレベルを出力するので、帰還ダイオード８Ａ，８Ｂ，８Ｃのいずれかが故障であることが検出できる。
【００６６】
次に、帰還ダイオード８Ａが正常で、８Ｂ、８Ｃが故障状態になった場合、ＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間は、電圧レベル判定回路４１Ａ，４１Ｂ，４１Ｃ（不図示）の出力４２ＡはＬレベルを、４２Ｂ、４２ＣはＨレベルを出力するので、排他的論理和（ＥＸＯＲ）回路５１ＡはＨレベルを、５１ＢはＨレベルを、５１ＣはＬレベルを出力する。
その結果、論理和（ＯＲ）回路５３の出力ＤＦＥは、上述期間（Ｔ２）内で排他的論理和（ＥＸＯＲ）回路５１Ａ、５１ＢがＨレベルを出力する期間、Ｈレベルを出力し帰還ダイオードの故障を検出できる。
【００６７】
この実施の形態５と実施の形態３との違いは、実施の形態３の場合はＧＴＯ３個以上の直列接続において直列冗長がＧＴＯ素子１個分確保されているときの帰還ダイオード故障検出についてであるが、この実施の形態５はＮ個以上の直列接続において（Ｎ−１）個の冗長がとられているときの帰還ダイオード故障について故障検出方法についてである。もし実施の形態３の図１４の排他的論理（ＥＸＯＲ）回路５４のように多入力である場合は、本実施の形態５は排他的論理和（ＥＸＯＲ）回路５４で対応できるが、一般に２入力を超える排他的論理和（ＥＸＯＲ）回路は少ないので２入力の排他的論理和（ＥＸＯＲ）回路を採用し、その入力は図１８のように相互に入力してすべての排他的論理和（ＥＸＯＲ）がとれるようにする。
つまり図１８で排他的論理和（ＥＸＯＲ）回路５１Ａは４２Ａ、４２Ｂ、５１Ｂは４２Ａと４２Ｃ、５１Ｃは４２Ｂと４２Ｃとの組み合わせで排他的論理和（ＥＸＯＲ）をとっている。
【００６８】
上述方法によると３素子以上の直列接続において直列接続数をＮとすると、（Ｎ−１）個までの帰還ダイオード故障を検出できる。４直列の場合の実施の形態として故障検出回路を図１９に示す。図１９では排他的論理和（ＥＸＯＲ）回路５１Ａは４２Ａ、４２Ｂ、５１Ｂは４２Ａと４２Ｃ、５１Ｃは４２Ａと４２Ｄ、５１Ｄは４２Ｂと４２Ｃ、５１Ｅは４２Ｂと４２Ｄ、５１Ｆは４２Ｃと４２Ｄとの組み合わせで排他的論理和（ＥＸＯＲ）をとり、４個の直列接続において３個までの冗長がとられているときの帰還ダイオード故障について故障検出できる。
【００６９】
実施の形態６
図２０はこの発明の実施の形態６を示す構成図である。なお、図１８と同一または相当のものについては同一符号で表しその説明を省略する。
図において、制御回路５０Ｈには電圧レベル判定回路４１Ａ（不図示）の出力信号４２Ａの信号と、論理和（ＯＲ）回路５３の出力ＤＦＥの信号を入力とする論理積（ＡＮＤ）回路５２Ａと、電圧レベル判定回路４１Ｂ（不図示）の出力信号４２Ｂの信号と、論理和（ＯＲ）回路５３の出力ＤＦＥの信号を入力とする論理積（ＡＮＤ）回路５２Ｂと、電圧レベル判定回路４１Ｃ（不図示）の出力信号４２Ｃの信号と、論理和（ＯＲ）回路５３の出力ＤＦＥの信号を入力とする論理積（ＡＮＤ）回路５２Ｃとを備えている。
【００７０】
このように構成することにより、帰還ダイオード８Ａ、８Ｂ、８Ｃがともに正常状態では実施の形態５と同様に制御回路５０Ｈ内の排他的論理和（ＥＸＯＲ）回路５１Ａ，５１Ｂ，５１ＣではともにＬレベルのままで、故障は検出されず、論理和（ＯＲ）回路５３の出力ＤＦＥはＬレベルを出力しつづける。よって論理積（ＡＮＤ）回路５２Ａ、５２Ｂ、５２Ｃの出力ＤＦＥはＬレベルを入力とするのでＬレベルを出力しつづけ、故障を検出しない。
【００７１】
次に帰還ダイオード８Ａが正常で、８Ｂが故障状態で、８Ｃが正常ならば、ＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間（Ｔ２）は、電圧レベル判定回路４１Ａ，４１Ｂ，４１Ｃ（不図示）の出力４２ＡはＬレベルを、４２ＢはＨレベルを出力し、４２ＣはＬレベルを出力するので、排他的論理和（ＥＸＯＲ）回路５１ＡはＨレベル、５１ＢはＬレベル、５１ＣはＨレベルを出力する。
その結果、論理和（ＯＲ）回路５３の出力は、上述期間（Ｔ２）内で排他的論理和（ＥＸＯＲ）回路５１Ａ，５１ＢがＨレベルを出力する期間、Ｈレベルを出力する。
【００７２】
よって上述の機能を持たせることによりＤＦＥがＨレベルになったときに論理積（ＡＮＤ）回路５２Ａ、５２ＣはＬレベルのままであり、論理積（ＡＮＤ）回路５２ＢはＨレベルに変化し、そのＨレベルに変化するところを立ち上がりエッジによりラッチすることなどにより帰還ダイオード８Ｂの故障を確認することができる。
【００７３】
次に帰還ダイオード８Ａが正常で、８Ｂ、８Ｃが故障状態になった場合、ＧＴＯオンゲート指令中に帰還ダイオード８側に電流が流れている期間（Ｔ２）は、電圧レベル判定回路４１Ａ，４１Ｂ，４１Ｃ（不図示）の出力４２ＡはＬレベルを、４２Ｂ、４２ＣはＨレベルを出力するので、排他的論理和（ＥＸＯＲ）回路５１ＡはＨレベルを、５１ＢはＨレベルを、５１ＣがＬレベルを出力する。
その結果、論理和（ＯＲ）回路５３出力ＤＦＥは、上述期間（Ｔ２）内で排他的論理和（ＥＸＯＲ）回路５１Ａ、５１ＢがＨレベルを出力する期間、Ｈレベルを出力する。
【００７４】
よって上述の機能を持たせることによりＤＦＥがＨレベルになったときに論理積（ＡＮＤ）回路５２ＡはＬレベルのままであり、論理積（ＡＮＤ）回路５２Ｂ、５２ＣはＨレベルに変化するので、そのＨレベルに変化するところを立ち上がりエッジによりラッチすることなどにより帰還ダイオード８Ｂ、８Ｃの故障を確認することができる。
【００７５】
実施の形態７．
この発明の実施の形態７は帰還ダイオードに流れる電流を検出して故障を判定するようにしたものである。
図２１は図２４に示す１相分の出力にＣＴをつけ出力電流を検出する構成図、図２２は制御回路の構成図、図２３は各部の電圧・電流波形図である。
【００７６】
（１）図２１において、帰還ダイオード８Ｐ，８Ｎとも正常で、帰還ダイオード８Ｐに電流が流れているときの出力電流をＣＴ６０で検出する（図２３（ｂ））。
（２）図２２の制御回路６６の出力電流極性判別回路６２に検出した出力電流を入力して極性を判別し（図２３（ｃ））、その判別信号▲３▼をＡＮＤ回路６８に入力する。
（３）一方、ゲート信号▲１▼（図２３（ａ））と、ゲートドライブ回路１０Ｐ内に設けているＧＴＯのＧ−Ｋ間電圧の極性を判別する電圧レベル判定回路４１（実施の形態１の図８示す回路）からの判別信号▲２▼（図２３（ｄ））とをＡＮＤ回路６７に入力する。
（４）ＡＮＤ回路６７は▲４▼を出力する（図２３（ｅ））。
（５）ＡＮＤ回路６８では出力▲４▼と判別信号▲２▼とを入力し、故障判定出力▲５▼を出力する（図２３（ｆ））。
この場合は、帰還ダイオード８Ａが正常であるので故障判定出力▲５▼はＬレベルである。
【００７７】
次に帰還ダイオードが短絡故障した場合を説明する。
（６）帰還ダイオード８Ｐが短絡すると、ＧＴＯのＧ−Ｋ間電圧の極性を判別する判別信号▲２▼は、図２３（ｇ）に示すようにＨレベルとなる。
（７）従って、ＡＮＤ回路６７の出力はＴ２期間もＨレベルとなり（図２３（ｈ））、
（８）ＡＮＤ回路６８の故障判定出力▲５▼は、図２３（ｉ）のようにＨレベルとなり、帰還ダイオード故障と判定する。
【００７８】
この故障検出回路は各ユニット毎に独立して検出できるので、図２４のような単数ユニットを組み合わせて構成された電力変換装置にも、図３２のような複数ユニットを組み合わせた電力変換装置にも適用できる。
また、出力電流を検出するＣＴは、この故障検出回路用として専用に設けなくても電力変換装置には設けられているのでそのＣＴを利用すればよい。
また、費用は若干増加するが帰還ダイオードに流れる電流を検出するための専用のＣＴやＣＴ以外の電流検出手段を設けて検出するようにしてもよい。
なお、上記帰還ダイオードの電流を検出する場合は、直接帰還ダイオードに流れる電流を検出する代わりに、各ユニットに流れる電流を検出するようにしてその電流方向から帰還ダイオードに流れる電流を検出してもよい。つまり、逆並列に接続されたＧＴＯの電流と併せて電流を検出しその電流方向から容易に帰還ダイオードに流れる電流を検出できる。
【００７９】
【発明の効果】
（１）以上説明したように、請求項１の発明によれば、複数ユニットで構成された電力変換器に対し、ゲート信号オンのとき、各ユニットの半導体素子のゲート・カソード間の電圧極性を検出し比較するようにしたので、主回路の耐圧、絶縁設計を複雑にせず容易に帰還ダイオードの故障検出をすることができる。
【００８１】
（２）また、請求項２の発明によれば、容易に帰還ダイオードの故障検出をすることができ、さらに故障した帰還ダイオードを特定することができる。
【００８２】
（３）また、請求項３の発明によれば、帰還ダイオードに流れる電流を検出するようにしたので、１ユニットまたは複数ユニットで構成された電力変換器に対して帰還ダイオードの故障を検出するとこができる。
【００８３】
（４）また、請求項４の発明によれば、請求項３では帰還ダイオードに流れる電流を検出するようにしたが、その代わりに出力電流を検出するようにしたのでより故障検出回路の構成が簡易化される。
【００８４】
（５）また、請求項５の発明によれば、帰還ダイオード故障検出回路を用いて、故障検出信号が発生すると電力変換装置を停止するようにしたので、直流コンデンサ短絡を未然に防止することができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるゲートドライブ回路と主回路の電圧・電流関係を示す図である。（ゲートドライブ回路オン状態で、ＧＴＯに電流が流れているとき）
【図２】  この発明の実施の形態１によるゲートドライブ回路と主回路の電圧・電流関係を示す図である。（ゲートドライブ回路オン状態で、帰還ダイオードに電流が流れているとき）
【図３】  この発明の実施の形態１によるゲートドライブ回路と主回路の電圧・電流関係を示す図である。（ゲートドライブ回路オフ状態で、主回路電流が流れていないとき）
【図４】  この発明の実施の形態１によるゲートドライブ回路と主回路の電圧・電流関係を示す図である。（ゲートドライブ回路オフ状態で、帰還ダイオードに電流が流れているとき）
【図５】  この発明の実施の形態１によるアノードエミッタショート型ＧＴＯの内部エレメントを示す図である。
【図６】  この発明の実施の形態１による図２のときのゲートドライブ回路の内部構成とＧＴＯ、帰還ダイオードの電圧電流状態を示す図である。
【図７】  この発明の実施の形態１による図２のときに帰還ダイオードが故障したときのゲートドライブ回路の内部構成とＧＴＯ、帰還ダイオードの電圧電流状態を示す図である。
【図８】  この発明の実施の形態１によるＧＴＯのゲート・カソード間電圧を判定する電圧レベル判定回路の一例を示す図である。
【図９】  この発明の実施の形態１による主回路の要部と制御回路を示す図である。
【図１０】  この発明の実施の形態１による帰還ダイオードが正常な場合の各部の電圧・電流の波形図である。
【図１１】  この発明の実施の形態１による帰還ダイオードが故障した場合の各部の電圧・電流の波形図である。
【図１２】  この発明の実施の形態２による主回路の要部と制御回路を示す図である。
【図１３】  この発明の実施の形態２による帰還ダイオードが故障した場合の各部の電圧・電流の波形図である。
【図１４】  この発明の実施の形態３による主回路の要部と制御回路を示す図である。
【図１５】  この発明の実施の形態３による主回路の要部と図１４と異なる制御回路を示す図である。
【図１６】  この発明の実施の形態３による主回路の要部と図１５と異なる制御回路を示す図である。
【図１７】  この発明の実施の形態４による主回路の要部と制御回路を示す図である。
【図１８】  この発明の実施の形態５による主回路の要部と制御回路を示す図である。
【図１９】  この発明の実施の形態５による４ユニットの場合の主回路の要部と制御回路を示す図である。
【図２０】  この発明の実施の形態６による主回路の要部と制御回路を示す図である。
【図２１】  この発明の実施の形態７による主回路の要部にＣＴを設けた構成図である。
【図２２】  この発明の実施の形態７による制御回路の構成図である。
【図２３】  この発明の実施の形態７による各部の電圧・電流の波形図である。
【図２４】  １ユニットを組み合わせて構成した電力変換装置の主回路構成図である。
【図２５】  従来の自励変換器を構成する１個の自己消弧形半導体素子とスナバ回路の接続を示した図である。
【図２６】  従来の電力変換装置の故障検出回路を示す構成図である。
【図２７】  従来の自己消弧形半導体素子のアノード・カソード間電圧を検出する電圧検出回路の構成図である。
【図２８】  従来の電力変換装置の故障検出回路の各部の波形図である。
（自己消弧形半導体素子及びスナバ回路が正常な場合）
【図２９】  従来の電力変換装置の故障検出回路の各部の波形図である。
（自己消弧形半導体素子が短絡故障した場合）
【図３０】  従来の電力変換装置の故障検出回路の各部の波形図である。
（スナバ回路のスナバ抵抗が断線した場合）
【図３１】  従来の電力変換装置の故障検出回路の各部の波形図である。
（スナバ回路のスナバダイオードが短絡故障した場合）
【図３２】  複数ユニットを組み合わせて構成した自励変換器の主回路構成図である。
【符号の説明】
１  直流電源                    ２  直流コンデンサ
４  連系リアクトル              ５  変圧器
６  負荷
７，７Ａ，７Ｂ，７Ｃ，７Ｄ，７Ｎ，７Ｐ  自己消弧形半導体素子（ＧＴＯ）
７ＡＧ  ＧＴＯのゲート・アノード間寄生ダイオード
７ＧＫ  ＧＴＯのゲート・カソード間寄生ダイオード
８，８Ａ，８Ｂ，８Ｃ，８Ｄ，８Ｎ，８Ｐ  帰還ダイオード
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｎ，１０Ｐ  ゲートドライブ回路
１１  ゲート信号                ３１  冗長系を持った自励変換器
４１，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ  電圧レベル判定回路
４２，４２Ａ，４２Ｂ，４２Ｃ，４２Ｄ  電圧レベル判定回路出力
５０，５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ，５０Ｅ，５０Ｆ，５０Ｇ，５０Ｈ，６０  制御回路
５１，５１Ａ，５１Ｂ，５１Ｃ，５１Ｄ，５１Ｅ，５１Ｆ  排他的論理和（ＥＸＯＲ）回路
５２，５２Ａ，５２Ｂ，５２Ｃ，６７，６８  論理積（ＡＮＤ）回路
５３  論理和（ＯＲ）回路        ５４  多入力排他的論理和（ＥＸＯＲ）回路
１０１  ＧＴＯオン回路          １０１Ａ  オン回路電源
１０１Ｂ  定電流回路            １０１Ｃ  ＧＴＯオン回路スイッチ
１０２  ターンオフ回路          １０２Ａ  ターンオフ電源
１０２Ｃ  ターンオフスイッチ    １０３  駆動信号回路
ＤＦＥ  帰還ダイオード故障信号
【図１】
0003645842.tif 000002
【図２】
0003645842.tif 000003
【図３】
0003645842.tif 000004
【図４】
0003645842.tif 000005
【図５】
0003645842.tif 000006
【図６】
0003645842.tif 000007
【図７】
0003645842.tif 000008
【図８】
0003645842.tif 000009
【図９】
0003645842.tif 000010
【図１０】
0003645842.tif 000011
【図１１】
0003645842.tif 000012
【図１２】
0003645842.tif 000013
【図１３】
0003645842.tif 000014
【図１４】
0003645842.tif 000015
【図１５】
0003645842.tif 000016
【図１６】
0003645842.tif 000017
【図１７】
0003645842.tif 000018
【図１８】
0003645842.tif 000019
【図１９】
0003645842.tif 000020
【図２０】
0003645842.tif 000021
【図２１】
0003645842.tif 000022
【図２２】
0003645842.tif 000023
【図２３】
0003645842.tif 000024
【図２４】
0003645842.tif 000025
【図２５】
0003645842.tif 000026
【図２６】
0003645842.tif 000027
【図２７】
0003645842.tif 000028
【図２８】
0003645842.tif 000029
【図２９】
0003645842.tif 000030
【図３０】
0003645842.tif 000031
【図３１】
0003645842.tif 000032
【図３２】
0003645842.tif 000033