(57)【特許請求の範囲】
【請求項１】
セラミックス基板とこのセラミックス基板上の金属回路板とを有する金属−セラミックス回路基板において、金属回路板の上面の面積が１２０．１２ｍｍ２以下、金属回路板の厚さが０．１ｍｍ乃至０．２５ｍｍであり、金属回路板のスカート量が５０μｍより小さいことを特徴とする、金属−セラミックス回路基板。
【請求項２】
前記金属回路板が前記セラミックス基板に直接接合されていることを特徴とする、請求項１に記載の金属−セラミックス回路基板。
【請求項３】
前記金属回路板にＮｉメッキ、 Ｎｉ合金メッキ、金メッキまたは防錆処理が施されていることを特徴とする、請求項１または２に記載の金属−セラミックス回路基板。
【請求項４】
前記金属回路板が前記セラミックス基板にろう材層を介して接合されていることを特徴とする、請求項１に記載の金属−セラミックス回路基板。
【請求項５】
前記ろう材が、Ａｇおよび活性金属を含む合金、化合物または混合物、あるいはＡｌを含有する合金、化合物または混合物からなることを特徴とする、請求項４記載の金属−セラミックス回路基板。
【請求項６】
前記金属回路板および前記ろう材の部分にＮｉメッキ、 Ｎｉ合金メッキ、金メッキまたは防錆処理が施されていることを特徴とする、請求項４または５に記載の金属−セラミックス回路基板。
【請求項７】
前記セラミック基板の材料が、窒化物、酸化物または炭化物のいずれかであることを特徴とする、請求項１乃至６のいずれかに記載の金属−セラミックス回路基板。
【請求項８】
前記金属回路板が、Ｃｕ、Ａｌまたはこれらの合金からなる群から選ばれる少なくとも１つからなることを特徴とする、請求項１乃至７のいずれかに記載の金属−セラミックス回路基板。
【請求項９】
前記金属−セラミックス回路基板が、大電力素子搭載用の金属−セラミックス回路基板、あるいはペルチェ素子搭載用または高周波回路用の微細パターンを必要とする金属−セラミックス回路基板であることを特徴とする、請求項１乃至８のいずれかに記載の金属−セラミックス回路基板。
【請求項１０】
請求項１乃至９のいずれかに記載の金属−セラミックス回路基板を用いて組み立てられたモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セラミックス基板とこのセラミックス基板上に直接またはろう材などを介して形成された金属回路板とを有する金属−セラミックス回路基板に関し、特に、半導体などの部品が搭載されてパワーモジュールやペルチェ素子モジュールに使用される金属−セラミックス回路基板に関する。
【０００２】
【従来の技術】
パワーモジュール用や半導体実装用などに用いられるセラミックス回路基板の製造方法においては、まず金属板とセラミックス基板の接合が行われる。例えば、セラミックス基板上に銅板を直接接触させて配置し、不活性ガス中で加熱してセラミックス基板と銅板を接合させる直接接合法が工業的に利用されている。また、Ｔｉ、Ｚｒ、Ｈｆなどの活性金属を含有するろう材を介して、セラミックス基板上に銅板を配置し、真空中で加熱してセラミックス基板と銅板を接合させるろう接法も工業的に利用されている。このろう接法では、活性金属がセラミックス基板と金属板との接合に関与し、セラミックス基板とろう材が反応生成物を形成する。
【０００３】
また、パワーモジュール用の回路基板では、一般にパターン間の最小間隔は０．５ｍｍ程度であり、一定の絶縁耐圧を確保する必要がある。これに対し、ペルチェ素子用や高周波回路用の回路基板では、さらに細かいパターン形成が要求され、上述した金属板の接合方法による製造は適さないため、めっきやスパッタなどの方法によりセラミックス基板上に金属膜が形成されている。
【０００４】
一般に、金属−セラミックス回路基板においてエッチングによりパターン形成を行う場合、金属回路板に周縁部の底部と上部における寸法差（金属板の底部の一端における金属板の主面の方向に垂直な面とその一端と同じ側の金属板の上部の一端における金属板の主面の方向に垂直な面との間の距離、すなわち、図６においてａで示す長さであり、上面の面積よりも底面の面積の方が大きい場合を正（＋）とする）（本明細書中において「スカート量」という）（なお、図６においてｂはろう材はみ出し量を示す））が金属回路板の厚さの約５０％になる。例えば、ガラスエポシキなどの樹脂基板上に厚さ１０〜３０μｍ程度の銅箔を貼り付けて回路化したプリント回路基板や、セラミックス基板にスパッタリングやめっきにより数μｍの金属薄膜を形成して回路化した回路基板では、金属回路板のスカート量は、それぞれ１０数μｍ、数μｍ程度に過ぎず、この程度の差であれば、回路形成や精度に影響を及ぼさない。これに対して、セラミックス基板に金属板を直接またはろう材を介して接合する基板では、通常１００〜５００μｍ程度の比較的厚い金属板が接合され、金属回路板のスカート量が少なくとも５０〜２５０μｍ程度になり、微細な回路を形成するには無視できない寸法差になる。
【０００５】
また、従来の金属−セラミックス基板では、一般に金属回路板のスカート量が５０〜２００μｍ程度であったが、金属回路板のスカート量が５０〜１００μｍである金属−セラミックス回路基板が提案されている（特開平１０−３２６９４９号公報参照）。
【０００６】
【発明が解決しようとする課題】
しかしながら、近年の軽薄短小化のニーズは、モジュール分野でも要求されており、Ｓｉチップなどの部品は、部品搭載面積が小さいと、部品搭載時にずれてしまい、一部が基板上からはみ出したりする不具合が生じることがしばしばあった。このはみ出しが極端な場合には、隣接する金属回路パターン上にまで部品がずれてしまい、回路が形成できないようになる。
【０００７】
また、部品の搭載は半田ペーストなどを用いて行うが、半導体の搭載設計面積（金属板の上部の面積）が小さいと、ペースト量が僅かでも少なくなったときには、ボイドが発生する可能性が大きくなる。
【０００８】
さらに、これらの部品の搭載の不具合は、パワーモジュールに類する基板では、チップ下などの部品の有効伝熱面積が大きく減少するため、熱放散性の低下、ひいては回路に熱が溜まって、信頼性の劣化が促進されることもある。例えば、１１ｘ１１ｍｍの部品が搭載部の水平（ｘ、ｙ）方向に各々０．１ｍｍずれてはみ出したとすると、有効伝熱面積は約１７％も減少する。この数値は、基板の放熱設計に関してはきわめて莫大な数値である。さらにボイドが並行して発生した場合には、状況がさらに悪化する傾向になる。このため、品質上、基板への部品搭載寸法に関する要求および不具合品の不良コストの改善に関する要求は、極めて厳しくなっているのが現状である。
【０００９】
したがって、本発明は、このような従来の問題点に鑑み、部品搭載時における不具合を解消して、部品搭載の信頼性を改善できる金属−セラミックス回路基板を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明者らは、上記課題を解決するために鋭意研究した結果、金属回路板のエッチング条件を検討することにより、金属回路板のスカート量を従来よりさらに小さくし、回路パターンの面積、すなわち、部品搭載面積を大きくして、部品搭載の信頼性を改善することができることを見出し、本発明を完成するに至った。
【００１１】
すなわち、本発明による金属−セラミックス回路基板は、セラミックス基板とこのセラミックス基板上の金属回路板とを有する金属−セラミックス回路基板において、金属回路板の厚さが０．１ｍｍ乃至０．５ｍｍであり、金属回路板のスカート量が５０μｍより小さいことを特徴とする。
【００１２】
この金属−セラミックス回路基板において、金属回路板がセラミックス基板に直接接合されていてもよい。この場合、金属回路板にＮｉメッキ、 Ｎｉ合金メッキ、金メッキまたは防錆処理が施されているのが好ましい。
【００１３】
あるいは、上記の金属−セラミックス回路基板において、金属回路板がセラミックス基板にろう材層を介して接合されていてもよい。この場合、ろう材が、Ａｇおよび活性金属を含む合金、化合物または混合物、あるいはＡｌを含有する合金、化合物または混合物からなるのが好ましい。また、金属回路板およびろう材の部分にＮｉメッキ、 Ｎｉ合金メッキ、金メッキまたは防錆処理が施されているのが好ましい。
【００１４】
また、上記の金属−セラミックス回路基板において、セラミック基板の材料が、窒化物、酸化物または炭化物のいずれかであるのが好ましい。また、金属回路板が、Ｃｕ、Ａｌまたはこれらの合金からなる群から選ばれる少なくとも１つからなるのが好ましい。
【００１５】
さらに、上記の金属−セラミックス回路基板は、パワーモジュールなどの大電力素子搭載用の金属−セラミックス回路基板、あるいはペルチェ素子搭載用または高周波回路用などの微細パターンを必要とする金属−セラミックス回路基板であるのが好ましい。
【００１６】
また、本発明によるモジュールは、上記の金属−セラミックス回路基板を用いて組み立てられることを特徴とする。
【００１７】
【発明の実施の形態】
本発明による金属−セラミックス回路基板の実施の形態の製造においては、セラミックス基板上に金属板を直接接触させて配置し、不活性ガス中で加熱してセラミックス基板と金属板を接合させる直接接合法、またはＴｉ、Ｚｒ、Ｈｆなどの活性金属を含有するろう材を介して、セラミックス基板上に金属板を配置し、真空中で加熱してセラミックス基板と金属板を接合させるろう接法を使用する。これらの方法は、金属板が銅板である場合に好ましい方法である。また、Ａｌを含有するＡｌ−Ｓｉ系やＡｌ−Ｓｉ−Ｔｉ系ろう材を介してセラミックス基板に金属板をろう接する方法や、溶湯接合法により直接接合によりセラミックス基板に金属板を接合する方法を使用することもできる。これらの方法は、金属板がＡｌ板である場合に好ましい方法である。
【００１８】
回路用や放熱用として銅などの金属板をセラミックス基板に接合した後、所定の回路形状にパターニングするために、金属板の表面にエッチングレジストをパターン形状に塗布（マスキング）し、金属板を所定のパターンにエッチングする。また、プレスやエッチングなどにより金属板を予め所定のパターン形状に形成した後、セラミックス基板に金属板を接合する方法を採ることもできる。パターンの寸法精度や位置精度の点ではエッチング法が好ましいが、要求される精度やコストなどとの兼ね合いにより使い分けることができる。
【００１９】
金属板のエッチング液としては、塩化鉄または塩化銅と塩酸と過酸化水素水との混合溶液を使用することができる。上述した銅の直接接合法の場合には、反応生成物を無視できるため、問題なくエッチングしてパターン形成することができるが、ろう接法などの場合には、ろう材が残留するため、ろう材を別の薬液で除去する必要がある。
【００２０】
スカート量は、エッチングにより回路を形成する場合は、エッチングおよびそれに使用するマスク寸法の設計をそれぞれ最適化することにより、５０μｍより小さくになるようにする。予め所定のパターン形状にした金属板をセラミックス基板に接合する場合は、その金属板の加工の段階でスカート量を制御し、接合による過熱冷却により熱膨張と収縮条件を考え合わせて最適化することが必要である。
【００２１】
このような工程を経てパターンニングされた金属−セラミックス回路基板は、目的に応じて金属回路板上にＮｉめっきやＮｉ合金めっきなどが施される。
【００２２】
さらに、半導体などのチップ部品などが半田付けなどにより搭載され、パワーモジュール、ペルチェ素子、高周波回路基板として使用される。
【００２３】
【実施例】
以下、添付図面を参照して本発明による金属−セラミックス回路基板の実施例について詳細に説明する。
【００２４】
［実施例１］
金属成分が９１Ａｇ−７Ｃｕ−１．５Ｔｉ−０．５ＴｉＯ２（ｗｔ％）になるように金属粉を秤量し、この金属粉に約１０％のアクリル系のビヒクルを加え、自動乳鉢や３本ロールミルなどにより通常の方法で混錬して、ペースト状のろう材を作製した。
【００２５】
次に、図１に示すように、セラミックス基板１０を用意し（図１（ａ））、スクリーン印刷によりセラミックス基板１０の両面にろう材１２を塗布し（図１（ｂ））、その両側に０．２５ｍｍの厚さのＣｕ板１４を配置し（図１（ｃ））、真空炉中において８３５℃でセラミックス基板１０とＣｕ板１４を接合した。なお、接合後にサンプルを切断してろう材１２の厚さを測定したところ、約２０μｍであった。また、セラミックス基板１０として、ＡＴＧ社製ＳグレードＡｌＮ基板を使用した。
【００２６】
その後、サンプルを真空炉から取り出し、図２に示すように、接合したＣｕ板１４の両面に、所望の回路パターンのＵＶ硬化アルカリ剥離型レジスト１６を約１０〜１５μｍの厚さに塗布し（図２（ａ））、塩化銅と過酸化水素水と塩酸からなるエッチング液によりＣｕ板１４の不要部分を除去した（図２（ｂ））後、３．５％水酸化ナトリウム水溶液によりレジスト１６を除去した（図２（ｃ））。
【００２７】
次に、この回路パターン間や基板の縁面の不要なろう材を除去するため、１．４％ＥＤＴＡ、６％過酸化水素、３％アンモニアの液組成からなる混合溶液にディップして、ろう材１２を除去した（図３（ａ））。このとき、チップの搭載部の設計値は、１１ｍｍ×１１ｍｍ（銅板の底面）であった。その後、 再度Ｃｕ板１４の両面に所望の回路パターンのＵＶ硬化アルカリ剥離型レジスト１８を塗布し（図３（ｂ））、Ｃｕ板１４の周縁部の上部と底部の寸法差（スカート量）が２０μｍになるように銅の化学研磨液にディップした（図３（ｃ））。その後、３．５％水酸化ナトリウム水溶液によりレジスト１８を除去し（図４（ａ））、これを化研後、Ｎｉ−Ｐ無電解メッキ２０を施した（図４（ｂ））。
【００２８】
このようにして作製した金属回路板上のチップ搭載部に高温半田を介して半導体チップを搭載し、チップズレの有無を確認したところ、２０枚のサンプル中でチップズレが生じたものはなかった。
【００２９】
［実施例２］
金属成分が９１Ａｇ−７Ｃｕ−１．５Ｔｉ−０．５ＴｉＯ２（ｗｔ％）になるように金属粉を秤量し、この金属粉に約１０％のアクリル系のビヒクルを加え、自動乳鉢や３本ロールミルなどにより通常の方法で混錬して、ペースト状のろう材を作製した。
【００３０】
次に、図１に示すように、セラミックス基板１０を用意し（図１（ａ））、スクリーン印刷によりセラミックス基板１０の両面にろう材１２を塗布し（図１（ｂ））、その両側に０．２５ｍｍの厚さのＣｕ板１４を配置し（図１（ｃ））、真空炉中において８３５℃でセラミックス基板１０とＣｕ板１４を接合した。なお、接合後にサンプルを切断してろう材１２の厚さを測定したところ、約２０μｍであった。また、セラミックス基板１０として、ＡＴＧ社製ＳグレードＡｌＮ基板を使用した。
【００３１】
その後、サンプルを真空炉から取り出し、図２に示すように、接合したＣｕ板１４の両面に、所望の回路パターンのＵＶ硬化アルカリ剥離型レジスト１６を約１０〜１５μｍの厚さに塗布し（図２（ａ））、塩化銅と過酸化水素水と塩酸からなるエッチング液によりＣｕ板１４の不要部分を除去した（図２（ｂ））後、３．５％水酸化ナトリウム水溶液によりレジスト１６を除去した（図２（ｃ））。このときのエッチングでは、レジスト１６として、エッチングによる補正を考え、通常より５０μｍだけ大きくしたマスクを使用し、また、エッチング機のコンベア速度およびエッチング液のスプレー圧などの条件を制御して、銅板の上部と底部の差が２０μｍに以下となるようにし、且つ寸法精度をクリアできるよう調整した。このとき、チップ搭載部の設計値は、１１ｍｍ×１１ｍｍ（銅板の底面）であった。
【００３２】
次に、この回路パターン間や基板の縁面の不要なろう材を除去するため、１．４％ＥＤＴＡ、６％過酸化水素、３％アンモニアの液組成からなる混合溶液にディップして、ろう材１２を除去した（図３（ａ））。その後、Ｃｕ板１４およびろう材１２の表面にＮｉ−Ｐ無電解メッキ２０を施した（図５）。
【００３３】
このようにして作製した金属回路板上のチップ搭載部に高温半田を介して半導体チップを搭載し、チップズレの有無を確認したところ、２０枚のサンプル中でチップズレが生じたものはなかった。
【００３４】
［実施例３］
銅板の厚さが０．２ｍｍ、チップ搭載部の寸法が０．８ｍｍ×１．８ｍｍである以外は、実施例２と同様の方法でサンプルを作製した。
【００３５】
このようにして作製した金属回路板上のチップ搭載部に高温半田を介してチップを搭載し、チップズレの有無を確認したところ、３２０枚のサンプル中でチップズレが生じたものはなかった。
【００３６】
［比較例１］
スカート量が１００μｍであることを以外は、実施例２と同様の方法でサンプルを作製した。なお、この比較例で作製したサンプルの金属板の上面の面積に対する、実施例１および２で作製したサンプルの金属板の上面の面積の比率は１０３％になる。
【００３７】
このようにして作製した金属回路板上のチップ搭載部に高温半田を介してチップを搭載し、チップズレの有無を確認したところ、３０枚のサンプル中でチップズレが生じたものが２枚あった。
【００３８】
［比較例２］
スカート量が１００μｍであることを以外は、実施例３と同様の方法でサンプルを作製した。なお、この比較例で作製したサンプルの金属板の上面の面積に対する、実施例３で作製したサンプルの金属板の上面の面積の比率は１３９％になる。
【００３９】
このようにして作製した金属回路板上のチップ搭載部に高温半田を介してチップを搭載し、チップズレの有無を確認したところ、３２０枚のサンプル中でチップズレが生じたものが３０枚あった。
【００４０】
なお、実施例１〜３および比較例１、２についての結果をまとめて表１に示す。
【００４１】
【表１】
0003648189.tif 000002
【００４２】
【発明の効果】
上述したように、本発明によれば、金属板のスカート量を５０μｍより小さくすることにより、信頼性の高いチップ付けを実現することができ、且つより小型化された基板でも設計上の余裕ができる。なお、本発明によれば、金属板のスカート量を小さくすることによりチップの半田付けによる不具合をなくすことができるが、数１０μｍレベルの小さなスカート量の変更でも、特に微小パターンでは、スカート量の変更前後の金属板の上面の面積比は大きな値になり、また、チップが搭載された場合にそのチップの周囲の設計上の余裕もかなり大きくなり、チップ付けの信頼性やズレに防止に対する効果が大きい。
【図面の簡単な説明】
【図１】本発明による金属−セラミックス回路基板の製造工程を示す断面図。
【図２】本発明による金属−セラミックス回路基板の製造工程を示す断面図。
【図３】本発明による金属−セラミックス回路基板の製造工程を示す断面図。
【図４】本発明による金属−セラミックス回路基板の製造工程を示す断面図。
【図５】本発明による金属−セラミックス回路基板の製造工程を示す断面図。
【図６】スカート量を説明する図。
【符号の説明】
１０  セラミックス基板
１２  ろう材
１４  Ｃｕ板
１６  ＵＶ硬化アルカリ剥離型レジスト（１回目塗布）
１８  ＵＶ硬化アルカリ剥離型レジスト（２回目塗布）
２０  Ｎｉ−Ｐ無電解メッキ
【図１】
0003648189.tif 000003
【図２】
0003648189.tif 000004
【図３】
0003648189.tif 000005
【図４】
0003648189.tif 000006
【図５】
0003648189.tif 000007
【図６】
0003648189.tif 000008