(57)【特許請求の範囲】
【請求項１】
本体チップと、
前記本体チップの表面に設けられ、第１のパッドを有する回路パターンと、
表面に第１の凹部が設けられ、裏面に第２の凹部が設けられ、前記回路パターンに前記第１の凹部を対向させて前記本体チップに接合されたキャップチップと、
前記キャップチップの前記第１の凹部の底面に設けられた第２のパッドと、
前記キャップチップの前記第２の凹部に充填された第１の金属部材と、
前記キャップチップを貫通して前記第２のパッドと前記第１の金属部材を接続する第１の貫通電極と、
前記第１のパッドと前記第２のパッドを接続するバンプとを備えることを特徴とする半導体装置。
【請求項２】
前記本体チップの裏面に設けられた第３のパッドと、
前記本体チップを貫通して前記第１のパッドと前記第３のパッドを接続する第２の貫通電極とを備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記本体チップの裏面に設けられた第３の凹部と、
前記本体チップの前記第３の凹部に充填された第２の金属部材と、
前記本体チップを貫通して前記第１のパッドと前記第２の金属部材を接続する第２の貫通電極とを備えることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記キャップチップを覆う金属膜を更に備えることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
請求項１〜４の何れか１項に記載の半導体装置を２つ用意し、その２つの半導体装置の前記本体チップの裏面同士を接合したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波・ミリ波帯で用いる半導体装置に関し、特に効率的に放熱することができる半導体装置に関する。
【背景技術】
【０００２】
近年、レーダーや通信インフラ用の高出力増幅器として、窒化物半導体を用いた半導体装置が増加している。窒化物半導体は、従来のＳｉやＧａＡｓと比較し、飽和電子速度が高く絶縁破壊電界が高いため、高周波高出力デバイス用材料として有望である。
【０００３】
従来の高周波高出力デバイス用パッケージでは、ベース材に半導体チップをダイボンドし、ワイヤやリードを経由して高周波信号を入出力する。パッケージ上部に蓋を設けて半導体チップを気密封止する。トランジスタで発生する熱はベース材を介して放熱する。しかし、ワイヤやリード等による寄生成分により高周波性能が劣化する。また、パッケージ材料費や組立費用によりコストが大きく増加する。
【０００４】
この問題を解消するために、ウエハレベルでパッケージングする方法が盛んに開発されている（例えば、特許文献１参照）。トランジスタや周辺回路を形成した本体ウエハと、キャップウエハをウエハレベルで接合し、ウエハをダイシングすることで、半導体チップを一括でパッケージングする。チップに分離した後は、バンプを介して基板に実装する。これにより、寄生成分やパッケージコストを低減することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２０４００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来の装置はバンプを介して実装するため、チップ下部からの放熱性が低い。従って、効率的に放熱できないため、デバイス特性及び信頼性を劣化させる原因となる。特に、トランジスタの発熱温度が無視できない高周波高出力デバイスで問題となる。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は、効率的に放熱することができる半導体装置を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、本体チップと、前記本体チップの表面に設けられ、第１のパッドを有する回路パターンと、表面に第１の凹部が設けられ、裏面に第２の凹部が設けられ、前記回路パターンに前記第１の凹部を対向させて前記本体チップに接合されたキャップチップと、前記キャップチップの前記第１の凹部の底面に設けられた第２のパッドと、前記キャップチップの前記第２の凹部に充填された第１の金属部材と、前記キャップチップを貫通して前記第２のパッドと前記第１の金属部材を接続する第１の貫通電極と、前記第１のパッドと前記第２のパッドを接続するバンプとを備える。
【発明の効果】
【０００９】
本発明により、効率的に放熱することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る半導体装置を示す上面図である。
【図２】図１の装置の本体チップの表面を示す上面図である。
【図３】図１の装置の本体チップの裏面を示す下面図である。
【図４】図１のＩ−Ｉに沿った断面図である。
【図５】図１のＩＩ−ＩＩに沿った断面図である。
【図６】図１のＩＩＩ−ＩＩＩに沿った断面図である。
【図７】本発明の実施の形態２に係る半導体装置を示す上面図である。
【図８】図７のＩＶ−ＩＶに沿った断面図である。
【図９】図７のＶ−Ｖに沿った断面図である。
【図１０】本発明の実施の形態３に係る半導体装置を示す上面図である。
【図１１】図１０のＶＩ−ＶＩに沿った断面図である。
【図１２】本発明の実施の形態４に係る半導体装置を示す断面図である。
【図１３】本発明の実施の形態５に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す上面図である。本体チップ１とキャップチップ２を接合した装置が基板３上に実装されている。本体チップ１の表面に回路パターン４が設けられている。なお、実際には回路パターン４はキャップチップ２で覆われているが、図１ではキャップチップ２を透過して回路パターン４を示している。
【００１３】
図２は、図１の装置の本体チップの表面を示す上面図である。回路パターン４はソース接地のＦＥＴであり、ソースパッド５、ソース電極６、ゲートパッド７、ゲート電極８、ドレインパッド９、及びドレイン電極１０を有する。なお、図示は省略するが、回路パターン４には、抵抗、ＭＩＭキャパシタ、スパイラルインダクタ、配線、ビアホール、増幅器、発振器なども含まれる。
【００１４】
図３は、図１の装置の本体チップの裏面を示す下面図である。図４は、図１のＩ−Ｉに沿った断面図である。図５は、図１のＩＩ−ＩＩに沿った断面図である。図６は、図１のＩＩＩ−ＩＩＩに沿った断面図である。
【００１５】
キャップチップ２の表面に凹部１１が設けられ、裏面に凹部１２が設けられている。キャップチップ２の凹部１１の底面にパッド１３が設けられている。キャップチップ２の凹部１２に金属部材１４が充填されている。貫通電極１５は、キャップチップ２を貫通してパッド１３と金属部材１４を接続する。
【００１６】
キャップチップ２は、回路パターン４に凹部１１を対向させて本体チップ１に接合されている。放熱用のバンプ１６により本体チップ１のソースパッド５とキャップチップ２のパッド１３が接続されている。
【００１７】
本体チップ１の裏面にパッド１７，１８，１９が設けられている。貫通電極２０は、本体チップ１を貫通してソースパッド５とパッド１７を接続する。貫通電極２１は、本体チップ１を貫通してゲートパッド７とパッド１８を接続する。貫通電極２２は、本体チップ１を貫通してドレインパッド９とパッド１９を接続する。
【００１８】
パッド１７は、チップ裏面の周囲に設けられた接地用のバンプ２３を介して基板３上の接地線路２４に接続されている。パッド１８は、バンプ２５を介して基板３上の入力信号線路２６に接続されている。パッド１９は、バンプ２７を介して基板３上の出力信号線路２８に接続されている。
【００１９】
入力信号は、基板３上の入力信号線路２６から、バンプ２５、パッド１８及び貫通電極２１を介してトランジスタのゲートパッド７に入力される。回路パターン４の出力信号は、ドレインパッド９から、貫通電極２２、パッド１９、及びバンプ２７を介して、基板３上の出力信号線路２８に出力される。
【００２０】
続いて、本実施の形態の効果を説明する。本体チップ１のソースパッド５は、放熱用のバンプ１６、パッド１３及び貫通電極１５を介してキャップチップ２の金属部材１４に接続されている。この金属部材１４がヒートシンクとなりトランジスタで発生した熱を放熱する。従って、チップ上部から放熱できるため、効率的に放熱することができる。
【００２１】
また、ソースパッド５は、貫通電極２０、パッド１７及び接地用のバンプ２３を介して基板３上の接地線路２４に接続されている。接地したヒートシンクを基板３に設けることで、チップ下部からも放熱できる。従って、チップ両面から放熱することができるため、発熱量が大きい高出力トランジスタでも効率的に放熱することができる。
【００２２】
また、コストが高いパッケージ部材が不要であり、組立コストを大幅に低減することができる。さらに、ワイヤやリード等による寄生成分を低減できるため、高周波性能の劣化を防ぐことができる。
【００２３】
また、キャップチップ２により回路パターン４が気密封止されるため、キャップチップ２が無いベアチップと比べて耐湿性を大きく改善できる。また、ベアチップの回路パターン４上に耐湿用の絶縁膜を形成するとその寄生成分により利得が低下するが、本実施の形態では回路パターン４上が中空となるため、寄生成分による高周波領域での利得の低下を抑制できる。
【００２４】
なお、キャップチップ２の金属部材１４の上部や本体チップ１の下部に別途ヒートシンクを設けてもよい。また、本体チップ１とキャップチップ２は必ずしも同材料でなくてもよいが、同材料であれば熱膨張率の差による反りを防ぐことができる。また、本体チップ１とキャップチップ２にチップ保護膜を設ければ、実装時の機械的衝撃から保護することができる。ただし、キャップチップ２の金属部材１４においてチップ保護膜に開口を設けておく。また、回路パターン４としてソース接地のＦＥＴを例に説明したが、ＨＥＭＴ等の他の電界効果トランジスタや、ＨＢＴ等のバイポーラトランジスタでもよい。また、貫通電極１５及び貫通電極２０として、ビアホール側壁だけを金属膜で覆ってもよいが、金属で充填することで寄生インダクタンスや熱抵抗を低減することができる。
【００２５】
また、貫通電極２０を形成した後に基板実装が行われるため、基板接続用のバンプ２３が貫通電極２０の直下に配置されていると、基板実装時に貫通電極２０が破壊される可能性がある。そこで、バンプ２３を貫通電極２０とは異なる位置に配置するのが好ましい。一方、本体チップ１とキャップチップ２を接合した後に貫通電極１５や貫通電極２０が形成されるため、キャップ接続用のバンプ１６を貫通電極１５や貫通電極２０と同じ位置に配置すればよい。
【００２６】
実施の形態２．
図７は、本発明の実施の形態２に係る半導体装置を示す上面図である。図８は、図７のＩＶ−ＩＶに沿った断面図である。図９は、図７のＶ−Ｖに沿った断面図である。
【００２７】
本体チップ１の裏面に凹部２９が設けられている。本体チップ１の凹部２９に金属部材３０が充填されている。貫通電極２０は、本体チップ１を貫通してソースパッド５と金属部材３０を接続する。
【００２８】
キャップチップ２の凹部１１の底面にパッド３１が設けられている。キャップチップ２の裏面にパッド３２が設けられている。貫通電極３３は、キャップチップ２を貫通してパッド３１とパッド３２を接続する。ゲートパッド７とパッド３１はバンプ３４により接続されている。ドレインパッド９側も同様である。これによりキャップチップ２側から信号を入出力する。この本体チップ１とキャップチップ２を接合した装置をＣｕＷ等の熱抵抗の低い基板３に直接実装する。
【００２９】
本実施の形態では、本体チップ１側にも放熱用の金属部材３０を設けることで、本体チップ１から基板３に直接放熱できる。また、本体チップ１上の回路パターン４の耐湿性を確保できる。
【００３０】
実施の形態３．
図１０は、本発明の実施の形態３に係る半導体装置を示す上面図である。図１１は、図１０のＶＩ−ＶＩに沿った断面図である。ソース電極６の真下に貫通電極２０を配置し、ソース電極６の真上にバンプ１６を配置している。これにより、トランジスタの真上・真下で放熱するため、実施の形態１，２と比べて放熱性が向上する。
【００３１】
実施の形態４．
図１２は、本発明の実施の形態４に係る半導体装置を示す断面図である。この図は図１のＩＩＩ−ＩＩＩに沿った断面図に対応する。本体チップ１及びキャップチップ２を金属膜３５で覆っている。これにより、外部からの電磁ノイズを遮蔽することができる。
【００３２】
ただし、チップを金属膜３５で覆うと、導波管モードによる不要発振が発生し得る。そこで、キャップチップ２に複数の凹部１２を設けている。これにより、完全な導波管にならないため、導波管モードの不要発振を抑制することができる。また、実効表面積が増えるため、放熱性も向上する。さらに、凹部１２への金属充填が不要になるため、ウエハプロセス工程の時間を短縮することができる。
【００３３】
なお、本実施の形態では、複数の凹部１２をゲート・ドレイン方向に対して直角に設けているが、平行に設けてもよい。
【００３４】
実施の形態５．
図１３は、本発明の実施の形態５に係る半導体装置を示す断面図である。この図は図１のＩ−Ｉに沿った断面図に対応する。実施の形態１に係る半導体装置を２つ用意し、その２つの半導体装置の本体チップ１の裏面同士を導電性接着剤３６により接合している。金属部材１４にヒートシンク３７を接合している。
【００３５】
２つの半導体装置を接合することにより、回路パターンの面積を１／２にすることができる。また、両面から放熱ができるため、放熱性も向上する。なお、実施の形態２〜４の半導体装置を２つ接合してもよい。
【符号の説明】
【００３６】
１  本体チップ
２  キャップチップ
４  回路パターン
５  ソースパッド（第１のパッド）
１１  凹部（第１の凹部）
１２  凹部（第２の凹部）
１３  パッド（第２のパッド）
１４  金属部材（第１の金属部材）
１５  貫通電極（第１の貫通電極）
１６  バンプ
１７  パッド（第３のパッド）
２０  貫通電極（第２の貫通電極）
２９  凹部（第３の凹部）
３０  金属部材（第２の金属部材）
３５  金属膜
【図１】
0005640892.tif 000002
【図２】
0005640892.tif 000003
【図３】
0005640892.tif 000004
【図４】
0005640892.tif 000005
【図５】
0005640892.tif 000006
【図６】
0005640892.tif 000007
【図７】
0005640892.tif 000008
【図８】
0005640892.tif 000009
【図９】
0005640892.tif 000010
【図１０】
0005640892.tif 000011
【図１１】
0005640892.tif 000012
【図１２】
0005640892.tif 000013
【図１３】
0005640892.tif 000014