(57)【特許請求の範囲】
【請求項１】
第１の色相に対応した第１のビデオ信号を転送する第１のビデオ信号線と、
該第１のビデオ信号線に対応して設けられた第１系列のシフトレジスタと、
前記第１系列のシフトレジスタから送出される出力信号に基づき、前記第１のビデオ信号線からの前記第１のビデオ信号を前記第１の色相に対応した信号線に引き込む第１のスイッチ部と、
第２の色相に対応した第２のビデオ信号を転送する第２のビデオ信号線と、
該第２のビデオ信号線に対応して設けられた第２系列のシフトレジスタと、
前記第２系列のシフトレジスタから送出される出力信号に基づき、前記第２のビデオ信号線からの前記第２のビデオ信号を前記第２の色相に対応した信号線に引き込む第２のスイッチ部とを有しており、
第３の色相に対応した第３のビデオ信号を転送する第３のビデオ信号線と、
該第３のビデオ信号線に対応して設けられた第３系列のシフトレジスタと、
前記第３系列のシフトレジスタから送出される出力信号に基づき、前記第３のビデオ信号線からの前記第３のビデオ信号を前記第３の色相に対応した信号線に引き込む第３のスイッチ部と、
を含み、
２ｍ（但し、ｍは自然数）番目の第１系列のシフトレジスタが、第１のクロック信号により規定される第１のクロックドインバータと、前記第１のクロックとは逆位相の関係にある第２のクロック信号により規定される第２のクロックドインバータとからなり、
（２ｍ＋１）番目の第１系列のシフトレジスタが、前記第２のクロック信号により規定される第３のクロックドインバータと、前記第１のクロック信号により規定される第４のクロックドインバータとからなり、
２ｍ番目の第２系列のシフトレジスタが、前記第１のクロック信号とは位相のずれた第３のクロック信号により規定される第５のクロックドインバータと、前記第３のクロックとは逆位相の関係にある第４のクロック信号により規定される第６のクロックドインバータとからなり、
（２ｍ＋１）番目の第２系列のシフトレジスタが、前記第４のクロック信号により規定される第７のクロックドインバータと、前記第３のクロック信号により規定される第８のクロックドインバータとからなり、
２ｍ番目の第３系列のシフトレジスタが、前記第１のクロック信号及び前記第２のクロック信号とは位相のずれた第５のクロック信号により規定される第９のクロックドインバータと、前記第５のクロックとは逆位相の関係にある第６のクロック信号により規定される第１０のクロックドインバータとからなり、
（２ｍ＋１）番目の第３系列のシフトレジスタが、前記第６のクロック信号により規定される第１１のクロックドインバータと、前記第５のクロック信号により規定される第１２のクロックドインバータとからなる
ことを特徴とするアクティブマトリクス表示パネル。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は液晶表示パネルなどのアクティブマトリクスパネルに関し、特に、その表示駆動部に対する系列化技術に関する。
【０００２】
【従来の技術】
液晶の配向状態などを利用して情報を表示するフラット型表示パネルのうち、アクティブマトリクス方式の液晶表示パネルにおいては、その全体構成を図４にブロック図で示すように、画素マトリクス２２，ソース線駆動回路１２およびゲート線駆動回路２１が同一の透明基板１１の上に形成されており、そのうち、ソース線駆動回路１２は、シフトレジスタ部１３と、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 からなるビデオ信号線Ｖｉｄｅｏおよびこれらに対応するアナログスイッチＳ1 ，Ｓ2 ，Ｓ3 ・・・を備えるサンプルホールド回路１７とを有する。また、画素マトリクス２２は、ソース線駆動回路１２の側に接続された複数のソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ・・・と、ゲート線駆動回路２１に接続された複数のゲート線Ｙ1 ，Ｙ2 ・・・と、これらのゲート線およびソース線の交点に形成された複数の画素Ｚ11，Ｚ12・・・とを有し、各画素Ｚ11，Ｚ12・・・には薄膜トランジスタ（ＴＦＴ）２９および液晶セル３０を有する。さらに、ソース線駆動回路１２の側には、そのシフトレジスタ部１３にクロック信号を入力すべき複数のクロック信号線３４が配置されている。
【０００３】
このような構成のアクティブマトリクス表示パネルにおいては、その表示駆動に対する高周波化が求められているが、そのシフトレジスタ部１３を構成するＴＦＴの動作を高周波数化するには限界がある。そこで、従来のアクティブマトリクス表示パネルにおいては、そのシフトレジスタ部の構成を、図６にブロック図で示し、図７に回路図で示すように、シフトレジスタ部１３ｂ（シフトレジスタ部１３）を、Ａ系列のクロック信号（φA ，φA ＊）で駆動されるＡ系列のシフトレジスタＡ1 ，Ａ2 ，Ａ3 ・・・と、Ａ系列のクロック信号（φA ，φA ＊）に対して位相が９０°ずれたＢ系列のクロック信号（φB ，φB ＊）で駆動されるＢ系列のシフトジスタＢ1 ，Ｂ2 ，Ｂ3 ・・・とに２系列化し、Ａ系列のシフトレジスタＡ1 ，Ａ2 ，Ａ3 ・・・から出力されるビット出力信号Ｐ1 ，Ｐ3 ・・・によって、奇数番目のアナログスイッチＳ1 ，Ｓ3 ・・・を駆動する一方、Ｂ系列のシフトレジスタＢ1 ，Ｂ2 ，Ｂ3 ・・・から出力されるビット出力信号Ｐ2 ，Ｐ4 ・・・によって、偶数番目のアナログスイッチＳ2 ，Ｓ4 ・・・を駆動して、シフトレジスタ部１３ｂの動作を実質的に高周波数化している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のアクティブマトリクス表示パネルにおいては、シフトレジスタ部１３ｂの側はＡ系列のシフトレジスタＡ1 ，Ａ2 ，Ａ3 ・・・とＢ系列のシフトジスタＢ1 ，Ｂ2 ，Ｂ3 ・・・とに２系列化されているのに対して、ビデオ信号線Ｖｉｄｅｏは第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 に３系列化されているため、シフトレジスタ部１３ｂにおける系列毎の電気的特性の差とビデオ信号線Ｖｉｄｅｏにおける系列毎の電気的特性の差によって、シフトレジスタ部１３ｂの系列数とビデオ信号線Ｖｉｄｅｏの系列数の最小公倍数毎のソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ・・・に異常電位が生じて、画面に輝線や暗線などが発生するという問題点がある。すなわち、系列駆動化されたアクティブマトリクス表示パネルにおいては、図８にタイミングチャートを示すように、走査信号Ｄが入力された以降、Ａ系列のシフトレジスタＡ1 ，Ａ2 ，Ａ3 ・・・のうち、シフトレジスタＡ1 はクロック信号φA に基づいてビット出力信号Ｐ1 を送出してアナログスイッチＳ1 を駆動し、アナログスイッチＳ1 は第１系列のビデオ信号線Ｖ1 からのビデオ信号を表示信号Ｑ1 としてソース線Ｘ1 にホールドする一方、シフトレジスタＡ2 はビット出力信号Ｐ3 を送出してアナログスイッチＳ3 を駆動し、アナログスイッチＳ3 は第３のビデオ信号線Ｖ3 からのビデオ信号を表示信号Ｑ3 としてソース線Ｘ3 にホールドする。これに対して、Ｂ系列のシフトレジスタＢ1 ，Ｂ2 ，Ｂ3 ・・・のうち、シフトレジスタＢ1 はクロック信号（φB ，φB ＊）に基づいてビット出力信号Ｐ2 を送出してアナログスイッチＳ2 を駆動し、アナログスイッチＳ2 はビデオ信号線Ｖ2 からのビデオ信号を表示信号Ｑ2 としてソース線Ｘ2 にホールドする一方、シフトレジスタＢ2 はビット出力信号Ｐ4 を送出してアナログスイッチＳ4 を駆動し、アナログスイッチＳ4 はビデオ信号線Ｖ1 からのビデオ信号を表示信号Ｑ4 としてソース線Ｘ4 にホールドする。ここで、シフトレジスタ部１３ｂの側から画素に至るいずれの系列の電気経路にも、たとえば、図９に示すように、アナログスイッチの寄生容量Ｃａ1 ，ソース線の寄生容量Ｃａ2 および画素の容量Ｃａ3 が存在し、ビット出力信号Ｐに基づいて、アナログスイッチＳ1 がオフするときには、アナログスイッチの寄生容量Ｃａ1 に対するソース線の寄生容量Ｃａ2 および画素の容量Ｃａ3 のカップリングによって交点Ｒにおける電位が低下する。このため、各ソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 にホールドされた表示信号Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 の電位は、図８に示すように、ビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 から供給されたビデオ信号の電位に比較して低下する。しかも、シフトレジスタ部１３ｂの側から画素マトリクスに至る電気経路上のアナログスイッチの寄生容量Ｃａ1 の大きさはＡ系列とＢ系列との間で異なり、ビット出力信号Ｐ1 ，Ｐ2 ，Ｐ3 ，Ｐ4 の立ち下がりの時定数τ1 ，τ2 ，τ3 ，τ4 が小さい程、表示信号Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 の電位の低下度合いが大きい。このため、図８に示すように、Ａ系列のシフトレジスタＡ1 ，Ａ2 に対応するビット出力信号Ｐ1 ，Ｐ3 の立ち下がりの時定数τ1 ，τ3 が小さい場合には、表示信号Ｑ1 ，Ｑ3 における電位の低下が著しい。そこで、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 から供��されるビデオ信号の電位のレベルを調整して、すなわち、ビデオ信号線Ｖｉｄｅｏの電位を、第３系列のビデオ信号線Ｖ3 の電位＞第１系列のビデオ信号線Ｖ1 の電位＞第２系列のビデオ信号線Ｖ2 の電位に調整して、画面の表示状態の調整を行う場合がある。しかし、この調整方法を従来のアクティブマトリクス表示パネルに対して行うと、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 に対応するアナログスイッチＳ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 は、シフトレジスタ部１３ｂの系列に対応していないため、すなわち、第１系列のビデオ信号線Ｖ1 にはアナログスイッチＳ1 ，Ｓ4 が対応しているが、このうち、アナログスイッチＳ1 はＡ系列のシフトレジスタＡ1 に対応している一方、アナログスイッチＳ4 はＢ系列のシフトレジスタＢ2 に対応しているため、シフトレジスタ部１３ｂの系列毎に異なるレベルでソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 にホールドされた表示信号Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 間の電位差を補正することができない。それ故、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 のうちの最も電位が高い第３系列のビデオ信号線Ｖ3 と、ビット出力信号Ｐ1 ，Ｐ2 ，Ｐ3 ，Ｐ4 の時定数が大きなＢ系列のシフトレジスタＢ2 との組合せ、すなわち、シフトレジスタ部１３ｂの系列数とビデオ信号線Ｖｉｄｅｏの系列数の最小公倍数毎に相当するソース線に発生する異常に高い電位の表示信号によって、画面に輝線が発生することになる。
【０００５】
以上の問題点に鑑みて、本発明の課題は、シフトレジスタ部およびビデオ信号線を最適条件で系列化して、シフトレジスタ部の系列毎の表示に対する影響を容易に補正可能なアクティブマトリクス表示パネルを実現することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明において講じた手段は、  第１の色相に対応した第１のビデオ信号を転送する第１のビデオ信号線と、該第１のビデオ信号線に対応して設けられた第１系列のシフトレジスタと、前記第１系列のシフトレジスタから送出される出力信号に基づき、前記第１のビデオ信号線からの前記第１のビデオ信号を前記第１の色相に対応した信号線に引き込む第１のスイッチ部と、第２の色相に対応した第２のビデオ信号を転送する第２のビデオ信号線と、該第２のビデオ信号線に対応して設けられた第２系列のシフトレジスタと、前記第２系列のシフトレジスタから送出される出力信号に基づき、前記第２のビデオ信号線からの前記第２のビデオ信号を前記第２の色相に対応した信号線に引き込む第２のスイッチ部とを有しており、第３の色相に対応した第３のビデオ信号を転送する第３のビデオ信号線と、該第３のビデオ信号線に対応して設けられた第３系列のシフトレジスタと、前記第３系列のシフトレジスタから送出される出力信号に基づき、前記第３のビデオ信号線からの前記第３のビデオ信号を前記第３の色相に対応した信号線に引き込む第３のスイッチ部と、を含み、ｍ（但し、ｍは自然数）番目の第１系列のシフトレジスタが、第１のクロック信号により規定される第１のクロックドインバータと、前記第１のクロックとは逆位相の関係にある第２のクロック信号により規定される第２のクロックドインバータとからなり、（ｍ＋１）番目の第１系列のシフトレジスタが、前記第２のクロック信号により規定される第３のクロックドインバータと、前記第１のクロック信号により規定される第４のクロックドインバータとからなり、ｍ番目の第２系列のシフトレジスタが、前記第１のクロック信号とは位相のずれた第３のクロック信号により規定される第５のクロックドインバータと、前記第３のクロックとは逆位相の関係にある第４のクロック信号により規定される第６のクロックドインバータとからなり、（ｍ＋１）番目の第２系列のシフトレジスタが、前記第４のクロック信号により規定される第７のクロックドインバータと、前記第３のクロック信号により規定される第８のクロックドインバータとからなり、ｍ番目の第３系列のシフトレジスタが、前記第１のクロック信号及び前記第２のクロック信号とは位相のずれた第５のクロック信号により規定される第９のクロックドインバータと、前記第５のクロックとは逆位相の関係にある第６のクロック信号により規定される第１０のクロックドインバータとからなり、（ｍ＋１）番目の第３系列のシフトレジスタが、前記第６のクロック信号により規定される第１１のクロックドインバータと、前記第５のクロック信号により規定される第１２のクロックドインバータとからなることを特徴とする。
【０００７】
【作用】
上記手段を講じたアクティブマトリクス表示パネルにおいては、シフトレジスタ部からの系列毎のビット出力信号が、その電気経路上の電気的寄生成分などに起因して異なるレベルの影響をソース線側にホールドされるビデオ信号のレベルに対して及ぼす場合であっても、この影響はビデオ信号線の信号レベルを系列毎に補正することによって確実に吸収される。
【０００８】
【実施例】
つぎに、添付図面を参照して、本発明の一実施例について説明する。
【０００９】
図１は本発明の実施例に係るアクティブマトリクス表示パネル（液晶表示パネル）におけるソース線駆動回路側の構成を示すブロック図、図２はその回路図である。ここで、本例のアクティブマトリクス表示パネルの特徴点である系列化に係る構成についての説明に先立って、その全体構成を説明しておくが、本例のアクティブマトリクス表示パネルの全体構成は、図４に示すブロック図で示したアクティブマトリクス表示パネルと概ね同様であるため、同じく図４を参照して、その全体構成を説明する。また、本例のアクティブマトリクス表示パネルの構成は、図６ないし図９に基づいて説明した従来のアクティブマトリクス表示パネルと基本的には同様な構成になっており、その系列化のための構成のみが異なるため、対応する部分には同符号を付して説明する。
【００１０】
図４において、本例のアクティブマトリクス表示パネル１０は、画素マトリクス２２，ソース線駆動回路１２およびゲート線駆動回路２１が同一の透明基板１１の上に形成されて、表示装置の小型化，高精細化および低コスト化が図られている。ここで、ソース線駆動回路１２は、シフトレジスタ部１３と、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 からなるビデオ信号線Ｖｉｄｅｏおよびこれらのビデオ信号線Ｖｉｄｅｏに対応するアナログスイッチＳ1 ，Ｓ2 ，Ｓ3 ・・・を備えるサンプルホールド回路１７とを有する一方、ゲート線駆動回路２１はシフトレジスタ部２０およびバッファ回路２３を有する。また、画素マトリクス２２は、ソース線駆動回路１２の側に接続された複数のソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ・・・と、ゲート線駆動回路２１に接続された複数のゲート線Ｙ1 ，Ｙ2 ・・・と、これらのゲート線およびソース線の交点に形成された複数の画素Ｚ11，Ｚ12・・・とを有し、各画素Ｚ11，Ｚ12・・・にはそれぞれ薄膜トランジスタ（ＴＦＴ）２９および液晶セル３０を有する。さらに、ソース線駆動回路１２の側には、そのシフトレジスタ部１３にクロック信号を入力すべき複数系列のクロック信号線３４が配置されている一方、ゲート線駆動回路２１の側には、そのシフトレジスタ部２０にクロック信号を入力すべきクロック信号線３７が配置されている。なお、３５，３８はソース線駆動回路１２およびゲート線駆動回路２１にそれぞれスタート信号を入力するスタート信号線である。
【００１１】
このような構成のアクティブマトリクス表示パネル１０において、図１および図２に示すように、そのソース線駆動回路１２ａ（ソース線駆動回路１３）のシフトレジスタ部１３ａ（シフトレジスタ部１３）は、Ａ系列のクロック信号（φA ，φA ＊）で駆動されるＡ系列のシフトレジスタＡ1 ，Ａ2 ・・・と、クロック信号（φA ，φA ＊）に対して位相が６０°ずれたＢ系列のクロック信号（φB ，φB ＊）で駆動されるＢ系列のシフトジスタＢ1 ，Ｂ2 ・・・と、クロック信号（φB ，φB ＊）に対してが６０°ずれたＣ系列のクロック信号（φC ，φC ＊）で駆動されるＣ系列のシフトジスタＣ1 ，Ｃ2 ・・・とに３系列化されており、これらのＡ〜Ｃ系列のシフトレジスタＡ1 ，Ａ2 ・・・，Ｂ1 ，Ｂ2 ・・・，Ｃ1 ，Ｃ2 ・・・から送出されるビット出力信号Ｐ1 ，Ｐ2 ，Ｐ3 ，Ｐ4 ・・・によって、各アナログスイッチＳ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 ・・・が駆動されて、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 から供給される各ビデオ信号を表示信号Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 ・・・としてソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ・・・の側にホールド可能になっている。このため、シフトレジスタ部１３ａを構成するＴＦＴ自身の動作速度を高めなくとも、表示動作を高周波数化して表示の品位を高めることが可能になっている。ここで、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 は、それぞれ、赤，青および緑を各画素で表示するためのビデオ信号線であり、シフトレジスタ部１３ａと同数に３系列化されている。なお、クロック信号φA ，φB とクロック信号φA ＊，φB ＊（φA バー，φφB バー）とは互いに逆相の関係にあることを示す。また、Ａ〜Ｃ系列のシフトレジスタＡ1 ，Ａ2 ・・・，Ｂ1 ，Ｂ2 ・・・，Ｃ1 ，Ｃ2 ・・・は、いずれも、１ビット当たり、１つのインバータ２と２つのクロックドインバータ３ａ，３ｂ，４ａ，４ｂで構成され、そのうち、インバータ２は、図５（ａ）に示すように、ｐ型ＴＦＴ２０１とｎ型ＴＦＴ２０２とからなるＣＭＯＳ構造になっている。
【００１２】
また、クロックドインバータ３ａ，４ａは、図５（ｂ）に示すように、ｐ型ＴＦＴ３０１ａ，３０２ａとｎ型ＴＦＴ４０１ａ，４０２ａとから構成されてクロック信号φ（φA ，φB ，φC ）で駆動可能になっているのに対して、クロックドインバータ３ｂ，４ｂは、図１４（ｄ）に示すように、ｐ型ＴＦＴ３０１ｂ，３０２ｂとｎ型ＴＦＴ４０１ｂ，４０２ｂとから構成されてクロック信号φ（φA ，φB ，φC ）に対して逆相のクロック信号φ＊（φA ＊ ，φB ＊，φC ＊）で駆動可能になっている。
【００１３】
このような構成のアクティブマトリクス表示パネル１０のソース線駆動回路１３ａは、図３に示すタイミングチャートに基づいて駆動される。ここで、Ａ系列のシフトレジスタＡ1 , Ａ2 ・・・に入力されるクロック信号φA ，φA ＊と、Ｂ系列のシフトレジスタＢ1 , Ｂ2 ・・・に入力されるクロック信号φB ，φB ＊と、Ｃ系列のシフトレジスタＣ1 , Ｃ2 ・・・に入力されるクロック信号φC ，φC ＊とは、それぞれを６０°ずらしてある。このため、走査信号Ｄが入力された以降において、Ａ系列のシフトレジスタＡ1 は、期間ｔ1 において、クロック信号φA ＊のパルス立ち下がり（クロック信号φA のパルス立ち上がり）に対応してビット出力信号Ｐ1 をアナログスイッチＳ1 に向けて出力し、Ｂ系列のシフトレジスタＢ1 は、期間ｔ2 において、クロック信号φB ＊のパルス立ち下がり（クロック信号φB のパルス立ち上がり）に対応してビット出力信号Ｐ2 をアナログスイッチＳ2 に向けて出力し、Ｃ系列のシフトレジスタＣ1 は、期間ｔ3 において、クロック信号φC ＊のパルス立ち下がり（クロック信号φC のパルス立ち上がり）に対応してビット出力信号Ｐ3 をアナログスイッチＳ3 に向けて出力する。また、Ａ系列のシフトレジスタＡ2 は、期間ｔ4 において、クロック信号φA ＊のパルス立ち下がり（クロック信号φA のパルス立ち上がり）に対応してビット出力信号Ｐ4 をアナログスイッチＳ4 に向けて出力する。そして、ビット出力信号Ｐ1 〜Ｐ4 に基づいて、アナログスイッチＳ1 〜Ｓ4 が動作して、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 の側とソース線Ｘ1 〜Ｘ4 の側とを接続状態にして、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 を介して供給されたビデオ信号が表示信号Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 としてソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ・・・にホールドされ、これらの表示信号Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 によって各画素Ｚ11，Ｚ12・・・における表示状態が規定される。
【００１４】
ここで、シフトレジスタ部１３ａの側から画素マトリクス側に至るいずれの系列毎の電気経路にも、たとえば、図９に示すように、アナログスイッチの寄生容量Ｃａ1 ，ソース線の寄生容量Ｃａ2 および画素の容量Ｃａ3 が存在し、アナログスイッチＳ1 をオフするときには、そのビット出力信号Ｐ1 ，Ｐ2 ，Ｐ3 ，Ｐ4 が立ち下がる時に、アナログスイッチの寄生容量Ｃａ1 に対するソース線の寄生容量Ｃａ2 および画素の容量Ｃａ3 のカップリングによって、ソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 にホールドされる表示信号Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 の電位は、プッシュダウンされてビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 から供給されたビデオ信号の電位に比較して低下する。しかも、シフトレジスタ部１３ａの側から画素マトリクスに至る電気経路上のアナログスイッチの寄生容量Ｃａ1 の値はＡ系列, Ｂ系列およびＣ系列の間で異なり、ビット出力信号Ｐ1 ，Ｐ2 ，Ｐ3 ，Ｐ4 の立ち下がりの時定数τ1 ，τ2 ，τ3 ，τ4 が小さい程、表示信号Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 の電位の低下度合いが大きい。たとえば、図３に示すように、Ａ系列に相当するビット出力信号Ｐ1 ，Ｐ4 の立ち下がりの時定数τ1 ，τ4 が小さい場合には、表示信号Ｑ1 Ｑ4 における電位の低下が著しい。そこで、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 のうち、第１系列のビデオ信号線Ｖ1 から供給されるビデオ信号の電位のレベルを第２および第３系列のビデオ信号線Ｖ2 ，Ｖ3 から供給されるビデオ信号の電位のレベルに比較して高めて、第１系列のビデオ信号線Ｖ1 からのビデオ信号に対応する表示信号Ｑ1 Ｑ4 の電位を高めて、ソース線Ｘ1 ，Ｘ4 にホールドされるＱ1 ，Ｑ4 の電位レベルを調整する。同様に、第３系列のビデオ信号線Ｖ3 から供給されるビデオ信号の電位のレベルを第２系列のビデオ信号線Ｖ2 から供給されるビデオ信号の電位のレベルに比較して高めて、第３系列のビデオ信号線Ｖ3 からのビデオ信号に対応する表示信号Ｑ3 の電位を高めて、Ｑ3 の電位レベルを調整する。その結果、ソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ・・・にホールドされた状態におけるＱ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 の電位レベルは均等化される。このため、特定のソース線Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ・・・に異常に高い表示信号が供給されることがないので、画面に輝線や暗線が発生せず、表示の品位が高い。なお、上記の調整方法を従来のアクティブマトリクス表示パネル１０に対して行うと、第１〜第３系列のビデオ信号線に対応するアナログスイッチが、シフトレジスタ部の系列に対応していないため、他の電位に比較して著しく高い表示信号が発生して、画面に輝線や暗線が発生してしまう。
【００１５】
以上のとおり、本例のアクティブマトリクス表示パネル１０においては、第１〜第３系列のビデオ信号線Ｖ1 ，Ｖ2 ，Ｖ3 に対応するアナログスイッチＳ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 は、それぞれシフトレジスタ部１３ａの系列にも対応しているため、たとえば、第１系列のビデオ信号線Ｖ1 に対応するアナログスイッチＳ1 ，Ｓ4 は、いずれもＡ系列のシフトレジスタＡ1 ，Ａ2 に対応しているため、Ａ系列のシフトレジスタＡ1 ，Ａ2 の側の電気的特性がソース線Ｘ1 ，Ｘ4 にホールドされた状態の表示信号Ｑ1 ，Ｑ4 の電位レベルに影響を及ぼす状態にあっても、第１のビデオ信号線Ｖ1 から供給されるビデオ信号の電位を調整して、この表示信号Ｑ1 ，Ｑ4 を他の表示信号Ｑ2 ，Ｑ3 と同等の電位にまで補正することができる。従って、シフトレジスタ部１３ａを多系列駆動化しても、画面には輝線などが発生しないので、色再現性がよい。また、ビデオ信号線Ｖｉｄｅｏ側において、カラーローテーションなどを行う必要がない。また、Ａ〜Ｃ系列のいずれの系列のシフトレジスタの影響に対しても、ビデオ信号線Ｖｉｄｅｏを介して独立して調整できるので、色相調整が容易であり、しかもアクティブマトリクス表示パネル１０の製造後も色相調整を行なえる。
【００１６】
なお、シフトレジスタ部の系列数およびビデオ信号線の系列数については、同系列数であれば、その数に制限がない。
【００１７】
以上のとおり、シフトレジスタ部からのビット出力信号が、その電気経路上の電気的寄生成分などの影響によって、系列毎に異なるレベルの影響をソース線側にホールドされるビデオ信号に影響を及ぼす場合であっても、その影響は、ビデオ信号線の信号レベルを系列毎に補正することによって確実に吸収することできるので、シフトレジスタ部を多系列駆動化しても、画面に輝線などが発生することを防止できるという効果を奏する。また、３系列のビデオ信号線に色相を対応させた場合には、画面の色相調整などが容易にでき、色再現性が向上するという効果を奏する。
【図面の簡単な説明】
【図１】  本発明の実施例に係るアクティブマトリクス表示パネルにおけるソース線駆動回路側の構成を示すブロック図である。
【図２】  図１に示すソース線駆動回路の回路図である。
【図３】  図１に示すソース線駆動回路の各部に入出力される信号のタイミングチャート図である。
【図４】  アクティブマトリクス表示パネルの全体構成を示すブロック図である。
【図５】  （ａ）はアクティブマトリクス表示パネルのソース線駆動回路のインバータの構成を示す回路図、（ｂ）はそのクロック信号φで駆動されるクロックドインバータの構成を示す回路図、（ｃ）はそのクロック信号φ＊で駆動されるクロックドインバータの構成を示す回路図である。
【図６】  従来のアクティブマトリクス表示パネルにおけるソース線駆動回路側の構成を示すブロック図である。
【図７】  図６に示すソース線駆動回路の回路図である。
【図８】  図６に示すソース線駆動回路の各部に入出力される信号のタイミングチャート図である。
【図９】  アクティブマトリクス表示パネルのソース線駆動回路の電気経路上の容量成分を示す説明図図である。
【符号の説明】
１０・・・アクティブマトリクス表示パネル
１２，１２ａ，１２ｂ・・・ソース線駆動回路
１３，１３ａ，１３ｂ・・・シフトレジスタ部
Ａ1 ，Ａ2 ・・・Ａ系列のシフトレジスタ
Ｂ1 ，Ｂ2 ・・・Ｂ系列のシフトレジスタ
Ｃ1 ・・・Ｃ系列のシフトレジスタ
Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 ・・・アナログスイッチＰ1 ，Ｐ2 ，Ｐ3 ，Ｐ4 ・・・ビット出力信号Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 ・・・表示信号Ｖｉｄｅｏ・・・ビデオ信号線
Ｖ1 ・・・第１系列のビデオ信号線
Ｖ2 ・・・第２系列のビデオ信号線
Ｖ3 ・・・第３系列のビデオ信号線
Ｘ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ・・・ソース線Ｙ1 ，Ｙ2 ・・・ゲート線
Ｚ11，Ｚ12・・・画素
【図１】
0003659251.tif 000002
【図２】
0003659251.tif 000003
【図３】
0003659251.tif 000004
【図４】
0003659251.tif 000005
【図５】
0003659251.tif 000006
【図６】
0003659251.tif 000007
【図７】
0003659251.tif 000008
【図８】
0003659251.tif 000009
【図９】
0003659251.tif 000010