(57)【特許請求の範囲】
【請求項１】
変換基板の一面に半導体チツプの各電極に対応させて複数の第１の電極が設けられると共に、上記変換基板の他面に各上記第１の電極のうちの対応するものとそれぞれ上記一面及び上記他面間をスルーホールを介して導通接続された複数の第２の電極が設けられ、かつ上記変換基板の上記一面に上記半導体チツプがフリツプチツプ実装されてなる半導体装置において、
上記第１の電極及び上記第２の電極は、
上記スルーホールの孔内部に樹脂又は導電性のペーストでなる充填部材を充填して埋設した後、当該スルーホールの孔を両側から銅メツキを塗布して閉塞するようにして形成され、
上記変換基板の上記一面に設けられた各上記第１の電極の膜厚よりも、当該変換基板の上記他面に設けられた各上記第２の電極の膜厚を厚くするようにした
ことを特徴とする半導体装置。
【請求項２】
上記回路基板の中央部に所定の径でなる孔を上記一面及び上記他面間を介して穿設した後、上記孔を介して封止部材を注入するようにした
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記回路基板の上記他面の各角部に、それぞれ金属バンプを各上記第２の電極の膜厚と同じ厚みで形成した
ことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【目次】
以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術（図６及び図７）
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
（１）第１実施例（図１〜図３）
（２）第２実施例（図４及び図５）
（３）他の実施例
発明の効果
【０００２】
【発明の属する技術分野】
本発明は半導体装置に関し、例えば一面にボール電極が配設されてなる半導体装置に適用して好適なものである。
【０００３】
【従来の技術】
従来、フリツプチツプ実装によつて半導体チツプがベアチツプで主基板（マザーボード）に実装されたものが用いられている。例えば図６（Ａ）に示すような半導体チツプ１において、当該半導体チツプ１の接合面１Ａには周縁部に沿つて所定のピツチでアルミニウム（Ａｌ）電極（図示せず）が配設され、当該各アルミニウム電極に対応してそれぞれはんだバンプ２が形成されている。
【０００４】
図６（Ｂ）において、図６（Ａ）に示す半導体チツプ１をＡ−Ａ′線で断面をとり、当該半導体チツプ１を主基板（マザーボード）３の実装面３Ａにフリツプチツプ実装したものを示す。この場合、主基板３の実装面３Ａには、複数のランド４がそれぞれはんだバンプ２と対応し得るように配設され、当該各ランド４に各はんだバンプ２を位置合わせした状態でマウントした後、これらをリフローすることによつて接合するようになされている。さらに半導体チツプ１及び主基板３間を例えばエポキシ樹脂でなる封止部材５で封止することによつて半導体チツプ１がパツケージングされている。
【０００５】
また同様にして、図７（Ａ）に示すような半導体チツプ６において、当該半導体チツプ６の接合面６Ａにはアルミニウム（Ａｌ）電極（図示せず）が所定のピツチで格子状に配設され、当該各アルミニウム電極に対応してそれぞれはんだバンプ７が形成されている。図７（Ｂ）において、図７（Ａ）に示す半導体チツプ６をＢ−Ｂ′線で断面をとり、当該半導体チツプ６を主基板（マザーボード）８の実装面８Ａにフリツプチツプ実装したものを示す。
【０００６】
この場合、主基板８の実装面８Ａには、複数のランド９がそれぞれはんだバンプ７と対応し得るように配設され、当該各ランド９に各はんだバンプ７を位置合わせした状態でマウントした後、これらをリフローすることによつて接合するようになされている。さらに半導体チツプ１及び主基板８間は例えばエポキシ樹脂でなる封止部材１０で封止することによつて半導体チツプ６がパツケージングされている。
【０００７】
近年、このようなプリツプチツプ実装技術では、半導体チツプ１及び６の多ピン化及び小型化を同時に満足させるべく、リードピツチの狭ピツチ化すなわちフアインピツチ化が進められている。
【０００８】
【発明が解決しようとする課題】
ところで、半導体チツプのリードピツチが 0.5〔mm〕、 0.4〔mm〕及び 0.3〔mm〕と次第に狭ピツチ化されるに伴い、製造過程における技術的な困難さが要求される。またこのようなフアインピツチ化された半導体チツプをフリツプチツプ実装する場合には、信頼性を向上させる必要性から樹脂封止が必要であり、このため半導体チツプの修理及び点検等が非常に困難となる問題があつた。
【０００９】
さらに主基板の実装面において、フリツプチツプ実装用の半導体チツプは他の一般部品と同じように実装されるが、当該フリツプチツプ実装用の専用の設備が必要となり、このため製造過程における時間的及び経済的な損失が大きくなるという問題があつた。
【００１０】
本発明は以上の点を考慮してなされたもので、半導体装置の実装対象となる配線基板に対する接続の信頼性を向上し得る半導体装置を提案しようとするものである。
【００１１】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、変換基板の一面に半導体チツプの各電極に対応させて複数の第１の電極が設けられると共に、変換基板の他面に各第１の電極のうちの対応するものとそれぞれ一面及び他面間をスルーホールを介して導通接続された複数の第２の電極が設けられ、かつ変換基板の一面に半導体チツプがフリツプチツプ実装されてなる半導体装置において、第１の電極及び第２の電極は、スルーホールの孔内部に樹脂又は導電性のペーストでなる充填部材を充填して埋設した後、当該スルーホールの孔を両側から銅メツキを塗布して閉塞するようにして形成され、変換基板の一面に設けられた各第１の電極の膜厚よりも、当該変換基板の他面に設けられた各第２の電極の膜厚を厚くするようにした。
【００１２】
このように半導体装置を主基板の実装面に実装する場合に、当該実装面に形成された各電極を対応する各第２の電極とクリームはんだを用いて導通接続したとき、変換基板の一面に設けられた各第１の電極の膜厚よりも、当該変換基板の他面に設けられた各第２の電極の膜厚を厚くしたことにより、変換基板の他面及び主基板の実装面間でギヤツプを拡げることができ、この結果、ヒートストレスによる半導体チツプの損傷を未然に防ぐことができる。
【００１３】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００１４】
（１）第１実施例
図１（Ａ）及び（Ｂ）において、２０は全体としていわゆるＣＳＰ（Chip Size Package ）を示し、半導体チツプ２１の接合面２１Ａには複数のアルミニウム（Ａｌ）電極（図示せず）が当該接合面２１Ａの各縁部に沿つて所定のピツチで配設され、当該各アルミニウム電極にはそれぞれはんだバンプ２２が対応して形成されている。
【００１５】
ここでＣＳＰ２０には、半導体チツプ２１がフリツプチツプ実装されると共に当該半導体チツプ２１及び主基板（図示せず）間を導通接続するようになされた回路基板（以下、これを変換基板と呼ぶ）２３が設けられている。この変換基板２３は、例えばガラスエポキシ又はＢＴレジン等からなる基材の両面に銅箔（図示せず）を張り合わせたいわゆる銅張積層板を加工することにより形成されている。
【００１６】
この変換基板２３の一面２３Ａには、複数の電極２４がそれぞれ半導体チツプ２１に形成されたはんだバンプ２２と対応し得るように配設され、当該各電極２４にそれぞれはんだバンプ２２を位置合わせした状態でマウントした後、これらをリフローすることによつて接合するようになされている。
【００１７】
この場合、複数のスルーホール２６は、変換基板２３の一面２３Ａの各縁部に沿つて所定のピツチで一面２３Ａ及び他面２３Ｂ間を介して配設されている。この変換基板２３の一面２３Ａにおいて、これら複数の電極２４からはそれぞれ配線パターン２５が引き出され、当該各配線パターン２５の先端は対応する各スルーホール２６と導通接続されている。
【００１８】
また変換基板２３の中央部には、所定の孔径でなる樹脂注入孔２７が一面２３Ａ及び他面２３Ｂ間を介して穿設され、半導体チツプ２１を一面２３Ａにフリツプチツプ実装した後、他面２３Ｂ側から樹脂注入孔２７を介して例えばエポキシ樹脂でなる封止部材２８を注入するようになされている。これにより半導体チツプ２１及び変換基板２３の一面２３Ａ間は封止部材２８で封止され、かくして半導体チツプ２１がパツケージングされ得る。
【００１９】
また図１（Ｂ）に示すように、変換基板２３の他面２３Ｂには複数のスルーホール２６の他端が若干突出して配設され、当該各スルーホール２６は、主基板（図示せず）の実装面に配設された複数のランドとそれぞれ対応して位置合わせされ得るようになされている。
【００２０】
具体的には図２（Ａ）及び（Ｂ）に示すように、複数のスルーホール２６は、変換基板２３の一面２３Ａ及び他面２３Ｂにおいて半導体チツプ２１の内側周縁部及び外側周縁部に沿つてそれぞれ２列ずつ所定のピツチで配設されている。また変換基板２３の一面２３Ａ及び他面２３Ｂにも、これら複数のスルーホール２６の配列状態を補足すべく、当該複数のスルーホール２６以外の所定位置に所定数のダミー用のスルーホール又はランド等（以下、これらをダミースルーホールと呼ぶ）２９が上述と同様に形成されている。
【００２１】
この場合、複数のスルーホール２６及びダミースルーホール２９は、それぞれ変換基板２３の他面２３Ｂから所定の高さで突出するように形成されている。
また変換基板２３の他面２３Ｂの四隅には、それぞれダミー用の金属バンプ（以下、これをダミーバンプと呼ぶ）３０Ａ〜３０Ｄが、これら各スルーホール２６及びダミースルーホール２９と同じバンプ高さを保つて形成されている。
【００２２】
続いて図１（Ａ）及び（Ｂ）との対応部分に同一符号を付して示す図３において、図１に示すＣＳＰ２０を主基板４０に実装した場合に当該ＣＳＰ２０のＣ−Ｃ′線を断面にとつて示す断面図を示す。なおここでは封止部材２８は図示しないこととする。
【００２３】
ここで変換基板２３を製造する前処理段階について説明する。まず変換基板２３の一面２３Ａに所定の厚みでなる銅箔（以下、これを第１の銅箔と呼ぶ）３２が張り合わされると共に、当該変換基板２３の他面２３Ｂにも第１の銅箔３２の厚みよりも比較的厚い第２の銅箔３３が張り合わされている。因みに、第１の銅箔３２は12〜18〔μｍ〕のうち所望の厚みで選定され、また第２の銅箔３３は12〜70〔μｍ〕のうち所望の厚みで選定される。
【００２４】
この変換基板２３に各スルーホール２６を形成するための孔を穿設加工するが、このときの各スルーホール２６の孔径は、当該各スルーホール２６のピツチ間隔、すなわち主基板４０の実装面４０Ａに所定のピツチで配設された各電極４１のピツチ間隔によつて決定される。例えば、ピツチ間隔が 0.5〔mm〕のときには各スルーホール２６の孔径は0.15〔mm〕となり、このとき半導体チツプ２１のピン数が200 前後までのものに対しては変換基板２３の外形の大きさを半導体チツプ２１の外形の大きさに近づけることができる。
【００２５】
この状態において変換基板２３に各スルーホール２６を形成することにより、当該変換基板２３の一面２３Ａ側及び他面２３Ｂ側からそれぞれ各スルーホール２６の一端部２６Ａ及び他端部２６Ｂがそれぞれ第１及び第２の銅箔３２及び３３を介してフランジ状に若干突出する。これにより第１の銅箔３２の厚みよりも第２の銅箔３３の厚みの方が大きいことから、変換基板２３の一面２３Ａからの各スルーホール２６の一端部２６Ａの距離よりも、変換基板２３の他面２３Ｂからの各スルーホール２６の他端部２６Ｂの距離の方が比較的長くなる。
【００２６】
この後、各スルーホール２６の一端部２６Ａ及び他端部２６Ｂに、それぞれ厚みが15〜30〔μｍ〕でなる導電性のスルーホールメツキ（図示せず）を塗布しておく。また各スルーホール２６の孔内部に、例えばエポキシ系の樹脂又は導電性のペーストでなる充填部材３６を充填して埋設しておく。続いて各スルーホール２６の孔内部に充填部材３６を充填した後、一端部２６Ａ及び他端部２６Ｂの両側からそれぞれ厚みが５〜10〔μｍ〕でなる銅メツキ３４及び３５を塗布することにより、各スルーホール２６の孔を閉塞する。
【００２７】
この後、変換基板２３の一面２３Ａ及び他面２３Ｂ共にパターンエツチングを行なうことにより、各スルーホール２６の一端部２６Ａ及び他端部２６Ｂ以外に張られた銅箔が取り除かれ、各スルーホール２６の一端部２６Ａ及び他端部２６Ｂにのみ第１及び第２の銅箔３２及び３３が形成される。
【００２８】
かくして変換基板２３の一面２３Ａには複数の電極２４及びこれらに対応する配線パターン２５がそれぞれスルーホール２６と導通接続するように配設されると共に、当該一面２３Ａの所定位置にはソルダレジスト３７が塗布される。また変換基板２３の他面２３Ｂには、各スルーホール２６の他端部２６Ｂと同じバンプの高さでなる所定数のダミースルーホール及びダミーバンプ（共に図示せず）が配設される。
【００２９】
なお、主基板４０の実装面４０Ａには、変換基板２３の他面２３Ｂに配設されている各スルーホール２６に対応して複数の電極４１が配設されているが、当該他面２３Ｂに配設されている各ダミースルーホールにも対応してそれぞれ所定数の電極（以下、これをダミーランドと呼ぶ）（図示せず）が形成されている。
【００３０】
これにより変換基板２３の他面２３Ｂに配設されている各スルーホール２６の他端部２６Ｂ及び各ダミースルーホールが、それぞれ同じバンプの高さを保つて主基板４０の実装面４０Ａにマウントされ得る。かくして変換基板２３及び主基板４０間の接続を補強して当該接続の信頼性を向上させることができる。なお主基板４０の実装面４０Ａの所定位置にはレジスト４３が塗布されている。
【００３１】
因みに主基板４０の実装面４０Ａに配設された各電極４１及び各ダミーランドには、それぞれ図示しないクリームはんだが印刷されており、ＣＳＰ２０を主基板４０にマウントした後リフローすることにより、各電極４１及び各ダミーランドにおいて溶融した各はんだバンプが、これらに対応する変換基板２３の他面２３Ｂに形成された各スルーホール２６の他端部２６Ｂ及び各ダミースルーホールとそれぞれ接合され得る。
【００３２】
以上の構成において、ＣＳＰ２０は、複数のスルーホール２６が所定のパターンで形成された変換基板２３の一面２３Ａに半導体チツプ２１をフリツプチツプ実装した後、樹脂封止することによつて当該半導体チツプ２１をパツケージングしたものである。
【００３３】
この場合、変換基板２３の一面２３Ａには、半導体チツプ２１の各はんだバンプ２２に対応してそれぞれ電極２４が配設され、当該各電極２４はそれぞれ配線パターン２５を介して各スルーホール２６の一端部２６Ａと導通接続されている。
【００３４】
また変換基板２３の他面２３Ｂには、各スルーホール２６の他端部２６Ｂが突出されると共に、所定のパターンで複数のダミースルーホール２９及びダミーバンプ３０Ａ〜３０Ｄが形成されている。これら各スルーホール２６の他端部２６Ｂ及び各ダミースルーホール２９及びダミーバンプ３０Ａ〜３０Ｄは、主基板４０の実装面４０Ａに配設された各電極４１及び各ダミーランド（図示せず）に対応して配置されている。
【００３５】
これによりＣＳＰ２０を主基板４０の実装面４０Ａに実装した後に樹脂封止しなくても、当該ＣＳＰ２０及び主基板４０間の接続における信頼性を向上させることができる。従つてＣＳＰ２０を主基板４０から容易に取り外すことができ、かくして半導体チツプ２１を容易に修理及び点検等することができる。
【００３６】
またＣＳＰ２０において、変換基板２３に複数のスルーホール２６を設け、当該各スルーホール２６を介して半導体チツプ２０及び主基板４０間を導電接続させるようにしたことにより、変換基板２３の一面２３Ａ及び他面２３Ｂに複数の配線パターンを配設する必要がなくて済み、かくして変換基板２３の外形を半導体チツプ２０の外形とほぼ同じ大きさで成形することができる。
【００３７】
さらにＣＳＰ２０において、変換基板２３の他面２３Ｂに配設された複数のスルーホール２６の他端部２６Ｂの当該他面２３Ｂからの距離を、それぞれ対応する各スルーホール２６の一端部２６Ａの当該一面２３Ａからの距離よりも長くなるように形成したことにより、ＣＳＰ２０を主基板４０に実装した場合に、隣り合う電極間でブリツジが生じるのを防止することができる。また変換基板２３の他面２３Ｂ及び主基板４０の実装面４０Ａ間でギヤツプを拡げることができ、この結果、ヒートストレスによる半導体チツプ２１の損傷を未然に防ぐことができる。
【００３８】
さらにＣＳＰ２０において、変換基板２３に配設した複数のスルーホール２６の他端部２６Ｂと同じ長さでなる複数のダミースルーホール２９及びダミーバンプ３０Ａ〜３０Ｄを形成したことにより、主基板４０の実装面４０Ａにはこれらに対応する各電極４１及び各ダミーランド４２を設けるのみで、変換基板２３及び主基板４０間の接続を補強して当該接続の信頼性を向上させることができる。
【００３９】
さらにこの結果主基板４０の実装面４０Ａに予めＣＳＰ２０に対する専用の設備を用意する必要がなく、ＣＳＰ２０を主基板４０に実装する過程における時間的及び経済的な損失を従来よりも格段と低減させ得る。
【００４０】
以上の構成によれば、複数のスルーホール２６が所定のパターンで形成された変換基板２３の一面２３に、半導体チツプ２１を当該各スルーホール２６と導通接続させてフリツプチツプ実装した後樹脂封止することによつて当該半導体チツプ２１をパツケージングしたＣＳＰ２０を設け、当該変換基板２３の他面２３Ｂから各スルーホール２６を所定の長さで突出させると共に、当該各スルーホール２６と同じ長さでなる複数のダミースルーホール２９及びダミーバンプ３０Ａ〜３０Ｄを形成したことにより、主基板４０に対する接続の信頼性を向上し得ると共にＣＳＰ２０全体としての大きさを比較的小型化することができる。
【００４１】
（２）第２実施例
図４は第２実施例におけるＣＳＰ５０を示し、第１実施例と同様に半導体チツプ５１が変換基板５３にフリツプチツプ実装された構成からなる。この場合、半導体チツプ５１の接合面５１Ａには、複数のアルミニウム電極（図示せず）に対応してそれぞれはんだバンプ５２が当該接合面５１Ａの内側周縁部に沿つて所定のピツチで４列ずつ配設されている。
【００４２】
変換基板５３には、一面５３Ａ及び他面５３Ｂ間を介して複数のスルーホール５４がそれぞれ半導体チツプ５１に形成されたはんだバンプ５２と対応し得るように配設され、当該各スルーホール５４にそれぞれはんだバンプ５２を位置合わせした状態でマウントした後、これらをリフローすることによつて接合するようになされている。
【００４３】
この場合、変換基板５３の一面５３Ａ及び他面５３Ｂからは、第１実施例と同様に、それぞれ各スルーホール５４の一端部５４Ａ及び他端部５４Ｂが突出されている。また変換基板５３の一面５３Ａからの一端部５４Ａの距離よりも変換基板５３の他面５３Ｂからの他端部５４Ｂの距離の方が比較的長くなるように、それぞれ第１及び第２の銅箔５５及び５６が張られている。
【００４４】
さらに各スルーホール５４の孔内部に充填部材６０を充填して埋設しておくと共に、一端部５４Ａ及び他端部５４Ｂの両側からそれそれ所定の厚みでなる銅メツキ５７及び５８を塗布して各スルーホール５４の孔を閉塞する。なお変換基板５３の一面５３Ａの所定位置にはソルダレジスト５９が塗布されている。
【００４５】
なお、主基板７０の実装面７０Ａには、変換基板５３の他面５３Ｂに配設されている各スルーホール５４に対応して複数の電極７１が配設されている。これにより変換基板５３の他面５３Ｂに配設されている各スルーホール５４の他端部５４Ｂ及び各ダミーバンプ６２Ａ〜６２Ｄが、それぞれ同じバンプの高さを保つて主基板７０の実装面７０Ａにマウントされ得る。かくして変換基板５３及び主基板７０間の接続を補強して当該接続の信頼性を向上させることができる。なお主基板７０の実装面７０Ａの所定位置にはレジスト７２が塗布されている。
【００４６】
因みに主基板７０の実装面７０Ａに配設された各電極７１には、それぞれ図示しないクリームはんだが印刷されており、ＣＳＰ５０を主基板７０にマウントした後リフローすることにより、各電極７１において溶融した各はんだバンプが、これらに対応する変換基板５３の他面５３Ｂに形成された各スルーホール５４の他端部５４Ｂとそれぞれ接合され得る。
【００４７】
ここで図５（Ａ）及び（Ｂ）において、変換基板５３の一面５３Ａ及び他面５３Ｂを示す。変換基板５３の中央には、所定の孔径でなる樹脂注入孔６１が一面５３Ａ及び他面５３Ｂを介して穿設され、当該樹脂注入孔６１を介して封止部材（図示せず）が注入されるようになされている。また変換基板５３の他面５３Ｂの四隅には、それぞれダミーバンプ６２Ａ〜６２Ｄが所定のバンプ高さを保つて形成されている。
【００４８】
以上の構成によれば、複数のスルーホール５４が所定のパターンで形成された変換基板５３の一面５３Ａに、半導体チツプ５１を当該各スルーホール５４と導通接続させてフリツプチツプ実装した後樹脂封止することによつて当該半導体チツプ５１をパツケージングしたＣＳＰ５０を設け、当該変換基板５３の他面５３Ｂから各スルーホール５４を所定の長さで突出させると共に、当該各スルーホール５４と同じ長さでなる複数のダミーバンプ６２Ａ〜６２Ｄを形成したことにより、主基板７０に対する接続の信頼性を向上し得ると共にＣＳＰ５０全体としての大きさを比較的小型化することができる。
【００４９】
さらにこのＣＳＰ５０においては、変換基板５３に配設された複数のスルーホール５４がそれぞれ半導体チツプ５１に形成されたはんだバンプ５２と直接対応し得るように配設されていることから、第１実施例におけるＣＳＰ２０よりも格段と小型化することができる。
【００５０】
（３）他の実施例
なお第１及び第２実施例においては、変換基板２３及び５３に配設された複数のスルーホール２６及び５４の配列パターンをそれぞれ図２（Ａ）及び（Ｂ）と図５（Ａ）及び（Ｂ）に示すようにした場合について述べたが、本発明はこれに限らず、半導体チツプに形成された複数のはんだバンプに対応し得るようにすれば、その他種々の配列パターンで配設するようにしても良い。
【００５１】
また第１及び第２実施例においては、変換基板２３及び５３の各他面２３Ｂ及び５３Ｂに配設された複数のダミースルーホール２９及びダミーバンプ３０Ａ〜３０Ｄ及び６２Ａ〜６２Ｄの配列パターンをそれぞれ図２（Ｂ）及び図５（Ｂ）に示すようにした場合について述べたが、本発明はこれに限らず、その他種々の配列パターンで配設するようにしても良い。さらにこれらダミースルーホール２９、ダミーバンプ３０Ａ〜３０Ｄ及び６２Ａ〜６２Ｄがなくても接続の安定性を確保し得る場合には、これらダミーバンプの一部又は全部を形成しなくても良い。
【００５２】
さらに第１及び第２実施例においては、ＣＳＰ２０及び５０において半導体チツプ２１及び５１の接合面２１Ａ及び５１Ａには複数のはんだバンプ２２及び５２を形成した場合について述べたが、本発明はこれに限らず、例えば金バンプ等の他の金属バンプを用いるようにしても良く、またその他種々のスタツドバンプを用いるようにしても良い。
【００５３】
さらに第１及び第２実施例においては、ＣＳＰ２０及び５０において変換基板２３及び５３を両面基板とした場合について述べたが、本発明はこれに限らず、例えば変換基板２３及び５３の各一面２３Ａ及び５３Ａにさらにそれぞれフオトビア層を積層した多層基板として用いるようにしても良い。
【００５４】
さらに第１及び第２実施例においては、変換基板２３及び５３に配設された複数のスルーホール２６及び５４の各孔内部にそれぞれ充填部材３６及び６０を充填して埋設するようにした場合について述べたが、本発明はこれに限らず、当該複数のスルーホール２６及び５４の各孔内部を充填することなく中空状態のままにしても良い。この場合、各スルーホール２６及び５４の内部に接合用のはんだが入り込むことにより、はんだ供給量が多い場合でも主基板４０及び７０に対する実装時においてブリツジの発生率を比較的低減させることができる。要は、スルーホール以外であつても変換基板２３及び５３の一面２３Ａ、５３Ａ及び他面２３Ａ、５３Ａを貫通して設けられた導電部材であれば種々のものを適用し得る。
【００５５】
さらに第１及び第２実施例においては、変換基板２３及び５３の中央部にそれぞれ樹脂注入孔２７及び６１を穿設した場合について述べたが、本発明はこれに限らず、これら樹脂注入孔２７及び６１を穿設しなくても良い。この場合、ＣＳＰ２０及び５０において半導体チツプ２１及び５１と変換基板２３及び５３との間に外部から種々の樹脂を注入するようにする。
【００５６】
【発明の効果】
上述のように本発明によれば、変換基板の一面に半導体チツプの各電極に対応させて複数の第１の電極が設けられると共に、変換基板の他面に各第１の電極のうちの対応するものとそれぞれ一面及び他面間をスルーホールを介して導通接続された複数の第２の電極が設けられ、かつ変換基板の一面に半導体チツプがフリツプチツプ実装されてなる半導体装置において、第１の電極及び第２の電極は、スルーホールの孔内部に樹脂又は導電性のペーストでなる充填部材を充填して埋設した後、当該スルーホールの孔を両側から銅メツキを塗布して閉塞するようにして形成され、変換基板の一面に設けられた各第１の電極の膜厚よりも、当該変換基板の他面に設けられた各第２の電極の膜厚を厚くするようにしたことにより、その分だけ変換基板の他面及び主基板の実装面間でギヤツプを拡げることができ、この結果、ヒートストレスによる半導体チツプの損傷を未然に防ぐことができ、かくして半導体装置の実装対象となる主基板に対する接続の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】第１実施例によるＣＳＰの構成を示す略線図である。
【図２】第１実施例によるＣＳＰの変換基板の構成を示す平面図である。
【図３】第１実施例によるＣＳＰの主基板への実装時における部分的断面図である。
【図４】第２実施例によるＣＳＰの主基板への実装時における部分的断面図である。
【図５】第２実施例によるＣＳＰの変換基板の構成を示す平面図である。
【図６】従来のフリツプチツプ実装基板の構成を示す平面図及び断面図である。
【図７】従来のフリツプチツプ実装基板の構成を示す平面図及び断面図である。
【符号の説明】
２０、５０……ＣＳＰ、２１、５１……半導体チツプ、２２、５２……はんだバンプ、２３、５３……変換基板、２６、５４……スルーホール、２７、６１……樹脂注入孔、２８……封止部材、２９……ダミースルーホール、３０Ａ〜３０Ｄ、６２Ａ〜６２Ｄ……ダミーバンプ、３２、５５……第１の銅箔、３３、５６……第２の銅箔、４０、７０……主基板、４１、７１……電極。
【図１】
0003685347.tif 000002
【図２】
0003685347.tif 000003
【図３】
0003685347.tif 000004
【図４】
0003685347.tif 000005
【図５】
0003685347.tif 000006
【図６】
0003685347.tif 000007
【図７】
0003685347.tif 000008