(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記基板の内部に設けられ信号蓄積領域になる第２導電型の第１半導体領域と、
前記基板表面の上に設けられた絶縁膜と、
前記絶縁膜の上に設けられ、凸部を有し、該凸部がゲート幅を規定する区間の中央で前記第１半導体領域の上方に設けられたゲート電極になる導電体と、
前記基板の表面を含む前記基板に設けられ、前記第１半導体領域の側面に接し、前記第１半導体領域の上方且つ前記導電体の下方に設けられ、前記凸部との間にオフセットが設けられ、表面シールド層になる前記第１導電型の第３半導体領域と、
前記基板に設けられ、前記第１半導体領域とは前記導電体下方に位置する前記基板を介して反対側に位置し信号検出部になる前記第２導電型の第４半導体領域とを有することを特徴とする固体撮像装置。
【請求項２】
前記基板の表面を含む前記基板に設けられ、前記凸部を含む前記導電体の下方に設けられ、前記第３半導体領域と前記第４半導体領域との間に設けられチャネル領域になる前記第１導電型の第２半導体領域をさらに有することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１半導体領域は光電変換により得られた信号電荷を蓄積する前記信号蓄積部であり、
前記導電体は前記信号蓄積部から前記信号電荷を排出する電界効果トランジスタの前記ゲート電極であり、
前記ゲート電極は、前記導電体の前記凸部でゲート長が最大であることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記第１半導体領域の幅が前記凸部の幅よりも大きいことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第２半導体領域は前記導電体の下方から前記第３半導体領域側へ伸長し、前記第２半導体領域が前記オフセットが存在する領域に設けられ、前記凸部と前記第３半導体領域の距離が前記絶縁膜の膜厚より大きいことを特徴とする請求項２乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記第３半導体領域の前記第１半導体領域から前記導電体の方向に開いた開口の幅が、前記第１半導体領域から前記導電体の方向に向けて広がっていることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第１半導体領域から前記導電体の方向に向けて、前記凸部の幅が広がっていることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記開口が半円を描いていることを特徴とする請求項６または７に記載の固体撮像装置。
【請求項９】
前記凸部が半円形を有していることを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記第３半導体領域と前記凸部の距離が0.1〜0.3μｍであることを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置の画素の構造に関し、特に、画素が有するフォトダイオード及びその周辺の構造に関する。
【０００２】
【従来の技術】
固体撮像装置は、入射した光画像情報を電気信号に変換する画素アレーを有している。画素アレーは、画素を単位として構成されている。画素は、入射光を電気信号に変換し、この電気信号を一定期間蓄積するためのフォトダイオードを有している。フォトダイオードは、ｐ型半導体基板に形成される。フォトダイオードは、この基板内部に形成され電気信号である光電子を蓄積するn型半導体層と、ｎ型半導体層の上方で基板の表面に設けられるp型半導体層を有している。p型半導体層は、基板表面で発生する暗電流を抑制する。
【０００３】
また、画素は、蓄積された電気信号を読み出す転送トランジスタを有している。この転送トランジスタは、読み出しゲートと信号検出部を有している。
【０００４】
信号読出し時には、読み出しゲートに正電位が印加されることにより読出しゲートの下のチャネルのポテンシャルが高くなる。そのためフォトダイオードに蓄積された信号電子はこのチャネルを通して信号検出部へと流出し読み出される。
【０００５】
しかし、従来の固体撮像装置の構造では、熱雑音が発生する場合があった。それが故に再生画面のS/Nが劣化するという問題があった。また、p型半導体層があるにもかかわらず、暗電流雑音が発生する場合があるという問題があった。
【０００６】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みて為されたものであり、その目的とするところは、熱雑音と暗電流雑音の発生しにくく、再生画面のS/Nが劣化しにくい固体撮像装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の特徴は、第１導電型の半導体基板と、
この基板の表面から離れて、基板の内部に設けられた第２導電型の第１半導体領域と、
基板の表面を含む基板に設けられ、第１の半導体領域の上方に離れて設けられた第２導電型の第２半導体領域と、
第２半導体領域の上に設けられた絶縁膜と、
絶縁膜の上に設けられた導電体と、
基板の表面を含む基板に設けられ、下面が第１半導体領域の上面と接し、側面が第２半導体領域の側面と接し、導電体との距離は絶縁膜の膜厚以上である第１導電型の第３半導体領域と、
基板の表面を含む基板に設けられ、側面が第２半導体領域の側面と接し、導電体との距離は絶縁膜の膜厚と等しい第２導電型の第４半導体領域とを有する固体撮像装置にある。
【０００８】
【発明の実施の形態】
以下図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また図面相互間においても互いの寸法の関係や比率の異なる部分が含まれるのはもちろんである。
【０００９】
（第１の実施の形態）
第１の実施の形態に係る固体撮像装置は、図１（ａ）に示すように、      入射した光画像情報を電気信号に変換する画素アレー２と、画素アレー２に蓄積された信号を順次読み出すための制御信号を画素アレー２に送る信号走査回路３と、画素アレー３から読み出された信号を順次固体撮像装置外へ読み出す信号読出し回路４を有している。画素アレー２は、２次元アレー状に配列された単位セルである画素５を有している。
【００１０】
画素５は、図１（ｂ）に示すように、入射光を電気信号に変換し、電気信号を一定期間蓄積するためのフォトダイオードＰＤを有している。さらに、フォトダイオードＰＤの電気信号を選択的に読み出すための行選択トランジスタＦＥＴ４と、電気信号を増幅するための増幅トランジスタＦＥＴ３と、電気信号をリセットするためのリセットトランジスタＦＥＴ２と、フォトダイオードＰＤの電気信号を増幅トランジスタＦＥＴ３の入力となるゲート電極に出力し電気信号を読み出すための転送トランジスタＦＥＴ１からなる。フォトダイオードＰＤは、ｐ型半導体基板１１内に設けられた信号蓄積部１３を有している。転送トランジスタＦＥＴ１は、基板１１の上方に設けられた読出しゲートを有している。
【００１１】
画素５の構造は、より詳細には図２と図３（ａ）に示す。図３（ａ）は、図２のＩ−Ｉ方向の断面図である。画素５は、第１導電型の半導体基板１１あるいは基板１１上に設けられた第１導電型のウェル（ｗｅｌｌ）を有している。第２導電型の第１半導体領域１３は、基板１１の表面から離れて、基板１１の内部に設けられる。なお、第１導電型は、ｐ型でもｎ型でもよい。第１導電型が、ｐ型である場合は、第２導電型はｎ型である。第１導電型が、ｎ型である場合は、第２導電型はｐ型である。絶縁膜１５は、基板１１の上に設けられる。導電体１６は、絶縁膜１５の上に設けられる。第１導電型の第３半導体領域１８は、基板１１の表面を含む基板１１に設けられる。第３半導体領域１８の下面が第１半導体領域１３の上面と接する。第３半導体領域１８と導電体１６との距離は絶縁膜１５の膜厚と等しい。第２導電型の第４半導体領域１４は、基板１１の表面を含む基板１１に設けられ、導電体１６との距離は絶縁膜１５の膜厚と等しい。絶縁体１２は、下面が基板１１の表面より下に設けられ、側面と下面が第３半導体領域１８に接する。基板１１上にｐ型ウェル（p-well）１１が、設けられる。第１半導体領域１３は、光電子を蓄積するｎ型半導体層である。第３半導体領域１８はフォトダイオードＰＤの表面に設けられたｐ型半導体層である。第４半導体領域１４は、フォトダイオードＰＤから読み出された信号電子を検出するｎ型半導体層である。第３半導体領域は、基板１１の表面で発生する暗電流を抑制する。導電体１６は、ＦＥＴ１のゲート電極である。導電体２１は、ＦＥＴ２のゲート電極である。導電体２０は、ＦＥＴ３のゲート電極である。導電体１９は、ＦＥＴ４のゲート電極である。絶縁体１２のない基板１１の表面は活性領域１７である。
【００１２】
図３（ｂ）は、図３（ａ）のＩ−Ｉ間の電気信号蓄積時の電位分布図である。図３（ｃ）は、電気信号読出し時の電位分布図である。電気信号蓄積時には、図３（ｂ）に示すように、読み出しゲート１６には基準電位が印加され、読出しゲート１６の下のチャネルのポテンシャルは低い。このためフォトダイオードＰＤの第１半導体領域１３に信号電子２４は漏れ出すことがなく蓄積される。信号読出し時には、図３（ｃ）に示すように、読み出しゲート１６に正電位が印加されることにより、読出しゲート１６の下のチャネルのポテンシャルは高くなる。そのためフォトダイオードＰＤの第１半導体領域１３に蓄積された信号電子２４は、読出しゲート１６のチャネルを通して信号検出部である第４半導体領域１４へと流出し、電気信号が読み出される。
【００１３】
しかし図３（ａ）の画素５の構造では熱雑音と暗電流雑音が発生する場合がある。
【００１４】
第３半導体領域１８は、基準電圧に接続され、基準電位に固定される。このため、読出しゲート１６のフォトダイオードＰＤきわのチャネルの電位は、読出しゲート１６がオン状態の時に上げにくい。さらに、画素５の微細化が進むとそれに従って電源電圧が低くなるため、読出しゲートに印加される電圧が低くなる。このことによっても、読出しゲートがオン状態の時に、チャネルの電位を十分に上げにくい。読出し時にチャネルの電位を十分に上げることができないので、フォトダイオードＰＤ内に電子２４が残留する。残留電子２４は熱雑音の原因であると考えられる。そして、この熱雑音により再生画面のＳ／Ｎ比が劣化すると考えられる。このことは、画素の微細化に従い、低暗電流と低熱雑音を両立することが困難になることを示している。
【００１５】
また、読み出しゲート１６は、多結晶シリコンあるいはシリサイド材料で作られる。このことにより、読出しゲート１６の端部においては、局所的な応力が発生する。この応力によりシリコン基板１１の表面に暗電流の発生源となるキャリア発生準位が誘発される場合がある。このキャリア発生準位から発生した電子は、信号蓄積期間中に信号蓄積部である第１半導体領域１３に流入する。この電子の流入により暗電流雑音が発生していると考えられる。
【００１６】
（第１の実施の形態の実施例１）
第１の実施の形態の実施例１に係る画素５の構造は、図４と図５（ａ）に示す。図５（ａ）は、図４のＩ−Ｉ方向の断面図である。画素５は、第１導電型の半導体基板１１を有している。第２導電型の第１半導体領域１３は、基板１１の表面から離れて、基板１１の内部に設けられる。第２導電型の第２半導体領域２２は、基板１１の表面を含む基板１１に設けられ、第１半導体領域１３の上方に離れて設けられる。絶縁膜１５は、第２半導体領域２２の上に設けられる。導電体１６は、絶縁膜１５の上に設けられる。第１導電型の第３半導体領域１８は、基板１１の表面を含む基板１１に設けられる。第３半導体領域１８の下面が第１半導体領域１３の上面と接し、第３半導体領域１８の側面が第２半導体領域２２の側面と接する。第３半導体領域１８と導電体１６との距離は絶縁膜１５の膜厚より大きい。第２導電型の第４半導体領域１４は、基板１１の表面を含む基板１１に設けられる。第４半導体領域１４の側面が第２半導体領域２２の側面と接する。第４半導体領域１４と導電体１６との距離は絶縁膜１５の膜厚と等しい。絶縁体１２の下面が基板１１の表面より下に設けられる。絶縁体１２の側面と下面が第３半導体領域１８に接する。第１半導体領域１３は、光電変換により得られた信号電荷を蓄積するフォトダイオードＰＤの信号蓄積部である。導電体１６は、信号蓄積部から信号電荷を排出する電界効果トランジスタＦＥＴ１のゲート電極である。第２半導体領域２２は、トランジスタＦＥＴ１のチャネル領域である。第４半導体領域１４は、ＦＥＴ１のドレイン領域であり、信号電荷を検出する信号検出部である。
【００１７】
第２半導体領域２２は、読出しゲート１６のチャネル領域に設けられたｎ型拡散層である。また、第３半導体領域１８と読出しゲート１６はオフセット距離Ｘだけオフセットされている。オフセットが設けられているのは以下の理由による。多結晶シリコンあるいはシリサイド材料からなる読出しゲート１６の端部においては、局所的な応力が発生する。この応力によりシリコン基板１１界面に暗電流の発生源となるキャリア発生準位が誘発されやすい。読出しゲート１６下に設けられた第２半導体領域２２は読出しゲート１６から第３半導体領域１８側へ距離Ｘだけ伸長している。その発生準位から発生した暗電流電子は、信号蓄積期間中にフォトダイオードＰＤの信号蓄積層１３に流入しない。暗電流電子は第２半導体領域を通して信号検出部１４に流出する。このため再生画面上で雑音を発生することがない。
【００１８】
図５（ｂ）は、図５（ａ）のＩ−Ｉ間の電気信号蓄積時の電位分布図である。図５（ｃ）は、電気信号読出し時の電位分布図である。電気信号蓄積時には、図５（ｂ）に示すように、信号電子は、蓄積層１３と読出しチャネル２２とにはさまれたｐ型半導体基板１１の領域の電位が障壁となり蓄積層１３に溜められる。
【００１９】
信号読出し時には、図５（ｃ）に示すように、読み出しゲート１６に正電位が印加されることにより、読出しゲート１６の下のチャネル２２のポテンシャルは高くなる。領域１３と領域２２にはさまれたｐ型半導体基板１１の領域の電位がそれにつれて高くなり、信号蓄積部１３の信号電子は信号検出部１４へ全て読み出される。従って残留電子が無く、熱雑音や残像等の雑音が発生しない。
【００２０】
以上のように、信号蓄積部１３とそれと同一導電型の読出しチャネル２２が、読出しゲート１６の下において、異なる導電型の基板１１の領域を挟む形で深さ方向に重なるように形成されている。このことにより、読出しゲート１６がオン状態の時に容易に領域１３と２２に挟まれた基板１１の電位変調が行える。従来よりも低い読出し電圧で信号読みだしができる。そのため画素が微細化されて電源電圧が低下しても従来あったような熱雑音や残像のような雑音を発生することがない。再生画面上で雑音の少ない鮮明な画像を得ることができる。また、読出しゲート１６のチャネル２２が、読出しゲート電極１６から所定距離Ｘ離れた位置まで伸長しているため、信号蓄積期間中にゲート１６きわで発生する暗電流が信号蓄積部１３へ流入することが無い。従って、暗電流雑音が大幅に抑圧され、再生画面上で雑音の少ない鮮明な画像が得られる。
【００２１】
（第１の実施の形態の実施例１の変形例１）
第１の実施の形態の実施例１の変形例１に係る固体撮像装置１の画素５は、図６（ａ）に示すように、図５（ａ）と同様な構造を有するだけでなく、さらに、基板１１の表面から第１半導体領域１３の上面までの深さは、基板１１の表面から絶縁体１２の下面までの深さより深い。基板１１の表面から第１半導体領域１３の上面と接する第３半導体領域１８の下面までの深さは、基板１１の表面から絶縁体１２の下面までの深さより深い。フォトダイオードＰＤの表面のp型半導体層である第３半導体領域１８の形成深さが素子分離領域である酸化シリコン（SiO2）層の絶縁体１２の下端を被うようさらに深く形成されている。このことにより、基板１１の表面で発生する暗電流が、第１半導体領域１３に注入されるのをより確実に防ぐことができる。
【００２２】
また、第２半導体領域２２の厚さも厚く変更する。厚くすることで、第２半導体領域２２の下面と第１半導体領域１３の上面の距離を、図５（ａ）と図６（ａ）とで同等にする。このことにより、ゲート１６に印可する変調電位を高くする必要がない。
【００２３】
（第１の実施の形態の実施例１の変形例２）
第１の実施の形態の実施例１の変形例２に係る固体撮像装置１の画素５は、図６（ｂ）に示すように、図５（ａ）、図６（ａ）と同様な構造を有するだけでなく、さらに、絶縁体１２の下方に第１半導体領域１３が設けられている。信号蓄積層であるｎ型半導体層の第１半導体領域１３が、素子分離領域の絶縁体１２の下方に形成されている。このことにより、フォトダイオードＰＤの受光面積を広げることができ、フォトダイオードＰＤの感度が向上する。
【００２４】
（第１の実施の形態の実施例２）
第１の実施の形態の実施例２に係る固体撮像装置１の画素５は、図７（ａ）に示すように、図５（ａ）と同様な構造を有するだけでなく、さらに、第１導電型の第５半導体領域２６が、第１半導体領域１３の上で、第２半導体領域２２の下に設けられている。読出しゲート１６のチャネルとなるｎ型半導体層の第２半導体領域２２の下で、信号蓄積領域の第１半導体領域１３の上の領域にｐ型半導体層の第５半導体領域２６が設けられている。なお、基板１１の不純物濃度は、１０１５〜１０１６ｃｍ−３程度である。第１半導体領域１３の不純物濃度は、１０１６〜１０１７ｃｍ−３程度である。第１半導体領域１３の不純物濃度は、１０１６〜１０１７ｃｍ−３程度である。第２半導体領域２２の不純物濃度は、１０１６〜１０１７ｃｍ−３程度である。第３半導体領域１８の不純物濃度は、１０１８〜１０１９ｃｍ−３程度である。第４半導体領域１４の不純物濃度は、１０１９〜１０２０ｃｍ−３程度である。第５半導体領域２６の不純物濃度は、１０１６〜１０１７ｃｍ−３程度である。
【００２５】
このような構造により、信号蓄積領域１３と読出しチャネル２２との間の電位障壁が高くなり、信号蓄積領域１３に溜められる電子数を増やすことができる。図７（ｂ）は、図７（ａ）のＩ−Ｉ間の経路の電位分布図である。図７（ｃ）は、図７（ａ）のＩＩ−ＩＩ間の経路の電位分布図である。図７（ｂ）に示すように、読み出しゲート１６のきわで発生した暗電流２７は、読出しチャネル２２を通して信号検出部１４へ排出される。信号蓄積期間にゲート１６のきわで発生した暗電流２７は、図７（ｃ）に示すように、信号蓄積領域１３とチャネル２２に挟まれたｐ型半導体層の第５半導体領域２６の電位が信号電子に対する電位障壁となり、信号蓄積領域１３へ流入することはない。
【００２６】
（第１の実施の形態の実施例２の変形例１）
第１の実施の形態の実施例２の変形例１に係る固体撮像装置１の画素５は、図８（ａ）に示すように、図７（ａ）と同様な構造を有するだけでなく、さらに、基板１１の表面から第１半導体領域１３の上面までの深さは、基板１１の表面から絶縁体１２の下面までの深さより深い。このことにより、基板１１の表面で発生する暗電流が、第１半導体領域１３に注入されるのをより確実に防ぐことができる。
【００２７】
（第１の実施の形態の実施例２の変形例２）
第１の実施の形態の実施例２の変形例２に係る固体撮像装置１の画素５は、図８（ｂ）に示すように、図７（ａ）、図８（ａ）と同様な構造を有するだけでなく、さらに、絶縁体１２の下方に第１半導体領域１３が設けられている。このことにより、フォトダイオードＰＤの受光面積を広げることができる。
【００２８】
（第１の実施の形態の実施例３）
第１の実施の形態の実施例３に係る固体撮像装置１の画素５の構造は、図９（ａ）と図９（ｂ）に示す。図９（ｂ）は、図９（ａ）のＩ−Ｉ方向の断面図である。第１の実施の形態の実施例３に係る固体撮像装置１の画素５は、第３半導体領域１８と導電体１６との距離が、絶縁膜１５の膜厚と等しい点で、第１の実施の形態の実施例１と異なっている。ｐ型半導体層である第３半導体領域１８が、読み出しゲート１６に対してオフセットなく自己整合的に形成されている。このことによっても、ゲート１６のきわで発生した暗電流は、図７（ｂ）に示すような第３半導体領域１８のｐ型半導体領域の電位分布の勾配により、信号検出部１４に注入される。
【００２９】
（第１の実施の形態の実施例３の変形例１）
第１の実施の形態の実施例３の変形例１に係る固体撮像装置１の画素５は、図１０（ａ）に示すように、図９（ｂ）と同様な構造を有するだけでなく、さらに、基板１１の表面から第１半導体領域１３の上面までの深さは、基板１１の表面から絶縁体１２の下面までの深さより深い。このことにより、基板１１の表面で発生する暗電流が、第１半導体領域１３に注入されるのをより確実に防ぐことができる。
【００３０】
（第１の実施の形態の実施例３の変形例２）
第１の実施の形態の実施例３の変形例２に係る固体撮像装置１の画素５は、図１０（ｂ）に示すように、図９（ｂ）、図１０（ａ）と同様な構造を有するだけでなく、さらに、絶縁体１２の下方に第１半導体領域１３が設けられている。このことにより、フォトダイオードＰＤの受光面積を広げることができる。
【００３１】
（第１の実施の形態の実施例４）
第１の実施の形態の実施例４に係る固体撮像装置１の画素５の構造は、図１１（ａ）と図１１（ｂ）に示す。図１１（ｂ）は、図１１（ａ）のＩ−Ｉ方向の断面図である。第１の実施の形態の実施例４に係る固体撮像装置１の画素５は、第３半導体領域１８に対する第１半導体領域１３のオフセットのオフセット距離Ｙが、オフセット距離Ｘより短い点で、第１の実施の形態の実施例１と異なっている。このことによっても、信号電子のチャネル２２への注入は容易にできると考えられる。
【００３２】
（第１の実施の形態の実施例４の変形例１）
第１の実施の形態の実施例４の変形例１に係る固体撮像装置１の画素５は、図１２（ａ）に示すように、図１１（ｂ）と同様な構造を有するだけでなく、さらに、基板１１の表面から第１半導体領域１３の上面までの深さは、基板１１の表面から絶縁体１２の下面までの深さより深い。このことにより、基板１１の表面で発生する暗電流が、第１半導体領域１３に注入されるのをより確実に防ぐことができる。
【００３３】
（第１の実施の形態の実施例４の変形例２）
第１の実施の形態の実施例４の変形例２に係る固体撮像装置１の画素５は、図１２（ｂ）に示すように、図１１（ｂ）、図１２（ａ）と同様な構造を有するだけでなく、さらに、絶縁体１２の下方に第１半導体領域１３が設けられている。このことにより、フォトダイオードＰＤの受光面積を広げることができる。
【００３４】
（第２の実施の形態）
固体撮像装置１の多画素化や、撮像システムの小型化、撮像モジュール等の小型化が進められている。画素５のサイズの小型化が益々求められている。今後、より面積が縮小される画素において、効果的に光電変換を行うためには、光の入射経路中に、光を遮ったり、反射させたりする構造物ができるだけ存在しないことが求められる。更に、信号/雑音（Ｓ／Ｎ）比を良くするため、入射光が存在しないときでも、シリコン（Si）基板１１中で発生する電子を極力少なくする必要がある。この電子の発生は時間的にばらつくため、画像にムラが生じる雑音成分となる。更に、低電圧での残像の低減も求められている。
【００３５】
第１の実施の形態では、信号電荷の転送を司る転送トランジスタＦＥＴ１のゲート１６の形状では、ゲート長は一定であった。このことにより、信号電荷の蓄積・転送に必ずしも寄与しない部分にも、光が照射されている。
【００３６】
第２の実施の形態では、Ｓ／Ｎ比を改善し、低電圧で完全転送を可能とし、更に、光入射経路を拡大する。低電圧で、電荷転送・蓄積を行うには、適当な長さのゲート長が必要である。すなわち、電荷蓄積部１３のポテンシャル分布に着目し、電荷蓄積・転送に必要なゲート１６の部位のみ突起状の凸部を設ける。その他のゲート１６の部位はできるだけゲート長を短くする。これらのことで、光入射経路が拡大できる。
【００３７】
（第２の実施の形態の実施例１）
第２の実施の形態の実施例１に係る固体撮像装置１の画素５の構造は、図１３と図１４（ａ）乃至（ｄ）に示す。図１４（ｂ）は、図１３と図１４（ａ）のＩ−Ｉ方向の断面図である。図１４（ｃ）は、図１３と図１４（ａ）のＩＩ−ＩＩ方向の断面図である。図１４（ｄ）は、図１４（ａ）のＩＩＩ−ＩＩＩ方向の断面図である。画素５は、第１導電型の半導体基板１１を有している。第２導電型の第１半導体領域１３は、基板１１の表面から離れて、基板１１の内部に設けられる。絶縁膜１５は、基板１１の表面の上に設けられる。導電体１６は、絶縁膜１５の上に設けられる。導電体１６の凸部２８が第１半導体領域１３の上方に設けられる。第１導電型の第３半導体領域１８は、基板１１の表面を含み基板１１に設けられる。第３半導体領域１８は、第１半導体領域１３の上方に設けられる。第３半導体領域１８は、第１半導体領域１３の側面に接する。第３半導体領域１８は、導電体１６の下方に設けられる。第２導電型の第４半導体領域１４は、基板１１の表面を含む基板１１に設けられる。第４半導体領域１４と導電体１６との距離は絶縁膜１５の膜厚と等しい。第６半導体領域２９は、第４半導体領域１４の下に設けられる。第６半導体領域２９は、パンチスルーを防止する。第２導電型の第２半導体領域３９は、基板１１の表面を含む基板１１に設けられる。第２半導体領域３９は、導電体１６の下方に設けられ、特に、導電体１６の凸部２８の下方に設けられる。第２半導体領域３９は、第３半導体領域１８の側面と接し第４の半導体領域の側面とも接する。絶縁体１２の下面が、基板１１の表面より下に設けられる。絶縁体１２の側面と下面が、第３半導体領域１８に接する。第１半導体領域１３は、光電変換により得られた信号電子２４を蓄積する信号蓄積部である。導電体１６は、信号蓄積部１３から信号電子を排出する電界効果トランジスタＦＥＴ１のゲート電極である。第２半導体領域３９は、トランジスタＦＥＴ１のチャネル領域である。ゲート電極である導電体１６において、凸部２８でゲート長が最大である。凸部２８は突起である。ゲート電極である導電体１６において、ゲート幅を規定する区間の中央に、導電体１６の凸部２８が設けられる。凸部２８の下方に第３半導体領域１８が設けられる。なお、凸部２８の側面の下方に第３半導体領域１８の側面が配置されていてもよい。
【００３８】
図１４（ｅ）は、図１４（ｄ）のＩＶ−ＩＶ間の電気信号蓄積時の電位分布図である。第１半導体領域１３の第３半導体領域１８と接合する周辺部では電位２３は勾配を有する。この勾配により、信号電子３１は、矢印３６の方向に移動する。信号電子３１は、第１半導体領域の中央に集められる。
【００３９】
第２の実施の形態の実施例１に係る固体撮像装置１の画素５では、フォトダイオードＰＤの表面シールド層(PDp)となる第３半導体領域１８が、ゲート電極１６と、特に、ゲート電極１６の凸部２８の下方に設けられている。このことにより、ゲート電極１６の形成時等のドライエッチング工程での反応性イオンエッチング(RIE)等で生じたダメージ層に、信号蓄積部(PDn)の第１半導体領域１３の空乏層が接することがなくなる。ダメージ層に起因する局所的なリーク電流の増大いわゆる白傷の発生を防止することができる。更に、暗時のムラの発生を低減できる。
【００４０】
なお、信号電荷の読出しに関しては、凸部２８の下方において、信号蓄積部１３と表面シールド層１８がオフセットされ、信号蓄積部１３の上方に表面シールド層１８を介することなくゲート電極１６、２８が存在するため、信号電子の信号検出部１４への完全転送が可能である。
【００４１】
第２の実施の形態の実施例１に係る固体撮像装置１の製造方法を説明する。図１５（ａ）は、固体撮像装置１の画素５の一部の上面図である。図１５（ｂ）乃至（ｆ）は、図１５（ａ）のＩ−Ｉ方向の断面図である。
【００４２】
まず、図１５（ｂ）に示すように、シリコン基板１１の内部に素子分離用のLOCOSやSTIの絶縁体１２を形成する。次に、素子分離用のｐ型半導体層３３を形成する。イオン注入により信号蓄積領域１３を形成する。
【００４３】
次に、図１５（ｃ）に示すように、表面シールド層３４を形成する。ｐ型半導体層３３と表面シールド層３４が形成されることにより、第３半導体領域１８が完成する。この後、アニール等の工程を入れてもよい。更に、チャネルインプラ層３９を形成する。併行して、周辺回路のトランジスタを構成する素子分離領域、トランジスタの閾値を制御するイオン注入を行う。
【００４４】
図１５（ｄ）に示すように、ゲート絶縁膜１５とゲート電極１６、あるいはゲート配線などを形成する。
【００４５】
図１５（ｅ）に示すように、検出部１４と周辺回路のソース・ドレイン領域を形成する。
【００４６】
図１５（ｆ）に示すように、パンチスルー防止領域２９を形成する。
【００４７】
この製造方法により、ゲート電極１６下に、信号蓄積・転送領域１３、３９が形成できる。更に、ゲート電極１６下に、シリコン表面の空乏化を防止する表面シールド層３４を形成できる。
【００４８】
尚、ゲート電極１６には、ゲート電極１６の形成時に、凸部２８の突起も形成する。この凸部２８は、信号電子の読み出しの移動経路上に形成する。そして、この凸部２８は、信号電子の読み出しの移動方向に向かうに従って太く形成してもよい。
【００４９】
表面シールド層３４は、凸部２８が形成される領域を除いて形成してもよい。表面シールド層３４は、信号電子の読み出しの移動経路となる領域を除いて形成してもよい。表面シールド層３４は、読出しパスの電荷転送経路方向に向かうに従って、形成しない幅を増やし、検出部１４方向に開口面積が大きくなるように形成してもよい。
【００５０】
（第２の実施の形態の実施例１の変形例）
第２の実施の形態の実施例１の変形例に係る固体撮像装置１の画素５は、図１６（ａ）（ｂ）に示すように、図１４（ａ）乃至（ｃ）と同様な構造を有するだけでなく、さらに、レンズ３５が設けられている。レンズ３５の光軸は、第１半導体領域１３から凸部２８の下方の領域を除いた領域の中心Ｃ点を通る基板表面に対する垂線Ｌ７と一致する。レンズ３５は、第３半導体領域３３、３４（１８）の上方に設けられる。このことにより、光入射経路をさらに拡大することができる。
【００５１】
（第２の実施の形態の実施例２）
第２の実施の形態の実施例２に係る固体撮像装置１の画素５の構造は、図１７（ａ）乃至（ｃ）に示す。図１７（ｂ）は、図１７（ａ）のＩ−Ｉ方向の断面図である。図１７（ｃ）は、図１７（ａ）のＩＩ−ＩＩ方向の断面図である。第２の実施の形態の実施例２に係る固体撮像装置１の画素５は、ゲート１６の凸部２８と第３半導体領域１８の距離が絶縁膜１５の膜厚より大きい点で、第２の実施の形態の実施例１と異なっている。このことによって、信号電子のチャネル３９への注入は容易にできると考えられる。
【００５２】
第２の実施の形態の実施例２の画素５は、表面シールド層１８とゲート電極１６との間にオフセットが設けられている。このオフセットが存在する領域には、読出しトランジスタＦＥＴ１の閾値を制御する第２半導体領域３９が設けられている。第２半導体領域３９は、オフセットが存在する領域のシリコン基板表面の空乏化を防ぐ。このオフセットにより、信号電荷の読出しの際の移動パスが形成し易くなる。ゲート１６に印可電圧をより低電圧にしても信号電荷の完全読出しが可能である。矢印３６に沿って集められた信号電子は、矢印３７に沿って領域３９を経由して信号検出部１４に移動する。
【００５３】
信号蓄積領域１３の不純物濃度は、望ましくは、１０１６〜１０１７ｃｍ−３程度である。信号蓄積領域１３の拡散層深さは、0.3〜1.0μｍ程度が好ましい。表面シールド層１８の不純物濃度は、１０１８ｃｍ−３程度が好ましい。表面シールド層１８の拡散層深さは、0.1〜0.2μｍ程度が好ましい。チャネル形成部３９の不純物濃度は、１０１７ｃｍ−３程度が好ましい。絶縁膜１５のシリコン酸化膜の膜厚は、好ましくは８０ｎｍ程度である。表面シールド層１８と読出しトランジスタＦＥＴ１のゲート電極１６、２８の端のオフセット距離は、信号転送経路方向３７で、好ましくは0.1〜0.3μｍ程度であり、信号転送経路に垂直方向に、0.1〜0.3μｍである。読出しトランジスタＦＥＴ１の凸部２８の長さは、好ましくは0.3μｍ程度である。凸部２８の幅は0.4μｍ程度である。表面シールド層１８の開口端部と、読出しトランジスタＦＥＴ１のゲート電極１６、２８の端とは、上方からの平面距離で、好ましくは、0.1〜0.3μｍ程度である。信号蓄積部１３のイオン注入は、例えば、不純物が燐（Ｐ）で、加速電圧を320kV、ドーズ量を1.35×１０１２ｃｍ−２程度とする。表面シールド層１８の領域３４のイオン注入は、例えば、不純物が硼素（Ｂ）で、加速電圧を15kV、ドーズ量を1.0×１０１３ｃｍ−２程度として行われる。チャネルの閾値を決める領域３９のイオン注入は、例えば、不純物が硼素で、加速電圧を15kV、ドーズ量を2.0×１０１２ｃｍ−２程度である。表面シールド層１８の素子分離用領域３３のイオン注入は、例えば、不純物が硼素で、加速電圧を140kV、ドーズ量を5.0×１０１２ｃｍ−２程度、更に、不純物が硼素で、加速電圧を80kV、ドーズ量を7.0×１０１２ｃｍ−２程度である。
【００５４】
図１８（ａ）は、図１７（ｂ）のＩＩＩ−ＩＩＩ間の電気信号蓄積時の電位分布図である。図１８（ｂ）は、図１７（ｂ）のＩＩＩ−ＩＩＩ間の電気信号読出し時の電位分布図である。図１８（ｃ）は、図１７（ｃ）のＩＶ−ＩＶ間の電気信号蓄積時の電位分布図である。図１８（ｄ）は、図１７（ｃ）のＩＶ−ＩＶ間の電気信号読出し時の電位分布図である。
【００５５】
信号蓄積時には、図１８（ａ）に示すように、信号電子は、蓄積層１３と読出しチャネル３９とにはさまれたｐ型半導体基板１１の領域の電位が障壁となり蓄積層１３に溜められる。なお、図１８（ｃ）に示すように、蓄積層１３の周辺部で発生した信号電子は、蓄積層１３の中央部に移動して蓄積される。信号電子は周辺部には存在しにくい。
【００５６】
信号読出し時には、図１８（ｂ）に示すように、読み出しゲート１６に正電位が印加されることにより、読出しゲート１６の下のチャネル３９のポテンシャルは高くなる。領域１３と領域３９にはさまれたｐ型半導体基板１１の領域の電位がそれにつれて高くなり、信号蓄積部１３の信号電子は矢印３７方向の信号検出部１４へ全て読み出される。信号電子の読み出し経路が生じる。残留電子が無いので、熱雑音や残像等の雑音が発生しない。なお、図１８（ｄ）に示すように、蓄積層１３の周辺部で発生した信号電子は、蓄積層１３の中央部に移動しており、信号電子は周辺部には存在しにくいので、信号電子の読み出し経路は存在しにくい。
【００５７】
（第２の実施の形態の実施例２の変形例１）
第２の実施の形態の実施例２の変形例１に係る固体撮像装置１の画素５は、図１７（ａ）乃至（ｃ）と同様な構造を有するが、図１９（ａ）に示すように、第３半導体領域１８と第２半導体領域３９の形状が異なる。
【００５８】
第２の実施の形態の実施例２の変形例１に係る固体撮像装置１の画素５は、信号読出し経路３７の方向に、信号蓄積領域１３からゲート電極１６の方向に向けて、表面シールド層１８の開口の幅が広がっている。読出し経路３７に沿って表面シールド層１８の開口幅が広がるために、信号検出部１４に近くなるに従い、信号読出し経路３７のポテンシャルが深くなり、低いゲート電圧での信号電荷の完全転送が可能である。
【００５９】
（第２の実施の形態の実施例２の変形例２）
第２の実施の形態の実施例２の変形例２に係る固体撮像装置１の画素５は、図１７（ａ）乃至（ｃ）と同様な構造を有するが、図１９（ｂ）に示すように、凸部２８の形状が異なる。
【００６０】
第２の実施の形態の実施例２の変形例２に係る固体撮像装置１の画素５は、信号読出し経路３７の方向で、信号蓄積領域１３からゲート電極１６の方向に向けて、読出しトランジスタＦＥＴ１の凸部２８の幅が広がっている。信号読出し経路３７に沿ってゲート幅が広がるために、検出部１４に近くなるに従い、信号読出し経路３７にゲート電極１６からの変調が効き易くなる。低いゲート電圧での信号電荷の完全転送が可能となる。
【００６１】
（第２の実施の形態の実施例２の変形例３）
第２の実施の形態の実施例２の変形例３に係る固体撮像装置１の画素５は、図１７（ａ）乃至（ｃ）と同様な構造を有するが、図１９（ｃ）に示すように、凸部２８、第３半導体領域１８と第２半導体領域３９の形状が異なる。
【００６２】
第２の実施の形態の実施例２の変形例３に係る固体撮像装置１の画素５は、信号読出し経路３７の方向で、信号蓄積領域１３からゲート電極１６の方向に向けて、表面シールド層１８の開口の幅が広がり、読出しトランジスタＦＥＴ１の凸部２８の幅が広がっている。このことにより、第２の実施の形態の実施例２の変形例１と２の効果をあわせて得ることができる。一層低いゲート電圧での信号電荷の完全転送が可能となる。
【００６３】
（第２の実施の形態の実施例２の変形例４）
第２の実施の形態の実施例２の変形例４に係る固体撮像装置１の画素５は、図１９（ａ）と同様な構造を有するが、図２０（ａ）に示すように、第３半導体領域１８と第２半導体領域３９の形状が異り半円形を有する。
【００６４】
第２の実施の形態の実施例２の変形例１に係る固体撮像装置１の画素５は、信号読出し経路３７の方向に、信号蓄積領域１３からゲート電極１６の方向に向けて、表面シールド層１８の開口の幅が広がり、開口が半円を描いている。このことにより、第２の実施の形態の実施例２の変形例１と同様な効果が得られる。さらに開口付近の電界分布が均一になり、白傷の発生を低減することができる。
【００６５】
（第２の実施の形態の実施例２の変形例５）
第２の実施の形態の実施例２の変形例５に係る固体撮像装置１の画素５は、図１９（ｂ）と同様な構造を有するが、図２０（ｂ）に示すように、凸部２８の形状が異なり半円形を有する。
【００６６】
第２の実施の形態の実施例２の変形例５に係る固体撮像装置１の画素５は、信号読出し経路３７の方向で、信号蓄積領域１３からゲート電極１６の方向に向けて、読出しトランジスタＦＥＴ１の凸部２８の幅が広がり、凸部２８が半円形を有している。このことにより、第２の実施の形態の実施例２の変形例２と同様な効果が得られる。さらに開口付近の電界分布が均一になり、白傷の発生を低減することができる。
【００６７】
（第２の実施の形態の実施例２の変形例６）
第２の実施の形態の実施例２の変形例６に係る固体撮像装置１の画素５は、図１９（ｃ）と同様な構造を有するが、図２０（ｃ）に示すように、凸部２８、第３半導体領域１８と第２半導体領域３９の形状が異なり半円形をそれぞれ有する。
【００６８】
第２の実施の形態の実施例２の変形例６に係る固体撮像装置１の画素５は、信号読出し経路３７の方向で、信号蓄積領域１３からゲート電極１６の方向に向けて、表面シールド層１８の開口の幅が広がり開口が半円を描いている。読出しトランジスタＦＥＴ１の凸部２８の幅が広がり凸部２８が半円形を有している。このことにより、第２の実施の形態の実施例２の変形例３と同様な効果が得られる。さらに開口付近の電界分布が均一になり、白傷の発生を低減することができる。
【００６９】
（第２の実施の形態の実施例２の変形例７）
第２の実施の形態の実施例２の変形例７に係る固体撮像装置１の画素５は、図１７（ａ）乃至（ｃ）と図２１（ａ）と同様な構造を有するが、図２１（ｂ）に示すように、第１半導体領域１３に対する、第３半導体領域１８の開口の位置が異なる。同様に第２半導体領域３９の凸部の位置が異なる。同様に導電体１６の凸部２８の位置が異なる。このことによっても、第２の実施の形態の実施例２と同様な効果が得られる。
【００７０】
（第２の実施の形態の実施例２の変形例８）
第２の実施の形態の実施例２の変形例８に係る固体撮像装置１の画素５は、図１７（ａ）乃至（ｃ）と図２１（ａ）と同様な構造を有するが、図２１（ｃ）に示すように、第１半導体領域１３に対する、第３半導体領域１８の開口の位置が異なる。同様に第２半導体領域３９の凸部の位置が異なる。同様に導電体１６の凸部２８の位置が異なる。このことによっても、第２の実施の形態の実施例２と同様な効果が得られる。
【００７１】
図２２（ａ）は、第２の実施の形態の実施例２及び変形例１乃至６に係る固体撮像装置１について、凸部２８のゲートの周辺長に対する白傷の発生した画素５の個数である。これより、凸部２８のゲートの周辺長が小さいほど白傷は発生しにくいことがわかる。なお、凸部２８のゲートの周辺長をゼロに設定すると固体撮像装置１は動作しない。
【００７２】
図２２（ｂ）も、第２の実施の形態の実施例２及び変形例１乃至６に係る固体撮像装置１について、凸部２８のゲート面積に対する白傷の発生した画素５の個数である。これより、凸部２８のゲート面積が小さいほど白傷は発生しにくいことがわかる。なお、凸部２８のゲート面積をゼロに設定すると固体撮像装置１は動作しない。以上の結果から、白傷の発生しにくい凸部２８の形状は、ゲートの周辺長が小さく、ゲート面積が小さい形状であることがわかった。すなわち、凸部２８の形状は、図２０（ｂ）（ｃ）に示すような半円形が望ましい。
【００７３】
（第２の実施の形態の実施例３）
第２の実施の形態の実施例３に係る固体撮像装置１の画素５の構造は、図２３（ａ）乃至（ｃ）に示す。図２３（ｂ）は、図２３（ａ）のＩ−Ｉ方向の断面図である。図２３（ｃ）は、図２３（ａ）のＩＩ−ＩＩ方向の断面図である。第２の実施の形態の実施例３に係る固体撮像装置１の画素５は、第１半導体領域１３と３８の構造において、第２の実施の形態の実施例２と異なっている。このことによって、信号電子のチャネル３９への注入は同様に容易にでき、さらに、暗電流を低減することができる。
【００７４】
第２の実施の形態の実施例３の画素５は、ゲート電極１６の下方に信号蓄積部１３、３８の一部を成す凸部３８を有する。凸部３８を設けることで、信号蓄積部１３の深さをより基板１１の深くにできる。従って、信号蓄積部１３から伸びる空乏層位置を、より基板１１の深くに形成できる。このことは、図２３（ｄ）に示すように、ｐｎ接合の位置を深さｄ１から深さｄ２にふかくできることからも明らかである。ゲート加工工程のDry工程のダメージに起因する発生電荷が、信号蓄積領域１３の空乏層に取り込まれにくくなるため、雑音発生が抑えられる。一方、凸部３８の周辺では、第２の実施の形態の実施例２と同じ電位分布を有するので、同様の低いゲート電圧で信号電子の読み出しができる。
【００７５】
（第３の実施の形態）
CMOSセンサーを含む固体撮像装置１においては、光電変換を行うフォトダイオードＰＤを構成するｎ型拡散層の第１半導体領域１３及びp型拡散層の第３半導体領域１８を有する。領域１３と１８は、図２４に示すように、フォトダイオードＰＤに隣接する読出しMOSトランジスタＦＥＴ１のゲート電極１６に対して自己整合的なイオン注入４６により形成される。これらの拡散層１３、１８のシリコン基板１１の表面からの深さは、通常のCMOS素子のソース／ドレイン（S/D）拡散層よりはるかに深い位置に形成される。ところがCMOSセンサーのように標準CMOS製造プロセスに準拠してCMOSセンサーを製造する場合には、CMOSセンサーの微細化と共にCMOSセンサーのゲート電極の厚さが薄くなる。このことにより、読み出しゲート電極１６の厚さも薄くする。拡散層１３、１８を、薄くなった読出しゲート電極１６に自己整合的に形成しようとすると、イオン注入４６の際にゲート電極１６を突き抜けてイオン種が読み出しゲート１６のチャネル部分４５にまで侵入してしまう。読出しトランジスタＦＥＴ１の閾値が変化してしまう。
【００７６】
第３の実施の形態に係る固体撮像装置１が有する画素５は、図２５（ａ）（ｂ）に示すように、ゲート電極１６の厚さが薄くても、第１半導体領域１３を深く、かつ、ゲート電極１６に対して自己整合的に設けることができる。また、第４半導体領域１４は、浅く、かつ、ゲート電極１６に対して自己整合的に設けることができる。図２５（ｂ）は、図２５（ａ）のＩ−Ｉ方向の断面図である。
【００７７】
従来は、ゲート電極の厚さを、厚く３００〜４００ｎｍにしても、第１半導体領域１３の深さは、高々２００〜３００ｎｍであった。第３の実施の形態では、ゲート電極の厚さを、薄く２００〜３００ｎｍにしても、第１半導体領域１３の深さは、４００〜７００ｎｍであった。なお、この第１半導体領域１３の深さは、イオン注入の際に使用するレジストの性能に左右され、ゲート電極１６の厚さに左右されない。レジストの形成条件によってはより深くすることができる。
【００７８】
第３の実施の形態の固体撮像装置１の製造方法を説明する。第３の実施の形態では、読出しゲート電極１６のパターン形成を二回のパターンエッチングで行う。１回目のパターンエッチングでは、ゲート電極１６のパターンと、フォトダイオードＰＤのパターンとを合わせたパターンを用いる。２回目のパターンエッチングのパターンをフォトダイオードＰＤのパターンにする。２回目のパターンエッチングを行う。フォトレジストを剥離せずに、フォトレジストをマスクに、イオン注入を行う。このイオン注入により、フォトダイオードＰＤを構成するｎ型拡散層１３またはｐ型拡散層１８を形成する。
【００７９】
すなわち、図２６（ａ）（ｂ）に示すように、基板１１上にゲート絶縁膜１５を形成する。図２６（ｂ）は、図２６（ａ）のＩ−Ｉ方向の断面図である。ゲート絶縁膜１５の上に、ゲート電極１６となる多結晶シリコン膜４７を堆積する。多結晶シリコン膜４７の上に、フォトレジストのパターン４８、４９、５０を形成する。パターン４８は、フォトダイオードＰＤのパターンである。パターン４９、５０は、ゲート電極１６、１９乃至２１のパターンである。パターン４８と４９は一体化している。次に、１回目のパターンエッチングを行う。多結晶シリコン膜４７をエッチングする。１回目のパターンエッチングにより、多結晶シリコン膜の一体化したパターン４７、１６とゲート電極１９乃至２１が形成される。レジスト４９を剥離する。
【００８０】
図２７（ａ）（ｂ）に示すように、パターン４７、１６とゲート電極１９乃至２１をマスクにイオン注入を行い、第４半導体領域１４と第６半導体領域２９を形成する。多結晶シリコンのパターン１６とゲート電極１９乃至２１と基板１１上にレジスト膜５２を形成する。レジスト膜５２によって、パターン４７の上にパターン４７に重なる開口５１が形成される。開口５１のパターンはフォトダイオードＰＤのパターンとおなじである。図２７（ｂ）（ｃ）は、図２７（ａ）のＩ−Ｉ方向の断面図である。
【００８１】
図２７（ｃ）に示すように、２回目のパターンエッチングを行う。多結晶シリコン膜４７をエッチングする。２回目のパターンエッチングにより、ゲート電極１６が形成される。レジスト膜５２をマスクにイオン注入５３を行う。第１半導体領域１３と第３半導体領域１８を形成する。レジスト膜５２を剥離する。ゲート電極１６、１８乃至２１の露出した多結晶シリコン表面を酸化する。
【００８２】
第３の実施の形態の製造方法によれば、２回目のパターンエッチングに使用したレジスト膜５２を残し、このレジスト膜５２をマスクとしてフォトダイオードＰＤのイオン注入をする。レジスト膜５２をマスクとするので、通常よりも深い位置にイオン注入を行っても、イオンがゲート電極１６を突き抜けてシリコン基板１１に到達することはない。
【００８３】
（第４の実施の形態）
固体撮像装置においては、光感度の向上を目的として、反射防止膜を形成する。固体撮像装置として、ＣＭＯＳセンサーは、最近、低消費電力、単一電源駆動で注目されている。ＣＭＯＳセンサーは、照射光の開口を規定する金属膜の高さが高いため、金属膜で照射光を規定しても、照射光がフォトダイオードＰＤに到達するまでに、光路が広がりやすい。このことにより、光感度が上がりにくい。ＣＭＯＳセンサーは、ポリシリコンなどによる配線で信号電荷を転送するため、この配線の上方に開口を規定する金属膜構造が形成されることになる。そして、開口を規定する金属膜は高い位置に配置されることになる。
【００８４】
第４の実施の形態では、照射光をフォトダイオードＰＤへ集光させる手段を具備する増幅型固体撮像装置について説明する。そして、光感度を向上させた固体撮像装置を提供する。
【００８５】
（第４の実施の形態の実施例１）
第４の実施の形態に係る固体撮像装置１は、図２８（ａ）乃至（ｄ）に示すように、画素ＣＢ、ＣＲ、ＣＧを有している。図２８（ｂ）は、図２８（ａ）のＩ−Ｉ方向の断面図である。図２８（ｃ）は、図２８（ａ）のＩＩ−ＩＩ方向の断面図である。図２８（ｄ）は、図２８（ａ）のＩＩＩ−ＩＩＩ方向の断面図である。画素ＣＢ、ＣＲ、ＣＧは、図１の画素アレー２を構成する。画素ＣＢ、ＣＲ、ＣＧは、第１導電型の半導体基板１１を有する。絶縁体１２の下面が基板１１の表面１１より下に設けられる。絶縁体１２の側面が基板１１に接する。第２導電型の第１半導体領域１３は、１１基板の表面から離れて、基板１１の内部に設けられる。第１半導体領域１３の側面が基板１１を介して絶縁体１２の側面に対向する。シリコン酸化膜５２乃至５４は、基板１１の上で第１半導体領域１３の上方に設けられる。シリコン窒化膜５５乃至５７（反射防止膜：Ｓｉ３Ｎ４）は、シリコン酸化膜５２乃至５４の上に設けられる。第１半導体領域１３の上方におけるシリコン窒化膜５５乃至５７の膜厚とシリコン酸化膜５２乃至５４の膜厚の合計が６００Åより厚い。シリコン窒化膜５５乃至５７は、シリコン酸化膜５２乃至５４と屈折率が異なる。
【００８６】
画素ＣＢは、図２８（ｂ）に示すように、第１半導体領域１３の上方におけるシリコン窒化膜５５の膜厚Ｔ２Ｂとシリコン酸化膜５２の膜厚Ｔ１Ｂの合計が６００Åより厚い。
【００８７】
画素ＣＲは、図２８（ｃ）に示すように、第１半導体領域１３の上方におけるシリコン窒化膜５６の膜厚Ｔ２Ｒとシリコン酸化膜５３の膜厚Ｔ１Ｒの合計が７００Åより厚い。
【００８８】
画素ＣＧは、図２８（ｄ）に示すように、第１半導体領域１３の上方におけるシリコン窒化膜５７の膜厚Ｔ２Ｇとシリコン酸化膜５４の膜厚Ｔ１Ｇの合計が６５０Åより厚い。
【００８９】
シリコン基板１１上にゲート電極１６、１９乃至２１が設けられる。フォトダイオードＰＤの信号蓄積部となる第１半導体領域は、レジストを用いたパターニングと、リン（Ｐ）イオンを加速器などで打ち込むことにより形成される。
【００９０】
フォトダイオードＰＤを保護するために、シリコン酸化膜５２乃至５４を、膜厚１００〜２００Å程度堆積する。好ましい膜厚は１５０〜２００Å程度である。このことにより、シリコン窒化膜５５乃至５７の積層構造において、光感度を向上させることができる。シリコン酸化膜５２乃至５４の堆積は、化学気相成長（ＣＶＤ）法などで行う。反射防止膜として、例えば、シリコン窒化膜（Ｓｉ3Ｎ4）膜５５乃至５７を、膜厚４００〜７００Å程度ＣＶＤ方で堆積する。そして、フォトダイオードＰＤの領域よりも例えば、０．２μｍ幅広い領域にレジストが残るようにパターニングする。ケミカルドライエッチング（ＣＤＥ：Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）法などで、露出したシリコン窒化膜５５乃至５７を除去し、所望の反射防止膜パターンを形成する。このとき、フォトダイオードＰＤ上の酸化膜厚、および反射防止膜の膜厚の合計として、６００Å以上にすることが好ましい。この理由は、反射防止膜５５乃至５７の膜厚は、緑（Ｇ）光の波長５５０ｎｍに対して最適膜厚５００〜６００Å程度であること、及び、フォトダイオードＰＤ上の酸化膜５２乃至５４の膜厚が１００Å以上必要なためである。このＰＤ上の酸化膜厚５２乃至５４が１００Å以上必要である理由は、ＣＤＥで反射防止膜５５乃至５７をパターニングする際、反射防止膜５５乃至５７とフォトダイオードＰＤ上の酸化膜５２乃至５４とのエッチング選択比が十分に（１桁以上）確保できない条件で加工しても酸化膜５２乃至５４の下へのダメージを防ぐことができるためである。
【００９１】
また、この反射防止膜５５乃至５７を形成する際には、画素ＣＢ、ＣＲ、ＣＧ毎に反射防止膜５５乃至５７の膜厚を変えて、各ＲＧＢ画素ＣＢ、ＣＲ、ＣＧにおいて感度がもっとも高くなる反射防止膜厚Ｔ２Ｂ、Ｔ２Ｒ、Ｔ２Ｇになるようにすることも可能である。形成方法としては、シリコン窒化膜を膜厚４００〜５００Å程度、好ましくは４５０Å程度堆積する。そして、青色（Ｂ）画素ＣＢについて、窒化シリコン膜のパターニングを、ＣＤＥ法により行う。再び、シリコン窒化膜を膜厚５００〜６００Å程度、好ましくは５５０Å程度堆積する。そして、緑色（Ｇ）画素ＣＧについて、窒化シリコン膜のパターニングを、ＣＤＥ法により行う。さらに、シリコン窒化膜を膜厚６００〜７００Å程度、好ましくは６５０Å程度堆積する。そして、赤色（Ｒ）画素ＣＲについて、窒化シリコン膜のパターニングを、ＣＤＥ法により行う。これらのことによりＲＧＢそれぞれの画素について、反射防止膜５５乃至５７の膜厚を変えて形成することができる。反射防止膜５５乃至５７を形成することで、ＲＧＢの光感度を向上することができるので、各画素ＣＢ、ＣＲ、ＣＧにおいて他の色の光がフォトダイオードＰＤへ照射されなくなるので、混色を低減することもできる。
【００９２】
（第４の実施の形態の実施例２）
第４の実施の形態の実施例２に係る固体撮像装置１の画素５は、図２９（ａ）乃至（ｄ）に示すように、第４の実施の形態の実施例１の図２８（ａ）乃至（ｄ）と同様な構造を有するだけでなく、さらに、シリコン窒化膜５８乃至６０の幅は、絶縁体１２の側面の間隔より狭い。そして、シリコン窒化膜５８乃至６０の幅は、第１半導体領域１３の幅より広い。反射防止膜５８乃至６０を形成する領域を第１半導体領域１３の端よりも広く、素子分離領域１２の端よりも狭くする。
【００９３】
第４の実施の形態の実施例２では、第４の実施の形態の実施例１と同様にフォトダイオードＰＤまでを形成する。この後、シリコン酸化膜５２乃至５４とシリコン窒化膜５５乃至５７を、図３０（ａ）乃至（ｃ）に示すように、第４の実施の形態の実施例１と同様に形成する。シリコン窒化膜５５乃至５７の上に、レジストパターン６１乃至６３を形成する。図３０（ｄ）乃至（ｆ）に示すように、シリコン窒化膜５５乃至５７を、フォトダイオードＰＤ（第１半導体領域１３）よりも片側で幅およそ０．１μｍ以上広い領域になるようにパターンエッチングする。反射防止膜５８乃至６０が形成される。フォトダイオードＰＤよりも広い領域に反射防止膜５８乃至６０を形成する理由は、ＣＤＥ法による加工の際にサイドエッチングが入るためである。このため、反射防止膜５８乃至６０をパターニングで残す際には、膜厚Ｔ２Ｂ、Ｔ２Ｒ、Ｔ２Ｇに対して、２倍以上の幅を設けることが必要である。この幅により、ＣＤＥ法によるサイドエッチングだけでなく、空乏層の広がりと光の屈折を加味した広範囲の照射光の入射が可能になる。また、この幅によりパターニングにおける合わせずれが発生しにくい。
【００９４】
また、反射防止膜５８乃至６０が、フォトダイオードＰＤよりも広い領域に形成する上限については、最大でも素子分離領域１２の境界までとすることが好ましい。この理由は、素子分離領域（ＬＯＣＯＳ）の形成の際に、素子分離領域１２の端に応力が発生しやすい。この素子分離領域１２の端の応力とシリコン窒化膜５８乃至６０の応力で基板１１内に結晶欠陥が生じるのを防ぐためである。
【００９５】
（第４の実施の形態の実施例３）
第４の実施の形態の実施例３に係る固体撮像装置１は、図３１（ａ）に示すように、画素Ｃ１、Ｃ２を有している。図３１（ｂ）は、図３１（ａ）のＩ−Ｉ方向の断面図である。画素Ｃ１、Ｃ２は、図１の画素アレー２を構成する。画素アレー２は、第１導電型の半導体基板１１を有する。絶縁体１２の下面が、基板１１の表面より下に設けられる。絶縁体１２の側面が、基板１１に接する。第２導電型の第１半導体領域１３は、基板１１の表面から離れて、基板１１の内部に設けられる。第１半導体領域１３の側面が、基板１１を介して絶縁体１２の側面に対向する。酸化シリコン領域６６は、第１半導体領域１３の上方に設けられる。酸化シリコン領域６６は、第１半導体領域１３の上方に凹面を有する。窒化シリコン領域６７は、第１半導体領域１３の上方に設けられる。窒化シリコン領域６７は、第１半導体領域１３の上方に酸化シリコン領域６６の凹面に一致する凸面を有する。導電体６５、６４は、酸化シリコン領域６６と窒化シリコン領域６７の側方に設けられる。導電体６５、６４は、アルミニウム合金等の金属膜である。窒化シリコン領域６７は、層間膜となる酸化シリコン領域６６、３０と異なる屈折率を有する。このことにより、窒化シリコン領域６７に凸レンズ効果を持たせることができる。  導電体６５、６４により、導電体６５と６４の間が照射光の開口と規定される。この開口とほぼ同じ高さに凸レンズ効果を有する窒化シリコン領域６７が形成される。
【００９６】
第４の実施の形態の実施例３では、照射光の開口を規定する金属膜とフォトダイオードＰＤの間に集光を目的として層間膜材料３０、６６と屈折率の異なる材料６７により凸レンズを形成する。すなわち、ゲート電極１６、１９乃至２１、フォトダイオードＰＤを形成する。減圧（ＬＰ）−ＣＶＤ法などにより層間絶縁膜３０を４０００Å程度堆積する。次に、導電体６５、６６を、スパッタリング法で堆積し、ＲＩＥ法でパターンエッチングして形成する。いわゆる埋め込み性のあるシリコン酸化膜６６を１０００Å程度堆積する。ＣＶＤ法などでシリコン窒化膜６７を例えば１５０００Å堆積する。この後、ケミカルメカニカルポリッシング（ＣＭＰ）法やレジストエッチバック法などで、シリコン窒化膜６７表面を平坦化する。このことで、フォトダイオードＰＤ上には、シリコン窒化膜６７の膜厚が厚く、導電体６４等の上などでは、薄くなるため、下に凸の凸レンズを形成することができる。
【００９７】
（第４の実施の形態の実施例４）
第４の実施の形態の実施例４に係る固体撮像装置１は、図３２（ａ）に示すように、画素Ｃ１、Ｃ２を有している。図３２（ｂ）は、図３２（ａ）のＩ−Ｉ方向の断面図である。第４の実施の形態の実施例４に係る固体撮像装置１は、図３２（ｂ）に示すように、第４の実施の形態の実施例３の図３１（ｂ）と同様な構造を有する。しかし、一部異なる構造を有している。すなわち、酸化シリコン領域６９は、第１半導体領域１３の上方に設けられる。酸化シリコン領域６９は、第１半導体領域１３の上方に凹面を有する。窒化シリコン領域６８は、第１半導体領域１３の上方に設けられる。窒化シリコン領域６８は、第１半導体領域１３の上方に酸化シリコン領域６９の凹面に一致する凸面を有する。導電体６５、６４は、酸化シリコン領域６９と窒化シリコン領域６８の側方に設けられる。このことにより、窒化シリコン領域６８に凸レンズ効果を持たせることができる。導電体６５、６４により、導電体６５と６４の間が照射光の開口と規定される。この開口とほぼ同じ高さに凸レンズ効果を有する窒化シリコン領域６８が形成される。
【００９８】
第４の実施の形態の実施例４では、開口を規定する導電体６４，６５とほぼ同じ高さかあるいは、それよりも低い高さに層内レンズを形成する。第４の実施の形態の実施例４の形成方法は、第４の実施の形態の実施例３と同様に、ゲート電極１６等、フォトダイオードＰＤ、さらには、必要に応じて反射防止膜を形成する。シリコン酸化膜などの層間膜３０をたとえばＬＰ−ＣＶＤ法などにより堆積する。層間膜３０をＣＭＰ法や、レジストエッチバック（ＥＢ）法などにより平坦化する。開口を規定する導電体６４、６５として、たとえば金属膜のアルミニウム（Ａｌ）などをスパッタリング法などにより、たとえば膜厚４０００Å程度堆積する。レジスト塗布、レジストパターニング、ＲＩＥ法などによる金属膜のパターニングを行う。所望の領域の金属膜を除去し、開口領域を確保し、開口を規定する導電体６４、６５を形成する。このとき、導電体６４、６５の厚さ分だけ表面上には段差が生じている。ここで、たとえば、ＬＰ−ＣＶＤ法などでシリコン窒化膜６８を導電体６４、６５の段差よりも少ない膜厚に相当する分、たとえば、２０００Å程度堆積する。この結果、導電体６４、６５上では２０００Åの厚さでシリコン窒化膜６８が堆積する。しかしながら、導電体６４、６５の開口部では、シリコン窒化膜６８の膜堆積時におけるシャドーウィングなどにより、導電体６４、６５の開口の端部では、ほとんどシリコン窒化膜６８が堆積しないか、膜厚が薄くなる。また、導電体６４、６５の開口の中央部近傍では、ほぼ２０００Å程度の膜厚になる。この結果、導電体６４、６５の開口部で、シリコン窒化膜６８の凸レンズを形成することができる。こののち、ＬＰ−ＣＶＤ法などにより、シリコン酸化膜６９を堆積し、ＣＭＰ法やレジストＥＢ法による平坦化を行う。
【００９９】
（第４の実施の形態の実施例５）
第４の実施の形態の実施例５に係る固体撮像装置１は、図３３（ａ）に示すように、画素Ｃ１、Ｃ２を有している。図３３（ｂ）は、図３３（ａ）のＩ−Ｉ方向の断面図である。第４の実施の形態の実施例５に係る固体撮像装置１は、図３３（ｂ）に示すように、第４の実施の形態の実施例４の図３２（ｂ）と同様な構造を有する。しかし、一部異なる構造を有している。すなわち、酸化シリコン領域７１は、第１半導体領域１３の上方に設けられる。酸化シリコン領域７１は、第１半導体領域１３の上方に凹面を有する。窒化シリコン領域７０は、第１半導体領域１３の上方に設けられる。窒化シリコン領域７０は、第１半導体領域１３の上方に酸化シリコン領域７１の凹面に一致する凸面を有する。導電体１６は、酸化シリコン領域７１と窒化シリコン領域７０の側方に設けられる。このことにより、窒化シリコン領域７０に凸レンズ効果を持たせることができる。導電体６５、６４により、導電体６５と６４の間が照射光の開口と規定される。この開口より低いところに凸レンズ効果を有する窒化シリコン領域７０が形成される。
【０１００】
第４の実施の形態の実施例５では、開口を規定する導電体６４，６５よりも低い高さに層内レンズを形成する。第４の実施の形態の実施例５の形成方法は、第４の実施の形態の実施例３と同様に、ゲート電極１６等、フォトダイオードＰＤ、さらには、必要に応じて反射防止膜を形成する。このとき、ゲート電極１６、絶縁体１２により表面上には段差が生じている。ここで、シリコン窒化膜７０を、２０００Å程度堆積する。この結果、第４の実施の形態の実施例４と同様に、シリコン窒化膜７０の凸レンズを形成することができる。こののち、ＬＰ−ＣＶＤ法などにより、シリコン酸化膜７１を堆積し、ＣＭＰ法やレジストＥＢ法による平坦化を行う。開口を規定する導電体６４、６５を膜厚４０００Å程度堆積する。導電体６４、６５のパターニングを行い、開口を規定する導電体６４、６５を形成する。こののち、ＬＰ−ＣＶＤ法などにより、シリコン酸化膜７２を堆積し、ＣＭＰ法やレジストＥＢ法による平坦化を行う。
【０１０１】
【発明の効果】
以上述べたように、本発明によれば、熱雑音と暗電流雑音の発生しにくく、再生画面のS/Nが劣化しにくい固体撮像装置を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る固体撮像装置の上面図と、その固体撮像装置が有する画素の模式図である。
【図２】第１の実施の形態に係る固体撮像装置が有する画素の上面図である。
【図３】第１の実施の形態に係る固体撮像装置が有する画素の断面図と基本的な動作を説明するためのエネルギー準位図である。
【図４】第１の実施の形態の実施例１に係る固体撮像装置が有する画素の上面図である。
【図５】第１の実施の形態の実施例１に係る固体撮像装置が有する画素の断面図と基本的な動作を説明するためのエネルギー準位図である。
【図６】第１の実施の形態の実施例１の変形例１と変形例２に係る固体撮像装置が有する画素の断面図である。
【図７】第１の実施の形態の実施例２に係る固体撮像装置が有する画素の断面図と基本的な動作を説明するためのエネルギー準位図である。
【図８】第１の実施の形態の実施例２の変形例１と変形例２に係る固体撮像装置が有する画素の断面図である。
【図９】第１の実施の形態の実施例３に係る固体撮像装置が有する画素の上面図と断面図である。
【図１０】第１の実施の形態の実施例３の変形例１と変形例２に係る固体撮像装置が有する画素の断面図である。
【図１１】第１の実施の形態の実施例４に係る固体撮像装置が有する画素の上面図と断面図である。
【図１２】第１の実施の形態の実施例４の変形例１と変形例２に係る固体撮像装置が有する画素の断面図である。
【図１３】第２の実施の形態の実施例１に係る固体撮像装置が有する画素の上面図である。
【図１４】第２の実施の形態の実施例１に係る固体撮像装置が有する画素の詳細な上面図、断面図とエネルギー準位図である。
【図１５】第２の実施の形態の実施例１に係る固体撮像装置が有する画素の製造方法を説明するための上面図と断面図である。
【図１６】第２の実施の形態の実施例１の変形例に係る固体撮像装置が有する画素の詳細な断面図である。
【図１７】第２の実施の形態の実施例２に係る固体撮像装置が有する画素の詳細な上面図と断面図である。
【図１８】第２の実施の形態の実施例２に係る固体撮像装置が有する画素のエネルギー準位図である。
【図１９】第２の実施の形態の実施例２の変形例１乃至３に係る固体撮像装置が有する画素の詳細な上面図である。
【図２０】第２の実施の形態の実施例２の変形例４乃至６に係る固体撮像装置が有する画素の詳細な上面図である。
【図２１】第２の実施の形態の実施例２の変形例７及び変形例８に係る固体撮像装置が有する画素の詳細な上面図である。
【図２２】第２の実施の形態の実施例２に係る固体撮像装置において白傷が観察された画素の個数のゲート電極の凸部の形状依存性を表すグラフである。
【図２３】第２の実施の形態の実施例３に係る固体撮像装置が有する画素の詳細な上面図、断面図と不純物濃度分布図である。
【図２４】第３の実施の形態の比較例の固体撮像装置が有する画素の断面図である。
【図２５】第３の実施の形態に係る固体撮像装置が有する画素の上面図と断面図である。
【図２６】第３の実施の形態に係る固体撮像装置が有する画素の製造方法を説明するための上面図と断面図（その１）である。
【図２７】第３の実施の形態に係る固体撮像装置が有する画素の製造方法を説明するための上面図と断面図（その２）である。
【図２８】第４の実施の形態の実施例１に係る固体撮像装置が有する画素の上面図と断面図である。
【図２９】第４の実施の形態の実施例２に係る固体撮像装置が有する画素の上面図と断面図である。
【図３０】第４の実施の形態の実施例２に係る固体撮像装置が有する画素の製造方法を説明するための断面図である。
【図３１】第４の実施の形態の実施例３に係る固体撮像装置が有する画素の上面図と断面図である。
【図３２】第４の実施の形態の実施例４に係る固体撮像装置が有する画素の上面図と断面図である。
【図３３】第４の実施の形態の実施例５に係る固体撮像装置が有する画素の上面図と断面図である。
【符号の説明】
１  固体撮像装置
２  画素アレー
３  信号走査回路
４  信号読み出し回路
５  画素
１１  ｐ型半導体基板
１２  素子分離領域
１３  フォトダイオード（ＰＤ）の信号蓄積部
１４  検出部（ディテクトノード、ＦＥＴ１のドレイン領域）
１５  ＦＥＴ１のゲート絶縁膜
１６  ＦＥＴ１のゲート電極
１７  活性領域
１８  チャネルストッパー兼暗電流抑制領域
１９  ＦＥＴ４のゲート電極
２０  ＦＥＴ３のゲート電極
２１  ＦＥＴ２のゲート電極
２２  ｎ型半導体領域
２３  コンダクションバンド
２４  蓄積された信号電子
２５  移動した信号電子
２６  ｐ型半導体領域
２７  ゲート電極の際で発生し暗電流となる電子の分布
２８  突起部（凸部）
２９  パンチスルー防止領域
３０  層間絶縁膜
３１  電子
３２  素子分離領域
３３  チャネルストッパー領域
３４  暗電流抑制領域
３５  マイクロレンズ
３６、３７  電子の移動する方向
３８  凸部
３９  不純物領域
４０  ＰＤｐの不純物濃度分布
４１  ＰＤｎ（１３）の不純物濃度分布
４２  ＰＤｎ（１３と３８）の不純物濃度分布
４３  ＰＤｎ（３８）の不純物濃度分布
４４  レジスト
４５  不純物拡散層
４６、５３  イオンビーム
４７  ポリシリコン膜
４８、４９、５０、５２  レジスト
５１  レジストの開口
５２乃至５４  シリコン酸化膜
５５乃至６０  シリコン窒化膜
６１乃至６３  レジスト
６４、６５  メタル配線
６６、６９、７１、７２  シリコン酸化膜
６７、６８、７０  シリコン窒化膜
ＦＥＴ１  読み出しトランジスタ（転送トランジスタ）
ＦＥＴ２  リセットトランジスタ
ＦＥＴ３  増幅トランジスタ
ＦＥＴ４  行選択トランジスタ
【図１】
0003723124.tif 000002
【図２】
0003723124.tif 000003
【図３】
0003723124.tif 000004
【図４】
0003723124.tif 000005
【図５】
0003723124.tif 000006
【図６】
0003723124.tif 000007
【図７】
0003723124.tif 000008
【図８】
0003723124.tif 000009
【図９】
0003723124.tif 000010
【図１０】
0003723124.tif 000011
【図１１】
0003723124.tif 000012
【図１２】
0003723124.tif 000013
【図１３】
0003723124.tif 000014
【図１４】
0003723124.tif 000015
【図１５】
0003723124.tif 000016
【図１６】
0003723124.tif 000017
【図１７】
0003723124.tif 000018
【図１８】
0003723124.tif 000019
【図１９】
0003723124.tif 000020
【図２０】
0003723124.tif 000021
【図２１】
0003723124.tif 000022
【図２２】
0003723124.tif 000023
【図２３】
0003723124.tif 000024
【図２４】
0003723124.tif 000025
【図２５】
0003723124.tif 000026
【図２６】
0003723124.tif 000027
【図２７】
0003723124.tif 000028
【図２８】
0003723124.tif 000029
【図２９】
0003723124.tif 000030
【図３０】
0003723124.tif 000031
【図３１】
0003723124.tif 000032
【図３２】
0003723124.tif 000033
【図３３】
0003723124.tif 000034