(57)【特許請求の範囲】
【請求項１】
導電性材料からなる下層配線と、
前記下層配線上に積層されたエッチングストッパ層と、
前記エッチングストッパ層上に積層されたＳｉＯＣからなる下絶縁膜と、
前記下絶縁膜上に積層され、前記エッチングストッパ層の材料とエッチング選択比を有する材料からなる中間層と、
前記中間層上に積層されたＳｉＯＣからなる上絶縁層と、
前記上絶縁層の表面から掘り下がった溝に埋設され、Ｃｕを主成分とする金属材料からなる上層配線と、
前記下絶縁膜および前記中間層を貫通するビアホールに設けられ、前記上層配線の材料と同じ材料からなり、前記下層配線と前記上層配線とを電気的に接続するためのビアとを含み、
前記エッチングストッパ層および前記中間層の材料は、ＳｉＣＯおよびＳｉＯ２、または、ＳｉＯ２およびＳｉＣＯである、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置には、半導体基板上に複数の配線層を積層した、いわゆる多層配線構造が広く採用されている。この多層配線構造を有する半導体装置において、配線抵抗を低減させるための配線材料として、従来から用いられてきたＡｌ（アルミニウム）に代えて、より導電性の高いＣｕ（銅）を適用することが検討されている。
【０００３】
図３Ａ〜３Ｄは、配線材料としてＣｕを用いた多層配線構造における上層配線の製造方法を工程順に示す模式的な断面図である。
【０００４】
多層配線構造を有する半導体装置では、図３Ａ〜３Ｄに示すように、Ｓｉ（シリコン）からなる半導体基板１０２上に、ＳｉＯＣ（炭素が添加された酸化シリコン）からなる第１層間絶縁膜１０３、ＳｉＣＯ（酸素が添加された炭化シリコン）からなるミドルエッチングストッパ層１０４およびＳｉＯＣからなる第２層間絶縁膜１０５が、半導体基板１０２側からこの順に積層されている。
【０００５】
第２層間絶縁膜１０５およびミドルエッチングストッパ層１０４には、所定の配線パターンに対応した微細な第１下溝１０６および第２下溝１０７が互いに間隔を空けて形成されている。第１下溝１０６には、Ｔａ（タンタル）からなるバリア膜１０８を介して、Ｃｕからなる第１下層配線１０９が埋設されている。また、第２下溝１０７には、Ｔａからなるバリア膜１１０を介して、Ｃｕからなる第２下層配線１１１が埋設されている。
【０００６】
第１層間絶縁膜１０３には、第１下溝１０６の底面から掘り下がったコンタクトホール１１２が貫通形成されている。コンタクトホール１１２には、Ｔａからなるバリア膜１１３を介して、Ｃｕからなるコンタクトプラグ１１４が埋設されている。これにより、第１下層配線１０９は、コンタクトプラグ１１４を介して、半導体基板１０２と電気的に接続されている。
【０００７】
上層配線の形成工程においては、まず、図３Ａに示すように、第２層間絶縁膜１０５、第１下層配線１０９および第２下層配線１１１上に、ＳｉＣＯ層とＳｉＣＮ（炭窒化シリコン）層との積層構造を有するエッチングストッパ層１１５、ＳｉＯＣからなる第３層間絶縁膜１１６、ＳｉＣＯからなるミドルエッチングストッパ層１１７およびＳｉＣＯからなる第４層間絶縁膜１１８が、半導体基板１０２側からこの順に積層される。その後、第４層間絶縁膜１１８、ミドルエッチングストッパ層１１７および第３層間絶縁膜１１６がエッチングされることにより、第４層間絶縁膜１１８の上面からエッチングストッパ層１１５に達するビアホール１１９が形成される。そして、ビアホール１１９内に、バルク１２０が埋設される。また、第４層間絶縁膜１１８上に、平面視でビアホール１１９を含む部分およびこれと間隔を空けた部分に開口を有するレジスト膜１２１が形成される。
【０００８】
次いで、レジスト膜１２１をマスクとして第４層間絶縁膜１１８がエッチングされることにより、図３Ｂに示すように、第４層間絶縁膜１１８の上面から掘り下がった第１上溝１２２および第２上溝１２３が形成される。
【０００９】
その後、アッシング処理を行うことにより、図３Ｃに示すように、第４層間絶縁膜１１８上のレジスト膜１２１およびビアホール１１９内のバルク１２０が除去される。
【００１０】
次に、エッチングにより、図３Ｄに示すように、エッチングストッパ層１１５におけるビアホール１１９に臨む部分が除去される。これにより、エッチングストッパ層１１５には、ビアホール１１９と連通し、第１下層配線１０９の上面を部分的に露出させる開口１２４が貫通形成される。
【００１１】
その後、第１上溝１２２、第２上溝１２３およびビアホール１１９（開口１２４を含む）の内面に、Ｃｕの拡散に対するバリア性を有する材料からなるバリア膜（図示せず）が被着され、そのバリア膜の内側がＣｕで埋め尽くされることにより、第１上層配線、第２上層配線およびビア（いずれも図示せず）が、それぞれ第１上溝１２２、第２上溝１２３およびビアホール１１９に埋設される。
【特許文献１】特開２００２−３４３８５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前述したように、ミドルエッチングストッパ層１１７は、エッチングストッパ層１１５の材料として用いられるＳｉＣＯからなる。そのため、エッチングストッパ層１１５に開口１２４を形成する際に、ミドルエッチングストッパ層１１７もエッチングされてしまう。ミドルエッチングストッパ層１１７がエッチングにより除去され、その下層の第３層間絶縁膜１１６が露出すると、さらに第３層間絶縁膜１１６がエッチングされてしまう。その結果、第３層間絶縁膜１１６の膜厚が小さくなるため、第２下層配線１１１と第２上層配線との間に生じる寄生容量が大きくなってしまう。
【００１３】
また、第１上溝１２２および第２上溝１２３の底面の周縁部分で、第３層間絶縁膜１１６のエッチングが極度に進行し、その部分に所望しない凹部１２５が形成されることがある。その場合、第１上層配線および第２上層配線が凹部１２５に入り込むことにより、第２上層配線における凹部１２５に入り込んだ部分と第２下層配線１１１との間隔がとくに小さくなり、それらの間で絶縁耐圧の低下やリーク電流の増大を生じてしまう。また、第１上層配線および第２上層配線が凹部１２５に入り込むことによって、第１上層配線および第２上層配線の断面積が不均一になる。その結果、第１上層配線および第２上層配線の配線抵抗が不均一になってしまう。
【００１４】
そこで、本発明の目的は、上層配線の下方の下絶縁膜の所望しないエッチングを防止することができる、半導体装置を提供することである。
【課題を解決するための手段】
【００１５】
前記の目的を達成するための請求項１記載の発明は、導電性材料からなる下層配線と、前記下層配線上に積層されたエッチングストッパ層と、前記エッチングストッパ層上に積層されたＳｉＯＣからなる下絶縁膜と、前記下絶縁膜上に積層され、前記エッチングストッパ層の材料とエッチング選択比を有する材料からなる中間層と、前記中間層上に積層されたＳｉＯＣからなる上絶縁層と、前記上絶縁層の表面から掘り下がった溝に埋設され、Ｃｕを主成分とする金属材料からなる上層配線と、前記下絶縁膜および前記中間層を貫通するビアホールに設けられ、前記上層配線の材料と同じ材料からなり、前記下層配線と前記上層配線とを電気的に接続するためのビアとを含み、前記エッチングストッパ層および前記中間層の材料は、ＳｉＣＯおよびＳｉＯ２、または、ＳｉＯ２およびＳｉＣＯである、半導体装置である。
【００１６】
この構成によれば、導電性材料からなる下層配線上には、エッチングストッパ層が積層されている。エッチングストッパ層上には、下絶縁膜が積層されている。下絶縁膜上には、エッチングストッパ層の材料とエッチング選択比を有する材料からなる中間層が積層されている。中間層上には、上絶縁層が積層されている。上絶縁層には、その表面から掘り下がった溝が形成され、この溝には、Ｃｕを主成分とする金属材料からなる上層配線が埋設されている。下絶縁膜および中間層には、ビアホールが貫通して形成され、このビアホールには、上層配線の材料と同じ材料からなり、下層配線と上層配線とを電気的に接続するためのビアが設けられている。
【００１７】
たとえば、上層配線の形成に際しては、まず、上絶縁層、中間層および下絶縁膜を貫通するビアホールが形成される。次に、上絶縁層における平面視でビアホールを含む部分に上層配線を埋設するための溝が形成される。その後、エッチングにより、エッチングストッパ層におけるビアホールに望む部分が除去されて、下層配線を部分的に露出させる開口が形成される。
【００１８】
中間層は、エッチングストッパ層の材料とエッチング選択比を有する材料からなる。そのため、エッチングストッパ層に開口を形成するためのエッチング時に、中間層がエッチングにより侵食されるおそれがない。よって、下絶縁膜上に中間層を確実に残すことができる。その結果、下絶縁膜の所望しないエッチングを防止することができる。
【００２０】
ＳｉＯ２は、ＳｉＣＯに対してエッチング選択比を有しているため、エッチングストッパ層に開口を形成するためのエッチングによる影響を受けない。その結果、下絶縁膜の所望しないエッチングを良好に防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
【００２２】
図１は、本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。
【００２３】
半導体装置１は、半導体基板２を備えている。この半導体基板２は、たとえば、Ｓｉ（シリコン）基板からなる。半導体基板２の表層部には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの素子が作り込まれている。
【００２４】
半導体基板２上には、ＳｉＯＣからなる第１層間絶縁膜３、ＳｉＣＯからなるミドルエッチングストッパ層４およびＳｉＯＣからなる第２層間絶縁膜５が半導体基板２側からこの順に積層されている。
【００２５】
第２層間絶縁膜５およびミドルエッチングストッパ層４には、微細な第１下溝６および第２下溝７が互いに間隔を空けて形成されている。第１下溝６には、Ｃｕの拡散に対するバリア性を有するＴａからなるバリア膜８を介して、Ｃｕからなる第１下層配線９が埋設されている。また、第２下溝７には、Ｔａからなるバリア膜１０を介して、Ｃｕからなる第２下層配線１１が埋設されている。
【００２６】
第１層間絶縁膜３には、第１下溝６の底面から掘り下がったコンタクトホール１２が貫通形成されている。コンタクトホール１２には、Ｔａからなるバリア膜１３を介して、Ｃｕからなるコンタクトプラグ１４が埋設されている。これにより、第１下層配線９は、コンタクトプラグ１４を介して、半導体基板２と電気的に接続されている。
【００２７】
第２層間絶縁膜５、第１下層配線９および第２下層配線１１上には、ＳｉＣＯ層とＳｉＣＮ層との積層構造を有するエッチングストッパ層１５が積層されている。エッチングストッパ層１５上には、ＳｉＯＣからなる下絶縁膜としての第３層間絶縁膜１６が積層されている。第３層間絶縁膜１６上には、エッチングストッパ層１５の材料であるＳｉＣＯと選択比を有するＳｉＯ２からなる中間層１７が積層されている。中間層１７上には、ＳｉＯＣからなる上絶縁層としての第４層間絶縁膜１８が積層されている。
【００２８】
第４層間絶縁膜１８には、微細な第１上溝１９が形成されている。第１上溝１９は、平面視で第１下層配線９と対向する部分を有している。また、中間層１７、第３層間絶縁膜１６およびエッチングストッパ層１５には、平面視で第１上溝１９と第１下溝９とが対向する部分において、第１上溝１９の底面から第１下層配線９に達するビアホール２０が貫通形成されている。
【００２９】
第１上溝１９およびビアホール２０の内面には、Ｔａからなるバリア膜２１が被着されている。そして、バリア膜２１の内側をＣｕで埋め尽くすことにより、第１上溝１９に埋設される第１上層配線２２と、ビアホール２０に埋設されるビア２３とが一体的に形成されている。第１上層配線２２の上面は、第４層間絶縁膜１８の上面とほぼ面一をなしている。
【００３０】
これにより、ビア２３は、その上端が第１上層配線２２に接続され、下端がバリア膜２１を介して、第１下層配線９に接続されている。すなわち、第１上層配線２２は、ビア２３を介して、第１下層配線９と電気的に接続されている。
【００３１】
また、第４層間絶縁膜１８には、微細な第２上溝２４が形成されている。第２上溝２４は、平面視で第２下層配線１１と対向する部分を有している。
【００３２】
第２上溝２４の内面には、Ｔａからなるバリア膜２５が被着されている。そして、バリア膜２５の内側をＣｕで埋め尽くすことにより、第２上溝２４に埋設された第２上層配線２６が形成されている。第２上層配線２６の上面は、第４層間絶縁膜１８の上面とほぼ面一をなしている。
【００３３】
図２Ａ〜２Ｆは、半導体装置１における第１上層配線２２および第２上層配線の製造方法を工程順に示す図解的な断面図である。
【００３４】
まず、図２Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、第２層間絶縁膜５、第１下層配線９および第２下層配線１１上に、エッチングストッパ層１５、第３層間絶縁膜１６、中間層１７および第４層間絶縁膜１８がこの順に積層される。
【００３５】
次いで、第４層間絶縁膜１８上に、ビアホール２０を形成すべき部分に対向する開口を有するレジスト膜（図示せず）が形成される。このレジスト膜をマスクとするドライエッチングにより、図２Ｂに示すように、第４層間絶縁膜１８、中間層１７および第３層間絶縁膜１６を貫通するビアホール２０が形成される。このとき、第４層間絶縁膜１８、中間層１７および第３層間絶縁膜１６は、適当なタイミングで反応ガス（エッチャント）を切り換えることによって連続的にエッチングされる。第３層間絶縁膜１６のエッチングは、エッチングストッパ層１５の材料であるＳｉＣＯおよびＳｉＣＮと第３層間絶縁膜１６の材料であるＳｉＯＣとのエッチング選択比により、エッチングストッパ層１５が露出した時点で停止する。
【００３６】
図２Ｃに示すように、ビアホール２０は、バルク２７によって埋め尽くされる。その後、第４層間絶縁膜１８上に、第１上溝１９および第２上溝２４を形成すべき部分に対向する開口を有するレジスト膜２８が形成される。
【００３７】
レジスト膜２８をマスクとして、第４層間絶縁膜１８がエッチングされる。このエッチングは、中間層１７の材料であるＳｉＯ２と第４層間絶縁膜１８の材料であるＳｉＯＣとのエッチング選択比により、中間層１７が露出した時点で停止する。これにより、図２Ｄに示すように、第４層間絶縁膜１８に、第１上溝１９および第２上溝２４が形成される。なお、第４層間絶縁膜１８のエッチングは、エッチングの開始から所定時間が経過し、中間層１７が露出するか、または、中間層１７上に第４層間絶縁膜１８が薄く（エッチングストッパ層１５よりも薄く）残った状態でもよい。
【００３８】
その後、アッシング処理が行われることにより、図２Ｅに示すように、バルク２７およびレジスト膜２８が除去される。
【００３９】
次いで、エッチングにより、図２Ｆに示すように、エッチングストッパ層１５におけるビアホール２０に臨む部分が除去される。これにより、エッチングストッパ層１５には、ビアホール２０と連通し、第１下層配線９の上面を部分的に露出させる開口２９が形成される。
【００４０】
その後、第１上溝１９、ビアホール２０および第２上溝２４の内面を含む第４層間絶縁膜１８上に、Ｔａからなるバリア膜（図示せず）が被着される。続いて、めっき法により、バリア膜上に、Ｃｕからなるめっき層（図示せず）が形成される。このめっき層は、第１上溝１９および第２上溝２４を埋め尽くす厚さに形成される。その後、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、めっき層およびバリア膜が研磨される。この研磨処理は、めっき層およびバリア膜における、第１上溝１９および第２上溝２４外に形成されている部分が除去されて、第４層間絶縁膜１８の表面が露出するまで続けられる。これにより、第１上溝１９およびビアホール２０に、バリア膜２１を介して一体的に埋設された第１上層配線２２およびビア２３、ならびに第２上溝２４にバリア膜２５を介して埋設された第２上層配線２６が形成され、図１に示す半導体装置１が得られる。
【００４１】
以上のように、Ｃｕからなる第１下層配線９上には、エッチングストッパ層１５が積層されている。エッチングストッパ層１５上には、第３層間絶縁膜１６が積層されている。第３層間絶縁膜１６上には、エッチングストッパ層１５の材料であるＳｉＣＯとエッチング選択比を有するＳｉＯ２からなる中間層１７が積層されている。中間層１７上には、第４層間絶縁膜１８が積層されている。第４層間絶縁膜１８には、その表面から掘り下がった第１上溝１９が形成され、この第１上溝１９には、Ｃｕからなる第１上層配線２２が埋設されている。第３層間絶縁膜１６および中間層１７には、ビアホール２０が貫通して形成され、このビアホール２０には、第１上層配線２２の材料と同じ材料からなり、第１下層配線９と第１上層配線２２とを電気的に接続するためのビア２３が設けられている。
【００４２】
中間層１７は、エッチングストッパ層１５の材料とエッチング選択比を有する材料からなる。そのため、エッチングストッパ層１５に開口２９を形成するためのエッチング時に、中間層１７がエッチングにより侵食されるおそれがない。よって、第３層間絶縁膜１６上に中間層１７を確実に残すことができる。その結果、第３層間絶縁膜１６の所望しないエッチングを防止することができる。
【００４３】
以上、本発明の一実施形態について説明したが、本発明は他の形態で実施することもできる。
【００４４】
たとえば、上記の実施形態では、エッチングストッパ層１５の材料としてＳｉＣＯおよびＳｉＣＮを用い、中間層１７の材料としてＳｉＯ２を用いたが、これらの材料は、エッチング選択比を有する材料の組合せであればよく、たとえば、エッチングストッパ層１５の材料としてＳｉＯ２を用い、中間層１７の材料としてＳｉＣＯを用いてもよい。
【００４５】
また、半導体装置１において、第１下層配線９、第２下層配線１１、コンタクトプラグ１４、第１上層配線２２、ビア２３および第２上層配線２６は、Ｃｕからなるとしたが、Ｃｕを主成分として含む金属材料から形成されればよく、Ｃｕのみで形成される必要はない。
【００４６】
また、バリア膜８，１０，１３，２１，２５の材料としてＴａを用いたが、バリア膜８，１０，１３，２１，２５の材料としては、Ｃｕの拡散に対するバリア性を有する金属材料であればよく、たとえば、ＴａＮ（窒化タンタル）を例示することができる。
【００４７】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。
【図２Ａ】図１の半導体装置における上層配線の製造方法を説明するための図解的な断面図である。
【図２Ｂ】図２Ａの次の工程を示す図解的な断面図である。
【図２Ｃ】図２Ｂの次の工程を示す図解的な断面図である。
【図２Ｄ】図２Ｃの次の工程を示す図解的な断面図である。
【図２Ｅ】図２Ｄの次の工程を示す図解的な断面図である。
【図２Ｆ】図２Ｅの次の工程を示す図解的な断面図である。
【図３Ａ】従来の多層配線構造における上層配線の製造方法を説明するための図解的な断面図である。
【図３Ｂ】図３Ａの次の工程を示す図解的な断面図である。
【図３Ｃ】図３Ｂの次の工程を示す図解的な断面図である。
【図３Ｄ】図３Ｃの次の工程を示す図解的な断面図である。
【符号の説明】
【００４９】
１      半導体装置
９      第１下層配線
１５    エッチングストッパ層
１６    第３層間絶縁膜（下絶縁膜）
１７    中間層
１８    第４層間絶縁膜（上絶縁層）
１９    第１上溝（溝）
２０    ビアホール
２２    第１上層配線（上層配線）
２３    ビア
【図１】
0005424551.tif 000002
【図２Ａ】
0005424551.tif 000003
【図２Ｂ】
0005424551.tif 000004
【図２Ｃ】
0005424551.tif 000005
【図２Ｄ】
0005424551.tif 000006
【図２Ｅ】
0005424551.tif 000007
【図２Ｆ】
0005424551.tif 000008
【図３Ａ】
0005424551.tif 000009
【図３Ｂ】
0005424551.tif 000010
【図３Ｃ】
0005424551.tif 000011
【図３Ｄ】
0005424551.tif 000012