(57)【特許請求の範囲】
【請求項１】
入力信号（ωｔ）に応じて正弦波状に変化するアナログ出力信号（ｓｉｎωｔ）を生成する正弦波発生回路であって、
前記入力信号（ωｔ）に応じて、前記アナログ出力信号（ｓｉｎωｔ）と同じ周期を持ち、且つ前記アナログ出力信号（ｓｉｎωｔ）に対して位相が９０度進んだ余弦波（ｃｏｓωｔ）に沿って階段状に変化される信号レベル増減値（２ａ，２ｂ）を出力する増減値出力部（２）と、
前記信号レベル増減値（２ａ，２ｂ）の信号レベルの変化周期より短い演算周期で前記増減値出力部（２）からの前記信号レベル増減値（２ａ，２ｂ）を積分することで、信号レベル値（３ａ）を生成して出力する積分回路（３）と、
前記積分回路（３）からの前記信号レベル値（３ａ）をＤ／Ａ変換することで、前記アナログ出力信号（ｓｉｎωｔ）を生成して出力する出力回路（４）と
を備えていることを特徴とする正弦波発生回路。
【請求項２】
前記増減値出力部（２）は、
前記余弦波（ｃｏｓωｔ）の１周期の１／（２ｋ）（ｋは３以上の自然数）のサンプリング周期毎に、互いに異なる信号レベルの絶対値信号（Ｖ１，Ｖ２，Ｖ３，…Ｖｘ）を所定の順序に従って出力する絶対値切換部（２０）と、
前記余弦波（ｃｏｓωｔ）の１／２周期毎に反転する極性を前記絶対値切換部（２０）からの前記絶対値信号（Ｖ１，Ｖ２，Ｖ３，…Ｖｘ）に付与する極性付与部（２１）と
を有することを特徴とする請求項１記載の正弦波発生回路。
【請求項３】
前記絶対値切換部（２０）は、前記余弦波（ｃｏｓωｔ）の１／４周期毎に前記絶対値信号（Ｖ１，Ｖ２，Ｖ３，…Ｖｘ）の出力順序を反転させることを特徴とする請求項２記載の正弦波発生回路。
【請求項４】
前記増減値出力部（２）は、
前記余弦波（ｃｏｓωｔ）の振幅が前記余弦波（ｃｏｓωｔ）の最大振幅値（ＭＡ）の１／（２ｎ）（ｎは２以上の自然数）幅分だけ増減する毎に、互いに異なる信号レベルの絶対値信号（Ｖ１，Ｖ２，Ｖ３，…Ｖｘ）を所定の順序に従って出力する絶対値切換部（２０）と、
前記余弦波（ｃｏｓωｔ）の振幅ののべ変化量が前記余弦波（ｃｏｓωｔ）の最大振幅値（ＭＡ）を２倍した量に達する毎に反転する極性を前記絶対値切換部（２０）からの前記絶対値信号（Ｖ１，Ｖ２，Ｖ３，…Ｖｘ）に付与する極性付与部（２１）と
を有することを特徴とする請求項１記載の正弦波発生回路。
【請求項５】
前記絶対値切換部（２０）は、前記余弦波（ｃｏｓωｔ）の振幅の変化量が前記最大振幅値（ＭＡ）に達する毎に前記絶対値信号（Ｖ１，Ｖ２，Ｖ３，…Ｖｘ）の出力順序を反転させることを特徴とする請求項４記載の正弦波発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正弦波状に変化するアナログ出力信号を生成する正弦波発生回路に関し、特に、余弦波に沿って階段状に変化される信号レベル増減値が積分されることで信号レベル値が生成され、信号レベル値がＤ／Ａ変換されることでアナログ出力信号が生成されるように構成することで、大規模なメモリ回路を使用せずに正弦波状のアナログ出力信号を生成でき、コストを低減できるようにするための新規な改良に関するものである。
【背景技術】
【０００２】
従来用いられていたこの種の正弦波発生回路としては、例えば下記の特許文献１等に記載されている構成を挙げることができる。すなわち、従来回路では、正弦波のデータをＲＯＭ等のメモリ回路に記憶しておき、入力値に該当するアドレスのデータをメモリ回路から抽出して、抽出したデータをＤ／Ａ変換することで正弦波状のアナログ出力信号を生成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−９４２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような従来の正弦波発生回路では、入力値に該当するアドレスのデータをメモリ回路から抽出して、抽出したデータをＤ／Ａ変換することでアナログ出力信号を生成するので、回路構成をＡＳＩＣ（Application Specific IC）にて形成する場合に、メモリ回路が大きなチップ面積を占めてしまい、コストが増大してしまう。
【０００５】
本発明は、上記のような課題を解決するためになされたものであり、その目的は、大規模なメモリ回路を使用せずに正弦波状のアナログ出力信号を生成でき、コストを低減できる正弦波発生回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る正弦波発生回路は、入力信号に応じて正弦波状に変化するアナログ出力信号を生成する正弦波発生回路であって、入力信号に応じて、アナログ出力信号と同じ周期を持ち、且つアナログ出力信号に対して位相が９０度進んだ余弦波に沿って階段状に変化される信号レベル増減値を出力する増減値出力部と、信号レベル増減値の信号レベルの変化周期より短い演算周期で増減値出力部からの信号レベル増減値を積分することで、信号レベル値を生成して出力する積分回路と、積分回路からの信号レベル値をＤ／Ａ変換することで、アナログ出力信号を生成して出力する出力回路とを備える。
【０００７】
また、増減値出力部は、余弦波の１周期の１／（２ｋ）（ｋは３以上の自然数）のサンプリング周期毎に、互いに異なる信号レベルの絶対値信号を所定の順序に従って出力する絶対値切換部と、余弦波の１／２周期毎に反転する極性を絶対値切換部からの絶対値信号に付与する極性付与部とを有する。
また、絶対値切換部は、余弦波の１／４周期毎に絶対値の出力順序を反転させる。
【０００８】
また、増減値出力部は、余弦波の振幅が余弦波の最大振幅値の１／（２ｎ）（ｎは２以上の自然数）幅分だけ増減する毎に、互いに異なる信号レベルの絶対値信号を所定の順序に従って出力する絶対値切換部と、余弦波の振幅のべ変化量が余弦波の最大振幅値を２倍した量に達する毎に反転する極性を絶対値切換部からの絶対値信号に付与する極性付与部とを有する。
また、絶対値切換部は、余弦波の振幅の変化量が最大振幅値に達する毎に絶対値信号の出力順序を反転させる。
【発明の効果】
【０００９】
本発明の正弦波発生回路によれば、余弦波に沿って階段状に変化される信号レベル増減値が積分されることで信号レベル値が生成され、信号レベル値がＤ／Ａ変換されることでアナログ出力信号が生成されるので、メモリ回路から抽出したデータをＤ／Ａ変換することで正弦波状のアナログ出力信号を生成する場合に比べて、アナログ出力信号の生成のために準備するデータの情報量を大きく減らすことができる。これにより、大規模なメモリ回路を使用せずに正弦波状のアナログ出力信号を生成でき、コストを低減できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１による正弦波発生回路を示すブロック図である。
【図２】図１の増減値出力部の構成を示すブロック図である。
【図３】図２の増減値出力部によって生成される信号レベル増減値を示す説明図である。
【図４】図２の絶対値出力制御部の構成を示すブロック図である。
【図５】図３の信号レベル増減値が積分回路によって積分されることにより生成される信号レベル値を示す説明図である。
【図６】本発明の実施の形態２による正弦波発生回路が生成する信号レベル増減値を示す説明図である。
【図７】図６の信号レベル増減値が積分回路によって積分されることにより生成される信号レベル値を示す説明図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態について、図面を参照して説明する。
実施の形態１．
図１は、本発明の実施の形態１による正弦波発生回路１を示すブロック図である。図において、正弦波発生回路１は、入力信号であるカウンタ値ωｔに応じて、正弦波状のアナログ出力信号ｓｉｎωｔを出力するものである。カウンタ値ωｔは、例えばクロック信号がカウントされて周期ωｔでリセットされること等により生成される周期ωｔを有する信号である。
【００１２】
正弦波発生回路１には、増減値出力部２、積分回路３、及び出力回路４が設けられている。増減値出力部２は、後に図を用いて説明する論理に従って動作するデジタル論理回路等により構成されるものであり、入力されるカウンタ値ωｔに応じて、信号レベル増減値２ａを出力するものである。なお、後に詳しく説明するが、信号レベル増減値２ａは、アナログ出力信号ｓｉｎωｔと同じ周期を持ち、且つアナログ出力信号ｓｉｎωｔに対して位相が９０度進んだ余弦波ｃｏｓωｔに沿って階段状に変化されるデジタル信号である。
【００１３】
積分回路３は、例えばクロック毎に信号レベル増減値２ａを累算するアキュムレータ等により構成されるものであり、増減値出力部２からの信号レベル増減値２ａを積分することで、信号レベル値３ａを生成して出力する。信号レベル値３ａは、信号レベル増減値２ａに対して位相が９０度遅れた、すなわちアナログ出力信号ｓｉｎωｔと同位相の正弦波に沿って階段状に変化されるデジタル信号である。なお、積分回路３が積分演算を行う周期は、信号レベル増減値２ａの信号レベルの変化周期よりも十分に小さくされている。
【００１４】
出力回路４は、例えば２種の抵抗素子から構成されるＲ−２Ｒ型乗算Ｄ／Ａ回路等により構成されるものであり、積分回路３からの信号レベル値３ａをＤ／Ａ変換することで正弦波状のアナログ出力信号ｓｉｎωｔを生成して出力するものである。
【００１５】
次に、図２は、図１の増減値出力部２の構成を示すブロック図であり、図３は、図２の増減値出力部２によって生成される信号レベル増減値２ａを示す説明図である。図２において、増減値出力部２には、絶対値切換部２０及び極性付与部２１が設けられている。
【００１６】
絶対値切換部２０には、絶対値生成部２００、スイッチ部２０１、及び絶対値出力制御部２０２が設けられている。絶対値生成部２００は、互いに異なる信号レベルの絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘをそれぞれ生成する（ｎは２以上の自然数である）。スイッチ部２０１は、複数の絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの中から１つを選択して出力する。
【００１７】
絶対値出力制御部２０２は、カウンタ値ωｔに応じてスイッチ部２０１に選択指令２０２ａを入力して、スイッチ部２０１による絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの選択を制御する。具体的には、絶対値出力制御部２０２は、余弦波ｃｏｓωｔの周期の１／（２ｋ）（ｋは３以上の自然数）のサンプリング周期毎に、絶対値の大きさが余弦波状に変化されるように、所定の順序に従って絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力を切り換える。より具体的には、絶対値出力制御部２０２は、上述のサンプリング周期に対応する所定の第１変化量だけカウンタ値ωｔが変化する毎に、所定の順序に従って絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力を切り換える。すなわち、絶対値出力制御部２０２は、カウンタ値ωｔに基づいて余弦波ｃｏｓωｔの周期の１／（２ｋ）のサンプリング周期を検出する。図３に示すように、絶対値出力制御部２０２の制御に応じて絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘが切り換えられる毎に、信号レベル増減値２ａが余弦波ｃｏｓωｔに沿って階段状に変化される。すなわち、カウンタ値ωｔの第１変化量は、信号レベル増減値２ａの信号レベルの変化周期（図３におけるｔ０，ｔ１，…ｔ１６）に対応する。なお、図３では、ｋ＝８及びｘ＝４とされており、４つの絶対値信号Ｖ１，Ｖ２，Ｖ３，Ｖ４によって信号レベル増減値２ａが生成される例を示している。なお、絶対値信号の個数Ｘは２以上の任意の自然数である。
【００１８】
極性付与部２１には、極性付与部本体２１０と極性付与制御部２１１とが設けられている。極性付与部本体２１０は、絶対値切換部２０からの絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘに極性を付与するものである。すなわち、極性付与部本体２１０は、絶対値切換部２０からの絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘをそのまま出力するか（正の極性を付与して出力するか）、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘに負の極性を付与して出力する。極性付与部本体２１０によって極性が付与された絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘは、信号レベル増減値２ａとして積分回路３に入力される。
【００１９】
極性付与制御部２１１は、カウンタ値ωｔに応じて極性付与部本体２１０に極性付与指令２１１ａを入力して、極性付与部本体２１０による絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘに対する極性の付与を制御するものである。具体的には、極性付与制御部２１１は、信号レベル増減値２ａが沿う余弦波ｃｏｓωｔの１／２周期（図３におけるｔ０〜ｔ８，ｔ８〜ｔ１６）に対応する所定の第２変化量だけカウンタ値ωｔが変化する毎に、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘに対する極性の付与を反転させる。すなわち、極性付与制御部２１１は、余弦波ｃｏｓωｔの１／２周期の変化タイミングをカウンタ値ωｔに基づいて検出する。余弦波ｃｏｓωｔの１／２周期毎に絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘに対する極性の付与が反転されることで、余弦波ｃｏｓωｔの１／２周期の変化パターンに基づいて、余弦波ｃｏｓωｔの残りの１／２周期の変化パターンが形成される。なお、第２変化量は、第１変化量よりも大きくされている。
【００２０】
次に、図４は、図２の絶対値出力制御部２０２の構成を示すブロック図である。図において、絶対値出力制御部２０２には、反転情報付加部２０３、反転指令生成部２０４、及び選択指令生成部２０５が設けられている。反転情報付加部２０３は、カウンタ値ωｔをそのまま選択指令生成部２０５に入力するか、またはカウンタ値ωｔに反転情報を付加して選択指令生成部２０５に入力する。
【００２１】
反転指令生成部２０４は、カウンタ値ωｔに応じて反転情報付加部２０３に反転指令２０４ａを入力して、反転情報付加部２０３でのカウンタ値ωｔに対する反転情報の付加を制御するものである。具体的には、反転指令生成部２０４は、信号レベル増減値２ａが沿う余弦波ｃｏｓωｔの１／４周期（図３におけるｔ０〜ｔ４，ｔ４〜ｔ８，ｔ８〜ｔ１２，ｔ１２〜ｔ１６）に対応する第３変化量だけカウンタ値ωｔが変化した際に、カウンタ値ωｔに反転情報を付加するか否かを切り換える。すなわち、反転指令生成部２０４は、余弦波ｃｏｓωｔの１／４周期の変化タイミングをカウンタ値ωｔに基づいて検出する。なお、第３変化量は、第１変化量よりも大きく、かつ第２変化量よりも小さくされている。
【００２２】
選択指令生成部２０５は、反転情報付加部２０３を介して入力されるカウンタ値ωｔが前述の第１変化量だけ変化する毎に、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘを所定の順序に従って出力させる選択指令２０２ａを生成する。また、選択指令生成部２０５は、カウンタ値ωｔに反転情報が付加されている場合には、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力順序を反転した選択指令２０２ａを生成する。すなわち、１／４周期毎に出力順序が反転されることで、１／４周期の変化パターンを形成するための絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘに基づいて、１／２周期の変化パターンが形成される。
【００２３】
次に、図５は、図３の信号レベル増減値２ａが積分回路３によって積分されることにより生成される信号レベル値３ａを示す説明図である。前述のように、積分回路３は、例えばクロック毎等、信号レベル増減値２ａの信号レベルの変化周期（第１変化量）よりも短い周期で、信号レベル増減値２ａの積分演算を行う。積分回路３の積分演算によって生成される信号レベル値３ａは、図５に示すように、信号レベル増減値２ａに対して位相が９０度遅れた、すなわちアナログ出力信号ｓｉｎωｔと同位相の正弦波に沿って、積分回路３の積分周期毎に階段状に変化される信号となる。この信号レベル値３ａが出力回路４（図１参照）によってＤ／Ａ変換されることで、正弦波状のアナログ出力信号ｓｉｎωｔが生成されて出力される。
【００２４】
このような正弦波発生回路１では、余弦波ｃｏｓωｔに沿って階段状に変化される信号レベル増減値２ａが積分されることで信号レベル値３ａが生成され、信号レベル値３ａがＤ／Ａ変換されることでアナログ出力信号ｓｉｎωｔが生成されて出力されるので、メモリ回路から抽出したデータをＤ／Ａ変換することで正弦波状のアナログ出力信号ｓｉｎωｔを生成する場合に比べて、アナログ出力信号ｓｉｎωｔの生成のために準備するデータの情報量を大きく減らすことができる。これにより、大規模なメモリ回路を使用せずに正弦波状のアナログ出力信号ｓｉｎωｔを生成でき、コストを低減できる。
【００２５】
また、絶対値切換部２０は、余弦波ｃｏｓωｔの１周期の１／２ｋのサンプリング周期毎に、互いに信号レベルが異なる絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘを所定の順序に従って出力し、極性付与部２１は、余弦波ｃｏｓωｔの１／２周期毎に反転する極性を絶対値切換部２０からの絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘに付与するので、余弦波ｃｏｓωｔの１／２周期分の絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力パターンに基づいて、余弦波ｃｏｓωｔの１周期分の信号レベル増減値２ａを生成でき、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの必要数を低減でき、より確実にコストを低減できる。
【００２６】
さらに、絶対値切換部２０は、余弦波ｃｏｓωｔの１／４周期毎に絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力順序を反転させるので、余弦波ｃｏｓωｔの１／４周期分の絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力パターンに基づいて、余弦波ｃｏｓωｔの１／２周期分の信号レベル増減値２ａを生成でき、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの必要数をさらに低減でき、より確実にコストを低減できる。
【００２７】
実施の形態２．
図６は、本発明の実施の形態２による正弦波発生回路１が生成する信号レベル増減値２ｂを示す説明図であり、図７は、図６の信号レベル増減値２ｂが積分回路３によって積分されることにより生成される信号レベル値３ａを示す説明図である。実施の形態２の正弦波発生回路１の全体としての構成は、実施の形態１の正弦波発生回路１の構成と同様であるので、実施の形態２の構成の説明に図１、図２、及び図４を援用する。
【００２８】
実施の形態１では、余弦波ｃｏｓωｔの周期を基準に信号レベル増減値２ｂが生成されていたが、この実施の形態２では、余弦波ｃｏｓωｔの振幅を基準に信号レベル増減値２ｂが生成される。
【００２９】
すなわち、実施の形態１では、絶対値出力制御部２０２は、余弦波ｃｏｓωｔの周期の１／（２ｋ）のサンプリング周期毎に絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力を切り換えるように構成されていたが、この実施の形態２では、絶対値出力制御部２０２は、余弦波ｃｏｓωｔの振幅が余弦波ｃｏｓωｔの最大振幅値ＭＡの１／（２ｎ）（ｎは２以上の自然数）幅分だけ増減する毎に、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力を切り換える。より具体的には、絶対値出力制御部２０２は、最大振幅値ＭＡの１／（２ｎ）の変化に対応する所定の第１変化量だけカウンタ値ωｔが変化する毎に、所定の順序に従って絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力を切り換える。このように余弦波ｃｏｓωｔの振幅を基準に絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力を切り換えても、余弦波ｃｏｓωｔに沿って階段状に変化される信号レベル増減値２ｂを生成できる。
【００３０】
なお、実施の形態１の構成では、図３に示すように、信号レベル増減値２ｂの信号レベルの変化周期（絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの切り換え周期）が均一にされ、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの信号レベル差が不均一にされていたが、実施の形態２の構成では、図５に示すように、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの信号レベル差が均一にされて、信号レベル増減値２ｂの信号レベルの変化周期（絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの切り換え周期）が不均一にされている。
【００３１】
また、極性付与制御部２１１（極性付与部２１）及び反転指令生成部２０４（絶対値切換部２０）も、余弦波ｃｏｓωｔの振幅を基準に極性付与指令２１１ａ及び反転指令２０４ａを生成する。具体的には、極性付与制御部２１１は、余弦波ｃｏｓωｔの振幅が余弦波ｃｏｓωｔの最大振幅値ＭＡを２倍した量だけ変化することに対応する第２変化量だけカウンタ値ωｔが変化する毎に、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘに対する極性の付与を反転させる。また、反転指令生成部２０４は、余弦波ｃｏｓωｔの振幅が最大振幅値ＭＡ変化することに対応する第３変化量だけカウンタ値ωｔが変化する毎に、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力順序を反転させる。
【００３２】
図７に示すように、余弦波ｃｏｓωｔの振幅を基準に生成された信号レベル増減値２ｂを積分しても、実施の形態１と同様に、信号レベル増減値２ｂに対して位相が９０度遅れた、すなわちアナログ出力信号ｓｉｎωｔと同位相の正弦波に沿って階段状に変化される信号レベル値３ａを生成できる。その他の構成は、実施の形態１と同様である。
【００３３】
このように、余弦波ｃｏｓωｔの振幅を基準に、絶対値信号Ｖ１，Ｖ２，Ｖ３，…Ｖｘの出力を制御しても、余弦波ｃｏｓωｔに沿って階段状に変化される信号レベル増減値２ｂを生成できる。また、当該信号レベル増減値２ｂを積分処理しても、実施の形態１とどうように、アナログ出力信号ｓｉｎωｔと同位相の正弦波に沿って階段状に変化される信号レベル値３ａを生成できる。すなわち、実施の形態２の構成でも、実施の形態１と同様に、大規模なメモリ回路を使用せずに正弦波状のアナログ出力信号ｓｉｎωｔを生成でき、コストを低減できる。
【符号の説明】
【００３４】
１  正弦波発生回路
２  増減値出力部
２ａ，２ｂ  信号レベル増減値
３  積分回路
３ａ  信号レベル値
４  出力回路
２０  絶対値切換部
２１  極性付与部
【図１】
0005640184.tif 000002
【図２】
0005640184.tif 000003
【図３】
0005640184.tif 000004
【図４】
0005640184.tif 000005
【図５】
0005640184.tif 000006
【図６】
0005640184.tif 000007
【図７】
0005640184.tif 000008