(57)【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体装置であって、
半導体基板と、
前記半導体基板の上に直接接して設けられた開口部を有する下層絶縁膜と、
前記下層絶縁膜の開口部に充填された下層配線層と、
前記下層配線層内に設けられた下層絶縁物と、
コンタクト配線を有し、下層配線層の上に設けられた層間絶縁膜と、
前記層間絶縁膜の上に設けられ、開口部を有する上層絶縁膜と、
前記上層絶縁膜の開口溝に充填された上層配線層と、
前記上層配線層内に設けられた上層絶縁物と、を備え、
前記上層配線層と下層配線層は、前記コンタクト配線によって電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記下層絶縁物および上層絶縁物は、前記下層配線層および上層配線層内に島状に形成されてなる請求項１記載の半導体装置。
【請求項３】
前記上層配線層が、外部電極端子としてのパッドである請求項１または２記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、詳しくは外部電極端子としてのパッド等の配線がダマシン構造にて設けられてなる半導体装置に関する。
【０００２】
【従来の技術】
近年の半導体装置の高集積化、高密度化に伴い、半導体装置に用いる配線に対しても、その微細化及び高速化の要請はますます厳しいものとなってきている。この高速化の要請を満たす配線材料として、それまで主として用いられてきたアルミニウムと比較してその抵抗が小さく、エレクトロマイグレーションの高寿命化を実現することのできる銅が注目されている。
【０００３】
この銅を材料として配線を形成する場合、その形成のし易さからダマシン法を用いることが多い。ダマシン法は、表面が平坦化された絶縁膜に溝を形成し、この溝内に金属材料を流し込んだ後、同絶縁膜表面の高さにて金属材料上面を平坦化することによって形成される。このように、加工の容易な絶縁膜に溝を形成し、同溝内に金属材料を流し込むダマシン法を用いることで、ドライエッチング等によっては加工のできない銅を用いた配線を容易に形成することができるようになる。
【０００４】
一方、上記金属材料の平坦化を的確に行う技術としては、通常、化学機械研磨（ＣＭＰ：Chemical Mechanical Polish）法が用いられる。このＣＭＰ法は、エッチング手法と機械的な研磨手法とを組み合わせた技術であり、このＣＭＰ法を用いることでグローバルな平坦化を行うことができる。このように、ダマシン法を用いて配線を形成する際にＣＭＰ法を用いて平坦化を行うために、各層が好適に平坦化された半導体装置を製造することができるようになる。
【０００５】
【発明が解決しようとする課題】
ところで、上記ＣＭＰ法を用いてダマシン法による配線の形成を行う場合には、次のような問題を生じるおそれがある。すなわち、同半導体装置内の集積回路の配線の形成工程において図５に示されるような外部電極端子としてのパッドＰ（図中、Ｐ１〜Ｐ３と表記）を製造する場合等、パッドＰをダマシン法を用いて製造する場合には、パッドＰが他の配線と比べて大きいことに起因して、その平坦性が確保できないという問題である。
【０００６】
このパッドＰは、集積回路の形成されている基板と外部とを連結させるべく設けられる電極（本明細書では、この電極も「配線」と定義する）であり、外部とつながるリードフレームＬとワイヤｗを介して連結される関係上、基板内の各素子と比べて、通常、そのサイズが大きく設定される。この関係を図６に模式的に示す。同図６に示されるように、パッドＰのサイズＢは、集積回路の各素子サイズＡと比較して大きなものとなる。この図６は、両者の関係を模式的に示したものであり、実際の半導体装置においては、パッドのサイズＢは、通常、素子サイズＡの数百倍程度となる。
【０００７】
なお、下層のパッドＰ１やＰ２は、当該半導体装置の外部との接続するワイヤｗと直接接続されるものではない。ただし、ワイヤｗと直接接続される最上層のパッドＰ３との接続に際しての位置ずれの問題を回避する必要や上層配線層を形成する前に外部とのコンタクトをとることで当該装置のテストを行う必要などから、通常、パッドＰ３と同様の大きさにて形成される。
【０００８】
このようにサイズの大きなパッドＰを、上記素子領域の形成工程と同時にダマシン法を用いて形成する等の場合には、絶縁膜に形成された溝内にパッドＰとなる金属材料を流し込みその上面をＣＭＰ法にて平坦化する際に、ＣＭＰ法特有のディッシングの問題が生じる。このディッシングは、ＣＭＰ処理後、広い開口面積を有する溝内においては、流し込まれた金属の上面が絶縁膜の表面よりも下がってしまう現象である。このディッシングが生じると、半導体装置としての層の平坦性が失われるおそれがある。更には、このディッシングに起因して、上層でのリソグラフィ工程におけるフォーカスずれ等の問題が生じるおそれもある。
【０００９】
以下、こうしたディッシングによる平坦性の喪失や上層でのリソグラフィ工程におけるフォーカスずれ等、パッドをダマシン法にて形成する際に生じる諸問題について、図７及び８を参照して更に説明する。
【００１０】
このパッド形成工程としては、図７（ａ）に示すように、まず、基板１０１上に絶縁膜１１０を堆積した後、同絶縁膜１１０のパッド形成領域１１０ｈを開口する。更に、パッド形成領域１１０ｈに銅を埋め込むべく、基板１の上方から銅１１１’を成膜する。
【００１１】
こうして銅１１１’を成膜した後、絶縁膜１１０をストッパ膜としてＣＭＰによって銅１１１’の上面を平坦化しつつ除去する。ただし、上述したように、このパッド形成領域１１０ｈは大きいため、ディッシングが生じる。すなわち、図７（ｂ）に示すようにパッド形成領域１１０ｈの金属上面がＣＭＰ工程でエッチングされるために、形成されたパッド１１１の上面が絶縁膜１１０の上面と一致しないおそれがある。
【００１２】
更に、この状態で、このパッド１１１等の上層に新たな層を形成する多層構造を有する半導体装置にあっては、著しくその平坦性が損なわれるおそれがある。ここで、図７（ｃ）及び図７（ｄ）及び図８（ａ）に、例えば素子領域のコンタクト配線（プラグ）形成工程において、層間絶縁膜１２０を介してパッド１１１と上層とを連通させるべくコンタクトホール１２１やプラグ１２２を形成する工程を示す。また、図８（ｂ）及び図８（ｃ）に、例えば上層の配線層の製造工程において、パッド１３１を形成する工程を示す。
【００１３】
なお、上記パッドに限らず、ダマシン法を用いて絶縁物に形成された溝内に銅等、任意の金属を流し込むことで配線を形成する工程にあっても、こうした実情は概ね共通したものとなっている。
【００１４】
本発明は上記実情に鑑みてなされたものであり、その目的は、ダマシン法を用いて配線を形成する場合であれ、その平坦性を確保することのできる半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
以下、上記目的を達成するための手段及びその作用効果について記載する。
請求項１に記載の発明は、多層配線構造を有する半導体装置であって、半導体基板と、前記半導体基板の上に直接接して設けられた開口部を有する下層絶縁膜と、前記下層絶縁膜の開口部に充填された下層配線層と、前記下層配線層内に設けられた下層絶縁物と、コンタクト配線を有し、下層配線層の上に設けられた層間絶縁膜と、前記層間絶縁膜の上に設けられ、開口部を有する上層絶縁膜と、前記上層絶縁膜の開口溝に充填された上層配線層と、前記上層配線層内に設けられた上層絶縁物と、を備え、前記上層配線層と下層配線層は、前記コンタクト配線によって電気的に接続されていることをその要旨とする。
【００１６】
上記構成では、下層配線層及び上層配線層の内部に下層絶縁膜及び上層絶縁物をそれぞれ備える。このため、同配線層をダマシン法にて形成する場合であれ、ディッシング等の問題を好適に抑制することができ、ひいては、その平坦性を確保することのできる半導体装置を実現することができるようになる。
また、多層配線構造とすることにより、上層におけるリソグラフィ工程におけるフォーカスずれの影響等を的確に抑制することができるようになる。
【００１７】
請求項２記載の発明は、請求項１記載の発明において、前記下層絶縁物および上層絶縁物は、前記下層配線層および上層配線層内に島状に形成されてなることをその要旨とする。
上記構成では、配線層内の絶縁物を島状に形成するために、同配線層を構成する導電物は全て電気的に導通されるようになる。このため、この配線層の表面は導電物としての広い接触面積を持つこととなり、同配線層と他の部材とを容易に電気的に接続することができるようになる。
【００１９】
更に、これら請求項１または２記載の発明を、請求項３記載の発明によるように、前記上層配線層が、外部電極端子としてのパッドである構成としてもよい。
【００２０】
上述したようにパッドをダマシン法にて形成する場合には、ディッシングの問題が生じやすいために、このパッドに対して請求項１または２記載の半導体装置における配線構造を適用することで、これら発明の作用効果を好適に奏することができる。
【００２３】
【発明の実施の形態】
以下、本発明にかかる半導体装置の配線をパッド構造に具体化した一実施形態について図面を参照しつつ説明する。
【００２４】
図１は、本実施形態にかかる半導体装置のうち、パッド近傍の断面図である。
同図１に示されるように、同半導体装置は、パッド１１や３１を備えている。すなわち、半導体基板１上の配線層にパッド１１が、また同配線層の上層に形成される上層配線層にパッド３１がそれぞれ形成されている。これら配線層間には、層間絶縁膜２０が形成されている。また、層間絶縁膜２０には、コンタクトホール２１が開口され、同コンタクトホール２１には、コンタクト配線（プラグ）２２が形成されている。なお、上記各配線層や層間絶縁膜２０は、基本的には、当該半導体装置に形成される図示しない集積回路の各配線層や層間絶縁膜の製造工程と同一の工程にて製造されたものである。
【００２５】
ここで、パッド１１、３１は、それぞれ絶縁膜１０や絶縁膜３０の開口部にダマシン法にて形成されている。更に、これらパッド１１、３１は、銅等の金属で形成された導電部１１ｍ内に、同パッド１１、３１の底面から上面へ伸びる複数の島状絶縁膜１１ｉを備えて構成されている。
【００２６】
図２は、このパッド１１の平面図である。なお、パッド３１も基本的に同様の構成を有するために、その平面図についてはこれを割愛する。同図２に示されるように、このパッド１１の内部には、絶縁物が島状絶縁膜１１ｉとして形成されているために、導電部１１ｍはすべて電気的に導通される構成となる。換言すれば、パッド１１内に設けられた絶縁物によって同パッド１１内の導電物の一部が他の部分と電気的に遮断されることがない。
【００２７】
ここで、パッド１１を上層のパッド３１と同等の大きさにて形成したことで、位置ずれなどに対してシビアな要求が生じることもなく、パッド３１と容易に接続させることができる。
【００２８】
また、パッド１１、３１に対して島状絶縁膜１１ｉ、３１ｉを設けたために、ダマシン法にて導電部１１ｍ、３１ｍを形成する場合であれ、ＣＭＰ工程における上述したディッシングの問題を的確に抑制することができるようになる。したがって、当該半導体装置の集積回路の配線層をダマシン法にて製造する際に、同時にこれらパッド１１，３１を製造することも可能となる。そして、この際ディッシングの問題を的確に抑制することができるため、ＣＭＰにて同装置をグローバルに平坦化することもできる。
【００２９】
更に、パッド１１、３１に絶縁物を島状絶縁膜１１ｉ、３１ｉとして形成するために、パッド１１及びパッド３１間や、パッド３１及び外部と導通するワイヤ間を好適に接続することができる。すなわち、パッド１１及び３１間に関しては、各プラグ２２が導電部１１ｍ及び３１ｍと接続されることで、パッド１１及び３１を電気的に接続させることが可能となる。また、パッド３１及びワイヤ間に関しては、島状絶縁膜１１ｉの面積をワイヤとパッド３１との接触面の面積よりも小さく設定しておくことで、パッド３１及びワイヤ間を良好に電気的に接続させることが可能となる。
【００３０】
なお、上記パッド１１を上層のパッド３１と同様に形成することで、層間絶縁膜２０等を形成する以前に、パッド１１をワイヤ等を介して外部の試験装置と接続させてパッド１１製造工程までに形成された配線層のテストを行うこともできる。
【００３１】
ここで、本実施形態にかかる半導体装置の製造工程について、図３及び図４に基づいて説明する。なお、図３及び図４においても先の図１と同様、半導体装置のパッド近傍のみを図示したが、実際には、これら図３及び図４に示される製造工程は、集積回路の各配線層や層間絶縁膜の形成工程と同一の工程が想定されている。
【００３２】
この図３（ａ）及び図３（ｂ）に示す工程は、図示しない集積回路の第１の配線層をダマシン法にて製造する工程に対応する。すなわち、図３（ａ）に示すように、基板１上に、絶縁膜１０を形成後、パッド形成領域１１ｈに対応して同絶縁膜１０を開口する。この際、上記島状絶縁膜１１ｉ部分についてはこれを残すべく、上記導電部１１ｍに対応する部分のみ除去する。更に、こうして開口された部分に対して金属１１ｍ’を埋め込むべく、同金属１１ｍ’を基板１の上方から成膜する。
【００３３】
この金属１１ｍ’としては、例えば銅やアルミニウム合金、タングステン等を用いればよい。また、この成膜法としては、例えばメッキ法や高温スパッタ法、ＣＶＤ法を用いることができる。
【００３４】
こうして金属１１ｍ’を成膜した後、図３（ｂ）に示されるように、絶縁膜１０の上面をストッパとして、金属１１ｍ’の上面をＣＭＰ法にて除去し、平坦化する。これにより、導電部１１ｍ及び島状絶縁膜１１ｉからなるパッド１１が形成される。
【００３５】
続く、図３（ｃ）、並びに図４（ａ）〜図４（ｃ）に示す工程は、上記集積回路の第１の配線層と上層の配線層との間の層間絶縁膜を形成する工程や、同層間絶縁膜にダマシン法にてプラグを形成する工程に対応する。
【００３６】
すなわち、絶縁膜１０やパッド１１の上方に層間絶縁膜２０を形成し（図３（ｃ））、同層間絶縁膜２０のうち、導電部１１ｍに対応した領域にコンタクトホール２１を形成する（図４（ａ））。更に、このコンタクトホール２１に金属２２’を埋め込むべく、同金属２２’を成膜し（図４（ｂ））、層間絶縁膜２０をストッパとして同金属２２’上面をＣＭＰによって除去し平坦化する（図４（ｃ））。こうしてコンタクトホール２１にプラグ２２が形成される。
【００３７】
なお、上記金属２２’の種類や、同金属２２’の成膜法に関しては、上記金属１１ｍ’の種類や成膜法と同様であってよい。
こうして、層間絶縁膜１０やコンタクトホール２１、プラグ２２等を形成した後、これらの上層配線層の形成工程において上記パッド３１を形成する。
【００３８】
以上説明した本実施形態によれば、以下の効果が得られるようになる。
（１）パッド１１、３１に島状絶縁膜１１ｉ、３１ｉを形成した。これにより、ＣＭＰ工程において、ディッシングの問題を好適に抑制することができる。更に、パッド１１、３１内の絶縁物を島状絶縁膜１１ｉ、３１ｉとして形成することによって各導電部１１ｍ、３１ｍが全て電気的に接続を維持することができるため、パッド１１、３１の配線としての信頼性を好適に維持することもできる。
【００３９】
（２）パッド１１をパッド３１と同一のサイズにて形成した。このため、パッド１１及びパッド３１間の接続に関して位置ずれ等のシビアな制約が生じることを回避することができる。更に、このパッド１１をパッド３１と同様に形成したために、このパッド１１をワイヤ等を介して外部の試験装置と接続することで、パッド１１の製造工程までに形成された配線層のテストを行うこともできる。
【００４０】
なお、上記実施形態は、以下のように変更して実施してもよい。
・下層の配線層に対応したパッドに関しては、上層配線層に対応したパッドとの接続を的確に行うことができるなら、上記実施形態において示した構造をとることなく、小さく形成することでディッシングを抑制するようにしてもよい。
【００４１】
・代わりに、下層の配線層に対応したパッドのみに、本実施形態で示したパッド構造を適用するようにしてもよい。これにより、ダマシン法を用いて同パッドを形成した場合であれ、ディッシングの問題を抑制又は回避することができ、ひいては、半導体装置の平坦化を促進することができる。この際、上層のパッドに関しては、ダマシン法以外の手法にて形成するなどすればよい。
【００４２】
・島状絶縁膜１１ｉや３１ｉの形状は、先の図２に示したようにその上面図が正方形のものにも限られず、例えばストライプ状等、適宜変更してもよい。
・更に、島状絶縁膜１１ｉや３１ｉの代わりに、例えば、円筒形等、任意の形状の絶縁物を形成することで、パッド内部の一部の導電部が他の部分との電気的な導通を維持することができなくなるとしても、ディッシングを抑制又は回避することはできる。
【００４３】
・上記実施形態やその変形例のように２層の配線層を備える半導体装置にも限られず、単層構造を含む任意の数の層を備える半導体装置においても本実施形態やその変形例のパッド構造やその製造方法を適用することができる。また、この際、必ずしも全てのパッドの内部に絶縁膜を形成する必要もなく、ダマシン法にて製造するパッドのみを上記実施形態やその変形例において示した構造とするなどしてもよい。
【００４４】
・上記実施形態及びその変形例においては、集積回路内の各配線層の製造工程を利用してパッドを形成したが、これにも限られない。
・また、パッドにも限られず、ダマシン法にて配線を形成する際にディッシングが生じるおそれのある場合には、本発明の半導体装置やその製造方法は有効である。例えば、パッド１１及びパッド３１間等、隣接した配線層に対応したパッド間を上記実施形態において例示したプラグによって接続する代わりに、層間絶縁膜に上層及び下層のパッドと同一の大きさの開口溝を、一部突部が残るようにして形成した後、同開口溝に流し込まれた金属によって接続するようにしてもよい。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の一実施形態の断面構造を示す断面図。
【図２】同実施形態のパッド構造の平面図。
【図３】同実施形態の半導体装置の製造手順を示す断面図。
【図４】同実施形態の半導体装置の製造手順を示す断面図。
【図５】半導体装置のパッド周辺を示す図。
【図６】同パッド及び集積回路内の素子を示す断面図。
【図７】ダマシン法にてパッドを形成する際に生じる諸問題を説明するための断面図。
【図８】ダマシン法にてパッドを形成する際に生じる諸問題を説明するための断面図。
【符号の説明】
１，１０１…基板、１０，１１０…絶縁膜、１１、３１，１１１、１３１…パッド、１１ｉ、３１ｉ…島状絶縁膜、１１ｍ、３１ｍ…導電部、２０、１２０…層間絶縁膜、２１，１２１…コンタクトホール、２２，１２２…プラグ、３０…絶縁膜。
【図１】
0003685722.tif 000002
【図２】
0003685722.tif 000003
【図３】
0003685722.tif 000004
【図４】
0003685722.tif 000005
【図５】
0003685722.tif 000006
【図６】
0003685722.tif 000007
【図７】
0003685722.tif 000008
【図８】
0003685722.tif 000009