(57)【特許請求の範囲】
【請求項１】
伝搬路を介して接続される第１局及び第２局に夫々送信部及び受信部を有するスタッフ同期多重通信装置において、
前記第１局と第２局は、送信処理及び受信処理がそれぞれ非同期のクロック周波数に基づいて動作し、
受信局でジッタを吸収するメモリ手段と、
該メモリ手段への書込み及び読み出しアドレスを監視し、予め設定したアドレス関係に対して進み又は遅れを判定する比較判定手段と、
無線タイムスロットを使用し、前記比較判定手段の判定結果に基づく制御信号を対局へ伝達する伝達手段と、
該伝達手段の前記制御信号に基づき送信周波数を制御する送信周波数可変手段とを備えることを特徴とするスタッフ同期多重通信装置。
【請求項２】
受信局の前記メモリ手段は、送信局のクロックに対して非同期の基準クロックを使用し、プレジオクロナス動作を行うことを特徴とする請求項１に記載のスタッフ同期多重通信装置。
【請求項３】
送信周波数を可変制御する処理時間を高速化することで、プレジオクロナス動作を行う前記メモリ手段のメモリ容量を低減すると共に伝送遅延時間を短縮化することを特徴とする請求項２に記載のスタッフ同期多重通信装置。
【請求項４】
前記伝搬路として衛星及び地上の無線通信回線を多段接続することを特徴とする請求項１、２又は３に記載のスタッフ同期多重通信装置。
【請求項５】
前記送信周波数の可変制御は、前記メモリ手段の書込み及び読み出しアドレスをフレームパルスのタイミングでラッチした値の差の絶対値に基づき行うことを特徴とする請求項１、２、３又は４に記載のスタッフ同期多重通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各国で基準となるクロックを有し、国際間デジタル通信を行うデジタル通信装置、特に衛星通信システムのスタッフ同期通信装置及びその多段中継方式に関する。
【０００２】
【従来の技術】
デジタル衛星通信や国際通信にあっては、スタッフ同期多重通信が採用されている。スタッフ同期とは、各装置から発生するデジタル信号を多重化する際に、信号を一旦メモリに蓄積し、多重化しようとする信号より少し速い共通のクロック信号で読み出すことにより、同一速度に変換する方式をいう。その差分は無駄なパルス（スタッフパルス）を必要に応じて挿入することにより埋め合わせる（電気通信協会発行の「最新情報通信用語集」参照）。
【０００３】
図４は、従来のスタッフ同期多重通信装置の簡単なブロック図である。第１局と第２局がスタッフ同期多重通信装置により接続されている状態を示す。第１局では、多重化回路１０１を含み、入力される主信号ａ１とスタッフ情報ビット（又はスタッフパルス）を含む付加情報を多重化する。主信号ａ１より付加情報分だけ高い周波数（無線周波数：ｆｔ１）を発振する発振回路４０３の信号ａ２が入力される位相監視回路１０２を有する。位相監視回路１０２は、両信号ａ１、ａ２の位相差を監視して信号ａ３を多重化回路１０１に入力する。この多重化回路１０１の出力信号ａ４は、伝搬路を介して第２局へ送られる。
【０００４】
第２局では、伝搬路によりジッタが相加された信号ａ５に対してフレーム同期を確立し、主信号（メモリ書込み信号）ａ６を再生する分離回路２０４と、この主信号ａ６を蓄積するメモリ回路２０５とを有する。このメモリ回路２０５は、周波数ｆｒ２の発振回路２０６の出力信号ａ８で読み出すことによりジッタを除去し、ａ６の書込み位相（アドレス）と、ａ９の読出し位相（アドレス）を監視して、書込みと読出しのアドレス関係が予め定めた関係になったとき、ａ７の送信周波数制御情報を送出する。
【０００５】
一方、第２局の送信部及び第１局の受信部は夫々第１局の送信部及び第２局の受信部と同様構成である。即ち、第２局の送信部は、多重化回路２０１、位相監視回路２０２及び発振回路５０３を含む。また、第１局の受信部は、分離回路１０４、メモリ回路１０５及び発振回路１０６を含んでいる。
【０００６】
デジタル無線伝送では、主信号に様々な付加情報を多重化して情報伝送を行う。例えば、送信−受信局間でフレームの同期を確立する為のフレーム同期信号、デジタルサービス信号、制御信号、警報信号、伝搬路の誤り訂正の為の符号化冗長信号がある。これらの付加情報を付加する為、無線装置の送信部に、主信号（ａ１）より付加情報分だけ高い周波数（無線周波数：ｆｔ１）を発振する発振回路を有する。
【０００７】
無線周波数と主信号の周波数とが非同期の関係である場合や複数の主信号が非同期網から接続されている場合、スタッフ同期方式を採用する必要がある。スタッフ同期方式は、スタッフビットを予め定めたビット数だけ無線フレーム上に割り当てる。主信号と無線周波数との位相を監視した位相監視結果により、スタッフビットを主信号（生データ）に割り当てたり、無駄ビットにしたりして、位相を進めたり、遅らせたりすることにより、位相を調整して非同期信号を同期化して信号を伝送する方式である。
【０００８】
一方、国際間通信を行う衛星通信では、各国で基準となるクロックを有している。伝送されて来た信号は、伝搬路やドップラー効果によるジッタを含み、品質が劣化している為に、各国が有する安定化された基準クロックで信号を乗せ換える必要がある。このとき、送信クロックと受信クロックとが非同期である為に、クロック乗せ換え時にスリップ（データ欠落）が生じるのが一般的である。
【０００９】
クロック乗せ換えは、伝送されて来たクロックでメモリ回路へ書込み、受信側の基準クロックで読出すことで実現される。このメモリ回路は、ドップラー・プレジオクロナスバッファとよばれ、メモリ容量Ｍ（ビット）と周波数差（ｆw−ｆr）（Ｈｚ）によってスリップ頻度が決定される。このスリップにより信号が瞬断し、音声や画像が乱れることとなる。
【００１０】
【発明が解決しようとする課題】
従来技術では、特に図４内の発振回路４０３、５０３の発振周波数ｆt1、ｆt2が固定である為に上述した如くスリップが発生する。
また、国際間通信では、各国で安定化した基準クロックを有し、各国ではその安定化したクロックで動作する構成である（プレジオクロナス動作）ため、送信国からのデジタル信号の周波数と同期化することなく、受信国で独立に有する安定化された基準のクロックで再生するため、スリップ（データ欠落）が生じるという問題があった。
【００１１】
そこで、本発明の目的は、バッファのメモリ容量と送信、受信局間の周波数差によって決まるスリップ頻度を少なくすることにより、国際間通信の伝送効果及び伝送品質を向上するスタッフ同期多重通信装置を提供することにある。
【００１２】
【課題を解決するための手段】
前述の課題を解決するために、本発明によるスタッフ同期多重通信装置は、次のような特徴的な構成を備えている。
【００１３】
（１）伝搬路を介して接続される第１局及び第２局に夫々送信部及び受信部を有するスタッフ同期多重通信装置において、
前記第１局と第２局は、送信処理及び受信処理がそれぞれ非同期のクロック周波数に基づいて動作し、
受信局でジッタを吸収するメモリ手段と、
該メモリ手段への書込み及び読み出しアドレスを監視し、予め設定したアドレス関係に対して進み又は遅れを判定する比較判定手段と、
無線タイムスロットを使用し、前記比較判定手段の判定結果に基づく制御信号を対局へ伝達する伝達手段と、
該伝達手段の前記制御信号に基づき送信周波数を制御する送信周波数可変手段とを備えるスタッフ同期多重通信装置。
【００１４】
（２）受信局の前記メモリ手段は、送信局のクロックに対して非同期の基準クロックを使用し、プレジオクロナス動作を行う（１）のスタッフ同期多重通信装置。
【００１５】
（３）送信周波数を可変制御する処理時間を高速化することで、プレジオクロナス動作を行う前記メモリ手段のメモリ容量を低減すると共に伝送遅延時間を短縮化する（２）のスタッフ同期多重通信装置。
【００１６】
（４）前記伝搬路として衛星及び地上の無線通信回線を多段接続する（１）、（２）又は（３）のスタッフ同期多重通信装置。
【００１７】
（５）前記送信周波数の可変制御は、前記メモリ手段の書込み及び読み出しアドレスをフレームパルスのタイミングでラッチした値の差の絶対値に基づき行う（１）、（２）、（３）又は（４）のスタッフ同期多重通信装置。
【００１８】
【発明の実施の形態】
以下、本発明のスタッフ同期多重通信装置の好適実施形態例を添付図を参照して詳細に説明する。
【００１９】
先ず、本発明のスタッフ同期多重通信装置の一実施形態のブロック図を示す図１を参照して説明する。このスタッフ同期多重通信装置は、図４の従来の装置と同様の素子を使用するので、対応する素子には同様の参照符号を附す。
【００２０】
第１局の送信部は、多重化回路１０１及び位相監視回路１０２を含む。また、受信部も分離回路１０４、メモリ回路１０５及び発振回路１０６を含む。他方、第２局の受信部は、分離回路２０４、メモリ回路２０５及び発振回路２０６を含み、送信部は多重化回路２０１、位相監視回路２０２を含んでいる点で、図４の従来装置と同じである。
【００２１】
しかし、図１及び図４のブロック図を対比すると明らかな如く、図１に示す本発明のスタッフ同期多重通信装置は以下の相違点を有する。第１局の受信部の分離回路１０４は、付加情報中のａ１６を分離し、このａ１６により送信部の発振回路１０３の発振周波数を制御する。また、第２局の送信部の発振回路２０３は、ａ１２により制御された発振信号ａ１１を位相監視回路２０２に入力する。
【００２２】
次に、図１に示す構成のスタッフ同期多重通信装置において、対向する第１局と第２局とがスタッフ同期多重通信装置に接続され、第１局が送信した信号を第２局の安定化基準クロックで読み替える手順を説明する。
【００２３】
第１局の送信部は、入力された主信号ａ１にスタッフ情報ビットを含む付加情報を多重化する多重化回路１０１と、対向局（第２局）からの制御信号によって発振周波数ｆｔ１が変えられる発振回路１０３と、ａ１とａ２との位相差を監視する位相監視回路１０２とを有する。
【００２４】
他方、第２局の受信部は、安定した基準クロック（ｆｔ２）ａ８を発振する固定発振回路２０６と、伝搬路によってジッタが相加されたａ５に対してフレーム同期を確立し、付加情報を分離した中のスタッフ情報ビットの“１”又は“０”によってスタッフビットが主信号が無駄ビットかが認識でき、主信号（メモリ書込み信号ａ６を再生する分離回路２０４と、ａ８で読出すことでジッタを除去し、ａ６の書込み位相（アドレス）と、ａ９の読出し位相（アドレス）を監視し、書込みと読出しアドレス関係が予め定めた関係になったときａ７の送信周波数制御情報を送出するメモリ回路２０５を有する。
【００２５】
一方、第２局の送信部は、第１局の送信部と同一の構成である。即ち、多重化回路２０１は、１０１と同一であり、付加情報として第１局の送信周波数を変更する制御信号ａ７をも多重化する。位相監視回路２０２及び発振回路２０３は、夫々１０２、１０３と同様機能を有し、信号ａ１４、ａ１５は夫々ａ４、ａ５と同等である。
【００２６】
第１局の受信部は、夫々第２局の受信部と同様であり、分離回路１０４は、付加情報中のａ１６を分離し、送信部の発振回路１０３へ入力して発振回路１０３の発振周波数を制御する。この分離回路１０４の出力はメモリ回路１０５に記憶される。
【００２７】
次に、図１のスタッフ同期多重通信装置の動作又は機能を詳細に説明する。先ず、スリップ周期について説明する。メモリ回路２０５のメモリ容量をＭ、書込み周波数をｆｗ、読出し周波数（基準クロック周波数）をｆｒとする。スリツプ周期Ｔｓｌｉｐは次式で表される。
Ｔｓｌｉｐ＝（ｆｒ×Ｍ／２）÷｜ｆｗ−ｆｒ｜
従来のようにｆｗ、ｆｒが一定の場合、上式からＭを大きくすると、Ｔｓｌｉｐを長くすることが分かる。しかし、この場合は、必ずＴｓｌｉｐ周期でスリップが発生する。
【００２８】
ここで、従来とＭが同一のシステムでも、ｆwをスタッフ率変動内で高くしたり、低くしたり変動させることにより、Ｔslipを従来に比して改善することができる。送信信号に周期するスタッフ同期装置では、スタッフ率を変動させる場合、受端での信号再生時のスタッフジッタを考慮する必要がある。しかし、特にプレジオクロナス動作の場合、受端が独自の安定化された基準クロックで読出す構成である為に、この考慮は不要である。
【００２９】
次に、送信周波数制御信号（ａ７〜ａ１６）の形態につき説明する。この制御形態には▲１▼周波数を上げる、▲２▼周波数を下げる及び▲３▼周波数を維持するの３形態がある。少なくとも▲１▼及び▲２▼の形態は必ず必要である。動作の具体例としては、▲１▼及び▲２▼用に制御信号を各１ビット割り当て且つ無線伝搬路の誤りを考慮してフレームの基本単位中に各同一制御信号を５タイムスロットで伝送し、受端で多数決判定で制御値を判定する。ここで、▲１▼用のタイムスロットをｅ１〜ｅ５とし、また▲２▼用のタイムスロットをｄ１〜ｄ５とする。受端では、ｅ，ｄ各々３／５多数決判定する。これは伝搬路誤りによってｅ１〜ｅ５中の２ケまで誤ったときでも誤制御を起こさせないことを意味する。ｅ，ｄの判定結果が“１，０”のとき、周波数を上げる制御▲１▼を行い、“０，１”のとき、周波数を下げる制御▲２▼を実行する。また、“１，１”又は“０，０”のときは周波数を維持▲３▼とする。
【００３０】
次に、送信周波数制御情報のａ７の送出動作を説明する。図１において、制御信号ａ７の送出は、メモリ回路２０５へのａ６の書込み位相（アドレス）と、ａ９の読出し位相（アドレス）を監視し、書込みと読出しのアドレス関係がスリップを抑制するように定めた関係になったとき制御信号ａ７を送出する。
【００３１】
この動作を、以下図２及び図３を参照しながら詳細に説明する。図２は、図１のメモリ回路２０５の詳細ブロック図である。受信され、再生された無線フレームの多重化データ（メモリ書込みデータ）ａ６が入力されるメモリ３０１を有する。多重化データａ６のクロックａ６’から生成するメモリ書込みクロックｂ３を生成するゲート３０３を有し、このメモリ書込みクロックｂ３でメモリ容量Ｍのメモリ３０１へ書込む。また、メモリ３０１は、基準クロックａ８で生データａ９を読出し出力する。また、メモリ３０１は、書込みアドレスＡｗと読出しアドレスＡｒを生成し、比較判定回路（ＣＯＭＰ）３０４で両アドレスＡｗ、Ａｒを比較する。
【００３２】
図３は、図２に示したメモリ回路２０５の各部の動作説明用タイミングチャートを示す。図３は生データ２ビットに対して付加情報を１ビットとする無線フレームの例である。クロックａ６’はタイミング発生回路３０２とゲート３０３に入力される。タイミング回路（ＴＩＭＧＥＮ）３０２は、多重化データａ６中の付加情報（ａ６中の斜線で示す部分の情報）の多重化タイムスロットを示すゲート信号ｂ１と、無線フレームの多重化周期を示すフレームパルスｂ２を出力する。ゲート３０３は、ゲート信号ｂ１によりクロックａ６’を歯抜けにし、生データをメモリ３０１に書込む為の書込みクロックｂ３を生成する。
【００３３】
一方、メモリ３０１は、書込みクロックｂ３とａ８を各々計数するカウンタ（図示せず）を有し、書込みアドレスＡｗと読出しアドレスＡｒを生成する。これらアドレスＡｗ、Ａｒ及びフレームパルスｂ２は比較判定回路３０４に入力される。この比較判定回路３０４は、アドレスＡｗ、Ａｒをフレームパルスｂ２のタイミングでラッチし、ラッチした値Ａｗ’、Ａｒ’により｜Ａｗ’−Ａｒ’｜＝Ｎを演算する。この演算結果がＮ＝Ｍ／２の例（Ｃａｓｅ  １）と、Ｎ＝Ｍ／２＋１＝Ｎｍａｘの例（Ｃａｓｅ  ２）と、Ｎ＝Ｍ／２−１＝Ｎｍｉｎの例（Ｃａｓｅ  ３）とに応じて、次のように動作する。Ｃａｓｅ  １のときは、送信周波数を維持する制御値を出力する。Ｃａｓｅ  ２のときは、送信周波数を下げる制御値を出力する。また、Ｃａｓｅ  ３のときは、送信周波数を上げる制御値を出力する。この出力信号が周波数制御信号ａ７である。
【００３４】
この周波数制御信号ａ７は、無線フレーム多重化周期の整数倍で多重化される必要がある。これは前述のとおり、受信側に伝搬路誤りを抑制する為の多数決回路を有するためである。
【００３５】
最後に送信周波数（ｆｒａｄｉｏ）の制御量（ｆｓｔｅｐ）について説明する。メモリ容量をＭ、書込み周波数をｆｗ、読出し周波数（基準クロック周波数）をｆｒ、スリップ周期をＴｓｌｉｐ、周波数制御信号ａ７により周波数変更を指示してから制御された周波数で信号を受信できるまでの有効時間をＴｗａｉｔとする。この場合、１回の制御での周波数制御量ｆｓｔｅｐは下記の関係とすればよい。
Ｔｓｌｉｐ≒（ｆｒ×Ｍ／２）÷｜ｆｗ−ｆｒ｜          （１）
ｆｓｔｅｐ＞｜ｆｗ−ｆｒ｜×Ｋ                                    （２）
Ｋ≒Ｔｓｌｉｐ／Ｔｗａｉｔ（整数）
上の式中の｜ｆｗ−ｆｒ｜は、メモリ３０１への書込み周波数と読出し周波数の周波数差であったが、ｆｒａｄｉｏはそもそもスタッフ同期を確立可能な変動範囲内で制御されなければならない。
【００３６】
また、無線周波数をｆｒａｄｉｏ、送信部の基準周波数（生データの周波数）をｆ、無線フレーム多重化周期内の生データ数をＮｒａｗ、スタッフビットを除く付加情報生データ数をＮａｄｄ、スタッフビットを１ビットとすると、
ｆ×（Ｎｒａｗ＋Ｎａｄｄ＋１）／（Ｎｒａｗ＋１）≦ｆｒａｄｉｏ≦
ｆ×（Ｎｒａｗ＋Ｎａｄｄ＋１）／Ｎｒａｗ
ｆ＝ｆｗ
ｆｒａｄｉｏ＝ｆｗ＋ｆｓｔｅｐ
ｆｗ×（ｍ／ｎ−１）≦ｆｓｔｅｐ≦ｆｗ×（ｍ／（ｔ−１）−１  （３）
Ｎｒａｗ＋Ｎａｄｄ＋１＝ｍ、Ｎｒａｗ＋１＝ｎ
上記式（１）乃至（３）を考慮して設定されることとなる。
【００３７】
【発明の効果】
上述の説明から理解される如く、本発明のスタッフ同期多重通信装置によると、次の効果が得られる。送信周波数の可変制御機能を有し、特に付加情報のタイムスロットを用いて対局の送信周波数を可変制御するので、プレジオクロナス動作において周期的スリップが抑圧できる。また、安定化された基準クロックでメモリの読出し動作を行う為にジッタを後続へ出力しないので、スタッフ同期通信で発生するデスタッフジッタが抑圧できる。更に、安定化された基準クロックでもメモリ読出しを行いジッタを後続へ出力しない為に、伝送信号のジッタ伝送特性を伝送区間毎に向上でき、多段接続した場合でも出力ジッタの特性劣化が阻止できる等の実用上の顕著な効果を有する。
【図面の簡単な説明】
【図１】本発明のスタッフ同期多重通信装置の好適実施形態のブロック図である。
【図２】図１のスタッフ同期多重通信装置のメモリ回路の詳細ブロック図である。
【図３】図２のメモリ回路の動作を説明する為のタイミングチャートである。
【図４】従来のスタッフ同期多重通信装置のブロック図である。
【符号の説明】
１０１、２０１  多重化回路
１０２、２０２  位相監視回路
１０３、２０３  発振回路
１０４、２０４  分離回路
１０５、２０５  メモリ回路
１０６、２０６  発振回路
３０１                  メモリ
３０２                  タイミング発生回路
３０３                  ゲート
３０４                  比較判定回路
【図１】
0003631616.tif 000002
【図２】
0003631616.tif 000003
【図３】
0003631616.tif 000004
【図４】
0003631616.tif 000005