(57)【特許請求の範囲】
【請求項１】
主端子間に直列接続された複数の半導体電力スイッチング素子を備えた少なくとも１つのアームと、低圧側回路から高圧側回路に前記半導体電力スイッチング素子の制御信号を伝達する昇圧レベルシフト回路とを備えたインバータ装置において、
前記昇圧レベルシフト回路は、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ、該オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴに第１ダイオードを介して一端を接続した第１抵抗，オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ、及び、該オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴに第２ダイオードを介して一端を接続した第２抵抗を備え、
前記第１ダイオードのカソードは、前記オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴのドレインに接続され、該第１ダイオードのアノードは、前記第１抵抗に接続され、
前記第２ダイオードのカソードは、前記オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴのドレインに接続され、該第２ダイオードのアノードは、前記第２抵抗に接続されたことを特徴とするインバータ装置。
【請求項２】
請求項１に記載のインバータ装置において、前記昇圧レベルシフト回路は、フリップフロップを備え、
前記第１ダイオードのアノードは、前記フリップフロップのセット側に接続され、前記第２ダイオードのアノードは、前記フリップフロップのリセット側に接続されていることを特徴とするインバータ装置。
【請求項３】
請求項２に記載のインバータ装置において、前記第１ダイオード及び前記第２ダイオードはショットキダイオードであることを特徴とするインバータ装置。
【請求項４】
請求項３に記載のインバータ装置において、前記第１ダイオード及び前記第２ダイオードは個別部品であることを特徴とするインバータ装置。
【請求項５】
請求項４に記載のインバータ装置において、前記第１ダイオード及び前記第２ダイオードはチタンを用いて形成したことを特徴とするインバータ装置。
【請求項６】
請求項２に記載のインバータ装置において、前記第１ダイオード及び前記第２ダイオードと昇圧レベルシフト回路とを同一パッケージに収めたことを特徴とするインバータ装置。
【請求項７】
直流電力を交流電力に変換してモータを駆動するモータ駆動装置において、
該モータ駆動装置が主端子間に直列接続された複数の半導体電力スイッチング素子備えた少なくとも１つのアームと、低圧側回路から高圧側回路に前記半導体スイッチング素子の制御信号を伝達する昇圧レベルシフト回路を備えた複数のインバータ装置を有し、
前記昇圧レベルシフト回路は、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ、該オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴに第１ダイオードを介して一端を接続した第１抵抗，オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ、及び、該オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴに第２ダイオードを介して一端を接続した第２抵抗を備え、
前記第１ダイオードのカソードは、前記オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴのドレインに接続され、該第１ダイオードのアノードは、前記第１抵抗に接続され、
前記第２ダイオードのカソードは、前記オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴのドレインに接続され、該第２ダイオードのアノードは、前記第２抵抗に接続されたことを特徴とするモータ駆動装置。
【請求項８】
請求項７に記載のモータ駆動装置において、前記昇圧レベルシフト回路は、フリップフロップを備え、
前記第１ダイオードのアノードは、前記フリップフロップのセット側に接続され、前記第２ダイオードのアノードは、前記フリップフロップのリセット側に接続されていることを特徴とするモータ駆動装置。
【請求項９】
請求項８に記載のモータ駆動装置において、前記インバータ装置を３個備え、直流電力を３相交流電力に変換してモータを駆動することを特徴とするモータ駆動装置。
【請求項１０】
請求項９に記載のモータ駆動装置において、前記インバータ装置が、前記第１ダイオード及び前記第２ダイオードと昇圧レベルシフト回路とを同一パッケージに収めていることを特徴とするモータ駆動装置。
【請求項１１】
請求項８に記載のモータ駆動装置において、前記半導体電力スイッチング素子がＩＧＢＴであることを特徴とするモータ駆動装置。
【請求項１２】
請求項８に記載のモータ駆動装置において、前記半導体電力スイッチング素子がパワーＭＯＳＦＥＴであることを特徴とするモータ駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主端子間に直列接続した電力スイッチング素子を備えたアームを有するインバータ装置に関わり、特に低圧側回路と高圧側回路との間で制御信号を伝達するレベルシフト回路を有するインバータ装置に関する。
【０００２】
【従来の技術】
図５に従来技術のインバータ装置の１アーム分のブロック図を示す。主電源Ｖｄｄの高圧端子と上アーム側ＩＧＢＴであるＨＩＧＢＴのコレクタとが配線ＨＬ１で接続し、上アームＩＧＢＴであるＨＩＧＢＴのエミッタと出力端子が配線ＨＬ２で接続している。下アームＩＧＢＴであるＬＩＧＢＴのコレクタと出力端子とが配線Ｌ１で接続し、主電源Ｖｄｄの接地端子と下アームＩＧＢＴであるＬＩＧＢＴのエミッタとが配線Ｌ２で接続している。上アームＩＧＢＴであるＨＩＧＢＴのコレクタ−エミッタ間にはダイオードＨＤＩＯＤＥが逆並列に接続し、下アームＩＧＢＴであるＬＩＧＢＴにもダイオードＬＤＩＯＤＥが同様に逆並列に接続している。主電源Ｖｄｄの高圧端子と出力端子との間には負荷インダクタンスＬｌｏａｄが接続し、上アームＩＧＢＴであるＨＩＧＢＴのゲート端子には２つのＭＯＳＦＥＴ、Ｈｎ−ＭＯＳとＨｐ−ＭＯＳとで構成される駆動回路が接続している。
【０００３】
上アームＩＧＢＴであるＨＩＧＢＴのエミッタは出力に接続されているため、上アームＩＧＢＴであるＨＩＧＢＴは主電源接地端子に対して電位的に浮動の状態で駆動される。従って上アームＩＧＢＴのＨＩＧＢＴが導通状態では主電源と同じ高電圧が加わる。このため駆動回路は接地電位に対して絶縁する必要がある。
【０００４】
図５では、下アームから、電位的に浮動している上アームに、レベルシフト回路を通して駆動信号を送っている。レベルシフト回路のオン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴであるＭＯＳｓｅｔのソースは下アームアースに接続し、ゲートは論理回路に、ドレインは抵抗Ｒｓｅｔの一端に接続している。この抵抗Ｒｓｅｔの他端は上アーム駆動用電源ＨＶｃｃの高圧側に接続している。抵抗Ｒｓｅｔの両端には過電圧を防止するためツエナーダイオードＺｄｓｅｔが接続している。
【０００５】
オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴである、ＭＯＳｒｅｓｅｔのソースは下アームアースに接続し、ゲートは論理回路に接続し、ドレインは抵抗Ｒｒｅｓｅｔに一端に接続している。抵抗Ｒｒｅｓｅｔの他端は上アーム駆動用電源ＨＶｃｃの高圧側に接続している。抵抗Ｒｒｅｓｅｔの両端には過電圧を防止するためツエナーダイオードＺＤｒｅｓｅｔが接続している。
【０００６】
論理回路は、図示しないマイコン等の上アーム駆動信号から信号の立ち上がりで、パルス状のオン信号をオン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴであるＭＯＳｓｅｔに伝える。また駆動信号の立ち下がりでパルス状のオフ信号をオフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴであるＭＯＳｒｅｓｅｔに伝える。
【０００７】
抵抗ＲｓｅｔはフリップフロップＦＦのセット側に接続され、抵抗Ｒｒｅｓｅｔ側はＦＦのリセット側に接続されている。論理回路で立ち上がりパルスと立下りパルスとに分解された駆動信号は、フリップフロップＦＦによりマイコンからの駆動信号と同じパルス幅に復元される。フリップフロップＦのＦ出力はＮＯＴ回路で反転され、マイコンからの指令が“Ｈ”のときはフリップフロップＦＦの出力は“Ｈ”、従ってＮＯＴ回路の出力は“Ｌ”になり、図５のＨｐ−ＭＯＳが導通して上アーム駆動用電源ＨＶｃｃから電流が供給され、上アームＩＧＢＴであるＨＩＧＢＴが導通する。
【０００８】
図６を用いて、下アームＩＧＢＴのＬＩＧＢＴがオンからオフし再度オンする動作を説明する。下アームＩＧＢＴのＬＩＧＢＴが導通した状態では主電源Ｖｄｄの高圧側から負荷インダクタンスＬｌｏａｄ，配線Ｌ１，下アームＩＧＢＴ（ＬＩＧＢＴ），配線Ｌ２を通り主電源Ｖｄｄのアース側に電流が流れる。下アームＩＧＢＴのＬＩＧＢＴがオフすると配線ＨＬ２，上アームのダイオードＨＤＩＯＤＥ，配線ＨＬ１を通り負荷インダクタンスＬｌｏａｄに電流が回生する。再度下アームＩＧＢＴのＬＩＧＢＴが導通すると、主電源Ｖｄｄの高圧側から負荷インダクタンスＬｌｏａｄ，配線Ｌ１，下アームＩＧＢＴ（ＬＩＧＢＴ），配線Ｌ２を通り主電源Ｖｄｄのアース側に流れる電流の他に、上アームのダイオードＨＤＩＯＤＥに蓄積していた電荷により短時間ではあるが、主電源Ｖｄｄの高圧側から配線ＨＬ１，上アームのダイオードＨＤＩＯＤＥ，配線ＨＬ２，配線Ｌ１，下アームＩＧＢＴ（ＬＩＧＢＴ），配線Ｌ２を通り主電源Ｖｄｄのアース側にリカバリ電流が流れる。
【０００９】
上記の従来技術のインバータ装置は下記の特許文献１に記載がある。
【００１０】
【特許文献１】
特開平５−３１６７５５号公報
【００１１】
【発明が解決しようとする課題】
図５，図６に示した従来技術で、下アームＩＧＢＴが再度導通した時の各部のシュミレーション波形を図７に示す。下アームＩＧＢＴのＬＩＧＢＴのゲート電圧がしきい値電圧を超えると、下アームＩＧＢＴのＬＩＧＢＴに電流が流れ始める。同時に下アームＩＧＢＴのＬＩＧＢＴのコレクタ，エミッタ間電圧が低下する。上アームのダイオードＨＤＩＯＤＥのリカバリ電流により、下アームＩＧＢＴのＬＩＧＢＴに流れる電流は最大値をもつ。
【００１２】
この最大値から定常電流への時間変化ｄＩ１／ｄｔと配線Ｌ１のインダクタンスとで電圧ΔＶ１が発生する。また上アームのダイオードＨＤＩＯＤＥのリカバリ電流減少ｄＩ２／ｄｔと配線Ｌ２のインダクタンスとで電圧ΔＶ２が発生する。この電圧の和ΔＶ１＋ΔＶ２が、上アームアースと下アームアームとの間に発生する。この電圧は下アームアースに対して上アームアースが負電位となる。この発生電圧ΔＶ１＋ΔＶ２が上アーム電源電圧ＨＶｃｃより大きいと、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴのＭＯＳｓｅｔと、オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴのＭＯＳｒｅｓｅｔの寄生ダイオードを通して図６に示すように、ツエナーダイオードを通じて過電流が流れる。この過電流は図７に示すように、ピークで１００Ａも流れており、大きな回路損失を発生するので、本回路をＩＣに集積した場合は素子がオン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴのＭＯＳｓｅｔやオフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴであるＭＯＳｒｅｓｅｔが、過電流に耐えられない。
【００１３】
本発明の目的は、低い損失で誤動作しないインバータ装置、さらに詳しくは特に低圧側回路から高圧側回路に制御信号を伝達する昇圧レベルシフト回路を備えたインバータ装置および、高圧側回路から低圧側回路に制御信号を伝達する降圧レベルシフト回路を備えた低い損失で誤動作しないインバータ装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明のインバータ装置は、主端子間に直列接続された複数の半導体電力スイッチング素子備えた少なくとも１つのアームに、電圧レベルが異なる制御信号を前記半導体スイッチング素子に伝達するレベルシフト回路とを備え、前記レベルシフト回路が高耐圧ＭＯＳＦＥＴと、該高耐圧ＭＯＳＦＥＴにダイオードを介して一端を接続した抵抗とを持つので、このダイオードによって、レベルシフト回路の高耐圧ＭＯＳＦＥＴの寄生ダイオードを通して流れる過電流を阻止する。
【００１５】
【発明の実施の形態】
以下本発明の実施例を、図面を用いて詳しく説明する。
【００１６】
（実施例１）
図１に本実施例のインバータ装置の１アーム分を示す。図１に示すように、主電源１の高圧端子と、上アームＩＧＢＴ４のコレクタとが配線８で接続し、上アームＩＧＢＴ４のエミッタと出力端子１２とが配線９で接続している。下アームＩＧＢＴ３のコレクタと出力端子１２とが、配線１０で接続し、主電源１の接地端子と下アームＩＧＢＴ３のエミッタとが配線１１で接続している。
【００１７】
上アームＩＧＢＴ４のコレクタとエミッタとの間には、ダイオード６が逆並列に接続し、下アームＩＧＢＴ３にも、ダイオード５が逆並列に接続している。主電源１の高圧端子と出力端子１２との間には負荷インダクタンス７を接続している。上アームＩＧＢＴ４のゲート端子にはｎ−ＭＯＳＦＥＴ２８とｐ−ＭＯＳＦＥＴ２９とで構成される駆動回路が接続している。
【００１８】
オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１のソースは、下アームアース１３に接続し、ゲートは、論理回路１５に接続している。ドレインにはダイオード３１のカソードが接続し、ダイオード３１のアノードには抵抗２４の一端が接続している。抵抗２４の他端は、上アーム駆動用電源２の高圧側に接続している。抵抗２４の両端には過電圧を防止するためにツエナーダイオード２５が接続している。
【００１９】
オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０のソースは、下アームアース１３に接続し、ゲートが論理回路１５に接続している。オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０のドレインにはダイオード３０のカソードが接続し、ダイオード３０のアノードには抵抗２２の一端が接続している。抵抗２２の他端は上アーム駆動用電源２の高圧側に接続している。抵抗２２の両端には過電圧を防止用ツエナーダイオード２３が接続している。
【００２０】
抵抗２４の一端はフリップフロップ２６のセット側に接続し、抵抗２２の一端はフリップフロップ２６のリセット側に接続している。フリップフリップ２６の出力にはＮＯＴ回路２７が接続され、ＮＯＴ回路２７はｎ−ＭＯＳＦＥＴ２８およびｐ−ＭＯＳＦＥＴ２９のそれぞれのゲートに接続している。ｎ−ＭＯＳＦＥＴ２８のソースは上アームアース１４に接続し、ｎ−ＭＯＳＦＥＴ２８のドレインは上アームＩＧＢＴ４のゲートに接続している。ｐ−ＭＯＳＦＥＴ２９のソースは上アーム駆動用電源２の高電位側に接続し、ｐ−ＭＯＳＦＥＴ２９のドレインは上アームＩＧＢＴ４のゲートに接続している。
【００２１】
本実施例のインバータ装置の動作を図１を用いて説明する。論理回路１５はマイコン等が出力した上アーム駆動信号の立ち上がりを受けて、パルス状のオン信号を発生し、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１に伝え、駆動信号の立ち下がりでパルス状のオフ信号を発生し、オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０のゲートに伝える。
【００２２】
まず、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１が導通すると抵抗２４端子両端に電圧が発生し、フリップフロップ２６の出力が“Ｈ”になる。この“Ｈ”出力はＮＯＴ回路２７で反転され“Ｌ”となり、ｐ−ＭＯＳＦＥＴ２９が導通する。ｐ−ＭＯＳＦＥＴ２９が導通すると、主電源１の高圧側から電流が上アームＩＧＢＴ４に供給され上アームＩＧＢＴ４が導通する。
【００２３】
次に、論理回路１５は信号の立ち下がりを受けて、オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０のゲートにパルス状の信号を伝える。この信号を受けて、オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０が導通すると抵抗２２端子両端に電圧が発生し、フリップフロップ２６の出力が“Ｌ”になる。この“Ｌ”出力はＮＯＴ回路２７で反転され“Ｈ”となり、ｎ−ＭＯＳＦＥＴ２８が導通し、上アームＩＧＢＴ４のゲートから電荷が引き抜かれて上アームＩＧＢＴ４がオフになる。このように論理回路１５で、立ち上がりパルスと立下りパルスとに分解された駆動信号はフリップフロップ２６によってマイコンが出した駆動信号と同じパルス幅に復元される。
【００２４】
図１を用いて下アームＩＧＢＴ３がオンからオフし再度導通する動作を説明する。下アームＩＧＢＴ３が導通した状態では、主電源１の高圧側から負荷インダクタンス７，出力端子１２，配線１０，下アームＩＧＢＴ３，配線１１を通って、主電源１のアース側に電流が流れる。下アームＩＧＢＴ３がオフになると配線９，上アームのダイオード６，配線８を通り負荷インダクタンス７に電流が回生する。
【００２５】
再び下アームＩＧＢＴ３が導通すると、主電源１の高圧側から負荷インダクタンス７，出力端子１２，配線１０，下アームＩＧＢＴ３，配線１１を通り主電源１のアース側に流れる電流に加えて、上アームのダイオード６に蓄積していた電荷により短時間ではあるが、主電源１の高圧側から配線８，上アームのダイオード６，配線９，配線１０，下アームＩＧＢＴ３，配線１１を通り主電源１のアース側にリカバリ電流が流れる。
【００２６】
上アームのダイオード６のリカバリ電流により下アームＩＧＢＴ３に流れる電流は最大値をもつ。この最大値から定常電流への時間変化ｄＩ１／ｄｔと配線１０のインダクタンスとで電圧ΔＶ１が発生する。また上アームのダイオードのリカバリ電流減少ｄＩ２／ｄｔと配線９のインダクタンスとで電圧ΔＶ２も発生する。この電圧の和ΔＶ１＋ΔＶ２が上アームアースと下アームアーム間に発生する。この電圧は下アームアースに対して上アームアースが負電位となる。この発生電圧ΔＶ１＋ΔＶ２が上アーム電源電圧２より大きいと、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１や、オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０の寄生ダイオードを通じて電流が下アームアース１３から上アームアース１４に流れようとするが、ダイオード３０と３１により電流の流れが遮られる。
【００２７】
このように本実施例では、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１やオフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０の寄生ダイオードを通じて流れる電流を抑制するために、回路での損失の発生を低減できる。また本実施例では、上アームリカバリ時に抵抗２２，２４の両端に電流が流れないため、フリップフロップ２６のセット，リセットと同時にオン信号が入らないため、回路の誤動作がない。
【００２８】
なお、ダイオード３０，３１はオン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１，オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０が導通したときは電流を流すため電荷が蓄積している。この時上アームＩＧＢＴ８のリカバリ電流により上アームアースが、下アームアースより上アーム電源電圧２より低くなればリカバリ電流が流れ、損失が発生するので、ダイオード３０，３１はリカバリ電流が小さいものが好ましく、最も好ましいのはショットキダイオードである。
【００２９】
ここで、ショットキ接合の障壁が小さいほど、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１，オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０がオンしたときに流れる電流の損失が小さい。一般的にシリコン半導体プロセスで使われているアルミニウムとｎ型シリコンとのショットキ障壁は０.７Ｖ であるが、チタンとｎ型シリコンでは０.５Ｖ とさらに低い。しかし、チタンは加工性が悪く、ＬＳＩのような微細プロセスには不適当な金属であるので、インバータ装置の損失を小さくするためには、ショットキダイオードを、障壁の小さな材料、例えばチタンを用いた個別部品とすることが一層望ましい。
【００３０】
図２は本実施例のインバータ装置の実装図である。図２は、図１に示す点線で囲った部分を同一のパッケージに集積化した例である。図２では、抵抗２２，２４，ツエナーダイオード２３，２５，フリップフロップ２６，ＮＯＴ回路２７，ｎ−ＭＯＳＦＥＴ２８，ｐ−ＭＯＳＦＥＴ２９が同一半導体チップ４０に集積化され、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１，オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０は個別の半導体部品チップであり、ダイオード３０，３１も同様に個別の半導体部品チップである。論理回路１５は、半導体チップ４１に集積化されている。絶縁基板４９上にこれらの半導体チップ４０，４１，高耐圧ｎ−ＭＯＳＦＥＴ２０，２１，ダイオード３０，３１が配置されている。
【００３１】
半導体チップ４０は、ワイヤボンデイング５０で上アーム電源高圧側端子５５と接続し、ワイヤボンデイング５１によって上アームアース端子５６に接続している。さらに、半導体チップ４０はワイヤボンデイング５２によって上アームＩＧＢＴ４のゲートへの接続端子５７と接続している。
【００３２】
半導体チップ４１は、ワイヤボンデイング５８で下アーム電源高圧側端子６１に接続し、ワイヤボンデイング５９で下アームアース端子６２に接続している。さらに、半導体チップ４１はワイヤボンデイング６０で下アームＩＧＢＴ３のゲートへの接続端子６３と接続している。
【００３３】
オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０のゲートはワイヤボンデイング６４で半導体チップ４１に接続し、ソースは、ワイヤボンデイング６５で半導体チップ４１に接続している。さらに、オフ信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２０のドレインは電極６８でダイオード３０のカソードと接続し、ダイオード３０のアノードは電極７０とワイヤボンデイング５４で半導体チップ４０に接続している。
【００３４】
オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１のゲートはワイヤボンデイング６６で半導体チップ４１に接続し、ソースは、ワイヤボンデイング６７で半導体チップ４１に接続している。さらに、オン信号伝達用の高耐圧ｎ−ＭＯＳＦＥＴ２１のドレインは電極６９でダイオード３１のカソードに接続し、ダイオード３１のアノードは電極７１とワイヤボンデイング５３とで半導体チップ４０に接続している。このように、本実施例では、絶縁基板上に個別部品のショットキダイオードとＭＯＳＦＥＴとを配置，配線し、同一パッケージに集積化できる。
【００３５】
（実施例２）
図３に本実施例を示す。本実施例は、実施例１に加えて、過電流，過温度，上アーム側電源電圧低下，主電源過電圧などの異常が起こった場合に異常を論理回路１５に伝えるレベルダウン回路を備えた点が異なる。実施例１のレベルシフト回路，ｎ−ＭＯＳＦＥＴ，ｐ−ＭＯＳＦＥＴは、図３では上アーム駆動回路３２としてまとめて示す。
【００３６】
本実施例では、高耐圧ｐ−ＭＯＳＦＥＴ３４のソースが上アーム駆動用電源２の高電位側と接続している。高耐圧ｐ−ＭＯＳＦＥＴ３４のドレインにはダイオード３５のアノードが接続し、ゲートには過電流，過温度，上アーム側電源電圧低下，主電源過電圧などの異常を検出する異常検出回路３３が接続している。ダイオード３５のカソードには抵抗３６の一端が接続し、抵抗３６の他端は下アームアース１３に接続し、抵抗３６の両端にはツエナーダイオード３７が接続している。抵抗３６の電位は論理回路１５に入力される。
【００３７】
本実施例は以下のように動作する。過電流，過熱，上アーム側電源電圧低下，主電源過電圧などの異常が発生すると、異常検出回路３３から高耐圧ｐ−ＭＯＳＦＥＴ３４のゲートにオン信号が入力され、高耐圧ｐ−ＭＯＳＦＥＴ３４が導通し電流が流れる。このとき、抵抗３６両端に電圧が発生し、異常信号が論理回路１５に伝わり、論理回路１５が上アームＩＧＢＴ４，下アームＩＧＢＴ３の保護動作をする。
【００３８】
本実施例でも実施例１と同様に、上アームのダイオード６のリカバリ時に発生する電圧により上アームアースが、下アームアースよりさらに上アーム駆動用電源電圧以下に低下しても、高耐圧ｐ−ＭＯＳＦＥＴ３４の寄生ダイオードを通じて電流が流れないので、損失を抑えることができ、さらに、誤動作も防止できる。
【００３９】
（実施例３）
図４は本発明の実施例１のインバータ装置を用いた、３相モータの駆動回路の実施例である。駆動回路４０Ｕ，４０Ｖ，４０Ｗの点線で囲まれた部分は同一のパッケージに組み込まれている。下アーム駆動電源はＵ，Ｖ，Ｗ相に共通である。上アーム駆動電源２Ｕ，２Ｖ，２Ｗは上アームアース１４Ｕ，１４Ｖ，１４Ｗの電位が不定のためＵ，Ｖ，Ｗ相独立である。主電源１の電圧はＵ，Ｖ，Ｗ相に共通である。マイコン１００からの指令により論理回路１５Ｕ，１５Ｖ，１５ＷがＵ，Ｖ，Ｗ各相の電力半導体スイッチング素子をオン，オフし、それによりモータ２００が回転する。本実施例によれば、低い損失でかつ上下アームのＩＧＢＴが同時に導通するような誤動作が生じないモータ駆動装置を実現できる。
【００４０】
なお、本実施例では、実施例２に示したインバータ装置を用いても良く、また、レベルシフト回路で駆動されるスイッチング素子はＩＧＢＴに限らず、パワーＭＯＳＦＥＴのような絶縁ゲート型電力半導体素子や、バイポーラトランジスタでもＧＴＯ（Gate Turn-off Thyristor）でもよい。
【００４１】
【発明の効果】
本発明のインバータ装置では、レベルシフト回路の高耐圧ｎ−ＭＯＳＦＥＴの寄生ダイオードを通じて過電流が流れることを防止できるため、インバータ装置の低損失化と誤動作防止が実現できる。
【図面の簡単な説明】
【図１】実施例１のインバータ装置の説明図である。
【図２】実施例１のインバータ装置の実装の説明図である。
【図３】実施例２のインバータ装置の説明図である。
【図４】実施例３の３相モータ駆動回路の説明図である。
【図５】従来技術のインバータ装置の説明図である。
【図６】従来技術のインバータ装置の動作の説明図である。
【図７】従来技術のインバータ装置の動作波形の説明図である。
【符号の説明】
１…主電源、２…上アーム駆動用電源、３…下アームＩＧＢＴ、４…上アームＩＧＢＴ、５，６，３０，３１，３５…ダイオード、７…負荷インダクタンス、８，９，１０，１１…配線、１２…出力端子、１３…下アームアース、１４…上アームアース、１５…論理回路、２０，２１…高耐圧ｎ−ＭＯＳＦＥＴ、２２，２４，３６…抵抗、２３，２５，３７…ツエナーダイオード、２６…フリップフロップ、２７…ＮＯＴ回路、２８…ｎ−ＭＯＳＦＥＴ、２９…ｐ−ＭＯＳＦＥＴ、３２…上アーム駆動回路、３３…異常検出回路、３４…高耐圧ｐ−ＭＯＳＦＥＴ、４０，４１…半導体チップ、４９…絶縁基板、５０，５１，５２，５３，５４，５８，５９，６０，６４，６５，６６，６７…ワイヤボンデイング、５５…上アーム電源高圧側端子、５６…上アームアース端子、５７，６３…接続端子、６１…下アーム電源高圧側端子、６２…下アームアース端子、６８，６９，７０，７１…電極、１００…マイコン、２００…モータ。
【図１】
0003724481.tif 000002
【図２】
0003724481.tif 000003
【図３】
0003724481.tif 000004
【図４】
0003724481.tif 000005
【図５】
0003724481.tif 000006
【図６】
0003724481.tif 000007
【図７】
0003724481.tif 000008