(57)【特許請求の範囲】
【請求項１】
３相系統に接続されて有効及び無効電流指令により電流制御される系統連系インバータの単独運転検出装置において、系統電圧の内部基準位相を求める手段と、該系統電圧の内部基準位相と前記３相系統電圧より無効分電圧を求める手段と、該無効分電圧を比例定数Ｋにより増幅して単独運転検出用無効電流指令とする手段と、該単独運転検出用無効電流指令と電流位相を決定する位相用無効電流指令を加算して無効電流指令とする手段と、前記系統電圧の内部基準位相より内部インバータ周波数を求める手段と、該内部インバータ周波数とリミット値を比較して解列指令を出力する手段とを具備した事を特徴とする系統連系インバータの単独運転検出装置。
【請求項２】
前記無効分電圧を増幅して求める前記単独運転検出用無効電流指令により、系統連系インバータは進み又は遅れの無効電流をベクトル的に加算して発生し、系統停電時は、この無効電流により内部インバータ周波数を正帰還的に発散させて単独運転を検出する請求項１記載の系統連系インバータの単独運転検出制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力を系統に出力する系統連系インバータにおいて、系統が事故または系統開閉器開放により停電したときに、単独運転状態に移行する系統連系インバータを速やかに解列する、系統連系インバータの単独運転検出装置に関するものである。
【０００２】
【従来の技術】
図３は、従来の系統連系インバータの単独運転検出装置を説明した制御ブロック図であり、以下にその手段について詳述する。
図３において、１はPLL回路、１１は位相比較回路である。
PLL回路１は系統電圧Vuを入力して、系統電圧Vuの内部基準位相θを検出して位相比較回路１１に出力する。位相比較回路１１は、系統電圧Vuの内部基準位相θと、実際の系統電圧Vuを入力して、実際の系統電圧Vuが零クロスする時の、系統電圧Vuの内部基準位相θを、リミット値と比較し、系統電圧Vuの内部基準位相θの絶対値がリミット値より大きい時、系統連系インバータの単独運転状態と判断して、解列指令Sを出力する。
【０００３】
【発明が解決しようとする課題】
今、電力網を構成する系統があり、その系統に接続される系統開閉器の反系統側に、負荷及び系統連系インバータが並列に接続されている状態を想定する。
図３のような制御装置において、実際の系統電圧Vuが零クロスする時の、系統電圧Vuの内部基準位相θをリミット値と比較して、系統連系インバータの解列指令Sを出力する方法では、系統連系インバータが出力する電力と、系統に接続される負荷がバランスしている場合、すなわち、系統側から負荷に電力が供給されていない場合には、系統が停電して、系統開閉器が開いても、負荷への電力は系統連系インバータより供給され続けるので、系統連系インバータは系統開閉器開放状態であるという信号を他所から受け取らない限り、系統停電を検出できないという問題があった。
本発明は、上述した点に鑑みて創案されたもので、その目的とするところは、特に、系統連系インバータの出力と負荷がバランスしている場合に、系統が停電しても、系統連系インバータの単独運転を速やかに検出する、系統連系インバータの単独運転検出装置を提供することにある。
【０００４】
【課題を解決するための手段】
電流制御される系統連系インバータが系統に連系されている場合は、系統連系インバータは系統周波数に一致して運転されるが、系統連系インバータのPLL回路で用いられるCPUにはビット誤差が存在し、そのCPUのビット誤差により、例えば、PLL回路出力である系統電圧Vuの内部基準位相θより求まる内部インバータ周波数は、微小に変動している。
又、系統全体に接続される諸負荷の変動により、微小な系統周波数変動が存在する。
上記の結果、本発明では、PLL回路より求める内部インバータ周波数と、系統周波数とは微小な誤差が存在するという事を利用したもので、この微小な誤差を、停電時には発散させるように系統連系インバータを制御するものである。
【０００５】
そのため、ＰＬＬ回路より求まる系統電圧Ｖｕの内部基準位相θと、３相系統電圧Ｖｕ、Ｖｖ、Ｖｗより無効分電圧を求め、この無効分電圧を比例定数Ｋにより増幅したものを無効電流指令値に加算して系統連系インバータを電流制御し、この時の系統電圧Ｖｕの内部基準位相θより求まる内部インバータ周波数とリミット値を比較して単独運転検出を行うというものである。
【０００６】
本発明は上記原理に基づき、前述の課題を解決するものであり、その目的を達成するための手段は、１）、請求項１において、３相系統に接続されて有効及び無効電流指令により電流制御される系統連系インバータの単独運転検出装置において、系統電圧の内部基準位相θを求める手段と、該系統電圧の内部基準位相θと前記３相系統電圧より無効分電圧を求める手段と、該無効分電圧を比例定数Ｋにより増幅して単独運転検出用無効電流指令とし位相用無効電流指令に加算して無効電流指令とする手段と、前記系統電圧の内部基準位相θより内部インバータ周波数を求める手段と、該内部インバータ周波数とリミット値を比較して解列指令を出力する手段とにより構成するものである。
【０００７】
２）、請求項２において、
前記無効分電圧を増幅して求める前記単独運転検出用無効電流指令により、系統連系インバータは進み又は遅れの無効電流を発生し、系統停電時は、この無効電流により内部インバータ周波数を正帰還的に発散させて単独運転を検出する系統連系インバータの単独運転検出装置の制御方法である。
以下、本発明の一実施例を図面に基づいて詳述する。
【０００８】
【発明の実施の形態】
図1は、本発明の請求項１記載の系統連系インバータの単独運転検出装置を示す制御ブロック図である。
同図において、２は無効分電圧演算回路、３は単独運転検出用無効電流指令発生回路、４は加算回路、５は電流制御回路、６は内部インバータ周波数演算回路、７は周波数比較回路であり、図３と同一番号は同一構成部品を表す。
以下、図1について、請求項２も併せて説明する。
PLL回路１は系統のある相電圧Vuを入力して、系統電圧Vuの内部基準位相θを検出し、無効分電圧演算回路２、電流制御回路５、及び内部インバータ周波数演算回路６に出力する。この系統電圧Vuの内部基準位相θは、系統電圧により決まるが、系統が停電した時は、系統連系インバータの出力電圧により決まる。無効分電圧演算回路２は、系統電圧Vuの内部基準位相θと3相系統電圧Vu,Vv,Vwを入力して、次ぎに示す（１）式により無効分電圧Vqを演算して、単独運転検出用無効電流指令発生回路３に出力する。
【０００９】
【数１】
0003724793.tif 000002
【００１０】
（１）式において求められる上記無効分電圧Vqは、直流値であり、3相系統電圧Vu,Vv,Vwがバランスしている限り零となるが、前記CPUのビット誤差のため、及び系統全体に接続される諸負荷の変動により微小な系統周波数変動が存在するために、零を境として微小に変動した値となる。
【００１１】
単独運転検出用無効電流指令発生回路３は、無効分電圧Vqを入力して、例えば比例定数Kとの積である単独運転検出用無効電流指令Iｔｑ＊を加算回路４に出力する。加算回路４は、前記単独運転検出用無効電流指令Iｔｑ＊と、電流位相指令等で別に生成される位相用無効電流指令Iｓｑ＊を加算して、無効電流指令Iｑ＊として電流制御回路５へ出力する。電流制御回路５では、前記系統電圧Vuの内部基準位相θ、前記無効電流指令Iｑ＊、及び出力電力制御のために別に生成される有効電流指令Iｄ＊を入力して、系統連系インバータを電流制御するためのゲート信号Gが出力される。
【００１２】
内部インバータ周波数演算回路６は、系統電圧Vuの内部基準位相θを微分して、内部インバータ周波数Fを周波数比較回路７に出力する。周波数比較回路７は内部インバータ周波数Fを入力して、予め設けるリミット値と比較して、内部インバータ周波数Fが上限又は下限のリミット値より超えると、系統連系インバータが単独運転状態であると判断して、系統連系インバータの系統よりの解列を指示する解列指令Sを出力する。
【００１３】
系統が停電した時に、解列指令Sがどのように出力されるかを、図２の単独運転検出装置の動作を説明したタイムチャートを参照しながら、以下に説明する。
先ず、図２の各波形の内容を以下に示す。
波形系統状態で、系統が停電していない状態及び停電状態を、ON及びOFFで表し、時間ｔ１において系統が停電したことを示す。
波形インバータ出力電圧では、系統連系インバータの出力電圧を示し、時間ｔ１以前では系統連系インバータの出力電圧周波数は系統周波数と同じであるが、時間ｔ１以降に、系統連系インバータの出力電圧周波数が上昇している状態を示し、時間ｔ２において系統連系インバータが停止したことを示す。
波形Vqでは、無効電圧演算回路２の出力である無効分電圧Vqを示し、時間ｔ１以降に、ほぼ零であった無効分電圧Vqが上昇し、時間ｔ２の系統連系インバータ停止により、無効分電圧Vqが零になったことを示す。
波形Fでは、内部インバータ周波数演算回路６の出力である内部インバータ周波数Fを示し、時間ｔ１以降に、内部インバータ周波数Fが、系統周波数F０よりも上昇していることを示し、時間ｔ２の系統連系インバータ停止により、内部インバータ周波数Fが零になったことを示す。
波形Sでは、周波数比較回路７の出力を示し、時間ｔ２において、解列指令Sが出力されたことを示す。
【００１４】
図２において、時間ｔ１に系統の停電が発生したとする。
時間ｔ１までは、波形インバータ出力電圧の基本波周波数、及び波形Fは、系統周波数F０と同じであり、無効分電圧Vqを示す波形Vqは、ほぼ零である。
このとき、無効分電圧Vqが、微小であるが正の値であるとすると、単独運転検出用無効電流指令Iｔｑ＊は正であり、この単独運転検出分無効電流指令Iｔｑ＊により、系統連系インバータは、正の無効電流、すなわち出力電圧よりも電流が進む進相電流を、有効電流Iｄや位相用無効電流Iｓｑにベクトル的に微小に加算して出力している。
【００１５】
この微小な進相電流が出力されても、系統が停電していない時は、系統連系インバータが電流制御回路５に入力される系統電圧Vuの内部基準位相θにより制御されるために、系統連系インバータ出力電圧の基本波周波数、及び系統電圧Vuの内部基準位相θより求まる内部インバータ周波数Fは、ほぼ系統周波数F０に固定され、解列指令Sが出力されることはない。
【００１６】
しかし、時間ｔ１において、系統が停電すると、系統連系インバータ出力電圧の基本波周波数を固定するものが無いために、微小な正の値であると仮定した無効分電圧Vqの作用により、図２の波形インバータ出力電圧に示すように、系統連系インバータ出力電圧の基本波周波数は等価的に上昇し、この結果、無効分電圧Vqを示す波形Vqの値は、さらに正の方向に上昇し、系統電圧Vuの内部基準位相θより求まる内部インバータ周波数Fを示す波形Fは、系統周波数F０よりも上昇する。
このようにして、無効分電圧Vqの値が正帰還的に上昇し、系統電圧Vuの内部基準位相θより求まる内部インバータ周波数Fも上昇して、内部インバータ周波数Fが上限のリミット値を超えて、時間ｔ２において、系統連系インバータの解列指令Sが周波数比較回路７より出力される。
【００１７】
又、無効分電圧Vqが負の時は、系統連系インバータが出力する無効電流は遅相電流となり、系統が停電すると、内部インバータ周波数Fは正帰還的に下降して、下限リミット値よりも減少するために系統連系インバータの解列指令Sが、周波数比較回路７より出力される。
【００１８】
上記は、正帰還的に発散する内部インバータ周波数Fにより、系統連系インバータが単独運転状態か否かを判断したが、無効分電圧Vqにフイルターをかけた値がリミット値を超えたか否かで判断することも可能である。
【００１９】
【発明の効果】
以上説明したように本発明によれば、本発明の単独運転検出は、PLL回路より求まる系統電圧Vuの内部基準位相θと、3相系統電圧Vu、Vv、Vwより無効分電圧を求め、この無効分電圧に、例えば比例定数を掛けた単独運転検出用無効電流指令値を、無効電流指令値に加算して系統連系インバータを電流制御し、この時の電圧Vuの内部基準位相θより求まる内部インバータ周波数とリミット値を比較して検出するものである。
このような手段によれば、系統が停電した時に、単独運転検出用無効電流指令値は、系統連系インバータの基本波周波数を正帰還的に上昇、又は下降させるので、系統連系インバータの単独運転を速やかに検出でき、実用上、極めて有用性の高いものである。
【図面の簡単な説明】
【図１】本発明の系統連系インバータの単独運転検出装置を説明した制御ブロック図である。
【図２】単独運転検出装置の動作を説明したタイムチャートである。
【図３】従来の系統連系インバータの単独運転検出装置を説明した制御ブロック図である。
【符号の説明】
１              PLL回路
２              無効分電圧演算回路
３              単独運転検出用無効電流指令発生回路
４              加算回路
５              電流制御回路
６              内部インバータ周波数演算回路
７              周波数比較回路
１１            位相比較回路
【図１】
0003724793.tif 000003
【図２】
0003724793.tif 000004
【図３】
0003724793.tif 000005