(57)【特許請求の範囲】
【請求項１】
半導体基板と、当該基板表面に互いに異なるコンタクトホールを介して接続されるビット線及び電荷蓄積電極と、これらビット線及び電荷蓄積電極の周辺の絶縁膜上に当該電荷蓄積電極の上部電極表面を被覆するよう配設された容量絶縁膜と、前記絶縁膜上にこの容量絶縁膜を被覆するよう配設されたプレート電極とを備えた半導体装置を製造する方法であって、
半導体基板表面を覆う第１の絶縁膜に第１及び第２の開口を同時形成する工程（ａ）と、
前記工程（ａ）の後に、前記第１及び第２の開口が埋め込まれるように前記第１の絶縁膜表面にビット線及び電荷蓄積電極の下部電極形成用の第１の電極金属膜を形成する工程（ｂ）と、
前記工程（ｂ）の後に、前記第１の電極金属膜をパターニングして前記ビット線及び前記電荷蓄積電極の下部電極を同時形成する工程（ｃ）と、
前記工程（ｃ）の後に、前記ビット線，前記電荷蓄積電極の下部電極、及び表面露出している前記第１の絶縁膜を被覆するように、熱軟化性を有さない第２の絶縁膜及び熱軟化性を有する第３の絶縁膜をこの順に形成する工程（ｄ）と、
前記工程（ｄ）の後に、熱処理により前記第３の絶縁膜を平坦化する工程（ｅ）と、
前記工程（ｅ）の後に、前記第２及び第３の絶縁膜にこれらを貫通し，前記電荷蓄積電極の下部電極まで達する第３の開口を形成する工程（ｆ）と、
前記工程（ｆ）の後に、前記第３の開口が埋め込まれるように前記第３の絶縁膜表面に前記電荷蓄積電極の上部電極形成用の第２の電極金属膜を形成する工程（ｇ）と、
前記工程（ｇ）の後に、前記第２の電極金属膜をパターニングして前記電荷蓄積電極の上部電極を形成する工程（ｈ）と、
前記工程（ｈ）の後に、前記第３の絶縁膜表面に、前記電荷蓄積電極の上部電極表面を被覆する容量絶縁膜及びこの容量絶縁膜を被覆するプレート電極を順次形成する工程（ｉ）とを備え、
前記工程（ｃ）において、前記電荷蓄積電極の下部電極と前記ビット線とが同一高さとなるよう前記第１の電極金属膜をパターニングすることを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ｆ）が、前記第２及び第３の絶縁膜に前記電荷蓄積電極の下部電極まで達する第１開口幅を有する開口を形成する第１工程と、前記開口のうちの前記第３の絶縁膜に形成されている部分の側壁をサイドエッチングして、当該部分の開口幅を第２開口幅にする第２工程とからなる請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体装置及びその製造方法に関し、特に配線および電極の形成技術の改良に関するものである
【０００２】
【従来の技術】
近年、半導体装置に関しては、製造コストを削減するために、製造方法の簡素化が試みられている。
【０００３】
以下図面を参照しながら、上記した従来の半導体装置の製造方法の一例について説明する。
図３（ａ）  〜図３（ｉ）  は従来の半導体装置の製造工程を示す工程別断面図である。図において、８０は単結晶シリコン基板、８１はシリコン酸化膜、８２はシリコン基板８０と後述するビット線とのコンタクトホール、８３はＮ型不純物を含む多結晶シリコンとタングステンシリサイドの積層膜（ポリサイド膜）、８４はフォトレジスト、８５はビット線、８６はボロンとリンを含むＣＶＤシリコン酸化膜、８７は熱処理により平坦化したボロンとリンを含むＣＶＤシリコン酸化膜、８８はフォトレジスト、８９はシリコン基板と後述する電荷蓄積電極のコンタクトホール、９０はＮ型不純物を含む多結晶シリコン膜、９１はフォトレジスト、９２は電荷蓄積電極、９３はシリコン窒化膜とシリコン酸化膜の積層膜からなる容量絶縁膜、９４はＮ型不純物を含む多結晶シリコン膜からなるプレート電極、９５はビット線８５端とプレート電極９４端の接近する領域である。
【０００４】
以下図に基づいて製造方法を説明する。
まず図３（ａ）に示すように、単結晶シリコン基板８０上にシリコン酸化膜８１を形成し、続いて、このシリコン酸化膜８１にコンタクトホール８２を写真食刻法により開口する。次に、図３（ｂ）（ｃ）に示すように、Ｎ型不純物を含む多結晶シリコンとタングステンシリサイドの積層膜８３を堆積し、フォトレジスト８４をマスクにして、多結晶シリコンとタングステンシリサイドの積層膜８３をパターニングしてビット線８５を形成した後、ＣＶＤ法により、ボロンとリンを含むシリコン酸化膜８６を堆積する。次に、図３（ｄ）に示すように、熱処理により、ボロンとリンを含むシリコン酸化膜８７を平坦化する。次に図３（ｅ）に示すように、フォトレジスト８８を用いて、写真食刻法により、コンタクトホール８９を形成する。次に図３（ｆ）（ｇ）に示すように、Ｎ型不純物を含む多結晶シリコン膜９０を堆積し、フォトレジスト９１をマスクにして、写真食刻法により多結晶シリコン膜９０をパターニングして、電荷蓄積電極９２を形成する。次に図３（ｈ）に示すように、シリコン窒化膜とシリコン酸化膜の積層膜からなる容量絶縁膜９３を形成し、続いて、Ｎ型不純物を含む多結晶シリコン膜９４を堆積し、写真食刻法により、プレート電極９４を形成する。図３（ｉ）は図３（ｈ）に示す構造を、シリコン基板８０とビット線８５のコンタクトホール８２を通る、ビット線８５に平行な断面で示したものである。なお、シリコン基板８０と電荷蓄積電極９２を接続するコンタクトホール８９は紙面よりも奥に位置するため、破線で示している。なお、本半導体装置の製造工程については例えば、１９８３年ＩＥＥＥ ＩＳＳＣＣ、Digest of Technical Papers第２２８ページ及び２２９ページに詳しく説明されている。
【０００５】
【発明が解決しようとする課題】
従来の半導体装置は以上のようにして製造されており、かかる製造方法においては、熱軟化性を有する，ボロンとリンを含むシリコン酸化膜８６を平坦化するための熱処理を行うためにビット線８５に熱応力が加わることとなるが、ビット線８５はボロンとリンを含むシリコン酸化膜８６（８７）で覆われており、また、ビット線８５は各々異なる熱膨張係数を有する膜を積層して構成されているために反りが生じ、後工程でプレート電極９４を形成した際にビット線８５端とプレート電極９４とがショートし易くなってしまうという課題があった。このビット線８５端とプレート電極９４とのショートを避けるためには、ボロンとリンを含むシリコン酸化膜８６（８７）の膜厚を厚くすることが必要となるが、シリコン基板８０と電荷蓄積電極９２とのコンタクトホール８９のアスペクト比が増大し、前記コンタクトホール８９の開口が難しくなり、また、シリコン基板８０−電荷蓄積電極９２間コンタクトホール８９を、電荷蓄積電極用膜９０で被覆性良く埋め込むことが困難になってしまうという問題点を有していた。
【０００６】
本発明は上記課題に鑑みてなされたものであり、ビット線に反りが生ずることなく，ビット線とプレート電極が確実に絶縁され、しかも、半導体基板と電荷蓄積電極とがをコンタクトホールを介して安定に接続された半導体装置を簡単な工程で製造することができる半導体装置の製造方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明にかかる半導体装置の製造方法は、半導体基板と、基板表面に互いに異なるコンタクトホールを介して接続されるビット線及び電荷蓄積電極と、これらビット線及び電荷蓄積電極の周辺の絶縁膜上に当該電荷蓄積電極の上部電極表面を被覆するよう配設された容量絶縁膜と、前記絶縁膜上にこの容量絶縁膜を被覆するよう配設されたプレート電極とを有してなる半導体装置を製造する方法であって、半導体基板表面を覆う第１の絶縁膜に第１及び第２の開口を同時形成する工程（ａ）と、前記工程（ａ）の後に、前記第１及び第２の開口が埋め込まれるように前記第１の絶縁膜表面にビット線及び電荷蓄積電極の下部電極形成用の第１の電極金属膜を形成する工程（ｂ）と、前記工程（ｂ）の後に、前記第１の電極金属膜をパターニングして前記ビット線及び前記電荷蓄積電極の下部電極を同時形成する工程（ｃ）と、前記工程（ｃ）の後に、前記ビット線、前記電荷蓄積電極の下部電極、及び表面露出している前記第１の絶縁膜を被覆するように、熱軟化性を有さない第２の絶縁膜及び熱軟化性を有する第３の絶縁膜をこの順に形成する工程（ｄ）と、前記工程（ｄ）の後に、熱処理により前記第３の絶縁膜を平坦化する工程（ｅ）と、前記工程（ｅ）の後に、前記第２及び第３の絶縁膜にこれらを貫通し，前記電荷蓄積電極の下部電極まで達する第３の開口を形成する工程（ｆ）と、前記工程（ｆ）の後に、前記第３の開口が埋め込まれるように前記第３の絶縁膜表面に前記電荷蓄積電極の上部電極形成用の第２の電極金属膜を形成する工程（ｇ）と、前記工程（ｇ）の後に、前記第２の電極金属膜をパターニングして前記電荷蓄積電極の上部電極を形成する工程（ｈ）と、前記工程（ｈ）の後に、前記第３の絶縁膜表面に、前記電荷蓄積電極の上部電極表面を被覆する容量絶縁膜及びこの容量絶縁膜を被覆するプレート電極を順次形成する工程（ｉ）とを備え、前記工程（ｃ）において、前記電荷蓄積電極の下部電極と前記ビット線とが同一高さとなるよう前記第１の電極金属膜をパターニングすることを特徴とする。
【０００８】
【発明の実施の形態】
本発明の半導体装置の製造方法においては、半導体基板と、基板表面に互いに異なるコンタクトホールを介して接続されるビット線及び電荷蓄積電極と、これらビット線及び電荷蓄積電極の周辺の絶縁膜上に当該電荷蓄積電極の上部電極表面を被覆するよう配設された容量絶縁膜と、前記絶縁膜上にこの容量絶縁膜を被覆するよう配設されたプレート電極とを有してなる半導体装置を製造する方法であって、半導体基板表面を覆う第１の絶縁膜に第１及び第２の開口を同時形成し、次に、これら第１及び第２の開口が埋め込まれるように前記第１の絶縁膜表面にビット線及び電荷蓄積電極の下部電極形成用の第１の電極金属膜を形成した後、当該第１の電極金属膜をパターニングして前記ビット線及び前記電荷蓄積電極の下部電極を同時形成し、次に、前記ビット線，前記電荷蓄積電極の下部電極，及び表面露出している前記第１の絶縁膜を被覆するように、熱軟化性を有さない第２の絶縁膜及び熱軟化性を有する第３の絶縁膜をこの順に形成した後、熱処理により前記第３の絶縁膜を平坦化し、次に、前記第２及び第３の絶縁膜にこれらを貫通し，前記電荷蓄積電極の下部電極まで達する第３の開口を形成し、続いてこの第３の開口が埋め込まれるように前記第３の絶縁膜表面に前記電荷蓄積電極の上部電極形成用の第２の電極金属膜を形成した後、当該第２の電極金属膜をパターニングして前記電荷蓄積電極の上部電極を形成し、しかる後、前記第３の絶縁膜表面に、前記電荷蓄積電極の上部電極表面を被覆する容量絶縁膜及びこの容量絶縁膜を被覆するプレート電極を順次形成するようにしたから、熱軟化性を有する絶縁膜を厚膜化することなく、ビット線とプレート電極とを十分に離隔して形成することができ、しかも、熱軟化性を有する絶縁膜が厚膜でないことから、当該熱軟化性を有する絶縁膜の熱処置時にビット線に加わる応力が少なくなって，ビット線の曲がりを抑制することができ、その結果、ビット線とプレート電極とのショートが確実に回避される。また、電荷蓄積電極を下部電極と上部電極とに分け、それぞれを個別のコンタクトホール（絶縁膜開口）を用いて個別に形成するので、各コンタクトホールを低アスペクト比を有するものにでき、その結果、電荷蓄積電極がコンタクトホールを介して半導体基板表面に電気的及び機械的に安定に接続したものとなる。
【０００９】
また本発明においては、前記構成の好ましい例として、前記第２及び第３の絶縁膜に前記第３の開口を形成する工程を、前記第２及び第３の絶縁膜に前記電荷蓄積電極の下部電極まで達する第１開口幅を有する開口を形成する第１工程と、前記開口のうちの前記第３の絶縁膜に形成されている部分の側壁をサイドエッチングして，当該部分の開口幅を第２開口幅にする第２工程とからなるものとすることにより、前記電荷蓄積電極の上部電極形成用のコンタクトホール（絶縁膜開口）を、一層の低アスペクト比を有するものにすることができ、その結果、前記上部電極形成用の第２の電極金属膜の前記上部電極形成用のコンタクトホール（絶縁膜開口）内における被覆性が向上し、電荷蓄積電極をより安定に形成することができる。
【００１０】
また本発明においては、前記構成の好ましい例として、前記第１の電極金属膜をパターニングする工程を、前記電荷蓄積電極の下部電極と前記ビット線とが同一高さとなるよう前記第１の電極金属膜をパターニングすることにより、電荷蓄積電極周辺の絶縁膜を小さい厚みに形成でき、前記電荷蓄積電極の上部電極形成用のコンタクトホール（絶縁膜開口）を浅い深さに形成することができる。従って、当該コンタクトホール（絶縁膜開口）を更に一層の低アスペクト比を有するものに形成でき、電荷蓄積電極をより安定に形成することができる。
【００１１】
【実施例】
以下本発明の実施例を図面を参照しながら説明する。
（実施例１）
図１（ａ）  〜図１（ｌ）  は、本発明の実施例１による半導体装置の製造工程を示す工程別断面図であり、図において、図１において、１は単結晶シリコン基板、２はシリコン酸化膜、３はシリコン基板１と後述するビット線のコンタクトホール、４はシリコン基板１と後述する電荷蓄積電極の下部電極を接続するためのコンタクトホール、５はＮ型不純物を含む多結晶シリコンとタングステンシリサイドの積層膜（ポリサイド膜）、６はフォトレジスト、７はビット線、８は電荷蓄積電極の下部電極、９は不純物を含まないＣＶＤシリコン酸化膜、１０はボロンとリンを含むＣＶＤシリコン酸化膜、１１は熱処理により平坦化したボロンとリンを含むＣＶＤシリコン酸化膜、１２はフォトレジスト、１３は後述する電荷蓄積電極の上部電極と電荷蓄積電極の下部電極８を接続するためのコンタクトホール、１４は電荷蓄積電極の下部電極表面、１７はＮ型不純物を含む多結晶シリコン膜、１８はフォトレジスト、１９は電荷蓄積電極の上部電極、２０はシリコン窒化膜とシリコン酸化膜の積層膜からなる容量絶縁膜、２１はＮ型不純物を含む多結晶シリコンからなるプレート電極、２２はビット線７端とプレート電極２１が接近する領域である。
【００１２】
以下図に基づいて製造方法を説明する。
まず図１（ａ）に示すように、単結晶シリコン基板１上にシリコン酸化膜２を形成し、続いて、コンタクトホール３及び４を形成する。
【００１３】
次に、図１（ｂ）（ｃ）に示すように、Ｎ型多結晶シリコンとタングステンシリサイドの積層膜５を堆積し、フォトレジスト６をマスクにして、Ｎ型多結晶シリコンとタングステンシリサイドの積層膜５をパターニングしてビット線７，電荷蓄積電極の下部電極８を形成する。
【００１４】
次に、図１（ｄ）に示すように、ＣＶＤ法により、ビット線７及び電荷蓄積電極の下部電極８の表面を被覆するように、シリコン酸化膜２上に不純物を含まないシリコン酸化膜９を堆積する。
【００１５】
次に、図１（ｅ）に示すように、ＣＶＤ法により、不純物を含まないシリコン酸化膜９上にボロンとリンを含むシリコン酸化膜１０を堆積する。
次に、図１（ｆ）に示すように、熱処理により、ボロンとリンを含むシリコン酸化膜１１を平坦化する。
【００１６】
次に、図１（ｇ）に示すように、フォトレジスト１２をマスクにして不純物を含まないシリコン酸化膜９とボロンとリンを含むシリコン酸化膜１１にエッチングを施し、電荷蓄積電極の下部電極８と電荷蓄積電極の上部電極（１９）を接続するためのコンタクトホール１３を開口し、電荷蓄積電極の下部電極表面１４を露出させる。
【００１７】
次に、図１（ｈ）に示すように、弗酸を含む水溶液をエッチャントとして用いて、ボロンとリンを含むシリコン酸化膜１１を、不純物を含まないシリコン酸化膜９に対して選択的にエッチングする。ここで、ボロンとリンを含むシリコン酸化膜１１はサイドエッチングされ、コンタクトホール１３の当該シリコン酸化膜１１が側壁を成している部分の横幅（開口幅）が広げられる。
【００１８】
次に、図１（ｉ）（ｊ）に示すように、Ｎ型不純物を含む多結晶シリコン膜１７を基板の全面に対して堆積し、フォトレジスト１８をマスクにしてこの多結晶シリコン膜１７をパターニングし、電荷蓄積電極の上部電極１９を形成する。
【００１９】
そして最後に、図１（ｋ）に示すように、シリコン窒化膜とシリコン酸化膜の積層膜からなる容量絶縁膜２０及びＮ型不純物を含む多結晶シリコン膜２１を順次堆積し、多結晶シリコン膜２１を所望のパターンにパターニングしてプレート電極２１を形成する。図１（ｌ）は図１（ｋ）の構造を、シリコン基板１とビット線７のコンタクトホール３を通る、ビット線７に平行な断面で示したものである。なお、シリコン基板１と電荷蓄積電極８，１９とを接続するコンタクトホール４，１３は紙面よりも奥に位置するため、破線で示している。
【００２０】
このような本実施例方法では、ビット線７が熱軟化性を有さない絶縁膜である不純物を含まないシリコン酸化膜９で覆われているため、熱軟化性を有する絶縁膜であるボロンとリンを含むシリコン酸化膜１１を熱処理して，これを平坦化する際に、ビット線７にはシリコン酸化膜１１の変形による応力が殆ど作用せず、ビット線７には殆ど反りが生じない。従って、ビット線７は熱軟化性を有する絶縁膜であるボロンとリンを含むシリコン酸化膜１１を厚膜化することなく、プレート電極２１から確実に離隔されることとなり、ビット線７とプレート電極２１とは確実に絶縁される。また、シリコン基板１−電荷蓄積電極の下部電極８間のコンタクトホール４を開口し、かかる後に、電荷蓄積電極の下部電極８−電荷蓄積電極の上部電極１９間のコンタクトホール１３を開口することにより、シリコン基板（１）−電荷蓄積電極（８，１９）間を接続するので、それぞれのコンタクトホール４、１３を低アスペクト比を有するものに形成でき、その形成も容易に行える。また、電荷蓄積電極の下部電極８−電荷蓄積電極の上部電極１９間のコンタクトホール１３の形成において、熱軟化性を有する絶縁膜であるボロンとリンを含むシリコン酸化膜１１がその側壁となる部分の当該側壁をサイドエッチングするので、コンタクトホール１３の上部のホール径が、下部のホール径よりも大きくなって、コンタクトホール１３の上部がより低アスペクト比となり、電荷蓄積電極用膜である多結晶シリコン膜１７を堆積する際、これがコンタクトホール１３内を被覆性良く埋め込むこととなる。従って、電荷蓄積電極がコンタクトホールを介して半導体基板表面に電気的及び機械的に安定に接続したものとなる。
【００２１】
（実施例２）
図２（ａ）  〜図２（ｌ）  は本発明の実施例２による半導体装置の製造工程を示す工程別断面図であり、図において、図１（ａ）  〜図１（ｌ）  と同一符号は同一または相当する部分を示し、８ａは電荷蓄積電極の下部電極、１９ａは電荷蓄積電極の上部電極、１３ａは電荷蓄積電極の下部電極８ａと電荷蓄積電極の上部電極１９ａを接続するためのコンタクトホールである。本実施例の製造工程は基本的には前記実施例１の製造工程と同じであり、各工程についての説明は省略する。
【００２２】
即ち、本実施例では、電荷蓄積電極の下部電極８ａの形成工程（図２（Ｃ）  ）において、当該下部電極８ａがシリコン酸化膜２と同一高さとなるようＮ型多結晶シリコンとタングステンシリサイドの積層膜５をパターニングする点が前記実施例１と異なり、かかる点に関連して、電荷蓄積電極の下部電極８ａと電荷蓄積電極の上部電極１９ａを接続するためのコンタクトホール１３ａの形成工程（図２（ｇ），（ｈ）  ）において、当該コンタクトホール１３ａが前記実施例１のコンタクトホール１３に比してその深さが深くなるよう形成され、電荷蓄積電極の上部電極１９ａの形成工程（図２（ｉ），（ｊ）  ）において、当該電荷蓄積電極の上部電極１９ａが前記実施例１の上部電極１９に比してその底部が深い位置となるよう形成されるものである。
【００２３】
このような本実施例による半導体装置の製造工程においても、前記実施例と同様の効果を得ることができる。ただし、本実施例では、電荷蓄積電極の上部電極１９ａと電荷蓄積電極の下部電極８ａとを接続するためのコンタクトホール１３ａが、前記実施例１のコンタクトホール１３よりも深くなるよう形成され、前記実施例１のコンタクトホール１３よりも高アスペクト比を有するものとなるので、若干ではあるが、前記実施例１に比して、電荷蓄積電極の上部電極（１９ａ）によるコンタクトホール（１３ａ）の内面の被覆性が劣る。
【００２４】
以上の実施例１，２では、ビット線７及び電荷蓄積電極の下部電極８，８ａを、Ｎ型不純物を含む多結晶シリコンとタングステンシリサイドの積層膜からなるポリサイド膜５を用いて形成したが、本発明では、これらビット線７及び電荷蓄積電極の下部電極８，８ａを、Ｎ型不純物を含む多結晶シリコンと，モリブデンシリサイド，またはチタンシリサイド，または白金シリサイドとの積層膜からなるポリサイド膜を用いて形成しても同様の効果を得ることができる。また、電荷蓄積電極の上部電極１９，１９ａを、Ｎ型不純物を含む多結晶シリコンからなる膜を用いて形成したが、本発明ではこの電荷蓄積電極の上部電極１９，１９ａを、タングステンシリサイド，またはチタンシリサイド，またはモリブデンシリサイド，またはタングステンまたはＮ型不純物を含む多結晶シリコンと、白金と、タンタルの積層膜からなる膜を用いて形成しても同様の効果を得ることができる。また、容量絶縁膜２０を、シリコン窒化膜とシリコン酸化膜の積層膜を用いて形成したが、本発明では、この容量絶縁膜２０を、タンタル酸化膜，またはタンタル酸化膜とシリコン酸化膜の積層膜、またはチタン酸ストロンチウム、またはバリウムを添加したチタン酸ストロンチウム、または鉛とジルコニウムとチタンを含む酸化物（ＰＺＴ）、または鉛とランタンとジルコニウムとチタンを含む酸化物（ＰＬＺＴ）からなる膜を用いて形成しても同様の効果を得ることができる。また、プレート電極２１はＮ型不純物を含む多結晶シリコンを用いて形成したが、本発明では、窒化チタン、またはタングステン、またはタングステンシリサイド、またはモリブデン、またはモリブデンシリサイドを用いて形成しても同様の効果を得ることができる。
【００２５】
【発明の効果】
以上のように本発明は、ビット線を、熱軟化性を有さない絶縁膜で覆うことにより、ビット線の反りを抑え、熱軟化性を有する絶縁膜を厚膜化することなく、プレート電極との確実な絶縁が可能となる。また、予め、半導体基板−電荷蓄積電極の下部電極間のコンタクトホールを開口し、かかる後に、電荷蓄積電極の下部電極−電荷蓄積電極の上部電極間のコンタクトホールを開口することにより、また、熱軟化性を有する絶縁膜を厚膜化させる必要がないことにより、低アスペクト比の半導体基板−電荷蓄積電極間コンタクトホールの形成が可能となる。さらに、第１の電極金属膜をパターニングする工程を、電荷蓄積電極の下部電極とビット線とが同一高さとなるよう第１の電極金属膜をパターニングすることにより、電荷蓄積電極周辺の絶縁膜を小さい厚みに形成でき、電荷蓄積電極の上部電極形成用のコンタクトホール（絶縁膜開口）を浅い深さに形成することができる。従って、当該コンタクトホール（絶縁膜開口）を更に一層の低アスペクト比を有するものに形成でき、電荷蓄積電極をより安定に形成することができる。
【図面の簡単な説明】
【図１】図１（ａ）  〜図１（ｌ）  は本発明の実施例１による半導体装置の製造工程を示す工程別断面図である。
【図２】図２（ａ）  〜図２（ｌ）  は本発明の実施例２による半導体装置の製造工程を示す工程別断面図である。
【図３】図３（ａ）  〜図３（ｉ）  は従来の半導体装置の製造工程を示す工程別断面図である。
【符号の説明】
１    単結晶シリコン基板
２    シリコン酸化膜
３    シリコン基板とビット線のコンタクトホール
４    シリコン基板と電荷蓄積電極の下部電極を接続するコンタクトホール５    Ｎ型不純物を含む多結晶シリコンとタングステンシリサイドの積層膜（ポリサイド膜）
６    フォトレジスト
７    ビット線
８    電荷蓄積電極の下部電極
９    不純物を含まないＣＶＤシリコン酸化膜
１０    ボロンとリンを含むＣＶＤシリコン酸化膜
１１    ボロンとリンを含む平坦化したＣＶＤシリコン酸化膜
１２    フォトレジスト
１３    電荷蓄積電極の下部電極と電荷蓄積電極の上部電極を接続するコンタクトホール
１４    電荷蓄積電極の下部電極表面
１７    Ｎ型不純物を含む多結晶シリコン膜
１８    フォトレジスト
１９    電荷蓄積電極の上部電極
２０    シリコン窒化膜とシリコン酸化膜の積層膜からなる容量絶縁膜
２１    Ｎ型不純物を含む多結晶シリコン膜からなるプレート電極
２２    ビット線端とプレート電極が接近する領域
８０    単結晶シリコン基板
８１    シリコン酸化膜
８２    シリコン基板とビット線のコンタクトホール
８３    Ｎ型不純物を含む多結晶シリコンとタングステンシリサイドの積層膜（ポリサイド膜）
８４    フォトレジスト
８５    ビット線
８６    ボロンとリンを含むＣＶＤシリコン酸化膜
８７    ボロンとリンを含む平坦化したＣＶＤシリコン酸化膜
８８    フォトレジスト
８９    シリコン基板と電荷蓄積電極のコンタクトホール
９０    Ｎ型不純物を含む多結晶シリコン膜
９１    フォトレジスト
９２    電荷蓄積電極
９３    シリコン窒化膜シリコン酸化膜の積層膜からなる容量絶縁膜
９４    Ｎ型不純物を含む多結晶シリコン膜からなるプレート電極
９５    ビット線端とプレート電極が接近する領域
【図１】
0003630334.tif 000002
【図２】
0003630334.tif 000003
【図３】
0003630334.tif 000004