(57)【特許請求の範囲】
【請求項１】
半導体層として炭化珪素層を備える半導体装置の製造方法であって、
前記炭化珪素層に形成されたトレンチの底および前記トレンチの底に近い領域に絶縁膜を形成しないで、前記トレンチの側面に絶縁膜を形成する工程と、
前記絶縁膜を形成する工程の後に、前記トレンチ内の空間に、エピタキシャル成長によって炭化珪素エピタキシャル層を形成する工程とを備え、
前記炭化珪素エピタキシャル層を形成する工程では、
炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用い、１００Ｐａ以下の減圧下で、前記エピタキシャル成長を行い、
前記絶縁膜を形成する工程では、
１００Ｐａ以下の減圧下で酸素活性種を供給することによる酸化および、１００Ｐａ以下の減圧下で酸素活性種およびシラン原料を供給することによる堆積の少なくとも一方によって、前記絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記炭化珪素エピタキシャル層を形成する工程では、
前記絶縁膜が形成されたトレンチを埋込むように、前記炭化珪素エピタキシャル層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁膜を形成する工程と、前記炭化珪素エピタキシャル層を形成する工程とを、真空一貫プロセスで行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜を形成する工程の前に、
前記トレンチの側面および底面に対して、エピタキシャル成長によって他の炭化珪素エピタキシャル層を形成する工程をさらに備え、
前記他の炭化珪素エピタキシャル層を形成する工程では、
炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用い、１００Ｐａ以下の減圧下で、前記エピタキシャル成長を行うことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記他の炭化珪素エピタキシャル層を形成する工程と、前記絶縁膜を形成する工程と、前記炭化珪素エピタキシャル層を形成する工程とを、真空一貫プロセスで行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳細には、炭化珪素（ＳｉＣ）半導体を用いた半導体素子を備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
省エネルギーの観点から、パワーデバイスの特性改善が求められている。そこで、次世代の高耐圧および低損失のスイッチング素子として、炭化珪素（ＳｉＣ）半導体を用いた金属酸化物半導体（Metal Oxide Semiconductor；略称：ＭＯＳ）構造の電界効果トランジスタ（Field Effect Transistor；略称：ＦＥＴ）、ｐｎダイオードおよびショットキ障壁ダイオードが有望視されている。以下、ＭＯＳ構造のＦＥＴを「ＭＯＳＦＥＴ」という。
【０００３】
スイッチング素子の素子抵抗を低減するためには、素子の単位構造をより小さく微細化することが有効である。たとえば、ＭＯＳＦＥＴにおいては、ゲート部を掘り込んだトレンチを有する平面型でない構造（以下「トレンチ構造」という）が提案されている。トレンチ構造のＭＯＳＦＥＴ素子を作製する場合、トレンチをドライエッチングで半導体層に形成した後、トレンチの底面および側面にゲート絶縁膜を介してゲート電極を形成して、ゲート構造を作製する。この構造では、トレンチの側面のゲート絶縁膜に接する部分の半導体層をチャネル層として用いる。
【０００４】
このようにトレンチ構造のＭＯＳＦＥＴ素子では、トレンチの底面および側面にゲート構造が形成されるので、トレンチの底面および側面の品質の制御が重要である。たとえばトレンチがドライエッチングによって形成されるときには、トレンチの底面および側面となる半導体層表面にダメージが生じる。この表面ダメージが生じたトレンチにゲート構造が形成されると、半導体と絶縁膜との良好な界面特性が得られず、良好なスイッチング特性が得られないという問題がある。
【０００５】
またトレンチが形成される半導体層は、ソース−ドレイン間の耐圧を確保するために不純物濃度が高くなっており、トレンチの側面となる半導体層表面も不純物濃度が高くなっている。この表面濃度の高い半導体層表面に直接ゲート構造が形成されると、チャネル層の不純物濃度をソース−ドレイン間の半導体層の不純物濃度と独立して制御することができず、ＭＯＳＦＥＴ素子のオン抵抗および閾値電圧を所望の値に制御することができないという問題が生じる。
【０００６】
従来型のパワーデバイスに用いられている珪素（Ｓｉ）半導体では、犠牲酸化、すなわち熱酸化と形成された酸化膜のエッチング除去とによって表面ダメージを除去するが可能であり、またドーピングされている不純物の外方拡散によって表面濃度を下げることが可能である。これに対し、ＳｉＣ半導体では、熱酸化速度が遅いことから犠牲酸化によって表面ダメージを充分に除去することができず、加えて不純物の拡散速度が極めて小さいので、不純物の外方拡散によって表面濃度を下げることが困難である。またＳｉＣを熱酸化して形成したゲート絶縁膜とＳｉＣ半導体との界面特性は、Ｓｉを熱酸化して形成したゲート絶縁膜とＳｉ半導体との界面特性と比較すると、必ずしも良好ではない。
【０００７】
ＳｉＣ半導体を用いたスイッチング素子において、トレンチを形成するときの表面ダメージの影響を避けるとともに、耐圧確保のために高濃度となっている半導体層表面への直接のゲート構造の形成を避けるための技術が、たとえば特許文献１に開示されている。特許文献１には、トレンチ形成後、トレンチの側面にＳｉＨ4／Ｃ3Ｈ8系化学気相成長法（Chemical Vapor Deposition；略称：ＣＶＤ）によってチャネル層をエピタキシャル成長させた後、熱酸化によってゲート絶縁膜を形成するというゲート構造の作製手順が開示されている。
【０００８】
スイッチング素子に限らず、素子抵抗を低減する方法としては、耐圧を保持するドリフト層を、電圧印加によって生じる電界と垂直な方向に沿って互いに異なる導電型層を交互に配置して形成する方法（たとえば特許文献２参照）、および互いに異なる導電型層を交互に配置するとともに異なる導電型層同士の間に絶縁層を配置して形成する方法（たとえば特許文献３参照）がある。このようなドリフト層の形成方法として、特許文献２および特許文献３には、ドリフト層となる半導体層をエピタキシャル成長した後、半導体層にドライエッチングで複数のトレンチを形成し、形成したトレンチに、エピタキシャル成長させた半導体層とは異なる導電型の半導体層、または絶縁層をＣＶＤによって埋込む方法が開示されている。
【０００９】
ＳｉＣ結晶をエピタキシャル成長させる方法としては、たとえば前述の特許文献１および特許文献２に、シランとプロパンとを原料ガスとするＳｉＨ4／Ｃ3Ｈ8系ＣＶＤが開示されている。このような珪素原子含有物質および炭素原子含有物質を原料ガスとするＣＶＤの条件としては、たとえば特許文献４に、１４００℃以上の温度で行うことが開示されている。また特許文献４には、成長圧力を、１〜１０００Ｔｏｒｒ、Ｐａ換算で約１３３〜１３３０００Ｐａにすることが開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−７４１９１号公報
【特許文献２】特開２００２−２３７５９２号公報
【特許文献３】特開２００３−２９８０５３号公報
【特許文献４】再表０３／０７８７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
前述のように特許文献１には、ＭＯＳＦＥＴのトレンチゲート部分の作製方法として、トレンチ形成後にトレンチ側面へのＳｉＨ4／Ｃ3Ｈ8系ＣＶＤによるチャネル層のエピタキシャル成長と、熱酸化によるゲート絶縁膜形成とを行うことが開示されている。ＣＶＤによるエピタキシャル成長は、たとえば特許文献４に開示されるように、１４００℃以上の温度で、１〜１０００Ｔｏｒｒ、Ｐａ換算で約１３３〜１３３０００Ｐａの成長圧力で行われる。特許文献１に開示される方法では、エピタキシャル成長および熱酸化のプロセスを行うときの圧力が高く、チャネル層およびゲート絶縁膜を制御性良く作製することが困難であるという問題がある。したがって、特許文献１に開示される技術を、トレンチ構造の利点を活かすために素子寸法の微細化、すなわちトレンチ幅の微細化を行う場合に適用することは困難である。
【００１２】
また特許文献２および特許文献３には、互いに異なる導電型層を交互に配置した構成、または互いに異なる導電型層同士の間に絶縁層を配置した構成のドリフト層の作製方法として、ＣＶＤにてトレンチに異なる導電型層または絶縁膜を埋込む方法が開示されている。ＣＶＤは、たとえば特許文献４に開示されるように、１４００℃以上の温度で、１〜１０００Ｔｏｒｒ、Ｐａ換算で約１３３〜１３３０００Ｐａの成長圧力で行われる。特許文献２および特許文献３に開示される技術では、エピタキシャル成長および絶縁膜のＣＶＤのプロセスを行うときの圧力が高く、チャネル層およびゲート絶縁膜を制御性良く作製することが困難であるという問題がある。したがって、特許文献２および特許文献３に開示される技術を、素子の低抵抗化を図る上で必要となる、トレンチ幅の微細化を行う場合に適用することは困難である。
【００１３】
本発明の目的は、微細なトレンチに対しても、ゲート構造または埋込み層などの層を再現性良く形成することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明の半導体装置の製造方法は、半導体層として炭化珪素層を備える半導体装置の製造方法であって、前記炭化珪素層に形成されたトレンチの底および前記トレンチの底に近い領域に絶縁膜を形成しないで、前記トレンチの側面に絶縁膜を形成する工程と、前記絶縁膜を形成する工程の後に、前記トレンチ内の空間に、エピタキシャル成長によって炭化珪素エピタキシャル層を形成する工程とを備え、前記炭化珪素エピタキシャル層を形成する工程では、炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用い、１００Ｐａ以下の減圧下で、前記エピタキシャル成長を行い、前記絶縁膜を形成する工程では、１００Ｐａ以下の減圧下で酸素活性種を供給することによる酸化および、１００Ｐａ以下の減圧下で酸素活性種およびシラン原料を供給することによる堆積の少なくとも一方によって、前記絶縁膜を形成することを特徴とする。
【発明の効果】
【００１６】
本発明の半導体装置の製造方法によれば、炭化珪素層に形成されたトレンチの底およびトレンチの底に近い領域に絶縁膜を形成しないで、トレンチの側面に、１００Ｐａ以下の減圧下で酸素活性種を供給することによる酸化、および１００Ｐａ以下の減圧下で酸素活性種およびシラン原料を供給することによる堆積の少なくとも一方によって、絶縁膜が形成される。このように１００Ｐａ以下の減圧下での成膜であるので、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチに対しても、絶縁膜を制御性良く形成することができる。これによって、微細なトレンチに対して、ゲート絶縁膜または埋込み絶縁膜などの絶縁膜を再現性良く形成することができる。
また、絶縁膜が形成された後には、トレンチ内の空間に、炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用いた１００Ｐａ以下の減圧下でのエピタキシャル成長によって、炭化珪素エピタキシャル層が形成される。このように１００Ｐａ以下の減圧下での成膜であるので、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチに対しても、炭化珪素エピタキシャル層を制御性良く形成することができる。これによって、微細なトレンチに対して、炭化珪素エピタキシャル層で構成されるチャネル層または埋込み層などの半導体層を再現性良く形成することができる。このように微細な構造を制御性良く形成することができるので、素子特性の向上を図ることができる。
【図面の簡単な説明】
【００１９】
【図１】ｎ型ソース領域１４の形成が終了した段階の素子単位構造の状態を示す断面図である。
【図２】トレンチ１６の形成が終了した段階の素子単位構造の状態を示す断面図である。
【図３】チャネル層１７およびゲート絶縁膜１８の形成が終了した段階の素子単位構造の状態を示す断面図である。
【図４】本発明の第１の参考形態における半導体装置１の素子単位構造を示す断面図である。
【図５】ｎ型ドリフト層３２の形成が終了した段階の素子単位構造の状態を示す断面図である。
【図６】トレンチ３３の形成が終了した段階の素子単位構造の状態を示す断面図である。
【図７】エピタキシャル層３４および埋込み絶縁膜３５の形成が終了した段階の素子単位構造の状態を示す断面図である。
【図８】ｐ型半導体層３６の形成が終了した段階の素子単位構造の状態を示す断面図である。
【図９】ｎ型半導体層３７、ｐ型ボディ領域３８およびｎ型ソース領域３９の形成が終了した段階の素子単位構造の状態を示す断面図である。
【図１０】本発明の第１の実施の形態における半導体装置３０の素子単位構造を示す断面図である。
【図１１】本発明の第２の参考形態における半導体装置３０Ａの素子単位構造を示す断面図である。
【発明を実施するための形態】
【００２０】
＜第１の参考形態＞
図１〜図４は、本発明の第１の参考形態における半導体装置１の製造方法を説明するための図である。図１〜図３に半導体装置１の製造途中の構造を示し、図４に半導体装置１を示す。本参考形態における半導体装置１は、炭化珪素（ＳｉＣ）を用いたＳｉＣ半導体装置、より詳細にはＳｉＣパワーデバイスである。図１〜図４では、半導体装置１のＭＯＳＦＥＴとして動作する領域の素子構造の最小単位（以下「素子単位構造」という場合がある）、またはその製造途中の構造の断面を示している。以下、素子単位構造の製造途中の構造を含めて、「素子単位構造」という場合がある。本参考形態における半導体装置１の活性領域では、図１〜図４に示す素子単位構造が各図の紙面に向かって左右方向に折り返されて、たとえば櫛型構造または多角形構造を成すように連続している。
【００２１】
図１は、ｎ型ソース領域１４の形成が終了した段階の素子単位構造の状態を示す断面図である。まずｎ型半導体基板１１上に、ｎ型ドリフト層１２をエピタキシャル成長させて形成する。ｎ型半導体基板１１は、ｎ型低抵抗ＳｉＣ基板によって実現される。ｎ型ドリフト層１２は、耐圧を保持するための層であり、ｎ型ＳｉＣドリフト層によって実現される。
【００２２】
ｎ型ドリフト層１２は、ｎ型半導体基板１１の厚み方向一方側の表面部全体にわたって形成される。ｎ型ドリフト層１２は、たとえば３μｍ以上１５０μｍ以下程度の層厚に形成される。またｎ型ドリフト層１２は、たとえば０．５×１０15／ｃｍ3以上１５×１０15／ｃｍ3以下程度のドーピング濃度で形成される。ｋＶ級の耐圧を考慮すると、ｎ型ドリフト層１２の層厚は、５μｍ以上２０μｍ以下であることが望ましく、またドーピング濃度は、５×１０15／ｃｍ3以上１５×１０15／ｃｍ3以下であることが望ましい。
【００２３】
形成したｎ型ドリフト層１２のうち、ｐ型ボディ領域１３を形成する領域にｐ型不純物をイオン注入した後、活性化熱処理工程を行うことによって、ｐ型ボディ領域１３を選択的に形成する。ｐ型ボディ領域１３は、ｎ型ドリフト層１２の表面部、具体的にはｎ型半導体基板１１に接する側とは反対側の表面部の選択された領域に形成される。ｐ型ボディ領域１３は、たとえば０．５μｍ以上２μｍ以下程度の層厚に形成される。またｐ型ボディ領域１３のドーピング濃度は、耐圧確保の観点から、３×１０17／ｃｍ3以上２０×１０17／ｃｍ3以下程度に選ばれる。
【００２４】
このように本参考形態では、ｐ型ボディ領域１３は、イオン注入とその後の活性化熱処理工程とによって形成される。これに限定されず、たとえば、形成したｎ型ドリフト層１２上にエピタキシャル成長によってｐ型ボディ領域１３を形成してもよい。ｐ型ボディ領域１３は、ｐ型ＳｉＣボディ領域によって実現される。ｐ型ボディ領域１３は、たとえば０．５μｍ以上２μｍ以下程度の層厚に形成される。またｐ型ボディ領域１３は、たとえば３×１０17／ｃｍ3以上２０×１０17／ｃｍ3以下程度のドーピング濃度で形成される。
【００２５】
形成したｐ型ボディ領域１３のうち、ｎ型ソース領域１４を形成する領域にｎ型不純物をイオン注入した後、活性化熱処理工程を行うことによって、ｎ型ソース領域１４を選択的に形成する。ｎ型ソース領域１４は、ｎ型ＳｉＣソース領域によって実現される。
【００２６】
ｎ型ソース領域１４は、ｐ型ボディ領域１３の内部、具体的にはｐ型ボディ領域１３の表面部の選択された領域に、イオン注入および活性化熱処理工程によって選択的に形成される。ｎ型ソース領域１４は、ｎ型半導体基板１１の厚み方向に垂直な一方向に帯状に延びて形成される。ｎ型ソース領域１４は、たとえば０．３μｍ以上１μｍ以下程度の層厚に形成される。またｎ型ソース領域１４は、たとえば５×１０18／ｃｍ3以上５０×１０18／ｃｍ3以下程度のドーピング濃度で形成される。
【００２７】
ｐ型ボディ領域１３のうち、コンタクト領域１５を形成する領域にｐ型不純物をイオン注入した後、活性化熱処理工程を行うことによって、コンタクト領域１５を形成する。コンタクト領域１５は、ｎ型ソース領域１４に接して形成され、ｐ型ボディ領域１３の表面部の一部分を構成する。本参考形態では、コンタクト領域１５は、ｎ型ソース領域１４の両側部の一部分に接し、ｎ型ソース領域１４の両側部のコンタクト領域１５に接する部分を除く残余の部分は、ｐ型ボディ領域１３に接する。
【００２８】
コンタクト領域１５は、ｐ型ボディ領域１３の他の部分よりも高濃度のドーピングとなるように別途選択的にイオン注入を行うことによって形成される。ｐ型ボディ領域１３のうちコンタクト領域１５の最表面領域は、ドーピング濃度が、たとえば５×１０18／ｃｍ3以上５０×１０18／ｃｍ3以下程度と、ｐ型ボディ領域１３の他の部分よりも高濃度に形成される。コンタクト領域１５は、ｐ型ボディ領域１３の他の部分と同程度のドーピング濃度に形成されてもよい。この場合、コンタクト領域を形成する領域へのｐ型不純物のイオン注入は行われず、ｐ型ボディ領域１３の表面部のうちで、ｎ型ソース領域１４に接する領域がコンタクト領域１５となる。
【００２９】
活性化熱処理工程は、本参考形態ではイオン注入のたびに行っているが、該当する領域へのイオン注入が全て終了した後にまとめて行ってもよい。以上のようにして図１に示す素子単位構造が得られる。
【００３０】
図２は、トレンチ１６の形成が終了した段階の素子単位構造の状態を示す断面図である。前述のようにしてｎ型半導体基板１１上のｎ型ドリフト層１２にｐ型ボディ領域１３、ｎ型ソース領域１４およびコンタクト領域１５が形成された図１に示す素子単位構造に対して、反応性イオンエッチングによって、ｎ型ソース領域１４の表面部からｐ型ボディ領域１３を貫通してｎ型ドリフト層１２の内部に達するトレンチ１６を形成する。トレンチ１６は、ｎ型ソース領域１４の幅方向における両端部間の中央部で開口され、ｎ型ソース領域１４の延在方向に延びて形成される。
【００３１】
トレンチ１６は、ｐ型ボディ領域１３を貫通してｎ型ドリフト層１２の内部に達するので、トレンチ１６の深さ方向における寸法（以下、単に「深さ」という）は、ｐ型ボディ領域１３の層厚よりもやや大きい値となる。具体的には、ｎ型ソース領域１４およびコンタクト領域１５を含むｐ型ボディ領域１３全体の層厚は、０．５μｍ以上２μｍ以下程度であるので、トレンチ１６の深さＤ１は、ｐ型ボディ領域１３の層厚である０．５〜２μｍ程度よりもやや大きい値となる。トレンチ１６の幅方向における寸法（以下、単に「幅」という）Ｗ１は、１μｍ前後の値であって、素子抵抗を低減するために微細化する場合には、さらに小さい値となる。したがって、トレンチ１６の幅Ｗ１に対する深さＤ１の比、すなわち深さＤ１／幅Ｗ１は１を超える場合が多い。
【００３２】
反応性イオンエッチングによってトレンチ１６を形成するときには、トレンチ１６の底面および側面にダメージが生じないように、またトレンチ１６の底面の断面形状が下に凸の形状となるように、酸化膜などをマスクとして用い、エッチングガスとしては六フッ化硫黄（ＳＦ6）などを用いる。以上のようにして図２に示す素子単位構造が得られる。
【００３３】
図３は、チャネル層１７およびゲート絶縁膜１８の形成が終了した段階の素子単位構造の状態を示す断面図である。前述の反応性イオンエッチングによるダメージが十分に低減されていたとしても、ｐ型ボディ領域１３のドーピング濃度は、耐圧確保の点から、前述のように３×１０17／ｃｍ3以上２０×１０17／ｃｍ3以下程度であり、トレンチ１６の側面を構成するｐ型ボディ領域１３の表面にそのままゲート絶縁膜１８を形成して、ＭＯＳＦＥＴのチャネル層として用いるには高すぎる値である。
【００３４】
そこで本参考形態では、ゲート絶縁膜１８を形成する前に、チャネル層１７となるエピタキシャル層をトレンチ１６の底面および側面に形成する。このチャネル層１７となるエピタキシャル層を形成するときのエピタキシャル成長は、炭素原料として、減圧下でも成長可能な炭素原料、具体的には不飽和炭化水素もしくは有機シラン、またはこれらの両方を用いて、減圧下で、具体的には１００Ｐａ以下の減圧下で、ＣＶＤによって行う。
【００３５】
炭素原料としてＳｉＨ4およびＣ3Ｈ8を用いるＳｉＨ4／Ｃ3Ｈ8系ＣＶＤでは、１４００℃以上の高温で比較的高い圧力でエピタキシャル成長を行うことが必要である。これに対し、本参考形態のように炭素原料として不飽和炭化水素もしくは有機シラン、またはこれらの両方を用いることによって、１００Ｐａ以下の減圧下で、エピタキシャル成長を行うことが可能である。また温度としては１４００℃よりも低い温度で、具体的には１０００℃程度またはそれ以下の温度であっても、エピタキシャル成長を行うことが可能である。
【００３６】
したがって本参考形態では、前述のように炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用い、１００Ｐａ以下の減圧下で、ＣＶＤによるエピタキシャル成長を行う。これによって、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ１６に対しても、チャネル層１７としてＳｉＣ層を制御性良く形成することができる。
【００３７】
不飽和炭化水素としては、アセチレンなどのアルキン、エチレンなどのアルケンなどの、炭素数２〜４の不飽和脂肪族炭化水素が挙げられる。その他、炭素および水素以外の元素を含むもの、たとえば水素原子が酸素原子、窒素原子または硫黄原子などで置換された、炭素数２〜４の不飽和脂肪族炭化水素も挙げられる。このように不飽和炭化水素としては、置換または無置換の炭素数２〜４の不飽和脂肪族炭化水素が挙げられる。これらの中から選ばれる１種または２種以上を不飽和炭化水素として用いることができる。
【００３８】
有機シランとしては、シリコン原子と炭素原子とを含むシラン化合物が挙げられ、シリコン原子１個を含むものだけでなく、シリコン原子を２個またはそれ以上含むものも用いることが可能である。具体的には、テトラメチルシラン、テトラエチルシラン、トリメチルシランなどの、炭素数１〜４の飽和または不飽和の脂肪族炭化水素で置換されたシランが挙げられる。
【００３９】
炭素原料としては、前述のように不飽和炭化水素と有機シランとの両方を用いてもよい。また不飽和炭化水素と、炭素を含まないシラン化合物とを組合せて供給することで、エピタキシャル成長を行ってもよい。炭素を含まないシラン化合物としては、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）などの水素と珪素との化合物、ジクロロシラン（ＳｉＨ2Ｃｌ2）などの水素と珪素と塩素との化合物などが挙げられる。
【００４０】
チャネル層１７を形成するときのエピタキシャル成長は、トレンチ１６の形状、たとえば幅Ｗ１および深さＤ１によっては、原料ガスがトレンチ１６内に有効に供給されるように、１Ｐａ以下の圧力で行うことが望ましい。
【００４１】
以上のようにしてトレンチ１６の底面および側面にチャネル層１７が形成されて、トレンチ１６を形成するときのドライエッチングによるダメージの影響が軽減された状態において、チャネル層１７の表面に、たとえば減圧下の極薄酸化または減圧下の堆積によって、ゲート絶縁膜１８を形成する。
【００４２】
減圧下の極薄酸化によってゲート絶縁膜１８を形成する場合、酸素原子を含むガス、たとえば酸素（Ｏ2）、一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ2Ｏ）などをプラズマまたは光によって励起することで発生した酸素活性種をチャネル層１７の表面に供給する。これによって、チャネル層１７の表面にゲート絶縁膜１８として極薄酸化膜を形成することができる。
【００４３】
熱酸化の場合、常圧下、たとえば約１０5Ｐａの圧力下で、１１００℃以上の温度で酸化が行われるが、酸素活性種による酸化の場合、１００Ｐａ以下の減圧下で４００℃以上８００℃以下程度の温度で酸化膜を形成することができる。また酸素活性種によって形成された酸化膜は、熱酸化によって形成された熱酸化膜と比べて界面準位密度が小さく、平坦で良好な酸化膜−半導体界面を得ることができる。
【００４４】
酸素活性種による酸化においては、酸化膜の厚み寸法が１０ｎｍ程度に限られる場合が多く、厚み寸法が数十ｎｍの酸化膜を形成することは困難である。したがって、ゲート絶縁膜１８の厚膜化が必要な場合は、減圧下での酸素活性種による酸化の後に、減圧下での堆積を行って、ゲート絶縁膜１８を形成する。
【００４５】
減圧下の堆積によってゲート絶縁膜１８を形成する場合、前述のＯ2、ＮＯ、Ｎ2Ｏなどの酸素原子を含むガスをプラズマまたは光によって励起することで発生した酸素活性種と、シラン原料とを供給することで、所定の厚みの堆積膜をゲート絶縁膜１８として形成する。シラン原料としては、たとえばＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＨ2Ｃｌ2などの、水素と珪素との化合物、または水素と珪素と塩素との化合物が挙げられる。
【００４６】
酸素活性種およびシラン原料を供給して減圧下の堆積によってゲート絶縁膜１８を形成する場合、熱酸化の温度よりも遥かに低温の４００℃以上８００℃以下の温度で、１００Ｐａ以下の減圧下においても良好な絶縁性および界面特性のゲート絶縁膜１８を得ることができる。このときの圧力は、通常のＣＶＤによる絶縁膜形成における圧力よりも低い。このように減圧下でのプロセスとすることによって、微細なトレンチ１６に対しても、制御性良くゲート絶縁膜１８を形成することができる。酸素活性種およびシラン原料を供給することによる堆積は、トレンチ１６の形状、たとえば幅Ｗ１および深さＤ１によっては、原料ガスがトレンチ１６内に有効に供給されるように、１Ｐａ以下の圧力で行うことが望ましい。
【００４７】
また、トレンチ１６の側面へのエピタキシャル成長を行った表面、すなわちチャネル層１７の表面が極めて清浄化かつ平坦化された状況であれば、ゲート絶縁膜１８の厚膜化が必要な場合でも、酸素活性種による極薄酸化を行わずに、酸素活性種およびシラン原料の供給による堆積のみによって、ゲート絶縁膜１８を形成してもよい。
【００４８】
以上のように本参考形態では、チャネル層１７のエピタキシャル成長、およびゲート絶縁膜１８の形成のいずれも減圧下におけるプロセスであるので、真空一貫プロセスで行うことができる。真空一貫プロセスで行うことによって、チャネル層１７とゲート絶縁膜１８とを、汚染の影響が少なく、かつ清浄なプロセスで形成することができる。したがって、清浄度が高く、汚染の少ない絶縁膜−半導体界面を得ることができる。以上のようにして図３に示す素子単位構造が得られる。
【００４９】
チャネル層１７とゲート絶縁膜１８とは、ソース領域１４およびコンタクト領域１５の上にも形成されることがあるが、この場合、以下に述べるゲート電極を形成する工程において除去され、ソース領域１４およびコンタクト領域１５の上には存在しない形状となる。
【００５０】
図４は、本発明の第１の参考形態における半導体装置１の素子単位構造を示す断面図である。図４に示す素子単位構造は、具体的には、ゲート電極１９、層間絶縁膜２０、ソース電極２１、ドレイン電極２２および配線電極２３の形成が終了した段階の状態である。ゲート絶縁膜１８を形成した後は、トレンチ１６内の空間、すなわちゲート絶縁膜１８で規定される溝にゲート電極１９を充填する。次いで、ｎ型半導体基板１１の厚み方向一方側で露出するゲート電極１９、ゲート絶縁膜１８およびチャネル層１７と、ｎ型ソース領域１４の一部分とを覆うように層間絶縁膜２０を形成する。
【００５１】
次いで、ｎ型ソース領域１４の層間絶縁膜２０で覆われていない部分とコンタクト領域１５とを覆うようにソース電極２１を形成する。またｎ型半導体基板１１の厚み方向他方側の表面部、すなわちｎ型半導体基板１１のｎ型ドリフト層１２が形成された側とは反対側の表面部に、ドレイン電極２２を形成する。ドレイン電極２２は、ｎ型半導体基板１１の厚み方向他方側の表面部全体にわたって形成される。次いで、層間絶縁膜２０およびソース電極２１を覆うように配線電極１２を形成して、半導体装置１を製造する。以上のようにして図４に示す素子単位構造を有する半導体装置１が得られる。
【００５２】
以上のようにして製造した半導体装置１では、素子単位構造における素子のしきい値電圧以上のゲート電圧をゲート電極１９に印加することで、ソース電極２１とドレイン電極２２との間に電流を流す、すなわちソース−ドレイン間の電流をオンさせることができる。また、しきい値電圧未満のゲート電圧をゲート電極１９に印加することで、ソース電極２１とドレイン電極２２との間の電流の流れを遮断する、すなわちソース−ドレイン間の電流をオフさせることができる。したがって半導体装置１は、スイッチング素子としての動作が可能である。
【００５３】
以上のように本参考形態によれば、ＳｉＣ層であるｎ型ドリフト層１２、ｐ型ボディ領域１３およびｎ型ソース領域１４に形成されたトレンチ１６に対して、チャネル層１７として炭化珪素エピタキシャル層が形成され、このチャネル層１７が形成されたトレンチ１６に対して、ゲート絶縁膜１８が形成される。
【００５４】
チャネル層１７は、炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用いた１００Ｐａ以下の減圧下でのエピタキシャル成長によって形成される。このように１００Ｐａ以下の減圧下での成膜であるので、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ１６に対しても、チャネル層１７を制御性良く形成することができる。これによって、微細なトレンチ１６に対して、ＳｉＣで構成されるチャネル層１７などの半導体層を再現性良く形成することができる。このように微細な構造を制御性良く形成することができるので、素子特性の向上を図ることができる。
【００５５】
またゲート絶縁膜１８は、１００Ｐａ以下の減圧下で酸素活性種を供給することによる酸化、および１００Ｐａ以下の減圧下で酸素活性種およびシラン原料を供給することによる堆積の少なくとも一方によって形成される。このように１００Ｐａ以下の減圧下での成膜であるので、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ１６に対しても、ゲート絶縁膜１８を制御性良く形成することができる。これによって、微細なトレンチ１６に対して、ゲート絶縁膜１８などの絶縁膜を再現性良く形成することができる。このように微細な構造を制御性良く形成することができるので、素子特性の向上を図ることができる。
【００５６】
このように本参考形態では、半導体層であるチャネル層１７およびゲート絶縁膜１８の成膜時の圧力を下げ、さらに温度も下げている。これによって、成膜を、供給律速ではなく、反応律速、すなわち熱分解律速または熱反応律速とし、微細なトレンチにも制御性良く堆積を行えるように成長速度を下げている。
【００５７】
絶縁膜をトレンチの側面または底面に形成する場合、成膜時の圧力が高く、温度も高いと、成膜速度が大きく、供給律速となるので、トレンチ上部にのみ成膜が進行し、トレンチ内部に形成されないことになる。
【００５８】
トレンチを半導体で完全に埋込む場合、成膜時の圧力および温度が高いと、トレンチ内での供給原料の反応生成物が底まで到達せず、底部に空洞ができるような形状となってしまう。
【００５９】
これに対し、本参考形態では、成膜時の圧力を下げ、さらに温度も下げているので、前述のように微細なトレンチに対しても制御性良く堆積を行うことができる。
【００６０】
また本参考形態では、トレンチ１６には、ゲート絶縁膜１８を形成する前に、チャネル層１７として、炭化珪素エピタキシャル層が形成される。すなわち、トレンチ１６には、チャネル層１７を介してゲート絶縁膜１８が形成されるので、チャネル層１７の不純物濃度を、トレンチ１６を規定する半導体層、すなわちｎ型ドリフト層１２、ｐ型ボディ領域１３およびｎ型ソース領域１４の不純物濃度と独立して制御することができる。これによって、ゲート絶縁膜１８との界面を構成する半導体層であるチャネル層１７を、所望の特性を有するように形成することができる。したがって、たとえばＭＯＳＦＥＴ素子のオン抵抗および閾値電圧を所望の値に制御することができるので、所望の特性を有する半導体装置１を製造することができる。
【００６１】
また本参考形態では、前述のように、チャネル層１７およびゲート絶縁膜１８の形成を、汚染の影響が少なく、清浄なプロセスである真空一貫プロセスで行うことができるので、清浄度が高く、汚染の少ない絶縁膜−半導体界面を得ることができる。つまり、本参考形態では、清浄度が高く、汚染の少ないプロセスで半導体装置３０を製造することができる。したがって半導体装置３０では、安定した信頼性の高い動作が可能である。
【００６２】
以上に述べた本参考形態では、ＭＯＳＦＥＴにおいて、微細な寸法のトレンチ１６に対して、半導体層であるチャネル層１７と絶縁膜であるゲート絶縁膜１８とを減圧下のプロセスで形成する方法について説明した。ＭＯＳＦＥＴにおいて、チャネル層１７とゲート絶縁膜１８とをトレンチ１６に形成することによって、素子抵抗を低減することができる。このように半導体層と絶縁膜とを減圧下のプロセスで形成する方法は、ＭＯＳＦＥＴの素子抵抗を低減する方法として有効であるが、これに限定されず、たとえば耐圧を保持するドリフト層を、電圧の印加によって生じる電界と垂直な方向に沿って互いに異なる導電型層を交互に配置した構成に形成する場合、または互いに異なる導電型層を交互に配置するとともに異なる導電型層同士の間に絶縁膜を配置した構成に形成する場合にも適用することができる。
【００６３】
＜第１の実施の形態＞
図５〜図１０は、本発明の第１の実施の形態における半導体装置３０の製造方法を説明するための図である。図５〜図９に半導体装置３０の製造途中の構造を示し、図１０に半導体装置３０を示す。本実施の形態における半導体装置３０は、前述の第１の参考形態の半導体装置１と同様に、ＳｉＣを用いたＳｉＣ半導体装置、より詳細にはＳｉＣパワーデバイスである。図５〜図１０には、半導体装置３０またはその製造途中の構造におけるＭＯＳＦＥＴとして動作する領域の素子単位構造の断面を示している。本実施の形態における半導体装置３０の活性領域では、図５〜図１０に示す素子単位構造が各図の紙面に向かって左右方向に折り返されて、たとえば櫛型構造または多角形構造を成すように連続している。
【００６４】
本実施の形態の半導体装置３０では、図１０に示すように、ｎ型ドリフト層３２に形成されたトレンチ３３に埋込み絶縁膜３５を介してｐ型半導体層３６が埋込まれている。つまり、電圧印加によって生じる電界と垂直な方向に沿ってｎ型半導体層であるｎ型ドリフト層３２とｐ型半導体層３６とが交互に配置されるとともにｎ型ドリフト層３２とｐ型半導体層３６との間に埋込み絶縁膜３５が配置されて、ドリフト層が構成されている。このようなドリフト層を備えることによって、素子抵抗を低減することができる。以下、半導体装置３０の製造方法について説明する。
【００６５】
図５は、ｎ型ドリフト層３２の形成が終了した段階の素子単位構造の状態を示す断面図である。まずｎ型半導体基板３１上に、ｎ型ドリフト層３２をエピタキシャル成長させて形成する。ｎ型半導体基板３１は、ｎ型低抵抗ＳｉＣ基板によって実現される。ｎ型ドリフト層３２は、耐圧を保持するための層であり、ｎ型ＳｉＣドリフト層によって実現される。
【００６６】
ｎ型ドリフト層３２は、ｎ型半導体基板３１の一方側の表面部全体にわたって形成される。ｎ型ドリフト層３２は、たとえば５μｍ以上１５０μｍ以下程度の層厚に形成される。またｎ型ドリフト層３２は、たとえば０．５×１０17／ｃｍ3以上１５×１０17／ｃｍ3以下程度のドーピング濃度で形成される。ｋＶ級の耐圧を考慮すると、ｎ型ドリフト層３２の層厚は、５μｍ以上２０μｍ以下程度であることが望ましい。以上のようにして図５に示す素子単位構造が得られる。
【００６７】
図６は、トレンチ３３の形成が終了した段階の素子単位構造の状態を示す断面図である。前述のようにしてｎ型半導体基板１１上にｎ型ドリフト層３２が形成された図５に示す素子単位構造に対して、反応性イオンエッチングによって、ｎ型ドリフト層３２の表面部から、ｎ型半導体基板３１付近のｎ型ドリフト層３２の内部まで達するトレンチ３３を形成する。本実施の形態では、複数の、具体的には３つのトレンチ３３が形成される。
【００６８】
トレンチ３３は、ｎ型ドリフト層３２の表面部から、ｎ型半導体基板３１付近のｎ型ドリフト層３２の内部まで達するので、トレンチ３３の深さＤ２は、ｎ型ドリフト層３２の層厚と同程度の値となる。具体的には、ｎ型ドリフト層３２の層厚は、ｋＶ級の耐圧を考慮した素子においては５μｍ以上２０μｍ以下程度であるので、トレンチ３３の深さＤ２は、ｎ型ドリフト層３２の層厚である５〜２０μｍと同程度の値となる。トレンチ３３の幅Ｗ２は、１μｍ前後の値であって、素子抵抗を低減するために微細化する場合には、さらに小さい値となる。したがって、トレンチ３３の幅Ｗ２に対する深さＤ２の比、すなわち深さＤ２／幅Ｗ２は、前述の第１の参考形態の場合よりもさらに大きく、１０を超える場合が想定される。
【００６９】
反応性イオンエッチングによってトレンチ３３を形成するときには、第１の参考形態と同様に、トレンチ３３の底面および側面にダメージが生じないように、またトレンチ３３の底面の断面形状が下に凸の形状となるように、酸化膜などをマスクとして用い、エッチングガスとしてはＳＦ6などを用いる。以上のようにして図６に示す素子単位構造が得られる。
【００７０】
図７は、エピタキシャル層３４および埋込み絶縁膜３５の形成が終了した段階の素子単位構造の状態を示す断面図である。前述の反応性イオンエッチングでは、トレンチ３３の底面および側面へのダメージが懸念される。そこで、本実施の形態では、半導体と絶縁層との界面状態に及ぼす影響を低減するために、トレンチ３３に対して、エピタキシャル層３４を介して、埋込み絶縁膜（以下、単に「絶縁膜」という場合がある）３５を形成する。具体的には、絶縁膜３５を形成する前に、極薄のエピタキシャル層３４をトレンチ３３の底面および側面に形成する。本実施の形態とは異なるが、前述の反応性イオンエッチングによるダメージが十分に低減されていれば、トレンチ３３に対して絶縁膜３５を直接形成してもよい。
【００７１】
エピタキシャル層３４を形成するためのエピタキシャル成長は、前述の第１の参考形態においてチャネル層１７を形成する場合と同様に、炭素原料として、減圧下でも成長可能な炭素原料、具体的には不飽和炭化水素もしくは有機シラン、またはこれらの両方を用いて、減圧下で、具体的には１００Ｐａ以下の減圧下で、ＣＶＤによって行う。
【００７２】
前述のようにＳｉＨ4／Ｃ3Ｈ8系ＣＶＤでは、１４００℃以上の高温で比較的高い圧力でエピタキシャル成長を行うことが必要である。これに対し、本実施の形態のように炭素原料として不飽和炭化水素もしくは有機シラン、またはこれらの両方を用いることによって、１００Ｐａ以下の減圧下で、エピタキシャル成長を行うことが可能である。また温度としては、１０００℃程度またはそれ以下の温度でエピタキシャル成長が可能である。
【００７３】
したがって本実施の形態では、前述の第１の参考形態と同様に、炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用い、１００Ｐａ以下の減圧下で、ＣＶＤによるエピタキシャル成長を行う。これによって、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ３３に対しても、エピタキシャル層３４としてＳｉＣ層を制御性良く形成することができる。エピタキシャル層３４を形成するときのエピタキシャル成長は、トレンチ３３の形状、たとえば幅Ｗ２および深さＤ２によっては、原料ガスがトレンチ３３内に有効に供給されるように、１Ｐａ以下の圧力で行うことが望ましい。
【００７４】
不飽和炭化水素としては、前述の第１の参考形態と同様のものが挙げられ、具体的には、アセチレンなどのアルキン、エチレンなどのアルケンなどの、炭素数２〜４の不飽和脂肪族炭化水素、炭素および水素以外の元素を含むもの、たとえば水素原子が酸素原子、窒素原子または硫黄原子などで置換された、炭素数２〜４の不飽和脂肪族炭化水素が挙げられる。これらの中から選ばれる１種または２種以上を不飽和炭化水素として用いることができる。
【００７５】
有機シランとしても前述の第１の参考形態と同様のものが挙げられ、具体的には、シリコン原子と炭素原子とを含むシラン化合物が挙げられ、シリコン原子１個を含むものだけでなく、シリコン原子を２個またはそれ以上含むものも用いることが可能である。具体的には、テトラメチルシラン、テトラエチルシラン、トリメチルシランなどの、炭素数１〜４の飽和または不飽和の脂肪族炭化水素で置換されたシランが挙げられる。
【００７６】
炭素原料としては、前述のように不飽和炭化水素と有機シランとの両方を用いてもよい。また不飽和炭化水素と、炭素を含まないシラン化合物とを組合せて供給することで、エピタキシャル成長を行ってもよい。炭素を含まないシラン化合物としては、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）などの水素と珪素との化合物、ジクロロシラン（ＳｉＨ2Ｃｌ2）などの水素と珪素と塩素との化合物などが挙げられる。
【００７７】
以上のようにしてトレンチ３３の底面および側面にエピタキシャル層３４が形成されて、トレンチ３３を形成するときのドライエッチングによるダメージの影響が軽減された状態において、トレンチ３３に対して、より詳細にはエピタキシャル層３４の表面に対して、埋込み絶縁膜３５を形成する。埋込み絶縁膜３５は、前述の第１の参考形態においてゲート絶縁膜１８を形成する場合と同様に、減圧下の極薄酸化または減圧下の堆積によって形成される。
【００７８】
減圧下の極薄酸化によって絶縁膜３５を形成する場合、前述の第１の参考形態と同様に、酸素原子を含むガス、たとえば酸素（Ｏ2）、一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ2Ｏ）などをプラズマまたは光によって励起することで発生した酸素活性種をエピタキシャル層３４の表面に供給する。これによって、エピタキシャル層３４の表面に絶縁膜３５として極薄酸化膜を形成することができる。
【００７９】
前述のように、熱酸化の場合、常圧下、たとえば約１０5Ｐａの圧力下で、１１００℃以上の温度で酸化が行われるが、酸素活性種による酸化の場合、１００Ｐａ以下の減圧下で４００℃以上８００℃以下程度の温度で酸化膜を形成することができる。また酸素活性種によって形成された酸化膜は、熱酸化によって形成された熱酸化膜と比べて界面準位密度が小さく、平坦で良好な酸化膜−半導体界面を得ることができる。
【００８０】
酸素活性種による酸化においては、酸化膜の厚み寸法が１０ｎｍ程度に限られる場合が多く、厚み寸法が数十ｎｍの酸化膜を形成することは困難である。したがって、絶縁膜３５の厚膜化が必要な場合は、減圧下での酸素活性種による酸化の後に、減圧下での堆積を行って、絶縁膜３５を形成する。
【００８１】
減圧下の堆積によって絶縁膜３５を形成する場合、前述のＯ2、ＮＯ、Ｎ2Ｏなどの酸素原子を含むガスをプラズマまたは光によって励起することで発生した酸素活性種と、シラン原料とを供給することで、所定の厚みの堆積膜を絶縁膜３５として形成する。シラン原料としては、たとえばＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＨ2Ｃｌ2などの、水素と珪素との化合物、または水素と珪素と塩素との化合物が挙げられる。
【００８２】
酸素活性種およびシラン原料を供給して減圧下の堆積によって絶縁膜３５を形成する場合、熱酸化の温度よりも遥かに低温の４００℃以上８００℃以下の温度で、１００Ｐａ以下の減圧下においても良好な絶縁性および界面特性の絶縁膜３５を得ることができる。このときの圧力は、通常のＣＶＤによる絶縁膜形成における圧力よりも低い。このように減圧下でのプロセスとすることによって、微細なトレンチ３３に対しても、制御性良く絶縁膜３５を形成することができる。酸素活性種およびシラン原料を供給することによる堆積は、トレンチ３３の形状、たとえば幅Ｗ２および深さＤ２によっては、原料がトレンチ３３内に有効に供給されるように、１Ｐａ以下の圧力で行うことが望ましい。
【００８３】
以上のように本実施の形態では、絶縁膜３５の形成を酸素活性種の供給、および酸素活性種とシラン原料との供給で行っている。本実施の形態では、トレンチ３３の底は、前述の第１の参考形態におけるトレンチ１６に比べて深く、また幅も第１の参考形態におけるトレンチ１６に比べると狭い可能性が高いので、活性種はトレンチ３３の底に近い領域までは到達しない。他のガスによって供給している原料は、トレンチ３３の開口部付近の表面に吸着し、成長または堆積を行うときの温度に加熱された表面において分解し、成膜が生じる。また、トレンチ３３の開口部付近に吸着しなかったものは、さらに深い位置での成膜に寄与するが、酸素活性種のうち、トレンチ３３の開口部付近において成膜に寄与しなかったものは、活性を失い、さらに深い位置での成膜には寄与しない。したがって、トレンチ３３の底に近い領域には絶縁膜３５は形成されない。
【００８４】
トレンチ３３の側面へのエピタキシャル成長を行った表面、すなわちエピタキシャル層３４の表面が極めて清浄化かつ平坦化された状況であれば、絶縁膜３５の厚膜化が必要な場合でも、酸素活性種による極薄酸化を行わずに、酸素活性種とシラン原料との供給による堆積のみによって、絶縁膜３５を形成してもよい。以上のようにして図７に示す素子単位構造が得られる。
【００８５】
図８は、ｐ型半導体層３６の形成が終了した段階の素子単位構造の状態を示す断面図である。埋込み絶縁膜３５を形成した後は、ｐ型半導体層（以下、単に「ｐ型層」という場合がある）３６でトレンチ３３を埋込む。具体的には、トレンチ３３内の空間、すなわちエピタキシャル層３４および埋込み絶縁膜３５で規定される溝にｐ型層３６を充填する。
【００８６】
ｐ型層３６は、ドーピング濃度が０．５×１０17／ｃｍ3以上１５×１０17／ｃｍ3以下程度に形成される。ｐ型層３６は、エピタキシャル層３４と同様にして形成される。具体的には、ｐ型層３６を形成するときのエピタキシャル成長は、炭素原料として、減圧下でも成長可能な炭素原料、具体的には不飽和炭化水素もしくは有機シラン、またはこれらの両方を用いて、減圧下で、具体的には１００Ｐａ以下の減圧下で、ＣＶＤによって行う。これによって、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ３３に対しても、ｐ型層３６を制御性良く形成することができる。ｐ型層３６を形成するときのエピタキシャル成長は、トレンチ３３の形状、たとえば幅Ｗ２および深さＤ２によっては、原料ガスがトレンチ３３内に有効に供給されるように、１Ｐａ以下の圧力で行うことが望ましい。
【００８７】
以上のように本実施の形態では、エピタキシャル層３４のエピタキシャル成長、絶縁膜３５の形成、およびｐ型層３６の形成のいずれも減圧下のプロセスであるので、真空一貫プロセスで行うことができる。真空一貫プロセスで行うことによって、エピタキシャル層３４、絶縁膜３５およびｐ型層３６を、汚染の影響が少なく、清浄なプロセスで形成することができる。以上のようにして図８に示す素子単位構造が得られる。
【００８８】
絶縁膜３５は、ｎ型ドリフト層３２上にも形成されることになるが、以下に述べるｎ型半導体層３７を形成する工程の前にエッチング除去されることになる。
【００８９】
図９は、ｎ型半導体層３７、ｐ型ボディ領域３８およびｎ型ソース領域３９の形成が終了した段階の素子単位構造の状態を示す断面図である。前述のようにしてｐ型層３６が埋込まれたｎ型ドリフト層３２上に、スイッチング素子としてのスイッチング領域、またはダイオードとしての電極形成領域を形成する。図９に示すＭＯＳＦＥＴの素子単位構造部分では、スイッチング領域として、ｎ型ドリフト層３２上にｎ型半導体層（以下、単に「ｎ型層」という場合がある）３７を形成する。そして、ｎ型半導体層３７のうち、ｐ型ボディ領域３８を形成する領域にｐ型不純物をイオン注入した後、このｐ型ボディ領域３８となるｐ型不純物が注入された領域のうち、ｎ型ソース領域３９を形成する領域にｎ型不純物をイオン注入する。
【００９０】
その後、活性化熱処理工程を行い、ｐ型ボディ領域３８およびｎ型ソース領域３９を形成する。ｎ型ソース領域３９は、各ｐ型ボディ領域３８の表面部のうちの中央部に形成される。以上のようにして図９に示す素子単位構造が得られる。
【００９１】
図１０は、本発明の第１の実施の形態における半導体装置３０の素子単位構造を示す断面図である。図１０に示す素子単位構造は、具体的には、ゲート絶縁膜４０、ゲート電極４１、層間絶縁膜４２、ソース電極４３、ドレイン電極４４、配線電極４５の形成が終了した段階の状態である。前述のようにしてｎ型半導体層３７にｐ型ボディ領域３８およびｎ型ソース領域３９を形成した後は、ｎ型半導体基板３１の厚み方向一方側で露出するｎ型半導体層３７の表面部と、これに連なる各ｐ型ボディ領域３８の一部分および各ｎ型ソース領域３９の一部分とを覆うように、ゲート絶縁膜４０、ゲート電極４１および層間絶縁膜４２を形成する。ゲート電極４１は、ゲート絶縁膜４０と層間絶縁膜４２に覆われるような形状となる。
【００９２】
次いで、ｎ型ソース領域３９およびｐ型ボディ領域３８のゲート絶縁膜４０で覆われていない部分を覆うようにソース電極４３を形成する。またｎ型半導体基板３１の厚み方向他方側の表面部、すなわちｎ型半導体基板３１のｎ型ドリフト層３２が形成された側とは反対側の表面部に、ドレイン電極４４を形成する。ドレイン電極４４は、ｎ型半導体基板３１の厚み方向他方側の表面部全体にわたって形成される。次いで、層間絶縁膜４２およびソース電極４３を覆うように配線電極４５を形成して、半導体装置３０を製造する。以上のようにして図１０に示す素子単位構造を有する半導体装置３０が得られる。
【００９３】
以上のようにして製造した半導体装置３０では、素子単位構造における素子のしきい値電圧以上のゲート電圧をゲート電極４１に印加することで、ソース電極４３とドレイン電極４４との間に電流を流す、すなわちソース−ドレイン間の電流をオンさせることができる。また、しきい値電圧未満のゲート電圧をゲート電極４１に印加することで、ソース電極４３とドレイン電極４４との間の電流の流れを遮断する、すなわちソース−ドレイン間の電流をオフさせることができる。したがって半導体装置３０は、スイッチング素子としての動作が可能である。
【００９４】
以上のように本実施の形態によれば、ＳｉＣ層であるｎ型ドリフト層３２に形成されたトレンチ３３に対して、エピタキシャル層３４、埋込み絶縁膜３５およびｐ型半導体層３６が順次形成される。
【００９５】
エピタキシャル層３４およびｐ型半導体層３６は、第１の参考形態におけるチャネル層１７と同様に、炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用いた１００Ｐａ以下の減圧下でのエピタキシャル成長によって形成される。このように１００Ｐａ以下の減圧下での成膜であるので、第１の参考形態においてチャネル層１７を形成する場合と同様に、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ３３に対しても、エピタキシャル層３４およびｐ型半導体層３６を制御性良く形成することができる。これによって、微細なトレンチ３３に対して、埋込み層であるエピタキシャル層３４およびｐ型半導体層３６を再現性良く形成することができる。このように微細な構造を制御性良く形成することができるので、素子特性の向上を図ることができる。
【００９６】
また埋込み絶縁膜３５は、第１の参考形態におけるゲート絶縁膜１８と同様に、１００Ｐａ以下の減圧下で酸素活性種を供給することによる酸化、および１００Ｐａ以下の減圧下で酸素活性種およびシラン原料を供給することによる堆積の少なくとも一方によって形成される。このように１００Ｐａ以下の減圧下での成膜であるので、第１の参考形態においてゲート絶縁膜１８を形成する場合と同様に、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ３３に対しても、埋込み絶縁膜３５を制御性良く形成することができる。これによって、微細なトレンチ３３に対して、埋込み絶縁膜３５などの絶縁膜を再現性良く形成することができる。このように微細な構造を制御性良く形成することができるので、素子特性の向上を図ることができる。
【００９７】
このように本実施の形態では、第１の参考形態と同様に、半導体層であるエピタキシャル層３４およびｐ型半導体層３６、ならびに埋込み絶縁膜３５の成膜時の圧力を下げ、さらに温度も下げている。これによって、成膜を、供給律速ではなく、反応律速、すなわち熱分解律速または熱反応律速とし、微細なトレンチにも制御性良く堆積を行えるように成長速度を下げている。
【００９８】
絶縁膜をトレンチの側面または底面に形成する場合、成膜時の圧力が高く、温度も高いと、成膜速度が大きく、供給律速となるので、トレンチ上部にのみ成膜が進行し、トレンチ内部に形成されないことになる。
【００９９】
トレンチを半導体で完全に埋込む場合、成膜時の圧力および温度が高いと、トレンチ内での供給原料の反応生成物が底まで到達せず、底部に空洞ができるような形状となってしまう。
【０１００】
これに対し、本実施の形態では、成膜時の圧力を下げ、さらに温度も下げているので、前述のように微細なトレンチに対しても制御性良く堆積を行うことができる。
【０１０１】
また本実施の形態では、トレンチ３３には、埋込み絶縁膜３５を形成する前に、炭化珪素エピタキシャル層であるエピタキシャル層３４が形成される。すなわち、トレンチ３３には、エピタキシャル層３４を介して埋込み絶縁膜３５が形成されるので、良好な絶縁膜−半導体界面を有する半導体装置３０を製造することができる。
【０１０２】
また本実施の形態では、トレンチ３３の側面には、ｐ型層３６が形成される前に、埋込み絶縁膜３５が形成される。すなわちトレンチ３３の側面には、埋込み絶縁膜３５を介してｐ型層３６が形成される。埋込み絶縁膜３５は、前述のように１００Ｐａ以下の減圧下での成膜によって形成されるので、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ３３に対しても、再現性良く埋込み絶縁膜３５を形成することができる。したがって、埋込み絶縁膜３５を介したドリフト層構造を制御性良く形成することができるので、良好な絶縁膜−半導体界面を有する半導体装置３０を再現性良く製造することができる。
【０１０３】
また本実施の形態では、ｐ型層３６は、絶縁膜３５の形成後のトレンチ３３を埋込むように形成される。図７に示す素子単位構造において、トレンチ３３の底に近い領域には絶縁膜３５が形成されておらず、トレンチ３３の底に近い領域の表面はＳｉＣであるので、絶縁膜３５の形成後のトレンチ３３を埋込むようにｐ型層３６を形成することによって、ｐ型層３６の良好なエピタキシャル成長が可能である。これによって、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ３３に対しても、再現性良く、埋込み絶縁膜３５およびｐ型層３６を形成することができる。したがって、埋込み絶縁膜３５を介したドリフト層構造を制御性良く形成することができるので、素子抵抗が低減された半導体装置３０を再現性良く製造することができる。
【０１０４】
また本実施の形態では、トレンチ３３の埋込み層となるエピタキシャル層３４、絶縁膜３５およびｐ型層３６の形成を、汚染の影響が少なく、清浄なプロセスである真空一貫プロセスで行うことができるので、清浄度が高く、汚染の少ないドリフト層を得ることができる。つまり、本実施の形態では、清浄度が高く、汚染の少ないプロセスで半導体装置３０を製造することができる。したがって半導体装置３０では、安定した信頼性の高い動作が可能である。
【０１０５】
また、本実施の形態ではＭＯＳＦＥＴに適用した例を示したが、図８に示したドリフト層の構成をｐｎダイオードおよびショットキ障壁ダイオードにも適用することが可能である。
【０１０６】
＜第２の参考形態＞
図１１は、本発明の第２の参考形態における半導体装置３０Ａの素子単位構造を示す断面図である。本参考形態の半導体装置３０Ａは、第１の実施の形態の半導体装置３０と構成が類似しているので、異なる部分についてのみ説明し、対応する部分については同一の参照符を付して、共通する説明を省略する。
【０１０７】
前述の第１の実施の形態では、ｐ型半導体層３６は、エピタキシャル層３４および絶縁膜３５を介してトレンチ３３に埋め込まれている。これに対し、本参考形態では、ｐ型半導体層（以下「ｐ型層」という場合がある）３６Ａは、エピタキシャル層３４および絶縁膜３５を介さずにトレンチ３３Ａに埋め込まれている。すなわち、本参考形態では、ｎ型ドリフト層３２に形成されたトレンチ３３Ａが、ｐ型層３６Ａのみで埋込まれており、電圧印加によって生じる電界と垂直な方向に沿ってｎ型半導体層であるｎ型ドリフト層３２とｐ型半導体層３６Ａとが交互に配置されて、ドリフト層が構成されている。
【０１０８】
このようにドリフト層は、ｎ型ドリフト層３２とｐ型半導体層３６Ａとが、電圧印加によって生じる電界と垂直な方向に沿って交互に配置されて構成されてもよい。このような構成のドリフト層を備えることによって、第１の実施の形態の半導体装置３０と同様に、素子抵抗を低減することができる。
【０１０９】
トレンチ３３Ａは、第１の実施の形態におけるトレンチ３３と同様に形成される。トレンチ３３Ａは、ｎ型ドリフト層３２の表面部から、ｎ型半導体基板３１付近のｎ型ドリフト層３２の内部まで達しており、トレンチ３３Ａの深さＤ３は、ｎ型ドリフト層３２の層厚と同程度の値、具体的には５〜２０μｍである。トレンチ３３Ａの幅Ｗ３は、１μｍ前後の値であり、素子抵抗を低減するために微細化する場合には、さらに小さい値となる。したがって、トレンチ３３Ａの幅Ｗ３に対する深さＤ３の比、すなわち深さＤ３／幅Ｗ３は、前述の第１の実施の形態の場合と同様に、１０を超える場合が想定される。
【０１１０】
反応性イオンエッチングによってトレンチ３３Ａを形成するときには、第１の参考形態および第１の実施の形態と同様に、トレンチ３３Ａの底面および側面にダメージが生じないように、またトレンチ３３の底面の断面形状が、第１の参考形態および第１の実施の形態と同様に下に凸の形状となるように、あるいは図１１に示すような矩形状となるように、酸化膜などをマスクとして用い、エッチングガスとしてはＳＦ6などを用いる。
【０１１１】
本参考形態においては、トレンチ内に絶縁膜の形成を行わないので、トレンチの形状は必ずしも下に凸となるような形状とならなくてもよい。トレンチ内に絶縁膜が形成される場合には、その領域に角があるとその絶縁膜部分に電界が集中するので、下に凸の形状にする必要がある。
【０１１２】
ｐ型層３６Ａは、ｐ型ＳｉＣ層によって実現される。ｐ型層３６Ａは、ドーピング濃度が０．５×１０17／ｃｍ3以上１５×１０17／ｃｍ3以下程度に形成される。本参考形態におけるｐ型層３６Ａは、第１の実施の形態におけるｐ型層３６と同様にして形成される。具体的に述べると、ｐ型層３６Ａは、炭素原料として、減圧下でも成長可能な炭素原料、具体的には不飽和炭化水素もしくは有機シラン、またはこれらの両方を用いてエピタキシャル成長を行うことによって形成される。これによって、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ３３Ａに対しても、ｐ型層３６Ａを制御性良く形成することができる。ｐ型層３６Ａを形成するときのエピタキシャル成長は、トレンチ３３Ａの形状、たとえば幅Ｗ３および深さＤ３によっては、原料ガスがトレンチ３３Ａ内に有効に供給されるように、１Ｐａ以下の圧力で行うことが望ましい。
【０１１３】
以上のように本参考形態によれば、ＳｉＣ層であるｎ型ドリフト層３２に形成されたトレンチ３３Ａに対して、炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用いた１００Ｐａ以下の減圧下でのエピタキシャル成長によって、ｐ型層３６Ａが形成される。このように１００Ｐａ以下の減圧下での成膜であるので、前述の第１の実施の形態と同様に、幅がたとえば１μｍ前後またはそれ以下であるような微細なトレンチ３３Ａに対しても、ｐ型層３６Ａを制御性良く形成することができる。これによって、微細なトレンチ３３Ａに対して、埋込み層としてｐ型層３６Ａを再現性良く形成することができる。このように微細な構造を制御性良く形成することができるので、素子特性の向上を図ることができる。
【０１１４】
このように本参考形態では、第１の参考形態および第１の実施の形態と同様に、半導体層であるｐ型層３６Ａの成膜時の圧力を下げ、さらに温度も下げている。これによって、成膜を、供給律速ではなく、反応律速、すなわち熱分解律速または熱反応律速とし、微細なトレンチにも制御性良く堆積を行えるように成長速度を下げている。
【０１１５】
トレンチを半導体で完全に埋込む場合、成膜時の圧力および温度が高いと、トレンチ内での供給原料の反応生成物が底まで到達せず、底部に空洞ができるような形状となってしまう。
【０１１６】
これに対し、本参考形態では、成膜時の圧力を下げ、さらに温度も下げているので、前述のように微細なトレンチに対しても制御性良く堆積を行うことができる。
【０１１７】
また、本参考形態ではＭＯＳＦＥＴに適用した例を示したが、前述の第１の実施の形態と同様に、ｐｎダイオードおよびショットキ障壁ダイオードにも適用することが可能である。
【符号の説明】
【０１１８】
１，３０，３０Ａ  半導体装置、１１，３１  ｎ型半導体基板、１２，３２  ｎ型ドリフト層、１３，３８  ｐ型ボディ領域、１４，３９  ｎ型ソース領域、１５  コンタクト領域、１６，３３，３３Ａ  トレンチ、１７  チャネル層、１８，４０  ゲート絶縁膜、１９，４１  ゲート電極、２０，４２  層間絶縁膜、２１，４３  ソース電極、２２，４４  ドレイン電極、２３，４５  配線電極、３４  エピタキシャル層、３５  埋込み絶縁膜、３６，３６Ａ  ｐ型半導体層、３７  ｎ型半導体層。
【図１】
0005501684.tif 000002
【図２】
0005501684.tif 000003
【図３】
0005501684.tif 000004
【図４】
0005501684.tif 000005
【図５】
0005501684.tif 000006
【図６】
0005501684.tif 000007
【図７】
0005501684.tif 000008
【図８】
0005501684.tif 000009
【図９】
0005501684.tif 000010
【図１０】
0005501684.tif 000011
【図１１】
0005501684.tif 000012