(57)【特許請求の範囲】
【請求項１】
金属層を形成した後に、レジストの塗布、露光、現像、及び加熱による硬化を順次行ってから、金属層のエッチングを行う半導体装置の金属配線形成方法において、
レジストの加熱よる硬化は、レジストをそれぞれ加熱する第１ポストベーク工程及び第２ポストベーク工程を含み、
第１ポストベークの後に、レジストの温度を常温に戻してから第２ポストベークに移行し、
第２ポストベーク工程では、レジストの昇温時の温度勾配を１００℃／分以上にしたことを特徴とする半導体装置の金属配線形成方法。
【請求項２】
第１ポストベーク工程では、レジストを１６０℃乃至１９０℃に１分乃至３分の間加熱することを特徴とする請求項１に記載の半導体装置の金属配線形成方法。
【請求項３】
第２ポストベーク工程では、レジストを１６０℃乃至１９０℃に２０分乃至３０分の間加熱することを特徴とする請求項１に記載の半導体装置の金属配線形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の金属配線形成方法に関する。
【０００２】
【従来の技術】
この種の従来の金属配線形成方法は、例えば図４（ａ）乃至（ｆ）に示すそれぞれの工程を含んでいる。ここでは、まず図４（ａ）に示す様に、半導体ウエハ１０１上に酸化膜１０２を形成し、フォトリソグラフィー法及びエッチングにより酸化膜１０２を選択的に除去して、酸化膜１０２に各開口部１０２ａを形成する。更に、各開口部１０２ａを通じて不純物を拡散し、各拡散層１０３を形成する。
【０００３】
次に、図４（ｂ）に示す様に、ＥＢ蒸着法又はスパッタ蒸着法により金属層１０４を形成する。
【０００４】
この後に、例えば２００℃に２０分間加熱して、乾燥処理を施してから、図４（ｃ）に示す様に、レジスト膜１０５を形成する。このとき、酸化膜１０２と金属層１０４からなる下地の層に形成された段差の高さよりも、レジスト膜１０５を厚くして、段差部分でのレジスト膜１０５の膜切れを防ぐ。
【０００５】
更に、ホットプレート又はオーブンを用いて、レジスト膜１０５を例えば１０５℃に９０秒間加熱するというプレベークを行う。そして、レジスト膜１０５にマスクを被せて、レジスト膜１０５を露光してから、レジスト膜１０５に現像処理を施す。これにより、図４（ｄ）に示す様に、レジスト膜１０５の露光された領域のみが除去され、レジスト膜１０５がパターニングされる。
【０００６】
次に、ホットプレートを用いて、パターニングされたレジスト膜１０５を１２０℃乃至１４０℃に１分乃至２分間加熱するという第１ポストベーク工程を行い、レジスト膜１０５を硬化させる。ここで、レジスト膜１０５の仕上がりの状態を検査する。この検査の後に、レジスト膜１０５を１４０℃乃至１６０℃に２０分乃至３０分間再度加熱するという第２ポストベーク工程を行い、レジスト膜１０５を軟化させ、その密着性を向上させる。そして、図４（ｅ）に示す様に、ウエットエッチングにより金属層１０４をパターニングにして、金属層１０４の配線パターンを形成する。最後に、図４（ｆ）に示す様に、レジスト膜１０５を除去する。
【０００７】
【発明が解決しようとする課題】
ところで、図５（ａ）に示す様に、金属層１０４の段差部分１０４ａにおいては、金属層１０４の厚みが該段差部分１０４ａの下方で薄くなっており、この段差部分１０４ａが逆テーパ状に形成され、かつ溝１０４ｂが形成される。図５（ｂ）に示す様に、金属層１０４の溝１０４ｂには、レジスト膜１０５が侵入し難く、このために溝１０４ｂ内が空洞となる。この状態で、金属層１０４をウエットエッチングすると、図５（ｃ）に示す様に、薬液が溝１０４ｂに浸入して、金属層１０４が溝１０４ｂの周辺で除去される。この結果、図５（ｄ）及び（ｅ）に示す様に、溝１０４ｂの部分で、金属層１０４の配線パターンが細くなって、断線が生じる。
【０００８】
この様な現象は、レジスト膜１０５の密着性が良好でないことに起因する。この密着性は、レジスト膜１０５を加熱する第１及び第２ポストベーク工程により左右される。また、本発明の発明者は、温度の高低だけでなく、昇温時の温度勾配を適宜に設定することにより、レジスト膜の良好な密着性の実現が可能であることを突き止めた。
【０００９】
しかしながら、従来の第１及び第２ポストベーク工程においては、温度の高低を管理するに過ぎずないため、レジスト膜１０５の良好な密着性を実現するには至らなかった。
【００１０】
特に、従来の第２ポストベーク工程においては、例えば図３（ｂ）のグラフに示す様に常温２０℃から１４０℃に達するまでに、１０分という長い時間が費やされ、温度勾配が１２℃／分程度であった。これは、多数（例えば２５枚）のウエハをＡＬ（アルミニウム）キャリアにセットした状態で、ウエットエッチングを行うので（バッチ処理）、同じ状態で、第２ポストベーク工程を行う必要があり、十分に大きな容量のオーブンが適用され、オーブン内の昇温に長時間が費やされるためである。
【００１１】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、昇温時の温度勾配を適宜に設定することにより、レジスト膜の密着性を向上させることが可能な半導体装置の金属配線形成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明は、金属層を形成した後に、レジストの塗布、露光、現像、及び加熱による硬化を順次行ってから、金属層のエッチングを行う半導体装置の金属配線形成方法において、レジストの加熱よる硬化は、レジストをそれぞれ加熱する第１ポストベーク工程及び第２ポストベーク工程を含み、第１ポストベークの後に、レジストの温度を常温に戻してから第２ポストベークに移行し、第２ポストベーク工程では、レジストの昇温時の温度勾配を１００℃／分以上にしている。
【００１３】
本発明によれば、レジストの昇温時の温度勾配を急峻にしている。この様な加熱方法により、レジストの密着性が格段に向上し、レジストが金属層の溝にまで浸入する。これは、レジストの昇温時の温度勾配を急峻にすると、レジストの硬化がその表面から内部へと順次進行し、これによってレジストが金属層の溝に浸入し易くなるためと考えられる。
【００１４】
また、本発明においては、レジストの昇温時の温度勾配は、１００℃／分以上である。この様に昇温時の温度勾配を１００℃／分以上に設定すれば、レジストの密着性を確実に向上させることができる。
【００１５】
更に、レジストの加熱による硬化の工程は、第１ポストベーク工程と、第２ポストベーク工程とを含んでいる。そして、第１ポストベーク工程では、レジストを１６０℃乃至１９０℃に１分乃至３分の間加熱する。また、第２ポストベーク工程では、レジストを１６０℃乃至１９０℃に２０分乃至３０分の間加熱する。
【００１６】
この様な第１及び第２ポストベーク工程における温度と時間の設定により、レジストの密着性をより確実に向上させることができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００１８】
図１（ａ）乃至（ｄ）及び図２（ｅ）乃至（ｇ）は、本発明の半導体装置の金属配線形成方法の一実施形態を示している。本実施形態では、まず半導体ウエハ１上に、例えば膜厚８００ｎｍの酸化膜２を形成し、フォトリソグラフィー法及びエッチングにより酸化膜２を選択的に除去して、酸化膜２に各開口部２ａを形成する。更に、各開口部２ａを通じて不純物を拡散し、各拡散層３を形成する。各拡散層３の形成に際し、各拡散層３上に、膜厚２００ｎｍの酸化膜が形成される。この結果、半導体ウエハ１上に、厚い部分で膜厚が８００ｎｍ、薄い部分で膜厚が２００ｎｍ、段差の高さが６００ｎｍの酸化膜２が形成される。
【００１９】
次に、図１（ｂ）に示す様に、ＥＢ蒸着法又はスパッタ蒸着法により金属層４を形成する。例えば、金属層４は、膜厚が１．１μｍのＡＬ−Ｓｉである。このとき、酸化膜２の段差部分で、金属層４に溝４ｂが形成される。
【００２０】
この後に、例えば２００℃に２０分間加熱して、乾燥処理を施してから、図１（ｃ）に示す様に、レジスト膜５を形成する。このとき、酸化膜２と金属層４からなる下地の層に形成された段差の高さよりも、レジスト膜５を厚くして、段差部分でのレジスト膜５の膜切れを防ぐ。例えば、レジスト膜５は、膜厚が１．３μｍのネガレジストである。
【００２１】
更に、ホットプレート又はオーブンを用いて、レジスト膜５を例えば１０５℃に９０秒間加熱するというプレベークを行う。そして、レジスト膜５にマスクを被せて、レジスト膜５を露光してから、レジスト膜５に現像処理を施す。これにより、図１（ｄ）に示す様に、レジスト膜５の露光された領域のみが除去され、レジスト膜５がパターニングされる。
【００２２】
次に、ホットプレートを用いて、パターニングされたレジスト膜５を加熱する第１ポストベーク工程を行う。例えば、ワンライン方式のデベロッパーにおいて、先のレジスト膜５の現像に引き続き、ホットプレートを用いて、第１ポストベーク工程を行う。第１ポストベーク工程においては、ホットプレートの温度を１６０℃乃至１９０℃に設定し、加熱時間を１分乃至３分に設定する。例えば、レジスト膜５を１７０℃で２分間加熱する。そして、レジスト膜５の仕上がりの状態を検査する。
【００２３】
この検査の後に、オーブンを用いて、レジスト膜５を加熱する第２ポストベーク工程を行う。第２ポストベーク工程においては、加熱温度を１６０℃乃至１９０℃に設定し、加熱時間を２０分乃至３０分に設定する。例えば、レジスト膜５を温度１７５℃で２５分間加熱する。更に、昇温時の温度勾配を１００℃／分に設定する。図３（ａ）のグラフは、昇温時の温度勾配１００℃／分で、温度１７５℃までの加熱を行い、この温度１７５℃を２５分間保持してから、温度を下降させたときの温度変化を示している。
【００２４】
温度の測定は、オーブンの表示温度によらず、半導体ウエハ１に熱電対を直接設け、この熱電対により行う。これにより、レジスト膜５の温度及び温度勾配を正確に設定することが可能になる。また、多数のウエハをキャリアにセットした上で、ウエットエッチングを行うので（バッチ処理）、同じ状態で、第２ポストベーク工程を行う必要がある。しかしながら、容量の大きなオーブンを用いると、温度勾配を１００℃／分まで引き上げることができないので、本実施形態では、バッチ処理を行うのに最低限必要な容量のクリーンオーブンを採用し、これにより１００℃／分の温度勾配を達成した。
【００２５】
この様に第２ポストベーク工程においては、レジスト膜５の加熱温度及び加熱時間だけでなく、昇温時の温度勾配を適宜に設定したので、図２（ｅ）に示す様に、レジスト膜５が金属層４の溝４ｂに浸入して、レジスト膜５が金属層４に完全に密着する。これは、昇温時の温度勾配を急峻な１００℃／分に設定したことから、レジスト膜５の硬化がその表面から内部へと順次進行し、これによってレジスト膜５が金属層４の溝４ｂに浸入し易くなるためと考えられる。
【００２６】
こうしてレジスト膜５を金属層４に密着させてから、図２（ｆ）に示す様に、ウエットエッチングにより金属層４をパターニングにして、金属層４の配線パターンを形成する。このとき、金属層４の溝４ｂにレジスト膜５が充填されているので、薬液が金属層４の溝４ｂに浸入することはなく、この溝４ｂの部分で金属層４が必要以上にエッチングされずに済み、配線パターンが断線せずに済む。最後に、図２（ｇ）に示す様に、レジスト膜５を除去する。
【００２７】
本実施形態の金属配線形成方法を光ＩＣの製造工程に適用したところ、配線パターンの断線不良率が０％であった。また、配線パターンをＳＭＥ（走査型電子顕微鏡）で観察したところ、配線パターンの異常を確認することができなかった。これに対して、図４に示す従来の方法では、図５に示す現象が度々生じて、配線パターンが断線し、配線パターンの断線不良率が３０％であった。
【００２８】
尚、本発明は、上記実施形態に限定されるものでなく、多様に変形することができる。例えば、第２ポストベーク工程において、レジスト膜５を温度１７５℃で２５分間加熱し、昇温時の温度勾配を１００℃／分に設定しているが、温度、時間及び温度勾配は、１６０℃乃至１９０℃の範囲、２０分乃至３０分の範囲、１００℃／分以上の範囲でそれぞれ適宜に設定しても構わない。また、第２ポストベーク工程だけでなく、第１ポストベーク工程においても、昇温時の温度勾配を１００℃／分以上に設定しても構わない。
【００２９】
【発明の効果】
以上説明した様に本発明によれば、レジストの昇温時の温度勾配を急峻にしている。この様な加熱方法により、レジストの密着性が格段に向上し、レジストが金属層の溝にまで浸入する。このため、金属層のエッチングに際し、該溝の部分に薬液が浸入することはなく、該溝の部分で金属層が必要以上にエッチングされずに済み、金属層の配線パターンが断線せずに済む。
【図面の簡単な説明】
【図１】  （ａ）乃至乃至（ｄ）は、本発明の金属配線形成方法の一実施形態における各工程を示す図である。
【図２】  （ｅ）乃至（ｇ）は、図１の（ｄ）に引き続く本実施形態における他の各工程を示す図である。
【図３】  （ａ）は本実施形態におけるレジスト膜の温度変化を示すグラフであり、（ｂ）は従来例におけるレジスト膜の温度変化を示すグラフである。
【図４】  （ａ）乃至（ｆ）は、従来の形成方法の各工程を示す図である。
【図５】  （ａ）乃至（ｅ）は、従来の形成方法において断線不良が発生する過程を示す図である。
【符号の説明】
１  半導体ウエハ
２  酸化膜
３  拡散層
４  金属層
５  レジスト膜
【図１】
0003725416.tif 000002
【図２】
0003725416.tif 000003
【図３】
0003725416.tif 000004
【図４】
0003725416.tif 000005
【図５】
0003725416.tif 000006