(57)【特許請求の範囲】
【請求項１】
主走査方向の画素密度が一定で副走査方向の画素密度が複数設定可能な電子写真方式の画像形成装置において、副走査方向の画素密度に対応した割合で主走査方向及び／又は副走査方向の画素を強制的に白画素に変換する手段を備えたことを特徴とする画像形成装置。
【請求項２】
前記主走査方向の強制的に白画素に変換される画素の割合を、副走査に複数設定可能な画素密度の内のより低い画素密度が設定されている場合により高くする手段と、前記副走査方向の強制的に白画素に変換される画素の割合を、副走査方向に複数設定可能な画素密度の内のより高い画素密度が設定されている場合により高くする手段とを備えたことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記主走査方向の画素を強制的に白画素に変換する手段は、処理対象となる画素が少なくとも副走査方向の隣接する２画素において異なる位置にすべくなしてあることを特徴とする請求項２に記載の画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子写真方式の画像形成装置に関し、特にその現像剤（トナー）を節約する機能（トナーセーブ機能）を備えた画像形成装置に関する。
【０００２】
【従来の技術】
電子写真方式の画像形成装置では、感光体上に形成された静電潜像に現像剤であるトナーを選択的に吸着させてトナー顕像として現像し、それを用紙上に転写した後に加熱・加圧して用紙上に定着させる。ところで、トナーは比較的高価であるため、また個人ユーザにとっては頻繁な交換は煩わしいため、たとえば文字情報のみを印字する場合には美しい印字状態が得られなくても読めればよいという考え方もあり、特に個人ユーザにとってはトナーを節約可能であることが望ましい。
【０００３】
上述のような事情から、従来市販されているファクシミリ装置，コピー装置等に組み込まれている電子写真方式の画像形成装置では、いわゆる画素の間引き、即ち黒画素の白画素への変換を行なうことによりトナーを節約出来るトナーセーブ機能が一般的に備えられている。
【０００４】
【発明が解決しようとする課題】
ところで、ファクシミリ装置では規格により数種類の画像密度、より具体的には線密度、即ち副走査方向の密度が定められているが、従来の電子写真方式の画像形成装置においては画像の線密度には拘らずに一定の規則で画素の間引きを行なってトナーを節約するようになっている。このため、画像密度によってはそれ程にはトナーの節約にならない場合があり、また場合によっては非常に見苦しくなる場合もあった。
【０００５】
本発明はこのような問題点に鑑みてなされたものであり、画像密度の相違に応じて画素を間引く規則を変換することにより、それぞれの画像密度に対応した最適なトナーの節約を行ない得る画像形成装置の提供を目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る画像形成装置は、主走査方向の画素密度が一定で副走査方向の画素密度が複数設定可能な電子写真方式の画像形成装置であって、副走査方向の画素密度に対応した割合で主走査方向及び／又は副走査方向の画素を強制的に白画素に変換する手段を備えたことを特徴とする。
【０００７】
このような本発明の画像形成装置では、主走査方向の画素密度が一定である場合に、副走査方向の画素密度に対応した割合で主走査方向及び／又は副走査方向の画素が強制的に白画素に変換されるため、副走査方向の画素密度に応じて現像剤であるトナーが効率よく節約される。
【０００８】
また本発明に係る画像形成装置では、上述の構成において、主走査方向の強制的に白画素に変換される画素の割合を、副走査に複数設定可能な画素密度の内のより低い画素密度が設定されている場合により高くする手段と、副走査方向の強制的に白画素に変換される画素の割合を、副走査方向に複数設定可能な画素密度の内のより高い画素密度が設定されている場合により高くする手段とを備えたことを特徴とする。
【０００９】
このような本発明の画像形成装置では、副走査方向に複数設定可能な画素密度の内のより低い画素密度が設定されている場合、換言すれば主走査方向の画素密度が副走査方向の画素密度に比して相対的に高い場合には、主走査方向の強制的に白画素に変換される画素の割合がより高くされ、副走査方向に複数設定可能な画素密度の内のより高い画素密度が設定されている場合、換言すれば副走査方向の画素密度が主走査方向の画素密度に比して相対的に高い場合には、副走査方向の強制的に白画素に変換される画素の割合がより高くされる。
【００１０】
更に本発明に係る画像形成装置では、上述の構成に加えて、主走査方向の画素を強制的に白画素に変換する手段が、処理対象となる画素が少なくとも副走査方向の隣接する２画素において異なる位置になるように処理することを特徴とする。
【００１１】
このような本発明の画像形成装置では、処理対象となる画素が少なくとも副走査方向の隣接する２画素において異なる位置になるため、副走査方向に直線状の白線が発生することが防止される。
【００１２】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。図１は本発明に係る電子写真方式の画像形成装置をファクシミリ装置の記録部として利用した場合のブロック図である。
【００１３】
図１において、参照符号１はファクシミリ装置の制御部として機能するCPU(中央処理装置) を示しており、このファクシミリ装置全体の動作を制御するためのプログラム等を予め記憶したROM (Read Only Memory)２と、CPU １による制御に必要なデータ及び制御動作時に一時記憶が必要なデータ等を記憶するための記憶手段として機能するRAM(Random Access Memory) ３とが接続されている。
【００１４】
また、CPU １にはNCU (Network Control Unit)４, モデム５が接続されている。NCU ４は、CPU １により制御されて、回線Ｌとこのファクシミリ装置との接続を制御すると共に、通信相手の電話番号に応じたダイヤルパルスを送出する機能及び着信を検出する機能を有している。なお、回線Ｌは図示されていない一般公衆電話回線に接続されている。モデム５は、送受信データの変復調、具体的には本来はデジタル信号である送信データをアナログの音声信号に変調してNCU ４を介して回線Ｌへ送出し、また逆に回線ＬからNCU ４を介して受信したアナログの音声信号をディジタル信号に復調する。
【００１５】
CPU １には更に、読取部６, 画像メモリ７, コーデック８, 記録部９, 操作部10, 表示部11等が接続されている。
【００１６】
読取部６はたとえば CCDイメージセンサ等のスキャナにより原稿画像の読み取りを行なう。画像メモリ７は、読取部６が読み取った画データを記憶し、また外部から回線Ｌ及びモデム５を介して受信した画データを記憶する。コーデック８は、送信すべき画データを符号化し、また受信した画データを復号化する。記録部９は、本発明の画像形成装置であって詳細は後述するが、受信画データまたは読取部６が読み取った画データを記録紙（用紙）上に印字することにより記録してハードコピー出力を行なう手段として機能する。操作部10は電話番号等の数字を入力するためのテンキー, ワンタッチキー, 短縮キー, 種々の動作を指示するための操作キー等で構成されている。表示部11は、操作部10の操作により入力された電話番号，記録部９の現像器内のトナー残量等の種々の情報をソフトコピー出力して表示する CRTディスプレイまたはLCD(液晶表示装置) 等で構成されている。
【００１７】
次に、本発明の画像形成装置である記録部９について説明する。記録部９はCPU １とはコーデック91を介して接続されている。記録部９それ自体は従来の電子写真方式の画像形成装置と同様の現像装置, 感光体ドラム, 定着装置等を備えているが、図１では感光体ドラム上に静電潜像を形成するための手段である LEDプリントヘッド90のみを示してある。
【００１８】
参照符号900 はゲート回路であり、参照符号901, 902, 903 はいずれも間引回路である。ゲート回路900 及び間引回路901, 902, 903 にはコーデック91から画像データDATAとビデオクロックVCLOCKとが与えられており、またセレクタ910 からの制御信号も与えられている。なお、間引回路901, 902, 903 には水平同期信号HSYNC も与えられている。セレクタ910 はCPU １により制御されてゲート回路900 及び間引回路901, 902, 903 の内のいずれか一つを動作状態に制御する。
【００１９】
ゲート回路900 は、動作状態に制御されている場合には、コーデック91から出力される画データDATAを間引きせずにビデオクロックVCLOCKに同期してそのまま出力する。間引回路901 は、動作状態に制御されている場合には、コーデック91から出力される画データDATAの画素の内の３画素につき１画素を強制的に白画素に変換して間引く機能を有しており、その結果得られた変換後の画データをビデオクロックVCLOCKに同期して出力する。間引回路902 は、動作状態に制御されている場合には、コーデック91から出力される画データDATAの画素の内の４画素につき１画素を強制的に白画素に変換して間引く機能を有しており、その結果得られた変換後の画データをビデオクロックVCLOCKに同期して出力する。間引回路903 は、動作状態に制御されている場合には、コーデック91から出力される画データDATAの画素の内の５画素につき１画素を強制的に白画素に変換して間引く機能を有しており、その結果得られた変換後の画データをビデオクロックVCLOCKに同期して出力する。
【００２０】
なお、間引回路901, 902, 903 には水平同期信号HSYNC も与えられているが、これはそれぞれの間引回路901, 902, 903 において新たに水平同期信号HSYNC が入力される都度、間引きの対象となる画素を変更するためである。具体的には、たとえば間引回路901 は上述のように、コーデック91から出力される画データDATAの画素の内の３画素につき１画素を強制的に白画素に変換して間引くが、たとえば１ページの画像の印字を開始する最初のラインに関しては３画素の内の最初の画素を強制的に白画素に変換し、次に水平同期信号HSYNC が入力された場合、即ち２番目のラインに関しては３画素の内の第２番目の画素を強制的に白画素に変換し、更に次に水平同期信号HSYNC が入力された場合、即ち３番目のラインに関しては３画素の内の第３番目の画素を強制的に白画素に変換する。以下、３ライン単位で３画素の内の第１の画素，第２の画素，第３の画素というように順次的に間引きの対象となる画素をずらせてゆく。
【００２１】
他の間引回路902, 903に関しても同様に、たとえば間引回路902 であれば、４ライン単位で４画素の内の第１の画素，第２の画素，第３の画素，第４の画素というように順次的に間引きの対象となる画素をずらせてゆき、間引回路903 であれば、５ライン単位で５画素の内の第１の画素，第２の画素，第３の画素，第４の画素，第５の画素というように順次的に間引きの対象となる画素をずらせてゆく。
【００２２】
なお、ゲート回路900 及び間引回路901, 902, 903 はいずれも非動作状態に制御されている場合には信号”０”を出力する。
【００２３】
また、参照符号800 はゲート回路であり、参照符号801, 802, 803 はいずれも間引回路である。ゲート回路800 及び間引回路801, 802, 803 には水平同期信号HSYNC が与えられており、またセレクタ810 からの制御信号も与えられている。セレクタ810 はCPU １により制御されてゲート回路800 及び間引回路801, 802, 803 の内のいずれか一つを動作状態に制御する。
【００２４】
ゲート回路800 は、動作状態に制御されている場合には、ラインの間引きを行なわない信号、具体的には信号”１”を水平同期信号HSYNC の各周期に同期してその１周期の期間にわたって出力する。間引回路801 は、動作状態に制御されいる場合には、２ラインにつき１ラインの全てを強制的に白画素に変換して間引く信号、具体的には水平同期信号HSYNC の２周期を１単位として１周期に信号”１”を、他の１周期に信号”０”をそれぞれ出力する。間引回路802 は、動作状態に制御されいる場合には、３ラインにつき１ラインの全てを強制的に白画素に変換して間引く信号、具体的には水平同期信号HSYNC の３周期を１単位として１周期に信号”０”を、他の２周期に信号”１”をそれぞれ出力する。間引回路803 は、動作状態に制御されいる場合には、４ラインにつき１ラインの全てを強制的に白画素に変換して間引く信号、具体的には水平同期信号HSYNC の３周期を１単位として１周期に信号”０”を、他の３周期に信号”１”をそれぞれ出力する。
【００２５】
なお、ゲート回路800 及び間引回路801, 802, 803 はいずれも非動作状態に制御されている場合には信号”０”を出力する。
【００２６】
参照符号905 及び805 はいずれも４入力のORゲートであり、参照符号93は２入力の ANDゲートである。ORゲート905 はゲート回路900,間引回路901, 902, 903 の出力を入力し、OR演算を行なった結果の信号を ANDゲート93へ出力する。また、ORゲート805 はゲート回路800,間引回路801, 802, 803 の出力を入力し、OR演算を行なった結果の信号を ANDゲート93へ出力する。 ANDゲート93は両ORゲート905, 805の出力を入力し、 AND演算を行なった結果の信号を LEDプリントヘッド90へ出力する。
【００２７】
LEDプリントヘッド90にはライン状に LED発光素子が配列されており、 ANDゲート93から入力される1 ライン分の画データの信号”１”に応じて発光し、図示されていない感光体ドラム上に静電潜像を形成する。
【００２８】
次に、上述のような本発明の画像形成装置の動作、具体的には LEDプリントヘッド90による感光体ドラム上への静電潜像形成時の画データの間引きのためのCPU １による制御について、図２のフローチャートを参照して説明する。
【００２９】
ところで、ファクシミリ装置による印字は前述した如く、主走査方向のライン状の印字が連続的に反復されることにより行なわれるが、トナーを節約するためには主走査方向のライン中の画素を間引く手法とラインそのものを間引く手法とがあり、目的に応じていずれか一方を用いることも、両者を併せて用いることも可能である。本実施の形態においては、ファクシミリ画データの密度、より具体的にはライン密度に応じて両者を併用することにする。
【００３０】
なお、ファクシミリ通信においては、画像密度はノーマルモード, ファインモード, スーパーファインモードの３モードが規格化されており、主走査方向はいずれのモードにおいても８ドット（画素）／mmであるが、副走査方向はノーマルモードでは3.85ライン／mm, ファインモードでは 7.7ライン／mm, スーパーファインモードでは15.4ライン／mmであり、写真モードではスーパーファインモードと同密度でいわゆるディザ処理が行なわれる。
【００３１】
まず、CPU １はトナーセーブモードが設定されているか否かを調べる (ステップS11)。このトナーセーブモードとは、通常はユーザの任意による選択操作により設定されるモードであり、印字品質の低下を承知の上でユーザが選択することにより、トナーの節約が可能になる。なお、現像装置内のトナー残量が検出可能な構成である場合には、CPU １がトナー残量を検出することにより自動的にトナーセーブモードを実行するようにしてもよいことは言うまでもない。
【００３２】
トナーセーブモードが設定されていない場合には (ステップS11 で”NO”) 、CPU １はゲート回路900 及びゲート回路800 が動作状態になるように両セレクタ910, 810を制御する。これにより、画像メモリ７に記憶されているファクシミリ符号データがコーデック91により１ライン単位でドット状の画データDATAに変換されてゲート回路900 からそのままORゲート905 に入力される。なお、間引回路901, 902, 903 からの出力は”０”になる。従ってこの場合には、ORゲート905 は、４入力への入力信号をOR演算して結果的にはコーデック91から出力された画データDATAがそのまま ANDゲート93へ出力されて印字処理される (ステップS17)。
【００３３】
同時に、セレクタ810 はゲート回路800 のみを動作状態にして水平同期信号HSYNC の各周期の期間において信号”１”を出力させる。なお、間引回路801, 802, 803 からの出力は”０”になる。従って、ORゲート902 では、４入力への入力信号をOR演算して結果的には水平同期信号HSYNC の各周期の期間において信号”１”を出力する。
【００３４】
以上により、 ANDゲート93はコーデック91から出力された画データDATAをそのまま ANDゲート93へ出力するので、全く間引きされない画データDATAが LEDプリントヘッド90に与えられる。
【００３５】
ステップS11 においてトナーセーブモードが設定されていた場合には、CPU １はその画データDATAがいずれの印字モードであるかを判断する (ステップS12)。スーパーファインモードである場合には、CPU １は間引回路903 と間引回路801 とを動作状態にするようにゲート回路900 及び800 を制御する (ステップS13)。これにより、コーデック91により１ライン単位で変換されたドット状の画データDATAの内の５画素につき１画素が間引回路903 により間引きされてORゲート905 に入力される。なお、前述のように、間引回路903 は５ラインを１単位としてそれぞれのラインにおける間引き対象の画素を順次的に１画素ずつずらせる。
【００３６】
一方、ゲート回路900 及び間引回路901, 902からの出力は”０”になる。従って、ORゲート905 では、４入力への入力信号をOR演算して結果的にはコーデック91から出力された画データDATAの内の５画素につき１画素が間引かれたデータを ANDゲート93へ出力する。
【００３７】
同時に、セレクタ810 は間引回路801 のみを動作状態にして水平同期信号HSYNC の２周期につき１周期の期間のみ信号”１”を出力させる。なお、ゲート回路800,間引回路802, 803からの出力は”０”になる。従って、ORゲート805 からも同様に水平同期信号HSYNC の２周期につき１周期の期間のみ信号”１”が出力される。
【００３８】
以上により、 ANDゲート93からはORゲート905 の出力、即ちコーデック91から出力された画データDATAの各ラインの内の５画素につき１画素が間引かれると共に、ORゲート905 から出力される２ラインの内の１ラインのデータのみが LEDプリントヘッド90に与えられて印字処理される (ステップS17)。
【００３９】
ステップS12 においてファインモードであったと判断された場合には、CPU １は間引回路902 と間引回路802 とを動作状態にするようにゲート回路900 及び800 を制御する (ステップS14)。これにより、コーデック91により１ライン単位で変換されたドット状の画データDATAの内の４画素につき１画素が間引回路902 により間引きされてORゲート905 に入力される。なお、前述のように、間引回路902 は４ラインを１単位としてそれぞれのラインにおける間引き対象の画素を順次的に１画素ずつずらせる。
【００４０】
一方、ゲート回路900 及び間引回路901, 903からの出力は”０”になる。従って、ORゲート905 では、４入力への入力信号をOR演算して結果的にはコーデック91から出力された画データDATAの内の４画素につき１画素が間引かれたデータを ANDゲート93へ出力する。
【００４１】
同時に、セレクタ810 は間引回路802 のみを動作状態にして水平同期信号HSYNC の３周期につき２周期の期間のみ信号”１”を出力させる。なお、ゲート回路800,間引回路801, 803からの出力は”０”になる。従って、ORゲート805 からも同様に水平同期信号HSYNC の３周期につき２周期の期間のみ信号”１”が出力される。
【００４２】
以上により、 ANDゲート93からはORゲート905 の出力、即ちコーデック91から出力された画データDATAの各ラインの内の４画素につき１画素が強制的に白画素に変換されると共に、ORゲート905 から出力される３ラインの内の１ラインの全てのデータが白画素に変換されて LEDプリントヘッド90に与えられて印字処理される (ステップS17)。
【００４３】
ステップS12 においてノーマルモードであったと判断された場合には、CPU １は間引回路901 と間引回路803 とを動作状態にするようにゲート回路900 及び800 を制御する (ステップS15)。これにより、コーデック91により１ライン単位で変換されたドット状の画データDATAの内の３画素につき１画素が間引回路901 により間引きされてORゲート905 に入力される。なお、前述のように、間引回路901 は３ラインを１単位としてそれぞれのラインにおける間引き対象の画素を順次的に１画素ずつずらせる。
【００４４】
一方、ゲート回路900 及び間引回路902, 903からの出力は”０”になる。従って、ORゲート905 では、４入力への入力信号をOR演算して結果的にはコーデック91から出力された画データDATAの内の３画素につき１画素が間引かれたデータを ANDゲート93へ出力する。
【００４５】
同時に、セレクタ810 は間引回路803 のみを動作状態にして水平同期信号HSYNC の４周期につき３周期の期間信号”１”を出力させる。なお、ゲート回路800,間引回路801, 802からの出力は”０”になる。従って、ORゲート805 からも同様に水平同期信号HSYNC の４周期につき３周期の期間信号”１”が出力される。
【００４６】
以上により、 ANDゲート93からはORゲート905 の出力、即ちコーデック91から出力された画データDATAの各ラインの内の３画素につき１画素が強制的に白画素に変換されると共に、ORゲート905 から出力される４ラインの内の１ラインの全てのデータが白画素に変換されて LEDプリントヘッド90に与えられて印字処理される (ステップS17)。
【００４７】
ステップS12 において写真モードであったと判断された場合には、CPU １は間引回路901 と間引回路802 とを動作状態にするようにゲート回路900 及び800 を制御する(ステップS16)。これにより、コーデック91により１ライン単位で変換されたドット状の画データDATAの内の３画素につき１画素が間引回路901 により間引きされてORゲート905 に入力される。なお、ゲート回路900 及び間引回路902, 903からの出力は”０”になる。従って、ORゲート905 では、４入力への入力信号をOR演算して結果的にはコーデック91から出力された画データDATAの内の３画素につき１画素が間引かれたデータを ANDゲート93へ出力する。
【００４８】
同時に、セレクタ810 は間引回路802 のみを動作状態にして水平同期信号HSYNC の３周期につき２周期の期間信号”１”を出力させる。なお、ゲート回路800,間引回路801, 803からの出力は”０”になる。従って、ORゲート805 からも同様に水平同期信号HSYNC の３周期につき２周期の期間信号”１”が出力される。
【００４９】
以上により、 ANDゲート93からはORゲート905 の出力、即ちコーデック91から出力された画データDATAの各ラインの内の３画素につき１画素が強制的に白画素に変換されると共に、ORゲート905 から出力される３ラインの内の１ラインの全てのデータが白画素に変換されて LEDプリントヘッド90に与えられて印字処理される (ステップS17)。
【００５０】
なお、上述の実施の形態においてはファクシミリ装置に本発明の画像形成装置を適用した場合について説明したが、一般的な複写装置等にも本発明は適用可能であり、また本発明の画像形成装置が適用されている装置それぞれにおける画像密度に応じて間引きの割合、即ち強制的に白画素に変換される画素の割合を変更することが可能である。また上記実施の形態においては LEDプリントヘッドを使用しているが、通常のレーザービームを使用する方式であってもよい。
【００５１】
【発明の効果】
以上に詳述した用に本発明に係る画像形成装置によれば、主走査方向の画素密度が一定である場合に、副走査方向の画素密度に対応した割合で主走査方向及び／又は副走査方向の画素が強制的に白画素に変換されるため、副走査方向の画素密度に応じて現像剤であるトナーが効率よく節約される。
【００５２】
また、本発明の画像形成装置によれば、副走査方向に複数設定可能な画素密度の内のより低い画素密度が設定されている場合、具体的には主走査方向の画素密度が副走査方向の画素密度に比して相対的に高い場合には、主走査方向の強制的に白画素に変換される画素の割合がより高くなり、副走査方向に複数設定可能な画素密度の内のより高い画素密度が設定されている場合、換言すれば副走査方向の画素密度が主走査方向の画素密度に比して相対的に高い場合には、副走査方向の強制的に白画素に変換される画素の割合がより高くなるため、印字品質が相対的に保持される。
【００５３】
更に、本発明の画像形成装置によれば、処理対象となる画素が少なくとも副走査方向の隣接する２画素において異なる位置になるため、副走査方向に直線状の白線が発生することが防止される。
【図面の簡単な説明】
【図１】本発明に係る電子写真方式の画像形成装置をファクシミリ装置の記録部として利用した場合のファクシミリ装置の構成例を示すブロック図である。
【図２】本発明の画像形成装置による印字動作時の制御手順を示すフローチャートである。
【符号の説明】
１  CPU 、９  記録部、90   LEDプリントヘッド、900   ゲート回路、
901, 902, 903   間引回路、801, 802, 803   間引回路。
【図１】
0003653928.tif 000002
【図２】
0003653928.tif 000003