(57)【特許請求の範囲】
【請求項１】
入力映像信号を、前記入力映像信号の垂直走査周期を単位としてＮ分の１（Ｎは２以上の整数）に時間軸圧縮するステップと、前記時間軸圧縮された映像信号を、前記入力映像信号の垂直走査周期内で前記Ｎ回繰り返す倍速映像信号を生成するステップと、前記倍速映像信号の表示領域の水平走査ラインの一部において、前記倍速映像信号から前記繰り返し回数を低減させた間引き映像信号を生成するステップと、前記間引き映像信号を発生するために前記倍速映像信号の前記Ｎ回繰り返しのうち１回以上で水平走査ラインの一部の映像を消去する制御信号を生成するステップとを有することを特徴とする映像表示方法。
【請求項２】
入力映像信号を、前記入力映像信号の垂直走査周期を単位としてＮ分の１（Ｎは２以上の整数）に時間軸圧縮する手段と、前記時間軸圧縮された映像信号を、同期信号と共に前記入力映像信号の垂直走査周期内で前記Ｎ回繰り返す倍速映像信号に変換する倍速映像信号発生手段を有する映像表示装置であって、前記倍速映像信号の表示領域の水平走査ラインの一部において前記倍速映像信号から前記繰り返し回数を低減させた間引き映像信号を発生する手段と、前記間引き映像信号を発生するために前記倍速映像信号の前記Ｎ回繰り返しのうち１回以上で水平走査ラインの一部の映像を消去する制御信号を発生する制御手段とを具備することを特徴とする映像表示装置。
【請求項３】
前記間引き映像信号発生手段は、前記制御手段によって発生される制御信号によって黒レベルの映像信号を発生させる手段であることを特徴とする請求項２記載の表示装置。
【請求項４】
前記制御手段は、前記倍速信号発生手段から垂直同期信号を入力し、前記Ｎ分の１に分周した出力信号を出力するフリップフロップ回路と、前記倍速信号発生手段から水平同期信号を入力し、所定のパルス幅を有するパルスを生成するモノマルチバイブレータと、および前記フリップフロップ回路の出力信号と、前記モノマルチバイブレータの出力信号の論理積を求めるアンド回路とから構成されたことを特徴とする請求項３記載の表示装置。
【請求項５】
前記制御手段は、前記倍速信号発生手段から出力される水平同期信号に同期し、水平同期期間内に１定のパルス幅を持つパルスを出力する手段と、前記倍速信号発生手段から出力される垂直同期信号に同期し、前記垂直同期信号の前記Ｎ回毎にパルスを出力する手段と、前記２つのパルスの出力の論理積を演算する手段とを有することを特徴とする請求項３記載の表示装置。
【請求項６】
前記倍速映像信号と前記間引き映像信号の内の少なくとも１つの映像信号の大きさを調節するゲイン制御回路を備えたことを特徴とする請求項２記載の表示装置。
【請求項７】
倍速映像を表示する表示領域と間引き映像を表示する表示領域の輝度が同程度になるように、映像信号の大きさを調節するゲイン制御回路を備えたことを特徴とする請求項６記載の表示装置。
【請求項８】
請求項１記載の表示方法により映像を表示することを特徴とするテレビジョン受像機。
【請求項９】
請求項２から７のいずれか記載の表示装置を備えたテレビジョン受像機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、倍速映像信号と、倍速映像信号を１フィールドおきに間引いた間引き映像信号を生成し、同一画面上に倍速映像と間引き映像とを同時に表示する表示方法、表示装置及びテレビジョン受像機に関するものである。
【０００２】
【従来の技術】
通常の標準テレビジョン信号、例えばＮＴＳＣまたはＰＡＬ等は、毎秒６０枚または５０枚のフィールドで構成されている。これらの方式の映像信号を表示した場合には表示画面にはいくらかのフリッカの存在が認められている。そこで、従来よりこのフリッカが目立たないフリッカレステレビジョン受像機が販売されている。
【０００３】
図５に示す従来のフリッカレステレビジョン受像機において、チューナ・検波回路２０は放送信号を増幅し検波する。倍速信号発生回路２１は、その信号を、入力映像信号の水平および垂直走査周波数を２倍に変換する。以後、その変換された映像信号を倍速映像信号と呼び、テレビジョン受像機が倍速映像信号に基づいて表示する映像を倍速映像と呼ぶ。
【０００４】
すなわち、フリッカレステレビジョン受像機においては、同一映像が１／５０秒間または１／６０秒間に２回繰り返し表示されることにより、毎秒のフィールド数が、通常の２倍の１００枚または１２０枚に変換されており、垂直偏向周波数は、通常の２倍の１００Ｈｚまたは１２０Ｈｚである。このテレビジョン受像機で倍速映像信号を表示することによって、フリッカが低減される。
【０００５】
元来、テレビジョン受像機のフリッカは、特定の環境ではユーザにとって気付き難い特性を有する。従って、フリッカレステレビジョン受像機が有するその特長を訴求する為には、フリッカレステレビジョン受像機と従来のテレビジョン受像機を横に並べ、両者を同時に比較出来るようにする必要があった。
【０００６】
【発明が解決しようとする課題】
しかしユーザは標準テレビジョン受像機とフリッカレステレビジョン受像機の画面を比較してその両者の画質の差を認識する機会があるとは限らない。むしろ、フリッカレステレビジョン受像機の画面だけを見てその画質の善し悪しを判断するのが一般的である。その為、フリッカレス映像の画質の良さがユーザにとって判り難いという問題点があった。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明は同一画面上に倍速映像と間引き映像とを同時に表示することができるフリッカレス表示装置やテレビジョン受像機を提供し、１台のテレビジョン受像機だけで、フリッカレスの効果を認識させることができ、フリッカレステレビジョン受像機における画質の良さを、ユーザに訴求し易くしたものである。
【０００８】
【発明の実施の形態】
（実施の形態１）
本発明の第１の実施形態におけるテレビジョン受像機について、図１、図２Ａ〜Ｅ、図３を用いて詳細に説明する。図１は本発明の第１の実施形態におけるテレビジョン受像機のブロック構成図を示す。第１の実施形態におけるテレビジョン受像機はチューナ・検波回路１、倍速信号発生回路２、間引き映像信号発生発生回路３および制御回路４で構成される。制御回路４はフリップフロップ回路 ５、モノマルチバイブレータ６およびアンド回路７で構成される。
【０００９】
第１の実施形態におけるテレビジョン受像機には、従来のフリッカレステレビジョン受像機の構成に、間引き映像信号発生発生回路３と制御回路４が追加されている。
【００１０】
図１において、チューナ・検波回路１は放送信号を増幅し検波し、その出力信号を倍速信号発生回路２へ出力する。倍速信号発生回路２は、入力映像信号の水平および垂直走査周波数を２倍に変換するとともに映像信号を１／２に時間軸圧縮することによって、もとの映像信号のフィールド周期内で、上記圧縮された同一映像を繰り返し２回表示するための倍速映像信号として間引き映像信号発生回路３へ出力する。
【００１１】
ここで、垂直同期信号の表現を以下のように規定しておく。示された数字はＮＴＳＣの例である。通常元の映像信号がインタレース信号であるので、垂直同期にはフィールド（１／６０秒）とフレーム（１／３０秒）の概念が存在する。一方倍速映像信号に変換することによって、垂直同期には新フィールド（１／１２０秒）、新フレーム（１／６０秒）が生じる。間引き映像信号発生回路３は、制御回路４から出力される制御信号Ｓ５に応じて、入力された倍速映像信号の代わりに、新１フィールドおきに黒レベルのみの映像信号を出力する。
【００１２】
即ち間引き映像信号発生回路３は入力された倍速映像を新１フィールドおきに消去する回路である。以後、倍速映像に対して新１フィールド毎に間引き処理を行い、フィールド周波数を新１フィールドの１／２とすることによって通常の６０Ｈｚに変換した映像を間引き映像と呼び、間引き映像を表示するための映像信号を間引き映像信号と呼ぶ。
【００１３】
以下、第１の実施形態におけるテレビジョン受像機の動作について図２Ａ〜図２Ｅを用いて説明する。倍速信号発生回路２は、垂直同期信号Ｓ１をフリップフロップ回路 ５へ出力する。フリップフロップ回路 ５は、入力した垂直同期信号Ｓ１を１／２に分周し、図２Ｂのような出力信号Ｓ３をアンド回路７へ出力する。
【００１４】
同時に、倍速信号発生回路２は、図２Ｃのような水平同期信号Ｓ２をモノマルチバイブレータ６へ出力する。モノマルチバイブレータ６は、入力した水平同期信号Ｓ２に基づいて、水平走査期間の半分の期間に“ｈｉｇｈ”のパルスを生成し、図２Ｄのような出力信号Ｓ４をアンド回路７へ出力する。“ｈｉｇｈ”の期間Ｔ６と“ｌｏｗ”の期間Ｔ７はいずれも１水平走査期間の５０％である。
【００１５】
アンド回路７は、入力されたＳ３およびＳ４の両信号の論理積を演算し、図２Ｅのような論理積Ｓ５を出力する。論理積Ｓ５は間引き映像信号発生回路３が間引き映像信号を生成するための制御信号である。以上の制御信号は、適当なクロック信号をカウンタで計数する事によっても得られることは言うまでもない。
【００１６】
以上のようにして生成された制御信号Ｓ５の波形は、図２Ｅに示すように、１垂直走査期間おきに、垂直走査期間Ｔ２を通して“ｌｏｗ”を示す。一方、制御信号Ｓ５が１垂直走査期間を通して“ｌｏｗ”を示さない垂直走査期間Ｔ１では、制御信号Ｓ５は“ｈｉｇｈ”を示す映像消去期間Ｔ６と“ｌｏｗ”を示す正常映像期間Ｔ７をからなる。言い換えれば制御信号Ｓ５が１垂直走査期間を通して“ｌｏｗ”を示さない期間Ｔ１では、１水平走査期間の半分の期間“ｈｉｇｈ”であり、残りは“ｌｏｗ“である。
【００１７】
間引き映像信号発生回路３は、この制御信号Ｓ５が“ｌｏｗ”の正常映像期間Ｔ７及び垂直走査期間Ｔ２には、入力する倍速映像信号をそのまま通過させて出力する。そして、間引き映像信号発生回路３は、この制御信号Ｓ５が“ｈｉｇｈ”である映像消去期間Ｔ６には、入力する倍速映像信号を消去して、黒レベルの映像信号を出力する。制御信号Ｓ５は、間引き映像信号発生回路３に入力される。
【００１８】
間引き映像信号発生回路３は、制御信号Ｓ５が“ｈｉｇｈ”を示す期間は倍速映像信号を消去する。図２Ｄにおいて、モノマルチバイブレータ６の出力Ｓ４が“ｈｉｇｈ”を示す期間は、映像消去期間Ｔ６で示される。
【００１９】
図３に、テレビジョン受像機における表示映像の様子を示す。図３において、Ｘ軸とＹ軸とはそれぞれ、表示される映像の横方向と縦方向を示し、Ｔ軸は、映像の表示順序に対応する時間方向を示す。
【００２０】
映像Ａ１と映像Ａ２とは、倍速変換により２回繰り返し表示された同一の映像である。破線で示された領域３４は、間引き映像信号発生回路３の働きによって映像Ａ１の半分が消去されていることを示し、図２Ｄに示される映像消去期間Ｔ６に対応する。実線で示された領域３５は、映像Ａ２のすべてが表示されることを示し、図２Ｄに示されるようにモノマルチバイブレータ６の出力Ｓ４が“ｌｏｗ”を示す正常映像期間Ｔ７に対応しており、この期間に倍速映像がテレビジョン受像機に表示される。
【００２１】
このように、新１フィールドおきに水平走査期間の半分の期間は映像が消去され、残りの半分は表示される。図３において、映像Ｂ１と映像Ｂ２、映像Ｃ１と映像Ｃ２はそれぞれ、倍速変換により２回繰り返し表示された同一の映像である。すなわち、領域３７も領域３５と同様に映像の半分は消去され、残りの半分の映像は表示される。フィールド３６、３８は映像が消去されないフィールドであり、画面全体が表示される。
【００２２】
以上説明したように、本実施の形態によれば、２倍に変換された垂直走査周波数に関する新１フィールドおきに１水平走査期間の半分の期間、映像を消去することにより、テレビジョン受像機の画面の半分には同一映像が２回繰り返し表示されるとともに１秒間に１２０枚の映像が表示され、他の半分は１秒間に６０枚の映像が表示される。
【００２３】
すなわち、疑似的に６０Ｈｚの垂直走査周波数とするために偏向回路を何ら変更せずに、同一画面に倍速映像と間引き映像の両方の表示を行うことができる。入力映像信号がＰＡＬ／ＳＥＣＡＭ方式の場合にはフィールド周期を１／５０秒として上記と同等の関係が成立する。
【００２４】
なお、制御回路４はマイクロコンピュータのハードウエア、ソフトウエアによっても実現することができることは言うまでもない。
【００２５】
また、倍速映像信号が、Ｎ回（Ｎは２以上の整数）の繰り返し回数を有する信号であり、間引き映像信号が、倍速映像信号における繰り返し回数を少なくとも１回低減させた信号である場合でも、同様の効果が得られる。
【００２６】
（実施の形態２）
図４は本発明の第２の実施形態におけるテレビジョン受像機のブロック構成図を示す。本実施の形態が第１の実施形態と異なる点は、間引き映像信号発生回路３の出力信号を入力とするゲイン制御回路７０を備え、制御回路７４がモノマルチバイブレータの出力信号Ｓ４をゲイン制御回路７０へ出力する点である。図１と同一参照符号のブロックは実施形態１と同じ構成および動作であるので説明は省略する。
【００２７】
第１の実施形態で説明したように、倍速映像を表示する領域では間引き映像を表示する領域と比較して単位時間当り２倍だけ多く走査される。従って平均輝度は倍速映像の方が間引き映像よりも高い。
【００２８】
そこで、倍速映像の輝度と間引き映像の輝度とが同じになるように、ゲイン制御回路７０において、表示映像の輝度に対するゲインを調節する必要がある。制御回路７４は、倍速映像と間引き映像を表示する領域に相当する表示時間（図３におけるＴ６及びＴ７）を示す制御信号Ｓ４をゲイン制御回路７０へ出力する。制御回路７４は制御信号Ｓ４をゲイン制御回路７０に出力する点で、図１の制御回路４と相違するが、それ以外は両者は同じ構成で同じ動作をする。
【００２９】
本実施の形態においても、図３に示されるように期間Ｔ６には間引き映像を、期間Ｔ７では倍速映像を表示するが、ゲイン制御回路７０において、期間Ｔ７でのゲインを期間Ｔ６でのゲインより２、３割低く設定すれば、２つの映像の輝度が同程度となる。
【００３０】
以上述べたように、本発明はテレビジョン受像機の同一画面上に倍速映像と間引き映像とを同時に表示できるようにしたものであり、フリッカをなくすことによる画質改善の効果を一般ユーザが容易に認識することができる。
【００３１】
なお、以上ではインターレースのまますなわち、フィールドの概念を保ったままで倍速変換するシステムにおいて、表示される映像の一部を１フィールドおきに間引する例を述べたが、インターレースからノンインターレースへ変換して、すべてをフレームとする倍速変換システムにおいて、表示される映像の一部を１フレームおきに間引きしてもよいことはいうまでもない。１フレームおきに間引きする場合も、以上述べたのと同様な方法で倍速映像信号と間引き映像信号を同一画面に表示出来る。
【００３２】
また以上では映像消去期間Ｔ６と正常映像期間Ｔ７とは各５０％としたが、５０％以外でもよい。
【００３３】
また以上ではテレビジョン受像機に関して詳しく述べたが、フリッカレスの要求はテレビジョン受像機に求められているのみならず、パソコンモニター等のその他の表示装置にも求められており、本発明はテレビジョン受像機以外にも適用可能であることはいうまでもない。このように本発明は他に各種の変形例が可能である。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態におけるテレビジョン受像機のブロック構成図
【図２】  本発明の第１の実施の形態における各ブロックの信号波形図
【図３】本発明の第１の実施の形態における各フィールド毎の画面を示す図
【図４】本発明の第２の実施の形態におけるテレビジョン受像機のブロック構成図
【図５】従来のフリッカレステレビジョン受像機のブロック構成を示す図
【符号の説明】
１、１１  チューナ・検波回路
２、１２  倍速信号発生回路
３、１３  間引き映像信号発生回路
４、７４  制御回路
５  フリップフロップ回路
６  モノマルチバイブレータ
７  アンド回路
３４  映像が消去される領域
３５  映像が表示される領域
３６  次のフィールド
３７、３８  続くフィールド
７０  ゲイン制御回路
【図１】
0003642181.tif 000002
【図２】
0003642181.tif 000003
【図３】
0003642181.tif 000004
【図４】
0003642181.tif 000005
【図５】
0003642181.tif 000006