(57)【特許請求の範囲】
【請求項１】
基板側から順に、電流信号を増幅する増倍層、前記増倍層内部の電界を緩和する電界緩和層、上層のエッチングの際に前記電界緩和層がエッチングされないようにするエッチングストップ層、光信号を電流信号に変換する光吸収層が積層し、
前記光吸収層は、前記エッチングストップ層上にてメサ状に形成され、
少なくとも前記光吸収層の側壁面は、半導体よりなる半導体保護膜で覆われ、
前記エッチングストップ層は、第１導電型半導体ないしノンドープ半導体よりなり、
前記電界緩和層は、前記第１導電型半導体とは逆導電型の第２導電型半導体よりなり、
前記エッチングストップ層は、ノンドープＩｎＰ、ｎ−型ＩｎＰ、ｎ型ＩｎＰ、ノンドープＩｎＧａＡｓＰ、ｎ−型ＩｎＧａＡｓＰ、及びｎ型ＩｎＧａＡｓＰのいずれか１つよりなることを特徴とするアバランシェフォトダイオード。
【請求項２】
前記半導体保護膜は、ＩｎＰよりなることを特徴とする請求項１記載のアバランシェフォトダイオード。
【請求項３】
前記エッチングストップ層のキャリア濃度ｎは、前記エッチングストップ層の層厚をｄとし、前記エッチングストップ層の比誘電率をεｒとし、エッチングストップ層のバンドギャップをＥｇとし、真空誘電率をε０とし、単位電荷量をｑとすると、
『ｎ≦２・εｒ・ε０・Ｅｇ／（ｑ・ｄ２）』を満たす範囲にあることを特徴とする請求項１又は２記載のアバランシェフォトダイオード。
【請求項４】
前記倍増層は、ｎ型ＩｎＡｌＡｓ、ｎ−型ＩｎＡｌＡｓ、及びノンドープＩｎＡｌＡｓのいずれか１つよりなり、
前記電界緩和層は、ｐ型ＩｎＡｌＡｓ又はｐ型ＩｎＡｌＧａＡｓよりなり、
前記光吸収層は、ｐ−型ＩｎＧａＡｓ又はｐ型ＩｎＧａＡｓよりなることを特徴とする請求項１乃至３のいずれか一に記載のアバランシェフォトダイオード。
【請求項５】
前記電界緩和層と前記エッチングストップ層との間に配されるとともに、前記電界緩和層と前記エッチングストップ層との間のバンドの不連続性を緩和するバンド不連続緩和層を有することを特徴とする請求項１乃至４のいずれか一に記載のアバランシェフォトダイオード。
【請求項６】
前記バンド不連続緩和層は、ｎ−型ＩｎＡｌＡｓＰ層、又は、ｎ−型ＩｎＡｌＡｓ／ｎ−型ＩｎＰ超格子層、若しくは、ｐ型ＩｎＡｌＡｓ／ｎ−型ＩｎＰ超格子層よりなることを特徴とする請求項５記載のアバランシェフォトダイオード。
【請求項７】
少なくとも前記エッチングストップ層から前記倍増層までの層は、前記基板上にてメサ状に形成されるとともに、前記光吸収層が形成された領域よりも大きい領域に形成されていることを特徴とする請求項１乃至６のいずれか一に記載のアバランシェフォトダイオード。
【請求項８】
少なくとも前記エッチングストップ層から前記倍増層までの層の側壁面、及び前記半導体保護膜は、誘電体よりなる誘電体保護膜で覆われていることを特徴とする請求項７記載のアバランシェフォトダイオード。
【請求項９】
前記増倍層上にキャップ層及びコンタクト層を介してｐ電極が設けられ、
前記基板の表面の所定の領域上にｎ電極が設けられ、
前記基板の裏面に反射防止膜が設けられていることを特徴とする請求項１乃至８のいずれか一に記載のアバランシェフォトダイオード。
【請求項１０】
前記増倍層上にキャップ層及びコンタクト層を介してｐ電極が設けられ、
前記基板の裏面上にｎ電極が設けられていることを特徴とする請求項１乃至８のいずれか一に記載のアバランシェフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アバランシェ倍増現象を利用して光を検出するアバランシェフォトダイオードに関し、特に、ブレークダウン電圧特性の変動量が小さいアバランシェフォトダイオードに関する。
【背景技術】
【０００２】
加入者系光通信システムやデータ通信システムにおいては、ギガビット応答速度を有し、かつ、低コストなアバランシェフォトダイオード（avalanche photodiode：ＡＰＤ）が要求されている。このような素子には、素子構造が簡易で量産性・低コスト性に優れ、かつ、高信頼である、といった性能・特徴が必要である。
【０００３】
このような性能・特徴の実現をめざした従来のＡＰＤの一例として、図１３に示すようなＡＰＤが知られている（特許文献１参照）。このＡＰＤでは、第２導電型半導体電界緩和層４４（ｐ＋型ＩｎＰ）をエッチングストップ層として用い、表面の不安定な狭バンドギャップの半導体ＩｎＧａＡｓ（第２導電型半導体光吸収層４５）を直接パッシベーション膜４１０（ＳｉＮ、ポリイミド等））に接触させないように、選択的にメサ構造（第２導電型半導体光吸収層４５、第２導電型半導体キャップ層４６、及び第２導電型半導体コンタクト層４７の積層体をテーブル状に形成した構造）に加工・該メサ構造の形成領域の外周をバンドギャップが大きく安定な半導体保護膜（再成長半導体層４９（ＩｎＡｌＡｓ）で覆った後、パッシベーション膜４１０（ＳｉＮ、ポリイミド等））で覆った構造とすることで、長期信頼性を確保している。また、特許文献２でも、酸化しやすいＡｌを含むアバランシェ倍増層（ＡｌＩｎＡｓ）上にエッチングストップ層（ＩｎＰ）を形成し、アバランシェ倍増層（ＡｌＩｎＡｓ）を露出させないよう選択的にメサ構造に加工して、該メサ構造の形成領域の外周を保護膜（パッシベーション膜；ＳｉＮｘ等）で覆った構造とすることで、信頼性等を確保している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３１３１３１号公報
【特許文献２】特開２００５−３２８０３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は、本発明において与えられる。
【０００６】
従来のＡＰＤ（図１３参照）では、第２導電型半導体電界緩和層４４（ｐ＋型ＩｎＰ）が、事実上、第２導電型半導体光吸収層４５（ｐ−型ＩｎＧａＡｓ）のメサ構造形成時のエッチングストップ層として作用する構造であるため、製造プロセスの途中や、素子完成後の通電時に、ブレークダウン電圧（Ｖｂｒ）特性が変動しやすい。これは、以下の理由による。
【０００７】
電界調整に寄与する層（電界緩和層、及び、それに隣接するエッチングストップ層）として、ｐ型ＩｎＰ層を用いる場合、半導体保護膜（主にＭＯＣＶＤで形成）／誘電体保護膜（主にｐ−ＣＶＤで形成でするＳｉＮ）を形成する際に、発生するＨ（水素）ラジカルがメサ構造に侵入するが、そのＨ（水素）ラジカルのパッシベーション効果によりｐ濃度の低下が発生しやすい。これにより、電界緩和量が変動（減少）し、Ｖｂｒ特性が変動しやすくなる。もともと、電界緩和量はバンドギャップの小さい光吸収層の電界強度が、トンネル暗電流が顕著にならない範囲となるように設定されているので、この電界緩和量が変動（減少）するということは、Ｖｂｒの変化と連動して、暗電流の増加の原因となる。さらに、プロセス完成後の通電工程・実使用時の通電によって、Ｈ（水素）によるパッシベーション状態が変化しやすいので、通電後のＶｂｒや暗電流が無視し得ない程度に変動するという問題があった。
【０００８】
したがって、従来においては、ギガビット応答特性・高信頼性で、ブレークダウン電圧特性の変動量が小さいメサ型のアバランシェフォトダイオードを得ることができなかった。
【課題を解決するための手段】
【０００９】
本発明の一視点においては、アバランシェフォトダイオードにおいて、基板側から順に、電流信号を増幅する増倍層、前記増倍層内部の電界を緩和する電界緩和層、上層のエッチングの際に前記電界緩和層がエッチングされないようにするエッチングストップ層、光信号を電流信号に変換する光吸収層が積層し、前記光吸収層は、前記エッチングストップ層上にてメサ状に形成され、少なくとも前記光吸収層の側壁面は、半導体よりなる半導体保護膜で覆われ、前記エッチングストップ層は、第１導電型半導体ないしノンドープ半導体よりなり、前記電界緩和層は、前記第１導電型半導体とは逆導電型の第２導電型半導体よりなり、前記エッチングストップ層は、ノンドープＩｎＰ、ｎ−型ＩｎＰ、ｎ型ＩｎＰ、ノンドープＩｎＧａＡｓＰ、ｎ−型ＩｎＧａＡｓＰ、及びｎ型ＩｎＧａＡｓＰのいずれか１つよりなることを特徴とする。
【００１０】
本発明の前記アバランシェフォトダイオードにおいて、前記半導体保護膜は、ＩｎＰよりなることが好ましい。
【００１１】
本発明の前記アバランシェフォトダイオードにおいて、前記エッチングストップ層のキャリア濃度ｎは、前記エッチングストップ層の層厚をｄとし、前記エッチングストップ層の比誘電率をεｒとし、エッチングストップ層のバンドギャップをＥｇとし、真空誘電率をε０とし、単位電荷量をｑとすると、『ｎ≦２・εｒ・ε０・Ｅｇ／（ｑ・ｄ２）』を満たす範囲にあることが好ましい。
【００１２】
本発明の前記アバランシェフォトダイオードにおいて、前記倍増層は、ｎ型ＩｎＡｌＡｓ、ｎ−型ＩｎＡｌＡｓ、及びノンドープＩｎＡｌＡｓのいずれか１つよりなり、前記電界緩和層は、ｐ型ＩｎＡｌＡｓ又はｐ型ＩｎＡｌＧａＡｓよりなり、前記光吸収層は、ｐ−型ＩｎＧａＡｓ又はｐ型ＩｎＧａＡｓよりなることが好ましい。
【００１３】
本発明の前記アバランシェフォトダイオードにおいて、前記電界緩和層と前記エッチングストップ層との間に配されるとともに、前記電界緩和層と前記エッチングストップ層との間のバンドの不連続性を緩和するバンド不連続緩和層を有することが好ましい。
【００１４】
本発明の前記アバランシェフォトダイオードにおいて、前記バンド不連続緩和層は、ｎ−型ＩｎＡｌＡｓＰ層、又は、ｎ−型ＩｎＡｌＡｓ／ｎ−型ＩｎＰ超格子層、若しくは、ｐ型ＩｎＡｌＡｓ／ｎ−型ＩｎＰ超格子層よりなることが好ましい。
【００１５】
本発明の前記アバランシェフォトダイオードにおいて、少なくとも前記エッチングストップ層から前記倍増層までの層は、前記基板上にてメサ状に形成されるとともに、前記光吸収層が形成された領域よりも大きい領域に形成されていることが好ましい。
【００１６】
本発明の前記アバランシェフォトダイオードにおいて、少なくとも前記エッチングストップ層から前記倍増層までの層の側壁面、及び前記半導体保護膜は、誘電体よりなる誘電体保護膜で覆われていることが好ましい。
【００１７】
本発明の前記アバランシェフォトダイオードにおいて、前記増倍層上にキャップ層及びコンタクト層を介してｐ電極が設けられ、前記基板の表面の所定の領域上にｎ電極が設けられ、前記基板の裏面に反射防止膜が設けられていることが好ましい。
【００１８】
本発明の前記アバランシェフォトダイオードにおいて、前記増倍層上にキャップ層及びコンタクト層を介してｐ電極が設けられ、前記基板の裏面上にｎ電極が設けられていることが好ましい。
【発明の効果】
【００１９】
本発明の一視点によれば、保護膜（半導体保護膜；ＭＯＶＰＥ法、誘電体保護膜；ＣＶＤ法）を形成する際に、Ｈ（水素）ラジカルがメサ構造に侵入しても、電界緩和層・エッチングストップ層において、Ｈパッシベーションによるｐ濃度低下が発生しやすい材料であるｐ型ＩｎＰが存在しないので、電界緩和量が変動することがない。このため、ギガビット応答特性・高信頼性で、安定したブレークダウン電圧、暗電流特性が得られる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１に係るアバランシェフォトダイオードの構成を模式的に示した断面図である。
【図２】本発明の実施例１に係るアバランシェフォトダイオードにおけるキャップ層乃至バッファ層の間のポジションの伝導帯端及び価電子帯端のバンド構造を示した模式図である。
【図３】本発明の実施例１に係るアバランシェフォトダイオードの製造方法を模式的に示した第１の工程断面図である。
【図４】本発明の実施例１に係るアバランシェフォトダイオードの製造方法を模式的に示した第２の工程断面図である。
【図５】本発明の実施例２に係るアバランシェフォトダイオードの構成を模式的に示した断面図である。
【図６】本発明の実施例２に係るアバランシェフォトダイオードにおけるキャップ層乃至バッファ層の間のポジションの伝導帯端及び価電子帯端のバンド構造を示した模式図である。
【図７】本発明の実施例２に係るアバランシェフォトダイオードの製造方法を模式的に示した第１の工程断面図である。
【図８】本発明の実施例２に係るアバランシェフォトダイオードの製造方法を模式的に示した第２の工程断面図である。
【図９】本発明の実施例３に係るアバランシェフォトダイオードの構成を模式的に示した断面図である。
【図１０】本発明の実施例３に係るアバランシェフォトダイオードにおけるキャップ層乃至バッファ層の間のポジションの伝導帯端及び価電子帯端のバンド構造を示した模式図である。
【図１１】本発明の実施例３に係るアバランシェフォトダイオードの製造方法を模式的に示した第１の工程断面図である。
【図１２】本発明の実施例３に係るアバランシェフォトダイオードの製造方法を模式的に示した第２の工程断面図である。
【図１３】従来技術に係るアバランシェフォトダイオードの構成を模式的に示した断面図である。
【発明を実施するための形態】
【００２１】
本発明の実施形態に係るフォトダイオードでは、基板（図１の１１）側から順に、電流信号を増幅する増倍層（図１の１３）、前記増倍層内部の電界を緩和する電界緩和層（図１の１４）、上層のエッチングの際に前記電界緩和層がエッチングされないようにするエッチングストップ層（図１の１６）、光信号を電流信号に変換する光吸収層（図１の１７）が積層し、前記光吸収層は、前記エッチングストップ層上にてメサ状に形成され、少なくとも前記光吸収層の側壁面は、半導体よりなる半導体保護膜（図１の１１１）で覆われ、前記エッチングストップ層は、第１導電型半導体ないしノンドープ半導体よりなり、前記電界緩和層は、前記第１導電型半導体とは逆導電型の第２導電型半導体よりなり、前記エッチングストップ層は、ノンドープＩｎＰ、ｎ−型ＩｎＰ、ｎ型ＩｎＰ、ノンドープＩｎＧａＡｓＰ、ｎ−型ＩｎＧａＡｓＰ、及びｎ型ＩｎＧａＡｓＰのいずれか１つよりなる。
【実施例１】
【００２２】
本発明の実施例１に係るアバランシェフォトダイオードについて図面を用いて説明する。図１は、本発明の実施例１に係るアバランシェフォトダイオードの構成を模式的に示した断面図である。図２は、本発明の実施例１に係るアバランシェフォトダイオードにおけるキャップ層乃至バッファ層の間のポジションの伝導帯端及び価電子帯端のバンド構造を示した模式図である。
【００２３】
図１を参照すると、実施例１に係るアバランシェフォトダイオードは、光信号を電流信号に変換し、さらにその電流信号を増幅する機能が備わった半導体受光素子（フォトダイオード）である。このアバランシェフォトダイオードは、アバランシェ倍増現象を利用して光を検出する。このアバランシェフォトダイオードは、半導体基板１１上の第２メサ領域１１６に、半導体基板１１側から順に、バッファ層１２、増倍層１３、電界緩和層１４、エッチングストップ層１６が積層しており、エッチングストップ層１６上の第１メサ領域１１０（第２メサ領域１１６よりも小さい領域；受光領域）に、エッチングストップ層１６側から順に、光吸収層１７、キャップ層１８、コンタクト層１９が積層しており、光吸収層１７、キャップ層１８及びコンタクト層１９の側壁面ないしエッチングストップ層１６上が半導体保護膜１１１で覆われ、バッファ層１２、増倍層１３、電界緩和層１４、及びエッチングストップ層１６の側壁面、半導体保護膜１１１、並びにコンタクト層１９を含む半導体基板１１が誘電体保護膜１１２で覆われ、半導体基板１１に通ずる誘電体保護膜１１２の開口部にｎ電極１１３が形成され、コンタクト層１９に通ずる誘電体保護膜１１２の開口部にｐ電極１１４が形成され、半導体基板１１の裏面が反射防止膜１１５で覆われている。
【００２４】
半導体基板１１は、第１導電型半導体よりなる基板である。半導体基板１１には、バッファ層１２よりも第１導電型不純物濃度が高い第１導電型半導体が用いられ、例えば、ｎ＋型ＩｎＰを用いることができる。なお、半導体基板１１は、本発明の趣旨の構成をなしている場合、表面でｎ電極を取る構造においてはＳＩ基板（半絶縁性基板）を用いてもよい。
【００２５】
バッファ層１２は、半導体基板１１と増倍層１３との間の結晶成長開始表面からの物理的緩衝層である。バッファ層１２には、半導体基板１１よりも第１導電型不純物濃度が低い第１導電型半導体が用いられ、例えば、ｎ型ＩｎＰを用いることができる。
【００２６】
増倍層１３は、電界緩和層１４からの電流信号を増幅する層である。増倍層１３には、半導体基板１１及びバッファ層１２とは異なる種類の半導体（第１導電型ないしノンドープ半導体）が用いられ、例えば、ｎ型ＩｎＡｌＡｓ、ｎ−型ＩｎＡｌＡｓ、ノンドープＩｎＡｌＡｓを用いることができる。
【００２７】
電界緩和層１４は、増倍層１３内部の電界を緩和（変調）する層である。電界緩和層１４には、第２導電型半導体が用いられ、例えば、ｐ型ＩｎＡｌＡｓ、ｐ型ＩｎＡｌＧａＡｓを用いることができる。
【００２８】
エッチングストップ層１６は、コンタクト層１９、キャップ層１８、及び光吸収層１７をエッチングする際に、電界緩和層１４がエッチングされないようにするための層である。エッチングストップ層１６には、第１導電型半導体ないしノンドープ半導体が用いられ、例えば、ノンドープＩｎＰ、ｎ−型ＩｎＰ、ｎ型ＩｎＰ、ノンドープＩｎＧａＡｓＰ、ｎ−型ＩｎＧａＡｓＰ、ｎ型ＩｎＧａＡｓＰを用いることができる。
【００２９】
エッチングストップ層１６のキャリア濃度ｎは、エッチングストップ層１６の層厚をｄとし、エッチングストップ層１６の比誘電率をεｒとし、エッチングストップ層１６のバンドギャップをＥｇとし、真空誘電率をε０とし、単位電荷量をｑとすると、
『ｎ≦２・εｒ・ε０・Ｅｇ／（ｑ・ｄ２）』を満たす範囲にある。
【００３０】
光吸収層１７は、光を吸収することにより光信号を電流信号に変換する層である。光吸収層１７には、第１導電型に係るエッチングストップ層１６とは逆導電型の第２導電型半導体が用いられ、例えば、ｐ−型ＩｎＧａＡｓ、ｐ型ＩｎＧａＡｓを用いることができる。
【００３１】
キャップ層１８は、光吸収層１７の上面を覆う層である。キャップ層１８には、光吸収層１７よりも不純物濃度が高い第２導電型半導体が用いられ、例えば、ｐ型ＩｎＧａＡｓを用いることができる。
【００３２】
コンタクト層１９は、キャップ層１８上にてｐ電極１１４と接触する層である。コンタクト層１９には、キャップ層１８よりも不純物濃度が高い第２導電型半導体が用いられ、例えば、ｐ＋型ＩｎＧａＡｓを用いることができる。
【００３３】
第１メサ領域１１０は、第２メサ領域１１６内に配されるとともに、第２メサ領域１１６と同心となる円状の領域である。第１メサ領域１１０は、受光領域となる。
【００３４】
半導体保護膜１１１は、主に光吸収層１７、キャップ層１８及びコンタクト層１９の側壁面を保護する膜である。半導体保護膜１１１には、第１導電型ないし第２導電型ないしノンドープ半導体が用いられ、例えば、ノンドープＩｎＰ、約５×１０１６ｃｍ−３以下の低濃度ＩｎＰ、半絶縁性ＩｎＰを用いることができる。
【００３５】
誘電体保護膜１１２は、バッファ層１２、増倍層１３、電界緩和層１４、及びエッチングストップ層１６の側壁面、半導体保護膜１１１、並びにコンタクト層１９を含む半導体基板１１を保護する膜である。誘電体保護膜１１２には、誘電体が用いられ、例えば、ＳｉＮを用いることができる。
【００３６】
ｎ電極１１３は、半導体基板１１の表面側にて半導体基板１１と接触する電極である。ｎ電極１１３には、導体が用いられ、例えば、ＴｉＰｔＡｕの積層構造を用いることができる。
【００３７】
ｐ電極１１４は、コンタクト層１９と接触する電極である。ｐ電極１１４には、導体が用いられ、例えば、ＴｉＰｔＡｕの積層構造を用いることができる。
【００３８】
反射防止膜１１５は、半導体基板１１の表面側から入射した光の反射を防止する膜である。
【００３９】
第２メサ領域１１６は、第１メサ領域１１０を含むとともに、第１メサ領域１１０と同心となる円状の領域である。
【００４０】
以上のような実施例1に係るアバランシェフォトダイオードでは、増倍時に増倍層１４で発生した正孔が光吸収層１７の方向に走行する際、図２に示すように価電子帯端Ｅｖのヘテロ障壁が存在するものの、電界による加速によって障壁を通過できるので、２．５〜５Ｇｂ／ｓの高速応答も可能となる。
【００４１】
次に、本発明の実施例１に係るアバランシェフォトダイオードの製造方法について図面を用いて説明する。図３、図４は、本発明の実施例１に係るアバランシェフォトダイオードの製造方法を模式的に示した工程断面図である。なお、以下に示す材料及び厚さは一例である。
【００４２】
まず、ｎ＋型ＩｎＰよりなる半導体基板１１上に、半導体基板１１側から順に、ｎ型ＩｎＰよりなるバッファ層１２（約１μｍ）、ノンドープＩｎＡｌＡｓよりなる増倍層１３（０．２〜０．３μｍ）、ｐ型ＩｎＡｌＡｓよりなる電界緩和層１４（２０〜１００ｎｍ）、ｎ−型ＩｎＰよりなるエッチングストップ層１６（２０〜１００ｎｍ）、ｐ−型ＩｎＧａＡｓよりなる光吸収層１７（０．５〜２μｍ）、ｐ型ＩｎＧａＡｓよりなるキャップ層１８（約０．２μｍ）、ｐ＋型ＩｎＧａＡｓよりなるコンタクト層１９（約０．２μｍ）を、例えば、ＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）法によって積層する（ステップＡ１；図３（Ａ）参照）。
【００４３】
ここで、エッチングストップ層１６のキャリア濃度ｎは、エッチングストップ層１６の層厚をｄとし、エッチングストップ層１６の比誘電率をεｒとし、エッチングストップ層１６のバンドギャップをＥｇとし、真空誘電率をε０とし、単位電荷量をｑとすると、
『ｎ≦２・εｒ・ε０・Ｅｇ／（ｑ・ｄ２）』を満たす範囲にある。
【００４４】
一例として、エッチングストップ層１６がｎ−型ＩｎＰで厚さ１００ｎｍの場合、
『ｎ≦１．３×１０１７ｃｍ−３』であれば、上記範囲を満たす。
【００４５】
次に、受光領域（直径３０〜５０μｍ程度の円形）となる第１メサ領域１１０の外周にあるコンタクト層１９、キャップ層１８、及び光吸収層１７を選択的にエッチングすることにより除去する（ステップＡ２；図３（Ｂ）参照）。
【００４６】
ここで、ステップＡ２のエッチングでは、例えば、コンタクト層１９上の第１メサ領域１１０にフォトレジストを形成し、当該フォトレジストをマスクとして露出するコンタクト層１９、キャップ層１８、及び光吸収層１７を、エッチングストップ層１６が表れるまで選択的にエッチングし、その後、当該フォトレジストを除去する。
【００４７】
次に、光吸収層１７、キャップ層１８及びコンタクト層１９を含むエッチングストップ層１６上にノンドープＩｎＰよりなる半導体保護層１１１を、例えば、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy；有機金属気相成長エピタキシー）法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition；有機金属気相成長法）によって成膜（再成長）する（ステップＡ３；図３（Ｃ）参照）。これにより、第１メサ領域１１０における光吸収層１７、キャップ層１８及びコンタクト層１９の側壁面が半導体保護層１１１によりカバーされる。
【００４８】
次に、第１メサ領域１１０における半導体保護層１１１にコンタクト層１９に通ずる開口部（例えば、直径２０〜４０μｍ程度の円形状の開口部）を形成する（ステップＡ４；図４（Ａ）参照）。
【００４９】
なお、ステップＡ４において形成される開口部は、ｐ電極（図１の１１４）を形成するためのものである。また、当該開口部は、例えば、開口部を形成する領域以外の領域の半導体保護層１１１上にフォトレジストを形成し、当該フォトレジストをマスクとして露出する半導体保護層１１１を、コンタクト層１９が表れるまで選択的にエッチングし、その後、当該フォトレジストを除去することにより形成することができる。
【００５０】
次に、第２メサ領域１１６の外周にある半導体保護層１１１、エッチングストップ層１６、電界緩和層１４、増倍層１３、及びバッファ層１２を選択的にエッチングすることにより除去する（ステップＡ５；図４（Ｂ）参照）。
【００５１】
ここで、ステップＡ５のエッチングでは、例えば、コンタクト層１９を含む半導体保護層１１１上の第２メサ領域１１６にフォトレジスト（第１メサ領域１１０を含み第１メサ領域１１０と同心円状（直径３５〜５５μｍ）のフォトレジスト）を形成し、当該フォトレジストをマスクとして露出する半導体保護層１１１、エッチングストップ層１６、電界緩和層１４、増倍層１３、及びバッファ層１２を、半導体基板１１が表れるまで選択的にエッチングし、その後、当該フォトレジストを除去する。
【００５２】
次に、バッファ層１２、増倍層１３、電界緩和層１４、及びエッチングストップ層１６の側壁面、半導体保護膜１１１、並びにコンタクト層１９を含む半導体基板１１上にＳｉＮよりなる誘電体保護膜１１２を、例えば、ＣＶＤ（Chemical Vapor Deposition）法によって成膜し、その後、誘電体保護膜１１２の所定の領域に、半導体基板１１に通ずる開口部、及び、コンタクト層１９に通ずる開口部を形成し、その後、半導体基板１１に通ずる開口部にｎ電極１１３を形成するとともにコンタクト層１９に通ずる開口部にｐ電極１１４を形成する（ステップＡ６；図４（Ｃ）参照）。
【００５３】
ここで、ステップＡ６における開口部は、例えば、半導体基板１１に通ずる開口部、及び、コンタクト層１９に通ずる開口部を形成する領域以外の領域の誘電体保護膜１１２上にフォトレジストを形成し、当該フォトレジストをマスクとして露出する誘電体保護膜１１２を、半導体基板１１及びコンタクト層１９が表れるまで選択的にエッチングし、その後、当該フォトレジストを除去することにより形成することができる。
【００５４】
また、ステップＡ６におけるｎ電極１１３及びｐ電極１１４は、例えば、真空蒸着法などにより形成することができる。
【００５５】
最後に、半導体基板１１の裏面（第２メサ領域１１６を含む直径１５０μｍ程度の領域）を鏡面研磨し、その後、半導体基板１１の裏面上に反射防止膜１１５を形成して、実施例１に係るアバランシェフォトダイオードが完成する（ステップＡ７；図１参照）。
【００５６】
以上のようにして製造された実施例１に係るアバランシェフォトダイオードでは、ブレークダウン電圧Ｖｂｒ（暗電流が１０μＡで定義）が２０〜４５Ｖ、０．９Ｖｂｒのバイアスでの暗電流が４０ｎＡ程度以下の低暗電流で、かつ、ＧＨｚ応答特性が確認され、さらには、ブレークダウン電圧Ｖｂｒや、暗電流の経時的安定性も、例えば、プロセス途中、あるいは、プロセス完了後の１５０℃のエージングで５０００時間経過後もＶｂｒの変化や、暗電流の増加が全くない高信頼な特性が確認された。
【００５７】
実施例１によれば、半導体保護膜１１１（主にＭＯＶＰＥ；ノンドープＩｎＰ）／誘電体保護膜１１２（主にＣＶＤ：ＳｉＮ）を形成する際に、Ｈ（水素）ラジカルがメサ構造に侵入しても、電界緩和層１４及びエッチングストップ層１６において、Ｈパッシベーションによるｐ濃度低下が発生しやすい材料であるｐ型ＩｎＰが存在しないので、電界緩和量が変動することがない。このため、安定したブレークダウン電圧特性及び暗電流特性が得られる。
【００５８】
また、実施例１によれば、光吸収層１７としてｐ型半導体を用い、エッチングストップ層１６としてｐ型ＩｎＰの代わりに挿入されているｎ−型ＩｎＰ、ｎ−型ＩｎＧａＡｓＰ等のｎ−型半導体を用い、電界緩和層１４としてｐ型半導体を用い、増倍層１３としてｎ−型半導体を用い、エッチングストップ層１６のキャリア濃度ｎが
『ｎ≦２・εｒ・ε０・Ｅｇ／（ｑ・ｄ２）』を満たす範囲にある場合、電界緩和層１４とエッチングストップ層１６との間のｐｎ接合部では、ビルトインポテンシャル（ｐ型半導体とｎ型半導体の間の電位差）により空乏化するため、導電型にのみ着目すると光吸収層１７乃至増倍層１３の間は『ｐ／ｎ−／ｐ／ｎ−』のサイリスタ的配置であるが、実際の動作においてはサイリスタ的Ｉ−Ｖ特性を示さず、通常のダイオード的Ｉ−Ｖ特性を示す。このため、動作電圧が上昇するというような問題が発生しない。
【００５９】
以上のことから、実施例１に係るメサ型のアバランシェフォトダイオードによれば、簡易な構造で製造が容易で、ギガビット応答速度を有し、かつ、高信頼性であるとともに、通電時のブレークダウン電圧特性の変動量が小さいというメリットを有する。そのため、次世代の加入者系光通信システムやデータ通信システム用の半導体受光素子が実現できる。
【実施例２】
【００６０】
本発明の実施例２に係るアバランシェフォトダイオードについて図面を用いて説明する。図５は、本発明の実施例２に係るアバランシェフォトダイオードの構成を模式的に示した断面図である。図６は、本発明の実施例２に係るアバランシェフォトダイオードにおけるキャップ層乃至バッファ層の間のポジションの伝導帯端及び価電子帯端のバンド構造を示した模式図である。
【００６１】
実施例２に係るアバランシェフォトダイオードでは、実施例１に係るアバランシェフォトダイオードにおける電界緩和層（図１の１４）とエッチングストップ層（図１の１６）との間に相当する電界緩和層２４とエッチングストップ層２６との間に、バンド不連続緩和層２５を設けたものである（図５参照）。実施例２におけるバンド不連続緩和層２５を除く構成は、実施例１の構成部と同様である。
【００６２】
バンド不連続緩和層２５は、電界緩和層２４とエッチングストップ層２６との間のバンドの不連続性を緩和する層である。バンド不連続緩和層２５には、ノンドープ半導体又は第１導電型半導体が用いられ、単一組成の単層構造だけでなく、バンドギャップが電界緩和層２４からエッチングストップ層２６に向かって階段状に変化する多層構造、あるいは連続的に変化する層でもよく、例えば、ノンドープＩｎＡｌＡｓＰ、ｎ−型ＩｎＡｌＡｓＰ、ｎ−型ＩｎＡｌＡｓ／ｎ−型ＩｎＰ超格子層、ｐ型ＩｎＡｌＡｓ／ｎ−型ＩｎＰ超格子層を用いることができる。超格子層の場合、その量子準位を考慮したバンドギャップが電界緩和層２４からエッチングストップ層２６に向かって、階段的又は連続的に変化していればよい。なお、バンド不連続緩和層２５は、第２メサ領域２１６における電界緩和層２４とエッチングストップ層２６との間に配され、バンド不連続緩和層２５の側壁面が誘電体保護膜２１２に覆われている。
【００６３】
なお、従来のＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＧａＡｓ系アバランシェフォトダイオードに存在するバンド不連続緩和層は、光吸収層（ＩｎＧａＡｓ）で発生したキャリアが電界緩和層（ＩｎＧａＡｓＰ）を通じて増倍層（ＩｎＰ）側に走行する際の不連続緩和であるのに対して、実施例２のバンド不連続緩和層２５は、増倍層２３におけるアバランシェ増倍で発生したキャリアが電界緩和層２４を通じて光吸収層２７側に走行する際の電界緩和層／エッチングストップ層のバンド不連続を緩和するものである点が異なる。
【００６４】
以上のような実施例２に係るアバランシェフォトダイオードでは、実施例１（図２参照）に対して、増倍時に増倍層２４で発生した正孔が光吸収層２７の方向に走行する際、図６に示すように価電子帯端Ｅｖのヘテロ障壁がエッチングストップ層２６及びバンド不連続緩和層２５によって順次小さくなっているので、より高速な応答特性が実現でき、〜１０Ｇｂ／ｓの高速応答も可能となる。
【００６５】
次に、本発明の実施例２に係るアバランシェフォトダイオードの製造方法について図面を用いて説明する。図７、図８は、本発明の実施例２に係るアバランシェフォトダイオードの製造方法を模式的に示した工程断面図である。なお、以下に示す材料及び厚さは一例である。
【００６６】
まず、ｎ＋型ＩｎＰよりなる半導体基板２１上に、半導体基板２１側から順に、ｎ型ＩｎＰよりなるバッファ層２２（約１μｍ）、ノンドープＩｎＡｌＡｓよりなる増倍層２３（０．２〜０．３μｍ）、ｐ型ＩｎＡｌＡｓよりなる電界緩和層２４（２０〜１００ｎｍ）、ノンドープＩｎＡｌＡｓＰよりなるバンド不連続緩和層２５（２０〜１００ｎｍ）、ｎ−型ＩｎＰよりなるエッチングストップ層２６（２０〜１００ｎｍ）、ｐ−型ＩｎＧａＡｓよりなる光吸収層１７（０．５〜２μｍ）、ｐ型ＩｎＧａＡｓよりなるキャップ層１８（約０．２μｍ）、ｐ＋型ＩｎＧａＡｓよりなるコンタクト層１９（約０．２μｍ）を、例えば、ＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）法によって積層する（ステップＢ１；図７（Ａ）参照）。
【００６７】
ここで、エッチングストップ層２６のキャリア濃度ｎは、エッチングストップ層２６の層厚をｄとし、エッチングストップ層２６の比誘電率をεｒとし、エッチングストップ層２６のバンドギャップをＥｇとし、真空誘電率をε０とし、単位電荷量をｑとすると、
『ｎ≦２・εｒ・ε０・Ｅｇ／（ｑ・ｄ２）』を満たす範囲にある。
【００６８】
次に、受光領域（直径３０〜５０μｍ程度の円形）となる第１メサ領域２１０の外周にあるコンタクト層２９、キャップ層２８、及び光吸収層２７を選択的にエッチングすることにより除去する（ステップＢ２；図７（Ｂ）参照）。
【００６９】
次に、光吸収層２７、キャップ層２８及びコンタクト層２９を含むエッチングストップ層２６上にノンドープＩｎＰよりなる半導体保護層２１１を、例えば、ＭＯＶＰＥ法によって成膜（再成長）する（ステップＢ３；図７（Ｃ）参照）。これにより、第１メサ領域２１０における光吸収層２７、キャップ層２８及びコンタクト層２９の側壁面が半導体保護層２１１によりカバーされる。
【００７０】
次に、第１メサ領域２１０における半導体保護層２１１にコンタクト層２９に通ずる開口部（例えば、直径２０〜４０μｍ程度の円形状の開口部）を形成する（ステップＢ４；図８（Ａ）参照）。
【００７１】
次に、第２メサ領域２１６の外周にある半導体保護層２１１、エッチングストップ層２６、バンド不連続緩和層２５、電界緩和層２４、増倍層２３、及びバッファ層２２を選択的にエッチングすることにより除去する（ステップＢ５；図８（Ｂ）参照）。
【００７２】
次に、バッファ層２２、増倍層２３、電界緩和層２４、バンド不連続緩和層２５、及びエッチングストップ層２６の側壁面、半導体保護膜２１１、並びにコンタクト層２９を含む半導体基板２１上にＳｉＮよりなる誘電体保護膜２１２を、例えば、ＣＶＤ法によって成膜し、その後、誘電体保護膜２１２の所定の領域に、半導体基板２１に通ずる開口部、及び、コンタクト層２９に通ずる開口部を形成し、その後、半導体基板２１に通ずる開口部にｎ電極２１３を形成するとともにコンタクト層２９に通ずる開口部にｐ電極２１４を形成する（ステップＢ６；図８（Ｃ）参照）。
【００７３】
最後に、半導体基板２１の裏面（第２メサ領域２１６を含む直径１５０μｍ程度の領域）を鏡面研磨し、その後、半導体基板２１の裏面上に反射防止膜２１５を形成して、実施例２に係るアバランシェフォトダイオードが完成する（ステップＢ７；図５参照）。
【００７４】
以上のようにして製造された実施例２に係るアバランシェフォトダイオードでは、ブレークダウン電圧Ｖｂｒ（暗電流が１０μＡで定義）が２０〜４５Ｖ、０．９Ｖｂｒのバイアスでの暗電流が４０ｎＡ程度以下の低暗電流で、かつ、ＧＨｚ応答特性が確認され、さらには、ブレークダウン電圧Ｖｂｒや、暗電流の経時的安定性も、例えば、プロセス途中、あるいは、プロセス完了後の１５０℃のエージングで５０００時間経過後もＶｂｒの変化や、暗電流の増加が全くない高信頼な特性が確認された。
【００７５】
実施例２によれば、実施例１と同様な効果を奏するとともに、さらに、バンド不連続緩和層２５により、増倍層２３のＩｎＡｌＡｓとエッチングストップ層２６のＩｎＰの間のヘテロ障壁が、バンド不連続緩和層２５がない場合（実施例１に相当）の約０．２ｅＶを緩和して、その値より小さくなっているので、増倍層２３で発生した正孔が、その障壁により走行が阻害されることがない。そのため、増倍時の高周波応答特性が良好となる。
【実施例３】
【００７６】
本発明の実施例３に係るアバランシェフォトダイオードについて図面を用いて説明する。図９は、本発明の実施例３に係るアバランシェフォトダイオードの構成を模式的に示した断面図である。図１０は、本発明の実施例３に係るアバランシェフォトダイオードにおけるキャップ層乃至バッファ層の間のポジションの伝導帯端及び価電子帯端のバンド構造を示した模式図である。
【００７７】
実施例３に係るアバランシェフォトダイオードでは、実施例２に係るアバランシェフォトダイオードにおける反射防止膜（図５の２１５）を設けるのをやめるとともに、ｎ電極３１３を半導体基板３１の表面ではなく半導体基板３１の裏面に設け、ｐ電極３１４を光入射のためにリング状にしたものである。実施例３におけるその他の構成は、実施例２の構成と同様である。
【００７８】
誘電体保護膜３１２は、バッファ層３２、増倍層３３、電界緩和層３４、バンド不連続緩和層３５、及びエッチングストップ層３６の側壁面、半導体保護膜３１１、並びにコンタクト層３９を含む半導体基板３１を覆う。誘電体保護膜３１２には、コンタクト層１９に通ずる開口部を有し、当該開口部にｐ電極３１４が形成されている。なお、誘電体保護膜３１２は、実施例２の誘電体保護膜（図５の２１２と異なり、ｎ電極３１３用の開口部を有さない。ｎ電極３１３は、第２メサ領域３１６を含むように半導体基板１１の裏面に設けられている。ｐ電極３１４は、実施例２のｐ電極（図５の２１４）に対して、コンタクト層３９と接触する面積が小さい。誘電体保護膜３１２、ｎ電極３１３、及びｐ電極３１４に用いられる材料は、実施例２と同様である。
【００７９】
以上のような実施例３に係るアバランシェフォトダイオードでは、実施例１（図２参照）に対して、増倍時に増倍層３４で発生した正孔が光吸収層３７の方向に走行する際、図１０に示すように価電子帯端Ｅｖのヘテロ障壁がエッチングストップ層３６及びバンド不連続緩和層３５によって順次小さくなっているので、より高速な応答特性が実現でき、〜１０Ｇｂ／ｓの高速応答も可能となる。
【００８０】
次に、本発明の実施例３に係るアバランシェフォトダイオードの製造方法について図面を用いて説明する。図１１、図１２は、本発明の実施例３に係るアバランシェフォトダイオードの製造方法を模式的に示した工程断面図である。なお、以下に示す材料及び厚さは一例である。
【００８１】
まず、ｎ＋型ＩｎＰよりなる半導体基板３１上に、半導体基板３１側から順に、ｎ型ＩｎＰよりなるバッファ層３２（約１μｍ）、ノンドープＩｎＡｌＡｓよりなる増倍層３３（０．２〜０．３μｍ）、ｐ型ＩｎＡｌＡｓよりなる電界緩和層３４（２０〜１００ｎｍ）、ノンドープＩｎＡｌＡｓＰよりなるバンド不連続緩和層３５（２０〜１００ｎｍ）、ｎ−型ＩｎＰよりなるエッチングストップ層３６（２０〜１００ｎｍ）、ｐ−型ＩｎＧａＡｓよりなる光吸収層３７（０．５〜２μｍ）、ｐ型ＩｎＧａＡｓよりなるキャップ層３８（約０．２μｍ）、ｐ＋型ＩｎＧａＡｓよりなるコンタクト層３９（約０．２μｍ）を、例えば、ＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）法によって積層する（ステップＣ１；図１１（Ａ）参照）。
【００８２】
ここで、エッチングストップ層３６のキャリア濃度ｎは、エッチングストップ層３６の層厚をｄとし、エッチングストップ層３６の比誘電率をεｒとし、エッチングストップ層３６のバンドギャップをＥｇとし、真空誘電率をε０とし、単位電荷量をｑとすると、
『ｎ≦２・εｒ・ε０・Ｅｇ／（ｑ・ｄ２）』を満たす範囲にある。
【００８３】
次に、受光領域（直径３０〜５０μｍ程度の円形）となる第１メサ領域２１０の外周にあるコンタクト層３９、キャップ層３８、及び光吸収層３７を選択的にエッチングすることにより除去する（ステップＣ２；図１１（Ｂ）参照）。
【００８４】
次に、光吸収層３７、キャップ層３８及びコンタクト層３９を含むエッチングストップ層３６上にノンドープＩｎＰよりなる半導体保護層３１１を、例えば、ＭＯＶＰＥ法によって成膜（再成長）する（ステップＣ３；図１１（Ｃ）参照）。これにより、第１メサ領域３１０における光吸収層３７、キャップ層３８及びコンタクト層３９の側壁面が半導体保護層３１１によりカバーされる。
【００８５】
次に、第１メサ領域３１０における半導体保護層３１１にコンタクト層３９に通ずる開口部（例えば、直径２０〜４０μｍ程度の円形状の開口部）を形成する（ステップＣ４；図１２（Ａ）参照）。
【００８６】
次に、第２メサ領域３１６の外周にある半導体保護層３１１、エッチングストップ層３６、バンド不連続緩和層３５、電界緩和層３４、増倍層３３、及びバッファ層３２を選択的にエッチングすることにより除去する（ステップＣ５；図１２（Ｂ）参照）。
【００８７】
次に、バッファ層３２、増倍層３３、電界緩和層３４、バンド不連続緩和層３５、及びエッチングストップ層３６の側壁面、半導体保護膜３１１、並びにコンタクト層３９を含む半導体基板３１上にＳｉＮよりなる誘電体保護膜３１２を、例えば、ＣＶＤ法によって成膜し、その後、誘電体保護膜３１２の所定の領域に、コンタクト層３９に通ずる開口部を形成し、その後、当該開口部にｐ電極３１４を形成する（ステップＣ６；図１２（Ｃ）参照）。
【００８８】
最後に、半導体基板３１の裏面（第２メサ領域３１６を含む直径１５０μｍ程度の領域）を鏡面研磨し、その後、半導体基板３１の裏面上にｎ電極３１３を形成して、実施例３に係るアバランシェフォトダイオードが完成する（ステップＣ７；図９参照）。
【００８９】
以上のようにして製造された実施例３に係るアバランシェフォトダイオードでは、ブレークダウン電圧Ｖｂｒ（暗電流が１０μＡで定義）が２０〜４５Ｖ、０．９Ｖｂｒのバイアスでの暗電流が４０ｎＡ程度以下の低暗電流で、かつ、ＧＨｚ応答特性が確認され、さらには、ブレークダウン電圧Ｖｂｒや、暗電流の経時的安定性も、例えば、プロセス途中、あるいは、プロセス完了後の１５０℃のエージングで５０００時間経過後もＶｂｒの変化や、暗電流の増加が全くない高信頼な特性が確認された。
【００９０】
実施例３によれば、実施例２と同様な効果を奏する。
【００９１】
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００９２】
１１、２１、３１  半導体基板（第１導電型半導体）
１２、２２、３２  バッファ層（第１導電型半導体）
１３、２３、３３  増倍層（第１導電型、ノンドープ半導体）
１４、２４、３４  電界緩和層（第２導電型半導体）
１６、２６、３６  エッチングストップ層（第１導電型半導体）
１７、２７、３７  光吸収層（第２導電型半導体）
１８、２８、３８  キャップ層（第２導電型半導体）
１９、２９、３９  コンタクト層（第２導電型半導体）
１１０、２１０、３１０  第１メサ領域（受光領域）
１１１、２１１、３１１  半導体保護膜（第１、第２導電型、ノンドープ半導体）
１１２、２１２、３１２  誘電体保護膜（誘電体）
１１３、２１３、３１３  ｎ電極
１１４、２１４、３１４  ｐ電極
１１５、２１５  反射防止膜
１１６、２１６、３１６  第２メサ領域
２５、３５  バンド不連続緩和層（ノンドープ半導体）
３５ａ  量子準位
４１  第１導電型半導体基板（ｎ＋型ＩｎＰ）
４２  第１導電型半導体バッファ層（ｎ型ＩｎＰ）
４３  半導体増倍層（ノンドープＩｎＡｌＧａＡｓ／ＩｎＡｌＡｓ）
４４  第２導電型半導体電界緩和層（ｐ＋型ＩｎＰ）
４５  第２導電型半導体光吸収層（ｐ−型ＩｎＧａＡｓ）
４６  第２導電型半導体キャップ層（ｐ＋型ＩｎＰ）
４７  第２導電型半導体コンタクト層（ｐ＋型ＩｎＧａＡｓ）
４８  受光領域
４９  再成長半導体層（ＩｎＡｌＡｓ、保護膜）
４１０  パッシベーション膜（ＳｉＮ、ポリイミド、保護膜）
４１１  ｐ電極
４１２  ｎ電極
４１３  ＡＲコート
Ｅｃ  伝導帯端
Ｅｖ  価電子帯端
【図１】
0005501814.tif 000002
【図２】
0005501814.tif 000003
【図３】
0005501814.tif 000004
【図４】
0005501814.tif 000005
【図５】
0005501814.tif 000006
【図６】
0005501814.tif 000007
【図７】
0005501814.tif 000008
【図８】
0005501814.tif 000009
【図９】
0005501814.tif 000010
【図１０】
0005501814.tif 000011
【図１１】
0005501814.tif 000012
【図１２】
0005501814.tif 000013
【図１３】
0005501814.tif 000014