(57)【特許請求の範囲】
【請求項１】
画像を表わす映像信号を、サンプリングクロックに従ったタイミングで取り込んで画素単位で表示する映像信号の表示装置であって、
映像信号の入力と、表示可能な最大レベルよりも小さい第１の所定レベルの白レベル信号と表示可能な最小レベルよりも大きい第２の所定レベルの黒レベル信号とを含むテスト信号の入力とを切り替え、入力される前記映像信号と前記テスト信号のいずれか一方を、前記サンプリングクロックに従ったタイミングでサンプリングするサンプリング手段と、
前記テスト信号をサンプリングする際に、サンプリングした前記テスト信号のデータを、前記第１の所定レベルのデータを含む第１の範囲内の値の高レベルの画素データと、当該第１の範囲内の値よりも小さく、前記第２の所定レベルのデータを含む範囲である第２の範囲内の値の低レベルの画素データとに分類する分類手段と、
分類された高レベル画素データの集合内における前記第１の所定レベル画素データの分散と、分類された低レベル画素データの集合内における前記第２の所定レベル画素データの分散とに応じた値をとる統計量を算出する算出手段と、
逐次算出された統計量に基づいて、前記第１の所定レベル画素データの値の分散および前記第２の所定レベル画素データの分散が減少するように、前記サンプリングクロック位相を調整する位相調整手段と、
上記位相調整手段により調整された位相設定値を不揮発性記憶素子に記憶する記憶手段と、
前記映像信号をサンプリングする際に、上記記憶手段から上記位相設定値を読み出し、当該位相設定値によって位相調整されたサンプリングクロックにより上記映像信号をサンプリングして画像メモリへの書込を行なう制御手段とを有することを特徴とする映像信号処理装置。
【請求項２】
請求項１に記載の映像信号処理装置であって、
前記切り替え手段は、電源投入時に前記テスト信号を入力するように切り替えることを特徴とする映像信号処理装置。
【請求項３】
請求項１に記載の映像信号処理装置であって、
上記記憶手段は、前記映像信号を構成する複数の色信号に対応させた個別記憶領域を有し、上記位相調整手段により調整された各信号毎の位相設定値を前記個別記憶領域に記憶させ、
上記制御手段は、各信号に対応する前記個別記憶領域から位相設定値を読み出し、各信号のサンプリングクロックを位相調整することを特徴とする映像信号処理装置。
【請求項４】
請求項１に記載の映像信号処理装置であって、
上記記憶手段は、前記映像信号を構成する輝度信号と２個の色差信号に対応させた個別記憶領域を有し、上記位相調整手段により調整された各信号毎の位相設定値を前記個別記憶領域に記憶させ、
上記制御手段は、各信号に対応する前記個別記憶領域から位相設定値を読み出し、各信号のサンプリングクロックを位相調整することを特徴とする映像信号処理装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、コンピュータなどから入力するアナログ映像信号に同期したサンプリングクロックを生成する技術に関するものである。
【０００２】
【従来の技術】
エンジニアリングワ−クステ−ション、パ−ソナルコンピュータ、あるいは計算機のディスプレイ端末などから出力される映像信号は、ディスプレイ画面上の画素に対応するドット単位のアナログ信号として出力される。
【０００３】
従来、これらの映像信号をディジタル信号に変換し、メモリや演算処理回路を用いることで、フィ−ルド周波数やアスペクト比などの信号フォ−マットの変換や、拡大縮小、画面合成、幾何学変換などの画像処理など様々な処理を行うことが行われている。
【０００４】
さて、このようなディジタル信号処理を行うためには、アナログの映像信号をディジタルデ−タに変換するＡ／Ｄ変換処理が必要である。
【０００５】
Ａ／Ｄ変換回路は、サンプリングクロックにより定まるタイミングでアナログの映像信号を標本化し、ディジタルデ−タに変換する。このため、アナログの映像信号をＡ／Ｄ変換回路でサンプリングしディジタル信号に変換する場合には、サンプリングクロックの位相を映像信号上のドットの位相（以下、「ドット位相」と記す）に完全に同期させる必要がある。
【０００６】
もし、正確に位相が合致していない場合には、映像信号が表す画像上における白から黒、黒から白のようなエッジ部で曖昧な中間階調を有する画素が多発することとなり、画質の劣化をもたらす。ここで、このような画質の劣化は、文字や細かい絵柄を表示する際には、特に著しいものとなる。
【０００７】
一般に、この映像信号上のドットの周波数（以下、「ドット周波数」と記す）は、ディスプレイの水平走査周波数の整数倍に設定されている。そこで、従来のは、ＰＬＬ（フェイズロックドループ）回路によって水平同期信号に位相同期した水平走査周波数の整数倍の周波数の信号を生成することにより、ドット周波数のドット位相に位相同期したサンプリングクロックを生成していた。
【０００８】
【発明が解決しようとする課題】
さて、前述したようにサンプリングクロックは、ＰＬＬにより水平同期信号に位相同期するよう制御される。しかし、実際には、水平同期信号を映像信号から分離するための同期分離回路の処理遅延（同期信号を映像信号に重畳して伝送する場合）や、通常別系により処理される映像信号と水平同期信号の処理遅延の差や、水平同期信号を伝送する伝送ケ−ブルと映像信号を伝送する伝送ケ−ブルの長さのばらつき（同期信号を映像信号と独立に伝送する場合）などにより、同期信号から生成したサンプリングクロックの位相が映像信号のドット位相と、適正な関係になるとは限らない。そこで、このような場合には、遅延線などを用いてサンプリングクロックもしくは同期信号の位相を修正することによりサンプリングの位相を調整する必要がある。
【０００９】
さて、近年ではエンジニアリングワ−クステ−ション、パ−ソナルコンピュータなど表示用映像信号の高解像度、高精細化によりドット周波数は１５０ＭＨｚ程度にまで高速化しており、今後さら高解像度、高精細化が進むことが考えられる。一方、前述したサンプリング位相の調整はドット周期時間の少なくとも十分の一程度の精度で行う必要がある。たとえば、ドット周波数１００ＭＨｚの場合には、１ｎｓ単位の精密な調整が必要となる。
【００１０】
また、このような位相調整は、サンプリングする映像信号および同期信号を出力する装置が交代したり、入力する映像信号の水平走査周波数やドット周波数が変化する度に行う必要がある。
【００１１】
このため、従来の装置では、入力する映像信号を切換るたびにサンプリング位相の調整を人間が表示画像等を見ながら行う必要があった。
【００１２】
また、このようなサンプリング位相の調整の手法としては、入力する可能性のある全ての映像信号対しサンプリング位相の調整量を調べておき、入力の切り換えに応じて設定を変化させる手法も考えられるが、このような場合であっても、据え付け調整時や新たな信号を接続する際には、入力するすべての映像信号に対し、上記位相調整を人間が表示画像を見ながら行う必要がある。
【００１３】
すなわち、従来のサンプリング位相の調整の技術では、サンプリング位相の調整が煩雑であり、利便性に欠け、据え付け調整などに時間がかかる等の問題があった。
【００１４】
そこで、本発明は、より簡便かつ高精度でサンプリング位相の調整を行うことのできる映像信号処理装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
前記目的達成のために、本発明は、たとえば、画像を表す映像信号を、サンプリングクロックに従ったタイミングで、それぞれが前記画像に含まれる画素を表す多値のディジタルデータに変換し、処理する映像信号の処理装置であって、
逐次、前記サンプルクロックに従ったタイミングで映像信号をサンプリングし前記多値のディジタルデータに変換する変換手段と、
逐次、変換された多値のディジタルデータを、第１の値の範囲内に含まれる値を有する低レベル画素データと、前記第１の値の範囲に含まれる値よりも大きい値を含む範囲である第２の値の範囲内に含まれる値を有する高レベル画素データに分類する分類手段と、
逐次、分類された低レベル画素データの集合内における低レベル画素データの値の分散と、分類された高レベル画素データの集合内における高レベル画素データの値の分散に応じた値を取る統計量を算出する算出手段と、
逐次算出された統計量に基づいて、前記低レベル画素データの値の分散および高レベル画素データの値の分散が減少するように前記サンプリングクロックの位相を調整する調整手段とを有することを特徴とする映像信号処理装置を提供する。
【００１６】
【作用】
前述した本発明に係る映像信号処理装置によれば、たとえば、当該映像処理装置に、映像信号として、前記第１の値の範囲内に含まれる第１の特定値を有するディジタルデータに変換される画素と、前記第２の値の範囲に含まれる第２の特定値を有するディジタルデータに変換される画素とより構成される画像を供給するのみで、サンプリングクロックの位相を適正に調整することができる。
【００１７】
すなわち、本映像信号処理装置においては、前記分類手段において、前記変換手段で変換された多値のディジタルデータを、第１の値の範囲内に含まれる値を有する低レベル画素データと、前記第１の値の範囲に含まれる値よりも大きい値を含む範囲である第２の値の範囲内に含まれる値を有する高レベル画素データに分類し、前記算出手段において、逐次、分類された低レベル画素データの集合内における低レベル画素データの値の分散と、分類された高レベル画素データの集合内における高レベル画素データの値の分散に応じた値を取る統計量を算出するが、この統計量として、たとえば、低レベル画素データの集合内における低レベル画素データの値の分散と高レベル画素データの集合内における高レベル画素データの値の分散の和である分散和を用いるとすれば、２つの分散および分散和は、サンプリング位相が最適に調整されている際には、曖昧な中間階調が発生しないため最小の値となる。
【００１８】
したがい、前記調整手段において、このような統計量に基づいて、前記低レベル画素データの値の分散および高レベル画素データの値の分散が減少するように前記サンプリングクロックの位相を調整すれば、サンプリング位相を適正に調整することができる。
【００１９】
【実施例】
以下、本発明に係る映像処理装置の実施例について説明する。
【００２０】
まず、第１実施例について説明する。
【００２１】
図１に本第１実施例に係る映像処理装置を用いて構成した映像処理システムの構成を示す。
【００２２】
図１において、１９は映像信号を出力するエンジニアリングワ−クステ−ションやパ−ソナルコンピュ−タや他の電子計算機等であるところの映像信号発生源、１８は本第１実施例に係る映像処理装置、２０は映像を表示するディスプレイ、２１は映像処理装置１８を操作するためのコントロ−ラである。
【００２３】
このような構成において、映像信号発生源１９は映像信号ＶＩと同期信号ＳＩを映像処理装置１８に出力する。本第１実施例では、映像信号ＶＩは各画素（ドット）の表示輝度を電圧値によって多階調に表す信号である。また、同期信号ＳＩは、水平同期信号と垂直同期信号が重畳された信号である。映像処理装置１８は、映像信号ＶＩを、同期信号ＳＩから分離した水平同期信号に同期して生成したサンプリングクロックでサンプリングして８ビットのディジタルデータにディタル化し、ディジタルデータにコントロ−ラ２１の指示に従った画像処理を施し、画像処理を施したディジタルデータを再度アナログの映像信号ＶＯに変換し、同期信号出力ＳＯと共にディスプレイに出力する。ディスプレイは、同期信号出力ＳＯに同期して画面上を走査しながら、映像信号ＶＯの表す映像を表示する。
【００２４】
また、サンプリング位相の調整を行う際には、表示用映像信号の発生源１９は、白、黒２値からなる比較的細かい表示パタ−ンを表す映像信号ＶＩを出力する。これは予め、表示用映像信号の発生源１９内部にサンプリング位相の調整を行うためのパタ−ンを記憶し、サンプリング位相の調整を行う際に、映像信号発生源１９に、記憶したパタ−ンを表す映像信号ＶＩを出力させるようにして実現してもよい。あるいは、映像信号発生源１９がエンジニアリングワ−クステ−ションやパ−ソナルコンピュ−タや他の電子計算機等である場合には、これらに備えられているキ−ボ−ド等から文字を入力することにより、黒背景に白文字又は白背景に黒文字の画像を表す映像信号ＶＩを映像信号発生源に出力させるようにしてもよい。このようなキ−ボ−ドより入力に応じた文字を表す映像信号を出力する機能は、エンジニアリングワ−クステ−ションやパ−ソナルコンピュ−タや他の電子計算機等に一般的に備えられている。
【００２５】
一方、このようにして映像信号発生源から前述した表示パタ−ンを表す映像信号ＶＩの出力が開始された後に、コントロ−ラ２１を介してオペレ−タよりサンプリング位相の調整の指示があると、映像信号処理装置１８は、入力する映像信号ＶＩに対しする内部で生成したサンプリングの位相を調整する。映像信号処理装置１８は、調整が終了した後は、前述したように、映像信号発生源１９から出力された任意の映像を表す映像信号ＶＩを、画像処理し、映像信号ＶＯとしてディスプレイ２０に出力することにより表示する。
【００２６】
以下、このようなサンプリング位相の調整を行う映像信号処理装置１８の詳細について説明する。
【００２７】
図２に、映像信号処理装置１８の内部構成を示す。
【００２８】
図２において、１はエンジニアリングワ−クステ−ション、パ−ソナルコンピュータなどの映像信号発生源１９からの入力映像信号ＶＩの入力端子、２は入力映像信号ＶＩの水平及び垂直同期信号が重畳された入力同期信号ＳＩを入力するＳＩの入力端子、３は端子２に入力した信号ＳＩから分離した水平同期信号と垂直同期信号を、書込制御回路５に出力する同期分離回路である。ただし、入力同期信号ＳＩが独立に入力されずに、入力する入力映像信号ＶＩに水平および垂直同期信号が重畳されている場合には、同期分離回路３は、入力映像信号ＶＩから水平および垂直同期信号を分離し、書き込み制御回路５に出力する。
【００２９】
次に、４は入力映像信号ＶＩを書込制御回路５から出力されるサンプリングクロックに同期してサンプリングしディジタルデータに変換するＡ／Ｄ変換回路、５は同期分離回路３から出力される水平同期信号に基づいてサンプリングクロックを生成すると共に、水平同期信号および垂直同期信号に基づいてメモリ書込制御信号を生成する書込制御回路、６はＡ／Ｄ変換回路４からのディジタルデータを書込制御回路５の制御信号に従ってり書き込むメモリ、７はメモリ６から読み出されたディジタルデータをアナログ信号に変換するＤ／Ａ変換回路、８はディスレイ２０ヘの出力映像信号ＶＯが所定の画像処理を施された形態となるようメモリ６からのデータの読みだし順序や、メモリ６からの読みだしデータの選択や、Ｄ／Ａ変換回路７のアナログ変換のタイミングを制御する読出制御回路である。
【００３０】
また、９はメモリ６内部のデータを読みだし可能なマイクロプロセッサユニット（以下。「ＭＰＵ」記す）、１０はＭＰＵ９を制御するプログラムやデータが書き込まれているリードオンリメモリ（以下、「ＲＯＭ」と記す）、１１はＭＰＵ９の処理の作業用の記憶領域を提供するランダムアクセスメモリ（以下、「ＲＡＭ」と記す）、１２はＤ／Ａ変換回路７でアナログ信号に変換された映像信号ＶＯのディスプレイ２０への出力端子、１７は同期信号ＳＯのディスプレイ２０への出力端子、１６はコントロ−ラ２１からの制御信号をＭＰＵ９に入力するための通信端子、２２は位相調整後の適正調整量のデータなどを保持しておくための不揮発性メモリ、２３は自振式のクロック生成回路である。
【００３１】
さて、このような構成において、書込制御回路５では同期分離回路３からの水平同期信号を基に映像信号のドット周波数、ドット位相に同期したサンプリングクロックを生成する。なお、後述するように、この書込制御回路５で生成されるサンプリングクロックは、ＭＰＵ９から出力される制御信号ＣＫＰＨによって位相が変えられるようになっている。
【００３２】
一方、端子１より入力された入力映像信号ＶＩは、書き込み制御回路５で生成されたサンプリングクロックに同期してＡ／Ｄ変換回路４でサンプリングされ、フレームまたはフィールドあるいはライン毎にメモリ６の所定のアドレスに書き込まれる。この書き込みは、同期分離回路３によって分離された水平同期信号や垂直同期信号に基づいて書込制御回路５より出力される書き込み制御信号により制御される。
【００３３】
このようにしてメモリ６に書き込まれたデータは、ＭＰＵ９より読みだすことができる。ＭＰＵ９は、メモリ６から読みだしたいデータの記憶されている番地を、アドレス参照信号ＡＤＲにより指定することにより当該番地に記憶されているデータを、信号ＤＡＴとして読み出す。
【００３４】
このＭＰＵ９は、ＲＯＭ１０内部に書き込まれたプログラムにより制御されており、プログラム実行あるいは演算のための作業領域としてＲＡＭ１１を利用する。また、端子１６を介して入力するコントロ−ラ２１からの制御信号に応じて、実行する処理を決定する。
【００３５】
読出制御回路８は、メモリ読出制御信号に応じて、メモリ６からのデータの読みだし順序や、メモリ６からの読みだしデータの選択を制御し、メモリ６内に書き込まれたデータが表す画像がＭＰＵ９よりの指示に従った形態（たとえば、指示された画像サイズの画像）になるように読み出して、Ｄ／Ａ変換回路７に与える。また、この読み出しと同期して、同期信号ＳＯを生成し出力する。また、読出制御回路８は、クロック生成回路２３の生成する読みだしクロックに同期してメモリ６からの読みだしを行う。
【００３６】
書き込み制御回路５および読みだし制御回路８が、ＭＰＵ９の指示に従って、メモリ６への書込制御および読出制御を行うことにより、画像サイズの拡大縮小、フィールドあるいはフレーム周波数の変換など種種の画像処理が実現される。
【００３７】
以下、このような映像処理装置１８におけるサンプリングクロックの位相調整の詳細について説明する。
【００３８】
いま、入力映像信号として、映像信号発生源１９から、所定のレベルより低いレベルを有する例えば黒（輝度０％）の信号と、定められた所定のレベルより高いレベルを有する例えば白（輝度１００％）の２階調のレベルで構成され、黒から白、白から黒といった変化が較的多いテストパターンを入力する。
【００３９】
黒（輝度０％）と白（輝度１００％）のレベルで構成されるテストパターンを表す入力映像信号ＶＩの波形の一例を図３（ａ）に示す。図３（ｂ）に示すように入力映像信号ＶＩのドット位相とサンプリングクロック位相が適正である場合には、サンプリングされた映像信号のサンプル値は図３（ｃ）のように正しく０％及び１００％のサンプル値のいずれかの値をとる。一方、図３（ｄ）のように入力映像信号ＶＩのドット位相とサンプリングクロック位相が適正な状態からずれた状態では図３（ｅ）に示すように、黒から白、白から黒のようなデータが変化する際に、黒（輝度０％）、白（輝度１００％）のいずれにも該当しない曖昧な中間レベルのサンプル値が発生する。
【００４０】
図３ａに示したような入力映像信号ＶＩをサンプリングしＡ／Ｄ変換器４で変換した８ビットのデジタルデータの値と、そのデータ値の発生頻度を縦軸にしたヒストグラムを図４に示す。図４（ａ）は、サンプリング位相が適正である場合のヒストグラムである。この際には曖昧な中間レベルのサンプリング値は発生しないため、ほとんどすべての画素レベルは白（輝度１００％）レベル（例えば８ビットデータが表す２５６階調中の２２０）と黒（輝度０％）レベル（例えば８ビットデータが表す２５６階調中の１６）の値に集中し２つの鋭いピークを有する特性となる。
【００４１】
一方、サンプリング位相が適正でない場合には、図４（ｂ）に示すように曖昧な中間レベルのサンプル値の発生回数が増化し、白レベルと黒レベルのピークは鈍くなり、両者の中間値を取るデータのの発生頻度が増加する。
【００４２】
本実施例は、このようなデータ値の発生頻度分布を考慮してサンプリングクロックの位相の調整を行うものである。
【００４３】
このために、ＭＰＵ９は、以下のような手順を実行することにより、データ値の平均、分散などの統計量を算出し、サンプリング位相を調整する。
【００４４】
まず、各統計量を算出するＭＰＵ９の動作について説明する。
【００４５】
メモリ６には入力映像信号ＶＩをＡ／Ｄ変換したデータが、フレームまたはフィールドあるいはライン毎に所定のアドレスに書き込まれるよう書込制御回路５により制御されている。このため、ＭＰＵ９は、アドレス参照信号ＡＤＲの値を適切に設定することで、入力映像信号ＶＩの水平ブランキング期間や垂直ブランキング期間などを除いた有効画素領域のデータをデータ信号ＤＡＴとしてメモリ６より順次読みだすことができる。たとえば、メモリ６がフィールドあるいはフレームの容量を持つ場合には、入力映像の１画面内の任意の画素データを参照することができる。また、メモリ６がラインメモリである場合にはライン内の任意の有効画素データを参照することができる。ＭＰＵ９は、メモリ６に記憶された有効画素のデータみを参照する。
【００４６】
すなわち、たとえば、ＭＰＵ９は、データとして、例えば水平１２８０画素、垂直１０２４ラインの有効領域から画面中央部の第５１２ラインの１０２４画素を、アドレス参照信号ＡＤＲを制御して順次をＲＡＭ１０内部に取り込む。そして、値０のデータの個数をｈ（０）、値１のデータの個数をｈ（１）、値２のデータの個数をｈ（２）、…………、値２５５のデータの個数をｈ（２５５）のようにすべてのデータ値対するデータの個数を計数し、ヒストグラムｈ（ｉ）をＲＡＭ１１内部に作成する。このヒストグラムｈ（ｉ）から以下の（数１）式から（数８）式に示す、黒レベル画素データ数ＴＢ、白レベル画素データ数ＴＷ、黒レベル画素データ平均ＡＢ、白レベル画素データ平均ＡＷ、黒レベル画素データ分散ＶＢ、白レベル画素データ分散ＶＷなどの統計量を算出し、さらに白レベル画素データと黒レベル画素データの平均差分ＡＴおよび分散の和ＶＴを求める。なお、ここでいう、白レベル画素データとは値１２８以上をもつデータを指し、黒レベル画素データとは値１２７以下のデータを指す。
【００４７】
【数１】
0003673303.tif 000002
【００４８】
【数２】
0003673303.tif 000003
【００４９】
【数３】
0003673303.tif 000004
【００５０】
【数４】
0003673303.tif 000005
【００５１】
【数５】
0003673303.tif 000006
【００５２】
【数６】
0003673303.tif 000007
【００５３】
【数７】
0003673303.tif 000008
【００５４】
【数８】
0003673303.tif 000009
【００５５】
なお、一般の分散値の定義は（数６）、（数７）式に示すように二乗演算を用いるものであるが演算処理を簡略化するため（数９）、（数１０）式のように絶対値演算を行うもので代用するようにしてもよい。このようにすることで、演算時間を短縮し高速な調整処理を行えるようになる。
【００５６】
【数９】
0003673303.tif 000010
【００５７】
【数１０】
0003673303.tif 000011
【００５８】
以上、ＭＰＵ９が各統計量を算出する動作について説明した。
【００５９】
さて、平均差分ＡＴは白レベル画素データの平均値と黒レベル画素データの平均値の差を示すものでありサンプリング位相が最適な場合には、曖昧な中間値のデータが存在しないため最大の値となる。サンプリング位相がずれるに従って、中間値のデータが増加し、白レベル画素データの平均値ＡＷと黒レベル画素データの平均値ＡＢの値が近接してくるため、平均差分ＡＴの値は小さくなる。
【００６０】
また分散和ＶＴは白レベル画素データの分散値ＶＷと黒レベル画素データの分散値ＶＢの和であり、サンプリング位相が最適であり、すべてのデータが、白を表す値（たとえば２２０）または黒を表す値（たとえば１６）に集中する場合には、白レベル画素データ及び黒レベル画素データの分散は０となり、分散和ＶＴの値は最小となる。サンプリング位相がずれるに従って、黒レベル画素データ、白レベル画素データともに値の分布が広がるため分散値の和ＶＴは大きくなる。
【００６１】
サンプリング位相の変化により、平均差分ＡＴ、分散和ＶＴの値がどのよに変化するかを、図５に示す。図の中心に示すように、サンプリング位相が最適な場合には平均差分ＡＴは最大値を示し、分散値和ＶＴは最小値を示す。またサンプリングクロックの位相の変化に伴い周期的に最大最小を繰り返す。これはサンプリング位相をずらして行くと平均差分ＡＴは減少、分散和ＶＴは増加して行くが、入力映像信号ＶＩのドット位相との位相関係が１８０度を越えると隣接するドットへの最適サンプリング位相に近づくことにより、逆に平均差分ＡＴは増加、分散和ＶＴは減少するためである。
【００６２】
以下、前述したような統計量を求める処理を行いながら、サンプリング位相を調整するＭＰＵ９の動作について説明する。
【００６３】
さて、映像信号発生源１９から、図４（ａ）に示したような黒白パタ−ンの入力映像信号ＶＩの入力が開始された後に、通信端子１６を介してコントロ−ラ２１からサンプリング位相の調整を指示されると、ＭＰＵ９は、まず、メモリ６からデータを読み込み、平均差分ＡＴおよび分散和ＶＴの値を求める（第１回目）。そして、つぎにＭＰＵ９からの制御信号ＣＫＰＨにより書き込み制御回路５で生成されるサンプリングクロックの位相を特定の方向（例えばプラス方向）に変化させ、この状態においてＡ／Ｄ変換器４でサンプルされディジタル変換されたデータを、再度メモリ６より読みだして平均差分ＡＴおよび分散和ＶＴを算出する（第２回目）。
【００６４】
そして、平均差分ＡＴが増加し分散和ＶＴが減少する場合にはさらにサンプリングクロックの位相を同一方向（プラス方向）に変化させる。以降、順次、位相を変化させたサンプリングクロックによってＡ／Ｄ変換器４でサンプルされディジタル変換されたデータを、メモリ６より読みだして平均差分ＡＴが増加し分散和ＶＴが減少するかぎりサンプリングクロック位相を変化させてゆき、平均差分ＡＴが減少し分散和ＶＴが増加する点に達したら、一つ前のサンプリングクロックの位相を適正な位相とみなし、その位相をとるように制御信号ＣＫＰＨにより設定し調整を終了する。
【００６５】
逆に、２回目の平均差分ＡＴおよび分散和ＶＴの算出において、第１回目より平均差分ＡＴが減少し分散和ＶＴが増加する場合には初期設定値から逆方向（マイナス方向）にサンプリングクロックの位相を変化させ、平均差分ＡＴが増加し分散和ＶＴが減少するかぎりサンプリングクロックの位相を変化させてゆく。そして、平均差分ＡＴが減少し分散和ＶＴが増加する点に達したら、一つ前のサンプリングクロックの位相を適正な位相とみなし、その位相をとるように制御信号ＣＫＰＨにより設定し調整を終了する。
【００６６】
そして、調整を終了したならば、ＭＰＵ９は、求まった適正な位相を実現するサンプリングクロックの位相の調整量を不揮発メモリ２２に記憶する。不揮発メモリ２２はＥＥＰＲＯＭやフラッシュメモリのような電源を切っても記憶内容が失われない不揮発性のメモリである。
【００６７】
ＭＰＵ９は、この後に電源が切られた後に、電源が再度投入されるのと、不揮発メモリ２２に記憶した、位相の調整量を読みだし、書き込み制御回路に、制御信号ＣＫＰＨにより設定する。
【００６８】
以下、ＭＰＵ９からの制御信号ＣＫＰＨに従って、サンプリングクロックの位相を調整する書き込み制御回路５の構成について説明する。
【００６９】
図６に、書込制御回路５内のサンプリングクロックを生成する部分の構成を示した。
【００７０】
図６において、５１は同期分離回路３によって分離された水平同期信号ＨＤを位相制御信号ＣＫＰＨにより設定された遅延時間の遅延させる遅延回路、５２は遅延回路１で遅延した信号Ｒと分周回路５５の出力Ｖの周波数および位相を比較する位相比較回路、５３は位相比較回路５２の出力を平滑化し所望の応答特性を実現するためのループフィルタ、５４はループフィルタ５３の出力に応じて発振周波数の変化するＳＹＳＣＬＫを生成する電圧制御発振回路（以下ＶＣＯと略す）、５５はＳＹＳＣＬＫをＭ分周して位相比較器５２に入力する分周回路である。
【００７１】
図６では、位相比較回路５２、ループフィルタ５３、ＶＣＯ５４、分周回路５５によってＰＬＬが構成されており、位相比較回路５２のＲ、Ｖの２つの入力信号は常に位相同期するよう構成されている。従ってＶＣＯ５４の出力ＳＹＳＣＬＫは水平同期信号ＨＤのＭ倍の周波数を有しており、遅延回路出力Ｒと位相同期している。このＳＹＳＣＬＫは書込制御回路のシステムクロックとして用いられる。また、Ａ／Ｄ変換のためのサンプリングクロックも、このシステムクロックが用いられる。あるいは、このシステムクロックを分周器５６で分周することにより生成される構成であっても良い。
【００７２】
さて、水平同期信号ＨＤは、入力映像信号ＶＯのドット位相と常に一定の位相関係が保たれている。またサンプリングクロックの元となるＳＹＳＣＬＫは位相比較器入力Ｒに位相同期している。したがって、水平同期信号ＨＤと位相比較器入力Ｒとの位相関係を、制御信号ＣＬＫＰＨに応じて遅延回路５１で変化させることにより、映像信号とサンプリングクロックの位相関係を変化させることができる。遅延回路５１としては、たとえば、制御信号ＣＬＫＰＨに応じて切り替わる複数のタップを備えたＬＣディレイラインを用いることができる。
【００７３】
なお、図６に示したの構成では水平同期信号ＨＤを遅延回路５１で遅延させてＳＹＳＣＬＫの位相を変化させるものであるが、図６のＡまたはＢの位置に遅延回路５１を挿入しても同等の効果が得られる。ただし、図６のＡの位置に遅延回路を挿入する場合には数十ＭＨｚから数百ＭＨｚの周波数を有するＳＹＳＣＬＫを遅延させるため広帯域の高価な遅延線が必要になる。一般に水平同期信号は数十Ｋから１００ＫＨｚ程度の周波数であるため、図６の構成は広帯域な遅延線を必要としない。また図６のＢ点に挿入する場合には、ＰＬＬの閉ループ中に可変遅延回路を入れることになるので、システムの応答や安定性に影響を与える可能性がある。
【００７４】
以上、本発明の第１の実施例について説明した。
【００７５】
以上のように、本第１実施例によれば、ＭＰＵ９において平均差分ＡＴおよび分散和ＶＴを順次算出し、位相制御信号ＣＫＰＨを用いて書き込み制御回路５の制御することにより、平均差分ＡＴが最大で分散和ＶＴが最小となる、初期設定値から最も近い最適サンプリング点が得られるようサンプリングクロックの調整を行うことができる。これにより位相がずれることに起因する、エッジ部での曖昧な中間階調画素が表示画像中に発生することを抑え、文字や細かい絵柄での画質劣化を防ぐことができる。
【００７６】
また、以上に示したＭＰＵ９の処理は、ＲＯＭ１０内部に書き込まれた処理プログラムにより実現される。従って、前述したように予め定たテストパターンを表す映像信号を映像信号発生源１９から発生させ、ＭＰＵ９にコントロ−ラ２１サンプリング位相調整開始のの指示を与えるのみで、その他の人手を介さず自動的にサンプリング位相を最適値に調整することができる。
【００７７】
また、不揮発メモリ２２に、最適なサンプリング位相を実現する位相の調整量を記憶し、電源の投入時に、これを再設定するので、映像処理システムの起動のたびに、テストパタ−ンを表す映像信号の発生や、位相調整開始の指示を行なう必要がない。
【００７８】
なお、以上に説明した本第１実施例に係る映像処理システムを、たとえば、異なる映像信号を出力する複数の映像信号発生源１９から出力される複数の映像信号の一つを選択して映像信号処理装置１１８に入力するように構成した場合に、映像信号発生源１９から水平周波数やドット周波数が異なる複数の映像信号の一つが映像信号処理装置１８に入力する場合には、予め入力する可能性のある全ての映像信号に対し、前述したサンプリング位相の調整を行ない、求まった最適なの調整量を、映像信号ごとに不揮発メモリ２２に記憶しておき、映像信号処理装置に入力する映像信号の切換時に、コント−ラ２１からの指示によって、ＭＰＵ９に、切り替える映像信号に対して求められ不揮発メモリ２２に記憶されている調整量をサンプリングクロックの調整量として書き込み制御回路５に設定させるようにする。このようにすれば、複数の映像信号に対するサンプリング位相の調整も、ほとんど人手を介さず自動的に調整することができる。
【００７９】
また、図２には、ＭＰＵ９、ＲＯＭ１０、ＲＡＭ１１を独立した構成要素として示したが、これらをＭＰＵ内部にＲＯＭあるいはＲＡＭを内蔵した１チップマイコンにより構成してもよい。
【００８０】
また、前述した実施例では、平均差分ＡＴおよび分散和ＶＴを算出するためのデータの数は１ラインにつき１０２４個をしたが、これは映像信号処理システムに要求される性能、特性に応じて増減するようにしてもよい。たとえば、さらに増加（例えば２０４８個）させてもよい。このようにした場合は、平均差分ＡＴおよび分散和ＶＴを、より精度よく算出することができる。あるいは、このデータ数を減少（例えば５１２個に）させるようにしてもよい。このようにした場合は、ＭＰＵ９での演算回数を低減させ高速な調整処理が実現できる。
【００８１】
また、比較的少数のデータ参照数で粗調整を行った後データ参照数を増加させ微調整を行うようにし、精度を保ったまま処理の高速化を図るようにしてもよい。
【００８２】
また、ＭＰＵ９が、メモリ６よりデ−タを得る位置は、白画素と黒画素で構成され、白から黒、黒から白と変化するパタ−ンを表す領域内に対応する位置であれば、その位置は任意としてよい。たとえば、画面中央部の領域内の画素に相当するデータを用いて、サンプリング位相を最適化することにより、劣化が目立ちやすい画面中央部で発生するサンプリングミスを、良好に防ぐことができる。
【００８３】
また、以上の実施例では、入力映像信号ＶＩを８ビット（２５６階調）のデータＡＤ変換した。また、黒（輝度０％）をデータ値１６、白（輝度１００％）をデータ値２２０に対応させた。そして、データ値１２８を境としてデータを黒レベル画素データと白レベル画素データに分類した。しかし、さらに厳密な処理を行うため、この分類の境界を黒と白の中間のデータ値（１６＋２２０）／２＝１１８に設定するようにしてもよい。この場合は、メモリ６から読み込んだデータ値が１１８レベルより小さければ、黒レベル画素データ数ＴＢに１を、黒レベル画素データ平均ＡＢにデータ値をそれぞれ加え、さらに黒レベル画素データ分散ＶＢにデータ値の二乗を加える。一方、データ値が１１８以上であれば、白レベル画素データ数ＴＷに１を、白レベル画素データ平均ＡＷにデータ値をそれぞれ加え、さらに白レベル画素データ分散ＶＷにデータ値の二乗を加えるよう構成すればよい。あるいは、特定のデータ値の範囲に入る画素データを白あるいは黒レベル画素と判定するものであってもよい。例えば、０から３１までのデータを黒レベル画素データとして処理し、２０４から２３５までのデータを白レベル画素データとして処理するよう構成してもよい。なお、以上のようなＡ／Ｄ変換器の量子化ビット数ならびに黒、白に対応させるデータ値、白レベル画素データと黒レベル画素データを判別するための境界となるデータ値の設定等は、結果として良好にサンプリング位相を調整できるものであれば以上に示した値以外の値を用いるようにしてもよい。
【００８４】
また、以上の実施例において、サンプリングクロックの時間ゆらぎやノイズなどにより、より安定したデ−タ値が得られない場合には、数フィ−ルドにわたって同じ位置のデ−タの値を平均化し、この値をデータ値として用いるようにしても良い。このような構成とすることで、より精度良くサンプリング位相を合わせることができる。
【００８５】
また、以上の実施例においてＭＰＵ９が行うヒストグラムｈ（ｉ）の算出の際に、メモリ６から読みだしたデータの全てをＲＡＭ１１に保持しないようにしてもよい。すなわち、順次、メモリ６より読み出したデータの階調Ｌに応じて、階調の個数を示すデータ配列ｈ（Ｌ）を１づつ加算してゆけばよい。したがって、各階調の個数を示すデータｈ（Ｌ）を格納するための階調数分の配列がＲＡＭ１１内に確保できればよい。このようにすることにより、小容量のＲＡＭ１１で多数のデータの処理を実現できる。また、処理に用いるデータ量を増加させた場合にも極端なメモリ増加の必要はない。上記の例ではすべての画素が１つのレベルに集中した場合の最大個数１０２４の数を格納可能な２バイトデータ領域がデータ値分（８ビットであれば２５６個）あればよい。すなわち、データ数が６５５３５個以下（２バイトで表現可能な範囲）であれば、２×２５６＝５１２バイト程度のメモリ容量をヒストグラムｈ（ｉ）の算出、記憶に用いれば足りる。
【００８６】
また、以上に説明した実施例中においては、ＭＰＵ９が、平均差分ＡＴが最大でかつ分散和ＶＴが最小となる点を最適サンプリング位相として調整をおこなうものであったが、いずれか一方のみが最小もしくは最大となるように調整を行うようにしてもよい、
すなわち、たとえば、図５に示したように、平均差分ＡＴは最適位相の近傍でなだらかな変化を示し、１８０度の位相ずれ付近では急峻な変動特性を示す。逆に分散和ＶＴは最適位相の近傍で急峻な変化を示し、１８０度の位相ずれ付近ではなだらかな変動特性を示すことに着目し、最適位相の近傍で感度が高くなる分散和ＶＴが最小となるようにサンプリングクロックの位相を調整するようにする。具体的には、前述した第２回目の算出において平均差分ＡＴが第１回目の算出値より増加するかあるいは分散和ＶＴが第１回目の算出値より減少する場合には、サンプリングクロックの位相を前回と同一方向に変化させ続ける。そして、順次、平均差分ＡＴが増加するかあるいは分散和ＶＴが減少するかぎりサンプリングクロックの位相を変化させてゆき、分散和ＶＴが増加する点に達したら、一つ前の位相に設定し調整を終了する。逆に、第２回目の算出において平均差分ＡＴが第１回目の算出値より減少するかあるいは分散和ＶＴが第１回目の算出値より増加した場合には、前回とは逆方向にサンプリングクロックの位相を変化させ、平均差分ＡＴが増加するかあるいは分散和ＶＴが減少するかぎりサンプリングクロックの位相を、順次、この逆方向に変化させてゆく。そして、分散和ＶＴが増加する点に達したら、一つ前のサンプリング位相に設定し調整を終了する。
【００８７】
また、さらに以上示した実施例では、メモリ６のデータからヒストグラムｈ（Ｌ）を作成し、これをもとに平均差分ＡＴおよび分散和ＶＴを算出したが、順次、メモリ６から読みだしたデータの累積値およびデータの二乗の累積値を求めることで直接平均差分ＡＴおよび分散和ＶＴを算出するようにしてもよい。このような算出は、図７に示す処理によって実現することがでいる。すなわち、まず、黒レベル画素データ数ＴＢ、白レベル画素データ数ＴＢ、黒レベル画素データ平均ＡＢ、白レベル画素データ平均ＡＷ、黒レベル画素データ分散ＶＢ、白レベル画素データ分散ＶＷに初期値として０を設定する（ステップ１００１）。そして、メモリ６からデータを一つ読みだし、このデータの値をＤとし（ステップ１００２）、Ｄが１２８より小さければ、黒レベル画素データ数ＴＢに１を、黒レベル画素データ平均ＡＢにデータ値をそれぞれ加え、さらに黒レベル画素データ分散ＶＢにデータ値の二乗を加える。
【００８８】
一方、Ｄが１２８以上であれば、白レベル画素データ数ＴＷに１を、白レベル画素データ平均ＡＷにデータ値をそれぞれ加え、さらに白レベル画素データ分散ＶＷにデータ値の二乗を加える。
【００８９】
そして、以上の処理（ステップ１００２〜１００５）を、メモリ６から読みだす全てのデータについて行う。そして、すべてのデータについて処理が終了したら（ステップ１００６がＹｅｓの場合）、ＴＢには黒レベル画素データの総数、ＴＷには白レベル画素データの総数が、ＡＷには白レベル画素データの累積値が、ＡＢには黒レベル画素データの累積値がセットされている。また、ＶＷには白レベル画素データの二乗の累積値が、ＶＢには黒レベル画素データの二乗の累積値がセットされる。また、黒レベル画素データ平均ＡＢおよび白レベル画素データ平均ＡＷはデータ累積値を、それぞれのデータ数で割った値、黒レベル画素データ分散ＶＢおよび白レベル画素データ分散ＶＷはデータの二乗の累積値をそれぞれのデータ数で除算し平均の二乗を減じた値として算出できる。また、さらに平均差分ＡＴ＝ＡＷ−ＡＢ、および分散和ＶＴ＝ＶＷ＋ＶＢを算出することができる。したがい、前述したようにＡＴ、ＶＴの値を用いてサンプリング位相を最適値へ制御することができるようになる。
【００９０】
また、以上の実施例では、多階調の輝度を表す１系統の映像信号を処理する映像信号処理装置１８について示したが、本第１実施例に係る映像信号処理装置は、Ｒ、Ｇ、ＢあるいはＹ、Ｒ−Ｙ、Ｂ−Ｙの３系統の映像信号の処理を行う場合にも信号処理装置へ適用することもできる。
【００９１】
この場合には、３系統の信号のなかからＧ，Ｙなどのエネルギーが集中しやすく、劣化の目立ちやすい１系統の信号に対してのみ、データ参照を行い、サンプリング位相を最適化し、他の２系統の信号はＧあるいはＹと同一位相でサンプリングする構成とすればよい。
【００９２】
あるいは、３系統独立にデータ参照を行い、それぞれサンプリング位相を最適化する構成としてもよい。また、このようにする場合には、ＭＰＵ９、ＲＯＭ１０、ＲＡＭ１１などは共通化し、Ｒ，Ｇ，Ｂ（あるいはＹ，Ｒ−Ｙ，Ｂ−Ｙ）の順序で１系統ずつサンプリング位相の最適化を行うように構成してもよい。なお、この場合には、図６に示したＰＬＬを３系統に対応して３つ設けるようにしても良いのであるが、ＰＬＬは１つのみとし、図６のＳＹＳＣＬＫを３系統に分岐し、分岐した各系統のＳＹＳＣＬＫに対して、これをＭＰＵ９よりの制御信号に従った各々の遅延量で独立に遅延する遅延回路５１を、独立に設けるようにしてもよい。この構成は、図６のＡの地点に遅延回路５１を設けた構成に対応する。
【００９３】
あるいは、３系統共通の遅延量ステップの大きな（１〜５ｎｓｅｃ）遅延回路で、大まかな調製を行い、ＳＹＳＣＬＫを３系統に分岐し、分岐した各系統のＳＹＳＣＬＫに対して独立に制御可能な微少ステップ（０．２５ｎｓｅｃ）の遅延回路をもたせるよう構成しても良い。
【００９４】
また、３系統のデータの全てに対して、最適となるサンプリング位相へ調整を行うようにしてもよい。すなわち、たとえば、３系統の分散和ＶＴの和が最小となるようにサンプリングクロックの位相を調整するようにしてもよい。
【００９５】
なお、これら３系統に対して、サンプリング位相の調整をおこなう場合にはＲ、Ｇ、Ｂ（あるいはＹ，Ｒ−Ｙ，Ｂ−Ｙ）すべての映像信号について、５０％レベルより低い所定のレベル（例えば０％）と５０％レベルより高い所定のレベル（例えば１００％）の２つのレベルで構成され、低いレベルから高いレベル、高いレベルから低いレベルといった変化の比較的多いテストパターンを表す映像信号をサンプリング位相調整時の入力死蔵信号として用いるようにする。
【００９６】
図８には、一例として、また、Ｒ，Ｇ，Ｂ３系統のデータの全てに対して、最適となるサンプリング位相へ調整を行うようにした場合の映像信号処理装置１８の構成を示した。このような構成においてＭＰＵは、３Ｒ，Ｇ，Ｂのそれぞれに対応して設けられた３メモリ６Ｒ，６Ｇ，６Ｂにアクセスして各データを読みだし、たとえば、３系統の分散和ＶＴの和が最小となるように、制御信号ＣＬＫＰＨを介して書き込み制御回路５の生成するサンプリングクロックの位相を調整する。
【００９７】
さて、ここで、一般に映像信号のドット周波数に比較して、ＭＰＵ９の動作周波数は低く設定されている場合や、またＭＰＵ９で行うデータの取込の後の演算処理に要する時間のために、１フィールド(または１フレーム）あるいは１ラインの期間に、前述した統計を求める処理に必要なすべての画素データを取り込めない場合がある。そして、このような場合には、順次Ａ／Ｄ変換回路４より新たなフィールド（またはフレーム）あるいはラインのデータがメモリ６が書き込まれることになるが、フィールド(またはフレーム）あるいはライン毎に同一パターンの繰り返しとなるようなテストパターンを映像信号発生源において用いれば、フィールドやラインが更新された場合にもデータ値は変化することないので、所望のデータをＭＰＵ９に取り込むことができる。また、このような場合において、本来の信号処理のためのメモリ６のアクセスと、ＭＰＵ９のデータの取り込みのためのメモリ６のアクセスが重なる場合には、信号処理を優先させるように構成すればよい。あるいは有効な画素のデータのメモリ６への書込が行われない水平、垂直のブランキング期間に、メモリ６よりデータを読み出すよう構成してもよい。
【００９８】
以下、本発明の第２の実施例を説明する。
【００９９】
本第２実施例は、図１に示した映像処理装置の内部を図９に示すように構成したものである。
【０１００】
図９において、１は映像信号ＶＩの入力端子、２は同期信号ＳＩの入力端子、３は同期分離回路、４は入力映像信号ＶＩをディジタルデータに変換するＡ／Ｄ変換回路、７はＤ／Ａ変換回路、１２はディスプレイ２０へ映像信号ＶＯを出力する端子であり、これらは、前記第１実施例の映像信号処理回路（図２参照）において同符号を付して示した部位と同じ部位である。
【０１０１】
次に、５は同期分離回路３からの同期信号に基づいてサンプリングクロックとメモリ書込制御信号を生成する書込制御回路、１３はＡ／Ｄ変換回路４からのデータを速度１／２の２系統の信号に分割して出力する直列並列変換回路（以下、「Ｓ／Ｐ変換回路」と記す）、６ａ、６ｂは速度１／２に変換されたデータを書込制御回路５の制御信号により書き込むメモリ、１４はメモリ６から読み出された２系統のデータを倍の速度の１系統の信号に合成する並列直列変換回路（以下、「Ｐ／Ｓ変換回路」と記す）さらに、８は出力信号が所定の形態となるようメモリ６及びＤ／Ａ変換回路７などを制御する読出制御回路、１７はＳ／Ｐ変換回路の２つの出力をＭＰＵ９からの制御信号に応じて切り換えて出力する切り換え回路、１５は切り換え回路１６により選択されたＳ／Ｐ変換回路の出力データの一系統の信号を入力とするバッファメモリ、９はバッファメモリ１５からデータが参照できるよう構成されたＭＰＵ、１０はＭＰＵ９を制御するプログラム及びデータが書き込まれているＲＯＭ、１１はＭＰＵ９の処理作業用の記憶領域を提供するＲＡＭ、１６は外部のコントロ−ラ２１からの制御信号をＭＰＵに入力する通信端子である。
【０１０２】
さて、このように、図９に示す構成は、先の第１実施例に係る映像信号処理装置１８の構成（図２参照）のメモリ６が、Ｓ／Ｐ変換回路１３、Ｐ／Ｓ変換回路１４、２系統のメモリ６ａ、６ｂに置き換えられた構成となっている。また、図９に示す構成は、ＭＰＵ９がメモリ６からでなくバッファメモリ１５を介して、Ａ／Ｄ変換器４がデジタル変換したデータを読みだす構成となっている点が前記第１実施例とは異なっている。
【０１０３】
このような構成において、Ａ／Ｄ変換器４が変換したデータはＳ／Ｐ変換回路１３により速度１／２の２系統のデータに分割される。例えば順次入力されるデータを奇数画素のデータと偶数画素のデータに分割し、それぞれ２倍の時間幅を有するデータ系列としてそれぞれメモリ６ａ、６ｂに入力する。
【０１０４】
メモリ６ａ、６ｂは、このＳ／Ｐ変換処理により、Ａ／Ｄ変換器４のサンプリングクロックの１／２のクロック周波数で動作すればよくなる。したがい、第１実施例の２倍の周波数で映像信号ＶＩをサンプリングしたとしても、第１実施例と同じ動作周波数のメモリ素子を用いてメモリ６ａ，６ｂを構成することができる。すなわち、動作周波数の高い高性能のメモリ素子を必要とせずに高解像度の映像信号に対応できる映像信号処理装置１８を実現できる。
【０１０５】
さて、Ｐ／Ｓ変換回路１４では、Ｓ／Ｐ変換回路１３で分割された２系統の信号を１つに合成する処理を行い、図１の実施例と同じ形態の一系統の信号としてＤ／Ａ変換回路７に信号を出力する。
【０１０６】
この他の映像信号の流れは図１の実施例と同様である。ただし、書き込み制御回路５、読みだし制御回路８は、メモリ６ａ，６ｂの双方の書き込み、読みだしアクセスを制御することになる。
【０１０７】
さて、バッファメモリ１５には切り換え回路１７を介してＳ／Ｐ変換回路１３で分割したデータ系列の一方に属する、有効画素のデータが記憶される。ここで、このバッファメモリ１５に入力される信号はＳ／Ｐ変換回路により速度の低下した信号であるため、速度の遅いメモリ素子をバッファメモリ１５として用いることができる。
【０１０８】
また、ある時点でバッファメモリ１５に入力され記憶できるのは２系統に分割されたデータ系列の内の一方の系列のデータであるが、切り換え回路１７で選択するデータ系列を切り換えることにより偶数画素あるいは奇数画素に対応する２つのデータ系列の何れの系列に属するデータもバッファメモリに入力し記憶させることができる。したがい、ＭＰＵ９は、前記第１実施例と同様に、必要とする任意のデータをバッファメモリ１５から読みだして、前述した各種統計量などを算出しサンプリング位相を制御することができる。
【０１０９】
なお、特殊なテストパターンを除けば、サンプリング位相のずれによって生じる曖昧な中間階調データの発生確率は奇数画素、偶数画素によらず同等と考えられるため切り換え回路１７を無くし、常に偶数又は奇数の画素に対応するデータのみをバッファメモリ１５に記憶させ、ＭＰＵ９は、このバッファメモリ１５に記憶された偶数又は奇数の画素に対応するデータのみに基づいて、前記第１実施例で示した各種統計量を算出しサンプリング位相を制御するようにしてもよい。
【０１１０】
さて、ＭＰＵ９はバッファメモリ１５からデータを順次取り込み、前記第１実施例と同様にＲＯＭ１０内のプログラムに従って処理を行い、位相制御信号ＣＫＰＨにより書込制御回路５でサンプリング位相の制御を行う。
【０１１１】
ここで、バッファメモリ１５をＦＩＦＯメモリとすれば、バッファメモリ１５よりデータを取り込むためアドレスをＭＰＵ９が指定する必要がなくなる。またＭＰＵ９がメモリ６ａ，６ｂと独立したバッファメモリ１５からデータを読み込むため、バッファメモリ１５に記憶されたデータが読み出されるまでバッファメモリ１５への入力を禁止するよう構成するのみで、ＭＰＵ９の処理速度が遅い場合にデータを読みだす前にバッファメモリ１５内のデータが更新されてしまうことを防止することができる。また、本来の信号処理のためのメモリ６ａ、６ｂのアクセスと、ＭＰＵ９のデータ読みだしは競合しないため、ＭＰＵ９は、映像信号のブランキング期間以外であっても参照データを連続して処理することができる。したがい、この構成によれば、調整処理時間を短縮することができる。
【０１１２】
ＭＰＵ９における統計量の演算は、前述したヒストグラムを求めた後、平均差分ＡＴ、および分散和ＶＴを求める方式であっても、前述した参照画素データから累積値および二乗の累積値を直接演算する方式であってもよい。
【０１１３】
以上、本発明の第２の実施例について説明した。
【０１１４】
なお、以上の各実施例において、映像処理装置１８とディスプレイ２０は一体として構成するようにしてもよい。
【０１１５】
また、映像信号発生源１９が、映像信号ＶＩ等と共に、この映像信号ＶＩをサンプリングするためのサンプリングクロックも出力するものである場合には、図６に示したＰＬＬは必要ない、この場合には映像信号処理装置にサンプリングクロックを入力し、この入力するサンプリングクロックを遅延する可変遅延回路を設け、この可変遅延回路によってサンプリングクロックの位相を前述したように調整し、調整後のサンプリングクロックをＡ／Ｄ変換器４等で用いるようにすればよい。
【０１１６】
また、以上の実施例ではサンプリングクロックの位相を調整したが、逆に映像信号ＶＯの位相を調整するようにすることもできる。要は、サンプリングクロックの位相と映像信号のドット位相の相対的な位相差を調整できればよい。
【０１１７】
以上説明してきたように、本発明に係る各実施例によれば、どのようなワ−クステ−ションあるいはコンピュータであっても生成することができる黒背景に白文字又は白背景に黒文字の画像を表すい映像信号を基準に、サンプリング位相の調整を自動的に行うことが可能であり、調整用パタ−ンの表示のための知識や特殊な技能を有する人でなくてもサンプリング位相の調整調整を簡易に行うことができる。
【０１１８】
【発明の効果】
以上のように、本発明によれば、より簡便かつ高精度にサンプリング位相の調整を行うことのできる映像信号処理装置を提供することができる
【図面の簡単な説明】
【図１】本発明の実施例に係る映像信号処理システムの構成を示すブロック図である。
【図２】本発明の第１実施例に係る映像処理装置の構成を示すブロック図である。
【図３】サンプリング位相によるサンプリングデータの変化を示した図である。
【図４】サンプリング位相と、データの値の発生頻度の関係を表した図である。
【図５】サンプリング位相と、本発明の第１実施例で算出する白画素データの平均値と黒画素データの平均値の差分ＡＴ、白画素データの分散と黒画素データの分散の和ＶＴ各値のデータの発生頻度の関係を表した図である。
【図６】本発明の実施例に係る書込制御回路のサンプリングクロック生成に関する主要部分の構成を示したブロック図である。
【図７】本発明の第１実施例において行う各種統計量の算出手順を示すフロ−チャ−トである。
【図８】本発明第１実施例に係る映像信号処理装置の他の構成例を示したブロック図である。
【図９】本発明の第２の実施例に係る映像信号処理装置の構成を示すブロック図である。
【符号の説明】
１    映像信号入力端子
２    同期信号入力端子
３    同期分離回路
４    Ａ／Ｄ変換回路
５    書込制御回路
６、６ａ、６ｂ  メモリ
７    Ｄ／Ａ変換回路
８    読出制御回路
９    マイクロプロセッサ
１０  リードオンリメモリ
１１  ランダムアクセスメモリ
１２  映像信号出力端子
１３  直並列変換回路
１４  並直列変換回路
１５  バッファメモリ
１６  通信端子
１７  切り換え回路
１８  映像信号処理装置
１９  映像信号発生源
２０  ディスプレイ装置
２１  制御装置
２２  不揮発性メモリ
５１  遅延回路
５２  位相比較回路
５３  ループフィルタ
５４  電圧制御発信器
５５  分周回路
【図１】
0003673303.tif 000012
【図２】
0003673303.tif 000013
【図３】
0003673303.tif 000014
【図４】
0003673303.tif 000015
【図５】
0003673303.tif 000016
【図６】
0003673303.tif 000017
【図７】
0003673303.tif 000018
【図８】
0003673303.tif 000019
【図９】
0003673303.tif 000020