(57)【特許請求の範囲】
【請求項１】
テレビ信号を標本化し符号化伝送する送信装置と、伝送信号を復号して再生する受信装置とで構成される標本化クロック再生システムにおいて、
前記送信装置は、位相比較の基準となる基準信号を発生し、伝送クロックの所定の周期毎に基準信号の標本値を求め、標本値から送信側位相情報信号を得て、テレビ信号の符号化データに多重化して出力し、
前記受信装置は、位相比較の基準となる基準信号を再生し、所定の周期毎に再生基準信号の標本値を求め、標本値から受信側位相情報信号を得て、送信側位相情報信号と受信側位相情報から、所定の周期毎に位相比較を行って、比較結果が一致する様に標本化クロックを再生し、
前記送信装置は所定の周期の時刻毎に基準信号の標本値を得て、現時刻と１つ前の周期の時刻の２つの標本値から現時刻の標本点の基準信号の位相角を得て、前記位相情報信号として出力する手段を有し、
前記受信装置は、所定の周期の時刻毎に再生した基準信号の標本値を得て、現時刻と１つ前の周期の時刻の２つの標本値から現時刻の標本点の再生基準信号の位相角を得る手段と、送信側の位相情報と受信側の位相情報とを差分比較して、位相角が送受で一致する様に制御して標本化クロックを再生する手段を有することを特徴とする位相同期標本化クロック再生回路。
【請求項２】
所定の周期の時刻毎に基準信号の標本値を得て前記位相情報信号として出力する手段を有する送信装置と、
所定の周期の時刻毎に再生した基準信号の標本値を得る手段と、送信側の標本値と受信側の標本値を記憶し、所定の周期毎に、予め定められたそれ以前の区間内の送受の標本値の積和値を求める手段と、前記積和値を用いて、送受の基準信号の位相が同期する様に制御して標本化クロックを再生する手段を備えた受信装置とから成ることを特徴とする請求項１に記載の位相同期標本化クロック再生回路。
【請求項３】
前記区間の長さは、所定の周期の整数倍の値が基準信号の周期で略割り切れるような整数値に設定することを特徴とする請求項２に記載の位相同期標本化クロック再生回路。
【請求項４】
前記送信装置は、入力テレビ信号のカラーバーストから基準信号を発生する手段を備え、前記受信装置は、再生テレビ信号から再生基準信号を発生する手段を備えることを特徴とする請求項１又は２に記載の位相同期標本化クロック再生回路。
【請求項５】
前記送信装置は標本化クロックから基準信号を発生する手段を備え、前記受信装置は再生標本化クロックから再生基準信号を得る手段を備えることを特徴とする請求項１又は２に記載の位相同期標本化クロック再生回路。
【請求項６】
前記標本値を得るのに、高速のサンプルホールド回路と低速のＡ／Ｄ変換器を用いることを特徴とする請求項１又は２に記載の位相同期標本化クロック再生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、位相同期標本化クロック再生回路、特にテレビジョン（以下ＴＶという）信号を標本化（サンプリング）して符号化伝送する装置の受信側の標本化クロックの再生回路に関する。
【０００２】
【従来の技術】
電子機器や電子応用機器にあってはデジタル化が急速に進行しており、ＴＶ放送を含む電器通信分野においても例外ではない。
【０００３】
カラーＴＶ信号を標本化して符号化伝送する場合の従来例は、例えば、特開平８−１２６０２９号公報の「標本化クロック再生システム及び装置」に開示されている。かかる従来例にあっては、受信側で標本化クロックを再生する必要がある。受信側で標本化クロックを再生するため、周波数情報を伝送し、一定の周期での標本化クロックの数が送信側及び受信側で一致するように標本化周波数の同期を行っている。
【０００４】
この手法は、送信側の標本化クロックの周波数情報を一定周期毎に受信側に送り、この周波数情報を元に受信側の標本化クロックの周波数を送信側と一致させるので、周波数は同期化できるが、クロックの位相関係の同期化は不可能である。したがって、送受信の相対位相が周波数情報の量子化誤差の影響により時間的に変動する欠点があった。即ち、送信側のアナログＴＶ信号と受信側の再生ＴＶ信号とをベクトルスコープ（ＴＶ信号用測定器）上で直接比較してみると、標本化クロックの位相のずれ（相対位相の変化）に伴って両者のカラーバーストの位相が変動し、送信側を基準にすると、受信側のベクトルは回転変動することになった。
【０００５】
この為に復号された信号を用いてカラーＴＶ信号の編集等を行う場合、カラーバーストの位相を一定に同期化する為に、フレームシンクロナイザのような位相同期化の為の装置が必要となる。
【０００６】
そこで、これを解決する手段として、周波数情報を送るのではなく、送信側では、標本化クロック位相に同期した位相基準信号からその位相角の信号を、一定周期毎に標本化して得て、映像信号と多重化して受信側に伝送し、受信側では、送られてきた位相角の信号を基に位相同期を行うことが提案されている（例えば、特開平８−１２６０２９号公報参照）。
【０００７】
図１０にそのブロック構成図を、図１１に位相角発生回路１０６を、また、図１２に位相角比較回路１１６の具体的構成を示す。図１０〜図１２を参照し、従来技術を説明する。
【０００８】
図１０（Ａ）に示す送信側では、ＴＶ信号は、Ａ／Ｄ変換器１０１とサブキャリア（副搬送波）発生回路１０３に供給される。サブキャリア発生回路１０３は、入力ＴＶ信号のカラーサブキャリアに同期してサブキャリア信号を発生し、位相角発生回路１０６と標本化クロック発生回路１０２へ供給する。標本化クロック発生回路１０２は、標本化クロックを発生し、Ａ／Ｄ変換器１０１へ供給する。Ａ／Ｄ変換器１０１は、ＴＶ信号を標本化してデジタル信号を出力し、符号化回路１０４へ供給する。符号化回路１０４は、デジタルＴＶ信号をデータ圧縮符号化し、符号化データを多重化回路１０５へ供給する。
【０００９】
位相角発生回路１０６は、図１１に示すようなブロックで構成され、位相角回路１２２で発生する１クロック毎の位相角を加算器１２１とレジスタ１２３で構成する積分器で伝送路クロック毎に積分して、転送クロック毎の位相角を求める。この位相角に対応した正弦波を発生して、Ｄ／Ａ変換して、比較器１２６でサブキャリア発生回路１０３から供給されるサブキャリア信号と位相を比較し、誤差信号を位相角回路１２２に供給して次の位相角の値を補正することにより、位相が一致するように制御する。サブキャリア（基準信号）の１周期を３６０°として伝送クロックによる標本化時刻毎の基準信号の位相角を求める。３６０°をＮビットのダイナミックレンジで基準化して、伝送路クロック毎の位相角の値をＮビットの位相角信号として求める。制御回路１０８からの制御信号に応じて、一定周期毎の位相角信号を取り出して多重化回路１０５へ供給する。図１１中、１２４と１２５は正弦波発生回路とＤ／Ａ変換回路を、また１２７と１２８は端子をそれぞれ示す。
【００１０】
伝送クロック発生回路１０７は、伝送クロックを発生し、多重化回路１０５、制御回路１０８及び位相角発生回路１０６へ供給する。制御回路１０８は、フレームを構成する為のフレーム制御信号と、位相角信号を送る周期を制御するタイミング制御信号とを発生する。フレーム制御信号は、多重化回路１０５へ、タイミング制御信号は位相角発生回１０６へ供給する。多重化回路１０５は、制御信号に基づき、圧縮データと、位相角信号とその他復号に必要な制御データ等が多重化して伝送信号を出力する。
【００１１】
図１０（Ｂ）に示す受信側では、受信信号は、分離回路１０９及び伝送クロック再生回路１１０に供給される。伝送クロック再生回路１１０は、伝送クロックを再生し、分離回路１０９、制御回路１１１及び位相角比較回路１１６へ供給する。分離回路１０９は、制御回路１１１からの制御信号に基づき、圧縮データ、位相角信号及び復号に必要な制御データ等を分離し、各部へ供給する。制御回路１１１は、伝送信号からフレームを検出し、フレームに多重化されたデータを分離する為の制御信号を分離回路１０９に送ると共に、フレームの周期毎に受信側の位相角信号を求める為のタイミング制御信号を位相角比較回路１１６へ供給する。
【００１２】
復号回路１１２により圧縮データが復号され、デジタルのＴＶ信号が再生され、Ｄ／Ａ変換器１１４でアナログ信号に変換される。
標本化クロック再生回路１１５は、位相角比較回路１１６からの差分信号の制御信号に応じてＶＣＯ（電圧制御発振器)を制御して、送信側から送られてきた位相角信号と受信側で得られた位相角信号とを一致させるように動作して、送受のサブキャリア信号の位相角が同期するように、再生標本化クロックの発振周波数を制御する。再生された標本化クロックは、Ｄ／Ａ変換器１１４へ供給される。
【００１３】
サブキャリア発生回路１１３は、再生されたＴＶ信号のカラーバーストに同期させて、連続正弦波のサブキャリアを再生して位相角比較回路１１６へ供給する。位相角比較回路１１６は、図１２に示す如く再生されたサブキャリアと伝送路クロックとから、位相角発生回路１０６と同様に受信側の位相角を求め、送信側の位相角信号が送られてくるフレーム周期毎に比較回路１２９で送受の位相角信号の比較を行って比較誤差信号を端子１３１から出力する。誤差信号は、標本化クロック再生回路１１５へ供給される。この標本化クロック再生回路１１５は、誤差信号の位相角差分信号に基づきＶＣＯを制御して標本化クロックを発生する。
【００１４】
伝送路クロックの伝達時間が一定で且つ安定したクロックであるので、上述の構成により送受のサブキャリアの位相が同期化が行われる。そこで、再生されたＴＶ信号のカラーバーストの位相は、送信側のカラーバーストに位相同期化される。また、結果的には標本化クロックの位相と受信側の標本化クロックの位相を同期化できることになる。
【００１５】
即ち、この技法は、位相角発生回路１０６で、伝送路クロック毎に位相角の値をデジタル値で発生し、これに対応したＲＯＭ（読み出し専用メモリ）から正弦波のＰＣＭ（パルス符号変調）値を読み出してＤ／Ａ変換するデジタル処理により、アナログ正弦波の局部サブキャリア信号を発生させている。そして、局部サブキャリア信号と映像信号から求めた基準サブキャリアとの位相比較を行い、比較誤差信号を位相角の発生値にフィードバック制御する。位相角を局部サブキャリアと基準サブキャリアが一致するように制御して、基準サブキャリアの位相角を等価的にデジタルの位相角値として求める。得られた位相角の値を、一定周期毎に受信側に伝送する。
【００１６】
一方、受信側においては、再生された信号から基準サブキャリアを求め、位相角比較回路１１６において、再生した基準サブキャリアに同期した局部サブキャリアをデジタル処理で発生する。送信側から送られてくる周期毎に送信側と受信側で発生した位相角を比較する。比較結果を用いて、送受側の位相角が一致するように、標本化クロック再生回路１１５で再生される再生クロックの位相を制御する。これにより、位相の同期化を図っている。
【００１７】
【発明が解決しようとする課題】
上述した位相同期標本化クロック再生回路の第１の問題点は、基準サブキャリアの周波数に比較して、位相角発生回路の動作は十分高い処理速度で行う必要があり、従来例の場合、基準サブキャリアの周波数（３．５７９５Ｍｈｚ）に対して、位相角を発生するデジタル処理回路の動作クロックは、伝送路クロックを用いており、高い（ＤＳ１の場合、４４．７３６Ｍｈｚ）周波数のクロックで動作させる必要がある。
【００１８】
また、基準サブキャリアと局部サブキャリアを比較する比較器も高い周波数で比較が十分行えるようにする必要がある。
【００１９】
即ち、局部サブキャリアを発生する回路を高速動作させる必要があり、消費電力が大きい。
【００２０】
第２の問題点は、装置の小型化を進める場合、できる限りＬＳＩ化またはプロセッサ処理化して、部品点数を少なくする必要がある。回路が高速処理であると、ＬＳＩ化を行うにも専用のＬＳＩ開発が必要となり、高速で消費電力が大きいと、小型化が行いにくいし、開発費用も掛かる点にあった。低速で処理が行えるようにすると、ＬＳＩ化が容易であり、汎用のプロセッサ等を用いて等価的に処理が行えることになり、安価で小型化及び部品点数が少ない回路構成が実現出来る。
【００２１】
本発明の目的は、高速の処理を行わなくても、低速処理で、一定周期毎にその周期での位相角を得ることができ、送受側で位相同期した標本化クロックを再生することができる位相同期標本化クロック再生回路を提供することにある。
【００２２】
【課題を解決するための手段】
前述の課題を解決するため、本発明による位相同期標本化クロック再生回路は、次のような特徴的な構成を採用している。
【００２３】
（１）テレビ信号を標本化し符号化伝送する送信装置と、伝送信号を復号して再生する受信装置とで構成される標本化クロック再生システムにおいて、
前記送信装置は、位相比較の基準となる基準信号を発生し、伝送クロックの所定の周期毎に基準信号の標本値を求め、標本値から送信側位相情報信号を得て、テレビ信号の符号化データに多重化して出力し、
前記受信装置は、位相比較の基準となる基準信号を再生し、所定の周期毎に再生基準信号の標本値を求め、標本値から受信側位相情報信号を得て、送信側位相情報信号と受信側位相情報から、所定の周期毎に位相比較を行って、比較結果が一致する様に標本化クロックを再生し、
前記送信装置は所定の周期の時刻毎に基準信号の標本値を得て、現時刻と１つ前の周期の時刻の２つの標本値から現時刻の標本点の基準信号の位相角を得て、前記位相情報信号として出力する手段を有し、
前記受信装置は、所定の周期の時刻毎に再生した基準信号の標本値を得て、現時刻と１つ前の周期の時刻の２つの標本値から現時刻の標本点の再生基準信号の位相角を得る手段と、送信側の位相情報と受信側の位相情報とを差分比較して、位相角が送受で一致する様に制御して標本化クロックを再生する手段を有する位相同期標本化クロック再生回路。
【００２４】
（２）所定の周期の時刻毎に基準信号の標本値を得て前記位相情報信号として出力する手段を有する送信装置と、
所定の周期の時刻毎に再生した基準信号の標本値を得る手段と、送信側の標本値と受信側の標本値を記憶し、所定の周期毎に、予め定められたそれ以前の区間内の送受の標本値の積和値を求める手段と、前記積和値を用いて、送受の基準信号の位相が同期する様に制御して標本化クロックを再生する手段を備えた受信装置とから成る上記（１）の位相同期標本化クロック再生回路。
【００２５】
（３）前記区間の長さは、所定の周期の整数倍の値が基準信号の周期で略割り切れるような整数値に設定する上記（２）の位相同期標本化クロック再生回路。
【００２６】
（４）前記送信装置は、入力テレビ信号のカラーバーストから基準信号を発生する手段を備え、前記受信装置は、再生テレビ信号から再生基準信号を発生する手段を備える上記（１）又は（２）の位相同期標本化クロック再生回路。
【００２７】
（５）前記送信装置は標本化クロックから基準信号を発生する手段を備え、前記受信装置は再生標本化クロックから再生基準信号を得る手段を備える上記（１）又は（２）の位相同期標本化クロック再生回路。
【００２８】
（６）前記標本値を得るのに、高速のサンプルホールド回路と低速のＡ／Ｄ変換器を用いる上記（１）又は（２）の位相同期標本化クロック再生回路。
【００３０】
【発明の実施の形態】
以下、本発明による位相同期標本化クロック再生回路の実施形態例の構成及び動作を添付図１乃至図９を参照して詳細に説明する。
【００３１】
まず、図１を参照して、本発明による位相同期標本化クロック再生回路の第１実施形態例を説明する。図１（Ａ）は、送信側のブロック図、（Ｂ）は受信側のブロック図を示す。送信側は、ＴＶ信号をデジタル変換するＡ／Ｄ変換器１、ＴＶ信号のカラーバーストに同期したクロックを発生する標本化クロック発生回路２、入力ＴＶ信号のカラーバーストに同期したカラーサブキャリアを発生するサブキャリア発生回路３、デジタルＴＶ信号をデータ圧縮符号化する符号化回路４、符号化データと位相情報を多重化して出力する多重化回路５、一定周期毎に位相基準信号のサブキャリアの位相情報を求める位相情報発生回路６、伝送クロックを発生する伝送クロック発生回路７、一定周期毎にフレームを構成してデータと位相情報の多重化を制御する制御回路８から成る。
【００３２】
図１（Ｂ）に示す受信側は、受信信号から伝送クロックを再生する伝送クロック再生回路１０、受信信号を多重化データから符号化データと位相情報とを分離する分離回路９、符号化データを復号化してデジタルのＴＶ信号を再生する復号回路１２、デジタルのＴＶ信号を変換してアナログのＴＶ信号を再生するＤ／Ａ変換器１４、再生アナログＴＶ信号に同期したサブキャリアを再生するサブキャリア発生回路１３、受信側の位相情報を求めて送信側の位相情報と比較して比較誤差を出力する位相情報比較回路１６と、比較誤差を用いて周波数を制御して標本化クロックを再生する標本化クロック再生回路１５及び制御回路１１から成る。
【００３３】
位相情報発生回路６は、デジタルの角速度を発生する方式でなく、サブキャリアを標本化したＰＣＭ信号から位相情報を求める。但し、位相情報を伝送する周期毎に位相情報を求める構成となっており、伝送路のクロックの周期、例えば数ｎｓ〜数十ｎｓと比較すると、非常に長い周期、例えば数十ｍｓである。この為に消費電力が大きい高速のＡ／Ｄ変換器でなくても、高速のサンプルホールドと低速の変換速度のＡ／Ｄ変換器で構成できることになる。受信側の位相情報比較回路１６も、変換速度の遅いＡ／Ｄ変換器を用いて構成される。
【００３４】
図２は、図１に示す位相情報発生回路６の具体的な構成を示す。サブキャリア発生回路３から供給されるサブキャリアの周波数に対して十分高速で動作するサンプルホールド回路２１と、位相情報を伝送する周期に対して十分な変換速度を持つＡ／Ｄ変換器２２と、サブキャリアの標本値を１クロック保持するレジスタ２３と、現標本点と１クロック前の標本点の２つの標本値から、現標本点の位相角を発生する位相角発生器２４から構成される。
【００３５】
図３は、図１（Ｂ）の位相情報比較回路１６の具体的な構成を示す。受信側のサブキャリア発生回路１３から供給される再生サブキャリアから位相情報を得る位相情報発生回路３２と、送信側の位相情報と得られた受信側の位相情報とを比較して誤差信号を出力する比較器３１から構成される。位相情報発生回路３２は図２に示した位相情報発生回路６と同じに構成される。
【００３６】
次に、図１乃至図３に示す本発明による位相同期標本化クロック再生回路の第１実施形態例の動作を詳細に説明する。
【００３７】
図１に示す第１実施形態例は、ＮＴＳＣカラーＴＶ信号をサブキャリアｆｓｃの３倍の標本化クロックでＡ／Ｄ変換し、帯域圧縮符号化し、サブキャリアの位相情報求めて、圧縮データと多重化して、ＤＳ３の４４．７３６ＭＨｚのクロックレートで伝送する。位相情報は伝送クロック周期（約２２．３５ｎｓ）の１／４７６０の分周周期Ｔ（マルチフレームの周期  約１０６．４μｓ：９．４ｋ）としている。受信側では、再生したＴＶ信号のサブキャリアの位相情報と送信側の位相情報とを比較して、誤差信号を用いて送信側に同期するように標本化クロックを発生するＶＣＯを制御することにより、送信側に同期したＴＶ信号が再生される。
【００３８】
ＴＶ信号は、Ａ／Ｄ変換器１と標本化クロック発生回路２に供給される。サブキャリア発生回路３は、入力信号のカラーバースト（周波数ｆｓｃ）に同期してバースト・ロック・オシレータが動作して、周波数がｆｓｃで連続した正弦波のサブキャリア信号を出力する。サブキャリア信号Ｘは標本化クロック発生回路２と基準信号として位相情報発生回路６へ供給される。
【００３９】
標本化クロック発生回路２は、入力されたサブキャリア信号に同期して３倍の周波数の標本化クロックを発生し、Ａ／Ｄ変換器１及び他の必要な回路へ標本化クロックを供給する。
【００４０】
Ａ／Ｄ変換器１は、ＴＶ信号を標本化して８ビットＰＣＭのＴＶ信号を出力し、符号化回路４へ供給する。符号化回路４は、予測符号化や可変長符号化等の方法を用いてＴＶ信号を伝送ビットレートに入るようにデータ圧縮符号化し、データ圧縮された符号化データを出力し、多重化回路５へ供給する。
【００４１】
図２に示す位相情報発生回路６では、伝送のマルチフレームの周期Ｔ毎に、正弦波のサブキャリアの信号の標本値Ｘｉを１つ求める。サブキャリアはサンプルホールド回路２１へ、制御信号はサンプルホールド回路２１、Ａ／Ｄ変換器、及びレジスタ２３へ供給される。
【００４２】
図６は、周期Ｔと標本値Ｘｉと位相角θｉの関係を示す。伝送クロック速度でＡ／Ｄ変換する代わりに、サンプルホールド回路２１でその標本点の値を保持し、低速の変換速度のＡ／Ｄ変換器２２で８ビットの２の補数のＰＣＭに変換する。Ａ／Ｄ変換器２２は、ＰＣＭ値が正負の値に振れるが、その正弦波の平均の中心がデジタルの０となるようにＤＣオフセットを調整する機能を有する。標本値はレジスタ２３と位相角発生器２４に供給される。位相角発生器には現時刻の標本値Ｘｉと１周期Ｔ前の標本値Ｘｉ-1が供給される。
【００４３】
サブキャリアの周期は１／３．５７９５４５ＭＨＺ＝０．２７９３６５１μｓ、マルチフレームの周期Ｔ＝１０６．４０１７μｓであるので、ＸｉとＸｉ−１の位相差θｓは１０６．４０１７／０．２７９３６５＝３８０．８６９６９となる。整数部を除くと、位相差θｓ＝０．８６９６９×３６０度＝３１３．０８度となる。−１２８から１２７の値を取る８ビットのＸｉとＸｉ−１の値に対してθｓ＝３１３．０８度の場合のＸｉ（又はＸｉ−１）の標本点の位相角を、予め計算して変換特性を得て、標本値が１６（８＋８）ビット入力、位相角が８ビット出力の変換テーブルでＲＯＭに書き込んでおく。位相角発生器２４はこの変換特性を有したＲＯＭから構成されており、標本値Ｘ２に対応した位相角を出力する。
【００４４】
位相角の信号は、サブキャリア（基準信号）の１周期を３６０°として、Ｎビットのダイナミックレンジで基準化して求める。３６０°の角度をＮ＝８ビット（２５６）で表すことにすると、ある標本化時刻におけるサブキャリア（基準信号）の位相角が９０°の場合は、位相角信号は６４(８ビットのＰＣＭ表示で01000000)の値の信号となる。位相角の信号は、位相情報として多重化回路５へ供給される。
【００４５】
伝送クロック発生回路７は、４４．７３６ＭＨｚのクロックを発生し、多重化回路５と制御回路８へ供給する。制御回路８は、北米におけるＤＳ３のフレームを構成する為のフレーム制御信号と、位相角信号を送る周期を制御するタイミング制御信号を発生し、フレーム制御信号は多重化回路５へ、タイミング制御信号ＦＴは位相角発生回路６へ供給する。ＤＳ３のマルチフレーム周期毎に位相情報を送る場合は、伝送クロックの１／４７６０の分周の周期となる。
【００４６】
多重化回路５では、制御信号に基づき、圧縮データ、位相角信号及びその他復号に必要な制御データ等が多重化されて伝送信号が出力される。伝送信号はＵ／Ｂ変換され、４４．７３６ＭＨｚのバイポーラ信号として出力される。受信側では、バイポーラ信号は分離回路９及び伝送クロック再生回路１０に供給される。
【００４７】
伝送クロック再生回路１０は、４４．７３６ＭＨｚの伝送クロックを再生し、分離回路９と制御回路１１へ供給する。分離回路９は、バイポーラの伝送信号をＢ／Ｕ変換し、制御回路１１の制御信号に基づき、圧縮データ、８ビットの位相情報及び復号に必要な制御データ等を分離し、各部へ供給する。制御回路１１は、伝送信号からＤＳ３のフレームを検出し、フレームに多重化されたデータを分離する為の制御信号を分離回路９に送ると共に、ＤＳ３のマルチフレームの周期毎のタイミング制御信号ＦＴを位相情報比較回路１６へ供給する。
【００４８】
復号回路１２は、圧縮データを復号し、デジタルのＴＶ信号を再生し、Ｄ／Ａ変換器１４でアナログ信号に変換して出力する。サブキャリア発生回路１３は、再生したＴＶ信号のカラーバーストに同期したサブキャリアを再生し、位相情報比較回路１６へ供給する。標本化クロック再生回路１５は、位相情報比較回路１６からの比較差分信号の制御信号に応じてＶＣＯを制御して、差分信号が０になるように、即ち送信側から送られてきた位相角信号と受信側の位相角信号との位相角が一致するように再生標本化クロックの発振周波数を制御する。再生された標本化クロックはＡ／Ｄ変換器１５及び必要な各部へ供給される。
【００４９】
図３に位相情報比較回路１６の具体的構成を示す。再生サブキャリアはサンプルホールド回路２１へ、送信側のサブキャリア標本値は比較器３１へ、制御回路１１からの制御信号はサンプルホールド回路２１、Ａ／Ｄ変換器２２、及びレジスタ２３へ供給される。
【００５０】
位相情報比較回路１６は、位相情報発生回路３２で入力された再生サブキャリアの位相角を求める。位相情報発生回路３２は、送信側の位相情報発生回路６と同じ構成である。サブキャリア発生回路１３から供給される再生サブキャリアを、マルチフレームの周期の制御信号が与えられる時刻毎に、サンプルホールド回路２１でサンプルホールドする。
【００５１】
更に、Ａ／Ｄ変換器２２でＰＣＭ信号に変換し、位相角発生器２４で位相角を求めて、比較器３１へ受信側の位相角信号を供給する。送信側から送られてきた位相角信号は比較器３１に供給され、周期Ｔ毎に比較が行われる。送信側の８ビットの位相角信号と受信側の８ビットの位相角信号の差分を８ビットのモジュロー演算で求め、差分信号は誤差信号として標本化クロック発生回路１５へ供給される。
【００５２】
標本化クロック発生回路１５は、予め定めたデジタルフィルタ特性（誤差信号に対する制御量の大きさを比例項、微分項、積分項等の係数を所望の特性により決めておく）によって、誤差信号からデジタルの制御信号を求め、アナログ信号に変換し、ＶＣＯを電圧制御して発生する標本化クロックの周波数を制御する。
【００５３】
位相角の差分信号が正の場合は、再生サブキャリア（基準信号）の位相角、即ち再生標本化クロックの位相角が遅れているので、位相角を早めるため、標本化クロックの周波数を高くするように制御する。位相角差分信号が負の場合は、再生サブキャリアの位相角、即ち再生標本化クロックの位相が進んでいるので、位相角を遅くする為に、標本化クロックの周波数を低くするよう制御する。誤差信号が０になる周波数で安定するようになる。
【００５４】
即ち、Ｄ／Ａ変換器１４で再生されたアナログＴＶ信号は、送信側のカラーサブキャリアに位相角が同期した信号が得られる。従って、ベクトルスコープで送信側のＴＶ信号を基準にして再生されたＴＶ信号を表示した場合、伝送系及び処理回路の遅延による一定の遅延時間に対応した位相角の遅れを伴って再生ＴＶ信号が表示される。カラーバーストの位相は送信側のカラーバーストに対して変動することなく安定に同期して表示される。
【００５５】
位相情報発生回路６の第２の実現方法の具体的構成例を示す。
２つの標本値Ｘ１とＸ２から位相角を求める場合、両者の位相差θｓが大きいと、伝送路クロックの変動誤差及びサブキャリア（基準信号）周波数の変動誤差の影響を受け易くなる為に、位相角も誤差が大きくなる。これを改善する方法を説明する。Ａ／Ｄ変換器２２の変換速度Ｔａｄが、位相角情報を伝送する周期Ｔよりも十分小さい場合は、周期Ｔ毎に周期内で２回の標本化を周期Ｔ１の間隔で行って、２つの標本値を求めるようにする。
【００５６】
図７に制御信号のタイミングと、周期内で２つの標本値を得る関係を示す。制御回路８からの制御信号は、周期Ｔのクロック信号でなく周期Ｔ１、周期Ｔ２（Ｔａｄ＜Ｔ１、Ｔ１＋Ｔ２＝Ｔ、Ｔ１＜Ｔ２＜Ｔの関係あり）を持つクロック信号で与えられ、サンプルホールド回路２１、Ａ／Ｄ変換器２２及びレジスタ２３へ供給される。位相角発生器２４は、位相差がＴ１の場合の位相角を求める変換特性がＲＯＭに記憶されている。Ｔ１の周期の始まる先頭でＸ１の標本化が行われ、終わり頃にはＰＣＭ値が求められる。Ｔ２の周期の始まる先頭でＸ２の標本化及びＸ１のＰＣＭ値がレジスタ２３に保持される。次に、Ｔ２の周期の終わり頃にはＸ２のＰＣＭ値が得られ、位相角発生器２４ではＸ１、Ｘ２の標本値からＸ２の位相角θｉが得られる。
【００５７】
Ｔ１の値は、伝送とクロック周期の整数倍Ｍで与えられるが、サブキャリア（基準信号）の周期で規格化したとき、小数点以下の値が、±０．２５の値に近くなるように整数値Ｍを選ぶようにする。Ｘ１とＸ２の位相関係が９０度に近くなり、Ｘ２の位相角が０から３６０度のどの位置あっても安定して誤差が少なく位相角を算出することができる。
【００５８】
位相差が９０度に近くない場合、例えばＸ１とＸ２の位相差が１８０度に近い場合、Ｘ１の位相角が９０度に近い場合は、Ｘ１とＸ２の標本値は正と負で大きな振幅となる筈で、標本値に対する量子化誤差の影響は小さく、量子化の影響を余り受けないで位相角を正確に求めることができる。しかし、位相がずれて０度に近くなると、振幅値は小さくなり、量子化の影響が大きくなり、位相角は量子化の影響を受けて誤差が大きくなる。Ａ／Ｄ変換器の変換速度に余裕があるときは、Ｔ１はできるだけ小さくした方が誤差は小さくでき、より正確に位相角を得ることができる。
【００５９】
次に、本発明の第２実施形態例を説明する。
第２の実施形態例では、周期Ｔ毎に受信側に伝送する位相情報としては、位相角ではなく、周期Ｔ毎に得られたサブキャリア（基準信号）の標本値を、位相情報としてそのまま受信側に送る場合の例を示す。装置のブロック構成は図１の構成と同じであるが、この実施形態例では、図１の位相情報発生回路６及び位相情報比較回路１６の構成が第１実施形態例の構成と異なる。他は同じである。
【００６０】
受信側では、再生サブキャリア（基準信号）を得る手段と、再生基準信号の標本値を得る手段と、送信側及び受信側の標本値を予め定められた数の最新の値を記憶する記憶手段と、送信側と受信側の基準信号の標本値を乗算して正数の周期で累積値を求め、この値を元に送受の基準信号の位相比較を行う。その比較の誤差から制御信号を求め、受信側の基準信号が送信側の基準信号と位相が同期するようにＶＣＸＯの周波数を制御して標本化クロックを発生する標本クロック再生回路を更に有する。
【００６１】
図４は、第２実施形態例における位相情報発生回路６’の構成を示すブロック図である。入力されたサブキャリアはサンプルホールド回路４１へ、制御信号はサンプルホールド回路４１及びＡ／Ｄ変換器４２へ供給される。サンプルホールド回路４１とＡ／Ｄ変換器４２を備え、一定の周期Ｔ毎に、サブキャリア信号を標本化して８ビットの標本値を出力する。
【００６２】
図５は、第２実施形態例における位相情報比較回路１６’の構成を示すブロック図である。サンプルホールド回路４１及びＡ／Ｄ変換器４２は図４の構成と同じである。入力された再生サブキャリア信号はサンプルホールド回路４１へ、送信側サブキャリアの標本値はメモリ５４へ、制御信号はサンプルホールド回路４１、Ａ／Ｄ変換器４２、メモリ５３、５４、制御回路５５、及びレジスタ５８へ供給される。
【００６３】
メモリ回路５３は、受信側の再生サブキャリアの標本値を周期Ｔ毎に蓄える。メモリ５４も送信側から送られてきたサブキャリアの標本値を蓄える。制御回路５５は、周期Ｔに標本値の数Ｌを掛けた値が、サブキャリアの整数倍の周期に略等しくなるような標本値の数Ｌを予め定めておき、メモリ５３及びメモリ５４から標本値を読み出して、送受の標本値を乗算器５６で乗算し、積分器５７に供給する。
【００６４】
制御回路５５では、周期Ｔの間に、最新のＬ個の送受の標本値を対で読み出して、乗算結果を積分する制御が行われ、Ｌ個の対の乗算値の累積値が積分器５７に得られる。周期Ｔ毎にその累積値はレジスタ５８に供給される。送信の位相に対して受信の位相が９０度遅れたとき、累積値は略０となる。９０度より位相差が小さくなると累積値は正の値になり０度で最大値となる。一方、９０度より大きくなると累積値は負の値となり、１８０度で負の最大値となる。最大や最小の判定は難しいので、累積値の正負の判定で周波数制御ができるようにする。即ち、送受の位相が９０度でバランスするように、標本化クロックのＶＣＸＯの制御電圧を制御して周波数を変えて、位相がバランスするようにする。
【００６５】
受信側の位相が遅れて累積値が負になった場合、受信側の位相が進むように、標本化クロックの周波数を高くするように制御する。受信側の位相が進んで累積値が正の値となった場合、受信側の位相が遅れるように標本化クロックの周波数を低くするように制御する。
【００６６】
マルチフレーム周期毎に標本化を行った場合、サブキャリア（基準信号）の周期は１／３．５７９５４５ＭＨｚ＝０．２７９３６５１μｓ、マルチフレームの周期Ｔ＝１０６．４０１７μｓであるので、周期Ｔ毎の標本値間（Ｘ１、Ｘ２）の位相差θｓは１０６．４０１７／０．２７９３６５１＝３８０．８６９６９となる。整数部を除くと、位相差θｓ＝０．８６９６９×３６０度＝３１３．０８８度となる。これを整数倍したときに３６０度の整数倍の値に略一致するようになる整数値Ｌでなるべく小さい値を求める。０．８６９６９を２３倍すると２０．００２８７となり、誤差が０．００３で約１度の誤差になる。ここでは、Ｌ＝２３に選ぶ。
【００６７】
図５の構成では、Ａ／Ｄ変換器４２で得られた標本値を先にメモリ５３に記憶させる構成となっているが、メモリ５３、５４と乗算器５６の順番を入れ替えてもよい。即ち、周期Ｔ毎に送受の標本値を乗算器５６に供給し、乗算結果を１つのメモリ５３に記憶させ、位相比較結果は、制御回路５５からの制御信号により所定の区間の数だけ乗算値を読み出して積分器５７で積分して積和値を求める構成とすることも可能である。この構成によれば、乗算器の処理速度も周期Ｔで行えればよく、低速の処理で済む。また、積分器５７も周期Ｔの間に予め定めた区間の整数値Ｌだけの最新の乗算値をメモリから読み出して積分すればよく、低速処理が可能である。
【００６８】
このように構成することにより処理量を少なくでき、処理速度を下げることができ、汎用のプロセッサで十分実現できる低速の処理速度にできる。基準信号の標本値を求めるのに、基準信号の帯域をカバーできる早さでサンプルホールドを行えば、その後は、音声処理用の汎用プロセッサのＡ／Ｄ変換器を用いて十分Ａ／Ｄ変換できる処理速度にできる。
【００６９】
基準信号の帯域を下げれば、サンプルホールド回路を用いなくても、低速の変換速度のＡ／Ｄ変換器（数ＭＨｚ以下又は音声帯域）をそのまま用いて、構成することができる。基準信号の周波数を下げると、基準信号のジッタが送受の位相の誤差として大きく影響してくるようになるため、余り下げることはできない。Ａ／Ｄ変換の精度を高くすれば、ある程度は誤差の影響を下げることができる。
【００７０】
本発明の第３実施形態例を図８を参照して説明する。この実施形態例は、送受のサブキャリアの位相を同期化するのではなく、標本化クロックの位相を同期化するようにした実施形態例である。図８（Ａ）に送信側、（Ｂ）に受信側のブロック構成を示す。
【００７１】
図８（Ａ）の送信側は、Ａ／Ｄ変換器１、標本化クロック発生回路８２、基準信号発生回路８３、符号化回路４、多重化回路５、位相情報発生回路６、伝送路クロック発生回路７及び制御回路８から成る。
【００７２】
図８（Ｂ）の受信側は、分離回路９、伝送クロック再生回路１０、制御回路１１、復号回路１２、Ｄ／Ａ変換器１４、基準信号発生回路８４、標本化クロック再生回路１５及び位相情報比較回路１６から成る。図１と同じ符号のブロックは同じ機能を有する。
【００７３】
標本化クロック発生回路８２は、入力信号の水平同期周波数９１０倍周波数（４倍のｆｓｃ）に同期したクロックを発生する。標本化クロックはＡ／Ｄ変換器１と基準信号発生回路８３へ供給される。基準信号発生回路８３は、標本化クロックから位相の基準となる基準信号を発生する。
【００７４】
図９に示す如く、分周回路９１で標本化クロックを１／４に分周し、バンドパスフィルタ９２でカラーサブキャリアの周波数ｆｓｃのみを通過させ、ｆｓｃ成分のみが通過されて、正弦波のサブキャリア信号が得られる。これを基準信号として出力し、位相情報発生回路６へ供給する。位相情報発生回路６では、位相情報が周期Ｔ毎に求めれ多重化回路５へ供給される。
【００７５】
受信側の基準信号発生回路８４は、送信側の基準信号発生回路８３と同じ構成で、再生した標本化クロックから基準信号（サブキャリア信号）を再生して、位相情報比較回路１６へ供給する。
【００７６】
位相情報比較回路１６では、送信側の基準信号の位相情報と受信側の基準信号の位相信号とから送受の位相のずれを比較し、位相の比較誤差を出力して標本化クロック再生回路１５へ供給する。標本化クロック再生回路１５では、比較誤差信号が０となるように、制御電圧を発生してＶＣＸＯを制御し、再生標本化クロックの周波数を制御して発生する。制御が安定すると、送信側の基準信号と受信側の基準信号の位相が同期化できる。この結果、送信側の標本化クロックと受信側の再生標本化クロックの位相が同期化できる。
【００７７】
以上、本発明による位相同器標本化クロック回路のいくつかの実施形態例の構成及び動作を詳述した。しかし、本発明は斯かる特定例のみに限定されるべきではなく、本発明の要旨を逸脱することなく種々の変形変更が可能であることが当業者には容易に理解できよう。
【００７８】
【発明の効果】
第１の効果は、位相角情報発生回路及び位相情報比較回路を低速動作で実現できる。その理由は、従来は、伝送とクロック毎に処理を行って位相角を求めていたが、本発明では、位相情報の伝送周期毎に基準信号の標本値を求めて処理を行えば良いのでため、低速動作が実現できる。
【００７９】
第２の効果は、低速動作で消費電力を抑えることができる。その理由は、伝送路クロックの周期で処理することは不要であるからである。
【００８０】
第３の効果、ＬＳＩ化又は汎用プロセッサを用いて処理が可能となり、小型化が行い易い。その理由は、標本値を得た後はデジタル処理で位相同期化の処理が行える構成である為である。
【図面の簡単な説明】
【図１】本発明による位相同期標本化クロック再生回路の第１実施形態例のブロック図である。
【図２】図１に示す位相同期標本化クロック再生回路の位相情報発生回路の詳細ブロック図である。
【図３】図１に示す位相同期標本化クロック再生回路の位相情報比較回路の詳細ブロック図である。
【図４】本発明による位相同期標本化クロック再生回路の位相情報発生回路のブロック図である。
【図５】本発明による位相同期標本化クロック再生回路の位相情報比較回路のブロック図である。
【図６】位相情報発生・比較のタイミング説明図である。
【図７】位相情報発生・比較の別のタイミング説明図である。
【図８】本発明による位相同期標本化クロック再生回路の他の実施形態例のブロック図である。
【図９】図８に示す基準信号発生回路の詳細ブロック図である。
【図１０】従来の位相同期標本化クロック再生回路の構成を示すブロック図である。
【図１１】図１０に示す位相角発生回路の詳細ブロック図である。
【図１２】図１０に示す位相比較回路の詳細ブロック図である。
【符号の説明】
１、２２、４２  Ａ／Ｄ変換器
２              標本化クロック発生回路
３              サブキャリア発生回路
４              符号化回路
５              多重化回路
６、６’        位相情報発生回路
７              伝送クロック発生回路
８、１１        制御回路
９              分離回路
１０            伝送クロック再生回路
１２            復号回路
１３            サブキャリア発生回路
１４            Ｄ／Ａ変換回路
１５            標本化クロック再生回路
１６、１６’    位相情報比較回路
２１、４１      サンプルホールド回路
【図１】
0003631628.tif 000002
【図２】
0003631628.tif 000003
【図３】
0003631628.tif 000004
【図４】
0003631628.tif 000005
【図５】
0003631628.tif 000006
【図６】
0003631628.tif 000007
【図７】
0003631628.tif 000008
【図８】
0003631628.tif 000009
【図９】
0003631628.tif 000010
【図１０】
0003631628.tif 000011
【図１１】
0003631628.tif 000012
【図１２】
0003631628.tif 000013