(57)【特許請求の範囲】
【請求項１】
差動増幅回路とその出力を受けてそれを電流増幅する電流増幅回路とを有し、前記電流増幅回路の負荷が接続される出力に前記負荷に並列に直列抵抗の分圧回路が挿入され、その分圧電圧を前記差動増幅回路の一方の入力に帰還し、他方の入力に定電圧を加えて前記分圧回路に定電流を流すことで前記負荷にレギュレーションされた出力電圧の電力を供給する定電流駆動型の安定化電源回路において、
前記電流増幅回路が前記差動増幅回路の出力を受けるダーリントン接続のトランジスタの入力段とこのダーリントン接続の入力段のトランジスタのエミッタにそのベースが接続された前記ダーリントン接続の電流出力段のトランジスタとを有し、前記出力電圧、前記分圧電圧およびこれらの電圧に対応する電圧のいずれかの電圧が所定の基準電圧より低下したか否かを検出する検出回路と、この検出回路の検出信号を受けて前記ダーリントン接続の電流出力段のトランジスタのベースを基準電位ラインに接続するスイッチ回路とを備え、前記スイッチ回路による前記基準電位ラインの接続により前記入力段のトランジスタによる回路が前記基準電位ラインの電位に対してベースエミッタ間順方向電圧降下に相当する電圧で動作を開始するエミッタ接地回路になる安定化電源回路。
【請求項２】
さらに、前記負荷の短絡状態を検出する短絡検出回路を設け、この短絡検出回路の検出信号に応じて前記検出回路の検出信号の発生を阻止する請求項１記載の安定化電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、安定化電源回路に関し、詳しくは、レギュレーション制御側の動作電圧を高くすることなく、リップルに対するリジェクション機能を悪化させず、さらに、起動不良が発生しないようなＩＣ化された安定化電源回路に関する。
【０００２】
【従来の技術】
従来のＩＣ化された安定化電源回路としては、図４に示すような差動増幅回路１０（或いはオペアンプ，なお、オペアンプは差動増幅回路に含めて、差動増幅回路として説明する。）と電流ブースタ回路１１とからなる定電流回路を利用したものを挙げることができる。
この回路において、１２は、定電圧を発生する出力端子であり、１３は、差動増幅回路の一方の入力に加えられる基準電圧Ｖ1を発生する電源である。差動増幅回路１０は、内部に差動アンプ１０ａとこの差動アンプ１０ａの定電流源１０ｂ（その電流値Ｉ）とを有していて、電流ブースタ回路１１の負荷として抵抗Ｒ1，Ｒ2の直列回路が挿入されている。
ここで、ＰＮＰ形のトランジスタＱ1，Ｑ2は、それぞれエミッタ側に定電流回路１０ｃ，１０ｄが挿入された駆動用トランジスタであって、トランジスタＱ1のベースに基準電圧Ｖ1が加えられ、トランジスタＱ2のベースに電流ブースタ回路１１の出力側から帰還された電圧を受ける。また、ＰＮＰ形のトランジスタＱ3，Ｑ4は、トランジスタＱ1，Ｑ2のエミッタにそのベースが結合された差動アンプ１０ａを構成する一対のトランジスタである。
【０００３】
トランジスタＱ5は、電流ブースタ回路１１のドライブ段のＮＰＮ形のトランジスタであり、そのベースが差動増幅回路１０の増幅段のトランジスタＱ4のコレクタからの出力をそのベースに受けて駆動される。そして、そのコレクタを介して電流出力段のＰＮＰ形のトランジスタＱ6のベースを駆動する。トランジスタＱ6のコレクタは、出力端子１２に接続され、かつ抵抗Ｒ1，Ｒ2を介して接地されている。抵抗Ｒ2の端子電圧（これら抵抗の接続点Ｎの電圧）は、差動増幅回路１０のトランジスタＱ2のベースに帰還され、このことで、抵抗Ｒ2に発生する端子電圧が基準電圧Ｖ1に一致するように差動増幅回路１０が動作して出力端子１２に定電圧Ｖoが発生する。
この定電圧Ｖoは、
Ｖo＝（ｒ1＋ｒ2）・Ｖ1／ｒ2
となる。ただし、ｒ1は抵抗Ｒ1の抵抗値、ｒ2は抵抗Ｒ2の抵抗値である。
なお、差動増幅回路１０の電源電圧は、安定化された電源ラインＶreg に接続され、電流ブースタ回路１１の電源電圧は、通常の電源ライン＋Ｖccに接続されている。
【０００４】
【発明が解決しようとする課題】
このような安定化電源回路にあっては、負荷側が短絡したときに、出力端子１２が接地電位にまで落ちるため、出力が帰還される差動増幅回路１０の入力（トランジスタＱ2のベース）が接地電位にまで落ち、電流ブースタ回路１１を駆動する差動増幅回路１０のトランジスタＱ4が“ＯＮ”状態となって、他方のトランジスタＱ3が“ＯＦＦ”状態となる。そこで、電流ブースタ回路１１を駆動する電流が電流源１０ｂから供給される電流Ｉとなり、負荷側が短絡したときには各素子の能力いっぱいの大電流が流れてＩＣが加熱されたり、周辺回路を含めてＩＣが破壊される問題が生じる。
なお、この場合、電流ブースタ回路１１の出力電流をＩo とすると、
Ｉo ≒βp ・βn ・Ｉ
となる。ただし、βp は、電流ブースタ回路１１の出力トランジスタＱ6の電流増幅率、βn は、電流ブースタ回路のドライブ段のトランジスタＱ5の電流増幅率である。
【０００５】
そこで、このような問題を解決するために、電流ブースタ回路１１のドライブ段であるＮＰＮ形トランジスタＱ5を２つのＮＰＮ形トランジスタに換え、その後段のトランジスタのベースを駆動する前段のトランジスタのエミッタとグランドＧＮＤ間にバイアス抵抗を挿入してエミッタフォロアとし、後段をエミッタ接地としたドライブ段を設けた回路を特開平２−１３３８１０号「安定化電源回路」として提案している。
しかし、この電流ブースタ回路のドライブ段は、前記のバイアス抵抗が後段のトランジスタのベースとグランドＧＮＤ間にも挿入されることになるので、出力電流が小さい低負荷の場合には、前段トランジスタのみが動作する。前段のトランジスタは、エミッタに抵抗が挿入されているので、単独動作のときには増幅率が低い。そこで、前段と後段のトランジスタが動作する高負荷時のドライブ段の増幅率と低負荷時の前段トランジスタのみが動作するときの増幅率とに大きな差ができて、増幅率が変化する変化点が発生する。これにより、負荷の状態が急激に変化したときにこの変化点が作用してこの安定化電源回路は、リップルに対するリジェクション（拒絶）機能を一時的に悪化させる問題があることが分かった。
【０００６】
このようなことを回避するために、バイアス抵抗を削除して電流ブースタ回路のドライブ段のトランジスタを完全なダーリントン接続にすることを考えたが、そのようにすると、このドライブ段のベースバイアス電圧が２Ｖfとなり、レギュレーション制御側の差動増幅回路１０のバイアス電圧が１Ｖf（ベースエミッタ間順方向電圧降下）分だけ高くなってしまうので、回路全体のバイアス電圧も１Ｖf分高くする必要がある。その結果、レギュレーションのための制御電圧を１Ｖf分高く設定しなければならなくなるので、この安定化電源回路として動作範囲が小さくなる問題がある。
さらに、電流ブースタ回路のドライブ段を完全なダーリントン接続にすると、起動時にトランジスタＱ2のベース電位が接地電位になるために、トランジスタＱ4が飽和し、ドライブ段のベースバイアス電圧が２Ｖfより低下し、ドライブ段に電流を供給することができなくなり、起動不良が発生する問題も生じる。
この発明の目的は、このような従来技術の問題点を解決するものであって、レギュレーション制御側の動作電圧を高くすることなく、リップルに対するリジェクション機能を悪化させず、さらに、起動不良が発生しない安定化電源回路を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的を達成するためのこの発明の安定化電源回路の構成は、差動増幅回路とその出力を受けてそれを電流増幅する電流増幅回路とを有し、電流増幅回路の負荷が接続される出力に負荷に並列に直列抵抗の分圧回路が挿入され、その分圧電圧を前記差動増幅回路の一方の入力に帰還し、他方の入力に定電圧を加えて分圧回路に定電流を流すことで負荷にレギュレーションされた出力電圧の電力を供給する定電流駆動型の安定化電源回路において、電流増幅回路が差動増幅回路の出力を受けるダーリントン接続のトランジスタの入力段とこのダーリントン接続の入力段のトランジスタのエミッタにそのベースが接続された前記ダーリントン接続の電流出力段のトランジスタとを有し、出力電圧、前記の分圧電圧およびこれらの電圧に対応する電圧のいずれかの電圧が所定の基準電圧より低下したか否かを検出する検出回路と、この検出回路の検出信号を受けてダーリントン接続の電流出力段のトランジスタのベースを基準電位ラインに接続するスイッチ回路とを備えていて、スイッチ回路による基準電位ラインの接続により入力段のトランジスタによる回路が基準電位ラインの電位に対してベースエミッタ間順方向電圧降下に相当する電圧で動作を開始するエミッタ接地回路になるものである。
【０００８】
【発明の実施の形態】
このような構成により、負荷に大きな電流が流れて、出力電圧が低下したときにはその検出信号に応じてダーリントン接続の後段のベースを接地することにより、その前段トランジスタは、エミッタに抵抗を介さないエミッタ接地回路になる。このとき、電流ブースタ回路のドライブ段の増幅率は、大きい状態に保持されるので、ダーリントン接続の動作状態との間の増幅率に大きな差がなくなる。その結果、増幅率が変化する変化点によるリップルに対するリジェクション機能の一時的な悪化が抑止される。しかも、出力電圧が低下したときには、電流ブースタ回路のドライブ段がエミッタ接地回路になるので、レギュレーション制御側の差動増幅回路のバイアス電圧を１Ｖf高くしなくても動作させることができる。  一方、起動時には、同様に電流ブースタ回路のドライブ段がトランジスタ１つのエミッタ接地回路になるので、そのベース電位が１Ｖfから動作可能である。したがって、起動不良も発生しない。
なお、実施例では、短絡時の出力電圧が低下してグランドレベルになる場合に、別途、短絡検出回路を設けて前記の検出回路の動作を短絡時に動作しないようにしている。これにより、起動時と定常動作時に発生する短絡時とを区別している。
【０００９】
【実施例】
以下、この発明の一実施例について図面を参照して詳細に説明する。
図１は、この発明を適用した安定化電源回路のブロック図、図２は、図１の出力電圧検出回路にコンパレータを用いた実施例のブロック図、図３は、図２の出力電圧検出回路として電流切換回路を用いた実施例のブロック図である。なお、図４と同等の構成要素は同一の符号で示す。
図１の電流ブースタ回路３は、図４における電流ブースタ回路１１のドライブ段のトランジスタＱ5に換えて、トランジスタＱ7，Ｑ8からなるダーリントン接続のドライブ段１としている。さらに、後段のトランジスタＱ8のベースとグランドＧＮＤとの間には、スイッチ回路２を設けている。このスイッチ回路２は、出力電圧検出回路４の検出信号によりＯＮにされる。このＯＮにより、ダーリントン接続の後段のトランジスタＱ8がＯＦＦして、この電流ブースタ回路３のドライブ段１は、このとき、前段のトランジスタＱ7からなるエミッタ接地回路になる。
すなわち、出力電圧が所定値以下のとき、あるいは、グランドレベルにある起動時（短絡状態は除く、これについては後述する。）には、先に説明した図４の回路と同様な回路になる。
【００１０】
出力電圧検出回路４は、差動増幅回路１０の電源ラインＶregから電力を受けて動作し、短絡検出回路５から検出信号を受け、この信号を受けていないときに動作する。これは、出力端子１２から出力電圧を受けて、これと基準電源６の基準電圧値Ｖrefとを比較して出力電圧がこの基準電圧値Ｖref以下になったときに、検出信号を発生してスイッチ回路２をＯＮにする。それ以外のときには、スイッチ回路２はＯＦＦ状態である。
その結果、この安定化電源回路の起動時と、負荷に大きな電流が流れて出力電圧が基準電圧値Ｖref以下になったときには、電流ブースタ回路３のドライブ段１は、出力電圧検出回路４の検出信号に応じてダーリントン接続のトランジスタ回路からエミッタに抵抗を有していないエミッタ接地回路になる。このとき、ドライブ段１の増幅率は、大きい状態に保持されるので、ダーリントン接続の状態との増幅率に大きな差がなくなる。その結果、増幅率が変化する変化点によるリップルに対するリジェクションの一時的な悪化が抑止される。
【００１１】
短絡検出回路５は、電源ラインＶregから電力を受けて動作し、出力端子１２から出力電圧を受けてこれがグランドＧＮＤレベル、あるいはこれに近い短絡レベルまで低下したときに前記出力電圧検出回路４の動作を停止させ、その検出信号の発生を阻止する。その結果、電源ラインＶregの電圧が正規の電圧になっている定常動作状態において、負荷が短絡したようなレベルまでに出力が低下した場合には、前記の電流ブースタ回路のドライブ段１は、ダーリントン接続状態に戻される。このときには、トランジスタＱ7，Ｑ8は動作状態にある。
なお、電源ラインＶregは、その電圧が定電圧にレギュレーションされた回路から供給される電力ラインであって、通常、所定の一定電圧になるのは、起動から電源電圧が所定値以上になったときである。短絡検出回路５は、この一定電圧を基準とし、それのレギュレーションされる範囲の下限以上の範囲で動作する。これは、単純には、この回路のトランジスタの動作開始のバイアス電圧を前記の下限値以上の電圧に設定すればよい。
【００１２】
以下、短絡状態の動作と起動時の動作について説明すると、電流出力段のＰＮＰ形のトランジスタＱ6は、そのベースがトランジスタＱ7のコレクタとトランジスタＱ8のコレクタとに共通に接続されて、これらトランジスタにより共通に駆動される。なお、抵抗Ｒ3は、電源＋ＶccのラインとトランジスタＱ6のベースとの間に挿入されたバイアス抵抗であり、トランジスタＱ6のエミッタ側も電源＋Ｖccのラインに接続されている。
このような回路において、電流ブースタ回路３の出力電流をＩo とすると、
Ｉo ≒βp ・βn 2・Ｉ        ………▲１▼
となる。ただし、βp は、電流ブースタ回路３のＰＮＰ形の出力トランジスタＱ6の電流増幅率、βn は、電流ブースタ回路のドライブ段のＮＰＮ形のトランジスタＱ7，Ｑ8の電流増幅率である。
ここで、電流ブースタ回路３の出力端子１２に発生する電圧Ｖoは、従来と同様に、
Ｖo＝（ｒ1＋ｒ2）・Ｖ1／ｒ2……▲２▼
であるが、出力端子１２側が短絡したときには、短絡検出回路５が動作することによりスイッチ回路２がＯＦＦになり、ドライブ段１は、ダーリントン接続の回路になる。したがって、前段のトランジスタＱ7のベース電圧が２Ｖf以上に上がらないとドライブ段１は動作しない。
【００１３】
すなわち、短絡時点では、Ｖo＝Ｖr2＝０になる。ただし、Ｖoは、出力端子１２に発生する電圧，Ｖr2は、抵抗Ｒ2の端子電圧である。このとき、差動増幅回路１０の入力段トランジスタＱ2のベース−エミッタ間の順方向降下電圧をＶf2、差動増幅回路１０の増幅段トランジスタＱ4のベース−エミッタ間の順方向降下電圧Ｖf4、トランジスタＱ4のベース−コレクタ間のＯＮ抵抗による降下電圧をＶs 、電流ブースタ回路３のドライブ段１の前段のトランジスタＱ7のベース電圧をＶf7とし、Ｖf2＝Ｖf4＝Ｖ1fとする。ただし、Ｖ1fは、通常、 0.7Ｖ程度となるトランジスタのベース−エミッタ間の順方向降下電圧である。そして、このときには、トランジスタＱ4のコレクタの電位は、Ｖf7と等しく、Ｖf7＝Ｖf2＋Ｖf4−Ｖsにより、２Ｖ1f以下となる。
その結果、電流ブースタ回路３のドライブ段１は動作しない。
すなわち、負荷が短絡したときにこの安定化電源回路は、その電流が制限される。
【００１４】
一方、起動においては、差動増幅回路１０の電源ラインＶregの電圧が定常値になっていないので、短絡検出回路５は動作しない。そこで、出力端子１２から出力電圧を受けてこれがグランドレベル、あるいはこれに近い短絡レベルまで低下していたとしても出力電圧検出回路４の検出信号が発生して電流ブースタ回路３のドライブ段１は、トランジスタＱ7からなるエミッタ接地回路として動作する。このときには、ドライブ段１の動作開始の電圧が１Ｖfとなり、差動増幅回路１０のトランジスタＱ4のコレクタを経て電流が供給される。その結果、起動不良が発生しない。
【００１５】
図２は、出力電圧検出回路４にコンパレータ４０を用いた具体例である。また、コンパレータ４０の検出信号入力側（＋入力）は、検出電圧を出力端子１２ではなく、差動増幅回路１０の電圧検出点である抵抗Ｒ1，Ｒ2の接続点Ｎに接続され、出力電圧の分圧電圧を検出するようになっている。
また、ここでは、スイッチ回路２を、トランジスタＱ8のベースとグランドＧＮＤとの間にコレクタ，エミッタが接続されたＮＰＮ形トランジスタＱ9で構成している。そして、短絡検出回路５がコンパレータ４０と電源ラインＶregとの間に設けられたスイッチ回路４１をＯＦＦすることで、コンパレータ４０の動作を停止させて検出信号の発生を阻止する。
【００１６】
図３は、出力電圧検出回路４として図２におけるコンパレータ４０に換えて電流切換回路４２を用いたものであって、短絡検出回路５は、電流切換回路４２の電流源４３の電流を遮断することで、その動作を停止させる。
なお、電流切換回路４２は、電流源４３の電流を受けて、これの下流に直列に順次設けられたダイオード接続のＰＮＰ形トランジスタＱ10，Ｑ11からなる直列回路とさらに直列接続の抵抗Ｒ4とを介してグランドＧＮＤに接続し、これらにより基準電源６として基準電圧Ｖrefを発生させる。そして、前記のトランジスタＱ10のエミッタにエミッタを接続した、共通エミッタのＰＮＰ形トランジスタＱ12を設けている。このトランジスタＱ12のコレクタ側を抵抗Ｒ5を介してグランドＧＮＤに接続し、抵抗Ｒ5の端子電圧を検出信号としてトランジスタＱ9（スイッチ回路２）のベースに加え、これをＯＮする信号を発生させる。
トランジスタＱ12のベースは、検出信号入力側としてレベルシフト用のダイオード接続トランジスタＱ13を介して抵抗Ｒ1，Ｒ2の接続点Ｎに接続されている。
【００１７】
その結果、この接続点Ｎの電圧がトランジスタＱ12のエミッタの電圧よりも２Ｖf以上低下したときに、トランジスタＱ12がＯＮして抵抗Ｒ1に電圧を発生し、この電圧を１Ｖf以上にする電流がトランジスタＱ12に流れたときに、トランジスタＱ9がＯＮ状態になる。
起動時には、電源ラインＶccの上昇とともに、電源ラインＶccが２Ｖf以上になるとトランジスタＱ10，Ｑ11の動作によりトランジスタＱ12が動作する。この動作開始時点では接続点Ｎの電圧がグランドＧＮＤレベルになっているので、トランジスタＱ9をＯＮにさせて電流ブースタ回路３のドライブ段１はエミッタ接地回路として動作する。
なお、定常動作状態で接続点Ｎの電圧がグランドＧＮＤレベルになったときには、短絡検出回路５により電流源４３の電流がカットされるので、トランジスタＱ9は、ＯＦＦする。
【００１８】
以上説明してきたが、実施例では、短絡検出回路を設けているが、起動不良の防止だけの作用を求める場合、あるいは、短絡防止のために過電流防止回路や抵抗等が設けられれば、前記のような短絡検出回路は不要である。
また、実施例の出力電圧検出回路は、出力電圧、出力電圧を分圧した分圧電圧、これら電圧に対応する電圧のいずれかを検出対象とすることができる。
実施例では、電源電圧を＋Ｖccとして、（＋）電源で動作させているが、ＰＮＰ形トランジスタをＮＰＮ形トランジスタに、ＮＰＮ形トランジスタをＰＮＰ形トランジスタにそれぞれ入れ替えて、（−）電源で駆動するようにしてもよいことはもちろんである。
また、電流ブースタ回路のドライブ段のトランジスタの結合段数は、２段に限定されるものではなく、さらに複数段接続してもよい。これは、差動増幅回路のトランジスタの構成についても同様である。
【００１９】
【発明の効果】
このようにこの発明にあっては、負荷に大きな電流が流れて、出力電圧が低下したときにはその検出信号に応じてダーリントン接続の後段のベースを接地するようにして出力電圧が低下時と起動時にダーリントン接続の電流ブースタ回路のドライブ段をエミッタ接地回路にするようにしているので、電流ブースタ回路のドライブ段の増幅率は、大きい状態に保持され、ダーリントン接続の状態との増幅率に大きな差がなくなる。そこで、リップルに対するリジェクション機能の一時的な悪化が抑止される。
一方、起動時には、同様に電流ブースタ回路のドライブ段がトランジスタ１つのエミッタ接地回路になるので、そのベース電位が１Ｖfから動作可能である。したがって、起動不良も発生しない。
その結果、安定化電源回路のレギュレーション制御側の動作電圧を高くすることなく、リップルに対するリジェクション機能を悪化させず、さらに、起動不良が発生しない安定化電源回路を実現できる。
【図面の簡単な説明】
【図１】図１は、この発明を適用した安定化電源回路のブロック図である。
【図２】図２は、図１の出力電圧検出回路にコンパレータを用いた他の実施例のブロック図である。
【図３】図３は、図２の出力電圧検出回路として電流切換回路を用いたさらに他の実施例のブロック図である。
【図４】図４は、従来の安定化電源回路の説明図である。
【符号の説明】
１…電流ブースタ回路のドライブ段、２，４２…スイッチ回路、
３，１１…電流ブースタ回路、
４…出力電圧検出回路、５…短絡検出回路、
１０…差動増幅回路、１０ａ…差動アンプ、
１０ｂ…定電流源、１２…出力端子、
４０…コンパレータ、
４２…電流切換回路、４３…電流源、
Ｒ1，Ｒ2，Ｒ3…抵抗、
Ｑ1〜Ｑ13…トランジスタ。
【図１】
0003670446.tif 000002
【図２】
0003670446.tif 000003
【図３】
0003670446.tif 000004
【図４】
0003670446.tif 000005