(57)【特許請求の範囲】
【請求項１】
基板と、
信号配線と、
誘電体層を挟んで前記信号配線に対向する抵抗層と、
前記抵抗層に電気的に接続された接地用導体とを備え、
前記信号配線を所定周波数の高周波信号が伝送される際に、前記誘電体層によって前記信号配線と前記抵抗層との間に容量が発生し、前記容量を介して前記抵抗層に誘起される高周波電流が、前記抵抗層、及び前記抵抗層と前記接地用導体との間を流れる際に発生する単位長さあたりの抵抗を付加抵抗と定義し、前記高周波電流が前記接地用導体を流れる際に発生する単位長さあたりの抵抗を接地抵抗と定義した場合に、前記付加抵抗が前記接地抵抗よりも大きく、
前記抵抗層の幅が前記信号配線の幅より大きく、
前記抵抗層はその全幅に渡って前記信号配線に対向するよう形成されており、
前記誘電体層の上面に前記信号配線が形成され、
前記基板と前記誘電体層との間に前記抵抗層が形成され、
前記基板の下面に前記接地用導体が形成され、
前記抵抗層が前記基板を貫通する貫通導体によって前記接地用導体に接続されている、伝送線路。
【請求項２】
前記抵抗層の長さが前記高周波信号の上限周波数の信号の実効波長λの１／１６以上である、請求項１記載の伝送線路。
【請求項３】
前記抵抗層を構成する材料の導電率が前記接地用導体の導電率より小さい、請求項１記載の伝送線路。
【請求項４】
前記抵抗層を構成する材料の導電率が１×１０３Ｓ／ｍ以上１×１０７Ｓ／ｍ以下である、請求項１記載の伝送線路。
【請求項５】
前記抵抗層を構成する材料の導電率が１×１０３Ｓ／ｍ以上１×１０５Ｓ／ｍ以下である、請求項４記載の伝送線路。
【請求項６】
前記抵抗層が、クロム、ニッケルクロム合金、鉄−クロム合金、タリウム、クロム−酸化珪素複合体、チタン、不純物含有半導体、及びポリシリコンの多結晶又は非晶質半導体の中から選択された少なくとも１つの材料で構成されている、請求項１記載の伝送線路。
【請求項７】
前記貫通導体が前記抵抗層の縁部に形成されている、請求項１記載の伝送線路。
【請求項８】
複数の前記貫通導体が前記抵抗層の長さ方向に間隔を有して形成されている、請求項１記載の伝送線路。
【請求項９】
１以上の能動素子が配置された主信号回路と、伝送線路を有し該伝送線路を通じて前記主信号回路にバイアスを供給するためのバイアス供給回路とを備え、
前記伝送線路の少なくとも一部が、請求項１記載の伝送線路で構成されている、半導体集積回路装置。
【請求項１０】
前記伝送線路が、前記主信号回路に接続された第１の伝送線路と該第１の伝送線路に接続された第２の伝送線路とを有し、前記第１の伝送線路がコプレーナ線路又はマイクロストリップ線路で構成され、前記第２の伝送線路が前記伝送線路の少なくとも一部で構成され、前記第１の伝送線路の前記主信号回路側の端がバイパスコンデンサを介して接地端子に接続されている、請求項９記載の半導体集積回路装置。
【請求項１１】
前記半導体集積回路装置は、前記１以上の能動素子として１つの増幅用トランジスタを有する１段の高周波増幅器であり、
前記バイアス供給回路は、前記主信号回路の前記能動素子よりも前段側である入力側回路と、前記主信号回路の前記能動素子よりも後段側である出力側回路とのうちの少なくとも１つのバイアス供給回路である、請求項９記載の半導体集積回路装置。
【請求項１２】
前記半導体集積回路装置は、前記１以上の能動素子として複数の増幅用トランジスタを有する複数段の高周波増幅器であり、
前記バイアス供給回路は、前記主信号回路の前記能動素子よりも前段側である入力側回路と、前記主信号回路の前記能動素子よりも後段側である出力側回路と、前記複数の増幅用トランジスタ間の段間回路とのうちの少なくとも１つのバイアス供給回路である、請求項１１記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯域、ミリ波帯域などにおける高周波信号を扱う伝送線路及び伝送線路を備えた半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、マイクロ波帯域、ミリ波帯域などにおける高周波信号を搬送波として用いる通信装置内において、能動デバイスへ給電するためのバイアス供給回路としては、マイクロストリップ線路やコプレーナ線路などの伝送線路を利用するのが一般的である。
【０００３】
図２２（ａ）、（ｂ）は、それぞれ一般的なマイクロストリップ線路、コプレーナ線路の構造を概略的に示す断面図である。
【０００４】
図２２（ａ）に示すように、マイクロストリップ線路は、誘電体基板１０１と、誘電体基板１０１の上面に設けられた信号配線１０２と、誘電体基板１０１の下面に設けられ、誘電体基板１０１を挟んで信号配線に対向する接地導体層１０３とを備えている。
【０００５】
図２２（ｂ）に示すように、コプレーナ線路は、誘電体基板１０１と、誘電体基板１０１の上面に設けられた信号配線１０２と、誘電体基板１０１の上面に設けられ、信号配線１０２とは所定の間隔でその幅方向において対向する１対の接地導体層１０４とを備えている。
【０００６】
そして、通信装置の主信号回路には、主信号回路に共通の電圧を供給するための任意の個数のバイアス端子が、図２２（ａ）、（ｂ）に示すような伝送線路を有するバイアス供給回路を介して電気的に接続されている。この通信装置は、伝送線路、能動素子、受動素子などを共通の誘電体基板上に設けた半導体集積回路装置であるマイクロ波モノリシック集積回路（以下、ＭＭＩＣという）及びこれに付随する周辺回路によって構成されていることが多い。
【０００７】
一般に、通信装置であるモジュール内においては、搬送波を効率よく伝送する必要がある。そのためには、MMICや周辺回路の中でも搬送波が伝送する箇所において、それらの回路を構成する誘電体基板が低損失な材料によって構成されていることや、信号配線が高導電率（低抵抗）の材料によって構成されていることなどが必要とされる。
【０００８】
そこで、低損失の材料であるガリウム砒素などを誘電体基板材料として用い、伝送線路、能動素子、受動素子などを共通の誘電体基板上に設けたＭＭＩＣも知られている。
【０００９】
図２３は、第１の従来例である、高周波増幅器として機能するモジュール中の出力側の回路構成を示す回路図である。同図に示すモジュール内において、ＭＭＩＣは、能動素子１１１と、出力端子Ｔout と、能動素子１１１と出力端子Ｔout とを互いに電気的に接続する主信号線路１１２ａ、１１２ｂと、ＤＣ阻止キャパシタ１１８とを有する主信号回路１１０を備えている。このように構成されたＭＭＩＣでは、主信号回路１１０において、入力部（図示せず）で受けた入力信号を能動素子１１１によって増幅などした後、能動素子１１１の出力信号を主信号線路１１２ａ、１１２ｂを通過させて出力端子Ｔout から出力する。また、ＭＭＩＣは、主信号線路１１２ａ、１１２ｂの中間部位から分岐する短絡スタブ１１３と、短絡スタブ１１３と接地導体との間に介設された第１のバイパスコンデンサ１１４とを備えている。さらに、モジュール全体には、ＭＭＩＣに電源電圧を供給するためのバイアス供給回路１２０Ａが設けられており、該バイアス供給回路１２０Ａは、ＤＣの電源電圧を供給するためのバイアス端子Ｔvdと、２つの直列に接続された伝送線路１１５及び伝送線路１１６と、伝送線路１１５と伝送線路１１６との接続点と接地導体との間に介設された第２のバイパスコンデンサ１１７とを備えている。
【００１０】
ここで、短絡スタブ１１３は、RF（無線周波数）帯域において、主信号回路１１０に対して整合回路として機能するとともに、バイアス供給回路１２０Ａの一部としても機能している。第１のバイパスコンデンサ１１４の容量値Ｃ１は、設計周波数帯域に含まれる高周波信号が短絡処理されるように設定される。第２のバイパスコンデンサ１１７の容量値Ｃ２は低周波数帯域に含まれる高周波信号が短絡処理されるよう大きな値に設定され、この例では、チップコンデンサとして外付けされている。
【００１１】
一般に、通信装置においては、主信号回路１１０からバイアス端子Ｔvdまでの間のバイアス供給経路（バイアス供給回路１２０Ａ）において高周波信号が短絡処理されていないと、バイアス供給回路１２０Ａに高周波信号が漏洩するおそれがある。例えば、多段増幅器においては、バイアス供給回路を構成する伝送線路が、後段増幅器から前段増幅器へ正帰還を起こすような状態で接続されていると、寄生発振を引き起こすおそれがある。そこで、図２３に示すモジュールにおいては、バイアス供給線路を構成する伝送線路の一部である伝送線路１１５の両端と接地導体との間に、それぞれシャントの配置となるようにバイパスコンデンサ１１４および１１７を設けて、能動素子１１１が増幅する可能性があるあらゆる周波数成分の高周波信号が短絡処理されるようにしている。
【００１２】
しかしながら、上記従来の伝送線路や、伝送線路を有する通信装置において、まだまだ解決すべき課題が多い。
【００１３】
たとえば、図２３に示すモジュール（増幅器）においては、主信号回路１１０からバイアス端子Ｔvdまでの間のバイアス供給経路において能動素子１１１が増幅する可能性があるあらゆる周波数成分の高周波信号が十分に短絡処理される条件が満たされているわけではない。そのために、伝送線路により接続される各素子間や各端子間の高周波分離特性が満足でないという課題があった。具体的には、数十ＭＨｚ程度の低周波帯域を短絡処理するべく設計された高容量値のチップコンデンサ（例えば図２３に示す第２バイパスコンデンサ１１７）は、接地容量などの寄生成分を有するため数ＧＨｚ程度以上の高周波帯域を短絡処理することは困難である。そのために、たとえば、後段の能動素子と前段の能動素子が同じバイアス供給回路に接続されるような一般的な多段直列接続された増幅素子構造においては、正帰還による寄生発振の恐れが生じる。これは、後段の能動素子において増幅された高周波信号の中で出力側のバイアス供給回路へと漏洩し、短絡処理されなかった成分が、前段の能動素子へとバイアス供給回路を介して正帰還となる位相条件で入力されると、寄生発振が生じるものである。
【００１４】
また、たとえば第１のバイパスコンデンサ１１４のキャパシタンスとバイアス供給回路の伝送線路１１５、１１６が有するインダクタンスによって共振が生じることがある。そのとき、伝送線路１１５に定在波が立って放射が起きるため、共振周波数においては周辺回路と意図しない結合が起きるおそれがある。また、短絡スタブ１１３に接続される主信号回路１１０における信号の通過特性は、共振周波数において意図せず改善されてしまう。このため、増幅器全体の特性としても、共振周波数において不要な利得のピークが発生することになる。
【００１５】
図２４は、第２の従来例である、上記共振のＱ値低減のための構造を付加した高周波増幅器（モジュール）中の出力側の回路構成を示す回路図である。図２４に示すように、このＭＭＩＣは、バイアス供給回路１２０Ｂの伝送線路１１５ａと伝送線路１１５ｂとの間に、抵抗値Ｒ１の抵抗体１１９を介在させることにより、低周波数成分を減衰させて不安定性を改善するように構成されている。
【００１６】
しかし、図２４に示す構成では、低周波数成分を除去するためには抵抗体１１９の電気抵抗値を大きく設定する必要があり、その場合には、バイアス端子Ｔvdから供給される電源電圧の電圧降下が大きくなる。すなわち、ＭＭＩＣの駆動電圧を低下させるために、ＭＭＩＣにおける増幅効率を悪化させる等の不具合を招くおそれがある。
【００１７】
図２５は、第３の従来例である、共振のＱ値低減のための別の構造を付加した高周波増幅器（モジュール）中の出力側の回路構成を示すブロック回路図である。この高周波増幅器は、文献（例えば非特許文献１参照）に開示されている。この回路構成例では、バイアス供給回路１２０Ｃを、ＲＣ直列回路１２３によって該バイアス供給回路１２０Ｃに並列に短絡処理する方法がとられている。図２５の高周波増幅器の出力回路において、図２３の高周波増幅器の出力回路と相違する点は、図２３の高周波増幅器の出力回路において、両端にシャントの容量（第１のバイパスコンデンサ１１４と第２のバイパスコンデンサ１１７）を接続していた伝送線路１１５は、図２５の高周波増幅器の出力回路においては、伝送線路１１５ａ、１１５ｂに分割され、両伝送線路１１５ａ、１１５ｂの接続点において、第３のバイパスコンデンサ１２２が追加されてシャントの配置で接続されることにある。また、両伝送線路１１５ａ、１１５ｂの接続点と第３のバイパスコンデンサ１２２との間には、抵抗値Ｒ２の抵抗体１２１が配置されている点も、図２３の高周波増幅器の出力回路とは異なる点である。言い換えると、図２５の高周波増幅器の出力回路には、安定化回路として機能するＲＣ直列回路１２３がバイアス供給回路１２０Ｃの一部位と接地導体との間に新たに挿入されている。
【００１８】
ここで、第３のバイパスコンデンサ１２２の容量値Ｃ３は、第１、第２のバイパスコンデンサ１１４、１１７によって短絡されない中間周波数帯域の高周波信号が短絡されるよう設定される。また、抵抗体１２１を設けているのは、設計周波数帯域よりも低い低周波帯域の高周波信号における不要利得を低減し、高周波増幅器の安定度を向上させるべく、中間周波数帯域の高周波信号に損失を与えて短絡処理するためである。
【非特許文献１】
チェン他著：”One Watt Q-Band Class A Pseudomorphic HEMT MMIC Amplifier" 、１９９４年  ＩＥＥＥ ＭＴＴ−Ｓ ダイジェスト p.p.805-808
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、図２５に示す高周波増幅器においては、中間周波数帯域の高周波信号を短絡処理するために十分な容量値のバイパスコンデンサ１２２と、抵抗体１２１とを図２３に示す高周波増幅器に追加して配置する必要が生じ、モジュール全体の回路面積の増大を招くことから好ましくない。
【００２０】
また、マイクロストリップ線路を伝送線路として用いる高周波増幅器においては、接地回路としてバイアホールをも追加配置する必要が生じ、回路面積をさらに増大させることになり、好ましくない。
【００２１】
また、図２５に示す高周波増幅器において、ＲＣ直列回路１２３を他の回路素子に近接して配置すると、隣接する他の回路（例えば主信号回路１１０）との電磁気的結合が生じ、高周波増幅器が不安定になるという不具合も生じるおそれがあった。これを回避すべく、ＲＣ直列回路１２３を主信号回路１１０から遠ざけて配置する方法も考えられるが、そうすると、回路面積をさらに増大させることになり、好ましくない。
【００２２】
上述のような不具合は、増幅器だけでなく、ミキサ（混合器）、周波数逓倍器、スイッチ、アッテネータ、分周器、直交変調器等の半導体集積回路装置全般に共通する不具合である。
【００２３】
本発明の目的は、伝送線路に接続される端子同士の間の高周波分離特性を改善可能な伝送線路及び半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記の目的を達成するために、本発明に係る伝送線路は、基板と、信号配線と、誘電体層を挟んで前記信号配線に対向する抵抗層と、前記抵抗層に電気的に接続された接地用導体とを備え、前記信号配線を所定周波数の高周波信号が伝送される際に、前記誘電体層によって前記信号配線と前記抵抗層との間に容量が発生し、前記容量を介して前記抵抗層に誘起される高周波電流が、前記抵抗層、及び前記抵抗層と前記接地用導体との間を流れる際に発生する単位長さあたりの抵抗を付加抵抗と定義し、前記高周波電流が前記接地用導体を流れる際に発生する単位長さあたりの抵抗を接地抵抗と定義した場合に、前記付加抵抗が前記接地抵抗よりも大きく、前記抵抗層の幅が前記信号配線の幅より大きく、前記抵抗層はその全幅に渡って前記信号配線に対向するよう形成されており、前記誘電体層の上面に前記信号配線が形成され、前記基板と前記誘電体層との間に前記抵抗層が形成され、前記基板の下面に前記接地用導体が形成され、前記抵抗層が前記基板を貫通する貫通導体によって前記接地用導体に接続されている。ここで、単位長さの長さ方向は、信号の伝送方向を意味している。このような構成とすると、伝送線路において、信号配線及び抵抗層の誘電体層を挟んで互いに対向する部分によって、容量と抵抗とからなる多数のＲＣ直列成分が並列に配置された回路が形成されるので、伝送線路を流れる信号の高周波数成分が減衰する。したがって、この伝送線路を通じてバイアスを供給するバイアス供給回路を、高周波信号を処理する回路に接続した場合に、当該回路からバイアス供給回路に漏洩する高周波電力を効率よく低減することができる。換言すれば、伝送線路が接続される端子間の高周波分離特性を向上させることができる。
【００２５】
前記抵抗層の長さが前記高周波信号の上限周波数の信号の実効波長λの１／１６以上であってもよい。このような構成とすると、信号配線と抵抗層との間に形成される容量と付加抵抗とを分布定数的に扱うことができる。
【００２６】
前記抵抗層を構成する材料の導電率が前記接地用導体の導電率より小さくてもよい。このような構成とすると、この条件を採用することにより、本発明の伝送線路へ付加される単位長さあたりの付加抵抗を、伝送線路における単位長さあたりの接地用導体により生じている抵抗よりも大きく設定することができる。
【００２７】
前記抵抗層を構成する材料の導電率が１×１０３Ｓ／ｍ以上１×１０７Ｓ／ｍ以下であることが好ましい。
【００２８】
前記抵抗層を構成する材料の導電率が１×１０３Ｓ／ｍ以上１×１０５Ｓ／ｍ以下であることがより好ましい。
【００２９】
前記抵抗層が、クロム、ニッケルクロム合金、鉄−クロム合金、タリウム、クロム−酸化珪素複合体、チタン、不純物含有半導体、及びポリシリコンの多結晶又は非晶質半導体の中から選択された少なくとも１つの材料で構成されていてもよい。このような構成とすると、抵抗層において生じる付加抵抗の値を高く設定せしめることが可能である。
【００３０】
前記抵抗層の幅が前記信号配線の幅より大きくてもよい。
【００３１】
前記抵抗層はその全幅に渡って前記信号配線に対向するよう形成されていてもよい。このような構成とすると、信号配線が幅方向において全面的に抵抗層と対向するため、信号配線から接地導体層へ漏れる電界分布が抑制され、その結果、伝送線路が接続される端子間の高周波分離特性の向上効果がより大きくなる。
【００３２】
また、このような構成とすると、マイクロストリップ線路構造を有する高周波回路に適した伝送線路を得ることができる。
【００３３】
前記貫通導体が前記抵抗層の縁部に形成されていてもよい。このような構成とすると、抵抗層に誘起される高周波電流の流路が長くなるので、単位長さあたりの付加抵抗を大きくすることができる。
【００３４】
複数の前記貫通導体が前記抵抗層の長さ方向に間隔を有して形成されていてもよい。
【００３５】
このような構成とすると、信号配線と抵抗層との間に形成される容量と付加抵抗とをより分布定数的に配置することができる。
【００３６】
また、本発明に係る半導体集積回路装置は、１以上の能動素子が配置された主信号回路と、伝送線路を有し該伝送線路を通じて前記主信号回路にバイアスを供給するためのバイアス供給回路とを備え、前記伝送線路の少なくとも一部が、請求項８記載の伝送線路で構成されている。このような構成とすると、主信号回路からバイアス供給回路に漏洩する不要な（周波数帯域の）高周波電力を効率よく低減することができ、その結果、半導体集積回路装置の安定動作が可能となる。また、この伝送線路により、大きなキャパシタを設けることなく上述の効果を発揮し得るので、半導体集積回路装置の小型化を図ることができる。
【００３７】
前記伝送線路が、前記主信号回路に接続された第１の伝送線路と該第１の伝送線路に接続された第２の伝送線路とを有し、前記第１の伝送線路がコプレーナ線路又はマイクロストリップ線路で構成され、前記第２の伝送線路が前記伝送線路の少なくとも一部で構成され、前記第１の伝送線路の前記主信号回路側の端がバイパスコンデンサを介して接地端子に接続されていてもよい。このような構成とすると、より好適に、回路面積の増大を抑制しつつ、主信号回路からバイアス供給回路に漏洩する不要な（周波数帯域の）高周波電力を効率よく低減することができる。
【００３８】
前記半導体集積回路装置は、前記１以上の能動素子として１つの増幅用トランジスタを有する１段の高周波増幅器であり、前記バイアス供給回路は、前記主信号回路の前記能動素子よりも前段側である入力側回路と、前記主信号回路の前記能動素子よりも後段側である出力側回路とのうちの少なくとも１つのバイアス供給回路であってもよい。このような構成とすると、主信号回路からバイアス供給回路に漏洩する不要な周波数帯域の高周波電力を低減して、安定動作を行うことができる。
【００３９】
前記半導体集積回路装置は、前記１以上の能動素子として複数の増幅用トランジスタを有する複数段の高周波増幅器であり、前記バイアス供給回路は、前記主信号回路の前記能動素子よりも前段側である入力側回路と、前記主信号回路の前記能動素子よりも後段側である出力側回路と、前記複数の増幅用トランジスタ間の段間回路とのうちの少なくとも１つのバイアス供給回路であってもよい。このような構成とすると、主信号回路からバイアス供給回路に漏洩する高周波電力の前段への正帰還による寄生発振を抑制することができる。
【００４０】
なお、ここでは能動素子は増幅用トランジスタであるものと限定したが、増幅に限らず、高周波信号の振幅、位相の制御、等を目的として使用される全てのトランジスタが該当することはいうまでもない。
【００４１】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【発明の効果】
【００４２】
本発明は、以上に説明した構成を有し、伝送線路及び半導体集積回路装置において、伝送線路に接続される端子同士の間の高周波分離特性を改善可能であるという効果を奏する。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る伝送線路の構造を示す断面図、図２は図１の伝送線路の平面構造を示す平面図である。
【００４４】
図１に示すように、本実施形態の伝送線路は、誘電体基板１と、誘電体基板１の上面に設けられた誘電体膜２と、誘電体膜２の上面に設けられた信号配線３と、誘電体基板１と誘電体膜２との間に介在し、信号配線３とは誘電体膜２を挟んで対向する、抵抗層４と、誘電体膜２の下面に設けられた接地導体層１１と、誘電体膜２を貫通して抵抗層４と接地導体層１１とを互いに接続する貫通導体６とを備えている。
【００４５】
図２に示すように、信号線３及び抵抗層４は、共に、帯状に形成され、平面視において、信号線３が抵抗層４の幅内に位置するように形成されている。貫通導体６は、円柱形状を有し、抵抗層４の縁部に該抵抗層４の長さ方向に所定のピッチで形成されている。
【００４６】
信号配線３は外部回路に接続されている。そして、接地導体層１１は、はんだ１２を介して外部高周波グラウンド１３にその全面において接続されており、接地導体層１１の高周波接地機能が強化されている
次に、本発明を特徴付ける抵抗層４及び貫通導体６を詳しく説明する。
本発明では、抵抗層４と信号配線３との間に形成される容量の値（以下、これを伝送線路の単位長さあたりの値で表してＣａｄｄという）と、抵抗層４に誘起される電流が貫通導体６を通じて接地導体層１１に流れる際の電気抵抗（付加抵抗：以下、これを伝送線路の単位長さあたりの値で表してＲａｄｄという）が分布定数的に配置されることが好ましく、より詳しくは抵抗層４の長さは、ＣａｄｄおよびＲａｄｄが伝送される信号に対して分布定数的に配置されているとみなせる長さに設定されることが好ましい。すなわち、この抵抗層４の長さは、この伝送線路を伝送する可能性がある高周波信号の上限周波数の信号の、誘電体膜２の誘電率を考慮した実効波長をλとした場合、下限値がλ／１６以上であることが好ましい。なお、上限値は伝送線路の長さに等しい長さである。伝送線路の長さは、本実施形態では、実質的に信号配線３の長さを意味している。ここで、高周波とは増幅器が増幅することが可能な周波数なので、使用するトランジスタによって値は異なるが、１ＭＨｚ以上１ＴＨｚ以下の周波数の電磁波の総称をいう。
【００４７】
貫通電極６の数は最低１つでも構わないが、複数の場合は、できる限りそのピッチを小さくすることが好ましい。Ｃａｄｄ及びＲａｄｄがより分布定数的に配置されたことになるからである。
【００４８】
Ｒａｄｄは、接地導体層１１の抵抗（接地抵抗）より大きいことが必要である。これは、接地導体層１１及び貫通導体６の導電率及び形状を適宜設定することにより実現できる。
導電率の設定による場合には、抵抗層４を構成する抵抗体の導電率が、接地導体層１１の導電率より低く設定される。具体的には、抵抗層４を構成する抵抗体の導電率は、１×１０３Ｓ／ｍ以上１×１０７Ｓ／ｍ以下が好ましく、１×１０３Ｓ／ｍ以上１×１０５Ｓ／ｍ以下がより好ましい。
【００４９】
具体的には、接地導体層１１を、金等の高導電率の材料で構成し、抵抗層４を、低導電率の抵抗体、すなわち、クロム、ニッケルクロム合金、鉄−クロム合金、タリウム、クロム−酸化珪素複合体、チタン、不純物含有半導体、ポリシリコン等の多結晶半導体膜や非晶質半導体膜等の低導電率の材料からなる抵抗体で構成することが好ましい。
また、貫通導体６の導電率を同様に設定してもよい。形状の設定による場合は、例えば、抵抗体容量層４の厚みが薄くされる。また、貫通導体６が抵抗層４のなるべく縁の方に位置するように設けられる。
また、貫通導体６の断面積を小さく設定してもよい。また、貫通導体６の長さを長くしてもよい。
［実施例１］
本発明の第１の実施形態における実施例１として、図１に示す構造の伝送線路を以下の条件で作成した。誘電体基板１を厚さ５００μｍ、誘電率１３のガリウム砒素（ＧａＡｓ）基板により構成し、誘電体膜２を厚さ１μｍ、誘電率７の窒化珪素（ＳｉＮ）膜により構成し、信号配線３と接地導体層５とを導電率３×１０７Ｓ／ｍ、厚さ５μｍの金により構成した。また、ガリウム砒素からなる誘電体基板１の表面の直下に厚さ０．２μｍ、導電率４×１０４Ｓ／ｍの不純物拡散層を形成し、この不純物拡散層を抵抗層４として用いた。信号配線３の幅は２０μｍとし、抵抗層４の幅を１００μｍとし、平面視において信号配線３の中心線と抵抗層４の中心線とが一致するように配置した。誘電体基板１を貫通する半径５μｍの貫通導体６を金により形成し、１００μｍのピッチで接地導体層１１と抵抗層４との間を接続し、抵抗層４を短絡処理した。
【００５０】
図３は、実施例１の伝送線路の通過損失の周波数依存性を示すグラフである。図３における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に−１を乗じた値になっている。
【００５１】
図３に示すように、本実施例の伝送線路５ｍｍ長あたりの通過損失は、１ＧＨｚで１．４ｄＢ、５ＧＨｚで１５．０ｄＢ、１０ＧＨｚで３０．６ｄＢであった。一方、一般的なマイクロストリップ線路では、１ＧＨｚ〜１０ＧＨｚの周波数帯においてはほとんど損失が変化しないので、本実施例の伝送線路が、特に高周波信号を選択的に減衰しうることが確認された。
【００５２】
よって、本実施形態の伝送線路により、直流電力を減衰させることなく、高周波電力を減衰させることができる。つまり、本実施形態の伝送線路をバイアス回路に配置することにより、能動素子が配置される主信号回路から周辺回路へ漏洩する高周波電力を減衰させることが可能になるので、高周波分離特性が優れたバイアス供給回路を備え、高周波特性に優れた半導体集積回路の構成が可能となるものである。
［本発明の原理］
次に、本発明の伝送線路における高周波信号が減衰する原理について説明する。図４（ａ）は従来の伝送線路の等価回路図、図４（ｂ）は本発明の伝送線路の等価回路図である。
【００５３】
図４（ａ）に示すように、従来の伝送線路の高周波領域における等価回路は、単位長さあたりの信号配線（図２２に示す信号配線１０２）と接地導体層（図２２に示す接地導体層１０３）との間のキャパシタンスＣｄと、信号伝送時の単位長さあたりの信号位相変化を表すインダクタンスＬｄとがそれぞれ分布して存在する回路となる。
【００５４】
一方、図１に示すように、本発明の伝送線路においては、信号配線３と接地導体層１１との間に導電率の低い抵抗体からなる抵抗層４が介在している。図２に示す伝送線路の長さ方向において、抵抗層４及び信号配線３の相対向する部分同士の間に単位長さあたりＣaddのキャパシタンスが生じ、信号配線３に単位長さあたりＬｄのインダクタンスが生じ
、抵抗層４に単位長さあたりＲaddの抵抗が生じている。そして、伝送線路の長さ方向においては、この抵抗Ｒadd が接地導体（接地導体層１１）とキャパシタンスＣadd との間に介在するので、信号の減衰機能が向上することになる。この場合、信号配線３と抵抗層４との相対向する部分は、明確に区画されているわけではなく、連続している。ただし、図１に示すように貫通導体６が所定のピッチで設けられている場合には、貫通導体６ごとに、図４（ｂ）に示すＬｄ、Ｃａｄｄ、及びＲａｄｄの等価直列回路で表される部分が存在していると考えることができる。
【００５５】
ここで、信号配線３と抵抗層４との間のキャパシタンスＣaddはシャントのキャパシタンスとして機能している。キャパシタンスは、その容量に応じて定まる特定の周波数（カットオフ周波数と呼ばれる）よりも低い周波数の信号を遮断し、カットオフ周波数以上の高周波数帯域の信号を通過させる高域通過フィルタとして機能することを考慮すれば、本発明の効果である電力減衰効果を低周波帯域まで維持させるには、キャパシタンスＣａｄｄの値を高く設定することが有効であることが分かる。
【００５６】
そして、キャパシタンスＣadd の値を高く設定するためには、誘電体膜２を構成する材料の誘電率を高く設定すること、誘電体膜２の厚さを薄く設定すること、信号配線３および抵抗層４の幅を広く設定することが有効である。
【００５７】
一方、抵抗値Ｒadd は、抵抗層４のシート抵抗、すなわち抵抗層４を構成する材料の導電率、および抵抗層４の厚さに依存する。また、信号配線３と抵抗層４との間のキャパシタとして機能している領域から接地導体層１１に接続される領域までの距離にも大きく依存する。また、貫通導体６の抵抗値にも依存する。さらに、貫通導体６の長さにも依存する。
（参考形態１）
図５は、本発明の参考形態１に係る伝送線路の構成を概略的に示す断面図、図６は図５の伝送線路の平面構造を示す平面図である。
【００５８】
図５に示すように、本実施形態の伝送線路は、誘電体基板１と、誘電体基板１の上面に設けられた誘電体膜２と、誘電体膜２の上面に設けられた信号配線３と、誘電体基板１と誘電体膜２との間に介在し信号配線３とは誘電体膜２を挟んで対向する、抵抗層４と、誘電体膜２の上面に設けられ、信号配線３と所定の間隔でその幅方向において対向する１対の接地導体層５と、誘電体膜２を貫通して抵抗層４と接地導体層５とを互いに接続する貫通導体６とを備えている。
【００５９】
図６に示すように、信号線３及び抵抗層４は、共に、帯状に形成され、平面視において、信号線３が抵抗層４の幅内に位置するように形成されている。貫通導体６は、抵抗層４の縁部に該抵抗層４の長さ方向に所定のピッチで形成されている。接地導体層５は信号配線３に平行に形成されている。
【００６０】
これ以外の点は、第１の実施形態と同様である。
［参考例１］
参考形態１における参考例１として、図５の構成による伝送線路を作成した。本実施例では、信号配線３、誘電体膜２、誘電体基板１及び接地導体層１１の厚みや材質を第１の実施形態の実施例１と同じとし、貫通導体６の径、材料及びピッチを第１の実施形態の実施例１と同じとした。そして、信号配線３の両側に長さ５ｍｍに亘って幅２０ｍｍの接地導体層５を形成した。信号配線３と接地導体層５との間の距離は３０μｍとしている。また、接地導体層５と外部高周波グラウンド（図示せず）との間は、多数のワイヤボンディングにより２００μｍ間隔ごとに電気的に接続し、接地導体層５の高周波接地機能を強化した。
【００６１】
図７は、参考例１の伝送線路の通過損失の周波数依存特性を示すグラフである。図７における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に−１を乗じた値になっている。
【００６２】
図７に示すように、参考例１の伝送線路の通過損失は、１ＧＨｚで１．１ｄＢ、５ＧＨｚでは１４．２ｄＢ、１０ＧＨｚでは３０．４ｄＢであった。
［比較例１］
参考例１との通過損失の比較のために、比較例１の伝送線路を作成した。比較例１の伝送線路においては、図５に示す抵抗層４や貫通導体６は設けずに、つまり、図２２に示す一般的なコプレーナ線路のみの構造とし、他の部材の材質や寸法は、参考例１と同様としている。比較例１の伝送線路５ｍｍ長あたりの損失は、１ＧＨｚで０．１ｄＢ、５ＧＨｚで０．２ｄＢ、１０ＧＨｚで０．３ｄＢであった。
【００６３】
この比較例１と参考例１との比較の結果から、参考例１は高周波信号を減衰させることが確認された。また、参考例１と比較例１の各伝送線路との間において、直流抵抗値に変化がなかったことはいうまでもない。
【００６４】
このように、本実施例においては、第１の実施形態の実施例１とほぼ同様の高周波減衰特性が得られ、抵抗層４と接地導体層５との接続方法の変化によっても本発明の作用効果が維持されていることが示された。
【００６５】
次に、実施の形態１で述べた本発明の原理に基づきキャパシタンスＣadd と抵抗値Ｒadd との値を実効的に変化させて、本実施形態の伝送線路の有利な効果を得た各実施例を以下に示す。
［参考例２］
参考形態１における参考例２として、参考例１における信号配線３の幅を５０μｍに、抵抗層４の幅を１００μｍとした伝送線路を作成した。信号配線２と接地導体層５との間の距離は１５μｍとしている。その他の条件は、参考例１と同様である。
【００６６】
図８は、参考例２の伝送線路の通過損失の周波数依存性を示すグラフである。図８における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に−１を乗じた値になっている。
【００６７】
図８に示すように、参考例２の伝送線路５ｍｍ長あたりの伝送損失は、１ＧＨｚで２．１ｄＢ、５ＧＨｚで１５．２ｄＢ、１０ＧＨｚで２９．２ｄＢであった。ここで、１ＧＨｚに対する伝送損失が増加したのは、信号配線３の幅の増大により抵抗層４との間に生じるキャパシタンスが増加し、低周波帯域の信号に対しても本発明による作用効果が強く発揮されたからである。一方、１０ＧＨｚに対する伝送損失が実施例１と比較して若干減少したのは、信号配線３の幅の増加に伴い信号配線３と抵抗層４とが対向する領域の面積が増えたことにより、該対向領域と抵抗層４のうちの対向領域を除く領域の幅が減少し、短絡処理される前に高周波信号に印加される抵抗値が減少したことによるものである。
［参考例３］
参考形態１における参考例３として、参考例１における誘電体膜２の厚みを信号配線３と抵抗層４とが相対向する領域のみ、１μｍから０．２μｍへと薄くした伝送線路を作成した。参考例１における信号配線３の幅を５０μｍに、抵抗層４の幅を１００μｍとした。信号配線２と接地導体層５との間の距離は１５μｍとしている。その他の条件は、参考例１と同様である。
【００６８】
図９は、参考例３の伝送線路の通過損失の周波数依存性を示すグラフである。図９における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に−１を乗じた値になっている。
【００６９】
図９に示すように、参考例３の伝送線路５ｍｍ長あたりの伝送損失は、１ＧＨｚで２．８ｄＢ、５ＧＨｚで１８．２ｄＢ、１０ＧＨｚで３３．２ｄＢであった。ここで、本実施例における伝送損失が増加したのは、信号配線３と抵抗層４との間の距離の低減により、信号配線３と抵抗層４との間に生じるキャパシタンスが増加し、本発明の作用効果が増大したからである。
［参考例４］
参考形態１における参考例４として、参考例１における誘電体膜２を窒化珪素膜からチタン酸ストロンチウム膜へと変更した伝送線路を作成した。その他の条件は参考例１と同様である。
【００７０】
図１０は、参考例４の伝送線路の通過損失の周波数依存性を示すグラフである。図１０における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に−１を乗じた値になっている。
【００７１】
図１０に示すように、参考例４の伝送線路５ｍｍ長あたりの伝送損失は、１ＧＨｚで１８．２ｄＢ、５ＧＨｚで３６．１ｄＢ、１０ＧＨｚで５０ｄＢ以上であった。ここで、本実施例の伝送線路において、特に１ＧＨｚに対する伝送損失が増加したのは、誘電体膜２の誘電率が参考例１では７であったのに比べ、本参考例４では１５０に増大し、信号配線３と抵抗層４との間に生じるキャパシタンスが増大したことに起因している。
【００７２】
以上の参考例１〜４の結果から明らかなように、キャパタンスＣａｄｄを増加させるほど、伝送線路における高周波信号の伝送損失が増加するという本発明の効果が増大することが実証された。
（第２の参考形態）
図１１は、本発明の第２の参考形態に係る伝送線路の構成を概略的に示す断面図である。
【００７３】
図１１に示すように、本実施形態の伝送線路は、誘電体基板１と、誘電体基板１の上面に設けられた信号配線３と、誘電体基板２の上面及び信号配線３を覆う誘電体膜２と、誘電体膜２の上面に該誘電体膜２を挟んで信号配線３と対向するように設けられた抵抗層２１と、誘電体膜２の上面に抵抗層２１に接続するように設けられた第１の接地導体層２２と、誘電体基板１の下面に設けられた第２の接地導体層２３とを備えている。つまり、本実施形態の伝送線路は、信号配線３を誘電体膜２の上面に抵抗層４を誘電体膜２の下面に設けていた参考形態１の伝送線路の構造をいわば逆転し、誘電体膜２の下面に信号配線３を設け、誘電体膜２の上面に抵抗層２１を設けたものと捉えることができる。
【００７４】
本実施形態では、抵抗層２１を形成した後に接地導体層２２を形成することにより、接地導体層２２と抵抗層２１がオーバーラップして配置される領域Ｒovが誘電体膜２の上面に形成される。本実子形態では、このオーバーラップ領域Ｒovの幅は例えば１０μｍとされる。このオーバーラップ領域Ｒovにおいて抵抗層２１と接地導体２２との間の電気的接続が行なわれる。従って、本実施形態においては、高周波接地のための貫通導体は不要となる。
【００７５】
また、第１の接地導体層２２と第２の接地導体層２３とは図示されないスルーホール等で接続されている。第２の接地導体層２３は、本発明の構成上、必須の要素ではない。しかし、本実施形態の伝送線路が用いられる高周波増幅器においては、一般に誘電体基板１の下面に接地導体層が設けられているので、本実施形態のように、第２の接地導体層２３を設けることにより、本実施形態の伝送線路を容易に高周波増幅器に適用することができる。
【００７６】
これ以外の点は、第１の実施形態と同様である。
［参考例５］
第２の参考形態における参考例５として、図１１の構成による伝送線路を作成した。本実施例では、誘電体基板１及び誘電体膜２の材料を第１の実施形態の実施例１と同じとした。また、信号配線３を厚さ０．２μｍ、導電率２×１０７Ｓ／ｍの金膜により構成し、抵抗層２１を厚さ２０ｎｍ、導電率１．５×１０５Ｓ／ｍのニッケルクロム合金膜で構成した。ニッケルクロム合金膜の形成は、例えば、ニッケル７０％、クロム３０％の組成比の合金を電子ビーム蒸着し、毎分１０００オングストロームの成長速度で成膜することにより行なった。信号配線３及び抵抗層２１の幅は第１の実施形態の実施例１と同じである。接地導体２２の材料や誘電体膜２の上面における配置は、参考形態１の参考例１と同じである。ただし、高周波特性の測定のためには、外部回路と信号配線３とを接続する必要があるため、誘電体膜２を貫通して信号配線３に接続される貫通導体を形成し、信号配線３の信号を誘電体膜２の下面から上面に取り出して測定を行なった。
【００７７】
図１２は、第２の参考形態における参考例５の伝送線路の通過損失の周波数依存性を示すグラフである。図１２における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に−１を乗じた値になっている。
【００７８】
図１２に示すように、本実施例の伝送線路５ｍｍ長あたりの通過損失は、１ＧＨｚで１．０ｄＢ、５ＧＨｚで１２．０ｄＢ、１０ＧＨｚで２０．６ｄＢであった。本実施例では、第１の実施形態の実施例１とほぼ同様の高周波減衰特性が得られ、抵抗層と接地導体の接続方法の変化や、信号配線と抵抗層と誘電体膜との関係の変化によっても本発明の効果が失われないことが示された。
【００７９】
なお、第１の実施形態の実施例１や第２の参考形態の参考例４の構造の伝送線路において、誘電体膜のさらに上面や誘電体基板の下面に任意の総数の誘電体層が配置された場合においても、本発明の効果が失われていない。
【００８０】
また、第１の実施形態、第１の参考形態、および第２の参考形態に係る伝送線路を通信装置内で使用する増幅器（半導体集積回路装置）へのバイアス供給回路に適用することにより、各増幅器のバイアス端子間の分離特性が向上したことを確認した。また、寄生発振の低減、増幅器のより安定な動作が確認された。
（第３の参考形態）
図１３は、本発明の第３の参考形態に係る、高周波増幅器として機能する半導体集積回路（ＭＭＩＣ）中の出力回路及びバイアス回路の構成を示す回路図である。図１３において図１と同一符号は同一又は相当する部分を示す。
【００８１】
図１３において、ＭＭＩＣは、能動素子３１と、出力端子Ｔout と、能動素子３１と出力端子Ｔout とを互いに電気的に接続する主信号線路３２ａ、３２ｂと、主信号線路３２ｂと出力端子Ｔout との間に介設されたＤＣ阻止キャパシタ３８と、主信号線路３２ａ、３２ｂの中間部位から分岐する短絡スタブ３３と、短絡スタブ３３と接地との間に介設された第１のバイパスコンデンサ３４と、ＤＣの電源電圧を供給するためのバイアス端子Ｔvdと、第１及び第２の伝送線路３５、３６と、第２の伝送線路３６とバイアス端子Ｔvdとの間の部位と接地との間に介設され低周波数領域の信号を短絡するための第２のバイパスコンデンサ３７とを備えている。また、ＭＭＩＣの外部には、バイアス端子Ｔvdに供給するバイアスを制御するための外部バイアス供給回路３９と、外部バイアス端子Ｔvoとが設けられている。
【００８２】
ここで、能動素子３２、主信号線路３２ａ、３２ｂ及びＤＣ阻止キャパシタ３８等により、ＭＭＩＣの主信号回路１０が構成されている。また、主信号回路１０から分岐する短絡スタブ３３は、ＲＦ整合回路とバイアス供給回路とを兼ねている。そして、短絡スタブ３３、第１及び第２の伝送線路３５、３６、第１及び第２のバイパスコンデンサ３４、３７により、バイアス供給回路４０が構成されている。また、図１３には、図示されていないが、主信号線路３２ａ、３２ｂ等は、さらに任意の数の分岐する短絡スタブやＤＣ阻止キャパシタ等の整合回路群を経て、出力端子Ｔout に接続されている。図１３に示されている第１のバイパスコンデンサ３４はＭＩＭキャパシタである。このＭＩＭキャパシタが短絡スタブ３３と接地との間に挿入され、設計周波数帯域に対してＲＦ短絡となるように、その容量値が設定されることにより、第１のバイパスコンデンサ３４として機能している。
【００８３】
バイアス供給回路４０の第１の伝送線路３５は、一般的なマイクロストリップ線路の構造を有しており、第２の伝送線路３６は、図１、図５又は図１１に示される本発明の伝送線路の構造を有している。そして、第２の伝送線路３６の等価回路は、図４（ｂ）に示す分布定数回路で表される。
【００８４】
例えば、図１３の下部に示すように、第２の伝送線路３６は、第１の実施形態の図１に示す伝送線路の構造を有している。そして、第１の伝送線路３５は、例えば第２の伝送線路３６と共通の誘電体基板１（例えばＧａＡｓ基板）、信号配線３及び接地導体層１１によって構成され、第１及び第２の伝送線路３５、３６が共にはんだ１２によって外部高周波グラウンド１３に全面で接続されている。なお、第１の伝送線路３５において、誘電体基板１と信号配線３との間に誘電体膜が設けられていてもよい。
【００８５】
なお、第２の伝送線路３６が図５又は図９に示す構造を有していてもよい。第２の伝送線路が図５に示す構造を有している場合には、第１の伝送線路３５がコプレーナ線路構造を有している方が好ましい。第２の伝送線路３６が図９に示す構造を有している場合には、第２の伝送線路３６においても、誘電体基板１の上に直接信号配線３を形成した後、誘電体膜２、抵抗層２１及び接地導体２２を形成することになる。
【００８６】
本実施形態の半導体集積回路装置によると、高周波電力の減衰機能の高い第２の伝送線路６を組み込むことにより、従来、寄生発振を防止するために必要とされていたコンデンサを設ける必要がなくなり、ＭＭＩＣの小型化を図ることができる。
【００８７】
なお、第２のバイパスコンデンサ３７を増幅器内に組み込むのではなく、増幅器の外部の外部バイアス供給回路３９に配置してもよい。
【００８８】
また、バイアス端子Ｔvdにおける増幅器の内部と外部との間の電気的接続には、ワイヤボンディング、バンプなどを用いた接続方法を採用することができる。
【００８９】
多段増幅器の場合には、同電位で駆動する各段の能動素子へのバイアス供給回路を共用する場合には、バイアス端子Ｔvdが増幅器内部で共用される場合もありうる。
【００９０】
従来の技術においては、設計周波数帯域より低い周波数での不要利得の低減や、安定度の向上などのために、図２５に示すような、第１のバイパスコンデンサ１１４とＲＣ直列回路１２３とを並列配置する回路構造が広く使用されている。ここで、ＲＣ直列回路１２３において、抵抗１２１と第３のバイパスコンデンサ１２２とを分布定数回路として機能させ、抵抗とコンデンサの配置順を逆転させることにより、図４（ｂ）に示すような本発明の伝送線路の等価回路を得ることができ、両者が回路的には同一の効果を奏しうることがわかる。
【００９１】
よって、本発明の増幅器によると、第１のバイパスコンデンサ３４によっては終端されない低周波帯域の信号が、バイアス供給回路４０の第２の伝送線路３６において減衰するため、安定度の向上、不要利得の低減、増幅器の外部回路へ漏洩する信号の強度の低減が可能となることが理解しうる。
【００９２】
図１４は、本実施形態に係るＧａＡｓ系ＭＭＩＣである１段の増幅器全体の平面構造の一例を概略的に示すブロック図である。
【００９３】
図１４に示すように、このＭＭＩＣは、能動素子（増幅用ＭＥＳＦＥＴ）３１と、出力端子Ｔout と、主信号線路３２と、ＤＣ阻止キャパシタ３８と、短絡スタブ３３と、第１のバイパスコンデンサ３４と、バイアス端子Ｔvdと、第１、第２伝送線路３５、３６とを有する図１３に対応する回路を備え、これに加えて入力回路を備えている。入力回路には、入力端子Ｔinと、ＤＣ阻止キャパシタ４９と、主信号線路４２と、主信号線路４２の途中から分岐する入力側バイアス供給回路５０とが設けられている。入力側バイアス供給回路５０には、短絡スタブ４３と、入力側バイパスコンデンサ４４と、第１及び第２の伝送線路４５、４６と、バイアス端子Ｔvdとを備えている。そして、第２の伝送線路４６は、図１３に示す第２の伝送線路３６と同じ構造を有している。なお、Ｈbiは短絡スタブ３３、４３を高周波において短絡処理するためのバイアホールを、符号５１、５２は開放スタブをそれぞれ示す。
【００９４】
図１５は、図２５に示す従来のＭＭＩＣ全体の平面構造の一例を概略的に示すブロック図である。
【００９５】
図１５に示すように、このＭＭＩＣは、能動素子（増幅用ＭＥＳＦＥＴ）１１１と、出力端子Ｔout と、主信号線路１１２と、ＤＣ阻止キャパシタ１１８と、短絡スタブ１１３と、第１のバイパスコンデンサ１１４と、バイアス端子Ｔvdと、伝送線路１１５ａ、１１５ｂと、ＲＣ直列回路１２３（安定化回路）の抵抗体１２１及び第３のバイパスコンデンサ１２２とを有する図２５に対応する回路を備え、これに加えて入力回路を備えている。入力回路には、入力端子Ｔinと、ＤＣ阻止キャパシタ１３８と、主信号線路１３２と、主信号線路１３２の途中から分岐する入力側バイアス供給回路１３０とが設けられている。入力側バイアス供給回路１３０には、短絡スタブ１３３と、入力側バイパスコンデンサ１３４と、伝送線路１３５と、安定化回路の抵抗体１４１及び第３のバイパスコンデンサ１４２とバイアス端子Ｔvdとが設けられている。なお、Ｈbiは短絡スタブ１１３、１３３を高周波において短絡処理するためのバイアホールを、符号１５１、１５２は開放スタブをそれぞれ示す。
【００９６】
図１５と図１４とを比べるとわかるように、本発明の伝送線路（第２の伝送線路３６、５６）をバイアス供給回路４０に用いることにより、寄生発振や高周波電力の漏洩を抑制しつつ、ＭＭＩＣ（集積回路装置）全体の占有面積の低減つまり小型化を実現することができる。
【００９７】
図１４に示す構成例では、図１３に示す第２のバイパスコンデンサ３７は、ＭＭＩＣ内に組み込まれていないが、第２のバイパスコンデンサ３７をＭＭＩＣ内に組み込んでもよい。
【００９８】
なお、多段増幅器においては、入力回路、段間回路、出力回路のいずれにおいても、本発明の伝送線路（図５、図１及び図９参照）を使用することが可能である。
【００９９】
また、本発明の半導体集積回路装置は、本実施形態で説明した高周波増幅器に限定されるものではなく、広く、ミキサ（混合器）、周波数逓倍器、スイッチ、アッテネータ、分周器、直交変調器などの高周波信号を使用するデバイスに適用することができる。
【０１００】
また、能動素子としては、電界効果トランジスタ、ヘテロ接合バイポーラトランジスタなどが使用可能である。
［参考例６］
第３の参考形態の参考例６として、図１３のＭＭＩＣの構成による１段増幅器を以下の条件で作成した。
【０１０１】
能動素子３１には、ゲート長０．２μｍのＴ型ゲートＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合ＦＥＴ（ゲート幅Ｗg ＝１００μｍ）を用いた。誘電体膜２を厚さ１μｍの窒化珪素膜によって構成し、誘電体基板１は厚さ１００μｍのガリウム砒素基板によって構成した。信号配線３として、厚さ３μｍの金膜をメッキにより形成した。抵抗層４としてガリウム砒素基板１の上面の表層部に厚さ０．２μｍの不純物拡散層を形成した。伝送線路として、信号配線３を信号線路とするマイクロストリップ線路を用い、ガリウム砒素基板の下面には、接地導体層１１として厚さ１０μｍのＡｕＳｎ膜を形成した。
【０１０２】
そして、設計周波数を２５ＧＨｚから２７ＧＨｚとして本実施例の増幅器の設計を行なった。増幅器のドレイン側回路（出力回路）には、短絡スタブ整合回路を使用し、スタブ３３の先端を０．５ｐＦのバイパスコンデンサ３４を介してバイアホールへ接続し短絡処理した。該バイアホールは、ガリウム砒素基板１を貫通しており、下面の接地導体層１１と接続されている。また、バイパスコンデンサ３４の上部電極の一部は２０μｍの幅で分岐し、バイアス供給回路４０の伝送線路の信号配線に接続した。バイパスコンデンサ３４の容量値０．５ｐＦは設計周波数帯域の信号をＲＦ短絡とするに十分な値なので、設計帯域においては増幅器からバイアス供給回路４０はオープンとなっている。信号配線３の長さ、抵抗層４の長さはともに３００μｍとし、信号配線３の幅、抵抗層４の幅はそれぞれ３０μｍ、８０μｍとした。抵抗層４の片側に貫通導体６としてのバイアホールを一箇所設けて接地導体層１１と接続し、抵抗層４を短絡処理した。なお、抵抗層４と接続されたバイアホールと、短絡スタブ３３を短絡処理したバイアホールとは同一とした。バイアス供給回路４０は、一辺８０μｍの正方形状のバイアス端子Ｔvdで終端され、多層セラミック基板上に形成された増幅器外部の外部バイアス供給回路３９とはワイヤボンディングで接続した。増幅器の外部の外部バイアス供給回路３９では１００ｐＦのチップコンデンサにより低周波帯域を短絡処理した。増幅器は、２５ＧＨｚから２７ＧＨｚで９．２ｄＢの小信号利得を得た。また、全周波数帯域で安定係数Ｋが１を超え、安定動作が確認された。さらに、増幅器の外部のバイアス供給回路３９において電源からバイアス端子Ｔvdまでの配線の電気長、特性インピーダンス、接続するワイヤの長さ、本数を変更しても安定係数Ｋに変化は無かった。
［比較例２］
一方、比較例２として、参考例６の高周波増幅器から抵抗層4を除いた構造を有する高周波増幅器を作成した。
【０１０３】
図１６は、参考例６の高周波増幅器と比較例２の高周波増幅器とを安定係数Ｋの周波数依存性について比較するグラフである。図１６にいて、破線は参考例６の高周波増幅器の特性を、実線は比較例２の高周波増幅器の特性を示している。図１６からわかるように、本発明の構造を採用した参考例６の増幅器では、０〜２０ＧＨｚの周波数に渡って安定係数Ｋが１以上となり、安定した特性が得られているのに対し、比較例２の増幅器では、安定係数Ｋが、１６ＧＨｚでは０．９１、２０ＧＨｚでは０．６１と１未満の値となり、安定動作を保証することが困難であった。
【０１０４】
そして、比較例２の増幅器について、多層セラミック基板上に形成された外部バイアス供給回路上における、ワイヤから電源までの配線長を２ｍｍ、配線線路の特性インピーダンスを７５Ωとして、発振動作の有無を調べた。そして、このときに発振しなかった８０個の増幅器について、配線長を５ｍｍに変更したところ、８０個の増幅器のうち、３２個の増幅器が発振を起こした。また、上記発振しなかった８０個の増幅器について、配線の特性インピーダンスを４０Ωへと変更したところ、９個の増幅器が発振を起こした。
【０１０５】
さらに、比較例２の増幅器について、バイアス端子の接続のために使用したボンディングワイヤの長さを０．５ｍｍに設定し、各端子につき直径５０μｍのワイヤ一本で接続を行なった状態で発振しなかった８０個の増幅器について、ボンディングワイヤ長を１ｍｍに変更したところ、４０個の増幅器が発振した。また、上記発振しなかった８０個の増幅器について、ワイヤの接続本数を２本に変更したところ、１２個の増幅器が発振した。
【０１０６】
また、増幅器の３ＧＨｚから６．５ＧＨｚ程度の低周波帯域における安定係数Ｋを比較すると、参考例６の増幅器では６以上の値が得られて安定動作しているのに比べ、比較例２の増幅器では１未満の値となり不安定であった。さらに、比較例２の増幅器では、１００個製造したうちの２０％が能動素子の特性ばらつきにより、５ＧＨｚ付近の周波数帯域で発振を起こした。
【０１０７】
以上の比較より、本実施形態のＭＭＩＣでは、短絡スタブ回路３３からバイアス供給回路４０へ漏洩する高周波信号を減衰させることが可能となったため、バイアス供給回路４０の外部に接続される外部バイアス供給回路３９のインピーダンス変化が増幅器の特性に与える影響を低減することが可能となり、増幅器を安定動作させるという有利な効果が得られたことが分かる。
【０１０８】
図１７は、参考例６の高周波増幅器と比較例２の高周波増幅器とを小信号利得の周波数依存性について比較するグラフである。図１７において、破線は参考例６の増幅器の特性を、実線は比較例２の増幅器の特性を示している。
図１７に示すように、比較例２の増幅器では不要帯域である４ＧＨｚから７ＧＨｚの帯域で不要な利得が得られたが、参考例６の増幅器では１９．５ＧＨｚ未満の低周波帯域（不要帯域）における利得は正の値をとらず、本実施形態の構造の採用により、低周波帯域の不要利得の低減という有利な効果が得られたことが分かる。また、比較例２の増幅器では２０ＧＨｚ付近の周波数で設計周波数帯域（２５〜２７ＧＨｚ）における利得を上回る１０ｄＢ以上の利得が得られたが、参考例６の増幅器では２０ＧＨｚの利得は０ｄＢであり、この帯域においても、本構造の採用により不要利得の低減という有利な効果が得られたことが分かる。
［比較例３］
本実施形態における比較例３として、バイアス供給経路中に抵抗体１１９が直列に挿入されたバイアス供給回路を有する図２４の構成による高周波増幅器を作成した。この比較例では、能動素子の駆動電圧を極端に低下させないために、抵抗体１１９の抵抗値Ｒ１を２０Ωとした。
【０１０９】
図１８は、参考例６の高周波増幅器と比較例３の高周波増幅器とを安定係数Ｋの周波数依存性について比較するグラフ、図１９は、参考例６の高周波増幅器と比較例３の高周波増幅器とを小信号利得の周波数依存性について比較するグラフである。
【０１１０】
図１８に示すように、比較例３の増幅器の安定係数Ｋは、５ＧＨｚから１０ＧＨｚ付近の低周波帯域、および、２０ＧＨｚ以上の帯域で、参考例６の増幅器の特性を大きく下回り、安定度が劣化した。ここで、比較例３の増幅器の安定係数Ｋは、５ＧＨｚから１０ＧＨｚにおいては１を上回っているため大きな不具合は生じないが、２０ＧＨｚ以上の帯域では１を下回っており安定動作に大きな不具合が生じてしまった。
【０１１１】
比較例３の増幅器では、バイアス供給回路を通過して外部回路へ漏洩する高周波信号は、バイアス供給経路に直列に挿入された抵抗体１１９によって広帯域に一定量に近い減衰を受ける。これに対し、参考例６の増幅器内のバイアス供給回路４０においては、高周波信号の漏洩信号に対して減衰を与える要素は、信号配線３と抵抗層４（図１参照）とが相対向している領域に沿って空間的に分布した分布定数回路（図４（ｂ）参照）なので、漏洩信号の中でも高周波になればなるほど減衰量が増加する。よって、図２４に示す第１のバイパスコンデンサ１１４により完全に短絡されない漏洩信号のうち最も高い周波数成分に対して安定度の向上を図ることは比較例３の増幅器では困難であるが、参考例６の増幅器では容易である。
【０１１２】
また、比較例３の増幅器でも、低周波帯域での不要利得の低減の効果はある程度得られるが、６ＧＨｚでの小信号利得は−１ｄＢあった。参考例６の増幅器におけるこの帯域での小信号利得は−８ｄＢ程度であり、挿入される抵抗体１１９の抵抗値を大きく設定できない条件下での比較例３の増幅器では、不要利得を効果的に抑制することが困難なことが分かった。また、図２４に示される比較例３の増幅器においては、不要利得の低減の効果を得るために挿入される抵抗体１１９の抵抗値を大きく設定すると、バイアス端子Ｔvdから能動素子１１１へ印加される電圧が低下してしまい、出力低下を招いてしまうことはいうまでもない。比較例３の増幅器の２５ＧＨｚにおける飽和出力は１６．２ｄＢｍであって、参考例６の増幅器の２５ＧＨｚでの飽和出力１６．６ｄＢｍと比較すると０．４ｄＢだけ低くなっている。これは、比較例３の増幅器においては、バイアス供給回路への抵抗体１１９の挿入によって能動素子１１１の駆動電圧が降下したためである。
【０１１３】
以上のように、比較例３の増幅器と参考例６の増幅器の特性比較より、本発明の伝送線路の採用により、能動素子の駆動電圧を低下させることなく、不要利得低減、安定度向上という有利な効果を得ることが可能であることが示された。
［比較例４］
本実施形態における比較例４として、ＲＣ直列回路１２３によって高周波信号を並列に短絡処理したバイアス供給回路１２０Ｃを有する図２５の構成による高周波増幅器を作成した。
【０１１４】
図２０は、参考例６の高周波増幅器と比較例４の高周波増幅器とを安定係数Ｋの周波数依存性について比較するグラフ、図２１は、参考例６の高周波増幅器と比較例４の高周波増幅器とを小信号利得の周波数依存性について比較するグラフである。この比較例では、ＲＣ直列回路１２３の回路定数をＲ＝１０Ω、Ｃ＝１０ｐＦに選択した。
【０１１５】
図２１に示すように、比較例４においても、低周波領域における利得の大きな抑制効果が得られた。また、図２０及び図２１に示すように、比較例４の増幅器においては、数ＧＨｚ程度の低周波帯域における不要利得抑制及び安定度向上の双方について、参考例６の増幅器と同程度の効果が得られている。しかし、ＭＩＭキャパシタで１０ｐＦの容量値を得るために２１０μｍ角の面積が必要となり（図１５に示すキャパシタ１２２）、さらに短絡処理回路にバイアホール（図１５に示すバイアホールＨbi１）が必要となり、さらに１０Ωの抵抗をメサ抵抗（図１５に示す抵抗体１２１）によって実現するためにもそれ相応の回路面積が必要となり、回路レイアウトを大きく制限することになった。一方、参考例６の増幅器のレイアウトにおいては、比較例２の増幅器のレイアウトと比較して、誘電体膜２を介して信号配線３の直下に抵抗層４を設け、その近辺にバイアホールを配置するだけでよく、レイアウトに対する制限は緩和されて同様の効果が得られている。
【０１１６】
以上の比較より、本発明の伝送線路の採用により、増幅器を構成する半導体集積回路装置の回路面積を増大することなく、不要利得の低減、安定度の向上という有利な効果が得られることが示された。
【０１１７】
また、比較例４の増幅器においては、バイパスコンデンサ間や、バイアス供給回路１２０Ｃを構成する伝送線路は、誘電体基板及び誘電体膜から構成される回路基板を基板とする通常のマイクロストリップ線路であり、基板上面の空気層への電界の分布が多く、周辺回路との結合が起こりやすいという難点もあり、回路コンポーネントの配置によっては、意図せぬ回路同士の間の電磁的結合に起因するものと考えられる発振が生じるおそれがある。
【０１１８】
これに対し、本発明の特徴であるバイアス供給回路の第２の伝送線路３６（図１３参照）においては、信号配線３と抵抗層４との間の間隔が短く設定されているので、伝送線路３６の特性インピーダンスが低くなっており、電界分布は誘電体膜２に集中し、周辺回路との電磁的結合を大きく低減することが可能となる。よって、参考例６の増幅器においては、回路コンポーネントの配置を変更しても、高周波特性に変化を生じないという有利な効果も得られた。
【０１１９】
以上の比較より、本発明の伝送線路を採用することにより、能動素子の駆動電圧を低下させることなく、不要利得低減、安定度向上という有利な効果を、回路面積を余り増加させることなく得ることが可能であることが明らかとなった。
［参考例６ｂ及び比較例２ｂ〜４ｂ］
本実施形態における参考例６ｂとして、参考例６の増幅器の構成を２段増幅器において採用し、前後段の能動素子を駆動するためのバイアス供給回路を参考例６のバイアス供給回路で構成した増幅器を作成した。
【０１２０】
また、本実施形態における比較例２ｂ〜４ｂとして、比較例２〜４の増幅器の構成を２段増幅器において採用し、前後段の能動素子を駆動するためのバイアス供給回路をそれぞれ比較例２〜４のバイアス供給回路で構成した増幅器をそれぞれ作成した。
【０１２１】
この場合、比較例２ｂ、３ｂの増幅器においては２０ＧＨｚで発振が起こったが、参考例６ｂ及び比較例４ｂの増幅器においては発振が生じなかった。２段増幅器の後段能動素子から出力された信号が増幅器内部で共有されたバイアス供給回路を介して前段能動素子へ帰還する帰還信号の位相は、前後段の各短絡スタブの電気長の和と、各段のバイアス供給回路の伝送線路の電気長の和に依存する。作成した参考例６ｂ及び比較例２ｂ〜４ｂの増幅器においては、この電気長の和が、２０ＧＨｚに対して半波長に近い値になっており、後段の能動素子からの出力が前段の能動素子へ正帰還の位相で入力する条件になっていた。比較例２ｂの増幅器で生じた発振現象は、正帰還信号に全く減衰が生じなかったことに起因するものと理解することができる。また、比較例３ｂの増幅器においても、バイアス供給回路において正帰還信号が受ける減衰量が不足していたために発振が起こったものと理解される。
【０１２２】
一方、参考例６ｂの増幅器と比較例４ｂの増幅器とは、構造こそ互いに異なるものの、バイアス供給回路へ漏洩する不要周波数帯域の信号に対して損失を与える機能はいずれも有しているので、後段能動素子から前段能動素子への帰還信号が減衰したために発振が起こらなかったものと理解される。また、回路が占有する面積という視点から参考例６ｂの増幅器と比較例４ｂの増幅器を比較すると、比較例４ｂの増幅器は１０ｐＦの大容量なバイパスコンデンサが前段と後段とに別個に必要となり、大きな回路面積を必要とするが、参考例６ｂの増幅器においては大容量のバイパスコンデンサは不要であり、占有面積の削減を図りつつ、安定動作を確保することができるという本発明の有利な効果が明らかとなっている。
【０１２３】
したがって、本発明の伝送線路を、増幅器等の半導体集積回路装置内のバイアス供給回路の用いることにより、能動素子の駆動電圧を降下させることなく、かつ、半導体集積回路装置の占有面積の増大を抑制しつつ、バイアス供給回路が接続される半導体集積回路装置の外部のバイアス供給回路のインピーダンス変化による特性変化を抑制し、不要利得の低減、安定度の向上といった有利な効果を得ることができる。
【０１２４】
特に、本発明の半導体集積回路装置は、ミリ波通信システムへと半導体集積回路装置の用途を拡大する上で寄与するところが大である。
【０１２５】
なお、実施例１〜７を含む第１〜第２の参考形態においては、誘電体基板としてＧａＡｓ基板を用いたが、本発明はかかる実施形態に限定されるものではなく、ＧａＮ基板、ＩｎＰ基板を用いてもよい。また、誘電体基板として、酸化物などからなる絶縁体基板を用いてもよい。さらに、「誘電体基板」や「半導体基板」という語句は、必ずしも厳密な意味で用いられていない。ＧａＡｓ基板は、「半絶縁性基板」といわれることもあり、不純物をドープすると半導体基板として機能する。よって、本発明の基板としては、高周波線路の基本構造に応じて各種の基板を用いることができる。
【０１２６】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１２７】
本発明に係る伝送線路は、半導体集積回路に用いられる伝送線路として有用である。
【０１２８】
本発明に係る半導体集積回路は、増幅器、ミキサ、周波数逓倍器、スイッチ、アッテネータ、分周器、直交変調器等を構成する半導体集積回路として有用である。
【図面の簡単な説明】
【０１２９】
【図１】本発明の第１の実施形態に係る伝送線路の構造を示す断面図である。
【図２】図１の伝送線路の平面構造を示す平面図である。
【図３】本発明の第１の実施形態における実施例１の伝送線路の通過損失の周波数依存性を示すグラフである。
【図４】図４（ａ）は従来の伝送線路の等価回路図、図４（ｂ）は本発明の伝送線路の等価回路図である。
【図５】本発明の参考形態１に係る伝送線路の構成を概略的に示す断面図である。
【図６】図５の伝送線路の平面構造を示す平面図である。
【図７】本発明の参考形態１２における参考例１の伝送線路の通過損失の周波数依存特性を示すグラフである。
【図８】本発明の参考形態１２における参考例２の伝送線路の通過損失の周波数依存性を示すグラフである。
【図９】本発明の参考形態１２における参考例３の伝送線路の通過損失の周波数依存性を示すグラフである。
【図１０】本発明の参考形態１２における参考例４における伝送線路の通過損失の周波数依存性を示すグラフである。
【図１１】本発明の第２の参考形態に係る伝送線路の構成を概略的に示す断面図である。
【図１２】第２の参考形態における参考例５の伝送線路の通過損失の周波数依存性を示すグラフである。
【図１３】本発明の第３の参考形態に係る、高周波増幅器として機能する半導体集積回路中の出力回路及びバイアス回路の構成を示す回路図である。
【図１４】本実施形態に係るＧａＡｓ系ＭＭＩＣである１段の増幅器全体の平面構造の一例を概略的に示すブロック図である。
【図１５】図２５に示す従来のＭＭＩＣ全体の平面構造の一例を概略的に示すブロック図である。
【図１６】本発明の第３の参考形態における参考例６の高周波増幅器と比較例２の高周波増幅器とを安定係数Ｋの周波数依存性について比較するグラフである。
【図１７】本発明の第３の参考形態における参考例６の高周波増幅器と比較例２の高周波増幅器とを小信号利得の周波数依存性について比較するグラフである。
【図１８】本発明の第３の参考形態における参考例６の高周波増幅器と比較例３の高周波増幅器とを安定係数Ｋの周波数依存性について比較するグラフである。
【図１９】本発明の第３の参考形態における参考例６の高周波増幅器と比較例３の高周波増幅器とを小信号利得の周波数依存性について比較するグラフである。
【図２０】本発明の第３の参考形態における参考例６の高周波増幅器と比較例４の高周波増幅器とを安定係数Ｋの周波数依存性について比較するグラフである。
【図２１】本発明の第３の参考形態における参考例６の高周波増幅器と比較例４の高周波増幅器とを小信号利得の周波数依存性について比較するグラフである。
【図２２】図２２（ａ）は、従来のマイクロストリップ線路の構造を概略的に示す断面図、図２２（ｂ）は、従来のコプレーナ線路の構造を概略的に示す断面図である。
【図２３】第１の従来例である、高周波増幅器として機能するモジュール中の出力側の回路構成を示す回路図である。
【図２４】第２の従来例である、共振のＱ値低減のための構造を付加した高周波増幅器中の出力側の回路構成を示す回路図である。
【図２５】第３の従来例である、共振のＱ値低減のための別の構造を付加した高周波増幅器中の出力側の回路構成を示すブロック回路図である。
【符号の説明】
【０１３０】
１    誘電体基板
２    誘電体層
３    信号配線
４    容量抵抗体層
５    接地導体
６    貫通電極
１０  主信号回路
１１  接地導体膜
１２  はんだ
１３  外部高周波グラウンド
２１  容量抵抗体
３１  能動素子
３２  主信号線路
３３  短絡スタブ
３４  第１のバイパスコンデンサ
３５  第１の伝送線路
３６  第２の伝送線路
３７  第２のバイパスコンデンサ
３８  ＤＣ阻止キャパシタ
３９  外部バイアス供給回路
４０  バイアス供給回路
４２  主信号線路
４３  短絡スタブ
４４  入力側バイパスコンデンサ
４５  第１の伝送線路
４６  第２の伝送線路
５０  入力側バイアス供給回路
５１  開放スタブ
５２  開放スタブ
Ｒov  オーバーラップ領域
【図１】
0003723202.tif 000002
【図２】
0003723202.tif 000003
【図３】
0003723202.tif 000004
【図４】
0003723202.tif 000005
【図５】
0003723202.tif 000006
【図６】
0003723202.tif 000007
【図７】
0003723202.tif 000008
【図８】
0003723202.tif 000009
【図９】
0003723202.tif 000010
【図１０】
0003723202.tif 000011
【図１１】
0003723202.tif 000012
【図１２】
0003723202.tif 000013
【図１３】
0003723202.tif 000014
【図１４】
0003723202.tif 000015
【図１５】
0003723202.tif 000016
【図１６】
0003723202.tif 000017
【図１７】
0003723202.tif 000018
【図１８】
0003723202.tif 000019
【図１９】
0003723202.tif 000020
【図２０】
0003723202.tif 000021
【図２１】
0003723202.tif 000022
【図２２】
0003723202.tif 000023
【図２３】
0003723202.tif 000024
【図２４】
0003723202.tif 000025
【図２５】
0003723202.tif 000026