(57)【特許請求の範囲】
【請求項１】
半導体集積回路と同じ単一電源で動作する相殺信号発生回路の非反転端子が前記単一電源の電圧範囲内の基準電位に接続され、前記相殺信号発生回路の反転入力端子と半導体基板上の基板雑音検出部との間を第１の容量を介して接続することにより基板の直流電位とは独立に基板結合雑音を検出し、
前記相殺信号発生回路の出力端子と前記半導体基板上の相殺信号入力部との間を第２の容量を介して接続することにより雑音相殺信号を前記半導体基板に供給し、前記反転入力端子と前記出力端子との間に基板抵抗より少なくとも１桁大きい帰還抵抗を接続し、かつ、前記第１の容量を前記第２の容量よりも大きくすることにより前記基板結合雑音を低減することを特徴とする半導体集積回路の雑音低減方法。
【請求項２】
単一電源で動作する半導体集積回路が形成される半導体基板と、該半導体基板上に形成され、基板結合雑音信号を検出する検出部と、前記基板結合雑音信号を打ち消す相殺信号が入力される入力部と、前記検出部からの基板結合雑音信号を受けて前記相殺信号を発生し前記単一電源で動作する相殺信号発生回路とを具備してなり、
前記相殺信号発生回路の非反転端子は前記単一電源の電圧範囲内の基準電位に接続され、
前記検出部と前記相殺信号発生回路の反転入力端子との間に第１の容量が接続され、前記入力部と前記相殺信号発生回路の出力端子との間に第２の容量が接続され、
前記反転入力端子と前記出力端子との間に前記半導体基板の基板抵抗より少なくとも１桁大きい帰還抵抗が接続され、かつ、前記第１の容量が前記第２の容量よりも大きいことを特徴とする半導体集積回路の雑音低減回路。
【請求項３】
前記検出部及び前記入力部は前記半導体基板と同一極性の拡散層により構成され、前記第１の容量は前記検出部の上に絶縁層を介して形成された第１の配線領域により形成され、前記第２の容量は前記入力部の上に絶縁層を介して形成された第２の配線領域により形成され、前記第１及び第２の配線領域が前記相殺信号発生回路の反転入力端子と出力部とに接続されてなることを特徴とする請求項２に記載の半導体集積回路の雑音低減回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の雑音低減方法及びその回路に係り、特に基板結合雑音に対する雑音相殺方法とその装置構成に関する。
【０００２】
【従来の技術】
集積回路の大規模化にともない、ロジックのようなデジタル信号からなる雑音を発生する回路と、アンプ、Ａ／Ｄ変換器などの微弱なアナログ信号を扱うアナログ回路などにより構成される雑音の影響を受けやすい回路が、同一半導体基板上に形成されるようになってきた。この際、雑音を発生する回路から発生した雑音（基板結合雑音）が半導体基板を経由して雑音の影響を受けやすい回路に伝達され、その動作に影響を及ぼす問題がある。
【０００３】
従来、この種の問題を解決するための１つの方法として、図１１に示すようにガードバンドを利用した雑音低減回路が提案されている。ガードバンドは、半導体基板（ｐ-）の表面に不純物が高濃度に拡散された領域（ｐ+）であり、ライン状、リング状などの形状で形成されている。基板雑音検出領域１及び、相殺信号入力領域２はガードバンドと同様に半導体基板１３（ｐ-）と同一極性の高濃度領域（ｐ+）により構成され、半導体基板１３と抵抗接続となる。
【０００４】
従来の雑音低減回路は、基板結合雑音１４を検出するための基板雑音検出領域１と、雑音を相殺するための相殺信号入力領域２と、その相殺信号を発生するための相殺信号発生回路３より構成される。相殺信号発生回路３の非反転入力端子は直流基準電位ＡＣＯＭに接続され、反転入力端子は基板雑音検出領域１に接続される。ここで、直流基準電位ＡＣＯＭは、相殺信号発生回路３への供給電源＋Ｖddと−Ｖddの間の値であり、一般には中間的な値となる。
【０００５】
このような雑音低減回路は、半導体基板１３の基板抵抗１５を帰還抵抗とする負帰還ループを構成している。この結果、基板結合雑音１４の大きさに応じた相殺信号を自動的に発生してガードバンド（相殺信号入力領域２）を介して半導体基板１３に入力することが可能となる。このため、半導体基板１３に形成された雑音を発生する回路１１からの基板結合雑音１４を低減できる。従って、雑音の影響を受ける回路１２に対してその動作に影響を与えない程度に、基板結合雑音１４を低減できる。このような雑音低減方法は、特開平８−０８４０６１号公報に記載されている。
【０００６】
【発明が解決しようとする課題】
一般に、半導体基板はその半導体集積回路上で最高あるいは最低（グランド）の直流電位に設定される。ここで、半導体基板１３が最低電位（グランド電位）に設定された場合を考えると、基板結合雑音１４はグランド電位を中心として正負の値を持つ。従って、相殺信号発生回路３はその雑音を打ち消すために、グランド電位を中心として正負の相殺信号を発生しなければならない。
【０００７】
しかしながら、前述した従来の雑音低減回路では、相殺信号発生回路３は供給電源の中間の電位である直流基準電位ＡＣＯＭを中心とした交流信号を発生するため、最低電位であるグランド電位を中心とした相殺信号を発生することはできない。従って、図１１に示した従来の構成では、相殺信号発生回路３を例えば半導体集積回路と同一の正電源＋Ｖddのみで駆動しても、グランド電位を中心とした基板結合雑音を打ち消すことができないという問題があった。
【０００８】
そこで、本発明の目的は、上記のような問題を解決するために、集積回路上の最高電位あるいは最低電位を中心として発生する基板結合雑音を、半導体基板上の集積回路と同一電源で駆動する相殺信号発生回路を用いて相殺する雑音低減方法を提供することである。
【０００９】
また、上記雑音低減方法を用いた雑音低減回路を提供することも本発明の目的である。
【００１０】
【課題を解決するための手段】
本発明に係る半導体集積回路の雑音低減方法は、半導体集積回路と同じ電源で動作する相殺信号発生回路の反転入力端子と半導体基板上の基板雑音検出部の間を第１の容量（すなわち、図１で言えば容量Ｃ2）を介して接続することにより基板の直流電位とは独立に基板結合雑音を検出し、相殺信号発生回路の出力端子と半導体基板上の相殺信号入力部の間を第２の容量（すなわち、図１で言えば容量Ｃ1）を介して接続することにより雑音相殺信号を半導体基板に供給して基板結合雑音を低減することを特徴とする。
【００１１】
また、本発明に係る半導体集積回路の雑音低減回路は、雑音を発生する回路と雑音の影響を受けやすい回路とが集積された半導体基板上に、雑音信号の検出部と、雑音信号を打ち消す相殺信号の入力部とを有し、前記半導体基板もしくは別の半導体基板上に形成された前記検出部からの雑音信号を受けて相殺信号を発生する相殺信号発生回路とからなり、前記検出部と相殺信号発生回路の反転入力端子との間に第１の容量（図１で言えば、容量Ｃ2）を、前記入力部と相殺信号発生回路の出力端子との間に第２の容量（図１で言えば、容量Ｃ1）をそれぞれ設けたことを特徴とするものである。
【００１２】
【発明の実施の形態】
本発明に係る半導体集積回路の雑音低減方法の好適な実施の形態は、雑音の発生源となる第１の回路（例えば、ロジックのようなデジタル信号を扱う回路）と、雑音の影響を受けやすい第２の回路（例えば、アンプやＡ／Ｄ変換器などのアナログ信号を扱う回路）とが同じ半導体基板上に形成された半導体集積回路において、半導体基板上に設けられた雑音信号検出部からの検出信号を受けて、前記雑音信号を打ち消すための相殺信号を発生し、かつ、単一電源で動作する相殺信号発生回路により、相殺信号を半導体基板に設けた相殺信号入力部に供給して半導体集積回路の雑音を低減する場合である。特に、前記相殺信号発生回路を前記半導体基板上に形成された単一電源で動作する演算増幅器で構成し、この相殺信号発生回路の反転入力端子に第１の容量（図１で言えば、容量Ｃ2）を介して前記雑音検出部からの検出信号を入力し、相殺信号発生回路からの雑音を打ち消す出力信号を第２の容量（図１で言えば、容量Ｃ1）を介して前記半導体基板上の相殺信号入力部に供給することを特徴とする方法である。
【００１３】
このように、第１の容量を介して相殺信号発生回路が雑音検出信号を受けると共に、相殺信号を第２の容量を介して半導体基板に供給するという方法をとることにより、半導体基板の直流電位とは独立に、交流信号を半導体基板に帰還できるため、グランド電位もしくは電源電圧を中心とした相殺信号を供給できる結果、第１の回路で発生した雑音が第２の回路へ与える影響を低減できる。
【００１４】
【実施例】
次に、本発明に係る半導体集積回路の雑音低減方法及びその回路の更に具体的な実施例につき、添付図面を参照しながら以下詳細に説明する。
【００１５】
＜実施例１＞
図１は、本発明に係る半導体集積回路の雑音低減回路（以下、単に雑音低減回路と称する）の一実施例を示す構成図である。図１において参照符号１３は半導体基板を示し、この半導体基板１３に形成された雑音を発生する回路１１により発生した雑音は、従来例でも示したように、基板結合雑音１４となり、基板抵抗１５を介して半導体基板１３中を雑音の影響を受ける回路１２へと伝わる。
【００１６】
本実施例の雑音低減回路は、基板結合雑音１４を検出する基板雑音検出領域１と、基板結合雑音１４を打ち消すための相殺信号を半導体基板１３に入力する相殺信号入力領域２と、その相殺信号を生成する相殺信号発生回路３と、容量Ｃ1及び容量Ｃ2とから構成される。基板雑音検出領域１と相殺信号発生回路３の反転入力端子４は、交流成分のみを検出するために容量Ｃ2を介して接続される。また、相殺信号発生回路３の出力端子５と相殺信号入力領域２は、両者の直流レベルの不一致を吸収するために、容量Ｃ1を介して接続される。相殺信号発生回路３の電源は、グランドに対して正電圧＋Ｖddの単一電源に接続され、非反転入力端子６は電源電圧Ｖddの範囲内の基準電位ＡＣＯＭに接続される。さらに、雑音低減回路を安定に動作させるため、相殺信号発生回路３の反転入力端子４と出力端子５の間に、図１に示したように利得を抑えるための抵抗Ｒ2を接続してもよい。
【００１７】
ここで、本実施例の特性を図２に示す等価回路を用いて説明する。なお、図１に示した基板抵抗１５は、図２では基板抵抗Ｒ1，Ｒ3として表している。詳細には、基板抵抗Ｒ1は相殺信号入力領域２から基板雑音検出領域１へ半導体基板１３を介して帰還する帰還分布抵抗であり、基板抵抗Ｒ3は雑音を発生する回路１１から基板雑音検出領域１までの基板分布抵抗である。図２より雑音低減回路は、容量Ｃ1と基板抵抗Ｒ1を帰還要素、基板抵抗Ｒ3を入力要素とするループ１と、容量Ｃ2を入力要素、抵抗Ｒ2を帰還要素とするループ２とからなる２重の帰還ループを構成している。このとき、雑音低減回路の特性は、同回路の入力端７を接地した図３に示す等価回路の伝達特性から求められる。相殺信号発生回路３の反転入力端子４の電圧をＶ1、出力端子５の電圧をＶo、基板雑音検出領域１により検出された基板雑音電圧をＶs、相殺信号発生回路３の利得をＡとすると、図３に破線で示した回路部分の特性から、帰還率ｆ（＝Ｖ1／Ｖo）及び伝達率ｇ（＝１−Ｖ1／Ｖo）は、それぞれ次式(１)，(２)により与えられる。
【００１８】
【数１】
0003670829.tif 000002
【００１９】
【数２】
0003670829.tif 000003
【００２０】
また、図２に示したループ２の利得をＡ’とすると、入力された基板雑音電圧Ｖiに対する検出された基板雑音電圧Ｖsの比は、次式(３)のように求められる。
【００２１】
【数３】
0003670829.tif 000004
【００２２】
ここで、利得Ａ’は−ＡＣ2Ｒ2ｓ／（１＋Ａ＋Ｃ2Ｒ2ｓ）である。
【００２３】
また、抵抗Ｒ2と、基板抵抗Ｒ1，Ｒ3の関係が、Ｒ2＞＞Ｒ1，Ｒ3、かつ、Ｒ1＝Ｒ3 とすれば、帰還率ｆ及び伝達率ｇの極が、１／Ｃ2Ｒ2と１／２Ｃ1Ｒ1の２点になる。
【００２４】
また、帰還率ｆのゼロ点は１／√（Ｃ1Ｃ2Ｒ1Ｒ2）に、伝達率ｇのゼロ点は、０と１／Ｃ1Ｒ1になる。さらに、検出雑音Ｖsについてはゼロ点が１／Ｃ1Ｒ1と（１＋Ａ）／Ｃ2Ｒ2に、極が１／√（Ｃ1Ｃ2Ｒ1Ｒ2）になる。これにより、雑音低減回路の伝達特性は図４のように模式的に表される。図４において、それぞれ雑音低減回路の、（ａ）は帰還率ｆ、（ｂ）は伝達率ｇ、（ｃ）は雑音相殺効果を示している。帰還率ｆは、周波数が１／√（Ｃ1Ｃ2Ｒ1Ｒ2）から増大し、１／２Ｃ1Ｒ1より高周波側で１／２一定となる。伝達率ｇは低周波側から増大し２つの極と１つのゼロ点により、１／Ｃ1Ｒ1より高周波側で１／２一定となる。
【００２５】
相殺信号発生回路３の利得Ａが十分大きいならば近似的に−ｇ／ｆで与えられ、１／√（Ｃ1Ｃ2Ｒ1Ｒ2）より高い周波数領域で交流利得を持ち、１／Ｃ1Ｒ1より高い周波数領域では安定に交流信号の帰還が可能となる。また、雑音相殺効果をＶs／Ｖiで近似的に表すならば、１／Ｃ1Ｒ1より高周波側で１／Ａに基板内部の雑音を抑制できる。以上のように、本実施例の構成により交流的に雑音の低減が行える。
【００２６】
実際に、雑音低減回路の特性を含めた帰還量及び、相殺信号入力領域２における雑音の相殺効果を計算した結果をそれぞれ図５、図６に示す。容量Ｃ1、Ｃ2を充分大きく設定すれば、ゼロ点をより低周波側に移動できるためより広帯域で雑音の相殺が可能となる。しかしながら、容量Ｃ1と容量Ｃ2の値が近い場合には極とゼロ点が近づくために動作が不安定となる。このため、容量Ｃ2を容量Ｃ1に比べて大きく設定することが重要である。また、帰還抵抗Ｒ2を設ける場合は、基板抵抗Ｒ1、Ｒ3に比べて充分大きく、少なくとも１桁以上大きくとれば相殺効果を高めることができる。
【００２７】
以上のように、容量Ｃ1，Ｃ2を用いて雑音低減回路を構成することにより、交流成分のみによる帰還ループを構成することができるため、半導体基板に形成された集積回路と同じ単一電源で駆動することが可能となる。なお、図１に示したように、相殺信号発生回路３の出力に負荷容量Ｃoutを接続してもよい。
【００２８】
＜実施例２＞
次に、本発明に係る雑音低減回路の第２の実施例を図７に示す。本実施例は、雑音低減回路の配置に関するものである。本実施例において半導体基板１３には、少なくとも基板雑音検出領域１、相殺信号入力領域２、相殺信号発生回路３、雑音を発生する回路１１、雑音の影響を受ける回路１２が形成されており、前述した実施例１で図１に示したように、雑音低減回路は基板雑音検出領域１、相殺信号入力領域２、相殺信号発生回路３および容量Ｃ1，Ｃ2により構成される。またさらに、相殺信号発生回路３の利得を抑えるための抵抗Ｒ2を設けてもよい。この雑音低減回路の動作により、基板雑音検出領域１は交流的に仮想接地されるため、基板雑音検出領域１とその周囲の基板は雑音の変動が抑えられる。
【００２９】
そこで、図７に示すように、雑音の影響を受ける回路１２を基板雑音検出領域１に囲まれる形（完全に囲まれる必要はなく、少なくとも雑音を発生する回路１１と雑音の影響を受ける回路１２の間に基板雑音検出領域１を配置すればよい）で配置することにより、基板結合雑音の影響を低減することができる。この際、相殺信号発生回路３についても、雑音を発生する回路１１との間に基板雑音検出領域１を配置すれば、基板雑音の影響を受けにくい相殺信号発生回路３を構成できる。
【００３０】
なお、基板雑音検出領域１を、雑音を発生する回路１１と相殺信号入力領域２の間に配置しても、或いは図８に示すように相殺信号入力領域２を雑音を発生する回路１１と基板雑音検出領域１の間に配置してもよい。また、容量Ｃ1、Ｃ2は同一チップ上に設けてもオフチップとしてもよい。
【００３１】
＜実施例３＞
次に、本発明に係る雑音低減回路の第３の実施例として、図９を用いて容量を同一チップ上に構成する方法を説明する。本実施例において、基板雑音検出領域１ａ及び相殺信号入力領域２ａは半導体基板１３（ｐ-）と逆極性の高濃度不純物領域（ｎ+）により構成される。この結果、基板雑音検出領域１ａ及び相殺信号入力領域２ａが基板に対して容量結合となるため、新たな容量を基板上に設けることなく雑音相殺回路を構成することができる。ただし、この場合の相殺信号発生回路３から供給される信号振幅の最大値は、ｐ-基板１３とｎ+拡散層で形成されるｐｎ接合が順バイアスされないように、拡散電位の１／２以下とする必要がある。なお、ここで取り扱う雑音信号振幅レベルは、数１００ｍＶ以下なので、このような制限があっても差し支えない。
【００３２】
＜実施例４＞
本発明に係る雑音低減回路の第４の実施例として、図１０を用いて容量を同一チップ上に構成する方法を説明する。本実施例において、基板雑音検出領域１及び、相殺信号入力領域２は半導体基板１３（ｐ-）と同一極性の高濃度不純物領域（ｐ+）により構成される。基板雑音検出領域１及び、相殺信号入力領域２の上部には薄膜形成された絶縁物９ａ，９ｂと低抵抗の配線１０ａ，１０ｂを設ける。配線１０ａ，１０ｂは、それぞれ相殺信号発生回路３の反転入力端子及び出力端子に接続される。基板雑音検出領域１あるいは相殺信号入力領域２と絶縁物９ａ，９ｂおよび低抵抗の配線１０ａ，１０ｂにより容量Ｃ1，Ｃ2を直接形成することができる。
【００３３】
このため、基板上に新たな容量の領域を確保する必要がなく、チップ面積の増加を防ぐことができる。この容量はまた、絶縁物９ａ，９ｂの面積、厚さ、誘電率により容量値を制御することが可能であり、一定の容量値を与えることができるため、雑音低減回路を安定に動作させることができる。なお、絶縁物としては酸化シリコンや窒化シリコンなどを用いることができ、誘電率の高い物質で絶縁物を構成すればより大きな容量値を得られる。また、配線材料としては、アルミニウム、タングステン等の金属配線を用いてもよいし、高濃度に不純物イオンを打ち込んだ多結晶シリコン配線を用いてもよい。
【００３４】
以上、本発明の好適な実施例について説明したが、本発明は前記実施例に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることは勿論である。例えば、前記実施例では半導体基板が最低電位（グランド電位）の場合について説明したが、ｎ型半導体基板のように最高電位にバイアスされる場合にも適用可能である。また、バルク基板を例に説明したが、エピタキシャル基板に対しても本発明の雑音低減方法を適用可能である。また、相殺信号発生回路３は回路１１，１２が形成されている半導体チップ１３上に必ずしも形成する必要はなく、別チップに形成してもよい。その場合には、半導体チップ１３を搭載した同じＩＣパッケージ内にそのチップを搭載するかまたは別ＩＣパッケージに封止して同一回路基板に搭載して雑音低減回路を構成すればよい。
【００３５】
【発明の効果】
前述した実施例から明らかなように、本発明に係る半導体集積回路の雑音低減方法及びその回路によれば、半導体集積回路上の基板結合雑音を低減するための相殺信号発生回路の反転入力端子と基板雑音検出領域、あるいは相殺信号発生回路の出力端子と相殺信号入力領域の間に容量を設けることにより、基板の直流電位とは独立に交流信号のみを帰還することが可能となるため、集積回路と同一電源で相殺信号発生回路を駆動することができる。これにより、相殺信号発生回路を同一半導体基板上に構成して同一電源で駆動することが可能となる。これは、集積回路とそれに伴うシステムの小形化に有効である。
【図面の簡単な説明】
【図１】本発明に係る半導体集積回路の雑音低減回路の一実施例を示す構成図である。
【図２】図１に示した雑音低減回路の等価回路図である。
【図３】図２に示した雑音低減回路の等価回路の特性を求めるために、同回路の入力端７を接地した等価回路図である。
【図４】図１に示した雑音低減回路の伝達特性を模式的に示した特性線図である。
【図５】容量Ｃ1，Ｃ2の大きさをパラメータにして、図１に示した雑音低減回路の帰還率の周波数依存性を示した特性線図である。
【図６】容量Ｃ1，Ｃ2の大きさをパラメータにして、図１に示した雑音低減回路の雑音相殺効果の周波数依存性を示した特性線図である。
【図７】本発明に係る雑音低減回路の配置例を示す図である。
【図８】本発明に係る雑音低減回路の別の配置例を示す図である。
【図９】本発明に係る雑音低減回路における容量の構成例を示す図である。
【図１０】本発明に係る雑音低減回路における容量の別の構成例を示す図である。
【図１１】従来の半導体集積回路の雑音低減回路を示す構成図である。
【符号の説明】
１，１ａ…基板雑音検出領域、２，２ａ…相殺信号入力領域、３…相殺信号発生回路、４…反転入力端子、５…出力端子、６…非反転入力端子、７…入力端、９ａ，９ｂ…絶縁物、１０ａ，１０ｂ…配線、１１…雑音を発生する回路、１２…雑音の影響を受ける回路、１３…半導体基板、１４…基板結合雑音、１５…基板抵抗、ＡＣＯＭ…基準電位、Ｃ1，Ｃ2…容量、Ｃout…負荷容量、Ｒ1，Ｒ3…基板抵抗、Ｒ2…帰還抵抗。
【図１】
0003670829.tif 000005
【図２】
0003670829.tif 000006
【図３】
0003670829.tif 000007
【図４】
0003670829.tif 000008
【図５】
0003670829.tif 000009
【図６】
0003670829.tif 000010
【図７】
0003670829.tif 000011
【図８】
0003670829.tif 000012
【図９】
0003670829.tif 000013
【図１０】
0003670829.tif 000014
【図１１】
0003670829.tif 000015