(57)【特許請求の範囲】
【請求項１】
ＲＡＭエリアを有するマイクロプロセッサと、
夫々が前記マイクロプロセッサのＲＡＭエリアのデータの一部を担う多数のバンクデータを格納するバンクメモリと、
前記マイクロプロセッサから入力されるクロックに基づいて、前記バンクメモリのバンク切替用アドレスを表す出力データを生成するカウンタと、
を備える内視鏡装置において、
前記バンク切替アドレスが、前記内視鏡装置を使用する者に割り振られた固有の番号に対応付けられており、前記固有の番号を入力する入力手段を更に備え、
前記マイクロプロセッサが、前記入力された固有の番号に応じた値まで前記カウンタを動作させ、前記カウンタの出力データによって前記バンクメモリのバンク切替用アドレスを設定すると共に、前記マイクロプロセッサから入力されるパラレルデータによって前記バンクメモリの残りのアドレスを設定し、
該設定したアドレスの前記バンクメモリのバンクデータを前記マイクロプロセッサのＲＡＭエリアに転送するようにし、または、前記マイクロプロセッサが入手したデータを前記バンクメモリに転送し、該転送したデータを前記バンクメモリの前記設定したアドレスに格納するようにし、
前記バンクメモリが、前記内視鏡装置を使用する者特有の設定条件を格納するものであることを特徴とする内視鏡装置。
【請求項２】
前記設定条件が、シャッタ速度、色調、ガンマ及びゲインを含むことを特徴とする請求項１に記載の内視鏡装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロプロセッサ（以下ＣＰＵという）とバンクメモリとを有する内視鏡装置に関し、より詳細には、バンクメモリのバンクを切り替えるためのアドレス設定の改善に関するものである。
【０００２】
【従来の技術】
今日、計算機や医用電子内視鏡等、多くの装置にはＣＰＵが設けられ、ＣＰＵのメモリエリアに格納されたプログラムデータに基づいて、各種の動作処理を実行するようにしている。
【０００３】
ここで、ＣＰＵのメモリエリアとしては、例えばＲＯＭ（読出専用メモリ）エリアやＲＡＭ（読み書き用メモリ）エリアがある。また、ＲＡＭエリアは、例えばワークＲＡＭエリア、主記憶用ＲＡＭエリア、或いはユーザー設定用ＲＡＭエリアとして使用される。ユーザー設定用ＲＡＭエリアは、操作者の設定条件に応じて装置を動作させるべく、設定データを格納するエリアである。例えば、医用電子内視鏡装置であれば、各医師の好みの設定条件、具体的には、シャッタ速度、色調等を医師毎に登録するいわゆるドクターページとして、このユーザー設定用ＲＡＭエリアが利用される。
【０００４】
ＲＡＭエリアをユーザー設定用ＲＡＭエリアとして使用する際、より多くのユーザーに対応するために、単純なシステムでは、１つのメインＣＰＵ内に、ユーザー毎の専用のＲＡＭエリアを用意している。しかしながら、この方法は、ユーザー数が多くなればなるほどユーザー設定用ＲＡＭエリアの容量が増え、ワークＲＡＭエリアや主記憶用ＲＡＭエリアに割り当てることのできる容量が減るという問題がある。
【０００５】
そこで、限られたアドレス空間（例えば１Ｋバイト）で、より多くのユーザーに対応することができるようにする方法として、この限られたアドレス空間よりも大きなメモリ容量を有する、ユーザー毎の設定データを多数保存するバンクメモリをＣＰＵとは別に用意し、１人分に割り当てたＣＰＵ内のユーザー設定用ＲＡＭエリアに、必要とするユーザーの設定データをバンクメモリから転送するようにする、いわゆるバンク切替方式がある。この方式では、バンクメモリの各バンクにユーザー毎のデータを夫々格納し、所望のユーザーのデータをＲＡＭエリアに転送するときには、そのユーザーのデータが格納されているバンクを特定するためのバンク切替用アドレス（通常は上位アドレス）をバンクメモリに対して設定することによって、バンクを切り替えている。
【０００６】
【発明が解決しようとする課題】
しかしながら、バンク切替方式を採用すると、上述のように、ユーザーを指定するためにバンク切替アドレスを設定する必要がある。メモリの多くは、アドレス設定のための入力端子として、上位ビットから下位ビットまでの専用の端子を有しているため、アドレス設定は、数ビット分のパラレルのアドレス線を介して行われるのが一般的である。このため、バンク切替方式を採用した場合には、バンク切替アドレス設定のために要する、ＣＰＵとバンクメモリとの間の制御線が数ビット分必要になり、ＣＰＵボードを設計する上でパターン配置が大変で、実装上の効率悪化を招くという問題がある。
【０００７】
一方、パラレルのアドレスデータを一旦シリアルデータに変換して、１本の制御線でバンクメモリ部まで転送し、その後、シリアルデータをパラレルデータに展開して、このパラレルデータでアドレス設定をする方法もあるが、この方法では、ＣＰＵ側に並列直列変換器、バンクメモリ側に直列並列変換器が、夫々必要となり、コストアップを招くという問題がある。
【０００８】
本発明は上記事情に鑑みてなされてものであり、バンク切替方式を採用すると共に、複雑な回路を追加することなく、ローコストに、バンク切替えを行うことができる内視鏡装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明による内視鏡装置は、ＲＡＭエリアを有するマイクロプロセッサと、夫々がマイクロプロセッサのＲＡＭエリアのデータの一部を担う多数のバンクデータを格納するバンクメモリと、マイクロプロセッサから入力されるクロックに基づいて、バンクメモリのバンク切替用アドレスを表す出力データを生成するカウンタとを備え、
カウンタの出力データによってバンクメモリのバンク切替用アドレスを設定すると共に、マイクロプロセッサから入力されるパラレルデータによってバンクメモリの残りのアドレスを設定し、
該設定したアドレスのバンクメモリのバンクデータをマイクロプロセッサのＲＡＭエリアに転送するようにし、または、マイクロプロセッサが入手したデータをバンクメモリに転送し、該転送したデータをバンクメモリの前記設定したアドレスに格納するようにし、
バンクメモリが、内視鏡装置を使用する者特有の設定条件を格納するものであることを特徴とするものである。
【００１１】
なお、内視鏡装置におけるバンクメモリは、ＲＯＭおよびＲＡＭの、何れであってもよい。
【００１２】
バンクメモリに対してアドレスを設定するに際しては、バンク切替用アドレスとして上位アドレスを使用すると共に、メインマイクロプロセッサから入力されるパラレルデータによって、残りの下位アドレスを設定するようにするのが好ましい。
【００１３】
カウンタは、入力されたクロックに基づいて、バンク切替用アドレスを表すパラレルの出力データを生成することができるものである限り、どのようなカウンタであってもよい。例えば、同期式カウンタでもよいし、非同期式カウンタでもよい。また、アップ若しくはダウンの専用カウンタであってもよいし、両者を切り替えて使用することができるアップダウンカウンタであってもよいが、アップダウンカウンタを使用する方が、制御線を少なくすることができるので好ましい。
【００１４】
上記本発明による内視鏡装置のバンクメモリは、内視鏡装置を使用する者特有の設定条件、具体的には、シャッタ速度や色調等の各医師の好みの設定条件を格納するドクターページ用メモリとして利用するとよい。
【００１５】
【発明の効果】
本発明による内視鏡装置によれば、メインマイクロプロセッサから入力されるクロックに基づいて、バンクメモリのバンク切替用アドレスを表す出力データを生成するカウンタを備え、このカウンタの出力データをバンクメモリのバンク切替用アドレス設定に使用するようにしたので、バンク切替用アドレスの設定のためにマイクロプロセッサが占有するポートが、基本的には、このカウンタに入力されるクロック信号用の１本となり、マイクロプロセッサの入出力ポートを節約することができ、マイクロプロセッサ周辺部のパターン配置が楽になる。特に、カウンタをバンクメモリ側に配設するようにすれば、一層パターン配置が楽になる。
【００１６】
また、マイクロプロセッサの限られた数のポートを、他の用途に利用することができるようになるという効果も得られる。
【００１７】
さらに、バンク切替方式を採用する装置に本発明を適用するに当たっては、新たにカウンタと言う簡単な回路を設けるようにしただけであり、コストアップを極めて低く押さえることができる。
【００１８】
また、例えば、シャッタ速度や色調等の各医師の好みの設定条件を格納するドクターページ用メモリとしてバンクメモリを利用することができ、クロックの発生数を変えることでドクターページの切替えができるようになる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の実施の形態による内視鏡装置の構成の一部を示す回路図である。
【００２０】
図１に示すように、この内視鏡装置１は、内視鏡装置１の中枢の処理を行う８ビットのメインＣＰＵ（マイクロプロセッサ）１０、カウンタ４０、およびＲＯＭ５１、ＲＡＭ５２からなるバンクメモリ５０とを備えている。
【００２１】
メインＣＰＵ１０には、クリスタル２１、およびコンデンサ２２，２３からなる発振回路２０と、抵抗３１，３２、ダイオード３３、コンデンサ３４、およびＡＮＤゲート３５からなるリセット回路３０とが接続されている。発振回路２０は、メインＣＰＵのマスタークロックを生成するものであり、リセット回路３０は、メインＣＰＵのイニシャルリセット用の回路である。
【００２２】
メインＣＰＵ１０の各出力は以下のように接続されている。すなわち、アドレス出力Ａ０〜Ａ９は、直値アドレスバス１００を介して、ＲＯＭ５１およびＲＡＭ５２の各下位アドレス入力Ａ０〜Ａ９に夫々接続されている（Ａ０側が下位ビット）。データ入出力Ｄ０〜Ｄ７は、データバス１２０を介して、ＲＯＭ５１のデータ出力ＤＱ０〜ＤＱ７とＲＡＭ５２のデータ入出力ＤＱ０〜ＤＱ７とに夫々接続されている（Ｄ０，ＤＱ０側が下位ビット）。クロック出力ＣＬＫは、クロック線１３０を介してカウンタ４０のクロック入力ＣＬＫに接続されている。ＲＯＭ選択出力ＲＯＭＳＥＬは、選択線１４０を介してＲＯＭ５１のイネーブル入力ＮＣＥに、ＲＡＭ選択出力ＲＡＭＳＥＬは、選択線１５０を介してＲＡＭ５２のイネーブル入力ＮＣＥに、夫々接続されている。読出設定出力ＲＤは、読出設定線１６０を介してＲＯＭ５１およびＲＡＭ５２の出力イネーブル入力ＮＯＥに接続されている。書込設定出力ＷＲは書込設定線１７０を介してＲＡＭ５２の書込イネーブル入力ＮＷＥに接続されている。ＲＡＭ５２は、書込設定出力ＷＲがＨのときに読出モードに設定され、Ｌのときに書込モードに設定される。クリア出力ＣＬＲはクリア線１８０を介してカウンタ４０のクリア入力ＮＣＬＲに接続されている。なお、ＲＯＭ選択出力ＲＯＭＳＥＬ、ＲＡＭ選択出力ＲＡＭＳＥＬ、読出設定出力ＲＤ、書込設定出力ＷＲおよびクリア出力ＣＬＲの各出力信号は、何れもアクティブロー（Ｌ）の信号である。
【００２３】
カウンタ４０は、内部に５段のＤ型ＦＦ（フリップフロップ）４１〜４５を有する５ビットのリップルカウンタである。すなわち、メインＣＰＵ１０のクロック出力ＣＬＫがＦＦ４１のクロック入力ＣＬＫ１に入力され、ＦＦ４１の反転出力ＮＱ１がＦＦ４２のクロック入力ＣＬＫ２に入力され、ＦＦ４２の反転出力ＮＱ２がＦＦ４３のクロック入力ＣＬＫ３に入力され、ＦＦ４３の反転出力ＮＱ３がＦＦ４４のクロック入力ＣＬＫ４に入力され、ＦＦ４４の反転出力ＮＱ４がＦＦ４５のクロック入力ＣＬＫ５に入力されている。また、ＦＦ４１〜４５の各反転出力ＮＱ１〜ＮＱ５は、自身のデータ入力Ｄ１〜Ｄ５に入力されている。さらに、メインＣＰＵ１０のクリア出力ＣＬＲがＦＦ４１〜４５の各クリア入力ＣＬＲ１〜ＣＬＲ５に共通に入力され、ＦＦ４１〜４５の各プリセット入力ＮＰＲＥ１〜ＮＰＲＥ５は、何れも電源ＤＶＤＤに接続されプルアップされている。これにより、ＦＦ４１側が下位ビット、ＦＦ４５側が上位ビットとして割り当てられる。
【００２４】
このカウンタ４０は、メインＣＰＵ１０からクロックＣＬＫが入力される毎に、１，２，３・・・とカウントアップする。これにより、ＦＦ４１〜４５の出力Ｑ１〜Ｑ５は、バイナリ出力データとして、順次００００１、０００１０、０００１１、・・・と変化する。この出力データ（パラレルデータ）は、バンクメモリ５０の上位アドレスＡ１０〜Ａ１４を表すデータとして利用され、ＲＯＭ５１およびＲＡＭ５２の各上位アドレス入力Ａ１０〜Ａ１４に夫々入力される（Ａ１０側が下位ビット）。
【００２５】
バンクメモリ５０内のＲＯＭ５１およびＲＡＭ５２は、何れも大容量メモリであり、１バンク当たり１Ｋバイトが割り当てられ、これによって多数のバンクを有するようにされている。バンクの切替は、上位アドレスＡ１０〜Ａ１４（５ビット分）のアドレス設定によって行う。また、下位アドレス入力Ａ０〜Ａ９（１０ビット分）を設定することによって、１Ｋバイト分のアドレスが切り替えられる。
【００２６】
各バンクには夫々バンクデータが格納される。例えば、ドクターの設定条件、具体的には、シャッタ速度、色調（ホワイトバランス）、ガンマγ、ゲイン等を表すデータを、ドクター毎に格納する。つまり、各バンクがドクターページとして割り当てられる。
【００２７】
図２は、メインＣＰＵ１０のアドレス空間と、ＲＯＭ５１およびＲＡＭ５２のバンクとの対応関係を示す図である。図示するように、メインＣＰＵ１０のアドレス空間は大別すると３つのエリアの分けられ、動作プログラム等を格納するＲＯＭエリア、ＲＡＭエリア、およびその他のアドレス空間のエリアから構成されている。ＲＡＭエリアは、さらに、主記憶ＲＡＭエリア、プログラムを実行するためのワークエリアとなるワークＲＡＭエリア、およびバンクメモリ５０のいずれかのバンクがメインＣＰＵ１０のアドレス空間に割り当てられたときの、メインＣＰＵ１０のアドレス空間上のローカルＲＡＭエリアから構成されている。
【００２８】
ローカルＲＡＭエリアの容量として、バンクメモリ５０の１バンク当たりの容量に対応するように１Ｋバイトが割り当てられている。バンクメモリ５０内のＲＯＭ５１或いはＲＡＭ５２から１バンク分のバンクデータがローカルＲＡＭエリアに転送されることによって、ＲＯＭ５１やＲＡＭ５２に格納されていたバンクデータがメインＣＰＵ１０のＲＡＭエリアのデータの一部を担当するように構成されている。
【００２９】
次に、上記構成の内視鏡装置１の動作について、図３に示すフローチャートを参照して説明する。図３中、ステップ番号には“ＳＴ”を番号の前に付けて示す。最初にバンクメモリ５０のバンクデータをメインＣＰＵ１０のローカルＲＡＭエリアに転送する処理について説明する。
【００３０】
先ず、メインＣＰＵ１０のクリア出力ＣＬＲを、所定時間だけＬにしてカウンタ４０をリセットする（ＳＴ１０〜ＳＴ１２）。これにより、カウンタ４０の出力データは、０００００（Ｂ；バイナリ値）となる。
【００３１】
次に、アクセスしたいアドレス情報、すなわち、バンクメモリ５０の何れのアドレスのバンクデータをメインＣＰＵ１０のローカルＲＡＭエリアに転送させるかを示すアドレス情報を入手する（ＳＴ１３）。例えば、先頭アドレスが３４００（Ｈ；ヘキサ値）であれば、この先頭アドレス３４００をセットする。
【００３２】
このアドレス情報の入手に際しては、ドクターのＩＤコードをキーボード等から入力することによって、ＩＤコードに対応するアドレス情報を自動的に入手することができるように、ＩＤコードとアドレス情報とを対応付けておくとよい。例えば、図２に示すように、ＲＯＭ５１やＲＡＭ５２の上位アドレスを、ＩＤコード０に対して０（Ｈ）、ＩＤコード１に対して１（Ｈ）、ＩＤコード２に対して２（Ｈ）、・・・と言うように対応付けておく。
【００３３】
次に、アドレス情報のうちの上位アドレスをシリアル変換する（ＳＴ１４）。すなわち、アクセスしたいアドレス情報の先頭アドレス番号からローカルＲＡＭエリア分を差し引く。本例では、ローカルＲＡＭエリアとして、１Ｋバイト（０３ＦＦ（Ｈ））を割り当てており、減算結果Ｕ−ＡＤＤは、３４００−０３ＦＦ＝３００１となる。この減算結果Ｕ−ＡＤＤのうち、１Ｋバイト分、すなわち下位１０ビットの情報は直値アドレスを表すため、残りの上位アドレスに対応する数を求める。本例では３となる。
【００３４】
次に、シリアル変換結果に基づいて、上位アドレスに対応する数のクロックＣＬＫをカウンタ４０に出力する（ＳＴ１５〜ＳＴ１７，ＳＴ２０〜ＳＴ２３）。このクロックＣＬＫの出力処理は以下のようにして行う。
【００３５】
先ず、減算結果Ｕ−ＡＤＤが０か否かを判定する（ＳＴ１５）。減算結果Ｕ−ＡＤＤが０となったときにはステップ３０に移行する。減算結果Ｕ−ＡＤＤが０でないときには、減算結果Ｕ−ＡＤＤを２５６（Ｄ；デシマル値）で除算し、除算結果をＵ−ＡＤＤに設定する（ＳＴ１６）。次に再度Ｕ−ＡＤＤが０か否かを判定する（ＳＴ１７）。除算結果Ｕ−ＡＤＤが０でないときには（通常、最初は０でない）、除算結果Ｕ−ＡＤＤから１を差し引き、結果をＵ−ＡＤＤに設定し（ＳＴ２０）、クロック出力ＣＬＫを所定時間だけＨ（ハイ）にして、クロック出力ＣＬＫをＬに戻してステップ１７に戻る（ＳＴ２１〜ＳＴ２３）。これにより、カウンタ４０にクロックＣＬＫが１パルスだけ送出される。このステップ１７からステップ２３までの処理を、除算結果Ｕ−ＡＤＤが０となるまで繰り返す。
【００３６】
除算結果Ｕ−ＡＤＤが０となったときにはステップ３０に移行し、積算カウンタ値Ｄ−ＡＤＤを０に設定する。このとき、カウンタ４０の出力データが、ＲＯＭ５１およびＲＡＭ５２の各上位アドレス入力Ａ１０〜Ａ１４に夫々入力される。本例では、上位アドレスとして０００１１（Ｂ）が設定される。
【００３７】
次に、ＲＯＭエリア或いはＲＡＭエリアの選択、すなわちバンクメモリ５０内のＲＯＭ５１とＲＡＭ５２のうちの、何れのバンクデータをメインＣＰＵ１０のローカルＲＡＭエリアに転送させるかを設定する（ＳＴ３１）。例えば、ＲＯＭエリアを選択する場合には、ＲＯＭ選択出力ＲＯＭＳＥＬをＬにすると共に、ＲＡＭ選択出力ＲＡＭＳＥＬをＨに設定する。一方、ＲＡＭエリアを選択する場合には、ＲＯＭ選択出力ＲＯＭＳＥＬをＨにすると共に、ＲＡＭ選択出力ＲＡＭＳＥＬをＬに設定する。なお、何れの空間を選択するかに拘わらず、書込設定出力ＷＲをＨにして、ＲＡＭ５２を読出モードに設定する。
【００３８】
次に、バンクデータをメインＣＰＵ１０のローカルＲＡＭエリアに転送させるリード処理を実行する（ＳＴ３２〜ＳＴ３４）。具体的には、積算カウンタ値Ｄ−ＡＤＤを順次インクリメントしてローカルＲＡＭエリアのアドレスを順次インクリメントながら、直値アドレスバス１００に、ローカルＲＡＭエリアのアドレスに対応するバンクメモリ５０の下位アドレスを順次送出し、読出設定出力ＲＤをＬにして、データバス１２０を介して、ＲＯＭ５１若しくはＲＡＭ５２のバンクデータをローカルＲＡＭエリアに順次転送する。これを、積算カウンタ値Ｄ−ＡＤＤが４００になるまで繰り返す。積算カウンタ値Ｄ−ＡＤＤが４００になったら、読出設定出力ＲＤをＨにして、ＲＯＭエリアおよびＲＡＭエリアを解除し処理を終了する（ＳＴ３５）。
【００３９】
以上の処理により、カウンタ４０の出力データで設定された上位アドレスＡ１０〜Ａ１４とメインＣＰＵ１０から直値アドレスとして設定された下位アドレスＡ０〜Ａ９とによってバンクメモリ５０のアドレスが順次設定され、設定されたアドレスのバンクデータがメインＣＰＵ１０のローカルＲＡＭエリア内に順次転送され、この転送されたデータが、ローカルＲＡＭエリア内の所定のアドレスに格納され、結果として、１バンク分、すなわち１Ｋバイトのデータが、ローカルＲＡＭエリアにコピーされる。
【００４０】
以上の処理が終了後、メインＣＰＵ１０は、ローカルＲＡＭエリア内に格納したデータを使用してプログラムを実行する。例えば、ドクターのＩＤコードとして０が入力されたときには、ＲＯＭ５１やＲＡＭ５２の上位アドレス０（Ｈ）のデータがメインＣＰＵ１０のローカルＲＡＭエリアにコピーされ、メインＣＰＵ１０は、ＩＤコード０のドクターに応じた設定条件で動作し、同様に、ドクターのＩＤコードとして２が入力されたときには、ＩＤコード２のドクターに応じた設定条件で動作する。
【００４１】
このように、バンク切替えを担うバンクメモリ５０の上位アドレスＡ１０〜Ａ１４の設定を、カウンタ４０へのクロックＣＬＫの送出数で設定することができ、基本的には、バンク切替え設定がクロック線１３０の１本で済むようになり、実質的にはシリアルデータでバンク切替え設定を行うこととなり、メインＣＰＵの入出力ポートを節約できる。なお、「基本的には」と言ったのは、後述する例で明らかなように、クリア線１８０は本発明において必須のものではないからである。また、カウンタ４０をバンクメモリ５０側に配置することによって、メインＣＰＵ１０周辺部のパターン配置が極めて容易になる。また、カウンタ４０はＤ型ＦＦを５段接続したリップルカウンタであり、極めて簡易な構成であるので、本発明を適用するに当たっての、コストアップを極めて低く押さえることができる。
【００４２】
次に、メインＣＰＵ１０が入手したデータをＲＡＭ５２に転送して、この転送したデータをＲＡＭ５２に格納させる処理について説明する。
【００４３】
ステップ１０からステップ３０までの処理は、上述したバンクデータをローカルＲＡＭエリアに転送する処理と同じである。入手したデータをＲＡＭ５２に転送する場合には、ステップ３１において、ＲＯＭ選択出力ＲＯＭＳＥＬをＨに設定し、ＲＡＭ選択出力ＲＡＭＳＥＬをＬに設定してＲＡＭエリアを選択すると共に、書込設定出力ＷＲをＬにして、ＲＡＭ５２を書込モードに設定する。なお、このとき、読出設定出力ＲＤはＨに設定されている。
【００４４】
次に、ステップ３２〜３４において、入手したデータをＲＡＭ５２に転送するライト処理を実行する。具体的には、積算カウンタ値Ｄ−ＡＤＤを順次インクリメントしながら、直値アドレスバス１００にバンクメモリ５０の下位アドレスを順次送出し、データバス１２０を介して、入手したデータをＲＡＭ５２に順次転送する。これを、積算カウンタ値Ｄ−ＡＤＤが４００になるまで繰り返す。積算カウンタ値Ｄ−ＡＤＤが４００になったら、書込設定出力ＷＲをＨにして、ＲＡＭエリアを解除し処理を終了する（ＳＴ３５）。
【００４５】
以上の処理により、カウンタ４０の出力データで設定された上位アドレスＡ１０〜Ａ１４とメインＣＰＵ１０から直値アドレスとして設定された下位アドレスＡ０〜Ａ９とによってバンクメモリ５０のアドレスが設定され、入手したデータがバンクメモリ５０の設定されたアドレスに、バンクデータとして格納される。
【００４６】
例えば、ドクターのＩＤコードとして０が入力されたときには、上位アドレス０（Ｈ）のＲＡＭ５２のアドレス空間に、ＩＤコードが０のドクターの設定条件、例えば、シャッタ速度、色調等を表すデータが格納され、ＩＤコードとして１が入力されたときには、上位アドレス１（Ｈ）のＲＡＭ５２のアドレス空間に、ＩＤコードが１のドクターの設定条件を表すデータが、それぞれドクターページのデータとして格納される。
【００４７】
以上、本発明による内視鏡装置の好適な実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、発明の要旨を変更しない限りにおいて、種々変更することが可能である。
【００４８】
例えば、上記実施の形態においては、バンク切替用のアドレスカウンタとしてカウントアップ機能のみを有するリップルカウンタを使用していたが、他の態様のカウンタとすることもできる。
【００４９】
例えば、上述のリップルカウンタでは、バンク切替に際して、上位アドレスが先に設定したアドレス値よりも小さい場合には、一旦カウンタをリセットして、改めて所望の数のクロックを発生させなければ、そのアドレスを設定できない。
一方、アドレスカウンタとして、カウントアップとカウントダウンを切り替えて使用することができるアップダウンカウンタを使用すれば、カウンタをカウントダウンモードにすると共に、先に設定したアドレス値との差分だけのクロックを送出することによって、先に設定したアドレス値よりも小さいアドレスを、一旦リセットすることなく、短時間で設定することができる。また、アップダウンカウンタを使用すると、クリア線１８０が不要になり、メインＣＰＵ１０の入出力ポートを一層節約することができる。
【００５０】
また、上述の説明では、図３に示したフローチャートの、開始から終了までの一連の処理に際して、バンクメモリ５０のデータを、１バンク分を一纏めにして転送するようにしていたが、必ずしも１バンク分を一纏めにして転送する処理としなくてもよい。すなわち、下位アドレスＡ０〜Ａ９を任意に設定することによって、転送させるべきデータが格納されているアドレスや、入手したデータを格納すべきアドレスを指定することができ、所望のデータのみを転送させることができる。例えば、先頭アドレスから所定アドレスまで、逆に所定アドレスから最終アドレスまで、或いはこれらを組み合わせて、所定アドレスから別の所定アドレスまでといった中抜きアドレスの、何れも可能である。このように、所望のデータのみを転送するようにすれば、転送時間を短くするすることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態による内視鏡装置の構成の一部を示す回路図
【図２】  メインＣＰＵのアドレス空間と、ＲＯＭおよびＲＡＭのバンクとの対応関係を示す図
【図３】  本発明の実施の形態による内視鏡装置の作用を示すフローチャート
【符号の説明】
１    内視鏡装置
１０  メインＣＰＵ
２０  発振回路
３０  リセット回路
４０  カウンタ
５０  バンクメモリ
５１  ＲＯＭ（読出専用メモリ）
５２  ＲＡＭ（読み書き用メモリ）
【図１】
0003693848.tif 000002
【図２】
0003693848.tif 000003
【図３】
0003693848.tif 000004