(57)【特許請求の範囲】
【請求項１】
半導体基板上にシリコン膜と金属シリサイド膜と絶縁膜とを被着し，該シリコン膜と金属シリサイド膜と絶縁膜とをパターニングして電極を形成する第１工程と，
該半導体基板を炉の温度を６００℃以下とした縦型気相成長炉内に挿入し，次いで成長温度に昇温して，該半導体基板上に該電極の側壁を覆うように，ＳｉＯ2からなる絶縁膜をＳｉＨ4とＮ2Ｏとの反応ガスによって高温気相成長する第２工程と，
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は半導体装置の製造方法に係り，  特に，  配線材料として金属シリサイド膜を用いる半導体装置の製造方法に関する。
【０００２】
近年，  半導体装置の高集積化により，短チャネル効果に対する対策や配線の低抵抗化が要求され，ゲート電極や配線材料にタングステンシリサイド（ＷＳｉ）  等の金属シリサイド膜が使用されている。
【０００３】
【従来の技術】
従来の半導体装置の製造方法においては，ゲート電極パターンを形成後，  シリコン基板表面に熱酸化による酸化シリコン（ＳｉＯ２）膜を形成し，  その膜を通してソース，  ドレイン形成用のイオン注入をおこない，次いで，  基板上にゲート電極パターンを覆って，  ＬＤＤ  構造を形成するのに必要な側壁を作製するための酸化シリコン（ＣＶＤ  ＳｉＯ２）膜を気相成長していた。
【０００４】
ところが，半導体装置の短チャネル化にともないその対策として，  ゲート電極を形成後，  基板表面に熱酸化膜を形成しないで，直接基板にソース，  ドレイン形成用のイオン注入をおこない，次いで，  基板上にゲート電極パターンを覆って，  ＬＤＤ  構造を形成するのに必要な側壁を作製するためのＣＶＤ  ＳｉＯ２膜を成長するようになった。次に，図４を用いてこの場合の従来例を説明する。
【０００５】
図４（Ａ）  〜（Ｃ）  は従来例の説明図である。
図４（Ａ）  において，シリコン（Ｓｉ）基板  １上に熱酸化によるゲート酸化膜  ２を形成し，その上に気相成長（ＣＶＤ）  法により，  ポリシリコン膜  ３，  ＷＳｉ膜  ４，  ＳｉＯ２膜  ５を被着し，  ＨＢｒガスを用いてこれらの膜をパターニングし，  ゲート電極を形成する。
【０００６】
次いで，  ゲート電極を注入マスクにして，基板にイオン注入をおこない，  浅いＬＤＤ  用のソース，  ドレイン  １Ｌ  を形成する。
図４（Ｂ）  において，基板上にゲート電極を覆って，  ゲートと同程度の厚さの高温ＣＶＤ  ＳｉＯ２膜（ＨＴＯ  膜）  ６  を成長する。この際の成長温度は通常  ７００〜９００  ℃である。
【０００７】
この成長の際，ＷＳｉ  膜  ４の側面が露出しているため，その露出面に異常酸化部  ７が生じる。
図４（Ｃ）  において，基板表面に異方性エッチングをおこない，  ゲート電極の側面にＣＶＤ  ＳｉＯ２からなる側壁  ６Ａ  を形成する。異常酸化部  ７の存在により側壁が不完全な形状になる。
【０００８】
この後，  通常の工程により，  側壁及びゲート電極を注入マスクとしてイオン注入をおこない深い高濃度のソース，  ドレイン領域  １Ｈ  を形成する。
【０００９】
【発明が解決しようとする課題】
従来例において，▲１▼  ＷＳｉ膜  ４の表面にＣＶＤ  ＳｉＯ２膜  ５を成長してもＷＳｉ  の異常酸化は起こらなかったが，▲２▼  ＷＳｉ膜  ４をパターニングしてその側面を露出した場合に，  その上にＣＶＤ  ＳｉＯ２膜  ６を成長した場合にＷＳｉ  の側面でＷＳｉ  の異常酸化が起こっていることがわかった。
【００１０】
これは，ＣＶＤ  ＳｉＯ２膜  ５は通常薄く形成するため，  成長時間が短く成長中の酸素の取り込み量が少ないことや，  ゲートパターニングの際のエッチングガスによる影響等が考えられるが，  その理由はよくわからない。しかし，現実に両者▲１▼，  ▲２▼の間に相違がある。
【００１１】
ゲート電極形成後に基板表面に熱酸化膜を形成しないためゲート電極のＷＳｉ  膜の側面が露出しているので，ＬＤＤ  構造を形成するためのＣＶＤ  ＳｉＯ２膜を成長する際に，  ＷＳｉ  膜の異常酸化により突起を生じ，  ＷＳｉ  膜の側面に被着するＣＶＤ  ＳｉＯ２膜が異常な形状になる。
【００１２】
次いで，  ＣＶＤ  ＳｉＯ２膜を異方性エッチングしてＷＳｉ  膜の側面にＣＶＤ  ＳｉＯ２からなる側壁を形成するとその形状が不完全となり，ゲート電極と隣接するソース，ドレイン電極間の短絡を生じた。
【００１３】
本発明は，  ゲート電極の側面に側壁形成用のＣＶＤ  ＳｉＯ２膜を成長する際に，  ゲート電極材料の異常酸化による側壁の異常形成をなくして，  電極間短絡を防止することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題の解決は，
１）半導体基板上にシリコン膜と金属シリサイド膜と絶縁膜とを被着し，該シリコン膜と金属シリサイド膜と絶縁膜とをパターニングして電極を形成する第１工程と，該半導体基板を炉の温度を６００℃以下とした縦型気相成長炉内に挿入し，次いで成長温度に昇温して，該半導体基板上に該電極の側壁を覆うように，ＳｉＯ2からなる絶縁膜をＳｉＨ4とＮ2Ｏとの反応ガスによって高温気相成長する第２工程と，を有することを特徴とする半導体装置の製造方法により達成される。
【００１５】
【作用】
本発明では，図２のバッチ式縦型減圧気相成長（ＬＰ−ＣＶＤ）炉の場合は，  ウェーハを搬入するとき，  炉の温度を  ６００℃以下にするとゲート材料の異常酸化は抑制される。図３の横型  ＬＰ−ＣＶＤ  炉の場合は，  不活性ガスをウェーハの搬入口の反対側より流し，  ウェーハを搬入するとき，  炉の温度を  ６００℃以下にすると，ＷＳｉ  膜の側面での異常酸化が起こらないことを始めて見出した。
【００１６】
本発明者は，ＣＶＤ  ＳｉＯ２の成長温度が約  ８００℃であるので，  このように成長温度以下の温度で，あるいは不活性ガスで炉内を完全に置換してからウェーハを炉内に搬入することによりゲート材料の異常酸化が防止できることを確認した。
【００１７】
この異常酸化はウェーハを炉内に挿入するときに，酸素を含むガスが炉内に巻き込まれたときに  ８００℃という高温のために起こると考えられる。本発明ではそれよりも低温でウェーハを炉内に搬入するため，ガスが巻き込まれても酸化が起こりにくく，  さらに，  そのガスも減圧されて炉外へ排出されるため異常酸化が起こらないと考えられる。
【００１８】
【実施例】
本発明の具体的な実施例について，  図１〜３を用いて説明する。
図１（Ａ）  〜（Ｃ）  は本発明の実施例の説明図である。
【００１９】
この図は，本発明を用いたゲート電極を形成する場合の工程を説明する断面図である。
図１（Ａ）  において，シリコン（Ｓｉ）基板  １上に熱酸化によるゲート酸化膜  ２を形成し，その上に気相成長法により，ポリシリコン膜  ３，  ＷＳｉ  膜  ４，  ＳｉＯ２膜（第１の絶縁膜）  ５を被着し，ＨＢｒ  ガスを用い，  これらの膜をパターニングしてゲート電極を形成する。
【００２０】
次いで，  ゲート電極を注入マスクにして，基板にイオン注入をおこない，  浅いＬＤＤ  用のソース，  ドレイン  １Ｌ  を形成する。
図１（Ｂ）  において，基板上にゲート電極を覆って，  ゲートと同程度の厚さの高温ＣＶＤ  ＳｉＯ２膜  ６を成長する。
【００２１】
次に，  ＣＶＤ  ＳｉＯ２膜の成長条件の一例を示す。
原料ガス：  ＳｉＨ４    ５０  ＳＣＣＭ  ，            Ｎ２Ｏ      ２５００  ＳＣＣＭ．
ガス圧力：      １  Ｔｏｒｒ
成長温度：      ７００〜９００  ℃
ウェーハの搬入時の温度：    ６００  ℃
ウェーハの搬入時の窒素（Ｎ２）流量：    １０  ＳＬＭ  以上
図１（Ｃ）  において，基板表面に異方性エッチングをおこない，  ゲート電極の側面にＣＶＤ  ＳｉＯ２からなる側壁  ６Ａ  を形成する。
【００２２】
この後，  通常の工程により，  側壁及びゲート電極を注入マスクとしてイオン注入をおこない深い高濃度のソース，  ドレイン領域  １Ｈ  を形成する。
以上の工程により，ＷＳｉ  膜の異常酸化は起こらず，従ってゲート電極の短絡障害も防げた。
【００２３】
次に，  実施例に使用した炉を図２，３に示す。
図２はバッチ式縦型  ＬＰ−ＣＶＤ  炉を示し，  １１はヒータ，  １２は外管，  １３は内管，  １４はウェーハ，  １５は原料ガス導入口，  １６は排気口，  １７は窒素ガス導入口である。
【００２４】
図３はバッチ式横型  ＬＰ−ＣＶＤ  炉を示し，  １１はヒータ，  １８は石英管，  １９はウェーハ搬入口のキャップ，  １４はウェーハ，  １５は原料ガス導入口，  １６は排気口，  １７は窒素ガス導入口である。
【００２５】
実施例では，効果の完全性を期するため，成長炉内を完全に窒素で置換し，且つウェーハの低温挿入をおこなったが，それぞれ単独におこなってもＷＳｉ  膜の異常酸化は起こらなかった。
【００２６】
実施例では，  ＷＳｉ  膜を用いたゲート電極の形成方法について説明したが，本発明はこの実施例のみに限定するものでなく，  配線にチタンシリサイド，  モリブデンシリサイド等の高融点金属シリサイド膜を用い，  その後高温で絶縁膜を形成する際にも適用できる。
【００２７】
【発明の効果】
本発明によれば，  ゲート電極の側面に側壁形成用のＣＶＤ  ＳｉＯ２膜を成長する際に，  ゲート電極材料の異常酸化による側壁の異常形成がなくなり，  電極間短絡を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例の説明図
【図２】縦型  ＬＰ−ＣＶＤ  炉の説明図
【図３】横型  ＬＰ−ＣＶＤ  炉の説明図
【図４】従来例の説明図
【符号の説明】
１    半導体基板でＳｉ基板
１Ｌ  浅い低濃度のソース，  ドレイン領域
１Ｈ  深い高濃度のソース，  ドレイン領域
２    ゲート絶縁膜
３    ゲート電極でポリシリコン膜
４    ゲート電極でＷＳｉ  膜
５  ゲート電極上部絶縁膜でＳｉＯ２膜
６  側壁形成用のＣＶＤ  ＳｉＯ２膜
６Ａ  ＣＶＤ  ＳｉＯ２からなる側壁
７  ＷＳｉ  の異常酸化部
１１    ヒータ
１２    外管
１３    内管
１４    ウェーハ
１５    原料ガス導入口
１６    排気口
１７    窒素ガス導入口
１８    石英管
１９    ウェーハ搬入口のキャップ
【図１】
0003631279.tif 000002
【図２】
0003631279.tif 000003
【図３】
0003631279.tif 000004
【図４】
0003631279.tif 000005