(57)【特許請求の範囲】
【請求項１】
フレームバッファの２つのバンクの表示データを交互に読み出し、ディスプレイ装置へ出力する画像表示装置において、
バンク切換信号を発生するバンク切換信号発生手段と、
描画終了信号を発生する描画終了信号発生手段と、
前記バンク切換信号を受けて第１のボーダー表示データを出力し、前記描画終了信号を受けて第２のボーダー表示データを出力する表示データ出力手段と、
前記フレームバッファから読み出された表示データがボーダー表示を指示するデータであった場合に、前記表示データ出力手段の出力データを前記ディスプレイ装置へ出力する出力切換手段と、
を備えることを特徴とする画像表示装置。
【請求項２】
前記表示データ出力手段が、外部の制御手段によって書き込みが行われるレジスタを備えることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記表示データ出力手段が、異なるボーダー表示データが書き込まれた第１、第２のレジスタと、前記描画終了信号およびバンク切換信号に基づいて前記第１、第２のレジスタのデータを出力する切換手段を有することを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記出力切換手段が、前記フレームバッファから読み出された表示データがボーダー表示を指示するデータであった場合には前記表示データ出力手段の出力データを前記ディスプレイ装置へ出力し、ボーダー表示を指示するデータでなかった場合には前記フレームバッファから読み出された表示データを出力するセレクタであることを特徴とする請求項１または請求項２に記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビデオゲーム機等で用いられる画像表示装置に係り、特に、描画処理時間を画面表示する機能を有する画像表示装置に関する。
【０００２】
【従来の技術】
周知のように、ビデオゲーム等の分野においてはスプライト表示方式がしばしば用いられる。ここで、スプライト表示方式とは、画面に表示されるキャラクタ毎にスプライト属性を持ち、それに従いキャラクタを配置することで全体の画面を構成する方法である。スプライト属性データは、パターンナンバー（パターンメモリに記憶される複数のスプライトパターンの中の１つを指定するデータ）、レンダリング指示データ（拡大、縮小、反転、変形等を指示するデータ）、表示位置データ（ディスプレイ上の表示位置を示すデータ）、等で構成される。スプライト属性を持ったキャラクタをスプライトという。ビデオゲーム等のように、インタラクティブに高速にキャラクタを動かす場合、スプライト表示方式では動かすキャラクタのスプライト属性を変更するだけで画面の書換をすることができる。
【０００３】
ところで、スプライト表示方式においては、上述のように、スプライトの数だけスプライト属性データがあるので、表示すべきスプライトが多いほど描画に時間を要する。そのため、画像表示装置のハードウェアの性能を最大限引き出すために、表示する画像とその描画処理時間の関係を知ることが重要になる。例えば、画像の描画処置時間を棒グラフ状の表示で可視化し、その画像と同一画面上に表示することで上記の関係を把握できる。このような描画処理時間の可視化を、通常の画像表示処理として行うことは可能である。
【０００４】
しかしながら、描画処理時間の可視化の処理を通常の画像表示処理として行うためには、例えば、棒グラフの表示といった処理について、ＣＰＵが描画処理時間の認識やグラフの表示の指示を行い、画像表示装置がグラフの表示を行うことになり、ＣＰＵと画像表示装置の処理負担が増すと共に画像表示装置の描画処理時間が増加するといった問題があった。また、上述の処理のためのプログラムを必要とするという問題もあった。
尚、従来の２バンク構成のフレームバッファを備えた画像表示装置として特許文献１に記載されるものが知られている。
【０００５】
【特許文献１】
特開２００２−３４１８５９号公報（段落００１３−００２３、第1〜第２図）
【０００６】
【発明が解決しようとする課題】
本発明は、上記事情を考慮してなされたもので、その目的は、ＣＰＵおよび画像表示装置に大きな処理負担をかけることなく、且つ、画像表示装置の表示処理時間の増加を伴うことなく、描画処理時間を可視化することができる画像表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、この発明では、以下の手段を提案している。
請求項１に係る発明は、フレームバッファの２つのバンクの表示データを交互に読み出し、ディスプレイ装置へ出力する画像表示装置において、バンク切換信号を発生するバンク切換信号発生手段と、描画終了信号を発生する描画終了信号発生手段と、前記バンク切換信号を受けて第１のボーダー表示データを出力し、前記描画終了信号を受けて第２のボーダー表示データを出力する表示データ出力手段と、前記フレームバッファから読み出された表示データがボーダー表示を指示するデータであった場合に、前記表示データ出力手段の出力データを前記ディスプレイ装置へ出力する出力切換手段を備えることを特徴とする。
この発明によれば、画像表示装置が、描画終了時に描画終了信号を出力し、それにより、ボーダー表示データを変化させ、それをディスプレイに表示させる構成にしたため、描画終了をボーダーカラーの変化で表示することが可能となる。
【０００８】
請求項２に係る発明は、請求項1に記載の画像表示装置において、前記表示データ出力手段が、外部の制御手段によって書き込みが行われるレジスタを備えることを特徴とする。
この発明によれば、通常は、変化させずに特定の値（色）に固定して用いるボーダーカラーを、外部の制御手段によって、変化させる構成としたため、外部の制御手段を介して、ある事象の変化を、ボーダーカラーの変化をもって表現することが可能となる。
【０００９】
請求項３に係る発明は、請求項1に記載の画像表示装置において、前記表示データ出力手段が、異なるボーダー表示データが書き込まれた第１、第２のレジスタと、前記びょうが終了信号およびバンク切換信号に基づいて前記第１、第２のレジスタのデータを出力する切換手段を有することを特徴とする。
この発明によれば、描画終了信号およびバンク切換信号に基づいて、異なる色のボーダーカラーを出力するような構成にしたため、描画終了信号およびバンク切換信号の変化を、ボーダーカラーの変化をもって表現することが可能となる。
【００１０】
請求項４に係る発明は、請求項１または請求項２に記載の画像表示装置において、前記出力切換手段が、前記フレームバッファから読み出された表示データがボーダー表示を指示するデータであった場合には前記表示データ出力手段の出力データを前記ディスプレイ装置へ出力し、ボーダー表示を指示するデータでなかった場合には前記フレームバッファから読み出された表示データを出力するセレクタであることを特徴とする。
この発明によれば、ボーダー表示を指示するデータを、フレームバッファから出力されたデータとは別に出力するような構成としたため、同一画面上にフレームバッファからのデータとボーダーカラーを表示することが可能となる。
【００１１】
【発明の実施の形態】
以下、図面を参照し、この発明の実施の形態について説明する。図１は、本発明の実施の形態に係る画像表示装置１を用いた表示システムの構成を示すブロック図である。この図において、２は複数のスプライトのパターンデータが格納されているパターンメモリ、３は画像表示装置１の制御を行うＣＰＵ（中央演算装置）、４は画像表示装置１から出力される表示データに基づいて表示を行うディスプレイである。
【００１２】
次に、画像表示装置１において、１２はＲＡＭ（ランダムアクセスメモリ）によって構成されたスプライト属性テーブルであり、パターンメモリ２に記憶されているスプライトの属性を示すスプライト属性データが、ＣＰＵ  Ｉ／Ｆ（インターフェイス）２１を介して、ＣＰＵ３によって順次書き込まれる。
【００１３】
スプライトジェネレータ１１はスプライト属性テーブル１２からスプライト属性データを読み出し、メモリ  Ｉ／Ｆ１３、レンダリングプロセッサ１４、フレームバッファ１５に、それぞれ、そのスプライト属性データを構成するパターンナンバー、レンダリング指示データ、表示位置データを出力する。メモリ  Ｉ／Ｆ１３はスプライトジェネレータ１１から供給されるパターンナンバーに基づいてパターンメモリ２からスプライトパターンデータを読み出しレンダリングプロセッサ１４に出力する。レンダリングプロセッサ１４は当該スプライトパターンデータを、スプライトジェネレータ１１から出力されたレンダリング指示データ、例えば拡大、縮小、９０度回転させる等を指示する指示データに従って変換処理を行う。そして、レンダリングプロセッサ１４は、変換後のスプライトパターンデータをフレームバッファ１５へ出力する。フレームバッファ１５はビットマップ方式のバッファメモリであり、スプライトジェネレータ１１から供給される表示位置データ（ディスプレイ上の表示位置を示すデータ）に対応した領域にこの変換後のスプライトパターンデータが書き込まれる。また、フレームバッファ１５には、バンクＡ、バンクＢの２枚のバンクが設けられ、交互に書き込み（描画アクセス）および読み出し（表示アクセス）が行われる。
【００１４】
ＣＲＴＣ（ＣＲＴコントローラ）１６は、水平同期信号、垂直同期信号や後述する垂直非表示期間信号等の各種タイミング信号を発生してディスプレイ４およびスプライトジェネレータ１１へ出力し、また、そのタイミング信号に基づいて読み出しアドレスを作成してフレームバッファ１５へ出力し、また、フレームバッファ１５のバンク切換信号をスプライトジェネレータ１１へ出力する。フラグレジスタ１９はスプライトジェネレータ１１によって各種のフラグが書き込まれるレジスタである。ここで、各種フラグには、バンク切換を示すフラグと、描画処理終了を示すフラグが含まれている。バンク切換フラグは、ＣＲＴＣ１６からバンク切換信号（図２（ｄ）参照）が発生した時にスプライトジェネレータ１１を介して“１”に設定されるフラグで、描画処理終了フラグは、スプライトジェネレータ１１がスプライト属性テーブル１２に保持されている全てのスプライトの描画（フレームバッファ１５への書き込み）を終了した時に“１”に設定されるフラグである（図２（ｅ）参照）。割込信号発生回路２０は上述したフラグの1つに“１”が設定された時に割込信号を発生する論理和回路であり、割込信号をＣＰＵ  Ｉ／Ｆ２１を介してＣＰＵ３へ出力する。１７は表示画面のボーダー領域（周縁部）の表示色がＣＰＵ  Ｉ／Ｆ２１を介してＣＰＵ３によって書き込まれるボーダーカラーレジスタであり、書き込まれたカラーデータはセレクタ１８へ出力される。
【００１５】
ＣＰＵ３は割込信号回路２０から出力された割込信号を受け取ると、ＣＰＵ  Ｉ／Ｆ２１を介してフラグレジスタ１９のバンク切換フラグと描画終了フラグのフラグ設定状況を参照し、受け取った割込信号がバンク切換フラグにより発生したものなのかあるいは描画終了フラグにより発生したものなのかを確認する。バンク切換フラグに“１”が設定されることにより発生した割込信号であるときには、ＣＰＵ３はボーダーカラーレジスタ１７に対して第１のボーダーカラーの表示データ(例えば「赤」の表示データ)を書き込み、書き込みが終了したタイミングでフラグレジスタ１９のバンク切換フラグを“０”にリセットする。描画終了フラグには“１”が設定されることにより発生した割込信号であるときにはＣＰＵ３はボーダーカラーレジスタ１７に対して第２のボーダーカラーの表示データ(例えば「青」の表示データ)を書き込み、書き込みが終了したタイミングでフラグレジスタ１９の描画終了フラグを“０”にリセットする。
セレクタ１８はフレームバッファ１５から出力されるカラーデータが“０”（透明）の時、ボーダーカラーレジスタ１７の出力データをディスプレイ４へ出力し、“０”以外の時はフレームバッファ１５から出力されるカラーデータをディスプレイ４へ出力する。
【００１６】
以下、図面を参照し、この実施形態の動作を説明する。図２は、画像表示装置１を用いた表示システムのタイミングチャートである。図３は、スプライトと背景とボーダー領域の画面上での使用例を示した図である。先ず、一般的な表示動作について説明する。ここで、バンクＡで描画アクセスを行う状態から動作が開始するとして説明する。
なお、垂直非表示期間とは、現在表示すべきフレームのバッファバンクに対応する表示画面の垂直走査終了から次に表示すべきフレームのバッファバンクに対応する表示画面の垂直走査開始までの期間のことであり、ＣＲＴＣ１６によって出力される垂直非表示期間信号の立ち上がりから立下りまでの期間によって示される。
【００１７】
先ず、ＣＲＴＣ１６が出力する垂直非表示期間信号（図２（ａ）参照）の立ち上がり（時刻ｔ１）において、スプライトジェネレータ１１は、スプライト属性テーブル１２からスプライト属性データを読み出し、そのスプライト属性データのパターンナンバーに従ってパターンメモリ２からスプライトのパターンデータを読み出す。読み出されたパターンデータはそのスプライト属性データのレンダリング指示データに従ってレンダリングプロセッサ１４によってレンダリング処理されて、スプライトジェネレータ１１から出力されるスプライト属性データの表示位置データに従って、フレームバッファ１５のバンクＡに書き込まれる（描画アクセス）（図２（ｂ）参照）。一方、垂直非表示期間信号の立ち下がり（時刻ｔ２）から以降において、バンクＡでの描画アクセスと並行して、ＣＲＴＣ１６は、バンクＢのデータを逐次読み出し、セレクタ１８を介してディスプレイ４に出力する（表示アクセス）（図２（ｃ）参照）。これにより、バンクＢのデータに基づく表示が行われる。バンクＢの表示アクセスが終了すると（時刻ｔ４）、ＣＲＴＣ１６はバンク切換信号をスプライトジェネレータ１１に出力し、バンク切換が行われる。バンクＢでは描画アクセスが始まり、バンクＡでは垂直非表示期間信号の立ち下がり（時刻ｔ５）から以降において、バンクＢでの描画アクセスと並行して、表示アクセスが始まる。以下、これが繰り返される。
【００１８】
以上の表示過程において、スプライトジェネレータ１１が描画開始時点においてフレームバッファ１５の描画バンクの全ての領域にデータ“０”を書き込み、次に、パターンメモリ２から読み出されたスプライトパターンデータおよび背景データをボーダー領域以外の領域に書き込むと、図３（ａ）のようにボーダー領域については、セレクタ１８がボーダーカラーレジスタ１７内の表示データを出力することから、ボーダーカラーレジスタ１７内の表示データが規定する色が表示され、ボーダー領域以外については、スプライトパターンデータと背景データに基づく表示が行われる。また、スプライトジェネレータ１１がスプライトパターンデータのみをフレームバッファ１５に書き込めば、図３（ｂ）に示すように、背景データがボーダーカラーとなるような画像が出力される。また、ボーダー領域に関係なく、全ての領域にスプライトパターンデータと背景データを書き込むと、図３（ｃ）のようボーダーカラー表示のない画像が出力される。さらに、右縁部の領域のみにボーダー領域を作り、この領域のみに“０”というデータを書き込むと、図３（ｄ）のように、右縁部の領域のみボーダーカラーが表示される。
【００１９】
次に、図３（ｅ），（ｆ）に示すように、右縁部の領域を使用して描画処理時間の表示を行う場合の動作について説明する。この場合、先ず、垂直非表示期間信号の立ち上がりにおいて（図２の時刻ｔ１）、ＣＲＴＣ１６はフレームバッファ１５のバンク切換信号をスプライトジェネレータ１１へ出力し、スプライトジェネレータ１１がフラグレジスタ１９のバンク切換フラグ（図２（ｄ）参照）を“１”とする。バンク切換フラグが“１”とされると、割込信号発生回路２０が割込信号を発生し、ＣＰＵ  Ｉ／Ｆ２１を介してＣＰＵ３へ出力する。ＣＰＵ３はこの割込信号を受け、フラグレジスタ１９のバンク切換フラグと描画終了フラグの設定状況を参照し、この割込信号がバンク切換信号により発生したものであることを確認して例えば「赤」の表示データをボーダーカラーレジスタ１７に書き込み（図２（ｆ）参照）、この書き込みが終了したタイミングでフラグレジスタ１９のバンク切換フラグを“０”にリセットする。次いで、スプライトジェネレータ１１によるフレームバッファ１５のバンクＡの書き込みが行われる（図２(ｂ)参照）。また、垂直非表示期間信号の立ち下がり時刻ｔ２からバンクＢの読み出しが行われる（図２(ｃ)参照））。
【００２０】
そして、バンクＡの書き込みが終了すると（時刻ｔ３）、スプライトジェネレータ１１がフラグレジスタ１９の描画終了フラグを“１”とする。 描画終了フラグが“１”とされると、割込信号発生回路２０が割込信号を発生し、ＣＰＵ  Ｉ／Ｆ２１を介してＣＰＵ３へ出力する。ＣＰＵ３はこの割込信号を受け、フラグレジスタ１９のバンク切換フラグと描画終了フラグの設定状況を参照し、この割込信号が描画終了フラグにより発生したものであることを確認して、ボーダーカラーレジスタ１７に例えば「青」の表示データを書き込み（図２（ｆ）参照）、この書き込みが終了したタイミングでフラグレジスタ１９の描画終了フラグを“０”にリセットする。次に、垂直非表示期間信号の立ち上がりにおいて（図２の時刻ｔ４）、スプライトジェネレータ１１がフラグレジスタ１９のバンク切換フラグを“１”とすると、再び、ＣＰＵ３がボーダーカラーレジスタ１７に「赤」の表示データを書き込み、以下、上記の動作が繰り返される。
【００２１】
以上のようにボーダーカラーレジスタ１７内の表示データが書き替えられると、図２に示す時刻ｔ２〜ｔ３の期間においては、図３（ｅ）または（ｆ）に示す画面右側のボーダー領域に「赤」が表示され、時刻ｔ３〜ｔ４においては、ボーダー領域に「青」が表示される。ここで、時刻ｔ２〜ｔ４において表示画面の走査線が上から下まで順次走査されることから、表示画面の最上部から、時間ｔ２〜ｔ３に対応する長さの「赤」の表示が行われ、次いで、時間ｔ３〜ｔ４に対応する長さの「青」の表示が行われる。そして、時間ｔ２〜ｔ３はステップＳ１の描画アクセスの時間に対応しており、従って、「赤」の表示の長さによって描画アクセスの時間を知ることができる。
【００２２】
このように、ディスプレイにボーダーカラー表示領域を設けて、そこに表示されるボーダーカラーをバンク切換と描画終了によって変化させるようにしたため、そのボーダーカラーの変化により、バンク切換と、描画終了を知ることができる。
【００２３】
尚、画面表示を行っているフレームに対して、ボーダーカラーで表示される描画処理時間情報は1フレーム分、先行するが、通常の動画表現では前後するフレーム間での描画処理時間の差は僅かであるので、大きな違和感はなく表現できる。
【００２４】
また、ＣＴＲＣ１６が、スプライトジェネレータ１１を介さず、直接フラグレジスタ１９にアクセスしてバンク切換フラグを変化させてもよい。
【００２５】
また、描画処理時間が画面上に必ず表示されるようにするために、スプライトの表示位置データを一律に変更してもよい。例えば、ディスプレイ左端に描画処理時間を表示させる場合には、表示位置データのＸ座標値に対して所定のオフセット値を加算すればよく、ディスプレイ右端に描画処理時間を表示させる場合には、Ｘ座標値を所定の率で縮小すればよい。
【００２６】
また、本実施形態では、ボーダーカラーレジスタ１７をＣＰＵ３が書き換える構成としたが、異なる色のデータを格納したボーダーカラーレジスタを２個備えて、それらのレジスタをバンク切換タイミングと描画終了タイミングに連動して切換えて交互にセレクタに出力するように構成し、描画処理時間の表示をＣＰＵ３を用いずに画像表示装置のみで行ってもよい
【００２７】
また、本実施形態では、ボーダーカラーレジスタ１７をＣＰＵ３が書き換える構成としたが、バンク切換タイミングと描画終了タイミングとに基づいてスプライトジェネレータ１１がボーダーカラーレジスタ１７の表示データを書き込むように構成して、描画処理時間の表示をＣＰＵ３を用いずに画像表示装置のみで行ってもよい。
【００２８】
【発明の効果】
以上説明したように、この発明によれば、ＣＰＵおよび画像表示装置に大きな負担をかけることなく、また、画像表示装置の処理時間の増加を伴うことなく、極めて容易に描画処理時間の可視化を行うことができる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態による画像表示装置の構成を示すブロック図である。
【図２】同実施形態の動作を説明するためのタイミングチャートである。
【図３】同実施形態における画像表示例を示す図である。
【符号の説明】
１・・・画像表示装置，２・・・パターンメモリ，３・・・ＣＰＵ，４・・・ディスプレイ，１１・・・スプライトジェネレータ，１２・・・スプライト属性テーブル，１３・・・メモリ  Ｉ／Ｆ（インターフェイス），１４・・・レンダリングプロセッサ，１５・・・フレームバッファ，１６・・・ＣＲＴＣ，１７・・・ボーダーカラーレジスタ，１８・・・セレクタ，１９・・・フラグレジスタ，２０・・・割込信号発生回路，２１・・・ＣＰＵ  Ｉ／Ｆ
【図１】
0003729187.tif 000002
【図２】
0003729187.tif 000003
【図３】
0003729187.tif 000004