(57)【特許請求の範囲】
【請求項１】
ベースバンド信号の入力同相成分と入力直交成分とを入力し、該ベースバンド信号を局部発振信号周波数によって直交変調し、該直交変調した信号を所定電力レベルに増幅して送信する送信機において、
該送信機の出力信号の一部を分岐する分岐手段と、
該分岐手段によって分岐された該出力信号の一部を前記局部発振信号周波数によって帰還同相成分と帰還直交成分を直交復調する直交復調手段と、
前記帰還同相成分と前記入力同相成分及び前記帰還直交成分と前記入力直交成分をそれぞれ加算する加算手段とを備えることによって、
前記送信機の非線形歪みを補償する負帰還方式による非線形歪み補償回路であって、
前記直交復調手段に入力する前記局部発振信号周波数の位相を移相する移相手段と、
前記入力直交成分または同相成分と、前記加算手段によって加算した直交成分または同相成分とを比較して、前記移相手段が移相するための位相制御情報を出力する位相制御手段とを有し、
該位相制御手段は、
前記入力同相成分を所定の基準レベルと比較し、あるいは、前記入力直交成分を所定の基準レベルと比較して１，０の２値信号を生成する第１手段と、
入力同相成分の加算信号、あるいは、入力直交成分の加算信号のいずれか一方を所定の基準レベルと比較して１，０の２値信号を生成する第２手段と、
前記第１手段で生成された２値信号と前記第２手段で生成された２値信号の排他的論理和の信号を出力する第３手段と、
前記第３手段の出力信号の帰還を所定のクロックでカウントするカウンタ手段と、
前記カウンタ手段の計数値が所定値を超えると、前記位相制御情報を発生する第４手段と、
前記第1手段と第2手段による同相成分、あるいは、直交成分がゼロクロス時に直交成分、あるいは、同相成分の正負を判定することで位相の進みまたは遅れを判定する手段を有し、
前記移相手段は前記移相制御手段からの前記位相制御情報に応じて所定量前記搬送波の位相を変化させることにより前記入力同相成分と前記帰還同相成分との位相差、及び、前記入力直交成分と前記帰還直交成分との位相差を調節することを特徴とする送信機。
【請求項２】
請求項１の送信機において、前記位相制御手段及び前記移相手段を閉ループで行うことを特徴とする送信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、送信機に関り、特に送信機で使用される非線形歪み補償を行う負帰還回路とその位相制御方法に関わる。
【０００２】
【従来の技術】
線形ディジタル変調方式、例えば16QAM（Quadrature Amplitude Modulation）やπ/4シフトQPSK（Quadrature Phase Shift Keying）等を利用した無線システムにおいては電力増幅器の非線形歪み補償が必須であり各種の非線形歪み補償方式（リニアライザ）が用いられている。その中でもカーテシアンループの負帰還方式のリニアライザは古くから利用されている方式である。従来の線形帰還増幅器を図２によって説明する。図２はカーテシアン方式の負帰還リニアライザ方式を使ったディジタル無線機の送信部の構成を示すブロック図である。
【０００３】
ベースバンド信号発生器1は、ベースバンド信号の同相成分（以降、I成分と称する）と直交成分（以降、Q成分と称する）を出力する。そしてI成分は、加算器2-1で帰還信号と加算され出力され、ループフィルタ3-1に入力する。また同様にQ成分は、加算器2-2で帰還信号と加算され出力され、ループフィルタ3-2に入力する。ループフィルタ3-1と3-2は、入力したI成分とQ成分とをそれぞれ帯域制限して、直交変調器4に入力する。
【０００４】
基準信号発生器11は基準周波数信号を発生し、PLL周波数シンセサイザ12とPLL周波数シンセサイザ13に基準信号を入力する。PLL周波数シンセサイザ12は基準信号を元に第１の局部発振信号（以降、LO信号と称する）を発生させ、直交変調器4と移相器18に第１のLO信号を与える。また、PLL周波数シンセサイザ13は基準信号を元に第２のLO信号を発生させ、ミキサ6とミキサ15に第２のLO信号を与える。移相器18は第１のLO信号を位相制御器19から入力する制御信号によって、位相を制御して、位相制御された第１のLO信号を直交復調器16に与える。
【０００５】
直交変調器4は入力するベースバンド信号のI成分I′とQ成分Q′で、第１のLO信号によって、中間周波数帯（以降、IF周波数帯と称する）の信号に変調する。変調された被変調波信号をバンドパスフィルタ（BPF）5に与え入力した被変調波信号から不要成分を取り除いた信号をミキサ6に与える。ミキサ6は、入力した被変調波信号をPLL周波数シンセサイザ13から出力される第２のLO信号によって所望の周波数に変換しバンドパスフィルタ（BPF）7に与える。バンドパスフィルタ7は、入力した信号から不要なスプリアス成分を取り除き電力増幅器（PA）8に与える。電力増幅器8は入力した信号を規定された出力レベルまで増幅し、アンテナ9を介して送信する。
【０００６】
この負帰還増幅器はカーテシアンループによる負帰還リニアライザの構成をとっているために、電力増幅器8の出力信号の一部は、方向性結合器10で帰還してアッテネータ（ATT）14に与えられる。アッテネータ14は、入力した信号の電力レベルを適正な値に調整し、ミキサ15に与える。ミキサ15は、アッテネータ14から入力した信号を、第２のLO信号によってIF周波数に周波数変換し、直交復調器16に与える。
【０００７】
直交復調器16は、移相器18から入力した第１のLO信号によってI成分とQ成分のベースバンド信号q，iを出力する。I成分iはスイッチ20-1を介して加算器2-1の減算入力側に帰還信号のI成分として入力し、Q成分qはスイッチ20-2を介して加算器2-2の減算入力側に帰還信号のQ成分として入力する。このとき、スイッチ20-1と20-2の出力側は、それぞれ、加算器2-1と2-2側に接続されている。
【０００８】
このような負帰還においては、系を安定させるために、加算器2-1と2-2の入力側で、入力信号I，Qと帰還信号i，qの位相が同位相（位相差0）となっている必要がある。即ち、入力信号と帰還信号とで位相差が生じた場合には、加算器2-1と2-2がそれぞれ、最大πラジアンずれる位相を制御して位相差をなくす必要がある。
【０００９】
次に位相制御の方法について説明する。まず、図２のスイッチ20-1と20-2の出力側を切り替えて位相制御器19側に接続し、帰還ループを開ループ状態にする。ベースバンド信号発生器1からI成分のみに、位相調整のための所定のDC電圧を与え、Q成分は0（Q=0）とし、そのまま、前述の動作に従って直交変調を行い、アンテナ9から出力する。このときの電力増幅器8の出力波形は無変調キャリアとなる。電力増幅器8の出力を、方向性結合器10によって一部帰還し、前述の動作に従って、直交復調器16の帰還信号の出力を見ると、位相が合っている場合は、I成分側にのみDC電圧が表れ、Q成分側には信号（DC）が出力されない。しかし、位相が合っていない場合にはQ成分側の出力にその位相ずれ分のDC電圧が表れる。従って、このI成分とQ成分のDC電圧から位相の回転角を求めることができる。位相制御器19では、この求められた回転角分の位相を、位相器18を制御して逆に回転させ、第１のLO信号の位相を調整することによって、直交復調器16の帰還信号の出力を合わせることで負帰還を安定させる。入力信号と帰還信号との位相が合うと、Q成分側の出力が0になるので、その時にスイッチ20-1と20-2を加算器2-1と2-2側に切り替え、閉ループで動作させる。
【００１０】
【発明が解決しようとする課題】
前述の従来技術では、位相調整する動作のたびに、帰還ループを開閉する必要がある。したがって、位相調整中は開ループとなるので連続動作中閉ループの位相変化に対しては位相調整することができない。また、ループを開閉するために切り替え手段を介しており、切り替え手段の入力側の帰還信号のDC電圧によって位相を制御しているので、切り替え手段での電圧効果が開ループと閉ループとでは異なるために、閉ループ状態で設定した系のオフセット電圧の補償設定が開ループとなると適合しなくなり、正確な位相制御を行うことができない。更にまた、例えば、温度変動や、ゲイン変動により位相特性が変化することによって位相が変化した場合にも、位相変化量がどの程度あったかについて検出ができない。
【００１１】
位相がずれたまま動作させていると系全体の位相余裕が無くなり、最悪の場合発振現象が起きる場合もある。また、その過程で、スプリアスの発生の原因となり出力動作特性を劣化させる要因となる。
このため、送信動作を停止して再調整しなければならない。
本発明の目的は、これらの欠点を除去し出力動作特性の劣化のない負帰還増幅器を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、上記の目的を達成するために、帰還信号を加算する前の入力ベースバンド信号の位相と、帰還信号の加算した後で直交変調する前の信号の位相とを比較し、比較した情報を元に帰還信号を復調する直交復調器に入力する第2のLO信号の位相の制御を行なうことにより、通常動作時の入力信号を使って、常時位相制御を行うものである。これによって、開ループとすることなく常に閉ループのままで、また位相の状態を判定するためのテスト信号を用いずに通常送信動作時に、出力動作特性を安定に動作させた負帰還増幅器を実現したものである。
【００１３】
【発明の実施の形態】
本発明の一実施例を図１によって説明する。図１は本発明を用いた直交変調方式送信機の負帰還回路の構成を示すブロック図である。
ベースバンド信号発生器1は、ベースバンド信号のI成分とQ成分を出力する。そしてI成分は、加算器2-1で帰還信号と加算され出力され、ループフィルタ3-1に入力する。また同様にQ成分は、加算器2-2で帰還信号と加算され出力され、ループフィルタ3-2に入力する。ループフィルタ3-1と3-2は、入力したI成分とQ成分とをそれぞれ帯域制限して、直交変調器4に入力する。
【００１４】
基準信号発生器11は基準周波数信号を発生し、PLL周波数シンセサイザ12とPLL周波数シンセサイザ13に基準信号を入力する。PLL周波数シンセサイザ12は基準信号を元に第１のLO信号を発生させ、直交変調器4と移相器18′に第１のLO信号を与える。また、PLL周波数シンセサイザ13は基準信号を元に第２のLO信号を発生させ、ミキサ6とミキサ15に第２のLO信号を与える。移相器18′は第１のLO信号を位相制御器17から入力する制御信号（位相差情報と位相の遅れ・進み情報）によって、PLL周波数シンセサイザ12から入力する第１のLO信号の位相を制御して、位相制御された第１のLO信号を直交復調器16に与える。
【００１５】
直交変調器4は入力するベースバンド信号のI成分I′とQ成分Q′で、第１のLO信号（搬送波信号）をIF周波数帯の信号に変調する。変調された被変調波信号をバンドパスフィルタ5に与える。バンドパスフィルタ5では入力した被変調波信号の不要成分を取り除き、ミキサ6に与える。ミキサ6は、入力した被変調波信号をPLL周波数シンセサイザ13から出力される第２のLO信号によって所望の周波数に変換しバンドパスフィルタ7に与える。バンドパスフィルタ7は、入力した信号から不要なスプリアス成分を取り除き電力増幅器8に与える。電力増幅器8は入力した信号を規定された出力レベルまで増幅し、アンテナ9を介して送信する。
【００１６】
この負帰還増幅器はカーテシアンループによる負帰還リニアライザの構成をとっているために、電力増幅器8の出力信号の一部は、方向性結合器10で帰還してアッテネータ14に与えられる。アッテネータ14は、入力した信号の電力レベルを適正な値に調整し、ミキサ15に与える。ミキサ15は、アッテネータ14から入力した信号を、第２のLO信号によってIF周波数に周波数変換し、直交復調器16に与える。
【００１７】
直交復調器16は、移相器18から入力した第１のLO信号によってI成分とQ成分のベースバンド信号q，iを出力し、I成分iは加算器2-1の減算入力側に帰還信号のI成分として入力し、Q成分qは加算器2-2の減算入力側に帰還信号のQ成分として入力し、I，Qそれぞれ負帰還がかけられる。
【００１８】
次に位相誤差検出の方法について図１、図３、図４及び図５を用いて説明する。図３は本発明の位相制御方法の一実施例の動作を説明するタイムチャートである。図４は、本発明の位相制御器17（図１）の排他的論理和の動作の一実施例を説明をする図である。図５は図１の位相制御器17の詳細ブロック図である。
まず、図１のベースバンド信号発生器1の出力であるQ成分が図３(a)に示すような信号の場合、この信号と基準電圧とをコンパレータ26（図５）に入力すると図３(b)の信号が得られる。
【００１９】
次に直交変調器4のQ成分入力Q′を見ると、位相が遅れている場合は図３(c)のようになる。この信号Q′と基準電圧とをコンパレータ21（図５）に入力すると図３(d)の信号が得られる。排他的論理和ゲート23（図５）で、図３(b)と図３(d)との排他的論理和をとると図３(e)の信号が得られる。
【００２０】
また次に、直交変調器4の入力側で位相が進んだ場合には、図３(f) のようになる。この信号と基準電圧とをコンパレータ21に入力すると図３(g)の信号が得られる。図３(b)と図３(g)との排他的論理和をとると図３(h)の信号が得られる。
ここで、図３(e)と図３(h)の信号を見ると、遅れ時間分（または進み時間分）のデータが得られることが分かる。この時間のずれ分を表すパルス幅ををカウンタ24でクロックｆclk（ｆclk＝2 MHz）によりカウントすることで遅延量を測定し、位相のずれを補正することができる。
【００２１】
例えば、4 kHzの正弦波の場合で考えると、4 kHzの正弦波が１度（π/180ラジアン）ずれると排他的論理和の出力は、図４のように、“H”（ハイ）レベル694
nsec幅のパルスとして得られる。
694 nsecをカウントできるクロックは1.44 MHz（≒1/0.000000694）である。従って、クロックは2 MHzとする。2 MHzで250 μsec（4 kHz≒1/0.000250）をカウントする場合、500回（＝2000000/4000）カウントする必要がある。更に2 MHzで694 nsecを２つカウントすると2.8カウントを要する。従って500カウントで排他的論理和の“H”レベルが2.8カウント以上であれば、位相を、例えば1度（π/180 ラジアン）変化させる。
【００２２】
次に位相制御方向の決定について、図６と図７を用いて説明する。
位相を制御する方向は、信号位相がI-Q座標上で、時計周りか、反時計周りかによりを決める必要がある。図６は信号位相が反時計回りの場合で、図７は信号位相が時計回りの場合を示す。ここで、例えば、Q成分信号が-から+に変化した時、I成分信号が+であれば時計周りの位相回転、I成分が-であれば反時計の周りの位相回転、というようにQ成分信号のゼロクロス点でI成分の正負を判定することで位相制御の方向を確定する。
【００２３】
図６はπ/4シフトQPSK変調方式の特定パターンのベースバンド位相遷移を示したもので、図６(d)に示すように、信号軌跡が+π/4ラジアンずつ遷移した場合のコンスタレーションを示す。図６(a)はQ成分信号の時間波形を示したもので、図６(b)はループの位相が遅れた場合のループフィルタ出力でのQ成分の時間波形、図６(c)はループ内の位相が進んだ場合のループフィルタ出力でのQ成分の時間波形を示す。同様に、図７は、図７(d)に示すように、信号軌跡が-π/4ラジアンずつ遷移した場合のコンスタレーションを示す。図７(a)はQ成分信号の時間波形を示したもので、図７(b)はループの位相が遅れた場合のループフィルタ出力でのQ成分の時間波形、図７(c)はループ内の位相が進んだ場合のループフィルタ出力でのQ成分の時間波形を示す。
【００２４】
図６のように信号位相が反時計周りの場合には、図６(a)に示すように基準時刻t0にピーク点taであったものが、図６(b)に示すようにループ内の位相がのピーク点tbのように基準時刻t0から遅れた場合は、信号位相が反時計周りなのでループフィルタ出力は位相遅れとなる。また図６(c)に示すように、ループ内の位相がのピーク点tcのように基準時刻t0から進んだ場合は、ループフィルタ出力は位相進みとなる。
【００２５】
図６の場合とは逆に、図７の場合は信号位相が時計周りなので、図７(a)に示すように基準時刻t0にピーク点taであったものが、図７(b)に示すようにループ内の位相がのピーク点tb′のように基準時刻t0から進んだ場合にループフィルタ出力が位相遅れとなる。また図７(c)に示すように、ループ内の位相がのピーク点tc′のように基準時刻t0から遅れた場合に、ループフィルタ出力が位相進みとなる。
【００２６】
この様子を、図５によって説明する。図５は本発明の位相制御器17の一実施例を示すブロック構成図である。31-1，31-2，31-3は入力端子、32は基準電圧入力端子、21及び22並びに26は、基準電圧入力端子32から入力するゼロクロス点を基準電圧としたコンパレータである。コンパレータ21はループフィルタ3-2が出力するQ成分信号（Q′）を入力端子31-1から入力し、コンパレータ22はベースバンド信号発生器1が出力するI成分信号(I)を入力端子31-2から入力し、コンパレータ26はベースバンド信号発生器1が出力するQ成分信号(Q)を入力端子31-3から入力して、それぞれの結果を出力する。また、23は排他的論理和回路、24はカウンタ、25はアップダウンカウンタ、27と28はフリップフロップ、29はインバータ、30はスイッチ、33は制御部、34は出力端子、35はクロック入力端子である。
【００２７】
まず、位相差を求める動作について説明する。
図５において、コンパレータ21の出力は排他的論理和回路23の一方の入力端子に入力する。コンパレータ26からの出力はフリップフロップ28と排他的論理和回路23の他方の入力端子に入力する。排他的論理和回路23の出力は、図３で説明した動作例のように論理結果を出力し、図４に示したようなパルス信号をカウンタ24に与える。カウンタ24は“H”レベルのパルスを別に入力するクロック信号ｆclk（ｆclk＝2 MHz）でカウントし、カウント数を位相差カウントとして制御部33に送る。このように、ここでは位相差の絶対値を測定するのではなく、基準値からの位相ずれの有無を検出する。そして、カウンタ数がある一定値を超えたら位相ずれと判定し、制御部33は搬送波信号の位相角度を１度（π/180 ラジアン）だけずらす制御信号を出力する。１回の移相量（位相調整量）は１度（π/180 ラジアン）に限らず、系の要求応答特性に応じて決めればよい。
【００２８】
次に、位相をずらす方向を決める動作について説明する。
図５において、コンパレータ26の出力はフリップフロップ28と排他的論理和回路23に入力する他に、フリップフロップ27とアップダウンカウンタ25に入力する。また、コンパレータ21の出力は排他的論理和回路23に入力する他に、フリップフロップ28に入力する。更にコンパレータ22の出力はフリップフロップ28に入力する。位相をずらす方向は、フリップフロップ27がコンパレータ21の出力をコンパレータ26の出力信号でラッチして、その時のI成分信号の状態により、位相の進み、位相の遅れを判定する。位相の進みや位相の遅れの判定情報は、インバータ29とスイッチ30から出力する。スイッチ30の切り替えは、フリップフロップ28がコンパレータ22の出力をコンパレータ26の出力信号でラッチすることによって、Q成分がゼロクロス時にI成分が正か負かを判定し、スイッチ30を切り替える。スイッチ30の出力はアップダウンカウンタ25に入力し、入力信号が正（+）であれば遅れと判定し、信号が負（-）であれば進みと判定し、制御部33に送る。制御部33は入力した「位相差」と「位相の遅れまたは進み」の２つの情報から移相器18′の移相を制御する制御信号を生成し、出力端子34から２つのDC電圧を出力する。
【００２９】
次に、移相器18′について、図１０と図１１を用いて説明する。
図１０は、移相器18′の一実施例の構成を示すブロック図である。位相制御器17から与えられる２つのDC電圧は、入力端子17-1と17-2とを介して、それぞれミキサ40-1と40-2に与えられる。また、PLL周波数シンセサイザ12からの出力である第1のLO信号は、ミキサ40-2と90°移相器42とに与えられる。90°移相器42は、第1のLO信号の位相を90°（π/2 ラジアン）位相シフトしてミキサ40-1に与える。ミキサ40-1とミキサ40-2出力はそれぞれ加算器41に与えられ信号加算されて直交復調器16に与えられる。
【００３０】
図１１は、移相器18′の動作原理を説明するための図である。横軸はI成分を表し、縦軸はQ成分を表す。図１０の動作は、図１１が示すように、I成分とQ成分にDC電圧がかかり直交変調がなされ、出力には無変調キャリア信号と同等の信号が出力される。このとき、I成分とQ成分の電圧により、初期の位相角θを可変することができ、任意の初期位相で無変調キャリアを出力することができる。即ち、移相器18′は一般的な直交変調器で代用できる。
【００３１】
上述の実施例では、入力信号と帰還信号との位相差の比較は、Q成分信号について行ったが、I成分信号について行ってもよいことは自明である。
図５の位相制御器17は、論理ゲート回路とカウンタ及びメモリとを組み合わせることにより実現できる一方、DSPあるいはマイクロコンピュータ（図示せず）をしようしてソフトウエアで実施することもできる。
図８及び図９は、図５のコンパレータ20，22，26以外の部分の動作をソフトウエアで実施する場合のフローチャートである。以下、このフローチャートを説明する。
【００３２】
ステップ101において、カウンタ24のカウント値Kと、I-Q座標上での位相角の初期設定値φと、ベースバンドQ成分がローレベルからハイレベルに変化したかどうかを示すフラグの値Mとをそれぞれゼロにセットする。次に、ステップ101でI成分ベースバンド入力信号とコンパレータ22出力と、Q成分ベースバンド入力信号とコンパレータ26出力と、Q成分ベースバンド加算信号Q′とコンパレータ21出力とを取り込む。
【００３３】
次にステップ102で、コンパレータ21と26の出力の排他的論理和Xの値を計算する。ステップ103で、Xが1かどうか判定される。Xが1であれば、ステップ104に進み、Xが1でなければステップ101に戻る。ステップ104で、移相差カウンタ（カウンタ24に相当）の値Kを1インクリメントする。ステップ105で、カウント値Kが移相差カウンタの設定基準値Lを超えたかどうかを判定する。カウント値Kが基準値Lを超えた場合には、ステップ106に進み、超えていない場合には、ステップ101に戻る。
【００３４】
ステップ106では、このあと説明するステップ110〜126において決定された移相設定値φに対応するI成分とQ成分のDC電圧値をメモリ（図示しない）から読み出してアナログ信号として出力する（制御部33の動作に相当）。即ち、例えば、ROMのようなめもりには、φ値の1〜360°の範囲ごとの位相値に相当するI成分電圧とQ成分電圧の値が記憶されている。そして、ステップ106で決定した電圧値により移相器18′を制御してステップ107で移相をリセットする。
【００３５】
一方、移相のと進みと遅れの検出フローについてさらに説明する。
ステップ110で、フラグ値Mがハイレベル（１）かどうか判定する。フラグMがハイレベルであれば（前回のQ成分がローレベルであることを示す。）、次にステップ111でQ成分ベースバンド入力信号Qがハイレベルかどうか判定する。Q値がハイレベルであれば、ステップ112でフラグMを0にリセットする。ステップ110でフラグMがローレベル（前回のQ成分がハイレベルであることを示す。）であれば、次にステップ113でQ値がローレベルかどうか判定する。Q値がローレベルであれば、ステップ114でフラグMを1にセットする。Q値がローレベルでなければステップ101に戻り、上記のステップを繰り返す。これまでの動作は、フリップフロップ27，28のクロック動作に相当する。
【００３６】
次に、ステップ115で、I成分ベースバンド入力信号Iの値がハイかどうか判定する。I値がハイであればステップ116で、Q成分ベースバンド加算信号Q′がハイかどうか判定する。ステップ115で、I値がハイレベルでないと判定されると、ステップ117でQ成分ベースバンド加算信号Q′がハイかどうか判定する。ステップ110〜117はフリップフロップ27，28とインバータ29及びスイッチ30の動作に相当する。
【００３７】
次に、ステップ120で、カウント値Nが0よりも大きいかどうかを判定する。カウント値Nが0よりも大きい場合には、移相遅れであるので、ステップ121で現在の移相設定値φに所定の移相量△（デルタ）を加算する。カウント値Nが0よりも大きくない場合には、位相進みであるので、ステップ122で現在の位相設定値φに所定の移相量△を減算する。
【００３８】
次に、ステップ123で、更新された移相設定値φが360°以上かどうか判定する。φが360°以上であれば、ステップ124でφ−360を演算してその結果を新たなφとする。ステップ123でφが360°以上でないと判定されればステップ125でφが0よりも小さいかどうか判定される。φが0よりも小さい場合には、ステップ126でφ−360を演算し、その結果を新たなφとする。決定したφ値はステップ106で使用される。
【００３９】
上述の実施例では、入力信号のQ成分Qと、帰還信号のQ成分Q′を用いて位相差の比較を行い、入力信号のI成分IとQ成分Q及び帰還信号のQ成分Q′を用いて回転方向を求めたが、位相差の比較のために帰還信号のQ成分Q′の代わりに帰還信号のI成分I′を用いてもよいし、またそのとき、回転方向を求めるために、入力信号のI成分IとQ成分Q及び帰還信号のI成分I′を用いてもよいことは自明である。
【００４０】
【発明の効果】
以上のように本発明によれば、ベースバンド信号のQ成分とI成分を観測することで位相制御を行うことが可能となる。また、通常動作中に自動的に位相制御を行うことができるため、位相調整のために特別なテスト信号を必要としない。更にまた、開ループと閉ループの切り替え手段を不要としたことにより正確な位相制御を行うことができる。従って、カーテシアンループを開ループとせずに、かつ、温度変動、経時変化等でループ内の位相が変化した場合でも位相変化に追従できるため、位相特性を安定に動作させ、出力動作特性の安定化、スプリアス特性の劣化等を防ぐことができる。
【図面の簡単な説明】
【図１】  本発明の送信機の負帰還回路の一実施例の構成を示すブロック図。
【図２】  従来の負帰還回路の構成を示すブロック図。
【図３】  本発明の位相制御方法の一実施例の動作を説明するタイムチャート。
【図４】  本発明の位相制御器の排他的論理和の動作の一実施例を説明をする図。
【図５】  本発明の位相制御器の一実施例を示すブロック構成図。
【図６】  本発明の一実施例の位相制御器の動作説明図。
【図７】  本発明の一実施例の位相制御器の動作説明図。
【図８】  本発明の位相制御器をソフトウエアで十汁場合のフローチャートの一部。
【図９】  本発明の位相制御器をソフトウエアで十汁場合のフローチャートの一部。
【図１０】  図１の移相器の具体例の構成を示すブロック図。
【図１１】  図１０の移相器の動作を説明するためのI−Q座標図。
【符号の説明】
1：ベースバンド信号発生器、  2：加算器、  3：ループフィルタ、  4：直交変調器、  5，7：バンドパスフィルタ、  6，15：ミキサ、  8：電力増幅器、  9：アンテナ、  10：方向性結合器、  11：基準信号発生器、  12，13：ＰＬＬ周波数シンセサイザ、  14：アッテネータ、  16：直交復調器、  17，19：位相制御器、  18，18′：移相器、  20，30：スイッチ、  21，22，26：コンパレータ、  23：排他的論理和回路、  24：カウンタ、  25：アップダウンカウンタ、  27，28：フリップフロップ、  29：インバータ、  30：スイッチ、  31-1，31-2，31-3：入力端子、  32：基準電圧入力端子、33：制御部、  34：出力端子、  35：クロック入力端子。
【図１】
0003725016.tif 000002
【図２】
0003725016.tif 000003
【図３】
0003725016.tif 000004
【図４】
0003725016.tif 000005
【図５】
0003725016.tif 000006
【図６】
0003725016.tif 000007
【図７】
0003725016.tif 000008
【図８】
0003725016.tif 000009
【図９】
0003725016.tif 000010
【図１０】
0003725016.tif 000011
【図１１】
0003725016.tif 000012