(57)【特許請求の範囲】
【請求項１】
与えられるパルス信号に基づいてＤＣ出力を生成する電源回路と、
上記電源回路の出力電圧および出力電流をそれぞれデジタルデータに変換する変換手段と、
上記電源回路の周囲の温度を検出する温度検出手段と、
上記変換手段により得られる出力電流に対応するデジタルデータに基づいて上記電源回路の出力電圧を指示するための基準値を決定する基準値決定手段と、
上記変換手段により得られる出力電圧に対応するデジタルデータと上記基準値との差に基づいて上記電源回路に与えるパルス信号を生成する生成手段、を有し、
上記基準値決定手段は、上記温度検出手段により検出された温度に基づいて上記電源回路と上記負荷との間の導体の抵抗値を推定し、上記電源回路に接続される負荷が要求する電圧に対して上記推定された抵抗値と上記出力電流との積を加算することにより上記基準値を得る
ことを特徴とする電源装置。
【請求項２】
上記温度、上記出力電流に基づいて推定される抵抗値、上記基準値の対応関係を格納する格納手段をさらに有し、
上記基準値決定手段は、上記格納手段から上記温度および出力電流に対応する基準値を取り出す請求項１に記載の電源装置。
【請求項３】
パルス信号に基づいてＤＣ出力を生成する電源回路を制御する装置であって、
上記電源回路の出力電圧および出力電流をそれぞれデジタルデータに変換する変換手段と、
上記電源回路の周囲の温度を検出する温度検出手段と、
上記変換手段により得られる出力電流に対応するデジタルデータに基づいて上記電源回路の出力電圧を指示するための基準値を決定する基準値決定手段と、
上記変換手段により得られる出力電圧に対応するデジタルデータと上記基準値との差に基づいて上記電源回路に与えるパルス信号を生成する生成手段、を有し、
上記基準値決定手段は、上記温度検出手段により検出された温度に基づいて上記電源回路と上記負荷との間の導体の抵抗値を推定し、上記電源回路に接続される負荷が要求する電圧に対して上記推定された抵抗値と上記出力電流との積を加算することにより上記基準値を得る
ことを特徴とする電源装置を制御する装置。
【請求項４】
パルス信号に基づいてＤＣ出力を生成する電源回路を制御する方法であって、
上記電源回路の出力電圧及び出力電流をそれぞれデジタルデータに変換し、
上記電源回路の周囲の温度を検出し、
上記出力電流に対応するデジタルデータに基づいて上記電源回路の出力電圧を指示するための基準値を決定し、
上記出力電圧に対応するデジタルデータと上記基準値との差に基づいて上記電源回路に与えるパルス信号を生成し、
上記検出された温度に基づいて上記電源回路と上記負荷との間の導体の抵抗値を推定し、上記電源回路に接続される負荷が要求する電圧に対して上記推定された抵抗値と上記出力電流との積を加算することにより上記基準値を得る
ことを特徴とする電源回路の制御方法。
【請求項５】
与えられるパルス信号に基づいてＤＣ出力を生成する電源回路と、
上記電源回路の出力電圧に基づいてその出力電圧を指示するための基準値を決定する基準値決定手段と、
上記出力電圧をデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータと上記基準値との差に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有し、
上記基準値決定手段は、上記電源回路の立上げ過程においては、上記出力電圧に基づいて上記基準値の増加速度を決定する
ことを特徴とする電源装置。
【請求項６】
上記電源回路に接続する負荷がＣＭＯＳである場合において、
上記出力電圧がＣＭＯＳの閾値の近傍であったときの上記基準値の増加速度よりも、上記出力電圧がＣＭＯＳの要求電圧の近傍に達したときの上記基準値の増加速度の方が遅い請求項５に記載の電源装置。
【請求項７】
与えられるパルス信号に基づいてＤＣ出力を生成する電源回路と、
上記電源回路の出力電圧に基づいてその出力電圧を指示するための基準値を決定する基準値決定手段と、
上記出力電圧をデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータと上記基準値との差に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有し、
上記基準値決定手段は、上記電源回路の切断過程においては、上記出力電圧に基づいて上記基準値の減少速度を決定する
ことを特徴とする電源装置。
【請求項８】
上記電源回路に接続する負荷がＣＭＯＳである場合において、上記出力電圧がＣＭＯＳの閾値の近傍であったときの上記基準値の減少速度よりも、上記出力電圧が０ボルトの近傍に達したときの上記基準値の減少速度の方が遅い請求項７に記載の電源装置。
【請求項９】
パルス信号に基づいてＤＣ出力を生成する電源回路を制御する装置であって、
上記電源回路の出力電圧に基づいてその出力電圧を指示するための基準値を決定する基準値決定手段と、
上記出力電圧をデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータと上記基準値との差に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有し、
上記基準値決定手段は、上記電源回路の立上げ過程においては、上記出力電圧に基づいて上記基準値の増加速度を決定し、上記電源回路の切断過程においては、上記出力電圧に基づいて上記基準値の減少速度を決定する
ことを特徴とする電源装置を制御する装置。
【請求項１０】
パルス信号に基づいてＤＣ出力を生成する電源回路を制御する方法であって、
上記電源回路の出力電圧に基づいてその出力電圧を指示するための基準値を決定し、
上記出力電圧をデジタルデータに変換し、
そのデジタルデータと上記基準値との差に基づいて上記電源回路に与えるパルス信号を生成し、
上記電源回路の立上げ過程においては、上記出力電圧に基づいて上記基準値の増加速度を決定し、
上記電源回路の切断過程においては、上記出力電圧に基づいて上記基準値の減少速度を決定する
ことを特徴とする電源回路の制御方法。
【請求項１１】
それぞれ与えられるパルス信号に基づいてＤＣ出力を生成する複数の電源回路と、
上記複数の電源回路の立上げ過程または切断過程において、互いに所定の差分を維持するように上記複数の電源回路の各出力電圧をそれぞれ指示するための複数の基準値を変化させる基準値決定手段と、
上記複数の電源回路の出力電圧をそれぞれデジタルデータに変換する変換手段と、
上記変換手段により得られる各デジタルデータと上記各基準値との差に基づいて上記複数の電源回路にそれぞれ与えるパルス信号を生成する生成手段と、
を有する電源装置。
【請求項１２】
上記複数の電源回路の出力電圧に基づいて異常状態を検出するモニタ手段をさらに有し、
上記基準値決定手段は、上記モニタ手段により異常状態が検出された電源回路の出力電圧と正常に動作している電源回路の出力電圧との差がそれぞれ一定の値を保持するように正常に動作している電源回路のための基準値を更新する請求項１１に記載の電源装置。
【請求項１３】
それぞれパルス信号に基づいてＤＣ出力を生成する複数の電源回路を制御する装置であって、
上記複数の電源回路の立上げ過程または切断過程において、互いに所定の差分を維持するように上記複数の電源回路の各出力電圧をそれぞれ指示するための複数の基準値を変化させる基準値決定手段と、
上記複数の電源回路の出力電圧をそれぞれデジタルデータに変換する変換手段と、
上記変換手段により得られる各デジタルデータと上記各基準値との差に基づいて上記複数の電源回路にそれぞれ与えるパルス信号を生成する生成手段と、
を有する電源装置を制御する装置。
【請求項１４】
それぞれパルス信号に基づいてＤＣ出力を生成する複数の電源回路を制御する方法であって、
上記複数の電源回路の立上げ過程または切断過程において、互いに所定の差分を維持するように上記複数の電源回路の各出力電圧をそれぞれ指示するための複数の基準値を変化させ、
上記複数の電源回路の出力電圧をそれぞれデジタルデータに変換し、
上記各デジタルデータと上記各基準値との差に基づいて上記複数の電源回路にそれぞれ与えるパルス信号を生成する電源回路の制御方法。
【請求項１５】
それぞれＰＷＭ方式でＤＣ出力が制御される複数の電源回路を備える電源装置であって、
上記複数の電源回路の出力に係わるパラメータをそれぞれデジタルデータに変換する変換手段と、
その変換手段により得られる各デジタルデータと上記複数の電源回路に対してそれぞれ与えられている各基準値との差に基づいて上記複数の電源回路に与えるパルス信号のデューティをそれぞれ算出する演算手段と、
パルス信号の周期を所定のルールに従ってランダム化することによって得られた複数の数値を格納する格納手段と、
上記格納手段を参照し、上記複数の電源回路に与える各パルス信号の周期を取得する周期決定手段と、
上記周期決定手段により得られた周期、および上記演算手段により得られたデューティを持ったパルス信号をそれぞれ生成して上記複数の電源回路にそれぞれ与える生成手段と、を有し、
上記周期決定手段が、上記格納手段の互いに異なるアドレスから順番にアクセスしていくことによって各電源回路に割り当てる周期を得る電源装置。
【請求項１６】
上記周期決定手段は、上記格納手段から数値を読み出す順番を上記複数の電源回路ごとに変更する請求項１５に記載の電源装置。
【請求項１７】
それぞれＰＷＭ方式でＤＣ出力が制御される複数の電源回路を制御する装置であって、
上記複数の電源回路の出力に係わるパラメータをそれぞれデジタルデータに変換する変換手段と、
その変換手段により得られる各デジタルデータと上記複数の電源回路に対してそれぞれ与えられている各基準値との差に基づいて上記複数の電源回路に与えるパルス信号のデューティをそれぞれ算出する演算手段と、
パルス信号の周期を所定のルールに従ってランダム化することによって得られた複数の数値を格納する格納手段と、
上記格納手段を参照し、上記複数の電源回路に与える各パルス信号の周期を取得する周期決定手段と、
上記周期決定手段により得られた周期、および上記演算手段により得られたデューティを持ったパルス信号をそれぞれ生成して上記複数の電源回路にそれぞれ与える生成手段と、を有し、
上記周期決定手段が、上記格納手段の互いに異なるアドレスから順番にアクセスしていくことによって各電源回路に割り当てる周期を得ることを特徴とする電源装置を制御する装置。
【請求項１８】
それぞれＰＷＭ方式でＤＣ出力が制御される複数の電源回路を制御する方法であって、
上記複数の電源回路の出力に係わるパラメータをそれぞれデジタルデータに変換し、
上記変換により得られた各デジタルデータと上記複数の電源回路に対してそれぞれ与えられている各基準値との差に基づいて上記複数の電源回路に与えるパルス信号のデューティをそれぞれ算出し、
パルス信号の周期を所定のルールに従ってランダム化することによって得られた複数の数値を格納する格納手段を参照し、上記複数の電源回路に与える各パルス信号の周期を取得し、
上記格納手段から得られた周期および上記デューティを持ったパルス信号をそれぞれ生成して上記複数の電源回路にそれぞれ与え、
上記格納手段の互いに異なるアドレスから順番にアクセスしていくことによって各電源回路に割り当てる周期を得ることを特徴とする電源回路の制御方法。
【請求項１９】
それぞれ与えられるパルス信号に基づいてＤＣ出力を生成する複数の電源回路と、
上記複数の電源回路の出力に係わるパラメータに基づいてそれぞれパルス信号のデューティを算出する演算手段と、
上記複数の電源回路に対して互いに異なる位相を割り当てる割当手段と、
上記複数の電源回路に対して、それぞれ上記演算手段によって算出されたデューティおよび上記割当手段により割り当てられた位相を持ったパルス信号を生成する生成手段と、
上記複数の電源回路によって生成される電流を検出する検出手段、を有し、
上記割当手段は、上記検出手段により検出される各電流が平均化されるように上記位相を決定することを特徴とする電源装置。
【請求項２０】
それぞれ与えられるパルス信号に基づいてＤＣ出力を生成する複数の電源回路を制御する装置であって、
上記複数の電源回路の出力に係わるパラメータに基づいてそれぞれパルス信号のデューティを算出する演算手段と、
上記複数の電源回路に対して互いに異なる位相を割り当てる割当手段と、
上記複数の電源回路に対して、それぞれ上記演算手段によって算出されたデューティおよび上記割当手段により割り当てられた位相を持ったパルス信号を生成する生成手段と、
上記複数の電源回路によって生成される電流を検出する検出手段、を有し、
上記割当手段は、上記検出手段により検出される各電流が平均化されるように上記位相を決定することを特徴とする電源装置を制御する装置。
【請求項２１】
それぞれ与えられるパルス信号に基づいてＤＣ出力を生成する複数の電源回路を制御する方法であって、
上記複数の電源回路の出力に係わるパラメータに基づいてそれぞれパルス信号のデューティを算出し、
上記複数の電源回路に対して互いに異なる位相を割り当て、
上記複数の電源回路に対して、それぞれ上記算出されたデューティおよび上記割当てられた位相を持ったパルス信号を生成し、
上記複数の電源回路によって生成される電流を検出し、
検出される各電流が平均化されるように上記位相を決定する
ことを特徴とする電源回路の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ出力を生成する電源回路を備える電源装置に係わる。
【０００２】
【従来の技術】
ＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコンバータ、充電器などの電源装置は、様々な分野で広く使われている。電源装置は、一般に、その損失が小さいことが要求される。特に、近年急速に普及してきているノード型のパーソナルコンピュータや移動体通信における端末などにおいては、電源装置の損失を低減することは非常に重要である。
【０００３】
図５０は、従来の電源装置に設けられている充電器またはＤＣ電源の構成図である。充電器およびＤＣ電源は、基本的には同じ構成であり、それぞれ電力変換部５１０およびアナログ回路部５２０を備える。なお、ＤＣ電源は、ここでは、ＤＣ／ＤＣコンバータである。
【０００４】
電力変換部５１０は、ＰＷＭ制御回路５２４からの指示に従って制御されるスイッチング素子（ＭＯＳＦＥＴ）、整流用ダイオード、エネルギーを蓄積／放出するためのインダクタ、インダクタ電流または出力電流を検出するための抵抗、および出力を平滑化するための出力コンデンサを備える。スイッチング素子がオン状態の期間は、インダクタ電流がランプアップしてゆき、負荷に電流が供給されると共に、余った電荷は出力コンデンサに蓄積される。一方、スイッチング素子がオフ状態の期間は、インダクタ電流がランプダウンしてゆき、必要に応じて出力コンデンサに蓄積されている電荷を放出しながら負荷へ電流を供給する。
【０００５】
アナログ回路部５２０は、インダクタ電流を増幅するアンプ５２１、アンプ５２１の出力と参照電圧Ｖref1との差を増幅するアンプ５２２、出力電圧と参照電圧Ｖref2との差を増幅するアンプ５２３、これらのアンプの出力等に従ってスイッチング素子を制御するためのＰＷＭ信号を生成するＰＷＭ制御回路５２４、およびＰＷＭ制御回路５２４に固定的な所定の周波数のクロックを供給する発振器（ＯＳＣ）５２５を備える。
【０００６】
ＰＷＭ制御回路５２４は、出力電圧が参照電圧Ｖref2よりも低下すると、スイッチング素子へ供給するＰＷＭ信号のデューティを大きくすることにより、インダクタ電流を増加させて出力電圧を上昇させる。反対に、出力電圧が参照電圧Ｖref2よりも高くなると、ＰＷＭ制御回路５２４は、上記ＰＷＭ信号のデューティを小さくすることにより、インダクタ電流を減少させて出力電圧を低下させる。出力電圧は、このようにして一定の値に保持される。また、ＰＷＭ制御回路５２４は、アンプ５２２の出力に基づいて過電流を検出すると、上記ＰＷＭ信号のデューティを小さくしたり、或いはスイッチング素子を強制的にターンオフしたりする。
【０００７】
このように、従来の電源装置が備える充電器あるいは各ＤＣ電源は、その出力の制御のためにアナログ回路が用いられていた。
【０００８】
【発明が解決しようとする課題】
上述したように、従来の電源装置は、その出力の制御のためにアナログ回路が用いられていたので、電源回路の特性または仕様を容易には変更できなかった。また、もし、それらを変更できたとしても、そのために多くの回路を付加しなればならず、電源装置の小型化あるいは低コスト化を考慮すると、実用性に乏しく現実的ではなかった。以下、従来の電源装置に係わる問題点の具体例を示す。
(1) 出力電圧の精度
近年では、負荷（たとえば、コンピュータのＣＰＵ）が要求する電圧の精度が厳しくなってきている。このため、電源装置の出力端子から負荷までの間の配線における電圧降下の影響を排除するために、負荷の入力端子における電圧を測定し、電源装置がその電圧をフィードバック信号として使用しながら出力電圧を調整する構成が考案されている。このような構成は、リモートセンス（遠隔検知）と呼ばれることがある。ところが、リモートセンスを導入した電源装置は、発振が発生する恐れがある。なお、発振防止回路を設けることは、部品数の増加をまねき、電源装置の小型化あるいは低コスト化に逆らうので、好ましくない。
【０００９】
一方、リモートセンスを導入することなく負荷の入力端子に印加される電圧の精度を高めようとすると、電源装置の周囲の温度が変動することを考慮すれば、上記電圧降下の温度依存を取り除くための補償回路をも設ける必要がある。このような補償回路は、たとえば、高精度の基準電圧を生成できる回路として実現されるが、一般に高価である。
(2) 電源の投入時または切断時の電圧波形
負荷を構成する回路上では、ＴＴＬまたはＣＭＯＳ等の半導体素子が広く使用されている。このうち、ＴＴＬ素子は、印加電圧の立上り速度または立下り速度に係わる規定が緩やかである。このため、アナログ回路を用いた従来の電源装置においても、Ｃ−Ｒ回路等を用いて簡単に実現できた。一方、ＣＭＯＳ素子は、当業者には良く知られているように、その閾値電圧の近傍におけるdv/dt （印加電圧の立上り速度または立下り速度）を大きくする必要がある。ところが、従来の電源装置において、単純にその立上り速度を速くすると、よく知られているように、オーバーシュートが発生してしまう。このように、従来の電源装置では、負荷を構成する半導体素子によっては、その投入時または切断時の動作に問題があった。
(3) スイッチングノイズ
図５０に示すような電源回路は、一般に、スイッチングレギュレータと呼ばれている。スイッチングレギュレータは、よく知られているように、そのスイッチング周波数に起因するノイズを発生する。このノイズは、周辺回路の誤動作の原因になり得る。したがって、従来の電源装置は、このノイズを除去するために強力な周波数フィルタを設けたり、或いは、ノイズが周辺回路に影響を及ぼさないように電源装置にシールドを設けていた。これらのノイズ対策も、電源装置の小型化および低コスト化に反する。
【００１０】
本発明は、上述の問題を解決するものである。即ち、本発明の課題は、特性や仕様を柔軟に変化させることができる電源装置を提供することである。また、本発明の他の課題は、電源装置の小型化および低コスト化を計ることである。
【００１１】
【課題を解決するための手段】
本発明の電源装置は、与えられるパルス信号に基づいてＤＣ出力を生成する電源回路と、上記電源回路の出力電圧および出力電流をそれぞれデジタルデータに変換する変換手段と、上記変換手段により得られる出力電流に対応するデジタルデータに基づいて上記電源回路の出力電圧を指示するための基準値を決定する基準値決定手段と、上記変換手段により得られる出力電圧に対応するデジタルデータと上記基準値との差に基づいて上記電源回路に与えるパルス信号を生成する生成手段とを有する。
【００１２】
上記構成によれば、電源回路の出力電圧は、基準値により制御される。また、基準値は、電源回路の出力電流により変化する。よって、上記出力電圧は、出力電流に基づいて制御される。ここで、電源回路に接続される負荷の入力端子の電位は、電源回路の出力端子の電位と比べて、その間を接続する導体（配線パターン）における電圧効果の分だけ低くなる。この電圧効果は、出力電流によって決まる。したがって、上記出力電圧を出力電流に基づいて適切に制御することにより、負荷に印加される電圧を一定に保つことができる。
【００１３】
本発明の他の形態の電源装置は、与えられるパルス信号に基づいてＤＣ出力を生成する電源回路と、上記電源回路の出力電圧に基づいてその出力電圧を指示するための基準値を決定する基準値決定手段と、上記出力電圧をデジタルデータに変換する変換手段と、上記変換手段により得られるデジタルデータと上記基準値との差に基づいて上記電源回路に与えるパルス信号を生成する生成手段とを有する。
【００１４】
上記構成によれば、電源回路の出力電圧は、基準値により制御される。また、基準値は、電源回路の出力電圧により変化する。したがって、出力電圧に応じて基準値を変化させることにより、所望の電圧立上りパターンまたは電圧立下りパターンが得られる。
【００１５】
本発明のさらに他の電源装置は、ＰＷＭ方式でＤＣ出力が制御される電源回路を備える構成を前提とし、上記電源回路の出力に係わるパラメータをデジタルデータに変換する変換手段と、その変換手段により得られるデジタルデータと基準値との差に基づいて上記電源回路に与えるパルス信号のデューティを算出する演算手段と、上記パルス信号の周期を時間の経過とともに変化させる周期決定手段と、上記周期決定手段により得られた周期、および上記演算手段により得られたデューティを持ったパルス信号を生成して上記電源回路に与える生成手段とを有する。
【００１６】
上記構成によれば、電源回路に与えられるパルス信号は、ＤＣ出力を制御するためのデューティを保った状態で、その周波数が時々刻々と変化する。よって、そのパルス信号の周波数スペクトルが拡散され、ノイズが低下する。
【００１７】
【発明の実施の形態】
本実施形態の電源装置は、パーソナルコンピュータ等の装置に搭載され、その装置が備えるバッテリを充電するための充電器、およびその装置において使用される複数のＤＣ電圧をそれぞれ生成する複数のＤＣ電源を含む。尚、以下では、これらの充電器およびＤＣ電源を総称して「電源回路」と呼ぶことにする。
【００１８】
各電源回路は、ＰＷＭ（パルス幅変調）により各出力電圧をそれぞれ一定の値に保持する。出力電圧を制御するためのＰＷＭ制御では、通常、電源回路の出力電圧と基準電圧との差に従ってその電源回路に供給するパルス信号のデューティが変更される。そして、電源回路は、そのパルス信号に従って出力電圧を調整する。すなわち、フィードバック制御が実行される。本実施形態では、電源装置が備えるプロセッサがこのフィードバック制御を実行する。
【００１９】
図１は、本実施形態の電源装置の構成図である。充電器１０は、この電源装置を搭載する本体装置（パーソナルコンピュータ等）が備える不図示のバッテリを充電する。ＤＣ電源２０−１〜２０−ｎは、それぞれ互いに異なるＤＣ電圧を生成して負荷に供給する。尚、充電器１０およびＤＣ電源２０−１〜２０−ｎは、それぞれ基本的に互いに同じ構成であり、ＰＷＭ部１１および電力変換部１２を備える。
【００２０】
Ｉ／Ｏ部３１は、この電源装置を搭載する本体装置が備えるスイッチからのオン／オフ信号を受信してプロセッサ（ＭＰＵ）４１に通知する。Ａ／Ｄ変換部３２は、充電器１０により充電されるバッテリに係わる情報（たとえば、バッテリ残量）をデジタルデータに変換してプロセッサ４１に渡す。シリアルＩ／Ｆ部３３は、プロセッサ４１と上位機器との間の情報の送受信を制御する。上位機器とは、たとえば、この電源装置を搭載する本体装置が備えるＣＰＵ（メインプロセッサ）のことである。この場合、上位機器は、例えば、その動作モードを通常モードからレジュームモードに切り換える際に、電源装置に対してその出力電圧を低下させることを指示する信号を送る。
【００２１】
多重化部（ＭＵＸ）３４は、各電源回路（充電器１０およびＤＣ電源２０−１〜２０−ｎ）が備える電力変換部１２からの信号、各電源回路へ供給される入力電圧、及び温度センサ４６の出力信号を受信し、プロセッサ４１からの指示に従ってその中から所定の１つを選択して出力する。電力変換部１２からの信号は、電源回路の出力に係わるパラメータであり、たとえば、各電源回路の出力電圧や出力電流である。Ａ／Ｄ変換部３５は、多重化部３４の出力をデジタルデータに変換する。Ａ／Ｄ変換部３５により変換されたデジタルデータは、プロセッサ４１により読み取られる。セグメントコントローラ（ＳＥＧ）３６は、プロセッサ４１からの指示に従って、バッテリ残量等を不図示の表示装置に表示するための信号を出力する。
【００２２】
プロセッサ４１は、ＲＡＭ４３を使用しながらＲＯＭ４２に格納されているプログラムを実行する。プロセッサ４１により実行されるプログラムには、Ｉ／Ｏ部３１、Ａ／Ｄ変換部３２、シリアルＩ／Ｆ部３３、およびＡ／Ｄ変換部３５からのデジタルデータに従ってこの電源装置の動作を制御するための処理手順が記述されている。なお、このプログラムは、図１においてはＲＯＭ領域に格納されているが、書き換えことができるようにしておいてもよい。また、プロセッサ４１として、ＤＳＰ（Digital Signal Processor）を用いてもよい。
【００２３】
上記構成において、プロセッサ４１は、複数の電源回路の投入順番や切断順番を決定するシーケンス制御、バッテリの残量をモニタするバッテリ管理、各電源回路の状態の監視／表示などを実行すると共に、電源回路の出力電圧を一定の値に保持するための制御を実行する。なお、この電源装置は、さらに、クロック信号を生成するクロック生成部４４、タイマ４５、およびこの電源装置の周囲の温度を検出する温度センサ４６を備える。
【００２４】
図２は、電力変換部１２の構成図である。電力変換部１２は、基本的に、図５０に示した従来の電力変換部と同じである。すなわち、電力変換部１２は、ＰＷＭ部１１からの指示に従って制御されるスイッチング素子（図２では、ＭＯＳＦＥＴ）１３、整流用ダイオードＤ、エネルギーを蓄積／放出するためのインダクタＬ、インダクタ電流または出力電流を検出するための抵抗Ｒ、および出力を平滑化するための出力コンデンサＣout を備える。また、電力変換部１２は、ＰＷＭ部１１からのパルス信号を増幅してスイッチング素子１３を駆動するドライバ（駆動回路）１４を備える。なお、上記整流用ダイオードＤをＭＯＳトランジスタ等に置き換えてもよい。この場合、２つのＭＯＳトランジスタは、同時にオン状態にならないように、互いに逆位相のスイッチング制御信号によりオン／オフが行われる。
【００２５】
ＤＣ入力は、たとえば、ＡＣ／ＤＣコンバータまたはＤＣ／ＤＣコンバータにより生成される。また、ＤＣ出力は、負荷（バッテリを含む）に供給される。
上記構成において、スイッチング素子１３がオン状態の期間は、インダクタ電流がランプアップしてゆき、負荷に電流が供給されるとともに、余った電荷は出力コンデンサＣout に蓄積される。一方、スイッチング素子１３がオフ状態の期間は、インダクタ電流がランプダウンしてゆき、必要に応じて出力コンデンサＣout に蓄積されている電荷を放出しながら負荷へ電流を供給する。したがって、電力変換部１２の出力電圧、すなわち電源回路の出力電圧は、スイッチング素子１３のオン時間とオフ時間との比率に応じて変化させることができる。
【００２６】
ところで、スイッチング素子１３のオン／オフ状態は、ＰＷＭ部１１により生成されるパルス信号に従って制御される。本実施例では、パルス信号の「Ｈ」をスイッチング素子１３のオン状態に対応させ、そのパルス信号の「Ｌ」をオフ状態に対応させる。したがって、電源回路の出力電圧は、そのパルス信号の「Ｈ」時間と「Ｌ」時間との比率に従って変化させることができる。
【００２７】
なお、既存のＰＷＭにおいては、一般に、電源回路の出力電圧を制御するためのパラメータとして、スイッチング素子に供給されるパルス信号のデューティが使用される。パルス信号のデューティは、通常、そのパルス信号の周期に対する「Ｈ」の時間の割合として表される。したがって、本実施形態では、パルス信号の周期および「Ｈ」の時間を指定することにより、パルス信号のデューティを指定する。なお、本実施形態では、パルス信号の「Ｈ」をスイッチング素子のオン状態に対応させているので、以下では、パルス信号が「Ｈ」である時間を「オン時間」を呼ぶことがある。すなわち、本実施形態では、パルス信号の周期および「オン時間」を指定することにより、パルス信号のデューティを指定する。
【００２８】
ＰＷＭにおいては、パルス信号の周期が一定であることが一般的である。この場合、パルス信号のデューティは、「オン時間」のみを変化させることにより調整される。ただし、本実施形態の電源装置では、スイッチング素子１２のスイッチング周波数は必ずしも一定ではない。従って、この場合には、パルス信号のデューティは、パルス信号の周期および「オン時間」を動的に指定することにより決定される。なお、スイッチング周波数を変化させる場合においても、スイッチング周波数は無制限に変化させるのではない。このことについては、後述詳しく説明する。
【００２９】
電力変換部１２は、不図示の負荷に制御されたＤＣ電圧を与えると共に、この電源回路の出力に係わるパラメータを多重化部３４へ出力する。この実施例で使用されるパラメータは、出力電圧および出力電流である。出力電圧は、この電源回路の出力端子の電位である。出力電流は、たとえば、電流センサを設けて検出する。電流センサは、たとえば、シャント抵抗で実現可能である。この場合、シャント抵抗の両端の電圧をそのシャント抵抗の抵抗値で割った値が出力電流に相当する。これらのパラメータ（出力電圧および出力電流）は、Ａ／Ｄ変換部３５によりデジタルデータに変換される。そして、プロセッサ４１がそのＡ／Ｄ変換部Ｍ３５の出力を読み込む。
【００３０】
出力電流は、図２に示す抵抗Ｒの両端の各電位をＡ／Ｄ変換部３５を介してプロセッサ４１へ送り、プロセッサ４１が「抵抗Ｒの両端の電位の差／Ｒ」を計算することにより算出してもよい。この方法は、部品数が少なくなるというメリットがある。
【００３１】
なお、以下では、説明を簡単にするために、電力変換部１２が、電源回路の出力電流Ｉout に対応する電圧値を出力するものとする。この出力電流に対応する電圧値は、プロセッサ４１の指示に従ってＡ／Ｄ変換部３５によりデジタルデータに変換され、プロセッサ４１により読み込まれる。
【００３２】
図３は、本実施形態における出力電圧制御について説明する図である。ここでは、図１に示す充電器１０およびＤＣ電源２０−１〜２０−ｎの中の任意の１つの電源回路に着目して説明する。なお、図３においては、出力電圧制御に直接的には関係していない要素については省略している。
【００３３】
演算部５０は、ＲＯＭ４２に格納されている所定のプログラムがプロセッサ４１によって実行されることにより実現され、この電源回路の出力電圧を制御するための信号（データ）を生成する。具体的には、演算部５０は、電力変換部１２の出力に係わるパラメータに基づいて、電力変換部１２のスイッチング素子１３を制御するためのパルス信号のデューティを演算する。本実施形態で使用するパラメータは、この電源回路の出力電圧および出力電流である。
【００３４】
多重化部３４には、電源回路の出力電圧および出力電流、温度センサ４６の出力、および負荷の印加電圧が入力される。プロセッサ４１は、サンプリング周期ごとに多重化部３４に対して選択信号を送る。サンプリング周期は、たとえば、５０μ秒である。多重化部３４は、プロセッサ４１からの選択信号に従って入力信号を選択する。尚、多重化部３４に入力されている信号のうち、「出力電圧」は、各サンプリングにおいて必ず選択され、他の信号は、必要に応じて選択される。
【００３５】
多重部３４の出力は、Ａ／Ｄ変換部３５によりデジタルデータに変換される。そして、プロセッサ４１は、このＡ／Ｄ変換部３５の出力を読み込む。
プロセッサ４１は、Ａ／Ｄ変換部３５からデジタルデータを読み込むと、演算部５０を起動してパルス信号のデューティを演算する。この演算では、「出力電圧」が使用される。ただし、必要に応じて、「出力電流」、「温度」、「負荷への印加電圧」もそのデューティを決定する際の演算に使用される。この演算の方法については後述する。
【００３６】
演算部５０は、スイッチング素子１３に供給するパルス信号のデューティを決定すると、そのデューティに基づいて「オン時間」を算出する。オン時間は、スイッチング素子１３に供給するパルス信号のデューティを「Ｄ」、そのパルス信号の周期を「Ｔs 」とすると、下式により得られる。
【００３７】
Ｔon  ＝  Ｄ／Ｔs
演算部５０により算出された「オン時間Ｔon」は、ＰＷＭ部１１のオン時間レジスタ６２に書き込まれる。
【００３８】
ＰＷＭ部１１は、周期レジスタ６１、オン時間レジスタ６２、タイマ６３、およびパルス生成部６４を備える。周期レジスタ６１は、出力するパルス信号の周期を格納する記憶領域である。このパルス信号の周期は、スイッチング素子１３のスイッチング周期であり、この電源装置の初期設定シーケンスにおいて周期レジスタ６１に書き込まれる。ただし、周期レジスタ６１は、演算部５０により更新可能な構成であってもよい。オン時間レジスタ６２は、演算部５０により算出されたオン時間を格納する記憶領域である。タイマ６３は、生成するパルス信号の立上りエッジまたは立下りエッジからの経過時間を計時する。パルス生成部６４は、タイマ６３を使用し、周期レジスタ６１に格納されている周期およびオン時間レジスタ６２に格納されているオン時間に従ってパルス信号を生成する。
【００３９】
ＰＷＭ部１１の出力は、上述したように、電力変換部１２においてスイッチング素子１３を制御するスイッチング信号として使用される。
図４は、演算部５０の基本構成を示す図である。演算部５０は、参照電圧レジスタ５１、デジタルフィルタ５２、およびパルス幅計算部５３を備える。参照電圧レジスタ５１は、この電源回路が保持すべき出力電圧を指示する値である参照値Ｖref を格納する。たとえば、この電源回路が保持すべき出力電圧を５Ｖとすると、参照値Ｖref は、「５Ｖ」がＡ／Ｄ変換部３５に入力されたならば得られるであろうデジタルデータである。
【００４０】
なお、電源回路の出力電圧は、この参照値Ｖref に一致するようにフィードバック制御される。すなわち、演算部５０は、電源回路の出力電圧Ｖout を参照値Ｖref に一致させるようなデューティ（スイッチング素子１３に供給されるパルス信号のオン時間）を求めて出力する。従って、この参照値Ｖref を変化させると、それに伴って電源回路の出力電圧Ｖout も変化することになる。
【００４１】
デジタルフィルタ５２は、出力電圧Ｖout と参照値Ｖref との差を増幅して出力する。デジタルフィルタ５２は、基本的には、図５０に示した従来の電源装置において使用されていたアンプ５２３の特性（特に、Ｇ−Φ特性）をそのままインプリメントするように設計する。パルス幅計算部５３は、デジタルフィルタ５２の出力に基づいて「オン時間Ｔon」を算出する。このオン時間は、スイッチング素子１３のスイッチング周期内においてそのスイッチング素子１３をオン状態にする時間である。パルス幅計算部５３は、このオン時間をＰＷＭ部１１のオン時間レジスタ６２に書き込む。
【００４２】
ここで、演算部５０の実現方法について説明する。デジタルフィルタ５２は、上述したように、基本的には、図５０に示した従来の電源装置において使用されていたアンプ５２３の特性（特に、Ｇ−Φ特性）をそのままインプリメントするように設計する。従来の電源装置において使用されていたアンプ５２３の具体的な回路の一例を図５(a) に示す。このアナログアンプの伝達関数は、下式の通りである。
【００４３】
【数１】
0003702091.tif 000002
【００４４】
デジタルフィルタとしては、例えば、ＦＩＲ（finite impulse response ）フィルタおよびＩＩＲ（infinite impulse response ）フィルタが広く知られている。デジタルフィルタ５２は、いずれのデジタルフィルタを用いても実現できるが、この実施例では、ＩＩＲフィルタを用いるものとする。
【００４５】
アナログアンプ（アナログフィルタ）の特性をそのままＩＩＲフィルタに持たせるためには、ｓ−ｚ変換を用いる。ｓ−ｚ変換は、ｓ領域におけるアナログフィルタの伝達関数Ｇ(s) をｚ領域へ変換する方法である。
【００４６】
ＩＩＲを用いて作成した図５(a) に示すアンプ（アナログフィルタ）と等価なデジタルフィルタを図５(b) に示す。このデジタルフィルタは、加算器７１、係数乗算器７２〜７４、および単位遅延素子７５〜７６を有する。図５(a) に示すアナログアンプを図５(b) に示すデジタルフィルタに置き換える方法は既知であるが、以下に示しておく。
【００４７】
ｚ領域における伝達関数は、以下の通りである。
【００４８】
【数２】
0003702091.tif 000003
【００４９】
上記(1) 式、および(2) 式により、以下が得られる。
【００５０】
【数３】
0003702091.tif 000004
【００５１】
上記(3) 式により、図５(b) に示す構成が得られる。また、係数乗算器７２〜７４に設定される係数は、それぞれ上記(4) 式〜(6) 式により表される。
上記(3) 式（(4) 式〜(6) 式を含む）は、ソフトウェアプログラム内に記述され、プロセッサ４１がそのプログラムを実行することによりデジタルフィルタ５２が実現される。このように、本実施形態では、従来の電源装置において使用されていたアナログアンプの動作および特性をソフトウェアプログラムで記述し、そのプログラムを実行することによってそのアナログアンプと同じ動作を提供する。したがって、アナログアンプの特性を変更する際には、そのプログラムを書き換えるだけでよいので簡単である。
【００５２】
図６は、演算部５０の動作を説明するフローチャートである。ここでは、図３に係わる説明と同様に、充電器１０およびＤＣ電源２０−１〜２０−ｎの中の任意の１つの電源回路に着目して説明する。また、参照値Ｖref は参照電圧レジスタ５１に格納されているものとする。なお、このフローチャートの処理は、タイマ割込等により非常に短い時間間隔（例えば、５０μ秒）ごとに実行される。
【００５３】
ステップＳ１では、出力電圧Ｖout を取得する。具体的には、まず、プロセッサ４１が、電源回路の出力電圧Ｖout を選択する旨を多重化部３４に通知する。多重化部３４には、電源回路の出力電圧Ｖout 、図２に示す電圧Ｖs 、負荷の入力端子の印加電圧、温度センサ４６の出力信号が入力されている。多重化部３４は、上記プロセッサ４１からの通知に従って、電源回路の出力電圧をＡ／Ｄ変換部３５へ出力する。そして、プロセッサ４１が、このＡ／Ｄ変換部３５による変換結果であるデジタルデータ（出力電圧Ｖout ）を読み込む。
【００５４】
ステップＳ２では、参照電圧レジスタ５１から参照値Ｖref を取得する。ステップＳ３では、ステップＳ１で取得した出力電圧Ｖout とステップＳ２で取得した参照値Ｖref との差を算出する。そして、ステップＳ４において、デジタルフィルタ演算を実行する。この処理は、ステップＳ３の算出結果を図５(b) に示したデジタルフィルタに入力する処理である。具体的には、ステップＳ３の算出結果を上記(3) 式に代入する演算である。
【００５５】
ステップＳ５では、デジタルフィルタ演算の結果に基づいて、ＰＷＭ部１１において生成するパルス信号のデューティを算出する。ここで、パルス信号のデューティについて図７を参照しながら簡単に説明しておく。
【００５６】
パルス信号は、アナログ回路においては、一般に、三角波を用いて生成することが多い。三角波を用いるとすると、ステップＳ５は、三角波のレベルとデジタルフィルタ演算の結果とを比較する処理に相当する。この場合、デジタルフィルタ５２の出力をＶamp 、三角波の周期をＴ、三角波の最大値をＶmax とすると、生成されるパルス信号のデューティは下記の式で表される。
【００５７】
Ｄ  ＝  Ｔon／Ｔ  ＝  （Ｖmax −Ｖamp ）／Ｖmax         ・・・(7)
したがって、本実施形態では、三角波の最大値Ｖmax を予め設定しておき、デジタルフィルタ５２の出力を上記(5) 式に代入することにより、パルス信号のデューティを得る。
【００５８】
ステップＳ６では、ステップＳ５で求めたデューティが予め決められている最大設定値以下であるか否かを調べる。ステップＳ５で求めたデューティが予め決められている最大設定値以下であれば、ステップＳ７において、その算出したデューティを用いて上記(7) 式に従ってオン時間Ｔonを求める。すなわち、Ｔon＝Ｄ・Ｔを演算する。一方、ステップＳ５で求めたデューティが予め決められている最大設定値よりも大きかった場合には、ステップＳ８において、ステップＳ５で求めたデューティＤの代わりに最大設定値Ｄmax を用いてオン時間Ｔonを求める。すなわち、Ｔon＝Ｄmax ・Ｔを演算する。
【００５９】
ステップＳ９では、上記ステップＳ７またはＳ８において算出されたオン時間をＰＷＭ部１１のオン時間レジスタ６２に書き込む。
上記ステップＳ１〜Ｓ９は、非常に短い時間間隔ごとに繰り返し実行される。このため、オン時間レジスタ６２には、電源回路の出力電圧に概ねリアルタイムに対応した「オン時間」が常に書き込まれることになる。また、上記処理は、複数の電源回路に対してサイクリックに実行され、各演算結果は、対応するＰＷＭ部１１のオン時間レジスタ６２に書き込まれる。
【００６０】
図８(a) は、パルス生成部６４の動作を説明するフローチャートである。ステップＳ１１では、タイマ６３を起動する。ステップＳ１２では、そのタイマ起動と同時にＰＷＭ部１１の出力を「Ｌ」から「Ｈ」に切り換える。ステップＳ１３およびＳ１４では、タイマ６３を起動した時からの経過時間がオン時間レジスタ６２に格納されているオン時間Ｔonに達するまで、ＰＷＭ部１１の出力を「Ｈ」に保持する。
【００６１】
ステップＳ１１のタイマ起動からの経過時間がオン時間Ｔonに達すると、ステップＳ１５において、ＰＷＭ部１１の出力を「Ｈ」から「Ｌ」に切り換える。ステップＳ１６およびＳ１７では、タイマ６３を起動した時からの経過時間が周期レジスタ６１に格納されている周期Ｔに達するまでの間、ＰＷＭ部１１の出力を「Ｌ」に保持する。そして、ステップＳ１１のタイマ起動からの経過時間が周期Ｔに達すると、ステップＳ１１に戻ってタイマ６３を再起動する。
【００６２】
上記処理を繰り返し実行することにより、図８(b) に示すパルス信号が生成されることになる。そして、このパルス信号に従って、電力変換部１２のスイッチング素子１３が制御される。
【００６３】
本実施形態の電源装置は、上述したように、スイッチング素子１３を制御するためのパルス信号をソフトウェア処理により生成する。従って、プロセッサ４１に実行させるプログラムを書き換えるだけで、各電源回路の出力電圧の設定、スイッチング素子１３のスイッチング周波数、応答特性などを容易に変更できる。たとえば、出力電圧の設定は、参照値Ｖref の設定により決めることができる。また、スイッチング周波数は、図７(a) に示した三角波の周波数により決まる。さらに、応答特性は、図５(b) に示したデジタルフィルタの係数により変更可能である。
【００６４】
このように、本実施形態の電源装置は、従来の電源装置のアナログ部の機能を演算部５０およびＰＷＭ部１１により実行させるので、回路規模が小さくなる。また、本実施形態では、従来の電源装置のアナログ部をソフトウェアプログラムで記述した構成である。したがって、従来のアナログ回路により提供されていた機能を変更する必要が生じた場合であっても、プログラムを書き換えるだけで簡単に対処できる。
【００６５】
次に、本発明の電源装置に直接的に係わる動作について説明する。本発明の電源装置は、図１〜図８を参照しながら説明した構成を前提とし、演算部５０の動作により、すなわちプロセッサ４１に実行させるプログラムにより、その特性や仕様を柔軟に変化させることができる。以下では、３つの実施例を採り上げて説明する。
第１の実施例
第１の実施例は、電圧の精度を向上させる技術に係わる。特に、電源装置の出力電圧の精度を向上させる技術、および負荷に印加される電圧の精度を向上させる技術に係わる。
【００６６】
本実施形態の電源装置は、上述したように、電源回路の出力端子の電圧をフィードバック信号として使用しながら、出力電圧Ｖout を一定の値に保持する。したがって、電源回路の出力端子の電圧は、正確に制御できる。
【００６７】
ところが、電源装置と負荷との間は、通常、回路基板上に形成される配線パターンやリード線などの導体（以下、「配線パターン」と呼ぶ）で接続される。配線パターンは、良導体ではあるが、抵抗値は０ではない。すなわち、図９に示すように、電源回路と負荷との間には、配線パターンによる抵抗が存在する。そして、配線パターンに電流が流れると、電圧降下が生じる。従って、負荷の入力端子に印加される電圧Ｖloadは、電源装置の出力端子の電圧Ｖout よりもその電圧降下の分だけ低くなってしまう。
【００６８】
配線パターンにおける電圧降下は、配線パターンの抵抗を「Ｒp 」、電源装置の出力電流を「Ｉout 」とすると、以下のようになる。
Ｖout −Ｖload  ＝  Ｉout ・Ｒp
このように、配線パターンにおける電圧降下は、電源回路の出力電流に依存して変化する。
【００６９】
本実施形態の電源回路は、このことを考慮し、電源回路の出力電流が変化した場合であっても負荷の入力端子に印加される電圧を一定の値に保持する機能を備える。具体的には、下式を満たすように、出力電圧Ｖout を制御する機能を提供する。
【００７０】
Ｖout   ＝  Ｖload＋Ｉout ・Ｒp
ここで、「Ｖload」は、負荷が要求する電圧であり、固定値である。
図１０は、第１の実施例を実現するための演算部のブロック図である。第１の実施例の演算部は、上述した参照電圧レジスタ５１、デジタルフィルタ５２、パルス幅計算部５３に加え、参照値演算部８１を備える。参照値演算部８１は、プロセッサ４１が所定のプログラムを実行することにより実現される。従って、そのプログラムを書き換えることにより、参照値を演算する方法として、様々なバリエーションが得られる。以下、そのうちのいくつかを示す。
【００７１】
図１１は、出力電流と参照値との対応関係を格納する参照値テーブルの一例である。ここでは、負荷が要求する電圧が５．０ボルトであり、また、電源装置と負荷との間の配線パターンの抵抗が０．０１オームであるものとしている。
【００７２】
図１２は、第１の実施例における演算部の動作を説明するフローチャートである。このフローチャートの処理は、タイマ割込などにより、所定時間（例えば、５０μ秒）ごとに繰り返し実行される。また、このフローチャートの処理は、図６に示した演算部５０の基本動作のフローチャートに対して、ステップＳ２２〜Ｓ２５が加えられたものである。
【００７３】
ステップＳ２１は、図６のステップＳ１と同様に、電源回路の出力電圧Ｖout を取得する。ステップＳ２２では、電源回路の出力電流Ｉout を取得する。これらのステップは、具体的には、それぞれ、多重化部３４に対する選択指示を送出する処理、およびその選択指示に続いてＡ／Ｄ変換部３５の出力を読み込む処理を含む。ステップＳ２３およびＳ２４では、ステップＳ２２で取得した出力電流Ｉout をキーとして図１１に示した参照値テーブルをサーチし、その出力電流に対応する参照値を取得する。例えば、ステップＳ２２で取得した出力電流Ｉout が「０．１アンペア」であった場合には、参照値Ｖref として「５．００１」が得られる。
【００７４】
ステップＳ２５では、ステップＳ２４で取得した参照値Ｖref を用いて、図１０に示す参照電圧レジスタ８１を更新する。このことにより、参照電圧レジスタ８１には、電源回路の出力電流に対応する参照値が書き込まれる。
【００７５】
ステップＳ２６〜Ｓ２９の処理は、基本的に、図６に示したステップＳ２〜Ｓ９と同じである。すなわち、デジタルフィルタ５２を用いて出力電圧Ｖout と参照値Ｖref との差を増幅し、そのデジタルフィルタ５２の出力に基づいてオン時間を算出する。そして、算出されたオン時間は、オン時間レジスタ６２に書き込まれる。なお、ＰＷＭ部１１がオン時間レジスタ６２に書き込まれているオン時間に基づくパルス信号を生成する処理は、上述した通りである。
【００７６】
本実施形態の電源装置は、フィードバック系であり、出力電圧Ｖout は、参照値Ｖref に一致するように制御される。したがって、たとえば、出力電流Ｉout が０．１アンペアであった場合には、電源回路の出力電圧Ｖout は５．００１ボルトに制御される。この場合、電源装置と負荷とを接続する配線パターンにおける電圧降下は、０．００１ボルトになるので、負荷に入力端子には、５．０００ボルトが印加される。
【００７７】
なお、図１２に示す処理において、参照値Ｖref を更新する処理（ステップＳ２２〜Ｓ２５）は、必ずしも毎回実行する必要はない。例えば、出力電圧Ｖout に基づいてオン時間を算出する処理を所定回実行するごとに参照値Ｖref を更新するようにしてもよい。
【００７８】
図１３は、参照値Ｖref を更新する頻度を少なくした場合のフローチャートである。この場合、オン時間を算出する処理を実行した回数をカウントするカウンタを設ける。そして、そのカウント値が所定回数ｎに達っした場合にのみステップＳ２２〜Ｓ２５の処理を実行する。
【００７９】
上記実施例の電源装置は、図１１に示す参照値テーブルを設け、検出した出力電流に対応する参照値を取得する構成であるが、参照値テーブルを設けることなく、出力電流を検出する毎に参照値を計算する構成であってもよい。
【００８０】
図１４は、計算により参照値を求める方法を説明するフローチャートである。この処理では、図１２に示すステップＳ２３およびＳ２４に代わりに、ステップＳ３１が実行される。ステップＳ３１は、ステップＳ２２で取得した出力電流Ｉout を使用して参照値Ｖref を算出する。ステップＳ３１では、下式の演算が実行される。ここでは、負荷が要求する電流が５．０ボルト、配線パターンの抵抗値が０．０１オームであるものとしている。
【００８１】
Ｖref   ＝  Ｖload＋Ｉout ・Ｒp
＝  5.0 ＋0.01・Ｉout
上記図１２〜図１４に示した実施例では、電源装置と負荷との間の配線パターンの抵抗値が一定であるものとして参照値を求めている。しかしながら、配線パターンの抵抗値は、温度等に依存して変化する。よって、負荷に印加する電圧の精度をより高めるためには、温度変化を考慮する必要がある。
【００８２】
図１５は、配線パターンの抵抗値の変化を考慮しながらパルス信号のオン時間を算出する処理のフローチャートである。この処理は、図１４に示すフローチャートの処理にステップＳ４１およびＳ４２を追加したものである。
【００８３】
ステップＳ４１では、負荷に印加されている電圧Ｖloadを取得する。このステップは、具体的には、多重化部３４に対する選択指示を送出する処理、およびその選択指示に続いてＡ／Ｄ変換部３５の出力を読み込む処理を含む。
【００８４】
ステップＳ４２では、ステップＳ２１、Ｓ２２およびＳ４１でそれぞれ取得した出力電圧Ｖout 、出力電流Ｉout 、および負荷への印加電圧Ｖp に基づいて、配線パターンの抵抗Ｒp を算出する。具体的には、下式の演算を実行する。
【００８５】
Ｒp ＝（Ｖout −Ｖp ）／Ｉout
続いて、ステップＳ３１では、ステップＳ２２で検出した出力電流Ｉout およびステップＳ４２で算出した配線パターンの抵抗値Ｒp を使用して参照値Ｖref を求める。以降の処理は、上述した通りである。
【００８６】
なお、ステップＳ４１およびＳ４２の処理は、頻繁に行う必要はない。すなわち、ステップＳ４１およびＳ４２は、配線パターンの抵抗値を補正するために設けられた処理であるが、この抵抗値は、温度などに依存して変化するので、短時間に大きく変化することはない。したがって、ステップＳ４１およびＳ４２の処理は、たとえば、数秒ごとに実行すればよい。
【００８７】
上記図１５に示す例では、負荷の入力端子に印加されている電位を検出する構成であるが、これは、従来のリモートセンスとは以下の点で異なる。すなわち、従来のリモートセンスでは、負荷の入力端子に印加されている電位をそのままフィードバック信号として使用する。この場合、配線パターンのインダクタンスおよび負荷コンデンサにより２次フィルタが構成され、電源装置の出力端子の電位をフィードバック信号として使用する場合と比べて、位相遅れが発生し、発振が生じる可能性が高かった。このため、従来のリモートセンスでは、このような発振を回避するために、たとえば、低周波領域において、電圧誤差増幅器（図５０に示すアンプ５２３）のゲインを小さくしていた。
【００８８】
これに対して、本実施例の電源装置では、負荷の入力端子に印加されている電位は、フィードバック信号として使用されるのではなく、配線パターンの抵抗値を決定するために使用される。換言すれば、上記図１５のステップＳ４１およびＳ４２を実行する頻度を、パルス信号のオン時間を算出する処理を実行する頻度よりも低くすることにより、負荷への印加電圧がフィードバック信号とならないようにしている。このことにより、発振が起こることを防いでいる。
【００８９】
上記図１５に示す例では、電源装置の出力端子および負荷の入力端子に印加されている電圧を検出することにより、配線パターンの抵抗値を得ている。次に示す実施例では、電源装置の周辺の温度を測定することにより、配線パターンの抵抗値を推定する。
【００９０】
図１６は、検出した温度に基づいて配線パターンの抵抗値を推測する場合の演算部の動作のフローチャートである。この処理は、図１５のフローチャートのステップＳ４１およびＳ４２の代わりの、ステップＳ５１およびＳ５２を実行するものである。
【００９１】
ステップＳ５１は、温度センサ４６によって検出された電源装置の周囲の温度データを取得する。このステップは、具体的には、多重化部３４に対する選択指示を送出する処理、およびその選択指示に続いてＡ／Ｄ変換部３５の出力を読み込む処理を含む。ステップＳ５２では、下式の演算を実行する。
【００９２】
Ｒp ＝Ｒo ＋ρ（Ｔ0 −Ｔ）
ここで、「Ｔ0 」は、基準温度であり、たとえば、２０℃である。「Ｔ」は、電源装置の周囲の温度である。「Ｒ0 」は、基準温度における配線パターンの抵抗値である。「ρ」配線パターンの温度依存係数であり、配線パターンの材料により決まる。
【００９３】
続いて、ステップＳ３１において、ステップＳ２２で検出した出力電流Ｉout およびステップＳ４２で算出した配線パターンの抵抗値Ｒp を使用して参照値Ｖref を求める。以降の処理は、上述した通りである。
【００９４】
このように、図１６に示す実施例では、負荷の入力端子に印加されている電圧を検出することなく、実質的にリモートセンスと同様に効果が得られる。なお、図１６の実施例のバリエーションとして、出力電圧Ｉout と温度との組合せに対して参照値Ｖref を予め算出しておき、図１７に示すように、その算出結果を予めテーブルに格納しておいてもよい。この場合、図１６のステップＳ５２およびＳ３１の代わりに、検出した出力電圧Ｉout と温度との組合せをキーとしてこのテーブルをサーチする処理を実行すれば、参照値Ｖref が得られる。
【００９５】
本実施例の電源装置において、その電圧の精度をさらに向上させるためには、Ａ／Ｄ変換部３５の温度依存性を補償することが必要になってくる。
Ａ／Ｄ変換器は、一般に、入力電圧に対応するデジタルデータを出力するが、この対応関係は、温度に依存して変化する。例えば、図１８(a) に示すように、温度Ｔo では、「５．００ボルト」が入力されたときにデジタルデータ「００１０００００」が出力され、温度Ｔ1 では、「４．９０ボルト」が入力されたときにデジタルデータ「００１０００００」が出力される。
【００９６】
ところで、Ａ／Ｄ変換部３５の電源回路の出力電圧Ｖout が入力されたときには、その出力は、図４に示すデジタルフィルタ５２に入力される。したがって、Ａ／Ｄ変換部３５の温度依存性を補償するためには、デジタルフィルタ５２において、Ａ／Ｄ変換部３５から入力されるデータを補償すればよい。たとえば、デジタルフィルタ５２において、温度Ｔo においてデジタルデータ「００１０００００」が入力されたときには、そのデータが「５．００ボルト」に相当するものとみなし、温度Ｔ1 においてデジタルデータ「００１０００００」が入力されたときには、そのデータが「４．９０ボルト」に相当するものとみなすようにすればよい。
【００９７】
本実施例の電源装置では、この機能を実現するために、参照電圧レジスタ５１に設定する参照値Ｖref を温度に依存して変化させる。具体的には、図１８(b) に示すような温度補償テーブルを設ける。この温度補償テーブルには、予め調べておいたＡ／Ｄ変換部３５の温度依存性を格納しておく。あるいは、電源装置の周囲の温度を検出する毎に、下式の演算を実行して参照値Ｖref を算出する。
【００９８】
Ｖref ＝5.00−（Ｔo −Ｔair ）×ｋ
この式では、電源回路が保持すべき出力電圧が５ボルトであるものとしている。また、Ｔ0 は基準温度であり、ｋは温度係数である。図１８(b) に示す例では、Ｔ0 ＝２０℃、ｋ＝０．００５ボルト／℃である。
【００９９】
図１９は、Ａ／Ｄ変換部３５の温度依存性を補償しながらオン時間を算出する処理のフローチャートである。この処理は、オン時間を算出する処理に対してステップＳ６１〜Ｓ６４を追加したものである。ただし、ステップＳ６１〜Ｓ６４は、図１３を参照しながら説明したように、その実行頻度を減らしてもよい。
【０１００】
ステップＳ６１では、温度データを取得する。ステップＳ６２では、温度補償テーブルが設けられているか否かを調べる。温度補償テーブルが設けられている場合には、ステップＳ６３において、ステップＳ６１で取得した温度データをキーとしてその温度補償テーブルをサーチし、参照値Ｖref を得る。一方、温度補償テーブルが設けられていない場合には、ステップＳ６４において、ステップＳ６１で取得した温度データを使用して参照値Ｖref を算出する。そして、ステップＳ２５において、ステップＳ６３またはＳ６４で得た参照値Ｖref を用いて参照電圧レジスタ５１を更新する。以降の処理は、上述した通りである。
【０１０１】
このように、第１実施例では、電源装置と配線パターンの抵抗値やＡ／Ｄ変換器の特性などに応じて、スイッチング素子へ供給するパルス信号のデューティを決定する際の基準値を変化させる。このことにより、温度依存性などが補償されたより精度の高い電圧が得られる。
第２の実施例
第２の実施例は、出力電圧の立上り特性、および立下り特性を設定する技術に係わる。
【０１０２】
図２０(a) は、既存の電源装置をスイッチオンした際の出力電圧の立上り特性を示す図である。既存の電源装置において、出力電圧の立上り時間を単純に短くすると、良く知られているようにオーバーシュートが発生する。このようなオーバーシュートを回避するためには、Ｃ−Ｒ回路等を用いて電圧波形を緩やかに立ち上げる。
【０１０３】
ところが、近年、半導体素子の主流となっているＣＭＯＳ素子は、印加電圧の立上り速度（dv/dt ）が遅いと、その閾値レベル付近において短絡等が発生する恐れがある。
【０１０４】
これらの問題を解決するためには、出力電圧が、図２０(b) または図２０(c) に示すように、以下の２つの条件を満たせばよい。
(1) ＣＭＯＳの閾値レベル付近では、立上り速度が速い
(2) ＣＭＯＳの要求する電圧に達する直前では、立上り速度が遅い
以下の示す実施例の電源装置は、電源回路の出力電圧Ｖout が参照値Ｖref に追随して変化することを利用し、参照値Ｖref を図２０(b) または図２０(c) に示すように変化させることにより、出力電圧Ｖout が上記２つの条件を満たすように構成されている。
【０１０５】
図２１は、出力電圧の立上り時に参照値を更新する処理のフローチャートである。また、図２２は、図２１に示すフローチャートの処理により得られる参照値を示す図である。なお、図２１に示すフローチャートの処理は、図１０に示す参照値演算部８１により実行される。また、この処理は、電源装置に対して「スイッチオン」の指示が入力されたことをトリガとして開始される。
【０１０６】
図２１および図２２において、時間Ｔ2 は、時間Ｔ1 および時間Ｔ3 と比べて小さい。時間Ｔ1 〜Ｔ3 は、それぞれ、たとえば、５ｍ秒、１ｍ秒、５ｍ秒である。電圧Ｖ3 は、負荷（ここでは、ＣＭＯＳ素子）が要求する電圧である。ＣＭＯＳ素子の閾値電圧は、電圧Ｖ1 と電圧Ｖ2 との間である。電圧Ｖ1 〜電圧Ｖ3 は、それぞれ、例えば、１．５ボルト、３．５ボルト、５．０ボルトである。また、「Ｖadd 」は、参照値Ｖref を更新する際に加算される値である。
【０１０７】
ステップＳ７１では、まず、タイマが起動される。ステップＳ７２〜Ｓ７５では、出力電圧Ｖout が電圧Ｖ1 に達するまでの間、時間Ｔ1 が経過するごとに参照値Ｖref に加算値Ｖadd が加算される。即ち、ステップＳ７１またはＳ７３によるタイマ起動からの時間経過がＴ1 に達すると、ステップＳ７３においてタイマが再起動され、さらにステップＳ７４において参照値Ｖref に加算値Ｖadd が加算される。そして、このステップＳ７４により得られた参照値Ｖref により参照電圧レジスタ５１が更新される。続いて、ステップＳ７５において、出力電圧Ｖout が電圧Ｖ1 を越えたか否かを調べる。出力電圧Ｖout が電圧Ｖ1 以下であれば、ステップＳ７２に戻る。一方、出力電圧Ｖout が電圧Ｖ1 を越えていた場合には、ステップＳ７６に進む。
【０１０８】
ステップＳ７６〜Ｓ７９は、基本的には、ステップＳ７２〜Ｓ７５と同じである。ただし、ステップＳ７６〜Ｓ７９では、出力電圧Ｖout が電圧Ｖ2 に達するまでの間、時間Ｔ2 が経過する毎に参照値Ｖref に加算値Ｖadd が加算される。ここで、時間Ｔ2 は、時間Ｔ1 よりも短い。したがって、出力電圧Ｖout が電圧Ｖ1 と電圧Ｖ2 との間の期間は、参照値Ｖref は急速に大きくなり、これに追随して出力電圧Ｖout も速く上昇する。
【０１０９】
ステップＳ８０〜Ｓ８３も、基本的には、ステップＳ７２〜Ｓ７５と同じである。ただし、ステップＳ８０〜Ｓ８３では、出力電圧Ｖout が電圧Ｖ3 に達するまでの間、時間Ｔ3 が経過する毎に参照値Ｖref に加算値Ｖadd が加算される。ここで、時間Ｔ3 は、比較的大きな値である。したがって、出力電圧Ｖout が電圧Ｖ2 と電圧Ｖ3 との間の期間は、参照値Ｖref はゆっくりと増加し、これに追随して出力電圧Ｖout もゆっくりと上昇する。なお、出力電圧Ｖout が電圧Ｖ3 に達すると、参照電圧レジスタ５１には、「電圧Ｖ3 」が書き込まれる。
【０１１０】
このように、本実施例の電源装置によれば、立上り時の出力電圧は、ＣＭＯＳの閾値レベル付近で急速に上昇し、ＣＭＯＳが要求する電圧に近傍ではゆっくりと上昇する。このため、オーバーシュートを抑えつつ、ＣＭＯＳの短絡等を防ぐことができる。また、図２２において、時間Ｔ2 を小さくすることにより、従来の電源装置と比べて、トータル立上り時間が短くなる。この効果は、時間Ｔ2 だけでなく、時間Ｔ1 も同様に小さい値を設定することにより、より顕著になる。時間Ｔ1 を時間Ｔ2 と同じ程度に設定した場合には、電源回路の出力電圧の立上り特性は、図２０(c) に示すようになる。
【０１１１】
なお、図２１のフローチャートの処理において、ステップＳ７２、Ｓ７６およびＳ８０は、たとえば、タイマ割込の検出である。この場合、ステップＳ７３〜Ｓ７５、ステップＳ７７〜Ｓ７９、およびステップＳ８１〜Ｓ８３の各処理は、それぞれその割込によって実行される。
【０１１２】
また、プロセッサ４１は、図２１に示すフローチャートの処理と、図６に示したフローチャートの処理とを並列に実行する。したがって、図６に示すフローチャートに従ってパルス信号のオン時間を算出する際、その参照値Ｖref は図２１に示すフローチャートに従って変化してゆき、電源回路の出力電圧Ｖout は、その参照値Ｖref に追随して変化してゆくので、図２０(b) に示すような立上りパターンが得られる。
【０１１３】
上記図２１および図２２に示した例では、加算値を一定に保ったまま参照値を更新する周期を変化させることによって図２０(b) に示すような特性を得ていたが、他の方法であったもよい。
【０１１４】
図２３は、出力電圧の立上り時に参照値を更新する処理の他の方法のフローチャートである。また、図２４は、図２３に示すフローチャートの処理により得られる参照値を示す図である。なお、図２３に示すフローチャートの処理は、所定間隔Ｔx ごとに発生する割込により実行される。また、電圧Ｖ1 〜Ｖ3 については、図２１および図２２の場合と同じであるものとする。また、参照値Ｖref の初期値が「０」であるものとする。
【０１１５】
ステップＳ９１では、電源回路の出力電圧Ｖout が電圧Ｖ1 に達したか否かを調べる。出力電圧Ｖout が電圧Ｖ1 未満であれば、ステップＳ９２において、参照値Ｖref に加算値Ｖadd1を加える。一方、出力電圧Ｖout が電圧Ｖ1 以上であれば、ステップＳ９３へ進む。
【０１１６】
同様に、ステップＳ９３では、電源回路の出力電圧Ｖout が電圧Ｖ2 に達したか否かを調べる。出力電圧Ｖout が電圧Ｖ2 未満であれば、ステップＳ９４において、参照値Ｖref に加算値Ｖadd2を加える。一方、出力電圧Ｖout が電圧Ｖ2 以上であれば、ステップＳ９５へ進む。
【０１１７】
さらに同様に、ステップＳ９５では、電源回路の出力電圧Ｖout が電圧Ｖ3 に達したか否かを調べる。出力電圧Ｖout が電圧Ｖ3 未満であれば、ステップＳ９６において、参照値Ｖref に加算値Ｖadd3を加える。一方、出力電圧Ｖout が電圧Ｖ3 に達していれば、ステップＳ９７へ進む。ステップＳ９７では、参照値Ｖref に電圧Ｖ3 を設定する。
【０１１８】
上記処理において、加算値Ｖadd2として大きな値を使用し、加算値Ｖadd3として小さな値を使用すれば、電源装置の出力電圧の立上り特性は、図２０(b) または図２０(c) に示すようになる。
【０１１９】
なお、図２１に示す処理と、図２３に示す処理とを組み合わせるようにしてもよい。すなわち、ＣＭＯＳの閾値レベルの近傍において、上記加算値を大きくするとともに、参照値Ｖref を更新する周期を短くするようにしてもよい。参照値を更新する方法は、プログラムの変更により容易に実現される。
【０１２０】
図２０〜図２４においては、出力電圧の立上りについて説明したが、出力電圧の立下りについても同様である。本実施例の電源装置の出力電圧の立下りパターンの例を図２５(a) および図２５(b) に示す。また、図２５に示す立下りパターンを得るための処理のフローチャートを図２６および図２７に示す。なお、図２６および図２７に示すフローチャートの動作は、それぞれ基本的に図２１および図２３に示したフローチャートの動作と同じなので、ここではその説明を省略する。
【０１２１】
次に、複数の電源回路を備える電源装置において、それらの電源回路を所定の順番で立ち上げるシーケンスまたは切断するシーケンスについて説明する。
本実施形態の電源装置は、図１に示したように、複数の電源回路を備える。以下では、３つの電源回路（２０−１〜２０−３）が存在するものとする。電源回路２０−１〜２０−３が保持すべき出力電圧は、それぞれ２ボルト、３ボルト、及び４ボルトである。また、これらの電源回路は、図２８に示すように、電源回路２０−１、電源回路２０−２、電源回路２０−３という順番で立ち上げられ、電源回路２０−３、電源回路２０−２、電源回路２０−１という順番で切断される。
【０１２２】
図２９は、電源の立上げシーケンスまたは切断シーケンスにおいて使用される機能を説明する図である。参照値演算部９１は、プロセッサ４１が所定のプログラムを実行することによって実現され、電源回路２０−１〜２０−３の各出力電圧を規定する参照値を生成する。参照値演算用レジスタ９２は、電源回路２０−１〜２０−３のための参照値Ｖref1〜Ｖref3を算出するために使用する記憶領域である。参照電圧レジスタ９３−１〜９３−３は、それぞれ電源回路２０−１〜２０−３のための参照値Ｖref1〜Ｖref3をそれぞれ格納する。参照値Ｖref1〜Ｖref3は、それぞれデジタルフィルタ９４−１〜９４−３により使用される。尚、デジタルフィルタ９４−１〜９４−３は、図４に示したデジタルフィルタ５２に相当し、上述したように、プロセッサ４１が所定のプログラムを実行することによって実現される。
【０１２３】
図３０は、複数の電源回路の立上げ時における参照値を算出する処理のフローチャートである。この処理は、参照値演算部９１により実行される。また、この処理は、所定間隔ごとにタイマ割込等によって実行されるものとする。なお、参照値Ｖref の初期値は「０」であるものとする。
【０１２４】
ステップＳ１０１では、参照値演算用レジスタ９２から参照値Ｖref を取り出し、加算値を加える。ここでは、「０．０２５ボルト」を加算する。そして、この加算結果を用いて参照値演算用レジスタ９２を更新する。ステップＳ１０２では、参照値Ｖref が、電源回路２０−１が保持すべき出力電圧に達したか否かを調べる。すなわち、参照値Ｖref が「２」に達したか否かを調べる。
【０１２５】
参照値Ｖref が「２」に達していなければ、ステップＳ１０３において、参照電圧レジスタ９３−１〜９３−３を以下のように更新する。尚、参照値Ｖref1〜Ｖref3が負の値となった場合は、対応するレジスタに「０」が書き込まれる。
【０１２６】
Ｖref1＝Ｖref ；  Ｖref2＝Ｖref −１；  Ｖref3＝Ｖref −２
参照値Ｖref が「２」に達していれば、ステップＳ１０４へ進む。ステップＳ１０４では、参照値Ｖref が、電源回路２０−２が保持すべき出力電圧に「１」を加えた値に達したか否かを調べる。すなわち、参照値Ｖref が「４」に達したか否かを調べる。
【０１２７】
参照値Ｖref が「２」と「４」との間であれば、ステップＳ１０５において、参照電圧レジスタ９３−１〜９３−３を以下のように更新する。
Ｖref1＝２；  Ｖref2＝Ｖref −１；  Ｖref3＝Ｖref −２
参照値Ｖref が「４」に達していれば、ステップＳ１０６へ進む。ステップＳ１０６では、参照値Ｖref が、電源回路２０−３が保持すべき出力電圧に「２」を加えた値に達したか否かを調べる。すなわち、参照値Ｖref が「６」に達したか否かを調べる。
【０１２８】
参照値Ｖref が「４」と「６」との間であれば、ステップＳ１０７において、参照電圧レジスタ９３−１〜９３−３を以下のように更新する。
Ｖref1＝２；  Ｖref2＝３；  Ｖref3＝Ｖref −２
さらに、参照値Ｖref が「６」に達していれば、ステップＳ１０８へ進む。ステップＳ１０８では、参照電圧レジスタ９３−１〜９３−３に以下の値を書き込む。
【０１２９】
Ｖref1＝２；  Ｖref2＝３；  Ｖref3＝Ｖref −４
以降、参照電圧レジスタ９３−１〜９３−３は、電源装置が切断シーケンスを開始するまで書き込まれている参照値を保持する。
【０１３０】
上記実施例では、参照値Ｖref1は、立上げシーケンスが開始されると、「２」に達するまで一定の速度で上昇してゆく。また、参照値Ｖref2は、参照値Ｖref1が「１」に達した時点から一定速度で上昇し、さらに、参照値Ｖref3は、参照値Ｖref1が「２」に達した時点から一定速度で上昇してゆく。そして、各電源回路２０−１〜２０−３の出力電圧は、参照電圧レジスタ９３−１〜９３−３に格納されている参照値Ｖref1〜Ｖref3にそれぞれ追随して変化する。したがって、図２８に示すようなシーケンスが得られる。
【０１３１】
図３１は、複数の電源回路の切断時における参照値を算出する処理のフローチャートである。この処理は、基本的に図３０に示したフローチャートの処理と同じなので、その説明を省略する。なお、図３１に示すフローチャートでは、参照値Ｖref の初期値は「４」である。また、演算により得られた参照値Ｖref1〜Ｖref3が負の値となったときには、対応するレジスタに「０」を書き込むものとする。
【０１３２】
ところで、複数の電源回路を立ち上げる場合、その中の１以上の電源回路において故障が発生する場合がある。このような場合には、負荷を保護するために、正常に立ち上がっている電源回路の出力電圧も低下させることが望ましい。以下に示す実施形態では、任意の電源回路の出力電圧が故障などにより低下した場合に、他の正常に動作している電源回路の出力電圧を、その故障が発生した電源回路の出力電圧と一定の電位差を保持しながら低下させる。
【０１３３】
図３２(a) および(b) は、複数の電源回路を立ち上げるシーケンスにおいて任意の電源回路において故障が発生した場合の出力電圧を示す図である。これらの例では、電源回路２０−１および２０−２を立ち上げるシーケンスにおいて、電源回路２０−２に故障が発生した場合を示している。図３２(a) は、電源回路２０−２の出力電圧がいったん上昇した後に０に低下した場合を示しており、図３２(b) は、電源回路２０−２の出力電圧が０から上昇できなかった場合を示している。なお、電源回路２０−１および２０−２出力電圧は、図２８〜図３０に示したように、互いに１ボルトの差を保ちながら上昇させるものとする。
【０１３４】
本実施形態の電源装置では、各電源回路の出力電圧を制御するためにそれらの出力電圧を常にモニタしている。図３２に示す出力電圧制御では、この情報を利用する。すなわち、この実施例では、電源回路２０−１および２０−２の各出力電圧の差が１．５ボルトを越えたときに、故障が発生したものと判断し、正常に動作している電源回路の出力電圧の０に低下させる。
【０１３５】
図３３は、故障発生時の出力電圧を制御する処理のフローチャートである。この処理は、所定間隔ごとに発生するタイマ割込などによって実行される。また、電源回路２０−１および２０−２の各出力電圧をそれぞれ「Ｖout1」「Ｖout2」としている。また、電源回路２０−１のための参照値を「Ｖref1」としている。さらに、ここでは、電源回路２０−２におい故障が発生したものとする。
【０１３６】
ステップＳ１１１およびＳ１１２では、それぞれ、電源回路２０−１の出力電圧Ｖout1および電源回路２０−２の出力電圧Ｖout2を取得する。ステップＳ１１３では、これら２つの出力電圧の差が１．５ボルトを越えているか否か調べる。越えていなかった場合には、異常が発生していないものとみなして処理を終了する。一方、上記２つの出力電圧の差が１．５ボルトを越えていた（ここでは、出力電圧Ｖout2が低い）場合には、ステップＳ１１４において、出力電圧Ｖout2が「０」であるのか否かを調べる。
【０１３７】
出力電圧Ｖout2が「０」でなければ、ステップＳ１１５において、電源回路２０−１のための参照値Ｖref1を、「Ｖout2＋１．５」に設定する。一方、出力電圧Ｖout2が「０」であれば、ステップＳ１１６において、上記参照値Ｖref1を所定値（ここでは、0.025 ）だけ減算する。ステップＳ１１５またはＳ１１６において得られた参照値Ｖref1は、電源回路２０−１のための参照電圧レジスタに書き込まれる。
【０１３８】
上記処理を定期的に繰り返し実行することにより、電源回路２０−１のための参照値Ｖref1は、電源回路２０−２の出力電圧Ｖout2との差を一定の値に保ちながら減少してゆき、出力電圧Ｖout2が「０」にまで低下した後には、予め決められた速度で減少してゆく。このとき、電源回路２０−１の出力電圧は、上述したように、参照値Ｖref1に追随して変化する。したがって、電源回路２０−１の出力電圧は、その立上げシーケンス期間において他の電源回路に故障等が発生すると、図３２(a) または図３２(b) に示すように減少する。
【０１３９】
なお、図３２および図３３では、電源装置の立上げシーケンスにおける制御を示したが、この制御は、各電源回路が負荷に電流を供給している期間においても同じである。たとえば、安定状態における出力電圧の差が１ボルトである２つの電源回路において、一方の電源回路に故障が発生し、図３４に示すように、その電圧差が１．５ボルトに達すると、正常に動作している電源回路の出力電圧は、その故障が発生した電源回路の出力電圧との差を一定の値に保ちながら減少させられる。この動作を実現するための処理は、基本的に、図３３に示すフローチャートにより容易に得られる。
【０１４０】
このように、第２実施例では、電源回路の出力電圧を規定する参照値を変化させることにより、所望の電圧立上りパターンおよび電圧立下りパターンが得られる。
第３の実施例
第３の実施例は、電源装置のノイズを抑える技術に係わる。
【０１４１】
スイッチング素子を備えるタイプの電源装置（いわゆる、スイッチングレギュレータ）は、よく知られているように、そのスイッチング周波数によって決まるノイズが発生する。以下に、スイッチング周波数を変動させることによってノイズを低減する電源装置を示す。
【０１４２】
図３５(a) は、周波数が変動するパルス信号の例を示す図である。本実施例では、スイッチング素子１３に供給されるパルス信号の周期は、時々刻々とランダムに変化する。ただし、その周期の平均値は、一定の値に保たれるように制御される。ここでは、スイッチング周期の平均値が２０μ秒である。パルス信号のスイッチング周波数をランダムに変動させると、その周波数スペクトルは、図３５(b) に拡散される。このことにより、電源装置から輻射されるノイズは抑えられる。
【０１４３】
図３６は、スイッチング周波数をランダム化する方法の一例を示すフローチャートである。この処理は、演算部５０により実行される。また、この処理は、タイマ割込等により所定間隔ごとに実行される。
【０１４４】
ステップＳ１２１では、電源回路の出力電圧Ｖout を取得する。ステップＳ１２２では、スイッチング周波数をランダム化するための乱数Ｒanを生成する。ここでは、たとえば、「−５０」から「５０」までの整数が互いに同じ確立で発生する乱数生成器を用いる。
【０１４５】
ステップＳ１２３では、パルス信号の周期Ｔを決定する。例えば、ランダム化される周期の平均値を２０μ秒とし、その周期の変動範囲を±２μ秒とすると、パルス周期は、下式の演算を実行することにより生成される。
【０１４６】
Ｔi ＝  Ｔ0 ＋ｋ・Ｒan
＝  ２０＋０．０４・Ｒan
ここで、「ｋ」は、定数である。
【０１４７】
ステップＳ１２４では、デジタルフィルタ演算を実行する。この演算は、上述したように、図４に示すデジタルフィルタ５２に取得した出力電圧Ｖout を入力する処理である。ステップＳ１２５では、スイッチング周波数に与えるパルス信号のデューティを決定する。この処理は、図４に示すパルス幅計算部５３により実行される。具体的には、図７を参照しながら説明した通りである。
【０１４８】
ステップＳ１２６では、ステップＳ１２３で決定したパルス周期、およびステップＳ１２５で算出したデューティに基づいてオン時間を求める。オン時間は、下式により算出する。
【０１４９】
Ｔon  ＝  Ｄ・Ｔi
ステップＳ１２７では、ステップＳ１２３で決定したパルス周期、およびステップＳ１２６に基づいて算出したオン時間を、それぞれ図３に示す周期レジスタ６１およびオン時間レジスタ６２に書き込む。
【０１５０】
上記ステップＳ１２１〜Ｓ１２７の処理は、所定間隔ごとに繰り返し実行される。従って、周期レジスタ６１は、ランダム化されたパルス周波数により時々刻々と更新され、オン時間レジスタ６２もそれと同期して更新される。そして、ＰＷＭ部１１は、図８を参照しながら説明したように、周期レジスタ６１に格納されている「パルス周波数」、およびオン時間レジスタ６２に格納されている「オン時間」に従ってパルス信号を生成する。したがって、スイッチング素子１３に与えられるパルス信号は、出力電圧を一定の値に保持するためのデューティを保ちながら、その周期がランダム化される。
【０１５１】
上記図３６に示す例では、パルス周期をランダム化するために乱数生成器を使用して乱数を逐一生成していたが、本実施形態の電源装置は、ランダム化されたパルス周期を予め求めてテーブルに格納しておき、そこからパルス周期を取り出すような構成でもよい。図３７に、ランダム化されたパルス周期を格納する周期格納テーブルの一例を示す。
【０１５２】
図３８は、周期格納テーブルの使用方法を説明する図である。図３８(a) は基本的な使用方法であり、周期格納テーブルの格納アドレスを順番にアクセスすることにより、パルス信号のデューティを決定する毎に１つずつパルス周期が取り出される。図３７に示す例では、順番に「２０．０」「２０．４」「１９．６」「２０．８」，．．．が得られる。
【０１５３】
図３８(b) は、複数の電源回路が動作する場合に、各電源回路に対して互いに異なる格納アドレスから取得したパルス周期が割り当てられる。この方法によれば、各電源回路に与えられるパルス信号の周期が互いに一致しないので、複数の電源回路が同時に動作する状況においても、ノイズが抑えられる。
【０１５４】
図３８(c) は、図３８(b) に示す方法のバリエーションであり、周期格納テーブルへのアクセス順序が電源回路毎に変えられている。
図３９は、図３８(a) に示す方法でパルス信号をランダム化する処理のフローチャートである。この処理では、図３６に示したフローチャートの処理のステップＳ１２２およびＳ１２３の代わりに、ステップＳ１３１を実行する。ステップＳ１３１は、図３７に示した周期格納テーブルの「ｉ番地」からパルス周期を取り出す処理である。
【０１５５】
ステップＳ１３２〜Ｓ１３４は、周期格納テーブルの読出しアドレスをシフトさせる処理である。この結果、このフローチャートの処理の次回の実行時には、今回の処理でアクセスしたアドレスの隣のアドレスからパルス周期が読み出されることになる。なお、周期格納テーブルは、図３８に示したように、サイクリックにアクセスされる。したがって、「ｉ」が「ｎ」に達したら、ステップＳ１３４において、「１」に戻る。
【０１５６】
３９は、図３８(b) に示す方法でパルス信号をランダム化する処理のフローチャートである。ここでは、４つの電源回路を制御する例を示す。
ステップＳ１４１では、各電源回路の出力電圧を取得する。ステップＳ１４２では、図３７に示した周期格納テーブルの「ｉ番地」「ｊ番地」「ｋ番地」および「ｈ番地」からそれぞれパルス周期を取り出す。なお、「ｉ」「ｊ」「ｋ」および「ｈ」は、互いに異なる値である。
【０１５７】
ステップＳ１４３では、電源回路ごとにデジタルフィルタ演算を実行する。ステップＳ１４４では、電源回路ごとにデューティを算出する。ステップＳ１４５では、ステップＳ１４２で抽出した各パルス周期、およびステップＳ１４４で算出した各デューティに基づいて、電源回路ごとにオン時間を求める。そして、ステップＳ１４６において、ステップＳ１４２で抽出した各パルス周期、およびステップＳ１４５で算出した各オン時間を、それぞれ対応するＰＷＭ部の周期レジスタ６１およびオン時間レジスタ６２に書き込む。
【０１５８】
この後、ステップＳ１４７において、「ｉ」「ｊ」「ｋ」および「ｈ」をそれぞれ１ずつシフトする。ステップＳ１４８は、周期格納テーブルがサイクリックにアクセスされるようにするための処理である。
【０１５９】
図４１は、図３８(c) に示す方法でパルス信号をランダム化する処理のフローチャートである。この処理は、図４０と比べて、周期格納テーブルの読出しアドレスの設定が異なるだけである。よって、その説明を省略する。
【０１６０】
次に、複数の電源回路に与えられるパルス信号の位相を制御する技術について説明する。
本実施形態の電源回路は、与えられるパルス信号に従って電流が制御される。したがって、複数の電源回路に与えられるパルス信号の位相（オン期間のタイミング）が互いに一致する場合には、図４２に示すように、それらの電流の和は、大きなピークを持つことになる。このような大きな電流は、必然的に、大きなノイズを発生させる。以下では、複数の電源回路に与えられるパルス信号の位相を制御することにより、ノイズを抑える方法を説明する。
【０１６１】
図４３は、パルス信号の位相を制御する機能のブロック図である。ＰＷＭ部１１−１〜１１−４は、それぞれ互いに異なる電源回路内に設けられ、パルス信号を生成する。周期レジスタ６１、オン時間レジスタ６２、およびタイマ６３は、上述したものと同じである。
【０１６２】
位相レジスタ１０１は、ＰＷＭ部１１−１〜１１−４がそれぞれ生成するパルス信号の位相差を示す情報を格納する。各位相レジスタに設定される値は、ｎ台の電源回路が設けられている場合には、互いの位相差を２π／ｎとする。たとえば、図４３に示すように、４台の電源回路が設けられているときには、ＰＷＭ部１１−１〜１１−４の各位相レジスタには、それぞれ「０度」「９０度」「１８０度」および「２７０度」が設定される。ただし、実際には、位相差が時間に換算された値が設定される。たとえば、スイッチング周波数が５０kHz であった場合には、ＰＷＭ部１１−１〜１１−４の各位相レジスタには、それぞれ「遅延時間情報」として、「０μ秒」「５μ秒」「１０μ秒」および「１５μ秒」が設定される。なお、位相レジスタ１０１は、演算部５０により設定される。
【０１６３】
パルス信号生成部１０２は、周期レジスタ６１に格納されているパルス周期、オン時間レジスタ６２に格納されているオン時間、および位相レジスタ１０１に格納されている位相情報に従ってパルス信号を生成する。クロック生成器１０３は、同期情報としてのクロック信号を生成して、ＰＷＭ部１１−１〜１１−４に送る。このクロック信号の周波数は、スイッチング周波数と同じである。
【０１６４】
図４４は、位相情報を用いてパルス信号を生成する処理のフローチャートである。この処理では、ステップＳ１５１〜Ｓ１５３により、パルス信号のスタートタイミングを決定する。すなわち、ステップＳ１５１およびＳ１５２では、同期信号を検出したタイミングでタイマ６３を起動する。ここで、同期信号は、クロック生成器１０３から与えられるクロック信号の立上りエッジまたは立下りエッジである。ステップＳ１５３では、ステップＳ１５２におけるタイマ起動からの経過時間が、位相レジスタ１０１に設定されている位相情報が表す時間に達したか否かをモニタし、その時間が経過したタイミングでステップＳ１２へ進む。
【０１６５】
以降は、図８を参照しながら説明したステップＳ１１〜Ｓ１７を繰り返し実行する。したがって、ＰＷＭ部１１−１〜１１−４は、それぞれ位相が互いに異なるパルス信号を生成する。
【０１６６】
図４５は、図４４に示すフローチャートの処理により生成される電流の状態を示す図である。図４５において、各電源回路により生成される電流は、図４２に示した例と同じである。本実施形態の方法に従って各電源回路に与えるパルス信号の位相を互いにずらすと、各電源回路による電流の和が平均化され、大きなピーク電流が発生しなくなる。この結果、ノイズが抑制される。
【０１６７】
なお、上述の方法は、各電源回路により生成される電流の大きさが互いに同じ程度である場合には有効であるが、電源回路ごとの電流の大きさがばらついているときには、図４６に示すように、大きなピーク電流が発生する可能性がある。以下では、この問題を解決するために、各電源回路の出力電流をモニタし、それらの和が平均化されるように各電源回路に与えられるパルス信号の位相を調整する方法を説明する。
【０１６８】
図４７は、各電源回路の出力電流に基づいて電源回路に与えるパルス信号の位相を決定する処理のフローチャートである。この処理は、タイマ割込などにより所定間隔ごとに実行される。なお、ここでは、説明を簡単にするために、４つの電源回路を制御する例を示す。
【０１６９】
ステップＳ１６１では、各電源回路の出力電流Ｉout を取得する。ステップＳ１６２では、取得した出力電流の中で、その値が最大である電源回路に対して位相情報として「０」を割り当てる。また、ステップＳ１６３では、取得した出力電流の中で、その値が２番目に大きい電源回路に対して位相情報として「π」を割り当てる。さらに、ステップＳ１６４において、他の２つの電源回路に対して位相情報としてそれぞれ「π／２」および「３π／２」を割り当てる。そして、ステップＳ１６５において、ステップＳ１６２〜Ｓ１６４で割り当てた位相情報を、それぞれ対応するＰＷＭ部の位相レジスタに書き込む。
【０１７０】
図４８は、位相情報を用いてパルス信号を生成する他の方法による処理のフローチャートである。この処理は、同期信号を検出するごとに実行される。同期信号は、図４４の例と同様に、クロック生成器１０３から与えられるクロック信号の立上りエッジまたは立下りエッジである。
【０１７１】
ステップＳ１７１で同期信号を検出すると、ステップＳ１７２においてタイマを起動する。そして、ステップＳ１７３において、そのタイマ起動からの経過時間が、位相レジスタ１０１に設定されている位相情報が表す時間に達したか否かをモニタする。そして、その時間が経過したタイミングで、ステップＳ１７４において、出力信号を「Ｌ」から「Ｈ」に切り換える。また、これと同時に、ステップＳ１７５において、タイマを起動する。なお、ステップＳ１７５で起動するタイマは、ステップＳ１７２で起動するタイマと異なるものを用いてもよい。
【０１７２】
ステップＳ１７６およびＳ１７７は、ステップＳ１７５におけるタイマ起動からの経過時間が「オン時間」に達するまでの間、出力信号を「Ｈ」に保持する処理である。そして、上記経過時間が「オン時間」に達すると、ステップＳ１７８において、出力信号を「Ｈ」から「Ｌ」に切り換える。
【０１７３】
図４９は、図４７および図４８に示すフローチャートの処理により得られる電流の状態を示す図である。図４６に示した例を比較すると、各電源回路によって生成された電流の和が平均化され、そのピーク値が抑えられている。このため、電源装置により生成されるノイズが小さくなる。
【０１７４】
なお、上記実施例は、ＰＷＭにより出力電圧を一定の値に保持する構成の電源回路を採り上げたが、本発明はこれに限定されるものではない。本発明は、例えば、ＰＦＭ（パルス周波数変調）により出力電圧を制御する構成の電源回路にも適用可能である。
【０１７５】
【発明の効果】
電源回路の出力の制御をソフトウェアで処理するので、その特性や仕様を柔軟に変化させることができる。特に、配線パターンの抵抗や温度を考慮して出力電圧を制御するので、電圧の精度が向上する。また、出力電圧の立上りまたは立下りを所望のパターンに設定できるので、様々な負荷（特に、ＣＭＯＳ）に対して望ましい電力を供給できる。さらに、スイッチング周波数をランダム化し、或いは複数の電源回路を制御する際のパルス信号の位相を制御することにより、ノイズを抑えることができる。
【図面の簡単な説明】
【図１】本実施形態の電源装置の構成図である。
【図２】電力変換部の構成図である。
【図３】本実施形態における出力電圧制御について説明する図である。
【図４】演算部の基本構成を示す図である。
【図５】  (a) は、従来の電源装置において使用されていたアンプの具体的な回路図である。(b) は、ＩＩＲを用いて作成した図４(a) に示すアンプと等価なデジタルフィルタである。
【図６】演算部の基本動作を説明するフローチャートである。
【図７】パルス信号のデューティを説明する図である。
【図８】  (a) は、パルス生成部の動作を説明するフローチャートである。(b) は、生成されるパルス信号の例である。
【図９】電源装置と負荷との間の接続を説明する図である。
【図１０】第１の実施例を実現するための演算部のブロック図である。
【図１１】参照値テーブルの一例である。
【図１２】第１の実施例における演算部の動作を説明するフローチャートである。
【図１３】参照値Ｖref を更新する頻度を少なくした場合のフローチャートである。
【図１４】図１２に示した処理の変形例のフローチャートである。
【図１５】配線パターンの抵抗値の変化を考慮しながらパルス信号のオン時間を算出する処理のフローチャートである。
【図１６】検出した温度に基づいて配線パターンの抵抗値を推測する場合の演算部の動作のフローチャートである。
【図１７】温度、出力電流、および参照値の対応関係を格納したテーブルの例である。
【図１８】  (a) は、Ａ／Ｄ変換器の入出力を説明する図である。(b) は、温度補償テーブルの例である。
【図１９】Ａ／Ｄ変換部の温度依存性を補償しながらオン時間を算出する処理のフローチャートである。
【図２０】  (a) は、既存の電源装置により出力電圧の立上り特性を示す図である。(b) および(c) は、既存の電源装置の問題を解決するために要求される立上り特性を示す図である。
【図２１】出力電圧の立上り時に参照値を更新する処理のフローチャートである。
【図２２】図２１のフローチャートの処理により更新される参照値を示す図である。
【図２３】出力電圧の立上り時に参照値を更新する処理の他の方法のフローチャートである。
【図２４】図２３のフローチャートの処理により更新される参照値を示す図である。
【図２５】  (a) および(b) は、既存の電源装置の問題を解決するために要求される立下り特性を示す図である。
【図２６】出力電圧の立下り時に参照値を更新する処理のフローチャートである。
【図２７】出力電圧の立下り時に参照値を更新する処理の他の方法のフローチャートである。
【図２８】複数の電源回路の立上げシーケンス、および切断シーケンスを説明する図である。
【図２９】電源の立上げシーケンスまたは切断シーケンスにおいて使用される機能を説明する図である。
【図３０】複数の電源回路の立上げ時における参照値を算出する処理のフローチャートである。
【図３１】複数の電源回路の切断時における参照値を算出する処理のフローチャートである。
【図３２】  (a) および(b) は、複数の電源回路を立ち上げるシーケンスにおいて故障が発生した場合の出力電圧を示す図である。
【図３３】故障発生時の出力電圧を制御する処理のフローチャートである。
【図３４】任意の電源回路において故障が発生した場合の出力電圧を示す図である。
【図３５】  (a) は、周波数が変動するパルス信号の例を示す図であり、(b) は、その周波数スペクトルを示す図である。
【図３６】スイッチング周波数をランダム化する方法の一例のフローチャートである。
【図３７】周期格納テーブルの一例を示す図である。
【図３８】周期格納テーブルの使用方法を説明する図である。
【図３９】周期格納テーブルを用いてパルス信号をランダム化する処理のフローチャート（その１）である。
【図４０】周期格納テーブルを用いてパルス信号をランダム化する処理のフローチャート（その２）である。
【図４１】周期格納テーブルを用いてパルス信号をランダム化する処理のフローチャート（その３）である。
【図４２】複数の電源回路を設けた場合の問題点を説明する図である。
【図４３】パルス信号の位相を制御する機能のブロック図である。
【図４４】位相情報を用いてパルス信号を生成する処理のフローチャートである。
【図４５】図４４に示すフローチャートの処理により生成される電流の状態を示す図である。
【図４６】複数の電源回路を設けた場合の問題点を説明する図である。
【図４７】各電源回路の出力電流に基づいて電源回路に与えるパルス信号の位相を決定する処理のフローチャートである。
【図４８】位相情報を用いてパルス信号を生成する他の方法による処理のフローチャートである。
【図４９】図４７および図４８に示すフローチャートの処理により得られる電流の状態を示す図である。
【図５０】従来の電源装置に設けられている充電器またはＤＣ電源の構成図である。
【符号の説明】
１０                充電器
１１                ＰＷＭ部
１２                電力変換部
１３                スイッチング素子
２０−１〜２０−ｎ  ＤＣ電源
４１                プロセッサ（ＭＰＵ）
４２                ＲＯＭ
５０                演算部
５１                参照電圧レジスタ
５２                デジタルフィルタ
５３                パルス幅計算部
６１                周期レジスタ
６２                オン時間レジスタ
６３                タイマ
６４                パルス生成部
８１                参照値演算部
１０１              位相レジスタ
【図１】
0003702091.tif 000005
【図２】
0003702091.tif 000006
【図３】
0003702091.tif 000007
【図４】
0003702091.tif 000008
【図５】
0003702091.tif 000009
【図６】
0003702091.tif 000010
【図７】
0003702091.tif 000011
【図８】
0003702091.tif 000012
【図９】
0003702091.tif 000013
【図１０】
0003702091.tif 000014
【図１１】
0003702091.tif 000015
【図１２】
0003702091.tif 000016
【図１３】
0003702091.tif 000017
【図１４】
0003702091.tif 000018
【図１５】
0003702091.tif 000019
【図１６】
0003702091.tif 000020
【図１７】
0003702091.tif 000021
【図１８】
0003702091.tif 000022
【図１９】
0003702091.tif 000023
【図２０】
0003702091.tif 000024
【図２１】
0003702091.tif 000025
【図２２】
0003702091.tif 000026
【図２３】
0003702091.tif 000027
【図２４】
0003702091.tif 000028
【図２５】
0003702091.tif 000029
【図２６】
0003702091.tif 000030
【図２７】
0003702091.tif 000031
【図２８】
0003702091.tif 000032
【図２９】
0003702091.tif 000033
【図３０】
0003702091.tif 000034
【図３１】
0003702091.tif 000035
【図３２】
0003702091.tif 000036
【図３３】
0003702091.tif 000037
【図３４】
0003702091.tif 000038
【図３５】
0003702091.tif 000039
【図３６】
0003702091.tif 000040
【図３７】
0003702091.tif 000041
【図３８】
0003702091.tif 000042
【図３９】
0003702091.tif 000043
【図４０】
0003702091.tif 000044
【図４１】
0003702091.tif 000045
【図４２】
0003702091.tif 000046
【図４３】
0003702091.tif 000047
【図４４】
0003702091.tif 000048
【図４５】
0003702091.tif 000049
【図４６】
0003702091.tif 000050
【図４７】
0003702091.tif 000051
【図４８】
0003702091.tif 000052
【図４９】
0003702091.tif 000053
【図５０】
0003702091.tif 000054