(57)【特許請求の範囲】
【請求項１】
第１の半導体チップ及び前記第１の半導体チップ上に積層された第２の半導体チップと、前記第１及び第２の半導体チップの各第１主面に形成された電極パッドと、前記電極パッドの各々とボンディングワイヤにより電気的に接続された外部接続用の電極手段と、前記第１及び第２の半導体チップを樹脂モールドして形成されたパッケージと、を具備し、
少なくとも前記第１の半導体チップの電極パッド上方に位置する前記第２の半導体チップの第２主面には、その周囲に凹部が形成されており、
前記第１の半導体チップの電極パッドと前記電極手段とを接続するボンディングワイヤは、前記第１の半導体チップと前記凹部とで形成される空間内に第１の頂部を有すると共に、前記空間の外部に第２の頂部を有し、
前記第２の頂部は、前記第１の頂部よりも高い箇所に位置することを特徴とする半導体装置。
【請求項２】
前記電極手段は、前記パッケージから導出されたリード端子、または前記第１の半導体チップが固着されるフィルム上に形成された導電パターンであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１主面及び第２主面を有する半導体ウエハを準備し、第１のダイシングブレードを用いて前記第２主面に凹部を形成した後、前記第１のダイシングブレードより幅狭な第２のダイシングブレードを用いて、前記第２主面側から前記凹部が形成された領域をダイシングし、前記半導体ウエハを個々の半導体チップに分離し、前記半導体チップの第２主面の周囲に凹部を形成して上方に配置する半導体チップを用意する工程と、
所定の固着部に下方に配置する半導体チップを固着した後、前記下方に配置する半導体チップ上方に第１の頂部を有し、前記下方に配置する半導体チップ端部より外側に、前記第１の頂部よりも高い箇所に第２の頂部を有するように、前記下方に配置する半導体チップの電極パッドと外部接続用の電極手段とを第１のボンディングワイヤで接続する工程と、
前記下方に配置する半導体チップの電極パッド及び前記電極パッドと接続する前記第１のボンディングワイヤが、前記下方に配置する半導体チップと前記上方に配置する半導体チップの前記凹部とで形成される空間に収まるように、前記下方に配置する半導体チップ上に前記上方に配置する半導体チップを固着する工程と、
前記上方に配置する半導体チップの電極パッドと前記電極手段とを第２のボンディングワイヤで接続した後、前記下方に配置する半導体チップ及び前記上方に配置する半導体チップを樹脂モールドし、パッケージに封止する工程と、を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを重ね合わせてモールドしつつ、近似した大きさを持つ半導体チップの組み合わせでも小型化できる半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の封止技術として最も普及しているのが、図５（Ａ）に示したような、半導体チップ１の周囲を熱硬化性のエポキシ樹脂２で封止するトランスファーモールド技術である。半導体チップ１の支持素材としてリードフレームを用いており、リードフレームのアイランド３に半導体チップ１をダイボンドし、半導体チップ１のボンディングパッドとリード４をワイヤ５でワイヤボンドし、所望の外形形状を具備する金型内にリードフレームをセットし、金型内にエポキシ樹脂を注入、これを硬化させることにより製造される。
【０００３】
一方、各種電子機器に対する小型、軽量化の波はとどまるところを知らず、これらに組み込まれる半導体装置にも、一層の大容量、高機能、高集積化が望まれることになる。
【０００４】
そこで、以前から発想としては存在していた（例えば、特開昭５５ー１１１１５１７号）、１つのパッケージ内に複数の半導体チップを封止する技術が注目され、実現化する動きが出てきた。つまり図５（Ｂ）に示すように、アイランド３上に第１の半導体チップ１ａを固着し、第１の半導体チップ１ａの上に第２の半導体チップ１ｂを固着し、対応するボンディングパッドとリード端子４とをボンディングワイヤ５ａ、５ｂで接続し、樹脂２で封止したものである。
【０００５】
【発明が解決しようとする課題】
図５（Ｂ）の構成は、第１の半導体チップ１ａとのワイヤボンディングを確保するため、第２の半導体チップ１ｂを固着したときに第１の半導体チップ１ａの電極パッド部分が露出していること、即ちチップサイズに差のあることが絶対的な条件となる。そのため、例えば同一機種のチップを２個組み込む、或いは別機種のチップであってもそのチップサイズが近似する場合には採用できない欠点があった。２つの半導体チップを十文字に重ね合わせることも考えられるが、これとてチップサイズの縦×横の寸法に差があることが条件となり、依然として制約が残るものである。
【０００６】
これを解決するために、例えば図５（Ｃ）に示すように、アイランド３の両面に各半導体チップ１ａ、１ｂの裏面が対向するようにこれらを固着する手法がある。しかしながら、ボンディングワイヤのループ高さの分が２倍必要になるので、半導体装置全体の厚み（図５（Ｃ）の図示Ｘ）が増して、薄形化できない欠点がある。
【０００７】
【課題を解決するための手段】
本発明は上述した従来の課題に鑑み成されたもので、第１の半導体チップと、該第１の半導体チップの上に搭載した第２の半導体チップと、外部電極手段と、前記第１と第２の半導体チップの各々の電極と前記外部電極手段とを接続するボンディングワイヤとを具備し、前記第１と第２の半導体チップを封止した半導体装置において、
前記第１の半導体チップの電極の上部に位置する第２の半導体チップの端部の下に凹部を形成し、
該凹部で前記ボンディングワイヤが前記第１の半導体チップの電極にワイヤボンディングしていることを特徴とするものである。
【０００８】
【発明の実施の形態】
以下に本発明の一実施の形態を詳細に説明する。
【０００９】
先ず、図１は本発明の半導体装置の主要部を示す断面図、図２（Ａ）は全体を示す断面図、同じく図２（Ｂ）は全体を示す平面図である。
【００１０】
これらの図において、１０、１１は各々第１と第２の半導体チップを示している。第１と第２の半導体チップ１０、１１のシリコン表面には、前工程において各種の拡散熱処理などによって多数の能動、受動回路素子が形成されている。第１と第２の半導体チップ１０、１１のチップ周辺部分には外部接続用の第１と第２の電極パッド１２ａ、１２ｂがアルミ電極によって形成されている。各電極パッド１２ａ、１２ｂの上にはパッシベーション皮膜が形成され、電極パッド１２ａ、１２ｂの上部が電気接続のために開口されている。パッシベーション被膜はシリコン窒化膜、シリコン酸化膜、ポリイミド系絶縁膜などである。図２（Ｂ）の例では、各電極パッド１２ａ、１２ｂは半導体チップ１０、１１の対向する２辺に沿って集約して配置されている。
【００１１】
第１の半導体チップ１０がリードフレームのアイランド１３上に接着剤１４によりダイボンドされる。第２の半導体チップ１１が第１の半導体チップ１０の前記パッシベーション皮膜上に接着剤１５により固着されている。接着剤１４は導電性または絶縁性、接着剤１５は絶縁性のエポキシ系接着剤である。
【００１２】
第１の電極パッド１２ａには、金線からなる第１のボンディングワイヤ１６ａの一端が接続されており、第１のボンディングワイヤ１６ａの他端は外部導出用のリード端子１７にワイヤボンドされている。また、第２の電極パッド１２ｂの表面には、第２のボンディングワイヤ１６ｂの一端がワイヤボンドされており、第２のボンディングワイヤ１６ｂの他端は外部導出用のリード端子１７にワイヤボンドされている。
【００１３】
第１と第２の半導体チップ１０、１１、リード端子１７の一部、および第１と第２のボンディングワイヤ１６ａ、１６ｂを含む主要部は、周囲をエポキシ系の熱硬化樹脂１８でモールドされて半導体装置のパッケージを形成する。リード端子１７はパッケージの側壁から外部に導出されて外部接続端子となる。導出されたリード端子１７はＺ字型に曲げ加工されている。アイランド１３の裏面側は樹脂１８の表面に露出しており、樹脂１８表面と同一平面を形成している。
【００１４】
第１と第２の半導体チップ１０、１１の組み合わせは任意である。例えば、第１と第２の半導体チップ１０、１１としてＥＥＰＲＯＭ（フラッシュメモリ）等の半導体記憶装置を用いた場合（第１の組み合わせ例）は、１つのパッケージで記憶容量を２倍、３倍・・・にすることができる。また、第１の半導体チップ１０にＥＥＰＲＯＭ（フラッシュメモリ）等の半導体記憶装置を、第２の半導体チップ１１にはＳＲＡＭ等の半導体記憶装置を形成するような場合（第２の組み合わせ例）ことも考えられる。どちらの組み合わせの場合でも、各チップにはデータの入出力を行うＩ／Ｏ端子と、データのアドレスを指定するアドレス端子、及びデータの入出力を許可するチップイネーブル端子とを具備しており、両チップのピン配列が酷似している。そのため、第１と第２の半導体チップ１０、１１のＩ／Ｏ端子やアドレス端子用のリード端子１７を共用することが可能であり、各チップに排他的なチップイネーブル信号を印加することにより、どちらか一方の半導体チップのメモリセルを排他的に選択することが可能である。
【００１５】
上記第１の組み合わせ例の場合には当然の事ながら、第１の半導体チップ１０と第２の半導体チップ１１が大略同じ大きさと形状を有し、電極パッド１２ａ、１２ｂの配列も同じである。そのため、両者を重ねると、第１の半導体チップ１０の電極パッド１２ａが第２の半導体チップ１１の陰に隠れる。具体的に、図２（Ｂ）の例では第２の電極パッド１２ｂの直下に第１の電極パッド１２ａが位置する。又第２の組み合わせ例の場合でも、チップサイズと形状が近似し且つピン配列が酷似する場合があり得る。
【００１６】
而して、第２の半導体チップ１２ｂの対向する２辺に沿って、第１の電極パッド１２ａの上方に凹部１９を形成し、第２の半導体チップ１１をひさし状に突出させている。凹部１９は第１の半導体チップ１０の端部から第１の電極１２ａを露出するだけの幅（図１：Ｗ）を持ち、更には第１のボンディングワイヤ１６ａのワイヤ高さ（図１：ｔ１）を収納するだけの高さを持つ。本実施の形態では、第２の半導体チップ１１の裏面をダイシングブレードによって厚みの約半分程度（図１：ｔ２）を研削することにより、前記収納する高さを実現している。尚、前記収納する高さは第１の半導体チップ１０の表面からの高さであるから、接着剤１５の膜厚も考慮してダイシングする深さ（ｔ２）を決定する。
【００１７】
凹部１９は第１の電極パッド１２ａの上方に空間を形成し、この空間内で第１のボンディングワイヤ１６ａが第１の電極パッド１２ａにボールボンディングされている。ボール部２０から連続する第１のボンディングワイヤ１６ａは凹部１９を通過し、リード端子１７にセカンドボンドされる。第１の半導体チップ１０の表面の高さに対してリード端子１７の表面が高いような場合には、第１のボンディングワイヤ１６ａは第１の電極１２ａから凹部１９を通過して横方向に導出され、第２の半導体チップ１１の端より外側で上昇し、リード端子１７先端部に到達する様な軌跡を描く。接着剤１５は第１と第２の半導体チップ１０、１１の間で両者を固着すると共に、凹部１９にも流出し、第１のボンディングワイヤ１２ａのボール部２０周辺を包み込んで凹部１９を充満するように固化している。凹部１９で固化した接着剤１５は、第２の電極パッド１２ｂに第２のボンディングワイヤ１６ｂを接着するときに、第２の半導体チップ１１を支持する役割を果たす。
【００１８】
この様に、凹部１９を設けることによって、第１の半導体チップ１０へのワイヤボンディングを可能にし、且つ第１のボンディングワイヤ１６ａが第２の半導体チップ１１の裏面と接触することを回避している。更に、第１のボンディングワイヤ１６ａを凹部１９を通過させることによって、半導体装置全体の高さ（図１：ｔ３）を薄くすることができる。
【００１９】
本実施の形態では、アイランド１３の板厚が１５０〜２００μであり、第１と第２の半導体チップ１０、１１の厚みがバックグラインド工程により２５０〜３００μとなっている、接着剤１４、１５の厚みとして２０〜３０μ必要であり、更にはボンディングワイヤの上部に樹脂の残り厚みとして１５０〜２００μは必要である。本願出願人は、これらの厚みを収納しつつ、パッケージの高さｔ３を１．０ｍｍ以下にまで薄形化した半導体装置を実現した。
【００２０】
図３は、凹部１９の形成するときの製造ステップを示す図である。第１主面３０と第２主面３１とを具備する半導体ウェハ３２を準備し、その第１主面３０に前工程によって各種回路素子を形成し、第２主面３１を研磨してウェハ３２の厚みを所定の値に減じる。そして、図３（Ａ）に示したように、第２主面３１側からダイシングラインを認識し、幅広（約１．０ｍｍ）の第１のダイシングブレード３３によって、全体のウェハ厚み２８０μに対して１３０μの深さの溝３４を形成する。ダイシングブレード３３の中心線はダイシングラインの中心線に一致する。次いで、図３（Ｂ）に示したように、ダイシングラインに沿って幅狭（約４０μｍ）の第２のダイシングブレード３５によってウェハ３２を完全に切断する。尚、ハーフダイシングによる溝３４は、凹部１９を設ける箇所だけでも良いし、半導体チップ１０、１１の４辺全てに凹部１９を形成するように設けても良い。また、第２のダイシングブレード３５は第１主面３０側から切削する形態でも良いし、第２主面３１側から切削する形態でも良い。
【００２１】
図４に第２の実施の形態を示した。リードフレームに代えてテープキャリアと半田ボールを用いた例である。第１の半導体チップ１０がポリイミド系のベースフィルム４０の上に接着固定され、第１の半導体チップ１０の上に第２の半導体チップ１１が固着される。ベースフィルム４０の表面にはリード端子１７に相当する導電パターン４１が形成されており、第１と第２の電極パッド１２ａ、１２ｂと導電パターン４１とが各々第１と第２のボンディングワイヤ１６ａ、１６ｂで接続されている。ベースフィルム４０には貫通穴が形成され、該貫通穴を介して、ベースフィルム４０の裏面に形成した半田ボール４２と接続されている、そして、周囲を熱硬化性の樹脂のでモールドされている。
【００２２】
尚、上記実施例は半導体チップが２個の場合を記載したが、３個、４個を積層する場合でも同様に実施できることは言うまでもない。また、凹部１９を設ける手法として第２の半導体チップ１１の裏面側をハーフダイシングする例を示したが、例えば、第１と第２の半導体チップ１０、１１の間に絶縁スペーサを挟み、該絶縁スペーサの厚みによって第１の電極１２ａの上部に空間を形成するような形態でも良い。
【００２３】
【発明の効果】
以上に説明した通り、本発明によれば、第１の電極１２ａの上部に凹部１９を設け、凹部１９が形成する空間を利用して第１のボンディングワイヤ１２ａをボンディングするので、半導体チップ１０、１１の大きさと形状が近似した場合でも複数の半導体チップを積層してワイヤボンディングが可能になる利点を有する。これにより、例えば１つのパッケージに２倍の記憶容量を持たせることが可能になる。
【００２４】
更に、凹部１９を利用することによって第１のボンディングワイヤ１６ａのループ高さを吸収できるので、パッケージの厚みを薄形化できる利点を有する。
【００２５】
更に、半導体チップ１０、１１としてどのようなサイズ、形状のものでも組み合わせが可能になり、製品展開の自由度が増す利点をも有する。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための（Ａ）断面図、（Ｂ）平面図である。
【図３】凹部１９の製造方法を示す断面図である。
【図４】本発明の、第２の実施の形態を示す断面図である。
【図５】従来例を説明するための断面図である。
【図１】
0003670853.tif 000002
【図２】
0003670853.tif 000003
【図３】
0003670853.tif 000004
【図４】
0003670853.tif 000005
【図５】
0003670853.tif 000006