(57)【特許請求の範囲】
【請求項１】
電子素子チップの電気的特性の検査を行なうときに一方の端部が前記電子素子チップに接触して前記電子素子チップと電気的に接続され他方の端部側が前記検査を行なう検査装置と電気的に接続される導電性材料からなるプローブと、前記プローブの前記他方の端部側を支持するプローブ台と、を備えるプローブカードの製造方法であって、
エッチング法により基板をエッチングして、前記プローブに適合する形状の複数の溝をプローブのピッチで基板に形成する溝形成工程と、
前記各溝を鋳型として所定の厚さの導電性材料を積層し、少なくとも積層した導電性材料の下側部分が溝に埋め込まれた状態で複数のプローブを形成するプローブ形成工程と、
前記プローブの前記一方の端部から所定長さまでの部位が露出するよう前記基板の一部を除去し、前記プローブの前記他方の端部側の下側部分を溝に埋め込んだ状態で支持する残余の前記基板からなるプローブ台を形成するプローブ台形成工程と、
を備えることを特徴とするプローブカードの製造方法。
【請求項２】
前記基板は、シリコン基板であり、
前記溝形成工程は、表面の｛１００｝結晶面に対してアルカリ性の溶液を用いた異方性エッチング法によりエッチングを行い、前記シリコン基板の｛１００｝結晶面に溝の開口を形成し、２つの｛１１１｝結晶面を内壁とする断面形状がＶ字型の複数の溝を形成する工程であることを特徴とする請求項１に記載のプローブカードの製造方法。
【請求項３】
前記基板は、シリコン基板であり、
前記プローブ台形成工程は、裏面の｛１００｝面に対してアルカリ性の溶液を用いた異方性エッチング法によりエッチングを行い、｛１１１｝結晶面を露出させてプローブ台を形成する工程であることを特徴とする請求項１又は２に記載のプローブカードの製造方法。
【請求項４】
前記プローブ台形成工程は、基板の一部を所定厚さ切削した後、前記異方性エッチング法によるエッチングを行うことを特徴とする請求項３に記載のプローブカードの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子素子チップの電気的特性の検査を行なうときに電子素子チップと検査装置とを電気的に接続する複数のプローブを備えるプローブカードの製造方法に関する。
【０００２】
【従来の技術】
従来より半導体チップの電気的特性の検査を行なう際に、検査対象の半導体チップの電極パッドとほぼ同じ数のタングステン線からなるプローブを備え、これらプローブを介して検査装置と半導体チップとを電気的に接続するプローブカードが広く用いられている。このようなプローブを用いた検査は、各プローブの一方の先端部を半導体チップの各電極パッドに押し当てると共に他方の端部を検査装置と電気的に接続して行なわれる。各プローブは、互いに接触しないように所定の間隔をもって他方の端部側がプローブ台に取りつけられている。近年、半導体チップの電極パッドの数の増加，サイズの減少，配列間隔の狭ピッチ化が進んでいる。そのため、このような半導体チップに対応するため、先端径の小さいプローブを多数狭ピッチでプローブ台に取りつける必要がある。従来、各プローブをプローブ台に取り付ける方法として、タングステン線をプローブ台に一本ずつ取り付ける方法が行なわれていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の方法では、半導体チップの電極パッド数が増加するとプローブ台に取り付けるプローブの数も増加するので、取り付け作業量も増加するという問題があった。
【０００４】
また、電極パッドのサイズが減少すると、電極パッドとの接触面積が小さいプローブが必要となる。特に、先端径が２０［μｍ］以下のプローブが必要な場合、そのような先端径のタングステン線を形成することが難しいという問題があった。
【０００５】
そして、電極パッド間の配列間隔の狭ピッチ化が進み、特に間隔が５０［μｍ］以下となると、従来の方法では、各プローブを互いに当たらないようにプローブ台に取りつけることが難しいという問題があった。
【０００６】
本発明は、上記課題を解決するためになされたものであり、電極パッドとの接触面積が小さい多数のプローブが狭ピッチで配列されたプローブカードを効率良く製造することを目的とする。
【０００７】
【課題を解決するための手段】
本発明のプローブカード製造方法は、電子素子チップの電気的特性の検査を行なうときに一方の端部が前記電子素子チップに接触して前記電子素子チップと電気的に接続され他方の端部側が前記検査を行なう検査装置と電気的に接続される導電性材料からなるプローブと、前記プローブの前記他方の端部側を支持するプローブ台と、を備えるプローブカードの製造方法であって、エッチング法により基板をエッチングして、前記プローブに適合する形状の複数の溝をプローブのピッチで基板に形成する溝形成工程と、前記各溝を鋳型として所定の厚さの導電性材料を積層し、少なくとも積層した導電性材料の下側部分が溝に埋め込まれた状態で複数のプローブを形成するプローブ形成工程と、前記プローブの前記一方の端部から所定長さまでの部位が露出するよう前記基板の一部を除去し、前記プローブの前記他方の端部側の下側部分を溝に埋め込んだ状態で支持する残余の前記基板からなるプローブ台を形成するプローブ台形成工程と、を備えることを特徴とする。
【０００８】
本発明のプローブカードの製造方法では、基板表面にプローブに適合する形状の複数の溝をエッチング法により形成し、この溝を鋳型にして複数のプローブを形成し、プローブの所定長さまでの部位が露出するように基板を除去し基板をプローブ台とする。こうすれば、必要なプローブの数が増加しても、各プローブを一括してプローブ台に形成することができるので効率よくプローブカードを形成することができる。また、エッチング法を用いると精密な形状の複数の溝を狭ピッチで形成することができるので、電子素子チップとの接触面積の小さいプローブを狭ピッチでプローブ台に配列させることができる。
【０００９】
また、本発明のプローブカードの製造方法において、前記基板は、シリコン基板であり、前記溝形成工程は、表面の｛１００｝結晶面に対してアルカリ性の溶液を用いた異方性エッチング法によりエッチングを行い、前記シリコン基板の｛１００｝結晶面に溝の開口を形成し、２つの｛１１１｝結晶面を内壁とする断面形状がＶ字型の複数の溝を形成する工程であることを特徴とする。こうすれば、溝は、内壁面が｛１１１｝結晶面からなる精密な形状のＶ字型の溝として形成される。この結果、断面形状が精密なＶ字型をしたプローブを形成することができる。
【００１０】
また、本発明のプローブカードの製造方法において、前記基板は、シリコン基板であり、前記プローブ台形成工程は、裏面の｛１００｝面に対してアルカリ性の溶液を用いた異方性エッチング法によりエッチングを行い、｛１１１｝結晶面を露出させてプローブ台を形成する工程であることを特徴とする。
また、本発明のプローブカードの製造方法において、前記プローブ台形成工程は、基板の一部を所定厚さ切削した後、前記異方性エッチング法によるエッチングを行うことを特徴とする。こうすれば、基板から露出するプローブの長さをより正確に制御することができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。尚、各図において同一又は同一の機能を果たす構成要件には同一の符号を付し説明を省略する。
【００１２】
図１は、本実施形態のプローブカードの製造工程のうち、半導体チップと接触するプローブとプローブ台とを形成するプローブ・プローブ台形成工程を示すフローチャートである。本工程は、珪素（Ｓｉ）からなり表面が｛１００｝結晶面である基板に必要なプローブの個数と同じ数の溝を形成する溝形成工程（工程Ｓ１００）から始める。
【００１３】
図２は、図１に示した溝形成工程の詳細を示すフローチャートである。また、図３は、工程Ｓ１０６を終えたときの基板を示す平面図であり、図４は、図３のＡＡ線での断面図、図５は、図３のＢＢ線での断面図である。そして、図６は、工程Ｓ１１０を終えたときの基板を示す平面図であり、図７は、図６のＡＡ線での断面図、図８は、図６のＢＢ線での断面図である。最初に、珪素（Ｓｉ）からなる基板１０の表面に二酸化珪素（ＳｉＯ２）からなる絶縁膜１２ａを形成する（工程Ｓ１０２）。次に、レジスト層１４を形成し、フォトリソグラフィ法を用いて、形成するプローブに必要な長さＬ，幅Ｗを持つ開口を備えるレジスト層１４をパターニングする（工程Ｓ１０４）。そして、レジスト層１４をマスクとして絶縁膜１２ａをエッチングする（工程Ｓ１０６、図３〜図５）。
【００１４】
次に、レジスト層１４と絶縁膜１２ａとをマスクとして、水酸化カリウム（ＫＯＨ）溶液を用いて基板１０を異方性エッチングして複数の溝１６を形成し（工程Ｓ１０８）、レジスト層１４を除去する（Ｓ１１０、図６〜図８）。Ｓｉは、その結晶構造からＫＯＨ溶液のようなアルカリ溶液でエッチングすると、｛１００｝面が｛１１１｝面より早くエッチングされる。そのため、表面が｛１００｝面の基板１０をＫＯＨ溶液でエッチングすると、内壁が｛１１１｝面からなるＶ字型の溝１６を形成することができる。しかも、二つの内壁のなす角度は、結晶面の角度で決まっているので、ほぼ正確に７０．５度となる。このようにすることで、溝１６は、形成するプローブの長さＬ，幅Ｗに適合する長さと幅を備え、しかも内壁の角度がほぼ正確に７０．５度に形成される。尚、エッチングに用いる溶液としては、ＫＯＨ溶液のほかに、ヒドラジン，ＥＰＷ（エチレンジアミン−ピロカテコール−水），ＴＭＡＨ（水酸化テトラメチルアンモニウム）などを用いてもよい。
【００１５】
このようにして溝１６を形成したのち、次に、基板１０の表面の溝１６を鋳型としてプローブを形成する（図１の工程Ｓ１２０）。図９は、プローブ形成工程Ｓ１２０の詳細を示すフローチャートである。また、図１０〜図１２は、工程Ｓ１２６を終えたときの基板を示す平面図，ＡＡ線での断面図、ＢＢ線での断面図である。そして、図１３〜図１５は、工程Ｓ１２８を終えたときの基板を示す平面図、ＡＡ線での断面図、ＢＢ線での断面図である。また、図１６〜図１８は、工程Ｓ１３２を終えたときの基板を示す平面図、ＡＡ線での断面図、ＢＢ線での断面図である。まず、溝１６の内壁に基板１０とプローブを絶縁するためのＳｉＯ２からなる絶縁膜１２ｂを形成し（工程Ｓ１２２）、次に表面にスパッタ法を用いて後の無電解めっきの下地となる金からなる導電層２０ａを形成する（工程Ｓ１２４、図１０〜図１２）。このとき、触媒として微少量の鉄を混入させておく。尚、触媒付与の方法は、導電層２０ａを形成した後にスパッタ又は化学処理を施す方法を用いることもできる。また、下地は、金を材料とするものとしたが、金に限定したものではなく、無電解めっきの下地となる他の導電材料としてもよい。次に、表面にレジストを塗布して、フォトリソグラフィ法を用いて溝１６上が開口した厚膜のレジスト層２２を形成し（工程Ｓ１２６）、無電解めっき法を用いて溝１６内に導電層２０ａを下地とする所定の厚さのニッケル（Ｎｉ）からなる導電体層２０ｂを積層する（工程Ｓ１２８、図１３〜図１５）。導電体層２０ｂの材料は、Ｎｉに限定したものではなく、ニッケル−タングステン（Ｎｉ−Ｗ）などの他の導電性材料を用いてもよい。尚、工程Ｓ１２８では、無電解めっき法のほかに、電気めっき法など導電性材料を形成する他の方法を用いてもよい。その後、レジスト層２２を除去し（工程Ｓ１３０）、導電層２０ａの不要な部位を除去し（工程Ｓ１３２，図１６〜図１８）、導電層２０ａと導電層２０ｂとからなるプローブ２０を形成する。プローブ２０は、内壁が｛１１１｝結晶面のＶ字型の溝１６を鋳型として形成しているので、下面がほぼ正確なＶ字型に形成される。
【００１６】
プローブ２０を形成した後、プローブ２０を所定の長さＬ１だけ基板１０から突き出し露出するよう基板１０の一部を除去し、基板１０からなるプローブ台を形成する（図１の工程Ｓ１４０）。図１９は、プローブ台形成工程Ｓ１４０の詳細を示すフローチャートである。また、図２０は、工程Ｓ１４２を終えたときの基板を示す平面図であり、図２１は、図２０のＢＢ線での断面図である。そして、図２２は、工程Ｓ１４４を終えたときの基板を示す平面図であり、図２３は、図２２のＢＢ線での断面図である。まず、刃幅４０［μｍ］程度のブレードのダイサーを用いてプローブ２０の露出させる部位の下方の基板１０の厚さがＤ１となるように、基板１０の一部を削ると共にプローブ２０の先端部を削る（工程Ｓ１４２，図２０，図２１）。このとき、プローブ２０の先端部及び基板１０を図２１のＣＣ線やＤＤ線などで切断すると、プローブ２０の先端部をより鋭角にすることができる。次に、ＫＯＨ溶液を用いて基板１０を異方性エッチングして、プローブ２０の一方の先端から長さＬ１分だけ露出させる（工程Ｓ１４４）。そして、基板１０の表面に露出した絶縁膜１２ａ上にマスク層を形成し、プローブ２０の露出した部分の絶縁膜１２ｂを除去し（図２２，図２３）、残った基板１０からなるプローブ台３０を形成する。工程Ｓ１４４では、基板１０の裏面の結晶面と工程Ｓ１４２で削り露出した面の結晶面が｛１００｝面であるので、ＫＯＨ溶液に対して｛１００｝面が｛１１１｝面より速くエッチングされる。従って、基板１０は、図２３に示すように｛１１１｝面からなるＶ字型の形状にエッチングされる。
【００１７】
プローブ台形成工程では、工程Ｓ１４２で基板１０の切削量を制御することでプローブ２０のプローブ台から露出する長さＬ１を制御することができる。例えば、図２４に示すように、基板の厚さＤ２を図２１に示した厚さＤ１より厚くすると、図２４において点線で示すように工程Ｓ１４４を終えたとき露出するプローブ２０の長さを図２１で示すより短くすることができる。
【００１８】
このようにして形成したプローブ２０は、検査の際にはプローブ台３０を傾斜させ先端部のＶ字型をした角部２６（図２３）を半導体チップの電極パッドに接触させるので、面積の小さい電極パッドにも好適に接触することができる。
【００１９】
以上説明した方法を用いると、複数のプローブ２０を一括して形成することができるので、プローブ台にプローブを一本ずつ取り付ける従来の方法よりも効率良く形成することができる。また、各プローブ２０の配列間隔が狭くなっても、互いに接触しないように形成することができる。
【００２０】
本実施形態の製造方法では、溝１６を形成するのに結晶面によりＫＯＨ溶液に対するエッチング速度が異なることを利用した異方性エッチングを行なったが、他のエッチング方法で溝１６を形成してもよい。
【００２１】
本実施形態の製造方法では、絶縁膜１２ａ，１２ｂを基板１０上に形成したが、基板１０が水晶などの絶縁性の基板である場合は、絶縁膜１２ａ，１２ｂの形成及び加工工程は省略することができる。
【００２２】
本実施形態の製造方法では、プローブを形成する工程（図１の工程Ｓ１２０）は、無電解めっき法を用いるものとしたが、例えば、パラジウム合金などを材料とするガラス金属の圧入によりプローブを溝１６に形成してもよい。
【００２３】
本実施形態の製造方法では、プローブ台形成工程の工程Ｓ１４２において基板１０の一部を予めダイサーで除去したが、工程Ｓ１４２は必ずしも必須ではなく、適宜省略することができる。
【００２４】
【発明の効果】
本発明のプローブカードの製造方法では、基板表面にプローブに適合する形状の複数の溝をエッチング法により形成し、この溝を鋳型にして複数のプローブを形成し、プローブの所定長さまでの部位が露出するように基板を除去し基板をプローブ台とする。こうすれば、複数のプローブを一括して形成することができるので、複数のプローブがプローブ台に支持されプローブカードを効率良く形成することができる。また、エッチング法を用いると精密な形状の複数の溝を狭ピッチで形成することができるので、電子素子チップとの接触面積の小さいプローブが狭ピッチでプローブ台に配列されたプローブカードを製造することができる。
【図面の簡単な説明】
【図１】  本実施形態のプローブカードの製造工程のうち、半導体チップと接触するプローブとプローブ台とを形成するプローブ・プローブ台形成工程を示すフローチャートである。
【図２】  図１に示した溝形成工程の詳細を示すフローチャートである。
【図３】  工程Ｓ１０６を終えたときの基板を示す平面図である。
【図４】  図３のＡＡ線での断面図である。
【図５】  図３のＢＢ線での断面図である。
【図６】  工程Ｓ１１０を終えたときの基板を示す平面図である。
【図７】  図６のＡＡ線での断面図である。
【図８】  図６のＢＢ線での断面図である。
【図９】  プローブ形成工程Ｓ１２０の詳細を示すフローチャートである。
【図１０】  工程Ｓ１２６を終えたときの基板を示す平面図である。
【図１１】  図１０のＡＡ線での断面図である。
【図１２】  図１０のＢＢ線での断面図である。
【図１３】  工程Ｓ１２８を終えたときの基板を示す平面図である。
【図１４】  図１３のＡＡ線での断面図である。
【図１５】  図１３のＢＢ線での断面図である。
【図１６】  工程Ｓ１３２を終えたときの基板を示す平面図である。
【図１７】  図１６のＡＡ線での断面図である。
【図１８】  図１６のＢＢ線での断面図である。
【図１９】  プローブ台形成工程Ｓ１４０の詳細を示すフローチャートである。
【図２０】  工程Ｓ１４２を終えたときの基板を示す平面図である。
【図２１】  図２０のＢＢ線での断面図である。
【図２２】  工程Ｓ１４４を終えたときの基板を示す平面図である。
【図２３】  図２２のＢＢ線での断面図である。
【図２４】  図２１において基板の厚さＤ２としたときの様子を示す断面図である。
【符号の説明】
１０  基板、１６  溝、２０ａ，２０ｂ  導電層、２０  プローブ、３０  プローブ台。
【図１】
0003648527.tif 000002
【図２】
0003648527.tif 000003
【図３】
0003648527.tif 000004
【図４】
0003648527.tif 000005
【図５】
0003648527.tif 000006
【図６】
0003648527.tif 000007
【図７】
0003648527.tif 000008
【図８】
0003648527.tif 000009
【図９】
0003648527.tif 000010
【図１０】
0003648527.tif 000011
【図１１】
0003648527.tif 000012
【図１２】
0003648527.tif 000013
【図１３】
0003648527.tif 000014
【図１４】
0003648527.tif 000015
【図１５】
0003648527.tif 000016
【図１６】
0003648527.tif 000017
【図１７】
0003648527.tif 000018
【図１８】
0003648527.tif 000019
【図１９】
0003648527.tif 000020
【図２０】
0003648527.tif 000021
【図２１】
0003648527.tif 000022
【図２２】
0003648527.tif 000023
【図２３】
0003648527.tif 000024
【図２４】
0003648527.tif 000025