(57)【特許請求の範囲】
【請求項１】
入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックを生成する伝送チャンネルクロック生成手段と、
前記ディジタルデータに基づいて搬送波を変調し、変調された変調信号を前記伝送チャンネルクロックに基づいて出力する変調手段と
を備える送信装置と、
前記変調信号に基づいて前記データクロックを生成するデータクロック生成手段と、
前記データクロック生成手段により生成されたデータクロックに基づいて前記変調信号を前記ディジタルデータに復調する復調手段と
を備える受信装置と
から構成されることを特徴とする伝送装置。
【請求項２】
前記搬送波は、周波数が４．５MHｚである
ことを特徴とする請求項１に記載の伝送装置。
【請求項３】
前記送信装置は、さらに前記変調手段により変調された変調信号に基づいて第２の搬送波を変調し、変調された第２の搬送波を出力する出力手段を備え、
前記受信装置は、さらに前記出力手段より出力される変調された第２の搬送波を復調し、前記変調信号を抽出する入力手段を備える
ことを特徴とする請求項１に記載の伝送装置。
【請求項４】
前記第２の搬送波は赤外線である
ことを特徴とする請求項３に記載の伝送装置。
【請求項５】
前記変調手段は、前記ディジタルデータに基づいて、第１の搬送波を位相偏移変調する
ことを特徴とする請求項１に記載の伝送装置。
【請求項６】
前記変調手段は、前記搬送波をＱＰＳＫ（Quadrature Phase Shift Keying）変調する
ことを特徴とする請求項１に記載の伝送装置。
【請求項７】
前記変調手段は、前記搬送波をＴＣＭ（Trellis Coded Modulation）変調と８ＰＳＫ（Eight Phase Shift Keying）変調とを組み合わせて変調する
ことを特徴とする請求項１に記載の伝送装置。
【請求項８】
前記変調手段は、前記ディジタルデータを２ビット単位にしたシンボルを差動符号化する差動符号化手段をさらに有する
ことを特徴とする請求項１に記載の伝送装置。
【請求項９】
前記伝送チャンネルクロック生成手段は、前記シンボルのシンボルクロックの５／８倍の周波数の前記伝送チャンネルクロックを生成する
ことを特徴とする請求項８に記載の伝送装置。
【請求項１０】
前記変調手段は、
ランダム符号を発生するランダム符号発生手段と、
前記ランダム符号発生手段より出力される前記ランダム符号を用いて、前記シンボルをスクランブルするスクランブル手段と
をさらに有し、
前記差動符号化手段は、前記スクランブル手段によりスクランブルされた前記シンボルを差動符号化する
ことを特徴とする請求項８に記載の伝送装置。
【請求項１１】
前記変調手段は、
ランダム符号を発生するランダム符号発生手段と、
前記ランダム符号発生手段より出力される前記ランダム符号を用いて、前記ディジタルデータをスクランブルするスクランブル手段と
をさらに有する
ことを特徴とする請求項１に記載の伝送装置。
【請求項１２】
前記ランダム符号発生手段は、Ｍ（Maximum length linear shift register sequence code）系列またはカウンタのカウント値に基づいて、前記ランダム符号を発生する
ことを特徴とする請求項１１に記載の伝送装置。
【請求項１３】
前記Ｍ系列は、そのビット長が１３ビット以上のものである
ことを特徴とする請求項１２に記載の伝送装置。
【請求項１４】
前記変調手段は、前記ディジタルデータの誤り訂正のための誤り訂正符号を生成し、前記ディジタルデータに付加する誤り訂正符号生成手段をさらに有する
ことを特徴とする請求項１に記載の伝送装置。
【請求項１５】
前記誤り訂正符号は、リードソロモン符号である
ことを特徴とする請求項１４に記載の伝送装置。
【請求項１６】
前記リードソロモン符号は、ガロア体Ｇ（２8）上で定義され、その符号長または最小距離を、それぞれ５８または１１とするものである
ことを特徴とする請求項１５に記載の伝送装置。
【請求項１７】
前記変調手段は、１５３６×ｎバイト（但し、ｎは正の整数）の前記ディジタルデータと、３２０×ｎバイトの前記誤り訂正符号とを１単位として構造化する構造化手段をさらに有する
ことを特徴とする請求項１４に記載の伝送装置。
【請求項１８】
前記変調手段は、１５８４×ｎバイト（但し、ｎは正の整数）の前記ディジタルデータと、３３０×ｎバイトの前記誤り訂正符号とを１単位として構造化する構造化手段をさらに有する
ことを特徴とする請求項１４に記載の伝送装置。
【請求項１９】
前記変調手段は、前記誤り訂正符号が付加された前記ディジタルデータを記憶する記憶手段をさらに有し、
前記誤り訂正符号が付加された前記ディジタルデータは、前記記憶手段に対して所定の書き込み順序で書き込まれ、その書き込み順序と異なる読み出し順序で読み出されることによりインターリーブされる
ことを特徴とする請求項１４に記載の伝送装置。
【請求項２０】
前記変調手段は、前記誤り訂正符号が付加された前記ディジタルデータを記憶する記憶手段をさらに有し、
前記誤り訂正符号が付加された前記ディジタルデータは、前記記憶手段に対して所定の書き込み順序で書き込まれ、その書き込み順序と同一の読み出し順序で読み出される
ことを特徴とする請求項１４に記載の伝送装置。
【請求項２１】
前記変調手段は、前記復調手段において同期をとるための同期データを、前記ディジタルデータに付加する同期データ付加手段をさらに有する
ことを特徴とする請求項１に記載の伝送装置。
【請求項２２】
前記同期データは、そのビット長が４バイトのものである
ことを特徴とする請求項２１に記載の伝送装置。
【請求項２３】
前記変調手段は、所定のヘッダを、前記ディジタルデータに付加するヘッダ付加手段をさらに有する
ことを特徴とする請求項１に記載の伝送装置。
【請求項２４】
前記ヘッダは、そのビット長が６０バイトのものである
ことを特徴とする請求項２３に記載の伝送装置。
【請求項２５】
入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックを生成する伝送チャンネルクロック生成手段と、
前記ディジタルデータに基づいて搬送波を変調し、変調された変調信号を前記伝送チャンネルクロックに基づいて出力する変調手段と
を備えることを特徴とする送信装置。
【請求項２６】
さらに前記変調手段により変調された変調信号に基づいて第２の搬送波を変調し、変調された第２の搬送波を出力する出力手段を備える
ことを特徴とする請求項２５に記載の送信装置。
【請求項２７】
前記第２の搬送波は赤外線である
ことを特徴とする請求項２６に記載の送信装置。
【請求項２８】
入力される変調信号のクロックの４／５倍の周波数のデータクロックを生成するデータクロック生成手段と、
前記データクロック生成手段により生成されたデータクロックに基づいて前記変調信号をディジタルデータに復調する復調手段と
を備えることを特徴とする受信装置。
【請求項２９】
さらに前記出力手段より出力される変調された第２の搬送波を復調し、前記変調信号を抽出する入力手段を備える
ことを特徴とする請求項２８に記載の受信装置。
【請求項３０】
前記第２の搬送波は赤外線である
ことを特徴とする請求項２９に記載の受信装置。
【請求項３１】
入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックを生成し、
前記ディジタルデータに基づいて搬送波を変調すると共に変調された変調信号を前記伝送チャンネルクロックに基づいて出力し、
出力された変調信号に基づいて前記データクロックを生成し、
前記データクロック生成手段により生成されたデータクロックに基づいて前記変調信号を前記ディジタルデータに復調する
ことを特徴とする伝送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、伝送装置、送信装置、および受信装置、並びに伝送方法に関する。特に、例えばディジタルオーディオ機器で再生されたディジタル音響信号を、赤外線で、スピーカやヘッドフォンなどに伝送する場合などに用いて好適な伝送装置、送信装置、および受信装置、並びに伝送方法に関する。
【０００２】
【従来の技術】
従来の、例えばＣＤ（コンパクトディスク）再生装置などのオーディオ機器で再生された音響信号（音声信号）を、赤外線で、他のオーディオ機器としての、例えばスピーカやヘッドフォンなどに伝送する音響信号伝送装置では、ＣＤ再生装置側において、伝送すべき音響信号に周波数変調が施され、その結果得られた変調信号に基づいて、赤外線エミッタなどの発光器が駆動される。これにより、変調信号に対応した赤外線が出射され、この赤外線は、空間中を伝搬して、例えばスピーカやヘッドフォンなどの受信側の赤外線受光器で受光される。受信側では、受光された赤外線が、上述の変調信号に対応する受信信号に変換され、さらに、その受信信号が復調されることで、元の音響信号が再生される。
【０００３】
従って、上述の音響信号伝送装置によれば、音響信号を、物理的な伝送線を用いずに、多数のオーディオ機器に一括して伝送することができる。
【０００４】
しかしながら、このような音響信号伝送装置では、音響信号を、上述したように周波数変調などのアナログ変調するようになされていたため、音響信号を伝送するオーディオ機器間の距離が長くなると、受信側における音響信号のＳ／Ｎが大きく劣化する問題があった。
【０００５】
そこで、最近では、音質向上のため、ディジタル音響信号をディジタル変調して伝送するディジタル方式が提案されている。
【０００６】
【発明が解決しようとする課題】
ところで、このようなディジタル方式を用いる場合、ディジタル音響信号のデータレートと、その伝送レートとの比は、伝送効率の観点からは、１であることが理想的であるが、ディジタル音響信号の伝送にあたっては、誤り訂正符号やその他の必要なデータも伝送する必要があり、現実には、伝送レートの方が、データレートよりも高くなる。
【０００７】
従って、伝送効率の向上のためには、伝送レートは、データレートとの比が１により近くなるようにすれば良いが、その比が複雑になると、変調時および復調時におけるデータ処理が複雑化する。
【０００８】
このため、伝送レートは、伝送効率の向上と、データ処理の複雑化とをバランスさせて決める必要がある。
【０００９】
さらに、例えば、赤外線により音響信号を伝送する場合に使用することのできる周波数帯域は、ＥＩＡＪ（日本電子機械工業会）のＣＰ−１２０５、およびＩＥＣ（International Electrotechnical Commission)１６０３に規定されているが、伝送レートは、伝送の際に使用する伝送帯域が、この周波数帯域を越えないように決める必要もある。
【００１０】
本発明は、このような状況に鑑みてなされたものであり、規格に適合したディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことができるようにするものである。
【００１１】
【課題を解決するための手段】
本発明の伝送装置は、入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックを生成する伝送チャンネルクロック生成手段と、ディジタルデータに基づいて搬送波を変調し、変調された変調信号を伝送チャンネルクロックに基づいて出力する変調手段とを備える送信装置と、変調信号に基づいてデータクロックを生成するデータクロック生成手段と、データクロック生成手段により生成されたデータクロックに基づいて変調信号をディジタルデータに復調する復調手段とを備える受信装置とから構成されることを特徴とする。
【００１２】
本発明の送信装置は、入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックを生成する伝送チャンネルクロック生成手段と、ディジタルデータに基づいて搬送波を変調し、変調された変調信号を伝送チャンネルクロックに基づいて出力する変調手段とを備えることを特徴とする。
【００１３】
本発明の受信装置は、入力される変調信号のクロックの４／５倍の周波数のデータクロックを生成するデータクロック生成手段と、データクロック生成手段により生成されたデータクロックに基づいて変調信号をディジタルデータに復調する復調手段とを備えることを特徴とする。
【００１４】
本発明の伝送方法は、入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックを生成し、ディジタルデータに基づいて搬送波を変調すると共に変調された変調信号を伝送チャンネルクロックに基づいて出力し、出力された変調信号に基づいてデータクロックを生成し、データクロック生成手段により生成されたデータクロックに基づいて変調信号をディジタルデータに復調することを特徴とする。
【００１５】
本発明の伝送装置においては、送信装置は、入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックを生成し、ディジタルデータに基づいて搬送波を変調し、変調された変調信号を伝送チャンネルクロックに基づいて出力する。受信装置は、変調信号に基づいてデータクロックを生成し、生成されたデータクロックに基づいて変調信号をディジタルデータに復調する。
【００１６】
本発明の送信装置においては、入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックが生成され、ディジタルデータに基づいて搬送波が変調され、変調された変調信号が伝送チャンネルクロックに基づいて出力される。
【００１７】
本発明の受信装置においては、入力される変調信号のクロックの４／５倍の周波数のデータクロックが生成され、生成されたデータクロックに基づいて変調信号がディジタルデータに復調される。
【００１８】
本発明の伝送方法においては、入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックが生成され、ディジタルデータに基づいて搬送波が変調されると共に変調された変調信号が伝送チャンネルクロックに基づいて出力され、出力された変調信号に基づいてデータクロックが生成され、データクロック生成手段により生成されたデータクロックに基づいて変調信号がディジタルデータに復調される。
【００３５】
【発明の実施の形態】
図１は、本発明を適用したオーディオシステムの一実施の形態の構成を示している。このオーディオシステムにおいては、ディジタルオーディオ機器１から出力されたディジタル音響信号が、音響信号伝送装置２を介して、ディジタルオーディオ機器３に伝送されるようになされている。
【００３６】
即ち、ディジタルオーディオ機器１は、例えばＣＤ（コンパクトディスク）再生装置や、ＤＡＴ（ディジタルオーディオテープ）装置、ＭＤ（ミニディスク）（ＭＤ、ミニディスクは商標）再生装置などで、ディジタル音響信号を再生し、例えば同軸ケーブルや光ファイバなどを介して、音響信号伝送装置２に出力するようになされている。なお、ディジタルオーディオ機器１から出力されるディジタルオーディオ信号（ディジタル音響信号）は、例えば、ＩＥＣ−９５８の規格に準拠したフォーマットのデータなどとなっている。
【００３７】
音響信号伝送装置２は、送信機６、赤外線エミッタ７、赤外線ディテクタ８、および受信機９で構成され、ディジタルオーディオ機器１からのディジタル音響信号を、赤外線で、ディジタルオーディオ機器３に伝送するようになされている。
【００３８】
即ち、送信機６は、ディジタルオーディオ機器１からのディジタル音響信号に基づいて、所定の副搬送波を、例えばＱＰＳＫ変調や、ＴＣＭ（Trellis Coded Modulation）変調と８ＰＳＫ（Eight Phase Shift Keying）変調とを組み合わせた位相偏移変調（ディジタル位相変調）し、これにより得られるＲＦ（Radio Frequency）信号である変調信号を、赤外線エミッタ７に出力する。ここで、送信機６では、ＴＣＭ変調と８ＰＳＫ変調とを組み合わせた変調ではなく、例えば、８ＰＳＫ変調だけを施すようにすることも可能であるが、８ＰＳＫだけでは、ＱＰＳＫ変調だけの場合に比較して、判定すべき情報点どうしの距離が短くなるため、エラーレートが増加することになる。そこで、受信側において、最尤復号を行い、これによりエラーレートの増加を防止することができるようにするため、８ＰＳＫ変調だけでなく、ＴＣＭ変調をも用いるようにするのが好ましい。なお、ＴＣＭ変調と８ＰＳＫ変調とを組み合わせた変調（以下、適宜、ＴＣＭ８ＰＳＫ変調という）によれば、エラーレートが８ＰＳＫ変調だけを用いる場合と同様であっても良いとすれば、送信機６の後段の赤外線エミッタ７が出力する赤外線のパワーを小さくすることができる（赤外線のパワーを変化させないとすれば、より遠距離への伝送が可能となる）。
【００３９】
赤外線エミッタ７は、例えば増幅回路、発光ダイオード（またはレーザダイオード）、レンズ、および光フィルタなどから構成される赤外線の発光器で、送信機６からの変調信号に基づいて赤外線を発光し、これにより、主搬送波たる赤外線を変調した変調赤外線を出力する。
【００４０】
この変調赤外線は、空間を伝搬して、赤外線ディテクタ８で受光される。赤外線ディテクタ８は、例えば光フィルタ、レンズ、フォトダイオード（またはフォトトランジスタ）などから構成される赤外線の受光器で、受光した赤外線に対応する信号（受信信号）を出力するようになされている。従って、この場合、赤外線ディテクタ８からは、変調赤外線に対応する信号、即ち、送信機６から出力された変調信号に相当するＲＦ信号が出力される。このＲＦ信号は、受信機９に供給され、そこでは、ＲＦ信号が復調され、これにより、ディジタル音響信号が再生される。
【００４１】
このディジタル音響信号は、例えば同軸ケーブルや光ファイバなどを介して、ディジタルオーディオ機器３に出力される。ディジタルオーディオ機器３は、例えばＤ／Ａ変換器およびスピーカ、あるいはＤＡＴ装置などで、そこでは、ディジタル音響信号がＤ／Ａ変換され、スピーカから出力される。あるいは、また、ディジタル音響信号は、ＤＡＴなどの記録媒体に記録される。
【００４２】
ここで、図２に示すように、ＥＩＡＪのＣＰ−１２０５およびＩＥＣ−１６０３によれば、赤外線による音声信号（音響信号）の伝送には、２ＭＨｚ乃至６ＭＨｚの周波数帯域が割り当てられている。この周波数帯域のうち、２ＭＨｚ乃至３ＭＨｚは、現在、主として、アナログ音響信号の伝送に使用されているので、本実施の形態では、音響信号伝送装置２において、音響信号（ディジタル音響信号）は、例えば３ＭＨｚ乃至６ＭＨｚの周波数帯域を、伝送帯域として伝送（送信）されるようになされている。
【００４３】
次に、図３は、図１の送信機６の構成例を示している。ディジタルオーディオ機器１からの、例えばＩＥＣ−９５８フォーマットなどに準拠したディジタル音響信号は、入力Ｉ／Ｆ回路１０に入力されるようになされている。入力Ｉ／Ｆ回路１０は、ディジタル音響信号（以下、適宜、音響データともいう）から、そのデータクロックを抽出し、入力回路１１に出力する。入力回路１１は、データクロックを伝送チャンネルクロック生成回路１２に供給する。伝送チャンネルクロック生成回路１２は、例えばＰＬＬ（Phase Lock Loop）回路、分周回路、逓倍回路などから構成され、入力回路１１からのデータクロックの５／４倍の周波数の伝送チャンネルクロックを生成する。この伝送チャンネルクロックは、伝送フォーマット生成回路１５および変調回路１６に供給され、これにより、伝送フォーマット生成回路１５および変調回路１６は、伝送チャンネルクロックに対応して動作する。
【００４４】
その結果、後述する変調回路１６からは、伝送チャンネルクロックのタイミングで、変調信号が出力される。即ち、変調信号は、音響データのデータクロックの５／４倍の周波数に相当する伝送速度で伝送されることとなり、送信機６から、赤外線エミッタ７および赤外線ディテクタ８を介して、受信機９に伝送されるデータの伝送レートと、音響データのデータレートとの比は、５／４となる。なお、変調回路１６において、例えば、ＱＰＳＫ変調が行われるとした場合、即ち、後述する伝送フォーマット生成回路１５から出力される、音響データを含むデータを２ビット単位にしたシンボルに対し、ディジタル位相変調が施されるとした場合、伝送チャンネルクロックの周波数が、データクロックの５／４倍の周波数となっているときには、その周波数は、シンボルクロック（シンボルレート）の５／８（＝５／４×１／２）倍にもなっている。
【００４５】
ここで、上述のように、伝送レートを、データクロックの周波数、つまりデータレートの５／４倍にしたのは、次のような理由による。即ち、前述したように、伝送レートとデータレートとの比は、伝送効率の向上させるためには、１により近くする必要があり、データ処理の複雑化を防止するためには、より簡単な整数比にする必要がある。そこで、本件発明者は、そのような整数比を検討した結果、５／４が最適であるという結論に達した。
【００４６】
入力Ｉ／Ｆ回路１０は、上述したように、入力された音響データからデータクロックを抽出する他、その音響データを所定のフォーマットに変換し、入力回路１１に出力する。入力回路１１は、入力Ｉ／Ｆ回路１０から所定のフォーマットに変換された音響データを受信すると、それを、適宜、バスを介してバッファ回路１３に出力する。ここで、図４は、入力回路１１に入力される音響データのフォーマットの例を示している。入力回路１１への入力データ（ビットストリーム）は、ブロック単位で構成され、各ブロックは、例えば１５３６バイトの音響データで構成される。
【００４７】
バッファ回路１３は、入力回路１１からの音響データを、１バイト単位で記憶するようになされている。即ち、バッファ回路１３は、例えば図５に示すように、音響データを１バイト単位で、Ｌ方向（左から右方向）に記憶していき、４８バイトの音響データを記憶すると、その１段下に、やはり１バイト単位で、Ｌ方向に音響データを記憶していく。そして、その段に、４８バイトの音響データを記憶すると、さらに、その下の段に、１バイト単位で音響データを記憶していき、以下、Ｍ方向（上から下方向）に、３２×ｎバイトの音響データが記憶されるまで、同様の処理を繰り返す。
【００４８】
即ち、バッファ回路１３のアドレス（メモリアドレス）を、ＬおよびＭ方向の座標（Ｌ，Ｍ）で表し、その最も左上のアドレスを（０，０）として、左方向または下方向に、ＬまたはＭ座標がそれぞれ増加していくものとすると、入力回路１１からの音響データは、次のような順序（書き込み順序）で、バッファ回路１３に書き込まれる。
【００４９】
(0,0),(1,0),(2,0),・・・,(46,0),(47,0),
(0,1),(1,1),(2,1),・・・,(46,1),(47,1),
(0,2),(1,2),(2,2),・・・,(46,2),(47,2),
・                  ・
・                  ・
・                  ・
(0,31),(1,31),(2,31),・・・,(46,31),(47,31),
・                  ・
・                  ・
・                  ・
(0,32n-1),(1,32n-1),(2,32n-1),・・・,(46,32n-1),(47,32n-1)
【００５０】
以上のようにして、バッファ回路１３には、音響データが、４８×（３２×ｎ）バイト単位で記憶される。
【００５１】
ここで、ｎは、１以上の整数で、このｎを所定の値とすることによって、伝送フォーマット生成回路１５によって行われるインターリーブのインターリーブ長を調整することができる。なお、本実施の形態における場合のように、ディジタル音響信号を伝送する場合においては、ｎは、例えば１とされる。
【００５２】
バッファ回路１３に、４８×（３２×ｎ）バイトの音響データが記憶されると、パリティ付加回路１４は、バッファ回路１３からバスを介して、音響データを読み出し、その音響データの誤り訂正のための誤り訂正符号（パリティ）（ＥＣＣ）を生成する。そして、パリティ付加回路１４は、音響データに対し、誤り訂正符号を付加し、再び、バスを介して、バッファ回路１３に記憶させる。
【００５３】
即ち、パリティ付加回路１４は、図５に示すように、バッファ回路１３から、右斜め下方向（直線Ｍ＝Ｌと平行な方向）に、４８バイトの音響データを読み出し、その音響データに対応する、例えば１０バイトの誤り訂正符号を計算する。そして、パリティ付加回路１４は、４８バイトの音響データを、バッファ回路１３の元の位置に書き込み、さらに、それに続いて、誤り訂正符号を書き込む。以下、同様の処理を、バッファ回路１３に記憶されている音響データすべてについて繰り返す。
【００５４】
具体的には、例えばｎ＝１の場合、まず、アドレス(0,0),(1,1),(2,2),・・・,(31,31),(32,0),(33,1),・・・,(46,14),(47,15)に記憶された音響データが、バッファ回路１３から読み出され、その音響データに対する１０バイトの誤り訂正符号が計算される。そして、音響データは、上述と同一のアドレスに記憶され、誤り訂正符号は、アドレス(47,15)の右斜め下方向に続くアドレス(48,16),(49,17),(49,18),・・・,(56,25),(57,26)に記憶される。
【００５５】
次に、アドレス(0,1),(1,2),(2,3),・・・,(30,31),(31,0),(32,1),(33,2),・・・,(46,15),(47,16)に記憶された音響データが、バッファ回路１３から読み出され、その音響データに対する１０バイトの誤り訂正符号が計算される。そして、音響データは、上述と同一のアドレスに記憶され、誤り訂正符号は、アドレス(47,16)の右斜め下方向に続くアドレス(48,17),(49,18),(49,19),・・・,(56,26),(57,27)に記憶される。
【００５６】
以下、アドレス(0,31),(1,0),(2,1),・・・,(31,30),(32,31),(33,0),(34,1),・・・,(46,13),(47,14)に記憶された音響データに対する誤り訂正符号が、アドレス(48,15),(49,16),(50,17),・・・,(56,24),(57,25)に記憶されるまで、同様の処理が繰り返される。
【００５７】
また、例えばｎ＝２の場合については、まず、アドレス(0,0),(1,1),(2,2),・・・,(46,46),(47,47)に記憶された音響データに対する誤り訂正符号が、アドレス(47,47)の右斜め下方向に続くアドレス(48,48),(49,49),(50,50),・・・,(57,57)に記憶され、アドレス(0,1),(1,2),(2,3),・・・,(46,47),(47,48)に記憶された音響データに対する誤り訂正符号が、アドレス(47,48)の右斜め下方向に続くアドレス(48,49),(49,50),(50,51),・・・,(57,58)に記憶される。以下、アドレス(0,61),(1,0),(2,1),・・・,(31,30),(32,31),・・・,(46,45),(47,46)に記憶された音響データに対する誤り訂正符号が、アドレス(47,46)の右斜め下方向に続くアドレス(48,47),(49,48),(50,49),・・・,(57,56)に記憶されるまで、同様の処理が繰り返される。
【００５８】
従って、パリティ付加回路１４は、１５３６（＝４８×３２）バイト、即ち、１ブロック（図４）の音響データに、３２０（＝１０×３２）バイトの誤り訂正符号を付加することを、ｎ回行うことで、１５３６×ｎバイトの音響データと、３２０×ｎバイトの誤り訂正符号とを１単位に構造化する（伝送フォーマット生成回路１５で扱われる単位のデータを生成する）。
【００５９】
なお、本実施の形態では、例えば誤り訂正符号として、ガロア体Ｇ（２8）上で定義されたリードソロモン（Reed-Solomon）符号が用いられる。また、このリードソロモン符号の符号長は（５８，４８）などとされており、その符号長ｄは１１などとされている。但し、リードソロモン符号の符号長は（５８，４８）に限定されるものではなく、例えば、（３８，３２）その他などにすることが可能である。
【００６０】
バッファ回路１３に記憶された音響データすべてに対し、上述したように誤り訂正符号が付加されると、伝送フォーマット生成回路１５は、例えば図５に示すように、バッファ回路１３に記憶されたデータを１バイト単位で、アドレス(0,0)から、Ｍ方向（上から下方向）に読み出す。即ち、伝送フォーマット生成回路１５は、次のような順序（読み出し順序）でバッファ回路１３から、データを読み出す。
【００６１】
(0,0),(0,1),(0,2),・・・,(0,32n-2),(0,32n-1),
(1,0),(1,1),(1,2),・・・,(1,32n-2),(1,32n-1),
(2,0),(2,1),(2,2),・・・,(2,32n-2),(2,32n-1),
・                  ・
・                  ・
・                  ・
(57,0),(57,1),(57,2),・・・,(57,32n-2),(57,32n-1)
【００６２】
このように、誤り訂正符号が付加された音響データは、バッファ回路１３に対する書き込み順序と異なる読み出し順序で読み出されることでインターリーブされる。従って、バーストエラーに対する誤り訂正能力を向上させることができる。
【００６３】
そして、伝送フォーマット生成回路１５は、ｎ＝１のときにバッファ回路１３に記憶される音響データおよび誤り訂正符号のデータ量に等しいデータ量、即ち、１８５６（４８×３２＋１０×３２）バイトのデータごとに、受信機９において同期をとるための同期データと、必要な情報が記述されたヘッダとを付加し、伝送用のフォーマットのデータ（以下、適宜、伝送データという）に変換する。
【００６４】
このように、同期データおよびヘッダが付加される１８５６バイト単位のデータを、以下、適宜、セクション（section）という。
【００６５】
従って、ｎ＝１のとき、セクションは、図５に示した４８×３２バイトの音響データと、１０×３２バイトの誤り訂正符号で構成されることになる。
【００６６】
ここで、図６は、伝送フォーマット生成回路１５が出力する伝送データ（ビットストリーム）のフォーマットを示している。伝送データは、例えば図６（Ａ）に示すように、パート（part）を単位として構成され、各パートは、例えば同図（Ｂ）に示すように、ｎ個のチャプタ（chapter）で構成されている。各チャプタは、例えば図６（Ｃ）に示すように、その先頭から、同期データとしての４バイト（＝３２ビット）のシンク（sync.）、６０バイト（＝４８０ビット）のヘッダ（header）、１８５６バイトのセクションが順次配置されて構成されている。
【００６７】
シンクには、パートシンク（part sync.）およびチャプタシンク（chapter sync.）の２種類があり、パートを構成する先頭のチャプタにはパートシンクが、先頭でないチャプタにはチャプタシンクが、それぞれ配置され、これにより、受信機９側において、パートの先頭と、チャプタの先頭とを区別して検出することができるようになされている。なお、パートシンクまたはチャプタシンクとしては、直流分が集中しないような、例えば、４バイトのパターンが用いられる。即ち、例えば、変調回路１６においてＱＰＳＫ変調を行う場合においては、パートシンクとしては、「01111011111111111111111111111111」や「01111011011110110111101101111011」などが、チャプタシンクとしては、「11111111111111111111111111111111」や「01111011011110110111101111111111」などが用いられる。
【００６８】
従って、ｎが２以上の場合、パートは、図７（Ａ）に示すように構成される。即ち、パートを構成する先頭のチャプタのシンクには、パートシンクが配置され、そのパートを構成する残りのチャプタのシンクには、チャプタシンクが配置される。また、ｎが１の場合、パートは、図７（Ｂ）に示すように構成される。即ち、パートは、１つのチャプタで構成され、そのチャプタのシンクには、パートシンクが配置される。なお、ｎが１の場合には、チャプタのシンクには、パートシンクではなく、チャプタシンクを用いるようにしても良い。即ち、パートシンクまたはチャプタシンクのいずれを用いても良い。
【００６９】
ヘッダは、例えば図８に示すように、１バイト（＝８ビット）のサブヘッダが６０個配置されて構成され、各サブヘッダには、必要に応じて、所定の情報が記述される。具体例としては、いま、サブヘッダを、ヘッダの先頭から、＃０，＃１，・・・，＃５９と番号を付して区別するとすると、サブヘッダ＃０には、例えばパートを構成するチャプタの数、即ち、ｎが配置される。また、サブヘッダ＃１には、例えばセクションに配置されているデータに関する情報が配置される。即ち、セクションに配置されたデータが、例えば、ディジタル音響信号、分割ディジタル音響信号、混合ディジタル音響信号、ビデオデータ、コンピュータで扱われるデータなどである場合、サブヘッダ＃１には、その旨を示すコードとして、例えば、０，１，２，３，４，５などがそれぞれ記述される。
【００７０】
ここで、分割ディジタル音響信号とは、複数のディジタル音響信号Ｓ１，Ｓ２，・・・を、それぞれに基づいて、複数の副搬送波Ｃ１，Ｃ２，・・・を変調して伝送する場合の複数のディジタル音響信号Ｓ１，Ｓ２，・・・を意味し、混合ディジタル音響信号とは、複数のディジタル音響信号Ｓ１，Ｓ２，・・・を時分割多重化し、その多重化信号に基づいて、１つの副搬送波Ｃを変調して伝送する場合の複数のディジタル音響信号Ｓ１，Ｓ２，・・・を意味する。
【００７１】
例えば、サブヘッダ＃１に記述された情報が、分割ディジタル音響信号を表すものである場合、サブヘッダ＃２には、後述する分割タイプを表す情報などが記述される。さらに、サブヘッダ＃３および＃４には、分割ディジタル音響信号である複数のディジタル音響信号Ｓ１，Ｓ２，・・・それぞれに基づいて変調されている複数の副搬送波Ｃ１，Ｃ２，・・・を認識するための情報などが記述される。
【００７２】
また、例えば、サブヘッダ＃１に記述された情報が、ビデオデータを表すものである場合、サブヘッダ＃２には、そのビデオデータが圧縮されているかどうかに関する情報や、圧縮されているならば、その圧縮方式に関する情報（例えば、ビデオデータが、ＭＰＥＧ１あるいはＭＰＥＧ２方式に準拠して圧縮されていることを示す情報や、ＪＰＥＧを動画に拡張した方式に準拠して圧縮されていることを示す情報など）などが記述される。
【００７３】
なお、ヘッダに記述する情報は、上述したものに限定されるものではない。即ち、ヘッダには、上述した情報の他、例えば、サークスに関する情報など、必要な情報を、適宜記述するようにすることができる。
【００７４】
伝送フォーマット生成回路１５からは、以上のようなフォーマットの伝送データが出力され、その結果、この伝送データのデータレートと、音響データのデータレートとの比は５／４になる。即ち、例えば、いま、パートに注目し、１つのパートがｎ個のチャプタで構成されるとすると、そのうちの４×ｎバイト、６０×ｎバイト、１５３６×ｎバイト、または３２０×ｎバイトは、それぞれシンク、ヘッダ、音響データ、または誤り訂正符号である。従って、１５３６×ｎバイトの音響データが、４×ｎ＋６０×ｎ＋１５３６×ｎ＋３２０×ｎバイトの伝送データにされたことになるから、伝送データのデータレート（伝送レート）と、音響データのデータレートとの比は５／４（＝（４×ｎ＋６０×ｎ＋１５３６×ｎ＋３２０×ｎ）／（１５３６×ｎ））となる。
【００７５】
上述したように、伝送フォーマット生成回路１５には、音響データのデータレートの５／４倍の周波数の伝送チャンネルクロックが、伝送チャンネルクロック生成回路１２から供給され、伝送フォーマット生成回路１５は、この伝送チャンネルクロックにしたがって動作しており、これにより、伝送データの処理を行うことができるようになされている。
【００７６】
ここで、図３の実施の形態では、入力回路１１、パリティ付加回路１４、および伝送フォーマット生成回路１５は、いずれもバスを介してバッファ回路１３と接続され、このバッファ回路１３にアクセスして処理を行うようになされている。そこで、そのアクセスタイミングを、図９を参照して説明する。図９は、バッファ回路１３の構成例を示している。バッファ回路１３は、５８×３２ｎバイトの記憶容量を有する３つの領域（以下、適宜、プレーンという）Ａ，Ｂ，Ｃを有している。このような構成のバッファ回路１３に対し、入力回路１１は、プレーンＡ，Ｂ，Ｃに、４８×３２ｎバイト単位で音響データを順次書き込んでいく。
【００７７】
また、パリティ付加回路１４は、プレーンＡに対する、入力回路１１による４８×３２ｎバイト単位の音響データの書き込みが終了すると、そのプレーンＡにアクセスし、そこに記憶された音響データに誤り訂正符号を付加する。さらに、パリティ付加回路１４は、プレーンＢ，Ｃについても同様の処理を行う。
【００７８】
伝送フォーマット生成回路１５は、プレーンＡに記憶された音響データに対する、パリティ付加回路１４による誤り訂正符号の付加が終了すると、プレーンＡにアクセスし、そこに記憶されたデータを読み出して、伝送データに変換する。さらに、伝送フォーマット生成回路１５は、プレーンＢ，Ｃについても同様の処理を行う。
【００７９】
そして、入力回路１１は、プレーンＡに記憶されたデータが、伝送フォーマット生成回路１５に読み出されるのを待って、プレーンＡに、４８×３２ｎバイトの音響データを書き込む。
【００８０】
以下、入力回路１１、パリティ付加回路１４、および伝送フォーマット生成回路１５では、同様の処理が繰り返される。
【００８１】
図３に戻り、伝送フォーマット生成回路１５から出力された伝送データは、変調回路１６に供給され、そこで、例えばＱＰＳＫ変調やＴＣＭ８ＰＳＫ変調などの位相偏移変調される。
【００８２】
図１０は、変調回路１６がＱＰＳＫ変調を行うとした場合の、その構成例を示している。伝送フォーマット生成回路１５からの、シリアルデータである伝送データは、シリアル／パラレル変換回路２１に供給され、そこで、２ビット単位のパラレルデータ、即ち、（０，０），（０，１），（１，０），（１，１）のうちのいずれかのシンボルに変換される。ＱＰＳＫ変調の場合シンボルの上位ビット（ＭＳＢ）であるＩデータまたは下位ビット（ＬＳＢ）であるＱデータは、ＥＸＯＲゲート２２または２３それぞれの一方の入力端子に供給される。
【００８３】
ＥＸＯＲゲート２２または２３それぞれの他方の入力端子には、ランダム系列発生回路３１から、ランダム符号（ランダム系列）が、伝送チャンネルクロックのタイミングで供給されている。ＥＸＯＲゲート２２または２３では、ＩデータまたはＱデータそれぞれと、ランダム符号との排他的論理和がとられ、これにより、ＩデータおよびＱデータはスクランブルされる。なお、ＩおよびＱデータはスクランブルしないようにすることも可能である。この場合、ＥＸＯＲゲート２２，２３、ランダム系列発生回路３１、およびシンク検出回路３６は設ける必要がない。
【００８４】
ここで、ランダム系列発生回路３１は、Ｍ系列発生回路３２、カウンタ回路３３，ＥＸＯＲ３４、および３５から構成され、Ｍ系列発生回路３２が発生するＭ系列、およびカウンタ回路３３のカウント値に基づいて、ランダム符号を発生するようになされている。
【００８５】
即ち、Ｍ系列発生回路３２では、そのビット長（周期）が、例えば１７ビットなどのＭ系列が発生され、ＥＸＯＲ３４または３５それぞれの一方の入力端子に供給される。カウンタ回路３３は、例えば２ビットのカウンタで構成され、伝送チャンネルクロック生成回路１２から供給される伝送チャンネルクロックのタイミングで、そのカウント値を、００Ｂから、０１Ｂ，１０Ｂ，１１Ｂ，００Ｂ，０１Ｂ，・・・というように、１ずつインクリメントするようになされている（Ｂは、その前の数字が２進数であることを表す）。そして、カウンタ回路３３のカウント値の上位ビット（ＭＳＢ）または下位ビット（ＬＳＢ）は、ＥＸＯＲ３４または３５それぞれの他方の入力端子に供給されるようになされている。
【００８６】
ＥＸＯＲゲート３４または３５では、Ｍ系列とカウント値の排他的論理和がとられ、それぞれがランダム符号として、ＥＸＯＲゲート２２または２３に供給される。
【００８７】
なお、Ｍ系列発生回路３２およびカウンタ回路３３は、シンク検出回路３６から供給される初期化信号のタイミングで初期化される（Ｍ系列発生回路３２では、Ｍ系列を発生するための初期値がセットされ、カウンタ回路３３では、そのカウント値が００Ｂにリセットされる）ようになされている。シンク検出回路３６は、伝送データからシンク（パートシンクのみまたはパートシンクとチャプタシンクとの両方）を検出し、そのタイミングで、初期化信号を出力するようになされており、従って、Ｍ系列発生回路３２およびカウンタ回路３３の初期化は、シンクのタイミングで行われるようになされている。
【００８８】
Ｍ系列発生回路３２が発生する疑似ランダムなＭ系列をシンボルとした場合、位相平面上の情報点は、原点に対して点対称な位置に移動する。また、カウンタ回路３３が発生する周期的なカウント値をシンボルとした場合、位相平面上の情報点は、原点を中心として回転する。従って、疑似ランダムなＭ系列および周期的なカウント値からランダム符号を生成し、これとの排他的論理和をとることで、ＩデータおよびＱデータ、即ち、シンボルをスクランブルした場合、伝送データの規則性を疑似的に低減することができる。その結果、位相平面上における情報点の偏りも低減することができる。
【００８９】
ここで、ＥＸＯＲゲート２２および２３では、シンクを除く部分についてスクランブルがかけられるようになされている。即ち、ランダム系列発生回路３１では、シンク検出回路３６からの初期化信号に基づいて、ＥＸＯＲゲート２２および２３に供給されているシンボルがシンクであるかどうかが判定され、シンクであると判定された場合、ＥＸＯＲゲート２２および２３に、０が供給されるようになされており、これにより、ＥＸＯＲゲート２２および２３からは、シンクは、そのまま出力されるようになされている。
【００９０】
なお、ランダム符号は、Ｍ系列や周期的なカウント値以外のものによって発生させることが可能である。また、スクランブルも、ＥＸＯＲゲート以外の手段によってかけるようにすることが可能である。
【００９１】
ＥＸＯＲゲート２２または２３でスクランブルされたＩまたはＱデータは、いずれも差動変換回路３７に供給される。差動変換回路３７では、ＩおよびＱデータが差動符号化され、その結果得られる差動ＩおよびＱデータが出力される。即ち、ＩおよびＱデータの組であるシンボルを（Ｉ，Ｑ）と表すとすると、いま供給されたシンボル（０，０），（０，１），（１，１）、または（１，０）に対応して、前回得られた差動ＩおよびＱデータの位相平面上における情報点が、０，π／２，π、または３π／２だけ回転され、その回転後の情報点に対応するＩまたはＱデータが、それぞれ差動ＩまたはＱデータとして出力される。
【００９２】
従って、後述する加算器３０が発生する変調信号の位相は、シンボルが（０，０），（０，１），（１，１）、または（１，０）のとき、０，π／２，π、または３π／２だけ回転されることになる。このような変調信号を復調するときには、変調信号の位相の変化だけが分かれば良く、後述する発振器２８が発生する副搬送波の位相を検出する必要がないので、いわゆる位相不確定性が生じることを防止することができる。なお、ＩおよびＱデータは、必ずしも差動符号化する必要はない。
【００９３】
差動変換器３７から出力された差動ＩまたはＱデータは、それぞれロールオフフィルタ２４または２５に供給される。ロールオフフィルタ２４または２５は、ローパスフィルタなどで構成され、差動ＩまたはＱデータをフィルタリングして、乗算器２６または２７にそれぞれ出力する。なお、変調回路１６においては、ロールオフフィルタ２４および２５に代えて、ルートロールオフフィルタを用いることが可能である。但し、送信側および受信側の全体におけるフィルタの特性は、ロールオフフィルタの特性とする必要があるので、送信側においてルートロールオフフィルタを用いる場合には、受信側（復調回路５１（図１４））にもルートロールオフフィルタを設ける必要がある。このように送信側および受信側の両方にルートロールオフフィルタを設けた場合、雑音耐性を向上させることが可能となる。
【００９４】
乗算器２６には、差動Ｉデータの他、発振器２８から副搬送波が供給されている。ここで、発振器２８は、例えば周波数が、４．５ＭＨｚのｓｉｎ波を発生しており、これを副搬送波として、乗算器２６および移相器２９に供給するようになされている。なお、副搬送波の周波数を４．５ＭＨｚとしたのは、次のような理由による。即ち、図２で説明したように、本実施の形態では、３ＭＨｚ乃至６ＭＨｚの周波数帯域を伝送帯域とすることから、その伝送帯域を有効に利用することができるように、その中心の周波数である４．５ＭＨｚ（＝（３ＭＨｚ＋６ＭＨｚ）／２）を用いることとしたためである。
【００９５】
乗算器２６は、発振器２８からの副搬送波と差動Ｉデータとを乗算し、加算器３０に出力する。
【００９６】
一方、乗算器２７には、差動Ｑデータの他、発振器２８から、移相器２９を介して、副搬送波が供給されている。移相器２９は、発振器２８からの副搬送波を、その位相をπ／２だけ回転して出力するようになされており、従って、乗算器２７には、乗算器２６における場合とはπ／２だけ位相の異なる副搬送波が供給される。乗算器２７は、そのような副搬送波と、差動Ｑデータとを乗算し、やはり加算器３０に出力する。加算器３０は、乗算器２６および２７の出力を加算し、これにより、差動ＩおよびＱデータに基づいて副搬送波をＱＰＳＫ変調した変調信号としてのＲＦ信号が生成される。
【００９７】
ここで、音響データが、例えば、上述したように、ＩＥＣ−９５８フォーマットに準拠したデータである場合、これを、３２ビットスロット（32bits slot）のデータとみなしたときの最大のデータレートは、３．０７２Ｍｂｐｓ（＝４８ｋＨｚ×３２ビット×２）である（４８ｋＨｚでサンプリングされ、３２ビット量子化されたステレオの音響データと同一のデータレート）。また、伝送データのデータレートは、上述したように、音響データのデータレートの５／４倍であるから、３．８４Ｍｂｐｓである。そして、伝送データは、２ビットを１シンボルとして扱われるから、変調信号の周波数帯域は、１．９２ＭＨｚ（＝３．８４ＭＨｚ／２）となる。
【００９８】
理想的には、上述の通りであるが、実際には、変調信号の周波数帯域は、理論値の２０乃至３０％程度広がる。そこで、いま、変調信号の周波数帯域が理論値の２０％広がるとすると、その値は、２．３０４ＭＨｚ（＝１．９２ＭＨｚ×１．２）となる。
【００９９】
従って、変調信号は、図２で説明した、３乃至６ＭＨｚの３ＭＨｚの伝送帯域によって伝送することができる。なお、本実施の形態においては、副搬送波の周波数が４．５ＭＨｚであるから、伝送帯域の低域および高域の境界には、３４８ｋＨｚ（＝（３ＭＨｚ−２．３０４ＭＨｚ）／２）の余裕があるが、これは、次のような理由による。即ち、以上のような変調信号を赤外線で伝送した場合であっても、受信側では、その赤外線の以外の赤外線も受光される。従って、変調信号を復調するには、受光した赤外線を光電変換した信号から、３乃至６ＭＨｚの範囲の信号を取り出す必要がある。これには、通常、バンドバスフィルタが用いられるが、正確に、３乃至６ＭＨｚの範囲の信号を通過させるバンドバスフィルタを製作するのは現実には不可能である。このため、上述したように、伝送帯域の境界に余裕をもたせることで、バンドパスフィルタの製作の容易化を図るとともに、変調信号を正確に取り出すことができるようにしている。
【０１００】
次に、図１１は、図１０のＭ系列発生回路３２の構成例を示している。Ｍ系列発生回路３２は、初期値レジスタ４１，Ｄ−ＦＦ群４２、およびＥＸＯＲゲート４３で構成されている。初期値レジスタ４１は、Ｍ系列を発生するための初期値を記憶している。Ｄ−ＦＦ群４２は、１７個のＤ−ＦＦ（Ｄフリップフロップ）がシリーズに接続されて構成されている。各Ｄ−ＦＦには、クロックとして伝送チャンネルクロックが供給されており、この伝送チャンネルクロックのタイミングで、入力値をラッチするようになされている。さらに、各Ｄ−ＦＦには、シンク検出回路３６（図１０）から初期化信号が供給されるようになされており、各Ｄ−ＦＦは、初期化信号を受信した場合、初期化レジスタ４１に記憶されている初期値をラッチするようになされている。
【０１０１】
いま、１７個のＤ−ＦＦを、最も左のものから、＃０，＃１，・・・，＃１６と番号を付して区別すると、ＥＸＯＲゲート４３の入力端子には、Ｄ−ＦＦ＃２および＃１６の出力が供給されるようになされており、その出力端子は、Ｄ−ＦＦ＃０の入力端子と接続されている。
【０１０２】
以上のように構成されるＭ系列発生回路３２では、初期化信号が供給されると、Ｄ−ＦＦ群４２は、初期値レジスタ４１に記憶されている初期値をラッチする。即ち、この実施の形態では、初期値レジスタ４１において、初期値として、例えば０１０１０１０１０１０１０１０１０Ｂが記憶されており、Ｄ−ＦＦ＃０乃至＃１６では、０，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１、または０がそれぞれラッチされる。その後は、Ｄ−ＦＦ＃１乃至＃１６それぞれにおいて、前段のＤ−ＦＦ＃０乃至＃１５の出力が、伝送チャンネルクロックのタイミングで順次ラッチされていく。また、ＥＸＯＲゲート４３では、Ｄ−ＦＦ＃２および＃１６の出力の排他的論理和が計算され、Ｄ−ＦＦ＃０に供給され、Ｄ−ＦＦ＃０では、ＥＸＯＲゲート４３の出力が、やはり伝送チャンネルクロックのタイミングで順次ラッチされていく。以上のようにして、Ｄ−ＦＦ＃１６からは、疑似ランダムなＭ系列が出力される。
【０１０３】
そして、Ｍ系列発生回路３２では、次の初期化信号を受信するまで、上述した動作が繰り返し行われ、初期化信号を受信すると、初期値がＤ−ＦＦ＃０乃至＃１６でラッチされ、以下、上述した動作が再び行われる。
【０１０４】
なお、本実施の形態においては、Ｍ系列発生回路３２に、１７ビット長のＭ系列を発生させるようにしたが、その他のビット長のＭ系列を発生させるようにすることも可能である。
【０１０５】
即ち、Ｍ系列のビット長は、その周期がセクションを構成するビット数に対応する長さより大きくなるようにすれば良い。従って、図６（Ｃ）に示したように、セクションが１８５６バイトで構成され（後述するように、セクションが１９１４バイトで構成される場合も同じ）、また、スクランブルの際に、１シンボル、即ち、２ビットに対して、１のＭ系列が使用される場合には、１８５６バイト×８ビット÷２ビット／シンボル＜２m−１を満たすｍを、Ｍ系列のビット長として採用することができる。よって、この場合、Ｍ系列のビット長は、１３ビット以上であれば良い。
【０１０６】
また、初期値レジスタ４１に記憶させる初期値は、適宜変更するようにすることが可能である。
【０１０７】
次に、図１２を参照して、図１０の差動変換回路３７の動作について、さらに説明する。図１２は、差動変換回路３７の状態遷移を示している。即ち、差動変換回路３７は、Ｊ０，Ｊ１，Ｊ２，Ｊ３の４つの状態を有しており、ＩおよびＱデータが入力されると、その入力値に対応して、状態を遷移し、さらに、その遷移後の状態に対応して、差動ＩおよびＱデータを出力するようになされている。
【０１０８】
具体的には、図１２の実施の形態では、状態Ｊ０，Ｊ１，Ｊ２、またはＪ３に対し、差動ＩおよびＱデータの組（差動Ｉ，差動Ｑ）として、（０，０），（０，１），（１，０）、または（１，１）がそれぞれ割り当てられている。そして、状態が、状態Ｊ０，Ｊ１，Ｊ２、またはＪ３であるときに、ＩおよびＱデータとして（０，０）が入力されると、状態は、変化せず、即ち、状態Ｊ０，Ｊ１，Ｊ２、またはＪ３にそれぞれ遷移（自己遷移）し、その結果、（０，０），（０，１），（１，０）、または（１，１）が、差動ＩおよびＱデータとしてそれぞれ出力される。
【０１０９】
また、状態が、状態Ｊ０，Ｊ１，Ｊ２、またはＪ３であるときに、ＩおよびＱデータとして（０，１）が入力されると、状態は、状態Ｊ１，Ｊ３，Ｊ０、またはＪ２にそれぞれ遷移し、その結果、（０，１），（１，１），（０，０）、または（１，０）が、差動ＩおよびＱデータとしてそれぞれ出力される。
【０１１０】
さらに、状態が、状態Ｊ０，Ｊ１，Ｊ２、またはＪ３であるときに、ＩおよびＱデータとして（１，０）が入力されると、状態は、状態Ｊ２，Ｊ０，Ｊ３、またはＪ１にそれぞれ遷移し、その結果、（１，０），（０，０），（１，１）、または（０，１）が、差動ＩおよびＱデータとしてそれぞれ出力される。
【０１１１】
また、状態が、状態Ｊ０，Ｊ１，Ｊ２、またはＪ３であるときに、ＩおよびＱデータとして（１，１）が入力されると、状態は、状態Ｊ３，Ｊ２，Ｊ１、またはＪ０にそれぞれ遷移し、その結果、（１，１），（１，０），（０，１）、または（０，０）が、差動ＩおよびＱデータとしてそれぞれ出力される。
【０１１２】
以上、変調回路１６がＱＰＳＫ変調を行う場合について説明したが、変調回路１６には、その他、例えば、既述のように、ＴＣＭ８ＰＳＫ変調その他の位相偏移変調を行わせるようにすることが可能である。例えば、変調回路１６にＴＣＭ８ＰＳＫ変調を行わせる場合、図１０において、ＥＸＯＲゲート２２と２３の出力である２ビットをＴＣＭ変調することで３ビットとし、その３ビットを１シンボルとして、８ＰＳＫ変調するようにすれば良い。
【０１１３】
次に、図１３は、図１の受信機９の構成例を示している。上述した変調信号は、赤外線エミッタ７および赤外線ディテクタ８を介して、受信機９に供給され、その復調回路５１に入力される。復調回路５１は、いわゆるコスタスループを有する搬送波抽出回路などを含んで構成され、変調信号をＱＰＳＫ復調やＴＣＭ８ＰＳＫ復調等の位相復調をし、さらにスクランブルの解除処理その他の必要な処理を行い、これにより、図６で説明したフォーマットの伝送データを再生する。この伝送データは、伝送チャンネルクロック再生回路５２および伝送フォーマット再生回路５４に供給される。
【０１１４】
伝送チャンネルクロック再生回路５２は、復調回路５１からの伝送データに基づいて、伝送チャンネルクロックを再生し、復調回路５１、データクロック再生回路５３、伝送フォーマット再生回路５４、および周波数チェック回路５８に供給する。これにより、復調回路５１および伝送フォーマット再生回路５４では、伝送チャンネルクロックにしたがって、処理が行われる。
【０１１５】
なお、復調回路５１から出力される伝送データは、上述したように、変調回路１６においてスクランブルされているため、エッジ欠如の度合いが低減されたものとなっている。従って、この場合、伝送チャンネルクロック再生回路５２において、伝送チャンネルクロックの再生不良が生じるのを防止（低減）することができる。
【０１１６】
データクロック再生回路５３は、例えばＰＬＬ回路、分周回路および逓倍回路などによって構成されており、伝送チャンネルクロック再生回路５２からの伝送チャンネルクロックに基づき、その周波数を４／５倍したクロック、即ち、音響データのデータクロックを再生する。このデータクロックは、出力回路５７や出力Ｉ／Ｆ回路５９その他の必要なブロックに供給される。これにより、出力回路５７および出力Ｉ／Ｆ回路５９などでは、データクロックのタイミングで、処理が行われる。
【０１１７】
なお、データクロック再生回路５３には、伝送フォーマット再生回路５４からリセット信号が供給されるようになされており、データクロック再生回路５３では、このリセット信号によって、その内蔵するＰＬＬ回路のロック位相が制御されるようになされている。
【０１１８】
一方、伝送フォーマット再生回路５４は、復調回路５１からの伝送データから、セクションを抽出し、バスを介して、図３のバッファ回路１３と同様に構成されるバッファ回路５５に記憶させる。即ち、伝送フォーマット再生回路５４は、セクションを構成するデータを、バッファ回路５５に対して、Ｍ方向に書き込んでいき、これにより、図５で説明した音響データと誤り訂正符号でなる５８×３２ｎバイトのデータのブロック（以下、適宜、デインターリーブブロックという）を再構成することで、デインターリーブを行う。
【０１１９】
なお、伝送フォーマット再生回路５４は、伝送データから、ヘッダを抽出し、そこに記述されているｎの値を参照することで、デインターリーブブロックを構成するセクションの数を認識する。但し、このセクションの数は、その他、例えばパートシンクの間隔を検出することなどによって認識するようにすることも可能である。
【０１２０】
また、上述の場合においては、送信機６において、ヘッダに、パートを構成するセクションの数ｎそのものを記述するようにしたが、例えば、ｎのとり得る値を、ｎ＝２i（但し、ｉは０以上の整数）などに制限した場合には、このｉの値を、ヘッダに既述するようにすることが可能である。この場合、パートを構成するセクションの数ｎが多くても、少ないビット数で、その数を表現することができる。
【０１２１】
さらに、伝送フォーマット再生回路５４には、ヘッダに記述されているデータに関する情報を参照させることで、セクションに配置されているデータの種類を認識させ、そのデータの種類がディジタル音響信号である場合には、ヘッダに記述されているｎの値に拘らず、デインターリーブブロックを構成するセクションの数を１と認識させるようにすることが可能である。これは、上述したように、ディジタル音響信号を伝送する場合には、ｎを１とするようにしたためである。
【０１２２】
ここで、ディジタル音響信号を伝送する場合に、ｎを１とするようにしたのは、次のような理由による。即ち、ｎは、上述したように、インターリーブ長を決めるものであり、従って、このｎを大きくすると、バーストエラーに対する誤り訂正能力は向上する一方、デインターリーブに時間を要することになる。このため、例えば、動画と、それに付随する音声としてのディジタル音響信号とを伝送することを考えた場合、ｎが大きいと、動画の再生開始からかなり遅れて音声の再生が開始されることになる。このような音声の遅延が、１００ｍｓ程度以上となると、その遅延は、人間の聴覚で感知されるようになり、違和感を感じさせることになる。そこで、音声の遅延時間は、１００ｍｓ以下とするのが好ましいが、これを実現するには、セクションが５８×３２ｎバイトのデータで構成される場合、いまのところ、ｎを１とするしかないからである。
【０１２３】
伝送フォーマット再生回路５４は、上述のようにして、バッファ回路５５にデインターリーブブロックを書き込む他、伝送データの中のシンクを検出し、そのシンクのタイミングで、リセット信号を、データクロック再生回路５３に出力する。これにより、上述したように、データクロック再生回路５３のロック位相が制御される。
【０１２４】
バッファ回路５５にデインターリーブブロックが記憶されると、誤り訂正回路５６は、そのデインターリーブブロックを、図３のパリティ付加回路１４における場合と同様に読み出し、誤り訂正符号に基づいて、音響データの誤り訂正を行う。そして、誤り訂正回路５６は、誤りの訂正を行った音響データを、バッファ回路５５に書き込む。
【０１２５】
なお、本実施の形態においては、上述したように、誤り訂正符号としてリードソロモン符号が用いられており、誤り訂正回路５６は、誤り検出を可能にするための訂正コードの距離ｄ、または誤り訂正可能範囲ｒを、それぞれ１１または４などに設定し、この範囲内において誤りの訂正を行うようになされている。
【０１２６】
さらに、誤り訂正回路５６は、誤りの訂正を行うことができなかったとき、そのことを表す訂正不可信号を出力回路５７に出力するようになされている。出力回路５７は、誤り訂正回路５６から訂正不可信号を受信したとき、バッファ回路５５から読み出した音響データの出力を停止するようになされており、これにより、誤り訂正をすることができなかった音響データが出力されるのを防止することができるようになされている。
【０１２７】
誤り訂正回路５６による、バッファ回路５５への音響データの書き込みが終了すると、出力回路５７は、データクロック再生回路５３からのデータクロックにしたがって、バッファ回路５５から音響データを読み出し、出力Ｉ／Ｆ回路５９に出力する。出力Ｉ／Ｆ回路５９は、やはりデータクロックにしたがって、出力回路５７からの音響データに対し、図３の入力Ｉ／Ｆ回路１０における場合と逆の処理を施して、ディジタルオーディオ機器３に出力する。
【０１２８】
なお、出力回路５７には、周波数チェック回路５８から異常信号が供給されるようになされており、出力回路５７は、訂正不可信号を受信したときの他、異常信号を受信したときも、音響データの出力を停止するようになされている。
【０１２９】
周波数チェック回路５８は、伝送チャンネルクロック再生回路５２から供給された伝送チャンネルクロックの周波数が正常なものかどうか、即ち、本実施の形態においては、ＩＥＣ−９５８の規格に適合した周波数である、例えば３．８４ＭＨｚ（＝４８ｋＨｚ×３２ビット×２×５／４）であるかどうかを判定する。そして、伝送チャンネルクロックの周波数が正常なものでない場合、その旨を示す異常信号を出力回路５７に出力し、これにより、出力回路５７による音響データの出力を停止させる。従って、この場合も、正常でない音響データが出力されるのを防止することができる。
【０１３０】
次に、図１４は、図１３の復調回路５１の構成例を示している。赤外線ディテクタ８からの変調信号（ＲＦ信号）は、復調部６１に供給されるようになされている。復調部６１は、コスタスループを有する搬送波抽出回路などを有しており、変調信号から、副搬送波が検出され、その位相がロックされることで、ＱＰＳＫ復調が行われる。これにより、差動ＩおよびＱデータが得られ、この差動ＩおよびＱデータは、復調部６１から差動逆変換回路６２に出力される。差動逆変換回路６２では、図１０の差動変換回路３７と逆の処理が行われることで、ＩおよびＱデータが再生される。即ち、差動逆変換回路６２は、いま受信した差動ＩおよびＱデータの位相平面上における情報点ＰNOWが、前回受信した差動ＩおよびＱデータの位相平面上における情報点ＰPREを何度回転（反時計回りに回転）したものかを検出する。そして、情報点ＰNOWが情報点ＰPREを０，π／２，π、または３π／２だけ回転したものである場合、差動逆変換回路６２は、ＩまたはＱデータの組（Ｉ，Ｑ）として、（０，０），（０，１），（１，１）、または（１，０）をそれぞれ出力する。
【０１３１】
従って、復調部６１において、副搬送波が正しく位相ロックされなくても、情報点ＰNOWとＰPREとの位相差から、正確なＩおよびＱデータを得ることができる。
【０１３２】
このＩまたはＱデータは、ＥＸＯＲゲート６３または６４それぞれの一方の供給される。ＥＸＯＲゲート６３または６４それぞれの他方の入力端子には、図１０のランダム系列発生回路３１の出力と同等な系列を発生するランダム系列発生回路７１からランダム符号が供給されており、それぞれでは、ＩまたはＱデータと、ランダム系列との排他的論理和が求められる。
【０１３３】
例えば、ここで、ランダム系列発生回路７１は、図１０のＭ系列発生回路３２、カウンタ回路３３、ＥＸＯＲゲート３４、または３５それぞれと同様に構成されるＭ系列発生回路７２、カウンタ回路７３、ＥＸＯＲゲート７４、または７５から構成されている。また、Ｍ系列発生回路７２およびカウンタ回路７３には、シンク検出回路７６から初期化信号が供給されるようになされている。シンク検出回路７６には、ＩおよびＱデータが供給されており、そこでは、そのＩおよびＱデータからシンクが検出され（シンクは、上述したようにスクランブルされていないので、デスクランブル前であっても検出することができる）、そのタイミングで、初期化信号が出力されるようになされている。従って、Ｍ系列発生回路７２およびカウンタ回路７３は、図１０のＭ系列発生回路３２およびカウンタ回路３３と同一のタイミングで初期化されるので、ランダム系列発生回路７１が発生するランダム符号は、図１０のランダム系列発生回路３１が発生するものと同一となる。その結果、ＥＸＯＲゲート６３または６４において、そのようなランダム符号と、ＩまたはＱデータそれぞれとの排他的論理和を計算することで、ＩおよびＱデータのデスクランブルを行うことができる。
【０１３４】
デスクランブルされたＩおよびＱデータ、即ち、２ビットのパラレルデータは、パラレル／シリアル変換回路６５に供給され、そこで、シリアルデータ、即ち、伝送データに変換されて出力される。
【０１３５】
なお、変調回路１６（図１０）において、差動符号化を行わない場合には、復調部６１の出力に対応する、位相平面上の情報点を回転させることにより、正確なＩおよびＱデータを得ることが可能である。
【０１３６】
また、図１４の実施の形態では、復調回路５１にＱＰＳＫ復調を行わせるようにしたが、変調回路１６（図１０）においてＴＣＭ８ＰＳＫ変調が行われる場合には、復調回路５１には、これにあわせて、ＴＣＭ８ＰＳＫ復調を行わせるようにする必要がある。
【０１３７】
次に、図１５は、図１３のデータクロック再生回路５３が内蔵するＰＬＬ回路の構成例を示している。伝送チャンネルクロック再生回路５２からの伝送チャンネルクロックは、カウンタ（またはプリスケーラ）８１に供給される。カウンタ８１は、伝送チャンネルクロックをカウントし、そのカウント値が所定の値になると、パルスを出力する。さらに、このとき、カウンタ８１は、そのカウント値を０にリセットし、再び、伝送チャンネルクロックのカウントを開始する。カウンタ８１は、以下、同様の動作を繰り返すことで、伝送チャンネルクロックを分周する。ここで、以下、適宜、カウンタ８１が出力するパルスを、分周伝送チャンネルクロックという。
【０１３８】
なお、カウンタ８１には、伝送フォーマット再生回路５４からリセット信号が供給されるようになされており、カウンタ８１は、このリセット信号を受信した場合も、カウント値のリセットを行うようになされている。
【０１３９】
カウンタ８１から出力された分周伝送チャンネルクロックは、フェーズディテクタ８２に供給される。このフェーズディテクタ８２には、分周伝送チャンネルクロックの他、カウンタ８５の出力も供給されるようになされており、そこでは、カウンタ８５の出力と分周伝送チャンネルクロックとの位相が比較され、その位相差に対応した電圧（以下、適宜、位相差電圧という）が、ループフィルタ８３に出力される。
【０１４０】
ループフィルタ８３は、所定のループゲインを得ることができるように、フェーズディテクタ８２より供給された位相差電圧から、その高調波成分を除去し、ＶＣＯ（電圧制御発振回路）８４に出力する。ＶＣＯ８４は、ループフィルタ８３からの位相差電圧に対応したクロックを発生する。このクロックは、カウンタ８１と同様に構成されるカウンタ８５に供給される。カウンタ８５では、カウンタ８２における場合と同様にして、ＶＣＯ８４からのクロックが分周され、フェーズディテクタ８２に出力される。
【０１４１】
これにより、ＶＣＯ８４からは、カウンタ８１が出力する分周伝送チャンネルクロックと、カウンタ８５が出力するクロックとの周波数が等しくなるようなクロックが出力される。
【０１４２】
また、ＶＣＯ８４が出力するクロックの位相は、カウンタ８１に、リセット信号が供給され、これにより、カウンタ８１のカウント値がリセットされることで制御される。即ち、ＶＣＯ８４が出力するクロックは、シンクのタイミングに同期したものとなる。
【０１４３】
ここで、以上のようなＰＬＬ回路はロックするまでに、ある程度の時間を要し、この時間は、ＰＬＬ回路の回路特性によって決定されるが、この時間が短い場合には、ＰＬＬ回路が出力するクロック（データクロック）に、時間軸方向のずれ、即ち、ジッタが生じる。そして、このジッタが多くなると、例えば音響データの音質が劣化することになる。一方、ＰＬＬ回路がロックするまでの時間が長い場合、例えば赤外線エミッタ７から赤外線ディテクタ８までの間の伝送路が一旦遮断され、その後、赤外線エミッタ７からの赤外線を、赤外線ディテクタ８で受光することができるようになっても、ＰＬＬ回路が長時間ロックせず、その間、音響データの出力が中断することとなり、ユーザに違和感を感じさせることになる。
【０１４４】
そこで、ループフィルタ８３は、ＰＬＬ回路がロックするまでの時間が、例えば１ｍｓ乃至５００ｍｓ程度の範囲になるような時定数を有している。これは、ＰＬＬ回路がロックするまでの時間を上述のような値とした場合、聴覚的な違和感がなく、かつ音質も良好になることが、実験により確認されているからである。
【０１４５】
次に、図１６は、図１３の周波数チェック回路５８の構成例を示している。カウンタ９１には、伝送チャンネルクロック再生回路５２からの伝送チャンネルクロックが入力されるようになされており、そこでは、伝送チャンネルクロックのタイミングで、そのカウント値が、１ずつインクリメントされ、比較回路９３に出力される。
【０１４６】
カウンタ９２には、図示せぬクロック発生回路から供給される、伝送チャンネルクロックと同一の周波数のクロック（本実施の形態においては、３．８４ＭＨｚのクロック）、あるいは伝送チャネルクロックの正確さを調べることが可能な独立の周波数のクロックが供給されるようになされている。そして、カウンタ９２は、このクロックのタイミングで、そのカウント値を１ずつインクリメントし、比較回路９３に出力する。
【０１４７】
なお、カウンタ９２は、所定のタイミング（例えば、そのカウント値が所定の値になったときなど）で、そのカウント値を、例えば０にリセットし、さらに、そのタイミングで、カウンタ９１にリセット信号を出力するようになされている。カウンタ９１は、カウンタ９２からリセット信号を受信すると、そのカウント値を、例えば０にリセットするようになされている。従って、カウンタ９１および９２は、同時にリセットされるようになされている。
【０１４８】
比較回路９３は、カウンタ９１のカウント値と、カウンタ９２のカウント値とを比較する。そして、比較回路９３は、カウンタ９１のカウント値と、カウンタ９２のカウント値との差（あるいは、これらの比）が、所定の誤差の範囲内にあるかどうかを判定する。カウンタ９１のカウント値と、カウンタ９２のカウント値との差が、所定の誤差の範囲内にない場合、即ち、例えば赤外線ディテクタ８で受光されている赤外線が、赤外線エミッタ７から放射されたものでなく、このため、カウンタ９１のカウント値が、カウンタ９２のカウント値に比較して大きくずれている場合、伝送チャンネルクロック再生回路５２が出力している信号が、正規の伝送チャンネルクロックではないとして、出力回路５７に、異常信号を出力する。
【０１４９】
上述したように、出力回路５７は、異常信号を受信している間、音響データの出力を停止するので、これにより、正常でない音響データが出力されるのを防止することができる。
【０１５０】
次に、図１７は、図１の送信機６の他の構成例を示している。なお、図中、図３における場合と基本的機能を同一にする部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図３においては、入力回路１１、パリティ付加回路１４、および伝送フォーマット生成回路１５がバスを介してバッファ回路１３と接続され、このバッファ回路１３にアクセスして処理を行うようになされていたが、図１７においては、入力回路１１、パリティ付加回路１４、バッファ回路１３、および伝送フォーマット生成回路１５はシリアルに接続され、パイプラインで処理が行われるようになされている。
【０１５１】
具体的には、この場合、入力Ｉ／Ｆ回路１０は、例えば、図１８に示すようなフォーマットの音響データを、入力回路１１に供給する。即ち、この実施の形態においては、入力Ｉ／Ｆ回路１０は、図４における場合（１５３６バイト）より４８バイトだけ多い１５８４バイトの音響データで構成されるブロックを単位とするビットストリームを、入力回路１１に出力する。
【０１５２】
入力回路１１は、入力Ｉ／Ｆ回路１０からの音響データを、例えば、１バイト単位でパリティ付加回路１４に供給する。パリティ付加回路１４は、入力回路１１からの音響データを、１バイト単位で受信していき、例えば、４８バイトの音響データを受信すると、その４８バイトの音響データに対応する、例えば１０バイトの誤り訂正符号を計算する。そして、パリティ付加回路１４は、バッファ回路１３に対して、４８バイトの音響データを供給し、続けて、その音響データに対応する１０バイトの誤り訂正符号を供給する。パリティ付加回路１４では、入力回路１４から４８バイトの音響データを受信するごとに、以上の処理が繰り返される。
【０１５３】
バッファ回路１３では、パリティ付加回路１４の出力が、例えば１バイト単位で記憶される。即ち、バッファ回路１３は、例えば図１９に示すように、パリティ付加回路１４の出力を、例えば、１バイト単位で、Ｌ方向に記憶していく。これにより、バッファ回路１３は、４８バイトの音響データと１０バイトの誤り訂正符号との５８バイトのデータ（以下、適宜、この５８バイト単位のデータを、ラインデータという）を記憶すると、その１段下に、次のラインデータをＬ方向に記憶していく。バッファ回路１３は、以下、Ｍ方向に、３３×ｎバイトのラインデータが記憶されるまで、同様の処理を繰り返す。
【０１５４】
従って、この場合、パリティ付加回路１４の出力は、次のような順序（書き込み順序）で、バッファ回路１３に書き込まれる。
【０１５５】
(0,0),(1,0),(2,0),・・・,(56,0),(57,0),
(0,1),(1,1),(2,1),・・・,(56,1),(57,1),
(0,2),(1,2),(2,2),・・・,(56,2),(57,2),
・                  ・
・                  ・
・                  ・
(0,32),(1,32),(2,32),・・・,(56,32),(57,32),
・                  ・
・                  ・
・                  ・
(0,33n-1),(1,33n-1),(2,33n-1),・・・,(56,33n-1),(57,33n-1)
【０１５６】
以上のようにして、バッファ回路１３には、ラインデータが、５８×（３３×ｎ）バイト単位で記憶される。
【０１５７】
ここで、上述の図５においては、パリティ付加回路１４は、１ブロックを構成する１５３６（＝４８×３２）バイトの音響データに、３２０（１０×３２）バイトの誤り訂正符号を付加することを、ｎ回を行うことで、１５３６×ｎバイトの音響データと、３２０×ｎバイトの誤り符号とを１単位に構造化するようになされていたが、ここでは、図１８に示したように、１ブロックは１５８４（＝４８×３３）バイトの音響データで構成されており、従って、この場合、パリティ付加回路１４は、１５８４（＝４８×３３）×ｎバイトの音響データと、３３０（＝１０×３３）×ｎバイトの誤り符号とを１単位に構造化しているということができる。
【０１５８】
以上のようにして、バッファ回路１３に、１５８４×ｎバイトの音響データと、３３０×ｎバイトの誤り符号が記憶されると、伝送フォーマット生成回路１５は、図５で説明した場合と同様に、バッファ回路１３からデータを読み出す。即ち、伝送フォーマット生成回路１５は、例えば、図１９に示すように、バッファ回路１３に記憶されたデータを１バイト単位で、アドレス(0,0)から、Ｍ方向に読み出す。
【０１５９】
具体的には、伝送フォーマット生成回路１５は、次のような順序（読み出し順序）でバッファ回路１３から、データを読み出す。
【０１６０】
(0,0),(0,1),(0,2),・・・,(0,33n-2),(0,33n-1),
(1,0),(1,1),(1,2),・・・,(1,33n-2),(1,33n-1),
(2,0),(2,1),(2,2),・・・,(2,33n-2),(2,33n-1),
・                  ・
・                  ・
・                  ・
(57,0),(57,1),(57,2),・・・,(57,33n-2),(57,33n-1)
【０１６１】
従って、この実施の形態においても、バッファ回路１３に対して、データは、異なる読み出し順序と書き込み順序で読み書きされ、これにより、インターリーブされる。
【０１６２】
そして、伝送フォーマット生成回路１５は、ｎ＝１のときにバッファ回路１３に記憶される音響データおよび誤り訂正符号のデータ量に等しいデータ量、即ち、この実施の形態においては、１９１４バイトのデータ（４８×３３バイトの音響データと、１０×３３バイトの誤り訂正符号）をセクションとし、このセクションごとに、同期データとしてのパートシンクまたはチャプタシンクと、ヘッダとを付加する。
【０１６３】
従って、この場合、ｎ＝１のときには、セクションは、図１９に示した４８×３３バイトの音響データと、１０×３２バイトの誤り訂正符号とで構成されることになる。
【０１６４】
ここで、図２０は、伝送フォーマット生成回路１５が出力する伝送データ（ビットストリーム）のフォーマットを示している。伝送データは、例えば、図６における場合と同様に、パートを単位として構成され（図２０（Ａ））、各パートは、ｎ個のチャプタで構成されている（図２０（Ｂ））。但し、チャプタは、図２０（Ｃ）に示すように、その先頭から、同期データとしての４バイトシンク、２バイト（＝１６ビット）のヘッダ、１９１４バイトのセクションが順次配置されて構成されている。即ち、図６（Ｃ）においては、図２１（Ａ）に示すように、ヘッダは６０バイトで構成されていたが、図２０（Ｃ）においては、図２１（Ｂ）に示すように、ヘッダは、それより５８バイトだけ少ない２バイトで構成されている。そして、セクションは、そのヘッダの少ない分、即ち５８バイトだけ多い１９１４バイトで構成されている。
【０１６５】
図１７の実施の形態においては、伝送フォーマット生成回路１５からは、以上のようなフォーマットの伝送データが出力され、その結果、この場合も、伝送データのデータレートと、音響データのデータレートとの比は５／４になる。即ち、例えば、いま、パートに注目し、１つのパートがｎ個のチャプタで構成されるとすると、そのうちの４×ｎバイト、２×ｎバイト、１５８４×ｎバイト、または３３０×ｎバイトは、それぞれシンク、ヘッダ、音響データ、または誤り訂正符号である。従って、１５８４×ｎバイトのデータが、４×ｎ＋２×ｎ＋１５８４×ｎ＋３３０×ｎバイトの伝送データにされたことになるから、伝送データのデータレート（伝送レート）と、音響データのデータレートとの比は５／４（＝（４×ｎ＋２×ｎ＋１５８４×ｎ＋３３０×ｎ）／（１５３６×ｎ））となる。
【０１６６】
ここで、図１７の実施の形態では、バッファ回路１３、パリティ付加回路１４、および伝送フォーマット生成回路１５は、図３に示したように、バスを介して接続されているのではなく、上述したようにシリアルに接続されており、パリティ付加回路１４および伝送フォーマット生成回路１５は、バッファ回路１３に直接アクセスして、いわばパイプライン的に処理を行うようになされている。そこで、そのアクセスタイミングについて、図２２を参照して説明する。図２２は、バッファ回路１３の構成例を示している。この場合、バッファ回路１３は、５８×３３ｎバイトの記憶容量を有する２つの領域（プレーン）Ａ，Ｂを有している。このような構成のバッファ回路１３に対し、パリティ付加回路１４は、４８×３３ｎバイトの音響データと１０×３３ｎバイトの誤り訂正符号との合計５８×３３ｎバイトのデータを１単位として、プレーンＡ，Ｂに、順次書き込んでいく。
【０１６７】
伝送フォーマット生成回路１５は、プレーンＡに対するデータの書き込みが終了すると、プレーンＡにアクセスし、そこに記憶されたデータを読み出して、伝送データに変換する。さらに、伝送フォーマット生成回路１５は、プレーンＢについても同様の処理を行う。
【０１６８】
そして、パリティ付加回路１４は、プレーンＡに記憶されたデータが、伝送フォーマット生成回路１５に読み出されるのを待って、プレーンＡに、次の５８×３３ｎバイトのデータを書き込む。
【０１６９】
以下、パリティ付加回路１４および伝送フォーマット生成回路１５では、同様の処理が繰り返される。
【０１７０】
図１９で説明したように、パリティ付加回路１４において、バッファ回路１３に対する音響データの書き込み方向と同一の方向に、その音響データについての誤り訂正符号を付加するようにしたので、バッファ回路１３は、２つのプレーンＡおよびＢに対応する記憶容量を、少なくとも有すれば済み、３つのプレーンＡ乃至Ｃに対応する記憶容量を少なくとも必要とする図９における場合に比較して、装置の低コスト化および小型化を図ることが可能となる。
【０１７１】
伝送フォーマット生成回路１５において得られた伝送データは、変調回路１６に出力され、以下、図３における場合と同様の処理が行われる。
【０１７２】
ところで、図１７の伝送フォーマット生成回路１５から出力される伝送データは、図２０で説明したように、図３の伝送フォーマット生成回路１５から出力される伝送データに比較して、ヘッダが５８バイトだけ少なくなっており、その代わりにセクションが５８バイトだけ多くなっている。そして、セクションにおいては、４８バイトの音響データに対して、１０バイトの誤り訂正符号が付加されているから、この場合、実質的には、ヘッダに配置することができたデータを、４８バイトだけ、セクションに配置することができるようになったということができる。
【０１７３】
そこで、図２３は、ＩＥＣ−９５８フォーマットのビットストリーム（音響データ）を示している。ＩＥＣ−９５８フォーマットのビットストリームは、同図（Ａ）に示すように、ブロック単位で構成され、各ブロックは、同図（Ｂ）に示すように、１９２のフレームから構成されている。そして、各フレームは、同図（Ｃ）に示すように、２つのサブフレームから構成されており、サブフレームは、同図（Ｄ）に示すように、その先頭から、プリアンブル、２４ビットオーディオサンプルワード、バリディティフラグＶ、ユーザデータＵ、チャネルステータスＣ、パリティビットＰが順次配置されて構成されている。
【０１７４】
プリアンブルは、同期をとるための特殊なパターンで、Ｂ，Ｗ，Ｍで表される３種類がある。２４ビットオーディオサンプルワードには、伝送すべきデータ（オーディオ信号の振幅）が配置される。バリディティフラグＶは、オーディオサンプルワードに配置された値が、真のオーディオ信号の振幅値であるかどうかを示すもので、その値が真のオーディオ信号の振幅値でない場合のみ１とされ、その他の場合は０とされる。ユーザデータＵは、ユーザが希望するデータを伝送するときに用いられる。チャネルステータスＣは、オーディオサンプルワード長、プリエンファシスの有無、サンプリング周波数、タイムコード、ソース番号、ディスティネーションコードなどを伝送するときに用いられる。パリティビットＰは、エラー検出のために用いられる。
【０１７５】
いま、バリディティフラグＶ、ユーザデータＵ、チャネルステータスＣ、およびパリティビットＰを制御情報というものとすると、ディジタルオーディオ機器１（図１）から出力される音響データが、ＩＥＣ−９５８フォーマットに準拠したものである場合、そこには、制御情報が含まれる。この制御情報は、例えば、ヘッダに配置して伝送することが考えられるが、ヘッダには、誤り訂正符号が含まれず、従って、ヘッダにエラーが生じた場合、制御情報は失われることになる。
【０１７６】
そこで、ヘッダにも、誤り訂正符号を含めるようにする方法がある。
【０１７７】
しかしながら、この方法では、セクションとは別に、ヘッダに誤り訂正符号を付加する手段または処理ステップを設ける必要があり、装置の高コスト化、大規模化を招くことになる。
【０１７８】
そこで、上述したように、セクションに新たに割り当てられた４８バイトに、制御情報を配置するようにすることができる。この場合、制御情報には、特に、ハードウェアやソフトウェアを追加しなくても、誤り訂正符号が付加されることになるから、装置の高コスト化、大規模化を招くことなく、その誤りを訂正することが可能となる。
【０１７９】
なお、制御情報を、例えば、セクションの先頭に配置するようにする場合には、ＩＥＣ−９５８フォーマットの音響データからの制御情報の抽出、データの並び替え（フォーマットの変換）、その他の処理が必要となるが、この処理は、入力Ｉ／Ｆ回路１０において行われる。
【０１８０】
次に、図２４は、送信機６が図１７に示したように構成される場合の、図１の受信機９の構成例を示している。なお、図中、図１３における場合と基本的機能を同一にする部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図１３においては、伝送フォーマット再生回路５４、誤り訂正回路５６、および出力回路５７がバスを介してバッファ回路５５と接続され、このバッファ回路５５にアクセスして処理を行うようになされていたが、図２４においては、伝送フォーマット再生回路５４、バッファ回路５５、誤り訂正回路５６、および出力回路５７はシリアルに接続され、パイプラインで処理が行われるようになされている。
【０１８１】
具体的には、伝送フォーマット再生回路５４は、復調回路５１からの伝送データから、セクションを抽出し、図１７のバッファ回路１３と同様に構成されるバッファ回路５５に記憶させる。即ち、伝送フォーマット再生回路５４は、セクションを構成するデータを、バッファ回路５５に対して、Ｍ方向に書き込んでいき、これにより、図１９で説明した音響データと誤り訂正符号でなる５８×３３ｎバイトのデータのブロック、即ち、デインターリーブブロックを再構成することで、デインターリーブを行う。
【０１８２】
バッファ回路５５にデインターリーブブロックが記憶されると、誤り訂正回路５６は、そのデインターリーブブロックを、Ｌ方向に読み出し、誤り訂正符号に基づいて、音響データの誤り訂正を行う。そして、誤り訂正回路５６は、誤りの訂正を行った音響データを、出力回路５７に供給する。
【０１８３】
出力回路５７は、データクロック再生回路５３からのデータクロックにしたがって、誤り訂正回路５６からの音響データを受信し、出力Ｉ／Ｆ回路５９に出力する。出力Ｉ／Ｆ回路５９では、やはりデータクロックにしたがって、出力回路５７からの音響データのフォーマット変換処理、即ち、制御情報の配置替えなどが行われ、元のフォーマットに戻された音響データが、ディジタルオーディオ機器３に出力される。
【０１８４】
以上のように、ＩＥＣ−９５８フォーマット等に準拠した音響データなどをＱＰＳＫ変調やＴＣＭ８ＰＳＫ変調などし、そのデータクロックの５／４倍の周波数の伝送チャンネルクロックのタイミングで伝送するようにしたので、例えばＥＩＡＪのＣＰ−１２０５及びＩＥＣ−１６０３に規定されている２乃至６ＭＨｚのうちの、３乃至６ＭＨｚの周波数帯域を用いて、音響データの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことができる。
【０１８５】
また、いまのところ、各メーカにおける赤外線による音響データの伝送に用いる信号フォーマットは共通ではないが、すべてのメーカにおいて、赤外線による音響データの伝送に用いる信号フォーマットを、上述したような効果を有するフォーマットに統一することで、互換性のあるシステムの提供が可能となる。
【０１８６】
以上、本発明を、ディジタル音響信号を伝送するオーディオシステムに適用した場合について説明したが、本発明は、この他、既に適宜述べたように、ディジタル音響信号以外の、例えばディジタルビデオ信号（ビデオデータ）その他のディジタル信号をディジタル位相変調（位相偏移変調）し、その変調信号を、赤外線によって伝送するあらゆる伝送装置に適用可能である。
【０１８７】
なお、本実施の形態においては、音響データをＱＰＳＫ変調やＴＣＭ８ＰＳＫ変調して伝送するようにしたが、音響データは、その他、例えばＢＰＳＫ（Binary Phase Shift Keying）変調や、ＱＡＭ（Quadrature Amplitude Modulation）変調（振幅位相偏移変調）、その他の位相偏移変調を行って伝送するようにすることが可能である。
【０１８８】
また、本実施の形態では、スクランブルを変調回路１６で行うようにしたが、スクランブルは、その他、例えば伝送フォーマット生成回路１５で行うようにしても良い。同様に、デスクランブルは、復調回路５１ではなく、例えば伝送フォーマット再生回路５４で行うようにすることが可能である。また、スクランブルの方法も、本実施の形態において説明したものに限定されるものではない。
【０１８９】
さらに、本実施の形態では、受信機９において、伝送チャンネルクロック再生回路５２が出力する伝送チャンネルクロックが正常なものかどうかをチェックするようにしたが、このチェックは、伝送チャンネルクロックではなく、データクロック再生回路５３が出力するデータクロックに対して行うようにすることが可能である。データクロックは、データクロック再生回路５３において、伝送チャンネルクロックに基づいて生成されるものであり、従って、データクロックをチェックすることによっても、伝送チャンネルクロックにおける場合と同様の効果を得ることができる。
【０１９０】
また、本実施の形態においては、データクロック再生回路５３が内蔵するＰＬＬ回路（図１５）のカウンタ８１をリセットすることで、データクロックの位相を制御するようにしたが、このデータクロックの位相の制御は、伝送チャンネルクロック再生回路５２に、図１５に示したＰＬＬ回路と同様の構成のＰＬＬ回路を内蔵させ、これにより、伝送チャンネルクロックの位相を制御することによって行うようにすることが可能である。この場合、伝送チャンネルクロック再生回路５２が出力する伝送チャンネルクロックにジッタが生じることを防止することが可能となる。なお、伝送チャンネルクロック再生回路５２に内蔵させるＰＬＬ回路については、データクロック再生回路５３が内蔵するＰＬＬ回路と同様に、そのロックに要する時間を、１ｍｓ乃至５００ｍｓ程度の範囲とするのが好ましい。
【０１９１】
さらに、本実施の形態においては、ランダム系列発生回路３１（７１においても同様）において、Ｍ系列を用いたランダム符号を発生させるようにしたが、Ｍ系列以外の系列を用いたり、あるいは、Ｍ系列と、それ以外の系列との排他的論理和などをとることによって、ランダム符号を発生させることも可能である。
【０１９２】
また、本実施の形態では、図３および図１７において、パリティ付加回路１４には、伝送チャンネルクロックを供給するようにしなかったが、パリティ付加回路１４は、そこに伝送チャンネルクロックを供給するようにし、そのタイミングにしたがって動作させるようにすることも可能である。
【０１９３】
さらに、本実施の形態では、送信機３と、赤外線エミッタ７とを、別々の装置として構成するようにしたが、送信機３と、赤外線エミッタ７とは一体に構成することが可能である。同様に、赤外線ディテクタ７および受信機９も一体に構成することが可能である。
【０１９４】
また、本実施の形態では、誤り訂正回路５６において、誤り検出を可能にするための訂正コードの距離ｄ、または誤り訂正可能範囲ｒを、それぞれ１１または４に設定し、この範囲内において誤りの訂正を行うようにしたが、訂正コードの距離ｄおよび誤り訂正可能範囲ｒは、これに限定されるものではなく、式ｄ＞２ｒを満たせば良い。
【０１９５】
さらに、本実施の形態においては、音響データを、３乃至６ＭＨｚの周波数帯域を用いて伝送するようにしたが、音響データは、その他の周波数帯域によって伝送するようにすることも可能である。
【０１９６】
また、本実施の形態では、バッファ回路１３に対するデータの書き込み方向と読み出し方向とを異なるものとすることでインターリーブを行い、バーストエラーに対する耐性を強化するようにしたが、この他、例えば、バッファ回路１３に対するデータの書き込み方向と読み出し方向とを同一にすることでインターリーブを行わないようにすることも可能である。即ち、インターリーブは、エラーを分散することにより、その訂正を可能とするものであるが、例えば、音響データが圧縮されている場合に、インターリーブにより、その復号に不可欠な情報が集中している部分にエラーが生じたときには、そのエラーを分散しても、その情報が必要な音響データすべての復号をすることができなくなる。そして、この場合、長期間にわたって、音響データを得られないことになる。これに対して、インターリーブを行わなければ、復号に不可欠な情報が集中することはないから、そのような情報を含む部分にエラーが生じても、その情報を用いる音響データについての復号だけをすることができなくなるだけで済み、その結果、長期間にわたって、音響データを得られないという事態が生じることを防止することができる。
【０１９７】
また、本実施の形態では、ＩＥＣ−９５８に適合する、データレートが３．０７２Ｍｂｐｓのステレオの音響信号、即ち、例えば、データレートが１．５３６ＭｂｐｓのＬチャンネルの音響信号と、Ｒチャンネルの音響信号とを多重化したものを、１つのキャリア（本実施の形態では、周波数が４．５ＭＨｚの副搬送波）で伝送するようにしたが、本発明は、この他、例えば多重化していない信号や、３以上の信号を多重化したものを、１つのキャリアで伝送することが可能である。
【０１９８】
さらに、２以上の信号を、２以上のキャリアを用いて伝送するようにすることも可能である。即ち、３乃至６ＭＨｚの周波数帯域を、２以上の帯域（チャンネル）に分割し、各帯域を用いて、２以上の信号それぞれを伝送するようにすることが可能である。
【０１９９】
ここで、データに対し、２ビットを１シンボルとして扱うＱＰＳＫ変調処理などを施す場合には、そのデータレートが、３．０７２Ｍｂｐｓ程度までであれば、上述したように、受信側におけるバンドパスフィルタの製作の容易化を図るとともに、変調信号を正確に取り出すことができる。そこで、データレートの総和が３．０７２Ｍｂｐｓ以下となるような周波数帯域分割を考えてみると、例えば次のようなものが考えられる（なお、以下では、周波数帯域を分割しない場合も、周波数帯域を１に分割すると考え、周波数帯域分割に含めるものとする。）。
【０２００】
＃０：３．０７２Ｍｂｐｓ×１帯域
＃１：１．５３６Ｍｂｐｓ×２帯域
＃２：７６８ｋｂｐｓ×４帯域
＃３：１．５３６Ｍｂｐｓ×１帯域＋７６８ｋｂｐｓ×２帯域
＃４：３８４ｋｂｐｓ×８帯域
＃５：１．５３６Ｍｂｐｓ×１帯域＋３８４ｋｂｐｓ×４帯域
＃６：１９２ｋｂｐｓ×１６帯域
＃７：１４４ｋｂｐｓ×２０帯域
＃８：１．５３６Ｍｂｐｓ×１帯域＋１４４ｋｂｐｓ×１０帯域
＃９：９６ｋｂｐｓ×３２帯域
【０２０１】
なお、コロン（：）の左側の数字は、周波数帯域分割の方法を区別するためのもので、以下、適宜、分割タイプという。
【０２０２】
各分割タイプにおいては、例えば次のような周波数のキャリア（副搬送波）が用いられる。
【０２０３】
＃０：４．５ＭＨｚ
＃１：３．７５ＭＨｚ，５．２５ＭＨｚ
＃２：３．３７５ＭＨｚ，４．１２５ＭＨｚ，４．８７５ＭＨｚ，５．６２５ＭＨｚ
＃３：１．５３６Ｍｂｐｓ用・・・３．７５ＭＨｚ
７６８ｋｂｐｓ用・・・４．８７５ＭＨｚ，５．６２５ＭＨｚ
＃４：３．１８７５ＭＨｚ，３．５６２５ＭＨｚ，３．９３７５ＭＨｚ，４．３１２５
ＭＨｚ，４．６８７５ＭＨｚ，５．０６２５ＭＨｚ，５．４３７５ＭＨｚ
，５．８１２５ＭＨｚ
＃５：１．５３６Ｍｂｐｓ用・・・３．７５ＭＨｚ
３８４ｋｂｐｓ用・・・４．６８７５ＭＨｚ，５．０６２５ＭＨｚ，５．４３７５ＭＨｚ，５．８１２５ＭＨｚ
＃６：３．０９３７５ＭＨｚ，３．２８１２５ＭＨｚ，３ＭＨｚ，４６８７５ＭＨｚ，３．６５６２５ＭＨｚ，３．８４３７５ＭＨｚ，４．０３１２５ＭＨｚ，４．２１８７５ＭＨｚ，４．４０６２５ＭＨｚ，４．５９３７５ＭＨｚ，４．７８１２５ＭＨｚ，４．９６８７５ＭＨｚ，５．１５６２５ＭＨｚ，５．３４３７５ＭＨｚ，５．５３１２５ＭＨｚ，５．７１８７５ＭＨｚ，５．９０６２５ＭＨｚ
＃７：３．０７５ＭＨｚ，３．２２５ＭＨｚ，３．３７５ＭＨｚ，３．５２５ＭＨｚ，３．６７５ＭＨｚ，３．８２５ＭＨｚ，３．９７５ＭＨｚ，４．１２５ＭＨｚ，４．２７５ＭＨｚ，４．４２５ＭＨｚ，４．５７５ＭＨｚ，４．７２５ＭＨｚ，４．８７５ＭＨｚ，５．０２５ＭＨｚ，５．１７５ＭＨｚ，５．３２５ＭＨｚ，５．４７５ＭＨｚ，５．６２５ＭＨｚ，５．７７５ＭＨｚ，５．９２５ＭＨｚ
＃８：１．５３６Ｍｂｐｓ用・・・３．７５ＭＨｚ
１４４ｋｂｐｓ用・・・４．５７５ＭＨｚ，４．７２５ＭＨｚ，４．８７５ＭＨｚ，５．０２５ＭＨｚ，５．１７５ＭＨｚ，５．３２５ＭＨｚ，５．４７５ＭＨｚ，５．６２５ＭＨｚ，５．７７５ＭＨｚ，５．９２５ＭＨｚ
＃９：３．０４６８７５ＭＨｚ，３．１４０６２５ＭＨｚ，３．２３４３７５ＭＨｚ，３．３２８１２５ＭＨｚ，３．４２１８７５ＭＨｚ，３．５１５６２５ＭＨｚ，３．６０９３７５ＭＨｚ，３．７０３１２５ＭＨｚ，３．７９６８７５ＭＨｚ，３．８９０６２５ＭＨｚ，３．９８４３７５ＭＨｚ，４．０７８１２５ＭＨｚ，４．１７１８７５ＭＨｚ，４．２６５６２５ＭＨｚ，４．３５９３７５ＭＨｚ，４．４５３１２５ＭＨｚ，４．５４６８７５ＭＨｚ，４．６４０６２５ＭＨｚ，４．７３４３７５ＭＨｚ，４．８２８１２５ＭＨｚ，４．９２１８７５ＭＨｚ，５．０１５６２５ＭＨｚ，５．１０９３７５ＭＨｚ，５．２０３１２５ＭＨｚ，５．２９６８７５ＭＨｚ，５．３９０６２５ＭＨｚ，５．４８４３７５ＭＨｚ，５．５７８１２５ＭＨｚ，５．６７１８７５ＭＨｚ，５．７６５６２５ＭＨｚ，５．８５９３７５ＭＨｚ，５．９５３１２５ＭＨｚ
【０２０４】
また、いま、分割タイプをｔ（ｔは０以上の整数）と表すと、次のような周波数帯域分割法も考えられる。
【０２０５】
＃０：３．０７２Ｍｂｐｓ×１帯域
＃１：１．５３６Ｍｂｐｓ×２帯域
＃２：７６８ｋｂｐｓ×４帯域
＃３：３８４ｋｂｐｓ×８帯域
＃４：１９２ｋｂｐｓ×１６帯域
・・・
＃ｔ：３．０７２Ｍｂｐｓ／２t×２t帯域
・・・
【０２０６】
この場合、各分割タイプにおける各周波数帯域のキャリアは、次のようになる。
【０２０７】
＃０：４．５ＭＨｚ
＃１：３．７５ＭＨｚ，５．２５ＭＨｚ
＃２：３．３７５ＭＨｚ，４．１２５ＭＨｚ，４．８７５ＭＨｚ，５．６２５ＭＨｚ＃３：３．１８７５ＭＨｚ，３．５６２５ＭＨｚ，３．９３７５ＭＨｚ，４．３１２５ＭＨｚ，４．６８７５ＭＨｚ，５．０６２５ＭＨｚ，５．４３７５ＭＨｚ，５．８１２５ＭＨｚ
＃４：３．０９３７５ＭＨｚ，３．２８１２５ＭＨｚ，３ＭＨｚ，４６８７５ＭＨｚ，３．６５６２５ＭＨｚ，３．８４３７５ＭＨｚ，４．０３１２５ＭＨｚ，４．２１８７５ＭＨｚ，４．４０６２５ＭＨｚ，４．５９３７５ＭＨｚ，４．７８１２５ＭＨｚ，４．９６８７５ＭＨｚ，５．１５６２５ＭＨｚ，５．３４３７５ＭＨｚ，５．５３１２５ＭＨｚ，５．７１８７５ＭＨｚ，５．９０６２５ＭＨｚ
・・・
＃ｔ：３（１＋（２ｃ＋１）／２t+1）ＭＨｚ（但し、ｃは、周波数帯域分割によって得られる各周波数帯域を表す変数で、低周波数の帯域から０，１，２，・・・，ｔとする）
・・・
【０２０８】
以上のような周波数帯域分割において、データレートが３．０７２Ｍｂｐｓの信号としては、例えば、４８ｋＨｚでサンプリングされ、その後３２ビット量子化されたステレオの音響データなどのＩＥＣ−９５８フォーマットに準拠した音響データなどが考えられる。また、データレートが１．５３６Ｍｂｐｓの信号としては、例えば４８ｋＨｚでサンプリングされ、その後１６ビット量子化されたステレオの音響信号などが考えられる。さらに、データレートが７６８ｋｂｐｓの信号としては、例えば４８ｋＨｚでサンプリングされ、その後１６ビット量子化されたモノラルの音響信号などが考えられる。
【０２０９】
また、上述の場合、各周波数帯域におけるデータレートを、例えば３．０７２Ｍｂｐｓや、１．５３６Ｍｂｐｓ，７６８ｋｂｐｓなどとしたのは、サンプリング周波数が４８ｋＨｚとされており、データレートは、この整数倍にする必要があるからであり、従って、サンプリング周波数が、例えば４４．１ｋＨｚや３２ｋＨｚなどである場合には、各周波数帯域におけるデータレートは、３．０７２Ｍｂｐｓや、１．５３６Ｍｂｐｓ，７６８ｋｂｐｓを、４４．１ｋＨｚ／４８ｋＨｚ倍または３２ｋＨｚ／４８ｋＨｚ倍した値となる。
【０２１０】
即ち、サンプリング周波数が、例えば４４．１ｋＨｚの場合、３．０７２Ｍｂｐｓは２．８２２４Ｍｂｐｓと、１．５３６Ｍｂｐｓは１．４１１２Ｍｂｐｓと、７６８ｋｂｐｓは７０５．６ｋｂｐｓとなる。また、サンプリング周波数が、例えば３２ｋＨｚの場合、３．０７２Ｍｂｐｓは２．０４８Ｍｂｐｓと、１．５３６Ｍｂｐｓは１．０２４Ｍｂｐｓと、７６８ｋｂｐｓは５１２ｋｂｐｓとなる。
【０２１１】
なお、データレートが２．８２２４Ｍｂｐｓの信号としては、例えば４４．１ｋＨｚでサンプリングされ、その後３２ビット量子化されたステレオの音響信号などが考えられる。また、データレートが１．４１１２Ｍｂｐｓの信号としては、例えば４４．１ｋＨｚでサンプリングされ、その後１６ビット量子化されたステレオの音響信号などが考えられる。さらに、データレートが７０５．６ｋｂｐｓの信号としては、例えば４４．１ｋＨｚでサンプリングされ、その後１６ビット量子化されたモノラルの音響信号などが考えられる。
【０２１２】
また、データレートが２．０４８Ｍｂｐｓの信号としては、例えば３２ｋＨｚでサンプリングされ、その後３２ビット量子化されたステレオの音響信号などが考えられる。さらに、データレートが１．０２４Ｍｂｐｓの信号としては、例えば３２ｋＨｚでサンプリングされ、その後１６ビット量子化されたステレオの音響信号などが考えられる。また、データレートが５１２ｋｂｐｓの信号としては、例えば３２ｋＨｚでサンプリングされ、その後１６ビット量子化されたモノラルの音響信号などが考えられる。
【０２１３】
なお、伝送する音響データが圧縮されている場合、そのデータレートは一定にはならない。このような場合、データレートとしては、音響データのサンプリング周波数の整数倍であって、圧縮後の音響データの最大データレートより大きな値を設定する。即ち、音響データが、例えば４８ｋＨｚでサンプリングされたものである場合には、データレートを、例えば３８４ｋｂｐｓや、１９２ｋｂｐｓ，１４４ｋｂｐｓ，９６ｋｂｐｓなどに設定する。この場合、図６に示したセクションに配置する音響データが、１８５６バイト未満となることが生じるが、このような音響データの不足が生じたときには、セクションに、例えば０などを配置するようにすれば良い。
【０２１４】
【発明の効果】
本発明の伝送装置によれば、送信装置は、入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックを生成し、ディジタルデータに基づいて搬送波を変調し、変調された変調信号を伝送チャンネルクロックに基づいて出力し、受信装置は、変調信号に基づいてデータクロックを生成し、生成されたデータクロックに基づいて変調信号をディジタルデータに復調するので、ディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことが可能となる。
【０２１５】
本発明の送信装置によれば、入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックが生成され、ディジタルデータに基づいて搬送波が変調され、変調された変調信号が伝送チャンネルクロックに基づいて出力されるので、ディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことが可能となる。
【０２１６】
本発明の受信装置によれば、入力される変調信号のクロックの４／５倍の周波数のデータクロックが生成され、生成されたデータクロックに基づいて変調信号がディジタルデータに復調されるので、ディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことが可能となる。
【０２１７】
本発明の伝送方法によれば、入力されるディジタルデータのデータクロックの５／４倍の周波数の伝送チャンネルクロックが生成され、ディジタルデータに基づいて搬送波が変調されると共に変調された変調信号が伝送チャンネルクロックに基づいて出力され、出力された変調信号に基づいてデータクロックが生成され、データクロック生成手段により生成されたデータクロックに基づいて変調信号がディジタルデータに復調されるので、ディジタルデータの赤外線による伝送を、効率良く、かつ、変調時および復調時におけるデータ処理の複雑化を最低限に抑えて行うことが可能となる。
【図面の簡単な説明】
【図１】本発明を適用したオーディオシステムの一実施の形態の構成を示すブロック図である。
【図２】ＥＩＡＪのＣＰ−１２０５およびＩＥＣ１６０３より赤外線を用いたデータ伝送に割り当てられている周波数帯域を示す図である。
【図３】図１の送信機６の詳細構成例を示すブロック図である。
【図４】図３の入力回路１１が出力する音響データのフォーマットを示す図である。
【図５】図３のバッファ回路１３に対するデータの書き込み方法および読み出し方法を説明するための図である。
【図６】図３の伝送フォーマット生成回路１５から出力される伝送データのフォーマットを示す図である。
【図７】パートシンクおよびチャプタシンクを説明するための図である。
【図８】ヘッダを説明するための図である。
【図９】バッファ回路１３に対する入力回路１１、パリティ付加回路１４、および伝送フォーマット生成回路１５のアクセス方法を説明するための図である。
【図１０】図３の変調回路１６の詳細構成例を示すブロック図である。
【図１１】図１０のＭ系列発生回路３２の詳細構成例を示すブロック図である。
【図１２】図１０の差動変換器３７の動作を説明するための状態遷移図である。
【図１３】図１の受信機９の詳細構成例を示すブロック図である。
【図１４】図１３の復調回路５１の詳細構成例を示すブロック図である。
【図１５】図１３のデータクロック再生回路５３が内蔵するＰＬＬ回路の詳細構成例を示すブロック図である。
【図１６】図１３の周波数チェック回路５８の詳細構成例を示すブロック図である。
【図１７】図１の送信機６の他の構成例を示すブロック図である。
【図１８】図１７の入力回路１１が出力する音響データのフォーマットを示す図である。
【図１９】図１７のバッファ回路１３に対するデータの書き込み方法および読み出し方法を説明するための図である。
【図２０】図１７の伝送フォーマット生成回路１５から出力される伝送データのフォーマットを示す図である。
【図２１】ヘッダのフォーマットを示す図である。
【図２２】バッファ回路１３に対するパリティ付加回路１４および伝送フォーマット生成回路１５のアクセス方法を説明するための図である。
【図２３】ＩＥＣ−９５８フォーマットのビットストリーム（音響データ）を示す図である。
【図２４】図１の受信機９の他の構成例を示すブロック図である。
【符号の説明】
２  音響信号伝送装置，  ６  送信機，  ７  赤外線エミッタ，  ８  赤外線ディテクタ，  ９  受信機，  １２  伝送チャンネルクロック生成回路，  １３バッファ回路，  １４  パリティ付加回路，  １５  伝送フォーマット生成回路，  １６  変調回路，  ２１  シリアル／パラレル変換回路，  ２２，２３  ＥＸＯＲゲート，  ２４，２５  ロールオフフィルタ，  ２６，２７  乗算器，２８  発振器，  ２９  移相器，  ３０  加算器，  ３１  ランダム系列発生回路，  ３２  Ｍ系列発生回路，  ３３  カウンタ，  ３７  差動変換回路，  ５１  復調回路，  ５２  伝送チャンネルクロック再生回路，  ５３  データクロック再生回路，  ５４  伝送フォーマット再生回路，  ５５  バッファ回路，５６  誤り訂正回路，  ６１  復調部，  ６２  差動逆変換回路，  ６３，６４  ＥＸＯＲゲート，  ６５  パラレル／シリアル変換回路，  ７１  ランダム系列発生回路，  ７２  Ｍ系列発生回路，  ７３  カウンタ
【図１】
0003724078.tif 000002
【図２】
0003724078.tif 000003
【図３】
0003724078.tif 000004
【図４】
0003724078.tif 000005
【図５】
0003724078.tif 000006
【図６】
0003724078.tif 000007
【図７】
0003724078.tif 000008
【図８】
0003724078.tif 000009
【図９】
0003724078.tif 000010
【図１０】
0003724078.tif 000011
【図１１】
0003724078.tif 000012
【図１２】
0003724078.tif 000013
【図１３】
0003724078.tif 000014
【図１４】
0003724078.tif 000015
【図１５】
0003724078.tif 000016
【図１６】
0003724078.tif 000017
【図１７】
0003724078.tif 000018
【図１８】
0003724078.tif 000019
【図１９】
0003724078.tif 000020
【図２０】
0003724078.tif 000021
【図２１】
0003724078.tif 000022
【図２２】
0003724078.tif 000023
【図２３】
0003724078.tif 000024
【図２４】
0003724078.tif 000025