(57)【特許請求の範囲】
【請求項１】
活性層側の面上の、へき開箇所を除く領域にＡｕ層が選択的にメッキされ、他方の面上にレーザ電極が形成された複数個の連続した半導体レーザチップと、一方の面上にＡｕ層が形成され、上記半導体レーザチップを載置するサブマウントとを準備する工程と、
上記レーザ電極上の、ヘき開箇所にレジストパターンを形成する工程と、
上記レーザ電極上のレジストパターンを除く領域にＳｎ層を選択的にメッキする工程と、
上記Ｓｎ層の上層に、無電解置換型メッキにてＡｕ層を形成後、このＡｕ層の上層に電解メッキにてＡｕ層を形成する工程と、
上記レジストパターンを除去する工程と、
上記複数個の連続した半導体レーザチップをへき開により個々の半導体レーザチップに分離する工程と、
上記サブマウントのＡｕ層が形成された面上に、上記半導体レーザチップの活性層側を上にして複数個積載する工程と、
上記サブマウントと上記半導体レーザチップ間、および上記半導体レーザチップ間にそれぞれ介在するＡｕ層とＳｎ層とを溶解してＡｕＳｎ合金層を形成する工程とを含む工程によってスタック組立を行うことを特徴とする半導体レーザ装置の製造方法。
【請求項２】
活性層側の面上にレーザ電極が形成された複数個の連続した半導体レーザチップと、一方の面上にＡｕ層が形成され、上記半導体レーザチップを載置するサブマウントとを準備する工程と、
上記レーザ電極上の、ヘき開箇所にレジストパターンを形成する工程と、
上記レーザ電極上のレジストパターンを除く領域にＳｎ層を選択的にメッキする工程と、
上記Ｓｎ層の上層に、無電解置換型メッキにてＡｕ層を形成後、このＡｕ層の上層に電解メッキにてＡｕ層を形成する工程と、
上記レジストパターンを除去する工程と、
上記複数個の連続した半導体レーザチップをへき開により個々の半導体レーザチップに分離する工程と、
上記サブマウントのＡｕ層が形成された面上に、上記半導体レーザチップの活性層側を下にして載置する工程と、
上記サブマウントと上記半導体レーザチップ間に介在するＡｕ層とＳｎ層とを溶解してＡｕＳｎ合金層を形成する工程とを含む工程によってＪ−ｄｏｗｎ組立を行うことを特徴とする半導体レーザ装置の製造方法。
【請求項３】
上記Ｓｎ層の下層に、Ａｕ層を選択的にメッキする工程を含むことを特徴とする請求項１または請求項２記載の半導体レーザ装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、半導体レーザ装置の製造方法、特に組立方法に関するものである。
【０００２】
【従来の技術】
近年、半導体レーザ装置は、高出力化が求められている。より高出力な半導体レーザ装置を得るための製造方法として、一般的にはＪ−ｄｏｗｎ組立や、スタック組立が採用されている。Ｊ−ｄｏｗｎ組立とは、熱放出を良くするために、活性層側（Ｊｕｎｃｔｉｏｎ側）を下側（ｄｏｗｎ）にし、サブマウントにＡｕＳｎハンダにより隔着するものである。また、スタック組立とは、半導体レーザ装置を縦方向に積み上げる方法である。
図４−ａに、Ｊ−ｄｏｗｎ組立方法を示す。図において、１は半導体レーザチップ、２は光を放出する活性層、３はサブマウント、４はＡｕＳｎハンダペレット、５はサブマウント上に形成されたＡｕ層である。図４−ｂは、従来のＪ−ｄｏｗｎ組立方法における問題点を示している。図において、６はＡｕＳｎハンダのまわり込みである。Ｊ−ｄｏｗｎ組立の場合、活性層２とサブマウント３の間隔が数μｍしかないので、ＡｕＳｎハンダペレット４の量の制御が難しく、量が多い場合、まわり込み６が発生して活性層２を覆い、光を遮ってしまうという組立不良が発生する。
【０００３】
図５に、従来のスタック組立方法を示す。図において、７はＡｕＳｎハンダであり、半導体レーザチップ１とサブマウント３間をＡｕＳｎハンダ７で隔着しているが、Ｊ−ｄｏｗｎ組立と同様に、ＡｕＳｎハンダ量が多い場合、ＡｕＳｎハンダのはみ出しや、半導体レーザチップ間の角度ずれ等が生じる。
また、ハンダ材を半導体レーザ装置の製造段階で形成し、組立を行う方法もある。図６は、特開平６−７６２８号公報に示されている実施例であり、図において、７は半導体レーザ装置の製造段階で形成されたＡｕＳｎハンダ、８は半導体レーザ装置の製造段階で形成されたＳｎ層、９はサブマウント上に形成されたＳｎ層である。この方法においては、ＡｕＳｎ合金層の組成制御が困難であり、組立時に融解せず、組立不良となる可能性がある。また、半導体レーザ装置は、へき開により切り出すため、ミクロンオーダで形成されるＡｕＳｎハンダ７とＳｎ層８により、へき開時の不良が発生する可能性がある。
【０００４】
【発明が解決しようとする課題】
前記のように、従来の半導体レーザ装置の組立方法では、ＡｕＳｎハンダ量の制御が困難であり、ＡｕＳｎハンダのはみ出しや、スタック組立時の半導体レーザチップ間の角度ずれ等が生じるという問題があった。また、ハンダ材を半導体レーザ装置の製造段階で形成し、組立を行う方法では、ＡｕＳｎ合金層の組成比の制御が難しく、さらにへき開時の不良が発生するという問題があった。
【０００５】
この発明は、上記のような問題点を解消するためになされたもので、ＡｕＳｎハンダ量の制御を可能にし、組立時のＡｕＳｎハンダのはみ出しや、角度ずれ等の発生を防止し、さらにヘき開不良が発生しない半導体レーザ装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係わる半導体レーザ装置の製造方法は、レーザ電極上の、へき開箇所にレジストパターンを形成し、ヘき開箇所を除く領域にＳｎ層を選択的にメッキする工程と、Ｓｎ層の上層に、無電解置換型メッキにてＡｕ層を形成した後、このＡｕ層の上層に電解メッキにてさらにＡｕ層を形成する工程と、サブマウントのＡｕ層が形成された面上に、上記半導体レーザチップの活性層側を上にして複数個積載する工程と、上記サブマウントと上記半導体レーザチップ間、および上記半導体レーザチップ間にそれぞれ介在するＡｕ層とＳｎ層とを溶解してＡｕＳｎ合金層を形成する工程とを備えてスタック組立を行うものである。
また、活性層側レーザ電極上にＳｎ層を選択的にメッキする工程と、Ｓｎ層の上層に、無電解置換型メッキにてＡｕ層を形成した後、このＡｕ層の上層に電解メッキにてさらにＡｕ層を形成する工程と、サブマウントのＡｕ層が形成された面上に、半導体レーザチップの活性層側を下にして積載する工程と、サブマウントと上記半導体レーザチップ間に介在するＡｕ層とＳｎ層とを溶解してＡｕＳｎ合金層を形成する工程とを備えてＪ−ｄｏｗｎ組立を行うものである。
また、Ｓｎ層の下層に、Ａｕ層を選択的にメッキするようにしたものである。
【０００７】
【作用】
この発明における半導体レーザ装置の製造方法では、へき開箇所を除く領域にメッキにて選択的に形成されたＳｎ層の上層に無電解置換型メッキにてＡｕ層を形成したので、Ｓｎ層への付着力が強く、剥がれにくいＡｕ膜が形成でき、さらに電解メッキにてＡｕ層を形成することにより、Ｓｎ層の酸化およびレジスト剥離液によるエッチングを防止することができるため、へき開不良が発生せず、ＡｕＳｎ合金の組成の安定化が図られ、歩留まり良くスタック組立及びＪ−ｄｏｗｎ組立を行うことができる。
また、Ｓｎ層の下層に、Ａｕ層を選択的にメッキすることにより、Ｓｎ層がＡｕ層に挟まれた構成となり、さらに確実に合金化が行える。
【０００８】
【実施例】
参考例１．
以下、この発明の一参考例を図について説明する。図１は、本発明の参考例である半導体レーザ装置の製造方法における、スタック組立までのフローを示す図である。図において、１０はレーザ電極、１１は活性層側選択Ａｕメッキ、１２は選択メッキ用レジストパターン、１３は選択Ａｕメッキ、１４は選択Ｓｎメッキ、１５はへき開方向を示す矢印、１６はサブマウント上のＡｕ層である。なお、従来例と同一部分、同一材料については同符号を付し、説明を省略する。
【０００９】
組立方法を図について説明する。まず、活性層側の面上に選択Ａｕメッキ１１が厚み２μｍで形成されているへき開前の半導体レーザチップ１に、レーザ電極１０を形成する（図１−ａ）。次に、選択メッキ用レジストパターン１２を形成し、へき開部分へのメッキの形成を防止する（図１−ｂ）。そこへ、選択Ａｕメッキ１３を厚み１μｍで形成し（図１−ｃ）、その上に選択Ｓｎメッキ１４を厚み２μｍで形成する（図１−ｄ）。その後、選択メッキ用レジストパターン１２を除去し（図１−ｅ）、へき開により矢印１５の方向より個々の半導体レーザチップ１に分離する（図１−ｆ）。さらに、厚み２μｍのＡｕ層１６が形成されているサブマウント３上に、上記半導体レーザチップ１を２つ積み重ねたもの（図１−ｇ）を載置し、３４０℃の雰囲気中で所定の時間処理すると、ＡｕとＳｎが合金化し、Ａｕ：Ｓｎ＝８：２ｗｔ％のＡｕＳｎハンダ７が形成される（図１−ｈ）。
【００１０】
本参考例によれば、ＡｕとＳｎをそれぞれ単層で形成するので、それぞれの厚みを制御することにより、ＡｕＳｎハンダの任意の組成が得られ、確実に合金化することができる。また、ＡｕＳｎハンダ量は、Ａｕ層、Ｓｎ層それぞれのメッキ膜厚や、レジストパターンの面積を変えることにより容易に制御できるため、ＡｕＳｎハンダのはみ出しや、スタック組立時の角度ずれを防止できる。また、へき開部を避けて選択メッキを行い、ＡｕＳｎハンダ材を形成するので、へき開不良の原因とならない。以上のことから、本参考例の製造方法によれば、半導体レーザ装置のスタック組立を容易に行うことができ、歩留まりを向上させる効果がある。
【００１１】
実施例１．
参考例１においては、選択Ｓｎメッキ１４が半導体レーザチップの最表面にあるため、選択メッキ用レジストパターン１２を除去するための剥離液によりＳｎが０．３μｍ程度エッチングされることがわかっている。また、Ｓｎは、酸化されやすいことから、本実施例では、Ｓｎメッキ１４上に、Ｓｎを保護するためのＡｕ層を形成する。
図２は、参考例１において形成した選択Ｓｎメッキ１４の上に、Ａｕ層を形成するフローを示す図である。図において、１７は、無電解の置換型Ａｕメッキである。
【００１２】
本実施例による半導体レーザ装置の製造方法を図について説明する。まず、参考例１のフローに従い、厚み１μｍの選択Ａｕメッキ１３と厚み２．７μｍの選択Ｓｎメッキ１４が形成された半導体レーザチップ１（図２−ａ）に、無電解置換型Ａｕメッキ１７を形成する（図２−ｂ）。置換型メッキとは、Ｓｎ最表面にＡｕがメッキされるのではなく、Ｓｎを溶かしてその後にＡｕが置き換わるメッキ法である。表面が酸化されたＳｎ層においては、通常の電解メッキでは、ＳｎとＡｕ間の付着力が弱く剥がれやすいため、不安定な工程となるが、上記の無電解置換型Ａｕメッキによれば、ＳｎとＡｕ間の付着力は強力であり、工程の安定化が図れる。置換型Ａｕメッキ１７は、厚み０．１μｍ程度であり、非常に薄いため、長時間放置すると下地のＳｎに浸食され変色してしまうので、置換型Ａｕ
メッキ１７上に、さらに厚み１μｍの電解Ａｕメッキ１３を形成する（図２−ｃ）。その後、レジスト剥離液にてレジストパターン１２を除去する（図２−ｄ）。この時、Ｓｎメッキ１４はＡｕメッキ１３により保護されているので、レジスト剥離液にエッチングされることはない。
本実施例によれば、Ｓｎメッキ上にＡｕメッキを形成し、酸化やレジスト剥離液によるエッチングからＳｎを保護し、Ｓｎの目減りを防止できるので、Ａｕメッキ量とＳｎメッキ量の相対値を保つことができ、ＡｕＳｎハンダとしての組成の安定化が図れ、組立不良が低減できる。
【００１３】
実施例２．
図３に、本発明におけるＡｕＳｎハンダ構造を適用したＪ−ｄｏｗｎ組立フローを示す。図において、１８は、活性層側レーザ電極である。
本実施例による半導体レーザ装置の製造方法を図について説明する。活性層側レーザ電極１８上に、実施例１と同様に、選択メッキ用レジストパターンにて、厚み２μｍの選択Ｓｎメッキ１４、無電解Ａｕメッキ１７、厚み２μｍの選択Ａｕメッキ１３を形成し、レジストパターンを除去後、へき開により個々のチップに分離する（図３−ａ）。次に、活性層２側を、厚み１μｍのＡｕ層１６が形成されているサブマウント３上に載せる（図３−ｂ）。これを、３４０℃の雰囲気中で、所定の時間処理すると、ＡｕとＳｎが合金化し、ＡｕＳｎハンダ７となる。Ａｕメッキ層はトータル３μｍ、Ｓｎメッキ層は２μｍであり、Ａｕ＝８０ｗｔ％のＡｕＳｎハンダが形成される。
【００１４】
本実施例によれば、選択メッキ用レジストパターン形成時にＡｕＳｎハンダ面積が制御でき、さらにメッキ膜厚によってもＡｕＳｎハンダ量が制御できるため、それぞれを最適化することによりハンダのまわり込みが防止でき、Ｊ−ｄｏｗｎ組立の歩留まりを向上させることができる。
【００１５】
【発明の効果】
以上のように、この発明によれば、へき開箇所を除く領域にメッキにて選択的に形成されたＳｎ層の上層に無電解置換型メッキにてＡｕ層を形成することにより、Ｓｎ層への付着力が強く、剥がれにくいＡｕ膜が形成でき、さらに電解メッキにてＡｕ層を形成することにより、Ｓｎ層の酸化およびレジスト剥離液によるエッチングを防止することができるため、へき開不良が発生せず、ＡｕＳｎ合金の組成の安定化が図られ、組立不良が低減できる。その結果、スタック組立及びＪ−ｄｏｗｎ組立の歩留まりを向上させる効果がある。
【図面の簡単な説明】
【図１】  この発明の参考例１による半導体レーザ装置のスタック組立のフローを示す断面側面図である。
【図２】  この発明の実施例１による半導体レーザ装置の製造方法のフローを示す断面側面図である。
【図３】  この発明の実施例２よる半導体レーザ装置のＪ−ｄｏｗｎ組立のフローを示す断面側面図である。
【図４】  従来の半導体レーザ装置のＪ−ｄｏｗｎ組立のフローを示す断面側面図である。
【図５】  従来の４段のスタック組立による半導体レーザ装置を示す断面側面図である。
【図６】  従来の半導体レーザ装置の実施例を示す断面側面図である。
【符号の説明】
１  半導体レーザチップ、２ 活性層、３  サブマウント、
４  ＡｕＳｎハンダペレット、５ サブマウント上のＡｕ層、
６  ＡｕＳｎハンダのまわり込み、７ ＡｕＳｎハンダ、
８  半導体レーザ装置上のＳｎ層、９ サブマウント上のＳｎ層、
１０  レーザ電極、１１ 活性層側選択Ａｕメッキ、
１２  選択メッキ用レジストパターン、１３ 選択Ａｕメッキ、
１４  選択Ｓｎメッキ、１５ へき開方向、１６  サブマウント上のＡｕ、
１７  無電解置換型Ａｕメッキ、１８ 活性層側レーザ電極。
【図１】
0003724834.tif 000002
【図２】
0003724834.tif 000003
【図３】
0003724834.tif 000004
【図４】
0003724834.tif 000005
【図５】
0003724834.tif 000006
【図６】
0003724834.tif 000007