(57)【特許請求の範囲】
【請求項１】
回路が形成されることのできる表面を有する第１基板と、該第１基板の表面に形成されるアレイ回路と、を含む製品であり、
該アレイ回路が１セットのＮ個のデータラインを含み、該Ｎ個のデータラインが前記第１基板の表面を横切って延在し、該Ｎ個のデータラインの各々が前記第１基板の表面のマルチプレクサ領域にドライブ入力リードを有し、
該アレイ回路が、Ｎ個のデータラインに対してＭ個のセル回路ユニットを含み、その各々がデータラインから信号を受信するように接続され、ここでＭはゼロより大きい整数であり、
前記製品がさらに、
前記第１基板の表面のマルチプレクサ領域に形成されるマルチプレクサ回路を含み、該マルチプレクサ回路がＮ個のデータラインの各々のドライブ入力リードに接続され、
該マルチプレクサ回路がＮ個のデータラインの各々に対して、データラインのドライブ入力リードに多重化信号を提供するように接続されるドライブ出力リードを含み、
該マルチプレクサ回路が、入力アナログドライブ信号を受信するためのＰ個のアナログ入力リードを含み、ここでＰはＮ未満であるが３２未満ではない整数であり、
該マルチプレクサ回路が、マルチプレクサ制御信号を受信するためのＱ個のマルチプレクサ制御リードを含み、ここでＱはＮ／Ｐ未満ではないがＮ未満である整数であり、
該マルチプレクサ回路が、多重化信号を提供することにより入力アナログドライブ信号とマルチプレクサ制御信号とに応答し、
前記製品がさらに、
前記第１基板に取り付けられる１つ以上の集積回路構造を含み、
該１つ以上の集積回路構造が共にＲ個の単結晶基板を含み、ここでＲはゼロより大きい整数であり、各単結晶基板が、回路が形成されることのできる表面を有し、
該１つ以上の集積回路構造が共にＲ個の単結晶基板の各々の表面においてディジタル−アナログ回路を含み、各基板の表面上の該ディジタル−アナログ回路がディジタル入力リードと少なくともＳ個のアナログ出力リードとを有し、ここでＳは３２未満でない整数であり、前記ディジタル−アナログ回路が各アナログ出力リードにおいて、ディジタル入力リードから受信したディジタルドライブ信号により示される値と共に変化する振幅を有するアナログドライブ信号を提供し、Ｒ個の単結晶基板が共にＴ個のアナログ出力リードを有し、ここでＴはＰ未満でない整数であり、マルチプレクサ回路のＰ個のアナログ入力リードの各々がＴ個のアナログ出力リードの１つとペアにされてそれに接続され、その結果Ｒ個の単結晶基板が共に入力アナログドライブ信号を提供する、
ことを特徴とするアレイ回路を含む製品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に形成されたアレイのデータラインを駆動するための回路に関する。
【０００２】
【従来の技術】
マツエダ，Ｙ．、アシザワ，Ｍ．、アルガ，Ｓ．、オーシマ，Ｈ．、及びモロズミ，Ｓ．の「ポリシリコンＴＦＴ冗長回路を有する欠陥のないアクティブマトリックスＬＣＤ（Defect-Free Active-Matrix LCD with Redundant Poly-Si TFT Circuit）」（ＳＩＤ89ダイジェスト、20巻、1989、238 〜241 ページ）は液晶ディスプレイ（ＬＣＤ）について述べており、このＬＣＤでは、アクティブマトリックスは基板上に形成された走査線及びデータラインを含む。図１に示されるように、走査線用のＹドライブは、アクティブマトリックスの２つの対向するサイドに沿って同一基板上に形成される。データライン用のＸドライブもまた、アクティブマトリックスの他の２つのサイドに沿って、同一基板上に形成される。
【０００３】
Lee, S.N. 、Stewart, R.G. 、Ipri, A.、Jose, D.、及びLipp, S.の「ＦＡＭ１３．５：Ａ５×９インチのポリシリコングレースケールカラーヘッドダウンディスプレイチップ（A5×9inch Polysilicon Gray-Scale Color Head Down Display Chip ）」［1990年ＩＥＥＥ国際ソリッドステート回路会議テクニカルペーパダイジェスト（1990 IEEE International Solid-State Circuits Conference Digest of Technical Papers）1990, 220-221 頁及び 301頁］は、走査電子回路がピクセルスイッチングトランジスタと共にガラスプレート上に集積化できるディスプレイについて述べている。データライン及びセレクトラインドライバ回路の両回路は、ポリシリコン薄膜トランジスタと共にガラス基板上に形成されることができる。
【０００４】
ルイス（Lewis ）のＥＰ−Ａ 0 540 163号は、ポリシリコン（ｐｏｌｙ−Ｓｉ）ＴＦＴ及び薄膜キャパシタ（ＴＦＣ）から構成される、スイッチキャパシタアナログ回路を開示する。該回路は大きな領域の基板上に形成され、例えばフラットパネルディスプレイ、ページ幅光学スキャンアレイ、又はページ幅プリントヘッドと集積化できる。アナログスイッチキャパシタ回路を使用して、ＡＭＬＣＤ（アクティブマトリックス液晶ディスプレイ）用のサンプリングアンプ及びディジタル−アナログ変換器（ＤＡＣ）を含むデータドライバを形成することができる。
【０００５】
【発明が解決しようとする課題】
本発明は、基板上に形成されるアクティブマトリックス回路アレイにデータドライブ信号を提供する際に生じる問題を処理する。
【０００６】
２次元（２Ｄ）アレイは例えば、垂直方向に延在する２セットの導電線を含むことができる。一方向に延在する各ラインはアレイの縦列に信号を提供し、他方向に延在する各ラインは、アレイの横列に信号を提供することができる。
【０００７】
従来的には、２Ｄアレイにおける各横列−縦列位置は時に「セル」とも呼ばれる回路を含み、このセルは、セルの横列と縦列の結合するライン上で信号に応答する。「データライン」と呼ばれる１セットの平行なラインを通して、各セルはその状態を決定する信号を受信する。「走査線」と呼ばれる他セットの平行なラインを通して、走査線に沿う各セルは、セルがそのデータラインから信号を受信できるようにする信号を受信する。
【０００８】
従来のアレイでは、各走査線は周期的走査信号を提供し、該信号により、走査線に接続された各セル中のコンポーネントは各サイクルの短い時間のインターバル中にそのデータラインから信号を受信することができる。故に、データライン上の信号と走査信号とを厳密に同期化することが、アレイオペレーションの成功には重要である。厳密な同期化には、データラインに対するドライブ信号が正確なタイミングを提供されることが必要である。
【０００９】
正確にタイミングを合わせられるデータドライブ信号を得るための１つの方法は、各データラインに対する外部入力リードを提供することである。外部入力リードのグループはテープキャリア方式による自動ボンディングシステム（ＴＡＢ）により、基板外の回路に結合されることができる。例えば、外部回路は各データラインに対して、単結晶回路において実行されるＤＡＣを含むことができる。しかしながらこのアプローチは多数のＴＡＢコネクションを必要とし、ＴＡＢコネクションが１つでも機械的に機能しない場合にはいつでも機能しなくなる。さらに、多数のＴＡＢコネクションは投影ディスプレイ等の小さい高性能ディスプレイを妨害する。
【００１０】
上述のマツエダ他による文献は、従来のポリシリコンＴＦＴ・ＡＭＬＣＤにおいて使用される別のアプローチを例示する。このアプローチでは、ｍ個のアナログ入力ラインの各々がｍ番目のデータラインにデータドライブ信号を提供し、データドライブ信号は、基板上に集積化されるシフトレジスタの制御下でサンプリングされる。このシフトレジスタサンプリングアプローチでは、各アナログ入力ラインは外部入力リードを有し、基板外のボード上のｍ個のＤＡＣからデータドライブ信号を受信する。アナログ入力ライン及びシフトレジスタ入力リードは、フレックスコネクタを介してドライバボードに接続される。
【００１１】
しかしながらシフトレジスタサンプリングアプローチは問題を含んでいる。それはデータラインの帯電に使用される時間が短いので正確な電圧のサンプリングが困難であり、正確なグレースケールレンダリングが阻まれるからである。さらに、シフトレジスタに必要なクロックレートが非常に高いおそれがある。これらの問題は、ディスプレイのピクセルカウントが増大するにつれて悪化する。
【００１２】
シフトレジスタサンプリングに関する問題は、アナログ入力ライン数ｍを増加することにより軽減することができる。しかし通常は各アナログ入力ラインに対して１つの外部ＤＡＣが必要である。故に、アナログ入力ラインを追加する毎に外部システムの複雑さが増し、全体的なチップカウントも増大する。
【００１３】
これらの問題の結果、シフトレジスタサンプリングアプローチは、ポータブルテレビ等の性能の低い低分解能アプリケーションに限定される。
【００１４】
リー（Lee ）他による上記文献は、従来のポリシリコンＴＦＴ・ＡＭＬＣＤにおいて使用される別のアプローチを例示する。このアプローチでは、アクティブマトリックスを有するガラス基板上に非リニアランプＤＡＣが集積化される。その結果、ディジタル入力を使用でき、非常に良い画像の均一性がもたらされる。
【００１５】
上記ルイス（Lewis ）のＥＰ−Ａ 0 540 163号は、アクティブマトリックスを有するガラス基板上で非リニアスイッチキャパシタＤＡＣを集積化する類似したアプローチを示す。このアプローチでもディジタル入力が可能である。
【００１６】
集積化ＤＡＣアプローチは共通していくつかの欠点を持っている：第１は、集積化されるドライバが非常に複雑でなければならず、歩留りと設計時間とが圧迫されることである；第２は、ポリシリコンＴＦＴの性能が単結晶ＭＯＳＦＥＴの性能程良くないので、ポリシリコンデバイスに対するＤＡＣの設計がより困難であることである；第３は、各々がそれ自身の外部アンプを有する多くの高電圧ディジタル入力ラインを各集積化ＤＡＣアプローチが必要とすることである；最後に、データライン同士間の離間が減少するにつれてＤＡＣが長くなるため、セル濃度が制限されることである。
【００１７】
さらにランプＤＡＣアプローチはカウンタを使用し、入力データによりその幅が制御されるディジタルパルスを生成する。このパルスは、カウンタ出力がローになるまでデータラインに外部ランプ電圧を与えるパスゲートを起動する。この時点でのランプ電圧は動的にデータライン中に格納されたままであり、セルに移送されることができる。故にランプＤＡＣ回路のほとんどの領域はディジタルであり、対応するゲート酸化膜領域は適度であるが、トータルのデバイスカウントが高くなる。
【００１８】
スイッチキャパシタＤＡＣアプローチは、非線形に離間される基準電圧を伴う従来のチャージシェアリングを使用する。チャージシェアリングスキームは、アナログアンプ及びキャパシタを必要とし、それら両方はゲート誘電性領域の点からディジタルＴＦＴよりかなり高価である。
【００１９】
【課題を解決するための手段】
本発明は、上述の従来のアプローチに関する問題を回避する技術の発見に基づく。本発明の技術は、基板上にアレイ回路及びマルチプレクサ回路を備える。該技術はまた、基板に取り付けられる１つ以上の集積回路（ＩＣ）構造を備える。各ＩＣ構造は、少なくとも３２個のアナログ出力リードと例えば１〜３個の比較的少ないディジタル入力チャネルとを有するディジタル−アナログ回路を有する単結晶基板を含む。単結晶基板は、商業的に入手可能なＤＡＣチップでよく、比較的少数のライン上でディジタルドライブ信号を受信し、比較的多数のライン上にアナログドライブ信号を提供する。現在入手できるチップは例えば、各々が６ビット又は８ビットチャネルである３つのディジタル入力チャネルと、１９２個、２０１個、若しくは２４０個のアナログ出力チャネルとを有する。
【００２０】
本発明の技術は、ＤＡＣをアレイと同じ基板上に集積化する必要を回避すると同時に、商業的に入手可能な少数の安価なＤＡＣチップしか必要としない。故にこの技術は従来のアプローチの有する上述の問題に対し、優れた単純な解決法を提供する。
【００２１】
この技術は、Ｎ個（Ｎは３２より大きい）のデータラインを有するアレイ回路に適用可能である。各データラインはＭ個（Ｍは０より大きい）のセル回路ユニットを有する。各データラインはまた、マルチプレクサ領域においてドライブ入力リードを有する。各データラインに対して、マルチプレクサは多重化信号をデータラインのドライブ入力リードに提供するように接続されるドライブ出力リードを有する。
【００２２】
マルチプレクサ回路はまた、単結晶基板から入力アナログドライブ信号を受信するためのＰ個（ＰはＮ未満であるが３２以上である）のアナログ入力リードを有する。マルチプレクサはまた、Ｑ個（ＱはＮ／Ｐ未満ではない）のマルチプレクサ制御リードを有する。マルチプレクサ制御リードは、基板外の回路からの制御信号か、又は基板上に集積化された回路からの制御信号か、のいずれかを受信することができる。
【００２３】
Ｒ個（Ｒは０より大きい）の集積回路構造の各々は、単結晶基板を有することができる。ＤＡＣ回路は、各基板が少なくともＳ個（Ｓは３２未満ではない）のアナログ出力リードを有するように各単結晶基板の表面に形成される。ＤＡＣ回路は、受信したディジタル入力リードからのディジタルドライブ信号に応答して、各アナログ出力リード上にアナログドライブ信号を提供する。アナログドライブ信号の振幅は、ディジタルドライブ信号により示される値と共に変化する。それと共に、集積回路構造はＴ個（ＴはＰ未満ではない）のアナログ出力リードを有するので、マルチプレクサ回路のＰ個のアナログ入力リードの各々は、Ｔ個のアナログ出力リードの１つとペアにされ、それに接続される。
【００２４】
上述の技術は、データ走査シフトレジスタを必要とせずにアクティブマトリックスアレイと同じ基板上に単純なマルチプレクサ回路を提供することができるので、有利である。その代わりに、マルチプレクサ回路は外部回路により制御されることができる。Ｐが約１マイクロセカンドの設定時間を許容するのに十分な大きさであれば、外部回路は、ａ−Ｓｉ・ＴＦＴ・ＡＭＬＣＤと共に使用されるように意図される従来の少数の高速単結晶ＤＡＣチップにより実行され、外部システムの複雑さとコストとが減少できる。
【００２５】
マルチプレクサは、少数のＴＡＢ（tape-automated bonding）、ＣＯＧ（chip on glass ）、又はフレックスケーブル接続を介して外部回路に接続されることができる。少数のコネクションにより、機械的な失敗のリスクが減少される。
【００２６】
適度な実行要求を満たすと共にアクティブマトリックス回路におけるＴＦＴの実行に使用できるポリシリコンＴＦＴ又は他の任意のＴＦＴ技術を用いてマルチプレクサを実行できることでも本発明の技術は有利である。ポリシリコンＴＦＴ・ＡＭＬＣＤは、より正確なピクセル帯電とより高いアパーチャ率のためにａ−Ｓｉ・ＴＦＴ・ＡＭＬＣＤに比べて有利である。上に述べた従来の単結晶ＤＡＣチップを用いると、より長い時間を帯電に使用できるためにより低いオン抵抗が許容可能であるので、ＴＦＴを小さくすることができる。ＤＡＣチップは、５ボルトディジタル入力で駆動されることができる。
【００２７】
各データラインは、少数の回路、又は１つのＴＦＴにより駆動されるので、データラインが非常に密になり、非常に緻密なアレイが可能になる。
【００２８】
回路の第１コンポーネントの各リードが第２コンポーネントの唯一のリードに接続され、第２コンポーネントのリードが第１コンポーネントの１つより多いリードに接続されない場合に、回路の第１コンポーネントの１グループのリードの各々は第２コンポーネントの１グループのリードのうちの１つと「ペア」にされ、それに接続される。
【００２９】
【発明の実施の形態】
図１及び図２は本発明の概略的な特徴を示している。図１はアレイ回路及びマルチプレクサ回路を有し、取り付けられた集積回路構造を有する基板を示している。図２は、図１で使用できるマルチプレクサ回路の一例を示す。
【００３０】
図１の製品１０は、基板１２とＲ個（Ｒは１以上である）の集積回路（ＩＣ）構造１４を含む。ＩＣ構造１４の各々は基板１２に取り付けられ、基板１２の表面１６上の回路は、ＩＣ構造１４における回路から信号を受信するように電気接続される。
【００３１】
基板１２の表面１６上に形成される回路は、Ｎ（Ｎは３２より大きい）個のデータラインを有するアレイ回路２０を含む。図１は、Ｍ個のセル回路ユニット２４〜２６が接続されるｎ番目のデータライン２２を示している。
【００３２】
基板１２の表面１６上に形成される回路はまた、マルチプレクサ回路３０を含む。アレイ回路２０からのＮ個のデータラインは、マルチプレクサ回路３０が形成される表面１６のマルチプレクサ領域中に延在する。各データラインはマルチプレクサ回路３０からのドライブ出力リードに接続されるドライブ入力リードを有し、図示されるようにマルチプレクサ回路３０とアレイ回路２０との間にＮ個のドライブコネクション３２を生成する。各ドライブ出力リードは、接続されるドライブ入力リードに多重化された信号を提供することができる。
【００３３】
マルチプレクサ回路３０はまた、Ｐ個（ＰはＮ未満であるが、３２未満ではない）のアナログ入力リード３４と、Ｑ個（ＱはＮ未満であるがＮ／Ｐ未満ではない）のマルチプレクサ制御リード３６とを含む。アナログ入力リード３４はアナログドライブ信号を受信する。マルチプレクサ制御リード３６はマルチプレクサ制御信号を受信する。マルチプレクサ回路３０は、ドライブコネクション３２に多重化信号を提供することにより入力アナログドライブ信号とマルチプレクサ制御信号とに応答する。
【００３４】
ＩＣ構造１４はＲ個の単結晶基板４０〜４２を含む。示されるように、基板４０〜４２の各々は、少なくともＳ個（Ｓは３２未満ではない）のアナログ出力リードを有するＤＡＣ回路を備える。ＤＡＣ回路は各アナログ出力リード上でアナログドライブ信号を提供し、このアナログドライブ信号は、ディジタル入力リードから受信されたディジタルドライブ信号により示される値と共に変化する振幅を有する。故に基板４０〜４２は共に、Ｔ個のアナログ出力リード４４を有し、ここでＴ≧Ｒ×Ｓである。ＴはＰ未満ではなく、アナログ入力リード３４の各々はアナログ出力リード４４の１つとペアにされてそれに接続されるため、基板４０〜４２は共にマルチプレクサ回路３０に入力アナログドライブ信号を提供する。
【００３５】
図２で示されるように、マルチプレクサ回路３０はＮ個のトランジスタを含むことができ、そのうちトランジスタ６０、６２、６４、及び６６が示されている。Ｎ＝Ｐ×Ｑであれば、Ｎ個のトランジスタはＰ個のトランジスタからなるＱ個のグループに各々グルーピングされることができ、図面ではトランジスタ６０〜６２は第１のグループであり、トランジスタ６４〜６６はＱ番目のグループであるように示される。各グループ内の全トランジスタのゲートは、Ｑ個のマルチプレクサ制御リード３６の１つに接続できる。
【００３６】
各グループ内で、Ｐ個のアナログ入力リード３４の各々は、１つのトランジスタのチャネルリードに接続されることができ、図面ではトランジスタ６０及び６４は第１アナログ入力リードに、そしてトランジスタ６２及び６６はＰ番目のアナログ入力リードに接続されるように示される。各トランジスタの他のチャネルリードはＮ個のドライブ出力リードの１つに接続され、この図ではトランジスタ６０は第１のドライブ出力リードに、トランジスタ６２はＰ番目のドライブ出力リードに、トランジスタ６４は（Ｎ−Ｐ＋１）番目のドライブ出力リードに、そしてトランジスタ６６はＮ番目のドライブ出力リードに接続される。
【００３７】
このような接続の結果、各グループ内のＰ個のトランジスタは同時に、アナログ入力リード３４から１グループのＰ個のドライブ出力リードに信号を提供する。Ｑ個のマルチプレクサ制御リード３６により制御信号が連続して提供され、それによりグループは連続して起動される。
【００３８】
上述の概略的な特徴は、種々の製品において多様な方法で実行できる。以下に述べる実行は、ＴＡＢ及びＣＯＧコネクションを含み、ＡＭＬＣＤに適切である。概して以下に述べる実行は、Ｌｅｗｉｓ，Ａ．Ｇ．及びＴｕｒｎｅｒ，Ｗ．の「ＡＭＣＬＤに対するドライバ回路（Driver Circuit For AMLCDs ）」（1994年国際ディスプレイリサーチ会議及びアクティブマトリックスＬＣＤ＆ディスプレイ材料に関する研究会の議事録（Conference Record of the 1994 International Display Reseach Conference and international Workshops on Active-Matrix LCD & Display Materials ）（カリフォルニア州モントレー、1994年10月10〜13日）の５６〜６４ページに述べられている搭載技術を使用する。
【００３９】
図３〜図７は本発明のＴＡＢ実行の特徴を示す。図３は単結晶ディジタル−アナログ変換器（ＤＡＣ）集積回路（ＩＣ）が搭載されるテープを集積回路構造が含むＴＡＢ実行の概略的なコンポーネントを示す。図４は図３の実行においてテープ上に搭載される単結晶ＤＡＣ・ＩＣを示す。図５は図３の実行における基板上のテープ及びリード間の接続の断面図を示す。図６は、図３の実行における基板上の回路の一例を示す。図７は図３の実行における基板上の回路の別の例を示す。
【００４０】
図３の製品８０は図１で示したようにその表面上にアレイ回路８４とマルチプレクサ回路８６を有する基板８２を含む。
【００４１】
製品８０はまた、基板８２とプリント基板８４とに取り付けられるＴＡＢテープ９０を含む。プリント基板８４はその表面に信号入力回路９４を有し、ＴＡＢテープ９０上には単結晶ＤＡＣ・ＩＣ９６が取り付けられる。ＩＣ９６は商業的に入手可能なＤＡＣ・ＩＣであることが可能であり、それには例えばカリフォルニア州フレモントのサーラスロジック社（Cirrus Logic Inc. ）の「ピーナッツＩＣ」があり、３つの６ビットディジタル入力チャネル及び１９２個のアナログ出力を有する部品番号ＣＬ−ＦＰ６５１２や、３つの６ビットディジタル入力チャネル及び２０１個のアナログ出力を有する部品番号ＣＬ−ＦＰ６５２２があげられる。ＩＣ９６はその他に、カリフォルニア州サンタクララのビビッド社（Vivid Inc.）から商業的に入手可能なＤＡＣ・ＩＣや他のあらゆる適切なＤＡＣ・ＩＣであることが可能である。
【００４２】
製品８０はまた、プリント基板９２とドライバボード１０２とに取り付けられるコネクタ１００を含む。コネクタ１００はフレックスコネクタ、リボンケーブル、若しくは他のあらゆる適切なマルチコンダクタコネクタであることが可能である。
【００４３】
ドライバボード１０２はその表面にドライバ回路１０４を有する。ドライバ回路１０４はホストマシンからディジタルディスプレイ制御信号を受信し、コネクタ１００を介して信号入力回路９４にディジタルドライブ信号を提供することにより応答することができる。ドライバボード１０２は、ＩＣ９６に適した多数のビデオ出力ラインを有する従来のビデオドライバカードであることが可能である；いくつかの実行では、ドライバ回路１０４はホストマシンからの信号をコネクタ１００に直接接続するラインを含む。
【００４４】
ＴＡＢテープ９０はマルチプレクサ回路８６を信号入力回路９４に接続する。この信号入力回路９４はＩＣ９６の製造仕様書に適切に基づく形でドライバ回路を含むと共に、マルチプレクサ回路８６に対する制御信号回路も含む従来の回路であることが可能である。ある実行では、信号入力回路９４はコネクタ１００とテープ９０との間に電気的接続を提供するラインを単純に含むことができ、他の実行では、信号入力回路９４はシフトレジスタ又は他の適切な回路を含むことができる。信号入力回路９４は、ＤＡＣ回路にディジタルドライブ信号を提供するためにディジタルドライブ信号リード（図示せず）を含むことができる。信号入力回路９４はまた、データドライバ回路に制御信号を提供するためのデータ制御リード（図示せず）と、ＩＣ９６に制御信号を提供するためのＤＡＣ制御リード（図示せず）と、基板８２上の走査ドライバに走査制御信号を提供するための走査制御リード（図示せず）と、を有することができる。
【００４５】
ＴＡＢテープ９０はＩＣ９６の製造者からのサンプルテープを用いて実行されることができる。サンプルテープは１テープ当りＩＣ１つを有するのが典型的であり、多数のラインの中の１つをカットしてリードを適切なピッチで得ることが可能である。サンプルテープは典型的に、ＩＣに対する入力ライン及び出力ラインに加えていくつかのダミーラインを有するが、サンプルテープがダミーラインを十分に有さない場合には、フレックスコネクタ等の適切なコネクタを使用して付加的なラインを提供することができる。
【００４６】
図４はＴＡＢテープ９０におけるラインを示し、これは十分なダミーラインを有するか、若しくは必要なダミーラインを有するように誂えて設計されたサンプルであるとする。図４で示されるように、ＴＡＢテープ９０はディジタルドライブ信号リードに接続するための入力ライン１２０と、基板８２上のアナログ入力リードに接続するための出力ライン１２２とを含むことができる。入力ライン１２０は、信号入力回路９４からＩＣ９６にディジタルドライブ信号を伝送することができる。ＴＡＢテープ９０上のライン１２４に提供されるディジタルドライブ信号とＤＡＣ制御信号とに応答して、ＩＣ９６はアナログドライブ信号を出力ライン１２２に提供する。出力ライン１２２は次に、アナログドライブ信号を基板８２に伝送する。
【００４７】
図４はまた、信号入力回路９４のデータ制御リードを基板８２上のデータ制御リードに接続するためのダミーライン１２６をＴＡＢ９０が如何に含むかを示す。図４は同様に、信号入力回路９４の走査制御信号リードを基板８２上の走査制御リードに接続するためのダミーライン１２８をＴＡＢテープ９０が如何に含むことができるかを示す。
【００４８】
ＴＡＢテープ９０上にダミーラインを設けるのではなく、フレックスコネクタ等の別個のコネクタが、ドライバ回路１２４から基板８２上のリードに直接マルチプレクサ及び走査制御信号を伝送することができる。
【００４９】
図５は基板８２及びプリント基板９２にＴＡＢテープ９０を如何に取り付けることができるかを示す。プリント基板９２への取付けははんだ付け接続により行われるが、この図でははんだ層１４０がＴＡＢテープ９０上のラインをプリント基板９２上のリードに接続するように概略的に示されている。基板８２への取付けは接着剤により行われることができ、この図では、ＴＡＢテープ９０上のラインを基板８２上のリードに接続する接着層１４２が示される。ラインとリードとの間の横方向の導電を防止するために、接着層１４２は５〜１０μｍの直径の導電性球を含む混合型の熱セット／熱可塑性接着剤のような異方性の導電性接着剤であることができる。位置合わせターゲット等の従来の技術を使用して、基板８２上のパッドとＴＡＢテープ９０上のラインとの間の位置合わせを行うことができる。
【００５０】
図６は図３〜図５で示されたＴＡＢテープ９０と共に使用されることのできる基板８２上の回路の一例を示す。回路はアレイ回路１６０と、マルチプレクサ回路１６２と、走査ドライバ回路１６４を含む。
【００５１】
アレイ回路１６０はＭ個の走査線とＮ個のデータラインとを有する従来の回路であることができ、ｍ番目の走査線とｎ番目のデータラインの交差領域１７０付近の回路がより詳細に示されている。走査線とデータラインは垂直であるので、アレイ回路１６０は２次元アレイを規定する。示されるように、（ｍ×ｎ）番目のセル回路１７２はｍ番目の走査線とｎ番目のデータラインから信号を受信するように接続される。
【００５２】
アレイ回路１６０からのＮ個のデータラインは、マルチプレクサ回路１６２が形成されるマルチプレクサ領域の中に延伸する。各データラインはマルチプレクサ回路１６２からのデータ出力リードに接続されるデータ入力リードを有する。図６はＮ個のデータコネクション１８０を示し、各コネクションはデータ入力リードと、接続されるデータ出力リードとを含むことができる。各データ出力リードは、接続されたデータ入力リードに多重化されたデータドライブ信号を提供することができる。
【００５３】
マルチプレクサ回路１６２はまた、Ｐ個（Ｐは１より大きくＮ未満である）のアナログ入力リード１８２と、Ｑ個（ＱはＮ未満であるがＮ／Ｐ未満ではない）の制御リード１８４とを含む。リード１８２及び１８４の各々は、ＴＡＢテープ９０への接続のために基板８２のエッジにある。制御リード１８４は基板８２外の回路から制御信号を受信する。外部回路はプリント基板９２上に従来のシフトレジスタとバッファ（図示せず）とを含むことができ、それらはドライバ回路１０４から信号を受信し、それに応答してＱ個の制御信号を並列に提供する。従って、図４中のラインはＱ個の制御信号を並列して伝送するためのＱ個のラインを含むことができる。
【００５４】
アナログ入力リード１８２は入力アナログドライブ信号を受信する。Ｑ個の制御リード１８４はマルチプレクサ制御信号を受信する。マルチプレクサ回路１６２は、多重化されたデータドライブ信号をデータコネクション１８０に提供することにより入力アナログドライブ信号及びマルチプレクサ制御信号に応答する。
【００５５】
マルチプレクサ回路１６２は図２で示されるように実行されるか、又は他の適切な回路と共に実行されることができる。図２の実行は以下の点で特に優れている：各データラインが唯一つのドライブＴＦＴを有するので非常に高いパッキング濃度が可能となる；図２の実行がＮＭＯＳデバイスだけを用いて行われ、ＣＭＯＳデバイスを製造するのに必要なさらなる注入及びマスキングオペレーションが回避できるので、実行及び製造が単純である。
【００５６】
アレイ回路１６０からのＭ個の走査線は、走査ドライバ回路１６４が形成される走査ドライバ領域中に延伸する。各走査線は走査ドライバ回路１６４からの走査出力リードに接続される走査入力リードを有する。走査ドライバ回路１６４は走査制御リード１９０を介して、ＴＡＢテープ９０への接続のために基板８２のエッジにおいて受信された走査制御信号に応答して走査信号を提供する。走査ドライブ回路１６４は従来のものでよい。
【００５７】
図７は基板８２上に集積化されることのできる回路の別の例を示す。集積化の技術によりその実行が可能であれば、図７の回路は、ＴＡＢテープ９０上に必要なデータ制御ライン１２６の数を減らすことができるので有利である。
【００５８】
図７のデータ制御リード２１０は、制御シフトレジスタ回路２１２に必要なラインのみを含み、この制御シフトレジスタ回路２１２は基板８２上の他の回路を実行するために使用されるポリシリコンＴＦＴ技術等の集積化技術に適切な形で実行される従来の回路であってよい。例えば、データ制御リード２１０はＶDD、ＶSS、クロック、リセット、及びイネーブルラインを含むことができ、それら全ては、ＴＡＢテープ９０上のデータ制御ラインとプリント基板９２上の適切なラインとを介してドライバ回路１０４からのフレックスコネクタ１００に設けられることができる。シフトレジスタ回路２１２は、マルチプレクサ制御ラインを駆動することのできる出力信号を提供しなければならない。この目的のために、シフトレジスタ回路２１２は、適切なバッファか、又は大きなＴＦＴを含むステージを有するシフトレジスタかを含むことができる。
【００５９】
データ制御信号に応答して、シフトレジスタ回路２１２はＱ個のマルチプレクサ制御信号を提供する。図６と同じく、マルチプレクサ回路２１４はＱ個のマルチプレクサ制御リード２１６を有し、Ｐ個のアナログ入力リード２１８からアナログドライブ信号を受信する。故に基板８２上の回路の残りの部分は、図６で示されるものと同じであることが可能である。
【００６０】
図８及び図９は本発明のＣＯＧ実行の特徴を示す。図８は、アレイ回路及びマルチプレクサ回路を含む基板上に単結晶ＤＡＣ・ＩＣが直接取り付けられるＣＯＧ実行の概略的なコンポーネントを示す。図９は図８の実行におけるＤＡＣ・ＩＣと基板との間のコネクションの断面図を示す。
【００６１】
図８の製品２５０は基板２５２を含み、この基板２５２には従来の接着技術を用いてフレックスコネクタ、リボンケーブル、又は他の適切なコネクタ等のコネクタ２５４が接続される。コネクタ２５４は、図３のドライバ回路１０４により提供されるものと同様の信号を提供する。
【００６２】
図３及び図４で示されたように実行できる単結晶ＤＡＣ・ＩＣ２６０は以下に説明するようにＣＯＧ技術を用いて基板２５２上に取り付けられる。ＩＣ２６０はＤＡＣ制御リード２６２を介してＤＡＣ制御信号を、そしてディジタル入力リード２６４を介してディジタルドライブ信号を受信する。それに応答して、ＩＣ２６０はアナログ入力リード２６６を介してＰ個のアナログドライブ信号を提供する。
【００６３】
図８のように実行されることのできるシフトレジスタ回路２７０は、データ制御リード２７２を介してデータ制御信号を受信する。それに応答して、シフトレジスタ回路２７０は、マルチプレクサ制御リード２７４を介してＱ個のマルチプレクサ制御信号を提供する。
【００６４】
図２のように実行できるマルチプレクサ回路２８０は、リード２６６からアナログドライブ信号を受信し、リード２７４からＱ個のマルチプレクサ制御信号を受信する。それに応答してマルチプレクサ回路２８０は、Ｎ個のデータドライブ信号をリード２８２を介して提供する。
【００６５】
従来の回路であることの可能な走査ドライブ回路２８４は、走査制御リード２８６から走査制御信号を受信する。走査ドライバ回路２８４は、リード２８８を介してＭ個の走査ドライブ信号を提供することにより応答する。
【００６６】
図６のように実行できるアレイ回路２９０は、リード２８８からＭ個の走査ドライブ信号を受信し、リード２８２からＮ個のデータドライブ信号を受信する。それに応答し、アレイ回路２９０は画像を表現する。
【００６７】
図９は、ＩＣ２６０が基板２５２に如何に取り付けられることができるかを示す。基板２５２に対するフリップチップオンガラス（flip chip on glass）取付は接着剤により行うことができ、この図では概略的に接着層３００がＩＣ２６０上のパッド３０２を基板２５２上のパッド３０４に接続するように示されている。パッド３０２は高いゴールドバンプであり、パッド３０４は低いゴールドバンプであり、接着層３００は紫外線硬化エポキシを含むことができる。又は、パッド３０２が低いゴールドバンプであり、パッド３０４がＩＴＯであり、接着層３００は、図５に関して上述したように横方向の導電を防止する異方性導電性接着剤であってもよい。ワイヤボンディングＣＯＧ技術を使用することもできる。
【００６８】
上述の技術のシミュレーションは首尾よく行われた。シミュレーションは図３〜図６で示される実行に類似したが、ＴＡＢテープ９０を基板５２の代わりに付加的なプリント基板に取り付け、接着されたリボンケーブルを介して付加的なプリント基板を基板５２に接続して電気的等価回路を得たことが、図３〜図６で示される実行とは違っていた。基板５２上の回路は５１２×５１２ピクセルアレイを含み、付加的なフレックスコネクタを介して提供された８個の走査制御信号と６４個のアナログ入力信号とを必要とした。
【００６９】
さらに、図１０〜図１４で示されるように他の入手可能なアーキテクチャと上述の技術とを比較した。各図は、図３〜図６のアーキテクチャ（"Prop arch" ）を、例えばワイドマルチプレクサ（"Wide MUX"）、ランプＤＡＣアーキテクチャ（"Ramp DAC"）、及びスイッチキャパシタＤＡＣアーキテクチャ（"SC DAC"）等のいくつかのものと比較したものである。さらに図１４は、Prop arch で使用される５Ｖスイングドライバチップと１０Ｖスイングドライバチップ（" Prop arch (HV)" ）を比較したものである。
【００７０】
図１０は６ビットプレシジョンドライバと８ビットプレシジョンドライバの各データラインに関してデータドライバデバイスカウントを比較する。ランプＤＡＣ及びＳＣ・ＤＡＣアーキテクチャは高いＴＦＴカウントを有する。しかしながらデバイス毎に占拠される領域が異なることを考慮しない限り、この比較は紛らわしい：アナログアンプ中のＴＦＴはディジタル回路内のＴＦＴと比較して典型的に大きく、キャパシタはより大きい。
【００７１】
図１１は、異なるアーキテクチャに必要な総ゲート酸化膜領域を比較する。図１１では、ランプＤＡＣアーキテクチャのより大きいディジタル内容量はＳＣ・ＤＡＣ以上に有利である。しかしながらＭＵＸアーキテクチャはより魅力的である。
【００７２】
図１２は、トライアルレイアウトに基づいて回路の全幅を考慮し、ピクセルピッチを５０μｍと仮定して比較を行った。最小の幅は、Prop arch のナローＭＵＸにより達成されるが、それはなぜなら、パスゲートがワイドＭＵＸに必要なパスゲートよりも小さく、データ走査シフトレジスタがないからである。
【００７３】
図１３はアーキテクチャの別の態様、即ち入力バス幅を比較する。この態様はディスプレイピクセルカウントが増加するにつれてますます重要となる。６４０×４８０、１２８０×１０２４、及び２５６０×２４０８ピクセルを有するモノクロームディスプレイに対しての評価が示される。２５６０×２４０８ピクセルサイズはまた、１２８０×１０２４カラーピクセルと共に、フルカラーカッドグリーンディスプレイとして実行されることもできる。
【００７４】
図１３で示されるように、ワイドＭＵＸアーキテクチャはほとんどのラインはアナログであるが最少の入力ラインを有し、その各々はそれを駆動するＤＡＣ回路を必要とする。ディスプレイのピクセルカウントが増加するにつれて、集積化ＴＦＴパスゲート手段のより多いアナログラインの速度制限が必要となり、ワイドＭＵＸのバス幅の利点が低減される。Prop arch のナローＭＵＸは、低いピクセルカウントでランプＤＡＣとＳＣ・ＤＡＣに匹敵する数のラインを必要とするが、より大きいピクセルカウントに対してはさらに良好な結果が得られる。５Ｖディジタル入力ラインの数は幾分増加するが、単結晶ＤＡＣ・ＩＣを用いた場合には高いディジタル速度を利用できるため、かなり少なく維持することができる。ランプＤＡＣとＳＣ・ＤＡＣの両方は、ポリシリコン入力レジスタのより低いクロックレートにより、広い高電圧ディジタル入力バスを必要とする。
【００７５】
最後に、図１４はオフガラスチップカウントを比較する。低いピクセルカウントでは、アーキテクチャの比較結果は略同じである。ピクセルカウントが増加するにつれて、Prop arch のナローＭＵＸは最良の選択として浮かび上がる。"Prop arch" とラベリングされるバージョンは５Ｖの出力電圧スイングを有するＤＡＣ・ＩＣとし、一方"Prop Arch(HV)" は１０Ｖ出力電圧スイングを有するＤＡＣ・ＩＣとする。どちらのタイプのＤＡＣ・ＩＣも適切なパッケージで商業的に入手可能である。
【００７６】
上述の実行は、絶縁基板上にフィルム回路を提供する。本発明は他のタイプの基板上で他のタイプの回路を用いて使用されることができる。
【００７７】
上述の実行はポリシリコンＴＦＴを有するアレイ回路とマルチプレクサ回路を含むが、アレイ回路及びマルチプレクサ回路は他の材料から形成されるチャネルを有する他のタイプのスイッチングエレメントを含むこともできる。
【００７８】
上述の実行はガラス基板を含むが、例えばクオーツ等の他の基板を使用することもできる。
【００７９】
上述の実行は商業的に入手可能なＤＡＣ・ＩＣを使用するが、本発明はカスタムＤＡＣ・ＩＣを用いても実行できる。例えば、各ＤＡＣ・ＩＣは各アナログ出力のために、その出力に対するＤ／Ａ変換を実行するＤＡＣ回路を含むことができ、又は、各ＤＡＣ・ＩＣはマルチプレクサ及びデマルチプレクサと共に唯一つのＤＡＣ回路を含んで、ＤＡＣ回路が全てのアナログ出力のためのＤ／Ａ変換を実行することもできる。
【００８０】
上述の実行は単一ＤＡＣ・ＩＣを使用するが、本発明は２つ以上のＤＡＣ・ＩＣを用いて実行することもでき、それは例えばより大きいアレイに対して必要であり得る。
【００８１】
上述の実行は、集積化回路構造を基板に取り付けるためにＴＡＢ及びＣＯＧ技術を使用する。本発明は他の取付け技術を使用しても実行可能である。
【００８２】
上述の実行は図２で示されるように単純なマルチプレクサ回路を使用する。本発明は他のあらゆる適切なマルチプレクサ回路を使用して実行することもできる。
【００８３】
上述の実行は或る特徴を有するアレイを使用するが、本発明は他のあらゆる適切なアレイ回路を用いて実行できる。例えば、上述のシミュレーションは５１２×５１２ピクセルアレイを使用したが、他のアレイサイズを使用してもよい。
【００８４】
１６０個のアナログドライブ信号と８個の走査制御信号を有する１２８０×１０２４モノクロームディプレイを、図３〜図６に関して上述した技術を用いて設計し、現在は製造中である。このピクセルカウントでは、単一ＤＡＣ・ＩＣは７２Ｈｚフレームレートを達成するのに適切であり、図３で示されるような構造であることが可能である。
【００８５】
２５６０×２０４８ディスプレイも設計した。このピクセルカウントでは、限定された入力帯幅により、許容可能なフレームレートを達成するために２つ又は４つのＤＡＣ・ＩＣが必要である。しかしながらディスプレイのより大きなサイズのために、基板は、従来のボンディング技術及びパッドピッチを用いて必要とされる付加的なＴＡＢコネクションを受け入れるのに十分な領域を有する。
【００８６】
本発明は、非常に多様なディスプレイ及び光バルブを含む多くの方法に適用できる。
【図面の簡単な説明】
【図１】ディジタル−アナログ変換を実行する集積回路構造を取り付けられた基板上にアレイ回路及びマルチプレクサ回路を含む製品の概略図である。
【図２】請求項１の製品に使用できるマルチプレクサ回路のコンポーネントを示す概略回路図である。
【図３】アレイ回路及びマルチプレクサ回路を有する基板へのＴＡＢ接続を有するテープ上の集積回路を含む製品のコンポーネントの概略図である。
【図４】図３のＴＡＢテープ上のコンポーネントの概略図である。
【図５】図３のＴＡＢテープと基板との間の取付けを示す概略断面図である。
【図６】図３の基板上の回路の一例を示す概略回路図である。
【図７】図３の基板上の回路の別の例を示す概略回路図である。
【図８】アレイ回路及びマルチプレクサ回路を有する基板上に取り付けられる集積回路を含む製品のコンポーネントを示す概略図である。
【図９】図８の単結晶ＤＡＣ・ＩＣと基板との間の取付けを示す概略断面図である。
【図１０】図３〜図６の実行のデバイスカウントをいくつかの他のアキテクチャと比較する棒グラフである。
【図１１】図３〜図６の実行のゲート酸化膜領域をいくつかの他のアーキテクチャと比較する棒グラフである。
【図１２】図３〜図６の実行のドライバ回路幅をいくつかの他のアーキテクチャと比較する棒グラフである。
【図１３】図３〜図６の実行の入力信号ラインをいくつかの他のアーキテクチャと比較する棒グラフである。
【図１４】図３〜図６の実行のオフガラスチップカウントをいくつかの他のアーキテクチャと比較する棒グラフである。
【符号の説明】
１０    製品
１２    基板
１４    集積回路（ＩＣ）構造
１６    基板表面
２０    アレイ回路
２２    ｎ番目のデータライン
２４、２６    セル回路
３０    マルチプレクサ回路
３２    Ｎ個のドライブコネクション
３４    Ｐ個のアナログ入力リード
３６    Ｑ個のマルチプレクサ制御リード
４０、４２    単結晶基板
４４    Ｔ個の出力リード
【図１】
0003681470.tif 000002
【図２】
0003681470.tif 000003
【図３】
0003681470.tif 000004
【図４】
0003681470.tif 000005
【図５】
0003681470.tif 000006
【図６】
0003681470.tif 000007
【図７】
0003681470.tif 000008
【図８】
0003681470.tif 000009
【図９】
0003681470.tif 000010
【図１０】
0003681470.tif 000011
【図１１】
0003681470.tif 000012
【図１２】
0003681470.tif 000013
【図１３】
0003681470.tif 000014
【図１４】
0003681470.tif 000015