(57)【特許請求の範囲】
【請求項１】
第１の半導体基板上方に形成され、デュアルダマシンのビアが形成された第１の下側絶縁膜と、
前記第１の下側絶縁膜に形成されたビアを埋め前記第１の下側絶縁膜上に延在し、レジスト材料を含む第１の樹脂膜と、
前記第１の樹脂膜上に形成された第１の酸化シリコン膜と、
前記第１の酸化シリコン膜上方に形成された第１のレジストパターンと
を有する第１のエッチング対象物を準備する工程と、
第１のエッチングチャンバを用いて、前記第１のエッチング対象物に対し、前記第１のレジストパターンをマスクとし、Ｃ４Ｆ６、ＣＨＦ３、Ｃ４Ｆ８、及びＣＨ３Ｆから選択された第１のガスの使用量、及び、Ｏ２及びＡｒから選択された第２のガスの使用量を定めるレシピを複数含み前記第１のエッチングチャンバの制御装置に記憶されたレシピ群から選択された第１のレシピで、前記第１の酸化シリコン膜をエッチングして、第１のハードマスクを形成する工程と、
前記第１のハードマスクをマスクとし、前記第１の樹脂膜及び前記第１の下側絶縁膜をエッチングして、前記第１の下側絶縁膜にデュアルダマシンのトレンチを形成する工程と、
第２の半導体基板上方に形成され、デュアルダマシンのビアが形成された第２の下側絶縁膜と、
前記第２の下側絶縁膜に形成されたビアを埋め前記第２の下側絶縁膜上に延在し、レジスト材料を含む第２の樹脂膜と、
前記第２の樹脂膜上に形成された第２の酸化シリコン膜と、
前記第２の酸化シリコン膜上方に形成された第２のレジストパターンと
を有する第２のエッチング対象物を準備する工程と、
前記第１のエッチング対象物に形成されたトレンチの幅を計測する工程と、
前記トレンチの幅に基づいて、前記レシピ群から第２のレシピを選択する工程と、
前記第１のエッチングチャンバを用いて、前記第２のエッチング対象物に対し、前記第２のレジストパターンをマスクとし、前記第２のレシピで、前記第２の酸化シリコン膜をエッチングして、第２のハードマスクを形成する工程と、
前記第２のハードマスクをマスクとし、前記第２の樹脂膜及び前記第２の下側絶縁膜をエッチングして、前記第２の下側絶縁膜にデュアルダマシンのトレンチを形成する工程とを有し、
前記レシピ群から前記第２のレシピを選択する工程は、前記トレンチの幅が基準幅よりも狭いときは、前記第１のレシピに比べて前記第１のガスの使用量が少ないかまたは前記第２のガスの使用量が多いレシピを選択し、前記トレンチの幅が前記基準幅よりも広いときは、前記第１のレシピに比べて前記第１のガスの使用量が多いかまたは前記第２のガスの使用量が少ないレシピを選択する半導体装置の製造方法。
【請求項２】
前記第１のガスはＣ４Ｆ６であり、前記第２のガスはＯ２である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記レシピ群が含む各レシピは、処理時間も定め、前記第１のガスの使用量が多いレシピほど処理時間が長く、前記第２のガスの使用量が多いレシピほど処理時間が短い請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
デュアルダマシンによるトレンチ形成技術において、微細化に伴い（例えば９０ｎｍ世代以降）配線幅の安定化が困難となっている。配線形成に係るエッチングにおける寸法制御技術が望まれる。
【０００３】
半導体装置製造に係るエッチング技術として、種々のものが提案されており、例えば、酸化膜と酸化膜上に形成された有機膜を同時にエッチングするプラズマエッチング方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１１０７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一目的は、デュアルダマシンによるトレンチの寸法を制御しやすい半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、第１の半導体基板上方に形成され、デュアルダマシンのビアが形成された第１の下側絶縁膜と、前記第１の下側絶縁膜に形成されたビアを埋め前記第１の下側絶縁膜上に延在し、レジスト材料を含む第１の樹脂膜と、前記第１の樹脂膜上に形成された第１の酸化シリコン膜と、前記第１の酸化シリコン膜上方に形成された第１のレジストパターンとを有する第１のエッチング対象物を準備する工程と、第１のエッチングチャンバを用いて、前記第１のエッチング対象物に対し、前記第１のレジストパターンをマスクとし、Ｃ４Ｆ６、ＣＨＦ３、Ｃ４Ｆ８、及びＣＨ３Ｆから選択された第１のガスの使用量、及び、Ｏ２及びＡｒから選択された第２のガスの使用量を定めるレシピを複数含み前記第１のエッチングチャンバの制御装置に記憶されたレシピ群から選択された第１のレシピで、前記第１の酸化シリコン膜をエッチングして、第１のハードマスクを形成する工程と、前記第１のハードマスクをマスクとし、前記第１の樹脂膜及び前記第１の下側絶縁膜をエッチングして、前記第１の下側絶縁膜にデュアルダマシンのトレンチを形成する工程と、  第２の半導体基板上方に形成され、デュアルダマシンのビアが形成された第２の下側絶縁膜と、前記第２の下側絶縁膜に形成されたビアを埋め前記第２の下側絶縁膜上に延在し、レジスト材料を含む第２の樹脂膜と、前記第２の樹脂膜上に形成された第２の酸化シリコン膜と、前記第２の酸化シリコン膜上方に形成された第２のレジストパターンとを有する第２のエッチング対象物を準備する工程と、前記第１のエッチング対象物に形成されたトレンチの幅を計測する工程と、前記トレンチの幅に基づいて、前記レシピ群から第２のレシピを選択する工程と、前記第１のエッチングチャンバを用いて、前記第２のエッチング対象物に対し、前記第２のレジストパターンをマスクとし、前記第２のレシピで、前記第２の酸化シリコン膜をエッチングして、第２のハードマスクを形成する工程と、前記第２のハードマスクをマスクとし、前記第２の樹脂膜及び前記第２の下側絶縁膜をエッチングして、前記第２の下側絶縁膜にデュアルダマシンのトレンチを形成する工程とを有し、前記レシピ群から前記第２のレシピを選択する工程は、前記トレンチの幅が基準幅よりも狭いときは、前記第１のレシピに比べて前記第１のガスの使用量が少ないかまたは前記第２のガスの使用量が多いレシピを選択し、前記トレンチの幅が前記基準幅よりも広いときは、前記第１のレシピに比べて前記第１のガスの使用量が多いかまたは前記第２のガスの使用量が少ないレシピを選択する半導体装置の製造方法が提供される。
【発明の効果】
【０００７】
第１の酸化シリコン膜をエッチングしてできる第１のハードマスクの開口幅は、第１のガスの使用量及び第２のガスの使用量（の少なくとも一方）を調整することにより制御できる。第１のエッチングチャンバの制御装置に記憶されたレシピ群から選択された第１のレシピで第１の酸化シリコン膜をエッチングすることにより、第１のハードマスクの開口幅制御が容易になる。
【図面の簡単な説明】
【０００８】
【図１−１】図１Ａ、図１Ｂは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−２】図１Ｃ、図１Ｄは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−３】図１Ｅ、図１Ｆは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−４】図１Ｇ、図１Ｈは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−５】図１Ｉ、図１Ｊは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−６】図１Ｋ、図１Ｌは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−７】図１Ｍ、図１Ｎは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−８】図１Ｏ、図１Ｐは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−９】図１Ｑ、図１Ｒは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−１０】図１Ｓ、図１Ｔは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−１１】図１Ｕ、図１Ｖは、第１実施例の半導体装置の製造工程を示す断面図である。
【図１−１２】図１Ｗは、第１実施例の半導体装置の製造工程を示す断面図である。
【図２】図２Ａ及び図２Ｂは、酸化シリコンマスク形成エッチングのレシピ群の一例を示す表である。
【図３】図３は、酸化シリコンマスクを形成するドライエッチング装置の例を示す概略断面図である。
【図４−１】図４Ａ、図４Ｂは、第２実施例の半導体装置の製造工程を示す断面図である。
【図４−２】図４Ｃ、図４Ｄは、第２実施例の半導体装置の製造工程を示す断面図である。
【図４−３】図４Ｅ、図４Ｆは、第２実施例の半導体装置の製造工程を示す断面図である。
【図４−４】図４Ｇ、図４Ｈは、第２実施例の半導体装置の製造工程を示す断面図である。
【図４−５】図４Ｉ、図４Ｊは、第２実施例の半導体装置の製造工程を示す断面図である。
【図４−６】図４Ｋ、図４Ｌは、第２実施例の半導体装置の製造工程を示す断面図である。
【図４−７】図４Ｍは、第２実施例の半導体装置の製造工程を示す断面図である。
【図５】図５は、Ｃ４Ｆ６に対するＯ２の比に対して、トレンチ開口幅がどのように変化するかを、同一面内の粗なパターン及び密なパターンのトレンチについて示したグラフである。
【発明を実施するための形態】
【０００９】
まず、第１実施例として、６５ｎｍ世代を想定した半導体装置の製造方法について説明する。図１Ａ〜図１Ｗは、第１実施例の半導体装置の製造工程を示す断面図である。
【００１０】
図１Ａを参照する。シリコン基板１（半導体基板１）に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁膜２を形成する。素子分離絶縁膜２で囲まれた活性領域に、ソース／ドレイン領域３ＳＤ、及びゲート電極３Ｇを含むＭＯＳトランジスタ３を形成する。
【００１１】
半導体基板１上に、窒化シリコン膜４を化学気相堆積（ＣＶＤ）で例えば厚さ８０ｎｍ形成する。さらに、窒化シリコン膜４の上に、テトラエトキシシラン（ＴＥＯＳ）を用いたＣＶＤで酸化シリコン膜５を例えば厚さ１４５ｎｍ形成する。酸化シリコン膜５及び窒化シリコン膜４に、ＭＯＳトランジスタ３のソース／ドレイン領域３ＳＤを露出するビアホールＶ１を形成し、ビアホールＶ１内に、タングステンを用いた導電性プラグ６が形成される。なお、ＭＯＳトランジスタ３〜導電性プラグ６の形成に、公知の各種方法を用いることができる。
【００１２】
図１Ｂを参照する。導電性プラグ６を覆って、酸化シリコン膜５上に、炭化シリコン膜７をＣＶＤで例えば厚さ３０ｎｍ形成する。炭化シリコン膜７上に、ポーラスシリカ系の低誘電率材料であるＮａｎｏ Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ (ＮＣＳ)をスピンコートで成膜し、例えば厚さ１３０ｎｍのＮＣＳ膜８を形成する。ＮＣＳ膜８上に、炭化シリコン膜９をＣＶＤで例えば厚さ５０ｎｍ形成する。
【００１３】
炭化シリコン膜９上に、酸化シリコン膜１０をＣＶＤで例えば厚さ１８０ｎｍ形成する。酸化シリコン膜１０上に、窒化シリコン膜１１をＣＶＤで例えば厚さ７０ｎｍ形成する。窒化シリコン膜１１上に、スピンコートにより、レジスト系材料の反射防止膜であるＢＡＲＣ膜１２を例えば厚さ８２ｎｍ形成する。ＢＡＲＣ膜１２上に、ＡｒＦ光源用レジストにより、シングルダマシンによる銅配線のトレンチ形状で開口したレジストパターンＲＰ１をフォトリソグラフィーで形成する（例えば厚さ２２０ｎｍ）。
【００１４】
図１Ｃを参照する。レジストパターンＲＰ１をマスクとし、ＣＦ４とＯ２を用いたドライエッチングで、ＢＡＲＣ膜１２を除去し、さらに、ＢＡＲＣ膜１２もマスクとして、窒化シリコン膜１１を除去する。そして、ＣＯとＯ２を用いたアッシングで、レジストパターンＲＰ１とＢＡＲＣ膜１２を除去する。
【００１５】
図１Ｄを参照する。窒化シリコン膜１１をマスクとし、Ａｒ、Ｃ４Ｆ８、Ｏ２、及びＣＯを用いたドライエッチングで、酸化シリコン膜１０を除去する。
【００１６】
図１Ｅを参照する。（図１Ｄに示した）窒化シリコン膜１１と、酸化シリコン膜１０とをマスクとし、ＣＦ４を用いたドライエッチングで、炭化シリコン膜９、ＮＣＳ膜８、及び炭化シリコン膜７を除去する。なお、このエッチングで、窒化シリコン膜１１も除去され、酸化シリコン膜１０が露出する。このようにして、トレンチＴ１が形成される。トレンチＴ１の底に、酸化シリコン膜５及び導電性プラグ６が露出する。さらに、エッチングチャンバにＮ２とＨ２を導入して、ウエハ表面の清浄化処理を行う。
【００１７】
図１Ｆを参照する。トレンチＴ１の内面上及び酸化シリコン膜１０の上面上に、スパッタリングでＴｉ膜（例えば厚さ２ｎｍ）とＴａ膜（例えば厚さ０．５ｎｍ）を積層して、バリアメタル膜１３を形成する。バリアメタル膜１３上に、銅シード膜１４ｓをスパッタリングで形成する。
【００１８】
図１Ｇを参照する。（図１Ｆに示した）銅シード膜１４ｓ上に、銅膜１４をめっきで形成する（以下、銅シード膜１４ｓの図示は省略する）。
【００１９】
図１Ｈを参照する。化学機械研磨（ＣＭＰ）で、（図１Ｇに示した）酸化シリコン膜１０上の不要な銅膜１４及びバリアメタル膜１３を除去し、さらに、酸化シリコン膜１０を除去して、炭化シリコン膜９を露出させる。炭化シリコン膜９、ＮＣＳ膜８、及び炭化シリコン膜７に形成されたトレンチＴ１内に、必要な銅膜１４が残る。このようにして、１層目の銅配線１４が形成される。
【００２０】
図１Ｉを参照する。銅配線１４を覆って、炭化シリコン膜９上に、炭化シリコン膜１５をＣＶＤで例えば厚さ３０ｎｍ形成する。炭化シリコン膜１５上に、酸化炭化シリコン膜１６をＣＶＤで例えば厚さ２００ｎｍ形成する。酸化炭化シリコン膜１６上に、スピンコートで例えば厚さ１５０ｎｍのＮＣＳ膜１７を形成する。ＮＣＳ膜１７上に、炭化シリコン膜１８をＣＶＤで例えば厚さ５０ｎｍ形成する。
【００２１】
炭化シリコン膜１８上に、酸化シリコン膜１９をＣＶＤで例えば厚さ１５０ｎｍ形成する。酸化シリコン膜１９上に、窒化シリコン膜２０をＣＶＤで例えば厚さ７０ｎｍ形成する。窒化シリコン膜２０上に、スピンコートにより、ＢＡＲＣ膜２１を例えば厚さ８２ｎｍ形成する。ＢＡＲＣ膜２１上に、ＡｒＦ光源用レジストにより、デュアルダマシンによる銅配線のビア形状で開口したレジストパターンＲＰ２をフォトリソグラフィーで形成する（例えば厚さ２５０ｎｍ）。
【００２２】
図１Ｊを参照する。レジストパターンＲＰ２をマスクとし、ＣＦ４とＯ２を用いたドライエッチングで、ＢＡＲＣ膜２１を除去し、さらに、ＢＡＲＣ膜２１もマスクとして、窒化シリコン膜２０を除去する。
【００２３】
レジストパターンＲＰ２、ＢＡＲＣ膜２１、及び窒化シリコン膜２０をマスクとし、ＣＦ４、Ｈ２及びＡｒを用いたドライエッチングで、酸化シリコン膜１９を除去する。さらに酸化シリコン膜１９もマスクとし、ＣＦ４を用いたドライエッチングで、炭化シリコン膜１８を除去する。
【００２４】
さらに炭化シリコン膜１８もマスクとし、Ａｒ、Ｃ４Ｆ６、ＣＨ２Ｆ２、及びＮ２を用いたドライエッチングで、ＮＣＳ膜１７及び酸化炭化シリコン膜１６を除去する。このようにして、ビアＶ２が形成される。ただし、ビアＶ２の底は、酸化炭化シリコン膜１６の途中の深さで止められている。そして、Ｏ２とＣＦ４を用いたアッシングと、Ｏ２を用いたアッシングで、レジストパターンＲＰ２とＢＡＲＣ膜２１を除去し、窒化シリコン膜２０を露出させる。
【００２５】
図１Ｋを参照する。レジスト材料をスピンコートして、ビアＶ２を埋め込み、窒化シリコン膜２０上に延在し、例えば厚さ２８０ｎｍのレジスト膜（樹脂膜）２２を形成する。レジスト膜２２の上に、ＴＥＯＳを用いたＣＶＤで酸化シリコン膜２３を例えば厚さ５０ｎｍ形成する。酸化シリコン膜２３の上に、スピンコートにより、ＢＡＲＣ膜２４を例えば厚さ８２ｎｍ形成する。ＢＡＲＣ膜２４上に、ＡｒＦ光源用レジストにより、デュアルダマシンによる銅配線のトレンチ形状で開口したレジストパターンＲＰ３をフォトリソグラフィーで形成する（例えば厚さ２２０ｎｍ）。トレンチ幅は、例えば７５ｎｍである。
【００２６】
以下に説明するデュアルダマシンのトレンチ形成処理を行うドライエッチング装置として、例えばラムリサーチ社製のＥＸＥＬＡＮ（登録商標）を用いることができる。なお、図１Ｌを参照して説明するＢＡＲＣ膜２４のエッチングから、図１Ｓを参照して説明する清浄化処理まで、同一のエッチングチャンバで処理が行なわれる。
【００２７】
図１Ｌを参照する。レジストパターンＲＰ３をマスクとしたドライエッチングにより、ＢＡＲＣ膜２４を除去する。ＢＡＲＣ膜２４のエッチングレシピは、例えば、圧力を５０ｍＴｏｒｒとし、電源を８００Ｗで２７ＭＨｚとし、エッチングガスとして、ＣＦ４を流量１５０ｓｃｃｍ、Ｃ４Ｆ６を流量１ｓｃｃｍ、Ｏ２を流量６ｓｃｃｍで使用し、処理時間を４７秒とする。
【００２８】
図１Ｍを参照する。さらに、レジストパターンＲＰ３及びＢＡＲＣ膜２４をマスクとしたドライエッチングにより、酸化シリコン膜２３を除去する。ＢＡＲＣ膜２４と同一のエッチングレシピで引き続き、酸化シリコン膜２３も除去される。トレンチＴ２の底に、レジスト膜２２が露出する。
【００２９】
図１Ｎを参照する。（図１Ｍに示した）レジストパターンＲＰ３及びＢＡＲＣ膜２４と、酸化シリコン膜２３とをマスクとしたドライエッチングにより、レジスト膜２２を除去する。レジスト膜２２のエッチングレシピは、例えば、圧力を１０ｍＴｏｒｒとし、電源を８００Ｗで６０ＭＨｚとし、エッチングガスとして、Ｎ２を流量６０ｓｃｃｍ、Ｏ２を流量４０ｓｃｃｍ、ＣＯを流量５０ｓｃｃｍで使用し、処理時間を３８秒とする。
【００３０】
このエッチングで、窒化シリコン膜２０上の部分のレジスト膜２２は除去されるが、ビアＶ２内のレジスト膜２２は一部が残っている。また、このエッチングで、レジストパターンＲＰ３とＢＡＲＣ膜２４も除去され、酸化シリコン膜２３が露出する。
【００３１】
図１Ｏを参照する。（図１Ｎに示した）酸化シリコン膜２３と、レジスト膜２２とをマスクとしたドライエッチングにより、窒化シリコン膜２０を除去する。窒化シリコン膜２０のエッチングレシピは、例えば、圧力を１２０ｍＴｏｒｒとし、８００Ｗで２７ＭＨｚの電源及び４００Ｗで２ＭＨｚの電源を用い、エッチングガスとして、Ａｒを流量４００ｓｃｃｍ、ＣＦ４を流量４０ｓｃｃｍ、ＣＨＦ３を流量３０ｓｃｃｍ、Ｏ２を流量５ｓｃｃｍで使用し、処理時間を２８秒とする。窒化シリコン膜２０とともに、酸化シリコン膜２３も除去されて、レジスト膜２２が露出する。
【００３２】
図１Ｐを参照する。窒化シリコン膜２０上及びビアＶ２内に残ったレジスト膜２２を除去するアッシングを行なう。レジスト膜２２のアッシングのレシピは、例えば、圧力を１５ｍＴｏｒｒとし、電源を４００Ｗで２７ＭＨｚとし、ＣＯを流量４０ｓｃｃｍ、Ｏ２を流量９０ｓｃｃｍで使用し、処理時間を５５秒とする。
【００３３】
図１Ｑを参照する。窒化シリコン膜２０をマスクとしたドライエッチングにより、酸化シリコン膜１９を除去する。酸化シリコン膜１９のエッチングレシピは、例えば、圧力を１００ｍＴｏｒｒとし、３００Ｗで２７ＭＨｚの電源及び１８００Ｗで２ＭＨｚの電源を用い、エッチングガスとして、Ａｒを流量６００ｓｃｃｍ、ＣＯを流量１００ｓｃｃｍ、Ｃ４Ｆ８を流量１４ｓｃｃｍ、Ｏ２を流量６ｓｃｃｍで使用し、処理時間を３２秒とする。また、このエッチングにより、酸化炭化シリコン膜１６もエッチングされ、ビアＶ２の底に、炭化シリコン膜１５が露出する。
【００３４】
図１Ｒを参照する。（図１Ｑに示した）窒化シリコン膜２０と、酸化シリコン膜１９とをマスクとしたドライエッチングにより、炭化シリコン膜１８を除去する。炭化シリコン膜１８のエッチングレシピは、例えば、圧力を１２０ｍＴｏｒｒとし、電源を４００Ｗで２７ＭＨｚとし、エッチングガスとして、Ａｒを流量４５０ｓｃｃｍ、ＣＦ４を流量４０ｓｃｃｍ、ＣＨＦ３を流量１０ｓｃｃｍ、Ｏ２を流量１５ｓｃｃｍで使用し、処理時間を３３秒とする。このエッチングで、窒化シリコン膜２０も除去され、酸化シリコン膜１９が露出する。また、このエッチングにより、炭化シリコン膜１５もエッチングされて、ビアＶ２の底に、１層目の銅配線１４が露出する。
【００３５】
図１Ｓを参照する。酸化シリコン膜１９及び炭化シリコン膜１８をマスクとしたドライエッチングにより、ＮＣＳ膜１７を除去する。ＮＣＳ膜１７のエッチングレシピは、例えば、圧力を１１０ｍＴｏｒｒとし、電源を６００Ｗで６０ＭＨｚとし、エッチングガスとして、ＣＦ４を流量２００ｓｃｃｍ、ＣＨＦ３を流量５０ｓｃｃｍで使用し、処理時間を４１秒とする。トレンチＴ２の底に、酸化炭化シリコン膜１６が露出する。
【００３６】
さらに、ウエハ表面の清浄化処理を行う。清浄化処理のレシピは、例えば、圧力を２００ｍＴｏｒｒとし、電源を３００Ｗで２７ＭＨｚとし、Ｎ２を流量８００ｓｃｃｍ、Ｈ２を流量８０ｓｃｃｍで使用し、処理時間を１１秒とする。
【００３７】
図１Ｔを参照する。トレンチＴ２及びビアＶ２の内面上及び酸化シリコン膜１９の上面上に、スパッタリングＴｉ膜（例えば厚さ２ｎｍ）とＴａ膜（例えば厚さ０．５ｎｍ）を積層して、バリアメタル膜２５を形成する。バリアメタル膜２５上に、銅シード膜２６ｓをスパッタリングで形成する。
【００３８】
図１Ｕを参照する。（図１Ｔに示した）銅シード膜２６ｓ上に、銅膜２６をめっきで形成する（以下、銅シード膜２６ｓの図示は省略する）。
【００３９】
図１Ｖを参照する。ＣＭＰで、（図１Ｕに示した）酸化シリコン膜１９上の不要な銅膜２６及びバリアメタル膜２５を除去し、さらに、酸化シリコン膜１９を除去して、炭化シリコン膜１８を露出させる。炭化シリコン膜１８とＮＣＳ膜１７に形成されたトレンチＴ２内、及び、酸化炭化シリコン膜１６と炭化シリコン膜１５に形成されたビアＶ２内に、必要な銅膜２６が残る。このようにして、２層目の銅配線２６が形成される。
【００４０】
図１Ｗを参照する。図１Ｉ〜図１Ｖを参照して説明した２層目の銅配線２６の形成工程と同様な工程で、３層目の銅配線３２が形成される。炭化シリコン膜３０とＮＣＳ膜２９に形成されたトレンチＴ３内、及び、酸化炭化シリコン膜２８と炭化シリコン膜２７に形成されたビアＶ３内に、３層目の銅配線３２（及びバリアメタル膜３１）が形成されている。なお、さらに上層の銅配線も、同様な工程で形成することができる。このようにして、第１実施例の半導体装置が形成される。
【００４１】
本願発明者は、デュアルダマシンにおけるトレンチ形成のエッチング工程（図１Ｋ〜図１Ｓ参照）において、以下のような課題を見つけた。図１Ｋの工程で形成された、規定のトレンチ幅のレジストパターンＲＰ３の開口形状が、図１Ｌ、図１Ｍのエッチングで、そのまま酸化シリコン膜２３に転写されて、酸化シリコン膜２３のハードマスク（以下、酸化シリコンマスクと呼ぶこととする）が形成されるのが理想的である。しかし、一定のエッチングレシピとしても、用いるエッチングチャンバや、何層目の配線層であるかによって、酸化シリコンマスクの出来上がり開口幅がばらつくことがわかった。
【００４２】
なお、図１Ｎ以下の工程では、酸化シリコンマスクの開口幅が充分な精度で下方のマスクに転写されて、トレンチを形成できることがわかっている。従って、酸化シリコンマスクの開口幅制御が、トレンチ幅の制御において重要となる。
【００４３】
本願発明者は、酸化シリコン膜２３のエッチングレシピにおいて、Ｃ４Ｆ６の使用量とＯ２の使用量を調整することによって、酸化シリコンマスクの開口幅を広げたり狭めたりすることができることを発見した。この知見を踏まえて、以下のような酸化シリコンマスク形成技術（トレンチ形成技術）を提案する。      
【００４４】
図２Ａ及び図２Ｂは、酸化シリコン膜２３（及びその上のＢＡＲＣ膜２４）のエッチングレシピ群の一例を示す表である。
【００４５】
図３は、ドライエッチング装置の例を示す概略断面図である。この例のドライエッチング装置は、１台当り３つのエッチングチャンバＣＨ１〜ＣＨ３を有する。レシピ群は、各ドライエッチング装置のエッチングチャンバごとに準備される。図２Ａ及び図２Ｂに示すレシピ群は、例えばチャンバＣＨ１に対するものである。
【００４６】
図２Ａ及び図２Ｂに示すレシピ群は、酸化シリコンマスクの所望の開口幅として７０ｎｍを想定したものである。各レシピは、パラメータとして、Ｃ４Ｆ６の流量、Ｏ２の流量、及びエッチング時間を含み、レシピ群は、これらのパラメータを変化させた複数のレシピを含む。なお、各レシピは、その他のパラメータとして、圧力、電源条件、ＣＦ４の流量を含み、これらのその他パラメータは、全レシピ共通に設定されている。
【００４７】
図２Ａの最上段に、基準レシピ（Ｒｅｆ）を示す。図２Ａ及び図２Ｂの一番左の列に示す狙い幅は、基準レシピに対するそのレシピの出来上がり開口幅の増減分を示す。図２Ａは、基準レシピ（狙い幅が±０ｎｍ）、及び、狙い幅が＋１ｎｍ〜＋１０ｎｍまで１ｎｍ刻みで増えるレシピを示す。図２Ｂは、狙い幅が−１ｎｍ〜−１０ｎｍまで１ｎｍ刻みで減るレシピを示す。
【００４８】
レシピ群の作り方について説明する。経験的に出来上がりが所望の開口幅に近くなるようなレシピを、基準レシピと定めておく。所望のエッチング対象物（図１Ｋに示したような、酸化シリコンマスクを形成するためのレジストパターンが形成されたウエハ）に対する酸化シリコンマスク形成エッチング（（図１Ｌ及び）図１Ｍに示したエッチング）を、Ｃ４Ｆ６の流量、Ｏ２の流量、及びエッチング時間を変えて繰り返し行い、狙い幅が＋１ｎｍ〜＋１０ｎｍまで１ｎｍ刻みで増えるレシピ、及び、狙い幅が−１ｎｍ〜−１０ｎｍまで１ｎｍ刻みで減るレシピを見つけ出す。なお、図２Ａ及び図２Ｂに示すレシピ群は一例である。開口幅等の異なる他の品種のエッチング対象物に対しては、別途実験を行ってレシピ群を作成することができる。
【００４９】
この例で、基準レシピは、Ｃ４Ｆ６の流量０．０ｓｃｃｍ、Ｏ２の流量２．０ｓｃｃｍ、エッチング４７．０秒である。
【００５０】
図２Ａに示すように、狙い幅を＋側に増やす（基準レシピより開口幅を広げる）レシピでは、Ｃ４Ｆ６流量は０．０ｓｃｃｍとしたまま、狙い幅が増えるほどＯ２流量を増やす。なお、Ｏ２流量が増えるほど、エッチング処理時間が短くなっている。
【００５１】
一方、図２Ｂに示すように、狙い幅を−側に減らす（基準レシピより開口幅を狭める）レシピでは、Ｏ２流量は２．０ｓｃｃｍとしたまま、狙い幅が減るほどＣ４Ｆ６流量を増やす。なお、Ｃ４Ｆ６流量が増えるほど、エッチング処理時間が長くなっている。
【００５２】
なお、本願発明者は、酸化シリコンマスクの上側に形成されたレジストパターン及びＢＡＲＣ膜とともに（ただし、後述の第２実施例ではＢＡＲＣ膜は配置されない）、酸化シリコンマスクの下側に形成されたレジスト膜（樹脂膜）も、酸化シリコンマスクの寸法に影響を与えていると考えている。
【００５３】
酸化シリコンマスクの開口が形成されたとき、開口に下方の樹脂膜が露出し、酸化シリコンマスク形成のエッチャントが樹脂膜にも触れる。例えば、エッチャントと樹脂膜との反応生成物が、酸化シリコンマスクの開口幅を狭める可能性が考えられる。
【００５４】
なお、実施例は先ビアを形成するデュアルダマシン工程であり、ビア形成後に、ビアが樹脂膜で埋められて、トレンチ形成用の酸化シリコンマスクが、樹脂膜上に形成されることとなる（図１Ｋ参照）。
【００５５】
次に、図２Ａ及び図２Ｂに示すレシピ群を用いた酸化シリコンマスク形成方法（トレンチ形成方法）について説明する。ここでは、例えば図３のエッチングチャンバＣＨ１を用いるとする。使用するエッチングチャンバＣＨ１のエッチング動作を制御する制御装置ＣＴＲＬに、レシピ群を記憶させておく。制御装置ＣＴＲＬは、以下に説明するレシピの選択等も行うことができる。
【００５６】
同一品種のエッチング対象物（ウエハ）が、複数準備される。エッチング対象物は、複数ロットに分けられており、各ロットが複数枚のウエハを含む。ロットごとに順に、エッチングを行なう。
【００５７】
なお、初めてエッチングを行なう品種は、中庸に近いエッチングチャンバで処理を行うことが望ましい。ここで、中庸とは、経験的に、基準レシピでエッチングしたとき出来上がり開口幅の誤差が±０に近いことを言う。
【００５８】
まず、最初のロットに含まれるウエハを、順にエッチングする。ウエハごとに、同一のエッチングチャンバＣＨ１で、図１Ｌを参照して説明したＢＡＲＣ膜のエッチングから、図１Ｓを参照して説明した清浄化処理までを連続して行って、トレンチを形成する。ＢＡＲＣ膜のエッチングから清浄化処理までの一連の処理を、トレンチ形成処理と呼ぶこととする。
【００５９】
最初のロットの酸化シリコンマスク形成エッチングは、基準レシピで行なう。同一ロットでは、すべてのウエハの酸化シリコンマスク形成エッチングを同一レシピで行なう。最初のロットのすべてのウエハのトレンチ形成処理が終了したら、トレンチの出来上がり開口幅を測定する。開口幅は、例えば走査型電子顕微鏡（ＳＥＭ）で測定できる。複数ウエハの測定より、そのロットの平均的な開口幅（ロットの開口幅と呼ぶこととする）を求める。
【００６０】
例えば、所望の開口幅７０ｎｍに対し、最初のロットの開口幅が７５ｎｍであったとすると、２番目のロットの酸化シリコンマスク形成エッチングは、開口幅を５ｎｍ狭めるよう、狙い幅−５ｎｍのレシピで行なう。
【００６１】
２番目のロットのすべてのウエハのトレンチ形成処理が終了したら、２番目のロットのトレンチ開口幅を測定する。例えば、２番目のロットの開口幅が、所望の開口幅となっていれば、３番目のロットも、引き続き狙い幅−５ｎｍのレシピでエッチングすればよい。また例えば、２番目のロットの開口幅が、所望の開口幅に対し−１ｎｍと、狭くなりすぎていたならば、３番目のロットは、２番目のロットの開口幅より１ｎｍ広げるように、狙い幅−４ｎｍのレシピで行なう。
【００６２】
レシピ選択の考え方についてまとめる。図２Ａ及び図２Ｂからわかるように、あるレシピで所望の開口幅（基準幅）より狭い開口幅となった場合は、それよりＯ２の使用量（流量）が多いか、または、Ｃ４Ｆ６の使用量（流量）が少ないレシピを次のレシピとして選択して、開口幅を広げる。一方、あるレシピで所望の開口幅（基準幅）より広い開口幅となった場合は、それよりＯ２の使用量（流量）が少ないか、または、Ｃ４Ｆ６の使用量（流量）が多いレシピを次のレシピとして選択して、開口幅を狭める。
【００６３】
同様にして、ロットごとにレシピを選択しながら、最後のロットまでトレンチ形成処理を行う。このように、あるロットのトレンチ開口幅に基づいて、その次のロットのレシピを選択するフィードバックを行なうことにより、トレンチ開口幅のばらつき抑制が図られる。
【００６４】
なお、他のエッチングチャンバでも、同様なトレンチ形成処理が並列して（複数のエッチング装置を使う場合は、同様なトレンチ形成処理が複数のエッチング装置で並列して）行われる。
【００６５】
なお、用いるエッチングチャンバや、何層目の配線層であるかによって、酸化シリコンマスクの出来上がり開口幅がばらつく課題に対して、以下のような対応も可能である。酸化シリコンマスクの出来上がり開口幅が所望のものに近づくように、酸化シリコンマスク上方のレジストマスクの開口幅を、予め調整しておく。例えば、酸化シリコンマスクの開口幅が広めに出来上がる傾向のあるエッチングチャンバに対しては、狭めの開口幅のレジストマスクを形成して対応する。
【００６６】
しかし、このように、レジストマスクの開口幅を例えばエッチングチャンバごとに変える対応をした場合、想定したエッチングチャンバが使えなくなった場合には、トレンチ形成処理が進まなくなる。
【００６７】
次に、第２実施例として、９０ｎｍ世代を想定した半導体装置の製造方法について説明する。図４Ａ〜図４Ｍは、第２実施例の半導体装置の製造工程を示す断面図である。
【００６８】
図４Ａを参照する。シリコン基板５１（半導体基板５１）に、ＳＴＩによる素子分離絶縁膜５２を形成する。素子分離絶縁膜５２で囲まれた活性領域に、ソース／ドレイン領域５３ＳＤ、及びゲート電極５３Ｇを含むＭＯＳトランジスタ５３を形成する。
【００６９】
半導体基板５１上に、窒化シリコン膜５４をＣＶＤで例えば厚さ８０ｎｍ形成する。さらに、窒化シリコン膜５４の上に、ＴＥＯＳを用いたＣＶＤで酸化シリコン膜５５を例えば厚さ８０ｎｍ形成する。酸化シリコン膜５５及び窒化シリコン膜５４に、ＭＯＳトランジスタ５３のソース／ドレイン領域５３ＳＤを露出するビアホールＶ１１を形成し、ビアホールＶ１１内に、タングステンを用いた導電性プラグ５６が形成される。なお、ＭＯＳトランジスタ５３〜導電性プラグ５６の形成に、公知の各種方法を用いることができる。
【００７０】
導電性プラグ５６を覆って、酸化シリコン膜５５上に、炭化シリコン膜５７をＣＶＤで例えば厚さ３０ｎｍ形成する。炭化シリコン膜５７上に、酸化炭化シリコン膜５８をＣＶＤで例えば厚さ１３０ｎｍ形成する。酸化炭化シリコン膜５８上に、ＴＥＯＳを用いたＣＶＤで酸化シリコン膜５９を例えば厚さ１００ｎｍ形成する。
【００７１】
酸化シリコン膜５９の上に、窒化シリコン膜６０をＣＶＤで例えば厚さ３０ｎｍ形成する。窒化シリコン膜６０の上に、レジスト材料をスピンコートして、例えば厚さ５９２ｎｍのレジスト膜６１を形成する。レジスト膜６１の上に、ＴＥＯＳを用いたＣＶＤで酸化シリコン膜６２を例えば厚さ１００ｎｍ形成する。酸化シリコン膜６２上に、ＫｒＦ光源用レジストにより、シングルダマシンによる銅配線のトレンチ形状で開口したレジストパターンＲＰ１１をフォトリソグラフィーで形成する（例えば厚さ３００ｎｍ）。
【００７２】
図４Ｂを参照する。（図４Ａに示した）レジストパターンＲＰ１１をマスクとし、Ａｒ、ＣＦ４、Ｃ４Ｆ６、及びＯ２を用いたドライエッチングで、酸化シリコン膜６２を除去する。さらに、酸化シリコン膜６２もマスクとし、Ｎ２、Ｈ２を用いたドライエッチングと、Ｎ２、ＣＨ３Ｆ、Ｈ２を用いたドライエッチングで、レジスト膜６１を除去する。レジスト膜６１とともに、レジストパターンＲＰ１１も除去され、酸化シリコン膜６２が露出する。
【００７３】
図４Ｃを参照する。（図４Ｂに示した）酸化シリコン膜６２と、レジスト膜６１とをマスクとし、Ａｒ、Ｏ２、ＣＦ４、及びＣＨＦ３を用いたドライエッチングと、Ａｒ、Ｎ２、及びＣ４Ｆ８を用いたドライエッチングで、窒化シリコン膜６０、酸化シリコン膜５９、及び酸化炭化シリコン膜５８を除去する。なお、これらのエッチングで、酸化シリコン膜６２も除去されて、レジスト膜６１が露出する。そして、Ｏ２を用いたアッシングで、レジスト膜６１を除去する。
【００７４】
図４Ｄを参照する。（図４Ｃに示した）窒化シリコン膜６０と、酸化シリコン膜５９と酸化炭化シリコン膜５８とをマスクとし、Ａｒ、Ｏ２、ＣＦ４、及びＣＨ２Ｆ２を用いたドライエッチングで、炭化シリコン膜５７を除去する。炭化シリコン膜５７とともに、窒化シリコン膜６０も除去され、酸化シリコン膜５９が露出する。このようにして、トレンチＴ１１が形成される。トレンチＴ１１の底に、酸化シリコン膜５５及び導電性プラグ５６が露出する。さらに、エッチングチャンバにＣＯとＯ２を導入して、ウエハ表面の清浄化処理を行う。
【００７５】
図４Ｅを参照する。トレンチＴ１１の内面上及び酸化シリコン膜５９の上面上に、スパッタリングでＴｉ膜（例えば厚さ２ｎｍ）とＴａ膜（例えば厚さ０．５ｎｍ）を積層して、バリアメタル膜６３を形成する。バリアメタル膜６３上に、銅シード膜をスパッタリングで形成し、銅シード膜上に、銅膜６４をめっきで形成する。ＣＭＰで、不要な銅膜６４及びバリアメタル膜６３を除去し、酸化シリコン膜５９を露出させる。このようにして、１層目の銅配線６４が形成される。
【００７６】
図４Ｆを参照する。銅配線６４を覆って、酸化シリコン膜５９上に、炭化シリコン膜６５をＣＶＤで例えば厚さ５０ｎｍ形成する。炭化シリコン膜６５上に、酸化炭化シリコン膜６６をＣＶＤで例えば厚さ４５０ｎｍ形成する。酸化炭化シリコン膜６６上に、ＴＥＯＳを用いたＣＶＤで例えば厚さ１００ｎｍの酸化シリコン膜６７を形成する。酸化シリコン膜６７上に、窒化シリコン膜６８をＣＶＤで例えば厚さ３０ｎｍ形成する。
【００７７】
窒化シリコン膜６８上に、レジスト材料をスピンコートして、例えば厚さ５９２ｎｍのレジスト膜６９を形成する。レジスト膜６９の上に、シロキサンをスピンコートして、例えば厚さ１４５ｎｍの酸化シリコン膜７０を形成する。酸化シリコン膜７０の上に、スピンコートにより、ＢＡＲＣ膜７１を例えば厚さ８２ｎｍ形成する。ＢＡＲＣ膜７１上に、ＫｒＦ光源用レジストにより、デュアルダマシンによる銅配線のビア形状で開口したレジストパターンＲＰ１２をフォトリソグラフィーで形成する（例えば厚さ３００ｎｍ）。
【００７８】
図４Ｇを参照する。（図４Ｆに示した）レジストパターンＲＰ１２をマスクとし、ＣＦ４を用いたドライエッチングで、（図４Ｆに示した）ＢＡＲＣ膜７１及び酸化シリコン膜７０を除去する。レジストパターンＲＰ１２、ＢＡＲＣ膜７１、及び酸化シリコン膜７０をマスクとし、ＮＨ３を用いたドライエッチングで、レジスト膜６９を除去する。レジスト膜６９とともに、レジストパターンＲＰ１２及びＢＡＲＣ膜７１も除去されて、酸化シリコン膜７０が露出する。
【００７９】
図４Ｈを参照する。（図４Ｇに示した）酸化シリコン膜７０と、レジスト膜６９とをマスクとし、ＣＨ２Ｆ２、Ｎ２、及びＯ２を用いたドライエッチングで、窒化シリコン膜６８を除去する。さらに、窒化シリコン膜６８もマスクとし、Ｃ４Ｆ６、Ｏ２、及びＡｒを用いたドライエッチングで、酸化シリコン膜６７を除去する。さらに、酸化シリコン膜６７もマスクとし、Ｃ４Ｆ６、Ｎ２、Ｏ２、及びＡｒを用いたドライエッチングと、Ｃ４Ｆ６、ＣＯ、Ｏ２、及びＡｒを用いたドライエッチングで、酸化炭化シリコン膜６６を除去する。
【００８０】
このようにして、底に炭化シリコン膜６５が露出するビアＶ１２が形成される。なお、これらのエッチングで酸化シリコン膜７０も除去されて、レジスト膜６９が露出する。そして、Ｏ２を用いたアッシングで、レジスト膜６９を除去する。窒化シリコン膜６８が露出する。
【００８１】
図４Ｉを参照する。レジスト材料をスピンコートして、ビアＶ１２を埋め込み、窒化シリコン膜６８上に延在し、例えば厚さ５９２ｎｍのレジスト膜（樹脂膜）７２を形成する。レジスト膜７２の上に、ＴＥＯＳを用いたＣＶＤで酸化シリコン膜７３を例えば厚さ１３５ｎｍ形成する。酸化シリコン膜７３の上に、ＫｒＦ光源用レジストにより、デュアルダマシンによる銅配線のトレンチ形状で開口したレジストパターンＲＰ１３をフォトリソグラフィーで形成する（例えば厚さ３００ｎｍ）。トレンチ幅は、例えば１３０ｎｍである。
【００８２】
以下に説明するデュアルダマシンのトレンチ形成処理を行うドライエッチング装置として、例えばラムリサーチ社製のＥＸＥＬＡＮ（登録商標）を用いることができる。なお、図４Ｊを参照して説明する酸化シリコン膜７３のエッチングから、図４Ｌを参照して説明する清浄化処理まで、同一のエッチングチャンバで処理が行なわれる。
【００８３】
図４Ｊを参照する。（図４Ｉに示した）レジストパターンＲＰ１３をマスクとしたドライエッチングで、酸化シリコン膜７３を除去する。酸化シリコン膜７３のエッチングレシピは、例えば、圧力を９０ｍＴｏｒｒとし、電源を８００Ｗで２７ＭＨｚとし、エッチングガスとして、Ａｒを流量２００ｓｃｃｍ、ＣＦ４を流量２００ｓｃｃｍ、Ｃ４Ｆ６を流量９．５ｓｃｃｍ、Ｏ２を流量５ｓｃｃｍで使用し、処理時間を６５秒とする。
【００８４】
さらに、酸化シリコン膜７３もマスクとし、Ｎ２、Ｈ２を用いたドライエッチングと、Ｎ２、ＣＨ３Ｆ、Ｈ２を用いたドライエッチングで、レジスト膜７２を除去する。このエッチングで、窒化シリコン膜６８上の部分のレジスト膜７２は除去されるが、ビアＶ１２内のレジスト膜７２は一部が残っている。また、このエッチングで、レジスト膜７２とともに、レジストパターンＲＰ１３も除去され、酸化シリコン膜７３が露出する。
【００８５】
図４Ｋを参照する。（図４Ｊに示した）酸化シリコン膜７３と、レジスト膜７２とをマスクとし、Ａｒ、Ｏ２、ＣＦ４、及びＣＨＦ３を用いたドライエッチングで、窒化シリコン膜６８、酸化シリコン膜６７、及び酸化炭化シリコン膜６６を除去する。ただし、酸化炭化シリコン膜６６のエッチングは、途中の深さで止められている。
【００８６】
このようにして、酸化炭化シリコン膜６６の途中の深さに底が位置するトレンチＴ１２が形成される。なお、これらのエッチングで、酸化シリコン膜７３も除去されて、レジスト膜７２が露出する。そして、ＣＯとＯ２を用いたアッシングで、窒化シリコン膜６８の上面上及びビアＶ１２内に残ったレジスト膜７２を除去する。
【００８７】
図４Ｌを参照する。Ａｒ、Ｏ２、及びＣＨＦ３を用いたドライエッチングで、ビアＶ１２の底に露出した炭化シリコン膜６５を除去して、ビアＶ１２の底に銅配線６４を露出させる。なお、炭化シリコン膜６５とともに、（図４Ｋに示した）窒化シリコン膜６８も除去されて、酸化シリコン膜６７が露出する。さらに、エッチングチャンバにＣＯとＯ２を導入して、ウエハ表面の清浄化処理を行う。
【００８８】
図４Ｍを参照する。トレンチＴ１２及びビアＶ１２の内面上及び酸化シリコン膜６７の上面上に、スパッタリングでＴｉ膜（例えば厚さ２ｎｍ）とＴａ膜（例えば厚さ０．５ｎｍ）を積層して、バリアメタル膜７４を形成する。バリアメタル膜７４上に、銅シード膜をスパッタリングで形成し、銅シード膜上に、銅膜７５をめっきで形成する。ＣＭＰで、不要な銅膜７５及びバリアメタル膜７４を除去し、酸化シリコン膜６７を露出させる。このようにして、２層目の銅配線７５が形成される。なお、さらに上層の銅配線も、同様な工程で形成することができる。このようにして、第２実施例の半導体装置が形成される。
【００８９】
第２実施例の半導体装置の製造工程でも、デュアルダマシンのトレンチ形成処理における酸化シリコンマスク形成エッチング（図４Ｉ、図４Ｊ参照）を、Ｃ４Ｆ６とＯ２を用いて行っており、レシピ中のＣ４Ｆ６とＯ２の使用量を変えることにより、酸化シリコンマスクの開口幅を制御することができる。第１実施例で説明したような、レシピ群を用いたエッチングにより、第２実施例でも、開口幅のばらつきを抑制して、デュアルダマシンのトレンチを形成することができる。
【００９０】
なお、同一面内に粗なトレンチパターンと密なトレンチパターンがあったとき、同一幅となるようトレンチを形成しても、密なパターンのトレンチ開口幅の方が狭く形成されるという傾向がある。以下に説明するように、Ｃ４Ｆ６とＯ２の使用量を変えて酸化シリコンマスクの開口幅を制御することによりトレンチの開口幅を制御する方法は、同一面内の粗なパターンと密なパターンとで、トレンチ開口の調整幅がほぼ等しくなる傾向を示す。
【００９１】
図５は、酸化シリコンマスク形成エッチングレシピにおけるＣ４Ｆ６に対するＯ２の比に対して、トレンチ開口幅がどのように変化するかを、同一面内の粗なパターン及び密なパターンのトレンチについて示したグラフである。粗なパターンに比べて、密なパターンのトレンチ開口幅の方が狭い。また、粗なパターン及び密なパターンの双方とも、Ｏ２が増えるに従ってトレンチ開口幅が広がっている。
【００９２】
ここで、粗なパターン及び密なパターンのトレンチ開口幅の差は、Ｃ４Ｆ６に対するＯ２の比が変わってもほぼ一定に保たれている。つまり、トレンチ開口の調整幅が、粗なパターンと密なパターンとでほぼ等しい。このように、Ｃ４Ｆ６とＯ２の使用量によりトレンチ幅を変える方法は、トレンチパターンの粗密にほぼ依存せずに、トレンチ開口幅を変えられる。
【００９３】
なお、図２Ａ及び図２Ｂを参照して説明したように、酸化シリコンマスク形成エッチングにおいて、Ｃ４Ｆ６は、使用量を増やすほど開口幅を狭める働きがある。１つの要因として、Ｃ４Ｆ６の堆積性が、（レジストパターン及び酸化シリコンマスクの一方または両方の）開口幅を狭めているものと推測できる。これより、Ｃ４Ｆ６と同様な働きをするガスとして、堆積性を持つＣＨＦ３、Ｃ４Ｆ８、ＣＨ３Ｆも使用できる可能性がある。
【００９４】
一方、Ｏ２は、使用量を増やすほど開口幅を広げる働きがある。１つの要因として、Ｏ２によりレジストパターンが消費されてレジストパターンの開口が広がり、酸化シリコンマスクの開口が広がるものと推測できる。これより、Ｏ２と同様な働きをするガスとして、衝突によりレジストパターンを消費させるＡｒも使用できる可能性がある。
【００９５】
なお、第１及び第２実施例のデュアルダマシンのトレンチ形成処理において、酸化シリコンマスク（２３、７３）の開口形状が下方のマスクに転写されていって、トレンチが形成されている（図１Ｍ〜図１Ｓ、図４Ｊ〜図４Ｌ参照）。トレンチ形成処理の途中で、酸化シリコンマスク（２３、７３）はなくなっているが（図１Ｏ、図４Ｋ参照）、一連のトレンチ形成処理を、酸化シリコンマスクをマスクとし、酸化シリコンマスクの下方の絶縁膜をエッチングして、下方の絶縁膜にトレンチを形成する処理と捉えることができる。
【００９６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９７】
以上説明した第１及び第２実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
第１の半導体基板上方に形成され、デュアルダマシンのビアが形成された第１の下側絶縁膜と、
前記第１の下側絶縁膜に形成されたビアを埋め前記第１の下側絶縁膜上に延在し、レジスト材料でできた第１の樹脂膜と、
前記第１の樹脂膜上に形成された第１の酸化シリコン膜と、
前記第１の酸化シリコン膜上方に形成された第１のレジストパターンと
を有する第１のエッチング対象物を準備する工程と、
第１のエッチングチャンバを用いて、前記第１のエッチング対象物に対し、前記第１のレジストパターンをマスクとし、Ｃ４Ｆ６、ＣＨＦ３、Ｃ４Ｆ８、及びＣＨ３Ｆから選択された第１のガスの使用量、及び、Ｏ２及びＡｒから選択された第２のガスの使用量を定めるレシピを複数含み前記第１のエッチングチャンバの制御装置に記憶されたレシピ群から選択された第１のレシピで、前記第１の酸化シリコン膜をエッチングして、第１のハードマスクを形成する工程と、
前記第１のハードマスクをマスクとし、前記第１の樹脂膜及び前記第１の下側絶縁膜をエッチングして、前記第１の下側絶縁膜にデュアルダマシンのトレンチを形成する工程と
を有する半導体装置の製造方法。
（付記２）
さらに、  
第２の半導体基板上方に形成され、デュアルダマシンのビアが形成された第２の下側絶縁膜と、
前記第２の下側絶縁膜に形成されたビアを埋め前記第２の下側絶縁膜上に延在し、レジスト材料でできた第２の樹脂膜と、
前記第２の樹脂膜上に形成された第２の酸化シリコン膜と、
前記第２の酸化シリコン膜上方に形成された第２のレジストパターンと
を有する第２のエッチング対象物を準備する工程と、
前記第１のエッチング対象物に形成されたトレンチの幅を計測する工程と、
前記トレンチの幅に基づいて、前記レシピ群から第２のレシピを選択する工程と、
前記第１のエッチングチャンバを用いて、前記第２のエッチング対象物に対し、前記第２のレジストパターンをマスクとし、前記第２のレシピで、前記第２の酸化シリコン膜をエッチングして、第２のハードマスクを形成する工程と、
前記第２のハードマスクをマスクとし、前記第２の樹脂膜及び前記第２の下側絶縁膜をエッチングして、前記第２の下側絶縁膜にデュアルダマシンのトレンチを形成する工程と
を有する付記１に記載の半導体装置の製造方法。
（付記３）
前記レシピ群から前記第２のレシピを選択する工程は、前記トレンチの幅が基準幅よりも狭いときは、前記第１のレシピに比べて前記第１のガスの使用量が少ないかまたは前記第２のガスの使用量が多いレシピを選択し、前記トレンチの幅が前記基準幅よりも広いときは、前記第１のレシピに比べて前記第１のガスの使用量が多いかまたは前記第２のガスの使用量が少ないレシピを選択する付記２に記載の半導体装置の製造方法。
（付記４）
前記第１のガスはＣ４Ｆ６であり、前記第２のガスはＯ２である付記１〜３のいずれか１つに記載の半導体装置の製造方法。
（付記５）
前記レシピ群が含む各レシピは、処理時間も定め、前記第１のガスの使用量が多いレシピほど処理時間が長く、前記第２のガスの使用量が多いレシピほど処理時間が短い付記４に記載の半導体装置の製造方法。
（付記６）
前記第１のエッチング対象物において、前記第１の酸化シリコン膜は、ＴＥＯＳを材料とし、前記第１の酸化シリコン膜の上に、レジスト系材料の反射防止膜であるＢＡＲＣ膜を介して、ＡｒＦ光源用のレジストで前記第１のレジストパターンが形成されている付記１〜５のいずれか１つに記載の半導体装置の製造方法。
（付記７）
前記第１のエッチング対象物において、前記第１の酸化シリコン膜は、ＴＥＯＳを材料とし、前記第１の酸化シリコン膜の上に、ＫｒＦ光源用のレジストで前記第１のレジストパターンが形成されている付記１〜５のいずれか１つに記載の半導体装置の製造方法。
（付記８）
さらに、前記トレンチに銅配線を形成する工程を有する付記１〜７のいずれか１つに記載の半導体装置の製造方法。
【符号の説明】
【００９８】
１  半導体基板
２  素子分離膜
３  ＭＯＳトランジスタ
４、１１、２０  窒化シリコン膜
５、１０、１９、２３  酸化シリコン膜
６  導電性プラグ
７、９、１５、１８  炭化シリコン膜
８、１７  ＮＣＳ膜
１６  酸化炭化シリコン膜
１２、２１、２４  ＢＡＲＣ膜
１３  バリアメタル膜
１４  銅配線
２２  レジスト膜
ＲＰ１〜ＲＰ３  レジストパターン
Ｖ１、Ｖ２  ビア
Ｔ１、Ｔ２  トレンチ
５１  半導体基板
５２  素子分離膜
５３  ＭＯＳトランジスタ
５４、６０、６８  窒化シリコン膜
５５、５９、６２、６７、７０、７３  酸化シリコン膜
５６  導電性プラグ
５７、６５  炭化シリコン膜
５８、６６  酸化炭化シリコン膜
７１  ＢＡＲＣ膜
６３  バリアメタル膜
６４  銅配線
６１、６９、７２  レジスト膜
ＲＰ１１〜ＲＰ１３  レジストパターン
Ｖ１１、Ｖ１２  ビア
Ｔ１１、Ｔ１２  トレンチ
【図１−１】
0005640361.tif 000002
【図１−２】
0005640361.tif 000003
【図１−３】
0005640361.tif 000004
【図１−４】
0005640361.tif 000005
【図１−５】
0005640361.tif 000006
【図１−６】
0005640361.tif 000007
【図１−７】
0005640361.tif 000008
【図１−８】
0005640361.tif 000009
【図１−９】
0005640361.tif 000010
【図１−１０】
0005640361.tif 000011
【図１−１１】
0005640361.tif 000012
【図１−１２】
0005640361.tif 000013
【図２】
0005640361.tif 000014
【図３】
0005640361.tif 000015
【図４−１】
0005640361.tif 000016
【図４−２】
0005640361.tif 000017
【図４−３】
0005640361.tif 000018
【図４−４】
0005640361.tif 000019
【図４−５】
0005640361.tif 000020
【図４−６】
0005640361.tif 000021
【図４−７】
0005640361.tif 000022
【図５】
0005640361.tif 000023