(57)【特許請求の範囲】
【請求項１】
入力信号を１／２に分周する分周手段と、
２つのコンデンサを有し、前記分周手段の出力信号に同期して前記２つのコンデンサの充放電を交互に行う充放電手段と、
前記２つのコンデンサの電圧の交差点を検出し、前記２つのコンデンサのリセットを交互に行うリセット制御手段と、
前記リセット制御手段による前記２つのコンデンサに対するリセットのタイミングに基づいて出力信号を生成する出力信号生成手段と、
を具備してなることを特徴とする波形整形回路。
【請求項２】
充放電手段は、分周手段の出力信号の１／２周期毎にコンデンサの充電と放電とを繰り返すよう構成されてなる第１の充放電回路と第２の充放電回路とからなり、第１の充放電回路がコンデンサの充電を開始したと同時に、第２の充放電回路はコンデンサの放電を開始し、第１の充放電回路がコンデンサの放電を開始したと同時に、第２の充放電回路はコンデンサの充電を開始するように構成されてなることを特徴とする請求項１記載の波形整形回路。
【請求項３】
リセット制御手段は、２つのコンデンサの両端を外部からの制御信号によって短絡状態とするスイッチ手段と、
前記２つのコンデンサの電圧の交差点を検出する検出手段と、
前記検出手段の出力信号と、分周手段の出力信号とに基づいて前記スイッチ手段の動作を制御する制御手段と、を具備してなることを特徴とする請求項１又は２記載の波形整形回路。
【請求項４】
出力信号生成手段は、制御手段の出力信号の論理和を生成するＯＲ論理回路であることを特徴とする請求項３記載の波形整形回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力信号に所定の処理を施した出力信号を得る波形整形回路に係り、特に、入力信号の周波数変化に関わらず一定のデューティ比を有する信号を出力できるようにした波形整形回路に関する。
【０００２】
【従来の技術】
従来、入力信号のデューティ比を所定の値に整形するこの種の回路としては、例えば、図５に示されたようないわゆるワンショットマルチバイブレータ回路が公知・周知となっている。すなわち、図５に示された回路例においては、ＩＣ化されたいわゆるワンショットマルチバイブレータ３０が用いられており、その外部に抵抗ＲとコンデンサＣとが接続されて構成されてなり、ワンショットマルチバイブレータ３０の符号イが付された入力側に、図７（ａ）に示されたような入力信号が印加されると、符号ロで示された出力側に、入力信号の繰り返し周期と同一周期を有し、抵抗ＲとコンデンサＣによる時定数で定まる図７（ｂ）に示されたようなパルス幅の信号が出力されるようになっているものである。
【０００３】
また、図６に示されたようなＰＬＬ（Phase Locked Loop）を用いた回路も公知・周知となっている。
すなわち、図６に示された回路例は、位相比較器（図６においては「ＰＤ」と表記）３１と、ループフィルタ３２と、電圧制御発振器（図６においては「ＶＣＯ」と表記）３３と、１／２分周器（図６においては「１／２」と表記）３４とにより、いわゆるＰＬＬループ回路が構成されてなるもので、位相比較器３１の符号イが付された入力端に、図７（ａ）で示されたような信号が入力されると、１／２分周器３４の符号ロが付された出力端から、入力信号と同一繰り返し周期を有し、かつ、デューティ比５０％の図７（ｂ）で示されたような信号が得られるようになっているものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、前者の場合、抵抗Ｒの大きさとコンデンサＣの大きさにより、出力パルス幅は固定され、しかも、出力信号の繰り返し周期は、入力信号に一致するようになっている。入力信号の繰り返し周期が予め定めた値と異なると、出力パルス幅は固定であることから、デューティ比が予め定めた所望の値から変化することとなるという欠点があった。この場合、仮に、抵抗Ｒを可変抵抗器に代えても、入力信号の繰り返し周期を当初の値から変える度毎に、所定のデューティ比となるように、可変抵抗器を調整する手間が必要となるという新たな問題が生ずる。
また、上述した従来例の内、後者にあっては、前者のような問題は生じないものの、回路規模が比較的大きくなり、高価格化を招くという欠点があった。
【０００５】
本発明は、上記実状に鑑みてなされたもので、入力信号の繰り返し周期の変動に関わらずデューティ比を一定に保つことができる波形整形回路を提供するものである。
本発明の他の目的は、比較的簡易な構成により入力信号の繰り返し周期の変動に関わらずデューティ比を一定に保つことの可能な波形整形回路を提供することにある。
本発明の他の目的は、デューティ比の変更が比較的容易で、汎用性の高い波形整形回路を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１記載の発明に係る波形整形回路は、
入力信号を１／２に分周する分周手段と、
２つのコンデンサを有し、前記分周手段の出力信号に同期して前記２つのコンデンサの充放電を交互に行う充放電手段と、
前記２つのコンデンサの電圧の交差点を検出し、前記２つのコンデンサのリセットを交互に行うリセット制御手段と、
前記リセット制御手段による前記２つのコンデンサに対するリセットのタイミングに基づいて出力信号を生成する出力信号生成手段と、を具備してなるものである。
【０００７】
かかる構成においては、充放電手段により２つのコンデンサに交互に充放電を行う一方、リセット制御手段により、コンデンサに強制的にリセットを施すようにし、そのリセットのタイミングに基づいて、出力信号生成手段により出力信号が生成されるようになっているため、入力信号のデューティ比の如何に関わらず一定のデューティ比を有する出力信号を得ることが可能となるものである。
【０００８】
特に、充放電手段は、分周手段の出力信号の１／２周期毎にコンデンサの充電と放電とを繰り返すよう構成されてなる第１の充放電回路と第２の充放電回路とからなり、第１の充放電回路がコンデンサの充電を開始したと同時に、第２の充放電回路はコンデンサの放電を開始し、第１の充放電回路がコンデンサの放電を開始したと同時に、第２の充放電回路はコンデンサの充電を開始するように構成されてなるものが好適であり、
また、リセット制御手段は、２つのコンデンサの両端を外部からの制御信号によって短絡状態とするスイッチ手段と、
前記２つのコンデンサの電圧の交差点を検出する検出手段と、
前記検出手段の出力信号と、分周手段の出力信号とに基づいて前記スイッチ手段の動作を制御する制御手段と、を具備してなるものが好適である。
【０００９】
かかる構成においては、２つのコンデンサの一方が第１の充放電回路により、２つのコンデンサの他方が第２の充放電回路により、それぞれ交互に充放電される一方、スイッチ手段により、強制的にリセットされるようになっており、出力信号のパルス幅は、コンデンサのリセットのタイミングに基づくものであるが、このタイミングは、検出手段による２つのコンデンサの電圧の交差点に応じて定まるようになっている。そのため、入力信号のデューティ比の如何に関わらず一定のデューティ比を有する出力信号を得ることが可能となるものである。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第１の回路構成例について、図１を参照しつつ説明する。
この波形整形回路は、分周手段としての分周器１と、２つの充放電回路２，３と、検出手段としての比較器４と、制御手段としての制御回路５と、スイッチ手段としての２つのリセットスイッチ６，７と、２つのコンデンサ８，９と、ＯＲ論理回路１０とを主たる構成要素としてなるものである。
分周器１は、入力信号を１／２に分周するためのもので、入力信号の繰り返し周期に対して２倍の繰り返し周期を有する出力信号は、第１及び第２の充放電回路２，３並びに制御回路５にそれぞれ入力されるようになっている。
【００１１】
第１及び第２の充放電回路２，３は、その出力段とアースとの間に、第１のコンデンサ８、第２のコンデンサ９がそれぞれ接続されており、基本的には同一の回路構成を有し、第１及び第２のコンデンサ８，９をそれぞれ充放電するようになっているものである。但し、第１の充放電回路２が第１のコンデンサ８を充電する際には、第２の充放電回路３は、第２のコンデンサ９を放電させる一方、第１の充放電回路２が第１のコンデンサ８を放電させる際には、第２の充放電回路３は、第２のコンデンサ９を充電するように、第１の充放電回路２と第２の充放電回路３とは、入力信号に対する動作が丁度逆となるように構成されている点が異なるものである（詳細は後述）。
【００１２】
この第１の充放電回路２の出力端が接続された第１のコンデンサ８の一端は、比較器４の非反転入力端子に、第２の充放電回路３の出力端が接続された第２のコンデンサ９の一端は、比較器４の反転入力端子に、それぞれ接続されると共に、第１のコンデンサ８と並列に、第１のリセットスイッチ６が、第２のコンデンサ９と並列に、第２のリセットスイッチ７が、それぞれ接続されている。
この第１及び第２のリセットスイッチ６，７は、制御回路５によって後述するように動作制御されることで、第１及び第２のコンデンサ８，９を強制的に短絡状態とするようになっているもので、例えば、公知・周知の半導体スイッチを用いて構成されるものである。
【００１３】
比較器４は、第１のコンデンサ８の電圧と第２のコンデンサ９の電圧とを比較し、その比較結果に応じた論理信号を制御回路５へ入力するようになっているもので、第１のコンデンサ８の電圧が第２のコンデンサ９のそれを上回ると論理値Ｈｉｇｈに相当する信号を、第１のコンデンサ８の電圧が第２のコンデンサ９のそれを下回ると、論理値Ｌｏｗに相当する信号を、それぞれ出力するようになっている。
【００１４】
制御回路５は、先の分周器１の出力信号と、比較器４の出力信号とに応じて、第１及び第２のリセットスイッチ６，７を後述するように、所定のタイミングで交互に導通又は非導通状態とするようになっているものである。
【００１５】
次に、図３を参照しつつ上記構成における動作について説明する。
まず、前提条件として、第１及び第２のコンデンサ８，９は、共に同一容量を有しており、かつ、第１及び第２の充放電回路２，３による第１及び第２のコンデンサ８，９への充放電電流は、略同一の定電流であるとする。
かかる前提の下、分周器１の入力側（図１において符号Ａが付された点）に図３（ａ）に示されたような繰り返し信号が入力されたとすると、分周器１の出力側（図１において符号Ｂが付された点）には、図３（ｂ）に示されたように入力信号に対して２倍の繰り返し周期を有する信号が現れることとなる。
【００１６】
第１の充放電回路２は、分周器１から入力された信号が論理値Ｈｉｇｈに相当する状態にある間、第１のコンデンサ８に対して充電を行い、この分周器１からの信号が論理値ＨｉｇｈからＬｏｗへ遷移すると、第１のコンデンサ８を放電させるようになっているのに対して、第２の充放電回路３は、分周器１から入力された信号が論理値Ｌｏｗにある間、第２のコンデンサ９の充電を行うようになっており、分周器１から入力された信号が論理値ＬｏｗからＨｉｇｈに遷移したときには、第２のコンデンサ９の放電を開始するようになっている。
一方、第１及び第２のリセットスイッチ６，７は、制御回路５により次のようにその動作が制御されるようになっている。
すなわち、第１のリセットスイッチ６は、分周器１の出力信号の立ち上がりから第１の充放電回路２により第１のコンデンサ８への充電が開始され、所定の電圧Ｖkに到達後、第１のコンデンサ８が第１の充放電回路２により放電状態とされてゆき、その後、第１のコンデンサ８の電圧が比較器４により第２のコンデンサ９の電圧を下回ったと判定される直前までの間、制御回路５からの制御信号（図１において符号Ｇが付された点における信号）により、非導通状態とされる一方（図３（ｇ）参照）、第１のコンデンサ８の電圧が第２のコンデンサ９の電圧を下回ったと判定されたときから第１のコンデンサ８への充電が再度開始されるまでの間、図１において点Ｇにおける制御回路５からの制御信号によって、導通状態とされるようになっている（図３（ｇ）参照）。したがって、第１のリセットスイッチ６の導通状態により、第１のコンデンサ８は、強制的に短絡状態とされる、換言すれば強制的にリセットされるため、次回の充電が開始される際の基準電圧が変動することがないようになっている。
結局、第１のコンデンサ８の電圧波形は、図３（ｃ）に示されたように、分周器１の出力信号が論理値ＬｏｗからＨｉｇｈとなると同時に上昇し始め、分周器１の出力信号が論理理ＨｉｇｈからＬｏｗとなると同時に下降し始め、第１のリセットスイッチ６が導通状態となったと同時に充電開始の基準電圧である略零電位となり、この電圧状態が、分周器１の出力信号が再び論理値ＬｏｗからＨｉｇｈとなるまで保持されることが繰り返されるようなものとなる。
【００１７】
これに対して、第２のリセットスイッチ７は、分周器１の出力信号の立ち下がりから第２の充放電回路３により第２のコンデンサ９への充電が開始され、所定の電圧Ｖkに到達後、第２のコンデンサ９が第２の充放電回路３により放電状態とされてゆき、その後、第２のコンデンサ９の電圧が比較器４により第１のコンデンサ８の電圧を上回ったと判定される直前までの間、制御回路５からの制御信号（図１において符号Ｆが付された点における信号）によって、非導通状態とされる一方（図３（ｆ）参照）、第２のコンデンサ９の電圧が第１のコンデンサ８の電圧を上回ったと判定されたときから第２のコンデンサ９への充電が再度開始されるまでの間、図１において点Ｆにおける制御回路５からの制御信号によって、導通状態とされるようになっている（図３（ｆ）参照）。したがって、第２のリセットスイッチ７の導通状態により、第２のコンデンサ８は、強制的に短絡状態とされる、換言すれば強制的にリセットされるため、次回の充電が開始され際の基準電圧が変動することがないようになっている。
このため、第２のコンデンサ９の電圧波形は、図３（ｄ）に示されたように、分周器１の出力信号が論理値ＨｉｇｈからＬｏｗとなると同時に上昇し始め、分周器１の出力信号が論理理ＬｏｗからＨｉｇｈとなると同時に下降し始め、第２のリセットスイッチ７が導通状態となったと同時に充電開始の基準電圧である略零電位となり、この電圧状態が、分周器１の出力信号が再び論理値ＨｉｇｈからＬｏｗとなるまで保持されることが繰り返されるようなものとなる。
【００１８】
ここで、第１のコンデンサ８が第１のリセットスイッチ６により短絡状態とされる点及び第２のコンデンサ９が第２のリセットスイッチ７により短絡状態とされる点は、これら第１及び第２のコンデンサ８，９の容量が同一であり、かつ、充放電電流が同一であるという条件の下では、入力信号のデューティ５０％の点となる。
したがって、先のＧ点及びＦ点の信号を論理和出力するＯＲ論理回路１０の出力側（図１において符号Ｚが付された部位）には、図３（ｈ）に示されたように、入力信号と同一周波数でデューティ５０％の信号が得られることとなる。
【００１９】
次に、図２乃至図４を参照しつつ第２の回路構成例について説明する。
この第２の回路構成例は、図１に示された回路構成例をより具体化した一例である。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明することとする。
まず、この第２の例においては、分周器としてＴ型フリップフロップ１５が用いられており、入力信号は、クロック端子に印加されるようになっている。
第１の充放電回路２は、第１のｐチャンネルＭＯＳ型ＦＥＴ１６と、第３のｎチャンネルＭＯＳ型ＦＥＴ２０と、第１及び第２の定電流源２２，２３とを具備して構成されている。すなわち、第１のｐチャンネルＭＯＳ型ＦＥＴ（以下「第１のｐチャンネルＦＥＴ」と言う）１６のゲートと、第３のｎチャンネルＭＯＳ型ＦＥＴ（以下「第３のｎチャンネルＦＥＴ」と言う）２０のゲートとは、相互に接続されており、先のＴ型フリップフロップ１５のＱ出力信号の反転信号が印加されるようになっている。また、第１のｐチャンネルＦＥＴ１６のドレインは、第１の定電流源２２に、第３のｎチャンネルＦＥＴ２０のソースは、第２の定電流源２３に、それぞれ接続されている。
そして第１のｐチャンネルＦＥＴ１６のソースと第３のｎチャンネルＦＥＴ２０のドレインとが相互に接続されて出力端となっており、第１のコンデンサ８の一端が接続されるようになっている。
【００２０】
この第１の充放電回路２は、Ｔ型フリップフロップ１５のＱ出力信号の反転信号が論理値Ｌｏｗにある場合、第１のｐチャンネルＦＥＴ１６が導通状態となり、第３のｎチャンネルＦＥＴ２０は、非導通状態となる。このため、第１のｐチャンネルＦＥＴ１６を介して、第１のコンデンサ８に第１の定電流源２２から定電流が流入して充電が行われるようになっている。
一方、Ｔ型フリップフロップ１５のＱ出力信号の反転信号が論理値Ｈｉｇｈの状態となると、第１のｐチャンネルＦＥＴ１６が非導通状態となり、第３のｎチャンネルＦＥＴ２０が、導通状態となるため、第１のコンデンサ８からの放電が第３のｎチャンネルＦＥＴ２０を介して行われるようになっている。
【００２１】
また、第２の充放電回路３は、第２のｐチャンネルＭＯＳ型ＦＥＴ１７と、第４のｎチャンネルＭＯＳ型ＦＥＴ２１と、先の第１の充放電回路２と共通に用いられている第１及び第２の定電流源２２，２３とを具備して構成されている。
すなわち、第２のｐチャンネルＭＯＳ型ＦＥＴ（以下「第２のｐチャンネルＦＥＴ」と言う）１７のゲートと、第４のｎチャンネルＭＯＳ型ＦＥＴ（以下「第４のｎチャンネルＦＥＴ」と言う）２１のゲートとは、相互に接続されており、先のＴ型フリップフロップ１５のＱ出力信号が印加されるようになっている。また、第２のｐチャンネルＦＥＴ１７のドレインは、第１の定電流源２２に、第４のｎチャンネルＦＥＴ２１のソースは、第２の定電流源２３に、それぞれ接続されている。
そして、第２のｐチャンネルＦＥＴ１７のソースと第４のｎチャンネルＦＥＴ２１のドレインとが相互に接続されて出力端となっており、第２のコンデンサ９の一端が接続されるようになっている。
【００２２】
この第２の充放電回路３は、Ｔ型フリップフロップ１５のＱ出力信号が論理値Ｈｉｇｈ状態にある場合、第４のｎチャンネルＦＥＴ２１が導通状態となり、第２のｐチャンネルＦＥＴ１７は、非導通状態となる。このため、第４のｎチャンネルＦＥＴ２１を介して、第２のコンデンサ９の放電が行われるようになっている。
一方、Ｔ型フリップフロップ１５のＱ出力信号が論理値Ｌｏｗ状態となると、第２のｐチャンネルＦＥＴ１７が導通状態となり、第４のｎチャンネルＦＥＴ２１が、非導通状態となるため、第２のｐチャンネルＦＥＴ１７を介して第２のコンデンサ９に第１の定電流源２２から定電流が流入して充電が行われるようになっている。
【００２３】
また、第１のコンデンサ８の一端（反アース側）には、第１のリセットスイッチとしての第２のｎチャンネルＭＯＳ型ＦＥＴ１９のドレインが接続されており、この第２のｎチャンネルＭＯＳ型ＦＥＴ（以下「第２のｎチャンネルＦＥＴ」と言う）１９のソースは、アースに接続されており、ゲートは、後述するように制御回路５の出力信号が印加されるようになっている。
一方、第２のコンデンサ９の一端（反アース側）には、第２のリセットスイッチ７としての第１のｎチャンネルＭＯＳ型ＦＥＴ１８のドレインが接続されており、この第１のｎチャンネルＭＯＳ型ＦＥＴ（以下「第１のｎチャンネルＦＥＴ」と言う）１８のソースは、アースに接続されており、ゲートは、後述するように制御回路５の出力信号が印加されるようになっている。
【００２４】
制御回路５は、２入力のＮＯＲ論理回路２４と、２入力のＡＮＤ論理回路２５とを具備して構成されており、ＮＯＲ論理回路２４の一方の入力段は、ＡＮＤ論理回路２５の一方の入力段と相互に接続されて、先のＴ型フリップフロップ１５のＱ出力信号が印加されるようになっている。
また、ＮＯＲ論理回路２４の他方の入力段と、ＡＮＤ論理回路２５の他方の入力段とは相互に接続されて、比較器４の出力信号が印加されるようになっている。
そして、ＮＯＲ論理回路２４の出力端子は、先の第２のｎチャンネルＦＥＴ１９のゲートに接続されると共に、ＯＲ論理回路１０の一方の入力端子に接続されている。一方、ＡＮＤ論理回路２５の出力端子は、先の第１のｎチャンネルＦＥＴ１８のゲートに接続されると共に、ＯＲ論理回路１０の他方の入力端子に接続されている。
【００２５】
次に、上記構成における動作について図３及び図４を参照しつつ説明する。
まず、前提条件として、第１及び第２のコンデンサ８，９は、共に同一容量を有しており、かつ、第１及び第２の充放電回路２，３による第１及び第２のコンデンサ８，９への充放電電流は、略同一の定電流であるとする。
かかる前提の下、Ｔ型フリップフロップ１５の入力側（図２において符号Ａが付された点）に図３（ａ）に示されたような繰り返し信号が入力されたとすると、Ｔ型フリップフロップ１５の出力側（図２において符号Ｂが付された点）には、Ｑ出力信号として図３（ｂ）に示されたように入力信号に対して２倍の繰り返し周期を有する信号が現れることとなる。
【００２６】
第１の充放電回路２においては、Ｔ型フリップフロップ１５から入力された信号が論理値Ｌｏｗ状態にある間、第１のｐチャンネルＦＥＴ１６が導通状態となり、第１のコンデンサ８に対して充電が行われる一方、Ｔ型フリップフロップ１５からの信号が論理値Ｌｏｗ状態からＨｉｇｈ状態へ遷移すると、第１のｐチャンネルＦＥＴ１６に代わって、第３のｎチャンネルＦＥＴ２０が導通状態となって、第１のコンデンサ８の放電が行われることとなる。
これに対して、第２の充放電回路３においては、Ｔ型フリップフロップ１５から入力された信号が論理値Ｈｉｇｈ状態にある間、第４のｎチャンネルＦＥＴ２１が導通状態となり、第２のコンデンサ９の放電が行われる一方、Ｔ型フリップフロップ１５から入力された信号が論理値Ｈｉｇｈ状態からＬｏｗ状態へ遷移したときには、第４のｎチャンネルＦＥＴ２１に代わって、第２のｐチャンネルＦＥＴ１７が導通状態になって、第２のコンデンサ９の充電が行われることとなる。
【００２７】
一方、第１及び２のｎチャンネルＦＥＴ１９，１８は、制御回路５により次のようにその動作が制御されるようになっている。
すなわち、第２のｎチャンネルＦＥＴ１９は、Ｔ型フリップフロップ１５のＱ出力信号の反転信号の立ち下がりから第１の充放電回路２により第１のコンデンサ８への充電が開始され、所定の電圧Ｖkに到達後、第１のコンデンサ８が第１の充放電回路２により放電状態とされてゆき、その後、第１のコンデンサ８の電圧が比較器４により第２のコンデンサ９の電圧を下回ったと判定される直前までの間、制御回路５を構成するＮＯＲ論理回路２４からの制御信号（図２において符号Ｇが付された点における信号）により、非導通状態とされる一方（図３（ｇ）参照）、第１のコンデンサ８の電圧が第２のコンデンサ９の電圧を下回ったと判定されたときから第１のコンデンサ８への充電が再度開始されるまでの間、図２において点Ｇにおける制御回路５を構成するＮＯＲ論理回路２４からの制御信号によって、導通状態とされるようになっている（図３（ｇ）参照）。したがって、第２のｎチャンネルＦＥＴ１９の導通状態により、第１のコンデンサ８は、強制的に短絡状態とされるため、次回の充電が開始され際の基準電圧が変動することがないようになっている。
このため、第１のコンデンサ８の電圧波形は、Ｔ型フリップフロップ１５のＱ出力信号の反転信号が論理値ＬｏｗからＨｉｇｈとなると同時に上昇し始め、Ｔ型フリップフロップ１５のＱ出力信号の反転信号が論理理ＨｉｇｈからＬｏｗとなると同時に下降し始め、第２のｎチャンネルＦＥＴ１９が導通状態となったと同時に充電開始の基準電圧である略零電位となり、この電圧状態が、Ｔ型フリップフロップ１５のＱ出力信号の反転信号が再び論理値ＬｏｗからＨｉｇｈとなるまで保持されることが繰り返されるようなものとなる（図３（ｃ）参照）。
【００２８】
これに対して、第１のｎチャンネルＦＥＴ１８は、Ｔ型フリップフロップ１５のＱ出力信号の立ち下がりから第２の充放電回路３により第２のコンデンサ９への充電が開始され、所定の電圧Ｖkに到達後、第２のコンデンサ９が第２の充放電回路３により放電状態とされてゆき、その後、第２のコンデンサ９の電圧が比較器４により第１のコンデンサ８の電圧を上回ったと判定される直前までの間、制御回路５を構成するＡＮＤ論理回路２５からの制御信号（図２において符号Ｆが付された点における信号）によって、非導通状態とされる一方（図３（ｆ）参照）、第２のコンデンサ９の電圧が第１のコンデンサ８の電圧を上回ったと判定されたときから第２のコンデンサ９への充電が再度開始されるまでの間、図２において点Ｆにおける制御回路５を構成するＡＮＤ論理回路２５からの制御信号によって、導通状態とされるようになっている（図３（ｆ）参照）。したがって、第１のｎチャンネルＦＥＴ１８の導通状態により、第２のコンデンサ９は、強制的に短絡状態とされるため、次回の充電が開始され際の基準電圧が変動することがないようになっている。
このため、第２のコンデンサ９の電圧波形は、Ｔ型フリップフロップ１５のＱ出力信号が論理値ＨｉｇｈからＬｏｗとなると同時に上昇し始め、Ｔ型フリップフロップ１５のＱ出力信号が論理理ＬｏｗからＨｉｇｈとなると同時に下降し始め、第１のｎチャンネルＦＥＴ１８が導通状態となったと同時に充電開始の基準電圧である略零電位となり、この電圧状態が、Ｔ型フリップフロップ１５のＱ出力信号が再び論理値ＨｉｇｈからＬｏｗとなるまで保持されることが繰り返されるようなものとなる（図３（ｄ）参照）。
【００２９】
ここで、第１のコンデンサ８が第２のｎチャンネルＦＥＴ１９により短絡状態とされる点及び第２のコンデンサ９が第１のｎチャンネルＦＥＴ１８により短絡状態とされる点は、これら第１及び第２のコンデンサ８，９の容量が同一であり、かつ、充放電電流が同一であるという条件の下では、入力信号のデューティ５０％の点となる。
したがって、先のＧ点及びＦ点の信号を論理和出力するＯＲ論理回路１０の出力側（図２において符号Ｚが付された部位）には、図３（ｈ）に示されたように、入力信号と同一周波数でデューティ５０％の信号が得られることとなる。
【００３０】
次に、第１のコンデンサ８の充放電電圧と第２のコンデンサ９の充放電電圧とがクロスする点（交差点）、すなわち、比較器４の出力信号が論理値ＬｏｗからＨｉｇｈとなる点及び論理値ＨｉｇｈからＬｏｗとなる点が、入力信号のデューティ５０％となることについて図４を参照しつつより詳しく説明することとする。
まず、図４において、同図（ａ）は、Ｔ型フリップフロップ１５に入力される信号であり、同図（ｂ）は、Ｔ型フリップフロップ１５のＱ出力信号であり、同図（ｃ）は実線により第１のコンデンサ８の電圧変化が、点線により第２のコンデンサ９の電圧変化が、それぞれ示されたものであり、これらは、先の図３（ａ），（ｂ），（ｃ），（ｄ）に示されたものを拡大したものに相当する。
最初に、第１のコンデンサ８の容量をＣ1、第２のコンデンサ９の容量をＣ2とすれば、第１のコンデンサ８が充電される場合の電圧Ｖc1は、下記する式１により表される。
【００３１】
Ｖc1＝Ｉ1・ｔu／Ｃ1・・・（式１）
【００３２】
ここで、Ｉ1は、充電電流、ｔuは、充電開始からの経過時間である。
同様にして、第２のコンデンサ９が充電される場合の電圧Ｖc2は、下記する式２によって表される。
【００３３】
Ｖc2＝Ｉ1・ｔu／Ｃ2・・・（式２）
【００３４】
ここで、Ｃ1＝Ｃ2＝Ｃとすれば、充電開始からｔu（秒）経過後の第１のコンデンサ８又は第２のコンデンサ９の充電電圧Ｖuは下記する式３のように表される。
【００３５】
Ｖu＝Ｉ1・ｔu／Ｃ・・・（式３）
【００３６】
したがって、入力信号の１周期の時間をｔfとすれば、この１周期の時間における充電電圧Ｖcは、下記する式４によって表される（図４（ｃ）参照）。
【００３７】
Ｖc＝Ｉ1・ｔf／Ｃ・・・（式４）
【００３８】
一方、放電の場合は、上述の式４で表された電位からの放電であり、放電電流をＩ2とすると、放電電圧Ｖdは、下記する式５によって表されることとなる（図４（ｃ）参照）。
【００３９】
Ｖd＝（Ｃ・Ｖc−Ｉ2・ｔd）／Ｃ＝（Ｉ1・ｔf−Ｉ2・ｔd）／Ｃ・・・（式５）
【００４０】
ここで、ｔdは、放電開始からの経過時間である。
また、比較器４の出力の状態が反転するポイントは、充電により増大してゆく第１のコンデンサ８（又は第２のコンデンサ９）の電位Ｖuと、放電により低下してゆく第２のコンデンサ９（又は第１のコンデンサ８）の電位Ｖdとが等しくなったときである。
したがって、先の式３と式５とから次式を得ることができる。
【００４１】
（Ｉ1・ｔf−Ｉ2・ｔd）／Ｃ＝Ｉ1・ｔu／Ｃ・・・（式６）
【００４２】
ここで、第１のコンデンサ８（又は第２のコンデンサ９）の放電の開始点と、第２のコンデンサ９（又は第１のコンデンサ８）の充電の開始点とは、同一の点であるので（図４（ｃ）の実線及び点線の波形図参照）、ｔd＝ｔu＝ｔduと定義することができ、これを用いて式６をｔduについて解くと下記する式７を得ることができる。
【００４３】
ｔdu＝ｔf・Ｉ1／（Ｉ1＋Ｉ2）・・・（式７）
【００４４】
ここで、充放電電流が、Ｉ1＝Ｉ2＝Ｉであれば、上記の式７は、ｔdu＝ｔf／２となる。すなわち、これは、比較器４の出力の状態が反転するポイントが、入力信号の１周期の丁度半分の点であること、換言すれば、デューティ５０％の信号が得られることを意味するものである。
【００４５】
また、式７は、第１及び第２のコンデンサ８，９のそれぞれの充放電電流Ｉ1，Ｉ2の大きさを変えることにより、出力信号のデューティ比を変え得ることを意味している。
さらに、上述した本発明の実施の形態においては、仮に入力信号の周波数が変化したとしても、先の第１及び第２のコンデンサ８，９が当該入力信号の１周期期間内に第１及び第２のリセットスイッチ６，７によってリセットされ得る程度の変化であれば問題はなく、その周波数変化に対応して上述したような動作が確保されることとなる。
【００４６】
またさらに、入力信号の周波数が変化する場合において、周波数が高い側へ変化する際には、比較器４の出力信号が反転した後に、入力信号が立ち上がるような変化が確保できるのであれば、その後も安定な動作が得られる。例えば、先の発明の実施の形態における説明のように、デューティ５０％に設定されている場合において、一つ前の１周期に対して次の１周期がその半分になる程度の変化までは回路動作としては対応可能である。すなわち、周期内で常にコンデンサのリセットがなされるのであれば、回路が飽和しない限りに最終的な周波数に対して回路動作の追従が確保されることとなる。
【００４７】
なお、上述した発明の実施の形態において用いたＦＥＴの種類、すなわち、ｎチャンネルかｐチャンネルかは、あくまで一例であり、これに限定される必要はなく、バイアスや論理回路部分の論理等を適宜変えることにより、逆の組み合わせで回路構成することも可能である。
また、同様な特性を得るものであれば、上述した発明の実施の形態におけるＭＯＳ型ＦＥＴに代わって他の半導体素子を用いて回路構成してもよいことは勿論である。
【００４８】
【発明の効果】
以上、述べたように、本発明によれば、２つのコンデンサの電圧比較結果に応じて定まる、放電状態にあるコンデンサに対する強制的なリセットのタイミングによって出力パルス幅が設定されるような構成とすることにより、入力信号の繰り返し周期の変動に関わらず比較的簡易な構成によりデューティ比を一定に保つことのできる波形整形回路を提供することができる。
また、コンデンサへの充放電の電流の大きさを変えることにより、所望のディーティ比の変更を簡易に行うことができ、汎用性の高い波形整形回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における第１の回路構成例を示す回路図である。
【図２】本発明の実施の形態における第２の回路構成例を示す回路図である。
【図３】本発明の実施の形態における回路動作を説明するための主要部の動作タイミングを示す波形図であって、同図（ａ）はＡ点における波形図、同図（ｂ）はＢ点における波形図、同図（ｃ）はＣ点における波形図、同図（ｄ）はｄ点における波形図、同図（ｅ）はＥ点における波形図、同図（ｆ）はＦ点における波形図、同図（ｇ）はＧ点における波形図、同図（ｈ）はＺ点における波形図である。
【図４】図１及び図２に示された回路例において用いられる第１及び第２のコンデンサの充放電のタイミングを説明するための波形図であって、同図（ａ）はＡ点における波形図、同図（ｂ）はＢ点における波形図、同図（ｃ）は第１及び第２のコンデンサの充放電の状態を示す波形図である。
【図５】従来の第１の回路例を示す回路図である。
【図６】従来の第２の回路例を示す回路図である。
【図７】図６及び図７のイ及びロ点における波形を示す波形図であって、同図（ａ）はイ点における波形を、同図（ｂ）はロ点における波形を、それぞれ示すものである。
【符号の説明】
１…分周器
２…第１の充放電回路
３…第２の充放電回路
４…比較器
５…制御回路
６…第１のリセットスイッチ
７…第２のリセットスイッチ
８…第１のコンデンサ
９…第２のコンデンサ
１５…Ｔ型フリップフロップ
２４…ＮＯＲ論理回路
２５…ＡＮＤ論理回路
【図１】
0003673037.tif 000002
【図２】
0003673037.tif 000003
【図３】
0003673037.tif 000004
【図４】
0003673037.tif 000005
【図５】
0003673037.tif 000006
【図６】
0003673037.tif 000007
【図７】
0003673037.tif 000008