(57)【特許請求の範囲】
【請求項１】
ＩＣチップをインターポーザー基板に実装したＩＣパッケージにおいて、前記ＩＣチップはオリジナルパッドを再配置してグリッド状に形成した接続用パッドを有し、前記インターポーザー基板は、該インターポーザー基板が実装される他の基板に対応して前記インターポーザー基板の下面にグリッド状に配置される複数の外部接続端子と、該外部接続端子と前記ＩＣチップの接続用パッドとを接続する電極を有しており、
前記ＩＣチップの再配置されたグリッド状接続用パッドのうち最外周にある接続用パッドの配列位置は、前記インターポーザー基板のグリッド状外部接続端子のうち最外周にある外部接続端子の配列位置よりも、中心部側の接続用パッド側にずれて構成されていて、
前記ＩＣチップの接続用パッドと前記インターポーザー基板の電極とを半田バンプで接続した、
ことを特徴とするＩＣパッケージの構造。
【請求項２】
前記インターポーザー基板は、片面にのみパッド電極を有する片面基板で構成されていることを特徴とする請求項１記載のＩＣパッケージの構造。
【請求項３】
前記インターポーザー基板は、一方の面にＩＣチップ接続用のパッド電極が形成され、他方の面には前記パッド電極を露出するよう外部接続端子用の導電部材を埋設するためのデバイスホールが形成された片面基板であることを特徴とする請求項２記載のＩＣパッケージの構造。
【請求項４】
前記インターポーザー基板は、一方の面に外部接続端子を形成するための外部接続用のパッド電極を有し、他方の面には前記パッド電極を露出するよう前記ＩＣチップを接続するためのデバイスホールが形成された片面基板であることを特徴とする請求項２記載のＩＣパッケージの構造。
【請求項５】
前記インターポーザー基板は、一方の面にＩＣチップ接続用のパッド電極が形成され、他方の面には外部接続端子接続用のパッド電極を有し、前記ＩＣチップ接続用パッド電極と前記外部接続端子接続用パッド電極は穴埋めされたスルーホール上にあることを特徴とする請求項１記載のＩＣパッケージの構造。
【請求項６】
前記インターポーザー基板はフレキシブル基板であることを特徴とする請求項１乃至５のいずれか１に記載のＩＣパッケージの構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップをインターポーザー基板に実装したＩＣパッケージの構造に関する。
【０００２】
【従来の技術】
以下図面にもとづいて従来技術を説明する。
図９（ａ）は従来のチップスケールパッケージにおけるインターポーザー基板の上面を示す図、図９（ｂ）は従来のチップスケールパッケージにおけるインターポーザー基板の下面を示す図である。図９（ａ）及び図９（ｂ）では説明を簡単にするため表面のレジストを省略している。また、図８は、図９（ａ）、図９（ｂ）に示したインターポーザー基板にＩＣチップを実装して従来のチップスケールパッケージを構成した状態のＡ−Ａ’部分の断面図である。
【０００３】
図８において８０１はＩＣチップであり、８０２はＩＣチップの上面に形成されたパッドである。以降、ＩＣチップについてはパッドが形成される面を上面として説明する。パッド８０２にはＩＣチップ８０１をインターポーザー基板に接続するための半田バンプ８０７が外周位置すなわちペリフェラル位置に形成されている。
【０００４】
８２１はインターポーザー基板であり、次のように構成されている。８２２は基材であり、その上面にはＩＣチップ８０１のパッド８０２に形成された半田バンプ８０７に対応してペリフェラル状に配置されたＩＣ接続パッド電極８２７が形成され、このＩＣ接続パッド電極８２７にはＩＣチップ８０１のパッド８０２に形成された半田バンプ８０７が実装される。さらに基材８２２の上面は、ＩＣ接続パッド電極８２７の半田バンプ８０７を実装する部分を除き、表面がレジスト８３２で覆われている。
【０００５】
基材８２２の下面には外部接続パッド電極８２８が形成されている。この外部接続パッド電極８２８は、チップスケールパッケージ８１を実装する基板に適する位置に１ｍｍ以下のピッチで且つグリッド状に配置されている。また、ＩＣ接続パッド電極８２７とそれに対応する外部接続パッド電極８２８とは、スルーホール８３０及び図９（ａ）に示したインターポーザー基板８２１の上面に形成された配線パターン８３７とインターポーザー基板８２１の下面に形成された配線パターン８３８により接続されている。さらに基材８２２の下面は、外部接続パッド電極８２８の外部接続端子８３４を形成する部分を除き、表面がレジスト８３３で覆われている。チップスケールパッケージ８１は、外部接続パッド電極８２８に半田バンプにより形成された外部接続端子８３４によって図示しない他の基板に実装される。
【０００６】
ＩＣチップ８０１とインターポーザー基板８２１の間は封止樹脂８５０により封止されている。
【０００７】
【発明が解決しようとする課題】
図９（ａ）、図９（ｂ）に示すように従来のチップスケールパッケージ８１に使用しているインターポーザー基板８２１では、上面のＩＣ接続パッド電極８２７とそれに対応する下面の外部接続パッド電極８３４は、上面の配線パターン８３７と下面の配線パターン８３８及びスルーホール８３０により接続されている。外部接続パッド電極８３４のグリッドピッチは１ｍｍ以下の小さなピッチであるが、例えば図９（ｂ）に示すように外部接続パッド電極８３４ａと８３４ｂ間に配線パターン８３８ａを配線しているため、下面の回路パターンが緻密になっている。図８、図９は外部接続パッド電極８３４が１ｍｍ以下のピッチで、且つ５行５列のグリッド状に配置された例であるが、さらに外部接続パッド電極数が増えると、それにともなって上面及び下面の配線数も増え、特に下面の配線数が増えると外部接続パッド電極間に複数の配線パターンを配線する必要が生じ、その結果、各グリッド間の間隔が広がってインターポーザー基板の面積が大きくなり、小型パッケージの効果がなくなる。
【０００８】
本発明の目的は上記課題を解決し、インターポーザー基板の回路パターンを簡素化して、より小型のＩＣパッケージを提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するための本発明の特徴は、請求項１に記載の発明では、ＩＣチップをインターポーザー基板に実装したＩＣパッケージにおいて、前記ＩＣチップはオリジナルパッドを再配置してグリッド状に形成した接続用パッドを有し、前記インターポーザー基板は該インターポーザー基板が実装される他の基板に対応して前記インターポーザー基板の下面にグリッド状に配置される複数の外部接続端子と該外部接続端子と前記ＩＣチップの接続用パッドとを接続する電極を有しており、前記ＩＣチップの再配置されたグリッド状接続用パッドのうち最外周にある接続用パッドの配列位置は、前記インターポーザー基板のグリッド状外部接続端子のうち最外周にある外部接続端子の配列位置よりも、中心部側の接続用パッド側にずれて構成されていて、前記ＩＣチップの接続用パッドと前記インターポーザー基板の電極とを半田バンプで接続したことを特徴とする。
また、請求項２に記載の発明では、請求項１に記載の発明において、前記インターポーザー基板は、片面にのみパッド電極を有する片面基板で構成されていることを特徴とする。
また、請求項３に記載の発明では、請求項２に記載の発明において、前記インターポーザー基板は、一方の面にＩＣチップ接続用のパッド電極が形成され、他方の面には前記パッド電極を露出するよう外部接続端子用の導電部材を埋設するためのデバイスホールが形成された片面基板であることを特徴とする。
また、請求項４に記載の発明では、請求項２に記載の発明において、前記インターポーザー基板は、一方の面に外部接続端子を形成するための外部接続用のパッド電極を有し、他方の面には前記パッド電極を露出するよう前記ＩＣチップを接続するためのデバイスホールが形成された片面基板であることを特徴とする。
また、請求項５に記載の発明では、請求項１に記載の発明において、前記インターポーザー基板は、一方の面にＩＣチップ接続用のパッド電極が形成され、他方の面には外部接続端子接続用のパッド電極を有し、前記ＩＣチップ接続用パッド電極と前記外部接続端子接続用パッド電極は穴埋めされたスルーホール上にあることを特徴とする。
また、請求項６に記載の発明では、請求項１乃至５のいずれか１に記載の発明において、前記インターポーザー基板はフレキシブル基板であることを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳述する。
図１（ａ）は本発明の第１の実施の形態におけるＩＣパッケージの断面図、図１（ｂ）は本発明の第１の実施の形態におけるインターポーザー基板の要部断面図、図１（ｃ）は本発明の第１の実施の形態における外部接続端子の形成状態を示した断面図、図２は本発明の第１の実施の形態におけるＩＣチップの平面図である。
従来技術の図８、図９と同じ構成要素には同じ番号を付けてその説明を省略する。図１（ａ）において、１１は本発明のＩＣパッケージであるチップスケールパッケージを示している。１０１はＩＣチップであり、その上面にはパッド１０２が形成されている。また、パッド１０２には半田バンプ１０７が形成されている。図２に示すように、半田バンプ１０７は１ｍｍ以下のピッチで且つグリッド状に５行５列に配置されている。図１（ａ）において、１２２はインターポーザー基板１２１の基材であり、その上面にはＩＣチップ１０１のパッド１０２に形成された半田バンプ１０７とほぼ同じピッチで配置されたＩＣ接続パッド電極１２７が形成されている。このＩＣ接続パッド電極１２７にはＩＣチップ１０１のパッド１０２に形成された半田バンプ１０７が接続される。
【００１１】
図１（ｂ）において、基材１２２にはＩＣ接続パッド電極１２７にほぼ対応した位置にデバイスホール１２９が形成されている。デバイスホール１２９はレーザー加工またはプレス加工により穴開けされている。インターポーザー基板１２１の下面側のデバイスホール１２９の部分では、基材１２２の上面に形成されたＩＣ接続パッド電極１２７が露出している。
【００１２】
デバイスホール１２９には図１（ａ）に示すように、外部接続用の導電部材である外部接続端子１３４を形成し、ＩＣ接続パッド電極１２７とは電気的に接続されている。ここで、外部接続端子１３４の形成方法について説明する。図１（ｃ）に示すように、インターポーザー基板１２１のデバイスホールに半田ペーストを印刷・溶融することにより半田１３５を埋設した後、半田１３５に半田ボール１３６を溶融して接着することで外部接続端子１３４を形成する。このように半田１３５を埋設することで、デバイスホール内に不要な空間を作らずに外部接続端子１３４を形成することができる。
【００１３】
本発明によるＩＣパッケージは、インターポーザー基板１２１の外部接続端子１３４によって、図示しない他の接続基板に実装される。
【００１４】
図１に示したＩＣパッケージの構造では、インターポーザー基板１２１は片面基板で構成され、しかも基材１２２の上面にはＩＣ接続パッド電極１２７を形成しているだけであり、他の回路パターンは設けられていない。従って図８、図９に示す従来のチップスケールパッケージ８１のインターポーザー基板８２１のスルーホール８３０、及び上面の配線パターン８３７と下面の配線パターン８３８が不要となり、インターポーザー基板の回路パターンが簡素化され、より小型のＩＣパッケージを構成することができる効果がある。
【００１５】
また、チップスケールパッケージを定義する場合、その構成要素の一つである外部接続端子のピッチは、１ｍｍ以下に設定される場合がある。図１に示すようにＩＣパッケージを構成することにより、外部接続端子間に配線パターンを設ける必要がないため、外部接続端子の端子数が増えてもそのピッチ１ｍｍ以下とし、且つグリッド状に配置することができる。従って、外部接続端子の端子数にかかわらず外部接続端子のピッチが１ｍｍ以下で且つグリッド状に配置されたチップスケールパッケージを構成することができる。
【００１６】
図３は、本発明の第１の実施の形態において、インターポーザー基板を他の片面基板で構成したチップスケールパッケージの要部断面図である。
図３において、３２１はインターポーザー基板であり、下面には外部接続パッド電極３２８が形成されている。この外部接続パッド電極３２８には半田バンプにより外部接続端子３３４が形成されている。
【００１７】
基材３２２にはＩＣチップ１０１のパッド１０２に形成された半田バンプ１０７にほぼ対応した位置に、レーザー加工によりデバイスホールが形成され、このデバイスホール内には半田３３５が埋設されている。半田３３５が埋設されていない状態では、インターポーザー基板３２１のデバイスホールの上面では、基材３２２の下面に形成された外部接続パッド電極３２８が露出している。さらに半田３３５の上面には、半田バンプ１０７が接続される。このように、第１の実施の形態において、図３に示した片面基板のインターポーザー基板によりチップスケールパッケージを構成することができる。つまり、インターポーザー基板の電極を下面に形成した、図１と逆の電極の構成にしてもよい。この構成では、インターポーザー基板の上面には露出した回路パターンは存在せず、下面の電極は全て半田で覆われているのでインターポーザー基板にレジストを形成する必要がないという効果がある。ここで本願の言う片面基板とは、一方の面にはパッド電極等の回路パターンが形成されているが、他方の面には配線パターンはもちろんパッド電極等何ら回路パターンを有さない構成を言う。
【００１８】
図４は、本発明の第１の実施の形態において、インターポーザー基板を両面基板で構成したチップスケールパッケージの要部断面図である。
図４において、４２１はインターポーザー基板である。インターポーザー基板４２１の基材４２２の半田バンプ１０７にほぼ対応した位置にドリルなどにより穴を開けた後、基材４２２の穴の周辺部に銅箔４２３を形成し、その上から第１のメッキ層４２４を形成し、スルーホールを形成している。
【００１９】
また、スルーホール内は図に示すように穴埋め材４３１で穴埋めしている。穴埋め材４３１のスルーホールの上面に露出している部分および第１のメッキ層４２４の上面に、ＩＣ接続パッド電極となる第２のメッキ層４２５を形成している。また、穴埋め材４３１のスルーホールの下面に露出している部分および第１のメッキ層４２４の下面には、外部接続パッド電極となる第２のメッキ層４２６を形成している。第２のメッキ層４２５の半田バンプ１０７を実装する部分を除いて、表面はレジスト４３２で覆われている。同様に、第２のメッキ層４２６の外部接続端子４３４を形成する部分を除いて表面はレジスト４３３で覆われている。このように、第１の実施の形態において、図４に示した両面基板のインターポーザー基板によりチップスケールパッケージを構成することができる。
【００２０】
図３、図４に示したインターポーザー基板を本発明の第１の実施の形態に適用した場合も、図８、図９に示す従来のチップスケールパッケージ８１のインターポーザー基板８２１のスルーホール８３０、及び上面の配線パターン８３７と下面の配線パターン８３８が不要となり、インターポーザー基板の回路パターンが簡素化され、より小型のＩＣパッケージを構成することができる効果がある。
【００２１】
第１の実施の形態では、インターポーザー基板の基材は図１、図３、図４のいずれの例もリジッド基板で構成した例であるが、フレキシブル基板により構成することもできる。
【００２２】
また、本発明では図１から図４に示した第１の実施の形態に限らず、上記効果を逸脱しない範囲で、ＩＣチップのパッドに形成された半田バンプと外部接続パッド電極の全てがほぼ同じピッチでなくてもかまわない。同様に、上記効果を逸脱しない範囲で、インターポーザー基板の上面及び下面に電極や回路パターンを設けてもかまわない。
【００２３】
次に図５を用いて本発明の第２の実施の形態を説明する。
図５（ａ）は本発明の第２の実施の形態における、再配線構造を示す平面図であり、図５（ｂ）はその要部断面図である。
図５（ａ）において、５０１はＩＣチップであり、通常パッドの再配線を行っていない状態での既製のＩＣパッドであるオリジナルパッド８０２はペリフェラル位置に配置して形成されている。これをＩＣチップ５０１上で１ｍｍ以下のピッチで且つグリッド状にある新パッド５０３に再配線している。
【００２４】
図５（ｂ）においてＩＣチップ５０１の上面にはオリジナルパッド８０２の部分を除いて絶縁層５０５が形成されている。絶縁層５０５の上面にはオリジナルパッド８０２から新パッド５０３の位置に再配線している回路パターン５０４が形成されている。さらにその上から回路パターン５０４の新パッド５０３となる部分を除いて絶縁層５０６が形成されている。新パッド５０３には半田バンプ８０７が形成され、この半田バンプ８０７により図示していないインターポーザー基板に実装される。
【００２５】
通常、ＩＣチップ上で再配線せずに回路基板に実装する場合は、オリジナルパッドは、ワイヤーボンディングにより回路基板に接続している。このワイヤーボンディングによる実装では、オリジナルパッドに衝撃が加わるため、既製のパッドは外周位置に配置し、その下には半導体素子は配置しないようにしている。このように、既製の外周位置にパッドが配置されていたＩＣチップを、ＩＣチップ上でパッドを再配線してグリッド上に再配置することにより、第１の実施の形態に示すＩＣパッケージを構成することができる。
【００２６】
図７は本発明の第２の実施の形態において、ＩＣチップの半田バンプ用パッドの他の再配置を用いて構成したチップスケールパッケージの断面図である。図５に一般的な再配置の構成の説明をしているので、説明を簡単にするため、ＩＣチップの既製のパッドや再配線パターン、絶縁層は省略している。また、図６（ａ）は図７のチップスケールパッケージに用いられるＩＣチップの平面図、図６（ｂ）は図７のチップスケールパッケージに用いられるインターポーザー基板の上面を示す図である。
【００２７】
図７において、６０１はＩＣチップであり、ＩＣチップ６０１の上面にはパッド６０２ａ及び６０２ｂが形成されている。このパッド６０２ａ及び６０２ｂは、前述の図５において説明したように、第２の実施の形態によって既製の外周位置（ペリフェラル位置）にあるオリジナルパッドをＩＣチップ上で再配置されて、図６（ａ）に示すごとく、１ｍｍ以下のピッチで且つグリッド状に５行５列に再配置されている。ここで、図５と、図６又は図７との部番の対応を記載しておくと、図５のＩＣチップ５０１は図６・図７のＩＣチップ６０１に対応し、図５のパッド５０３は図６・図７のパッド６０２（ａ，ｂ）に対応し、また図５の半田バンプ８０７は図７の半田バンプ６０７（ａ、ｂ）に対応するものである。６０２ｂは５行５列のパッドのうち、中心部に３行３列に形成された９個のパッドであり、６０２ａは５行５列のパッドのうち、最外周に形成された１６個のパッドである。
【００２８】
図６（ａ）において、Ｘ１からＸ５は、中心部の３行３列のパッド６０２ｂの列側のグリッドピッチと同ピッチで５列分再配置した場合のピッチを示した線であり、Ｙ１からＹ５は、中心部の３行３列のパッドの行側のグリッドピッチと同ピッチで５行分再配置した場合のピッチを示した線である。５行５列のパッド６０２のうち、最外周に位置する１６個のパッド６０２ａは列側のピッチを示す線Ｘ１及びＸ５よりもＸ２及びＸ４側にずれて再配置され、行側のピッチを示す線Ｙ１及びＹ５よりもＹ２及びＹ４側にずれて再配置されている。すなわち、最外周のＩＣチップの半田バンプ用パッドは、その中心が所定のグリッド中心位置よりも内側の隣り合うグリッド側にずれて配置されている。
【００２９】
パッド６０２ａ、６０２ｂには、図７に示すごとく半田バンプ６０７ａ、６０７ｂが形成され、インターポーザー基板６２１のＩＣ接続パッド電極６２７Ａ及び６２７Ｂに電気的に接続される。図６（ｂ）において、６２１はインターポーザー基板であり、その上面には５行５列にＩＣ接続パッド電極６２７が形成されている。６２７Ｂは５行５列のＩＣ接続パッド電極のうち、中心部に３行３列に形成されたＩＣ接続パッド電極であり、６２７Ａは５行５列のＩＣ接続パッド電極のうち最外周に形成された１６個のＩＣ接続パッド電極である。実線で示した円内６２７ｂ及び６２７ａはＩＣ接続パッド電極６２７Ｂ及び６２７Ａの、半田バンプ６０７ｂ及び半田バンプ６０７ａを実装する部分であり、また、点線で示した円内で且つ実線で示した円外はレジスト８３２で覆われている部分である。
【００３０】
図６（ｂ）及び図７に示すように、ｘ１からｘ５は、５行５列のＩＣチップの半田バンプ６０７と接続するパッド電極６２７の列側のグリッドピッチを示した線であり、ｙ１からｙ５は、５行５列のＩＣチップの半田バンプ６０７と接続するパッド電極６２７の行側のグリッドピッチを示した線である。半田バンプ６０７ｂを実装する部分６２７ｂは、全て６２７と同一のグリッド状に配置されているが、半田バンプ６０７ａを実装する部分６２７ａは、列側のピッチを示す線ｘ１及びｘ５よりもｘ２及びｘ４側にずれて配置され、同様に行側のピッチを示す線ｙ１及びｙ５よりもｙ２及びｙ４側にずれて配置されている。また図７において、第１の実施の形態で説明したように、外部接続端子６３４ａ、６３４ｂが、インターポーザー基板のデバイスホール部に１ｍｍ以下のピッチで且つグリッド状に５行５列に形成されている。
【００３１】
このように、インターポーザー基板のＩＣ接続パッド電極は全て１ｍｍ以下の同ピッチで且つグリッド上に形成し、最外周のＩＣ接続パッド電極の半田バンプ実装部だけを、その中心が所定のグリッド中心位置よりも隣り合うグリッド側にずれて配置することで、外部接続端子を１ｍｍ以下の同ピッチで且つグリッド上に配置することができる。
【００３２】
図５に示すごとく、ＩＣチップ５０１の既製の外周位置、すなわちペリフェラル位置のオリジナルパッド８０２を、ＩＣチップ５０１上で再配線してグリッド上の新パッド５０３に再配置する場合、パッド数が増えると既製のオリジナルパッド８０２と再配置された新パッド５０３との間に回路パターン５０４ａや５０４ｂを形成する必要が生じる。また、さらにパッド数が増えると、オリジナルパッドと再配置されたグリッド上のパッドの間に配線する回路パターンも増える。一方、パッドの数が増えると、ＩＣチップの面積、再配線が可能な回路パターンの太さやピッチ、外部接続端子のピッチなどの条件から、ＩＣチップのパッドの再配置するグリッド位置が決定され、オリジナルパッドと再配置されたグリッド上のパッドとの距離が短いために、この間の再配線の回路パターンが緻密になったり、また、再配線の回路パターンを形成することが不可能な場合も生じる。
【００３３】
図６、図７に示したように、最外周のＩＣチップの半田バンプ用パッドをその中心が所定のグリッド中心位置よりも内側の隣り合うグリッド側にずれて配置することにより、図５（ａ）に示した既製のパッドと再配置された最外周のパッドとの距離ＬＸ及びＬＹが長くなり、その間に再配線の回路パターンを形成することが容易になったり、より多くの再配線のための回路パターンを形成することができるようになる。
【００３４】
【発明の効果】
以上説明したように、請求項１に記載した発明によれば、ＩＣチップはオリジナルパッドを再配置してグリッド状に接続用パッドを形成し、インターポーザー基板は他の基板に対応して前記インターポーザー基板の下面にグリッド状に配置される複数の外部接続端子と該外部接続端子と前記ＩＣチップの接続用パッドとを接続する電極を有していて、ＩＣチップの再配置されたグリッド状接続用パッドのうち最外周にある接続用パッドの配列位置をインターポーザー基板のグリッド状外部接続端子の最外周にある外部接続端子の配列位置よりも、中心部側の接続用パッド側にずれて構成することで、ＩＣチップのオリジナルパッドと再配置されたグリッド状接続パッドのうち再外周にある接続パッドとの距離を長くすることが出来るため、従来技術の距離では再配置用の回路パターンの線を非常に緻密にしなければならず、回路パターンの線の形成が不可能な場合の生じたが、本願では混み合う回路パターン線を形成する場所の面積を大きくすることができ、回路パターンの形成を容易に行うことができるようになると共に、インターポーザー基板を大きくすることなく且つより安価になるとともに、信頼性及び歩留まりが向上する効果がある。
【００３９】
また、請求項２に記載した発明によれば、インターポーザー基板が片面基板で構成されているため、構造が簡単で更に安価にできるという効果がある。
【００４０】
また、請求項３に記載した発明によれば、片面基板で構成されたインターポーザー基板のデバイスホールをレーザー加工ではなく、より安価なプレス加工で加工することができ、インターポーザー基板がより安価に製造できるという効果がある。
【００４１】
また、請求項４に記載した発明によれば、上面には露出したパターンは存在せず、下面は電極が全て半田で覆われているので、片面基板で構成されたインターポーザー基板にレジストを形成する必要がなく、インターポーザー基板がより安価に構成できるという効果がある。
【００４２】
また、請求項５に記載した発明によれば、片面基板で構成されたインターポーザー基板のデバイスホールを、レーザー加工やプレス加工ではなくドリルを使用した一般的な方法で加工することができ、インターポーザー基板がより安価に製造できるという効果がある。
【００４３】
また、請求項６に記載した発明によれば、フレキシブル基板でチップスケールパッケージを構成することで、リジッド基板で構成したＩＣパッケージに比較して薄くできるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＩＣパッケージの断面図及びインターポーザー基板の要部断面図と外部接続端子の形成状態を示した断面図である。
【図２】本発明の第１の実施の形態におけるＩＣチップの平面図である。
【図３】本発明の第１の実施の形態において、インターポーザー基板を他の片面基板で構成したチップスケールパッケージの要部断面図である。
【図４】本発明の第１の実施の形態において、インターポーザー基板を両面基板で構成したチップスケールパッケージの要部断面図である。
【図５】本発明の第２の実施の形態における、再配線構造を示す平面図とその断面図である。
【図６】図７のチップスケールパッケージに用いられるＩＣチップの平面図、及び図７のチップスケールパッケージに用いられるインターポーザー基板の上面を示す図である。
【図７】本発明の第２の実施の形態において、ＩＣチップの半田バンプ用パッドの他の再配置を用いて構成したチップスケールパッケージの断面図である。
【図８】従来のチップスケールパッケージの断面図である。
【図９】従来のチップスケールパッケージにおけるインターポーザー基板の上面を示す図と下面を示す図である。
【符号の説明】
１１、７１、８１  チップスケールパッケージ
１０１、５０１、６０１、８０１  ＩＣチップ
１０２、６０２ａ、６０２ｂ  パッド
８０２  既製パッド
５０３  新パッド
５０４  配線パターン
５０５  レジスト
５０６  レジスト
１０７、６０７、６０７ａ、６０７ｂ、６０７ａ１、８０７  半田バンプ
６０８Ｘ、６０８Ｙ  ＩＣチップの側面
１２１、３２１、４２１、６２１、８２１  インターポーザー基板
１２２、３２２、４２２、６２２、８２２  基材
４２３  銅箔
４２４  第１のメッキ層
４２５  第２のメッキ層
４２６  第２のメッキ層
１２７、４２７、６２７、６２７Ａ、６２７Ｂ、６２７ａ、６２７ｂ  ８２７ＩＣ接続パッド電極
３２８、４２８、８２８  外部接続パッド電極
１２９  デバイスホール
８３０  スルーホール
４３１  穴埋め材
８３２、８３３、４３２、４３３  レジスト
１３４、３３４、４３４、６３４ａ、６３４ｂ、８３４、８３４ａ、８３４ｂ外部接続端子
１３５、３３５  半田
１３６  半田ボール
８３７  上面配線パターン
８３８、８３８ａ  下面配線パターン
８５０  封止樹脂
【図１】
0003681855.tif 000002
【図２】
0003681855.tif 000003
【図３】
0003681855.tif 000004
【図４】
0003681855.tif 000005
【図５】
0003681855.tif 000006
【図６】
0003681855.tif 000007
【図７】
0003681855.tif 000008
【図８】
0003681855.tif 000009
【図９】
0003681855.tif 000010