(57)【特許請求の範囲】
【請求項１】
データ処理手段において、試験を制御する試験手順を含む試験シナリオ層と、実装置の入出力インタフェースを制御し、前記実装置に対する要求の設定制御や実装置からの応答の収集を行うＯＳ（オペレーティングシステム）層との間に、プレゼンテーション層を設け、
前記プレゼンテーション層は、試験対象とする装置をモデル化した構成の装置（「仮想装置」という）に対する前記試験シナリオ層からの指示と、前記仮想装置からの応答のインタフェースを司るとともに、前記試験シナリオ層からの指示を前記実装置の制御にマッピングして試験を行い、前記実装置からの応答を前記試験シナリオ層に返却する、ことを特徴とする試験方法。
【請求項２】
データ処理手段において、試験を制御する試験手順を含む試験シナリオ層と、実装置の入出力インタフェースを制御し、前記実装置に対する要求の設定制御や実装置からの応答の収集を行うＯＳ（オペレーティングシステム）層との間に、プレゼンテーション層を設け、
試験対象とする装置をモデル化した構成の装置（「仮想装置」という）に対する前記試験シナリオ層からの試験の制御を、前記プレゼンテーション層で、実装置の制御にマッピングして試験を行い、
前記プレゼンテーション層は、前記試験シナリオ層からの要求を受け、試験対象となる、１又は複数の実装置のハントを行うように、前記ＯＳ層を介して、制御する、ことを特徴とする試験方法。
【請求項３】
前記プレゼンテーション層は、前記試験シナリオ層からの要求を受け、試験対象となる、１又は複数の実装置のハントを行うように、前記ＯＳ層を介して、制御する、ことを特徴とする請求項１記載の試験方法。
【請求項４】
前記プレゼンテーション層は、前記実装置の応答を収集して、前記仮想装置の状態を更新する、ことを特徴とする請求項２記載の試験方法。
【請求項５】
前記プレゼンテーション層は、前記仮想装置への要求の設定に対応して実装置への制御（「ジョブ」という）を行い、該ジョブの実行結果を、前記試験シナリオ層への応答として編集し、
さらに、前記ＯＳ層からの実装置の状態情報をジャーナルとして受け取り、前記試験シナリオ層への応答として編集する、ことを特徴とする請求項４記載の試験方法。
【請求項６】
前記プレゼンテーション層は、ハントされた前記実装置を、該実装置の制御が終了した時点で開放する、ことを特徴とする請求項２又は３記載の試験方法。
【請求項７】
前記試験シナリオ層が、ユーザ側でその仕様を作成したインタフェースに従って作成されるものである、ことを特徴とする請求項１記載の試験方法。
【請求項８】
前記仮想装置が、試験対象とする装置を、所定の勧告で規定された機能、及び／又は、一般的な機能や構成でモデル化したものである、ことを特徴とする請求項１又は２に記載の試験方法。
【請求項９】
試験対象の装置と、該装置と接続されるデータ処理装置と、を備え、
前記データ処理装置が、試験を制御する試験手順を含む試験シナリオ層と、試験対象の装置への要求の設定制御や応答の収集を行うＯＳ（オペレーティングシステム）層との間に、プレゼンテーション層を備え、
前記プレゼンテーション層は、試験対象とする装置をモデル化した構成の装置（「仮想装置」という）に対する前記試験シナリオ層からの試験の制御を、実装置の制御にマッピングして試験を行うように制御する手段と、
前記仮想装置に対する前記試験シナリオ層からの指示と、前記仮想装置からの応答の送受のインタフェースとして、前記試験シナリオ層からの指示を実装置の制御に変換し、前記実装置からの応答を前記試験シナリオ層に返却する手段と、を備えている、ことを特徴とする試験システム。
【請求項１０】
試験対象の装置と、該装置と接続されるデータ処理装置と、を備え、
前記データ処理装置が、試験を制御する試験手順を含む試験シナリオ層と、試験対象の装置への要求の設定制御や応答の収集を行うＯＳ（オペレーティングシステム）層との間に、プレゼンテーション層を備え、
前記プレゼンテーション層は、試験対象とする装置をモデル化した構成の装置（「仮想装置」という）に対する前記試験シナリオ層からの試験の制御を、実装置の制御にマッピングして試験を行うように制御する手段と、
前記試験シナリオ層からの要求を受け、試験対象となる、１又は複数の実装置のハントを行うように、前記ＯＳ層を介して制御する手段と、を備えている、ことを特徴とする試験システム。
【請求項１１】
前記プレゼンテーション層が、前記試験シナリオ層からの要求を受け、試験対象となる、１又は複数の実装置のハントを行うように、前記ＯＳ層を介して制御する手段を備えている、ことを特徴とする請求項９記載の試験システム。
【請求項１２】
前記プレゼンテーション層が、前記実装置の応答を収集して、前記仮想装置の状態を更新する手段を備えている、ことを特徴とする請求項１０又は１１記載の試験システム。
【請求項１３】
前記プレゼンテーション層が、前記仮想装置への要求の設定に対応して実装置への制御（「ジョブ」という）を行う手段と、
ジョブ実行結果を前記試験シナリオ層への応答として編集する手段と、
前記ＯＳ層からの実装置の状態情報をジャーナルとして受け取り、前記試験シナリオ層への応答として編集する手段と、を備えている、ことを特徴とする請求項１２記載の試験システム。
【請求項１４】
前記プレゼンテーション層が、ハントされた実装置を、該実装置の制御が終了した時点で開放する、ことを特徴とする請求項１０又は１１記載の試験システム。
【請求項１５】
前記プレゼンテーション層が、
前記試験シナリオ層からの仮想装置に対する指示・応答のインタフェースとして機能し、実装置の状態収集、仮想装置の状態の管理を行い、前記試験シナリオ層からの指示により、実装置の制御を行い、その後、試験シナリオ層に対して、実装置の状態等の応答を返すマッピング手段と、
前記マッピング手段からの指示により、前記実装置を制御し、または実装置の状態をマッピング手段に返す実装置制御手段と、
前記実装置の資源を管理する実装置リソース管理手段と、
前記実装置の情報を収集し仮想装置の状態を管理する仮想装置状態管理手段と、
前記実装置からの応答、情報をジャーナルに編集し前記試験シナリオ層へ返却するジャーナル編集手段と、
を備えている、ことを特徴とする請求項９記載の試験システム。
【請求項１６】
試験対象の装置と、該装置と接続されるデータ処理装置と、を備え、
前記データ処理装置が、試験を制御する試験手順を含む試験シナリオ層と、試験対象の装置への要求の設定制御や応答の収集を行うＯＳ（オペレーティングシステム）層との間に、プレゼンテーション層を備え、
前記プレゼンテーション層は、試験対象とする装置をモデル化した構成の装置（「仮想装置」という）に対する前記試験シナリオ層からの試験の制御を、実装置の制御にマッピングして試験を行うように制御する手段を備え、
前記プレゼンテーション層が、
前記試験シナリオ層からの仮想装置に対する指示・応答のインタフェースとして機能し、実装置の状態収集、仮想装置の状態の管理を行い、前記試験シナリオ層からの指示により、実装置の制御を行い、その後、試験シナリオ層に対して、実装置の状態等の応答を返すマッピング手段と、
前記マッピング手段からの指示により、前記実装置を制御し、または実装置の状態をマッピング手段に返す実装置制御手段と、
前記実装置の資源を管理する実装置リソース管理手段と、
前記実装置の情報を収集し仮想装置の状態を管理する仮想装置状態管理手段と、
前記実装置からの応答、情報をジャーナルに編集し前記試験シナリオ層へ返却するジャーナル編集手段と、
を備えている、ことを特徴とする試験システム。
【請求項１７】
前記モデル化した装置が、試験対象とする装置を、所定の勧告で規定された機能、及び、一般的な機能や構成でモデル化されたものである、ことを特徴とする請求項９記載の試験システム。
【請求項１８】
前記試験対象の装置が、伝送装置よりなる、ことを特徴とする請求項９記載の試験システム。
【請求項１９】
試験対象の装置と接続されるデータ処理装置が、
試験を制御する試験手順を含む試験シナリオ層と、試験対象の装置への要求の設定制御や応答の収集を行うＯＳ（オペレーティングシステム）層との間に、プレゼンテーション層を備え、
前記プレゼンテーション層は、試験対象とする装置をモデル化した構成の装置（「仮想装置」という）に対する前記試験シナリオ層からの指示、応答のインタフェースとして機能し、実装置の状態収集、仮想装置の状態の管理を行い、前記試験シナリオ層からの指示により、実装置の制御を行い、前記試験シナリオ層に対して、前記実装置の状態等の応答を返すマッピング手段と、
前記マッピング手段からの指示により、前記実装置を制御するとともに、前記実装置の状態をマッピング手段に返す実装置制御手段と、
前記実装置の資源を管理する実装置リソース管理手段と、
前記実装置の情報を収集し仮想装置の状態を管理する仮想装置状態管理手段と、
前記実装置からの応答、情報をジャーナルに編集し前記試験シナリオ層へ返却するジャーナル編集手段と、
を備え、
前記プレゼンテーション層の前記各手段の処理を、前記データ処理装置のコンピュータで実行するプログラムを記録した記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、装置の試験方法及びシステムに関し、特に、仮想装置、仮想構成を用いて実装置の試験を行う方法及びシステムに関する。
【０００２】
【従来の技術】
伝送装置等の試験を行う試験プログラムのプログラム構造として、実装置のＩＯ（入出力）インタフェースを制御し実装置の制御や状態の収集を行うＯＳ（オペレーティングシステム）層と、実装置の正常性を確認する試験手順（プログラム）よりなる試験シナリオ層と、を有し、ＯＳ層の上に試験シナリオ層が配置されている構成のものが、従来より、用いられている。
【０００３】
【発明が解決しようとする課題】
しかしながら、この従来の試験方法においては、試験対象の実装置の相違により、試験ソフトウェアを流用することが出来ない、という問題点を有している。例えば、実装置のハードウェアへのアクセスの仕方や、アドレス、データ構成などのインタフェースが異なり、また、伝送装置の対向装置の機能及び構成が相違しているため、伝送装置を試験する既存の試験ソフトウェアを、別の装置の試験に流用することが出来ない場合がある。
【０００４】
したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、試験シナリオを流用可能とする方法及びシステム並びにプログラムを記録した記録媒体を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成する本発明は、試験対象とする装置をモデル化した装置に対して、該装置の正常性を確認するための試験手順を実行し、装置の制御について、前記モデル化した装置から実装置への装置制御の変換を行うステップと、を有し、前記モデル化した装置に対する試験を実行することにより、前記実装置の正常性を確認するようにしたものである。
【０００６】
本発明は、試験を制御する試験手順を含む試験シナリオ層と、実装置の入出力インタフェースを制御し、前記実装置の要求の設定制御や応答の収集を行うＯＳ層との間に、プレゼンテーション層を設け、前記試験対象とする装置をモデル化してなる装置（「仮想装置」という）に対する前記試験シナリオ層からの試験の制御が、プレゼンテーション層で、実装置の制御にマッピングして試験を行う、ことを特徴とする。
【０００７】
【発明の実施の形態】
本発明の実施の形態について説明する。本発明は、その好ましい一実施の形態において、
（１）試験対象とする装置を、所定の勧告（ＩＥＥＥ（米国電気電子技術者協会）やＩＴＵ（国際電気通信連合）などでの標準化仕様）等で規定された機能、及び、一般的な機能や構成でモデル化するものであり、該モデル化した装置（「仮想装置」という）に対して、装置の正常性を確認する試験手順を実行する手段と、
（２）装置の制御について、モデル化した装置から実装置への変換を行う手段を備えたものであり、上記２つの手段を組み合わせ、モデル化した装置に対する試験を実施することにより、実装置の正常性を確認する。
【０００８】
本発明は、その好ましい一実施の形態において、試験プログラムと、ＯＳ（オペレーティングシステム）間に、あらたにプレゼンテーション層を設け、モデル化した装置への試験プログラムを、実装置に結びつけて（マッピングし）、試験を行うという、プログラム構造を備えている。
【０００９】
図１を参照すると、ＯＳ層１では、実装置（不図示）のＩＯインタフェースを制御し、実装置の制御や状態の収集を行う。
【００１０】
ＯＳ層１の上に、従来、正常性を確認する試験手順（「試験シナリオ」という）を関数化して（ファンクション、プロセジュアとして）配置していたが、別の機能を持つプレゼンテーション層２を設ける。
【００１１】
プレゼンテーション層２は、勧告（ＩＥＥＥやＩＴＵなどでの標準化仕様）などで規定された機能、及び一般的な機能や構成などでモデル化し（自製化し）、その構成の一般化がなされた、モデル化された装置（仮想装置）と、実装置との変換（制御の変換）を行う階層である。
【００１２】
プレゼンテーション層２は、実装置と仮想装置（いずれも不図示）の対応をとるマッピング機能（図２の２１）を備えるとともに、実装置の情報を収集し、仮想装置の状態を管理する仮想装置状態管理機能（図２の２４）を備えている。
【００１３】
プレゼンテーション層２では、上位層である試験シナリオ層３からの仮想装置への仮想機能の制御を受ける（例えばシナリオ層３からメモリのアクセス要求もしくは装置の確認要求を受ける）と、実装置への実制御指示を行い、試験シナリオ層から指示された仮想機能の制御を、実装置の制御に変換する。
【００１４】
試験シナリオ層３は、プレゼンテーション層２の上に設けられており、仮想装置に対して、装置の正常性を確認する試験手順を実行する。試験シナリオ層は、ユーザ側でその仕様を作成したインタフェースに従って作成される。
【００１５】
このようにして、仮想装置に対して該装置の正常性を確認する試験プログラムにより、実装置の試験を可能としている。
【００１６】
本発明は、装置の正常性を確認するための試験手順である試験シナリオ層３を、実装置に合わせて毎回作成または修正することなく、プレゼンテーション層２を変更することで、類似モデル構成で表現できる装置の正常性の検証を可能としており、類似装置および同一試験モデルに対して、試験の手順である試験シナリオを作成することなく、プレゼンテーション層２の変更のみで、試験プログラムを作成できる。すなわち、試験モデルが不変の場合、個々の装置に対応して試験シナリオを作成することなく試験を行うことができるため、試験シナリオのソフトウェア部品としての流用を可能としており、その結果、開発リードタイムの短縮を図ることができる。
【００１７】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について、図面を参照して以下に説明する。
【００１８】
図２は、本発明の一実施例の構成を示す図である。図２を参照すると、キーボード等の入力手段４１と、プログラム制御により動作するデータ処理手段２０と、情報を記憶する記憶手段４３と、ディスプレイ装置や印刷装置などの出力手段４２と、試験対象機能ブロックである伝送路終端装置１４と、対向機能ブロックであり、試験用機能（送信機能１７、受信確認機能１６）を有する試験データ送受信装置１５と、折返し装置１１と、スイッチ機能ブロックであるフォワード（forward）スイッチ（ＳＷ）装置１２と、バックワード（backward）スイッチ（ＳＷ）装置１３と、を備えて構成されている。
【００１９】
データ処理手段２０は、中央処理装置、プロセッサ、あるいはデータ処理装置（コンピュータ装置）よりなり、プログラム（ソフトウェア）構成として、ＯＳ（オペレーティングシステム）層１と、プレゼンテーション層２と、試験シナリオ層３と、を備えている。
【００２０】
試験シナリオ層３は、試験制御手段３１（「試験手順手段」ともいう）と、結果判定手段３２を含む試験プログラムよりなる。
【００２１】
プレゼンテーション層２は、マッピング手段２１と、実装置のリソースを管理する実装置リリース管理手段２２と、ジャーナル編集手段２３と、仮想装置状態管理手段２４と、実装置制御手段２５と、を備えて構成されている。
【００２２】
データ処理手段２０は、伝送路終端装置１４と、試験データ送受信装置１５と、折返し装置１１と、フォワードＳＷ装置１２と、バックワードＳＷ装置１３と、バス５０を介して、接続されている。
【００２３】
上記した装置、手段は、概略、つぎのように動作する。
【００２４】
試験データ送受信装置１５は、データ処理手段２０からの指示を受けて、送信機能１７から、試験データを伝送路終端装置１４に送信し、伝送路終端装置１４から試験データはバックワードＳＷ装置１３を介して折り返し装置１１に送信され、フォワードＳＷ装置１２、伝送路終端装置１４を介して、試験データ送受信装置１５で受信される。試験データ送受信装置１５では、データ処理手段２０からの確認指示により、受信確認機能１６において、受信した試験データを確認し、確認結果を、データ処理手段２０に返却する。
【００２５】
折返し装置１１は、データ処理手段２０からの指示で、該当パスを折り返す。
【００２６】
図２におけるフォワードＳＷ装置１２、バックワードＳＷ装置１３、伝送路終端装置１４は、よく知られてものであり、その詳細な説明は省略する。
【００２７】
プレゼンテーション層３のマッピング手段２１は、試験シナリオ層３からの仮想装置に対する指示・応答のインタフェースとして機能し、実装置の状態収集、仮想装置の状態の管理を行い、試験シナリオ層３からの指示により、実装置の制御を行い、その後、試験シナリオ層３に対して、実装置の状態等の応答を返す。
【００２８】
実装置制御手段２５は、マッピング手段２１からの指示により、個々の実装置を制御し、または実装置の状態をマッピング手段２１に返す。仮想装置状態管理手段２４は、仮想装置の状態の管理を行う。ジャーナル編集手段２３は、実装置の障害情報等の応答をジャーナルとして編集し、試験シナリオ層３に返す。
【００２９】
試験シナリオ層３の試験制御手段３１は、勧告などで一般化された機能及び一般的な機能や構成などをモデルとした仮想装置及び仮想装置構成に対する試験手順よりなる。
【００３０】
試験シナリオ層３の結果判定手段３２では、試験結果を、試験制御手段３１より与えられた正解値と随時照合し、正常、異常を判定する。データ処理手段２０における、試験シナリオ層の各手段３１、３２、プレゼンテーション層２の各手段は、データ処理手段２０を構成するコンピュータでプログラムを実行することで実現される。この場合、該プログラムを記録した記録媒体から該プログラムを読み出してデータ処理手段２０のコンピュータの主記憶にロードして実行することで本発明を実施することができる。
【００３１】
図３は、本発明の一実施例のプレゼンテーション層２の動作を示すフロチャートである。図２及び図３を参照して、本発明の一実施例の動作について詳細に説明する。
【００３２】
プレゼンテーション層２は、試験シナリオ層３から所定のプリミティブを受けると、対象となる１つまたは複数の実装置のハント（資源、装置の占有）行う（ステップＡ１）。プレゼンテーション層２で実装置をハントすることにより。複数の試験シナリオの同時に実行可能としている。その際、実装置リソース管理手段２２では、ハントした実装置の資源の管理（他から利用されないように排他制御する等の管理を含む）を行う。
【００３３】
プレゼンテーション層２は、その後、各実装置からの自律応答（実装置に対する要求に対する応答ではなく、実装置におけるアラーム発生やイベント発生情報を割り込み等を介して通知する応答を自律応答という）を収集し、仮想装置状態管理手段２４において仮想装置の状態の更新を行う（ステップＡ２）。
【００３４】
そして、プレゼンテーション層２は、仮想装置への要求（リクエスト）の制御を行うために、実装置に対する一連の制御（「ＪＯＢ」という）の実行を行う（ステップＡ３）。
【００３５】
プレゼンテーション層２は、上記ＪＯＢを実行した結果を、試験シナリオ層３への応答プリミティブとして、編集する（ステップＡ４）。
【００３６】
さらに、プレゼンテーション層２は、ＯＳ層１から、１つまたは複数のＮＧ（不可）情報を、ジャーナルとして受取り、試験シナリオ層３へ渡す形式に編集する（ステップＡ５）。
【００３７】
プレゼンテーション層２は、ハントしていた実装置を開放し（ステップＡ６）、試験シナリオ層３へ応答を返す。
【００３８】
図４は、本発明の一実施例の試験シナリオ層３の試験制御手段３１における手順を示したフローチャートである。図２に示した実施例の構成に対して、図５に示すような仮想装置及び仮想装置構成を設計し、それに対しての試験手順を、試験制御手段３１で実施する。
【００３９】
図５を参照すると、この装置は、キーボード等の入力手段４１と、プログラム制御により動作するデータ処理手段２０と、情報を記憶する記憶手段４３と、ディスプレイ装置や印刷装置などの出力手段４２と、試験対象機能ブロックである伝送路終端装置１０４と、仮想装置として両端に、第１、第２の試験機能部１０１、１０２を具備し、第１の試験機能部１０１と伝送路終端装置１０４との間にスイッチ（ＳＷ）機能部１０３を有する構成を、モデル構成とする。
【００４０】
図４にフローチャートで示した試験制御手段３１の手順を、図５の構成に即して説明する。
【００４１】
まず、仮想装置及び対向装置の初期設定を行う。第１の試験機能部１０１、伝送路終端装置１０４、スイッチ（ＳＷ）機能部１０３、第２の試験機能部１０２の初期設定が行われる（ステップＢ１〜Ｂ４）。この時、各々対応する実装置（図２の１１、１４、１５、１２、１３）についても、一連の初期設定の制御を行う。
【００４２】
次に、ＳＷ機能部１０３のパス制御を行い、パスを接続する（ステップＢ５）。図２の実ＳＷ装置１２、１３のパス接続を制御する。
【００４３】
第２の試験機能部１０２の折り返し機能を用い、ループ状態にする（ステップＢ６）。実装置の折り返し機能（図２の折り返し装置１１）をループ状態に制御する。
【００４４】
第１の試験機能部１０１の送信機能１０５を用い、試験信号を送信し（ステップＢ７）、最後に、受信確認機能１０４で試験信号が折り返ってくることを確認する（ステップＢ８）。この確認により、試験対象の装置の導通を確認することができる。
【００４５】
次に、本発明の他の実施例について説明する。図６は、本発明の他の実施例の構成を示す図である。図６を参照すると、キーボード等の入力手段４１と、プログラム制御により動作するデータ処理手段２０と、情報を記憶する記憶手段４３と、ディスプレイ装置や印刷装置などの出力手段４２と、試験対象機能ブロックである伝送路終端装置１４と、対向機能ブロックであり、試験用機能を有する試験データ送受信装置１５と、スイッチ機能ブロックであるフォワードＳＷ（スイッチ）装置１０と、を備えて構成されている。データ処理手段２０の構成は、図２に示した前記実施例のものと同一である。
【００４６】
本実施例における、試験シナリオ層３の試験制御手段３１での手順を、図５に示した仮想装置の構成に即して説明する。
【００４７】
仮想装置及び対向装置の初期設定を行う（ステップＢ１〜Ｂ４）。この時、各々対応する実装置（図６の１４、１５、１０）の一連の初期設定の制御を行う。
【００４８】
次に、ＳＷ機能部１０３のパス制御を行いパス接続する（ステップＢ５）。図６の実ＳＷ装置１０では、モデル構成に合わすため、何も行わない。
【００４９】
第２の試験機能部１０２の折り返し機能を用いループ状態にする（ステップＢ６）。図６の実ＳＷ装置１０では、折り返るようにパス接続の制御をする。
【００５０】
第１の試験機能部１０１の送信機能１０５を用い、試験信号を送信し（ステップＢ７）、最後に受信機能で信号が折り返ってくることを確認する（ステップＢ８）。この確認により、試験対象装置の導通を確認することができる。
【００５１】
なお上記した実施例では、伝送装置の折り返し試験を例に説明したが、本発明は、この試験モデルにのみ限定されるものでなく、これ以外の各種試験、例えば装置のメモリの試験等任意の試験に対して適用できる。また、図面等に示した内容は、実施例を例示的に説明するためのものであり、本発明は、上記実施例の構成にのみ限定されるものでなく、特許請求の範囲の各請求項の発明の範囲内で、当業者がなし得るであろう各種変形、修正を含むことは勿論である。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、下記記載の効果を奏する。
【００５３】
本発明の第１の効果は、試験シナリオ層とＯＳ層の間に設けられたプレゼンテーション層によって実装置との対応をとる構成としており、プレゼンテーション層の変更をすることで、試験シナリオを流用することができ、試験シナリオをソフトウェア部品とすることができる、ということである。
【００５４】
本発明の第２の効果は、類似装置および同一試験モデルに対して、試験の手順である試験シナリオを作成することなく、プレゼンテーション層の変更のみで、試験プログラムを作成できるため、試験シナリオのソフト部品としての流用及び開発リードタイムの短縮を図ることができる、ということである。
【図面の簡単な説明】
【図１】本発明の一実施例のデータ処理手段におけるプログラム構成を示す図である。
【図２】本発明の一実施例のシステム構成を示す図である。
【図３】本発明の一実施例のプレゼンテーション層の処理手順を示す流れ図である。
【図４】本発明の一実施例の試験シナリオ層の試験制御手段の処理手順を示す流れ図である。
【図５】本発明の一実施例における仮想構成の一例を示す図である。
【図６】本発明の他の実施例のシステム構成を示す図である。
【符号の説明】
１  ＯＳ層
２  プレゼンテーション層
３  試験シナリオ層
１０  ＳＷ装置
１１  折り返し装置
１２  フォワードＳＷ装置
１３  バックワードＳＷ装置
１４  伝送路終端装置
１５  試験データ送受信装置
１６  受信確認機能
１７  送信機能
２０  データ処理手段
２１  マッピング手段
２２  実装置リソース管理手段
２３  ジャーナル編集手段
２４  仮想装置状態管理手段
２５  実装置制御手段
３１  試験制御手段
３２  結果判定手段
４１  入力手段
４３  出力手段
４３  記憶手段
５０  バス
１０１  第１の試験機能部
１０２  第２の試験機能部
１０３  ＳＷ機能部
１０４  伝送路終端装置
１０５  受信確認機能
１０６  送信機能
【図１】
0003645805.tif 000002
【図２】
0003645805.tif 000003
【図３】
0003645805.tif 000004
【図４】
0003645805.tif 000005
【図５】
0003645805.tif 000006
【図６】
0003645805.tif 000007