(57)【特許請求の範囲】
【請求項１】
対向して設けられた一対の基板間に、放電ガスが封入された複数のセルがマトリクス状に配され、前記一対の基板のうち、第一の基板の第二の基板に対向する面上に、主放電ギャップを介して配されたサステイン電極およびスキャン電極を一対としてなる複数の表示電極が、複数のセルにまたがる状態で配設されたガス放電パネルにおいて、
前記サステイン電極および前記スキャン電極は、それぞれ前記マトリクスの行方向に延伸された複数本のライン部から構成されており、
一対のサステイン電極およびスキャン電極で最も隣接するライン部同士の間隙を主放電ギャップ、
サステイン電極およびスキャン電極を構成する各ライン部同士の間隙をライン部ギャップとするとき、
前記主放電ギャップと前記ライン部ギャップは、
主放電ギャップがライン部ギャップより大きくなるように、且つ、駆動時において、前記表示電極の放電電流波形のピークが単一になるように設定されていることを特徴とするガス放電パネル。
【請求項２】
前記サステイン電極およびスキャン電極は、それぞれ３本以上のライン部を備えることを特徴とする請求項１に記載のガス放電パネル。
【請求項３】
前記ライン部ギャップのピッチは、前記主放電ギャップから遠ざかるにつれて狭くなることを特徴とする請求項１に記載のガス放電パネル。
【請求項４】
前記ライン部ギャップのピッチは、等比級数的または等差級数的に狭くなることを特徴とする請求項３に記載のガス放電パネル。
【請求項５】
前記マトリクスの列方向に沿ったセルサイズが４８０μm〜１４００μmの範囲であり、セル中における全てのライン部ギャップの平均値をS、主放電ギャップの値をGとするとき、G-６０μm≦S≦G+２０μmの関係式が成立することを特徴とする請求項２に記載のガス放電パネル。
【請求項６】
主放電ギャップより最も遠い位置にあるライン部の幅が、これ以外のライン部幅または全てのライン部の平均幅よりも幅広であることを特徴とする請求項１に記載のガス放電パネル。
【請求項７】
前記ライン部の幅は、前記主放電から遠ざかるにつれて太くなることを特徴とする請求項６に記載のガス放電パネル。
【請求項８】
n本のライン部からなるサステイン電極またはスキャン電極のいずれかにおいて、前記マトリクスの列方向に沿ったセルサイズをP、主放電ギャップより最も遠い位置にあるライン部の幅をLn、全てのライン部の平均値をLaveとするとき、関係式Lave≦Ln≦｛０.３５P-（L１+L２+……Ln-１）｝が成立することを特徴とする請求項６に記載のガス放電パネル。
【請求項９】
前記主放電ギャップより最も遠い位置にあるライン部の抵抗値Rが、０.１Ω≦R≦８０Ωの範囲の値であることを特徴とする請求項１に記載のガス放電パネル。
【請求項１０】
主放電ギャップに最も近い第一ライン部の幅が、これ以外のライン部の幅よりも狭いことを特徴とする請求項１に記載のガス放電パネル。
【請求項１１】
主放電ギャップに最も近い第一ライン部と、これに隣接する第二ライン部の各幅が、これ以外のライン部の幅またはライン部の平均幅よりも狭いことを特徴とする請求項１に記載のガス放電パネル。
【請求項１２】
前記第一ライン部の幅をL１、前記第二ライン部の幅をL２とするとき、０.５Lave≦ L１およびL２≦Laveの各関係式が成立することを特徴とする請求項１１に記載のガス放電パネル。
【請求項１３】
前記サステイン電極または前記スキャン電極は、さらにその少なくともいずれかにおいて、隣接する２本のライン部を電気的に接続する接続部を有していることを特徴とする請求項１に記載のガス放電パネル。
【請求項１４】
前記接続部は、スキャン電極に設けられていることを特徴とする請求項１３に記載のガス放電パネル。
【請求項１５】
前記マトリクスの行方向に沿って複数本配された第一隔壁と、当該マトリクスの列方向に沿って複数本配された第二隔壁により、前記複数のセルが配されていることを特徴とする請求項１に記載のガス放電パネル。
【請求項１６】
前記第二隔壁の幅は、３０μm以上３００μm以下の範囲に設定されていることを特徴とする請求項１５に記載のガス放電パネル。
【請求項１７】
前記第二隔壁の高さは、５０μm以上１２０μm以下の範囲に設定されていることを特徴とする請求項１５に記載のガス放電パネル。
【請求項１８】
前記単一ピークの発光波形の半値幅をThwとするとき、５０nｓ≦Thw≦７００μｓの範囲であることを特徴とする請求項１に記載のガス放電パネル。
【請求項１９】
前記マトリクスの行方向において、セル内にR、G、Bの各色のいずれかに対応する蛍光体層が形成されており、
前記R、G、Bの各色のいずれかに対応する蛍光体層が存在するセルの位置に合わせて、前記サステイン電極または前記スキャン電極のいずれか一方もしくは両方において、隣接する２本のライン部を電気的に接続する接続部が配設されていることを特徴とする請求項１に記載のガス放電パネル。
【請求項２０】
前記接続部は、R、G、Bの蛍光体層の全てに対応して配されており、当該R、G、Bの蛍光体層のそれぞれに対応して設ける接続部の各面積をSbR、SbG、SbBとするとき、関係式SbB≦SbR≦SbGが成立する構成であることを特徴とする請求項１９に記載のガス放電パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルなどのガス放電パネルに関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル（PDP）はプラズマディスプレイ表示装置の一種であり、小さい奥行きでも大画面化が比較的容易であることから次世代のディスプレイパネルとして注目されている。現在では、60インチクラスのものも商品化されている。
【０００３】
図42は、一般的な交流面放電型PDPの主要構成を示す部分的な断面斜視図である。図中、ｚ方向がPDPの厚み方向、xy平面がPDPのパネル面に平行な平面に相当する。当図に示すように、本PDP1は互いに主面を対峙させて配設されたフロントパネル20およびバックパネル26から構成される。
フロントパネル20の基板となるフロントパネルガラス21には、その片側の主面に一対をなす2つの表示電極22、23（スキャン電極22、サステイン電極23）がx方向に沿って複数対構成され、それぞれ一対の表示電極22、23間で面放電を行うようになっている。表示電極22、23は、ここでは一例としてAgにガラスを混合してなる。
【０００４】
スキャン電極22は、各個が電気的に独立して給電されるようになっている。またサステイン電極23は、各個がすべて電気的に同電位に接続されている。
上記表示電極22、23を配設したフロントパネルガラス21の主面には、絶縁性材料からなる誘電体層24と保護層25が順次コートされている。
バックパネル26の基板となるバックパネルガラス27には、その片側主面に複数のアドレス電極28がy方向を長手方向として一定間隔でストライプ状に並設される。このアドレス電極28はAgとガラスを混合してなる。
【０００５】
アドレス電極28を配設したバックパネルガラス27の主面には、絶縁性材料からなる誘電体層29がコートされる。誘電体層29上には、隣接する2つのアドレス電極28の間隙に合わせて隔壁30が配設される。そして、隣接する2つの隔壁30の各側壁とその間の誘電体層29の面上には、赤色（R）、緑色（G）、青色（B）の何れかの色に対応する蛍光体層31〜33が形成される。
【０００６】
このような構成を有するフロントパネル20とバックパネル26は、アドレス電極28と表示電極22、23の互いの長手方向が直交するように対向させられる。
フロントパネル20とバックパネル26は、フリットガラス等の封止部材により、それぞれの周縁部にて封止され、両パネル20、26の内部が密封されている。
なお当図では、説明のため、表示電極22、23およびアドレス電極28の各本数を実際よりも少なく実線で図示している。
【０００７】
このように封止されたフロントパネル20とバックパネル26の内部には、Xeを含む放電ガス（封入ガス）が所定の圧力（従来は通常40ｋPa〜66.5ｋPa程度）で封入される。
これにより、フロントパネル20とバックパネル26の間において、誘電体層24と蛍光体層31〜33、および隣接する2つの隔壁30で仕切られた空間が放電空間38となる。また、隣り合う一対の表示電極22、23と、1本のアドレス電極28が放電空間38を挟んで交叉する領域が、画像表示にかかるセル（不図示）となる。ここで図43は、PDPの複数対の表示電極22、23（N行）と複数のアドレス電極28（M行）が形成するマトリックスを示す。
【０００８】
PDP駆動時には各セルにおいて、アドレス電極28と表示電極22、23のいずれかの間で放電が開始され、一対の表示電極22、23同士での放電によって短波長の紫外線（Xe共鳴線、波長約147nm）が発生し、この紫外線を受けて蛍光体層31〜33が発光する。これにより画像表示がなされる。
次に、従来のPDPの具体的な駆動方法について図44、45を用いて説明する。
【０００９】
図44に、従来のPDPを用いた画像表示装置（PDP表示装置）のブロック概念図を、図45にパネルの各電極に印加される駆動波形の一例を示す。
図44に示されるように、ＰＤＰ表示装置には、ＰＤＰを駆動するための、フレームメモリ10、出力処理回路11、アドレス電極駆動装置12、サステイン電極駆動装置13、スキャン電極駆動装置14等が内蔵されている。各電極22、23、28は、スキャン電極駆動装置14、サステイン電極駆動装置13、アドレス電極駆動装置12に、それぞれこの順に接続されている。これら12、13、14は、出力処理回路11に接続されている。  そしてＰＤＰ駆動時には、外部より画像情報がフレームメモリ10に一旦格納され、タイミング情報に基づいて、フレームメモリ10から出力処理回路11へと導入される。その後、画像情報とタイミング情報に基づいて出力処理回路11が駆動し、アドレス電極駆動装置12、サステイン電極駆動装置13、スキャン電極駆動装置14に指示を出し、各電極22、23、28にパルス電圧を印加して、画面表示をなす。
【００１０】
PDP駆動時には、図45において、まずスキャン電極22に初期化パルスを印加し、パネルのセル内の壁電荷を初期化する。次に、y方向最上位（ディスプレイ最上位）のスキャン電極22に走査パルスを、サステイン電極23に書き込みパルスをそれぞれ印加し、書き込み放電を行う。これにより、上記スキャン電極22とサステイン電極23に対応するセルの誘電体層24の表面に壁電荷を蓄積する。
【００１１】
その後、上記と同様にして、上記最上位に続く二番目以降のスキャン電極22とサステイン電極23にそれぞれ走査パルスと書き込みパルスを印加し、各セルに対応する誘電体層24の表面に壁電荷を蓄積する。これをディスプレイ表面全体の表示電極22、23について行い、1画面分の潜像を書き込む。
次に、アドレス電極28を接地し、スキャン電極22とサステイン電極23に交互に維持パルスを印加することによって維持放電を行う。誘電体層24の表面に壁電荷が蓄積されたセルでは誘電体24の表面の電位が放電開始電圧を上回ることによって放電が発生し、維持パルスが印加されている期間（維持期間）、書き込みパルスによって選択された表示セルの維持放電がなされる。その後、幅の狭い消去パルスを印加することによって、不完全な放電が発生し、壁電荷が消滅して画面消去が行われる。
【００１２】
テレビ映像を表示する場合、NTSC方式において映像は、1秒間に60枚のフィールドで構成されている。元来、プラズマディスプレイパネルでは、点灯か消灯の2階調しか表現できないため中間色を表示するために、赤（R）、緑（G）、青（B）の各色の点灯時間を時分割し、1フィールドを数個のサブフィールドに分割し、その組み合わせによって中間色を表現する方法が用いられている。
【００１３】
ここで図46は、従来の交流駆動型プラズマディスプレイパネルにおいて各色256階調を表現する場合のサブフィールドの分割方法を示す図である。ここでは、各サブフィールドの放電維持期間内に印加する維持パルス数の比を1、2、4、8、16、32、64、128のようにバイナリで重み付けを行い、この8ビットの組み合わせによって265階調を表現している。
【００１４】
このように、従来のPDPの駆動方法では、初期化期間、書き込み期間、維持期間、消去期間という一連のシーケンスによって表示を行っている。
【００１５】
【発明が解決しようとする課題】
ところで、できるだけ消費電力を抑えた電気製品が望まれる今日では、ＰＤＰにおいても駆動時の消費電力を低くする期待が寄せられている。特に昨今の大画面化および高精細化の動向によって、開発されるＰＤＰの消費電力が増加傾向にあるため、省電力化を実現させる技術への要望が高くなっている。このようなことから、ＰＤＰの消費電力を低減させることが望まれる。
【００１６】
しかしながら、単にＰＤＰの消費電力を減らす対策を行うだけでは、前記複数対の表示電極間で発生する放電規模が小さくなってしまい、十分な発光量が得られなくなるので、消費電力を抑えながらも良好な表示性能を得る（すなわち良好な発光効率を得る）必要がある。発光量が不足すればＰＤＰの表示性能が低下するため、単純にＰＤＰの消費電力を減らすといった対策は、発光効率を向上させるための有効な対策とは言いがたい。
【００１７】
また発光効率を向上させるために、例えば蛍光体が紫外線を可視光に変換する際の変換効率を向上させる研究もなされているが、現段階ではあまり際だった改善は見られておらず、依然として研究の余地が残されている。
このようにＰＤＰなどのガス放電パネルにおいて、発光効率を適切に確保することは、現在では非常に困難が伴うとされている。
本発明は上記課題を鑑みてなされたものであって、優れた発光効率を有する良好な表示性能のガス放電パネルを提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、対向して設けられた一対の基板間に、放電ガスが封入された複数のセルがマトリクス状に配され、前記一対の基板のうち、第一の基板の第二の基板に対向する面上に、主放電ギャップを介して配されたサステイン電極およびスキャン電極を一対としてなる複数の表示電極が、複数のセルにまたがる状態で配設されたガス放電パネルにおいて、前記サステイン電極および前記スキャン電極は、それぞれ前記マトリクスの行方向に延伸された複数本のライン部から構成されており、一対のサステイン電極およびスキャン電極で最も隣接するライン部同士の間隙を主放電ギャップ、サステイン電極およびスキャン電極を構成する各ライン部同士の間隙をライン部ギャップとするとき、前記主放電ギャップと前記ライン部ギャップは、主放電ギャップがライン部ギャップより大きくなるように、且つ、駆動時において、前記表示電極の放電電流波形のピークが単一になるように設定するものとした。
【００１９】
より具体的には、上記ライン部としては、セル内のスキャン電極またはサステイン電極の少なくともいずれかにおいて、3本以上形成するのが望ましい。また前記ライン部ギャップのピッチは、前記主放電ギャップから遠ざかるにつれて狭くなるようにするのが望ましい。
このような構成によれば、放電電流波形が単一ピークになるように設定されているため、1回の駆動パルスにおける放電発光が1μｓ以内に終了する。これに加え、駆動パルスが立ち上がってから放電電流が最大値を示すまでの時間（すなわち放電遅れ時間）が約0.2μｓ程度と短いので、数μｓ程度での高速駆動が可能である。
【００２０】
さらに、上記効果に加え、表示電極22、23をライン状パターンで構成しているため、従来の帯状の表示電極よりも放電にかかる静電容量が少なくてすむ。ここで、一般的には、一対の表示電極がライン状のパターンで形成される場合には放電が分離し、放電電流波形が複数のピークを呈す傾向がみられ、放電開始電圧が上昇するために電力消費量が大きくなりやすい性質があるが、本発明では上記のように放電電流波形のピークが単一であるため、比較的低い電圧で駆動することが可能であり、従来より消費電力を抑えることができ、良好な発光効率（駆動効率）を得ることができる。
【００２１】
したがって、本発明のガス放電パネルは、表示電極22、23を従来の表示電極より面積の小さい形状パターン（ライン部22a〜22c、23a〜23c）として消費電力を低減しながら、単一の放電電流ピーク波形を確保することによって、優れた発光効率の獲得と高速駆動が可能となっている。
さらに本発明では、単一の放電電流ピークを良好に得るために、前記ライン部ギャップのピッチを、等比級数的または等差級数的に狭くするようにしてもよい。
【００２２】
また、実際に本発明を製造する上では、前記マトリクスの列方向に沿ったセルサイズが480μm〜1400μmの範囲であり、セル中における全てのライン部ギャップの平均値をS、主放電ギャップの値をGとするとき、G-60μm≦S≦G+20μmの関係式が成立するように設定するのが望ましい。
さらに、主放電ギャップより最も遠い位置にあるライン部の幅が、これ以外のライン部幅または全てのライン部の平均幅よりも幅広になるようにしてもよい。
【００２３】
また、前記ライン部の幅は、前記主放電から遠ざかるにつれて太くなるようにしてもよい。
ここで、n本のライン部からなるサステイン電極またはスキャン電極のいずれかにおいて、前記マトリクスの列方向に沿ったセルサイズをP、主放電ギャップより最も遠い位置にあるライン部の幅をLn、全てのライン部の平均値をLaveとするとき、関係式Lave≦Ln≦｛0.35P-（L1+L2+……Ln-1）｝が成立するように各ライン幅を設定するのが望ましい。
【００２４】
また前記主放電ギャップより最も遠い位置にあるライン部の抵抗値Rが、0.1Ω≦R≦80Ωの範囲の値であるのが望ましい。
【００２５】
【発明の実施の形態】
発明の実施の形態におけるPDPの全体的な構成は前述した従来例とほぼ同様であり、本発明の特徴は主に表示電極とその周辺の構造にあるので、以下は当該表示電極を中心に説明する。
＜実施の形態1＞
1-1.表示電極の構成
図1は、本実施の形態1にかかる表示電極パターンの上面図（模式図）である。
【００２６】
当図のように、本実施の形態1の特徴は、2つの隣接する隔壁30に対応したセル内において、一対の表示電極22、23（スキャン電極22、サステイン電極23）をそれぞれ3本の細いライン部22a〜22c、23a〜23cに分割して配設したことである。一例として、ここでは画素ピッチ（y方向セルサイズ）P＝1.08mm、主放電ギャップG＝80μm、ライン部幅L1〜L3＝40μm、第1電極ギャップS1＝80μm、第2電極ギャップS2＝80μmとしている。この表示電極22、23は、金属材料（AgまたはCｒ/Cｕ/Cｒなど）で作製している。
【００２７】
なお、1画素はRGB3色に対応する3つのセルで構成されるので、画素ピッチPに対するセルのx方向幅（x方向セルサイズ）はP/3となる。
このような表示電極のパターンは、PDP駆動時の放電電流波形ピークが単一になるようにし、かつ、優れた発光効率が得られるように設定した一例である。
1-3.実施の形態の効果
PDPにおける放電時では、複数のライン形状を有する場合には、一般に放電電流の波形ピークが複数存在する。そして、任意の放電電流ピークによる放電の状態は、それ以前の放電電流ピークで発生した放電による影響（残留イオンや準安定粒子などによるプライミング効果）を非常に受けやすい性質がある。具体的には、ある放電の状態は、これより先行する放電によって、駆動パルスの立ち上がり時間が変動したり、電圧ドロップ等の影響を受けて発光輝度や発光効率が変動してしまう。従って、放電電流波形のピークが複数存在すると、階調制御が不安定になりやすくなる。このようなことは、テレビ受像器等のフルカラー動画表示を良好に行う上で大きな障害となりうる。
【００２８】
これに対し、本実施の形態1では、放電電流ピークが単一であるので安定した維持放電を行うことが出来るため、パルス変調による階調制御を安定に行えるようになっている。
ここで図2は、本実施の形態1による構成のPDPにおける、駆動電圧波形と放電電流波形の時間変化を示す。この図から明らかなように、本実施の形態1では、放電電流波形が単一ピークであるため、1回の駆動パルスにおける放電発光が1μｓ以内に終了する。これに加え、駆動パルスが立ち上がってから放電電流が最大値を示すまでの時間（すなわち放電遅れ時間）が約0.2μｓ程度と短いので、数μｓ程度での高速駆動が可能である。ここで、本実施の形態1では、放電電流波形のピークが単一になることによって、放電発光波形のピークも単一として現れる。当図から、本発明としては、単一ピークの放電発光波形の半値幅Thwは、特に50nｓ≦Thw≦700μｓの範囲が望ましいと言える。
【００２９】
また図3は、本実施の形態1による構成のPDPにおける、従来の駆動波形（図47を参照）で駆動した際の点灯電圧と主放電ギャップGと電極間隔S（＝S1＝S2）の差S−G、並びに放電電流ピーク回数の関係を示すものである。このグラフから明らかなように、電極ギャップS1、S2(図中ではS）が主放電ギャップG以下（すなわちS-Gが負の値をとる範囲）であれば、放電電流波形のピークが単一になるように設定でき、PDPの高速駆動が可能となる。
【００３０】
さらに、本実施の形態1では、表示電極22、23をライン状パターンで構成しているため、従来の帯状の表示電極よりも放電にかかる静電容量が少なくてすむ。このため、消費電力を抑えることができ、良好な発光効率（駆動効率）を得ることができる。
このように本実施の形態1のPDPは、表示電極22、23を従来の表示電極より面積の小さい形状パターン（ライン部22a〜22c、23a〜23c）として消費電力を低減しながら、単一の放電電流ピーク波形を確保することによって、優れた発光効率の獲得と高速駆動が可能なPDPを実現することができる。
【００３１】
なお、本願発明における「放電電流の波形が単一ピークである」との定義は、放電電流波形において、見かけ上最大ピークの他にピークがあっても、それが最大ピークの10％以下の高さである場合としている。
ここで本実施の形態1では、画素ピッチPを0.5mm≦P≦1.4mm、主放電ギャップGを60μm≦G≦140μm、電極幅L1〜L3を10μm≦L1、L2、L3≦60μm、第1、第2電極ギャップS1、S2を50μm≦S1、S2≦140μmの各範囲に設定することによって、上記と同様の効果が得られることが分かっている。
【００３２】
また、セルサイズ（画素ピッチP）としては、本発明を適用するためには480μm〜1400μmに設定するのが適当である。
また、本発明では、セル中における全てのライン部の電極ギャップの平均値をS、主放電ギャップの値をGとするとき、G-60μm≦S≦G+20μmの関係式が成立するようにしてもよいことが分かっている。
【００３３】
また、隣接する2つ隔壁のピッチはP/3に限定されるものではなく、これ以外の値に設定してもよい。例えば、R、G、B各セルの前記隔壁の各ピッチ比をこの順にP/3：P/3.75：P/2.5のように不均等に設定することによって、各色の輝度バランスを改善させることも可能である。
1-2.プラズマディスプレイパネルの製造方法
次に、上記した実施の形態1のPDPの作製方法について、その一例を説明する。なお、ここに挙げる作製方法は、これ以降の実施の形態のものとほぼ同様である。
【００３４】
1-2-1.フロントパネルの作製
厚さ約2.6mmのソーダライムガラスからなるフロントパネルガラスの面上に表示電極を作製する。ここでは金属材料（Ag）を用いた金属電極で表示電極を形成する例（厚膜形成法）を示す。
まず、金属（Ag）粉末と有機ビヒクルに感光性樹脂（光分解性樹脂）を混合してなる感光性ペーストを作製する。これをフロントパネルガラスの片主面上に塗布し、形成する表示電極のパターンを有するマスクで覆う。そして、当該マスク上から露光し、現像・焼成（590〜600℃程度の焼成温度）する。これにより、従来は100μmの線幅が限界とされていたスクリーン印刷法に比べ、30μm程度の線幅まで細線化することが可能である。なお、この金属材料としては、この他にPt、Au、Ag、Al、Ni、Cr、また酸化錫、酸化インジウム等を用いることができる。
【００３５】
また、前記電極は上記方法以外にも、蒸着法、スパッタリング法などで電極材料を成膜したのち、エッチング処理して形成することも可能である。
次に、誘電体層の表面に、厚さ約0.3〜0.6μmの保護層を蒸着法あるいはCVD（化学蒸着法）などにより形成する。保護層には酸化マグネシウム（MgO）が好適である。
【００３６】
これでフロントパネルが作製される。
1-2-2.バックパネルの作製
厚さ約2.6mmのソーダライムガラスからなるバックパネルガラスの表面上に、スクリーン印刷法によりAgを主成分とする導電体材料を一定間隔でストライプ状に塗布し、厚さ約5μmのアドレス電極を形成する。ここで、作製するPDPを例えば40インチクラスのNTSCもしくはVGAとするためには、隣り合う2つのアドレス電極の間隔を0.4mm程度以下に設定する。
【００３７】
続いて、アドレス電極を形成したバックパネルガラスの面全体にわたって鉛系ガラスペーストを厚さ約20〜30μmで塗布して焼成し、誘電体膜を形成する。
次に、誘電体膜と同じ鉛系ガラス材料を用いて、誘電体膜の上に、隣り合うアドレス電極の間毎に高さ約60〜100μmの隔壁を形成する。この隔壁は、例えば上記ガラス材料を含むペーストを繰り返しスクリーン印刷し、その後焼成して形成できる。
【００３８】
隔壁が形成できたら、隔壁の壁面と、隔壁間で露出している誘電体膜の表面に、赤色（R）蛍光体、緑色（G）蛍光体、青色（B）蛍光体のいずれかを含む蛍光インクを塗布し、これを乾燥・焼成してそれぞれ蛍光体層とする。
一般的にPDPに使用されている蛍光体材料の一例を以下に列挙する。
赤色蛍光体；  （YxGｄ1-x）BO：Eu3+
緑色蛍光体；  Zn2SiO4：Mn3+
青色蛍光体；  BａMgAl10O17：Eu3+（或いはBａMgAl14O23：Eu3+）
各蛍光体材料は、例えば平均粒径約3μm程度の粉末が使用できる。蛍光体インクの塗布法は幾つかの方法が考えられるが、ここでは公知のメニスカス法と称される極細ノズルからメニスカス（表面張力による架橋）を形成しながら蛍光体インクを吐出する方法を用いる。この方法は蛍光体インクを目的の領域に均一に塗布するのに好都合である。なお、本発明は当然ながらこの方法に限定するものではなく、スクリーン印刷法など他の方法も使用可能である。
【００３９】
以上でバックパネルが完成される。
なおフロントパネルガラスおよびバックパネルガラスをソーダライムガラスからなるものとしたが、これは材料の一例として挙げたものであって、これ以外の材料でもよい。
1-2-3.PDPの完成
作製したフロントパネルとバックパネルを、封着用ガラスを用いて貼り合わせる。その後、放電空間の内部を高真空（1.1×10-4Pa）程度に排気し、これに所定の圧力（ここでは2.7×105Pa）でNe-Xe系やHe-Ne-Xe系、He-Ne-Xe-Aｒ系などの放電ガスを封入する。
【００４０】
＜実施の形態2＞
図4に、本実施の形態2にかかる表示電極の上面図を示す。本実施の形態2の特徴は、表示電極22、23をライン部22a〜22c、23a〜23cで構成しつつ、第一、第二放電ギャップS1、S2を主放電ギャップGから遠ざかるにしたがって狭くしたことである。一例として、放電セルの各部分の寸法は、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μmとしている。
【００４１】
このような構成によれば、PDPの駆動時において、実施の形態1とほぼ同様の効果が得られるほか、以下の効果を得ることができる。
図5は、本実施の形態2のPDPにおける主放電ギャップG、第1電極ギャップS1、第2電極ギャップS2と放電電流ピーク数の関係を示す。このグラフから明らかなように、S1、S2がGより10μm程度広くとも、S2がS1より狭い場合には、放電ピークは分離することなく単一となるのでパルス変調による階調制御を安定に行うことができ、高速駆動が可能となる。第一電極ギャップS1における放電の拡大は、S1の位置が放電が発生する主放電ギャップGに近いため、比較的スムーズに移行される。
【００４２】
ここで本実施の形態2においては、放電セルの各部分の寸法を、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μmとしたが、本願発明はこれに限定するものではなく、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2、L3≦60μm、50μm≦S1≦150μm、40μm≦S2≦140μmの範囲であっても同様の効果が得られることが分かっている。
【００４３】
＜実施の形態3＞
図6に本実施の形態3にかかる表示電極の上面図を示す。実施の形態2ではS1、S2を等比級数的に小さくする例を示したが、本実施の形態3では、表示電極22、23をそれぞれ4本のライン部22a〜22d、23a〜23dで構成し、主放電ギャップGから遠ざかるにしたがって、各表示電極ギャップS1〜S3をこの順に等差級数的に狭くしたことを特徴とする。ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L4＝40μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μmにそれぞれ設定している。
【００４４】
このような構成によっても、上記実施の形態1とほぼ同様の効果が奏されるほか、以下の特性も発揮される。
図7は、本実施の形態3のPDPにおける、主放電ギャップG、平均電極間隔Save、各電極間隔差△Sと放電電流ピーク数の関係を示す。このグラフから明らかなように、第1電極ギャップS1が主放電ギャップGよりも10μm程度広くとも、平均電極間隔Saveが主放電ギャップGより狭く各表示電極ギャップ差が10μm以上であれば、放電ピークは単一となり高速駆動が可能となる。
【００４５】
図8aに実施の形態2の構成（3本ライン部）と本実施の形態3の構成（4本ライン部）のそれぞれにおける電力−輝度特性の一例を、図8bに維持電圧−電力特性の一例をそれぞれ示す。これらのグラフにおける表示点灯領域は約4000画素分で、図8aのグラフの傾きは効率の程度を示している。図8aでは、本実施の形態3の電力−輝度曲線は、実施の形態2の電極構造の電力−輝度曲線とほぼ重なっており、実施の形態3のPDPの性能は実施の形態2のPDPの延長線上にあることが分かる。
【００４６】
また図8bでは、同一の印加電圧条件において、4本ライン状表示電極構造は、3本のライン状表示電極構造よりも投入電力が豊富なことがわかる。
このようなことから、実施の形態２と実施の形態３のPDPにそれぞれ同一の電力を供給すれば、駆動時にほぼ同一の輝度を得ることができるが、さらに実施の形態３では、駆動電圧が比較的低くてすむ分、ガス放電パネルと当該パネル駆動装置を含めた全体での電力損失や回路への負担を低減させることが期待できる。
【００４７】
なお本実施の形態3においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L4＝40μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μmとしたが、本願発明はこれに限定するものではなく、0.5mm≦P≦1.4mm、70μm≦G≦120μm、10μm≦L1、L2、L3、L4≦60μm、80μm≦S1≦130μm、70μm≦S2≦120μm、60μm≦S3≦110μmの範囲であっても同様の効果が得られることが分かっている。
【００４８】
＜実施の形態4＞
図9に本実施の形態4にかかる表示電極の正面図を示す。本実施の形態4の特徴は、各表示電極22、23をそれぞれ4本のライン部22a〜22d、23a〜23dで構成し、このうちライン部22a、22b、23a、23bよりライン部22c、22d、23c、23dを幅広にし、主放電ギャップGから遠ざかるにしたがって、各電極ギャップS1〜S3をこの順に等比級数的に狭くしたことを特徴とする。ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1、L2＝30μm、L3、L4＝40μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝60μm、第3電極ギャップS3＝40μmに設定している。
【００４９】
このような構成によっても、上記実施の形態1とほぼ同様の効果が奏されるほか、以下の特性も発揮される。
図10に、本実施の形態4のPDPにおける放電発光波形の一例を示す。このデータは、PDPの1セルのみを表示点灯させ、光ファイバーをアバランシェフォトダイオードを接続し、これに1セルのみの光を取り入れ、デジタルオシロスコープを用いて駆動電圧波形と同時に測定したものである。当図の発光ピーク波形は、デジタルオシロスコープ上で1000回分の積算を行いその平均値を求めている。
【００５０】
この図から明らかなように、本実施の形態4のPDPのでは、放電発光波形が単一ピークであるために、駆動パルスにおける放電発光が短期間（400nｓ）以内に終了し、またピークの半値幅が200nｓ程度と非常に急峻になっている。また、駆動パルスが立ち上がってから発光波形が最大値を示すまでの時間（放電遅れ時間）も100〜200nｓ程度と短く、したがって1.25μｓ程度での高速駆動が可能であることがわかる。これは、S1〜S3を等比級数的に減少させることによって、ライン部22d、23d付近での電界強度が高まり放電が素早く終了するため、放電の形成遅れや統計遅れが減少して、放電発光ピークの半値幅および放電遅れのバラツキが減少したためであると考えられる。
【００５１】
一般にPDPにおいて、書き込み期間における放電セル選択時のアドレス放電の放電確率が低下すると、画面のチラツキや、ザラツキ等の画質の低下を引き起こすことが知られている。このアドレス放電の放電確率は、99.9％を下回ると画面のザラツキ感が増し、99％を下回ると画面にチラツキが生じる。このため、アドレス放電時の書き込み不良は、少なくとも0.1％以下に抑制する必要がある。これを実現するためには、放電遅れの平均時間が書き込みパルス幅の約1/3以下でなければならない。
【００５２】
PDPの精細度がNTSC或いはVGA程度であれば走査線数は500本程度であるので、書き込みパルス幅は、2〜3μｓ程度で駆動が可能であるが、SXGA或いはフルスペックのハイビジョン等に対応するためには、走査線数が1080本となり、書き込みパルス幅を1〜1.3μｓ程度で駆動しなければならない。このため、放電発光が複数回発生する電極構造では、放電が終了するまでの時間が長いため高精細化に対応することが困難である。
【００５３】
これに対して、本実施の形態4による電極構造を用いたPDPは、単一の放電が素早く終了し、放電遅れも非常に短いため、高速駆動が可能で高精細化が容易である。
なお、本実施の形態4においては、各維持電極を4本のライン状表示電極で構成する電極構造を用いているが、これ以上の本数のライン部（例えば5本のライン部）を有する表示電極としても同様の効果が得られることが分かっている。
【００５４】
また、本実施の形態4においては、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1、L2＝30μm、L3、L4＝40μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝60μm、第3電極ギャップS3＝40μmとしたが、本願発明はこれに限定するものではなく、0.5mm≦P≦1.4mm、70μm≦G≦120μm、10μm≦L1、L2≦50μm、20μm≦L3、L4≦60μm、80μm≦S1≦130μm、70μm≦S2≦120μm、30μm≦S3≦110μmの範囲であっても同様の効果が得られることが分かっている。
【００５５】
このようにライン幅L1〜L4を調整する場合には、特に主放電ギャップGよりもっとも遠いライン部の幅Lnを設定する場合、全てのライン部の平均値をLaveとするとき、関係式Lave≦Ln≦｛0.35P-（L1+L2+……Ln-1）｝が成立するように設定するのが望ましいことがわかっている。
また、L1およびL2については、0.5Lave≦L1およびL2≦Laveの各関係式が成立するように設定すると望ましいことが実験により明らかになっている。
【００５６】
また、前記電極幅L1〜L4を同一の幅に設定しても本実施の形態の効果が奏される。
さらに、ここでは4本のライン部22a〜22d、23a〜23dで表示電極を構成しているが、5本以上のライン部を形成してもよい。
＜実施の形態5＞
図11に本実施の形態5にかかる表示電極の上面図を示す。本実施の形態5の特徴は、表示電極22、23をそれぞれ同一幅の4本のライン部22a〜22d、23a〜23dで構成し、電極ギャップS1〜S3を主放電ギャップGから遠ざかるにしたがって等比級数的に狭くしたことである。ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L4＝40μm、第1電極ギャップS1＝120μm、第2電極ギャップS2＝90μm、第3電極ギャップS3＝67.5μmにそれぞれ設定している。
【００５７】
このような構成によっても、上記実施の形態1とほぼ同様の効果が奏されるほか、以下の特性も発揮される。
図12は、本実施の形態5による構成のPDPにおける、主放電ギャップGに対する第1電極ギャップS1比（S1/G）と、電極ギャップ比率（α=Sn+1/Sn）にかかる放電電流ピーク回数の関係を示す。このグラフから明らかなように、第1電極ギャップS1が主放電ギャップGより1.5倍程度広くとも（すなわちS1/Gが1.5程度であっても）、電極ギャップ比率（α=Sn+1/Sn）が0.8以下であれば、放電ピークは単一となり高速駆動が可能となる。
【００５８】
一方、本実施の形態5による電極構造を用いることによって、放電電流ピークが分離することなく安定した維持放電を行うことが出来るため、パルス変調による階調制御を安定に行うことが可能となる。
ここで本実施の形態5においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L4＝40μm、第1電極ギャップP1＝120μm、第2電極ギャップP2＝90μm、第3電極ギャップP3＝67.5μmとしたが、本願発明はこれに限定するものではなく、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2、L3、L4≦60μm、50μm≦P1≦150μm、40μm≦P2≦140μm、30μm≦P3≦130μmの範囲であっても同様の効果が得られることが分かっている。
【００５９】
＜実施の形態6＞
図13に本実施の形態6にかかる表示電極の上面図を示す。本実施の形態6の特徴は、一対の表示電極22、23をそれぞれ4本のライン部22a〜22d、23a〜23dで構成し、このうちライン部22d、23dを幅広にし、各電極ギャップS1〜S3を同一の値に設定したことである。ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、電極間隔S1〜S3＝70μmに設定している。
【００６０】
このような構成によっても、上記実施の形態1とほぼ同様の効果が奏されるほか、以下の特性が発揮される。
図14は、本実施の形態6のPDPにおける、駆動電圧波形と放電電流波形の時間変化を示す。この図から明らかなように、本実施の形態6では、放電電流波形が単一ピークであるため1回の駆動パルスにおける放電発光が1μｓ以内に終了し、尚かつ、駆動パルスが立ち上がってから放電電流が最大値を示すまでの時間即ち放電遅れ時間が約0.2μｓ程度と短い。したがって、2〜3μｓ程度での高速駆動が可能であることがわかる。
【００６１】
また、次の表1は、本実施の形態6のPDPにおける、ライン部22d、23dの幅L4を変化させたときのライン抵抗値の変化、最小アドレス電圧Vdminおよび放電電流波形のピーク数をそれぞれ測定したときの結果を示すものである。
【００６２】
【表１】
0003670971.tif 000002
【００６３】
この表1から、実施の形態6では、放電電流の単一ピークを確保しつつ、L4を増加させてライン抵抗値を減少させ、書き込み期間でのアドレス動作に必要なアドレス印加電圧値を低減できると言える。
ここで本実施の形態6においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、電極間隔S1〜S3＝70μmとしたが、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2、L3≦60μm、L1≦L4≦3L1、50μm≦S≦140μmの範囲であっても同様の効果が得られることが分かっている。
【００６４】
＜実施の形態7＞
図15に本実施の形態7の表示電極パターンの上面図を示す。実施の形態7の特徴は、一対の表示電極22、23をそれぞれ4本のライン部22a〜22d、23a〜23dで構成し、このうちライン部22c、22d、23c、23dを幅広にし、各電極ギャップS1〜S3を主放電ギャップGから遠ざかるほど小さく設定したことである。一例として、ここでは画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1、L2＝30μm、L3、L4＝40μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μmに設定している。
【００６５】
このような構成によっても実施の形態1と同様の効果が得られるほか、以下の効果も奏される。
図16は、実施の形態6および7のPDPにおける電力−輝度曲線を示す。一般にPDPにおいては、投入する電力とパネル輝度は比例関係にあるが、この関係を示す電力−輝度曲線は飽和する傾向にある。このため、発光効率は投入電力の増加によって悪くなる。
【００６６】
しかしながら図16に示すように、実施の形態7では、実施の形態6と同一の電力条件でも高い輝度が実現されており、優れた発光効率が奏されている。
なお本実施の形態7においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μmとしたが、本願発明はこれに限定するものではなく、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2≦60μm、20μm≦L3、L4≦70μm、50μm≦S1≦150μm、40μm≦S2≦140μm、30μm≦S3≦130μmの範囲であっても同様の効果が得られることが分かっている。
【００６７】
＜実施の形態8＞
図17に、本実施の形態8の表示電極の上面図を示す。実施の形態8では、一対の表示電極22、23をそれぞれ4本のライン部22a〜22d、23a〜23dで構成し、このうちライン部22c、22d、23c、23dを幅広にし、各電極ギャップS1〜S3を主放電ギャップGから遠ざかるほど小さく設定している。そして、当該表示電極22、23とフロントパネルガラス21の間には、前記表示電極22、23の形状パターンに合わせて、酸化ルテニウム等の黒色材料を含有する黒色層（不図示）を設けることにより、ディスプレイの視認性を高めている。
【００６８】
ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1、L2＝35μm、L3＝45μm、L4＝85μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μmにそれぞれ設定している。
このような構成によっても実施の形態1と同様の効果が得られるほか、以下の効果も奏される。
【００６９】
図18は、本実施の形態8のPDPにおいて、L4を変化させた場合の黒比率と明所コントラストの関係を示す。当図における明所コントラストは、PDPの表示面に対して垂直照度70Lx、水平照度150Lx下において、白色表示時と黒色表示時の輝度比を測定することによって求めた。
一般にPDPにおいては、蛍光体層や隔壁等が白色であるためパネル表示面側の外光反射が大きく、明所でのコントラスト比は20〜50：1程度である。これに対し、本実施の形態8では、L4を増加させることによって十分な放電規模を得ながら、前記黒色層の効果を相乗させることにより、明所コントラストが約70：1と非常に高い比率を実現することが可能となる。
【００７０】
なお、L4の値と黒比率を増加させると明所コントラストは更に上昇するが、黒比率を増加させすぎるとセル開口率が減少して輝度の低下する（黒比率が50％では約1割程度輝度が低下する）。このため黒比率は、最大でも60％程度までが望ましいと考えられる。
なお本実施の形態3では、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1、L2＝35μm、L3＝45μm、L4＝85μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μmとしたが、本願発明はこれに限定するものではなく、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2≦60μm、20μm≦L3≦70μm、20μm≦L4≦｛0.3P−（L1＋L2＋L3）｝μm、50μm≦S1≦150μm、40μm≦S2≦140μm、30μm≦S3≦130μmの範囲であっても同様の効果が得られることが分かっている。
【００７１】
また、上記黒色層の材料には、ニッケル、クロム、鉄等の金属酸化物を含有する黒色材料用いてもよい。
＜実施の形態9＞
9-1.表示電極の構成
図19に本実施の形態9の表示電極の上面図を示す。本実施の形態9では、一対の表示電極22、23をそれぞれ4本のライン部22a〜22d、23a〜23dで構成し、このうちライン部22d、23dを幅広にし、各電極ギャップS1〜S3をこの順に狭く設定している。さらに本実施の形態9の最大の特徴として、各ライン部22a〜22d、23a〜23dを電気的に接続するショートバー22Sb1〜22Sb3、23Sb1〜23Sb3をランダムに配置している。ショートバー22Sb1〜22Sb3、23Sb1〜23Sb3は、ここではy方向を長手方向とする帯状としているが、これ以外の形状であってもよい。
【００７２】
本実施の形態9では、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1、L2＝35μm、L3＝45μm、L4＝85μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmである。
9-2.実施の形態9の効果
以上の構成を有する実施の形態9のPDPにおいても、実施の形態1とほぼ同様の効果が得られるほか、以下の効果も奏される。
【００７３】
表2に、本実施の形態9のPDPにかかる性能測定データ（ショートバー有無、間隔と断線発生率（回/ライン）、ライン抵抗値及び断線のリペア性）を示す。ここではL4を50μm〜85μmまで変化させたときの性能測定を行った。また、ここでいう「リペア性」とは、断線を起こしたライン部22d、23dを修理できる難易度（表中では○、△、×の順に難易度が高くなることを表している）を表すものである。
【００７４】
【表２】
0003670971.tif 000003
【００７５】
この表2から明らかなように、ショートバーを設けたPDPは、ショートバーが無いPDPに比べてライン抵抗値が低く、断線の発生確率も15％から0.4％に低下し、非常に効果が高いことが分かる。本実施の形態4では、各電極間にショートバーを設け、その位置をランダムに配置したことによって、断線の発生確率を低減し、モアレが抑制された良好な表示性能が期待できる。
【００７６】
なお本実施の形態9においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1、L2＝35μm、L3＝45μm、L4＝85μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μmとしたが、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2≦60μm、20μm≦L3≦70μm、40μm≦L4≦｛0.3P−（L1＋L2＋L3）｝μm、50μm≦S1≦150μm、40μm≦S2≦140μm、30μm≦S3≦130μm、10μm≦Wsb≦80μmの範囲であっても同様の効果が得られることが分かっている。
＜実施の形態10＞
図20に、本実施の形態10のPDPの隔壁30に沿った部分断面図を示す（当図では放電空間38の紙面奥側が隔壁30となる）。本実施の形態10の表示電極パターンは実施の形態9と同様であるが、当図に示すように、ライン部22d、23dの主放電ギャップG側と反対側に、前記ライン部の長手方向に沿って、補助隔壁（第二隔壁）34を設けたことを特徴とする。この補助隔壁34は、一対の表示電極22、23を区切るように、かつ、隔壁（第一隔壁）30と直交してマトリクスを形成するように配設されている。
【００７７】
本実施の形態10では、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1、L2＝35μm、L3＝45μm、L4＝85μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μm、隔壁高さH＝110μm、補助隔壁高さh＝60μm、補助隔壁頂部幅Walt＝60μm、補助隔壁底部幅Walb＝100μmとしている。
【００７８】
このような構成によれば、実施の形態9の効果に加え、以下の効果も奏される。
表3に、本実施の形態10のPDPにおいて、Ipg（y方向で隣接する2つの各セル間で隣り合うライン部22d、23d間の距離）を60μm〜360μmに変化させた場合、および補助隔壁の有無とクロストークによる誤放電の有無に関する各データを示す。
【００７９】
【表３】
0003670971.tif 000004
【００８０】
この表3から明らかなように、補助隔壁34が無い場合には、Ipgが約300μm以下になると、クロストークに起因する誤放電が発生しやすい。これはPDP駆動時において、表示画面のザラツキ感やチラツキの原因となる。一方、本実施の形態10では、補助隔壁34によってIpgが120μm程度まで小さくてもクロストーク等の誤放電が発生せず、良好な表示性能が得られることが分かる。これは、放電にかかるプラズマによって発生した荷電粒子等のプライミング粒子や真空紫外域での共鳴線が補助隔壁34によって放電セル周辺部から隣接セルへ拡散することが抑制されたためである。
【００８１】
ここで、補助隔壁34の高さh（図20を参照）を増加するとクロストークの抑制効果は増すが、あまり隔壁30の高さHと同様程度まで高めると、製造工程時に良好に放電空間38内を脱気して放電ガスを注入することができなくなる。このため、補助隔壁34の高さhは、隔壁30の高さHより10μm以上低いことが望ましい。具体的には、50μm以上120μm以下の範囲とするのが望ましい。
【００８２】
さらに、補助隔壁34の頂部幅Waltおよび底部幅Walbとしては、あまり広く取ると放電規模を低下させてしまうため、具体的には特に30μm以上300μm以下の幅が望ましい。
なお本実施の形態10においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1、L2＝35μm、L3＝45μm、L4＝85μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μmとしたが、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2≦60μm、20μm≦L3≦70μm、20μm≦L4≦｛0.3P−（L1＋L2＋L3）｝μm、50μm≦S1≦150μm、40μm≦S2≦140μm、30μm≦S3≦130μm、10μm≦Wsb≦80μm、50μm≦Walt≦450μm、60μm≦h≦H−10μmの範囲であっても同様の効果が得られることが分かっている。
【００８３】
また、この補助隔壁34は、他の実施の形態に適用してもよい。
＜実施の形態11＞
11-1.表示電極の構成
図21に本実施の形態11の表示電極の上面図を示す。本実施の形態11では、一対の表示電極22、23をそれぞれ4本のライン部22a〜22d、23a〜23dで構成し、このうちライン部22d、23dを幅広にし、各電極ギャップS1〜S3を一定にしている。さらに本実施の形態11の最大の特徴として、各ライン部22a〜22d、23a〜23dを電気的に接続するショートバー22Sbg、23Sbgを、緑色を表示する放電セル（Gセル）内に配置したことを特徴とする。ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、電極間隔S（S1〜S3）＝70μm、ショートバー線幅Wsb＝40μmとしている。
【００８４】
11-2.実施の形態11の効果
以上の構成によれば、実施の形態1とほぼ同様の効果が得られるほか、以下の効果も奏される。
すなわち図22は、本実施の形態11のPDPにおける、駆動電圧波形と放電電流波形の時間変化を示すグラフである。この図から明らかなように、本実施の形態11による構成の電極構造では放電電流波形が単一ピークであるため、1回の駆動パルスにおける放電発光が1μｓ以内に終了し、尚かつ、駆動パルスが立ち上がってから放電電流が最大値を示すまでの時間即ち放電遅れ時間が約0.2μｓ程度と短く、2〜3μｓ程度での高速駆動が可能である。
【００８５】
次に表4は、本実施の形態11のPDPにおける、R、G、B各セルの最小維持電圧Vsusminのショートバー依存性を示すデータである。
【００８６】
【表４】
0003670971.tif 000005
【００８７】
この表から明らかなように、ショートバーがセル内に無いPDPでは、R、G、B各セルのVsusminが異なる。ここで、パネル全体での最小印加電圧は最も電圧値の高いGセルのVsusmin以上に設定するので、各セルごとにVsusminが異なると、駆動マージンの下限が上昇するが、そのために駆動電圧の設定マージンが狭くなる。
【００８８】
これに対し本実施の形態11では、Gセル内にショートバー22Sbg、23Sbgを設けることによって、Vsusminを10V程度低下することが可能になっている。これにより、R、G、B間でのVsusminのバラツキが小さくなり、印加電圧の設定値を低下させて駆動電圧マージンを拡大することが可能となった。これは、Gセルに設けたショートバーによって、この部分での表示電極22、23の面積が増加し、Gセルに蓄積される壁電荷量が増加して、放電開始電圧が低減されたことによるものと考えられる。
【００８９】
なお本実施の形態1においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、電極間隔S1〜S3＝70μm、ショートバー線幅Wsb＝40μmとしたが、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2、L3≦60μm、L1≦L4≦3L1、50μm≦S≦140μm、10μm≦Wsb≦100μmの範囲であっても同様の効果が得られることが分かっている。
【００９０】
＜実施の形態12＞
図23に本実施の形態12の表示電極の上面図を示す。本実施の形態12は、一対の表示電極22、23をそれぞれ4本のライン部22a〜22d、23a〜23dで構成し、このうちライン部22d、23dを幅広にし、各電極ギャップS1〜S3を主放電ギャップGから遠ざかるほど狭くしている。さらに、各ライン部22a〜22d、23a〜23dを電気的に接続するショートバー22Sbg、22ｓbｒ、23Sbg、23ｓbｒを、緑色を表示するセル（Gセル）内と、赤色を表示するセル（Rセル）内に配置したことを特徴とする。ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmである。
【００９１】
このような構成は、発光効率の向上に加え、以下の効果も奏するようになされたものである。
すなわち、R、G、B各セルを備えるPDPでは、一般的にR、G、B各セルのTｓが互いに異なっているため、書き込み期間におけるアドレス放電時の放電遅れ時間も異なる。特に、Rセル及びGセルのTｓが大きいため、これらのセルにおけるアドレス放電の確率が若干低く、書き込み不良が比較的発生し易い性質がある。このことは、PDP駆動時においてチラツキ等を発生し画質を低下させる原因となっている。
【００９２】
これを改善する方法として、書き込みパルス電圧を上昇させてTｓを減少させて書き込み時の放電確率を向上させる方法があるが、データドライバー回路の消費電力が増加し、消費電力を増加させてしまうという大きな問題を生じてしまう。
これに対して本実施の形態12は、発光効率の改善とともに、上記問題に対しても解決手段となる。すなわちRセル及びGセル内にショートバーを設け、これらのセルで部分的に電極面積を増加させて静電容量を増やし、Tｓの短期化を図る。これによって、従来に比べてアドレス放電時の放電確率が1桁程度向上し、チラツキ等のアドレス不良による画質劣化が改善される。また、従来より低いアドレス放電電圧（Vdata）でも良好な表示性能が得られるため、駆動電圧マージンを拡大させることも可能となっている。
【００９３】
ここで表5は、本実施の形態2による構成のPDPにおける、R、G、B各セルの統計遅れ時間Tｓのショートバー依存性を示す。
【００９４】
【表５】
0003670971.tif 000006
【００９５】
この表5から明らかなように、すなわち、ショートバーがセル内に無いPDPでは、R、G、B各セルのTｓが互いに異なるため、書き込み期間におけるアドレス放電時の放電遅れ時間も異なる。一方、本実施の形態2による電極構造を用いたPDPは、ショートバーをRセル及びGセル内に配置することによって、統計遅れ時間が改善され、放電確率のバラツキが抑制されており、優れた表示性能のPDPが実現可能になっていることがわかる。
【００９６】
なお本実施の形態12においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmとしたが、本願発明はこれに限定するものではなく、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2、L3≦60μm、L1≦L4≦3L1、50≦S1≦150μm、40μm≦S2≦140μm、30μm≦S3≦130μm、10μm≦Wsb≦100μmの範囲であっても同様の効果が得られることが分かっている。
【００９７】
＜実施の形態13＞
図24に本実施の形態13の表示電極の上面図を示す。実施の形態12との違いは、ショートバー22ｓbb、23ｓbbを青色を表示するセル（Bセル）内のみに配置したことである。ここでは一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmに設定している。
【００９８】
このような構成は、発光効率の向上に加え、以下の効果をも奏するようになされたものである。
従来のPDPにおいては、一般にR、G、B各セルの輝度のバランスが取りにくく、パネルの色温度が5000〜7000K程度にとどまっている。このパネルの色温度を11000K程度にまで向上させる為には、例えばPDP駆動時のGセルやRセルの輝度を落としてBセルの輝度・色度に合わせることによりホワイトバランスを取る方法がなされているが、ディスプレイの表示輝度が低下するという大きな問題がある。
【００９９】
これに対して本実施の形態13は、発光効率の改善とともに、上記問題に対しても構成されている。すなわち、Bセル内にショートバー22ｓbb、23ｓbbを設けることによって、Bセルにおける電極面積を増加させ、G、Rセルに対する相対輝度を向上させている。このため、従来のようにディスプレイの表示輝度を損なうことなくパネルの色温度を改善することができる。
【０１００】
ここで表3は、本実施の形態3による構成のPDPにおける、白色表示時の色温度のショートバー依存性を示す。
【０１０１】
【表６】
0003670971.tif 000007
【０１０２】
この表から明らかなように、本実施の形態13のPDPは、Bセル内に配置したショートバー22ｓbb、23ｓbbによって、色温度が9500〜13000Kと非常に高いPDPを実現することができる。
なお本実施の形態13においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmとしたが、本実施の形態13はこれに限定するものではなく、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2、L3≦60μm、L1≦L4≦3L1、50≦S1≦150μm、40μm≦S2≦140μm、30μm≦S3≦130μm、10μm≦Wsb≦100μmの範囲であっても同様の効果が得られることが分かっている。
【０１０３】
＜実施の形態14＞
図25に本実施の形態14の表示電極の上面図を示す。実施の形態12との違いは、ショートバー22ｓbをスキャン電極22のみに配置したことである。ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmに設定している。
【０１０４】
ここで、ショートバー22ｓbはR、G、B各セルのいずれのスキャン電極22に設けてもよい。本実施の形態14では、全てのセルにショートバー22ｓbを設けている。
このような構成は、発光効率の向上に加え、以下の効果をも奏するようになされたものである。
【０１０５】
すなわち、一般にPDPにおいては、特定の発光画素を選択する書き込み期間に先立って、パネル内の全ての放電セルの壁電荷の状態を均一にするための初期化放電を少なくとも1フィールドに1回以上行う必要がある。この初期化の際、パネル内の全放電セルが一斉に発光（初期化発光）するため、駆動時にパネルで黒色を表示しても正確に再現されず（すなわち完全な非点灯状態ではないため）、コントラスト比が優れない原因となっていた。このため、従来のPDPでは、例えばコントラストが500：1程度であった。
【０１０６】
これに対し本実施の形態14のPDPでは、スキャン電極22に設けたショートバー22ｓbによってスキャン電極22の面積が増加し、当該スキャン電極22に蓄積される壁電荷量が増加する。これにより壁電圧が増加して放電開始電圧が低下するので、初期化放電時のパネル投入電力が低下し、このときのコントラストが向上して優れた表示性能を発揮することが可能となっている。
【０１０７】
表7は、本実施の形態14による構成のPDPにおける、初期化電圧（Vset）およびコントラストのショートバー依存性を示す。
【０１０８】
【表７】
0003670971.tif 000008
【０１０９】
この表から明らかなように、ショートバーの無い比較例に比べ、ショートバーをスキャン電極に設けたPDP（実施の形態14）では、Vsetが低下しているのが分かる。また、これによってコントラストが従来の2倍に改善されているのが分かる。
なお本実施の形態14においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmとしたが、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2、L3≦60μm、L1≦L4≦3L1、50μm≦S1≦150μm、40μm≦S2≦140μm、30μm≦S3≦130μm、10μm≦Wsb≦100μmの範囲であっても同様の効果が得られることが分かっている。
【０１１０】
＜実施の形態15＞
図26に本実施の形態15による表示電極の上面図を示す。実施の形態14との違いは、ショートバー22ｓbを、スキャン電極22の中央（ライン部22b、22cの間）に配置したことである。ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmに設定している。
【０１１１】
このような構成においても、上記実施の形態14とほぼ同様の効果が奏されるほか、以下の効果が得られる。
すなわち、ショートバー22ｓbをスキャン電極22の中央部に設けたことによって、セル内における発光輝度分布が最も高い主放電ギャップG付近のセル開口率を維持しつつ、比較的広い電極面積を確保できる。したがって、本実施の形態15によれば、単純な複数ライン構造の表示電極よりも、良好なパネル輝度が確保される。
【０１１２】
表8は、本実施の形態5による構成のPDPにおける、データ電圧（Vdata）のショートバー依存性を示す。
【０１１３】
【表８】
0003670971.tif 000009
【０１１４】
この表から明らかなように、ショートバーショートバー22ｓbを設けたセルでは、初期化電圧（Vset）の低減化に成功している。
一般に駆動時のアドレス放電電圧のパルスには、200〜400V/μｓ程度の立ち上がり速度が必要とされる。アドレス放電にかかる無効電力WLdは、
WLd＝Cp・Vdata2・f
（Vdata：アドレス放電電圧、Cp：パネル静電容量、f：書き込み周波数）
で表され、データ電圧の2乗に比例する。本実施の形態15では、アドレス放電電圧を従来より2割ほど削減でき、結果的に無効電力WLdは従来より36％程度まで低下させることができる。
【０１１５】
なお、本実施の形態15においては、一例として画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmとしたが、本願発明はこれに限定するものではなく、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2、L3≦60μm、L1≦L4≦3L1、50μm≦S1≦150μm、40μm≦S2≦140μm、30μm≦S3≦130μm、10μm≦Wsb≦100μmの範囲であっても同様の効果が得られることが分かっている。
【０１１６】
なお、本実施の形態15ではショートバー22ｓbをスキャン電極22の中央（ライン部22b、22cの間）に設ける例を示したが、これ以外に例えばライン部22c、22dの間に設けてもよい。
＜実施の形態16＞
図27に本実施の形態16の表示電極の上面図を示す。実施の形態15との違いは、ショートバー22ｓbを、スキャン電極22のライン部22a、22bの間のみに配置したことである。ここでは一例として、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmとしている。
【０１１７】
このような構成においても、上記実施の形態14とほぼ同様の効果が奏されるほか、以下の効果が得られる。
すなわち本実施の形態16では、ショートバー22ｓbをライン部22a、22bの間に配置したことによって、主放電ギャップG付近の壁電荷量或いは壁電圧が増加され、Vset、Vdataが低下して初期化放電やアドレス放電が容易に発生するようになっている。また、Vset及びVdataの低下にともない、初期化不良或いはアドレス不良が改善されるので駆動マージンが広がり、Vsusも低減できる。このようなことから、良好にパネルの消費電力を抑えることが可能となる。
【０１１８】
ここで表9は、本実施の形態16のPDPにおける、Vset、Vsus、Vdataのショートバー依存性を示す。
【０１１９】
【表９】
0003670971.tif 000010
【０１２０】
この表から明らかなように、ショートバーの無い電極構造のパネルに比べてショートバーをスキャン電極の主放電ギャップ側に設けたパネルでは、Vset、Vsus、Vdataの何れも駆動電圧の低減に成功している。
なお本実施の形態16においては、放電セルの各部分の寸法を、画素ピッチP＝1.08mm、主放電ギャップG＝80μm、電極幅L1〜L3＝40μm、L4＝80μm、第1電極ギャップS1＝90μm、第2電極ギャップS2＝70μm、第3電極ギャップS3＝50μm、ショートバー線幅Wsb＝40μmとしたが、本願発明はこれに限定するものではなく、0.5mm≦P≦1.4mm、60μm≦G≦140μm、10μm≦L1、L2、L3≦60μm、L1≦L4≦3L1、50μm≦S1≦150μm、40μm≦S2≦140μm、30μm≦S3≦130μm、10μm≦Wsb≦100μmの範囲であっても同様の効果が得られることが分かっている。
【０１２１】
また、本実施の形態16においては、ショートバー22ｓbをR、G、B各色すべてのセルに設け、かつR、G、B各セルに対応するショートバーの面積SbR、SbG、SbBをSbB≦SbR≦SbGとすると、R、G各セルの壁電荷がBセルの壁電荷に対して増加し、アドレス放電時のTｓが減少して、R、G、B、各セル間の放電遅れの差が低減されるといった効果が得られるので望ましい。
【０１２２】
＜実施の形態17＞
17-1.表示電極の構成
図28に本実施の形態17の表示電極の上面図を示す。本実施の形態17の特徴は、上記した実施の形態1〜16とは大きく異なっている。すなわち、ここでは表示電極22（23）を、ライン部221（231）と、これに電気的に接続しつつ主放電ギャップG側に設けられた内側突出部222（232）とから構成している。内側突出部222、232は、互いに上底を平行に対向させた中抜きの台形状パターンとしている。ここでは一例として、画素ピッチP＝1.08mm、電極長L＝0.37mm、Wf＝220μmとした。また、表示電極22、23のライン抵抗を低下させる為、内側突出部の線幅W2≦ライン部幅W1としている。
【０１２３】
このような表示電極のパターンは、PDP駆動時の放電電流波形ピークが単一になるようにし、かつ、優れた発光効率が得られるように設定したものである。
17-2.実施の形態の効果
以上の構成によっても、実施の形態1とほぼ同様の効果が得られる。すなわち、放電開始時には比較的細い（電極面積の小さい）突出部222、232において、少ない静電容量で放電を開始でき、その後はライン部221、231のギャップにまで放電規模を拡大することができる。このように放電開始電圧を抑えることができ、良好な省電化が期待できる。
【０１２４】
また、これに加えて表示電極22、23で発生する放電の電流波形が単一ピークであるため、1回の駆動パルスにおける放電発光が1μｓ以内に終了する。これに加え、駆動パルスが立ち上がってから放電電流が最大値を示すまでの時間（すなわち放電遅れ時間）が約0.2μｓ程度と短いので、数μｓ程度での高速駆動が可能であり、高い描画性能が期待できる。
【０１２５】
ここで図29は、本実施の形態17のPDPにおける、W1＝W2としたときの表示電極の面積と輝度の関係を示している。この図から明らかなように、電極幅が40μm以下では表示電極の面積が減少し、放電電流が減少するために輝度が減少する。逆に、電極幅が80μm以上では表示電極面積が増加して、開口率が減少するために輝度が減少する。このようなことから、本実施の形態17では、電極幅（ライン部と内側突出部の各幅）が40〜80μmの範囲において、パネル輝度が極大となる。
【０１２６】
一方、発光効率は当図において、各点と原点を結ぶ直線の傾きで表されている。当図によれば、発光効率のためには電極幅は細い方がよいと言える。このため、実際の作製方法を考慮に入れると、電極幅はそれぞれ40≦W1≦80（μm）、10≦W2≦40（μm）とするのが好ましい。
なお本実施の形態17においては、放電セルの各部分の寸法は、画素ピッチP＝1.08mm、隔壁間隔を画素ピッチPの3分の1、電極長L＝0.37mm、Wf＝220μmとしたが、本願発明はこれに限定するものではなく、0.9mm≦P≦1.4mm、0.05mm≦L＜0.4mm、0.08mm≦Wf≦0.4の範囲であっても同様の効果が得られる。
【０１２７】
また、突出部222、232のy方向側面部を隔壁30に近い位置に配置すると、隔壁30近くの蛍光体層31〜33の壁電荷を利用して放電規模が大きくなるので望ましい。これは以下の実施の形態18〜24のいずれに適用してもよい。
＜実施の形態18＞
図30に本実施の形態18による表示電極の上面図を示す。実施の形態17との違いは、突出部222、232が中空の長方形状パターンとされていることである。このとき、電極線幅は、実施の形態17と同様の目的でW2≦W1に設定している。
【０１２８】
このような構成によれば、ほぼ実施の形態17と同様の効果が奏されるほか、以下の効果が得られる。
図31は、本実施の形態18のPDPにおける、W1＝W2としたときの電極面積と輝度の関係である。この図から明らかなように、電極幅が40μm以下ではと電極面積が減少し、放電電流が減少するために輝度が減少し、逆に電極幅が70μm以上では電極面積の増加により開口率が減少するために輝度が減少する。このため実施の形態18では、電極幅が50〜80μmの範囲において輝度が極大となる。一方の発光効率は、当図においては各点と原点を結ぶ曲線の傾きで表されるため、電極幅は細い方が良いことがわかる。これの実際の作製条件を鑑みて整理すると、電極幅はそれぞれ40≦W1≦70（μm）、10≦W2≦40（μm）が好ましい。
【０１２９】
また、本実施の形態18においては、一例として画素ピッチP＝1.08mm、隔壁間隔を画素ピッチPの3分の1、電極長L＝0.37mm、Wf＝220μmとしたが、本願発明はこれに限定するものではなく、0.9mm≦P≦1.4mm、0.05mm≦L＜0.4mm、0.08mm≦Wf≦0.4の範囲であっても同様の効果が得られる。
＜実施の形態19＞
図32a、図32bに本実施の形態19にかかる表示電極の上面図をそれぞれ示す。図32aは台形型突出部、図32bは三角形型突出部をそれぞれ有する表示電極22、23の構成を示している。これらの実施の形態19と実施の形態17との主な違いは、主放電ギャップGから遠ざかるに従って、突出部幅Ｗ2、Ｗ3の幅をこの順に細くした点にある。
【０１３０】
このような構成によっても、実施の形態17とほぼ同様の効果が奏されるほか、以下の効果も得られる。
すなわち、PDP駆動時において、幅広の突出部幅Ｗ2を有する突出部222部分で十分量の静電容量を確保することで、主放電ギャップG付近で円滑に放電を開始したのち、放電プラズマが放電電極（ここでは表示電極）の外側へ成長する性質を利用して、突出部幅Ｗ3を細くしても良好な放電規模が得られる。この細い突出部幅Ｗ3によって、放電プラズマを蛍光体が塗布された隔壁30付近にまで導かれ、プラズマ密度の低下が抑制される。これにより従来より放電に必要とされていた静電容量が少なくてすみ、PDPの消費電力が低減できる。
【０１３１】
ここで図33は、本実施の形態3による構成のPDPにおける、W1＝W2としたときの電極面積と輝度の関係を示している。この図から明らかなように、電極幅が50μm以下では電極面積が減少して放電電流が減少するために輝度が減少する。また、電極幅が120μm以上では電極面積が増加して開口率が減少するために輝度が減少する。このバランスを取るため、本実施の形態19では、電極幅が80〜120μmの範囲において輝度が極大となる。一方、発光効率は、各点と原点を結ぶ直線の傾きで表されるため、電極幅は細い方が良い。このため、電極幅はそれぞれ50≦W1≦100（μm）、10≦W2≦50（μm）が好ましい。また、Ｗ3については10≦W3≦40（μm）の範囲が望ましい。
【０１３２】
＜実施の形態20＞
図34a、図34bに本実施の形態20にかかる表示電極の上面図をそれぞれ示す。図34a、図34bに示すように、本実施の形態20の表示電極22、23は、ともにライン部221、231と、y方向を長手とする帯状の内側突出部222、232とを備えている。セル内において、1つの表示電極22（23）には、2つの内側突出部222（232）を形成している。ここでは、電極幅の関係をW2≦W1としており、上記実施の形態17と同様の効果を図っている。
【０１３３】
さらに本実施の形態20の特徴として、図34aに示す例では、2つの内側突出部222（232）の間のライン部221（231）幅Ｗ3が太くなっており、当該ライン部221（231）の電気抵抗値を低下させつつ、PDP駆動時における初期化発光を前記ライン部221（231）で遮蔽することによって、コントラスト比を向上できるようになっている。
【０１３４】
また図34bに示す例では、表示電極22、23に外側突出部223、233を形成している。これにより、PDP駆動時にライン部221、231より外側にまで放電規模を確保することができるようになっている。
図35は、本実施の形態20のPDPにおける、W1＝W2としたときの電極面積と輝度の関係を示している。この図から明らかなように、電極幅が40μm以下では電極面積が減少し、放電電流が減少するためにパネル輝度が低下する。逆に、電極幅が70μm以上では電極面積の増加によりセル開口率が減少し、パネル輝度が低下する。このバランスを取るため、本実施の形態20では、電極幅が40〜70μmの範囲において輝度が極大となるので望ましい。一方、発光効率は当図において、各点と原点を結ぶ直線の傾きで表されるため、電極幅は細い方が良い。このため、電極幅としては、それぞれ40≦W1≦70（μm）、10≦W2≦70（μm）が好ましい。
【０１３５】
続いて図36に、本実施の形態20におけるセルの輝度分布の試算結果を示す。輝度分布は、電極を分割し、分割された各部分の電極面積に比例して輝度の分布の積分値を分配し、それぞれの分布の重ねあわせをセル内部の輝度分布とし、セル開口部から可視光が取り出されるものとして試算を行った。
当図から明らかなように、プラズマ生成部分（放電開始部分）がセルの中心部（主放電ギャップG付近）に有り、セルの外側へ向かってプラズマが成長するため、セルの中心部分の輝度が高い。このため、帯状の内側突出部222、232を有する本実施の形態20では、プラズマ生成部分と成長部分の中央に沿ってセル開口部が確保されているため、良好なパネル輝度と発光効率が獲得されるようになっている。
【０１３６】
ここで、表10に実施の形態17と実施の形態20のPDPのパネル輝度と発光効率の比較を示す。
【０１３７】
【表１０】
0003670971.tif 000011
【０１３８】
当表から明らかなように、実施の形態20のPDPは、高輝度で優れたPDPを実現することができる。これは内側突出部222、232と外側突出部223、233を組み合わせて表示電極22、23を構成したためであると考えられる。
なお本実施の形態20においては、一例として画素ピッチP＝1.08mm、隔壁間隔を画素ピッチPの3分の1、電極長L＝0.37mm、内側突出部の合計幅Wf＝220μmとしたが、本願発明はこれに限定するものではなく、0.9mm≦P≦1.4mm、0.05mm≦L＜0.4mm、0.08mm≦Wf≦0.4の範囲であっても同様の効果が得られる。
【０１３９】
＜実施の形態21＞
図37a、図37bに、本実施の形態21の表示電極の上面図を示す。実施の形態17との違いは、内側突出部222、232の形状を中空の三角形状または中空の砲弾状とし、互いに対向する内側突出部222、232の頂点がずれるように、表示電極22、23の形状パターンをセル中心点に対して点対称に配置したことである。このように内側突出部222、232の頂点がずれるように配置すると、特にセルサイズが小さい場合に比較的大きな表示電極を形成することができる。また、放電プラズマの移動距離（拡大規模）が長くなる（大きくなる）ため、より多くの蛍光体表面を励起することが可能となり、パネル輝度の向上が期待できるといった利点がある。
【０１４０】
このような構成によっても実施の形態17とほぼ同様の効果が奏されるほか、以下の効果も期待できる。
図38は、本実施の形態21のPDPにおける、W1＝W2としたときの表示電極の面積とパネル輝度の関係を示している。この図から明らかなように、電極幅が50μm以下では電極面積が減少し、放電電流が減少するために輝度が減少し、逆に電極幅が80μm以上では電極面積の増加により開口率が減少するために輝度が減少する。このため、図6の電極パターンにおいては、電極幅が50〜80μmの範囲において輝度が極大となる。一方、発光効率は、各点と原点を結ぶ直線の傾きで表されるため、電極幅は細い方が良い。このため、電極幅はそれぞれ50≦W1≦80（μm）、10≦W2≦50（μm）が好ましい。
【０１４１】
次に、表11に実施形態17と実施の形態21のパネル輝度および発光効率の比較を示す。
【０１４２】
【表１１】
0003670971.tif 000012
【０１４３】
この表から明らかなように、本実施の形態21のPDPは、実施の形態17のPDP以上に優れた発光効率と高輝度を有していることがわかる。
なお実施の形態21においては、一例として画素ピッチP＝1.08mm、隔壁間隔を画素ピッチPの3分の1、電極長L＝0.37mm、Wf＝220μmとしたが、本願発明はこれに限定するものではなく、0.9mm≦P≦1.4mm、0.05mm≦L＜0.4mm、0.08mm≦Wf≦0.4の範囲であっても同様の効果が得られる。
【０１４４】
＜実施の形態22＞
22-1.表示電極の構成
図39a、図39bに本実施の形態22による表示電極の上面図を示す。本実施の形態22では、当図が示すように、まずサステイン電極23がライン部と突出部232a、232bで構成されており、これによってy方向上下に向かい、菱形（図39a）または変形六角形（図39b）の突出部が設けられている。そして、これら突出部232a、232bと対向するように、ライン部22a、22bで構成されるスキャン電極22が配設されている。このような構成により、本実施の形態22では、セル内に主放電ギャップが2箇所設けられている。当図において、ライン部22a、22b、231の幅Ｗ1は、突出部232a、232bの幅Ｗ2よりも細く形成されており、ライン部22a、22b、231での静電容量の低減が図られている。
【０１４５】
このような構成によれば、実施の形態17とほぼ同様の効果が得られるほか、以下の効果も奏される。
表12に実施形態17と実施の形態22における表示電極とパネル輝度等の性能比較データを示す。
【０１４６】
【表１２】
0003670971.tif 000013
【０１４７】
当表から明らかなように、実施の形態17に比べて実施の形態22ではパネル輝度および発光効率が高いことがわかる。維持放電はPDP駆動時において、主放電ギャップG付近から開始され、この主放電ギャップG付近の発光輝度が最も高いことが知られている。このため、主放電ギャップGを2箇所有する本実施の形態22では、優れたパネル輝度を発揮することができたものと考えられる。
【０１４８】
なお本実施の形態17においては、スキャン電極22のライン部22a、22bでサステイン電極23を挟む構成を示したが、これとは逆に、サステイン電極23をライン部23a、23bとして構成し、これにスキャン電極22を挟んで配設するようにしてもよい。
＜実施の形態23＞
図40a、図40bに本実施の形態23における表示電極の上面図を示す。実施の形態22との違いは、セル内にサステイン電極23を挟んでスキャン電極22のライン部22a、22bを設け、当該ライン部22a、22bからサステイン電極23に対向して中空台形状（図40a）あるいは中空三角状（図40b）の突出部222a、232aを設けることによって、セル内に2箇所の主放電ギャップGを確保している点である。
【０１４９】
このような構成は、以下の理由によりなされたものである。
すなわち、近年になって本願発明者らは、AC型PDPにおけるセル内の放電が発生する際のプラズマの成長過程を、Xe発光の時間空間分解測定等によって詳細に検討してきた。そして、同一プレート面上に形成された一対の表示電極22、23においては、放電にかかるプラズマは主放電ギャップGに面した陽極側の表示電極の側端部より発生し、陰極側の表示電極の側端部へ向かってグローが成長し、当該放電がセル内全体に広がることを見いだした。また、これとほぼ同時に、前記陽極側の表示電極上にも発光個所が生じ、その発光位置は、放電が持続している期間中において、ほぼ不変であることを観察した。
【０１５０】
本実施の形態23はこの性質を利用したものであり、維持放電を開始する2つの主放電ギャップGをセル内の中央部分に位置し、この2つの主放電ギャップGで生じた十分な輝度の放電が徐々に突出部222a、232aに沿ってライン部221a、231aにまで広がるようにしている。
このような構成によっても実施の形態17とほぼ同様の効果が得られるほか、以下の効果も奏される。
【０１５１】
表13に、実施の形態17、22、23の各PDPにおける表示性能比較（パネル輝度及び発光効率の比較）を示す。
【０１５２】
【表１３】
0003670971.tif 000014
【０１５３】
当表から明らかなように、他の実施の形態17および22に比べ、上記効果によって、本実施の形態23のパネル輝度および発光効率が最も優れているのが分かる。
なお本実施の形態23においては、実施の形態22と同様に、表示電極パターンをそのままにしてスキャン電極22とサステイン電極23とを入れ換えた構造としてもよい。
【０１５４】
＜実施の形態24＞
図41a、41bに、本実施の形態24の表示電極の上面図を示す。本実施の形態24の特徴は、表示電極22、23が、ライン部221、231と、y方向を長手方向とする帯状ライン状突出部（図41a）または、鉤状突出部（図41b）とで構成されていることである。これらの例では、図41aでは突出部222と232の最短距離が主放電ギャップGとなり、図41bでは突出部232の先端（突出部222）と突出部232（突出部222の先端）の最短距離がこれに相当する。
【０１５５】
このような構成によっても、実施の形態17と同様の効果が得られるほか、以下の効果も奏される。
すなわち、従来は、主放電ギャップGを大きく確保することによって発光効率を向上させる場合があるが、このためには一般に高い放電開始電圧が必要となる。この対策として、セル内の放電ガス圧を低下させるか、放電ガス中のXe濃度を低下させて放電開始電圧の抑制する方法があるが、これによればパネル輝度が低下してしまうため、発光効率が優れなくなる問題があった。
【０１５６】
これに対し、本実施の形態24aおよび24bでは、一対の表示電極22、23が形成する主放電ギャップGの領域（本実施の形態24aおよび24bでは突出部222、232のy方向に沿った側面）を広く確保することによって、ギャップ値が小さくても良好な発光効率が得られるようになっている。
次の表14に実施の形態17と実施の形態24aおよび24bによるPDPの性能比較データを示す。
【０１５７】
【表１４】
0003670971.tif 000015
【０１５８】
当表から明らかなように、実施の形態24aおよび24bでは、パネル輝度および発光効率のいずれも優れた性能を有していることが分かる。これは、y方向に沿って長い突出部222、232に十分な静電量が確保され、良好な放電規模と発光効率が確保されたためであると考えられる。
【０１５９】
【発明の効果】
以上のことから明らかなように、本発明は、対向して設けられた一対の基板間に、放電ガスが封入された複数のセルがマトリクス状に配され、前記一対の基板のうち、第一の基板の第二の基板に対向する面上に、主放電ギャップを介して配されたサステイン電極およびスキャン電極を一対としてなる複数の表示電極が、複数のセルにまたがる状態で配設されたガス放電パネルにおいて、前記サステイン電極および前記スキャン電極は、それぞれ前記マトリクスの行方向に延伸された複数本のライン部から構成されており、一対のサステイン電極およびスキャン電極で最も隣接するライン部同士の間隙を主放電ギャップ、サステイン電極およびスキャン電極を構成する各ライン部同士の間隙をライン部ギャップとするとき、前記主放電ギャップと前記ライン部ギャップは、主放電ギャップがライン部ギャップより大きくなるように、且つ、駆動時において、前記表示電極の放電電流波形のピークが単一になるように設定されているので、消費電力を低減しながら、単一の放電電流ピーク波形を確保することによって、優れた発光効率の獲得と高速駆動が可能となっている。
【図面の簡単な説明】
【図１】実施の形態1の表示電極の上面図である。
【図２】駆動電圧波形と放電電流波形の時間変化の関係を示す波形図である。
【図３】点灯電圧（駆動電圧）と、主放電ギャップGと電極間隔S（＝S1＝S2）の差S−Gの関係により表された放電電流ピーク回数の関係を示すグラフである。
【図４】実施の形態2にかかる表示電極パターンの上面図である。
【図５】実施の形態2のPDPにおける主放電ギャップG、第1電極ギャップS1、第2電極ギャップS2と放電電流ピーク数の関係を示すグラフである。
【図６】実施の形態3にかかる表示電極の上面図である。
【図７】実施の形態3のPDPにおける、主放電ギャップG、平均電極間隔Saｖe、各電極間隔差△Sと放電電流ピーク数の関係を示すグラフである。
【図８】実施の形態2および3の性能比較図である。
【図９】実施の形態4にかかる表示電極の上面図である。
【図１０】実施の形態4のPDPにおける放電発光波形の一例を示すグラフである。
【図１１】実施の形態5にかかる表示電極の上面図である。
【図１２】実施の形態5による構成のPDPにおける、主放電ギャップGに対する第1電極ギャップS1比（S1/G）と、電極ギャップ比率（α=Sn+1/Sn）にかかる放電電流ピーク回数の関係を示すグラフである。
【図１３】実施の形態6にかかる表示電極の上面図である。
【図１４】実施の形態6のPDPにおける、駆動電圧波形と放電電流波形の時間変化の関係を示すグラフである。
【図１５】実施の形態8の表示電極の上面図を示す図である。
【図１６】実施の形態6および7のPDPにおける電力−輝度曲線を示すグラフである。
【図１７】実施の形態8の表示電極の上面図を示す図である。
【図１８】実施の形態8のPDPにおいて、L4を変化させた場合の黒比率と明所コントラストの関係を示すグラフである。
【図１９】実施の形態9の表示電極の上面図を示す図である。
【図２０】実施の形態10のPDPの隔壁30に沿った部分断面図を示す図である。
【図２１】実施の形態11の表示電極の上面図を示す図である。
【図２２】実施の形態11のPDPにおける、駆動電圧波形と放電電流波形の時間変化を示すグラフである。
【図２３】実施の形態12の表示電極の上面図を示す図である。
【図２４】実施の形態13の表示電極の上面図を示す図である。
【図２５】実施の形態14の表示電極の上面図を示す図である。
【図２６】実施の形態15の表示電極の上面図を示す図である。
【図２７】実施の形態16の表示電極の上面図を示す図である。
【図２８】実施の形態17の表示電極の上面図を示す図である。
【図２９】実施の形態17のPDPにおける、W1＝W2としたときの表示電極の面積と輝度の関係を示すグラフである。
【図３０】実施の形態18による表示電極の上面図を示す図である。
【図３１】実施の形態18のPDPにおける、W1＝W2としたときの電極面積と輝度の関係を示すグラフである。
【図３２】実施の形態19の表示電極の上面図を示す図である。
【図３３】実施の形態19のPDPにおける、W1＝W2としたときの電極面積と輝度の関係を示すグラフである。
【図３４】実施の形態20の表示電極の上面図を示す図である。
【図３５】実施の形態20のPDPにおける、W1＝W2としたときの電極面積と輝度の関係を示すグラフである。
【図３６】実施の形態20におけるセルの輝度分布の試算結果を示すグラフである。
【図３７】実施の形態21の表示電極の上面図を示す図である。
【図３８】実施の形態21のPDPにおける、W1＝W2としたときの表示電極の面積とパネル輝度の関係を示すグラフである。
【図３９】実施の形態22の表示電極の上面図を示す図である。
【図４０】実施の形態23の表示電極の上面図を示す図である。
【図４１】実施の形態24の表示電極の上面図を示す図である。
【図４２】一般的な交流面放電型PDPの主要構成を示す部分的な断面斜視図である。
【図４３】  PDPの複数対の表示電極22、23（N行）と複数のアドレス電極28（M行）が形成するマトリックスを示すグラフである。
【図４４】従来のPDPを用いた画像表示装置のブロック概念図である。
【図４５】  PDPの各電極（スキャン電極、サステイン電極、アドレス電極）にそれぞれ印加する駆動波形の一例を示す。
【図４６】従来の交流駆動型PDPにおいて、各色256階調を表現する場合のサブフィールドの分割方法を示す図である。
【符号の説明】
22    表示電極（スキャン電極）
22a〜22d、23a〜23d、221、231    ライン部
22sb、22sbg、22sbr、22sbb、23sb、23sbg、23sbr、23sbb、22sb1〜22sb3、23sb1〜23sb3    ショートバー
23    表示電極（サステイン電極）
28    アドレス電極
30    隔壁
34    補助隔壁
222、232、222a、222b、232a、232b    内側突出部
223、233    外側突出部
【図１】
0003670971.tif 000016
【図２】
0003670971.tif 000017
【図３】
0003670971.tif 000018
【図４】
0003670971.tif 000019
【図５】
0003670971.tif 000020
【図６】
0003670971.tif 000021
【図７】
0003670971.tif 000022
【図８】
0003670971.tif 000023
【図９】
0003670971.tif 000024
【図１０】
0003670971.tif 000025
【図１１】
0003670971.tif 000026
【図１２】
0003670971.tif 000027
【図１３】
0003670971.tif 000028
【図１４】
0003670971.tif 000029
【図１５】
0003670971.tif 000030
【図１６】
0003670971.tif 000031
【図１７】
0003670971.tif 000032
【図１８】
0003670971.tif 000033
【図１９】
0003670971.tif 000034
【図２０】
0003670971.tif 000035
【図２１】
0003670971.tif 000036
【図２２】
0003670971.tif 000037
【図２３】
0003670971.tif 000038
【図２４】
0003670971.tif 000039
【図２５】
0003670971.tif 000040
【図２６】
0003670971.tif 000041
【図２７】
0003670971.tif 000042
【図２８】
0003670971.tif 000043
【図２９】
0003670971.tif 000044
【図３０】
0003670971.tif 000045
【図３１】
0003670971.tif 000046
【図３２】
0003670971.tif 000047
【図３３】
0003670971.tif 000048
【図３４】
0003670971.tif 000049
【図３５】
0003670971.tif 000050
【図３６】
0003670971.tif 000051
【図３７】
0003670971.tif 000052
【図３８】
0003670971.tif 000053
【図３９】
0003670971.tif 000054
【図４０】
0003670971.tif 000055
【図４１】
0003670971.tif 000056
【図４２】
0003670971.tif 000057
【図４３】
0003670971.tif 000058
【図４４】
0003670971.tif 000059
【図４５】
0003670971.tif 000060
【図４６】
0003670971.tif 000061