(57)【特許請求の範囲】
【請求項１】
底部を形成する下側部分および側壁を形成する上側部分によって画定されている孔部と、
前記孔部に成膜されている金属−絶縁体−金属（ＭＩＭ）キャパシタと
を備え、
前記ＭＩＭキャパシタは、
前記孔部内に成膜されている第１の導電層と、
前記第１の導電層上に成膜されている電気絶縁層と、
前記電気絶縁層上に成膜されている第２の導電層と
を有し、
前記第１の導電層と前記第２の導電層とは、異なる材料であり、
前記第１の導電層の上面が、前記第２の導電層の上面とは異なる高さに配されるように、前記第１の導電層または前記第２の導電層をリセスする選択的エッチングを続いて行うために、前記ＭＩＭキャパシタの上側部分は除去されて、前記第１の導電層および前記第２の導電層の上面を露出させる、
埋め込み型メモリデバイス。
【請求項２】
前記第１の導電層の前記上面は、前記第２の導電層の前記上面に対して横方向に配され、前記第２の導電層の前記上面よりも下方に位置しない、又は前記第２の導電層の前記上面よりも上方に位置しない、
請求項１に記載の埋め込み型メモリデバイス。
【請求項３】
前記第１の導電層は、窒化チタン（ＴｉＮ）を含み、前記第２の導電層は、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）を含む、
請求項１又は請求項２に記載の埋め込み型メモリデバイス。
【請求項４】
前記第２の導電層は、ＴｉＮを含み、前記第１の導電層は、ＴａまたはＴａＮを含む、
請求項１又は請求項２に記載の埋め込み型メモリデバイス。
【請求項５】
前記第１の導電層及び前記第２の導電層がお互いに隔離され、前記第１の導電層及び前記第２の導電層の間で漏れ電流経路が形成されないようにするべく前記第１の導電層の前記上面が前記第２の導電層の前記上面と異なる高さに配される、
請求項１から請求項４までの何れか一項に記載の埋め込み型メモリデバイス。
【請求項６】
前記ＭＩＭキャパシタの前記上側部分を除去する前に、前記第２の導電層上に成膜される伝導性材料をさらに備える、
請求項１から請求項５までの何れか一項に記載の埋め込み型メモリデバイス。
【請求項７】
埋め込み型ＭＩＭキャパシタを形成する方法であって、
底部を形成している下側部分および側壁を形成している上側部分によって画定される孔部を形成する段階と、
前記孔部内に第１の導電層を成膜する段階と、
前記第１の導電層上に電気絶縁層を成膜する段階と、
前記電気絶縁層上に第２の導電層を成膜する段階と、
前記ＭＩＭキャパシタの上側部分を除去して、前記第１の導電層および前記第２の導電層の上面を露出させる段階と、
前記第１の導電層に選択的エッチングを行って、前記第１の導電層をリセスする段階と、
を備え、
前記第１の導電層と前記第２の導電層とは、異なる材料であり、
前記第１の導電層に選択的エッチングを行って、前記第１の導電層をリセスする段階は、前記第２の導電層の露出部分をエッチングすることなく、前記第１の導電層をリセスする選択的ウェットエッチングを実施する段階を含む、
方法。
【請求項８】
前記第１の導電層の前記上面は、前記第２の導電層の前記上面と異なる高さに配される、
請求項７に記載の方法。
【請求項９】
前記第１の導電層は、窒化チタン（ＴｉＮ）を含み、前記第２の導電層は、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）を含む、
請求項７又は請求項８に記載の方法。
【請求項１０】
前記第２の導電層は、ＴｉＮを含み、前記第１の導電層は、ＴａまたはＴａＮを含む、
請求項７又は請求項８に記載の方法。
【請求項１１】
前記ＭＩＭキャパシタの前記上側部分を除去する前に、前記第２の導電層上に伝導性材料を成膜する段階をさらに備える、
請求項７から請求項１０までの何れか一項に記載の方法。
【請求項１２】
底部を形成する下側部分および側壁を形成する上側部分によって画定されている孔部と、
前記孔部に成膜されている金属−絶縁体−金属（ＭＩＭ）キャパシタと、
を備え、
前記孔部の前記上側部分は、斜面状の上側角部分を含み、
前記ＭＩＭキャパシタは、
前記孔部内に前記ＭＩＭキャパシタの下側電極層を形成する第１の導電層を有し、
前記第１の導電層は、前記孔部の前記斜面状の上側角部分の少なくとも一部には形成されていない、
埋め込み型メモリデバイス。
【請求項１３】
前記ＭＩＭキャパシタはさらに、
前記第１の導電層上に成膜されている電気絶縁層と、
前記電気絶縁層上に成膜されている第２の導電層と
を有する、
請求項１２に記載の埋め込み型メモリデバイス。
【請求項１４】
平坦化ＭＩＭキャパシタを形成するために前記ＭＩＭキャパシタの上側部分を除去する前に前記第２の導電層上に成膜される伝導性材料をさらに備え、
前記平坦化ＭＩＭキャパシタは、残りの前記第２の導電層から形成される上側電極層に対して凹になっており前記孔部の前記底部の側に位置する下側電極層を有する、
請求項１３に記載の埋め込み型メモリデバイス。
【請求項１５】
前記孔部の斜面領域が、前記第１の導電層の前記斜面状の上側角部分の上面と同一平面内に配される、
請求項１２から請求項１４までの何れか一項に記載の埋め込み型メモリデバイス。
【請求項１６】
金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法であって、
底部を形成している下側部分および側壁を形成している上側部分によって画定される孔部を形成する段階と、
前記孔部内に前記ＭＩＭキャパシタの下側電極層を形成するために、前記孔部内に第１の導電層を成膜する段階と、
を備え、
前記孔部の上側部分は、斜面状の上側角部分を含み、
前記第１の導電層を成膜する段階は、前記第１の導電層が、前記孔部の前記斜面状の上側角部分の少なくとも一部には形成されないように、前記第１の導電層を成膜する段階を含む、
方法。
【請求項１７】
前記第１の導電層上に電気絶縁層を成膜する段階と、
前記電気絶縁層上に第２の導電層を成膜する段階と、
をさらに備える、
請求項１６に記載の方法。
【請求項１８】
前記第２の導電層上に伝導性材料を成膜する段階と、
前記ＭＩＭキャパシタの上側部分を除去して平坦化ＭＩＭキャパシタを形成する段階と
をさらに備え、
前記平坦化ＭＩＭキャパシタは、残りの前記第２の導電層から形成される上側電極層に対して凹となっており前記孔部の前記底部の側に位置する前記下側電極層を有する、
請求項１７に記載の方法。
【請求項１９】
前記孔部の前記斜面状の上側角部分の上面の少なくとも一部は、
前記第１の導電層を含んでおらず、
前記第１の導電層の前記斜面状の上側角部分の上面と同一平面内に配される、
請求項１６から請求項１８までの何れか一項に記載の方法。
【請求項２０】
前記孔部の前記上側角部分の斜面領域を形成するために、前記第１の導電層の成膜前にスパッタリングを実行する段階をさらに備える、
請求項１６から請求項１９までの何れか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示で開示する実施形態は、概して金属−絶縁体−金属（ＭＩＭ）キャパシタに関し、より具体的には混載方式で当該キャパシタを製造するのに適切な方法に関する。
【背景技術】
【０００２】
メモリアクセス時間は、コンピュータシステムの性能を左右する重要な要因である。システム性能は通常、メモリおよびプロセッサを同じダイ上にまたは同じパッケージ内に配置することで高めることが可能であり、混載型ダイナミックランダムアクセスメモリ（混載ＤＲＡＭまたはｅＤＲＡＭ）はこのようなオンダイメモリ技術またはオンパッケージメモリ技術の一例である。キャパシタはｅＤＲＡＭのデータ格納素子であるので、ｅＤＲＡＭの製造時には埋め込み型キャパシタの形成が行なわれる。埋め込み型キャパシタは、サブトラクティブ方式金属パターニングを含むプロセスで形成される。従来、サブトラクティブ方式金属パターニングは、プラズマエッチングを含む多くの加工処理で行なわれている。プラズマエッチングは、非常に異方性が強い処理で、ウェハ表面およびプラズマ場に直交するように配向されている面から金属を綺麗に除去することが非常に難しい。
［先行技術文献］
［特許文献］
［特許文献１］米国特許出願公開第２００７／０２７５５３６号明細書
［特許文献２］米国特許第６，７５０，４９５号明細書
［特許文献３］米国特許第５，７８３，２８２号明細書
［特許文献４］米国特許第６，３６２，０１２号明細書
【図面の簡単な説明】
【０００３】
本発明の実施形態を、本発明を限定するためではなく、本発明を例示するものとして添付図面において図示する。図面は以下の通りである。
【図１】本開示の一実施形態に係る凹型電極を有する埋め込み型ＭＩＭキャパシタを形成する方法１００を説明するためのフローチャートである。
【図２】本開示の一実施形態に係る、ｅＤＲＡＭ等の埋め込み型メモリデバイス２００の孔部２３０を示す断面図である。
【図３Ａ】本開示の一実施形態に係る、埋め込み型メモリデバイス２００の孔部２３０に形成されるＭＩＭキャパシタ２７２を示す断面図である。
【図３Ｂ】本開示の一実施形態に係る製造プロセス中の別の時点における埋め込み型メモリデバイス２００を示す断面図である。
【図３Ｃ】本開示の一実施形態に係るＭＩＭキャパシタの導電性電極層を選択的エッチングで凹に形成した後の埋め込み型メモリデバイス２００を示す断面図である。
【図３Ｄ】本開示の一実施形態に係るＭＩＭキャパシタに到達するビアを形成した後の埋め込み型メモリデバイス２００を示す断面図である。
【図４】本開示の別の実施形態に係る凹型電極を備えるＭＩＭキャパシタを形成する方法４００を説明するためのフローチャートである。
【図５Ａ】本開示の一実施形態に係る、ｅＤＲＡＭ等の埋め込み型メモリデバイス５００の孔部５３０を示す断面図である。
【図５Ｂ】本開示の一実施形態に係る埋め込み型メモリデバイス５００の孔部５３０にＭＩＭキャパシタを形成する様子を示す断面図である。
【図５Ｃ】本開示の一実施形態に係る、製造中の別の時点における、埋め込み型メモリデバイス５００の孔部５３０にＭＩＭキャパシタを形成する様子を示す断面図である。
【図５Ｄ】本開示の一実施形態に係る、製造中の別の時点における、埋め込み型メモリデバイス５００の孔部５３０にＭＩＭキャパシタを形成する様子を示す断面図である。
【図６Ａ】本開示の一実施形態に係る孔部６３０に下側電極層を成膜した後の孔部６３０の一部分を示す断面図である。
【図６Ｂ】本開示の一実施形態に係る斜面領域６４２を示す拡大図である。
【発明を実施するための形態】
【０００４】
本開示の一実施形態によると、凹型電極を有するＭＩＭキャパシタを形成する方法は、孔部を形成する段階を備え、当該孔部は、当該孔部の底部を形成する下側部分と、当該孔部の側壁を形成する上側部分とによって画定される。当該方法は、孔部に下側電極層を成膜して、下側電極層上に電気絶縁層を成膜して、電気絶縁層上に上側電極層を成膜して、ＭＩＭキャパシタを形成する段階を備える。当該方法は、ＭＩＭキャパシタの上側部分を除去して下側電極層および上側電極層の上面を露出させた後に、下側電極層および上側電極層のうち一方を選択的にエッチングして、当該一方の電極層を凹に形成する段階を備える。この凹部によって、両電極を互いから分離させ、電極間で漏れ電流経路が発生する可能性を低減する。上述の方法は、ｅＤＲＡＭデバイスに適したＭＩＭキャパシタを生成するために用いられるとしてよい。
【０００５】
特定の実施形態によると、ＭＩＭキャパシタを製造する方法は、孔部を形成する段階を備え、当該孔部は、当該孔部の底部を形成する下側部分と、当該孔部の側壁を形成する上側部分とによって画定されている。この後、孔部内に凹型下側電極層を形成するために、孔部の上側角部分を斜面状にするような再スパッタリング比率で第１の導電層を孔部に成膜する。続いて、当該方法は、第１の導電層上に電気絶縁層を成膜して、第１の電気絶縁層上に第２の導電層（例えば、上側電極）を成膜する段階を備える。孔部の斜面状上側角部分は少なくとも一部が、第１の導電層を含んでいない。この方法では、キャパシタの電極間を分離するために、高エネルギーの金属イオンまたはアルゴンイオンをスパッタリングすることによって選択的成膜を実行する。
【０００６】
ｅＤＲＡＭのキャパシタはサブトラクティブ方式金属パターニングプロセスを用いて製造されると上述した。従来、サブトラクティブ方式金属パターニングはプラズマエッチングで行なわれている。プラズマエッチングは、非常に異方性が強い処理で、ウェハ表面およびプラズマ場に直交するように配向されている面から金属を綺麗に除去することが非常に難しい。また、サブトラクティブ方式金属パターニングでは、多数の加工処理を実行する必要がある。１つのやり方を挙げると、誘電性のフィーチャに下側電極層を成膜して、当該フィーチャにスピンオン膜を充填して、当該スピンオン膜の上部をプラズマエッチングして、下側電極層の露出部分をウェットエッチングして、当該スピンオン膜を除去して、誘電層を成膜して、上側電極を成膜して、ＭＩＭキャパシタを平坦化する。この方式では、パターンによって下側電極の高さにバラツキが出てしまうという問題があり、ＭＩＭキャパシタの容量に大きなバラツキが見られる要因となる。
【０００７】
本開示の実施形態は、ＭＩＭキャパシタを平坦化した後に電極のうち一方を凹に形成するために選択的エッチング法および化学物質を利用することによって、この問題を克服しているので、ｅＤＲＡＭ用キャパシタを効率的に製造することができる。本開示の他の実施形態は、下側電極を選択的成膜を用いて形成して凹型下側電極を形成することによって、この問題を克服している。本開示に係る凹型電極技術は、必要とする加工処理の数が少なく、パターンによって電極の高さが変動する問題もなく、電極の一方をどのように凹に形成するかを決定する場合に研磨のバラツキを考慮する必要がない。電極の高さのバラツキが小さく抑えられたことによって、凹型電極の高さが高くなり、容量が大きくなる。
【０００８】
本開示に係る凹型電極技術によれば、下側電極層、Ｈｉｇｈ−ｋ誘電体層および上側電極層が、間にウェット処理を挟むことなく、順次成膜される。本明細書で用いる場合、「Ｈｉｇｈ−ｋ」という表現は、誘電率ｋが二酸化シリコンの誘電率ｋよりも高い、つまり、約４よりも高い物質を意味する。ある実施形態によると、選択的エッチングによって、ＭＩＭキャパシタの平坦化が行なわれた後に、電極のうち一方を凹に形成する。この後に電極の凹部にＣＶＤ法で誘電体を充填することによって、上側電極と下側電極との間の分離性をロバストなものとする。このようにして得られるキャパシタは、欠陥の数が低減されており、表面積が大きくなり、収率および性能が改善される。
【０００９】
図１は、本開示の一実施形態に係る埋め込み型ＭＩＭキャパシタを形成する方法１００を説明するためのフローチャートである。一例として、方法１００は、埋め込み型メモリデバイスが構成され得る構造を形成するとしてよい。方法１００は、ブロック１０２において、底部を形成する下側部分および側壁を形成する上側部分によって画定される孔部を形成する。一実施形態によると、ブロック１０２において、上側部分は誘電材料を含み（例えば、孔部の側壁）、下側部分は少なくとも一部分が孔部の底部を画定している導電層を含む。方法１００は次に、ブロック１０４において、孔部に第１の導電層を成膜する。方法１００はそして、ブロック１０６において、第１の導電層上に電気絶縁層を成膜する。方法１００はさらに、ブロック１０８において、電気絶縁層上に第２の導電層を成膜する。その後、ブロック１１０において、第２の導電層上に伝導性材料を成膜する。伝導性材料によって孔部が充填される。
【００１０】
一実施形態によると、第１の導電層はキャパシタの底部電極を形成する。第２の導電層および伝導性材料によって、キャパシタの上部電極が形成される。この後、ブロック１１２において、ＭＩＭキャパシタの上側部分を除去して、第１の導電層および第２の導電層の上面を露出させる。一実施形態によると、キャパシタの上側部分は、エッチング等の標準的な半導体加工処理を用いて除去される。例えば、化学的機械的平坦化（ＣＭＰ）プロセスまたはプラズマエッチングプロセスを用いてエッチングを行なうとしてよい。エッチングは、誘電材料の上側部分に到達すると中止されるとしてよい。方法１００はさらに、ブロック１１４において、第１の導電層または第２の導電層を凹に形成するべく、第１の導電層または第２の導電層を選択的にエッチングする。
【００１１】
ある実施形態によると、選択的エッチングは、電気絶縁層または第２の導電層（例えば、上部電極）の露出部分を実質的にエッチングすることなく、第１の導電層（例えば、底部電極）を凹に形成する選択的ウェットエッチングを含む。別の実施形態によると、選択的ウェットエッチングは、電気絶縁層または第１の導電層の露出部分を実質的にエッチングすることなく、第２の導電層を凹に形成する。
【００１２】
図２は、本開示の一実施形態に係る、ｅＤＲＡＭ等の埋め込み型メモリデバイス２００の孔部２３０を示す断面図である。図２Ａに示すように、埋め込み型メモリデバイス２００は、導電層２１０と、電気絶縁層２１２と、電気絶縁層２１４と、エッチストップ層２１６および２１８とを備える。孔部２３０は、下側部分（例えば、２１０、２１２）と、上側部分（例えば、２１４、２１６、２１８）とによって画定される開口またはリセスである。
【００１３】
図３Ａは、本開示の一実施形態に係る、埋め込み型メモリデバイス２００の孔部２３０に形成されるＭＩＭキャパシタ２７２を示す断面図である。ＭＩＭキャパシタ２７２は、孔部２３０内に配設され、且つ、導電層２１０に隣接しつつ電気接続されている導電層２４０と、孔部２３０内に配設され、且つ、導電層２４０上に成膜されている電気絶縁層２５０と、孔部２３０内に配設されており、且つ、電気絶縁層２５０上に成膜されている導電層２６０とを備える。ＭＩＭキャパシタ２７２はさらに、導電層２６０上に成膜されている伝導性材料２７０を備えるとしてよい。伝導性材料２７０によって、ＭＩＭキャパシタ２７２のリセスを充填する。一実施形態によると、導電層２４０および２６０は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）を材料として、スパッタリング、物理気相成長（ＰＶＤ）法または原子層堆積（ＡＬＤ）処理を用いて形成するとしてよい。
【００１４】
一例として、導電層２１０は、銅等を材料とする金属線であってよい。別の例として、導電層２７０は、銅またはその他の金属を材料とするプラグであってよい。一実施形態によると、導電層２１０の金属および導電層２７０の金属は、同じである（例えば、銅）。別の例として、エッチストップ層は、ＣＶＤで形成される誘電体であってよい（例えば、シリコンカーバイド（ＳｉＣ））。別の例として、電気絶縁層２５０は、コンフォーマルな誘電体膜であってよく、一実施形態によると、Ｈｉｇｈ−ｋの金属酸化物またはその他のＨｉｇｈ−ｋ材料を含む。電気絶縁層２５０は、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウムストロンチウム（例えば、ＢａＳｒＴｉＯ３）、酸化アルミニウム（Ａｌ２Ｏ３）またはこれらの材料の組み合わせ（例えば、ＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２）から、ＡＬＤまたはその他の半導体加工技術を用いて形成されるとしてよい。
【００１５】
図３Ｂは、本開示の一実施形態に係る製造プロセス中の別の時点における埋め込み型メモリデバイス２００を示す断面図である。図３Ｂに示すように、キャパシタ２７２の上側部分が除去されて、残ったデバイスが平坦化されている。一実施形態によると、キャパシタ２７２のうち除去される部分は、プラズマエッチングあるいはＣＭＰ処理を用いて、または、これらの処理を組み合わせてエッチングして除去するとしてよい。エッチングは、誘電層２１４の上側部分に到達すると中止されるとしてよい。この時点において、電極層２４０および２６０を分離しているのは、誘電層２５０の厚みのみである。誘電層２５０の上部で漏れ電流経路が形成されないようにするべく、本開示に係る設計の埋め込み型メモリデバイスでは、電極層２４０または電極層２６０の一方を凹に形成することによって電極層２４０と電極層２６０との間の距離を大きくする。
【００１６】
図３Ｃは、本開示の一実施形態に係るＭＩＭキャパシタの導電性電極層２４０を選択的エッチングで凹に形成した後の埋め込み型メモリデバイス２００を示す断面図である。選択的エッチングは、導電層２４０または導電層２６０のうち一方を凹に形成するように導電層２４０または導電層２６０を選択的にエッチングすることが可能である。ある実施形態によると、選択的エッチングは、電気絶縁層２５０または導電層２６０（例えば、上部電極または上側電極）の露出部分を実質的にエッチングすることなく、導電層２４０（例えば、底部電極または下側電極）を凹に形成する選択的ウェットエッチングを含む。この実施形態では、導電層２４０はＴｉＮを含むとしてよく、導電層２６０はＴａまたはＴａＮを含むとしてよい。
【００１７】
別の実施形態によると、選択的ウェットエッチングは、電気絶縁層２５０または導電層２４０の露出部分を実質的にエッチングすることなく、導電層２６０を凹に形成する。この実施形態では、導電層２６０はＴｉＮを含むとしてよく、導電層２４０はＴａまたはＴａＮを含むとしてよい。
【００１８】
一部の実施形態によると、選択的ウェットエッチングは、Ｈｉｇｈ−ｋの誘電体および銅のエッチングに対して高い選択性を持ち、チタン合金およびセラミックをエッチングするための過酸化水素含有物質（酸性またはアルカリ性）を含む。一実施形態によると、選択的ウェットエッチングは、約摂氏５０度の温度でｐＨが約８に調整された約１５重量パーセントの過酸化水素を含む。このエッチング用物質は、ＨｆＯ２、Ｔａ、ＴａＮ、Ｃｕおよび層間誘電層（例えば２１４）に対して４０：１よりも高い選択性でＴｉＮをエッチングする。除去される電極の量は、キャパシタの用途に応じて変わる。除去される電極の量は、１０−２０オングストローム（Å）から最大で５００−６００Åまでの範囲で、または、これ以上にまで変動し得る。
【００１９】
図３Ｄは、本開示の一実施形態に係るＭＩＭキャパシタに到達するビアを形成した後の埋め込み型メモリデバイス２００を示す断面図である。エッチストップ層２１９および層間誘電層２８０がメモリデバイス上に成膜されている。上側電極（例えば、伝導性材料２７０および導電層２６０）に対するビア接続２９０は、パターニング、エッチング、および充填によって形成される。これらの処理は、従来のビアパターニング技術を用いて実行され得る。
【００２０】
特定の実施形態によると、凹型電極を備えるＭＩＭキャパシタは、凹型電極を選択的に成膜することによって形成され得る。図４は、本開示のある実施形態に係る凹型電極を備えるＭＩＭキャパシタを形成する方法４００を説明するためのフローチャートである。一例として、方法４００は、埋め込み型メモリデバイスが構成され得る構造を形成するとしてよい。方法４００は、ブロック４０２において、底部を形成する下側部分および側壁を形成する上側部分によって画定される孔部を形成する。方法４００は任意で、ブロック４０４において、孔部の上側角部分の斜面領域を形成するためにスパッタリングを行なう。このスパッタリングは任意で、ブロック４０６で実行される第１の導電層の成膜の前に、実行される。ブロック４０６において、第１の導電層は、孔部内に凹型下側電極層を形成するために、孔部の上側角部分を斜面状にするような再スパッタリング比率で成膜される。図５Ａから図５Ｄで図示すると共に詳細に後述するが、孔部の斜面状の上側角部分は、少なくとも一部が第１の導電層を含まない。処理４０４が実行される場合、処理４０６はより効果的に、斜面領域より下方の、孔部の下側部分（例えば、底部）および上側部分（例えば、側壁）に第１の導電層を選択的に成膜するとしてよい。斜面領域には、全体または少なくとも部分的に第１の導電層が形成されない。
【００２１】
方法４００は、ブロック４０８において、第１の導電層上に電気絶縁層を成膜する。方法４００は、ブロック４１０において、第１の電気絶縁層上に第２の導電層を成膜する。方法４００は、ブロック４１２において、ＭＩＭキャパシタを充填するべく、第２の導電層上に伝導性材料を成膜する。方法４００は、ブロック４１４において、ＭＩＭキャパシタの上側部分を除去して、平坦化ＭＩＭキャパシタを形成する。平坦化ＭＩＭキャパシタには、残りの第２の導電層および伝導性材料で形成される上側電極層に対して凹となる下側電極層が形成されている。
【００２２】
図５Ａは、本開示の一実施形態に係る、ｅＤＲＡＭ等の埋め込み型メモリデバイス５００の孔部５３０を示す断面図である。図５Ａに示すように、埋め込み型メモリデバイス５００は、導電層５１０と、電気絶縁層５１２と、電気絶縁層５１４と、エッチストップ層５１６および５１８とを備える。孔部５３０は、下側部分（例えば、５１０、５１２）と、上側部分（例えば、５１４、５１６、５１８）とによって画定される開口またはリセスである。金属−絶縁体−金属（ＭＩＭ）キャパシタは、図５Ａから図５Ｄに図示するような方法で、孔部５３０に成膜される。図５Ａは、孔部５３０の上側角部分を斜面状にするような（例えば、斜面領域５４２）再スパッタリング比率で成膜される第１の導電層（例えば、５４０、５４１）を示す図である。第１の導電層は、上側部分５４１と、孔部に成膜されているＭＩＭキャパシタの凹型下側電極層である下側部分５４０とを含む。孔部の斜面領域５４２は、少なくとも一部分が第１の導電層を含まない。上側部分５４１および下側部分５４０は互いから、分離しており、且つ、電気的に絶縁されている。ある実施形態によると、再スパッタリング比率は、１よりも大きい。別の実施形態によると、再スパッタリング比率は約１．４から１．６である。
【００２３】
図５Ｂは、本開示の一実施形態に係る、製造中の別の時点における埋め込み型メモリデバイス５００の孔部５３０にＭＩＭキャパシタを形成する様子を示す断面図である。電気絶縁層５５０を導電層（例えば、５４０、５４１）上に成膜する。
【００２４】
図５Ｃは、本開示の一実施形態に係る、製造中の別の時点における、埋め込み型メモリデバイス５００の孔部５３０にＭＩＭキャパシタ５７２を形成する様子を示す断面図である。導電層５６０が電気絶縁層５５０上に成膜される。伝導性材料５７０によって、ＭＩＭキャパシタ５７２が充填される。ＭＩＭキャパシタ５７２は、下側電極５４０、絶縁層５５０、導電層５６０（例えば、上側電極）、および、伝導性材料５７０を備える。
【００２５】
ある実施形態によると、孔部５３０の上側角部分は、スパッタリング処理（例えば、金属イオン、アルゴン）によって形成される斜面領域５４２を含む。このスパッタリング処理は、導電層（例えば、５４０、５４１）の成膜前に実行され得る。
【００２６】
図５Ｄは、本開示の一実施形態に係る、製造中の別の時点における、埋め込み型メモリデバイス５００の孔部５３０にＭＩＭキャパシタ５７２を形成する様子を示す断面図である。図５Ｄでは、ＭＩＭキャパシタ５７２の上側部分を除去して、残りの第２の導電層によって形成される上側電極層５６０に対して下側電極層５４０が凹になっている平坦化ＭＩＭキャパシタを形成する様子を示している。一実施形態によると、導電層（例えば、５４０、５４１）は、Ｔａ、ＴａＮ、ＴｉまたはＴｉＮを材料としてスパッタリング処理を用いて形成されるとしてよい。導電層５６０は、Ｔａ、ＴａＮ、ＴｉまたはＴｉＮを材料として、スパッタリング、物理気相成長（ＰＶＤ）または原子層堆積（ＡＬＤ）を用いて形成されるとしてよい。
【００２７】
一部の実施形態によると、底部電極５４０は、以下の処理を単独でまたは組み合わせて実行することによって、成膜処理中に凹に形成することができる。
（１）金属を成膜して底部電極を生成する前、および／または、生成している間に、孔部５３０の上側角部分を斜面状にするべく、スパッタリングを用いてＴｉ、Ｔａ、ＴｉＮまたはＴａＮを成膜する。成膜は、上側角部分で「ネットエッチング」が見られるような方式で行なわれる。この「ネットエッチング」条件によって、底部プレートが凹に形成される。
（２）キャパシタのパターニング中にエッチングを広げて、上側角部分には金属を成膜しないようにしつつ、底部および側壁に電極用の金属を成膜するためのスパッタリングをより効果的に行なえるようにする。
【００２８】
一の具体的な実施形態によると、このような積層およびエッチングの組み合わせの一例を以下に説明する。底部電極プレート５４０は、再スパッタリング速度を高く設定してＴａで形成される。ＰＶＤでＨｉｇｈ−ｋ誘電体を成膜することは、ＡＬＤプロセスを用いてＨｆＯ２を成膜することを含む。上部電極は、スパッタリング、ＰＶＤまたはＡＬＤによる成膜処理を用いて成膜されるＴａ（またはＴａＮ）を含む。伝導性材料５７０は、銅で形成される。
【００２９】
一例として、導電層５１０は、銅等を材料とする金属線であってよい。別の例として、導電層５７０は、銅またはその他の金属を材料とするプラグであってよい。一実施形態によると、導電層５１０の金属および導電層５７０の金属は同じである（例えば、両導電層が銅で形成されている）。別の例では、エッチストップ層は、ＣＶＤで成膜される誘電体（例えば、ＳｉＣ）であってよい。別の例では、電気絶縁層５５０は、コンフォーマルな誘電体膜であってよく、一実施形態によると、Ｈｉｇｈ−ｋの金属酸化物またはその他のＨｉｇｈ−ｋ材料を含む。電気絶縁層５５０は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、ＢａＳｒＴｉＯ３、Ａｌ２Ｏ３またはこれらの材料の組み合わせ（例えば、ＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２）から、ＡＬＤまたはその他の半導体加工技術を用いて形成されるとしてよい。
【００３０】
図５Ｄに示すように、キャパシタ５７２の上側部分を除去して、残りのデバイスが平坦化されている。一実施形態によると、キャパシタ５７２のうち除去される部分は、プラズマエッチング処理あるいはＣＭＰ処理を用いて、または、これらの処理を組み合わせてエッチングで除去する。エッチングは、誘電層５４１の上側部分に到達すると中止するとしてよい。次に、エッチストップ層５１９および層間誘電層５８０がデバイス上に成膜される。上側電極（例えば、伝導性材料５７０および導電層５６０）に到達するビア接続５９０が、パターニング、エッチングおよび充填といった処理を行なうことによって形成される。これらの処理は、従来のビアパターニング技術を用いて実行され得る。
【００３１】
図６Ａは、本開示の一実施形態に係る、孔部６３０に下側電極層を成膜した後の孔部６３０の一部分を示す断面図である。誘電領域６１０は、孔部６３０の側壁を形成しており、下側電極層６４０および上側伝導部分６４１は、再スパッタリング比率を高くしたスパッタリング処理において孔部に成膜されている。銅層６２０は、下側電極層６４０および上側伝導部分６４１を成膜するスパッタリング処理を行なった後に形成される。孔部６３０は、斜面領域６４２を含む。
【００３２】
図６Ｂは、本開示の一実施形態に係る斜面領域６４２を示す拡大図である。斜面領域６４２は、誘電領域６１０上に物理気相成長（ＰＶＤ）法で選択的に成膜される下側電極層６４０も上側伝導部分６４１のいずれも含んでいない。
【００３３】
「第１」、「第２」、「第３」、「第４」等の用語は、本明細書および特許請求の範囲において用いられる場合、同様の構成要素を区別するために用いているものであり、特定の発生順序または時系列順序を必ずしも表しているものではない。このように用いられている用語は適切な状況下では同義語と見なされるので、本明細書に記載する本開示の実施形態は、例えば、本明細書に図示または記載した順序とは異なる順序で処理を行なうことが可能であると理解されたい。同様に、本明細書において一連の処理を含む方法を説明している場合、本明細書に記載したこれらの処理の順序は必ずしも各処理を実行し得る唯一の順序ではなく、説明した処理のうち一部は省略が可能であるとしてよく、および／または、本明細書に記載していない他の処理を当該方法に追加するとしてもよい。さらに、「備える」、「有する」、「含む」といった用語は、非排他的に含むことを意味するものであるので、一連の構成要素を備えるプロセス、方法、物品または装置は、必ずしもこれらの構成要素に限定されるものではなく、このようなプロセス、方法、物品または装置について、明示されていない他の構成要素、または、備えることが前提ではない他の構成要素を含むとしてもよい。
【００３４】
具体的な実施形態を参照しつつ本開示を説明してきたが、当業者であれば本開示の意図または範囲から逸脱することなくさまざまな点で変更することが可能であると理解されたい。したがって、本開示の実施形態を開示したのは、本開示の範囲を説明するためであり、本開示の範囲を限定するためではない。本開示の範囲は、特許請求の範囲で求められている範囲のみに限定されるものである。例えば、当業者にとっては容易に明らかとなるであろうが、本明細書に記載した埋め込み型メモリデバイスおよび関連構造および関連方法は、さまざまな実施形態で実現することができ、これらの実施形態のうち特定のものについて上記で説明したが、必ずしも全ての実現可能な実施形態を完全に説明しているものではない。
[項目１]
底部を形成する下側部分および側壁を形成する上側部分によって画定されている孔部と、
上記孔部に成膜されている金属−絶縁体−金属（ＭＩＭ）キャパシタと、
を備え、
上記ＭＩＭキャパシタは、
上記孔部内に成膜されている第１の導電層と、
上記第１の導電層上に成膜されている電気絶縁層と、
上記第１の電気絶縁層上に成膜されている第２の導電層と、
を有し、
上記第１の導電層または上記第２の導電層を凹に形成する選択的エッチングを続いて行うために、上記ＭＩＭキャパシタの上側部分は除去されて、上記第１の導電層および上記第２の導電層の上面を露出させる埋込型メモリデバイス。
[項目２]
上記選択的エッチングは、上記電気絶縁層または上記第２の導電層のいずれの露出部分も実質的にエッチングすることなく、上記第１の導電層を凹に形成する選択的ウェットエッチングを含む項目１に記載の埋込型メモリデバイス。
[項目３]
上記第１の電気絶縁層は、窒化チタン（ＴｉＮ）であり、上記第２の電気絶縁層は、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）を含む項目１に記載の埋込型メモリデバイス。
[項目４]
上記第２の電気絶縁層は、ＴｉＮを含み、上記第１の電気絶縁層は、ＴａまたはＴａＮを含む項目１に記載の埋込型メモリデバイス。
[項目５]
上記選択的ウェットエッチングは、過酸化水素を含む項目１に記載の埋込型メモリデバイス。
[項目６]
上記ＭＩＭキャパシタの上記上側部分を除去する前に、上記第２の導電層上に成膜される伝導性材料をさらに備える項目１に記載の埋込型メモリデバイス。
[項目７]
埋込型ＭＩＭキャパシタを形成する方法であって、
底部を形成している下側部分および側壁を形成している上側部分によって画定される孔部を形成する段階と、
上記孔部内に第１の導電層を成膜する段階と、
上記第１の導電層上に電気絶縁層を成膜する段階と、
上記電気絶縁層上に第２の導電層を成膜する段階と、
上記ＭＩＭキャパシタの上側部分を除去して、上記第１の導電層および上記第２の導電層の上面を露出させる段階と、
上記第１の導電層または上記第２の導電層に選択的エッチングを行って、上記第１の導電層または上記第２の導電層を凹に形成する段階と、
を備える方法。
[項目８]
上記選択的エッチングは、上記電気絶縁層または上記第２の導電層のいずれの露出部分も実質的にエッチングすることなく、上記第１の導電層を凹に形成する選択的ウェットエッチングを含む項目７に記載の方法。
[項目９]
上記第１の電気絶縁層は、窒化チタン（ＴｉＮ）を含み、上記第２の電気絶縁層は、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）を含む項目７に記載の方法。
[項目１０]
上記第２の電気絶縁層は、ＴｉＮを含み、上記第１の電気絶縁層は、ＴａまたはＴａＮを含む項目７に記載の方法。
[項目１１]
上記ＭＩＭキャパシタの上記上側部分を除去する前に、上記第２の導電層上に伝導性材料を成膜する段階をさらに備える項目７に記載の方法。
[項目１２]
底部を形成する下側部分および側壁を形成する上側部分によって画定されている孔部と、
上記孔部に成膜されている金属−絶縁体−金属（ＭＩＭ）キャパシタと、
を備え、
上記ＭＩＭキャパシタは、
上記孔部内に凹型下側電極層を形成するために、上記孔部の上側角部分を斜面状にするような再スパッタリング比率で成膜される第１の導電層、
を有する埋込型メモリデバイス。
[項目１３]
上記ＭＩＭキャパシタはさらに、
上記第１の導電層上に成膜されている電気絶縁層と、
上記第１の電気絶縁層上に成膜されている第２の導電層と、
を有する項目１２に記載の埋込型メモリデバイス。
[項目１４]
上記再スパッタリング比率は、約１．４から１．６の間である項目１２に記載の埋込型メモリデバイス。
[項目１５]
上記孔部の斜面状の上記上側角部分は、少なくとも一部が上記第１の導電層を含んでいない項目１２に記載の埋込型メモリデバイス。
[項目１６]
上記孔部の上記上側角部分は、上記第１の導電層の成膜前に実行されたスパッタリングによって形成される斜面領域を含む項目１２に記載の埋込型メモリデバイス。
[項目１７]
平坦化ＭＩＭキャパシタを形成するために上記ＭＩＭキャパシタの上側部分を除去する前に上記第２の導電層上に成膜される伝導性材料をさらに備え、
上記平坦化ＭＩＭキャパシタは、残りの上記第２の導電層から形成される上側電極層に対して凹になっている下側電極層を有する項目１３に記載の埋込型メモリデバイス。
[項目１８]
金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法であって、
底部を形成している下側部分および側壁を形成している上側部分によって画定される孔部を形成する段階と、
上記孔部内に凹型の下側電極層を形成するために、上記孔部の上側角部分を斜面状にするような再スパッタリング比率で第１の導電層を成膜する段階と、
を備える方法。
[項目１９]
上記第１の導電層上に電気絶縁層を成膜する段階と、
上記第１の電気絶縁層上に第２の導電層を成膜する段階と、
をさらに備える項目１８に記載の方法。
[項目２０]
上記再スパッタリング比率は、約１．４から１．６の間である項目１８に記載の方法。
[項目２１]
上記孔部の斜面状の上記上側角部分は少なくとも一部が、上記第１の導電層を含んでいない項目１８に記載の方法。
[項目２２]
上記孔部の上記上側角部分の斜面領域を形成するために、上記第１の導電層の成膜前にスパッタリングを実行する段階をさらに備える項目１８に記載の方法。
[項目２３]
上記第２の導電層上に伝導性材料を成膜する段階と、
上記ＭＩＭキャパシタの上側部分を除去して平坦化ＭＩＭキャパシタを形成する段階と、
をさらに備え、
上記平坦化ＭＩＭキャパシタは、残りの上記第２の導電層から形成される上側電極層に対して凹となっている上記下側電極層を有する項目１９に記載の方法。
【図１】
0005640210.tif 000002
【図２】
0005640210.tif 000003
【図３Ａ−３Ｂ】
0005640210.tif 000004
【図３Ｃ】
0005640210.tif 000005
【図３Ｄ】
0005640210.tif 000006
【図４】
0005640210.tif 000007
【図５Ａ】
0005640210.tif 000008
【図５Ｂ】
0005640210.tif 000009
【図５Ｃ】
0005640210.tif 000010
【図５Ｄ】
0005640210.tif 000011
【図６Ａ】
0005640210.tif 000012
【図６Ｂ】
0005640210.tif 000013