(57)【特許請求の範囲】
【請求項１】
離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネル装置において、
前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なりかつ互いに正負の異なる電源に接続して当該両電極間に所定の放電電圧を印加し、
前記第１及び第２の電極間に放電電圧パルスを印加後、当該放電電圧パルスの印加を終了するとき、前記第１及び第２の電極を前記グランド電源と異なりかつ正負の同じ電源に接続して当該両電極間に所定の放電電圧を印加する駆動回路を有することを特徴とするプラズマディスプレイパネル装置。
【請求項２】
離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネル装置において、
前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なりかつ互いに正負の異なる電源に接続して当該両電極間に所定の放電電圧を印加し、
前記第１及び第２の電極間に放電電圧パルスを印加後、当該放電電圧パルスの印加を終了するとき、前記第１及び第２の電極を前記グランド電源と異なる電源に接続して当該両電極間に所定の放電電圧を印加する駆動回路を有することを特徴とするプラズマディスプレイパネル装置。
【請求項３】
離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネル装置において、
前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なる第１の電源に接続した状態から、前記第１または第２の電極を前記グランド電源と異なりかつ前記第１の電源とは正負の異なる第２の電源に接続した状態に変更して、当該両電極間に所定の放電電圧を印加する駆動回路を有することを特徴とするプラズマディスプレイパネル装置。
【請求項４】
請求項３において、前記駆動回路は、前記放電電圧パルスの印加を終了するとき、前記第１または第２の電極を前記第１の電源に接続した状態に戻すことを特徴とするプラズマディスプレイパネル。
【請求項５】
離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネル装置において、
前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なる第１の電源に接続した状態から、前記第１及び第２の電極を前記グランド電源と異なりかつ互いに正負の異なる第２及び第３の電源にそれぞれ接続した状態に変更して、当該両電極間に所定の放電電圧を印加する駆動回路を有することを特徴とするプラズマディスプレイパネル装置。
【請求項６】
請求項５において、前記駆動回路は、前記放電電圧パルスの印加を終了するとき、前記第１及び第２の電極を前記第１の電源に接続した状態に戻すことを特徴とするプラズマディスプレイパネル。
【請求項７】
離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネル装置において、
前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なりかつ互いに正負の異なる第１及び第２の電源に接続した状態から、前記第１または第２の電極を前記グランド電源と異なる第３の電源に接続した状態に変更して、当該両電極間に所定の放電電圧を印加する駆動回路を有することを特徴とするプラズマディスプレイパネル装置。
【請求項８】
請求項７において、前記駆動回路は、前記放電電圧パルスの印加を終了するとき、前記第１または第２の電極を前記第１または第２の電源に接続した状態に戻すことを特徴とするプラズマディスプレイパネル。
【請求項９】
離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネル装置において、
前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なりかつ互いに正負の異なる第１及び第２の電源に接続した状態から、前記第１及び第２の電極を前記グランド電源と異なる第３及び第４の電源にそれぞれ接続した状態に変更して、当該両電極間に所定の放電電圧を印加する駆動回路を有することを特徴とするプラズマディスプレイパネル装置。
【請求項１０】
請求項９において、前記駆動回路は、前記放電電圧パルスの印加を終了するとき、前記第１及び第２の電極を前記第１及び第２の電源にそれぞれ接続した状態に戻すことを特徴とするプラズマディスプレイパネル装置。
【請求項１１】
請求項５乃至１０のいずれかにおいて、前記第１及び第２の電極には、逆極性の放電電圧パルスが印加されることを特徴とするプラズマディスプレイパネル装置。
【請求項１２】
請求項１乃至１０のいずれかにおいて、更に、前記グランド電源に接続され、前記駆動回路に制御信号を供給する制御部を有することを特徴とするプラズマディスプレイパネル装置。
【請求項１３】
請求項１乃至１０のいずれかにおいて、前記第１及び第２の電極は、表示ラインに沿って平行に設けられた一対の電極であることを特徴とするプラズマディスプレイパネル装置。
【請求項１４】
請求項１３において、前記放電電圧パルスは、全面書込期間または維持放電期間において印加されることを特徴とするプラズマディスプレイパネル装置。
【請求項１５】
請求項３または４において、前記グランド電位は、前記第１の電源電位と第２の電源電位との間の電位であり 、前記放電電圧パルス印加時に第３の電極がグランド電源に維持されることを特徴とするプラズマディスプレイパネル装置。
【請求項１６】
請求項５または６において、前記グランド電位は、前記第１の電源電位と第２の電源電位との間の電位、または前記第１の電源電位と第３の電源電位との間の電位であり、前記放電電圧パルス印加時に第３の電極がグランド電源に維持されることを特徴とするプラズマディスプレイパネル装置。
【請求項１７】
表示ラインに沿って平行に設けられた第１及び第２の電極間で放電させて表示を行うプラズマディスプレイパネル装置において、
グランド電源に接続され、制御信号を生成する制御回路と、
前記制御信号に応答して前記第１及び第２の電極を駆動する駆動回路とを有し、
前記駆動回路は、前記第１または第２の電極に放電電圧パルスを印加するときに、前記第１または第２の電極に、前記グランド電源とは異なる第１の電源から前記放電電圧パルスの開始電圧を供給し、前記グランド電源とは異なりかつ前記第１の電源とは正負の異なる第２の電源から前記放電電圧パルスの終了電圧を供給することを特徴とするプラズマディスプレイパネル装置。
【請求項１８】
請求項１７において、更に、前記第１及び第２の電極に交差して設けられたアドレス電極を有し、前記放電電圧パルスが第１及び第２の電極に印加されるとき、アドレス電極を前記第１及び第２の電源の電位の間にあるグランド電位に保つことを特徴とするプラズマディスプレイパネル装置。
【請求項１９】
離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネルの駆動方法において、
前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なりかつ互いに正負の異なる電源に接続して当該両電極間に所定の放電電圧を印加するとともに、
前記第１及び第２の電極間に放電電圧パルスを印加後、当該放電電圧パルスの印加を終了するとき、前記第１及び第２の電極を前記グランド電源と異なりかつ正負の同じ電源に接続して当該両電極間に所定の放電電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２０】
離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネルの駆動方法において、
前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なりかつ互いに正負の異なる電源に接続して当該両電極間に所定の放電電圧を印加するとともに、
前記第１及び第２の電極間に放電電圧パルスを印加後、当該放電電圧パルスの印加を終了するとき、前記第１及び第２の電極を前記グランド電源と異なる電源に接続して当該両電極間に所定の放電電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２１】
離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネルの駆動方法において、前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なる第１の電源に接続した状態から、前記第１または第２の電極を前記グランド電源と異なりかつ前記第１の電源とは正負の異なる第２の電源に接続した状態に変更して、当該両電極間に所定の放電電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマ放電を利用して発光させることにより表示を行うプラズマディスプレイパネル装置及びその駆動方法に関し、特に、放電電流の発生による電源ノイズを低減して誤動作を減らしたプラズマディスプレイパネル装置及びその駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル装置（以下ＰＤＰ装置）は、大画面で広い視野角を有するフラットディスプレイとして注目されている。特に、最近開発された３電極型の面放電交流駆動のＰＤＰ装置は、フルカラー表示が可能であり、テレビ受像機やコンピュータ表示装置等の普及が見込まれている。
【０００３】
ＰＤＰ装置は、一対の電極間に放電電圧を印加することにより、電極間に放電を発生し、その放電に伴って蛍光体から光を発生させることにより、所定の表示を行う。そして、この放電電圧を印加するために、少なくとも一方の電極に放電電圧パルスを印加する。放電電圧パルスの印加に伴い、両電極間に高電圧が印加され、放電を発生するが、その放電発生時に過大な放電電流が一方の電極から他方の電極に向かって流れる。
【０００４】
図２４は、従来の３電極型面放電ＡＣ−ＰＤＰ装置の駆動波形を示す図である。図２４（ａ）には第１の例を、図２４（ｂ）には第２の例がそれぞれ示される。３電極型面放電ＡＣ−ＰＤＰは、一方の基板にアドレス電極Ａを有し、もう一方の基板にアドレス電極とは垂直方向に配置されたＸ電極及びＹ電極を有する。駆動方法は、概略的には、図示される通り、全面書込と全面消去を行うリセット期間ＲＳＴと、表示データに従って選択的に放電を行うアドレス期間ＡＤＤと、アドレス期間で点灯したセルについて維持放電を行う維持放電期間ＳＵＳとからなる。
【０００５】
いずれの例においても、各電極の基準電位は、グランド電位であり、電圧パルスを印加するときは、グランド電位から所定の電圧が印加され、所定期間後に元のグランド電位に戻される。リセット期間では、Ｙ電極をグランド電位に保ち全てのＸ電極に高い電圧の書込パルスＷＰを印加する。この書込パルスＷＰの印加により、全てのセルが点灯し、ほぼ同じ状態になる。その後、Ｘ電極をグランド電位に保ち全てのＹ電極に消去パルスＥＰを印加し、全てのセルを点灯させてから消去する。その結果、全てのセルには壁電荷の蓄積はなくなる。
【０００６】
続くアドレス期間ＡＤＤにおいて、Ｙ電極にマイナスのスキャンパルスＳＣＰが順次印加され、それに同期して表示データに従ってアドレス電極にプラスのアドレスパルスＡＤＰが選択的に印加される。その結果、両パルスＳＣＰ，ＡＤＰの合成電圧が、アドレス電極とＹ電極との間に印加されて、アドレス放電が発生する。その結果、点灯したセルには壁電荷が蓄積される。そして、維持放電期間において、Ｘ電極とＹ電極に交互に維持放電パルスＳＵＳＰを印加することにより、上記の壁電荷を蓄積したセルについて、複数回の維持放電を発生させる。この維持放電回数により、セルの輝度が制御される。図２４（ａ）の例１では、維持パルスＳＵＳＰがプラスの電圧パルスであるのに対して、図２４（ｂ）の例２では、維持パルスＳＵＳＰがマイナスの電圧パルスである。
【０００７】
【発明が解決しようとする課題】
上記の通り、維持放電期間では、表示電極であるＸ電極とＹ電極との間に、交互に維持電圧パルスＳＵＳＰを印加する。従来の駆動方法では、維持電圧パルスＳＵＳＰの印加は、Ｘ電極またはＹ電極を基準電位であるグランド電位に維持し、このグランド電位から維持放電電圧である正電圧＋Ｖｓのレベルまたは負電圧−Ｖｓのレベルに駆動し、パルス期間終了後、再度グランド電位に戻すことで行われる。その維持放電電圧が印加される時、Ｘ及びＹ電極間に過大な維持放電電流が流れるが、その経路は、電圧＋Ｖｓまたは−Ｖｓの維持放電電圧電源から、ソース側スイッチ回路、一方の電極、放電空間、他方の電極、シンク側スイッチ回路、そしてグランド電源となり、最後に維持放電電圧電源のグランド端子に戻るループになる。
【０００８】
この維持電圧パルスＶｓは、約２００Ｖの電圧と数百nsの時間で立ち上がる高電圧、高速パルスであり、パルス印加に伴い瞬間的にピーク状の放電電流が流れる。かかるピーク電流は、パネル容量充放電電流、ガス放電電流と称される。このピーク状の大電流がグランド電源線に流れると、グランド電源線のもつインピーダンス成分により電圧降下が発生し、グランド電位の変動というノイズ成分を発生する。かかるグランド電位のノイズ成分は、周辺の制御回路に混入して、制御信号の波形を乱し、誤動作を招く。或いは、誤動作に至らなくても、制御信号だけでなく駆動波形自体にも歪みが発生し、高調波成分の発生を招く。高調波成分の発生は、周囲に電磁波ノイズを放射する原因になり、外部の電気機器に対して障害を発生させる原因にもなる。
【０００９】
かかる問題は、リセット期間におけるＸ電極とＹ電極間での書込パルスの印加においても、同様に発生する。書込パルスＷＰの印加時の立ち上がり時にガス放電電流が発生し、書込パルスＷＰの印加終了時の立ち下がり時に充放電電流が発生する。
【００１０】
更に別の課題として、Ｘ、Ｙ電極にグランド電位から正極性の維持パルスＳＵＳＰを印加するときに、アドレス電極Ａをグランド電位に維持すると、アドレス電極側が負極性になり、アドレス電極の表面上にプラスの電荷が蓄積される。この蓄積電荷は、アドレス期間においてアドレス電圧に加算される極性であるため過大なアドレス放電を発生させ、隣接セルへの余剰放電を招く。かかる余剰放電はチラツキの原因になる。更に、Ｘ、Ｙ電極に対してアドレス電極側が極端な負電圧になると、プラスの電荷がアドレス電極上に設けられた蛍光体に衝突して、蛍光体の寿命を短くする場合がある。
【００１１】
かかる課題を解決するために、図２４（ａ）の如く、維持放電期間中にアドレス電極にＶaなる中間電圧を印加することが提案されている。しかし、その場合、維持パルスの印加に伴い容量結合等によりアドレス電極の駆動回路の出力側にスパイク状のノイズが重畳すると、その電位が電源電圧レベルを超えた高いレベルになり、駆動回路の素子の耐圧に対する余裕がなくなり十分な信頼性の確保が困難になる。
【００１２】
そこで、本発明の目的は、維持パルスまたは書込パルス等の放電電圧パルスを印加するときに、グランド電源にノイズが発生することを防止したプラズマディスプレイパネル装置及びその駆動方法を提供することにある。
【００１３】
更に、本発明の目的は、維持パルスまたは書込パルス等の放電電圧パルスを印加するときに、アドレス電極側にプラスの電荷が蓄積されることを防止したプラズマディスプレイパネル装置及びその駆動方法を提供することにある。
【００１４】
更に、本発明の目的は、維持パルスまたは書込パルス等の放電電圧パルスを印加するときに、アドレス電極側にプラスの電荷が衝突することを抑制したプラズマディスプレイパネル装置及びその駆動方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、一対の電極間に放電電圧パルスの印加を、電極をグランド電源とは異なる基準電源に維持した状態から所定の電圧をもつ第１の電源に駆動し、更に基準電源に戻すことにより行う。その結果、放電電圧パルスの印加に伴うガス放電電流や容量充放電電流が、グランド電源線に流れることが防止される。上記の放電電圧パルスの印加によるガス放電電流や容量充放電電流は、グランド電源とは電気的に分離された基準電源や第１の電源に流れ、グランド電源線には流れず、グランド電源上にノイズが発生することはない。
【００１６】
更に、本発明は、一対の電極間に放電電圧パルスの印加を行う場合、電極をグランド電源とは異なる基準電源に維持した状態から所定の電圧をもつ第１の電源に接続し、更に基準電源に戻すように駆動する。その場合、グランド電位が基準電源と第１の電源との間の電位になるように前記基準電源と第１の電源とを選択する。そして、放電電圧パルスを印加する時に、第３の電極をグランド電位に保つことにより、上記の一対の電極との間の電圧を低く抑えることができ、第３の電極への壁電荷の蓄積やプラスイオンの衝突を抑制することができる。
上記の目的を達成するために、本発明は、離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネル装置において、
前記第１及び第２の電極間に放電電圧パルスを印加するとき、前記第１及び第２の電極を前記グランド電源と異なる電源に接続して当該両電極間に所定の放電電圧を印加する駆動回路を有することを特徴とする。
【００１７】
上記の発明によれば、放電電圧パルスが印加されるとき、グランド電源と異なる電源から放電電流が供給、吸収されるので、グランド電源線にノイズが発生することはなく、誤動作、駆動波形の乱れを防止することができる。
【００１８】
更に、上記の目的を達成するために、本発明は、離間して設けられた第１及び第２の電極と、グランド電源とを有し、前記第１及び第２の電極間で放電を発生させて表示を行うプラズマディスプレイパネル装置において、
前記第１及び第２の電極間に放電電圧パルスを印加後、当該放電電圧パルスの印加を終了するとき、前記第１及び第２の電極を前記グランド電源と異なる電源に接続して当該両電極間に所定の放電電圧を印加する駆動回路を有することを特徴とする。
【００１９】
上記の発明も、同様に、放電電圧パルスが印加されるとき、グランド電源と異なる電源から電極対に電流が供給、吸収されるので、グランド電源線にノイズが発生することはなく、誤動作、駆動波形の乱れを防止することができる。
更に、上記の目的を達成するために、本発明は、表示ラインに沿って平行に設けられた第１及び第２の電極間で放電させて表示を行うプラズマディスプレイパネル装置において、
グランド電源に接続され、制御信号を生成する制御回路と、
前記制御信号に応答して前記第１及び第２の電極を駆動する駆動回路とを有し、
前記駆動回路は、前記第１または第２の電極に放電電圧パルスを印加するときに、前記第１または第２の電極に、前記グランド電源とは異なる第１の電源から前記放電電圧パルスの開始電圧を供給し、前記グランド電源とは異なる第２の電源から前記放電電圧パルスの終了電圧を供給することを特徴とする。
【００２０】
更に、本発明は、上記の発明において、前記第１及び第２の電極に交差して設けられたアドレス電極を有し、前記放電電圧パルスが第１及び第２の電極に印加されるとき、アドレス電極を前記第１及び第２の電源の電位の間にあるグランド電位に保つことを特徴とする。
【００２１】
かかる発明によれば、アドレス電極と第１及び第２の電極との電位差を少なくすることができ、アドレス電極に蓄積される壁電荷の量を少なくすることができる。また、アドレス電極上の蛍光体へのプラスのイオンの衝突を少なくすことができ、蛍光体の寿命を長くすることができる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。以下の実施の形態例では、３電極面放電ＡＣ型のＰＤＰ装置を例にして説明するが、本発明は種々の構成のＰＤＰ装置に適用できる。
【００２３】
図１は、実施の形態例における３電極面放電ＡＣ型のＰＤＰパネルの平面図であ る。図１に示されたＰＤＰは、背面ガラス基板１０に垂直方向に配列された複数のアドレス電極１２が設けられ、アドレス電極１２の間にリブ２０が設けられ、前面ガラス基板１４に水平方向に交互に配置されたＸ電極１６とＹ電極１８が設けられる。Ｘ電極１６は、通常複数の電極が共通に接続され、後述するＸ共通ドライバによって駆動される。Ｙ電極は、アドレス期間において順にスキャンパルスが印加される走査電極の機能と、維持放電期間において共通に維持放電パルスが印加される表示電極又は維持電極の機能とを有する。
【００２４】
図２は、図１のＰＤＰの断面図である。図２には、Ｘ電極またはＹ電極に沿った断面構造が示される。背面ガラス基板１０上にはアドレス電極１２が設けられ、その上に誘電体層２２，隔壁（リブ）２０が設けられる。誘電体層２２上であってリブ２０の間には蛍光体２４が設けられる。前面ガラス基板１４は、背面ガラス基板１０と放電空間を隔てて設けられる。前面ガラス基板１４上には、Ｘ電極１６とＹ電極１８が設けられ、その上に誘電体層２２が設けられる。図２に示される通り、アドレス電極１２とＹ電極１８との間には対向電極間容量Ｃｇが寄生的に形成され、また、Ｘ電極１６とＹ電極１８との間にも、アドレス電極間と同様の隣接電極間容量Ｃaが寄生的に形成される。
【００２５】
図３は、図１，２のＰＤＰの駆動回路のブロック図である。パネル１に設けられたアドレス電極はアドレスドライバ２２により駆動され、Ｘ電極はＸ電極共通ドライバ２４により駆動され、Ｙ電極はアドレス期間中に走査ドライバ２６により駆動され、維持放電期間中にＹ電極共通ドライバ２８により駆動される。各ドライバは、制御回路３０から制御信号を供給されてその駆動動作を制御される。制御回路３０は、グランド電源ＧＮＤを基準電圧に利用して各制御信号を生成する。
【００２６】
制御回路３０には、表示データ制御部３２、走査ドライバ制御部３４、及び共通ドライバ制御部３６等を有し、コンピュータやチューナ等からクロックＣＬＫ、表示データＤＡＴＡ、垂直同期信号Ｖsync、水平同期信号Ｈsync等を供給される。表示データ制御部３２は、表示データＤＡＴＡを受信して必要なＡ／Ｄ変換、階調調整、データ変換等を行って、アドレスドライバ２２に表示用のデータ信号を供給する。また、走査ドライバ制御部３４は、同期信号に同期して走査ドライバ２６に走査制御信号を供給する。更に、共通ドライバ制御部３６は、リセット期間時の書込パルスや消去パルスの印加、及び維持放電期間での維持パルス印加の為の制御信号を生成し、各ドライバ２４，２８に供給する。
【００２７】
図４は、本実施の形態例の第１の駆動方法を示す図である。この例では、Ｘ電極とＹ電極との間に印加される維持パルスの例である。図４（ａ）は、アドレス電極Ａ、Ｘ、Ｙ電極への駆動波形を示し、図４（ｂ）は、Ｘ、Ｙ電極の駆動回路と放電電流の経路を示す。図４の第１の駆動方法では、維持放電期間いおいて、Ｘ、Ｙ電極を共にグランド電源ＧＮＤとは異なる負の第１の電源電位−Ｖ１に維持し、交互に、正の第２の電源電位＋Ｖ２に駆動した後に再度第１の電源電位−Ｖ１に戻す。そのために、駆動回路内には、グランド電源ＧＮＤを基準とする電源Ｖ２，Ｖ１が設けられ、第１の電源−Ｖ１と第２の電源＋Ｖ２は、グランド電源線ＧＮＤとは電気的に別の電源線を構成する。
【００２８】
Ｘ電極の駆動回路は、ＮチャネルトランジスタＱ５、Ｑ６で構成され、それらのトランジスタは、共通ドライバ制御部３６からの制御信号を供給される。Ｘ電極は、トランジスタＱ６を介して第１の電源−Ｖ１に接続され、トランジスタＱ５を介して第２の電源＋Ｖ２に接続される。また、Ｙ電極の駆動回路は、走査ドライバ回路として各Ｙ電極毎にＰチャネルトランジスタＱ１，ＮチャネルトランジスタＱ２，ダイオードＤ１，Ｄ２が設けられ、Ｙ共通ドライバとしてＮチャネルトランジスタＱ３，Ｑ４が設けられる。このトランジスタＱ１，Q2及びダイオードＤ１，Ｄ２は、全てのＹ電極に対して同様に接続される。トランジスタＱ１，Ｑ２には、走査ドライバ制御部３４からの走査制御信号が供給され、各Ｙ電極毎に走査パルスを印加する動作を行う。また、トランジスタＱ３，Ｑ４には、共通ドライバ制御部３６からの制御信号が供給され、維持放電時に、ダイオードＤ１及びトランジスタＱ３を介して第１の電源−Ｖ１に接続され、ダイオードＤ２とトランジスタＱ４を介して第２の電源＋Ｖ２に接続される。
【００２９】
図４（ａ）に示される通り、維持放電を行うために、期間ｔ１においては、トランジスタＱ３，Ｑ６を導通させて、Ｘ、Ｙ電極を共に第１の電源−Ｖ１の電位に維持する。（より正確にはＹ電極はダイオードＤ１のフォワード電圧分だけ第１の電源−Ｖ１よりも高い電位に維持される。）そして、トランジスタＱ３をオフにし、トランジスタＱ４をオンにすることで、Ｙ電極を第２の電源＋Ｖ２に接続して放電パルスを印加する。パルス期間の後にトランジスタＱ４をオフにしてトランジスタＱ３をオンにし、再度Ｙ電極を第１の電源−Ｖ１に接続する。
【００３０】
従って、期間ｔ１でＹ電極に放電パルスを印加した時は、図４（ｂ）に示される通りの経路、第２の電源＋Ｖ２、トランジスタＱ４，ダイオードＤ２，Ｙ電極、放電セル、Ｘ電極、トランジスタＱ６、第１の電源−Ｖ１の経路で、放電電流が流れる。従って、グランド電源線ＧＮＤにはこの過大な放電電流は流れない。
【００３１】
更に、放電パルスの印加が終了するときのパルスの立ち下がり時に、電極間が第１の電源−Ｖ１を経由して電流が流れる。この時も、グランド電源線ＧＮＤには電流が流れない。
【００３２】
また、期間ｔ２では、今度はＸ電極側に放電パルスが印加されるが、その時は、図４（ｂ）に示された経路と反対の経路、第２の電源＋Ｖ２、トランジスタＱ５，Ｘ電極、放電セル、Ｙ電極、ダイオードＤ１、トランジスタＱ３、そして第１の電源−Ｖ１の経路で、放電電流が流れる。この場合も、グランド電源ＧＮＤには過大な放電電流が流れることはない。
【００３３】
従って、グランド電源ＧＮＤには、大電流によるノイズは発生せず、グランド電源を基準電源として利用する制御回路３０に誤動作を発生させることはなく、また制御回路が生成する制御信号が乱れることはない。
【００３４】
更に、維持パルスが印加される時に、アドレス電極はグランド電位に維持される。維持パルスの印加は、Ｘ、Ｙ電極を、グランド電位よりも低い第１の電源−Ｖ１からグランド電位よりも高い第２の電源＋Ｖ２にし、更に第１の電源−Ｖ１に戻すことで行われる。従って、グランド電位に維持されたアドレス電極とＸ、Ｙ電極との間は、維持パルスの電圧のほぼ中間の電圧が印加されるだけである。そのため、維持パルスの印加時に、アドレス電極の電位が低くなりすぎてプラスの電荷が過剰に蓄積されたり、強く衝突したりすることは防止される。
【００３５】
図５は、本実施の形態例における第２の駆動方法を示す図である。図５（ｂ）の駆動回路は、図４（ｂ）と同じ構成である。図５は、図４の逆極性の維持パルスが印加される例である。即ち、図５（ａ）の駆動波形に示される通り、Ｘ、Ｙ電極は、グランド電位ＧＮＤよりも高い正の電源＋Ｖ２に接続され、グランド電位より低い負の電源−Ｖ１に駆動され、更に正の電源＋Ｖ２に戻される。従って、期間ｔ１において、Ｙ電極に負の放電パルスが印加された時、図５（ｂ）に示す経路、正の電源＋Ｖ２、Ｘ電極、放電セル、Ｙ電極、ダイオードＤ１、トランジスタＱ３、及び負の電源−Ｖ１の経路で放電電流が流れる。即ち、グランド電源線ＧＮＤには放電電流は流れなず、ノイズも発生しない。期間ｔ２では、Ｘ電極側に負の放電パルスが印加されるので、図４（ｂ）に示した経路で放電電流が流れ、グランド電源ＧＮＤへの放電電流の流入はない。
【００３６】
図５の場合も、放電パルスが印加された時に、アドレス電極はグランド電位に維持されるので、Ｘ、Ｙ電極との間に大きな電界が印加されず、アドレス電極側にマイナスの電荷が蓄積されたり、衝突したりすることが防止される。特に、アドレス電極の電位がＸ，Ｙ電極より低いので、プラスの電荷が蛍光層に衝突することは防止される。
【００３７】
図６は、本実施の形態例における第３の駆動方法を示す図である。この例では、Ｘ電極とＹ電極に逆極性の放電パルスを同時に印加し、その合成電圧をＸ、Ｙ電極間に印加することにより、放電を発生させる。その場合に、Ｘ、Ｙ電極は共に、グランド電源ＧＮＤとは別の電源−Ｖ３，＋Ｖ２，−Ｖ１に駆動されるので、グランド電源ＧＮＤに放電電流が流れることはない。
【００３８】
図６（ａ）の駆動波形に示される通り、最初にＸ、Ｙ電極を負の電源−Ｖ３の電位に維持する。そして、期間ｔ１では、Ｙ電極を正の電源＋Ｖ２に駆動すると同時にＸ電極をよりマイナスの負の電源―Ｖ１に駆動する。これら二つの駆動パルスの合成により、図４，５で示した如き放電パルスがＸ、Ｙ電極間に印加されたことになる。そして、パルス印加終了時に再度Ｘ、Ｙ電極が電源−Ｖ３に戻される。期間ｔ２では、両電極を負の電源−Ｖ３の電位から、上記と逆極性の放電パルスを印加することにより、両電極間に期間ｔ１とは逆方向の電圧を印加して放電を発生させる。この場合も、放電発生時には両電極がグランド電位とは別の電源から放電電流を供給し、吸収するので、グランド電源にノイズが発生することはない。
【００３９】
図６（ｂ）に駆動回路が示される。第３の駆動方法を行うために、この駆動回路には、図４（ｂ）、図５（ｂ）の駆動回路に加えて、電源−Ｖ３が加えられ、トランジスタＱ７、Ｑ８、Ｑ９、Ｑ１０が加えられる。これらのトランジスタは、それぞれの電極の共通ドライバ回路２４，２８を構成し、対応する共通ドライバ制御部３６から制御信号を供給される。
【００４０】
この駆動回路では、期間ｔ１において、先ず、トランジスタＱ９，Ｑ１０，Ｑ７，Ｑ８を導通して、両Ｘ、Ｙ電極を電源−Ｖ３に維持する。そして、トランジスタＱ６を導通させてＸ電極を電源−Ｖ１に接続すると共に、トランジスタＱ４を導通させて、トランジスタＱ４，ダイオードＤ２を介してＹ電極を電源＋Ｖ２に接続する。その結果、図示される通り、電源＋Ｖ２、トランジスタＱ４、ダイオードＤ２、Ｙ電極、放電セル、Ｘ電極、トランジスタＱ６、電源−Ｖ１の経路で放電電流が流れる。次に、トランジスタＱ９，Ｑ１０，Ｑ７，Ｑ８を導通して、両Ｘ、Ｙ電極を電源−Ｖ３に戻す。この時に、両電極間の寄生容量が短絡されるが、その短絡電流も、電源−Ｖ３に流れるだけである。以上の通り、期間ｔ１において、両電極に逆極性の放電パルスを印加しても、それに伴ってグランド電源にノイズが発生することは防止される。
【００４１】
期間ｔ２においては、上記と全く逆極性の動作を行うだけであり、グランド電源への放電電流や短絡電流の流入はなく、ノイズの発生はない。
【００４２】
上記の第３の方法によれば、Ｘ、Ｙ電極に印加する放電パルスの立ち上がり、立ち下がりの電圧変化の程度を第１及び第２の方法に比較して低くすることができる。これにより、それぞれの電極の駆動を容易にし、駆動に伴い発生する高調波を小さくすることができる。
【００４３】
図７は、本実施の形態例における第４の駆動方法を示す図である。この例でも、第３の駆動方法と同様に、Ｘ電極とＹ電極に逆極性の放電パルスを同時に印加し、その合成電圧をＸ、Ｙ電極間に印加することにより、放電を発生させる。但し、第４の駆動方法では、両電極を正の電源＋Ｖ３の基準電位にした状態から、Ｙ電極をより高い正の電源＋Ｖ２に駆動すると共に、Ｘ電極を負の電源−Ｖ１に駆動し、更に、基準電位＋Ｖ３に戻す。これにより、両電極に逆極性の放電パルスを印加して、それらの合成電圧を両電極間に印加する。
【００４４】
図７（ｂ）の駆動回路は、基本的には図６（ｂ）と同じである。そして、期間ｔ１の放電パルスを印加した状態では、放電電流は、図示される経路の、電源＋Ｖ２、Ｘ電極、放電セル、Ｙ電極、ダイオードＤ１、トランジスタＱ３、そして電源−Ｖ１の経路で流れる。そのため、グランド電源ＧＮＤには放電電流は流れず、ノイズも発生しない。放電パルスが終了するときも、両電極はグランド電源ＧＮＤに接続されないので、短絡電流がグランド電源に流れることはない。
【００４５】
第３、第４の駆動方法においても、アドレス電極がグランド電位に保たれるので、アドレス電極とＸ電極、Ｙ電極との間の電位は、小さくなり、壁電荷の蓄積やプラス電荷の衝突の問題を抑えることができる。
以下、上記の４種類の駆動方法を利用した具体的なＰＤＰの駆動の実施の形態例について説明する。
【００４６】
［第１の実施の形態例］
図８は、第１の実施の形態例の駆動波形を示す図である。また、図９は、その駆動を行う駆動回路を示す図である。この実施の形態例は、３電極型面放電ＡＣ−ＰＤＰに対して適用した駆動波形と駆動回路の構成を示している。図８の駆動波形に示される通り、維持放電期間ＳＵＳでのＸ、Ｙ電極の駆動波形と、前面書込期間Ｗでの両電極の駆動波形が、上記の第１の駆動方法の駆動波形に類似する。駆動回路は、トランジスタＱ１，Ｑ２がアドレス期間においてＹ電極の走査駆動に利用され、その時ダイオードＤ１，Ｄ２は共に逆バイアスになる。また、その他のトランジスタは前面書込や維持放電期間において、共通ドライバ制御部により制御される。
【００４７】
本実施の形態例において、背面側に並行配置されたＹ電極、Ｘ電極の表示電極に対するサスティン電圧パルスの印加方法は、電源−Ｖｓ１、＋Ｖｓ２の二つの電源電圧間でサスティン電圧パルスＳＵＳＰを形成し、Ｙ，Ｘ電極の各々に印加するものである。アドレス期間ＡＤＤが終わった後、Ｙ電極、Ｘ電極とアドレス電極ともに電圧レベルは、トランジスタＱ４１，Ｑ４２により一旦グランド電位ＧＮＤに設定され、その後、サスティン期間ＳＵＳが開始される。サスティン期間の開始と供に、Ｙ電極、Ｘ電極ともに電圧レベルを電源−Ｖｓ１レベルまで立ち下げて、これを基準電圧として設定し、アドレス電極の電圧レベルはグランド電位ＧＮＤの状態としそれを維持する。そして、Ｙ，Ｘの維持電極間に対して、電源−Ｖｓ１の基準電圧から、まずＹ電極に対して電源＋Ｖｓ２のレベルのサスティン電圧パルスＳＵＳＰを印加することにより、Ｘ電極とＹ電極間にサスティン放電を発生させ放電発光を発生させると同時に、ピーク状のガス放電電流が流れる。この時の放電電流は、Ｙ電極側が高電位レベルに高められているので、電源＋Ｖｓ２の供給電源からＹ電極側のスイッチング素子Ｑ４、Ｙ電極、放電セル、Ｘ電極を経由して、Ｘ電極側のスイッチング素子Ｑ６を通り、電源−Ｖｓ１に至る経路で流れる。この時、両電源＋Ｖｓ２、−Ｖｓ１のグランド端子側ＧＮＤを一点接地するか、至近距離でグランド電源ＧＮＤに接続することにより、放電電流はグランド電源線ＧＮＤを流れることがなく、従って、グランド電源ＧＮＤの電位を乱すようなノイズの発生は防止される。
【００４８】
また、通常、電源出力からスイツチング素子に至る配線経路に為いて、ピーク電流を供給する時の電圧ドロツプを防ぎ電圧レベルを補償するため、電荷を供給する電解コンデンサ等の大容量コンデンサを接続する。図９に示される通り、本実施の形態例では、このコンデンサＣ１も電源＋Ｖｓ２と電源−Ｖｓ１の間に直接接続するようにして、グランド電源線ＧＮＤには接続しない。そうすることにより、ガス放電電流がグランド電源線ＧＮＤに流れるのを防止する。ガス放電電流が流れ終わった後、Ｙ電極側電位を再び電源−Ｖｓ１レベルに戻すことによりＹ電極側へのサスティン電圧パルスＳＵＳＰの印加を終了する。この時も、両電極間を流れる短絡電流は、グランド電源線を流れずに、基準電源−Ｖｓ１に流れるだけである。
【００４９】
次のタイミングで、同様にＸ電極側にサスティン電圧パルスＳＵＳＰを印加するが、この時のガス放電電流は、パネル内で電流方向が逆になるだけで、それ以外については全く同じ効果が得られる。
【００５０】
本実施の形態例では、以上のようなサスティン電圧パルスをＸ、Ｙ電極に交互に連続的に印加する間、アドレス電極の電位をグランド電位ＧＮＤに維持する。従って、アドレス電極と維持電極Ｘ、Ｙ間の電位差は、グランド電位ＧＮＤと電源＋Ｖｓ２の電位または電源−Ｖｓ１の電位との差になり、電源＋Ｖｓ２または−Ｖｓ１の絶対値を等しく設定すれば、従来の方式に比べ半分の電位差に低減され、アドレス電極上への電荷の過剰蓄積を防止することができ、放電ミス等の誤動作を改善することが可能になる。
【００５１】
次に、本実施の形態例では、パネル全面に渡る表示セルを周期的に活性化させるための全面書込みパルスＷＰに対しても、同様な駆動方式を適用する。即ち、全面書込み期間Ｗに入ると同時に、Ｙ電極、Ｘ電極に一斉に基準電圧−Ｖｗ１を印加してその電位をグランド電位より低くする。そして、この基準電圧−Ｖｗ１から、Ｘ電極側に対して電源＋Ｖｗｘの電位を印加することにより、全面書込み放電を発生させる。この全面書込み放電による電流は、図９の駆動回路内において、電源＋Ｖｗｘの供給電源側のＸ電極側のスイッチング素子Ｑ１５、Ｘ電極、放電セル、Ｙ電極を経由して、Ｙ電極側のスイッチング素子Ｄ１，Ｑ１１を通り、基準電源−Ｖｗ１に至る経路で流れる。この時、両電源＋Ｖｗｘ、−Ｖｗ１のグランド端子側を一点接地するか、至近距離でグランド電源ＧＮＤに接続することにより、放電電流はグランド電源線ＧＮＤを流れることはない。従って、グランド電位ＧＮＤを乱すようなノイズの発生はない。全面書込み期間の終了後は、Ｙ電極、Ｘ電極ともグランド電源ＧＮＤの電位に戻し、全ての電極間電位差を無くしてリセット状態にする。
【００５２】
全面消去の期間は、Ｙ電極側より電圧＋Ｖｅｙレベルの鈍波パルスを印加するが、これは、Ｙ電極側のスイッチング素子Ｑ１４を動作させて印加するものであり、トランジスタＱ１４のオン抵抗が高めのものを使用するか、トランジスタＱ１４の出力側に直列に図示しない抵抗を挿入する方法により鈍り波形を得るようにしている。
【００５３】
［第２の実施の形態例］
図１０は、第３の実施の形態例の駆動波形を示す図である。また、図１１は、その駆動回路を示す図である。第１の実施の形態例と対応する部分には同じ引用番号を付した。第２の実施の形態例は、第１の実施の形態例と逆極性の維持パルスＳＵＳＰや全面書込パルスＷＰを利用する。また、全面書込時に、書込パルスはＹ電極に供給される。そして、基準電源として正の電源＋Ｖｗ２、＋Ｖｓ２が利用される。
【００５４】
この実施の形態例では、サスティン期間の基準電圧を正極性の電源＋Ｖｓ２に設定しており、この電源＋Ｖｓ２のレベルから電源−Ｖｓ１をピーク電圧とした負極性のサステイン電圧パルスＳＵＳＰを、Ｘ、Ｙ電極に印加する。
【００５５】
このメリツトは、放電が発生する電圧パルスが負極性のポテンシャルであるため、放電発生時において維持電極であるＹ、Ｘ電極側に放電ガスの正のイオンが集積し、それらの電極と対向するアドレス電極側には電子が集積する形になる。従って、従来例のようなアドレス電極側上の蛍光体に対する正のイオン衝撃を避けることができる。その結果、長寿命化のメリットがある。また、サステイン電圧パルスＳＵＳＰのみならず、全面書込み電圧パルスＷＰの印加においても同様の効果を狙って、正極性の基準電圧＋Ｖｗ２から負極性の書込み電圧−ＶｗｙをＹ電極に印加する。
【００５６】
［第３の実施の形態例］
図１２は、第３の実施の形態例の駆動波形を示す図である。また、図１３は、その駆動回路を示す図である。この例では、サスティン期間は、第１の実施の形態例（図８）と同等であり、Ｘ、Ｙ電極を負の基準電源−Ｖｓ１にして、それぞれに正の電源＋Ｖｓ２の維持パルスＳＵＳＰを印加する。一方、全面書込み期間の基準電圧の印加が、第１の実施の形態例と異なる。
【００５７】
図１２に示される通り、全面書込み期間Ｗに入ると同時に、Ｙ電極に対しては負極性の基準電圧−Ｖｗ１、Ｘ電極に対しては正極性の基準電圧＋Ｖｗ２の様に、別々の基準電圧を印加する。このように別々の基準電圧を用いることにより、書込み動作に必要な電極間の電圧を基準電圧で加算することができるので、書込みパルスＷＰとして基準電圧＋Ｖｗ２から電源＋Ｖｗｘを印加する時の電圧振幅を小さくすることができる。このように、それぞれの電圧変化分を小さくできることで、よりいっそう高調波等のノイズ低減ができる。
【００５８】
図１３の駆動回路に示される通り、全面書込時にトランジスタＱ１５を導通させてＸ電極を一旦基準電源＋Ｖｗ２にし、更に、トランジスタＱ１８を導通させてＸ電極を電源＋Ｖｗｘにする。Ｙ電極側の駆動回路は、第１の実施の形態例と同様の構成である。
【００５９】
［第４の実施の形態例］
図１４は、第４の実施の形態例の駆動波形を示す図である。また、図１５は、その駆動回路を示す図である。この例では、サスティン期間は、第２の実施の形態例（図１０）と同等であり、Ｘ、Ｙ電極を正の基準電源＋Ｖｓ２にして、それぞれに負の電源−Ｖｓ１の維持パルスＳＵＳＰを印加する。一方、全面書込み期間の基準電圧の印加が、第２の実施の形態例と異なり、第３の実施の形態例（図１２）とは逆の極性の例になっている。
【００６０】
この例では、全面書込み期間の駆動は、Ｙ電極に対しては負極性の基準電圧−Ｖｗ１，Ｘ電極に対しては正極性の基準電圧＋Ｖｗ２を印加する様に、それぞれ別の基準電圧を印加して、書込み動作に必要な書込み電圧をＹ電極側から書込みパルスＷＰとして電源−Ｖｗｙを印加する。逆極性の基準電圧が書込み電圧の一部として共用されので、各電極の駆動電圧が低く、高調波等のノイズを低減できる。
【００６１】
図１５の駆動回路においては、Ｙ電極側の駆動回路に、負の基準電源−Ｖｗ１を印加するトランジスタＱ１１と、書込の為の負の電源−Ｖｗｙを印加するトランジスタＱ１９とが設けられる。Ｘ電極側の駆動回路は、第２の実施の形態例（図１１）と同様である。
【００６２】
［第５の実施の形態例］
図１６は、第５の実施の形態例の駆動波形を示す図である。また、図１７は、その駆動回路を示す図である。この例では、サスティン期間は、第２の実施の形態例（図１０）及び第４の実施の形態例（図１４）と同等であり、Ｘ、Ｙ電極を正の基準電源＋Ｖｓ２にして、それぞれに負の電源−Ｖｓ１の維持パルスＳＵＳＰを印加する。一方、全面書込み期間の基準電圧の印加が、及び書込電圧の印加が、Ｘ、Ｙ電極に対して共に逆極性のパルスによって行われる。
【００６３】
第１乃至第４の実施の形態例では、Ｙ電極またはＸ電極のどちらかの電極にのみ書込みパルスを印加したが、本実施の形態例では、両方の電極からの合成電圧で書込みを行う。即ち、全面書込み期間の開始とともに、Ｙ電極に負極性の基準電圧−Ｖｗ１，Ｘ電極に正極性の基準電圧＋Ｖｗ２を印加した後、Ｙ電極側から電源−Ｖｗｙのレベルの負極性の書込みパルスＹｗを、Ｘ電極側から電源＋Ｖｗｘのレベルの正極性の書込みパルスＸｗを印加して、その合成電圧により書込み放電を発生させる。この方法によれば、両電極にそれぞれ印加される電圧パルスの振幅を半分近くまで低減でき、誘起されるノイズも低く抑えることができる。図１７に示される通り、Ｘ電極の駆動回路には、トランジスタＱ１５，Ｑ１８が設けられ、Ｙ電極の駆動回路には、トランジスタＱ１１，Ｑ１９が設けられ、上記の全面書込パルスの印加を可能にする。
【００６４】
［第６の実施の形態例］
図１８は、第６の実施の形態例の駆動波形を示す図である。また、図１９は、その駆動回路を示す図である。この例では、サステイン期間、全面書込み期間ともに、第１の実施の形態例とほぼ同等の波形構成を示している。しかし、複数の駆動用電源において電圧レベルが近似している電源を共用して、その種類を削減し、駆動回路の小型化およびコストダウンを図る。即ち、正極性のサスティン電圧をアドレス側のアドレス電圧Ｖａと共通化し、負極性のサスティン電圧をアドレス期間におけるＹ電極基準電圧−Ｖｍｙおよび全面書込み期間の基準電圧−Ｖｍｙとを共通化する。これにより、必要な電源の種類は上記の共用電源Ｖａ、−Ｖｍｙの２種類と、専用電源として、Ｙ電極側の消去電源＋Ｖｅｙと、Ｘ電極側の書込み電源＋Ｖｗｘと、Ｙ電極側のスキャン用電源−Ｖｙの３種類の計５種類で構成され、第１の実施の形態例より簡単化される。
【００６５】
また、それに関係して、駆動回路の駆動トランジスタの数も図１９に示される通り、第１の実施の形態例よりも減らすことができる。従って、全体として大幅な小型化およびコストダウンが実現される。
【００６６】
第６の実施の形態例のような駆動電源の共用化は、第２乃至第５の実施の形態例においても行うことができる。その場合、同極性で近似する電位をもつ電源を共用化することで、電源の簡単化と駆動回路の簡単化を行うことができる。
【００６７】
［第７の実施の形態例］
図２０は、第７の実施の形態例の駆動波形を示す図である。また、図２１は、その駆動回路を示す図である。この例は、図６で示した第３の駆動方法を利用して、維持放電と全面書込のＸ、Ｙ電極の駆動を行う。
【００６８】
まず、維持放電期間ＳＵＳにおいては、図２０に示される通り、両電極をグランド電位から負の基準電源−Ｖｓ１に駆動する。その状態から、一方の電極をより負の電源−Ｖｓ３に駆動すると同時にもう一方の電極を正の電源＋Ｖｓ２に駆動する。その結果、第３の駆動方法で説明したとおり、それぞれの電極に印加する維持パルスの合成によって、両電極間に維持放電に必要な電圧が印加される。但し、その放電電流は、グランド電源ＧＮＤには流れない。
【００６９】
同様に、全面書込期間においても、図２０に示される通り、両電極をグランド電位から負の基準電源−Ｖｓ１に駆動する。そして、Ｘ電極は正の電源＋Ｖｗｘに駆動して書込パルスＸｗを印加し、Ｙ電極は負の電源−Ｖｗｙに駆動して逆極性の書込パルスＹｗを印加する。これらの逆極性のパルスの合成により、両電極間に十分大きな書込電圧が印加され、全面放電を発生させる。この時も、放電電流はグランド電源には流れない。全面書込期間においても、それぞれの電極に印加されるパルスは小さいので、それに伴う高調波等のノイズを少なくすることができる。
【００７０】
図２１には、上記の電極駆動を行う為の電源と駆動トランジスタが示される。図２０の駆動波形を実現するように、それらの駆動トランジスタが制御回路により制御される。
【００７１】
［第８の実施の形態例］
図２２は、第８の実施の形態例の駆動波形を示す図である。また、図２３は、その駆動回路を示す図である。この例は、図７で示した第４の駆動方法を利用して、維持放電と全面書込のＸ、Ｙ電極の駆動を行う。即ち、第７の実施の形態例と逆極性の駆動方法である。
【００７２】
まず、維持放電期間ＳＵＳにおいては、図２２に示される通り、両電極をグランド電位から正の基準電源＋Ｖｓ１に駆動する。その状態から、一方の電極をより正の電源＋Ｖｓ２に駆動すると同時にもう一方の電極を負の電源−Ｖｓ３に駆動する。その結果、第４の駆動方法で説明したとおり、それぞれの電極に印加する維持パルスの合成によって、両電極間に維持放電に必要な電圧が印加される。但し、その放電電流は、グランド電源ＧＮＤには流れない。
【００７３】
同様に、全面書込期間においても、図２２に示される通り、両電極をグランド電位から正の基準電源＋Ｖｓ１に駆動する。そして、Ｘ電極は正の電源＋Ｖｗｘに駆動して書込パルスＸｗを印加し、Ｙ電極は負の電源−Ｖｗｙに駆動して逆極性の書込パルスＹｗを印加する。これらの逆極性のパルスの合成により、両電極間に十分大きな書込電圧が印加され、全面放電を発生させる。この時も、放電電流はグランド電源には流れない。全面書込期間においても、それぞれの電極に印加されるパルスは小さいので、それに伴う高調波等のノイズを少なくすることができる。
【００７４】
図２３には、上記の電極駆動を行う為の電源と駆動トランジスタが示される。図２２の駆動波形を実現するように、それらの駆動トランジスタが制御回路により制御される。
【００７５】
以上、本発明の実施の形態例を、３電極型面放電ＡＣ−ＰＤＰを例にして説明したが、本発明の主旨に従えば、従来タイプの対向放電型ＡＣ−ＰＤＰパネルに対しても同様に適用可能である。
【００７６】
【発明の効果】
以上、本発明によれば、放電パルスを印加する場合に、グランド電源とは異なる電源から別の電源に電極を駆動することにより、放電に伴うピーク性の大電流がグランド電源線に流れることを防止できる。従って、グランド電位へのノイズが防止され、それに伴う誤動作、駆動波形の歪み、電磁波放射の障害の問題を解決することができる。
【００７７】
また、放電パルスの振幅の中間の電位にアドレス電極を維持することで、ガス放電発生時におけるＸ、Ｙ電極からなる維持電極とアドレス電極との間の電圧を小さく抑えることができる。従って、アドレス電極側の誘電体層表面に電荷が過剰に蓄積するのを防止することができ、それに伴う誤り放電の発生を防止することができる。
【図面の簡単な説明】
【図１】実施の形態例における３電極面放電ＡＣ型のＰＤＰパネルの平面図である。
【図２】図１のＰＤＰの断面図である。
【図３】図１，２のＰＤＰの駆動回路のブロック図である。
【図４】本実施の形態例における第１の駆動方法を示す図である。
【図５】本実施の形態例における第２の駆動方法を示す図である。
【図６】本実施の形態例における第３の駆動方法を示す図である。
【図７】本実施の形態例における第４の駆動方法を示す図である。
【図８】第１の実施の形態例の駆動波形を示す図である。
【図９】第１の実施の形態例の駆動回路を示す図である。
【図１０】第２の実施の形態例の駆動波形を示す図である。
【図１１】第２の実施の形態例の駆動回路を示す図である。
【図１２】第３の実施の形態例の駆動波形を示す図である。
【図１３】第３の実施の形態例の駆動回路を示す図である。
【図１４】第４の実施の形態例の駆動波形を示す図である。
【図１５】第４の実施の形態例の駆動回路を示す図である。
【図１６】第５の実施の形態例の駆動波形を示す図である。
【図１７】第５の実施の形態例の駆動回路を示す図である。
【図１８】第６の実施の形態例の駆動波形を示す図である。
【図１９】第６の実施の形態例の駆動回路を示す図である。
【図２０】第７の実施の形態例の駆動波形を示す図である。
【図２１】第７の実施の形態例の駆動回路を示す図である。
【図２２】第８の実施の形態例の駆動波形を示す図である。
【図２３】第８の実施の形態例の駆動回路を示す図である。
【図２４】従来例のＰＤＰの駆動波形を示す図である。
【符号の説明】
１２          アドレス電極
１６          Ｘ電極
１８          Ｙ電極
３０          制御回路
ＧＮＤ        グランド電源
−Ｖ１，＋Ｖ２，−Ｖ３    グランド電源と異なる電源
【図１】
0003642693.tif 000002
【図２】
0003642693.tif 000003
【図３】
0003642693.tif 000004
【図４】
0003642693.tif 000005
【図５】
0003642693.tif 000006
【図６】
0003642693.tif 000007
【図７】
0003642693.tif 000008
【図８】
0003642693.tif 000009
【図９】
0003642693.tif 000010
【図１０】
0003642693.tif 000011
【図１１】
0003642693.tif 000012
【図１２】
0003642693.tif 000013
【図１３】
0003642693.tif 000014
【図１４】
0003642693.tif 000015
【図１５】
0003642693.tif 000016
【図１６】
0003642693.tif 000017
【図１７】
0003642693.tif 000018
【図１８】
0003642693.tif 000019
【図１９】
0003642693.tif 000020
【図２０】
0003642693.tif 000021
【図２１】
0003642693.tif 000022
【図２２】
0003642693.tif 000023
【図２３】
0003642693.tif 000024
【図２４】
0003642693.tif 000025