(57)【特許請求の範囲】
【請求項１】
容量性負荷の充放電を行う駆動回路において、
容量性負荷に接続された充電用負荷駆動素子および放電用負荷駆動素子と、
前記充電用負荷駆動素子に対する電荷の供給源としてのキャパシタおよび電源と、
前記キャパシタと前記電源と前記充電用負荷駆動素子との間に介在する充電電荷供給源切り替え回路と、
前記放電用負荷駆動素子からの電荷の放出先としての前記キャパシタおよびグランドと、前記キャパシタと前記グランドと前記放電用負荷駆動素子との間に介在する放電電荷流入先切り替え回路と、を有し、
前記充電用負荷駆動素子および前記放電用負荷駆動素子に、入力信号としてパルス電圧が印加された場合に、
（ａ）前記充電電荷供給源切り替え回路は、前記容量性負荷の充電時、前記キャパシタの電位と前記容量性負荷の電位との関係に基づいて、電荷を前記キャパシタより前記充電用負荷駆動素子に供給するか、電荷を少なくとも前記電源より前記充電用負荷駆動素子に供給するかを切り替え、
（ｂ）前記放電電荷流入先切り替え回路は、前記容量性負荷の放電時、前記キャパシタの電位と前記容量性負荷の電位との関係に基づいて、電荷を前記放電用負荷駆動素子から前記キャパシタに放出するか、電荷を少なくとも前記放電用負荷駆動素子から前記グランドに放出するかを切り替える、
ことを特徴とする容量性負荷駆動回路。
【請求項２】
請求項１に記載の容量性負荷駆動回路において、
前記充電電荷供給源切り替え回路は、前記容量性負荷の充電時、
前記キャパシタの電位が前記容量性負荷の電位より高い場合は、電荷をキャパシタより前記充電用負荷駆動素子に供給し、
前記キャパシタの電位が前記容量性負荷の電位より低い場合は、電荷を電源より前記充電用負荷駆動素子に供給するが、その際、前記充電電荷供給切り替え回路と前記充電用負荷駆動素子との接続点の電位が、前記容量性負荷の電位より概ね一定電圧高い電圧を保ちながら電荷を供給し、
前記放電電荷流入先切り替え回路は、前記容量性負荷の放電時、
前記キャパシタの電位が前記容量性負荷の電位より低い場合は、電荷を前記放電用負荷駆動素子から前記キャパシタに放出し、
前記キャパシタの電位が前記容量性負荷の電位より高い場合は、電荷を前記放電用負荷駆動素子から前記グランドに放出するが、その際、前記放電電荷流入切り替え回路と前記放電用負荷駆動素子との接続点の電位が、前記容量性負荷の電位より概ね一定電圧低い電圧を保ちながら電荷を放出する、
ことを特徴とする請求項１に記載の容量性負荷駆動回路。
【請求項３】
請求項１または２に記載の容量性負荷駆動回路において、
前記キャパシタと前記充電電荷供給源切り替え回路の間にインダクタンスを介在させ、
前記キャパシタと放電電荷流入先切り替え回路の間にインダクタンスを介在させる、
ことを特徴とする請求項１または２に記載の容量性負荷駆動回路。
【請求項４】
請求項１または２に記載の容量性負荷駆動回路おいて、
前記充電電荷供給源切り替え回路は第１のトランジスタを有し、前記第１のトランジスタのベース電圧を第１のコンデンサを用いて電源電圧より高くし、
前記放電電荷流入先切り替え回路は第２のトランジスタを有し、前記第２のトランジスタのベース電圧を第２のコンデンサを用いてグランドより低くする、
ことを特徴とする請求項１または２に記載の容量性負荷駆動回路。
【請求項５】
ピエゾ圧電素子の充放電を行うインクジェットプリンタヘッドの駆動回路において、
ピエゾ圧電素子に接続された充電用トランジスタおよび放電用トランジスタと、
前記充電用トランジスタに対する電荷の供給源としてのキャパシタおよび電源と、
前記キャパシタと前記電源と前記充電用トランジスタとの間に介在する充電電荷供給源切り替え回路と、
前記放電用トランジスタからの電荷の放出先としての前記キャパシタおよびグランドと、前記キャパシタと前記グランドと前記放電用トランジスタとの間に介在する放電電荷流入先切り替え回路と、を有し、
前記充電用トランジスタおよび前記放電用トランジスタに、入力信号としてパルス電圧が印加された場合に、
（ａ）前記充電電荷供給源切り替え回路は、前記ピエゾ圧電素子の充電時、前記キャパシタの電位と前記ピエゾ圧電素子の電位との関係に基づいて、電荷を前記キャパシタより前記充電用トランジスタに供給するか、電荷を少なくとも前記電源より前記充電用トランジスタに供給するかを切り替え、
（ｂ）前記放電電荷流入先切り替え回路は、前記ピエゾ圧電素子の放電時、前記キャパシタの電位と前記ピエゾ圧電素子の電位との関係に基づいて、電荷を前記放電用トランジスタから前記キャパシタに放出するか、電荷を少なくとも前記放電用トランジスタから前記グランドに放出するかを切り替える、
ことを特徴とするインクジェットプリンタヘッドの駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ピエゾ圧電素子を用いたインクジェットプリンタヘッドの駆動回路のように容量性負荷を駆動する容量性負荷駆動回路に関するものである。さらに詳しくは、この駆動回路における電源側からみたときの低消費電力化技術に関するものである。
【０００２】
【従来の技術】
ピエゾ圧電素子を用いたインクジェットプリンタヘッドの駆動回路では、インクジェットノズルのピエゾ圧電素子に台形波状のパルス電圧を印加し、インク室内の体積変化によりインクの吸引と吐出を行うように構成されている。このような駆動回路としては、従来、図６のように２つのトランジスタＱ１、Ｑ２をプッシュプル接続した電流増幅回路を用いている。本図で、Ｃ１が容量性負荷でありピエゾ圧電素子は容量性負荷と考えられる。この電流増幅回路では、前段に構成されている台形波電圧生成回路（図示せず）から出力される台形波状のパルス電圧（入力）に基づいて一方のトランジスタＱ１を介して電源から容量性負荷（ピエゾ圧電素子）Ｃ１に充電を行うと共に、他方のトランジスタＱ２を介して容量性負荷からグランドへの放電をおこなう。このときの電圧波形および電流波形を図７に示す。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の駆動回路では、容量性負荷への充電に必要な電荷をすべて電源からの電力供給により行っているため、消費電力が大きいという問題点がある。それらの電力のほとんどがトランジスタで消費され熱となるため、トランジスタの破壊を防ぐための大きな放熱装置が必要であるという問題点もある。
【０００４】
以上の問題点に鑑みて、本発明の課題は、負荷が容量性であることを利用して、電源からみたときの低消費電力化を図るとともに、駆動素子の発熱を抑えることの出来る容量性負荷駆動回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明では、容量性負荷の充放電を行う駆動回路において、容量性負荷に接続された充電用負荷駆動素子および放電用負荷駆動素子と、前記充電用負荷駆動素子に対する電荷の供給源としてのキャパシタおよび電源と、前記キャパシタと前記電源と前記充電用負荷駆動素子との間に介在する充電電荷供給源切り替え回路と、前記放電用負荷駆動素子からの電荷の放出先としての前記キャパシタおよびグランドと、前記キャパシタと前記グランドと前記放電用負荷駆動素子との間に介在する放電電荷流入先切り替え回路と、を有し、前記充電用負荷駆動素子および前記放電用負荷駆動素子に、入力信号としてパルス電圧が印加された場合に、前記充電電荷供給源切り替え回路は、前記容量性負荷の充電時、前記キャパシタの電位と前記容量性負荷の電位との関係に基づいて、電荷を前記キャパシタより前記充電用負荷駆動素子に供給するか、電荷を少なくとも前記電源より前記充電用負荷駆動素子に供給するかを切り替え、前記放電電荷流入先切り替え回路は、前記容量性負荷の放電時、前記キャパシタの電位と前記容量性負荷の電位との関係に基づいて、電荷を前記放電用負荷駆動素子から前記キャパシタに放出するか、電荷を少なくとも前記放電用負荷駆動素子から前記グランドに放出するかを切り替えることを特徴とする。
【０００６】
本発明では、ピエゾ圧電素子などの容量性負荷から放電される電荷をキャパシタに蓄えておき、このキャパシタに蓄えられた電荷は、後に容量性負荷への充電に用いるということを行うため、容量性負荷への充電はすべて電源から行うわけではない。容量性負荷への充電に必要な電荷の一部をキャパシタからの供給で行い、残りを電荷の供給でまかなう。したがって、消費電力が小さくなる。
【０００７】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【０００８】
（実施例１）
図１は、請求項第１記載の発明に係わる容量性負荷駆動回路の第１の実施例の回路図である。
【０００９】
Ｃ１は容量性負荷であり、Ｃ１を充電するための電流を流すために、トランジスタＱ１のエミッタが、Ｃ１から放電するための電流を流すためにトランジスタＱ２のエミッタが、それぞれＣ１に接続されている。トランジスタＱ１、Ｑ２のベースには、前段に構成されている台形波電圧生成回路（図示せず）から出力される台形波状のパルス電圧が印加される。Ｃ２、Ｃ３はキャパシタで、負荷Ｃ１に充電する電流の一部はキャパシタＣ２、Ｃ３から供給され、負荷Ｃ１から放電される電流の一部はキャパシタＣ２、Ｃ３に流れ込む。Ｃ２、Ｃ３は負荷の静電容量より十分大きく、たとえば、負荷の１０倍以上である。
【００１０】
ツェナーダイオードＤ３、キャパシタＣ４、抵抗Ｒ１、トランジスタＱ５、ダイオードＤ５、トランジスタＱ３、ダイオードＤ１が充電電荷供給源切り替え回路を構成している。ツェナーダイオードＤ４、キャパシタＣ５，抵抗Ｒ２、トランジスタＱ６、ダイオードＤ６、トランジスタＱ４、ダイオードＤ２が放電電荷流入先切り替え回路を構成している。
【００１１】
図２は本形態の駆動回路における出力電圧と出力電流を示した図である。上段の電圧の図で、出力電位が、負荷Ｃ１にかかる電圧であり、パルス状の波形である。出力電位と概ね同形の波形が入力として、図１の「入力」に入力されるが、出力電位の振幅は３０Ｖ程度に対して、入力と出力電位との差はトランジスタＱ１、Ｑ２のベース・エミッタ間電圧のおよそ０．６Ｖ程度しかないので、図２のスケールでは入力と出力電位は同形と考えてよい。
【００１２】
充電時を考える。図２において、Ｔ１から充電が始まる。Ｃ２、Ｃ３の接続点の電位が、図２のように出力電位の振幅のほぼ半分の電位になっているものとする（後述するように、図のパルスの以前に同様のパルスが何発かあると、この状態になる）。Ｔ１からＴ３の間は、出力電位がＣ２、Ｃ３の接続点の電位より低い。Ｑ１はベース電位の上昇にしたがい、エミッタ電流を、したがってコレクタ電流を流すが、このときの電荷のほとんどはＣ２、Ｃ３よりＤ１を通して供給される。これは充電電荷供給源切り替え回路が制御しているが、充電電荷供給源切り替え回路の振る舞いを説明する。
【００１３】
Ｑ５のベース電位はＲ１とＤ３により、Ｄ３固有のツェナー電圧分だけ入力の電位より高くなっている。ツェナー電圧は４Ｖ程度とする。Ｑ５のエミッタ電位はベース・エミッタ電圧分（約０．６Ｖ）だけベース電位より低くなっているから、Ｑ５のエミッタ従ってＤ５のアノードの電位は入力の電位より約３．４Ｖ高い（４Ｖ−０．６Ｖ）。もし、Ｑ３のエミッタの電位が、Ｄ５のアノード電位より、１．２Ｖ程度（Ｄ５の順方向電圧とＱ３のベース・エミッタ間電圧の和）低い、すなわち「Ｑ３のエミッタの電位が、入力より約２．２Ｖ（３．４Ｖ−１．２Ｖ）高い」（状態１）ならば、Ｄ５に順方向電流が、そしてＱ３にベース電流が流れる。ところで、時刻Ｔ１からＴ２までの間、上記状態１にならない（ここで、時刻Ｔ２は入力の電位がＣ２、Ｃ３の接続点の電位から約２．２Ｖ低い電位になった時刻である）。
【００１４】
なぜなら、Ｔ１とＴ２の間では、入力の電位が低く、状態１だったとすると、Ｑ３のエミッタの電位は入力より２．２Ｖ高いだけであるから、Ｃ２、Ｃ３の接続点の電位より、低い電位であり、したがって、ダイオードＤ１がＯＮし、Ｑ３のエミッタの電位は、Ｃ２、Ｃ３の接続点の電位よりＤ１の順方向電圧分低い電圧になってしまうからである。すなわち、Ｔ１からＴ２までの間は、Ｑ３のエミッタ電位従ってＱ１のコレクタ電位は、Ｃ２、Ｃ３の接続点の電位から順方向電圧分低い電位となる。したがって、状態１にはならないから、Ｑ３はＯＦＦであり、Ｑ３を流れる電流ｉ２は流れず、Ｄ１を流れるｉ１のみが流れる。
【００１５】
次にＴ２からＴ３のあいだの動作を説明する。Ｔ２で、上記状態１が成立するので、Ｑ３が電流を流し始めるが、Ｄ１も逆バイアスがかかるわけではないので、電流を流す。しかし、入力の電位の上昇とともに、Ｑ３のエミッタの電位が上昇し、Ｄ１の端子間電圧が小さくなり、Ｄ１を流れる電流ｉ１は減少し、それを補うために電流ｉ２が増加する。
【００１６】
次にＴ３からＴ４までの動作を説明する。Ｔ３でＤ１の端子間電圧が０Ｖになり、Ｔ３以降は、逆バイアスがかかる。従って、Ｄ１は電流を流さず、ｉ１は０である。Ｄ１が電流を流さないので、負荷Ｃ１に流す電流はすべて、Ｑ３を通して、電源ＶＣＣから供給される。Ｔ４において入力の電位の上昇が終了し、電流も流れなくなる。この間、図２のように、Ｑ１のコレクタ電位すなわちＱ３のエミッタ電位は、入力より約２．２Ｖ高い状態で上昇する。
【００１７】
以上のように、充電時には、充電電荷供給源切り替え回路は、Ｑ１に電流を供給する源を、Ｃ２、Ｃ３の接続点の電位と入力の電位との関係を元にして、切り替える。この際、Ｑ１のコレクタ電位は、図２の「Ｑ１コレクタ電位」で示される電位のように変化する。
【００１８】
放電時も、充電と同様の説明ができる。Ｔ５からＴ６までは、Ｃ１からの放電電流は、Ｑ２、Ｄ２を通してＣ２およびＣ３に流れ込む。Ｔ６でＱ４にも電流が流れ始め、Ｔ７までは、Ｄ２を流れる電流ｉ３とＱ４を流れるｉ４がともに流れる。この際、図２のように、ｉ３は徐々に減少し、ｉ４は徐々に増加する。Ｔ７でｉ３は０になり、Ｔ８まで、ｉ４のみが流れる。ここで、Ｑ４が電流を流す場合は、「Ｑ４のエミッタの電位が、入力より約２．２Ｖ（３．４Ｖ−１．２Ｖ）低い」（状態２）場合である。ただし、Ｄ４はＤ３と同じツェナー電位のものを使用しているものとする。放電電荷流入先切り替え回路が充電電荷供給源切り替え回路と同様に、以上の放電動作を行う。
【００１９】
以上が、１パルスにおける本実施例の容量性負荷駆動回路の動作であるが、Ｃ２、Ｃ３の接続点の電位についての次に説明する。
【００２０】
たとえば、当初、Ｃ２、Ｃ３の接続点の電位が、グランドと同電位だった場合を考える。この時、負荷の充電時には、充電開始時からすでに、上記状態１を満たし、したがって、Ｑ３を流れる電流ｉ２が流れる。また、 Ｃ２、Ｃ３の接続点の電位が負荷Ｃ１の電位より低いので、Ｄ１を流れる電流ｉ１は０である。つまり、充電時には、充電開始から終了に至るまで、負荷Ｃ１を充電する電荷は電源ＶＣＣより供給される。
【００２１】
続いての放電時は、放電開始時には上記状態２ではないので、Ｄ２を流れる電流ｉ３が流れ、Ｃ２とＣ３に流れ込む。Ｃ２、Ｃ３の接続点の電位は当初グランドなので、状態２に移行するのが遅いか、あるいは出力電位の最小値によっては、状態２に移行せずに、放電時に流れる電流はすべてＣ２とＣ３に流れ込む。このとき、電流ｉ３がＣ２、Ｃ３に流れ込むので、Ｃ２、Ｃ３の接続点の電位は放電終了時の方が放電開始時より高くなっている。
【００２２】
パルスは引き続き、何回も発生するが、上に説明したようなことが何回かおこり、充電時には、Ｃ２、Ｃ３から電荷が供給されず、放電時には、Ｃ２、Ｃ３に電流が流れ込む期間が長い、という状態が続く。このとき、Ｃ２、Ｃ３の接続点の電位はパルスの初めより終わりの方が高くなる。
【００２３】
更にパルスを加えると、 Ｃ２、Ｃ３の接続点の電位が上昇するため、充電時にＣ２、Ｃ３から電流が供給され始めるが、その時間は短く、依然として、Ｃ２、Ｃ３の接続点の電位は、充電開始時より、放電終了後の方が高い、という状態が続く。但し、Ｃ２、Ｃ３の電位が上昇するにつれ、充電開始時と放電終了後の電位の差は小さくなる。なぜならば、Ｃ２、Ｃ３の電位が上昇すると、ｉ１が流れる時間が長くなる一方、ｉ２の流れる時間が短くなり、したがって、Ｃ２、Ｃ３から流れ出す電荷と流れ込む電荷の差が小さくなるからである。更にパルスが加わると、Ｃ２、Ｃ３から流れ出す電荷と流れ込む電荷の差が更に小さくなり、ほぼ０になる。この電位で釣り合い、以降安定する。安定する電位は、ほぼ、出力電位の最大と最小の中央である。
【００２４】
初期状態において、Ｃ２、Ｃ３の電位が安定する電位より、高い場合にも同様の説明がなされ、安定する電位で釣り合う。ちなみに、この時点では、電源ＶＣＣから駆動回路に流れ込む電流と、駆動回路よりグランドに流れ込む電流は等しくなる。
【００２５】
以上のように、従来では、容量性負荷に供給する電荷はすべて電源から供給されていたのに対し、本実施例においては、安定した動作では、負荷に供給する電荷の一部をキャパシタより供給することにより、電源が供給する電荷量を減らしている。電源電圧と供給した電荷の積がエネルギーであるので、省電力になっていることがわかる。
【００２６】
熱という観点からみると、電源が供給したエネルギーは、従来例ではＱ１およびＱ２において熱になっている。本実施例においても、電源が供給したエネルギーはＱ１、Ｑ２、Ｑ３、Ｑ４において熱になっている（Ｄ１、Ｄ２等でも発熱するが無視できる）。本実施例においては、電源が供給したエネルギーが従来例より、半分近く小さくなっていることに加えて、発熱源が倍になって分散されているため、一つあたりのトランジスタの発熱は従来例の４分の１近くまで減少している。このため、トランジスタの放熱が容易になる。
【００２７】
なお、本実施例においてはＣ４、Ｃ５のようなコンデンサを用いているが、Ｃ４は出力電位の取れる最大電位を高く、Ｃ５は出力電位の取れる最小電位を低くする効果がある。たとえば、Ｃ４がなければ、Ｄ５のアノードの電位の最大は、電源電圧からＱ５のベース・エミッタ間電圧引いた値以上にはならないが、Ｃ４があると、あらかじめ蓄えられた電荷によって、それ以上にすることができる。したがって、Ｑ３のベース電圧も電源電圧より高くすることが出来、Ｑ３を飽和させることができ、Ｑ１のコレクタ電位を電源電圧からＱ３の飽和エミッタ・コレクタ間電圧（０．４Ｖ程度）を引いた値にまで上げることができる。Ｃ４がなければ、Ｑ１のコレクタ電位は電源電圧から、Ｑ５のベース・エミッタ間電圧とＤ５の順方向電圧とＱ３のベース・エミッタ間電圧の和（２．４Ｖ程度）を引いた値以上にはならない。Ｃ５も同様である。
【００２８】
また、Ｄ５とＤ６はそれぞれトランジスタＱ３、Ｑ４を保護するためのものである。上記状態１でない場合、Ｑ３のベース・エミッタ間は逆バイアスがかかっており、Ｑ３が破壊する恐れがある。これを防ぐためにＤ５がある。ただし、Ｑ３が十分この逆バイアスに耐えられるならば、Ｄ５は必要ない。Ｄ６に関しても同様である。
【００２９】
なお、たとえば、充電時に、Ｑ３が電流を流し始めたとき、Ｑ１のコレクタ電位は、出力電位の傾きと同一であるため、Ｑ３のコレクタ・エミッタ間電圧が一定になるので、歪みがなく滑らかである。
【００３０】
また、Ｑ１、Ｑ２、Ｑ３、Ｑ４は、ＭＯＳ・ＦＥＴでもよい。
【００３１】
また、Ｄ３、Ｃ４、Ｄ４、Ｃ５の「入力」に接続されている端子は、「入力」に接続する代わりに、出力であるＱ１、Ｑ２のエミッタと接続してもよい。
【００３２】
（実施例２）
図３は前記の実施例１を改良した容量性負荷駆動回路の回路図である。本例の駆動回路は、実施例１の回路にインダクタンスＬ１とＬ２を挿入したものである。図４は本実施例における、出力電圧および出力電流を示したものである。
【００３３】
充電開始時（Ｔ１）においては、Ｌ１が電流ｉ１を流しにくくするように逆起電力を生じるために、Ｑ１のコレクタ電位は図４のように実施例１の図２と比較して低くなる。このため、Ｑ１のエミッタ・コレクタ間にかかる電圧が小さく、Ｑ１における発熱が小さくなる。
【００３４】
Ｔ２に達し、ｉ２が流れ始めると、ｉ１は減るが、Ｌ１はｉ１が流れつづけるように起電力を生じる。したがって、ｉ１の電流の減少の仕方が緩やかであり、したがって、ｉ１が０になるまで時間がかかる（Ｔ２とＴ３の時間が実施例１と比較して長い）。すなわち、電源から供給する電荷の量が実施例１と比較して少ない。Ｑ３で発する熱も実施例１と比較して小さい。なぜならば、実施例１と比較して、エミッタ・コレクタ間電圧は同様であるが、Ｔ２からＴ３の期間の電流が小さいためである。
【００３５】
放電においても同様のことが言える。
【００３６】
以上のように本実施例においては、インダクタンスを挿入することにより、実施例１よりも、大きい省電力の効果を得ている。
【００３７】
（実施例３）
図５は請求項第１記載の発明に係わる容量性負荷駆動回路の第３の実施例の回路図である。本実施例においてはＱ１、Ｑ２、Ｑ３、Ｑ４の駆動をオペアンプが行っている点が、実施例１と異なる。
【００３８】
本実施例においては駆動波形の基の波形は、デジタル・アナログ・コンバータ（ＤＡＣ）により作られる。これはたとえば、振幅が２Ｖであり、これが、オペアンプＩＣ１の＋入力に入る。ＩＣ１は非反転増幅回路を構成しており、Ｒ１０およびＲ１１を用いて倍率を決める。最終的な出力電位の振幅が３０Ｖならば、１５倍になるようにする。ＩＣ２とＲ１２とＲ１３においても同様に１５倍の非反転アンプを構成しＱ３を駆動する。ＩＣ２の＋入力は、ＤＡＣの電位より、電圧源Ｖ１で規定される電圧だけ高い電位が入力されている。ＩＣ３とＲ１４とＲ１５においても同様に１５倍の非反転アンプを構成しＱ４を駆動する。 ＩＣ３の＋入力は、ＤＡＣの電位より、電圧源Ｖ２で規定される電圧だけ低い電位が入力されている。 Ｖ１の電圧はＱ３が電流を流しているときに設定したいエミッタ・コレクタ間電圧の１５分の１である。Ｖ２の電圧はＱ４が電流を流しているときに設定したいエミッタ・コレクタ間電圧の１５分の１である。
【００３９】
以上のような構成においては、Ｑ１、Ｑ２、Ｑ３、Ｑ４にかかるベース電圧は、実施例１と同様であり、結果として図２のような電圧波形、電流波形を示す。
【００４０】
本実施例においても、実施例２のようなインダクタンスＬ１、Ｌ２を用いれば、より多くの電力をセーブできる。
【００４１】
また、ＩＣ１のフィードバックは、ＩＣ１の出力すなわち、Ｑ１とＱ２のベースからとっているが、Ｑ１とＱ２のエミッタからとってもよい。こうすれば、より、ＤＡＣ出力に忠実な出力波形が得られる。
【００４２】
【発明の効果】
以上説明したように、本発明に係わる容量性負荷駆動回路では、ピエゾ圧電素子などの容量性負荷から放電される電荷の一部をキャパシタに充電しておき、このキャパシタに充電された電荷は、以後の容量性負荷への充電に用いる。このため、容量性負荷への充電をすべて電源から行うわけではないので、省電力が達成できる。また、駆動素子の発熱が小さくなるので放熱処理が容易である。また、容量性負荷に接続される駆動素子の端子間電圧が急激に変化することがないので、波形が歪むことがない。
【図面の簡単な説明】
【図１】本発明実施例１にかかわる容量性負荷駆動回路の回路図である。
【図２】本発明実施例１にかかわる電圧波形および電流波形である。
【図３】本発明実施例２にかかわる容量性負荷駆動回路の回路図である。
【図４】本発明実施例２にかかわる電圧波形および電流波形である。
【図５】本発明実施例３にかかわる容量性負荷駆動回路の回路図である。
【図６】従来例にかかわる容量性負荷駆動回路の回路図である。
【図７】従来例にかかわる電圧波形および電流波形である。
【符号の説明】
Ｃ１    容量性負荷
Ｃ２    キャパシタ
Ｃ３    キャパシタ
Ｃ４    キャパシタ
Ｃ５    キャパシタ
Ｄ１    ダイオード
Ｄ２    ダイオード
Ｄ３    ダイオード
Ｄ４    ダイオード
Ｄ５    ダイオード
Ｄ６    ダイオード
Ｌ１    インダクタ
Ｌ２    インダクタ
ｉ１    電流の流れる方向
ｉ２    電流の流れる方向
ｉ３    電流の流れる方向
ｉ４    電流の流れる方向
ＩＣ１  オペアンプ
ＩＣ２  オペアンプ
ＩＣ３  オペアンプ
Ｑ１    トランジスタ
Ｑ２    トランジスタ
Ｑ３    トランジスタ
Ｑ４    トランジスタ
Ｑ５    トランジスタ
Ｑ６    トランジスタ
Ｒ１    抵抗
Ｒ２    抵抗
【図１】
0003697924.tif 000002
【図２】
0003697924.tif 000003
【図３】
0003697924.tif 000004
【図４】
0003697924.tif 000005
【図５】
0003697924.tif 000006
【図６】
0003697924.tif 000007
【図７】
0003697924.tif 000008