(57)【特許請求の範囲】
【請求項１】
弁別されたデータのビット列を所定の方法により所定のビット数のグループに分けて出力する手段と、各グループの出力をそれぞれに対応する所定のデータ同期信号パターンとパターン照合して一致を取る手段を備えるデータ同期信号検出装置において、
前記データ同期信号パターンとのパターン照合について、複数のグループ中の１個のグループを任意に選択する手段を設け、任意に選択したグループについてのデータ同期信号パターン照合結果を用い一致を取ることを特徴としたデータ同期信号検出装置。
【請求項２】
データ同期信号を検出するデータ同期信号検出装置において、
データ同期信号として検出される信号の中から任意の順番に検出されたデータ同期信号を選択する手段を設け、ｎ番目（ｎは自然数）に検出されるデータ同期信号を以ってデータ同期をすること特徴としたデータ同期信号検出装置。
【請求項３】
請求項１又は請求項２に記載されたデータ同期信号検出装置において、
パターン照合するグループ、パターン照合するビット数、検出信号の順番の内、少なくとも１個以上のパラメータを変更して、再生したデータが誤った場合再度データ再生をするリトライ処理をすることを特徴とするデータ再生装置。
【請求項４】
弁別されたデータのビット列を所定の方法により所定のビット数のグループに分けて出力する手段と、各グループの出力をそれぞれに対応する所定のデータ同期信号パターンとパターン照合して一致を取る手段を備えるデータ同期信号検出装置において、
前記データ同期信号パターンとのパターン照合について、該各グループのパターン照合するビット数を可変とする手段を設け、
前記ビット数を可変とする手段は、前記所定のビット数のパターン照合結果に応じて、パターン照合ビット数を変更してパターン照合をさせることを特徴としたデータ同期信号検出装置。
【請求項５】
請求項４に記載のデータ同期信号検出装置において、
前記ビット数を可変とする手段は、前記パターン照合結果でデータが正しく再生できなかった場合には、パターン照合ビット数を増加させ、
前記パターン照合結果で、データ同期信号が一つも検出できなかった場合には、パターン照合ビット数を減少させることを特徴としたデータ同期信号検出装置。
【請求項６】
上記請求項１乃至５のいずれかに記載されたデータ同期信号検出装置を用いた磁気ディスク装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号処理装置に係り、特に、データ同期信号部にデータ弁別誤りが有ってもデータ同期信号検出を高信頼で可能にする、データ同期信号検出装置に関する。
【０００２】
【従来の技術】
従来のデータ同期信号検出方法について、磁気ディスク装置を例にして説明する。図３は、磁気ディスク装置の記録フォーマットの一例である。データは、単位記憶領域であるセクタ毎にＩＤ部とＤＡＴＡ部がある。ＩＤ部とＤＡＴＡ部には、それぞれＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）の引き込みのためのＰＬＯ  ＳＹＮＣ領域３１、ＩＤ（アドレス情報）またはＤＡＴＡの開始位置を検出して変調されたコードの復調タイミング信号を得るためのデータ同期信号３２、実際にＩＤ情報を記録再生するＩＤまたはデータを記録再生するＤＡＴＡ領域３３、エラー検出や訂正のためのＣＲＣまたはＥＣＣ３４、さらに、ＩＤ部とＤＡＴＡ部の間、あるいはセクタとセクタの間には、各種の遅延時間を吸収するためのパターンであるＧＡＰ３５がある。また、この例では、データ同期信号３２は、異なる４つのデータ同期信号パターンから構成されている。
【０００３】
ここで、上記したデータ同期信号３２の正確な検出は、その後のＩＤやＤＡＴＡ３３のコード復調のために非常に重要であることは、良く知られている。つまり、ＩＤやＤＡＴＡ３３でコード復調されたデータが非常に良いエラー率でも、通常数バイト程度であるデータ同期信号３２の検出を誤るとその後の数十から数百バイトのＩＤやＤＡＴＡ３３のコード復調が正しく行われず、ＩＤやＤＡＴＡ３３が全てが誤り、全体のエラー率が著しく劣化する。そのために、このデータ同期信号を正確に検出するための方法が提案されてきている。
【０００４】
例えば、特開昭５８−１６９３４１号公報に開示されている方法である。データ同期信号部を２箇所に設けてそれぞれにデータ同期信号検出をして、さらにそれぞれの検出信号に対応するゲート信号と論理積を取ることにより検出率を上げている方法で、光ディスク装置に適用している。しかし、磁気ディスク装置についてのフォーマットを考慮すると、それぞれのデータ同期信号に合わせて１〜２バイトの精度で正確なゲート信号を与える必要があるが、それは困難であり、また、これを実現するために２つのデータ同期信号部の間を十分に取ると、媒体のフォーマット効率を低下させることになる。
【０００５】
また、特開平５−７４０５１号公報には、データ同期信号の検出をするためのパターン一致数のしきい値を可変することで波形の変化に対応する方法が、開示されている。しかし、波形の品質が低下した場合の検出率を上げるために、しきい値を下げて検出するようにした場合には、データ同期信号検出率の向上も期待できるが、湧き出し誤検出（正しい位置以前に検出される）も発生し易くなることが考えられる。湧き出し誤検出をしてしまうと、正しいデータ復調ができない。
【０００６】
さらに、検出率を向上させる方法として、特願平８−２８９１８８号に記載された方法がある。この方法は、データ同期パターンをそれを１ビットおきのグループに分け、それぞれをさらに複数ビットを持つ１個以上のグループに分け、それらのグループの中で一致したグループの数がしきい値を越えた場合に、データ同期信号の検出をするものである。この方法は、数ビットの誤りに対しては、恒久的に生じるビット欠けが有ったとしても正しい検出が可能である。しかし、この方法によっても誤検出を無くすことは出来ない。このことを図１から３を用いて、具体的に説明する。
【０００７】
図１は、従来のデータ同期信号検出装置の構成を示したものである。この構成のデータ同期信号検出では、入力されてくるデータ５を等化器１により等化し、等化された信号６を最尤復号器２に入力し、その結果として弁別出力７を得る。弁別出力７を、データ同期信号検出器４に入力し、あらかじめ定めたデータ同期パターン８とパターン照合し、それらが一致する個数がしきい値９以上のときにデータ同期信号検出出力１０を符号復調器３に入力し、弁別出力７を復調させるタイミングを与える。符号復調器３からは、出力データ１１が出力されてくる。
【０００８】
図２は、データ同期信号検出器４の詳細な構成を示す図である。このデータ同期信号検出器は、特願平８−２８９１８８号の方法によるものである。データ同期信号パターンは、４個のグループ（Ａ〜Ｄ）から構成されている。弁別出力７が、遅延回路２１に入力され、保持される。その保持データ２４が、パターン照合回路及び遅延回路２２Ａ〜２２Ｄに入力される。一致したパターンは、出力タイミングが揃うように遅延されて、パターン照合結果２５Ａ〜２５Ｄとして出力される。その結果は、多数決回路２３に入力され、しきい値９と比較され、パターンの一致数がしきい値９以上のときに、データ同期信号検出出力１０が出力される。
【０００９】
ここで、図３に示すデータフォーマットにおいて、データ同期信号３２のパターンＡとＢにまたがって、大きな波形障害が発生した場合を考える。（特願平８−２８９１８８号の方法によると、１ビットおきにグループに分けるので、この例のパターンＡとパターンＢは同じ範囲にあることになり、このようなことは、容易に有り得ることになる。）このとき、パターンＡ及びパターンＢに対応するパターン一致信号２５Ａ、２５Ｂは、検出されず、また、大きな波形障害のために、パターンＣが誤って早く検出され、パターンＤは正しく検出されるとする。このような状況においては、しきい値を変えることでは、正しく検出することはできない。しきい値を１とすると、誤った位置でデータ同期信号を検出するし、また、誤検出を防ぐためにしきい値を１から２に変えたとしたら、データ同期信号は検出されなくなるからである。従って、このような方法によっては、正しいデータを再生することはできない。
【００１０】
【発明が解決しようとする課題】
このように、正しい位置で検出される以前に誤った位置で検出されてしまうと、データ弁別を間違えてしまい、データ同期信号の検出誤りだけではなく、その後の数百バイトのデータのコード復調の全てが誤り、全体のエラー率を著しく劣化させる。また、その誤りが恒久的なものであり、ノイズにより誤るような偶発的なものでないならば、その部分のデータは、再生不可能となってしまうことになる。このことは、しきい値を変えることでは十分に対応できず、また、媒体のフォーマット効率を低下させることも避けたい。このような技術的課題がある。
【００１１】
従って、データ同期信号検出において、データ同期信号が正しい位置で検出される以前に誤って先に検出される状況が発生したとしても、正しくデータを再生する手段が必要である。また、データ同期信号検出器の構成は、できるだけ容易で、その回路規模を小さくすることも必要である。さらに、データ同期信号パターンは、記録媒体のフォーマット効率を下げないことも必要である。
【００１２】
本発明では、以上のような課題を解決し、検出誤りが生じるような場合にも正しくデータを再生することの出来るデータ同期信号検出方法及びデータ同期信号検出装置を提供することができる。
【００１３】
【課題を解決するための手段】
本発明では、第１に、異なる複数のデータ同期信号パターンを用いて、検出されるデータ同期信号パターンが一義的に表された、複数のデータ同期信号パターンのうちの任意の１個以上のパターンを選択する手段を設け、選択したパターンでのパターン照合（あるいは選択した照合結果）としきい値との比較をし、データ同期信号を検出するようにする。このようにすることで、幾つかのパターンが波形障害等により読めなくなったとしても、パターン照合するパターンを順番に選択していくことで、読み出し可能なパターンを選択することが可能となる。図３の波形障害の例では、パターンＡからパターンＤまで１個ずつ順番に選択する。パターンＡまたはパターンＢを選択すると、データ同期信号が検出されないので、データは再生できない。パターンＣを選択すると、データ同期信号が検出されるが、誤検出なのでデータは、正しく読めない。パターンＤを選択すれば、データ同期信号を正しく検出し、データも正しく読めることになる。
【００１４】
第２に、データ同期信号の１グループ当たりのパターン照合ビット数を可変する手段を設け、パターン照合ビット数を増減してパターン照合する。こうすることで、例えば、１ビットのパターン照合ビットの増加で、湧き出し誤検出の確率は半減され、湧き出しそのものの可能性を低減させることができ、湧き出し誤検出を回避する方法である。また、データ同期信号が１個も検出されない場合には、パターン照合ビットを１ビット減らすことで、検出確率を増加させることができる。このような方法により、正しい位置でのデータ同期信号の検出を可能とする。
【００１５】
第３に、検出されるデータ同期信号のうち、ｎ番目（ｎは自然数）に検出されるデータ同期信号を有効にし、データ同期信号検出をする方法である。これにより、湧き出したデータ同期信号を無効にし、正しいデータ同期信号検出を可能にする。図３の例では、２番目のパルスを選択すれば、正しいデータ同期信号検出ができる。
【００１６】
第４に、以上の方法を組み合わせて、実施することで、さらに検出効果を上げることができる。
【００１７】
このように、データ同期信号の検出に起因して、データが再生できなかったりデータが誤ったりした場合には、上記の変更できるパラメータを変更してデータ再生をすることにより、データが読み出せなくなることを回避することができる。
【００１８】
本発明によれば、データ同期信号部に波形障害が発生した場合にも、検出方法を選択し、変更することで、正確なデータ同期信号の検出を可能にし、信頼性の高いディスク装置を提供することができる。
【００１９】
【発明の実施の形態】
図４を用い、本発明の実施例の構成について説明する。
【００２０】
図４は、入力データ５を等化器１に入力し、等化して、その出力６が最尤復号器２に入力され、最尤復号器２で弁別される。弁別出力７は、データ同期信号検出器４１と符号復調器３に入力される。データ同期信号検出器４１では、検出方法選択信号４２で設定された検出方法により、弁別出力７を所定のデータ同期パターン８とパターン照合し、そのパターン照合結果が、所定のしきい値９と比較され、それがしきい値以上であれば、データ同期信号検出出力４３が出力される。データ同期信号検出出力４３は、符号復調器３に入力され、弁別出力７の復調タイミングを与える。データ同期信号検出出力４３が正しいタイミングであれば、弁別出力７の符号復調は、正しく行われ、出力データ１１が得られる。
【００２１】
データ同期信号検出器４１の詳細な構成について、データ同期パターンを４個持つ場合の例について、図５〜図８の実施例を用いて説明する。
【００２２】
図５は、本発明の第１の実施例である。最尤復号器で弁別された弁別出力７は、まず、遅延回路５１に入力され、保持される。その出力５２は、４個のパターン照合回路５３Ａ、５３Ｂ、５３Ｃ、５３Ｄに入力され、データ同期パターンとパターン照合される。パターンが一致した場合には、所定の遅延回路を通したパターン照合結果５４Ａ、５４Ｂ、５４Ｃ、５４Ｄとして出力される。それが、検出パターン選択回路５５Ａ、５５Ｂ、５５Ｃ、５５Ｄに入力される。ここで、パターン照合結果を有効にするためには、検出パターン選択回路内のスイッチをオンにする。検出パターン選択回路の出力５６Ａ、５６Ｂ、５６Ｃ、５６Ｄは、多数決回路５７に入力され、所定のしきい値９と比較され、しきい値以上ならば、データ同期信号検出出力４３が出力される。
【００２３】
検出誤りが発生した場合に、検出パターン選択回路５５Ａ、５５Ｂ、５５Ｃ、５５Ｄのスイッチを切り換えることができる。例えば、図３の波形障害の例では、パターンＡからパターンＤまで１個ずつ順番に選択する。つまり、検出パターン選択回路５５Ａのみをオンにして、他をオフにしてデータ読み出しをする。パターンＡは、正しく検出されないので、データ同期信号検出出力４３は、得られない。次に、検出パターン選択回路５５Ｂのみをオンにして、他をオフにしてデータ読み出しをする。パターンＢも、正しく検出されないので、データ同期信号検出出力４３は、得られない。さらに、検出パターン選択回路５５Ｃのみをオンにして、他をオフにしてデータ読み出しをする。パターンＣは、誤って正しい位置以前に検出され、データ同期信号検出出力４３を出力する。しかし、正しいタイミングではないので、データはエラーとなる。最後に、検出パターン選択回路５５Ｄのみをオンにして、他をオフにしてデータ読み出しをする。パターンＤは、正しく検出されるので、データ同期信号検出出力４３を出力し、データを読み出すことが出来る。尚、このときのしきい値９は、１に設定することが必要である。
【００２４】
また、検出パターン選択回路５５Ａ、５５Ｂ、５５Ｃ、５５Ｄは、パターン照合回路５３Ａ、５３Ｂ、５３Ｃ、５３Ｄの前に配置しても良い。さらに、検出パターン選択回路５５Ａ、５５Ｂ、５５Ｃ、５５Ｄは、パターン照合回路５３Ａ、５３Ｂ、５３Ｃ、５３Ｄのそれぞれの照合回路そのもののオン・オフ信号としても良い。
【００２５】
尚、検出パターン選択回路５５Ａ、５５Ｂ、５５Ｃ、５５Ｄは、論理積回路、ＭＯＳスイッチ等で容易に実現できる。
【００２６】
図６は、本発明の第２の実施例である。最尤復号器で弁別された弁別出力７は、まず、遅延回路６１に入力され、保持される。その出力６２は、４個のパターン照合回路６３Ａ、６３Ｂ、６３Ｃ、６３Ｄに入力され、データ同期パターンとパターン照合される。このとき、検出パターン長選択信号４２Ｂにより、パターン照合するパターン長を選択することが出来る。パターンが一致した場合には、所定の遅延回路を通したパターン照合結果６４Ａ、６４Ｂ、６４Ｃ、６４Ｄとして出力される。それらは、多数決回路６５に入力され、所定のしきい値９と比較され、しきい値以上ならば、データ同期信号検出出力４３が出力される。
【００２７】
図９には、さらに詳しい検出パターン長選択回路を示した。この例は、各パターンのパターン照合ビット数を４〜６ビットの間で可変できるようにしたものであり、データ同期信号は、’０００１１００００１０１１００１１１１１００’の２２ビットで構成されている。弁別出力７は、遅延回路（シフトレジスタ）６１−ｖから順に６１−ａまで、クロック毎に１個づつ送られ、保持される。保持されたデータは、パターン照合回路６３Ａ、６３Ｂ、６３Ｃ、６３Ｄによってパターン照合される。また、検出パターン長選択信号４２Ｂは、２ビットで構成され、論理回路９１、９２を介して、パターン照合回路６３Ａ、６３Ｂ、６３Ｃ、６３Ｄに入力される。
【００２８】
ここで、４２Ｂが、’００’のときには、４ビットのパターン照合がされる。つまり、６３Ａは’００１０’と、６３Ｂは’０１００’と、６３Ｃは’１０１１’と、６３Ｄは’０１１１’と、それぞれパターン照合される。
【００２９】
また、４２Ｂが、’０１’のときには、５ビットのパターン照合がされる。つまり、６３Ａは’００１００’と、６３Ｂは’０１００１’と、６３Ｃは’０１０１１’と、６３Ｄは’１０１１１’と、それぞれパターン照合される。
【００３０】
さらに、４２Ｂが、’１０’または、’１１’のときには、６ビットのパターン照合がされる。つまり、６３Ａは’００１０００’と、６３Ｂは’０１００１１’と、６３Ｃは’０１０１１０’と、６３Ｄは’１０１１１０’と、それぞれパターン照合される。
【００３１】
遅延回路（シフトレジスタ）６１−ｋは、パターン照合回路６３Ａ、６３Ｃに、遅延回路（シフトレジスタ）６１−ｌは、パターン照合回路６３Ｂ、６３Ｄに、それぞれ繋がっている。これは、パターンを共通に使用しているためであるが、このように、一部分を共用することがあってもよい。また、パターン照合パターンを可変するとき、パターン照合回路６３Ａ、６３Ｂは、後側を可変しているが、パターン照合回路６３Ｃ、６３Ｄは、前後を可変している。このように、パターン照合パターン長の変更は、前後どちらに対して可変してもよい。
【００３２】
このデータ同期信号検出器を使って、例えば、通常は各５ビットのパターン照合をするようにして、データが正しく再生出来なかった場合には、パターン照合パターン長選択信号４２Ｂにより各６ビット長でパターン照合するように変更したり、また、データ同期信号が、１個も検出できなかったときには、各４ビット長でパターン照合するように変更することで、データ同期信号の検出率を上げることが出来る。
【００３３】
図７は、本発明の第３の実施例である。最尤復号器で弁別された弁別出力７は、まず、遅延回路７１に入力され、保持される。その出力７２は、４個のパターン照合回路７３Ａ、７３Ｂ、７３Ｃ、７３Ｄに入力され、データ同期パターンとパターン照合される。パターンが一致した場合には、所定の遅延回路を通したパターン照合結果７４Ａ、７４Ｂ、７４Ｃ、７４Ｄとして出力される。それらは、多数決回路７５に入力され、所定のしきい値９と比較され、しきい値以上ならば、検出パルス出力７６にパルスが出力される。そして、検出パルス選択回路７７に入力される。検出パルス選択回路７７は、検出パルス選択信号４２Ｃによって、検出されたパルス列の中から任意の順番の検出パルスを選択し、データ同期信号検出出力４３として出力する。
【００３４】
図１０には、さらに詳しい検出パルス選択回路を示した。この例は、１〜３番目の検出パルスを選択出来るようにしたものである。また、検出パルス選択信号４２Ｃは、ここでは、３ビットの構成とし、１対１に対応するようにしてある。検出パルス出力７６の他に、クロック１０１、リードゲート１０２が入力される。３個のフリップフロップＦＦ１〜ＦＦ３と１２個の論理ゲートから構成される。
【００３５】
検出パルス選択信号４２Ｃが、’１００’のとき１番目のパルスを、検出パルス選択信号４２Ｃが、’０１０’のとき２番目のパルスを、検出パルス選択信号４２Ｃが、’００１’のとき３番目のパルスを選択し出力することが出来る。
【００３６】
図１０では、検出パルス選択信号４２Ｃが、’０１０’のときについての動作例を示した。リードゲート１０２がオフしている状態では、この回路はリセットされている。リードゲート１０２がオンしてしばらくすると、検出パルス出力７６から、検出されたパルス列が入力されてくる。リードゲートがオンして最初に検出されるパルス１０３、２番目に検出されるパルス１０４、３番目に検出されるパルス１０５、それ以降の検出パルスというように入力されてくる。
【００３７】
最初に検出されたパルス１０３は、ＡＮ１を通り、ＡＮ２に到達する。４２Ｃ（０）は、’０’なので、ＡＮ２からは、出力されない。さらに、パルス１０３によって、ＦＦ１がセットされる。そうするとＡＮ１は、以後出力できなくなり、ＡＮ３が出力可能になる。
【００３８】
２番目に検出されたパルス１０４は、ＡＮ３、ＡＮ４を通り、ＡＮ５に到達する。４２Ｃ（１）は、’１’なので、ＡＮ５からは、パルスが出力され、ＯＲ４を通過し、データ同期信号検出出力４３として出力される。さらに、パルス１０４によって、ＦＦ２がセットされる。そうするとＡＮ４は、以後出力できなくなり、ＡＮ６が出力可能になる。
【００３９】
同様に、３番目に検出されたパルス１０５は、ＡＮ６、ＡＮ７を通り、ＡＮ８に到達する。４２Ｃ（２）は、’０’なので、ＡＮ８からは、パルスが出力されない。さらに、パルス１０５によって、ＦＦ３がセットされる。そうするとＡＮ７は、以後出力できなくなる。
【００４０】
このように、検出パルス選択信号４２Ｃを設定することで、任意の順番に検出されたパルスをデータ同期信号検出出力４３とすることが出来る。また、４番目以降のパルスを選択するための回路についても、この例と同様に容易に構成できる。
【００４１】
湧き出し誤検出があったときには、湧き出したパターンの後に来る正しい検出パルスを選択することで、正しいデータ同期を実現することが出来る。
【００４２】
図８は、本発明の第４の実施例である。これは、前述の第１から第３の実施例で提示した検出方法を組み合わせたものである。最尤復号器で弁別された弁別出力７は、まず、遅延回路８１に入力され、保持される。その出力８２は、４個のパターン照合回路８３Ａ、８３Ｂ、８３Ｃ、８３Ｄに入力され、データ同期パターンとパターン照合される。このとき、検出パターン長選択信号４２Ｂにより、パターン照合するパターン長を選択することが出来る。パターンが一致した場合には、所定の遅延回路を通したパターン照合結果８４Ａ、８４Ｂ、８４Ｃ、８４Ｄとして出力される。それらは、検出パターン選択回路８５Ａ、８５Ｂ、８５Ｃ、８５Ｄに入力される。ここで、パターン照合結果を有効にするためには、検出パターン選択回路内のスイッチをオンにする。検出パターン選択回路の出力８６Ａ、８６Ｂ、８６Ｃ、８６Ｄは、多数決回路８７に入力され、所定のしきい値９と比較され、しきい値以上ならば、検出パルス出力８８にパルスが出力される。そして、選択回路８９に入力される。選択回路８９は、検出パルス選択信号４２Ｃによって、検出されたパルス列の中から任意の順番の検出パルスを選択し、データ同期信号検出出力４３として出力する。
【００４３】
検出パターン長選択回路、検出パルス選択回路は、それぞれ、図９、図１０と同様に構成することが出来る。
【００４４】
この実施例では、検出パターン選択信号４２Ａ、検出パターン長選択信号４２Ｂ、検出パルス選択信号４２Ｃを設定することで、様々な検出方法を実現することが出来る。例えば、図３と同様のフォーマットに対して、４個のデータ同期パターンが全て検出できないような場合で、しかも、検出パターン長を短くすることで正しい位置での検出パルスが発生するが、湧き出し誤検出パルスも発生するような場合を考える。このようなときには、第１から第３の実施例で示したそれぞれの方法だけでは、データ同期信号を検出することはできない。この場合は、第２と第１あるいは、第２と第３の実施例の方法を組み合わせることで、検出が可能となる。このように、検出方法を組み合わせて設定することで、検出可能な場合が増え、データ同期信号の検出率を向上させることが出来る。
【００４５】
図１１は、データ読み出しフローチャートを表している。
【００４６】
通常のエラーのない場合のデータ読み出し処理は、１１０から開始され、１１１でデータ読み出しの準備をする。ここでは、例えば、データを読み出すためのパラメータの設定、当該データセクタヘのシーク等が行われる。準備が完了したら、１１２でデータを読み出す。このとき、データ同期信号の検出も行われる。データが正しく読み出せたかどうかを、１１３で判定する。訂正可能なエラーも含め、正しく読めた場合には、１１４で読み出したデータを上位装置へ転送し、１１９で終了する。
【００４７】
また、１１３で判定した結果が、エラーがある場合や、データ同期信号が検出できずにデータが読めなかった場合には、もう一度データを読み出すためのリトライシーケンスの方に入る。１１５でリトライ回数をカウントし、１１６でリトライ回数カウント値を判定し、それが制限回数以内であれば、１１７でリトライ回数に応じたデータ同期信号の検出方法のパラメータを変更し、再び１１２でデータを読み出すことを繰り返す。正しいデータが読めた場合には、１１４でデータを上位装置へ転送し終了する。リトライを繰り返しても正しいデータが再生されずに、リトライ回数の制限回数を超える場合には、データが読み出せなかったことを、１１８で上位装置へ報告し終了する。
【００４８】
ここでは、データ同期信号の検出に注目しているため、他のパラメータについては、具体的に触れていない。しかし、１１７の処理と同様に、他のパラメータについてもこのときに一緒に変更できる。
【００４９】
本発明の方法によるデータ同期信号検出器は、情報処理用の信号処理回路、集積回路、磁気ディスク装置、光磁気ディスク装置、光ディスク装置、フロッピーディスク装置等にも用いることが可能である。
【００５０】
図１２は、本発明によるデータ同期信号検出装置を使用した磁気ディスク装置の例を示したものである。磁気ディスク装置２０１は、磁気ディスク２１１、磁気ヘッド２１２、Ｒ／Ｗ  ＡＭＰ２１３、ＨＤＣマイコン２１４、データバッファ２１５、サーボ処理回路２１６、機構系ドライバ２１７、ＶＣＭ２１８、モーター２１９、信号処理手段２２０等を持つ。信号処理手段２２０は、前述した実施例１〜４、あるいは本発明によるデータの読み出しフローチャートによって制御されるデータ同期信号検出器２２１を含む。この構成の磁気ディスク装置２０１は、データ同期信号検出誤りの少ない磁気ディスク装置を実現することができる。
【００５１】
【発明の効果】
従来、データ同期信号検出が出来なかったものに対しても、正しいデータ同期信号検出を可能にし、信頼性を向上させることが出来る。また、それを用いた信号処理回路、情報記録再生装置、情報伝送装置等のデータ同期情報が誤ることによるデータ誤りを、減少させることも可能となる。
【図面の簡単な説明】
【図１】従来の構成を説明する図である。
【図２】従来の方法によるデータ同期信号検出器を説明する図である。
【図３】データのフォーマット形式と検出信号を説明する図である。
【図４】本発明の構成を説明する図である。
【図５】本発明の第１の実施例を説明する図である。
【図６】本発明の第２の実施例を説明する図である。
【図７】本発明の第３の実施例を説明する図である。
【図８】本発明の第４の実施例を説明する図である。
【図９】本発明の検出パターン長選択回路を説明する図である。
【図１０】本発明の検出パルス選択を説明する図である。
【図１１】本発明のデータ読み出しフローチャート図である。
【図１２】本発明による磁気ディスク装置を説明する図である。
【符号の説明】
１…等化器、２…最尤復号器、３…符号復調器、６…等化器出力（最尤復号器入力）、７…最尤復号器出力、８…データ同期パターン、９…しきい値、１０、４３…データ同期信号検出出力、１１…出力データ、４、４１…データ同期信号検出器、４２…検出方法選択信号、２１、５１、６１、７１、８１…遅延回路（シフトレジスタ）、２２Ａ〜Ｄ、５３Ａ〜Ｄ、６３Ａ〜Ｄ、７３Ａ〜Ｄ、８３Ａ〜Ｄ…パターン照合回路と遅延回路、２３、５７、６５、７５、８７…多数決回路、２４、５２、６２、７２、８２…遅延回路出力、２５Ａ〜Ｄ、５４Ａ〜Ｄ、６４Ａ〜Ｄ、７４Ａ〜Ｄ、８４Ａ〜Ｄ…パターン照合回路と遅延回出力、５５Ａ〜Ｄ、８５Ａ〜Ｄ…検出パターン選択回路、７７、８９…検出パルス選択回路、３１…ＰＬＯ  ＳＹＮＣ、３２…データ同期信号、３３…ＩＤ領域またはデータ領域、３４…ＣＲＣ部またはＥＣＣ部、３５…ＧＡＰ部、２０１…磁気ディスク装置、２１１…磁気ディスク、２１２…磁気ヘッド、２１３…Ｒ／Ｗ  ＡＭＰ、２１４…ＨＤＣマイコン、２１５…データバッファ、２１６…サーボ処理回路、２１７…機構系ドライバ、２１８…ＶＣＭ、２１９…モーター、２２０…信号処理手段、２２１…データ同期信号検出器
【図１】
0003648360.tif 000002
【図２】
0003648360.tif 000003
【図３】
0003648360.tif 000004
【図４】
0003648360.tif 000005
【図５】
0003648360.tif 000006
【図６】
0003648360.tif 000007
【図７】
0003648360.tif 000008
【図８】
0003648360.tif 000009
【図９】
0003648360.tif 000010
【図１０】
0003648360.tif 000011
【図１１】
0003648360.tif 000012
【図１２】
0003648360.tif 000013