(57)【特許請求の範囲】
【請求項１】
絶縁性基体上に非晶質半導体層または多結晶半導体層を堆積させる工程と、
堆積させた前記非晶質半導体層または多結晶半導体層にレーザ光を照射してその融点以上の温度の熱処理を施すことによって活性層用の多結晶半導体層を形成する工程と、
前記活性層用の多結晶半導体層上に絶縁膜を形成する工程と、
前記絶縁膜側からのレーザ光の照射による熱処理を前記絶縁膜に施す工程と
を具備し、
前記絶縁膜に施す前記熱処理のための前記レーザ光の照射エネルギーを前記堆積させた非晶質半導体層または多結晶半導体層に対する前記レーザ光の照射エネルギーよりも低くすることを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記絶縁膜の屈折率をｎ、前記レーザ光の波長をλ、負ではない整数をｍとして、前記絶縁膜の厚さｄを、
ｄ＝｛（２ｍ＋１）／４｝・（λ／ｎ）
にすることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
前記絶縁膜をチャネル領域のパターンに加工する工程と、
前記パターンの前記絶縁膜をマスクにして前記多結晶半導体層に不純物を導入する工程と、
前記導入の後に前記熱処理を施す工程と
を具備することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項４】
前記絶縁膜を形成した後にこの絶縁膜及び前記多結晶半導体層を前記活性層のパターンに加工することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願の発明は、絶縁性基体上の半導体層を活性層とする薄膜トランジスタ（ＴＦＴ）の製造方法に関するものである。
【０００２】
【従来の技術】
近年、平面表示装置としての液晶表示装置の需要が増加しており、その駆動方式として、コントラストや精細度を高めるのに有利なＴＦＴ方式アクティブマトリクスアドレッシングが広く用いられている。この方式では、スイッチング素子としてのＴＦＴが各画素に配置されており、液晶への電圧の印加が画素毎に行われる。即ち、水平方向に並んでいる走査線に信号が入力されると、ＴＦＴが導通して、縦方向に並んでいる信号線からの信号電圧が液晶に印加される。
【０００３】
ＴＦＴ方式において、非晶質Ｓｉ層が活性層になっていて電流駆動能力の低いＴＦＴが用いられる場合は、このＴＦＴはスイッチング素子として各画素に配置されるだけで、走査線や信号線の駆動は、引出し電極を介して実装されている外部ＩＣによって行われる。
【０００４】
この構造では、活性層を低温のプラズマＣＶＤ法で形成することができるので、安価なガラス基板を絶縁性基体の少なくとも一部として用いることができて、製造コストが低い。しかし、外部ＩＣの実装が限界に至るほどに引出し電極の密度が高まる場合、つまり、超小型または超高精細度の液晶表示装置を製造する場合は不利である。
【０００５】
これに対して、多結晶Ｓｉ層が活性層になっていて電流駆動能力の高いＴＦＴが用いられる場合は、走査線や信号線の駆動素子もＴＦＴとして一体に且つ高密度で形成することができるので、超小型または超高精細度の液晶表示装置を製造する場合に有利である。
【０００６】
しかし、高温の炉熱処理による固相成長で非晶質Ｓｉ層から多結晶Ｓｉ層を形成するためには、純度が高く且つ熱処理後の収縮が少ない石英基板を絶縁性基体の少なくとも一部として用いる必要がある。この結果、大きな絶縁性基体を用いることができなくて表示画面の寸法に限界があり、石英を用いるために製造コストも高い。
【０００７】
そこで、上述の二つの場合の利点を保有しつつそれらの課題を解決する技術として、安価なガラス基板上に低温のプラズマＣＶＤ法で非晶質Ｓｉ層を堆積させた後、レーザ光の照射による短時間熱処理で非晶質Ｓｉ層を溶融再結晶化させて活性層用の多結晶半導体層を形成する方法が考えられている。
【０００８】
図４は、この方法でトップゲート構造のＴＦＴを製造する本願の発明の第１従来例を示している。この第１従来例では、図４（ａ）に示す様に、ガラス基板（図示せず）上に絶縁膜１１を積層させて絶縁性基体を形成し、絶縁膜１１上にプラズマＣＶＤ法で非晶質Ｓｉ層を堆積させる。
【０００９】
その後、レーザ光の照射による短時間熱処理で非晶質Ｓｉ層を溶融再結晶化させて活性層用の多結晶Ｓｉ層１２を形成する。そして、多結晶Ｓｉ層１２を活性層のパターンに加工し、ゲート酸化膜としてのＳｉＯx膜１３をプラズマＣＶＤ法で堆積させる。
【００１０】
次に、図４（ｂ）に示す様に、Ｍｏ膜１４でゲート配線を形成する。その後、図４（ｃ）に示す様に、Ｍｏ膜１４をマスクにすると共にＳｉＯx膜１３を介して、多結晶Ｓｉ層１２に不純物１５をイオン注入して、チャネル領域１２ａとその両側のソース・ドレイン１２ｂとを形成する。そして、ソース・ドレイン１２ｂ中の不純物１５を熱処理で活性化させる。
【００１１】
次に、図４（ｄ）に示す様に、層間絶縁膜１６を形成し、ソース・ドレイン１２ｂに対する接続孔１７を層間絶縁膜１６及びＳｉＯx膜１３に開孔する。そして、Ａｌ膜１８でソース・ドレイン電極を形成して、このＴＦＴを完成させる。
【００１２】
図５は、ボトムゲート構造のＴＦＴを製造する本願の発明の第２従来例を示している。この第２従来例では、図５（ａ）に示す様に、絶縁性基体としてのガラス基板２１上にＭｏ膜２２でゲート配線を形成する。
【００１３】
次に、図５（ｂ）に示す様に、ゲート酸化膜としてのＳｉＯx膜２３と非晶質Ｓｉ層とをプラズマＣＶＤ法で連続的に堆積させた後、レーザ光の照射による短時間熱処理で非晶質Ｓｉ層を溶融再結晶化させて活性層用の多結晶Ｓｉ層２４を形成する。その後、ＳｉＯx膜２５をプラズマＣＶＤ法で堆積させ、このＳｉＯx膜２５をチャネル領域のパターンに加工する。
【００１４】
次に、図５（ｃ）に示す様に、ＳｉＯx膜２５をマスクにして多結晶Ｓｉ層２４に不純物２６をイオン注入して、チャネル領域２４ａとその両側のソース・ドレイン２４ｂとを形成する。そして、レーザ光またはランプ光の照射による熱処理でソース・ドレイン２４ｂ中の不純物２６を活性化させる。
【００１５】
次に、図５（ｄ）に示す様に、多結晶Ｓｉ層２４を活性層のパターンに加工する。その後、図５（ｅ）に示す様に、層間絶縁膜２７を形成し、ソース・ドレイン２４ｂに対する接続孔２８を層間絶縁膜２７に開孔する。そして、Ａｌ膜２９でソース・ドレイン電極を形成して、このＴＦＴを完成させる。
【００１６】
次に、第３従来例を説明する。この第３従来例では、活性層用の多結晶Ｓｉ層にするための非晶質Ｓｉ層と、ゲート酸化膜になったり不純物をイオン注入する際のマスクになってチャネル領域の裏面に残ったりするＳｉＯx膜とを、プラズマＣＶＤ法で連続的に堆積させた後、レーザ光の照射による短時間熱処理で非晶質Ｓｉ層を多結晶Ｓｉ層にすると同時にＳｉＯx膜の膜質を改善する。
【００１７】
次に、第４従来例を説明する。この第４従来例では、ゲート酸化膜になったり不純物をイオン注入する際のマスクになってチャネル領域の裏面に残ったりするＳｉＯx膜を形成した後、６００℃程度の炉熱処理でこのＳｉＯx膜の膜質を改善する（例えば、特開平９−６４３６５号公報）。
【００１８】
【発明が解決しようとする課題】
しかし、図４に示した第１従来例では、ゲート酸化膜としてのＳｉＯx膜１３を低温のプラズマＣＶＤ法で形成しているので、このＳｉＯx膜１３の膜質が必ずしも良くない。このため、適正な閾値電圧を有すると共にホットキャリア等による閾値電圧の変動やチャネルコンダクタンスの低下等が少なくて長期的な信頼性が高いＴＦＴを製造することが困難であった。
【００１９】
また、図５に示した第２従来例では、不純物２６をイオン注入する際のマスクになってチャネル領域２４ａの裏面に残るＳｉＯx膜２５を低温のプラズマＣＶＤ法で形成しているので、このＳｉＯx膜２５の膜質が必ずしも良くない。このため、ホットキャリア等によるチャネルコンダクタンスの低下等が少なくて長期的な信頼性が高いＴＦＴを製造することが困難であった。
【００２０】
また、上述の第３従来例では、非晶質Ｓｉ層をＳｉＯx膜で覆った状態でレーザ光を照射しているが、プラズマＣＶＤ法で堆積させただけの非晶質Ｓｉ層には水素が多量に含まれているので、レーザ光の照射によって非晶質Ｓｉ層から水素が突沸してＳｉＯx膜が破損する。このため、歩留りが低くて、ＴＦＴを低コストで製造することが困難であった。
【００２１】
また、上述の第４従来例では、ゲート酸化膜になったり不純物をイオン注入する際のマスクになってチャネル領域の裏面に残ったりするＳｉＯx膜の膜質を６００℃程度の炉熱処理で改善しているが、炉熱処理は被処理体の全体が等温になる熱平衡状態で行われる。
【００２２】
このため、安価なガラス基板では熱処理後に収縮が生じ、しかも、６００℃程度の温度では熱酸化膜に近い優れた膜質までＳｉＯx膜の膜質を改善することが困難である。この結果、長期的な信頼性が高いＴＦＴを低コストで製造することが困難であった。
【００２３】
従って、本願の発明は、活性層用の多結晶半導体層上に形成した時点の絶縁膜の膜質が劣っていても、多結晶半導体層の構造を変化させることなく、熱酸化膜に近い優れた膜質まで絶縁膜の膜質を改善することができ、しかも、熱処理に伴う絶縁膜の破損がなくて歩留りが高く、また、安価な材料を含む絶縁性基体を採用しても熱処理後の絶縁性基体の熱収縮を防止することができて、特性を低下させることなく、長期的な信頼性が高い薄膜トランジスタを低コストで製造することができる方法を提供することを目的としている。
【００２４】
【課題を解決するための手段】
請求項１に係る薄膜トランジスタの製造方法では、絶縁性基体上に非晶質半導体層または多結晶半導体層を堆積させるが、堆積させた非晶質半導体層または多結晶半導体層にレーザ光を照射してその融点以上の温度の熱処理を施すので、結晶粒径が大きくて移動度の高い活性層用の多結晶半導体層を形成することができる。なお、絶縁性基体上に多結晶半導体層を堆積させれば、堆積では非晶質半導体層からの固相成長に比べて温度が低くてもよいので、安価な材料を含む絶縁性基体を採用しても、多結晶半導体層を堆積させた後の絶縁性基体の熱収縮を防止することができる。
【００２５】
そして、活性層用の多結晶半導体層上に絶縁膜を形成した状態で絶縁膜側からレーザ光を照射するので、レーザ光が絶縁膜を透過する場合でも、多結晶半導体層でレーザ光を吸収してこの多結晶半導体層を加熱することによって、絶縁膜を間接的に熱処理することができる。このため、活性層用の多結晶半導体層上に形成した時点の絶縁膜の膜質が劣っていても、レーザ光の照射による熱処理で絶縁膜の膜質を改善することができる。
【００２６】
しかも、絶縁膜に施す熱処理のためのレーザ光の照射エネルギーを、堆積させた非晶質半導体層または多結晶半導体層に対するレーザ光の照射エネルギーよりも低くする。従って、形成済の活性層用の多結晶半導体層の構造を変化させることなく、絶縁膜の膜質を改善することができる。
【００２７】
更に、レーザ光の照射による熱処理では温度を２０００℃程度まで上昇させることができるので、熱酸化膜に近い優れた膜質まで絶縁膜の膜質を改善することができる。このため、絶縁膜と多結晶半導体層との界面及び絶縁膜のうちでこの界面に近い部分におけるエネルギー準位を減少させることができる。
【００２８】
また、絶縁膜を形成するのが多結晶半導体層上であって非晶質半導体層上ではないので、非晶質半導体層上に絶縁膜を形成した状態でレーザ光の照射による熱処理を施す場合における非晶質半導体層からの水素の突沸等による絶縁膜の破損がない。
【００２９】
また、上述の様に、レーザ光が絶縁膜を透過する場合でも、多結晶半導体層でレーザ光を吸収してこの多結晶半導体層を加熱することによって、絶縁膜を間接的に熱処理することができる。このため、絶縁性基体の加熱を防止することができて、安価な材料を含む絶縁性基体を採用しても熱処理後の絶縁性基体の熱収縮を防止することができる。
【００３０】
請求項２に係る薄膜トランジスタの製造方法では、絶縁膜の光学的厚さがレーザ光の波長の四分の一の奇数倍であるので、絶縁膜がレーザ光に対して透光性を有していて純粋に干渉膜として機能する場合でも、絶縁膜と多結晶半導体層との界面におけるレーザ光の反射率が最小である。このため、レーザ光の照射エネルギーを有効に利用することができて熱処理の効果を確実に得ることができる。
【００３１】
請求項３に係る薄膜トランジスタの製造方法では、チャネル領域のパターンの絶縁膜をマスクにして活性層用の多結晶半導体層に不純物を導入した後に熱処理を施すので、ソース・ドレインを形成するために多結晶半導体層に導入した不純物の活性化と不純物を導入する際のマスクにした絶縁膜の膜質の改善とを同時に行うことができる。
【００３２】
請求項４に係る薄膜トランジスタの製造方法では、絶縁膜を形成した後にこの絶縁膜及び多結晶半導体層を活性層のパターンに加工するので、多結晶半導体層を活性層のパターンに加工した後に絶縁膜を形成する場合に比べて、多結晶半導体層と絶縁膜との界面を清浄な状態に保持することができる。
【００３３】
【発明の実施の形態】
以下、本願の発明の第１及び第２実施形態を、図１〜３を参照しながら説明する。図１が、トップゲート構造のＴＦＴの製造方法に適用した第１実施形態を示している。この第１実施形態では、図１（ａ）に示す様に、ガラス基板（図示せず）上に厚さ２００ｎｍのＳｉＮx膜と厚さ２００ｎｍのＳｉＯx膜とをプラズマＣＶＤ法で連続的に堆積させて絶縁膜３１を形成し、ガラス基板と絶縁膜３１とで絶縁性基体を形成する。
【００３４】
その後、更に、厚さ４０ｎｍの非晶質Ｓｉ層を絶縁膜３１上にプラズマＣＶＤ法で連続的に堆積させ、この非晶質Ｓｉ層から水素を離脱させるために４００℃、１時間の熱処理を行う。そして、波長３０８ｎｍのエキシマレーザ光（図示せず）を３８０ｍＪ／ｃｍ2のエネルギー密度で３０ｎ秒間に亘って非晶質Ｓｉ層に照射して、この非晶質Ｓｉ層を多結晶Ｓｉ層３２にする。
【００３５】
その後、ゲート酸化膜にするための厚さ１５０ｎｍのＳｉＯx膜３３をプラズマＣＶＤ法で堆積させ、エキシマレーザ光３４を２５０ｍＪ／ｃｍ2のエネルギー密度で３０ｎ秒間に亘ってＳｉＯx膜３３側から照射して、このＳｉＯx膜３３の膜質を改善する。
【００３６】
なお、ＳｉＯx膜３３の屈折率を１．４６５とすると、このＳｉＯx膜３３と多結晶Ｓｉ層３２との界面におけるエキシマレーザ光３４の反射率を最小にするためには、ＳｉＯx膜３３の厚さを正確には（３／４）×（３０８／１．４６５）＝１５７（ｎｍ）にする必要があるが、この第１実施形態では、およその値として１５０ｎｍを採用した。
【００３７】
次に、図１（ｂ）に示す様に、ＳｉＯx膜３３と多結晶Ｓｉ層３２とを活性層のパターンに加工する。そして、図１（ｃ）に示す様に、厚さ２００ｎｍのＭｏ膜３５をスパッタリング法で堆積させ、このＭｏ膜３５をゲート配線のパターンに加工する。
【００３８】
次に、図１（ｄ）に示す様に、Ｍｏ膜３５をマスクにすると共にＳｉＯx膜３３を介して、多結晶Ｓｉ層３２に不純物３６をイオン注入して、チャネル領域３２ａとその両側のソース・ドレイン３２ｂとを形成する。
【００３９】
具体的には、ＮチャネルＴＦＴを製造するためには、Ｐ+イオンを１×１０15ｃｍ-2の実効ドーズ量でイオン注入し、ＰチャネルＴＦＴを製造するためには、Ｂ+イオンを８×１０14ｃｍ-2の実効ドーズ量でイオン注入する。そして、エキシマレーザ光（図示せず）を２００ｍＪ／ｃｍ2のエネルギー密度で照射して、ソース・ドレイン３２ｂ中の不純物３６を活性化させる。
【００４０】
次に、図１（ｅ）に示す様に、厚さ２００ｎｍのＳｉＮx膜と厚さ２００ｎｍのＳｉＯx膜とをプラズマＣＶＤ法で連続的に堆積させて層間絶縁膜３７を形成し、ソース・ドレイン３２ｂに対する接続孔３８を層間絶縁膜３７及びＳｉＯx膜３３に開孔する。そして、厚さ５００ｎｍのＡｌ膜３９でソース・ドレイン電極を形成して、このＴＦＴを完成させる。
【００４１】
図２は、以上の第１実施形態で製造したＴＦＴと図４に示した第１従来例で製造したＴＦＴとにおけるＩD−ＶG曲線であり、ドレイン電圧を１０Ｖに固定した状態でゲート電圧を−１５Ｖから＋１５Ｖまで変化させた場合のドレイン電流を示している。
【００４２】
この図２から、ＮチャネルＴＦＴ及びＰチャネルＴＦＴの何れにおいても、第１従来例で製造したＴＦＴに比べて、第１実施形態で製造したＴＦＴの特性曲線がゲート電圧の正方向へ約２．５Ｖシフトしており、多結晶Ｓｉ層３２とＳｉＯx膜３３との界面における正電荷つまりエネルギー準位の減少を示す結果が得られている。
【００４３】
図２は、ゲート電圧を−１５Ｖ、ソース・ドレイン電圧を０Ｖにした場合の２００℃、１５分間のＢＴストレス試験の結果をも示している。ＮチャネルＴＦＴ及びＰチャネルＴＦＴの何れにおいても、第１従来例で製造したＴＦＴでは閾値電圧が負方向へ２〜２．５Ｖシフトしているのに対して、第１実施形態で製造したＴＦＴでは閾値電圧が負方向へ０．３〜０．５Ｖしかシフトしていない。従って、第１実施形態による長期的な信頼性の改善効果が確認されている。
【００４４】
図３が、ボトムゲート構造のＴＦＴの製造方法に適用した第２実施形態を示している。この第２実施形態では、図３（ａ）に示す様に、絶縁性基体としてのガラス基板４１上に厚さ２００ｎｍのＭｏ膜４２をスパッタリング法で堆積させ、このＭｏ膜４２をゲート配線のパターンに加工する。
【００４５】
次に、図３（ｂ）に示す様に、ゲート酸化膜としての厚さ１２０ｎｍのＳｉＯx膜４３と厚さ４０ｎｍの非晶質Ｓｉ層とをプラズマＣＶＤ法で連続的に堆積させた後、上述の第１実施形態と同様の工程を実行して、非晶質Ｓｉ層から水素を離脱させ、更に、この非晶質Ｓｉ層を多結晶Ｓｉ層４４にする。
【００４６】
そして、厚さ１５０ｎｍのＳｉＯx膜４５をプラズマＣＶＤ法で堆積させ、Ｍｏ膜４２をマスクにしてガラス基板４１の裏面側から露光を行うリソグラフィ等でこのＳｉＯx膜４５をチャネル領域のパターンに加工する。
【００４７】
次に、図３（ｃ）に示す様に、上述の第１実施形態と同じドーズ量で、ＳｉＯx膜４５をマスクにして多結晶Ｓｉ層４４に不純物４６をイオン注入して、チャネル領域４４ａとその両側のソース・ドレイン４４ｂとを形成する。そして、図３（ｄ）に示す様に、エキシマレーザ光４７を２４０ｍＪ／ｃｍ2のエネルギー密度で照射して、ソース・ドレイン４４ｂ中の不純物４６の活性化とＳｉＯx膜４５の膜質の改善とを同時に行う。
【００４８】
次に、図３（ｅ）に示す様に、多結晶Ｓｉ層４４を活性層のパターンに加工する。その後、図３（ｆ）に示す様に、厚さ１００ｎｍのＳｉＯx膜と厚さ２００ｎｍのＳｉＮx膜とをプラズマＣＶＤ法で連続的に堆積させて層間絶縁膜４８を形成し、ソース・ドレイン４４ｂに対する接続孔４９を層間絶縁膜４８に開孔する。そして、厚さ５００ｎｍのＡｌ膜５０でソース・ドレイン電極を形成して、このＴＦＴを完成させる。
【００４９】
次に、以上の第２実施形態で製造したＮチャネルＴＦＴと図５に示した第２従来例で製造したＮチャネルＴＦＴとにおける、ホットキャリアによる信頼性の低下を評価するために、５Ｖのゲート電圧及び１５Ｖのドレイン電圧を印加し、１０分毎にソースとドレインとの配置を逆転させて、１０Ｖのゲート電圧及び１０Ｖのドレイン電圧におけるドレイン電流を測定した。
【００５０】
ソースとドレインとの配置を周期的に逆転させてドレイン電流を測定するのは、ドレイン電圧の印加時にドレイン側にホットキャリアが注入されると、このドレインがソースになった時にソースの抵抗が高くなるので、ソースとドレインとの配置を逆転した時のドレイン電流に注入ホットキャリアの効果が顕著に現れるからである。
【００５１】
この測定の結果、第２従来例で製造したＮチャネルＴＦＴでは１０分経過時で最初の１０％までドレイン電流が減少したのに対して、第２実施形態で製造したＮチャネルＴＦＴでは６０分経過時でも最初の９０％までしかドレイン電流が減少しなかった。
【００５２】
なお、以上の第１及び第２実施形態では、プラズマＣＶＤ法で堆積させた非晶質Ｓｉ層にエキシマレーザ光を照射することによって活性層用の多結晶Ｓｉ層３２、４４を形成しているが、リモートプラズマＣＶＤ法等で多結晶Ｓｉ層を堆積させ、この多結晶Ｓｉ層にレーザ光を照射してその融点以上の温度の熱処理を施すことによって、活性層用の多結晶Ｓｉ層３２、４４を形成してもよい。
【００５３】
堆積させるのが非晶質Ｓｉ層ではなくて多結晶Ｓｉ層であっても、堆積時に必要な温度は、非晶質Ｓｉ層を多結晶Ｓｉ層に固相成長させる温度よりも低くてよいので、安価なガラス基板等を含む絶縁性基体を採用することができる。そして、堆積時の温度が比較的低いために多結晶Ｓｉ層の結晶粒径が小さくても、レーザ光を照射してその融点以上の温度の熱処理を施すので、結晶粒径が大きくて移動度の高い活性層用の多結晶Ｓｉ層３２、４４を形成することができる。
【００５４】
なお、結晶粒径を大きくして移動度を高くした活性層用の多結晶Ｓｉ層３２、４４の構造変化を防止するために、後にＳｉＯx膜３３、４５に施す熱処理のためのエキシマレーザ光３４、４７の照射エネルギーは、堆積させた多結晶Ｓｉ層に対するレーザ光の照射エネルギーよりも低くする。また、上述の第１及び第２実施形態ではプラズマＣＶＤ法で非晶質Ｓｉ層を堆積させているが、この非晶質Ｓｉ層をスパッタリング法で堆積させてもよい。
【００５５】
また、上述の第１及び第２実施形態では、ＳｉＯx膜３３、４５と多結晶Ｓｉ層３２、４４との界面におけるエキシマレーザ光３４、４７の反射率を最小にするために、ＳｉＯx膜３３、４５の厚さを１５０ｎｍにしているが、ＳｉＯx膜３３、４５の屈折率をｎ、エキシマレーザ光３４、４７の波長をλ、負ではない整数をｍとすれば、ＳｉＯx膜３３、４５の厚さｄは、
ｄ＝｛（２ｍ＋１）／４｝・（λ／ｎ）
であればよく、上述の反射率が小さければ、厳密にこの厚さでなくてもよい。
【００５６】
また、上述の第１実施形態では、図１（ｂ）に示した様にＳｉＯx膜３３と多結晶Ｓｉ層３２との両方を活性層のパターンに加工しているので、これらの間の界面がパターニング工程で汚染されない。このため、この界面を清浄な状態に保持することができて、この界面におけるエネルギー準位を減少させることができる。
【００５７】
しかし、エキシマレーザ光３４の照射による熱処理をＳｉＯx膜３３に施すことによって上述の界面におけるエネルギー準位を十分に減少させることができれば、多結晶Ｓｉ層３２を活性層のパターンに加工した後にＳｉＯx膜３３を堆積させてもよい。
【００５８】
更に、上述の第１及び第２実施形態では、多結晶Ｓｉ層３２、４４及びＳｉＯx膜３３、４５を用いているが、多結晶Ｓｉ層以外の多結晶半導体層及びＳｉＯx膜以外の絶縁膜を夫々多結晶Ｓｉ層３２、４４及びＳｉＯx膜３３、４５の代わりに用いてもよい。
【００５９】
【発明の効果】
請求項１に係る薄膜トランジスタの製造方法では、活性層用の多結晶半導体層上に形成した時点の絶縁膜の膜質が劣っていても、形成済の活性層用の多結晶半導体層の構造を変化させることなく、絶縁膜と多結晶半導体層との界面及び絶縁膜のうちでこの界面に近い部分におけるエネルギー準位を減少させることができる。
【００６０】
このため、活性層用の多結晶半導体層上の絶縁膜がゲート絶縁膜になるトップゲート構造では、特性を低下させることなく、適正な閾値電圧を有すると共にホットキャリア等による閾値電圧の変動やチャネルコンダクタンスの低下等が少なくて長期的な信頼性が高い薄膜トランジスタを製造することができる。
【００６１】
また、活性層用の多結晶半導体層上の絶縁膜がソース・ドレインを形成するための不純物を導入する際のマスクになってこの絶縁膜がチャネル領域の裏面に残るボトムゲート構造では、特性を低下させることなく、ホットキャリア等によるチャネルコンダクタンスの低下等が少なくて長期的な信頼性が高い薄膜トランジスタを製造することができる。
【００６２】
しかも、熱処理に伴う絶縁膜の破損がなくて歩留りが高く、また、安価な材料を含む絶縁性基体を採用しても熱処理後の絶縁性基体の熱収縮を防止することができるので、薄膜トランジスタを低コストで製造することができる。
【００６３】
請求項２に係る薄膜トランジスタの製造方法では、レーザ光の照射エネルギーを有効に利用することができて熱処理の効果を確実に得ることができるので、長期的な信頼性が高い薄膜トランジスタを確実に製造することができる。
【００６４】
請求項３に係る薄膜トランジスタの製造方法では、ソース・ドレインを形成するために多結晶半導体層に導入した不純物の活性化と不純物を導入する際のマスクにした絶縁膜の膜質の改善とを同時に行うことができるので、製造工程が少なくて、薄膜トランジスタを低コストで製造することができる。
【００６５】
請求項４に係る薄膜トランジスタの製造方法では、多結晶半導体層と絶縁膜との界面を清浄な状態に保持することができるので、この界面におけるエネルギー準位を更に減少させることができて、長期的な信頼性が更に高い薄膜トランジスタを製造することができる。
【図面の簡単な説明】
【図１】本願の発明の第１実施形態を工程順に示す側断面図である。
【図２】第１実施形態で製造したＴＦＴ及び第１従来例で製造したＴＦＴにおけるＩD−ＶG曲線のグラフである。
【図３】本願の発明の第２実施形態を工程順に示す側断面図である。
【図４】本願の発明の第１従来例を工程順に示す側断面図である。
【図５】本願の発明の第２従来例を工程順に示す側断面図である。
【符号の説明】
３１…絶縁膜（絶縁性基体）、３２…多結晶Ｓｉ層（多結晶半導体層）、３３…ＳｉＯx膜（絶縁膜）、３４…エキシマレーザ光（レーザ光）、４１…ガラス基板（絶縁性基体）、４４…多結晶Ｓｉ層（多結晶半導体層）、４４ａ…チャネル領域、４５…ＳｉＯx膜（絶縁膜）、４６…不純物、４７…エキシマレーザ光（レーザ光）
【図１】
0003630270.tif 000002
【図２】
0003630270.tif 000003
【図３】
0003630270.tif 000004
【図４】
0003630270.tif 000005
【図５】
0003630270.tif 000006