(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された光導波路と、
前記光導波路と同時に前記基板上に形成され、前記光導波路に対して左右対称の位置に形成された赤外線を透過しない一対の円形のアライメントマークと、
前記アライメントマークを覆うように前記基板上に形成された導電層と、
前記光導波路の真上を除いて前記導電層上に形成された絶縁膜と、
前記絶縁膜及び前記導電層上に形成された表面電極と、
前記基板裏面に形成された裏面電極と
を備えた半導体レーザチップ。
【請求項２】
前記導電層は、
前記基板上に形成されたブロック層と、
前記光導波路及び前記ブロック層上に形成されたコンタクト層と
である請求項１記載の半導体レーザチップ。
【請求項３】
前記導電層は、
前記光導波路及び前記アライメントマーク上に形成された第１クラッド層と、 前記基板上に形成された第２クラッド層と
である請求項１記載の半導体レーザチップ。
【請求項４】
前記光導波路及び前記アライメントマークは、同時に形成された活性層である請求項１記載の半導体レーザチップ。
【請求項５】
さらに、前記光導波路と同時に形成された第１の活性層と、  前記第１の活性層の上に形成され、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い第２の活性層と
を備え、
前記アライメントマークは、前記第２の活性層である請求項２記載の半導体レーザチップ。
【請求項６】
さらに、前記光導波路と同時に形成された第１の活性層と、  前記第１の活性層の下に形成され、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い第２の活性層と
を備え、
前記アライメントマークは、前記第２の活性層である請求項２記載の半導体レーザチップ。
【請求項７】
前記光導波路及び前記アライメントマークは、同時に形成された活性層であり、前記アライメントマークとなる活性層の層厚が前記光導波路となる活性層よりも厚い請求項２又は３記載の半導体レーザチップ。
【請求項８】
前記光導波路及び前記アライメントマークは、同時に形成された活性層であり、両者の間に電気的分離溝を設けた請求項２記載の半導体レーザチップ。
【請求項９】
前記アライメントマークは、その周囲の材料よりもエネルギーバンドギャップが狭い材料で構成した請求項１から請求項８までのいずれかに記載の半導体レーザチップ。
【請求項１０】
前記アライメントマークは、ＩｎＧａＡｓＰ又はＩｎＧａＡｓからなり、前記アライメントマークの周囲は、ＩｎＰからなる請求項９記載の半導体レーザチップ。
【請求項１１】
前記アライメントマークは、ＩｎＧａＡｓからなり、前記アライメントマークの周囲は、ＧａＡｓ又はＡｌＧａＡｓからなる請求項９記載の半導体レーザチップ。
【請求項１２】
基板上に光導波路を形成する工程と、
前記光導波路と同時に前記基板上にアライメントマークを形成する工程と、
前記光導波路及び前記アライメントマークを形成した後、前記アライメントマークを覆うように前記基板上に導電層を形成する工程と、
前記光導波路の真上を除いて前記導電層上に絶縁膜を形成する工程と、
前記絶縁膜及び前記導電層上に表面電極を形成する工程と、
前記基板裏面に裏面電極を形成する工程と
を含む半導体レーザチップの製造方法。
【請求項１３】
前記導電層を形成する工程は、
前記光導波路を形成した後、前記基板上にブロック層を形成する工程と、
前記光導波路及び前記ブロック層上にコンタクト層を形成する工程と
を含む請求項１２記載の半導体レーザチップの製造方法。
【請求項１４】
前記導電層を形成する工程は、
前記光導波路及び前記アライメントマーク上に第１クラッド層を形成する工程と、
前記基板上に第２クラッド層を形成する工程と
を含む請求項１２記載の半導体レーザチップの製造方法。
【請求項１５】
前記光導波路及び前記アライメントマークは活性層であり、両者の形成は同時である請求項１２記載の半導体レーザチップの製造方法。
【請求項１６】
さらに、前記基板上に第１の活性層を前記光導波路と同時に形成する工程と、
前記第１の活性層の上に、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い、前記アライメントマークとなる第２の活性層を形成する工程と
を含む請求項１３記載の半導体レーザチップの製造方法。
【請求項１７】
さらに、前記基板上に第１の活性層を前記光導波路と同時に形成する工程と、
前記第１の活性層の下に、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い、前記アライメントマークとなる第２の活性層を形成する工程と
を含む請求項１３記載の半導体レーザチップの製造方法。
【請求項１８】
前記光導波路及び前記アライメントマークは活性層であり、前記アライメントマークとなる活性層の層厚が前記光導波路となる活性層よりも厚く、両者の形成は同時である請求項１３又は１４記載の半導体レーザチップの製造方法。
【請求項１９】
前記光導波路及び前記アライメントマークは活性層であり、両者の形成は同時であり、さらに前記両者の間に電気的分離溝を形成する工程を含む請求項１３記載の半導体レーザチップの製造方法。
【請求項２０】
さらに、前記アライメントマークを基準にウエハを劈開する工程を含む請求項１２から請求項１９までのいずれかに記載の半導体レーザチップの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光通信用モジュール内に高精度で組み込むことができる半導体レーザチップ及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体レーザチップを光通信用モジュール内に組み込む方式として、「アクティブアライメント方式」と「パッシブアライメント方式」がある。上記アクティブアライメント方式は、半導体レーザチップを発光させた状態で光ファイバと光軸合わせを行い、所定の光出力が得られる位置に半導体レーザチップをサブマウントに固定する。
【０００３】
一方、上記パッシブアライメント方式は、半導体レーザチップを発光させることなく、半導体レーザチップに予め形成されたアライメントマークと、サブマウント側に形成されたアライメントマークとを重ね合わせることによって位置決めを行い、半導体レーザチップをサブマウントに固定する。
【０００４】
一般に、光軸合わせには長時間を要するため、光軸合わせを必要とするアクティブアライメント方式よりも、光軸合わせを必要としないパッシブアライメント方式がスループットが良く、低価格で光通信用モジュールを作製できる。
【０００５】
しかしながら、パッシブアライメント方式は、半導体レーザチップに形成されたアライメントマークの導波路（発光点）に対する位置精度が、レーザ出射光の光ファイバに対する結合効率を大きく左右するため、上記位置精度を向上させなければ良好な結合効率を有する光通信用モジュールは実現できない。
【０００６】
従来の光半導体装置及びそれを使用したパッシブアライメント方式について図２６及び図２７を参照しながら説明する。図２６は、従来の半導体レーザチップを示す図であって、（ａ）は従来の半導体レーザチップの平面及び（ｂ）は（ａ）図のＡ−Ａ’線からみた従来の半導体レーザチップの断面をそれぞれ示す。また、図２７は、従来の半導体レーザチップを使用したパッシブアライメント方式を示す図である。
【０００７】
図２６（ａ）及び（ｂ）において、従来の半導体レーザチップ１は、基板２と、活性層３（光導波路３ａ）と、ブロック層６と、コンタクト層７と、絶縁膜８と、表面電極９と、表面電極９と同時に形成された一対のアライメントマーク１０と、裏面電極１１とを備える。なお、アライメントマーク１０は表面電極９と同一材料からなる。
【０００８】
図２７において、サブマウント２０は、基板２１と、基板２１上に載置された光ファイバ２２と、基板２１上に形成され、一対のアライメントマーク２３を有する金属パターン２４と、金属パターン２４上に形成された半田材２５とを備える。なお、一対のアライメントマーク２３は、金属パターン２４の穴であり、光ファイバ２２の中心線に対して左右対称の位置に設けられている。
【０００９】
つぎに、前述した従来のパッシブアライメント方式について説明する。図２７（ａ）の半導体レーザチップ１を赤外線によりアライメントしながら同図（ｂ）のサブマウント２０に、同図（ｃ）に示すようにダイボンドする。
【００１０】
まず、半導体レーザチップ１は、粗アライメントとして例えば真空吸着器によりサブマウント２０上に搬送される。上記粗アライメントは、サブマウント２０上の半導体レーザチップ１の搭載位置を示す金属パターン２４と、半導体レーザチップ１の表面電極９あるいは裏面電極１１の赤外線の透過光を用いてパターン認識で行う。例えば、半導体レーザチップ１の上から赤外線を照射し、その透過光をサブマウント２０の裏面側に設置したＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）により検知する。
【００１１】
この時、粗い精度ではあるが、図２７（ｃ）に示すように、赤外線を透過しない半導体レーザチップ１のアライメントマーク１０と、赤外線を透過するサブマウント２０側のアライメントマーク２３とが、赤外線で透過すると重なり合って見える。
【００１２】
ここで、赤外線を透過させつつ、アライメントマーク１０及び２３同士の面積重心が一致するようにアライメントする。そして、半田材２５を用いて金属パターン２４と裏面電極１１を接着する。この後、半導体レーザチップ１を駆動するための電極や、出力レーザ光をモニタするためのフォトダイオードなどをサブマウント２０に搭載して光通信用モジュールを作製する。
【００１３】
【発明が解決しようとする課題】
上述したような従来の半導体レーザチップでは、光導波路３ａとアライメントマーク１０が別途形成されるため、すなわち活性層３を形成する工程よりも後の工程で表面電極９と共にアライメントマーク１０が形成されるため、マスクアライナーの重ね合わせ精度の限界を反映して、光導波路３ａの中心線と一対のアライメントマーク１０の中心線（２等分線）との間に、図２６（ａ）に示すように、ずれ量Ｂが必然的に発生するという問題点があった。
【００１４】
また、このずれ量Ｂは、通常、数ミクロンメータ（μｍ）オーダで発生するため、パッシブアライメント方式の組み立てに要求されるサブミクロンオーダの精度を実現することは非常に難しく、図２７（Ｃ）に示すように、ずれ量Ｂを有する半導体レーザチップ１を使用すると光導波路３ａと光ファイバ２２の結合効率が悪くなり、高い歩留まりで良好な結合効率を有する光通信用モジュールを得ることは難しいという問題点があった。
【００１５】
この発明は、前述した問題点を解決するためになされたもので、光導波路に対するアライメントマークの位置精度を向上でき、ひいては高い歩留まりで良好な結合効率を有する光通信用モジュールを得ることができる半導体レーザチップ及びその製造方法を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明に係る半導体レーザチップは、基板と、前記基板上に形成された光導波路と、前記光導波路と同時に前記基板上に形成され、前記光導波路に対して左右対称の位置に形成された赤外線を透過しない一対の円形のアライメントマークと、前記アライメントマークを覆うように前記基板上に形成された導電層と、前記光導波路の真上を除いて前記導電層上に形成された絶縁膜と、前記絶縁膜及び前記導電層上に形成された表面電極と、前記基板裏面に形成された裏面電極とを備えたものである。
【００１８】
また、この発明に係る半導体レーザチップは、前記導電層が、前記基板上に形成されたブロック層と、前記光導波路及び前記ブロック層上に形成されたコンタクト層とからなるものである。
【００１９】
また、この発明に係る半導体レーザチップは、前記導電層が、前記光導波路及び前記アライメントマーク上に形成された第１クラッド層と、前記基板上に形成された第２クラッド層とからなるものである。
【００２０】
また、この発明に係る半導体レーザチップは、前記光導波路及び前記アライメントマークを、同時に形成された活性層としたものである。
【００２１】
また、この発明に係る半導体レーザチップは、さらに、前記光導波路と同時に形成された第１の活性層と、前記第１の活性層の上に形成され、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い第２の活性層とを備え、前記アライメントマークを、前記第２の活性層としたものである。
【００２２】
また、この発明に係る半導体レーザチップは、さらに、前記光導波路と同時に形成された第１の活性層と、前記第１の活性層の下に形成され、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い第２の活性層とを備え、前記アライメントマークを、前記第２の活性層としたものである。
【００２３】
また、この発明に係る半導体レーザチップは、前記光導波路及び前記アライメントマークが、同時に形成された活性層であり、前記アライメントマークとなる活性層の層厚が前記光導波路となる活性層よりも厚いものである。
【００２４】
また、この発明に係る半導体レーザチップは、前記光導波路及び前記アライメントマークが、同時に形成された活性層であり、両者の間に電気的分離溝を設けたものである。
【００２５】
また、この発明に係る半導体レーザチップは、前記アライメントマークを、その周囲の材料よりもエネルギーバンドギャップが狭い材料で構成したものである。
【００２６】
また、この発明に係る半導体レーザチップは、前記アライメントマークが、ＩｎＧａＡｓＰ又はＩｎＧａＡｓからなり、前記アライメントマークの周囲が、ＩｎＰからなるものである。
【００２７】
また、この発明に係る半導体レーザチップは、前記アライメントマークが、ＩｎＧａＡｓからなり、前記アライメントマークの周囲が、ＧａＡｓ又はＡｌＧａＡｓからなるものである。
【００２８】
さらに、この発明に係る半導体レーザチップの製造方法は、基板上に光導波路を形成する工程と、前記光導波路と同時に前記基板上にアライメントマークを形成する工程と、前記光導波路及び前記アライメントマークを形成した後、前記アライメントマークを覆うように前記基板上に導電層を形成する工程と、前記光導波路の真上を除いて前記導電層上に絶縁膜を形成する工程と、前記絶縁膜及び前記導電層上に表面電極を形成する工程と、前記基板裏面に裏面電極を形成する工程とを含むものである。
【００３０】
また、この発明に係る半導体レーザチップの製造方法は、前記導電層を形成する工程が、前記光導波路を形成した後、前記基板上にブロック層を形成する工程と、前記光導波路及び前記ブロック層上にコンタクト層を形成する工程とを含むものである。
【００３１】
また、この発明に係る半導体レーザチップの製造方法は、前記導電層を形成する工程が、前記光導波路及び前記アライメントマーク上に第１クラッド層を形成する工程と、前記基板上に第２クラッド層を形成する工程とを含むものである。
【００３２】
また、この発明に係る半導体レーザチップの製造方法は、前記光導波路及び前記アライメントマークが活性層であり、両者の形成を同時としたものである。
【００３３】
また、この発明に係る半導体レーザチップの製造方法は、さらに、前記基板上に第１の活性層を前記光導波路と同時に形成する工程と、前記第１の活性層の上に、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い、前記アライメントマークとなる第２の活性層を形成する工程とを含むものである。
【００３４】
また、この発明に係る半導体レーザチップの製造方法は、さらに、前記基板上に第１の活性層を前記光導波路と同時に形成する工程と、前記第１の活性層の下に、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い、前記アライメントマークとなる第２の活性層を形成する工程とを含むものである。
【００３５】
また、この発明に係る半導体レーザチップの製造方法は、前記光導波路及び前記アライメントマークが活性層であり、前記アライメントマークとなる活性層の層厚が前記光導波路となる活性層よりも厚く、両者の形成を同時としたものである。
【００３６】
また、この発明に係る半導体レーザチップの製造方法は、前記光導波路及び前記アライメントマークが活性層であり、両者の形成を同時とし、さらに前記両者の間に電気的分離溝を形成する工程を含むものである。
【００３７】
さらに、この発明に係る半導体レーザチップの製造方法は、さらに、前記アライメントマークを基準にウエハを劈開する工程を含むものである。
【００３８】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１について図１から図５までを参照しながら説明する。図１は、この発明の実施の形態１に係る半導体レーザチップを示す図であって、（ａ）図は上記半導体レーザチップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線からみた上記半導体レーザチップの断面をそれぞれ示す。また、図２から図４までは、この実施の形態１に係る半導体レーザチップの各製造過程の断面を示す図である。さらに、図５は、上記半導体レーザチップを使用したパッシブアライメント方式を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００３９】
図１（ａ）及び（ｂ）において、この発明の実施の形態１に係る半導体レーザチップ１Ａは、ｐ型ＩｎＰ基板２と、上記基板２に形成されたＩｎＧａＡｓＰ活性層３（光導波路３ａ）と、上記基板２上に形成されたｐ−ｎ−ｐＩｎＰブロック層６と、その上に形成されたコンタクト層７と、上記コンタクト層７上に形成された絶縁膜８と、上記絶縁膜８上に形成された表面電極９と、光導波路３ａと同時に形成された一対のアライメントマーク１０Ａと、上記基板２に形成された裏面電極１１とを備える。なお、アライメントマーク１０Ａは光導波路３ａと同一材料、つまり同一結晶からなる。
【００４０】
つぎに、前述した実施の形態１に係る半導体レーザチップの製法について説明する。
【００４１】
図２（ａ）に示すように、ｐ型ＩｎＰ基板２の上に、ＩｎＧａＡｓＰ活性層３と、ｎ型ＩｎＰクラッド層４を、例えばＭＯＣＶＤ法（有機金属気相成長法）の結晶成長により順次形成する。
【００４２】
次に、同図（ｂ）に示すように、写真製版により、すなわち絶縁膜５をパターニングし、それをマスクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）Ｃと、アライメントマーク１０ＡとなるリッジＤを、例えばＢｒ系エッチング液によるメサエッチングにより同時に形成する。光導波路３ａとなるリッジＣの幅は、例えば０．５〜２．５ミクロンメータ（μｍ）程度であり、長さは１００〜１２００ミクロンメータ（μｍ）程度である。また、アライメントマーク１０ＡとなるリッジＤは、例えば直径０．５〜１００ミクロンメータ（μｍ）程度の円形であるが、必ずしも円形である必要はない。
【００４３】
次に、図３（ａ）に示すように、絶縁膜５をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選択成長を、例えばＭＯＣＶＤ法の結晶成長により行う。
【００４４】
次に、同図（ｂ）に示すように、絶縁膜５を除去してコンタクト層７を、例えばＭＯＣＶＤ法の結晶成長により形成する。
【００４５】
次に、図４に示すように、例えばスパッタリングによる蒸着で新たに絶縁膜８を形成するが、光導波路３ａの真上は電流注入ができるように絶縁膜８をストライプ状に除去しておく。最後に、ｎ側の表面電極９とｐ側の裏面電極１１を、例えばスパッタリングによる蒸着で形成する。
【００４６】
以上、ＩｎＰ系半導体レーザチップを例に説明したが、アライメントマーク１０Ａとなる部分の結晶のエネルギーバンドギャップが周囲の結晶のエネルギーバンドギャップより小さい限り、ＧａＡｓ系等の他の材料でも実現可能である。
【００４７】
この実施の形態１では、光導波路３ａを形成する際に、ＩｎＧａＡｓＰ活性層３を円形の形に残しておき、結晶からなるアライメントマーク１０Ａとして使用するものである。
【００４８】
つづいて、前述した半導体レーザチップ１Ａを使用したパッシブアライメント方式について説明する。図５（ａ）の半導体レーザチップ１Ａを赤外線によりアライメントしながら同図（ｂ）のサブマウント２０に、同図（ｃ）に示すようにダイボンドする。
【００４９】
まず、半導体レーザチップ１Ａは、粗アライメントとして例えば真空吸着器によりサブマウント２０上に搬送される。上記粗アライメントは、サブマウント２０上の半導体レーザチップ１Ａの搭載位置を示す金属パターン２４と、半導体レーザチップ１Ａの表面電極９あるいは裏面電極１１の赤外線の透過光を用いてパターン認識で行う。例えば、半導体レーザチップ１Ａの上から赤外線を照射し、その透過光をサブマウント２０の裏面側に設置した赤外線ＣＣＤ（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）カメラにより検知する。
【００５０】
この時、粗い精度ではあるが、図５（ｃ）に示すように、赤外線を透過しない半導体レーザチップ１Ａのアライメントマーク１０Ａと、赤外線を透過するサブマウント２０側のアライメントマーク２３とが、赤外線で透過すると重なり合って見える。なぜならば、結晶からなるアライメントマーク１０Ａには、周囲よりエネルギーバンドギャップの狭い活性層が残っており、この活性層は赤外線を吸収する。一方、アライメントマーク１０Ａの周囲の結晶は赤外線を透過する。
【００５１】
ここで、赤外線を透過させつつ、アライメントマーク１０Ａ及び２３同士の面積重心が一致するようにアライメントする。そして、半田材２５を用いて金属パターン２４と裏面電極１１を接着する。この後、半導体レーザチップ１Ａを駆動するための電極や、出力レーザ光をモニタするためのフォトダイオードなどをサブマウント２０に搭載して光通信用モジュールを作製する。
【００５２】
こうして作製された光通信用モジュールは、半導体レーザチップ１Ａの光導波路３ａとサブマウント２０の光ファイバ２２が高い精度で配置されてダイボンドされることになり、高くかつ均一な結合効率が得られる。
【００５３】
実施の形態２．
この発明の実施の形態２について図６から図９までを参照しながら説明する。図６は、この発明の実施の形態２に係る半導体レーザチップを示す図であって、（ａ）図は上記半導体レーザチップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線からみた上記半導体レーザチップの断面をそれぞれ示す。また、図７から図９までは、この実施の形態２に係る半導体レーザチップの各製造過程の断面を示す図である。
【００５４】
図６（ａ）及び（ｂ）において、この発明の実施の形態２に係る半導体レーザチップ１Ｂは、ｐ型ＩｎＰ基板２と、ＩｎＧａＡｓＰ活性層３（光導波路３ａ）と、ｐ−ｎ−ｐＩｎＰブロック層６と、コンタクト層７と、絶縁膜８と、表面電極９と、光導波路３ａと同時に形成された活性層３の上に形成された一対のアライメントマーク１０Ｂと、裏面電極１１とを備える。なお、アライメントマーク１０Ｂは活性層３よりもエネルギーバンドギャップが狭い、若しくは層が厚い赤外線吸収層である。
【００５５】
つぎに、前述した実施の形態２に係る半導体レーザチップの製法について説明する。
【００５６】
図７（ａ）に示すように、ｐ型ＩｎＰ基板２の上に、ＩｎＧａＡｓＰ活性層３と、ｎ型ＩｎＰクラッド層４と、ＩｎＧａＡｓＰ活性層からなりアライメントマーク１０Ｂとなるべき赤外線吸収層１２を、例えばＭＯＣＶＤ法（有機金属気相成長法）の結晶成長により順次形成する。
【００５７】
次に、同図（ｂ）に示すように、写真製版により、すなわち絶縁膜５をパターニングし、それをマスクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）Ｃと、アライメントマーク１０ＢとなるリッジＤを、例えばＢｒ系エッチング液によるメサエッチングにより同時に形成する。光導波路３ａとなるリッジＣの幅は、例えば０．５〜２．５ミクロンメータ（μｍ）程度であり、長さは１００〜１２００ミクロンメータ（μｍ）程度である。また、アライメントマーク１０ＢとなるリッジＤは、例えば直径０．５〜１００ミクロンメータ（μｍ）程度の円形であるが、必ずしも円形である必要はない。
【００５８】
次に、図８（ａ）に示すように、絶縁膜５をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選択成長を、例えばＭＯＣＶＤ法の結晶成長により行う。
【００５９】
次に、同図（ｂ）に示すように、絶縁膜５を除去し、光導波路３ａとなるＩｎＧａＡｓＰ活性層３の真上の赤外線吸収層１２を、例えば硝酸によるエッチングで除去する。なお、この光導波路３ａとなるＩｎＧａＡｓＰ活性層３の真上の赤外線吸収層１２を除去するのは、レーザ光が吸収される不都合を無くすためである。
【００６０】
次に、図９（ａ）に示すように、絶縁膜５及び上記赤外線吸収層１２を除去した後にコンタクト層７を、例えばＭＯＣＶＤ法の結晶成長により形成する。
【００６１】
次に、同図（ｂ）に示すように、例えばスパッタリングによる蒸着で新たに絶縁膜８を形成するが、光導波路３ａの真上は電流注入ができるように絶縁膜８をストライプ状に除去しておく。最後に、ｎ側の表面電極９とｐ側の裏面電極１１を、例えばスパッタリングによる蒸着で形成する。
【００６２】
上記実施の形態１では結晶からなるアライメントマーク１０ＡとしてＩｎＧａＡｓＰ活性層３を用いたが、この実施の形態２では、図６（ｂ）に示すように、ＩｎＧａＡｓＰ活性層３の真上に、上記活性層３よりもエネルギーバンドギャップが狭いか、あるいは層が厚いために、上記活性層３よりも赤外線の吸収量が多い赤外線吸収層１２を半導体レーザチップ１Ｂに挿入したものである。
【００６３】
このような構造にすれば、上記実施の形態１の活性層３のみをアライメントマーク１０Ａとした場合よりも、赤外線の透過光によるパターン認識でよりコントラストが明瞭なアライメントマーク１０Ｂが見えることになり、ダイボンドの精度が向上する。なお、パッシブアライメント方式については上記実施の形態１と同様であるので説明を省略する。
【００６４】
実施の形態３．
この発明の実施の形態３について図１０から図１３までを参照しながら説明する。図１０は、この発明の実施の形態３に係る半導体レーザチップを示す図であって、（ａ）図は上記半導体レーザチップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線からみた上記半導体レーザチップの断面をそれぞれ示す。また、図１１から図１３までは、この実施の形態３に係る半導体レーザチップの各製造過程の断面を示す図である。
【００６５】
図１０（ａ）及び（ｂ）において、この発明の実施の形態３に係る半導体レーザチップ１Ｃは、ｐ型ＩｎＰ基板２と、ＩｎＧａＡｓＰ活性層３（光導波路３ａ）と、ｐ−ｎ−ｐＩｎＰブロック層６と、コンタクト層７と、絶縁膜８と、表面電極９と、光導波路３ａと同時に形成された活性層３の下に形成された一対のアライメントマーク１０Ｃと、裏面電極１１とを備える。なお、アライメントマーク１０Ｃは活性層３よりもエネルギーバンドギャップが狭い、若しくは層が厚い赤外線吸収層である。
【００６６】
つぎに、前述した実施の形態３に係る半導体レーザチップの製法について説明する。
【００６７】
図１１（ａ）に示すように、ｐ型ＩｎＰ基板２の上に、ＩｎＧａＡｓＰ活性層からなりアライメントマーク１０Ｃとなるべき赤外線吸収層１２と、ｎ型ＩｎＰクラッド層４と、ＩｎＧａＡｓＰ活性層３と、別のｎ型ＩｎＰクラッド層４とを、例えばＭＯＣＶＤ法（有機金属気相成長法）の結晶成長により順次形成する。
【００６８】
次に、同図（ｂ）に示すように、写真製版により、すなわち絶縁膜５をパターニングし、それをマスクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）Ｃと、アライメントマーク１０ＣとなるリッジＤを、例えばＢｒ系エッチング液によるメサエッチングにより同時に形成する。光導波路３ａとなるリッジＣの幅は、例えば０．５〜２．５ミクロンメータ（μｍ）程度であり、長さは１００〜１２００ミクロンメータ（μｍ）程度である。また、アライメントマーク１０ＣとなるリッジＤは、例えば直径０．５〜１００ミクロンメータ（μｍ）程度の円形であるが、必ずしも円形である必要はない。
【００６９】
次に、図１２（ａ）に示すように、絶縁膜５をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選択成長を、例えばＭＯＣＶＤ法の結晶成長により行う。
【００７０】
次に、同図（ｂ）に示すように、絶縁膜５を除去してコンタクト層７を、例えばＭＯＣＶＤ法の結晶成長により形成する。
【００７１】
次に、図１３に示すように、例えばスパッタリングによる蒸着で新たに絶縁膜８を形成するが、光導波路３ａの真上は電流注入ができるように絶縁膜８をストライプ状に除去しておく。最後に、ｎ側の表面電極９とｐ側の裏面電極１１を、例えばスパッタリングによる蒸着で形成する。
【００７２】
上記実施の形態２ではＩｎＧａＡｓＰ活性層３の真上に、上記活性層３よりもエネルギーバンドギャップが狭いか、あるいは層が厚いために、上記活性層３よりも赤外線の吸収量が多い赤外線吸収層１２を半導体レーザチップ１Ｂに挿入したが、この実施の形態３ではＩｎＧａＡｓＰ活性層３の真下に上記赤外線吸収層１２を設けたものである。
【００７３】
このような構造にすれば、上記実施の形態１の活性層３のみをアライメントマーク１０Ａとした場合よりも、赤外線の透過光によるパターン認識でよりコントラストが明瞭なアライメントマーク１０Ｃが見えることになり、ダイボンドの精度が向上する。なお、パッシブアライメント方式については上記実施の形態１と同様であるので説明を省略する。
【００７４】
実施の形態４．
この発明の実施の形態４について図１４から図１７までを参照しながら説明する。図１４は、この発明の実施の形態４に係る半導体レーザチップを示す図であって、（ａ）図は上記半導体レーザチップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線からみた上記半導体レーザチップの断面をそれぞれ示す。また、図１５から図１７までは、この実施の形態４に係る半導体レーザチップの各製造過程の断面を示す図である。
【００７５】
図１４（ａ）及び（ｂ）において、この発明の実施の形態４に係る半導体レーザチップ１Ｄは、ｐ型ＩｎＰ基板２と、ＩｎＧａＡｓＰ活性層３（光導波路３ａ）と、ｐ−ｎ−ｐＩｎＰブロック層６と、コンタクト層７と、絶縁膜８と、表面電極９と、光導波路３ａと同時に形成された一対のアライメントマーク１０Ｄと、裏面電極１１とを備える。なお、アライメントマーク１０Ｄは活性層３よりも等価的にエネルギーバンドギャップが小さく、かつ層が厚いものである。
【００７６】
つぎに、前述した実施の形態４に係る半導体レーザチップの製法について説明する。
【００７７】
図１５（ａ）に示すように、ｐ型ＩｎＰ基板２の上に、絶縁膜１３をスパッタリングによる蒸着でパターニングし、それを活性層の選択成長マスクとして選択成長溝１４を、例えば硫酸系エッチング液によるエッチングにより形成する。
【００７８】
次に、同図（ｂ）に示すように、選択成長溝１４でＩｎＧａＡｓＰ活性層３とＩｎＰクラッド層４を、例えばＭＯＣＶＤ法の結晶成長により選択成長させ、上記活性層３が厚く成長した部分がアライメントマーク１０Ｄとなるべき赤外線吸収層１５となる。
【００７９】
次に、図１６（ａ）に示すように、写真製版により、すなわち絶縁膜５をパターニングし、それをマスクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）Ｃと、アライメントマーク１０ＤとなるリッジＤを、例えばＢｒ系エッチング液によるメサエッチングにより同時に形成する。光導波路３ａとなるリッジＣの幅は、例えば０．５〜２．５ミクロンメータ（μｍ）程度であり、長さは１００〜１２００ミクロンメータ（μｍ）程度である。また、アライメントマーク１０ＣとなるリッジＤは、例えば直径０．５〜１００ミクロンメータ（μｍ）程度の円形であるが、必ずしも円形である必要はない。
【００８０】
次に、同図（ｂ）に示すように、絶縁膜５をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選択成長を、例えばＭＯＣＶＤ法の結晶成長により行う。
【００８１】
次に、図１７（ａ）に示すように、絶縁膜５を除去してコンタクト層７を、例えばＭＯＣＶＤ法の結晶成長により形成する。
【００８２】
次に、同図（ｂ）に示すように、例えばスパッタリングによる蒸着で新たに絶縁膜８を形成するが、光導波路３ａの真上は電流注入ができるように絶縁膜８をストライプ状に除去しておく。最後に、ｎ側の表面電極９とｐ側の裏面電極１１を、例えばスパッタリングによる蒸着で形成する。
【００８３】
上記実施の形態２又は３ではＩｎＧａＡｓＰ活性層３の真上又は真下に、上記活性層３よりもエネルギーバンドギャップが狭いか、あるいは層が厚いために、上記活性層３よりも赤外線の吸収量が多い赤外線吸収層１２を設けたが、この実施の形態４では選択成長を用いてＩｎＧａＡｓＰ活性層３よりもアライメントマーク１０Ｄが等価的にエネルギーバンドギャップが小さく層厚も厚い、すなわち赤外線の吸収量が多い層を設けたものである。
【００８４】
このような構造にすれば、上記実施の形態１の活性層３のみをアライメントマーク１０Ａとした場合よりも、赤外線の透過光によるパターン認識でよりコントラストが明瞭なアライメントマーク１０Ｄが見えることになり、ダイボンドの精度が向上する。なお、パッシブアライメント方式については上記実施の形態１と同様であるので説明を省略する。
【００８５】
実施の形態５．
この発明の実施の形態５について図１８から図２１までを参照しながら説明する。図１８は、この発明の実施の形態５に係る半導体レーザチップを示す図であって、（ａ）図は上記半導体レーザチップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線からみた上記半導体レーザチップの断面をそれぞれ示す。また、図１９から図２１までは、この実施の形態５に係る半導体レーザチップの各製造過程の断面を示す図である。
【００８６】
図１８（ａ）及び（ｂ）において、この発明の実施の形態５に係る半導体レーザチップ１Ｅは、ｐ型ＩｎＰ基板２と、ＩｎＧａＡｓＰ活性層３（光導波路３ａ）と、ｐ−ｎ−ｐＩｎＰブロック層６と、コンタクト層７と、絶縁膜８と、表面電極９と、光導波路３ａと同時に形成された一対のアライメントマーク１０Ａと、裏面電極１１と、電気的分離溝１６を備える。
【００８７】
つぎに、前述した実施の形態５に係る半導体レーザチップの製法について説明する。
【００８８】
図１９（ａ）に示すように、ｐ型ＩｎＰ基板２の上に、ＩｎＧａＡｓＰ活性層３と、ｎ型ＩｎＰクラッド層４とを、例えばＭＯＣＶＤ法（有機金属気相成長法）の結晶成長により順次形成する。
【００８９】
次に、同図（ｂ）に示すように、写真製版により、すなわち絶縁膜５をパターニングし、それをマスクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）Ｃと、アライメントマーク１０ＡとなるリッジＤを、例えばＢｒ系エッチング液によるメサエッチングにより同時に形成する。光導波路３ａとなるリッジＣの幅は、例えば０．５〜２．５ミクロンメータ（μｍ）程度であり、長さは１００〜１２００ミクロンメータ（μｍ）程度である。また、アライメントマーク１０ＡとなるリッジＤは、例えば直径０．５〜１００ミクロンメータ（μｍ）程度の円形であるが、必ずしも円形である必要はない。
【００９０】
次に、図２０（ａ）に示すように、絶縁膜５をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選択成長を、例えばＭＯＣＶＤ法の結晶成長により行う。
【００９１】
次に、同図（ｂ）に示すように、絶縁膜５を除去してコンタクト層７を、例えばＭＯＣＶＤ法の結晶成長により形成する。
【００９２】
次に、図２１（ａ）に示すように、フォトレジストをマスクとしてＢｒ系エッチング液のエッチングにより電気的分離溝１６を形成する。
【００９３】
次に、同図（ｂ）に示すように、例えばスパッタリングによる蒸着で新たに絶縁膜８を形成するが、光導波路３ａの真上は電流注入ができるように絶縁膜８をストライプ状に除去しておく。最後に、ｎ側の表面電極９とｐ側の裏面電極１１を、例えばスパッタリングによる蒸着で形成する。
【００９４】
このような電気的分離溝１６を設けた構造にすれば、アライメントマーク１０Ａへ漏れ電流が流れる恐れがなくなり、半導体レーザチップ１Ｅの特性の劣化を防ぐことができる。なお、上記実施の形態２〜４にも適用できる。また、パッシブアライメント方式については上記実施の形態１と同様であるので説明を省略する。
【００９５】
実施の形態６．
この発明の実施の形態６について図２２から図２４までを参照しながら説明する。図２２は、この発明の実施の形態６に係る半導体レーザチップを示す図であって、（ａ）図は上記半導体レーザチップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線からみた上記半導体レーザチップの断面をそれぞれ示す。また、図２３及び図２４は、この実施の形態６に係る半導体レーザチップの各製造過程の断面を示す図である。
【００９６】
図２２（ａ）及び（ｂ）において、この発明の実施の形態６に係る半導体レーザチップ１Ｆは、ｎ型ＩｎＰ基板２Ａと、ＩｎＧａＡｓＰ活性層３（光導波路３ａ）と、ｐ−ＩｎＰ第１クラッド層３０と、ｐ−ＩｎＰ第２クラッド層３２と、電流狭窄用絶縁膜３３と、Ｐ側電極（表面電極）３５と、光導波路３ａと同時に形成された一対のアライメントマーク１０Ｄと、裏面電極１１とを備える。なお、アライメントマーク１０Ｄは活性層３よりも等価的にエネルギーバンドギャップが小さく、かつ層が厚いものである。また、上記クラッド層３０、３２は、導電性がコンタクト層よりも低い。
【００９７】
上記実施の形態４では、図１５（ａ）に示すように、活性層３を形成する部分の選択成長マスクとしての絶縁膜１３の開口幅を、図１７（ｂ）に示すような、最終出来上がりの活性層幅よりも広くとっているので、図１６（ａ）に示すエッチング工程により、活性層幅を単一横モード光導波路として機能する幅にまで細める必要があった。
【００９８】
この実施の形態６では、図２３（ａ）に示すように、選択成長マスクとしての絶縁膜３１の開口幅を、予め最終出来上がりの活性層幅とほぼ同程度にしておき、選択成長を用いて活性層３を形成しただけで、自動的に活性層幅が単一横モード光導波路程度の幅となり、図１６（ａ）に示したエッチング工程は不要となるものである。この場合、上記実施の形態４の図１６（ａ）に示すようなブロック層成長のための絶縁膜５は形成されないので、電流ブロック層は成長できない。従って、活性層３の選択成長後の工程は次のようになる。
【００９９】
まず、図２３（ａ）に示すように、ｎ−ＩｎＰ基板２Ａ上に活性層３とｐ−ＩｎＰ第１クラッド層３０を選択成長し、この選択成長に用いた絶縁膜３１をフッ酸等で除去する。
【０１００】
次に、図２３（ｂ）に示すように、上記の選択成長に用いた絶縁膜３１をフッ酸等で除去した後、全面にｐ−ＩｎＰ第２クラッド層３２を成長する。
【０１０１】
次に、図２４（ａ）に示すように、電流狭窄用絶縁膜３３を全面に形成し、光導波路上のみ写真製版と、フッ酸等によるエッチングにより電流通路窓３４を形成する。
【０１０２】
最後に、図２４（ｂ）に示すように、電流狭窄用絶縁膜３３上にＰ側電極３５を蒸着により形成する。
【０１０３】
このように構成すれば、電流ブロック層は無くても電流狭窄用絶縁膜３３により効率良く光導波路の活性層３に電流を注入し、発振させることができる。また、この構造の場合、図２４（ｂ）に示した電流リークパス３６を通って電流がリークし、発光に対して無効な成分となるが、基板をｎ−ＩｎＰ基板とし、上側のクラッド層をｐ−ＩｎＰ第１クラッド層３２とｐ−ＩｎＰ第２クラッド層３３で構成することで、電流リークパス３６が電気抵抗の高いｐ型ＩｎＰで構成されるようにしてリーク電流を低減するのが良い。
【０１０４】
また、この実施の形態６では、Ｐ側のコンタクト層を形成している例を示したが、その場合には、電極オーミック接触を得られやすくするためＡｕＺｎ系のＰ側電極３５を用いればよい。
【０１０５】
また、上記実施の形態４では、図１５（ａ）に示すように、最初に選択成長溝１４が形成されているが、必ずしも必要でないためこの実施の形態６では形成されていない例を示した。
【０１０６】
また、赤外吸収層をアライメントマークとして機能するような形に形成するエッチング工程は、上記実施の形態４の図１６（ａ）における光導波路のエッチング工程と兼ねているが、このエッチングが省かれることになるのであるから、選択成長マスクである絶縁膜３１のパターニングの段階で、アライメントマーク部の開口も、ほぼ最終のアライメントマーク形状としておけばアライメントマークの形成も図２３（ａ）の活性層３の選択成長の段階で光導波路３と同時に完了させることができる。
【０１０７】
以上のような実施形態を取れば、先に述べたように、上記実施の形態４の図１６（ａ）に示した光導波路とアライメントマークのエッチングによる形成工程は不要となり、スループットを上げることができる。
【０１０８】
実施の形態７．
上記各実施の形態１〜６はアライメントマーク１０Ａ〜１０Ｄの結晶としてＩｎＧａＡｓＰを用いたが、この実施の形態７はアライメントマークの結晶としてＩｎＧａＡｓを、その周囲の結晶としてＩｎＰを用いたものである。
【０１０９】
実施の形態８．
上記各実施の形態１〜６はアライメントマーク１０Ａ〜１０ＤとしてＩｎＧａＡｓＰを用いたが、この実施の形態８はアライメントマークとしてＩｎＧａＡｓを、その周囲の結晶としてＧａＡｓあるいはＡｌＧａＡｓを用いたものである。
【０１１０】
実施の形態９．
上記各実施の形態では円形の一対のアライメントマークを示したが、形状は多角形、楕円形、十字形などでもよく、またアライメントマークの個数は１個あるいは３個以上のいくつでもよい。
【０１１１】
実施の形態１０．
この発明に係るウエハを従来の劈開方法で劈開すると、つまり図２５に示すように、横２列の表面電極９（Ｐ側電極３５）の中心線１７でバー状に劈開すると発光点（光導波路３ａの劈開部）に対するアライメントマークの位置が不揃いとなる。そこで、この実施の形態１０では、図２５に示すように、アライメントマーク１０Ａ（１０Ｂ〜１０Ｄ）を赤外線ＣＣＤカメラで見ながら、横２列の上記アライメントマーク１０Ａの中心線１８でウエハから半導体レーザチップをバー状に劈開、あるいはダイシングするものである。この実施の形態１０に係る劈開方法は、上記発光点に対するアライメントマーク１０Ａ（１０Ｂ〜１０Ｄ）の位置Ｅが揃った半導体レーザチップを切り出すことができる。
【０１１２】
【発明の効果】
この発明に係る半導体レーザチップは、以上説明したとおり、基板と、前記基板上に形成された光導波路と、前記光導波路と同時に前記基板上に形成され、前記光導波路に対して左右対称の位置に形成された赤外線を透過しない一対の円形のアライメントマークと、前記アライメントマークを覆うように前記基板上に形成された導電層と、前記光導波路の真上を除いて前記導電層上に形成された絶縁膜と、前記絶縁膜及び前記導電層上に形成された表面電極と、前記基板裏面に形成された裏面電極とを備えたので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１１４】
また、この発明に係る半導体レーザチップは、以上説明したとおり、前記導電層が、前記基板上に形成されたブロック層と、前記光導波路及び前記ブロック層上に形成されたコンタクト層とからなるので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１１５】
また、この発明に係る半導体レーザチップは、以上説明したとおり、前記導電層が、前記光導波路及び前記アライメントマーク上に形成された第１クラッド層と、前記基板上に形成された第２クラッド層とからなるので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１１６】
また、この発明に係る半導体レーザチップは、以上説明したとおり、前記光導波路及び前記アライメントマークを、同時に形成された活性層としたので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１１７】
また、この発明に係る半導体レーザチップは、以上説明したとおり、さらに、前記光導波路と同時に形成された第１の活性層と、前記第１の活性層の上に形成され、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い第２の活性層とを備え、前記アライメントマークを、前記第２の活性層としたので、アライメントマークの認識を向上できるという効果を奏する。
【０１１８】
また、この発明に係る半導体レーザチップは、以上説明したとおり、さらに、前記光導波路と同時に形成された第１の活性層と、前記第１の活性層の下に形成され、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い第２の活性層とを備え、前記アライメントマークを、前記第２の活性層としたので、アライメントマークの認識を向上できるという効果を奏する。
【０１１９】
また、この発明に係る半導体レーザチップは、以上説明したとおり、前記光導波路及び前記アライメントマークが、同時に形成された活性層であり、前記アライメントマークとなる活性層の層厚が前記光導波路となる活性層よりも厚いので、アライメントマークの認識を向上できるという効果を奏する。
【０１２０】
また、この発明に係る半導体レーザチップは、以上説明したとおり、前記光導波路及び前記アライメントマークが、同時に形成された活性層であり、両者の間に電気的分離溝を設けたので、装置の特性の劣化を防止できるという効果を奏する。
【０１２１】
また、この発明に係る半導体レーザチップは、以上説明したとおり、前記アライメントマークを、その周囲の材料よりもエネルギーバンドギャップが狭い材料で構成したので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１２２】
また、この発明に係る半導体レーザチップは、以上説明したとおり、前記アライメントマークが、ＩｎＧａＡｓＰ又はＩｎＧａＡｓからなり、前記アライメントマークの周囲が、ＩｎＰからなるので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１２３】
また、この発明に係る半導体レーザチップは、以上説明したとおり、前記アライメントマークが、ＩｎＧａＡｓからなり、前記アライメントマークの周囲が、ＧａＡｓ又はＡｌＧａＡｓからなるので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１２４】
さらに、この発明に係る半導体レーザチップの製造方法は、以上説明したとおり、基板上に光導波路を形成する工程と、前記光導波路と同時に前記基板上にアライメントマークを形成する工程と、前記光導波路及び前記アライメントマークを形成した後、前記アライメントマークを覆うように前記基板上に導電層を形成する工程と、前記光導波路の真上を除いて前記導電層上に絶縁膜を形成する工程と、前記絶縁膜及び前記導電層上に表面電極を形成する工程と、前記基板裏面に裏面電極を形成する工程とを含むので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１２６】
また、この発明に係る半導体レーザチップの製造方法は、以上説明したとおり、前記導電層を形成する工程が、前記光導波路を形成した後、前記基板上にブロック層を形成する工程と、前記光導波路及び前記ブロック層上にコンタクト層を形成する工程とを含むので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１２７】
また、この発明に係る半導体レーザチップの製造方法は、以上説明したとおり、前記導電層を形成する工程が、前記光導波路及び前記アライメントマーク上に第１クラッド層を形成する工程と、前記基板上に第２クラッド層を形成する工程とを含むので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１２８】
また、この発明に係る半導体レーザチップの製造方法は、以上説明したとおり、前記光導波路及び前記アライメントマークが活性層であり、両者の形成を同時としたので、光導波路とアライメントマークの位置精度を向上できるという効果を奏する。
【０１２９】
また、この発明に係る半導体レーザチップの製造方法は、以上説明したとおり、さらに、前記基板上に第１の活性層を前記光導波路と同時に形成する工程と、前記第１の活性層の上に、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い、前記アライメントマークとなる第２の活性層を形成する工程とを含むので、アライメントマークの認識を向上できるという効果を奏する。
【０１３０】
また、この発明に係る半導体レーザチップの製造方法は、以上説明したとおり、さらに、前記基板上に第１の活性層を前記光導波路と同時に形成する工程と、前記第１の活性層の下に、エネルギーバンドギャップが前記第１の活性層よりも狭い、あるいは層厚が前記第１の活性層よりも厚い、前記アライメントマークとなる第２の活性層を形成する工程とを含むので、アライメントマークの認識を向上できるという効果を奏する。
【０１３１】
また、この発明に係る半導体レーザチップの製造方法は、以上説明したとおり、前記光導波路及び前記アライメントマークが活性層であり、前記アライメントマークとなる活性層の層厚が前記光導波路となる活性層よりも厚く、両者の形成を同時としたので、アライメントマークの認識を向上できるという効果を奏する。
【０１３２】
また、この発明に係る半導体レーザチップの製造方法は、以上説明したとおり、前記光導波路及び前記アライメントマークが活性層であり、両者の形成を同時とし、さらに前記両者の間に電気的分離溝を形成する工程を含むので、装置の特性の劣化を防止できるという効果を奏する。
【０１３３】
さらに、この発明に係る半導体レーザチップの製造方法は、以上説明したとおり、さらに、前記アライメントマークを基準にウエハを劈開する工程を含むので、チップの劈開精度を向上できるという効果を奏する。
【図面の簡単な説明】
【図１】  この発明の実施の形態１に係る半導体レーザチップの平面及び断面を示す図である。
【図２】  この発明の実施の形態１に係る半導体レーザチップの各製造過程の断面を示す図である。
【図３】  この発明の実施の形態１に係る半導体レーザチップの各製造過程の断面を示す図である。
【図４】  この発明の実施の形態１に係る半導体レーザチップの各製造過程の断面を示す図である。
【図５】  この発明の実施の形態１に係る半導体レーザチップを使用したパッシブアライメント方式を示す図である。
【図６】  この発明の実施の形態２に係る半導体レーザチップの平面及び断面を示す図である。
【図７】  この発明の実施の形態２に係る半導体レーザチップの各製造過程の断面を示す図である。
【図８】  この発明の実施の形態２に係る半導体レーザチップの各製造過程の断面を示す図である。
【図９】  この発明の実施の形態２に係る半導体レーザチップの各製造過程の断面を示す図である。
【図１０】  この発明の実施の形態３に係る半導体レーザチップの平面及び断面を示す図である。
【図１１】  この発明の実施の形態３に係る半導体レーザチップの各製造過程の断面を示す図である。
【図１２】  この発明の実施の形態３に係る半導体レーザチップの各製造過程の断面を示す図である。
【図１３】  この発明の実施の形態３に係る半導体レーザチップの各製造過程の断面を示す図である。
【図１４】  この発明の実施の形態４に係る半導体レーザチップの平面及び断面を示す図である。
【図１５】  この発明の実施の形態４に係る半導体レーザチップの各製造過程の断面を示す図である。
【図１６】  この発明の実施の形態４に係る半導体レーザチップの各製造過程の断面を示す図である。
【図１７】  この発明の実施の形態４に係る半導体レーザチップの各製造過程の断面を示す図である。
【図１８】  この発明の実施の形態５に係る半導体レーザチップの平面及び断面を示す図である。
【図１９】  この発明の実施の形態５に係る半導体レーザチップの各製造過程の断面を示す図である。
【図２０】  この発明の実施の形態５に係る半導体レーザチップの各製造過程の断面を示す図である。
【図２１】  この発明の実施の形態５に係る半導体レーザチップの各製造過程の断面を示す図である。
【図２２】  この発明の実施の形態６に係る半導体レーザチップの平面及び断面を示す図である。
【図２３】  この発明の実施の形態６に係る半導体レーザチップの各製造過程の断面を示す図である。
【図２４】  この発明の実施の形態６に係る半導体レーザチップの各製造過程の断面を示す図である。
【図２５】  この発明の実施の形態１０に係る半導体レーザチップの劈開方法を示す図である。
【図２６】  従来の半導体レーザチップの平面及び断面を示す図である。
【図２７】  従来の半導体レーザチップを使用したパッシブアライメント方式を示す図である。
【符号の説明】
１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ  半導体レーザチップ、２  ｐ型ＩｎＰ基板、２Ａ  ｎ型ＩｎＰ基板、３  ＩｎＧａＡｓＰ活性層、３ａ  光導波路、６ｐ−ｎ−ｐＩｎＰブロック層、７  コンタクト層、８  絶縁膜、９  表面電極、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ  アライメントマーク、１１  裏面電極、３０  第１クラッド層、３２  第２クラッド層、３３  電流狭窄用絶縁膜。
【図１】
0003653150.tif 000002
【図２】
0003653150.tif 000003
【図３】
0003653150.tif 000004
【図４】
0003653150.tif 000005
【図５】
0003653150.tif 000006
【図６】
0003653150.tif 000007
【図７】
0003653150.tif 000008
【図８】
0003653150.tif 000009
【図９】
0003653150.tif 000010
【図１０】
0003653150.tif 000011
【図１１】
0003653150.tif 000012
【図１２】
0003653150.tif 000013
【図１３】
0003653150.tif 000014
【図１４】
0003653150.tif 000015
【図１５】
0003653150.tif 000016
【図１６】
0003653150.tif 000017
【図１７】
0003653150.tif 000018
【図１８】
0003653150.tif 000019
【図１９】
0003653150.tif 000020
【図２０】
0003653150.tif 000021
【図２１】
0003653150.tif 000022
【図２２】
0003653150.tif 000023
【図２３】
0003653150.tif 000024
【図２４】
0003653150.tif 000025
【図２５】
0003653150.tif 000026
【図２６】
0003653150.tif 000027
【図２７】
0003653150.tif 000028