(57)【特許請求の範囲】
【請求項１】
映像表示装置の画面に表示されるべき有効表示領域を含むアナログの映像信号が同期信号とともに入力される映像信号処理装置であって、
前記入力される同期信号を分周することによりサンプリングクロックを生成するサンプリングクロック生成手段と、
前記サンプリングクロック生成手段により生成されるサンプリングクロックの位相を制御する位相制御手段と、
前記位相制御手段により制御されるサンプリングクロックに応答して、前記入力されるアナログの映像信号をサンプリングしてデジタルの映像信号に変換する信号変換手段と、
画像データを記憶するための記憶手段と、
画像表示の最適化処理時に、前記信号変換手段により得られたデジタルの映像信号を画像データとして前記記憶手段に書き込み、画像の表示動作時に、前記信号変換手段により得られたデジタルの映像信号を画像データとして前記記憶手段に書き込むとともに前記記憶手段に記憶された画像データを読み出すことにより所定の走査周波数および所定の解像度の映像信号を得る解像度変換手段と、
前記入力される同期信号に基づいて前記入力されるアナログの映像信号の走査周波数および解像度を判別する信号判別手段と、
補正制御手段とを備え、
前記補正制御手段は、前記画像表示の最適化処理時には、
（１）前記記憶手段に記憶される画像データに基づいて前記アナログの映像信号の有効表示領域を検出する処理、
（２）前記信号判別手段の判別結果および前記有効表示領域の検出結果に基づいて前記サンプリングクロック生成手段の分周比を補正するための分周比補正データを設定する処理、
（３）前記位相制御手段により制御されるサンプリングクロックの位相を補正するための位相補正データを設定する処理、および
（４）前記解像度変換手段による前記記憶手段への画像データの書き込み位置を補正するための補正データを設定する処理を、この順序で行うことを特徴とする映像信号処理装置。
【請求項２】
前記補正制御手段は、前記解像度変換手段に対して、前記画像表示の最適化処理時に、前記記憶手段の記憶領域が前記信号変換手段により得られたデジタルの映像信号データの有効表示領域よりも大きい場合には、前記有効表示領域の映像信号を前記有効表示領域外の映像信号とともに前記記憶手段に書き込むように制御することを特徴とする請求項１記載の映像信号処理装置。
【請求項３】
前記補正制御手段は、前記解像度変換手段に対して、前記画像表示の最適化処理時に、前記信号変換手段により得られたデジタルの映像信号の有効表示領域が前記記憶手段の記憶領域よりも大きい場合には、前記映像信号を圧縮し、圧縮された前記有効表示領域の映像信号を前記記憶手段に書き込むように制御することを特徴とする請求項１記載の映像信号処理装置。
【請求項４】
前記補正制御手段は、前記解像度変換手段に対して、前記画像表示の最適化処理時に、前記信号変換手段により得られたデジタルの映像信号の有効表示領域が前記記憶手段の記憶領域よりも大きい場合には、前記映像信号のうち前記有効表示領域の一部の映像信号を前記記憶手段に書き込むように制御することを特徴とする請求項１記載の映像信号処理装置。
【請求項５】
複数のアナログの映像信号および複数の同期信号を受ける複数の入力部と、
各入力部に入力される同期信号に基づいて前記複数の入力部のうち前記映像表示装置の画面に表示可能なアナログの映像信号が入力されている入力部を検出する入力検出手段と、
前記画像表示の最適化処理時に、前記入力検出手段により検出された入力部に入力される映像信号および同期信号をそれぞれ前記信号変換手段および前記信号判別手段に選択的に与える選択手段と
をさらに備えたことを特徴とする請求項１〜４のいずれかに記載の映像信号処理装置。
【請求項６】
前記映像表示装置の傾きを検出する傾き検出手段と、
前記傾き検出手段により検出された傾きに起因する画像の歪みを補正するように前記解像度変換手段により得られた映像信号を補正する歪み補正手段と
をさらに備えたことを特徴とする請求項１〜５のいずれかに記載の映像信号処理装置。
【請求項７】
前記入力されるアナログの映像信号の形態を判別する形態判別手段と、
前記形態判別手段の判別結果に基づいて、前記アナログの映像信号を所定の形態に変換しまたは変換せずに前記信号変換手段に与える形態変換手段とをさらに備えたことを特徴する請求項１〜６のいずれかに記載の映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、異なる走査周波数または解像度を有する種々の映像信号を映像表示装置の画面に表示するための処理を行う映像信号処理装置に関する。
【０００２】
【従来の技術】
近年、ブラウン管に代わる映像表示装置として、液晶表示装置を中心とするマトリクス表示装置の開発が進められている。マトリクス表示装置は、例えば、パーソナルコンピュータから出力される映像信号を表示するために用いられる。この場合、パーソナルコンピュータから出力される映像信号のレベルは、ドット周期（画素周期）で変化する。このような映像信号をマトリクス表示装置の画面に表示する場合や、メモリに書き込んで信号処理を行う場合には、ドット周期に一致したサンプリングクロックが必要となる。
【０００３】
通常、パーソナルコンピュータはサンプリングクロックを出力する出力端子を備えていないため、映像表示装置において映像信号から水平同期信号を抽出し、抽出した水平同期信号をＰＬＬ（位相同期ループ）回路等を用いて逓倍することにより、サンプリングクロックを再生する必要がある。
【０００４】
【発明が解決しようとする課題】
ＰＬＬ回路を用いると、入力信号に周波数および位相が一致した出力信号を得ることができる。しかしながら、ＰＬＬ回路の出力信号は、後段の論理処理回路を通して表示制御に必要なタイミング信号を生成するために用いられる。そのため、位相遅れが生じる。この位相遅れは、入力された映像信号の周波数に依存するため、多種多様の映像信号に対応する映像表示装置の場合には、位相遅れの量が一意的に決まらない。この位相遅れのばらつきは、特に、サンプリングクロックを用いて映像信号をサンプリングするときに問題となる。
【０００５】
特開平９−１４９２９１号公報には、サンプリングクロックの遅延量を変化させ、各々の遅延量ごとにフレーム間でのアナログ−デジタル変換された映像信号の自己関数を求め、相関値が低くなるポイントを信号変化点とし、その信号変化点間の中央付近を最適なサンプリング点とする技術が開示されている。しかしながら、この方法では、相関値を求めるために専用のメモリが必要となる。それに伴ってメモリ制御回路等の周辺回路も必要となり、コストが高くなる。
【０００６】
また、液晶表示装置に代表されるマトリクス表示装置の画面には、映像信号の有効表示領域のみが表示される。そのため、マトリクス表示装置の画面に映像信号の有効表示領域が位置するように映像信号の入力タイミングを制御する必要がある。
【０００７】
しかしながら、パーソナルコンピュータから出力される映像信号の有効表示領域外のブランキング期間のドット数（画素数）は、パーソナルコンピュータの各メーカごとに異なる。そのため、単に水平同期信号および垂直同期信号に同期してマトリクス表示装置への映像信号の入力タイミングを制御した場合、パーソナルコンピュータのメーカごとにマトリクス表示装置の画面上の画像の表示位置がずれる。したがって、ユーザは、マトリクス表示装置をパーソナルコンピュータに接続したときに、マトリクス表示装置の画面に表示される水平および垂直の画像表示位置を調整する必要がある。
【０００８】
本発明の目的は、種々の映像信号に対して最適な画像の表示状態を低コストかつ高速に実現することができる映像信号処理装置を提供することである。
【０００９】
【課題を解決するための手段】
（１）第１の発明
第１の発明に係る映像信号処理装置は、映像表示装置の画面に表示されるべき有効表示領域を含むアナログの映像信号が同期信号とともに入力される映像信号処理装置であって、入力される同期信号を分周することによりサンプリングクロックを生成するサンプリングクロック生成手段と、サンプリングクロック生成手段により生成されるサンプリングクロックの位相を制御する位相制御手段と、位相制御手段により制御されるサンプリングクロックに応答して、入力されるアナログの映像信号をサンプリングしてデジタルの映像信号に変換する信号変換手段と、画像データを記憶するための記憶手段と、画像表示の最適化処理時に、信号変換手段により得られたデジタルの映像信号を画像データとして記憶手段に書き込み、画像の表示動作時に、信号変換手段により得られたデジタルの映像信号を画像データとして記憶手段に書き込むとともに記憶手段に記憶された画像データを読み出すことにより所定の走査周波数および所定の解像度の映像信号を得る解像度変換手段と、入力される同期信号に基づいて入力されるアナログの映像信号の走査周波数および解像度を判別する信号判別手段と、補正制御手段とを備え、補正制御手段は、画像表示の最適化処理時には、（１）記憶手段に記憶される画像データに基づいてアナログの映像信号の有効表示領域を検出する処理、（２）信号判別手段の判別結果および有効表示領域の検出結果に基づいてサンプリングクロック生成手段の分周比を補正するための分周比補正データを設定する処理、（３）位相制御手段により制御されるサンプリングクロックの位相を補正するための位相補正データを設定する処理、および（４）解像度変換手段による記憶手段への画像データの書き込み位置を補正するための補正データを設定する処理を、この順序で行うものである。
【００１０】
本発明に係る映像信号処理装置においては、入力される同期信号に基づいてアナログの映像信号の走査周波数および解像度が信号判別手段により判別される。入力される同期信号を分周することによりサンプリングクロック生成手段によりサンプリングクロックが生成され、生成されたサンプリングクロックの位相が位相制御手段により制御される。そして、そのサンプリングクロックに応答して、信号変換手段によりアナログの映像信号がサンプリングされ、デジタルの映像信号に変換される。画像の表示動作時には、信号変換手段により得られたデジタルの映像信号が解像度変換手段により画像データとして記憶手段に書き込まれるとともに記憶手段に記憶された画像データが読み出され、所定の走査周波数および所定の解像度の映像信号が得られる。
【００１１】
画像表示の最適化処理時には、信号変換手段により得られたデジタルの映像信号が記憶手段に書き込まれ、補正制御手段により記憶手段に記憶される画像データに基づいてアナログの映像信号の有効表示領域が検出され、信号判別手段の判別結果および有効表示領域の検出結果に基づいてサンプリングクロック生成手段の分周比を補正するための分周比補正データが設定され、位相制御手段により制御されるサンプリングクロックの位相を補正するための位相補正データが設定され、解像度変換手段による記憶手段への画像データの書き込み位置を補正するための補正データが設定される。
【００１２】
このように、画像表示の最適化処理時に、サンプリングクロック生成手段の分周比、サンプリングクロックの位相および記憶手段への画像データの書き込み位置が最適化されるので、画像の表示動作時に、映像信号の有効表示領域が映像表示装置の画面に正確に表示される。その結果、種々の映像信号に対して最適な画像の表示状態が得られる。
【００１３】
この場合、画像の表示動作時に走査周波数の変換および解像度の変換のために用いられる記憶手段を画像表示の最適化処理に利用しているので、画像表示の最適化処理のために専用のハードウェアを追加する必要がない。したがって、低コスト化が可能となる。
【００１４】
また、記憶手段に記憶される画像データに基づいてフレーム内処理によりサンプリングクロック生成手段の分周比、位相制御手段により制御されるサンプリングクロックの位相および解像度変換手段による記憶手段への画像データの書き込み位置を補正しているので、画像表示の最適化処理を高速に行うことができる。
【００１５】
（２）第２の発明
第２の発明に係る映像信号処理装置は、第１の発明に係る映像信号処理装置の構成において、補正制御手段は、解像度変換手段に対して、画像表示の最適化処理時に、記憶手段の記憶領域が信号変換手段により得られたデジタルの映像信号データの有効表示領域よりも大きい場合には、有効表示領域の映像信号を有効表示領域外の映像信号とともに記憶手段に書き込むように制御するものである。
【００１６】
この場合、画像表示の最適化処理時に、記憶手段へのデジタルの映像信号の一度の書き込みにより有効表示領域の画像データを記憶手段に記憶させることができる。したがって、画像表示の最適化処理の時間を大幅に短縮することが可能になる。
【００１７】
（３）第３の発明
第３の発明に係る映像信号処理装置は、第１の発明に係る映像信号処理装置の構成において、補正制御手段は、解像度変換手段に対して、画像表示の最適化処理時に、信号変換手段により得られたデジタルの映像信号の有効表示領域が記憶手段の記憶領域よりも大きい場合には、映像信号を圧縮し、圧縮された有効表示領域の映像信号を記憶手段に書き込むように制御するものである。
【００１８】
この場合、画像表示の最適化処理時に、圧縮された有効表示領域の映像信号が記憶手段に書き込まれる。したがって、信号変換手段により得られたデジタルの映像信号の有効表示領域が記憶手段の記憶容量よりも大きい場合でも、画像表示の最適化処理を行うことが可能となる。
【００１９】
（４）第４の発明
第４の発明に係る映像信号処理装置は、第１の発明に係る映像信号処理装置の構成において、補正制御手段は、解像度変換手段に対して、画像表示の最適化処理時に、信号変換手段により得られたデジタルの映像信号の有効表示領域が記憶手段の記憶領域よりも大きい場合には、映像信号のうち有効表示領域の一部の映像信号を記憶手段に書き込むように制御するものである。
【００２０】
この場合、有効表示領域の一部の映像信号が記憶手段に書き込まれ、有効表示領域の一部の映像信号を用いて画像表示の最適化処理が行われる。したがって、信号変換手段により得られたデジタルの映像信号の有効表示領域が記憶手段の記憶容量よりも大きい場合でも、画像表示の最適化処理を行うことが可能となる。
【００２１】
（５）第５の発明
第５の発明に係る映像信号処理装置は、第１〜第４のいずれかの発明に係る映像信号処理装置の構成において、複数のアナログの映像信号および複数の同期信号を受ける複数の入力部と、各入力部に入力される同期信号に基づいて複数の入力部のうち映像表示装置の画面に表示可能なアナログの映像信号が入力されている入力部を検出する入力検出手段と、画像表示の最適化処理時に、入力検出手段により検出された入力部に入力される映像信号および同期信号をそれぞれ信号変換手段および信号判別手段に選択的に与える選択手段とをさらに備えたものである。
【００２２】
この場合、複数のアナログの映像信号および複数の同期信号が複数の入力部に入力可能となる。画像表示の最適化処理時には、映像表示装置の画面に表示可能なアナログの映像信号が入力されている入力部が検出されるとともに検出された入力部に入力される映像信号および同期信号が自動的に信号変換手段および信号判別手段に与えられる。したがって、最小限の操作で最適な画像の表示状態を実現することが可能になる。
【００２３】
（６）第６の発明
第６の発明に係る映像信号処理装置は、第１〜第５のいずれかの発明に係る映像信号処理装置の構成において、映像表示装置の傾きを検出する傾き検出手段と、傾き検出手段により検出された傾きに起因する画像の歪みを補正するように解像度変換手段により得られた映像信号を補正する歪み補正手段とをさらに備えたものである。
【００２４】
この場合、映像表示装置の傾きが傾き検出手段により検出され、検出された傾きに起因する画像の歪みが補正されるように解像度変換手段により得られた映像信号が補正される。したがって、映像表示装置が傾いている場合でも、傾きを考慮した最適な画像の表示状態を実現することが可能になる。
【００２５】
（７）第７の発明
第７の発明に係る映像信号処理装置は、第１〜第６のいずれかの発明に係る映像信号処理装置の構成において、入力されるアナログの映像信号の形態を判別する形態判別手段と、形態判別手段の判別結果に基づいて、アナログの映像信号を所定の形態に変換しまたは変換せずに信号変換手段に与える形態変換手段とをさらに備えたものである。
【００２６】
この場合、アナログの映像信号の形態に応じて最適な画像の表示状態を実現することが可能になる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態における映像信号処理装置について図面を用いて詳細に説明する。
【００２８】
（１）第１の実施の形態
図１は本発明の第１の実施の形態における映像信号処理装置の構成を示すブロック図である。
【００２９】
図１の映像信号処理装置は、Ａ／Ｄ変換器（アナログ／デジタル変換器）１、解像度変換回路２、位相制御回路３、ＰＬＬ（位相同期ループ）回路４、信号判別回路５、画像メモリ６およびマイクロコンピュータ（以下、マイコンと呼ぶ）７を備える。
【００３０】
パーソナルコンピュータ等の所定の映像ソースから映像信号入力端子１０１に入力されるアナログの映像信号ＶＩはＡ／Ｄ変換器１に与えられる。本実施の形態では、映像信号ＶＩはＲＧＢ信号である。ここで、映像信号ＶＩのうち画面に表示すべき領域を有効表示領域と呼ぶ。
【００３１】
Ａ／Ｄ変換器１は、後述するサンプリングクロックＳＣＫに応答して映像信号ＶＩをサンプリングしてデジタルの映像信号に変換し、解像度変換回路２に与える。解像度変換回路２は、デジタルの映像信号を画像データとして画像メモリ６に書き込む。また、解像度変換回路２は、画面に表示すべき画像に対応する画像データを画像メモリ６から読み出し、デジタルの映像信号ＶＯとして映像信号出力端子１０３から出力する。映像信号出力端子１０３から出力される映像信号ＶＯは、マトリクス表示装置等の映像表示装置に与えられる。
【００３２】
映像ソースから同期信号入力端子１０２に入力される同期信号ＳＹは信号判別回路５に与えられる。ここで、同期信号ＳＹは水平同期信号および垂直同期信号を含む。信号判別回路５は、同期信号ＳＹに基づいて映像ソースの走査周波数および有効解像度を判別し、判別結果をマイコン７に与える。有効解像度とは、映像信号の有効表示領域ＶＲの解像度をいう。
【００３３】
マイコン７は、信号判別回路５の判別結果に基づいてＰＬＬ回路４に分周比の初期値を設定し、位相制御回路３にサンプリングクロックの位相の初期値を設定し、解像度変換回路２に水平および垂直の画像表示位置の初期値を設定する。これらの初期値は、映像ソースの走査周波数および有効解像度に対して最適と判断される値である。後述するようにこれらの初期値が最適化される。
【００３４】
ＰＬＬ回路４は、信号判別回路５から出力される同期信号を分周することによりサンプリングクロックを出力する。位相制御回路３は、ＰＬＬ回路４により出力されたサンプリングクロックの位相を制御し、制御されたサンプリングクロックＳＣＫをＡ／Ｄ変換器１に与える。
【００３５】
マイコン７は、このような状態から画像表示の最適化処理を実行する。画像表示の最適化処理としては、まず、ＰＬＬ回路４に分周比の補正データを与えることにより水平総サンプリング数の最適化（ＰＬＬ回路４の分周比の最適化）を行い、次に、位相制御回路３にサンプリングクロックの補正データを与えることによりサンプリングクロックの位相の最適化を行い、さらに解像度変換回路２に画像表示位置の補正データを与えることにより水平および垂直の画像表示位置の最適化を行う。
【００３６】
このような画像表示の最適化処理の実行中に映像信号ＶＯの出力を停止し、映像表示装置の画面に画像を表示しない状態（画像ミュート）としてもよい。あるいは、画像表示の最適化処理の実行中に解像度変換回路２から映像信号ＶＯを出力してもよい。
【００３７】
本実施の形態では、ＰＬＬ回路４がサンプリングクロック生成手段に相当し、位相制御回路３が位相制御手段に相当し、Ａ／Ｄ変換器１が信号変換手段に相当する。また、画像メモリ６が記憶手段に相当し、解像度変換回路２が解像度変換手段に相当し、信号判別回路５が信号判別手段に相当する。さらに、マイコン７が補正制御手段に相当する。
【００３８】
まず、図２を用いて水平総サンプリング数の最適化について説明する。図２は水平総サンプリング数の最適化を説明するための映像信号の波形図である。
【００３９】
ここで、水平総サンプリング数とは、有効表示領域における１水平ラインのドット数（画素数）に相当する。画像メモリ６の各アドレスが１ドット（１画素）に対応する。マイコン７は、画像メモリ６に記憶された画像データの有効表示領域の水平スタートアドレスＡ０および水平エンドアドレスＡ１を検出する。
【００４０】
画像データの有効表示領域は、映像信号ＶＩの有効表示領域に対応する。また、水平スタートアドレスＡ０とは、各水平ラインにおいて有効表示領域の最初の画素に対応する画像データが記憶された画像メモリ６のアドレスを意味し、水平エンドアドレスＡ１とは、各水平ラインにおいて有効表示領域の最後の画素に対応する画像データが記憶された画像メモリ６のアドレスを意味する。
【００４１】
図２において、映像信号の有効表示領域外の輝度をａとし、ノイズによる誤判別を防止するためのマージンを考慮した輝度をｂとし、マイコン７により検出された任意のアドレスの輝度をｃとする。ａ＋ｂ≧ｃが連続して成立する場合には有効表示領域外と判定する。マイコン７は、ある水平ラインの画像データが記憶されている画像メモリ６の記憶領域において、ａ＋ｂ＜ｃが成立する最初のアドレスを水平スタートアドレスＡ０として求め、ａ＋ｂ＜ｃが成立する最後のアドレスを水平エンドアドレスＡ１として求める。そして、水平エンドアドレスＡ１と水平スタートアドレスＡ０との差分｜Ａ１−Ａ０｜を算出する。
【００４２】
映像ソースの有効表示領域の水平ドット数をＨｄｏｔとすると、水平総サンプリング数が映像ソースの有効表示領域の水平ドット数Ｈｄｏｔに一致する場合には、次式が成立する。なお、マイコン７は、信号判別回路５から与えられる有効解像度に基づいて映像ソースの有効表示領域の水平ドット数Ｈｄｏｔを求める。
【００４３】
｜Ａ１−Ａ０｜＝Ｈｄｏｔ−１  …（１）
水平エンドアドレスＡ１と水平スタートアドレスＡ０との差分｜Ａ１−Ａ０｜が上式（１）を満足するように、ＰＬＬ回路４の分周比を設定する。この場合、マイコン７は、ＰＬＬ回路４に分周比の補正データを設定することにより分周比を変化させる処理、画像メモリ６から画像データを取り込む処理、および水平エンドアドレスＡ１と水平スタートアドレスＡ０との差分｜Ａ１−Ａ０｜を算出する処理を、上式（１）が成立するまで繰り返し行う。それにより、Ａ／Ｄ変換器１に与えられるサンプリングクロックＳＣＫの最適化が行われる。
【００４４】
なお、本実施の形態では、最初に画像メモリ６の全水平ラインの画像データを取り込んで水平スタートアドレスＡ０が最も左端に位置する１つの水平ラインを検出し、検出した１つの水平ラインの画像データについて上記の処理を繰り返し行う。
【００４５】
次に、図３を用いてサンプリングクロックの位相の最適化について説明する。図３はサンプリングクロックの位相の最適化を説明するための図であり、（ａ）は最適なサンプリングクロックの位相で映像信号がサンプリングされている状態を示し、（ｂ）は適切でないサンプリングクロックの位相で映像信号がサンプリングされている状態を示す。
【００４６】
サンプリングクロックの位相の最適化は、パーソナルコンピュータの画面に多く表示されるキャラクタ等の画像では映像信号の輝度のレベルがドット周期で変化するという性質を利用する。
【００４７】
マイコン７は、画像メモリ６において水平総サンプリング数の最適化の際に検出した有効表示領域の範囲から隣接する画素間で輝度のレベルが一定以上変化している部分を検出する。図３において、サンプリングクロックＳＣＫの立ち上がりが映像信号ＶＩのサンプリング点となる。サンプリング点ＳＰ０およびサンプリング点ＳＰ１は隣接する画素に対応する。したがって、サンプリング点ＳＰ１での映像信号の輝度Ｓ１とサンプリング点ＳＰ０での映像信号の輝度Ｓ０との差の絶対値は隣接する画素間の輝度差に相当する。
【００４８】
図３（ａ）に示すように、サンプリングクロックＳＣＫの位相が最適な場合には、隣接する画素間の輝度差｜Ｓ１−Ｓ０｜が最大となる。図３（ｂ）に示すように、サンプリングクロックＳＣＫの位相が適切でない場合には、隣接する画素間の輝度差｜Ｓ１−Ｓ０｜が小さくなる。
【００４９】
マイコン７は、隣接する画素間の輝度差｜Ｓ１−Ｓ０｜が最大となるように位相制御回路３から出力されるサンプリングクロックＳＣＫの位相を設定する。この場合、マイコン７は、位相制御回路３にサンプリングクロックＳＣＫの補正データを設定することによりサンプリングクロックＳＣＫの位相を変化させる処理、画像メモリ６から画像データを取り込む処理、および隣接する画素間の輝度差｜Ｓ１−Ｓ０｜を算出する処理を、隣接する画素間の輝度差｜Ｓ１−Ｓ０｜が最大となるまで繰り返し行う。それにより、Ａ／Ｄ変換器１に与えられるサンプリングクロックＳＣＫの位相の最適化が行われる。
【００５０】
なお、サンプリングクロックＳＣＫの位相が最適値から最も外れる場合（サンプリングクロックＳＣＫの位相が最適値から１８０度ずれる場合）に隣接する画素間の輝度差｜Ｓ１−Ｓ０｜が最小となるという性質を利用してサンプリングクロックＳＣＫの位相の最適化を行ってもよい。この場合、マイコン７は、画像メモリ６から取り込んだ画像データに基づいて隣接する画素間の輝度差｜Ｓ１−Ｓ０｜が最小となるサンプリングクロックＳＣＫの位相を求め、求めた位相から１８０度ずれた位相をサンプリングクロックＳＣＫの位相の最適値とする。
【００５１】
本実施の形態では、上記の水平総サンプリング数の最適化の際に最初に検出された１つの水平ラインの画像データの一部について上記の処理を繰り返し行う。
【００５２】
次いで、図４を用いて水平および垂直の画像表示位置の最適化について説明する。図４は水平および垂直の画像表示位置の最適化を説明するための図である。
【００５３】
図４には、図１の画像メモリ６の記憶領域ＭＲと解像度変換回路２により画像メモリ６に書き込まれる画像データの有効表示領域ＶＲとの関係が示される。
【００５４】
Ｐ０は、画像メモリ６に書き込まれる画像データの各フレームの先頭画素の位置を示し、Ｐ１は、画像メモリ６から読み出される画像データの各フレームの先頭画素の位置を示す。映像表示装置の画面上での水平および垂直の画像表示位置は、画像メモリ６の記憶領域ＭＲに書き込まれる画像データの有効表示領域ＶＲの位置で決まる。
【００５５】
水平および垂直の画像表示位置が最適でない場合には、図４に示すように、画像メモリ６に書き込まれる画像データの各フレームの先頭画素の位置Ｐ０と画像メモリ６から読み出される画像データの各フレームの先頭画素の位置Ｐ１とが異なっている。逆に、水平および垂直の画像表示位置が最適な場合には、画像メモリ６に書き込まれる各フレームの先頭画素の位置Ｐ０と画像メモリ６から読み出される画像データの各フレームの先頭画素の位置Ｐ１とが一致する。
【００５６】
マイコン７は、画像メモリ６に記憶される画像データに基づいて画像データの有効表示領域ＶＲを検出し、Ｐ０＝Ｐ１となるように解像度変換回路２を制御する。この場合、マイコン７は、解像度変換回路２に画像表示位置の補正データを設定することにより画像メモリ６の記憶領域ＭＲにおける画像データの書き込み位置を変化させる処理、画像メモリ６から画像データを取り込む処理、および画像メモリ６に書き込まれた画像データの有効表示領域ＶＲを検出する処理を、Ｐ０＝Ｐ１となるまで繰り返し行う。それにより、水平および垂直の画像表示位置の最適化が行なわれる。
【００５７】
なお、本実施の形態では、画像メモリ６の記憶領域ＭＲに画像データの有効表示領域ＶＲの水平方向の開始位置および終了位置が存在するように、画像データが画像メモリ６に書き込まれるものとする。画像データの有効表示領域ＶＲの水平方向の開始位置または終了位置が画像メモリ６の記憶領域ＭＲから外れる場合には、画像データをずらせて再度画像メモリ６に書き込む。
【００５８】
なお、本実施の形態では、上記の水平総サンプリング数の最適化の際に最初に検出された１つの水平ラインの画像データについて上記の処理を繰り返し行う。
【００５９】
以上のような手順により、種々の映像ソースに対して常に最適な状態で画像を映像表示装置の画面上に表示することが可能となる。
【００６０】
図５は図１の映像信号処理装置におけるマイコン７による画像表示の最適化処理を示すフローチャートである。
【００６１】
まず、マイコン７は、信号判別回路５の判別結果を取り込む（ステップＳ１）。そして、マイコン７は、ＰＬＬ回路４に分周比の初期値を設定し、位相制御回路３にサンプリングクロックの位相の初期値を設定し、解像度変換回路２に画像表示位置の初期値を設定する（ステップＳ２）。
【００６２】
次に、マイコン７は、画像メモリ６から画像データを取り込み（ステップＳ３）、水平総サンプリング数が最適か否かを判別する（ステップＳ４）。水平総サンプリング数が最適でない場合には、ＰＬＬ回路４に分周比の補正データを設定し（ステップＳ５）、ステップＳ３に戻り、水平総サンプリング数が最適になるまで、ステップＳ３〜Ｓ５の処理を繰り返す。
【００６３】
水平総サンプリング数が最適になると、画像メモリ６から画像データを取り込み（ステップＳ６）、サンプリングクロックの位相が最適か否かを判別する（ステップＳ７）。サンプリングクロックの位相が最適でない場合には、位相制御回路３にサンプリングクロックの位相の補正データを設定し（ステップＳ８）、ステップＳ６に戻り、サンプリングクロックの位相が最適になるまで、ステップＳ６〜Ｓ８の処理を繰り返す。
【００６４】
サンプリングクロックの位相が最適になると、画像メモリ６から画像データを取り込み（ステップＳ９）、画像表示位置が最適であるか否かを判別する（ステップＳ１０）。画像表示位置が最適でない場合には、解像度変換回路２に画像表示位置の補正データを設定し（ステップＳ１１）、ステップＳ９に戻り、画像表示位置が最適になるまで、ステップＳ９〜Ｓ１１の処理を繰り返す。画像表示位置が最適になると、処理を終了する。
【００６５】
画像の表示動作時には、Ａ／Ｄ変換器１は、位相制御回路３から与えられるサンプリングクロックＳＣＫに応答してアナログの映像信号ＶＩをサンプリングしてデジタルの映像信号に変換し、解像度変換回路２に与える。解像度変換回路２は、デジタルの映像信号を画像データとして画像メモリ６に書き込むとともに、画像メモリに記憶された画像データを画像メモリ６から読み出すことにより所定の走査周波数および所定の有効解像度を有する映像信号ＶＯを映像信号出力端子１０３から出力する。
【００６６】
上記のように、本実施の形態の映像信号処理装置では、画像の表示動作時に走査周波数の変換および有効解像度の変換のために用いられる画像メモリ６を画像表示の最適化処理に利用しているので、画像表示の最適化処理のために専用のハードウェアを追加する必要がない。したがって、低コスト化が可能になる。
【００６７】
また、画像メモリ６に記憶される画像データに基づいてフレーム内処理によりＰＬＬ回路４の分周比、位相制御回路３から出力されるサンプリングクロックＳＣＫの位相および解像度変換回路２による画像メモリ６への画像データの書き込み位置を補正しているので、画像表示の最適化処理を高速に行うことができる。
【００６８】
なお、本実施の形態の映像信号処理装置は、液晶表示装置、ＰＤＰ（プラズマディスプレイパネル）表示装置、ＤＬＰ（デジタルライトプロセッシング；米国テキサスインスツルメンツ社の商標）方式のプロジェクタ等のマトリクス表示装置に適用することができ、デジタル処理により画像を表示するＣＲＴ（陰極線管）ディスプレイにも適用可能である。
【００６９】
（２）第２の実施の形態
次に、本発明の第２の実施の形態における映像信号処理装置について説明する。本実施の形態の映像信号処理装置の構成は、図１に示した構成と同様である。本実施の形態の映像信号処理装置の動作が第１の実施の形態の映像信号処理装置の動作と異なるのは次の点である。
【００７０】
図６は第２の実施の形態の映像信号処理装置における画像メモリ６の記憶領域ＭＲと画像メモリ６に書き込まれる画像データの有効表示領域ＶＲとの関係を示す図である。本実施の形態では、画像メモリ６の記憶領域ＭＲが第１の実施の形態に比べて大きい。
【００７１】
Ｐ４は、画像メモリ６に書き込まれる画像データの各フレームの先頭画素の位置を示し、Ｐ３は、画像メモリ６から読み出される画像データの各フレームの先頭画素の位置を示す。水平および垂直の画像表示位置は、画像メモリ６の記憶領域ＭＲに書き込まれる画像データの有効表示領域ＶＲの位置で決まる。
【００７２】
図１の解像度変換回路２は、有効表示領域ＶＲの全体の画像データを有効表示領域ＶＲ外の画像データとともに画像メモリ６の記憶領域ＭＲに書き込む。この場合、画像データの有効表示領域ＶＲの一部が画像メモリ６の記憶領域ＭＲに書き込まれない場合に再度画像データをずらして画像メモリ６に書き込む処理が不要となる。
【００７３】
マイコン７は、画像メモリ６の記憶領域ＭＲに書き込まれた画像データを取り込み、水平総サンプリング数の最適化、サンプリングクロックの位相の最適化および水平および垂直の画像表示位置の最適化を行う。水平総サンプリング数の最適化、サンプリングクロックの位相の最適化および水平および垂直の画像表示位置の最適化の方法は、第１の実施の形態と同様である。
【００７４】
本実施の形態では、マイコン７が画像メモリ６から有効表示領域ＶＲの所定の画像データを迅速に取り込むことができ、画像表示の最適化に要する時間を大幅に短縮することが可能となる。
【００７５】
（３）第３の実施の形態
次に、本発明の第３の実施の形態における映像信号処理装置について説明する。本実施の形態の映像信号処理装置の構成は、図１に示した構成と同様である。本実施の形態の映像信号処理装置の動作が第１の実施の形態の映像信号処理装置の動作と異なるのは次の点である。
【００７６】
図７は第３の実施の形態の映像信号処理装置における画像メモリ６の記憶領域ＭＲ、Ａ／Ｄ変換器１から解像度変換回路２に与えられる画像データの有効表示領域ＶＲ０および解像度変換回路２により圧縮された画像データの有効表示領域ＶＲ１の関係を示す図である。
【００７７】
図７に示すように、Ａ／Ｄ変換器１から解像度変換回路２に与えられる画像データの有効表示領域ＶＲ０が画像メモリ６の記憶領域ＭＲよりも大きい場合には、画像データの有効表示領域ＶＲ０のすべてを画像メモリ６の記憶領域ＭＲに書き込むことはできない。そこで、解像度変換回路２は、解像度変換機能により画像データを圧縮し、圧縮された画像データの有効表示領域ＶＲ１を画像メモリ６に書き込む。
【００７８】
Ｐ６は、画像メモリ６に書き込まれる圧縮された画像データの各フレームの先頭画素の位置を示し、Ｐ５は、画像メモリ６から読み出される画像データの各フレームの先頭画素の位置を示す。水平および垂直の画像表示位置は、画像メモリ６の記憶領域ＭＲに書き込まれる画像データの有効表示領域ＶＲの位置で決まる。
【００７９】
マイコン７は、画像メモリ６の記憶領域ＭＲに書き込まれた圧縮された画像データを取り込み、水平総サンプリング数の最適化および水平および垂直の画像表示位置の最適化を行う。水平総サンプリング数の最適化および水平および垂直の画像表示位置の最適化の方法は、第１の実施の形態と同様である。
【００８０】
ただし、サンプリングクロックＳＣＫの位相の最適化を圧縮された画像データに基づいて行うと十分な精度が得られない。そこで、解像度変換回路２は、サンプリングクロックＳＣＫの位相の最適化の際には、Ａ／Ｄ変換器１から与えられた画像データを圧縮せずに画像メモリ６に書き込む。
【００８１】
このとき、画像データの有効表示領域ＶＲ０が画像メモリ６の記憶領域ＭＲよりも大きいため、画像データの有効表示領域ＶＲ０のすべてを画像メモリ６の記憶領域ＭＲに書き込むことはできない。しかし、図３を用いて説明したように、サンプリングクロックＳＣＫの位相の最適化は、画像データの有効表示領域ＶＲ０のすべてを用いる必要はなく、画像データの有効表示領域ＶＲ０の一部を用いて行うことができる。
【００８２】
このように、本実施の形態の映像信号処理装置においては、画像データの有効表示領域ＶＲ０が画像メモリ６の記憶領域ＭＲよりも大きい場合でも、最適な画像の表示状態を実現することが可能となる。
【００８３】
（４）第４の実施の形態
次に、本発明の第４の実施の形態における映像信号処理装置について説明する。本実施の形態の映像信号処理装置の構成は、図１に示した構成と同様である。本実施の形態の映像信号処理装置の動作が第１の実施の形態の映像信号処理装置の動作と異なるのは次の点である。
【００８４】
図８は第４の実施の形態の映像信号処理装置における画像メモリ６の記憶領域ＭＲと画像メモリ６に書き込まれる画像データの有効表示領域ＶＲとの関係を示し、（ａ）は画像データの有効表示領域ＶＲの水平および垂直の開始位置が画像メモリ６の記憶領域ＭＲに書き込まれた状態を示し、（ｂ）は画像データの有効表示領域ＶＲの水平および垂直の終了位置が画像メモリ６の記憶領域ＭＲに書き込まれた状態を示している。
【００８５】
ここで、画像データの有効表示領域ＶＲの水平および垂直の開始位置における画像メモリ６のアドレスをそれぞれＨｓｔａｒｔおよびＶｓｔａｒｔとし、画像データの有効表示領域ＶＲの水平および垂直の終了位置における画像メモリ６のアドレスをそれぞれＨｅｎｄおよびＶｅｎｄとする。また、図８（ａ）の場合と図８（ｂ）の場合との間で基準となる画素データが書き込まれる画像メモリ６のアドレスの水平および垂直の変位量をそれぞれＨｏｆｆｓｅｔおよびＶｏｆｆｓｅｔとし、画像データの有効表示領域ＶＲの水平ドット数および垂直ライン数をそれぞれＨａｃｔおよびＶａｃｔとする。この場合、画像データの有効表示領域ＶＲに関して次式が成立する。
【００８６】
Ｈｅｎｄ−Ｈｓｔａｒｔ＋Ｈｏｆｆｓｅｔ＝Ｈａｃｔ  …（２）
Ｖｅｎｄ−Ｖｓｔａｒｔ＋Ｖｏｆｆｓｅｔ＝Ｖａｃｔ  …（３）
上式（２），（３）を用いれば、画像データの有効表示領域ＶＲを検出することができる。すなわち、画像メモリ６の記憶領域ＭＲに画像データをずらせて２回書き込むことにより、画像メモリ６の容量を擬似的に拡張することが可能となる。
【００８７】
マイコン７は、上式（１），（２）を用いて有効表示領域ＶＲを検出することにより、水平総サンプリング数の最適化、サンプリングクロックの位相の最適化および水平および垂直の画像表示位置の最適化を行う。水平総サンプリング数の最適化、サンプリングクロックの位相の最適化および水平および垂直の画像表示位置の最適化の方法は、第１の実施の形態と同様である。
【００８８】
このように、本実施の形態の映像信号処理装置においては、画像データの有効表示領域ＶＲが画像メモリ６の記憶領域ＭＲよりも大きい場合でも、最適な画像の表示状態を実現することが可能となる。
【００８９】
（５）第５の実施の形態
図９は本発明の第５の実施の形態における映像信号処理装置の構成を示すブロック図である。図９の映像信号処理装置が図１の映像信号処理装置と異なるのは次の点である。
【００９０】
図９の映像信号処理装置は、複数の映像信号入力端子１０１ａ，１０１ｂ，１０１ｃおよび複数の同期信号入力端子１０２ａ，１０２ｂ，１０２ｃを備える。映像信号入力端子１０１ａ，１０１ｂ，１０１ｃにはそれぞれ映像信号ＶＩａ，ＶＩｂ，ＶＩｃが与えられる。同期信号入力端子１０２ａ，１０２ｂ，１０２ｃにはそれぞれ同期信号ＳＹａ，ＳＹｂ，ＳＹｃが与えられる。映像信号ＶＩａおよび同期信号ＳＹａは同一の映像ソースから入力され、映像信号ＶＩｂおよび同期信号ＳＹｂは同一の映像ソースから入力され、映像信号ＶＩｃおよび同期信号ＳＹｃは同一の映像ソースから入力される。
【００９１】
また、図９の映像信号処理装置は映像信号入力切替スイッチ８および同期信号入力切替スイッチ９を備える。映像信号入力切替スイッチ８は、マイコン７の制御により映像信号入力端子１０１ａ，１０１ｂ，１０１ｃにそれぞれ入力される映像信号ＶＩａ，ＶＩｂ，ＶＩｃのうちいずれかを選択してＡ／Ｄ変換器１に与える。また、同期信号入力切替スイッチ９は、マイコン７の制御により同期信号入力端子１０２ａ，１０２ｂ，１０２ｃに入力される同期信号ＳＹａ，ＳＹｂ，ＳＹｃのいずれかを選択して信号判別回路５に与える。
【００９２】
信号判別回路５は、同期信号入力切替スイッチ９により選択された同期信号に基づいて映像ソースの走査周波数および有効解像度を判別し、判別結果をマイコン７に与える。
【００９３】
マイコン７は、信号判別回路５の判別結果に基づいて、選択された映像信号が当該映像信号処理装置にとって有効な信号であるか否かを判別する。マイコン７は、選択された映像信号が当該映像信号処理装置にとって有効な信号である場合には、第１〜第４の実施の形態の映像信号処理装置と同様に画像表示の最適化処理を実行する。
【００９４】
一方、マイコン７は、選択された映像信号が当該映像信号処理装置にとって有効でない信号であった場合または映像信号が入力されていない場合には、他の映像信号入力端子に入力される映像信号および他の同期信号入力端子に入力される同期信号を選択するように映像信号入力切替スイッチ８および同期信号入力切替スイッチ９を制御する。この場合、信号判別回路５は、同期信号入力切替スイッチ９により選択された同期信号に基づいて映像ソースの走査周波数および有効解像度を判別する。
【００９５】
マイコン７は、上記の処理を繰り返し行い、当該映像信号処理装置にとって有効な映像信号が選択されるまで映像信号入力切替スイッチ８および同期信号入力切替スイッチ９を制御する。全ての映像信号入力端子１０１ａ，１０１ｂ，１０１ｃおよび同期信号入力端子１０２ａ，１０２ｂ，１０２ｃに映像信号処理装置にとって有効でない信号が入力されている場合には、最初に選択されていた映像信号入力端子および同期信号入力端子を選択するように映像信号入力切替スイッチ８および同期信号入力切替スイッチ９を制御し、画像表示の最適化を実行せずに処理を終了する。
【００９６】
以上の処理を行うことにより、図９の映像信号処理装置においては、第１〜第４の実施の形態の映像信号処理装置と同様の効果に加えて、複数の映像信号に対して最小限の操作で最適な画像の表示状態を実現することが可能になるという効果が得られる。
【００９７】
本実施の形態では、複数の映像信号入力端子１０１ａ，１０１ｂ，１０１ｃおよび複数の同期信号入力端子１０２ａ，１０２ｂ，１０２ｃが複数の入力部に相当し、マイコン７が入力検出手段に相当し、映像信号入力切替スイッチ８および同期信号入力切替スイッチ９が選択手段に相当する。
【００９８】
（６）第６の実施の形態
図１０は本発明の第６の実施の形態における映像信号処理装置の構成を示すブロック図である。この映像信号処理装置は、例えば、液晶プロジェクタ等の投射型映像表示装置に用いられる。図１０の映像信号処理装置が図１の映像信号処理装置と異なるのは次の点である。
【００９９】
図１０の映像信号処理装置は、台形歪み補正回路１１および傾き検出回路１２をさらに備える。
【０１００】
傾き検出回路１２は、映像表示装置の傾きを検出し、検出結果をマイコン７に与える。マイコン７は、傾き検出回路１２の検出結果に基づいて台形歪み補正回路１１に最適な補正値を設定する。台形歪み補正回路１１は、マイコン７により設定された補正値に従って解像度変換回路２から出力される映像信号ＶＯに台形歪み補正およびリニアリティ補正（直線性補正）を行い、補正された映像信号ＶＯａを映像信号出力端子１０３から出力する。
【０１０１】
例えば、液晶プロジェクタが後方に傾いている場合には、スクリーン上に本来矩形の画像が台形状に表示される。この場合、スクリーン上に本来矩形の画像が矩形状に表示されるように映像信号ＶＯが補正される。
【０１０２】
本実施の映像信号処理装置においては、第１〜第４の実施の映像信号処理装置と同様の効果に加えて、映像表示装置が傾いている場合でも、傾きを考慮した最適な画像の表示状態を実現することが可能になるという効果が得られる。
【０１０３】
本実施の形態では、傾き検出回路１２が傾き検出手段に相当し、台形歪み補正回路１１が歪み補正手段に相当する。
【０１０４】
（７）第７の実施の形態
図１１は本発明の第７の実施の形態における映像信号処理装置の構成を示すブロック図である。図１１の映像信号処理装置が図１の映像信号処理装置と異なるのは次の点である。
【０１０５】
図１１の映像信号処理装置は、輝度色差信号−ＲＧＢ信号マトリクス変換回路１３をさらに備える。この映像信号処理装置においては、映像信号入力端子１０１に輝度色差信号の形態およびＲＧＢ信号の形態の映像信号ＶＩを入力することができる。輝度色差信号−ＲＧＢ信号マトリクス変換回路１３は、Ａ／Ｄ変換器１から与えられる輝度色差信号をＲＧＢ信号に変換して出力する。信号判別回路５は、同期信号ＳＹに基づいて映像ソースの走査周波数および有効解像度を判別し、判別結果をマイコン７に与える。また、信号判別回路５は、同期信号ＳＹに基づいて映像信号ＶＩの形態がＲＧＢ信号であるか輝度色差信号であるかを判別し、判別結果をマイコン７に与える。
【０１０６】
映像ソースから入力される映像信号ＶＩの形態がＲＧＢ信号の場合には、同期信号ＳＹは水平同期信号と垂直同期信号とが分離されているセパレートシンクまたは水平同期信号と垂直同期信号とが混合されているコンポジットシンクであるのに対し、映像ソースから入力される映像信号ＶＩの形態が輝度色差信号の場合には、同期信号ＳＹは輝度信号に同期信号が重畳されたシンクオングリーンである。信号判別回路５は、このことを利用して映像信号ＶＩの形態を判別する。
【０１０７】
マイコン７は、映像信号ＶＩの形態がＲＧＢ信号である場合には、Ａ／Ｄ変換器１から出力される映像信号を直接受けるように解像度変換回路２を制御する。また、マイコン７は、映像信号ＶＩの形態が輝度色差信号である場合には、輝度色差信号−ＲＧＢ信号マトリクス変換回路１３から出力される映像信号を受けるように解像度変換回路２を制御する。
【０１０８】
本実施の形態の映像信号処理装置においては、第１〜第４の実施の形態の映像信号処理装置と同様の効果に加えて、入力される映像信号ＶＩの形態に合わせた最適な画像の表示状態を実現することが可能になるという効果が得られる。
【０１０９】
本実施の形態では、信号判別回路５が形態判別手段に相当し、輝度色差信号−ＲＧＢ信号マトリクス変換回路１３が形態変換手段に相当する。
【０１１０】
【発明の効果】
以上のように、第１の発明によれば、専用のハードウェアを追加することなく、低コストかつ高速に種々の映像信号に対して最適な画像の表示状態を実現することが可能となる。
【０１１１】
第２の発明によれば、短時間で最適な画像の表示状態を実現することが可能となる。
【０１１２】
第３の発明によれば、記憶手段の記憶容量が小さい場合でも、最適な画像の表示状態を実現することが可能となる。
【０１１３】
第４の発明によれば、記憶手段の記憶容量が小さい場合でも、最適な画像の表示状態を実現することが可能となる。
【０１１４】
第５の発明によれば、複数の映像信号の入力に対して最小限の操作で最適な画像の表示状態を実現することが可能となる。
【０１１５】
第６の発明によれば、映像表示装置が傾いている場合でも、傾きを考慮した最適な画像の表示状態を実現することが可能となる。
【０１１６】
第７の発明によれば、入力される映像信号の形態に応じて自動的に最適な画像の表示状態を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における映像信号処理装置の構成を示すブロック図
【図２】水平総サンプリング数の最適化を説明するための映像信号の波形図
【図３】サンプリングクロックの位相の最適化を説明するための図
【図４】水平および垂直の画像表示位置の最適化を説明するための図
【図５】図１の映像信号処理装置におけるマイコンによる画像表示の最適化処理を示すフローチャート
【図６】本発明の第２の実施の形態の映像信号処理装置における画像メモリの記憶領域と画像メモリに書き込まれる画像データの有効表示領域との関係を示す図
【図７】本発明の第３の実施の形態の映像信号表示装置における画像メモリの記憶領域、画像データの有効表示領域および圧縮された画像データの有効表示領域の関係を示す図
【図８】本発明の第４の実施の形態の映像信号処理装置における画像メモリの記憶領域と画像メモリに書き込まれる画像データの有効表示領域との関係を示す図
【図９】本発明の第５の実施の形態における映像信号処理装置の構成を示すブロック図
【図１０】本発明の第６の実施の形態における映像信号処理装置の構成を示すブロック図
【図１１】本発明の第７の実施の形態における映像信号処理装置の構成を示すブロック図
【符号の説明】
１  Ａ／Ｄ変換器
２  解像度変換回路
３  位相制御回路
４  ＰＬＬ回路
５  信号判別回路
６  画像メモリ
７  マイコン
８  映像信号入力切替スイッチ
９  同期信号入力切替スイッチ
１１  台形歪み補正回路
１２  傾き検出回路
１３  輝度色差信号−ＲＧＢ信号マトリクス変換回路
１０１，１０１ａ，１０１ｂ，１０１ｃ  映像信号入力端子
１０２，１０２ａ，１０２ｂ，１０２ｃ  同期信号入力端子
１０３  映像信号出力端子
ＶＩ，ＶＩａ，ＶＩｂ，ＶＩｃ  映像信号
ＳＹ，ＳＹａ，ＳＹｂ，ＳＹｃ  同期信号
ＶＯ  映像信号
【図１】
0003645152.tif 000002
【図２】
0003645152.tif 000003
【図３】
0003645152.tif 000004
【図４】
0003645152.tif 000005
【図５】
0003645152.tif 000006
【図６】
0003645152.tif 000007
【図７】
0003645152.tif 000008
【図８】
0003645152.tif 000009
【図９】
0003645152.tif 000010
【図１０】
0003645152.tif 000011
【図１１】
0003645152.tif 000012