(57)【特許請求の範囲】
【請求項１】
組電池の電圧を検出し、検出電圧が正常値であるか否かで異なる値の第１のフラグを設定する第１フラグ設定部を有する電池電圧検出部と、
前記検出電圧及び前記第１のフラグを受信する受信部と、前記受信部により受信された検出電圧及び前記受信部により受信された第１のフラグを記憶する記憶部と、前記記憶部に記憶された検出電圧が正常値であるか否かで異なる値の第２のフラグを設定する第２フラグ設定部を有する制御部とを備える故障診断装置において、
前記制御部は、
前記記憶部に記憶された前記第１のフラグと、前記第２のフラグとを比較し、フラグの整合性から前記故障診断装置内の故障を診断することを特徴とする
故障診断装置。
【請求項２】
前記第１フラグ設定部は、所定の閾値電圧と前記検出電圧とを比較して、前記検出電圧が正常値であるか否かで異なる値の前記第１のフラグを設定し、
前記第２フラグ設定部は、前記所定の閾値電圧と前記記憶部により記憶された検出電圧とを比較して、前記検出電圧が正常値であるか否かで異なる値の前記第２のフラグを設定することを特徴とする
請求項１記載の故障診断装置。
【請求項３】
前記組電池と電気的に接続され、電池負荷に電力を供給する電力供給線をさらに備え、
前記受信部は、
前記電力供給線を流れる電力線通信により、前記検出電圧及び前記第１のフラグを受信し、
前記記憶部は
前記受信部により受信された検出電圧及び前記受信部により受信された第１のフラグを記憶するＲＡＭとレジスタとを有し、
前記制御部は、
前記第１のフラグの値と前記第２のフラグの値が異なる場合、前記電力線通信、前記ＲＡＭ及び前記レジスタの故障を診断することを特徴とする
請求項１又は２記載の故障診断装置。
【請求項４】
前記組電池は複数の電池を含み、
前記検出電圧及び前記第１フラグは、前記複数の電池毎に付されるアドレスに対応づけられており、
前記記憶部は、前記アドレス毎に対応づけて、前記受信された検出電圧及び前記受信された第１のフラグを記憶することを特徴とする
請求項１〜３のいずれか一項に記載する故障診断装置。
【請求項５】
前記組電池は複数の電池を含み、
前記電池の容量をそれぞれ調整する抵抗をさらに備え、
前記制御部は、前記受信された検出電圧に応じて、容量調整の対象となる電池を特定し、特定された電池に接続される前記抵抗を制御して、電池の容量を調整することを特徴とする
請求項１〜３のいずれか一項に記載する故障診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、故障診断装置に関する。
【背景技術】
【０００２】
ＲＡＭの診断対象のアドレスに格納されたデータを、当該アドレスと同一ビット線又は同一ワード線上の、複数の異なるアドレスにデータを書き込み、当該３つのアドレスに格納される値を比較することにより、当該ビット線又はワード線の故障を診断するＲＡＭ診断装置が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３３９９９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＲＡＭ診断装置による診断方法を行う場合、ＣＰＵにおける処理が複雑化し、ＣＰＵへ負荷がかかり、また診断のための処理時間が長くなるという問題があった。
【０００５】
そこで本発明は、故障診断を高速化しつつ、処理負荷の低減を図る故障診断装置を提供する。
【課題を解決するための手段】
【０００６】
本発明は、組電池の電圧を検出し、検出電圧に基づいて第１のフラグを設定する電池電圧検出部と、当該検出電圧及び当該第１のフラグを受信し、第２のフラグを設定する制御部とを備え、当該第１のフラグと当該第２のフラグとの整合性から故障を診断することによって上記課題を解決する。
【発明の効果】
【０００７】
本発明によれば、検出電圧に基づいて第１のフラグを設定する電池電圧検出部と、当該検出電圧と当該第１のフラグを受信し、第２のフラグを設定する制御部とを備え、当該第１のフラグと当該第２のフラグとの整合性から故障を診断するため、記憶部における値化け、通信異常等による検出データの変化を判定することができ、その結果として、処理負荷を軽減しつつ装置内の故障を診断することができる。
【図面の簡単な説明】
【０００８】
【図１】発明の実施形態に係る故障診断装置を含む組電池監視装置を示すブロック図である。
【図２】図１の組電池監視装置に含まれる電池セルの検出電圧とフラグ信号との特性を示す図である。
【図３】図１の組電池監視装置に含まれるセルコントローらにより形成される、電池セル及び第１のフラグのデータを説明する図である。
【図４】図１の組電池監視装置に含まれる、ＲＡＭ、レジスタ及びＲＯＭのデータの遷移を説明するための図である。
【図５】図１の組電池監視装置の制御手順を示すフローチャートである。
【図６】図１の組電池監視装置の制御手順を示すフローチャートである。
【図７】図１の組電池監視装置の制御手順を示すフローチャートである。
【図８】本発明の他の組電池監視装置を示すブロック図である。
【図９】図１の組電池監視装置の他の制御手順を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、発明の実施形態を図面に基づいて説明する。
【００１０】
《第１実施形態》
発明の実施形態に係る故障診断装置を含む組電池監視装置の一例として、ハイブリッド車両や電気自動車等の車両用電池として用いられる故障診断装置について説明する。図１は、本実施形態に係る組電池監視装置を示すブロック図である。まず、図１を参照し、本例の容量調整機能に係る構成について説明する。
【００１１】
図１に示すように、本実施形態に係る組電池監視装置は、直列接続されたｎ個（ｎは任意の正の整数，図１に示す例ではｎ＝４)の電池セル１を１単位とする電池モジュールＭ１，Ｍ２，Ｍ３と、それぞれの電池モジュールＭ１，Ｍ２，Ｍ３の電池容量（具体的には各単電池の電圧ＶＣ１〜ＶＣ４）を監視する３個のセルコントローラＣＣ１，ＣＣ２，ＣＣ３とを備える。組電池３は、電池モジュールＭ１，Ｍ２，Ｍ３を備える。
【００１２】
３つの電池モジュールＭ１〜Ｍ３は直列に接続され、その両端に電気自動車等のモータである電池負荷２が、図示しないインバータなどの電力変換装置を介して接続されている。リレースイッチ４は、ＯＮ、ＯＦＦ操作により、主電源のＯＮ・ＯＦＦを行い、組電池３と電池負荷２の間に接続される。
【００１３】
３つの電池モジュールＭ１〜Ｍ３から電池負荷２へ電力を供給すると、各電池セル１の製造上の個体差などによって電池容量にバラツキが生じる。このため、各電池セル１の検出電圧に応じて、ＣＰＵ１０からセルコントローラＣＣ１，ＣＣ２，ＣＣ３に指令を送信し、図示しないスイッチング素子を閉じて、電池容量が高い電池セルの電力を容量調整用抵抗５に供給することで、所定のタイミングで電池容量を調整することが行われる。容量調整抵抗５とトランジスタ等のスイッチング素子（図示しない）との直列回路は、各電池セル１に並列に接続される。セルコントローラＣＣ１〜ＣＣ３は、当該スイッチング素子をＯＮ状態にすることで、電池セル１から電流を当該容量調整用抵抗に流し、電池セル１の容量を調整する。
【００１４】
ＣＰＵ１００は、電池負荷２及びバッテリコントローラ１０１を制御し、またバッテリコントローラ１０１より、組電池３の容量を検出する。そして、組電池３が消費され組電池３の容量が少なくなると、当該ＣＰＵ１００は、インバータを制御することでモータの出力トルクに制限をかけ、組電池３の過放電を防止する。バッテリコントローラ１０１には、各セルコントローラＣＣ１〜ＣＣ３及びＣＰＵ１０を有する。
【００１５】
各セルコントローラＣＣ１〜ＣＣ３は、それぞれ、４つの電池セル１からなる電池モジュールＭ１〜Ｍ４の各電池セル１の電圧を入力する入力端子ＶＣ１〜ＶＣ４およびその接地端子ＧＮＤとを有する。各セルコントローラＣＣ１〜ＣＣ３は、それぞれの入力端子ＶＣ１〜ＶＣ４に入力された電圧値を検出電圧として保持し、当該検出電圧に基づく、後述するフラグを生成し、検出電圧を含む信号とフラグとをＣＰＵ１０へ送信する。
【００１６】
ＣＰＵ１０は、所定のタイミングで各電池セル１の電圧を検出する指令をセルコントローラＣＣ１〜ＣＣ３へ送信し、これを受信したセルコントローラＣＣ１〜ＣＣ３は各電池セル１の電圧を検出する。
【００１７】
各セルコントローラＣＣ１〜ＣＣ３の各出力端子Ｏｕｔ１〜Ｏｕｔ３は、通信線を介して、ＣＰＵ１０の入力端子Ｉｎ１〜Ｉｎ３に接続されており、各セルコントローラＣＣ１〜ＣＣ３及びＣＰＵ１０は、当該通信線を介して、通信を行う。なお、図１を参照し、各セルコントローラＣＣ１〜ＣＣ３及びＣＰＵ１０は、有線の通信線で接続されているが、無線でもあってもよく、また例えばフォトカップラー及びフォトダイオードを介して、通信を行ってもよい。また各セルコントローラＣＣ１〜ＣＣ３及びＣＰＵ１０は、別構成の制御処理装置で構成される必要はない。
【００１８】
ＣＰＵ１０は、各セルコントローラＣＣ１〜ＣＣ３から送信される検出電圧及びフラグ信号に含まれるデータを書き込み、データを読み出しできるＲＡＭ１１（Ｒａｎｄｏｍ Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と、読み出し用のデータが記録されているＲＯＭ１３（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）と、データを一時的に記録するレジスタ１２とを有する。
【００１９】
次に、本例の故障診断機能にかかる構成について、図１及び図２を参照して説明する。図２は、電池セル１の検出電圧とフラグ信号の特性を示し、（ａ）は電池セル１の検出電圧、（ｂ）は過充電フラグ、（ｃ）は過放電フラグを示す。
【００２０】
各セルコントローラＣＣ１〜ＣＣ３は、入力端子ＶＣ１〜ＶＣ４から電池セル１の電圧を検出する。検出電圧は、各セルコントローラＣＣ１〜ＣＣ３に含まれるＡ／Ｄ変換器（図示しない）により、変換され、１６ビット長にデジタル表記される。各セルコントローラＣＣ１〜ＣＣ３は、予め設定されている上限電圧値（Ｖｍａｘ）及び下限電圧値（Ｖｍｉｎ）を用いて、検出電圧に基づく過放電又は過充電フラグ（以下、第１のフラグと称す。）を設定する。上限電圧値は、電池セル１が過充電になる可能性がある電圧の値を示し、下限電圧値は、電池セル１が過放電になる可能性がある電圧の値を示す。各セルコントローラＣＣ１〜ＣＣ３は、検出電圧と上限電圧値（Ｖｍａｘ）又は下限電圧値（Ｖｍｉｎ）とを比較して、検出電圧が上限電圧値より高い場合、第１のフラグを１に設定し、検出電圧が下限電圧値より低い場合、第１のフラグを１に設定し、検出電圧が下限電圧値（Ｖｍｉｎ）と上限電圧値（Ｖｍａｘ）との間の値である場合、第１のフラグを０に設定する。図２（ａ）を参照し、例えばある電池セル１において、セルコントローラＣＣ１が、０〜ｔ５の間の時間に対する検出電圧を検出した場合、ｔ１〜ｔ２の間の時間の検出電圧は上限電圧値（Ｖｍａｘ）より高いため、ｔ１〜ｔ２の間の時間の第１のフラグは１に設定される。またｔ３〜ｔ４の間の時間の検出電圧は下限電圧値（Ｖｍｉｎ）より低いため、ｔ１〜ｔ２の間の時間の第１のフラグは０に設定される。そして、各セルコンローラＣＣ１〜ＣＣ３に含まれるＡ／Ｄ変換器（図示しない）により、設定されたフラグは、変換され、１６ビット長でデジタル表記される。そして、各セルコントローラＣＣ１〜ＣＣ３は、検出電圧及び第１のフラグをＣＰＵ１０へ送信する。
【００２１】
ＣＰＵ１０は、受信した検出電圧及び第１のフラグをＲＡＭ１１に格納する。ＲＡＭ１１には、各電池セル１に対応させてアドレスが割り当てられており、受信した検出電圧及び第１のフラグは、検出対象となる電池セルと対応するアドレスが付されている記憶領域に格納される。またＣＰＵ１０は、ＲＡＭ１１に格納された当該検出電圧に基づいて、フラグ（以下、第２のフラグ）を設定する。フラグの設定条件は、図２に示す、セルコントローラＣＣ１〜ＣＣ３と同様の条件で設定される。そして、ＣＰＵ１０は、ＲＡＭ１１に格納されている第１のフラグと、第２フラグとを比較することにより、故障部分が有るか否かを判定する。ＣＰＵ１０は、第１のフラグと第２のフラグが一致する場合、故障なしと判断し、第１のフラグと第２のフラグが一致しない場合、故障有りと判断する。故障有りと判断された場合、ＣＰＵ１０は、後述するように、故障箇所を特定する制御を行う。
【００２２】
次に、図３及び図４を用いて、ＣＰＵ１０による故障箇所を特定するための制御部分を説明する。図３は、セルコントローラＣＣ１により形成される、電池セル１及び第１のフラグのデータを説明する図である。図３において、セル１電圧は、電池モジュールＭ１の中で最も正極側の電池セル１の検出電圧を示し、セル２電圧以降は、電池モジュールＭ１の中で最も正極側の電池セル１から順次繰り下がる電池セル１の検出電圧を示す。また、図４は、故障箇所を特定する際の、ＲＡＭ１１、レジスタ１２及びＲＯＭ１３に格納されるデータを示す図である。図４（ａ）〜（ｅ）は、時系列で示す、ＲＡＭ１１、レジスタ１２及びＲＯＭ１３のデータの遷移を示し、図４（ａ）は時刻ｔのデータを、図４（ｂ）〜（ｅ）は、時刻ｔ＋１〜ｔ＋４のデータを示す。
【００２３】
セルコントローラＣＣ１は、図３に示すように、電池モジュールＭ１に含まれる各電池セル１の検出電圧及び第１のフラグのデータを格納し、ＣＰＵ１０に当該データを送信する。図４を参照し、ＲＡＭ１１には、記憶領域がアドレス毎に分けられ、各アドレスの記憶領域に、各電池セル１の検出電圧及び第１のフラグのデータが格納され、また後述する故障診断のために遷移するデータが格納される。本例では、時刻ｔにおいて、セル１電圧及び第１のフラグのデータがＡ００００番地に書き込まれ、「００００００００」がＣ０００１番地に書き込まれる。またＲＯＭ１３には、１６ビットのデータ長で、「５５５５」、「ＡＡＡＡ」及び「ＦＦＦＦ」が予め格納されている。そして、ＣＰＵ１０内における故障診断は、以下の要領で実施される。なお、「５５５５」、「ＡＡＡＡ」及び「ＦＦＦＦ」は、それぞれ１６進数表記である。
【００２４】
図４（ａ）及び（ｂ）を参照し、Ａ００００番地の領域に格納されるセル１電圧のデータ及び第１のフラグは、ＲＡＭ１１のＣ００００番地にコピーされる（ステップＳ１）。ＣＰＵ１０は、Ａ００００番地の領域に格納されるデータを呼び出す際、フラグ部の下位ビットに、ＲＯＭ１３から呼び出されるデータ「５５５５」を書き込み、レジスタ１２に、セル１電圧及び「５５５５」のデータを格納する（ステップＳ２）。次に、ＣＰＵ１０は、レジスタ１２に格納されるセル１電圧及び「５５５５」のデータを、ＲＡＭ１１のＡ００００番地及びＢ００００番地に書き込み、ＲＡＭ１１を書き換える（ステップＳ３）。ＣＰＵ１０は、Ａ００００番地の領域に格納されるデータを呼び出す際、フラグ部の下位ビットに、ＲＯＭ１３から呼び出されるデータ「ＡＡＡＡ」を書き込み、レジスタ１２に、セル１電圧及び「５５５５」のデータを格納する（ステップＳ４）。次に、図４（ｃ）を参照し、ＣＰＵ１０は、レジスタに格納されるセル１電圧及び「ＡＡＡＡ」のデータを、ＲＡＭ１１のＡ０００１番地及びＢ０００１番地に書き込み、ＲＡＭ１１を書き換える（ステップＳ５）。次に、図４（ｄ）を参照し、ＣＰＵ１０は、Ａ００００番地に格納されるデータとＡ０００１番地に格納されるデータとの和をとり、レジスタに書き込む（ステップＳ６）。ここで、正常であれば、Ａ００００番地の下位ビットのデータ「５５５５」とＡ０００１の下位ビットのデータ「ＡＡＡＡ」の和がとられるため、レジスタの下位ビットのデータは「ＦＦＦＦ」となる。第１のフラグに相当する部分のデータが「ＦＦＦＦ」であるか否かを判定するために、ＣＰＵ１０は、ＲＯＭ１３からデータ「ＦＦＦＦ」を呼び出して、ステップＳ６にてレジスタ１２に格納されたデータと比較する（ステップＳ７）。ＣＰＵ１０は、下位ビットのデータが同じ場合、Ｃ０００１番地のデータに対してデータの書き込みを行わず、下位ビットのデータが異なる場合、Ｃ０００１番地のデータに＋１をして、Ｃ０００１番地のデータは「０００００００１」と書き込まれる。なお、図４（ｄ）及び（ｅ）のＡ００００番地、Ａ０００１番地、Ｂ００００番地及びＢ０００１番地の下位ビットについて、ＲＡＭ１１及びレジスタ１２が正常であれば、下位ビットのデータは「５５５５」となるが、本例では説明のために、「５５５４」とする。そのため図４（ｄ）において、レジスタ１２の下位ビットは、Ａ００００番地の「５５５４」とＡ０００１番地の「ＡＡＡＡ」との和であるから、「ＦＦＦＥ」となる。
【００２５】
そして、図４（ｅ）を参照し、ＣＰＵ１０は、Ｂ００００番地に格納されるデータとＢ０００１番地に格納されるデータとの和をとり、レジスタに書き込む（ステップＳ８）。同様に、正常であれば、Ｂ００００番地の下位ビットのデータ「５５５５」とＢ０００１の下位ビットのデータ「ＡＡＡＡ」の和がとられるため、レジスタの下位ビットのデータは「ＦＦＦＦ」となる。第１のフラグに相当する部分のデータが「ＦＦＦＦ」であるか否かを判定するために、ＣＰＵ１０は、ＲＯＭ１３からデータ「ＦＦＦＦ」を呼び出して、ステップＳ６にてレジスタ１２に格納されたデータと比較する（ステップＳ９）。ＣＰＵ１０は、下位ビットのデータが同じ場合、Ｃ０００１番地のデータに対してデータの書き込みを行わず、下位ビットのデータが異なる場合、Ｃ０００１番地のデータに＋１をして、データを書き込む。図４（ｅ）において、Ｂ００００番地の下位ビットのデータは「５５５４」であり、レジスタ１２の下位ビットのデータは「ＦＦＦＥ」となるため、Ｃ０００１番地のデータを＋１として、データを書き込み、Ｃ０００１番地のデータは「０００００００２」となる。
【００２６】
次に、Ｃ０００１番地に格納されたデータ（図４（ｅ）においては、データ「０００００００２」）を、レジスタ１２に読み込み、Ｃ０００１番地のデータが、０、１又は２のいずれかであるかを判定する。Ｃ０００１番地のデータが２である場合、Ａ００００番地及びＡ０００１番地の下位ビットのデータとＢ００００番地及びＢ０００１番地の下位ビットのデータが、両方とも異なる場合に相当する。ＲＡＭ１１内のアドレスの値固着等の故障が同時に起こる可能性は、かなり低いため、レジスタ１２内における故障であると推定することができる。Ｃ０００１番地のデータが１である場合、Ａ００００番地及びＡ０００１番地の下位ビットのデータ又はＢ００００番地及びＢ０００１番地の下位ビットのデータのいずれか一方が、「ＦＦＦＦ」と等しくなっている場合に相当する。かかる場合、ＲＡＭ１１が、アドレスの値固着等により故障していると推定することができる。Ｃ０００１番地のデータが０である場合、Ａ００００番地及びＡ０００１番地の下位ビットのデータ、及び、Ｂ００００番地及びＢ０００１番地の下位ビットのデータが、「ＦＦＦＦ」と等しくなっている場合に相当する。かかる場合、ＲＡＭ１１及びレジスタ１２は故障していない場合に相当する。そのため、第１のフラグと第２のフラグが異なり、ＣＰＵ１０内での故障が生じていないため、セルコントローラＣＣ１〜ＣＣ３からＣＰＵ１０に送信させる信号がノイズ等により変化する等の通信異常であると判断される。これにより、ＣＰＵ１０は、故障箇所を特定することができる。
【００２７】
次に、本例の組電池監視装置の故障診断の制御フローを図５〜図７を用いて説明する。図５は、セル電圧に基づき、セルコントローラＣＣ１〜ＣＣ３で設定されるフラグと、ＣＰＵ１０で設定されるフラグとの整合性を確認するための制御手順のフローチャートを示し、図６及び図７は、ＣＰＵ１０内の故障診断の制御手順を示すフローチャートである。
【００２８】
図５を参照し、ステップＳ５１にて、ＣＰＵ１０は、ＣＣ１から送信される、電池セル１のセル電圧（検出電圧）、及び、当該セル電圧に基づきセルコントローラＣＣ１にて設定された第１のフラグをＲＡＭ１１に格納する。ステップＳ５２にて、ＣＰＵ１０は、ＲＡＭ１１に格納されたセル電圧をレジスタ１２に呼び出す。ステップＳ５３にて、レジスタ１２に書き込まれたセル電圧と上限電圧値を比較する。
【００２９】
セル電圧が上限電圧値より高い場合、ＣＰＵ１０は、過充電フラグを第２フラグとして設定し、過充電フラグを示すデータ「０００１」をレジスタ１２に呼び出す（ステップＳ５３１）。ＣＰＵ１０は、第１フラグと第２フラグを比較する（ステップＳ５３２）。第１フラグと第２フラグが一致する場合は、ＣＰＵ１０は、電池セル１が過充電であることを、ランプ等で報知し、処理を終了する。第１フラグと第２フラグが一致しない場合、ＣＰＵ１０は、図６に示す、故障箇所を特定するための制御フローを行う。
【００３０】
ステップＳ５３に戻り、セル電圧が上限電圧値より低い場合、ステップＳ５４にて、レジスタに書き込まれたセル電圧と下限電圧値を比較する。
【００３１】
セル電圧が下限電圧値より低い場合、ＣＰＵ１０は、過放電フラグを第２フラグとして設定し、過放電フラグを示すデータ「０００１」をレジスタに呼び出す（ステップＳ５４１）。ＣＰＵ１０は、第１フラグと第２フラグを比較する（ステップＳ５４２）。第１フラグと第２フラグが一致する場合は、ＣＰＵ１０は、電池セル１が過放電であることを、ランプ等で報知し、処理を終了する。第１フラグと第２フラグが一致しない場合、ＣＰＵ１０は、故障箇所を特定するための制御を行う。
【００３２】
ステップＳ５４に戻り、セル電圧が下限電圧値より高く、上限電圧値より低い場合、ＣＰＵ１０は、正常フラグを第２フラグとして設定し、正常フラグを示すデータ「００００」をレジスタに呼び出す（ステップＳ５５）。ＣＰＵ１０は、第１フラグと第２フラグを比較する（ステップＳ５６）。第１フラグと第２フラグが一致する場合は、ＣＰＵ１０は、処理を終了する。第１フラグと第２フラグが一致しない場合、ＣＰＵ１０は、図６に示す、故障箇所を特定するための制御フローを行う。
【００３３】
次に、図６及び７を参照し、故障箇所を特定するための制御手順を説明する。図６を参照し、ステップＳ１〜ステップＳ７までは、図４のステップＳ１〜ステップＳ７までと同様であるため、説明を省略する。ステップＳ７にて、レジスタのフラグ部が「ＦＦＦＦ」である場合、ＣＰＵ１０は、Ｃ０００１番地のデータの書き込みを行わず、ステップＳ８に進む。一方。レジスタのフラグ部が「ＦＦＦＦ」ではない場合、ＣＰＵ１０は、Ｃ０００１番地のデータを＋１にする（ステップＳ７１）。次にステップＳ８にて、ＣＰＵ１０は、Ｂ００００番地のデータをＢ０００１番地のデータの和のデータをレジスタに書き込む。ステップＳ９にて、レジスタのフラグ部が「ＦＦＦＦ」である場合、ＣＰＵ１０は、Ｃ０００１番地のデータの書き込みを行わず、図７の異常診断に進む。一方。レジスタのフラグ部が「ＦＦＦＦ」ではない場合、ＣＰＵ１０は、Ｃ０００１番地のデータを＋１にし（ステップＳ７１）、図７の異常診断に進む。
【００３４】
図７を参照し、ステップＳ１０にて、ＣＰＵ１０は、Ｃ０００１番地のデータを読み込み、ステップＳ１１にて、Ｃ０００１番地のデータが「００００」であるか否かを判定する。Ｃ０００１番地のデータが「００００」である場合、通信異常が生じていると判断する。Ｃ０００１番地のデータが「００００」ではない場合、ステップＳ１２にて、Ｃ０００１番地のデータが「０００１」であるか否かを判定する。Ｃ０００１番地のデータが「０００１」である場合、ＲＡＭの固着が生じていると判断し、Ｃ０００１番地のデータが「０００１」ではない場合、レジスタの固着が生じていると判断する。そして、電池セル１について、上記の制御するフローが終了したら、次の電池セル１について、上記制御を行い、電池モジュールＭ３の中で最も負極側の電池セル１まで続ける。
【００３５】
上記のように、本発明の故障診断装置は、セルコントローラＣＣ１〜ＣＣ３によって、電池セル１の検出電圧に基づき設定される第１のフラグと、当該検出電圧を含む信号を受信するＣＰＵ１０によって、受信された検出電圧に基づき設定される第２のフラグとの整合性を確認する。そして本例は、フラグの整合性がとれている場合、バッテリコントローラ１０１は正常に動作していると判断し、フラグの整合性がとれていない場合、バッテリコントローラ１０１内に異常が生じていると判断し、詳細な異常診断を行う。これにより、本例は、フラグの整合性による簡易的な故障判断を行い、簡易結果に基づいて詳細な故障判断を行うため、複雑な処理をしなくてもよく、ＣＰＵ１０に対する負担を軽減化することができる。また、本例は、故障判断が簡素化されるため、処理時間を短縮することができ、処理能力高いＣＰＵ１０を用いなくてもよいため、コストを抑えることができる。また本例は、組電池３に含まれる電池セル１の検出電圧をＣＰＵ１０に送信する度に、故障診断のための複雑な処理をする必要がないため、ＣＰＵ１０の処理時間の短縮化、処理負担の軽減化及びコストダウンを実現できる。
【００３６】
また本例は、過放電又は過充電を示す電圧値を閾値として、第１のフラグ及び第２フラグを設定する。これにより、過放電又は過放電を検知するためのフラグを用いて、簡易的な故障診断を行うことができ、別途、故障診断用に信号を用いなくてもよい。
【００３７】
また本例は、容量調整用の制御信号を用いて、バッテリコントローラ１０１の故障診断をすることができる。
【００３８】
なお本例は、図１を参照し、セルコントローラＣＣ１〜ＣＣ３とＣＰＵ１０を、Ｉｎ１〜Ｉｎ３とＯｕｔ１〜Ｏｕｔ３を繋ぐ通信線により接続するが、当該通信線の代わりに、図８に示すように、ＣＰＵ１０と組電池３を電力供給線３０により接続してもよい。図８は、他の本例の組電池監視装置を示すブロック図である。
【００３９】
電力供給線３０の一端は、組電池３の正極端子側に接続され、他端はＣＰＵ１０に接続される。電力供給線３０は、組電池３の電力を、ＣＰＵ１０に供給する。各セルコントローラＣＣ１〜ＣＣ３により検出される電池セル１の検出電圧及び第１のフラグは、各セルコントローラＣＣ１〜ＣＣ３から組電池３を通り、電力供給線３０を介して、電力線通信により、ＣＰＵ１０に送信される。また、ＣＰＵ１０は、電力供給線３０を介して、各セルコントローラＣＣ１〜ＣＣ３に対して、電池セル１の電圧を検出するための指令信号等を、電力線通信により送信する。そして、ＣＰＵ１０は、図４〜７に示す故障判断を実施するが、通信状態が異常な場合、ＣＰＵ１０は、電力供給線３０の通信に異常が発生していると判断する。
【００４０】
本例は、電力供給線３０を用いた電力線通信により、電池セル１の検出電圧及び第１のフラグを送受信し、当該第１のフラグと受信した検出電圧に基づいて設定される第２フラグとの整合性を判定し、判定結果に基づいて、電力線通信、ＲＡＭ１１及びレジスタ１２の故障を判断することができる。
【００４１】
また本例は、図５を参照し、セル電圧が正常値である場合も、第１フラグと第２フラグとの整合性を判定し、簡易故障診断を行うが、図９に示すように、セル電圧が正常値である場合は、故障診断を行わないようにしてもよい。図９は、他の本例の制御手順を示すフローチャートである。
【００４２】
図９を参照し、ステップＳ９１にて、ＣＰＵ１０は、ＣＣ１から送信される、電池セル１のセル電圧（検出電圧）、及び、当該セル電圧に基づきセルコントローラＣＣ１にて設定された第１のフラグをＲＡＭ１１に格納する。ステップＳ９２にて、ＲＡＭ１１に格納された第１のフラグが「００００」であるか否かを判定し、第１のフラグが「００００」である場合、制御処理を終了する。一方、第１のフラグが「００００」ではない場合、ステップＳ９３にて、ＣＰＵ１０は、ＲＡＭ１１に格納されたセル電圧をレジスタ１３に呼び出し、ステップＳ９４にて、ＣＰＵ１０は、レジスタに格納されたセル電圧に基づき、第２のフラグを設定する。次にステップＳ９５にて、第２のフラグが「００００」であるか否かを判定する。第２のフラグが「００００」でない場合は、第１のフラグと整合性がとれているため、本例の制御処理を終了する。一方、第２のフラグが「００００」である場合、第１のフラグと整合性がとれていないため、故障箇所の特性にうつる。
【００４３】
なお、本例は、過放電フラグと過充電フラグを共に１としたが、必ずしも同じにする必要はなく、異なるフラグを割当ててもよい。
【００４４】
なお、本例のセルコントローラＣＣ１〜ＣＣ３が本発明の「検出部」、「第１フラグ設定部」に相当し、ＣＰＵ１０が「受信部」、「第２フラグ設定部」及び「制御部」に相当し、ＲＡＭ１１及び／又はレジスタ１２が「記憶部」に相当し、容量調整用抵抗５が「抵抗」に相当する。
【符号の説明】
【００４５】
１…電池セル
２…電池負荷
３…組電池
Ｍ１〜Ｍ３…電池モジュール
４…リレースイッチ
５…容量調整用抵抗
６…電圧検出回路
１０…ＣＰＵ
１１…ＲＡＭ
１２…レジスタ
１３…ＲＯＭ
ＣＣ１〜ＣＣ３…セルコントローラ
３０…電力供給線
１００…ＣＰＵ
１０１…バッテリコントローラ
【図１】
0005640369.tif 000002
【図２】
0005640369.tif 000003
【図３】
0005640369.tif 000004
【図４】
0005640369.tif 000005
【図５】
0005640369.tif 000006
【図６】
0005640369.tif 000007
【図７】
0005640369.tif 000008
【図８】
0005640369.tif 000009
【図９】
0005640369.tif 000010