(57)【特許請求の範囲】
【請求項１】
トランスの一次側に直流電源と主スイッチ素子との直列回路を接続し、主スイッチ素子のオン，オフによりトランス二次側に直流電力を供給するＤＣ／ＤＣコンバータにおいて、
出力電圧を一定値に制御するための電圧または電流の調節回路と並列に接続される第１のコンデンサと第１のスイッチ素子との直列回路、または第１のコンデンサと第１の抵抗と第１のスイッチ素子との直列回路と、
通常モードでは第１のスイッチ素子をオフとして主スイッチ素子を連続スイッチング動作させ、待機モードでは第１のスイッチ素子をオンとして主スイッチ素子を間欠スイッチング動作させる通常・待機切換回路とを設けたことを特徴とするＤＣ／ＤＣコンバータの待機電力低減回路。
【請求項２】
少なくとも３つの電圧出力回路を設け、待機モードでは少なくとも２つの出力電圧を所定値まで低下させ、そのうちの１つの出力電圧低下を検出して前記第１のスイッチ素子をオンさせることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータの待機電力低減回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＤＣ／ＤＣコンバータの主スイッチ素子を通常モードでは連続スイッチング動作させ、待機モードでは間欠スイッチング動作させることで、待機モード時の電力を低減させる待機電力低減回路に関する。
【０００２】
【従来の技術】
図４に従来例を示す。
これは、フライバックコンバータを待機モード時に間欠スイッチング動作させるもので、出力電圧Ｖｏを一定に制御するため、電圧検出回路ＤＥＴの基準電圧と出力電圧との誤差を、フォトカプラＰＣ１で絶縁した信号を電圧指令とするものである。なお、電流値を検出して電流誤差を電流指令として用いることも可能である。
【０００３】
まず、通常モード時の動作について説明する。
この場合は、スイッチ素子Ｑ２をオフにし、主スイッチ素子Ｑ１をオン，オフしてトランスＴ１の二次側にエネルギを伝達する。そして、出力電圧Ｖｏが上昇して電圧検出回路ＤＥＴの基準電圧Ｖｒｅｆを超えると、フォトカプラＰＣ１の発光部側に電流が流れ、ＰＣ１の受光部側のコレクタ電圧Ｖｃが低下する。コンパレータＩＣ１はＶｃをキャリア信号のレベルと比較し、Ｑ１のオンパルス幅を決定するが、Ｖｃが低下するとＱ１のオンパルス幅が短く（狭く）なるため、Ｔ１の二次側に伝達されるエネルギが減少し、Ｖｏが低下する。
【０００４】
Ｖｏが低下しＶｒｅｆ以下になると、ＰＣ１の発光部側に流れる電流が減少し、Ｖｃが上昇する。したがって、Ｑ１のオンパルス幅が長く（広く）なるため、Ｔ１の二次側に伝達されるエネルギが増加し、Ｖｏが上昇する。
以上の繰り返しにより、Ｖｏはほぼ一定となるようにフィードバック制御される。なお、ＰＣ１の受光部側の両端に接続された抵抗Ｒ１とコンデンサＣ１との直列回路と、抵抗Ｒ２とによりいわゆるＰＩ（比例積分）調節器を構成し、電圧または電流制御のためのフィードバックゲインと時定数が決定される。
【０００５】
次に、待機モード時の動作について説明する。
この場合は、間欠信号発生回路ＧＥＮを動作させ、Ｑ２をオン，オフさせる。そして、Ｑ２がオンする期間ではＶｃがキャリア信号のオフセットレベルＶｍ以下に低下するので、ＩＣ１の出力はローレベルとなり、Ｑ１のスイッチングが停止する。一方、Ｑ２がオフする期間では、通常モード時の動作と同じくＱ１がスイッチングを開始し、出力電圧Ｖｏが一定となるようにフィードバック制御される。なお、コンデンサＣ６は、Ｑ２がオフした直後にＱ１のオン幅が急激に増加するのを防ぐ、ソフトスタート用のコンデンサである。以後は、Ｑ２のオン，オフを繰り返すことで、Ｑ１を間欠スイッチング動作させる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来例においては、待機モード時にＱ２をオン，オフするたびに、Ｑ２でスイッチング損失が発生し消費電力が増大するという問題や、間欠信号発生回路が必要となり部品点数が増加するなどの問題がある。
したがって、この発明の課題はスイッチング損失を低減し、部品点数を削減することにある。
【０００７】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、トランスの一次側に直流電源と主スイッチ素子との直列回路を接続し、主スイッチ素子のオン，オフによりトランス二次側に直流電力を供給するＤＣ／ＤＣコンバータにおいて、
出力電圧を一定値に制御するための電圧または電流の調節回路と並列に接続される第１のコンデンサと第１のスイッチ素子との直列回路、または第１のコンデンサと第１の抵抗と第１のスイッチ素子との直列回路と、
通常モードでは第１のスイッチ素子をオフとして主スイッチ素子を連続スイッチング動作させ、待機モードでは第１のスイッチ素子をオンとして主スイッチ素子を間欠スイッチング動作させる通常・待機切換回路とを設けたことを特徴とする。
上記請求項１の発明においては、少なくとも３つの電圧出力回路を設け、待機モードでは少なくとも２つの出力電圧を所定値まで低下させ、そのうちの１つの出力電圧低下を検出して前記第１のスイッチ素子をオンさせることができる（請求項２の発明）。
【０００８】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す回路構成図である。図４と同一機能を有するものには同一符号を付して、その説明を省略する。
図４に示す従来例と異なる点は、フォトカプラＰＣ１の受光部側の両端にコンデンサＣ２とスイッチ素子Ｑ２との直列回路を接続した点、通常・待機切換回路ＥＸＣによりＱ２を通常モード時にはオフとし、待機モード時にはオンとする点である。なお、図示は省略するが、コンデンサＣ２とスイッチ素子Ｑ２との直列回路には、さらに抵抗を接続することができる。
【０００９】
動作について、以下に説明する。
まず、通常モードではＱ２がオフしていて、従来例の通常モードと同じなので説明を省略する。
待機モードではＱ２をオンさせることにより、抵抗Ｒ１とコンデンサＣ１との直列回路で構成されるＰＩ調節器と並列に、コンデンサＣ２が接続されることになる。ここで、Ｒ２とＣ２による積分時定数をＲ１とＣ１で決まる積分時定数より十分大きくなるようにＣ２を選ぶことにより、制御応答を遅くするようにしている。
【００１０】
その結果、出力電圧のリプルが増加するため、電圧検出回路ＤＥＴでは基準電圧Ｖｒｅｆとの誤差が増加し、電圧指令値が脈動する。この電圧指令値の最小値がキャリア信号のオフセットレベルＶｍ以下になると、主スイッチ素子Ｑ１のスイッチングが停止し、電圧指令値がキャリア信号のオフセットレベル以上になると、Ｑ１はスイッチング動作を開始する。
【００１１】
図２に間欠スイッチング動作時の動作波形を示す。以下、各期間I〜期間IVに分けて説明する。
期間I
出力電圧Ｖｏは電圧検出回路ＤＥＴの基準電圧Ｖｒｅｆ以下で、フォトカプラＰＣ１の受光部側のコレクタ電圧Ｖｃが、キャリア信号のオフセットレベルＶｍ以上になると、主スイッチ素子Ｑ１はスイッチングを開始する。これにともないＶｏは上昇する。ＶｃはコンデンサＣ２により積分動作することから、ＶｏはＶｒｅｆになるまで上昇する。
【００１２】
期間II
出力電圧Ｖｏが基準電圧Ｖｒｅｆ以上になると、コレクタ電圧Ｖｃは徐々に低下する。このとき主スイッチ素子Ｑ１は依然としてスイッチング動作をしているので、Ｖｏはさらに上昇する。
期間III
Ｖｃがキャリア信号のオフセットレベルＶｍ以下になると、Ｑ１はスイッチングを停止する。その結果、Ｖｏは徐々に低下する。このとき、ＶｃはＶｏがＶｒｅｆ以下になるまで低下する。
【００１３】
期間IV
ＶｏがＶｒｅｆ以下になると、Ｖｃは上昇し始める。このとき、Ｖｃは依然としてキャリア信号のオフセットレベルＶｍ以下であるため、Ｑ１はスイッチングを停止したままである。ＶｏはＶｃがＶｍ以上になるまでさらに低下する。
以後は、期間I〜期間IVを繰り返し、主スイッチ素子Ｑ１は間欠スイッチング動作をする。
【００１４】
図３はこの発明の第２の実施の形態を示す回路構成図である。図１と同一機能を有するものには同一符号を付して、その説明を省略する。
図１との違いは一次巻線Ｎ１，二次巻線Ｎ２を持つトランスＴ１の代りに、さらに三次巻線Ｎ３，四次巻線Ｎ４を持つトランスＴ２を用いた点、ツェナーダイオードＺＤ１およびスイッチ素子Ｑ３を付加した点などにある。
【００１５】
巻線Ｎ２〜Ｎ４はダイオードおよびコンデンサとともに電圧出力回路を構成するが、各巻数を適宜選ぶことにより、通常モード時には各電圧出力との間にＶＣ４，ＶＣ５＞Ｖｏの関係が成立するようにし、待機モード時にはスイッチ素子Ｑ４をオンとすることで、ＶＣ４，ＶＣ５の値を通常モード時よりも下げるようにしている。また、ツェナーダイオードＺＤ１のツェナー電圧Ｖｚは通常モード時の電圧ＶＣ５以下とし、待機モード時の電圧ＶＣ５以上とする。
【００１６】
図３の動作について説明する。
まず、通常モード時にはＶＣ５の電圧がＶｚより高いため、スイッチ素子Ｑ３にベース電流が流れてＱ３がオンする。その結果、Ｑ２にベース電流が流れなくなるので、Ｑ２がオフする。
次に、待機モード時にはＶＣ５の電圧がＶｚより低いため、スイッチ素子Ｑ３にはベース電流が流れずにオフし、Ｑ２のベースにはＶＤからＲ４を介してベース電流が流れ、Ｑ２がオンする。
すなわち、主スイッチ素子が通常モードで連続スイッチング動作し、待機モードで間欠スイッチング動作するのは図１の場合と同様である。
このように、ＶＣ５の電圧低下を検出してスイッチ素子Ｑ２をオンさせるようにしたので、間欠信号発生回路を用いることなくＱ２に信号を伝達することができ、回路が簡素化される。
【００１７】
【発明の効果】
この発明によれば、スイッチ素子Ｑ２を待機モード時にはオン状態に保つようにしたので、スイッチング損失は発生せず消費電力が低減する。
また、間欠信号発生回路が不要となるので部品点数が大幅に削減され、コストダウンなどの効果が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す回路構成図である。
【図２】図１の動作説明図である。
【図３】この発明の第２の実施の形態を示す回路構成図である。
【図４】従来例を示す回路構成図である。
【符号の説明】
Ｑ１…主スイッチ素子、Ｑ２，Ｑ３…スイッチ素子、Ｅｄ，ＶＤ…直流電源、Ｔ１，Ｔ２…トランス、Ｒ１〜Ｒ５…抵抗、Ｃ１〜Ｃ６…コンデンサ、Ｄ１〜Ｄ４…ダイオード、ＺＤ１…ツェナーダイオード、ＰＣ１…フォトカプラ、ＩＣ１…コンパレータ、ＩＣ２…ゲートドライバ、ＥＸＣ…通常・待機切換回路、ＤＥＴ…電圧検出回路、ＧＥＮ…間欠信号発生回路。
【図１】
0003642397.tif 000002
【図２】
0003642397.tif 000003
【図３】
0003642397.tif 000004
【図４】
0003642397.tif 000005