(57)【特許請求の範囲】
【請求項１】
支持基板と、該支持基板上に設けられ、電極層上に絶縁体層を有する薄膜素子とを具備するとともに、前記電極層に多数の空隙が形成され、前記支持基板と前記電極層との間に接合強化絶縁体層が形成されていることを特徴とする薄膜電子部品。
【請求項２】
電極層の空隙内に絶縁体層の絶縁材料が充填されていることを特徴とする請求項１記載の薄膜電子部品。
【請求項３】
電極層の空隙は該電極層面積中１０〜３０％であることを特徴とする請求項１または２記載の薄膜電子部品。
【請求項４】
薄膜素子の電極層はＡｕからなることを特徴とする請求項１乃至３のうちいずれかに記載の薄膜電子部品。
【請求項５】
基体の表面および／または内部に、請求項１乃至４のうちいずれかに記載の薄膜電子部品を設けてなることを特徴とする基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜電子部品および基板に関し、例えば、薄膜コンデンサ、薄膜インダクタ、薄膜フィルタ等に好適に用いられる高周波用途の薄膜電子部品および基板に関するものである。
【０００２】
【従来技術】
近年、電子機器の小型化、高機能化に伴い、電子機器内に設置される電子部品にも小型化、薄型化、高周波対応などの要求が強くなってきている。
【０００３】
特に、大量の情報を高速に処理する必要のあるコンピュータの高速デジタル回路では、パーソナルコンピュータレベルにおいても、ＣＰＵチップ内のクロック周波数は２００ＭＨｚから１ＧＨｚ、チップ間バスのクロック周波数も７５ＭＨｚから１３３ＭＨｚという具合に高速化が顕著である。
【０００４】
また、ＬＳＩの集積度が高まりチップ内の素子数の増大につれ、消費電力を抑えるために電源電圧は低下の傾向にある。これらＩＣ回路の高速化、高密度化、低電圧化に伴い、コンデンサ等の受動部品も小型大容量化と併せて、高周波もしくは高速パルスに対して優れた特性を示すことが必須になってきている。
【０００５】
動作周波数が高くなるにつれ、素子の持つ抵抗やインダクタンスがロジック回路側の電源電圧の瞬時低下、または新たな電圧ノイズを発生させてしまい。結果として、ロジック回路上のエラーを引き起こしてしまう。特に最近のＬＳＩは総素子数の増大による消費電力増大を抑えるために電源電圧は低下しており、電源電圧の許容変動幅も小さくなっている。今後、さらに素子数の増大と動作周波数の増加が促進されると、実装部分の抵抗、インダクタンス成分も無視できなくなり、ロジック回路エラーの一要因となってくる。
【０００６】
また、素子数の増大に伴う実装精度の向上や、部品実装に伴うリフロー耐性の向上等、前述した受動素子自身の電気的な特性だけではなく、実装に関する特性（実装精度、実装信頼性）も高いレベルで要求されるようになってきている。
【０００７】
コンデンサの接続部のインダクタンスを低減させる手法に関して、ＵＳＰ４，４３９，８１３には、支持基板上に、下側電極、絶縁体層、上側電極、保護層を積層してなり、ＴｉＷ、Ｔａ及びＡｌ、Ｃｕからなる下側電極からの電気信号を最短距離で得るため、絶縁体層、上側電極及び保護層に貫通孔を設け、この貫通孔内壁にＣｒ／Ｃｕ／ＡｕからなるＢＬＭ層を形成した後、このＢＬＭ層上に半田バンプを形成した薄膜コンデンサが開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、支持基板と電極との密着性は元来弱く、半田バンプからなる外部端子に過剰な負荷がかかり、外部端子が剥離する場合に、外部端子強度が最大限発揮される時の半田バンプの破壊ではなく、例えば、支持基板と導体層の界面で破壊が起こり、元来半田バンプの強度が最大限発揮されないという問題があった。
【０００９】
特に、スパッタリング法等の薄膜形成法で作製される膜は内部応力が残留し易く、このような残留応力に起因して、支持基板と電極とが剥離し易いという問題があった。
【００１０】
本発明は、支持基板と電極層との密着強度を向上できる薄膜電子部品および基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の薄膜電子部品は、支持基板と、該支持基板上に設けられ、電極層上に絶縁体層を有する薄膜素子とを具備するとともに、前記電極層に多数の空隙が形成され、前記支持基板と前記電極層との間に接合強化絶縁体層が形成されていることを特徴とする。
【００１２】
このように電極層に多数の空隙を形成することにより、例えば、スパッタリング法等の薄膜形成法により発生する電極層の残留応力のベクトルを分散でき、該電極層の内部応力が緩和され、支持基板と電極層との密着強度を向上できる。また、支持基板と電極層との間に接合強化絶縁体層を形成することにより、支持基板とその上面の絶縁体層との密着強度を向上できるとともに、電極層の空隙の底面に絶縁体層が露出し、空隙の底面に露出した絶縁体層と、電極層上に形成された絶縁体層との密着強度が更に向上し、これにより、支持基板と、該支持基板上に形成された電極層との密着強度、および電極層と、該電極層上に形成された絶縁体層の密着強度が更に向上する。
【００１３】
また、電極層の空隙内に絶縁体層の絶縁材料を充填することにより、絶縁体層と支持基板とが、電極層の空隙の絶縁体を介して接合され、この絶縁体によるアンカー効果により支持基板と電極層との密着強度をさらに向上できる。
【００１４】
さらに、電極層の空隙を該電極層面積中１０〜３０％とすることにより、支持基板と電極層との密着強度を向上できるとともに、容量を発生させる電極層の有効電極面積の低減を防止し、薄膜電子部品の機能を高く維持できる。
【００１６】
また、薄膜素子の電極層はＡｕからなることが望ましい。このようにＡｕからなる電極層を用いることにより、薄膜素子の高周波化を促進できる。
【００１７】
本発明の基板は、基体の表面および／または内部に上記薄膜電子部品を設けてなるものである。
【００１８】
【発明の実施の形態】
（参考例）図１は、参考例の薄膜コンデンサからなる薄膜電子部品を示すもので、この薄膜コンデンサは、図１に示すように、支持基板１上に、絶縁体層３（誘電体薄膜）と電極層５、７を有する薄膜素子Ａが複数設けられて構成されている。電極層５、７はＡｕから構成され、絶縁体層３は電極層５、７により挟持されて、薄膜素子Ａ（容量素子）が構成されている。
【００１９】
上側電極層７上は、薄膜コンデンサを保護するための保護層９により被覆されており、その絶縁体層３が形成されていない絶縁体層非形成領域Ｂには、半田バンプからなる外部端子１１ａ、１１ｂが突出して設けられている。
【００２０】
下側電極層５は、外部端子１１ｂを取り囲むように環状にエッチングされ、容量を形成する下側電極層５ａと容量を形成しない下側電極層５ｂとに分離されている。
【００２１】
また、上側電極層７は、絶縁体層３上において外部端子１１ａを取り囲むように環状にエッチングされ、容量を形成する上側電極層７ａと容量を形成しない上側電極層７ｂとに分離されている。薄膜素子Ａは、下側電極層５ａと上側電極層７ａにより絶縁体層３を挟持して構成されている。
【００２２】
絶縁体層非形成領域Ｂおよびその周囲における上側電極層７上には半田拡散防止層１７が形成されており、この半田拡散防止層１７には、該半田拡散防止層１７よりも狭い領域で半田密着層１８が形成されている。
【００２３】
絶縁体層非形成領域Ｂにおける保護層９には貫通孔１３ａ、１３ｂが形成され、貫通孔１３ａ、１３ｂの底面には半田密着層１８が露出しており、貫通孔１３ａ、１３ｂの底面に露出した半田密着層１８は、電極層５、７および半田拡散防止層１７を介して支持基板１に接合されている。
【００２４】
外部端子１１ａ、１１ｂは、貫通孔１３ａ、１３ｂ内に下端部が収容されており、この外部端子１１ａ、１１ｂの下端部は、貫通孔１３ａ、１３ｂの底面に露出した半田密着層１８に接合されている。
【００２５】
そして、図１および図２に示すように、下側電極層５には多数の空隙３１が形成されており、この下側電極層５の空隙３１内には絶縁体層３の絶縁材料が充填されている。下側電極層５の空隙３１は、下側電極層５を上方から見て、下側電極層５の全電極面積中１０〜３０％とされている。
【００２６】
このように、下側電極層５に空隙３１を形成するためには、下側電極層５をＡｕにより形成し、該下側電極層５の膜厚を０．１〜０．３μｍとする必要がある。下側電極層５の膜厚が０．１μｍよりも薄いと、全下側電極層面積に対する空隙３１の割合が多くなり、容量が低下する傾向があり、下側電極層５の膜厚が０．３μｍよりも厚くなると、下側電極層５の空隙３１の割合が低下したり、あるいは全く形成できなくなるからである。
【００２７】
さらに、下側電極層５の空隙３１は、下側電極層５形成後、支持基板１、下側電極層５および絶縁体層３を７５０℃以上の温度で２０分〜４０分間熱処理することにより確実に形成できる。
【００２８】
また、下側電極層５の空隙３１内に絶縁体層３の絶縁材料を充填するには、上記したように、下側電極層５に空隙３１を形成した後、例えば、ゾルゲル法等により作製した塗布溶液を下側電極層５上に塗布したり、あるいは下側電極層５上にスパッタリング法等の薄膜形成法により膜形成することにより形成できる。
【００２９】
下側電極層５の空隙３１の形状は、上方から見て、図２に示すように、円形状、楕円形状となることが望ましく、その最大径は、高周波領域での電極層５のインピーダンス増加を抑制するには、３．０μｍ以下が望ましい。
【００３０】
下側電極層５の空隙３１を、下側電極層５を上方から見て、下側電極層５の全電極面積中１０〜３０％としたのは、この範囲ならば、支持基板１と下側電極層５との密着強度を向上できるとともに、容量を発生させる下側電極層５の有効電極面積の低減を防止し、薄膜コンデンサの容量を高く維持できるからである。
【００３１】
一方、空隙３１の面積比が１０％よりも低いと、空隙３１の底面に露出している酸化物が少なく、支持基板１と絶縁体層３の密着強度向上効果が小さくなり、また３０％よりも大きくなると、高周波領域におけるインピーダンスが大きくなるだけでなく、薄膜コンデンサの容量を発生させる下側電極層５の有効電極面積が低下するからである。
【００３２】
薄膜コンデンサの誘電体薄膜を構成する絶縁体層３は、高周波領域において高い比誘電率を有するペロブスカイト型酸化物結晶からなる誘電体でよく、例えばＰｂ（Ｍｇ，Ｎｂ）Ｏ3  系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3  −ＰｂＴｉＯ3  系、
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3  系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3  −Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3  系、（Ｐｂ，Ｌａ）ＺｒＴｉＯ3  系、ＢａＴｉＯ3  系、（Ｓｒ，Ｂａ）
ＴｉＯ3  系、あるいはこれに他の添加物を添加したり、置換した化合物であってもよく、特に限定されるものではない。これらの絶縁体層３は、ゾルゲル法、スパッタリング法等の薄膜形成法により作製される。
【００３３】
また、絶縁体層３の膜厚は、高容量と絶縁性を確保するため０．３〜１．０μｍが望ましい。これは０．３μｍよりも薄い場合には被覆性が良好でなく、絶縁性が低下する場合があり、１．０μｍよりも厚い場合には、容量が小さくなる傾向があるからである。絶縁体層３の膜厚は０．４〜０．８μｍが望ましい。
【００３４】
上側電極層７の膜厚は、高周波領域でのインピーダンスと膜の被覆性を考慮すると０．１〜０．３μｍが望ましい。上側電極層７の膜厚が０．３μｍよりも薄い場合には、一部に被覆されない部分が発生する虞があるからであり、また０．５μｍよりも厚い場合は、高周波領域における導体の表皮効果を考慮すると導体層の抵抗は殆ど変化しないからである。尚、上側電極層７については、容量を確保するという点から空隙が形成されないように制御することが望ましい。
【００３５】
支持基板１としては、アルミナ、サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ3  単結晶、表面酸化シリコン、ガラス、石英等から選択されるもので特に限定されない。
【００３６】
半田拡散防止層１７は、Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、またはこれらの金属から選ばれる２種以上からなる合金のうちいずれかからなり、スパッタ、蒸着、メッキ等で形成可能であれば良い。半田拡散防止層１７の厚みは、半田バリアとしての機能を発現するためには０．３μｍ以上の厚みであれば良い。
【００３７】
また、半田密着層１８は半田濡れ性の良好な材料であることが望ましく、前記材料として、Ｎｉ−Ｃｒ、Ａｕ等があり、特にＡｕが望ましい。更に、半田拡散防止層１７とＡｕからなる電極層５、７との密着性を向上させるため、これらの間に公知の密着材料であるＴｉやＣｒを介在させても良い。
【００３８】
保護層９は、薄膜コンデンサの表面を保護するためのものであり、例えば、Ｓｉ3  Ｎ4  、ＳｉＯ2  、ポリイミド樹脂およびベンゾシクロブテン（ＢＣＢ）等から構成されている。
【００３９】
外部端子１１ａ、１１ｂは、Ｐｂ、Ｓｎ、Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、ＳｂおよびＺｎのうち少なくとも２種以上の金属からなることが望ましく、薄膜電子部品の用途に応じて、融点及び共晶温度の異なる材料を選択すればよい。また、半田バンプからなる外部端子１１ａ、１１ｂはスクリーン印刷、ボールマウンター等の公知の技術を用いて形成される。
【００４０】
以上のように構成された薄膜電子部品では、絶縁体層非形成領域Ｂに外部端子１１ａ、１１ｂが形成されているため、外部端子１１ａ、１１ｂがリフロー時に収縮しても、リフロー工程で生じる外部端子１１ａ、１１ｂの熱収縮に伴う応力に対して、絶縁体層３が直接ダメージを受けず、絶縁体層３に過大な応力が発生することが無く、絶縁体層３におけるクラック発生を防止することができ、クラックに半田が流れ込むことがなく、これにより絶縁性を確保することができ、素子特性を維持した状態で、且つ実装信頼性も確保できる。
【００４１】
また、薄膜素子Ａの電極層５、７として、抵抗の小さいＡｕからなる電極層５、７を用いたため、高周波での抵抗を低下でき、薄膜素子Ａの高周波化を促進できる。さらに、高誘電率のペロブスカイト型酸化物を絶縁体層３として使用できるため、高容量の薄膜コンデンサを形成でき、高周波でのインピーダンスを低下することができる。
【００４２】
そして、この参考例では、下側電極層５に多数の空隙３１を形成したので、例えば、スパッタリング法等の薄膜形成法により発生する下側電極層５の残留応力のベクトルを分散でき、下側電極層５の内部応力が緩和され、支持基板１と下側電極層５との密着強度を向上できる。
【００４３】
また、下側電極層５の空隙３１内に絶縁体層３の絶縁材料を充填したので、絶縁体層３と支持基板１とが、下側電極層５の空隙３１内の絶縁体を介して接合され、この絶縁体によるアンカー効果により、支持基板１と絶縁体層３との密着強度を向上でき、支持基板１と下側電極層５との密着強度をさらに向上でき、外部端子１１ａ、１１ｂに過剰な負荷がかかり、外部端子１１ａ、１１ｂが剥離する場合、その剥離面がほとんど半田バンプ破壊であって、例えば支持基板１と下側電極５の界面ではなく、薄膜電子部品の端子電極１１ａ、１１ｂの強度を最大限生かすことができ、端子電極の破壊面が薄膜間であることを抑制できる。
【００４４】
（本発明）図２は、本発明の薄膜コンデンサからなる薄膜電子部品を示すもので、下側電極層５と支持基板１との間に接合強化絶縁体層３２が形成されている。この接合強化絶縁体層３２は、密着強度向上の点から絶縁体層３と同一材料からなることが望ましい。尚、図２の薄膜コンデンサは、接合強化絶縁体層３２を有する以外は、図１の参考例の薄膜コンデンサと同一である。
【００４５】
このように下側電極層５と支持基板１との間に接合強化絶縁体層３２を形成することにより、支持基板１とその上面の接合強化絶縁体層３２との密着強度を向上できるとともに、下側電極層５の空隙３１の底面に接合強化絶縁体層３２が露出し、空隙３１の底面に露出した接合強化絶縁体層３２と、下側電極層５上に形成された絶縁体層３との密着強度が更に向上し、これにより、支持基板１と絶縁体層３の密着強度が更に向上し、支持基板１と下側電極層５との密着性を向上できる。
【００４６】
このような薄膜コンデンサは、基体（母基板）の表面に形成された表面電極に、外部端子１１ａ、１１ｂを接合して用いられる。
【００４７】
尚、本発明での電極層５、７の材料は低抵抗であり、かつ高温での耐酸化性及び誘電体材料との反応の小さいＡｕからなる材料であるが、支持基板１との密着性を上げるために、電極層５、７と支持基板１との間にＴｉやＣｒに代表される密着層を介在しても良い。
【００４８】
また、上記例では、絶縁体層３を電極層５、７により挟持した単板型の薄膜コンデンサについて説明したが、本発明では、絶縁体層と電極層を交互に積層した積層型の薄膜コンデンサであっても良い。
【００４９】
さらに、上記例では、本発明を薄膜コンデンサに適用した例について説明したが、本発明では上記例に限定されるものではなく、例えば、薄膜インダクタ、薄膜ＬＣフィルタ、あるいはこれらを複合した薄膜複合部品に適用しても良い。
【００５０】
【参考例】
電極層および半田拡散防止層の形成はＤＣスパッタ法を、絶縁体層（誘電体薄膜）はゾルゲル法にて作製した。
【００５１】
先ず、アルミナからなる支持基板上にＴｉからなる３ｎｍの密着層を形成し、この密着層の上面に、０．３μｍのＡｕ層を形成し、下側電極層とした。
【００５２】
フォトリソグラフィ技術を用いて、下側電極層をパターン加工した。加工された下側電極層に、ゾルゲル法にて合成したＰｂ（Ｍｇ1/3  Ｎｂ2/3  ）Ｏ3  −ＰｂＴｉＯ3  −ＰｂＺｒＯ3  塗布溶液をスピンコート法を用いて塗布し、乾燥させた後、３８０℃で熱処理、８１５℃で焼成（熱処理）を行い、膜厚０．７μｍのＰｂ（Ｍｇ1/3  Ｎｂ2/3  ）Ｏ3  −ＰｂＴｉＯ3  −ＰｂＺｒＯ3  からなる絶縁体層を形成した。その後フォトリソグラフィ技術を用いて、絶縁体層に貫通孔を形成した。
【００５３】
次に、絶縁体層の上面に、膜厚３０ｎｍのＴｉからなる密着層を形成し、この密着層上に、膜厚０．３μｍのＡｕ層を形成し、上側電極層とし、フォトリソグラフィ技術を用いて、上側電極層および密着層を加工し、薄膜コンデンサとした。
【００５４】
この後、膜厚１．５μｍの半田拡散防止層を形成し、この後、膜厚０．１μｍの半田密着層Ａｕを形成し、直径１２０μｍの形状にフォトリソグラフィを用いて加工した。
【００５５】
この後、光感光性ＢＣＢを塗布し、露光、現像を行い、Ａｕからなる半田密着層が露出するように、直径約１００μｍ、深さ１μｍの貫通孔を有する保護層を形成した。
【００５６】
最後に、スクリーン印刷を用いて、半田密着層の上にＰｂが６３重量％、Ｓｎが３７重量％からなる共晶半田ペーストを転写し、リフローを行い、半田バンプからなる外部端子を形成し、図１に示したような薄膜コンデンサを得た。
【００５７】
得られた薄膜コンデンサの有効電極面積は１．４ｍｍ2  であり、周波数１ｋＨｚでの静電容量は約４０ｎＦであった。
【００５８】
また、下側電極層の空隙の効果を調べるために、下側電極層の膜厚を変化させた以外は、上記と同様にして、全電極面積中の空隙の面積比率を変化させ、空隙の面積比率の異なる薄膜コンデンサを得た。
【００５９】
得られた薄膜コンデンサの半田バンプからなる外部端子に過剰な負荷をかけて、意図的に外部端子を剥離させた際、外部端子の破壊モードは全半田バンプに対し、９５％以上が半田バンプで破壊しており、残りの５％は支持基板と下側電極層との界面で、外部端子が剥離していた。
【００６０】
また、全電極面積中の空隙比率に対する下側電極層のシート抵抗を求め、その結果を図４に記載した。
【００６１】
さらに、絶縁体層形成前後の薄膜コンデンサの反り量の差から、下部電極層と絶縁体層の薄膜内部応力の和を算出し、絶縁体層のみの内部応力を差し引き、下側電極層の薄膜内部応力を算出し、その結果を図５に記載した。
【００６２】
図４によると、全電極面積に対する空隙面積の割合が増加するにつれて、下側電極層のシート抵抗が増加することがわかる。さらに、空隙面積の割合が３０％を越えたところから、シート抵抗が急激に増加しており、高周波領域でのインピーダンスを考慮すると、空隙面積の割合は３０％以下が望ましいことが判る。
【００６３】
また、図５によると、空隙の存在により下側電極層の薄膜内部応力が減少し、減少率が空隙面積の割合が３０％付近で収束していることが判る。また、空隙面積の割合が１０％で、薄膜内部応力がほぼ半減しており、空隙の効果が顕著に現れていることが判る。
【００６４】
【発明の効果】
以上の詳述したように、本発明によれば、電極層上に絶縁体層を有する薄膜素子の前記電極層に多数の空隙が形成されているので、例えば、スパッタリング法等の薄膜形成法により発生する電極層の残留応力のベクトルを分散でき、該電極層の内部応力が緩和され、支持基板と電極層との密着強度を向上できる。また、支持基板と電極層との間に接合強化絶縁体層を形成することにより、支持基板とその上面の絶縁体層との密着強度を向上できるとともに、電極層の空隙の底面に絶縁体層が露出し、空隙の底面に露出した絶縁体層と、電極層上に形成された絶縁体層との密着強度が更に向上し、これにより、支持基板と、該支持基板上に形成された電極層との密着強度、および電極層と、該電極層上に形成された絶縁体層の密着強度が更に向上する。
【図面の簡単な説明】
【図１】参考例の薄膜電子部品を示す断面図である。
【図２】下側電極層の平面図である。
【図３】支持基板と下側電極層との間に接合強化絶縁体層を形成した本発明の薄膜電子部品を示す断面図である。
【図４】全電極面積中の空隙面積の割合に対する下側電極層のシート抵抗増加率を示すグラフである。
【図５】全電極面積中の空隙面積の割合に対する薄膜内部応力減少率を示すグラフである。
【符号の説明】
１・・・支持基板
３・・・絶縁体層
５・・・下側電極層
７・・・上側電極層
３１・・・空隙
３２・・・接合強化絶縁体層
Ａ・・・薄膜素子
【図１】
0003681951.tif 000002
【図２】
0003681951.tif 000003
【図３】
0003681951.tif 000004
【図４】
0003681951.tif 000005
【図５】
0003681951.tif 000006