(57)【特許請求の範囲】
【請求項１】
データ領域とサーボ領域とが時分割で記録されたディスクから読み取った信号に基づいてディスク上の位置を位相復調方式により検出するディスク上の位置検出方法であって、
前記サーボ領域において、サーボマークパターンをＥＶＥＮ１、前記ＥＶＥＮ１とは逆相のＯＤＤ及び前記ＥＶＥＮ１と同相のＥＶＥＮ２の３種類のポジション領域に記録しておき、
前記ディスクから読み取った信号から前記サーボマークパターンを検出する際に、前記ＥＶＥＮ１及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を、ＯＤＤポジション領域の中心におけるサーボパターンの位相に換算する検出ステップを含み、
前記検出ステップは、ベクトルのままで位相の換算を行う、ディスク上の位置検出方法。
【請求項２】
データ領域とサーボ領域とが時分割で記録されたディスクから読み取った信号に基づいてディスク上の位置を位相復調方式により検出するディスク上の位置検出方法であって、
前記サーボ領域において、サーボマークパターンをＥＶＥＮ１、前記ＥＶＥＮ１とは逆相のＯＤＤ及び前記ＥＶＥＮ１と同相のＥＶＥＮ２の３種類のポジション領域に記録しておき、
前記ディスクから読み取った信号から前記サーボマークパターンを検出する際に、前記ＥＶＥＮ１及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を、ＯＤＤポジション領域の中心におけるサーボパターンの位相に換算する検出ステップを含み、
前記検出ステップは、ＥＶＥＮ１、ＯＤＤ及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を直接演算して求める、ディスク上の位置検出方法。
【請求項３】
サーボ領域においてはサーボマークパターンがＥＶＥＮ１、前記ＥＶＥＮ１とは逆相のＯＤＤ及び前記ＥＶＥＮ１と同相のＥＶＥＮ２の３種類のポジション領域に記録され、データ領域と前記サーボ領域とが時分割で記録されたディスクから読み取った信号に基づいてディスク上の位置を位相復調方式により検出するディスク装置であって、
前記ディスクから読み取った信号から前記サーボマークパターンを検出する際に、前記ＥＶＥＮ１及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を、ＯＤＤポジション領域の中心におけるサーボパターンの位相に換算する検出手段を備え、
前記検出手段は、ベクトルのままで位相の換算を行う、ディスク装置。
【請求項４】
サーボ領域においてはサーボマークパターンがＥＶＥＮ１、前記ＥＶＥＮ１とは逆相のＯＤＤ及び前記ＥＶＥＮ１と同相のＥＶＥＮ２の３種類のポジション領域に記録され、データ領域と前記サーボ領域とが時分割で記録されたディスクから読み取った信号に基づいてディスク上の位置を位相復調方式により検出するディスク装置であって、
前記ディスクから読み取った信号から前記サーボマークパターンを検出する際に、前記ＥＶＥＮ１及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を、ＯＤＤポジション領域の中心におけるサーボパターンの位相に換算する検出手段を備え、
前記検出手段は、ＥＶＥＮ１、ＯＤＤ及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を直接演算して求める、ディスク装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディスク上の位置検出方法及びディスク装置並びにディスクに係り、特にデータ領域とサーボ領域とが時分割で記録されたディスクから読み取った信号に基づいてディスク上の位置を検出するディスク上の位置検出方法及びディスク装置並びにディスクに関する。
【０００２】
【従来の技術】
従来、磁気ディスクのサーボ領域に４種類のサーボマークパターンを記録しておき、ヘッドにより再生された４種類のサーボマークパターンのうち、２種類のサーボマークパターンの再生波形に対して演算を行って、この演算結果に基づいて磁気ディスク上の位置を検出する方法があった。しかし、磁気ディスク上の各位置は、４種類のサーボマークパターンのうち２種類のサーボマークパターンの再生波形に基づいて検出されるため、サーボ情報の利用効率が悪いという問題があった。又、シーク動作時等において、ヘッドが磁気ディスク上のシリンダを横切るように走査すると、磁気ディスク上の位置を正確に検出することができないという問題があった。
【０００３】
そこで、近年、磁気ディスク上のサーボ領域において、サーボマークパターンをＥＶＥＮ１、ＯＤＤ及びＥＶＥＮ２の３種類のポジション領域に記録する方法が提案されている。サーボマークパターンは、クロックの周期をＴとすると、１周期が８Ｔ（「１０００１０００」）を基本として、１シリンダ当りで位相が４５度ずれるように記録される。これにより、磁気ディスク上の位置は、ヘッドにより再生されるサーボパターンの位相に基づいて検出することができ、サーボ情報の利用効率が向上する。又、ヘッドが磁気ディスク上のシリンダを横切るように走査するような場合でも、ヘッドにより再生されるサーボパターンの位相に基づいて磁気ディスク上の位置を正確に検出することができる。このような位置検出方法は、位相復調方式と呼ばれることもある。
【０００４】
【発明が解決しようとする課題】
しかし、上記提案方法においては、サーボ情報の復調回路とデータの復調回路とが別々に設けられているため、復調系の回路規模が大きくなり、ディスク装置のコストもその分高くなるという問題があった。
又、サーボ情報の復調回路は、ヘッドにより再生されたサーボ情報に応じてセット・リセットされる回路を用い、セットとリセットとの時間間隔を位置情報に変換する構成のため、ヘッドの走査速度によってはディスク上の正確な位置を検出できないという問題もあった。
【０００５】
そこで、本発明は、サーボ情報の復調回路及びデータの復調回路の一部を共有化して、復調系の回路規模を縮小して磁気ディスク装置のコストを抑さえると共に、ヘッドの走査速度に拘らず、常にディスク上の位置を正確に検出することのできるディスク上の位置検出方法及びディスク装置並びにディスクを提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題は、請求項１記載の、データ領域とサーボ領域とが時分割で記録されたディスクから読み取った信号に基づいてディスク上の位置を位相復調方式により検出するディスク上の位置検出方法であって、前記サーボ領域において、サーボマークパターンをＥＶＥＮ１、前記ＥＶＥＮ１とは逆相のＯＤＤ及び前記ＥＶＥＮ１と同相のＥＶＥＮ２の３種類のポジション領域に記録しておき、前記ディスクから読み取った信号から前記サーボマークパターンを検出する際に、前記ＥＶＥＮ１及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を、ＯＤＤポジション領域の中心におけるサーボパターンの位相に換算する検出ステップとを含み、前記検出ステップは、ベクトルのままで位相の換算を行うディスク上の位置検出方法によって達成される。
【００１３】
上記の課題は、請求項２記載の、データ領域とサーボ領域とが時分割で記録されたディスクから読み取った信号に基づいてディスク上の位置を位相復調方式により検出するディスク上の位置検出方法であって、前記サーボ領域において、サーボマークパターンをＥＶＥＮ１、前記ＥＶＥＮ１とは逆相のＯＤＤ及び前記ＥＶＥＮ１と同相のＥＶＥＮ２の３種類のポジション領域に記録しておき、前記ディスクから読み取った信号から前記サーボマークパターンを検出する際に、前記ＥＶＥＮ１及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を、ＯＤＤポジション領域の中心におけるサーボパターンの位相に換算する検出ステップを含み、前記検出ステップは、ＥＶＥＮ１、ＯＤＤ及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を直接演算して求めるディスク上の位置検出方法によっても達成される。
【００２０】
上記の課題は、請求項３記載の、サーボ領域においてはサーボマークパターンがＥＶＥＮ１、前記ＥＶＥＮ１とは逆相のＯＤＤ及び前記ＥＶＥＮ１と同相のＥＶＥＮ２の３種類のポジション領域に記録され、データ領域と前記サーボ領域とが時分割で記録されたディスクから読み取った信号に基づいてディスク上の位置を位相復調方式により検出するディスク装置であって、前記ディスクから読み取った信号から前記サーボマークパターンを検出する際に、前記ＥＶＥＮ１及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を、ＯＤＤポジション領域の中心におけるサーボパターンの位相に換算する検出手段を備え、前記検出手段は、ベクトルのままで位相の換算を行うディスク装置によっても達成される。
【００２１】
上記の課題は、請求項４記載の、サーボ領域においてはサーボマークパターンがＥＶＥＮ１、前記ＥＶＥＮ１とは逆相のＯＤＤ及び前記ＥＶＥＮ１と同相のＥＶＥＮ２の３種類のポジション領域に記録され、データ領域と前記サーボ領域とが時分割で記録されたディスクから読み取った信号に基づいてディスク上の位置を位相復調方式により検出するディスク装置であって、前記ディスクから読み取った信号から前記サーボマークパターンを検出する際に、前記ＥＶＥＮ１及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を、ＯＤＤポジション領域の中心におけるサーボパターンの位相に換算する検出手段を備え、前記検出手段は、ＥＶＥＮ１、ＯＤＤ及びＥＶＥＮ２のポジション領域におけるサーボパターンの位相を直接演算して求めるディスク装置によっても達成される。
【００２４】
請求項１及び３記載の発明によれば、グレイコードの読み取り時に長い信号を読み取ると徐々にクロックとデータとがずれてくる現象を防止することができる。又、ベクトルのままで位相換算を行うことで、位相を求める際の計算量及び計算時間を減少させることができる。
【００２５】
請求項２及び４記載の発明によれば、グレイコードの読み取り時に長い信号を読み取ると徐々にクロックとデータとがずれてくる現象を防止することができる。又、ポジション領域の位相を直接求めることで、位相を求める際の計算量及び計算時間を更に減少させることができる。
【００２６】
従って、本発明によれば、サーボ情報の復調回路及びデータの復調回路の一部を共有化して、復調系の回路規模を縮小して磁気ディスク装置のコストを抑さえると共に、ヘッドの走査速度に拘らず、常にディスク上の位置を正確に検出することが可能となる。
【００２７】
【発明の実施の形態】
以下、図面と共に本発明を実施例により説明する。
【００２８】
【実施例】
図１は、本発明になるディスク装置の一実施例の要部の構成を示すブロック図である。ディスク装置の実施例は、本発明になるディスク上の位置検出方法及びディスクの一実施例を採用する。又、本実施例では、本発明が位相復調方式を用いた磁気ディスク装置に適用されている。尚、以下の説明では、便宜上、磁気ディスク及び磁気ヘッドは夫々１つである場合について説明するが、磁気ディスク及び磁気ヘッドは夫々複数設けられていても良いことは言うまでもない。
【００２９】
図１において、磁気ディスク装置の再生系は、大略磁気ヘッド１と、リードチャネル２と、マイクロプロセッサユニット（ＭＰＵ）３とからなる。ヘッド１は、磁気ディスク１００から信号を読み取ってリードチャネル２に供給する。ディスク１００上には、データ領域とサーボ領域とが時分割で記録され、サーボ領域においては、サーボマークがＥＶＥＮ１、ＯＤＤ及びＥＶＥＮ２の３種類のポジション領域に記録されている。サーボマークパターンは、クロックの周期をＴとすると、１周期が８Ｔ（「１０００１０００」）を基本として、１シリンダ当りで位相が４５度ずれるように記録され、ディスク１００上の位置は、ヘッド１により再生されるサーボパターンの位相に基づいて検出される。本実施例では、サーボマークパターンにおいて連続する「０」の長さは、データ領域に存在する連続する「０」の長さより長く、サーボマークパターンにおいて連続する「０」のゾーンは３個以上である。
【００３０】
図２は、上記ディスク１００上のサーボトラックフォーマットを説明する図である。本実施例では、同図に示すように、１トラック当り、１００個のサーボフレームＳＦ０〜ＳＦ９９から構成される。
図３は、サーボフレームフォーマットを説明する図である。各サーボフレームＳＦ０〜ＳＦ９９は、同図に示すように、リード／ライトリカバリ領域Ｒ／ＷＲＲ、サーボマーク領域ＳＭＫ、ギャップ領域ＧＡＰ、ポジション領域ＰＯＳ、ギャップＧＡＰ、グレイコード領域ＧＣＲ及びギャップＧＡＰからなる。
【００３１】
リード／ライトリカバリ領域Ｒ／ＷＲＲは、「１０」の２Ｔデータの繰り返しで構成され、データ領域のライト動作からサーボ領域のリード動作への切り換え時に発生するトランジェントを吸収するために設けられている。
サーボマーク領域ＳＭＫは、「０００００００００００００１」なるサーボ情報が３ゾーンに書かれており、本実施例では、この３ゾーンのうち２ゾーンで連続した９個の「０」（「０００００００００」）が検出されるとサーボマークパターンが検出される。サーボマーク領域ＳＭＫは、ポジション領域ＰＯＳの開始を確定するために設けられている。
【００３２】
ギャップ領域ＧＡＰは、サーボマークパターンの同期ずれ等を保証すると共に、ダミーパターンを書き込まれることで、ポジション領域ＰＯＳの前後に４Ｔを越えるパターンが存在しないようにするために設けられている。
ポジション領域ＰＯＳは、上記ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２からなる。
【００３３】
図４〜図７は、ポジション領域ＰＯＳ近傍の記録パターンを示す図である。図４〜図７中、−２ＣＬＹ〜５ＣＬＹはディスク１００上のシリンダ、水平方向に延在する一点鎖線はシリンダ（トラック）の境界線、垂直方向に延在する点線はＳ極のピーク、垂直方向に延在する実線はＮ極のピークを示す。
図３の説明に戻ると、グレイコード領域ＧＣＲには、ディスク１００のシリンダアドレス情報がコード化され、１０Ｔ間隔でグレイコードビットが記録されている。グレイコード領域ＧＣＲの先頭にはグレイコードの開始点を示すグレイコードマークＧＭＫが記録され、これに続きシリンダアドレス情報ＣＡＩ、ヘッドアドレス情報ＨＡＩ、サーボセクタアドレス情報ＳＳＡＩ、ヘッドアドレス及びサーボセクタアドレスから作成された奇数パリティビットＰＢ、及びダミービットＤＢが記録されている。グレイコード領域ＧＣＲ中、奇数パリティビットＰＢ及びダミービットＤＢは、グレイコード化されていないが、その他の情報はグレイコード化されている。又、データリードの際に、データをリード用クロックに同期化するためのシンクゾーンが、グレイーコード領域ＧＣＲには３個設けられており、「０」のデータが連続しても同期ずれが発生しにくくしている。
【００３４】
図１の説明に戻ると、リードチャネル２は、大略アナログ・デジタル（Ａ／Ｄ）変換器４、リード回路５、レベルスライス回路６、マーカ検出回路７、タイミング発生回路８、グレイ・シリンダ／ヘッド・セクタ検出回路９、加算回路１０及びレジスタ１１からなる。リード回路５は、データの復調回路を構成する。他方、レベルスライス回路６、マーカ検出回路７、タイミング発生回路８、グレイ・シリンダ／ヘッド・セクタ検出回路９、加算回路１０及びレジスタ１１は、サーボ情報の復調回路を構成する。この復調回路は、デジタル回路で構成される。
【００３５】
Ａ／Ｄ変換器４は、データの復調回路と、サーボ情報の復調回路とに対して、共通に設けられている。Ａ／Ｄ変換器４は、ヘッド１によりディスク１００から再生された信号をＡ／Ｄ変換し、デジタル再生信号をリード回路５、レベルスライス回路６及び加算回路１０に供給する。リード回路５は、デジタル再生信号のうち、ディスク１００上のデータ領域から読み取られたデータを復調し、復調データを図示を省略する後段の回路へ供給する。
【００３６】
レベルスライス回路６は、Ａ／Ｄ変換器４からのデジタル再生信号を所定レベルでスライスすることにより、デジタル再生信号が「０」であるか「１」であるかを判定し、デジタル再生信号を「０」又は「１」なる信号に変換する。マーカ検出回路７は、レベルスライス回路６からの「０」又は「１」なる信号のうち、連続する「０」のゾーンが発生する回数をカウントし、連続する「０」が少なくとも９個存在するゾーンが２回発生するとサーボマークパターンを検出する。マーカ検出回路７は、非同期でサーボマークパターンを検出し、サーボマークパターンが検出されたタイミングを示す検出信号をタイミング発生回路８に供給する。
【００３７】
サーボマークパターンが検出されると、その後には、図３と共に説明したように、ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２及びグレイコードが記録されたグレイコード領域ＧＣＲが続くので、タイミング発生回路８は、マーカ検出回路７からの検出信号に基づいて、各ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２及びグレイコード領域ＧＣＲの検出開始タイミングを示すタイミング信号を発生する。各ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２の検出開始タイミングを示すタイミング信号は、加算回路１０に供給される。加算回路１０は、Ａ／Ｄ変換器４からのデジタル再生信号のうち、各ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２から読み取られたサーボ情報を、各ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２の検出開始タイミングを示すタイミング信号に基づき、デジタルフーリエ変換（ＤＦＴ）手法を用いて加算し、ディスク１００上の位置を示す位相情報を求める。この位相情報は、レジスタ１１に格納される。他方、グレイ・シリンダ／ヘッド・セクタ検出回路９は、タイミング発生回路８から得られるグレイコード領域ＧＣＲの検出開始タイミングを示すタイミング信号に基づいて、レベルスライス回路６の出力信号からグレイコードを検出し、ＭＰＵ３に供給する。
【００３８】
ＭＰＵ３は、タイミング発生回路８のタイミング信号の発生タイミングを設定すると共に、グレイ・シリンダ／ヘッド・セクタ検出回路９からのグレイコードを復号し、この復号結果とレジスタ１１に格納された位相情報とに基づいて、ヘッド１のディスク１００上の位置を検出する。
図８〜図１２は、レベルスライス回路６の一実施例を示すブロック図である。レベルスライス回路６は、図８に示す遅延回路６１と、図９に示す１＋Ｄ作成回路６２と、図１０に示す１−Ｄ２作成回路６３と、図１１に示すスライス回路６４と、図１２に示す１／４Ｔ検出回路６５とからなる。
【００３９】
遅延回路６１は、図８に示す如く接続されたフリップフロップ６０１，６０２と、反転回路６０３とからなる。フリップフロップ６０１，６０２のクロック入力端子ＣＬＫには、クロックＣＬＯＣＫが入力され、フリップフロップ６０１のデータ入力端子ＤＡＴＡには、Ａ／Ｄ変換器４からのデジタル再生信号ＳＧＮ−ＤＡＴＡが入力される。フリップフロップ６０１の出力信号ＳＧＮ−ＤＡＴＡ−Ｄは、フリップフロップ６０２のデータ入力端子ＤＡＴＡ及び図９に示す１＋Ｄ作成回路６２に入力される。反転回路６０３は、フリップフロップ６０２の出力信号を反転して信号ＳＧＮ−ＤＡＴＡ−ＭＤ２を出力し、図１０に示す１−Ｄ２作成回路６３に入力する。従って、遅延回路６１は、Ａ／Ｄ変換器４のデジタル再生信号ＳＧＮ−ＤＡＴＡを１クロック及び２クロック分遅延すると共に、２クロック分遅延された信号を反転して出力する。反転回路６０３は、デジタル再生信号ＳＧＮ−ＤＡＴＡのマイナスの値を求めるために設けられている。デジタル再生信号ＳＧＮ−ＤＡＴＡは、２の補数で表現されており、本来であれば、全ビットを反転した値に１を加算することでデジタル再生信号ＳＧＮ−ＤＡＴＡのマイナスの値が求まるが、本実施例では、回路規模を縮小するために、１を加算する回路は省略されている。
【００４０】
１＋Ｄ作成回路６２は、デジタル再生信号ＳＧＮ−ＤＡＴＡの広域ノイズを除去するために設けられており、図９に示す如く接続された加算回路６０４とＭＳＢ反転回路６０５とからなる。加算回路６０４は、デジタル再生信号ＳＧＮ−ＤＡＴＡと、１クロック分遅延された信号ＳＧＮ−ＤＡＴＡ−Ｄとを加算して２で除算することにより、平均値信号ＳＧＮ−ＤＡＴＡ−１ＰＤを出力する。ＭＳＢ反転回路６０５は、平均値信号ＳＧＮ−ＤＡＴＡ−１ＰＤのＭＳＢを反転して信号ＵＳ−ＤＡＴＡ−１ＰＤを出力する。このＭＳＢ反転回路６０５は、デジタル再生信号ＳＧＮ−ＤＡＴＡが符号付きデータであり、後述するスライス回路６４での大小比較が難しいため、大小比較を容易にするために設けられているが、後段の回路構成によっては省略可能である。
【００４１】
１−Ｄ２作成回路６３は、デジタル再生信号ＳＧＮ−ＤＡＴＡの傾きを得るために設けられており、図１０に示す如く接続された加算回路６０６とＭＳＢ反転回路６０７とからなる。加算回路６０６は、デジタル再生信号ＳＧＮ−ＤＡＴＡと、２クロック分遅延された信号ＳＧＮ−ＤＡＴＡ−ＭＤ２とを加算して２で除算することにより、平均値信号ＳＧＮ−ＤＡＴＡ−１ＭＤ２を出力する。ＭＳＢ反転回路６０７は、平均値信号ＳＧＮ−ＤＡＴＡ−１ＭＤ２のＭＳＢを反転して信号ＵＳ−ＤＡＴＡ−１ＭＤ２を出力する。このＭＳＢ反転回路６０７は、デジタル再生信号ＳＧＮ−ＤＡＴＡが符号付きデータであり、後述するスライス回路６４での大小比較が難しいため、大小比較を容易にするために設けられているが、後段の回路構成によっては省略可能である。
【００４２】
スライス回路６４は、デジタル再生信号ＳＧＮ−ＤＡＴＡの低域での「０」／「１」の判定を行うために設けられており、図１１に示す如く接続された比較回路６１１，６１２と、論理和（オア）回路６１３とからなる。比較回路６１１の入力端子Ａ及び比較回路６１２の入力端子Ｂには、１＋Ｄ作成回路６２からの信号ＵＳ−ＤＡＴＡ−１ＰＤが入力される。又、比較回路６１１の入力端子Ｂには、高スライスレベルＳＬＩＣＥ−ＨＩＧＨが入力され、比較回路６１２の入力端子Ａには、低スライスレベルＳＬＩＣＥ−ＬＯＷが入力される。これらのスライスレベルＳＬＩＣＥ−ＨＩＧＨ，ＳＬＩＣＥ−ＬＯＷは、固定されていても、例えばＭＰＵ３から設定しても良い。各比較回路６１１，６１２は、入力端子Ａに入力される信号レベルが入力端子Ｂに入力される信号レベルより高い場合にハイレベルの信号を出力する。オア回路６１３は、比較回路６１１，６１２の出力信号を入力され、符号なしの信号ＵＳ−ＤＡＴＡ−１ＰＤのレベルが所定の閾値の範囲外にある場合にハイレベル（「１」）となり、それ以外の場合にはローレベル（「０」）となる信号ＨＩ−ＤＡＴＡを出力する。
【００４３】
１／Ｔ検出回路６５は、デジタル再生信号ＳＧＮ−ＤＡＴＡの高域での「０」／「１」の判定を行うために設けられており、図１２に示す如く接続された比較回路６１５，６１６と、論理和（オア）回路６１７とからなる。比較回路６１５の入力端子Ａ及び比較回路６１６の入力端子Ｂには、１＋Ｄ２作成回路６３からの信号ＵＳ−ＤＡＴＡ−１ＭＤ２が入力される。又、比較回路６１５の入力端子Ｂには、高エッジ検出レベルＥＤＧＥ−ＨＩＧＨが入力され、比較回路６１６の入力端子Ａには、低エッジ検出レベルＥＤＧＥ−ＬＯＷが入力される。これらのエッジ検出レベルＥＤＧＥ−ＨＩＧＨ，ＥＤＧＥ−ＬＯＷは、固定されていても、例えばＭＰＵ３から設定しても良い。各比較回路６１５，６１６は、入力端子Ａに入力される信号レベルが入力端子Ｂに入力される信号レベルより高い場合にハイレベルの信号を出力する。オア回路６１７は、比較回路６１５，６１６の出力信号を入力され、符号なしの信号ＵＳ−ＤＡＴＡ−１ＭＤ２の変化が所定の閾値の範囲外にある場合にハイレベル（「１」）となり、それ以外の場合にはローレベル（「０」）となる信号ＤＡＴＡ−ＥＤＧＥを出力する。
【００４４】
図１３〜図１５は、マーカ検出回路７の一実施例を示すブロック図である。マーカ検出回路７は、図１３に示す検出回路７１と、図１４に示すバーストカウンタ回路７２と、図１５に示すマーカフラグ回路７３とからなる。
検出回路７１は、図１３に示す如く接続されたフリップフロップ７０１，７０２と、論理積（アンド）回路７０３と、オア回路７０４と、ＪＫフリップフロップ７０５と、フリップフロップ７０６と、アンド回路７０７と、反転回路７０８とからなる。フリップフロップ７０１，７０２，７０５，７０６のクロック入力端子ＣＬＫには、フロックＣＬＯＣＫが入力され、フリップフロップ７０１のデータ入力端子ＤにはＭＰＵ３からの復調命令信号ＤＥＭＯＤ−ＯＮが入力され、フリップフロップ７０１のＱ出力は、フリップフロップ７０２のデータ入力端子Ｄ及びアンド回路７０３に入力される。フリップフロップ７０２の＊Ｑ（Ｑバー）出力は、アンド回路７０３に入力される。
【００４５】
オア回路７０４は、アンド回路７０３の出力信号ＤＥＭＯＤ−ＯＮ−ＥＤＧＥ及び信号ＸＴ−ＥＮＤを入力され、出力信号をフリップフロップ７０５の端子Ｊに入力する。このフリップフロップ７０５の端子Ｋには、図１５に示すマーカフラグ回路７３の出力信号ＭＫＲ−ＦＯＵＮＤが入力され、クリアバー端子＊ＣＬにはリセット信号ＲＥＳＥＴＺが入力される。リセット信号ＲＥＳＥＴＺは、例えば電源リセットボタンの操作に応答して入力される。フリップフロップ７０５の出力信号ＭＫＲ−ＳＲＣは、フリップフロップ７０６のデータ入力端子Ｄ及びアンド回路７０７に入力される。フリップフロップ７０６のクリアバー端子＊ＣＬには、上記リセット信号ＲＥＳＥＴＺが入力される。フリップフロップ７０６のＱ出力からは、信号ＭＫＲ−ＳＲＣ−ＥＤＧＥが出力される。又、フリップフロップ７０６の＊Ｑ出力は、アンド回路７０７に入力される。アンド回路７０７の出力信号ＭＫＲ−ＳＲＣ−ＥＤＧＥは、図１４に示すバーストカウンタ回路７２及び反転回路７０８に入力され、反転回路７０８の出力信号ＭＫＲ−ＳＲＣ−ＥＤＧＥ−Ｚは、図１５に示すマーカフラグ回路７３に入力される。
【００４６】
バーストカウンタ回路７２は、図１４に示す如く接続されたオア回路７１１，７１２と、カウンタ７１３と、比較器７１４とからなる。オア回路７１１は、レベルスライス回路６のスライス回路６４及び１／４Ｔ検出回路６５からの信号ＨＩ−ＤＡＴＡ，ＤＡＴＡ−ＥＤＧＥを入力され、出力信号ＮＯ−ＤＡＴＡ−Ｚをオア回路７１２に入力する。このオア回路７１２には、図１３に示す検出回路７１のアンド回路７０７の出力信号ＭＫＲ−ＳＲＣ−ＥＤＧＥも入力されている。カウンタ７１３のクロック入力端子ＣＬＫにはクロックＣＬＯＣＫが入力され、端子ＤＴは「０」に固定され、ロード端子ＬＤにはオア回路７１２の出力信号が入力され、チップイネーブル端子ＣＥには図１３に示す検出回路７１のフリップフロップ７０６のＱ出力ＭＫＲ−ＳＲＣ−Ｄが入力され、クリアバー端子＊ＣＬＲにはリセット信号ＲＥＳＥＴＺが入力されている。カウンタ７１３のＱ出力は、「９」なる値が入力されている比較器７１４に入力される。比較器７１４は、出力信号ＢＵＲＳＴ−ＥＱ−９を図１５に示すマーカフラグ回路７３に入力する。
【００４７】
従って、カウンタ７１３は、レベルスライス回路６のスライス回路６４の出力信号ＨＩ−ＤＡＴＡ又は１／４Ｔ検出回路６５の出力信号ＤＡＴＡ−ＥＤＧＥがハイレベルの時、即ち、オア回路７１１の出力信号ＮＯ−ＤＡＴＡ−Ｚがハイレベルの時にカウント動作を行い、デジタル再生信号ＳＧＮ−ＤＡＴＡが連続して「０」である回数をカウントする。そして、連続して９個の「０」がカウントされると、比較器７１４からハイレベルの信号ＢＵＲＳＴ−ＥＱ−９が出力される。
【００４８】
マーカフラグ回路７３は、図１５に示す如く接続されたフリップフロップ７２１と、オア回路７２２と、アンド回路７２３〜７２５とからなる。フリップフロップ７２１のクロック入力端子ＣＬＫには、クロックＣＬＯＣＫが入力され、クリアバー端子＊ＣＬにはリセット信号ＲＥＳＥＴＺが入力され、データ入力端子Ｄにはアンド回路７２４の出力信号が入力される。フリップフロップ７２１のＱ出力信号ＭＫＲ−ＦＬＧは、オア回路７２２及びアンド回路７２５に入力される。オア回路７２２には、アンド回路７２３の出力信号も入力されている。オア回路７２２の出力信号は、アンド回路７２４に入力される。このアンド回路７２４には、図１３に示す検出回路７１の反転回路７０８の出力信号ＭＫＲ−ＳＲＣ−ＥＤＧＥ−Ｚも入力されている。アンド回路７２３には、図１３に示す検出回路７１のフリップフロップ７０６のＱ出力信号ＭＫＲ−ＳＲＣ−Ｄと、図１４に示すバーストカウンタ回路７２の比較器７１４の出力信号ＢＵＲＳＴ−ＥＱ−９が入力されている。アンド回路７２５には、アンド回路７２３の出力信号と、フリップフロップ７２１の出力信号ＭＫＲ−ＦＬＧが入力されており、アンド回路７２５からは信号ＭＫＲ−ＦＯＵＮＤが出力される。
【００４９】
フリップフロップ７２１の出力信号ＭＫＲ−ＦＬＧは、マーカフラグであり、連続した「０」のバーストが１回目であるか２回目であるかを識別するために設けられている。１回目の「０」のバースト検出でマーカフラグがハイレベル（「１」）となり、マーカフラグがハイレベルの状態で「０」のバーストが検出されると、アンド回路７２５からハイレベルのマーカ検出信号ＭＫＲ−ＦＯＵＮＤが出力される。
【００５０】
従って、本実施例によれば、ディスク１００上に図１６に示す如きサーボマークパターンが記録されているとすると、正常な場合は図１７に示すようにサーボマークパターンが検出される。又、図１８に示すように１ビット抜けが発生しても、図１９に示すようにデータ湧きだしが発生しても、サーボマークパターンを正しく検出することができるので、不要なリードリトライ等を防止してアクセス速度を向上することができる。尚、図１６〜図１９中、垂直方向に延在する点線はＳ極のピーク、垂直方向に延在する実線はＮ極のピーク、「１２３４５６７８９」の前にある「＊」印は検出された「０」のバースト、「９」の下にある「＊」印はサーボマークパターンが検出された時点を示す。
【００５１】
ところで、加算回路１０がサーボ領域において位相情報を積分して位置情報を復調する区間（以下、積分区間と言う）は、平均化の効果により位置信号の品質が向上するので、できるだけ長い方が好ましい。しかし、積分区間を長くすると、ヘッド１によるディスク１００に対するシーク速度の上限（境界）が低くなってしまう。
【００５２】
図２０は、サーボフレームフォーマット内のサーボマーク領域ＳＭＫとポジション領域ＰＯＳとをギャップ領域ＧＡＰ等を省略して示す図である。又、図２１は、サーボマーク領域ＳＭＫの構成を示す図であり、「０」のバーストＢＳＴ１〜ＢＳＴ３からなる。更に、図２２は、ポジション領域ＥＶＥＮ１内の積分区間ＩＮＴを示す図であり、ポジション領域ＥＶＥＮ１は、サーボガードゾーンＳＧ１，ＳＧ２と積分区間ＩＮＴとからなる。サーボガードゾーンＳＧ１は、サーボ情報の復調回路（Ａ／Ｄ変換器４）内のローパスフィルタ（図示せず）を安定動作させるために設けられ、サーボガードゾーンＳＧ２は、サーボマークパターンの時間的冗長性を吸収するために設けられている。ポシション領域ＯＤＤ，ＥＶＥＮ２も、ポジション領域ＥＶＥＮ１と同様の構成を有する。
【００５３】
サーボマーク領域ＳＭＫのバーストＢＳＴ１とバーストＢＳＴ２とでサーボマークパターンが検出されると、ポジション領域ＥＶＥＮ１では、積分区間ＩＮＴが図２２中ＩＮＴ１２に示す位置に設定される。又、サーボマーク領域ＳＭＫのバーストＢＳＴ２とバーストＢＳＴ３とでサーボマークパターンが検出されると、ポジション領域ＥＶＥＮ１では、積分区間ＩＮＴが図２２中ＩＮＴ２３に示す位置に設定される。
【００５４】
図２３は、積分区間と位置復調境界速度との関係を示す図である。同図中、ｄは、８周期積分を行った場合の境界速度を示し、最も小さなシーク速度（傾き）で境界速度に達する。これに対し、ｃ，ｂ，ａは、積分周期を減少させることで、境界速度を大きくすることができる。そこで、本実施例では、シーク速度に応じて積分区間ＩＮＴを変更することで、高速シーク時にも正確な位置検出を可能とする。
【００５５】
図２４は、境界速度に近くなると積分周期（又は積分区間）を変更して境界速度を避ける場合を説明する図である。同図中、（ａ）は８周期積分を行う場合を示し、（ｂ）は境界速度に近くなり積分周期を６周期積分に変更する場合を示す。図２４中、ハッチングは積分区間ＩＮＴを示し、ｓ１〜ｓ６は積分周期の変更の基準となる基準速度を示す。
【００５６】
図２５は、シーク速度に応じて加算回路１０の積分区間ＩＮＴをタイミング発生回路８を介して変更するＭＰＵ３の処理を説明するフローチャートである。同図中、位置検出処理が開始されると、ステップＳＴ１は、レジスタ１１及びグライ・シリンダ／ヘッド・セクタ検出回路９の出力に基づいて、ヘッド１のディスク１００上の位置を計算する。ステップＳＴ２は、現在のシーク速度を計算する。ステップＳＴ３は、現在のシーク速度が基準速度ｓ１以下であるか否かを判定し、判定結果がＮＯであると、ステップＳＴ４は、現在のシーク速度が基準速度ｓ２以上で基準速度ｓ３以下であるか否かを判定する。ステップＳＴ４の判定結果がＮＯであると、ステップＳＴ５は、現在のシーク速度が基準速度ｓ４以上で基準速度ｓ５以下であるか否かを判定し、判定結果がＮＯであると、ステップＳＴ６は、現在のシーク速度が基準速度ｓ６以上であるか否かを判定する。ステップＳＴ３、ＳＴ４、ＳＴ５又はＳＴ６の判定結果がＹＥＳであると、ステップＳＴ７は、積分周期を８周期積分に設定し、処理は終了する。他方、ステップＳＴ７の判定結果がＮＯであると、ステップＳＴ８は、積分周期を６周期積分に設定し、処理は終了する。これにより、ＭＰＵ３は、設定された積分周期をサーボ情報の復調回路（加算回路１０）に対して指示することができる。
【００５７】
図２６は、積分周期の他の設定方法を説明する図である。同図中、（ａ）は８周期積分を行う場合を示し、（ｂ）はシーク速度が所定速度まで上昇すると積分周期を６周期積分に変更する場合を示す。図２６中、ハッチングは積分区間ＩＮＴを示す。
図２７は、積分周期の更に他の設定方法を説明する図である。同図中、（ａ）は８周期積分を行う場合を示し、（ｂ）はシーク速度が第１の所定速度まで上昇すると積分周期を６周期積分に変更する場合を示し、（ｃ）はシーク速度が第２の所定速度まで上昇すると積分周期を４周期積分に変更する場合を示し、（ｄ）はシーク速度が第３の所定速度まで上昇すると積分周期を２周期積分に変更する場合を示す。この場合、（第１の所定速度）＜（第２の所定速度）＜（第３の所定速度）である。図２７中、ハッチングは積分区間ＩＮＴを示す。
【００５８】
サーボフレーム内に記録されたグレイコード等の情報は、ディスク１００から読み取った信号とは同期していないクロックを用いて読み取る必要がある。グレイコードの読み取りは、連続した「０」を読み取りの開始条件とするが、長い信号を読み取る場合には、徐々にクロックとデータとがずれてくる現象が発生する。そこで、本実施例では、ある特定ビット毎に連続する「０」を記録しておき、この連続する「０」に対して同期をかけ直すことで、クロックとデータとのずれを防止する。具体的には、「０」の数を数えるカウンタと、データ読み取り位置を決定するカウンタとの間でデータをコピーすることで、クロックとデータとの同期を保つ。
【００５９】
図２８は、グレイ・シリンダ／ヘッド・セクタ検出回路９の一部分を示すブロック図であり、図２９は、グレイ・シリンダ／ヘッド・セクタ検出回路９の他の部分を示すブロック図である。
グレイ・シリンダ／ヘッド・セクタ検出回路９の回路部分９１は、図２８に示す如く接続されたフリップフロップ９１０、「０」〜「３」のシーケンスをカウントするシーケンスカウンタ９１１、デコーダ９１２、比較器９１３、ＪＫフリップフロップ９１４、ビットを取り込む数を決定する繰り返しカウンタ９１５、比較器９１６、「０」の数を数えるバーストカウンタ９１７、セレクタ９１８及び「０」／「１」取り込み用のトリガカウンタ９１９からなる。他方、グレイ・シリンダ／ヘッド・セクタ検出回路９の回路部分９２は、図２９に示す如く接続された比較器９２１、アンド回路９２２、反転回路９２３、アンド回路９２４、オア回路９２５、フリップフロップ９２６、オア回路９２７、フリップフロップ９２８及びオア回路９２９からなる。
【００６０】
図２８において、フリップフロップ９１０，９１４のクロック入力端子ＣＬＫ及びカウンタ９１１，９１５，９１７，９１９のクロック入力端子ＣＬＫには、クロックＣＬＯＣＫが入力される。又、フリップフロップ９１０のリセット端子ＲＳＴ、フリップフロップ９１４のリセット端子＊ＲＳＴ及びカウンタ９１１，９１５，９１７，９１９のリセット端子＊ＲＳＴには、リセット信号ＲＥＳＥＴＺが入力される。図１に示すタイミング発生回路８からの検出開始タイミングを示す信号ＧＲＡＹ−ＳＴＡＲＴは、グレイコードシンクの略中間部分で１クロック間ハイレベルとなる信号であり、フリップフロップ９１０のデータ入力端子Ｄ及びカウンタ９１１のロード端子ＬＤに入力される。フリップフロップ９１０のＱ出力ＧＲＡＹ−ＳＴＡＲＴ−Ｄは、フリップフロップ９１４の端子Ｊ及び図２９に示す回路部分９２のオア回路９２５に入力される。
【００６１】
カウンタ９１１の端子ＤＴには、「０」に固定された信号が入力され、チップイネーブル端子ＣＥには、図２９に示す回路部分９２のアンド回路９２２の出力信号ＳＥＱ−ＣＴＲ−ＥＮが入力される。カウンタ９１１の出力信号は、デコーダ９１２及び比較器９１３に入力され、デコーダ９１２からは信号ＴＲＧ−ＭＡＸ，ＴＲＧ−ＲＥＬ，ＲＥＰ−ＲＥＬが出力される。信号ＴＲＧ−ＭＡＸは、トリガカウンタ９１９の最大値を示し、信号ＴＲＧ−ＲＥＬはトリガカウンタ９１９のロード値を示し、信号ＲＥＰ−ＲＥＬは、ビット数を示す。
【００６２】
比較器９１３には、「４」なる値の信号も入力されており、比較器９１３の出力信号は、フリップフロップ９１４の端子Ｋに入力される。
カウンタ９１５の端子ＤＴには、デコーダ９１２の出力信号ＲＥＰ−ＲＥＬが入力され、ロード端子ＬＤには図２９に示す回路部分９２のオア回路９２７の出力信号ＲＥＰ−ＬＯＡＤが入力され、チップイネーブル端子ＣＥには図２９に示す回路部分９２のアンド回路９２４の出力信号ＲＥＰ−ＣＴＲ−ＥＮが入力される。フリップフロップ９１４の出力信号ＧＲＡＹ−ＲＵＮは、カウンタ９１９のチップイネーブル端子ＣＥに入力される。カウンタ９１５の出力信号は、「１５」なる値の信号が入力されている比較器９１６に入力され、比較器９１６の出力信号ＲＥＰ−ＣＴＲ−ＭＡＸは、図２９に示す回路部分９２のアンド回路９２２及び反転回路９２３に入力される。
【００６３】
カウンタ９１７の端子ＤＴには、「０」なる値の信号が入力され、ロード端子ＬＤには図１１に示すオア回路６１３の出力信号ＨＩ−ＤＡＴＡ又は図１２に示すオア回路６１７の出力信号ＤＡＴＡ−ＥＤＧＥが入力される。カウンタ９１７の出力信号は、セレクタ９１８の端子Ａに入力される、セレクタ９１８の端子Ｂには、デコーダ９１２の出力信号ＴＲＧ−ＲＥＬが入力され、セレクタ端子ＳＥＬには、図２９に示す回路部分９２のアンド回路９２４の出力信号ＴＲＧ−ＬＤ−ＳＥＬが入力される。セレクタ９１８の出力信号は、カウンタ９１９の端子ＤＴに入力される。このカウンタ９１９のロード端子ＬＤには、図２９に示す回路部分９２のオア回路９２９の出力信号ＴＲＧ−ＬＤが入力され、カウンタ９１９の出力信号ＴＲＧ−ＣＴＲは、図２９に示す回路部分９２の比較器９２１に入力される。
【００６４】
図２９において、比較器９２１は、図２８に示す回路部分９１からの信号ＴＲＧ−ＣＴＲ，ＴＲＧ−ＭＡＸを入力され、出力信号をアンド回路９２２，９２４に入力する。アンド回路９２２，９２４には、回路部分９１からの信号ＧＲＡＹ−ＲＵＮも入力されている。回路部分９１からの信号ＲＥＰ−ＣＴＲ−ＭＡＸは、アンド回路９２２には直接、アンド回路９２４には反転回路９２３を介して入力されている。アンド回路９２２の出力信号ＳＥＱ−ＣＴＲ−ＥＮは、オア回路９２５及びフリップフロップ９２６のデータ入力端子Ｄに入力され、オア回路９２５には回路部分９１からの信号ＧＲＡＹ−ＳＴＡＲＴ−Ｄも入力されている。オア回路９２５の出力信号ＴＲＧ−ＬＤ−ＢＳＴは、オア回路９２９に入力されている。又、アンド回路９２４からは、信号ＴＲＧ−ＬＤ−ＲＥＬ，ＲＥＰ−ＣＴＲ−ＥＮ，ＤＴ−ＳＭＰＬが出力され、信号ＴＲＧ−ＬＤ−ＲＥＬはオア回路９２９に入力され、信号ＤＴ−ＳＭＰＬはフリップフロップ９２８のクロック入力端子ＣＬＫに入力される。
【００６５】
フリップフロップ９２６のクロック入力端子ＣＬＫには、クロックＣＬＯＣＫが入力され、リセット端子ＲＳＴにはリセット信号ＲＥＳＥＴＺが入力されている。フリップフロップ９２６のＱ出力は、回路部分９１からの信号ＧＲＡＹ−ＳＴＡＲＴ−Ｄを入力されているオア回路９２７に入力される。オア回路９２７の出力信号は、回路部分９１のカウンタ９１５のロード端子ＬＤに入力される。フリップフロップ９２８のデータ入力端子Ｄには、図１１に示すオア回路６１３の出力信号ＨＩ−ＤＡＴＡ又は図１２に示すオア回路６１７の出力信号ＤＡＴＡ−ＥＤＧＥが入力される。又、フリッップフロップ９２８のリセット端子ＲＳＴには、信号ＧＲＡＹ−ＳＴＡＲＴが入力される。フリップフロップ９２８のＱ出力からは、ＭＰＵ３へ入力されるシリアルグレーコードを示す信号ＳＲＥＧ（００），．．．，ＳＲＥＧ（４７）が得られる。オア回路９２９の出力信号ＴＲＧ−ＬＤは、回路部分９１のカウンタ９１９のロード端子ＬＤに入力される。
【００６６】
図３０〜図３２は、図２８及び図２９に示す回路部分９１，９２の各部における信号のタイミングを示すタイミングチャートである。又、図３３は、グレイコードシンクを説明するための図である。図３０〜図３２中、図３３の同一部分には同一符号を付す。図３３中、Ｇ−ＳＹＮＣはグレイコードシンク、Ｇはグレイコード（１４ビット）、Ｈはヘッド番号（５ビット）、Ｓはセクタ番号（７ビット）、Ｐはパリティを示す。
【００６７】
本実施例では、グレイコードで記録されるデータ「１」は、「０００００００００１」のパターンで表され、データ「０」は、「０１０１０１０１０１」のパターンで表される。グレイコードのシンクゾーンは、連続した１４個の「０」により検出される。又、シンクゾーンのパターン「０１０１０１０１０１」はビット「０」に対応させ、パターン「０００００００００１」はビット「１」に対応させる。ヘッドセクタのパターン「０１０１０１０１」はビット「０」に対応させ、パターン「０００００００１」はビット「１」に対応させる。
【００６８】
従って、図２８及び図２９の回路部分９１，９２において、バーストカウンタ９１７は、連続する「０」の数をカウントし、トリガカウンタ９１９は、データを取り込むタイミングを決定する。バーストカウンタ９１７には、デジタル再生信号波形が発生する度に「０」がロードされ、それ以外の場合にはカウントアップする。これにより、バーストカウンタ９１７は、常に「０」が何個連続しているかをカウントしている。
【００６９】
入力データとクロックＣＬＯＣＫとが同期していないため、入力データとクロックＣＬＯＣＫとの関係は、徐々にずれてくる。このずれを防止して、入力データとクロックＣＬＯＣＫとを同期させるためにグレイコードのシンクゾーンが設けられている。シンクゾーンには、入力データとクロックＣＬＯＣＫとの位相ずれを補正する目的で、ビット「１」（パターン「０００００００００１」）が記録されている。
【００７０】
トリガカウンタ９１９は、シンクゾーンの中心と思われる場所を計測し、その場所でバーストカウンタ９１７の値をトリガカウンタ９１９にロードする。これにより、トリガカウンタ９１９には、バーストカウンタ９１７より「１」小さい値がロードされるが、バーストカウンタ９１７との同期は取れる。バーストカウンタ９１７は、入力データに同期しているため、トリガカウンタ９１９と入力データとの同期が可能となる。
【００７１】
ところで、シーク動作中は、ポジション領域ＥＶＥＮ１，ＥＶＥＮ２を走査するヘッド１の走査角度が、ポジション領域ＥＶＥＮ１，ＥＶＥＮ２の中心での位相とは異なってしまうことがある。図３４は、ポジション領域ＥＶＥＮ１からポジション領域ＯＤＤまでの間にヘッド１が９０度（π／２ラジアン）移動した場合の走査軌跡を破線で示す図である。この場合、０度を中心にヘッド１が移動しているため、単純にポジション領域ＥＶＥＮ１，ＥＶＥＮ２での位相を加算して２で割ったものが、中心での位相となる。しかし。０度が中心ではない場合や、ヘッド１の移動速度が大きい場合等には、単純な平均を求めたのでは、中心の位相を計算することができない。
【００７２】
例えば、ポジション領域ＥＶＥＮ１→ＯＤＤ→ＥＶＥＮ２を走査するヘッド１の走査角度が０度→１８０度→０度というように変化する場合、単純な平均を求めると、ポジション領域ＥＶＥＮの中心での位相は０度ということになるが、正しくは１８０度である。この誤りを補正するためには、単純な平均からヘッド１の移動分を差し引いて、中心位置での位相に換算することが必要である。従って、この場合であれば、ポジション領域ＥＶＥＮ１の位相に１８０度の移動量を加算し、ポジション領域ＥＶＥＮ２の位相から１８０度の移動量を減算しておく必要がある。このように、ある程度以上のヘッド移動速度では、ヘッド移動速度を考慮した位相計算が必要であり、本実施例では、以下の方法で中心位置での正しい位相を計算する。
【００７３】
図１に示すＭＰＵ３は、周知の方法により、前回のヘッド１の位置と、前々回のヘッド１の位置から、ヘッド移動速度を知ることができる。これは、位置のサンプリング間隔が例えば数十μｓｅｃであると、２つの連続するサンプリング時点の間では、ヘッド移動速度が殆ど変化しないからである。又、サーボマークパターンも、ディスク装置固有のものであるため、ヘッド移動速度とサーボパターン長とから、補正するべき位相を容易に計算できる。つまり、シーク動作中の位相換算処理は、ＭＰＵ３により実行される。ＭＰＵ３は、レジスタ１１に格納された位相情報を読み出し、ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２についての位相を計算し、最終的な位相を計算する。
【００７４】
図３５は、ＭＰＵ３が実行するシーク動作中の位相換算処理を説明するフローチャートである。ステップＳＴ１１は、レジスタ１１から読み出された位相情報ｃｐ１，ｃｐ２，ｓｐ１，ｓｐ２に基づいて、以下の計算を行うことで、ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２における位相ｅｖｅｎ１’，ｏｄｄ，ｅｖｅｎ２’を求める。尚、ｃｐ１＋ｃｐ２／√２＝ｃｐ（デジタルフーリエ変換の余弦成分），ｓｐ１＋ｓｐ２／√２＝ｓｐ（デジタルフーリエ変換の正弦成分）である。先ず、ｅｖｅｎ１＿ｃｐ１＋ｅｖｅｎ１＿ｃｐ２×０．７をｅｖｅｎ１＿ｃｐとし、ｅｖｅｎ１＿ｓｐ１＋ｅｖｅｎ１＿ｓｐ２×０．７をｅｖｅｎ１＿ｓｐとする。そして、ｅｖｅｎ１＿ｃｐとｅｖｅｎ１＿ｓｐのアークタンジェントからｅｖｅｎ１’を計算し、同様の計算を行うことにより、ｏｄｄ，ｅｖｅｎ２’を計算する。
【００７５】
ステップＳＴ１２は、前回のヘッド１の移動速度に定数を乗算して、補正位相を求める。ステップＳＴ１３は、ｅｖｅｎ１’＋補正位相からｅｖｅｎ１を計算し、ｅｖｅｎ１が１８０以上であればｅｖｅｎ１−３６０をｅｖｅｎ１に設定し直し、ｅｖｅｎ１が−１８０以下であればｅｖｅｎ１＋３６０をｅｖｅｎ１に設定し直す。又、ステップＳＴ１３は、ｅｖｅｎ２’−補正位相からｅｖｅｎ２を計算し、ｅｖｅｎ２が１８０以上であればｅｖｅｎ２−３６０をｅｖｅｎ２に設定し直し、ｅｖｅｎ２が−１８０以下であればｅｖｅｎ２＋３６０をｅｖｅｎ２に設定し直す。
【００７６】
ステップＳＴ１３は、（ｅｖｅｎ１＋ｅｖｅｎ２）／２からｅｖｅｎを計算し、ｅｖｅｎが１８０以上であればｅｖｅｎ−３６０をｅｖｅｎに設定し直し、ｅｖｅｎが−１８０以下であればｅｖｅｎ＋３６０をｅｖｅｎに設定し直す。ステップＳＴ１４は、ｅｖｅｎ−ｏｄｄからｐｏｓ＿ｄｅｇを計算し、ｐｏｓ＿ｄｅｇが１８０以上であればｐｏｓ＿ｄｅｇ−３６０をｐｏｓ＿ｄｅｇに設定し直し、ｐｏｓ＿ｄｅｇが−１８０以下であればｐｏｓ＿ｄｅｇ＋３６０をｐｏｓ＿ｄｅｇに設定し直す。ステップＳＴ１６は、ｐｏｓ＿ｄｅｇと現在のサンプリング点に対する予測位置とに基づいてヘッド１のディスク１００上の真の位置を求め、ヘッド移動速度及び次のサンプリング点での予測位置を求める。
【００７７】
図３５に示す位相換算処理によれば、ＭＰＵ３が保持しているヘッド移動速度をサーボ情報の復調時に用いることで、シーク動作中の位置の誤検出を防止している。図３６は、シーク速度（ヘッド移動速度）を考慮しないでサーボ情報を復調した場合の復調誤りを示す図であり、同図中、（ａ）は検出位置、（ｂ）は検出位置と実際の位置との誤差を示す。又、図３７は、本実施例の如く、シーク速度（ヘッド移動速度）を考慮してサーボ情報を復調した場合の復調誤りを示す図であり、同図中、（ａ）は検出位置、（ｂ）は検出位置と実際の位置との誤差を示す。図３７と図３６との比較からも、シーク速度を考慮してポジション領域ＥＶＥＮ１，ＥＶＥＮ２での位相をポジション領域ＯＤＤの中心での位相に換算しておくことで、サーボ情報を正しく復調することができることが確認できた。
【００７８】
ところで、図３５に示す位相換算処理では、ポジション領域ＥＶＥＮ１，ＥＶＥＮ２での位相角度を求め、その後に位相角度に対する補正を行っている。このため、除算とアークタンジェントの計算をポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２について、計３回行う必要がある。そこで、このような除算とアークタンジェントの計算を減少させてＭＰＵ３への負荷を軽減することのできる位相計算処理を、図３８と共に説明する。
【００７９】
図３８において、ステップＳＴ２１は、レジスタ１１から読み出された位相情報ｃｐ１，ｃｐ２，ｓｐ１，ｓｐ２に基づいて、以下の計算を行うことで、ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２における位相のベクトル成分ｅ１＿ｘ，ｅ１＿ｙ，ｏｄｄ＿ｘ，ｏｄｄ＿ｙ，ｅ２＿ｘ，ｅ２＿ｙを求める。先ず、ｅｖｅｎ１＿ｃｐ１＋ｅｖｅｎ１＿ｃｐ２×０．７をｅ１＿ｘ、ｅｖｅｎ１＿ｓｐ１＋ｅｖｅｎ１＿ｓｐ２×０．７をｅ１＿ｙとする。ここで、ｃｐはベクトル情報のｘ成分、ｓｐはベクトル情報のｙ成分とみなす。そして、同様の計算を行うことにより、ｏｄｄ＿ｘ，ｏｄｄ＿ｙ，ｅ２＿ｘ，ｅ２＿ｙを計算する。
【００８０】
ステップＳＴ２２は、前回のヘッド１の移動速度に定数を乗算して、補正位相θを求める。ステップＳＴ１３は、次のベクトル演算を行う。
【００８１】
【数１】
0003670440.tif 000002
【００８２】
ポジション領域ＥＶＥＮ１とポジション領域ＥＶＥＮ２とでは、シーク速度がゼロであれば、同じベクトル情報を有する。しかし、ポジション領域ＥＶＥＮ１，ＥＶＥＮ２のベクトル情報を加算して２で割る方法では、ポジション領域ＥＶＥＮ１からポジション領域ＥＶＥＮ２までの間で２つのシリンダをシークすると位相が１８０度異なるため、その中間のベクトルは２種類存在してしまい、どちらの位相を選択するべきかがわからなくなってしまう。そこで、本実施例では、ポジション領域ＥＶＥＮ１，ＥＶＥＮ２での位相を、ポジション領域ＯＤＤの中心での位相に換算しておく。ＭＰＵ３は、ヘッド１の前回の位置と前々回の位置とから、おおよそのヘッド移動速度を計算して求めることができ、又、ポジション領域ＥＶＥＮ１とポジション領域ＯＤＤとの中心間距離も予めわかっている。このため、ヘッド１のポジション領域ＥＶＥＮ１，ＯＤＤの中心での移動角度が計算可能であり、この移動角度をθとすると、θ＝（ヘッド移動速度）＊（定数）となる。サーボ情報を復調することで得られるポジション領域ＥＶＥＮ１，ＥＶＥＮ２の移動情報は、ポジション領域ＯＤＤの中心における位相角度からθだけ進んだ或いは遅れたものであるから、上記ベクトル演算（１），（２）によりベクトル成分の補正をすることができる。ベクトル演算（１），（２）により、ポジション領域ＥＶＥＮ１，ＥＶＥＮ２におけるベクトルの向きは等しくなり、上記ベクトル演算（３）で表される加算を行うことができる。
【００８３】
ステップＳＴ２４は、ｅｖｅｎ−ｏｄｄからｐｏｓ＿ｄｅｇを計算することにより、ｅｖｅｎ，ｏｄｄについてアークタンジェントを計算して位相を求める。又、ステップＳＴ２５は、ｐｏｓ＿ｄｅｇと予測位置とに基づいてヘッド１のディスク１００上の真の位置を求め、ヘッド移動速度及び次のサンプリング点での予測位置を求める。
【００８４】
従って、図３８に示す位相計算処理によれば、ベクトル情報を角度情報に変換することなく、ベクトルのままでシーク速度に応じた位相補正を行って、ポジション領域ＥＶＥＮ１，ＥＶＥＮ２についての位相補正結果をベクトルのままで加算することでポジション領域ＥＶＥＮ１，ＥＶＥＮ２の中心位置での位相を求めることができる。この場合、図３５に示す位相換算処理に比べると、アークタンジェントの計算を２回に減少させることができる。又、ベクトル演算の場合、角度の演算のように±１８０度での境界も存在しないので、図３５に示す位相換算処理と比較すると、条件判断を削減可能である。これにより、図３８に示す位相計算処理によれば、図３５に示す位相換算処理より必要な計算量及び計算時間が減少し、ＭＰＵ３への負荷を軽減することができる。
【００８５】
ところで、図３８に示す位相計算処理では、アークタンジェントの計算を２回行う必要がある。そこで、積和演算を行うことでアークタンジェントの演算回数を減少させてＭＰＵ３への負荷を更に軽減することのできる位相計算処理を、図３９と共に説明する。
図３９において、ステップＳＴ３１は、レジスタ１１から読み出された位相情報ｃｐ１，ｃｐ２，ｓｐ１，ｓｐ２に基づいて、以下の計算を行うことで、ポジション領域ＥＶＥＮ１，ＯＤＤ，ＥＶＥＮ２における位相のベクトル成分ｅ１＿ｘ，ｅ１＿ｙ，ｏｄｄ＿ｘ，ｏｄｄ＿ｙ，ｅ２＿ｘ，ｅ２＿ｙを求める。先ず、ｅｖｅｎ１＿ｃｐ１＋ｅｖｅｎ１＿ｃｐ２×０．７をｅ１＿ｘ、ｅｖｅｎ１＿ｓｐ１＋ｅｖｅｎ１＿ｓｐ２×０．７をｅ１＿ｙとする。ここで、ｃｐはベクトル情報のｘ成分、ｓｐはベクトル情報のｙ成分とみなす。そして、同様の計算を行うことにより、ｏｄｄ＿ｘ，ｏｄｄ＿ｙ，ｅ２＿ｘ，ｅ２＿ｙを計算する。
【００８６】
ステップＳＴ３２は、前回のヘッド１の移動速度に定数を乗算して、補正位相θを求める。ステップＳＴ３３は、次のベクトル演算を行う。上記ステップＳＴ３１〜ＳＴ３３は、図３８に示すステップＳＴ２１〜ＳＴ２３と実質的に同じである。
【００８７】
【数２】
0003670440.tif 000003
【００８８】
ステップＳＴ４４は、ｅｖｅｎ＿ｘ＊ｏｄｄ＿ｘ＋ｅｖｅｎ＿ｙ＊ｏｄｄ＿ｙと、ｅｖｅｎ＿ｘ＊ｏｄｄ＿ｙ−ｅｖｅｎ＿ｙ＊ｏｄｄ＿ｘとのアークタンジェントからｐｏｓ＿ｄｅｇを計算する。ここで、「＊」は乗算を表す。又、ステップＳＴ４５は、ｐｏｓ＿ｄｅｇと予測位置とに基づいてヘッド１のディスク１００上の真の位置を求め、ヘッド移動速度及び次のサンプリング点での予測位置を求める。
【００８９】
つまり、ｅｖｅｎとｏｄｄのベクトルの位相比較を行う際、内積の定理から、次の関係が成立する。
ｅｖｅｎ・ｏｄｄ＝｜ｅｖｅｎ｜｜ｏｄｄ｜ｃｏｓφ
ｅｖｅｎ・ｏｄｄ＝ｅｖｅｎ＿ｘ＊ｏｄｄ＿ｘ＋ｅｖｅｎ＿ｙ＊ｏｄｄ＿ｙ
外積について考えると、右回りの方向に外積を定義すると、次の基本性質が得られる。ここで、ｉ，ｊ，ｋはｘ，ｙ，ｚ方向の単位ベクトルを表し、「×」は外積を表す。
【００９０】
ｉ×ｉ＝０    ｊ×ｉ＝−ｋ    ｋ×ｉ＝ｊ
ｉ×ｊ＝ｋ    ｊ×ｊ＝０      ｋ×ｊ＝−ｉ
ｉ×ｋ＝−ｊ  ｊ×ｋ＝ｉ      ｋ×ｋ＝０
しかし、元のベクトルはｘ，ｙ平面上にあるので、次の関係が成立すると考えられる。
【００９１】
ｉ×ｉ＝０    ｊ×ｉ＝−ｋ
ｉ×ｊ＝ｋ    ｊ×ｊ＝０
従って、次の関係が得られる。
ｅｖｅｎ×ｏｄｄ＝ｅｖｅｎ＿ｘ＋ｏｄｄ＿ｙ−ｅｖｅｎ＿ｙ＊ｏｄｄ＿ｘ
又、外積の定理から、次の関係が得られる。
【００９２】
ｅｖｅｎ×ｏｄｄ＝｜ｅｖｅｎ｜｜ｏｄｄ｜ｓｉｎφ
そこで、ｒ＝｜ｅｖｅｎ｜｜ｏｄｄ｜とすると、次の関係が得られる。
ｓｉｎφ＝（ｅｖｅｎ×ｏｄｄ）／ｒ
ｃｏｓφ＝（ｅｖｅｎ・ｏｄｄ）／ｒ
この結果、４象限のφが位相となり、図４０からもわかるように、φ＝ａｒｃｔａｎ２（外積，内積）として、２つのベクトルの位相を直接計算することができる。
【００９３】
従って、図３９に示す位相計算処理によれば、ベクトル情報を角度情報に変換することなく、ベクトルのままでシーク速度に応じた位相補正を行って、ポジション領域ＥＶＥＮ１，ＥＶＥＮ２についての位相補正結果をベクトルから直接求めることができる。この場合、図３８に示す位相換算処理に比べても、アークタンジェントの演算回数を減少させることができる。又、ベクトル演算の場合、角度の演算のように±１８０度での境界も存在しないので、図３５に示す位相換算処理と比較すると、条件判断を削減可能である。これにより、図３９に示す位相計算処理によれば、図３８に示す位相換算処理より必要な計算量及び計算時間が更に減少し、ＭＰＵ３への負荷を更に軽減することができる。
【００９４】
以上、本発明を実施例により説明したが、本発明の範囲で種々の変形及び改良が可能であり、本発明が上記実施例に限定されるものではないことは言うまでもない。
【００９６】
【発明の効果】
請求項１及び３記載の発明によれば、グレイコードの読み取り時に長い信号を読み取ると徐々にクロックとデータとがずれてくる現象を防止することができる。又、ベクトルのままで位相換算を行うことで、位相を求める際の計算量及び計算時間を減少させることができる。
【００９７】
請求項２及び４記載の発明によれば、グレイコードの読み取り時に長い信号を読み取ると徐々にクロックとデータとがずれてくる現象を防止することができる。又、ポジション領域の位相を直接求めることで、位相を求める際の計算量及び計算時間を更に減少させることができる。
【００９８】
従って、本発明によれば、サーボ情報の復調回路及びデータの復調回路の一部を共有化して、復調系の回路規模を縮小して磁気ディスク装置のコストを抑さえると共に、ヘッドの走査速度に拘らず、常にディスク上の位置を正確に検出することが可能となる。
【図面の簡単な説明】
【図１】本発明になるディスク装置の一実施例の要部の構成を示すブロック図である。
【図２】サーボトラックフォーマットを説明する図である。
【図３】サーボフレームフォーマットを説明する図である。
【図４】ポジション領域近傍の記録パターンを示す図である。
【図５】ポジション領域近傍の記録パターンを示す図である。
【図６】ポジション領域近傍の記録パターンを示す図である。
【図７】ポジション領域近傍の記録パターンを示す図である。
【図８】レベルスライス回路の遅延回路を示すブロック図である。
【図９】レベルスライス回路の１＋Ｄ作成回路を示すブロック図である。
【図１０】レベルスライス回路の１−Ｄ２作成回路を示すブロック図である。
【図１１】レベルスライス回路のスライス回路を示すブロック図である。
【図１２】レベルスライス回路の１／４Ｔ検出回路を示すブロック図である。
【図１３】マーカ検出回路の検出回路を示すブロック図である。
【図１４】マーカ検出回路のバーストカウンタ回路を示すブロック図である。
【図１５】マーカ検出回路のマーカフラグ回路を示すブロック図である。
【図１６】ディスク上に記録されたサーボマークパターンを示す図である。
【図１７】図１６に示すサーボマークパターンが正常に検出された場合を示す図である。
【図１８】図１６に示すサーボマークパターンに１ビット抜けが発生してもサーボマークパターンが検出される様子を示す図である。
【図１９】図１６に示すサーボマークパターンにデータ湧きだしが発生してもサーボマークパターンが検出される様子を示す図である。
【図２０】サーボフレームフォーマット内のサーボマーク領域とポジション領域とをギャップ領域等を省略して示す図である。
【図２１】サーボマーク領域の構成を示す図である。
【図２２】ポジション領域内の積分区間を示す図である。
【図２３】積分区間と位置復調境界速度との関係を示す図である。
【図２４】境界速度に近くなると積分周期を変更して境界速度を避ける場合を説明する図である。
【図２５】シーク速度に応じて積分区間を変更するＭＰＵの処理を説明するフローチャートである。
【図２６】積分周期の他の設定方法を説明する図である。
【図２７】積分周期の更に他の設定方法を説明する図である。
【図２８】グレイ・シリンダ／ヘッド・セクタ検出回路の一部分を示すブロック図である。
【図２９】グレイ・シリンダ／ヘッド・セクタ検出回路の他の部分を示すブロック図である。
【図３０】図２８及び図２９の動作を説明するタイミングチャートである。
【図３１】図２８及び図２９の動作を説明するタイミングチャートである。
【図３２】図２８及び図２９の動作を説明するタイミングチャートである。
【図３３】グレイコードシンクを説明するための図である。
【図３４】ポジション領域ＥＶＥＮ１からＯＤＤまでの間にヘッドが９０度移動した場合の走査軌跡を破線で示す図である。
【図３５】ＭＰＵが実行するシーク動作中の位相換算処理を説明するフローチャートである。
【図３６】シーク速度を考慮しないでサーボ情報を復調した場合の復調誤りを示す図である。
【図３７】シーク速度を考慮してサーボ情報を復調した場合の復調誤りを示す図である。
【図３８】ＭＰＵが実行するシーク動作中の位相計算処理を説明するフローチャートである。
【図３９】ＭＰＵが実行するシーク動作中の位相計算処理を説明するフローチャートである。
【図４０】図３９に示す位相計算処理を説明するための図である。
【符号の説明】
１      磁気ヘッド
２      リードチャネル
３      ＭＰＵ
４      Ａ／Ｄ変換器
５      リード回路
６      レベルスライス回路
７      マーカ検出回路
８      タイミング発生回路
９      グレイ・シリンダ／ヘッド・セクタ検出回路
１０      加算回路
１１      レジスタ
１００      磁気ディスク
【図１】
0003670440.tif 000004
【図２】
0003670440.tif 000005
【図３】
0003670440.tif 000006
【図４】
0003670440.tif 000007
【図５】
0003670440.tif 000008
【図６】
0003670440.tif 000009
【図７】
0003670440.tif 000010
【図８】
0003670440.tif 000011
【図９】
0003670440.tif 000012
【図１０】
0003670440.tif 000013
【図１１】
0003670440.tif 000014
【図１２】
0003670440.tif 000015
【図１３】
0003670440.tif 000016
【図１４】
0003670440.tif 000017
【図１５】
0003670440.tif 000018
【図１６】
0003670440.tif 000019
【図１７】
0003670440.tif 000020
【図１８】
0003670440.tif 000021
【図１９】
0003670440.tif 000022
【図２０】
0003670440.tif 000023
【図２１】
0003670440.tif 000024
【図２２】
0003670440.tif 000025
【図２３】
0003670440.tif 000026
【図２４】
0003670440.tif 000027
【図２５】
0003670440.tif 000028
【図２６】
0003670440.tif 000029
【図２７】
0003670440.tif 000030
【図２８】
0003670440.tif 000031
【図２９】
0003670440.tif 000032
【図３０】
0003670440.tif 000033
【図３１】
0003670440.tif 000034
【図３２】
0003670440.tif 000035
【図３３】
0003670440.tif 000036
【図３４】
0003670440.tif 000037
【図３５】
0003670440.tif 000038
【図３６】
0003670440.tif 000039
【図３７】
0003670440.tif 000040
【図３８】
0003670440.tif 000041
【図３９】
0003670440.tif 000042
【図４０】
0003670440.tif 000043