(57)【特許請求の範囲】
【請求項１】
第１導電型半導体基板中に形成された第２導電型半導体ウエル領域と、
前記第２導電型半導体ウエル領域の上層の第１導電型半導体領域中に形成された光電変換素子及び少なくとも１つの画素トランジスタを含む複数の画素と、
前記第１導電型半導体領域中の複数の画素の境界部に形成された素子分離用の第２導電型半導体ウエル領域とを有し、
前記光電変換素子は、半導体基板の深さ方向に形成された複数層の第１導電型半導体領域によって構成され、半導体基板の深さ方向に空乏層を延長した電荷蓄積領域を有し、
前記素子分離用の第２導電型ウエル領域は、半導体基板の深さ方向に形成された複数層のウエル領域によって構成され、最下層のウエル領域が前記第２導電型半導体ウエル領域に到達するとともに、前記複数層のウエル領域が上層のウエル領域よりも下層のウエル領域の方が各画素から退いた狭い領域に形成されている、
ことを特徴とする固体撮像素子。
【請求項２】
前記半導体基板の上層部に前記複数の画素を分離する素子分離用の絶縁層が設けられ、前記素子分離用の絶縁層の下層に前記素子分離用のウエル領域が設けられていることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記複数層のウエル領域の上層のウエル領域は、素子分離用の絶縁層の端部よりも光電変換素子側に近接して配置されていることを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記素子分離用のウエル領域を構成する複数層のウエル領域は、異なる注入エネルギまたはイオン種によるイオン注入によって形成されていることを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記光電変換素子は、前記半導体基板の上層部に設けられたＰ型半導体領域と、前記Ｐ型半導体領域の下層に設けられた電荷蓄積領域としてのＮ型半導体領域とを有し、前記光電変換素子のＮ型半導体領域が半導体基板の深さ方向に形成された複数層のＮ型半導体領域によって形成されていることを特徴とする請求項１記載の固体撮像素子。
【請求項６】
Ｎ型シリコン基板の上層にＰ型半導体ウエル領域が設けられ、その上層に設けられたＮ型半導体領域に前記複数の画素が設けられ、各画素の境界部に素子分離用のＰ型半導体ウエル領域が設けられていることを特徴とする請求項１記載の固体撮像素子。
【請求項７】
前記画素内に前記光電変換素子で生成した信号電荷を取り出すためのフローティングディフュージョン部と、前記光電変換素子で生成した信号電荷を前記フローティングディフュージョン部に転送するための転送トランジスタを有することを特徴とする請求項１記載の固体撮像素子。
【請求項８】
前記フローティングディフュージョン部における電位変動を電気信号に変換する増幅トランジスタを有することを特徴とする請求項７記載の固体撮像素子。
【請求項９】
前記フローティングディフュージョン部の電位をリセットするリセットトランジスタを有することを特徴とする請求項８記載の固体撮像素子。
【請求項１０】
前記増幅トランジスタの出力を選択する選択トランジスタを有することを特徴とする請求項９記載の固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップに配設された複数の画素毎に、それぞれ受光量に応じた信号電荷を生成する光電変換素子と、この光電変換素子で生成した信号電荷を読み出す画素トランジスタとを設けた固体撮像素子に関する。
【０００２】
【従来の技術】
近年、ビデオカメラや電子カメラが広く普及しており、これらのカメラには、ＣＣＤ型やＭＯＳ型の固体撮像素子が使用されている。
このうち、ＭＯＳ型の固体撮像素子は、それぞれ光電変換素子（フォトダイオード；ＰＤ）を設けた複数の画素が撮像領域内に２次元配列のアレイ状に配置されており、各画素内にフローティングデフュージョン（ＦＤ）部や転送、増幅等の各種ＭＯＳトランジスタを有し、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによってＦＤ部に転送し、このＦＤ部の電位変動を増幅トランジスタによって検出し、これを電気信号に変換、増幅することにより、各画素毎の信号を信号線より出力する。
【０００３】
ところで、このようなＭＯＳ型固体撮像素子において、光電変換素子の電荷蓄積領域となるＮ型ウエル領域の下部に、異なるエネルギまたはイオン種で複数層のＮ型ウエル領域を形成し、空乏層を深さ方向に延長することで感度向上を図ったものが知られている。
この場合、隣接する画素間での信号電荷の混合（混色）を防ぐための素子分離用のバリアとなるＰ型ウエル領域も、光電変換素子のＮ型ウエル領域に合わせて深い領域に形成することが必要となる。
【０００４】
図２は、このような高感度化を図ったＭＯＳ型固体撮像素子の画素構成を示す断面図である。
このＭＯＳ型固体撮像素子は、Ｎ型半導体領域１１１の上にＰ型半導体ウエル領域１１０を設け、その上層に設けたＮ型半導体領域１１２にフォトダイオードＰＤや画素トランジスタＴｒを設けたものである。
フォトダイオードＰＤは、Ｎ型半導体領域１１２の最上層に正孔蓄積層としてのＰ型半導体領域１０６を設け、その下層にＮ型電荷蓄積領域１０５を設けたものであり、さらに、このＮ型電荷蓄積領域１０５の下層にＮ型半導体領域１０７を設けることにより、空乏層を深さ方向に延長することで感度の向上を図るようになっている。
【０００５】
また、このようなフォトダイオードＰＤに隣接して転送トランジスタＴｒのチャネルとなるＰ型半導体領域１０３が設けられ、このＰ型半導体領域１０３に隣接して転送トランジスタＴｒのＮ型ドレイン領域１０２が設けられている。このＮ型ドレイン領域１０２が、上述したＦＤ部となっている。
また、Ｐ型半導体領域１０３の上部には、シリコン酸化膜よりなる絶縁膜（ゲート酸化膜）１０１を介してポリシリコン膜よりなるゲート電極１０４が設けられており、このゲート電極１０４に所定の電圧を印加することにより、フォトダイオードＰＤに蓄積された信号電荷がＮ型ドレイン領域１０２に転送される。
なお、画素内には、その他のトランジスタも設けられているが、これらは本発明の特徴と直接関係しないため説明は省略する。
【０００６】
また、このような構成の画素の隣接画素との境界部には、シリコン基板の上部にはＬＯＣＯＳによる素子分離用の絶縁層１０１Ａが設けられており、その下層に、チャネルストップ領域としてのＰ型半導体ウエル領域１１３が設けられている。
このＰ型半導体ウエル領域１１３は、ＬＯＣＯＳ層１０１Ａの端部で生じる暗電流を抑制するため、ＬＯＣＯＳ層１０１Ａの端部よりも画素側に接近した状態で設けられている。そして、上述のようにＮ型電荷蓄積領域１０５の下層にＮ型半導体領域１０７を形成することによって空乏層を延長した高感度型フォトダイオードＰＤの位置に合わせて、下層のＰ型半導体ウエル領域１１０に到る深い位置まで形成されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のように素子分離用のＰ型ウエル領域を深く形成した場合、そのためのイオン注入を高エネルギで行う程、イオン種の水平方向への拡散量が大きくなる。
このため、図２に示すように、深層部のＰ型ウエル領域が高感度型フォトダイオードＰＤ側に拡がり、その空乏領域を狭めてしまい、感度向上の効果が低減されたり、シェーディング特性が悪化するという問題があった。
【０００８】
そこで本発明の目的は、高感度型光電変換素子に合わせて素子分離用のウエル領域を半導体基板に深く形成した構成において、素子分離用のウエル領域によって高感度型光電変換素子の空乏層が阻害されるのを防止でき、有効な高感度化やシェーディングの改善を実現できる固体撮像素子を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は前記目的を達成するため、第１導電型半導体基板中に形成された第２導電型半導体ウエル領域と、前記第２導電型半導体ウエル領域の上層の第１導電型半導体領域中に形成された光電変換素子及び少なくとも１つの画素トランジスタを含む複数の画素と、前記第１導電型半導体領域中の複数の画素の境界部に形成された素子分離用の第２導電型半導体ウエル領域とを有し、前記光電変換素子は、半導体基板の深さ方向に形成された複数層の第１導電型半導体領域によって構成され、半導体基板の深さ方向に空乏層を延長した電荷蓄積領域を有し、前記素子分離用の第２導電型ウエル領域は、半導体基板の深さ方向に形成された複数層のウエル領域によって構成され、最下層のウエル領域が前記第２導電型半導体ウエル領域に到達するとともに、前記複数層のウエル領域が上層のウエル領域よりも下層のウエル領域の方が各画素から退いた狭い領域に形成されていることを特徴とする。
【００１０】
本発明の固体撮像素子では、半導体基板の深さ方向に複数層のウエル領域によって素子分離用のウエル領域が構成され、その複数層のうち上層のウエル領域よりも下層のウエル領域の方が各画素から退いた狭い領域に形成されているため、高感度型光電変換素子に合わせて素子分離用のウエル領域を半導体基板に深く形成した構成において、素子分離用のウエル領域によって高感度型光電変換素子の空乏層が阻害されるのを防止でき、有効な高感度化やシェーディング抑制作用を実現できる。
【００１１】
【発明の実施の形態】
以下、本発明による固体撮像素子の実施の形態例について説明する。
図１は、本発明の実施の形態例によるＭＯＳ型固体撮像素子の画素構成を示す断面図である。
この固体撮像素子は、Ｎ型半導体領域１１の上にＰ型半導体ウエル領域１０を設け、その上層に設けたＮ型半導体領域１２にフォトダイオードＰＤや画素トランジスタＴｒを設けたものである。
フォトダイオードＰＤは、Ｎ型半導体領域１２の最上層に正孔蓄積層としてのＰ型半導体領域６を設け、その下層にＮ型電荷蓄積領域５を設けたものであり、さらに、このＮ型電荷蓄積領域５の下層にＮ型半導体領域７を設けることにより、空乏層を深さ方向に延長することで感度の向上を図るようになっている。
【００１２】
また、このようなフォトダイオードＰＤに隣接して転送トランジスタＴｒのチャネルとなるＰ型半導体領域３が設けられ、このＰ型半導体領域３に隣接して転送トランジスタＴｒのＮ型ドレイン領域２が設けられている。このＮ型ドレイン領域２が、上述したＦＤ部となっている。
また、Ｐ型半導体領域３の上部には、シリコン酸化膜よりなる絶縁膜（ゲート酸化膜）１を介してポリシリコン膜よりなるゲート電極４が設けられており、このゲート電極４に所定の電圧を印加することによって、フォトダイオードＰＤに蓄積された信号電荷がＮ型ドレイン領域２に転送される。
なお、画素内には、その他のトランジスタも設けられているが、これらは本発明の特徴と直接関係しないため説明は省略する。また、ゲート電極４の上層には、さらに各種配線層や上層絶縁膜、さらにはオンチップカラーフィルタやオンチップマイクロレンズ等が適宜配置されているが、これらも本発明の特徴と直接関係しないため説明は省略する。
【００１３】
また、このような構成の画素の隣接画素との境界部には、シリコン基板の上部にはＬＯＣＯＳによる素子分離用の絶縁層１Ａが設けられており、その下層に、チャネルストップ領域として上下２層のＰ型半導体ウエル領域８、９が設けられている。
すなわち、このＰ型半導体ウエル領域８、９が本発明の特徴となる素子分離用のウエル領域となるものであり、ＬＯＣＯＳ層１Ａの直下に第１のＰ型半導体ウエル領域８が設けられ、その下層に第２のＰ型半導体ウエル領域９が設けられている。
そして、この第２のＰ型半導体ウエル領域９の下端部は、Ｐ型半導体ウエル領域１０に到達しており、フォトダイオードＰＤの空乏層を側方および下方から挟む構造でバリアを構成している。
【００１４】
このＰ型半導体ウエル領域８、９は、上述のようにＮ型電荷蓄積領域５の下層にＮ型半導体領域７を形成することによって空乏層を延長した高感度型フォトダイオードＰＤの位置に合わせて、下層のＰ型半導体ウエル領域１０に到る深い位置まで形成するため、異なる注入エネルギまたはイオン種によるイオン注入によって上下２層に形成したものである。
そして、上層の第１のＰ型半導体ウエル領域８は、ＬＯＣＯＳ層１Ａの端部で生じる暗電流を抑制するため、ＬＯＣＯＳ層１Ａの端部よりも画素側に接近した状態で設けられている。
【００１５】
また、下層の第２のＰ型半導体ウエル領域９は、高エネルギでイオン注入を行うために横方向への不純物拡散量が多くなってしまう。
そこで、フォトダイオードＰＤにおける信号電荷の収集範囲を決める空乏層を狭めないように、この第２のＰ型半導体ウエル領域９のパターンは、第１のＰ型半導体ウエル領域８のパターンよりもフォトダイオードＰＤから退いた狭い領域（すなわち、Ｎ型電荷蓄積領域５より遠ざけた状態）に形成されている。
これにより、深い位置に形成された第２のＰ型半導体ウエル領域９によって、フォトダイオードＰＤの空乏層が阻害されることをなくし、充分広い領域に空乏層を確保することにより、フォトダイオードＰＤの感度の向上を実現することができる。
また、このような構成によって、水平方向の空乏層を広げるため、斜め光に対する量子効率も向上でき、シェーディング特性を改善することができる。
【００１６】
以上、本発明の実施の形態例を説明したが、本発明はこれに限定されるものではなく、種々の変形が可能である。
例えば、上記の例では、上下２層のＰ型半導体ウエル領域８、９を設けた例について説明したが、３層以上のＰ型半導体ウエル領域を設けるような構成であってもよい。
また、画素内のトランジスタ構成としては、一般的に、例えばフォトダイオードＰＤで生成した信号電荷をＦＤ部に転送するための転送トランジスタ、ＦＤ部における電位変動を電気信号に変換する増幅トランジスタ、ＦＤ部の電位をリセットするリセットトランジスタ、増幅トランジスタの出力を選択する選択トランジスタ等を設けることが考えられるが、１つのトランジスタだけで構成したものから５以上のトランジスタで構成するといったものまで、種々のものが提案され、一部は実用化されており、本発明は、いかなる方式のものに適用してもよいものとする。
【００１７】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、半導体基板の深さ方向に複数層のウエル領域によって素子分離用のウエル領域が構成され、その複数層のうち上層のウエル領域よりも下層のウエル領域の方が各画素から退いた狭い領域に形成されているため、高感度型光電変換素子に合わせて素子分離用のウエル領域を半導体基板に深く形成した構成において、素子分離用のウエル領域によって高感度型光電変換素子の空乏層が阻害されるのを防止でき、有効な高感度化を実現でき、さらにシェーディング特性を改善できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態例によるＭＯＳ型固体撮像素子の画素構成を示す断面図である。
【図２】従来のＭＯＳ型固体撮像素子の画素構成を示す断面図である。
【符号の説明】
１……ゲート酸化膜、１Ａ……ＬＯＣＯＳ層、２……Ｎ型ドレイン領域、３、６……Ｐ型半導体領域、４……ゲート電極、５……Ｎ型電荷蓄積領域、７、１１、１２……Ｎ型半導体領域、８、９、１０……Ｐ型半導体ウエル領域。
【図１】
0003702854.tif 000002
【図２】
0003702854.tif 000003