(57)【特許請求の範囲】
【請求項１】
基板（１０）上にパターニングすることで所望の領域に下地膜（１４、２５、２６、３５、３６）を形成する工程と、前記下地膜上を含む前記基板上にパターン形成用膜を形成する工程と、前記パターン形成用膜上にレジストを形成する工程と、前記レジストに対してパターンを露光する工程と、その後、前記レジストを現像してレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記パターン形成用膜をパターニングする工程とを有し、前記基板に複数種類のデバイスを形成する半導体装置の製造方法において、
前記レジストを露光する工程は、前記下地膜を形成する工程で前記下地膜を所望パターンとするために用いられる下地膜用フォトマスクの情報（Ｘ、Ｙ、Ｚ）が記録された情報記録フォトマスク（１）を用意し、前記情報に基づいて前記レジストの露光条件を設定し、前記露光条件により前記情報記録フォトマスクを介して前記レジストを露光するものであり、
前記下地膜用フォトマスクの情報として、前記下地膜用フォトマスクにおける表面積に対するパターンの開口面積の割合である面積率を用い、この面積率から前記下地膜の平均高さ（Ｈ）を求め、該平均高さに基づいて前記露光条件としてフォーカス補正値（Ｆ）を設定することを特徴とする半導体装置の製造方法。
【請求項２】
前記下地膜用フォトマスクの情報の記録を、１次元コード（５）、磁気テープ、若しくは２次元コードを用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、少量多品種の半導体装置を製造する方法に用いて好適である。
【０００２】
【従来の技術】
半導体装置では年々微細化が進み高性能化、低コスト化が図られている。そのため、抵抗、ロジック回路、アナログ回路及び電源等を１チップ化し、部品点数を削減して半導体装置を小型化することで低コスト化するという複合ＩＣプロセスが開発されている。
【０００３】
この複合ＩＣには、ＭＯＳトランジスタ、バイポーラトランジスタ、パワーデバイス及び抵抗といったデバイスが１チップに混載されており、１つの基板にトレンチ絶縁分離技術を用いてこれらの異なるデバイスを形成する。その際、各デバイス間で共有できる工程は共有する。以下に、例えば、各デバイスにおける配線を形成する工程を共有する場合について説明する。
【０００４】
図４〜図６にバイポーラトランジスタ、ＭＯＳトランジスタ及びＬＤＭＯＳトランジスタの模式図を示す。各図において、（ａ）はレイアウト図であり、（ｂ）は（ａ）におけるＡ−Ａ断面を模式的に示す図である。まず、シリコンウェハ等の基板１０の所望の部位に、バイポーラトランジスタ、ＭＯＳトランジスタ及びＬＤＭＯＳトランジスタ等を図４〜図６に示す構成になるまで形成する。
【０００５】
具体的には、図４に示すように、基板１０をトレンチ１１により絶縁分離した後、基板１０の表面にＬＯＣＯＳ酸化膜１４や各種の半導体領域１２、１３、１５を形成して、ベース、エミッタ及びコレクタを形成することで、バイポーラトランジスタを途中まで形成する。
【０００６】
また、図５に示すように、基板１０にトレンチ２１を形成した後ＬＯＣＯＳ酸化膜２６や各種の半導体領域２２〜２４を形成し、ＰｏｌｙＳｉ膜等からなるゲート電極２５を形成することでＭＯＳトランジスタを途中まで形成する。また、図６に示すように、基板１０にＬＯＣＯＳ酸化膜３５や各種の半導体領域３１〜３４を形成し、ＰｏｌｙＳｉ膜等からなるゲート電極３６を形成することでＬＤＭＯＳトランジスタを途中まで形成する。
【０００７】
次に、層間絶縁膜を各々のデバイス上に形成した後コンタクトを形成する。その後、複数のデバイスに渡って層間絶縁膜上に配線となる導体膜を一面に形成し、導体膜をパターニングして配線を形成する。
【０００８】
この導体膜をパターニングする際は、まず導体膜上にレジストを形成し、このレジストにフォトリソグラフィ技術を用いてパターンを露光して現像することでレジストパターンを形成する。そしてこのレジストパターンをマスクとして導体膜をエッチングすることにより配線を形成する。
【０００９】
このレジストにパターンを露光する際は、レジストを露光する前にレジストの露光条件を設定する。例えば、露光条件の１つであるフォーカス高さを決定する際は、まずレジストの表面のうち露光装置に設定されている複数の部位においてフォーカス測定を行う。
【００１０】
そして、その平均値に基づいて、レジストを露光する際にレジストがフォーカス深度（露光する際に露光方向において焦点が合っている距離）内にあるように、フォーカス高さを露光毎に求める。その後、所望のパターンが形成されたガラス基板等を介してフォーカス高さを反映した条件でレジストを露光することで、レジストにパターンを露光する。
【００１１】
【発明が解決しようとする課題】
通常、基板には種々のデバイスが回路ブロック毎に配置されており、各種のデバイスがランダムに配置されていないため、デバイスの配置状態（半導体装置のパターン）により各種のデバイスのうちの特定のデバイスが形成された部位においてフォーカス測定を行ってしまう場合がある。
【００１２】
また、この様な複合ＩＣでは、各デバイスによって表面の凹凸の状態が異なる。具体的には、図４〜図６に示すように、表面の凹凸の原因となっているＬＯＣＯＳ酸化膜１４、２６、３５やＰｏｌｙＳｉ膜２５、３６の配置や割合が各デバイスによって異なる。そのため、半導体装置のパターンが変わる毎に露光装置で測定されるフォーカス高さが異なってしまう恐れがある。しかし、半導体装置において合わせたいフォーカス高さは半導体装置のパターンが変わっても変わらない。
【００１３】
一般に、フォーカスが合っている範囲であるフォーカス深度は、フォーカス高さを基準として上下に例えば０．４μｍ程度ある。そのため、フォーカス高さがばらついてもレジストがフォーカス深度内にあれば問題はない。しかしながら、フォーカス深度から外れると、この外れた部位ではフォーカスが合っていないために転写されたパターンがぼけてしまい、その部位のレジストパターンが丸くなって所望のパターンからずれることでパターンの線幅がばらついてしまう。
【００１４】
また、露光装置では測定したフォーカス高さが適切でない場合に、実際に露光する際のフォーカス高さを調節するために、フォーカス補正値を設定することができるようになっている。しかしながら、上述の様な半導体装置のパターンに依存したフォーカス高さのずれを調節しようとすると、このパターン毎にフォーカス補正値を設定しなければならない。そのため、少量多品種の半導体装置を製造する場合には、半導体装置のパターンが変更される度にフォーカス補正値を設定しなければならず、時間や手間がかかってしまい迅速な対応ができない。
【００１５】
本発明は上記問題点に鑑み、フォトレジストの露光条件を半導体装置毎に容易に設定することができる半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、基板（１０）上にパターニングすることで所望の領域に下地膜（１４、２５、２６、３５、３６）を形成する工程と、下地膜上を含む基板上にパターン形成用膜を形成する工程と、パターン形成用膜上にレジストを形成する工程と、レジストに対してパターンを露光する工程と、その後、レジストを現像してレジストパターンを形成する工程と、レジストパターンをマスクとしてパターン形成用膜をパターニングする工程とを有し、基板に複数種類のデバイスを形成する半導体装置の製造方法において、レジストを露光する工程では、下地膜を形成する工程で下地膜を所望パターンとするために用いられる下地膜用フォトマスクの情報（Ｘ、Ｙ、Ｚ）が記録された情報記録フォトマスク（１）を用意し、情報に基づいてレジストの露光条件を設定し、露光条件により情報記録フォトマスクを介してレジストを露光することを特徴としている。
【００１７】
本発明では、下地膜用フォトマスクの情報を情報記録フォトマスクに記録させているため、半導体装置毎に露光前にこの情報を読み取ることで製造中の半導体装置の構成が分かり、半導体装置毎に容易に露光条件を設定することができる。従って、フォトレジストの露光条件を半導体装置毎に容易に設定することができる半導体装置の製造方法を提供することができる。
【００１９】
また、請求項１に記載の発明では、下地膜用フォトマスクの情報として、下地膜用フォトマスクにおける表面積に対するパターンの開口面積の割合である面積率を用い、この面積率から下地膜の平均高さ（Ｈ）を求め、該平均高さに基づいて露光条件としてフォーカス補正値（Ｆ）を設定することを特徴としている。
【００２０】
これにより下地膜の凹凸によるフォーカスのずれを適切に補正することができる。
【００２１】
また、請求項２に記載の発明の様に、請求項１の発明において、パラメータを記録する方法として、１次元コード、磁気テープ、若しくは２次元コードを用いることができる。
【００２２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２３】
【発明の実施の形態】
（第１実施形態）
以下、本発明の実施形態について説明する。本実施形態は、デバイスとしてバイポーラトランジスタ（以下、単にバイポーラという）、ＭＯＳトランジスタ（以下、単にＭＯＳという）及びＬＤＭＯＳトランジスタ（以下、単にＬＤＭＯＳという）が同一基板上に形成された半導体装置の製造方法に本発明を適用するものである。基板としてはＳＯＩ基板を用いることができ、埋め込み酸化膜上の素子形成領域に埋め込みＮ+層が形成されたＮ型基板を用いている。
【００２４】
まず、図４〜図６を参照して本実施形態の半導体装置の構成について簡単に説明する。図４に示すように、基板１０のうちバイポーラが形成される部位は、トレンチ１１によって周囲から絶縁分離されている。このトレンチ１１は、孔の内壁が酸化膜により覆われており孔の内部がＰｏｌｙＳｉにより充填されている。
【００２５】
また、基板１０の表層にはＰ型のベース領域１２が形成されており、このベース領域１２の表層にはＮ+型のエミッタ領域１３が形成されている。そして、基板１０の表面にはＬＯＣＯＳ酸化膜１４が形成されており、ＬＯＣＯＳ酸化膜１４によってベース領域１２から分離された領域がコレクタ領域１５となっている。
【００２６】
また、図５に示すように、基板１０のうちＭＯＳが形成される部位は、トレンチ２１によって周囲から絶縁分離されている。また、基板１０の表層には図示しないがＰｗｅｌｌ領域が形成され、Ｐｗｅｌｌ領域の表層にはＮ+型のソース領域２２とＮ+型のドレイン領域２３と電位固定用のＰ+領域２４とが形成されている。
【００２７】
また、ソース領域２２とドレイン領域２３の間の基板１０の表面にはゲート絶縁膜としてのゲート酸化膜が形成され、ゲート酸化膜上にゲート電極としてのＰｏｌｙＳｉ膜２５が形成されている。また、基板１０の表面におけるソース領域２２、ドレイン領域２３、Ｐ+領域２４及びゲート電極２５以外の部位にはＬＯＣＯＳ酸化膜２６が形成されている。
【００２８】
また、図６に示すように、基板１０のうちＬＤＭＯＳが形成される部位は、図示しないが適宜トレンチにより絶縁分離され、基板１０の表層にはＮｗｅｌｌ領域が形成されている。また、Ｎｗｅｌｌ領域の表層には、Ｐ-型のチャネル部領域３１が形成され、チャネル部領域３１の表層にはＮ+型のソース領域３２が形成されている。また、ソース領域３２の間にＰ型のコンタクト領域３３が形成されている。また、基板１０の表層にはＮ+型のドレイン領域３４が形成されている。
【００２９】
また、基板１０の表面においてドレイン領域３４を囲む様にしてＬＯＣＯＳ酸化膜３５が形成されている。また、基板１０の表面のうちチャネル部領域３１上にゲート酸化膜が形成され、ゲート酸化膜上にゲート電極としてのＰｏｌｙＳｉ膜３６が形成されている。
【００３０】
また、図示しないが、上記各デバイスにおいては、基板１０の表面及びＬＯＣＯＳ酸化膜１４、２６、３５上に層間絶縁膜としてのＢＰＳＧ膜が形成され、このＢＰＳＧ膜のうちデバイスの所望の領域やゲート電極等、電気的な接続をとる部位においてコンタクトホールが形成されている。そして、ＢＰＳＧ膜の上に導体膜としてのＡｌ膜が形成され、パターニングされて配線が形成されている。また、コンタクトホールにもＡｌが充填されている。
【００３１】
次に、この様な半導体装置の製造方法について説明する。本実施形態はＦＡ（Factory Automation）により半導体装置を製造するものである。まず、基板１０を用意してトレンチ１１、２１を形成する。その後、バイポーラにおけるベース領域１２と、ＭＯＳにおけるＰｗｅｌｌ領域と、ＬＤＭＯＳにおけるＮｗｅｌｌ領域とコンタクト領域３３とをマスクを用いてイオン注入及び拡散等により形成する。
【００３２】
その後、基板１０の表面に酸化膜と窒化膜とを形成し、フォトリソグラフィ技術を用いて窒化膜をパターニングしてＬＯＣＯＳ酸化膜１４、２６、３５を形成する予定の部位における窒化膜を除去し、酸化膜を露出させる。この窒化膜をパターニングする際に用いたフォトマスクを第１の下地膜用フォトマスクとする。
【００３３】
次に、窒化膜をマスクとしてＬＯＣＯＳ酸化を行いＬＯＣＯＳ酸化膜１４、２６、３５を形成する。この際、ＬＯＣＯＳ酸化膜１４、２６、３５の厚みは、０．６μｍ程度である。なお、このＬＯＣＯＳ酸化膜を形成する工程は基板１０上にパターニングすることで所望の領域に下地膜を形成する工程である。
【００３４】
その後、ＬＯＣＯＳ酸化膜１４、２６、３５以外の部位において酸化膜を除去し、熱酸化等によりゲート酸化膜を形成する。そして、基板１０の表面上にＰｏｌｙＳｉを堆積させ、フォトリソグラフィ技術を用いてＰｏｌｙＳｉをパターニングすることにより、ＭＯＳのＰｏｌｙＳｉ膜２５とＬＤＭＯＳのＰｏｌｙＳｉ膜３６を形成する。このＰｏｌｙＳｉをパターニングする際に用いたフォトマスクを第２の下地膜用フォトマスクとする。この際、ＰｏｌｙＳｉ膜２５、３６の厚みは、０．３μｍ程度である。なお、ＰｏｌｙＳｉ膜を形成する工程も基板１０上にパターニングすることで所望の領域に下地膜を形成する工程である。
【００３５】
その後、ＬＤＭＯＳのチャネル部領域３１及びＭＯＳのＰ+領域２４を、基板１０にイオンを注入して拡散を行うことにより形成する。また、バイポーラのエミッタ領域１３、ＭＯＳのソース領域２２及びドレイン領域２３、ＬＤＭＯＳのソース領域３２及びドレイン領域３４を、基板１０にイオンを注入して拡散を行うことにより形成する。
【００３６】
次に、絶縁膜としてのＢＰＳＧ膜を基板１０の表面一面に形成する。その後、フォトリソグラフィ技術を用いてＢＰＳＧ膜をパターニングすることによりコンタクトホールを形成する。このＢＰＳＧ膜をパターニングする際に用いたフォトマスクを第３の下地膜用フォトマスクとする。この際、ＢＰＳＧ膜の厚みは、０．６μｍ程度である。なお、ＢＰＳＧ膜を形成する工程も基板１０の表面上にパターニングすることで所望の領域に下地膜を形成する工程である。
【００３７】
その後、ＬＯＣＯＳ酸化膜１４、２６、３５、ＰｏｌｙＳｉ膜２５、３６、及びＢＰＳＧ膜を含む基板１０の上に、パターン形成用膜としてのＡｌ膜を形成する。これによりコンタクトホールにＡｌが充填される。そして、Ａｌ膜の上にレジストを堆積し（パターン形成用膜上にレジストを形成する工程）、フォトリソグラフィ技術を用いてレジストをパターニングする。この際、露光装置としては、例えばｉ線縮小投影露光装置を用いる。
【００３８】
レジストは軟らかい樹脂からなるためレジストの表面はほぼ平滑な形状になっている。しかし、レジストの下地膜には、ＬＯＣＯＳ酸化膜１４、２６、３５、ＰｏｌｙＳｉ膜２５、３６及びＢＰＳＧ膜の各々が形成されているか否かにより凹凸が生じている。以下に、レジストを露光する際のフォーカス高さを適切に合わせる方法について詳細に説明する。
【００３９】
まず、レジストに対してパターンを露光する工程を行う。この工程では、レジストの露光条件を決定するための情報が記録された情報記録フォトマスクを用意する。図１はこの情報記録フォトマスク１の模式的な上面図である。
【００４０】
この情報記録フォトマスク１はガラス基板からなり、枠状に形成された遮光体２の内側にＣｒ等によりパターン３が形成されている。また、遮光体２の外側にはフォトマスクと露光装置とを位置合わせするためのパターン４が形成されている。また、遮光体２の外側で露光には直接関係しない部位にレジストの露光条件を決定するための情報が記録されている。本実施形態ではこの情報の記録を１次元コードとしてのバーコード５を貼ることにより行っている。
【００４１】
このバーコード５には、下地膜を形成する工程において基板１０の表面上に形成された凹凸の状態を表わす情報が記録されている。本実施形態では、基板１０の表面上に凹凸が形成されるのは、上述の様にＬＯＣＯＳ酸化膜１４、２６、３５とＰｏｌｙＳｉ膜２５、３６とＢＰＳＧ膜による。従って、下地膜の形状に依存する情報として、これらの膜を形成する際に用いた第１〜第３の下地膜用フォトマスクの情報が情報記録フォトマスク１に記録されている。
【００４２】
この第１〜第３の下地膜用フォトマスクの情報としては、各々のフォトマスクの形状に依存するものを用いることができ、具体的には、各々のフォトマスクの面積率、つまり、第１〜第３の下地膜用フォトマスクにおけるガラス基板の表面積に対するパターンの開口面積の割合が記録されている。以下、第１の下地膜用フォトマスク（ＬＯＣＯＳ酸化膜用）の面積率をＸ、第２の下地膜用フォトマスク（ＰｏｌｙＳｉ膜用）の面積率をＹ、第３の下地膜用フォトマスク（ＢＰＳＧ膜用）の面積率をＺとする。
【００４３】
なお、本実施形態では、第１〜第３のフォトマスクにおけるパターンが開口している部位に相当する部位において、各下地膜（ＬＯＣＯＳ酸化膜１４、２６、３５、ＰｏｌｙＳｉ膜２５、３６及びＢＰＳＧ膜）が残されるネガ型フォトレジストを用いているものとする。
【００４４】
次に、これらのＸ、Ｙ、Ｚを用いた露光条件の設定方法について説明する。図２は露光条件の設定方法について示す図である。まず、製造している半導体装置の下地膜の平均高さＨを求める。ここで、平均高さとは、下地膜の凹凸による高さのばらつきを積分平均した値であり、具体的には、下地膜の凹凸のうち同じ高さとなっている部位の面積とその部位の高さとの積の和を各々の部位の面積の総和で割った値である。以下、本実施形態では特に示さない限り平均高さとは積分平均した高さを示すものとする。
【００４５】
本実施形態では、基板１０の表面に凹凸が形成される下地膜としてＬＯＣＯＳ酸化膜１４、２６、３５、ＰｏｌｙＳｉ膜２５、３６及びＢＰＳＧ膜を形成している。そのため、各々の膜の平均高さの和が下地膜の平均高さとなる。また、各々の膜の平均高さは、各々の膜の最終膜厚と面積率Ｘ、Ｙ、Ｚとの積で表わすことができる。
【００４６】
従って、ＬＯＣＯＳ酸化膜１４、２６、３５の最終膜厚をＴLOCOS、ＰｏｌｙＳｉ膜２５、３６の最終膜厚をＴPolySi、ＢＰＳＧ膜の最終膜厚をＴBPSGとすると、下地膜の平均高さＨは、Ｈ＝ＴLOCOS×Ｘ＋ＴPolySi×Ｙ＋ＴBPSG×Ｚの式により求めることができる。
【００４７】
この際、この式とＬＯＣＯＳ酸化膜１４、２６、３５の最終膜厚ＴLOCOS、ＰｏｌｙＳｉ膜２５、３６の最終膜厚ＴPolySi、ＢＰＳＧ膜の最終膜厚ＴBPSGを予めホストコンピュータにインプットしておく。これらのＴLOCOS、ＴPolySi、ＴBPSGは、半導体装置のパターン毎に変わる値ではなく、半導体装置の製造工程等によってほぼ値が決まっている。
【００４８】
また、Ｘ、Ｙ、Ｚの値は、半導体装置のパターン毎に情報記録フォトマスク１に対して設定しておく。これは、半導体装置のパターン毎に第１〜第３の下地膜用フォトマスクのパターンも異なるためである。
【００４９】
そして、情報記録フォトマスク１のバーコード５を読み込むことによりＸ、Ｙ、Ｚをホストコンピュータにインプットする。これにより、ホストコンピュータ内で上記式（Ｈ＝ＴLOCOS×Ｘ＋ＴPolySi×Ｙ＋ＴBPSG×Ｚ）を用いて平均高さＨを求める。従って、この平均高さＨは半導体装置のパターン毎に求めることができる。
【００５０】
次に、この平均高さＨを用いて、露光条件としてのフォーカス補正値を設定する方法について、図３に示す半導体装置の模式的な断面図を参照して説明する。なお、（ａ）は基準となる各種の値を測定するために予備工程で用いる半導体装置であり、（ｂ）は製造している半導体装置である。また、図３において、ＬＯＣＯＳ酸化膜、ＰｏｌｙＳｉ膜、及びＢＰＳＧ膜等は、簡略的に一括して下地膜４０として示している。また、下地膜４０の上にはレジスト４１が形成されている。
【００５１】
まず、予め予備工程としてデバイスの配置がそれほど偏っていない半導体装置を製造する。この際、露光装置が自動的に測定する下地膜４０の平均高さＨTypとフォーカス高さ（図中一点鎖線で示している）を求める。そして、図中、太線で示す半導体装置において実際に合わせたいフォーカス高さと露光装置が測定したフォーカス高さとのずれであるフォーカス補正値の最適値ＦTypを求める。この最適値ＦTypは、フォーカス補正値を様々に変化させた実験を行って求めることができる。
【００５２】
以下、この平均高さＨTypとフォーカス補正値の最適値ＦTypとを基準平均高さと基準フォーカス補正値という。なお、この基準平均高さＨTypは従来の様に露光装置において設定された任意の複数の部位における高さの平均であり、この複数の部位において積分平均された値である。また、予備工程では、デバイスの配置がそれほど偏っていない半導体装置を製造しているため、基準平均高さＨTypに対して正確な基準フォーカス補正値ＦTypが求まっている。
【００５３】
一方、製造している半導体装置においてもレジスト４１を露光する際に、露光装置が自動的にフォーカス高さ（図中二点鎖線で示している）を測定する。しかし、このフォーカス高さは下地膜４０の平均高さＨに応じて変化するため、基準平均高さＨTypと平均高さＨが異なれば、実際に合わせたいフォーカス高さとこのフォーカス高さとの差であるフォーカス補正値Ｆは基準フォーカス補正値ＦTypとは異なる。そこで、基準フォーカス補正値ＦTypからフォーカス補正値Ｆを求める。
【００５４】
一般に、フォーカスが合っている範囲であるフォーカス深度はフォーカス高さを中心として上下にある。そのため、フォーカスを合わせたい範囲が変化した場合、露光装置ではフォーカスを合わせる範囲の変化量の１／２の量だけフォーカス高さを変化させるようにしている。
【００５５】
従って、予備工程で用いる半導体装置において露光装置が測定したフォーカス高さ（図３中の一点鎖線）と製造している半導体装置において露光装置が測定したフォーカス高さ（図３中の二点鎖線）の差は、予備工程で用いる半導体装置において露光装置がフォーカスを合わせる範囲の基準とした基準平均高さＨTypと製造している半導体装置において露光装置がフォーカスを合わせる範囲の基準とした平均高さＨとの差の１／２である。
【００５６】
つまり、フォーカス補正値Ｆは、Ｆ＝ＦTyp＋（ＨTyp−Ｈ）／２の式により求めることができる。この際、基準フォーカス補正値ＦTypと基準平均高さＨTyp、及び式Ｆ＝ＦTyp＋（ＨTyp−Ｈ）／２をホストコンピュータにインプットしておき、上述の様に求めた平均高さＨをこの式にインプットすることによりフォーカス補正値Ｆを求める。
【００５７】
そして、このフォーカス補正値Ｆを露光条件を設定する露光ファイルにインプットすることにより、レジストに露光する際のフォーカス高さを設定する。そして、この設定に基づいて、情報記録フォトマスク１を介してレジストを露光させる。
【００５８】
次に、レジストを現像してレジストパターンを形成する工程を行う。そして、このレジストパターンをマスクとしてＡｌ膜をエッチングしてパターニングする。これにより、各デバイスの配線が形成される。この様にして、基板１０上に複数種類のデバイスを形成する。
【００５９】
本実施形態では、第１〜第３の下地膜用フォトマスクの情報を情報記録フォトマスク１に記録させているため、半導体装置毎にこの情報を読み取ることで製造中の半導体装置の構成が分かり、半導体装置毎にこの情報に基づいて適切な露光条件を容易に設定することができる。
【００６０】
また、この情報として、下地膜の凹凸の状態を表わす第１〜第３の下地膜用フォトマスクの面積率を用いているため、下地膜の平均高さＨを求めてフォーカス補正値Ｆを半導体装置のパターン毎に適切に設定することができる。そのため、レジストがフォーカス深度の範囲からずれてしまうことを好適に抑制することができる。その結果、フォーカスが適切でないためにレジストの線が丸まって線幅がばらついてしまうことを抑制することができる。
【００６１】
この様に、本実施形態では製品毎に露光条件を設定することができるため、少量多品種の半導体装置を製造する際に適用すると特に有効である。また、計算式を用いて露光条件を設定しているため、露光条件を変更する必要性が生じた場合に計算式を変更するだけで露光条件を変更することができ、全ての半導体装置を製造する際に容易にこの変更を適用することができる。
【００６２】
また、情報記録フォトマスク１にバーコード５を形成しているため、情報記録フォトマスク１の管理も同時に行うことができ、間違ったフォトマスクを用意することを防止できる。
【００６３】
（第２実施形態）
上記第１実施形態では、予め情報記録フォトマスク１に第１〜第３の下地膜用フォトマスクの面積率をバーコードによって貼りつけておいたが、製造工程内で情報記録フォトマスク１に対して、第１〜第３の下地膜用フォトマスクの面積率を書き込むようにしても良い。
【００６４】
（他の実施形態）
上記各実施形態では、第１〜第３の下地膜用フォトマスクの情報として各々のフォトマスクの面積率を用いているが、各々のフォトマスクにおける透過率を用いても良い。この透過率は、露光した光の量に対するフォトマスクを通過した光の量で示される。
【００６５】
また、第１〜第３の下地膜用フォトマスクの開口部の輪郭の長さを第１〜第３の下地膜用フォトマスクの情報として用いても良い。
【００６６】
また、露光条件としてはフォーカス補正値の他に露光量がある。露光量はレジストの感度に応じて変える必要があるため、レジストの感度が変わった場合は露光量に関する情報を含む計算式を用いて、露光量を適切に設定すれば良い。これにより、計算式を少し変更して感度に関する情報を変更するだけで、全ての半導体装置の製造方法に露光量の変更を適用することができる。また、露光量を決定するための情報として下地膜の反射率を用いても良い。
【００６７】
また、第１〜第３の下地膜用フォトマスクの情報の記録方法は、バーコード以外にも、２次元コードや磁気テープを用いることができる。また、自動的に装置がこの情報を読み取らなくても、人が読み取り器をあてて情報を読み取っても良い。また、読み取った情報から人が計算し、露光装置に入力するようにしてもよい。また、別のコンピュータで計算させた結果を露光装置に入力してもよい。
【００６８】
また、ガラス基板を用いたフォトマスク以外にも、レジストにパターンを露光するためのフォトマスク一般に本発明を適用することができる。
【００６９】
また、基板１０に抵抗やパワーデバイス等が形成される半導体装置にも本発明を適用することできる。また、上記各実施形態では配線を形成する工程に本発明を適用しているが、下地に凹凸がある状態でレジストパターンを形成するあらゆる工程に本発明を適用することができる。
【図面の簡単な説明】
【図１】情報記録フォトマスクの模式的な上面図である。
【図２】露光条件の設定方法について示す図である。
【図３】フォーカス補正値の設定方法について示す半導体装置の概略断面図である。
【図４】バイポーラトランジスタを模式的に示す図である。
【図５】ＭＯＳトランジスタを模式的に示す図である。
【図６】ＬＤＭＯＳトランジスタを模式的に示す図である。
【符号の説明】
１…情報記録フォトマスク、５…バーコード（１次元コード）、１０…基板、Ｆ…フォーカス補正値、Ｘ、Ｙ、Ｚ…情報。
【図１】
0003659186.tif 000002
【図２】
0003659186.tif 000003
【図３】
0003659186.tif 000004
【図４】
0003659186.tif 000005
【図５】
0003659186.tif 000006
【図６】
0003659186.tif 000007