(57)【特許請求の範囲】
【請求項１】
炭化シリコン基板上にシリコン層を直接形成した半導体基板の製造方法であって、
炭化シリコン基板とシリコン基板とを準備する工程と、
該炭化シリコン基板と該シリコン基板とを、それぞれの接合面の間に有機溶媒を挟んで貼り合わせる貼り合わせ工程と、
貼り合わせた該炭化シリコン基板と該シリコン基板とを、該接合面に向かって加圧しながら加熱し、それぞれの接合面どうしを接合して該シリコン基板からなるシリコン層を該炭化シリコン基板上に形成する接合工程とを含むことを特徴とする半導体基板の製造方法。
【請求項２】
上記接合工程が、貼り合わせた上記炭化シリコン基板と上記シリコン基板とを、対向する金属平板の間に挟んで加圧しながら加熱する工程であることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
炭化シリコン基板上にシリコン層を直接形成した半導体基板の製造方法であって、
炭化シリコン基板とシリコン基板とを準備する工程と、
該炭化シリコン基板と該シリコン基板とを、それぞれの接合面の間に有機溶媒を挟んで貼り合わせる貼り合わせ工程と、
貼り合わせた該炭化シリコン基板と該シリコン基板とを加熱し、それぞれの接合面どうしを接合して該シリコン基板からなるシリコン層を該炭化シリコン基板上に形成する接合工程とを含むことを特徴とする半導体基板の製造方法。
【請求項４】
上記貼り合わせ工程は、上記炭化シリコン基板と上記シリコン基板との少なくとも一方の表面にイソプロピールアルコールを塗布し、それぞれの接合面の間に該イソプロピールアルコールを挟んで貼り合わせる工程であることを特徴とする請求項３に記載の半導体基板の製造方法。
【請求項５】
上記貼り合わせ工程は、塗布した上記イソプロピールアルコールを乾燥させた後に、
それぞれの接合面の間に乾燥させた該イソプロピールアルコールを挟んで貼り合わせる工程であることを特徴とする請求項４に記載の半導体基板の製造方法。
【請求項６】
上記炭化シリコン基板と上記シリコン基板とが、共に単結晶基板からなることを特徴とする請求項１〜５のいずれか１項に記載の半導体基板の製造方法。
【請求項７】
上記貼り合わせ工程の前に、上記それぞれの接合面上の自然酸化膜を除去する工程を含むことを特徴とする請求項１〜６のいずれか１項に記載の半導体基板の製造方法。
【請求項８】
上記接合工程の後に、上記シリコン層の表面を研磨して該シリコン層の膜厚を減じる工程を含むことを特徴とする請求項１〜７のいずれか１項に記載の半導体基板の製造方法。
【請求項９】
炭化シリコン基板と、
該炭化シリコン基板上に積層されたシリコン層とを含む半導体基板であって、
該炭化シリコン基板とシリコン基板を、有機溶媒介して貼り合わせた状態で加圧しながら加熱することにより、該炭化シリコン基板に該シリコン基板からなる該シリコン層を、アモルファス層および／または遷移層を介して接合させたことを特徴とする半導体基板。
【請求項１０】
上記アモルファス層および／または遷移層の膜厚は、５ｎｍ以下であることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
上記炭化シリコン基板が単結晶基板であり、上記シリコン層が単結晶層であることを特徴とする請求項９または１０に記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法および半導体基板に関し、特に、炭化シリコン基板上に直接シリコン層を形成した半導体基板の製造方法および半導体基板に関する。
【背景技術】
【０００２】
トランジスタの高速動作を可能とするために、シリコン基板上に絶縁層を介してシリコン層を設けたＳＯＩ（Silicon On Insulator）基板や、炭化シリコン基板上に絶縁層を介して窒化ガリウム層を設けた基板が用いられている。このような基板を用いることにより、トランジスタの寄生容量が低減でき、トランジスタの高速動作が可能となる。
しかしながら、ＳＯＩ基板は放熱性が悪いため、エネルギー密度の高い電力用トランジスタ等には適用できないという問題があった。また、化合物半導体である窒化ガリウム層を用いた場合、結晶欠陥が多かったり、シリコントランジスタの製造プロセスをそのまま適用できない等の問題があった。
【０００３】
これに対して、Ｓｍａｒｔ  Ｃｕｔ（登録商標）技術を用いて、表面に酸化シリコン層を備えたシリコン層（ドナー基板）と、炭化シリコン基板（ハンドル基板）とを貼り合わせて作製したＳＯＩ基板が提案されている。かかるＳＯＩ基板では、炭化シリコン基板を用いるために放熱特性が良好であり、トランジスタの作製にシリコンプロセスが適用できる等の利点もあった（例えば、特許文献１〜４参照）。
【特許文献１】特開２００４−２００６８２号公報
【特許文献２】特開２００５−３５４０７８号公報
【特許文献３】特開２００６−０４１４８８号公報
【特許文献４】特開２００６−１４０４４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、パワーＦＥＴやＩＧＢＴ等のパワー半導体デバイスを作製する場合、ＳＯＩ基板では縦型トランジスタの作製が不可能であり、パワー半導体デバイスのエネルギー密度に限界があるという問題があった。
また、ハンドル基板に多結晶の炭化シリコンを用いた場合、炭化シリコン基板には欠陥や不純物が多く、これがデバイスを作製するシリコン層に悪影響を与えるという問題もあった。
【０００５】
そこで、本発明は、エネルギー密度の高いパワー半導体デバイスに適用可能な半導体基板の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明は、炭化シリコン基板上にシリコン層を直接形成した半導体基板の製造方法であって、炭化シリコン基板とシリコン基板とを準備する工程と、炭化シリコン基板とシリコン基板とを、それぞれの接合面の間に有機溶媒を挟んで貼り合わせる貼り合わせ工程と、貼り合わせた炭化シリコン基板とシリコン基板とを、接合面に向かって加圧しながら加熱し、それぞれの接合面どうしを接合してシリコン基板からなるシリコン層を炭化シリコン基板上に形成する接合工程とを含むことを特徴とする半導体基板の製造方法である。
【０００７】
また、本発明は、炭化シリコン基板と、炭化シリコン基板上に積層されたシリコン層とを含む半導体基板であって、炭化シリコン基板の上にシリコン層が直接接合されていることを特徴とする半導体基板でもある。
ここで、直接接合されているとは、例えば接着剤のような他の接合材料を用いない接合状態をいい、より具体的には、シリコン基板と炭化シリコン基板とが、実質的に直接接触して接合された状態、あるいはシリコンおよび／または炭素を主成分とする薄層を介して接合された状態をいう。
【発明の効果】
【０００８】
本発明にかかる製造方法によれば、炭化シリコン基板上にシリコン層を直接形成した半導体基板を容易に提供できる。
【０００９】
また、本発明にかかる半導体基板では、良好な放熱特性を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下に、図面を参照しながら、本発明の好適な実施の形態について説明する。なお、以下の説明では、「上」、「下」、「左」、「右」、「表」、「裏」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転、あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。
【００１１】
本発明は、炭化シリコン基板と、その上に直接形成されたシリコン層を備えた半導体基板に関するものである。図１は、かかる半導体基板の製造工程を表す断面図であり、本発明の製造工程は、以下の工程１〜４を含む。
【００１２】
工程１：図１（ａ）に示すように、炭化シリコン（ＳｉＣ）基板１０とシリコン（Ｓｉ）基板２０とを準備する。炭化シリコン基板１０は、例えばノンドープの単結晶基板からなり、表面は（０００１）面であり、厚みは約３００μｍである。ここで、炭化シリコン基板１０の＜０００１＞方向は熱伝導性に優れている。
一方、シリコン基板２０は、例えばノンドープの単結晶基板からなり、表面は（１００）面であり、厚みは約３００μｍである。基板の直径は、それぞれ２インチとする。
ここでは、炭化シリコン基板１０、シリコン基板２０として単結晶基板を用いる場合について述べるが、多結晶基板を用いることも可能である。
また、ここでは、炭化シリコン基板１０、シリコン基板２０にジャスト基板を用いる場合について述べるが、オフ基板を用いることも可能である。例えば、炭化シリコン基板１０では、結晶欠陥を低減するためにオフ角が８°程度のオフ基板を用いることができる。
【００１３】
工程２：炭化シリコン基板１０の表面、およびシリコン基板２０の裏面に形成された、主に酸化シリコンからなる自然酸化膜を除去する。除去工程には、例えばフッ化水素酸による表面エッチングが用いられる。なお、自然酸化膜を除去する工程は省略する場合もある。
【００１４】
工程３：図１（ｂ）に示すように、炭化シリコン基板１０の表面に有機溶媒を塗布した後、その上にシリコン基板２０の裏面を重ねる。これにより、炭化シリコン基板１０の表面と、シリコン基板２０の裏面とが、有機溶媒を介して貼り合わされる。有機溶媒としては、メチルアルコール、エチルアルコール、イソプロピールアルコール等のアルコールや他の有機溶媒が用いられる。
【００１５】
図２Ａは、炭化シリコン基板１０の上に有機溶媒を介してシリコン基板２０を貼り合わせた状態の上面写真である。炭化シリコン基板１０とシリコン基板２０とが有機溶媒を挟んで貼り合わされているが、有機溶媒中に部分的に気泡が見られる。
なお、有機溶剤を塗布した後に、例えば室内に放置し乾燥させた後に貼り合わせても構わない。
【００１６】
工程４：例えば１組のモリブデン等の金属平板を準備し、その間に、貼り合わされた状態の炭化シリコン基板１０とシリコン基板２０とを挟み、加圧した状態で固定する。固定は、例えば固定具で金属平板を挟んで行い、この状態で例えばアニール炉で熱処理する。熱処理は、例えば５５０℃で３０分間保持した後、１０００℃まで昇温してこの温度で３０分間保持して行う。熱処理の雰囲気には、例えばアルゴン雰囲気が用いられる。
かかる熱処理により、炭化シリコン基板１０の表面上にシリコン基板２０が接合され、炭化シリコン基板１０上にシリコン基板２０からなるシリコン層が直接形成された半導体基板１００となる。
ここでは、炭化シリコン基板１０とシリコン基板２０とを貼り合わせた状態で加圧して固定するが、接合面が接した状態で固定できれば必ずしも加圧しなくても良い。
【００１７】
図２Ｂは、熱処理後の半導体基板１００の上面写真である。熱処理により有機溶媒は蒸発し、炭化シリコン基板１０上に直接シリコン層２０が接合されている。
【００１８】
工程５：図１（ｃ）に示すように、例えばＣＭＰ法を用いてシリコン層２０を表面から研磨して所定の膜厚とする。シリコン層２０の膜厚は、例えば２０μｍ程度であるが、適当な膜厚にすることができる。
以上の工程で、炭化シリコン基板上に、所望の膜厚のシリコン層が直接接合された半導体基板１００が完成する。即ち、接着剤のような他の接合材料を用いず、シリコン基板と炭化シリコン基板が、シリコンおよび／または炭素を主成分とする薄層を介して直接接合された半導体基板１００を得ることができる。
【００１９】
図２Ｃは、研磨工程が完了し、完成した半導体基板１００の上面写真である。
【００２０】
次に、本実施の形態にかかる半導体基板１００の放熱特性について述べる。
図３Ａ、図３Ｂは、本実施の形態にかかる半導体基板１００とシリコン基板との、放熱特性のシミュレーション結果である。図３Ａ、３Ｂ中の温度は、図３Ａ中に示した凡例に対応している（単位は℃）。図３Ａは、本実施の形態にかかる半導体基板１００を用いた場合、図３Ｂは、シリコン基板を用いた場合である。半導体基板１００とシリコン基板の膜厚は等しく、基板裏面の温度は３０℃一定する。上面中央にトランジスタのチャネルが形成されていると仮定し、この部分から１４．３Ｗの熱を供給した。
【００２１】
この結果、図３Ａに示す本実施の形態にかかる半導体装置１００では、チャネルの温度は１４５℃となった。一方、図３Ｂのシリコン基板では、チャネル温度は２２５℃となった。
【００２２】
このように、本実施の形態にかかる半導体基板１００を用いることにより、シリコン基板を用いるよりも放熱特性が向上し、エネルギー密度の高い半導体デバイスの形成が可能となる。
【００２３】
ここで、熱伝導率を比較すると、Ｓｉは１．３（Ｗ／ｃｍ・Ｋ）であるが、６Ｈ−ＳｉＣは４．９（Ｗ／ｃｍ・Ｋ）であり、Ｃｕの４．０（Ｗ／ｃｍ・Ｋ）と同程度の高い熱伝導率を有する。このため、本実施の形態にかかる半導体基板１００のように炭化シリコン基板を用いることにより、シリコン基板に比較して放熱特性を大幅に向上させることが可能となる。
【００２４】
次に、本実施の形態にかかる半導体基板１００を用いて作製したｎチャネルＭＯＳＦＥＴの特性について述べる。図４は、半導体基板１００を用いて作製したＭＯＳＦＥＴを含む半導体チップの上面写真である。半導体チップの１辺は１ｍｍであり、ゲート長ＬＧは２０μｍである。
【００２５】
図５Ａは、ＭＯＳＦＥＴのＩ−Ｖ特性であり、横軸がドレイン電圧ＶＤ、縦軸がドレイン電流ＩＤを示す。ゲート電圧ＶＧは、０Ｖから１０Ｖまで１Ｖ間隔で変化させた。図５Ａより、良好なＩ−Ｖ（電流電圧）特性が得られていることがわかる。
【００２６】
また、図５Ｂは、ゲート電圧ＶＧを変化させた場合のドレイン電流ＩＤであり、横軸がゲート電圧ＶＧ、縦軸がドレイン電流ＩＤを示す。図５Ｂより、良好なトランジスタのスイッチング動作が得られていることがわかる。
【００２７】
なお、半導体基板１００に含まれるシリコン層２０中での電子移動度は、５５０ｃｍ２／Ｖ・ｓ程度と、良好な値となっている。
【００２８】
このようにＭＯＳＦＥＴが良好なトランジスタ特性を示すことから、本実施の形態にかかる半導体基板１００は、一般的な製造プロセス（熱拡散等の熱処理工程やエッチング工程等）に対しても十分に耐えうることがわかる。特に炭化シリコンとシリコンとは熱膨張係数が近いため、高温プロセスにも耐えることができる。
【００２９】
以上のように、本実施の形態にかかる製造方法では、炭化シリコン基板上にシリコン層を直接形成した半導体基板を容易に提供できる。特に、従来のＳＯＳ基板やＳＩＭＯＸ等の埋め込みＳＯＩ基板に比較して、シリコン層の結晶性が良好となる。
【００３０】
また、炭化シリコン基板に欠陥が含まれていても、シリコン基板を貼り付けてシリコン層を作製するため、炭化シリコン基板の結晶性はシリコン層に影響を与えず、結晶性の良好なシリコン層が得られる。
【００３１】
また、本発明にかかる半導体基板では、良好な放熱特性を有する基板の提供が可能となる。また、容易に素子分離層を形成できる。
【００３２】
また、化合物半導体を用いる場合に比べて、ウエハ口径の大きな半導体基板を得ることができる。
【００３３】
また、炭化シリコン基板とシリコン層との間に絶縁層を含まないため、縦型の半導体デバイスの作製にも適用でき、エネルギー密度の高い半導体デバイスの提供が可能となる。
【００３４】
特に、単結晶の炭化シリコン基板は高純度化が可能であるため、かかる半導体基板を用いてＭＯＳＦＥＴの製造プロセスを行った場合、高温プロセス等によっても不純物拡散が発生せず、ＭＯＳＦＥＴの特性劣化が発生しない。
【００３５】
更に、炭化シリコン基板は透明であり、ＭＯＳＦＥＴの製造プロセスにおいて、基板裏面からの位置合わせが容易に行える。
【００３６】
Ｓｉ／ＳｉＣ界面の評価
次に、炭化シリコン基板とシリコン基板の接合界面について評価を示す。評価は、１）ＥＳＣＡ分析、２）ＲＡＭＡＮ分光分析、３）ＴＥＭ観察で行った。
【００３７】
１）ＥＳＣＡ分析
図６は、炭化シリコン基板１０の表面上にシリコン基板２０が接合された半導体基板１００のＥＳＣＡ分析結果であり、横軸がシリコン基板の表面からの深さ、横軸が組成を示す。表面から２０００ｎｍの深さまではＳｉが略１００％（シリコン基板）であり、その後、Ｃの濃度が増え、略２２００ｎｍからはＳｉとＣが略５０％ずつ（炭化シリコン基板）となっている。
【００３８】
２）ＲＡＭＡＮ分光分析
図７Ａは、シリコン基板の表面に垂直方向における、半導体基板１００のＲＡＭＡＮ分光分析結果であり、基準となるシリコンウエハの分析結果と、半導体基板（Si on SiC）１００の分析結果を示す。
シリコンウエハのピーク位置は５２０．００±０．０４ｃｍ−１で、ＦＷＨＭは２．７２±０．０１ｃｍ−１である。一方、半導体基板１００に含まれるシリコン層のピーク位置は５２０．３０±０．０８ｃｍ−１で、ＦＷＨＭは３．０７±０．１１ｃｍ−１である。
このように、ピーク位置が高波数側にシフトしていることから、半導体基板１００において、炭化シリコン基板上のシリコンには圧縮応力が働いていることがわかる。
【００３９】
図７Ｂは、シリコン基板の表面に平行な方向における、半導体基板（Si on SiC）１００のＲＡＭＡＮ分光分析結果であり、横軸にＳｉ／ＳｉＣ界面からＳｉ基板側への距離、縦軸にラマンシフトを示す。
Ｓｉ／ＳｉＣ界面からＳｉ基板側に３０〜６０μｍの領域でラマンシフトが約５２０．３となり、Ｓｉ基板に圧縮応力が存在することがわかる。
【００４０】
３）ＴＥＭ観察
図８Ａ、８Ｂは、半導体基板１００の断面方向のＴＥＭ像（ＨＲ−ＴＥＭ像）であり、図８Ａは晶帯軸が［１１−２０］の方向、図８Ｂは晶帯軸が［１−１００］の方向を示す。図８Ａ、８Ｂにおいて、上方がＳｉ層、下側が６Ｈ−ＳｉＣ層であり、その界面にこれらの層とは結晶状態の異なる層が見られる。
【００４１】
図９（ａ）は、図８Ｂの界面近傍の拡大写真であり、図９（ｂ）は、界面における結晶モデルである。図９（ｂ）において、上側はＳｉ層（単結晶シリコン基板）であり、下側は遷移層となっている。図９（ａ）からわかるように、実際の界面では、遷移層の下側がアモルファス層となり、その下側がＳｉＣ基板となっている。このように、Ｓｉ基板と６Ｈ−ＳｉＣ基板の界面は、アモルファス層や遷移層を介したボイドフリーな界面となっていると考えられる。
【００４２】
図９（ｃ）は、半導体基板１００の断面構造を模式的に示したもので、６Ｈ−ＳｉＣ基板の上に、略１．５ｎｍのアモルファス層、略０．５ｎｍの遷移層を介してＳｉ基板が直接接合されている。アモルファス層および遷移層は、シリコンおよび／または炭素を主成分とした薄と考えられる。アモルファス層と遷移層からなる層の膜厚は、数ｎｍ以下、好適には５ｎｍ以下と考えられる。
【００４３】
イソプロピルアルコール塗布によるＳｉＣ表面層の形成
次に、本発明の実施の形態にかかる製造方法の工程３（図１（ｂ））において、炭化シリコン基板１０の表面に有機溶媒を塗布した状態における、炭化シリコン基板１０の表面の評価を行った。評価には、以下の実験１、２を用いた。
【００４４】
実験１：次の３条件でＳｉＣ基板の表面をＸ線光電子分光法（略称：ＸＰＳまたはＥＳＣＡ）にて測定した。測定はすべて同一試料で順次行なった。
（ａ）イソプロピルアルコールで処理していないＳｉＣ基板の表面のＸＰＳ測定。
（ｂ）イソプロピルアルコールを塗布し室温で数分間放置し自然乾燥。その後、速やかにＸＰＳ装置に装填し、ＸＰＳ測定。
（ｃ）（ｂ）の測定の後ＸＰＳ装置内（真空度１ｅ−６Ｐａ程度）に約１２時間放置した後、再びＸＰＳ測定。
【００４５】
図１０Ａは、イソプロピルアルコール処理前後のＳｉＣ基板のＸＰＳ信号であり、図１０Ａ中、（ａ）は処理前、（ｂ）は処理直後、（ｃ）は処理後、真空中にて１２時間経過後の信号を表す。図１０Ａより、イソプロピルアルコール処理前はＳｉＣに起因するＳｉピーク１とＳｉＣに起因するＣピーク５が観測される。ピーク２とピーク６はＳｉＣ表面の自然酸化膜に起因するピークである。
【００４６】
イソプロピルアルコールを塗布後、自然乾燥した試料では、ＳｉＣに起因するピークに加えて、新たなＳｉピーク３およびＣピーク７が観測される。ＳｉＣに起因するピークより高エネルギー側に見られることから、Ｓｉ原子とＣ原子が酸素などの電気陰性度の大きい元素と化学結合を形成している。
【００４７】
イソプロピルアルコールを大気中で塗布し、それ以外の化学物質を用いていないことから、「イソプロピルアルコール」、または「イソプロピルアルコールの分解生成物」、または「イソプロピルアルコールと酸素の反応生成物」がＳｉＣと反応し表面層を形成していると考えられる。
【００４８】
ＳｉＣに起因するピークと、表面層に起因するピークの両方が観測されることから、表面層の厚みは光電子の脱出深さ程度（２ｎｍ程度）といえる。
【００４９】
真空中で１２時間放置した後も、ピーク４および８のように、ピーク３および７と変わらない表面層起因のピークが見られる。このことから、図１０Ａの結果は、イソプロピルアルコールが揮発する途中の様子を観測したのではなく、ＳｉＣに強固に吸着した表面層を観測していると結論できる。
【００５０】
実験２：ＳｉＣ基板をイソプロピルアルコールにて処理した後、ＸＰＳ測定を行った。その後、試料を一旦、大気中に取り出し超純水で洗浄し、再びＸＰＳ装置に装填しＸＰＳ測定を行った。超純水洗浄前後でＸＰＳスペクトルを比較した。
【００５１】
図１０Ｂは、イソプロピルアルコール処理したＳｉＣ基板の超純水洗浄前後のＸＰＳ信号であり、（ａ）は超純水洗浄前、（ｂ）は超純水洗浄後の信号を示す。
【００５２】
イソプロピルアルコール処理による表面層の形成がピーク１と３で確認できる。これらのピークは超純水で洗浄した後も、ピーク２と４に示すように変化しない。イソプロピルアルコールは水に溶けることから、表面層は単なるイソプロピルアルコールではない。
【００５３】
この結果、ＳｉＣ基板にイソプロピルアルコールを塗布し自然乾燥させることで、イソプロピルアルコールに起因する表面層（厚さ２ｎｍ程度）が形成されることがわかる。表面層は、真空中に放置しても容易に揮発せず、水に対しても不溶である。
【００５４】
［比較例］
比較例として、上述の半導体装置の製造方法の工程３において、炭化シリコン基板１０の表面に有機溶媒を塗布せずに、直接シリコン基板２０の裏面を重ねて半導体基板を作製した。他の製造工程は、上述の本実施の形態にかかる製造方法と同様である。
【００５５】
このように、有機溶剤の塗布工程を含まない製造方法では、加圧熱処理工程（工程４）を行っても炭化シリコン基板１０とシリコン基板２０とが接合せず、炭化シリコン基板上にシリコン層を設けた半導体基板は得られなかった。
【００５６】
以上の比較例から明らかなように、本発明にかかる半導体基板の製造方法では、工程３において炭化シリコン基板１０とシリコン基板２０との間に有機溶剤を塗布することより、炭化シリコン基板１０上にシリコン基板２０を直接接合できることがわかる。
【００５７】
なお、本実施の形態では、炭化シリコン基板１０とシリコン基板２０とが、シリコンおよび／または炭素を主成分とした薄層（アモルファス層および遷移層）を介して接合される場合について述べたが、工程４の熱処理条件（加熱温度、加熱時間等）を変えることにより、このような薄層が更に薄くなり、炭化シリコン基板１０とシリコン基板２０とが実質的に直接接触した状態で接合される場合もある。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態にかかる半導体基板の製造工程の断面図である。
【図２Ａ】本発明の実施の形態にかかる半導体基板の製造工程（貼り合わせ工程後）における上面写真である。
【図２Ｂ】本発明の実施の形態にかかる半導体基板の製造工程（熱処理工程後）における上面写真である。
【図２Ｃ】本発明の実施の形態にかかる半導体基板の製造工程（研磨工程後）における上面写真である。
【図３Ａ】本発明の実施の形態にかかる半導体基板の放熱特性のシミュレーション結果である。
【図３Ｂ】シリコン基板の放熱特性のシミュレーション結果である。
【図４】本発明の実施の形態にかかる半導体基板上に作製した半導体チップの上面写真である。
【図５Ａ】本発明の実施の形態にかかる半導体基板上に作製したＭＯＳＦＥＴのＩ−Ｖ特性である。
【図５Ｂ】本発明の実施の形態にかかる半導体基板上に作製したＭＯＳＦＥＴのトランジスタ特性である。
【図６】本発明の実施の形態にかかる半導体基板のＥＳＣＡ分析結果である。
【図７Ａ】本発明の実施の形態にかかる半導体基板のＲＡＭＡＮ分光分析結果である。
【図７Ｂ】本発明の実施の形態にかかる半導体基板のＲＡＭＡＮ分光分析結果である。
【図８Ａ】本発明の実施の形態にかかる半導体基板のＨＲ−ＴＥＭ像である。
【図８Ｂ】本発明の実施の形態にかかる半導体基板のＨＲ−ＴＥＭ像である。
【図９】本発明の実施の形態にかかる半導体基板のＨＲ−ＴＥＭ像および結晶構造モデルである。
【図１０Ａ】イソプロピールアルコール処理前後のＸＰＳ分析結果である。
【図１０Ｂ】超純水洗浄前後のＸＰＳ分析結果である。
【符号の説明】
【００５９】
１０  炭化シリコン基板、２０  シリコン基板（シリコン層）、１００  半導体基板。
【図１】
0005424445.tif 000002
【図５Ａ】
0005424445.tif 000003
【図５Ｂ】
0005424445.tif 000004
【図１０Ａ】
0005424445.tif 000005
【図１０Ｂ】
0005424445.tif 000006
【図２Ａ】
0005424445.tif 000007
【図２Ｂ】
0005424445.tif 000008
【図２Ｃ】
0005424445.tif 000009
【図３Ａ】
0005424445.tif 000010
【図３Ｂ】
0005424445.tif 000011
【図４】
0005424445.tif 000012
【図６】
0005424445.tif 000013
【図７Ａ】
0005424445.tif 000014
【図７Ｂ】
0005424445.tif 000015
【図８Ａ】
0005424445.tif 000016
【図８Ｂ】
0005424445.tif 000017
【図９】
0005424445.tif 000018