(57)【特許請求の範囲】
【請求項１】
電界効果トランジスタのゲート容量を充電することにより該電界効果トランジスタをオン制御し、該ゲート容量を放電することにより該電界効果トランジスタをオフ制御する電界効果トランジスタのゲート駆動回路において、
前記ゲート容量に接続され、前記電界効果トランジスタのオフ制御に際して、前記ゲート容量に充電された電荷の一部を蓄積し、前記電界効果トランジスタのオン制御に際して、該蓄積した電荷を前記ゲート容量の充電に利用する電荷損失低減回路
を具備することを特徴とする電界効果トランジスタのゲート駆動制御回路。
【請求項２】
前記電荷損失低減回路は、
第１のコンデンサと、
第２のコンデンサと、
前記電界効果トランジスタのオン制御に際して、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量を充電する電源に対して直列に接続するとともに、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量に直列に接続する第１のスイッチング回路と、
前記電界効果トランジスタのオフ制御に際して、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量に対して並列に接続し、前記ゲート容量に充電された電荷の一部を前記第１のコンデンサおよび前記第２のコンデンサに蓄積する第２のスイッチング回路と
を具備することを特徴とする請求項１記載の電界効果トランジスタのゲート駆動制御回路。
【請求項３】
前記電荷損失低減回路は、
第１のコンデンサと、
第２のコンデンサと、
前記電界効果トランジスタのオン制御に際して、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量を充電する電源に対して直列に接続するとともに、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量に直列に接続し、その後、前記電源を前記第１のコンデンサおよび前記第２のコンデンサを介して前記ゲート容量に直列に接続する第１のスイッチング回路と、
前記電界効果トランジスタのオフ制御に際して、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量に対して並列に接続し、前記ゲート容量に充電された電荷の一部を前記第１のコンデンサおよび前記第２のコンデンサに蓄積する第２のスイッチング回路と
を具備することを特徴とする請求項１記載の電界効果トランジスタのゲート駆動制御回路。
【請求項４】
前記電荷損失低減回路は、
コンデンサと、
前記電界効果トランジスタのオフ制御に際して、前記コンデンサを前記ゲート容量を充電する電源に対して直列に接続するとともに、前記コンデンサを前記ゲート容量に直列に接続し、その後、前記電源を前記コンデンサを介して前記ゲート容量に直列に接続する第１のスイッチング回路と、
前記電界効果トランジスタのオフ制御に際して、前記コンデンサを前記ゲート容量に対して並列に接続し、前記ゲート容量に充電された電荷の一部を前記コンデンサに蓄積する第２のスイッチング回路と
を具備することを特徴とする請求項１記載の電界効果トランジスタのゲート駆動制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電界効果トランジスタのゲート駆動制御回路に関し、特に、電界効果トランジスタのオンオフ制御に際してのエネルギーロスを可及的に小さくするように改善した電界効果トランジスタのゲート駆動制御回路に関する。
【０００２】
【従来の技術】
一般に、電界効果トランジスタ(Field Effect Transistor：ＦＥＴ)は、そのゲート容量を充電、放電することによりオン、オフ制御される。
【０００３】
すなわち、ＦＥＴをオン制御する場合は、そのゲート容量を該ＦＥＴがオンするスレッショルド電位Ｖｔｈよりもαだけ高い電位（Ｖｔｈ＋α）まで充電し、オフ制御する場合は、このゲート容量に充電された電荷を放電している。
【０００４】
したがって、ＦＥＴのゲート容量をＣＧＳとすると、このＦＥＴの１回のオンオフ制御に際して（１／２）×ＣＧＳ×（Ｖｔｈ＋α）2のエネルギー損失が発生する。
【０００５】
また、このＦＥＴを高速にオンするためには、このＦＥＴのゲート容量を高速に充電する必要がある。このため、このＦＥＴに対して外部電源から大きな電流を供給する必要があり、これがノイズ発生の要因になっている。
【０００６】
さて、ＦＥＴをスイッチング素子として電源回路等を構成する場合、このＦＥＴのオン時のオン抵抗は小さいほうがよく、また、このＦＥＴのオンオフ制御に際しての損失は小さい方がよい。
【０００７】
ところで、ＦＥＴの特性は、ゲート電圧が高い方がそのオン時のオン抵抗は小さくなり、そのオンオフ制御に際してのオフ時の損失はそのゲート電圧が低い方が小さくなる。
【０００８】
そこで、従来、特許文献１に示されるように、ＦＥＴのゲート側にチャージポンプを設ける構成が提案されている。
【０００９】
【特許文献１】
特開平８−３３６２７７号公報
【発明が解決しようとする課題】
しかし、上記特許文献１の構成によると、ＦＥＴのゲート電圧を上げることによりＦＥＴのオン時のオン抵抗を小さくすることができるが、ＦＥＴのオフ時の損失は改善されていない。
【００１０】
そこで、この発明は、ＦＥＴのオンオフ制御に際してのオフ時の損失を可及的に小さくするように改善した電界効果トランジスタのゲート駆動制御回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、電界効果トランジスタのゲート容量を充電することにより該電界効果トランジスタをオン制御し、該ゲート容量を放電することにより該電界効果トランジスタをオフ制御する電界効果トランジスタのゲート駆動回路において、前記ゲート容量に接続され、前記電界効果トランジスタのオフ制御に際して、前記ゲート容量に充電された電荷の一部を蓄積し、前記電界効果トランジスタのオン制御に際して、該蓄積した電荷を前記ゲート容量の充電に利用する電荷損失低減回路を具備することを特徴とする。
この請求項１の発明によれば、電界効果トランジスタのオフ制御に際しては、ゲート容量に充電された電荷の一部が電荷損失低減回路に蓄積され、電界効果トランジスタのオン制御に際しては、この電荷損失低減回路に蓄積された電荷がゲート容量の充電に再利用されるので、これにより電界効果トランジスタのオフ制御に際しての損失を可及的に小さくすることができる。
【００１２】
また、請求項２の発明は、請求項１の発明において、前記電荷損失低減回路は、第１のコンデンサと、第２のコンデンサと、前記電界効果トランジスタのオン制御に際して、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量を充電する電源に対して直列に接続するとともに、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量に直列に接続する第１のスイッチング回路と、前記電界効果トランジスタのオフ制御に際して、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量に対して並列に接続し、前記ゲート容量に充電された電荷の一部を前記第１のコンデンサおよび前記第２のコンデンサに蓄積する第２のスイッチング回路とを具備することを特徴とする。
この請求項２の発明によれば、電界効果トランジスタのオン制御に際して、第１のコンデンサおよび第２のコンデンサは、電源の略２分の１の電位に充電され、ゲート容量の放電に際しては、ゲート容量に充電された電荷の一部が第１のコンデンサおよび第２のコンデンサに蓄積され、電界効果トランジスタの再オン制御に際しは、この第１のコンデンサおよび第２のコンデンサに蓄積された電荷が再利用されるので、電界効果トランジスタのオフ制御に際しての損失を可及的に小さくすることができる。
【００１３】
また、請求項３の発明は、請求項１の発明において、前記電荷損失低減回路は、第１のコンデンサと、第２のコンデンサと、前記電界効果トランジスタのオン制御に際して、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量を充電する電源に対して直列に接続するとともに、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量に直列に接続し、その後、前記電源を前記第１のコンデンサおよび前記第２のコンデンサを介して前記ゲート容量に直列に接続する第１のスイッチング回路と、前記電界効果トランジスタのオフ制御に際して、前記第１のコンデンサおよび前記第２のコンデンサを前記ゲート容量に対して並列に接続し、前記ゲート容量に充電された電荷の一部を前記第１のコンデンサおよび前記第２のコンデンサに蓄積する第２のスイッチング回路とを具備することを特徴とする。
この請求項３の発明によれば、電界効果トランジスタのオン制御に際して、ゲート容量は、電源の略２倍の電位に充電されるので、電界効果トランジスタのオン抵抗を小さくすることができる。
【００１４】
また、請求項４の発明は、請求項１の発明において、前記電荷損失低減回路は、コンデンサと、前記電界効果トランジスタのオフ制御に際して、前記コンデンサを前記ゲート容量を充電する電源に対して直列に接続するとともに、前記コンデンサを前記ゲート容量に直列に接続し、その後、前記電源を前記コンデンサを介して前記ゲート容量に直列に接続する第１のスイッチング回路と、前記電界効果トランジスタのオフ制御に際して、前記コンデンサを前記ゲート容量に対して並列に接続し、前記ゲート容量に充電された電荷の一部を前記コンデンサに蓄積する第２のスイッチング回路とを具備することを特徴とする。
この請求項４の発明においても、電界効果トランジスタのオン制御に際して、ゲート容量は、電源の略２倍の電位に充電されるので、電界効果トランジスタのオン抵抗を小さくすることができる。
【００１５】
【発明の実施の形態】
以下、この発明に係わる電界効果トランジスタのゲート駆動制御回路の実施の形態を添付図面を参照して詳細に説明する。
【００１６】
図１は、この発明に係わる電界効果トランジスタのゲート駆動制御回路の一実施の形態を示す回路図である。
【００１７】
図１に示す電界効果トランジスタのゲート駆動制御回路は、電界効果トランジスタ（ＦＥＴ）Ｑ１のゲート容量ＣＧＳを電源Ｖ１で充電、放電することによりオンオフ制御するもので、スイッチＳ１、電荷損失低減回路１０、ＦＥＴＱ１のゲート容量ＣＧＳを放電するスイッチＳＧＳが設けられている。
【００１８】
また、電荷損失低減回路１０は、コンデンサＣ１、Ｃ２、スイッチＳ２、Ｓ３、Ｓ４、Ｓ５を具備して構成される。
ここで、コンデンサＣ１、Ｃ２は、その容量が等しく、ＦＥＴＱ１のゲート容量ＣＧＳに対して十分大きな容量のものが用いられ、スイッチＳ２、Ｓ３、Ｓ４、Ｓ５は、トランジスタ等の半導体スイッチング素子を用いて構成することができる。
【００１９】
図２乃至図５は図１に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【００２０】
図１に示した電界効果トランジスタのゲート駆動制御回路は、まず、図２に示すように、スイッチＳ１、Ｓ３、Ｓ５をオン、スイッチＳ２、Ｓ４をオフにする。
【００２１】
これにより、電源Ｖ１からスイッチＳ１、Ｓ５を経由して、コンデンサＣ２、スイッチＳ３、コンデンサＣ１、接地へと電流が流れ、コンデンサＣ１、Ｃ２が充電され、また、電源Ｖ１からスイッチＳ１を経由して、ＦＥＴＱ１のゲート容量ＣＧＳ、接地へと電流が流れ、ＦＥＴＱ１のゲート容量ＣＧＳが充電される。
【００２２】
このとき、コンデンサＣ１、Ｃ２は、電源に対してスイッチＳ３を介して直列に接続されるので、それぞれ電位（１／２）Ｖ１まで充電され、ＦＥＴＱ１のゲート容量ＣＧＳは、電位Ｖ１まで充電される。そして、このＦＥＴＱ１のゲート容量ＣＧＳの充電によりＦＥＴＱ１はオンになる。
【００２３】
ＦＥＴＱ１のオフ制御に際しては、まず、図３に示すように、図２の状態からスイッチＳ１、Ｓ３をオフにして、スイッチＳ２、Ｓ４をオンにする。
【００２４】
これにより、ＦＥＴＱ１のゲート容量ＣＧＳに蓄積された電荷は、スイッチＳ５を経由して、コンデンサＣ２、スイッチＳ４、接地へと流れるとともに、スイッチＳ５、Ｓ２を経由して、コンデンサＣ１、接地へと流れ、この動作によりＦＥＴＱ１のゲート容量ＣＧＳの電位はほぼ（１／２）Ｖ１になる。
【００２５】
その後、図４に示すように、図３の状態からスイッチＳ５をオフにし、スイッチＳＧＳをオンにする。
【００２６】
これにより、ＦＥＴＱ１のゲート容量ＣＧＳの残りの電荷は、スイッチＳＧＳを経由して接地へと放電され、これによりＦＥＴＱ１はオフになる。
【００２７】
また、このとき、ＦＥＴＱ１のゲート容量ＣＧＳからコンデンサＣ１およびＣ２に流れた電流によりコンデンサＣ１およびＣ２に蓄積された電荷は、スイッチＳ５のオフにより、コンデンサＣ１およびＣ２に蓄積されたままになる。
【００２８】
そして、再び、図２に示した状態になると、ＦＥＴＱ１のゲート容量ＣＧＳは、電源Ｖ１からスイッチＳ１を経由して流れる電流によって充電されるが、このとき、コンデンサＣ１およびＣ２に蓄積された電荷は、図５に示すように、ＦＥＴＱ１のゲート容量ＣＧＳの充電のために再利用される。
【００２９】
上記動作を繰り返すことにより、ＦＥＴＱ１がオン、オフ制御され、この動作により、ＦＥＴＱ１のゲート容量ＣＧＳの放電による電荷損失を電荷損失低減回路１０を設けない場合に比較してほぼ１／４に低減することができる。
【００３０】
すなわち、コンデンサＣ１およびＣ２の容量をそれぞれＣとし、ＦＥＴＱ１のゲート容量ＣＧＳをｎＣ（ｎ＜＜１）とし、電源Ｖ１の電位をＶ１とすると、図２に示したコンデンサＣ１、Ｃ２およびＦＥＴＱ１のゲート容量ＣＧＳを充電するエネルギーＥｎ１は、
0003681737.tif 000002
となる。
【００３１】
また、図３に示した状態において、ＦＥＴＱ１のゲート容量ＣＧＳの残りの電位をＶ２とすると、このときのエネルギーＥｎ２は、
0003681737.tif 000003
となる。
【００３２】
そして、エネルギー保存の法則により、Ｅｎ１＝Ｅｎ２であるので、
（１／２）ＣＶ１2｛ｎ＋（１／２）｝＝（１／２）ＣＶ２2（ｎ＋２）
Ｖ２2＝［｛ｎ＋（１／２）｝／（ｎ＋２）］Ｖ１2
となる。
【００３３】
ここで、ｎ＜＜１であるので、
Ｖ２2＝（１／４）Ｖ１2
と近似でき、結局
Ｖ２＝（１／２）Ｖ１
となり、ＦＥＴＱ１のオフ時のゲート容量ＣＧＳの電位はＦＥＴＱ１のオン時のゲート容量ＣＧＳの電位の１／２になる。
【００３４】
したがって、ＦＥＴＱ１のオン時のゲート容量ＣＧＳを全て放電する電荷損失低減回路１０がない構成に比較して、電荷損失低減回路１０を設けることにより、
｛（１／２）ｎＣＶ１2｝／｛（１／２）ｎＣ（Ｖ１／２）2｝
＝１／４
にＦＥＴＱ１のゲート容量ＣＧＳの放電による電荷損失を低減できる。
【００３５】
なお、上記実施の形態においては、ＦＥＴＱ１の最初のオン、オフ制御時にコンデンサＣ１およびＣ２の充電が必要になるが、それ以後は、コンデンサＣ１およびＣ２の充電電位が保持されるので、コンデンサＣ１およびＣ２の充電による損失はほとんどない。したがって、上記サイクルを繰り返して行う場合、コンデンサＣ１およびＣ２の充電による損失は実質的に無視できる。
【００３６】
また、上述したように、ＦＥＴＱ１のゲート容量ＣＧＳに比較してコンデンサＣ１およびＣ２の容量が十分に大きくした場合に、ＦＥＴＱ１のゲート容量ＣＧＳの放電による電荷損失を有効に低減することができるが、ＦＥＴＱ１のゲート容量ＣＧＳに比較してコンデンサＣ１およびＣ２の容量が十分に大きくない場合でも、従来回路よりはＦＥＴＱ１のゲート容量ＣＧＳの放電による電荷損失を小さくすることができる。
【００３７】
図６は、図１に示した電界効果トランジスタのゲート駆動制御回路の各部の波形を示すタイミングチャートである。
【００３８】
図６において、図６（ａ）乃至図６（ｅ）は、スイッチＳ１乃至Ｓ５のオン、オフ状態を示し、図６（ｆ）は、スイッチＳＧＳのオン、オフ状態を示す。
【００３９】
また、図６（ｇ）、（ｈ）は、コンデンサＣ１、Ｃ２の電位、図６（ｉ）は、ＦＥＴＱ１のゲート容量ＣＧＳの電位、図６（ｊ）は、ＦＥＴＱ１のオン、オフ状態を示す。
【００４０】
なお、図６において、時点ｔ１からｔ２までの間が、図２に示した状態に対応し、時点ｔ２からｔ３までの間が、図３に示した状態に対応し、時点ｔ３からｔ４までの間が、図４に示した状態に対応し、時点ｔ４からｔ５までの間が、図５に示した状態に対応し、時点ｔ５からｔ６までの間が、図３に示した状態に対応する。
【００４１】
図７は、この発明に係わる電界効果トランジスタのゲート駆動制御回路の他の実施の形態を示す回路図である。
【００４２】
この実施の形態においては、図１に示した電荷損失低減回路１０に、更にスイッチＳ６とＳ７を追加して電荷損失低減回路２０とした点が図１に示した回路と異なる。他の構成は、図１に示した回路と同じである。
【００４３】
図８乃至図１１は図７に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【００４４】
図７に示した電界効果トランジスタのゲート駆動制御回路においては、まず、図８に示すように、スイッチＳ１、Ｓ３、Ｓ５、Ｓ７をオン、スイッチＳ２、Ｓ４、Ｓ６をオフにする。
【００４５】
これにより、電源Ｖ１からスイッチＳ１、Ｓ５を経由して、コンデンサＣ２、スイッチＳ３、コンデンサＣ１、スイッチＳ７、接地へと電流が流れ、コンデンサＣ１、Ｃ２が充電され、また、電源Ｖ１からスイッチＳ１を経由して、ＦＥＴＱ１のゲート容量ＣＧＳ、接地へと電流が流れ、ＦＥＴＱ１のゲート容量ＣＧＳが充電される。
【００４６】
このとき、コンデンサＣ１、Ｃ２は、電源に対してスイッチＳ３を介して直列に接続されるので、それぞれ電位（１／２）Ｖ１まで充電され、ＦＥＴＱ１のゲート容量ＣＧＳは、電位Ｖ１まで充電される。このとき、電位Ｖ１がＦＥＴＱ１がオンするゲート容量ＣＧＳのスレッショルド電位Ｖｔｈより高ければ、ＦＥＴＱ１はオンになるが、電位Ｖ１がＦＥＴＱ１がオンするゲート容量ＣＧＳのスレッショルド電位Ｖｔｈより低ければ、ＦＥＴＱ１はオンにならない。
【００４７】
次に、図９に示すように、図８の状態からスイッチＳ１、Ｓ７をオフにし、スイッチＳ６をオンにする。この状態で、電源Ｖ１、コンデンサＣ１、コンデンサＣ２は、ＦＥＴＱ１のゲート容量ＣＧＳに対して直列に接続され、ＦＥＴＱ１のゲート容量ＣＧＳは、電源Ｖ１、スイッチＳ６，コンデンサＣ１、スイッチＳ３、コンデンサＣ２、スイッチＳ５の回路で、電位２Ｖ１まで充電される。これによりＦＥＴＱ１は完全にオンする。
【００４８】
ＦＥＴＱ１のオフ制御に際しては、まず、図１０に示すように、図９の状態からスイッチＳ３、Ｓ６をオフにして、スイッチＳ２、Ｓ４、Ｓ７をオンにする。
【００４９】
これにより、ＦＥＴＱ１のゲート容量ＣＧＳに蓄積された電荷は、スイッチＳ５を経由して、コンデンサＣ２、スイッチＳ４、接地へと流れるとともに、スイッチＳ５、Ｓ２を経由して、コンデンサＣ１、スイッチＳ７、接地へと流れ、この動作によりＦＥＴＱ１のゲート容量ＣＧＳの電位はほぼ（１／２）Ｖ１になる。
【００５０】
その後、図１１に示すように、図１０の状態からスイッチＳ５をオフにし、スイッチＳＧＳをオンにする。
【００５１】
これにより、ＦＥＴＱ１のゲート容量ＣＧＳの残りの電荷は、スイッチＳＧＳを経由して接地へと放電され、これによりＦＥＴＱ１はオフになる。
【００５２】
また、このとき、ＦＥＴＱ１のゲート容量ＣＧＳからコンデンサＣ１およびＣ２に流れた電流によりコンデンサＣ１およびＣ２に蓄積された電荷は、スイッチＳ５のオフにより、コンデンサＣ１およびＣ２に蓄積されたままになる。
【００５３】
そして、再び、図８に示した状態を経由して図９の状態になると、ＦＥＴＱ１のゲート容量ＣＧＳは、電源Ｖ１、スイッチＳ６、コンデンサＣ１、スイッチＳ３、コンデンサＣ２、スイッチＳ５の回路で、電位２Ｖ１まで充電される。このとき、コンデンサＣ１およびＣ２に蓄積された電荷は、上記ＦＥＴＱ１のゲート容量ＣＧＳの充電のために再利用される。
【００５４】
上記動作を繰り返すことにより、ＦＥＴＱ１がオン、オフ制御され、この動作により、ＦＥＴＱ１のゲート容量ＣＧＳの放電による電荷損失を電荷損失低減回路１０を設けない場合に比較してほぼ１／１６に低減することができる。
【００５５】
また、ＦＥＴＱ１のオン時のゲート電位を電源Ｖ１の電位のほぼ２倍まで上げることができるので、オン抵抗を小さくすることができる。
【００５６】
図１２は、この発明に係わる電界効果トランジスタのゲート駆動制御回路の更に他の実施の形態を示す回路図である。
【００５７】
この実施の形態においては、図７に示した電荷損失低減回路２０からスイッチＳ２、Ｓ３、Ｓ４を除くとともに、コンデンサＣ２を除いて電荷損失低減回路３０とした点が図７に示した回路と異なる。他の構成は、図７に示した回路と同じである。
【００５８】
図１３乃至図１６は図１２に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【００５９】
図１２に示した電界効果トランジスタのゲート駆動制御回路においては、まず、図１３に示すように、スイッチＳ１、Ｓ５、Ｓ７をオン、スイッチＳ６をオフにする。
【００６０】
これにより、電源Ｖ１からスイッチＳ１、Ｓ５を経由して、コンデンサＣ１、スイッチＳ７、接地へと電流が流れ、コンデンサＣ１が充電され、また、電源Ｖ１からスイッチＳ１を経由して、ＦＥＴＱ１のゲート容量ＣＧＳ、接地へと電流が流れ、ＦＥＴＱ１のゲート容量ＣＧＳが充電される。
【００６１】
このとき、コンデンサＣ１は、電位Ｖ１まで充電され、ＦＥＴＱ１のゲート容量ＣＧＳも、電位Ｖ１まで充電される。このとき、電位Ｖ１がＦＥＴＱ１がオンするゲート容量ＣＧＳのスレッショルド電位Ｖｔｈより高ければ、ＦＥＴＱ１はオンになるが、電位Ｖ１がＦＥＴＱ１がオンするゲート容量ＣＧＳのスレッショルド電位Ｖｔｈより低ければ、ＦＥＴＱ１はオンにならない。
【００６２】
次に、図１４に示すように、図１３の状態からスイッチＳ１、Ｓ７をオフにし、スイッチＳ６をオンにする。この状態で、電源Ｖ１、コンデンサＣ１は、ＦＥＴＱ１のゲート容量ＣＧＳに対して直列に接続され、ＦＥＴＱ１のゲート容量ＣＧＳは、電源Ｖ１、スイッチＳ６，コンデンサＣ１、スイッチＳ５の回路で、電位２Ｖ１まで充電される。これによりＦＥＴＱ１は完全にオンする。
【００６３】
ＦＥＴＱ１のオフ制御に際しては、まず、図１５に示すように、図１４の状態からスイッチＳ６をオフにして、スイッチＳ７をオンにする。
【００６４】
これにより、ＦＥＴＱ１のゲート容量ＣＧＳに蓄積された電荷は、スイッチＳ５を経由して、コンデンサＣ１、スイッチＳ７、接地へと流れ、この動作によりＦＥＴＱ１のゲート容量ＣＧＳの電位はほぼＶ１になる。
【００６５】
その後、図１６に示すように、図１５の状態からスイッチＳ５をオフにし、スイッチＳＧＳをオンにする。
【００６６】
これにより、ＦＥＴＱ１のゲート容量ＣＧＳの残りの電荷は、スイッチＳＧＳを経由して接地へと放電され、これによりＦＥＴＱ１はオフになる。
【００６７】
また、このとき、ＦＥＴＱ１のゲート容量ＣＧＳからコンデンサＣ１に流れた電流によりコンデンサＣ１に蓄積された電荷は、スイッチＳ５のオフにより、コンデンサＣ１に蓄積されたままになる。
【００６８】
そして、再び、図１３に示した状態を経由して図１４の状態になると、ＦＥＴＱ１のゲート容量ＣＧＳは、電源Ｖ１、スイッチＳ６、コンデンサＣ１、スイッチＳ５の回路で、電位２Ｖ１まで充電される。このとき、コンデンサＣ１に蓄積された電荷は、上記ＦＥＴＱ１のゲート容量ＣＧＳの充電のために再利用される。
【００６９】
上記動作を繰り返すことにより、ＦＥＴＱ１がオン、オフ制御され、この場合も、ＦＥＴＱ１のゲート容量ＣＧＳの放電による電荷損失を電荷損失低減回路１０を設けない場合に比較してほぼ１／４に低減することができる。
【００７０】
また、ＦＥＴＱ１のオン時のゲート電位を電源Ｖ１の電位のほぼ２倍まで上げることができるので、オン抵抗を小さくすることができる。
【００７１】
【発明の効果】
以上説明したように、この発明によれば、電界効果トランジスタのゲート容量を充電することにより該電界効果トランジスタをオン制御し、該ゲート容量を放電することにより該電界効果トランジスタをオフ制御する電界効果トランジスタのゲート駆動回路において、前記ゲート容量に接続され、前記電界効果トランジスタのオフ制御に際して、前記ゲート容量に充電された電荷の一部を蓄積し、前記電界効果トランジスタのオン制御に際して、該蓄積した電荷を前記ゲート容量の充電に利用する電荷損失低減回路を具備して構成したので、電界効果トランジスタのオフ制御に際しての損失を可及的に小さくすることができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明に係わる電界効果トランジスタのゲート駆動制御回路の一実施の形態を示す回路図である。
【図２】図１に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図３】図１に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図４】図１に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図５】図１に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図６】図１に示した電界効果トランジスタのゲート駆動制御回路の各部の波形を示すタイミングチャートである。
【図７】この発明に係わる電界効果トランジスタのゲート駆動制御回路の他の実施の形態を示す回路図である。
【図８】図７に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図９】図７に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図１０】図７に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図１１】図７に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図１２】この発明に係わる電界効果トランジスタのゲート駆動制御回路の更に他の実施の形態を示す回路図である。
【図１３】図１２に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図１４】図１２に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図１５】図１２に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【図１６】図１２に示した電界効果トランジスタのゲート駆動制御回路の動作を説明する図である。
【符号の説明】
１０、２０、３０    電荷損失低減回路
Ｖ１    電源
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７    スイッチ
Ｑ１    電界効果トランジスタ（ＦＥＴ）
ＣＧＳ    ゲート容量
ＳＧＳ    スイッチ
【図１】
0003681737.tif 000004
【図２】
0003681737.tif 000005
【図３】
0003681737.tif 000006
【図４】
0003681737.tif 000007
【図５】
0003681737.tif 000008
【図６】
0003681737.tif 000009
【図７】
0003681737.tif 000010
【図８】
0003681737.tif 000011
【図９】
0003681737.tif 000012
【図１０】
0003681737.tif 000013
【図１１】
0003681737.tif 000014
【図１２】
0003681737.tif 000015
【図１３】
0003681737.tif 000016
【図１４】
0003681737.tif 000017
【図１５】
0003681737.tif 000018
【図１６】
0003681737.tif 000019