(57)【特許請求の範囲】
【請求項１】
コレクタ端子が入力の一方の端子に接続されるバイポーラトランジスタであって、ベース層のＧｅ濃度分布がエミッタ側からコレクタ側に向かう方向でＧｅ濃度が高くなる濃度分布となり、該ベース層のＧｅ濃度のピーク値は６％乃至１６％であり、該ベース層の厚みが６０ｎｍ乃至９０ｎｍであるバイポーラトランジスタと、一方の端子が前記バイポーラトランジスタのエミッタ端子に接続されたインンダクタと、一方の端子が前記インダクタの他方の端子及び出力の一方の端子に接続された平滑コンデンサと、前記バイポーラトランジスタのエミッタ端子にカソード端子を接続されたダイオードと、前記ダイオードのアノード端子及び前記平滑コンデンサの他方の端子及び入力の他方の端子及び出力の他方の端子が共通に接続されたコモン端子とを備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
請求項１に記載されたＤＣ／ＤＣコンバータにおける前記バイポーラトランジスタのコレクタ層の厚みが１．５μｍ乃至２．５μｍであることを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
請求項１又は請求項２に記載されたＤＣ／ＤＣコンバータにおける前記ベース層のＧｅ濃度分布が、エミッタ側からコレクタ側に向けて漸次、Ｇｅ濃度が高くなる濃度分布となることを特徴とするＤＣ／ＤＣコンバータ。
【請求項４】
請求項１又は請求項２に記載されたＤＣ／ＤＣコンバータにおける前記ベース層が、エミッタ側の層とコレクタ側の層との二層を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項５】
請求項４に記載されたＤＣ／ＤＣコンバータにおける前記ベース層が、エミッタ側に第１のＳｉＧｅ層と、コレクタ側に前記第１のＳｉＧｅ層よりもＧｅ濃度の大きい第２のＳｉＧｅ層とを有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項６】
請求項４に記載されたＤＣ／ＤＣコンバータにおける前記ベース層が、エミッタ側にＳｉ層と、コレクタ側にＳｉＧｅ層を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項７】
請求項１乃至請求項６のいずれかに記載されたＤＣ／ＤＣコンバータにおいて、カソード端子が前記バイポーラトランジスタのコレクタ端子に接続され、かつそのアノード端子が前記バイポーラトランジスタのエミッタ端子に接続された第２のダイオードを更に備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項８】
一方の端子が入力の一方の端子に接続されたインダクタと、コレクタ端子が前記インダクタの他方の端子に接続されるバイポーラトランジスタであって、ベース層のＧｅ濃度分布がエミッタ側からコレクタ側へ向かう方向でＧｅ濃度が高くなる濃度分布となり、該ベース層のＧｅ濃度のピーク値は６％乃至１６％であり、該ベース層の厚みが６０ｎｍ乃至９０ｎｍであるバイポーラトランジスタと、アノード端子が前記バイポーラトランジスタのコレクタ端子に接続された第１のダイオードと、一方の端子が前記ダイオードのカソード端子及び出力の一方の端子に接続された平滑コンデンサと、入力の他方の端子及び前記バイポーラトランジスタのエミッタ端子及び前記平滑コンデンサの他方の端子及び出力の他方の端子が共通で接続されたコモン端子を備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項９】
請求項８に記載されたＤＣ／ＤＣコンバータにおける前記バイポーラトランジスタのコレクタ層の厚みが１．５μｍ乃至２．５μｍであることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１０】
請求項１または２に記載されたＤＣ／ＤＣコンバータにおける前記ベース層のＧｅ濃度分布が、エミッタ側からコレクタ側に向けて漸次、Ｇｅ濃度が高くなる濃度分布となることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１１】
請求項８または９に記載されたＤＣ／ＤＣコンバータにおける前記ベース層が、エミッタ側の層とコレクタ側の層との二層を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項１２】
請求項１１に記載されたＤＣ／ＤＣコンバータにおける前記ベース層が、エミッタ側に第１のＳｉＧｅ層と、コレクタ側に前記第１のＳｉＧｅ層よりもＧｅ濃度の大きい第２のＳｉＧｅ層とを有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項１３】
請求項１１に記載されたＤＣ／ＤＣコンバータにおける前記ベース層が、エミッタ側にＳｉ層と、コレクタ側にＳｉＧｅ層を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項１４】
請求項８乃至請求項１３のいずれかに記載されたＤＣ／ＤＣコンバータにおいて、カソード端子が前記バイポーラトランジスタのコレクタ端子に接続され、かつそのアノード端子が前記バイポーラトランジスタのエミッタ端子に接続された第２のダイオードを更に備えることを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種モバイル機器、家電品、バッテリー応用機器など多くの機器、装置に用いられるＤＣ／ＤＣコンバータに関する。
【０００２】
【従来の技術】
地球温暖化防止のために、炭酸ガス換算電力消費量の削減が地球規模で求められている。例えばエアコンや電気自動車のスイッチング式電源においては、省エネルギやバッテリーの充電電力の有効利用を図るために、電力損失を抑えてエネルギの利用効率を上げることが重要視されている。また、モータ駆動電源回路内での電力損失を抑制することは、冷却用の放熱フィンを小さくできるので、機器の小型化と低コスト化につながるというメリットがある。さらに、携帯電話などの各種モバイル機器では損失を抑えてエネルギ効率が良くかつ小型・軽量のＤＣ／ＤＣコンバータが求められている。
【０００３】
これまでパワーエレクトロニクス回路内での電力損失の抑制を目的として種々の研究開発が進められてきている。しかし、制御方式や既存パワートランジスタによるパワーエレクトロニクス回路の改良改善は限界点近くまで達してきており、従来のアプローチだけでは回路内部での消費電力低減と小型・軽量化の両立は限界に近い。
【０００４】
従来技術として、図８（ａ）に降圧型ＤＣ／ＤＣコンバータを、図８（ｂ）に昇圧型ＤＣ／ＤＣコンバータを示す。このようなコンバーターは、下記の非特許文献、特に第１１２頁の表１０−４にも記載されている。降圧型ＤＣ／ＤＣコンバータは入力電圧よりも小さい任意の電圧を出力し、昇圧型ＤＣ／ＤＣコンバータは入力電圧よりも高い電圧を出力する。
【０００５】
以下、降圧型と昇圧型共に作用は類似するので、降圧型ＤＣ／ＤＣコンバータで説明する。
【０００６】
従来のＤＣ／ＤＣコンバータ用ドライブ回路１００においては、入力直流電圧Ｖｉｎが電界効果トランジスタ（ＭＯＳＦＥＴ）２１のオン、オフ動作により、平滑コンデンサＣの両端から出力電圧Ｖｏｕｔが出力される。ここで電界効果トランジスタ２１をオンすると電流はオン状態のトランジスタ２１およびインダクタＬを介して平滑コンデンサＣに流れ込み、平滑コンデンサＣに蓄積される。次に、電界効果トランジスタＱ１をオフすると、インダクタＬに蓄積されたエネルギが第２のダイオードＤ２を通してさらに平滑コンデンサＣに充電される。このようにスイッチング素子としての電界効果トランジスタＱ１のオン／オフ動作を所定のｄｕｔｙで行うことにより、入力直流電圧Ｖｉｎが降圧され、所定の出力電圧Ｖｏｕｔに変換される。平滑コンデンサＣ及びインダクタＬは直流出力電圧のリプルを平滑化するために用いられ、リプルを小さくするためには大きなインダクタ、平滑コンデンサを用いる。
【０００７】
【特許文献】
特開２００１−３３８９２８号公報
【０００８】
【特許文献】
特開２００２−２９９６０２号公報
【０００９】
【非特許文献】
ＣＱ出版社発行「トランジスタ技術ＳＰＥＣＩＡＬ  実践パワーエレクトロニクス入門」（１９９８年８月）
【００１０】
【発明が解決しようとする課題】
従来のＤＣ／ＤＣコンバータにおいては、用いられる電界効果トランジスタ２１のスイッチング速度が遅くＤＣ／ＤＣコンバータ回路のスイッチング周波数がせいぜい１ＭＨｚ程度までに限られるので出力電圧のリプル変動を抑制するために大容量の平滑コンデンサとインダクタが必要であり大型にならざるをえなかった。同時に、電界効果トランジスタ２１がオンからオフへ、或いはオフからオンへスイッチングする僅かな時間（例えば１０ｎｓｅｃ（ナノ秒））に電解効果トランジスタ２１の内部で生じる損失は電源のスイッチング周波数が高くなるに従って増大するので、ＤＣ／ＤＣコンバータの小型化を狙い高周波スイッチング化することの障害になっていた。
【００１１】
このようなスイッチングトランジスタのスイッチング損失は、電界効果トランジスタを用いたＤＣ／ＤＣコンバータだけでなく、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴという）を備えたＤＣ／ＤＣコンバータにおいても同様に生じ、ＩＧＢＴは電界効果トランジスタよりもスイッチング時間が更に大きいため損失が大でＤＣ／ＤＣコンバータの高周波化の限界も更に低い。
【００１２】
また、トランジスタの損失は、オン時のコレクタ-エミッタ間の電圧に対しても比例的に増大する傾向にあるので、従来の電界効果トランジスタやＩＧＢＴを用いたＤＣ／ＤＣコンバータではオン時損失も大きくなる傾向があった。
【００１３】
以下に従来技術のＤＣ／ＤＣコンバータで用いられる電界効果トランジスタ２１の性能の一例を列記する。（ＤＣ／ＤＣコンバータの出力電流は０．５Ａである、という条件のもとで、後述の本発明実施例と同じ定格電流１Aのものを記載する。）
１）定格ドレイン／ソース電流                          １．０Ａ
２）定格ドレイン／ソース間降伏電圧；                  ５０Ｖ
３）ドレイン／ソース間オン抵抗（接合部温度１００℃にて）；４２０ｍΩ
４）ターンオン時間（ゲート電圧１０Vの場合）；        ５．０ｎｓｅｃ
５）ターンオフ時間（同上）；                          ３．０ｎｓｅｃ
ただし、上記３）のオン抵抗値はゲート電圧４Ｖを満足するときの値であり、ゲート電圧がこの値より低い場合には、オン抵抗は更に大きくなる。上記４）及び５）はゲート電圧１０Ｖの場合で、ターンオン、ターンオフ時のゲート電圧が１０Ｖより小さい場合は各々の時間が長くなる。
【００１４】
携帯電話など単セル最大電圧が３．６Ｖ前後であるＬｉ（リチュウム）電池をエネルギー源として用いる多くのモバイル機器では、上記３）４）５）の性能を補うには新たに昇圧コンバータ電源が必要になる。
【００１５】
また上記２）の耐電圧が、ＤＣ／ＤＣコンバータの入力電圧より一桁近く大きいのは次の理由による。電界効果トランジスタ２１がターンオフする時にスイッチングサージと呼ばれる急峻な過電圧が発生して同トランジスタ２１の両端に印加される。モータ駆動のインバータなどではこれを抑制するサージアブソーバ（スナバと呼ばれる）を付けることが多いが、モバイル機器などの小型化が必須であるＤＣ／ＤＣコンバータではスナバを省略してスイッチングトランジスタ自体の耐圧を大きくする。通常５０Ｖ以上の耐圧を持たせている。
【００１６】
これらからスイッチングトランジスタの損失が大きいため、前述のように従来技術ではＤＣ／ＤＣコンバータのスイッチング周波数は１ＭＨｚが限界であった。スイッチング周波数が１ＭＨｚである場合、リプル電圧を抑制するためには大きなインダクタと平滑コンデンサが必要になりＤＣ／ＤＣコンバータが大型になる欠点があった。
【００１７】
更に、大きなインダクタンス値をもつインダクタはインダクタ巻線のターン数が大きいので巻線長が長くなり巻線の抵抗値が大きくなる。そのため同じ出力電流が流れる場合、スイッチング周波数が高いＤＣ／ＤＣコンバータに比べて巻線での抵抗損失が大きくなるため合計損失が増加する欠点があった。
【００１８】
本発明は上記の課題を解決するためになされたものであり、従来にない小型でかつ高効率のＤＣ／ＤＣコンバータを提供することを目的とする。
【００１９】
【課題を解決するための手段】
ＤＣ／ＤＣコンバータは直流電源ともよばれるものあり、ＤＣ／ＤＣコンバータを小型・軽量化してかつ高効率化するためには、従来より一桁以上高速で且つオン時電圧が小さいトランジスタが必要である。パワートランジスタのスイッチング速度を高速化かつオン時のコレクタ−エミッタ間の電圧を低電圧化することで平滑コンデンサ及びインダクタを小型・軽量化し、同時にスイッチングトランジスタ内部損失を低減することが最も効果的であるが、従来の電界効果トランジスタ、ＩＧＢＴでは、１ＭＨｚ程度のスイッチング周波数が限界であった。一方、ＳｉＧｅ（シリコンゲルマニューム）トランジスタは、携帯電話用の１ＧＨｚ近辺の無線増幅アンプとして用いられおり、高速ではあるが、耐電圧が低く電流増幅率が低い等の問題があった。これは、無線増幅アンプでは内部雑音を極小化する必要があり、その為に増幅率が低くなってしまっていたからである。また、従来、ＳｉＧｅトランジスタに係る技術者は、低内部雑音に注目し、ＤＣ／ＤＣコンバータ用としての研究・開発は見向きもされていなかった。
【００２０】
発明者らは、研究の結果、内部雑音を犠牲にしてでも増幅率を上げるという見地を応用側から見出した。この見地から高速スイッチング特性をもつＳｉＧｅトランジスタに着目し、開発を進めた。
【００２１】
これを実現するために、従来は１ＭＨｚ程度が限界であるＤＣ／ＤＣコンバータのスイッチング周波数を数１０倍（本発明では２０ＭＨｚ）に大きくしてインダクタ及び平滑コンデンサを小さくすると同時にスイッチングトランジスタの損失を低減するＤＣ／ＤＣコンバータを発明した。
【００２２】
換言すれば、本発明者らは、高速スイッチング特性をもつＳｉＧｅトランジスタに着目し、従来はＤＣ／ＤＣコンバータなどのスイッチング素子としての適用が全く考えられていなかったＳｉＧｅトランジスタを携帯電話、ノートパソコンなど各種モバイル機器のＤＣ／ＤＣコンバータに活用する可能性を鋭意研究した結果、以下に述べる本発明であるＤＣ／ＤＣコンバータを完成させるに至った。
【００２３】
本発明は、一般に降圧型と呼ばれるＤＣ／ＤＣコンバーターでは次のとおり。
【００２４】
コレクタ端子が入力の一方の端子に接続されるバイポーラトランジスタであって、ベース層のＧｅ濃度分布がエミッタ側からコレクタ側に向かう方向でＧｅ濃度が高くなる濃度分布となり、該ベース層のＧｅ濃度のピーク値は６％乃至１６％であり、該ベース層の厚みが６０ｎｍ乃至９０ｎｍであるバイポーラトランジスタと、一方の端子が前記バイポーラトランジスタのエミッタ端子に接続されたインンダクタと、一方の端子が前記インダクタの他方の端子及び出力の一方の端子に接続された平滑コンデンサと、前記バイポーラトランジスタのエミッタ端子にカソード端子を接続されたダイオードと、前記ダイオードのアノード端子及び前記平滑コンデンサの他方の端子及び入力の他方の端子及び出力の他方の端子が共通に接続されたコモン端子とを備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたＤＣ／ＤＣコンバータである。
【００２５】
更に、前記バイポーラトランジスタのコレクタ層の厚みが１．５μｍ乃至２．５μｍであるＤＣ／ＤＣコンバータである。
【００２６】
更に、前記ベース層のＧｅ濃度分布が、エミッタ側からコレクタ側に向けて漸次、Ｇｅ濃度が高くなる濃度分布となるＤＣ／ＤＣコンバータである。
【００２７】
更に、前記ベース層が、エミッタ側の層とコレクタ側の層との二層を有するＤＣ／ＤＣコンバータである。
【００２８】
更に、前記ベース層が、エミッタ側に第１のＳｉＧｅ層と、コレクタ側に前記第１のＳｉＧｅ層よりもＧｅ濃度の大きい第２のＳｉＧｅ層とを有するＤＣ／ＤＣコンバータである。
【００２９】
更に、前記ベース層が、エミッタ側にＳｉ層と、コレクタ側にＳｉＧｅ層を有するＤＣ／ＤＣコンバータである。
【００３０】
更に、カソード端子が前記バイポーラトランジスタのコレクタ端子に接続され、かつそのアノード端子が前記バイポーラトランジスタのエミッタ端子に接続された第２のダイオードを更に備えるＤＣ／ＤＣコンバータである。
【００３４】
次に、一般に昇圧型と呼ばれるＤＣ／ＤＣコンバータでは次のとおり。
【００３５】
一方の端子が入力の一方の端子に接続されたインダクタと、コレクタ端子が前記インダクタの他方の端子に接続されるバイポーラトランジスタであって、ベース層のＧｅ濃度分布がエミッタ側からコレクタ側へ向かう方向でＧｅ濃度が高くなる濃度分布となり、該ベース層のＧｅ濃度のピーク値は６％乃至１６％であり、該ベース層の厚みが６０ｎｍ乃至９０ｎｍであるバイポーラトランジスタと、アノード端子が前記バイポーラトランジスタのコレクタ端子に接続された第１のダイオードと、一方の端子が前記ダイオードのカソード端子及び出力の一方の端子に接続された平滑コンデンサと、入力の他方の端子及び前記バイポーラトランジスタのエミッタ端子及び前記平滑コンデンサの他方の端子及び出力の他方の端子が共通で接続されたコモン端子を備え、前記バイポーラトランジスタを高速でのオン、オフ動作により前記一方の端子の入力をスイッチング動作させるようにしたＤＣ／ＤＣコンバータである。
【００３６】
更に、前記バイポーラトランジスタのコレクタ層の厚みが１．５μｍ乃至２．５μｍであるＤＣ／ＤＣコンバータである。
【００３７】
更に、前記ベース層のＧｅ濃度分布が、エミッタ側からコレクタ側に向けて漸次、Ｇｅ濃度が高くなる濃度分布となるＤＣ／ＤＣコンバータである。
【００３８】
更に、前記ベース層が、エミッタ側の層とコレクタ側の層との二層を有するＤＣ／ＤＣコンバータである。
【００３９】
更に、前記ベース層が、エミッタ側に第１のＳｉＧｅ層と、コレクタ側に前記第１のＳｉＧｅ層よりもＧｅ濃度の大きい第２のＳｉＧｅ層とを有するＤＣ／ＤＣコンバータである。
【００４０】
更に、前記ベース層が、エミッタ側にＳｉ層と、コレクタ側にＳｉＧｅ層を有するＤＣ／ＤＣコンバータである。
【００４１】
更に、カソード端子が前記バイポーラトランジスタのコレクタ端子に接続され、かつそのアノード端子が前記バイポーラトランジスタのエミッタ端子に接続された第２のダイオードを更に備えるＤＣ／ＤＣコンバータである。
【００４５】
これらにより、高周波かつ増幅率の高いトランジスタを備えるＤＣ／ＤＣコンバータを得ることが出来る。
【００４６】
【発明の実施の形態】
図１から図７を参照ながら本発明の実施例について説明する。
【００４７】
（第１の実施形態）
図１を参照して第１の実施形態のＤＣ／ＤＣコンバータについて説明する。
図１（ａ）の本実施形態のＤＣ／ＤＣコンバータ１０は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する降圧型ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータ１０の電圧変換回路にはＳｉＧｅトランジスタＱ１、ダイオードＤ、インダクタＬが設けられている。インダクタＬはＳｉＧｅトランジスタQ1のエミッタ端子と出力側の平滑コンデンサの間に接続されている。
【００４８】
また、図１（ｃ）のように、ＳｉＧｅトランジスタQ1に並列に第２のダイオードＤ２を設けてもよく、第２のダイオードＤ２は、出力電圧が過大になったときにＳｉＧｅトランジスタQ1の損傷を防止する保護素子として機能する。
【００４９】
以下に本発明の実施例で用いるＳｉＧｅトランジスタQ1の性能の一例を列記する。
１）定格電流；                                        １．０Ａ
２）定格コレクタ―エミッタ間降伏電圧；                ５０Ｖ
３）オン状態コレクタ−エミッタ間電圧（接合部温度１００℃にて）；      ０．１５Ｖ
（電流１Aであるからオン抵抗換算値は、１５０ｍΩ）
４）ターンオン時間（同上）；                        ０．５ｎｓｅｃ
５）ターンオフ時間（同上）；                        ０．５ｎｓｅｃ
６）電流増幅率 （ｈｆｅ）（同上）；                 ３００以上
【００５０】
入力電圧Ｖｉｎはスイッチング素子としてのトランジスタＱ１をオンした状態ではインダクタＬと平滑コンデンサＣの直列回路に印加される。トランジスタＱ１をオフした状態では、インダクタＬに蓄積されたエネルギがダイオードを通じて電流として平滑コンデンサＣに充電される。平滑コンデンサＣでは直流電圧を平滑化して出力電圧Ｖｏｕｔとして出力する。このトランジスタＱ１のオン、オフの時間の比率を制御することにより入力電圧Ｖｉｎを所定の降圧した出力電圧Ｖｏｕｔが出力電圧として出力される。
【００５１】
本実施例のＤＣ／ＤＣコンバータは、高速でかつオン時コレクターエミッタ間電圧の小さい次のような構造のＳｉＧｅベース層をもつトランジスタを開発することにより実現できた。
【００５２】
このトランジスタ開発に際しては、本出願人の出願である特開２００１−３３８９２８号公報に記載のＳｉＧｅ／Ｓｉヘテロ接合バイポーラトランジスタ（以下、単にＳｉＧｅトランジスタという）であって、高濃度Ｎ型Ｓｉ基板の上に低濃度Ｎ型Ｓｉコレクタ層とP型ＳｉＧｅベース層とN型Ｓｉエミッタ層を順次積層した構造を基本的な構造として用いた。そして、これを元に研究・開発を進め、同ＳｉＧｅベース層に含まれるＧｅ濃度や濃度分布、更には、ベース厚みやコレクタ厚みを所定の範囲とすることで、低オン電圧、高増幅率で、かつ、高速でスイッチング動作するスイッチ素子を得た。
【００５３】
上記トランジスタを図２の構造図、図３の不純物濃度分布を用いて説明する。図３の不純物分布は図２に図示しているＡ−Ａ’部分の不純物濃度分布を示している。本トランジスタは高濃度のＮ型シリコン基板２の上に低濃度のＮ型シリコン層を有するコレクタ層３、Ｇｅ濃度分布をもつＰ型シリコンゲルマニウム層を有するベース層４、高濃度のＮ型シリコン層又はＮ型アモルファスシリコンを有するエミッタ層５からなっている。
【００５４】
高濃度のＮ型シリコン基板２のＮ型不純物はＰ（リン）またはＡｓ（ヒ素）であり、その不純物濃度は５×１０１８/ｃｍ３、厚みは１００μｍ（マイクロメートル）である。但し、このＮ型不純物濃度は１×１０１８/ｃｍ３〜１×１０２０/ｃｍ３、厚みは１００μｍ〜５００μｍの範囲で構成されていても良い。
【００５５】
上記コレクタ層３のＮ型不純物はＰまたはＡｓであり、その不純物濃度は５×１０１５／ｃｍ３、コレクタ層３の厚みは２μｍである。但し、このＮ型不純物濃度は５×１０１４／ｃｍ３〜１×１０１６／ｃｍ３、厚みは１．５μｍ〜２．５μｍの範囲で構成されていても良い。
【００５６】
上記ベース層４のＰ型不純物はＢ（ホウ素）であり、その不純物濃度は５×１０１７／ｃｍ３、ベース層４の厚みは７０ｎｍ（ナノメートル）である。但し、このＰ型不純物濃度は３×１０１７／ｃｍ３〜８×１０１７／ｃｍ３、厚みは６０ｎｍ〜９０ｎｍの範囲で構成されていても良い。６０ｎｍ以下であると耐電圧が低くなってしまい、又、９０ｎｍ以上であるとｈｆｅが低下してしまう。
【００５７】
上記ベース層４のＧｅ濃度分布１６は、エミッタ層５とベース層４との界Ｐ０からベース層４内のＰ１の位置までは０％、その位置Ｐ１からコレクタ層３とベース層４の界面Ｐ２までは１０％の台形状のＧｅ濃度分布で構成されており、ベース層全体の厚みが７０ｎｍの場合、Ｐ１からＰ２までの距離Ｘｓｉｇｅは５０ｎｍで構成されている。但し、Ｇｅ濃度分布の最大値は６〜１６％、Ｘｓｉｇｅは２０ｎｍ〜６０ｎｍの範囲であっても良い。これは、Ｐ０からＰ１までのＧｅが０％部分のベース層の厚さが１０ｎｍ以下ではｈｆｅが低下してしまうからであり、耐圧５０Ｖの場合は２０ｎｍが好ましい。図５にＳｉＧｅトランジスタのＧｅ濃度と電流増幅率の解析結果を示す。解析値から判るように増幅率３００以上となるためには、Ｇｅ濃度（モル濃度）は６％から１６％となることが判る。更に、電流増幅率として４００以上が要求される場合、Ｇｅ濃度は８％から１３％とすることがより好ましい。
【００５８】
また、本実施例の変形例として、上記ベース層４のエミッタ層５とベース層４との界面Ｐ０からベース層４内のＰ０からＰ１の位置までのＧｅ濃度１６が０％から３％であっても良い。尚、この場合も、Ｐ１からコレクタ層３とベース層４の界面Ｐ２までのＧｅ濃度は６％から１６％の台形分布、より好ましくは８％から１３％の台形分布となる。
【００５９】
上記エミッタ層５のＮ型不純物はＰまたはＡｓであり、その不純物濃度はガウシアン分布とし、ピーク濃度が１×１０２０／ｃｍ３、エミッタ層５とベース層４との界面位置Ｐ０の濃度が５×１０１６／ｃｍ３であり、エミッタ層５の厚みは１μｍで構成されている。但し、この高濃度Ｎ型不純物の濃度分布はガウシアン分布以外、例えば濃度一定の台形状分布等、であっても良く、その厚みは０．５〜２μｍであってもよい。
【００６０】
更に、第１のダイオードと並列に接続された電界効果トランジスタ（ＭＯＳＦＥＴ）を用いた同期整流回路を第１ダイオード回路のみの代わりに採用すれば更に高効率化が図れる。但し、電界効果トランジスタのスイッチング速度が遅くかつオン時抵抗が高くなる。又、ＤＣ／ＤＣコンバータの電流値がより小さくターンオフ時のサージ電圧が小さければ、コレクタエミッタ間の耐電圧を小さくしてよい。尚、これは次の第２の実施形態でも同じである。
【００６１】
（第２の実施の形態）
ＳｉＧｅトランジスタは、ベース層４のＧｅ濃度分布１６として図４に示すような傾斜状のＧｅ濃度分布を持ったトランジスタを用いても良い。これはエミッタ層側からコレクタ層側に向けて漸次、Ｇｅ濃度が高くなる濃度分布となっており、Ｇｅ濃度はベース層４とコレクタ層３の境界近辺で最大となり、本実施例では１０％のＧｅ濃度を有する。また、ベース層４とエミッタ層５の境界付近でのＧｅ濃度は２％である。但し、このベース層４とコレクタ層３の境界近辺のＧｅ濃度は８〜１３％であっても良く、ベース層４とエミッタ層５の境界付近でのＧｅ濃度は０〜３％であっても良い。
【００６２】
さらに、上記説明ではトランジスタ全体の構造として縦型構造で説明を行なったが、図３または図４に示す不純物濃度を持った図６に示すような横型構造（プレーナ構造）であっても良い。
【００６３】
又、図１（ｂ）、（ｄ）に示すような昇圧型ＤＣ／ＤＣコンバータにおいても同様に小型軽量化と高効率化を実現できる。
【００６４】
図７（ａ）、（ｂ）は、従来品の回路と本実施例の回路とのスイッチ速度を比較するために模式的に示した特性線図である。
【００６５】
図７で比較した従来品はトランジスタ２１に電界効果トランジスタを用いた降圧型ＤＣ／ＤＣコンバータ、本実施例品はＳｉＧｅトランジスタ１３をもつ降圧型ＤＣ／ＤＣコンバータである。図７（ａ）に示すように、従来品ではトランジスタ２１のオフ状態（電流が流れない；ｔ１１）からオン定常状態（電流が流れる；ｔ１２）に移行する時までの間が５ｎｓｅｃ以上を要する。
【００６６】
これに対して本実施例品では、図７（ｂ）に示すように、通電開始からＳｉＧｅトランジスタが立ち上がるまでのターンオン時間ｔ２１からｔ２２が０．５ｎｓｅｃと非常に短いので、その間にトランジスタで生じる損失が少なく、ＤＣ／ＤＣコンバータのスイッチング周波数を数１０ＭＨｚまで高周波化できる。
【００６７】
スイッチング周波数を従来技術に比べて数１０倍にできることによりインダクタ及び平滑コンデンサは同一出力電圧リプル要求仕様に対してスイッチング周波数に逆比例してほぼ数１０分の１に小さくできるので大幅な小型化が実現できる。また、インダクタのインダクタンス値を数１０分の１に小さくできるので、その巻線抵抗値を数１０分の１に小さくできその結果インダクタに流れる電流によって生じる抵抗損失を数１０分の１に低減できる。
【００６８】
本発明の実施例の効果を、携帯電話、ノートパソコンなどに内臓されるＤＣ／ＤＣコンバータの主仕様を例にして説明する。
【００６９】
共通の仕様は、入力電圧は３．６Ｖ、出力電圧は３．０Ｖ、出力電流は０．５Ａ、出力電圧の電圧リプルは１０ｍＶ以下とする。このリプル電圧仕様を満足するために平滑コンデンサ及びインダクタの値を決める。本発明の実施形態はＳｉＧｅトランジスタを用い、スイッチング周波数は２０ＭＨｚとする。これにより本発明の実施形態では、インダクタは０．２５μＨ、平滑コンデンサは０．０５μＦで十分である。一方、電界効果トランジスタを用いる従来比較例は、スイッチング周波数として従来電界効果トランジスタでは最大である１ＭＨｚを用い、インダクタは５μＨ、平滑コンデンサは１μＦが必要になる。第１のダイオード及び第２のダイオードは共通のショットキーダイオード（例えば、ＩＲ社製１０ＢＱ０１５）を用いる。
【００７０】
このように本発明の実施形態では２０ＭＨｚのスイッチング周波数が実現できインダクタ及び平滑コンデンサを比較例に比べて１／２０に小型化できる。
【００７１】
コンピューター計算により、スイッチングトランジスタのオン時損失、ターンオン損失、ターンオフ損失、第２のダイオードのオン時損失及び逆回復損失、インダクタの抵抗損失を計算して求めた。本発明実施例コンバータの効率は、出力電流が０．１Ａのときに９０％、出力電流が０．５Ａのときに９２％であった。一方、同様に比較例の効率は、出力電流が０．１Ａのときに８０％，０．５Ａのときに８３％であった。
【００７２】
また、本発明者らの検討によれば、上記仕様の降圧型ＤＣ／ＤＣコンバータの面積を１／１０以下に小型化できる。これは前述のように本発明により、インダクタ及び平滑コンデンサに小さい容量のもを使えることになった効果による。
【００７３】
以上の実施形態の説明は降圧型ＤＣ／ＤＣコンバータについておこなったが、降圧型ＤＣ／ＤＣコンバータと同じ部品を用いて接続構成だけが違う図１（ｂ）、（ｄ）に示す昇圧型ＤＣ／ＤＣコンバータにおいても同様である。また、本発明による降圧型と昇圧型を一体化した、昇降圧型ＤＣ／ＤＣコンバータも可能である。
【００７４】
【発明の効果】
本発明によれば、トランジスタとしてベース層に所定濃度分布のＧｅを含むバイポーラトランジスタを具備した降圧型、昇圧型或いは昇降圧型ＤＣ／ＤＣコンバータにより、高周波で耐電圧の高い動作が可能となる。その結果、高効率でかつ従来にない小型の降圧型、昇圧型或いは昇降圧型のＤＣ／ＤＣコンバータが提供される。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＤＣ／ＤＣコンバータの回路を示す。
（ａ）降圧型ＤＣ／ＤＣコンバータ
（ｂ）昇圧型ＤＣ／ＤＣコンバータ
（ｃ）保護ダイオード付きＤＣ／ＤＣコンバータ
（ｄ）保護ダイオード付きＤＣ／ＤＣコンバータ
【図２】本発明の実施形態に係るＤＣ／ＤＣコンバータに用いられるＳｉＧｅ／Ｓｉヘテロ接合型バイポーラトランジスタの構造の一例を模式的に示す断面図。
【図３】    本発明の実施形態に係るＤＣ／ＤＣコンバータに用いられるＳｉＧｅバイポーラトランジスタのＧｅ濃度分布が台形状を有している構造の一例を模式的に示す不純物濃度分布図。
【図４】分布が傾斜状を有している構造の一例を模式的に示す不純物濃度分布図。
【図５】本発明の実施形態に係るＤＣ／ＤＣコンバータに用いられるＳｉＧｅバイポーラトランジスタのＧｅ濃度と電流増幅率を示す図。
【図６】本発明の実施形態に係るＤＣ／ＤＣコンバータに用いられるＳｉＧｅバイポーラトランジスタの構造の横型構造（プレーナ構造）の一例を模式的に示す断面図。
【図７】（ａ）従来の比較例回路のスイッチング特性を示すタイミングチャート
（ｂ）本発明の実施形態に係る実施例回路のスイッチング特性を示すタイミングチャート
【図８】従来の電界効果トランジスタ型のＤＣ／ＤＣコンバータの回路を示す図。
（a）従来の降圧型ＤＣ／ＤＣコンバータ
（b）従来の昇圧型ＤＣ／ＤＣコンバータ
【符号の説明】
１０、１１…ＤＣ／ＤＣコンバータ、
１３…ＳｉＧｅバイポーラトランジスタ
２１…電界効果トランジスタ
Ｄ１…第１のダイオード、
Ｄ２…第２のダイオード、
Ｌ…インダクタ、
Ｃ…平滑コンデンサ
２・・・高濃度Ｓｉ基板
３・・・低濃度Ｎ型シリコンを有するコレクタ層
４・・・Ｐ型シリコンゲルマニウムを有するベース層
５・・・高濃度Ｎ型シリコンを有するエミッタ層
６・・・ベース電極
７・・・エミッタ電極
８・・・コレクタ電極
１２・・・Ｓｉ基板内の高濃度Ｎ型不純物濃度分布
１３・・・コレクタ層内の低濃度Ｎ型不純物濃度分布
１４・・・ベース層内のＰ型不純物濃度分布
１５・・・エミッタ層内の高濃度Ｎ型不純物濃度分布
１６・・・Ｇｅ濃度分布
１００、１０１・・・従来の電界効果トランジスタ型ＤＣ／ＤＣコンバータ
【図１】
0003653087.tif 000002
【図２】
0003653087.tif 000003
【図３】
0003653087.tif 000004
【図４】
0003653087.tif 000005
【図５】
0003653087.tif 000006
【図６】
0003653087.tif 000007
【図７】
0003653087.tif 000008
【図８】
0003653087.tif 000009