(57)【特許請求の範囲】
【請求項１】
二次元アレー状に分布した光電変換部と画素回路からなる受光領域を有する第一半導体素子の配線領域と、前記画素回路に駆動信号を供給する水平駆動回路、垂直駆動回路、前記画素回路から出力される画素信号を入力し信号処理する読み出し回路を有する第二半導体素子の配線領域が対面するように積層した構造であって、第一半導体素子の平面形状が第二半導体素子の平面形状よりも大きく、前記水平駆動回路、前記垂直駆動回路及び前記読み出し回路が、平面視座上、前記受光領域の内部に位置するように配置され、かつ前記水平駆動回路と前記垂直駆動回路の長手方向が平行であることを特徴とするMOSセンサ。
【請求項２】
複数の前記画素回路の画素信号出力部に接続するグローバル配線の配線方向と前記第二半導体素子外形の長手方向が直交していることを特徴とする請求項１に記載のMOSセンサ。
【請求項３】
前記第一半導体素子の外形の長手方向と前記第二半導体素子の外形の長手方向が直交するように配置される場合には前記第一半導体素子の外形の短手方向の寸法と前記第二半導体素子の外形の長手方向の寸法が実質的に等しく、前記第一半導体素子の外形の長手方向と前記第二半導体素子の外形の長手方向が平行するように配置される場合には前記第一半導体素子の外形の長手方向の寸法と前記第二半導体素子の外形の長手方向の寸法が実質的に等しいことを特徴とする請求項１又は請求項２に記載のMOSセンサ。
【請求項４】
前記第一半導体素子の複数の前記画素回路の出力部を結線するグローバル配線の配線方向と直交する他のグローバル配線と、コンタクトビアを介し前記他のグローバル配線の配線方向を９０度方向変換した新たなグローバル配線を設けたことを特徴とする請求項１乃至請求項３のいずれか一項に記載のMOSセンサ。
【請求項５】
前記新たなグローバル配線の配列ピッチを前記他のグローバル配線の配列ピッチよりも広く或は狭く形成したことを特徴とする請求項４に記載のMOSセンサ。
【請求項６】
前記第一半導体素子において前記画素回路から出力される画素信号の出力部に接続するグローバル配線の中央部又はその近傍に前記読み出し回路が対面するように前記第二半導体素子を積層したことを特徴とする請求項１乃至請求項５のいずれか一項に記載のMOSセンサ。
【請求項７】
複数の前記第二半導体素子がその長手方向に連続して前記第一半導体素子上に積層されていることを特徴とする請求項１乃至請求項６のいずれか一項に記載のMOSセンサ。
【請求項８】
前記第一半導体素子と前記第二半導体素子の間にインターポーザを積層したことを特徴とする請求項１乃至請求項７のいずれか一項に記載のMOSセンサ。
【請求項９】
前記インターポーザ上にデジタル信号処理及びデータ圧縮用半導体素子を積層したことを特徴とする請求項８に記載のMOSセンサ。
【請求項１０】
前記第一半導体素子の裏面に平面視座上前記複数の画素回路に対応した画素電極とその上層に光電変換膜及び対向電極を積層し、前記第一半導体素子の表面側から裏面側に電気的に導通可能な貫通電極により前記画素回路の信号入力端子と前記画素電極を電気的に接続した構造を有することを特徴とする請求項１乃至請求項９のいずれか一項に記載のMOSセンサ。
【請求項１１】
前記光電変換膜がX線を直接光電変換可能なアモルファス半導体材料、微結晶半導体材料、その他の有機、無機化合物材料のいずれか或はこれらの複合材料から構成されていることを特徴とする請求項１０に記載のMOSセンサ。
【請求項１２】
前記第二半導体素子を構成するシリコン基板の厚さ、或は前記第二半導体素子を構成するSOI基板におけるシリコン層の厚さが５０ナノメートル以上かつ１ミクロンメートル以下であることを特徴とする請求項１乃至請求項１１のいずれか一項に記載のMOSセンサ。
【請求項１３】
請求項１乃至請求項１２のいずれか一項に記載のMOSセンサを複数枚タイル状に密接して配置したことを特徴とするフラットパネルディテクタ。
【請求項１４】
請求項１０又は請求項１１、或は請求項１０又は請求項１１に従属する請求項１２のいずれか一項に記載のMOSセンサを複数枚タイル状に密接して配置した構造において、前記光電変換膜が前記複数のMOSセンサ上に一体形成された構造を有することを特徴とするフラットパネルディテクタ。
【請求項１５】
前記複数のMOSセンサおいて、水平方向の画素電極の配列ピッチが同一であり、かつ垂直方向の画素電極の配列ピッチが同一であることを特徴とする請求項１４に記載のフラットパネルディテクタ。
【請求項１６】
前記複数のMOSセンサからから同時に撮像信号を並列に読み出すことを特徴とする請求項１４又は請求項１５に記載のフラットパネルディテクタ。
【請求項１７】
請求項１乃至請求項１２のいずれか一項に記載のMOSセンサ、或は請求項１３乃至請求項１６のいずれか一項に記載のフラットパネルディテクタを用いたことを特徴とする画像診断装置。
【請求項１８】
MOSセンサ或はフラットパネルディテクタの受光面が円筒形の曲面に沿うように湾曲した構造を有することを特徴とする請求項１７に記載の画像診断装置。
【請求項１９】
複数画素の電荷を加算して読み出すＸ線透視撮影モードと全画素を独立に読み出すＸ線高精細静止画撮影モードの二種類の撮影モードを具備していることを特徴とする請求項１７又は請求項１８に記載の画像診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高感度、高画質、高速読み出し、大面積化可能な固体撮像素子とこれを用いた撮像装置に関する。
【背景技術】
【０００２】
X線等の放射線画像の撮像においては可視光画像の撮像と異なり、光学レンズを用いた縮小投影画像の撮像ができないため、被写体形状とほぼ等倍の撮像が可能な受光面積を有する大面積撮像素子が求められる。X線診断装置等に使用されている大面積撮像素子は、ガラス基板上に電荷読み出しのためのTFT（薄膜トランジスタ）及び光電変換のため光電変換膜を積層した構造が一般的である。液晶パネルの製造技術を利用できるため、素子の大面積化に有利なためである。例えば、光電変換膜にアモルファスセレン（a-Se）を積層した撮像素子は、入射X線を直接光電変換するX線撮像素子と、蛍光体膜（シンチレータ）によりＸ線像を一旦可視光等に波長変換した後にアモルファスシリコン（a-Si）膜等において光電変換する間接変換方式のX線撮像素子に分類される。
【０００３】
しかし、大面積の撮像素子であっても所定時間内に全画素を読み出すためには、画素の読み出し速度を高速化する必要があるが、信号電荷の読み出しにスイッチング速度の遅いTFTを使用するため高速読み出しが困難である。また、大面積になるほど受光領域全面にわたって画素を駆動するための信号配線長が長くなり駆動負荷が増大するため、心臓血管などの動きに追従できる十分な動画撮像性能を実現することは困難である。
【０００４】
これに対し、シリコン基板を用いたCCDセンサやMOSセンサ構造をベースにしたX線撮像素子が開発されている。これらについても、光導変換膜において入射X線を直接電気信号に変換しその電気信号をCCD或いはMOS回路により読み出す直接変換方式と、CCDセンサやMOSセンサ上のシンチレータにより入射X線の波長変換を行い、シリコン基板中に形成したフォトダイオード（PD）により光電変換し、CCD或いはMOS回路により読み出す間接変換方式が検討されている。これらのCCDセンサやMOSセンサ構造をベースにしたX線撮像素子は、半導体製造技術或いはMOS回路技術等により画素の微細化が容易であり高速読み出しが可能なため、心臓等の動く被写体像のX線透視画像の撮影に適している。しかし、本構造における撮像素子の面積は、使用したシリコンウエーハ基板の形状により制限される。そのため、仮に１２インチのシリコンウエーハを用いた場合、一辺が約２０センチメートルの正方形の撮像素子が最大面積となる。そのため、大面積の撮像領域を必要とする場合には、複数の撮像素子をタイル状に並べ撮像面積を拡大する方策が取られている。この場合、撮像素子間のつなぎ目において画素情報が欠落し、各撮像素子上に配置された走査回路等が不感帯領域となる等の新たな課題が生ずる。上記何れの構造であっても、X線等を利用した画像診断装置の活用、X線透視下における診断や手術等の普及に伴い、さらなる放射線被曝線量の低減が急務となっている。
【０００５】
図１０(ａ)に示すように、従来のMOSセンサ1は、矩形の受光領域の外周に沿って垂直走査回路3が、これに直角方向に隣接する一辺に水平走査回路4、信号読み出し回路5が配置されている。特にCMOS型では、撮像領域に隣接して駆動タイミング発生回路7，デジタルアナログ（DA）変換回路6、インターフェイス（I/F）回路8等を撮像素子と同一半導体基板上に形成することができる。さらに、これらを取り囲むように、図示していない入力又は出力バッファ回路、入力保護回路が配置されている。外部との電気的接続には、ボンディングパッドと呼ばれる接続端子9が素子周辺部に配置されている。
【０００６】
信号読み出し回路5は、同図（ｂ）に示すように、DA変換回路6の出力信号線と画素の出力信号線11を入力するコンパレータ13、及びカウンタ回路14から構成されるアナログデジタル（AD)変換回路を有している。信号読み出し回路5により、列信号線毎にAD変換したデジタル信号が外部に出力される。垂直走査回路3と水平走査回路4は、同図（ｃ）に示すように、画素列或は画素行に必要な駆動制御信号10、12等を出力するため、複数のフリップフロップ回路（FF）15を一方向に接続したシフトレジスタ回路、及び論理ゲート素子16を組み合わせることにより画素駆動に必要なパルスを発生させることができる。なお、同図（ｃ）における論理ゲート16は図面簡略化のため２入力ゲートであるが、実際にはさらに多くのパルス入力をデコードし、画素駆動に必要なパルスを生成することは言うまでもない。
【０００７】
MOSセンサの受光領域は、画素2を水平方向にm個、垂直方向にn個（合計m×n個）、二次元アレー状に配置した構造からなる。なお、画素とは、理解を容易にするため慣例に従い、図示するような矩形シンボル2で表現しているが、このような境界線が素子上に存在するわけではない。実際には、後述するように、光電変換部（PD、或いは画素電極）と電荷を読み出すためのMOSトランジスタ回路の組み合わせを一画素単位とし、これらを二次元アレー状に並べたものが、受光領域を形成する。平面図上では、全ての画素を記載することはできないので、本発明の図面では、斜め方向の破線矢印により画素が二次元アレー状に分布していることを示すことにする。なお、画素の代表的な回路構成は、例えば、増幅トランジスタ、リセットトランジスタ、及び行選択トランジスタの合計３個のトランジスタからなる公知の画素回路及びPDから構成されている。
【０００８】
これらのトランジスタは画素内部あるいは近傍の画素間で互いに電気的に接続するための配線、及び受光領域の外部からの制御信号線および受光領域外部への出力信号線等の配線がある。さらに、図示していない電源線やグラウンド線等も受光領域内部及び外部に敷設されている。本発明では、主に画素内及び近傍画素間における配線をローカル配線と呼び、各画素或いは各画素群共通に受光領域を縦断あるいは横断する制御信号線、出力信号線等であって受光領域の外部と電気的接続を要する配線をグローバル配線と呼ぶことにする。
【０００９】
MOSセンサでは、光電変換を行う受光領域以外の走査回路や信号読み出し回路、その他駆動パルス発生回路等の周辺回路は、MOS製造プロセスを用いてオンチップ化できる。しかし、画素回路等のアナログ回路とデジタル回路が同一半導体基板上に混在するため、各回路ブロックの性能を最適化することが困難である。また、従来のMOSセンサにおいては少なくとも受光領域の外周の２辺に沿ってタテ方向及びヨコ方向にそれぞれ垂直及び水平走査回路、信号読み出し回路等が配置されている。これらの垂直及び水平走査回路等の周辺回路領域及び入出力バッファ回路、入力保護回路、ボンディングパッド等は、入射する光等の物理信号に対し感応しない不感帯領域となる。
【００１０】
このような不感帯領域を削減する手段として、撮像素子部と周辺回路部を別チップに分離し積層する構造が開示されている。複数の半導体素子を積層する場合、ワイヤボンディングに替え、TSV（Through Silicon Via）と呼ばれる半導体素子間の電気的結合技術を利用した三次元構造である。しかし、同一メモリ素子を多段に積層する場合と異なり、光電変換部と画素回路からなる撮像素子と周辺回路からなる半導体素子を積層する場合には、両素子の外形形状に注意が必要である。即ち、光電変換部からなる撮像素子の面積を拡大させると、相対的に周辺回路に要する素子面積は小さくなる。逆に、内視鏡用の撮像素子のように光電変換部と画素回路からなる撮像素子の面積を縮小させると、相対的に周辺回路に要する素子面積は大きくなる。これは、ボンディングパッドや入出力バッファ回路の個数、駆動タイミング発生回路ブロック等は、受光領域のサイズには必ずしも比例しないからである。そのため、大面積化した撮像素子部の面積に対し、画素を駆動、或は画素信号を処理するために必要な周辺回路部に必要な素子面積は相対的に小さくなる。
【００１１】
しかし、大面積の撮像素子と相対的に小さい素子面積の周辺回路素子を積層する場合には以下のような問題に直面する。例えば、図１０（ａ）において、垂直走査回路3、水平走査回路4、信号読み出し回路5、及びその他周辺回路を残し、受光領域を除去すれば小さい素子面積の周辺回路素子とすることができる。しかし、その外形形状はかぎ型となり、通常の回転刃によるダイシン法では素子をウエーハから割断することができない。これを回避するため、垂直走査回路3、水平走査回路4、信号読み出し回路5等の回路ブロックの外形形状を変更し、正方形或は長方形の素子外形に収容できるように各回路ブロック形状を変更することが考えられるが、そうすると垂直走査回路3を水平走査回路4、信号読み出し回路5に対し直角方向に配置することができない。その結果、各回路ブロック内の列単位或は行単位の回路（例えば、コンパレータ13、カウンタ回路14、フリップフロップ回路15等）の配列ピッチと撮像素子上に形成したグローバル配線の配線ピッチを変更、或いは配線長を延長、短縮等する必要が生じる。この問題は、画素信号出力線11に係る配線については特に注意が必要である。出力線11の負荷容量のバラツキにより、撮像画面上における固定パターンノイズの原因となるからでる。このように、光電変換部及び画素回路のみからなる撮像素子部と走査回路や信号読み出し回路、及び駆動パルス発生回路等を有する周辺回路素子部の外形形状が互いに異なる場合には、両者について新たな積層及び電気的接続手段と接続構造が求められる。
【００１２】
次に、X線撮像素子に半導体LSI製造技術とMOS回路技術を適用する場合には、素子のX線損傷にも留意する必要がある。ガラス基板上にTFT及び光電変換膜を積層した構造に比べ、CCD構造を用いたX線撮像素子においてはX線損傷が問題となっている。入射X線により生じた電荷が絶縁膜中にトラップされ、電荷読み出し、電荷転送等に影響するためと考えられている。MOSセンサ構造を用いたX線撮像素子においても、入射X線により生じた電荷によりMOSトランジスタの閾値電圧が変動すると考えられている。そのため、X線撮像素子に半導体LSI製造技術とMOS回路技術を適用する場合には、X線損傷を軽減し素子を長寿命化できる構造が求められる。
【００１３】
上記いずれの構造においても、X線撮像素子を大面積化する場合には、画質の低下或いは製造歩留りの低下を防止することが重要になる。所謂、「白傷」、「黒傷」といった画素レベルの欠陥やシェーディングと呼ばれるような撮像領域内の感度ばらつき等の画質低下により、正確な画像診断を妨げ、さらに製造歩留り低下によるコストアップにつながるためである。例えば、光電変換膜の形成工程においては、光電変換膜の膜質が下地の材質・形状の影響を受けやすく、クラックの発生や膜はがれの原因となる。また、光電変換膜の形成工程やエッチング工程において発生するパーティクルや不純物による汚染のため、膜質低下による製造歩留り或いは撮像素子の製品寿命を低下させる一因となる。
【００１４】
特許文献１には、複数の撮像素子をタイル状に貼り合わせ大面積化した構造が開示されている。受光領域内部に不感帯領域が形成されないようにするため、走査回路等を含まない撮像素子を導入している。このような撮像素子を駆動するため、実装基板上の配線パターンを介し隣接する撮像素子から駆動信号を受信する必要がある。また、撮像素子のつなぎ目において１画素分の（５０ミクロンメートル）の信号が欠落している。
【００１５】
特許文献２には、複数の撮像素子を密接し実装基板上に固着させた構造であって、受光領域内の光電変換部間に走査回路、信号読み出し回路、外部接続端子等を設けた構造が開示されている。しかし、同一受光領域内において異なる画素形状が混在し、またこれら回路部が受光領域の面積を圧迫することになる。
【００１６】
特許文献３及び特許文献４は、光電変換を行う第一の半導体素子と周辺回路或は信号処理回路からなる第二の半導体素子を積層した構造を開示している。しかし、既に指摘したように、光電変換部と画素回路のみからなる第一の半導体素子と走査回路や信号読み出し回路、及び駆動パルス発生回路等を有する第二の半導体素子の外形形状が互いに異なる場合、両者の積層構造、電気的接続手段或は接続構造等については何ら開示も示唆も記載されていない。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０００−２７８６０５号公報
【特許文献２】特開２００２−９０４６２号公報
【特許文献３】特開２００１−３３９０５７号公報
【特許文献４】特開２００９−１７０４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明は、上記従来技術の欠点を克服した大面積MOSセンサとこれを用いた撮像装置を提供することを目的とする。撮像可能領域の面積拡大、高画質化と高速読み出しを可能にする素子構造と高い製造歩留りの実現、及びX線画像撮像用のMOSセンサにおけるX線損傷リスクを軽減することが本発明の課題である。
【課題を解決するための手段】
【００１９】
本発明のMOSセンサは、少なくとも二次元アレー状に分布する光電変換部と画素回路からなる受光領域を有する第一半導体素子の配線領域と、前記画素回路に駆動信号を供給する水平、垂直駆動回路、前記画素回路から出力される画素信号を入力し信号処理する読み出し回路及び外部入出力回路を有する第二半導体素子の配線領域が対面するように積層した構造であって、第一半導体素子の平面形状が第二半導体素子の平面形状よりも大きく、かつ水平、垂直駆動回路及び読み出し回路が、平面視座上、前記受光領域の内部に位置するように配置されていることを特徴とする。さらに好適には、前記複数の画素回路の画素信号出力部に接続するグローバル配線の配線方向と前記第二半導体素子外形の長手方向が直交していることを特徴とする。本構造により、MOSセンサ受光面周辺部の不感帯領域の面積を削減できるので撮像面積を拡大することができる。また、第二半導体素子の素子面積を相対的に小さくすることにより、第二半導体素子上における未使用領域の面積を削減できる。さらに第一半導体素子と第二半導体素子間を積層する場合、両者間における熱的、機械的ストレスを減少させることができる。
【００２０】
本発明のMOSセンサは、前記第一半導体素子の外形の長手方向と前記第二半導体素子の外形の長手方向が直交するように配置される場合には前記第一半導体素子の外形の短手方向の寸法と前記第二半導体素子の外形の長手方向の寸法が実質的に等しく、前記第一半導体素子の外形の長手方向と前記第二半導体素子の外形の長手方向が平行するように配置される場合には前記第一半導体素子の外形の長手方向の寸法と前記第二半導体素子の外形の長手方向の寸法が実質的に等しいことを特徴とする。本構造により、前記第一半導体素子上の画素信号出力端子に接続するグローバル配線の配線間隔と前記第二半導体素子上に形成される前記読み出し回路における長手方向の回路ブロック内の配列ピッチを等しくすることが可能になり、各出力信号線が前記読み出し回路の入力端子に最短距離で接続することが可能になる。
【００２１】
本発明のMOSセンサは、前記第二半導体素子に形成される前記水平、垂直駆動回路ブロック及び前記読み出し回路ブロックの長手方向が平行であることを特徴とする。本構造により、第二半導体素子の素子面積を第一半導体素子に比べ相対的に小さくすることが容易になる。
【００２２】
本発明のMOSセンサは、前記第一半導体素子において前記画素回路の出力部を結線するグローバル配線の配線方向と直交する他のグローバル配線の配線方向を９０度方向変換した新たなグローバル配線を設けたことを特徴とする。本構造により、第二半導体素子の平面外形形状が第一半導体素子の平面外形形状よりも小さく、かつ前記第二半導体素子上において、前記水平、垂直駆動回路ブロック及び前記読み出し回路ブロックの長手方向を平行とした場合においても、第一半導体素子の表面に形成した前記新たなグローバル配線と第二半導体素子の表面に形成したマイクロパッドとを電気的に接続することが容易になる。
【００２３】
本発明のMOSセンサは、前記第一半導体素子において前記画素回路から出力される画素信号の出力部に接続するグローバル配線の中央部又はその近傍に前記第二半導体素子に形成された前記読み出し回路ブロックが位置するように前記第二半導体素子を積層したことを特徴とする。本構造により、前記グローバル配線のうち少なくとも画素出力信号に係るグローバル配線の中央部に前記マイクロパッドを配置できるので、画素出力信号に係る前記グローバル配線の中央部近傍において電気的接続をとることが可能になり前記グローバル配線の端部において電気的接続をとる場合に比べ、撮像面内の画素位置に依存する信号線抵抗負荷の影響を軽減し、シェーディングを改善できるので撮像画質が向上する
【００２４】
より好ましくは、前記第一半導体素子を構成するシリコン基板の厚さを０．５ミクロンメートル以上かつ２０ミクロンメートル以下に薄層化したことを特徴とする。シリコン基板を薄層化することにより、MOSセンサを湾曲させることが容易になる。
【００２５】
本発明のMOSセンサは、複数の第二半導体素子がその長手方向に連続して第一半導体素子上に積層されていることを特徴とする。本構造により、第二半導体素子の長手方向の素子寸法を小型化できるので、MOSセンサの大面積化に伴う弊害、例えば、第二半導体素子内部の配線抵抗の増大、或は第二半導体素子のハンドリングや基板実装時の取り扱い難さを軽減できる効果がある。
【００２６】
本発明のMOSセンサは、前記第一半導体素子と前記第二半導体素子の間にインターポーザを積層した構造であることを特徴とする。本構造により、第一半導体と第二半導体素子間、或は複数の第二半導体素子間の配線、さらには第三、第四、第五の半導体素子を実装する場合、素子間配線を効率的に実現することができる。特にシリコンインターポーザにおける微細化した貫通電極(ＴＳＶ)構造により、データ、アドレス幅の拡張等の入出力端子数の増大に容易に対応できるので高速の画像データ転送が可能になる。
【００２７】
本発明のMOSセンサは、第一半導体素子表面にアレー状に配置した複数の画素回路及び画素信号を読み出すためのグローバル配線を有し、前記第一半導体素子の裏面に平面視座上、前記複数の画素回路に対応した画素電極とその上層に光電変換膜及び対向電極を積層し前記第一半導体素子の表面側から裏面側に電気的に導通可能な貫通電極により前記画素回路の信号入力端子と前記画素電極を電気的に接続した構造を有することを特徴とする。本構造により、可視光のみならず赤外線やX線等の放射線に対しても光電変換が可能になる。また、入射Ｘ線エネルギーに対し最も感度の高い光電変換膜材料を選択することができる。さらに、複数のMOSセンサをタイル状に並べて大面積化する場合、下地となる複数の第一半導体素子上に、蒸着やCVD法等により容易に大面積の光電変換膜を一体形成することができる。
【００２８】
本発明のMOSセンサは、前記光電変換膜がX線を直接光電変換可能なアモルファス半導体材料、微結晶半導体材料、その他の有機、無機化合物材料のいずれか或はこれらの複合材料から構成されていることを特徴とする。本構造により、特に大面積化を求められる医療用途或いは工業用途のX線撮像装置に使用する大面積のMOSセンサが提供可能になる。
【００２９】
本発明のMOSセンサは、前記第二半導体素子を構成するシリコン基板の厚さが５０ナノメートル以上かつ１ミクロンメートル以下であることを特徴とする。本構造により、透過Ｘ線による第二半導体素子の内における不要電荷発生リスクを軽減できる。
【００３０】
本発明のフラットパネルディテクタ（FPD）は、本発明に係る二以上のMOSセンサをタイル状に密接して配置したことを特徴とする。本構造により、撮像面積の拡大、及び二以上のMOSセンサから同時に撮像信号を並列読み出し可能になるため、読み出しクロック周波数を高速化することなく高速データ取得と低消費電力化を実現できる。
【００３１】
本発明のFPDは、前記光電変換膜が前記二以上の第一半導体素子上に一体形成されていることを特徴とする。本構造により、二以上のMOSセンサをタイル状に密接して配置した構造であっても、複数のMOSセンサ上に連続かつ一体形成された光電変換膜により、FPDを構成する複数のMOSセンサ間における感度変動を軽減し画質低下を防止することができる。
【００３２】
本発明のFPDは、前記二以上のMOSセンサにおいて同一方向の画素電極の配列ピッチが等しいことを特徴とする。本構造により、FPDを構成する複数のMOSセンサ間においても画素のサンプリングポイントを一様に保つことができる。
【００３３】
本発明のＸ線撮像装置は、被写体を透過したX線像を検出する撮像部に本発明に係るMOSセンサ又はFPDを有することを特徴とする。本発明のMOSセンサ又はFPDを使用することにより、撮像領域の大面積化、高画質化と高速読み出しが可能になり、高度な画像診断、検査時間の短縮、X線被曝量の低減を実現することができる。
【００３４】
本発明のＸ線撮像装置に使用する本発明のMOSセンサ又はFPDは、その受光面が円柱の曲面に沿うように湾曲した構造であることを特徴とする。本構造により、撮像面に対する入射光或いは入射X線方向を垂直に近づけることができる。
【発明の効果】
【００３５】
本発明により、高速読み出しかつ低消費電力の高感度、高画質の大面積MOSセンサ及びFPDを高い製造歩留りで実現することができるので、例えば心臓をとりまく直径が３０〜２００ミクロンメートル程度の微小血管の高精細、動画撮影が可能になる。また、高感度、高速読み出しにより、照射放射線量の低減による低被曝化が実現する。さらに、MOSセンサの放射線損傷を低減できるので、Ｘ線画像診断装置の信頼性と製品寿命を向上させることができる。さらに、第一半導体素子に薄化したシリコン基板を用い、第二半導体素子の面積を縮小することにより、MOSセンサを湾曲させることが容易になり、X線等の入射ビーム方向に対し等方的な撮像面形状が得られる。
【図面の簡単な説明】
【００３６】
【図１】第一の実施形態に係るMOSセンサ100の斜視図（ａ）、及び破線Ａ−Ａ’の位置におけるMOSセンサ100の断面図（ｂ）である。
【図２】第一の実施形態に係るMOSセンサ100の平面図（ａ）、及び４画素分の画素回路図（ｂ）である。
【図３】第一の実施形態に係るMOSセンサ100を構成する第一半導体素子110のグローバル配線の構造を説明するための平面図（ａ）、及び第二半導体素子120の回路ブロック図（ｂ）である。
【図４】第一の実施形態の変形例に係るMOSセンサ100の平面図（ａ）、及び他の変形例に係るMOSセンサ100の平面図（ｂ）である。
【図５】第二の実施形態に係るMOSセンサ200の平面図（ａ）、及び第二の実施形態の変形例に係るMOSセンサ200の平面図（ｂ）と破線Ｂ−Ｂ’の位置におけるMOSセンサ200の断面図（ｃ）である。
【図６】第三の実施形態に係るMOSセンサ300の斜視図（ａ）、破線Ｃ−Ｃ’の位置におけるMOSセンサ300の断面図（ｂ）、及び第一半導体素子110の裏面に形成した画素電極の配列を示した平面図（ｃ）である。
【図７】第四の実施形態に係るフラットパネルディテクタ（FPD）400の斜視図（ａ）、及び破線Ｄ−Ｄ’の位置におけるフラットパネルディテクタ（FPD）400の断面図（ｂ）である。
【図８】第五の実施形態に係るフラットパネルディテクタ（FPD）500の断面図（ａ）、及びその要部拡大図（ｂ）である。
【図９】第六の実施形態に係る医療用Ｘ線診断装置600の構造を説明するためのブロック図（ａ）、及び医療用Ｘ線診断装置に使用する湾曲した受光面を有するディテクタ、小焦点Ｘ線源、及び被写体の配置を説明するための構成図（ｂ）である。
【図１０】従来技術に係るMOSセンサ１の平面図（ａ）、及び水平読み出し回路部５の回路構成を説明するためのブロック図（ｂ）と水平又は垂直走査回路部３又は４の回路構成を説明するためのブロック図（ｃ）である。
【発明を実施するための形態】
【実施例１】
【００３７】
本発明の第一の実施形態に係るMOSセンサ100の斜視図を図１（ａ）に、そのＡ−Ａ’ 位置における断面図を同図（ｂ）に示す。図示すように、MOSセンサ100は、第一半導体素子110と第二半導体素子120が互いの配線領域（表面）が対向するように接着層及びマイクロバンプ22を介し積層した構造からなる。第一半導体素子の平面形状は、第二半導体素子の平面形状よりも大である。後述するように、受光領域、即ち第一半導体素子を大面積化した場合においても、第二半導体素子の外形形状を第二半導体素子に集積する回路ブロックの形状と面積により決定することができる。
【００３８】
第一半導体素子110には、ｐ型シリコン基板21上に光電変換部（例えばPD）と画素回路からなる単位画素が、図示しない素子分離領域により互いに隔てられ、二次元アレー状に分布した受光領域を形成している。本図では、PDを構成するｎ型拡散層25とＭＯＳトランジスタのソース及びドレイン領域を構成する高濃度ｎ型拡散層24の一部を模式的に図示している。さらに、第一半導体素子110の表面には、前記画素回路上に多層配線領域が形成されている。これに対し、光（或いはＸ線）入射面、即ち裏面側には薄い高濃度ｐ型拡散層26が形成されている。他方、第二半導体素子120には、ｐ型シリコン基板23上に図示ないｎ型ウエル層が部分的に形成され、CMOS構造の回路及びその上層に多層配線領域が形成されている。これに対し、裏面側には入出力パッド19が、貫通電極（TSV）20を介し、多層配線層と電気的に接続可能になっている。本構造により、MOSセンサ受光面周辺部の不感帯領域の面積を削減できるので撮像面積を拡大することができる。また、第二半導体素子の素子面積を相対的に小さくすることにより、第二半導体素子の素子面積を最適化できると同時に、第一半導体素子と第二半導体素子を積層する場合、両者間の熱的、機械的ストレスを減少させることができる。
【００３９】
好ましくは、前記第一半導体素子上に形成する光電変換部と画素回路は、ｐ型又はｎ型のいずれか一方のみの導電性からなる半導体基板又はウエル領域上に形成される。前記第一半導体素子上のMOSトランジスタは、ｎチャンネルMOS又はｐチャンネルMOS構造のいずれかの回路構成とすることで、CMOS回路構成とした場合に発生するラッチアップ現象を回避でき、特に大面積のMOSセンサ100を製造する場合に製造工程の簡略化と製造歩留りを向上させることができる。
【００４０】
より好ましくは、前記第一半導体素子を構成するシリコン基板21の厚さｄ１を０．５ミクロンメートル以上かつ２０ミクロンメートル以下に薄層化した構造からなる。薄層化することにより、円筒形の曲面の一部に沿うようにMOSセンサ100を湾曲させることが容易になる。受光面を湾曲させることにより、撮像面に対する入射光或いは入射X線方向を垂直に近づけることができ、受光面内の位置に依存する感度や拡大率の変動を改善することにより、後段の画像処理負荷を軽減できる効果がある。
【００４１】
MOSセンサ100の配線構造及び画素回路例を、それぞれ図２（ａ）及び（ｂ）に示す。上述の如く、第二半導体素子120の平面形状は第一半導体素子110より小さく、かつ画素信号出力線に係るグローバル配線11の配線方向が前記第二半導体素子120の外形の長手方向に対し直交する構造となっている。即ち、グローバル配線11は、第二半導体素子120の表面に形成した読み出し回路（破線で図示した矩形5）に接続する。本構造により、配線長が最短かつ均等な複数のグローバル配線11を読み出し回路5に接続することができるので、信号線負荷容量のばらつきに起因する出力信号レベルの変動を回避できる。
【００４２】
全ての光電変換部に画素回路を設けることも可能であるが、複数の光電変換部が一のリセットトランジスタや増幅トランジスタを共用することにより、制御信号線数や画素内のトランジスタ数を削減することができる。図２（ａ）は、４画素からなる画素群17に対し５本の駆動制御線10-1,10-2,10-3,10-4及び10-5と画素群17の出力信号線11が第一半導体素子110の前記配線領域に形成されている。図２（ｂ）に示すように、画素群17は４画素分のフォトダイオード25-1,25-2,25-3及び25-4、読み出しトランジスタ18-1,18-2,18-3及び18-4、さらにリセットトランジスタ18-5、増幅トランジスタ18-6から構成されている。即ち、４画素がリセットトランジスタ18-5と増幅トランジスタ18-6を共有することにより、制御信号線数と出力信号線数を削減できる構造である。
【００４３】
本構造の利点は、上記の信号線数の削減に加え、例えば、４画素分の電荷を加算して読み出すことにより、感度を約４倍向上させ、読み出し速度を高速化できることにある。即ち、画素加算による高感度、高速動画撮像と高精細静止画撮像の二つのモードが同一の撮像素子で可能になる。特に、Ｘ線被曝量を低下させるため、Ｘ線による透視画像撮像時においては画素加算による高感度、動画撮像モードを適用するのが特に効果的である。なお、本実施例は一例であり、加算する画素数は４画素に限定されるものではなく、２画素以上の複数画素において有効であることは言うまでもない。
【００４４】
MOSセンサ100における第一半導体素子110と第二半導体素子120との間の接続構造及び第二半導体素子120の回路構造をそれぞれ図３（ａ）及び（ｂ）に示す。図２（ａ）に示したように、画素信号出力線に係るグローバル配線11の配線方向は第二半導体素子120の外形の長手方向に対し直交する構造とした。画素信号出力線に係るグローバル配線11は、第二半導体素子120の表面に形成した読み出し回路（破線で図示した矩形5）に接続する。他方、画素を駆動する信号線10-1,10-2,10-3,10-4及び10-5と第二半導体素子120の出力信号端子を接続する構造が問題となる。第二半導体素子120の外形が、第一半導体素子110よりも小さいため、第一半導体素子上の全ての信号線10-1,10-2,10-3,10-4及び10-5との間において直接マイクロバンプ22による電気的接続をとることができないためである。そこで、図３（ａ）に図示したように、第一半導体素子の画素回路出力部に接続するグローバル配線11の配線方向と直交する画素駆動信号線10-1,10-2,10-3,10-4及び10-5の配線方向を、コンタクトビア28を介し９０度方向が異なる新たなグローバル配線27-1,27-2,27-3,27-4及び27-5を形成し、第二半導体素子120の表面に形成した垂直駆動回路（破線で図示した矩形3）の直下まで延伸した。本構造により、上記の問題を解決することができる。
【００４５】
図３（ｂ）に図示するように、第二半導体素子120に形成する回路ブロックの構造は、垂直駆動回路3、水平駆動回路4及び読み出し回路5の長手方向が互いに平行となるように形成されている。本構造により、第二半導体素子の素子面積を第一半導体素子に比べ相対的に小さくすることが可能になった。さらに、コンタクトビア28の配置により、新たなグローバル配線27-1,27-2,27-3,27-4及び27-5の配列ピッチを当初の画素駆動信号線10-1,10-2,10-3,10-4及び10-5の配列ピッチよりも広く或は狭くすることができるので、第二半導体素子120に形成する垂直駆動回路3の回路ブロック形状を容易に変更することができる。
【００４６】
第一の実施形態の変形例であって、MOSセンサ100における第一半導体素子110と第二半導体素子120の積層構造及び配線構造を示す第一の変形例と第二の変形例を図４（ａ）及び図４（ｂ）に示す。図４（ａ）は第一半導体素子110の外形の長手方向と第二半導体素子120の外形の長手方向が直交するように配置されている。さらに、第一半導体素子110の外形の短手方向の寸法と第二半導体素子120の外形の長手方向の寸法が実質的に等しく、かつ第二半導体素子120の読み出し回路5が、信号出力配線11の中央近傍に位置するように第二半導体素子120を第一半導体素子110上に積層した構造である。
【００４７】
これに対し、図４（ｂ）は第一半導体素子110の外形の長手方向と第二半導体素子120の外形の長手方向が平行するように配置されている。さらに、第一半導体素子110の外形の長手方向の寸法と第二半導体素子120の外形の長手方向の寸法が実質的に等しく、かつ第二半導体素子120の読み出し回路5が、信号出力配線11の中央近傍に位置するように第二半導体素子120が第一半導体素子110上に積層した構造である。なお、実質的に等しいとは、画素信号出力線に係る複数本のグローバル配線11の配線方向及び配線ピッチを変更することなく、第二半導体素子120の読み出し回路5の入力端子に接続可能になるような第二半導体素子120の長手方向の寸法、或は読み出し回路ブロック5の長手方向の寸法であることを意味し、必ずしも素子形状の寸法が厳密に一致することを要件とはしない。また、後述するように一の第一半導体素子110上に、二以上の第二半導体素子120を連続して配置する場合においても、これら複数の第二半導体素子120の長手方向の合計寸法について上記要件を判断する。本構造により、第一半導体素子110上の画素信号出力端子に接続するグローバル配線11の配線間隔と第二半導体素子120上に形成される前記読み出し回路5の回路ブロック内の配列ピッチを等しくすることが可能になり、各出力信号線が前記読み出し回路の入力端子に最短距離で接続することが可能になる。
【実施例２】
【００４８】
本発明の第二の実施形態に係るMOSセンサ200の平面図を図５（ａ）に、MOSセンサ200の変形例に係る平面図を同図（ｂ）に、そのＢ−Ｂ’位置における断面図を同図（ｃ）に示す。第一の実施例における第二半導体素子120は、第一半導体素子110よりも外形形状は小さいものの、矩形の一辺は第一半導体素子110の矩形の一辺と実質的に同等となる。そのため、第二半導体素子120の外形形状は幅の狭い長尺の素子外形となり、同素子内における配線抵抗の増大、素子のハンドリングや実装工程において扱いが困難になるという課題がある。本実施形態におけるMOSセンサ200は、この課題を解決するため、少なくとも一の第一半導体素子110に対し、二以上の第二半導体素子120を積層したことを特徴とする。
【００４９】
図５（ａ）に図示するように、二の第二半導体素子120-1及び120-2がその長手方向に連続して第一半導体素子110上に積層されている。第二半導体素子120-1と120-2を一体として駆動させるため、例えば、第二半導体素子120-1における垂直、水平駆動回路（3,4）を構成するシフトレジスタの最終段の出力(OUT)を、第二半導体素子120-2における垂直、水平駆動回路（3,4）を構成するシフトレジスタの初段の入力端子(IN)に接続する（図１０（ｃ）参照）。そのための電気的接続手段には、例えば、予め第一半導体素子110上に配線パターンを設け、マイクロバンプを介し両者を接続する方法、或いは、後述する実装基板上に配線パターンを設け、入出力パッド19を介し両者を接続する方法が考えられる。本構造により、第二半導体素子120の素子寸法をさらに小型化でき、MOSセンサの大面積化による弊害、例えば、第二半導体素子120内部の配線抵抗の増大、第二半導体素子120のハンドリングや実装上の不都合を軽減できる効果がある。
【００５０】
図５（ｂ）は、第二の実施形態の変形例に係るMOSセンサ200である。一の第一半導体素子110に対し、二以上の第二半導体素子120を積層した構造であることは同図（ａ）と同様である。本実施例ではさらに、インターポーザ29を第一半導体素子110と第二半導体素子120の間に挿入した構造を有する。図５（ｂ）に示すＢ−Ｂ’位置における断面図を同図（ｃ）に示す。インターポーザ29は両面にマイクロパッドを有し、マイクロバンプ22を介し、上下に積層した半導体素子と電気的に接続する。インターポーザ29の内部には、多層の配線層が形成されている。シリコンウエーハを用いたインターポーザを特にシリコンインターポーザと呼ぶが、これに限定されるものではない。一般に、シリコンインターポーザは、シリコン集積回路製造技術を使用できるのでより微細な電気的接続や配線に適する。さらに複数の半導体素子をシリコンインターポーザ上に積層する場合、互いの熱膨張係数が等しいため、素子間の熱的、機械的ストレスを緩和することができる。
【００５１】
図５（ｂ）に図示するように、インターポーザ29上には第二半導体素子120に加え、例えば、タイミング発生及び制御用半導体素子130、デジタル信号処理用半導体素子140、入出力インターフェイス用半導体素子150等が積層されている。インターポーザ29を挿入することにより、第二半導体素子120に集積する回路ブロックを簡略化でき、さらに信号処理やデータ圧縮、入出力インターフェイス仕様の変更等が容易になる。特に、医療用画像診断装置における膨大な画像データ等を高速かつ効率的に転送することが可能になるため、撮像システムを小型化、低消費電力化できる効果がある。
【実施例３】
【００５２】
本発明の第三の実施形態に係るMOSセンサ300の斜視図を図６（ａ）に、そのＣ−Ｃ’位置における断面図を同図（ｂ）に、第一半導体素子110に形成された画素電極の平面図を同図（ｃ）に示す。図６（ａ）に示すように、本実施形態における光電変換部は第一半導体素子110に対し第二半導体素子120が積層された面とは反対の面に形成された光電変換膜31である。光電変換膜31の上には、さらに対向電極32が積層されている。同図（ｂ）を用いさらに詳しく説明すると、光電変換膜31中において発生する光電荷を画素単位に読み出すため、光電変換膜31の下部、即ち第一半導体素子110の第二半導体素子120が積層されていない面に画素電極30が形成されている。即ち、同図（ｃ）に図示するように、画素電極30が画素２に対応して二次元平面上にアレー状に配置されている。
【００５３】
光電変換膜31に用いる光電変換材料には、アモルファス半導体、微結晶半導体、有機半導体等、或はこれらの複合材料であって、蒸着法、CVD法、塗布法等により大面積薄膜形成が可能な材料が選択される。また、入射光或いは放射線のエネルギー、波長により光電変換膜材料が選択される。例えば、アモルファスセレン（Se）、テルル化カドミウム（CdTe）、ガリウム砒素（GaAs）、ヨウ化銀（AgI）等を適宜選択し積層することにより入射X線を直接光電変換することができる。シリコン基板に形成したPDはX線の光電変換効率が著しく低かったが、本構造により可視光に加えX線イメージング等にも適用範囲を拡大することができる。
【００５４】
第二半導体素子を構成するシリコン基板の厚さd2が５０ナノメートル以上かつ１ミクロンメートル以下であることを特徴とする。本構造により、光電変換部を有する第一半導体素子を透過したX線が第二半導体素子内において電荷を発生させるリスクを軽減できるので、耐放射線特性を向上させることができる。従来、周辺回路素子の放射線損傷を軽減するために、周辺回路素子上に鉛板やタングステンシートを設け放射線を遮蔽或いは減衰させる構造が一般的であった。しかし、前記第一半導体素子と前記第二半導体素子を積層したMOSセンサ構造においてはこのような従来構造はMOSセンサの大面積化には大きな障害となる。なお、通常のシリコン基板を研磨等により薄層化する方法の他に、ＳＯＩ（Silicon On Insulator）基板を使用することもできる。
【実施例４】
【００５５】
本発明の第四の実施形態に係るFPD400の斜視図を図７（ａ）に、そのＤ−Ｄ’ 位置における断面図を同図（ｂ）に示す。一般に、FPDは、撮像素子を一又は複数枚、ケース33に収納しコネクタ35を取り付けた撮像ユニットであり、主に歯科及びの医療用途のX線診断装置に使用されている。本発明に係るFPD400は、既に開示したMOSセンサ100、200又は300の何れか一又は複数枚を実装基板34上に密接して配置したものである。本構造により、特にMOSセンサを複数枚使用した大面積のFPDであっても、複数のMOSセンサから並列読み出しによる画像データの高速転送が可能になり、心臓その他の動く臓器のX線透視下におけるリアルタイム撮像が容易になり、読み出しクロック周波数の低速化による低消費電力駆動が実現する。なお、MOSセンサ間のつなぎ目における画素情報の欠落防止に有効な素子形状として、特開2012-199543号に開示された素子形状を適用することが好ましい。
【実施例５】
【００５６】
本発明の第五の実施形態に係るFPD500の断面図を図８（ａ）に、その一部拡大図を同図（ｂ）に示す。図８（ａ）に図示するように、FPD500におけるMOSセンサは、複数の第一半導体素子110上に一体形成された光電変換膜31と対向電極32を有することを特徴としている。同図（ｂ）の断面一部拡大図に示すように、画素電極30の表面の一部が露出した複数枚の第一半導体素子110上に光電変換膜31及び対向電極32が一体的に積層された構造からなる。即ち、複数枚の第一半導体素子110の間に存在する空隙を絶縁性材料或いは接着剤等により充填、平坦化し、画素電極表面を露出させた状態で光電変換膜31及び対向電極32を積層する。本構造により、複数のMOSセンサをタイル状に並べたFPDにおいても、MOSセンサ間において感度等の光電変換特性にばらつきが生じにくいという利点がある。また、個別に光電変換膜31をMOSセンサ上に積層しダイシングした後に複数枚を組み合わせてFPDを形成する場合に比べ、製造工程の簡略化及びパーティクル発生の回避等による製造コストの削減と画面上のキズを減少させる効果が期待できる。
【００５７】
より好ましくは、同図（ｂ）に示すように、画素電極の配列ピッチＬが二以上の第一半導体素子間においても一様に維持される第一半導体素子の端部形状及び実装基板34における素子配置であることを特徴とする。本構造により、複数枚のMOSセンサをタイル状に組み合わせてFPDを形成する場合においても、FPD全体の受光領域において画素のサンプリングポイントを一様に維持することが可能になる。
【実施例６】
【００５８】
本発明の第五の実施形態に係る医療用X線画像診断装置600のシステム構成を図９（ａ）に示す。胸部等の被写体を挟んで、X線源37と本発明に係るMOSセンサ又はFPDからなる撮像部36を対向して配置し、被写体を透過したX線画像を撮像部36により撮像する。X線源37と撮像部36は、操作・制御部により露光、撮像等の一連の動作が実行される。撮像部36から出力される画像データは、画像処理回路において各種信号処理、データ圧縮、伸張等が行われ、画像表示部、ハードディスクや半導体メモリ等の記録媒体に伝送される。また、これらデータの一部は外部インターフェイスを介しイントラネット或いはインターネット環境に接続することができる。
【００５９】
X線画像診断装置600は、複数画素の電荷を加算して読み出し、高感度・高速読み出しによるＸ線透視撮影モード、及び全画素独立読み出しによるＸ線高精細静止画撮影モードの二種類の撮影モードを具備している。そのため、Ｘ線透視下における心臓血管等の動画撮影におけるＸ線被曝量を低減することができる。
【実施例７】
【００６０】
前記Ｘ線画像診断装置の撮像部の他の構成例を図９（ｂ）に示す。X線源38は小焦点マイクロフォーカスＸ線源でありＸ線ビームの放射形状は、ファンビーム或はコーンビーム形状である。また、撮像部39の第一半導体素子110が円筒形の曲面に沿うように湾曲しており、かつ該円筒形の中心軸と被写体（人体等）の体軸方向が平行になるように図示していないＣ型アーム等によりX線源38と撮像部39が固定されている。第一半導体素子110には第二半導体素子120が積層され、さらにフレキシブルな実装基板３４に固定されている。受光面を湾曲させることにより、撮像面に対する入射光或いは入射X線方向を垂直に近づけることができるため、入射角度の違いによる感度変動を改善した等方的な画像が得られるため、後段の画像処理負荷を軽減できる。
【００６１】
上記Ｃ型アームを360度回転させることにより、被写体内部の三次元画像を取得可能であり、Ｃ型アームを回転させながら対軸方向に移動すればさらに広範囲に三次元撮像を短時間で取得できるので、Ｘ線の被曝総量を低減することができる。特に、三次元画像を高速に撮影可能なコーンビームX線CT装置に好適である。広範囲の等方性かつ等時性の高画質ボリュームデータを短時間に得られ、診断精度を飛躍的に向上させることができる。加えて、検査時間の短縮、X線被曝量の減少が期待できるので、疾病の早期発見と医療費の削減に寄与する。
【産業上の利用可能性】
【００６２】
本発明のMOSセンサ、及びFPDは前記第一半導体素子上に入射X線の波長を可視光に変換するシンチレータ層を積層することもできる。さらに、透過Ｘ線の強度分布による画像形成法に限らず、例えば、小焦点Ｘ線源を用いた位相コントラスト法による撮像にも好適である。また、本発明に係るMOSセンサ或いはFPDは、医療用放射線撮像装置に使用する場合に限らず、各種工業用Ｘ線撮像装置、Ｘ線天文学その他の高エネルギー撮像装置等にも適用できることは言うまでもない。
【符号の説明】
【００６３】
１  従来のMOSセンサ
１００、２００、３００  本発明のMOSセンサ
１１０  本発明のMOSセンサを構成する光電変換機能を有する第一半導体素子
１２０  本発明のMOSセンサを構成する周辺回路機能を有する第二半導体素子
４００、５００  本発明のＦＰＤ  
６００  本発明のMOSセンサ又はＦＰＤを使用したＸ線画像診断装置
【要約】
【課題】高画質、高速読み出し可能な大面積受光領域を有するMOS型固体撮像素子とこれを用いた撮像装置を提供する。
【解決手段】光電変換部と画素回路を有する第一半導体素子と画素駆動回路及び画素信号読み出し回路を有する第二半導体素子を積層した構造であって、第一半導体素子の外形形状が第二半導体素子の外形形状よりも大きく、かつ前記複数の画素回路の画素信号出力部に接続するグローバル配線の配線方向と前記第二半導体素子外形の長手方向が直交していることを特徴とする。
【選択図】図１【図１】
0005424371.tif 000002
【図２】
0005424371.tif 000003
【図３】
0005424371.tif 000004
【図４】
0005424371.tif 000005
【図５】
0005424371.tif 000006
【図６】
0005424371.tif 000007
【図７】
0005424371.tif 000008
【図８】
0005424371.tif 000009
【図９】
0005424371.tif 000010
【図１０】
0005424371.tif 000011