(57)【特許請求の範囲】
【請求項１】
零から所定電流値までの範囲内の第１の電流を、複数の第１のトリミング素子の導通／非導通の状態に応じ大きさを切り換えて出力する第１の電流出力手段と、
前記第１の電流出力手段が出力する前記第１の電流と絶対値がほぼ等しい第２の電流を、第２のトリミング素子の導通／非導通の状態に応じ流れる方向を切り換えて出力する第２の電流出力手段と、
前記第１および第２のトリミング素子の導通／非導通の状態を制御する制御手段と、
を備えたことを特徴とする出力調整回路。
【請求項２】
前記第１の電流出力手段は、複数の前記第１のトリミング素子のそれぞれに対応する複数の定電流源を含み、前記定電流源のそれぞれは、対応する前記第１のトリミング素子の導通／非導通の状態によって、第１の電流出力手段の出力端子への接続／非接続が制御されることを特徴とする請求項１記載の出力調整回路。
【請求項３】
前記制御手段は、ｎを正の整数としてｎビットの制御データにもとづいて前記第１および第２のトリミング素子の状態を制御し、ｎビットのうちのｎ−１ビットにより前記第１のトリミング素子の状態を制御し、ｎビットのうちの残りの１ビットにより前記第２のトリミング素子の状態を制御することを特徴とする請求項１記載の出力調整回路。
【請求項４】
前記第２の電流出力手段は、第１の端子に流れる電流とほぼ同一の電流が第２の端子を通じて流れる第１のカレントミラー回路と、前記第１のカレントミラー回路の前記第１および第２の端子のいずれかを、前記第２のトリミング素子の導通／非導通の状態に応じて前記第１の電流出力手段の出力端子に接続する第１のスイッチ回路とを含み、前記第１のカレントミラー回路の前記第２の端子から前記第２の電流を出力することを特徴とする請求項１記載の出力調整回路。
【請求項５】
前記第２の電流出力手段は、第１の端子に流れる電流とほぼ同一の電流が第２および第３の端子を通じて流れる第２のカレントミラー回路と、第１の端子に流れる電流とほぼ同一の電流が第２の端子を通じて流れる第３のカレントミラー回路とを含み、前記第２のカレントミラー回路の前記第１の端子は前記第１の電流出力手段の出力端子に接続され、前記第２のカレントミラー回路の前記第２の端子は第３のカレントミラー回路の第１の端子に接続され、前記第２の電流出力手段はさらに、前記第２のカレントミラー回路の第３の端子および第３のカレントミラー回路の第２の端子のいずれかを、前記第２のトリミング素子の導通／非導通の状態に応じて前記第２の電流出力手段の出力端子に接続する第２のスイッチ回路を備えたことを特徴とする請求項１記載の出力調整回路。
【請求項６】
前記第２の電流出力手段は、第１の端子に流れる電流とほぼ同一の電流が第２および第３の端子を通じて流れる第４のカレントミラー回路と、第１の端子に流れる電流とほぼ同一の電流が第２の端子を通じて流れる第５のカレントミラー回路とを含み、前記第４のカレントミラー回路の前記第１の端子は前記第１の電流出力手段の出力端子に接続され、前記第２の電流出力手段はさらに、前記第２のトリミング素子の導通／非導通の状態に応じて、前記第４のカレントミラー回路の第２の端子と前記第５のカレントミラー回路の前記第１の端子どうし、および前記第４のカレントミラー回路の第３の端子と前記第５のカレントミラー回路の前記第２の端子どうしのいずれか一方を接続する第３のスイッチ回路を備え、前記第５のカレントミラー回路の前記第２の端子から前記第２の電流を出力することを特徴とする請求項１記載の出力調整回路。
【請求項７】
前記スイッチ回路はバイポーラトランジスタおよび電界効果トランジスタのいずれか一方または両方を含んで構成されていることを特徴とする請求項４、５、６のいずれかに記載の出力調整回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ツェナーダイオードなどのトリミング素子の接続状態を切り換えて出力電流または出力電圧を調整する出力調整回路に関するものである。
【０００２】
【従来の技術】
例えば、集積回路において回路定数を調整する方法としてツェナーザップ法が知られている。ツェナーザップ法による調整では、ツェナーダイオードのアノードとカソードとの間に過大な逆バイアス電圧を印加して大電流を流し、アノードとカソードとを短絡状態とする。この短絡状態、すなわち導通状態は大電流を停止した後も維持されるため、回路の特定の２点間を接続して回路定数を調整することが可能となる。
【０００３】
このようなツェナーザップ法を用いた従来の回路調整方法について、フィルタ回路の周波数を調整する場合を例に説明する。
一般に、集積回路などに組み込まれたフィルタ回路は、ジーエムアンプ（ｇｍＡＭＰ）回路と称される電圧−電流変換回路や、コンデンサなどを組み合せて構成される。
図９は一般的なジーエムアンプ回路を示す回路構成図である。
図９に示したように、このジーエムアンプ回路１では、電圧Ｖｃｃが印加される電圧ライン１０に、ｐｎ接合ダイオード１３のアノード端子およびｎｐｎトランジスタ２３のコレクタが接続されている。また、ｐｎ接合ダイオード１３のカソード端子は、ｐｎ接合ダイオード１１、１２のアノード端子に接続されている。ｐｎ接合ダイオード１１のカソード端子は、ｎｐｎトランジスタ２４のベースおよびｎｐｎトランジスタ２１のコレクタに接続され、ｐｎ接合ダイオード１２のカソード端子は、ｎｐｎトランジスタ２３のベースおよびｎｐｎトランジスタ２２のコレクタに接続されている。
【０００４】
トランジスタ２２のベースは、電池２５の正極に接続され、また、トランジスタ２２のエミッタは、抵抗Ｒｉｎの一端および定電流源２７に接続されている。トランジスタ２１のベースには入力電圧Ｖｉｎが印加され、そしてトランジスタ２１のエミッタは抵抗Ｒｉｎの他端および定電流源２６に接続されている。定電流源２６、２７はそれぞれ一定電流Ｉａ／２を出力する。
また、トランジス２３、２４のエミッタは、一定電流Ｉｂを出力する定電流源２８に接続され、そして、トランジスタ２４のコレクタから出力電流Ｉｏｕｔが出力される。
【０００５】
このような構成のジーエムアンプ回路１では、トランジスタ２１のベースに入力電圧Ｖｉｎが印加され、入力抵抗Ｒｉｎに電流Δｉが流れると、この電流Δｉによってトランジスタ２３、２４のベース電圧がそれぞれ±Δｉに応じた分だけ変化する。これによって、トランジスタ２４のコレクタ電流である出力電流Ｉｏｕｔが変化する。
このとき、ジーエムアンプ回路１では、次の（１）式および（２）式が成立する。
【０００６】
【数１】
Ｉｏｕｔ／Δｉ＝Ｉｂ／Ｉａ                        …（１）
【０００７】
【数２】
Δｉ＝Ｖｉｎ／Ｒｉｎ                              …（２）
これら（１）式および（２）式より次の（３）式が成立する。
【０００８】
【数３】
ｇｍ＝Ｉｏｕｔ／Ｖｉｎ＝（Ｉｂ／Ｉａ）／Ｒｉｎ    …（３）
この（３）式から分るように、電流Ｉａ、Ｉｂを適切に設定することで、ジーエムアンプ回路１のｇｍ値を調整することができる。そしてジーエムアンプ回路１を組み込んだフィルタ回路では、ジーエムアンプ回路１の電流ＩａおよびＩｂを適切に調整することで、図１０に示したような“電流−中心周波数”関係にもとづいて中心周波数が設定される。
図１０において、ツェナーダイオードを用いてフィルタの中心周波数をｆ０に設定する場合には、ツェナーダイオードの接続状態を切り換えて電流がＩ０になるように調整する。
【０００９】
次に、ツェナーザップ法によって出力電流を調整する従来の可変電流出力回路について説明する。
図１１はツェナーザップ法によって出力電流を調整する従来の可変電流出力回路の構成図である。
図１１に示した回路ではオペアンプ３１の非反転入力端子は基準電源３４の正極に接続され、基準電源３４の負極は接地されている。そして、オペアンプの出力端子は抵抗３５を介してオペアンプ３１の反転入力端子に接続され、またオペアンプ３１の反転入力端子は抵抗３６〜３９…の一端に接続されている。抵抗３７〜３９…の他端はそれぞれツェナーダイオード４０〜４２のカソードに接続され、抵抗３６の他端およびツェナーダイオード４０〜４２のアノードはすべて接地されている。
【００１０】
また、オペアンプ３１の出力端子はＶ−Ｉ変換器３３（電圧電流変換器）の非反転入力端子に接続され、Ｖ−Ｉ変換器３３の反転入力端子は基準電源３２の正極に接続されている。基準電源３２の負極は接地されている。そして、Ｖ−Ｉ変換器３３の出力端子から出力電流Ｉｏｕｔが得られる。
【００１１】
図１１に示した可変電流出力回路では、ツェナーダイオード４０〜４２が非導通のとき、オペアンプ３１の出力電圧Ｖｏ２（ｏｐｅｎ）は次の（４）式により表される。
【００１２】
【数４】
Ｖｏ２（ｏｐｅｎ）＝Ｖｏ１（Ｒ３５／Ｒ３６＋１）  …（４）
なお、この（４）式においてＶｏ１はオペアンプの反転入力端子の電圧を表し、Ｒ３５、Ｒ３６はそれぞれ抵抗３５、３６の抵抗値を表している。
また、ツェナーダイオード４０が短絡され導通状態のとき、オペアンプの出力電圧Ｖｏ２（ｚａｐ４０）は次の（５）式により表される。
【００１３】
【数５】
Ｖｏ２（ｚａｐ４０）＝Ｖｏ１（Ｒ３５／（Ｒ３６／／Ｒ３７）＋１）…（５）
ここで、Ｒ３６／／Ｒ３７は抵抗３６と抵抗３７とを並列接続した場合の抵抗値を表している。
【００１４】
次に、ツェナーダイオード４１が導通状態のときのオペアンプ３１の出力電圧Ｖｏ２（ｚａｐ４１）は次の（６）式により表される。
【００１５】
【数６】
Ｖｏ２（ｚａｐ４１）＝Ｖｏ１（Ｒ３５／（Ｒ３６／／Ｒ３８）＋１）…（６）
【００１６】
ここで、Ｖｏ２（ｏｐｅｎ）と、Ｖｏ２（ｚａｐ４０）およびＶｏ２（ｚａｐ４１）との各電圧間の差分は次の（７）式および（８）式により表される。
すなわち、（５）式から（４）式を差し引いて、
【００１７】
【数７】
Ｖｐ２（ｚａｐ４０）−Ｖｏ２（ｏｐｅｎ）＝
Ｖｏ１・Ｒ３５｛１／（Ｒ３６／／Ｒ３７）−１／Ｒ３６｝
＝Ｖｏ１・Ｒ３５／Ｒ３７                …（７）
また、（６）式から（４）式を差し引いて、
【００１８】
【数８】
Ｖｐ２（ｚａｐ４１）−Ｖｏ２（ｏｐｅｎ）＝
Ｖｏ１・Ｒ３５｛１／（Ｒ３６／／Ｒ３８）−１／Ｒ３６｝
＝Ｖｏ１・Ｒ３５／Ｒ３８                …（８）
上記（７）式および（８）式から、オペアンプ３１の出力電圧Ｖｏ２の電圧変化は抵抗３７、３８の抵抗値Ｒ３７、Ｒ３８に反比例していることが分る。
【００１９】
したがって、ツェナーダイオード４０、４１、４２、…によって一方の端子が接地される抵抗３７、３８、３９…の抵抗値の比を次の（９）式で示すように、２-1の倍数に設定すると、各ツェナーダイオード４０、４１、４２、…を２進数の各ビットに対応させて非導通、導通（０、１）の組み合せによりデジタル的に出力電圧ｖＯ２、したがって出力電流Ｉｏｕｔを調整することができる。
【００２０】
【数９】
Ｒ３７＝１として
Ｒ３８／Ｒ３７＝１／２
Ｒ３９／Ｒ３７＝１／４                          …（９）
・
・
その結果、この出力電流Ｉｏｕｔを用いてフィルタの中心周波数をデジタル的に調整することが可能となる。
なお、この種の手法は、フィルタの中心周波数を調整する場合に限らず、例えば抵抗値の比が性能に大きく影響を与えるＲ−２Ｒ形のＤ／Ａ変換器などでも抵抗値の調整に利用されている。
また、トリミング素子としては、ツェナーダイオード以外にも、ヒューズブルアルミやヒューズブル抵抗が用いられており、さらに、それらの導通／非導通の状態を変化させる方法としては、トリミング素子に過電流を流したり、あるいはレーザ光を照射する方法が用いられている。
【００２１】
【発明が解決しようとする課題】
ところで、図１１に示した可変電流回路では、ツェナーダイオードが非導通状態から導通状態への一方向にしか状態を変化させることができないので、この可変電流回路で得られる電流によりフィルタ回路などの調整を行う場合は、図１２のグラフに示したように、可変電流回路の出力電流Ｉｏｕｔを低電流から高電流に向って順次切り換えてフィルタ回路の中心周波数をｆ０に近付けることになる。
すなわち、フィルタ回路の中心周波数が目標の周波数ｆ０となる出力電流Ｉｏを得るために、可変電流回路は次のように動作させる。
図１１の可変電流出力回路は、調整動作を開始する前はすべてのツェナーダイオード４０、４１、４２、…が非導通状態となっており、出力電流Ｉｏｕｔは図１２に示したＩｓｔａｒｔになっている。ここから調整を開始してツェナーダイオード４０、４１、４２、…の非導通、導通を組み合せて目標のポイントを探索する。
【００２２】
そして、この探索において可変電流出力回路の出力電流Ｉｏｕｔは図１２に示したように最も低い電流Ｉｓｔａｒｔから目標周波数ｆ０に対応した出力電流Ｉ０まで増加する方向に順次切り換えられる。
ところで、個々のフィルタ回路が必要とする出力電流Ｉ０は、フィルタ回路のばらつきによりフィルタ回路によって種々に変化し、ある平均値を中心に分布している。したがって、この出力電流Ｉ０のばらつきを許容するためには、電流Ｉｓｔａｒｔは上記平均値より十分に小さい値に設定する必要がある。
【００２３】
したがって、図１１に示した従来の可変電流出力回路では、最初の状態、すなわちすべてのツェナーダイオードが非導通の状態では、出力電流Ｉｓｔａｒｔはほとんどのフィルタ回路にとって低すぎる電流となっている。
そのため、調整なしではフィルタ回路は必要な仕様をまったく満たすことができない。
そして、従来の可変電流出力回路では、ほとんどの場合、出力電流Ｉ０より大幅に低い電流、すなわちＩｓｔａｒｔから探索を開始することになるので、出力電流Ｉ０に到達するまでに長時間を要し、したがって出力電流の調整に時間がかかる。
またその結果、集積回路の評価を行う場合は、ツェナーザップ法による調整のための治具を予め集積回路の評価時期に合わせて立ち上げておかなければならない。
【００２４】
また、集積回路の試作段階でも、試作した集積回路の性能をチェックするためには、可変電流出力回路による調整作業を必ず行う必要があり、その結果、試作における作業効率が低下していた。
そこで本発明の目的は、このような問題を解決するため、出力電流または出力電圧を零からプラス方向およびマイナス方向の両方に変化させて調整を行える出力調整回路を提供することにある。
【００２５】
【課題を解決するための手段】
本発明は上記目的を達成するため、零から所定電流値までの範囲内の第１の電流を、複数の第１のツェナーダイオードの導通／非導通の状態に応じ大きさを切り換えて出力する第１の電流出力手段と、前記第１の電流出力手段が出力する前記第１の電流と絶対値がほぼ等しい第２の電流を、第２のツェナーダイオードの導通／非導通の状態に応じ流れる方向を切り換えて出力する第２の電流出力手段と、前記第１および第２のツェナーダイオードの導通／非導通の状態を制御する制御手段とを備えたことを特徴とする。
【００２６】
本発明の出力調整回路では、第１の電流出力手段は、零から所定電流値までの範囲内の第１の電流を、複数の第１のツェナーダイオードの導通／非導通の状態に応じ大きさを切り換えて出力し、第２の電流出力手段は、第１の電流出力手段が出力する第１の電流と絶対値がほぼ等しい第２の電流を、第２のツェナーダイオードの導通／非導通の状態に応じ流れる方向を切り換えて出力する。
【００２７】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
図１は本発明による出力調整回路の一例を示す回路図、図２は、図１の出力調整回路を構成する一例としての第１の電流出力手段の一部を詳しく示す回路図、図３は、図１の出力調整回路を構成する一例としての第２の電流出力手段を詳しく示す回路図である。
この出力調整回路５１は、零から所定電流値までの範囲内の電流Ｉａｄｊを、複数のツェナーダイオード（本発明に係わる第１のツェナーダイオード）の導通／非導通の状態に応じ大きさを切り換えて出力する第１の電流出力手段５５と、第１の電流出力手段５５が出力する電流Ｉａｄｊと絶対値がほぼ等しい電流Ｉｏｕｔを、ツェナーダイオード５６（本発明に係わる第２のツェナーダイオード）の導通／非導通の状態に応じ流れる方向を切り換えて出力する第２の電流出力手段５７とを備え、また、各ツェナーダイオードの導通／非導通の状態を制御する不図示の制御手段を備えている。
【００２８】
第１の電流出力手段５５は、各スイッチ５８、５９、６０、…と各定電流源６１、６２、６３、…との直列回路を出力端子６４とグランドとの間に並列に接続して構成されている。
スイッチ５８と定電流源６１との直列回路は、詳しくは図２に示すような回路構成となっている。すなわち、ｎｐｎ型のトランジスタ６５、６６のエミッタは共通に接続され、定電流源６１を介してグランドに接続されている。そして、トランジスタ６５のベースは定電圧源６７の正極に接続され、定電圧源６７の負極はグランドに接続されている。また、トランジスタ６６のベースはツェナーダイオード５２（上記複数のツェナーダイオードの１つ）のカソードおよび抵抗５２Ａの一端に接続され、ツェナーダイオード５２のアノードはグランドに、抵抗５２Ａの他端は電源Ｖｃｃにそれぞれ接続されている。さらに、トランジスタ６６のベースおよびコレクタは共に電源Ｖｃｃに接続され、一方、トランジスタ６５のコレクタは出力端子６４に接続されている。
【００２９】
このように構成されている結果、定電流源６１は、ツェナーダイオード５２の導通／非導通の状態によって、出力端子６４への電流の供給／非供給が制御される。
スイッチ５９と定電流源６２との直列回路、スイッチ６０と定電流源６３との直列回路なども同様の回路構成となっている。
そして、定電流源６１、６２、６３、…の電流Ｉｏ１、Ｉｏ２、Ｉｏ３、…の関係は次の（１０）式のようになっている。
【００３０】
【数１０】
Ｉｏ２＝２×Ｉｏ１                          …（１０）
Ｉｏ３＝４×Ｉｏ１
・
・
【００３１】
第２の電流出力手段５７は、第１の端子６８に流れる電流とほぼ同一の電流が第２の端子６９を通じて流れる第１のカレントミラー回路７０と、第１のカレントミラー回路７０の第１および第２の端子６８、６９のいずれかを、ツェナーダイオード５６の導通／非導通の状態に応じて第１の電流出力手段５５の出力端子６４に接続する第１のスイッチ回路７１とを含み、第１のカレントミラー回路７０の第２の端子６９は、電流Ｉｏｕｔを出力する出力調整回路５１の出力端子７２に接続されている。
【００３２】
第２の電流出力手段５７は、より詳しくは一例として図３に示したように、２つのｎｐｎ型のトランジスタ７３、７４などを含んで構成されている。すなわち、トランジスタ７３、７４のエミッタは共に出力端子６４に接続され、トランジスタ７３のベースは抵抗７５とツェナーダイオード５６のカソードとの接続点に接続され、トランジスタ７３のコレクタは第１のカレントミラー回路７０の第１の端子６８に接続されている。一方、トランジスタ７４のベースは定電圧源６７の正極に接続され、定電圧源６７の負極はグランドに接続されている。そしてトランジスタ７４のコレクタは出力端子７２と端子６９とに接続されている。定電圧源６７の電圧ＶｔｈＡは一例としてＶｃｃ／２に設定されている。ツェナーダイオード５６のアノードはグランドに接続され、ツェナーダイオード５６と反対側の抵抗７５の端子は電源Ｖｃｃに接続されている。
【００３３】
なお、抵抗７５はツェナーダイオード５６が非導通状態のときトランジスタ７３をオンさせるためのものであるから、そのような機能を実現するものであれば抵抗以外の他の素子でもよく、また他の回路構成とすることも可能である。そして、ｐｎｐ型のトランジスタや、ＣＭＯＳトランジスタなどを用いて第２の電流出力手段５７を構成することも無論可能である。
【００３４】
次に、このように構成された出力調整回路５１の動作について説明する。
上述した不図示の制御手段は、ｎを正の整数としてｎビットの２進数の制御データにもとづいてツェナーダイオード５６、および各スイッチ５８、５９、６０、…、したがって各スイッチを構成するツェナーダイオード（ツェナーダイオード５２など）の状態を制御する。そしてし、ｎビットのうちのｎ−１ビット（絶対値制御データ）によりスイッチ５８、５９、６０、…の状態を制御し、ｎビットのうちの残りの１ビット（極性制御ビット）によりツェナーダイオード５６の状態を制御する。絶対値制御データの各ビットはそれぞれスイッチ５８、５９、６０、…に対応しており、ビットの値が”１”のとき、各スイッチ５８、５９、６０、…はオン状態、すなわち対応する各ツェナーダイオード（ツェナーダイオード５２など）は導通状態となり、”０”のとき、各スイッチ５８、５９、６０、…はオフ状態、すなわち対応する各ツェナーダイオードは非導通状態となる。
【００３５】
したがって、制御手段に与える絶対値制御データの値を大きく設定するほど、第１の電流出力手段５５の出力電流Ｉａｄｊは制御データの値に応じて大きくなる。また、絶対値制御データの値を零に設定すると、スイッチ５８、５９、６０、…はすべてオフのままであるから、このとき出力電流Ｉａｄｊは零となる。
【００３６】
一方、制御手段に与える極性制御ビットの値を”０”に設定すると、ツェナーダイオード５６は非導通状態のままであり、その結果、第１のスイッチ回路７１のスイッチ７６はオフし、スイッチ７７はオンする。したがって、第１のカレントミラー回路７０の第１の端子６８が出力端子６４と導通状態となる。
これを図３で説明すると、ツェナーダイオード５６が非導通状態のときは、トランジスタ７３のベースには抵抗７５を通じて電流が流れるため、トランジスタ７３はオン、トランジスタ７４はオフとなり、第１のカレントミラー回路７０の第１の端子６８が出力端子６４と導通状態となる。
これにより、第１のカレントミラー回路７０の第２の端子６９を通じて電流Ｉａｄｊとほぼ同じ大きさの電流ＩＡ１が流れ、スイッチ７６はオフであるから、出力端子７２を通じ出力電流Ｉｏｕｔとして流出する。
【００３７】
また、制御手段に対して極性制御ビットの値を”１”に設定すると、ツェナーダイオード５６は導通状態となり、その結果、第１のスイッチ回路７１のスイッチ７６はオンし、スイッチ７７はオフとなる。したがって、出力端子７２がＳＷ７６を通して出力端子６４と導通状態になる。
これを図３で説明すると、ツェナーダイオード５６が導通状態となると、トランジスタ７３のベースがグランド電位となるため、トランジスタ７３はオフ、トランジスタ７４はオンとなり、出力端子７２がトランジスタ７４を通して出力端子６４と導通状態になる。
これにより、電流Ｉａｄｊが、電流Ｉｏｕｔとして出力端子７２を通じて流れ込むことになる。
したがって、図４のグラフに示したように、制御手段に対して極性制御ビットを”０”に設定したときは、出力電流Ｉｏｕｔは、プラス方向、すなわち出力端子７２から流出する方向に流れ、電流値は絶対値制御データの値に比例した大きさとなる。一方、極性制御ビットを”１”に設定したときは、出力電流Ｉｏｕｔは、マイナス方向、すなわち出力端子７２から流入する方向に流れ、電流値は絶対値制御データの値に比例した大きさとなる。
そして、上述のように、絶対値制御データの値が零のときの出力電流Ｉｏｕｔ、すなわち初期出力電流Ｉｓｔａｒｔは零である。
【００３８】
このように本実施の形態例の出力調整回路５１では、出力電流Ｉｏｕｔを零を中心にプラス方向およびマイナス方向の両方に変化させることができるので、調整すべきフィルタ回路などの集積回路を、出力電流Ｉｏｕｔが概ね零のとき必要な性能が得られる設計としておくことで、すべてのツェナーダイオードが非導通の状態、すなわち一切調整を行わない状態でも、上記集積回路はある程度の性能で動作する。
したがって、製造直後の集積回路の性能のばらつき（例えばフィルタ回路の中心周波数のばらつき）を調べる場合は、単にツェナーザップ法による調整を行わなければよく、まったく手間がかからない。
そして、必要な性能を得るために集積回路に供給すべき出力電流Ｉｏｕｔは、零を中心にばらつくことになるので、出力電流Ｉｏｕｔの調整幅は多くの場合小さく、短時間で調整作業を完了できる。
またその結果、集積回路の評価を行う場合にも、ツェナーザップ法による調整治具を予め立ち上げておく必要もなくなる。
さらに、上述のように出力電流はプラス方向とマイナス方向のいずれにも変化させることができるので、より柔軟に調整を行うことができる。
また、集積回路の試作段階では、一切調整を行うことなく試作した集積回路の性能をチェックできるので、試作における作業効率が向上する。
そして、この出力調整回路５１では、出力電流Ｉｏｕｔは零を中心に変化させるので、調整誤差は非常に小さくなる。すなわち、出力電流Ｉｏｕｔを零ではなくあるバイアス値を中心に増減させる構成とすることも可能であるが、その場合には、通常、定電流源を設けてバイアス値を設定することになり、したがってバイアス値にはなんらかの誤差が含まれ、その誤差が調整結果の精度に影響を与える。そして、バイアス値が大きく、しかもそのバイアス値を中心に比較的狭い範囲で調整を行う場合には、バイアス値の誤差が調整結果に与える影響は非常に大きくなってしまう。しかし出力調整回路５１では、出力電流Ｉｏｕｔが零のときは定電流源などは一切関与せず、したがって、この種の誤差は生じない。
【００３９】
次に第２の実施の形態例について説明する。
図５は、第２の実施の形態例を示す回路図、図６は、図５の第２の電流出力手段の一部を例示する詳細回路図である。なお、図中、図１などと同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
この出力調整回路７８は、上述した第１の電流出力手段５５および上記不図示の制御手段の他に、第１の電流出力手段５５が出力する電流Ｉａｄｊと絶対値がほぼ等しい電流Ｉｏｕｔを、ツェナーダイオード５６（本発明に係わる第２のツェナーダイオード）の導通／非導通の状態に応じ流れる方向を切り換えて出力する第２の電流出力手段７９を備えている。
【００４０】
第２の電流出力手段７９は、第１の端子６８に流れる電流とほぼ同一の電流が第２および第３の端子６９、８０を通じて流れる第２のカレントミラー回路８１と、第１の端子６８’に流れる電流とほぼ同一の電流が第２の端子６９’を通じて流れる第３のカレントミラー回路８２と、第２のスイッチ回路８３とを含んでいる。第２のカレントミラー回路８１の第１の端子６８は第１の電流出力手段５５の出力端子６４に接続され、第２のカレントミラー回路８１の第２の端子６９は第３のカレントミラー回路８２の第１の端子６８’に接続されている。第２のスイッチ回路８３は、第２のカレントミラー回路８１の第３の端子８０および第３のカレントミラー回路８２の第２の端子６９’のいずれかを、ツェナーダイオード５６の導通／非導通の状態に応じて出力端子７２に接続する。すなわち、ツェナーダイオード５６が非導通状態のときは、スイッチ７７がオンして第２のカレントミラー回路８１の第３の端子８０を出力端子７２に接続し、一方、ツェナーダイオード５６が導通状態のときは、スイッチ７６がオンして第３のカレントミラー回路８２の第２の端子６９’を出力端子７２に接続する。
【００４１】
第２のスイッチ回路８３は具体的には例えば図６に示したような回路構成で実現できる。
図６において、ｐｎｐ型のトランジスタ８４、８５のエミッタは共に第２のカレントミラー回路８１の第３の端子８０に接続され、一方、ｎｐｎ型のトランジスタ８６、８７のエミッタは共に第３のカレントミラー回路８２の第２の端子６９に接続されている。そして、トランジスタ８４、８５のコレクタはそれぞれトランジスタ８６、８７のコレクタに接続されている。
また、トランジスタ８５、８７のベースはそれぞれ定電圧源８８、８９の正極に接続され、これら定電圧源８８、８９の負極はグランドに接続されている。
一方、トランジスタ８４のベースにはダイオード９０のアノードと抵抗７５の一端が接続され、トランジスタ８６のベースにはダイオード９０のカソードが接続され、またトランジスタ８６のベースとグランドとの間にツェナーダイオード５６と定電流源９１との並列回路が接続されている。抵抗７５の他端は電源Ｖｃｃに接続されている。
【００４２】
この出力調整回路７８でも、ツェナーダイオード５６が導通状態のときは、第２のスイッチ回路８３のスイッチ７７がオンするため、第２のカレントミラー回路８１の第３の端子８０は出力端子７２と導通状態になる。そして、第１の電流出力手段５５の出力電流Ｉａｄｊとほぼ同じ大きさの電流が第２のカレントミラー回路８１の第３の端子８０を通じて流出し、この電流はスイッチ７７を通じて出力端子７２より出力電流Ｉｏｕｔとして流出する。
【００４３】
一方、ツェナーダイオード５６が非導通状態のときは、第２のスイッチ回路８３のスイッチ７６がオンするため、第３のカレントミラー回路８２の第２の端子６９’が出力端子７２と導通状態になる。そして、第１の電流出力手段５５の出力電流Ｉａｄｊとほぼ同じ大きさの電流が第２のカレントミラー回路８１の第２の端子６９を通じて流出し、したがって第３のカレントミラー回路８２の第２の端子６９’を通じてほぼ同じ大きさの電流が流入する。そのため、出力電流Ｉａｄｊとほぼ同じ大きさの電流がスイッチ７６を通じて出力端子７２より出力電流Ｉｏｕｔとして流入する。
【００４４】
したがって、この出力調整回路７８においても、図４のグラフに示したように、制御手段に対して極性制御ビットを”０”に設定したときは、出力電流Ｉｏｕｔは、プラス方向、すなわち出力端子７２から流出する方向に流れ、電流値は絶対値制御データの値に比例した大きさとなる。一方、極性制御ビットを”１”に設定したときは、出力電流Ｉｏｕｔは、マイナス方向、すなわち出力端子７２から流入する方向に流れ、電流値は絶対値制御データの値に比例した大きさとなる。
そのため、この出力調整回路７８でも上述した出力調整回路５１と同様の効果が得られる。
【００４５】
次に第３の実施の形態例について説明する。
図７は、第３の実施の形態例を示す回路図、図８は、図７の第２の電流出力手段の一部を詳しく示す回路図である。なお、図中、図１などと同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
この出力調整回路９２は、上述した第１の電流出力手段５５および上記不図示の制御手段の他に、第１の電流出力手段５５が出力する電流Ｉａｄｊと絶対値がほぼ等しい電流Ｉｏｕｔを、ツェナーダイオード５６（本発明に係わる第２のツェナーダイオード）の導通／非導通の状態に応じ流れる方向を切り換えて出力する第２の電流出力手段９３を備えている。
【００４６】
第２の電流出力手段９３は、第１の端子６８に流れる電流とほぼ同一の電流が第２および第３の端子６９、８０を通じて流れる第４のカレントミラー回路１００と、第１の端子６８”に流れる電流とほぼ同一の電流が第２の端子６９”を通じて流れる第５のカレントミラー回路１０１とを含み、第４のカレントミラー回路１００の第１の端子６８は第１の電流出力手段５５の出力端子６４に接続されている。
【００４７】
第２の電流出力手段９３はさらに第３のスイッチ回路９４を含み、第３のスイッチ回路９４は、ツェナーダイオード５６の導通／非導通の状態に応じて、第４のカレントミラー回路１００の第２の端子６９と第５のカレントミラー回路１０１の第１の端子６８”どうし、および第４のカレントミラー回路１００の第３の端子８０と第５のカレントミラー回路１０１の第２の端子６９”どうしのいずれか一方を接続する。そして、第５のカレントミラー回路１０１の第２の端子６９”は出力端子７２に接続されている。
【００４８】
第３のスイッチ回路９４は具体的には例えば図８に示したような回路構成で実現できる。図８において、ｐｎｐ型のトランジスタ９５、９６のエミッタは共に第４のカレントミラー回路１００の第３の端子８０に接続され、一方、ｐｎｐ型のトランジスタ９７、９８のエミッタは共に第４のカレントミラー回路１００の第２の端子６９に接続されている。そして、トランジスタ９６のコレクタは第５のカレントミラー回路１０１の第２の端子６９に接続され、トランジスタ９８のコレクタは第５のカレントミラー回路１０１の第１の端子６８”に接続されている。
【００４９】
また、トランジスタ９５、９７のコレクタは共にグランドに接続され、トランジスタ９６、９７のベースは共に定電圧源９９の正極に接続され、トランジスタ９５、９８のベースは共にツェナーダイオード５６のカソードと抵抗７５の一端との共通接続点に接続されている。
そして、定電圧源９９の負極はグランドに接続され、抵抗７５の他端は電源Ｖｃｃに接続されている。
【００５０】
この出力調整回路９２でも、ツェナーダイオード５６が非導通状態のときは、第３のスイッチ回路９４のスイッチ７７がオンするため、第４のカレントミラー回路１００の第３の端子８０は出力端子７２に接続される。そして、第１の電流出力手段５５の出力電流Ｉａｄｊとほぼ同じ大きさの電流が第４のカレントミラー回路１００の第３の端子８０を通じて流出し、この電流はスイッチ７７を通じて出力端子７２より出力電流Ｉｏｕｔとして流出する。
【００５１】
一方、ツェナーダイオード５６が導通状態のときは、第３のスイッチ回路９４のスイッチ７６がオンするため、第４のカレントミラー回路１００の第２の端子６９が第５のカレントミラー回路１０１の第１の端子６８”に接続される。その結果、第１の電流出力手段５５の出力電流Ｉａｄｊとほぼ同じ大きさの電流が第５のカレントミラー回路１０１の第２の端子６９”を通じて流れ、したがって、出力電流Ｉａｄｊとほぼ同じ大きさの電流が出力端子７２より出力電流Ｉｏｕｔとして流入する。
【００５２】
したがって、この出力調整回路９２においても、図４のグラフに示したように、制御手段に対して極性制御ビットを”０”に設定したときは、出力電流Ｉｏｕｔは、プラス方向、すなわち出力端子７２から流出する方向に流れ、電流値は絶対値制御データの値に比例した大きさとなる。一方、極性制御ビットを”１”に設定したときは、出力電流Ｉｏｕｔは、マイナス方向、すなわち出力端子７２から流入する方向に流れ、電流値は絶対値制御データの値に比例した大きさとなる。
そのため、この出力調整回路９２でも上述した出力調整回路５１と同様の効果が得られる。
【００５３】
以上、本発明を出力電流を調整できる出力調整回路に適用した場合を説明したが、本発明は出力電圧を調整できる出力調整回路に適用することも可能である。このような出力調整回路は、零から所定電圧値までの範囲内の第１の電圧を、複数の第１のツェナーダイオードの導通／非導通の状態に応じ大きさを切り換えて出力する第１の電圧出力手段と、第１の電圧出力手段が出力する第１の電圧と絶対値がほぼ等しい第２の電圧を、第２のツェナーダイオードの導通／非導通の状態に応じ極性を切り換えて出力する第２の電圧出力手段と、第１および第２のツェナーダイオードの導通／非導通の状態を絶対値制御データ及び極性制御ビットにより制御する制御手段とにより構成することができる。
【００５４】
そして、第１の電圧出力手段は、例えばオペアンプによる電圧増幅回路において帰還抵抗を絶対値制御データにより第１のツェナーダイオードの導通／非導通の状態に応じて切り換える構成とすることで実現できる。また、第２の電圧出力手段は、上記電圧増幅回路の出力電圧を、極性制御ビットにより第２のツェナーダイオードの導通／非導通の状態に応じてそのままの極性で出力するか、あるいは極性を反転させて出力するかを切り換えるという回路構成で実現できる。なお、上記実施の形態例では、トリミング素子としてツェナーダイオードを用いたが、ツェナーダイオード以外にヒューズブルアルミやヒューズブル抵抗を用いた場合にも本発明は無論有効である。
【００５５】
【発明の効果】
以上説明したように本発明の出力調整回路では、第１の電流出力手段は、零から所定電流値までの範囲内の第１の電流を、複数の第１のツェナーダイオードの導通／非導通の状態に応じ大きさを切り換えて出力し、第２の電流出力手段は、第１の電流出力手段が出力する第１の電流と絶対値がほぼ等しい第２の電流を、第２のツェナーダイオードの導通／非導通の状態に応じ流れる方向を切り換えて出力する。
【００５６】
したがって本発明の出力調整回路では、出力電流を零を中心にプラス方向およびマイナス方向の両方に変化させることができるので、調整すべきフィルタ回路などの集積回路を、出力電流が概ね零のとき必要な性能が得られる設計としておくことで、すべてのツェナーダイオードが非導通の状態、すなわち一切調整を行わない状態でも、上記集積回路はある程度の性能で動作する。
したがって、製造直後の集積回路の性能のばらつきを調べる場合は、単にツェナーザップ法による調整を行わなければよく、まったく手間がかからない。
そして、必要な性能を得るために集積回路に供給すべき出力電流は、零を中心にばらつくことになるので、出力電流の調整幅は多くの場合小さく、短時間で調整作業を完了できる。
またその結果、集積回路の評価を行う場合にも、ツェナーザップ法による調整治具を予め立ち上げておく必要がなくなる。
さらに、上述のように出力電流はプラス方向とマイナス方向のいずれにも変化させることができるので、より柔軟に調整を行うことができる。
また、集積回路の試作段階では、一切調整を行うことなく試作した集積回路の性能をチェックできるので、試作における作業効率が向上する。
そして、この出力調整回路では、出力電流は零を中心に変化させるので、出力電流をバイアス値を中心に増減させる構成とした場合に比べ、調整誤差は非常に小さくなる。
【図面の簡単な説明】
【図１】本発明による出力調整回路の一例を示す回路図である。
【図２】図１の出力調整回路を構成する第１の電流出力手段の一部を詳しく示す回路図である。
【図３】図１の出力調整回路を構成する第２の電流出力手段を詳しく示す回路図である。
【図４】実施の形態例の出力調整回路における出力電流の変化を示すグラフである。
【図５】第２の実施の形態例を示す回路図である。
【図６】図５の第２の電流出力手段の一部を詳しく示す回路図である。
【図７】第３の実施の形態例を示す回路図である。
【図８】図７の第２の電流出力手段の一部を詳しく示す回路図である。
【図９】一般的なジーエムアンプ回路を示す回路構成図である。
【図１０】フィルタ回路における電流と周波数との関係を示すグラフである。
【図１１】ツェナーザップ法によって出力電流を調整する従来の可変電流出力回路の構成図である。
【図１２】フィルタ回路に供給する電流と周波数との関係を示すグラフである。
【符号の説明】
５１、７８、９２……出力調整回路、５２、５３、５４、５６……ツェナーダイオード、５５……第１の電流出力手段、５７……第２の電流出力手段、５８、５９、６０、７６、７７……スイッチ、６１、６２、６３、９１……定電流源、６５、６６、７３、７４、８４、８５、８６、８７、９５、９６、９７、９８……トランジスタ、６７、８８、８９、９９……定電圧源、７０……第１のカレントミラー回路、７１……第１のスイッチ回路、７５……抵抗、７９……第２の電流出力手段、８１……第２のカレントミラー回路、８２……第３のカレントミラー回路、８３……第２のスイッチ回路、９３……第２の電流出力手段、９４……第３のスイッチ回路、１００……第４のカレントミラー回路、１０１……第５のカレントミラー回路。
【図１】
0003716572.tif 000002
【図２】
0003716572.tif 000003
【図３】
0003716572.tif 000004
【図４】
0003716572.tif 000005
【図５】
0003716572.tif 000006
【図６】
0003716572.tif 000007
【図７】
0003716572.tif 000008
【図８】
0003716572.tif 000009
【図９】
0003716572.tif 000010
【図１０】
0003716572.tif 000011
【図１１】
0003716572.tif 000012
【図１２】
0003716572.tif 000013