(57)【特許請求の範囲】
【請求項１】
三角波発生回路と誤差増幅器とＰＷＭコンパレータを有し、通常時は前記ＰＷＭコンパレータにより前記三角波発生回路の三角波振幅出力と基準（比較）電圧としての前記誤差増幅器の出力電圧を比較してＰＷＭパルスを得るスイッチング電源において、
前記三角波発生回路の三角波振幅の上／下限値を設定する第１の抵抗網を有する上／下限値設定部と、
電源起動時に前記第１の抵抗網に接続された第２の抵抗網とスイッチを有して、複数の基準電圧を発生するために前記三角波発生回路の三角波周期を計数回路を用いて計数し、
該計数時間が所望の時間になったときに前記スイッチを切換えるようにして、前記PWMコンパレータのＰＷＭパルス幅が徐々に大きくなるようにしたことを特徴とするスイッチング電源。
【請求項２】
請求項１において、
計数時間と発生時間の関係を抵抗及びコンデンサによる指数関数電圧やコンデンサの積分電圧のように設定したことを特徴とするスイッチング電源。
【請求項３】
請求項１又は請求項２において、
所望のスタート時間を得るために、設定コードにより任意の時間を得るようにしたことを特徴とするスイッチング電源。
【請求項４】
請求項１において、
ソフトスタート時間を計数回路で決定するのではなく、スイッチング電源の出力電圧の最終値に到達する或る電圧レベルによって決定するようにしたことを特徴とするスイッチング電源。
【請求項５】
請求項１において、
前記請求項１の構成と、前記請求項４記載の構成を併せ持ったことを特徴とするスイッチング電源。
【請求項６】
請求項１乃至請求項５のいずれかにおいて、三角波発生回路の三角波振幅の上／下限値を設定する抵抗網とスイッチから成る上／下限値設定部と同じ手段の後にフィルタ回路を設けたことを特徴とするスイッチング電源。
【請求項７】
請求項１乃至請求項６のいずれか記載のスイッチング電源を用いて給電することを特徴とするネットワーク用トランシーバ。
【請求項８】
請求項７において、
前記ネットワーク用トランシーバは、フィールドネットワーク用のトランシーバであることを特徴とするネットワーク用トランシーバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源のソフトスタート回路に係り、特に電源ＬＳＩチップ内蔵に好適なソフトスタート回路の実現に関するものである。
【０００２】
【従来の技術】
スイッチング電源のソフトスタート回路は、ＰＷＭパルス幅を最小パルス幅から徐々に開き、電源のＤＣ変換出力をゆっくり立ち上げることで電源起動時のオーバーシュート（主ＳＷに流れるラッシュカーレント）を防止するものである。従来から知られているソフトスタートの方法には、特開平８−３１７６３７号，特開平９−２３３８０６号，ＵＰＳ−５６７５４８５号に記載されているＣＲの指数関数電圧やＣの積分電圧でソフトスタート行う方法、特開平９−７４７３７号に記載されているマイコン指令によりＰＷＭ信号をディジタル回路構成で生成する方法、特開平２−７１１５号に記載されているマイコンの指令データでＤ／Ａ変換器を介してランプ電圧を発生する方法、等がある。
【０００３】
【発明が解決しようとする課題】
上記の問題を解決するには、第一の方法は、スイッチング電源ＬＳＩに外付のＣＲ回路、あるいは定電流源と外付Ｃから成る回路を設けて、このＣＲの時定数やＣの積分時間でソフトスタートを決定していた。数ｍｓ〜数１００ｍｓのソフトスタート時間を得るためには数１０ｎＦ〜数μＦの大きなコンデンサを必要とするため、コンデンサの電源ＬＳＩ内蔵ができないという課題があった。
【０００４】
また、第二，第三の方法は、ＬＳＩに適したディジタル主体の回路構成なのでＬＳＩに内蔵できる方法ではあるが、回路規模が大きく、マイコン制御によるソフトスタート（若しくは、イニシャライズ）なので制御対称（電源回路）より先にマイコンの電源が立上っている必要があり、マイコン制御を必要としない汎用スイッチング電源ＩＣには適さないという課題があった。
【０００５】
本発明の一つの目的は、スイッチング電源のソフトスタート回路に係わり、特に外付部品の削減のため外付コンデンサを使用しないソフトスタート回路を実現することにある。本発明の他の目的は、更に、ソフトスタート回路の規模が小さくマイコン制御を必要としない汎用スイッチング電源に適した電源ＩＣを実現することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明では、三角波発生回路と誤差増幅器とＰＷＭコンパレータを有し、通常時は前記ＰＷＭコンパレータにより前記三角波発生回路の三角波振幅出力と基準（比較）電圧としての前記誤差増幅器の出力電圧を比較してＰＷＭパルスを得るスイッチング電源において、前記三角波発生回路の三角波振幅の上／下限値を設定する第１の抵抗網を有する上／下限値設定部と、電源起動時に前記第１の抵抗網に接続された第２の抵抗網とスイッチを有して、複数の基準電圧を発生するために前記三角波発生回路の三角波周期を計数回路を用いて計数し、該計数時間が所望の時間になったときに前記スイッチを切換えるようにして、前記ＰＷＭコンパレータのＰＷＭパルス幅が徐々に大きくなるようにしたことを特徴とするものである。
【０００７】
また本発明の他の特徴は、前記計数回路の代わりに複数のコンパレータを用いて、該複数のコンパレータの一方の入力には基準電圧発生回路の出力電圧を任意の分圧点から取出した複数の比較電圧を個々に加え、もう一方の総ての入力には電源のＤＣ変換出力に対応した電圧を加えるように構成したことにある。
【０００８】
電源起動時に該ソフトスタート基準値設定部において複数の基準電圧を発生するために前記三角波発生回路の三角波周期を計数回路を用いて計数し、該計算時間が所望の時間になったときに前記スイッチ群を順次切換えることにより、前記ＰＷＭコンパレータのＰＷＭパルス幅が最小幅から徐々に大きくなる方向に発生することができるので、簡単な回路構成でソフトスタート回路のＬＳＩ内蔵が達成できる。
【０００９】
また、前記計数回路の代わりに複数のコンパレータを用いる場合には、該複数のコンパレータの出力が比較電圧と電源のＤＣ変換出力電圧の差が大きい方から小さくなる順に前記スイッチ群を順次切換えることにより、前記ＰＷＭコンパレータのＰＷＭパルス幅が最小幅から徐々に大きくなる方向に発生することができるので、同様に簡単な回路構成でソフトスタート回路のＬＳＩ内蔵が達成できる。本発明の上記特徴及び他の特徴については以下で説明される。
【００１０】
【発明の実施の形態】
図１にスイッチング電源のソフトスタート回路の一実施例を示す。図１において、ＯＳＣは三角波発生回路（点線で囲んだ部分）、ＳＳはソフトスタート回路、ＰＷＭＣＯＭＰはＰＷＭコンパレータを示している。三角波発生回路ＯＳＣは定電流源ＣＣ１，ＣＣ２，スイッチＳＷ１から成る直列回路とタイミングコンデンサＣＴと抵抗Ｒａ，Ｒｄ，Ｒｂから成る直列回路と抵抗Ｒｃ，スイッチＳＷ２から成る直列回路とコンパレータＣＯＭＰで構成され、コンパレータＣＯＭＰの(＋)入力には定電流源ＣＣ１とＣＣ２の交点、およびタイミングコンデンサＣＴの一端が、コンパレータＣＯＭＰの（−）入力には抵抗ＲａとＲｄの交点、および抵抗Ｒｃの一端が接続される。また、コンパレータＣＯＭＰの出力はスイッチＳＷ１，ＳＷ２の制御入力に接続される。次に、ソフトスタート回路ＳＳは抵抗Ｒａ′，Ｒｄ′，Ｒｂ′から成る直列回路と抵抗Ｒｃ′、スイッチＳＷ３から成る直列回路とスイッチＳＷ４と計数回路ＣＯＵＮＴとアンド回路ＡＮＤで構成され、抵抗Ｒｄ′とＲｂ′の交点には抵抗Ｒｃ′の一端とスイッチＳＷ４の一端とが接続される。スイッチＳＷ３，ＳＷ４の制御入力には計数回路ＣＯＵＮＴの２つの出力がそれぞれが図示のごとく接続され、計数回路ＣＯＵＮＴの一方の出力（スイッチＳＷ３側に接続の制御入力）はアンド回路ＡＮＤの一方の入力に接続され、さらにアンド回路ＡＮＤの出力は計数回路ＣＯＵＮＴに接続される。アンド回路ＡＮＤのもう一方の入力は三角波発生回路ＯＳＣのコンパレータＣＯＭＰの接続される。計数回路ＣＯＵＮＴの入力ＲＳＴにＵＶＬ（Under Voltage Lock、後述の図１０を参照）回路ＵＶＬの出力が接続される。ＰＷＭコンパレータＰＷＭＣＯＭＰの３つの入力のうち、１番目の（＋）入力には誤差増幅器ＥＡ後述の図１０を参照）の出力に、２番目の（＋）入力には上述のようにソフトスタート回路ＳＳの抵抗Ｒｄ′とＲｂ′の交点に、（−）入力にはタイミングコンデンサＣＴの一端に接続される。さらに、三角波発生回路ＯＳＣの抵抗Ｒａの一端とソフトスタート回路ＳＳの抵抗Ｒａ′の一端は基準電圧発生回路ＶＲＥＦ（後述の図１０を参照）の出力電圧Ｖｒｅｆが供給される。
【００１１】
以上のように構成した図１の回路の動作を説明する。
【００１２】
まず、三角波発生回路ＯＳＣの動作は、定電流源ＣＣ１の電流値ＩｏをタイミングコンデンサＣＴに常時流しておき、タイミングコンデンサＣＴの端子電圧ＶＣＴがコンパレータＣＯＭＰのスレショホールド電圧ＶＨを越えると、コンパレータＣＯＭＰの出力によりスイッチＳＷ１をオンすると同時にスイッチＳＷ２もオンする。すると、タイミングコンデンサＣＴは定電流源ＣＣ２の電流値４・Ｉｏで放電を開始し、タイミングコンデンサＣＴの端子電圧ＶＣＴは次第に下がり、この端子電圧ＶＣＴがコンパレータＣＯＭＰのスレショホールド電圧ＶＬ以下になると、再度コンパレータＣＯＭＰの出力によりスイッチＳＷ１，ＳＷ２を共にオフに切換えて、定電流源ＣＣ２の電流値４・Ｉｏの放電が停止する。以上の繰返しにより、三角波の発振動作を行う。
【００１３】
三角波の上／下限値電圧となる二つのスレショホールド電圧ＶＨ，ＶＬは、抵抗Ｒａ，Ｒｄ，Ｒｂ，Ｒｃの抵抗値をそれぞれＲａ，Ｒｄ，Ｒｂ，Ｒｃとし、基準電圧発生回路ＶＲＥＦの出力電圧をＶｒｅｆとすると、次式で求まる。
【００１４】
【数１】
0003675339.tif 000002
【００１５】
【数２】
0003675339.tif 000003
【００１６】
三角波発生回路ＯＳＣの発振周波数ｆＯＳＣはタイミングコンデンサＣＴの充電時間ｔ１と放電時間ｔ２の和の逆数で求まり、ｔ１，ｔ２はそれぞれｔ１＝ＣＴ（ＶＨ−ＶＬ）／Ｉｏ，ｔ２＝ＣＴ（ＶＨ−ＶＬ）／（３・Ｉｏ）で表されるので、発振周波数ｆＯＳＣは、
ｆＯＳＣ＝１／（ｔ１＋ｔ２）＝０.７５・Ｉｏ／｛ＣＴ（ＶＨ−ＶＬ）｝
となる。仮に、Ｉｏ＝１０μＡ，ＣＴ＝５０ｐＦ，ＶＨ−ＶＬ＝０.６Ｖ を考えると、ｆＯＳＣは２５０ｋＨｚとなる。一般には高速動作ではコンパレータＣＯＭＰの遅延時間がｔ１＋ｔ２に加わるので発振周波数はこの求めた値より小さい値となる。
【００１７】
このようにして三角波発生回路ＯＳＣでは発振周波数ｆＯＳＣと三角波が発生するので、これを用いたソフトスタート回路ＳＳの動作を図２の動作波形を用いて次に説明する。図２において、電源投入時はまずＵＶＬ回路が動作して、スイッチング電源への入力電圧ＶＩＮが低い場合にＰＷＭパルスをオフにしているので、このＵＶＬ動作が解除されると三角波発生回路ＯＳＣは上述の動作により図２の三角波を発生する。一方、ソフトスタート回路ＳＳの計数回路ＣＯＵＮＴのリセット入力ＲＳＴにもＵＶＬが解除されるので三角波発生回路ＯＳＣのコンパレータＣＯＭＰの出力パルスの計数を計数回路ＣＯＵＮＴで開始する。すると、計数回路ＣＯＵＮＴではソフトスタート時間のtsoft１ の期間に入るので、この期間はスイッチＳＷ４がオンするのでＰＷＭコンパレータＰＷＭＣＯＭＰの入力(基準）電圧Ｖｘは図２のように０とする。すなわち、tsoft１は三角波発生回路ＯＳＣの三角波出力が確定する期間で、主ＳＷの誤動作(破損)防止期間である。次に、コンパレータＣＯＭＰの出力パルスの計数が計数回路ＣＯＵＮＴで進みソフトスタート時間のtsoft２ の期間に入るとスイッチＳＷ４がオフ、スイッチＳＷ３がオンするのでＰＷＭコンパレータＰＷＭＣＯＭＰの基準電圧Ｖｘは図２のようにＶＳＦの値となり、この期間はＰＷＭコンパレータＰＷＭＣＯＭＰは三角波と基準電圧Ｖｘで比較動作を行い、出力にはパルス幅の狭いＰＷＭパルスが発生する。すなわち、tsoft２ は主ＳＷのオン時間を絞って、電源起動時のオーバシュート防止期間である。さらに、コンパレータＣＯＭＰの出力パルスの計数が進みソフトスタート時間のtsoft１＋tsoft２を過ぎると、スイッチＳＷ４，ＳＷ３はオフするので、アンド回路ＡＮＤによって計数回路ＣＯＵＮＴへのパルスの入力を禁止すると共に、Ｖｘ値は図２のようにＶＤＢの値に切換り、電源起動時のソフトスタート動作は終了して電源の通常の正常動作に入る。これでＰＷＭコンパレータＰＷＭＣＯＭＰは誤差増幅器ＥＡの出力を基準電圧として三角波発生回路ＯＳＣの三角波との間でＰＷＭパルスを発生する。ここで、Ｖｘ＝ＶＤＢはデッドバンドデューティを設定するためのもので、これ以上ＰＷＭパルス幅を広げないための限界値を設定する。ＶＤＢおよびＶＳＦと電圧設定抵抗値の関係は、抵抗Ｒａ′，Ｒｄ′，Ｒｂ′，Ｒｃ′の抵抗値をそれぞれＲａ′，Ｒｄ′，Ｒｂ′，Ｒｃ′とし、基準電圧発生回路ＶＲＥＦの出力電圧をＶｒｅｆとすると、次式で与えられる。
【００１８】
【数３】
0003675339.tif 000004
【００１９】
【数４】
0003675339.tif 000005
【００２０】
次に、図１のスイッチング電源のソフトスタート回路の具体的な実施例を示す回路図を図３に示す。図３では、ソフトスタート回路ＳＳのスイッチＳＷ３，ＳＷ４を単チャネルＭＯＳに置換え、計数回路ＣＯＵＮＴとアンド回路ＡＮＤを三角波発生回路ＯＳＣの出力パルスを分周するフリップフロップＦＦ1〜ＦＦ９と図５に示すＳＷ３，ＳＷ４のタイミングを発生する複数のナンド回路ＮＡ２１〜ＮＡ３４と複数のインバータ回路Ｉ２１〜Ｉ４４による順序回路で構成している。なお、フリップフロップＦＦ1〜ＦＦ９に使用するフリップフロップの一実施例は図４の通りである。
【００２１】
このような構成，動作において、ソフトスタート基準値設定部に三角波発生回路ＯＳＣの抵抗網Ｒａ〜ＲｄとスイッチＳＷ２から成る上／下限値設定部と同じ手段を用い、三角波発生回路ＯＳＣの三角波の上限値ＶＨと下限値ＶＬを設定する抵抗と同じ種類の抵抗および形状、さらには同じ基準電圧Ｖｒｅｆを使用しているのでＶｘ値としてのＶＳＦ，ＶＤＢの設定値がＶＨ，ＶＬ間で精度よく設定でき、安定したＶＳＦ，ＶＤＢ値が得られＬＳＩに適した相対的電圧設定方を実現している。また、三角波発生回路ＯＳＣの出力パルスを用いてソフトスタート時間を計数回路から得ることができるので、従来のような外付コンデンサが不要で外付部品が削減できる。
【００２２】
以上の実施例では、Ｖｘ値がＶＳＦ，ＶＤＢの２値で構成したが、図６のように多段階に切換えることも可能である。図６では３段階の切換えで示しているが、この段数に限定されない。図６の動作は、抵抗Ｒｃ′とスイッチＳＷ３から成る直列回路に抵抗Ｒｃ′とスイッチＳＷ３から成る直列回路に相当する回路をさらに並列に接続し、その複数のスイッチの制御のためのソフトスタート時間tsoft２，tsoft３，tsoft４ の発生に図３の計数回路ＣＯＵＮＴの順序回路を変更することで実現できる（ここでは、複数のスイッチ制御のための順序回路の構成は図示せず）。この場合、必要なＶｘ値としてのＶＳＦ，ＶＳＦ２，ＶＳＦ３を得るには数４が成立するように抵抗値を決めればよい。このようにして、従来の外付コンデンサを用いたときのようにＣＲの指数関数電圧、又はＣの積分電圧を模擬してＶｘ値をステップ的に上げることも可能である。
【００２３】
さらに、多段階に切換える方法としては、例えば図１２のように抵抗Ｒｃ′を複数個に分割し、その分割抵抗を縦積みにして、そのうちの１つの分割抵抗を除く全ての分割抵抗の両端にそれぞれスイッチを設ける構成がある。図１２の回路動作は、図６のソフトスタート動作を実現するものとして説明するが、ソフトスタート時間tsoft２ で新規に設けたスイッチとスイッチＳＷ３を全部オンにし、スイッチを制御するソフトスタート時間tsoft３，tsoft４で新規に設けたスイッチを基準電圧Ｖｘが順次大きくなる方向にオフしてゆき、総てのソフトスタート動作が終了した時点でスイッチＳＷ３をオフする。このようにしても多段階の切換えは実現できる。
【００２４】
次は、ソフトスタート時間を任意の時間に変更するための他の実施例を図７に示す。図７は４系統のソフトスタート時間を設定できる回路構成例のもので、計数回路ＣＯＵＮＴの前にフリップフロップＦＦ１１〜１４とインバータＩ５１〜Ｉ５４，アンド回路ＡＮ２１〜ＡＮ２８，オア回路ＯＲ２１〜ＯＲ２４から成るセレクタを設け、２ビットの外部設定のコードＤ０，Ｄ１に基づいてデコーダＤＥＣＯＤ、セレクタを介してフリップフロップを１段通すか、２段通すか、……を決定してソフトスタート時間を変える。ここでは、２のｎ乗でソフトスタート時間を設定した例を示したが、ソフトスタート時間の設定はこれの系列に限定されるものではない。さらに、フリップフロップの段数も４段に限定されない。
【００２５】
また、ソフトスタート時間を任意の時間に変更するための図７の構成のほかに、図８にもう一つの実施例を示す。図８では、一例として基準電圧発生回路ＶＲＥＦの基準電圧Ｖｒｅｆの９５％の電圧と電源のＤＣ変換出力Ｖｃｃの二分の一の電圧とをコンパレータＣＯＭＰ１で比較し、Ｖｃｃが最終値の９５％を越えたときにスイッチＳＷ３をオンする（動作波形は図２と同じ）。この方法は電源のＤＣ変換出力Ｖｃｃをモニタしているのでソフトスタート時間を負荷条件や出力フィルタのＬ，Ｃの値に拘わらず自動的に変更できる。この部分は図２のtsoft2の実現であるため、tsoft１ の実現は図１のように計数回路を必要とするが、フリップフロップの段数を２〜３段程度にできるので、順序回路の論理を簡単にできる。
【００２６】
図９は、図８のtsoft２ の部分を複数に分割して対応する場合のさらにもう一つの実施例である。基準電圧Ｖｒｅｆを複数の抵抗を用いて多数の分圧電圧を作成し、この多数の分圧電圧と電源のＤＣ変換出力Ｖｃｃの二分の一の電圧とを複数のコンパレータＣＯＭＰ１〜ＣＯＭＰｎでそれぞれ比較し、その結果をデコーダＤＥＣＯＤ２を介してスイッチＳＷ３１〜ＳＷ３ｎ（スイッチ側は図示せず）のうち所望の１つのスイッチ、あるいは複数のスイッチをオンするかを決定する。
【００２７】
図１０に本発明のソフトスタート回路を適用したスイッチング電源機能ブロックの一実施例を示す。図１０は、主スイッチＳＷ，フライホイルダイオードＤ，過電流センスＣＳ,過電流比較電圧ＣＬＲＥＦ,過電流コンパレータＣＬＣＯＭＰ，ドライバ回路ＤＲＶ，ノア回路ＮＯＲ，定電流源ＣＣと単チャネルＭＯＳＭ６から成るソース接地回路，ＰＷＭコンパレータＰＷＭＣＯＭＰ，三角波発生回路ＯＳＣ，誤差増幅器ＥＡ，ＵＶＬ(Under Voltage Lock)回路ＵＶＬ，過電圧検出回路ＯＶＰ，本実施例のＤＢ(Dead Band）機能を有するソフトスタート回路ＳＳ，内部電源Ｖｉｎｎｅｒ，基準電圧発生回路ＶＲＥＦ，三角波発生回路ＯＳＣの発振周波数を設定する抵抗ＲＴとタイミングコンデンサＣＴ，電源のＤＣ変換出力Ｖｃｃを誤差増幅器ＥＡに負帰還するための分圧入力抵抗Ｒ１とＲ２，抵抗ＲＦとコンデンサＣＦから成る帰還回路、および単チャネルＭＯＳＭ１〜５で構成され、それぞれのブロックは図１０のように接続される。電源ＬＳＩの端子は入力給電端子ＶＩＮ，出力端子ＶＯＵＴ，接地端子ＧＮＤであり、外付部品は入力給電端子ＶＩＮに接続する入力コンデンサＣｉ，出力端子ＶＯＵＴと接地端子ＧＮＤ間に接続するインダクタＬと出力コンデンサＣｏのみを使用する。したがって、電源の制御回路に必要な外付調整部品なしで実現できるＬＳＩが可能になった。
【００２８】
また、本発明のソフトスタート回路は同期整流方式のスイッチング電源にも適用可能である。
【００２９】
以上で述べた電源をデバイスネット（DeviceNet:ＯＤＶＡ(Open DeviceNet Vendor Association)の登録商標）トランシーバの電源回路に適用した実施例を図１１に示す。図１１において、電源線ペアＶ＋，Ｖ−と信号線ペアＣＡＮＨ，ＣＡＮＬから成るシリアルインタフェースバスケーブル(シールド線は図示せず)に複数のノードＮＯＤＥ１〜ｎが接続され、各ノード（ＮＯＤＥ１についてのみ説明）はトランシーバＴＲＮＣＶ１とノード電源ＰＳ１，マイコン／ＣＡＮコントローラＭＰＵ１、およびアプリケーション固有の回路ＡＰＰ１で構成され、トランシーバＴＲＮＣＶ１には２つの抵抗ＲＴＥＲＭ１，２で終端された信号線ペアＣＡＮＨ，ＶＡＮＬを介して他のトランシーバと交信する。トランシーバＴＲＮＣＶ１への給電は電源線Ｖ＋，Ｖ−に接続されたネットワーク電源PSNWから電源回路ＰＳ１を介して供給される。このような構成において、ネットワーク電源ＰＳＮＷがオンすると電源回路ＰＳ１〜ｎは同時に起動することになる。すると、電源起動時は通常、定常負荷の１.５ 倍以上の負荷がかかることもありうるので、ネットワーク電源ＰＳＮＷに電流容量の大きなものを使用する必要がある。本実施例のようなソフトスタート内蔵のノード電源を用いることは、ネットワーク電源ＰＳＮＷに小さな電流容量の電源を使用できるほかに、ソフトスタートのために従来のような外付コンデンサが不要になるので、部品点数が削減でき、低コスト化が図れる。また、トランシーバとノード電源を１チップＬＳＩに実現できる。
【００３０】
これまで述べた本スイッチング電源は、ネットワークたとえばリアルタイム処理可能なシリアルバスシステムであるＣＡＮ(Controller Area Network）など他のフィールドネットワーク用トランシーバの電源としても適用可能である。
【００３１】
以上によれば、三角波発生回路の三角波振幅の上／下限値を設定する抵抗網とスイッチから成る上／下限値設定部と同じ手段を用いて抵抗網群とスイッチ群から成るソフトスタート基準値設定部を設け、電源起動時にこのスイッチ群を三角波発生回路の三角波周期を計数回路を用いて計数し、この計数時間が所望の時間になったときに順次切換えるようにして比較電圧を発生し、この比較電圧と三角波をＰＷＭコンパレータで比較した結果として出力にＰＷＭパルス幅を最小幅から徐々に大きくなる方向に発生することで実現できるので、簡単な回路構成でソフトスタート回路のＬＳＩ内蔵が可能になる。このため、外付部品が不要になるので部品点数が削減でき、装置の小形化，低コスト化が図れる。
【００３２】
また、計数回路の代わりに複数のコンパレータを用いることにより、複数のコンパレータの出力が比較電圧と電源のＤＣ変換出力電圧の差が大きい方から小さくなる順にスイッチ群を順次切換えるようにして、ＰＷＭコンパレータのＰＷＭパルス幅が最小幅から徐々に大きくなる方向に発生することで実現できるので、上述と同様の効果が得られる。さらに、負荷や出力フィルタのＬ、Ｃの値に依存するソフトスタート時間の変更が不要になる効果がある。
【００３３】
また、DeviceNet(Ｒ) トランシーバ用のノード電源に限らず、ＣＡＮ，ＳＤＳ（Smart Distributed System），PROFIBUSなどの他のフィールドネットワーク用トランシーバの電源にも適用でき、広い応用範囲が期待できる。
【００３４】
また、電源ＬＳＩの外付部品レスが実現できるので、例えばトランシーバＬＳＩと電源ＬＳＩを１チップ化することで電源から発生するノイズを極小化でき、このＬＳＩを適用した装置、システムのコスト低減が図れる。
【００３５】
【発明の効果】
本発明によれば、外付コンデンサを使用しないソフトスタート回路を実現できる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源のソフトスタート回路の一実施例を示す回路図である。
【図２】図１の動作波形を示す図である。
【図３】本発明のスイッチング電源のソフトスタート回路の具体的な実施例を示す回路図である。
【図４】図３のフリップフロップの一実施例を示す回路図である。
【図５】図３の計数回路の各部の動作タイミングを示す図である。
【図６】図２の多段階切換えの動作波形を示す回路図である。
【図７】本発明のソフトスタート回路の他の実施例を示す回路図である。
【図８】本発明のソフトスタート回路の他のもう一つの実施例を示す回路図である。
【図９】本発明のソフトスタート回路のさらにもう一つの実施例を示す回路図である。
【図１０】本発明のソフトスタート回路を適用したスイッチング電源の一実施例の機能ブロック図である。
【図１１】本発明のソフトスタート回路を有するスイッチング電源を適用したトランシーバの機能ブロック図である。
【図１２】本発明のスイッチング電源のソフトスタート回路の他の実施例を示す回路図である。
【符号の説明】
Ｉ２１〜Ｉ４４，Ｉ４５〜Ｉ５４…インバータ、ＳＳ…ソフトスタート回路、ＣＯＵＮＴ…計数回路、ＳＷ１〜ＳＷ４…スイッチ、ＯＳＣ…三角波発生回路、ＣＣ１、ＣＣ２、ＣＣ…定電流源、ＣＴ…タイミングキャパシタ、ＣＯＭＰ，ＣＯＭＰ１…コンパレータ、ＰＷＭＣＯＭＰ…ＰＷＭコンパレータ、ＥＡ…誤差増幅器、ＶＲＥＦ…基準電圧発生回路、ＵＶＬ…ＵＶＬ(Under Voltage Lock)回路、ＬＡＴＣＨ…ラッチ、ＤＲＶ…ドライバ、ＳＷ…主ＳＷ、Ｄ…フライホイルダイオード、Ｌ…インダクタ、ＦＦ１〜ＦＦ９，ＦＦ１１〜ＦＦ１４…フリップフロップ、ＡＮＤ，ＡＮ２１〜ＡＮ２８…アンド回路、ＯＲ２１〜ＯＲ２４…オア回路、ＮＡ２１〜ＮＡ３３、ＮＡ３５〜ＮＡ３７…ナンド回路、ＮＯＲ…ノア回路、ＤＥＣＯＤ，ＤＥＣＯＤ２…デコーダ、Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２，ＲＦ…抵抗、Ｃ１〜Ｃ４，ＣＦ，Ｃｉ，Ｃｏ…コンデンサ、Ｍ１〜Ｍ６…トランジスタ、ＰＳＮＷ…ネットワーク電源、ＴＲＮＣＶ１〜ＴＲＮＣＶｎ…トランシーバ、ＰＳ１〜ＰＳｎ…ノード電源、ＭＰＵ1〜ＭＰＵn…マイコン／ＣＡＮコントローラ、ＡＰＰ１〜ＡＰＰｎ…ノード／アプリケーション固有の回路、ＲＴＥＲＭ１〜ＲＴＥＲＭ２…終端抵抗、ＣＡＮＨ，ＣＡＮＬ…バスの信号線ペア、Ｖ＋，Ｖ−…バスの電源線ペア、Ｖｃｃ…電源のＤＣ変換出力端子、Ｖｒｅｆ…基準電圧端子、ＶＩＮ…入力端子、ＯＵＴ…出力端子、ＧＮＤ…接地端子、Ｒａ〜Ｒｄ，Ｒａ′〜Ｒｄ′…抵抗網。
【図１】
0003675339.tif 000006
【図２】
0003675339.tif 000007
【図３】
0003675339.tif 000008
【図４】
0003675339.tif 000009
【図５】
0003675339.tif 000010
【図６】
0003675339.tif 000011
【図７】
0003675339.tif 000012
【図８】
0003675339.tif 000013
【図９】
0003675339.tif 000014
【図１０】
0003675339.tif 000015
【図１１】
0003675339.tif 000016
【図１２】
0003675339.tif 000017