(57)【特許請求の範囲】
【請求項１】
電子回路要素が作り込まれソース用電極パッドおよびゲート用電極パッドを有し平板形状に形成された半導体ペレットと、
該半導体ペレットの前記電子回路要素が作り込まれた面とは反対側の面に接続されたタブと、
前記タブとは別体で形成されて前記半導体ペレットの前記ソース用電極パッドと複数のワイヤによって電気的に接続された大電流用インナリードを含む複数のインナリードと、  これら複数のインナリードそれぞれに連結された複数のアウタリードと、前記半導体ペレット、前記タブ、前記複数のインナリードおよび前記複数のワイヤを封止した封止体とを備えており、
前記大電流用インナリードの一部は前記タブの一辺に沿って延設され、
該延設部分と前記半導体ペレットの前記ソース用電極パッドとが前記タブの一辺を横切る複数のワイヤにより接続され、
前記ゲート用電極パッドと接続される前記インナリードの一部も前記大電流用インナリードの一部が延在する前記タブの一辺に沿って設けられ、
該インナリードと前記ゲート用電極パッドとは前記タブの一辺を横切るワイヤによって接続され、
前記タブの一辺に沿って延設された前記大電流用インナリードの一部と、前記タブの一辺に沿って延設された前記ゲート用電極パッドと接続される前記インナリードの一部は隣接していることを特徴とする半導体装置。
【請求項２】
前記タブは長方形状であり、前記大電流用インナリードの一部は前記タブの長辺に沿って延設されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体ペレットのソース用電極パッドが前記大電流用インナリードの延設方向と平行に一連の長方形に形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
一主面に電子回路が形成された平面形状が四角形の半導体ペレットと、
前記半導体ペレットの一主面とは反対側の他の主面に接続されたタブと、
前記タブとは別体に形成され前記半導体ペレットに複数のワイヤによって電気的に接続された大電流用インナリードを含む複数のインナリードと、
これら複数のインナリードそれぞれに連結された複数のアウタリードと、
前記半導体ペレット、前記タブ、前記複数のインナリードおよび前記複数のワイヤを封止した封止体とを備えており、
前記大電流用インナリードの一部は前記タブの一辺に沿って長く配設され、該配設された部分と前記半導体ペレットの大電流用電極パッドとが前記タブの一辺を横切る複数のワイヤによって接続されており、
前記大電流用インナリード以外の他のインナリードの一部も前記タブの一辺に沿って配置され、
前記タブの一辺に沿って長く配設された前記大電流用インナリードの一部と、前記タブの一辺に沿って配置された前記大電流用インナリード以外の他のインナリードの一部は隣接していることを特徴とする半導体装置。
【請求項５】
前記半導体ペレットの大電流用電極パッドが前記大電流用インナリードの配設方向と平行に一連の長方形に形成されていることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に、パッケージにおける電気抵抗（外部抵抗）の低減技術に関し、例えば、３端子ラジアルリード形樹脂封止パッケージを備えているパワートランジスタに利用して有効なものに関する。
【０００２】
【従来の技術】
高出力の半導体装置であるパワートランジスタは、電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。このような高出力のパワートランジスタのパッケージとしても、３端子ラジアルリード形樹脂封止パッケージが使用されている。すなわち、３端子ラジアルリード形パッケージを備えているパワートランジスタは、パワートランジスタ回路が作り込まれ小形の平板形状に形成された半導体ペレットと、この半導体ペレットに各ワイヤによって電気的に接続された３本のインナリードと、３本のインナリードにそれぞれ連結された３本のアウタリードと、前記半導体ペレット、前記インナリード群および前記ワイヤ群を樹脂封止した樹脂封止体とを備えており、３本のアウタリードが樹脂封止体の下端面に互いに平行に整列されている。
【０００３】
なお、パワートランジスタを述べてある例として、特開平７−１４２６７２号公報および特開平８−４６０９６号公報がある。
【０００４】
【発明が解決しようとする課題】
従来のパワートランジスタにおいては、ワイヤの電気抵抗分、インナリードおよびアウタリードの電気抵抗分（以下、外部抵抗分という。）と、ペレット内部の抵抗分（以下、内部抵抗分という。）との合計がパワートランジスタ全体のオン抵抗になる。ここで、内部抵抗分が大きい段階においては外部抵抗分が問題になることは殆どなかった。ところが、技術革新が進展し、内部抵抗分が小さく改善されて外部抵抗分の大きさが全体の５０％程度を越える段階になると、外部抵抗分を無視することができない状況になる。
【０００５】
本発明の目的は、外部抵抗分を低減することができる半導体装置を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００８】
（１）電子回路要素が作り込まれソース用電極パッドおよびゲート用電極パッドを有し平板形状に形成された半導体ペレットと、
該半導体ペレットの前記電子回路要素が作り込まれた面とは反対側の面に接続されたタブと、
前記タブとは別体で形成されて前記半導体ペレットの前記ソース用電極パッドと複数のワイヤによって電気的に接続された大電流用インナリードを含む複数のインナリードと、  これら複数のインナリードそれぞれに連結された複数のアウタリードと、前記半導体ペレット、前記タブ、前記複数のインナリードおよび前記複数のワイヤを封止した封止体とを備えており、
前記大電流用インナリードの一部は前記タブの一辺に沿って延設され、
該延設部分と前記半導体ペレットの前記ソース用電極パッドとが前記タブの一辺を横切る複数のワイヤにより接続され、
前記ゲート用電極パッドと接続される前記インナリードの一部も前記大電流用インナリードの一部が延在する前記タブの一辺に沿って設けられ、
該インナリードと前記ゲート用電極パッドとは前記タブの一辺を横切るワイヤによって接続され、
前記タブの一辺に沿って延設された前記大電流用インナリードの一部と、前記タブの一辺に沿って延設された前記ゲート用電極パッドと接続される前記インナリードの一部は隣接していることを特徴とする半導体装置。
（２）一主面に電子回路が形成された平面形状が四角形の半導体ペレットと、
前記半導体ペレットの一主面とは反対側の他の主面に接続されたタブと、
前記タブとは別体に形成され前記半導体ペレットに複数のワイヤによって電気的に接続された大電流用インナリードを含む複数のインナリードと、
これら複数のインナリードそれぞれに連結された複数のアウタリードと、
前記半導体ペレット、前記タブ、前記複数のインナリードおよび前記複数のワイヤを封止した封止体とを備えており、
前記大電流用インナリードの一部は前記タブの一辺に沿って長く配設され、該配設された部分と前記半導体ペレットの大電流用電極パッドとが前記タブの一辺を横切る複数のワイヤによって接続されており、
前記大電流用インナリード以外の他のインナリードの一部も前記タブの一辺に沿って配置され、
前記タブの一辺に沿って長く配設された前記大電流用インナリードの一部と、前記タブの一辺に沿って配置された前記大電流用インナリード以外の他のインナリードの一部は隣接していることを特徴とする半導体装置。
【０００９】
前記した手段によれば、大電流用インナリードは半導体ペレットの大電流用電極パッドに複数本のワイヤによって接続されているため、外部抵抗分の大部分を占めるワイヤの抵抗分が大幅に低減されることになり、その結果、半導体装置の全体としての外部抵抗分を低減することができる。
【００１０】
【発明の実施の形態】
図１は本発明の参考例であるトランジスタを示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図、（ｃ）は平面断面図である。
図２以降は本発明の参考例であるトランジスタの製造方法を説明するための各説明図である。
【００１１】
本発明の参考例に係る半導体装置は、３端子ラジアルリード形樹脂封止パッケージを備えているパワーＭＯＳＦＥＴ（以下、トランジスタという。）として構成されている。すなわち、トランジスタ４５はパワーＭＯＳＦＥＴ回路が作り込まれた半導体ペレット（以下、ペレットという。）１０と、互いに平行に整列された３本のアウタリード３３、３４、３５とを備えており、３本のアウタリード３３、３４、３５は樹脂封止体４４の下端面に整列されて外部に突出されている。中央に配置された第１アウタリード３３には第１インナリード３６が、一方の片側に配置された第２アウタリード３４には第２インナリード３７が、他方の片側に配置された第３アウタリード３５には第３インナリード３８がそれぞれ連結されており、第１インナリード３６の先端には長方形のタブ４０が支持されている。ペレット１０はタブ４０に小さめに相似する長方形に形成され、タブ４０に相似形に配置されてボンディング層４１によってボンディングされている。
【００１２】
第２インナリード３７はタブ４０における最寄りの短辺近傍に配置されており、ペレット１０における第２インナリード３７に臨む短辺には、小電流用電極パッドであるゲート用電極パッド１９が配置されている。第２インナリード３７とゲート用電極パッド１９との間にはゲート用ワイヤ４２が橋絡されている。第３インナリード３８はタブ４０におけるアウタリード３３、３４、３５の配列方向と直角をなす辺である一方の長辺に沿って長く配設されており、ペレット１０における第３インナリード３８に臨む長辺には、大電流用電極パッドであるソース用電極パッド２０が配置されている。第３インナリード３８とソース用電極パッド２０との間にはソース用ワイヤ４３が複数本、互いに平行に並べられ橋絡されている。そして、以上のように構成されたトランジスタ４５は以下に述べるトランジスタの製造方法によって製造されている。
【００１３】
以下、本発明の参考例であるトランジスタの製造方法を説明する。
この説明により、前記トランジスタの構成の詳細が共に明らかにされる。
【００１４】
このトランジスタの製造方法においては、図２に示されているペレット１０および図３に示されている多連リードフレームが、ペレット準備工程およびリードフレーム準備工程においてそれぞれ準備される。
【００１５】
図２に示されているペレット１０は、トランジスタの製造工程における所謂前工程においてウエハ状態にてパワーＭＯＳＦＥＴ回路を適宜作り込まれた後に、小さい長方形の薄板形状に分断（ダイシング）されることにより、製作されたトランジスタ構造体である。このペレット１０はサブストレート１１を備えており、サブストレート１１の上にはポリシリコンによってゲート１２が下敷きシリコン酸化膜１３を介して形成されている。サブストレート１１におけるゲート１２の外側に対応するサブストレート１１の内部には半導体拡散層部としてのソース１４が形成されており、サブストレート１１にはドレイン１５が形成されている。
【００１６】
サブストレート１１の上にはＣＶＤ酸化膜等からなる絶縁膜１６がゲート１２およびチャンネル１４ａを有するソース１４を被覆するように形成されており、この絶縁膜１６におけるゲート１２に対向する位置にはゲート用コンタクトホール１７が１個、ゲート１２に貫通するように開設されている。また、絶縁膜１６におけるソース１４に対向する領域にはソース用コンタクトホール１８が複数個、ペレット１０の一方の長辺において長辺に沿う方向に並べられてソース１４にそれぞれ貫通するように開設されている。
【００１７】
ゲート用コンタクトホール１７の内部にはゲート用電極パッド１９が形成されている。複数個のソース用コンタクトホール１８の内部にはソース用電極パッド２０が形成されており、ソース用電極パッド２０は複数個のソース用コンタクトホール１８が並んだ直線の真上において長方形に一連に連結された状態になっている。ゲート用電極パッド１９およびソース用電極パッド２０は、アルミニウム材料（アルミニウムまたはその合金）がスパッタリング蒸着等の適当な手段により絶縁膜１６の上に被着された後に、写真食刻法によってパターンニングされて形成されている。つまり、絶縁膜１６の上に被着されたアルミニウム材料は各コンタクトホール１７、１８の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド１９、２０はゲート１２およびソース１４とにそれぞれ電気的に接続された状態になっている。
【００１８】
ゲート用電極パッド１９およびソース用電極パッド２０の上には、リンシリケートガラスやポリイミド系樹脂等の絶縁材料からなる保護膜２１が被着されている。保護膜２１におけるゲート用電極パッド１９に対応する位置にはゲート用電極パッドホール（以下、ゲート用ホールという。）２２が正方形の窓孔形状に開設されており、ゲート用ホール２２はゲート用電極パッド１９よりも小さく形成され、かつ、その底においてゲート用電極パッド１９の表面を露出させるように設定されている。保護膜２１におけるソース用電極パッド２０に対応する位置にはソース用電極パッドホール（以下、ソース用ホールという。）２３が長方形の窓孔形状に開設されており、ソース用ホール２３はソース用電極パッド２０よりも小さく形成され、かつ、その底においてソース用電極パッド２０の表面を露出させるように設定されている。
【００１９】
他方、サブストレート１１の下面にはドレイン用電極パッド２４がアルミニウム材料を被着されて形成されており、ドレイン用電極パッド２４はドレイン１５に電気的に接続されている。
【００２０】
図３に示されている多連リードフレーム３０は、鉄−ニッケル合金や銅合金等の導電性が良好な材料からなる薄板が用いられて、打抜きプレス加工またはエッチング加工等の適当な手段により一体成形されている。多連リードフレーム３０には複数の単位リードフレーム３１が一方向に１列に並設されている。便宜上、図示および以下の説明は一単位について行われている。
【００２１】
単位リードフレーム３１は位置決め孔３２ａが開設された矩形の外枠（フレーム）３２を備えており、多連リードフレーム３０において、外枠３２は隣合う単位リードフレーム３１、３１同士で一体的に連結された状態になっている。単位リードフレーム（以下、リードフレームという。）３１において、外枠３２の一端辺には第１アウタリード３３、第２アウタリード３４および第３アウタリード３５が、長手方向に等間隔に配置されてそれぞれ直角方向に突設されている。第１アウタリード３３、第２アウタリード３４および第３アウタリード３５の各先端には、第１インナリード３６、第２インナリード３７および第３インナリード３８がそれぞれ一体的に連結されている。第１アウタリード３３、第２アウタリード３４および第３アウタリード３５における各インナリードとの接続部よりも外枠３２寄りの位置には、各タイバー３９がそれぞれ直角に架設されており、各タイバー３９によって隣合うアウタリード間が固定的に保持されている。
【００２２】
中央に配置された第１インナリード３６の先端にはタブ４０が一体的に連結されており、タブ４０はペレット１０よりも大きい長方形の平板形状に形成されている。第１インナリード３６の一方の片脇（以下、左脇とする。）に配置された第２インナリード３７の先端部は、タブ４０の最寄りの短辺に接近した位置に配されて、短く切断されている。第２インナリード３７の先端部には抜け止め部片３７ａが、第１インナリード３６側（右側）に向けて直角に突設されている。第１インナリード３６の右脇に配置された第３インナリード３８は、タブ４０の最寄り側の長辺に接近した位置に配されており、タブ４０の長辺に沿って長く延設されている。したがって、タブ４０は第３インナリード３８が片脇に配置された分だけ、第１インナリード３６の中心に対して第２インナリード３７の方へ片寄った状態になっている。第３インナリード３８の基端部には抜け止め部片３８ａが第１インナリード３６側（左側）に向けて直角に突設されている。
【００２３】
以上のように構成されたリードフレーム３１には前記構成に係るペレット１０が、ペレット・ボンディング工程において、リードフレーム３１のタブ４０の上にボンディング層４１によってペレット・ボンディングされる。続いて、ワイヤ・ボンディング工程において、超音波熱圧着式ワイヤボンディング装置等のワイヤボンディング装置（図示せず）が使用されて、ペレット１０のゲート用電極パッド１９およびソース用電極パッド２０と、第２インナリード３７および第３インナリード３８との間にはゲート用ワイヤ４２および大電流用ワイヤとしての複数本のソース用ワイヤ４３が図４に示されているように橋絡される。
【００２４】
ペレット・ボンディング工程において、ペレット１０はタブ４０にドレイン用電極パッド２４を下に向けられて整合され、半田箔等によって形成されたボンディング層４１によってボンディングされる。この状態において、ペレット１０はタブ４０に機械的に接続された状態になるとともに、ドレイン１５がドレイン用電極パッド２４、ボンディング層４１およびタブ４０を介して第１インナリード３６および第１アウタリード３３に電気的に接続された状態になる。
【００２５】
ワイヤ・ボンディング工程において、ペレット１０のゲート用電極パッド１９にはゲート用ワイヤ４２の一端がボール・ボンディングされるとともに、ゲート用ワイヤ４２の他端が第２インナリード３７に第２ボンディングされる。続いて、ペレット１０のソース用電極パッド２０にはソース用ワイヤ４３の一端がボール・ボンディングされるとともに、ソース用ワイヤ４３の他端が第３インナリード３８に第２ボンディングされる。ソース用ワイヤ４３は複数本（図示例では５本）が連続して、ソース用電極パッド２０に順次ワイヤ・ボンディングされて行く。このとき、ソース用電極パッド２０が一連の長方形に形成されているため、多少の位置ずれは吸収することができるし、ソース用ワイヤ４３の本数や線径等の仕様の変更に対処することができる。
【００２６】
なお、ワイヤ・ボンディング作業はゲート用ワイヤ４２を先にボンディングするに限らず、ソース用ワイヤ４３群を先にボンディングしてもよい。また、ゲート用ワイヤ４２の橋絡方向と、ソース用ワイヤ４３群の橋絡方向とが異なっているため、ゲート用ワイヤ４２側のワイヤ・ボンディング作業と、ソース用ワイヤ４３側のワイヤ・ボンディング作業は２箇所のステーションでそれぞれ実施してもよい。このように２箇所のステーションでゲート用ワイヤ４２に対するワイヤ・ボンディング作業と、ソース用ワイヤ４３に対するワイヤ・ボンディング作業が実施される場合でも、多連リードフレーム３０の各リードフレーム３１において両方のワイヤ・ボンディング作業が同時に進行するので、作業時間の増加は起きない。
【００２７】
その後、樹脂封止体成形工程において、図５に示されているように、樹脂封止体４４がトランスファ成形装置（図示せず）によって成形される。この樹脂封止体４４によって、ペレット１０、タブ４０、ボンディング層４１、ゲート用ワイヤ４２、ソース用ワイヤ４３群、第１インナリード３６、第２インナリード３７および第３インナリード３８が樹脂封止され、樹脂封止体４４の下端面から第１アウタリード３３、第２アウタリード３４および第３アウタリード３５が平行に突出された状態になる。
【００２８】
図示および詳細な説明は省略するが、その後、リード切断工程において、樹脂封止体４４の外側におけるリードフレーム３１の不要な部分が切断除去される。また、所望に応じて、第２アウタリード３４および第３アウタリード３５はリード成形工程において曲げ加工され、所望の形状に成形される。
【００２９】
前記した参考例によれば、次の効果が得られる。
1)  大電流が流れるソース用電極パッドと大電流用インナリードである第３インナリードとの間に複数本のソース用ワイヤを橋絡することにより、大電流を複数本のソース用ワイヤを通じて流すことができるため、外部抵抗のうち殆どを占めるワイヤにおける電気抵抗を大幅に低減することができ、トランジスタ全体としての抵抗を低減させることができる。
【００３０】
▲２▼  複数本のソース用ワイヤは互いに平行に並べてボンディングすることができるため、製造コストの増加を回避することができる。
【００３１】
▲３▼  ソース用ワイヤの本数を増加することによって外部抵抗の低減が実現されるため、ゲート用ワイヤとソース用ワイヤとは同一条件のものを使用することができ、製造コストの増加を回避することができる。
【００３２】
図６は本発明の一実施形態であるトランジスタを示しており、（ａ）は正面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。
【００３３】
本実施形態が前記参考例と異なる点は、大電流用インナリードである第３インナリード３８Ａがタブ４０におけるアウタリード３３、３４、３５の配列方向の一辺に沿って長く配設されているとともに、ペレット１０における大電流用電極パッドであるソース用電極パッド２０Ａが第３インナリード３８Ａに臨む一辺に沿って配置されており、この第３インナリード３８Ａとソース用電極パッド２０Ａとの間に大電流用インナリードであるソース用ワイヤ４３が複数本、互いに平行に橋絡されている点にある。
なお、本実施の形態に係るトランジスタの製造方法には、前記参考例のトランジスタの製造方法を適用することができる。
【００３４】
本実施形態においても、大電流が流れるソース用電極パッド２０Ａと第３インナリード３８との間に複数本のソース用ワイヤ４３が橋絡されているため、前記参考例と同様の作用および効果が奏される。
【００３５】
図７は本発明の参考例２であるトランジスタを示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図、（ｃ）は平面断面図である。
【００３６】
本参考例２が前記参考例１と異なる点は、複数本のソース用ワイヤの代わりに幅の広いワイヤ４３Ｂが大電流用インナリードである第３インナリード３８と大電流用電極パッドであるソース用電極パッド２０との間に橋絡されている点にある。
【００３７】
本参考例２においても、大電流が流れるソース用電極パッド２０と、第３インナリード３８との間に幅の広いワイヤ４３Ｂが橋絡されているため、前記参考例１と同様の作用および効果が奏される。
【００３８】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３９】
例えば、大電流用ワイヤはソース用ワイヤに設定するに限らず、ドレイン用ワイヤとして設定してもよい。
【００４０】
ペレットやインナリード群およびワイヤ群を封止する封止体は樹脂封止体によって構成するに限らず、気密封止体によって構成してもよい。
【００４１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるパワーＭＯＳＦＥＴに適用した場合について説明したが、それに限定されるものではなく、バイポーラ・トランジスタや高出力の半導体集積回路装置（パワーＩＣ）等の半導体装置全般に適用することができる。
【００４２】
なお、バイポーラ・トランジスタに本発明を適用する場合は、エミッタまたはコレクタの電極パッドとインナリードとの間に複数本のワイヤまたは幅の広いワイヤが橋絡されることになる。
【００４３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００４４】
大電流が流れる大電流用電極パッドと大電流用インナリードとの間に複数本のワイヤを橋絡することにより、大電流を複数本のワイヤを通じて流すことができるため、外部抵抗のうち殆どを占めるワイヤにおける電気抵抗を大幅に低減することができ、半導体装置全体としての抵抗を低減させることができる。
【図面の簡単な説明】
【図１】  本発明の参考例であるトランジスタを示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図、（ｃ）は平面断面図である。
【図２】  本発明の参考例であるトランジスタの製造方法に使用されるペレットを示しており、（ａ）は拡大正面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う拡大断面図である。
【図３】その製造方法に使用されるリードフレームを示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。
【図４】その製造方法におけるペレット・ボンディング工程およびワイヤ・ボンディング工程後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。
【図５】同じく樹脂封止体成形工程後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。
【図６】  本発明の一実施形態であるトランジスタを示しており、（ａ）は正面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。
【図７】  本発明の参考例２であるトランジスタを示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図、（ｃ）は平面断面図である。
【符号の説明】
１０…ペレット、１１…サブストレート、１２…ゲート、１３…シリコン酸化膜、１４…ソース、１４ａ…チャンネル、１５…ドレイン、１６…絶縁膜、１７…ゲート用コンタクトホール、１８…ソース用コンタクトホール、１９…ゲート用電極パッド、２０、２０Ａ…ソース用電極パッド、２１…保護膜、２２…ゲート用ホール、２３…ソース用ホール、２４…ドレイン用電極パッド、３０…多連リードフレーム、３１…単位リードフレーム、３２…外枠、３２ａ…位置決め孔、３３…第１アウタリード、３４…第２アウタリード、３５…第３アウタリード、３６…第１インナリード、３７…第２インナリード、３７ａ…抜け止め部片、３８、３８Ａ…第３インナリード（大電流用インナリード）、３８ａ…抜け止め部片、３９…タイバー、４０…タブ、４１…ボンディング層、４２…ゲート用ワイヤ、４３…ソース用ワイヤ（大電流用ワイヤ）、４３Ｂ…幅の広いワイヤ（大電流用ワイヤ）、４４…樹脂封止体、４５…トランジスタ。
【図１】
0003675603.tif 000002
【図２】
0003675603.tif 000003
【図３】
0003675603.tif 000004
【図４】
0003675603.tif 000005
【図５】
0003675603.tif 000006
【図６】
0003675603.tif 000007
【図７】
0003675603.tif 000008