(57)【特許請求の範囲】
【請求項１】
可変ビット長のデータ列が入力系列として入力される入力インターフェース部と、前記入力インターフェース部に入力された入力系列を予め定められたビット数のデータ列に変換するデータ変換回路と、ターボ符号を用いて前記データ変換回路により変換されたデータ列を符号化する第１および第２の符号器と、前記第１および第２の符号器にそれぞれ対応して設けられ、それぞれの出力を受けてパンクチャリングを行なう第１および第２のパンクチャ部と、前記第１および第２のパンクチャ部で処理されたデータ列ならびに入力系列を受けて、予め定められた手順で実行されるビットマッピングにより出力系列を送信データとして出力する多重化処理部と、前記データ変換回路と前記第２の符号器との間に設けられ、前記データ変換回路により変換されたデータ列の順番を変えるインターリーブ処理を実行して、前記第２の符号器に出力する、固定長のインターリーバとを含む送信システムを備え、
前記データ変換回路は、前記インターリーバでインターリーブ処理される固定長のデータ列となるように前記入力系列を変換する、デジタル伝送システム。
【請求項２】
前記送信データを復号するためのデータ列を作成する第１データ作成回路と、前記作成されたデータ列に基づき、前記符号化に対応する復号処理を実行する復号器と、前記復号器の出力を受けて所望のデータ列を作成する第２データ作成回路とを含む受信システムをさらに備える、請求項１に記載のデジタル伝送システム。
【請求項３】
前記送信システムは、
複数のビット数の候補のうち、前記予め定められたビット数を選択する選択回路をさらに含む、請求項１または２に記載のデジタル伝送システム。
【請求項４】
前記データ変換回路は、
前記予め定められたビット数のデータ列の特定箇所に“０”を挿入する回路を含む、請求項１〜３のいずれかに記載のデジタル伝送システム。
【請求項５】
前記データ変換回路は、
前記予め定められたビット数のデータ列の特定箇所に“１”を挿入する回路を含む、請求項１〜３のいずれかに記載のデジタル伝送システム。
【請求項６】
前記データ変換回路は、
前記予め定められたビット数のデータ列の特定箇所に、予め定められたデータを挿入する回路を含む、請求項１〜３のいずれかに記載のデジタル伝送システム。
【請求項７】
前記第１および第２のパンクチャ部は、前記第１および第２の符号器それぞれの出力するデータのうち、特定箇所のデータを削除する、請求項１〜３のいずれかに記載のデジタル伝送システム。
【請求項８】
前記第１データ作成回路は、
削除される前記特定箇所のデータを、受信データなしとみなすための情報に置換える、請求項７に記載のデジタル伝送システム。
【請求項９】
前記第２データ作成回路は、
前記特定箇所のデータを削除する、請求項４〜６のいずれかに記載のデジタル伝送システム。
【請求項１０】
可変ビット長のデータ列が入力系列として入力される入力インターフェース部と、前記入力インターフェース部に入力された入力系列を予め定められたビット数のデータ列に変換するデータ変換回路と、ターボ符号を用いて前記データ変換回路により変換されたデータ列を符号化する第１および第２の符号器と、前記第１および第２の符号器にそれぞれ対応して設けられ、それぞれの出力を受けてパンクチャリングを行なう第１および第２のパンクチャ部と、前記第１および第２のパンクチャ部で処理されたデータ列ならびに入力系列を受けて、予め定められた手順で実行されるビットマッピングにより出力系列を送信データとして出力する多重化処理部と、前記データ変換回路と前記第２の符号器との間に設けられ、前記データ変換回路により変換されたデータ列の順番を変えるインターリーブ処理を実行して、前記第２の符号器に出力する、固定長のインターリーバとを含む送信システムを備え、
前記データ変換回路は、前記インターリーバでインターリーブ処理される固定長のデータ列となるように前記入力系列を変換する、符号化装置。
【請求項１１】
複数のビット数の候補のうち、前記予め定められたビット数を選択する選択回路をさらに備える、請求項１０に記載の符号化装置。
【請求項１２】
前記データ変換回路は、
前記予め定められたビット数のデータ列の特定箇所に“０”を挿入する回路を含む、請求項１０または１１に記載の符号化装置。
【請求項１３】
前記データ変換回路は、
前記予め定められたビット数のデータ列の特定箇所に“１”を挿入する回路を含む、請求項１０または１１に記載の符号化装置。
【請求項１４】
前記データ変換回路は、
前記予め定められたビット数のデータ列の特定箇所に、予め定められたデータを挿入する回路を含む、請求項１０または１１に記載の符号化装置。
【請求項１５】
前記第１および第２のパンクチャ部は、前記第１および第２の符号器それぞれの出力するデータのうち、特定箇所のデータを削除する、請求項１０または１１に記載の符号化装置。
【請求項１６】
可変ビット長のデータ列が入力系列として入力される入力インターフェース部と、前記入力インターフェース部に入力された入力系列を予め定められたビット数のデータ列に変換するデータ変換回路と、ターボ符号を用いて前記データ変換回路により変換されたデータ列を符号化する第１および第２の符号器と、前記第１および第２の符号器にそれぞれ対応して設けられ、それぞれの出力を受けてパンクチャリングを行なう第１および第２のパンクチャ部と、前記第１および第２のパンクチャ部で処理されたデータ列ならびに入力系列を受けて、予め定められた手順で実行されるビットマッピングにより出力系列を送信データとして出力する多重化処理部と、前記データ変換回路と前記第２の符号器との間に設けられ、前記データ変換回路により変換されたデータ列の順番を変えるインターリーブ処理を実行して、前記第２の符号器に出力する、固定長のインターリーバとを含む送信システムを備え、前記データ変換回路は、前記インターリーバでインターリーブ処理される固定長のデータ列となるように前記入力系列を変換する、復号装置であって、
前記出力系列を復号するためのデータ列を作成する第１データ作成回路と、
前記作成されたデータ列に基づき、前記符号化に対応する復号処理を実行する復号器と、
前記復号器の出力を受けて所望のデータ列を作成する第２データ作成回路とを備える、復号装置。
【請求項１７】
前記第１および第２のパンクチャ部は、前記第１および第２の符号器それぞれの出力するデータのうち、特定箇所のデータを削除し、
前記第１データ作成回路は、
削除される前記特定箇所のデータを、受信データなしとみなすための情報に置換える、請求項１６に記載の復号装置。
【請求項１８】
前記データ変換回路は、
前記予め定められたビット数のデータ列の特定箇所に、予め定められたデータを挿入し、
前記第２データ作成回路は、
前記特定箇所のデータを削除する、請求項１６に記載の復号装置。
【請求項１９】
可変ビット長のデータ列が入力系列として入力される入力ステップと、入力された入力系列を予め定められたビット数のデータ列に変換するデータ変換ステップと、変換されたデータ列の順番を変えるインターリーブ処理を実行するインターリーブステップと、ターボ符号を用いて変換されたデータ列を符号化する符号化ステップと、符合化されたデータ列に対してパンクチャリングを実行するパンクチャリングステップと、パンクチャリング処理されたデータ列ならびに入力系列を受けて、予め定められた手順で実行されるビットマッピングにより出力系列を送信データとして出力する送信データ作成ステップとを備え、
前記データ変換ステップは、インターリーブ処理される固定長のデータ列となるように前記入力系列を変換する、デジタル伝送システムにおけるデータ処理方法。
【請求項２０】
前記送信データを復号するためのデータ列を作成する復号データ作成ステップと、
前記作成されたデータ列に基づき、前記符号化に対応する復号処理を実行する復号ステップと、
前記復号処理の結果を受けて、所望のデータ列を作成する出力データ作成ステップとをさらに備える、請求項１９に記載のデジタル伝送システムにおけるデータ処理方法。
【請求項２１】
複数のビット数の候補のうち、前記予め定められたビット数を選択する選択ステップをさらに備える、請求項１９または２０に記載のデジタル伝送システムにおけるデータ処理方法。
【請求項２２】
前記データ変換ステップにおいては、前記予め定められたビット数のデータ列の特定箇所に“０”を挿入する、請求項１９〜２１のいずれかに記載のデジタル伝送システムにおけるデータ処理方法。
【請求項２３】
前記データ変換ステップにおいては、前記予め定められたビット数のデータ列の特定箇所に“１”を挿入する、請求項１９〜２１のいずれかに記載のデジタル伝送システムにおけるデータ処理方法。
【請求項２４】
前記データ変換ステップにおいては、前記予め定められたビット数のデータ列の特定箇所に、予め定められたデータを挿入する、請求項１９〜２１のいずれかに記載のデジタル伝送システムにおけるデータ処理方法。
【請求項２５】
前記送信データ作成ステップにおいては、前記符号器の出力するデータのうち、特定箇所のデータを削除する、請求項１９〜２１のいずれかに記載のデジタル伝送システムにおけるデータ処理方法。
【請求項２６】
前記復号データ作成ステップにおいては、削除される前記特定箇所のデータを、受信データなしとみなすための情報に置換える、請求項２５に記載のデジタル伝送システムにおけるデータ処理方法。
【請求項２７】
前記出力データ作成ステップは、前記特定箇所のデータを削除する、請求項２２〜２４のいずれかに記載のデジタル伝送システムにおけるデータ処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタル伝送システム、符号化装置、復号装置、および当該デジタル伝送システムにおけるデータ処理方法に関し、より特定的には誤り訂正向上化の手法に関する構成および手法に関するものである。
【０００２】
【従来の技術】
ターボ符号は、１９９３年に発表されて以来、符号化利得の高いことから注目されており、次世代移動通信システム等の通信路符号化への適用が決定されている。
【０００３】
ターボ符号の概要については、たとえば「Near Optimum Error Correcting Coding And Decoding:Turbo-Codes(Claude Berrou, IEEE TRANSACTIONS ON COMMUNICATIONS,VOL.44 NO.10, October 1996, pp1261-1271）」や、「Shannon の限界への道標:"parallel concatenated(Turbo)coding", "Turbo(iterative)decoding"とその周辺（井坂元彦、今井秀樹著,IT98-51(1998-12)」に詳しくその内容が記載されている。
【０００４】
以下に、ターボ符号のポイントを簡単に列記する。（ａ）同一構成の符号器を並列あるいは直列に複数個連接する、（ｂ）それぞれの符号器に入力するデータ率については、相関がなくなるようにインターリーバを用いる。このときランダム性の高いインターリーバを用いることが望ましい、（ｃ）復号側において、軟判定入力から尤度情報についての軟判定出力を行なう、（ｄ）復号側において、軟判定尤度情報を新たな入力として使用することにより繰返し復号を行なう。
【０００５】
ターボ符号の原理について、図１２−図１４を用いて説明する。以下では、符号器を並列に連接する一般的な構成で、符号化レート１／３、拘束長Ｋ＝３としている。
【０００６】
従来のターボ符号器９００は、図１２に示すように、インターリーバ１２０と、符号器（ＲＳＣ１）１００と、符号器（ＲＳＣ２）１１０とを備える。
【０００７】
インターリーバ１２０は、入力データ列Ｘを並べ替えて、入力データ列Ｘと同じ要素で順番の異なるデータ列Ｘ′を作成する。
【０００８】
符号器１００および１１０は同一構成であり、再帰的畳み込みを実施する。符号器ＲＳＣ（１００および１１０）は、図１３に示すように、２個のレジスタＤからなるシフトレジスタとモジュロ２の加算器Ａ１およびＡ２とにより構成されている。
【０００９】
この符号化器における内部状態（ｂ１，ｂ２）はシフトレジスタの値によって表わされる。内部状態（ｂ１，ｂ２）は、内部状態（００），内部状態（０１），内部状態（１０），内部状態（１１）の４つの状態をとり得る。なお、入力が与えられた際に遷移できる内部状態は常に２通りである。
【００１０】
符号化器ＲＳＣ（１００および１１０）における遷移状態を、図１４に示す。内部状態（００）の場合、入力が“０”のときは内部状態（００）に遷移し符号出力は“０”となり、入力が“１”のときには内部状態（１０）に遷移し符号出力は“１”となる。
【００１１】
内部状態（０１）の場合、入力が“０”のときには内部状態（１０）に遷移し符号出力は“０”となり、入力が“１”のときには内部状態（００）に遷移し符号出力は“１”となる。
【００１２】
内部状態（１０）の場合、入力が“０”のときは内部状態（１１）に遷移し符号出力は“１”となり、入力が“１”のときには内部状態（０１）に遷移し符号出力は“０”となる。
【００１３】
内部状態（１１）の場合、入力が“０”のときは内部状態（０１）に遷移し符号出力は“１”となり、入力が“１”のときは内部状態（１１）に遷移し符号出力は“０”となる。
【００１４】
入力データ列Ｘについて符号器１００による符号化後のデータ列をＹとする。また、インターリーバ１２０によるインターリーブ後の入力データ列Ｘ′を受ける符号器１１０による符号化後のデータ列をＹ′とする。
【００１５】
したがって、従来のターボ符号器９００は、入力データ列Ｘに基づき第１の符号列Ｙと第２の符号列Ｙ′とを生成する。ターボ符号器９００は、データ列Ｘ，Ｙ，Ｙ′を並べて出力する。
【００１６】
入力データ列Ｘを｛０，１，１，０，０，０，１｝とし、インターリーブ後のデータ列Ｘ′を｛０，０，１，０，１，０，１｝とすると、符号結果であるデータ列Ｙは｛０，１，０，０，１，１，１｝、データ列Ｙ′は｛０，０，１，１，０，１，１｝となる。
【００１７】
ここで符号器内部の内部状態遷移図を、図１５と図１６とに示す。図１５は、データ列Ｙに関する内部状態遷移図に相当し、図１６はデータ列Ｙ′に関する内部状態遷移図に相当する。図１５および図１６において、太線で示す線が状態遷移を表わしている。
【００１８】
次に、ターボ復号器の基本的な構成を、図１７を用いて説明する。“Iteration ｋ”（ｋ＝１，２，…，ｎ）と記してあるブロック６００，６１０，６２０および６３０は復号の１単位となる。回路６００，６１０，６２０および６３０がつながっている構成となっているが、これは処理が繰返し行なわれることを示しているものである。
【００１９】
図１８には、復号単位ブロック、すなわち各回路（Iteration）における処理を示している。復号単位ブロックは、軟判定デコーダ１０および１１、インターリーバ２０および２１、復元用インターリーバ２２、ならびに復号計算部３０を備える。
【００２０】
軟判定デコーダ１０および軟判定デコーダ１１は、軟判定入力をもとに軟判定出力を出力する復号器である。インターリーバ２０および２１は、符号器側で使用するインターリーバと同一の動作を行なう。復元用インターリーバ２２は、インターリーバにより並べ替えたデータ列をもとのデータ列に復元する。復号計算部３０は、エラー訂正後のデータを生成する。
【００２１】
復号単位ブロックに入力される信号は、受信系列｛Ｘ，Ｙ，Ｙ′｝、および信号の尤度情報Ｅである。このうち、｛Ｘ，Ｙ，Ｅ｝が１組で、最初の軟判定軟出力のエラー訂正処理を行なう。これにより、符号器１００における符号化に対応したエラー訂正処理を行ない、その結果として各信号の新たな尤度情報Ｅ１を作成する。
【００２２】
次に、｛Ｘ，Ｙ′，Ｅ１｝の組合せで次の軟判定軟出力エラー訂正処理を行なう。符号器１１０における畳み込みの前にインターリーバ１２０によりデータの並び替えを実施しているので、尤度情報Ｅ１に対してはインターリーバ２０によるデータの並び替えを行ない、データ列Ｘについてはインターリーバ２１におけるデータの並び替えを実施する。これにより新たなデータ列｛Ｘ′，Ｅ１′｝を生成する。｛Ｘ′，Ｙ′，Ｅ１′｝の組合せで軟判定軟出力エラー訂正処理を行なう。
【００２３】
これにより符号器１１０における符号化に対応したエラー訂正処理を行ない、その結果として各信号の新たな尤度情報Ｅ２を生成する。
【００２４】
ここで、符号器１１０に必要なデータ列｛Ｘ′，Ｅ１′｝は、インターリーバ２０およびインターリーバ２１によって並び替わっているため、尤度情報Ｅ２は復元用インターリーバ２２によりデータの並び替えを行ない尤度情報Ｅ２′となる。
【００２５】
尤度情報Ｅ２′は、復号単位ブロックで処理を繰返し行なう場合の尤度情報として利用される。また、復号計算部３０において、この時点での復号結果Ｘ"を得ることができる。
【００２６】
ターボ符号の復号方法についてはさまざまな手法が考えられるが、ビタビ処理の応用で出力データを軟出力することを特徴とするＳＯＶＡ（Soft Output Viterbi Algorithm）あるいは最尤判定法の計算効率の向上したＬｏｇ−ＭＡＰ（Maximum A Posteriori probability）が主流となっている。
【００２７】
ターボ符号によるエラー訂正特性の一例を、図１９に示す。図１９において凡例でのプロット７００（ｎｏ−ｃｏｄｉｎｇ）は、符号化なしの場合を示す。プロット７１０（ＩＴ＝１）は、繰返し処理が１回の場合を、プロット７２０（ＩＴ＝２）は、繰返し処理２回の場合を、プロット７３０（ＩＴ＝３）は、繰返し処理３回の場合を、プロット７４０（ＩＴ＝４）は、繰返し処理４回の場合を、プロット７５０（ＩＴ＝５）は、繰返し処理５回の場合をそれぞれ示している。プロット７６０（Ｖｉｔｅｒｂｉ）は、５ビットの判定ビタビ（拘束長９、レート＝１／３）におけるＢＥＲ特性を示している。
【００２８】
図１９に示すＢＥＲ特性から明らかなように、ターボ符号によれば、繰返しの設定を多くするたびにエラー訂正能力が向上することになる。
【００２９】
ところで、Ｗ−ＣＤＭＡ（Wideband-ＣＤＭＡ：ＣＤＭＡ＝Code Division Multiple Access）方式等の次世代通信においては、通信において情報ビット数が動的に変化することが想定されている。
【００３０】
Ｗ−ＣＤＭＡ方式のデータフローについて、図２０を用いて説明する。Ｗ−ＣＤＭＡ方式では、図２０に示すように、信号ＴｒＣＨ♯１に対し、処理８００（ＣＲＣ付加処理８０１、情報データ列の連結処理８０２、エラー訂正処理８０３、インターリーブ（１）８０４、無線フレーム分割処理８０５、およびレートマッチング処理８０６）が施される。図示しない他の信号も処理８００が施される。
【００３１】
これら複数の信号は、マルチプレクス８１０においてマルチプレクスされる。そして、物理チャネル分割処理８１１において、複数のチャネルに分割される。分割後、各々がインターリーブ（２）８１２、物理チャネルマッピング８１３される。これにより、信号ＰｈＣＨ♯１，ＰｈＣＨ♯２，…が得られる。Ｗ−ＣＤＭＡ方式では、図２０に示すように同一の無線チャネルに多数の論理チャネルがマルチプレクスされている。
【００３２】
動的な情報ビット設定をすることにより、通信状態を変更する。全体での情報ビット数が少ない場合、条件によって通信のレートを下げることも可能となる。この手法をＷＣＤＭＡ方式ではレートマッチングと呼んでいる。レートマッチングでは情報ビットを増やす場合（Repetition）と減らす場合（Puncturing）があり、状況に応じてこれらを適用する。
【００３３】
パンクチャリングのレートマッチングに対応する符号化装置の構成例を、図２１に示す。符号化装置９１０は、図２１に示されるように、入力インターフェイス部（Ｉ／Ｆ）１６０、符号器（ＲＣＳ１，ＲＣＳ２）１００,１１０、インターリーバ（固定）１２０、パンクチャ部１３０および１４０、ならびに多重化処理部（ＭＵＸ）１５０を含む。
【００３４】
符号化装置９１０は、ターボ符号器９００の基本的構成に加えて、符号後データであるデータ列Ｙ，Ｙ′に対しパンクチャリングを行なうパンクチャ部１３０および１４０を含む。
【００３５】
パンクチャ部１３０，１４０では、符号後データであるデータ列Ｙ，Ｙ′に対し、新たな符号語系列としてデータ列ＹＢ，ＹＢ′を作成する。多重化処理部１５０においては、データ列Ｘ，ＹＢおよびＹＢ′を多重化し出力系列とする。
【００３６】
パンクチャリングのレートマッチングに対応する場合のターボ符号構成例については、特開２０００−６８８６２号公報（「誤り訂正符号化装置」）に別の構成例が示されている。当該文献に記載されている符号化装置９２０は、図２２に示すように、入力Ｉ／Ｆ部１６０、データ列にデータを付加するデータ付加部１６５、インターリーバ（固定）１２０、符号器（ＲＳＣ１，ＲＳＣ２）１００および１１０、ならびに多重化処理部１５０を含む。
【００３７】
このようなターボ符号器を含む送信側システムで使用する通信手段は、図２３に示す手順によって行なわれる。上記した手順と異なり、レートマッチング処理８０６が情報データ列連結処理８０２の後段であってエラー訂正処理８０３の前段に行なわれる。
【００３８】
【発明が解決しようとする課題】
上述のように、Ｗ−ＣＤＭＡ方式等の次世代通信では、ターボ符号で処理する情報ビットが動的に変化することが要望される。
【００３９】
情報ビット数が変化すると、その情報ビット数に応じてターボ符号の内部インターリーバ構成を変更する必要がある。一般的には、インターリーバはランダム性を確保するために複雑な処理となっている。
【００４０】
ターボ符号用のインターリーバの計算方法については、たとえば３ＧＰＰ  ＴＳ２５．２１２（Ｖ３．０．０，１９９９−１０，ｐｐ１７−１８）にその記載が挙げられている。定義上、相当数の組合せが可能となる。
【００４１】
実際の通信において、可能な範囲内のすべてのビット数に対応する必要はないが、そのような場合でも数十から数百の範囲でターボ符号の情報ビット数の種類を設定する必要がある。
【００４２】
チャネルコーティング処理はリアルタイムで実施する必要があり、この計算を情報ビット数が変わるたびに行なうのは非効率的である。これを解決するための手段として、予め計算済みのデータをテーブルデータとして保有する方法もあるが、必要とするメモリ量の条件によって実現が困難となる。
【００４３】
また、この中間解として途中までのデータをテーブルデータで保有し、その後の計算を実施する方法が挙げられるが、処理量・メモリ量の問題をすべて解決できる解にはなり得ない。
【００４４】
この状況は、限定されたデータ長を取扱う場合以外には避けられない問題であり、上述した図２２および２３、ならびに他の構成についても起こり得る。
【００４５】
そこで、本発明は係る問題を解決するためになされたものであり、その目的は、動的に変化するターボ符号で処理される情報ビット数に対応することができる訂正処理を実現することができるデジタル伝送システム、符号化装置、復号装置および当該システムにおけるデータ処理方法に関するものである。
【００４６】
【課題を解決するための手段】
この発明のある局面によるデジタル伝送システムは、可変ビット長のデータ列が入力系列として入力される入力インターフェース部と、入力インターフェース部に入力された入力系列を予め定められたビット数のデータ列に変換するデータ変換回路と、ターボ符号を用いてデータ変換回路により変換されたデータ列を符号化する第１および第２の符号器と、第１および第２の符号器にそれぞれ対応して設けられ、それぞれの出力を受けてパンクチャリングを行なう第１および第２のパンクチャ部と、第１および第２のパンクチャ部で処理されたデータ列ならびに入力系列を受けて、予め定められた手順で実行されるビットマッピングにより出力系列を送信データとして出力する多重化処理部と、データ変換回路と第２の符号器との間に設けられ、データ変換回路により変換されたデータ列の順番を変えるインターリーブ処理を実行して、第２の符号器に出力する、固定長のインターリーバとを含む送信システムを備え、データ変換回路は、インターリーバでインターリーブ処理される固定長のデータ列となるように入力系列を変換する。デジタル伝送システムはさらに、送信システムの出力に基づき、復号のためのデータ列を作成する第１データ作成回路と、作成されたデータ列に基づき、符号化に対応する復号処理を実行する復号器と、復号器の出力を受けて所望のデータ列を作成する第２データ作成回路とを含む受信システムをさらに備える。
【００４７】
好ましくは、送信システムは、複数のビット数の候補のうち、予め定められたビット数を選択する選択回路をさらに含む。
【００４８】
特に、データ変換回路は、データ列の特定箇所に、予め定められたデータ（“０”、“１”、またはこれらの組合わせ）を挿入する回路を含む。一方、第２データ作成回路は、特定箇所のデータを削除する。
【００４９】
特に、第１および第２のパンクチャ部は、第１および第２の符号器のそれぞれ出力するデータのうち、特定箇所のデータを削除する回路を含む。第１データ作成回路は、削除される特定箇所のデータを、受信データなしとみなすための情報に置換える。
【００５０】
この発明のさらなる局面による符号化装置は、可変ビット長のデータ列が入力系列として入力される入力インターフェース部と、入力インターフェース部に入力された入力系列を予め定められたビット数のデータ列に変換するデータ変換回路と、ターボ符号を用いてデータ変換回路により変換されたデータ列を符号化する第１および第２の符号器と、第１および第２の符号器にそれぞれ対応して設けられ、それぞれの出力を受けてパンクチャリングを行なう第１および第２のパンクチャ部と、第１および第２のパンクチャ部で処理されたデータ列ならびに入力系列を受けて、予め定められた手順で実行されるビットマッピングにより出力系列を送信データとして出力する多重化処理部と、データ変換回路と第２の符号器との間に設けられ、データ変換回路により変換されたデータ列の順番を変えるインターリーブ処理を実行して、第２の符号器に出力する、固定長のインターリーバとを含む送信システムを備え、データ変換回路は、インターリーバでインターリーブ処理される固定長のデータ列となるように入力系列を変換する。好ましくは、符号化装置は、複数のビット数の候補のうち、予め定められたビット数を選択する選択回路をさらに備える。
【００５１】
この発明のさらなる局面による復号装置は、上記符号化装置に対応するものであって、出力系列を復号するためのデータ列を作成する第１データ作成回路と、作成されたデータ列に基づき、符号化に対応する復号処理を実行する復号器と、復号器の出力を受けて所望のデータ列を作成する第２データ作成回路とを備える。
【００５２】
この発明のさらなる局面によるデジタル伝送システムにおけるデータ処理方法は、可変ビット長のデータ列が入力系列として入力される入力ステップと、入力された入力系列を予め定められたビット数のデータ列に変換するデータ変換ステップと、変換されたデータ列の順番を変えるインターリーブ処理を実行するインターリーブステップと、ターボ符号を用いて変換されたデータ列を符号化する符号化ステップと、符合化されたデータ列に対してパンクチャリングを実行するパンクチャリングステップと、パンクチャリング処理されたデータ列ならびに入力系列を受けて、予め定められた手順で実行されるビットマッピングにより出力系列を送信データとして出力する送信データ作成ステップとを備え、データ変換ステップは、インターリーブ処理される固定長のデータ列となるように入力系列を変換する。データ処理方法はさらに、送信データを復号するためのデータ列を作成する復号データ作成ステップと、作成されたデータ列に基づき、符号化に対応する復号処理を実行する復号ステップと、復号処理の結果を受けて、所望のデータ列を作成する出力データ作成ステップとをさらに備える。
【００５３】
このように、本発明によるデジタル伝送システムは、ターボ符号の前段にデータ長を調整する手段を設ける。また、ターボ符号の後段にデータ長を調整する手段を設ける。エラー訂正処理を施したデータ列について、想定しているデータ長のデータ列を提供する。すなわち、エラー訂正対象のデータ長は動的に変わるものの、予めターボ符号での処理データ長を限定することにより、通信路符号化・複合化処理を保証することが可能になる。
【００５４】
【発明の実施の形態】
本発明の実施の形態によるデジタル伝送システムおよびその処理内容について図を用いて説明する。図中同一または相当部分には同一記号または符号を付しその説明は省略する。
【００５５】
本発明の実施の形態によるデジタル放送システムを構成する送信側システムについて、図１を用いて説明する。本発明の実施の形態による送信側システムは、図１に示すように、入力Ｉ／Ｆ（インターフェース）部１６０、データ付加部１７０、インターリーバ（固定）１２０、符号器（ＲＳＣ１，ＲＳＣ２）１００および１１０、第１および第２のパンクチャ部１３０および１４０、ならびに多重化処理部（ＭＵＸ）１５０を含む符号化装置１０００を備える。
【００５６】
ターボ符号器に入力される情報ビットは入力系列として、入力Ｉ／Ｆ部１６０に蓄積される。情報ビット列Ｘは、そのまま多重化処理部１５０に転送される。
【００５７】
一方、畳み込み処理については、データ付加部１７０において情報ビット列Ｘにデータ付加を行なう。これにより、予め定められたビット数のデータ列ＸＡを作成する。
【００５８】
データ付加部１７０から出力されるデータ列ＸＡは、符号器１００とインターリーバ１２０とに供給される。
【００５９】
インターリーブをかけないデータ列ＸＡは、符号器１００において符号化される。また、データ列ＸＡに対しては、インターリーバ１２０において固定長のインターリーブ処理が施される。インターリーバ１２０で作成されるデータ列ＸＡ′は、符号器１１０に供給される。
【００６０】
符号器１００の出力データＹＡに対し、パンクチャ処理（パンクチャ部１３０）を実施し、実際に必要となるデータ列Ｙを作成する。
【００６１】
符号器１１０の出力データＹ′に対し、パンクチャ処理（パンクチャ部１４０）を実施し、実際に必要となるデータ列Ｙ′を作成する。
【００６２】
データ列Ｙ，Ｙ′は、多重化処理部１５０に供給される。多重化処理部１５０では、予め定められた手順でのビットマッピングを行ない出力系列とする。多重化処理部１５０の出力するデータ列は受信側システムに送信される。
【００６３】
次に、本発明の実施の形態によるデジタル放送システムに含まれる受信側システムの構成について、図２を用いて説明する。本発明の実施の形態による受信側システムは、図２に示されるように、多重分離処理部（ＤｅＭＵＸ）２５０、第１、第２および第３のビット詰め処理部２００、２１０、２２０、インターリーバ２３０を含むターボ符号デコーダ２４０、およびデータビット選択部２６０を含む復号装置を備える。
【００６４】
受信データである入力系列は、多重分離処理部２５０において、予め定められた処理手順で、上記したＸに相当するデータ、Ｙに相当するデータおよびＹ′に相当するデータに分割する。
【００６５】
第１のビット詰め処理部２００は、Ｘに相当するデータを受け、第２のビット詰め処理部２１０は、Ｙに相当するデータを受け、さらに第３のビット詰め処理部２２０はＹ′に相当するデータを受ける。
【００６６】
ビット詰め処理部２００，２１０，２２０は、各々が同一のデータ長となるように、デコーダに必要なデータ列ＸＡ，ＹＡ，ＹＡ′を作成する。
【００６７】
ターボ符号デコーダ２４０においては、データ列ＸＡ，ＹＡ，ＹＡ′をもとに復号処理を行なう。ターボ符号デコード処理に使用するインターリーバ２３０については、入力する情報ビット数が固定であるために、常時同一なインターリーブ処理を実施する。
【００６８】
ターボ符号デコーダ２４０から出力される復号系列ＸＡ′については、不要なデータを含んでいるのでデータビット選択部２６０において不要なデータを取り除くことで出力系列であるデータ系列Ｘ′を作成する。
【００６９】
次に、本発明の実施の形態によるターボ符号化器の拡張例について、図３を用いて説明する。扱うデータの幅が大きい場合にデータ幅を単一固定の情報ビットに限定すると、エラー訂正特性への影響が大きくなる。したがって、代表的なビット数を選択する処理手段を備えることにより、本発明の実施の形態でのターボ符号処理システムに柔軟性を持たせる。
【００７０】
そこで、所定数の固定インターリーバを備え、外部からセレクト制御部１８０によって、いずれのインターリーバを使用するかを決定するスイッチを動作させ、使用する固定インターリーバを決定する。
【００７１】
具体的に、図３に示す回路は、図１に示す回路に加えて複数のインターリーバ（固定）、複数のスイッチ（ＳＷ）およびセレクト制御部１８０を含む。図においては、代表例として、インターリーバ（固定）１２１、１２２、１２３およびスイッチ１９０、スイッチ１９１が記載されている。
【００７２】
スイッチ１９１によりデータ列ＸＡに対しインターリーブ処理を実行するインターリーバが選択され、スイッチ１９０により選択されたインターリーバの出力が符号器１１０に供給される。さらに、セレクト制御部１８０によって、データ付加部１７０における付加するデータの条件が決定する。
【００７３】
なお、復号処理側においても、上記したインターリーバ２３０に代わりターボ化符号器に対応する複数のインターリーバを配置し、セレクト制御部１８０の選択に応じて使用する１つの固定インターリーバを選択するように構成する。
【００７４】
次に、データ付加部１７０におけるデータ付加構成の具体例について、図４を用いて説明する。図４において、上側に示すデータＤ１は、情報ビットを、下側に示すデータＤ２は、付加情報を加えた後のデータ系列を表している。情報ビットＤ１は、ビット数が可変であり、データ付加後のデータ系列Ｄ２は、ビット数が固定になる。
【００７５】
なお、図中、斜線領域が付加データに相当する。図４では、情報ビット（“０１０１１０…”）の最後尾に付加情報（“１１…１１”）を付加した例を示している。
【００７６】
ターボ処理においては、情報ビットをランダムにインターリーブすることからも、図４に示すように単純にデータの最後尾にデータを付加する構成をとることが可能となる。
【００７７】
付加するデータとしては、図４に示す例ではすべて“１”を想定しているが、すべて“０”、またはその他予め定められたパターンを使用することも可能である。
【００７８】
データ付加構成のさらなる例を図５に示す。図５では、データＤ１は、情報ビットであり、データＤ３が、データ付加後のデータ系列を表している。データＤ３に付される斜線領域が、付加データ部分である。図５では、付加データ作成の時点で、データの挿入位置を変更するように構成しており、１ビットおきに“１”を挿入している。なお、付加するデータは、上記したように“１”に限定されない。
【００７９】
次に、パンクチャ部および多重化処理部におけるデータ構造の一例について、図６を用いて説明する。図６において、Ｄ４は、データ列Ｘ（Ｘ系列）、Ｄ５は、データ列Ｙ（Ｙ系列）、Ｄ６は、データ列Ｙ′（Ｙ′系列）、Ｄ７は、多重化処理後のデータ列をそれぞれ表している。
【００８０】
Ｘ系列に関しては、そのままのデータを扱う。Ｙ系列に関しては、符号化後データのうち、必要とするビット数に合うように特定の規則に従ってデータを間引く。Ｙ′系列においても同様の処理により、符号化後データのうち必要とするビット数に合うように特定の規則に従ってデータを間引く。図６に示す例では、“−”で示している箇所がパンクチャリングされるデータとなる。
【００８１】
多重化処理部１５０では、Ｘ系列、Ｙ系列、Ｙ′系列のデータを定められた規則に従ってマッピングすることになる。この例では、Ｘ系列Ｄ４、Ｙ系列Ｄ５、Ｙ′系列Ｄ６のデータを交互に並べる手法をとっている。
【００８２】
次に、受信側システムにおける多重分離処理部２５０およびビット詰め処理部におけるデータ構成について、図７を用いて説明する。図７において、Ｄ８は、多重分離処理を施すデータ列を表し、Ｄ９、Ｄ１０、Ｄ１１はそれぞれ、ビット詰め処理後のデータ列Ｘ（Ｘ系列）、データ列Ｙ（Ｙ系列）、データ列Ｙ′（Ｙ′系列）を表している。
【００８３】
図７に示す例は、図６に示すビット詰め処理に対応するものであり、Ｘ系列、Ｙ系列、Ｙ′系列の交互に並んでいるデータ列Ｄ８のうちから、Ｘ系列、Ｙ系列、Ｙ′系列のそれぞれのデータ系列を分離する。
【００８４】
分離後のデータ系列のそれぞれについて、図６でのパンクチャリング処理に対応するためのビット詰め処理を行なう。
【００８５】
Ｘ系列については、予め定められた位置に特定のデータパターンを付加することによりビット詰めを行なう。すなわち、図４あるいは図５に示したデータ付加構成に対応する処理である。この例では、図４の場合に対応している。具体的には、Ｘ系列のデータ最後尾には、“０”のみで構成されるデータを設定する。
【００８６】
Ｙ系列およびＹ′系列については、もともとデータの存在しない箇所について（図６における“−”）、情報ビットがない、すなわち受信データがないことを示すか、あるいは“１”と“０”との中間の入力があったとして計算を進める。この処理により、固定のデータ長を有するＸ系列、Ｙ系列、Ｙ′系列を作成することができる。図７の例では、図６における“−”部分を、“０”に置換えている。
【００８７】
Ｘ系列、Ｙ系列、Ｙ′系列が定まれば、ターボ符号デコーダは動作可能であり、復号結果を得ることができる。
【００８８】
復号結果から最終的な復号系列を取出すための手順について、図８を用いて説明する。図８において、Ｄ１２は、ターボ符号デコーダ２４０の出力するデータ列を、Ｄ１３は、データビット選択部２６０の出力するデータ列をそれぞれ表している。データ列Ｄ１２のビット数は固定であり、データ列Ｄ１３のビット数は可変である。
【００８９】
図８は、図４に示すデータ付加構成に対応するものであり、復号結果の先頭から必要なビット数が最終的な復号結果として決定される（取出される）。
【００９０】
復号結果から最終的な復号系列を取出すためのさらなる手順について、図９を用いて説明する。図９において、Ｄ１４は、ターボ符号デコーダ２４０の出力するデータ列を、Ｄ１５は、データビット選択部２６０の出力するデータ列をそれぞれ表している。データ列Ｄ１４のビット数は固定であり、データ列Ｄ１５のビット数は可変である。
【００９１】
図９は、図５に示すデータ付加構成に対応するものであり、復号結果の定められた位置から必要なデータが取出される。これにより最終的な復号結果を得ることができる。
【００９２】
なお、本発明の実施の形態による構成は、プログラムを搭載したＲＡＭ、ＲＯＭ等の記憶デバイスをＤＳＰあるいはＣＰＵ等の制御手段によってプログラム実行することにより実現することも可能である。
【００９３】
本発明の実施の形態による処理をソフトウェアを用いて実現する場合の処理手順を、図１０および図１１に示す。図１０は、送信側のデータ処理に対応するものであり、図１１は受信側のデータ処理に対応するものである。
【００９４】
図１０を参照して、ステップＳ１において、ターボ符号用データを作成する。ステップＳ２において、第１の畳み込み処理を実行する（ＲＳＣ１に対応）。ステップＳ３においてデータのパンクチャ処理を行なう（パンクチャ部１３０に対応）。
【００９５】
ステップＳ４においてインターリーブ処理を実施する（インターリーバ１２０に対応）。ステップＳ５において第２の畳み込み処理を実行する（ＲＳＣ２に対応）。ステップＳ６においてデータのパンクチャ処理を行なう（パンクチャ部１４０に対応）。そしてステップＳ７においてデータの多重化を実行する（多重化処理部１５０に対応）。
【００９６】
図１１を参照して、受信側においては、ステップＳ１０において、受信データを分解する（多重分離処理部２５０に対応）。ステップＳ１１において、Ｘ系列の不要ビットを処理する（ビット詰め処理部２００に対応）。ステップＳ１２において、Ｙ系列の不要ビットを処理する（ビット詰め処理部２１０に対応）。ステップＳ１３において、Ｙ′系列の不要ビットを処理する（ビット詰め処理部２２０に対応）。
【００９７】
ステップＳ１４において、ターボデコード処理を実行する（ターボ符号デコーダ２４０に対応）。そして、ステップＳ１５において、復号結果から情報ビットの取出し処理を行なう（データビット選択部２６０に対応）。
【００９８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００９９】
【発明の効果】
このように本発明によるデジタル伝送システムおよびデジタル伝送方法を用いることにより、ターボ符号の対象となる情報ビット数が動的に変化しても対応することができる。このため、ターボ符号に必要となる情報ビット数に限定なく、エラー訂正処理を軽減化することができる。
【０１００】
この結果、従来のシステムに比べてシステムの簡略化が可能となる。したがって、本発明はターボ符号をエラー訂正手段として使用するシステムにおいて品質向上に特に有効な効果を奏することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態による送信側システムの構成を示すブロック図である。
【図２】  本発明の実施の形態による受信側システムの構成を示すブロック図である。
【図３】  本発明の実施の形態による他の構成例を示すブロック図である。
【図４】  データ付加処理におけるデータ構成例を示す図である。
【図５】  データ付加部におけるデータ構成例の他の構成例を示す図である。
【図６】  パンクチャ部および多重化処理部におけるデータ構成を示す図である。
【図７】  ビット詰め処理部および多重分離処理部におけるデータ構成を示す図である。
【図８】  データビット選択処理の一例を示す図である。
【図９】  データビット選択処理の一例を示す図である。
【図１０】  本発明の実施の形態による送信データ処理（ソフトウェアで実現）を示すフローチャートである。
【図１１】  本発明の実施の形態による受信データ処理（ソフトウェアで実現）を示すフローチャートである。
【図１２】  従来のターボ符号器の構成を示すブロック図である。
【図１３】  従来の符号器（ＲＳＣ）の構成を示すブロック図である。
【図１４】  ターボ符号における状態遷移について説明するための図である。
【図１５】  ターボ符号における状態遷移の一例を示す図である。
【図１６】  ターボ符号における状態遷移の一例を示す図である。
【図１７】  ターボ符号デコードにおける繰返し処理について説明するための図である。
【図１８】  ターボ符号デコーダの構成を示す構成図である。
【図１９】  従来のターボ符号でのＢＥＲ特性を示す図である。
【図２０】  ターボ符号のためのデータフローを示す図である。
【図２１】  従来の符号化装置における構成の概要を示すブロック図である。
【図２２】  従来の符号化装置における構成の概要を示すブロック図である。
【図２３】  図２２におけるターボ符号のためのデータフローを示す図である。
【符号の説明】
１０,１１  軟判定デコーダ、２０,２１,２２,１２０,２３０  インターリーバ、３０  復号計算部、１００,１１０  符号器（ＲＳＣ１,ＲＳＣ２）、１３０,１４０  パンクチャ部、１５０  多重化処理部、１６０  入力Ｉ／Ｆ部、１７０  データ付加部、１８０  セレクト制御部、１９０,１９１  スイッチ、２００,２１０,２２０  ビット詰め処理部、２４０  ターボ符号デコーダ、２５０  多重分離処理部、２６０  データビット選択部。
【図１】
0003673165.tif 000002
【図２】
0003673165.tif 000003
【図３】
0003673165.tif 000004
【図４】
0003673165.tif 000005
【図５】
0003673165.tif 000006
【図６】
0003673165.tif 000007
【図７】
0003673165.tif 000008
【図８】
0003673165.tif 000009
【図９】
0003673165.tif 000010
【図１０】
0003673165.tif 000011
【図１１】
0003673165.tif 000012
【図１２】
0003673165.tif 000013
【図１３】
0003673165.tif 000014
【図１４】
0003673165.tif 000015
【図１５】
0003673165.tif 000016
【図１６】
0003673165.tif 000017
【図１７】
0003673165.tif 000018
【図１８】
0003673165.tif 000019
【図１９】
0003673165.tif 000020
【図２０】
0003673165.tif 000021
【図２１】
0003673165.tif 000022
【図２２】
0003673165.tif 000023
【図２３】
0003673165.tif 000024