(57)【特許請求の範囲】
【請求項１】
内部メモリを有するデータキャリアと該データキャリアの内部メモリを書き換え可能なリーダ／ライタとの間のデータ通信を非接触で行う非接触型データキャリアシステムにおいて、
前記リーダ／ライタは、前記データキャリアから前記リーダ／ライタに最初に送信する初期データを格納する前記内部メモリ内の領域を指定する設定である初期データ送信条件設定を生成し、
前記データキャリアは、前記初期データ送信条件設定に応じて、指定された前記領域に予め格納したデータを前記初期データと定め、
前記初期データ送信条件設定を前記リーダ／ライタから前記データキャリアの内部メモリに対して前記データ通信を介して送信する
ことを特徴とする非接触型データキャリアシステム。
【請求項２】
請求項１に記載の非接触型データキャリアシステムにおいて、前記内部メモリ内の領域の指定は、前記内部メモリのアドレス及び当該アドレスを始点とするデータ長により指定することを特徴とする非接触型データキャリアシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＤカード・入退出管理・各種セキュリティ管理等に使用され、リーダ／ライタとデータキャリア間のデータ通信を非接触で行う非接触型データキャリアシステムに関する。
【０００２】
【従来の技術】
従来、この種の非接触型データキャリアシステムは、読み出し及び書き換え装置（通常リーダ／ライタと呼ばれる）と、リーダ／ライタにより読み出しまたは書き換えられるデータを格納するための記憶装置であるメモリを含むデータキャリアとから成っている。データキャリアの内部メモリとして、電気的に書き換えが可能なＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）を使用するものが多い。
【０００３】
リーダ／ライタとデータキャリアとの間のデータ通信は、電磁結合、電磁誘導、電波、光等の方式を使って変復調され、非接触で行われる。したがって、従来の磁気カード、接触型ＩＣカード等と比べ、塵、油、水、静電気等の影響を受けず、また、リーダ／ライタへの挿入・接触の必要がなく、データキャリアをリーダ／ライタに近づけるだけで動作することから、耐環境性、利便性に優れる特徴を持っている。この特徴を活かし、各種分野で様々な応用が考えられ、それに合わせて様々なデータキャリアシステムの商品化が行われている。
【０００４】
非接触型データキャリアは、その通信方式、変調／復調方式、データの構成、用途等によって回路構成が異なる。また、カードサイズ、コインサイズ等外観形状により限られたスペースに電子部品を内蔵しなければならないことから、できるだけ部品の高集積化、小型化したＩＣを使用しなければならない。また、現在、この種のシステムでは、統一された規格がないため、各種用途に合わせた専用ＩＣの開発が必要となっている。
【０００５】
一般的な動作として、データキャリアとリーダ／ライタが通信可能状態となった場合、データキャリアから通信が可能となったことをリーダ／ライタに通知することが必要となる。この通信可能であることを通知する方法として、データキャリアの内部メモリの一部データを送信することが考えられている。
【０００６】
【発明が解決しようとする課題】
しかし、データキャリアの内部メモリは、その用途によって格納させるデータの意味合い及び、格納させるメモリ上の位置、量が異なるのは当然である。そのため、データキャリアが通信可能状態となってから内部メモリの特定位置の特定量だけのデータを読み取り、リーダ／ライタに送信する制御は、用途によってそれぞれに対応する必要がある。この制御は、専用ＩＣに依存する部分であり、用途別に対応しようとするとその分だけ専用ＩＣが必要となりそれに併せて開発も必要となる。
【０００７】
本発明は、この問題点を解決するもので、データキャリアとリーダ／ライタとが通信可能状態であることを通知する際、データキャリアの内部メモリの内容に依存しないで、複数の用途への対応を可能とし、開発コストを低減する非接触型データキャリアシステムを提供するものである。
【０００８】
【課題を解決するための手段】
本発明によれば、内部メモリを有するデータキャリアと該データキャリアの内部メモリを書き換え可能なリーダ／ライタとの間のデータ通信を非接触で行う非接触型データキャリアシステムにおいて、リーダ／ライタは、データキャリアからリーダ／ライタに最初に送信する初期データを格納する内部メモリ内の領域を指定する設定である初期データ送信条件設定を生成し、データキャリアは、初期データ送信条件設定に応じて、指定された領域に予め格納したデータを初期データと定め、初期データ送信条件設定をリーダ／ライタからデータキャリアの内部メモリに対してデータ通信を介して送信することを特徴とする非接触型データキャリアシステムが得られる。データキャリアの内部メモリ内の領域を指定するには、例えば、内部メモリのアドレス及び当該アドレスを始点とするデータ長により領域を指定することが考えられる。
【０００９】
【発明の実施の形態】
図面、特に図３を参照して、データキャリア１０は、専用ＩＣとして、ＣＰＵ１４を中心に制御プログラムを格納するマスクＲＯＭ１６、作業用ＲＡＭ１７、変復調回路を含む周辺回路、リーダ／ライタ１からの指示でデータの読み出し／書き込みを行うためのＥＥＰＲＯＭ１８のメモリを主な構成とする。
【００１０】
図１および図４も参照して、データキャリア１０のメモリの一部に、たとえば、ＥＥＰＲＯＭ１８に、データキャリア１０からリーダ／ライタ１に最初に送信する内容の条件設定を行う領域（図４）を予め確保する。この領域には、送信するデータが格納されているメモリのアドレス指定、送信するデータ量等すなわち初期データを設定する。データキャリア１０は、リーダ／ライタ１からの何らかの信号を受けて通信可能状態であると認識した場合、先ずメモリの設定を行った領域のデータを読み出す（Ｓ３、Ｓ４）。続いてそこで指定されたアドレスから指定量のデータを読み出し（Ｓ６）、そのデータをリーダ／ライタ１への最初の送信データ（Ｓ８）として送信を行う（Ｓ９）。
【００１１】
データキャリア１０が最初に送信するデータ内容の条件設定は、図２に示すような、リーダ／ライタ１を使用しデータキャリア１０のメモリ（ＥＥＰＲＯＭ１８）の条件設定を行う特定領域（図４）のデータを書き換えることで行う。
【００１２】
したがって、データキャリア１０のメモリでの用途によって異なるデータの意味合い、格納位置、量であっても簡単なメモリの設定を行うだけで同一の専用ＩＣで幅広い用途に対応していくことが可能となる。
【００１３】
【実施例】
次に本発明の実施例について図面を参照して説明する。図３は、本実施例の非接触型データキャリアシステムのブロック図を示す。本実施の形態では、非接触データ通信方式に電磁結合方式を採用、その概略動作を以下に述べる。リーダ／ライタ１では、発振器２より一定の周波数（本実施例では２５０ＭＨｚとした）の信号を得、ＣＰＵ３により送信データを生成し、変調回路４で変調を行う。変調された信号は、駆動回路５により電流増幅されコイル６より電磁界が発生する。データキャリア１０では、コイル６より発生した電磁界をコイル１１で受け、復調回路１５にて復調され、ＣＰＵ１４で受信データを解釈、必要に応じてＥＥＰＲＯＭ１８に対しデータの読み出し或いは書き込みが行われる。データキャリア１０からの送信データは、ＣＰＵ１４で生成され、変調回路１３にて変調、コイル１１を介してリーダ／ライタ１のコイル６に伝わり、復調回路７で復調、ＣＰＵ３にて解釈される。リーダ／ライタ１の制御プログラムはＲＯＭ８に格納しており、その作業用にＲＡＭ９が用いられる。また、データキャリア１０の制御プログラムはＲＯＭ１６に格納してあり、その作業用にＲＡＭ１７が用いられる。本実施例では、コイル１１で発生する起電力を利用して電源回路１２で整流・安定化し、図示しなかったがデータキャリア１０の各部に電源を供給する構造とした。リーダ／ライタ１の制御は、ホストコンピュータ（本実施例ではパソコン：ＰＣ）と接続が可能となっている。
【００１４】
図４は、本実施例で使用したデータキャリア１０のメモリ内容を示したメモリマップである。本実施例で使用したＥＥＰＲＯＭ１８は、容量１２８バイトのものを使用、後方のアドレスとなる‘７Ｅ’と‘７Ｆ’を、データキャリア１０が最初に送信する初期データの条件を設定する領域とした。アドレス‘７Ｅ’は、最初に送信するデータが格納されるアドレスを、アドレス‘７Ｆ’は、送信するデータ量（バイト数）を示すものとしてある。
【００１５】
さて、図１および図３を参照しながら、本実施例のデータキャリアシステムを更に詳細に説明する。
【００１６】
図１で示されたデータキャリアシステムの設定送信手段は、Ｓ１〜Ｓ１３までのステップから構成されている。データキャリア１０がリーダ／ライタ１のコイル６から発生する電磁界内に近づき、コイル１１に起電力が発生、電源回路１２によって電源が供給されることによりＣＰＵ１４が起動、ＲＯＭ１６に格納されるプログラムにしたがって動作を開始（Ｓ１）する。電源供給により起動したＣＰＵ１４は、各部の初期化（Ｓ２）を行った後、ＥＥＰＲＯＭ１８のアドレス‘７Ｅ’と‘７Ｆ’とのデータを読み出す（Ｓ３，Ｓ４）。実施例では、アドレス‘７Ｅ’に格納されているデータは‘０１’、アドレス‘７Ｆ’に格納されているデータは‘０４’である。次に、読み出しデータが共に‘ＦＦ’か否か判定する（Ｓ５）。この場合、送信するデータは、ＥＥＰＲＯＭ１８のアドレス‘０１’から４バイト分であることとなり、アドレス‘０１’から‘０４’までに格納されているデータ、即ち、‘０１’、‘２３’、‘４５’、‘６７’を読み出す（Ｓ６）。ＥＥＰＲＯＭ１８のアドレス‘７Ｅ’と‘７Ｆ’に格納されているデータが共に‘ＦＦ’の場合（Ｓ７においてＹＥＳの場合）については、後に説明する。
【００１７】
読み出されたデータは、送信データとしてセットし（Ｓ８）、変調回路１３、コイル１１を経由してリーダ／ライタ１のコイル６に送信され、続いてタイマがセットされる。このデータを受信したリーダ／ライタ１は、データキャリア１０が通信可能状態となったと判断すると同時に、受信データを元に、目的の用途に合わせて次段の動作処理を行うためのコマンドを送信する。ＣＰＵ１４では、初期データ送信後、タイマがタイムアップするまでの間、リーダ／ライタ１からのコマンド受信待ちとなり、タイムアップ時（Ｓ１３−１）には、再び初期データ送信を行いリーダ／ライタ１からのコマンド指示を待ち、コマンドを受信することで受信したコマンドを実行するためのコマンド処理（Ｓ１２）を行うこととなる。
【００１８】
ＥＥＰＲＯＭ１８のアドレス‘７Ｅ’と‘７Ｆ’の両方に‘ＦＦ’が格納されている場合、本実施例では、メモリ内のデータを送信せず、通信可能状態となったことを示す簡単なコードデータを送信する（Ｓ７）ことを特徴とする。ＥＥＰＲＯＭ１８は、一度も書き換えられていない状態で通常すべてのデータが‘ＦＦ’となっているため、未使用のデータキャリア１０が一番始めにリーダ／ライタ１に送信してくるのはこのコードデータとなり、この後用途に合わせてデータの設定を行うこととなる。また、用途によって、最初に送信するデータとしてメモリのデータを必要としないものであればアドレス‘７Ｅ’と‘７Ｆ’に‘ＦＦ’を設定した状態で利用することもできる。
【００１９】
図２の初期データ送信条件設定変更手段の動作を説明するフローチャートを参照して、リーダ／ライタ１からデータキャリア１０のＥＥＰＲＯＭ１８のアドレス‘７Ｅ’と‘７Ｆ’のデータを書き換えるコマンドを送信することにより、最初に送信するデータの条件設定を変更することが可能となる。ＣＰＵ１４にて初期データ送信を終了し、各種コマンドの受信待ち状態（Ｓ１４）において、初期データ条件設定コマンドを受信する（Ｓ１５）と、そのコマンドで指定されるアドレス条件をＥＥＰＲＯＭ１８のアドレス‘７Ｅ’に書き込み（Ｓ１６）、同じく指定されるデータ量条件をアドレス‘７Ｆ’に書き込む（Ｓ１７）。初期データ条件設定コマンド以外のコマンドを受信した場合は、受信コマンドを実行するためのコマンド処理を行い、終了後、各種コマンド受信待ち状態（Ｓ１４）となる。設定変更後に、データキャリア１０がリーダ／ライタ１のコイル６で発生する電磁界外に出、電源供給が停止すると同時にＣＰＵ１４の動作が停止、その後再び電磁界内に入ってＣＰＵ１４が再起動すると、変更した条件設定にしたがって初期データ送信が行われるようになる。
【００２０】
本実施例では、データキャリア１０のＥＥＰＲＯＭ１８の初期データ条件設定アドレス‘７Ｅ’、‘７Ｆ’のデータの読み出し及び書き換えをリーダ／ライタ１により簡単に行えるものとしたが、データキャリア１０のＲＯＭ１６のプログラムにより、この初期データ条件設定アドレスのみ一度だけ書き換えができるようにしたり、データキャリア１０及びリーダ／ライタ１の製造メーカのみ知り得る特定の手段でのみ書き換え、読み出しができるようにすることも可能で、これによりセキュリティを向上させることができる。また、本実施例では、データキャリア１０の内部メモリとしてＥＥＰＲＯＭ１８を使用したが、電気的に書き換え可能な不揮発性メモリであればこれに限らない。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、データキャリアに内蔵されている内部メモリに対するデータの読み出しまたは書き換えが容易になる。この結果、１つの専用ＩＣで複数の用途に対応でき、ＩＣの開発コストを抑えることができるため、より安価なデータキャリアを提供できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施例による非接触型データキャリアシステムを構成する設定送信手段のフローチャートである。
【図２】本発明の実施例による非接触型データキャリアシステムを構成する初期データ送信条件設定変更手段のフローチャートである。
【図３】本発明の実施例による非接触型データキャリアシステムのブロック図である。
【図４】図１〜図３の本実施例のデータキャリアシステムの内部メモリであるＥＥＰＲＯＭ１８の内容を示すメモリマップである。
【符号の説明】
１    リーダ／ライタ
２    発振器
３    ＣＰＵ
４    変調回路
５    駆動回路
６    コイル
７    復調回路
８    ＲＯＭ
９    ＲＡＭ
１０    データキャリア
１１    コイル
１２    電源回路
１３    変調回路
１４    ＣＰＵ
１５    復調回路
１６    ＲＯＭ
１７    ＲＡＭ
１８    ＥＥＰＲＯＭ
【図１】
0003685228.tif 000002
【図２】
0003685228.tif 000003
【図３】
0003685228.tif 000004
【図４】
0003685228.tif 000005