(57)【特許請求の範囲】
【請求項１】
一つの超伝導ループを構成するように少なくとも５個以上のジョセフソン接合素子を直列接続し、該ループに一つのアース端子を設け、該アース端子から数えて２個目のジョセフソン接合素子（Ｊ２）とその残りのジョセフソン接合素子との間の前記ループに入力信号端子を設け、前記２個目のジョセフソン接合素子（Ｊ２）と前記アース端子から１個目のジョセフソン接合素子（Ｊ１）の間の前記ループにバイアス電源を接続すると共に出力端子を設けたことを特徴とする超伝導パルス発生回路。
【請求項２】
前記１個目のジョセフソン接合素子（Ｊ１）と前記２個目のジョセフソン接合素子（Ｊ２）のジョセフソン臨界電流値Ｉｏ１とＩｏ２、および前記ループの前記１個目および前記２個目のジョセフソン接合素子を除いたその他のジョセフソン接合素子のジョセフソン臨界電流値Ｉｏ３を、Ｉｏ３≧Ｉｏ１、Ｉｏ３≧Ｉｏ２の関係に設定したことを特徴とする請求項１記載の超伝導パルス発生回路。
【請求項３】
前記入力信号端子にパルス電流を入力する電流源を接続したことを特徴とする請求項１または２記載の超伝導パルス発生回路。
【請求項４】
前記残りのジョセフソン接合素子をインダクタンスとして機能させることを特徴とする請求項１乃至３のいずれか１項記載の超伝導パルス発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、超伝導論理回路に関し、特にジョセフソン接合素子で構成した超伝導パルス発生回路に関する。
【０００２】
【従来技術】
超伝導論理ゲートはナノワットオーダーの極めて小さな消費電力で容易にピコ秒オーダーの超高速でスイッチすることが可能であるため、次世代の高性能コンピュータなどへの応用が期待されている。近年、単一磁束量子を情報の１／０に対応させる論理ゲート（ＲＳＦＱ：Ｒａｐｉｄ  Ｓｉｎｇｌｅ  Ｆｌｕｘ  Ｑｕａｎｔｕｍ）が提案され、この素子を用いた集積回路において７００ＧＨｚの超高速論理動作が実証され、将来の高速情報通信分野への応用に期待が高まっている。しかしながら、このゲートによる回路はジョセフソン素子とインダクタンスを含む超伝導ループを連続的に直接接続する構造を持ち、１）インダクタンスに流れる電流は周波数依存性を持つため広帯域回路の設計が困難、２）インダクタンスは物理的な寸法を必要とするため小型化が困難、３）要素回路がインダクタンスで接続されるため回路間の電流分離が困難であるため、回路設計が難しいなどの問題があり、これを解決すべく多くの研究が精力的に進められている。本発明はこの問題の解決に向けた新しい論理ゲート構成法を提供するためになされたものである。本発明により、従来の有限の寸法を持つインダクタンスを排除できるため回路の小型化が計れ、また、インダクタンスに基づく周波数依存性を排除できるためいっそうの高速化が期待される。
【０００３】
ジョセフソン論理回路は超高速論理動作を低消費電力で実行できる特徴を有することから次世代の超高速デジタル演算への応用が期待されている。この回路は超伝導現象を利用し、極低温環境下でのみ動作するが、このような極低温環境下では熱揺らぎに起因するノイズが小さくなり信号振幅を小さくすることが可能になり、従って消費電力も低減可能となる。
究極的な集積回路のクロック周波数は回路の中で電気信号が伝搬される時間で決定される。信号の伝わる速度は光速で制限され、理想的な伝送線路を形成できる超伝導マイクロストリップライン中でも光速の１／３程度である。このことから、Ｆのクロック周波数で動作する超伝導デジタル集積回路の寸法ＬはＬ＝Ｃ／３Ｆ（但しＣ＝光速度）で概算できる。
１００ＧＨｚのクロック周波数では、この値は約１ｃｍであり、システムのクリティカルパス（1クロックの時間で動作が完結する回路における最大の遅延を生じる信号経路）をこれ以下にする必要がある。そのため、高速のデジタルシステムにおいては回路の寸法を小さくすることが極めて重要である。
【０００４】
従来のこの種の回路はインダクタンスとジョセフソン接合素子からなっている。そのため、パラメータとして素子のジョセフソン臨界電流とインダクタンスの値を適切にそろえる必要があり、また、インダクタンスはその特性値が幾何学的寸法依存性を持つことから、小型化と信頼性を向上することが困難であった。
図８は、従来提案されている磁束量子直流／パルス発生回路（ｄｃ／ｒｓｆｑ）の概略図である。同図の回路は、入力端Ｉｎ（Ｉｉｎ）と出力端Ｏｕｔの間にジョセフソン素子Ｊ２を接続し、該ジョセフソン素子Ｊ２の入力側とアースの間に超伝導材料からなるインダクタンスＬを接続し、該ジョセフソン素子Ｊ２の出力側とアースの間にジョセフソン素子Ｊ１を接続し、該ジョセフソン素子Ｊ２の出力側にバイアス電源（Ｂｉａｓ（Ｉｂ））を接続した回路を構成する。
二つのジョセフソン素子Ｊ１、Ｊ２と一つのインダクタンスＬが超伝導のループを形成して、このループに一つの磁束Φｏがバイアス電流と入力電流の重畳により生成するとき、出力に一つの磁束量子パルスが発生する。
【０００５】
【発明が解決しようとする課題】
前記従来例では磁束量子直流／パルス発生回路の超伝導ループがジョセフソン素子とインダクタンスによって構成されている。ジョセフソン素子の特性は原理的に寸法依存性を持たないが、インダクタンスは幾何学的形状に依存するパラメータであるため集積回路技術の微細加工によっても小さくすることが難しい。また、回路の特性を決定するパラメータがジョセフソン素子とインダクタンスの２つになることから、前記２つのパラメータが集積回路の製造工程における良品歩留まりを下げてしまう問題があった。
本発明の目的は、以上の問題点に鑑み、集積回路の製造における歩留まりを改善した超伝導パルス発生回路を提供することである。
【０００６】
【課題を解決するための手段】
本発明は上記目的を達成するために以下の解決手段を採用する。
（１）超伝導パルス発生回路において、一つの超伝導ループを構成するように少なくとも５個以上のジョセフソン接合素子を直列接続し、該ループに一つのアース端子を設け、該アース端子から数えて２個目のジョセフソン接合素子（Ｊ２）とその残りのジョセフソン接合素子との間の前記ループに入力信号端子を設け、前記２個目のジョセフソン接合素子（Ｊ２）と前記アース端子から１個目のジョセフソン接合素子（Ｊ１）の間の前記ループにバイアス電源を接続すると共に出力端子を設けたこと。
（２）上記（１）記載の超伝導パルス発生回路において、前記１個目のジョセフソン接合素子（Ｊ１）と前記２個目のジョセフソン接合素子（Ｊ２）のジョセフソン臨界電流値Ｉｏ１とＩｏ２、および前記ループの前記１個目および前記２個目のジョセフソン接合素子を除いたその他のジョセフソン接合素子のジョセフソン臨界電流値Ｉｏ３を、Ｉｏ３≧Ｉｏ１、Ｉｏ３≧Ｉｏ２の関係に設定したこと。
【０００７】
（３）上記（１）または（２）記載の超伝導パルス発生回路において、前記入力信号端子にパルス電流を入力する電流源を接続したこと。
（４）上記（１）乃至（３）のいずれか１項記載の超伝導パルス発生回路において、前記残りのジョセフソン接合素子をインダクタンスとして機能させること。
本発明は、従来のインダクタンスを排除してジョセフソン素子のみで超伝導パルス発生回路を構成する。
このように回路特性を決定するパラメータをジョセフソン素子のみにできることから、この集積回路の高速化、高信頼化に寄与できる。
また、ジョセフソン臨界電流の異なる複数のジョセフソン素子をループ状に接続してインダクタンスを構成することにより、従来の幾何学的形状に依存するインダクタンスを排除し、小型、高速、高信頼性の超伝導パルス発生回路とすることができる。
【０００８】
【発明の実施の形態】
（実施例）
図１に本発明の回路図を示す。
同図の回路は、入力端Ｉｎ（Ｉｉｎ）と出力端Ｏｕｔの間にジョセフソン素子Ｊ２を接続し、該ジョセフソン素子Ｊ２の入力側とアースの間にｎ（３以上の任意数）個のジョセフソン素子Ｊ３．１、Ｊ３．２、Ｊ３．３、・・、Ｊ３．ｎ（以下これらを総称して「Ｊ．３」と表す）を直列に接続し、該ジョセフソン素子Ｊ２の出力側とアースの間にジョセフソン素子Ｊ１を接続し、該ジョセフソン素子Ｊ２の出力側にバイアス電源（Ｂｉａｓ（Ｉｂ））を接続した回路を構成する。
前記ジョセフソン素子Ｊ２の入力側とアースの間に設けるジョセフソン接合素子の数ｎを３以上の任意数とする理由は以下のとおりである。すなわち、本回路では、インダクタンスを含まず、ジョセフソン接合素子のみを含む超伝導線路ループ内に単一磁束量子が捕獲され（フラクソイド）、これに基づき、ループ内に永久電流が生じることを利用している。そのため、超伝導ループに含まれるジョセフソン接合素子の数により以下に示すようにその捕獲条件が決定される。
【０００９】
最大臨界ジョセフソン電流（Io）のジョセフソン接合素子は素子に流れる電流（Ｉｓ）により位相差〔θ〕を生じる。
【式１】
0003648551.tif 000002
同じＩｏをもつ素子を複数個、直列に接続してインダクタンスを含まない超伝導ループを形成するとき、ループに流れる電流により、各素子の位相差の総和が±2πをこえると、このループ内に永久電流が生じる。永久電流の生じる素子数の理論的限界は前式より４であるが、このときは永久電流値と各素子のＩｏが同じになり、素子のスイッチ条件と重複するため実現不可能である。また、各素子のＩｏが異なるときには最小のＩｏを持つ素子以外の素子は±π／２を越えることができないため素子数は４より大きくなる。そのため、ループ内に含まれるジョセフソン接合素子の総数は５以上となり、それゆえ、Ｊ１とＪ２を除く素子数は３以上となる。
このように、図１の回路は、従来例として示した前記図８のインダクタンスＬの代わりにｎ（任意数）個のジョセフソン素子Ｊ３．１、Ｊ３．２、Ｊ３．３、・・、Ｊ３．ｎを接続した点に特徴がある。
【００１０】
図１における超伝導ループはＪ１とＪ２およびｎ個のジョセフソン素子Ｊ３で構成される。このジョセフソン素子Ｊ３のジョセフソン臨界電流値Ｉｏ３と、ジョセフソン素子Ｊ１およびＪ２のジョセフソン臨界電流値Ｉｏ１、Ｉｏ２の関係は、Ｉｏ３＞Ｉｏ１、Ｉｏ３＞Ｉｏ２の関係に設定する。
次に、この電流の関係において、「＞」が成り立つ理由を説明する。
図１の超伝導ループ内のフラクソイドの量子化条件は、外部からの電流注入が無い条件（Ｉｉｎ＝０，  Ｉｂ＝０）で、成立しないことが求められる。これを式で示すと
【式２】
0003648551.tif 000003
これをループに流れる電流Ieで表記すると
【式３】
0003648551.tif 000004
となる。
【００１１】
各位相差の値は±π／２までの範囲をとることができるため、ｎが３以上で、各素子のジョセフソン臨界電流値が等しいときには式２を満足しない条件が存在する。この状態は外部注入電流が無い状態でループ内に０，±１、±２、…、のフラクソイドによるモードができることを意味する。本発明の回路では外部注入電流の存在によりフラクソイド量子化が達成され、注入電流の制御によってフラクソイド量子化のリセットを行うことを前提にしているので式２の条件をｎが３以上で達成する必要がある。式２を書き換えた式３を達成するのに素子のジョセフソン臨界電流を異なる値に設定することが有効であることがわかる。超伝導ループに流れる電流は、外部注入電流が無いときには、周回電流のみになり、この電流の最大値はループに含まれるジョセフソン接合素子のなかで最も小さなジョセフソン臨界電流値で制限される。たとえば、Ｉｏ３をＩｏ１、Ｉｏ２の二倍に設定するとＩｅの最大値はＩｏ１（＝Ｉｏ２）となりこのとき式２の左辺は
【式４】
0003648551.tif 000005
となり、ｎ＝３のとき、３π／２となり、式２の条件を満たす。
本発明ではＳＦＱパルスの発生をＪ１とＪ２のスイッチによって達成するため、これらの素子のジョセフソン臨界電流はＪ３より小さく、かつ、同じ程度の値にあることが望ましい。Ｊ１とＪ２のジョセフソン臨界電流値が異なると動作マージンが低下する。
【００１２】
図１に戻って説明する。図１の回路は、ジョセフソン素子回路中で、スイッチング動作させる素子とこの素子より大きなジョセフソン臨界電流を持つジョセフソン素子を複数個直列に接続したエレメント（ｎ個のジョセフソン素子Ｊ３．１、Ｊ３．２、Ｊ３．３、・・、Ｊ３．ｎ）をインダクタンスとして機能させることを特徴とする。
ジョセフソン接合素子は以下のジョセフソン方程式にしたがって動作する。
【式５】
0003648551.tif 000006
【式６】
0003648551.tif 000007
ここで、Ｉは素子に流れる電流、Ｉｏは素子のジョセフソン臨界電流、φは素子の位相差、Ｖは素子に発生する電圧、Φｏは磁束量子（２．０７×１０−１５Ｗｂ）である。これらの式にインダクタンスによる電圧の発生関係式  Ｖ＝Ｌ・ｄＩ／ｄｔをあてはめて等価的なインダクタンスを求めると、電流が０の条件で
【式７】
0003648551.tif 000008
が算出される。この値は、ジョセフソン接合素子に流れる電流がＩｏ近傍になると増加するため厳密には一定値のインダクタンスとしては扱えないが、上述の値を目安とすることはできる。
【００１３】
Ｌの値は、例えば、Ｌ＝０．３３〔［ｐＡ・ｍＡ］／  Ｉｏ〕とする。
このように、ジョセフソン臨界電流の異なる複数のジョセフソン素子によりインダクタンスを構成したので、従来の幾何学的形状に依存するインダクタンスを排除し、小型、高速、高信頼性のジョセフソン集積回路とすることができる。
【００１４】
図１および図２の本発明の回路図に基づき、パルス発生動作を以下に説明する。
図２は図１の回路における電流の流れる向きを矢印で示した図である。
この回路では、ジョセフソン素子Ｊ１，Ｊ２およびｎ個のＪ３が一つの超伝導ループを形成し、それぞれのジョセフソン素子に流れる電流をＩ１、Ｉ２、Ｉ３とし、それぞれの電流の符号を矢印方向に正とすると、
【式８】
0003648551.tif 000009
Ｉｏ１、Ｉｏ２、Ｉｏ３はそれぞれの素子のジョセフソン臨界電流値、θ１、θ２、θ３は素子の位相差を表す。
二つの超伝導体を極めて薄い絶縁層で隔てた構造のジョセフソン接合素子では、これらの超伝導電極間に電圧の発生無し（超伝導対中では電界ガ発生しないので、一般的な電界によるオームの法則は成り立たない）で超伝導電流が流れる。この電流の大きさは二つの超伝導電極のそれぞれが持つ位相の差によって決定される。
【００１５】
また、バイアス電流Ｉｂと入力電流Ｉｉｎの電流はそれぞれ
【式９】
0003648551.tif 000010
で表記される。各素子のスイッチング条件は位相差がπ／２を越えたときとする。但し、図２の回路では、電流Ｉ１は入力電流Ｉｉｎのうちジョセフソン素子Ｊ１を流れる電流であり、電流Ｉ２は入力電流Ｉｉｎのうちジョセフソン素子Ｊ２を流れる電流であり、電流Ｉ３は入力電流Ｉｉｎのうちジョセフソン素子Ｊ３を流れる電流であり、この回路の場合、Ｉ１＝Ｉ２と設定されている。
また、図２の回路では、バイアス電源から供給されるバイアス電流Ｉｂは、ジョセフソン素子Ｊ１に流れる電流Ｉｂ２と、ジョセフソン素子Ｊ２およびＪ３に流れる電流Ｉｂ１に分流する。
【００１６】
同回路にバイアス電流Ｉｂを流すと図２に示すようにジョセフソン素子Ｊ２、Ｊ３を含むブランチ（分岐回路）とジョセフソン素子Ｊ１のブランチに電流が分流する。また、入力電流Ｉｉｎを増加させていくと、ジョセフソン素子Ｊ１のブランチとジョセフソン素子Ｊ２およびＪ３のブランチに分流し、
入力電流Ｉｉｎとバイアス電流Ｉｂ２が合成されるジョセフソン素子Ｊ１が最初にスイッチする。このとき、入力電流Ｉｉｎとバイアス電流Ｉｂおよび超伝導ループの周回電流Ｉｅによって超伝導ループ内の磁束量子化条件が次式を満たすと、図３（図２に超伝導永久電流Ｉｅを書き足した図）に示すように超伝導永久電流Ｉｅが発生する。
【式１０】
0003648551.tif 000011
このとき、超伝導ループは磁束を持たない状態（０）から1個の磁束が捕獲された状態（１）に遷移し、ジョセフソン素子Ｊ1の両端に数ピコ秒の超高速磁束量子パルスが発生し、出力端子ＯｕｔにＰ１を出力する。
【００１７】
図４は図１の回路における図３の後の動作を説明する動作説明図である。
超高速磁束量子パルスＰ１を出力した後、入力電流Ｉｉｎを減少させていくと、周回電流Ｉｅとバイアス電流Ｉｂがジョセフソン素子Ｊ２に重畳して流れるようになり、電流がＩｏ２を越えると
ジョセフソン素子Ｊ２がスイッチングする。このとき、捕獲された磁束量子が開放されてジョセフソンＪ２の両端にＪ1のときと同様に超高速磁束量子パルスが発生するが、グランドから孤立しているため、出力端子には大きく影響しない。この結果、外部からゆっくりとした周期で与える入力電流Ｉｉｎパルス信号に対応するピコ秒レベルの超高速磁束量子パルスを発生させることができる。
【００１８】
次に、前記動作をバイアス電流Ｉｂと入力電流Ｉｉｎのしきい値特性から、説明する。
以下に示す具体的な回路パラメータの回路におけるパルス発生条件を図５および図６に示す。Ｉｏ３＝３Ｉｏ１、Ｉｏ１＝Ｉｏ２、ｎ＝６のパルス発生回路のバイアス電流Ｉｂおよび入力電流Ｉｉｎについてのしきい値特性を図５に示す。同図において、点線により略菱形に示されている（１）、（０）、（−１）と表記されている特性は、それぞれ本回路の超伝導ループに磁束量子が＋１個、無し（０）、−１個捕獲されているときのモードを示す。横軸はバイアス電流値ＩｂとジョセフソンＪ１のブランチに流れる入力電流値Ｉｏの比を表し、縦軸は入力電流値ＩｉｎとジョセフソンＪ１のブランチに流れる入力電流値Ｉｏの比を表わす。
図５中、各モードの重なった領域ではＩｂとＩｉｎの電流軌跡の履歴によりどちらかのモードが決定される。たとえば、最初、ＩｂとＩｉｎがともに０（原点）にあり、その後、（０）の略菱形の点線で示された領域内では、どのようにＩｂとＩｉｎによる電流軌跡を描かせても、超伝導ループ内に磁束は捕獲されない。その結果、（１）や（−１）の領域との重なった領域でも（０）のモードになる。しかし、たとえば、（０）の境界をこえて、（１）の略菱形領域に一度入ると、超伝導ループに磁束が捕獲されるため、この後、（０）と重なる領域でも（１）のモードとなる。捕獲された磁束は（１）の略菱形領域から（０）の略菱形領域へ電流軌跡を移動させることでリセットできる。
【００１９】
この回路で一つの入力パルスに対応する一つの磁束量子パルスを発生させる方法を次に示す。
図６において、最初、この回路はモード（０）で、任意の値のバイアス電流Ｉｂ（この実施例の場合、Ｉｂ／Ｉｏが０．５）が流れている状態にある。ここで、入力電流Ｉｉｎをゼロから増加させると、モード（０）のしきい値をＡ点で越えるため、磁束量子パルスを生成してモード（１）に入る。この後、Ｉｉｎを減少させるとＢ点でモード（１）のしきい値を越えてモード（０）に戻る。
図７は計算機シミュレーションで上記図１の回路について動作確認を行った特性図である。図中、横軸Ｔ（ｓ）はナノ秒（ｎｓ）を表し、縦軸はマイクロアンペア（μＡ）を表す。
【００２０】
Ｉｏ１＝Ｉｏ２＝Ｉｏ３／３＝０．２  （ｍＡ）、ｎ＝６の回路条件で、Ｉｂ＝０．１  （ｍＡ）を流した状態で、立ち上がり、立ち下がり時間：３００  （ｐｓ）、周期：２  （ｎｓ）の入力電流パルスを与えた。同図の出力結果から、入力電流の立ち上がり時にピコ秒幅の超高速磁束量子パルスが発生していることがわかる。同図最下段図は入力電流Ｉｉｎの波形を示す。４００μＡの入力電流パルス（立ち上がり、立ち下がり時間：３００（ｐｓ）、周期：２（ｎｓ））が見られる。同図中段図はバイアス電流Ｉｂの電流波形である。最初に１００μＡの電流が１５０（ｐｓ）の立ち上がりで与えられている。同図最上段図は本発明回路の出力電流波形を示す。Ｉｉｎの立ち上がり時に（０）から（１）のモードに遷移したことによる約２００μＡの磁束量子パルスが発生している。また、立ち下がり時には（１）から（０）へのモード遷移に伴うパルスが生じるが、小さくなっていることがわかる。
【００２１】
【発明の効果】
本発明によれば従来のジョセフソン素子回路で用いられていた幾何学的形状依存性を持つインダクタンスを排除できることから、小型、高速、高信頼性のジョセフソン素子集積回路を提供できる。従来のこの種の回路において回路の磁束の捕獲条件にインダクタンス（Ｌ）とジョセフソン臨界電流値（Ｉｏ）の積が磁束量子（２．０７×１０−１５）をもつことが必須であるため、回路寸法を小さくしようとしてインダクタンスを小さくすると、ジョセフソン接合素子の臨界電流を大きくする必要が生じ、任意性のある回路設計が不可能であった。本発明の回路の磁束の捕獲条件は定義でも明らかなように、ジョセフソン接合素子の臨界電流値の比のみで決定されることから、回路設計時に電流やインダクタンスなどの絶対値を考慮する必要がなくなり、その結果、回路の動作電流値を任意に設定でき、設計に大きな自由度を与えることを可能にする。
【図面の簡単な説明】
【図１】  本発明のパルス発生器の回路図である。
【図２】  図１の回路における最初の状態を説明する動作説明図である。
【図３】  図１の回路における図２の続きを説明する動作説明図である。
【図４】  図１の回路における図３の続きを説明する動作説明図である。
【図５】  本発明の回路のしきい値特性図である。
【図６】  図５の回路の動作説明図である。
【図７】  図１の回路のコンピュータシミュレーションによる回路動作検証図である。
【図８】  従来のパルス発生器の回路図である。
【符号の説明】
Ｊ１、Ｊ２、Ｊ３、Ｊ３．１、Ｊ３．２、Ｊ３．３、・・、Ｊ３．ｎ    ジョセフソン素子
Ｉｉｎ    入力電流
Ｉｎ      入力（端子）
Ｏｕｔ    出力（端子）
Ｂｉａｓ    バイアス電源
Ｉｂ    バイアス電流
【図１】
0003648551.tif 000012
【図２】
0003648551.tif 000013
【図３】
0003648551.tif 000014
【図４】
0003648551.tif 000015
【図５】
0003648551.tif 000016
【図６】
0003648551.tif 000017
【図７】
0003648551.tif 000018
【図８】
0003648551.tif 000019