(57)【特許請求の範囲】
【請求項１】
一対のｎ＋半導体部に挟まれたチャネル部を有するアモルファスシリコン半導体層が基板上に形成され、前記チャンネル部上にゲート絶縁部を介してゲート電極が形成され、前記一対のｎ＋半導体部上に前記ゲート絶縁部を両側から挟み、且つ前記ゲート絶縁部の端部から２００〜２０００Åの距離で前記ゲート絶縁部の下方の領域に延設されるシリサイド層が形成され、前記一対のｎ＋半導体部のそれぞれの前記チャネル部側端部は前記チャネル部の端部と前記シリサイド層の端部とを隔離するよう前記ゲート絶縁部の下方の領域まで延設されることを特徴とする薄膜トランジスタ。
【請求項２】
前記シリサイド層がＭｏ、Ｔａ、ＷまたはＣｒのうち少なくとも１種類の元素を含むものであることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記ｎ＋半導体部が前記シリサイド層と接するハイドーズ層と該ハイドーズ層の下側に形成された非ハイドーズ層とからなることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項４】
基板上にアイランド状の半導体層と、この半導体層の中央部上のゲート絶縁部と、このゲート絶縁部上のゲート電極を積層形成し、次にこの基板の斜め上方からイオンの照射を行ってゲート絶縁部周囲の半導体層をｎ＋半導体部とするとともに、ゲート絶縁部の底部周縁を斜め方向に透過するイオンをゲート絶縁部下方の半導体層に侵入させてゲート絶縁部下方にｎ＋半導体部の延出部を形成し、前記ｎ＋半導体部及びｎ＋半導体部の演出部の上に前記ゲート絶縁部を両側から挟み、且つ、前記ゲート絶縁部の端部から２００〜２０００Åの距離で該ゲート絶縁部下方の領域に延出されるシリサイド層を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項５】
斜め方向からイオンドーピングを行う際に、基板をその厚さ方向に貫通する法線を中心として回転させるか、イオンビームを前記法線を中心として回転させて照射することを特徴とする請求項４記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は斜めイオンドーピングを行ってゲート絶縁部の内側の半導体層にｎ＋層などからなる半導体部の延出部を形成する技術に関する。
【０００２】
【従来の技術】
図６は、従来の薄膜トランジスタの一構成例を示すもので、この例の薄膜トランジスタＡは、基板１上に左右のｎ＋層となる半導体部２、３に挟まれた状態で半導体基部４が設けられ、この半導体基部４の上に、ゲート絶縁部５を介してゲート電極６が設けられた構造とされている。
【０００３】
この例の構造の薄膜トランジスタＡにあっては、半導体部２、３と半導体基部４との境界部分の位置は、ゲート絶縁部５の底部周縁近傍にされている。
これは、半導体部２、３を形成する場合、半導体層を基板に形成し、ゲート電極６とゲート絶縁部５をエッチングにより形成した後で、ゲート電極６とゲート絶縁部５をマスクとして真上からイオンを照射するイオンドーピングを行い、半導体層の両側部分にイオン打ち込みを行って打ち込み部分をｎ＋層として半導体部２、３を形成することによっている。
【０００４】
【発明が解決しようとする課題】
図６に示す構造の薄膜トランジスタにあっては、半導体部２、３上に成膜処理を行ってソース電極とドレイン電極を接続して設け、ゲート電極６が発生させる電界の作用により利得を得る構成のトランジスタとして使用される。
このようなトランジスタとしての作用は、ゲート電極６への通電により半導体層４のゲート絶縁部５側に図７に示すようなチャネル部１０を生成させ、チャネル部１０を介してキャリア（半導体部２、３がｎ＋層の場合に電子、ｐ＋層の場合に正孔）が移動できるように構成し、ゲート電極６の電圧によりソースドレイン電極間に流れる電流を制御することで得られるようになっている。
【０００５】
このようにチャネル部１０においてキャリアの移動がなされる場合、図７に示す従来構造であると、チャネル部１０と半導体部３の端縁部分が接続しているので、この部分を介して正孔の移動がなされてリーク電流が流れ、結果的にトランジスタとしてのオフ時のリーク電流が生じ易い問題があった。
また、半導体部２、３がｎ＋層の場合に抵抗値が１ｋΩ・ｃｍ程度あり、これ以上抵抗を低くできない問題があり、半導体部２、３の抵抗値が高いことに起因して薄膜トランジスタとしてのスイッチング時の立ち上がり特性の優れたものが得られない問題があった。
【０００６】
本発明は前記事情に鑑みてなされたものであり、薄膜トランジスタとしてのオフ時のリーク電流を少なくすることができて信頼性を向上できるとともに、リーク電流の少ない薄膜トランジスタを製造時の条件を従来と大きく変えることなく容易に製造できる構造と方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は前記課題を解決するために、一対のｎ＋半導体部に挟まれたチャネル部を有するアモルファスシリコン半導体層が基板上に形成され、前記チャネル部上にゲート絶縁部を介してゲート電極が形成され、前記一対のｎ＋半導体部上に前記ゲート絶縁部を両側から挟むようにシリサイド層が形成され、前記一対のｎ＋半導体部のそれぞれの前記チャネル部側端部が前記チャネル部端部と前記シリサイド層の端部とを隔離するよう前記ゲート絶縁部下方側まで延設されてなる。
シリサイド層からチャネル部側に電子の移動がなされる場合に延設されたｎ＋半導体部が正孔のブロッキング領域として有効に作用し、電子の流れを円滑にするので、オフ時のリーク電流を減少させることができ、信頼性の高い薄膜トランジスタを提供できる。
【０００８】
また、本発明は、前記シリサイド層がＭｏ、Ｔａ、ＷまたはＣｒのうち少なくとも１種類の元素を含むものであることを特徴とする。この構成により、確実にシリサイド化されたシリサイド層が得られる。
更に本発明は、前記ｎ＋半導体部が前記シリサイド層と接するハイドーズ層と該ハイドーズ層の下側に形成された非ハイドーズ層とからなり、前記シリサイド層のチャネル部側端部が前記チャネル部に斜め方向から進入する光を遮蔽するよう前記ゲート絶縁部下方側まで延設されてなることを特徴とする。
この構成により、正孔のブロッキング領域を確保できるとともに、薄膜トランジスタの斜め上方からの光が直接チャネル部に達することを防止でき、不要な光電流を抑制することができる。
本発明でハイドーズ層とは、半導体層に不純物（ドーパント）が１０１７原子／ｃｍ２以上１０１９以下添加されたものである。また、不純物（ドーパント濃度）が１０１７原子／ｃｍ２未満である部分を非ハイドーズ層としている。
【０００９】
本発明の製造方法は前記課題を解決するために、基板上にアイランド状の半導体層とこの半導体層の中央部上のゲート絶縁部とこのゲート絶縁部上のゲート電極を積層形成し、次にこの基板の斜め上方からイオンの照射を行ってゲート絶縁部周囲の半導体層をｎ＋半導体部とするとともにゲート絶縁部の底部周縁を斜め方向に透過するイオンをゲート絶縁部下方の半導体層に侵入させてゲート絶縁部下方にｎ＋半導体部の延出部を形成することを特徴とする。
斜め方向からイオンドーピングを行うことで、ゲート絶縁部の底部周縁を斜め方向に透過するイオンをゲート絶縁部下方の半導体層に侵入させることが確実にでき、ｎ＋半導体部の延出部が必要充分な奥行きでゲート絶縁部周縁下方に確実に生成される。
【００１０】
次に発明は前記課題を解決するために、前記の方法において斜め方向からイオンドーピングを行う際に、基板をその厚さ方向に貫通する法線を中心として回転させるか、イオンビームを前記法線を中心として回転させて照射することを特徴とする。
基板回転あるいはイオンビーム回転を行うことで、ゲート絶縁部の全周にわたり確実に延出部が形成され、延出部の形成不良がなくなる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図１〜図３は本発明方法に係る薄膜トランジスタを製造する工程を説明するためのものであり、本発明方法を実施することで図２（Ｂ）に示す本発明に係る構造の薄膜トランジスタを製造することができる。
図２（Ｂ）に示す構造例の薄膜トランジスタＴ１は、絶縁材料からなる基板２０上に形成された、ａ−Ｓｉからなる半導体層２１と、その中央部上に形成されたゲート絶縁部２２と、このゲート絶縁部２２上に積層されたゲート電極２３を主体として構成されている。前記半導体層２１は、中央のチャネル部２５とその左右両側に形成されたｎ＋半導体部２６、２７を主体としてなる。また、ｎ＋半導体部２６の上には、シリサイド層２８がｎ＋半導体部２７の上にはシリサイド層２９がそれぞれ形成され、チャネル部２５の上部側が図３に示すチャネル部１０とされる。
【００１２】
前記ゲート絶縁部２２の周縁下方には、ｎ＋半導体部２６、２７をゲート絶縁部２２の下方側まで延出させた延出部２６ａ、２７ａが形成されている。更に、延出部２７ａの部分の拡大構造を図３に示すが、シリサイド層２９とｎ＋半導体部２７との間の部分には不純物（ドーパント）が添加されたハイドーズ層３０が形成され、このハイドーズ層３０の下側には非ハイドーズ層３２が形成され、シリサイド層２９の端部の延出部２９ａはゲート絶縁部２２の底部周縁まで延出形成され、ハイドーズ層３０の端部の延出部３０ａもゲート絶縁部２２の周縁下方まで延出形成されている。なお、この例においてハイドーズ層３０とは半導体層に不純物（ドーパント）が１０１７原子／ｃｍ２以上１０１９以下添加されたものであり、不純物（ドーパント濃度）が１０１７未満である部分を非ハイドーズ層３２としている。なおまた、図面には開示していないが、ｎ＋半導体部２６の延出部２６ａ側の構造も図３に示す構造と全く同様の構造となる。
【００１３】
前記構成において基板２０はガラス基板等の絶縁性の材料からなり、半導体層２１はａ−Ｓｉに不純物としてイオン（Ｐ＋、Ｂ＋、Ａｓ＋、ＰＨ＋、ＢＨ＋等）をドーピングしてなるｎ＋層からなり、ゲート絶縁部２２はＳｉＮｘなどからなる絶縁層からなり、シリサイド層２８、２９はＭｏ、Ｔａ、Ｗ、Ｃｒなどのシリサイド形成用元素をＳｉ中に拡散させた層（ＭｏＳｉｘ、ＴａＳｉｘ、ＷＳｉｘ、ＣｒＳｉｘ等のメタルシリサイド）からなる。
また、この種の薄膜トランジスタにおいて、ゲート電極２３の厚さは１０００Å程度、ｎ＋半導体部２６、２７の厚さは５００Å程度、ゲート絶縁部２２の厚さは１５００Å程度、シリサイド層２８、２９の厚さは１００〜２００Å程度、シリサイド層２８、２９の端部の幅は２００〜２０００Å程度、ハイドーズ層３０の厚さは２００〜２０００Å程度、ハイドーズ層３０の端部の幅は２００〜２０００Å程度に形成される。
【００１４】
前記構造の薄膜トランジスタＴを製造するには、図１（Ａ）、（Ｂ）に示すように基板２０上にアイランド状のａ−Ｓｉからなる半導体層４０を形成し、これらを覆うように絶縁層４１とゲート電極層４２を形成する。
次に半導体層４０の中央部上になるようにゲート電極層４２上に所定のパターンに沿ってフォトレジスト４４を被せてからエッチングを行い不要部分を削除してパターニングするフォトレジスト工程を施してゲート電極層４２からゲート電極２３を形成し、続いて絶縁層４１を同様にパターニングするフォトレジスト工程を施して図１（Ｃ）に示すゲート絶縁部２２を形成する。この際に、ゲート電極２３の両側の絶縁層４１の底部、換言すると、半導体層４０の両端側部分上の絶縁層４１の底部を残留させておき、絶縁保護層３１とする。
【００１５】
なお、このエッチング処理を行うには、ゲート絶縁部を１０００〜５０００Å間でエッチングされるようにＨＦ系のウエットエッチングを用いて行うことができる。
このエッチングを行ったならば、更にエッチングによりフォトレジスト４４を除去する。
【００１６】
次に、ゲート電極２３とゲート絶縁部２２をマスクとするイオンドーピング処理により、不純物であるＰ＋、Ｂ＋、Ａｓ＋、ＰＨ＋、ＢＨ＋等などのイオンをイオンガンにより図２（Ａ）に示すように斜め上方から斜め下方に照射して注入するとともに、基板２０をその法線Ｒを中心として回転させ、半導体層４０の両端側にｎ＋半導体部２６、２７を図２（Ｂ）に示すように形成する。ここでイオンドーピングを行う場合のイオンの照射角度θは、基板２０の法線Ｒに対して１０゜〜３０゜の範囲、特に３０゜前後の角度が好ましい。なお、前述のようにイオンの照射を行う場合にイオンガンを斜め方向に向けて固定して基板２０を回転させることが好ましいが、基板２０を固定してイオンガン自体を傾斜させたまま回転移動できるように構成し、イオンを斜め方向から基板２０に照射したままでイオンガンを回転させつつ基板２０の全周にわたりイオン照射しても良いのは勿論である。  前記イオンは、ゲート絶縁部２２に覆われていないａ−Ｓｉからなる半導体層４０の両側部分に対して十分に注入される結果、半導体層４０の両端部分はほとんどｎ＋層となり、ｎ＋半導体部２６、２７が形成される。
これに対してゲート絶縁部２２で覆われた半導体層中央部にはイオンの注入はなされないが、イオンの照射角度を傾斜させて基板２０を回転させているので、ゲート絶縁部２２の底部周縁の薄い部分に関してはイオンがゲート絶縁部２２を透過する結果、ゲート絶縁部２２の周縁部の下方にもｎ＋半導体部が形成されてこの部分にｎ＋層からなる延出部２６ａ、２７ａが  形成される。
【００１７】
次に、前記ｎ＋半導体部２６、２７上の絶縁保護膜３１の上面にＭｏ、Ｔａ、Ｗ、Ｃｒなどの元素の薄膜を形成し、熱処理を行って薄膜の元素とｎ＋半導体部２６、２７の元素どうしを相互拡散させてメタルシリサイドとして、必要に応じて絶縁保護膜３１の部分をエッチング等により除去することでｎ＋半導体部２６、２７の上面にシリサイド層２８、２９を形成することができる。なお、この工程においてエッチング処理を特に施さずに前記絶縁保護膜３１の部分に相当する部分を残しておいても良い。
【００１８】
この結果、図２（Ｂ）に示す構成の薄膜トランジスタＴ１を得ることができる。  ここで、図２（Ｃ）に示すように薄膜トランジスタＴ１を覆うように絶縁層４４を形成し、シリサイド層２８、２９上の絶縁層４４にコンタクトホール４５を形成してからソース電極４６とドレイン電極４７と画素電極４８を形成し、シリサイド層２８にソース電極４６を接続形成し、シリサイド層２９にドレイン電極４７を接続形成することで、図２（Ｃ）に示す液晶表示装置用の薄膜トランジスタＴ１’を得ることができる。
また、この構造の薄膜トランジスタＴ１’にあっては、基板２０に対向する基板を別途設け、両基板間に液晶を封入して液晶表示装置が構成されるので、薄膜トランジスタＴ１’の上方には液晶が設けられることになる。
この構成の薄膜トランジスタ型液晶表示装置にあっては、ゲート電極２３に付加した電圧によりソースドレイン間の電流の流れを制御することでスイッチングを行い、画素電極４８により液晶分子に電界を印加するか否かを切り替え、光の透過状態を切り替えて表示用に使用することができる。
【００１９】
以上説明した製造方法にあっては、図６と図７を基に先に説明した従来構造の製造工程をほとんどそのまま利用することができ、従来工程に、斜めイオン照射するイオンドーピング工程を付加することで実現できるので、極めて簡単に実現することができる。更に、他の特別な膜を付加することもないので、工程が複雑になることもない。
また、得られた薄膜トランジスタＴ１、Ｔ１’にあっては、図３に拡大して示すように、シリサイド層２９とチャネル部２５との間にｎ＋層からなる延出部２７ａが形成されているので、この部分が正孔をブロックする領域となり、電子がシリサイド層２９から延出部２７ａを通過してチャネル部側に容易に移動することができ、正孔の存在による電子の流れに影響が出にくく、これによりリーク電流を阻止して薄膜トランジスタのオフ電流（ＩＯＦＦ）を少なくし、オフ電流の上昇を抑えることができ、これにより液晶駆動時の信頼性を向上できる。
【００２０】
図４は、他の構造例の薄膜トランジスタの製造方法を説明するためのもので、図４（Ａ）に示すようにフォトレジスト４４を残したままで斜め方向からイオン照射を行い、イオンドーピングを行い、薄膜トランジスタＴ２を形成した後で、フォトレジスト４４を除去し、続いて図４（Ｂ）に示すようにシリサイド層２８に接続させてソース電極５０を形成し、シリサイド層２９に接続させてドレイン電極５１を形成するとともに、その後にそれらを覆って絶縁層５２を形成し、絶縁層５２の一部を除去してドレイン電極５１に接続させて画素電極５３を形成し、ソース電極５０に接続させてソース配線５４を形成したものである。
【００２１】
図４（Ｃ）に示す構造においてもシリサイド層２８、２９を有するので、接続抵抗を少なくできて薄膜トランジスタのオフ電流（ＩＯＦＦ）を少なくすることができ、オフ電流の上昇を抑えることで液晶駆動時の信頼性を向上できる。
【００２２】
図５は、図２（Ｃ）に示す構造の薄膜トランジスタを製造した場合のトランジスタ特性について計測した結果を示す。図２（Ｃ）に示す構造においてチャネル部はａ−Ｓｉからなり、ｎ＋半導体部はＰ（リン）を斜め方向（基板法線に対して入射角度３０゜）からイオン注入したａ−Ｓｉからなり、ｎ＋半導体部の延出部はゲート絶縁部の周縁からの奥行き１０００Å、ゲート絶縁部はＳｉＮＸからなり、ゲート電極はＣｒからなり、ハイドーズ層は厚さ１０００Åとして製造した。図５に示すように、斜め方向からイオン注入して製造したものの薄膜トランジスタとしてのオン特性は立ち上がり鋭く、基板法線方向からイオン注入して製造したものと比較してオフ電流が充分に低いことも確認できた。また、図５にはリンを基板の法線方向からイオン注入して製造した場合のトランジスタのオフ特性を１点鎖線で示した。
【００２３】
【発明の効果】
以上説明したように本発明によれば、シリサイド層を有するｎ＋半導体部に挟まれてチャネル部を有する半導体層上にゲート絶縁部を介してゲート電極が設けられた構造において、ｎ＋半導体部にシリサイド層を設け、さらにシリサイド層のゲート絶縁部側よりも延出してゲート絶縁部の下側に伸びる延出部を設け、シリサイド層とチャネル部との間に延出部を介在させた構成としたので、シリサイド層からチャネル部側に電子の移動がなされる場合に延出部が正孔のブロッキング領域として有効に作用し電子の流れを円滑にするので、オフ時のリーク電流を減少させることができ、信頼性の高い薄膜トランジスタを提供できる。
【００２４】
また、シリサイド層とハイドーズ層をいずれもゲート絶縁部の周縁下方まで延出させているので、チャネル部に生成するチャネル部にシリサイド層を近づけて設けることができ、電子の移動を円滑にできるとともに、シリサイド層の存在により斜め上方からの光が遮蔽され、直接チャネル部に光が照射されなくなり、不要な光電流が抑制されることにより、薄膜トランジスタのオフ時のリーク電流を減少させることができる。
【００２５】
また、イオンドーピングを行う場合に斜めからイオンを照射することにより、イオンドーピングにより半導体層にイオンを注入してｎ＋層などからなるｎ＋半導体部を形成する場合、ゲート絶縁部の底部周縁を介して半導体層に確実にイオンを注入することができるようになり、ゲート絶縁部の底部周縁下方に確実にｎ＋半導体部の延出部を形成できる。
【００２６】
また、フォトリソグラフィ工程とイオンドーピングを行って製造する従来の薄膜トランジスタの製造方法に、斜め方向からのイオンドーピング処理を付加するのみで本発明方法を実施することができ、特別な装置の追加や成膜工程を付加することなく、従来工程の一部を変更するのみで実施できるので、実施も容易にできる効果がある。
更に、基板回転あるいはイオンビーム回転を行うことで、ゲート絶縁部の全周にわたり確実に延出部が形成され、延出部の形成不良がなくなる。
【図面の簡単な説明】
【図１】図１は本発明方法の一例を示すもので、図１（Ａ）は基板上に半導体層を形成した状態を示す断面図、図１（Ｂ）は基板上に半導体層と絶縁層とゲート電極層を形成した状態を示す断面図、図１（Ｃ）は基板上に半導体層、絶縁膜、ゲート電極およびフォトレジストを形成した状態を示す断面図。
【図２】図２は本発明方法の一例を示すもので、図２（Ａ）は斜めイオンドーピングを行っている状態を示す断面図、図２（Ｂ）は得られた薄膜トランジスタを示す断面図、図２（Ｃ）は得られた液晶表示装置用薄膜トランジスタを示す断面図。
【図３】図２（Ｃ）に示す薄膜トランジスタの要部拡大断面図。
【図４】図４は本発明方法の他の例を示すもので、図４（Ａ）は斜めイオンドーピングを行っている状態を示す断面図、図４（Ｂ）は得られた薄膜トランジスタを示す断面図、図４（Ｃ）は得られた液晶表示装置用薄膜トランジスタを示す断面図。
【図５】得られた薄膜トランジスタ試料の特性を示す図。
【図６】従来の薄膜トランジスタの一例を示す断面図。
【図７】図６に示す従来の薄膜トランジスタの要部拡大断面図。
【符号の説明】
Ｔ１、Ｔ１’        薄膜トランジスタ
１０            チャネル部
２０            基板
２２            ゲート絶縁部
２３            ゲート電極
２５            チャネル部
２６、２７      ｎ＋半導体部
２６ａ、２７ａ  延出部
２８、２９      シリサイド層
２９ａ          延出部
３０            ハイドーズ層
３０ａ          延出部
【図１】
0003631862.tif 000002
【図２】
0003631862.tif 000003
【図３】
0003631862.tif 000004
【図４】
0003631862.tif 000005
【図５】
0003631862.tif 000006
【図６】
0003631862.tif 000007
【図７】
0003631862.tif 000008