(57)【特許請求の範囲】
【請求項１】
対向して配置された第１と第２の基板と、
前記第１の基板の前記第２の基板と対向する内面に、行方向及び列方向に複数マトリクス状に配置された画素電極と、
前記第１の基板の前記内面の、列方向に前記画素電極を挟む位置に、１つの画素電極に対して２つを対応させて配置され、対応する各画素電極に電流路の一端が接続された複数の薄膜トランジスタと、
前記第１の基板の前記内面の各画素電極行の間に、画素電極を挟む位置に配置された２つの薄膜トランジスタの一方と他方それぞれに対応させて、１つの画素電極行を挟んで２つずつ配置され、対応する前記各薄膜トランジスタのゲートに接続された複数のゲートラインと、
前記第１の基板の前記内面の前記画素電極列の間に、前記画素電極列に１対１で対応させて配置され、対応する画素電極に接続された２つの薄膜トランジスタの電流路の他端に接続された複数のデータラインと、
前記第２の基板の前記第１の基板と対する内面に、前記画素電極と対向させて配置した少なくとも１つの対向電極と、前記第１の基板と前記第２の基板との間に封止された自発分極を有する液晶と、
を備えていることを特徴とする液晶表示素子。
【請求項２】
前記画素電極行の間に配置された複数の前記薄膜トランジスタは、それぞれの電流路の他端が共通の導電路を介して対応する列のデータラインに接続されていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
前記複数のゲートラインは、対応する画素電極の行間に前記画素電極行の方向に延出させて２つずつ配置され、
隣接する画素電極行の各画素電極に接続され、互いに近接して配置される２つの薄膜トランジスタは、それぞれの画素電極に近接したゲートラインによりそれぞれ形成されたゲート電極と、これらのゲートライン上にゲート絶縁膜を介してそれぞれ隣接させて形成された２つの半導体膜とを備え、２つの前記半導体膜の一方端がそれぞれ対応する画素電極に接続され、それぞれの半導体膜の他方端が、前記画素電極の列間に配置されたデータラインから前記画素電極行の方向に延出して一体的に形成された共通電流路により前記データラインに共通接続されていることを特徴とする請求項１又は２に記載の液晶表示素子。
【請求項４】
前記液晶は、電界の印加により、少なくとも強誘電相を示すカイラルスメクティック液晶からなることを特徴とする請求項１乃至３のいずれかに記載の液晶表示素子。
【請求項５】
画素電極は、前記列方向に細長い矩形状に形成され、前記薄膜トランジスタは細長い矩形状の前記画素電極の列方向に対向する２つの縁に沿って形成されていることを特徴とする請求項１乃至４のいずれかに記載の液晶表示素子。
【請求項６】
請求項１に記載の液晶表示素子と、
前記液晶表示素子の前記ゲートラインに接続され、各画素電極の列を挟むように配置された２本のゲートラインに同時にゲートパルスを印加するゲートドライバと、
前記液晶表示素子の前記データラインに接続され、前記データラインとオンした前記薄膜トランジスタを介して、選択された列の画素電極に表示階調に対応する信号を供給するデータドライバと、
を備えていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自発分極を有し、少なくとも電圧の印加により強誘電相を示す液晶を用いた液晶表示素子に関し、特に、各画素容量を複数のＴＦＴ（薄膜トランジスタ）で駆動する液晶表示素子に関する。
【０００２】
【従来の技術】
従来、ＴＦＴ（薄膜トランジスタ）液晶表示素子は、ＴＦＴが接続された画素電極と、対向電極とが対向する内面に設けられた一対の基板間に、カイラルネマチック液晶が封入され、液晶の誘電異方性Δεと電界との相互作用により液晶層の液晶分子の配列を制御するＴＮ（Twisted Nematic）型の液晶表示素子が用いられている。
このＴＦＴ液晶表示素子は、応答速度が比較的速く、高いコントラストが得られるため、平面型の表示素子装置として広く使用されている。
【０００３】
しかし、このＴＮ型の液晶表示素子は、液晶分子がその長軸を基板にほぼ平行でツイストした状態と、電界の印加により液晶分子が基板に対してほぼ垂直に配向する状態の間で、その配向状態を変化させたことによる光学変化を利用して表示素子を行うものであるため、視野角が狭いという問題がある。
また、ＴＮ型のＴＦＴ液晶表示素子は、画素電極と対向電極及びそれらの電極間に介在された液晶とにより形成される画素容量に比べて、ＴＦＴのゲート・ソース間容量が大きいため、ゲート電極に印加されるゲート信号の影響により画素電極に印加する電圧が変動する。そのため、前記画素容量と並列に補償容量が形成されている。しかし、この補償容量を形成すると、製造工程が複雑になると共に補助電極が画素の一部を覆い、液晶表示素子の開口率が低くなるという問題がある。
【０００４】
一方、自発分極を有するカイラルスメクティック液晶であって、例えば、強誘電性液晶、反強誘電性液晶等の少なくとも電界の印加により強誘電相を示す液晶を用いた液晶表示素子を用いた液晶表示素子は、液晶層の液晶分子がその自発分極と印加された電界との相互作用により挙動するので高速で動作し、また、液晶分子が見かけ上基板面と平行な面内でその向きを変えるように挙動するため、視野角特性に優れた液晶表示素子が得られることが知られている。
【０００５】
【発明が解決しようとする課題】
しかし、強誘電性液晶や反強誘電性液晶は、大きな自発分極を有しており、その自発分極が電界の印加により揃うため、前述したように画素電極と対向電極及びこれらの電極間に介在される自発分極を有するスメクティック液晶とにより形成される画素容量が大きくなる。そのため、前記画素容量を充・放電するために大きな駆動電流が必要であり、許容電流の大きいＴＦＴを用いることが必要になり、素子面積が大きなＴＦＴを形成しなければならず、ＴＦＴの素子面積の拡大に伴って、画素の実効面積が減少し、開口率が低下するという問題が生じる。
【０００６】
この発明は、上記問題を解決するためになされたもので、ＴＦＴを用いて自発分極を有し、少なくとも電界の印加により強誘電相を有する液晶を用い、開口率が高い液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかる液晶表示素子は、
対向して配置された第１と第２の基板と、
前記第１の基板の前記第２の基板と対向する内面に、行方向及び列方向に複数マトリクス状に配置された画素電極と、
前記第１の基板の前記内面の、列方向に前記画素電極を挟む位置に、１つの画素電極に対して２つを対応させて配置され、対応する各画素電極に電流路の一端が接続された複数の薄膜トランジスタと、
前記第１の基板の前記内面の各画素電極行の間に、画素電極を挟む位置に配置された２つの薄膜トランジスタの一方と他方それぞれに対応させて、１つの画素電極行を挟んで２つずつ配置され、対応する前記各薄膜トランジスタのゲートに接続された複数のゲートラインと、
前記第１の基板の前記内面の前記画素電極列の間に、前記画素電極列に１対１で対応させて配置され、対応する画素電極に接続された２つの薄膜トランジスタの電流路の他端に接続された複数のデータラインと、
前記第２の基板の前記第１の基板と対する内面に、前記画素電極と対向させて配置した少なくとも１つの対向電極と、前記第１の基板と前記第２の基板との間に封止された自発分極を有する液晶と、
を備えていることを特徴とする。
【０００８】
この構成によれば、１つの画素電極に２つのＴＦＴが接続されており、この２つのＴＦＴを介して大きな電流を画素電極に供給することができる。従って、各画素の選択期間内に、その画素容量の充電を実質的に完了できる。そしてこの自発分極を有する液晶を用いた液晶表示素子は、それぞれの画素容量が大きいので補償容量を必要としないため、開口率を高くすることができる。
【０００９】
前記画素電極行の間に配置された複数の前記薄膜トランジスタは、それぞれの電流路の他端が共通の導電路を介して対応するデータラインに接続されてもよい。この構成によれば、電流路を個別にデータラインに接続する場合に比較して、電流路による遮光率を低減し、開口率をさらに高めることができる。この場合、前記複数のゲートラインは、対応する画素電極の行間に前記画素電極行の方向に延出させて２つずつ配置され、隣接する画素電極行の各画素電極に接続され、互いに近接して配置される２つの薄膜トランジスタは、それぞれの画素電極に近接したゲートラインによりそれぞれ形成されたゲート電極と、これらのゲートライン上にゲート絶縁膜を介してそれぞれ隣接させて形成された２つの半導体膜とを備え、２つの前記半導体膜の一方端がそれぞれ対応する画素電極に接続され、それぞれの半導体膜の他方端が、前記画素電極の列間に配置されたデータラインから前記画素電極行の方向に延出して一体的に形成された共通電流路により前記データラインに共通接続されるのが望ましい。換言すると、ゲートライン自体をゲートとして用い、薄膜トランジスタをゲートライン上に配置してもよい。このような構成により、電流路の引き出し部による遮光を抑え、開口率を高めることができる。
【００１０】
前記液晶は、少なくとも電界の印加により強誘電相を示すカイラルスメクティック液晶が用いられる。
さらに、画素電極は、前記列方向に細長い矩形状に形成され、前記薄膜トランジスタは細長い矩形状の前記画素電極の列方向に対向する２つの縁に沿って形成されているのが好ましい。
【００１１】
各画素電極の列を挟むように配置された２本のゲートラインには、同時にゲートパルスが印加され、
前記データラインには、オンした前記薄膜トランジスタを介して、選択された各画素の表示階調に対応する信号が印加される。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態に係る液晶表示装置を図面を参照しつつ説明する。
【００１３】
本実施の形態に係る液晶表示装置は、図１に示すように、液晶表示パネル１と、ゲートドライバ２と、データドライバ３とから構成される。
【００１４】
液晶表示パネル１は、図２に断面で示すように、スぺーサ２０を介して対向して配置された一対の透明基板１１及び１２を有する。透明基板１１，１２はガラス基板等から構成されている。
【００１５】
図２において下側の透明基板（以下、「下基板」と称する）１１には、図１に示すように、ＩＴＯ等の透明導電材料から構成された複数の画素電極１３がｎ行ｍ列のマトリクス状に配置されている。また、１つの画素電極１３に２つの割合で、対応する画素電極１３を列方向に挟むように、ＴＦＴ（薄膜トランジスタ）１４がマトリクス状に配置されている。各ＴＦＴ１４は、対応する画素電極１３にソースが接続されている。
【００１６】
ＴＦＴ１４のマトリクスの行毎に、ゲートラインＧＬ（ＧＬ１〜ＧＬ２ｎ）が行方向に延在して配置され、ＴＦＴ１４のゲートが対応するゲートラインＧＬに接続されている。
また、画素電極１３及びＴＦＴ１４のマトリクスの列毎にデータラインＤＬ（ＤＬ１〜ＤＬｍ）が列方向に延在して配置され、画素電極１３に列方向に挟まれた２つのＴＦＴ１４のドレインは電流路を共通にして対応するデータラインＤＬに接続されている。
【００１７】
図３に拡大して示すように、各ＴＦＴ１４は、対応するゲートラインＧＬ上に形成されている。各ＴＦＴ１４のチャネルは、対応するゲートラインＧＬのゲート（ゲート電極）として機能する部分上に図面の縦方向に延びるように形成されている。また、ＴＦＴ１４のソース電極３５Ｓは、対応する画素電極１３に接続されている。また、互いに隣接し且つ異なる画素電極１３に接続されているＴＦＴ１４のドレイン電極３５Ｄは引き出し層３５と一体に形成され、ゲートラインＧＬ上に延在して、対応するデータラインＤＬに接続されている。ドレイン電極３５Ｄと、ソース電極３５Ｓと、引き出し層３５と、データラインＤＬとは、同一の金属層をＰＥＰ法等を用いてパターニングして形成されている。
【００１８】
次に、各ＴＦＴ１４の断面構成を図４を参照して説明する。図４は図３のＡ−Ａ線での断面図である。
図４に示すように、下基板１１上には、ＴＦＴ１４のゲート（ゲート電極）としても機能するゲートラインＧＬが配置され、ゲートラインＧＬ上に窒化膜（SiＮ）等からなるゲート絶縁膜３１が形成されている。
ゲート絶縁膜３１の上には真性アモルファスシリコン（ｉ−ａ−Ｓｉ）、ポリシリコン等からなる半導体層３２が形成され、半導体層３２の上にＳｉＮ等からなるチャネル保護膜３３が形成されている。半導体層３２のドレイン側に高濃度のｎ型不純物を含むｎ+層３４Ｄが形成され、ソース側にｎ+層３４Ｓが形成されている。画素電極１３がソース側ｎ+層３４Ｓに接続されて形成され、ドレイン電極３５Ｄがドレイン側ｎ+層３４Ｄと画素電極１３に接続されている。
また、隣接するトランジスタ１４のドレイン電極３５Ｄと引き出し層３５が一体に形成されて、図示せぬデータラインＤＬに接続されている。
ドレイン電極３５Ｄと、ソース電極３５Ｓと、引き出し層３５と、データラインＤＬとは、同一の金属膜をＰＥＰ法等を用いてパターニングして形成されている。
【００１９】
図２において、上側の透明基板（以下、「上基板」と称する）１２には、画素電極１３に対向し、コモン電圧が印加される共通電極１５が形成されている。
【００２０】
下基板１１及び上基板１２の電極形成面には、それぞれ配向膜１６及び１７が形成されている。配向膜１６及び１７は、例えば、ポリイミド等の有機高分子化合物からなる水平配向膜であり、それらの対向面にはラビング等による配向処理が施されている。
【００２１】
上下基板１１、１２は、その周縁部でシール材１８により接合されており、基板１１と１２及びシール材１８で囲まれた領域には、液晶１９が封入されている。
液晶１９は、自発分極を有するスメクティック液晶であって、少なくとも電界の印加により強誘電相を示す液晶、例えば、強誘電性液晶又は反強誘電性液晶から構成される。
【００２２】
上下基板１１及び１２の外側には、液晶１９の配向状態の変化に伴う光学的な変化を視覚化するための一対の偏光板２１及び２２が配置されている。
【００２３】
画像を表示するための各画素は、画素電極１３と共通電極１５の対向部分とそれらの間に配置された液晶１９とより構成される画素容量Ｃで表され、図５に示すように、２つのＴＦＴ１４の電流路を介して、データラインＤＬに接続されている。
【００２４】
図１において、ゲートドライバ２は、図６に示すように、画素電極１３の行を挟むように配置された奇数番目と偶数番目の２本のゲートラインＧＬ2n-1、ＧＬ2nを一対として、この一対のゲートラインＧＬ2n-1、ＧＬ2n毎に、ゲート信号（パルス）を順次印加して、ゲートラインＧＬを走査する。
また、データドライバ３は、選択行の画素の表示階調に対応する電圧を有する階調信号を各データラインＤＬに印加する。
【００２５】
次に、上記構成のＴＦＴ液晶表示装置の動作を図１及び図６を参照しつつ説明する。
ゲートドライバ２は奇数番目と偶数番目の２本のゲートラインＧＬ2n-1、ＧＬ2nに同時にゲート信号を印加し、選択された行の各画素電極１３に接続されたＴＦＴ１４をオンする。一方、データドライバ３は、ゲート信号の切り替わりにほぼ同期して、各データラインＤＬに階調信号を印加する。
このため、選択された各画素電極１３には、オンした２つのＴＦＴ１４を介してデータラインＤＬから階調信号が供給される。その結果、単一のＴＦＴを使用する場合に比して、各画素容量Ｃの充・放電電流を大きくし、選択期間（ゲートパルスがオンの期間）内に各画素容量Ｃを十分に充電及び／又は放電させることができる。
そして、本実施例の液晶表示素子は、強誘電性液晶、或は反強誘電性液晶等の自発分極を有する液晶を用いており、これらの液晶は大きな自発分極を持っているため、画素電極と対向電極及びこれらの電極間に介在される前記液晶とからなる画素容量が極めて大きい。そのため、ＴＦＴのソース・ドレイン電極間容量に比べて前記画素容量が極めて大きいので、従来技術のＴＮ型のＴＦＴ液晶表示素子に必要であった補償容量を設ける必要がなくなる。よって、補償容量を形成する面積に比べて、ＴＦＴ素子を２つ設ける面積の方が小さいので、従来技術のＴＮ型のＴＦＴ液晶表示素子に比べても、本実施例の自発分極を持っ液晶を用いた液晶表示素子の方が、開口率を高くすることができる。
【００２６】
また、各ＴＦＴ１４はゲートラインＧＬをゲートとし、ゲートラインＧＬ上に形成され、且つ、隣接する２つのＴＦＴ１４の引き出し層３５が、画素と画素の境界部の非表示領域に形成されている。従って、ＴＦＴ１４による遮光部分の面積を抑えることができる。このため、開口率を大きくすることができる。
【００２７】
また、各画素電極１３に接続された２つのＴＦＴ１４は、その製造時に列方向に、アライメントずれをおこした場合、一方のＴＦＴ１４の寄生容量（ゲート・ソース間容量）は大きくなるが、他方は小さくなる。例えば、図３において、フォトマスクのアライメントずれにより、中央の画素電極１３に接続された一方のＴＦＴ１４のソース電極３５Ｓとゲート（ゲートラインＧＬ）との重なり長Ｌａが小さくなっても、他方のＴＦＴ１４のソース電極３５Ｓとゲートとの重なり長Ｌｂが大きくなる。従って、１画素全体としては、寄生容量の変化がほぼ相殺される。このため、分割露光における各露光領域毎のマスクの位置合わせ誤差によって生じるソース電極３５Ｓとゲート電極ＧＬとの重なり量の違いによるソース・ゲート間容量の相違に起因した表示のムラが無くなり、面継ぎ部の視認性も優れている。
【００２８】
なお、この発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。例えば、上記実施の形態においては、１つの画素電極に２つのＴＦＴを配置したが、３以上のＴＦＴを配置してもよい。例えば、方形の画素電極の４辺のそれぞれにＴＦＴを配置してもよい。
【００２９】
上記実施の形態においては、ゲートラインＧＬ自体をＴＦＴのゲート電極として使用し、ＴＦＴ１４をゲートラインＧＬ上に形成したが、ゲートラインＧＬからゲート電極を引き出して形成してもよい。また、隣接する２つのＴＦＴ１４のドレイン電極３５Ｄと引き出し層３５とデータラインＤＬとを共通且つ一体的に形成したが、別個の導電層で形成してもよい。
【００３０】
【発明の効果】
以上説明したように、本発明の液晶表示素子によれば、１画素に複数個のＴＦＴを配置しているため、十分な電流を画素電極に供給することができる。従って、自発分極を有する液晶を用いた液晶表示素子を、ＴＦＴで駆動することができ、しかも開口率を高くすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態に係る液晶表示装置の構造を説明するための図である。
【図２】図１に示す液晶表示装置の断面構造を説明するための図である。
【図３】図１の下基板の拡大平面図である。
【図４】図３のＡ−Ａ線での断面図であり、薄膜トランジスタの断面構造を説明するためのものである。
【図５】この液晶表示装置の等価回路である。
【図６】ゲート信号のタイミングチャートである。
【符号の説明】
１・・・液晶表示パネル、２・・・ゲートドライバ、３・・・データドライバ、１１・・・下基板、１２・・・上基板、１３・・・画素電極、１４・・・ＴＦＴ、１５・・・共通電極、１６、１７・・・配向膜、１８・・・シール材、１９・・・液晶、２１、２２・・・偏光板、３１・・・ゲート絶縁膜、３２・・・半導体層、３３・・・チャネル保護膜、３４・・・ｎ+層、３５・・・引き出し層、ＧＬ・・・ゲートライン、ＤＬ・・・データライン，Ｃ・・・画素容量
【図１】
0003724163.tif 000002
【図２】
0003724163.tif 000003
【図３】
0003724163.tif 000004
【図４】
0003724163.tif 000005
【図５】
0003724163.tif 000006
【図６】
0003724163.tif 000007