(57)【特許請求の範囲】
【請求項１】
化合物半導体基板上に、少なくとも第１導電型半導体層と第２導電型半導体層を順次積層した構造を有し、前記第２導電型半導体層の一領域を受光部として供するアバランシェフォトダイオードであって、
前記第２導電型半導体層の前記受光部の周縁には、素子表面にｐｎ接合終端部を形成する第１導電型領域が、下部に第２導電型半導体層を残して形成され、さらにその外周で前記第１導電型領域の一部が、前記第２導電型半導体層の表面から前記第１導電型半導体層に達していることを特徴とするアバランシェフォトダイオード。
【請求項２】
第１導電型半導体層中の一層或いは一領域を光吸収層とし、第２導電型層の一層或いは一領域を逆バイアス印加時に高電界を形成して衝突電離／アバランシェ増倍をなさしめ増倍層とすることを特徴とする請求項１記載のアバランシェフォトダイオード。
【請求項３】
第１導電型がp型で、第２導電型がｎ型或いは高抵抗型より構成されたことを特徴とする請求項１及び２のいずれかに記載のアバランシェフォトダイオード。
【請求項４】
半導体基板としてInPを用い、第１導電型光吸収層がInP基板に格子整合するInGaAs、InAlGaAs或いはInGaAsPで、第２導電型アバランシェ層がInP基板に格子整合するInAlAs或いはInAlGaAs或いはInGaAsPより構成されていることを特徴とする請求項２または３のいずれかに記載のアバランシェフォトダイオード。
【請求項５】
エッチング工程により、少なくとも受光部位外の第２伝導型領域周縁が第１導電型光吸収層まで除去され、且つ本第１導電型光吸収層下に光信号の導波／導入路としての役目を成す光吸収層の禁制帯幅より大きな禁制帯の光導波路層を有することを特徴とする請求項２，３及び４のいずれかに記載の導波路構成のアバランシェフォトダイオード。
【請求項６】
半導体基板上に、ｐ型不純物が添加された光吸収層および電界緩和層と、ｎ型増倍層と、ｎ型不純物が添加されたキャップ層が順次積層された素子用ウエーハに対し、選択的に円形部を残して前記ｎ型キャップ層を除去する工程と、
ウエーハ表面に、前記円形のｎ型キャップ層より直径が大きく、かつ、同心円の不純物拡散用第１マスクを形成する工程と、
前記不純物拡散用第１マスクを用いｐ型不純物を表面から光吸収層に達するまで拡散してｐ型領域を形成する工程と、
前記不純物拡散用第１マスクより直径が小さく前記円形部より直径が大きく、かつ、同心円の不純物拡散用第２マスクを形成する工程と、
前記不純物拡散用第２マスクを用いｐ型不純物を拡散して、下部にｎ型増倍層を残して前記増倍層表面にｐ型領域を形成する工程と、
を具備するアバランシェフォトダイオードの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光通信用半導体受光素子に関し、特に、製作が容易で且つ暗電流特性と信頼性に優れるアバランシェフォトダイオード（ＡＰＤ）の構造とその製造方法に関するものである。
【０００２】
【従来の技術】
光ファイバ通信を構成する３大要素として、光源、伝送媒体としての光ファイバ、光信号を検出する光検出器が挙げられる。この内、半導体受光素子は小型・軽量・高感度である利点を生かして光源の光モニタ用としてと共に、光信号の検出器用として用いられいる。この目的の為の半導体受光素子として、波長0.8μm帯域用の検出器としては、Ｓｉ材料を用いたＰＩＮ型のフォトダイオード（以下ＰＤと略称する）、あるいは高電界を利用するために高い逆バイアス電圧を必要とするが、素子内部に光電変換された信号を増幅する作用を有する為にＰＤと比べさらに高感度が得られるアバランシェフォトダイオード（ＡＰＤ）が開発されてきた。
【０００３】
光ファイバの伝送損失の低減に伴い、いわゆる長波長帯用の受光素子としてＧｅ材料を用いたＰＤあるいはＡＰＤも開発されてきたが、Ｇｅ材料は光検出器として暗電流が大きい、および光ファイバの極低損失波長である1.55μm光に対して材料的に光電変換効率が極端に低下する等の問題がある。このＧｅ材料に替わる半導体受光素子としてＩｎＰ基板に格子整合するＩｎＧａＡｓＰ材料、特にこの系の最長波長端組成であるＩｎ 0.53 Ｇａ 0.47 Ａｓ（以下ＩｎＧａＡｓと略称）材料を光吸収層としたＰＩＮ−ＰＤあるいはＡＰＤが研究開発されてきた。
【０００４】
現在、このＩｎＧａＡｓ材料を用いたＰＩＮ−ＰＤあるいはＡＰＤが、光通信の中心波長である1.3μｍあるいは1.55μｍ用の光検出器として用いられている。これらの半導体受光素子は半導体主表面上に不純物種を拡散等の手法により選択的に施してｐｎ接合を形成することにより受光領域を設けている。この構造では、通常、光は半導体主表面に垂直に入射する、いわゆるプレーナ構造が多く、これは信頼性、生産歩留まり等の点から優れた構造として広く採用・製造されている。
【０００５】
また一方、最近においては、各種光デバイスを含む光通信に必要な要素技術も着実に進展しているが、更に多量の情報を安価に伝達したいという需要も飛躍的に増大しており、高性能・高速受光素子を低価格で提供できる技術対応が求められている。
【０００６】
高速な光通信に対応する高性能な受光素子と言う点から、最近、超格子構造を利用した超格子APDが注目されている。超格子構造の井戸層と障壁層の間の伝導体あるいは価電子帯の不連続エネルギーを高電界下でこの超格子層構造に垂直に走行する電子あるいは正孔に電界より供給されるエネルギーに付加的に付与することにより井戸層内バンド不連続界面近傍での衝突イオン化確率を人工的に向上させこの多重効果により従来のバルク結晶特有の衝突イオン化とは異なる電子あるいは正孔の選択的高イオン化率を達成し、これにより高速で低雑音なAPDをうる研究開発活動が盛んに行われている。超格子APDの高性能特性を試験・実現するために試みられている構造として、例えば、図5に示すようなメサ型裏面入射構造（電子情報通信学会全国大会1998、C-3-11）が良く知られており、このような構造により、現在、量産されているInGaAsを光吸収層としInP層中にpn接合を持つヘテロ接合機能分離型APDと比べて高性能受信感度特性が得られることが示されて来た。しかしながらこの様なメサ構造ではAPD動作に必要な高電界（衝突イオン化を誘起する為には少なくとも数100kV/cmの電界が必要）を有するpn接合面がメサ側壁上に露出しており長期信頼性、長期安定動作に不安が残ることが判ってきた。これを回避・改善する方法や構造としてプレーナ型超格子が提案・試作されている。
【０００７】
提案されているプレーナ型超格子APD（IEEE, Journal of Photonics Technology Letters, vol.8, pp.827-829, 1996）の模式断面図を第6図に示す。素子構造として、半絶縁性ＩｎＰ基板61上にｐ＋−バッファー層62、ｐ−−ＩｎＧａＡｓ光吸収層63、p＋−ＩｎＰ電界緩和層64、ノンドープＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層65、ｎ＋−ＩｎＡｌＡｓキャップ層66、n＋−ＩｎＧａＡｓコンタクト層67の層構造を有しており、空乏層終端層としての役割を成すｐ型化領域68，高濃度隣接領域を除去する円環状分離溝69、Ｔｉ（チタン）のイオン注入により形成されたガードリング領域610、ｐ型電極611、ｎ型電極612、パッシベーション膜613，光の入射に対して無反射膜としての用を成すAＲコート膜614を形成することによりプレーナ型素子が実現されている。ここでは、厚さ1μm程度という空乏化InGaAs光吸収層63を有するためｐｎ接合周縁での電界集中をより軽減するガードリング構造が構造は複雑となるが不可欠の素子構造となっている。
【０００８】
更に具体的に従来例を説明する。 特開平４−２８６１６８号公報に示されるように、高速に変調された光信号を受信するためのアバランシェフォトダイオード（ＡＰＤ）において、光導波路構造を有するＰＩＮフォトダイオードと同じ発想にもとずき光導波路型ＡＰＤを実現しようとした場合、エッジブレークダウンを防ぐためのガードリング構造が問題となる。従って、第２図に示すように、光の進行方向に対し横方向にはガードリングと同様の効果及び光閉じこめ効果を得ることができ、光の進行方向に対してはガードリングと同様の効果が得られるＩｎＰ系ＡＰＤ、ＧａＳｂ系ＡＰＤが考案された。
【０００９】
又特開平８−２４２０１６号公報に示されるように、メサ構造ＡＰＤの増倍層、保護リング、および隣接するＰ＋層のドーピングと厚さの精密な制御を実施し、同時にＰ＋層の表面における極めて強い電界、並びにＰ＋層及び増倍層の界面におけるエッジ降伏を回避する事ができる。そのために第１の導電性タイプのキャップ層と、第２の導電性タイプのアバランシェ増倍層を設け、該増倍層を前記キャップ層に近接して配置する事により、第１のＰＮ接合を形成するステップと、半導体層にエッチングを施してメサリリーフを形成するステップと、前記半導体層の上に少なくとも１つのエピタキシャル層を成長させて保護リングを形成するステップと、を備えてなるアバランシェフォトダイオードの製造方法が考案された。
【００１０】
更に又、特開平７−３１２４４２号（特許第２７６２９３９号）公報に示される様に、メサ型ＰＮ接合フォトダイオードで問題となる表面リーク暗電流を低減し低暗電流で信頼性の高い超格子アバランシェフォトダイオードであって、波長１．３―  １．５μm帯に受光感度を有し、高イオン化率比α/βで低雑音、高速応答特性と同時に高信頼性を有するアバランシェフォトダイオードが提供されている。
【００１１】
【発明が解決しようとする課題】
これら従来のメサ型ＰＤ或いはＡＰＤではｐｎ接合がメサ側壁にむき出しである為に暗電流が大きく不安定、或いは、最近導波路構造のＰＤも注目されてきているが、この場合には光信号が素子表面から入射するのではなく端面ｐｎ接合部から導入されるため大電流入力時には特にその信頼性の問題が、またプレーナ構造の場合には工程が複雑となりコスト低減等の点から必ずしも最善の構造とは言い難い。
【００１２】
本発明の目的は、上記した従来技術の欠点を改良するものである。上記のようなメサ型の場合においてもメサ側壁にｐｎ接合が出来るのを回避して素子上面でｐｎ接合終端を行うと共に、このｐｎ接合部位を素子下端から上端部に向かって素子受光領域に段階的に形成することにより、付加的なガードリング構造を設けなくても、安定性に優れたＡＰＤを提供するものである。この技術はAPD、PD構造共に応用できるもので、低暗電流と言う光検出器の基本特性を満足し且つ高い信頼性を有する素子構造を比較的簡単なプロセス工程により歩留まりよく提供する事ができる。
【００１３】
【課題を解決するための手段】
本発明は上記した目的を達成するため以下に記載されたような技術構成を採用するものである。
即ち、本発明のアバランシェフォトダイオードの態様は、
化合物半導体基板上に、少なくとも第１導電型半導体層と第２導電型半導体層を順次積層した構造を有し、前記第２導電型半導体層の一領域を受光部として供するアバランシェフォトダイオードであって、
前記第２導電型半導体層の前記受光部の周縁には、素子表面にｐｎ接合終端部を形成する第１導電型領域が、下部に第２導電型半導体層を残して形成され、さらにその外周で前記第１導電型領域の一部が、前記第２導電型半導体層の表面から前記第１導電型半導体層に達していることを特徴とするものである。
【００１４】
【発明の実施の形態】
本発明は上記の技術構成を有することによって、第１導電型半導体層中の一層或いは一領域を光吸収層とし、第２導電型層の一層或いは一領域をアバランシェ増倍層としての役割を担うことを特徴とするアバランシェフォトダイオード、あるいは、第１導電型がｐ型で、第２導電型がｎ型或いは高抵抗型であるアバランシェフォトダイオードを実現する。
【００１５】
さらに、化合物半導体基板としてInPを用いて、第１導電型光吸収層がInP基板に格子整合が容易なInGaAs、InAlGaAs或いはInGaAsPより構成され、第２導電型アバランシェ層がInAlAsあるいはInAlGaAsあるいはInGaAsPより構成されているアバランシェフォトダイオードが与えられる。
【００１６】
また第２導電型受光半導体領域の周縁を第１導電型光吸収層までエッチング除去後、エッチング側面を含めて前記の構成となるべく第２導電型半導体層周縁を第１導電型に転換させ、且つ受光領域を形成する第１導電型光吸収層下に本光吸収層より禁制帯幅の大きな光の導波としての役目を成す光導波層を有し、この光導波路により光信号を素子外部から取り入れ且つ導入光をエバネッセント結合により前記光吸収層へ結合させ光電変換することを特徴とする導波路構成のアバランシェフォトダイオードが与えられる。
【００１７】
本発明の技術構成をより詳しく説明するならば、本発明の技術思想の基本はｐｎ接合をｇｒｏｗｎ  ｊｕｎｃｔｉｏｎとエピ成長後の不純物注入あるいは不純物拡散等の手段により付加的に受光領域の中心部を除いた素子周縁部に形成した構造で、これによりメサ構造においてもpn接合端がメサ側壁形成されることなくpn接合終端部が素子表面に形成され且つ作為的にpn接合終端部を含んだ素子表面周縁部の下部に逆バイアス印加時に空乏化する領域即ち不純物注入或いは拡散の施されていない領域を形成することにより逆バイアス下でのｐｎ接合終端領域での電界強度を受光領域下ｐｎ接合部での電界強度と比べて効果的に低下でき、特別なガードリング構造を付加することなくして有効なガードリング効果を生ぜしめて、素子降伏電圧付近で使用されるアバランシェ状態においても低暗電流と信頼性に優れた特性を示す素子を提供することにある。
【００１８】
又発明の他の態様としては、具体的な素子機能の分担を設けたもでので、第２導電型中に光吸収領域と増倍領域の両者を設ける構造も可能であるが、ヘテロ構造を利用しての本構成、即ち第１導電型領域中に光吸収層を、第２導電型領域中にアバランシェ増倍領域を形成する方がよりAPDとしての高速性・低雑音特性を効果的に実現できる。
【００１９】
更に本発明における別の態様としては、導電型変換の方法として不純物拡散を採用する場合、ｐ型層の形成と拡散深さの制御が比較的容易であるのと比べ、n型不純物拡散は拡散現象自体及びその深い深さ制御が困難であること、及び、アバランシェ層として少数キャリアが大きなイオン化率特性を有する伝導型の方が雑音特性に優れる特性であることが知られており、電子の電離衝突／イオン化率が正孔のイオン化率より大きな材料物性を有するｎ型アバランシェ層を想定した伝導体型を規定している。正孔のイオン化率の方が大きな場合にはｐ型アバランシェ層を用いる構成が望ましい。
【００２０】
一方、本発明における更に他の態様としては、光通信用波長帯の光源・光検出器の作製基板として最適、多用されているInP基板を用いた場合の上記した態様に合致する組み合わせを規定したもので、光吸収層としてはInP基板に格子整合したInGaAsP或いはInAlGaAsを材料とした光源の全ての波長光を受光できるいInを５３％含んだInGaAs層（InPに格子整合する最長波長組成材料）、或いは、受光目的の波長の禁制帯幅より狭い禁制帯を有するInAlGaAsあるいはInGaAsP材料であり、アバランシェ層としては電子のイオン化率が正孔のそれより大きなInAlAs或いはInAlGaAs或いはInGaAsP、或いはこれらの組み合わせ（超格子）構造により高速で低雑音な素子を実現することが出来る。
【００２１】
ここで、格子整合条件というのは、例えばInGaAsの例であればInを53%含んだ組成のInGaAsと代表して表現してあるが、その意味するところは転位の発生を伴わない範囲で歪み・不整合を許容した組成比、あるいは超格子構造では正の歪み層と負の歪みの層多重による実効的な歪みを緩和した場合等をも含んでいる。
【００２２】
又、本発明における更に別の態様としては、光の導入・導波構造として導波路構造との結合した場合の構成例を規定したもので、アバランシェ層領域下の光吸収層で光吸収された光キャリアが効果的にアバランシェ領域に注入される構造を規定しており、且つ、薄膜増倍層の場合に特に内部量子効率の改善・向上に効果的である特徴を有する。
【００２３】
【実施例】
以下、図面を参照して、本発明による半導体受光素子の具体例を実施例の形で詳細に説明する。
【００２４】
（実施例１）
第１図に本発明の一実施例による半導体受光素子、APDの横断面模式図を示す。まず始めに（１００）面を有するｐ＋−ＩｎＰ基板１１上に、例えばガスソースMBE法により、ｐ＋−ＩｎＰバッファー層１２を１μｍ程度形成した後、Ｂｅ（ベリリウム）添加による不純物濃度約５ x １０１５ ｃｍ−３のｐ−−ＩｎＧａＡｓ光吸収層１３を１μｍ形成し、次に、ｐ＋−InP電界緩和層１４を50nm、不純物添加なしのノンドープＩｎＡｌＡｓ層１５を２μｍ成長し、最後にＳｉ等の添加によるｎ＋−ＩｎＰキャップ層１６を０．５μｍ成長して素子用ウエーハとする。ここで、上記基板１１，層１２，１３，１４が請求項の第１導電型半導体層に、層１５が第２導電型半導体層に対応する。
【００２５】
本ウエーハを用いて、始めに、通常のフォトリソグラフィー技術（フォトレジスト塗布、乾燥、パターン転写印刷、現像・不要部除去）を用いて選択的に例えば直径５０μｍの円形を残してｎ＋−ＩｎＰ１６層を除去する。この工程を経たウエーハの表面に例えばSiO2の様な不純物の拡散マスクとしての用を成す薄膜を形成し、フォトリソグラフィーの技術を用いて、例えば、円形のｎ―  ＩｎＰ層１６と同心円状に直径100μmを残してSiO2薄膜を除去する。この薄膜を拡散マスクとしてＺｎ（亜鉛）をＩｎＧａＡｓ光吸収層１３に達するように拡散しｐ＋領域１１１を形成する。
【００２６】
実際のＺｎ拡散は、例えばＺｎＡｓ２化合物と共にパターニングされたウエーハをガラス中に真空封入し温度５００から６００度中で数時間放置することにより得られる。拡散深さは熱処理時間の過多により制御できる。
【００２７】
この工程が終了後、再度、拡散マスクとして直径８０μｍを残して除去後、Ｚｎを深さ０．５μｍ拡散しｐ＋領域１１２を形成する。
【００２８】
この後、素子表面の保護膜として、例えば、プラズマＣＶＤによりＳｉＮｘ絶縁膜１１３を０．２２μｍ形成し、この後、ｎ側電極１１４、ｐ側電極１１５を形成することにより素子が完成する。
【００２９】
この場合には、ｎ側電極１１４はリング状に形成されており、光は電極１１４内に導入される。又、絶縁膜１１３の膜厚は  波長１．３から１．５５μｍ光に対して入射表面での反射を極力抑えるようAR条件付近に設定されている。光を基板側裏面入射とすることもでき、その場合には、ｐ電極１１５に円形窓を開ければよい。
【００３０】
以上のプロセスにより本発明の第１の実施例であるアバランシェフォトダイオードが制作できる。本素子では、降伏電圧が１００Ｖを越えるが、増倍暗電流は10nA程度以下で安定であり、利得・帯域積３０ＧＨｚが得られた。低暗電流化には、結晶品質、ガードリング効果の寄与も大きいが、上記電界緩和層14の濃度制御によりInGaAs光吸収層13には素子降伏時にも200ｋＶ/cm以上の高電界が印加されないように設計・作製されておりInGaAs中でのトンネル電流の発生を抑制している効果も現れている。受光面内での増倍率分布も均一で、温度１５０度の高温雰囲気中での降伏電圧状態放置試験においても１０００時間経過後でも安定であった。本実施例は、請求項１，２，３，４，５に対応した実施例である。
【００３１】
（実施例２）
次に、本発明の別の一実施例について第２図を用いて説明する。始めに、(100)面を有するｐ+-InP基板２１上に1μ程度のp+-InPバッファー層22を介して、厚さ 0.5μm、濃度2 x 1019cm-3のp+  −InGaAs光吸収層23  及び、厚さ0.5μm、濃度5 x 1017cm-3のp- −InGaAs光吸収層24を成長後形成する。これに引き続き連続して、厚さ50nmのp+-InP電界緩和層２５、厚さ2μmでノンドープ高抵抗であるInAlAs増倍層26、厚さ0.5μm、濃度5 x 1018cm-3のn+-InPキャップ・コンタクト層２７を成長する。ここで、２１，２２，２３，２４，２５が各請求項の第１導電型半導体層に、２６が第２導電型半導体層に対応する。
【００３２】
このウエーハのｎ＋＿InP層２７上に例えばSiO2膜を0.2μm程度全面に形成し、次に、フォトリソグラフィー技術（フォトレジスト塗布、乾燥、パターン転写印刷、現像・不要部除去）を用いて選択的に例えば直径80μｍの円形を残して前記SiO2及びn+-InP層27の全てを除去する。
【００３３】
次に、上記同様のフォトレジスト工程を繰り返すことにより上記80μmと同心円上に直径90μmの円形を残してi-InAlAs増倍層26を上部より約1μmをエッチングにより選択的に除去する。
【００３４】
これに引き続きさらに、同様のフォトレジスト工程により上記80、90μmの円と同心円で直径100μmの円形を残して上記残りのi-InAlAs増倍層26の全てを除去する。この工程により図２に模式的に示されているようにi-InAlAs層２６周縁に段差が形成される。
【００３５】
このようなウエーハにZnの拡散工程を施す。ここでは上記SiO2がZnの拡散マスクの役割をしており、且つ第１の実施例で説明したと同様ZnAs2と同一のガラス管中で熱処理することによりp+拡散領域211を得る。Znの拡散深さは0.5μm程度となるように熱処理時間を調節する。この工程後、上記円形と同心円上に直径30μmを残してn+-InP層27を除去した後、上記SiO2 を除去後、素子表面の絶縁保護膜として例えばSiNx膜２１２を0.3μm程度形成する。次に、基板の厚みを所定の厚みとなるべく研磨、鏡面仕上げとした後、基板側にもSiNx膜0.22μmを形成する。この後、n+-InP層27上のSiNx膜212を除去しｎ型電極214を形成し、上記n+-InP層27の下部に位置するp+-InP基板２１上のSiNx膜213領域外のSiNx膜を除去した後、この領域にp型電極215を形成することにより素子化が完成する。ここでは、光は基板側SiNx膜213を通して導入される。
【００３６】
以上のプロセスにより本発明の第２の実施例であるアバランシェフォトダイオードが制作できる。本素子では、増倍暗電流は５nA程度以下で安定であり、利得帯域積２５ＧＨｚが得られた。本実施例では上記電界緩和層14によりInGaAs光吸収層13に高電界（例えば300kV/cm）は印加しない設計となっているが、これに加えて、ｐ-InGaAs層23、24は高濃度ドーピングされており空乏層が広がらない設計となっているために空乏化に起因した暗電流の発生が抑制されて低暗電流化が達成されている。
【００３７】
エッチング段差による形状効果による本発明の一実施例を示したが、受光面内での増倍率分布も極めて均一で、１５０度雰囲気中での降伏電圧状態放置においても１０００時間経過後での安定であった。本実施例は、請求項１，２，３，４，５を具体化した一例である。
【００３８】
（実施例３）
本発明の別の一実施例について第3図を用いて説明する。始めに、GS-MBE装置を用いて、(100)面を有する半絶縁性InP基板3１上に1μ程度のp+型バッファー層32を介して、厚さ 1μmのp+-InGaAs層33を形成する。このとき、InGaAs層33の濃度としてMBEのベリリウム・セルの温度を変化上昇させることにより、成長開始時の約1 x1019cm−３から終了時には1 x1017cm-3に且つその濃度変化量が濃度の対数表示値で距離に関して線形近似で減少すべく制御する。
【００３９】
これに引き続き連続して、厚さ50nmのp+-InP電界緩和層34を成長後、波長組成1.2μm相当で層厚10nmのInAGaAs井戸層と厚さ15nmのInAlAs障壁層の15周期より構成された合計0.3μm厚のノンドープ超格子増倍層35を形成し、最後に層厚0.5μmのn+-InPキャップ・コンタクト層36を形成する。ここで、３２，３３，３４が請求項における第１導電型半導体層に、３５が第２導電型半導体層に対応する。
【００４０】
このウエーハのn-InP層３６上に例えばSiO2膜を0.2μm程度全面に形成し、次に、フォトリソグラフィー技術（フォトレジスト塗布、乾燥、パターン転写印刷、現像・不要部除去）を用いて選択的に例えば直径60μｍの円形を残して前記SiO2及びn+-InP層36を除去する。次に、このウエーハをZnAS2と共にガラス管中に封入し、十分な熱処理を施すことにより超格子層35を完全にp型化しp+拡散領域311を形成する。
【００４１】
次に、上記同様のフォトレジスト工程を繰り返すことにより上記６0μmと同心円上に直径50μmの円形を残して前記SiO2とn-InP層２６を除去後、前記同様の熱処理を施すことにより超格子層35の上部の一領域をp+拡散領域312とする。この工程の後、フォトレジスト工程により上記60、50μmの円と同心円で直径30μmの円形を残して上記残りのn-InP層36を除去する。
【００４２】
この後上記SiO2を除去し、表面絶縁保護膜として例えばSiNx膜３１３を0.3μm形成する。この後、基板厚さを調節・鏡面とした基板面に光通信波長に対して低反射となるべく約0.22μmのSiNx膜314を形成し、n電極315、p電極316を形成することにより素子化完了する。ここでは光は裏面・基板側からの入射となっており、p電極は表面側から取り出す構造となっている。この構成により、素子はあらかじめ引き出し電極が形成されたサブ・マウント上にフリップ・チップ組立が可能となり素子へのワイヤー・ボンディングが不要となる。
【００４３】
以上のプロセスにより本発明の第３の実施例であるアバランシェフォトダイオードが制作できる。本素子では、増倍暗電流は１nA程度以下で安定であり、利得帯域積１2０ＧＨｚという高速特性が得られた。本実施例では上記電界緩和層34によりInGaAs光吸収層33に高電界（200kV/cm）は印加しない設計となっているが、これに加えて、ｐ-InGaAs層33の濃度ドーピングがpn接合から離れるに従って濃度を増す構成を採用することにより、InGaAs中で光信号により生成された光キャリアである電子が上記濃度勾配による内部電界によりpn接合部へと高速でドリフトされるために、低暗電流と高速性が達成されている。本実施例も、請求項１，２，３，４，５を具体化した一例である。
【００４４】
（実施例４）
次に、本発明の別の一実施例、導波路構造を有するアバランシェフォトダイオードついて第４図の素子概略図を用いて説明する。図aは横断面概略図であり、図ｂは素子上面外略図である。始めに、GS-MBE装置を用いて、(100)面を有する半絶縁性InP基板4１上に約1μmのノンドープInP層４2を始めに成長し、次に、厚さ600nmで組成波長1.05μｍ相当のノンドープInAlGaAs光導波路層43、厚さ40nmで組成波長1.15μmのノンドープのInAlGaAs層44 及び、厚さ20nmのノンドープInPエッチング・ストップ層45を順次形成する。
【００４５】
これに引き続き、厚さ40nmで濃度5x 1018cm-3の組成波長1.15μmのp+-InAlGaAs層46、厚さ500nmのp-InGaAs光吸収層47を形成する。
【００４６】
このとき、p-InGaAs層47の濃度として、MBEのベリリウム・セルの温度を変化上昇させることにより、成長開始時の約1 x1019cm-3から終了時には1x1017cm−３に且つその濃度変化量が濃度の対数表示値で距離に関して線形近似で減少するよう制御する。
【００４７】
これに引き続き連続して、厚さ50nmのp+-InP電界緩和層48、 厚さ200nmのノンドープInAlAs増倍層49を形成し、最後に層厚500nmのn+-InPキャップ・コンタクト層50を形成する。ここで、４６，４７，４８が請求項における第１導電型半導体層に、４９が第２導電型半導体層に対応する。
【００４８】
このようなウエーハを用いて、素子化プロセスに入る。始めに、フォトリソグラフィー技術を用いてn+-InP層50を6μm x 20μm残して選択的に除去する。
【００４９】
次に、同様の作業により6μm x 20μm 形状と中心を同じくして相似形な14μm x 28μmを残してInAlAs増倍層49、p+-InP電界緩和層48、p-InGaAs光吸収層47を選択的に除去する。この後、フォトリソグラフィー技術により10μm ｘ 24μmの相似形領域のみにフォトレジストを形成する。
【００５０】
この様なウエーハにイオン注入技術を用いて、ベリリウムのイオン注入を行う。注入は例えば、加速電圧20kV/cmでドーズ量５ x 1012cm−２条件で行う。このとき上記のフォトレジストで覆われた領域では、注入されたベリリウムはフォトレジスト内に止まることになり、このイオン注入の工程後、フォトレジストを除去し、600度20秒程度の瞬間熱処理工程を経ることによりp+領域411を形成する。次に、ウエーハ全面に例えば絶縁表面保護膜としてSiNx膜412を形成し、上記メサ領域と相似形に20μm x 36μmの領域を残してp+-InAlGaAs層46を選択的に除去する。
【００５１】
次に、図ｂに示してあるように、受光素子長手方向の中心線に導波路中心が一致するように幅7μmの導波路を形成する。このとき、n-InP層45をマスクとすることによりInAlGaAs層44及び43を選択的に除去する。このとき、受光領域においては上記20μm x 36μmのp+-InAlGaAs層46外周が残るようにする。この後、ｎ側電極413、ｐ側電極414を形成した後に、光導波路と直角に位置する方向でウエーハを劈開することにより光りの入射端面を形成し、この面に入射光に対して無反射条件を満足する厚さ、例えば220nm程度のSiNx膜415を形成することにより導波路付きアバランシェフォトダイオードが完成する。
【００５２】
以上のプロセスにより本発明の第4の実施例であるアバランシェフォトダイオードが制作できる。本素子では、増倍暗電流は１nA程度以下で安定であり、利得帯域積１0０ＧＨｚという高速特性が動作電圧18V程度で得られた。本実施例も、請求項６を具体化した一例である。この構造では、光信号は光導波路からエバネッセント結合により光り吸収層に導入されており、pn接合端面には光導入されない構造であるため大光量の光、即ち大電流の信号光に対しても安定動作する。また、導波路構成での高感度APDは光源である半導体レーザが導波路構成、即ち横方向で光を取り扱うのと整合性が良く、集積化等への発展性にも優れる特長を有する。
【００５３】
【発明の効果】
本発明においては、新たな新技術を導入することなく従来の比較的簡単な技術を組み合わせることにより、受光素子として基本性能である暗電流の低い信頼性に優れた半導体受光素子を高い再現性で作製することが可能となる。具体的には、増倍層厚さが薄い場合にはイオン注入等の技術を併用した方が確実ではあるが、従来の拡散技術を用いて有効なガードリング効果を比較的簡単に且つ有効に形成でき信頼性に優れた特性を実現した。本発明では高電界が必要なアバランシェフォトダイオードの例を示したが、高電界を必要としないフォトダイオードにおいても本構造、作製方法が有効であることは言うまでもない。
【図面の簡単な説明】
【図１】図１は、本発明の一実施例による化合物半導体を用いたアバランシェフォトダイオードの構成を示す概略横断面図である。
【図２】図２は、本発明の別の一実施例によるアバランシェフォトダイオードの構成を示す概略横断面図である。
【図３】図３は、本発明の別の一実施例によるアバランシェフォトダイオードの構成を示す概略横断面図である。
【図４】図４は、本発明の別の一実施例による導波路構造を有するアバランシェフォトダイオードの構成を示す図である。図ａは素子横断面概略図であり、図ｂは素子上面概略図である。
【図５】図５は、従来例によるメサ型超格子APDの構造を示す図である。
【図６】図６は、従来例による別のプレーナ型超格子APDの構造を示す図である。
【符号の説明】
１１      ｐ＋−ＩｎＰ基板
１２      ｐ＋−ＩｎＰバッファー層
１３      ｐ−−ＩｎＧａＡｓ光吸収層
１４      ｐ＋−ＩｎＰ電界緩和層
１５      ノンドープＩｎＡｌＡｓ増倍層
１６      ｎ＋−InPキャップ層
１１１    ｐ＋領域Ｉ
１１２    ｐ＋領域ＩＩ
１１３    反射防止絶縁膜
１１４    ｎ電極
１１５    ｐ電極
２１      ｐ＋−ＩｎＰ基板
２２      ｐ＋−ＩｎＰバッファー層
２３      ｐ＋−ＩｎＧａＡｓ光吸収層
２４      ｐ−＿ＩｎＧａＡｓ光吸収層−
２５      ｐ＋−ＩｎＰ電界緩和層
２６      ノンドープｉ−ＩｎＡｌＡｓ増倍層
２７      ｎ＋−ＩｎＰキャップ層
２１１    ｐ＋拡散領域
２１２    絶縁膜
２１３    反射防止絶縁膜
２１４    ｎ側電極
２１５    ｐ側電極
３１      半絶縁性ＩｎＰ基板
３２      ｐ＋−バッファー層
３３      ｐ−ＩｎＧａＡｓ光吸収層
３４      ｐ＋−ＩｎＰ電界緩和層
３５      ノンドープ超格子増倍層
３６      ｎ＋−ＩｎＰキャップ・コンタクト層
３１１    ｐ＋拡散領域
３１２    ｐ＋拡散領域
３１３    絶縁保護膜
３１４    無反射膜
３１５    ｎ型電極
３１６    ｐ型電極
４１      半絶縁性ＩｎＰ基板
４２      ノンドープＩｎＰ層
４３      ノンドープＩｎＡｌＧａＡｓ光導波路層
４４      ノンドープＩｎＡｌＧａＡｓ層
４５      ノンドープＩｎＰ層
４６      ｐ＋−ＩｎＡｌＧａＡｓ層
４７      ｐ−ＩｎＧａＡｓ光吸収層
４８      ｐ＋−ＩｎＰ電界緩和層
４９      ノンドープＩｎＡｌＡｓ増倍層
５０      ｎ＋−ＩｎＰキャップ・コンタクト層
４１１    ｐ＋領域
４１２    ＳｉＮｘ絶縁保護膜
４１３    ｎ側電極
４１４    ｐ側電極
４１５    ＳｉＮｘ反射防止膜
５１      ｎ型ＩｎＰ基板
５２      ｎ型ＩｎＰバッファー層
５３      超格子増倍層
５４      ｐ型ＩｎＰ電界緩和層
５５      ｐ−型ＩｎＧａＡｓ光吸収層
５６      ｐ型ＩｎＰキャップ層
５７      ｐ＋型ＩｎＧａＡｓキャップ層
５８      受光領域
５９      パッシベーション膜
５１０    ｐ電極
５１１    ｎ電極
５１２    ＡＲ無反射コート膜
６１      半絶縁性ＩｎＰ基板
６２      ｐ＋型バッファー層
６３      ｐ−型 ＩｎＧａＡｓ光吸収層
６４      ｐ型ＩｎＰ電界緩和層
６５      ノンドープＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層
６６      ｎ＋型ＩｎＡｌＡｓキャップ層
６７      ｎ＋型ＩｎＧａＡｓコンタクト層
６８      ｐ型化領域
６９      円環状分離溝
６１０    ガードリング
６１１    ｐ電極
６１２    ｎ電極
６１３    パッシベーション膜
６１４    ＡＲコート
【図１】
0003675223.tif 000002
【図２】
0003675223.tif 000003
【図３】
0003675223.tif 000004
【図４】
0003675223.tif 000005
【図５】
0003675223.tif 000006
【図６】
0003675223.tif 000007