(57)【特許請求の範囲】
【請求項１】
累積型化学・物理現象検出装置内の要素とバイアス電圧設定端子がゲートに接続されるＭＯＳトランジスタとが接続される後段に設けられる累積型化学・物理現象検出装置のリセット雑音除去回路において、
（ａ）フローティングディフュージョン領域をリセットしたときの電位のレベルをあらかじめ記憶する容量（Ｃrst ）と、
（ｂ）化学物理現象の変化に伴う信号を前記フローティングディフュージョン領域に複数回累積した後の信号により変化した電位を記憶する容量（Ｃsig ）と、
（ｃ）前記信号を導く前に容量リセット信号を印加して前記二つの容量の電位を揃える回路とを備え、
（ｄ）その後に信号を累積する前と累積した後の電位レベルの差を読み取ることにより、リセットの雑音を除去することを特徴とする累積型化学・物理現象検出装置のリセット雑音除去回路。
【請求項２】
請求項１記載の累積型化学・物理現象検出装置のリセット雑音除去回路において、リセット信号、センシング信号、容量リセット信号によりそれぞれオンし、その後オフするスイッチング素子（１５）を具備することを特徴とする累積型化学・物理現象検出装置のリセット雑音除去回路。
【請求項３】
請求項２記載の累積型化学・物理現象検出装置のリセット雑音除去回路において、前記スイッチング素子（１５）がＭＯＳトランジスタであることを特徴とする累積型化学・物理現象検出装置のリセット雑音除去回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、累積型化学・物理現象検出装置（ＡＭＩＳ）のリセット雑音除去回路に関するものである。
【０００２】
ここで、化学・物理現象とは、濃度・温度・磁気・圧力・加速度・速度・音波・超音波・酸化還元電位・反応速度など様々な現象を指す。特に、本発明はＩＳＦＥＴ（イオン検出電界効果型トランジスタ）に代表されるＦＥＴ型と呼ばれているものの高感度化を目指したものである。
【０００３】
【従来の技術】
現在、化学または物理現象を検出する装置（センサ）では、電界効果トランジスタ型（ＦＥＴ型）と呼ばれるものが広く使われている。この方式による検出の原理は、トランジスタのゲート電極に、化学・物理現象に感応する装置をつなぎ、その化学・物理現象の変化を、トランジスタに流れる電流もしくはトランジスタの閾値の変化などで出力するものであった。
【０００４】
図２は従来のＡＭＩＳの構成図である。
【０００５】
この図において、ＩD はインプットダイオード、ＩG はインプットゲート、ＳＰはセンシング部、ＯG はアウトプットゲート、ＦＤはフローティングダイオード、ＶDDは電源電圧端子、ＶRST はリセット端子、ＶOUT は出力端子、ＶbNはバイアス電圧設定端子である。
【０００６】
例えば、イオンセンシティブ電界効果トランジスタ（ＩＳＦＥＴ）を例に挙げて説明する。ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート電極に、イオン感応膜の役割をする薄膜（水素イオンであればシリコン窒化膜が一般的である）を堆積した構造を持つＩＳＦＥＴを、適当な防水を施した後に、イオン濃度を知りたい水溶液につける。
【０００７】
その水溶液中には、さらにその水溶液の電位を決めるための参照電極が配置されており、シリコン窒化膜を設けたゲート電極を介して、水素イオン濃度に見合った電位の変化がシリコン基板表面に現れる。すると、水素イオン濃度が変化し、その電位が変化する。このシリコン表面の電位変化をトランジスタの電流の変化、もしくは閾値電圧の変化として外部に取り出すことにより水溶液のイオン濃度を知ることができる。
【０００８】
従来、ＡＭＩＳ構成では、リセット端子ＶRST にリセット信号が加わることで、ＦＤ部がある電位に固定され、そこにセンシング部ＳＰからの信号電荷を累積する構造になっていた。
【０００９】
なお、本願発明者によって、既に、ＩＳＦＥＴ（イオン検出電界効果型トランジスタ）に代表されるＦＥＴ型と呼ばれているものの高感度化を目指したタイプのものが、特願２０００−２９３６６９号として提案されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のＡＭＩＳやＩＳＦＥＴでは、リセットを行ったときの電位がリセットの度に微妙に変化すると考えられ、最初のレベルが揺れてしまうために、せっかくの高感度検出手法を用いても極微量の信号の検出は不可能であった。
【００１１】
本発明は、上記問題点を除去し、リセット雑音消去回路を累積センサに付加することにより、超高感度の検出が可能な累積型化学・物理現象検出装置のリセット雑音除去回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕累積型化学・物理現象検出装置内の要素（Ａ）とバイアス電圧設定端子がゲートに接続されるＭＯＳトランジスタ（３）とが接続される後段に設けられる累積型化学・物理現象検出装置のリセット雑音除去回路において、フローティングディフュージョン領域をリセットしたときの電位のレベルをあらかじめ記憶する容量（Ｃrst ）と、化学物理現象の変化に伴う信号を前記フローティングディフュージョン領域に複数回累積した後の信号により変化した電位を記憶する容量（Ｃsig ）と、前記信号を導く前に容量リセット信号を印加して前記二つの容量の電位を揃える回路とを備え、その後に信号を累積する前と累積した後の電位レベルの差を読み取ることにより、リセットの雑音を除去することを特徴とする。
【００１３】
〔２〕上記〔１〕記載の累積型化学・物理現象検出装置のリセット雑音除去回路において、リセット信号、センシング信号、容量リセット信号によりそれぞれオンし、その後オフするスイッチング素子（１５）を具備することを特徴とする。
【００１４】
〔３〕上記〔２〕記載の累積型化学・物理現象検出装置のリセット雑音除去回路において、前記スイッチング素子（１５）がＭＯＳトランジスタであることを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図を参照しながら説明する。
【００１６】
図１は本発明の実施例を示す累積型化学・物理現象検出装置（ＡＭＩＳ）のリセット雑音除去回路の構成図である。
【００１７】
この図において、１はアレイ化された累積型センサ（累積型化学・物理現象検出装置）、２はそのアレイ化された累積型センサ１内の要素Ａ、３はバイアス電圧設定端子ＶbNがゲートに接続されるＭＯＳトランジスタ（この部分は定電流回路として働いている）、１０はリセット雑音除去回路、１１はφＲがゲートに印加されるＭＯＳトランジスタ、１２はφＳがゲートに印加されるＭＯＳトランジスタ、１３はリセットレベル記憶用容量Ｃrst 、１４は信号レベル記憶用容量Ｃsig 、１５は容量リセット信号ＶRST1がゲートに印加されるＭＯＳトランジスタ、Ｖrst はリセット信号、Ｖsig は信号の出力である。
【００１８】
以下、この累積型化学・物理現象検出装置のリセット雑音除去回路（ＣＤＳ回路：相関２重サンプリング回路）１０の動作について説明する。
【００１９】
リセット雑音除去回路１０は、
（１）リセット雑音除去回路１０に信号を導く前に、ＶRST1をＭＯＳトランジスタ１５のゲートをオンしてリセットレベル記憶用容量Ｃrst と信号レベル記憶用容量Ｃsig の両容量の電位をそろえ、その後、ＭＯＳトランジスタ１５をオフにする。
（２）ＡＭＩＳ（アレイ化された累積型センサ）１の要素ＡとしてのＦＤ部（図２参照）をリセットした直後の出力を、φＲ〔リセット信号〕でＭＯＳトランジスタ１１のゲートをオンしてリセットレベル記憶用容量Ｃrst に記憶し、ＭＯＳトランジスタ１１をオフする。
（３）ＡＭＩＳ（アレイ化された累積型センサ）１の要素ＡとしてのＦＤ部（図２参照）に複数回信号を蓄積した後の信号を、φＳ〔センシング信号〕でＭＯＳトランジスタ１３のゲートをオンして信号レベル記憶用容量Ｃsig に記憶させて、ＭＯＳトランジスタ１２をオフする。
（４）この両者の差分の信号を差動増幅器などで読み取ることでリセットの雑音を除去した信号が得られる。
【００２０】
このように、累積型化学・物理現象検出装置としての累積型センサの出力には、リセット行為に伴うリセット雑音が含まれる可能性があり、そのリセット雑音を除去する回路を累積型センサの後段に設ける。すなわち、累積型センサの出力を１次元、もしくは２次元に並べアレイ状の累積型センサ１にする。リセットを除去する回路は、説明の都合上、図１に示すように、各列に１つだけ設けたコラムパラレル型を図示する。もちろん、各センサ部に１つずつ設けても構わないし、アレイ全体で１つだけでも構わない。しかしながら、１列に１つずつ設けるのが現実的だと考えられる。
【００２１】
アレイ化を行うときの１画素の構成だが、行の選択は垂直選択器で行い、そのための選択トランジスタを画素中に挿入した。一方、列の選択はリセット除去回路の中に挿入している。
【００２２】
また、この累積型センサのアレイ化手法はＣＭＯＳプロセスにより実現可能である。
【００２３】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【００２４】
【発明の効果】
以上、詳細に説明したように、本発明によれば、リセット雑音消去回路を累積センサに付加することにより、リセットのレベルのばらつきを補うことができる。
【図面の簡単な説明】
【図１】  本発明の実施例を示す累積型化学・物理現象検出装置（ＡＭＩＳ）のリセット雑音除去回路の構成図である。
【図２】  従来の累積型化学・物理現象検出装置（ＡＭＩＳ）の構成図である。
【符号の説明】
１    アレイ化された累積型センサ（累積型化学・物理現象検出装置）
２    アレイ化された累積型センサ内の要素Ａ
３    バイアス電圧設定端子ＶbNがゲートに接続されるＭＯＳトランジスタ
１０    リセット雑音除去回路
１１    φＲがゲートに印加されるＭＯＳトランジスタ
１２    φＳがゲートに印加されるＭＯＳトランジスタ
１３    リセットレベル記憶用容量Ｃrst 
１４    信号レベル記憶用容量Ｃsig 
１５    容量リセット信号ＶRST1がゲートに印加されるＭＯＳトランジスタ    Ｖrst   リセット信号
Ｖsig   信号の出力
【図１】
0003648162.tif 000002
【図２】
0003648162.tif 000003