(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、該半導体基板の表面近傍に離間して設けられたソース領域及びドレイン領域と、前記半導体基板上に形成されたトンネル酸化膜、該トンネル酸化膜上に形成された浮遊ゲート電極、該浮遊ゲート電極上に形成され、下層酸化膜と窒化膜と上層酸化膜とで構成される層間絶縁膜、及び該層間絶縁膜上に形成された制御ゲート電極を備える不揮発性半導体記憶装置の形成方法において、
前記トンネル酸化膜となる酸化膜上に、シリコン含有ＩＶ族水素系ガスとゲルマニウム含有ＩＶ族系ガスと不純物元素をドーピングするためのドーパントガスとの混合ガスを用いて加熱処理を行うことにより、前記浮遊ゲート電極を不純物濃度が５×１０20原子／ｃｍ3以上のＳｉ1-x―Ｇｅx混合膜（ｘは組成を表す数値であって０．０５＜ｘ＜０．４の間の値をとる。）として形成する工程と、
前記層間絶縁膜の前記下層酸化膜を、前記浮遊ゲート電極の表面を熱酸化して形成する工程と、
を備えることを特徴とする不揮発性半導体記憶装置の形成方法。
【請求項２】
第１導電型の半導体基板と、該半導体基板の表面近傍に離間して設けられたソース領域及びドレイン領域と、前記半導体基板上に形成されたトンネル酸化膜、該トンネル酸化膜上に形成された浮遊ゲート電極、該浮遊ゲート電極上に形成され、下層酸化膜と窒化膜と上層酸化膜とで構成される層間絶縁膜、及び該層間絶縁膜上に形成された制御ゲート電極を備える不揮発性半導体記憶装置の形成方法において、
前記トンネル酸化膜としての酸化膜上に、シリコン含有ＩＶ族水素系ガスとゲルマニウム含有ＩＶ族系ガスの混合ガスを用いて加熱処理を行うことにより、前記浮遊ゲート電極をＳｉ1-x―Ｇｅx混合膜（ｘは組成を表す数値であって０．０５＜ｘ＜０．４の間の値をとる。）として形成するとともに、該Ｓｉ1-x―Ｇｅx混合膜に対して不純物元素をドーピングすることにより、前記浮遊ゲート電極の不純物濃度を５×１０20原子／ｃｍ3以上とする工程と、
前記層間絶縁膜の前記下層酸化膜を、前記浮遊ゲート電極の表面を熱酸化して形成する工程と、
を備えることを特徴とする不揮発性半導体記憶装置の形成方法。
【請求項３】
請求項１記載の不揮発性半導体装置の形成方法において、
前記ドーパントガスを、アルシン（ＡｓＨ4）ガス、ホスフィン（ＰＨ3）ガス及びジボラン（Ｂ2Ｈ6）ガスのガス群の中から選ばれた１つのガスとしたことを特徴とする不揮発性半導体記憶装置の形成方法。
【請求項４】
請求項１〜３のいずれか１つに記載の不揮発性半導体記憶装置の形成方法において、
前記シリコン含有ＩＶ族水素系ガスをシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、メチルシラン（Ｓｉ（ＣＨ3）Ｈ3）及びトリシラン（Ｓｉ3Ｈ8）のガス群の中から選んだ１つのガスとし、前記ゲルマニウム含有ＩＶ族系ガスをゲルマン（ＧｅＨ4）、四ふっ化ゲルマニウム（ＧｅＦ4）、二ふっ化ゲルマニウム（ＧｅＦ2）及びふっ化ゲルマニウム（ＧｅＦ）のガス群の中から選んだ１つのガスとすることを特徴とする不揮発性半導体記憶装置の形成方法。
【請求項５】
請求項１〜３のいずれか１つに記載の不揮発性半導体装置の形成方法において、
前記加熱処理を、急速熱処理−化学気相成長（ＲＴＰ−ＣＶＤ）装置を用いて行うことを特徴とする不揮発性半導体記憶装置の形成方法。
【請求項６】
第１導電型の半導体基板と、該半導体基板の表面近傍に離間して設けられたソース領域及びドレイン領域と、前記半導体基板上に形成されたトンネル酸化膜、該トンネル酸化膜上に形成された浮遊ゲート電極、該浮遊ゲート電極上に形成され、下層酸化膜と窒化膜と上層酸化膜とで構成される層間絶縁膜及び該層間絶縁膜上に形成された制御ゲート電極を備える不揮発性半導体記憶装置の形成方法において、
（ａ）前記トンネル酸化膜となる酸化膜上に、シリコン含有ＩＶ族水素系ガスを用いて加熱処理を行って前記浮遊ゲート電極のためのポリシリコンを形成する第１工程と、
（ｂ）該第１工程後に、前記ポリシリコン中に、前記浮遊ゲート電極におけるゲルマニウム原子の濃度を最小限１×１０21原子／ｃｍ3とすべく、イオン注入法によりゲルマニウムイオンを打ち込む第２工程と、
（ｃ）該第２工程後に、前記ポリシリコン中に、前記浮遊ゲート電極における不純物濃度を５×１０20原子／ｃｍ3以上とすべく、不純物元素をドーピングする第３工程と、
（ｄ）該第３工程後に、前記ゲルマニウムイオン及び前記不純物元素を含んだ前記ポリシリコンをアニールする第４工程と、
（ｅ）該第４工程後に、前記層間絶縁膜の下層酸化膜を形成するために、前記ポリシリコンの表面を熱酸化する第５工程と、
を備えることを特徴とする不揮発性半導体記憶装置の形成方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、電気的に情報の書き込み及び消去が可能で、かつ、情報の保持に外部より電力を与える必要のない記憶効果を具えた不揮発性半導体記憶装置（所謂ＥＥＰＲＯＭ）及びその形成方法に関するものである。
【０００２】
【従来の技術】
従来の不揮発性半導体記憶装置は、例えば文献Ｉ（「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｗｏｒｌｄ」、１９９１年、４月号、Ｐ．９４〜９８、プレスジャーナル）に開示されているものがある。
【０００３】
図８は、文献Ｉに開示されている不揮発性記憶装置の構造の一例を示している。
【０００４】
この従来の構造は、ＥＴＯＸ（ＥＥＰＲＯＭ  ｗｉｔｈ  Ｔｕｎｎｅｌ  Ｏｘｉｄｅ）セルとも呼ばれ、セルの構成は以下の通りである。
【０００５】
このＥＴＯＸセルは、Ｐ導電型半導体基板５０、トンネル酸化膜５２、浮遊ゲート電極５４、層間絶縁膜５６、制御ゲート電極５８、ｎ+ 型のソース領域６０、ｎ+ 型のドレイン領域６２、ｎ- 型のソース領域６４及びｐ型のドレイン領域６６から構成されている。
【０００６】
このＥＴＯＸセルは、構造的に見ればＥＥＰＲＯＭと同一であるが、セルのトンネル酸化膜５２を１０ｎｍ（ナノメートル）程度に形成してある点に特徴がある。
【０００７】
また、ｎ+ 型ソース領域６０の下面には、バンド間のトンネルリークを抑制するため、ｎ- 型ソース領域６４を具えている。
【０００８】
また、ｎ+ 型ドレイン領域６２の下面には書込みの効率向上を図るため、ｐ型ドレイン領域６６を具えている。
【０００９】
また、基板５０上には、トンネル酸化膜５２、浮遊ゲート電極５４、層間絶縁膜５６及び制御ゲート電極５８がそれぞれ積層されている。なお、基板５０上に設けられたトンネル酸化膜５２は、ソース領域６０及びドレイン領域６２のそれぞれの一部分とも接して設けられている。
【００１０】
近年、層間絶縁膜５６として、上層酸化膜／窒化膜／下層酸化膜（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ膜：略称ＯＮＯ膜）の３層構造からなる絶縁膜も実用化されている（文献Ｉの図１３、ｐ９８参照）。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した従来のＥＴＯＸ型の層間絶縁膜（上層酸化膜／窒化膜／下層酸化膜）にＯＮＯ膜を用いた場合、浮遊ゲート電極上に下層酸化膜を形成する。このとき、熱酸化による高温加熱処理（例えば酸素ガス中で１０００℃、１０分間）を行って下層酸化膜を形成する。このため、浮遊ゲート電極中に含まれているリン（Ｐ）が下層酸化膜やトンネル酸化膜中に侵入し、膜厚が不均一になるという問題があった。この理由について図７（Ａ）及び（Ｂ）を参照して説明する。
【００１２】
図７の（Ａ）は、基板５０上にトンネル酸化膜５２と浮遊ゲート電極５４とをそれぞれ積層した断面図を示し、（Ｂ）は浮遊ゲート用導電体層５４の上面に加熱処理により下層酸化膜５６を形成した状態を示す断面図である。なお、このときの加熱条件は、酸素（Ｏ2 ）ガス中で加熱処理（１０００℃、１０分間）を行う。
【００１３】
図７の（Ａ）から理解できるように、熱酸化により下層酸化膜５６を形成する前は、ポリシコンで形成された浮遊ゲート電極に結晶粒界の成長は見られない。しかし、図７の（Ｂ）から理解できるように、熱酸化を行って浮遊ゲート電極の表面に下層酸化膜５６を形成することによりポリシリコンで形成された浮遊ゲート電極５４中の〈１１０〉方向に結晶粒界５９が、強く配向して成長するようになる。このとき結晶粒界５９は、浮遊ゲート電極５４の上面及び下面まで成長している。このため、浮遊ゲート電極５４中にドープされているリン（Ｐ）原子が粒界に偏析する。ここでいう偏析とは、粒界にリン原子が吐き出されてトンネル酸化膜５２或は下層酸化膜５６と浮遊ゲート電極５４の界面にリン（Ｐ）が蓄積されている状態を言う。このため、浮遊ゲート電極５４の上面あるいは下面に高濃度のリンが分布することになり、例えば下層酸化膜５６を形成する過程において結晶粒界５９が生じている部分と生じていない部分とでは酸化膜成長速度に差異が生じてしまう。この結果、浮遊ゲート電極５４と下層酸化膜５６との界面あるいはトンネル酸化膜５２と浮遊ゲート電極５４との界面に凹凸が発生する。このため、トンネル酸化膜５２や下層酸化膜５６自体の膜厚も不均一になる。また、それぞれの界面に偏析されたリンは下層酸化膜５６やトンネル酸化膜５２中にも拡散されることになり、したがって、ＥＥＰＲＯＭのデータ保持特性を劣化させる。この理由は以下のように考えられる。
【００１４】
トンネル酸化膜５２や下層酸化膜５６中にリンが拡散すると、このリン元素が正電荷の捕獲の中心になるので、それぞれの酸化膜のエネルギーバンドが曲がり、その結果、バンドを形成している実効的な電位障壁高さ（バリアハイト）を低下させる。このため、電子が容易にトンネル酸化膜５２あるいは下層酸化膜５６中をトンネリングしてしまうので、ＥＥＰＲＯＭのデータ保持特性が劣化する。従って、浮遊ゲート電極５４中に蓄積されている電子が容易に制御ゲート電極側或はソース領域側に移動し、データの保持特性が劣化して、最適なデータの書き換え動作ができなくなる。
【００１５】
浮遊ゲート電極にドーピングされているリン原子の拡散を防止する方法が従来いくつか考えられてきた。その１つに、熱酸化により下層酸化膜を形成する際に、酸化膜形成温度を下げる方法がある。
【００１６】
しかし、不揮発性半導体記憶装置の下層酸化膜の形成には、通常、熱酸化法を用いて行うため、成膜温度を下げた場合、酸化膜形成速度を低下させることになり、所望の酸化膜厚を得るためには熱処理時間が長くかかってしまう。このため、浮遊ゲート中のリン原子が下層酸化膜やトンネル酸化膜に拡散して浮遊ゲート電極／下層酸化膜及び浮遊ゲート電極／トンネル酸化膜の界面の整合性及び下層酸化膜やトンネル酸化膜の膜厚自体の均一性が悪くなるという問題がある。
【００１７】
もう１つのリン原子の拡散防止方法として浮遊ゲート電極中に含まれるリン（Ｐ）の濃度を抑制する方法がある。しかし、浮遊ゲート電極にドーピングするリン（Ｐ）の濃度を下げることは、浮遊ゲート電極の電気抵抗を高めることになり、おのずから限界がある。このため、Ｐ濃度は１×１０20原子／ｃｍ3 以下に下げることが実質的にできない。
【００１８】
そこで、浮遊ゲート電極の結晶粒の成長を抑制し、層間絶縁膜と浮遊ゲート電極との界面の整合性及び浮遊ゲート電極とトンネル酸化膜との界面でのトンネル酸化膜の膜厚の均一性の優れた不揮発性半導体記憶装置及びその形成方法が望まれていた。
【００１９】
【課題を解決するための手段】
第１の発明は、第１導電型の半導体基板と、半導体基板の表面近傍に離間して設けられたソース領域及びドレイン領域と、半導体基板上に順次積層されたトンネル酸化膜、トンネル酸化膜上に形成された浮遊ゲート電極、浮遊ゲート電極上に形成され、下層酸化膜と窒化膜と上層酸化膜とで構成される層間絶縁膜、及び層間絶縁膜上に形成された制御ゲート電極を備える不揮発性半導体記憶装置の形成方法に関する。
そして、トンネル酸化膜となる酸化膜上に、シリコン含有ＩＶ族水素系ガスとゲルマニウム含有ＩＶ族系ガスと不純物元素をドーピングするためのドーパントガスとの混合ガスを用いて加熱処理を行うことにより、浮遊ゲート電極を不純物濃度が５×１０20原子／ｃｍ3以上のＳｉ1-x―Ｇｅx混合膜（ｘは組成を表す数値であって０．０５＜ｘ＜０．４の間の値をとる。）として形成する工程と、層間絶縁膜の下層酸化膜を、浮遊ゲート電極の表面を熱酸化して形成する工程と、を備えることを特徴とする。
【００２１】
第２の発明は、第１導電型の半導体基板と、半導体基板の表面近傍に離間して設けられたソース領域及びドレイン領域と、半導体基板上に順次積層されたトンネル酸化膜、トンネル酸化膜上に形成された浮遊ゲート電極、浮遊ゲート電極上に形成され、下層酸化膜と窒化膜と上層酸化膜とで構成される層間絶縁膜、及び層間絶縁膜上に形成された制御ゲート電極を備える不揮発性半導体記憶装置の形成方法に関する。
そして、トンネル酸化膜としての酸化膜上に、シリコン含有ＩＶ族水素系ガスとゲルマニウム含有ＩＶ族系ガスの混合ガスを用いて加熱処理を行うことにより、浮遊ゲート電極をＳｉ1-x―Ｇｅx混合膜（ｘは組成を表す数値であって０．０５＜ｘ＜０．４の間の値をとる。）として形成するとともに、このＳｉ1-x―Ｇｅx混合膜に対して不純物元素をドーピングすることにより、浮遊ゲート電極の不純物濃度を５×１０20原子／ｃｍ3以上とする工程と、層間絶縁膜の下層酸化膜を、浮遊ゲート電極の表面を熱酸化して形成する工程と、を備えることを特徴とする。
【００２２】
第３の発明は、第１導電型の半導体基板と、半導体基板の表面近傍に離間して設けられたソース領域及びドレイン領域と、半導体基板上に順次積層されたトンネル酸化膜、トンネル酸化膜上に形成された浮遊ゲート電極、浮遊ゲート電極上に形成され、下層酸化膜と窒化膜と上層酸化膜とで構成される層間絶縁膜、及び層間絶縁膜上に形成された制御ゲート電極を備える不揮発性半導体記憶装置の形成方法に関する。
そして、（ａ）前記トンネル酸化膜となる酸化膜上に、シリコン含有ＩＶ族水素系ガスを用いて加熱処理を行って浮遊ゲート電極のためのポリシリコンを形成する第１工程と、（ｂ）第１工程後に、ポリシリコン中に、浮遊ゲート電極におけるゲルマニウム原子の濃度を最小限１×１０21原子／ｃｍ3とすべく、イオン注入法によりゲルマニウムイオンを打ち込む第２工程と、（ｃ）第２工程後に、ポリシリコン中に、浮遊ゲート電極における不純物濃度を５×１０20原子／ｃｍ3以上とすべく、不純物元素をドーピングする第３工程と、（ｄ）第３工程後に、ゲルマニウムイオン及び不純物元素を含んだポリシリコンをアニールする第４工程と、（ｅ）第４工程後に、層間絶縁膜の下層酸化膜を形成するために、ポリシリコンの表面を熱酸化する第５工程と、を備えることを特徴とする。
【００２４】
【作用】
上述した第１及び第２発明では、トンネル酸化膜としての酸化膜上に、シリコン含有ＩＶ族水素系ガスとゲルマニクム含有ＩＶ族系ガスを用いて加熱処理してＳｉ1-x−Ｇｅx混晶（ｘは組成を表わす数値であって０．０５＜ｘ＜０．４の間の値をとる。）を形成し、さらに浮遊ゲート電極の不純物濃度を５×１０20原子／ｃｍ3以上とする。このとき形成されたＳｉ1-x−Ｇｅx混晶は、シリコン原子より原子半径の大きいゲルマニウム原子を含んでいるので、シリコン格子中に格子歪みが発生する。このため、周知の通り膜厚を増して行けば歪みエネルギーが大きくなって転位を発生するようになる。このため、Ｓｉ1-x−Ｇｅx混晶が成長する際の膜厚には自ら限界があり（このときの膜厚を臨界膜厚という）、ゲルマニウムのｘ組成により臨界膜厚を制御することができる。このようにして形成されたＳｉ1-x−Ｇｅx混晶の結晶径は従来のポリシリコンに比べ小さくなる。
【００２５】
また、第３発明では、まず、トンネル酸化膜となる酸化膜上に浮遊ゲート電極のためのポリシリコンを形成した後、浮遊ゲート電極におけるゲルマニウム原子の濃度を最小限１×１０21原子／ｃｍ3とすべく、イオン注入法によりポリシリコン中にゲルマニウムイオンを打ち込む。その後、浮遊ゲート電極における不純物濃度を５×１０20原子／ｃｍ3以上とすべく、ポリシリコン中に不純物元素をドーピングする。続いて、ゲルマニウムイオン及び不純物元素を含んだポリシリコンをアニールする。このようにして形成されたポリシリコン中にはゲルマニウム原子が含まれているので、ポリシリコンの結晶径を小さくすることができる。このため、高温加熱処理を行ってもポリシリコン中に結晶粒界が発生しないので、ポリシリコンとトンネル酸化膜となる酸化膜との界面及びポリシリコンと層間絶縁膜の下層酸化膜との界面部分に不純物元素が偏析することはなくなる。
【００２６】
【実施例】
以下、図面を参照してこの発明の電気的に情報に書換えのできる不揮発性半導体記憶装置（以下、ＥＥＰＲＯＭと称する。）の構造及びその形成方法について説明する。しかしながら、各図は、この発明が理解できる程度に各構成成分の形状、大きさ、及び配置を概略的に示してあるにすぎない。
【００２７】
［本発明の形成方法にて形成されるＥＥＰＲＯＭ構造の説明］
図１は、本発明の形成方法にて形成されるのＥＥＰＲＯＭの主要構造を説明するための断面図である。
【００２８】
先ず、第１導電型の半導体基板１０としてｐ導電型半導体基板（以下、基板と称する。）を用いる。この基板１０は、例えば比抵抗が３Ω・ｃｍ〜５Ω・ｃｍとし、結晶面の面方位を（１００）面とする。また、この基板１０の上面（表面）領域には第１不純物領域２４（以下、ソース領域と称する。）と第２不純物領域２６（以下、ドレイン領域と称する。）とを離間させて設けてある。また、ソース領域２４とドレイン領域２６との間にはチャネル形成予定領域２７が形成されている。
【００２９】
また、チャネル形成予定領域２７を含みソース領域２４及びドレイン領域２６の一部にわたる領域の基板１０上に、第１絶縁膜１２ａ（以下、トンネル酸化膜と称する。）と、第１導電体層１４ａ（以下、浮遊ゲート電極と称する。）と、第２絶縁膜２１ａ（以下、層間絶縁膜と称する。）と、第２導電体層２２ａ（以下、制御ゲート電極と称する。）とを積層して設けてある。
【００３０】
浮遊ゲート電極１４ａは、結晶径を小さくするためのゲルマニウム原子を含むポリシリコンで構成されており、このときのゲルマニウム原子の濃度を最小限１×１０21原子／ｃｍ3 としてある。なお、ここで、小さい結晶径とは、第１導電体層の表面が実質的に平坦とみなせるような面となる程度の結晶径を意味する。また、層間絶縁膜２１ａは、３層構造から構成されており、浮遊ゲート電極１４ａ側から制御ゲート電極２２ａ側の方向へ向かって下層酸化膜１６ａ、窒化膜１８ａ及び上層酸化膜２０ａがそれぞれ形成されている。
【００３１】
［第１発明のＥＥＰＲＯＭの形成方法の説明］
次に、図２の（Ａ）〜（Ｃ）、図３の（Ａ）〜（Ｃ）及び図４の（Ａ）〜（Ｂ）を参照して、第１発明のＥＥＰＲＯＭの形成方法について説明する。
【００３２】
先ず、基板１０として、既に説明したｐ導電型半導体基板を用いる。この基板１０を任意好適な洗浄液を用いて洗浄して基板１０に付着している不純物を除去した後、洗浄済の基板１０を、ただちに任意好適な酸化膜形成反応炉（図示せず）内に搬入する。
【００３３】
その後、化学気相成長（ＣＶＤ）装置（図示せず）を用い、反応炉内に酸素（Ｏ2 ）ガスを導入して加熱温度約９００℃で、２０分間の処理を行い、基板１０上に第１絶縁膜１２（以下、トンネル酸化膜と称する。）を形成する（図２の（Ａ））。このトンネル酸化膜１２は、ＳｉＯ2 膜で形成されており、膜厚を例えば約１１０Åとする。
【００３４】
次に、図２の（Ａ）の構造体を、直ちに、急速熱処理−化学気相成長装置（ＲＴＰ−ＣＶＤ装置）（図示せず）内に搬入する。ここで使用するＲＴＰ−ＣＶＤ装置は、文献ＩＩ（「月刊Ｓｍｉｃｏｎｄｕｃｔｏｒ  Ｗｏｒｌｄ、１９９０年、１０月号、Ｐ．９８〜１０２）に開示されている装置（ＡＳＭ社製型番：Ｅｐｓｉｌｏｎ１）とほぼ同様な装置を用いる。
【００３５】
この発明の実施例では、ＲＴＰ−ＣＶＤ装置を用いて第１導電体層１４（以下、ｎ+ 導電型の浮遊ゲート電極用予備層と称する。）を形成する（図２の（Ｂ））。なお、ここでは、浮遊ゲート電極用予備層１４をＳｉ−Ｇｅ混晶膜とも称する。このときのＳｉ−Ｇｅ混晶膜１４の形成方法は以下の通りとする。
【００３６】
ＲＴＰ−ＣＶＤ反応炉内に、例えばジシラン（Ｓｉ2 Ｈ6 ）ガスを約３０ｓｃｃｍ、ゲルマン（ＧｅＨ4 ）ガスを約２０ｃｃｍ及びアルシン（ＡｓＨ3 ）ガスを約０．５ｓｃｃｍをそれぞれ導入して基板温度を例えば５９０℃に設定し、約９０秒間の処理を行う。このときの炉内圧力を例えば０．９Ｔｏｒｒとする。このようにして、トンネル酸化膜１２上にひ素（Ａｓ）がドープされたＳｉ1-x −Ｇｅx 混晶膜１４が形成される（図２の（Ｂ））。このとき、Ｓｉ1-x −Ｇｅx 混晶膜１４中のひ素（Ａｓ）原子の不純物濃度を１×１０21原子／ｃｍ3 程度とする。
【００３７】
また、Ｓｉ1-x −Ｇｅx 混晶膜１４のｘは組成を表す数値であって０．０５＜ｘ＜０．４の間の値とする。なお、ここではＳｉ1-x −Ｇｅx 混晶膜１４の膜厚を約１００ｎｍ（ナノメートル）とする。また、このときの基板温度は、好ましくは、５５０℃〜７５０℃の範囲の温度とするのが好適である。
【００３８】
このような方法により形成されたＳｉ1-x−Ｇｅx混晶膜１４は、多数の微細な結晶が集まってできており、Ｓｉ1-x−Ｇｅx混晶膜１４の表面は実質的に平坦面とみなせるような平坦面となる。なお、第１実施例では、アルシンガスをジシランガス及びゲルマンガスと同時に導入した例について説明したが、なんらこの例に限定されるものではなく、第２発明として、例えば次に述べるようにＳｉ1-x−Ｇｅx混晶膜中にひ素をドーピングしても良い。
【００３９】
炉内にジシランガスとゲルマンガスとの混合ガスを用いて加熱処理を行い、トンネル酸化膜１２上にＳｉ1-x −Ｇｅx 混晶膜１４を形成する。その後、任意好適な方法を用いてひ素（Ａｓ）原子をＳｉ1-x −Ｇｅx 混晶膜１４中にドーピングする。
【００４０】
次に、図２の（Ｂ）の構造体を酸化膜形成反応炉（図示せず）内に搬入する。
【００４１】
その後、炉内に酸素（Ｏ2 ）ガスを供給して例えば加熱温度１０００℃で、約５分間の処理を行ってＳｉ1-x −Ｇｅx 混晶膜１４の上面（表面）に第２絶縁膜１６（以下、下層酸化膜と称る。）を形成する（図２の（Ｃ））。このときの下層酸化膜１６の膜厚を約５ｎｍとする。
【００４２】
次に、下層酸化膜１６上に、例えば減圧ＣＶＤ（ＬＰＣＶＤとも称する。）法を用いて窒化膜１８を形成する（図３の（Ａ）。このときの窒化膜１８の形成条件を以下の通りとする。
【００４３】
反応炉内をシラン（ＳｉＨ4 ）ガスとアンモニア（ＮＨ3 ）ガスとの混合ガス（例えば混合比を３：１（体積比）とする。）とし、例えば加熱温度７００℃で、約２０分間の処理を行って下層酸化膜１６上に約１０ｎｍの膜厚の窒化膜１８（Ｓｉ3 Ｎ4 膜）を形成する。
【００４４】
その後、図３の（Ａ）で形成された窒化膜１８の表面に、パイロジニック（燃焼）法を用いて上層酸化膜２０を形成する（図３の（Ｂ））。このときの上層酸化膜２０の膜厚を約３ｎｍとする。ここでは、下層酸化膜１６、窒化膜１８及び上層酸化膜２０を総称して層間絶縁膜２１と称する。
【００４５】
次に、任意好適な方法を用いて上層酸化膜２０上に制御ゲート電極用予備層２２を形成し図３の（Ｃ）の構造体を得る。この制御ゲート電極用予備層２２の材料を例えばポリシリコンとする。
【００４６】
次に、任意好適な方法を用いて制御ゲート電極用予備層２２の一部をマスキングし、ホトエッチング及びドライエッチング法によってマスキングされている部分以外を、制御ゲート電極用予備層２２から基板１０面が露出するまでエッチング除去して図４の（Ａ）の構造体を得る。このとき基板１０上に残存した部分を制御ゲート電極２２ａ、上層酸化膜２０ａ、窒化膜１８ａ、下層酸化膜１６ａ、浮遊ゲート電極１４ａ及びトンネル酸化膜１２ａとする。
【００４７】
次に、トンネル酸化膜１２ａ、浮遊ゲート電極１４ａ、層間絶縁膜２１ａ及び制御ゲート電極２２ａの部分を、例えばポジ型レジスト材料を用いてマスキングし（図示せず）、基板１０の表面にイオン注入し、活性化処理を行って基板１０の表面にｎ+ 導電型のソース領域２４及びドレイン領域２６を形成する（図４の（Ｂ））。このような工程を経てＥＥＰＲＯＭが完成する。
【００４８】
［第３発明のＥＥＰＲＯＭの形成方法の説明］
次に、第３発明のＥＥＰＲＯＭの形成方法について図５の（Ａ）〜（Ｃ）を参照して説明する。
【００４９】
基板１０上にトンネル酸化膜１２を形成するまでは、第１発明の工程と同一である。このため、詳細な説明を省略する。
【００５０】
この実施例では、トンネル酸化膜１２上にポリシリコンからなる第１導電体層１３を形成する（図５の（Ａ））。以下、第１導電体層１３をポリシリコン層と称する。このときのポリシリコン層１３の膜厚を０．１μｍ程度とする。
【００５１】
次に、ポリシリコン層１３中にイオン注入法によりゲルマニウムイオン（Ｇｅ+ ）を打ち込む（図５の（Ｂ））。このときのゲルマニウム（Ｇｅ）原子の濃度を最小限１×１０21原子／ｃｍ3 とする。
【００５２】
次に、任意好適な方法を用いて不純物元素をドーピングする（図５の（Ｃ））。このときの不純物元素を例えばリン（Ｐ）とし、リンの濃度を１×１０21原子／ｃｍ3 程度とする。
【００５３】
その後、イオン注入の際に発生した結晶歪みを調整するため、加熱温度を約５６０℃の温度とし、約４０分間アニールを行う。ただし、Ｇｅ濃度により加熱温度及び時間を変化させる必要がある。
【００５４】
その後の工程は、第１発明の図２の（Ｃ）工程以降の工程と同一であるため、詳細な説明を省略する。
【００５５】
次に、図６を参照して不純物濃度に対する浮遊ゲート電極中のグレイン（Ｇｒａｉｎ）径について説明する。
【００５６】
図６は、浮遊ゲート中の不純物濃度に対する結晶（グレイン）径の大きさの関係を示す図である。図中、曲線Ｉは、浮遊ゲート電極にリン（Ｐ）をドープしたとき（従来例）の結晶（グレイン）径を表し、曲線ＩＩはこの実施例の多結晶ＳｉにＧｅを導入した浮遊ゲート電極中にリンをドーピングしたときのグレイン径を表している。なお、このとき測定に用いた試料は、従来例ではポリシリコンの浮遊デート電極にリンをドープしたものを用い、この実施例では浮遊ゲート電極にイオン注入法によりゲルマニウムイオンを打ち込んだ後、リンを浮遊ゲート電極にドーピングしたものを用いている。そして、それぞれの試料について窒素ガス中で加熱処理（９５０℃、１時間）を行ってグレイン径をノマルスキー光学顕微鏡を用いて測定した値である。
【００５７】
図６から理解できるように、従来の曲線Ｉでは、リンの不純物濃度が増加するにしたがって結晶径も大きく成長する。特に、リン濃度が１×１０20原子／ｃｍ3 になるとグレイン径が約０．４２μｍとなり、リン濃度が５×１０20原子／ｃｍ3 になるとグレイン径が約０．６μｍとなる。更に、リン濃度が１×１０21原子／ｃｍ3 になるとグレイン径が約０．９５μｍとなる。
【００５８】
一方、この実施例では、リン濃度が１×１０19原子／ｃｍ3 のときは、グレイン径の大きさは従来例（曲線Ｉ）と殆ど変わらないが、リン濃度が１×１０21原子／ｃｍ3 になるとグレイン径はむしろ小さくなる。すなわち、この発明の実施例では、リンの濃度が６×１０19原子／ｃｍ3 になるとグレイン径が約０．２μｍとなり、リンの濃度が５×１０20原子／ｃｍ3 になるとグレイン径が約０．１５μｍとなる。更に、リンの濃度が１×１０21原子／ｃｍ3 になるとグレイン径が約０．１４μｍとなる。図６の結果から以下のことが考えられる。
【００５９】
従来のリンをドープした浮遊ゲート電極は、ポリシコン結晶中に結晶粒界が発生して高濃度リン原子が結晶粒界に偏析するため、不純物のリン濃度に比例してグレイン径が増大する。
【００６０】
これに対してこの実施例では、多結晶Ｓｉ中にＧｅ原子を導入してあるため、多結晶ＳｉはＳｉ−Ｇｅ混晶膜を形成する。このため、ゲルマニウム原子はシリコン原子に比べて結晶半径が大きいので、シリコン格子中の格子歪みを増大させることになる。したがって、Ｓｉ−Ｇｅ混晶膜の膜厚が臨界膜厚以上には成長しないため、ポリシリコンの結晶の大きさ（グレインサイズ）は従来のポリシリコン単体に比べて小さくなるものと考えられる。
【００６１】
上述したこの発明の実施例では、浮遊ゲートを有する例について説明したが、浮遊ゲートを持たない電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート電極を用いた場合でも、ゲート電極／酸化膜の界面に発生するオキサイドリッジ（Ｏｘｉｄｅ  Ｒｉｄｇｅ）の低減方法としても有効であると考えられる。
【００６２】
また、この実施例では、下層酸化膜を形成する装置として酸化形成炉を用いたが、なんらこの装置に限定されるものではなくＲＴＰ−ＣＶＤ装置を用いても良い。
【００６３】
また、第１発明では、Ｓｉ1-x−Ｇｅx混晶膜を形成するときのシリコン含有ＩＶ族水素系ガスとしてジシランガスを用い、ゲルマニウム含有ＩＶ族系ガスとしてゲルマンガスを用いたが、なんらこれらのガスに限定されるものではなく、ジシランガスの代わりにシラン（ＳｉＨ4）ガス、メチルシラン（Ｓｉ（ＣＨ3）Ｈ3）ガス及びトリシラン（Ｓｉ3Ｈ8）ガスの中から選ばれた１つのガスを用い、一方、ゲルマンガスの代わりにふっ化ゲルマニウム（ＧｅＦ）ガス、二ふっ化ゲルマニウム（ＧｅＦ2）ガス及び四ふっ化ゲルマニウム（ＧｅＦ4）ガスの中から選ばれた１つのガスを用いても良い。
【００６４】
また、この第１発明では、ドーパントガスとしてアルシン（ＡｓＨ4）ガスを用いたが、このガスになんら限定されるものではなく、例えばホスフィン（ＰＨ3）ガス及びジボラン（Ｂ2Ｈ6）ガスを用いても良い。
【００６６】
【発明の効果】
上述した説明からも明らかなように、第１及び第２発明の形成方法では、浮遊ゲート電極を形成するに際し、Ｓｉ−Ｇｅ混晶で形成してあるので、ポリシリコンの結晶径を小さくすることができる。このため、トンネル酸化膜としての酸化膜上に下層酸化膜を形成してもポリシリコンの結晶径は増大せず、したがって浮遊ゲート電極中に結晶粒界は発生しなくなる。このため、浮遊ゲート電極とトンネル酸化膜としての酸化膜との界面及び浮遊ゲート電極と下層酸化膜との界面部分は平坦化されるので、不純物元素を含まない膜厚の均一なトンネル酸化膜としての酸化膜及び下層酸化膜を形成することができる。このため、ＥＥＰＲＯＭのデータ保持特性は著しく向上する。
【００６７】
また、トンネル酸化膜としての酸化膜上にＳｉ1-x―Ｇｅx混合膜形成のための加熱処理の装置として急速熱処理化学気相成長（ＲＴＰ−ＣＶＤ）装置を用いているので、ウエーハを選択的に短時間で加熱できる。また、この装置のチャンバが小型であり、低温でウエーハを炉内に搬入できるため、大気の巻き込みが少なく、高純度、高品質のＳｉ1-x―Ｇｅx混合膜を形成できる。
【００６８】
また、第３発明の形成方法では、トンネル酸化膜となる酸化膜上に浮遊ゲート電極のためのポリシリコンを形成した後、浮遊ゲート電極におけるゲルマニウム原子の濃度を最小限１×１０21原子／ｃｍ3とすべく、ポリシリコン中にイオン注入法によりＧｅイオンを打ち込む。その後、浮遊ゲート電極における不純物濃度を５×１０20原子／ｃｍ3以上とすべく、ポリシリコン中に不純物元素をドーピングし、ポリシリコンをアニールする。このため、ポリシリコン中にＧｅイオン原子が注入された分、ポリシリコンの結晶径を小さくできるので、ポリシリコン中の結晶粒界を抑制することができる。したがって、ポリシリコンとトンネル酸化膜となる酸化膜との界面及びポリシリコンと層間絶縁膜の下層酸化膜との界面部分は平坦化されるので、ＥＥＰＲＯＭのデータ保持特性が改善される。
【図面の簡単な説明】
【図１】  本発明の不揮発性半導体記憶装置の要部断面図である。
【図２】（Ａ）〜（Ｃ）は、第１及び第２発明のＥＥＰＲＯＭの製造工程を説明するために供する工程図である。
【図３】（Ａ）〜（Ｃ）は、図２に続く、製造工程を説明するために供する工程図である。
【図４】（Ａ）〜（Ｂ）は、図３に続く、製造工程を説明するために供する工程図である。
【図５】（Ａ）〜（Ｃ）は、第３発明のＥＥＰＲＯＭの製造工程を説明するために供する工程図である。
【図６】  この発明の実施例及び従来例のリンの不純物濃度に対する結晶径の大きさを説明するための図である。
【図７】（Ａ）〜（Ｂ）は、従来の下層酸化膜を形成する前と後とのＥＥＰＲＯＭの断面図である。
【図８】  従来の不揮発性半導体記憶装置の要部断面図である。
【図１】
0003673538.tif 000002
【図２】
0003673538.tif 000003
【図３】
0003673538.tif 000004
【図４】
0003673538.tif 000005
【図５】
0003673538.tif 000006
【図６】
0003673538.tif 000007
【図７】
0003673538.tif 000008
【図８】
0003673538.tif 000009