(57)【特許請求の範囲】
【請求項１】
ロウアドレス、およびカラムアドレスによって設定される複数のメモリセルを備えた半導体メモリの、前記メモリセルの不良判定結果であるフェイルデータから前記メモリセルのフェイル数を求めるフェイルカウント方法において、
前記ロウアドレス、および前記カラムアドレスによって特定される位置に前記メモリセルの不良判定結果を要素として書き込んだ、任意の次数の正方行列からなるフェイルビット行列を作成し、
前記フェイルビット行列を該次数倍し、
該次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を算出し、
前記原点の値を前記フェイル数として出力することを特徴とするフェイルカウント方法。
【請求項２】
ロウアドレス、およびカラムアドレスによって設定される複数のメモリセルを備えた半導体メモリの、前記メモリセルの不良判定結果であるフェイルデータから前記メモリセルの不良数を算出するフェイルカウント方法において、
前記ロウアドレス、および前記カラムアドレスによって特定される位置に前記メモリセルの不良判定結果を要素として書き込んだ、任意の次数の正方行列からなる複数のフェイルビット行列を作成し、
複数の前記フェイルビット行列を、それぞれの次数倍にし、
該次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を、複数の前記フェイルビット行列毎にそれぞれ算出し、
複数の前記フェイルビット行列毎に算出された前記原点の値をそれぞれ加算してフェイル数として出力することを特徴とするフェイルカウント方法。
【請求項３】
ロウアドレス、およびカラムアドレスによって設定される複数のメモリセルを備えた半導体メモリの、前記メモリセルの不良判定結果であるフェイルデータから前記メモリセルの不良数を算出するフェイルカウント装置において、
前記ロウアドレス、および前記カラムアドレスによって特定される位置に前記メモリセルの不良判定結果が要素として書き込んだ、任意の次数の正方行列からなるフェイルビット行列を作成するフェイルビット行列作成手段と、
前記フェイルビット行列を該次数倍にし、該次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を算出するＤＣＴ演算手段と、
前記原点の値をフェイル数として出力するフェイル数抽出手段と、
を有することを特徴とするフェイルカウント装置。
【請求項４】
ロウアドレス、およびカラムアドレスによって設定される複数のメモリセルを備えた半導体メモリの、前記メモリセルの不良判定結果であるフェイルデータから前記メモリセルの不良数を算出するフェイルカウント装置において、
前記ロウアドレス、および前記カラムアドレスによって特定される位置にメモリセルの不良判定結果を要素として書き込んだ、任意の次数の正方行列からなる複数のフェイルビット行列を作成するフェイルビット行列作成手段と、
複数の前記フェイルビット行列を、それぞれの次数倍にし、該次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を、複数の前記フェイルビット行列毎にそれぞれ算出するＤＣＴ演算手段と、
複数の前記フェイルビット行列毎に算出された前記原点の値をそれぞれ加算してフェイル数として出力するるフェイル数抽出手段と、
を有することを特徴とするフェイルカウント装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体メモリの不良解析時に利用されるメモリセルのフェイル数（不良数）を算出するためのフェイルカウント方法及びその装置に関するものである。
【０００２】
【従来の技術】
半導体メモリの試験を行う半導体メモリ試験装置には、測定した半導体メモリの不良情報（フェイルデータ）を格納する不良解析メモリを備えている。不良解析メモリに格納されたフェイルデータはフェイルカウント装置によって処理され、フェイル数が算出されて、良品／不良品の判定、あるいは半導体メモリ試験装置が有する所定のアプリケーションで利用されている。
【０００３】
この不良解析メモリを用いてフェイル数を求める従来のフェイルカウント方法では、フェイルカウント装置に不良解析メモリのアドレスを順番に発生するパターンジェネレータを備え、パターンジェネレータの出力を不良解析メモリに印加して全アドレスをスキャンし、不良解析メモリの内容をそれぞれ読み出し、読み出したフェイルデータから「不良」を表す”１”（ハイレベル信号）のデータの数をカウントしていた。
【０００４】
なお、半導体メモリが複数ビット単位で読み書き可能な多ビット構成の場合、各複数ビット単位毎に同時にアドレスが印加されるので、一回のスキャンで全ビットの内容が読み出され、フェイル数が算出されていた。
【０００５】
【発明が解決しようとする課題】
しかしながら上記したような従来のフェイルカウント方法では、被試験素子である半導体メモリのメモリ容量の増大に伴い、ＳＲＡＭ等の高価なメモリを使用している不良解析メモリのメモリ容量も増大し、半導体メモリ試験装置の部品コストが増大するとともに、処理時間が長くなるという問題があった。
【０００６】
処理時間を短縮するためには、例えば不良解析メモリの全アドレスを複数の範囲に分割して、それらを同時にスキャンし、読み出したフェイルデータを並列に処理することが考えられるが、パターンジェネレータによって全アドレスをスキャンする従来の方法では、各範囲毎のアドレスを同時にスキャンして、その内容を読み出すことができないため、並列処理ができず、処理時間を短縮することが困難であるという問題があった。
【０００７】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、フェイル数を並列処理によって求めることができるようにして、処理時間を短縮したフェイルカウント方法及びその装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため本発明のフェイルカウント方法は、ロウアドレス、およびカラムアドレスによって設定される複数のメモリセルを備えた半導体メモリの、前記メモリセルの不良判定結果であるフェイルデータから前記メモリセルのフェイル数を求めるフェイルカウント方法において、
前記ロウアドレス、および前記カラムアドレスによって特定される位置に前記メモリセルの不良判定結果を要素として書き込んだ、任意の次数の正方行列からなるフェイルビット行列を作成し、
前記フェイルビット行列を該次数倍し、
該次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を算出し、
前記原点の値を前記フェイル数として出力することを特徴とする。
【０００９】
また、ロウアドレス、およびカラムアドレスによって設定される複数のメモリセルを備えた半導体メモリの、前記メモリセルの不良判定結果であるフェイルデータから前記メモリセルの不良数を算出するフェイルカウント方法において、
前記ロウアドレス、および前記カラムアドレスによって特定される位置に前記メモリセルの不良判定結果を要素として書き込んだ、任意の次数の正方行列からなる複数のフェイルビット行列を作成し、
複数の前記フェイルビット行列を、それぞれの次数倍にし、
該次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を、複数の前記フェイルビット行列毎にそれぞれ算出し、
複数の前記フェイルビット行列毎に算出された前記原点の値をそれぞれ加算してフェイル数として出力することを特徴とする。
【００１０】
また、本発明のフェイルカウント装置は、ロウアドレス、およびカラムアドレスによって設定される複数のメモリセルを備えた半導体メモリの、前記メモリセルの不良判定結果であるフェイルデータから前記メモリセルの不良数を算出するフェイルカウント装置において、
前記ロウアドレス、および前記カラムアドレスによって特定される位置に前記メモリセルの不良判定結果が要素として書き込んだ、任意の次数の正方行列からなるフェイルビット行列を作成するフェイルビット行列作成手段と、
前記フェイルビット行列を該次数倍にし、該次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を算出するＤＣＴ演算手段と、
前記原点の値をフェイル数として出力するフェイル数抽出手段と、
を有することを特徴とする。
【００１１】
また、ロウアドレス、およびカラムアドレスによって設定される複数のメモリセルを備えた半導体メモリの、前記メモリセルの不良判定結果であるフェイルデータから前記メモリセルの不良数を算出するフェイルカウント装置において、
前記ロウアドレス、および前記カラムアドレスによって特定される位置にメモリセルの不良判定結果を要素として書き込んだ、任意の次数の正方行列からなる複数のフェイルビット行列を作成するフェイルビット行列作成手段と、
複数の前記フェイルビット行列を、それぞれの次数倍にし、該次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を、複数の前記フェイルビット行列毎にそれぞれ算出するＤＣＴ演算手段と、
複数の前記フェイルビット行列毎に算出された前記原点の値をそれぞれ加算してフェイル数として出力するるフェイル数抽出手段と、
を有することを特徴とする。
【００１２】
上記のようなフェイルカウント方法及びその装置は、ＤＣＴ演算手段によってフェイルビット行列を次数倍し、次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を算出する。このとき、この原点の値がフェイル数となる。したがって、フェイルビット行列を複数の正方行列に分割しても、同様の処理をそれぞれの正方行列について行えば半導体メモリを構成するメモリセルの総フェイル数を求めることができる。したがって、フェイル数をＤＣＴ変換の並列処理で求めることができる。
【００１３】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００１４】
まず最初に、本発明のフェイルカウント方法で用いる離散的コサイン変換（以下、ＤＣＴ（Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ）変換と称す）について説明する。
【００１５】
ＤＣＴ変換は、よく知られた高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）と同じ種類の直交変換に属している。したがって、入力された信号を複数の周波数成分で表す手法のひとつである。
【００１６】
なお、ＦＦＴがＸ軸、およびＹ軸の要素からなる２次元の信号を直交変換するのに対して、ＤＣＴ変換はＸ軸、Ｙ軸、およびＺ軸の要素からなる３次元の信号の直交変換を行う手法である。また、ＤＣＴ変換は可逆変換であるので、ＤＣＴ逆変換を行うことで損失もなく元の入力信号に再生することができる。
【００１７】
ＤＣＴ変換の代表的な使用例は、ＪＰＥＧによるカラー画像信号の圧縮技術等に見られる。
【００１８】
以下にＤＣＴ変換とその逆変換の式を示す。なお、以下の式は、複数のピクセル（ｘ、ｙ）から構成されるＮ次の正方行列として表現される画像信号をＤＣＴ変換する場合の式である。
【００１９】
ＤＣＴ変換は、
【００２０】
【数１】
0003642904.tif 000002
また、ＤＣＴ逆変換は、
【００２１】
【数２】
0003642904.tif 000003
で表される。
【００２２】
なお、式中の（ｉ、ｊ）はＤＣＴ変換によって得られるＤＣＴ行列の各要素の位置を示す正数である。
【００２３】
ここで、ＤＣＴ行列の要素（０、０）（ｉ＝０、ｊ＝０：以下、原点と称す）は、ＤＣＴ変換前の信号の平均値（直流成分）を示している。
【００２４】
ＤＣＴ行列の各要素は、分解された各周波数成分のエネルギー量を示し、原点から離れた位置にある要素の値ほど、より高い周波数成分のエネルギー量を示している。
【００２５】
次に、上記ＤＣＴ変換を用いてフェイル数を求める本発明のフェイルカウント方法について説明する。
【００２６】
半導体メモリが複数ビット単位で読み書き可能な多ビット構成の場合、フェイルデータは、ロウアドレス、カラムアドレスによって特定される２次元の平面上に、それぞれ「良」を表す”０”、または「不良」を表す”１”が書き込まれた３次元のデータとして表すことができる。これをフェイルビット行列と呼ぶ。
【００２７】
図１は本発明のフェイルカウント装置の構成を示すブロック図である。また、図２はフェイルビット行列の例を示す行列式である。
【００２８】
図１において、フェイルカウント装置１は、入力されたフェイルデータからフェイルビット行列を作成するフェイルビット行列作成手段１１と、フェイルビット行列をＤＣＴ変換して得られるＤＣＴ行列の原点の値を算出するＤＣＴ演算手段１２と、ＤＣＴ演算手段で算出したＤＣＴ行列の原点の値を基にフェイル数を出力するフェイル数抽出手段１３とによって構成されている。
【００２９】
なお、これらの手段はＣＰＵおよび演算に必要なメモリを備えたコンピュータ等の処理装置によって構成することもできる。
【００３０】
このような構成において、まず、フェイルビット行列作成手段１１は、フェイルデータから図２に示すようなＮ次の正方行列からなるフェイルビット行列を作成する。
【００３１】
次に、ＤＣＴ演算手段１２は、図２に示すように、フェイルビット行列作成手段１１で作成されたフェイルビット行列にその次数Ｎを乗算する（次数倍する）。このとき、フェイルビット行列の”１”の要素はそれぞれ”Ｎ”になる。そして、Ｎ倍されたフェイルビット行列を上記ＤＣＴ変換式を用いてＤＣＴ変換し、ＤＣＴ行列の原点の値を算出する（フェイルビット行列の各要素（ｘ、ｙ）を式中のｐｉｘｅｌ（ｘ、ｙ）に置き換えて計算する）。
【００３２】
算出されたＤＣＴ行列の原点の値はフェイルビット行列の”０”以外の要素の個数、すなわちフェイル数と等しくなる。フェイル数抽出手段１３はこのＤＣＴ行列の原点の値をフェイル数として出力する。
【００３３】
ここで、フェイルビット行列作成手段１１は、被試験メモリの全アドレスをスキャンして得られるフェイルビット行列を、任意の次数の正方行列からなる複数のフェイルビット行列に分割してもよい。このとき、ＤＣＴ演算手段１２は分割された各フェイルビット行列毎にその次数Ｎを乗算し、分割されたフェイルビット行列毎にＤＣＴ変換を行ってＤＣＴ行列の原点の値をそれぞれ算出する。そして、算出された各ＤＣＴ行列の原点の値をフェイル数抽出手段１３で加算すれば、被試験メモリを構成するメモリセルの総フェイル数を求めることができる。
【００３４】
したがって、複数のＤＣＴ変換を並列に、かつ同時に行うことでフェイル数を求めることができるため、フェイルカウントの処理時間が短縮される。
【００３５】
なお、このような構成にすると、被試験メモリから出力されるフェイルデータから直接フェイル数を求めることができる。この場合、不良解析メモリが不要になるため、半導体メモリ試験装置の部品コストを低減することができる。
【００３６】
また、フェイルビット行列作成手段１１、ＤＣＴ演算手段１２、およびフェイル数抽出手段１３の代りにＣＰＵ、演算に必要なメモリ、およびディスプレイ等のＩ／Ｏ装置を備えたコンピュータを用い、ソフトウェアによる処理でフェイル数を求めてもよい。このような場合でも、被試験メモリから出力されるフェイルデータから直接フェイル数を求めることが可能になり、ディスプレイ上に表示されたフェイルカウント結果をすぐに確認することができる。
【００３７】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００３８】
ロウアドレス、およびカラムアドレスによって特定される位置にメモリセルの不良判定結果を要素として書き込んだ、任意の次数の正方行列からなるフェイルビット行列を作成し、フェイルビット行列をその次数倍にし、次数倍されたフェイルビット行列から離散的コサイン変換することで得られる行列の原点の値を算出し、原点の値をフェイル数として出力することで、フェイル数を並列処理によって求めることができるため、フェイルカウントの処理時間が短縮される。
【００３９】
また、被試験メモリから出力されるフェイルデータから直接フェイル数を求めることができる。この場合、不良解析メモリが不要になるため、半導体メモリ試験装置の部品コストを低減することができる。
【図面の簡単な説明】
【図１】本発明のフェイルカウント装置の構成を示すブロック図である。
【図２】フェイルビット行列の例を示す行列式である。
【符号の説明】
１    フェイルカウント装置
１１    フェイルビット行列作成手段
１２    ＤＣＴ演算手段
１３    フェイル数抽出手段
【図１】
0003642904.tif 000004
【図２】
0003642904.tif 000005