(57)【特許請求の範囲】
【請求項１】
複数の第１の配線、該第１の配線にアクティブ素子を介して各々接続する画素電極が形成された表示領域、該表示領域を囲む非表示領域、該非表示領域で前記第１の配線の各々が接続する複数の第１の実装端子、および該複数の第１の実装端子に対して基板外周側で対峙する複数の第２の実装端子を備える第１の基板と、該第１の基板との間に液晶を挟持し、前記画素電極との間で当該液晶を駆動する対向電極が形成された第２の基板とを有する液晶表示装置において、
前記第１の基板は、前記非表示領域において前記第１の配線に対して並列配置されるるとともに前記表示領域を挟むよう配置される第２の配線と、前記第２の実装端子よりも当該第１の基板の外周側位置で前記第２の配線の端部に対峙し、当該端部との間においては前記第１の実装端子と前記第２の実装端子との間に比較して放電容易な第３の端子とを有することを特徴とする液晶表示装置。
【請求項２】
請求項１において、前記第２の配線の端部と該端部に対峙する前記第３の端子との間隔が前記第１の実装端子と該実装端子に対峙する前記第２の実装端子との間隔よりも狭いことにより、
前記第２の配線の端部と該端部に対峙する前記第３の端子との間は、前記第１の実装端子と該実装端子に対峙する前記第２の実装端子との間よりも放電容易に構成されていることを特徴とする液晶表示装置。
【請求項３】
請求項１において、前記第２の配線の端部および該端部に対峙する前記第３の端子のうちの少なくとも一方側は他方側に向かう尖端部を備えていることにより、
前記第２の配線の端部と該端部に対峙する前記第３の端子との間は、前記第１の実装端子と該実装端子に対峙する前記第２の実装端子との間よりも放電容易に構成されていることを特徴とする液晶表示装置。
【請求項４】
請求項１において、前記第２の配線の端部および該端部に対峙する前記第３の端子のうちの少なくとも一方側は他方側に向かう尖端部を備え、かつ、前記第２の配線の端部と該端部に対峙する前記第３の端子との間隔が前記第１の実装端子と該実装端子に対峙する前記第２の実装端子との間隔よりも狭くなっていることにより、
前記第２の配線の端部と該端部に対峙する前記第３の端子との間は、前記第１の実装端子と該実装端子に対峙する前記第２の実装端子との間よりも放電容易に構成されていることを特徴とする液晶表示装置。
【請求項５】
請求項１ないし４のいずれかにおいて、前記第２の配線の端部の幅が前記第１の実装端子の幅より広いことを特徴とする液晶表示装置。
【請求項６】
請求項１ないし５のいずれかにおいて、前記第３の端子の幅が前記第２の実装端子の幅より広いことを特徴とする液晶表示装置。
【請求項７】
請求項１ないし６のいずれかにおいて、前記第３の端子も半導体集積回路実装用の端子として用いられていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関するものである。更に詳しくは、液晶表示装置の製造工程で発生する静電気からアクティブ素子を保護するための技術に関するものである。
【０００２】
【従来の技術】
ＭＩＭ素子を用いた液晶表示装置では、図１に示すように、２枚の透明な第１および第２の基板１０、２０（ガラス基板）を数μｍの隙間（セルギャップ）を介して対向するように固定し、その隙間に液晶３０を封入した構造になっている。そのうち、第１の基板１０には多数の信号線１１が列方向に形成されている。また、第１の基板１０の表示領域１０１内には一定のピッチでＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）素子１２（アクティブ素子）と、このＭＩＭ素子１２に接続する画素電極１３とがマトリクス状に構成されている。一方、第２の基板２０には透明なデータ線が短冊状の対向電極２２として構成されている。このような第１および第２の基板１０、２０は、それらを多数取りできる大型の絶縁基板上にそれぞれ構成された後、大型の絶縁基板の状態のままで貼り合わせ、その後に分割されたものである。
【０００３】
ここで、図１２および図１３に示すように、第１の基板１０の側には、信号線１１の各々が接続する複数の第１の実装端子８２、および該複数の第１の実装端子８２に対して基板外周側で対峙する複数の第２の実装端子８３が形成されており、これらの第１および第２の実装端子８２、８３を用いて、信号線１１に走査信号を出力する駆動用ＩＣ８０（半導体集積回路）等が実装される。また、複数の第２の実装端子８３の端部には、フレキシブルプリント配線基板ＦＰＣが配線接続される。なお、図示を省略するが、第２の基板２０に対しても対向電極２２に画像信号を出力する駆動用ＩＣ等が実装される。
【０００４】
【発明が解決しようとする課題】
しかしながら、液晶表示装置では、駆動用ＩＣ８０等が実装されるまでの間、液晶３０を配向させるためのラビング工程や大型の絶縁基板を分割するブレーク工程などにおいて、第１の基板１０に静電気が発生しやすく、発生した静電気はＭＩＭ素子１２を損傷させるという問題点がある。このようなＭＩＭ素子１２の損傷は点欠陥などといった表示不良の原因となる。特に、ＭＩＭ素子を用いた液晶表示装置では、ＭＩＭ素子１２の絶縁膜が薄いので、その分、静電気によってＭＩＭ素子１２が破壊しやすい。
【０００５】
以上の問題点に鑑みて、本発明の課題は、液晶表示装置において、製造工程中に発生する静電気からアクティブ素子を保護し、点欠陥などといった表示不良の発生を防ぐことのできる構成を提案することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明では、複数の第１の配線、該第１の配線に各々アクティブ素子を介して接続する画素電極が形成された表示領域、該表示領域を囲む非表示領域、該非表示領域で前記第１の配線の各々が接続する複数の第１の実装端子、および該複数の第１の実装端子に対して基板外周側で対峙する複数の第２の実装端子を備える第１の基板と、該第１の基板との間に液晶を挟持し、前記画素電極との間で当該液晶を駆動する対向電極が形成された第２の基板とを有する液晶表示装置において、前記第１の基板は、前記非表示領域において前記第１の配線に対して並列配置されるるとともに前記表示領域を挟むよう配置される第２の配線と、前記第２の実装端子よりも当該第１の基板の外周側位置で前記第２の配線の端部に対峙し、当該端部との間においては前記第１の実装端子と前記第２の実装端子との間に比較して放電容易な第３の端子とを有する。
【０００７】
本発明において、第２の配線は第１の配線の形成領域を両側から挟むように配置され、第３の端子は第２の実装端子を両側から挟むように配置されている。また、第２の配線の端部と該端部に対峙する第３の端子との間では、第１の配線に接続する第１の実装端子と該実装端子に対峙する第２の実装端子との間よりも放電が起こりやすくなっている。このため、液晶表示装置の製造中に発生した静電気は、第３の端子から第２の配線に優先的に放電され、静電気が第１の配線の方に入り込んで第２の実装端子から第１の実装端子に放電するということが起こらない。それ故、製造工程中に発生する静電気からアクティブ素子を保護することができるので、点欠陥などといった表示不良の発生を防ぐことができる。また、第２の配線については第１の配線と同時に形成していき、第３の端子については第２の実装端子と同時に形成していくことができるので、静電気対策用配線や放電用端子を形成するために製造工程数を増やす必要がない。さらに、第２の配線や第３の端子は、あくまで非表示領域に形成され、この非表示領域を有効に利用しているだけであるので、表示領域を狭くする必要がない。しかも、第２の配線や第３の端子はそのまま残せるので、液晶表示装置の最終工程で発生する静電気からもアクティブ素子を保護できる。
【０００８】
本発明において、前記第２の配線の端部と該端部に対峙する前記第３の端子との間を前記第１の実装端子と該実装端子に対峙する前記第２の実装端子との間よりも放電容易に構成するにあたっては、たとえば以下のように構成する。
【０００９】
まず、前記第２の配線の端部と該端部に対峙する前記第３の端子との間隔を前記第１の実装端子と該実装端子に対峙する前記第２の実装端子との間隔よりも狭くする。このように構成すると、第２の配線の端部と第３の端子との間隔が、第１の配線に接続する第１の実装端子と第２の実装端子との間隔よりも狭い分、静第２の配線の端部と第３の端子との間で放電が起こりやすい。
【００１０】
また、前記第２の配線の端部および該端部に対峙する前記第３の端子のうちの少なくとも一方側には、他方側に向かう尖端部を設けてもよい。このような尖端部があると、この尖端部に電場が集中するので、第２の配線の端部と第３の端子との間で放電が起こりやすい。
【００１１】
さらに、前記第２の配線の端部および該端部に対峙する前記第３の端子のうちの少なくとも一方側に他方側に向かう尖端部を設け、かつ、前記第２の配線の端部と該端部に対峙する前記第３の端子との間隔を前記第１の実装端子と該実装端子に対峙する前記第２の実装端子との間隔よりも狭くしてもよい。
【００１２】
本発明では、前記第２の配線の端部の幅を前記第１の実装端子の幅より広くし、あるいは前記第３の端子の幅を前記第２の実装端子の幅より広くしておき、静電気が前記第２の配線と前記第３の端子との間でより優先的に放電されるように構成することが好ましい。
【００１３】
本発明において、前記第３の端子は静電気対策用のダミーパターンとして形成してもよいが、前記第３の端子についても、第２の実装端子と同様に、半導体集積回路の実装用の端子として用いてもよい。
【００１４】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００１５】
〔全体構成〕
図１および図２はそれぞれ、本発明を適用した液晶表示装置の一例としてのＭＩＭ素子を用いた液晶表示装置の概略構成図、およびその構成を模式的に示す断面図である。
【００１６】
図１において、ＭＩＭ素子を用いた液晶表示装置１では、透明な第１および第２の基板１０、２０（ガラス基板）を数μｍの隙間を介して対向するように貼り合わせ、その隙間に液晶３０を封入した構造になっている。後述するように、第１および第２の基板１０、２０の端部は、それぞれ他方の基板の端部からはみ出した状態にあり、このはみ出し部分を利用して第１の基板１０の端部には、駆動用ＩＣ８０を実装し、かつ、フレキシブルプリント配線基板（図示せず）を配線接続する実装領域８１が形成されている。なお、図示を省略するが、第２の基板１０の第１の基板１０の端部からのはみ出し部分を利用して駆動用ＩＣを実装し、フレキシブルプリント配線基板（図示せず）を配線接続する。
【００１７】
第１の基板１０には、走査線あるいはデータ線となる多数の信号線１１（第１の配線）が平行に形成され、これら信号線１１に対しては、一定のピッチで接続するＭＩＭ素子１２（アクティブ素子）と、このＭＩＭ素子１２を介して信号線１１に接続する画素電極１３とがマトリクス状に構成されている。これらのＭＩＭ素子１２や画素電極１３が形成されている領域は、表示画面となるべき表示領域１０１であり、この表示領域１０１を外周側で囲んでいる領域が非表示領域１０２である。
【００１８】
第２の基板２０には、データ線あるいは走査線として、ＩＴＯ膜（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる透明な短冊状の対向電極２２が構成されている。カラーフィルター２１と対向電極２２との位置関係については、いずれが上層または下層であってもよい。
【００１９】
このように構成した液晶表示装置１では、信号線１１（第１の配線）と対向電極２２とが実質的に交差した状態にあり、これらの交差部分に対応する各画素毎に、画素電極１３と対向電極２２との間に液晶３０を介在させた液晶セル３１が構成された状態にある。
【００２０】
第１および第２の基板１０、２０の外側には偏光板１９、２９が光学的に直交配置され、そのうち、偏光板２９は検光子として機能する。偏光板１９の下側には直下方式またはエッジライト方式のバックライトユニットが配置され、図示のとおり、エッジライト方式のバックライトユニット７０であれば、絶縁基板１０の辺に相当する位置に配置される蛍光ランプ７１と、この蛍光ランプ７１からの光を絶縁基板１０の方に導く導光板７２と、この導光板７２に対する拡散板７３とが構成されている。なお、エッジライト方式のバックライトユニット７０では、絶縁基板１０の対向する２辺に相当するそれぞれの位置に蛍光ランプ７１が配置されることもある。
【００２１】
図２に示すように、液晶表示装置１では、第１および第２の基板１０、２０の間にプラスチックス製ビーズからなるギャップ材４１が介在し、ギャップ材４１は２枚の絶縁基板１０、２０によって押し潰されながらも、２枚の絶縁基板１０、２０間のセルギャップを面内方向で均一になるように規定している。なお、カラーフィルタについては図示を省略してある。このような状態は、硬化されたシール材５０によって保持されている。また、シール材５０の内側には液晶３０が封入され、画素電極１３と対向電極２２との間に配向膜６０を挟んで液晶セル３１が形成されている。液晶３０は、配向膜６０やラビング処理により所定のツイスト角およびプレチルト角をもって配向するＴＮ型の液晶などである。
【００２２】
〔ＭＩＭ基板の構成〕
図３（Ａ）、（Ｂ）はそれぞれ、ＭＩＭ素子の断面図および平面図である。
【００２３】
図３（Ａ）に示すように、ＭＩＭ素子１２では、タンタル酸化膜などといった下地保護膜１２０を形成した透明な第１の基板１０の表面にタンタル電極１２１（下層側電極）が形成され、その表面には陽極酸化によってタンタル酸化膜１２２が形成されている。タンタル酸化膜１２２の表面にはクロム電極１２３（上層側電極）が形成され、このクロム電極１２３とタンタル電極１２１とは、タンタル酸化膜１２２を介して対向し、ＭＩＭ素子１２を構成している。クロム電極１２３の表面側にはＩＴＯ膜からなる透明な画素電極１３が形成され、ＭＩＭ素子１２は、この画素電極１３に対応する液晶セル３１をアドレスし、液晶セル３１に情報を書き込み可能である。ここで、クロム電極に代えて、上層側電極としてＩＴＯ膜を用い、画素電極と一体に形成してもよい。この場合は、第２の電極と画素電極の形成工程を兼ねることができ、製造工程の一部を省略することができる。なお、タンタル電極１２１は、図３（Ｂ）に示すように、信号線１１の一部として形成され、信号線１１のタンタル酸化膜１２２の表面側にはクロム配線１２５が形成されている。
【００２４】
〔実装領域の構成〕
図４には、第１および第２の基板１０、２０を貼り合わせた状態を示す平面図である。
【００２５】
図４に示すように、第１の基板１０と第２の基板２０とは互いにずらした状態で貼り合わされ、その重なり部分のやや内側領域（点線Ｌで囲んだ領域）が表示領域１０１であり、その外周側が非表示領域１０２である。この非表示領域１０２のうち、第２の基板２０からはみ出した第１の基板１０の下端領域には信号線１１の端部が集められ、各信号線１１の端部を利用して複数の第１の実装端子８２が形成されている。これらの複数の第１の実装端子８２は、第１の基板１０の外周縁１０５からみてやや内側領域において外周縁１０５に沿って並んでいる。また、第１の基板１０には、第１の実装端子８２より外側領域（外周縁１０５の側）に複数の第２の実装端子８３が形成され、これらの第２の実装端子８３も第１の基板１０の外周縁１０５に沿って並んでいる。従って、第２の実装端子８３と、第１の実装端子８２とは互いに対峙している状態にある。
【００２６】
このように構成した第１および第２の実装端子８２、８３を用いて、図５に示すように、信号線１１に走査信号を出力する駆動用ＩＣ８０がバンプ電極８９を介して実装されることになる。また、複数の第２の実装端子８３の端部には、フレキシブルプリント配線基板ＦＰＣがＡＣＦ（異方性導電膜：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）によって配線接続される。
【００２７】
このような第１および第２の実装端子８２、８３は、信号線１１、ＭＩＭ素子１２および画素電極１３を形成していく工程を利用してそれらと同時形成されたものであり、第１の基板１０の下地保護膜１２０の表面に、信号線１１と同時形成されたタンタル膜１１′１１″、このタンタル膜１１′１１″に対する陽極酸化膜１２２′、１２２″、クロム膜１２３′、１２３″、ＩＴＯ膜１３′、１３″がこの順に積層された構造を有する。
【００２８】
〔液晶表示装置の製造方法〕
図６を参照して液晶表示装置１の製造方法を簡単に説明する。
【００２９】
本形態の液晶表示装置１を製造する際には、まず、図６（Ａ）に示すような透明な大型絶縁基板１００に対して、信号線１１、ＭＩＭ素子１２、画素電極１３、第１の実装端子８２、および第２の実装端子８３などを形成する（図３（Ａ）、（Ｂ）、図４、図５参照）。それには、まず、大型基板１００の表面側に厚さが１５００オングストローム程度のタンタル薄膜を形成した後、タンタル薄膜をフォトリソグラフィ技術によりパターニングし、ＭＩＭ素子１２のタンタル電極１２１、および信号線１１（第１および第２の実装端子８２、８３のタンタル膜１１′、１１″を含む）を残す。タンタル薄膜は、たとえば、大型絶縁基板１００の上辺に沿って給電部（図示せず）としても残し、この給電部は各信号線１１と電気的接続している状態にある。次に、大型絶縁基板１００をリン酸などを含む陽極酸化浴に浸漬し、この酸化浴中でタンタル電極１２１および信号線１１に陽極酸化を行う。その結果、タンタル電極１２１および信号線１１の表面には厚さが５００オングストローム程度のタンタル酸化膜１２２（第１および第２の実装端子８２、８３のタンタル膜１２２′、１２２″を含む）が形成される。タンタル酸化膜１２２に対しては３００℃〜４００℃の温度条件でアニー  ル処理を行う。次に、大型絶縁基板１００の表面に厚さが８００オングストローム程度のクロム膜を形成した後、フォトリソグラフィ技術によりパターニングを行い、クロム配線１２５およびクロム電極１２３（第１および第２の実装端子８２、８３のクロム膜１２３′、１２３″を含む）を形成する。次に、大型絶縁基板１００の表面にＩＴＯ膜を形成した後、フォトリソグラフィ技術によりパターニングを行い、ＩＴＯ膜からなる画素電極１３（第１および第２の実装端子８２、８３のＩＴＯ膜１３′、１３″を含む）をマトリクス状に残す。この間には、それまで一体であった第１および第２の実装用端子８２、８３に相当する部分にエッチングを施し、図５に示すように、それぞれ独立した第１および第２の実装用端子８２、８３に分割する。
【００３０】
次に、大型絶縁基板１００に対しては、ポリイミドなどの配向膜６０を形成した後、ラビング処理を施す。次に、シール材５０を塗布した後、プラスチックス製ビーズからなるギャップ材４１を散布する（図２参照）。
【００３１】
一方、大型絶縁基板１００とは別の大型絶縁基板２００には、カラーフィルタ２１や対向電極２２を形成する（図１、２参照）。次に、大型絶縁基板２００にポリイミドなどの配向膜６０を形成した後、ラビング処理を施し、しかる後に、この大型絶縁基板２００を大型絶縁基板１００に貼り合わる。
【００３２】
そして、２枚の大型絶縁基板１００、２００を貼り合わせた状態で、図６（Ｂ）に示すように、短冊状の貼り合わせ基板３００に切断する（一次ブレーク工程）。ここで、前記シール材５０には貼り合わせ基板３００の辺に相当する部分に途切れ部分が形成されているので、そこからシール材５０の内側領域に液晶３０を減圧注入し、しかる後に途切れ部分を封止する。
【００３３】
次に、短冊状の貼り合わせ基板３００を、図１に示した第１および第２の基板１０、２０の形状にそれぞれ切断する（二次ブレーク工程）。ここで、大型の絶縁基板１００では、陽極酸化を一括して行うことなどを目的に、分割後の第１の基板１０の信号線１１に相当するタンタル膜が、各第１の基板１０に相当する領域に跨がってつながっていることから、二次ブレーク工程ではこのタンタル膜が切断されることになる。従って、図４に示すように、信号線１１は第１の基板１０の上側の外周縁１０６にまで届いている構造になる。そして、第１の基板１０において、第２の基板２０の端部からはみ出している第１および第２の実装端子８２、８３を用いて駆動用ＩＣ８０を実装し、フレキシブルプリント配線基板ＦＰＣを配線接続する。また、図示を省略したが、第２の基板２０において、第１の基板１０の端部からはみ出した部分に駆動用ＩＣを実装する。
【００３４】
このようにして液晶表示装置１を製造していく過程で、駆動用ＩＣ８０等が実装されるまでの間、液晶３０を配向させるためのラビング工程や大型の絶縁基板１００、２００を短冊状の貼り合わせ基板３００に分割する一次ブレーク工程において第１の基板１０に静電気が発生する。また、二次ブレーク工程でも、第１の基板１０に静電気が発生する。このようにして発生した静電気はＭＩＭ素子１２を損傷させ、点欠陥などといった表示不良を引き起こすことから、本発明では、以下のような静電気対策を行ってある。
【００３５】
〔実施形態１〕
静電気対策として、本形態では図４および図７に示す構造を採用している。図７は、本形態に係る液晶表示装置１に用いた第１の基板１０の実装領域８１の拡大平面図である。
【００３６】
図４に示すように、本形態では、第１の基板１０の非表示領域１０２には、表示領域１０１を挟むように最も両側の信号線（第１の配線）１１に対して静電気対策配線（第２の配線）９１、９２が並列配置されている。これらの静電気対策配線９１、９２は、いずれも信号線１１の形成工程を援用して形成され、信号線１１と同一の構造を有する。また、これらの静電気対策配線９１、９２は、信号線１１と同様、第１の基板１０の上側の外周縁１０６にまで届いている。さらに、静電気対策配線９１、９２は、信号線１１と同様、第１の基板１０の非表示領域１０２にある実装領域８１に集められ、図７に示すように、各静電気対策配線９１、９２の端部９１０、９２０は、第１の実装端子８２の両側位置にある。
【００３７】
また、実装領域８１では、第２の実装端子８３の両側に放電用端子（第３の端子）９３、９４が形成され、これらの放電用端子９３、９４の各々は、静電気対策配線９１、９２の端部９１０、９２０に対峙している。このような放電用端子９３、９４は、第２の実装端子８３の形成工程を援用して形成され、第２の実装端子８３と同様、図５に示した構造を有する。
【００３８】
ここで、静電気対策配線９１、９２の端部９１０、９２０とこれらの端部９１０、９２０にそれぞれ対峙する放電用端子９３、９４との間隔ｄ１は、第１の実装端子８２とこれらの実装端子８２に対峙する第２の実装端子８３との間隔ｄ２よりも狭い。すなわち、２つの放電用端子９３、９４はいずれも、第２の実装端子８３よりも０．３ｍｍ程度、静電気対策配線９１、９２の端部９１０、９２０の側に延長されている。従って、本形態では、静電気対策配線９１、９２の端部９１０、９２０とこの端部９１０、９２０に対峙する放電用端子９３、９４との間は、第１の実装端子８２と第２の実装端子８３との間よりも放電しやすい。また、静電気対策配線９１、９２の端部９１０、９２０の幅Ｗ1 を第１の実装端子８２の幅Ｗ2 より広く、かつ、放電用端子９３、９４の幅Ｗ3 を第２の実装端子の幅Ｗ4 より広くすると、静電気対策配線９１、９２と放電用端子９３、９４との間では、第１の実装端子８２と第２の実装端子８３との間よりもより放電しやすい。
【００３９】
このように構成した液晶表示装置１において、静電気対策配線９１、９２は信号線１１の形成領域を両側から挟むように形成され、放電用端子９３、９４は第２の実装端子８３を両側から挟むように形成されている。また、静電気対策配線９１、９２と放電用端子９３、９４との間では、第１の実装端子８２と第２の実装端子８３との間よりも放電しやすい。このため、液晶表示装置１の製造中に発生した静電気は、放電用端子９３、９４から静電気対策配線９１、９２に優先的に放電されるので、第２の実装端子８３から第１の実装端子８２に放電されない。従って、静電気は信号線１１の方に入り込まない。それ故、製造工程中に発生する静電気からＭＩＭ素子１２を保護することができるので、点欠陥などといった表示不良の発生を防ぐことができる。また、静電気対策配線９１、９２および放電用端子９３、９４については信号線１１および第２の実装端子８３と同時に形成していくことができるので、静電気対策配線９１、９２や放電用端子９３、９４を形成するために製造工程数を増やす必要がない。さらに、静電気対策配線９１、９２や放電用端子９３、９４は、あくまで非表示領域１０２に形成され、この非表示領域１０２を有効に利用しているだけであるので、表示領域１０１を狭くする必要がない。しかも、静電気対策配線９１、９２や放電用端子９３、９４は最後までそのまま残せるので、液晶表示装置１の最終工程で発生する静電気からもＭＩＭ素子１２を保護できる。
【００４０】
なお、静電気対策配線９１、９２の端部９１０、９２０、および放電用端子９３、９４は、それぞれ第１および第２の実装端子８２、８３と同様な構造なので、これらの部分を第１および第２の実装端子８２、８３と同様に利用して、駆動用ＩＣ８０のボンディングやフレキシブル配線基板ＦＰＣの配線接続を行ってもよい。すなわち、放電用端子９３、９４は完全なダミー配線で構成してもよいが、複数の第２の実装端子８３のうち、最も外側に位置する２つの端子を放電用端子９３、９４として用いた構成でもよい。
【００４１】
〔実施形態１の変形例〕
なお、図８に示すように、静電気対策配線（第２の配線）９１、９２の端部９１０、９２０を第１の実装端子８２よりも放電用端子（第３の端子）９３、９４の側に０．３ｍｍ程度、延長することにより、静電気対策配線９１、９２の端部９１０、９２０とこれらの端部９１０、９２０にそれぞれ対峙する放電用端子９３、９４との間隔ｄ１を、第１の実装端子８２とこれらの実装端子８２に対峙する第２の実装端子８３との間隔ｄ２よりも狭くして、静電気対策配線９１、９２と放電用端子９３、９４との間では、第１の実装端子８２と第２の実装端子８３との間よりも放電が起こりやすくしてもよい。
【００４２】
〔実施形態２〕
本形態では、静電気対策として図４および図９に示す構造を採用している。図９は、本形態に係る液晶表示装置１に用いた第１の基板１０の実装領域８１の拡大平面図である。なお、本形態は、先に説明した液晶表示装置１の全体的な構成、実装領域８１の基本的な構成、および静電気対策の基本的原理が、前記した形態１と同様であるため、共通の機能を有する部分には同一の符号を付して、それらの詳細な説明を省略する。
【００４３】
図４に示すように、本形態でも、第１の基板１０の非表示領域１０２には、表示領域１０１を挟むように最も両側の信号線１１に対して静電気対策配線９１、９２が並列配置されている。これら２本の静電気対策配線９１、９２も、信号線１１と同様、第１の基板１０の実装領域８１に集められ、各静電気対策配線９１、９２の端部９１０、９２０は、第１の実装端子８２の両側位置にある。また、第２の実装端子８３の両側に放電用端子９３、９４が形成され、これらの放電用端子９３、９４の各々は、静電気対策配線９１、９２の端部９１０、９２０に対峙している。
【００４４】
ここで、静電気対策配線９１、９２の端部９１０、９２０、およびこれらの端部９１０、９２０にそれぞれ対峙する放電用端子９３、９４の端部には、一方側から他方に向かって突き出た尖端部９１１、９２１、９３１、９４１がそれぞれ形成されている。
【００４５】
このような構成によれば、たとえ、静電気対策配線９１、９２の端部９１０、９２０とこれらの端部９１０、９２０にそれぞれ対峙する放電用端子９３、９４との間隔ｄ１が、第１の実装端子８２とこれらの実装端子８２に対峙する第２の実装端子８３との間隔ｄ２と等しくても、静電気対策配線９１、９２の端部９１０、９２０および放電用端子９３、９４に尖端部９１１、９２１、９３１、９４１が形成されている分、静電気対策配線９１、９２と放電用端子９３、９４との間では、第１の実装端子８２と第２の実装端子８３との間よりも放電が起こりやすい。また、静電気対策配線９１、９２の端部９１０、９２０の幅Ｗ1 を第１の実装端子８２の幅Ｗ2 より広く、かつ、放電用端子９３、９４の幅Ｗ3 を第２の実装端子の幅Ｗ4 より広くすると、静電気対策配線９１、９２と放電用端子９３、９４との間では、第１の実装端子８２と第２の実装端子８３との間よりもより放電しやすい。
【００４６】
従って、本形態では、液晶表示装置の製造中に発生した静電気は、放電用端子９３、９４から静電気対策配線９１、９２に優先的に放電されるので、第２の実装端子８３から第１の実装端子８２に放電されることがない。このため、静電気は信号線１１の方に入り込まない。それ故、製造工程中に発生する静電気からＭＩＭ素子１２を保護し、点欠陥などといった表示不良の発生を防ぐことができるなど、実施形態１と同様な効果を奏する。
【００４７】
なお、静電気対策配線９１、９２の端部９１０、９２０、および放電用端子９３、９４は、第１および第２の実装端子８２、８３と同様な構造なので、これらの部分を駆動用ＩＣ８０のボンディング用やフレキシブル配線基板ＦＰＣの配線接続用に用いてもよいことは実施形態１と同様である。
【００４８】
また、静電気対策としては、静電気対策配線９１、９２の端部９１０、９２０および放電用端子９３、９４のいずれか一方にだけ尖端部を形成した場合でも、この部分での放電を起こりやすくすることができる。
【００４９】
〔実施形態３〕
本形態では図４および図１０に示す構造を採用している。図１０は、本形態に係る液晶表示装置１に用いた第１の基板１０の実装領域８１の拡大平面図である。なお、本形態も、先に説明した液晶表示装置１の全体的な構成、実装領域８１の基本的な構成、および静電気対策の基本的原理が、前記した形態と同様であるため、共通の機能を有する部分には同一の符号を付してそれらの詳細な説明を省略する。
【００５０】
本形態でも、図４に示すように、第１の基板１０の非表示領域１０２には、表示領域１０１を挟むように最も両側の信号線１１に対して静電気対策配線９１、９２が並列配置されている。これら２本の静電気対策配線９１、９２も、信号線１１と同様、実装領域８１に集められ、各静電気対策配線９１、９２の端部９１０、９２０は第１の実装端子８２の両側位置にある。また、第２の実装端子８３の両側には放電用端子９３、９４が形成され、これらの放電用端子９３、９４の各々は静電気対策配線９１、９２の端部９１０、９２０に対峙している。
【００５１】
ここで、静電気対策配線９１、９２の端部９１０、９２０とこれらの端部９１０、９２０にそれぞれ対峙する放電用端子９３、９４との間隔ｄ１は、実施形態１と同様、第１の実装端子８２とこれらの実装端子８２に対峙する第２の実装端子８３との間隔ｄ２よりも狭い。すなわち、２つの放電用端子９３、９４はいずれも、第２の実装端子８３よりも静電気対策配線９１、９２の端部９１０、９２０の側に延びている。さらに、本形態では、静電気対策配線９１、９２の端部９１０、９２０、およびこれらの端部９１０、９２０にそれぞれ対峙する放電用端子９１、９２の端部には、実施形態２と同様、一方側から他方に向かって突き出た尖端部９１１、９２１、９３１、９４１がそれぞれ形成されている。
【００５２】
このような構成によれば、静電気対策配線９１、９２の端部９１０、９２０と放電用端子９１、９２との間隔ｄ１が、第１の実装端子８２と第２の実装端子８３との間隔ｄ２に比して短く、かつ、静電気対策配線９１、９２の端部９１０、９２０および放電用端子９３、９４に尖端部９１１、９２１、９３１、９４１が形成されている分、静電気対策配線９１、９２と放電用端子９３、９４との間では、第１の実装端子８２と第２の実装端子８３との間よりも放電が起こりやすい。
【００５３】
従って、本形態では、液晶表示装置１の製造中に発生した静電気は、放電用端子９３、９４から静電気対策配線９１、９２に優先的に放電されるので、第２の実装端子８３から第１の実装端子８２に放電されることがない。このため、静電気は信号線１１の方に入り込まない。それ故、製造工程中に発生する静電気からＭＩＭ素子１２を保護し、点欠陥などといった表示不良の発生を防ぐことができるなど、実施の形態１と同様な効果を奏する。
【００５４】
なお、静電気対策配線９１、９２の端部９１０、９２０、および放電用端子９３、９４は、第１および第２の実装端子８２、８３と同様な構造なので、これらの部分を駆動用ＩＣ８０のボンディング用やフレキシブル配線基板ＦＰＣの配線接続用に用いてもよいことは実施形態１、２と同様である。
【００５５】
また、静電気対策としては、静電気対策配線９１、９２の端部９１０、９２０および放電用端子９３、９４のいずれか一方にだけ尖端部を形成した場合でも、この部分での放電を起こりやすくすることができるのは実施形態２と同様である。
【００５６】
〔その他の実施の形態〕
図１１（Ａ）、（Ｂ）に示すように、液晶表示装置１の第１の基板１０では、駆動用ＩＣやフレキシブルプリント配線基板ＦＰＣを実装する領域が２つの実装領域８１Ａ、８１Ｂとして構成される場合があり、この場合もそれぞれの実装領域８１Ａ、８１Ｂに第１の実装端子８２および第２の実装端子８３が形成される。このように構成した場合にも、第１の基板１０の非表示領域１０２には、表示領域１０１を挟むように最も両側の信号線１１に対して静電気対策配線９１、９２を並列配置し、それらの各端部９１０、９２０を、最も端の第１の実装端子８２の外側に配置する。また、最も端の第２の実装端子８３の外側には放電用端子９３、９４を配置する。ここで、静電気対策配線９１、９２の端部９１０、９２０とこれらの端部９１０、９２０にそれぞれ対峙する放電用端子９３、９４との間隔を第１の実装端子８２とこれらの実装端子８２に対峙する第２の実装端子８３との間隔よりも狭くするなど、実施の形態１ないし３と同様な構造を採用すれば、液晶表示装置１の製造中に発生した静電気が信号線１１の方に入り込むのを防止できる。
【００５７】
なお、実施の形態１ないし３において、静電気対策配線９１、９２は、信号線１１と全く同様にアクティブ素子と接続することも可能であるが、静電気対策配線９１、９２が形成される領域は非表示領域となるため、画素電極に相当する部分はＩＴＯ膜ではなく、クロム等の遮光膜にすることになる。
【００５８】
また、以上に述べた実施形態においては、アクティブ素子としてＭＩＭ素子を例示したが、これに限るものではなく、例えばＴＦＴ（薄膜トランジスタ）素子を用いた液晶表示装置であれば、信号線である走査線あるいはデータ線に相当するゲート線やソース線の外部入力端子の基板外周側に放電用端子および静電気対策配線を設けてもよい。
【００５９】
【発明の効果】
以上説明したように、本発明に係る液晶表示装置では、第１の配線の形成領域を両側から挟むように第２の配線が配置され、第３の端子は第２の実装端子を両側から挟むように配置されている。また、第２の配線の端部と該端部に対峙する第３の端子との間では、第１の配線に接続する第１の実装端子と該実装端子に対峙する第２の実装端子との間よりも放電が起こりやすくなっている。このため、液晶表示装置の製造中に発生した静電気は、第３の端子から第２の配線に優先的に放電され、第２の実装端子から第１の配線の方に入り込むことがない。それ故、製造工程中に発生する静電気からアクティブ素子を保護することができるので、点欠陥などといった表示不良の発生を防ぐことができる。また、第２の配線については第１の配線と同時に形成していき、第３の端子については第２の実装端子と同時に形成していくことができるので、第２の配線や第３の端子を形成するために製造工程数を増やす必要がない。また、第２の配線や第３の端子は、あくまで非表示領域に形成され、この非表示領域を有効に利用しているだけであるので、表示領域を狭くする必要がない。さらに、第２の配線や第３の端子はそのまま残せるので、液晶表示装置の最終工程で発生する静電気からもアクティブ素子を保護できる。
【図面の簡単な説明】
【図１】本発明を適用した液晶表示装置の概略構成図である。
【図２】図１に示す液晶表示装置の断面図である。
【図３】図１に示す液晶表示装置の第１の基板上に構成したＭＩＭ素子の説明図である。
【図４】図１に示す液晶表示装置の平面図である。
【図５】図１に示す液晶表示装置の第１の基板上に構成した実装端子の断面図である。
【図６】図１に示す液晶表示装置を大型基板から製造する工程を説明するための工程図である。
【図７】本発明の実施の形態１に係る液晶表示装置に用いた第１の基板の実装領域の拡大平面図である。
【図８】本発明の実施の形態１の変形例に係る液晶表示装置に用いた第１の基板の実装領域の拡大平面図である。
【図９】本発明の実施の形態２に係る液晶表示装置に用いた第１の基板の実装領域の拡大平面図である。
【図１０】本発明の実施の形態３に係る液晶表示装置に用いた第１の基板の実装領域の拡大平面図である。
【図１１】（Ａ）、（Ｂ）はそれぞれ、本発明を適用した液晶表示装置の第１の基板の別の構成例を示す平面図、およびその実装領域の拡大平面図である。
【図１２】従来の液晶表示装置の平面図である。
【図１３】従来の液晶表示装置の実装領域の拡大平面図である。
【符号の説明】
１    液晶表示装置
１０  第１の基板
１１  信号線
１２  ＭＩＭ素子（アクティブ素子）
１３  画素電極
２０  第２の基板
２２  対向電極
３０  液晶
３１  液晶セル
８０  駆動用ＩＣ
８１  実装領域
８２  第１の実装端子
８３  第２の実装端子
９１、９２  静電気対策配線
９３、９４  放電用端子
１００、２００  大型絶縁基板
１０１  表示領域
１０２  非表示領域
３００  短冊状の貼り合わせ基板
９１０、９２０  静電気対策配線の端部
９１１、９２１、９３１、９４１  尖端部
ＦＰＣ  フレキシブルプリント配線基板
【図１】
0003648950.tif 000002
【図２】
0003648950.tif 000003
【図３】
0003648950.tif 000004
【図４】
0003648950.tif 000005
【図５】
0003648950.tif 000006
【図６】
0003648950.tif 000007
【図７】
0003648950.tif 000008
【図８】
0003648950.tif 000009
【図９】
0003648950.tif 000010
【図１０】
0003648950.tif 000011
【図１１】
0003648950.tif 000012
【図１２】
0003648950.tif 000013
【図１３】
0003648950.tif 000014