(57)【特許請求の範囲】
【請求項１】
一定の周波数で発振するソースクロックをカウントしカウントアップ動作とカウントダウン動作をカウント方向切換信号にて切換可能およびカウントクリア信号にてカウント内容を０にクリア可能なアップダウンカウンタと、データが書き換え可能なレジスタでカウントアップの最大値を保持する第１のレジスタと、前記アップダウンカウンタの内容が０と一致したことを検出する第１のディジタルコンパレータと、前記アップダウンカウンタの内容が前記第１のレジスタと一致したことを検出する第２のディジタルコンパレータと、前記カウント方向切換信号を前記第１のディジタルコンパレータの一致信号にてカウントアップ動作に、また前記第２のディジタルコンパレータの一致信号にてカウントダウン動作に切換動作するカウント方向切換手段と、データが書き換え可能なレジスタで一致信号出力選択値を保持する第２のレジスタと、前記第２のレジスタにより第１のディジタルコンパレータの一致信号もしくは第２のディジタルコンパレータの一致信号のいずれか一方を同期制御出力信号として出力する第１のセレクタからなる前記第１のディジタルコンパレータの一致信号と第２のディジタルコンパレータの一致信号より同期制御信号を生成するホスト処理手段とを備えたディジタル三角波波形発生装置。
【請求項２】
一定の周波数で発振するソースクロックをカウントしカウントアップ動作とカウントダウン動作をカウント方向切換信号にて切換可能およびカウントクリア信号にてカウント内容を０にクリア可能なアップダウンカウンタと、データが書き換え可能なレジスタでカウントアップの最大値を保持する第１のレジスタと、前記アップダウンカウンタの内容が０と一致したことを検出する第１のディジタルコンパレータと、前記アップダウンカウンタの内容が前記第１のレジスタと一致したことを検出する第２のディジタルコンパレータと、前記カウント方向切換信号を前記第１のディジタルコンパレータの一致信号にてカウントアップ動作に、また前記第２のディジタルコンパレータの一致信号にてカウントダウン動作に切換動作するカウント方向切換手段と、外部から入力される同期制御信号により前記アップダウンカウンタの動作を制御するスレーブ処理手段を備えたディジタル三角波波形発生装置。
【請求項３】
第１のディジタルコンパレータの一致信号にてアップダウンカウンタの内容を０にクリアし、クリア状態を一定期間保持後、アップダウンカウンタの再動作、または、第１のディジタルコンパレータの一致信号にてアップダウンカウンタのクリア状態保持中に外部から入力される同期制御信号によりアップダウンカウンタの再動作、または、アップダウンカウンタの内容が設定値以内かつ外部から入力される同期制御信号によりアップダウンカウンタの内容を０にクリア後アップダウンカウンタの再動作のいずれかを行うスレーブ処理手段を備えた請求項２記載のディジタル三角波波形発生装置。
【請求項４】
データが書き換え可能なレジスタで外部から入力される同期制御入力信号の入力有効／無効のしきい値を保持する第３のレジスタと、アップダウンカウンタの内容が前記第３のレジスタと一致したことを検出する第３のディジタルコンパレータと、前記アップダウンカウンタがカウントダウン動作時に前記第３のディジタルコンパレータの一致信号により“Ｈ”レベルを保持し前記アップダウンカウンタの内容が０にクリア後カウント動作を始めると“Ｌ”レベルを保持する第１のデータ保持手段と、前記第１のデータ保持手段の出力が“Ｈ”レベルの期間に外部から入力される同期制御入力信号が“Ｌ”から“Ｈ”に変化すると前記アップダウンカウンタの内容を０にするため一時“Ｌ”レベルを保持する第２のデータ保持手段と、データが書き換え可能なレジスタでカウント動作停止数を保持する第４のレジスタと、一定の周波数で発振するソースクロックをカウントしてカウントダウン動作およびデータプリセット信号にてカウンタ内容を前記第４のレジスタの値にプリセット可能なプリセッタブルダウンカウンタと、前記プリセッタブルダウンカウンタの内容が０と一致したことを検出する第４のディジタルコンパレータと、第１のディジタルコンパレータの一致信号により“Ｈ”から“Ｌ”に変化かつ保持し、前記第４のレジスタに保持されたカウント動作停止数だけソースクロックを前記プリセッタブルダウンカウンタでカウントし、前記第４のディジタルコンパレータの一致信号により“Ｈ”レベルを保持する第３のデータ保持手段と、第２のデータ保持手段の出力と第３のデータ保持手段の出力よりアップダウンカウンタを０にするためのカウントクリア信号を出力するクリア信号発生手段からなるスレーブ処理手段を備えた請求項２または請求項３記載のディジタル三角波波形発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＣサーボコントローラ等における三相電動機ＰＷＭ制御装置のディジタル三角波波形発生装置に関するものである。
【０００２】
【従来の技術】
近年、ＡＣサーボコントローラ等の電動機制御装置のディジタル化が進んでおり、これに伴い三相電動機のＰＷＭ制御装置においてＰＷＭ波形発生に使用される三角波波形発生装置もディジタル化に対応すべく手段が考案されている。
【０００３】
図９は従来のディジタル三角波波形発生装置の代表例である。以下、その構成について図９を参照しながら説明する。
【０００４】
図９に示すようにソースクロック８０をカウントしカウントアップ動作とカウントダウン動作をカウント方向切換信号８１にて切換可能なアップダウンカウンタ７０と、マイコンにより書き換え可能なレジスタでカウントアップの最大値を保持する第１のレジスタ７１と、アップダウンカウンタ７０の内容が“０”と一致したことを検出する第１のディジタルコンパレータ７２と、アップダウンカウンタ７０の内容が第１のレジスタ７１と一致したことを検出する第２のディジタルコンパレータ７３と、第１のディジタルコンパレータ７２の一致信号８３にてカウント方向切換信号８１をカウントアップ動作に、また第２のディジタルコンパレータ７３の一致信号８４にてカウントダウン動作に切換動作するカウント方向切換手段７４と、第１のディジタルコンパレータ７２の一致信号８３と第２のディジタルコンパレータ７３の一致信号８４との論理和出力を行うＯＲ素子７５から構成されている。
【０００５】
図１０は、図９の動作概要を示す図であり、第１のディジタルコンパレータ７２の出力８３と第２のディジタルコンパレータ７３の出力８４に応じてカウント方向切換信号８１が変化し、０から第１のレジスタ値までのアップダウン動作を繰り返し行う。
【０００６】
図１１は、図９のディジタル三角波波形発生装置を三相電動機の電動機制御に用いた場合の構成例であり、電動機を制御する指令やフィードバック情報を処理する制御処理手段９０と、制御処理手段９０からの情報を演算するマイコン９１と、図９の構成からなるディジタル三角波波形発生装置９２と、三相ＰＷＭ信号発生手段９３と、電動機９６に電力供給するためのスイッチング手段９４と、電動機９６に供給する電流を検出する電流検出手段９５からなる。
【０００７】
図１２は、図１１における動作波形例であり、Ｕ指令１０１，Ｖ指令１０２，Ｗ指令１０３は三相ＰＷＭ信号発生手段に入力される指令、ＣＯＭＰＵ，ＣＯＭＰＶ，ＣＯＭＰＷは前記Ｕ指令１０１，Ｖ指令１０２，Ｗ指令１０３とディジタル三角波波形発生装置９２の出力８２とをディジタル的に大小比較しカウントデータより指令が大きいまたは等しい場合“Ｈ”，カウントデータより指令が小さい場合“Ｌ”となる波形、ＰＷＭＵ１０４，ＰＷＭＶ１０５，ＰＷＭＷ１０６は前記ＣＯＭＰＵ，ＣＯＭＰＶ，ＣＯＭＰＷの立ち下がり変化に対して一定時間の遅延Ｔｄを付加した波形、＊ＰＷＭＵ１０７，＊ＰＷＭＶ１０８，＊ＰＷＭＷ１０９は前記ＣＯＭＰＵ，ＣＯＭＰＶ，ＣＯＭＰＷを論理反転し、かつこの信号の立ち下がり変化に対して一定時間の遅延Ｔｄを付加した波形である。
【０００８】
信号検出タイミング８５は、カウントデータ８２の頂点すなわちカウントデータ８２の値が“０”値もしくはレジスタ７１が保持する値と一致したときに出力される信号であり、ＰＷＭＵ１０４，ＰＷＭＶ１０５，ＰＷＭＷ１０６および＊ＰＷＭＵ１０７，＊ＰＷＭＶ１０８，＊ＰＷＭＷ１０９の信号変化と基本的に信号が重ならないタイミング関係にある。
【０００９】
三相電動機のフィードバック制御においては、まず、図１１に示すディジタル三角波波形発生装置９２の出力である信号検出タイミング８５によって位置、速度あるいは電流制御に必要なアナログまたはディジタル情報を制御処理手段９０で検出し、電動機に電力供給するためマイコン９１による演算により三相ＰＷＭ信号発生手段９３に入力するＰＷＭ指令  Ｕ指令１０１，Ｖ指令１０２，Ｗ指令１０３を生成し、Ｕ指令１０１，Ｖ指令１０２，Ｗ指令１０３とディジタル三角波波形発生装置９２の出力であるカウントデータ８２との比較によりＰＷＭ信号であるＰＷＭＵ１０４，ＰＷＭＶ１０５，ＰＷＭＷ１０６および＊ＰＷＭＵ１０７，＊ＰＷＭＶ１０８，＊ＰＷＭＷ１０９を生成し、さらにこの信号をもとに電動機９６に電力供給するためのスイッチング手段９４を介して三相電動機に電力供給が行われる。以後、信号検出タイミング８５が出力される毎に制御指令情報やフィードバック情報が取り込まれ上記が繰り返される。
【００１０】
このように、信号検出タイミング８５とＰＷＭ信号であるＰＷＭＵ１０４，ＰＷＭＶ１０５，ＰＷＭＷ１０６および＊ＰＷＭＵ１０７，＊ＰＷＭＶ１０８，＊ＰＷＭＷ１０９の信号変化は基本的に信号が重ならないタイミング関係にあり、従って各種制御信号を検出する制御処理手段９０はＰＷＭ信号にもとづきスイッチング手段９４から発生する電気ノイズの影響を受けないよう考慮されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、電動機の制御装置を単体で構成する範囲では各種制御信号を検出する制御処理手段９０はＰＷＭ信号にもとづきスイッチング手段９４から発生する電気ノイズの影響を受けない構成であるが、制御装置を複数ならべて構成する場合は、他の制御装置の制御処理手段９０と別の制御装置のＰＷＭ信号、即ちスイッチング
手段９４から発生する電気ノイズとはタイミング関係が無関係なため電気ノイズの影響を受ける可能性があり、特に制御処理手段９０で処理する内容としてアナログ電圧からディジタル電圧への変換処理の場合、ノイズを誤って検出しアナログからディジタル変換してしまい、電動機の誤動作が生じる恐れがある。
【００１２】
本発明は上記従来の課題を解決するもので、装置を複数同時に使用しても相互干渉の発生しないディジタル三角波波形発生装置およびディジタル三角波波形発生システムを提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために本発明は、一定の周波数で発振するソースクロックをカウントしカウントアップ動作とカウントダウン動作をカウント方向切換信号にて切換可能およびカウントクリア信号にてカウント内容を０にクリア可能なアップダウンカウンタと、データが書き換え可能なレジスタでカウントアップの最大値を保持する第１のレジスタと、前記アップダウンカウンタの内容が０と一致したことを検出する第１のディジタルコンパレータと、前記アップダウンカウンタの内容が前記第１のレジスタと一致したことを検出する第２のディジタルコンパレータと、前記カウント方向切換信号を前記第１のディジタルコンパレータの一致信号にてカウントアップ動作に、また前記第２のディジタルコンパレータの一致信号にてカウントダウン動作に切換動作するカウント方向切換手段と、前記第１のディジタルコンパレータの一致信号と第２のディジタルコンパレータの一致信号より同期制御信号を生成するホスト処理手段と、外部から入力される同期制御信号により前記アップダウンカウンタの動作を制御するスレーブ処理手段を備えたものである。
【００１４】
【発明の実施の形態】
上記課題を解決するために本発明は、一定の周波数で発振するソースクロックをカウントしカウントアップ動作とカウントダウン動作をカウント方向切換信号にて切換可能およびカウントクリア信号にてカウント内容を０にクリア可能なアップダウンカウンタと、データが書き換え可能なレジスタでカウントアップの最大値を保持する第１のレジスタと、前記アップダウンカウンタの内容が０と一致したことを検出する第１のディジタルコンパレータと、前記アップダウンカウンタの内容が前記第１のレジスタと一致したことを検出する第２のディジタルコンパレータと、前記カウント方向切換信号を前記第１のディジタルコンパレータの一致信号にてカウントアップ動作に、また前記第２のディジタルコンパレータの一致信号にてカウントダウン動作に切換動作するカウント方向切換手段と、データが書き換え可能なレジスタで一致信号出力選択値を保持する第２のレジスタと、前記第２のレジスタにより第１のディジタルコンパレータの一致信号もしくは第２のディジタルコンパレータの一致信号のいずれか一方を同期制御出力信号として出力する第１のセレクタからなる前記第１のディジタルコンパレータの一致信号と第２のディジタルコンパレータの一致信号より同期制御信号を生成するホスト処理手段とを備えたディジタル三角波波形発生装置である。
【００１５】
また、一定の周波数で発振するソースクロックをカウントしカウントアップ動作とカウントダウン動作をカウント方向切換信号にて切換可能およびカウントクリア信号にてカウント内容を０にクリア可能なアップダウンカウンタと、データが書き換え可能なレジスタでカウントアップの最大値を保持する第１のレジスタと、前記アップダウンカウンタの内容が０と一致したことを検出する第１のディジタルコンパレータと、前記アップダウンカウンタの内容が前記第１のレジスタと一致したことを検出する第２のディジタルコンパレータと、前記カウント方向切換信号を前記第１のディジタルコンパレータの一致信号にてカウントアップ動作に、また前記第２のディジタルコンパレータの一致信号にてカウントダウン動作に切換動作するカウント方向切換手段と、外部から入力される同期制御信号により前記アップダウンカウンタの動作を制御するスレーブ処理手段を備えたディジタル三角波波形発生装置である。
【００１６】
また、第１のディジタルコンパレータの一致信号にてアップダウンカウンタの内容を０にクリアし、クリア状態を一定期間保持後、アップダウンカウンタの再動作、または、第１のディジタルコンパレータの一致信号にてアップダウンカウンタのクリア状態保持中に外部から入力される同期制御信号によりアップダウンカウンタの再動作、または、アップダウンカウンタの内容が設定値以内かつ外部から入力される同期制御信号によりアップダウンカウンタの内容を０にクリア後アップダウンカウンタの再動作のいずれかを行うスレーブ処理手段を備えたディジタル三角波波形発生装置である。
【００１７】
また、データが書き換え可能なレジスタで外部から入力される同期制御入力信号の入力有効／無効のしきい値を保持する第３のレジスタと、アップダウンカウンタの内容が前記第３のレジスタと一致したことを検出する第３のディジタルコンパレータと、前記アップダウンカウンタがカウントダウン動作時に前記第３のディジタルコンパレータの一致信号により“Ｈ”レベルを保持し前記アップダウンカウンタの内容が０にクリア後カウント動作を始めると“Ｌ”レベルを保持する第１のデータ保持手段と、前記第１のデータ保持手段の出力が“Ｈ”レベルの期間に外部から入力される同期制御入力信号が“Ｌ”から“Ｈ”に変化すると前記アップダウンカウンタの内容を０にするため一時“Ｌ”レベルを保持する第２のデータ保持手段と、データが書き換え可能なレジスタでカウント動作停止数を保持する第４のレジスタと、一定の周波数で発振するソースクロックをカウントしてカウントダウン動作およびデータプリセット信号にてカウンタ内容を前記第４のレジスタの値にプリセット可能なプリセッタブルダウンカウンタと、前記プリセッタブルダウンカウンタの内容が０と一致したことを検出する第４のディジタルコンパレータと、第１のディジタルコンパレータの一致信号により“Ｈ”から“Ｌ”に変化かつ保持し、前記第４のレジスタに保持されたカウント動作停止数だけソースクロックを前記プリセッタブルダウンカウンタでカウントし、前記第４のディジタルコンパレータの一致信号により“Ｈ”レベルを保持する第３のデータ保持手段と、第２のデータ保持手段の出力と第３のデータ保持手段の出力よりアップダウンカウンタを０にするためのカウントクリア信号を出力するクリア信号発生手段からなるスレーブ処理手段を備えたディジタル三角波波形発生装置である。
【００１８】
このように、ディジタル三角波波形より２種類の同期制御信号の内、いずれか一方を選択し出力することができる。
【００１９】
また、外部から入力される同期制御信号によりディジタル三角波波形を生成することができる。
【００２０】
また、ディジタル三角波の発生を三角波カウンタが“０”値にて一時停止し一定時間経過後に波形再生成、もしくはディジタル三角波の発生を三角波カウンタが“０”値にて一時停止し外部から入力される同期制御信号によりディジタル三角波波形を再生成、もしくはディジタル三角波の発生途中で外部から入力される同期制御信号により三角波カウンタの値を“０”にした後ディジタル三角波波形を再生成することができる。
【００２１】
また、ディジタル三角波の発生途中で外部から入力される同期制御信号により三角波カウンタの値を“０”にした後ディジタル三角波波形を再生成する際の同期制御信号の入力有効範囲の設定およびディジタル三角波の発生を三角波カウンタが“０”値にて一時停止し一定時間経過後に波形再生成する際の停止時間の設定をすることができる。
【００２２】
【実施例】
以下本発明の実施例について、図面を参照して説明する。
【００２３】
図１は本発明の一実施例におけるディジタル三角波波形発生装置の構成を示す図で、従来例と同じものについては同じ番号を付す。
【００２４】
図１に示すようにソースクロック８０をカウントしカウントアップ動作とカウントダウン動作をカウント方向切換信号８１にて切換可能なアップダウンカウンタ７０と、マイコンにより書き換え可能なレジスタでカウントアップの最大値を保持する第１のレジスタ７１と、アップダウンカウンタ７０の内容が“０”と一致したことを検出する第１のディジタルコンパレータ７２と、アップダウンカウンタ７０の内容が第１のレジスタ７１と一致したことを検出する第２のディジタルコンパレータ７３と、第１のディジタルコンパレータ７２の一致信号８３にてカウント方向切換信号８１をカウントアップ動作に、また第２のディジタルコンパレータ７３の一致信号８４にてカウントダウン動作に切換動作するカウント方向切換手段７４と、第１のディジタルコンパレータ７２の一致信号８３と第２のディジタルコンパレータ７３の一致信号８４との論理和出力を行うＯＲ素子７５と、マイコンにより書き換え可能なレジスタを有し第１のディジタルコンパレータ７２の一致信号８３と第２のディジタルコンパレータ７３の一致信号８４から同期制御出力信号１１を出力するホスト処理手段１と、マイコンにより書き換え可能なレジスタを有し外部から入力される同期制御入力信号１２とカウント方向切換信号８１と第１のディジタルコンパレータ７２の一致信号８３とアップダウンカウンタ７０のカウントデータ８２からアップダウンカウンタ７０のクリアを行うカウントクリア信号１３を出力するスレーブ処理手段２から構成されている。
【００２５】
以下図２および図３によりホスト処理手段１およびスレーブ処理手段２について説明する。
【００２６】
図２は図１におけるホスト処理手段１の構成を示す図で、マイコンにより書き換え可能なレジスタで第１のディジタルコンパレータ７２の一致信号８３と第２のディジタルコンパレータ７３の一致信号８４を切換える設定を保持する第２のレジスタ２１と、第１のディジタルコンパレータ７２の一致信号８３と第２のディジタルコンパレータ７３の一致信号８４を切換え同期制御出力信号１１を出力する第１のセレクタ２２から構成されている。
【００２７】
図３は図１におけるスレーブ処理手段２の構成を示す図で、マイコンにより書き換え可能なレジスタで外部から入力される同期制御入力信号の入力有効／無効のしきい値を保持する第３のレジスタ２３と、アップダウンカウンタの内容８２が前記第３のレジスタと一致したことを検出する第３のディジタルコンパレータ２４と、カウント方向切換信号８１により前記アップダウンカウンタがカウントダウン動作時に前記第３のディジタルコンパレータの一致信号４１により“Ｈ”レベルを保持し前記アップダウンカウンタの内容が０にクリア後カウント動作を始めると“Ｌ”レベルを保持する第１のデータ保持手段２５と、前記第１のデータ保持手段の出力４２が“Ｈ”レベルの期間に外部から入力される同期制御入力信号１２が“Ｌ”から“Ｈ”に変化すると前記アップダウンカウンタの内容を０にするため一時“Ｌ”レベルを保持する第２のデータ保持手段２６と、データが書き換え可能なレジスタでカウント動作停止数を保持する第４のレジスタ２８と、一定の周波数で発振するソースクロック８０をカウントしてカウントダウン動作およびデータプリセット信号４４にてカウンタ内容を前記第４のレジスタの値にプリセット可能なプリセッタブルダウンカウンタ２９と、前記プリセッタブルダウンカウンタの内容４５が０と一致したことを検出する第４のディジタルコンパレータ３０と、第１のディジタルコンパレータの一致信号８３により“Ｈ”から“Ｌ”に変化かつ保持し、前記第４のレジスタ２８に保持されたカウント動作停止数だけソースクロック８０を前記プリセッタブルダウンカウンタ２９でカウントし、前記第４のディジタルコンパレータ３０の一致信号４６により“Ｈ”レベルを保持する第３のデータ保持手段２７と、第２のデータ保持手段の出力４３と第３のデータ保持手段の出力４４よりアップダウンカウンタを０にするためのカウントクリア信号１３を出力するクリア信号発生手段３１から構成されている。
【００２８】
次にホスト処理手段１およびスレーブ処理手段２の動作について図４および図５，図６，図７により説明する。
【００２９】
図４はホスト処理手段１の動作およびスレーブ処理手段２との関係を示す図であり、ディジタル三角波波形発生装置をＸ，Ｙの２台使用した動作例である。Ｘをホスト側，Ｙをスレーブ側とし、Ｘ側ではアップダウンカウンタの内容８２が０もしくは最大値のポイント即ち、第１のディジタルコンパレータ７２の一致信号８３と第２のディジタルコンパレータ７３の一致信号８４とを第２のレジスタで保持する設定により第１のセレクタ２２で選択して出力を行い、第１のディジタルコンパレータ７２の一致信号８３を選択した場合１１（ａ）信号が出力され、第２のディジタルコンパレータ７３の一致信号８４を選択した場合１１（ｂ）信号が出力される。
【００３０】
一方Ｙ側では、前記同期制御出力信号として出力された１１（ａ）信号、または１１（ｂ）信号を同期制御入力信号として１２（ａ）信号、または１２（ｂ）信号として受信し、スレーブ処理手段２を介して１２（ａ）信号が同期制御入力信号の場合スレーブ（ａ）に示すディジタル三角波波形生成を、１２（ｂ）信号が同期制御入力信号の場合スレーブ（ｂ）に示すディジタル三角波波形生成を行う。このようにして複数間でのディジタル三角波波形の生成同期化を行う。
【００３１】
次に、スレーブ処理手段２の動作について説明する。
図５は図３のスレーブ処理手段２において同期制御入力信号１２が全く入力されないもしくは入力有効範囲内で入力されない場合の動作図であり、この場合アップダウンカウンタ７０はカウントデータ８２が０になった時点でこの状態を保持し第４のレジスタ２８に保持される待ち時間が経過後、再びカウント動作を再開する実施例である。
【００３２】
まず、第３のディジタルコンパレータ２４にて第３のレジスタ２３に保持されたしきい値とアップダウンカウンタのカウントデータ８２との一致検出を行い一致信号４１を出力し、カウント方向切換信号８１が“Ｈ”レベルすなわちカウントダウン動作時の前記一致信号４１により同期制御入力信号を入力有効として第１のデータ保持手段２５の出力４２を“Ｈ”レベルに保持する。この保持された“Ｈ”レベルはアップダウンカウンタの内容が０になった後カウント動作を始めると“Ｌ”レベルが保持され以降同期制御入力信号が入力されても無効扱いとなる。
【００３３】
次に第２のデータ保持手段２６では、前記同期制御入力の有効を示す信号４２が“Ｈ”にもかかわらず同期制御入力信号１２が入力されないため第２のデータ保持手段２６は出力４３として“Ｈ”を保持する。
【００３４】
次にアップダウンカウンタの内容が０になると第１のディジタルコンパレータ７２の一致信号８３が“Ｈ”となり、この信号により第３のデータ保持手段２７の出力４４は“Ｈ”から“Ｌ”に変化し、同時にプリセッタブルダウンカウンタ２９は第４のレジスタで保持している値をデータプリセットする動作からソースクロック８０をカウントする動作へ切換わる。
【００３５】
同時にクリア信号発生手段３１は前記第２のデータ保持手段２６の出力４３と第３のデータ保持手段２７の出力４４よりアップダウンカウンタ７０のカウントクリア信号１３として“Ｌ”を出力し、クリア状態にする。
【００３６】
次にプリセッタブルダウンカウンタ２９のカウントデータ４５が０になり第４のディジタルコンパレータにて一致信号４６を検出すると第３のデータ保持手段２７の出力４４は“Ｌ”から“Ｈ”に変化し、プリセッタブルダウンカウンタ２９はカウント動作からデータプリセット動作へ切換わる。
【００３７】
同時にクリア信号発生手段３１は前記第２のデータ保持手段２６の出力４３と第３のデータ保持手段２７の出力４４よりアップダウンカウンタ７０のカウントクリア信号１３として“Ｈ”を出力し、カウント状態にする。
【００３８】
このようにして外部から入力される同期制御入力信号が入力されない場合、第１のディジタルコンパレータの一致信号にてアップダウンカウンタの内容を０にクリアし、クリア状態を一定期間保持後、アップダウンカウンタの再動作によりディジタル三角波波形の生成を行う。
【００３９】
図６は図３のスレーブ処理手段２においてアップダウンカウンタがクリア保持中に同期制御入力信号１２が入力される場合の動作図であり、この場合アップダウンカウンタ７０はカウントデータ８２が０になった時点でこの状態を保持し同期制御入力信号により再びカウント動作を再開する実施例である。
【００４０】
まず、図５の動作と同様にして第３のディジタルコンパレータ２４と第３のレジスタ２３とアップダウンカウンタのカウントデータ８２とカウント方向切換信号８１により同期制御入力信号を入力有効として第１のデータ保持手段２５の出力４２を“Ｈ”レベルに保持する。ここで第２のデータ保持手段２６では、前記同期制御入力の有効を示す信号４２が“Ｈ”にもかかわらず同期制御入力信号１２の入力がないため第２のデータ保持手段２６は出力４３として“Ｈ”を保持する。
【００４１】
次にアップダウンカウンタの内容が０になると第１のディジタルコンパレータ７２の一致信号８３が“Ｈ”となり、この信号により第３のデータ保持手段２７の出力４４は“Ｈ”から“Ｌ”に変化し、同時にプリセッタブルダウンカウンタ２９は第４のレジスタで保持している値をデータプリセットする動作からソースクロック８０をカウントする動作へ切換わる。
【００４２】
同時にクリア信号発生手段３１は前記第２のデータ保持手段２６の出力４３と第３のデータ保持手段２７の出力４４よりアップダウンカウンタ７０のカウントクリア信号１３として“Ｌ”を出力し、クリア状態にする。
【００４３】
次にプリセッタブルダウンカウンタ２９の出力４５が０になる前に外部より同期制御入力信号１２が“Ｌ”から“Ｈ”に変化すると第２のデータ保持手段２６は前記アップダウンカウンタ７０の内容を０にするため一時“Ｌ”レベルを保持する。このときクリア信号発生手段３１は前記第２のデータ保持手段２６の出力４３と第３のデータ保持手段２７の出力４４よりアップダウンカウンタ７０の動作を０保持からカウント動作に切り換えるためカウントクリア信号１３として“Ｈ”を出力し、カウント状態にする。
【００４４】
このようにしてアップダウンカウンタが０を保持中に外部から同期制御入力信号が入力された場合、同期制御入力信号が入力された時点でアップダウンカウンタの再動作によりディジタル三角波波形の生成を行う。
【００４５】
図７は図３のスレーブ処理手段２においてアップダウンカウンタ７０の内容がレジスタで保持される同期制御入力信号の入力有効範囲内で同期制御入力信号１２が入力される場合の動作図であり、この場合、同期制御入力信号を受信した時点でアップダウンカウンタ７０を一旦クリアし再びカウント動作を再開する実施例である。
【００４６】
まず、図５の動作と同様にして第３のディジタルコンパレータ２４と第３のレジスタ２３とアップダウンカウンタのカウントデータ８２とカウント方向切換信号８１により同期制御入力信号を入力有効として第１のデータ保持手段２５の出力４２を“Ｈ”レベルに保持する。
【００４７】
次にアップダウンカウンタの内容が０になる前に外部より同期制御入力信号１２が“Ｌ”から“Ｈ”に変化すると第２のデータ保持手段２６は前記アップダウンカウンタ７０の内容を０にするため一時“Ｌ”レベルを保持する。
【００４８】
このときクリア信号発生手段３１は前記第２のデータ保持手段２６の出力４３と第３のデータ保持手段２７の出力４４よりアップダウンカウンタ７０のカウントクリア信号１３として一時“Ｌ”を出力しカウンタを一旦クリア後、カウント動作を再開する。
【００４９】
このようにしてアップダウンカウンタの内容がレジスタで保持される同期制御入力信号の入力有効範囲内で同期制御入力信号が入力された場合、同期制御入力信号を受信した時点でアップダウンカウンタを一旦クリアし再びカウント動作を再開しディジタル三角波波形の生成を行う。
【００５０】
図８は本発明におけるディジタル三角波波形発生装置６０を三相電動機の制御装置６１に用い、複数接続する一実施例の構成を示す図である。
【００５１】
図８（ａ）は１つのディジタル三角波波形発生装置６０をホスト側として同期制御出力信号１１を出力し、他はすべてスレーブ側として前記ホスト側からの同期制御出力信号１１を同期制御入力信号１２として使用した並列接続の実施例であり、ディジタル三角波波形生成はホスト側を基準に同じタイミングで生成同期を行うシステムである。
【００５２】
図８（ｂ）は図（ａ）に対して直列接続の実施例であり、ディジタル三角波波形生成は一番先頭に位置するディジタル三角波波形発生装置を基準にして少しずつタイミングをずらして生成同期を行うシステムである。
【００５３】
【発明の効果】
上記の実施例から明らかなように本発明は、電動機の制御装置を複数使用した場合でもディジタル三角波波形発生装置における三角波波形は、複数装置間においてタイミングの同期を得ることができ、アナログ情報およびディジタル情報の各種制御信号を検出する制御処理手段において、ＰＷＭ信号にもとづきスイッチング手段から発生する電気ノイズに対して相互干渉などの影響を受けない信号検出が実現でき、ディジタル三角波波形発生装置を用いた電動機制御装置の信頼性向上を図ることができる。
【図面の簡単な説明】
【図１】  本発明の実施例のディジタル三角波波形発生装置の構成図
【図２】  本発明の実施例のホスト処理手段の構成図
【図３】  本発明の実施例のスレーブ処理手段の構成図
【図４】  本発明の実施例のホスト処理手段の動作説明図
【図５】  本発明の実施例のスレーブ処理手段の動作説明図
【図６】  本発明の実施例のスレーブ処理手段の動作説明図
【図７】  本発明の実施例のスレーブ処理手段の動作説明図
【図８】  本発明の実施例のディジタル三角波波形発生装置の接続構成図
【図９】  従来のディジタル三角波波形発生装置の構成図
【図１０】  従来のディジタル三角波波形発生装置の動作説明図
【図１１】  一般的な三相電動機制御装置の構成図
【図１２】  一般的な三相電動機制御装置の動作説明図
【符号の説明】
１  ホスト処理手段
２  スレーブ処理手段
２１  第２のレジスタ
２２  第１のセレクタ
２３  第３のレジスタ
２４  第３のディジタルコンパレータ
２５  第１のデータ保持手段
２６  第２のデータ保持手段
２７  第３のデータ保持手段
２８  第４のレジスタ
２９  プリセッタブルダウンカウンタ
３０  第４のディジタルコンパレータ
３１  クリア信号発生手段
７０  アップダウンカウンタ
７１  第１のレジスタ
７２  第１のディジタルコンパレータ
７３  第２のディジタルコンパレータ
７４  カウント方向切換手段
７５  ＯＲ素子
９０  制御処理手段
９１  マイコン
９２  ディジタル三角波波形発生装置
９３  三相ＰＷＭ信号発生手段
９４  スイッチング手段
９５  電流検出手段
９６  三相電動機
【図１】
0003659024.tif 000002
【図２】
0003659024.tif 000003
【図３】
0003659024.tif 000004
【図４】
0003659024.tif 000005
【図５】
0003659024.tif 000006
【図６】
0003659024.tif 000007
【図７】
0003659024.tif 000008
【図８】
0003659024.tif 000009
【図９】
0003659024.tif 000010
【図１０】
0003659024.tif 000011
【図１１】
0003659024.tif 000012
【図１２】
0003659024.tif 000013