(57)【特許請求の範囲】
【請求項１】
基板の上方に絶縁膜を形成する工程と、
前記絶縁膜に、表面にＮｉシリサイド膜が形成され、前記絶縁膜下に位置する導電領域を露出する開口部を形成する工程と、
前記導電領域上及び前記開口部の側面上に、Ｔｉを含有するグルー膜を形成する工程と、
前記グルー膜の表面に存在する自然酸化膜を除去して、前記グルー膜の表面を露出する工程と、
少なくとも酸素又は水を含有する雰囲気下、１００℃以上４５０℃以下の温度での熱処理により、前記グルー膜の表面を酸化する工程と、
前記酸化が行われたグルー膜上に、Ｗを含有する導電膜を形成する工程と、
を有し、
前記酸化を、前記グルー膜の表面が露出した状態で開始することを特徴とする半導体装置の製造方法。
【請求項２】
基板の上方に絶縁膜を形成する工程と、
前記絶縁膜に、表面にＣｏシリサイド膜が形成され、前記絶縁膜下に位置する導電領域を露出する開口部を形成する工程と、
前記導電領域上及び前記開口部の側面上に、Ｔｉを含有するグルー膜を形成する工程と、
前記グルー膜の表面に存在する自然酸化膜を除去して、前記グルー膜の表面を露出する工程と、
少なくとも酸素又は水を含有する雰囲気下、１００℃以上６４０℃以下の温度での熱処理により、前記グルー膜の表面を酸化する工程と、
前記酸化が行われたグルー膜上に、Ｗを含有する導電膜を形成する工程と、
を有し、
前記酸化を、前記グルー膜の表面が露出した状態で開始することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、コンタクトプラグの形成に当たっては、コンタクトホール内にグルー膜としてＴｉ膜及びＴｉＮ膜を形成した後に、Ｗ膜を形成している。また、Ｗ膜の形成前に、還元ガス雰囲気中でアニールを行うこともある。これは、ＴｉＮ膜の表面に存在する自然酸化膜を除去するためである。
【０００３】
しかしながら、従来の方法では、複数の基板に対して同一の条件で半導体装置を製造しても、その特性にばらつきが生じやすいという問題点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３２４０６７８号公報
【特許文献２】特開平１０−７００９１号公報
【特許文献３】特開２００８−１０３３７０号公報
【特許文献４】特許第２８２０９１５号公報
【非特許文献】
【０００５】
【非特許文献１】S. L. Lantz et al, J. Vac. Sci. Technol. A 12, (1994), 1032
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、特性のばらつきを抑制することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
半導体装置の製造方法の一態様では、基板の上方に絶縁膜を形成し、前記絶縁膜に、表面にＮｉシリサイド膜が形成され、前記絶縁膜下に位置する導電領域を露出する開口部を形成し、前記導電領域上及び前記開口部の側面上に、Ｔｉを含有するグルー膜を形成する。また、前記グルー膜の表面に存在する自然酸化膜を除去して、前記グルー膜の表面を露出し、少なくとも酸素又は水を含有する雰囲気下、１００℃以上４５０℃以下の温度での熱処理により、前記グルー膜の表面を酸化し、前記酸化が行われたグルー膜上に、Ｗを含有する導電膜を形成する。なお、前記酸化を、前記グルー膜の表面が露出した状態で開始する。
半導体装置の製造方法の他の一態様では、基板の上方に絶縁膜を形成し、前記絶縁膜に、表面にＣｏシリサイド膜が形成され、前記絶縁膜下に位置する導電領域を露出する開口部を形成し、前記導電領域上及び前記開口部の側面上に、Ｔｉを含有するグルー膜を形成する。また、前記グルー膜の表面に存在する自然酸化膜を除去して、前記グルー膜の表面を露出し、少なくとも酸素又は水を含有する雰囲気下、１００℃以上６４０℃以下の温度での熱処理により、前記グルー膜の表面を酸化し、前記酸化が行われたグルー膜上に、Ｗを含有する導電膜を形成する。なお、前記酸化を、前記グルー膜の表面が露出した状態で開始する。
【発明の効果】
【０００８】
上記の半導体装置の製造方法等によれば、グルー膜の表面に存在する自然酸化膜を除去した後で、一定の条件下で酸化を行い、この酸化をグルー膜の表面が露出した状態で開始することとしているため、グルー膜の表面に存在する酸素の量を適切に調整することができる。このため、Ｗを含有する導電膜の比抵抗のばらつきを抑えて、半導体装置の特性のばらつきを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】実験の内容を示す図である。
【図２】Ｗ膜のＳＥＭ写真を示す図である。
【図３Ａ】実施形態に係る半導体装置の製造方向を工程順に示す断面図である。
【図３Ｂ】図３Ａに引き続き、半導体装置の製造方向を工程順に示す断面図である。
【図３Ｃ】図３Ｂに引き続き、半導体装置の製造方向を工程順に示す断面図である。
【図３Ｄ】図３Ｃに引き続き、半導体装置の製造方向を工程順に示す断面図である。
【図４】処理装置の構成を示す図である。
【発明を実施するための形態】
【００１０】
本願発明者らは、半導体装置の特性のばらつきの原因について鋭意検討を行った結果、複数の基板に対して同一の条件でコンタクトプラグのＷ膜を形成したとしても、その比抵抗にばらつきが生じやすく、このばらつきが半導体装置の特性に影響を及ぼしていることを見出した。
【００１１】
また、本願発明者らは、Ｗ膜の比抵抗のばらつきの原因についても鋭意検討を行った。この結果、従来の方法では、還元ガス雰囲気中でアニールを行ってはいるものの、自然酸化膜が厚く形成されている場合には、アニール後にも自然酸化膜が残存し、比抵抗にばらつきが生じていることが判明した。更に、ＴｉＮ膜の表面に酸化膜が全く存在しない状態でＷ膜を形成すると、比抵抗が高くなってしまうことも判明した。
【００１２】
ここで、本願発明者らが行った実験等について説明する。本願発明者らは、図１（ａ）に示すように、基板１０１上にＴｉ膜１０２を形成し、その上にＴｉＮ膜１０３を形成し、その上に厚さが１００ｎｍのＷ膜１０４を形成した。なお、Ｔｉ膜１０２の形成時の基板温度（基板１０１の温度）、及びＴｉＮ膜１０３の形成時の基板温度の組み合わせとして２種類のものを用いた。一方では、Ｔｉ膜１０２の形成時の基板温度を４５０℃とし、ＴｉＮ膜１０３の形成時の基板温度を４８０℃とした。他方では、Ｔｉ膜１０２の形成時の基板温度を６４０℃とし、ＴｉＮ膜１０３の形成時の基板温度を６５０℃とした。以下、前者を低温成膜とよび、後者を高温成膜とよぶことがある。また、Ｔｉ膜１０２の厚さ及びＴｉＮ膜１０３の厚さの組み合わせとして種々のものを用いた。これらの条件を下記表１に示す。
【００１３】
【表１】
0005640448.tif 000002
【００１４】
そして、各試料におけるＷ膜１０４の比抵抗を測定した。また、Ｔｉ膜１０２及びＴｉＮ膜１０３に含まれるＴｉ及びＯの割合も測定した。Ｔｉ及びＯの割合の測定では、Ｘ線光電子分光分析（ＸＰＳ）により、Ｔｉ原子の割合（Ｔｉ２ｐ）及びＯ原子の割合（Ｏ１ｓ）を求めた。更に、Ｔｉ２ｐ及びＯ１ｓの値から、Ｔｉ原子及びＯ原子の総量に対するＯ原子の割合を「Ｏ／Ｔｉ比」として求めた。つまり、Ｏ／Ｔｉ比は「Ｏ１ｓ／（Ｔｉ２ｐ＋Ｏ１ｓ）」で表わされる。これらの結果を下記表２に示す。また、Ｏ／Ｔｉ比と比抵抗との関係を図１（ｂ）に示す。
【００１５】
【表２】
0005640448.tif 000003
【００１６】
表２及び図１（ｂ）に示すように、Ｏ／Ｔｉ比が高いほど、Ｗ膜１０４の比抵抗が低いという結果が得られた。このことから、Ｏ／Ｔｉ比と比抵抗との間に相関関係があるといえる。
【００１７】
本願発明者らは、更に、各試料について、走査型電子顕微鏡（ＳＥＭ）を用いて斜め俯瞰によりＷ膜１０４の撮影を行った。この結果を図２に示す。図２（ａ）〜（ｆ）は、夫々、試料Ｎｏ．１〜Ｎｏ．６のＷ膜１０４のＳＥＭ写真を示す図である。
【００１８】
図２に示すように、低温成膜が行われた試料Ｎｏ．１〜Ｎｏ．３の間では、高温成膜が行われた試料Ｎｏ．４〜Ｎｏ．６の間と比較して、結晶粒の大きさが大きく変化していた。また、表２に示すように、試料Ｎｏ．１〜Ｎｏ．３の間では、試料Ｎｏ．４〜Ｎｏ．６の間と比較して、比抵抗の大きさも大きく変化していた。このことから、結晶粒の大きさと比抵抗の大きさとの間に相関関係があるといえる。
【００１９】
これらのことから、Ｏ／Ｔｉ比、結晶粒の大きさ、及び比抵抗の間には相関関係があるといえる。即ち、Ｏ／Ｔｉ比が高いほど、結晶粒が大きくなり、比抵抗が低くなるといえる。従って、Ｔｉ膜１０２及びＴｉＮ膜１０３のＯ／Ｔｉ比を安定させることができれば、Ｗ膜１０４の比抵抗も安定する。また、図１（ｂ）に示すように、Ｏ／Ｔｉ比が低くなるほど、Ｗ膜１０４の比抵抗が高くなるため、Ｔｉ膜１０２及びＴｉＮ膜１０３にはＯが含まれていることが好ましい。
【００２０】
このような実験等に基づき、本願発明者らは、下記の実施形態に想到した。
【００２１】
図３Ａ乃至図３Ｄは、実施形態に係る半導体装置の製造方向を工程順に示す断面図である。
【００２２】
本実施形態においては、先ず、図３Ａ（ａ）に示すように、シリコン基板等の基板１の表面に、素子領域を画定する素子分離絶縁膜２を形成する。次いで、素子領域内にトランジスタ３を形成する。トランジスタ３としては、例えば、ゲート絶縁膜３ａ、ゲート電極３ｂ、サイドウォール３ｃ、ソース拡散層３ｓ、及びドレイン拡散層３ｄを備えた電界効果トランジスタを形成する。なお、ソース拡散層３ｓ及びドレイン拡散層３ｄの表面に、Ｎｉシリサイド層又はＣｏシリサイド層等のシリサイド層を形成してもよい。
【００２３】
その後、図３Ａ（ｂ）に示すように、トランジスタ３を覆う層間絶縁膜４を形成する。層間絶縁膜４としては、例えばシリコン酸化膜を形成する。続いて、層間絶縁膜４にドレイン拡散層３ｄまで達するコンタクトホール６を形成する。このとき、ソース拡散層３ｓまで達するコンタクトホール及び／又はゲート電極３ｂまで達するコンタクトホールを並行して形成してもよい。
【００２４】
次いで、図３Ａ（ｃ）に示すように、コンタクトホール６内及び層間絶縁膜４上にＴｉ膜１１を、例えば化学気相成長（ＣＶＤ）法により形成する。Ｔｉ膜１１の形成時には、例えば、基板１の温度を６４０℃とし、チャンバ内の圧力を６６６．６Ｐａとし、ＲＦパワーを８００Ｗとする。また、例えば、チャンバ内にＴｉＣｌ4ガスを１２ｓｃｃｍの流量で供給し、Ｔｉ膜１１の厚さを１０ｎｍとする。Ｔｉ膜１１の形成後には、例えば、基板１の温度、チャンバ内の圧力、及びＲＦパワーを維持したまま、ＴｉＣｌ4ガスの供給を停止し、チャンバ内にＮＨ3ガスを１９６ｓｃｃｍの流量で供給する。この結果、Ｔｉ膜１１の表面が若干窒化される。
【００２５】
その後、Ｔｉ膜１１の形成時と同一のチャンバ内で、図３Ｂ（ｄ）に示すように、Ｔｉ膜１１上にＴｉＮ膜１２を、例えばＣＶＤ法により形成する。ＴｉＮ膜１２の形成時には、例えば、基板１の温度を６５０℃とし、チャンバ内の圧力を６６６．６Ｐａとする。また、例えば、チャンバ内にＴｉＣｌ4ガスを６０ｓｃｃｍの流量で供給し、更に、ＮＨ3ガスを６０ｓｃｃｍの流量で供給し、ＴｉＮ膜１２の厚さを１０ｎｍとする。ＴｉＮ膜１２の形成後には、例えば、チャンバ内の圧力を維持しつつ、基板１の温度を６４０℃に下げ、ＴｉＣｌ4ガスの供給を停止し、チャンバ内にＮＨ3ガスを２０００ｓｃｃｍの流量で供給する。この結果、ＴｉＮ膜１２の表面がより窒化される。このようにして、Ｔｉ膜１１、及びＴｉＮ膜１２を含むグルー膜１７が形成される。
【００２６】
続いて、図３Ｂ（ｅ）に示すように、還元雰囲気中でのアニールにより、グルー膜１７の表面に存在する自然酸化膜を除去する。この還元アニールは、例えば図４に示す処理装置を用いて行う。この処理装置には、基板１の搬送及び搬出が行われるロードロックチャンバ５１、還元チャンバ５２、酸化チャンバ５３、及び成膜チャンバ５４が設けられている。また、ロードロックチャンバ５１、還元チャンバ５２、酸化チャンバ５３、及び成膜チャンバ５４は、搬送室５５を介して互いに連結されている。
【００２７】
この還元アニールに当たっては、グルー膜１７等が形成された基板１をロードロックチャンバ５１に搬入し、搬送室５５を介して還元チャンバ５２に搬送する。そして、還元チャンバ５２内でアニールによりグルー膜１７の表面を過剰気味に還元し、グルー膜１７の表面に存在する自然酸化膜を除去し、グルー膜１７の表面全体を露出させる。このとき、例えば、基板１の温度（アニール温度）は３５０℃とし、アニール時間は３０秒間とし、還元チャンバ５２内の圧力は１０６６６Ｐａとする。還元ガスとしては、例えばＨ2ガス又はＳｉＨ4ガス等を用いる。
【００２８】
なお、ソース拡散層３ｓ及びドレイン拡散層３ｄの表面にＮｉシリサイド層を形成している場合には、アニール温度を２００℃〜４５０℃とすることが好ましく、Ｃｏシリサイド層を形成している場合には、アニール温度を２００℃〜６４０℃とすることが好ましい。これは、アニール温度が２００℃未満であると、十分に還元を行うことが困難になることがあり、アニール温度が上記の４５０℃又は６４０℃を超えていると、シリサイド層に変質が生じることがあるからである。また、アニール時間は１５秒間〜１２０秒間とすることが好ましい。これは、アニール時間が１５秒間未満であると、十分に還元を行うことが困難になることがあり、１２０秒間を超えていると、スループットが低下するからである。また、還元チャンバ５２内の圧力は、１０Ｐａ〜１５０００Ｐａとすることが好ましい。これは、圧力が１０Ｐａ未満であると、十分に還元を行うことが困難になることがあり、１５０００Ｐａを超えていると、還元チャンバ５２に高圧用の特殊な構造を採用する必要が生じることがあるからである。
【００２９】
グルー膜１７の表面に存在する自然酸化膜の除去後には、搬送室５５を介して基板１を酸化チャンバ５３に搬送する。このとき、還元チャンバ５２、搬送室５５、及び酸化チャンバ５３内は、非酸化雰囲気としておく。そして、図３Ｂ（ｆ）に示すように、酸化雰囲気中での一定の条件下でのアニールにより、グルー膜１７の表面に酸化膜１５を形成する。酸化膜１５の形成時には、例えば、基板１の温度（アニール温度）は３００℃とし、アニール時間は１５秒間とし、酸化チャンバ５３内の圧力は５Ｐａとする。また、酸化チャンバ５３内には、例えば、Ｏ2ガスを１０ｓｃｃｍの流量で供給し、Ｎ2ガスを４００ｓｃｃｍの流量で供給する。
【００３０】
なお、ソース拡散層３ｓ及びドレイン拡散層３ｄの表面にＮｉシリサイド層を形成している場合には、アニール温度を１００℃〜４５０℃とすることが好ましく、Ｃｏシリサイド層を形成している場合には、アニール温度を１００℃〜６４０℃とすることが好ましい。これは、アニール温度が１００℃未満であると、十分に酸化を行うことが困難になることがあり、アニール温度が上記の４５０℃又は６４０℃を超えていると、シリサイド層に変質が生じることがあるからである。また、アニール時間は、後に形成するＷ膜に要求される比抵抗に応じて決定すればよい。アニール時間が長くなるほど、Ｏ／Ｔｉ比が高くなり、Ｗ膜の比抵抗が低くなる。なお、酸化膜１５の厚さは、５ｎｍ以下とすることが好ましい。これは、酸化膜１５の厚さが５ｎｍを超えると、Ｗ膜の比抵抗を下げることができても、Ｗ膜とグルー膜１７との間の抵抗が高くなり過ぎることがあるからである。
【００３１】
酸化膜１５の形成後には、搬送室５５を介して基板１を成膜チャンバ５４に搬送する。このとき、搬送室５５及び成膜チャンバ５４内は、非酸化雰囲気としておく。そして、図３Ｃ（ｇ）に示すように、酸化膜１５上にＷ膜１３を、例えばＳＦＤ（sequential flow deposition）法により形成する。Ｗ膜１３の形成時には、例えば、基板１の温度は３５０℃とし、成膜チャンバ５４内の圧力は１０００Ｐａとする。また、例えば、順に、成膜チャンバ５４内にＷＦ6ガスを１６０ｓｃｃｍの流量で供給し、パージし、成膜チャンバ５４内にＳｉＨ4ガスを４００ｓｃｃｍの流量で供給し、パージする。Ｗ膜１３の厚さは、例えば０．１ｎｍ〜５ｎｍとする。
【００３２】
次いで、成膜チャンバ５４内において、図３Ｃ（ｈ）に示すように、Ｗ膜１３上にＷ膜１４を、例えばＣＶＤ法により形成する。Ｗ膜１４の形成時には、例えば、基板１の温度を４００℃とし、チャンバ内の圧力を１０６６６Ｐａとする。また、例えば、チャンバ内にＷＦ6ガスを２００ｓｃｃｍの流量で供給し、Ｈ2ガスを２２００ｓｃｃｍの流量で供給する。Ｗ膜１４の厚さは、例えば１００ｎｍ〜５００ｎｍとする。
【００３３】
その後、図３Ｃ（ｉ）に示すように、化学機械的研磨（ＣＭＰ）により、層間絶縁膜４が露出するまで、Ｗ膜１４、Ｗ膜１３、酸化膜１５、ＴｉＮ膜１２、及びＴｉ膜１１を加工する。この結果、コンタクトホール６内にコンタクトプラグ１６が形成される。
【００３４】
続いて、図３Ｄ（ｊ）に示すように、層間絶縁膜４上に、コンタクトプラグ１６を覆う層間絶縁膜２１を形成し、層間絶縁膜２１上にキャップ膜２２を形成する。層間絶縁膜２１としては、例えば低誘電率膜を形成し、キャップ膜２２としては、例えばＳｉＣ膜を形成する。
【００３５】
次いで、図３Ｄ（ｋ）に示すように、層間絶縁膜２１及びキャップ膜２２内に、例えばダマシン法により、バリアメタル膜２３及びＣｕ膜２４を含み、コンタクトプラグ１６に接続される配線２５を形成する。
【００３６】
その後、上層の配線、パッシベーション膜、及びパッド等を形成して半導体装置を完成させる。
【００３７】
このような実施形態によれば、グルー膜１７の表面に存在する自然酸化膜を除去した後に、グルー膜１７の表面を一定の条件下で酸化しているため、グルー膜１７の表面におけるＯ／Ｔｉ比を厳密に調整することができる。従って、Ｗ膜１４の結晶粒の大きさを制御して、Ｗ膜１４の比抵抗のばらつきを大幅に低減することができる。
【００３８】
なお、グルー膜１７の表面の酸化の方法は特に限定されず、例えばＨ2Ｏガスを用いた熱酸化を行ってもよい。また、絶縁膜下に位置する導電領域は半導体基板の表面に形成された拡散層である必要はなく、配線等であってもよい。
【００３９】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４０】
（付記１）
基板の上方に絶縁膜を形成する工程と、
前記絶縁膜に、前記絶縁膜下に位置する導電領域を露出する開口部を形成する工程と、
前記導電領域上及び前記開口部の側面上に、Ｔｉを含有するグルー膜を形成する工程と、
前記グルー膜の表面に存在する自然酸化膜を除去して、前記グルー膜の表面を露出する工程と、
前記グルー膜の表面を一定の条件下で酸化する工程と、
前記酸化が行われたグルー膜上に、Ｗを含有する導電膜を形成する工程と、
を有し、
前記酸化を、前記グルー膜の表面が露出した状態で開始することを特徴とする半導体装置の製造方法。
【００４１】
（付記２）
前記酸化を、少なくとも酸素又は水を含有する雰囲気下での熱処理により行うことを特徴とする付記１に記載の半導体装置の製造方法。
【００４２】
（付記３）
前記熱処理の温度を１００℃以上とすることを特徴とする付記２に記載の半導体装置の製造方法。
【００４３】
（付記４）
前記導電領域の表面にＮｉシリサイド膜を形成しておき、
前記熱処理の温度を４５０℃以下とすることを特徴とする付記２又は３に記載の半導体装置の製造方法。
【００４４】
（付記５）
前記導電領域の表面にＣｏシリサイド膜を形成しておき、
前記熱処理の温度を６４０℃以下とすることを特徴とする付記２又は３に記載の半導体装置の製造方法。
【００４５】
（付記６）
前記グルー膜を形成する工程は、
前記導電領域上及び前記開口部の側面上に、Ｔｉ膜を形成する工程と、
前記Ｔｉ膜上にＴｉＮ膜を形成する工程と、
を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
【００４６】
（付記７）
前記導電膜として、Ｗ膜を形成することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
【００４７】
（付記８）
前記自然酸化膜を除去する際に、圧力が１０Ｐａ以上のチャンバ内で１５秒間以上の還元アニールを行うことを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
【符号の説明】
【００４８】
１：基板
３：トランジスタ
３ｓ：ソース拡散層
３ｄ：ドレイン拡散層
４：層間絶縁膜
６：コンタクトホール
１１：Ｔｉ膜
１２：ＴｉＮ膜
１３：Ｗ膜
１４：Ｗ膜
１５：酸化膜
１６：コンタクトプラグ
１７：グルー膜
【図１】
0005640448.tif 000004
【図２】
0005640448.tif 000005
【図３Ａ】
0005640448.tif 000006
【図３Ｂ】
0005640448.tif 000007
【図３Ｃ】
0005640448.tif 000008
【図３Ｄ】
0005640448.tif 000009
【図４】
0005640448.tif 000010