(57)【特許請求の範囲】
【請求項１】
長辺と短辺からなる長方形の半導体素子部が、複数個、縦横方向に整列して形成されたＧａＡｓ系の半導体ウエハを、半導体素子部の長辺に沿った分割領域と短辺に沿った分割領域において分割し、長方形の半導体チップを製造する方法において、
半導体ウエハには、半導体ウエハの結晶方位＜０１−１＞方向と平行に半導体素子部の短辺が形成されるとともに、
半導体素子部の短辺に沿った分割領域の幅が、半導体素子部の長辺に沿った分割領域の幅より狭くなるように形成されることを特徴とする半導体チップの製造方法。
【請求項２】
長辺と短辺からなる長方形の半導体素子部が、複数個、縦横方向に整列して形成されるとともに、半導体素子部の長辺に沿った分割領域と短辺に沿った分割領域とを有するＧａＡｓ系の半導体ウエハにおいて、
半導体ウエハの結晶方位＜０１−１＞方向と平行に半導体素子部の短辺が形成されるとともに、
半導体素子部の短辺に沿った分割領域の幅が、半導体素子部の長辺に沿った分割領域の幅より狭いことを特徴とする半導体ウエハ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体チップの製造方法及びその製造方法に用いる半導体ウエハに関し、特に半導体チップの縦寸法と横寸法が異なる長方形の半導体チップの製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体プロセスでは、フォトリソグラフィー、真空蒸着などを用いて、半導体ウエハ上に整列配置した多数の半導体素子部を同時に形成している。そして、同時に形成した半導体素子部の間には、半導体素子部を分割するための分割領域が形成され、この分割領域の中央に沿った分割ラインをダイシングなどにより縦横に切断することで、半導体素子部を個々の矩形の半導体チップとして分割している。
【０００３】
また、半導体チップのコストダウンのために半導体チップの面積の小型化が図られたが、半導体チップの大きさが小さくなるにしたがって、半導体ウエハに占める分割領域の面積が大きくなり、半導体ウエハにおける半導体チップの取り個数を上げるためには、分割領域をいかに狭くするかが問題となってきた。
【０００４】
この問題を解決するために、特開平１１−２３３４５８には、半導体素子部の長辺に沿った分割領域を狭くして、半導体チップの取り個数を増やすことが開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この方法を用いて半導体素子部の長辺に沿った分割領域を半導体素子部の短辺に沿った分割領域に対して狭くすると、半導体ウエハから分割した後の長方形の半導体チップは、ダイシングで切断した分割領域の残りの部分を含んでいるため、分割された長方形の半導体チップの長辺と短辺の比が半導体素子部の長辺と短辺の比より大きくなる。このため、長方形の半導体チップは細長くなり、半導体チップの機械的強度が弱くなる問題点があった。
【０００６】
また、半導体素子部の長辺に沿った分割領域が半導体ウエハのチッピングの発生しやすい方向に配置された場合には、分割領域の幅が狭いためにチッピングが半導体素子部まで到達して半導体素子部に損傷を与え、半導体チップの不良を発生させる原因となっていた。
【０００７】
本発明の半導体チップの製造方法及びその製造に用いる半導体ウエハは、上述の問題を鑑みてなされたものであり、これらの問題を解決し、長方形の半導体チップの強度を劣化させず、半導体ウエハからの半導体チップの取り個数を増やすことを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するため本発明の半導体チップの製造方法は、長辺と短辺からなる長方形の半導体素子部が、複数個、縦横方向に整列して形成されたＧａＡｓ系の半導体ウエハを、半導体素子部の長辺に沿った分割領域と短辺に沿った分割領域において分割し、長方形の半導体チップを製造する方法において、半導体ウエハには、半導体ウエハの結晶方位＜０１−１＞方向と平行に半導体素子部の短辺が形成されるとともに、半導体素子部の短辺に沿った分割領域の幅が、半導体素子部の長辺に沿った分割領域の幅より狭くなるように形成されることを特徴とする。
【０００９】
また、本発明の半導体ウエハは、長辺と短辺からなる長方形の半導体素子部が、複数個、縦横方向に整列して形成されるとともに、半導体素子部の長辺に沿った分割領域と短辺に沿った分割領域とを有するＧａＡｓ系の半導体ウエハにおいて、半導体ウエハの結晶方位＜０１−１＞方向と平行に半導体素子部の短辺が形成されるとともに、半導体素子部の短辺に沿った分割領域の幅が、半導体素子部の長辺に沿った分割領域の幅より狭いことを特徴とする。
【００１０】
これにより、半導体ウエハに整列配置した半導体素子部を分割して長方形の半導体チップを製造するときに、半導体チップの長辺と短辺の比が半導体素子部の長辺と短辺の比より小さくなるため、半導体チップの機械的強度が劣化しなくなる。このため、この半導体チップを実装する場合には、機械的なストレスによって発生する半導体チップの割れや欠けなどの不良を抑えることができる。
【００１１】
また、半導体ウエハのチッピングが発生しにくいオリエンテイションフラットと水平方向に、半導体素子部の短辺が沿うように配置し、この短辺に沿った分割領域の幅を狭くすることにより、半導体ウエハの分割領域の面積を小さくできるため、半導体ウエハから取れる半導体チップの取り個数を増やすことができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施例である半導体チップの製造方法及びその製造に用いる半導体ウエハを、図１、図２に基づいて説明する。
【００１３】
図１に示すように、｛１００｝面を主面とするＧａＡｓ系の半導体ウエハ１の上には、半導体ウエハ１の結晶方位等の識別のために、結晶方位＜０１−１＞方向に平行に直線的に切り欠かれたオリエンテーションフラット５が設けられている。また、結晶方位＜０１−１＞方向（オリエンテーションフラット５）に半導体素子部２の短辺が水平になるように、半導体ウエハ１の片面にフォトリソグラフィー、真空蒸着などを用いて形成された多数の長方形の半導体素子部２が整列配置されている。これらの半導体素子部２を半導体ウエハ１から分割するために、半導体ウエハ１には、半導体素子部２の長辺に沿った長辺分割領域３と半導体素子部２の短辺に沿った短辺分割領域４とが設けられている。このため、短辺分割領域４は、オリエンテーションフラット５に水平に配置され、長辺分割領域３は、オリエンテーションフラット５に対して垂直に配置される。
【００１４】
ここで、半導体ウエハ１の結晶方位＜０１−１＞方向（オリエンテーションフラット５）に対して水平方向は、ダイシングの時にチッピングの発生が少なく、かつ、チッピングの大きさが小さい。このため、結晶方位＜０１−１＞方向に対して水平方向に設けられた短辺分割領域４は、半導体ウエハ１をダイシングするときに発生する最大チッピングが半導体素子部２に影響を及ぼさないように設定された最大分割領域より狭くできる。これにより、短辺分割領域の幅ａを長辺分割領域の幅ｂ（最大分割領域の幅に相当）より狭く設定できるので、半導体ウエハ１の分割領域の面積を削減して半導体素子部を多く配置できるため、半導体チップの取り個数を増やすことができる。
【００１５】
次に、所定のダイシングする準備を整えて、所定の幅のダンシングブレードを用いて、長辺分割領域３の中央に沿ってダイシングを行ない、長辺分割領域３を全て切断する。そして、半導体ウエハを９０度反転させ、短辺分割領域４の中央に沿ってダイシングを行ない、短辺分割領域４を全て切断する。これにより、半導体ウエハ１から多数の長方形の半導体チップを分割することができる。
【００１６】
これらの分割された長方形の半導体チップの１つを図２に示す。図２に示すように、半導体チップ１１は、半導体素子部１２の長辺と短辺の比よりも半導体チップの長辺と短辺の比を小さくするために、ダイシング後の長辺分割領域の残部１３を広くし、ダイシング後の短辺分割領域の残部１４を狭くしているので、半導体チップの長辺と短辺の比を半導体素子部１２の長辺と短辺の比より抑えることができる。
【００１７】
これにより、半導体チップ１１の長辺と短辺の比が大きくなるのを抑制し、半導体チップ１１が細長くなることによる、半導体チップ１１の機械的強度の低下を抑制することができる。
【００１８】
なお、本発明の実施例においては、半導体ウエハから半導体チップを分割する場合に、ダイシングによる分割しか示さなかったが、スクライブ法を用いて半導体ウエハから半導体チップを分割しても良い。
【００１９】
【発明の効果】
以上のように本発明によれば、ＧａＡｓ系の半導体ウエハから分割して半導体チップを形成するときに、結晶方位＜０１−１＞方向（オリエンテーションフラット）と水平方向に、半導体素子部の短辺が沿うように整列配置し、半導体素子部の短辺に沿った分割領域の幅が半導体素子部の長辺に沿った分割領域の幅より狭くなるように形成することにより、半導体チップの取り個数を増やしながら、半導体チップの機械的強度の劣化を抑えることができる。
【図面の簡単な説明】
【図１】本発明の半導体ウエハ。
【図２】本発明の半導体チップ。
【符号の説明】
１                                -----  半導体ウエハ
２，１２                          -----  半導体素子部
３                                -----  長辺分割領域
４                                -----  短辺分割領域
５                                -----  オリエンテーションフラット
１１                              -----  半導体チップ
１３                              -----  長辺分割領域の残部
１４                              -----  短辺分割領域の残部
【図１】
0003659175.tif 000002
【図２】
0003659175.tif 000003