(57)【特許請求の範囲】
【請求項１】
半導体基板上に選択的にポリイミド膜を形成する半導体装置の製造方法において、半導体基板上にポリイミドを塗布し、乾燥する工程と、該ポリイミド上にフォトレジスト膜を形成する工程と、該フォトレジスト膜をパターニングされたフォトマスクを介して露光する工程と、前記フォトレジスト膜の現像および前記ポリイミドを選択的に除去して、前記半導体基板上にパターン化されたフォトレジスト膜および前記ポリイミドを形成する工程と、前記パターン化されたフォトレジスト膜およびポリイミドを有する半導体基板を、４０℃ないし８０℃で２０分ないし１０００分放置する工程と、前記フォトレジスト膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、ポリイミドパターンの形成方法に関する。
【０００２】
【従来の技術】
従来より、半導体装置の絶縁パッシベーション膜用或いはその他の目的のためにポリイミドが使用されている。
図１２ないし図１７は従来のポリイミドパターンを形成する方法を、製造工程順に示した製造工程断面図である。
【０００３】
まず、回転塗布装置であるスピンコーターで均一な膜厚のポリイミド膜２を半導体基板１上に形成する（図１２）。つぎに、ポジ型のフォトレジスト膜３をポリイミド膜２上にスピンコーターで塗布する（図１３）。さらに、フォトレジスト膜３をフォトマスク４を介して露光７する（図１４）。尚、フォトマスク４は光を透過する箇所と透過しない箇所がガラス板上にパターン化されたものである。つぎに、アルカリ性の現像液５でポリイミド膜２のパターンを形成し、パターン化されたフォトマスク３ａとパターン化されたポリイミド膜２ａで半導体基板１上が被覆される（図１５、図１６）。この時点で、フォトレジスト膜３ａはポリイミド膜２ａ上に形成されていて、従来はこのフォトレジスト３ａを除去するために、現像後すぐアセトンなどの有機溶剤により除去していた（図１７）。
【０００４】
【発明が解決しようとする課題】
しかし、従来方法では、ポリイミドパターンが微細な箇所や下地の段差が大きな箇所では、有機溶剤によるフォトレジスト膜除去の際に、ポリイミド膜にクラックが発生したり、またフォトレジスト膜の残渣が発生するということがあった。
【０００５】
この発明の目的は、この課題を解決し、クラックが発生しない、またフォトレジスト膜の残渣が発生しないポリイミドパターンの形成方法についての半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記の目的を達成するために、半導体基板上に選択的にポリイミド膜を形成する半導体装置の製造方法において、半導体基板上にポリイミドを塗布し、乾燥する工程と、該ポリイミド上にフォトレジスト膜を形成する工程と、該フォトレジスト膜をパターニングされたフォトマスクを介して露光する工程と、前記フォトレジスト膜の現像および前記ポリイミドを選択的に除去して、前記半導体基板上にパターン化されたフォトレジスト膜および前記ポリイミドを形成する工程と、前記パターン化されたフォトレジスト膜およびポリイミドを有する半導体基板を、４０℃ないし８０℃で２０分ないし１０００分放置する工程と、前記フォトレジスト膜を除去する工程とを含む製造方法とする。
【０００７】
このように、現像後、フォトレジスト膜を除去する前に、フォトレジスト膜およびポリイミド膜が被覆しいていている半導体基板を、所定の温度および所定の時間、放置することで、現像後すぐにフォトレジスト膜を除去するよりも、ポリイミド膜のクラックの発生率を小さくし、フォトレジスト膜の残渣（除去できずに一部フォトレジスト膜が残ること）をなくすることができる。従って、この放置する温度と時間を最適なものにすることにより、クラックがなく、フォトレジスト膜の残渣がない、ポリイミドパターンの形成が可能となる。
【０００８】
【発明の実施の形態】
図１ないし図７はこの発明の第１実施例のポリイミド膜形成のための製造工程で、工程順に示した製造工程断面図である。このポリイミド膜は半導体素子の表面保護膜、絶縁膜の働きをする。
まず、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などの半導体素子が形成された、半導体ウエハといわれる、半導体基板１上にポリイミドを回転塗布装置であるスピンコーターで塗布し、１３０℃で３０分ベークし、例えば膜厚約９μｍのポリイミド膜２を形成する（図１）。つぎに、ポジ型のフォトレジストをスピンコーターで塗布し、９５℃でベークして、例えば膜厚約３μｍのフォトレジスト膜３を形成する（図２）。つぎに、ポリイミドパターン（外部導出端子部などが窓開けされたパターン）形成のために、パターンニングされたフォトマスク４を介して露光７する（図３）。その後、現像液槽８の現像液５に、フォトレジスト膜３とポリイミド膜２が被覆している半導体基板１を  定時間浸漬させて、フォトレジスト膜３の現像とポリイミド膜２のエッチングを同時に行い、半導体基板１上にパターン化されたポリイミド膜２ａおよびパターン化されたフォトレジスト膜３ａを形成する（図４）。その後、純水でリンス（洗浄のこと）し、乾燥する（図５）。つぎに、フォトレジスト膜３ａの除去を行う前に、恒温槽６にフォトレジスト膜３ａとポリイミド膜２ａが被覆している半導体基板１を入れ、所定の温度で、所定の時間放置する（図６）。勿論、この放置温度と放置時間は管理された温度と時間である。
【０００９】
つぎに有機溶剤（例えばアセトン）でフォトレジスト膜３ａの除去を行う（図７）。尚、前記の所定の放置温度は４０℃〜８０℃で、放置時間は２０分〜１０００分の範囲がよいことが実験により判明した。つぎにこの実験内容について説明する。尚、前記のポリミドパターンの製造条件は一例で、この実験で用いたポリイミドパターンは、パターン幅が数μｍ〜数百μｍで、段差が数μｍ〜数十μｍである。
〔実験例１〕
図８は放置時間を１２０分にした場合の放置温度とクラック発生率を示した図で、図９は同様の放置時間にした場合の放置温度とレジスト残渣（フォトレジスト膜の残渣のこと）の発生率を示した図である。
【００１０】
図８において、放置温度が低いとクラックが発生し易くなり、放置温度が高いとクラックは発生し難くくなる。一方、図９において、フォトレジスト膜の除去の際のフォトレジスト膜が除去されないで残る割合、つまりレジスト残渣の発生率に関しては、放置温度が低いときに生じ難くなるが、放置温度が高いと生じ易くなる。前記のポリイミド膜のクラックの発生とフォトレジスト膜の残渣の２つの観点から、実験結果を分析すると、放置時間１２０分の場合の放置温度としては、４０℃〜８０℃が適している。
〔実験例２〕
図１０は放置温度を５５℃とした場合の放置時間とクラック発生率を示した図で、図１１は同様の放置温度とした場合のレジスト残渣の発生率を示した図である。
【００１１】
図１０において、放置時間が短いとクラックが入り易く、放置時間が長いとクラックが入り難い。一方、図１１において、フォトレジスト膜の残渣に関しては、放置時間が短いと生じ難く、長いと生じ易いが、放置温度５５℃では１０００分までの範囲でフォトレジスト膜の残渣は生じなかった。クラックの発生とフォトレジスト膜の残渣の２つの観点から、放置温度５５℃の場合の放置時間としては、２０分〜１０００分が適している。
【００１２】
また、別の実験から、放置温度が４０℃〜８０℃の範囲で、放置時間が２０分〜１０００分の範囲の組み合わせにおいて、クラックの発生が極めて少なく、フォトレジスト膜の残渣の発生が極めて少ない、良好なポリイミドパターンを形成できることが分かった。
【００１３】
【発明の効果】
この発明によれば、フォトレジスト膜とポリイミド膜が被覆している半導体基板を所定の温度、所定の時間、放置した後で、フォトレジスト膜を除去することで、フォトレジスト膜の除去の際に、ポリイミド膜にクラックが発生することを防止でき、またフォトレジスト膜の残りも発生せず、良好なポリイミドパターンを形成することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例のポリイミド膜形成のための製造工程断面図
【図２】この発明の第１実施例の図１に続くポリイミド膜形成のための製造工程断面図
【図３】この発明の第１実施例の図２に続くポリイミド膜形成のための製造工程断面図
【図４】この発明の第１実施例の図３に続くポリイミド膜形成のための製造工程断面図
【図５】この発明の第１実施例の図４に続くポリイミド膜形成のための製造工程断面図
【図６】この発明の第１実施例の図５に続くポリイミド膜形成のための製造工程断面図
【図７】この発明の第１実施例の図６に続くポリイミド膜形成のための製造工程断面図
【図８】放置時間を１２０分にした場合の放置温度とクラック発生率を示した図
【図９】放置時間を１２０分にした場合の放置温度とレジスト残渣の発生率を示した図
【図１０】放置温度を５５℃とした場合の放置時間とクラック発生率を示した図
【図１１】放置温度を５５℃とした場合の放置時間とレジスト残渣の発生率を示した図
【図１２】従来のポリイミドパターン形成のための製造工程断面図
【図１３】従来のポリイミドパターン形成のための図１２に続く製造工程断面図
【図１４】従来のポリイミドパターン形成のための図１３に続く製造工程断面図
【図１５】従来のポリイミドパターン形成のための図１４に続く製造工程断面図
【図１６】従来のポリイミドパターン形成のための図１５に続く製造工程断面図
【図１７】従来のポリイミドパターン形成のための図１６に続く製造工程断面図
【符号の説明】
１    半導体基板
２    ポリイミド膜
２ａ  ポリイミド膜
３    フォトレジスト膜
３ａ  フォトレジスト膜
４    フォトマスク
５    現像液
６    恒温槽
７    露光
８    現像液槽
【図１】
0003653960.tif 000002
【図２】
0003653960.tif 000003
【図３】
0003653960.tif 000004
【図４】
0003653960.tif 000005
【図５】
0003653960.tif 000006
【図６】
0003653960.tif 000007
【図７】
0003653960.tif 000008
【図８】
0003653960.tif 000009
【図９】
0003653960.tif 000010
【図１０】
0003653960.tif 000011
【図１１】
0003653960.tif 000012
【図１２】
0003653960.tif 000013
【図１３】
0003653960.tif 000014
【図１４】
0003653960.tif 000015
【図１５】
0003653960.tif 000016
【図１６】
0003653960.tif 000017
【図１７】
0003653960.tif 000018