(57)【特許請求の範囲】
【請求項１】
入力と出力を有する第１ステージと、
前記第１ステージからの出力を入力として受け取り、自己の出力を生成する中間ステージとを備えた多段周波数合成器であって、
前記第１ステージは、前記多段周波数合成器への入力としての基準周波数ｆｒｅｆの入力を受け取る第１周波数合成器を含み、更に、該第１周波数合成器の出力を入力として受け取る第１可変分周器を含み、前記第１ステージの出力は該第１可変分周器の出力であり、
前記第１周波数合成器は更に、
入力と出力を有し、該入力は前記基準周波数ｆｒｅｆの入力である、第１固定分周器と、
第１入力、第２入力、及び出力を有し、該第１入力は前記第１固定分周器の出力である、第１フェーズ・ロック・ループのフォワード・パスと、
入力と出力を有し、該入力は前記第１フェーズ・ロック・ループのフォワード・パスの出力に接続され、該出力は前記第１フェーズ・ロック・ループのフォワード・パスの第２入力に接続された、第２固定分周器とを含み、
前記第１フェーズ・ロック・ループのフォワード・パスの出力は前記第１周波数合成器の出力であり、
前記第１固定分周器の分周定数がＬであり、前記第２固定分周器の分周定数がＫ１であり、前記第１可変分周器の分周定数がＫ２であるとき（但し、Ｌは、正の整数、Ｋ１及びＫ２は、互いにほぼ等しく、Ｋ１／Ｋ２が１±小変化率に等しくなる正の整数）、前記第１ステージの出力が（ｆｒｅｆ／Ｌ）*（Ｋ１／Ｋ２）の周波数を有するものとして生成され、分周定数Ｋ２の値を変えることによって前記第１ステージの出力の周波数をサイクルずれなしに小量だけ調整できるようにされ、
前記第１可変分周器は、
分周定数Ｋ２の現在の値と新しい値のうち１つをセレクタ信号をもとに選択するマルチプレクサと、
前記選択された値までカウントするカウンタとを含み、
前記選択された値に達すると、前記カウンタがリセットされ、出力レジスタが切り替わることで出力周波数が生成される、
多段周波数合成器。
【請求項２】
前記カウンタは周波数がｆｉｎ＝（ｆｒｅｆ／Ｌ）*（Ｋ１）である前記第１周波数合成器の出力によりクロックされる、請求項１記載の多段周波数合成器。
【請求項３】
前記選択された値がＫのとき、前記出力レジスタの出力周波数はｆｉｎ／Ｋである、請求項２記載の多段周波数合成器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般には改良された多段周波数合成器に関し、特に高解像度の周波数調整を行うことができる多段周波数合成器に関する。
【０００２】
【従来の技術】
フェーズ・ロック・ループ（ＰＬＬ）は、アナログとデジタルの手法が混在する興味深い集積回路である。ＰＬＬの基本設計には数十年の歴史があるが、この回路が集積回路の形で実用的なビルディング・ブロックになったのは、コストが見合い、設計の信頼性が高くなってからである。
【０００３】
ＰＬＬは、位相検出器、増幅器、電圧制御オシレータ（ＶＣＯ）、及びフィードバック・ループを含み、フィードバック・ループは、出力周波数をノイズを除去した入力信号の複製にするか、または入力信号の周波数の倍数にすることができる。ＰＬＬは、ＦＭ信号の復調、トーン・デコード、周波数生成、"クリーン"信号の生成、パルス同期等に用いられている。出力周波数は入力周波数の倍数なので、そのような周波数合成器を用いた細かい周波数調整は困難である。
【０００４】
不均等メモリ・アクセス（ＮＵＭＡ：non-uniform memory access）コンピュータ・システムは、マルチプロセッサ・アーキテクチャで、メモリ・アドレス空間は１つであるが、メモリは"近接"（close）メモリ・バンクと"離隔"（distant）メモリ・バンクに分けられる。アクセスは、ＣＰＵを含むノードに直接関連付けられた近接メモリ・バンクへのアクセスがシステムの他のノードでの離隔メモリ・バンクに対するアクセスよりかなり速いため、"不均一"である。ＮＵＭＡアーキテクチャで目立つ利点は、他の並列アーキテクチャと同じように、システムにノードやプロセッサを追加しても、性能が下がるボトルネックが生じないという意味で、スケーリングが良好なことである。
【０００５】
ＮＵＭＡアーキテクチャの問題点の１つは、ノードの同期を維持することである。トランザクションには、システムの各ノードの時刻により生成されたタイム・スタンプが付けられることがある。ノードには独立したクロックがあるので、正確に同じ時間で初期化されても、結果的にはずれが生じて再同期を必要とする。ノード間の"サイクルずれ"をできるだけ少なくして正確なタイム・スタンプを付けることが重要である。
【０００６】
【発明が解決しようとする課題】
従って、高速で高解像度の周波数調整を行える周波数合成器の提供が望まれる。
【０００７】
【課題を解決するための手段】
高解像度の周波数調整を行うことができる多段周波数合成器が提供される。周波数合成器の初期ステージは、動的に変更可能な分周器に接続された従来のフェーズ・ロック・ループである。
【０００８】
固定分周器を通してフィードバックし、動的に変更可能な分周器に接続されたフェーズ・ロック・ループのフォワード部を含む１つ以上の中間ステージがある。最終ステージは、固定分周器を通してフィードバックし、別の固定分周器に接続されたフェーズ・ロック・ループのフォワード部を含む。
【０００９】
回路の可変分周器の分周定数を変更することで、細かい周波数調整をきわめて高速に行える。調整の精度は分周器の相対値とシステム内の中間ステージ数による。
【００１０】
【発明の実施の形態】
各図、特に図１を参照する。不均等メモリ・アクセス（ＮＵＭＡ）アーキテクチャのマルチプロセッサ・システムが示してある。この概略図は３つのノード１００、１２０、１４０のシステムである。ノード１００は４つのＣＰＵ１０２、１０４、１０６、１０８、ローカル・メモリ１１０、入出力チャネル１１２、及び通信チャネル１１４を含む。ノード１２０は４つのＣＰＵ１２２、１２４、１２６、１２８、ローカル・メモリ１３０、入出力チャネル１３２、及び通信チャネル１３４を含む。ノード１４０は４つのＣＰＵ１４２、１４４、１４６、１４８、ローカル・メモリ１５０、入出力チャネル１５２、及び通信チャネル１５４を含む。
【００１１】
外部ディスク・ドライブ１５６は入出力チャネル１５２に接続される。ノードは高速チャネル１１６、１３６により相互接続される。このシステムは、メモリ・バンク１１０、１３０、１５０で構成された１つのアドレス空間を含む。メモリ１１０にアクセスするＣＰＵ１０２等のＣＰＵからローカル・メモリ・バンクへのアクセスは、ノード相互接続１１６や１３６を使用する必要がないので、かなり高速である。メモリ１３０にアクセスするＣＰＵ１０２等のＣＰＵから離隔メモリ・バンクへのアクセスは、通信チャネル１１６を通してデータを転送する必要があるため、比較的遅くなる。
【００１２】
当業者には明らかなように、図１に示したハードウェアは変わり得る。例えば、ノードは、ノード数が２のべき乗で、各ノードが正確にｎ個の他のノードに接続されたハイパーキューブ・ネットワークとして構成することができる。例えば１６ノードのハイパーキューブの各ノードは他の４つのノードに接続される。図１の例はこれほど複雑ではないが、本発明に関してアーキテクチャ上の制限を意味するものではない。
【００１３】
図１は、例として示しており、本発明のプロセスについてアーキテクチャ上の制限を意味しない。ＮＵＭＡシステムのプロセッサの種類は均一であるが、本発明は、種類の異なるプロセッサやコンピュータが全てマルチプロセッサ・コンピューティング環境の一部である異機種混合システムにも適用できる。これら別々のプロセッサは、図２に示すように、共通クロックを持たず、相対周波数はシフトすることを前提としている。
【００１４】
図２は、図１に示すアーキテクチャ等のＮＵＭＡアーキテクチャの複数ノードを示す。ｎ個のノードにノード０、ノード１、ノード２からノードｎ−２、ノードｎ−１とラベルが付けられる。各ノードに、ｆ0乃至ｆn-1とした独立した周波数ソースがある。これら周波数ソースは、時刻（ＴＯＤ：time of day）レジスタに格納されたタイム・スタンプの生成に用いられる。これらのノードには独立したクロックがあるため、タイム・スタンプが正確に同じ時間に初期化されたときでも、結果的にはずれが生じ、再同期を取る必要がある。
【００１５】
ノードがアーキテクチャ上似ている場合でも、ノードの１つはマスタとして指定し（この場合はノード０）、他のノードは、時刻が"マスタ"時刻と再同期を取るという意味で"スレーブ"になる。ノード間の"サイクルずれ"を可能な限り少なくして正確な周波数を生成することが重要である。ここで求められるのは、時刻レジスタ値を変更できるように、システム・クロック周波数に対して動的に微調整を行える周波数生成システムである。
【００１６】
図３は、従来の周波数合成器を示す。フェーズ・ロック・ループへの入力は基準周波数３０２である。分周器３０４は基準周波数をＫ2で分周する。Ｋ2は１、２、．．．、Ｎ2の範囲の整数である。分周器３０４の出力は位相検出器３０６に送られる。位相検出器の他の入力については後述する。位相検出器３０６の出力はチャージ・ポンプ３０８に送られる。チャージ・ポンプは、位相誤差が生じる時間に電流を生成する。位相誤差はコンデンサＣ１  ３１０により積分されて電圧Ｖｃが生成され、電圧制御オシレータ（ＶＣＯ）３１２に送られる。ＶＣＯ出力は回路からの周波数出力で、（Ｋ1／Ｋ2）ｆrefに等しい。この信号は分周器３１６に送られ、分周器はｆoutをＫ1で分周する。Ｋ１は、１、２、．．．、Ｎ1の範囲の整数である。分周器３１６の出力は、定常状態でｆref／Ｋ2に等しく、位相検出器３０６の第２入力になる。これでフィードバック・ループが完成する。位相検出器３０６の両方の入力がｆref／Ｋ2に等しいので、これらの周波数のいずれかにシフトがあれば、それは位相検出器３０６により検出され、チャージ・ポンプ３０８を通して電圧制御オシレータ３１２に送られる。その結果ｆoutが調整され、（Ｋ1／Ｋ2）ｆrefとの同期に戻る。
【００１７】
ＰＬＬのプルアウト周波数によるサイクルずれを避けるため、Ｋ1、Ｋ2の値は固定する必要がある。ｆoutの値は（Ｋ1／Ｋ2）ｆrefに等しい。Ｋ1、Ｋ2を異なる整数値に設定すると、出力周波数は入力周波数をもとに合成される。しかしこれらの値は、後述するように、動的に変更できない。
【００１８】
図４は、瞬間周波数誤差と瞬間位相誤差を示す。原点の定常状態条件により生じる純粋な周波数誤差では、約２．５ＭＨｚのプルアウト周波数を超える場合にはサイクルずれが生じる。プルアウト周波数未満の周波数変動は自然に原点の方に戻るが、プルアウト周波数を超える周波数変動は、図３に示す分周器設定Ｋ1やＫ2が変更されたとき、大きな瞬間周波数誤差とサイクルずれにつながることが図４からわかる。従って、従来のフェーズ・ロック・ループを使用すると、Ｋ1、Ｋ2の値は固定されるので、出力周波数の微調整は実際的ではなくなる。
【００１９】
図５は、本発明の実施例に従った周波数合成器を示す。図３と同様、入力はｆrefのままで、出力は（Ｋ1／Ｋ2）ｆrefである。主な違いは、Ｋ2で分周する分周器が回路の入力から回路の出力に移っていることである。詳しくは後述するが、これによりＫ2の値が変化し、その結果、出力周波数の微調整が可能になる。このような調整は、図３の回路を使用すると、サイクルずれの問題のため不可能である。
【００２０】
フェーズ・ロック・ループの入力は基準周波数５０２で、これは位相検出器５０４に送られる。位相検出器の他の入力については後述する。位相検出器５０４の出力はチャージ・ポンプ５０６に送られる。チャージ・ポンプは、位相誤差が生じる時間に電流を生成する。位相誤差はコンデンサＣ１  ５０８により積分されて電圧Ｖｃが生成され、ＶＣＯ（電圧制御オシレータ）５１０に送られる。ＶＣＯ出力はＫ１  ｆｒｅｆに等しい。この信号は分周器５１６に送られ、Ｋ１で分周される。Ｋ１は１、２、．．．、Ｎ１の範囲の整数である。分周器５１６の出力はｆｒｅｆに等しく、これが位相検出器５０４の第２入力になる。これでフィードバック・ループが完成する。位相検出器５０４への両方の入力がｆｒｅｆに等しいので、これらの周波数のいずれかにシフトがあれば、それは位相検出器５０４により検出され、チャージ・ポンプ５０６を通して電圧制御オシレータ５１０に送られる。
【００２１】
回路出力ｆout５１４は、ＶＣＯ５１０の出力を分周器５１２に送ることによって生成される。分周器５１２はその入力をＫ2で分周し、値（Ｋ1／Ｋ2）ｆrefを生成する。これは図３の回路の出力値と同じであるが、１つ大きな違いがある。Ｋ2の値は、サイクルずれを生じることなく可変である。
【００２２】
特に興味深いのは、Ｋ１がＫ２にほぼ等しくなり、Ｋ１／Ｋ２が１±小変化率（delta factor）に等しくなるケースである。これらの値を出力周波数の式に代入するとｆｏｕｔ＝（１±Ｄ）ｆｒｅｆになる。従って、サイクルずれなしに変更可能なＫ２の値を変えることによって、出力周波数を、入力周波数に対して小量だけ上下に調整することができる。
【００２３】
図５の回路をカスケードにすれば、より細かい周波数調整が可能になる。３段周波数調整器を図６に示す。ステージ１の前端は従来の周波数合成器で、図３と似ている。特に分周器６０２は入力周波数ｆrefをＬにより分周する。これはフェーズ・ロック・ループ６０４のフォワード・パスに送られる。フェーズ・ロック・ループ６０４は位相検出器（３０６等）、チャージ・ポンプ（３０８等）、コンデンサ（３１０等）、及び電圧制御オシレータ（３１２等）を含む。図６では、これらのコンポーネントがまとめられ、フェーズ・ロック・ループと呼ばれる。
【００２４】
ループを閉じるため、フェーズ・ロック・ループ６０４の出力が分周器６０６に送られ、ここでは分周がＫ1により行われる。この出力は第２入力として、フェーズ・ロック・ループ６０４の一部である位相検出器に戻される。この従来の周波数合成器からの周波数出力はＫ1  ｆref／Ｌであり、Ｋ1とＬは両方とも固定される。
【００２５】
動的周波数調整を可能にするため、フェーズ・ロック・ループ６０４の出力が分周器６０８の入力になり、分周器６０８はその入力周波数をＫ2で分周する。Ｋ2の値は動的に可変であり、図５の分周器５１２に対する動的調整と同様な方法による。この動的分周器の詳細回路を図７に開示する。３段周波数調整器のステージ１からの出力は（Ｋ1  ｆref）／（Ｋ2  Ｌ）で、Ｋ1とＬは固定、Ｋ2は可変である。この出力をｆ2とする。
【００２６】
３段周波数調整器のステージ２は、フェーズ・ロック・ループ６１０のフォワード・パス、Ｋ3で分周する分周器６１２のあるフィードバック回路、及び出力側の、Ｋ4で分周する分周器６１４を含む。ステージ２の周波数出力は（Ｋ3／Ｋ4）ｆ2に等しい。この周波数をここではｆ3とする。Ｋ3の値は固定であるが、Ｋ4の値は可変である。
【００２７】
３段周波数調整器のステージ３はステージ２と同じ構造である。フェーズ・ロック・ループ６１８のフォワード・パス、Ｍで分周する分周器６２０のあるフィードバック・ループ、及び出力側の、Ｎで分周する分周器６２２が含まれる。この最終ステージの周波数出力ｆoutは（Ｍ／Ｎ）ｆ3に等しい。ＭとＮの値は両方とも固定である。
【００２８】
回路の各ステージを前記の様々な式に置き換えると、ｆout＝（Ｋ1／Ｋ2）（Ｋ3／Ｋ4）（Ｍ／Ｎ）（ｆref／Ｌ）となることがわかる。ここでＫ2とＫ4は可変である。典型的な周波数値を代入して、出力周波数が高精度でどのように調整されるかをみることは有益である。ｆrefを１５０ＭＨｚとする。様々な分周器の値は、出力周波数も１５０ＭＨｚになるように選択されるが、Ｋ2とＫ4の値を変えることによって微調整が可能になる。Ｌ、Ｋ1、Ｋ3は１００に設定される。ＭとＮはそれぞれ２００と２に設定される。ケース１のとき、Ｋ2は１１９に、Ｋ4は８４に設定される。得られる出力周波数は１５０．０６ＭＨｚで、これは１５０ＭＨｚに対して、＋６０，０００Ｈｚの変化、つまり＋４００百万分率（ＰＰＭ）である。ケース２では、Ｋ2は１２２、Ｋ4は８２に設定される。得られる出力周波数は１４９．９４ＭＨｚで、これは１５０ＭＨｚに対して−６０，０００Ｈｚの変化、つまり−４００ＰＰＭである。
【００２９】
ステージ毎に計算を行うと、ステージ２での周波数シフトは２．５％未満、ステージ３では０．０８％未満になることがわかる。当業者には明らかなように、カスケードするステージが増えるとそれだけ細かい周波数調整が可能になる。各ステージの出力側の分周器は、最後のステージを除いて、可変にすることができる。
【００３０】
従来技術の分周器は特定の除数値にハードワイヤードされる。従って、任意の整数値により分周でき、除数値をかなり素早く変更できる新しい回路を考案する必要があった。
【００３１】
図７を参照する。動的分周器の回路図が示してある。ＲＥＧ＿Ａ７０４は除数Ｋを保持する。ＲＥＧ＿Ｂ７１２は現在のカウンタ値を保持する。ＲＥＧ＿ＯＵＴ７１６は１ビット・レジスタで、出力状態を保持する。これら３つのレジスタは全て入力周波数により同期してクロックされる。ＭＵＸ（マルチプレクサ）７０２には２つの入力、ＮＥＷ＿ＫとＣＵＲＲＥＮＴ＿Ｋがあり、うち１つはＣＨＡＮＧＥ＿Ｋの値をもとに選択される。ＣＨＡＮＧＥ＿Ｋがアクティブになると、ＭＵＸの出力は入力ＮＥＷ＿Ｋである。ＣＨＡＮＧＥ＿Ｋがアクティブでないとき、ＭＵＸの出力は入力ＣＵＲＲＥＮＴ＿Ｋである。
【００３２】
比較器Ａ＞Ｂ  ＣＯＭＰ７０６は、現在のカウンタ値が現在の除数値未満のときは常にオンである。比較器７０６がオンのときは常に、インクリメンタＩＮＣ７１０によりカウンタ値が１だけ増分し、新しい値がＲＥＧ＿Ｂ７１２に保存される。ＲＥＧ＿ＯＵＴ７１６の設定にもとづく出力状態は同じままである。カウンタ値が除数値を超えると、比較器７０６の出力はオフになり、インクリメンタが１に戻り、ＲＥＧ＿ＯＵＴ７１６の値は切り替わり、出力周波数変更状態になる。
【００３３】
特定の周波数値を調べると、この回路の動作を理解しやすい。マルチプレクサの出力を除数値１２０とし、ＲＥＧ＿Ｂ７１２の値がリセットされたばかりとすると、ＲＥＧ＿Ｂ７１２のカウントは値１から除数値まで上がる。このカウンタが除数値に等しくなると、Ａ＞Ｂ  ＣＯＭＰ７０６の出力が変更状態にトリガされる。これは２つの結果を伴う。まずＲＥＧ＿Ｂの値が１にリセットされ、これによりＲＥＧ＿ＯＵＴ７１６の出力周波数が切り替わる。入力側パルス１２０個毎に、出力側に１つのパルスが生じる。従って、回路は"１２０分の１回路"のように機能する。
【００３４】
ＮＥＷ＿Ｋの値を１１０とし、ＣＨＡＮＧＥ＿Ｋコマンドが受信されたとする。これにより値１１０がマルチプレクサの"Ａ入力"に転送される。２つのケースが考えられる。まずＲＥＧ＿Ｂのカウンタ値は１１０未満または１１０乃至１２０である。カウンタが１１０未満のケースでは、ＲＥＧ＿Ｂ７１２のカウントは続くが、１１０に達するとリセットされる。ＲＥＧ＿Ｂの値がすでに１１０を超えている場合、比較器Ａ＞Ｂ  ＣＯＭＰの出力は切り替わり、その結果出力周波数も切り替わり、カウンタはリセットされる。
【００３５】
当業者には明らかなように、ＮＥＷ＿ＫがＣＵＲＲＥＮＴ＿Ｋより大きいケースは容易でさえある。現在のカウンタ値がＮＥＷ＿Ｋより小さいので、マルチプレクサにより比較器への入力が切り替わり、カウンタのカウントは新しい除数値に達するまで上がり続ける。
【００３６】
図８を参照する。時間の関数としての位相と周波数の調整が示してある。スレーブ周波数ｆsの位相は、図の上側で鋸歯８０２で、マスタ周波数ｆmの位相は水平線８０４で示してある。ここでいう用語"位相"はアナログ的意味ではなく、２つの時刻レジスタのデジタルな内容の意味である。これらのレジスタは、それぞれのシステム・クロックにより増分されるので、これらクロック周波数が緩やかにずれていくとき、レジスタ値は２つのクロック間の位相ずれの累積を表す。スレーブ周波数の位相は最初下がっていくが、最終的にはマスタ周波数の位相と交わる。この交差が検出されると、スレーブのクロック周波数が調整される。
【００３７】
マスタ周波数ｆｍは、図の下側に水平線８０６で示してある。スレーブ周波数ｆｓは図の下側に破線８０８で示してある。最初はマスタ周波数８０６より２００ＰＰＭ大きく示してある。垂直な破線８１０、８１２、８１４、８１６、８１８、８２０、８２２、８２４は、マスタ周波数８０６とスレーブ周波数８０８の信号位相を比較し、必要なら訂正を行った時間を示す。
【００３８】
時間８１０、８１２、８１４、８１６で、スレーブ周波数の位相８０２はマスタ周波数の位相８０４より大きい。これらの同じ間隔の間、スレーブ周波数８０８はマスタ周波数８０６より２００ＰＰＭ大きい。同期時間８１８では、スレーブ周波数の位相８０２はマスタ周波数の位相８０４より小さい。これが検出されたとき、スレーブに関連付けられた多段周波数合成器の可変分周器が調整され、マスタ周波数８０６より２００ＰＰＭ小さいスレーブ周波数８０８が生成される。これによりスレーブ周波数の位相８０２は急上昇し、時間８２０で再びマスタ周波数の位相より大きくなる。これによりスレーブ周波数８０８は、マスタ周波数８０６より２００ＰＰＭ小さい状態とマスタ周波数数８０６より２００ＰＰＭ大きい状態の間で切り替わる。時間間隔８２２、８２４のときのスレーブ周波数の位相８０２はまだマスタ周波数の位相８０４より大きいので、スレーブ周波数８０８はマスタ周波数８０６より２００ＰＰＭ大きい状態にとどまる。
【００３９】
当業者には明らかなように、スレーブ周波数の位相８０２がマスタ周波数の位相８０４より小さくなると、スレーブ周波数８０８はマスタ周波数８０６より２００ＰＰＭ小さくなり、システムは平衡状態に戻る。位相差がこのように継続的に検出され、得られる周波数が調整されることで、コンピュータ・システムの動作時に時刻レジスタの同期が維持される。これらの調整が行われない場合、比較的長い時間ではレジスタの不一致が大きくなり、タイム・スタンプ問題のためシステムの不具合を引き起こす。ただし、こうした同期時間は、典型的な実施例では１０００クロック・サイクル程度で繰り返し発生するため、時刻値が重大な問題を引き起こすほどシフトすることはない。従来技術のこの問題の解決法は、同期をとるため外部原子クロックを使用する等、高価なハードウェアを伴う。本発明によれば、最小限のハードウェアを追加するだけで、マルチプロセッサ・システムの異なるノードで２つ以上の時刻レジスタの同期をとることができる。
【図面の簡単な説明】
【図１】本発明を実装することのできる不均等メモリ・アクセス（ＮＵＭＡ）アーキテクチャのマルチプロセッサ・システムを示す図である。
【図２】本発明を実装することのできるＮＵＭＡアーキテクチャの複数のノードを示す図である。
【図３】従来技術に見られる周波数合成器を示す図である。
【図４】従来の周波数合成器について瞬間周波数誤差と瞬間位相誤差を示す図である。
【図５】本発明の好適実施例の周波数合成器を示す図である。
【図６】本発明の好適実施例に従った３ステージ周波数調整器を示す図である。
【図７】本発明の好適実施例に従った動的分周器の詳細回路を示す図である。
【図８】本発明の好適実施例に従い、位相と周波数の調整を時間の関数として示す図である。
【符号の説明】
３０４、３１６、５１２、５１６、６０２、６０６、６０８、６１２、６１４、６２０、６２２  分周器
３０６、５０４  位相検出器
３０８、５０６  チャージ・ポンプ
３１２、５１０  電圧制御オシレータ（ＶＣＯ）
【図１】
0003725452.tif 000002
【図２】
0003725452.tif 000003
【図３】
0003725452.tif 000004
【図４】
0003725452.tif 000005
【図５】
0003725452.tif 000006
【図６】
0003725452.tif 000007
【図７】
0003725452.tif 000008
【図８】
0003725452.tif 000009