(57)【特許請求の範囲】
【請求項１】
サファイア基板の上に剥離用窒化物半導体層を形成し、該剥離用窒化物半導体層の表面近傍に機械的強度が該剥離用窒化物半導体層より弱い中間層を形成し、該中間層を形成した剥離用窒化物半導体層の上にデバイス用窒化物半導体層をエピタキシャル成長させることを特徴とする窒化物半導体エピタキシャルウェハの製造方法。
【請求項２】
上記デバイス用窒化物半導体層の厚さを１０μｍ以下とする請求項１に記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項３】
上記剥離用窒化物半導体層の表面から上記中間層を形成すべき深さにイオンを打ち込むことによって上記中間層を形成する請求項１または２に記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項４】
上記イオンとして水素イオン、窒素イオン及び酸素イオンのうち少なくとも１種類を用いる請求項３に記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項５】
上記イオンの打ち込みの加速電圧を１ｋｅＶ以上１ＭｅＶ以下とし、かつ、上記イオンのドーズ量を１×１０15ｃｍ-2以上１×１０19ｃｍ-2以下とする請求項４に記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項６】
上記イオンを打ち込んだ後、熱処理を行って上記剥離用窒化物半導体層のイオン打ち込みによるダメージを回復させると共に、上記剥離用窒化物半導体層の表面近傍に微細なボイド及びボイドの集合体を生じさせることにより上記中間層を形成する請求項３から５のいずれかに記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項７】
上記熱処理をＨ2 若しくはＮＨ3 あるいは両者の混合雰囲気下で行う請求項６に記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項８】
上記中間層から上記サファイア基板までの部分を上記中間層を境に剥離させて除去する請求項１から７のいずれかに記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項９】
上記デバイス用窒化物半導体層の表面に他の基板を貼り付けた後上記中間層から上記サファイア基板までの部分を、上記中間層を境に剥離、除去する請求項８に記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項１０】
上記他の基板としてＳｉ等の半導体若しくはＡｌＮ等の高熱伝導性基板あるいはＣｕ、Ａｌ等の金属を用いる請求項９に記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項１１】
上記サファイア基板を除去したデバイス用窒化物半導体に残った剥離用窒化物半導体層の一部を研磨によって除去する請求項８から１０のいずれかに記載の窒化物半導体エピタキシャルウェハの製造方法。
【請求項１２】
請求項１から１１のいずれかに記載の方法で製造された、Ｉｎx Ａｌy Ｇａ1-x-y Ｎ（ｘ，ｙ≧１、ｘ＋ｙ≦１）の組成を有することを特徴とする窒化物半導体エピタキシャルウェハ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハに関する。
【０００２】
【従来の技術】
近年、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の高出力化、高効率化等を図るため、バンドギャップが大きく（３．４ｅＶ）、直接遷移型であり、しかもバンドギャップを広範囲で制御できることから窒化物半導体が用いられるようになってきた。
【０００３】
【発明が解決しようとする課題】
ところで、ＧａＮあるいはその混晶であるＡｌＧａＮやＩｎＧａＮ等は実用的な同種の基板がないため、サファイアやＳｉＣ等の異種基板上で結晶成長が行われる。これら異種基板は格子定数が成長層と大きく異なるために成長層の結晶欠陥が多い。また、膨張係数も大きく異なるために厚膜成長時や成長後に反りやクラックが発生する。これらの反りやクラックは特に窒化物半導体厚膜を成長させるときに深刻な問題となる。
【０００４】
そこでこのような問題を根本的に解決するためにＧａＮ基板の開発が進められており、高温高圧下でＧａＮ単結晶を合成する高温高圧法（Ｓ．Ｐｏｒｏｗｓｋｉ  ｅｔ  ａｌ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ  １７８（１９９７）ｐ１７４）やサファイア基板上にＨＶＰＥ法で数百μｍ程度の厚膜を成長させた後、サファイア基板を取り除くことによってＧａＮの自立単結晶基板を得る方法（Ｍｉｃｈａｅｌ  Ｋ．Ｋｅｌｌｙ  ｅｔ  ａｌ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８（１９９９）Ｐｔ．２，Ｎｏ．３Ａ，ｐｐ．Ｌ２１７）等の方法が代表的である。
【０００５】
しかし、高温高圧法は超高圧セル中で結晶成長が行われるため、得られるＧａＮ単結晶のサイズをあまり大きくすることができず、現在のところ直径１０ｍｍ程度のものしか得られていない。そのうえ製造コストが非常に高く、実用的ではない。ＨＶＰＥ（ハイドライド気相成長法：Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）でサファイア基板上に直接ＧａＮ厚膜を成長させる方法はより現実的ではあるが、この場合でも結晶欠陥はかなり多く、サファイア基板の実用的な除去方法が無い。しかも、除去後もＧａＮ厚膜には反りが残る等の問題がある。
【０００６】
窒化物半導体のエピタキシャル成長の時サファイア基板の反りは、窒化物半導体のエピタキシャル成長中に、例えばグラファイトのサセプタ等の加熱物体との接触の不均一を生じ、成長層のキャリア濃度や組成等の特性を不均一にする。特にＩｎＧａＮではこの濃度不均一は致命的である。また、成長後のサファイア基板の反りは、フォトリソグラフィにおける微細パターンの露光で大きな問題となる。
【０００７】
また、結晶欠陥は光素子の発光特性や信頼性を悪化させ、電子デバイスのリーク電流や非線形性、信頼性低下等の原因となる。
【０００８】
この対策として、選択成長によるラテラル方向成長を利用したＥＬＯ法（Ｏ．Ｈ．Ｎａｍ  ｅｔ  ａｌ，Ａｐｐｌ．ｐｈｙｓ．Ｌｅｔｔ．７１（１９９７）２４７２）やＦＩＥＬＯ法（Ａ．Ｓａｋａｉ  ｅｔ  ａｌ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１（１９９７）２２５９）等が開発されているが、いまだに結晶欠陥は１０6 〜１０7 ｃｍ-3ほど存在し、反りの問題はまったく改善されていないという問題があった。
【０００９】
一方、反りを軽減する方法に関しては例えば特開平９−２２３８１９号公報に開示されているように、Ｓｉ基板の表面より下に酸素若しくは窒素のイオン打ち込みによって緩和層兼剥離層を形成し、さらに表面を炭化してＳｉＣとしたＳｉ基板上に窒化物半導体を成長させ、その後のエッチングによってＳｉ基板を除去する方法がある。
【００１０】
しかし、この方法では窒化物半導体への応力を軽減するためにＳｉ基板とそのＳｉ基板上に形成するＳｉＣ層、ＡｌＧａＮバッファ層及び窒化物半導体層構造の厚さのバランスを精密に制御しなければならない。特に窒素打ち込みによって形成した窒化物半導体層を歪み緩和層とした場合、Ｓｉ基板をエッチングによって除去するためにＳｉＣ層と歪み緩和層との間にＳｉの層を残さなければならないので、表面炭化の条件が厳しく、かつ歪み緩和層が窒化物半導体成長層から遠くなるので、歪み緩和効果が小さくなってしまう。また、基板表面を完全に覆うほどに表面炭化を行うのは量産を考えた場合困難である。
【００１１】
そこで、本発明の目的は、上記課題を解決し、結晶欠陥が少なく、反りやクラックの少ない窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハを提供することにある。
【００１２】
さらに、本発明の目的は、上記課題を解決し、結晶欠陥や反りやクラックが少なく大面積の窒化物半導体エピタキシャルが得られる窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハを提供することにある。
【００１３】
【課題を解決するための手段】
【００１４】
上記目的を達成するために本発明の窒化物半導体エピタキシャルウェハの製造方法は、サファイア基板の上に剥離用窒化物半導体層を形成し、剥離用窒化物半導体層の表面近傍に機械的強度が該剥離用窒化物半導体層より弱い中間層を形成し、中間層を形成した剥離用窒化物半導体層の上にデバイス用窒化物半導体層をエピタキシャル成長させるものである。
【００１５】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、デバイス用窒化物半導体層の厚さを１０μｍ以下とするのが好ましい。
【００１６】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、剥離用窒化物半導体層の表面から中間層を形成すべき深さにイオンを打ち込むことによって中間層を形成するのが好ましい。
【００１７】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、イオンとして水素イオン、窒素イオン及び酸素イオンのうち少なくとも１種類を用いるのが好ましい。
【００１８】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、イオンの打ち込みの加速電圧を１ｋｅＶ以上１ＭｅＶ以下とし、かつ、イオンのドーズ量を１×１０15ｃｍ-2以上１×１０19ｃｍ-2以下とするのが好ましい。
【００１９】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、イオンを打ち込んだ後、熱処理を行って剥離用窒化物半導体層のイオン打ち込みによるダメージを回復させると共に、剥離用窒化物半導体層の表面近傍に微細なボイド及びボイドの集合体を生じさせることにより中間層を形成してもよい。
【００２０】
【００２１】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、熱処理をＨ2 若しくはＮＨ3 あるいは両者の混合雰囲気下で行うのが好ましい。
【００２２】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、中間層からサファイア基板までの部分を中間層を境に剥離させて除去するのが好ましい。
【００２３】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、デバイス用窒化物半導体層の表面に他の基板を貼り付けた後中間層からサファイア基板までの部分を、中間層を境に剥離、除去してもよい。
【００２４】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、他の基板としてＳｉ等の半導体若しくはＡｌＮ等の高熱伝導性基板あるいはＣｕ、Ａｌ等の金属を用いてもよい。
【００２５】
上記構成に加え本発明の窒化物半導体エピタキシャルウェハの製造方法は、サファイア基板を除去したデバイス用窒化物半導体に残った剥離用窒化物半導体層の一部を研磨によって除去してもよい。
【００２６】
本発明の窒化物半導体エピタキシャルウェハは上記いずれかに記載の方法で製造された、Ｉｎx Ａｌy Ｇａ1-x-y Ｎ（ｘ，ｙ≧１、ｘ＋ｙ≦１）の組成を有するものである。
【００２７】
本発明によれば、サファイア基板上に形成された剥離用窒化物半導体層に水素や窒素、酸素等のイオンを打ち込むことにより得られる中間層は、アモルファス的な構造となるため、歪みを吸収、緩和し、クラックや反り等が低減する。水素が打ち込まれた中間層は窒化物半導体層の成長中に加熱されることによりボイドが生じる。ボイドは歪みの吸収、緩和効果が高く、クラックや反り等が低減し、結晶欠陥を減少させる。基板表面が窒化物半導体であり、ボイドを有する中間層の歪み吸収効果、歪み緩和効果が大きいので、面倒な表面炭化処理や複数の層の膜厚バランスを精密に制御する必要もなく、高品質で大口径の窒化物半導体エピタキシャルウェハが得られる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
本発明の窒化物半導体エピタキシャルウェハの製造方法は、サファイア基板の上に剥離用窒化物半導体層を形成し、剥離用窒化物半導体層の表面近傍に機械的強度が剥離用窒化物半導体層より弱い中間層を形成し、この中間層を形成した剥離用窒化物半導体層の上にデバイス用窒化物半導体層をエピタキシャル成長させるものである。この中間層がデバイス用窒化物半導体結晶とサファイア基板との熱膨張差を緩和するバッファ層として機能するため、従来問題となっていたクラックや反りが解消し、高品質な窒化物半導体エピタキシャルウェハが得られる。さらにこの中間層を境にしてサファイア基板までの部分は容易に剥離、除去することができる。剥離の方法は、デバイス用窒化物半導体層の結晶膜成長過程での加熱による自然剥離、あるいはその後の熱処理による剥離、側面からの窒素ジェットによる剥離、ウォータジェットによる剥離、レーザ照射による剥離等種々の方法が使用できる。
【００３５】
デバイス用窒化物半導体層の膜厚は１０μｍ以下が好ましい。これはサファイア基板の反りを防ぐためであり、これ以上の厚さになると、窒化物半導体とサファイアとの熱膨張差によって基板が反ってしまうためである。
【００３６】
イオン打ち込みの加速電圧は１ｋｅＶ以上１ＭｅＶ以下が好ましい。これは、中間層の形成深さを適切にし、サファイア基板表面の結晶状態を良好に保つためである。１ｋｅＶ以下では中間層の形成される位置が浅すぎて、サファイア基板表面の結晶性に悪影響を与える。これとは逆に１ＭｅＶ以上では打ち込んだイオンが基板表面の結晶に与えるダメージが無視できなくなる。また、中間層の形成される位置が深くなりすぎて中間層による歪み緩衝効果が小さくなったり、サファイア基板剥離後にデバイス用窒化物半導体結晶の裏面に残るサファイア等が厚くなり、除去するための研磨に時間がかかってしまうためである。
【００３７】
ドーズ量は１×１０15ｃｍ-2以上１×１０19ｃｍ-2以下とするのが好ましい。これは、サファイア基板表面の結晶のダメージを無視できる範囲に抑えつつ反りを緩和し、歪み緩衝と基板の剥離に十分なほどのボイドを発生させるためである。ドーズ量が１×１０15ｃｍ-2以下の場合にはボイドの発生密度が小さいため歪み緩衝効果が小さくなり、基板を剥離するのに不十分である。これとは逆にドーズ量が１×１０19ｃｍ-2以上になると打ち込んだイオンがサファイア基板の表面の結晶に与えるダメージが無視できなくなってしまうためである。
【００３８】
【実施例】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
（実施例１）
図１（ａ）〜（ｆ）は本発明の窒化物半導体エピタキシャルウェハの製造方法の他の実施例を示す工程図である。
【００４７】
基板として、サファイア基板（直径約５０ｍｍ、厚さ約０．３３ｍｍ）１０に有機金属気相成長法（ＭＯＶＰＥ法）を用いて剥離用窒化物半導体層１１となるＧａＮ単結晶を２μｍエピタキシャル成長させる。成長炉には横型常圧ＭＯＶＰＥ炉を用い、原料としてアンモニアガスとトリメチルガリウムを用い、キャリアガスとして水素と窒素との混合ガスを用いる。
【００４８】
サファイア基板１０を水素雰囲気中で１１００℃に加熱し、表面の酸化物等をクリーニングした。続いて基板温度を５５０℃に下げてＧａＮを２０ｎｍ成長させ、さらに基板温度を１０５０℃に上げて、ＧａＮを約２μｍ成長させる（図１（ａ））。
【００４９】
成長したＧａＮ単結晶層からなる剥離用窒化物半導体層１１に水素をイオン打ち込みする。その条件はドーズ量を１×１０17ｃｍ-2とし、加速電圧を１００ｋｅＶとし、剥離用窒化物半導体層１１の表面から約０．５μｍの深さに厚さ約０．１μｍ程度の中間層１２を形成する。水素が打ち込まれた剥離用窒化物半導体層１１の表面には単結晶層が維持されており、その剥離用窒化物半導体層１１の表面の下には水素の打ち込み層（中間層）１２が存在する（図１（ｂ））。
【００５０】
水素を打ち込んだＧａＮエピタキシャル成長基板１３をアンモニア雰囲気中、８００℃で３０分間熱処理する。熱処理が終了したＧａＮエピタキシャル成長基板１３と同様の試料の断面を走査型電子顕微鏡で観察したところ、中間層は微細なボイドの多数発生したボイド層になった（図１（ｃ））。
【００５１】
熱処理の済んだＧａＮエピタキシャル成長基板１３ａ上に、ＨＶＰＥ法を用いてデバイス用窒化物半導体層１４となるＧａＮ単結晶を約３００μｍエピタキシャル成長させる。装置は横型常圧ＨＶＰＥ炉を用いた。原料としてアンモニアガス及び金属ＧａとＨＣｌガスを８５０℃で反応させたＧａＣｌを用い、ｎ型の導電型を得るためにＳｉＨ2 Ｃｌ2 を同時に流す。キャリアガスには水素ガスを用いる。成長温度を１０５０℃としたところ、成長速度は８０μｍ／ｈであった（図１（ｄ））。
【００５２】
エピタキシャル成長終了後、成長温度から室温までの冷却過程においてボイドからなる中間層１２を境に中間層１２からサファイア基板１０までの部分が自然に剥離する（図１（ｅ））。
【００５３】
得られたｎ型ＧａＮ単結晶からなるデバイス用窒化物半導体層１４の裏面に残った剥離用窒化物半導体層１１ａを研磨して除去することにより、直径約５０ｍｍ、厚さ約３００μｍのｎ型ＧａＮ自立単結晶基板が得られた。この基板は無色透明のものであり、クラックや反りが全くなかった（図１（ｆ））。
（実施例２）
図２は本発明の窒化物半導体エピタキシャルウェハを用いたレーザダイオードの構造模式図である。
【００５４】
実施例１で得られたｎ型ＧａＮ自立単結晶基板上にＭＯＶＰＥ法によって図２に示すような構造のＬＤ素子を形成する場合について説明する。
【００５５】
このＬＤ構造は、ｎ型ＧａＮ自立単結晶基板２１側から順にＳｉドープＧａＮバッファ層（厚さ約２μｍ、ｎ＝５×１０17ｃｍ-3）２２、ＳｉドープＡｌ0.07Ｇａ0.93Ｎクラッド層（厚さ約１．０μｍ、ｎ＝５×１０17ｃｍ-3）２３、ＳｉドープＧａＮ  ＳＣＨ層（厚さ約０．１μｍ、ｎ＝１×１０17ｃｍ-3）２４、アンドープＩｎ0.2 Ｇａ0.8 Ｎ／Ｉｎ0.05Ｇａ0.95Ｎ多重量子井戸層（３ｎｍ／５ｎｍ×３）２５、ＭｇドープＡｌ0.2Ｇａ0.8 Ｎオーバーフロー防止層（厚さ約２０ｎｍ、ｐ＝２×１０19ｃｍ-3）２６、ＭｇドープＧａＮ光閉込層（厚さ約０．１μｍ、ｐ＝２×１０19ｃｍ-3）２７、ＭｇドープＡｌ0.07Ｇａ0.93Ｎクラッド層（厚さ約０．５μｍ、ｐ＝２×１０19ｃｍ-3）２８、ＭｇドープＧａＮコンタクト層（厚さ約５０ｎｍ、ｐ＝２×１０19ｃｍ-3）２９を形成したものである。
【００５６】
ｐ側にドライエッチングにより幅約４μｍ、深さ約０．４μｍのリッジ構造を作製し、電流狭窄を行った。リッジの上部にＮｉ／Ａｕ電極３０を形成し、ｐ型オーミック電極とした。裏面の自立ＧａＮ基板側にはＴｉ／Ａｌ電極２０を全面に形成し、ｎ型オーミック電極とした。両端面にＴｉＯ2 ／ＳｉＯ2 からなる高反射コーティング膜を形成した。素子の長さは約５００μｍとすることによりＬＤ素子が得られた。
【００５７】
このようなＬＤ素子に通電すると、閾値電流密度が約４．５ｋＡ／ｃｍ2 で、閾値電圧が約５．５Ｖで、室温で連続発振した。また結晶欠陥が低減されているため、ＬＤ素子の寿命は気温２５℃で、３０ｍＷ駆動時において５０００時間と良好な特性を有していた。
【００５８】
さらに本発明による自立基板は、反りが無いうえにサファイア基板上にＬＤ構造を形成した場合に比べて劈開が容易なため、プロセス時の歩留まりが大幅に改善され、９０％以上の素子で良好な特性が得られた。
（実施例３）
次に本発明の窒化物半導体エピタキシャルウェハを用いた発光ダイオードについて説明する。図４は本発明の窒化物半導体エピタキシャルウェハを用いた発光ダイオードの構造模式図である。この発光ダイオードは、実施例１における図１（ａ）から図１（ｃ）までの工程で得られたＧａＮエピタキシャル成長基板上にＬＥＤ構造を形成し、そのＬＥＤ構造の上にＮｉ／Ａｕ層を真空蒸着し、そのＮｉ／Ａｕ層の上にＡｌ基板を電気炉中の窒素雰囲気下で６６０℃で融着しその後にサファイア基板を中間層から剥離、除去し、その剥離、除去したサファイア基板のあった面にＴｉ／Ａｌ電極を形成することによって製造した。
【００５９】
こうして得られた発光ダイオードの構造は、Ａｌ基板４０側から順に、Ｎｉ／Ａｕ層４１、ＭｇドープＧａＮ層（厚さ５０ｎｍ、ｐ＝２×１０19ｃｍ-3）４２、ＭｇドープＡｌ0.2 Ｇａ0.8 Ｎ層（厚さ０．５μｍ、ｐ＝２×１０19ｃｍ-3）４３、アンドープ量子井戸層（Ｉｎ0.2Ｇａ0.8Ｎ）４４、ＳｉドープＧａＮクラッド層（厚さ３μｍ、ｎ＝５×１０17ｃｍ-3）４５及びｎ型電極（Ｔｉ／Ａｌ電極）４６である。
【００６０】
このＬＥＤ素子に通電したところ、発光波長は４５０ｎｍで、発光出力は２０ｍＡ通電時で約７ｍＷであった。中間層を形成しないサファイア基板上に成長した発光ダイオードと違って結晶欠陥が少なく、放熱特性も良いために素子の信頼性も高く、樹脂モールドした状態で４０℃、湿度１００％とした環境下で、２０ｍＡで１０００時間の連続通電試験を行ったところ、１０００時間通電後においても発光出力は初期状態とほぼ変わらなかった。
【００６１】
上述した実施例では、基板としてサファイア基板若しくは表面に窒化物半導体を形成したサファイア基板を用い、打ち込むイオンとして水素を用いた場合について説明したが、サファイア基板以外の基板や水素イオン以外のイオンを用いてもよい。
【００６２】
窒化物半導体のエピタキシャル成長法としては、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法等とすでに公知の様々な方法があり、利用することができる。また、窒化ガリウムや窒化アルミニウム等の低温バッファ層を用いる２段階成長方法、直接高温で成長する方法、成長の途中で微細加工と再成長を用いてラテラル成長による転位低減を図るＥＬＯ法、ＦＩＥＬＯ法等公知の種々の方法を用いることができる。
【００６３】
中間層をボイド層とするのは他の窒化物半導体層の成長前の昇温中、冷却中、成長後のいずれか、あるいは全ての過程あるいは幾つかの複数の過程で行うことができる。またはイオン打ち込み後、他の窒化物半導体層の成長開始前に熱処理を行ってもよい。
【００６４】
中間層を境にサファイア基板を剥離する方法は、成長後の熱処理による剥離、側面からの窒素ジェットによる剥離、ウォータジェットによる剥離、レーザ照射による剥離等の種々の方法でも実施できる。
【００６５】
また、実施例３ではＡｌ基板を貼り付けた上で剥離を行ったが、その他、例えばＳｉ基板、ガラス基板、Ｃｕ等金属基板、ＡｌＮ等の熱伝導性の良い薄膜を積層した金属基板等、その後の素子作製プロセスに適した基板を用いることができる。
【００６６】
ここで、従来、窒化物半導体のエピタキシャル成長は、熱膨張係数が大きく異なるサファイア等の基板上で行われていたので、結晶欠陥が多かったり、厚膜を成長すると反りやクラックが発生するという問題があった。この問題を根本的に解決するために窒化物半導体基板の開発も行われてきたが、窒化物半導体基板の作製は超高圧下で行われていたのでコストが非常に高く、１０ｍｍ程度のものしか得られなかった。また、ＨＶＰＥ法で数百μｍ程度のＧａＮ厚膜をサファイア基板上に成長させた後でサファイア基板を取り除くことによってＧａＮの自立基板を得る方法より現実的であるが、サファイア基板と窒化物半導体との熱膨張率の差に起因する反りやクラックが発生するうえ結晶欠陥がかなり多い、サファイア基板の実用的な除去方法が無い、除去後も反りが残る等の問題があった。
【００６７】
しかしながら、本発明によれば、水素打ち込み及び熱処理によって基板中に形成された中間層が熱膨張率の差を緩和するバッファ層として機能するので、従来問題となっていた結晶欠陥が著しく減少し、反りやクラックが解消された高品質な窒化物半導体エピタキシャルウェハを容易に得ることができる。また、窒化物半導体層を、この中間層を境にして基板から剥離して窒化物半導体の大面積でフラットな自立エピタキシャルウェハを容易に得ることができる。
【００６８】
【発明の効果】
以上、要するに本発明によれば、次のような優れた効果を発揮する。
【００６９】
結晶欠陥が少なく、反りやクラックのない窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハの提供を実現することができる。
【図面の簡単な説明】
【図１】  （ａ）〜（ｆ）は本発明の窒化物半導体エピタキシャルウェハの製造方法の他の実施例を示す工程図である。
【図２】  本発明の窒化物半導体エピタキシャルウェハを用いたレーザダイオードの構造模式図である。
【図３】  本発明の窒化物半導体エピタキシャルウェハを用いた発光ダイオードの構造模式図である。
【符号の説明】
１１、１１ａ、１１ｂ  剥離用窒化物半導体層
１２  中間層
１４  デバイス用窒化物半導体層
【図１】
0003729065.tif 000002
【図２】
0003729065.tif 000003
【図３】
0003729065.tif 000004