(57)【特許請求の範囲】
【請求項１】
入力信号からノイズを除去し、電圧レベルを安定化させた出力信号を出力するノイズ信号安定化回路において、
前記入力信号が入力される入力端子と、
第１〜第５の抵抗と、
ベース端子が前記入力端子に接続され、エミッタ端子が電源電圧に接続されたＰＮＰトランジスタと、
ベース端子が前記第２の抵抗を介して前記ＰＮＰトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が前記第３の抵抗を介してグランドに接続された第１のＮＰＮトランジスタと、
コレクタ端子が前記第１のＮＰＮトランジスタのベース端子に接続され、エミッタ端子がグランドに接続された第２のＮＰＮトランジスタと、
カソード端子が前記第１の抵抗を介して前記ＰＮＰトランジスタのコレクタ端子に接続され、アノード端子が前記第２のＮＰＮトランジスタのベース端子に接続されたツェナーダイオードと、
アノード端子が前記ツェナーダイオードのカソード端子に接続されたダイオードと、
一端が前記ツェナーダイオードのカソード端子に接続され、他端がグランドに接続されたコンデンサと、
プラス入力端子が前記第４の抵抗を介して前記電源電圧に接続されるとともに前記第５の抵抗を介してグランドに接続され、マイナス入力端子が前記ダイオードのカソード端子と前記第１のＮＰＮトランジスタのエミッタ端子に接続されたコンパレータと、
前記コンパレータから出力された信号を前記出力信号として出力する出力端子とを有することを特徴とするノイズ信号安定化回路。
【請求項２】
前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＮしている区間では、前記電源電圧から前記第１のＮＰＮトランジスタのコレクタ・エミッタ間電圧を差し引いた電圧レベルを、前記電源電圧を前記第４の抵抗および前記第５の抵抗で抵抗分割した基準電圧の電圧レベルよりも高くなるように設定する、請求項１に記載のノイズ信号安定化回路。
【請求項３】
前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＦＦしている区間では、前記ツェナーダイオードのツェナー電圧と前記第２のＮＰＮトランジスタのベース・エミッタ間電圧との和の電圧レベルを、前記基準電圧の電圧レベルよりも高くなるように設定する、請求項２に記載のノイズ信号安定化回路。
【請求項４】
前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、該入力信号にノイズが発生し該入力信号がＨＩＧＨレベルになっている区間では、前記コンデンサの充電電圧の電圧レベルを常に前記基準電圧の電圧レベルよりも高くなるように設定する、請求項３に記載のノイズ信号安定化回路。
【請求項５】
入力信号からノイズを除去し、電圧レベルを安定化させた出力信号を出力するノイズ信号安定化回路において、
前記入力信号が入力される入力端子と、
第１〜第６の抵抗と、
ベース端子が前記入力端子に接続され、エミッタ端子が電源電圧に接続されたＰＮＰトランジスタと、
ベース端子が前記第２の抵抗を介して前記ＰＮＰトランジスタのコレクタ端子に接続され、コレクタ端子が前記第６の抵抗を介して前記電源電圧に接続され、エミッタ端子が前記第３の抵抗を介してグランドに接続された第１のＮＰＮトランジスタと、
コレクタ端子が前記第１のＮＰＮトランジスタＱ２のベース端子に接続され、エミッタ端子がグランドに接続された第２のＮＰＮトランジスタＱ３と、
カソード端子が前記第１の抵抗を介して前記ＰＮＰトランジスタのコレクタ端子に接続され、アノード端子が前記第２のＮＰＮトランジスタのベース端子に接続されたツェナーダイオードと、
一端が前記ツェナーダイオードのカソード端子に接続され、他端がグランドに接続されたコンデンサと、
プラス入力端子が前記第４の抵抗を介して前記電源電圧に接続されるとともに前記第５の抵抗を介してグランドに接続され、マイナス入力端子が前記ツェナーダイオードのカソード端子と前記第１のＮＰＮトランジスタのエミッタ端子に接続されたコンパレータと、
前記コンパレータから出力された信号を前記出力信号として出力する出力端子とを有することを特徴とするノイズ信号安定化回路。
【請求項６】
前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＮしている区間では、前記電源電圧から前記第１のＮＰＮトランジスタのコレクタ・エミッタ間電圧を差し引いた電圧を前記第３の抵抗および前記第６の抵抗で抵抗分割した電圧レベルを、前記ツェナーダイオードのツェナー電圧と前記第２のＮＰＮトランジスタのベース・エミッタ間電圧との和の電圧レベルよりも低くなるように設定する、請求項５に記載のノイズ信号安定化回路。
【請求項７】
前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＮしている区間では、前記電源電圧から前記第１のＮＰＮトランジスタのコレクタ・エミッタ間電圧を差し引いた電圧を前記第３の抵抗および前記第６の抵抗で抵抗分割した電圧レベルを、前記電源電圧を前記第４の抵抗および前記第５の抵抗で抵抗分割した基準電圧の電圧レベルよりも高くなるように設定する、請求項６に記載のノイズ信号安定化回路。
【請求項８】
前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＦＦしている区間では、前記ツェナーダイオードのツェナー電圧と前記第２のＮＰＮトランジスタのベース・エミッタ間電圧との和の電圧レベルを、前記基準電圧の電圧レベルよりも高くなるように設定する、請求項７に記載のノイズ信号安定化回路。
【請求項９】
前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、該入力信号にノイズが発生し該入力信号がＨＩＧＨレベルになっている区間では、前記コンデンサの充電電圧の電圧レベルを常に前記基準電圧の電圧レベルよりも高くなるように設定する、請求項８に記載のノイズ信号安定化回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ノイズを含む信号からノイズを除去し、信号の電圧レベルを安定化させるノイズ信号安定化回路に関する。
【０００２】
【従来の技術】
近年、基板への高密度実装、多層基板の使用、およびクロックの高周波化に伴い、クロックの影響等によるノイズを含んだ信号から該ノイズを除去するノイズ防止策が重要となっている。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、ノイズを含む信号からノイズを除去し、信号の電圧レベルを安定化させるノイズ信号安定化回路を提供することにある。
【０００４】
【課題を解決するための手段】
上記目的を達成するために本発明のノイズ信号安定化回路は、入力信号からノイズを除去し、電圧レベルを安定化させた出力信号を出力するノイズ信号安定化回路において、前記入力信号が入力される入力端子と、第１〜第５の抵抗と、ベース端子が前記入力端子に接続され、エミッタ端子が電源電圧に接続されたＰＮＰトランジスタと、ベース端子が前記第２の抵抗を介して前記ＰＮＰトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が前記第３の抵抗を介してグランドに接続された第１のＮＰＮトランジスタと、コレクタ端子が前記第１のＮＰＮトランジスタのベース端子に接続され、エミッタ端子がグランドに接続された第２のＮＰＮトランジスタと、カソード端子が前記第１の抵抗を介して前記ＰＮＰトランジスタのコレクタ端子に接続され、アノード端子が前記第２のＮＰＮトランジスタのベース端子に接続されたツェナーダイオードと、アノード端子が前記ツェナーダイオードのカソード端子に接続されたダイオードと、一端が前記ツェナーダイオードのカソード端子に接続され、他端がグランドに接続されたコンデンサと、プラス入力端子が前記第４の抵抗を介して前記電源電圧に接続されるとともに前記第５の抵抗を介してグランドに接続され、マイナス入力端子が前記ダイオードのカソード端子と前記第１のＮＰＮトランジスタのエミッタ端子に接続されたコンパレータと、前記コンパレータから出力された信号を前記出力信号として出力する出力端子とを有することを特徴とするものである。
【０００５】
この構成では、入力端子に入力された入力信号が、コンデンサへの充放電を繰り返す。そして、コンパレータにおいて、コンデンサの充電電圧（コンパレータのマイナス入力端子の入力電圧）の電圧レベルと、電源電圧を第４の抵抗および第５の抵抗で抵抗分割した基準電圧（コンパレータのプラス入力端子の入力電圧）の電圧レベルとが比較され、該比較結果に応じた信号が出力端子を介して出力される。例えば、入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、コンデンサの充電電圧の電圧レベルが、基準電圧の電圧レベルよりも大きければ、ＬＯＷレベルの出力信号が出力される。
【０００６】
そのため、コンデンサの充電電圧と基準電圧とを調整することによって、入力信号からノイズを除去し、電圧レベルを安定化させた出力信号を出力することができる。
【０００７】
また、前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＮしている区間では、前記電源電圧から前記第１のＮＰＮトランジスタのコレクタ・エミッタ間電圧を差し引いた電圧レベルを、前記電源電圧を前記第４の抵抗および前記第５の抵抗で抵抗分割した基準電圧の電圧レベルよりも高くなるように設定することを特徴としている。
【０００８】
この構成では、入力端子にＬＯＷでアクティブとなる入力信号が入力された場合に、コンデンサの充電電圧の電圧レベルが基準電圧の電圧レベルに達するまでの間、出力端子の出力信号をＬＯＷレベルとすることができ、それにより、コンデンサの充電時間による出力信号のセットアップ時間の遅れを解消することができる。
【０００９】
また、前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＦＦしている区間では、前記ツェナーダイオードのツェナー電圧と前記第２のＮＰＮトランジスタのベース・エミッタ間電圧との和の電圧レベルを、前記基準電圧の電圧レベルよりも高くなるように設定することを特徴としている。
【００１０】
この構成では、入力端子にＬＯＷでアクティブとなる入力信号が入力された場合に、第１のＮＰＮトランジスタがＯＦＦしたとしても、コンデンサの充電電圧の電圧レベルが基準電圧の電圧レベルに達しているため、出力端子の出力信号をＬＯＷレベルに保持することができる。
【００１１】
また、前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、該入力信号にノイズが発生し該入力信号がＨＩＧＨレベルになっている区間では、前記コンデンサの充電電圧の電圧レベルを常に前記基準電圧の電圧レベルよりも高くなるように設定することを特徴としている。
【００１２】
この構成では、入力端子にＬＯＷでアクティブとなる入力信号が入力された場合に、入力信号にノイズが発生し該入力信号がＨＩＧＨレベルになったとしても、コンデンサの充電電圧の電圧レベルが基準電圧の電圧レベルを下回ることがないため、出力端子の出力信号をＬＯＷレベルに保持することができる。
【００１３】
本発明の他の態様によるノイズ信号安定化回路は、入力信号からノイズを除去し、電圧レベルを安定化させた出力信号を出力するノイズ信号安定化回路において、前記入力信号が入力される入力端子と、第１〜第６の抵抗と、ベース端子が前記入力端子に接続され、エミッタ端子が電源電圧に接続されたＰＮＰトランジスタと、ベース端子が前記第２の抵抗を介して前記ＰＮＰトランジスタのコレクタ端子に接続され、コレクタ端子が前記第６の抵抗を介して前記電源電圧に接続され、エミッタ端子が前記第３の抵抗を介してグランドに接続された第１のＮＰＮトランジスタと、コレクタ端子が前記第１のＮＰＮトランジスタＱ２のベース端子に接続され、エミッタ端子がグランドに接続された第２のＮＰＮトランジスタＱ３と、カソード端子が前記第１の抵抗を介して前記ＰＮＰトランジスタのコレクタ端子に接続され、アノード端子が前記第２のＮＰＮトランジスタのベース端子に接続されたツェナーダイオードと、一端が前記ツェナーダイオードのカソード端子に接続され、他端がグランドに接続されたコンデンサと、プラス入力端子が前記第４の抵抗を介して前記電源電圧に接続されるとともに前記第５の抵抗を介してグランドに接続され、マイナス入力端子が前記ツェナーダイオードのカソード端子と前記第１のＮＰＮトランジスタのエミッタ端子に接続されたコンパレータと、前記コンパレータから出力された信号を前記出力信号として出力する出力端子とを有することを特徴とするものである。
【００１４】
この構成では、入力端子に入力された入力信号が、コンデンサへの充放電を繰り返す。そして、コンパレータにおいて、コンデンサの充電電圧（コンパレータのマイナス入力端子の入力電圧）の電圧レベルと、電源電圧を第４の抵抗および第５の抵抗で抵抗分割した基準電圧（コンパレータのプラス入力端子の入力電圧）の電圧レベルとが比較され、該比較結果に応じた信号が出力端子を介して出力される。
【００１５】
そのため、コンデンサの充電電圧と基準電圧とを調整することによって、入力信号からノイズを除去し、電圧レベルを安定化させた出力信号を出力することができる。
【００１６】
また、前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＮしている区間では、前記電源電圧から前記第１のＮＰＮトランジスタのコレクタ・エミッタ間電圧を差し引いた電圧を前記第３の抵抗および前記第６の抵抗で抵抗分割した電圧レベルを、前記ツェナーダイオードのツェナー電圧と前記第２のＮＰＮトランジスタのベース・エミッタ間電圧との和の電圧レベルよりも低くなるように設定することを特徴としている。
【００１７】
この構成では、第１のＮＰＮトランジスタがＯＮしたとしても、第２のＮＰＮトランジスタにベース電流が流れ込み、第２のＮＰＮトランジスタがＯＮすることを防止することができる。
【００１８】
また、前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＮしている区間では、前記電源電圧から前記第１のＮＰＮトランジスタのコレクタ・エミッタ間電圧を差し引いた電圧を前記第３の抵抗および前記第６の抵抗で抵抗分割した電圧レベルを、前記電源電圧を前記第４の抵抗および前記第５の抵抗で抵抗分割した基準電圧の電圧レベルよりも高くなるように設定することを特徴としている。
【００１９】
この構成では、入力端子にＬＯＷでアクティブとなる入力信号が入力された場合に、コンデンサの充電電圧の電圧レベルが基準電圧の電圧レベルに達するまでの間、出力端子の出力信号をＬＯＷレベルとすることができ、それにより、コンデンサの充電時間による出力信号のセットアップ時間の遅れを解消することができる。
【００２０】
また、前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、前記第１のＮＰＮトランジスタがＯＦＦしている区間では、前記ツェナーダイオードのツェナー電圧と前記第２のＮＰＮトランジスタのベース・エミッタ間電圧との和の電圧レベルを、前記基準電圧の電圧レベルよりも高くなるように設定することを特徴としている。
【００２１】
この構成では、入力端子にＬＯＷでアクティブとなる入力信号が入力された場合に、第１のＮＰＮトランジスタがＯＦＦしたとしても、コンデンサの充電電圧の電圧レベルが基準電圧の電圧レベルに達しているため、出力端子の出力信号をＬＯＷレベルに保持することができる。
【００２２】
また、前記入力端子にＬＯＷでアクティブとなる入力信号が入力された場合、該入力信号にノイズが発生し該入力信号がＨＩＧＨレベルになっている区間では、前記コンデンサの充電電圧の電圧レベルを常に前記基準電圧の電圧レベルよりも高くなるように設定することを特徴としている。
【００２３】
この構成では、入力端子にＬＯＷでアクティブとなる入力信号が入力された場合に、入力信号にノイズが発生し該入力信号がＨＩＧＨレベルになったとしても、コンデンサの充電電圧の電圧レベルが基準電圧の電圧レベルを下回ることがないため、出力端子の出力信号をＬＯＷレベルに保持することができる。
【００２４】
【発明の実施の形態】
以下に、本発明の実施形態について図面を参照して説明する。
【００２５】
（第１の実施形態）
図１は、本発明の第１の実施形態によるノイズ信号安定化回路の回路図である。
【００２６】
図１を参照すると、本発明の第１の実施形態によるノイズ信号安定化回路は、入力端子５０と、ＰＮＰトランジスタＱ１と、ＮＰＮトランジスタＱ２，Ｑ３と、抵抗Ｒ１〜Ｒ５と、ツェナーダイオードＺＤ１と、ダイオードＤ１と、コンデンサＣ１と、コンパレータＩＣ１と、出力端子５１とを有している。
【００２７】
ＰＮＰトランジスタＱ１は、ベース端子が入力端子５０に接続され、エミッタ端子が電源電圧（以下、ＶＣＣと呼ぶ）に接続され、コレクタ端子が抵抗Ｒ１を介してツェナーダイオードＺＤ１のカソード端子に接続される。
【００２８】
ＮＰＮトランジスタＱ２は、ベース端子が抵抗Ｒ２を介してＰＮＰトランジスタＱ１のコレクタ端子に接続され、コレクタ端子がＶＣＣに接続され、エミッタ端子が抵抗Ｒ３を介してグランド（以下、ＧＮＤと呼ぶ）に接続される。
【００２９】
ＮＰＮトランジスタＱ３は、コレクタ端子がＮＰＮトランジスタＱ２のベース端子に接続され、エミッタ端子がＧＮＤに接続され、ベース端子がツェナーダイオードＺＤ１のアノード端子に接続される。
【００３０】
ツェナーダイオードＺＤ１は、カソード端子が抵抗Ｒ１を介してＰＮＰトランジスタＱ１のコレクタ端子に接続され、アノード端子がＮＰＮトランジスタＱ３のベース端子に接続される。
【００３１】
ダイオードＤ１は、アノード端子がツェナーダイオードＺＤ１のカソード端子に接続され、カソード端子がコンパレータＩＣ１のマイナス入力端子に接続される。
【００３２】
コンデンサＣ１は、一端がツェナーダイオードＺＤ１のカソード端子に接続され、他端がＧＮＤに接続される。
【００３３】
コンパレータＩＣ１は、プラス入力端子が抵抗Ｒ４を介してＶＣＣに接続されるとともに抵抗Ｒ５を介してＧＮＤに接続され、マイナス入力端子がダイオードＤ１のカソード端子とＮＰＮトランジスタＱ２のエミッタ端子に接続され、出力端子が出力端子５１に接続される。なお、コンパレータＩＣ１の電源電圧端子にはＶＣＣとＧＮＤが接続される。
【００３４】
図１に示したノイズ信号安定化回路においては、入力端子５０に入力されたノイズを含んだ信号が、コンデンサＣ１への充放電を繰り返す。そして、コンパレータＩＣ１において、コンデンサＣ１の充電電圧（以下、ＶＣ１と呼ぶ）の電圧レベルと、ＶＣＣを抵抗Ｒ４および抵抗Ｒ５で抵抗分割したコンパレータＩＣ１のプラス入力端子の基準電圧（以下、ＶＲと呼ぶ）の電圧レベルとが比較され、該比較結果に応じた信号が出力端子５１を介して出力される。
【００３５】
以下に、図１に示したノイズ信号安定化回路の動作について、図２および図３のタイミングチャートを参照して詳細に説明する。
【００３６】
図２に示した例では、まず、時刻ｔ１において、入力端子５０にＬＯＷでアクティブとなる入力信号が入力されると、ＰＮＰトランジスタＱ１にベース電流が流れてＰＮＰトランジスタＱ１がＯＮする。ＰＮＰトランジスタＱ１がＯＮすると、ＮＰＮトランジスタＱ２にベース電流が流れてＮＰＮトランジスタＱ２がＯＮする。なお、ダイオードＤ１は、ＮＰＮトランジスタＱ２がＯＮしたときに、ＮＰＮトランジスタＱ３にベース電流が流れてＮＰＮトランジスタＱ３がＯＮしないようにするために設けられたものである。
【００３７】
このとき、コンパレータＩＣ１のマイナス入力端子の電圧レベルを、コンパレータＩＣ１のプラス入力端子の基準電圧ＶＲの電圧レベルよりも高く設定することによって、出力端子５１はＬＯＷレベルの信号を出力する。具体的には、ＶＣＣからＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧を差し引いた電圧レベルをＶＲの電圧レベルよりも高く設定する。
【００３８】
また、時刻ｔ１において、ＰＮＰトランジスタＱ１がＯＮすると、抵抗Ｒ１を介してコンデンサＣ１が充電される。
【００３９】
次に、時刻ｔ２において、コンデンサＣ１の充電電圧ＶＣ１が、ツェナーダイオードＺＤ１のツェナー電圧（以下、ＶＺ１と呼ぶ）とＮＰＮトランジスタＱ３のベース・エミッタ間電圧（以下、ＶＢＥ３と呼ぶ）との和よりも高くなると（ＶＣ１＞ＶＺ１＋ＶＢＥ３）、ＮＰＮトランジスタＱ３にベース電流が流れてＮＰＮトランジスタＱ３がＯＮする。ＮＰＮトランジスタＱ３がＯＮすると、ＮＰＮトランジスタＱ２にはベース電流が流れなくなり、ＮＰＮトランジスタＱ２はＯＦＦする。
【００４０】
このとき、ＶＺ１＋ＶＢＥ３をＶＲよりも高く設定することによって、ＮＰＮトランジスタＱ２がＯＦＦする前に、ＶＣ１がＶＲに達するため、出力端子５１の出力信号をＬＯＷレベルに保持することができる。
【００４１】
このように、ＮＰＮトランジスタＱ２は、コンデンサＣ１が充電を開始してから、ＶＣ１がＶＲまで達するまでの間、出力端子５１にＬＯＷレベルの出力信号を出力させるために設けられたものである。これにより、出力信号のセットアップ時間の遅れを解消することができる。
【００４２】
ここで、時刻ｔ３，ｔ５において、入力端子５０に入力された入力信号にクロック（ＣＬＫ）のエッジの影響等でノイズが発生し、該入力信号がＨＩＧＨレベルになると、ＰＮＰトランジスタＱ１がＯＦＦし、コンデンサＣ１が放電する。
【００４３】
このとき、ノイズの時間幅（時刻ｔ３〜ｔ４の区間、時刻ｔ５〜ｔ６の区間）内で、ＶＣ１がＶＲ以下とならないようなコンデンサＣ１（ＶＣ１＞ＶＲ）を選択することによって、出力端子５１の出力信号をＬＯＷレベルに保持することができる。
【００４４】
その後、時刻ｔ７において、入力端子５０に入力された入力信号がＨＩＧＨレベルとなると、ＰＮＰトランジスタＱ１がＯＦＦしてコンデンサＣ１が放電し、時刻ｔ８において、ＶＣ１がＶＲよりも低くなると、出力端子５１はＨＩＧＨレベルの信号を出力する。
【００４５】
なお、上述したノイズの時間幅は、次のようにして任意に設定することができる。まず、ノイズの時間幅内に、ＶＣ１が常にＶＲ以上となるようなコンデンサＣ１および抵抗Ｒ３を選択し、選択したコンデンサＣ１および抵抗Ｒ３から時定数（時定数τ＝Ｃ１×Ｒ３）を求める。さらに、時定数τと、ＶＣＣを抵抗Ｒ４および抵抗Ｒ５で抵抗分割した基準電圧ＶＲ（ＶＲ＝（Ｒ５／Ｒ４＋Ｒ５）ＶＣＣ）とを調整することによって、コンデンサＣ１の放電時間Ｔ＝τｌｎ（ＶＣ１／ＶＲ）を求め、この放電時間をノイズ幅として設定すれば良い。
【００４６】
一方、図３に示した例でも、図２と同様に、時刻ｔ１において、ＮＰＮトランジスタＱ２がＯＮしたときに、コンパレータＩＣ１のマイナス入力端子の電圧レベルを、ＶＲの電圧レベルよりも高く設定することによって、出力端子５１はＬＯＷレベルの信号を出力することができる。
【００４７】
また、時刻ｔ２において、ＮＰＮトランジスタＱ２がＯＦＦしたときに、ＶＺ１＋ＶＢＥ３をＶＲよりも高く設定することによって、出力端子５１の出力信号をＬＯＷレベルに保持することができる。
【００４８】
また、時刻ｔ３において、入力端子５０に入力された入力信号にノイズが発生したときに、ノイズの時間幅（時刻ｔ３〜ｔ４の区間）内で、ＶＣ１が常にＶＲ以下とならないようなコンデンサＣ１を選択することによって、出力端子５１の出力信号をＬＯＷレベルに保持することができる。
【００４９】
（第２の実施形態）
図４は、本発明の第２の実施形態によるノイズ信号安定化回路の回路図である。
【００５０】
図４に示すように本発明の第２の実施形態によるノイズ信号安定化回路は、ダイオードＤ１の代わりに、ＮＰＮトランジスタＱ２のコレクタ端子とＶＣＣとの間に抵抗Ｒ６を設けた点が、図１の第１の実施形態とは異なる。
【００５１】
図１の第１の実施形態は、ＮＰＮトランジスタＱ２がＯＮしたときに、ダイオードＤ１によって、ＮＰＮトランジスタＱ３にベース電流が流れ込むことを防いでいる。
【００５２】
これに対して、図４の本実施形態は、ＮＰＮトランジスタＱ２がＯＮしたときに、ＶＣＣからＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧を差し引いた電圧を抵抗Ｒ６および抵抗Ｒ３で抵抗分割した電圧（以下、ＶＲ２と呼ぶ）を、ツェナーダイオードＺＤ１のツェナー電圧ＶＺ１とＮＰＮトランジスタＱ３のベース・エミッタ間電圧ＶＢＥ３との和よりも低い電圧に設定することによって（ＶＺ１＋ＶＢＥ３＞ＶＲ２）、ＮＰＮトランジスタＱ３にベース電流が流れ込むことを防いでいる。なお、ＮＰＮトランジスタＱ２がＯＮしたときには、ＶＲ２の電圧レベルをコンパレータＩＣ１の基準電圧ＶＲの電圧レベルよりも高く設定することによって（ＶＺ１＋ＶＢＥ３＞ＶＲ２＞ＶＲ）、出力端子５１はＬＯＷレベルの出力信号を出力することができる。
【００５３】
【発明の効果】
以上説明したように本発明によれば、コンデンサの充電電圧と電源電圧を第４の抵抗および第５の抵抗で抵抗分割した基準電圧とを調整することによって、クロックの影響等によるノイズを含んだ信号からノイズを除去し、信号の電圧レベルを安定化させることができるという効果がある。
【００５４】
また、第１のＮＰＮトランジスタにより、コンデンサの充電時間による出力信号のセットアップ時間の遅れを解消することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるノイズ信号安定化回路の回路図である。
【図２】図１に示したノイズ信号安定化回路の動作を説明するタイミングチャートである。
【図３】図１に示したノイズ信号安定化回路の動作を説明するタイミングチャートである。
【図４】本発明の第２の実施形態によるノイズ信号安定化回路の回路図である。
【符号の説明】
５０    入力端子
５１    出力端子
Ｑ１    ＰＮＰトランジスタ
Ｑ２，Ｑ３    ＮＰＮトランジスタ
Ｒ１〜Ｒ６    抵抗
ＺＤ１    ツェナーダイオード
Ｄ１    ダイオードＤ１
Ｃ１    コンデンサ
ＩＣ１    コンパレータ
【図１】
0003685258.tif 000002
【図２】
0003685258.tif 000003
【図３】
0003685258.tif 000004
【図４】
0003685258.tif 000005