(57)【特許請求の範囲】
【請求項１】
入力信号を増幅する増幅素子と、上記増幅素子の出力側に設けられ、第１の直列抵抗、第２の直列抵抗、および並列抵抗からなる安定化回路としてのＴ型回路とを備え、上記第１の直列抵抗、上記第２の直列抵抗、および上記並列抵抗のそれぞれの抵抗値を、上記増幅素子から出力側を見た出力負荷インピーダンスが、その増幅素子の出力インピーダンスの複素共役インピーダンス付近か、または、少し低めの値となるように設定することを特徴とする高周波増幅器。
【請求項２】
入力信号を増幅する増幅素子と、上記増幅素子の出力側に設けられ、直列抵抗、第１の並列抵抗、および第２の並列抵抗からなる安定化回路としてのπ型回路とを備え、上記直列抵抗、上記第１の並列抵抗、および上記第２の並列抵抗のそれぞれの抵抗値を、上記増幅素子から出力側を見た出力負荷インピーダンスが、その増幅素子の出力インピーダンスの複素共役インピーダンス付近か、または、少し低めの値となるように設定することを特徴とする高周波増幅器。
【請求項３】
入力信号を増幅する増幅素子と、上記増幅素子の出力側に設けられ、直列抵抗および並列抵抗からなる安定化回路としてのはしご型回路とを備え、上記直列抵抗および上記並列抵抗のそれぞれの抵抗値を、上記増幅素子から出力側を見た出力負荷インピーダンスが、その増幅素子の出力インピーダンスよりも低くなるように設定することを特徴とする高周波増幅器。
【請求項４】
増幅素子と安定化回路との間に、直列インダクタおよび並列容量を挿入したことを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波増幅器。
【請求項５】
少なくとも初段を含む増幅段の増幅器として、請求項１から請求項４のうちのいずれか１項記載の高周波増幅器を用いたことを特徴とする高周波多段増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、衛星通信、地上マイクロ波通信、または移動体通信等に使用される高周波増幅器および高周波多段増幅器に関するものである。
【０００２】
【従来の技術】
図１６は例えば１９９９年  電子情報通信学会エレクトロニクスソサイエティ大会  Ｃ−２−３８，ｐｐ．６７に示された従来の高周波増幅器を示す構成図であり、図において、１は入力端子、２は出力端子、３は増幅素子、４は入力整合回路、５は出力整合回路、６は直列抵抗、７はバイアスフィード用インダクタもしくは線路、８はコンデンサ、９は出力側バイアス回路である。
【０００３】
次に動作について説明する。
入力端子１から入力した信号は、入力整合回路４を介して増幅素子３に入力される。この増幅素子３は、直列抵抗６により安定化されており、入力された信号は増幅素子３により増幅され、出力整合回路５を介して出力端子２から出力される。入力側のバイアスは、入力整合回路４内に設けられた、入力側バイアス回路から印可され、出力側のバイアスは、バイアスフィード用インダクタンス７とコンデンサ８によって構成された出力側バイアス回路９を介して印可される。したがって、入力信号を、発振等の不安定動作なしに増幅することができる。また、安定化用の直列抵抗６は、増幅素子３の出力側に挿入されているため、この高周波増幅器は、低雑音特性を実現することができる。
【０００４】
【発明が解決しようとする課題】
従来の高周波増幅器は以上のように構成されているので、安定化用の直列抵抗６は、増幅素子３の出力側に挿入されているため、出力側に損失が生じ出力電力特性や、歪特性であるＩＰ３（３次のＩｎｔｅｒｃｅｐｔ  ｐｏｉｎｔ）が低くなってしまう。以下、その理由を説明する。
図１６に示した従来例では、増幅素子３の出力側に抵抗値Ｒｓなる直列抵抗６が出力整合回路５との間に挿入されている。出力整合回路５は、その出力整合回路５から増幅素子３側を見た出力インピーダンスＺｏｕｔ＋Ｒｓなるインピーダンスを特性インピーダンスＺｏに変換している。したがって、直列抵抗６によって構成される安定化回路から出力側を見たインピーダンスは、Ｚｏｕｔ＋Ｒｓの複素共役インピーダンスとなる。したがって、増幅素子３の出力負荷インピーダンスは、Ｚｏｕｔ＋２Ｒｓの複素共役インピーダンスとなり、増幅素子３の出力インピーダンスＺｏｕｔの共役インピーダンスよりも、２Ｒｓだけ高いインピーダンスとなる。
一方、増幅素子３の出力電力、ＩＰ３等は、一般的に増幅素子の出力インピーダンスの複素共役インピーダンスよりも、若干低いインピーダンスにおいて、最も高い値が得られる。したがって、従来例の高周波増幅器では、増幅素子３の出力インピーダンスＺｏｕｔの共役インピーダンスよりも、２Ｒｓだけ高いインピーダンスとなるため、出力側に挿入された直列抵抗６にて発生する損失に加えて、さらに、出力電力、ＩＰ３等が低くなってしまうという課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、高出力電力、および低歪な特性を同時に実現する高周波増幅器および高周波多段増幅器を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る高周波増幅器は、増幅素子の出力側に設けられ、第１の直列抵抗、第２の直列抵抗、および並列抵抗からなる安定化回路としてのＴ型回路を備え、第１の直列抵抗、第２の直列抵抗、および並列抵抗のそれぞれの抵抗値を、増幅素子から出力側を見た出力負荷インピーダンスが、その増幅素子の出力インピーダンスの複素共役インピーダンス付近か、または、少し低めの値となるように設定するものである。
【０００７】
この発明に係る高周波増幅器は、増幅素子の出力側に設けられ、直列抵抗、第１の並列抵抗、および第２の並列抵抗からなる安定化回路としてのπ型回路を備え、直列抵抗、第１の並列抵抗、および第２の並列抵抗のそれぞれの抵抗値を、増幅素子から出力側を見た出力負荷インピーダンスが、その増幅素子の出力インピーダンスの複素共役インピーダンス付近か、または、少し低めの値となるように設定するものである。
【０００８】
この発明に係る高周波増幅器は、増幅素子の出力側に設けられ、直列抵抗および並列抵抗からなる安定化回路としてのはしご型回路を備え、直列抵抗および並列抵抗のそれぞれの抵抗値を、増幅素子から出力側を見た出力負荷インピーダンスが、その増幅素子の出力インピーダンスよりも低くなるように設定するものである。
【０００９】
この発明に係る高周波増幅器は、増幅素子と安定化回路との間に、直列インダクタおよび並列容量を挿入したものである。
【００１０】
この発明に係る高周波多段増幅器は、少なくとも初段を含む増幅段の増幅器として、請求項１から請求項４のうちのいずれか１項記載の高周波増幅器を用いたものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による高周波増幅器を示す構成図であり、図において、１は入力端子、２は出力端子、３は増幅素子、４は入力整合回路、５は出力整合回路、６は直列抵抗（第１の直列抵抗）、１０はその直列抵抗６に直列接続された直列抵抗（第２の直列抵抗）、１１は直列抵抗６，１０の接続点に並列接続された並列抵抗、８は一端が並列抵抗１１に接続され、他端が接地されたコンデンサ、１２は直列抵抗６，１０、並列抵抗１１によって構成される安定化回路としてのＴ型回路である。なお、Ｒ１、Ｒ２、Ｒ３は、それぞれ直列抵抗６、並列抵抗１１、直列抵抗１０の抵抗値である。
【００１２】
次に動作について説明する。
入力端子１から入力した信号は、入力整合回路４を介して増幅素子３に入力される。この増幅素子３は、直列抵抗６，１０および並列抵抗１１で構成されるＴ型回路１２で安定化されており、入力された信号は増幅素子３により増幅され、出力整合回路５を介して出力端子２から出力される。入力側のバイアスは、入力整合回路４内に設けられた、入力側バイアス回路から印可される。出力側のバイアスは、安定化回路の並列抵抗１１を介して印可されても、Ｔ型回路１２と増幅素子３の間からバイアスフィード用インダクタンスもしくは線路によって印可されても、出力整合回路５内に設けられたバイアス回路から印可されても構わない。安定化回路を設けているため、発振等の不安定動作なしに入力信号を増幅することができる。また、安定化用の直列抵抗６，１０および並列抵抗１１で構成されるＴ型回路１２は、増幅素子３の出力側に挿入されているため、高周波増幅器は低雑音特性を実現することができる。
なお、図１において、コンデンサ８はＤＣカットとして用いている。したがって、直列抵抗６と増幅素子３との間もしくは直列抵抗６，１０と並列抵抗１１との間に、ＤＣカットとしてのコンデンサを設けても構わず、その場合には並列抵抗１１とグランドとの間のコンデンサ８は必要なくなる。また、並列抵抗１１の抵抗値Ｒ２が十分に大きな場合には、Ｒ２を流れる電流は十分に小さく、消費電流の増加は無視できるため、その場合にはコンデンサ８は無くても構わない。
【００１３】
図１に示した構成では、安定化回路を、直列抵抗６，１０および並列抵抗１１で構成されるＴ型回路１２で構成しているため、出力整合回路５によって、特性インピーダンスＺｏに整合されていたとしても、増幅素子３から出力側を見た出力負荷インピーダンスＺＬの値は、直列抵抗６，１０および並列抵抗１１の抵抗値を変化させることにより、増幅素子３の出力インピーダンスＺｏｕｔの複素共役インピーダンスよりも、高くすることも、低くすることも、同じにすることも可能である。その際に、増幅器全体の利得を一定に保ったまま、すなわち、増幅素子３の出力側の損失を一定に保ったまま、増幅素子３から出力側を見た出力負荷インピーダンスＺＬだけを変化させることが可能である。
【００１４】
増幅器全体の利得を一定に保ったまま、すなわち、増幅素子３の出力側の損失を一定に保ったまま、増幅素子３から出力側を見た出力負荷インピーダンスＺＬだけを変化させた場合のＰ１ｄＢ（１ｄＢ利得圧縮時の出力電力）、ＩＩＰ３（入力ＩＰ３）、ＯＩＰ３（出力ＩＰ３）、および、入力電力がある値のときのＩＭ３（３次相互変調歪）、ＩＭ５（５次相互変調歪）を計算した。
ゲート幅５．８ｍｍのＦＥＴの大信号モデルを用いて周波数９００ＭＨｚにおいて計算を行った。計算においては、入力側には入力整合回路４を設け、出力側の出力整合回路５は無く、抵抗のＴ型回路１２から直接、特性インピーダンスの負荷に接続される場合について計算した。増幅器の利得が、ほぼ１１ｄＢとなり、かつ、ＦＥＴから出力側を見た出力負荷インピーダンスＺＬを８〜１００Ωとなる直列抵抗６，１０と並列抵抗１１の値を求めて計算を行った。バイアス条件はＡＢ級であり、設定バイアス条件でのＦＥＴの出力インピーダンスＺｏｕｔは１１．１−ｊ３．３Ωである。
【００１５】
図２に、ＦＥＴから出力側を見た出力負荷インピーダンスＺＬを８〜１００Ωとした場合の直列抵抗６、並列抵抗１１、直列抵抗１０の抵抗値Ｒ１、Ｒ２、Ｒ３を示す。また、図３に、最大有能電力利得ＭＡＧ、安定係数Ｋの計算結果を示す。図３より、図２に示す抵抗値をとることにより、増幅器の利得すなわちＭＡＧおよび安定係数Ｋを変化することなく、出力負荷インピーダンスを８〜１００Ωまで変化できることが分かる。次に、出力負荷インピーダンスを８〜１００Ωとした場合のＰ１ｄＢを図４に、ＩＩＰ３（入力ＩＰ３）、ＯＩＰ３（出力ＩＰ３）、および、入力電力が−１０ｄＢｍのときのＩＭ３（３次相互変調歪）、ＩＭ５（５次相互変調歪）の計算結果を図５に示す。
【００１６】
図４より、出力負荷インピーダンスＺＬを８〜１００Ωの範囲で変化することで、Ｐ１ｄＢが約５ｄＢ変化することが分かる。また、図５より、ＩＩＰ３は約５ｄＢ、ＯＩＰ３は約４．５ｄＢ、ＩＭ３は約２５ｄＢ、ＩＭ５は約３０ｄＢ変化することが分かる。この計算を従来と同じ図１６に示した直列抵抗６のみの安定化回路で行った場合、直列抵抗６の値Ｒｓは約７０Ωであり、増幅素子３の出力インピーダンスＺｏｕｔは１１Ω程度であるため、出力負荷インピーダンスはＺＬ＝Ｚｏｕｔ＊＋２Ｒｓより、約１５０Ωと考えられる。
したがって、安定化回路として、直列抵抗６，１０および並列抵抗１１で構成されるＴ型回路１２を用い、それぞれの抵抗値を、増幅素子３から出力側を見た出力負荷インピーダンスが、出力インピーダンスの複素共役インピーダンス付近か、少し低めの値となるように設定することにより、従来の構成の高周波増幅器と比較して、増幅器の利得、雑音特性を一定に保ったまま、高出力電力、低歪な特性を実現することができる。なお、直列抵抗６の抵抗値の調整に応じて、増幅器の利得を調整することができる。
図２から図５に示した計算結果は、出力側の安定化回路により、特性インピーダンスである５０Ωへの整合を同時に行った場合の計算結果であるが、安定化回路による整合はある適当なインピーダンスまでとし、その出力側に出力整合回路５を設けた図１に示す構成においても、同様に、高出力電力、低歪な特性を実現することが可能である。
【００１７】
実施の形態２．
図６はこの発明の実施の形態２による高周波増幅器を示す構成図であり、図において、１〜５は実施の形態１と同一である。２１は直列抵抗、２２はその直列抵抗２１の入力端側に並列接続された並列抵抗（第１の並列抵抗）、２３は直列抵抗２１の出力端側に並列接続された並列抵抗（第２の並列抵抗）、８ａは一端が並列抵抗２２に接続され、他端が接地されたコンデンサ、８ｂは一端が並列抵抗２３に接続され、他端が接地されたコンデンサ、２４は直列抵抗２１、並列抵抗２２，２３によって構成される安定化回路としてのπ型回路である。なお、Ｒ１、Ｒ２、Ｒ３は、それぞれ並列抵抗２２、直列抵抗２１、並列抵抗２３の抵抗値である。
【００１８】
次に動作について説明する。
入力端子１から入力した信号は、入力整合回路４を介して増幅素子３に入力される。この増幅素子３は、直列抵抗２１、並列抵抗２２，２３で構成されるπ型回路２４で安定化されており、入力された信号は増幅素子３により増幅され、出力整合回路５を介して出力端子２から出力される。入力側のバイアスは、入力整合回路４内に設けられた、入力側バイアス回路から印可される。出力側のバイアスは、安定化回路の並列抵抗２２，２３を介して印可されても、π型回路２４と増幅素子３の間からバイアスフィード用インダクタンスもしくは線路によって印可されても、出力整合回路５内に設けられたバイアス回路から印可されても構わない。安定化回路を設けているため、発振等の不安定動作なしに入力信号を増幅することができる。また、安定化用の直列抵抗２１、並列抵抗２２，２３で構成されるπ型回路２４は、増幅素子３の出力側に挿入されているため、高周波増幅器は低雑音特性を実現することができる。
なお、図６において、コンデンサ８ａ，８ｂはＤＣカットとして用いている。したがって、直列抵抗２１と増幅素子３との間に、ＤＣカットとしてのコンデンサを設けても構わず、その場合には並列抵抗２２，２３とグランドとの間のコンデンサ８ａ，８ｂは必要なくなる。また、同様に直列抵抗２１と並列抵抗２２の間にＤＣカットとしてコンデンサを設けた場合には、増幅素子３から遠い方の並列抵抗２３とグランドとの間のコンデンサは不要となる。また、並列抵抗２２，２３の抵抗値Ｒ１，Ｒ３の値が、抵抗でのＤＣ消費電流が無視できるくらい大きな場合には、それぞれコンデンサ８ａ，８ｂは無くても構わない。
【００１９】
安定化回路を直列抵抗２１および並列抵抗２２，２３で構成されるπ型回路２４で構成しているため、出力整合回路５によって、特性インピーダンスＺｏに整合されていたとしても、増幅素子３から出力側を見た出力負荷インピーダンスＺＬの値は、直列抵抗２１および並列抵抗２２，２３の値を変化させることにより、増幅素子３の出力インピーダンスＺｏｕｔの複素共役インピーダンスよりも、高くすることも、低くすることも、同じにすることも可能である。その際に、増幅器全体の利得を一定に保ったまま、すなわち、増幅素子３の出力側の損失を一定に保ったまま、増幅素子３から出力側を見た出力負荷インピーダンスＺＬだけを変化することが可能である。
【００２０】
増幅器全体の利得を一定に保ったまま、すなわち、増幅素子３の出力側の損失を一定に保ったまま、増幅素子３から出力側を見た出力負荷インピーダンスＺＬだけを変化させた場合のＰ１ｄＢ（１ｄＢ利得圧縮時の出力電力）、ＩＩＰ３（入力ＩＰ３）、ＯＩＰ３（出力ＩＰ３）、および、入力電力がある値のときのＩＭ３（３次相互変調歪）、ＩＭ５（５次相互変調歪）を計算した。
ゲート幅５．８ｍｍのＦＥＴの大信号モデルを用いて周波数９００ＭＨｚにおいて計算を行った。計算においては、入力側には入力整合回路４を設け、出力側の出力整合回路５は無く、抵抗のπ型回路２４から直接、特性インピーダンスの負荷に接続される場合について計算した。増幅器の利得が、ほぼ１１ｄＢとなり、かつ、ＦＥＴから出力側を見た出力負荷インピーダンスＺＬを８〜１００Ωとなる直列抵抗２１および並列抵抗２２，２３の値を求めて計算を行った。バイアス条件はＡＢ級であり、設定バイアス条件でのＦＥＴの出力インピーダンスＺｏｕｔは１１．１−ｊ３．３Ωである。
【００２１】
図７に、ＦＥＴから出力側を見た出力負荷インピーダンスＺＬを８〜１００Ωとした場合の並列抵抗２２、直列抵抗２１、および並列抵抗２３の抵抗値Ｒ１、Ｒ２、Ｒ３を示す。また、図８に、最大有能電力利得ＭＡＧ、安定係数Ｋの計算結果を示す。図８より、図７に示す抵抗値をとることにより、増幅器の利得すなわちＭＡＧおよび安定係数Ｋを変化することなく、出力負荷インピーダンスＺＬを８〜１００Ωまで変化できることが分かる。次に、出力負荷インピーダンスＺＬを８〜１００Ωとした場合のＰ１ｄＢを図９に、ＩＩＰ３（入力ＩＰ３）、ＯＩＰ３（出力ＩＰ３）、および、入力電力が−１０ｄＢｍのときのＩＭ３（３次相互変調歪）、ＩＭ５（５次相互変調歪）の計算結果を図１０に示す。
【００２２】
図９より、出力負荷インピーダンスＺＬを８〜１００Ωの範囲で変化することで、Ｐ１ｄＢが約５ｄＢ変化することが分かる。また、図１０より、ＩＩＰ３は約５ｄＢ、ＯＩＰ３は約４．５ｄＢ、ＩＭ３は約２５ｄＢ、ＩＭ５は約３０ｄＢ変化することが分かる。この計算を従来と同じ図１６に示した直列抵抗６のみの安定化回路で行った場合、直列抵抗６の値Ｒｓは約７０Ωであり、増幅素子３の出力インピーダンスＺｏｕｔは１１Ω程度であるため、出力負荷インピーダンスはＺＬ＝Ｚｏｕｔ＊＋２Ｒｓより、約１５０Ωと考えられる。
したがって、安定化回路として、直列抵抗２１および並列抵抗２２，２３で構成されるπ型回路２４を用い、それぞれの抵抗値を、増幅素子３から出力側を見た出力負荷インピーダンスＺＬが、出力インピーダンスＺｏｕｔの複素共役インピーダンス付近か、少し低めの値となるように設定することにより、増幅器の利得、雑音特性を一定に保ったまま、高出力電力、低歪な特性を実現することができる。なお、並列抵抗２３の抵抗値の調整に応じて、増幅器の利得を調整することができる。
図６から図１０に示した計算結果は、出力側の安定化回路により、特性インピーダンスである５０Ωへの整合を同時に行った場合の計算結果であるが、安定化回路による整合はある適当なインピーダンスまでとし、その出力側に出力整合回路５を設けた図６に示す構成においても、同様に、高出力電力、低歪な特性を実現することが可能である。
【００２３】
実施の形態３．
図１１はこの発明の実施の形態３による高周波増幅器を示す構成図であり、図において、１〜５，８は実施の形態１と同一である。３１は直列抵抗、３２はその直列抵抗３１の入力端側に並列接続された並列抵抗、３３は直列抵抗３１、並列抵抗３２によって構成される安定化回路としてのはしご型回路である。なお、Ｒ１、Ｒ２は、それぞれ直列抵抗３１、並列抵抗３２の抵抗値である。
【００２４】
次に動作について説明する。
入力端子１から入力した信号は、入力整合回路４を介して増幅素子３に入力される。この増幅素子３は、直列抵抗３１、並列抵抗３２で構成されるはしご型回路３３で安定化されており、入力された信号は増幅素子３により増幅され、出力整合回路５を介して出力端子２から出力される。入力側のバイアスは、入力整合回路４内に設けられた、入力側バイアス回路から印可される。出力側のバイアスは、安定化回路の並列抵抗３２を介して印可されても、はしご型回路３３と増幅素子３の間からバイアスフィード用インダクタンスもしくは線路によって印可されても、出力整合回路５内に設けられたバイアス回路から印可されても構わない。安定化回路を設けているため、発振等の不安定動作なしに入力信号を増幅することができる。また、安定化用の直列抵抗３１、並列抵抗３２で構成されるはしご型回路３３は、増幅素子３の出力側に挿入されているため、高周波増幅器は低雑音特性を実現することができる。
なお、図１１において、コンデンサ８はＤＣカットとして用いている。したがって、並列抵抗３２と増幅素子３との間に、ＤＣカットとしてのコンデンサを設けても構わず、その場合には並列抵抗３２とグランドとの間のコンデンサ８は不要となる。また、並列抵抗３２の値Ｒ２が十分大きく、並列抵抗３２でのＤＣ消費電流が無視できるくらい小さい場合には、コンデンサ８は無くても構わない。
【００２５】
安定化回路を直列抵抗３１および並列抵抗３２で構成されるはしご型回路３３で構成しているため、出力整合回路５によって、特性インピーダンスＺｏに整合された場合、増幅素子３から出力側を見た出力負荷インピーダンスＺＬの値は、並列抵抗３２が増幅素子３側にあるため、増幅素子３の出力インピーダンスＺｏｕｔの複素共役インピーダンスより低くなる。その際に、抵抗値Ｒ１，Ｒ２を設定することにより、増幅器の利得、安定係数、増幅素子３から出力側を見た出力負荷インピーダンスＺＬをある程度の範囲で変化することが可能である。
【００２６】
増幅素子３から出力側を見た出力負荷インピーダンスＺＬだけを変化させた場合のＰ１ｄＢ（１ｄＢ利得圧縮時の出力電力）を計算した。ゲート幅５．８ｍｍのＦＥＴの大信号モデルを用いて周波数９００ＭＨｚにおいて計算を行った。計算においては、増幅素子３の入力側には安定化回路と入力整合回路によって安定化と入力整合がなされている。設定のバイアス条件でのＦＥＴの出力インピーダンスＺｏｕｔは１１．１−ｊ３．３Ωである。
【００２７】
図１２にＰ１ｄＢのＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す。図１２より、Ｐ１ｄＢは、増幅器の出力インピーダンスである１１．１−ｊ３．３Ωよりも、低いインピーダンスで最も高い値が得られることがわかる。このことは、図４〜５、図８〜９のＴ型、π型の安定化回路に対する計算結果においても、出力負荷インピーダンスが低い場合の方がＰ１ｄＢ、ＩＩＰ３ともに高い値が得られていることと一致している。
したがって、図１１に示す実施の形態３の高周波増幅器では、増幅素子３から出力側を見た出力負荷インピーダンスを増幅素子３の出力インピーダンスよりも低く設定することができるため、より高出力電力な、すなわち、より低歪みな特性を実現することが可能である。さらに、図１、図６の高周波増幅器と比較して、出力側の抵抗の数が１つ少ないため、より小型に、より低コストにすることができる。
【００２８】
実施の形態４．
図１３はこの発明の実施の形態４による高周波増幅器を示す構成図であり、図において、１〜６，８，１０〜１２は実施の形態１と同一である。４１はインダクタ（直列インダクタ）、４２はそのインダクタ４１の入力端側に並列接続されたコンデンサ（並列容量）である。また、４３はそのインダクタ４１の代替構成として設けられる分布定数線路（直列インダクタ）、４４はそのコンデンサ４２の代替構成として設けられるオープンスタブ（並列容量）である。
【００２９】
次に動作について説明する。
この実施の形態４の高周波増幅器は、図１の高周波増幅器と比較して、増幅素子３とＴ型回路１２との間に、Ｔ型回路１２側から直列にインダクタ４１、並列にコンデンサ４２が挿入されている点のみが異なる。
【００３０】
図１の高周波増幅器と同様に、入力側のバイアスは、入力整合回路４内に設けられた、入力側バイアス回路から印可される。出力側のバイアスは、安定化回路の並列抵抗１１を介して印可されても、Ｔ型回路１２と増幅素子３の間からバイアスフィード用インダクタンスもしくは線路によって印可されても、出力整合回路５内に設けられたバイアス回路から印可されても構わない。安定化回路を設けているため、発振等の不安定動作なしに入力信号を増幅することができる。また、安定化用の直列抵抗６，１０および並列抵抗１１で構成されるＴ型回路１２は、増幅素子３の出力側に挿入されているため、高周波増幅器は、低雑音特性を実現することができる。また、図１３において、コンデンサ８はＤＣカットとして用いている。したがって、直列抵抗６と増幅素子３との間もしくは直列抵抗６と並列抵抗１１の間に、ＤＣカットとしてのコンデンサを設けても構わず、その場合には並列抵抗１１とグランドとの間のコンデンサ８は不要となる。また、並列抵抗１１の抵抗値Ｒ２が十分に大きな場合には、Ｒ２を流れる電流は十分に小さく、消費電流の増加は無視できるため、その場合にはコンデンサ８は無くても構わない。
【００３１】
安定化回路を直列抵抗６，１０および並列抵抗１１で構成されるＴ型回路１２で構成しているため、出力整合回路５によって、特性インピーダンスに整合されていたとしても、増幅素子３から出力側を見た出力負荷インピーダンスの値は、直列抵抗６，１０および並列抵抗１１の値を変化させることにより、増幅素子３の出力インピーダンスの複素共役インピーダンスよりも、高くすることも、低くすることも、同じにすることも可能である。その際に、増幅器全体の利得、雑音特性を一定に保ったまま、すなわち、増幅素子３の出力側の損失を一定に保ったまま、増幅素子３から出力側を見た出力負荷インピーダンスだけを変化することが可能である。
【００３２】
図１４にＩＩＰ３のＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す。ゲート幅５．８ｍｍのＦＥＴの大信号モデルを用いて周波数９００ＭＨｚにおいて計算を行った。計算においては、入力側には入力整合回路４を設け、出力側の出力整合回路５は無く、抵抗のＴ型回路１２から直接、特性インピーダンスの負荷に接続される場合について計算した。設定バイアス条件でのＦＥＴの出力インピーダンスは１１．１−ｊ３．３Ωである。図１４より、Ｐ１ｄＢは、増幅器の出力インピーダンスである１１．１−ｊ３．３Ωよりも、低いインピーダンスかつ容量性のインピーダンスで最も高い値が得られることがわかる。
【００３３】
図１３に示した、この実施の形態４の高周波増幅器においては、安定化回路と増幅素子３の間に、直列にインダクタ４１、並列にコンデンサ４２が挿入されているため、インダクタ４１とコンデンサ４２の値をそれぞれＬ、Ｃとすると、図１４に示すように、増幅素子３から出力側を見た出力負荷インピーダンスは矢印に示すようにＬとＣによって、ＩＩＰ３が高いインピーダンスへ近づけることが可能となる。したがって、この実施の形態４の高周波増幅器は、図１の高周波増幅器よりもさらに高いＩＩＰ３特性を実現することができ、より低歪な特性を実現することができる。
【００３４】
なお、図１３中に示したように、インダクタ４１の代わりに直列の分布定数線路４３を用いても良く、コンデンサ４２の代わりにオープンスタブ４４を用いても同じ特性を得ることが可能である。その場合には、Ｌ、Ｃは不要で全て基板上の線路で実現できるため、より低コストにすることができる。
【００３５】
また、図１３においては、安定化回路として図１の高周波回路で用いられたＴ型回路１２を用いた場合について説明したが、図６の高周波回路で用いられたπ型回路２４を用いた場合においても、図１１の高周波回路で用いられたはしご型回路３３を用いた場合においても、同様な特性を実現することが可能である。さらに、インダクタ４１を省略し、並列のコンデンサ４２のみの構成によっても、図１４に示す点線の矢印のようにインピーダンスを調整することができ、より低歪な特性を実現することが可能である。その場合は、インダクタ４１を無くすことができるため、より小型、低コストにすることができる。
【００３６】
実施の形態５．
図１５はこの発明の実施の形態５による高周波多段増幅器を示す構成図であり、図において、５１は図１に示した高周波増幅器に相当するものである。５２はその高周波増幅器５１の後段に設けられた一般的な高周波増幅器である。
【００３７】
次に動作について説明する。
入力端子１に入力した信号は安定化回路として増幅素子３の出力側に直列抵抗６，１０および並列抵抗１１によって構成されるＴ型回路１２を用いた高周波増幅器５１を介して増幅され、さらに、同様な構成の高周波増幅器５１、およびその後段に複数に増幅段接続された一般的な高周波増幅器５２によって増幅され、出力端子２より、出力される。
雑音に大きな影響を与える初段の高周波増幅器として、低雑音な特性を実現可能な、安定化回路として増幅素子３の出力側に直列抵抗６，１０および並列抵抗１１によって構成されるＴ型回路１２を用いた高周波増幅器５１を用いているため、多段増幅器全体として低雑音な特性を実現することができる。また、初段、２段目に用いている高周波増幅器５１は、高出力電力、低歪な特性を実現することが可能であるため、多段増幅器全体としても、高出力電力、低歪な特性を実現することが可能である。さらに、初段、２段目で高出力電力な特性を実現できるため、多段増幅器全体としては、より高効率な特性も実現可能である。
【００３８】
高出力増幅器において、高効率、高出力な特性と低雑音な特性を両立する場合には、初段だけ、もしくは、初段に近い段にだけ、安定化回路として増幅素子３の出力側に直列抵抗６，１０および並列抵抗１１によって構成されるＴ型回路１２を用いた高周波増幅器５１を適用することにより、高効率、高出力な特性と低雑音な特性を両立することが可能である。
また、多段低雑音増幅器で、できるだけ低雑音な特性を実現したい場合には、全ての増幅段に安定化回路として増幅素子３の出力側に直列抵抗６，１０および並列抵抗１１によって構成されるＴ型回路１２を用いた高周波増幅器５１を適用することによって、最も低雑音な特性を実現した上で、より高出力電力、低歪な特性を実現することができる。
【００３９】
図１５に示した、この実施の形態５の高周波多段増幅器においては、図１に示した、安定化回路としてＴ型回路１２を用いた高周波増幅器５１を適用した場合について述べたが、図６に示した、安定化回路としてπ型回路２４を用いた高周波増幅器を用いても、図１１に示した安定化回路としてはしご型回路３３を用いた高周波増幅器を用いても、図１３に示した、安定化回路と増幅素子３との間に直列のインダクタ４１、並列のコンデンサ４２を挿入した高周波増幅器を用いても、同様の効果が得られる。
【００４０】
【発明の効果】
以上のように、この発明によれば、増幅素子の出力側に設けられ、第１の直列抵抗、第２の直列抵抗、および並列抵抗からなる安定化回路としてのＴ型回路を備え、第１の直列抵抗、第２の直列抵抗、および並列抵抗のそれぞれの抵抗値を、増幅素子から出力側を見た出力負荷インピーダンスが、その増幅素子の出力インピーダンスの複素共役インピーダンス付近か、または、少し低めの値となるように設定するように構成したので、従来の構成の高周波増幅器と比較して、高周波増幅器の利得を一定に保ったまま、高出力電力、低歪な特性を実現することができる。
また、第１の直列抵抗の抵抗値の調整に応じて、高周波増幅器の利得を調整することができる効果がある。
【００４１】
この発明によれば、増幅素子の出力側に設けられ、直列抵抗、第１の並列抵抗、および第２の並列抵抗からなる安定化回路としてのπ型回路を備え、直列抵抗、第１の並列抵抗、および第２の並列抵抗のそれぞれの抵抗値を、増幅素子から出力側を見た出力負荷インピーダンスが、その増幅素子の出力インピーダンスの複素共役インピーダンス付近か、または、少し低めの値となるように設定するように構成したので、従来の構成の高周波増幅器と比較して、高周波増幅器の利得を一定に保ったまま、高出力電力、低歪な特性を実現することができる。
また、第２の並列抵抗の抵抗値の調整に応じて、高周波増幅器の利得を調整することができる効果がある。
【００４２】
この発明によれば、増幅素子の出力側に設けられ、直列抵抗および並列抵抗からなる安定化回路としてのはしご型回路を備え、直列抵抗および並列抵抗のそれぞれの抵抗値を、増幅素子から出力側を見た出力負荷インピーダンスが、その増幅素子の出力インピーダンスよりも低くなるように設定するように構成したので、従来の構成の高周波増幅器と比較して、より高出力電力な、すなわち、低歪な特性を実現することができる。
また、安定化回路としてはしご型回路を用いたことにより、Ｔ型回路およびπ型回路に比べて回路構成を簡易化することができる効果がある。
【００４３】
この発明によれば、増幅素子と安定化回路との間に、直列インダクタおよび並列容量を挿入するように構成したので、より低歪な特性を実現することができる効果がある。
【００４４】
この発明によれば、少なくとも初段を含む増幅段の増幅器として、請求項１から請求項４のうちのいずれか１項記載の高周波増幅器を用いるように構成したので、高周波多段増幅器全体として、高出力電力な、すなわち、低歪な特性を実現することができる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による高周波増幅器を示す構成図である。
【図２】  Ｔ型安定化回路を出力側に用いた場合の、ＦＥＴから出力側を見た出力負荷インピーダンスを８〜１００Ωとする直列抵抗Ｒ１、Ｒ３と並列抵抗Ｒ２の値の計算結果を示す特性図である。
【図３】  Ｔ型安定化回路を出力側に用いた増幅器の最大有能電力利得ＭＡＧ、安定係数ＫのＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す特性図である。
【図４】  Ｔ型安定化回路を出力側に用いた増幅器のＰ１ｄＢのＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す特性図である。
【図５】  Ｔ型安定化回路を出力側に用いた増幅器のＩＩＰ３（入力ＩＰ３）、ＯＩＰ３（出力ＩＰ３）、および、入力電力が−１０ｄＢｍのときのＩＭ３（３次相互変調歪）、ＩＭ５（５次相互変調歪）のＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す特性図である。
【図６】  この発明の実施の形態２による高周波増幅器を示す構成図である。
【図７】  π型安定化回路を出力側に用いた場合の、ＦＥＴから出力側を見た出力負荷インピーダンスを８〜１００Ωとする直列抵抗Ｒ２と並列抵抗Ｒ１、Ｒ３の値の計算結果を示す特性図である。
【図８】  π型安定化回路を出力側に用いた増幅器の最大有能電力利得ＭＡＧ、安定係数ＫのＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す特性図である。
【図９】  π型安定化回路を出力側に用いた増幅器のＰ１ｄＢのＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す特性図である。
【図１０】  π型安定化回路を出力側に用いた増幅器のＩＩＰ３（入力ＩＰ３）、ＯＩＰ３（出力ＩＰ３）、および、入力電力が−１０ｄＢｍのときのＩＭ３（３次相互変調歪）、ＩＭ５（５次相互変調歪）のＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す特性図である。
【図１１】  この発明の実施の形態３による高周波増幅器を示す構成図である。
【図１２】  Ｐ１ｄＢのＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す説明図である。
【図１３】  この発明の実施の形態４による高周波増幅器を示す構成図である。
【図１４】  ＩＩＰ３のＦＥＴから出力側を見た出力負荷インピーダンス依存性の計算結果を示す説明図である。
【図１５】  この発明の実施の形態５による高周波多段増幅器を示す構成図である。
【図１６】  従来の高周波増幅器を示す構成図である。
【符号の説明】
１  入力端子、２  出力端子、３  増幅素子、４  入力整合回路、５  出力整合回路、６  直列抵抗（第１の直列抵抗）、８，８ａ，８ｂ  コンデンサ、１０直列抵抗（第２の直列抵抗）、１１，３２  並列抵抗、１２  Ｔ型回路、２１，３１  直列抵抗、２２  並列抵抗（第１の並列抵抗）、２３  並列抵抗（第２の並列抵抗）、２４  π型回路、３３  はしご型回路、４１  インダクタ（直列インダクタ）、４２  コンデンサ（並列容量）、４３  分布定数線路（直列インダクタ）、４４  オープンスタブ（並列容量）、５１，５２  高周波増幅器。
【図１】
0003670222.tif 000002
【図２】
0003670222.tif 000003
【図３】
0003670222.tif 000004
【図４】
0003670222.tif 000005
【図５】
0003670222.tif 000006
【図６】
0003670222.tif 000007
【図７】
0003670222.tif 000008
【図８】
0003670222.tif 000009
【図９】
0003670222.tif 000010
【図１０】
0003670222.tif 000011
【図１１】
0003670222.tif 000012
【図１２】
0003670222.tif 000013
【図１３】
0003670222.tif 000014
【図１４】
0003670222.tif 000015
【図１５】
0003670222.tif 000016
【図１６】
0003670222.tif 000017