(57)【特許請求の範囲】
【請求項１】
無線通信装置の受信部のベースバンドインタフェース部に含まれ、（Ａ）受信信号をＮＲＺ信号として出力する第１の半導体回路、（Ｂ）前記第１の半導体回路から出力される前記ＮＲＺ信号を入力してＮＲＺ／ＣＭＩ変換を行ってＣＭＩ信号として出力する第２の半導体回路、（Ｃ）前記第１の半導体回路から出力される前記ＮＲＺ信号の直流分を阻止して前記第２の半導体回路に出力するフィルタ回路、（Ｄ）前記第１の半導体回路から前記受信信号をＮＲＺ信号として出力させるか、前記第２の半導体回路から出力されるＣＭＩ信号がＩＴＵ−ＴＧ．７０３に規定されたパルスマスクに関しての規格を満足するか否かの確認のために必要な、連続する全てのビットが“１”であるＮＲＺ信号を前記第１の半導体回路から前記第２の半導体回路に出力させるか、又は前記確認のために必要な、連続する全てのビットが“０”であるＮＲＺ信号を前記第１の半導体回路から前記第２の半導体回路に出力させるかの指定情報を有するＮＲＺ出力制御信号を前記第１の半導体回路に出力するＮＲＺ出力制御回路、（Ｅ）前記フィルタ回路の出力側に設けられ、前記ＮＲＺ出力制御信号の指定情報に基づいて、前記第１の半導体回路が前記受信信号をＮＲＺ信号として出力する場合、及び前記パルスマスクに関しての規格を満足するか否かの確認のために必要な、連続する全てのビットが“１”であるＮＲＺ信号を前記第１の半導体回路に出力させる場合に、前記第２の半導体回路の入力側にあらかじめ定められた電圧を、あらかじめ定められた第１の抵抗値を介して供給する第１の電位制御回路、（Ｆ）前記フィルタ回路の出力側に設けられ、前記ＮＲＺ出力制御信号の指定情報に基づいて、前記第１の半導体回路が前記受信信号をＮＲＺ信号として出力する場合、及び前記パルスマスクに関しての規格を満足するか否かの確認のために必要な、連続する全てのビットが“０”であるＮＲＺ信号を前記第１の半導体回路に出力させる場合に、前記第２の半導体回路の入力側にアース電位を、あらかじめ定められた第２の抵抗値を介して供給する第２の電位制御回路、を備えることを特徴とする出力波形制御回路。
【請求項２】
請求項１記載の出力波形制御回路において、前記第１の電位制御回路は前記第１の抵抗値を有する第１の抵抗器及び前記第１の抵抗器と直列に接続された第１の開閉器とを有し、前記第２の電位制御回路は前記第２の抵抗値を有する第２の抵抗器及び前記第２の抵抗器と直列に接続された第２の開閉器とを有し、前記第１の抵抗器は、前記第１の開閉器と接続されていない他端が前記あらかじめ定められた電圧を有する電源電圧に接続され、前記第１の開閉器は、前記第１の抵抗器と接続されていない他端が前記第２の半導体回路の入力側に接続され、前記第２の抵抗器は、前記第２の開閉器と接続されていない他端が前記アース電位に接続され、前記第２の開閉器は、前記第２の抵抗器と接続されていない他端が前記第２の半導体回路の入力側に接続されることを特徴とする出力波形制御回路。
【請求項３】
請求項１又は請求項２記載の出力波形制御回路において、前記ＮＲＺ出力制御回路からの前記ＮＲＺ出力制御信号は、２ビットのバイナリー信号で構成され、前記バイナリー信号が「１１」のとき、前記第１の電位制御回路の開閉器及び前記第２の電位制御回路の開閉器が閉じ、前記バイナリー信号が「１０」のとき、前記第１の電位制御回路の開閉器が閉じて前記第２の電位制御回路の開閉器が開き、前記バイナリー信号が「０１」のとき、前記第１の電位制御回路の開閉器が開いて前記第２の電位制御回路の開閉器が閉じることを特徴とする出力波形制御回路。
【請求項４】
請求項２又は請求項３記載の出力波形制御回路において、前記開閉器はリレーであることを特徴とする出力波形制御回路。
【請求項５】
請求項１、請求項２又は請求項３記載の出力波形制御回路において、前記フィルタ回路はコンデンサであることを特徴とする出力波形制御回路。
【請求項６】
請求項１、請求項２、請求項３、請求項４又は請求項５記載の出力波形制御回路において、前記第１の半導体回路はＬＳＩ回路であり、前記第２の半導体回路はＩＣ回路であることを特徴とする出力波形制御回路。
【請求項７】
請求項１記載の出力波形制御回路において、前記第１の電位制御回路及び第２の電位制御回路はそれぞれ、電子ボリュームと、前記ＮＲＺ出力制御回路からの前記ＮＲＺ出力制御信号を受けて、前記電子ボリュームを駆動し前記電子ボリュームの抵抗値を変更させる電子ボリューム駆動回路とを有し、前記電子ボリューム駆動回路は前記ＮＲＺ出力制御回路から出力される前記ＮＲＺ出力制御信号の指定情報に基づいて前記電子ボリュームの抵抗値を変更させることを特徴とする出力波形制御回路。
【請求項８】
請求項２又は請求項３記載の出力波形制御回路において、前記開閉器はアナログスイッチであることを特徴とする出力波形制御回路。
【請求項９】
請求項８記載の出力波形制御回路において、前記アナログスイッチは半導体回路であることを特徴とする出力波形制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は出力波形制御回路に関し、特にマイクロ波通信装置のベースバンド出力信号であるＣＭＩ信号の信号波形が、ベースバンド出力インタフェースにおける波形規格である、ＩＴＵ−ＴＧ．７０３に規定されたパルスマスクに関しての規格を満足することを確認するための出力波形制御回路に関する。
【０００２】
【従来の技術】
ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒａｃｈｙ：同期ディタルハイアラーキ）などの信号を伝送するマイクロ波通信装置等の無線通信装置のベースバンドインタフェース部から信号伝送時に出力されるＣＭＩ（Ｃｏｄｅｄ  Ｍａｒｋ  Ｉｎｖｅｒｓｉｏｎ）信号は、上記無線通信装置の受信部のベースバンドインタフェース部に含まれる出力波形制御回路内において、ＬＳＩ（大規模集積回路）からＮＲＺ信号で出力される伝送信号を、前記ＬＳＩに接続されるＮＲＺ／ＣＭＩ変換回路でＮＲＺ／ＣＭＩ変換して生成される。
【０００３】
なお、上記ＣＭＩ信号に用いられるＣＭＩ符号は、入力信号の“０”に対しては伝送路符号として“０，１”の２値を、入力信号の“１”に対しては“０，０”及び“１，１”の２値を交互に送出するように構成される符号である。図４及び図５に上記ＮＲＺ信号の信号波形及びＣＭＩ信号の信号波形例を示す。
【０００４】
図４（ａ）はＮＲＺ信号とし伝送されるランダム信号であり、図５（ａ）は図４（ａ）のＮＲＺ信号をＣＭＩ信号に変換したものである。また、図４（ｂ）はＮＲＺ信号とし伝送される、後述するＡＬＬ“１”信号であり、図５（ｂ）は図４（ｂ）のＮＲＺ信号をＣＭＩ信号に変換したものである。また、図４（ｃ）はＮＲＺ信号とし伝送される、後述するＡＬＬ“０”信号であり、図５（ｃ）は図４（ｃ）のＮＲＺ信号をＣＭＩ信号に変換したものである。
【０００５】
上記ＣＭＩ信号については、マイクロ波通信装置のベースバンド出力インタフェースにおける波形規格である、ＩＴＵ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｏｎ）−ＴＧ．７０３に、ＣＭＩ信号の“１”及び“０”の波形がパルスマスクを満足することを確認することが規定されており、かつ、ＣＭＩ信号の“１”及び“０”の波形がパルスマスクを満足することを確認するためには、ＡＬＬ“１”信号及びＡＬＬ“０”信号を出力して確認するのが望しいと規定されている。
【０００６】
すなわち、ＩＴＵ−Ｔ  Ｇ．７０３では、“１”と“０”との２値（バイナリー：ｂｉｎａｒｙ）信号で構成されるランダム信号をＣＭＩ信号出力する、マイクロ波通信装置のベースバンド出力インタフェースにおいて、あらかじめ定められた数の連続する全てのビットが“１”であるＡＬＬ“１”信号、又はあらかじめ定められた数の連続する全てのビットが“０”であるＡＬＬ“０”信号の信号波形を観測したとき、そのＡＬＬ“１”信号又はＡＬＬ“０”信号の信号波形が、上記規格で規定したパルスマスクを満足する信号波形でなければならない。
【０００７】
ＣＭＩ信号の“１”及び“０”の波形がパルスマスクを満足することの確認が高い信頼度で得られるためには、上述した、“１”又は“０”のビットが連続する、あらかじめ定められた数は大きい程望ましいが、後述するように、上記に述べたＣＭＩ信号として出力されるＡＬＬ“１”信号の連続する“１”のビット数、又はＡＬＬ“０”信号の連続する“０”のビット数をあまり大きくできないという問題がある。従って、ＡＬＬ“１”信号の連続する“１”のビット数、又はＡＬＬ“０”信号の連続する“０”のビット数は、実際には実用的に許される数が設定される。
【０００８】
上述した従来の出力波形制御回路を図６に示す。この出力波形制御回路が、マイクロ波通信装置等のベースバンド出力であるＣＭＩ信号の波形がインタフェースの波形規格であるＩＴＵ−Ｔ  Ｇ．７０３に規定されたパルスマスクを満足するか否かを確認するための制御回路である。
【０００９】
従来の出力波形制御回路は、図６に示すように、ＮＲＺ信号２１ｂを出力するＬＳＩ１ｂと、このＬＳＩ１ｂが出力するＮＲＺ信号２１ｂを入力してＮＲＺ／ＣＭＩ変換を行いＣＭＩ信号２３ｂを出力するＩＣ（集積回路）で構成されたＮＲＺ／ＣＭＩ変換回路６と、ＣＭＩ信号２３ｂの信号波形がＩＴＵ−Ｔ  Ｇ．７０３のパルスマスクを満足するか否かを確認するために、ＮＲＺ／ＣＭＩ変換回路６に入力される、ＬＳＩ１ｂの出力信号であるＮＲＺ信号２１ｂの信号内容の切替え指示を行い、ＬＳＩ１ｂの出力を制御するためのＮＲＺ出力制御信号２４ｂをＬＳＩ１ｂに出力するＮＲＺ出力制御回路２ｂとを備えて構成される。
【００１０】
マイクロ波通信装置のベースバンドインタフェースにおいては、通常の信号伝送を行うことができる状態にあるときには、ＬＳＩ１ｂは受信信号であるランダム信号をＮＲＺ信号２１ｂとして出力することができ、ＬＳＩ１ｂから出力される上記ＮＲＺ信号２１ｂは、ＮＲＺ／ＣＭＩ変換回路６でＮＲＺ／ＣＭＩ変換されてＣＭＩ信号２３ｂとして出力される。
【００１１】
次に、図６に示す出力波形制御回路の動作を説明する。
【００１２】
ＬＳＩ１ｂからランダム信号がＮＲＺ信号２１ｂとして出力されたときは、ＬＳＩ１ｂから出力されるＮＲＺ信号２１ｂの直流成分はコンデンサ７により阻止され、コンデンサ７を通ったＮＲＺ信号２１ｂの交流成分はＮＲＺ／ＣＭＩ変換回路６に入力されるとともに、抵抗器８と抵抗器９とにより電源電圧Ｖｃｃを分圧して生成された直流電圧がＮＲＺ／ＣＭＩ変換回路６の入力側にバイアス電圧として供給される。そして、ＬＳＩ１ｂからＮＲＺ信号２１ｂとして出力されるランダム信号はＮＲＺ／ＣＭＩ変換回路６によってＣＭＩ信号２３ｂに変換されてＣＭＩ信号として出力される。
【００１３】
ＮＲＺ／ＣＭＩ変換回路６から出力されるＣＭＩ信号２３ｂの内容の切替え制御、すなわち、ランダム信号、ＡＬＬ“１”信号及びＡＬＬ“０”信号の各信号相互間の切替え制御を行うためには、ＮＲＺ出力制御回路２ｂからＬＳＩ１ｂにＮＲＺ出力制御信号２４ｂを出力し、このＮＲＺ出力制御信号２４ｂの指示する制御内容に基づいてＬＳＩ１ｂは、ＮＲＺ／ＣＭＩ変換回路６から出力されるＣＭＩ信号２３ｂの内容をＡＬＬ“１”信号とする場合には、ＣＭＩ信号２３ｂとして出力されるＡＬＬ“１”信号に対応して、ＮＲＺ信号２１ｂとして、前記ＣＭＩ信号２３ｂのＡＬＬ“１”信号の“１”のビット数と同じ連続する全てのビットが“１”である“１”保持信号を出力する。すなわち、このときのＬＳＩ１ｂ出力は電源Ｖｃｃの電位に保持される。
【００１４】
また、ＮＲＺ／ＣＭＩ変換回路６から出力されるＣＭＩ信号２３ｂの内容をＡＬＬ“０”信号とする場合には、ＬＳＩ１ｂは、ＮＲＺ信号２１ｂとして、前記ＡＬＬ“０”信号の“０”のビット数と同じ連続する全てのビットが“０”である“０”保持信号を出力する。すなわち、このときのＬＳＩ１ｂの出力はアース電位（ＧＮＤ）に保持される。
【００１５】
そして、ＣＭＩ信号２３ｂの波形がパルスマスクを満足しているか否かを確認する作業が行われるときは、ＡＬＬ“１”信号又はＡＬＬ“０”信号がＮＲＺ／ＣＭＩ変換回路６からＣＭＩ信号２３ｂとして出力されるように切り替えるために、ＬＳＩ１ｂにＮＲＺ出力制御回路２ｂからＮＲＺ出力制御信号２４ｂを出力し、ＬＳＩ１ｂはこのＮＲＺ出力制御信号２４ｂに基づいて、ＮＲＺ信号２１ｂとして上記の“１”保持信号又は“０”保持信号を出力する。また、ＬＳＩ１ｂから“１”保持信号又は“０”保持信号が出力されるときはランダム信号はＮＲＺ信号２１ｂとして出力されない。
【００１６】
図６に示す出力波形制御回路において、ＬＳＩ１ｂとＮＲＺ／ＣＭＩ変換回路６とが直接に接続されずに、コンデンサ７を介して接続され、さらに、抵抗器８及び抵抗器９によりＮＲＺ／ＣＭＩ変換回路６の入力側に、電源電圧Ｖｃｃを抵抗器８及び抵抗器９により分圧して得られる直流電圧をバイアス電圧として供給する構成になっているのは、ＮＲＺ／ＣＭＩ変換回路６を構成するＩＣ回路の電源電圧がＬＳＩ１ｂの電源電圧と異ったときに、ＮＲＺ信号２１ｂの“１”と“０”の論理値の識別の基準となるしきい値電圧が、ＬＳＩ１の出力とＮＲＺ／ＣＭＩ変換回路６の入力との間でずれてＬＳＩ１ｂからＮＲＺ／ＣＭＩ変換回路６へ出力されるＮＲＺ信号２１ｂの正常な受け渡しができなくなってしまうことを防ぐためである。
【００１７】
すなわち、ＬＳＩ１ｂの出力とＮＲＺ／ＣＭＩ変換回路６の入力とをコンデンサ７を介して接続して、ＬＳＩ１ｂが出力するＮＲＺ信号２１ｂの直流成分をコンデンサ７によって阻止し、さらに、ＮＲＺ／ＣＭＩ変換回路６の入力側に抵抗器８と抵抗器９とを挿入して、ＬＳＩ１ｂから出力される直流成分の代りに、電源電圧Ｖｃｃを抵抗器８と抵抗器９とで分圧して得られる直流電圧を、ＮＲＺ／ＣＭＩ変換回路６に入力されるＮＲＺ信号２１ｂの直流電圧成分、すなわちバイアス電圧として供給するように構成されている。
【００１８】
図６に示す出力波形制御回路では、ＮＲＺ／ＣＭＩ変換回路６を構成するＩＣ回路の電源電圧がＬＳＩ１ｂの電源電圧と異ったときの上述した問題を解決するために、ＮＲＺ／ＣＭＩ変換回路６の入力側にコンデンサ７、抵抗器８及び抵抗器９を挿入しているが、このために、ＮＲＺ／ＣＭＩ変換回路６よりＣＭＩ信号２３ｂとして出力されるＡＬＬ“１”信号の連続する“１”のビット数、又はＡＬＬ“０”信号の連続する“０”のビット数をあまり大きくできないという問題が生じている。
【００１９】
次に、上記問題について説明する。
【００２０】
ＬＳＩ１ｂからは図４（ｂ）に示す“１”保持信号（Ｖｃｃと同じ電圧を持続する信号）、又は図４（ｃ）に示す“０”保持信号（アース電位を持続する信号）がＮＲＺ信号２１ｂとして出力されるが、ＮＲＺ信号２１ｂの直流成分はコンデンサ７により阻止されるので、“１”保持信号又は“０”保持信号の、それぞれ“１”ビット又は“０”ビットが長時間連続すると、“１”保持信号の場合及び“０”保持信号の場合のそれぞれの場合で、ＮＲＺ／ＣＭＩ変換回路６の入力側の電圧は共に、抵抗器８と抵抗器９とで生成され供給された上記のバイアス電圧に収斂し、ＮＲＺ／ＣＭＩ変換回路６の入力側はこのバイアス電圧の値に保持される。このため、ＮＲＺ／ＣＭＩ変換回路６は、ＬＳＩ１ｂから出力されるＮＲＺ信号２１ｂが“１”保持信号であるのか、又は“０”保持信号であるのかの判定が不可能となり、ＮＲＺ／ＣＭＩ変換回路６の入力側からは、図４（ｂ）に示す“１”保持信号と図４（ｃ）に示す“０”保持信号とが区別できないことになる。このような状態になると、ＮＲＺ／ＣＭＩ変換回路６はＡＬＬ“１”信号又はＡＬＬ“０”信号をＣＭＩ出力信号として出力することができなくなってしまう。
【００２１】
【発明が解決しようとする課題】
上述した従来の出力波形制御回路は、ＮＲＺ信号を出力するＬＳＩの出力側とＣＭＩ信号を出力するＮＲＺ／ＣＭＩ変換回路の入力側との間に、ＬＳＩから出力されるＮＲＺ信号に含まれた直流成分を阻止するためのコンデンサと、ＮＲＺ／ＣＭＩ変換回路の入力側に直流電圧をバイアス電圧として供給するための抵抗器とを使用しているので、ＡＬＬ“１”信号及びＡＬＬ“０”信号の、それぞれ“１”又は“０”の連続するビット数をあまり大きくできず、ＮＲＺ／ＣＭＩ変換回路から出力されるＣＭＩ信号の“１”及び“０”の波形が、ＩＴＵ−Ｔ  Ｇ．７０３に規定されるパルスマスクを満足するか否かの確認を高い信頼度で容易に得ることが難しいという欠点を有していた。
【００２２】
本発明の目的は、ＣＭＩ信号として出力されるＡＬＬ“１”信号及びＡＬＬ“０”信号の、それぞれ“１”又は“０”の連続するビット数を大きくでき、ＮＲＺ／ＣＭＩ変換回路から出力されるＣＭＩ信号の“１”及び“０”の波形がパルスマスクを満足するか否かの確認を高い信頼度で得ることが容易にできる出力波形制御回路を提供することにある。
【００２３】
【課題を解決するための手段】
第１の発明の出力波形制御回路は、無線通信装置の受信部のベースバンドインタフェース部に含まれ、（Ａ）受信信号をＮＲＺ信号として出力する第１の半導体回路、（Ｂ）前記第１の半導体回路から出力される前記ＮＲＺ信号を入力してＮＲＺ／ＣＭＩ変換を行ってＣＭＩ信号として出力する第２の半導体回路、（Ｃ）前記第１の半導体回路から出力される前記ＮＲＺ信号の直流分を阻止して前記第２の半導体回路に出力するフィルタ回路、（Ｄ）前記第１の半導体回路から前記受信信号をＮＲＺ信号として出力させるか、前記第２の半導体回路から出力されるＣＭＩ信号がＩＴＵ−ＴＧ．７０３に規定されたパルスマスクに関しての規格を満足するか否かの確認のために必要な、連続する全てのビットが“１”であるＮＲＺ信号を前記第１の半導体回路から前記第２の半導体回路に出力させるか、又は前記確認のために必要な、連続する全てのビットが“０”であるＮＲＺ信号を前記第１の半導体回路から前記第２の半導体回路に出力させるかの指定情報を有するＮＲＺ出力制御信号を前記第１の半導体回路に出力するＮＲＺ出力制御回路、（Ｅ）前記フィルタ回路の出力側に設けられ、前記ＮＲＺ出力制御信号の指定情報に基づいて、前記第１の半導体回路が前記受信信号をＮＲＺ信号として出力する場合、及び前記パルスマスクに関しての規格を満足するか否かの確認のために必要な、連続する全てのビットが“１”であるＮＲＺ信号を前記第１の半導体回路に出力させる場合に、前記第２の半導体回路の入力側にあらかじめ定められた電圧を、あらかじめ定められた第１の抵抗値を介して供給する第１の電位制御回路、（Ｆ）前記フィルタ回路の出力側に設けられ、前記ＮＲＺ出力制御信号の指定情報に基づいて、前記第１の半導体回路が前記受信信号をＮＲＺ信号として出力する場合、及び前記パルスマスクに関しての規格を満足するか否かの確認のために必要な、連続する全てのビットが“０”であるＮＲＺ信号を前記第１の半導体回路に出力させる場合に、前記第２の半導体回路の入力側にアース電位を、あらかじめ定められた第２の抵抗値を介して供給する第２の電位制御回路、を備えたことを特徴として構成される。
【００２４】
また、第２の発明の出力波形制御回路は、第１の発明の出力波形制御回路において、前記第１の電位制御回路は前記第１の抵抗値を有する第１の抵抗器及び前記第１の抵抗器と直列に接続された第１の開閉器とを有し、前記第２の電位制御回路は前記第２の抵抗値を有する第２の抵抗器及び前記第２の抵抗器と直列に接続された第２の開閉器とを有し、前記第１の抵抗器は、前記第１の開閉器と接続されていない他端が前記あらかじめ定められた電圧を有する電源電圧に接続され、前記第１の開閉器は、前記第１の抵抗器と接続されていない他端が前記第２の半導体回路の入力側に接続され、前記第２の抵抗器は、前記第２の開閉器と接続されていない他端が前記アース電位に接続され、前記第２の開閉器は、前記第２の抵抗器と接続されていない他端が前記第２の半導体回路の入力側に接続されることを特徴として構成される。
【００２５】
また、第３の発明の出力波形制御回路は、第１又は第２の発明の出力波形制御回路において、前記ＮＲＺ出力制御回路からの前記ＮＲＺ出力制御信号は、２ビットのバイナリー信号で構成され、前記バイナリー信号が「１１」のとき、前記第１の電位制御回路の開閉器及び前記第２の電位制御回路の開閉器が閉じ、前記バイナリー信号が「１０」のとき、前記第１の電位制御回路の開閉器が閉じて前記第２の電位制御回路の開閉器が開き、前記バイナリー信号が「０１」のとき、前記第１の電位制御回路の開閉器が開いて前記第２の電位制御回路の開閉器が閉じることを特徴として構成される。
【００２６】
また、第４の発明の出力波形制御回路は、第２又は第３の発明の出力波形制御回路において、前記開閉器はリレーであることを特徴として構成される。
【００２７】
また、第５の発明の出力波形制御回路は、第１、第２又は第３の発明の出力波形制御回路において、前記フィルタ回路はコンデンサであることを特徴として構成される。
【００２８】
また、第６の発明の出力波形制御回路は、第１、第２、第３、第４又は第５の発明の出力波形制御回路において、前記第１の半導体回路はＬＳＩ回路であり、前記第２の半導体回路はＩＣ回路であることを特徴として構成される。
【００２９】
また、第７の発明の出力波形制御回路は、第１の発明の出力波形制御回路において、前記第１の電位制御回路及び第２の電位制御回路はそれぞれ、電子ボリュームと、前記ＮＲＺ出力制御回路からの前記ＮＲＺ出力制御信号を受けて、前記電子ボリュームを駆動し前記電子ボリュームの抵抗値を変更させる電子ボリューム駆動回路とを有し、前記電子ボリューム駆動回路は前記ＮＲＺ出力制御回路から出力される前記ＮＲＺ出力制御信号の指定情報に基づいて前記電子ボリュームの抵抗値を変更させることを特徴として構成される。
【００３０】
また、第８の発明の出力波形制御回路は、第２又は第３の発明の出力波形制御回路において、前記開閉器はアナログスイッチであることを特徴として構成される。
【００３１】
また、第９の発明の出力波形制御回路は、第８の発明の出力波形制御回路において、前記アナログスイッチは半導体回路であることを特徴として構成される。
【００３２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００３３】
図１は、本発明の出力波形制御回路の実施の一形態を示すブロック図である。
【００３４】
図１に示す本実施の形態の出力波形制御回路は、マイクロ波通信装置等の内部にあって、受信信号をＮＲＺ信号２１ａとして出力するＬＳＩ１ａ（第１の半導体回路）と、ＬＳＩ１ａから出力されるＮＲＺ信号２１ａを入力してＮＲＺ／ＣＭＩ変換を行いＣＭＩ信号２３ａを出力する、ＩＣで構成されたＮＲＺ／ＣＭＩ変換回路６（第２の半導体回路）と、ＬＳＩ１ａが出力するＮＲＺ信号２１ａの直流成分を阻止するコンデンサ３（フィルタ回路）と、ＬＳＩ１ａがＮＲＺ信号２１ａとしてランダム信号を出力する場合は、ＮＲＺ信号２１ａが入力されるＮＲＺ／ＣＭＩ変換回路６の入力側にバイアス電圧として供給する直流電圧を、後述する電位制御回路５とで生成し、また、ＬＳＩ１ａがＮＲＺ信号２１ａとして“１”保持信号を出力する場合は、ＮＲＺ／ＣＭＩ変換回路６の入力側の電位が、ＬＳＩ１ａが出力する“１”保持信号の電圧と同じ値の電位になるようにあらかじめ定められた値の直流電圧をＮＲＺ／ＣＭＩ変換回路６の入力側に供給する電位制御回路４（第１の電位制御回路）と、ＬＳＩ１ａがＮＲＺ信号２１ａとしてランダム信号を出力するときは、ＮＲＺ信号２１ａが入力されるＮＲＺ／ＣＭＩ変換回路６の入力側にバイアス電圧として供給する上記直流電圧を、上記の電位制御回路４とで生成し、また、ＬＳＩ１ａがＮＲＺ信号２１ａとして“０”保持信号を出力する場合は、すなわち、ＬＳＩ１ａの出力電圧がアース電位に保持される場合は、ＮＲＺ／ＣＭＩ変換回路６の入力側の電位もアース電位に保持されるようにアース電位をＮＲＺ／ＣＭＩ変換回路６の入力側に供給する電位制御回路５（第２の電位制御回路）と、ＬＳＩ１ａの出力信号の内容を切り替えるための指定情報を有する制御信号であるＮＲＺ出力制御信号２４ａをＬＳＩ１ａへ出力するＮＲＺ出力制御回路２ａとを備えて構成される。
【００３５】
また、図２に示すように、電位制御回路４は抵抗器１１と、ＮＲＺ出力制御信号２４ａの指定に従って回路の開閉を行う開閉器としてのスイッチ１２とを備えて構成され、図３に示すように、電位制御回路５は抵抗器１３と、ＮＲＺ出力制御信号２４ａの指定に従って回路の開閉を行うスイッチ１４とを備えて構成される。
【００３６】
次に、動作を説明する。
【００３７】
最初に動作の概要を説明する。
【００３８】
図１を参照すると、ＮＲＺ出力制御回路２ａは、従来の技術の欄で述べた図６に示す出力波形制御回路の場合のＮＲＺ出力制御回路２ｂと同様に、ＬＳＩ１ａの出力信号の内容を指定し出力信号の内容を切り替えるためのＮＲＺ出力制御信号２４ａをＬＳＩ１ａに出力する。ＬＳＩ１ａはＮＲＺ出力制御信号２４ａの指定に従って、図５に示すような、ランダム信号、ＡＬＬ“１”信号、又はＡＬＬ“０”信号のいずれかのＮＲＺ信号２１ａを出力する。そして、ＮＲＺ／ＣＭＩ変換回路６は、入力されたＮＲＺ信号２１ａに対してＮＲＺ／ＣＭＩ変換を行い、ＮＲＺ出力制御信号２４ａの指定に従った、ランダム信号、ＡＬＬ“１”信号、又はＡＬＬ“０”信号のいずれかのＣＭＩ信号２３ａを出力する。
【００３９】
例えば、ＬＳＩ１ａからＮＲＺ信号２１ａとして出力されるランダム信号がＮＲＺ／ＣＭＩ変換回路６に入力されると、ＮＲＺ／ＣＭＩ変換回路６は、入力されたＮＲＺ信号２１ａに対してＮＲＺ／ＣＭＩ変換を行って、マイクロ波通信装置等のベースバンド出力であるＣＭＩ信号２３ａとして上記ランダム信号を出力する。
【００４０】
また、ＮＲＺ出力制御回路２ａは、ＮＲＺ出力制御信号２４ａを電位制御回路４及び電位制御回路５にも出力し、ＮＲＺ出力制御信号２４ａによって電位制御回路４及び電位制御回路５を制御する。電位制御回路４及び電位制御回路５がＮＲＺ出力制御信号２４ａによって制御されることにより、ＬＳＩ１ａからＮＲＺ／ＣＭＩ変換回路６に出力されるランダム信号、ＡＬＬ“１”信号又はＡＬＬ“０”信号のＮＲＺ信号２１ａの種別に応じて、ＮＲＺ／ＣＭＩ変換回路６の入力側に必要な電圧が供給される。
【００４１】
ランダム信号の場合は、電位制御回路４と電位制御回路５とがそれぞれ内蔵する抵抗器１１、１４で直流の電源電圧Ｖｃｃを分圧して得られる直流電圧がＮＲＺ信号２１ａのバイアス電圧としてＮＲＺ／ＣＭＩ変換回路６の入力側に供給される。ＡＬＬ“１”信号の場合は、電位制御回路４が内蔵する抵抗器１１を介してＶｃｃの電圧がＮＲＺ／ＣＭＩ変換回路６の入力側に供給される。また、ＡＬＬ“０”信号の場合は、電位制御回路５が内蔵する抵抗器１４を介してアース電位がＮＲＺ／ＣＭＩ変換回路６の入力側に供給される。
【００４２】
なお、図１に示す出力波形制御回路において、ＮＲＺ出力制御回路２ａから出力されるＮＲＺ出力制御信号２４ａは、バイナリーの２ビットの信号を含んで構成される。ＮＲＺ出力制御信号２４ａの上記バイナリーの２ビットの値が“１１”の場合は、ランダム信号を出力するようにＬＳＩ１ａの出力を切り替える制御がＬＳＩ１ａに対して行われ、“１０”の場合は、ＡＬＬ“１”信号を出力するようにＬＳＩ１ａの出力を切り替える制御がＬＳＩ１ａに対して行われ、“０１”の場合は、ＡＬＬ“０”信号を出力するようにＬＳＩ１ａの出力を切り替える制御がＬＳＩ１ａに対して行われる。なお、上記バイナリーの２ビットの値が“００”の場合は、ＮＲＺ出力制御信号２４ａとして送出されないものとする。
【００４３】
次に、ＮＲＺ出力制御信号２４ａにより制御されるＬＳＩ１ａ、電位制御回路４及び電位制御回路５の動作の詳細について説明する。
【００４４】
ＮＲＺ出力制御信号２４ａは、ＮＲＺ出力制御回路２ａからＬＳＩ１ａ、電位制御回路４及び電位制御回路５に同時に出力される。ＬＳＩ１ａに出力されたＮＲＺ出力制御信号２４ａにより、ＬＳＩ１ａの出力が制御されるとともに、電位制御回路４及び電位制御回路５もそれぞれＮＲＺ出力制御回路２ａから出力されたＮＲＺ出力制御信号２４ａにより制御される。
【００４５】
電位制御回路４では、ＮＲＺ出力制御信号２４ａの１ビット目（上位の桁のビット）が“１”の場合、スイッチ１２が閉じ、“０”の場合はスイッチ１２が開く。また、電位制御回路５では、ＮＲＺ出力制御信号２４ａの２ビット目（下位の桁のビット）が“１”の場合、スイッチ１３が閉じ、“０”の場合はスイッチ１３が開く。
【００４６】
従って、図１の出力波形制御回路がランダム信号を出力する場合、すなわち通常の信号伝送を行う状態においては、ＮＲＺ出力制御回路２ａは、２ビットの値が“１１”であるＮＲＺ出力制御信号２４ａを出力し、ＬＳＩ１ａはランダム信号のＮＲＺ信号２１ａを出力する。しかし、その出力信号の直流成分はコンデンサ３で阻止される。
【００４７】
一方、電位制御回路４では、ＮＲＺ出力制御信号２４ａの１ビット目が“１”であるので、スイッチ１２が閉じ、電位制御回路５でも、ＮＲＺ出力制御信号２４ａの２ビット目が“１”であるのでスイッチ１３が閉じる。従って、電位制御回路４の抵抗器１１と電位制御回路５の抵抗器１４とで直流電圧Ｖｃｃを分圧して得られる直流電圧がＮＲＺ／ＣＭＩ変換回路６に入力されるランダム信号のＮＲＺ信号２１ａに必要なバイアス電圧として供給される。入力されるランダム信号のＮＲＺ信号２１ａに必要な直流電圧をバイアス電圧として供給されたＮＲＺ／ＣＭＩ変換回路６は、ＮＲＺ信号２１ａに対してＮＲＺ／ＣＭＩ変換を行いランダム信号のＣＭＩ信号２３ａを出力する。
【００４８】
また、ＣＭＩ信号２３ａがパルスマスクを満足するか否かを確認するために、出力波形制御回路にＡＬＬ“１”信号を出力させる場合には、ＮＲＺ出力制御回路２ａは、２ビットの値が“１０”であるＮＲＺ出力制御信号２４ａを出力し、ＬＳＩ１ａは“１”保持信号をＮＲＺ信号２１ａとして出力する。このとき、その出力信号の直流成分はコンデンサ３によって阻止される。
【００４９】
しかし、電位制御回路４では、ＮＲＺ出力制御信号２４ａの１ビット目が“１”のためスイッチ１２が閉じ、電位制御回路５では、ＮＲＺ出力制御信号２４ａの２ビット目が“０”のためスイッチ１３が開くので、電位制御回路４の抵抗器１１を介してＶｃｃ電圧がＮＲＺ／ＣＭＩ変換回路６の入力側に供給される。この結果、ＮＲＺ／ＣＭＩ変換回路６の入力側の電位は、ＬＳＩ１ａからＮＲＺ信号２１ａとして出力された、“１”保持信号の信号レベルと同じＶｃｃの電位に保持される。この状態で、ＮＲＺ／ＣＭＩ変換回路６は、入力側の上記電位に対しＮＲＺ／ＣＭＩ変換を行い、ＡＬＬ“１”信号のＣＭＩ信号２３ａを出力する。
【００５０】
また、出力波形制御回路にＡＬＬ“０”信号を出力させる場合には、ＮＲＺ出力制御回路２ａは、２ビットの値が“０１”であるＮＲＺ出力制御信号２４ａを出力し、ＬＳＩ１ａは“０”保持信号のＮＲＺ信号２１ａを出力する。このときのＬＳＩ１ａから出力される、“０”保持信号のＮＲＺ信号２１ａの電圧レベルはアース電位のレベルである。
【００５１】
一方、電位制御回路４では、ＮＲＺ出力制御信号２４ａの１ビット目が“０”のためスイッチ１２が開き、電位制御回路５では、ＮＲＺ出力制御信号２４ａの２ビット目が“１”のためスイッチ１３が閉じるので、電位制御回路５の抵抗器１４を介してアース電位がＮＲＺ／ＣＭＩ変換回路６の入力側に供給され、ＮＲＺ／ＣＭＩ変換回路６の入力側の電位は、ＬＳＩ１ａから出力された、“０”保持信号のＮＲＺ信号２１ａの電圧レベルと同じアース電位のレベルに保持される。この状態で、ＮＲＺ／ＣＭＩ変換回路６は、入力側の上記電位に対しＮＲＺ／ＣＭＩ変換を行い、ＡＬＬ“０”信号のＣＭＩ信号２３ａを出力する。
【００５２】
以上のように、ＮＲＺ出力制御回路２ａから出力されるＮＲＺ出力制御信号２４ａにより、ＬＳＩ１ａの外に電位制御回路４と電位制御回路５を制御し、ＮＲＺ／ＣＭＩ変換回路６の入力側の電位を制御することができるようにしたことにより、ＮＲＺ／ＣＭＩ変換回路６の入力側で、ＬＳＩ１ａから出力される“１”保持信号と“０”保持信号との識別が容易となり、ＣＭＩ信号として出力されるＡＬＬ“１”信号又はＡＬＬ“０”信号の、“１”又は“０”の連続するビット数を大きくでき、ＮＲＺ／ＣＭＩ変換回路から出力されるＣＭＩ信号の“１”及び“０”の波形がパルスマスクを満足するか否かの確認を高い信頼度で得ることが容易になる。
【００５３】
上記の説明では、ＮＲＺ出力制御回路２ａから出力されるＮＲＺ出力制御信号２４ａはバイナリーの２ビットの信号で構成されることで説明したが、バイナリーの２ビットの信号に限定されることはなく、ランダム信号、ＡＬＬ“１”信号、及びＡＬＬ“０”信号の３種類の信号を個別に指定できるビット信号であればよい。
【００５４】
また、上記の説明では、電位制御回路４及び電位制御回路５をそれぞれスイッチと抵抗器により構成した場合で説明したが、スイッチと抵抗器を電子ボリューム回路に置き換えて構成するようにしてもよい。すなわち、電位制御回路４及び電位制御回路５はそれぞれ、電子ボリュームと、ＮＲＺ出力制御回路２ａからのＮＲＺ出力制御信号２４ａを受けて、電子ボリュームを駆動し電子ボリュームの抵抗値を変更させる電子ボリューム駆動回路とを設け、電子ボリューム駆動回路はＮＲＺ出力制御回路２ａから出力されるＮＲＺ出力制御信号の指定情報に基づいて電子ボリュームの抵抗値を変更させて、ＮＲＺ／ＣＭＩ変換回路６の入力側の電位を変更するように構成してもよい。さらに、電位制御回路４及び電位制御回路５のスイッチ１２及びスイッチ１３として、リレー及び半導体回路のようなアナログスイッチなどを用いるようにしてもよい。
【００５５】
【発明の効果】
以上説明したように、本発明の出力波形制御回路は、ＮＲＺ出力制御回路が出力するＮＲＺ出力制御信号により、ＮＲＺ信号を出力するＬＳＩ回路を制御する外に、第１の電位制御回路及び第２の電位制御回路を制御してＮＲＺ／ＣＭＩ変換回路の入力側の電位を制御させることにより、ＣＭＩ信号として出力されるＡＬＬ“１”信号及びＡＬＬ“０”信号の、それぞれ“１”又は“０”の連続するビット数を大きくでき、ＮＲＺ／ＣＭＩ変換回路から出力されるＣＭＩ信号の“１”及び“０”の波形がパルスマスクを満足するか否かの確認を高い信頼度で得ることが容易にできるという効果を有している。
【図面の簡単な説明】
【図１】本発明の出力波形制御回路の実施の一形態を示すブロック図である。
【図２】本実施の形態の出力波形制御回路における電位制御回路４の一例を示すブロック図である。
【図３】本実施の形態の出力波形制御回路における電位制御回路５の一例を示すブロック図である。
【図４】ＮＲＺ信号における信号パターンを説明するための説明図である。
【図５】ＣＭＩ信号における信号パターンを説明するための説明図である。
【図６】従来の出力波形制御回路を示すブロック図である。
【符号の説明】
１ａ、１ｂ    ＬＳＩ
２ａ、２ｂ    ＮＲＺ出力制御回路
３    コンデンサ
４    電位制御回路
５    電位制御回路
６    ＮＲＺ／ＣＭＩ変換回路
７    コンデンサ
８    抵抗器
９    抵抗器
１１    抵抗器
１２    スイッチ
１３    スイッチ
１４    抵抗器
２１ａ、２１ｂ    ＮＲＺ信号
２３ａ、２３ｂ    ＣＭＩ信号
２４ａ、２４ｂ    ＮＲＺ出力制御信号
【図１】
0003642052.tif 000002
【図２】
0003642052.tif 000003
【図３】
0003642052.tif 000004
【図４】
0003642052.tif 000005
【図５】
0003642052.tif 000006
【図６】
0003642052.tif 000007