(57)【特許請求の範囲】
【請求項１】
遅延用コンデンサと該遅延用コンデンサに電流を供給する電流供給回路と、該遅延用コンデンサを該電流供給回路から供給される電流により充電して該遅延用コンデンサに印加される電圧を遅延させる遅延回路とを有する遅延回路付き半導体集積回路において、
電流増加制御信号に応じて前記電流供給回路を制御して、前記電流供給回路から前記遅延用コンデンサに供給する電流を増加させる電流増加回路と、
前記遅延用コンデンサを放電制御信号により強制的に放電させる強制放電回路とを有し、
前記電流増加回路の前記電流増加制御信号を前記強制放電回路の前記放電制御信号とは反対の極性に設定し、
前記電流増加制御信号と前記放電制御信号との入力端子を共通化したことを特徴とする遅延回路付き半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遅延回路付き半導体集積回路に係り、特に、遅延用コンデンサに電流を充電するまでの時間に応じて遅延を行う遅延回路付き半導体集積回路に関する。
【０００２】
【従来の技術】
図３に従来の遅延回路付き半導体集積回路の一例の構成図を示す。図３に示す半導体集積回路は、供給電圧を検出し、供給電圧が所定の電圧以下となったときにリセット信号を出力するシステムリセット回路が内蔵された半導体集積回路を示す。
【０００３】
従来のシステムリセット回路１は、供給電圧Ｖｃｃより基準電圧Ｖｒｅｆを生成する基準電圧回路２、供給電圧Ｖｃｃを遅延用コンデンサＣ１により遅延しつつ検出する検出回路３、基準電圧回路２で生成された基準電圧Ｖｒｅｆと検出回路３で検出された検出電圧Ｖｓｅｎとを比較し、基準電圧Ｖｒｅｆに比べて検出電圧Ｖｓｅｎが大きいときにハイレベルとなり、基準電圧Ｖｒｅｆに比べて検出電圧Ｖｓｅｎが小さいときにローレベルとなる信号を出力するコンパレータ４、コンパレータ４の出力信号に応じてスイッチングされリセット信号を生成する出力トランジスタＱ１、遅延用コンデンサＣ１を供給電圧Ｖｃｃに応じて放電させる放電回路５、遅延用コンデンサＣ１を外部から供給されるマニュアルリセット信号に応じて強制的に放電させるマニュアルリセット回路６より構成される。
【０００４】
基準電圧回路２は、定電流源７及びツェナーダイオードＤｚを供給電圧Ｖｃｃに直列に接続した構成としてなり、ツェナーダイオードＤｚに生じる逆方向電圧により基準電圧Ｖｒｅｆを発生させる。検出回路３は、定電流源８及び遅延用コンデンサＣ１に供給電圧Ｖｃｃに直列に接続した構成とされ、供給電圧Ｖｃｃの印加時に定電流源８により遅延用コンデンサＣ１に定電流を供給し、遅延用コンデンサＣ１に印加される電圧が遅延されて立ち上がるのを利用して供給電圧Ｖｃｃを遅延させた検出信号Ｖｓｅｎを生成しコンパレータ４の反転端子に供給する。
【０００５】
コンパレータ４の非反転端子には、基準電圧回路２で生成された基準電圧Ｖｒｅｆが供給される。コンパレータ４は、基準電圧回路２で生成された基準電圧Ｖｒｅｆと検出回路３で検出された検出電圧Ｖｓｅｎとを比較し、基準電圧Ｖｒｅｆに比べて検出電圧Ｖｓｅｎが大きいときにハイレベルとなり、基準電圧Ｖｒｅｆに比べて検出電圧Ｖｓｅｎが小さいときにローレベルとなる信号を生成し、出力トランジスタＱ１のベースに供給する。
【０００６】
出力トランジスタＱ１は、ＮＰＮトランジスタより構成され、エミッタが接地され、コレクタが出力端子Ｔout に接続されている。出力トランジスタＱ１は、コンパレータ４の出力がハイレベルのときにオンとなり、コンパレータ４の出力がローレベルのときにオフとなり、供給電圧Ｖｃｃが基準電圧Ｖｒｅｆより大きいときには出力端子Ｔout をハイレベルに保持し、供給電圧Ｖｃｃが基準電圧Ｖｒｅｆより小さくなったときには出力端子Ｔout をローレベルにする。
【０００７】
放電回路５は、供給電圧Ｖｃｃを分圧する抵抗Ｒ１, Ｒ２、供給電圧Ｖｃｃを分圧した電圧と基準電圧回路２で生成された基準電圧Ｖｒｅｆと比較するコンパレータ９、コンパレータ９の出力に応じてスイッチングされる放電用トランジスタＱ２より構成される。放電回路５は、供給電圧Ｖｃｃが低下したの供給電圧Ｖｃｃがコンパレータ４で検出される電圧より十分に大きい電圧で検出し、放電用トランジスタＱ２をオンして、遅延用トランジスタＣ１に充電された電荷を放電させることにより、次に供給電圧Ｖｃｃが上昇したときに確実に遅延がかかるように構成されている。
【０００８】
また、マニュアルリセット回路６は、ＮＰＮトランジスタよりなり、コレクタが遅延用コンデンサＣ１とコンパレータ４の反転入力端子との接続点に接続され、エミッタが接地されたマニュアル放電用トランジスタＱ３、マニュアル端子ＴMANUALに供給される電圧を分圧し、マニュアル放電用トランジスタＱ３のベースに供給する抵抗Ｒ３，Ｒ４より構成される。マニュアルリセット回路６は、マニュアルセット端子ＴMANUALにリセット電圧Ｖｒｅｓｅｔを供給することによりマニュアル放電用トランジスタＱ３をオンさせ、遅延用トランジスタＣ１を放電させ、リセットをかけることができるようにしていた。
【０００９】
図４に従来の動作波形図を示す。図４（Ａ）は供給電圧Ｖｃｃの波形図、図４（Ｂ）はリセット信号の波形図を示す。
図４に示すように従来のシステムリセット回路１では、時刻Ｔ１で供給電圧Ｖｃｃが基準電圧Ｖｒｅｆより大きくなると遅延用コンデンサＣ１への充電が開始され、所定時間（数百ｍｓ）経過した後、リセット信号がハイレベルとなる。
【００１０】
【発明が解決しようとする課題】
しかるに、従来の遅延回路付きの半導体集積回路では、供給電圧Ｖｃｃが基準電圧Ｖｒｅｆより大きくなると遅延用コンデンサＣ１への充電が開始され、所定時間経過した後、出力がハイレベルになるように構成されていたため、半導体装置のテスト時に出力がハイレベルの状態でのテストを行うときには、必ず所定の遅延時間経過した後にテストを実行する必要があり、テストに時間がかかってしまうなどの問題点があった。
【００１１】
本発明は上記の点に鑑みてなされたもので、状況に応じて遅延時間を短縮できる遅延回路付き半導体集積回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、遅延用コンデンサと該遅延用コンデンサに電流を供給する電流供給回路と、該遅延用コンデンサを該電流供給回路から供給される電流により充電して該遅延用コンデンサに印加される電圧を遅延させる遅延回路とを有する遅延回路付き半導体集積回路において、
電流増加制御信号に応じて前記電流供給回路を制御して、前記電流供給回路から前記遅延用コンデンサに供給する電流を増加させる電流増加回路と、
前記遅延用コンデンサを放電制御信号により強制的に放電させる強制放電回路とを有し、
前記電流増加回路の前記電流増加制御信号を前記強制放電回路の前記放電制御信号とは反対の極性に設定し、
前記電流増加制御信号と前記放電制御信号との入力端子を共通化したことを特徴とする。
【００１５】
本発明によれば、電流増加回路の電流増加制御信号を強制放電回路の放電制御信号とは反対の極性に設定することにより、電流増加制御信号を強制放電回路に供給しても強制放電回路が動作することがなく、また、逆に放電制御信号を電流増加回路に供給しても電流増加回路が動作してしまうことがなく、よって、電流増加制御信号と放電制御信号との入力端子を共通化することができるため、端子数を増加することなく、遅延時間の短縮機能を実現できる。
【００１６】
【発明の実施の形態】
図１に本発明の一実施例の構成図を示す。本実施例の半導体装置は、供給電圧を検出し、供給電圧が所定の電圧以上となったときにリセット信号を出力するシステムリセット回路が内蔵された半導体集積回路を示す。
【００１７】
本実施例のシステムリセット回路１は、供給電圧Ｖｃｃより基準電圧Ｖｒｅｆを生成する基準電圧回路１２、供給電圧Ｖｃｃを遅延しつつ検出する遅延用コンデンサＣ１１、請求項中の電流供給回路に相当し、遅延用コンデンサＣ１１を充電する充電回路１３、基準電圧回路２で生成された基準電圧Ｖｒｅｆと遅延用コンデンサＣ１１で検出された検出電圧Ｖｓｅｎとを比較し、基準電圧Ｖｒｅｆに比べて検出電圧Ｖｓｅｎが大きいときにハイレベルとなり、基準電圧Ｖｒｅｆに比べて検出電圧Ｖｓｅｎが小さいときにローレベルとなる信号を出力するコンパレータ１４、コンパレータ１４の出力信号に応じてスイッチングされリセット信号を生成する出力トランジスタＱ１１、遅延用コンデンサＣ１１を供給電圧Ｖｃｃに応じて放電させる放電回路１５、遅延用コンデンサＣ１１を外部から供給され、請求項中の放電制御信号に相当するマニュアルリセット信号に応じて強制的に放電させるマニュアルリセット回路１６、充電回路１３から遅延用コンデンサＣ１１に供給される充電電流を外部から供給され、請求項中の電流増加制御信号に相当する電流増加信号に応じて増加させる電流増加回路１７、マニュアルリセット信号、及び、電流増加信号を入力する入力抵抗Ｒ１４より構成される。
【００１８】
基準電圧回路１２は、定電流源１８及びツェナーダイオードＤｚを供給電圧Ｖｃｃに直列に接続した構成としてなり、ツェナーダイオードＤｚに生じる逆方向電圧により基準電圧Ｖｒｅｆを発生させる。
遅延用コンデンサＣ１１は、一端がコンパレータ１４の反転入力端子に接続され、他端が接地され、コンパレータ１４との接続点が充電回路１３に接続され、充電される構成とされている。
【００１９】
充電回路１３は、定電流源１９、ＮＰＮトランジスタＱ１２、Ｑ１３、ＰＮＰトランジスタＱ１４，Ｑ１５より構成される。充電回路１３は、ＮＰＮトランジスタＱ１２、及び、ＮＰＮトランジスタＱ１３、ＰＮＰトランジスタＱ１４，及び、ＰＮＰトランジスタＱ１５がそれぞれカレントミラー回路を構成しており、供給電圧Ｖｃｃに応じた電流を生成し、遅延用コンデンサＣ１１に供給する。遅延用コンデンサＣ１１は、充電回路１３から供給される電流により充電され、その印加電圧が遅延されて立ち上がり、検出信号Ｖｓｅｎとしてコンパレータ１４の反転端子に供給される。
【００２０】
コンパレータ１４の非反転端子には、基準電圧回路１２で生成された基準電圧Ｖｒｅｆが供給される。コンパレータ１４は、基準電圧回路１２で生成された基準電圧Ｖｒｅｆと遅延用コンデンサＣ１１で検出された検出電圧Ｖｓｅｎとを比較し、基準電圧Ｖｒｅｆに比べて検出電圧Ｖｓｅｎが大きいときにハイレベルとなり、基準電圧Ｖｒｅｆに比べて検出電圧Ｖｓｅｎが小さいときにローレベルとなる信号を生成し、出力トランジスタＱ１１のベースに供給する。
【００２１】
出力トランジスタＱ１１は、ＮＰＮトランジスタより構成され、エミッタが接地され、コレクタが出力端子Ｔout に接続されている。出力トランジスタＱ１１は、コンパレータ１４の出力がハイレベルのときにオンとなり、コンパレータ１４の出力がローレベルのときにオフとなり、供給電圧Ｖｃｃが基準電圧Ｖｒｅｆより大きいときには出力端子Ｔout をハイレベルに保持し、供給電圧Ｖｃｃが基準電圧Ｖｒｅｆより小さくなったときには出力端子Ｔout をローレベルにする。
【００２２】
放電回路１５は、供給電圧Ｖｃｃを分圧する抵抗Ｒ１１, Ｒ１２、供給電圧Ｖｃｃを分圧した電圧と基準電圧回路１２で生成された基準電圧Ｖｒｅｆと比較するコンパレータ２０、コンパレータ２０の出力に応じてスイッチングされる放電用トランジスタＱ１６より構成される。放電回路１５は、供給電圧Ｖｃｃが低下したときに電圧を検出し、放電用トランジスタＱ１６をオンして、遅延用トランジスタＣ１１に充電された電荷を放電させることにより、次に供給電圧Ｖｃｃが上昇したときに確実に遅延がかかるように構成されている。
【００２３】
また、マニュアルリセット回路１６は、ＮＰＮトランジスタよりなり、コレクタが遅延用コンデンサＣ１１とコンパレータ１４の反転入力端子との接続点に接続され、エミッタが接地されたマニュアル放電用トランジスタＱ１７、マニュアル端子ＴMANUALに供給される電圧をマニュアル放電用トランジスタＱ１７のベースに供給する抵抗Ｒ１３より構成される。マニュアルリセット回路１６は、マニュアルセット端子ＴMANUALと入力抵抗Ｒ１４を介して接続され、マニュアルセット端子ＴMANUALに供給されるマニュアルリセット信号に応じてマニュアル放電用トランジスタＱ１７をオンさせ、遅延用トランジスタＣ１１を放電させ、リセットをかける。マニュアルリセット回路１６は、マニュアルリセット信号として正の電位の信号を供給することによりＮＰＮトランジスタＱ１７がオンし、遅延用トランジスタＣ１１が放電され、出力端子ＴOUT の信号がローレベルとし、リセットをかける。また、マニュアルリセット回路１６はマニュアル放電用トランジスタＱ１７をＮＰＮトランジスタで構成していることから、マニュアルリセット端子ＴMANUALが負の電位及び接地レベルのときには、ＮＰＮトランジスタＱ１７はオフとなり、リセットはかからない。
【００２４】
電流増加回路１７は、カレントミラー回路を構成するＮＰＮトランジスタＱ１８、Ｑ１９より構成され、電流引き込み用トランジスタであるＮＰＮトランジスタＱ１８のコレクタが、充電回路１３のＰＮＰトランジスタＱ１４、Ｑ１５よりなるカレントミラー回路起動用のトランジスタＱ１４のコレクタ、ベースに接続され、ＮＰＮトランジスタＱ１８、Ｑ１９のエミッタは、マニュアルリセット回路１６を起動するマニュアルリセット信号が供給されるマニュアルリセット端子ＴMANUALに抵抗Ｒ１４を介して接続される。電流増加回路１７は、マニュアルリセット端子ＴMANUALに電流増加信号として負の電位の信号を供給することにより起動用トランジスタＱ１９がオンされ、トランジスタＱ１８がオンし、電流増加信号の電位に応じた電流がトランジスタＱ１４のコレクタ、ベースより引き込まれる。従って、トランジスタＱ１４のコレクタ、ベースは、トランジスタＱ１８によりトランジスタＱ１３による引き込み電流より大きい電流が引き込まれるため、トランジスタＱ１５のコレクタ電流である遅延用コンデンサＣ１１の充電電流が増加し、遅延時間を短縮する。なお、マニュアルリセット端子ＴMANUALが接地電位では、トランジスタＱ１９のコレクタ−エミッタの電位が同等となりトランジスタＱ１８は、オフとなるため、トランジスタＱ１４のコレクタ、ベースの引き込みは行われず、充電回路１３の充電電流の増加は発生しない。
【００２５】
図２に本発明の一実施例の動作波形図を示す。図２（Ａ）は供給電圧Ｖｃｃの波形図、図２（Ｂ）はリセット信号の波形図、図２（Ｃ）はマニュアルリセット端子ＴMANUALに供給される電流増加信号の波形図を示す。
図２に示すように本実施例のシステムリセット回路１１では、時刻ｔ０でマニュアルリセット端子ＴMANUALに負の電位の電流増加信号を供給しておき、時刻ｔ１で供給電圧Ｖｃｃが基準電圧Ｖｒｅｆより大きくすると遅延用コンデンサＣ１１への充電通常より急速に行われ、通常の遅延時間の数百ｍｓに比べて大幅に短い遅延時間となる１ｍｓ以下の時間の時刻ｔ２出力信号をハイレベルにできる。
【００２６】
このように、本実施例によれば、マニュアルリセット回路１６を正の電位で動作するように設定し、充電回路１３の充電電流を増加させる電流増加回路１７を負の電位で動作するように設定し、マニュアルリセット端子ＴMANUALをマニュアルリセット回路１６を動作させるマニュアルリセット信号及び電流増加回路１７を動作させる電流増加信号を入力する端子として共用することができるため、端子数を増加させることなく、遅延時間を短縮するための電流増加回路１７を内蔵させる。また、電流増加回路１７を用いてリセット信号がハイレベル時に行われるべきテストを実施する際に遅延時間を短縮することにより、早くテストを実施することができるため、テストを効率的に実施することが可能となる。
【００２７】
【発明の効果】
本発明によれば、電流増加回路の電流増加制御信号を強制放電回路の放電制御信号とは反対の極性に設定することにより、電流増加制御信号を強制放電回路に供給しても強制放電回路が動作することがなく、また、逆に放電制御信号を電流増加回路に供給しても電流増加回路が動作してしまうことがなく、よって、電流増加制御信号と放電制御信号との入力端子を共通化することができるため、端子数を増加することなく、遅延時間の短縮機能を実現できる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
【図２】本発明の一実施例の動作波形図である。
【図３】従来の一例の構成図である。
【図４】従来の一例の動作波形図である。
【符号の説明】
１１  システムリセット回路
１２  基準電圧回路
１３  充電回路
１４  コンパレータ
１５  放電回路
１６  マニュアルリセット回路
１７  電流増加回路
【図１】
0003675001.tif 000002
【図２】
0003675001.tif 000003
【図３】
0003675001.tif 000004
【図４】
0003675001.tif 000005