(57)【特許請求の範囲】
【請求項１】
交流電源に接続された全波整流器と、全波整流器に並列的に接続された平滑コンデンサと、負荷回路を有し、交流電源電圧の絶対値が所定値以上の期間に、全波整流器から負荷回路に電力を供給しつつ、負荷回路に入力電流を流し、入力歪を改善する第１のスイッチ手段と、交流電源電圧の絶対値が所定値より小さい期間に、平滑コンデンサから負荷回路に電力を供給する第２のスイッチ手段と、交流電源電圧の絶対値が所定値より小さい期間に、交流電源から入力電流を流す入力歪改善手段を有することを特徴とするインバータ装置。
【請求項２】
交流電源に接続された全波整流器と、全波整流器の出力側に接続された平滑コンデンサと、全波整流器の入力端または出力端に直列接続されたインダクタと、交流電源から全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、平滑コンデンサと並列に接続された第１および第２のスイッチング素子の直列回路と、平滑コンデンサとダイオードの直列回路に並列に接続された第３および第４のスイッチング素子の直列回路と、第１および第２のスイッチング素子の接続点と第３および第４のスイッチング素子の接続点の間に接続された負荷回路とを備え、第１のスイッチング素子がダイオードの一端に第３のスイッチング素子がダイオードの他端に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第２のスイッチング素子をオン、第１および第４のスイッチング素子をオフとし、第３のスイッチング素子を高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第４のスイッチング素子をオン、第２のスイッチング素子をオフとし、第１および第３のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
【請求項３】
交流電源に接続された全波整流器と、全波整流器の出力側に接続された平滑コンデンサと、全波整流器の入力端または出力端に直列接続されたインダクタと、交流電源から全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、平滑コンデンサと並列に接続された第１および第２のスイッチング素子の直列回路と、平滑コンデンサとダイオードの直列回路に並列接続された第３のスイッチング素子と、第１および第２のスイッチング素子の接続点に一端を接続され第３のスイッチング素子とダイオードの接続点に他端を接続された負荷回路とを備え、第１のスイッチング素子がダイオードと平滑コンデンサの接続点に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第２のスイッチング素子のみを高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第１のスイッチング素子をオン、第２のスイッチング素子をオフとし、第３のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
【請求項４】
交流電源に接続された全波整流器と、全波整流器の第１の出力端に一端を接続されたインダクタと、インダクタの他端に一端を接続された第１のダイオードと、第１のダイオードの他端と全波整流器の第２の出力端の間に直列に接続された第１および第２のスイッチング素子と、第１のダイオードの前記一端と全波整流器の第２の出力端の間に接続された第３のスイッチング素子と、一端を第１のダイオードの前記一端に接続された第４のスイッチング素子と、第４のスイッチング素子の他端と全波整流器の第１の出力端の間に接続された第２のダイオードと、第４のスイッチング素子の前記他端と第１のダイオードの前記他端の間に接続された平滑コンデンサと、第４のスイッチング素子の前記他端と第１および第２のスイッチング素子の接続点の間に接続された負荷回路とを備え、第１および第２のダイオードはインダクタの蓄積エネルギーを平滑コンデンサに放出する方向に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第２および第４のスイッチング素子をオン、第１および第３のスイッチング素子をオフし、交流電源電圧の絶対値が所定値より小さい期間には第２および第４のスイッチング素子をオフ、第１のスイッチング素子をオンし、第３のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
【請求項５】
交流電源と、交流電源に直列接続されたインダクタと、交流電源とインダクタの直列回路を入力端に接続された全波整流器と、全波整流器の出力端に並列接続された平滑コンデンサと、平滑コンデンサに並列接続された第１および第２のスイッチング素子の直列回路と、平滑コンデンサに並列接続された第３および第４のスイッチング素子の直列回路と、第１および第２のスイッチング素子の接続点と第３および第４のスイッチング素子の接続点の間に接続された負荷回路とを備え、第１および第３のスイッチング素子は全波整流器の正出力端に接続され、第２および第４のスイッチング素子は全波整流器の負出力端に接続され、第３および第４のスイッチング素子の接続点は全波整流器の一方の交流入力端に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には交流電源の電圧極性に対応して第１または第２のスイッチング素子を高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には交流電源の電圧極性に対応して第１または第２のスイッチング素子を介して交流電源から入力電流が流れるように第１および第４のスイッチング素子または第２および第３のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
【請求項６】
交流電源に接続された全波整流器と、全波整流器の出力側に接続された平滑コンデンサと、全波整流器の入力端または出力端に直列接続されたインダクタと、交流電源から全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、平滑コンデンサと並列に接続された第１のスイッチング素子と負荷回路の直列回路と、平滑コンデンサとダイオードの直列回路に並列に接続された第２のスイッチング素子と前記負荷回路の直列回路とを備えるインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第２のスイッチング素子を高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第１および第２のスイッチング素子を高周波で反転同期してオン・オフさせる制御回路を有することを特徴とするインバータ装置。
【請求項７】
請求項３において、交流電源電圧の絶対値が所定値以上の期間における第２のスイッチング素子のオン・デューティを、交流電源電圧の絶対値が所定値より小さい期間における第３のスイッチング素子のオン・デューティよりも大きくしたことを特徴とするインバータ装置。
【請求項８】
請求項３において、交流電源電圧の絶対値が所定値以上の期間における第２のスイッチング素子の動作周波数を、交流電源電圧の絶対値が所定値より小さい期間における第３のスイッチング素子の動作周波数よりも小さくしたことを特徴とするインバータ装置。
【請求項９】
請求項３において、ダイオードとしてＭＯＳＦＥＴの逆並列ダイオードを用いると共に、交流電源電圧の絶対値が所定値以上の期間において前記ＭＯＳＦＥＴを第２のスイッチング素子と反転同期してオン・オフさせることを特徴とするインバータ装置。
【請求項１０】
交流電源と、交流電源に直列接続されたインダクタと、交流電源とインダクタの直列回路を入力端に接続された全波整流器と、全波整流器の出力端に並列接続された平滑コンデンサと、平滑コンデンサに並列接続された第１および第２のスイッチング素子の直列回路と、平滑コンデンサに並列接続された第３および第４のスイッチング素子の直列回路と、第１および第２のスイッチング素子の接続点と第３および第４のスイッチング素子の接続点の間に接続された負荷回路とを備え、第１および第３のスイッチング素子は全波整流器の正出力端に接続され、第２および第４のスイッチング素子は全波整流器の負出力端に接続され、第３および第４のスイッチング素子の接続点は全波整流器の一方の交流入力端に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には交流電源の電圧極性に対応して第１または第２のスイッチング素子を高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には交流電源の電圧極性に対応して第３または第４のスイッチング素子を介して交流電源から入力電流が流れるように第２および第３のスイッチング素子または第１および第４のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
【請求項１１】
交流電源に接続された全波整流器と、全波整流器の出力側に接続された平滑コンデンサと、全波整流器の出力端に直列接続されたインダクタと、交流電源から全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、平滑コンデンサと並列に接続された第１および第２のスイッチング素子の直列回路と、全波整流器の出力端に並列に接続された第３および第４のスイッチング素子の直列回路と、第１および第２のスイッチング素子の接続点と第３および第４のスイッチング素子の接続点の間に接続された負荷回路と、平滑コンデンサとダイオードの直列回路に並列に接続された第５のスイッチング素子とを備え、第１のスイッチング素子がダイオードの一端に第３のスイッチング素子がインダクタを介してダイオードの他端に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第２のスイッチング素子をオン、第１および第４のスイッチング素子をオフとし、第３のスイッチング素子と第５のスイッチング素子を反転同期して高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第４のスイッチング素子をオン、第２および第３のスイッチング素子をオフとし、第１および第５のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
【請求項１２】
請求項２において、第３のスイッチング素子とダイオードの直列回路と並列に第５のスイッチング素子を接続し、交流電源電圧の絶対値が所定値以上の期間に第３のスイッチング素子と反転同期して第５のスイッチング素子を高周波でオン・オフさせることを特徴とするインバータ装置。
【請求項１３】
交流電源に接続された第１および第２の全波整流器と、第１の全波整流器の出力側に接続された平滑コンデンサと、第１の全波整流器の出力端に直列接続されたインダクタと、交流電源から第１の全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、第２の全波整流器の出力端間に前記ダイオードを介して並列に接続された第１および第２のスイッチング素子の直列回路と、平滑コンデンサとダイオードの直列回路に並列接続された第３のスイッチング素子と、第１および第２のスイッチング素子の接続点に一端を接続され第３のスイッチング素子とダイオードの接続点に他端を接続された負荷回路とを備え、第１のスイッチング素子がダイオードと平滑コンデンサの接続点に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第２のスイッチング素子のみを高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第１のスイッチング素子をオン、第２のスイッチング素子をオフとし、第３のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
【請求項１４】
第１および第２の全波整流器はダイオードと第３のスイッチング素子の接続点側の整流素子を共有されていることを特徴とする請求項１３記載のインバータ装置。
【請求項１５】
請求項１３または１４において、交流電源電圧の絶対値が所定値以上の期間に第３のスイッチング素子を高周波でオン・オフさせることを特徴とするインバータ装置。
【請求項１６】
交流電源に接続された第１および第２の全波整流器と、第１の全波整流器の出力端に直列接続されたインダクタと、第１の全波整流器の出力端に前記インダクタを介して接続された平滑コンデンサと、平滑コンデンサと逆並列に接続されたダイオードと、平滑コンデンサに負荷回路を介して並列に接続された第１のスイッチング素子と、第２の全波整流回路の出力端に前記負荷回路を介して並列に接続された第２のスイッチング素子と、第１の全波整流回路の出力端に前記インダクタを介して並列に接続された第３のスイッチング素子とを備え、第１および第２の全波整流器は負荷回路と接続される側の整流素子を共有されているインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第２のスイッチング素子のみを高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第１のスイッチング素子をオン、第２のスイッチング素子をオフとし、第３のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
【請求項１７】
請求項３において、インダクタと並列に第４のスイッチング素子を接続し、交流電源電圧の絶対値が所定値以上の期間に第４のスイッチング素子をオンさせることを特徴とするインバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電源からの入力電流歪みを改善しながら負荷に電力を供給するインバ一タ装置に関するものである。
【０００２】
【従来の技術】
（従来例）
図３は従来の矩形波インバータの回路図である。交流電源Ｖｓを全波整流器ＤＢで全波整流し、全波整流器ＤＢの出力ＶDBを昇圧チョッパ１に入力し、入力力率を改善しつつ、交流入力電圧Ｖｉｎのピーク値より高い平滑直流電圧Ｖｃ１をコンデンサＣ１に得る。この平滑直流電圧Ｖｃ１を降圧チョッパ２に入力し、降圧された直流電圧Ｖｃ２をコンデンサＣ２に得る。コンデンサＣ２の電圧Ｖｃ２を極性反転インバータ３に入力し、負荷回路に矩形波電圧を供給する。極性反転インバータ３の負荷としては、高圧放電灯などが考えられる。
【０００３】
図３の例では極性反転インバータ３としてのフルブリッジインバータの一対の直列スイッチの接続点間に、トランスＴの１次巻線と放電灯ｌａの直列回路にコンデンサＣ３を並列に接続した構成を取っている。放電灯ｌａに直列接続されたトランスＴは放電灯ｌａの始動時に高圧を発生し、始動させるためのイグナイタ４の一部を構成するが、本発明には直接関係しないので、説明は省略する。
【０００４】
【発明が解決しようとする課題】
図３の従来例では、入力力率改善のために降圧チョッパ２の前段に昇圧チョッパ１を設けている。従って入力電流は一旦全て昇圧チョッパ１を介して平滑コンデンサＣ１に流れる。このため、交流電源Ｖｓから昇圧チョッパ１、降圧チョッパ２、極性反転インバータ３と多くの電力変換過程を経ることになり、回路効率には自ずと限界がある。また、使用する回路素子も多く、回路が大型化して高価なものになる。さらに、回路効率が良くないと素子の発熱が大きくなり、回路部品の放熱設計が難しくなり、回路が大型化する。
【０００５】
本発明は上述のような点に鑑みてなされたものであり、従来例のように多くの電力変換過程を経ることなく且つ交流電源からの入力電流歪みを改善しつつ負荷回路に電力を供給でき、回路効率の良いインバータ装置を提供することを課題とする。
【０００６】
【課題を解決するための手段】
本発明によれば、上記の課題を解決するために、図１に示すように、交流電源Ｖｓに接続された全波整流器ＤＢと、全波整流器ＤＢに並列的に接続された平滑コンデンサＣ１と、負荷回路を有し、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上の期間Ｔ１に、全波整流器ＤＢから負荷回路に電力を供給しつつ、負荷回路に入力電流を流し、入力歪を改善する第１のスイッチ手段と、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間Ｔ２に、平滑コンデンサＣ１から負荷回路に電力を供給する第２のスイッチ手段と、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間Ｔ２に、交流電源Ｖｓから入力電流を流す入力歪改善手段を有することを特徴とするものである。
【０００７】
具体的には、例えば図４に示すように、交流電源Ｖｓに接続された全波整流器ＤＢと、全波整流器ＤＢの出力側に接続された平滑コンデンサＣ１と、全波整流器ＤＢの出力端に直列接続されたインダクタＬ２と、交流電源Ｖｓから全波整流器ＤＢとインダクタＬ２を介して平滑コンデンサＣ１を充電する方向に平滑コンデンサＣ１と直列接続されたダイオードＤ１と、平滑コンデンサＣ１と並列に接続された第１および第２のスイッチング素子Ｑ１，Ｑ２の直列回路と、平滑コンデンサＣ１とダイオードＤ１の直列回路に並列に接続された第３および第４のスイッチング素子Ｑ３，Ｑ４の直列回路と、第１および第２のスイッチング素子Ｑ１，Ｑ２の接続点と第３および第４のスイッチング素子Ｑ３，Ｑ４の接続点の間に接続された負荷回路（インダクタＬ１とコンデンサＣ２、放電灯ｌａの直並列回路）とを備え、第１のスイッチング素子Ｑ１がダイオードＤ１の一端に第３のスイッチング素子Ｑ３がダイオードＤ１の他端に接続されたインバータ装置であって、図５に示すように、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上の期間Ｔ１には第２のスイッチング素子Ｑ２をオン、第１および第４のスイッチング素子Ｑ１，Ｑ４をオフとし、第３のスイッチング素子Ｑ３を高周波でオン・オフし、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間Ｔ２には第４のスイッチング素子Ｑ４をオン、第２のスイッチング素子Ｑ２をオフとし、第１および第３のスイッチング素子Ｑ１，Ｑ３を高周波でオン・オフさせることを特徴とするものである。また、図４の回路構成において、第３のスイッチング素子Ｑ３を短絡させて、図１０に示すように構成しても構わない。
【０００８】
【発明の実施の形態】
（実施形態１）
図１は本発明の実施形態１の回路図であり、図２はその動作説明図である。本実施形態は、請求項１の構成に対応するものであり、交流電源Ｖｓに接続された全波整流器ＤＢと、全波整流器ＤＢに並列的に接続された平滑コンデンサＣ１と、負荷回路を有し、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上の期間Ｔ１に、全波整流器ＤＢから負荷回路に電力を供給する第１のスイッチ手段と、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間Ｔ２に、平滑コンデンサＣ１から負荷回路に電力を供給する第２のスイッチ手段と、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間Ｔ２に、交流電源Ｖｓから入力電流を流す入力歪改善手段を有することを特徴とするものである。このように、本発明では、交流電源Ｖｓに接続された全波整流器ＤＢと平滑コンデンサＣ１を有し、全波整流器ＤＢの整流出力電圧ＶDBが所定値Ｖ０以上の期間Ｔ１では、負荷回路は全波整流器ＤＢに接続され、全波整流器ＤＢから直接電力を供給され、整流出力電圧ＶDBが所定値Ｖ０より小さい期間Ｔ２では、負荷回路は平滑コンデンサＣ１に接続され、平滑コンデンサＣ１から電力を供給される。また、期間Ｔ２において、全波整流器ＤＢから入力電流を流すことにより入力歪改善作用を持ち、平滑コンデンサＣ１を充電する作用も持つ。以上のように、期間Ｔ１においては負荷に直接電力を供給するから、従来のように多くの電力変換過程を経ていないので、回路効率の格段の向上が期待できる。また、期間Ｔ２においても、平滑コンデンサＣ１から電力を供給されるが、従来例に比べると電力変換過程は少なく、回路効率の向上が期待できる。
【０００９】
（実施形態２）
図４は本発明の実施形態２の回路図である。本実施形態は、請求項２の構成に対応するものであり、交流電源Ｖｓに接続された全波整流器ＤＢと、全波整流器ＤＢの出力側に接続された平滑コンデンサＣ１と、全波整流器ＤＢの出力端に直列接続されたインダクタＬ２と、交流電源Ｖｓから全波整流器ＤＢとインダクタＬ２を介して平滑コンデンサＣ１を充電する方向に平滑コンデンサＣ１と直列接続されたダイオードＤ１と、平滑コンデンサＣ１と並列に接続された第１および第２のスイッチング素子Ｑ１，Ｑ２の直列回路と、平滑コンデンサＣ１とダイオードＤ１の直列回路に並列に接続された第３および第４のスイッチング素子Ｑ３，Ｑ４の直列回路と、第１および第２のスイッチング素子Ｑ１，Ｑ２の接続点と第３および第４のスイッチング素子Ｑ３，Ｑ４の接続点の間に接続された負荷回路（インダクタＬ１とコンデンサＣ２、放電灯ｌａの直並列回路）とを備え、第１のスイッチング素子Ｑ１がダイオードＤ１の一端に第３のスイッチング素子Ｑ３がダイオードＤ１の他端に接続されたインバータ装置であって、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上の期間には第２のスイッチング素子Ｑ２をオン、第１および第４のスイッチング素子Ｑ１，Ｑ４をオフとし、第３のスイッチング素子Ｑ３を高周波でオン・オフし、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間には第４のスイッチング素子Ｑ４をオン、第２のスイッチング素子Ｑ２をオフとし、第１および第３のスイッチング素子Ｑ１，Ｑ３を高周波でオン・オフさせることを特徴とするものである。
【００１０】
各スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の動作は図５に示すとおりである。ＶDB≧Ｖ０の期間Ｔ１では、スイッチング素子Ｑ２、Ｑ３が動作する。スイッチング素子Ｑ２は常時オン状態、スイッチング素子Ｑ３は高周波でオン・オフする。
スイッチング素子Ｑ３のオン時には、図６に示すように、全波整流器ＤＢ→インダクタＬ２→スイッチング素子Ｑ３→インダクタＬ１→コンデンサＣ２、放電灯ｌａの並列回路→スイッチング素子Ｑ２→全波整流器ＤＢの経路で負荷へ図示した向きの電流を流す。
スイッチング素子Ｑ３のオフ時には、図７に示すように、インダクタＬ２の起電力により、全波整流器ＤＢ→インダクタＬ２→ダイオードＤ１→平滑コンデンサＣ１→全波整流器ＤＢの経路で平滑コンデンサＣ１を充電するとともに、インダクタＬ１の起電力により、インダクタＬ１→コンデンサＣ２、放電灯ｌａの並列回路→スイッチング素子Ｑ２→スイッチング素子Ｑ４の寄生ダイオード→インダクタＬ１の経路で負荷電流が回生する。
以上の動作により、期間Ｔ１においては入力電流が負荷回路に直接流れ込むことになる。
【００１１】
ＶDB＜Ｖ０の期間Ｔ２には、スイッチング素子Ｑ１、Ｑ３、Ｑ４が動作する。スイッチング素子Ｑ４は常時オン状態、スイッチング素子Ｑ１、Ｑ３は高周波でオン・オフする。
スイッチング素子Ｑ１のオン時には、図８に示すように、平滑コンデンサＣ１→スイッチング素子Ｑ１→コンデンサＣ２、放電灯ｌａの並列回路→インダクタＬ１→スイッチング素子Ｑ４→平滑コンデンサＣ１の経路で負荷へ上記とは逆向きの電流を流す。
スイッチング素子Ｑ１のオフ時には、図９に示すように、インダクタＬ１の起電力により、インダクタＬ１→スイッチング素子Ｑ４→スイッチング素子Ｑ２の寄生ダイオード→コンデンサＣ２、放電灯ｌａの並列回路→インダクタＬ１の経路で負荷電流が回生する。
【００１２】
一方、電源側の電流経路については、スイッチング素子Ｑ３がオンすると、図８に示すように、全波整流器ＤＢ→インダクタＬ２→スイッチング素子Ｑ３→スイッチング素子Ｑ４の経路で電源電圧に比例した傾きでインダクタＬ２の電流を増加させる。
スイッチング素子Ｑ３がオフすると、インダクタＬ２の起電力により、図９に示すように、全波整流器ＤＢ→インダクタＬ２→ダイオードＤ１→平滑コンデンサＣ１→全波整流器ＤＢの経路で平滑コンデンサＣ１を充電する。
この一連の動作は昇圧チョッパ動作であり、図１の実施形態１で述べた入力歪改善作用となる。以上の動作により、期間Ｔ２には期間Ｔ１と逆向きの負荷電流が平滑コンデンサＣ１から流れ、かつ入力歪改善動作も行う。
【００１３】
本実施形態によれば、期間Ｔ１においては負荷に直接電力を供給するから、従来のように多くの電力変換過程を経ていないので、回路効率の格段の向上が期待できる。期間Ｔ２においても、平滑コンデンサＣ１から電力を供給されるが、従来例に比べると電力変換過程は少なく、回路効率の向上が期待できる。また、スイッチング素子Ｑ１、Ｑ２、Ｑ４は不動作の期間があり、従ってスイッチングロスが軽減され、素子発熱も低く抑えられるので、放熱設計が容易で回路の小型化が期待できる。更に従来回路と比べ使用素子数が格段に少ないので、この意味でも小型化が可能で、回路も安価になる効果がある。
【００１４】
（実施形態３）
図１０は本発明の実施形態３の回路図である。本実施形態は、請求項３の構成に対応するものであり、交流電源Ｖｓに接続された全波整流器ＤＢと、全波整流器ＤＢの出力側に接続された平滑コンデンサＣ１と、全波整流器ＤＢの出力端に直列接続されたインダクタＬ２と、交流電源Ｖｓから全波整流器ＤＢとインダクタＬ２を介して平滑コンデンサＣ１を充電する方向に平滑コンデンサＣ１と直列接続されたダイオードＤ１と、平滑コンデンサＣ１と並列に接続された第１および第２のスイッチング素子Ｑ１，Ｑ２の直列回路と、平滑コンデンサＣ１とダイオードＤ１の直列回路に並列接続された第３のスイッチング素子Ｑ３と、第１および第２のスイッチング素子Ｑ１，Ｑ２の接続点に一端を接続され第３のスイッチング素子Ｑ３とダイオードＤ１の接続点に他端を接続された負荷回路（インダクタＬ１とコンデンサＣ２、放電灯ｌａの直並列回路）とを備えるインバータ装置であって、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上の期間Ｔ１には第２のスイッチング素子Ｑ２のみを高周波でオン・オフし、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間Ｔ２には第１のスイッチング素子Ｑ１をオン、第２のスイッチング素子Ｑ２をオフとし、第３のスイッチング素子Ｑ３を高周波でオン・オフさせることを特徴とするものである。これは、上述の図４の実施形態において、スイッチング素子Ｑ３を短絡した回路構成に相当するものである。
【００１５】
各スイッチング素子Ｑ１，Ｑ２，Ｑ３の動作を図１１に示す。
ＶDB≧Ｖ０の期間Ｔ１には、スイッチング素子Ｑ２のみが高周波でオン・オフする。スイッチング素子Ｑ２のオン時には、図１２に示すように、全波整流器ＤＢ→インダクタＬ２→インダクタＬ１→コンデンサＣ２、放電灯ｌａの並列回路→スイッチング素子Ｑ２→全波整流器ＤＢの経路で負荷へ図１０で示したＩｌａの向きの電流を流す。
スイッチング素子Ｑ２のオフ時には、図１３に示すように、インダクタＬ１、Ｌ２の起電力により全波整流器ＤＢ→インダクタＬ２→インダクタＬ１→コンデンサＣ２、放電灯ｌａの並列回路→スイッチング素子Ｑ１の寄生ダイオード→平滑コンデンサＣ１→全波整流器ＤＢの経路で負荷電流の回生により平滑コンデンサＣ１を充電する。
上記動作により、期間Ｔ１においては入力電流が負荷回路に直接流れ込むことになる。
【００１６】
ＶDB＜Ｖ０の期間Ｔ２には、スイッチング素子Ｑ１，Ｑ３が動作する。スイッチング素子Ｑ１は常時オン状態、スイッチング素子Ｑ３は高周波でオン・オフする。
スイッチング素子Ｑ３のオン時には、平滑コンデンサＣ１→スイッチング素子Ｑ１→コンデンサＣ２、放電灯ｌａの並列回路→インダクタＬ１→スイッチング素子Ｑ３→平滑コンデンサＣ１の経路で負荷へ図１０で示したＩｌａと逆向きの電流を流す。一方、図１４に示すように、全波整流器ＤＢ→インダクタＬ２→スイッチング素子Ｑ３→全波整流器ＤＢの経路で電源電圧に比例した傾きでインダクタＬ２の電流を増加させる。
【００１７】
スイッチング素子Ｑ３のオフ時には、インダクタＬ１の起電力により、インダクタＬ１→ダイオードＤ１→スイッチング素子Ｑ１→コンデンサＣ２、放電灯ｌａの並列回路→インダクタＬ１の経路で負荷電流が回生する。一方、図１５に示すように、インダクタＬ２の起電力により、全波整流器ＤＢ→インダクタＬ２→ダイオードＤ１→平滑コンデンサＣ１→全波整流器ＤＢの経路で平滑コンデンサＣ１を充電する。スイッチング素子Ｑ３の動作は昇圧チョッパ動作であり、図１の実施形態１で述べた入力歪改善作用となる。
上記動作により、期間Ｔ２には期間Ｔ１と逆向きの負荷電流が平滑コンデンサＣ１から流れ、かつ入力歪改善動作も行う。
本実施形態によれば、実施形態２と同様の効果が得られるとともに、スイッチング素子が３個となり、さらに使用素子数が少なく、回路の小型化、コスト低減が期待できる。
【００１８】
（実施形態４）
図１６は本発明の実施形態４の動作説明図であり、図１０に示した実施形態３のより詳細な動作を示している。期間Ｔ１，Ｔ２の動作は図１１と同様であるが、スイッチング素子Ｑ２とＱ３のオン・デューティの関係を、スイッチング素子Ｑ２のオン・デューティ＞スイッチング素子Ｑ３のオン・デューティの関係としたものである。
【００１９】
期間Ｔ１では負荷回路に供給される電源電圧がＶDB、期間Ｔ２ではＶｃ１と異なる。また、期間Ｔ２では負荷にはインダクタＬ１のみを介して電流が流れるのに対し、期間Ｔ１ではインダクタＬ１、Ｌ２を介して電流が流れ、インダクタンス値が大きい。このことより、スイッチング素子Ｑ２とＱ３のオン・デューティを同じにすると、期間Ｔ１での負荷電流値が期間Ｔ２での負荷電流値より少なくなる。そこで、負荷電流を期間Ｔ１，Ｔ２の両極性でほぼ同じにしたい場合には、図１６に示すように、スイッチング素子Ｑ２のオン・デューティをスイッチング素子Ｑ３のオン・デューティよりも大きくする。
本実施形態によれば、実施形態３と同様の効果が得られるとともに、負荷電流がほぼ正負対称となり、負荷へのＤＣ成分を除去することが可能となる。
【００２０】
（実施形態５）
図１７は本発明の実施形態５の動作説明図であり、図１０に示した実施形態３のより詳細な動作を示している。期間Ｔ１，Ｔ２の動作は図１１と同様であるが、スイッチング素子Ｑ２とＱ３の動作周波数の関係を、スイッチング素子Ｑ２の動作周波数＜スイッチング素子Ｑ３の動作周波数の関係としたものである。上述の実施形態４ではスイッチング素子Ｑ２，Ｑ３のオン・デューティで負荷電流を調整したが、本実施形態のように、スイッチング素子Ｑ２，Ｑ３の動作周波数で負荷電流を調整しても良い。効果は実施形態４と同様である。
【００２１】
（実施形態６）
図１８は本発明の実施形態６の回路図である。本実施形態は、図１０のダイオードＤ１をＭＯＳＦＥＴよりなるスイッチング素子Ｑ４で置き換えたものである。ＭＯＳＦＥＴには寄生ダイオードが存在し、図示しないがスイッチング素子Ｑ４に逆並列にダイオードが内蔵されている。
【００２２】
本実施形態の動作を図１９に示す。スイッチング素子Ｑ１、Ｑ２、Ｑ３の動作は図１１、図１６、図１７と同じであるが、期間Ｔ１にスイッチング素子Ｑ４をスイッチング素子Ｑ２と反転させてオン・オフする。図１０ではスイッチング素子Ｑ２のオフ時にインダクタＬ１、Ｌ２の起電力により全波整流器ＤＢ→インダクタＬ２→インダクタＬ１→コンデンサＣ２、放電灯ｌａの並列回路→スイッチング素子Ｑ１の寄生ダイオード→平滑コンデンサＣ１→全波整流器ＤＢの経路で負荷電流を回生させることにより平滑コンデンサＣ１を充電しているが、インダクタンス値が大きいため、設計によってはスイッチング素子Ｑ２のオフ期間に電流がゼロにならない場合がある。スイッチング素子Ｑ２のオフ期間に電流がゼロにならないと、次のスイッチング素子Ｑ２のオン時にスパイク電流が流れ、素子にストレスがかかる場合がある。これを設計で防ぐにはスイッチング素子Ｑ２のオン時間を短くする必要があるが、負荷電流が小さくなるので自由にオン時間を変えることができない。
【００２３】
本実施形態のようにスイッチング素子Ｑ４を設け、スイッチング素子Ｑ２のオフ期間にスイッチング素子Ｑ４をオンするようにすると、負荷電流の回生は、インダクタＬ１→コンデンサＣ２、放電灯ｌａの並列回路→スイッチング素子Ｑ１の寄生ダイオード→スイッチング素子Ｑ４→インダクタＬ１のループとなり、一方、インダクタＬ２の起電力で全波整流器ＤＢ→スイッチング素子Ｑ４の寄生ダイオード→平滑コンデンサＣ１→全波整流器ＤＢのループとなり、電流ループが分けられる。したがって、各ループのインダクタンス値が小さくなるので、スイッチング素子Ｑ２のオフ期間に電流をゼロとしやすい。
本実施形態は実施形態２と同様の効果があるとともに、上に述べた理由により、素子ストレスが少なくなり、また設計が容易になる。
【００２４】
（実施形態７）
図２０は本発明の実施形態７の回路図である。本実施形態は、請求項４の構成に対応するものであり、交流電源Ｖｓに接続された全波整流器ＤＢと、全波整流器ＤＢの第１の出力端に一端を接続されたインダクタＬ２と、インダクタＬ２の他端に一端を接続された第１のダイオードＤ１と、第１のダイオードＤ１の他端と全波整流器ＤＢの第２の出力端の間に直列に接続された第１および第２のスイッチング素子Ｑ１，Ｑ２と、第１のダイオードＤ１の前記一端と全波整流器ＤＢの第２の出力端の間に接続された第３のスイッチング素子Ｑ３と、一端を第１のダイオードＤ１の前記一端に接続された第４のスイッチング素子Ｑ４と、第４のスイッチング素子Ｑ４の他端と全波整流器ＤＢの第１の出力端の間に接続された第２のダイオードＤ２と、第４のスイッチング素子Ｑ４の前記他端と第１のダイオードＤ１の前記他端の間に接続された平滑コンデンサＣ１と、第４のスイッチング素子Ｑ４の前記他端と第１および第２のスイッチング素子Ｑ１，Ｑ２の接続点の間に接続された負荷回路とを備え、第１および第２のダイオードＤ１，Ｄ２はインダクタＬ２の蓄積エネルギーを平滑コンデンサＣ１に放出する方向に接続されたインバータ装置であって、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上の期間には第２および第４のスイッチング素子Ｑ２，Ｑ４をオン、第１および第３のスイッチング素子Ｑ１，Ｑ３をオフし、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間には第２および第４のスイッチング素子Ｑ２，Ｑ４をオフ、第１のスイッチング素子Ｑ１をオンし、第３のスイッチング素子Ｑ３を高周波でオン・オフさせることを特徴とするものである。
【００２５】
各スイッチング素子Ｑ１〜Ｑ４の動作を図２１に示す。ＶDB≧Ｖ０の期間Ｔ１では、スイッチング素子Ｑ２、Ｑ４がオンする。スイッチング素子Ｑ２、Ｑ４のオン時には、全波整流器ＤＢ→インダクタＬ２→スイッチング素子Ｑ４→負荷回路→スイッチング素子Ｑ２の経路でＶDBを電源として、負荷回路に降圧された直流電圧を発生する。このとき負荷電流は入力電流となる。一方、インダクタＬ２の起電力でインダクタＬ２→ダイオードＤ１→平滑コンデンサＣ１→ダイオードＤ２の経路で平滑コンデンサＣ１を充電する。したがって、従来例のように複雑な電力変換過程を経ずに、全波整流器ＤＢから負荷回路へ直接電流を流している。本実施形態では負荷回路は限定していない。
【００２６】
ＶDB＜Ｖ０の期間Ｔ２では、スイッチング素子Ｑ１が常時オン、スイッチング素子Ｑ３が高周波でオン・オフする。スイッチング素子Ｑ１のオン時には、平滑コンデンサＣ１を電源として、平滑コンデンサＣ１→スイッチング素子Ｑ１→負荷回路の経路で降圧された直流電圧を期間Ｔ１と逆向きに発生する。一方、スイッチング素子Ｑ３のオン時には全波整流器ＤＢ→インダクタＬ２→スイッチング素子Ｑ３の経路でＶDBの瞬時値に比例した傾きでインダクタＬ２の電流を増加させ、インダクタＬ２にエネルギーを蓄積する。スイッチング素子Ｑ３のオフ時には、インダクタＬ２の起電力でインダクタＬ２→ダイオードＤ１→平滑コンデンサＣ１→ダイオードＤ２の経路で平滑コンデンサＣ１を充電する。
【００２７】
本実施形態では、負荷回路が直流導通可能な抵抗性負荷の場合、既に述べた実施形態と同様に、期間Ｔ１では直接負荷電流が入力電流となるから、効率の向上が期待でき、また、期間Ｔ２においても電力変換過程が少ないので、効率の向上が期待できる。
【００２８】
（実施形態８）
図２２は本発明の実施形態８の回路図である。本実施形態は請求項５の構成に対応するものであり、交流電源Ｖｓと、交流電源Ｖｓに直列接続されたインダクタＬ２と、交流電源ＶｓとインダクタＬ２の直列回路を入力端に接続された全波整流器（ダイオードＤ５，Ｄ６およびスイッチング素子Ｑ３，Ｑ４の逆並列ダイオード）と、全波整流器の出力端に並列接続された平滑コンデンサＣ１と、平滑コンデンサＣ１に並列接続された第１および第２のスイッチング素子Ｑ１，Ｑ２の直列回路と、平滑コンデンサＣ１に並列接続された第３および第４のスイッチング素子Ｑ３，Ｑ４の直列回路と、第１および第２のスイッチング素子Ｑ１，Ｑ２の接続点と第３および第４のスイッチング素子Ｑ３，Ｑ４の接続点の間に接続された負荷回路（インダクタＬ１とコンデンサＣ２、放電灯ｌａの直並列回路）とを備え、第１および第３のスイッチング素子Ｑ１，Ｑ３は全波整流器の正出力端（ダイオードＤ５のカソード側）に接続され、第２および第４のスイッチング素子Ｑ２，Ｑ４は全波整流器の負出力端（ダイオードＤ６のアノード側）に接続され、第３および第４のスイッチング素子Ｑ３，Ｑ４の接続点は全波整流器の一方の交流入力端に接続されたインバータ装置であって、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上の期間には交流電源Ｖｓの電圧極性に対応して第１または第２のスイッチング素子Ｑ１，Ｑ２を高周波でオン・オフし、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間には交流電源Ｖｓの電圧極性に対応して第１または第２のスイッチング素子Ｑ１，Ｑ２を介して交流電源Ｖｓから入力電流が流れるように第１および第４のスイッチング素子Ｑ１，Ｑ４または第２および第３のスイッチング素子Ｑ２，Ｑ３を高周波でオン・オフさせることを特徴とするものである。交流電源Ｖｓの電圧Ｖｉｎを図示の向きを正に、放電灯ｌａの電流Ｉｌａを図示の向きを正として説明する。
【００２９】
図２３にスイッチング素子Ｑ１〜Ｑ４の動作の一例を示す。Ｖｉｎ＞＋Ｖ０の期間Ｔ１では、スイッチング素子Ｑ１のみが高周波でオン・オフする。スイッチング素子Ｑ１がオンすると、交流電源Ｖｓ→ダイオードＤ５→スイッチング素子Ｑ１→コンデンサＣ２と放電灯ｌａの並列回路→インダクタＬ１→インダクタＬ２の経路でコンデンサＣ２に降圧された直流電圧を発生し、放電灯ｌａには図示した正向きの電流Ｉｌａが流れる。スイッチング素子Ｑ１のオフ時には、インダクタＬ１、Ｌ２の起電力でインダクタＬ１→インダクタＬ２→交流電源Ｖｓ→ダイオードＤ５→平滑コンデンサＣ１→スイッチング素子Ｑ２の寄生ダイオード→コンデンサＣ２と放電灯ｌａの並列回路で電力を回生しつつ、平滑コンデンサＣ１を充電する。このとき、負荷電流は入力電流ともなる。
【００３０】
＋Ｖ０＞Ｖｉｎ＞０の期間Ｔ２では、スイッチング素子Ｑ１とＱ４が高周波でオン・オフする。スイッチング素子Ｑ１とＱ４は同じタイミングでオンし、スイッチング素子Ｑ４が先にオフするものとする。スイッチング素子Ｑ１、Ｑ４がオンすると、平滑コンデンサＣ１を電源として、平滑コンデンサＣ１→スイッチング素子Ｑ１→コンデンサＣ２と放電灯ｌａの並列回路→インダクタＬ１→スイッチング素子Ｑ４の経路で期間Ｔ１と同じ向きの負荷電流を流す。次にスイッチング素子Ｑ４だけオフすると、インダクタＬ１に起電力が発生し、インダクタＬ１→インダクタＬ２→交流電源Ｖｓ→ダイオードＤ５→スイッチング素子Ｑ１→コンデンサＣ２と放電灯ｌａの並列回路→インダクタＬ１の経路で電力を回生しつつ、入力電流を流す。
【００３１】
以上から、期間Ｔ１においては交流電源Ｖｓから直接負荷へ電流を流していることが分かる。また、期間Ｔ２においても平滑コンデンサＣ１から電流を流すが、従来例と比べると電力変換過程は少ないことが分かる。
【００３２】
次に、Ｖｉｎ＜０の期間Ｔ１’、Ｔ２’では電源電圧極性が反転するため、作用素子がスイッチング素子Ｑ１、Ｑ４からスイッチング素子Ｑ２、Ｑ３に変わる点と負荷電流の向きが変わる点が異なるが、それ以外は上記の動作説明と同様である。
【００３３】
本実施形態の負荷電流Ｉｌａは、図２３に示すように、電源電圧Ｖｉｎに同期したものとなる。そして、期間Ｔ１、Ｔ１’では電源から負荷へ直接電流を流すので、回路効率の向上が期待できる。また、期間Ｔ２、Ｔ２’では、平滑コンデンサＣ１から負荷へ電流を流すが、従来例と比べると電力変換過程は少ないので、やはり回路効率の向上が期待できる。
【００３４】
図２４はスイッチング素子Ｑ１〜Ｑ４の動作の他の一例を示す。期間Ｔ１、Ｔ１’の動作は図２３と同様である。期間Ｔ２において、スイッチング素子Ｑ２、Ｑ３が同期して高周波でオン・オフする。スイッチング素子Ｑ２、Ｑ３がオンすると、平滑コンデンサＣ１→スイッチング素子Ｑ３→インダクタＬ１→コンデンサＣ２と放電灯ｌａの並列回路→スイッチング素子Ｑ２の経路で負荷へ期間Ｔ１とは逆向きに電流を流す。一方、スイッチング素子Ｑ３がオンしているので、交流電源Ｖｓ→ダイオードＤ５→スイッチング素子Ｑ３→インダクタＬ２の経路で電源電圧の瞬時値に比例した傾きでインダクタＬ２にエネルギーを蓄積していく。スイッチング素子Ｑ２、Ｑ３がオフすると、インダクタＬ１の起電力で、インダクタＬ１→コンデンサＣ２と放電灯ｌａの並列回路→スイッチング素子Ｑ１の寄生ダイオード→平滑コンデンサＣ１→スイッチング素子Ｑ４の寄生ダイオードの経路で電力を回生しつつ、平滑コンデンサＣ１を充電する。また、インダクタＬ２の起電力で、インダクタＬ２→交流電源Ｖｓ→ダイオードＤ５→平滑コンデンサＣ１→スイッチング素子Ｑ４の寄生ダイオードの経路で平滑コンデンサＣ１を充電する。スイッチング素子Ｑ３は入力歪改善作用素子としても動作する。
【００３５】
期間Ｔ２’においては、スイッチング素子Ｑ１、Ｑ４が同期して高周波でオン・オフする。スイッチング素子Ｑ１、Ｑ４がオンすると、平滑コンデンサＣ１→スイッチング素子Ｑ１→コンデンサＣ２と放電灯ｌａの並列回路→インダクタＬ１→スイッチング素子Ｑ４の経路で負荷へ期間Ｔ１’とは逆向きに電流を流す。一方、スイッチング素子Ｑ４がオンしているので、交流電源Ｖｓ→インダクタＬ２→スイッチング素子Ｑ４→ダイオードＤ６の経路で電源電圧の瞬時値に比例した傾きでインダクタＬ２にエネルギーを蓄積していく。スイッチング素子Ｑ１、Ｑ４がオフすると、インダクタＬ１の起電力で、インダクタＬ１→スイッチング素子Ｑ３の寄生ダイオード→平滑コンデンサＣ１→スイッチング素子Ｑ２の寄生ダイオード→コンデンサＣ２と放電灯ｌａの並列回路→インダクタＬ１の経路で電力を回生しつつ、平滑コンデンサＣ１を充電する。また、インダクタＬ２の起電力で、インダクタＬ２→スイッチング素子Ｑ３の寄生ダイオード→平滑コンデンサＣ１→ダイオードＤ６→交流電源Ｖｓの経路で平滑コンデンサＣ１を充電する。スイッチング素子Ｑ４は入力歪改善作用素子としても動作する。
【００３６】
上記のように、電源電圧の絶対値が低い期間Ｔ２、Ｔ２’の電流ループが異なり、負荷電流の向きが異なるが、少ない電力変換過程で負荷へ電流を流す点、入力歪改善作用を持つ点等、これまでの実施形態と同様の効果を持つ。
【００３７】
（実施形態９）
図２５は本発明の実施形態９の回路図である。本実施形態は、請求項１１の構成に対応するものであり、交流電源Ｖｓに接続された全波整流器ＤＢと、全波整流器ＤＢの出力側に接続された平滑コンデンサＣ１と、全波整流器ＤＢの出力端に直列接続されたインダクタＬ２と、交流電源Ｖｓから全波整流器ＤＢとインダクタＬ２を介して平滑コンデンサＣ１を充電する方向に平滑コンデンサＣ１と直列接続されたダイオードＤ１と、平滑コンデンサＣ１と並列に接続された第１および第２のスイッチング素子Ｑ１，Ｑ２の直列回路と、全波整流器ＤＢの出力端に並列に接続された第３および第４のスイッチング素子Ｑ３，Ｑ４の直列回路と、第１および第２のスイッチング素子Ｑ１，Ｑ２の接続点と第３および第４のスイッチング素子Ｑ３，Ｑ４の接続点の間に接続された負荷回路（インダクタＬ１とコンデンサＣ２、放電灯ｌａの直並列回路およびパルストランスＴ）と、平滑コンデンサＣ１とダイオードＤ１の直列回路に並列に接続された第５のスイッチング素子Ｑ５とを備え、第１のスイッチング素子Ｑ１がダイオードＤ１の一端に第３のスイッチング素子Ｑ３がインダクタＬ２を介してダイオードＤ１の他端に接続されたインバータ装置であって、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上の期間には第２のスイッチング素子Ｑ２をオン、第１および第４のスイッチング素子Ｑ１，Ｑ４をオフとし、第３のスイッチング素子Ｑ３と第５のスイッチング素子Ｑ５を反転同期して高周波でオン・オフし、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間には第４のスイッチング素子Ｑ４をオン、第２および第３のスイッチング素子Ｑ２，Ｑ３をオフとし、第１および第５のスイッチング素子Ｑ１，Ｑ５を高周波でオン・オフさせることを特徴とするものである。図４の回路と比べると、インダクタＬ２の位置がスイッチング素子Ｑ３とダイオードＤ１の接続点間に変更されており、インダクタＬ２とダイオードＤ１の接続点と全波整流器ＤＢの負極出力端子間にスイッチング素子Ｑ５を接続したものである。スイッチング素子Ｑ５は昇圧チョッパスイッチとなる。
【００３８】
図２６は本実施形態の動作説明図である。期間Ｔ１において、スイッチング素子Ｑ２が常時オン、スイッチング素子Ｑ３が高周波でオン・オフする点は図４の実施形態と同じであり、このとき、負荷電流が入力電流となる。更に、スイッチング素子Ｑ５がスイッチング素子Ｑ３と反転同期してオン・オフすることで、昇圧チョッパが動作し、入力電流を流す。期間Ｔ１では負荷電流が入力電流を兼ねる動作をするので、スイッチング素子Ｑ５の動作は補助的になる。期間Ｔ２ではスイッチング素子Ｑ４が常時オン、スイッチング素子Ｑ１が高周波でオン・オフする。また、図４の実施形態と異なり、スイッチング素子Ｑ３はオフ状態を維持する。したがって、スイッチング素子Ｑ５のオン時に昇圧チョッパの動作によって、入力電流を流す。期間Ｔ２ではスイッチング素子Ｑ５の動作のみによって、入力電流が決定される。
【００３９】
本実施形態では、図４の実施形態と比べて入力電流を流すための独立素子（スイッチング素子Ｑ５）を設けたことにより、入力歪改善がより効果的にできる。更に、平滑コンデンサＣ１の充電電圧も調整が容易になるという効果が得られる。
【００４０】
（実施形態１０）
図２７は本発明の実施形態１０の回路図である。本実施形態は、請求項１２の構成に対応するものであり、図４の実施形態と比べて、スイッチング素子Ｑ５を追加した点が異なる。図２８は本実施形態の動作説明図である。図５の動作に比べると、各素子の動作は期間Ｔ１のみ異なる。期間Ｔ１では、スイッチング素子Ｑ２、Ｑ５がオンすると、平滑コンデンサＣ１から負荷へ電流を流す。スイッチング素子Ｑ５がオフすると、インダクタＬ１の起電力で、インダクタＬ１→コンデンサＣ２と放電灯ｌａの並列回路→スイッチング素子Ｑ２→スイッチング素子Ｑ４の寄生ダイオードの経路で電力を回生する。このとき、スイッチング素子Ｑ３をオンすれば、全波整流器ＤＢの出力端は見かけ上、スイッチング素子Ｑ３，Ｑ４ともにオン状態であるので、インダクタＬ２を介して昇圧チョッパ動作を開始する。実質的には、全波整流器ＤＢ→インダクタＬ２→スイッチング素子Ｑ３→インダクタＬ１→コンデンサＣ２と放電灯ｌａの並列回路→スイッチング素子Ｑ２の経路で負荷電流の値までインダクタＬ２の電流が増加する。次にスイッチング素子Ｑ３がオフしたときに、インダクタＬ２の起電力で、全波整流器ＤＢ→インダクタＬ２→ダイオードＤ１→平滑コンデンサＣ１の経路で平滑コンデンサＣ１を充電する。このように負荷電流を利用して入力電流を流す点が異なる。
【００４１】
本実施形態では、負荷電流は期間Ｔ１、Ｔ２のいずれも平滑コンデンサＣ１から流すので、電源電圧の変動の影響を受けにくいという利点がある。また、従来例と比べると電力変換過程が少なく、回路効率の向上が期待できる点は同様である。
【００４２】
（実施形態１１）
図２９は本発明の実施形態１１の回路図である。本実施形態は、図１０の回路で全波整流器ＤＢの出力端の負極側を２つに分割し、インダクタＬ２を一方の全波整流器の出力端の負極側に接続し、スイッチング素子Ｑ２を他方の全波整流器の出力端の負極側に接続したものである。スイッチング素子Ｑ１、Ｑ２、Ｑ３のオン・オフ動作は図１１と同様である。本実施形態では、期間Ｔ１のスイッチング素子Ｑ２の動作時に負荷回路に電流が流れるループ上にインダクタＬ２が入っていない。したがって、実施形態４ないし５で述べたように、期間Ｔ１とＴ２でインダクタンス値が変わることが無くなり、設計が容易になるという利点がある。スイッチング素子Ｑ２、Ｑ３のオン・オフ動作に関しては、図１６、図１７のようにスイッチング素子Ｑ２とＱ３のオン・デューティあるいは動作周波数を違えるような設計をしても良いことは言うまでもない。この回路構成にすれば、実施形態４ないし５の場合に比べて、スイッチング素子Ｑ２とＱ３のオン・デューティあるいは動作周波数の差を大きくする必要が無くなる。
【００４３】
図３０は本発明の実施形態１１の一変形例の回路図である。図２９のインダクタＬ２の位置を全波整流器ＤＢの出力端の正極側に変更した点が異なるだけであり、図２９と同一の作用を有する素子には同一の記号を付した。図３０の構成は図２９の構成に比べると、スイッチング素子Ｑ１〜Ｑ３の駆動回路構成が容易となる。例えば、図３０において、スイッチング素子Ｑ１のソースを制御回路のグランドとすると、スイッチング素子Ｑ２、Ｑ３はハイサイドドライブで可能となるが、図２９の構成ではスイッチング素子Ｑ２またはＱ３の何れのソースを制御回路のグランドに選んでも、他のスイッチング素子は電気的に絶縁されたレベルシフトが必要となる。その他の効果については図２９の構成と同様である。
【００４４】
（実施形態１２）
図３１は本発明の実施形態１２の動作説明図である。本実施形態では、図２９または図３０の回路において、期間Ｔ１においてもスイッチング素子Ｑ３をオン・オフ動作させたものである。スイッチング素子Ｑ３の期間Ｔ１でのオンデューティｄ１は期間Ｔ２でのオンデューティｄ２に比べて小さくしている。スイッチング素子Ｑ３を動作させると、昇圧チョッパを動作させることになり、平滑コンデンサＣ１を充電することが可能になる。期間Ｔ２においてだけスイッチング素子Ｑ３を動作させていた場合に比べると、平滑コンデンサＣ１の充電量が増し、平滑コンデンサＣ１の電圧を昇圧させることが可能になる。
【００４５】
また、別の効果として、負荷電流をフラットにした場合にも、入力電流を正弦波にすることが容易であるという利点がある。期間Ｔ１ではスイッチング素子Ｑ２によって負荷電流が入力電流になるが、負荷電流はフラットな波形が望ましい。一方、入力電流は正弦波が望ましいが、負荷電流と入力電流が等しいため何れかにしわ寄せがくる。そこで、スイッチング素子Ｑ３を動作させて入力電流を部分的に流すことにより、負荷電流をフラットにした場合にも、入力電流を正弦波にすることが容易となる。
【００４６】
（実施形態１３）
図３２は本発明の実施形態１３の回路図である。本実施形態は、請求項６に対応するものであり、交流電源Ｖｓに接続された全波整流器ＤＢと、全波整流器ＤＢの出力側に接続された平滑コンデンサＣ１と、全波整流器ＤＢの出力端に直列接続されたインダクタＬ２と、交流電源Ｖｓから全波整流器ＤＢとインダクタＬ２を介して平滑コンデンサＣ１を充電する方向に平滑コンデンサＣ１と直列接続されたダイオードＤ２と、平滑コンデンサＣ１と並列に接続された第１のスイッチング素子Ｑ１と負荷回路の直列回路と、平滑コンデンサＣ１とダイオードＤ２の直列回路に並列に接続された第２のスイッチング素子Ｑ２と前記負荷回路の直列回路とを備えるインバータ装置であって、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上の期間には第２のスイッチング素子Ｑ２を高周波でオン・オフし、交流電源電圧の絶対値ＶDBが所定値Ｖ０より小さい期間には第１のスイッチング素子Ｑ１を高周波でオン・オフさせることを特徴とするものである。負荷回路としては、インダクタＬ１とコンデンサＣ２の直列回路に回生電流通電用のダイオードＤ１を並列接続し、コンデンサＣ２と並列にフルブリッジ構成の極性反転インバータを接続し、その出力端にパルストランスＴの２次巻線を介して放電灯ｌａを接続すると共に、コンデンサＣ３を並列接続したものである。スイッチング素子Ｑ１、インダクタＬ１、コンデンサＣ２、ダイオードＤ１は平滑コンデンサＣ１を電源とする第１の降圧チョッパを構成している。また、スイッチング素子Ｑ２、インダクタＬ２、インダクタＬ１、コンデンサＣ２、ダイオードＤ１は全波整流器ＤＢの出力を電源とする第２の降圧チョッパを構成している。コンデンサＣ２に発生する直流電圧は極性反転インバータの入力となり、放電灯ｌａには矩形波電圧を供給する。
【００４７】
ＶDB≧Ｖ０の期間Ｔ１においては、スイッチング素子Ｑ２のみをオン・オフさせ、全波整流器ＤＢの出力電圧ＶDBを電源としてインダクタＬ１を介してコンデンサＣ２に降圧された電圧を出力する。ＶDB＜Ｖ０の期間Ｔ２においては、スイッチング素子Ｑ１をオン・オフさせ、平滑コンデンサＣ１を電源としてインダクタＬ１を介してコンデンサＣ２に降圧された電圧を出力する。期間Ｔ２においてはさらに、スイッチング素子Ｑ１と反転同期してスイッチング素子Ｑ２をオン・オフさせる。スイッチング素子Ｑ１がオンすると、平滑コンデンサＣ１→スイッチング素子Ｑ１→インダクタＬ１→コンデンサＣ２の経路で電流が流れ、コンデンサＣ２に電圧を発生しつつ、インダクタＬ１にエネルギーを蓄積する。スイッチング素子Ｑ１がオフすると、インダクタＬ１の起電力で、インダクタＬ１→コンデンサＣ２→ダイオードＤ１の経路で電流が回生し、ダイオードＤ１はオンする。このとき、スイッチング素子Ｑ２をオンすると、全波整流器ＤＢの両端はインダクタＬ２、スイッチング素子Ｑ２、ダイオードＤ１で短絡したのと同等の状態になる。実際には、全波整流器ＤＢ→インダクタＬ２→スイッチング素子Ｑ２→インダクタＬ１→コンデンサＣ２の経路で電流が流れ、入力電流を流し、入力歪改善作用をする。スイッチング素子Ｑ２のオフ時には、全波整流器ＤＢ→インダクタＬ２→ダイオードＤ２→平滑コンデンサＣ１の経路で平滑コンデンサＣ１を充電する。
【００４８】
以上から、期間Ｔ１において降圧チョッパへは直接電力を供給するから、従来例のように多くの電力変換過程を経ていないので、回路効率の格段の向上が期待できる。期間Ｔ２においても、平滑コンデンサＣ１から電力を供給されるが、従来例に比べると電力変換過程は少なく、回路効率の向上が期待できる。
【００４９】
（実施形態１４）
図３３は本発明の実施形態１４の回路図である。本実施形態は、図３０の回路の変形例であり、スイッチング素子Ｑ２の動作時にインダクタＬ２がループに入らない構成であり、スイッチング素子Ｑ１とダイオードＤ１の位置を入れ替えて、平滑コンデンサＣ１の負極端をスイッチング素子Ｑ２のソースとしたものである。図３０の回路では、通常、制御回路のグランドをスイッチング素子Ｑ１と平滑コンデンサＣ１の接続点に取ることにより、スイッチング素子Ｑ２、Ｑ３はハイサイドドライブＩＣ等によって駆動可能となり、制御回路の構成が簡単になると述べた。一方、本回路の動作上、電源電圧値を検出し、交流電源電圧の絶対値ＶDBが所定値Ｖ０以上か否かを検出する必要がある。しかし、図３０の回路構成では、制御回路のグランドをスイッチング素子Ｑ１と平滑コンデンサＣ１の接続点に取ると、交流電源Ｖｓの電圧検出が困難となる。スイッチング素子Ｑ３のソースを制御回路のグランドにする方法もあるが、スイッチング素子Ｑ１，Ｑ２の駆動にハイサイドドライブＩＣが使えず、電気的に絶縁されたレベルシフト駆動回路がそれぞれに必要で、制御回路が複雑になるという欠点がある。
【００５０】
そこで、図３３の回路構成とし、スイッチング素子Ｑ１，Ｑ３のソースを制御回路のグランドとすると、電源電圧の検出は容易になる。また、スイッチング素子Ｑ１，Ｑ３はダイレクトに駆動が可能である。スイッチング素子Ｑ２についてはダイレクトに駆動できず、ハイサイドドライブＩＣが使えないが、一個のスイッチング素子だけであり、図３０の場合に比べると制御回路が簡単に構成できる。
以上のように、本実施形態では、入力電圧Ｖｉｎの検出を確実に行うことにより回路動作が確実に行えるから動作が安定し、小型化、高効率化の効果が十分に発揮される。
【００５１】
（実施形態１５）
図３４は本発明の実施形態１５の回路図である。本実施形態は、図１０の構成において、全波整流器ＤＢの直流出力端を２つに分け、インダクタＬ２の接続されない方と、インダクタＬ１、Ｌ２の接続点間に第４のスイッチング素子Ｑ４を接続したものであり、図２９、図３０、図３３等で電源電圧が高い期間にインダクタＬ２に電流を流さないように工夫したものである。
【００５２】
図３５に本実施形態の動作を示す。電源電圧の高い期間Ｔ１において、スイッチング素子Ｑ４をオン状態とする。この間、スイッチング素子Ｑ２は高周波でオン・オフし、電源から負荷へ電流を流すが、スイッチング素子Ｑ４がオンであるので、インダクタＬ２は通らず、直接、インダクタＬ１、放電灯ｌａ、コンデンサＣ２へ電流が流れる。効果は図２９の実施形態１１と同様である。
【００５３】
さらに、図３４の構成では、制御回路のグランドをスイッチング素子Ｑ３、Ｑ２のソースに取ることにより、電源電圧の検出が容易にでき、スイッチング素子Ｑ１，Ｑ４はハイサイドドライブＩＣを使用することにより駆動でき、制御回路も簡単に構成できる。このように、入力電圧Ｖｉｎの検出を確実に行うことにより回路動作が確実に行えるから動作が安定し、小型化、高効率化の効果が十分に発揮される。
【００５４】
なお、各実施形態回路ではランプに直列のイグナイタ回路を示していないが、説明を簡単化するために省略したものであり、必要に応じて付加されても本発明の作用、効果には全く影響はない。また、昇圧チョッパ用のインダクタＬ２は全波整流器ＤＢのプラス側の出力端に接続しているが、マイナス側の出力端に接続しても良い。また、全波整流器ＤＢの入力端にインダクタが直列接続されていても良い。
【００５５】
【発明の効果】
本発明は、電源電圧が所定値以上の期間においては、負荷へ全波整流器から直接電流を流しつつ、負荷に入力電流を流し、入力歪を改善し、電源電圧が所定値以下の期間においては、平滑コンデンサから負荷へ電流を流すとともに、入力歪改善作用を持たせるようにしたため、複雑な電力変換過程を経ることなく負荷へ電力を供給でき、回路効率を向上し、小型で安価な回路とすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１の回路図である。
【図２】本発明の実施形態１の動作説明図である。
【図３】従来例の回路図である。
【図４】本発明の実施形態２の回路図である。
【図５】本発明の実施形態２の動作説明図である。
【図６】本発明の実施形態２の第１の電流経路を示す回路図である。
【図７】本発明の実施形態２の第２の電流経路を示す回路図である。
【図８】本発明の実施形態２の第３の電流経路を示す回路図である。
【図９】本発明の実施形態２の第４の電流経路を示す回路図である。
【図１０】本発明の実施形態３の回路図である。
【図１１】本発明の実施形態３の動作説明図である。
【図１２】本発明の実施形態３の第１の電流経路を示す回路図である。
【図１３】本発明の実施形態３の第２の電流経路を示す回路図である。
【図１４】本発明の実施形態３の第３の電流経路を示す回路図である。
【図１５】本発明の実施形態３の第４の電流経路を示す回路図である。
【図１６】本発明の実施形態４の動作説明図である。
【図１７】本発明の実施形態５の動作説明図である。
【図１８】本発明の実施形態６の回路図である。
【図１９】本発明の実施形態６の動作説明図である。
【図２０】本発明の実施形態７の回路図である。
【図２１】本発明の実施形態７の動作説明図である。
【図２２】本発明の実施形態８の回路図である。
【図２３】本発明の実施形態８の動作説明図である。
【図２４】本発明の実施形態８の他の動作説明図である。
【図２５】本発明の実施形態９の回路図である。
【図２６】本発明の実施形態９の動作説明図である。
【図２７】本発明の実施形態１０の回路図である。
【図２８】本発明の実施形態１０の動作説明図である。
【図２９】本発明の実施形態１１の回路図である。
【図３０】本発明の実施形態１１の一変形例の回路図である。
【図３１】本発明の実施形態１２の動作説明図である。
【図３２】本発明の実施形態１３の回路図である。
【図３３】本発明の実施形態１４の回路図である。
【図３４】本発明の実施形態１５の回路図である。
【図３５】本発明の実施形態１５の動作説明図である。
【符号の説明】
Ｖｓ          交流電源
ＤＢ          全波整流器
Ｑ１〜Ｑ４    スイッチング素子
Ｌ１，Ｌ２    インダクタ
Ｃ１，Ｃ２    コンデンサ
Ｄ１          ダイオード
ｌａ          放電灯
【図１】
0003729050.tif 000002
【図２】
0003729050.tif 000003
【図３】
0003729050.tif 000004
【図４】
0003729050.tif 000005
【図５】
0003729050.tif 000006
【図６】
0003729050.tif 000007
【図７】
0003729050.tif 000008
【図８】
0003729050.tif 000009
【図９】
0003729050.tif 000010
【図１０】
0003729050.tif 000011
【図１１】
0003729050.tif 000012
【図１２】
0003729050.tif 000013
【図１３】
0003729050.tif 000014
【図１４】
0003729050.tif 000015
【図１５】
0003729050.tif 000016
【図１６】
0003729050.tif 000017
【図１７】
0003729050.tif 000018
【図１８】
0003729050.tif 000019
【図１９】
0003729050.tif 000020
【図２０】
0003729050.tif 000021
【図２１】
0003729050.tif 000022
【図２２】
0003729050.tif 000023
【図２３】
0003729050.tif 000024
【図２４】
0003729050.tif 000025
【図２５】
0003729050.tif 000026
【図２６】
0003729050.tif 000027
【図２７】
0003729050.tif 000028
【図２８】
0003729050.tif 000029
【図２９】
0003729050.tif 000030
【図３０】
0003729050.tif 000031
【図３１】
0003729050.tif 000032
【図３２】
0003729050.tif 000033
【図３３】
0003729050.tif 000034
【図３４】
0003729050.tif 000035
【図３５】
0003729050.tif 000036