(57)【特許請求の範囲】
【請求項１】
フリッカが生じている映像信号にフリッカ補正係数を掛けてレベルを均一にし、前記映像信号に周期的な変動が現れないようにするフリッカ補正手段と、
前記フリッカ補正手段によりフリッカ補正が行われた映像信号からノイズ成分を抽出し、このノイズ成分のレベルに応じたスライスレベルを前記フリッカ補正手段による前記フリッカ補正係数に基づいて設定することにより前記ノイズ成分を除去するノイズリダクション手段を備えることを特徴とするフリッカ補正回路。
【請求項２】
前記ノイズリダクション手段は、前記フリッカ補正手段によりフリッカ補正が行われた前記映像信号からノイズ成分を抽出するノイズ成分抽出用ハイパスフィルタ回路と、
前記フリッカ補正手段による前記フリッカ補正係数と前記スライスレベルを決定するレベルスライス信号とを乗算する第１の乗算回路と、
前記ノイズ成分抽出用ハイパスフィルタ回路の出力信号に対して前記第１の乗算回路の出力信号によりスライスレベルを設定して前記フリッカ補正が行われた映像信号からエッジ成分を除去するレベルスライス回路と、
前記レベルスライス回路の出力信号に対してノイズリダクションを決めるための係数を乗算する第２の乗算回路と、
前記フリッカ補正が行われた映像信号から前記第２の乗算回路の出力信号を減算する減算回路を備えることを特徴とする請求項１記載のフリッカ補正回路。
【請求項３】
前記フリッカ補正係数抽出回路は、前記フリッカが生じている映像信号のレベルの平均値を求めてフリッカ補正係数を算出する平均値算出手段と、
前記平均値算出手段の出力信号の遅延を段階的に行う複数の遅延回路と、
前記複数の遅延回路のそれぞれの入出力間のフリッカ補正係数の差値を求める減算手段と、
前記減算手段により得られた前記差値の内で最も小さい値を比較基準にして前記複数の遅延回路の各出力信号の出力の可否を決定する選択手段を備えることを特徴とする請求項１記載のフリッカ補正回路。
【請求項４】
平均値算出手段は、前記フリッカが生じている映像信号の平均値として、この映像信号のフレーム又は走査線の平均値を求めることを特徴とする請求項１記載の３記載のフリッカ補正回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フリッカ（ flicker）補正回路に関し、特に、レベルスライスをフリッカ補正係数に応じて調整できるようにし、ノイズレベルが大きい場合でもノイズリダクションが有効に行われるようにしたフリッカ補正回路に関する。
【０００２】
【従来の技術】
デジタルビデオカメラや携帯電話機のカメラ機能により映像を記録する場合、照明は屋外の自然光であったり、屋内の蛍光灯であったりする。照明が人工光であった場合、電源の周波数に応じて照明光にちらつきが生じる。このため、照明の周期と映像のフレーム周期の干渉によってフリッカが生じる。このフリッカに対しては、従来、フリッカによる画像信号の周期的なレベル変動を検知し、逆特性の係数を映像信号にかけることにより前記周期的なレベル変動をキャンセルすることによりフリッカ補正を行っている。また、フリッカ補正と同時に、ノイズレベルを検出し、映像信号に及ぼすノイズの影響を排除するノイズリダクションも行われている。
【０００３】
図６は、従来のフリッカ補正回路を示す。
フリッカ補正回路２００は、入力端子１０１に接続されたフリッカ補正係数抽出回路１０２、入力端子１０１及びフリッカ補正係数抽出回路１０２の出力端に接続された乗算回路１０３、この乗算回路１０３の出力端に接続されたノイズ成分抽出用ハイパスフィルタ回路１０４、入力端子１０５及びノイズ成分抽出用ハイパスフィルタ回路１０４の出力端に接続されたレベルスライス回路１０６、入力端子１０７及びレベルスライス回路１０６の出力端に接続された乗算回路１０８、この乗算回路１０８の出力端及び乗算回路１０３の出力端に接続された減算回路１０９を備えて構成されている。この減算回路１０９には、出力端子１１８が接続されている。
【０００４】
図７は、図６の構成のフリッカ補正回路の動作を示す。
入力端子１０１には映像信号Ｓ１１１が入力される。この映像信号Ｓ１１１は、図７の（ａ）に示すように、各フレーム（又は、走査線）にノイズ成分１２５が乗っていると共に、フリッカのために周期的なレベル変動がフレーム毎に生じている。映像信号Ｓ１１１は、フリッカ補正係数抽出回路１０２及び乗算回路１０３に入力される。フリッカ補正係数抽出回路１０２は、フリッカによってレベルの変化した映像信号Ｓ１１１の補正を行うためのフリッカ補正係数１１２を生成する。フリッカ補正係数１１２は、図７の（ｂ）のように、映像信号Ｓ１１１のレベル変動に応じて、１００／１２０、１００／８０等の係数値が設定される。フリッカ補正係数１１２とフリッカを含んだ映像信号Ｓ１１１は、共に乗算回路１０３に印加される。乗算回路１０３はフリッカ補正係数１１２と映像信号Ｓ１１１を乗算し、フリッカのない映像信号Ｓ１１３が出力される。映像信号Ｓ１１１にフリッカ補正係数１１２が乗算されたことにより、映像信号Ｓ１１１に生じていたレベル変動が補正され、図７の（ｃ）のように、映像信号Ｓ１１３はフレームのそれぞれで均一なレベルになっている。
【０００５】
乗算回路１０３から出力された映像信号Ｓ１１３は、ノイズ成分抽出用ハイパスフィルタ回路１０４に入力され、このノイズ成分抽出用ハイパスフィルタ回路１０４によって、図７の（ｄ）のように、ノイズ成分１２５とエッジ成分１２１を含む高周波成分信号Ｓ１１４が生成される。高周波成分信号Ｓ１１４はレベルスライス回路１０６に入力される。レベルスライス回路１０６は、入力端子１０５から入力されたレベルスライス係数１１５によって図７の（ｅ）のようにレベルスライスされ、エッジ成分１２１の除去されたノイズ成分１２５が生成される。入力端子１０７からはノイズリダクションの強さを決める係数１１６が入力され、この係数１１６とレベルスライス回路１０６の出力信号Ｓ１１７とが乗算回路１０８によって乗算され、図７の（ｆ）のようにノイズ信号Ｓ１１７が生成される。このノイズ信号Ｓ１１７と乗算回路１０３から出力された映像信号Ｓ１１３は、減算回路１０９により減算処理〔（映像信号Ｓ１１３）−（ノイズ信号Ｓ１１７）〕が演算され、この演算により得られた信号が出力信号（映像信号）Ｓ１１８として出力端子１１０から出力される。
【０００６】
【発明が解決しようとする課題】
しかし、従来のフリッカ補正回路によると、フリッカ補正係数によってノイズ信号Ｓ１１７を増幅したことになり、ノイズ信号Ｓ１１７のレベルが大きくなっているのに対し、レベルスライス係数１１５はフリッカ補正係数の大きさによらず一定値である。このため、スライスレベル１３０を越えるノイズ成分１２２ａ，１２２ｂは、エッジ成分１２１と見なされてノイズ成分１２５から除去されてしまう。実際には、図７の（ｄ）の信号波形からエッジ成分１２１成分のみが除去され、図７の（ｄ）の様にノイズ信号Ｓ１１７に差異が生じることが望ましいにもかかわらず、どの信号タイミングにおいても同じレベルのノイズ信号Ｓ１１７ａ，１１７ｂ，・・・になってしまい、図７の（ｇ）のように、ノイズ信号Ｓ１１７ｂが映像信号Ｓ１１３に残された状態の映像信号Ｓ１１８が出力されてしまう。
【０００７】
このように、従来のフリッカ補正回路は、フリッカ補正により大きくなってしまったノイズに対応できず、ノイズリダクションが機能しないことがある。また、ノイズレベルが上がることを前提にしてスライスレベルを大きくすると、エッジ成分１２１がノイズ成分１２５と見なされてしまうため、エッジ成分１２１が減算回路１０９によって減算されるため、映像信号Ｓ１１８のエッジが鈍る（波形の立ち上がり終了部と立ち下がり開始部が曲面になる）という新たな問題が生じる。
【０００８】
本発明の目的は、スライスレベルをフリッカ補正係数に応じて調整できるようにし、ノイズレベルが部分的に大きくなる場合でも、ノイズリダクションが効果的に行われるようにしたフリッカ補正回路を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、フリッカが生じている映像信号にフリッカ補正係数を掛けてレベルを均一にし、前記映像信号に周期的な変動が現れないようにするフリッカ補正手段と、前記フリッカ補正手段によりフリッカ補正が行われた映像信号からノイズ成分を抽出し、このノイズ成分のレベルに応じたスライスレベルを前記フリッカ補正手段による前記フリッカ補正係数に基づいて設定することにより前記ノイズ成分を除去するノイズリダクション手段を備えることを特徴とするフリッカ補正回路を提供する。
【００１０】
この構成によれば、フリッカ補正に伴ってノイズ成分が大きくなった部分に対しては、ノイズ成分を除去するためのスライスレベルをフリッカ補正係数を用いてスライスレベルを変更し、エッジ成分のみが除去され、ノイズ成分はフリッカ補正に応じたレベルになるようにし、こうして得られたノイズ信号に基づいてノイズリダクションを行っている。これにより、画像信号のエッジを鈍らせたり、ノイズを多く残すことの少ないフリッカ補正回路を得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明のフリッカ補正回路の構成を示す。
本発明のフリッカ補正回路１００は、入力端子１に接続されてフリッカ補正係数２２ａ，２２ｂを生成するフリッカ補正係数抽出回路２、入力端子１及びフリッカ補正係数抽出回路２の出力端に接続された乗算回路３、この乗算回路３の出力端に接続されたノイズ成分抽出用ハイパスフィルタ回路４、フリッカ補正係数抽出回路２の出力端及び入力端子６に接続された乗算回路５、この乗算回路５の出力端及びノイズ成分抽出用ハイパスフィルタ回路４の出力端に接続されたレベルスライス回路７、入力端子８及びレベルスライス回路７の出力端に接続された乗算回路９、この乗算回路９の出力端及び乗算回路３の出力端に接続されるほか、自身の出力端が出力端子１１に接続された減算回路１０を備えて構成されている。減算回路１０は、その（＋）入力端子が乗算回路９の出力端に接続され、（−）入力端子は乗算回路３の出力端に接続されている。
【００１２】
図２は、図１に示したフリッカ補正回路１００の動作を示す。
入力端子１には、図２の（ａ）に示す映像信号Ｓ２１が入力される。この映像信号Ｓ２１は、各フレームにノイズ成分３１が乗り、かつフリッカのために周期的なレベル変動をもった波形を成しており、入力端子１を通してフリッカ補正係数抽出回路２及び乗算回路３の第１の入力端子に入力される。フリッカ補正係数抽出回路３は、フリッカによって周期的にレベルが変化している映像信号を一定にするためのフリッカ補正係数２２ａ（例えば、１００／１２０、１００／８０等）を図２の（ｂ）に示すように抽出し、乗算回路３，５へ出力する。乗算回路３は、フリッカを含んだ映像信号Ｓ２１とフリッカ補正係数２２ａとの乗算を行い、フリッカが無くなり、かつ各フレームのレベルが等しくなった図２の（ｃ）に示す映像信号Ｓ２３を生成する。
【００１３】
この時点では、映像信号Ｓ２１の各フレームに生じていた周期的なレベル変動は補正され、各フレームのレベルを同一にした映像信号Ｓ２３は得られたが、フレームによって異なる利得がノイズ成分にも及んでいるため、ノイズ成分にもフリッカ補正係数２２ａの周期変動が加わることになる。そこで、本発明では、以下の様なノイズリダクションを行って周期性を持つノイズを効果的に軽減している。
【００１４】
乗算回路３から出力された映像信号Ｓ２３は、ノイズ成分抽出用ハイパスフィルタ回路４に印加される。ノイズ成分抽出用ハイパスフィルタ回路４では、エッジ成分とノイズ成分を含む高周波信号Ｓ２４を図２の（ｄ）のように生成し、これをレベルスライス回路７へ出力する。一方、入力端子６には、スライスレベルを決定するレベルスライス係数２５が不図示の回路から入力され、このレベルスライス係数２５とフリッカ補正係数２２ｂの乗算が乗算回路５によって行われ、この乗算結果として信号２６が出力される。レベルスライス回路７では、信号Ｓ２６をスライスレベルとして、エッジ成分３２が除去されたノイズ信号Ｓ２７を生成する。このとき、信号Ｓ２２及び乗算回路５を有しない図２の（ｅ）の状態（従来のレベルスライス信号Ｓ１０５の状態）に比べ、図２の（ｆ）のように、フリッカ補正によってレベルの大きくなったノイズレベル３５に対応して、スライスレベル３３より大きくなったスライスレベル３６が得られている。
【００１５】
レベルスライス回路７にはノイズ成分抽出用ハイパスフィルタ回路４の出力信号である高周波信号Ｓ２４が入力される。レベルスライス回路７は、信号Ｓ２６をレベルスライス係数として、図２の（ｇ）のようにフレーム毎にノイズ成分のレベルが異なるノイズ信号Ｓ２７ａ，２７ｂ，２７ｃ，・・・が得られる。このノイズ信号Ｓ２７ａ，２７ｂ，２７ｃ，・・・は、乗算回路９において入力端子８から入力されたノイズリダクションの強さを決める係数２８と乗算され、エッジ成分３２の除去されたノイズ信号Ｓ２９が得られる。このノイズ信号Ｓ２７ａ，２７ｂ，２７ｃ，・・・は減算回路１０に入力され、図２の（ｃ）の波形の映像信号Ｓ２３から減算されることにより、減算回路１０からは図２の（ｈ）のように、映像信号Ｓ２１の各フレームからノイズ成分３１が除去され、かつフリッカ補正された波形の映像信号Ｓ３４が出力される。
【００１６】
以上説明したように、本発明のフリッカ補正回路１００によれば、ノイズリダクションの高周波成分からエッジ成分を除去するレベルスライス回路７のスライスレベルをフリッカ補正係数２２ｂで制御することにより、フリッカ補正に伴ってノイズレベルが周期的に変動するようになってしまった映像信号Ｓ２３のノイズを目立たなくすることができる。
【００１７】
図３は、フリッカ補正係数抽出回路２の詳細構成を示す。
フリッカ補正係数抽出回路２は、入力端子２０１に接続されたフレーム平均値計算回路２０２、このフレーム平均値計算回路２０２に接続された平均値計算回路２０３、フレーム平均値計算回路２０２の出力端及び平均値計算回路２０３の出力端に接続された除算器２０４、この除算器２０４の出力端に直列に接続された遅延回路２０５，２０６, ２０７，２０８、遅延回路２０５の出力端に並列に接続された減算回路２０９, ２１０, ２１１、減算回路２０９の出力端に接続された絶対値化回路（ＡＢＳ）２１２、減算回路２１０の出力端に接続された絶対値化回路（ＡＢＳ）２１３、減算回路２１１の出力端に接続された絶対値化回路（ＡＢＳ）２１４、絶対値化回路２１２〜２１４の各出力信号を入力信号とする３入力最小値抽出回路（ＭＩＮ）２１５、この３入力最小値抽出回路２１５の出力信号と絶対値化回路２１２の出力信号を比較する等価比較回路２１６、３入力最小値抽出回路２１５の出力信号と絶対値化回路２１３の出力信号を比較する等価比較回路２１７、３入力最小値抽出回路２１５の出力信号と絶対値化回路２１４の出力信号を比較する等価比較回路２１８、遅延回路２０６〜２０８の各出力端及び等価比較回路２１６〜２１８の各出力端に第１〜第３の制御信号端子２１９ｄ〜２１９ｆが接続されると共に遅延回路２０６〜２０８からの信号Ｓ３０５〜Ｓ３０７が入力端子２１９ａ〜２１９ｃに入力されるスイッチ回路２１９、このスイッチ回路２１９の出力端と出力端子２２１の間に接続された遅延回路２２０を備えて構成されている。
【００１８】
スイッチ回路２１９の第１の入力端子２１９ａには、遅延回路２０６の出力信号が入力され、第２の入力端子２１９ｂには遅延回路２０７の出力信号が入力され、第３の入力端子２１９ｃには遅延回路２０８の出力信号が入力される。スイッチ回路２１９は、スイッチ２１９ｇ，２１９ｈ，２１９ｉを備えており、それぞれは第１〜第３の制御信号入力端子２１９ｄ，２１９ｅ，２１９ｆに入力された制御信号Ｓ３１２〜Ｓ３１３（等価比較回路２１６〜２１８から出力される）によってオン／オフ制御される。スイッチ回路２１９の出力信号はフリッカ補正係数２２ａとして乗算回路３へ出力され、このフリッカ補正係数２２ａを遅延回路２２０で遅延した信号（フリッカ補正係数２２ｂ）が乗算回路５へ出力される。なお、遅延回路２０５〜２０８、減算回路２０９〜２１１、絶対値化回路２１２〜２１４、及び等価比較回路２１６〜２１８の個数は、フリッカ補正係数の設定数に応じて設けられるので、設定数が多くなれば図３の構成から個数が増えることになる。
【００１９】
図４は、図３のフリッカ補正係数抽出回路の動作を示す。
フレーム平均値計算回路２０２には、入力端子１及び入力端子２０１を経由してフリッカにより変動している図４の（ａ）に示す映像信号Ｓ２１が入力される。フレーム平均値計算回路２０２は、図４の（ｂ）の様な映像信号Ｓ２１のフレーム毎のフレーム平均値３０１を算出する。これは、各フレームのレベルを基準値「１００」から高いか低いかを示すもので、ここでは、フレーム平均値３０１として、「８０」〜「１２０」の値が示されている。このフレーム平均値３０１に基づいて、平均値計算回路２０３は図４の（ｃ）の様に映像信号Ｓ２１の全体の平均値３０２を算出し、除算器２０４の一方の入力端子に印加する。平均値３０２は、図４の（ｂ）におけるフレーム平均値３０１のそれぞれの平均値を示しており、ここでは｛（８０＋１２０＋８０＋１２０＋８０＋１２０＋８０＋１２０）／８｝＝１００の値が得られている。除算器２０４の他方の入力端子には、平均値３０１が入力されているため、除算器２０４は〔（フレーム平均値３０１）／（平均値３０２）〕が図４の（ｄ）の様に算出され、この算出結果は信号Ｓ３０３として遅延回路２０５に入力される。遅延回路２０５は、入力された信号Ｓ３０３を１フレーム分遅延させた信号Ｓ３０４を生成し、これを遅延回路２０６に印加する。遅延回路２０６〜２０８は、信号Ｓ３０４を順次１フレームづつ遅延させ、図４の（ｅ）〜（ｈ）に示す信号Ｓ３０５〜３０７を生成する。
【００２０】
減算回路２０９は、信号Ｓ３０４と信号Ｓ３０５の減算（＝信号Ｓ３０５−信号Ｓ３０４）を行い、この減算結果に対して絶対値化回路２１２により絶対値（｜１００／８０−１００／１２０｜等）をとると、図４の（ｉ）に示す信号Ｓ３０８が得られる。同様に、減算回路２１０においては、信号Ｓ３０４と信号Ｓ３０６の減算（＝信号Ｓ３０６−信号Ｓ３０４）が行われ、この減算結果に対して絶対値化回路２１３により絶対値をとることにより、図４の（ｊ）に示す信号Ｓ３０９が得られる。このケースでは、減算回路２１０において、最初のフレームで（１００／１２０）−（１００／１２０）＝０、次のフレームで（１００／８０）−（１００／８０）＝０となる。また、減算回路２１１においては、信号Ｓ３０４と信号Ｓ３０７の減算（信号Ｓ３０７−信号Ｓ３０４）が行われ、この減算結果に対して絶対値化回路２１４により絶対値をとることにより、図４の（ｋ）に示す信号Ｓ３１０が得られる。
【００２１】
信号Ｓ３０８，Ｓ３０９，Ｓ３１０のそれぞれは、３入力最小値抽出回路２１５の第１〜第３の入力端子２１５ａ〜２１５ｃに入力される。３入力最小値抽出回路２１５は、入力されたＳ３０８〜Ｓ３１０の中で最も値の小さい信号を抽出し、これを信号Ｓ３１１とする。ここでは、図４の（ｉ）〜（ｋ）を比べると、図４の（ｊ）に示すように、信号Ｓ３０９が“０”であり、３信号中で最も平均値の小さいことがわかる。３入力最小値抽出回路２１５から出力される信号Ｓ３１１は、等価比較回路２１６〜２１８のそれぞれの一方の入力端子に入力される。等価比較回路２１６の他方の入力端子には信号Ｓ３０８が入力され、等価比較回路２１７の他方の入力端子には信号Ｓ３０９が入力され、更に、等価比較回路２１８の他方の入力端子には信号Ｓ３１０が入力される。
【００２２】
等価比較回路２１６は信号Ｓ３１１と信号Ｓ３０８を比較するが、信号Ｓ３０８は図４の（ｉ）のように或る値を有しているのに対し、信号Ｓ３１１は“０”であるため、図４の（ｍ）のように、等価比較回路２１６は“０”の信号Ｓ３１２を出力する。また、等価比較回路２１７は信号Ｓ３１１と信号Ｓ３０９を比較するが、両信号は同一内容であるため、図４の（ｎ）のように、等価比較回路２１７は“１”の信号Ｓ３１３を出力する。更に、等価比較回路２１６は信号Ｓ３１１と信号Ｓ３０８を比較するが、信号Ｓ３０８は図４の（ｉ）のように或る値を有しているのに対し、信号Ｓ３１１は“０”であるため、図４の（ｏ）のように、等価比較回路２１６は“０”の信号Ｓ３１４を出力する。
【００２３】
スイッチ回路２１９は、第１〜第３の制御信号入力端子２１９ｄ〜２１９ｆに入力された信号Ｓ３１２〜Ｓ３１４が“０”か“１”かに応じて、対応する入力端子２１９ａ，２１９ｂ，２１９ｃに入力された信号Ｓ３０８，Ｓ３０９，Ｓ３１０の１つを選択する。ここでは、信号Ｓ３１３が“１”であるため、スイッチ２１９ｈのみがオンにされ、入力端子２１９ｂに入力されている図４の（ｇ）の信号Ｓ３０６が選択される。この信号Ｓ３０６は遅延回路２２０によって１フレーム分の遅延が行われた後、図４の（ｐ）のように、フリッカ補正係数Ｓ２２として出力端子２２１から出力され、図１の乗算回路３及び乗算回路５に印加される。
【００２４】
図４の（ｐ）のフリッカ補正係数２２ｂと、図２の（ｂ）のフリッカ補正係数２２ａを比較してわかるように、映像信号Ｓ２１のレベルが大きいときにはフリッカ補正係数２２ａは小さい値（１００／１２０）に設定され、映像信号Ｓ２１のレベルが小さいときにはフリッカ補正係数２２ａが大きい値（１００／８０）であるのに対し、フリッカ補正係数２２ｂは逆になっている。これにより、ノイズ成分は元のまましてノイズリダクションでき、図７の（ｇ）に示したようなノイズ信号が映像信号上に残されることはなくなる。
【００２５】
図５は、フリッカ補正係数抽出回路２の他の構成例を示す。
このフリッカ補正係数抽出回路２における全体構成は図３に示した通りであり、また、全体の動作は図４に示した通りであるが、図３のフレーム平均値計算回路２０２に代え、ライン平均値計算回路５０１を用いたところに特徴がある。ライン平均値計算回路５０１からは、ライン平均値５０２が出力され、平均値計算回路２０３及び除算器２０４に入力される。
【００２６】
図１〜図４ではフリッカ補正係数抽出回路２の出力がフレーム単位で更新されたのに対し、図５の構成によれば、走査線（ライン）単位で変更されるようになる。これにより、ＣＭＯＳ（Complementary Metal Oxide Semiconductor ）イメージセンサカメラ（image sensor camera ）のような走査線における段差として現れるフリッカにも対応可能になる。
【００２７】
【発明の効果】
以上より明らかなように、本発明のフリッカ補正回路によれば、フリッカ補正手段によってフリッカ補正係数を求め、このフリッカ補正係数を用いてフリッカ補正を行うと共に、フリッカ補正後の映像信号に含むノイズ成分のレベルに応じたスライスレベルを前記フリッカ補正係数に基づいて変更することによりノイズを除去するノイズリダクション手段を備える構成にしたので、画像信号のエッジを鈍らせたり、ノイズを多く残すことの無いフリッカ補正回路を得ることができる。
【図面の簡単な説明】
【図１】本発明のフリッカ補正回路の構成を示すブロック図である。
【図２】図１に示したフリッカ補正回路の動作を示すタイミングチャートである。
【図３】フリッカ補正係数抽出回路２の詳細構成を示すブロック図である。
【図４】図３のフリッカ補正係数抽出回路の動作を示すタイミングチャートである。
【図５】本発明にかかるフリッカ補正係数抽出回路の他の構成例を示すブロック図である。
【図６】従来のフリッカ補正回路を示すブロック図である。
【図７】図６の構成のフリッカ補正回路の動作を示すタイミングチャートである。
【符号の説明】
１，６，８，２０１  入力端子
２  フリッカ補正係数抽出回路
３  乗算回路
４  ノイズ成分抽出用ハイパスフィルタ回路
５，９  乗算回路
７  レベルスライス回路
１０，２０９，２１０，２１１  減算回路
１１，２２１  出力端子
１００  フリッカ補正回路
２０２  フレーム平均値計算回路
２０３  平均値計算回路
２０４  除算器
２０５，２０６, ２０７，２０８，２２０  遅延回路
２１２，２１３，２１４  絶対値化回路（ＡＢＳ）
２１５  ３入力最小値抽出回路
２１６，２１７，２１８  等価比較回路
２１９  スイッチ回路
２１９ａ〜２１９ｃ  入力端
２１９ｄ〜２１９ｆ  制御信号端子
５０１  ライン平均値計算回路
【図１】
0003716784.tif 000002
【図２】
0003716784.tif 000003
【図３】
0003716784.tif 000004
【図４】
0003716784.tif 000005
【図５】
0003716784.tif 000006
【図６】
0003716784.tif 000007
【図７】
0003716784.tif 000008