(57)【特許請求の範囲】
【請求項１】
下地膜が形成された半導体基板に白金膜を形成する段階と、
前記白金膜の上部に接着層を形成する段階と、
前記接着層の上部にマスク層として酸化膜を形成する段階と、
前記マスク層をパターニングしてマスクパターンを形成する段階と、
前記マスクパターンを利用して下部の接着層をパターニングする段階と、
前記半導体基板をプラズマ蝕刻設備で加熱させる段階と、
前記マスクパターンとパターニングされた接着層を蝕刻マスクとして下部の白金膜をプラズマ蝕刻する段階と、
前記マスクパターンを除去する段階とを具備し、
前記接着層はＴｉであること
を特徴とする半導体装置の白金膜蝕刻方法。
【請求項２】
前記白金膜を形成する段階の前に、下地膜上に障壁層を形成する段階を更に具備することを特徴とする請求項１に記載の半導体装置の白金膜蝕刻方法。
【請求項３】
前記障壁層はＴｉＮまたはＴｉＮを含む物質を使用して形成することを特徴とする請求項２に記載の半導体装置の白金膜蝕刻方法。
【請求項４】
前記マスク層は、一つ以上の膜で形成することを特徴とする請求項１に記載の半導体装置の白金膜蝕刻方法。
【請求項５】
前記一つ以上の膜は、少なくとも一つの酸化膜を含むことを特徴とする請求項４に記載の半導体装置の白金膜蝕刻方法。
【請求項６】
前記半導体基板を加熱させる方法はプラズマを励起させない状態で加熱させることを特徴とする請求項１に記載の半導体装置の白金膜蝕刻方法。
【請求項７】
前記半導体基板を加熱させる方法は、半導体基板が１２０〜３００度の温度範囲になる様に加熱させることを特徴とする請求項１に記載の半導体装置の白金膜蝕刻方法。
【請求項８】
前記白金膜を蝕刻する段階はＯ2を含んだ蝕刻ガスを使用することを特徴とする請求項１に記載の半導体装置の白金膜蝕刻方法。
【請求項９】
前記Ｏ2を含む蝕刻ガスは、Ｏ2／Ｃｌ2であることを特徴とする請求項８に記載の半導体装置の白金膜蝕刻方法。
【請求項１０】
前記Ｏ2／Ｃｌ2蝕刻ガスの混合比率は、Ｏ2を５０％以上に混合して、Ｏ2が塩素ガスに比べてさらに多くなることを特徴とする請求項９に記載の半導体装置の白金膜蝕刻方法。
【請求項１１】
前記Ｏ2を含む蝕刻ガスは、さらに、ＨＢｒ、Ｂｒ2及びＢｒを含むことを特徴とする請求項８に記載の半導体装置の白金膜蝕刻方法。
【請求項１２】
前記Ｏ2を含む蝕刻ガスにおいて、Ｏ2とＢｒとの混合比率は、Ｏ2を５０％以上に混合することを特徴とする請求項１１に記載の半導体装置の白金膜蝕刻方法。
【請求項１３】
前記マスクパターンを除去する段階は、蝕刻終末点まで白金膜を蝕刻した後にもオーバエッチングすることにより除去することを特徴とする請求項１に記載の半導体装置の白金膜蝕刻方法。
【請求項１４】
前記オーバエッチングは、白金膜の蝕刻終末点までの蝕刻時間に対し５０〜１５０％の時間範囲を追加することを特徴とする請求項１３に記載の半導体装置の白金膜蝕刻方法。
【請求項１５】
前記マスクパターンを除去した後に障壁層をパターニングする段階を更に具備することを特徴とする請求項２に記載の半導体装置の白金膜蝕刻方法。
【請求項１６】
前記障壁層をパターニングする段階はＡｒ／Ｃｌ2ガスを蝕刻ガスとして使用する乾式蝕刻を利用してパターニングすることを特徴とする請求項１５に記載の半導体装置の白金膜蝕刻方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術の分野】
本発明は半導体装置の製造方法に係り、半導体装置キャパシタの下部電極(storage node)として使われる白金膜の蝕刻方法に関する。
【０００２】
【従来の技術】
半導体メモリー素子が漸次高集積化に成ることによってDRAM(Dynamic  Random  Access  Memory)の様な半導体メモリー素子では高いキャパシタンスを保有しながら、同時に少ない面積内に形成出来るキャパシタに対する必要性が高まりつつある。この様な必要を充足する為に、トレンチ(trench)またはシリンダー型の様なキャパシタが登場した。しかし、トレンチ或はシリンダー型のキャパシタは、複雑な工程段階を持って形成するのが難しい為に、高集積化された半導体メモリー素子において必要とする高いキャパシタンスと高集積化を実現するには限界を持つ。
【０００３】
最近、この様な問題点を補完する為に既存の誘電体より高い誘電率(dielectric constant)を持つBST(Barium strontium Titanate)をキャパシタの誘電体に利用してキャパシタを形成する方法が一般化されている。BSTの様な高誘電体を使用してキャパシタを形成する場合、キャパシタの上部及び下部電極に一般的に白金膜が使われる。その理由は白金膜がBST誘電体膜を高温処理する過程で酸化されない安定な物質であるためである。
また、白金は電気伝導度が優れるだけでなく他の種類の導電膜、例えばイリジウム(Iridium :Ir)、ルテニウム(ruthenium :Ru)、ポリシリコン(poly silicon)等と比較してキャパシタの誘電体電極で発生する漏れ電流(leakage current)が少ない。
【０００４】
しかしながら、白金を利用して導電膜、例えばキャパシタの上部及び下部電極を形成しようとする場合、乾式蝕刻を利用したパターニングが非常に難しい短所がある。これは白金が非反応性金属であるから他の化学物質と反応し難いためである。特に白金膜を蝕刻する反応性イオン蝕刻(reactive ion-beam etching :RIE)で通常使われるハロゲン元素と白金イオンとは反応性が非常に低いため、白金膜は化学反応によって蝕刻することよりは、却って物理的な反応によるスパッタリングによって主に蝕刻される。
【０００５】
したがって、イオンスパッタリングを利用して白金膜を蝕刻する場合には、蝕刻残留物が発生する問題点と、蝕刻残留物により白金膜の蝕刻傾斜度が緩慢になりキャパシタの下部電極及び上部電極が傾斜する様に形成される問題点が発生する。そして、反応性イオン蝕刻時低い蝕刻率を改善する為に塩素と弗素系の蝕刻ガスを使用している。
【０００６】
従来の技術として塩素ガスを蝕刻ガスとして使用して白金膜を蝕刻する方法が最近米国特許第５５１５９８４号(Title : Method for etching Pt Film, Issue date :1996/May/14)の明細書において開示されている。この特許においては、酸素と塩素ガスを白金膜の蝕刻時に蝕刻ガスとして利用して蝕刻マスク層の側壁に形成される蝕刻残留物のＰｔＣｌ及びＰｔＯを利用して白金膜を蝕刻した後、蝕刻残留物を湿式蝕刻で除去する方法である。
しかし、この様な蝕刻残留物の適切な除去と、白金膜の蝕刻傾斜度を改善しなければならない課題がまだ残っている状態である。
【０００７】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、白金膜が形成された半導体基板を特定温度に加熱して白金膜の上部にあるチタンを含む接着層を蝕刻マスクとして白金膜をオーバエッチングすることで白金膜の側壁の蝕刻傾斜度を改善出来る半導体装置の白金膜蝕刻方法を提供することである。
【０００８】
【課題を解決するための手段】
上記の技術的課題を達成するために、本発明に伴う半導体装置の白金膜蝕刻方法は、下地膜が形成された半導体基板に障壁層と、白金膜と、チタンを含む接着層及びマスク層を順次的に形成する。
続いて、前記マスク層をパターニングしてマスクパターンを作って、これを利用して下部の接着層をパターニングする。この時、前記パターニングは乾式蝕刻で蝕刻ガスはＡｒ／Ｃｌ2ガスを使用して行う。前記結果物を１２０から１３０゜Ｃの温度でプラズマ蝕刻設備でプラズマを励起させない状態で加熱させる。最終的に前記半導体基板に形成されパターニングされたマスク層と接着層を利用して白金膜を蝕刻し、オーバエッチングを行って白金膜上部のマスクパターンを除去する。
【０００９】
本発明の望ましい実施の形態によれば、前記マスク層は一個以上の膜を使用して形成することもでき、少なくとも一つの酸化膜を含む様に形成することが適合である。前記接着層は、Ｔｉを使用して形成することが望ましい。また、前記障壁層は、ＴｉＮまたはスズ（Ｔｉｎ）を含む物質を使用して形成することが好ましく、前記下地膜は、半導体基板上にコンタクトホールが形成された第１絶縁膜である。
【００１０】
コンタクトホール内部は、ポリシリコンプラグ(poly  silicon  plug)で埋立された膜を使用することが適合である。望ましくは、前記白金膜をパターニングする方法はＯ2を含む蝕刻ガスを使用するが、Ｏ2とＣｌ2との混合ガス、または、Ｏ2とＨＢｒ、Ｂｒ2、Ｂｒの混合ガスを蝕刻ガスとして使用し、この時、酸素と塩素ガスの混合比率は、酸素ガスを５０％以上に混合して、酸素が多く含まれる様にすることが好ましい。
【００１１】
また、前記マスクパターンを除去する為にオーバエッチングを実施する方法は、白金膜の蝕刻終末点までの蝕刻時間に対して、５０〜１５０％を追加でエッチングすることが好ましく、接着層と障壁層を、Ａｒ／Ｃｌ2を、蝕刻ガスに利用してパターニングすることが好ましい。
本発明によれば、白金膜が形成されている半導体基板を一定温度で加熱して白金膜上部にある接着層を蝕刻マスクでオーバエッチングを行うことによって白金膜側壁の蝕刻傾斜度を改善出来る。
【００１２】
【発明の実施の形態】
以下に本発明の一実施の形態について説明するが、本願明細書でいうマスク層は、一つの膜だけに限定されるものではない。例えば、図示した望ましい実施の形態においては、マスク層が酸化膜で構成された一つの膜であるが、これを変形して、酸化膜を含む複数個の膜に置き換えることが可能もある。
【００１３】
図１ないし図５は、本発明の一実施の形態として示した半導体装置の白金膜蝕刻方法を説明する為に図示した断面図である。
図１を参照すれば、トランジスタの下部構造が形成された半導体基板１００に下地膜を形成する。ここで、前記下地膜は半導体基板１００に第１絶縁膜、例えば層間絶縁膜１０２を積層し、パターニングを行ってコンタクトホールを形成した後に、前記コンタクトホール内部をポリシリコンプラグ１０４で埋立した膜をいう。
【００１４】
続いて、前記下地膜に対して、エッチバックまたは化学機械的研磨(Chemical Mechanical Polishing:CMP)のような平坦化工程(planarization  process)を行って半導体基板を平坦化させる。前記平坦化が行われた基板の全面に、ポリシリコンプラグ１０４と白金膜１０８との相互拡散に起因したキャパシタの性能低下を防止する為に、障壁層１０６を形成する。
【００１５】
ここで、前記障壁層１０６は、Ｔｉまたはこれを含む物質を使用して３００オングストローム〜７００オングストロームの厚さ範囲で形成する。続いて、前記障壁層１０６上にスパッタリングまたは化学気相蒸着のような通常の方法で白金を蒸着させることで、白金膜１０８を形成する。この白金膜１０８は、半導体メモリー素子でキャパシタの下部電極として使用される導電膜で、本実施の形態においては、その厚さを２０００オングストローム±５００オングストロームの範囲に形成する。
【００１６】
図２を参照すれば、前記白金膜１０８が形成された基板上に、白金膜１０８とマスク層との接着力を増進させるための接着層を、Ｔｉを使用して形成する。前記接着層は、本実施の形態においては、４００オングストローム〜８００オングストロームの厚さに形成する。続いて、前記接着層上にマスク層を酸化膜を使用して５０００オングストローム±１０００オングストロームの厚さに形成する。前記マスク層にフォトレジスト(photo resist)を塗布し、通常の方法で写真及び蝕刻工程を行ってマスクパターン１１２を形成する。本実施の形態においては、マスク層を一つの酸化膜で構成しだが、少なくとも一つの酸化膜を含む複数の膜（複合膜）で構成することも出来る。引続き、前記マスクパターン１１２を蝕刻マスクに使用して下部の接着層をパターニングし、前記マスクパターン１１２と接触された接着層マスクパターン１１０を形成する。この時、接着層をパターニングする方法は乾式蝕刻、例えば磁場を利用した反応性イオン蝕刻方式でＡｒ／Ｃｌ2を蝕刻ガスとして使用して行う。
【００１７】
図３を参照すれば、前記マスクパターン１１２と接着層マスクパターン１１０とが形成された基板を、磁場を利用した反応性イオン蝕刻設備を用いて、プラズマを励起させない状態で、１２０〜３００℃の温度範囲で加熱させる。続いて、Ｏ2を用いた蝕刻ガス、例えばＣｌ2／Ｏ2またはＯ2とＨＢｒ、Ｂｒ2、Ｂｒの混合ガスを蝕刻ガスとして使用し、前記マスクパターン１１２と接着層マスクパターン１１０を蝕刻マスクとして使用して、下部の障壁層１０６が現れる（露出される）時まで、白金膜１０８を蝕刻する。この時、前記混合ガスのＯ2は、５０％以上の割合で混合することが好ましい。
【００１８】
本発明の実施の形態においては、好ましくは、酸素と塩素ガスの混合比率を４：１の割合で混合する。そうすれば、酸素ガスのイオンまたはラジカルは白金膜をスパッタリングする種(species）になる。同時に、酸素ガスは酸化膜で構成されたマスクパターン１１２に対し、白金膜１０８の蝕刻選択比を高めて、接着層マスクパターン１１０のＴｉ膜質を、酸化チタン（ＴｉＯx）系の物質に変化させることによって、白金膜蝕刻時に、付加的な蝕刻マスクパターンの役割をするようになる。即ち、酸素イオンまたはラジカル一部が、ＴｉＯx膜を酸化させる反応に使われるようになり、全体的にマスクの侵食速度が遅くなる。
【００１９】
図４は、前記白金膜１０８に、図３と同一の蝕刻条件でオーバエッチングを行って蝕刻傾斜度が改善された白金膜１０８Ａを形成した時の断面図である。この時、マスクパターン１１２は、オーバエッチングが行われる間に完全に侵食して除去される。ここで、前記オーバエッチングを行う時間は、蝕刻終末点（ｅｎｄｐｏｉｎｔ）である障壁層１０６まで蝕刻される時間に追加して、５０〜１５０％を追加エッチングすることが好ましい。現在まで、Ｏ2／Ｃｌ／Ａｒを使用した蝕刻ガスによれば、０．５８μｍのピッチ(pitch)と、２０００オングストロームの厚さを持つ白金膜１０８の蝕刻傾斜度を、６５度以上には形成出来ないのである。
【００２０】
その理由は、白金（Ｐｔ）が酸素及び塩素と化学的に反応しないためである。しかし、本発明のように、酸素を多く含む蝕刻ガスを使用して白金膜１０８に対する蝕刻を行えば、白金膜上に形成された接着層マスクパターン１１０を構成するＴｉがＴｉＯx系の物質に変換されて、マスクパターン１１２である酸化膜マスクパターンと共に付加的なマスクパターンとして作用するようになる。この時、ＴｉＯx系の接着層マスクパターン１１０は、１２０〜３００℃範囲の高温でも、常温の場合と同じような侵食程度を示すことが確認された。従って、高温でマスクパターンが損傷されないことは、Ｔｉが高温で酸化反応が促進されて相対的に酸素イオンやラジカルのスパッタリングによる侵食が減少されたからである。そして、前記侵食が発生されない接着層マスクパターンは、白金膜１０８Ａの蝕刻傾斜度を改善させる因子として作用するようになる。即ち、１２０℃より低い範囲の温度条件でオーバエッチングを行うと、Ｔｉを含む接着層マスクパターン１１０Ａは、スパッタリングにより急速に縁部から侵食し始める。
【００２１】
しかし、オーバエッチング時、温度条件を１６０℃程度の理想的な温度条件でエッチングを行えば、マスクパターン１１２が全て侵食されて除去された後にも、接着層マスクパターン１１０Ａの侵食は全くなく、白金膜１０８Ａの側壁を、垂直に近い蝕刻傾斜度に形成することができる。この際、Ｔｉよりなる接着層マスクパターン１１０Ａは、１２０℃以下の温度条件で蝕刻を行った時より、さらに深くＴｉＯx系統に変化することになる。実際に磁場を利用した反応性イオン蝕刻設備(MERIE)チャンバ(chamber)の温度を１６０℃に設定して、半導体基板の表面温度を１４０℃にした時、白金膜１０８Ａの蝕刻傾斜度（θ1）が、８０度まで改善されることが観察された。
【００２２】
前記１２０〜３００℃は半導体基板表面の温度を意味する。本発明で、前述した白金膜１０８Ａのオーバエッチング工程と、蝕刻温度は本発明の目的とする白金膜の蝕刻傾斜度を改善する課題を達成する特徴的な手段になる。
【００２３】
図５は、図４の結果と比較するために１２０℃より低い温度で蝕刻を行った時の半導体基板の断面を図示した断面図である。この時にはマスクパターン１１２が侵食され除去された後、接着層マスクパターン１１０Ｂの縁部にも侵食がなされる。このような接着層マスクパターン１１０Ｂの縁部の侵食は、接着層マスクパターン１１０Ｂの側壁傾斜度を４５度まで傾斜するようにする。
【００２４】
したがって、スパッタリングによって白金膜を蝕刻する時、接着層マスクパターン１１０Ｂが蝕刻傾斜度を改善させる役割をしないことが分かる。一例としては、チャンバ温度を１３０℃として半導体基板表面の温度を１２０℃より低く設定してオーバエッチングを行った時、白金膜１０８Ｂの蝕刻傾斜度（θ2）は７２度以下を示すという現象が観察された。
【００２５】
図５は、前記マスクパターンがオーバエッチングが行われた後に白金膜１０８Ａ上の接着層マスクパターン１１０Ａを除去して、白金膜１０８Ａの下部の障壁層１０６Ａをパターニングした後の断面図である。この時、接着層マスクパターン１１０Ａを除去して、白金膜下部の障壁層１０６Ａをパターニングするための蝕刻ガスとしては、Ａｒ／Ｃｌ2ガスを利用する。以上で、ポリシリコンプラグ１０４上に障壁層１０６Ａを含む白金膜１０８Ａの蝕刻を完了する。
【００２６】
蝕刻温度と白金膜の蝕刻傾斜度との関係の実施の形態において説明する。蝕刻チャンバの蝕刻温度を１００℃、１３０℃、１６０℃としてオーバエッチングした時の白金膜側壁の蝕刻傾斜度を測定した。この時、白金膜の厚さは２０００オングストローム、その上部の接着層の厚さは６００オングストローム、そして酸化膜でなされたマスクパターンの厚さは５０００オングストロームに形成した。
【００２７】
測定の結果、蝕刻チャンバの温度を１００℃、１３０℃、１６０℃とした時の白金膜側壁の蝕刻傾斜度は、各々７１度、７２度及び８０度を示した。蝕刻チャンバの温度が、１００℃及び１３０℃では、白金膜側壁の蝕刻傾斜度が大きく改善されなかったが、１６０℃の時は白金膜側壁の蝕刻傾斜度が顕著に改善された。
【００２８】
その原因としては、蝕刻チャンバの温度を１００℃でオーバエッチングを行われば、酸化膜で構成されたマスクパターンが全部侵食されて除去された後に、下部にあるＴｉ或いはＴｉＯxに変化された接着層の縁部でも侵食が発生し続けて中央の接着層の厚さは６００オングストロームを示すが、接着層の縁部は、ほとんど侵食されて接着層側壁の傾斜度が４５度に悪化した為である。また、１３０℃に蝕刻チャンバの温度を設定してオーバエッチングを行われば、白金膜上部にある接着層の厚さは中央部上で６００オングストロームを示すが、接着層縁の厚さは４００オングストロームに悪化する。したがって、接着層の侵食によって白金膜の蝕刻傾斜度を改善するのにあまり寄与しないことを分かる。
【００２９】
しかしながら、蝕刻チャンバの温度を１６０℃に設定して半導体基板表面の温度を１４０℃になるようにすれば、最上部のマスクパターンの侵食がなされた後にも、その下部にある接着層の侵食がほとんど発生しない。即ち、接着層は縁部と中央部で、全て６００オングストロームの均一な厚さを見せるようになり、接着層の側壁は比較的垂直に近い側面を持つようになる。したがって、白金膜を異方性に蝕刻する時に、スパッタリングによって白金原子が飛んで、白金膜の蝕刻傾斜度が緩慢になるという問題点を防止することが出来る。
【００３０】
一方、前記温度条件で蝕刻を行った時、蝕刻率は１００℃で３９５オングストローム／分、１３０℃では、３６８オングストローム／分及び１６０℃では、３７１オングストローム／分を各々表した。白金膜の側壁で揮発性の化合物が新しく形成されて、白金膜側壁の蝕刻傾斜度を改善させたとすれば、蝕刻率も温度が上がることによって増加すべきである。しかしながら、前記の結果は、そのような仮定を裏付けるものではなかった。
したがって、白金膜側壁の蝕刻率が改善される原因は白金膜で発生する化学反応に起因したこととは見なされない。
尚、本発明は前記した実施例に限定されなく、本発明が属する技術的思想内で当分野の通常の知識を持った者により多くの変形が可能なことは明白である。
【００３１】
【発明の効果】
前述した本発明によれば、白金膜を蝕刻する時に、付加的な蝕刻マスクとして使われる接着層が温度変化にしたがって侵食される程度が変わる現象を利用してキャパシタの下部電極及び上部電極に使われる白金膜の蝕刻傾斜度を改善出来る。
【図面の簡単な説明】
【図１】  本発明に伴う半導体装置の白金膜蝕刻方法を説明するために図示した断面図である。
【図２】  本発明に伴う半導体装置の白金膜蝕刻方法を説明するために図示した断面図である。
【図３】  本発明に伴う半導体装置の白金膜蝕刻方法を説明するために図示した断面図である。
【図４】  本発明に伴う半導体装置の白金膜蝕刻方法を説明するために図示した断面図である。
【図５】  本発明に伴う半導体装置の白金膜蝕刻方法を説明するために図示した断面図である。
【符号の説明】
１００  半導体基板
１０２  層間絶縁膜
１０４  ポリシリコンプラグ
１０６  障壁層
１０８  白金膜
１１０  接着層マスクパターン
１１２  マスクパターン
【図１】
0003729632.tif 000002
【図２】
0003729632.tif 000003
【図３】
0003729632.tif 000004
【図４】
0003729632.tif 000005
【図５】
0003729632.tif 000006