(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された回路素子からなる負荷に、アクティブ状態の時に駆動用所定電圧の電源を供給するための第１の供給手段と、
前記第１の供給手段の出力に比べて微少な電流のスタンバイ用電源を前記負荷に常時供給する第２の供給手段と、
アクティブ状態の時には、前記第１の供給手段を制御して、予め定めた基準電圧に準ずるように調整した前記駆動用所定電圧を前記負荷に供給させ、スタンバイ状態の時には、前記第１の供給手段の駆動を停止させて、前記負荷に前記スタンバイ用電源のみを供給させる電源降圧選択手段と、
を具備することを特徴とする電源降圧回路。
【請求項２】
半導体基板上に形成された回路素子からなる負荷に、アクティブ状態の時に駆動用所定電圧の電源を供給するための第１のＰchトランジスタと、
前記第１のＰchトランジスタの出力に比べて微少な電流のスタンバイ用電源を前記負荷に常時供給する第２のＰchトランジスタと、
予め定めた基準電圧と、前記第１、第２のＰchトランジスタからの出力和とをそれぞれ入力して、それらの差分に基づき増幅して、アクティブ状態の時には、前記第１のＰchトランジスタが前記基準電圧と同等電圧を前記負荷に出力するように第１のトランジスタに掛かるゲート電圧を制御し、スタンバイ状態の時には、前記第１のトランジスタに掛かるゲート電圧をＨレベルにして、ドレイン・ソース間を高インピーダンス化させて、前記負荷への前記所定電圧の供給を遮断し、前記負荷に前記第２のＰchトランジスタからの前記スタンバイ用電源のみを供給させる差動増幅回路と、
を具備することを特徴とする電源降圧回路。
【請求項３】
前記第２のＰchトランジスタを複数用いて、多段接続化することにより、前記スタンバイ用電源の電圧値を調整することを特徴とする請求項２に記載の電源降圧回路。
【請求項４】
前記第２のＰchトランジスタをＮchトランジスタに代えて該Ｎchトランジスタを多段接続化することにより、前記スタンバイ用電源の電圧値を調整することを特徴とする請求項３に記載の電源降圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成される回路素子に安定した電圧供給を行う電源降圧回路に関する。
【０００２】
【従来の技術】
一般に、半導体基板上に形成された半導体記憶装置を含む集積回路を駆動するための電源は、その半導体基板上に形成された電源降圧回路により外部から供給された電源電圧を任意の電圧に変換して供給する場合が多い。
【０００３】
このような電源降圧回路は、外部からの電源電圧や負荷変動による内部電圧に多少の変動があった場合でも比較的安定化した電圧を供給するように構成されている。
【０００４】
例えば、特開平６−８４３５７号公報には、図５に示すようにスタンバイ（待機）状態を含めて常時動作している第１の差動増幅トランジスタ対１１，１２と、アクティブ（動作）状態になったときに動作する第２の差動増幅トランジスタ対１３，１４とで構成され、内部電圧ＶINT のオーバーシュートを防ぎ、安定した電圧を供給する電源降圧回路が提案されている。
【０００５】
【発明が解決しようとする課題】
前述した図５に記載される電源降圧回路は、スタンバイ状態における内部電圧ＶINT の電流値が極端に少なくなった場合、発振する可能性がある。さらに、その電流値が少なくなると、内部電圧ＶINT が基準電圧Ｖref を越えた大きな電圧になる恐れもある。
【０００６】
そこで本発明は、アクティブ状態の時には所望する電圧を安定して供給し、スタンバイ状態の時には低消費電流で状態を維持し、且つ構造が簡単な電源降圧回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記目的を達成するために、半導体基板上に形成された回路素子からなる負荷に、アクティブ状態の時に駆動用所定電圧の電源を供給するための第１のＰchトランジスタと、前記第１のＰchトランジスタの出力に比べて微少な電流のスタンバイ用電源を前記負荷に常時供給する第２のＰchトランジスタと、予め定めた基準電圧及び前記第１、第２のＰchトランジスタからの出力和をそれぞれ入力して、それらの差分を増幅して、アクティブ状態の時には、前記第１のＰchトランジスタが前記基準電圧と同等電圧を前記負荷に出力するように第１のトランジスタに掛かるゲート電圧を制御し、スタンバイ状態の時には、前記第１のトランジスタに掛かるゲート電圧をＨレベルにして、ドレイン・ソース間を高インピーダンス化させて、前記負荷への前記所定電圧の供給を遮断し、前記負荷に前記第２のＰchトランジスタからの前記スタンバイ用電源のみを供給させる差動増幅回路とを備える電源降圧回路を提供する。
【０００８】
以上のような構成の電源降圧回路は、アクティブ状態の時には、差動増幅回路により制御される第１のＰchトランジスタの出力と第２のＰchトランジスタからの出力との和からなるアクティブ用電源が負荷に供給され、スタンバイ状態の時には、差動増幅回路が第１のトランジスタのドレイン・ソース間を高インピーダンス化させて、負荷への電源供給を遮断し、負荷には第２のＰchトランジスタからのスタンバイ用電源のみが供給される。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１０】
図１には、本発明による第１の実施形態に係る電源降圧回路の構成を示し説明する。
【００１１】
この電源降圧回路は、半導体基板上に形成されたメモリ素子及び能動素子等からなる回路素子に所定電圧電流の駆動用電源を供給するものである。
【００１２】
その構成として、基準電圧Ｖref と出力電圧Ｖddi を入力して、その差分を増幅出力する差動増幅トランジスタ対からなるアンプ１と、このアンプ１の出力によりアクティブ用電源供給するための１つのＰchトランジスタ２と、出力電圧Ｖddi により常時動作して、スタンバイ用電源供給するための１つのＰchトランジスタ３とを備えている。これらのトランジスタ２及びトランジスタ３には、電源Ｖddが供給される。例えば、電源Ｖddが３．３Ｖである場合に、トランジスタ１，２の出力電圧Ｖddi は、基準電圧Ｖerf と同等な２．５Ｖ程度出力できるように設けられている。勿論、電源Ｖddは、３．３Ｖに限定されるものではない。
【００１３】
図２には、図１に示したアンプ１の構成例を示す。
【００１４】
図２（ａ）は、カレントミラー回路を利用した差動増幅型のアンプの構成例を示し、図２（ｂ）のアンプは、同図（ａ）の変形例を示す図である。
【００１５】
図２（ａ）に示すアンプは、カレントミラートランジスタ対５と、基準電圧Ｖrefにより駆動するｎＭＯＳトランジスタ６と、差動入力信号により駆動するｎＭＯＳトランジスタ７と、バイアス信号により駆動するｎＭＯＳトランジスタ８と、出力端に接続されたスタンバイ信号で駆動するｎＭＯＳトランジスタ９とで構成される。
【００１６】
この構成により、スタンバイ時には、バイアス信号をＨレベルに設定し、ｎＭＯＳトランジスタ５のゲートにＬレベルを入力する。この時アンプの出力は、Ｈレベルとなる。
【００１７】
また図２（ｂ）のアンプは接続構成が異なり、スタンバイ時には、バイアス信号をＬレベルに設定し、ｎＭＯＳトランジスタ５のゲートにＬレベルを入力する。この時アンプの出力は、Ｈレベルとなる。
【００１８】
図３（ａ）を参照して、この構成におけるアクティブ（動作）状態の時について説明する。
【００１９】
この電源降圧回路の出力側に接続された回路素子からなる負荷４の抵抗値ｒは、数Ω程度であり、アクティブ中は時間的に負荷変動する。このとき、トランジスタ２に流れる電流値をｉｂ１とし、トランジスタ３に流れる電流値をｉｂ２とし、負荷４に流れる電流の電流値をＩｂとする。
【００２０】
ここで、ｉｂ１＞＞ｉｂ２、Ｉｂ＝ｉｂ１＋ｉｂ２の関係があり、Ｉｂの平均電流値は例えば、約１．５Ａとする。
【００２１】
まず、アンプ１にアクティブを指示するアクティブ信号が入力して、アンプ１を駆動し、トランジスタ２に駆動用出力（ゲート電圧）を出力する。トランジスタ２は、印加された駆動用出力により駆動して、電圧Ｖddが内部降圧した出力電圧Ｖddi を出力する。この出力電圧Ｖddi は、ほぼ基準電圧Ｖref になるようにアンプ１により調整され、負荷４に駆動用電源として供給される。
【００２２】
次に図３（ｂ）を参照して、スタンバイ状態の時について説明する。
【００２３】
ここで、トランジスタ２に流れる電流値をｉｓ１とし、トランジスタ３に流れる電流値をｉｓ２とし、負荷４に流れる電流の電流値をＩｓとする。ここで、ｉｓ１＞＞ｉｓ２、Ｉｓ＝ｉｓ１＋ｉｓ２の関係があり、Ｉｓの平均電流値は数ｍＡ程度である。また負荷４の抵抗値ｒは、数ΩＫ程度であり、スタンバイ中には問題とはならない程度に僅かに負荷変動する。
【００２４】
まず、アンプ１にスタンバイを指示するスタンバイ信号が入力して、アンプ１を駆動し、電源Ｖddと同じ電圧値の駆動用出力Ｖdd’をトランジスタ２のゲートに出力する。トランジスタ２は、この駆動用出力Ｖdd’が印加されると、ソース・ドレイン間が高インピーダンス状態となり、トランジスタ２から出力する電流ｉｓ１がほぼ０Ａとなる。
【００２５】
よってトランジスタ３から電圧Ｖddが内部降圧した出力電圧Ｖddi 、電流Ｉｓ（＝ｉｓ２）が負荷４にスタンバイ電源として供給される。
【００２６】
従って、本実施形態では、アクティブ状態用に１つのアンプを使用して、電源供給用トランジスタを駆動して、電源電圧を負荷に供給する。
【００２７】
またスタンバイ時には、アンプの出力をＨレベルに固定して、電源供給用のトランジスタの駆動を停止させ、常時動作しているトランジスタから、電源とほぼ同じ電圧で、数ｍＡの出力を負荷に供給することにより、スタンバイ時でも負荷にかかる電圧が０Ｖまで降下せずに、アクティブ状態への立ち上がりが迅速に行われる。
【００２８】
図４には、スタンバイ用電源を供給するためのトランジスタ３の変形例を示し説明する。
【００２９】
図４（ａ）は、図１に示したＰchトランジスタ３を２段接続した構成であり、図１においてトランジスタ３から出力される出力電圧Ｖddi よりも電圧降下した出力電圧Ｖddi'が出力される。
【００３０】
図４（ｂ）は、図４（ａ）に示したＰchトランジスタをＮchトランジスタに入れ替えた構成例である。この構成もトランジスタ３から出力される出力電圧Ｖddi よりも電圧降下した出力電圧Ｖddi'が出力される。
【００３１】
以上説明したように実施形態によれば、従来、スタンバイ時にも一対の差動増幅トランジスタを駆動させていたが本実施形態では、１つのトランジスタを動作させているのみであるため、構造が簡単であり、さらに消費電流が低減できる。
【００３２】
また、従来技術で問題となったスタンバイ状態の時に内部電圧の降下による発振を防止でき、且つ基準電圧を上回ることなく、電源降圧を行うことができる。また、スタンバイ時には、出力電流の小さいトランジスタにより、出力電圧Ｖddi'が保持されているため、０Ｖに降下せずに済む。
【００３３】
【発明の効果】
以上詳述したように本発明によれば、アクティブ時には所望する電圧を安定して供給し、スタンバイ時には低消費電流で状態を維持し、且つ構造が簡単な電源降圧回路を提供することができる。
【図面の簡単な説明】
【図１】本発明による実施形態に係る電源降圧回路の構成例を示す図である。
【図２】図１に示したアンプの構成例を示す図である。
【図３】実施形態のアクティブ状態とスタンバイ状態について説明するための図である。
【図４】本実施形態の電源降圧回路の変形例を示す図である。
【図５】従来の電源降圧回路の構成例を示す図である。
【符号の説明】
１…アンプ
２，３…トランジスタ
４…負荷
Ｖddi …（トランジスタ２の）出力電圧
Ｖref …基準電圧
ｉｂ１，ｉｓ１…トランジスタ２に流れる電流
ｉｂ２，ｉｓ２…トランジスタ３に流れる電流
Ｉｂ…負荷に流れる電流の電流
【図１】
0003653658.tif 000002
【図２】
0003653658.tif 000003
【図３】
0003653658.tif 000004
【図４】
0003653658.tif 000005
【図５】
0003653658.tif 000006