(57)【特許請求の範囲】
【請求項１】
シリコン基板上に半導体デバイスが形成されその表面が平坦でない基板を平坦化する方法であって、
電導性材料と有機物を含む多重組成体を形成した液体を加水分解する工程と、
平坦でない基板上の表面に前記液体中に含まれていた前記多重組成体を繰り返して塗布することにより複数の多重組成体層を堆積させる工程と、
前記複数の多重組成体の層を加熱することにより前記複数の多重組成体層の中に含まれている前記液体を除去すると共に前記有機物を減少させて、前記電導性材料がより厚く形成された領域とより薄く形成された領域を有する前記電導性材料の層を形成する工程と、
前記より薄く堆積された前記電導性材料の全てを実質的に除去し、前記より厚く堆積された前記電導性材料の大部分を残すことにより、前記基板を平面化する工程と、の各工程を有することを特徴とし、
前記導電性材料は、インジウム、錫、アルミニウム、パラジウム、オスミニウム、ニッケル、ミエビウム、銅、プラチナ、ルビジウム、タンタル、ネオジミウム、モリブデン、ランタン、イリジウム及び金の中から選択された金属を含む、
半導体基板の平坦化方法。
【請求項２】
前記電導性材料が前記基板内に拡散することを防止するために、前記複数の多重組成体層を堆積させる工程の前に、前記基板の表面上にチタン、窒化チタン、タングステン化チタン及びタングステンの中から選択される金属を含むバリア層を形成する工程を有する、ことを特徴とする請求項１に記載の半導体基板の平坦化方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は半導体生成プロセスに関し、特に電導体レベル（conductive levels）を生成する際の平坦化を含むプロセスに関する。
【０００２】
【従来の技術】
通常の製造プロセスはシリコン基板上にアクティブデバイスを形成してからいくつかの電導体レベルを用いてこれらデバイスを相互接続する。絶縁層がこれら電導体レベルを分離し、コンタクトホール（ヴァイア（via）あるいはヴァイアホール（via holes）ともいう）が一電導体レベルを別の電導体レベルへの相互接続を可能にしている。
【０００３】
電導体レベルを形成する方法はしばしば、デバイス表面が平らでないときは困難が伴う堆積またはフォトリトグラフ的技術に依存している。例えばウェーハが平坦でないと、広範囲にわたり焦点のあったパターン付けを単一レベルに行うことができず、このためフォトグラフィックプロセスの一様牲および反復性が低下する。
【０００４】
多重レベルの金属的相互接続を使用するデバイス平坦化の公知方法の一つは、タングステンＷのような屈折牲金属を堆積させてからエッチバック（etchback）プロセスを行い、コンタクトホールまたはヴァイアホール内にタングステン「プラグ」を形成する。
【０００５】
この方法は成功裏に使用されているが、屈折牲金属を使用することに関わる固有の欠点がいくつかある。第一にヴァイアホールまたはコンタクトホールの直径の通常１．０ないし１．２倍の厚さのタングステンの厚い堆積層が必要であり、かつウェーハ表面からタングステンの大部分を除去する長いエッチングが必要である。第二に、タングステンが表面から除去されるときに 当該バリアー材料（barrier material）がホールの側部で露出される。もしもタングステンのエッチ速度がパリアー材料のエッチ速度よりも小さいと、ヴァイアホールの側部に沿って存在するバリアー材料が除去されてボイド（void, 空隙）を残す。第三の不利点はタングステンがグレーン成長によって堆積されること、および最終的なタングステンフィルムが個々のグレーンの結合体で構成されることに由来する。気体タングステンはタングステングレーンの結合壁の上方を覆って壁の間に綴じ目を形成する前にヴァイアの底部にまで拡散することができないであろう。
【０００６】
アルミニウムのリフロー（reflow）のような他の方法が所望の平坦化達成のために使用されてきたが、これらの方法もいくつかの欠点を有する。第一にアルミニウムリフローは、もしも下方の相互接続層がアルミニウムを使用するときは使用することができない。その理由はリフローはウェーハをアルミニウムの融点（＞５００°Ｃ）以上に加熱する必要があるからである。第二にアルミニウムリフロープロセスは、制御することが困難であり、狭い温度ウインドウ内でウェーハ全体に非常に一様な加熱および冷却を必要とするからである。第三に上にアルミニウムを堆積する誘電体フィルムを、堆積に先立ち熱ステップにより脱水しなければならない。第四に、ジャンクション（接合部）におけるスパイキングを防止するために利用するバリアー層（錫、タングステン化錫（ＴｉＷ）、あるいはタングステンＷ）が、アルミニウムリフロー堆積に使用する高温に耐える必要がある。第五に、最終的なアルミニウムの厚さ（これはホールの直径の１．０ないし１．５倍である）が、相互接続部多重レベル生成の標準的プロセスで使用される厚さより厚い。
【０００７】
したがって上記のプロセスに関する総てまたはいくつかの限界を解決する別のデバイス平坦化法が本技術に携わる研究者の間で探求され続けている。
【０００８】
【発明が解決しようとする課題】
本発明の課題は、多重電導体レベルの形成期間中に基板を平坦化する方法を与えることである。
【０００９】
本発明の別の課題は、基板に電導性材料を堆積させ、その場合、電導性材料が基板の平坦化を果たすのみならず基板上に形成される任意の電導体レベルの一部となるようにする方法を与えることである。
【００１０】
本発明の別の課題は、本発明の平坦化および相互接続の方法を使用した単一基板半導体デバイスの製造を可能にすることである。
【００１１】
本発明の別の課題は、ヴァイア中央に綴じ目を形成しない充填プロセスを与えることである。
【００１２】
本発明の別の課題は、ウェーハ表面上にほとんど材料を残さない充填方法を与えることである。
【００１３】
本発明の別の課題は、アルミニウムの堆積に先立ちエッチングで除去する必要がない塗布材料を使う充填プロセスを与えることである。
【００１４】
本発明の別の課題は、タングステンよりも短時間でエッチできる塗布材料を使用する充填プロセスを与えることである。
【００１５】
【課題を解決するための手段】
本発明の好ましい第一実施例では、スピンオン電導性材料（spin-on conductive material）を使用してコンタクトまたはヴァイアを部分的にまたは完全に充填し、多重電導体レベルを有する集積回路が得られる。スピンオン材料がシリコン基板と相互作用することを防止するため、バリアー層の堆積（ＰＶＤ）が必要であろう。このバリアー材料はチタンＴｉ、窒化チタンＴｉＮ、タングステン化チタンＴｉＷまたはタングステンＷでよい。適当な液体による電導牲有機材料の懸濁液がウェーハに塗布され、懸濁液がコンタクトホールまたはヴァイアホールを部分的にまたは完全に充填する。ついで、残留溶媒を除去するとともにスピンオン材料の有機成分を低減するため、このウェーハは高温 Ｎ2／ＮＨ3 雰囲気内で焼き付け（baking）される。さらに高温の熱乾燥が炉内で５分ないし数時間行われ、あるいは急速熱焼鈍（rapid thermal anneal、RTA）システム内で５秒ないし数分間、行われる。この熱乾燥により材料中の有機成分が低下し、これによりバルク抵抗が低下する。ウェーハ表面に残留する金属フィルムはプラズマエッチングすることができて、ホール内には後に当該材料が残る。コンタクトホールまたはヴァイアホール内に残留するこの材料は、コンタクトホールまたはヴァイアホール中に次の電導層を堆積する場合の薄弱化の問題（thinning problems）を最小限にくい止める。
【００１６】
第二の好ましい実施例では、スピンオン電導性材料を使用して基板平坦化を行い、多重層電導体レベル内にある成分層を与えるため、適当な液体を用いた電導性有機金属材料の懸濁液がウェーハに塗布され、部分的にまたは完全にコンタクトホールまたはヴァイアホールを充填する。ついでウェーハは懸濁液中に存在する液体を蒸発させるために焼き付けされる。このウェーハはついで前節で述べたと同じ方法を使って熱乾燥される。次いでこの平坦化した表面上に第二導体層が堆積される。標準的なフォトリトグラフィーおよびプラズマエッチプロセスを使用して電導層を確定し除去することができる。このウェーハついでエッチングして電導性材料の露出層を除去する。これが第一電導体レベルのリード線を確定する。ＳｉＯ2の層がウェーハ上に堆積されて第一および第二電導体レベル間の絶縁性を与える。ついでこのＳｉＯ2層を既存の方法を使って平坦化する。ＳｉＯ2に加えてポリアミド等の他の材料を使って誘電牲絶縁を与えることができる。ついで第一および第二電導体レベル間の接続を許すヴァイアホールを確定しかつ開設するため、このウェーハをパターン付けし、エッチングする。次に第一電導体レベルを生成するのに使用したこのプロセスシーケンスを反復して第二電導体レベルを生成することができる。次いでウェーハをパターン付けし、電導体レベルの露出部分を除去するためにエッチングする。これによって第二電導体レベルが形成される。
【００１７】
次いでプリアセンプリテスト（組立前テスト）に先立ち、このウェーハはパッシベーション層（passivation layer）および熱焼結を使って仕上げをすることができる。
【００１８】
この平坦化法は電導体の充填されたコンタクトホールまたはヴァイアホールを生成し、金属化の品質がステップ生成範囲（step coverage）およびエレクトロマイグレーションに対する抵抗に関して改善される。
【００１９】
【実施例】
この発明の方法は一つのＭＯＳの生成を通して説明するが、この特定の構成を使用するのは単に例示のためであり、本方法をここに示す用途に限定する意図ではないことを了解されたい。本方法を使って非常に広範囲のデバイスその他の構成体を製造することができる。
【００２０】
ここに開示する方法はＭＯＳ（金属酸化物半導体）、ＢＪＴ（バイポーラジャンクショントランジスタ）およびＢiＣＭＯＳ（バイポーラジャンクショントランジスタ・相補的金属酸化物半導体）デバイスの製造に適用できる。さらに他の薄膜プロセスの用途に本方法を利用することができる。
【００２１】
金属間基板の平坦化
第一の好ましい実施例では多重層電導体レベルを使用することが必要な集積回路の電導体平坦化を行うため、スピンオン電導性材料を使用する。図１は第二電導体レベルの堆積に先立つ段階まで処理された、ソース、ドレーン、ゲート酸化物およびゲートポリ（gate-poly）を含むＭＯＳデバイスの断面を示す。第一電導体レベル１０がすでに所定位置にあってソースおよびドレーン領域へのコンタクトを形成している。また第一酸化物絶縁層１１が第一電導体レベル１０上に堆積されている。第二電導体レベルへの第一電導体レベルの接続を許すため、ヴァイアホール１２が絶縁層内に開設されている。
【００２２】
スピンオン材料の堆積
フォトレジスト層の堆積と同様に、ゾル・ゲルがウェーハ上に調製され、その懸濁液をウェーハの表面上に分布させるため、回転（スピン）される。（適当なゾル・ゲル懸濁液は後でさらに詳細に議論する。）回転速度は５０, ０００ｒｐｍ／秒の程度の率で３０００ないし５０００ｒｐｍまで急速に上昇される。ゾル・ゲルは選択した材料に応じて周囲の大気中で２０ないし３０秒間、回転表面上で乾燥させることができる。捕捉されたキャリアー溶媒は１００°Ｃないし３５０°Ｃ、好ましくは１５０°Ｃないし２５０°Ｃ、最適には約２００°Ｃで５秒ないし数時間、ウェーハをホットプレート上で加熱することにより回転オペレーションの後にフィルムから除去することができる。これら有機物質は３５０°Ｃないし８５０°Ｃの間で、最適にはヴァイアの場合は約４００°Ｃで、コンタクトの場合は約８００°Ｃで、炉内で５分間ないし数時間、あるいはＲＴＡシステム内で５秒ないし数分間、熱的 Ｎ2/ＮＨ3 乾燥を行うことによりフィルムから除去される。この熱焼鈍により材料中の有機体が低下し、これによってバルク抵抗が低下する。
【００２３】
この堆積／スピンのシーケンスは特定デバイスのトポグラフィー（topography、形状）に応じて反復すればよい。しかし図２に示すＭＯＳデバイス構造を製造するに２ないし５回の堆積で十分である。多重堆積プロセスを例示するため、三つの明確に異なる堆積層１３、１４、および１５がウェーハのフィールド領域およびヴァイアホール１２内に示されている。ヴァイアホールのトポグラフィーおよび懸濁液の液体性とが組み合わさってヴァイアホールその他の表面の凹みに厚めの堆積層が生じ、これによってウェーハが平坦化され、ヴァイアホール１２内に電導性「プラグ」が生成される。
【００２４】
スピンオン層のエッチバックおよびプラグの形成
所望の程度にコンタクトまたはヴァイアの充填を達成した後、ウェーハをエッチングして電導性材料の一部を除去する。このエッチングはウェーハのフィールド表面およびヴァイアホールの「プラグ」から同じ速さで電導性材料を除去する。このエッチングはヴァイアホールの「プラグ」内に電導性材料を残しながらフィールド領域から総ての電導性材料を除去する。なぜならば電導性材料はヴァイアホール内で厚いからである。図３は図２のＭＯＳデバイスでスピンオン層がエッチングを受けてヴァイアホール内に電導性「プラグ」１６を生じ、かつウェーハ表面の残りの領域からスピンオン材料を除去した後のデバイスを示す。
【００２５】
電導体レベルの形成およびパッシベーション
スピンオン電導性材料をウェーハのヴァイア領域以外の総ての領域から除去した後、第二電導層、特にアルミニウム合金層をウェーハ上に堆積する。次いでこの第二電導層をパターン付けし、図４に示すように第二電導体レベルリード線１７を生ずるようにエッチングする。図にはパッシベーション層（passivation layer）１８も示されている。
【００２６】
多重層電導体の形成
第二の好ましい実施例では、デバイスの平坦化を果たすとともに、多重電導体レベルを有する集積回路を得るための多重層電導体レベルのコンポーネントの役割を果たすべく、スピンオン電導性材料が使用される。図５は第一電導体レベルの堆積に先立つ段階まで処理されたＭＯＳデバイスの断面を示す。絶縁層２１内に開設されたコンタクトホール１９はＭＯＳソースおよびドレーン領域２２への第一電導体レベルの接続を可能にする。このコンタクト領域内に露出したシリコンはまた屈折性金属と反応してケイ化物２０を形成しており、このケイ化物２０はソースおよびドレーン領域への当該金属の結合を助けている。
【００２７】
スピンオン材料の堆積
フォトレジスト層の堆積と同様、ゾル・ゲル溶液がウェーハ上に調製され、ウェーハの表面に懸濁液を分布させるために回転される。（適当なゾル・ゲル懸濁液はさらに詳細に後で議論する。）回転速度は上昇率５０, ０００ｒｐｍ／秒の率で急速に３０００−５０００ｒｐｍまで上昇される。ゾル・ゲルは選択した材料に応じて周囲大気中でスピンオペレーション期間中に２０ないし３０秒内に乾燥しうる。捕捉されたキャリアー溶媒はフィルムをホットプレート上で、またはオーブン内で１００°Ｃないし３５０°Ｃ（最適には約２００°Ｃで）５秒ないし数時間、焼くことにより除去される。このフィルムはついで、前記のＮＨ3Ｎ2雰囲気内で焼く３５０°Ｃないし８５０°Ｃで熱処理することにより乾燥される（すなわち有機分が除去される）。第一実施例におけるように数度の堆積を行うことが必要でありもしくは好ましい。
【００２８】
第一多重層電導体の完成
次にバリアー材料２４の第一層、特に窒化チタン（ＴｉＮ）の５００A°層が図６に示すようにウェーハ上に堆積される。このバリア−金属の後に非屈折性金属２５、特にＡｌ-Ｃu-Ｓｉ合金の５０００A°層が続く。これらの厚さはいろいろのデバイス形状によって異なる。次いでバリアー金属２６の第二層が非屈折性金属上に堆積される。これらの三つの層は、スピンオン電導性材料２３の堆積と相まって四層電導体サンドイッチを生成する。この四層電導体を使用して第一電導体レベルを生成する。
【００２９】
次いでウェーハにフォトレジストを塗布し、パターン付けし、第一電導体レベルを確定する。次いでこのウェーハはエッチングしてデバイス相互接続に不要な導体部分を除去する。このエッチングの結果が図７に示してある。
【００３０】
レベル間酸化物の堆積／ヴァイアパターンおよびエッチング
次いでウェーハ上に絶縁材料３０、通常はＳｉＯ2が堆積され、図８に示すように第一および第二電導体レベルを誘電的に孤立させるべく平坦化する。次いでこのウェーハにフォトレジストを塗布し、第一および第二電導体レベルの選択的接続ができるようにするためのヴァイアホール３２を確定すべくパターン付けする。次いでこのウェーハはヴァイアホールから酸化物を除去するため、エッチングされる。５００A°のＴｉＮ層バリアー材料３４がウェーハ上に堆積される。
【００３１】
スピンオン材料の堆積
残留するフォトレジストを除去した後、ウェーハ上にゾル・ゲル材料３６を調製し、他の堆積について上述したようにこの懸濁液をウェーハの表面にわたり分布させるため、回転させる。この工程も同様に必要に応じて一度以上適用する。
第二多重層電導体の完成
通常は５００A°のＴｉＮであるバリアー金属３８の第二層がこのウェーハ上に堆積される。このバリアー金属に続いて、通常は５０００A°のＡｌ-Ｃｕ-Ｓｉ合金層である非屈折牲金属４０の層が続く。特定のデバイスがただ二つの電導体レベルのみを必要とするなら、この第二電導体レベルで完結し、第二層のバリアー金属は堆積されない。
【００３２】
しかしもしも三つ以上の電導体レベルが必要であれば、中間の諸層の組成は、第三層バリアー金属がＡｌ−Ｃｕ−Ｓｉ合金を後続のスピンオン導体材料から分離する点で第一電導体レベルと類似する。使用するゾル・ゲル材料のタイプに応じて、オープン接続ラインまたは高抵抗相互接続ラインとなるアルミニウムとの相互作用があり得る。
【００３３】
次にこの第三電導体レベルをパターン付けし、エッチングして第二電導体レベル導線を確定する。もしもこの第三電導体レベルが最後の電導体レベルであれば、導線を保護するためのパッシベーション層がウェーハ上に堆積される。
【００３４】
ゾル・ゲル組成物
ゾル・ゲルという用語はここでは広く湿式化学的方法（wet chemical methods）により用意された無機化合物を表す。これらの化合物は無機塩または有機金属化合物でよい。この湿式化学的方法は表面に薄いフィルムを堆積するための、比較的低コストで非常に純粋な材料を用意することが可能である。この化合物は以下に述べるように、キャリアー溶媒中に懸濁させてから平坦化を行うため基板に上述したように堆積される。
【００３５】
このゾル・ゲルプロセスの好ましいプリカーサー（precursors）は金属アルコキシド（alkoxide）である。アルコキシドは容易に加水分解し重合してゲルを形成する。重合したアルコキシドの粒子が基板に堆積される。重合化したアルコキシドの粒子が基板上に堆積される。
【００３６】
周期表の第一列および第二列にある元素がしばしば塩として添加される。窒化物の代わりにこれらの元素のアセテートが使用されるが、それは窒化物がゲルの乾燥オペレーション中に結晶化する傾向があり、またそれらが高温度で分解して爆発の危険を呈するからである。
【００３７】
金属アルコキシドの加水分解反応は次に示すとおりである：
M(OR)n-m + H20   -->   M(OR)n-m (OH)m + MRO
アの反応でＭは金属元素であり、Ｒはアルキル（ＣnＨ2n+1）グループである。加水分解の後、この材料は以下の反応により濃縮される：
2M(OR)n-m+(OH)m --> (RO)n-m+(OH)m-1+M-O-M(OR)n-m+(OH)m-1+H20.
多重組成ゲルを用意するときのプリカーサーの選択は重要である。その理由はアルコキシドの反応速度が非常に顕著であるからである。大きなアルコキシグループは遅めで、このため大きなＲのグループをもつアルコキシを選択することにより反応金属の反応速度を低下させることができる。この反応に関わる時間は依然として関心を払うべき事項である。なぜならば時間の経過とともにプロセスの反応速度を変化させる実質的なリガンド（ligand, 配位子）の交換が起きえるからである。
【００３８】
この加水分解および濃縮反応により形成されるポリマーの構造および密度は溶液のｐＨにより制御される。塩基触媒反応（base-catalyzed reactions）は完全架橋されたポリマーを多く生成する一方、酸牲触媒反応（acid-catalyzed reactions）は低密度の線形架橋ポリマーを多く生成する。
【００３９】
ゾル・ゲル ＳｎＯ
錫酸化物の薄い層は可視領域で透明であり、電導性を有する。この物質の電極のシート抵抗は単位面積当たり１０オーム未満としうる。以下のゾル・ゲルプロセスを使って錫酸化物のスピンオン溶液を形成することができる。この酸化物は相互接続プロセスでヴァイアホールを充填するための材料として使用することができる。
【００４０】
錫アルコキシドであるビス（トリ-ｎ-ブチル錫）酸化物の加水分解反応は以下に示すとおりである：
0003724592.tif 000002
以下の表に示す他の錫アルコキシド材料を使って同様の加水分解反応を行わせることができる。
【００４１】
錫アルコキシド化合物
ビス（トリ−ｎ-ブチル錫）硫酸塩（Bis(tri-n-butyltin)sulfate）
ヘキサメチルジ錫（Hexametylditin）
テトラアリル錫（Tetraallyltin ）
テトラエチル錫（Tetraethyltin）
テトラメチルジアセトオキシスタノオキサン（Tetramethyldiacetoxystannoxane）
テトラメチル錫（Tetramethyltin）
テトラ−i− プロピル錫（tetra-i-propyltin）
錫（II）アセテート（Tin (II) acetate）
錫（II）アイオダイド（Tin (II) iodide）
錫（II）オキサレート（Tin (II) oxalate）
錫（II）硫酸塩（Tin (II) sulfate）
錫（II）タルトレート（Tin (II) tartrate）
トリ−ｎ−ブチル錫デューライド（Tri-n-butyltin deueride）
トリメチル錫水酸化物（Trimethyltin hydroxide
トリフェニル錫水酸化物（Triphenyltin hydroxide）
硫化ビス（トリ−ｎブチル錫）酸化物（Bis(tri-n-butyltin)sulfide oxide）
ジアリルジブチル錫（Diallyldibutyltin）
ジ-ｎブチル錫ビス（2-エチルヘキサノエーテ）（Di-n-butyltinbis(2-ethylhexanoate) ）
ジ-ｎ-ブチル錫ジラウレート）（Di-n-butyltin dilaurate）
硫化ジ-ｎ-ブチル錫（Di-n-butyltin sulfide
ジメチル錫酸化物（Dimetyltin oxide）
ジフェニル錫酸化物（Diphenyltin oxide）
ヘキサ-ｎ-ブチルジ錫（Hexa-n-butylditin）
ヘキサフェニルジ錫（Hexaphenylditin）
テトラアミル錫（Tetraamyltin）
テトラフェニル錫（Tetraphenyltin）
テトラ-ｎ-プロピル錫（Terta-n-propyltin）
錫（II）2-エチルヘキサノエーテ（Tin (II) 2-ethylhexanoate）
錫（II）ラウレート（Tin (II) laurate ）
錫（II）ステアレート（Tin (II) stearate）
硫化錫（IV）（Tin (IV) sulfide）
トリ-ｎ-ブチル錫アセテート（Tri-n-butyltin acetate）
トリ-ｎブチル錫水素化物（Tri-n-butyltin hydride）
トリフェニル錫アセテート（Triphenyltin acetate）
トリ-ｎ-プロピル錫アセテート（Tri-n-propyltin acetate）
ｎ-ブチル錫水酸化物（n-Butyltin hydroxide）
ジ-ｎ-ブチルフェニル錫（Di-n-butyldiphenyltin）
ジ-ｎ-ブチル錫ジアセテート（Di-n-butyltin diacetate）
ジ-ｎ-ブチル錫酸化物（Di-n-butyltin oxide）
ジメチルジフェニル錫（Dimethyldiphenyltin）
硫化ジメチル錫（Dimethyltin sulfide）
硫化ジフェニル錫（Diphenyltin sulfide）
この材料は加水分解反応の後、以下の反応により濃縮される：
0003724592.tif 000003
このゾル・ゲル溶液はｎ-ブチルアルコール（または他のアルコール）を使って所望のスピンオンフィルム厚さを達成する適当な固体組成にまで希釈することができる。
【００４２】
最終フィルムからこれらのアルコールを除去するため、沃素化物および硫化物の溶液は３０°Ｃないし５００°Ｃの比較的高温度範囲で乾燥する必要がある。
ゾル・ゲル溶液ＩＴＯ
インジウム錫酸化物（ＩＴＯ）溶液を形成するために以下のゾル・ゲルプロセスを使用することができる。この材料もまた非常に電導性がよく（単位面積当たり１０オーム未満）、薄い層にしたときは透明である。ジ-ｎブチル錫ジアセテートおよびトリエチルインジウムを使った加水分解反応は下記のとおりである：
0003724592.tif 000004
以下の表に示す他の錫アルコキシド材料または他のインジウムアルコキシド材料を使った同様の加水分解反応を行わせることができる。錫アルコキシドは前掲の表に示されており、インジウム化合物は下記の表に示してある。
【００４３】
インジウムアルコキシド化合物
シクロペンタジエニルインジウム（I）（Cyclopentadienytlindium (I)
インジウムアセチルアセトネート（Indium acetylacetonate）
塩化インジウム（I）（無水状態）（Indium (I) chloride anhydrous）
塩化インジウムテトラ水和物（無水状態）（Indium Chloride tetrahydrate (anhydrous) ）
インジウムフッ化物トリ水和物（Indium fluoride trihydrate）
インジウム硝酸塩水和物（オクタ水和物）（Indium nitrate hydrate (octahydrate)
インジウム硫化物（Indium phosphide）
インジウム硫酸塩水和物（Indium sulfate hydrate）
インジウムトリフルオロアセテート（Indium trifluoroacetate）
トリフルオロアセチルアセトネート（trifluoroacetylacetonate）
トリエチルインジウム（Triethylindium）
インジウムアセテート（Indium acetate）
インジウム臭化物（Indium bromide）
インジウム塩化物（無水状態）（Indium chloride anhydrous）
インジウム（III）フッ化物（Indium (III) fluoride）
インジウム沃化物（Indium iodide）
インジウム過塩素酸塩（Indium perchlorate）
インジウム硫酸塩（無水状態）（Indium sulfate anhydrous）
インジウム硫化物（Indium sulfide）
インジウム（Indium）
トリメチルインジウム（Trimethylindium）
この加水分解反応の後、材料は下記の反応により濃縮される：
0003724592.tif 000005
このゾル・ゲル溶液はｎ-ブチルアルコール（または他のアルコール）を使って所望のスピンオンフィルム厚さを達成する適当な固体組成にまで希釈することができる。
【００４４】
錫アルコキシドとインジウムアルコキシドとをこのゾル・ゲル溶液中で組み合わせる必要はない。インジウムおよび錫の別個のゾル・ゲル溶液を作ってからこれらを組み合わせてスピンオン堆積用の一溶液とすることができる。
【００４５】
他のゾル・ゲル溶液
バリウムチタン酸塩およびカドミウム錫酸塩はゾル・ゲル溶液に容れることのできる別の電導性酸化物材料である。
【００４６】
チタニウム溶液
以下の例はスピンオンヴァイア充填プロセスに使用することのできるチタニウム溶液である。以下のプロセスは基本的な濃縮反応のみを含む。以下の反応は、トルエン中のテトラキス（ジメチルアミノ）チタニウムとチタニウム水素化物との相互作用を含む。この反応の副産物はメチルアミンで、これは可燃性ガスである。メチルアミン副産物ができるため、この反応は窒素パージ容器内で行わなければならない加熱反応である。
【００４７】
0003724592.tif 000006
反応速度および有機チタニウム粒子寸法は溶液に添加したチタニウム水素化物の量および反応温度により制御される。テトラキス（ジメチルアミノ）チタニウムの代わりにテトラキス（ジエチルアミノ）チタニウムを使用することができる。この反応の副産物は可燃性ガスのエチルアミンである。
【００４８】
錫窒化物溶液
上記の反応におけるチタニウム水素化物をチタニウム沃素化物に代えてスピンオンチタニウム窒化物化合物を形成することができる。この反応の副産物はメチル沃素化物であり、これは不燃性液体である。これは窒素パージ容器内で加熱下に行われる反応である。
【００４９】
0003724592.tif 000007
このヨウ化メチルは沸点４２°Ｃを有し、反応温度が４２°Ｃを超えている限り反応中に溶液から除去することができる。チタニウム窒化物化合物の反応および粒子寸法は溶液に添加されるチタニウム沃素化物の量と反応温度とにより制御される。
【００５０】
有機チタニウム窒化物溶液内のチタニウム沃素化物の代わりにチタニウム（IV）臭化物またはチタニウム（IV）塩化物を使用することができる。臭化メチル塩化物（methyl bromide chloride）は沸点が５０°Ｃの不燃性の液体で、反応温度が５０°Ｃを超えている限り反応中に除去することができる。塩化メチルは可燃性ガス副産物であり、反応期間中にゾル・ゲルから除去することができる。
【００５１】
これらのスピンオンチタニウム溶液の例は総て、反応に参与しないベースあるいはキャリアー溶媒としてトルエンを使用する。しかしヘキセンまたはキシレンのような他の溶媒もそれらが化学式内に酸素原子を含まない限り使用することができる。
【００５２】
ヴァイアのスピンオンプロセスの場合、ヴァイア内に露出される低電導牲材料はチタニウムまたはチタン窒化物であることが必要である。
【００５３】
他の電導性溶液
スピンオンヴァイアの充填、電導体または電極の堆積を行うため、類似のプロセスを使用して他の有機金属溶液を形成することができる。以下の一連の物質はかかる有機金属溶液を形成するのに使用することのできる金属のいくつかを列挙したものである：アルミニウム、パラジウム、オスミウム、ニッケル、ミエビウム（miebium）、銅、プラチナ、ルビジウム、タンタル、ネオジミウム、モリブデム、ランタン、イリジウム、および金。
【００５４】
【発明の効果】
以上に説明したように本発明は、多重電導体レベルの形成過程で基板に電導性材料を堆積させ、電導性材料が基板の平坦化を果たすのみならず基板上に形成される任意の電導体レベルの一部となるようにする方法を与えることができる。また本発明は上記平坦化および相互接続の方法を使用して単一基板半導体デバイスを製造することができる。
【００５５】
本発明方法の充填プロセスによれば、ヴァイア中央に綴じ目を形成しない。
【００５６】
また本発明のプロセスによれば、ウェーハ表面上にほとんど材料が残らない。パッシベーション層の堆積に先立ち塗布材料をエッチングで除去する必要もない。かかる塗布材料としてタングステンよりも短時間でエッチできる塗布材料を使用することができる。
【図面の簡単な説明】
【図１】  第一電導体レベルの堆積、その上の絶縁層の平坦化、および第一電導体レベルへのヴァイアホール開設後の半導体デバイスを示す図である。
【図２】  図１の半導体デバイスにバリアー材料の堆積、および三層のスピンオン材料の堆積と乾燥を行った後の半導体デバイスを示す図である。
【図３】  図２の半導体デバイスに対するスピンオン材料のエッチングを完了した後の半導体デバイスを示す図である。
【図４】  図３の半導体デバイスに第二電導体レベルを堆積し、パターン付けし、エッチングした後の半導体デバイスを示す図である。
【図５】  第一電導体レベルの堆積の準備が整った半導体デバイスを示す図である。
【図６】  図５の半導体デバイスにスピンオン材料層を含む第一電導体レベルの堆積と乾燥、第一バリアー金属層の堆積、アルミニウム層の堆積、第二バリアー金属層の堆積を行った後の半導体デバイスを示す図である。
【図７】  図６の半導体デバイスで第一電導体レベルを確定した後の半導体デバイスを示す図である。
【図８】  図７の半導体デバイスにレベル間酸化物の堆積と平坦化、第二バリアー金属層を除いては第一レベルと同一組成を有する第二電導体レベルの堆積を行った後の半導体デバイスを示す図である。
【符号の説明】
１０        第一電導レベル
１１        第一酸化物絶縁層
１２        ヴァイアホール
１３-１５   塗布層
１６        プラグ
１７        第二電導レベルリード線
１８        パッシベーション層
１９        コンタクトホール
２０        ケイ化物層
２１        絶縁層
２２        ＭＯＳのソースおよびドレーン領域
２４        バリアー材料
３０        絶縁材料、通常はＳｉＯ2
３２        ヴァイアホール
３４        ＴｉＮ層バリアー材料
【図１】
0003724592.tif 000008
【図２】
0003724592.tif 000009
【図３】
0003724592.tif 000010
【図４】
0003724592.tif 000011
【図５】
0003724592.tif 000012
【図６】
0003724592.tif 000013
【図７】
0003724592.tif 000014
【図８】
0003724592.tif 000015