(57)【特許請求の範囲】
【請求項１】
上面に凸部を有する基板の上に全面にわたって、Ｉｎを含まないIII 族窒化物よりなる第１の半導体層を成長させる工程と、
前記第１の半導体層の上に全面にわたってＩｎx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ≦１とする。）よりなる第２の半導体層を成長させることにより、前記基板の前記凸部の頂面の上に前記Ｉｎを含まないIII 族窒化物よりなる第１の半導体層及び前記Ｉｎx Ｇａ1-x Ｎからなる第２の半導体層よりなる島状の積層体を形成する工程とを備えていることを特徴とする半導体の製造方法。
【請求項２】
基板上に、上面に凸部を有するＩｎを含まないIII 族窒化物よりなる第１の半導体層を形成する工程と、
前記第１の半導体層の上に全面にわたってＩｎx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ≦１とする。）よりなる第２の半導体層を成長させることにより、前記Ｉｎを含まないIII 族窒化物よりなる第１の半導体層と前記Ｉｎx Ｇａ1-x Ｎからなる第２の半導体層よりなる島状の積層体を形成する工程とを備えていることを特徴とする半導体の製造方法。
【請求項３】
基板上に開口部を有する選択成長用のマスクパターンを形成する工程と、
前記基板の上における前記マスクパターンの前記開口部にＩｎを含まないIII 族窒化物よりなる第１の半導体層を凸形状に成長させる工程と、
前記Ｉｎを含まないIII 族窒化物よりなる第１の半導体層の上にＩｎx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ≦１とする。）よりなる第２の半導体層を成長させることにより、前記基板の上における前記マスクパターンの前記開口部に前記Ｉｎを含まないIII 族窒化物よりなる第１の半導体層及び前記Ｉｎx Ｇａ1-x Ｎからなる第２の半導体層よりなる積層体を選択的に形成する工程とを備えていることを特徴とする半導体の製造方法。
【請求項４】
前記マスクパターンは、酸化シリコン又は窒化シリコンよりなることを特徴とする請求項３に記載の半導体の製造方法。
【請求項５】
前記積層体の基板面に垂直な方向の断面形状は、方形状又は台形状であることを特徴とする請求項１〜３に記載の半導体の製造方法。
【請求項６】
上面に凸部を有する基板における前記凸部の頂面の上にＩｎを含まない第１導電型クラッド層を成長させる工程と、
前記Ｉｎを含まない第１導電型クラッド層の上にＩｎx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ≦１とする。）よりなる活性層を成長させる工程と、
前記Ｉｎx Ｇａ1-x Ｎよりなる活性層の上に第２導電型クラッド層を成長させる工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項７】
前記第２導電型はｐ型であり、
前記第２導電型クラッド層の上に、ｐ型ドーパントを供給しながらIII 族窒化物を成長させることにより、前記III 族窒化物よりなるｐ型コンタクト層を形成する工程をさらに備えていることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
基板上に、上面に凸部を有するIII 族窒化物よりなる半導体層を形成する工程と、
前記半導体層の前記凸部の頂面の上にＩｎを含まない第１導電型クラッド層を成長させる工程と、
前記Ｉｎを含まない第１導電型クラッド層の上にＩｎx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ≦１とする。）よりなる活性層を成長させる工程と、
前記Ｉｎx Ｇａ1-x Ｎよりなる活性層の上に第２導電型クラッド層を成長させる工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項９】
前記第２導電型はｐ型であり、
前記第２導電型クラッド層の上に、ｐ型ドーパントを供給しながらIII 族窒化物を成長させることにより、前記III 族窒化物よりなるｐ型コンタクト層を形成する工程をさらに備えていることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
基板上に第１導電型コンタクト層を成長させる工程と、
前記第１導電型コンタクト層の上に開口部を有する選択成長用のマスクパターンを形成する工程と、
前記第１導電型コンタクト層の上における前記マスクパターンの開口部にＩｎを含まない第１導電型クラッド層を選択的に且つ凸形状に成長させる工程と、
前記Ｉｎを含まない第１導電型クラッド層の上にＩｎx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ≦１とする。）よりなる活性層を選択的に成長させる工程と、
前記Ｉｎx Ｇａ1-x Ｎよりなる活性層の上に第２導電型クラッド層を選択的に成長させる工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１１】
前記マスクパターンをウエットエッチングにより除去することにより、前記第１導電型コンタクト層を露出させる工程をさらに備えていることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第２導電型はｐ型であり、
前記第２導電型クラッド層の上に、ｐ型ドーパントを供給しながらIII 族窒化物を成長させることにより、前記III 族窒化物よりなるｐ型コンタクト層を形成する工程をさらに備えていることを特徴とする請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、紫外光から橙色光までの波長領域の発光素子に用いるＡｌＩｎＧａＮ系のIII −Ｖ族化合物半導体、該III −Ｖ族化合物半導体を用いた半導体装置、及びＧａＮ系半導体基板の各製造方法に関する。
【０００２】
【従来の技術】
近年、フルカラーディスプレイ用の光源として青色から赤色までの可視光を発する発光ダイオード素子に対する要望が高まり、特に、紫外光から橙色光までの波長領域で動作可能な窒化ガリウム（ＧａＮ）系のIII −Ｖ族化合物半導体発光素子の研究開発が盛んに行われている。この発光素子においては、活性層がインジウムガリウム窒素（ＩｎＧａＮ）により構成されるのが一般的であり、このＩｎＧａＮ層の欠陥を少なくして、いかに結晶の高品質化を図るかが発光素子を実現する上で最重要の課題となっている。
【０００３】
以下、従来のＩｎＧａＮよりなる半導体の成長方法について説明する。
【０００４】
従来のＩｎＧａＮよりなる半導体の成長方法は、例えば、特開平６−２０９１２２号公報に開示されている。この公報には、高品質で且つ結晶性に優れたＩｎＧａＮを再現性良く得るためには、成長温度と成長速度とを共に制御することが重要であり、また、原料ガスのキャリアガスに窒素を用いることが好ましいことが示されている。
【０００５】
また、ＩｎＧａＮ結晶中のＩｎの組成制御に関する第１の論文に、「Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．６８（１９９６）ｐｐ．３１４７−３１４９」がある。この論文によると、ＩｎＧａＮのうちのＩｎの組成を高めるには、成長温度を下げることと成長速度を速くすることとが有効であることが示されている。
【０００６】
さらに、ＩｎＧａＮよりなる活性層を有し、Ｉｎの組成が互いに異なる複数のＧａＮ系発光素子について比較検討した第２の論文として「Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，Ｖｏｌ．３４（１９９５）ｐｐ．Ｌ７９７−Ｌ７９９」がある。この論文によると、Ｉｎx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ＜１とする。）よりなる活性層のＩｎの組成比ｘを徐々に増加させ、例えば、Ｉｎの組成比ｘが０．２の場合の青色の発光素子と、Ｉｎの組成比ｘが０．７の場合の黄色の発光素子とでは、黄色の発光素子が青色の発光素子に比べて発光効率、色純度及び輝度がそれぞれ低下する。
【０００７】
これは、以下の理由で説明されている。すなわち、活性層のＩｎの組成が大きくなるにつれて、活性層に近接する、例えばＡｌＧａＮよりなるバリア層との格子定数の差及び熱膨張係数の差が大きくなるため、活性層に過大な歪みが発生するようになる。その結果、この歪みが臨界値以上になると活性層にミスフィット転位等の欠陥が導入されて歪みが緩和されるので、発光素子の輝度が低下する。
【０００８】
【発明が解決しようとする課題】
このように、前記の公報及び第１の論文には、ＩｎＧａＮよりなる半導体のＩｎの組成の制御方法については記載されているものの、黄色光や橙色光の発光素子のようにＩｎの組成が大きい場合のＩｎＧａＮ結晶の高品質化については開示されておらず、Ｉｎの組成が大きい場合に、欠陥が少ない高品質なＩｎＧａＮ結晶を得られないという第１の問題がある。なお、前記の第２の論文の見解によると、成長温度及び成長速度の制御を行なうだけでは、Ｉｎの組成が大きく且つ結晶性に優れたＩｎＧａＮ結晶を得ることは困難であると考えられる。
【０００９】
また、ＧａＮ系半導体をｐ型にドープする場合に、例えば、ｐ型コンタクト層のように低抵抗化が必要とされる場合に、ｐ型ドーパントとして用いるマグネシウム（Ｍｇ）を半導体成長時に過剰に供給すると、逆に、ｐ型コンタクト層が高抵抗化又はｎ型化するという第２の問題がある。
【００１０】
また、ＧａＮ系半導体には、ＧａＮよりなる基板が存在しないため、基板にサファイア（Ａｌ2 Ｏ3 ）を用いることが多い。サファイアは絶縁性であって、導電性を有する基板の場合には、例えば、光発光素子を形成する際に、素子形成面に一方の電極を形成し該素子形成面の反対側の面に他方の電極を容易に形成できるが、サファイアの場合は、素子形成面に一方の電極を形成し、且つ、該素子形成面の一部分を除去して他方の電極を形成する必要があり、製造プロセスが複雑になるという第３の問題がある。
【００１１】
本発明は、Ｉｎの組成を大きくしても結晶性に優れたＩｎＧａＮ結晶を得られるようにすることを第１の目的とし、ＧａＮ系半導体をｐ型化する際にｐ型ドーパントの制御を確実に行なえるようにすることを第２の目的とし、ＧａＮ系半導体を用いた半導体装置の電極を容易に形成できるようにすることを第３の目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る第１の半導体の製造方法は、前記第１の目的を達成し、上面に凸部を有する基板の上に全面にわたって、III 族窒化物よりなる第１の半導体層を成長させる工程と、第１の半導体層の上に全面にわたってＩｎx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦１とする。以下、同様とする。）よりなる第２の半導体層を成長させることにより、基板の凸部の頂面の上に第１の半導体層及び第２の半導体層よりなる島状の積層体を形成する工程とを備えている。
【００１３】
第１の半導体の製造方法によると、ＩｎＧａＮよりなる第２の半導体層を基板の上面に設けられた凸部の頂面上に成長させるため、該凸部の側面方向の寸法を５０μｍよりも小さくすると、頂面上に成長する、該頂面とほぼ同形状の底面を有する島状の第２の半導体層には、該第２の半導体層にＩｎ原子が取り込まれることに起因する応力、例えば、格子定数及び熱膨張係数の差に起因する応力が一軸方向にのみ作用するようになる。また、基板上に供給されるＩｎ原子のうち凸部の側面に成長しないＩｎ原子が凸部の頂面上に拡散してくるため、該頂面上に成長する第２の半導体層のＩｎの組成が大きくなる。
【００１４】
本発明に係る第２の半導体の製造方法は、前記第１の目的を達成し、基板上に、上面に凸部を有するIII 族窒化物よりなる第１の半導体層を形成する工程と、第１の半導体層の上に全面にわたってＩｎx Ｇａ1-x Ｎよりなる第２の半導体層を成長させることにより、第１の半導体層の凸部の頂面の上に第１の半導体層及び第２の半導体層よりなる島状の積層体を形成する工程とを備えている。
【００１５】
第２の半導体の製造方法によると、ＩｎＧａＮよりなる第２の半導体層を、第１の半導体層の上面に設けられた凸部の頂面上に成長させるため、該凸部の側面方向の寸法を５０μｍよりも小さくすると、頂面上に成長する、該頂面とほぼ同形状の底面を有する島状の第２の半導体層には、該第２の半導体層にＩｎ原子が取り込まれることに起因する応力が一軸方向にのみ作用するようになる。また、基板上に供給されるＩｎ原子のうち凸部の側面に成長しないＩｎ原子が凸部の頂面上に拡散してくるため、該頂面上に成長する第２の半導体層のＩｎの組成が大きくなる。
【００１６】
本発明に係る第３の半導体の製造方法は、前記第１の目的を達成し、基板上に開口部を有する選択成長用のマスクパターンを形成する工程と、基板の上におけるマスクパターンの開口部にIII 族窒化物よりなる第１の半導体層を成長させる工程と、第１の半導体層の上にＩｎx Ｇａ1-x Ｎよりなる第２の半導体層を成長させることにより、基板の上におけるマスクパターンの開口部に第１の半導体層及び第２の半導体層よりなる積層体を選択的に形成する工程とを備えている。
【００１７】
第３の半導体の製造方法によると、III 族窒化物よりなる第１の半導体層をマスクパターンの開口部に選択的に成長させることにより、基板上に第１の半導体層を凸形状に形成する。その後、ＩｎＧａＮよりなる第２の半導体層を凸形状の第１の半導体層の頂面上に選択的に成長させるため、マスクパターンの開口幅を５０μｍよりも小さくすると、第１の半導体層の頂面上に成長する第２の半導体層には、該第２の半導体層にＩｎ原子が取り込まれることに起因する応力が一軸方向にのみ作用するようになる。また、基板上に供給されるＩｎ原子のうち凸形状の第１の半導体層の側面に成長しないＩｎ原子が凸形状の第１の半導体層の頂面上に拡散してくるため、該頂面上に成長する第２の半導体層のＩｎの組成が大きくなる。
【００１８】
第３の半導体の製造方法において、マスクパターンが酸化シリコン又は窒化シリコンよりなることが好ましい。
【００１９】
第１〜第３の半導体の製造方法において、積層体の基板面に垂直な方向の断面形状が方形状又は台形状であることが好ましい。
【００２０】
本発明に係る第４の半導体の製造方法は、前記第２の目的を達成し、上面に凸部を有する基板の上に全面にわたって、ｐ型ドーパントを供給しながらIII 族窒化物を成長させることにより、基板の凸部の頂面の上にIII 族窒化物よりなる島状のｐ型半導体層を成長させる工程を備えている。
【００２１】
第４の半導体の製造方法によると、III 族窒化物を基板の上面に設けられた凸部の頂面上に成長させるため、該凸部の側面方向の寸法を５０μｍよりも小さくすると、基板上に供給されるｐ型ドーパントのうち、凸部の側面に取り込まれないｐ型ドーパントが凸部の頂面上に拡散してくるため、該頂面上に島状に成長するｐ型半導体層のｐ型ドーパントの濃度が大きくなる。
【００２２】
本発明に係る第５の半導体の製造方法は、前記第２の目的を達成し、基板上に、上面に凸部を有するIII 族窒化物よりなる半導体層を形成する工程と、半導体層の上に全面にわたって、ｐ型ドーパントを供給しながらIII 族窒化物を成長させることにより、半導体層の凸部の頂面の上にIII 族窒化物よりなる島状のｐ型半導体層を成長させる工程とを備えている。
【００２３】
第５の半導体の製造方法によると、III 族窒化物を第１の半導体層の上面に設けられた凸部の頂面上に選択的に成長させるため、該凸部の側面方向の寸法を５０μｍよりも小さくすると、基板上に供給されるｐ型ドーパントのうち、凸部の側面に取り込まれないｐ型ドーパントが凸部の頂面上に拡散してくるため、該頂面上に島状に成長するｐ型半導体層のｐ型ドーパントの濃度が大きくなる。
【００２４】
本発明に係る第６の半導体の製造方法は、前記第２の目的を達成し、基板上に開口部を有する選択成長用のマスクパターンを形成する工程と、基板の上におけるマスクパターンの開口部に、ｐ型ドーパントを供給しながらIII 族窒化物を選択的に成長させることにより、基板の上におけるマスクパターンの開口部の上にIII 族窒化物よりなるｐ型半導体層を選択的に成長させる工程とを備えている。
【００２５】
第６の半導体の製造方法によると、III 族窒化物をマスクパターンの開口部に選択的に成長させることにより、基板上にｐ型半導体層を凸形状に形成する。ここで、マスクパターンの開口幅を５０μｍよりも小さくすると、基板上に供給されるｐ型ドーパントのうち凸形状の第１の半導体層の側面に取り込まれないｐ型ドーパントが凸形状のｐ型半導体層の頂面に拡散してくるため、該頂面上に成長するｐ型半導体層のｐ型ドーパントの濃度が大きくなる。
【００２６】
第６の半導体の製造方法において、マスクパターンが酸化シリコン又は窒化シリコンよりなることが好ましい。
【００２７】
第４〜第６の半導体の製造方法において、ｐ型半導体層の基板面に垂直な方向の断面形状が方形状又は台形状であることが好ましい。
【００２８】
本発明に係る第１の半導体装置の製造方法は、前記第１の目的を達成し、上面に凸部を有する基板における凸部の頂面の上に第１導電型クラッド層を成長させる工程と、第１導電型クラッド層の上にＩｎx Ｇａ1-x Ｎよりなる活性層を成長させる工程と、活性層の上に第２導電型クラッド層を成長させる工程とを備えている。
【００２９】
第１の半導体装置の製造方法によると、ＩｎＧａＮよりなる活性層を本発明の第１の半導体の製造方法により形成するため、活性層の結晶品質を低下させることなくＩｎの組成を大きくできる。さらに、基板上の凸部の頂面という限定された領域に活性層を形成するため、体積低減効果により動作電流を大幅に低減できる。
【００３０】
本発明に係る第２の半導体装置の製造方法は、基板上に、上面に凸部を有するIII 族窒化物よりなる半導体層を形成する工程と、半導体層の凸部の頂面の上に第１導電型クラッド層を成長させる工程と、第１導電型クラッド層の上にＩｎx Ｇａ1-x Ｎよりなる活性層を成長させる工程と、活性層の上に第２導電型クラッド層を成長させる工程とを備えている。
【００３１】
第２の半導体装置の製造方法によると、ＩｎＧａＮよりなる活性層を本発明の第２の半導体の製造方法により形成するため、活性層の結晶品質を低下させることなくＩｎの組成を大きくできる。さらに、基板上の凸部の頂面という限定された領域に活性層を形成するため、体積低減効果により動作電流を大幅に低減できる。
【００３２】
本発明に係る第３の半導体装置の製造方法は、前記第１及び第３の目的を達成し、基板上に第１導電型コンタクト層を成長させる工程と、第１導電型コンタクト層の上に開口部を有する選択成長用のマスクパターンを形成する工程と、第１導電型コンタクト層の上におけるマスクパターンの開口部に第１導電型クラッド層を選択的に成長させる工程と、第１導電型クラッド層の上にＩｎx Ｇａ1-x Ｎよりなる活性層を選択的に成長させる工程と、活性層の上に第２導電型クラッド層を選択的に成長させる工程とを備えている。
【００３３】
第３の半導体装置の製造方法によると、ＩｎＧａＮよりなる活性層を本発明の第３の半導体の製造方法により形成するため、活性層の結晶品質を低下させることなくＩｎの組成を大きくできる。さらに、基板上の凸部の頂面という限定された領域に活性層を形成するため、体積低減効果により動作電流を大幅に低減できる。
【００３４】
第３の半導体装置の製造方法は、マスクパターンをウエットエッチングにより除去することにより、第１導電型コンタクト層を露出させる工程をさらに備えていることが好ましい。このようにすると、導電性を持たない基板であっても、マスクパターンにシリコン酸化膜等のＧａＮ系半導体が成長しない材料を用いれば、第１導電型コンタクトの電極を容易に形成できる。
【００３５】
第１〜第３の半導体装置の製造方法は、第２導電型がｐ型であり、第２導電型クラッド層の上に、ｐ型ドーパントを供給しながらIII 族窒化物を成長させることにより、III 族窒化物よりなるｐ型コンタクト層を形成する工程をさらに備えていることが好ましい。このようにすると、前記第２の目的が達成され、ｐ型コンタクト層を確実に低抵抗化できる。
【００３６】
本発明に係る第１の半導体基板の製造方法は、第１の基板上に開口部を有する選択成長用のマスクパターンを形成する工程と、ガリウムと窒素とを含む半導体層を第１の基板におけるマスクパターンの開口部及び該開口部の周縁部に広がるように成長させることにより、第１の基板上に半導体層よりなる第２の基板を形成する工程とを備えている。
【００３７】
第１の半導体基板の製造方法によると、マスクパターンの開口部の周縁部上に成長する半導体層は、該開口部上に成長する半導体層に比べて、基板側から該基板面に垂直に延びる転位等の影響をほとんど受けないため、極めて結晶の品質が高くなる。従って、マスクパターン及び第１の基板を除去することにより、極めて高品質なＧａＮ系の半導体基板を実現できる。
【００３８】
本発明に係る第２の半導体基板の製造方法は、第１の基板上に全面にわたってガリウムと窒素とを含む第１の半導体層を成長させる工程と、第１の半導体層の上に開口部を有する選択成長用のマスクパターンを形成する工程と、ガリウムと窒素とを含む第２の半導体層を第１の半導体層におけるマスクパターンの開口部及び該開口部の周縁部に広がるように成長させることにより、第１の基板上に第２の半導体層よりなる第２の基板を形成する工程とを備えている。
【００３９】
第２の半導体基板の製造方法によると、第１の基板上にＧａＮ系よりなる第１の半導体層を成長させた後、該第１の半導体層の上に選択成長用のマスクパターンを形成しているため、本発明の第１の半導体基板の製造方法に比べて、ＧａＮ系の半導体層よりなる第２の基板の品質が一層向上する。
【００４０】
【発明の実施の形態】
（第１の実施形態）
第３の論文「Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ，Ｖｏｌ．２３１（１９９３）ｐｐ．８−４２」には、長波長の発光素子に用いられるインジウムガリウムヒ素（ＩｎＧａＡｓ）系のIII −Ｖ族化合物半導体において、ＧａＡｓよりなる基板上にＩｎＧａＡｓ結晶が成長可能な領域を限定し、限定した領域にＩｎＧａＡｓ結晶を選択的に成長させることにより、歪みを有するＩｎＧａＡｓ膜を、該ＩｎＧａＡｓ膜に転位が導入される臨界膜厚以上の膜厚にまで結晶性良く成長できることが開示されている。
【００４１】
本発明に係る第１の実施形態は、この点に鑑み、主に短波長の発光素子に用いられるＧａＮ系半導体結晶において、Ｉｎを含むためにＧａＮやＡｌＧａＮ等のＩｎを含まない半導体結晶と格子定数が大きく異なるＩｎＧａＮよりなる半導体結晶を成長させる際に、ＩｎＧａＮ結晶を基板から孤立するように選択的に成長させることにより、該ＩｎＧａＮ結晶に導入される欠陥を抑制できるようにすることを目的とする。
【００４２】
以下、本発明の第１の実施形態について図面を参照しながら説明する。
【００４３】
図１は第１の実施形態に係る半導体の製造方法を用いて得られる半導体よりなる積層体の断面構成を示している。図１に示すように、積層体の製造方法は、例えば、有機金属気相成長（ＭＯＶＰＥ）法を用いて、上面に側面方向の幅が１０μｍ程度の凸部１１ａを有するサファイア（Ａｌ2 Ｏ3 ）よりなる基板１１Ａの上面に全面にわたって、III 族窒化物としてのＡｌy Ｇａ1-y Ｎ（但し、ｙは０≦ｙ≦１とする。以下、同様とする。）よりなる第１の半導体層１２Ａを成長させ、続いて、第１の半導体層１２Ａ上にＩｎx Ｇａ1-x Ｎよりなる第２の半導体層１３を成長させる。これにより、基板１１Ａの凸部１１ａの頂面上に孤立した第１の半導体層１２ａ及び孤立した第２の半導体層１３ａよりなる島状の積層体１４Ａが形成される。
【００４４】
本実施形態によると、第１の半導体層１２Ａと格子定数が異なるＩｎＧａＮよりなる第２の半導体層１３が、通常の成長方法のように平坦な基板面に一様に成長するのではなく、基板１１Ａの凸部１１ａの側面に成長しにくい分だけ、逆に該凸部１１ａの頂面及び凸部１１ａを除く領域の、基板面に平行な面に選択的に成長する。その結果、所望のＩｎＧａＮよりなる孤立した第２の半導体層１３ａは、幅寸法が１０μｍ程度の微小領域に成長するため、孤立した第２の半導体層１３ａには成長時の応力が一軸方向にのみ作用するので、基板１１ＡとＩｎＧａＮとの熱膨張係数の差に起因する歪みを低減することができ、その結果、積層体１４Ａに含まれるＩｎＧａＮの結晶性が向上する。
【００４５】
（第１の実施形態の一変形例）
図２は第１の実施形態の一変形例に係る半導体の製造方法を用いて得られる半導体よりなる積層体の断面構成を示している。図２に示すように、サファイアよりなる基板１１Ｂの上に、上面に側面方向の幅が１０μｍ程度の凸部１２ｂを有するＡｌy Ｇａ1-y Ｎよりなる凸部形成層１２Ｂを形成する。その後、ＭＯＶＰＥ法を用いて、凸部形成層１２Ｂの上面に全面にわたってＡｌy Ｇａ1-y Ｎよりなる第１の半導体層１２Ｃと、Ｉｎx Ｇａ1-x Ｎよりなる第２の半導体層１３とを順次成長させる。これにより、凸部形成層１２Ｂの凸部１２ｂの頂面と該頂面上の孤立した第１の半導体層１２ｃと孤立した第２の半導体層１３ｂとよりなる島状の積層体１４Ｂが形成される。
【００４６】
本変形例によると、第２の半導体層１３は、結晶成長する際のＩｎＧａＮ結晶の成長速度の面方位依存性により、基板１１Ｂ上に一様に成長するのではなく、成長速度が速い領域、すなわち、凸部形成層１２Ｂの凸部１２ｂの頂面及び凸部形成層１２Ｂ上の凸部１２ｂを除く領域の、基板面に平行な面に選択的に成長する。従って、第１の実施形態と同様に、孤立した第２の半導体層１３ｂには成長時の応力が一軸方向にのみ作用するので、基板１１ＢとＩｎＧａＮとの熱膨張係数の差に起因する歪みを低減することができ、積層体１４Ｂに含まれるＩｎＧａＮの結晶性が向上する。
【００４７】
さらに、基板１１Ｂと第１の半導体層１２Ｃとの間にＡｌＧａＮよりなる凸部形成層１２Ｂを設けているため、第１の半導体１２Ｃは図１に示す第１の半導体層１２Ａよりも結晶性が向上するので、その結果、孤立した第２の半導体層１３ｂの結晶性をより向上させることができる。
【００４８】
なお、第１の実施形態及びその変形例において、基板１１Ａの凸部１１ａ及び凸部形成層１２Ｂの凸部１２ｂの側面方向の幅を共に約１０μｍとしたが、５０μｍ程度以下であれば同様の効果を得られる。
【００４９】
また、各凸部１１ａ，１２ｂの基板面に垂直な方向の断面形状を、方形状又は台形状とすることが好ましい。このようにすると、第２の半導体層１３の成長時にＩｎ原子が凸部１１ａ，１２ｂの側面から該凸部１１ａ，１２ｂの頂面上に拡散しやすくなるため、孤立した第２の半導体層１３ａ，１３ｂのＩｎの組成を大きくできる。
【００５０】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。本実施形態においても、ＩｎＧａＮ結晶を選択的に成長させることにより、欠陥が少なＩｎＧａＮ結晶を得ることを目的とする。
【００５１】
図３は第２の実施形態に係る半導体の製造方法を用いて得られる半導体よりなる積層体の断面構成を示している。図３に示すように、まず、例えば、ＭＯＶＰＥ法を用いてサファイアよりなる基板２１上に全面にＡｌy Ｇａ1-y Ｎよりなる下地層２２を成長させ、その後、下地層２２の上に開口部の幅が１０μｍ程度のシリコン酸化（ＳｉＯ2 ）膜よりなるマスクパターン２３を形成する。再度、ＭＯＶＰＥ法を用いて、下地層２２の上面におけるマスクパターン２３の開口部に、Ａｌy Ｇａ1-y Ｎよりなる第１の半導体層２４とＩｎx Ｇａ1-x Ｎよりなる第２の半導体層２５とを選択的に順次成長させる。これにより、第１の半導体層２４及び第２の半導体層２５よりなる積層体２６が形成される。
【００５２】
本実施形態によると、第１の半導体層２４が、下地層２２の上面に形成されたマスクパターン２３の開口部に選択的に成長することにより、下地層２２の上に凸形状に成長する。従って、第１の実施形態と同様に、ＩｎＧａＮよりなる第２の半導体層２５は、幅寸法が１０μｍ程度の微小領域に基板２１から孤立して成長するため、成長時の応力が一軸方向にのみ作用するので、基板２１とＩｎＧａＮとの熱膨張係数の差に起因する歪みを低減することができ、ＩｎＧａＮの結晶性が向上する。
【００５３】
また、基板２１上にＡｌＧａＮよりなる下地層２２を形成しているため、第２の半導体層２５のＩｎＧａＮの結晶性はより顕著に向上する。
【００５４】
なお、マスクパターン２３は、シリコン窒化（Ｓｉ3 Ｎ4 ）膜であってもよい。
【００５５】
以下、ＩｎＧａＮ結晶のＩｎの組成を高い結晶性を保持したまま大きくできる機構について図面を参照しながら説明する。第１の実施形態及びその変形例においても、その成長機構は同様であるが、ここでは、第２の実施形態に基づいて説明する。
【００５６】
図４はＩｎＧａＮよりなる第２の半導体層２５が選択成長する際のＩｎ原子の拡散の様子を示す断面図である。図４において、図３に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図４に示すように、第２の半導体層２５をエピタキシャル成長させる際には、例えば、基板２１上に供給されるＧａ原子は成長する結晶の側面よりも基板面に平行な平坦面に蓄積されやすいため、側面上に蓄積されない過剰なＧａ原子は平坦面上に拡散し蓄積する。この現象はＩｎ原子の場合も同様であり、第１の半導体層２４の側面からＩｎ原子が拡散してくることにより、平坦面上、すなわち、凸形状の第１の半導体層２４の頂面上に蓄積するＩｎ原子の量が増加し、Ｉｎの組成が大きいＩｎＧａＮ結晶を成長できる。従って、このような成長条件下では、Ｉｎ原子が選択成長領域に集積されるため、Ｉｎの組成比ｘを０≦ｘ≦１の範囲で可能な限り１に近づけることができる。
【００５７】
また、このＩｎＧａＮよりなる第２の半導体層２５を活性層に用いて発光素子を製造すると、該活性層の体積が成長時に微小化されるため、体積低減効果により動作電流を大幅に低減することができる。その結果、この低電流化により発光素子の発熱を抑制できるため、素子の信頼性を大幅に改善できる。
【００５８】
なお、前述の第３の論文を検討した結果、選択成長されたＩｎＧａＮよりなる第２の半導体層２５の結晶性については、ミスフィット転位等の欠陥が導入されることなく臨界膜厚以上に成長することが可能であると考えられる。
【００５９】
なお、第１及び第２の実施形態のように、Ｉｎの組成が大きい半導体層をＩｎの拡散により形成する場合には、前述したように、凸部の基板面に垂直な方向の断面形状を方形状又は台形状とすることが好ましい。
【００６０】
また、第２の実施形態は、この結晶成長方法を用いて発光素子を製造する際に以下に述べる大きな特徴を有している。
【００６１】
まず、第４の論文「Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．６８（１９９６）ｐｐ．９７６−９７８」には、サファイアよりなる基板自体にＳｉＯ2 等をマスクとして直接堆積させた後、選択的にＧａＮよりなる半導体層を形成する方法が開示されている。このように、通常、サファイア等の絶縁性基板を用いて発光素子を製造する場合には、基板の素子形成面側にｐ側及びｎ側の両電極を形成する必要があるため、ＧａＮ層に対してドライエッチング等を行なって表面側から削りながら、基板に近い側のコンタクト層を露出させなければならず、エッチングの制御性に高い精度が要求される。
【００６２】
これに対して、第２の実施形態では、例えば、下地層２２をコンタクト層とすると、マスクパターン２３に対してウエットエッチングを行なって除去するだけで容易に且つ再現性良くコンタクト層を露出できる。
【００６３】
また、基板側のコンタクト層を露出させる際にドライエッチングを行なわないため製造コストを低減できると共に、コンタクト層に対するエッチングダメージを与えないので、コンタクト層の結晶性を悪化させることなく発光素子を製造でき、発光素子の歩留りを大きく向上させることができる。
【００６４】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。本実施形態は、第２の実施形態に示した選択成長用のマスクパターンによりＧａＮ系結晶を成長させる方法を用いてＧａＮよりなる半導体基板を形成する。
【００６５】
図５（ａ）〜（ｃ）及び図６（ａ），（ｂ）は第３の実施形態に係る半導体基板の製造方法の工程順の断面構成を示している。まず、図５（ａ）に示すように、例えば、ＭＯＶＰＥ法を用いてサファイアよりなる基板３１上に全面にＧａＮよりなる下地層３２を成長させ、その後、下地層３２の上に開口部の幅が１０μｍ程度のＳｉＯ2 膜よりなるマスクパターン３３を形成する。再度、ＭＯＶＰＥ法を用いて、下地層３２の上面におけるマスクパターン３３の開口部にＧａＮよりなる半導体層３４を選択的に成長させる。
【００６６】
図５（ｂ）に示すように、さらに、半導体層３４をマスクパターン３３の開口部の周縁部にも広がるように成長させた後、図５（ｃ）に示すように、基板３１、下地層３２及びマスクパターン３３を機械的に研磨してＧａＮよりなる半導体基板３４Ａを得る。
【００６７】
また、半導体基板３４Ａの他の取り出し方法として、図６（ａ）に示すように、マスクパターン３３をフッ酸系水溶液を用いて除去し、その後、図６（ｂ）に示すように、基板３１の全体にマイクロバイブレーション（超音波振動）を与えて下地層３２と半導体層３４との接続部を分離することによって、半導体基板３４Ａを得ることもできる。
【００６８】
本実施形態によると、下地層３２に欠陥が生じた場合に、この欠陥は基板３１の上方に伸長する。従って、マスクパターン３３の開口部周縁に成長する半導体層３４はその下側にマスクパターン３３が存在するので、該マスクパターン３３が欠陥のストッパーとなり、欠陥が伸長してこない。このため、マスクパターン３３上に成長するＧａＮ結晶は結晶性は極めて優れている。
【００６９】
なお、下地層３２は必須ではないが、前述したように、半導体層３４の結晶性を高めるには、この下地層３２を設けたほうが好ましい。
【００７０】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。本実施形態は、低抵抗のｐ型ＧａＮ系半導体を確実に得られるようにすることを目的とする。
【００７１】
図７は第４の実施形態に係る半導体の製造方法を用いて得られる半導体の断面構成を示している。図７に示すように、まず、ＭＯＶＰＥ法を用いてサファイアよりなる基板４１上に全面にＡｌy Ｇａ1-y Ｎよりなる下地層４２を成長させ、その後、下地層４２の上に開口部の幅が１０μｍ程度のＳｉＯ2 膜よりなるマスクパターン４３を形成する。再度、ＭＯＶＰＥ法を用いて、下地層４２の上面におけるマスクパターン４３の開口部に、Ａｌy Ｇａ1-y Ｎよりなる半導体層４４を選択的に成長させる。続いて、ｐ型ドーパントであるビスシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）ガスを基板４１上に供給しながら、半導体層４４の上にＡｌy Ｇａ1-y Ｎよりなるｐ型半導体層４５を選択的に成長させる。
【００７２】
一般に、ｐ型半導体層４５を低抵抗化する際には、該ｐ型半導体層４５の成長時のＣｐ2 Ｍｇガスのガス供給量を増加させてｐ型半導体層４５中のＭｇの濃度を高めるようにするが、Ｃｐ2 Ｍｇガスを過剰に供給すると、ｐ型半導体層４５の結晶表面が荒れ、Ｍｇが関与する欠陥が誘発されるため、逆に高抵抗化又はｎ型化してしまう。
【００７３】
しかしながら、本実施形態によると、図７に示すように、ｐ型ドーパントのＭｇ原子が半導体層４４の側面に取り込まれにくく、その分、基板面に平行な平坦面に余分に取り込まれるという選択成長の機構の結果、Ｃｐ2 Ｍｇガスを過剰に供給しなくても、Ｍｇの濃度を容易に且つ確実に高めることができる。
【００７４】
従って、この選択成長により、低抵抗のｐ型半導体層４５を容易に実現できるため、本実施形態に係る製造方法を用いて発光素子のｐ型コンタクト層を形成すると、低電圧動作が可能になり、発光素子の発熱を抑えられるので、該素子の信頼性を向上させることができる。
【００７５】
なお、図７に示すように、半導体層４４の基板面に垂直な方向の断面形状を方形状又は台形状とすることが好ましい。このようにすると、Ｍｇ原子が半導体層４４の頂面上に容易に拡散できるため、ｐ型半導体層４５のＭｇの濃度がより確実に高くなる。
【００７６】
また、凸形状の半導体層４４をマスクパターン４３の開口部に選択成長させることにより形成したが、第１の実施形態に示したように、基板４１自体に凸部を設けてもよく、また、下地層４２自体に凸部を設けてもよい。
【００７７】
（第５の実施形態）
以下、本発明の第５の実施形態について図面を参照しながら説明する。
【００７８】
図８は第５の実施形態に係る半導体装置であって、ＧａＮ系半導体発光装置の断面構成を示している。図８に示すように、サファイアよりなる基板５１の上には、低温で成長したＧａＮよりなる低温バッファ層５２と、ｎ+ 型ＧａＮよりなるｎ型コンタクト層５３とが形成されている。ｎ型コンタクト層５３上には、エピタキシャル層が選択的に成長している。すなわち、基板５１側から順次、ｎ+ 型ＧａＮよりなるバッファ層５４と、ｎ型Ａｌ0.1 Ｇａ0.9 Ｎよりなるｎ型クラッド層５５と、ＧａＮよりなる第１の光ガイド層５６と、Ｉｎ0.20Ｇａ0.80Ｎよりなる歪量子井戸活性層５７と、ＧａＮよりなる第２の光ガイド層５８と、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎよりなるｐ型クラッド層５９と、ｐ+ 型ＧａＮよりなるｐ型コンタクト層６０とが形成されている。
【００７９】
ｐ型コンタクト層６０の上面にはＮｉ／Ａｕよりなるｐ側電極６１が形成され、ｎ型コンタクト層５３の上面にはＴｉ／Ａｌよりなるｎ側電極６２が形成されている。
【００８０】
以下、前記のように構成された半導体装置の製造方法の詳細について図面を参照しながら説明する。
【００８１】
図９（ａ）〜（ｄ）及び図１０（ａ）〜（ｃ）は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。まず、サファイアよりなる基板５１の表面を有機溶剤を用いて超音波洗浄を行なう。その後、洗浄した基板５１をＭＯＶＰＥ装置（図示せず）の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が７０Ｔｏｒｒの水素雰囲気とし、温度を約１１００℃にまで昇温して基板５１を加熱し表面のクリーニングを１５分間程度行なう。
【００８２】
次に、図９（ａ）に示すように、反応炉を約５００℃にまで降温した後、基板５１上に、供給量が２μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）と、供給量が２.５Ｌ／ｍｉｎのアンモニア（ＮＨ3 ）ガスと、供給量が２Ｌ／ｍｉｎのキャリア水素とを同時に供給することにより、厚さが約５０ｎｍのＧａＮよりなる低温バッファ層５２を成長させる。続いて、反応炉を約１０００℃にまで昇温し、ｎ型ドーパントとしてのシラン（ＳｉＨ4 ）ガスを基板５１上にさらに供給して、低温バッファ層５２の上面に厚さが約３μｍでＳｉ不純物濃度が１×１０18ｃｍ-3のｎ型コンタクト層５３を成長させる。
【００８３】
次に、図９（ｂ）に示すように、反応炉から基板５１を取り出し、ｎ型コンタクト層５３の表面をクリーニングした後、例えば、ＣＶＤ法を用いて、基板５１の上に全面にわたって厚さが約０．１μｍのＳｉＯ2 よりなるマスク形成膜７１を堆積させる。
【００８４】
次に、図９（ｃ）に示すように、スピナを用いて基板５１の上に全面にわたってレジスト膜を塗布し、フォトリソグラフィ法を用いて、該レジスト膜に互いの間隔が３００μｍでそれぞれの開口幅が１０μｍ程度のストライプ状の複数の開口部を有するレジストパターン７２を形成する。但し、ここでは図面の都合上、図示する開口部を１つとしている。また、開口幅は１０μｍとしたが、５μｍから５０μｍ程度であればよい。
【００８５】
次に、図９（ｄ）に示すように、レジストパターン７２をマスクとしてマスク形成膜７１に対してフッ酸系の水溶液を用いたウエットエッチングを行なってマスク形成膜７１を除去することにより、ストライプ形状の開口部７１ａを有するＳｉＯ2 よりなる選択成長用のマスクパターン７１Ａを形成する。続いて、レジストパターン７２を除去することにより、幅が１０μｍのストライプ状にｎ型コンタクト層５３が露出する。
【００８６】
次に、図１０（ａ）に示すように、マスクパターン７１Ａが形成された基板５１を再度反応炉に投入し、発光素子形成用の各エピタキシャル層を成長させる。第２の実施形態において説明したように、基板５１上に半導体結晶を成長させると、マスクパターン７１Ａ上には半導体結晶が成長せずに、マスクパターン７１Ａの開口部７１ａ上に選択的に成長する。ここで、成長する半導体結晶における基板５１に垂直で且つストライプ状の開口部７１ａに垂直な断面形状が台形となるように成長温度等のプロセス条件を設定する。
【００８７】
各エピタキシャル層の詳細は、まず、反応炉の温度を１０００℃程度とし、ｎ型コンタクト層５３上におけるマスクパターン７１Ａの開口部７１ａに、厚さが約０．１μｍでＳｉ不純物濃度が１×１０18ｃｍ-3のｎ+ 型ＧａＮよりなるバッファ層５４を成長させる。続いて、基板５１上にトリメチルアルミニウム（ＴＭＡ）も供給しながら、厚さが約０．３μｍでＳｉ不純物濃度が１×１０17ｃｍ-3のｎ型Ａｌ0.1 Ｇａ0.9 Ｎよりなるｎ型クラッド層５５を成長させる。続いて、厚さが約６０ｎｍのＧａＮよりなる第１の光ガイド層５６を成長させた後、温度を約７５０℃にまで降温し、基板５１上にトリメチルインジウム（ＴＭＩ）と窒素ガスとをさらに供給しながら厚さが３ｎｍのＩｎ0.20Ｇａ0.80Ｎよりなる歪量子井戸活性層５７を成長させる。その後、再び反応炉内の温度を約１０００℃にまで昇温し、厚さが約６０ｎｍのＧａＮよりなる第２の光ガイド層５８を成長させる。続いて、ｐ型ドーパントであるＣｐ2 Ｍｇガスを供給しながら、厚さが約０．３μｍでＭｇ不純物濃度が１×１０17ｃｍ-3のｐ型Ａｌ0.1 Ｇａ0.9 Ｎよりなるｐ型クラッド層５９を成長させ、その後、厚さが約０．１μｍでＭｇ不純物濃度が１×１０18ｃｍ-3のｐ+ 型ＧａＮよりなるｐ型コンタクト層６０を成長させる。
【００８８】
次に、図１０（ｂ）に示すように、各エピタキシャル層が成長した基板５１を反応炉から取り出し、マスクパターン７１Ａに対してフッ酸系の水溶液を用いたウエットエッチングを行なって該マスクパターン７１Ａを除去する。
【００８９】
次に、図１０（ｃ）に示すように、ｐ型コンタクト層６０の上面にストライプ状のＮｉ／Ａｕよりなるｐ側電極６１を形成する。また、露出したｎ型コンタクト層５３の上面にＴｉ／Ａｌよりなるｎ側電極６２を選択的に形成する。さらに、発光素子の共振器をドライエッチング及びへき開を行なって形成し、その後、へき開した共振器の両端面にそれぞれ反射率が９０％及び７０％の高反射コートを施す。
【００９０】
なお、マスクパターン７１Ａに酸化シリコンを用いたが窒化シリコンを用いてもよい。
【００９１】
本実施形態に係るＧａＮ系の半導体発光装置は、以下の種々の特徴を有している。
【００９２】
第１に、Ｉｎx Ｇａ1-x Ｎよりなる歪量子井戸活性層５７は、基板５１から孤立しており２次元的な応力を受けないため、結晶性を劣化させることなくＩｎの組成比ｘを確実に１に近づけることができるので、紫外光から橙色光までの波長領域において高輝度の発光特性を得られる。
【００９３】
第２に、Ｉｎx Ｇａ1-x Ｎよりなる歪量子井戸活性層５７は、選択成長によりその体積が微小化されるため、歪量子井戸活性層５７の体積低減効果により動作電流を大幅に低減することができる。その結果、発光装置の発熱を抑制できるため、装置の信頼性を大きく向上できる。
【００９４】
第３に、ｐ型コンタクト層６０は、選択成長するため、ｐ型ドーパントを過剰に供給することなく、容易に且つ確実に低抵抗化できるため、装置の低電圧動作を可能にし信頼性を顕著に改善できる。
【００９５】
第４に、選択成長用のマスクパターン７１Ａをウエットエッチングにより容易に且つ確実に露出させられるため、ｎ側電極６２を容易に形成できる。通常は、サファイアのように絶縁性基板を用いると、第２の実施形態において説明したように、ｎ型コンタクト層５３を露出させるには、ｐ型コンタクト層６０の表面からドライエッチングを行なう必要があり、製造プロセスが複雑となる。これに対して、本実施形態においては、ｐ型コンタクト層６０を露出させるプロセスが極めて容易となる。このため、製造コストが低減し、さらにエッチングの制御性に優れることから歩留りも向上する。
【００９６】
（第６の実施形態）
以下、本発明の第６の実施形態について図面を参照しながら説明する。
【００９７】
図１１は第６の実施形態に係る半導体装置であって、ＧａＮ系半導体発光装置の断面構成を示している。図１１において、図８に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図１１に示すように、本実施形態の特徴として、歪量子井戸活性層５７をｎ型コンタクト層５３の上面に選択的に成長したｎ型ＧａＮよりなるストライプ状の凸部形成層８０の上に形成している。
【００９８】
以下、前記のように構成された半導体装置の製造方法の詳細について図面を参照しながら説明する。
【００９９】
図１２（ａ）〜（ｄ）及び図１３（ａ）〜（ｃ）は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。図１２（ａ）に示すように、まず、サファイアよりなる基板５１に対して所定の洗浄を行なった後、ＭＯＶＰＥ装置（図示せず）の反応炉に基板５１を投入する。基板５１の表面の加熱クリーニングを行なった後、第５の実施形態に示したように、基板５１の上に、低温バッファ層５２及びｎ型コンタクト層５３を順次成長させる。その後、基板５１を反応炉から取り出し、ＣＶＤ法等を用いて、ｎ型コンタクト層５３の上に全面にわたってＳｉＯ2 よりなるマスク形成膜７１を堆積させる。
【０１００】
次に、図１２（ｂ）に示すように、ストライプ状でそれぞれの幅が１０μｍのの複数の開口部を有するレジストパターン７２を形成し、その後、図１２（ｃ）に示すように、レジストパターン７２をマスクとして、マスク形成膜７１から選択成長用の開口部７１ａを有するマスクパターン７１Ａを形成する。
【０１０１】
次に、図１２（ｄ）に示すように、ｎ型コンタクト層５３におけるマスクパターン７１Ａの開口部７１ａに、厚さが約１μｍでＳｉ不純物濃度が１×１０18ｃｍ-3のｎ型の凸部形成層８０を選択的に成長させる。ここでも、成長する凸部形成層８０における基板５１に垂直で且つストライプ状の開口部７１ａに垂直な断面形状が台形となるように成長温度等のプロセス条件を設定する。
【０１０２】
次に、図１３（ａ）に示すように、凸部形成層８０が成長した基板５１を反応炉から取り出し、マスクパターン７１Ａに対してフッ酸系の水溶液を用いたウエットエッチングを行なって該マスクパターン７１Ａを除去する。
【０１０３】
次に、図１３（ｂ）に示すように、マスクパターン７１Ａを除去した基板５１を再び反応炉に投入し、基板５１の上に全面にわたって各エピタキシャル層を成長させることにより、凸部形成層８０の頂面上に発光素子を形成する。各エピタキシャル層の成長条件を第５の実施形態と同様にして、ｎ型コンタクト層５３の上に、ｎ+ 型ＧａＮよりなるバッファ層５４，ｎ型Ａｌ0.1 Ｇａ0.9 Ｎよりなるｎ型クラッド層５５，ＧａＮよりなる第１の光ガイド層５６，Ｉｎ0.20Ｇａ0.80Ｎよりなる歪量子井戸活性層５７，ＧａＮよりなる第２の光ガイド層５８，ｐ型Ａｌ0.1 Ｇａ0.9 Ｎよりなるｐ型クラッド層５９及びｐ+ 型ＧａＮよりなるｐ型コンタクト層６０を順次成長させる。
【０１０４】
次に、図１３（ｃ）に示すように、各エピタキシャル層が成長した基板５１を反応炉から取り出し、基板５１の凸部形成層８０側の領域をマスクして、各エピタキシャル層に対してドライエッチングを行なうことにより、ｎ型コンタクト層５３を露出させる。その後、ｐ型コンタクト層６０の上面にストライプ状のＮｉ／Ａｕよりなるｐ側電極６１を形成すると共に、露出したｎ型コンタクト層５３の上面にＴｉ／Ａｌよりなるｎ側電極６２を形成する。
【０１０５】
なお、バッファ層５４は、ｎ型コンタクト層５３と同程度のｎ型不純物濃度を有しているので、各エピタキシャル層に対してドライエッチングを行なう際に、ｎ型コンタクト層５３とバッファ層５４との界面近傍を露出させればよく、エッチングに高い制御性を要しない。
【０１０６】
本実施形態に係るＧａＮ系の半導体発光装置は、第５の実施形態と同様に以下の種々の特徴を有している。
【０１０７】
第１に、Ｉｎx Ｇａ1-x Ｎよりなる歪量子井戸活性層５７は、基板５１から孤立しており２次元的な応力を受けないため、結晶性を劣化させることなくＩｎの組成比ｘを１に近づけることができるので、紫外光から橙色光までの波長領域において高輝度の発光特性を得られる。
【０１０８】
第２に、Ｉｎx Ｇａ1-x Ｎよりなる歪量子井戸活性層５７は、選択成長によりその体積が微小化されるため、歪量子井戸活性層５７の体積低減効果により動作電流を大幅に低減することができる。その結果、発光装置の発熱を抑制できるため、装置の信頼性を大きく向上できる。
【０１０９】
第３に、ｐ型コンタクト層６０は、選択成長するため、ｐ型ドーパントを過剰に供給することなく、容易に且つ確実に低抵抗化できるため、装置の低電圧動作を可能にし信頼性を顕著に改善できる。
【０１１０】
なお、基板５１にサファイアのような絶縁性基板を用いずに、炭化シリコン（ＳｉＣ）等よりなる導電性基板を用いれば、基板５１の裏面にｎ側電極を形成できるため、ｎ型コンタクト層５３を露出させるドライエッチングが不要となる。
【０１１１】
また、第５及び第６の実施形態において、ｎ型コンタクト層５３にＧａＮを用いたがＡｌy Ｇａ1-y Ｎを用いてもよい。
【０１１２】
【発明の効果】
本発明の第１〜第３の半導体の製造方法によると、高品質の結晶を得られにくいＩｎＧａＮよりなる第２の半導体層を基板状に設けられた凸部の頂面よりなる微小領域上に島状に成長させるため、成長時に基板からの応力が低減されるので、結晶の歪みを大幅に低減することができる。このため、歪みに伴う転位等の欠陥の発生を抑制できるので、ＩｎＧａＮの結晶性が向上する。
【０１１３】
第３の半導体の製造方法において、マスクパターンが酸化シリコン又は窒化シリコンよりなると、半導体発光装置を製造する際のコンタクト層上に該マスクパターンを形成すると、該マスクパターンの形成が容易となる上に、該マスクパターンをウエットエッチングにより容易に且つ確実に除去できる。
【０１１４】
第１〜第３の半導体の製造方法において、積層体の基板面に垂直な方向の断面形状が方形状又は台形状であると、結晶成長時において、凸部の頂面の微小領域上にＩｎ原子が拡散しやすくなるため、結晶性を劣化させることなく第２の半導体層のＩｎの組成を高めることができる。これにより、該第２の半導体層を活性層に用いれば、可視光のうち長波長領域側の、例えば橙色光を発する発光素子を実現できる。
【０１１５】
本発明の第４〜第６の半導体の製造方法によると、低抵抗のｐ型導電体を得られにくいIII 族窒化物よりなるｐ型半導体層を基板状に設けられた凸部の頂面よりなる微小領域上に島状に成長させるため、ｐ型ドーパントを過剰に供給しなくても、ｐ型ドーパントの濃度が大きくなるので、ｐ型半導体層を低抵抗化できる。
【０１１６】
第４〜第６の半導体の製造方法において、ｐ型半導体層の基板面に垂直な方向の断面形状が方形状又は台形状であると、結晶成長時において、凸部の頂面の微小領域上にｐ型ドーパントが拡散しやすくなるため、ｐ型ドーパントの濃度をさらに大きくできる。
【０１１７】
第１〜第３の半導体装置の製造方法によると、発光領域の活性層に用いるＩｎＧａＮ結晶を基板から孤立した微小領域に形成するため、活性層の体積低減効果により動作電流を大幅に低減できるので、装置の発熱を抑制でき、その結果、装置の信頼性を大幅に向上できる。
【０１１８】
第１〜第３の半導体装置の製造方法は、第２導電型がｐ型であり、第２導電型クラッド層の上に、ｐ型ドーパントを供給しながらIII 族窒化物を成長させることにより、III 族窒化物よりなるｐ型コンタクト層を選択的に形成する工程をさらに備えていると、ｐ型コンタクト層を確実に低抵抗化できるため、低電圧動作が可能になり、装置の発熱を抑えられるので、装置の信頼性を向上できる。
【０１１９】
第３の半導体装置の製造方法が、マスクパターンをウエットエッチングにより除去することにより、第１導電型コンタクト層を露出させる工程をさらに備えていると、導電性を持たない基板であっても、マスクパターンにシリコン酸化膜等のＧａＮ系半導体が成長しない材料を用いれば、第１導電型コンタクトの電極を容易に形成できるため、電極形成プロセスが簡単になるので、製造コストが低減し、また、歩留まりが向上する。
【０１２０】
本発明の第１の半導体基板の製造方法によると、マスクパターンの開口部の周縁部上に成長する半導体層は、基板側から該基板面に垂直に延びる転位等の影響を受けにくく、極めて結晶の品質が高くなるため、マスクパターン及び第１の基板を除去することにより、極めて高品質なＧａＮ系の半導体基板を実現できる。
【０１２１】
本発明の第２の半導体基板の製造方法によると、第１の半導体基板の製造方法と同様の効果を得られる上に、基板と選択成長用のマスクパターンとの間に第１の半導体層を設けているため、ＧａＮ系の半導体層よりなる第２の基板の品質が一層向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体の製造方法を用いて得られる半導体を示す構成断面図である。
【図２】本発明の第１の実施形態の一変形例に係る半導体の製造方法を用いて得られる半導体を示す構成断面図である。
【図３】本発明の第２の実施形態に係る半導体の製造方法を用いて得られる半導体を示す構成断面図である。
【図４】本発明の第２の実施形態に係る半導体の製造方法におけるＩｎＧａＮよりなる半導体層成長時のＩｎ原子の拡散の様子を示す模式断面図である。
【図５】（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体基板の製造方法を示す工程順の構成断面図である。
【図６】（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体基板の製造方法を示す工程順の構成断面図である。
【図７】本発明の第４の実施形態に係る半導体の製造方法を用いて得られる半導体を示す構成断面図である。
【図８】本発明の第５の実施形態に係る半導体装置の断面構成を示す斜視図である。
【図９】（ａ）〜（ｄ）は本発明の第５の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１０】（ａ）〜（ｃ）は本発明の第５の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１１】本発明の第６の実施形態に係る半導体装置の断面構成を示す斜視図である。
【図１２】（ａ）〜（ｄ）は本発明の第６の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１３】（ａ）〜（ｃ）は本発明の第６の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【符号の説明】
１１Ａ    基板
１１ａ    凸部
１２Ａ    第１の半導体層
１２ａ    孤立した第１の半導体層
１３      第２の半導体層
１３ａ    積層体
１１Ｂ    基板
１２Ｂ    凸部形成層
１２ｂ    凸部
１２Ｃ    第１の半導体層
１２ｃ    孤立した第１の半導体層
１３      第２の半導体層
１３ｂ    孤立した第２の半導体層
１４Ｂ    積層体
２１      基板
２２      下地層
２３      マスクパターン
２４      第１の半導体層
２５      第２の半導体層
２６      積層体
３１      基板
３２      下地層
３３      マスクパターン
３４      半導体層
３４Ａ    半導体基板
４１      基板
４２      下地層
４３      マスクパターン
４４      半導体層
４５      ｐ型半導体層
５１      基板
５２      低温バッファ層
５３      ｎ型コンタクト層
５４      バッファ層
５５      ｎ型クラッド層
５６      第１の光ガイド層
５７      歪量子井戸活性層
５８      第２の光ガイド層
５９      ｐ型クラッド層
６０      ｐ型コンタクト層
６１      ｐ側電極
６２      ｎ側電極
７１      マスク形成膜
７１Ａ    マスクパターン（選択成長用）
７１ａ    開口部
７２      レジストパターン
８０      凸部形成層
【図１】
0003681540.tif 000002
【図２】
0003681540.tif 000003
【図３】
0003681540.tif 000004
【図４】
0003681540.tif 000005
【図５】
0003681540.tif 000006
【図６】
0003681540.tif 000007
【図７】
0003681540.tif 000008
【図８】
0003681540.tif 000009
【図９】
0003681540.tif 000010
【図１０】
0003681540.tif 000011
【図１１】
0003681540.tif 000012
【図１２】
0003681540.tif 000013
【図１３】
0003681540.tif 000014