(57)【特許請求の範囲】
【請求項１】
複数の画素と、
複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する電気光学装置を駆動するための駆動回路であって、
前記第１〜第３のデマルチプレクス制御信号を用いて、各走査線に出力されるゲート信号を生成するゲート信号生成回路を含み、
前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、
前記ゲート信号生成回路は、
前記第２又は第３のデマルチプレクス制御信号の立ち下がりエッジを検出する立ち下がりエッジ検出回路と、
前記第１のデマルチプレクス制御信号又は前記立ち下がりエッジ検出回路の出力信号に基づいて反転する前記シフトクロックを出力するＴフリップフロップとを含み、
前記シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を各走査線に出力することを特徴とする駆動回路。
【請求項２】
複数の画素と、
複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する電気光学装置を駆動するための駆動回路であって、
前記第１〜第３のデマルチプレクス制御信号を用いて、各走査線に出力されるゲート信号を生成するゲート信号生成回路を含み、
前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、
前記ゲート信号生成回路は、
前記第１のデマルチプレクス制御信号によりセットされ、前記第２又は第３のデマルチプレクス制御信号によりリセットされる前記シフトクロックを出力するＲＳフリップフロップを含み、
前記シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を各走査線に出力することを特徴とする駆動回路。
【請求項３】
複数の画素と、
複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する電気光学装置を駆動するための駆動回路であって、
所与の入力シフトクロックに基づいてシフトクロックを生成し、該シフトクロックに基づく所与のスタートパルス信号のシフト出力に対応した信号を、各走査線に出力するゲート信号生成回路を含み、
前記ゲート信号生成回路は、
前記入力シフトクロックを３分周した前記シフトクロックを生成するシフトクロック生成回路と、
前記入力シフトクロックに基づき、前記第１〜第３の色成分用のデータ信号が多重化されたタイミングに対応した前記第１〜第３のデマルチプレクス制御信号を生成するデマルチプレクス制御信号生成回路と、
を含むことを特徴とする駆動回路。
【請求項４】
請求項３において、
第１〜第３のパルス幅設定レジスタを含み、
前記デマルチプレクス制御信号生成回路は、
前記入力シフトクロックの立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出回路と、
前記エッジ検出回路の出力信号に基づいて前記入力シフトクロックのエッジをカウントするカウンタと、
を含み、
前記第１〜第３のデマルチプレクス制御信号は、
前記カウンタの出力と、前記第１〜第３のパルス幅設定レジスタの設定値との比較結果に基づいて決められるパルス幅を有することを特徴とする駆動回路。
【請求項５】
複数の画素と、
複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
前記第１〜第３のデマルチプレクス制御信号を用いて、各走査線に出力されるゲート信号を生成するゲート信号生成回路と、
を含み、
前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、
前記ゲート信号生成回路は、
前記第２又は第３のデマルチプレクス制御信号の立ち下がりエッジを検出する立ち下がりエッジ検出回路と、
前記第１のデマルチプレクス制御信号又は前記立ち下がりエッジ検出回路の出力信号に基づいて反転する前記シフトクロックを出力するＴフリップフロップとを含み、
前記シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を各走査線に出力することを特徴とする電気光学装置。
【請求項６】
複数の画素と、
複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
前記第１〜第３のデマルチプレクス制御信号を用いて、各走査線に出力されるゲート信号を生成するゲート信号生成回路と、
を含み、
前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、
前記ゲート信号生成回路は、
前記第１のデマルチプレクス制御信号によりセットされ、前記第２又は第３のデマルチプレクス制御信号によりリセットされる前記シフトクロックを出力するＲＳフリップフロップを含み、
前記シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を各走査線に出力することを特徴とする電気光学装置。
【請求項７】
複数の画素と、
複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
所与の入力シフトクロックに基づいてシフトクロックを生成し、該シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を、各走査線に出力するゲート信号生成回路を含み、
前記ゲート信号生成回路は、
前記入力シフトクロックを３分周した前記シフトクロックを生成するシフトクロック生成回路と、
前記入力シフトクロックに基づき、前記第１〜第３の色成分用のデータ信号が多重化されたタイミングに対応した前記第１〜第３のデマルチプレクス制御信号を生成するデマルチプレクス制御信号生成回路と、
を含むことを特徴とする電気光学装置。
【請求項８】
請求項７において、
第１〜第３のパルス幅設定レジスタを含み、
前記デマルチプレクス制御信号生成回路は、
前記入力シフトクロックの立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出回路と、
前記エッジ検出回路の出力信号に基づいて前記入力シフトクロックのエッジをカウントするカウンタと、
を含み、
前記第１〜第３のデマルチプレクス制御信号は、
前記カウンタの出力と、前記第１〜第３のパルス幅設定レジスタの設定値との比較結果に基づいて決められるパルス幅を有することを特徴とする電気光学装置。
【請求項９】
複数の画素と、
複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する電気光学装置を駆動するための駆動方法であって、
前記第１〜第３のデマルチプレクス制御信号に基づいてシフトクロックを生成し、
該シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を、各走査線に出力し、
前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、
前記シフトクロックの論理レベルが、
前記第１のマルチプレクス制御信号のエッジ、或いは前記第２又は第３のマルチプレクス制御信号のエッジに同期して反転することを特徴とする駆動方法。
【請求項１０】
複数の画素と、
複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する電気光学装置を駆動するための駆動方法であって、
前記第１〜第３のデマルチプレクス制御信号に基づいてシフトクロックを生成し、
該シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を、各走査線に出力し、
前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、
前記シフトロックは、
前記第１のデマルチプレクス制御信号によりセットされ、前記第２又は第３のデマルチプレクス制御信号によりリセットされることを特徴とする駆動方法。
【請求項１１】
複数の画素と、
複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する電気光学装置を駆動するための駆動方法であって、
前記入力シフトクロックに基づき、前記第１〜第３の色成分用のデータ信号が多重化されたタイミングに対応した前記第１〜第３のデマルチプレクス制御信号を生成すると共に、前記入力シフトクロックを３分周したシフトクロックを生成し、
前記シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を、各走査線に出力することを特徴とする駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動回路、電気光学装置及び駆動方法に関する。
【０００２】
【従来の技術】
液晶（Liquid Crystal Display：ＬＣＤ）パネルに代表される表示パネル（広義には電気光学装置）は、各種情報機器の表示部に用いられている。情報機器の小型軽量化や高画質化の要求により、表示パネルの小型化、画素の微細化が望まれている。その１つの解決策として、低温ポリシリコン（Low Temperature Poly-Silicon：以下ＬＴＰＳと略す。）プロセスにより、表示パネルを形成することが検討されている。
【０００３】
ＬＴＰＳプロセスによれば、スイッチ素子（例えば、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ））等を含む画素が形成されるパネル基板（例えばガラス基板）上に、駆動回路等を直接形成することができる。そのため、部品数を削減し、表示パネルの小型軽量化が可能となる。またＬＴＰＳでは、これまでのシリコンプロセスの技術を応用して、開口率を維持したまま画素の微細化を図ることができる。更にまたＬＴＰＳは、アモルファスシリコン（amorphous silicon：ａ−Ｓｉ）に比べて電荷の移動度が大きく、かつ寄生容量が小さい。したがって、画面サイズの拡大により１画素当たりの画素選択期間が短くなった場合でも、当該基板上に形成された画素の充電期間を確保し、画質の向上を図ることが可能となる。
【０００４】
【特許文献１】
特開２００２−２３７０９号公報
【０００５】
【発明が解決しようとする課題】
例えばＬＴＰＳによりＴＦＴが形成される表示パネルでは、該表示パネルを駆動するドライバ（駆動回路）の全部をパネル上に形成することができる。しかしながら、シリコン基板上でＩＣ化された場合に比べると、微細化や速度の点で問題があり、ドライバの機能の一部を表示パネル上に形成することが検討されている。
【０００６】
そこで、１本の信号線を、Ｒ、Ｇ、Ｂ用（第１〜第３の色成分用）の画素電極に接続可能なＲ、Ｇ、Ｂ用信号線のいずれかに接続するデマルチプレクサを設ける表示パネルが考えられる。この場合、ＬＴＰＳの電荷の移動度が大きいことを利用して、信号線上に、Ｒ、Ｇ、Ｂ用の表示データが、時分割されて伝送される。そして、当該Ｒ、Ｇ、Ｂ用画素の選択期間に、各色成分用の表示データが、デマルチプレクサにより順次Ｒ、Ｇ、Ｂ用信号線に切り替えて出力され、各色成分ごとに設けられた画素電極に書き込まれる。このような構成によれば、ドライバから信号線に表示データを出力するための端子の数を削減することができる。そのため、端子間のピッチに制限されることなく、画素の微細化による信号線数の増加にも対応することができる。
【０００７】
しかしながら、ドライバ及び表示パネルを含めた装置全体の低消費電力化をより追求する場合には、表示パネルの端子数を減らすことが望ましい。その際、表示パネルの画質を劣化させることなく、表示パネルとドライバとの間で伝達される信号の数を削減する必要がある。
【０００８】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、例えば電気光学装置と駆動回路とが同一基板上に形成された場合に、画質を劣化させることなく端子数を削減することができる電気光学装置の駆動回路、電気光学装置及びその駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の画素と、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する電気光学装置を駆動するための駆動回路であって、前記第１〜第３のデマルチプレクス制御信号を用いて、各走査線に出力されるゲート信号を生成するゲート信号生成回路を含み、前記ゲート信号生成回路は、前記第１〜第３のデマルチプレクス制御信号に基づいてシフトクロックを生成し、該シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を各走査線に出力する駆動回路に関係する。
【００１０】
本発明においては、各信号線に時分割されて出力される各色成分用のデータ信号は、第１〜第３のデマルチプレクス制御信号により各色成分用信号線に切り替えて出力される。したがって、第１〜第３のデマルチプレクス制御信号により、各走査線に接続される画素の選択期間を特定することができる。そこで、第１〜第３のデマルチプレクス制御信号を用いてシフトクロックを生成し、該シフトクロックを用いてスタートパルス信号をシフトして得られるシフト出力に対応した信号を各走査線に出力させることができる。これにより、シフトクロックを外部から与える必要がなくなり、機能を削ることなく（画質を劣化させることなく）シフトクロックの入力端子を削減することができる。その結果、低コスト化及び低消費電力化を図ることができる。
【００１１】
また本発明に係る駆動回路では、前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、前記ゲート信号生成回路は、前記第２又は第３のデマルチプレクス制御信号の立ち下がりエッジを検出する立ち下がりエッジ検出回路と、前記第１のデマルチプレクス制御信号又は前記立ち下がりエッジ検出回路の出力信号に基づいて反転する前記シフトクロックを出力するＴフリップフロップとを含むことができる。
【００１２】
本発明においては、各走査線に接続される画素の選択期間において、第１、第２、第３のデマルチプレクス制御信号が順にアクティブとなる。したがって、第１のデマルチプレクス制御信号の立ち上がりと、第２又は第３のデマルチプレクス制御信号の立ち下がりとをＴフリップフロップに入力させることで、当該選択期間を周期とするシフトクロックを容易に生成することができる。したがって、ＬＴＰＳプロセスでゲート信号生成回路を形成することができる。そのため、例えば表示パネルと同一基板上に形成することで、表示パネルの低消費電力化及び小型軽量化を図ることができる。
【００１３】
また本発明に係る駆動回路では、前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、前記ゲート信号生成回路は、前記第１のデマルチプレクス制御信号によりセットされ、前記第２又は第３のデマルチプレクス制御信号によりリセットされる前記シフトクロックを出力するＲＳフリップフロップを含むことができる。
【００１４】
本発明によれば、ＲＳフリップフロップにより構成できるため、回路規模の縮小化と共に上述と同様の効果を得ることができる。
【００１５】
また本発明は、複数の画素と、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する電気光学装置を駆動するための駆動回路であって、所与の入力シフトクロックに基づいてシフトクロックを生成し、該シフトクロックに基づく所与のスタートパルス信号のシフト出力に対応した信号を、各走査線に出力するゲート信号生成回路を含み、前記ゲート信号生成回路は、前記入力シフトクロックを３分周した前記シフトクロックを生成するシフトクロック生成回路と、前記入力シフトクロックに基づき、前記第１〜第３の色成分用のデータ信号が多重化されたタイミングに対応した前記第１〜第３のデマルチプレクス制御信号を生成するデマルチプレクス制御信号生成回路とを含む駆動回路に関係する。
【００１６】
本発明においては、シフトクロックは、入力シフトクロックを３分周して得られる。すなわち、入力シフトクロックの周波数は、シフトクロックの周波数の３倍であることを意味する。したがって、入力シフトクロック又は該入力シフトクロックにより生成される信号は、シフトクロックよりも多くのエッジ情報を有する。そして、このような入力シフトクロックから、第１〜第３の色成分用のデータ信号の多重化タイミングに合わせて、各色成分用のデータ信号を切り替え出力するための第１〜第３のデマルチプレクス制御信号を生成する。これにより、入力シフトクロックの入力端子が必要となるが、少なくとも２ビット以上必要とする第１〜第３のデマルチプレクス制御信号を外部から供給する必要がなくなる。その結果として、機能を削ることなく（画質を劣化させることなく）端子数を削減することができる。
【００１７】
また本発明に係る駆動回路では、第１〜第３のパルス幅設定レジスタを含み、前記デマルチプレクス制御信号生成回路は、前記入力シフトクロックの立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出回路と、前記エッジ検出回路の出力信号に基づいて前記入力シフトクロックのエッジをカウントするカウンタとを含み、前記第１〜第３のデマルチプレクス制御信号は、前記カウンタの出力と、前記第１〜第３のパルス幅設定レジスタの設定値との比較結果に基づいて決められるパルス幅を有することができる。
【００１８】
本発明によれば、入力シフトクロックのエッジを任意に選択可能とし、該入力シフトクロックのエッジにより第１〜第３のデマルチプレクス制御信号のパルス幅を設定するようにしたので、端子数の削減による低消費電力化を図ると共に、表示パネルの階調特性に対して柔軟に対応することができるようになる。
【００１９】
また本発明は、複数の画素と、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、前記第１〜第３のデマルチプレクス制御信号を用いて、各走査線に出力されるゲート信号を生成するゲート信号生成回路とを含み、前記ゲート信号生成回路は、前記第１〜第３のデマルチプレクス制御信号に基づいてシフトクロックを生成し、該シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を各走査線に出力する電気光学装置に関係する。
【００２０】
また本発明に係る電気光学装置では、前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、前記ゲート信号生成回路は、前記第２又は第３のデマルチプレクス制御信号の立ち下がりエッジを検出する立ち下がりエッジ検出回路と、前記第１のデマルチプレクス制御信号又は前記立ち下がりエッジ検出回路の出力信号に基づいて反転する前記シフトクロックを出力するＴフリップフロップとを含むことができる。
【００２１】
また本発明に係る電気光学装置では、前記第１、第２、第３のデマルチプレクス制御信号の順に周期的にアクティブになり、前記ゲート信号生成回路は、前記第１のデマルチプレクス制御信号によりセットされ、前記第２又は第３のデマルチプレクス制御信号によりリセットされる前記シフトクロックを出力するＲＳフリップフロップを含むことができる。
【００２２】
また本発明は、複数の画素と、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、所与の入力シフトクロックに基づいてシフトクロックを生成し、該シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を、各走査線に出力するゲート信号生成回路を含み、前記ゲート信号生成回路は、前記入力シフトクロックを３分周した前記シフトクロックを生成するシフトクロック生成回路と、前記入力シフトクロックに基づき、前記第１〜第３の色成分用のデータ信号が多重化されたタイミングに対応した前記第１〜第３のデマルチプレクス制御信号を生成するデマルチプレクス制御信号生成回路とを含む電気光学装置に関係する。
【００２３】
また本発明に係る電気光学装置では、第１〜第３のパルス幅設定レジスタを含み、前記デマルチプレクス制御信号生成回路は、前記入力シフトクロックの立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出回路と、前記エッジ検出回路の出力信号に基づいて前記入力シフトクロックのエッジをカウントするカウンタとを含み、前記第１〜第３のデマルチプレクス制御信号は、前記カウンタの出力と、前記第１〜第３のパルス幅設定レジスタの設定値との比較結果に基づいて決められるパルス幅を有することができる。
【００２４】
また本発明は、複数の画素と、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する電気光学装置を駆動するための駆動方法であって、前記第１〜第３のデマルチプレクス制御信号に基づいてシフトクロックを生成し、該シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を、各走査線に出力する駆動方法に関係する。
【００２５】
また本発明は、複数の画素と、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいてスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する電気光学装置を駆動するための駆動方法であって、前記入力シフトクロックに基づき、前記第１〜第３の色成分用のデータ信号が多重化されたタイミングに対応した前記第１〜第３のデマルチプレクス制御信号を生成すると共に、前記入力シフトクロックを３分周したシフトクロックを生成し、前記シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応した信号を、各走査線に出力する駆動方法に関係する。
【００２６】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２７】
また以下では、電気光学装置として、ＬＴＰＳによりスイッチ素子としてＴＦＴが形成された表示パネル（液晶パネル）を例に説明するが、本発明はこれに限定されるものではない。
【００２８】
１．  第１の実施形態
図１に、第１の実施形態における表示パネルの構成の概要を示す。第１の実施形態における表示パネル（広義には電気光学装置）１０は、複数の走査線（ゲート線）と、複数の信号線（データ線）と、複数の画素とを含む。複数の走査線と複数の信号線とは、互いに交差するように配置される。画素は、走査線と信号線とにより特定される。
【００２９】
表示パネル１０では、各走査線（ＧＬ）及び各信号線（ＳＬ）により３画素単位で選択される。選択された各画素には、信号線に対応する３本の色成分用信号線（Ｒ、Ｇ、Ｂ）のいずれかを伝送する各色成分用信号が書き込まれる。各画素は、ＴＦＴと画素電極とを含む。
【００３０】
表示パネル１０では、例えばガラス基板等のパネル基板上に走査線及び信号線が形成される。より具体的には、図１に示すパネル基板上に、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号線ＳＬ１〜ＳＬＮ（Ｎは２以上の整数）とが形成されている。更に該パネル基板上には、Ｘ方向に第１〜第３の色成分用信号線を１組として複数組配列されそれぞれＹ方向に伸びる色成分用信号線（Ｒ１、Ｇ１、Ｂ１）〜（ＲＮ、ＧＮ、ＢＮ）が形成されている。
【００３１】
走査線ＧＬ１〜ＧＬＭと、第１の色成分用信号線Ｒ１〜ＲＮとの交差位置に、Ｒ用画素（第１の色成分用画素）ＰＲ（ＰＲ１１〜ＰＲＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第２の色成分用信号線Ｇ１〜ＧＮとの交差位置に、Ｇ用画素（第２の色成分用画素）ＰＧ（ＰＧ１１〜ＰＧＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第３の色成分用信号線Ｂ１〜ＢＮとの交差位置に、Ｂ用画素（第３の色成分用画素）ＰＢ（ＰＢ１１〜ＰＢＭＮ）が設けられている。
【００３２】
図２（Ａ）、（Ｂ）に、色成分用画素の構成例を示す。ここでは、Ｒ用画素ＰＲｍｎ（１≦ｍ≦Ｍ、１≦ｎ≦Ｎ、ｍ、ｎは整数）の構成例を示すが、他の色成分用画素の構成も同様である。
【００３３】
図２（Ａ）において、第１のスイッチ素子ＳＷ１としてのＴＦＴｍｎはｎ型トランジスタである。ＴＦＴｍｎのゲート電極は、走査線ＧＬｍに接続される。ＴＦＴｍｎのソース電極は、第１の色成分用信号線Ｒｎに接続される。ＴＦＴｍｎのドレイン電極は、画素電極ＰＥｍｎに接続される。画素電極ＰＥｍｎに対向して、対向電極ＣＥｍｎが設けられている。対向電極ＣＥｍｎには、コモン電圧ＶＣＯＭが印加される。画素電極ＰＥｍｎと対向電極ＣＥｍｎとの間には、液晶材が挟持されて液晶層ＬＣｍｎが形成される。画素電極ＰＥｍｎと対向電極ＣＥｍｎとの間の電圧に応じて、液晶層ＬＣｍｎの透過率が変化する。また、画素電極ＰＥｍｎの電荷のリークを補うため、画素電極ＰＥｍｎと対向電極ＣＥｍｎと並列に補助容量ＣＳｍｎが形成される。補助容量ＣＳｍｎの一端は、画素電極ＰＥｍｎと同電位にされる。補助容量ＣＳｍｎの他端は、対向電極ＣＥｍｎと同電位にされる。
【００３４】
また図２（Ｂ）に示すように、第１のスイッチ素子ＳＷ１としてトランスファゲートを用いることも可能である。トランスファゲートは、ｎ型トランジスタであるＴＦＴｍｎと、ｐ型トランジスタであるｐＴＦＴｍｎとにより構成される。ｐＴＦＴｍｎのゲート電極は、走査線ＧＬｍと互いに論理レベルが反転する走査線ＸＧＬｍに接続される必要がある。図２（Ｂ）では、書き込むべき電圧に応じたオフセット電圧を不要とする構成をとることができる。
【００３５】
また図１において、パネル基板上には、ゲート信号生成回路２０と、各信号線に対応して設けられたデマルチプレクサ（dem ultiplexer）ＤＭＵＸ１〜ＤＭＵＸＮとが設けられている。
【００３６】
ゲート信号生成回路２０には、走査線ＧＬ１〜ＧＬＭが接続される。またゲート信号生成回路２０には、デマルチプレクス制御信号と、スタートパルス信号ＳＴＶとが入力される。デマルチプレクス制御信号は、各デマルチプレクサのスイッチ制御を行うための信号である。スタートパルス信号ＳＴＶは、１フレームの走査期間の開始タイミングを示すパルス信号である。
【００３７】
ゲート信号生成回路２０は、スタートパルス信号ＳＴＶを基に、ゲート信号（選択信号）ＧＡＴＥ１〜ＧＡＴＥＭを生成する。ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、それぞれ走査線ＧＬ１〜ＧＬＭに出力される。ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、スタートパルス信号ＳＴＶにより開始される１フレームの走査期間においていずれか１つがアクティブとなるパルス信号である。
【００３８】
図１において、第１〜第３のスイッチ素子ＳＷ１〜ＳＷ３は、走査線ＧＬｍに供給されたゲート信号ＧＡＴＥｍによりスイッチ制御（オン・オフ制御）される。各スイッチ素子がオン状態のとき、各色成分用信号線と各画素電極とが電気的に接続される。
【００３９】
このようなゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、例えばスタートパルス信号ＳＴＶをシフトレジスタによりシフトしたシフト出力に対応した信号である。
【００４０】
シフトレジスタは、複数のフリップフロップ（flip-flop）を有し、各フリップフロップに共通に入力されたシフトクロックに基づいてシフト動作を行う。シフトクロックは、各走査線を順次選択するタイミングを規定するタイミング信号である。このシフトクロックは、ゲート信号生成回路２０において、デマルチプレクス制御信号に基づいて生成される。
【００４１】
デマルチプレクス制御信号は、例えば表示パネル１０の外部に設けられたソースドライバ（信号線駆動回路）から供給される。また信号線ＳＬ１〜ＳＬＮは、例えば表示パネル１０の外部に設けられたソースドライバ（信号線駆動回路）により駆動される。ソースドライバは、各色成分用の画素に、階調データに対応したデータ信号を出力する。この際、ソースドライバは、色成分用画素ごとに時分割され各色成分の階調データに対応した電圧（データ信号）を、各色成分用信号線に出力する。そしてソースドライバは、時分割のタイミングに合わせて、各色成分の階調データに対応した電圧を各色成分用信号線に選択出力するためのデマルチプレクス制御信号を生成し、表示パネル１０に対して出力する。
【００４２】
図３に、ソースドライバにより信号線に出力されるデータ信号とデマルチプレクス制御信号との関係を模式的に示す。ここでは、信号線ＳＬｎに出力されたデータ信号ＤＡＴＡｎを示す。
【００４３】
ソースドライバは、信号線ごとに、各色成分用の階調データ（表示データ）に対応した電圧が時分割により多重化されたデータ信号を出力する。図３では、ソースドライバは、Ｒ用画素への書込信号、Ｇ用画素への書込信号及びＢ用画素への書込信号を多重化して信号線ＳＬｎに出力する。ここで、Ｒ用画素への書込信号は、信号線ＳＬｎに対応するＲ用画素ＰＲ１ｎ〜ＰＲＭｎのうち、例えば走査線ＧＬｍにより選択されるＲ用画素ＰＲｍｎへの書込信号である。Ｇ用画素への書込信号は、信号線ＳＬｎに対応するＧ用画素ＰＧ１ｎ〜ＰＧＭｎのうち、例えば走査線ＧＬｍにより選択されるＧ用画素ＰＧｍｎへの書込信号である。Ｂ用画素への書込信号は、信号線ＳＬｎに対応するＢ用画素ＰＢ１ｎ〜ＰＢＭｎのうち、例えば走査線ＧＬｍにより選択されるＢ用画素ＰＢｍｎへの書込信号である。
【００４４】
またソースドライバは、データ信号ＤＡＴＡｎにおいて多重化される各色成分用書込信号の時分割タイミングに合わせて、デマルチプレクス制御信号を生成する。デマルチプレクス制御信号は、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）からなる。
【００４５】
またパネル基板上には、信号線ＳＬｎに対応するデマルチプレクサＤＭＵＸｎが設けられている。デマルチプレクサＤＭＵＸｎは、第１〜第３（ｉ＝３）のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を含む。
【００４６】
デマルチプレクサＤＭＵＸｎの出力側には、第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）が接続される。また、入力側には、信号線ＳＬｎが接続される。デマルチプレクサＤＭＵＸｎは、デマルチプレクス制御信号に応じて、信号線ＳＬｎと、第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）のいずれかとを、電気的に接続する。デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮには、それぞれ共通にデマルチプレクス制御信号が入力される。
【００４７】
第１のデマルチプレクス用スイッチ素子ＤＳＷ１は、第１のデマルチプレクス制御信号Ｒｓｅｌによりオン・オフ制御される。第２のデマルチプレクス用スイッチ素子ＤＳＷ２は、第２のデマルチプレクス制御信号Ｇｓｅｌによりオン・オフ制御される。第３のデマルチプレクス用スイッチ素子ＤＳＷ３は、第３のデマルチプレクス制御信号Ｂｓｅｌによりオン・オフ制御される。第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は周期的に順次アクティブとなる。そのため、デマルチプレクサＤＭＵＸｎは、周期的に、信号線ＳＬｎと第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）とを順次電気的に接続する。
【００４８】
このような構成の表示パネル１０において、時分割された第１〜第３の色成分用の階調データに対応した電圧が、信号線ＳＬｎに出力される。デマルチプレクサＤＭＵＸｎでは、時分割タイミングに合せて生成された第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により、各色成分の階調データに対応した電圧が、第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）に印加される。このとき、走査線ＧＬｍにより選択された第１〜第３の色成分用画素（ＰＲｍｎ、ＰＧｍｎ、ＰＢｍｎ）のいずれかにおいて、色成分用信号線と画素電極とが電気的に接続される。
【００４９】
なお図１において、スタートパルス信号ＳＴＶを生成する回路の機能の一部又は全部、或いは上述のソースドライバの機能の一部又は全部の機能を有する回路を、表示パネル１０のパネル基板上に形成するようにしてもよい。
【００５０】
表示パネル１０の駆動回路の機能は、ゲート信号生成回路２０、デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮ及び上述の機能を有するソースドライバにより構成される回路の一部又は全部により実現される。
【００５１】
ゲート信号生成回路２０は、以下のようにゲート信号を生成する。
【００５２】
図４に、ゲート信号生成回路２０の構成例を示す。ゲート信号生成回路２０は、シフトレジスタ３０と、シフトクロック生成回路４０とを含む。
【００５３】
シフトレジスタ３０は、複数のフリップフロップＦＦ１〜ＦＦＭを含む。フリップフロップＦＦｐ（１≦ｐ≦Ｍ−１、ｐは整数）の出力は、次の段のフリップフロップＦＦｐ＋１の入力に接続される。フリップフロップＦＦｐの出力は、走査線ＧＬｐに接続される。
【００５４】
フリップフロップＦＦｐは、入力端子Ｄと、クロック入力端子Ｃと、出力端子Ｑと、リセット端子Ｒとを有する。フリップフロップＦＦｐは、クロック入力端子Ｃへの入力信号の立ち上がりで、入力端子Ｄへの入力信号をラッチする。そしてフリップフロップＦＦｐは、ラッチした信号を、出力端子Ｑから出力する。またフリップフロップＦＦｐは、リセット端子Ｒへの入力信号の論理レベルが「Ｈ」となったとき、ラッチした内容を初期化し、出力端子Ｑからの出力信号を論理レベル「Ｌ」にする。
【００５５】
フリップフロップＦＦ１の入力端子Ｄには、スタートパルス信号ＳＴＶが入力される。フリップフロップＦＦ１〜ＦＦＭの各リセット端子Ｒには、所与のリセット信号ＲＳＴが共通に入力される。またフリップフロップＦＦ１〜ＦＦＭの各クロック入力端子Ｃには、シフトクロック生成回路４０によって生成されるシフトクロックＩＣＰＶが入力される。
【００５６】
このような構成のシフトレジスタ３０では、まずリセット信号ＲＳＴにより各フリップフロップの出力がリセットされる。そして、フリップフロップＦＦ１に入力されたスタートパルス信号ＳＴＶは、シフトクロックＩＣＰＶに同期してシフトされる。各フリップフロップからのシフト出力又はこれに対応した信号は、走査線ＧＬ１〜ＧＬＭに出力される。これにより、走査線ＧＬ１〜ＧＬＭに、各走査線が排他的に選択されるゲート信号ＧＡＴＥ１〜ＧＡＴＥＭを出力することができる。
【００５７】
シフトクロック生成回路４０は、デマルチプレクス制御信号に基づいて、シフトクロックＩＣＰＶを生成する。
【００５８】
図５に、シフトクロック生成回路４０の構成例を示す。ここでは、デマルチプレクス制御信号を構成する第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）のうち、第１及び第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｂｓｅｌ）を用いてシフトクロックを生成する回路の構成例を示す。
【００５９】
シフトクロック生成回路４０は、Ｔフリップフロップ（T flip-flop：ＴＦＦ）４２と、立ち下がりエッジ検出回路４４とを含む。ＴＦＦ４２は、そのクロック入力端子Ｃへの入力信号の立ち上がりで、その出力端子Ｑから出力されるシフトクロックＩＣＰＶの論理レベルを反転させる。またＴＦＦ４２は、そのリセット入力端子Ｒへの入力信号により、出力端子Ｑからの出力信号の論理レベルを「Ｌ」にする。
【００６０】
立ち下がりエッジ検出回路４４は、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりエッジを検出する。より具体的には、立ち下がりエッジ検出回路４４は、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりエッジがその立ち上がりとなるパルス信号を出力する。該パルス信号のパルス幅は、遅延素子４６の遅延時間によって決められる。
【００６１】
ＴＦＦ４２の入力端子Ｃには、第１のデマルチプレクス制御信号Ｒｓｅｌと、立ち下がりエッジ検出回路４４の出力との論理和演算結果が入力される。
【００６２】
このような構成のシフトクロック生成回路４０は、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりでその論理レベルが変化するシフトクロックＩＣＰＶを生成する。またシフトクロック生成回路４０は、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりでその論理レベルが変化するシフトクロックＩＣＰＶを生成する。
【００６３】
図６に、シフトクロック生成回路４０の動作例のタイミングチャートを示す。ＴＦＦ４２では、まずリセット信号ＲＳＴによりその出力端子Ｑから出力されるシフトクロックＩＣＰＶがリセットされた状態とする。その後、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりで、ＴＦＦ４２の出力信号の論理レベルが反転され、シフトクロックＩＣＰＶの論理レベルが「Ｈ」となる（ｔ１）。続いて、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりで、ＴＦＦ４２の出力信号の論理レベルが反転され、シフトクロックＩＣＰＶの論理レベルが「Ｌ」となる（ｔ２）。
【００６４】
以降、ＴＦＦ４２では、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がり、又は第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりで、その出力信号の論理レベルの反転動作が繰り返される。
【００６５】
その結果、第１、第２、第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が順にアクティブとなる期間Ｔ０を１周期とするシフトクロックＩＣＰＶが生成される。
【００６６】
図７に、表示パネル１０における動作タイミング例のタイミングチャートを示す。表示パネル１０の各信号線には、図示しないソースドライバにより、各信号線に、各色成分用信号が時分割で多重化された信号が出力される。また該ソースドライバは、各色成分用信号の時分割タイミングに同期した第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）を、表示パネル１０に対して出力する。また表示パネル１０には、該ソースドライバ又は該ソースドライバ以外の外部回路により、スタートパルス信号ＳＴＶが入力される。
【００６７】
スタートパルス信号ＳＴＶを表示パネル１０に供給する回路は、上述のソースドライバにより各信号線への各色成分用信号の出力タイミングに同期して動作するようになっている。そのため、例えば図７に示すように、第１のデマルチプレクス制御信号Ｒｓｅｌが、スタートパルス信号ＳＴＶとオーバラップ期間を有するように表示パネル１０に供給される。
【００６８】
シフトクロック生成回路４０では、図６に示したようにＴＦＦ４２の出力信号がリセットされると、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりでシフトクロックＩＣＰＶの論理レベルが「Ｈ」に変化する。そして、図４に示すゲート信号生成回路２０により、スタートパルス信号ＳＴＶの初段のシフト出力が、ゲート信号ＧＡＴＥ１として出力される。
【００６９】
したがって、図７に示す期間Ｔ０が１水平走査期間（１Ｈ）となり、走査線ＧＬ１により選択される各画素に、信号線ＳＬ１〜ＳＬＮを介して各色成分用信号が書き込まれる。より具体的には、当該１Ｈ期間内で、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）によりそれぞれ第１〜第３の色成分用信号線に切り替え出力された各色成分用の階調データに対応した電圧が、ゲート信号ＧＡＴＥ１により選択されるＲ用画素ＰＲ１１〜ＰＲ１Ｎ、Ｇ用画素ＰＧ１１〜ＰＧ１Ｎ、Ｂ用画素ＰＢ１１〜ＰＢ１Ｎに書き込まれる。
【００７０】
第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりによって論理レベル「Ｈ」となったシフトクロックＩＣＰＶは、当該１Ｈ期間内での第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりで論理レベル「Ｌ」に変化する。そして、再び次の１Ｈ期間内での第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりで、シフトクロックＩＣＰＶの論理レベルが「Ｈ」に変化する。
【００７１】
これ以降同様に、期間Ｔ０を経過するごとに、走査線ＧＬ２〜ＧＬＭに順次シフト出力に対応したゲート信号が出力されることになる。
【００７２】
次に、比較例における表示パネルとの対比において、上述の実施形態の効果を説明する。
【００７３】
図８に、比較例における表示パネルの構成の概要を示す。ただし、図１に示す表示パネル１０と同一部分には同一符号を付し、適宜説明を省略する。
【００７４】
比較例における表示パネル１００が図１に示す表示パネル１０と異なる点は、ゲート信号生成回路２０を有しない点である。したがって、比較例における表示パネル１００では、走査線ＧＬ１〜ＧＬＭに、図示しない外部のゲートドライバによりゲート信号ＧＡＴＥ１〜ＧＡＴＥＭが供給される。
【００７５】
なお比較例における表示パネル１００の動作タイミングは、スタートパルス信号ＳＴＶ、ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭ、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）及びデータ信号ＤＡＴＡｎに関して表示パネル１０の動作タイミングと共通である（図７参照）。
【００７６】
しかしながら、表示パネル１０と表示パネル１００との端子の数を比較すると、表示パネル１００では、ゲート信号及びデマルチプレクス制御信号を入力するための端子の数「Ｍ＋３」が必要とされる。
【００７７】
そこで、表示パネル１００を構成するパネル基板上に、ゲート信号を生成する回路を形成し、端子数を削減する手法が考えられる。この場合、データ信号の出力タイミングと同期をとる必要があるため、少なくともスタートパルス信号ＳＴＶ及びシフトクロックは表示パネル１００の外部から供給される。したがって、表示パネル１００では、スタートパルス信号ＳＴＶ、シフトクロック及びデマルチプレクス制御信号を入力するための端子の数が「５」に削減される。ＬＴＰＳプロセスにより回路の形成が可能なパネル基板上には、歩留まり、回路規模、速度又はコスト等を考慮すると、ソースドライバのような複雑な回路を形成することが困難である。
【００７８】
これに対して、表示パネル１０では、パネル基板上にゲート信号生成回路２０が設けられる。したがって、表示パネル１０ではゲート信号生成回路２０においてシフトクロックが生成されるため、スタートパルス信号ＳＴＶ及びデマルチプレクス制御信号を入力するための端子の数を「４」に削減することができる。このため、より低消費電力を図ることができる。
【００７９】
１．１  第１の変形例
ＬＴＰＳによりＴＦＴが形成される表示パネル上に形成されるゲート信号生成回路２０のシフトクロック生成回路４０は、図５に示したものに限定されるものではない。
【００８０】
図９に、第１の変形例におけるシフトクロック生成回路の構成例を示す。ただし、図５に示すシフトクロック生成回路４０と同一部分には同一符号を付し、適宜説明を省略する。
【００８１】
図４に示すゲート信号生成回路２０は、シフトクロック生成回路４０に代えて第１の変形例におけるシフトクロック生成回路１２０を適用することができる。シフトクロック生成回路１２０がシフトクロック生成回路４０と異なる点は、立ち下がりエッジ検出回路４４が第２のデマルチプレクス制御信号Ｇｓｅｌの立ち下がりエッジを検出する点である。
【００８２】
図１０に、第１の変形例におけるシフトクロック生成回路１２０の動作例のタイミングチャートを示す。シフトクロック生成回路１２０では、第２のデマルチプレクス制御信号Ｇｓｅｌの立ち下がりエッジが検出されるため、ＴＦＦ４２の出力端子Ｑからは、第２のデマルチプレクス制御信号Ｇｓｅｌの立ち下がりで論理レベル「Ｌ」に変化するシフトクロックＩＣＰＶが出力される（ｔ３）。その他については、図６に示すタイミングチャートと共通である。
【００８３】
第１の変形例においても、表示パネル内でシフトクロックを生成することができるので、上述の実施形態と同様に端子数を削減することができるという効果が得られる。
【００８４】
１．２  第２の変形例
ゲート信号生成回路２０のシフトクロック生成回路は、図５及び図９に示したようにＴＦＦを用いてシフトクロックＩＣＰＶを生成するようにしていたが、これに限定されるものではない。
【００８５】
図１１に、第２の変形例におけるシフトクロック生成回路の構成例を示す。図４に示すゲート信号生成回路２０は、シフトクロック生成回路４０に代えて第２の変形例におけるシフトクロック生成回路１４０を適用することができる。
【００８６】
シフトクロック生成回路１４０は、ＲＳフリップフロップ（Reset Set flip-flop：ＲＳＦＦ）１４２を含む。ＲＳＦＦ１４２は、セット端子Ｓと、リセット端子Ｒと、出力端子Ｑとを有する。ＲＳＦＦ１４２では、セット端子Ｓへの入力信号の論理レベルが「Ｈ」になると、出力端子Ｑからの出力信号がセットされ、論理レベル「Ｈ」となる。またＲＳＦＦ１４２では、リセット端子Ｒへの入力信号の論理レベルが「Ｈ」になると、出力端子Ｑからの出力信号がリセットされ、論理レベル「Ｌ」となる。
【００８７】
ＲＳＦＦ１４２のセット端子Ｓには、第１のデマルチプレクス制御信号Ｒｓｅｌが入力される。ＲＳＦＦ１４２のリセット端子Ｒには、第３のデマルチプレクス制御信号Ｂｓｅｌが入力される。ＲＳＦＦ１４２の出力端子Ｑからは、シフトクロックＩＣＰＶが出力される。
【００８８】
このような構成のシフトクロック生成回路１４０では、第１のデマルチプレクス制御信号Ｒｓｅｌによりセットされ、第３のデマルチプレクス制御信号ＢｓｅｌによりリセットされるシフトクロックＩＣＰＶが生成される。
【００８９】
図１２に、第２の変形例におけるシフトクロック生成回路１４０の動作例のタイミングチャートを示す。シフトクロック生成回路１４０では、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりによりＲＳＦＦ１４２の出力信号がセットされる。そのため、シフトクロックＩＣＰＶの論理レベルが「Ｈ」になる（ｔ１）。またシフトクロック生成回路１４０では、第３のデマルチプレクス制御信号Ｂｓｅｌが立ち上がると、ＲＳＦＦ１４２の出力信号がリセットされる。そのため、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち上がりで論理レベル「Ｌ」に変化するシフトクロックＩＣＰＶが出力される（ｔ４）。その他については、図６又は図１０に示すタイミングチャートと共通である。
【００９０】
第３の変形例でも、表示パネル内でシフトクロックを生成することができるので、第１の変形例と同様に端子数を削減することができるという効果が得られる。
【００９１】
なお、ＲＳＦＦ１４２のリセット端子Ｒに、第２のデマルチプレクス制御信号Ｇｓｅｌを入力させるようにしてもよい。
【００９２】
２．  第２の実施形態
第１の実施形態では、ゲート信号生成回路２０においてデマルチプレクス制御信号に基づいてシフトクロックを生成するようにしていた。そのため、第１の実施形態によれば、シフトクロックの入力端子を削減することができる。しかしながら、本発明はこれに限定されるものではない。
【００９３】
第２の実施形態では、ゲート信号生成回路においてシフトクロック及びデマルチプレクス制御信号を生成する。これにより、デマルチプレクス制御信号が２ビット以上のビット数を有する場合に、表示パネルの入力端子を削減することができるようになる。
【００９４】
図１３に、第２の実施形態における表示パネルの構成の概要を示す。ただし、図１に示す第１の実施形態における表示パネル１０と同一部分には同一符号を付し、適宜説明を省略する。
【００９５】
第２の実施形態における表示パネル２００が第１の実施形態における表示パネル１０と異なる点は、ゲート信号生成回路２０に代えてゲート信号生成回路２１０を含む点である。ゲート信号生成回路２１０がスタートパルス信号ＳＴＶをシフトしてゲート信号ＧＡＴＥ１〜ＧＡＴＥＭを生成する点は、ゲート信号生成回路２０と共通する。しかしながらゲート信号生成回路２１０は、シフトクロック源信号（入力シフトクロック）ＣＰＶ３に基づいて、ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭを生成するためのシフトクロックと、デマルチプレクス制御信号を生成することができる。シフトクロック源信号ＣＰＶ３は、その周波数が図４に示すシフトクロックＩＣＰＶの周波数の３倍である信号である。
【００９６】
図１４に、第２の実施形態におけるゲート信号生成回路２１０の構成例を示す。ただし、図４に示すゲート信号生成回路２０と同一部分には同一符号を付し、適宜説明を省略する。ゲート信号生成回路２１０は、シフトレジスタ３０と、シフトクロック生成回路２２０と、デマルチプレクス制御信号生成回路２３０とを含む。
【００９７】
シフトクロック生成回路２２０は、シフトクロック源信号ＣＰＶ３に基づいて、シフトクロックＣＰＶを生成する。シフトクロック生成回路２２０は、例えば分周回路により構成される。ここで、分周回路は、シフトクロック源信号ＣＰＶ３の周波数を３分の１にしたシフトクロックＩＣＰＶを出力する。
【００９８】
デマルチプレクス制御信号生成回路２３０は、シフトクロック源信号ＣＰＶ３に基づいて、デマルチプレクス制御信号を生成する。ここでデマルチプレクス制御信号は、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）からなる。そのため、デマルチプレクス制御信号についての入力端子の数「３」（若しくは該デマルチプレクス制御信号を符号化して入力端子の数「２」）を、シフトクロック源信号ＣＰＶ３に必要な端子数である「１」に削減することができる。
【００９９】
図１５に、第２の実施形態の動作説明図を示す。第１〜第３の色成分信号が多重化されたデータ信号ＤＡＴＡが各信号線に出力される１Ｈ期間内に、本来のシフトクロックＩＣＰＶの３倍の周波数を有するシフトクロック源信号ＣＰＶ３は、３つのパルスを有する。そこで、当該１Ｈ期間内でのシフトクロック源信号ＣＰＶ３の５種類の立ち上がりエッジ及び立ち下がりエッジＥＤ１〜ＥＤ５を任意に選択可能とする。
【０１００】
そして、当該１Ｈ期間を規定するシフトクロック源信号ＣＰＶ３の立ち上がりで第１のデマルチプレクス制御信号Ｒｓｅｌの論理レベルを「Ｈ」に変化させると共に、シフトクロック源信号ＣＰＶ３のエッジＥＤ１〜ＥＤ５のいずれかで第１のデマルチプレクス制御信号Ｒｓｅｌの論理レベルを「Ｌ」に変化させる。
【０１０１】
同様に、シフトクロック源信号ＣＰＶ３のエッジＥＤ１〜ＥＤ５のいずれかで第２及び第３のデマルチプレクス制御信号Ｇｓｅｌ、Ｂｓｅｌの論理レベルを「Ｈ」、「Ｌ」に変化させる。
【０１０２】
こうすることで、第１〜第３のデマルチプレクス制御信号Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌは、シフトクロック源信号ＣＰＶ３のエッジＥＤ１〜ＥＤ５のいずれかによって規定されるパルス幅ＷＤ１〜ＷＤ３を有するパルス信号として生成される。
【０１０３】
なお、時分割タイミングに合わせて、各色成分用信号は、対応する第１〜第３の色成分用信号線に切り替えて出力される必要がある。そのため、当該時分割タイミングに合わせて排他的にアクティブとなる第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）のパルス信号を生成する必要がある。
【０１０４】
また、シフトクロックＩＣＰＶについても、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）と同様に、当該１Ｈ期間を規定するシフトクロック源信号ＣＰＶ３の立ち上がりでその論理レベルを「Ｈ」、「Ｌ」に変化させてもよい。これにより、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）の生成回路の一部を共用することができ、分周回路を用いることなくパルス幅ＷＤ４を有するシフトクロックＩＣＰＶを生成することができる。
【０１０５】
以下では、このようなシフトクロック生成回路２２０及びデマルチプレクス制御信号生成回路２３０について、具体的に説明する。
【０１０６】
図１６に、シフトクロック生成回路２２０及びデマルチプレクス制御信号生成回路２３０の構成例を示す。ここでは、シフトクロック源信号ＣＰＶ３の立ち上がりエッジ及び立ち下がりエッジの位置を任意に選択可能とすることで、シフトクロックＩＣＰＶ、第１〜第３のデマルチプレクス制御信号Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌのパルス幅を設定可能な構成となっている。
【０１０７】
なお、図１６においては、第１及び第２のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ）の立ち下がりエッジの検出タイミングで、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）の立ち上がりを規定し、回路構成の簡略化が図られる。
【０１０８】
エッジ検出回路２４０は、シフトクロック源信号ＣＰＶ３のエッジを検出する。より具体的には、エッジ検出回路２４０は、立ち上がりエッジ検出回路と立ち下がりエッジ検出回路とを含み、シフトクロック源信号ＣＰＶ３の立ち上がりエッジ及び立ち下がりエッジを検出する。エッジ検出回路２４０は、シフトクロック源信号ＣＰＶ３のエッジを検出すると、検出パルスを出力する。
【０１０９】
カウンタ２４２は、エッジ検出回路２４０から出力された検出パルスの数をカウントする５進カウンタである。より具体的には、カウンタ２４２は、検出パルスの立ち上がりに同期してカウント値「０」からカウントを開始し、該立ち上がりに同期して順次カウント値をインクリメントする。そして、カウンタ２４２のカウント値が「５」のときに検出パルスが入力されると、カウント値を「０」に戻してカウントを続ける。
【０１１０】
カウンタ２４２のカウント値「１」〜「５」は、それぞれ図１５に示すシフトクロック源信号ＣＰＶ３のエッジＥＤ１〜ＥＤ５に対応している。したがって、カウンタ２４２から出力されるカウント値が所与の設定値と一致したとき、制御対象の信号をセットしたり（論理レベル「Ｌ」から「Ｈ」に変化させたり）、リセットしたり（論理レベル「Ｈ」から「Ｌ」に変化させたり）することで、任意に設定可能なパルス幅を有する信号を生成することができる。
【０１１１】
比較回路２４４は、シフトクロックＩＣＰＶ及び第１のデマルチプレクス制御信号Ｒｓｅｌのセットタイミングを生成する。比較回路２４４は、カウンタ２４２から出力されたカウント値がＣＰＶセット設定レジスタ２４５に保持された「０」と一致したとき、比較結果信号を論理レベル「Ｈ」に変化させる。比較回路２４４の比較結果信号は、ＲＳＦＦ２６０、２６２のセット端子Ｓに入力される。
【０１１２】
比較回路２４６は、シフトクロックＩＣＰＶのリセットタイミングを生成する。比較回路２４６は、カウンタ２４２から出力されたカウント値がＣＰＶリセット設定レジスタ２４７に保持された値と一致したとき、比較結果信号を論理レベル「Ｈ」に変化させる。比較回路２４６の比較結果信号は、ＲＳＦＦ２６０のリセット端子Ｒに入力される。
【０１１３】
比較回路２４８は、第１のデマルチプレクス制御信号Ｒｓｅｌのリセットタイミングを生成する。比較回路２４８は、カウンタ２４２から出力されたカウント値がＲｓｅｌリセット設定レジスタ２４９に保持された値と一致したとき、比較結果信号を論理レベル「Ｈ」に変化させる。比較回路２４８の比較結果信号は、ＲＳＦＦ２６２のリセット端子ＲとＲＳＦＦ２６４のセット端子Ｓとに入力される。
【０１１４】
比較回路２５０は、第２のデマルチプレクス制御信号Ｇｓｅｌのリセットタイミングを生成する。比較回路２５０は、カウンタ２４２から出力されたカウント値がＧｓｅｌリセット設定レジスタ２５１に保持された値と一致したとき、比較結果信号を論理レベル「Ｈ」に変化させる。比較回路２５０の比較結果信号は、ＲＳＦＦ２６４のリセット端子ＲとＲＳＦＦ２６６のセット端子Ｓとに入力される。
【０１１５】
比較回路２５２は、第３のデマルチプレクス制御信号Ｂｓｅｌのリセットタイミングを生成する。比較回路２５２は、カウンタ２４２から出力されたカウント値がＢｓｅｌリセット設定レジスタ２５３に保持された値と一致したとき、比較結果信号を論理レベル「Ｈ」に変化させる。比較回路２５２の比較結果信号は、ＲＳＦＦ２６４のリセット端子ＲとＲＳＦＦ２６６のセット端子Ｓとに入力される。
【０１１６】
ＲＳＦＦ２６０、２６２、２６４、２６６は、それぞれセット端子Ｓ、リセット端子Ｒ、出力端子Ｑを有する。各ＲＳＦＦは、セット端子Ｓへの入力信号の論理レベルが「Ｈ」のとき、出力端子Ｑから出力される出力信号をセットし、論理レベル「Ｈ」にする。また各ＲＳＦＦは、リセット端子Ｒへの入力信号の論理レベルが「Ｈ」のとき、出力端子Ｑから出力される出力信号をリセットし、論理レベル「Ｌ」にする。
【０１１７】
ＲＳＦＦ２６０の出力端子Ｑから、シフトクロックＩＣＰＶが出力される。ＲＳＦＦ２６２の出力端子Ｑからは、第１のデマルチプレクス制御信号Ｒｓｅｌが出力される。ＲＳＦＦ２６４の出力端子Ｑからは、第２のデマルチプレクス制御信号Ｇｓｅｌが出力される。ＲＳＦＦ２６６の出力端子Ｑからは、第３のデマルチプレクス制御信号Ｂｓｅｌが出力される。
【０１１８】
図１７に、図１６に示すシフトクロック生成回路２２０及びデマルチプレクス制御信号生成回路２３０の動作例のタイミングチャートを示す。
【０１１９】
ここでは、ＣＰＶリセット設定レジスタ２４７に、シフトクロック源信号ＣＰＶ３のエッジＥＤ３に対応する設定値「３」が設定されている。またＲｓｅｌリセット設定レジスタ２４９に、シフトクロック源信号ＣＰＶ３のエッジＥＤ１に対応する設定値「１」が設定されている。またＧｓｅｌリセット設定レジスタ２５１に、シフトクロック源信号ＣＰＶ３のエッジＥＤ３に対応する設定値「３」が設定されている。更にまた、Ｂｓｅｌリセット設定レジスタ２５３に、シフトクロック源信号ＣＰＶ３のエッジＥＤ５に対応する設定値「５」が設定されている。
【０１２０】
したがって、図１７に示すように、シフトクロック源信号ＣＰＶ３に基づいて、パルス幅を任意に制御可能なシフトクロックＩＣＰＶ、第１〜第３のデマルチプレクス制御信号Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌを生成することができる。
【０１２１】
以上説明したように、第２の実施形態では、ゲート信号をシフトすべきシフトクロックの３倍の周波数を有するシフトクロック源信号を表示パネルに入力させ、該表示パネル内でシフトクロック源信号に基づいてシフトクロック、第１〜第３のデマルチプレクス制御信号を生成するようにした。これにより、ＬＴＰＳでＴＦＴが形成される表示パネルについて、これまでと同等の機能を有して画質を劣化させることなく、第１〜第３のデマルチプレクス制御信号及びシフトクロックの入力端子を減らすことができる。
【０１２２】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１２３】
また、上述した実施形態では、Ｒ、Ｇ、Ｂの各色成分に対応する３画素単位で選択されるものとして説明したが、これに限定されるものではない。例えば１、２又は４以上の画素数単位で選択される場合についても同様に適用することが可能である。
【０１２４】
また、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が周期的にアクティブとなる順序は、上述の実施形態に限定されるものではない。
【０１２５】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】  第１の実施形態における表示パネルの構成の概要を示す構成図。
【図２】  図２（Ａ）、（Ｂ）は、色成分用画素の構成例を示す構成図。
【図３】  信号線に出力されるデータ信号とデマルチプレクス制御信号との関係を示す模式図。
【図４】  ゲート信号生成回路の構成例を示す回路構成図。
【図５】  シフトクロック生成回路の構成例を示す回路図。
【図６】  シフトクロック生成回路の動作例のタイミングチャート。
【図７】  表示パネルの動作タイミング例のタイミングチャート。
【図８】  比較例における表示パネルの構成の概要を示す構成図。
【図９】  第１の変形例におけるシフトクロック生成回路の構成例を示す回路図。
【図１０】  第１の変形例におけるシフトクロック生成回路の動作例のタイミングチャート。
【図１１】  第２の変形例におけるシフトクロック生成回路の構成例を示す回路図。
【図１２】  第２の変形例におけるシフトクロック生成回路の動作例のタイミングチャート。
【図１３】  第２の実施形態における表示パネルの構成の概要を示す構成図。
【図１４】  第２の実施形態におけるゲート信号生成回路の構成例を示す回路構成図。
【図１５】  第２の実施形態における動作説明図。
【図１６】  第２の実施形態におけるシフトクロック生成回路及びデマルチプレクス制御信号生成回路の構成例を示す回路構成図。
【図１７】  第２の実施形態におけるシフトクロック生成回路及びデマルチプレクス制御信号生成回路の動作例のタイミングチャート。
【符号の説明】
１０、１００、２００  表示パネル、２０、２１０  ゲート信号生成回路、３０シフトレジスタ、４０、１２０、１４０、２２０  シフトクロック生成回路、４２  ＴＦＦ（Ｔフリップフロップ）、４４  立ち下がりエッジ検出回路、４６遅延素子、１４２、２６０、２６２、２６４、２６６  ＲＳＦＦ（ＲＳフリップフロップ）、２３０  デマルチプレクス制御信号生成回路、２４０  エッジ検出回路、２４２  カウンタ、２４４、２４６、２４８、２５０、２５２  比較回路、２４５  ＣＰＶセット設定レジスタ、２４７  ＣＰＶリセット設定レジスタ、２４９  Ｒｓｅｌリセット設定レジスタ、２５１  Ｇｓｅｌリセット設定レジスタ、２５３  Ｂｓｅｌリセット設定レジスタ、Ｂ１〜ＢＮ  第３の色成分用信号線、Ｂｓｅｌ  第３のデマルチプレクス制御信号、ＣＰＶ  シフトクロック、ＣＰＶ３  シフトクロック源信号、ＤＭＵＸ１〜ＤＭＵＸＮ、ＤＭＵＸｎ  デマルチプレクサ、ＤＳＷ１〜ＤＳＷ３  第１〜第３のデマルチプレクス用スイッチ素子、ＥＤ１〜ＥＤ５  エッジ、Ｇ１〜ＧＮ  第２の色成分用信号線、ＧＡＴＥ１〜ＧＡＴＥＭ、ＧＡＴＥｍ  ゲート信号、ＧＬ１〜ＧＬＭ、ＧＬｍ  走査線、Ｇｓｅｌ  第２のデマルチプレクス制御信号、ＩＣＰＶ  シフトクロック、Ｒ１〜ＲＮ  第１の色成分用信号線、Ｒｓｅｌ  第１のデマルチプレクス制御信号、ＳＬ１〜ＳＬＮ  信号線、ＳＴＶ  スタートパルス信号、ＳＷ１〜ＳＷ３  第１〜第３のスイッチ素子、ＷＤ１〜ＷＤ４  パルス幅
【図１】
0003685176.tif 000002
【図２】
0003685176.tif 000003
【図３】
0003685176.tif 000004
【図４】
0003685176.tif 000005
【図５】
0003685176.tif 000006
【図６】
0003685176.tif 000007
【図７】
0003685176.tif 000008
【図８】
0003685176.tif 000009
【図９】
0003685176.tif 000010
【図１０】
0003685176.tif 000011
【図１１】
0003685176.tif 000012
【図１２】
0003685176.tif 000013
【図１３】
0003685176.tif 000014
【図１４】
0003685176.tif 000015
【図１５】
0003685176.tif 000016
【図１６】
0003685176.tif 000017
【図１７】
0003685176.tif 000018