(57)【特許請求の範囲】
【請求項１】
下地基板上に形成された絶縁膜と、
前記絶縁膜に形成されたホールに埋め込まれたプラグと、
前記プラグ上方に形成されたヒューズとを有し、
前記ヒューズに設けられた前記ヒューズを切断するためのレーザ光の照射領域が、前記プラグ上に位置している
ことを特徴とする半導体装置。
【請求項２】
下地基板上に形成されたブロック層と、前記ブロック層上に絶縁膜を介して形成された複数のヒューズとを有する半導体装置であって、前記ヒューズを切断するためのレーザ光の照射領域が重なる領域における前記ブロック層の厚さが、他の領域の前記ブロック層の厚さよりも厚いことを特徴とする半導体装置。
【請求項３】
下地基板上に形成され、前記下地基板に達するコンタクトホールが形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記コンタクトホールを介して前記下地基板に接続された配線層と、
前記第１の絶縁膜上に形成され、前記配線層と同一導電層よりなるブロック層と、
前記ブロック層及び前記配線層が形成された前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記ブロック層が形成された領域の前記第２の絶縁膜上に形成されたヒューズと
を有することを特徴とする半導体装置。
【請求項４】
下地基板上に形成され、前記下地基板に達するコンタクトホールが形成された第１の絶縁膜と、
前記コンタクトホール内に埋め込まれ、前記下地基板に接続されたプラグと、
前記第１の絶縁膜上に形成され、前記プラグと同一導電層よりなるブロック層と、
前記ブロック層及び前記配線層が形成された前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記ブロック層が形成された領域の前記第２の絶縁膜上に形成されたヒューズと
を有することを特徴とする半導体装置。
【請求項５】
請求項３又は４記載の半導体装置において、
前記第１の絶縁膜は、少なくとも前記ヒューズを切断するためのレーザ光の照射領域が重なる領域に形成された開口部を更に有し、
前記ブロック層は、前記開口部内に埋め込まれている
ことを特徴とする半導体装置。
【請求項６】
下地基板上に形成され、第１の領域に形成された第１のコンタクトホールと第２の領域に形成された第１の開口部とを有する第１の絶縁膜と、
前記第１のコンタクトホール内に埋め込まれた第１のプラグと、
前記第１の開口部内に埋め込まれ、前記第１のプラグと同一導電層よりなる第１のブロック層と、
前記第１の絶縁膜上に形成され、第３の領域に形成された第２のコンタクトホールと前記第２の領域に形成された第２の開口部とを有する第２の絶縁膜と、
前記第２のコンタクトホール内に埋め込まれた第２のプラグと、
前記第２の開口部内に埋め込まれ、前記第２のプラグと同一導電層よりなる第２のブロック層と、
前記第２の絶縁膜上に形成された第３の絶縁膜と、
前記第３の絶縁膜上の前記第２の領域に形成されたヒューズと
を有することを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記第２のブロック層は、少なくとも前記第１のブロック層が形成されていない領域に形成されており、前記第１のブロック層と前記第２のブロック層とにより、平面的に連続するブロック領域が構成されている
ことを特徴とする半導体装置。
【請求項８】
下地基板上に、前記下地基板に達するコンタクトホールが形成された第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に導電膜を堆積してパターニングし、前記コンタクトホールを介して前記下地基板に接続された第１の配線層と、前記第１の配線層と同一導電層よりなるブロック層とを形成する工程と、
前記第１の配線層及び前記ブロック層が形成された第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に導電膜を堆積してパターニングし、第２の配線層と、前記ブロック層上に形成され、前記第２の配線層と同一導電層よりなるヒューズとを形成する工程とを有し、
前記第１の絶縁膜を形成する工程では、前記ヒューズを切断するためのレーザ光の照射領域が重なる領域の前記第１の絶縁膜に、前記下地基板に達する開口部を更に形成し、
前記第１の配線層を形成する工程では、前記開口部内に埋め込まれ前記第１の絶縁膜上に延在する前記ブロック層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項９】
下地基板上に、前記下地基板に達するコンタクトホールが形成された第１の絶縁膜を形成する工程と、
前記コンタクトホール内に埋め込まれたプラグと、前記プラグと同一導電層よりなるブロック層とを形成する工程と、
前記プラグ及び前記ブロック層が形成された前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に導電膜を堆積してパターニングし、配線層と、前記ブロック層上に形成され、前記配線層と同一導電層よりなるヒューズとを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記プラグを形成する工程では、前記第１の絶縁膜上に導電膜を形成し、前記ブロック層の形成予定領域にフォトレジストを形成し、前記フォトレジストをマスクとして前記導電膜をエッチバックすることにより、前記コンタクトホール内に埋め込まれた前記プラグと前記ブロック層とを形成する
ことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９記載の半導体装置の製造方法において、
前記第１の絶縁膜を形成する工程では、前記ブロック層の形成予定領域の前記第１の絶縁膜に前記下地基板に達する開口部を更に形成し、
前記プラグを形成する工程では、前記第１の絶縁膜上に導電膜を形成し、前記導電膜をエッチバックすることにより、前記コンタクトホール内に埋め込まれた前記プラグと、前記開口部内に埋め込まれた前記ブロック層とを形成する
ことを特徴とする半導体装置の製造方法。
【請求項１２】
下地基板上に、第１の領域に形成された第１のコンタクトホールと、第２の領域に形成された第１の開口部とが形成された第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に導電膜を堆積してエッチバックし、前記第１のコンタクトホール内に埋め込まれた第１のプラグと、前記第１の開口部内に埋め込まれ、前記第１のプラグと同一導電層よりなりる第１のブロック層とを形成する工程と、
前記第１のプラグ及び前記第１のブロック層が形成された前記第１の絶縁膜上に、第３の領域に形成された第２のコンタクトホールと、前記第２の領域に形成された第２の開口部とが形成された第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に導電膜を堆積してエッチバックし、前記第２のコンタクトホール内に埋め込まれた第２のプラグと、前記第２の開口部内に埋め込まれ、前記第２のプラグと同一導電層よりなりる第２のブロック層とを形成する工程と、
前記第２のプラグ及び前記第２のブロック層が形成された前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上の前記第２の領域にヒューズを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
少なくとも前記第１のブロック層が形成されていない領域上に前記第２のブロック層を形成し、前記第１のブロック層と前記第２のブロック層とにより、平面的に連続するブロック領域を構成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レーザアブレーションにより切断しうるヒューズ回路を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭやＳＲＡＭなどのメモリデバイスやロジックデバイスなどの半導体装置は極めて多数の素子によって構成されているが、製造工程上の様々な要因によって一部の回路やメモリセルが正常動作しなくなることがある。この場合、一部の回路やメモリセルの不良により装置全体を不良として扱うとすれば製造歩留りを低下させ、ひいては製造コストの増加にも繋がることとなる。このため、近年の半導体装置においては、不良回路や不良メモリセルを、予め準備しておいた冗長回路や冗長メモリセルに切り換えて良品とすることにより不良品を救済することが行われている。また、異なる機能を有する複数の回路を一体として構成した後に装置機能の切り換えを行う半導体装置や、所定の回路を構成した後に装置特性の調整を行うようにしている半導体装置も存在する。このような装置の再構築は、通常、半導体装置上に予め複数のヒューズを備えたヒューズ回路を実装しておき、動作試験等の後、当該ヒューズをレーザ照射によって切断することにより行われている。
【０００３】
ヒューズ回路を有する従来の半導体装置及びその製造方法について、図２５を用いて説明する。図２５（ａ）は従来の半導体装置の構造を示す概略断面図、図２５（ｂ）は従来の半導体装置の構造を示す平面図、図２５（ｃ）はヒューズ切断後の従来の半導体装置の構造を示す概略断面図である。
下地基板上２００には、所定の回路に接続され、回路の切り換えを行うためのヒューズ２０２が形成されている。ヒューズ２０２上には、ヒューズ２０２を覆う層間絶縁膜２０４が形成されている。層間絶縁膜２０４上には、層間絶縁膜２０４を介してヒューズ２０２に接続された配線層２０６が形成されている。ヒューズ２０２は、下地基板２００上に所定のピッチＰをもって複数形成される（図２５（ａ）、（ｂ））。さらに、配線層２０６を覆い、ヒューズ２０２上において一部が薄く形成されたパッシベーション膜２１１が形成されている。
【０００４】
このようなヒューズ回路において、ヒューズ２０２の切断は、ヒューズが形成された領域にレーザ光２０８を照射し、その吸収エネルギーによってヒューズ２０２を急激に高温に加熱して溶融爆発（Ｌａｓｅｒ  Ｅｘｐｌｏｓｉｏｎ）することにより行われていた（図２５（ｃ））。
ここで、半導体装置を微細化するためにはヒューズ２０２のピッチＰをより狭くすることが必要であるが、ヒューズ２０２のピッチＰは、レーザ光２０８のスポットサイズ２１０と、レーザ光２０８のアライメント精度とによって律則されることとなる。
【０００５】
レーザ光２０８のスポットサイズ２１０は、照射するレーザ光の波長によってその下限が決定されるため、レーザ光の波長を短くすればするほどにスポットサイズ２０８を小さくすることができる。しかしながら、レーザ光の波長が短すぎるとヒューズ２０２の形成されていない領域を透過したレーザ光が下地の半導体基板に達して吸収され、そこで加熱溶融爆発してしまう不都合がある。このため、半導体基板がシリコンの場合には、レーザ光の波長は、シリコン基板による吸収が少ない１μｍ程度、すなわち、スポットサイズにして約１．５〜２．０μｍが下限であった。
【０００６】
一方、アライメント精度は、隣接するヒューズ２０２の両方を切断する場合に、爆発領域が重なってしまうと下地の半導体基板に損傷が入る不都合を防止するために必要であり、通常、約０．５μｍがその下限となっている。
したがって、上記従来のヒューズ切断方法では、ヒューズピッチの下限は２．０〜２．５μｍであった。
【０００７】
ヒューズのピッチＰを狭める方法としては、フォトレジストを用いる方法が知られている。
フォトレジストを用いる方法では、図２５（ａ）に示す半導体装置のパッシベーション膜２１１を形成する前段階においてフォトレジスト２１２を形成し（図２６（ａ））、溶融爆発の生じない十分に低いパワーでレーザ光２０８を照射してフォトレジスト２１２を露光し（図２６（ｂ））、露光したフォトレジスト２１２を現像して露光された領域２１４のフォトレジスト２１２を除去し（図２６（ｃ））、このフォトレジスト２１２をマスクとしてヒューズ２０２を切断する（図２６（ｄ））ことが行われていた。
【０００８】
この方法によれば、レーザ光２０８のパワーはフォトレジスト２１２を感光させるに十分であれば足りるので、ヒューズ２０２や半導体基板を溶融爆発するほどに高く設定する必要はない。したがって、レーザ光２０８の波長は容易に短波長化することができるので、レーザ光２０８のスポットサイズ２１０もレーザ光の波長に応じていくらでも小さくすることができる。したがって、レーザ光のスポットサイズ２１０に律則されるヒューズピッチＰをも狭めることができる。
【０００９】
しかしながら、フォトレジストを用いる方法では、フォトレジストの塗布工程及び現像工程、ヒューズのエッチング工程、フォトレジストの剥離工程を更に設けなければならない。従来、ウェーハプロセス完了後に行う試験工程はウェーハプロセスクリーンルームに比べて清浄度が劣っていても支障がなかったが、エッチング及びパッシベーション膜の形成等のプロセスを試験後に行う場合には、試験工程を清浄度の高いクリーンルーム内で行いウェーハに付着したゴミがエッチング装置を汚さないようにするか、ヒューズ切断専用のエッチング装置を配備する必要が生じるため、単なる工程増加以上に製造コストが増加することとなる。
【００１０】
【発明が解決しようとする課題】
このように、従来のヒューズ切断方法では、半導体装置の高集積化に応じてヒューズピッチを狭め、且つ、製造工程や製造コストの増加を抑えることは困難であった。
本発明の目的は、高集積化が容易で製造コストが増加しないヒューズ回路を有する半導体装置の構造及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、レーザアブレーション（Ｌａｓｅｒ  Ａｂｌａｔｉｏｎ）を用いてヒューズを切断するに好適な半導体装置の構造及びその製造方法を提供するのもである。レーザアブレーションとは、高強度のレーザ光を照射し、照射したレーザ光のエネルギーによって物質の結合を解き、被照射物を瞬時に昇華する現象をいうものである。
【００１２】
レーザ光の吸収による溶融爆発を用いる従来のヒューズ切断方法が、光エネルギーを一旦物質の結合の伸縮等の振動、すなわち、熱エネルギーに変換し、この後に溶融爆発するものであるのに対し、レーザアブレーションは、光エネルギーによって直接物質の結合を解離するものであり、溶融爆発とレーザアブレーションとは全く異なる現象に基づくものである。
【００１３】
かかるメカニズムの違いから、レーザアブレーションの場合にはレーザ光を照射した部分のみが消失し、未照射部との境界は極めて奇麗な切断面として残る。一方、従来の溶融爆発では、レーザ照射部近傍まで溶融爆発し、多数の飛散物が生じるとともに、レーザ照射部と未照射部との境界は極めて不鮮明となる。
このように、レーザアブレーションではレーザ照射部を奇麗に除去することができるが、ほとんど全ての物質を瞬時にして除去してしまうため制御性に欠け、ヒューズのみならず、その下層の半導体基板の一部までもが除去されてしまうという欠点がある。
【００１４】
上記欠点に鑑み本願発明者等が鋭意検討を行った結果、本願発明者等は、レーザアブレーションにより昇華されにくい材料を見出した。そして、レーザアブレーションにより昇華されにくい所定の材料からなるブロック層をヒューズの下層部に設けておくことにより、このブロック層上でレーザアブレーションを制御性よく停止することができることが初めて明らかとなった。すなわち、ブロック層として、例えばＷ（タングステン）膜を用いることにより、レーザアブレーションを制御性よく停止することができる。
【００１５】
レーザアブレーションによりヒューズを切断する場合であっても、ブロック層によりレーザアブレーションを抑制することができればレーザ光の波長を短くしても従来の溶融爆発のように半導体基板に損傷を与える虞もない。したがって、レーザ光のスポットサイズは、レーザ光の波長に応じていくらでも小さくすることができる。
【００１６】
また、互いに隣接する２本のヒューズの両方を切断した場合でも、ブロック層が十分に厚ければ両方のレーザスポットが重なり合っても半導体基板に損傷を与える虞がない。すなわち、ヒューズピッチは、レーザ光の波長を短くすることによっていくらでも縮小することができる。
また、レーザアブレーションでは、ヒューズを切断するために必要とされる装置はレーザ装置のみであり、エッチング装置等を付加する必要はなく、また、製造工程数や製造コストが増加することもない。
【００１７】
なお、レーザアブレーションによりヒューズを切断する方法は、本願発明者が共同発明者として加わっている特願平１０−１５１３０９号明細書に詳述されている。
すなわち、上記目的は、下地基板上に形成された絶縁膜と、前記絶縁膜に形成されたホールに埋め込まれたプラグと、前記プラグ上方に形成されたヒューズとを有し、前記ヒューズに設けられた前記ヒューズを切断するためのレーザ光の照射領域が、前記プラグ上に位置していることを特徴とする半導体装置によって達成される。
【００１９】
また、上記目的は、下地基板上に形成されたブロック層と、前記ブロック層上に絶縁膜を介して形成された複数のヒューズとを有する半導体装置であって、前記ヒューズを切断するためのレーザ光の照射領域が重なる領域における前記ブロック層の厚さが、他の領域の前記ブロック層の厚さよりも厚いことを特徴とする半導体装置によっても達成される。このようにして半導体装置を構成することにより、ヒューズを２回以上のレーザアブレーションに曝しても下地に達することはないので、レーザスポットのオーバーラップを考慮せずにヒューズピッチを狭めることができる。また、ヒューズの延在する方向のサイズをも小さくすることができる。これにより、半導体装置の微細化を図ることができる。
【００２０】
また、上記目的は、下地基板上に形成され、前記下地基板に達するコンタクトホールが形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記コンタクトホールを介して前記下地基板に接続された配線層と、前記第１の絶縁膜上に形成され、前記配線層と同一導電層よりなるブロック層と、前記ブロック層及び前記配線層が形成された前記第１の絶縁膜上に形成された第２の絶縁膜と、前記ブロック層が形成された領域の前記第２の絶縁膜上に形成されたヒューズとを有することを特徴とする半導体装置によっても達成される。このようにして半導体装置を構成することにより、従来の半導体装置の製造工程を複雑にすることなくレーザアブレーションを抑制するためのブロック層を形成することができる。
【００２１】
また、上記目的は、下地基板上に形成され、前記下地基板に達するコンタクトホールが形成された第１の絶縁膜と、前記コンタクトホール内に埋め込まれ、前記下地基板に接続されたプラグと、前記第１の絶縁膜上に形成され、前記プラグと同一導電層よりなるブロック層と、前記ブロック層及び前記配線層が形成された前記第１の絶縁膜上に形成された第２の絶縁膜と、前記ブロック層が形成された領域の前記第２の絶縁膜上に形成されたヒューズとを有することを特徴とする半導体装置によっても達成される。このようにして半導体装置を構成することにより、従来の半導体装置の製造工程を複雑にすることなくレーザアブレーションを抑制するためのブロック層を形成することができる。
【００２２】
また、上記の半導体装置において、前記第１の絶縁膜は、少なくとも前記ヒューズを切断するためのレーザ光の照射領域が重なる領域に形成された開口部を更に有し、前記ブロック層は、前記開口部内に埋め込まれていることが望ましい。このようにして半導体装置を構成すれば、半導体装置の製造工程を複雑にすることなく、且つ、レーザスポットのオーバーラップを考慮せずにヒューズピッチを狭めることができる。
【００２３】
また、上記目的は、下地基板上に形成され、第１の領域に形成された第１のコンタクトホールと第２の領域に形成された第１の開口部とを有する第１の絶縁膜と、前記第１のコンタクトホール内に埋め込まれた第１のプラグと、前記第１の開口部内に埋め込まれ、前記第１のプラグと同一導電層よりなる第１のブロック層と、前記第１の絶縁膜上に形成され、第３の領域に形成された第２のコンタクトホールと前記第２の領域に形成された第２の開口部とを有する第２の絶縁膜と、前記第２のコンタクトホール内に埋め込まれた第２のプラグと、前記第２の開口部内に埋め込まれ、前記第２のプラグと同一導電層よりなる第２のブロック層と、前記第２の絶縁膜上に形成された第３の絶縁膜と、前記第３の絶縁膜上の前記第２の領域に形成されたヒューズとを有することを特徴とする半導体装置によっても達成される。このようにして半導体装置を構成することにより、従来の半導体装置の製造工程を複雑にすることなくレーザアブレーションを抑制するためのブロック層を形成することができる。
【００２４】
また、上記の半導体装置において、前記第２のブロック層は、少なくとも前記第１のブロック層が形成されていない領域に形成されており、前記第１のブロック層と前記第２のブロック層とにより、平面的に連続するブロック領域が構成されていることが望ましい。このようにして半導体装置を構成することにより、絶縁膜の厚さに相当する厚いブロック層を、半導体装置の製造工程を複雑にすることなく形成することができる。
【００２７】
また、上記目的は、下地基板上に、前記下地基板に達するコンタクトホールが形成された第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に導電膜を堆積してパターニングし、前記コンタクトホールを介して前記下地基板に接続された第１の配線層と、前記第１の配線層と同一導電層よりなるブロック層とを形成する工程と、前記第１の配線層及び前記ブロック層が形成された第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に導電膜を堆積してパターニングし、第２の配線層と、前記ブロック層上に形成され、前記第２の配線層と同一導電層よりなるヒューズとを形成する工程とを有し、前記第１の絶縁膜を形成する工程では、前記ヒューズを切断するためのレーザ光の照射領域が重なる領域の前記第１の絶縁膜に、前記下地基板に達する開口部を更に形成し、前記第１の配線層を形成する工程では、前記開口部内に埋め込まれ前記第１の絶縁膜上に延在する前記ブロック層を形成することを特徴とする半導体装置の製造方法によっても達成される。このようにして半導体装置を製造することにより、第１の配線層とブロック層とを同一導電層により構成することができるので、従来の半導体装置の製造方法を複雑にすることなくレーザアブレーションにより切断しうるヒューズ回路を形成することができる。また、コンタクトホールを形成する際に、ヒューズを切断するためのレーザ光の照射領域が重なる領域に開口部を予め形成しておけば、レーザ光の照射領域が重なる領域のブロック層を厚くすることができるので、レーザスポットのオーバーラップを考慮することなくヒューズを配置することができる。
【００２９】
また、上記目的は、下地基板上に、前記下地基板に達するコンタクトホールが形成された第１の絶縁膜を形成する工程と、前記コンタクトホール内に埋め込まれたプラグと、前記プラグと同一導電層よりなるブロック層とを形成する工程と、前記プラグ及び前記ブロック層が形成された前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に導電膜を堆積してパターニングし、配線層と、前記ブロック層上に形成され、前記配線層と同一導電層よりなるヒューズとを形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。このようにして半導体装置を製造することにより、プラグとブロック層とを同一導電層により構成することができるので、従来の半導体装置の製造方法を複雑にすることなくレーザアブレーションにより切断しうるヒューズ回路を形成することができる。
【００３０】
また、上記の半導体装置の製造方法において、前記プラグを形成する工程では、前記第１の絶縁膜上に導電膜を形成し、前記ブロック層の形成予定領域にフォトレジストを形成し、前記フォトレジストをマスクとして前記導電膜をエッチバックすることにより、前記コンタクトホール内に埋め込まれた前記プラグと前記ブロック層とを形成することが望ましい。このようにして半導体装置を構成することにより、従来の半導体装置の製造工程に１回のリソグラフィー工程を追加するだけでブロック層を形成することができる。
【００３１】
また、上記の半導体装置の製造方法において、前記第１の絶縁膜を形成する工程では、前記ブロック層の形成予定領域の前記第１の絶縁膜に前記下地基板に達する開口部を更に形成し、前記プラグを形成する工程では、前記第１の絶縁膜上に導電膜を形成し、前記導電膜をエッチバックすることにより、前記コンタクトホール内に埋め込まれた前記プラグと、前記開口部内に埋め込まれた前記ブロック層とを形成することが望ましい。このようにして半導体装置を製造することにより、第１の絶縁膜の厚さに相当する厚いブロック層を、従来の半導体装置の製造工程を複雑にすることなく形成することができる。
【００３２】
また、上記目的は、下地基板上に、第１の領域に形成された第１のコンタクトホールと、第２の領域に形成された第１の開口部とが形成された第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に導電膜を堆積してエッチバックし、前記第１のコンタクトホール内に埋め込まれた第１のプラグと、前記第１の開口部内に埋め込まれ、前記第１のプラグと同一導電層よりなりる第１のブロック層とを形成する工程と、前記第１のプラグ及び前記第１のブロック層が形成された前記第１の絶縁膜上に、第３の領域に形成された第２のコンタクトホールと、前記第２の領域に形成された第２の開口部とが形成された第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に導電膜を堆積してエッチバックし、前記第２のコンタクトホール内に埋め込まれた第２のプラグと、前記第２の開口部内に埋め込まれ、前記第２のプラグと同一導電層よりなりる第２のブロック層とを形成する工程と、前記第２のプラグ及び前記第２のブロック層が形成された前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜上の前記第２の領域にヒューズを形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。このようにして半導体装置を製造することにより、第１のブロック層と第２のブロック層よりなる厚いブロック層を、従来の半導体装置の製造工程を複雑にすることなく形成することができる。
【００３３】
また、上記の半導体装置の製造方法において、少なくとも前記第１のブロック層が形成されていない領域上に前記第２のブロック層を形成し、前記第１のブロック層と前記第２のブロック層とにより、平面的に連続するブロック領域を構成することが望ましい。
【００３４】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置について図１を用いて説明する。
図１は本実施形態による半導体装置の構造を示す概略断面図である。
本実施形態では、レーザアブレーションにより切断しうるヒューズ回路を有するＤＲＡＭを、従来のＤＲＡＭの製造工程を複雑にすることなく実現する一例について説明する。なお、ＤＲＡＭでは、メモリセルを指定するアドレス回路の切り換えにヒューズ回路を使用し、ヒューズ回路の所定のヒューズを切断することにより不良メモリセルのアドレスを冗長メモリセルに切り換えることが行われている。このようにＤＲＡＭを構成することにより、一部のメモリセルが不良である場合にも、このメモリセルを冗長メモリセルに切り換えることで装置全体が不良となることから救済することができる。
【００３５】
シリコン基板１０上には、複数のメモリセルが形成されたメモリセル領域１２と、メモリセルを駆動するための周辺回路が形成された周辺回路領域１４と、不良メモリセルを冗長メモリセルに切り換えるためのヒューズ回路が形成されたヒューズ回路領域１６とが設けられている。
シリコン基板１０には、素子領域を画定するための素子分離膜１８が形成されている。メモリセル領域１２のシリコン基板１０には、ゲート電極２０とソース／ドレイン拡散層２２、２４とからなる転送トランジスタが形成されている。ソース／ドレイン拡散層２２には、ビット線２６が接続されている。ソース／ドレイン拡散層２４には、フィン型の蓄積電極２８が接続されている。蓄積電極２８は、誘電体膜を介して対向電極３０により覆われており、蓄積電極２８、誘電体膜、対向電極３０とからなるキャパシタが形成されている。こうして、メモリセル領域１２には、転送トランジスタ及びキャパシタとからなるメモリセルが複数形成されている。なお、図１に示すメモリセルの構造については、例えば同一出願人による特公平８−２８４７６号公報に詳述されている。周辺回路領域１４には、周辺回路を構成する複数の周辺トランジスタ（図示せず）が形成されている。メモリセル及び周辺トランジスタが形成されたシリコン基板１０上には、層間絶縁膜３２が形成されている。層間絶縁膜３２上には、Ｗ膜を含む同一の導電層により形成された、裏打ちワード線３４と、周辺トランジスタを相互接続して周辺回路を構成するための配線層３６と、レーザアブレーションを抑制するためのブロック層３８とが形成されている。裏打ちワード線３４、配線層３６、ブロック層３８が形成された層間絶縁膜３２上には、層間絶縁膜４０が形成されている。層間絶縁膜４０上には、同一のＡｌ合金層により形成された配線層４２とヒューズ４４とが形成されている。配線層４２及びヒューズ４４が形成された層間絶縁膜４０上には、カバー膜４６が形成されている。
【００３６】
このように、本実施形態による半導体装置は、ヒューズ回路を構成するブロック層３８及びヒューズ４４を、他の配線層と同一の導電層により構成することに特徴がある。すなわち、ヒューズ回路のヒューズ４４をＤＲＡＭを構成するための第２金属配線層（配線層４２）と同一の導電層により構成し、ブロック層３８をＤＲＡＭを構成するＷ膜を含む第１金属配線層（裏打ちワード線３４、配線層３６）と同一の導電層により構成している。このようにして半導体装置を構成することにより、ブロック層３８及びヒューズ４４を他の配線層と同時に形成することができるので、製造工程を複雑にすることなくレーザアブレーションにより制御性よく切断しうるヒューズ回路を構成することができる。
【００３７】
なお、上記実施形態では、ヒューズ４４を構成する配線層として第２金属配線層を用いているが、必ずしも第２金属配線層である必要はない。すなわち、レーザアブレーションでは被対象物の上層部から順次昇華していくので、ヒューズ４４を覆う上層の膜厚には影響されない。したがって、ヒューズ４４を構成する配線層を必ずしも最上層の配線層とする必要はない。ヒューズ４４の下層に位置する何れかの配線層によりブロック層３８を形成すれば、３層以上の金属配線層を有する場合であっても適用することができる。
【００３８】
また、レーザアブレーションにより昇華されにくい材料よりなるブロック層３８をヒューズ４４の下層側に配置すれば、金属配線層のみならず、その他の導電層によりヒューズ４４を構成してもよい。
近年、ゲート配線の低抵抗化の要請から、Ｗなどの高融点金属をゲート電極２０として用いるメタルゲート構造や、ポリシリコン膜と高融点金属膜との積層膜よりなるポリメタルゲート構造などの検討も行われている。このようなゲート構造を採用する場合にはゲート電極２０の材料としてＷ膜を用いることもあり、例えば図２に示すように、ゲート電極２０と同一の導電層によってブロック層３８を構成することもできる。
【００３９】
また、例えば図３に示すように、対向電極３０と同一導電層によりヒューズ４４を構成し、その下層にブロック層３８を形成してもよい。ブロック層３８としては、新たに挿入した膜を適用してもよいし、ヒューズ４４の下層側に位置する導電層、例えば、蓄積電極２８、ビット線２６、ワード線２０と同一導電層により構成することができる。
【００４０】
同様に、蓄積電極２８、或いは、ビット線２６と同一導電層によりヒューズ４４を構成することもできる。
また、上記実施形態では、フィン型のキャパシタを有するＤＲＡＭのヒューズ回路を適用した場合について説明したが、フィン型のキャパシタを有するＤＲＡＭに限らず、種々の構造のＤＲＡＭに適用することができる。また、ＤＲＡＭのみならず、ＳＲＡＭその他のメモリ素子にも適用することができる。
【００４１】
［第２実施形態］
本発明の第２実施形態による半導体装置について図４を用いて説明する。
図４は本実施形態による半導体装置の構造を示す平面図及び断面図である。
上述したように、レーザアブレーションを用いるヒューズの切断方法では、互いに隣接する２本のヒューズの両方を切断する場合でも、ブロック層の膜厚が十分に厚ければ、レーザ光のスポットが重なり合っても半導体基板に損傷を与える虞がない。しかしながら、例えば第１実施形態による半導体装置のようにデバイス構造との整合性を考慮した場合、ブロック層の膜厚を厚くすることが困難な場合も想定される。このような場合に、レーザ光のスポットを重ねて隣接するヒューズを切断すると、レーザアブレーションがブロック層を突き抜けて下地の絶縁膜にまで達し、最悪の場合には半導体基板にまでダメージを与える虞がある。
【００４２】
本実施形態では、ブロック層の膜厚を厚くすることなくレーザアブレーションを停止しうる半導体装置の構造を提供する。
本実施形態による半導体装置の構造を図４を用いて説明する。図４（ａ）は本実施形態による半導体装置の構造を示す概略断面図、図４（ｂ）は本実施形態による半導体装置の構造を示す平面図である。
【００４３】
下地基板５０上には、レーザアブレーションを抑制するためのブロック層５２が形成されている。ここで、ブロック層５２は、少なくとも１回のレーザアブレーションに耐えうる膜厚であれば十分である。ブロック層５２が形成された下地基板５０上には、層間絶縁膜５４を介して複数のヒューズ５６が形成されている。ヒューズ５６のピッチは、一のヒューズ５６を切断する際に、レーザ光のスポット領域５８が他のヒューズ５６に重ならないピッチとすればよい。
このような半導体装置において、本実施形態では、レーザ光を照射するスポット領域５８を、隣接するヒューズ５６間で互い違いに配置することに特徴がある。このように、いわゆる千鳥状にレーザ光のスポット領域５８を配置することにより、隣接するヒューズ５６を切断するためのスポット領域５８は互いに重なることはなく、ブロック層５２が２度のレーザアブレーションに曝されることはない。
【００４４】
したがって、ブロック層５２は、１回のレーザアブレーションに耐えるに十分な膜厚とすればよいので、不必要にブロック層５２を厚くすることはない。また、ヒューズピッチは、一のヒューズ５６を切断するためのレーザスポットのみを考慮すればよいので、ブロック層５２が薄い場合であってもヒューズピッチを広げる必要はない。
【００４５】
このように、本実施形態によれば、ヒューズ５６を切断するためのレーザ光のスポット照射領域５８を、隣接するヒューズ５６間で互い違いに配置するので、ブロック層５２が薄い場合であってもヒューズピッチを広げることなくヒューズ５６を配置することができる。
なお、図４に示す半導体装置では、ヒューズ切断領域をヒューズの延在する方向に２列設けて千鳥状にしているが、３列以上設けて千鳥状に配置してもよい。
【００４６】
［第３実施形態］
本発明の第３実施形態による半導体装置について図５及び図６を用いて説明する。なお、図４に示す第２実施形態による半導体装置と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
図５はカバー膜を形成した後にヒューズを切断する場合の課題を説明する図、図６は本実施形態による半導体装置の構造を示す平面図及び断面図である。
【００４７】
レーザアブレーションを用いたヒューズ切断方法では、ヒューズの上層に形成された膜に影響されずにヒューズを切断できるので、ヒューズ上に厚いカバー膜やポリイミド膜などが形成されている状態においてもヒューズを切断することができる。これにより、半導体装置の製造プロセスを大幅に簡略にできる。
しかしながら、例えば図５に示すように、下地基板５０上に、ブロック層５２と、層間絶縁膜５４と、ヒューズ５６と、カバー膜５７とが形成された半導体装置において、カバー膜５７上からヒューズ５６を切断すると、ヒューズ５６を切断するために形成された切断孔５９内にはヒューズ５６及びブロック層５２が露出することとなるが、この後にヒューズ５６の断面を覆うパッシベーション膜（図示せず）を形成しないと、切断孔５９の内壁面に水分が付着してしまい、内壁表面を通してヒューズ５６とブロック層５２との間にリーク電流が流れる虞がある（図５参照）。また、最悪の場合には、切断した全てのヒューズ５６とブロック層５２との間にリーク電流が流れることとなり、多数のヒューズから特定のヒューズに電流が流れ込むことも想定される。また、このように流れるリーク電流のそれぞれは極微量なものであるが、多数のヒューズにおいてリーク電流が流れると、これらリーク電流がスタンバイ電流に大きく影響し、ひいてはデバイスの消費電力の増加をももたらすこととなる。
【００４８】
本実施形態では、ブロック層を介したヒューズからのリーク電流を防止しうる半導体装置の構造を提供する。
本実施形態による半導体装置は、ブロック層５２がヒューズ切断領域毎に独立に設けられていることに特徴がある。すなわち、図６に示すように、ブロック層５２は、千鳥状に設けられたスポット領域５８のそれぞれの下層部に、互いに絶縁されて設けられている。このようにブロック層５２を分割することにより、ヒューズ５６とブロック層５２との間に流れる電流が他のヒューズ５６に流れ込むことはないので、リーク電流を大幅に低減することができる。
【００４９】
このように、本実施形態によれば、ヒューズ切断領域毎にブロック層５２を設けるので、ブロック層５２を介してヒューズ５６間にリーク電流が流れるのを防止することができる。これにより、消費電力を低減することができる。
なお、上記実施形態では、最適な条件として各スポット領域５８に毎に独立のブロック層５２を設けているが、必ずしも各スポット領域５８に毎に独立のブロック層５２を設ける必要はない。すなわち、特定のヒューズに多量のリーク電流が集中することを防止するという意味においては、２つ、３つなど、リーク電流が多量とならない少ない数のスポット領域５８の単位毎にブロック層５２を設けることによっても効果を期待できる。一のブロック層５２に対応するスポット領域５８の数は、予想されるリーク電流等に応じて適宜選択することができる。
【００５０】
また、上記実施形態では、スポット領域５８を千鳥状に配置する第２実施形態による半導体装置に適用した例を示したが、スポット領域５８が如何なる配置であっても適用することができる。
なお、特願平１０−１５１３０９号明細書に記載されているようにカバー膜の形成前にヒューズを切断することによっても、ヒューズとブロック層との間のリーク電流を防止することができる。
【００５１】
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について図７乃至図１０を用いて説明する。
図７は本実施形態による半導体装置の構造を示す平面図、図８は本実施形態による半導体装置の構造を示す概略断面図、図９及び図１０は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００５２】
はじめに、本実施形態による半導体装置の構造について図７及び図８を用いて説明する。なお、図８は、図７のＸ−Ｘ′線断面図である。
シリコン基板６０上には、素子領域を画定するための素子分離膜６２が形成されている。素子分離膜６２により画定された素子領域には、シリコン基板６０上にゲート絶縁膜６６を介して形成されたゲート電極６８と、ゲート電極６８の両側に形成されたソース／ドレイン拡散層６４よりなるＭＯＳトランジスタが形成されている。ヒューズ形成領域の素子分離膜６２上には、エッチングストッパ膜として機能する導電層７０が形成されている。このようにＭＯＳトランジスタ等が形成されたシリコン基板６０上には、ＭＯＳトランジスタのソース／ドレイン拡散層６４に達するコンタクトホール７４と、ヒューズ形成領域の導電層７０に達する溝７６とが形成された層間絶縁膜７２が形成されている。溝７６及びコンタクトホール７４が形成された層間絶縁膜７２上には、コンタクトホール７４を介してソース／ドレイン拡散層６４に接続された配線層７８と、配線層７８と同一導電層よりなり溝７６内から層間絶縁膜７２上に延在するブロック層８０とが形成されている。配線層７８及びブロック層８０が形成された層間絶縁膜７２上には、配線層７８に達するコンタクトホール８４が形成された層間絶縁膜８２が形成されている。層間絶縁膜８２上には、コンタクトホール８４を介して配線層７８に接続された配線層８６と、配線層８６と同一導電層よりなりブロック層８０上に形成されたヒューズ８８とが形成されている。
【００５３】
ここで、本実施形態による半導体装置は、ヒューズ８８を切断するためのレーザ光のスポット領域９０が重なる領域の層間絶縁膜７２に溝７６が形成されており、その領域のブロック層８０が厚くなっていることに特徴がある。このように半導体装置を構成することにより、隣接するヒューズを切断した場合にもブロック層８０を突き抜けてレーザアブレーションが進行することはないので、第２実施形態のようにヒューズ切断領域を千鳥状に配置することなくヒューズピッチを狭めることができる。
【００５４】
以下、製造方法に沿って本実施形態による半導体装置及びその製造方法の特徴を詳述する。
まず、シリコン基板６０上に、例えば通常のＬＯＣＯＳ法により、素子分離膜６２を形成する。
次いで、素子分離膜６２により画定された素子領域に、通常のＭＯＳトランジスタの形成と同様にして、ソース／ドレイン拡散層６４と、ゲート電極６８とからなるＭＯＳトランジスタを形成する（図９（ａ））。この際、ゲート電極６８と同一層よりなる導電層７０を、ヒューズ形成領域に残存しておく。
【００５５】
導電層７０は、層間絶縁膜７２に溝７６を形成する際にエッチングストッパ膜として用いるものであり、下地に影響を与えずに溝７６を制御性よくエッチングできる場合には必ずしも形成する必要はない。また、導電層７０は、ゲート電極６８と同一の導電層に限られるものではなく、例えばＤＲＡＭの場合には、キャパシタ対向電極に用いられる多結晶シリコン膜等と同一の導電層を適用することもできる。層間絶縁膜７２に対してエッチングストッパとなりうる膜であれば、その他の膜であっても差し支えない。
【００５６】
続いて、全面に、例えばＣＶＤ法によりシリコン酸化膜よりなる層間絶縁膜７２を形成する。
この後、通常のリソグラフィー技術及びエッチング技術により、層間絶縁膜７２に、ソース／ドレイン拡散層６４に達するコンタクトホール７４と、導電層７０に達する溝７６を形成する（図９（ｂ））。
【００５７】
次いで、全面に、例えばＣＶＤ法によりＷ膜を堆積する。この際、Ｗ膜は、少なくとも一回のレーザアブレーションに耐えうる膜厚とし、また、溝７６及びコンタクトホール７４内を埋め込むに十分な膜厚とすることが望ましい。
なお、Ｗ膜とシリコン基板１０との密着性向上やコンタクト抵抗の低下のため、Ｗ膜の下地に例えばＴｉＮ膜／Ｔｉ膜よりなる密着層／コンタクト層を設けることが通常行われている。本実施形態による半導体装置の製造方法においても、同様の構造を適用することができる。また、Ｗ膜上に反射防止膜等の他の膜を形成してもよい。
【００５８】
続いて、このように形成したＷ膜をパターニングし、ソース／ドレイン拡散層６４に接続された配線層７８と、溝７６内に埋め込まれ層間絶縁膜７２上に延在するブロック層８０とを形成する（図９（ｃ））。
この後、配線層７８及びブロック層８０が形成された層間絶縁膜７２上に、例えばＣＶＤ法によりシリコン酸化膜よりなる層間絶縁膜８２を形成する。
【００５９】
次いで、通常のリソグラフィー技術及びエッチング技術により、層間絶縁膜８２に、配線層７８に達するコンタクトホール８４を形成する（図１０（ａ））。
続いて、全面に、例えばスパッタ法によりアルミ合金層を含む導電層を形成してパターニングし、コンタクトホール８４を介して配線層７８に接続された配線層８６と、ブロック層８０上に形成されたヒューズ８８とを形成する（図１０（ｂ））。
【００６０】
このようにして半導体装置を製造することにより、ヒューズ８８を切断するためのレーザ光のスポットが重なるスポット領域のブロック層８０の膜厚を厚くできるので、スポット領域の重なりを考慮せずにヒューズピッチを決定することができる。
このように、本実施形態によれば、ヒューズ８８を切断するためのレーザ光のスポット領域９０が重なる領域の層間絶縁膜７２に予め溝７６を形成しておき、溝７６を埋め込み層間絶縁膜７２上に延在するブロック層８０を形成するので、レーザ光のスポット領域９０が重なる領域のブロック層８０の膜厚を実質的に厚くすることができる。また、ブロック層８０を配線層７８と共用し、溝７６をコンタクトホール７８の開口と同時に形成するので、従来の半導体装置の製造方法を複雑にすることはない。
【００６１】
［第５実施形態］
本発明の第５実施形態による半導体装置及びその製造方法について図１１乃至図１４を用いて説明する。なお、図７乃至図１０に示す第４実施形態による半導体装置と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
図１１は本実施形態による半導体装置の構造を示す平面図、図１２は本実施形態による半導体装置の構造を示す概略断面図、図１３及び図１４は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００６２】
はじめに、本実施形態による半導体装置の構造について図１１及び図１２を用いて説明する。
本実施形態による半導体装置は、レーザアブレーションを抑制するためのブロック層８０が、層間絶縁膜７２に埋め込まれた厚い膜により構成されていることに特徴がある。すなわち、層間絶縁膜７２には、ソース／ドレイン拡散層６４に達するコンタクトホール７４と、導電層７０に達する開口部９２とが形成されており、層間絶縁膜７２上には、コンタクトホール７４を介してソース／ドレイン拡散層６４に接続された配線層７８と、開口部９２内に埋め込まれ、層間絶縁膜７２上まで延在するブロック層８０とが形成されている。
【００６３】
このように形成したブロック層８０は、層間絶縁膜７２の膜厚に応じた十分な高さを有しているので、ヒューズ８８を切断するためのレーザ光のスポット領域９０が重なった場合であっても、レーザアブレーションが下地基板に達するのを防止することができる。したがって、このように半導体装置を構成することにより、隣接するヒューズ８８を切断した場合にもブロック層８０を突き抜けることはないので、第２実施形態のようにヒューズ切断領域を千鳥状に配置することなくヒューズピッチを狭めることができる。
【００６４】
以下、製造方法に沿って本実施形態による半導体装置及びその製造方法の特徴を詳述する。
まず、例えば図９（ａ）及び（ｂ）に示す第４実施形態による半導体装置と同様にして、ＭＯＳトランジスタ等が形成されたシリコン基板６０上に層間絶縁膜７２を形成する。
【００６５】
次いで、通常のリソグラフィー技術及びエッチング技術により、層間絶縁膜７２に、ソース／ドレイン拡散層６４に達するコンタクトホール７４と、導電層７０に達する開口部９２とを形成する（図１３（ａ））。なお、開口部９２は、レーザアブレーションを抑制するためのブロック層８０の形成予定領域とする。開口部９２は、少なくともレーザ光のスポット領域９０が重なる領域上に形成する。
【００６６】
続いて、全面に、例えばＣＶＤ法によりＷ膜９４を堆積する（図１３（ｂ））。Ｗ膜９４は、開口部９２内が十分に埋め込まれる膜厚とすることが望ましい。図１３（ｂ）に示す半導体装置では、平坦化を考慮してＷ膜９４の表面がほぼ平坦になるまでＷ膜９４を堆積しているが、Ｗ膜９４の膜厚は、少なくともコンタクトホール７４を埋め込み層間絶縁膜７２上に延在する配線層として十分であり、且つ、レーザアブレーションを抑制するに必要な膜厚があればよい。
【００６７】
なお、Ｗ膜の下地に例えばＴｉＮ膜／Ｔｉ膜よりなる密着層／コンタクト層を設けてもよい。
この後、このように堆積したＷ膜９４の表面をエッチバックし、或いは、研磨し、層間絶縁膜７２上のＷ膜９４の膜厚を配線層として好ましい膜厚とする（図１３（ｃ））。
【００６８】
次いで、Ｗ膜９４をパターニングし、コンタクトホール７４を介してソース／ドレイン拡散層６４に接続された配線層７８と、開口部９２内に埋め込まれ層間絶縁膜７２上に延在するブロック層８０とを形成する（図１４（ａ））。
続いて、例えば図１０（ａ）及び（ｂ）に示す第４実施形態による半導体装置と同様にして、ヒューズ８８、配線層８６等を形成する（図１４（ｂ））。
【００６９】
このようにして半導体装置を製造することにより、従来の半導体装置の製造工程を大幅に変更することなくブロック層８０の膜厚を厚くすることができる。これにより、ヒューズ８８を切断するためのレーザ光のスポット領域９０が重なった場合にもレーザアブレーションに耐えることができる。
このように、本実施形態によれば、ヒューズ形成領域の層間絶縁膜７２に形成した開口部９２にＷ膜を埋め込みブロック層８０とするので、従来の半導体装置の製造工程を大幅に変更することなく、厚いブロック層８０を形成することができる。これにより、ヒューズ８８を切断するためのレーザ光のスポット領域９０が重なった場合にもレーザアブレーションに耐えうるブロック層８０を形成することができる。
【００７０】
なお、上記実施形態では、第１層目の金属配線層によりブロック層８０を形成しているが、更に上層の配線層により形成してもよい。
また、ブロック層は、必ずしもヒューズ形成領域の全体に連続して形成する必要はなく、第３実施形態におけるブロック層のように、分割して形成してもよい。
【００７１】
［第６実施形態］
本発明の第６実施形態による半導体装置及びその製造方法について図１５乃至図１７を用いて説明する。なお、図７乃至図１４に示す第４及び第５実施形態による半導体装置と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
【００７２】
図１５は本実施形態による半導体装置の構造を示す概略断面図、図１６及び図１７は本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図１５を用いて説明する。
シリコン基板６０上には、素子領域を画定するための素子分離膜６２が形成されている。素子分離膜６２により画定された素子領域には、シリコン基板６０上にゲート絶縁膜６６を介して形成されたゲート電極６８と、ゲート電極６８の両側に形成されたソース／ドレイン拡散層６４よりなるＭＯＳトランジスタが形成されている。ＭＯＳトランジスタ等が形成されたシリコン基板６０上には、ＭＯＳトランジスタのソース／ドレイン拡散層６４に達するコンタクトホール７４が形成された層間絶縁膜７２が形成されている。コンタクトホール内には、プラグ９６が埋め込まれている。ヒューズ形成領域の層間絶縁膜７２上には、プラグ９６と同一導電層よりなるブロック層８０と、プラグ９６に接続された配線層７８とが形成されている。配線層７８及びブロック層８０が形成された層間絶縁膜７２上には、配線層７８に達するコンタクトホール８４が形成された層間絶縁膜８２が形成されている。コンタクトホール内には、プラグ９８が埋め込まれている。層間絶縁膜８２上には、プラグ９８を介して配線層７８に接続された配線層８６と、配線層８６と同一導電層よりなりブロック層８０上に形成されたヒューズ８８とが形成されている。
【００７３】
ここで、本実施形態による半導体装置は、プラグ９４と、ブロック層８０とが同一の導電層により構成されていることに特徴がある。近年の半導体装置においては、アルミ合金層よりなる多層金属配線層を、タングステンプラグを用いて相互接続することが広く行われている。したがって、ブロック層とプラグを構成するタングステン膜とを兼用できれば、配線材料やその構造を変更することなくブロック層を形成することが可能となる。本実施形態による半導体装置は、係る観点からなされたものである。
【００７４】
以下、製造方法に沿って本実施形態による半導体装置及びその製造方法の特徴を詳述する。
まず、例えば図９（ａ）及び（ｂ）に示す第４実施形態による半導体装置と同様にして、ＭＯＳトランジスタ等が形成されたシリコン基板６０上に層間絶縁膜７２を形成する。
【００７５】
次いで、通常のリソグラフィー技術及びエッチング技術により、層間絶縁膜７２に、ソース／ドレイン拡散層６４に達するコンタクトホール７４を形成する（図１６（ａ））。
続いて、全面に、ＣＶＤ法によりＷ膜９４を形成する。コンタクトホール７４の開口径の半分以上の膜厚のＷ膜９４を堆積することにより、コンタクトホール７４内はＷ膜９４により埋め込まれることとなる。なお、Ｗ膜の下地に例えばＴｉＮ膜／Ｔｉ膜よりなるコンタクト層を設けてもよい。
【００７６】
この後、通常のリソグラフィー技術により、ブロック層８０を形成する領域にフォトレジスト１００を形成する（図１６（ｂ））。なお、図１６（ｂ）に示す半導体装置では、連続した一のブロック層８０を形成する場合を示しているが、第３実施形態のように、ヒューズ毎にブロック層８０を分割するようなフォトレジストとしてもよい。
【００７７】
次いで、通常のタングステンプラグの形成の場合と同様にしてＷ膜９４をエッチバックし、コンタクトホール７４内に埋め込まれたプラグ９６を形成する。この際、フォトレジスト１００はエッチングのマスクとなるので、フォトレジスト１００の形成された領域にはＷ膜９４が残存することとなる。こうして、Ｗ膜９４よりなるブロック層８０を、プラグ９６と同時に形成する（図１６（ｃ））。
【００７８】
続いて、フォトレジスト１００を除去した後、プラグ及びブロック層が形成された層間絶縁膜７２上に、例えばアルミ合金層を含む導電層を堆積してパターニングし、プラグ９６を介してシリコン基板６０に接続された配線層７８を形成する（図１７（ａ））。
この後、配線層７８及びブロック層８０が形成された層間絶縁膜７２上に、層間絶縁膜８２を形成する。
【００７９】
次いで、層間絶縁膜８２に、配線層７８に達するコンタクトホール８４を形成する。
続いて、全面に例えばＷ膜を堆積してエッチバックし、コンタクトホール８４内に埋め込まれたプラグ９８を形成する（図１７（ｂ））。
この後、プラグ９８が埋め込まれた層間絶縁膜８２上に、例えばアルミ合金層を含む導電層を堆積してパターニングし、プラグ９８を介して配線層７８に接続された配線層８６と、ブロック層８０上に形成されたヒューズ８８とを形成する（図１７（ｃ））。
【００８０】
こうして、アルミ合金層を含む導電層よりなるヒューズ８８と、Ｗ膜よりなるブロック層８０とを有するヒューズ回路を構成することができる。
このように、本実施形態によれば、ブロック層８０を残存するためのフォトレジスト１００を形成するためのリソグラフィー工程を１工程追加するだけで容易にブロック層８０を形成することができるので、従来の半導体装置の構造及び製造方法を大幅に変更することなくレーザアブレーションにより切断しうるヒューズ８８を形成することができる。
【００８１】
［第７実施形態］
本発明の第７実施形態による半導体装置及びその製造方法について図１８及び図１９を用いて説明する。なお、図７乃至図１９に示す第４乃至第６実施形態による半導体装置と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
【００８２】
図１８は本実施形態による半導体装置の構造を示す概略断面図、図１９は本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図１８を用いて説明する。
本実施形態による半導体装置は、レーザアブレーションを抑制するためのブロック層８０が、層間絶縁膜７２に埋め込まれたプラグ９６と同一の導電層により構成されていることに特徴がある。このように形成したブロック層８０は、層間絶縁膜７２の膜厚に応じた高さを有しているので、ヒューズ８８を切断するためのレーザ光のスポット領域９０が重なった場合であっても、レーザアブレーションが下地基板に達するのを防止することができる。したがって、このように半導体装置を構成することにより、隣接するヒューズ８８を切断した場合にもブロック層８０を突き抜けることはないので、第２実施形態のようにヒューズ切断領域を千鳥状に配置することなくヒューズピッチを狭めることができる。
【００８３】
以下、製造方法に沿って本実施形態による半導体装置及びその製造方法の特徴を詳述する。
まず、例えば図１３（ａ）及び（ｂ）に示す第５実施形態による半導体装置の製造方法と同様にして、開口部９２及びコンタクトホール７４を埋め込む厚いＷ膜９４を形成する。なお、本実施形態による半導体装置では、レーザ光のスポット領域９０が開口部９２内に位置するようにしておく。
【００８４】
次いで、通常のタングステンプラグの形成工程と同様にして、Ｗ膜９４をエッチバックし、或いは、研磨し、層間絶縁膜７２に埋め込まれたブロック層８０と、コンタクトホール７４内に埋め込まれたプラグ９６とを形成する（図１９（ａ））。
続いて、例えば図１７（ｂ）及び（ｃ）に示す第７実施形態による半導体装置の製造方法と同様にして、プラグ９６に接続された配線層７８、層間絶縁膜８２、プラグ９８、配線層８６、ヒューズ８８等を形成する（図１９（ｂ））。
【００８５】
このようにして半導体装置を製造することにより、従来の半導体装置の製造工程を大幅に変更することなくブロック層８０の膜厚を厚くすることができる。これにより、ヒューズ８８を切断するためのレーザ光のスポット領域９０が重なった場合にもレーザアブレーションに耐えることができる。
なお、上記実施形態では、プラグ９６上にアルミ合金層よりなる配線層７８を形成したが、Ｗ膜よりなる配線層７８を形成してもよい。この場合、図２０に示すように、ブロック層８０上にも配線層７８と同一導電層のＷ膜１０２を残存させることができる。このようにすれば、Ｗ膜１０２もブロック層として機能するので、層間絶縁膜７２に形成する開口部９２は、少なくともレーザ光のスポット領域９０の重なり合う領域にのみ形成すればよいこととなる。
【００８６】
［第８実施形態］
本発明の第８実施形態による半導体装置及びその製造方法について図２１乃至図２３を用いて説明する。なお、図７乃至図２０に示す第４乃至第７実施形態による半導体装置と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
【００８７】
図２１は本実施形態による半導体装置の構造を示す平面図及び断面図、図２２及び図２３は本実施形態による半導体装置の製造方法を示す工程断面図である。はじめに、本実施形態による半導体装置の構造について図２１を用いて説明する。
本実施形態による半導体装置は、レーザアブレーションを抑制するためのブロック層が、層間絶縁膜に埋め込まれたストライプ状のブロック層と、層間絶縁膜により埋め込まれたストライプ状のブロック層とにより構成されていることに特徴がある。
【００８８】
すなわち、ＭＯＳトランジスタ等が形成されたシリコン基板６０上には、ＭＯＳトランジスタのソース／ドレイン拡散層６４に達するコンタクトホール７４と、導電層に達するストライプ状の溝７６とが形成された層間絶縁膜７２が形成されている。コンタクトホール内には、Ｗ膜よりなるプラグ９６が埋め込まれている。溝７６内には、プラグ９６と同一の導電層よりなるＷ膜が埋め込まれ、ストライプ状のブロック層１０４が形成されている。プラグ９６及びブロック層１０４が埋め込まれた層間絶縁膜７２上には、プラグに接続された配線層７８が形成されている。配線層７８が形成された層間絶縁膜７２上には、配線層７８に達するコンタクトホール８４と、ブロック層１０４の間の領域上に達するストライプ状の溝１０６が形成された層間絶縁膜８２が形成されている。コンタクトホール８４内には、Ｗ膜よりなるプラグ９８が埋め込まれている。溝１０６内には、プラグ９８と同一の導電層よりなるＷ膜が埋め込まれ、ストライプ状のブロック層１０８が形成されている。ここで、ブロック層１０４とブロック層１０８は、平面的なレイアウトにおいて互いに接続されるように構成されている（図２１（ａ）参照）。層間絶縁膜８４上には、プラグ９８を介して配線層７８に接続された配線層１１０が形成されている。配線層１１０及びが形成された層間絶縁膜８２上には、層間絶縁膜１１２が形成されている。層間絶縁膜１１２上には、配線層８６と、配線層８６と同一導電層よりなりブロック層１０４、１０８上に形成されたヒューズ８８とが形成されている。
【００８９】
このように形成されたブロック層１０４、１０８は、層間絶縁膜７２、８２の膜厚に応じた十分な高さを有しているので、ヒューズ８８を切断するためのレーザ光のスポットが重なった場合であっても、レーザアブレーションが下地基板に達するのを防止することができる。したがって、このように半導体装置を構成することにより、隣接するヒューズ８８を切断した場合にもブロック層１０４、１０８を突き抜けることはないので、第２実施形態のようにヒューズ切断領域を千鳥状に配置することなくヒューズピッチを狭めることができる。
【００９０】
以下、製造方法に沿って本実施形態による半導体装置及びその製造方法の特徴を詳述する。
まず、例えば図９（ａ）に示す第４実施形態による半導体装置の製造方法と同様にして、シリコン基板６０上にＭＯＳトランジスタ等を形成する。
次いで、全面に、例えばＣＶＤ法によりシリコン酸化膜よりなる層間絶縁膜７２を形成する。
【００９１】
続いて、通常のリソグラフィー技術及びエッチング技術により、層間絶縁膜７２に、ソース／ドレイン拡散層６４に達するコンタクトホール７４と、導電層７０に達するストライプ状の溝７６を形成する（図２２（ａ））。なお、溝７６の幅をコンタクトホール７４径とほぼ等しくすれば、後工程でプラグ９６を形成するために必要とされる膜厚のＷ膜を堆積することによって溝７６内にもＷ膜を完全に埋め込むことができるので、従来の半導体装置の製造条件を変更することなく半導体装置を製造することができる。
【００９２】
この後、全面に、例えばＣＶＤ法によりＷ膜を堆積する。なお、Ｗ膜の下地に例えばＴｉＮ膜／Ｔｉ膜よりなるコンタクト層を設けてもよい。
次いで、このように堆積したＷ膜をエッチバックし、コンタクトホール７４内及び溝７６内にのみＷ膜を残存させる。こうして、コンタクトホール７４内に埋め込まれたプラグ９６と、ストライプ状の溝内に埋め込まれたブロック層１０４とを形成する（図２２（ｂ））。
【００９３】
続いて、全面に、例えばスパッタ法によりアルミ合金層を含む導電層を形成してパターニングし、プラグ９６を介してソース／ドレイン拡散層６４に接続された配線層７８を形成する。
この後、配線層７８が形成された層間絶縁膜７２上に、例えばＣＶＤ法によりシリコン酸化膜よりなる層間絶縁膜８２を形成する。
【００９４】
次いで、通常のリソグラフィー技術及びエッチング技術により、層間絶縁膜８２に、配線層７８に達するコンタクトホール８４と、ブロック層１０４の間の領域の層間絶縁膜７２を露出するストライプ状の溝１０６とを形成する（図２２（ｃ））。なお、溝１０６の幅をコンタクトホール８４径とほぼ等しくすれば、後工程でプラグ９８を形成するために必要とされる膜厚のＷ膜を堆積することによって溝内にもＷ膜を完全に埋め込むことができるので、従来の半導体装置の製造条件を変更することなく半導体装置を製造することができる。また、溝１０６は、ブロック層１０４の端部を露出するように形成することが望ましい。
【００９５】
続いて  この後、全面に、例えばＣＶＤ法によりＷ膜を堆積する。なお、Ｗ膜の下地に例えばＴｉＮ膜／Ｔｉ膜よりなるコンタクト層を設けてもよい。
この後、このように堆積したＷ膜をエッチバックし、コンタクトホール８４内及び溝１０６内にのみＷ膜を残存させる。こうして、コンタクトホール８４内に埋め込まれたプラグ９８と、ストライプ状の溝１０６内に埋め込まれたブロック層１０８とを形成する（図２３（ａ））。
【００９６】
このようにブロック層１０４、１０８を形成することにより平面的なレイアウトにおいてはブロック層１０４、１０８は連続的に形成されることとなり（図２１（ａ）参照）、何れかのブロック層１０４又は１０８、或いは双方によってレーザアブレーションを抑制することが可能となる。
次いで、全面に、例えばスパッタ法によりアルミ合金層を含む導電層を形成してパターニングし、プラグ９８を介して配線層７８に接続された配線層１１０を形成する。
【００９７】
続いて、配線層１１０が形成された層間絶縁膜８２上に、例えばＣＶＤ法によりシリコン酸化膜よりなる層間絶縁膜１１２を形成する。
この後、全面に、例えばスパッタ法によりアルミ合金層を含む導電層を形成してパターニングし、配線層８６と、ブロック層１０４、１０８上に形成されたヒューズ８８とを形成する。
【００９８】
このようにして半導体装置を製造することにより、従来の半導体装置の製造工程を変更することなく、ヒューズを切断するためのレーザ光のスポットが重なった場合にもレーザアブレーションに耐えうるブロック層を形成することができる。
このように、本実施形態によれば、プラグ９６、９８と同時に形成された２つのストライプ状のブロック層１０４、１０８を組み合わせ、平面的に連続してなるブロック層を形成するので、従来の半導体装置の製造工程を変更することなく、ヒューズを切断するためのレーザ光のスポットが重なった場合にもレーザアブレーションに耐えうるブロック層を形成することができる。
【００９９】
なお、上記実施形態では、ブロック層１０４、１０８の形状をストライプ状としたが、必ずしもストライプ状である必要はない。例えば、図２４（ａ）に示すようにメッシュ状のブロック層１０４ａ、１０８ａを２つ組み合わせ、或いは図２４（ｂ）に示すようにメッシュ状のブロック層１０４ｂ、１０８ｂを２つ組み合わせ、平面的に連続してなるブロック層を形成してもよい。プラグ９６、９８の埋め込みと同時に埋め込みうるパターンであれば、如何なるパターンであっても適用することができる。
【０１００】
また、プラグを３層以上用いる半導体装置においては、何れの２層によってブロック層を形成してもよいし、３層以上のプラグを組み合わせることによって平面的に連続してなるブロック層を形成してもよい。
また、ブロック層は、必ずしもヒューズ形成領域の全体に連続して形成する必要はなく、第３実施形態におけるブロック層を本実施形態のように形成してもよい。
【０１０１】
【発明の効果】
以上の通り、本発明によれば、下地基板上に形成された絶縁膜と、絶縁膜に形成されたホールに埋め込まれたプラグと、プラグ上方に形成されたヒューズとを有し、ヒューズに設けられたヒューズを切断するためのレーザ光の照射領域が、プラグ上に位置するように半導体装置を構成するので、従来の半導体装置の製造工程を複雑にすることなくレーザアブレーションを抑制するためのブロック層を形成することができる。
【０１０３】
また、下地基板上に形成されたブロック層と、ブロック層上に絶縁膜を介して形成された複数のヒューズとを有する半導体装置において、ヒューズを切断するためのレーザ光の照射領域が重なる領域におけるブロック層の厚さを、他の領域のブロック層の厚さよりも厚くするので、ヒューズを２回以上のレーザアブレーションに曝しても下地に達することはない。これにより、レーザスポットのオーバーラップを考慮せずにヒューズピッチを狭めることができる。また、ヒューズの延在する方向のサイズをも小さくすることができる。
【０１０４】
また、下地基板上に形成され、下地基板に達するコンタクトホールが形成された第１の絶縁膜と、第１の絶縁膜上に形成され、コンタクトホールを介して下地基板に接続された配線層と、第１の絶縁膜上に形成され、配線層と同一導電層よりなるブロック層と、ブロック層及び配線層が形成された第１の絶縁膜上に形成された第２の絶縁膜と、ブロック層が形成された領域の第２の絶縁膜上に形成されたヒューズとにより半導体装置を構成するので、従来の半導体装置の製造工程を複雑にすることなくレーザアブレーションを抑制するためのブロック層を形成することができる。
【０１０５】
また、下地基板上に形成され、下地基板に達するコンタクトホールが形成された第１の絶縁膜と、コンタクトホール内に埋め込まれ、下地基板に接続されたプラグと、第１の絶縁膜上に形成され、プラグと同一導電層よりなるブロック層と、ブロック層及び配線層が形成された第１の絶縁膜上に形成された第２の絶縁膜と、ブロック層が形成された領域の第２の絶縁膜上に形成されたヒューズとにより半導体装置を構成するので、従来の半導体装置の製造工程を複雑にすることなくレーザアブレーションを抑制するためのブロック層を形成することができる。
【０１０６】
また、下地基板上に形成され、第１の領域に形成された第１のコンタクトホールと第２の領域に形成された第１の開口部とを有する第１の絶縁膜と、第１のコンタクトホール内に埋め込まれた第１のプラグと、第１の開口部内に埋め込まれ、第１のプラグと同一導電層よりなる第１のブロック層と、第１の絶縁膜上に形成され、第３の領域に形成された第２のコンタクトホールと第２の領域に形成された第２の開口部とを有する第２の絶縁膜と、第２のコンタクトホール内に埋め込まれた第２のプラグと、第２の開口部内に埋め込まれ、第２のプラグと同一導電層よりなる第２のブロック層と、第２の絶縁膜上に形成された第３の絶縁膜と、第３の絶縁膜上の第２の領域に形成されたヒューズとにより半導体装置を構成するので、従来の半導体装置の製造工程を複雑にすることなくレーザアブレーションを抑制するためのブロック層を形成することができる。
【０１０９】
また、下地基板上に、下地基板に達するコンタクトホールが形成された第１の絶縁膜を形成する工程と、第１の絶縁膜上に導電膜を堆積してパターニングし、コンタクトホールを介して下地基板に接続された第１の配線層と、第１の配線層と同一導電層よりなるブロック層とを形成する工程と、第１の配線層及びブロック層が形成された第１の絶縁膜上に第２の絶縁膜を形成する工程と、第２の絶縁膜上に導電膜を堆積してパターニングし、第２の配線層と、ブロック層上に形成され、第２の配線層と同一導電層よりなるヒューズとを形成する工程とを有し、第１の絶縁膜を形成する工程において、ヒューズを切断するためのレーザ光の照射領域が重なる領域の第１の絶縁膜に、下地基板に達する開口部を更に形成し、第１の配線層を形成する工程において、開口部内に埋め込まれ第１の絶縁膜上に延在するブロック層を形成することを特徴とする半導体装置の製造方法により半導体装置を製造するので、第１の配線層とブロック層とを同一導電層により構成することができる。これにより、従来の半導体装置の製造方法を複雑にすることなくレーザアブレーションにより切断しうるヒューズ回路を形成することができる。また、コンタクトホールを形成する際に、ヒューズを切断するためのレーザ光の照射領域が重なる領域に開口部を予め形成しておけば、レーザ光の照射領域が重なる領域のブロック層を厚くすることができるので、レーザスポットのオーバーラップを考慮することなくヒューズを配置することができる。
また、下地基板上に、下地基板に達するコンタクトホールが形成された第１の絶縁膜を形成する工程と、コンタクトホール内に埋め込まれたプラグと、プラグと同一導電層よりなるブロック層とを形成する工程と、プラグ及びブロック層が形成された第１の絶縁膜上に第２の絶縁膜を形成する工程と、第２の絶縁膜上に導電膜を堆積してパターニングし、配線層と、ブロック層上に形成され、配線層と同一導電層よりなるヒューズとを形成する工程とにより半導体装置を製造すれば、プラグとブロック層とを同一導電層により構成することができる。これにより、従来の半導体装置の製造方法を複雑にすることなくレーザアブレーションにより切断しうるヒューズ回路を形成することができる。
【０１１０】
また、下地基板上に、第１の領域に形成された第１のコンタクトホールと、第２の領域に形成された第１の開口部とが形成された第１の絶縁膜を形成する工程と、第１の絶縁膜上に導電膜を堆積してエッチバックし、第１のコンタクトホール内に埋め込まれた第１のプラグと、第１の開口部内に埋め込まれ、第１のプラグと同一導電層よりなりる第１のブロック層とを形成する工程と、第１のプラグ及び第１のブロック層が形成された第１の絶縁膜上に、第３の領域に形成された第２のコンタクトホールと、第２の領域に形成された第２の開口部とが形成された第２の絶縁膜を形成する工程と、第２の絶縁膜上に導電膜を堆積してエッチバックし、第２のコンタクトホール内に埋め込まれた第２のプラグと、第２の開口部内に埋め込まれ、第２のプラグと同一導電層よりなりる第２のブロック層とを形成する工程と、第２のプラグ及び第２のブロック層が形成された第２の絶縁膜上に第３の絶縁膜を形成する工程と、第３の絶縁膜上の第２の領域にヒューズを形成する工程とにより半導体装置を製造すれば、第１のブロック層と第２のブロック層よりなる厚いブロック層を、従来の半導体装置の製造工程を複雑にすることなく形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置の構造を示す概略断面図である。
【図２】第１実施形態の第１変形例による半導体装置の構造を示す概略断面図である。
【図３】第１実施形態の第２変形例による半導体装置の構造を示す概略断面図である。
【図４】本発明の第２実施形態による半導体装置の構造を示す平面図及び概略断面図である。
【図５】カバー膜を形成した後にヒューズを切断する場合の課題を説明する図である。
【図６】本発明の第３実施形態による半導体装置の構造を示す平面図及び断面図である。
【図７】本発明の第４実施形態による半導体装置の構造を示す平面図である。
【図８】本発明の第４実施形態による半導体装置の構造を示す概略断面図である。
【図９】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１０】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１１】本発明の第５実施形態による半導体装置の構造を示す平面図である。
【図１２】本発明の第５実施形態による半導体装置の構造を示す概略断面図である。
【図１３】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１４】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１５】本発明の第６実施形態による半導体装置の構造を示す概略断面図である。
【図１６】本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１７】本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１８】本発明の第７実施形態による半導体装置の構造を示す概略断面図である。
【図１９】本発明の第７実施形態による半導体装置の製造方法を示す工程断面図である。
【図２０】第７実施形態の変形例による半導体装置の構造及びその製造方法を示す概略断面図である。
【図２１】本発明の第８実施形態による半導体装置の構造を示す平面図及び断面図である。
【図２２】本発明の第８実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２３】本発明の第８実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２４】第８実施形態の変形例による半導体装置の構造を示す平面図である。
【図２５】従来の半導体装置の構造及び製造方法を示す概略図（その１）である。
【図２６】従来の半導体装置の構造及び製造方法を示す概略図（その２）である。
【符号の説明】
１０…シリコン基板
１２…メモリセル領域
１４…周辺回路領域
１６…ヒューズ回路領域
１８…素子分離膜
２０…ゲート電極
２２、２４…ソース／ドレイン拡散層
２６…ビット線
２８…蓄積電極
３０…対向電極
３２、４０…層間絶縁膜
３４…裏打ちワード線
３６、４２…配線層
３８…ブロック層
４４…ヒューズ
４６…カバー膜
５０…下地基板
５２…ブロック層
５４…層間絶縁膜
５６…ヒューズ
５７…カバー膜
５８…スポット領域
５９…切断孔
６０…シリコン基板
６２…素子分離膜
６４…ソース／ドレイン拡散層
６６…ゲート絶縁膜
６８…ゲート電極
７０…導電層
７２、８２…層間絶縁膜
７４、８４…コンタクトホール
７６…溝
７８、８６…配線層
８０…ブロック層
８８…ヒューズ
９０…スポット領域
９２…開口部
９４、１０２…Ｗ膜
９６、９８…プラグ
１００…フォトレジスト
１０４、１０８…ブロック層
１０６…溝
１１０…配線層
１１２…層間絶縁膜
２００…下地基板
２０２…ヒューズ
２０４…層間絶縁膜
２０６…配線層
２０８…レーザ光
２１０…スポットサイズ
２１１…パッシベーション膜
２１２…フォトレジスト
２１４…露光された領域のフォトレジスト
【図１】
0003630999.tif 000002
【図２】
0003630999.tif 000003
【図３】
0003630999.tif 000004
【図４】
0003630999.tif 000005
【図５】
0003630999.tif 000006
【図６】
0003630999.tif 000007
【図７】
0003630999.tif 000008
【図８】
0003630999.tif 000009
【図９】
0003630999.tif 000010
【図１０】
0003630999.tif 000011
【図１１】
0003630999.tif 000012
【図１２】
0003630999.tif 000013
【図１３】
0003630999.tif 000014
【図１４】
0003630999.tif 000015
【図１５】
0003630999.tif 000016
【図１６】
0003630999.tif 000017
【図１７】
0003630999.tif 000018
【図１８】
0003630999.tif 000019
【図１９】
0003630999.tif 000020
【図２０】
0003630999.tif 000021
【図２１】
0003630999.tif 000022
【図２２】
0003630999.tif 000023
【図２３】
0003630999.tif 000024
【図２４】
0003630999.tif 000025
【図２５】
0003630999.tif 000026
【図２６】
0003630999.tif 000027