(57)【特許請求の範囲】
【請求項１】
複数の行方向電極線と、
これら行方向電極線とマトリクス状に設けられた複数の列方向電極線と、
各行方向電極線と列方向電極線との交差部付近に形成され、電気光学素子を有する画素と、
各画素に設けられ、第１端子が前記列方向電極線と接続され、第２端子が前記電気光学素子と接続され、ＯＮ／ＯＦＦ制御用の制御端子が前記行方向電極線と接続され、前記制御端子に入力される電位によりＯＮ動作となるＯＮ電位が前記行方向電極線に供給される信号電位よりも高くなっている第１スイッチング素子と、
各画素に設けられ、第１端子が前記行方向電極線と接続され、第２端子が前記電気光学素子と接続され、ＯＮ／ＯＦＦ制御用の制御端子が前記列方向電極線と接続され、前記制御端子に入力される電位によりＯＮ動作となるＯＮ電位が前記列方向電極線に供給される信号電位よりも高くなっている第２スイッチング素子とを備えていることを特徴とするアクティブマトリクス表示パネル。
【請求項２】
第１スイッチング素子の制御端子は、その第１スイッチング素子が設けられている画素またはその画素に隣り合う画素の行方向電極線と接続され、第２スイッチング素子の制御端子は、その第２スイッチング素子が設けられている画素またはその画素に隣り合う画素の列方向電極線と接続されていることを特徴とする請求項１に記載のアクティブマトリクス表示パネル。
【請求項３】
前記電気光学素子が液晶素子からなることを特徴とする請求項１に記載のアクティブマトリクス表示パネル。
【請求項４】
前記電気光学素子が有機エレクトロルミネッセンス素子からなることを特徴とする請求項１に記載のアクティブマトリクス表示パネル。
【請求項５】
前記第１および第２スイッチング素子が多結晶シリコンからなる薄膜トランジスタであることを特徴とする請求項１に記載のアクティブマトリクス表示パネル。
【請求項６】
前記第１および第２スイッチング素子が連続性粒塊シリコンからなる薄膜トランジスタであることを特徴とする請求項１に記載のアクティブマトリクス表示パネル。
【請求項７】
請求項１から６の何れか１項に記載のアクティブマトリクス表示パネルを備え、前記の各列方向電極線の一端部には第１ソース駆動回路が接続され、他端部には第２ゲート駆動回路が接続され、前記の各行方向電極線の一端部には第１ゲート駆動回路４が接続され、他端部には第２ソース駆動回路が接続され、これら第１および第２ソース駆動回路、並びに第１および第２ゲート駆動回路は、非作動状態において出力がハイインピーダンスになることを特徴とする画像表示装置。
【請求項８】
前記アクティブマトリクス表示パネルが方形をなし、第１ソース駆動回路と第２ソース駆動回路とがアクティブマトリクス表示パネルの隣り合う辺に設けられ、かつ第１および第２ソース駆動回路のデータ信号線系統がデータ信号線により直接互いに接続されていることを特徴とする請求項７に記載の画像表示装置。
【請求項９】
前記アクティブマトリクス表示パネルに正立画像を表示させるときには、第１のソース駆動回路およびゲート駆動回路の対を作動状態とし、かつ第２のソース駆動回路およびゲート駆動回路の対を非作動状態とする一方、前記正立画像から９０度回転させた画像を表示するときには、第１のソース駆動回路およびゲート駆動回路の対を非作動状態とし、かつ第２のソース駆動回路およびゲート駆動回路の対を作動状態とする制御手段を備えていることを特徴とする請求項７または８に記載の画像表示装置。
【請求項１０】
前記第１および第２スイッチング素子が連続性粒塊シリコンからなる薄膜トランジスタであり、かつ第１、第２ソース駆動回路および第１、第２ゲート駆動回路を構成するトランジスタが連続性粒塊シリコンからなることを特徴とする請求項７に記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンピュータなどの情報端末装置および携帯端末装置に用いられるアクティブマトリクス表示パネル、それを備えた画像表示装置およびそれの駆動方法に関するものである。
【０００２】
【従来の技術】
近年、例えばアクティブマトリックス液晶表示装置は、小型、軽量および省電力といった特徴から様々な用途に用いられている。このような表示装置においては、表示の多機能化の要求から、表示画面における表示画像の回転が可能となっている。
【０００３】
表示画像を回転させるための従来の構成には、特開平７−１７５４４４号公報に開示されたものがある（第１従来技術）。この第１従来技術では、映像信号の画像情報に対応する水平および垂直の各データを一旦フレームメモリに記録し、その記録データ上にて水平と垂直との縦横変換を行って、表示装置への入力画像情報を回転させている。
【０００４】
他の従来の構成には、図７に示すように、ローテーション・コントローラ１０１を用いた液晶表示装置がある。この液晶表示装置では、同図に示すように、液晶表示パネル１０２の辺に液晶駆動回路１０３、１０４が設けられ、これら液晶駆動回路１０３、１０４がローテーション・コントローラ１０１に接続されている。液晶駆動回路１０３、１０４は共に、ソース駆動回路およびゲート駆動回路を兼用可能となっている。ローテーション・コントローラ１０１から液晶駆動回路１０３、１０４へは、制御信号線１０５、１０６によりイネーブル信号が供給され、アドレス・データ信号線１０７、１０８によりアドレス制御信号またはデータ信号が供給される。また、ローテーション・コントローラ１０１の動作は、液晶コントローラ１０９により制御される。
【０００５】
アクティブマトリクス型の液晶表示パネル１０２は、図８に示すように、液晶駆動回路１０４に接続されたそれぞれ複数対の行方向ゲートバスライン１１１および行方向ソースバスライン１１２と、液晶駆動回路１０３に接続されたそれぞれ複数対の列方向ソースバスライン１２１および列方向ゲートバスライン１２２とを有している。これら行方向ゲートおよびソースバスライン１１１、１１２と列方向ソースおよびゲートバスライン１２１、１２２とはマトリクス状に設けられ、それらの交差部付近には画素が形成されている。
【０００６】
各画素の構成は同一であり、各画素には、回路図で表すと、本来の正立画像表示用の第１ＭＯＳトランジスタ１３１、回転画像表示用の第２ＭＯＳトランジスタ１３２、液晶１３３および補助容量１３４が設けられている。第１ＭＯＳトランジスタ１３１のゲート端子は行方向ゲートバスライン１１１と接続され、第２ＭＯＳトランジスタ１３２のゲート端子は列方向ゲートバスライン１２２と接続されている。第１ＭＯＳトランジスタ１３１は、ソース端子またはドレイン端子の一方が列方向ソースバスライン１２１と接続され、他方が液晶１３３および補助容量１３４の一端子と接続されている。第２ＭＯＳトランジスタ１３２は、ソース端子またはドレイン端子の一方が液晶１３３および補助容量１３４の上記一端子と接続され、他方が行方向ソースバスライン１１２と接続されている。液晶１３３および補助容量１３４の他端子は共通電極と接続されている。
【０００７】
上記の構成において、例えば図５（ａ）に示す画像を液晶表示パネル１０２に表示する場合、制御信号線１０５、１０６を通じてローテーション・コントローラ１０１から入力される制御信号に応じて、液晶駆動回路１０３はソース駆動回路として動作し、液晶駆動回路１０４はゲート駆動回路として動作する。したがって、ローテーション・コントローラ１０１から液晶駆動回路１０３にデータ信号が供給され、この液晶駆動回路１０３から各列方向ソースバスライン１２１にデータ信号が出力される。また、ローテーション・コントローラ１０１から液晶駆動回路１０４にアドレス制御信号が供給され、これに基づき、液晶駆動回路１０４から順次各行方向ゲートバスライン１１１にアドレス信号が出力される。この結果、図５（ａ）に示した画像が液晶表示パネル１０２に表示される。
【０００８】
一方、図５（ｂ）に示すように、図５（ａ）に示した画像を９０度回転させる場合、制御信号線１０５、１０６を通じてローテーション・コントローラ１０１から入力される制御信号に応じて、液晶駆動回路１０３はゲート駆動回路として動作し、液晶駆動回路１０４はソース駆動回路として動作する。したがって、ローテーション・コントローラ１０１から液晶駆動回路１０４にデータ信号が供給され、この液晶駆動回路１０４から各行方向ソースバスライン１１２にデータ信号が出力される。また、ローテーション・コントローラ１０１から液晶駆動回路１０３にアドレス制御信号が供給され、これに基づき、液晶駆動回路１０３から順次各列方向ゲートバスライン１２２にアドレス信号が出力される。この結果、図５（ｂ）に示した画像が液晶表示パネル１０２に表示される。
【０００９】
以上のように、第２従来技術の構成では、データ信号、アドレス制御信号および制御信号が、ローテーション・コントローラ２から液晶駆動回路１０３、１０４に出力されることにより、液晶表示パネル１０２での画像の表示および表示画像の回転が行なわれる。
【００１０】
さらに他の従来の構成には、特開平１０−３１９９１５号公報に開示されたものがある（第３従来技術）。この第３従来技術の構成では、図９に示すように、複数の行方向バスライン１３１と複数の列方向バスライン１３２とがマトリクス状に設けられ、それらの交差部付近に画素が形成されている。
【００１１】
各画素では、正立画像表示用の第１ＭＯＳトランジスタ１３３のゲート端子が行方向バスライン１３１と接続され、ソース端子またはドレイン端子の一方が列方向バスライン１３２と接続され、他方が第２ＭＯＳトランジスタ１３４を介して液晶１３５および補助容量１３６の一端子と接続されている。また、回転画像表示用の第３ＭＯＳトランジスタ１３７のゲート端子が列方向バスライン１３２と接続され、ソース端子またはドレイン端子の一方が行方向バスライン１３１と接続され、他方が第４ＭＯＳトランジスタ１３８を介して液晶１３５および補助容量１３６の上記一端子と接続されている。
【００１２】
第１ＭＯＳトランジスタ１３３に直列接続された第２ＭＯＳトランジスタ１３４は、第３、第４ＭＯＳトランジスタ１３７、１３８を通じて液晶１３５に充電された電荷（データ）が、第１ＭＯＳトランジスタ１３３のＯＮ動作により放電されることがないようにするためのものである。同様に、第３ＭＯＳトランジスタ１３７に直列接続された第４ＭＯＳトランジスタ１３８は、第１、第２ＭＯＳトランジスタ１３３、１３４を通じて液晶１３５に充電された電荷（データ）が第３ＭＯＳトランジスタ１３７のＯＮ動作により放電されることがないようにするためのものである。
【００１３】
【発明が解決しようとする課題】
ところが、第１従来技術のフレームメモリを使用する構成では、フレームメモリとして大容量かつ高速のメモリが必要となるため、表示装置のコストアップおよび大型化を招来するものとなっている。
【００１４】
また、第２従来技術のローテーション・コントローラ１０１を用いる方法では、液晶表示パネル１０２において、行方向ゲートバスライン１１１および列方向ソースバスライン１２１とは別に、列方向ゲートバスライン１２２および列方向ゲートバスライン１２２を設ける必要があるため、画素の開口率低下を招来し、表示品位を低下させるものとなっている。
【００１５】
また、第３従来技術の構成では、液晶表示パネルの画素において、第１および第３ＭＯＳトランジスタ１３３、１３７とは別に、第２および第４ＭＯＳトランジスタ１３４、１３８が必要であるとともに、これら第２および第４ＭＯＳトランジスタ１３４、１３８のＯＮ／ＯＦＦ制御用の制御ラインを設ける必要がある。このため、第２従来技術の場合と同様、第２および第４ＭＯＳトランジスタ１３４、１３８、並びに上記制御ラインにより画素の開口率の低下を招来し、さらには各画素に形成するＭＯＳトランジスタ等が多くなることにより、製造時における歩留りの低下を招来する等の問題点を有している。
【００１６】
したがって、本発明は、低コストかつ開口率の低下を抑制できる構成により、表示画像を回転させることができるアクティブマトリクス表示パネル、およびそれを備えた画像表示装置の提供を目的としている。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために、本発明のアクティブマトリクス表示パネルは、複数の行方向電極線と、これら行方向電極線とマトリクス状に設けられた複数の列方向電極線と、各行方向電極線と列方向電極線との交差部付近に形成され、電気光学素子を有する画素と、各画素に設けられ、第１端子、例えば入力端子（ソース端子またはドレイン端子）が前記列方向電極線と接続され、第２端子、例えば入力端子（ソース端子またはドレイン端子）が前記電気光学素子と接続され、ＯＮ／ＯＦＦ制御用の制御端子が前記行方向電極線と接続され、前記制御端子に入力される電位によりＯＮ動作となるＯＮ電位が前記行方向電極線に供給される信号電位よりも高くなっている第１スイッチング素子、例えば第１ＭＯＳトランジスタと、各画素に設けられ、第１端子、例えば入力端子（ソース端子またはドレイン端子）が前記行方向電極線と接続され、第２端子、例えば入力端子（ソース端子またはドレイン端子）が前記電気光学素子と接続され、ＯＮ／ＯＦＦ制御用の制御端子が前記列方向電極線と接続され、前記制御端子に入力される電位によりＯＮ動作となるＯＮ電位が前記列方向電極線に供給される信号電位よりも高くなっている第２スイッチング素子とを備えていることを特徴としている。
【００１８】
上記の構成によれば、正立画像を表示する場合、例えば、各列方向電極線にデータ信号が入力されるとともに、各行方向電極線が順次走査され、各行方向電極線に順次ＯＮ駆動信号が入力される。この場合、列方向電極線はソースバスラインとして機能し、行方向電極線はゲートバスラインとして機能する。
【００１９】
行方向電極線にＯＮ駆動信号が入力されてその行方向電極線がハイ電位になると、その行方向電極線に制御端子が接続された第１スイッチング素子がＯＮとなる。これにより、列方向電極線からのデータ信号が第１スイッチング素子を介して電気光学素子に入力され、その画素において所望の表示が行なわれる。
【００２０】
その後、次の行方向電極線が走査され、ＯＮ駆動信号が次の行方向電極線に入力されてその行方向電極線がハイ電位になると、前の行方向電極線はロー電位となる。このとき、第２スイッチング素子のＯＮ電位は、列方向電極線に供給される信号電位よりも高くなっているので、列方向電極線に制御端子が接続された第２スイッチング素子がＯＮ動作することはない。したがって、第１スイッチング素子を通じて電気光学素子に与えられた電荷(データ信号)が、第２スイッチング素子を通じて行方向電極線に逃げる事態を防止でき、アクティブマトリクス表示パネルでの所望の表示品位が維持される。
【００２１】
また、正立画像を回転させた回転画像を表示する場合、各行方向電極線にデータ信号が入力されるとともに、各列方向電極線が順次走査され、各列方向電極線に順次ＯＮ駆動信号が入力される。この場合、行方向電極線はソースバスラインとして機能し、列方向電極線はゲートバスラインとして機能する。
【００２２】
列方向電極線にＯＮ駆動信号が入力されてその列方向電極線がハイ電位になると、その列方向電極線に制御端子が接続された第２スイッチング素子がＯＮとなる。これにより、行方向電極線からのデータ信号が第２スイッチング素子を介して電気光学素子に入力され、その画素において所望の表示が行なわれる。
【００２３】
その後、次の列方向電極線が走査され、ＯＮ駆動信号が次の列方向電極線に入力されてその列方向電極線がハイ電位になると、前の列方向電極線はロー電位となる。このとき、第１スイッチング素子のＯＮ電位は、行方向電極線に供給される信号電位よりも高くなっているので、行方向電極線に制御端子が接続された第１スイッチング素子がＯＮ動作することはない。したがって、第２スイッチング素子を通じて電気光学素子に与えられた電荷(データ信号)が、第１スイッチング素子を通じて列方向電極線に逃げる事態を防止でき、アクティブマトリクス表示パネルでの所望の表示品位が維持される。
【００２４】
上記のように、本アクティブマトリクス表示パネルでは、行方向電極線と列方向電極線とが共にソースバスラインおよびゲートバスラインとして機能し、かつこれら行方向電極線と列方向電極線並びに第１および第２スイッチング素子により、正立画像および回転画像の表示が可能となるので、画素内に必要な回路要素を少なくでき、画素の開口率の低下を抑制でき、かつ低コストの構成とすることができる。
【００２５】
上記のアクティブマトリクス表示パネルは、第１スイッチング素子の制御端子が、その第１スイッチング素子が設けられている画素またはその画素に隣り合う画素の行方向電極線と接続され、第２スイッチング素子の制御端子が、その第２スイッチング素子が設けられている画素またはその画素に隣り合う画素の列方向電極線と接続されている構成としてもよい。
【００２６】
上記の構成によれば、アクティブマトリクス表示パネルにおいて、バスラインの引き回しに余裕が得られ、画素の開口率の低下を抑制できる。
【００２７】
上記のアクティブマトリクス表示パネルは、前記電気光学素子が液晶素子からなる構成としてもよい。
【００２８】
上記の構成によれば、アクティブマトリクス型の液晶表示パネルにおいて、画素の開口率の低下を抑制でき、かつ低コストの構成とすることができる。
【００２９】
上記のアクティブマトリクス表示パネルは、前記電気光学素子が有機エレクトロルミネッセンス素子からなる構成としてもよい。
【００３０】
上記の構成によれば、アクティブマトリクス型の有機エレクトロルミネッセンス表示パネルにおいて、画素の開口率の低下を抑制でき、かつ低コストの構成とすることができる。
【００３１】
上記のアクティブマトリクス表示パネルは、第１および第２スイッチング素子が多結晶シリコンからなる薄膜トランジスタである構成としてもよい。
【００３２】
上記の構成によれば、第１および第２スイッチング素子が多結晶シリコンからなる薄膜トランジスタであるので、アクティブマトリクス表示パネルにソース駆動回路およびゲート駆動回路を設けた画像表示装置をする場合に、これら両駆動回路を画素と同一プロセスにより作製することができる。この結果、画像表示装置の製造が容易となる。
【００３３】
上記のアクティブマトリクス表示パネルは、前記第１および第２スイッチング素子が連続性粒塊（Continuous Grain）シリコンからなる薄膜トランジスタである構成としてもよい。
【００３４】
上記の構成によれば、連続性粒塊シリコンは、多結晶シリコンよりも高い移動度を有するので、高開口率かつ高精細の表示パネルを実現可能である。
【００３５】
本発明の画像表示装置は、上記のアクティブマトリクス表示パネルを備え、前記の各列方向電極線の一端部に第１ソース駆動回路が接続され、他端部に第２ゲート駆動回路が接続され、前記の各行方向電極線の一端部に第１ゲート駆動回路４が接続され、他端部に第２ソース駆動回路が接続され、これら第１および第２ソース駆動回路、並びに第１および第２ゲート駆動回路が、非作動状態において出力がハイインピーダンスになることを特徴としている。
【００３６】
上記の構成によれば、画像表示装置は、アクティブマトリクス表示パネルの端部に、ソース駆動回路とゲート駆動回路からなる対を２対設けた簡単かつ低コストの構成であるので、アクティブマトリクス表示パネルが有する、画素の開口率の低下を抑制できかつ低コストであるという利点をそのまま備えたものとなる。
【００３７】
上記の画像表示装置は、前記アクティブマトリクス表示パネルが方形をなし、第１ソース駆動回路と第２ソース駆動回路とがアクティブマトリクス表示パネルの隣り合う辺に設けられ、かつ第１および第２ソース駆動回路のデータ信号線系統がデータ信号線により直接互いに接続されている構成としてもよい。
【００３８】
上記の構成によれば、第１および第２ソース駆動回路のデータ信号線系統がデータ信号線により直接互いに接続されているので、これら第１および第２ソース駆動回路にデータ信号を供給する例えばコントローラからは、何れか一方のソース駆動回路にデータ信号を供給すればよく、一般に信号配線数が多くなるコントローラとソース駆動回路との間において、信号配線数の増加を抑制することができる。
【００３９】
上記の画像表示装置は、前記アクティブマトリクス表示パネルに正立画像を表示させるときに、第１のソース駆動回路およびゲート駆動回路の対を作動状態とし、かつ第２のソース駆動回路およびゲート駆動回路の対を非作動状態とする一方、前記正立画像から９０度回転させた画像を表示するときに、第１のソース駆動回路およびゲート駆動回路の対を非作動状態とし、かつ第２のソース駆動回路およびゲート駆動回路の対を作動状態とする制御手段を備えている構成としてもよい。
【００４０】
上記の構成によれば、制御手段により各第１および第２ソース駆動回路並びに第１および第２ゲート駆動回路が制御され、アクティブマトリクス表示パネルでの正立画像の表示と回転画像の表示とを適切に行なうことができる。
【００４１】
上記の画像表示装置は、前記第１および第２スイッチング素子が連続性粒塊シリコンからなる薄膜トランジスタであり、かつ第１、第２ソース駆動回路および第１、第２ゲート駆動回路を構成するトランジスタが連続性粒塊シリコンからなる構成としてもよい。
【００４２】
上記の構成によれば、連続性粒塊（Continuous Grain）シリコンは、多結晶シリコンよりも高い移動度を有するので、高開口率かつ高精細の表示パネルを実現可能である。
【００４３】
【発明の実施の形態】
本発明の実施の一形態を図１ないし図６に基づいて以下に説明する。
【００４４】
本実施の形態の画像表示装置としての液晶表示装置は、図２に示すように、液晶コントローラ（制御手段）１、アクティブマトリクス型の液晶表示パネル２、ソース駆動回路（第１ソース駆動回路）３、ゲート駆動回路（第１ゲート駆動回路）４、ソース駆動回路（第２ソース駆動回路）５、ゲート駆動回路（第２ゲート駆動回路）６を備えている。
【００４５】
ソース駆動回路３とゲート駆動回路４とは、正立画像表示用の駆動回路であり、一対をなし、それぞれ液晶表示パネル２の隣り合う辺に設けられている。同様に、ソース駆動回路５とゲート駆動回路６とは、回転画像表示用の駆動回路であり、一対をなし、それぞれ液晶表示パネル２の他の隣り合う辺に沿って設けられている。さらに、ソース駆動回路３とソース駆動回路５とは隣り合う辺に設けられている。したがって、液晶表示パネル２が例えば長方形である場合、ソース駆動回路３、５およびゲート駆動回路４、６はそれぞれ互いに約９０度の角度を有して配置されている。
【００４６】
ソース駆動回路３、５は、液晶コントローラ１からデータ信号を受け、液晶表示パネル２にデータ信号を出力する。ゲート駆動回路４、６は、液晶コントローラ１からアドレス制御信号を受け、これに基づき、液晶表示パネル２にアドレス信号を出力する。本実施の形態において、ソース駆動回路３、５のデータ信号線系統はデータ信号線８により互いに直接、接続されている。したがって、液晶コントローラ１には、直接的にはソース駆動回路３のみがデータ信号線７により接続されている。この構成は、一般に配線数が多くなるデータ信号線について、液晶コントローラ１とソース駆動回路３、５との間の配線数を少なくできるようにしたものである。一方、相対的に少ない配線数で済む液晶コントローラ１とゲート駆動回路４、６との接続については、ゲート駆動回路４、６が個々にアドレス制御信号線９、１０により液晶コントローラ１と接続されている。なお、この接続についても、同様に、例えばゲート駆動回路４のみを液晶コントローラ１と接続し、ゲート駆動回路４、６同士のアドレス信号線系統を直接接続してもよい。
【００４７】
また、ソース駆動回路３、ゲート駆動回路４、ソース駆動回路５、ゲート駆動回路６は、それぞれ制御信号線１１、１２、１３、１４により液晶コントローラ１と接続され、これら制御信号線１１〜１４を通じて液晶コントローラ１から入力される制御信号により動作が制御される。ソース駆動回路３、５およびゲート駆動回路４、６は非動作状態となった場合、出力がハイインピーダンスとなる。
【００４８】
液晶表示パネル２では、図１に示すように、複数の行方向電極線２１と複数の列方向電極線２２とがマトリクス状に設けられ、行方向電極線２１と列方向電極線２２との各交差部付近に画素２３が形成されている。各行方向電極線２１は、一端部がゲート駆動回路４に接続され、他端部がソース駆動回路５に接続されている。同様に、各列方向電極線２２は、一端部がソース駆動回路３に接続され、他端部がゲート駆動回路６に接続されている。したがって、行方向電極線２１は、ゲート駆動回路４が作動状態かつソース駆動回路５が非作動状態のときゲートバスラインとなる一方、その逆の場合、ソースバスラインとなる。同様に、列方向電極線２２は、ソース駆動回路３が作動状態かつゲート駆動回路６が非作動状態のとき、ソースバスラインとなる一方、その逆のとき、ゲートバスラインとなる。
【００４９】
各画素２３には、回路図で表すと、正立画像表示用の第１ＭＯＳトランジスタ３１、回転画像表示用の第２ＭＯＳトランジスタ３２、液晶３３および補助容量３４が設けられている。第１ＭＯＳトランジスタ３１のゲート端子は行方向電極線２１と接続され、第２ＭＯＳトランジスタ３２のゲート端子は列方向電極線２２と接続されている。第１ＭＯＳトランジスタ３１は、ソース端子が列方向電極線２２と接続され、ドレイン端子が液晶３３および補助容量３４の一端子と接続されている。第２ＭＯＳトランジスタ３２は、ドレイン端子が液晶３３および補助容量３４の上記一端子と接続され、ソース端子が行方向電極線２１と接続されている。液晶３３および補助容量３４の他端子は共通電極と接続されている。なお、以下の説明において、第１および第２ＭＯＳトランジスタ３１、３２の行方向電極線２１または列方向電極線２２と接続されている端子をソース端子とし、他方の端子をドレイン端子とする。
【００５０】
上記の第１および第２ＭＯＳトランジスタ３１、３２は、ゲート駆動回路４、６から出力されるアドレス信号によってＯＮされる一方、ソース駆動回路５、３から出力されるデータ信号によってはＯＮしない特性を有している。即ち、第１および第２ＭＯＳトランジスタ３１、３２のＯＮ電圧は、ソース駆動回路５、３から出力されるデータ信号のレベルよりも高くなっている。
【００５１】
液晶表示パネル２において上記特性が第１および第２ＭＯＳトランジスタ３１、３２に要求される理由、および上記特性の詳細について、図３および図４により説明する。なお、以下の説明において、行方向電極線２１はｎ本、列方向電極線２２はｍ本（ｎ，ｍは正の整数）設けられているものとし、ｉ，ｊを１≦ｉ≦ｎ、１≦ｊ≦ｍ（ｉ，ｊは正の整数）として使用する。
【００５２】
図３は第１および第２ＭＯＳトランジスタ３１、３２に印加される信号（電圧の一例である。同図において、Ｖｓｉｇはソース駆動回路３、５からそれぞれ列方向電極線２２、行方向電極線２１に出力されるデータ信号である。同図では、データ信号Ｖｓｉｇが例えば１フレーム毎に反転されることにより、液晶表示パネル２が交流駆動される場合を示している。Ｖｇはゲート駆動回路４、６からそれぞれ行方向電極線２１、列方向電極線２２に出力されるアドレス信号である。また、Ｖpは、アドレス信号Ｖｇにてアクティブにする行方向電極線２１、列方向電極線２２を選択すること、即ち第１および第２ＭＯＳトランジスタ３１、３２に与えるデータ信号Ｖｓｉｇを選択することにより、画素２３の液晶３３および補助容量３４に蓄えられる電圧を示している。
【００５３】
液晶表示パネル２において例えば正立画像を表示する場合には、ソース駆動回路３から各列方向電極線２２にデータ信号Ｖｓｉｇが出力されるとともに、ゲート駆動回路４の走査により順次各行方向電極線２１にアドレス信号Ｖｇが出力される。
【００５４】
行方向電極線２１ｉにゲート駆動回路４からアドレス信号Ｖｇが出力されて、その行方向電極線２１ｉがアクティブ（選択状態）、即ちハイ電位になると、行方向電極線２１ｉにゲート電極が接続されている第１ＭＯＳトランジスタ３１ｉがＯＮとなる。これにより、ソース駆動回路３から列方向電極線２２ｊ（第１ＭＯＳトランジスタ３１のソース端子が接続されている列方向電極線２２）に出力されているデータ信号Ｖｓｉｇが第１ＭＯＳトランジスタ３１ｉを介して液晶３３ｉおよび補助容量３４ｉに入力され、それらに蓄えられる。このとき蓄えられる電圧はＶｐである。
【００５５】
その後、ゲート駆動回路４による走査が行方向電極線２１ｉから次の行方向電極線２１（ｉ＋１）に移ると、行方向電極線２１ｉはロー電位となり、次の行方向電極線２１（ｉ＋１）がハイ電位となる。このとき、第２ＭＯＳトランジスタ３２ｉのＯＮ電位を列方向電極線２２ｊ（他の列方向電極線２２についても同様）に出力されるデータ信号Ｖｓｉｇの最大電位よりも高く設定しておけば、第２ＭＯＳトランジスタ３２ｉがＯＮして、液晶３３ｉおよび補助容量３４ｉに蓄えられていた電荷が第２ＭＯＳトランジスタ３２ｉを通じて行方向電極線２１ｉに逃げるといった事態が起こらない。即ち、電荷は液晶３３ｉおよび補助容量３４ｉに保持され、液晶表示パネル２の表示に支障を来すことがない。
【００５６】
次に、第１および第２ＭＯＳトランジスタ３１、３２に要求される特性例を具体的な電位によって説明する。
【００５７】
図３に示すように、データ信号Ｖｓｉｇの電位が６±４．５Ｖであるとき、ゲートＯＮ電位Ｖｏｎは、例えば、
Ｖｏｎ＞Ｖｓｉｇ（１０．５Ｖ）＋５．５Ｖ  ……（１）
となる。なお、１０．５Ｖは、（アドレス信号Ｖｇのロー電位を基準としたデータ信号Ｖｓｉｇの中心電位：６Ｖ）＋（データ信号Ｖｓｉｇの振幅×１／２：４．５Ｖ）であり、５．５Ｖは上記１０．５Ｖから導かれる第１および第２ＭＯＳトランジスタ３１、３２の動作マージンである。また、式（１）における具体的な値は、データ信号Ｖｓｉｇの振幅、およびデータ信号Ｖｓｉｇの中心電位に依存するため、固定した値をとるものではなく、一例である。
【００５８】
この場合には、ゲート駆動回路４、６の出力電圧とソース駆動回路３、５の出力電圧との電位差の最大値、即ちゲート端子とソース端子との電位差が１６．０Ｖ（＝１０．５Ｖ＋５．５Ｖ）よりも大きいことが、第１および第２ＭＯＳトランジスタ３１、３２のＯＮ条件となる。
【００５９】
例えば、ゲート駆動回路４による走査が行方向電極線２１ｉから次の行方向電極線２１（ｉ＋１）に移ると、非アクティブとなった行方向電極線２１ｉの電位が０Ｖ、即ち行方向電極線２１ｉをソースバスラインとする第２ＭＯＳトランジスタ３２ｉのデータ信号Ｖｓｉｇ＋が０Ｖとなる。このため、ゲート駆動回路４の出力電圧とソース駆動回路３の出力電圧との電位差（第２ＭＯＳトランジスタ３２ｉにおけるゲート端子とソース端子との電位差）は最大１０．５Ｖ（ソース駆動回路３から列方向電極線２２ｊに出力されるデータ信号Ｖｓｉｇの最大値）となる。したがって、式（１）のように、ゲートＯＮ電位Ｖｏｎを設定しておけば、第２ＭＯＳトランジスタ３２ｉがＯＮすることはなく、液晶３３ｉおよび補助容量３４ｉに保持された電荷が第２ＭＯＳトランジスタ３２ｉを通じて行方向電極線２１ｉに逃げてしまう事態を防止することができる。
【００６０】
また、ＭＯＳトランジスタは、図４のようなゲート電圧−ソース電流特性を有する。同図において、特性Ａは従来の液晶表示パネルが備えるＭＯＳトランジスタの特性を示し、特性Ｂは、本実施の形態における液晶表示パネル２の第１および第２ＭＯＳトランジスタ３１、３２において必要な特性を示している。即ち、ＭＯＳトランジスタをＯＮにするためのしきい値電圧Ｖｔｈ（ゲートＯＮ電位Ｖｏｎ）は、特性Ｂでのしきい値電圧Ｖｔｈ２が特性Ａでのしきい値電圧Ｖｔｈ１よりも高くなっている。なお、しきい値電圧Ｖｔｈ、即ちＭＯＳトランジスタをＯＮにするためのゲート電圧付近では、ソース電流の増加が急峻となる。
【００６１】
上記のように、第１および第２ＭＯＳトランジスタ３１、３２のしきい値電圧Ｖｔｈ２をしきい値電圧Ｖｔｈ１よりも高くすることにより、第１および第２ＭＯＳトランジスタ３１、３２に要求される、ＯＮ電圧がソース駆動回路の出力電圧よりも高いという特性を得ることができる。これにより、液晶３３ｉおよび補助容量３４ｉに電荷を蓄積させた例えば第１ＭＯＳトランジスタ３１ｉがＯＦＦとなった場合にも、第２ＭＯＳトランジスタ３２ｉがＯＮせず、液晶３３ｉおよび補助容量３４ｉの電荷が保持され、表示品位の低下を防止できる。
【００６２】
なお、上記しきい値電圧Ｖｔｈは、例えばゲート酸化膜を厚くすることなどのプロセス条件の変更により容易に実現可能である。さらには、チャンネル幅とチャンネル長とを変えることによっても実現可能である。
【００６３】
上記の構成において、例えば図５（ａ）に示すような正立画像を液晶表示パネル２に表示する場合には、液晶コントローラ１の制御により、ソース駆動回路３およびゲート駆動回路４が動作する。これにより、液晶コントローラ１からソース駆動回路３にデータ信号が入力され、これに基づき、ソース駆動回路３から各列方向電極線２２にデータ信号Ｖｓｉｇが出力される。この場合、列方向電極線２２はソースバスラインとして機能する。また、液晶コントローラ１からゲート駆動回路４にアドレス制御信号が入力され、これに基づき、ゲート駆動回路４から各行方向電極線２１にアドレス信号Ｖｇが順次出力される。この場合、行方向電極線２１はゲートバスラインとして機能する。
【００６４】
ゲート駆動回路４から行方向電極線２１ｉにアドレス信号Ｖｇが出力され、行方向電極線２１ｉがハイ電位になると、第１ＭＯＳトランジスタ３１ｉがＯＮとなる。これにより、ソース駆動回路３から列方向電極線２２ｊに出力されているデータ信号Ｖｓｉｇが第１ＭＯＳトランジスタ３１ｉを介して液晶３３ｉおよび補助容量３４ｉに入力され、それらに蓄えられる。これによりその画素２３において所望の表示が行なわれる。
【００６５】
その後、ゲート駆動回路４による走査が行方向電極線２１ｉから次の行方向電極線２１（ｉ＋１）に移ると、行方向電極線２１ｉはロー電位となり、行方向電極線２１（ｉ＋１）がハイ電位となる。このとき、第２ＭＯＳトランジスタ３２ｉのＯＮ電位（ゲートＯＮ電位Ｖｏｎ）は、前述のように、ソース駆動回路３の出力電位（データ信号Ｖｓｉｇ）によってはＯＮされない電位に設定されているので、第２ＭＯＳトランジスタ３２ｉがＯＮして、液晶３３ｉおよび補助容量３４ｉに蓄えられていた電荷が第２ＭＯＳトランジスタ３２ｉを通じて行方向電極線２１ｉに逃げるといったことが起こらない。したがって、電荷は液晶３３ｉおよび補助容量３４ｉに保持され、液晶表示パネル２では所望の表示品位が維持される。
【００６６】
なお、ゲート駆動回路６には液晶コントローラ１からアドレス制御信号が入力されるものの、ゲート駆動回路６は、制御信号線１４を通じて液晶コントローラ１から入力される制御信号により、出力がハイインピーダンスとなるよう制御される。したがって、列方向電極線２２、即ちゲート駆動回路６から見たゲートバスラインには、ゲート駆動回路６から何も出力されず、ソース駆動回路３からのデータ信号Ｖｓｉｇのみが第１ＭＯＳトランジスタ３１に入力される。
【００６７】
同様に、ソース駆動回路５にはデータ信号Ｖｓｉｇがソース駆動回路３を通じて入力されるものの、ソース駆動回路５は、制御信号線１３を通じて液晶コントローラ１から入力される制御信号により、出力がハイインピーダンスとなるよう制御される。したがって、行方向電極線２１、即ちソース駆動回路５から見たソースバスラインには、ソース駆動回路５から何も出力されない。
【００６８】
次に、図５（ｂ）に示すように、図５（ａ）に示した画像を９０度回転させた回転画像を液晶表示パネル２に表示する場合には、液晶コントローラ１の制御により、ソース駆動回路５およびゲート駆動回路６が動作する。この場合、液晶コントローラ１からソース駆動回路５にデータ信号が入力され、これに基づき、ソース駆動回路５から各行方向電極線２１にデータ信号Ｖｓｉｇが出力される。この場合、行方向電極線２１はソースバスラインとして機能する。また、液晶コントローラ１からゲート駆動回路６にアドレス制御信号が入力され、これに基づき、ゲート駆動回路６から各列方向電極線２２にアドレス信号Ｖｇが順次出力される。この場合、列方向電極線２２はゲートバスラインとして機能する。
【００６９】
ゲート駆動回路６から列方向電極線２２ｊにアドレス信号Ｖｇが出力され、列方向電極線２２ｊがハイ電位になると、第２ＭＯＳトランジスタ３２ｉがＯＮとなる。これにより、ソース駆動回路５から行方向電極線２１ｉに出力されているデータ信号Ｖｓｉｇが第２ＭＯＳトランジスタ３２ｉを介して液晶３３ｉおよび補助容量３４ｉに入力され、それらに蓄えられる。これによりその画素２３において所望の表示が行なわれる。
【００７０】
その後、ゲート駆動回路６による走査が列方向電極線２２ｊから次の列方向電極線２２（ｊ＋１）に移ると、列方向電極線２２ｊはロー電位となり、列方向電極線２２（ｊ＋１）がハイ電位となる。このとき、第１ＭＯＳトランジスタ３１ｉのＯＮ電位（ゲートＯＮ電位Ｖｏｎ）は、ソース駆動回路５の出力電位（データ信号Ｖｓｉｇ）によってはＯＮされない電位に設定されているので、第１ＭＯＳトランジスタ３１ｉがＯＮして、液晶３３ｉおよび補助容量３４ｉに蓄えられていた電荷が第１ＭＯＳトランジスタ３１ｉを通じて列方向電極線２２ｊに逃げるといったことが起こらない。したがって、電荷は液晶３３ｉおよび補助容量３４ｉに保持され、液晶表示パネル２では所望の表示品位が維持される。
【００７１】
なお、この場合にも、ゲート駆動回路４には液晶コントローラ１からアドレス制御信号が入力されるものの、ゲート駆動回路４は、制御信号線１２を通じて液晶コントローラ１から入力される制御信号により、出力がハイインピーダンスとなるよう制御される。したがって、行方向電極線２１、即ちゲート駆動回路４から見たソースバスラインには、ゲート駆動回路４から何も出力されず、ソース駆動回路５からのデータ信号Ｖｓｉｇのみが第２ＭＯＳトランジスタ３２に入力される。
【００７２】
同様に、ソース駆動回路３にはデータ信号Ｖｓｉｇがデータ信号線７を通じて入力されるものの、ソース駆動回路３は、制御信号線１１を通じて液晶コントローラ１から入力される制御信号により、出力がハイインピーダンスとなるよう制御される。したがって、列方向電極線２２、即ちソース駆動回路３から見たソースバスラインには、ソース駆動回路３から何も出力されない。
【００７３】
また、以上の説明においては、本願発明が液晶表示パネル２およびそれを備えた液晶表示装置に適用された例について示したが、本願発明は、例えば有機ＥＬ（Electroluminescence）表示パネルおよびそれを備えた有機ＥＬ表示装置にも適用可能である。この場合には、例えば図６に示すように、図１に示した画素２３において、液晶３３に代えてトランジスタ４１および有機ＥＬ素子４２を備えた構成となる。
【００７４】
また、本実施の形態において、第１ＭＯＳトランジスタ３１および第２ＭＯＳトランジスタ３２のゲート端子は、それぞれ、それらが設けられている画素２３の行方向電極線２１および列方向電極線２２に接続された構成としているが、これに限定されることなく、上記画素２３の何れかの側に隣り合う画素２３の行方向電極線２１および列方向電極線２２に接続されている構成としてもよい。
【００７５】
また、第１および第２ＭＯＳトランジスタ３１、３２は、多結晶シリコンからなる薄膜トランジスタ、あるいは連続性粒塊（Continuous Grain）シリコンからなる薄膜トランジスタであってもよい。さらに、ソース駆動回路３、５およびゲート駆動回路４、６を構成するトランジスタは、連続性粒塊（Continuous Grain）シリコンからなるものであってもよい。
【００７６】
【発明の効果】
以上のように、本発明のアクティブマトリクス表示パネルは、複数の行方向電極線と、これら行方向電極線とマトリクス状に設けられた複数の列方向電極線と、各行方向電極線と列方向電極線との交差部付近に形成され、電気光学素子を有する画素と、各画素に設けられ、第１端子、例えば入力端子（ソース端子またはドレイン端子）が前記列方向電極線と接続され、第２端子、例えば入力端子（ソース端子またはドレイン端子）が前記電気光学素子と接続され、ＯＮ／ＯＦＦ制御用の制御端子が前記行方向電極線と接続され、前記制御端子に入力される電位によりＯＮ動作となるＯＮ電位が前記行方向電極線に供給される信号電位よりも高くなっている第１スイッチング素子、例えば第１ＭＯＳトランジスタと、各画素に設けられ、第１端子、例えば入力端子（ソース端子またはドレイン端子）が前記行方向電極線と接続され、第２端子、例えば入力端子（ソース端子またはドレイン端子）が前記電気光学素子と接続され、ＯＮ／ＯＦＦ制御用の制御端子が前記列方向電極線と接続され、前記制御端子に入力される電位によりＯＮ動作となるＯＮ電位が前記列方向電極線に供給される信号電位よりも高くなっている第２スイッチング素子とを備えている構成である。
【００７７】
上記の構成によれば、本アクティブマトリクス表示パネルでは、行方向電極線と列方向電極線とが共にソースバスラインおよびゲートバスラインとして機能し、かつこれら行方向電極線と列方向電極線並びに第１および第２スイッチング素子により、正立画像および回転画像の表示が可能となるので、画素内に必要な回路要素を少なくでき、画素の開口率の低下を抑制でき、かつ低コストの構成とすることができる。
【００７８】
上記のアクティブマトリクス表示パネルは、第１スイッチング素子の制御端子が、その第１スイッチング素子が設けられている画素またはその画素に隣り合う画素の行方向電極線と接続され、第２スイッチング素子の制御端子が、その第２スイッチング素子が設けられている画素またはその画素に隣り合う画素の列方向電極線と接続されている構成としてもよい。
【００７９】
上記の構成によれば、上記の構成によれば、アクティブマトリクス表示パネルにおいて、バスラインの引き回しに余裕が得られ、画素の開口率の低下を抑制できる。
【００８０】
上記のアクティブマトリクス表示パネルは、前記電気光学素子が液晶素子からなる構成としてもよい。
【００８１】
上記の構成によれば、アクティブマトリクス型の液晶表示パネルにおいて、画素の開口率の低下を抑制でき、かつ低コストの構成とすることができる。
【００８２】
上記のアクティブマトリクス表示パネルは、前記電気光学素子が有機エレクトロルミネッセンス素子からなる構成としてもよい。
【００８３】
上記の構成によれば、アクティブマトリクス型の有機エレクトロルミネッセンス表示パネルにおいて、画素の開口率の低下を抑制でき、かつ低コストの構成とすることができる。
【００８４】
上記のアクティブマトリクス表示パネルは、第１および第２スイッチング素子が多結晶シリコンからなる薄膜トランジスタである構成としてもよい。
【００８５】
上記の構成によれば、第１および第２スイッチング素子が多結晶シリコンからなる薄膜トランジスタであるので、アクティブマトリクス表示パネルにソース駆動回路およびゲート駆動回路を設けた画像表示装置をする場合に、これら両駆動回路を画素と同一プロセスにより作製することができる。この結果、画像表示装置の製造が容易となる。
【００８６】
上記のアクティブマトリクス表示パネルは、前記第１および第２スイッチング素子が連続性粒塊（Continuous Grain）シリコンからなる薄膜トランジスタである構成としてもよい。
【００８７】
上記の構成によれば、連続性粒塊シリコンは、多結晶シリコンよりも高い移動度を有するので、高開口率かつ高精細の表示パネルを実現可能である。
【００８８】
本発明の画像表示装置は、上記のアクティブマトリクス表示パネルを備え、前記の各列方向電極線の一端部に第１ソース駆動回路が接続され、他端部に第２ゲート駆動回路が接続され、前記の各行方向電極線の一端部に第１ゲート駆動回路４が接続され、他端部に第２ソース駆動回路が接続され、これら第１および第２ソース駆動回路、並びに第１および第２ゲート駆動回路が、非作動状態において出力がハイインピーダンスになる構成である。
【００８９】
上記の構成によれば、画像表示装置は、アクティブマトリクス表示パネルの端部に、ソース駆動回路とゲート駆動回路からなる対を２対設けた簡単かつ低コストの構成であるので、アクティブマトリクス表示パネルが有する、画素の開口率の低下を抑制できかつ低コストであるという利点をそのまま備えたものとなる。
【００９０】
上記の画像表示装置は、前記アクティブマトリクス表示パネルが方形をなし、第１ソース駆動回路と第２ソース駆動回路とがアクティブマトリクス表示パネルの隣り合う辺に設けられ、かつ第１および第２ソース駆動回路のデータ信号線系統がデータ信号線により直接互いに接続されている構成としてもよい。
【００９１】
上記の構成によれば、第１および第２ソース駆動回路のデータ信号線系統がデータ信号線により直接互いに接続されているので、これら第１および第２ソース駆動回路にデータ信号を供給する例えばコントローラからは、何れか一方のソース駆動回路にデータ信号を供給すればよく、一般に信号配線数が多くなるコントローラとソース駆動回路との間において、信号配線数の増加を抑制することができる。
【００９２】
上記の画像表示装置は、前記アクティブマトリクス表示パネルに正立画像を表示させるときに、第１のソース駆動回路およびゲート駆動回路の対を作動状態とし、かつ第２のソース駆動回路およびゲート駆動回路の対を非作動状態とする一方、前記正立画像から９０度回転させた画像を表示するときに、第１のソース駆動回路およびゲート駆動回路の対を非作動状態とし、かつ第２のソース駆動回路およびゲート駆動回路の対を作動状態とする制御手段を備えている構成としてもよい。
【００９３】
上記の構成によれば、制御手段により各第１および第２ソース駆動回路並びに第１および第２ゲート駆動回路が制御され、アクティブマトリクス表示パネルでの正立画像の表示と回転画像の表示とを適切に行なうことができる。
【００９４】
上記の画像表示装置は、前記第１および第２スイッチング素子が連続性粒塊シリコンからなる薄膜トランジスタであり、かつ第１、第２ソース駆動回路および第１、第２ゲート駆動回路を構成するトランジスタが連続性粒塊シリコンからなる構成としてもよい。
【００９５】
上記の構成によれば、連続性粒塊（Continuous Grain）シリコンは、多結晶シリコンよりも高い移動度を有するので、高開口率かつ高精細の表示パネルを実現可能である。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示す液晶表示パネルの構成を示す回路図である。
【図２】図１に示した液晶表示パネルを備える液晶表示装置を示す概略のブロック図である。
【図３】図１に示した第１および第２ＭＯＳトランジスタのＯＮ電位を説明するものであって、データ信号Ｖｓｉｇ、ゲートＯＮ電位Ｖｏｎ並びに液晶に蓄えられる電圧Ｖｐ示す波形図である。
【図４】従来のＭＯＳトランジスタと図１に示した第１および第２ＭＯＳトランジスタのゲート電圧−ソース電流特性を示すグラフである。
【図５】図５（ａ）は液晶表示パネルに表示される正立画像例を示す説明図、図（ｂ）は、同画像を９０度回転した画像を示す説明図である。
【図６】図１に示した液晶表示パネルが有機ＥＬ表示パネルである場合の、表示パネルにおける１画素の構成を示す回路図である。
【図７】従来の液晶表示装置の構成を示す概略のブロック図である。
【図８】図７に示した液晶表示パネルの構成を示す回路図である。
【図９】他の従来の液晶表示パネルの構成を示す回路図である。
【符号の説明】
１      液晶コントローラ（制御手段）
２      液晶表示パネル
３      ソース駆動回路（第１ソース駆動回路）
４      ゲート駆動回路（第１ゲート駆動回路）
５      ソース駆動回路（第２ソース駆動回路）
６      ゲート駆動回路（第２ゲート駆動回路）
２１      行方向電極線
２２      列方向電極線
２３      画素
３１      第１ＭＯＳトランジスタ
３２      第２ＭＯＳトランジスタ
３３      液晶（電気光学素子）
３４      補助容量
４２      有機ＥＬ素子（電気光学素子）
Ｖｓｉｇ  データ信号
Ｖｏｎ    ゲートＯＮ電位
Ｖｇ      アドレス信号
【図１】
0003725458.tif 000002
【図２】
0003725458.tif 000003
【図３】
0003725458.tif 000004
【図４】
0003725458.tif 000005
【図５】
0003725458.tif 000006
【図６】
0003725458.tif 000007
【図７】
0003725458.tif 000008
【図８】
0003725458.tif 000009
【図９】
0003725458.tif 000010