(57)【特許請求の範囲】
【請求項１】
コントローラと複数のトランスポンダの選ばれたサブセットとの間の通信を開始する方法において、前記トランスポンダのそれぞれがｎビットのディジタルアドレスを有し、最初に、前記複数のトランスポンダの前記ｎビットのディジタルアドレスのありうる最初のビットを表わす最初のディジタル信号を、前記コントローラから前記複数のトランスポンダに、ＦＳＫ変調技術を用いて送信する工程と、応答として、ｎビットのディジタルアドレスの前記最初のビットとして前記ありうる最初のビットを持つ前記複数のトランスポンダの第１のサブセットから前記コントローラに送信された信号を、ＰＳＫ復調技術を用いて前記コントローラに受信させる工程と、次に、前記複数のトランスポンダの前記第１のサブセットの前記ｎビットのディジタルアドレスのありうる次のビットを表わす次のディジタル信号を、前記コントローラから、応答する複数のトランスポンダに、ＦＳＫ変調技術を用いて送信する工程と、応答として、ｎビットのディジタルアドレスの前記次のビットとして前記ありうる次のビットを持つトランスポンダの前記第１のサブセットの中の第２のサブセットから前記コントローラに送信された信号を、ＰＳＫ復調技術を用いて前記コントローラに受信させる工程と、前記コントローラから前記複数のトランスポンダに送信される前記ディジタル信号であって、前記ｎビットのアドレスの前記ありうる最初の、次の、及びさらに次のビットを表わすものが、前記複数のトランスポンダの前記選ばれたサブセットの前記ｎビットのアドレスの前記最初の、次の、及びさらに次のビットに一致するまで、前記コントローラから前記複数のトランスポンダに、前記応答して送信するトランスポンダの前記ｎビットのディジタルアドレスのありうるさらに次のビットを表わすさらに次のディジタル信号を選択的に、ＦＳＫ変調技術を用いて送信する工程と、を有する方法。
【請求項２】
前記複数のトランスポンダの中の選択されたトランスポンダから、応答として、前記コントローラが前記複数のトランスポンダの中の前記選択されたトランスポンダの所定のｎビットアドレスを示す信号を受信したとき、最後に、前記コントローラから前記複数のトランスポンダに最後のディジタル信号を送信する工程をさらに有する請求項１記載の方法。
【請求項３】
もし前記コントローラが前記最初のディジタル信号に応答する信号をトランスポンダから受信しなければ、補助的に、前記複数のトランスポンダの前記ｎビットディジタルアドレスの代わりのありうる最初のビットを表わす第２のディジタル信号を、前記コントローラから前記複数のトランスポンダに送信する工程をさらに有する請求項１記載の方法。
【請求項４】
前記ｎビットアドレスが、３つのディジタルビットを有する請求項１記載の方法。
【請求項５】
前記最初の、次の、及びさらに次の信号が、２つのディジタルビットを有する請求項１記載の方法。
【請求項６】
前記最後のディジタル信号が、２つのディジタルビットを有する請求項２記載の方法。
【請求項７】
コントローラの共通ＲＦフィールド内にある複数のトランスポンダの選ばれたサブセットとの通信を開始する方法において、前記複数のトランスポンダのそれぞれがｎビットアドレスを有し、前記ｎビットアドレスの最初のビットの所定の論理レベルを設定するため前記コントローラから前記複数のトランスポンダに、ＦＳＫ変調技術を用いて最初の信号を送信し、ｎビットアドレスの前記最初のビットとして前記所定の論理レベルを持つ前記トランスポンダは前記コントローラにＰＳＫ変調技術を用いて応答し、応答しない前記トランスポンダはリセット状態に入り、また、もし前記トランスポンダのいずれもが前記最初の信号に応答しなければ、前記ｎビットアドレスの前記最初のビットの反対の論理レベルを設定するため、前記コントローラから前記複数のトランスポンダにＦＳＫ変調技術を用いて次の信号を選択的に送信し、ｎビットアドレスの前記最初のビットとして前記反対の論理レベルを持つ前記トランスポンダは前記コントローラにＰＳＫ変調技術を用いて応答し、応答しない前記トランスポンダがリセット状態に入る工程と、前記ｎビットアドレスのそれぞれの残りのビットの論理レベルを設定するため、前記コントローラから前記複数のトランスポンダに、ＦＳＫ変調技術を用いて論理レベル問合せ信号を選択的に送信し、前記論理レベル問合せ信号に対応するｎビットアドレスの前記残りのビットの論理レベルを持つ前記トランスポンダが前記コントローラにＰＳＫ変調技術を用いて応答し、応答しない前記トランスポンダがリセット状態に入る工程と、を有する方法。
【請求項８】
前記最初の信号及び前記論理レベル問合せ信号に対応するｎビットアドレスを持つ前記トランスポンダの残りのトランスポンダに応答して、最後に、前記共通ＲＦフィールド内にある前記複数のトランスポンダに、前記コントローラによってＦＳＫ変調技術を用いてトランスポンダファウンド信号を送信する工程をさらに有する請求項７記載の方法。
【請求項９】
前記ｎビットアドレスが、３つのディジタルビットを有する請求項７記載の方法。
【請求項１０】
前記最初の信号及び前記論理レベル問合せ信号が、２つのディジタルビットを有する請求項７記載の方法。
【請求項１１】
前記トランスポンダファウンド信号が、２つのディジタルビットを有する請求項８記載の方法。
【請求項１２】
コントローラの共通ＲＦフィールド内にある複数のトランスポンダの選ばれたサブセットと通信を開始する方法において、前記複数のトランスポンダのそれぞれがｎビットアドレスを持ち、前記複数のトランスポンダの前記選ばれたサブセットの前記ｎビットアドレスに対応する一連のディジタル信号を、前記トランスポンダに、前記コントローラによってＦＳＫ変調技術を用いて送信する工程と、前記複数のトランスポンダの前記選ばれたサブセットから送信される前記一連のディジタル信号に対する応答を、ＰＳＫ復調技術を用いて前記コントローラに受信させる工程と、を有する方法。
【請求項１３】
前記ｎビットアドレスが、３つのディジタルビットを有する請求項１２記載の方法。
【請求項１４】
前記ディジタル信号が、２つのディジタルビットを有する請求項１２記載の方法。
【請求項１５】
前記応答が、１つのディジタルビットを有する請求項１２記載の方法。
【請求項１６】
コントローラと共通ＲＦフィールド内にある複数のトランスポンダの選ばれたサブセットとの間の通信を開始するための通信システムにおいて、前記トランスポンダのそれぞれがｎビットアドレスを持ち、前記コントローラから、前記複数のトランスポンダの前記選ばれたサブセットの前記ｎビットアドレスに対応する前記トランスポンダに、ＦＳＫ変調技術を用いて一連のディジタル信号を送信する、前記コントローラに備えられたトランスミッタ手段と、もし前記一連のディジタル信号が前記トランスポンダのｎビットアドレスに一致するなら、前記一連のディジタル信号に対する応答をＰＳＫ変調技術を用いて送信する、前記複数のトランスポンダのそれぞれに備えられた応答手段と、もし前記一連のディジタル信号が前記トランスポンダのｎビットアドレスに一致しなければ、前記トランスポンダをリセット状態にする、前記複数のトランスポンダのそれぞれに備えられたリセット手段と、を有する通信システム。
【請求項１７】
前記トランスミッタ手段が、マイクロプロセッサで制御されるＦＳＫ送信部を有する請求項１６記載の通信システム。
【請求項１８】
前記一連のディジタル信号が、ほぼ１２５［ＫＨｚ］〜１１６．３［ＫＨｚ］のＦＳＫ変調された信号を有する請求項１７記載の通信システム。
【請求項１９】
前記応答手段が、ＰＳＫ送信部を有する請求項１６記載の通信システム。
【請求項２０】
前記応答が、ほぼ６２．５［ＫＨｚ］のＰＳＫ変調された信号を有する請求項１９記載の通信システム。
【請求項２１】
前記ｎビットアドレスが、３つのディジタルビットを有する請求項１６記載の通信システム。
【請求項２２】
前記ディジタル信号が、２つのディジタルビットを有する請求項１６記載の通信システム。
【請求項２３】
前記応答が、１つのディジタルビットを有する請求項１６記載の通信システム。
【請求項２４】
前記コントローラが前記ｎビットのディジタルアドレスのビッド数についての応答送信を受信したとき、カウンタの値を増加する工程を更に備える請求項１記載の方法。
【請求項２５】
前記ｎビットのディジタルアドレスを有する選択されたトランスポンダが見出されたことを確認するために、前記カウンタに示される値を前記ｎビットのディジタルアドレスのビッド数と比較する工程を更に備える請求項２４記載の方法。
【請求項２６】
前記最初のディジタル信号に応答しないトランスポンダを選択的にリセット状態にする請求項１記載の方法。
【請求項２７】
前記次のディジタル信号に応答しないトランスポンダを選択的にリセット状態にする請求項２６記載の方法。
【請求項２８】
コントローラと複数のトランスポンダの選ばれたサブセットとの間の通信を開始する方法において、前記トランスポンダのそれぞれがｎビットのディジタルアドレスを有し、最初に、前記コントローラから送信される前記複数のトランスポンダの前記ｎビットのディジタルアドレスのありうる最初のビットを表わす最初のディジタル信号を、ＦＳＫ復調技術を用いて前記複数のトランスポンダに受信させる工程と、応答して、ｎビットのディジタルアドレスの前記最初のビットとして前記ありうる最初のビットを持つ前記複数のトランスポンダの第１のサブセットから、前記コントローラに、ＰＳＫ変調技術を用いて信号を送信し、また、応答しないトランスポンダをリセット状態にする工程と、次に、前記コントローラから送信される前記複数のトランスポンダの前記第１のサブセットの前記ｎビットのディジタルアドレスのありうる次のビットを表わす次のディジタル信号を、ＦＳＫ復調技術を用いて前記複数のトランスポンダの前記第１のサブセットに受信させる工程と、応答して、ｎビットのディジタルアドレスの前記次のビットとして前記ありうる次のビットを持つトランスポンダの前記第１のサブセットの中の第２のサブセットから、前記コントローラに、ＰＳＫ変調技術を用いて信号を送信し、また、前記応答しないトランスポンダをリセット状態にする工程と、前記コントローラから前記複数のトランスポンダに送信される前記ディジタル信号であって、前記ｎビットのアドレスの前記ありうる最初の、次の、及びさらに次のビットを表わすものが、前記複数のトランスポンダの前記選ばれたサブセットの前記ｎビットのアドレスの前記最初の、次の、及びさらに次のビットに一致するまで、前記コントローラから送信される、前記応答して送信するトランスポンダの前記ｎビットのディジタルアドレスのありうるさらに次のビットを表わすさらに次のディジタル信号を、選択的に、ＦＳＫ復調技術を用いて前記複数のトランスポンダに受信させる工程と、を有する方法。
【請求項２９】
前記複数のトランスポンダの中の選択されたトランスポンダが、応答して前記コントローラに向けて、前記複数のトランスポンダの中の前記選択されたトランスポンダの所定のｎビットアドレスを示す信号を送信したとき、最後に、前記コントローラから送信される最後のディジタル信号を、ＦＳＫ復調技術を用いて前記複数のトランスポンダに受信させる工程をさらに有する請求項１記載の方法。
【請求項３０】
前記複数のトランスポンダの中で前記最初のディジタル信号に応答して信号を送信するトランスポンダがないときに、補助的に、前記コントローラから送信される前記複数のトランスポンダの前記ｎビットディジタルアドレスの代わりのありうる最初のビットを表わす第２のディジタル信号を、ＦＳＫ復調技術を用いて前記複数のトランスポンダに受信させる工程をさらに有する請求項２９記載の方法。
【請求項３１】
前記ｎビットアドレスが、３つのディジタルビットを有する請求項２９記載の方法。
【請求項３２】
前記最初の、次の、及びさらに次の信号が、２つのディジタルビットを有する請求項２９記載の方法。
【請求項３３】
前記最後のディジタル信号が、２つのディジタルビットを有する請求項３０記載の方法。
【請求項３４】
前記コントローラが前記ｎビットのディジタルアドレスのビッド数についての応答送信を受信したとき、カウンタの値を増加する工程を更に備える請求項２９記載の方法。
【請求項３５】
前記ｎビットのディジタルアドレスを有する選択されたトランスポンダが見出されたことを確認するために、前記カウンタに示される値を前記ｎビットのディジタルアドレスのビッド数と比較する工程を更に備える請求項２４記載の方法。
【請求項３６】
コントローラの共通ＲＦフィールド内にある複数のトランスポンダの選ばれたサブセットと通信を開始する方法において、前記複数のトランスポンダのそれぞれがｎビットアドレスを持ち、前記コントローラから送信される、前記複数のトランスポンダの前記選ばれたサブセットの前記ｎビットアドレスに対応する一連のディジタル信号を、ＦＳＫ復調技術を用いて前記トランスポンダに受信させる工程と、前記複数のトランンスポンダの前記選ばれたサブセットから、前記コントローラに、ＰＳＫ変調技術を用いて前記一連のディジタル信号に対する応答を送信し、前記複数のトランスポンダの前記選ばれたサブセット以外の前記複数のトランスポンダがリセット状態になる工程と、を有する方法。
【請求項３７】
前記ｎビットアドレスが、３つのディジタルビットを有する請求項３６記載の方法。
【請求項３８】
前記ディジタル信号が、２つのディジタルビットを有する請求項３６記載の方法。
【請求項３９】
前記応答が、１つのディジタルビットを有する請求項３６記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、１９９４年２月１０日に出願され、発明の名称が「強誘電体メモリを持つ高容量コンデンサの集積化」である米国特許出願第０８／１９４，７０６号、及び、１９９４年３月１８日に出願され、発明の名称が「メモリセルアレイの所定部分を書込み保護するシステム及び方法」である米国特許出願第０８／２１０，６９９号において説明された発明に関連する。これら両出願は、本出願の承継人に譲渡されており、それらの開示内容はこの明細書によって明確に組み入れられている。
【０００２】
本発明は、主に、高周波（ＲＦ）識別（ＩＤ）システムの分野に関する。特に、本発明は、コントローラと、共通ＲＦフィールド内にある複数のトランスポンダの選ばれたもの又は他のサブセットとの間の通信を開始するシステム及び方法に関する。本発明のシステム及び方法は、コロラド州  ８０１１１、  エングルウッド、  グリーンウッド  プラザ  ブールバード  ６０８０のラコム  システムズ  インコーポレイテッド（会社名：Ｒａｃｏｍ  Ｓｙｓｔｅｍｓ，  Ｉｎｃ．）から入手できるラコムＲＦＭ２５６（商品名）受動・近接ＲＦ読取り／書込みカード式トランスポンダ（ＲＦ／ＩＤタグ）、及び、関連するＲＦＣ１００コア（商品名）読取り／書込み電子モジュールコントローラ、又は、他の類似する装置について特に有用である。
【０００３】
【従来の技術】
ラコムＲＦＭ２５６（商品名）は、近くに配置されたＲＦコントローラに誘導結合することによって電力が供給される不揮発性メモリ素子を組込んでいる受動ＲＦトランスポンダである。トランスポンダに不揮発性メモリからのデータの読取り又は不揮発性メモリへのデータの書込みのいずれかをさせ、そして、コントローラからの特定の指令に応じて位相偏移変調（ＰＳＫ）を用いてデータをコントローラに送り返させるために、ラコム通信システムは、電力供給用のＲＦ信号を周波数偏移変調（ＦＳＫ）するコントローラを用いる。ラコム通信システムは、選ばれたビットを補足することによって、内容が読み出されそしてコントローラに伝送されるときに、トランスポンダにその不揮発性メモリアレイに同時にデータを書込ませるコントローラを用いて、完全二重モードか半二重モードのいずれかで動作することができる。ラコムＲＦＭ２５６（商品名）トランスポンダは、独占的なジルコンチタン酸塩（ＰＺＴ）セラミック薄膜工程を用いて製造された強誘電体ランダムアクセスメモリ（ＦＲＡＭ）不揮発性集積回路を用いており、本発明の承継人であるコロラド州、  コロラド  スプリングスのラムトロン  インターナショナル  コーポレーションから入手できる。
【０００４】
動作に際しては、ラコム通信システムは、コントローラからトランスポンダへ送信されるＦＳＫ変調されたＲＦ信号を利用する。トランスポンダは、このＦＳＫ変調されたＲＦ信号から電力を得る。ＦＳＫ変調を用いると、振幅偏位変調（ＡＳＫ）やパルス変調技術のような他の変調技術に対して、平均信号電力が最大になり、オンチップ振動周波数基準を組込むことなしに、ＦＳＫ符号化された信号を変調することができる。現在のラコムＲＦＭ２５６（商品名）トランスポンダシステムにおいては、トランスポンダに、（ａ）そのようなアドレスのワードのみを読取らせ、又は、（ｂ）そのようなアドレスで始るメモリの全ての内容を読取らせるために働く４ビット時間同期ブロック、開始ビット、メモリアドレス及びコマンドビットを送信するために、コントローラは、１２５［ＫＨｚ］と１１６．３［ＫＨｚ］の間のデータ信号を変調する。
【０００５】
関連するコントローラの電磁場に入れることによって電力を立上げると、ＲＦＭ２５６（商品名）トランスポンダは、１２５［ＫＨｚ］ＦＳＫ  ＲＦ入力から得られた６２．５［ＫＨｚ］のコヒーレントＰＳＫ変調された信号を用いるコントローラに、連続的に構成ワードを伝送する。
【０００６】
強誘電体メモリアレイに関してＦＳＫ及びＰＳＫ変調技術の組合せを用いると、トランスポンダ「書込み」範囲は「読取り」範囲と同じになり、読取り及び書込み指令の間の干渉又はコントローラのＲＦ信号範囲内にある他のトランスポンダ間の干渉は効果的に防止される。それぞれのＲＦＭ２５６（商品名）トランスポンダの構成ワードは、コントローラの指令ワードのそれらの部分に一致する同期ブロック及び開始ビットと、コントローラによるさらなる書込みから予め「ロックされていた」メモリワードを示す複数のビットとを含む。複数の「ハードワイヤード」マスクビット及びタイプビットが、特定のトランスポンダ、又は、複数のトランスポンダの他のサブセットを見分けるために、そして、それを他のものから識別するために、用いられる。強誘電体メモリアレイ内におけるこれらの又は他の記憶位置は、コントローラが通信することを希望する所定のトランスポンダの固有のＩＤ番号又は複数のトランスポンダの選ばれたサブセットのための固有の共通のＩＤ番号を設定するために用いられる。
【０００７】
ラコムのトランスポンダ及び通信システムは、半二重モード又は全二重モードのいずれかで動作することができる。前者の例では、トランスポンダは、共通ワードのワードアドレス位置において特定されたワードで始る「読取り」指令に応じて、メモリから要求されたワードを送信するであろう。このような通信制御手順を用いて、コントローラは「書込み」を開始する前に最初にトランスポンダメモリの内容を知らなければならない。書込み動作は、補足することが要求されるトランスポンダメモリから読み出されたそれぞれのビットに同期して１回の１１６．３［ＫＨｚ］ＲＦ電力を送信することによって実行される。典型的には、コントローラは、その時、書込み動作が適切に実行されたかを確認するために、トランスポンダメモリの関連箇所の他の「読取り」を開始するであろう。
【０００８】
また、通信システムは完全二重モードで動作され、それによって読取り／書込み／確認動作が１度のパス動作において実行される。このモードにおいては、コントローラは、それらがトランスポンダから読み出されたときに、メモリワードの選ばれたビットを補足し、１つのビット時間のそれぞれの間にデータが適切に書込まれたことを確認するであろう。
【０００９】
【発明が解決しようとする課題】
ラコム及び他のＲＦ／ＩＤタグ通信システムに関しては、コントローラ又は「読取装置」が、コントローラの電力供給ＲＦフィールド内にある複数のトランスポンダの中から、特定のトランスポンダ、又は、トランスポンダの選ばれたサブセットを、いつでも選び出すことができることが重要である。ある実施例においては、特定のトランスポンダを識別し、全ての他のトランスポンダからそれを区別し、そして２つ以上のトランスポンダが同時にコントローラと通信しようとして互いに干渉し合い、コントローラとトランスポンダとの間のデータ読取り又は書込みの誤りを引起こす可能性を無くすることによって、コントローラと特定のトランスポンダとの間の通信がより確実になる。他の実施例においては、ここで開示されたシステム及び方法は、それぞれが固有の共通ＩＤ番号又はそれらの応用におけるＩＤ番号部を持つ複数のトランスポンダの選ばれたサブセットと通信するために利用することができる。このシステム及び方法においては、例えば、トランスポンダの選択されたグループに同時にデータを書込むことが望ましい。この後者の実施例は、所定のあて先に向けられた手荷物に付けられた全てのトランスポンダに、同じあて先情報が同時に書込まれる手荷物タグの応用において特に役に立つ。
【００１０】
本発明のシステム及び方法の特定の実施例によれば、それぞれのトランスポンダは、不揮発性メモリに「マスク」ビット、「タイプ」ビット、及び／又は他の選ばれたビットの組合せの形でプログラムされた固有の（又は、固有で共通の）ＩＤ番号を持つ。トランスポンダは、コントローラから一連の指令／問合せを受信し、このＩＤ番号に基づいて応答し、又は、応答しない。トランスポンダは、もし複数のトランスポンダが応答するならば、コントローラが少なくとも一つのトランスポンダが応答したことを認識できるように、コントローラに対して応答する。個々の応答にとって、何台のトランスポンダが応答したかを判断する必要はない。根本的には、コントローラは、探し出されたＩＤ番号に基づいて個々のトランスポンダ又はトランスポンダのグループを選び出す一連の指令を送信する。
【００１１】
【課題を解決するための手段及び作用】
概略的に言えば、コントローラと、それぞれのトランスポンダがｎビットディジタルアドレスを含む複数のトランスポンダの選択されたセットとの間の通信を開始する方法が開示されている。トランスポンダのｎビットディジタルアドレスの最初のビットとして、ありうる最初のビットを持つ複数のトランスポンダの第１のサブセットは、トランスポンダが、最初のビット位置においてありうる最初のビットを持つか否かを問合せるコントローラからの信号に応答して、コントローラに信号を送信する。もし、ｎビットディジタルアドレスが、ありうる最初のビットでなければ、応答ではなく、送信するトランスポンダはリセット状態になる。コントローラは、次に、複数のトランスポンダの第１のサブセットのｎビットディジタルアドレスのありうる次のビットを表わす応答する複数のトランスポンダに、次のディジタル信号を送信する。ｎビットディジタルアドレスの次のビットとして、ありうる次のビットを持つトランスポンダの第１のサブセットの中の第２のサブセットは、コントローラに信号を送信し、また、応答ではなく送信するトランスポンダは、リセット状態になる。ｎビットアドレスのありうる最初の、次の、及びさらに次のビットを表わすディジタル信号であって、コントローラから複数のトランスポンダへ送信されたものが、複数のトランスポンダの選択されたサブセットのｎビットアドレスの最初の、次の、及びさらに次のビットに一致するまで、コントローラは、応答して送信するトランスポンダのｎビットディジタルアドレスのありうるさらに次のビットを表わす複数のトランスポンダへのさらに次のディジタル信号を二者択一的に送信する。複数のトランスポンダの選ばれたサブセットが、複数のトランスポンダの選ばれたサブセットの所定のｎビットアドレスを示す信号を、コントローラに応答して送信したときに、最後のディジタル信号がコントローラから複数のトランスポンダに送信される。
【００１２】
また、コントローラの共通ＲＦフィールド内にある複数のトランスポンダの選ばれたサブセットと通信を開始する方法が開示されている。ここで、複数のトランスポンダのそれぞれは、ｎビットアドレスを持つ。この方法は、種々のｎビットアドレスの最初のビットの与えられた論理レベルを設定するために複数のトランスポンダに第１の信号を送信する工程を有する。ここでは、ｎビットアドレスの最初のビットとして所定の論理レベルを持つトランスポンダが、前記コントローラに応答し、応答しないトランスポンダがリセット状態になる。また、いずれのトランスポンダも第１の信号に応答しなければ、ｎビットアドレスの最初のビットの反対の論理レベルを設定するために複数のトランスポンダに次の信号が送信される。ここでは、ｎビットアドレスの最初のビットとして反対の論理レベルを持つトランスポンダと応答しないトランスポンダとがリセット状態になる。論理レベル問合せ信号は、トランスポンダのｎビットアドレスのそれぞれの残りのビットの論理レベルを設定するため複数のトランスポンダに選択的に送信される。ここで、論理レベル問合せ信号に対応するｎビットアドレスの残りのビットの論理レベルを持つトランスポンダは、コントローラに応答し、応答しないトランスポンダはリセット状態になる。
【００１３】
さらに、コントローラの共通ＲＦフィールドにおいて複数のトランスポンダの選択されたサブセットと通信を開始する方法が開示されている。ここでは、複数のトランスポンダのそれぞれが、固有の、又は、共通して固有のｎビットアドレスを有する。この方法は、コントローラから複数のトランスポンダの選択されたサブセットのｎビットアドレスに対応するトランスポンダに、一連のディジタル信号を送信する工程を有する。複数のトランスポンダの選択されたサブセットから一連のディジタル信号に対する応答が送信され、複数のトランスポンダの選択されたサブセット以外の複数のトランスポンダは、リセット状態になる。
【００１４】
さらに、コントローラと共通ＲＦフィールド内における複数のトランスポンダの選択されたサブセットとの間の通信を開始する通信システムが開示されている。ここでは、トランスポンダのそれぞれが、固有の又は共通して固有のｎビットアドレスを有する。そのシステムは、コントローラから、複数のトランスポンダの選択されたサブセットのｎビットアドレスに対応するトランスポンダに、一連のディジタル信号を送信する、コントローラに備えられたトランスミッタ手段を有する。もし、一連のディジタル信号がトランスポンダのｎビットアドレスに対応するなら、複数のトランスポンダのそれぞれに備えられた応答手段は、一連のディジタル信号に対する応答を送信する。もし一連のディジタル信号がトランスポンダのｎビットアドレスに対応しなければ、複数のトランスポンダのそれぞれに備えられたリセット手段は、トランスポンダをリセット状態にする。
【００１５】
以上に説明されたように、本発明の原理は、単一で固有のＩＤ番号を持つ特に固有のトランスポンダとの通信の開始、及び、複数のトランスポンダのより多くの選ばれたサブセットとの通信の開始に利用できる。ここで、選ばれたサブセットのそれぞれは、固有の共通ＩＤ番号又はＩＤ番号セグメントを持つ。このように、同じデータを複数のトランスポンダの選択されたサブセットに同時に書込むことができる。
【００１６】
本発明の上記及び他の特徴及び目的、及びそれらを達成する方法が、より明らかにされ、本発明は、添付図面に関連して取上げられた特定の実施例の以下の説明によって最もよく理解されるであろう。
【００１７】
【実施例】
図１には、複数のトランスポンダ１０又は「タグ」が、トランスポンダ１０の選ばれたものからデータを読取り、また、そこにデータを書込む通信装置を有するコントローラ１２又は「読取装置」と共に、示されている。
【００１８】
コントローラ１２は、アンテナ２０に連結されたＦＳＫ送信部１６の動作を制御するマイクロプロセッサ１４を有する。内蔵された不揮発性メモリアレイからデータを読取るか又はそこにデータを書込むための指令を、トランスポンダ１０の選ばれたものに与えるために、コントローラ１２は、例えば、ＦＳＫ変調された１２５［ＫＨｚ］信号をトランスポンダ１０に送信する。さらに、ＦＳＫ変調された１２５［ＫＨｚ］信号は、トランスポンダ１０の不揮発性メモリアレイ及び他の関連する論理ブロックのための内部電力を得るためにも用いられる。
【００１９】
トランスポンダ１０の特定のものに向けられた指令に応じて、その特定のトランスポンダ１０は、例えば、６２．５［ＫＨｚ］ＰＳＫ変調された信号によって、構成データ又は不揮発性メモリアレイ内に格納されたデータを用いて応答する。この６２．５［ＫＨｚ］信号は、アンテナ２０によって受信され、ＰＳＫ受信部１８によってマイクロプロセッサ１４に伝えられる。図示されるように、コントローラ１２は、ＲＳ−２３２又はウィーガンド（Wiegand）インタフェースによって、ホストコンピュータ２２に接続される。
【００２０】
もしコントローラ１２から送信されるＦＳＫ変調された信号の有効範囲内に一つのトランスポンダ１０だけがあるならば、どのトランスポンダ１０がコントローラ１２からの指令に応答しており、又は、どのトランスポンダ１０がコントローラ１２と通信しようとしているのか混同することはない。しかし、もしコントローラ１２の共通ＲＦフィールド内に複数のトランスポンダ１０があるならば、コントローラ１２は、２つのトランスポンダ１０が同時にコントローラ１２と通信しようとする可能性を無くして、データ劣化の可能性を生じさせる相互送信を防ぐために、それぞれのトランスポンダ１０を個々に確実に選び出すことができなければならない。
【００２１】
本発明の具体的な実施例によれば、トランスポンダ１０のそれぞれは、内部にプログラムされた固有の２値ＩＤ（識別）番号を有する。例えば、「タグＸ」は“０１０”という固有のＩＤ番号を持ち、「タグＹ」は“０１１”という固有のＩＤ番号を持ち、「タグＺ」は“１１０”という固有のＩＤ番号を持つ。固有のｎビットのアドレスは、８，１６，３２等のいかなるビット数をも含むことができる。以下に、より完全に説明される処理によれば、トランスポンダ１０は、コントローラ１２から一連の指令／問合せを受信し、この指令／問合せに対して応答するか、又は、応答せずにトランスポンダ自身をリセットさせる。トランスポンダ１０は、複数のトランスポンダ１０が偶然に応答した場合に、コントローラ１２が少なくとも一つのトランスポンダ１０が応答したことを認識することができるように、コントローラ１２に対して応答する。個々の応答のために、コントローラ１２は、何台のトランスポンダ１０が応答したかを判断することを要求されない。根本的には、コントローラ１２は、トランスポンダの固有のＩＤ番号に基づいてトランスポンダ１０の個々のものを選び出す一連の指令を送信する。コントローラ１２が送信できる４つの指令は、以下の通りである。
【００２２】
リセット０
ＲＦフィールド内にある全てのトランスポンダ１０をリセットし、トランスポンダの固有のＩＤ番号の最初のビットとして“０”を持つかについて全てのトランスポンダ１０に問合せる。
【００２３】
ビット０
ＲＦフィールド内にある全てのトランスポンダ１０に、トランスポンダの固有のＩＤ番号の現在のビットとして“０”を持つかについて問合せる。
【００２４】
ビット１
トランスポンダ１０に、トランスポンダの固有のＩＤ番号の現在のビットとして“１”を持つかについて問合せる。
【００２５】
ファウンド（見つけ出された）
コントローラ１２から、共通ＲＦフィールド内のトランスポンダ１０に、トランスポンダ１０の適切なものが見つけ出されたという指令である。
【００２６】
以下の典型的な実施例に関しては、リセット０指令は“００”に対応し、ビット０指令は“０１”に対応し、ビット１指令は“１０”に対応し、ファウンド指令は“１１”に対応する。
【００２７】
以下の表１〜８には、コントローラ１２から複数のトランスポンダ１０に送信される一連の指令が、「リセット０」で始まり「ファウンド」指令で終っていることが示されている。固有のＩＤ番号におけるそれぞれの現在のビット位置に対応する「ビット０」指令及び「ビット１」指令の特定の送信を挟むことによって、トランスポンダ１０の特定のものの身元は固有のＩＤ番号に基づいて判断することができる。それゆえ、表３に示される指令シーケンスは、示された指令シーケンスに対する適当な応答によって、例えば、「タグＸ」を見分け、同時に、同じＩＤ番号を持たず、偶然にコントローラ１２のＲＦフィールド内にある全ての他のトランスポンダ１０をリセットさせるであろう。同様に、表４は、「タグＹ」を見分けるための指令シーケンスを示し、また、表７は、リセット０指令がコントローラ１２によって再び送信されるまでリセット状態に入る全ての他のトランスポンダ１０から「タグＺ」を見分けるために必要な対応する「リセット０」指令と、「ビット０」指令と、「ビット１」指令と、「ファウンド」指令とを示す。
【００２８】
【表１】
0003659600.tif 000002
【００２９】
【表２】
0003659600.tif 000003
【００３０】
【表３】
0003659600.tif 000004
【００３１】
【表４】
0003659600.tif 000005
【００３２】
【表５】
0003659600.tif 000006
【００３３】
【表６】
0003659600.tif 000007
【００３４】
【表７】
0003659600.tif 000008
【００３５】
【表８】
0003659600.tif 000009
【００３６】
説明された、そして以下に図２、図３、及び図４を用いてより詳細に開示される指令／応答手法を利用すれば、（ａ）２つの指令ビットと、（ｂ）例えば、論理“１”の最初の「スペース」ビットと、（ｃ）応答ビットと、（ｄ）例えば、論理“１”の２番目の「スペース」ビットとからなる５回のＲＦ搬送波サイクルにおける指令／応答シーケンスを実施することができる。一例が、以下の表９に示されている。いかなる現在のＩＤビット値をも見分けるため、最悪の場合において、これは１０回の搬送波サイクル（又は、２つの指令）以下であることを要求する。
【００３７】
【表９】
0003659600.tif 000010
【００３８】
上記指令シーケンスにおいては、電力供給ＲＦフィールドに遅れて入るいかなるトランスポンダ１０に関しても、電力供給するコントローラ１２からリセット０指令を特別に送信することだけによって、一列に並んだ２つのゼロを受信し、それをリセット０指令（“００”）と解釈するトランスポンダ１０が存在する可能性がある。
【００３９】
以下の表１０に示されるように、もし１台以上のトランスポンダ１０からの応答によって、コントローラ１２から送信された指令を妨害する可能性がないのであれば、代わりに、以下の表１０に示されるように、コントローラ１２からの指令を３ビット指令で構成してもよい。
【００４０】
ラコム通信システムにおいては、先に述べたように、コントローラ１２からトランスポンダ１０への通信は、ＦＳＫ変調技術を用いて行われ、一方、トランスポンダ１０からコントローラ１２への応答は、ＰＳＫ変調された信号によってなされる。この方法を利用することによって、トランスポンダ１０からコントローラ１２への通信は、コントローラ１２から送信された指令を妨害しないであろう。
【００４１】
【表１０】
0003659600.tif 000011
【００４２】
さらに、図２には、コントローラ１２の共通の電場内にある複数のトランスポンダ１０の選ばれたものとの通信を開始させるための論理フロー１００が示されており、このコントローラ１２はトランスポンダ１０の特定のものを順に見分ける。論理フロー１００は、リセットカウントを０にセットするリセットステップ１０２で始まる。リセット０送信ステップ１０４において、コントローラ１２は共通ＲＦフィールド内の全てのトランスポンダ１０に“００”を送信する。判断ステップ１０６において、コントローラ１２は１台以上のトランスポンダ１０がリセット０指令に応答したか否かを判断する。もし１台以上のトランスポンダ１０からの応答が検出されたならば、論理フロー１００は、以下に、より完全に説明されるように、増加カウントステップ１１２に進む。
【００４３】
もしリセット０指令に対する応答が検出されなければ、コントローラ１２のファームウエアは、ビット１送信ステップ１０８において、“１０”が送信されることを命じる。その後、判断ステップ１１０において、コントローラ１２は、ビット１指令に対する応答が検出されたか否かを判断する。もし応答が検出されなければ、論理フロー１００はリセットステップ１０２に戻る。代わりに、もしビット１指令に対する応答が検出されるならば、カウントは、増加カウントステップ１１２において、１だけ増加する。
【００４４】
増加カウントステップ１１２に続いて、ビット０送信ステップ１１４において、コントローラ１２は、“０１”を送信する。その後、コントローラ１２は、判断ステップ１１６において、応答があったか否かを知るために、ＲＦフィールド内のトランスポンダ１０を監視する。もし判断ステップ１１６において応答が検出されなかったなら、ビット１送信ステップ１１８において、コントローラ１２は、“１０”を送信する。もし判断ステップ１１６又は判断ステップ１２０においてトランスポンダ１０からの応答が検出されたなら、最終のカウント判断ステップ１２２において、カウントが、｛（固有のＩＤビット数）−１｝に等しい「３１」、即ち、２5−１の値に等しくなったか否かが判断される。もし最終のカウント判断ステップ１２２において、「３１」の最終カウントに到達しなかったなら、論理フロー１００は、増加カウントステップ１１２に戻る。もしカウント値が「３１」に等しければ、送信ステップ１２４において、指令「ファウンド」又は“１１”がＲＦフィールド内のトランスポンダ１０の全てに送信される。そして、ファウンドタグステップ１２６に到達する。もし判断ステップ１２０において、トランスポンダ１０からの応答が検出されなければ、論理フロー１００は、図示されるように、リセットステップ１０２に戻る。
【００４５】
さらに、図３には、特定のｎビットアドレスを持つトランスポンダ１０を意図的に見つけ出すことによって特定のトランスポンダ１０を見つけるためのコントローラ１２の追加の論理フロー１０１が示されている。このフローチャートに関して、図２のステップ１０２から１１０までについて先に説明されたものと同じステップには同じ番号が付されており、先の説明は十分である。
【００４６】
ステップ１１２に続いて、判断ステップ１１３に到達する。このステップ１１３では、もし所望のビットが“１”であるなら、“０１”を送信するために処理はステップ１１５に進む。また、もし所望のビットが“０”であるなら、ステップ１１７においても、“０１”が送信され、そして判断ステップ１２５に到達する。判断ステップ１２５において、もし応答がなかったら、カウントを０にリセットするために処理はステップ１０２に戻る。また、もし応答が受信されたなら、以下に、より完全に説明されるように、処理は追加の判断ステップ１２７に進む。
【００４７】
ステップ１１５に続くステップ１１９において、トランスポンダ１０から受信された応答にかかわらず、コントローラ１２は応答を無視し、ステップ１２１において“１０”を送信する。その後、ステップ１２３において、応答が受信されなかったなら、カウントを“０”にリセットするため、処理はステップ１０２に戻る。また、もし応答が受信されたなら、処理は判断ステップ１２７に進む。このステップ１２７において、もしカウントが「３１」に等しくなければ、カウントを“１”だけ増加させるため、処理はステップ１１２に戻る。もしカウントが「３１」に等しければ、ステップ１２９において、“１１”がトランスポンダ１０に送信され、処理はファウンドタグステップ１３１において終了する。
【００４８】
図４には、トランスポンダの論理フロー１３０が示されている。トランスポンダの論理フロー１３０は、カウント値を０にリセットするリセットステップ１３２で始まる。その後、判断ステップ１３４において、リセット０指令（“００”）が受信されたかについて判断がなされる。もしリセット０指令が受信されたなら、トランスポンダの論理フロー１３０は判断ステップ１３６に進む。しかし、もしリセット０が受信されず、代わりにビット０（“０１”）、ビット１（“１０”）、又はファウンド（“１１”）の一つが検出されたなら、その後、処理はリセットステップ１３２に戻る。判断ステップ１３６において、もしビット［カウント］値が０に等しければ、その後、トランスポンダの論理フロー１３０は応答ステップ１３８に進む。もしビット［カウント］値が０に等しくなければ、その後、判断ステップ１４６において、ビット１指令が受信されたか否かの判断がなされる。もしビット１指令が受信されたなら、トランスポンダ論理フロー１３０は、応答ステップ１３８に進む。また、もし他の指令が受信されたなら、トランスポンダの論理フロー１３０はリセットステップ１３２に戻る。
【００４９】
最終カウントの判断ステップ１４０においては、「３１」の最終カウントが内部カウンタに到達したかを判断する。もし最終カウントに到達したなら、その後、トランスポンダの論理フロー１３０は、判断ステップ１４８に進む。ここで、もし“１１”が受信されたなら、ファウンドタグステップ１５０において適当なトランスポンダ１０が決定される。代わりに、もし“００”、“０１”、又は、“１０”が受信されたなら、判断ステップ１４８の後にリセットステップ１３２が続く。もし最終カウントの判断ステップ１４０において最終カウントに到達したなかったら、その後、判断ステップ１４２において、トランスポンダ１０は“ビット０”指令が受信されたかを判断し、もしされたなら、その後、トランスポンダの論理フロー１３０は、カウント値が１だけ増加する増加カウントステップ１４４に進む。また、もしビット０指令以外の指令が受信されたなら、トランスポンダの論理フロー１３０はリセットステップ１３２に戻る。
【００５０】
先に述べた図に関しては、コントローラ１２は、コントローラ１２の有効ＲＦフィールド内のトランスポンダ１０の全てをリセットさせるリセット０（“００”）指令を最初に送信する。トランスポンダの固有のＩＤ番号の最初のビット位置に“０”を持つトランスポンダ１０の全てが、コントローラ１２に応答する。その後、コントローラ１２は、リセット０指令に対する応答を受信したか否かに基づいて、２つの二者択一のコースの動作に着手し始める。もしコントローラ１２が応答を検出したなら、コントローラは内部カウンタを増加させ、ビット０（“０１”）指令を送信する。他方、もしコントローラ１２が応答を受信しなかったら、コントローラはビット１（“１０”）指令を送信する。
【００５１】
第２の指令を受信すると、個々のトランスポンダ１０はそれぞれ、どの指令が受信されたかによって選ばれた方法によって反応する。もしトランスポンダ１０が、最初のビット位置において“１”を持ち、トランスポンダがビット０指令を受信するのであれば、トラスポンダは自身をリセットする。また、もしトランスポンダ１０が最初のビット位置において“１”を持ち、ビット１指令を受信するなら、トランスポンダは応答し、内部カウンタを増加させる。もしトランスポンダ１０が最初のビット位置に“０”を持ち、ビット０指令を受信するなら、もし固有のＩＤ番号の２番目のビットに“０”を持つなら、トランスポンダは応答する。
【００５２】
それゆえ、それぞれのトランスポンダ１０は、トランスポンダに固有のＩＤ番号のディジタル値及びコントローラ１２から受信された指令シーケンスに基づいて応答する。指令の正しいシーケンスを受信しなかった全てのトランスポンダ１０は、通信シーケンスの間にそれら自身をリセットし、リセット０指令が送信されるまでコントローラ１２からのさらなる指令に応答しない。このように、ただ一つのトランスポンダ１０のみが、最初の通信中に自身をリセットしない。このトランスポンダ１０は、共通ＲＦフィールド内に存在することもある他のトランスポンダ１０からの干渉なしに通信することができる。加えて、もしコントローラ１２が、特定の固有のＩＤ番号を持つ特定のトランスポンダ１０を選び出したいのであれば、それは所望の固有のＩＤ番号に基づく特定の指令シーケンスを送り、適当な回数それが応答を受信することを確認する必要のみがある。他の全てのトランスポンダ１０は、送信された指令の結果として、それら自身をリセットする。
【００５３】
図５には、トランスポンダ１０の他の論理フロー１３１が示されている。この論理フローによれば、所定のトランスポンダ１０を迅速に特定できる。このフローチャートに関連して、先に説明された指令は、以下の点を反映するように修正された。“００”はリセット指令であり、“０１”は現在のビットが“０”であるか否かについて問合せる指令であり、“１０”は現在のビットが“１”であるか否かについて問合せる指令であり、“１１”は先に説明されたファウンドタグ指令である。この図において、図４の論理フローのステップ１３２及び１３４に関して先に説明されたものと同じステップには、同じ番号が付され、それらについての上記説明は十分である。
【００５４】
判断ステップ１３４の後に、判断ステップ１３５に進み、ここでは、もしトランスポンダ１０が“０１”又は“１０”指令を受信したなら処理は判断ステップ１３７又は１３９にそれぞれ進む。判断ステップ１３７においては、もしビット［カウント］＝０であるなら（又は、判断ステップ１３９において、もしビット［カウント］＝１であるなら）、論理は判断ステップ１４１に進む。また、判断ステップ１３７及び１３９において、もし結果が真でなければ、処理はステップ１３２に戻り、カウントは“０”にリセットされる。
【００５５】
判断ステップ１４１において、もしカウントが「３１」に等しくなければ、処理はカウントを“１”だけ増加させるステップ１４３に進み、判断ステップ１３５が繰り返される。もし判断ステップ１４１においてカウントが「３１」に等しく、そして、判断ステップ１４５において、もし“００”、“０１”、又は、“１０”が受信されたなら、カウントを“０”にリセットするために処理はステップ１３２に戻る。他方、もしトランスポンダ１０により受信された指令が“１１”ならば、処理はファウンドタグステップ１４７で終了する。
【００５６】
以上において、特定の装置及び方法に関して本発明の原理が説明されたが、前述の説明は一例に過ぎず、本発明の範囲を限定するものではないことは明確に理解される。特に、本発明の原理は、固有のＩＤ番号を持つただ一つのトランスポンダを持つ選択されたサブセットのトランスポンダ、又は、固有の共通ＩＤ番号又はＩＤ番号セグメントを持つ多数のサブセットのトランスポンダを持つ通信の開始に適用できる。
【００５７】
【発明の効果】
以上に説明されたように、本発明の原理は、固有のＩＤ番号を持つ固有のトランスポンダとの通信の開始、及び、複数のトランスポンダの選ばれたサブセットとの通信の開始に利用できる。
【図面の簡単な説明】
【図１】  関連するＲＦコントローラ（又は「読取装置」）の電力を供給する電磁場内に入れられた複数の受動ＲＦ／ＩＤトランスポンダ（又は「タグ」）の簡略化された代表的な図である。このＲＦコントローラによる１２５［ＫＨｚ］ＦＳＫ変調された信号によって、固有のアドレスに基づいて、トランスポンダの特定のものに、指令を向けることができる。適当なトランスポンダは、ＰＳＫ変調された６２．５［ＫＨｚ］信号によって応答するが、残りのトランスポンダはリセット状態になる。
【図２】  例えば、所定のシーケンスにおいて所定の指令を送信し、共通ＲＦフィールド内の複数のトランスポンダからコントローラへの応答を監視するコントローラのマイクロプロセッサのファームウエアの論理フロー図である。共通ＲＦフィールドは、固有のＩＤ番号又はアドレスに基づく特定の標的トランスポンダとの通信を開始するために用いることができる。
【図３】  例えば、特定のシーケンスにおいて所定の指令を送信し、共通ＲＦフィールド内の複数のトランスポンダからコントローラへの応答を監視するコントローラのマイクロプロセッサのファームウエアの追加の論理フロー図である。共通ＲＦフィールドは、特定の標的トランスポンダ又はトランスポンダの他の選択されたサブセットとの通信を開始するために用いることができる。
【図４】  トランスポンダに固有のＩＤ番号に基づいて複数のトランスポンダの中の特定のものを見分け、同時にコントローラのＲＦフィールド内の他のトランスポンダをリセット状態にする図２又は図３のコントローラの論理フローに関連して役に立つトランスポンダの制御ロジック又は限定された状態の装置のための論理フロー図である。
【図５】  トランスポンダに固有なＩＤ番号においてそれぞれのビットに一つの指令を用いる複数のトランスポンダの特定のものをより迅速に識別するために役に立つトランスポンダの制御ロジック又は限定された状態の装置のための追加の論理フロー図である。
【符号の説明】
１０  トランスポンダ、  １２  コントローラ、  １４  マイクロプロセッサ、  １６  ＦＳＫ変調器、  １８  ＰＳＫ変調器、  ２０  アンテナ、  ２２  ホストコンピュータ。
【図１】
0003659600.tif 000012
【図２】
0003659600.tif 000013
【図３】
0003659600.tif 000014
【図４】
0003659600.tif 000015
【図５】
0003659600.tif 000016