(57)【特許請求の範囲】
【請求項１】
電子部品と、
前記電子部品に設けられた電極と、
前記電子部品が重ねられる接着層と、
前記接着層に形成され、端部が前記電極と接続されるビアと
を備えた多層配線基板において、
前記電極の径は、前記ビアの径よりも小さく、
前記電極は、前記電子部品が前記接着層に重ねられる際に前記ビアの端部に埋め込まれることにより、側面の少なくとも一部が前記ビアと接している
ことを特徴とする多層配線基板。
【請求項２】
内蔵部品と、
前記内蔵部品に設けられた電極と、
前記内蔵部品が重ねられる接着層と、
前記接着層に形成され、端部が前記電極と接続されるビアと
を備えた多層配線基板において、
前記電極の径は、前記ビアの径よりも小さく、
前記電極は、前記内蔵部品が前記接着層に重ねられる際に前記ビアの端部に埋め込まれることにより、側面の少なくとも一部が前記ビアと接している
ことを特徴とする多層配線基板。
【請求項３】
前記電子部品は、パッド及びこのパッドを覆う樹脂を有し、
前記電極は、前記パッドに接続された再配線電極であり、前記樹脂の外側に露出されている
ことを特徴とする請求項１記載の多層配線基板。
【請求項４】
前記内蔵部品は、パッド及びこのパッドを覆う樹脂を有し、
前記電極は、前記パッドに接続された再配線電極であり、前記樹脂の外側に露出されている
ことを特徴とする請求項２記載の多層配線基板。
【請求項５】
樹脂基材に設けられたランドを有する配線パターンを備え、
前記ビアの前記電極と接続されていない端部は、前記ランドに接続されている
ことを特徴とする請求項１〜４のいずれか１項記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ビアを介して層間接続される多層配線基板に関する。
【背景技術】
【０００２】
近年、携帯機器の多機能化に伴い、半導体デバイスの更なる高機能化が求められている。そして、この要求を満たすため、半導体デバイスの配線技術は向上し、配線の微細化が進んでいる。高密度配線技術としては、多層配線基板が知られているが、例えば引用文献１に記載されているように、一般的には層間を接続するビアの径に対してビアの端部に接続されるランドの径は大きく設定されている。また、同様にビアの径に対してビアの端部に接続される電子部品の電極の径は大きく設定されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３１５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記引用文献１のようにビアの径に対してランドの径が大きい構造や、ビアの径に対して電子部品の電極の径が大きな構造においては、ランドや電極間のスペースが狭くなるため、ＷＬＣＳＰ等の狭ピッチ化された電極パッドを有する半導体デバイスを接続するような場合には、電極パッドと接続されたビアからの配線の引き回しが困難となる場合がある。そこで、ランドや電極の径を極力小さくしてランドや電極間のスペースを確保することも考えられるが、ランドや電極の径を小さくすると、ビアとランドや電極との接触面積が小さくなって接続抵抗が増加したり、ランドや電極とビアとの間の僅かな位置ずれによって接続不良が生じる。
【０００５】
この発明は、上述した従来技術による問題点を解消し、接続抵抗の増加や接続不良の発生を抑制できる多層配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る一の多層配線基板は、電子部品と、前記電子部品に設けられた電極と、前記電子部品が重ねられる接着層と、前記接着層に形成され、端部が前記電極と接続されるビアとを備えた多層配線基板において、前記電極の側面の少なくとも一部が前記ビアと接していることを特徴とする。
【０００７】
本発明に係る一の多層配線基板によれば、電極が形成された電子部品が重ねられる接着層にビアが形成され、電極の側面の少なくとも一部はビアと接している。従って、ビアと電極との合わせずれが生じても、ビアと電極との接触面積の低下を抑えることができる。このため、接続抵抗の増加や接続不良の発生を抑制することができる。
【０００８】
また、本発明に係る他の多層配線基板は、内蔵部品と、前記内蔵部品に設けられた電極と、前記内蔵部品が重ねられる接着層と、前記接着層に形成され、端部が前記電極と接続されるビアとを備えた多層配線基板において、前記電極の側面の少なくとも一部が前記ビアと接していることを特徴とする。
【０００９】
本発明に係る他の多層配線基板によれば、上記一の多層配線基板と同様の作用効果を奏することができる。
【００１０】
本発明の一実施形態においては、前記電極は前記ビアに埋め込まれている。これにより、ビアと電極との接触面積を増やすことができる。
【００１１】
また、本発明の他の実施形態においては、前記電極の径は、前記ビアの径よりも小さい。これにより、電極の占有面積を小さくできて電極間のピッチも小さくできる。従って、電極を高密度にレイアウトできる。
【００１２】
また、本発明の更に他の実施形態においては、樹脂基材に設けられたランドを有する配線パターンを備え、前記ビアの前記電極と接続されていない端部は、前記ランドに接続されている。
【発明の効果】
【００１３】
本発明によれば、多層配線基板の接続抵抗や接続不良を低減できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る多層配線基板の構造を示す断面図である。
【図２】第１の実施形態に係る電極とビアとの関係を示す上面図である。
【図３】本発明の第１の実施形態に係る多層配線基板の製造工程を示すフローチャートである。
【図４】同多層配線基板の製造工程の概略を示す断面図である。
【図５】同多層配線基板の製造工程の概略を示す断面図である。
【図６】同多層配線基板の製造工程の概略を示す断面図である。
【図７】同多層配線基板の製造工程の概略を示す断面図である。
【図８】同多層配線基板の製造工程の概略を示す断面図である。
【図９】本発明の第２の実施形態に係る多層配線基板の構造を示す断面図である。
【図１０】本発明の第２の実施形態に係る多層配線基板の製造工程を示すフローチャートである。
【図１１】同多層配線基板の製造工程の概略を示す断面図である。
【図１２】同多層配線基板の製造工程の概略を示す断面図である。
【図１３】同多層配線基板の製造工程の概略を示す断面図である。
【図１４】同多層配線基板の製造工程の概略を示す断面図である。
【図１５】本発明の他の実施形態に係る電極とビアとの関係を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、添付の図面を参照して、この発明の実施形態に係る多層配線基板を詳細に説明する。
【００１６】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る多層配線基板の構造を示す断面図である。第１の実施形態に係る多層配線基板は、図１に示すように、第１プリント配線基材１０と、第２プリント配線基材２０と、保護層４０と、第３プリント配線基材３０とを熱圧着（接着層５１〜５３）により積層し、電子部品９０を実装した構造を備える。
【００１７】
接着層５１は、第１プリント配線基材１０と第２プリント配線基材２０との間を接着する。接着層５２は、第２プリント配線基材２０と保護層４０との間を接着する。接着層５３は、保護層４０と第３プリント配線基材３０との間を接着する。保護層４０は、加熱圧着時の層間短絡を防止するため、絶縁フィルム（ＰＥＴ，ポリイミド，液晶ポリマー（ＬＣＰ）等）により構成される。接着層５１〜５３は、例えばエポキシ系やアクリル系の接着剤など、有機系接着剤などからなる。
【００１８】
更に、多層配線基板は、図１に示すように、電子部品９０、及びビア７０を有する。電子部品９０は、第３プリント配線基材３０に形成された開口部３９内に、接着層５３に直接取り付けられた状態で実装される。ビア７０は、積層方向に延びて保護層４０を貫通し、電子部品９０と第２プリント配線基材２０との間、すなわち接着層５３、保護層４０、及び接着層５２に設けられる。
【００１９】
ビア７０は、低融点の金属フィラーと高融点の金属フィラーを含む合金により構成され、その表面を熱硬化性樹脂により覆われている。ここで、金属フィラーは、例えばニッケル、金、銀、銅、アルミニウム、鉄、錫、ビスマス、インジウム、鉛などである。熱硬化性樹脂は、例えばエポキシ、アクリル、ウレタンなどを主成分とするペーストである。
【００２０】
第１〜第３プリント配線基材１０〜３０は、各々、図１に示すように、第１〜第３樹脂基材１１〜３１、及び信号用配線１２〜３２を有する。信号用配線１２は、第１樹脂基材１１の下面（片面）に形成される。信号用配線２２は、第２樹脂基材２１の下面及び上面（両面）に形成される。信号用配線３２は、第３樹脂基材３１の下面及び上面（両面）に形成される。
【００２１】
第１〜第３樹脂基材１１〜３１は、樹脂フィルムにより構成される。ここで、樹脂フィルムは、例えばポリイミド、ポリオレフィン、液晶ポリマー（ＬＣＰ）、熱硬化性のエポキシ樹脂等である。信号用配線１２〜３２は、パターン形成された銅箔などの導電材により構成される。
【００２２】
また、第３プリント配線基材３０は、第３樹脂基材３１を貫通するビアホールＨ内に充填された信号用ビア３３を有する。信号用ビア３３は、第３樹脂基材３１の両面に形成された信号用配線３２にそれぞれ接続される。信号用ビア３３は、例えばめっきにより形成される。
【００２３】
電子部品９０は、ＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）により構成される。電子部品９０の下面には、図１に示すように、パッド６１ａに接続された再配線電極等の電極６１、樹脂６２が設けられる。電極６１は、ビア７０の上端と電気的に接続される。樹脂６２は、電極６１を露出させるように電子部品９０の下面を覆う。
【００２４】
ここで、図２は、第１の実施形態に係る電極６１とビア７０との関係を示す上面図である。図２に示すように、電極６１の径はビア７０の径よりも小さく、電極６１はビア７０に埋め込まれている。従って、電極６１はその下面だけではなく、側面でもビア７０と接している。電極６１はＣｕ、Ｎｉ、Ａｕ、Ａｌなどの導電材により構成され、ビア７０と合金を形成している。
【００２５】
仮に、ビア７０が電極６１の下面に接し、電極６１の径がビア７０の径よりも大きい場合は、電極６１間の間隔が狭くなって、電子部品９０における電極６１の数が少なくなってしまう。これに対し、第１の実施形態に係る多層配線基板では、電子部品９０の電極６１を高密度にレイアウトすることができる。
【００２６】
なお、上記のように電極６１の径がビア７０の径よりも小さくなると、ビア７０と電極６１との接触面積が小さくなると共に、ビア７０と電極６１との位置合わせズレが生じた場合には、接続不良になる可能性が高くなる。しかしながら、この点、第１の実施形態に係る多層配線基板では、電極６１がビア７０の上端に埋め込まれており、電極６１の下面のみならず、電極６１の側面もビア７０と接している。このため、接触面積を十分に大きくすることができ、且つビア７０と電極６１との位置合わせズレが生じたとしても、ビア７０と電極６１との接触面積の低下及び接続不良を抑えることができる。
【００２７】
次に、図３に沿って、図４〜図８を参照しながら第１の実施形態に係る多層配線基板の製造方法について説明する。図３は、第１の実施形態に係る多層配線基板の製造工程を示すフローチャートである。図４〜図８は、多層配線基板の製造工程の概略を示す断面図である。
【００２８】
まず、図４に示すように、第１〜第３プリント配線基材１０〜３０を準備する（図３のステップＳ１００）。ここで、第１〜第３プリント配線基材１０〜３０の信号用配線１２〜３２は、サブトラクティブ法又はセミアディティブ法により形成される。また、第３プリント配線基材３０の開口部３９は、レーザ加工、ドリル加工、金型加工により形成される。
【００２９】
次に、図５に示すように、第１プリント配線基材１０の上面に接着層５１を積層させ（図３のステップＳ１０２）、更に第２プリント配線基材２０の上面に接着層５２、保護層４０、及び接着層５３を積層させる（図３のステップＳ１０４）。
【００３０】
続いて、図６に示すように、第３プリント配線基材３０を接着層５３の上面に積層させ、第１〜第３プリント配線基材１０〜３０を仮圧着させる（図３のステップＳ１０６）。その後、図７に示すように、例えばレーザ加工により、接着層５３、保護層４０、及び接着層５２を貫通するホールＨ’を形成し、図８に示すように、ホールＨ’を導電ペーストで埋めることによってビア７０を形成する（図３のステップＳ１０８）。
【００３１】
最後に、電子部品９０が第３プリント配線基材３０の開口部３９内に収容されるように位置合わせして、電子部品９０を接着層５３の上面に実装し（図３のステップＳ１１０）、第１〜第３プリント配線基材１０〜３０を加熱圧着させる。これにより、電極６１がビア７０の上端部に埋め込まれるように電子部品９０が開口部３９内に実装されると共に、第１〜第３プリント配線基材１０〜３０が圧着され、図１に示す多層配線基板が製造される。
【００３２】
なお、ビア７０の電極６１と接続されていない下端は、第２プリント配線基材２０の第２樹脂基材２１の上面に形成された信号用配線２２のランドと接続されている。この電極６１とビア７０とが圧着される際に、ビア７０内の低融点の金属フィラー及び熱硬化性樹脂は融解する。融解した低融点の金属フィラーは、電極６１の銅などと合金化する。
【００３３】
［第２の実施形態］
次に、図９を参照して、本発明の第２の実施形態に係る多層配線基板について説明する。第１の実施形態に係る多層配線基板は、電子部品９０を実装した多層配線基板であったが、第２の実施形態に係る多層配線基板は、内蔵部品６０を内蔵する部品内蔵基板として機能する。
【００３４】
図９は、本発明の第２の実施形態に係る多層配線基板の構造を示す断面図である。第２の実施形態に係る多層配線基板は、図９に示すように、第１プリント配線基材１０と、第２プリント配線基材２０と、保護層４０と、第３プリント配線基材３０とを熱圧着（接着層５１〜５３）により積層し、内蔵部品６０を内蔵した構造を備える。
【００３５】
接着層５１〜５３、保護層４０、第１〜第３プリント配線基材１０〜３０、内蔵部品６０の基本的な構成は第１の実施形態において説明した接着層５１〜５３、保護層４０、第１〜第３プリント配線基材１０〜３０、電子部品９０と同様であるため、以降においては、基本的に第１の実施形態と相違する点について説明する。
【００３６】
第２の実施形態に係る多層配線基板は、図９に示すように、内蔵部品６０、及びビア７０を有する。内蔵部品６０は、第２プリント配線基材２０に形成された開口部２９内に、第１及び第３プリント配線基材１０，３０に挟まれた状態で内蔵される。ビア７０は、積層方向に延びて保護層４０を貫通して、内蔵部品６０と第３プリント配線基材３０の上面の信号用配線３２との間、すなわち接着層５２、保護層４０、接着層５３、及び第３樹脂基材３１に設けられる。
【００３７】
内蔵部品６０は、電子部品９０と同様にＷＬＰにより構成され、その上面には、図９に示すように、パッド６１ａに接続された再配線電極等の電極６１、樹脂６２が設けられ、電極６１はビア７０の下端と電気的に接続される。樹脂６２は、電極６１を露出させるように内蔵部品６０の上面を覆う。
【００３８】
内蔵部品６０の電極６１の径は、ビア７０の径よりも小さく構成されている。ビア７０の上端は、第３プリント配線基材３０の第３樹脂基材３１の上面に形成された信号用配線３２のランドと第３樹脂基材３１を貫通した状態で接続される。このように構成された第２の実施形態に係る多層配線基板においても、上記第１の実施形態に係る多層配線基板と同様の作用効果を奏することができる。
【００３９】
次に、図１０に沿って、図１１〜図１４を参照しながら第２の実施形態に係る多層配線基板の製造方法について説明する。図１０は、第２の実施形態に係る多層配線基板の製造工程を示すフローチャートである。図１１〜図１４は、多層配線基板の製造工程の概略を示す断面図である。
【００４０】
まず、図１１に示すように、開口部２９が形成された第２プリント配線基材２０と共に第１及び第３プリント配線基材１０，３０を準備する（図１０のステップＳ１２０）。次に、図１２に示すように、第１プリント配線基材１０の上面に接着層５１を積層させ（図１０のステップＳ１２２）、第３プリント配線基材３０の下面に接着層５３、保護層４０、及び接着層５２を積層させる（図１０のステップＳ１２４）。
【００４１】
続いて、図１３に示すように、第２プリント配線基材２０の上面に第３プリント配線基材３０に積層された接着層５２を積層し、レーザ加工により接着層５２、保護層４０、接着層５３、及び第３樹脂基材３１を貫通するホールＨ’を形成し、図１４に示すように、ホールＨ’を導電ペーストで埋めることによってビア７０を形成する（図１０のステップＳ１２６）。
【００４２】
そして、第１プリント配線基材１０に積層された接着層５１の上面に内蔵部品６０を実装し（図１０のステップＳ１２８）、内蔵部品６０を開口部２９内に収容するように接着層５１の上面に第２プリント配線基材２０を積層させた上で、第１〜第３プリント配線基材１０〜３０を加熱圧着させる（図１０のステップＳ１３０）。
【００４３】
以上、本発明の実施形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、種々の変更、追加等が可能である。例えば、図１５（ａ）〜（ｃ）に示すように、電極６１の側面の一部のみがビア７０に接していてもよい。
【００４４】
図１５（ａ）に示す例においては、電極６１の側面の一部及び下面の一部のみがビア７０に接する。図１５（ｂ）に示す例においては、電極６１の側面の一部及び下面の全体のみがビア７０に接する。図１５（ｃ）に示す例においては、電極６１の下面全体及び側面の下部のみがビア７０に接する。
【符号の説明】
【００４５】
１０〜３０          第１〜第３プリント配線基材
１１〜３１          第１〜第３樹脂基材
１２〜３２          信号用配線
２９，３９          開口部
３３                信号用ビア
４０                保護層
５１〜５３          接着層
６０                内蔵部品
６１                電極
６１ａ              パッド
６２                樹脂
７０                ビア
９０                電子部品
【要約】
【課題】接続抵抗の増加や接続不良の発生を抑制できる多層配線基板を提供する。
【解決手段】多層配線基板は、電子部品と、電子部品に設けられた電極と、電子部品が重ねられる接着層と、接着層に形成され、端部が電極と接続されるビアとを備える。電子部品の電極の側面の少なくとも一部はビアと接している。従って、ビアと電極との合わせずれが生じても、ビアと電極との接触面積の低下を抑えることができる。
【選択図】図１【図１】
0005635171.tif 000002
【図２】
0005635171.tif 000003
【図３】
0005635171.tif 000004
【図４】
0005635171.tif 000005
【図５】
0005635171.tif 000006
【図６】
0005635171.tif 000007
【図７】
0005635171.tif 000008
【図８】
0005635171.tif 000009
【図９】
0005635171.tif 000010
【図１０】
0005635171.tif 000011
【図１１】
0005635171.tif 000012
【図１２】
0005635171.tif 000013
【図１３】
0005635171.tif 000014
【図１４】
0005635171.tif 000015
【図１５】
0005635171.tif 000016