(57)【特許請求の範囲】
【請求項１】
複数の回路機能部が接続されることで回路構成され、前記複数の回路機能部が、積層基板に形成した複数の内層電極、表面電極、裏面電極、および前記積層基板に実装された実装回路部品により実現される高周波モジュールであって、
同じ機能を有する前記実装回路部品と、前記複数の内層電極の何れかによりパターン形成された内部形成型回路素子とが並列接続された回路構成を有する整合回路を、前記複数の回路機能部間に備え、
前記実装回路部品と前記内部形成型回路素子との間には、前記複数の内層電極の一つにより形成された第１のグランド電極が形成され、
前記内部形成型回路素子と前記積層基板の裏面との間には、前記複数の内層電極の一つにより形成された第２のグランド電極が形成されている、
高周波モジュール。
【請求項２】
複数の回路機能部が接続されることで回路構成され、前記複数の回路機能部が、積層基板に形成した複数の内層電極、表面電極、裏面電極、および前記積層基板に実装された実装回路部品により実現される高周波モジュールであって、
同じ機能を有する前記実装回路部品と、前記複数の内層電極の何れかによりパターン形成された内部形成型回路素子とが並列接続された回路構成を有する整合回路を、前記複数の回路機能部間に備え、
前記実装回路部品側にある前記複数の内層電極の一つにより形成された第１のグランド電極と、
前記積層基板の裏面側にある前記複数の内層電極の一つにより形成された第２のグランド電極と、
を備え、
前記実装回路部品と前記内部形成型回路素子とはキャパシタであり、
前記内部形成型回路素子のキャパシタは、前記第１のグランド電極と前記第２のグランド電極との間に形成された前記複数の内層電極の一つ、及び、前記第１のグランド電極又は前記第２のグランド電極の少なくともいずれか一方を用いて形成されている、高周波モジュール。
【請求項３】
前記実装回路部品には、該実装回路部品の電気特性値が前記内部形成型回路素子の電気特性値よりも大きいものが用いられている、請求項１又は２に記載の高周波モジュール。
【請求項４】
前記内部形成型回路素子は、前記積層基板の表面よりも裏面に近い側の内層電極により形成されている、請求項１から３の何れかに記載の高周波モジュール。
【請求項５】
前記実装回路部品の実装される領域と前記内部形成型回路素子の形成される領域とは、前記積層基板を表面側から見て、少なくとも一部が重なり合う位置にあり、
前記第１のグランド電極が該重なり合う領域を含むように形成されている、請求項１〜請求項４のいずれかに記載の高周波モジュール。
【請求項６】
前記内部形成型回路素子の前記実装回路部品側に、前記複数の内層電極の一つにより形成された第３のグランド電極を備え、
前記第１のグランド電極と前記第３のグランド電極との間の前記複数の内層電極の一つにより形成された前記実装回路部品および前記内部形成型回路素子とは異なる種類の電気回路素子を備える、請求項１〜請求項５のいずれかに記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、１個のアンテナで複数種類の高周波信号を送受信可能な高周波モジュールに関するものである。
【背景技術】
【０００２】
現在、無線通信装置用のフロントエンドモジュールとして、小型化、省スペース化等の要求から、１個のアンテナで高周波信号を送受信する高周波モジュールが多く利用されている。この高周波モジュールでは、スイッチ回路やデュプレクサを用いて、１個のアンテナに対して送信系回路と受信系回路とを接続している。例えば、特許文献１の高周波モジュールでは、アンテナスイッチに対して、送信系回路、受信系回路、およびアンテナを接続し、アンテナスイッチを切り替えることで、送信系回路もしくは受信系回路のいずれかをアンテナに接続する。
【０００３】
さらに、このような高周波モジュールでは、送信系回路に送信信号を増幅するパワーアンプＰＡが備えられている。また、パワーアンプＰＡとスイッチ回路もしくはデュプレクサとのインピーダンス整合を行うために、特許文献１に示すように、パワーアンプＰＡとスイッチ回路との間に、インダクタとキャパシタとを有する整合回路が挿入されている。
【０００４】
そして、このような高周波モジュールは、積層基板に内装した電極パターンや積層基板上に実装した回路素子により回路構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２９０２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、高周波モジュールに備える整合回路のインダクタやキャパシタの個々の回路素子を、特許文献１に示すように積層基板内の電極パターンのみで形成する場合において、パワーアンプＰＡの特性値を大きく変更するような設計変更が生じると、インダクタやキャパシタが、積層基板内の電極パターンでは形成できない大きさとなることがある。この場合、積層基板自体の形状の設計変更から行わなければならなくなり、設計変更に要する時間が長く、コストも高くなってしまう。
【０００７】
したがって、本発明の目的は、インピーダンス整合可能な範囲すなわち取り得るインピーダンス範囲を従来構成よりも広く取ることができる整合回路を備えた高周波モジュールを実現することにある。
【課題を解決するための手段】
【０００８】
この発明は、複数の回路機能部が接続されることで回路構成され、複数の回路機能部が、積層基板に形成した内層電極、表面電極および裏面電極や、積層基板に実装された実装回路部品により実現される高周波モジュールに関するものである。そして、この高周波モジュールでは、同じ機能を有する実装回路部品と内層電極によりパターン形成された内部形成型回路素子とが並列接続された回路構成を有する整合回路を、複数の回路機能部間に備えている。高周波モジュールは、実装回路部品と内部形成型回路素子との間に、内層電極により形成されたグランド電極を備え、内部形成型回路素子と積層基板の裏面との間に、内層電極により形成された第２のグランド電極を備えている。
【０００９】
この構成では、整合回路を構成する特定の回路素子を、同種の複数の回路素子の並列接続で実現することで、単一の回路素子を用いた場合よりもインピーダンス整合範囲が広くなる。この際、複数の回路素子をそれぞれに異なる形成方法で形成することで、それぞれの形成方法に応じた取り得る電気特性の値や範囲、調整の容易度等の組合わせが可能になる。これにより、同種で且つ同じ形成方法からなる複数の回路素子を用いる場合よりも、フレキシブルな回路素子値（電気特性値）の設定が可能になる。
この構成では、上述の回路素子の組合せ方の具体的な例を示すものであり、実装回路部品と内部形成型回路素子とを用いる。ここで、実装回路部品は、形状を殆どかえることなく、電気特性値を大きく変化させることができる。一方、実装回路部品は、離散的にしか電気特性値を選択できない。また、内部形成型回路素子は、大きく電気特性値を変化させようとすると、積層基板内での必要面積が大きくなり、場合によっては積層基板自身の形状変更も必要となる。一方、内部形成型回路素子は、形成パターンを調整すれば、略連続的に電気特性値を変化させることができる。したがって、これらを用いれば、実装回路部品の利点と内部形成型回路素子の利点とを活用し、それぞれの欠点を解消することもできる。
この構成では、実装回路部品と内部形成型回路素子との間にグランド電極が配置されることで、実装回路部品の外装電極と内部形成型回路素子との間のアイソレーションを確保できる。これにより、さらに高精度なインピーダンス整合が可能になる。
この構成では、内部形成型回路素子における積層基板の裏面側に第２のグランド電極が配置されることで、高周波モジュールが実装される基板上の電極と、内部形成型回路素子と間のアイソレーションを確保できる。また、内部形成型回路素子がグランド電極と第２のグランド電極とで、積層方向に沿って挟まれることで、内部形成型回路素子と、積層基板内の他の回路素子や積層基板上に実装された他の実装回路部品とのアイソレーションも確保できる。これにより、さらに高精度なインピーダンス整合が可能になる。
【００１２】
また、この発明の高周波モジュールの実装回路部品には、該実装回路部品の電気特性値が内部形成型回路素子の電気特性値よりも大きいものが用いられている。
【００１３】
この構成では、より具体的な実装回路部品と内部形成型回路素子との使用方法を示すものである。そして、実装回路部品の電気特性値を大きくし、内部形成型回路素子の電気特性値を小さくすることで、実装回路部品で概略の電気特性値を設定し、内部形成型回路素子で詳細な電気特性値を設定できる。これにより、上述の実装回路部品と内部形成型回路素子と利点を効果的に利用し、欠点を解消しながら、高精度なインピーダンス整合が可能になる。
【００１４】
また、この発明の高周波モジュールの内部形成型回路素子は、積層基板の表面よりも裏面に近い側の内層電極により形成されている。
【００１５】
この構成では、内部形成型回路素子が積層基板の裏面近傍に配置されることで、積層基板からなる高周波モジュールとしてのグランドや入出力端と内部形成型回路素子との間の配線距離が短くなる。これにより、当該配線による寄与インダクタを抑圧でき、高精度なインピーダンス整合が可能になる。
【００２０】
また、この発明の高周波モジュールの実装回路部品と内部形成型回路素子はキャパシタである。そして、内部形成型回路素子のキャパシタの一方の対向電極を、グランド電極もしくは前記第２のグランド電極の少なくともいずれか一方で兼用している。
【００２１】
この構成では、実装回路部品や内部形成型回路素子を、具体的にキャパシタとした場合について示している。そして、内部形成型回路素子のキャパシタを形成する対向電極に、上述のグランド電極や第２のグランド電極を用いることで、積層基板をより小型化することができる。
【００２２】
また、この発明の高周波モジュールにおける実装回路部品の実装される領域と内部形成型回路素素子の形成される領域とは、積層基板を表面側から見て、少なくとも一部が重なり合う位置にある。そして、グランド電極が重なり合う領域を含むように形成されている。
【００２３】
この構成では、実装回路部品と内部形成型回路素子との積層基板における具体的位置関係を示している。そして、積層基板を平面視して（表面側から見て）、これらを少なくとも部分的に一致させることで、実装回路部品と内部形成型回路素子との間の配線パターンを短くできる。これにより、当該配線パターンによる寄与インダクタを抑圧できる。さらに、実装回路部品と内部形成型回路素子との間にグランド電極が配置されることで、上述のように、実装回路部品の外装電極と内部形成型回路素子とのアイソレーションを確保できる。これにより、さらに高精度なインピーダンス整合が可能になる。
【００２４】
また、この発明の高周波モジュールは、内部形成型回路素子の実装回路部品側に、内層電極により形成された第３のグランド電極を備える。そして、グランド電極と第３のグランド電極との間には、内層電極により形成された実装回路部品および内部形成型回路素子とは異なる種類の電気回路素子を備える。
【００２５】
この構成では、積層基板における実装回路部品の実装される表面とグランド電極との間に、第３のグランド電極を形成し、グランド電極と第３のグランド電極との間に、他の電気回路素子を形成する。そして、このような構成とすれば、グランド電極および第３のグランド電極により、当該他の電気回路素子と、実装回路部品や内部形成型回路素子との間のアイソレーションを確保できる。例えば、上述のように実装回路部品や内部形成型回路素子をキャパシタとし、他の電気回路素子をインダクタとして、整合回路を形成した場合、当該インダクタと各キャパシタとの間のアイソレーションを確保できる。これにより、インダクタのインダクタンスと、各キャパシタのキャパシタンスとを高精度に設定でき、高精度なインピーダンス整合が可能になる。
【発明の効果】
【００２６】
この発明によれば、従来よりも広く且つフレキシブルなインピーダンス整合可能範囲を有する整合回路を、容易に設定することできる。これにより、高周波モジュールを構成する特定の回路機能部の大幅な特性変更が生じても、この特定の回路機能部を他の回路機能部に接続するためのインピーダンス整合（例えば、パワーアンプＰＡをデュプレクサやスイッチ回路に接続するためのインピーダンス整合）が容易となる。この結果、高精度にインピーダンス整合された高周波モジュールを実現できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態に係る高周波モジュール１の回路図である。
【図２】本発明の実施形態に係る高周波モジュール１の積層図である。
【発明を実施するための形態】
【００２８】
本発明の実施形態に係る高周波モジュールについて、図を参照して説明する。
図１は本実施形態の高周波モジュール１の回路図であり、図２は当該高周波モジュール１の積層図である。
【００２９】
本実施形態の高周波モジュール１の通信信号入力ポートＲＦｉｎにはＳＡＷフィルタＳＡＷが接続されている。ＳＡＷフィルタＳＡＷは、通信信号の周波数帯域を通過帯域とし、他の周波数帯域を阻止域とする。このＳＡＷフィルタＳＡＷは、高周波モジュール１を構成する積層基板の表面に実装される実装回路部品からなる。ＳＡＷフィルタＳＡＷの通信信号入力ポートＲＦｉｎと反対側の端部は、パワーアンプＰＡに接続されている。
【００３０】
パワーアンプＰＡは、例えばアンプが二段構成されている。初段のアンプＡ１の入力端は、ＳＡＷフィルタＳＡＷに接続されており、初段のアンプＡ１の出力端は、インダクタＬｐを有する段間整合回路を介して終段のアンプＡ２の入力端に接続されている。
【００３１】
初段のアンプＡ１には、駆動電源入力ポートＶｃｃ１から、インダクタＬｃ１を介して駆動電圧が印加される。このインダクタＬｃ１の駆動電源入力ポートＶｃｃ１側は、キャパシタＣｃ１によりグランドに接続されている。これらインダクタＬｃ１およびキャパシタＣｃ１は、初段のアンプＡ１への駆動電圧の伝達系としての機能のみでなく、上述の初段のアンプＡ１と終段のアンプＡ２との間に接続されたインダクタＬｐとともに、段間整合回路の一部としても機能する。
【００３２】
終段のアンプＡ２の出力端は、整合回路１０に接続されている。終段のアンプＡ２には、駆動電源入力ポートＶｃｃ２から、インダクタＬｃ２を介して駆動電圧が印加される。このインダクタＬｃ２の駆動電源入力ポートＶｃｃ２側は、キャパシタＣｃ２によりグランドに接続されている。これらインダクタＬｃ２およびキャパシタＣｃ２は、終段のアンプＡ２への駆動電圧の伝達系としての機能のみでなく、後述する整合回路１０の一部としての機能を有してもよい。このようなパワーアンプＰＡは、高周波モジュール１を構成する積層基板の表面に実装される実装回路部品からなる。また、各駆動電圧の伝達系は、積層基板に形成された電極パターンや、積層基板の表面に実装される実装回路部品からなる。
【００３３】
整合回路１０は、インダクタＬｓｅ、キャパシタＣｓｈ，Ｃｓｅを有する。インダクタＬｓｅの一方端は、パワーアンプＰＡの終段のアンプＡ２の出力端に接続されている。このインダクタＬｓｅは、積層基板の内層電極を所定パターンに形成することで実現される。なお、本実施形態では、インダクタＬｓｅは、内層電極パターンで形成する場合を示したが、実装回路部品で形成し、積層基板の表面に実装してもよい。しかしながら、本実施形態のように、高周波モジュールのパワーアンプＰＡとカプラＣＰＬやデュプレクサＤＰＸとの間のインピーダンス整合には、キャパシタＣｓｈを調整することが多い。したがって、インダクタＬｓｅは殆ど調整せず、調整しても極小さいインダクタンスの変更であるので、内層電極パターンにより実現することが、より現実的である。そして、このような構成とすれば、実装部品数を低減でき、積層基板の表面の設計自由度が向上するとともに、低コスト化が可能になる。
【００３４】
キャパシタＣｓｈは、インダクタＬｓｅの他方端をグランドに接続する。キャパシタＣｓｈは、キャパシタＣｍとキャパシタＣｅとの並列回路からなる。キャパシタＣｍは、実装回路部品からなり、積層基板の表面に実装されている。一方、キャパシタＣｅは、積層基板の内層電極パターンにより形成されている。このように、キャパシタＣｍ，Ｃｅを別の形成方法で実現することで、それぞれの利点を効果的に活用し、それぞれの欠点を解消しながら、キャパシタＣｓｈのキャパシタンスを決定することができる。
【００３５】
すなわち、実装回路部品のキャパシタＣｍは、形状を殆どかえることなく、キャパシタンスを大きく変化させることができる。一方、実装回路部品のキャパシタＣｍは、予め別途成形された個別部品であるので、個別部品毎に設定された離散的なキャパシタンスしか選択できない。
【００３６】
また、内層電極パターンによる内部形成型回路素子のキャパシタＣｅは、大きくキャパシタンスを変化させようとすると、積層基板内での必要面積が大きくなり、場合によっては積層基板自身の形状変更も必要となる。一方、内部形成型回路素子のキャパシタＣｅは、形成パターンを調整すれば、略連続的にキャパシタンスを変化させることができる。
【００３７】
このような特徴を利用し、実装回路部品のキャパシタＣｍのキャパシタンスを、並列回路によるキャパシタＣｓｈの概略的インダクタンスとなるように設定する。そして、内部形成型回路素子のキャパシタＣｅのキャパシタンスを、並列回路によるキャパシタＣｓｈとして必要なキャパシタンスと、実装回路部品のキャパシタＣｍのキャパシタンスとの差分値に設定する。これにより、整合回路１０としてのキャパシタＣｓｈのキャパシタンスを、広範囲且つ高精度に実現できる。さらに、キャパシタＣｓｈのキャパシタンスを変更する際に、小さなキャパシタンスの変更であれば、実装回路部品のキャパシタＣｍを変更することなく、内部形成型回路素子のキャパシタＣｅの形成パターンを微調整しさえすればよい。一方、大きなキャパシタンスの変更であれば、実装回路部品のキャパシタＣｍを変更して、内部形成型回路素子のキャパシタＣｅの形成パターンを微調整すればよく、積層基板自体の外形形状や積層パターンを含む大幅な設計変更を行わなくてもよい。これにより、整合回路１０で実現する整合用のインピーダンスの変更を、従来よりも容易に行うことができる。
【００３８】
整合回路１０は、さらにキャパシタＣｓｅを備える。キャパシタＣｓｅは、インダクタＬｓｅの他方端、すなわち、インダクタＬｓｅにおけるキャパシタＣｓｈの接続端と、カプラＣＰＬとを接続する。キャパシタＣｓｅは、実装回路部品もしくは内層電極パターンにより実現され、本実施形態では、実装回路部品により実現される。なお、整合回路１０は、少なくとも上述のインダクタＬｓｅとキャパシタＣｓｈを備えればよく、当該キャパシタＣｓｅは省略することもできる。
【００３９】
カプラＣＰＬは、積層基板の内層電極により形成された主線路ＣＰＬｍと、副線路ＣＰＬｓとを備える。主線路ＣＰＬｍの一方端は整合回路１０のキャパシタＣｓｅに接続され、他方端はデュプレクサＤＰＸの送信信号入力ポートに接続されている。副線路ＣＰＬｓの一方端は局部出力ポートＣＬｘに接続され、他方端は図示しない抵抗器を介してグランドに接続されている。
【００４０】
デュプレクサＤＰＸは、送信信号入力ポートと、受信信号出力ポートＲｘと、アンテナ入出力ポートＡＮＴを備える。このデュプレクサＤＰＸは、高周波モジュール１を構成する積層基板の表面に実装される、例えばＳＡＷデュプレクサ等の実装回路部品からなる。デュプレクサＤＰＸの送信信号入力ポートは、カプラＣＰＬの主線路ＣＰＬｍに接続されている。受信信号出力ポートは、当該高周波モジュール１が、図示しない他のマザー回路基板等に実装されることで、図示しない後段の受信部や復調部に接続される。
【００４１】
デュプレクサＤＰＸのアンテナ入出力ポートＡＮＴには、上述のマザー回路基板等を介して図示しないアンテナが接続される。また、アンテナ入出力ポートＡＮＴは、インダクタＬｏを介してグランドに接続されている。このインダクタＬｏは、実装回路部品もしくは内層電極パターンで実現することができ、本実施形態では内層電極パターンで実現している。
【００４２】
以上のような構成とすることで、送信系回路にパワーアンプＰＡを含む高周波モジュール１を実現することができる。そして、パワーアンプＰＡとカプラＣＰＬとの間に、実装回路部品のキャパシタＣｍと内部形成型回路素子のキャパシタＣｅとの並列回路を有する整合回路１０を備えることで、パワーアンプＰＡとカプラＣＰＬとのインピーダンス整合を高精度に行うことができる。また、パワーアンプＰＡの特性変更があった場合で、その特性変更が大きくても小さくても、すなわち整合のためのインピーダンスの変化が大きくても小さくても、容易にインピーダンス整合を行うことができる。
【００４３】
なお、上述の説明では、信号ラインとグランドとの間に接続されるキャパシタを例に説明したが、信号ラインとグランドとの間に接続されるインダクタや、信号ラインに挿入されるキャパシタやインダクタに対して、同様の構成を用いることもできる。
【００４４】
次に、高周波モジュール１を構成する積層回路基板の積層構成について、図２を参照して、より具体的に説明する。
【００４５】
高周波モジュール１を形成する積層基板は、１２層の誘電体層が積層された構造からなる。なお、図２は、積層基板の表面の層を第１層として、裏面側にむかって層番号が増加し、積層基板の裏面の層を第１２層とする積層図であり、以下ではこの層番号に準じて説明する。また、図２において、各層で記載されている○印は、導電性のビアホールを示し、当該ビアホールにより積層方向に列ぶ各層の電極間の導電性が確保されている。
【００４６】
積層基板の表面に対応する第１層の表面側には、実装ランド群が形成されており、実装部品であるＳＡＷフィルタＳＡＷ、パワーアンプＰＡ、デュプレクサＤＰＸや、キャパシタＣｍ、Ｃｓｅが所定の位置関係で実装されている。この際、キャパシタＣｍとキャパシタＣｓｅとは近接する位置に実装されている。これにより、回路的に隣接して接続するキャパシタＣｍとＣｓｅとの間の配線パターンを短くすることができ、当該配線パターンによる寄与インダクタを抑圧することができる。
【００４７】
第２層にはグランド電極および引き回し電極が形成されている。この際、グランド電極ＧＮＤ（本発明の「第３のグランド電極」に相当する。）は、ＳＡＷフィルタＳＡＷの形成領域、パワーアンプＰＡの形成領域、デュプレクサＤＰＸの形成領域で、且つ、これらの回路素子が他の回路素子に接続する端子を除く、略全ての領域を含むように形成されている。これにより、これらＳＡＷフィルタＳＡＷ、パワーアンプＰＡ、デュプレクサＤＰＸのグランドを確保し、これら回路素子とグランドとの間の浮遊容量を抑圧することができる。また、このようなグランド電極を形成することで、第３層以下の下層の回路素子と、ＳＡＷフィルタＳＡＷ、パワーアンプＰＡ、デュプレクサＤＰＸとの間のアイソレーションを確保することができる。
【００４８】
第３層には、配線パターンが形成されるとともに、インダクタＬｏを構成する配線電極パターンおよびカプラＣＰＬの主線路ＣＰＬｍを構成する配線電極パターンが形成されている。この際、カプラＣＰＬの主線路ＣＰＬｍの配線電極パターンは、積層基板を平面視して、接続端を除いて、副線路ＣＰＬｓを除く他の回路素子や配線電極パターンと重ならないように形成されている。
【００４９】
第４層には、インダクタＬｏを構成する配線電極パターンが形成されている。
【００５０】
第５層には、グランド電極ＧＮＤが形成されている。このグランド電極（本発明の「第３のグランド電極」に相当する。）は、上述の第２層のＳＡＷフィルタＳＡＷ直下のグランド電極およびパワーアンプＰＡ直下のグランド電極とを含み、これらの間となる領域をも含む形状で形成されている。
【００５１】
第６層には、インダクタＬｏを構成する配線電極パターンが形成されるとともに、インダクタＬｓｅを構成する配線電極パターンが形成されている。この際、インダクタＬｓｅの配線電極パターンは、積層基板を表面側から平面視して、キャパシタＣｍ，Ｃｓｅの実装位置に近接する領域に形成されている。さらに、配線電極パターンの一部は、インダクタＬｓｅが接続するパワーアンプＰＡのグランド電極の形成領域と重なるように形成されている。これにより、インダクタＬｓｅとキャパシタＣｍ，Ｃｓｅとの間の配線パターンや、インダクタＬｓｅとパワーアンプＰＡとの間の配線パターンが短くなり、配線パターンによる不要な寄与インダクタを抑圧できるとともに、インダクタＬｓｅとパワーアンプＰＡとの不要な結合を防止でき、アイソレーションを確保できる。
【００５２】
第７層には、インダクタＬｏを構成する配線電極パターン、インダクタＬｓｅを構成する配線電極パターン、カプラＣＰＬの副線路ＣＰＬｓを構成する配線電極パターンがそれぞれ形成されている。この際、カプラＣＰＬの副線路ＣＰＬｓを構成する配線電極パターンは、上述の第３層に形成した主線路ＣＰＬｍを構成する配線電極パターンに対向する位置に形成されている。これにより、主線路ＣＰＬｍと副線路ＣＰＬｓとが所定の結合量で結合するカプラＣＰＬを実現することができる。この際、このカプラＣＰＬの形成領域の上層側には他の回路素子が配置されておらず、下層側にはグランド電極ＧＮＤしか形成されていないので、カプラＣＰＬが他の回路素子と結合することなく、カプラＣＰＬのアイソレーションを確保することができる。
【００５３】
第８層には、インダクタＬｏを構成する配線電極パターン、インダクタＬｓｅを構成する配線電極パターン、カプラＣＰＬの副線路ＣＰＬｓを構成する配線電極パターン、および引き回しの配線パターンが形成されている。
【００５４】
第９層には、平面視した略全面に亘りグランド電極ＧＮＤが形成されている。この際、グランド電極ＧＮＤ（本発明の「第１のグランド電極」に相当する。）は、整合回路１０のインダクタＬｓｅの形成領域やキャパシタＣｍの実装領域を含むように形成されている。なお、このグランド電極ＧＮＤは、キャパシタＣｅの一方の対向電極としても機能する。
【００５５】
第１０層には、引き回しパターンが形成されるとともに、キャパシタＣｅの他方の対向電極となる略方形状で所定面積の電極パターンが形成されている。
【００５６】
第１１層には、第９層と同様に、略全面に亘りグランド電極ＧＮＤが形成されている。このグランド電極ＧＮＤ（本発明の「第２のグランド電極」に相当する。）も、キャパシタＣｅの一方の対向電極として機能する。このような構造とすることで、キャパシタＣｅの各対向電極をグランド電極ＧＮＤとは個別に形成しなくても、グランドに一方端が接続するキャパシタＣｅを実現できる。これにより、キャパシタＣｅの一方端がグランドに接続する回路を低背化して小型に形成することができる。また、キャパシタＣｅとグランドとの間に寄与インダクタも浮遊キャパシタも発生せず、キャパシタＣｅのキャパシタンスを高精度に設定することができる。特に、このキャパシタＣｅは、整合回路１０の並列回路のキャパシタＣｓｈにおける微調整用のキャパシタであるので、当該構造を用いるが有効に作用する。
【００５７】
さらに、第９層のグランド電極ＧＮＤと第１１層のグランド電極ＧＮＤとで、キャパシタＣｅを挟み込んだ構造となるので、キャパシタＣｅが他の回路素子に結合せず、キャパシタＣｅのアイソレーションを確保できる。例えば、キャパシタＣｅと、実装回路部品であるキャパシタＣｍの外装電極との間に第９層のグランド電極ＧＮＤが介在することで、キャパシタＣｍ，Ｃｅ間の結合を防止できる。また、第６層から第８層に形成されるインダクタＬｓｅとキャパシタＣｅとの間に第９層のグランド電極ＧＮＤが介在することで、インダクタＬｓｅとキャパシタＣｅとの結合を防止できる。これにより、これら各素子のそれぞれのアイソレーションを確保でき、高精度な電気特性値（インダクタであればインダクタンス、キャパシタであればキャパシタンス）を設定できる。
【００５８】
さらに、キャパシタＣｅが形成される第９層〜第１１層は、１２層からなる積層基板の底面を除く最下層の領域である。したがって、高周波モジュール１のグランド電極ＧＮＤが他のマザー回路基板に実装される外部接続用電極が形成された第１２層に極近い。これによっても、浮遊キャパシタを抑圧することができる。また、このようなキャパシタＣｅの位置では、キャパシタＣｅがマザー回路基板の配線パターン等に近接するが、第１１層のグランド電極ＧＮＤを備えることで、キャパシタＣｅとマザー回路基板の配線パターン等との結合も防止できる。
【００５９】
積層基板の裏面に相当する第１２層には、側辺に沿って、高周波モジュール１として上述の各ポートに対応する外部接続用電極が配列形成されている。この際、アンテナ入出力ポートＡＮＴに対応する外部接続用電極が形成された一辺には、他にはグランド電極ＧＮＤのみが形成されている。また、局部出力ポートＣＰＬに対応する外部接続用電極群が形成された一辺には、他にはグランド電極ＧＮＤのみが形成されている。また、これらの辺と異なる辺には、受信信号出力ポートＲｘに対応する外部接続用電極、および駆動電源入力ポートＶｃｃ１，Ｖｃｃ２に対応する外部接続用電極が形成されており、受信信号出力ポートＲｘに対応する外部接続用電極と、駆動電源入力ポートＶｃｃ１，Ｖｃｃ２に対応する外部接続用電極との間には、グランド電極ＧＮＤが形成されている。
【００６０】
そして、これら各ポートに対応する外部接続用電極群の形成パターンの中央領域には、グランド電極ＧＮＤが形成されている。
【００６１】
このような配置パターンで、外部接続用電極を形成することで、アンテナ入出力ポートＡＮＴ、局部出力ポートＣＰＬ、受信信号出力ポートＲｘ、駆動電源入力ポートＶｃｃ１，Ｖｃｃ２のアイソレーションを確保することができる。
【００６２】
以上のような積層構造とすることで、上述の高周波モジュール１を積層基板で小型に実現することができる。
【符号の説明】
【００６３】
１−高周波モジュール、１０−整合回路
【図１】
0005636662.tif 000002
【図２】
0005636662.tif 000003