(57)【特許請求の範囲】
【請求項１】
能動音響素子と、受動層と、を有し、
前記受動層は、上面と、前記上面の反対側の底面と、前記上面から前記底面まで延びる側面とを有し、前記能動音響素子は、前記受動層の上面に取付けられ、
前記受動層は、材料の層と、前記材料の層に埋込まれ且つ前記能動音響素子に電気的に接続された導電性の柱と、を有し、
前記導電性の柱は、前記受動層の側面に沿って露出される、超音波トランスデューサ。
【請求項２】
前記能動音響素子は、圧電素子を含む、請求項１に記載の超音波トランスデューサ。
【請求項３】
前記材料は、ポリマーを含む、請求項１に記載の超音波トランスデューサ。
【請求項４】
前記受動層は、前記能動音響素子の下方の超音波エネルギーの伝搬を減衰させるバッキング層を形成する、請求項１に記載の超音波トランスデューサ。
【請求項５】
前記導電性の柱は、金属柱を含む、請求項１に記載の超音波トランスデューサ。
【請求項６】
前記導電性の柱の露出側面は、実質的に平らである、請求項１に記載の超音波トランスデューサ。
【請求項７】
更に、前記導電性の柱の露出側面に接続されたリード線を有する、請求項１に記載の超音波トランスデューサ。
【請求項８】
更に、前記導電性の柱の露出側面に接続されたＩＣチップを有する、請求項１に記載の超音波トランスデューサ。
【請求項９】
前記導電性の柱は、前記受動層の底面に露出された露出底面を有する、請求項１に記載の超音波トランスデューサ。
【請求項１０】
更に、前記導電性の柱の露出底面に接続されたリード線を有する、請求項９に記載の超音波トランスデューサ。
【請求項１１】
更に、前記導電性の柱の露出底面に接続されたＩＣチップを有する、請求項９に記載の超音波トランスデューサ。
【請求項１２】
さらに、延長基板を有し、前記延長基板は、上面と、前記上面の反対側の底面と、前記上面から前記底面まで延びる少なくとも１つの側面とを有し、前記能動音響素子及び前記延長部材のそれぞれの側面の少なくとも一部分は、互いに向き合い、前記延長基板は、その中に形成された集積回路を有し、
さらに、前記能動音響素子と前記延長基板の両方の上面に電気的に接続され且つその上に配置された第１の電極を有する請求項１に記載の超音波トランスデューサ。
【請求項１３】
前記音響素子及び前記延長基板は、実質的に同じ厚さを有する、請求項１２に記載の超音波トランスデューサ。
【請求項１４】
前記延長基板は、シリコンを含む、請求項１２に記載の超音波トランスデューサ。
【請求項１５】
前記能動音響素子は、圧電素子を含む、請求項１２に記載の超音波トランスデューサ。
【請求項１６】
更に、絶縁隙間によって前記第１の電極から分離した第２の電極を有し、前記第２の電極は、前記延長基板に電気的に接続される、請求項１２に記載の超音波トランスデューサ。
【請求項１７】
前記集積回路の１つの端子は、前記第１の電極に電気的に接続され、前記集積回路の別の端子は、前記第２の電極に電気的に接続される、請求項１６に記載の超音波トランスデューサ。
【請求項１８】
前記集積回路は、増幅器又はフィルタを有する、請求項１７に記載の超音波トランスデューサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００７年１２月２７日に出願された米国特許出願第１１／９６５，１７８号に基づく優先権を主張し、その記載内容全体を本明細書に援用する。
【０００２】
本発明は、超音波トランスデューサに関し、特に、超音波トランスデューサ用の接続部に関する。
【背景技術】
【０００３】
超音波トランスデューサは、典型的には、トランスデューサの適用例に応じた積重ね多数層として製造される。図１ａ及び図１ｂは、典型的な超音波トランスデューサを示す。各トランスデューサは、下から上に、バッキング層（裏層）３０、底面電極層１７、能動素子層（例えば、圧電素子又はＰＺＴ）１０、上面電極層１３、整合層（又は多数の整合層）２０及びレンズ層（焦点合わせ型トランスデューサ用）３５，４５を有している。レンズは、凸レンズ３５であってもよいし、凹レンズ４５であってもよい。バッキング層、整合層及びレンズ層は全て、トランスデューサの性能を向上させ且つ最適化するのに用いられる受動材料である。バッキング層は、超音波放射がトランスデューサの上面から差し向けられるように、トランスデューサの底面から伝搬する超音波エネルギーを減衰させるのに用いられ、整合層は、トランスデューサと周囲環境との間の音響的結合を促進するために用いられる。
【０００４】
ほとんどの積重ね型トランスデューサでは、能動素子（例えば、ＰＺＴ）は、能動素子を駆動したり、能動素子からの信号を受取ったり、それらの両方を行ったりするシステムと電気的に連通していなければならない。超音波トランスデューサの場合、能動素子は、電気エネルギーを機械エネルギーに変換して超音波を発生させ、また、超音波を検出するために、これとは逆に機械エネルギーから電気エネルギーへの変換を行う。これにより、システムと能動素子との間の物理的接続部が重要になると共にその要求が厳しくなる。血管内超音波（ＩＶＵＳ）適用例では、物理的接続部に対する要求は、操作のスケールがミクロン範囲である場合があるという理由、超音波装置が滅菌上の適合性要件を満たさなければならないという理由、及び超音波装置を連続的に変化している解剖学的構造の中で高速回転させる場合があるという理由で、複合的になる場合がある。
【発明の概要】
【０００５】
本明細書において、抵抗が小さく且つ信号損失が少ない圧電素子等の音響素子への電気接続部を開示する。
【０００６】
例示の実施形態では、トランスデューサは、能動音響素子と、この能動音響素子に取付けられた受動層と、受動層に埋込まれた導電性の柱を有し、導電性の柱は、小さい抵抗しか有しない、音響素子への直接的な電気接続部である。１つの実施形態では、導電性の柱は、トランスデューサの側面からの電気接続部を設けることを可能にする露出側面を有する。別の実施形態では、導電性の柱は、トランスデューサの底面からの電気接続部を設けることを可能にする露出底面を有する。
【０００７】
導電性の柱は、有利には、トランスデューサへの接続部であり、この接続部は、トランスデューサへの接続部がハウジング及び／又はバッキング層を介して設けられる従来技術よりも小さい抵抗しか有しない。更に、導電性の柱は、トランスデューサの滅菌中に高温の滅菌器への露出に耐えることができる頑丈な接続部を提供する。
【０００８】
別の実施形態では、トランスデューサは、音響素子に隣接した延長基板を有し、延長基板は、音響素子と同じ電極に取付けられる。延長基板は、電極への接続部がはんだ付け又はレーザ溶接等の高温で作られるとき、音響素子を熱応力から保護する。１つの実施形態では、導電性の柱は、延長基板と整列している。リード線又はその他の導体を導電性の柱に高温で接続するとき、延長基板が音響素子の代わりに高温を受け、それにより、音響素子が保護される。また、導電性の柱を設けないで、リード線又はその他の導体を電極に、例えば直接はんだ付けすることによって接続してもよい。延長基板は、シリコンを含んでいてもよいし、音響素子と同じ材料であってもよいし、その他の材料を含んでいてもよい。１つの実施形態では、延長基板は、能動音響素子への信号又は能動音響素子からの信号を処理する集積回路を有する。
【０００９】
本発明の他のシステム、方法、特徴及び利点は、添付図面及び詳細な説明の説明時に当業者に明らかであり又は明らかになろう。全てのかかる追加のシステム、方法、特徴、及び利点は、本明細書内に含まれ、本発明の範囲内に含まれ、特許請求の範囲によって保護されるものである。
【００１０】
本発明の上述した利点及び目的、並びに、その他の利点及び目的がどのように達成されるかを一層よく理解するために、概略的に上述した本発明のより詳細な説明を、添付図面に示す特定の実施形態を参照して行う。本発明の原理を説明する際、図中の構成要素は、必ずしも縮尺通りではなく、強調が行われていることに注意すべきである。更に、図において、同様の参照符号は、異なる図にわたって一致する部分を示す。しかしながら、同様の部品が常に同様の参照符号を有しているわけではない。更に、すべての例示は、概念を示すものであり、相対的な寸法形状及びその他の詳細な属性は、概略的に示され、文字通りではなく、また、正確ではない。
【図面の簡単な説明】
【００１１】
【図１（ａ）】凸レンズを含む積重ね層を有する従来技術の超音波トランスデューサを示す図である。
【図１（ｂ）】凹レンズを含む積重ね層を有する従来技術の超音波トランスデューサを示す図である。
【図２】能動素子への直接的な電気接続部である導電性の柱を有する、本発明の１つの実施形態によるトランスデューサの斜視図である。
【図３】図２のトランスデューサの底面図である。
【図４Ａ】本発明の１つの実施形態に従って導電性の柱の露出側面に接続されたリード線を示す図である。
【図４Ｂ】本発明の１つの実施形態に従って導電性の柱の露出底面に接続されたリード線を示す図である。
【図４Ｃ】本発明の１つの実施形態に従って導電性の柱の露出底面に接続される集積回路（ＩＣ）チップを示す図である。
【図５Ａ】本発明の１つの実施形態によるトランスデューサを製造するバッチプロセスの工程を示す図である。
【図５Ｂ】本発明の１つの実施形態によるトランスデューサを製造するバッチプロセスの工程を示す図である。
【図５Ｃ】本発明の１つの実施形態によるトランスデューサを製造するバッチプロセスの工程を示す図である。
【図５Ｄ】本発明の１つの実施形態によるトランスデューサを製造するバッチプロセスのステップを示す図である。
【図５Ｅ】本発明の１つの実施形態によるトランスデューサを製造するバッチプロセスの工程を示す図である。
【図５Ｆ】本発明の１つの実施形態によるトランスデューサを製造するバッチプロセスの工程を示す図である。
【図５Ｇ】本発明の１つの実施形態によるトランスデューサを製造するバッチプロセスの工程を示す図である。
【図５Ｈ】本発明の１つの実施形態によるトランスデューサを製造するバッチプロセスの工程を示す図である。
【図６Ａ】本発明の１つの実施形態に従ってリード線が音響素子の電極に直接接続されたトランスデューサを示す図である。
【図６Ｂ】本発明の１つの実施形態に従ってリード線が音響素子の電極に直接接続されたトランスデューサを示す図である。
【図７】本発明の１つの実施形態に従って音響素子に隣接した延長基板を有するトランスデューサを示す図である。
【図８Ａ】本発明の１つの実施形態に従った延長基板を有するトランスデューサを製造するバッチプロセスの工程を示す図である。
【図８Ｂ】本発明の１つの実施形態に従った延長基板を有するトランスデューサを製造するバッチプロセスの工程を示す図である。
【図８Ｃ】本発明の１つの実施形態に従った延長基板を有するトランスデューサを製造するバッチプロセスの工程を示す図である。
【図８Ｄ】本発明の１つの実施形態に従った延長基板を有するトランスデューサを製造するバッチプロセスのステップを示す図である。
【図８Ｅ】本発明の１つの実施形態に従った延長基板を有するトランスデューサを製造するバッチプロセスの工程を示す図である。
【図８Ｆ】本発明の１つの実施形態に従った延長基板を有するトランスデューサを製造するバッチプロセスのステップを示す図である。
【図８Ｇ】本発明の１つの実施形態に従った延長基板を有するトランスデューサを製造するバッチプロセスの工程を示す図である。
【図８Ｈ】本発明の１つの実施形態に従った延長基板を有するトランスデューサを製造するバッチプロセスの工程を示す図である。
【図９】本発明の１つの実施形態に従った延長基板を有するトランスデューサの電極の平面図である。
【図１０】本発明の１つの実施形態に従った延長基板を有するトランスデューサの断面図である。
【図１１】本発明の１つの実施形態に従って整合層の開口を介してトランスデューサの電極に接続されたリード線を示す図である。
【図１２】本発明の１つの実施形態に従って整合層内の導電性の柱を介してトランスデューサの電極に接続されたリード線を示す図である。
【発明を実施するための形態】
【００１２】
図２及び図３は、本発明の１つの実施形態による例示の積重ね型超音波トランスデューサ１０５を示す。トランスデューサ１０５は、圧電素子等の能動音響素子１１０と、能動素子１１０の上面及び底面にそれぞれ堆積させた上面電極１１３及び底面電極１１７を有している。電極１１３，１１７は、金、クロム又はその他の導電性材料の薄い層を含むのがよい。トランスデューサの放出面は、正方形であってもよいし、円形であってもよいし、その他の形状であってよい。
【００１３】
トランスデューサ１０５は、更に、能動素子１１０の上面の上に位置する整合層１２０と、能動素子１１０の底面の下に位置するバッキング層１３０を有している。トランスデューサ１０５は、更に、バッキング層１３０に埋込まれた導電性の柱１３５、例えば金属柱を有し、導電性の柱１３５は、能動素子１１０への直接的な電気接続部を提供する。後で更に説明するように、導電性の柱は、現在のマイクロ加工技術、例えば、集積回路（ＩＣ）及びＭＥＭＳの加工又は製造技術を用いて、容易に製造される。図２及び図３に示す実施形態では、導電性の柱１３５は、面取り部等の露出側面１４０と、露出底面１４５とを有している。これにより、リード線を露出側面１４０又は露出底面１４５のいずれかで導電性の柱１３５に接続することができる。図４Ａは、例えば、はんだ、エポキシ又はレーザ溶接を用いて、リード線１５０が導電性の柱１３５の露出側面１４０に接続されたトランスデューサ１０５の一例を示す。図４Ｂは、リード線１５５が導電性の柱１３５の露出底面１４５に接続されたトランスデューサ１０５の一例を示す。リード線１５０、１５５は、超音波システムに結合された撚り線対（ツイストペア）の一部であるのがよい。変形例として、リード線１５０、１５５の他方の端部は、超音波システムに結合された同軸ケーブルに接続されてもよい。図において、埋込まれた導電性の柱を図中で見ることができるように、バッキング層１３０を半透明で示している。
【００１４】
導電性の柱１３５は、能動素子１１０への優れた電気接続部を提供し、この電気接続部は、リード線を能動素子にハウジング及び／又はバッキング層等の二次導電路を介して電気的に接続する従来技術の方法よりも小さい抵抗を有する。導電性の柱１３５に用いられる材料、例えばニッケル、金、銅に応じて、直列抵抗をかなり減少させることができ、金は、性能の観点において最適な選択肢である。更に、導電性の柱１３５は、トランスデューサを形成するのに利用可能な受動材料の数又は種類を増大させることによって、トランスデューサの設計の柔軟性を向上させる。その理由は、受動材料の選択がもはや導電性材料に限定されないからである。導電性の柱１３５が受動材料の特性から独立した導電を行うので、受動材料は、導電性である必要はない。
【００１５】
導電性の柱１３５は、従来技術の方法よりも頑丈な接続部を提供する。従来技術の方法では、バッキング層を、導電性エポキシ層、例えば、銀充填材入りのエポキシで形成し、導電性エポキシ層をリード線にエポキシで接続する。この結果、バッキング層の導電性エポキシと、リード線をバッキング層に接続するのに用いられるエポキシとの間に、エポキシからエポキシへの接続部が生じる。このエポキシからエポキシへの接続部は、トランスデューサを高温の滅菌器、例えば、酸化エチレン滅菌器にさらすトランスデューサ滅菌中、割れ及び分離を生じやすい。例えばはんだを用いてリード線を導電性の柱１３５に接続することにより、エポキシからエポキシへの接続部よりも頑丈で滅菌に良好に耐えることができる接続部が得られる。
【００１６】
図４Ｃは、導電性の柱１３５を用いて接続部を作る別の方法を示す。この実施形態では、リード線１９０を導電性の柱１３５に集積回路（ＩＣ）チップ１７０を介して接続する。ＩＣチップ１７０は、導電性の柱１３５のための導電性の接触パッド１８０と、リード線１９０のための別の導電性の接触パッド１８５とを有している。接触パッド１８０、１８５は、ＩＣチップ１７０に堆積させた金属接触パッドであるのがよい。例えばはんだバンプ（図示せず）を用いて、接触パッド１８０を導電性の柱１３５の底面１６５に結合させる。変形例として、接触パッド１８０を導電性の柱１３５の側面に結合してもよい。リード線１９０を導電性パッド１８５に結合する。ＩＣチップ１７０は、接触パッド１８０，１８５を互いに電気的に接続する導電路（図示せず）を、絶縁層、例えば酸化シリコン又はその他の保護層(passivation layer)の下に含んでいる。ＩＣチップ１７０は、よく知られているＩＣの製造技術、例えばＣＭＯＳの製造技術を用いて製造されるのがよい。ＩＣチップ１７０は、更に、トランスデューサへの信号及びトランスデューサからの信号を処理する電子機器を有するのがよく、かかる電子機器は、例えば、フィルタ及び信号プロセッサである。例えば、ＩＣチップ１７０は、信号ノイズをフィルタリングするために接触パッド１８５と接触パッド１８０の間に結合されたフィルタ、及び／又は、トランスデューサからの信号を長いケーブルを介して画像化システムに送る前に信号を増幅する増幅器を有する。
【００１７】
また、導電性の柱１３５は、能動素子１１０への電気接続部を提供するために、整合層１２０に埋込まれてもよい。変形実施形態では、整合層１２０の一部分を剥取って、上面電極１１３の小さい領域を露出させ、リード線を上面電極１１３の露出領域に直接接続してもよい。別の変形実施形態では、整合層を導電性材料、例えば銀エポキシで作り、リード線を整合層に接続してもよい。
【００１８】
図中の例示の実施形態は、２つの露出面を有する導電性の柱１３５を示しているが、導電性の柱１３５は、露出底面を有するだけでもよい。例えば、導電性の柱は、露出側面を有することなしに、バッキング層内に配置されてもよい。変形例として、導電性の柱は、露出側面を有するだけであり、バッキング層の底面まで貫くように延びていなくてもよい。
【００１９】
次に、図５Ａ〜図５Ｈを参照して、例示の実施形態によるトランスデューサを製造するバッチプロセスを説明する。バッチプロセスは、ＭＥＭＳのマイクロ加工技術と一致している。この例では、導電性の柱は、堆積させた金属で作られるけれども、その他の導電性材料を用いてもよく、かかる導電性材料は、例えば、多量にドープされたシリコンである。
【００２０】
図５Ａは、圧電素子等の能動素子層２１０と、電極層２１３，２１７とを示し、電極層２１３、２１７は、例えば、クロム電極の上の金である。能動素子層２１０は、製造中のトランスデューサ層を支持するキャリヤ２６０の上に載る。キャリヤ２６０は、例えば、シリコンウエーハである。スピンコーティング法を使用して、ＳＵ−８又はＫＭＰＲ等の感光性フォトレジストの層２６５を能動素子２１０の上面に付着させる。フォトレジストの層２６５は、光に対する応答に基づいて、ポジティブ型又はネガティブ型のいずれかであるのがよい。ポジティブ型のフォトレジストは、露光時、弱くなると共に可溶性が大きくなり、ネガティブ型のフォトレジストは、露光時、強固になると共に可溶性が小さくなる。フォトレジストは、ＩＣ及びＭＥＭＳの製造法で一般的に用いられており、一貫した再現性のある結果をもたらす。
【００２１】
図５Ｂでは、マスク２７０、例えばガラス上のクロムを露光機器と共に用いて、フォトレジスト２６５にパターンを形成する。この例では、フォトレジスト２６５は、ポジティブ型であり、マスク２７０は、導電性の柱を形成するために、フォトレジスト２６５を除去すべき領域で透明である。ＵＶ光２７５を、マスク２７０を通してフィルタリングし、下に位置するフォトレジスト２６５に到達させる。マスク２７０の透明な領域２８０に対応するフォトレジスト２６５の領域をＵＶ光２７５に露出させる。ネガティブ型のフォトレジストの例では、マスクは、フォトレジストを除去すべき領域において不透明である。
【００２２】
図５Ｃでは、溶剤等の現像液を用いて、露光されたフォトレジスト４２７の領域を除去し、フォトレジスト４２７に刻みつけられた所望のパターンを残す。フォトレジスト２６５が除去された領域は、フォトレジスト２６５中に空所２８５を形成する。好ましくは、空所２８５の底面をクリーニングして、電極２１７を完全に露出させ、電気めっきのためのシード層を設ける。
【００２３】
図５Ｄでは、電気めっきを用いて、金属を空所２８５に堆積させて、柱２３５を形成する。柱２３５は、金、ニッケル、銅、又はその他の導電性材料で作られるのがよい。
【００２４】
図５Ｅでは、フォトレジスト２６５を剥取り、電極２１７の上に直立した柱２３５を残す。図５Ｆでは、表面をクリーニングし、バッキング層２３０を、柱２３５及び露出電極２１７にわたって付着させる。バッキング層は、エポキシ又はその他の材料で作られるのがよく、かかる材料を型に入れ、次いで、それを硬化させて、バッキング層を形成する。図５Ｇでは、バッキング層２３０を研削して、過剰なバッキング材料を除去し、平らなバッキング面を得る。
【００２５】
図５Ｈでは、トランスデューサ層を上下逆にして、キャリヤ２６０の上に配置する。整合層２２０を能動素子層２１０に付着させる。次に、トランスデューサ層をダイシングして、個々のトランスデューサ２０５を切離す。個々のトランスデューサ２０５を切離すために、ダイシングソーが、トランスデューサ層全体を切断し且つキャリヤ２６０の一部分に切込む。この実施形態では、ダイシングソーはまた、柱２３５を部分的に切断し、個々のトランスデューサの平らな露出側面２４０を形成する。
【００２６】
図６Ａ及び図６Ｂは、能動素子１１０への接続部を作る変形方法を示す。この実施形態では、空所３３５をバッキング層１３０に形成して、電極１１７の領域を露出させる。空所に金属を充填して金属柱を形成する代わりに、例えばはんだ、エポキシ等を用いて、リード線３５０を空所３３５の中に通して、電極１１７の露出領域に直接接続する。リード線３５０を電極１１７に接続した後、空所３３５を、バッキング層１３０に用いた受動材料と同じ受動材料（図示せず）で充填して、一様性を維持するのがよい。この実施形態では、バッキング層１３０は、空所を形成するのに容易に溶解可能な材料で作られるのがよく、かかる材料は、例えば、ワックス又はフォトレジストである。例えば、フォトレジスト層を含むバッキング層１３０の場合、フォトレジスト層を、空所を定めるパターンを有するマスクを介してＵＶ光に露出させるのがよい。フィルタを介する露光により、空所を定めるマスクパターンをフォトレジスト層に転写させる。露光後、例えば現像液を用いて、フォトレジスト層を選択的に溶解させ、転写パターンに基づく空所３３５を形成するのがよい。
【００２７】
図７は、本発明の別の例示の実施形態によるトランスデューサ４０５を示す。この実施形態では、トランスデューサ４０５は、延長基板４５０を有し、延長基板４５０は、能動素子４１０と同じレベルに位置し、且つ、能動素子４１０と同じ厚さを有している。延長基板４５０は、能動素子４１０と同じ材料で作られてもよいし、異なる材料で作られてもよい。延長基板４５０を、隙間４５５によって能動素子４１０から分離させるのがよく、例えば、隙間４５５にエポキシが充填される。トランスデューサ４０５は、更に、上面電極４１３と、底面電極４１７と、整合層４２０と、バッキング層４３０と、バッキング層４３０に埋込まれた導電性の柱を有し、導電性の柱は、例えば、金属柱４３５である。導電性の柱４３５は、底面電極４１７に接続されると共に延長基板４５０と整列している。好ましくは、延長基板４５０は、電気接続部を作るのに好ましい特性を有する材料で作られる。例えば、シリコンが、その優れた電気特性及び安定性のため、及び、小型化レベルにおけるシリコンの極めて発達した一体加工のため、延長基板４５０に用いられる。
【００２８】
延長基板４５０は、電極４１３，４１７への接続部が作られるときの能動素子４１０の損傷の恐れを減少させる。例えば、リード線４６０を導電性の柱４３５にはんだ付けするとき、導電性の柱４３５の周りの領域は、高温になる。導電性の柱４３５を、能動素子４１０の代わりに延長基板４５０と整列させることによって、延長基板４５０が、能動素子４１０の代わりに、はんだ付けと関連した高温及び熱応力を受け、それにより、能動素子４１０を保護する。このことは、重要であり、その理由は、高温、熱衝撃、及びそれと類似した条件により、圧電材料にいくつかの破損モードを生じさせることがあるからであり、かかる破損モードは、例えば、デポーリング（材料の圧電特性を非可逆的に破壊する）、割れ及び材料一体性の減少である。能動素子４１０を保護することによって、延長基板４５０は、能動素子４１０の損傷の恐れを減少させる。更に、延長基板４５０により、頑丈な接続技術を使用することを可能にし、もしも延長基板４５０を使用しなければ、高温、熱衝撃及びそれと類似した条件に対する圧電材料の感度のため、かかる頑丈な接続技術は可能にならないであろう。
【００２９】
次に、図８Ａ〜図８Ｈを参照して、例示の実施形態による延長基板を有するトランスデューサを製造するバッチプロセスを説明する。この例では、柱は、堆積させた金属で作られるけれども、その他の導電性材料を用いてもよく、かかる導電性材料は、例えば、多量にドープされたシリコンである。
【００３０】
図８Ａは、フォトレジスト層５８０及びキャリヤ基板５８５上に位置する圧電素子等の能動素子５１０を示す。能動素子５１０は、圧電ウエーハを個々の圧電素子にダイシングすることによって形成されるのがよい。図８Ａはまた、延長基板５５０を有するシリコンウエーハ５７０を示し、延長基板５５０は、ウエーハにエッチングされ、能動素子５１０と能動素子５１０との間のスペース５７５に一致している。シリコンウエーハ５７０は、延長基板５５０を形成するために、よく知られているＣＭＯＳのマイクロ加工技術を用いて製造されるのがよい。
【００３１】
図８Ｂでは、シリコンウエーハ５７０の延長基板５５０を、能動素子５１０と能動素子５１０の間のスペースと整列せさる。次いで、延長基板５５０を能動素子５１０と能動素子５１０の間に挿入し、シリコンウエーハ５７０を能動素子５１０の上におく。充填用エポキシを用いて、シリコンウエーハ５７０を適所に保持する。
【００３２】
図８Ｃでは、シリコンウエーハの未使用部分をラップ仕上げし又は磨き、所望の能動素子厚さにする。図８Ｄでは、第１の電極層５１７を能動素子５１０及び延長基板５５０の上に付着させ、第１の電極層５１７は、例えば、クロムの上の金であり、付着は、例えば、スパッタリングである。図８Ｅでは、バッキング材料を電極層５１７の上で成形し、次いで、それ硬化させることにより、バッキング層５３０を形成する。バッキング層５３０は、エポキシで作られてもよいし、ポリマーで作られてもよいし、その他の材料で作られてもよい。図８Ｆでは、フォトレジスト層５８０を溶解させることによって、能動素子５１０及び延長基板５５０をキャリヤ５８５から分離し、能動素子５１０及び延長基板５５０を、バッキング層５３０が下側になるように上下逆にする。第２の電極層５１３を能動素子５１０及び延長基板５５０の上に付着させ、第２の電極層５１３は、例えば、クロムの上の金であり、付着は、例えば、スパッタリングである。図８Ｇでは、整合層５２０を第２の電極層５１３の上に堆積させる。整合層５２０を第２の電極層５１３の上にスピンコーティングするのがよい。図８Ｈでは、整合層５２０、第２の電極層５１３，第１の電極層５１７、シリコン５５０、及びバッキング層５２０を、例えばダイシングソーを使用することによってダイシングして、トランスデューサを分離する。次いで、個々のトランスデューサのバッキング層を、主バッキング層から切除して、トランスデューサを分離するのがよい。
【００３３】
図５Ａ〜図５Ｈに示すプロセスに基づく追加のプロセス工程を含ませることによって、金属柱をトランスデューサのバッキング層に埋込んでもよい。例えば、図８Ｄの工程及び図８Ｅの工程において金属柱を形成し、バッキング層５３０を金属柱に成形するプロセス工程を追加することによって、金属柱をバッキング層５３０に埋込むことができる。
【００３４】
延長基板のためにシリコン又はその他の半導体を用いる場合、例えばＣＭＯＳのプロセスを用いて、集積回路を延長基板上に製造するのがよい。集積回路は、例えば、信号をフィルタリングするフィルタ、トランスデューサからの信号を増幅する増幅器、及びその他の処理電子機器を含むのがよい。集積回路をトランスデューサの隣に配置することにより、トランスデューサから画像化システムまでの長いケーブルによって生じる信号ノイズ及び／又は信号損失を減少させることができ、しかも、システム側で行う必要がある処理の量を減少させることができる。
【００３５】
図９及び図１０は、本発明の１つの実施形態による集積回路を有する延長基板、例えばシリコン延長基板を示す。この例では、集積回路が延長基板６５０の上面に一体化されているが、集積回路が底面に一体化されていてもよいことを理解すべきである。図９は、延長基板６５０及び能動音響素子６１０の上にわたって配置された電極６１３ａ，６１３ｂの平面図である。図１０は、説明を容易にするために整合層を省略したトランスデューサの断面図である。上面電極は、延長基板６５０及び能動素子６１０に重なる第１の電極６１３ａと、延長基板６５０の上に配置され且つ絶縁隙間６６３によって第１の電極６１３ａから分離させた第２の電極６１３ｂとを有している。よく知られているマイクロ加工技術、例えば金属エッチングを用いて、電極にパターンを形成するのがよい。図１０はまた、延長基板６５０上に一体化された回路ブロック６７０ａ，６７０ｂの一例を示し、回路ブロック６７０ａ，６７０ｂは、金属トレース（線）等の導電性トレース（線）６６５によって互いに接続されている。よく知られているＣＭＯＳ製造技術を用いて、回路を製造するのがよく、かかるＣＭＯＳ製造技術は、フィルタ、増幅器、及び能動素子６１０への信号及び能動素子６１０からの信号を処理するその他の電子機器を製造することができる。図９に示す回路ブロック６７０ａ，６７０ｂのレイアウトは、例示に過ぎず、その他のレイアウトを用いてもよい。
【００３６】
図１０を参照すると、第１の電極６１３ａは、バイア（通路）６８５ａ及びトレース（線）６６５，６９０ａによって集積回路に電気的に接続されている。トレース６９０ｂは、箇所６７５ａのところでトレース６６５に接続されている。第１の電極６１３ａは、延長基板６５０を能動素子６１０に電気的に接続している。第２の電極６１３ｂは、バイア（通路）６８５ｂ及びトレース（線）６９０ｂ，６６５によって集積回路に電気的に接続されている。トレース６９０ｂは、箇所６７５ｂのところでトレース６６５に接続されている。この例では、トレース６６５及びトレース６９０ａ，６９０ｂは、延長基板６５０の薄い保護層、例えば酸化物層の下に位置し、バイア６８５ａ，６８５ｂは、電極６１３ａ，６１３ｂを下レベルのトレース６９０ａ，６９０ｂに相互接続している。バイア６８５ａ，６８５ｂは、金属で作られてもよいし、その他の導電性材料で作られてもよい。図１０では、電極６１３ａ，６１３ｂを半透明で示しているので、下に位置する延長基板６５０及び能動素子６１０を図１０内で見ることができる。
【００３７】
図１１は、整合層６２０の開口を通して第２の電極６１３ｂに電気的に接続されたリード線６９５の一例を示している。整合層６２０は、開口を形成するように、剥取られ又はマスクを用いて除去されるのがよい。リード線の他端部は、電気信号をトランスデューサと超音波画像化システムとの間で結合させるために、撚り線対又は同軸ケーブルに接続されるのがよい。図１２は、電極６１３ｂの上に堆積させた導電性の柱、例えば金属柱６９７を介して第２の電極６１３ｂに電気的に接続されたリード線６９６の別の例を示す。導電性の柱６９７は、バッキング層に埋込まれた柱を製造するために用いられた技術と類似した技術を用いて製造されるのがよい。図１１及び図１２では、電極６１３ａ，６１３ｂ及び整合層６２０を半透明で示しているので、下に位置する延長基板６５０及び能動素子６１０を図１１及び図１２内で見ることができる。
【００３８】
動作中、トランスデューサへの電気信号、例えば伝達パルスが、第２の電極６１３ｂ、バイア６８５ｂ及びトレース６９０ｂ，６６５を通って、延長基板６５０の上の集積回路６７０ａ，６７０ｂに移動する。集積回路６７０ａ，６７０ｂは、信号を処理してもよいし、信号を処理しないで通過させてもよい。次いで、信号は、トレース６６５，６９０ａ、バイア６８５ａ及び第１の電極６１３ａを通って、能動素子６１０に移動する。能動素子６１０からの電気信号もまた、例えば増幅、フィルタリング等の処理のために集積回路６７０ａ，６７０ｂの中を通り、その後、長いケーブルを介して超音波画像化システムに移動する。能動素子６１０は、それが受取った戻り超音波に応答して、上記信号を生じさせる。
【００３９】
上記明細において、本発明を、その特定の実施形態を参照して説明した。しかしながら、本発明の広い精神及び範囲から逸脱することなしに、特定の実施形態に種々の改造及び変更を行ってもよいことは明らかである。例えば、読者は、上記明細で説明したプロセス作用の特定の順番及び組み合わせが例示に過ぎず、異なる又は追加のプロセス作用を用いて又はプロセス作用の異なる組合せ又は順番を用いて、本発明を実施してもよいことを理解すべきである。別の例として、１つの実施形態の各特徴を、他の実施形態に示した他の特徴と混合し且つ適合させてもよい。加えて、明らかなことではあるが、望むように、特徴を加えたり、差引いたりしてもよい。従って、本発明は、特許請求の範囲及びそれと均等の範囲を考慮すること以外、制限されるべきではない。
【図１（ａ）】
0005588352.tif 000002
【図１（ｂ）】
0005588352.tif 000003
【図２】
0005588352.tif 000004
【図３】
0005588352.tif 000005
【図４Ａ】
0005588352.tif 000006
【図４Ｂ】
0005588352.tif 000007
【図４Ｃ】
0005588352.tif 000008
【図５Ａ】
0005588352.tif 000009
【図５Ｂ】
0005588352.tif 000010
【図５Ｃ】
0005588352.tif 000011
【図５Ｄ】
0005588352.tif 000012
【図５Ｅ】
0005588352.tif 000013
【図５Ｆ】
0005588352.tif 000014
【図５Ｇ】
0005588352.tif 000015
【図５Ｈ】
0005588352.tif 000016
【図６Ａ】
0005588352.tif 000017
【図６Ｂ】
0005588352.tif 000018
【図７】
0005588352.tif 000019
【図８Ａ】
0005588352.tif 000020
【図８Ｂ】
0005588352.tif 000021
【図８Ｃ】
0005588352.tif 000022
【図８Ｄ】
0005588352.tif 000023
【図８Ｅ】
0005588352.tif 000024
【図８Ｆ】
0005588352.tif 000025
【図８Ｇ】
0005588352.tif 000026
【図８Ｈ】
0005588352.tif 000027
【図９】
0005588352.tif 000028
【図１０】
0005588352.tif 000029
【図１１】
0005588352.tif 000030
【図１２】
0005588352.tif 000031