(57)【特許請求の範囲】
【請求項１】
直流電源と負荷との間に半導体スイッチを設け、前記半導体スイッチのオン、オフを切り替えることにより、前記負荷の駆動、停止を制御する負荷駆動回路を過熱から保護する負荷駆動回路の保護装置において、
前記半導体スイッチの両端に生じる電圧に比例する比例電流を生成する電流変換回路と、
前記電流変換回路に接続され、前記比例電流を通電するインピーダンス回路と、
前記インピーダンス回路の端子間に生じる測定電圧と予め設定した判定電圧とを比較し、前記測定電圧が前記判定電圧を上回った場合に、前記半導体スイッチのオフ指令信号を出力する比較手段と、を備え、
前記半導体スイッチの過渡熱抵抗の時間に対する変化を示す関数を過渡熱関数Ｒth（ｔ）としたとき、前記半導体スイッチに、ゼロから階段状に増加する電流を通電した際に、前記測定電圧が前記過渡熱関数Ｒth（ｔ）の平方根に比例した電圧となるように、前記インピーダンス回路のインピーダンスを設定することを特徴とする負荷駆動回路の保護装置。
【請求項２】
請求項１に記載の負荷駆動回路の保護装置において、前記インピーダンス回路は、
前記電流変換回路とグランドとの間に設けられる第１の抵抗と、
第２の抵抗と第１のコンデンサとの直列接続回路からなり、且つ、前記第２の抵抗の一端が前記電流変換回路側に接続され、前記第１のコンデンサの一端がグランド側に接続された第１の時定数回路と、
を含むことを特徴とする負荷駆動回路の保護装置。
【請求項３】
前記判定電圧を、次式にて演算することを特徴とする請求項１または２に記載の負荷駆動回路の保護装置。
【数１】
0005553713.tif 000025
但し、ｍは増幅率、ΔＴlimは上昇温度ΔＴを用いて過熱を検出するときの判定値、Ｒthは半導体スイッチのチャンネルから大気への定常熱抵抗（℃／Ｗ）、Ｒonは半導体スイッチのオン抵抗（Ω）である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動回路に設けられる半導体スイッチ、及び電線の過熱による損傷を防止する保護装置に関する。
【背景技術】
【０００２】
例えば、車両に搭載されるランプ、モータ等の負荷は、バッテリと負荷との間に設けられるパワーＭＯＳＦＥＴ等の半導体スイッチを用いて駆動、停止が制御される（例えば、特許文献１参照）。図１０は、従来における負荷駆動回路の構成を示す回路図であり、図示のように、バッテリＶＢ（出力電圧も同一の符号ＶＢで示す）と負荷ＲＬとの間には、基板１１０が設けられ、バッテリＶＢのプラス側端子は、基板１１０に設けられるＮ型ＭＯＳＦＥＴ（Ｔ１）（以下、「ＦＥＴ（Ｔ１）」と略す）のドレインに接続され、該ＦＥＴ（Ｔ１）のソースは、配線ＷＬを介して負荷ＲＬの一端に接続され、該負荷ＲＬの他端はグランドに接地されている。
【０００３】
また、基板１１０の外部には、スイッチＳＷ１と抵抗Ｒ３の直列接続回路が設けられており、スイッチＳＷ１の一端は電源ＶＣＣに接続され、抵抗Ｒ３の一端はグランドに接地されている。従って、スイッチＳＷ１がオフのときには、スイッチＳＷ１と抵抗Ｒ３の接続点である点Ｐ１はＬレベルとなり、スイッチＳＷ１がオンとされると、点Ｐ１はＨレベルとなる。
【０００４】
基板１１０は、ドライバ１２と、比較器ＣＭＰ１と、アンド回路ＡＮＤ１と、ラッチＤＦ１と、抵抗Ｒ１，Ｒ２の直列接続回路と、抵抗Ｒ１０とを備えている。抵抗Ｒ１，Ｒ２の直列接続回路は、一端がＦＥＴ（Ｔ１）のドレイン（電圧Ｖｄ）に接続され、他端がグランドに接地されている。
【０００５】
また、抵抗Ｒ１とＲ２の接続点（電圧Ｖ４）は、比較器ＣＭＰ１のプラス端子に接続され、該比較器ＣＭＰ１のマイナス端子はＦＥＴ（Ｔ１）のソース（電圧Ｖｓ）に接続されている。更に、比較器ＣＭＰ１の出力端子は、ラッチＤＦ１に接続されている。
【０００６】
ラッチＤＦ１の出力（Ｑ_ber）は、アンド回路ＡＮＤ１の一方の入力端子に接続され、他方の入力端子は、ラッチＤＦ１のリセット端子、及び点Ｐ１に接続されている。アンド回路ＡＮＤ１の出力端子は、ドライバ１２に接続され、該ドライバ１２の出力端子は、抵抗Ｒ１０を介してＦＥＴ（Ｔ１）のゲートに接続されている。
【０００７】
次に、図１０に示した負荷駆動回路の作用について説明する。スイッチＳＷ１がオフのときには、アンド回路ＡＮＤ１の他方の入力端子にはＬレベルの信号が入力され、また、ラッチＤＦ１がリセットされるので、該ラッチＤＦ１の出力（Ｑ_bar）はＨレベルとなり、このＨレベルの信号がアンド回路ＡＮＤ１の一方の入力端子に入力される。従って、アンド回路ＡＮＤ１の出力信号はＬレベルとなり、ＦＥＴ（Ｔ１）はオフとなる。
【０００８】
スイッチＳＷ１をオンとすると、点Ｐ１の電圧がＨレベルとなり、アンド回路ＡＮＤ１の出力信号がＨレベルとなり、このＨレベルの信号がドライバ１２に供給される。これにより、ドライバ１２からチャージポンプ（図示省略）で昇圧された電圧（バッテリ電圧ＶＢ＋約１０Ｖ）が出力され、抵抗Ｒ１０を経由してＦＥＴ（Ｔ１）のゲートに供給される。その結果、ＦＥＴ（Ｔ１）がオンとなってドレイン電流ＩＤが流れ、配線ＷＬを経由して負荷ＲＬに電流ＩＤが供給される。
【０００９】
ＦＥＴ（Ｔ１）のドレイン〜ソース間電圧をＶds、オン抵抗をＲonとすると、「Ｖds＝Ｒon＊ＩＤ」で示される電圧がＦＥＴ（Ｔ１）のドレイン〜ソース間に発生する。ＦＥＴ（Ｔ１）のソース電圧Ｖｓは、比較器ＣＭＰ１のマイナス端子に入力され、比較器ＣＭＰ１のプラス端子にはバッテリＶＢの出力電圧ＶＢを抵抗Ｒ１とＲ２で分圧した電圧Ｖ４が入力される。
【００１０】
そして、ドレイン電流ＩＤが正常な電流値である場合は「Ｖds＜（ＶＢ−Ｖ４）」が成立するので、比較器ＣＭＰ１の出力信号は、Ｌレベルとなる。ここで、電圧（ＶＢ−Ｖ４）は、電圧Ｖdsの判定電圧である。
【００１１】
いま、ＦＥＴ（Ｔ１）がオン状態にあるときに、配線ＷＬが点Ｐ３でグランドに接地する異常事態が発生すると、ドレイン電流ＩＤが増大する。その結果、電圧Ｖdsが増大して「Ｖds＞（ＶＢ−Ｖ４）」となり、比較器ＣＭＰ１の出力信号がＬレベルからＨレベルに変化する。その結果、ラッチＤＦ１の出力（Ｑ_bar）がＨレベルからＬレベルに変化し、アンド回路ＡＮＤ１の出力信号がＬレベルになり、ドライバ１２の出力端子が接地される。これにより、ＦＥＴ（Ｔ１）のゲートは抵抗Ｒ１０を介して接地され、ＦＥＴ（Ｔ１）が遮断される。即ち、負荷駆動回路に過電流が流れた場合には、いち早くＦＥＴ（Ｔ１）を遮断し、該ＦＥＴ（Ｔ１）及び配線ＷＬを過熱から保護することができる。
【００１２】
ここで、上述した従来技術による過電流保護の考え方は、下記の（ａ）〜（ｃ）に示す通りである。
【００１３】
（ａ）過電流が流れて、ＦＥＴ（Ｔ１）に温度上昇が発生する原因は、ジュール熱である。ジュール熱と温度上昇量を関係付ける熱抵抗は、ＦＥＴ（Ｔ１）の実装状態が決まれば定数となる。
【００１４】
（ｂ）ＦＥＴ（Ｔ１）の温度上昇量は、回路電流が変化せず、且つＦＥＴ（Ｔ１）が熱平衡状態（発熱量と放熱量が等しい状態）にあるときには、電圧Ｖdsと１対１に対応する。より詳細には、ＦＥＴ（Ｔ１）の温度上昇量は、ドレイン〜ソース間電圧Ｖdsの関数であり、ほぼ「Ｖds２」に比例する。従って、電圧Ｖdsの大きさから、ＦＥＴ（Ｔ１）の温度上昇量を求めることができる。
【００１５】
（ｃ）ＦＥＴ（Ｔ１）の許容温度上昇量上限（ジュール熱による温度上昇量の許容値上限）は、絶対値で表されたＦＥＴ（Ｔ１）の許容温度上限と動作周囲温度上限との差分として求められる。即ち、「（ＦＥＴの許容温度上昇量上限）＝（ＦＥＴの許容温度上限）−（動作周囲温度上限）」として表される。
【００１６】
そして、ＦＥＴ（Ｔ１）の動作周囲温度上限において、ＦＥＴ（Ｔ１）の温度上昇量が許容温度上昇量上限に達する電圧Ｖdsを求め、これを上限電圧とする。電圧Ｖdsの大きさから、ＦＥＴ（Ｔ１）が許容温度上昇量を超えたか否かを判定する判定電圧Ｖlimを、上限電圧以下で、且つ、正常負荷電流によって発生する電圧Ｖdsより大きい値に設定し、電圧Ｖdsがこの判定電圧Ｖlimを超えた際にＦＥＴ（Ｔ１）を遮断して、該ＦＥＴ（Ｔ１）、及び配線ＷＬを保護する。設定可能な判定電圧Ｖlimは、一般に一点の電圧ではなく範囲の電圧となる。
【００１７】
過電流保護の考え方は以上である。ここで、上記（ｂ）についてより詳細に説明する。いま、下記のように各符号を定義する。
【００１８】
ＩＤ；ＦＥＴドレイン電流（Ａ）
Ｖds；ＦＥＴのドレイン〜ソース間電圧（Ｖ）
Ｔａ；周囲温度（℃）
Ｔch；ＦＥＴのチャンネル温度（℃）、素子温度に相当
ΔＴch；ＦＥＴの温度上昇量（℃）、ΔＴch＝Ｔch−Ｔａ
Ｒth; ＦＥＴのチャンネルから大気への定常熱抵抗（℃／Ｗ）
Ｒon；ＦＥＴのオン抵抗（Ω）、Ｒon＝Ｖds／ＩＤ
Ｒon２５；Ｔch＝２５℃におけるＦＥＴのオン抵抗（Ω）
ｑ；Ｒon２５基準のオン抵抗の温度係数（ＦＥＴにより異なり４２００〜６７００ｐｐｍの範囲である）
そして、ＦＥＴが熱平衡状態にあるとき、次の（１），（２）式が成立する。
【００１９】
ΔＴch＝Ｔch−Ｔａ＝ＩＤ２＊Ｒon＊Ｒth      …（１）
Ｒon＝Ｒon２５（１＋ｑ（Ｔch−２５））    …（２）
ここで、ＩＤ＝Ｖds／Ｒonを用いて（１）式を書き換えると、次の（３）式が得られる。
【００２０】
ΔＴch＝Ｖds２／Ｒon＊Ｒth      …（３）
更に、（３）式をＶdsについて解くと、次の（４）式が得られる。
【数１】
0005553713.tif 000002
【００２１】
（４）式中のＲonに、（２）式で示したＲonを代入すると、次の（５）式が得られる。
【数２】
0005553713.tif 000003
【００２２】
（５）式において、ＦＥＴの仕様を決めると、オン抵抗Ｒon２５、及び温度係数ｑが決定し、ＦＥＴの実装方法を決めると定常熱抵抗Ｒthが決定する。従って、周囲温度Ｔａを固定すると（４）式または（５）式より、電圧Ｖdsは、ＦＥＴが熱平衡状態にあるとき、チャンネル温度上昇量ΔＴchと１対１の対応関係にあることが理解される。即ち、ＦＥＴが熱平衡状態にあるときは、電圧Ｖdsがチャンネル温度上昇量センサとして使える。
【００２３】
ここで、電圧Ｖdsとチャンネル温度上昇量ΔＴchとの関係を明らかにするために、（５）式をグラフ化する。一例として、Ｔａ＝１００℃、Ｒth＝１０℃／Ｗ、Ｒon２５＝５ｍΩ、ｑ＝４７００ｐｐｍとすると、電圧Ｖdsとチャンネル温度Ｔchの関係は、図１１に示すようになる。図１１では、ＩＤ＝Ｖds／Ｒonに基づいて、ＩＤも合わせて表示している。
【００２４】
図１１では、電流がゼロのときチャンネル温度Ｔchは周囲温度１００℃と一致する。電流ＩＤが増加するにつれて、チャンネル温度Ｔch、即ち、温度上昇量ΔＴchが増加し、電圧Ｖdsも増加する。チャンネル許容温度上限を１５０℃とすると、そのときの電流ＩＤ、オン抵抗Ｒon、電圧Ｖdsはそれぞれ、２５．１Ａ，７．３５ｍΩ，１９９．２ｍＶとなる。
【００２５】
図１１に示す特性図から、以下のことが認識される。チャンネル温度Ｔch、即ち温度上昇量ΔＴchが増加すれば、電圧Ｖdsは単調増加する。電圧Ｖdsと温度上昇量ΔＴch（＝Ｔch−Ｔａ）は、ＦＥＴが熱平衡状態にあるときは１対１に対応し、電圧Ｖdsが決定すれば温度上昇量ΔＴchが決定し、反対に、温度上昇量ΔＴchが決定すれば電圧Ｖdsが決定する。同様に、電流ＩＤと温度上昇量ΔＴchの間にも１対１の関係がある。
【００２６】
ここで、上述の説明は“ＦＥＴが熱平衡状態にあるとき”という前提条件の下で成立する。電流ＩＤがある値ＩＤＡから別な値ＩＤＢ（ＩＤＡ＜ＩＤＢ）に階段状に急増して、ＩＤＢで一定となった場合には、ＦＥＴのドレイン〜ソース間電圧Ｖdsも同様に、階段状に変化する。しかし、ＦＥＴの温度上昇量は階段状に増加することはなく、ＦＥＴの熱容量Ｃthとチャンネルから大気への熱抵抗Ｒthの積からなる熱時定数τ＝Ｃth＊Ｒthに基づいて変化することになる。温度上昇量が飽和状態に達するまでの過渡期間は上述の説明、即ち、（１）〜（５）式が成立しない。
【００２７】
これは、次の問題を引き起こす要因になる。電圧Ｖdsの階段状の増加は、外来ノイズが基板に接続する電線類を介して基板に到来するような場合でも発生する。但し、この場合は階段状よりも正弦波に近い変化になることが多いが、電圧Ｖdsの急激な変動が起こり得る。このときは、電流ＩＤはほとんど変化しないか、変化してもその変化量は発熱量を変えるほどではない。このような電圧Ｖdsの変化に対して、図１０に示した従来の回路では、電圧Ｖdsの大きさが判定電圧を超えると、ＦＥＴ（Ｔ１）を遮断することになる。
【００２８】
つまり、ＦＥＴ（Ｔ１）の温度上昇量は熱時定数による遅れにより、ほとんど増加しない状態であっても、ＦＥＴ（Ｔ１）が遮断されることになる。これは、温度上昇量が飽和するまでの過渡期間では電圧Ｖdsが温度上昇量を正確に反映できないことから生じる問題点である。従って、電圧Ｖdsに代わって、過渡期間の温度上昇量を正確に把握する方法が必要となる。
【先行技術文献】
【特許文献】
【００２９】
【特許文献１】特開２００８−２６３２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００３０】
上述したように、従来における負荷駆動回路の保護装置では、ドレイン電流ＩＤが急激に変化する場合には、ＦＥＴ（Ｔ１）のドレイン〜ソース間電圧ＶdsがＦＥＴ（Ｔ１）のチャンネル温度の上昇量を正確に反映しない場合があり、チャンネル温度が上限温度に達していないにも関わらず、ＦＥＴ（Ｔ１）を遮断してしまうという問題が発生していた。
【００３１】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、半導体スイッチに流れる電流が急激に増加し、これに応じて半導体スイッチの両端電圧が増加する過渡期間であっても、該半導体スイッチの温度上昇量を忠実に示す信号を生成することが可能な負荷駆動回路の保護装置を提供することにある。
【課題を解決するための手段】
【００３２】
上記目的を達成するため、本願請求項１に記載の発明は、直流電源と負荷との間に半導体スイッチ（Ｔ１）を設け、前記半導体スイッチのオン、オフを切り替えることにより、前記負荷の駆動、停止を制御する負荷駆動回路を過熱から保護する負荷駆動回路の保護装置において、前記半導体スイッチの両端に生じる電圧（Ｖds）に比例する比例電流（Ｉａ）を生成する電流変換回路（２１）と、前記電流変換回路に接続され、前記比例電流（Ｉａ）を通電するインピーダンス回路（２２）と、前記インピーダンス回路の端子間に生じる測定電圧（Ｖ５）と予め設定した判定電圧（Ｖ６）とを比較し、前記測定電圧が前記判定電圧を上回った場合に、前記半導体スイッチのオフ指令信号を出力する比較手段（ＣＭＰ１）と、を備え、前記半導体スイッチの過渡熱抵抗の時間に対する変化を示す関数を過渡熱関数Ｒth（ｔ）としたとき、前記半導体スイッチに、ゼロから階段状に増加する電流を通電した際に、前記測定電圧（Ｖ５）が前記過渡熱関数Ｒth（ｔ）の平方根に比例した電圧となるように、前記インピーダンス回路のインピーダンスを設定することを特徴とする。
【００３３】
請求項２に記載の発明は、請求項１に記載の負荷駆動回路の保護装置において、前記インピーダンス回路は、前記電流変換回路とグランドとの間に設けられる第１の抵抗（Ｒ５）と、第２の抵抗（Ｒ６）と第１のコンデンサ（Ｃ１）との直列接続回路からなり、且つ、前記第２の抵抗の一端が前記電流変換回路側に接続され、前記第１のコンデンサの一端がグランド側に接続された第１の時定数回路と、を含むことを特徴とする。
【００３４】
請求項３に記載の発明は、請求項１または２に記載の負荷駆動回路の保護装置において、前記判定電圧を、次式にて演算することを特徴とする。
【数２】
0005553713.tif 000004
但し、ｍは増幅率（＝Ｒ５／Ｒ４）、ΔＴlimは上昇温度ΔＴを用いて過熱を検出するときの判定値、Ｒthは半導体スイッチ（ＦＥＴ）のチャンネルから大気への定常熱抵抗（℃／Ｗ）、Ｒonは半導体スイッチ（ＦＥＴ）のオン抵抗（Ω）である。
【発明の効果】
【００３５】
本発明に係る負荷駆動回路の保護装置では、インピーダンス回路に生じる測定電圧が、過渡熱関数Ｒth（ｔ）の平方根に比例した大きさの電圧となるように、インピーダンス回路に含まれる各素子の定数が設定されるので、測定電圧は半導体スイッチの温度を忠実に模擬した電圧となる。そして、この測定電圧が予め設定した判定電圧を上回った場合に半導体スイッチを遮断するので、負荷駆動回路に含まれる半導体スイッチ、及び配線を過熱から保護することができる。また、外来ノイズ等に起因する急激な電流の増加により、半導体スイッチが不必要に遮断されるというトラブルの発生を回避することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施形態に係る負荷駆動回路の保護装置の構成を示す回路図である。
【図２】本発明の第１実施形態に係る負荷駆動回路の保護装置における、熱抵抗Ｒthの時間的な変化、及びその平方根、及び近似式を示す特性図である。
【図３】本発明の第１実施形態に係る負荷駆動回路の保護装置に設けられるインピーダンス回路、及びこれを簡素化した回路を示す説明図である。
【図４】本発明の第１実施形態に係る負荷駆動回路の保護装置の、シミュレーション結果を示す特性図である。
【図５】本発明の第１実施形態に係る負荷駆動回路の保護装置の、ＩＤ，ΔＴ，Ｖ５の飽和値を示す説明図である。
【図６】本発明の第２実施形態に係る負荷駆動回路の保護装置の構成を示す回路図である。
【図７】本発明の第２実施形態に係る負荷駆動回路の保護装置の、シミュレーション結果を示す特性図である。
【図８】本発明の第２実施形態に係る負荷駆動回路の保護装置の、シミュレーション結果を示す特性図であり、図７に示す時間軸を拡大した図である。
【図９】本発明の第２実施形態と対比するための、第１実施形態に係る負荷駆動回路の保護装置の、シミュレーション結果を示す特性図である。
【図１０】従来における負荷駆動回路の保護装置の構成を示す回路図である。
【図１１】従来における負荷駆動回路の保護装置の、ＦＥＴのチャンネル温度と電圧Ｖds、及び電流ＩＤの関係を示す特性図である。
【発明を実施するための形態】
【００３７】
以下、本発明の実施形態を図面に基づいて説明する。
【００３８】
［第１実施形態の説明］
図１は、本発明の第１実施形態に係る負荷駆動回路の保護装置の構成を示す回路図である。図１に示すように、この負荷駆動回路は、バッテリＶＢと負荷ＲＬとの間には、基板１０が設けられ、バッテリＶＢのプラス端子は、基板１０に設けられるＮ型ＭＯＳＦＥＴ（Ｔ１）（半導体スイッチ；以下、「ＦＥＴ（Ｔ１）」と略す）のドレインに接続され、該ＦＥＴ（Ｔ１）のソースは配線ＷＬを介して負荷ＲＬの一端に接続され、該負荷ＲＬの他端はグランドに接地されている。
【００３９】
また、基板１０の外部には、スイッチＳＷ１と抵抗Ｒ３の直列接続回路が設けられており、スイッチＳＷ１の一端は電源ＶＣＣ（例えば、５Ｖ）に接続され、抵抗Ｒ３の一端はグランドに接地されている。従って、スイッチＳＷ１がオフのときには、点Ｐ１はＬレベルとなり、スイッチＳＷ１がオンのときには、点Ｐ１はＨレベルとなる。
【００４０】
基板１０は、電流変換回路２１と、インピーダンス回路２２と、ドライバ１２と、比較器ＣＭＰ１と、アンド回路ＡＮＤ１と、ラッチＤＦ１と、電源Ｖ６（出力電圧も同一の符号Ｖ６で示す）、及び抵抗Ｒ１０を備えている。
【００４１】
電流変換回路２１は、アンプＡＭＰ１と、抵抗Ｒ４と、Ｐ型ＭＯＳＦＥＴ（Ｔ２）（以下、「ＦＥＴ（Ｔ２）」と略す）を備え、アンプＡＭＰ１のプラス端子は、ＦＥＴ（Ｔ１）のソース（電圧Ｖｓ）に接続され、マイナス端子は、抵抗Ｒ４を介してＦＥＴ（Ｔ１）のドレイン（電圧Ｖｄ）に接続され、且つＦＥＴ（Ｔ２）のソースに接続されている。また、アンプＡＭＰ１の出力端子は、ＦＥＴ（Ｔ２）のゲートに接続されている。更に、ＦＥＴ（Ｔ２）のドレイン（点Ｐ２）は、インピーダンス回路２２に接続されている。
【００４２】
インピーダンス回路２２は、点Ｐ２（ＦＥＴ（Ｔ２）のドレイン）とグランドとの間に設けられる抵抗Ｒ５（第１の抵抗）を有し、更に、抵抗Ｒ６（第２の抵抗）とコンデンサＣ１（第１のコンデンサ）との直列接続回路（第１の時定数回路）が、抵抗Ｒ５に対して並列に設けられている。更に、抵抗Ｒ７とコンデンサＣ２（第２のコンデンサ）との直列接続回路（第２の時定数回路）が、コンデンサＣ１に対して並列に設けられている。
【００４３】
点Ｐ２（電圧Ｖ５）は、比較器ＣＭＰ１のプラス端子に接続され、該比較器ＣＭＰ１のマイナス端子は、電源Ｖ６に接続されている。また、比較器ＣＭＰ１の出力端子は、ラッチＤＦ１に接続されている。従って、比較器ＣＭＰ１は、電圧Ｖ５が電源Ｖ６の出力電圧である判定電圧Ｖ６を下回った場合にＬレベルの信号を出力し、上回った場合にＨレベルの信号（オフ指令信号）を出力する。
【００４４】
ラッチＤＦ１の出力（Ｑ_ber）は、アンド回路ＡＮＤ１の一方の入力端子に接続され、他方の入力端子は、ラッチＤＦ１のリセット端子、及び点Ｐ１にそれぞれ接続されている。アンド回路ＡＮＤ１の出力端子は、ドライバ１２に接続され、該ドライバ１２の出力端子は、抵抗Ｒ１０を介してＦＥＴ（Ｔ１）のゲートに接続されている。
【００４５】
次に、第１実施形態に係る負荷駆動回路の保護装置の作用について説明する。スイッチＳＷ１がオフの場合には、アンド回路ＡＮＤ１の他方の入力端子にはＬレベルの信号が入力され、また、ラッチＤＦ１がリセットされるので、該ラッチＤＦ１の出力信号（Ｑ_bar）がＨレベルとなり、このＨレベルの信号がアンド回路ＡＮＤ１の一方の入力端子に入力される。従って、アンド回路ＡＮＤ１の出力信号はＬレベルとなり、ＦＥＴ（Ｔ１）はオフとなる。
【００４６】
スイッチＳＷ１がオンとされると、点Ｐ１の電圧がＨレベルとなり、アンド回路ＡＮＤ１の出力信号がＨレベルとなり、このＨレベルの信号がドライバ１２に供給される。これにより、ドライバ１２からチャージポンプ（図示省略）で昇圧された電圧（バッテリ電圧ＶＢ＋約１０Ｖ）が出力され、抵抗Ｒ１０を経由してＦＥＴ（Ｔ１）のゲートに供給される。その結果、ＦＥＴ（Ｔ１）がオンとなってドレイン電流ＩＤが流れ、配線ＷＬを経由して負荷ＲＬに電流ＩＤが供給され、該負荷ＲＬが駆動する。
【００４７】
［Ｔ１の温度上昇量と電圧Ｖ５の関係］
図１に示す負荷駆動回路において、ＦＥＴ（Ｔ１）のドレイン〜ソース間電圧をＶds、オン抵抗をＲonとすると、「Ｖds＝Ｒon＊ＩＤ」で示される電圧がＦＥＴ（Ｔ１）のドレイン〜ソース間に発生する。また、アンプＡＭＰ１は、ＦＥＴ（Ｔ１）のソース電圧Ｖｓと抵抗Ｒ４の一端の電圧とが等しくなるようにＦＥＴ（Ｔ２）を制御して、抵抗Ｒ４に流れる電流Ｉａ（比例電流）を変化させるので、「Ｖds＝Ｒ４＊Ｉａ」となり、電流Ｉａは電圧Ｖdsに比例した大きさの電流となる。換言すれば、電流Ｉａは電圧Ｖdsの大きさを電流の大きさに変換した電流になる。
【００４８】
この電流Ｉａは、インピーダンス回路２２を流れて点Ｐ２に電圧Ｖ５を発生させる。そして、この電圧Ｖ５は、比較器ＣＭＰ１により判定電圧Ｖ６と比較され、電圧Ｖ５が判定電圧Ｖ６を超えた場合には、比較器ＣＭＰ１の出力信号がＬレベルからＨレベルに変化するので、ラッチＤＦ１の動作により、ＦＥＴ（Ｔ１）が遮断される。
【００４９】
ここで、点Ｐ２に生じる電圧Ｖ５が、ＦＥＴ（Ｔ１）の温度上昇量を示す数値になっていれば、実際のＦＥＴ（Ｔ１）のチャンネル温度を模擬して、ＦＥＴ（Ｔ１）を遮断することができるといえる。つまり、電圧Ｖ５が単に電圧Ｖdsに比例した大きさの電圧であれば、従来例と同様に、電圧Ｖdsの急激な増加が発生した場合にこれを検出して、ＦＥＴ（Ｔ１）のチャンネル温度が上昇していないにも関わらずＦＥＴ（Ｔ１）を不必要に遮断してしまうというトラブルが発生する。これに対して、電圧Ｖdsの急激な増加が発生した際に、電圧Ｖ５がＦＥＴ（Ｔ１）の過渡的な温度上昇を模擬するように変化すれば、ＦＥＴ（Ｔ１）のチャンネル温度の上昇に忠実に対応して電圧Ｖ５が上昇するので、ＦＥＴ（Ｔ１）の不必要な遮断を回避することができる。
【００５０】
本実施形態では、インピーダンス回路２２を構成する各素子（抵抗、コンデンサ）の定数を適宜設定することにより、点Ｐ２に生じる電圧Ｖ５がＦＥＴ（Ｔ１）の温度上昇量を模擬して変化するように設定することにより、ＦＥＴ（Ｔ１）が不必要に遮断されることを回避する。
【００５１】
ここで、図１に示す回路の動作は、次のように解釈できる。電流ＩＤがｔ＝０において、電流値ＩＤＡから電流値ＩＤＢに階段状に増加し、ＩＤＢ＝一定を維持したとする。そして、各記号を下記のように定義する。
【００５２】
ＩＤ，ＩＤＡ，ＩＤＢ；ＦＥＴ（Ｔ１）のドレイン電流、但し、ＩＤＡ，ＩＤＢは一定値でＩＤＡ＜ＩＤＢとする。
【００５３】
Ｒon；Ｔ１のオン抵抗（Ω）
Ｖds；Ｔ１のドレイン〜ソース間電圧（＝Ｒon＊ＩＤ）（Ｖ）
ＶdsＡ，ＶdsＢ；ドレイン電流ＩＤＡ，ＩＤＢが流れているときのＶds（Ｖ）
Ｐin；Ｔ１の発熱量（＝Ｒon＊ＩＤ２＝Ｖds２／Ｒon）（Ｗ）
ΔＴ；Ｔ１の温度上昇量（ＦＥＴを無限大放熱板に実装したときのチャンネル〜ケース間の温度差）（℃）
ΔＱth；Ｔ１の熱量増加量、ＩＤが流れていないときはΔＱth＝０（Ｊ）
Ｃth；Ｔ１の熱容量（Ｊ／Ｋ）
Ｒth；Ｔ１のチャンネルからケースへの定常熱抵抗（℃／Ｗ）（ＦＥＴを無限大放熱板に実装したとする）
τ：熱時定数（＝Ｒth＊Ｃth）（sec）
Ｐout；放熱量（＝ΔＱth／τ＝ΔＴ／Ｒth）（Ｗ）
上記のように設定すると、次の（６）式が成立する。
【数３】
0005553713.tif 000005
【００５４】
（６）式の両辺を微分すると、次の（７）式が得られる。
【数４】
0005553713.tif 000006
【００５５】
更に、（７）式をΔＱthについて解くと、次の（８）式が得られる。
【数５】
0005553713.tif 000007
【００５６】
但し、ΔＱth（０）はΔＱthの初期値であり、電流ＩＤＡが流れることによるＦＥＴ（Ｔ１）の熱量増加量である。
【００５７】
ΔＴ＝ΔＱth／Ｃth、τ＝Ｒth＊Ｃthであるから、（８）式をΔＴについて表すと、次の（９）式となる。
【数６】
0005553713.tif 000008
【００５８】
但し、ΔＴ（０）＝ΔＱth（０）／Ｃthである。ΔＴ（０）は、電流ＩＤＡにより発生した温度上昇量であるから、ΔＴ（０）＝ＩＤＡ２＊Ｒon＊Ｒthとなるので、（９）式は次の（１０）式のように表される。
【数７】
0005553713.tif 000009
【００５９】
（１０）式は、温度上昇量ΔＴがｔ＝０の熱平衡状態では、ΔＴ＝ＶdsＡ２／Ｒon＊Ｒthとなり、もう一方のｔ＝∞の熱平衡状態では、ΔＴ＝ＶdsＢ２／Ｒon＊Ｒthとなり、いずれも電圧Ｖdsの２乗に比例している。しかし、２つの熱平衡状態の間の過渡期間における温度上昇量ΔＴは、ＶdsＢの２乗に比例したものにならない。ここで、過渡期間の温度上昇量ΔＴについては、次の（Ａ）〜（Ｃ）のように解釈できる。
【００６０】
（Ａ）熱平衡状態にある一定電流ＩＤＡから一定電流ＩＤＢに階段状に電流が増加したときの過渡期間における温度上昇量ΔＴは、電流ＩＤＡが消滅したことにより、電流ＩＤＡが発生させた熱量が放熱することによる温度上昇量の低下（（１０）式の右辺第２項）と、電流ＩＤＢがゼロから立ち上がったことにより、電流ＩＤＢが発熱する熱量による温度上昇量の増加（（１０）式の右辺第１項）を重ね合わせた数値となる。即ち、過渡期間におけるＦＥＴの温度上昇量ΔＴは、２つの熱源の放熱、及び発熱を個別に計算して重ね合わせたものになっている。
【００６１】
（Ｂ）放熱、及び発熱によるそれぞれの温度上昇量の変化は、ＦＥＴの電力損失に過渡熱抵抗を乗じたものとなり、放熱側の過渡熱抵抗は下記（１１）式で表され、発熱側の過渡熱抵抗は、下記（１２）式で表される。
【数８】
0005553713.tif 000010
【数９】
0005553713.tif 000011
【００６２】
（Ｃ）電流ＩＤＡにより発生した熱量が放熱することによる温度上昇量の低下（（１０）式の右辺第２項）は、（１０）式導出の過程で初期値として組み込まれたものである。
【００６３】
また、（１０）式の右辺第２項を左辺に移動させると、次の（１３）式が得られる。
【数１０】
0005553713.tif 000012
【００６４】
そして、上記の（１３）式から、次の（Ｄ），（Ｅ）のことが判る。
【００６５】
（Ｄ）（１３）式の左辺はＦＥＴの温度上昇量ΔＴから、電流ＩＤＡによる温度上昇量の寄与分を差し引いたものになり、電流ＩＤＢがゼロから立ち上がったときの、該電流ＩＤＢによる温度上昇量を示している。これを温度上昇量ΔＴＢとすると、該温度上昇量ΔＴＢは、電流ＩＤＢによる温度上昇量が熱平衡状態に達すると、電流ＩＤＡによる熱量は消滅しているので、ＦＥＴの温度上昇量ΔＴに等しくなる。即ち、温度上昇量ΔＴＢとΔＴは、ｔ＝０の初期状態では乖離しているが、熱平衡状態に達すると一致する。
【００６６】
（Ｅ）ＩＤＡ＝０の条件下では、ΔＴ＝ΔＴＢがｔ＝０から電流ＩＤＢによる熱平衡状態に至るまで成立する。
【００６７】
ここで、（１３）式の右辺は、電流ＩＤＢが流れることによる温度上昇量ΔＴＢであるから、これを書き直すと、次の（１４）式が得られる。
【数１１】
0005553713.tif 000013
【００６８】
そして、増幅率ｍを熱平衡状態における電圧Ｖ５と電圧Ｖdsの比、即ち、ｍ＝Ｖ５／Ｖdsとすると、次の（１５）式となるように抵抗Ｒ５〜Ｒ７の値、及びコンデンサＣ１，Ｃ２の値を設定できれば、（１４）式は下記の（１６）式のようになる。
【数１２】
0005553713.tif 000014
【数１３】
0005553713.tif 000015
【００６９】
（１６）式において、Ｒth，Ｒon，ｍはそれぞれ定数であるから、電圧Ｖ５の２乗が過渡期間における温度上昇量ΔＴＢに比例する。即ち、電圧Ｖ５を用いてＦＥＴ（Ｔ１）の過渡期間における温度上昇量ΔＴＢを表すことができる。また、温度上昇量ΔＴＢは、初期値の影響がなくなれば、ＦＥＴ（Ｔ１）の温度上昇量ΔＴと等しくなる。
【００７０】
従って、温度上昇量ΔＴＢが許容上限値に達するときの点Ｐ２における電圧Ｖ５を求めてその電圧より低い電圧を、判定電圧Ｖ６として設定し、比較器ＣＭＰ１のマイナス端子に供給すれば、ＦＥＴ（Ｔ１）のチャンネル温度が許容温度に達する前の時点で該ＦＥＴ（Ｔ１）を遮断することができる。以下、判定電圧Ｖ６の設定方法について説明する。
【００７１】
［判定電圧Ｖ６の設定方法］
ＦＥＴ（Ｔ１）のドレイン〜ソース間電圧Ｖdsと、該ＦＥＴ（Ｔ１）の発熱量Ｐinとの間には、次の（１７）式に示す関係がある。
【数１４】
0005553713.tif 000016
【００７２】
また、Ｒ５／Ｒ４＝ｍとすると、ＦＥＴ（Ｔ１）が熱平衡状態にあるときはＶ５＝ｍ＊Ｖdsとなるので、下記（１８）式が得られる。
【数１５】
0005553713.tif 000017
【００７３】
よって、温度上昇量ΔＴを用いて過熱を検出するときの判定値をΔＴlimとし、熱平衡状態において判定値ΔＴlimに対応する電圧Ｖ５の判定電圧をＶ６とすると、判定電圧Ｖ６は次の（１９）式で示すことができる。
【数１６】
0005553713.tif 000018
【００７４】
熱平衡状態において、電圧Ｖ５（測定電圧）の大きさが判定電圧Ｖ６に等しくなったときは、ＦＥＴ（Ｔ１）の温度上昇量ΔＴが判定値ΔＴlimに達したときである。即ち、熱平衡状態では、電圧Ｖ５、及びその判定電圧Ｖ６を用いて、ＦＥＴ（Ｔ１）の温度上昇量ΔＴを検出し、温度上昇量ΔＴが判定値ΔＴlimに達したか否かを判定できる。（１９）式は、熱平衡状態という条件の下で求めたΔＴlimとＶ６との対応関係であるが、過渡状態であってもこの対応関係は変わらないから、過渡状態におけるＦＥＴの温度上昇量ΔＴを表す電圧Ｖ５の判定値としてＶ６を使用できる。
【００７５】
［平方根演算の近似式の説明］
上記したように、電圧Ｖ５を（１５）式のように設定することにより、電圧Ｖ５を温度上昇量ΔＴＢに対応付けることが可能であることが確認できた。これは、過渡領域において、ＶdsＢから電圧Ｖ５を生成するときの変換関数として、過渡熱抵抗に含まれる時間項の平方根を用いれば良いことを示す。そして、変換関数で示される特性をインピーダンス回路２２で実現することが必要となる。しかし、平方根の演算を含む変換関数をインピーダンス回路２２で構成することは困難なので、平方根の演算を含まない指数関数で近似する。指数関数で表される変換関数は抵抗とコンデンサで容易に実現できるからである。
【００７６】
図２は、時間経過に伴って変化する過渡熱関数Ｒth（ｔ）の時間項（＝１−exp（−ｔ／τ））、その平方根、及び近似式を示す説明図であり、曲線Ｓ１は、熱時定数τ＝０．０４８secとした場合の過渡熱関数Ｒth（ｔ）の時間項（＝１−exp（−ｔ／０．０４８））を示し、曲線Ｓ２は、曲線Ｓ１の平方根（＝｛１−exp（−ｔ／０．０４８）｝０．５）、即ち、変換関数を示し、曲線Ｓ３は曲線Ｓ２の近似式を示している。また、横軸は時間を表し、０〜０．５秒の範囲を示している。
【００７７】
図２から、曲線Ｓ２として示される変換関数「｛１−exp（−ｔ／０．０４８）｝０．５」は、曲線Ｓ３として示されている近似式「０．７＊（１−exp（−ｔ／０．０４）＋０．３）」により、高精度に近似されていることが判る。
【００７８】
なお、曲線Ｓ３に示す近似式は、曲線Ｓ２に基づいて、実際に数値を代入して数値を得る手法（所謂、カットアンドトライ）等を用いることにより容易に求めることができる。
【００７９】
上記のことから、判定電圧Ｖ６を（１９）式により設定し、電圧Ｖ５を（１５）式により設定し、且つ（１５）式の平方根演算を図２の曲線Ｓ３に示すように近似すれば、ＦＥＴ（Ｔ１）の温度上昇量ΔＴＢを忠実に模擬して、ＦＥＴ（Ｔ１）を保護できることが判る。
【００８０】
［インピーダンス回路に生じる電圧Ｖ５の説明］
次に、図１に示したインピーダンス回路２２の点Ｐ２に生じる電圧Ｖ５が、上述した曲線Ｓ３を模擬した特性となるように、各回路素子の定数Ｒ６，Ｒ７，Ｃ１，Ｃ２を設定する手法について説明する。即ち、電圧Ｖ５が曲線Ｓ３に示す特性を備えるように設定すれば、過渡的な温度上昇量ΔＴＢに応じた電圧Ｖ５を発生させることができ、ＦＥＴ（Ｔ１）の温度上昇に対応して、ＦＥＴ（Ｔ１）を遮断することができる。
【００８１】
まず、図１に示すインピーダンス回路２２の特性について調べると次のようになる。図１のインピーダンス回路２２を図３（ａ）に示す。図３（ａ）において、Ｃ２≫Ｃ１、Ｒ７≫Ｒ６となるように各素子の定数を設定すると、図３（ａ）は、図３（ｂ）に示す回路で近似することができる。但し、Ｒ６７＝Ｒ６＋Ｒ７である。
【００８２】
図３（ｂ）において、ＦＥＴ（Ｔ２）のドレイン電流をＩ（一定値）とし、抵抗Ｒ５、コンデンサＣ２に流れる電流をそれぞれＩ１，Ｉ２とすると、次の（２０）式が得られる。
【数１７】
0005553713.tif 000019
【００８３】
また、「Ｉ２＝Ｉ−Ｉ１」 であるから、これを（２０）式に代入すると、次の（２１）式が得られる。
【数１８】
0005553713.tif 000020
【００８４】
（２１）式の両辺を微分すると、次の（２２），（２３）式が得られる。
【数１９】
0005553713.tif 000021
【００８５】
（２３）式を解くと、次の（２４）式が得られる。
【数２０】
0005553713.tif 000022
【００８６】
但し、Ｉ１（０）は初期値である。Ｉ１（０）はｔ＝０におけるコンデンサＣ２の端子間電圧に依存するので、これをＶＣ２（０）とし、ｔ＝０におけるＩ２をＩ２（０）とすると、次の（２５），（２６）式となる。
【００８７】
Ｉ＝Ｉ１（０）＋Ｉ２（０）      …（２５）
Ｉ１（０）＊Ｒ５＝Ｒ６７＊Ｉ２（０）＋ＶＣ２（０）    …（２６）
そして、（２５）式より、Ｉ２（０）＝Ｉ−Ｉ１（０）であるから、これを（２６）式に代入すると、次の（２７）式が得られる。
【００８８】
Ｉ１（０）＊Ｒ５＝Ｒ６７＊（Ｉ−Ｉ１（０））＋ＶＣ２（０）
Ｉ１（０）（Ｒ５＋Ｒ６７）＝Ｒ６７＊Ｉ＋ＶＣ２（０）
Ｉ１（０）＝（Ｒ６７＊Ｉ＋ＶＣ２（０））／（Ｒ５＋Ｒ６７）  …（２７）
更に、（２７）式を上述した（２４）式に代入すると、次の（２８）式が得られる。
【数２１】
0005553713.tif 000023
【００８９】
ここで、ＶＣ２（０）＝０、即ちコンデンサＣ２の端子間電圧がｔ＝０でゼロであるとすると、（２８）式は、次の（２９）式となる。
【数２２】
0005553713.tif 000024
【００９０】
上記の（２９）式において、右辺の括弧内の第１項の係数「Ｒ５／（Ｒ５＋Ｒ６７）」と、第２項「Ｒ６７／（Ｒ５＋Ｒ６７）」を加算すると「１」になる。従って、（２９）式の構成は、図２の曲線Ｓ２に示した「（１−exp（−ｔ／０．０４８））０．５」を近似した曲線Ｓ３の演算式「０．７＊｛１−exp（−ｔ／０．０４）｝＋０．３」の構成と同一となっている（０．７＋０．３＝１となっている）。
【００９１】
また、上記（２８）式は、次のように解釈できる。ｔ＝０でコンデンサＣ２の端子間電圧がＶＣ２（０）のとき、該（２８）式の第１項、即ち（２９）式は、ＦＥＴ（Ｔ２）のドレイン電流Ｉが、コンデンサＣ２の端子間電圧がゼロの条件で階段状に立ち上がったときの、抵抗Ｒ５に流れる電流を表している。また、（２８）式の第２項は、ｔ＝０でコンデンサＣ２が抵抗Ｒ６７，Ｒ５を経由して、初期値ＶＣ２（０）から放電を始めたときの抵抗Ｒ５に流れる放電電流を表している。従って、電圧ＶＣ２（０）の放電電流と、（２９）式で表される電流Ｉ１とが重ね合わされた電流が、抵抗Ｒ５に流れて電圧Ｖ５を発生させることになる。
【００９２】
つまり、インピーダンス回路２２に含まれる各素子（抵抗、コンデンサ）の定数を適宜設定して、電圧Ｖ５が過渡熱関数Ｒth（ｔ）の時間項（＝１−exp（−ｔ／τ））の平方根に比例するように設定することにより、電圧Ｖ５がＦＥＴ（Ｔ１）のチャンネル温度を模擬した特性となるように設定でき、この電圧Ｖ５と判定電圧Ｖ６を比較することにより、ＦＥＴ（Ｔ１）のチャンネル温度が判定電圧Ｖ６に達した際に、ＦＥＴ（Ｔ１）を遮断して、該ＦＥＴ（Ｔ１）、及び配線を過熱から保護することができる。
【００９３】
［シミュレーション結果の説明］
次に、図１に示した回路のシミュレーション結果について説明する。図４は、図１に示した回路のシミュレーション結果を示す波形図である。シミュレーションに用いた回路定数は、Ｒ４＝５ＫΩ、Ｒ５＝５０ＫΩ、Ｒ６＝１ＫΩ、Ｒ７＝１００ＫΩ、Ｃ１＝０．０２５μＦ、Ｃ２＝０．２８μＦ、ＶＢ＝１２Ｖ、周囲温度Ｔａ＝１２５℃、負荷抵抗＝１．２Ω（ＩＤＡ通電時）、１．２Ω‖０．４Ω（ＩＤＢ通電時）である。なお、記号「‖」は並列合成抵抗を示す。また、ＦＥＴ（Ｔ１）は、最大オン抵抗Ｒon（max）が５.２ｍΩ（at２５℃）のＮ型ＭＯＳＦＥＴであり、無限大放熱板に取り付けられているものとする。
【００９４】
図４の横軸は時間軸であり、ｔ＝０〜２秒間を示す。図４（ａ）はＦＥＴ（Ｔ１）のドレイン電流ＩＤを示し、ｔ＝０．５secでＦＥＴ（Ｔ１）がオンとなって電流ＩＤＡが流れ、ｔ＝１secでＦＥＴ（Ｔ１）のドレイン電流がＩＤＡからＩＤＢに階段状に増加し、その後ＩＤＢ（一定値）が流れ続ける。
【００９５】
図４（ｂ）は、ＦＥＴ（Ｔ１）のチャンネル温度上昇量ΔＴ、及び電圧Ｖ５を示し、縦軸座標が電圧、温度を示している。温度は１Ｖが１℃に対応している。
【００９６】
ここで、電流ＩＤＡ、ＩＤＢが流れているときの温度上昇量ΔＴ、電圧Ｖ５を、それぞれΔＴＡ，ΔＴＢ、及びＶ５Ａ，Ｖ５Ｂとすると、その飽和値は図５のようになる。
【００９７】
（１８）式を変形して、温度上昇量ΔＴを電圧Ｖ５で表すと、次の（３０）式となる。
【００９８】
ΔＴ＝（Ｖ５／ｍ）２＊Ｒth／Ｒon      …（３０）
ここで、ｍ＝Ｒ５／Ｒ４＝５０ＫΩ／５ＫΩ＝１０であり、電流ＩＤＢが流れているときのオン抵抗Ｒonをシミュレーション結果より求めると、５．９９５ｍΩとなる。
【００９９】
これらの値、及びΔＴ＝ΔＴＢ＝９．３２℃、Ｖ５＝Ｖ５Ｂ＝２．３５Ｖを用いて（３０）式により、熱抵抗Ｒthを求めると、次の（３１）式となる。
【０１００】
Ｒth＝ΔＴ＊Ｒon／（Ｖ５／ｍ）２
＝９．３２＊０．００５９９５／（２．３５／１０）２
＝１．０１［℃／Ｗ］          …（３１）
ＦＥＴ（Ｔ１）を無限大放熱板に取り付けたときの熱抵抗Ｒthは、チャンネル〜ケース間の定常熱抵抗となり、熱抵抗Ｒthとして１．０１℃／Ｗは適切な値である。
【０１０１】
Ｒth，ｍ，Ｒonを再度（３０）式に代入して、温度上昇量ΔＴと電圧Ｖ５との関係を求めると、「ΔＴ＝１．６８＊（Ｖ５）２」となる。
【０１０２】
図１に示す点Ｐ２の電圧Ｖ５を用いて、「１．６８＊（Ｖ５）２」を作成し、温度上昇量ΔＴと重ね合わせると、温度上昇量ΔＴが飽和している領域では「１．６８＊（Ｖ５）２」と温度上昇量ΔＴが重なる。これは温度上昇量ΔＴが飽和して、熱平衡状態にあるときは「（Ｖ５）２」と温度上昇量ΔＴが比例し、その比例定数は「Ｒth／Ｒon／ｍ２」となることを示す。そして、温度上昇量ΔＴの判定値ΔＴlimに対応する電圧Ｖ５の判定電圧Ｖ６は、前述した（１９）式で求めれば良いことが判る。
【０１０３】
熱平衡状態に達するまでの過渡期間では、温度上昇量ΔＴと「１．６８＊（Ｖ５）２」が完全には一致しないが、過渡期間のＦＥＴ（Ｔ１）の温度上昇量を検出するための手段として十分に使用可能なレベルの近似ができていると言える。
【０１０４】
このようにして、第１実施形態に係る負荷駆動回路の保護装置では、過渡熱関数Ｒth（ｔ）の時間項（＝１−exp（−ｔ／τ））の平方根を模擬した電圧が点Ｐ２に発生するように、インピーダンス回路２２に設けられる各素子Ｒ５，Ｒ６，Ｒ７，Ｃ１，Ｃ２の定数を設定する。従って、前述の（１６）式に示したように、ＦＥＴ（Ｔ１）の温度上昇量ΔＴＢと電圧Ｖ５を対応付けることができる。即ち、ＦＥＴ（Ｔ１）に流れる電流ＩＤが階段状に増加する場合（図４（ａ）のＩＤＡからＩＤＢに急変する場合）であっても、ＦＥＴ（Ｔ１）のチャンネル温度を忠実に模擬した電圧Ｖ５を点Ｐ２に発生させることができ、この電圧Ｖ５（測定電圧）が判定電圧Ｖ６を超えた際にＦＥＴ（Ｔ１）を遮断するので、ＦＥＴ（Ｔ１）のチャンネル温度が許容温度に達する前の段階で確実にＦＥＴ（Ｔ１）を遮断し、ＦＥＴ（Ｔ１）、及び配線を過熱から保護することができる。
【０１０５】
［第２実施形態の説明］
次に、本発明の第２実施形態について説明する。図６は、本発明の第２実施形態に係る負荷駆動回路の保護装置の構成を示す回路図である。第２実施形態では、図１に示した第１実施形態と対比して、インピーダンス回路２２に設けられるコンデンサＣ２、及び抵抗Ｒ７を除去し、コンデンサＣ１、及び抵抗Ｒ６の定数を変更している点で相違し、それ以外の構成は図１に示した回路と同様である。即ち、第２実施形態に係る負荷駆動回路の保護装置は、抵抗Ｒ５、及び該抵抗Ｒ５に対して並列に設けられる抵抗Ｒ６，コンデンサＣ１の直列接続回路を有するインピーダンス回路２２ａを備え、更に、このインピーダンス回路２２ａが基板１０ａに搭載されている。
【０１０６】
図１に示した第１実施形態の回路では、２個のコンデンサＣ１，Ｃ２は容量が大きいので、インピーダンス回路２２をＩＣ化する場合に各コンデンサＣ１，Ｃ２をＩＣに内蔵することができない。従って、ＩＣの外部に各コンデンサＣ１，Ｃ２を配置することになり、そのためにＩＣに２個の接続用の端子を設ける必要が生じる。そして、１個のＩＣで複数チャンネルのＦＥＴを制御する場合には、チャンネル当り２個の端子の追加はＩＣの構成にとって大きな負担になる。そこで、第２実施形態では、１個のコンデンサでインピーダンス回路を構成することにより、ＩＣに設ける端子数を低減させる。以下、第２実施形態を詳細に説明する。
【０１０７】
ＦＥＴ（Ｔ１）のドレイン電流ＩＤが階段状に急激に増加したとき、温度上昇量ΔＴは急激に増加した後、指数関数曲線に沿って上昇する傾向がある。そして、温度の上昇は、過渡熱抵抗として用いた前述の式「Ｒth（１−exp（−ｔ／τ））」よりも立ち上がりが早くなる。これは、ＦＥＴ（Ｔ１）の熱時定数がチップ、チップ〜ケース、ケース〜大気の３段階からなり、「（１−exp（−ｔ／τ））」はチップ〜ケースの特性を表しているが、チップ自体の特性を表していないことに起因している。
【０１０８】
コンデンサＣ１に直列に抵抗Ｒ６を追加すると、点Ｐ２の電圧Ｖ５がコンデンサＣ１の端子間電圧に、コンデンサＣ１の充電電流による抵抗Ｒ６の電圧降下を加算したものとなり、電流ＩＤが急激に立ち上がった直後のコンデンサＣ１の充電電流が抵抗Ｒ６に大きな電圧降下を発生させるので、温度上昇量ΔＴの急増に対応した変化を電圧Ｖ５に発生させることができる。急激な立ち上がり量は、抵抗Ｒ６の大きさで調整することができ、抵抗Ｒ６を大きくするほど大きくなる。
【０１０９】
一方、熱平衡状態に達した場合には、コンデンサＣ１の充電電流が消滅するので、抵抗Ｒ６の存在は熱平衡状態における電圧Ｖ５の大きさには関係しないことになる。
【０１１０】
図７は、図６に示す回路のシミュレーション結果を示す特性図である。この際、図６の回路定数を、Ｒ６＝９０ＫΩ、Ｃ１＝０．２８μＦとしている。上記以外は、図４に示したシミュレーションの条件と同一である。
【０１１１】
図７には、ＦＥＴ（Ｔ１）の温度上昇量ΔＴ、電圧Ｖ５、「Ｖ５２＊１．６８」の３つの波形を示している。温度上昇量ΔＴと「Ｖ５２＊１．６８」の波形はほぼ一致しており、図１のシミュレーション結果を表す図４における温度上昇量ΔＴと「Ｖ５２＊１．６８」波形の一致度とほとんど同一に見える。
【０１１２】
しかし、立ち上がり部の波形が図４（第１実施形態）の場合とは異なる。図８は、図７における０．９５sec〜１．０５secｓ間を拡大した立ち上がり部の波形を示す図であり、比較のため、図９に図４（第１実施形態）の立ち上がり部の波形を示す。これらを比較すると、第２実施形態では立ち上がり部のずれが第１実施形態に比べて大きい。これは、第２実施形態でコンデンサＣ２、及び抵抗Ｒ７を除去したことにより生じたずれである。立ち上がり部のずれ以外は温度上昇量ΔＴと「Ｖ５２＊１．６８」の波形はほぼ一致しているので、立ち上がり部のずれが問題にならない場合には、前述した第１実施形態とほぼ同様の精度で温度上昇量ΔＴを模擬することができる。
【０１１３】
このようにして、第２実施形態に係る負荷駆動回路の保護装置では、インピーダンス回路２２ａを、抵抗Ｒ５，Ｒ６、及びコンデンサＣ１で構成するので、前述した第１実施形態と対比して回路構成を簡素化することができる。また、回路をＩＣ化する場合には、ＩＣに設ける端子数を削減することができ、回路規模を小型化することが可能となる。
【０１１４】
以上、本発明の負荷駆動回路の保護装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【０１１５】
例えば、本実施形態では、車両に搭載される負荷を駆動する負荷駆動回路を例に挙げて説明したが、本発明はこれに限定されるものではなく、その他の負荷駆動回路についても適用することができる。
【産業上の利用可能性】
【０１１６】
本発明は、負荷駆動回路に設けられる半導体スイッチを過熱から保護することに利用することができる。
【符号の説明】
【０１１７】
１０，１０ａ  基板
１２  ドライバ
２１  電流変換回路
２２，２２ａ  インピーダンス回路
ＣＭＰ１  比較器
ＡＭＰ１  アンプ
ＡＮＤ１  アンド回路
ＲＬ  負荷
ＶＢ  バッテリ
Ｔ１  Ｎ型ＭＯＳＦＥＴ
Ｔ２  Ｐ型ＭＯＳＦＥＴ
ＷＬ  配線
ＤＦ１  ラッチ
Ｒ５  抵抗（第１の抵抗）
Ｒ６  抵抗（第２の抵抗）
Ｒ７  抵抗（第３の抵抗）
Ｃ１  コンデンサ（第１のコンデンサ）
Ｃ２  コンデンサ（第２のコンデンサ）
【図１】
0005553713.tif 000026
【図２】
0005553713.tif 000027
【図３】
0005553713.tif 000028
【図４】
0005553713.tif 000029
【図５】
0005553713.tif 000030
【図６】
0005553713.tif 000031
【図７】
0005553713.tif 000032
【図８】
0005553713.tif 000033
【図９】
0005553713.tif 000034
【図１０】
0005553713.tif 000035
【図１１】
0005553713.tif 000036