(57)【特許請求の範囲】
【請求項１】
周波数制御電圧に従って所望の周波数で発振するＶＦ特性を有し、ＶＣＯ出力信号を生成する電圧制御型発振器と、前記電圧制御型発振器に対して前記周波数制御電圧を設定するＤ／Ａ変換回路とを含んで構成される周波数変調部と、
前記電圧制御型発振器のＶＦ特性を保存したルックアップテーブルを有し、前記ルックアップテーブルに基づいて前記Ｄ／Ａ変換回路から出力される前記周波数制御電圧を制御する変調制御回路と
を備えたＦＭＣＷレーダ装置の周波数変調回路において、
連続波信号のローカル信号を生成するローカル信号生成回路と、
前記電圧制御型発振器で生成された前記ＶＣＯ出力信号と、前記ローカル信号生成回路で生成された前記ローカル信号とを入力して差周波成分であるＩＦ信号を出力する差周波信号生成回路と、
前記差周波信号生成回路から出力された前記ＩＦ信号が、ある特定の周波数以下になったときにＩＦ検出信号を出力するＩＦ検出回路と
をさらに備え、
前記変調制御回路は、前記ローカル信号生成回路で生成される前記ローカル信号の周波数を設定するとともに、前記ＩＦ検出回路が前記ＩＦ検出信号を出力したタイミングにおいて、前記電圧制御型発振器で生成される前記ＶＣＯ出力信号に対応する周波数制御電圧と、前記ローカル信号生成回路に対する前記周波数の設定内容との組み合わせを元に前記電圧制御型発振器のＶＦ特性を導出し、導出した前記ＶＦ特性を用いて前記ルックアップテーブルの内容を更新する
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項２】
請求項１に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記ＩＦ検出回路が前記ＩＦ検出信号を出力したタイミングで前記電圧制御型発振器に印加している周波数制御電圧を計測するＡ／Ｄ変換回路
をさらに備え、
前記変調制御回路は、前記ＩＦ検出回路が前記ＩＦ検出信号を出力したタイミングにおいて前記電圧制御型発振器で生成される前記ＶＣＯ出力信号に対応する周波数制御電圧を、前記Ａ／Ｄ変換回路で計測された前記周波数制御電圧を読み取ることで取得する
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項３】
請求項１に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記変調制御回路は、前記ＩＦ検出回路が前記ＩＦ検出信号を出力したタイミングにおいて前記電圧制御型発振器で生成される前記ＶＣＯ出力信号に対応する周波数制御電圧を、前記Ｄ／Ａ変換回路に与えるＤＡＣ制御用信号に基づいて取得する
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項４】
請求項２に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記周波数変調部は、ｎ（ｎは、２以上の整数）個の周波数変調部として構成され、
前記変調制御回路は、前記ｎ個の周波数変調部のそれぞれに含まれるｎ個の電圧制御型発振器のＶＦ特性を保存したルックアップテーブルを有し、前記ルックアップテーブルに基づいて前記ｎ個の周波数変調部のそれぞれに含まれるｎ個のＤ／Ａ変換回路から出力されるｎ個の周波数制御電圧を制御し、
前記ｎ個の電圧制御型発振器のそれぞれが出力するｎ個のＶＣＯ出力信号を入力し、前記ｎ個のＶＣＯ出力信号の中から１つを選択し、選択後のＶＣＯ出力信号として出力するスイッチ回路Ａと、
前記ｎ個の電圧制御型発振器のそれぞれに与えられるｎ個の周波数制御電圧を入力し、前記ｎ個の周波数制御電圧の中から１つを選択し、選択後の周波数制御電圧として出力するスイッチ回路Ｂと
をさらに備え、
前記差周波信号生成回路は、前記スイッチ回路Ａが出力する前記選択後のＶＣＯ出力信号と、前記ローカル信号生成回路で生成された前記ローカル信号とを入力して差周波成分であるＩＦ信号を出力し、
前記Ａ／Ｄ変換回路は、前記ＩＦ検出回路が前記ＩＦ検出信号を出力したタイミングで前記スイッチ回路Ｂが出力する前記選択後の周波数制御電圧を計測し、
前記変調制御回路は、前記スイッチ回路Ａと前記スイッチ回路Ｂによる選択切り換えを制御し、前記選択切り換えに対応して前記ローカル信号生成回路で生成される前記ローカル信号の周波数を設定し、前記Ａ／Ｄ変換回路で計測された前記選択後の周波数制御電圧を読み取り、前記ローカル信号生成回路に対する前記周波数の設定内容および前記Ａ／Ｄ変換回路からの前記選択後の周波数制御電圧の読み取り結果を元に前記ｎ個の電圧制御型発振器の中から前記スイッチ回路Ａおよび前記スイッチ回路Ｂにより選択された電圧制御型発振器のＶＦ特性を導出し、導出した前記ＶＦ特性を用いて、前記選択された電圧制御型発振器に対応する前記ルックアップテーブルの内容を更新する
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項５】
請求項３に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記周波数変調部は、ｎ（ｎは、２以上の整数）個の周波数変調部として構成され、
前記変調制御回路は、前記ｎ個の周波数変調部のそれぞれに含まれるｎ個の電圧制御型発振器のＶＦ特性を保存したルックアップテーブルを有し、前記ルックアップテーブルに基づいて前記ｎ個の周波数変調部のそれぞれに含まれるｎ個のＤ／Ａ変換回路から出力されるｎ個の周波数制御電圧を制御し、
前記ｎ個の電圧制御型発振器のそれぞれが出力するｎ個のＶＣＯ出力信号を入力し、前記ｎ個のＶＣＯ出力信号の中から１つを選択し、選択後のＶＣＯ出力信号として出力するスイッチ回路Ａ
をさらに備え、
前記差周波信号生成回路は、前記スイッチ回路Ａが出力する前記選択後のＶＣＯ出力信号と、前記ローカル信号生成回路で生成された前記ローカル信号とを入力して差周波成分であるＩＦ信号を出力し、
前記変調制御回路は、前記スイッチ回路Ａによる選択切り換えを制御し、前記選択切り換えに対応して前記ローカル信号生成回路で生成される前記ローカル信号の周波数を設定し、前記ローカル信号生成回路に対する前記周波数の設定内容および前記スイッチ回路Ａにより選択された電圧制御型発振器に対応したＤ／Ａ変換回路に与えるＤＡＣ制御用信号を元に前記スイッチ回路Ａにより選択された電圧制御型発振器のＶＦ特性を導出し、導出した前記ＶＦ特性を用いて、前記選択された電圧制御型発振器に対応するルックアップテーブルの内容を更新する
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項６】
請求項２または４に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記変調制御回路は、アップチャープとダウンチャープを繰り返す周波数変調信号において、アップチャープ時に前記Ａ／Ｄ変換回路で計測された周波数制御電圧値、およびダウンチャープ時に前記Ａ／Ｄ変換回路で計測された周波数制御電圧値の読み取り結果を元に、前記ＶＦ特性を導出する
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項７】
請求項３または５に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記変調制御回路は、アップチャープとダウンチャープを繰り返す周波数変調信号において、アップチャープ時に前記Ｄ／Ａ変換回路に与えるＤＡＣ制御用信号、およびダウンチャープ時に前記Ｄ／Ａ変換回路に与えるＤＡＣ制御用信号を元に、前記ＶＦ特性を導出する
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項８】
請求項１ないし７のいずれか１項に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記ＩＦ検出回路は、前記差周波信号生成回路から出力された前記ＩＦ信号に対し、ある特定の周波数以上の信号成分を減衰させるフィルタにより構成される
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項９】
請求項１ないし７のいずれか１項に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記ＩＦ検出回路は、
前記差周波信号生成回路から出力される前記ＩＦ信号の電圧振幅に寄らず定振幅の信号を出力するリミッタと、
前記リミッタから出力されるリミッタ信号のある特定の周波数以上の信号成分を減衰させるフィルタと
を含んで構成されることを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項１０】
請求項１ないし７のいずれか１項に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記ＩＦ検出回路は、
前記差周波信号生成回路から出力される前記ＩＦ信号に対し、ある特定の周波数以上の信号を減衰させるフィルタと、
前記フィルタから出力されるフィルタ出力信号が、ある一定の電圧振幅以上である場合に前記ＩＦ検出信号を出力するコンパレータと
を含んで構成されることを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項１１】
請求項１ないし７のいずれか１項に記載のＦＭＣＷレーダ装置の周波数変調回路において、
ＩＦ検出回路は、
前記差周波信号生成回路から出力される前記ＩＦ信号の電圧振幅に寄らず定振幅の信号を出力するリミッタと、
前記リミッタから出力されるリミッタ信号のある特定の周波数以上の信号成分を減衰させるフィルタと、
前記フィルタから出力されるフィルタ出力信号が、ある一定の電圧振幅以上である場合に前記ＩＦ検出信号を出力するコンパレータと
を含んで構成されることを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項１２】
請求項１ないし１１のいずれか１項に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記差周波信号生成回路は、前記電圧制御型発振器で生成された前記ＶＣＯ出力信号を前記ローカル信号生成回路で生成された前記ローカル信号によりダウンコンバートすることで前記ＩＦ信号を出力するミクサ回路により構成される
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項１３】
請求項１ないし１１のいずれか１項に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記差周波信号生成回路は、
前記電圧制御型発振器で生成された前記ＶＣＯ出力信号を分周する分周回路と、
前記分周回路から出力されるＤＩＶ出力信号を前記ローカル信号生成回路で生成された前記ローカル信号によりダウンコンバートすることで前記ＩＦ信号を出力するミクサ回路と
を含んで構成されることを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項１４】
請求項１ないし１１のいずれか１項に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記差周波信号生成回路は、
前記電圧制御型発振器で生成された前記ＶＣＯ出力信号を前記ローカル信号生成回路で生成された前記ローカル信号によりダウンコンバートするＲＦミクサ回路と、
前記ＲＦミクサ回路でダウンコンバートして得られたＲＦミクサ出力信号の不要信号成分を除去する第１のイメージ除去用フィルタと、
前記第１のイメージ除去用フィルタから出力されたイメージ除去用フィルタ出力信号をダウンコンバートするために用いるＩＦローカル信号を出力するＩＦローカル信号生成回路と、
前記イメージ除去用フィルタからの出力信号を前記ＩＦローカル信号生成回路から出力された前記ＩＦローカル信号でダウンコンバートするＩＦミクサ回路と、
前記ＩＦミクサ回路でダウンコンバートして得られたＩＦミクサ出力信号の不要信号成分を除去することで前記ＩＦ信号を出力する第２のイメージ除去用フィルタと
を含んで構成されることを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項１５】
請求項１ないし１４のいずれか１項に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記変調制御回路は、導出するごとに前記ＶＦ特性を蓄積しておき、蓄積したＶＦ特性を統計処理することで算出したＶＦ特性データを用いて前記ルックアップテーブルの内容を定期的に更新する
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項１６】
請求項１ないし１４のいずれか１項に記載のＦＭＣＷレーダ装置の周波数変調回路において、
前記変調制御回路は、導出した前記ＶＦ特性を用いて導出を行ったタイミングで前記ルックアップテーブルの内容を逐次更新する
ことを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＭＣＷ方式による周波数変調を利用するＦＭＣＷレーダ装置の周波数変調回路に関するものである。
【背景技術】
【０００２】
車載ミリ波レーダの方式として、比較的簡易な構成で、被測定物との距離および相対速度を同時に高精度で計測できるＦＭＣＷ（Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｅｄ  Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅｓ）方式が数多く用いられている。本方式は、周波数変調された連続波信号（Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ、以下ＣＷと称す）を送信するとともに、被測定物からの反射波を受信し、反射波の時間遅れから被測定物までの距離を計測し、周波数変位から被測定物との相対速度を計測する方式である。
【０００３】
図１３は、従来のＦＭＣＷレーダ装置の周波数変調回路の構成図である。図１３に示す従来の周波数変調回路は、電圧制御型発振器１０１（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ、以下ＶＣＯ１０１と称す）、デジタル−アナログ変換回路１０２（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ、以下ＤＡＣ１０２と称す）、低域通過フィルタ１０３（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ、以下ＬＰＦ１０３と称す）、および変調制御回路１１０を備えて構成されている。
【０００４】
ここで、変調制御回路１１０は、ＶＣＯ１０１のＶＦ特性を記録するルックアップテーブル１１１（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ、以下ＬＵＴ１１１と称す）を有している。そして、変調制御回路１１０は、ＬＵＴ１１１に基づき、ＤＡＣ１０２の出力電圧を制御する。ＤＡＣ１０２は、変調制御回路１１０により設定される周波数制御電圧のデジタル電圧値を、アナログ電圧値に変換する。
【０００５】
ＬＰＦ３は、ＤＡＣ２から出力されたアナログ電圧値を平滑化する。ＶＣＯ１は、ＬＰＦ３を介して供給された周波数制御電圧に従って、ある所望の周波数の電圧を発振するＶＦ特性を有している。この結果、ＬＵＴ１１１に基づくデジタル電圧の設定により、ＶＦ特性に対応した所望の周波数の電圧を出力することができる。なお、図１３において、ｖ１は、ＶＣＯ１０１の周波数制御電圧を示し、ｆ１は、ＶＣＯ１０１が発振する周波数を示している。
【０００６】
本構成を備えた周波数変調回路は、変調制御回路１１０がＬＵＴ１１１の情報に基づきＤＡＣ１０２の出力電圧を制御し、ＶＣＯ１０１が出力するＶＣＯ出力信号の周波数を線形に変化させることで周波数変調動作を行い、ＦＭＣＷレーダに適した周波数変調信号を出力する。そして、このようなＦＭＣＷレーダ装置の周波数変調回路においては、周波数変調回路から出力する周波数変調信号は、アップチャープとダウンチャープを繰り返す。
【０００７】
ここで、周波数変調信号における周波数変化の線形性の劣化は、レーダとしての計測精度の劣化につながる。このため、ＶＣＯ出力信号の周波数変化には、高精度の線形性が要求される。しかしながら、ＶＣＯのＶＦ特性は、温度により変化するため、周波数変調信号における周波数変化の線形性を高精度に保つためには、温度毎のＬＵＴが必要となる。この場合、製品出荷前に、温度毎にＬＵＴを取得しておく必要があり、製造コスト増の要因となる。
【０００８】
一方、製品出荷前にＬＵＴを取得する作業を省くため、出荷後に温度等の環境変化に応じて、自動でＬＵＴを生成し、更新する手法が考案されている（例えば、特許文献１参照）。
【０００９】
特許文献１における周波数変調回路は、製品出荷後に、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を用いて、ＶＣＯのＶＦ特性を定期的に計測し、ＬＵＴを更新している。図１４は、特許文献１における周波数変調回路の構成図である。本周波数変調回路は、ＤＡＣ１０２、ＬＰＦ１０３、アナログ−デジタル変換回路１０４（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、以下ＡＤＣ１０４と称す）、変調制御回路１１０、およびＰＬＬ１２０を備えて構成されている。
【００１０】
ここで、変調制御回路１１０は、ＶＣＯ１０１のＶＦ特性を記録するＬＵＴ１１１と、定期的に計測されたＶＣＯのＶＦ特性の結果を記録するＬＵＴ１１２とを有している。また、ＰＬＬ１２０は、ＶＣＯ１２１（図１３におけるＶＣＯ１０１に相当）、基準信号発生器１２２（以下ＲＥＦ１２２と称す）、分周回路１２３、位相比較器（ＰＤ）１２４、チャージポンプ（ＣＰ）１２５、ループフィルタ（ＬＦ）１２６、およびスイッチ（ＳＷ）１２７を有している。なお、図１４において、ｖ１は、ＶＣＯ１２１の周波数制御電圧を示し、ｆ１は、ＶＣＯ１２１が発振する周波数を示している。
【００１１】
まず始めに、図１４におけるＰＬＬ１２０の機能について説明する。ＰＬＬ１２０は、周波数変調回路が周波数変調信号を出力する周波数変調動作を行う場合には、ＳＷ１２７をＬＰＦ１０３側に設定する。一方、ＰＬＬ１２０は、ＶＣＯ１２１のＶＦ特性を計測する周波数制御電圧計測動作を実行する場合には、ＳＷ１２７をＬＦ１２６側に設定する。
【００１２】
図１５は、図１４に示した周波数変調回路において、周波数変調動作を行う場合と周波数制御電圧計測動作を行う場合の、ＶＣＯ１２１の発振周波数の時間変化を示した図である。図１５に示すように、図１４に示した周波数変調回路は、周波数変調動作を一旦中断し、ＶＣＯ１２１を含むＰＬＬ１２０を構成して任意の周波数にロックさせることで、ＶＣＯ１２１のＶＦ特性をＡＤＣ１０４で計測する周波数制御電圧計測動作を実行する。
【００１３】
そして、ＰＬＬ１２０がロックする周波数を、定期的に複数変えることで、ＶＣＯ１２１の複数の発振周波数に対して周波数制御電圧計測動作を実行する。その結果、ＰＬＬ１２０およびＡＤＣ１０４により、周波数変調を行う周波数範囲内におけるＶＣＯ１２１の複数の発振周波数に対するＶＦ特性を計測することができる。
【００１４】
一方、図１４における変調制御回路１１０は、次の機能を有している。
［機能１］ＬＵＴ１１１に基づき、ＤＡＣ１０２の出力電圧を制御する機能
［機能２］ＲＥＦ１２２が生成するＲＥＦ信号の周波数、および分周回路１２３の分周数設定内容から算出できるＶＣＯ１２１の発振周波数に対し、ＡＤＣ１０４で計測した周波数制御電圧値を対応付けし、ＬＵＴ１１２に保存する機能
［機能３］ＬＵＴ１１１の内容を、ＬＵＴ１１２の内容で定期的に置き換える機能
【００１５】
このようにして、図１４に示した周波数変調回路は、周波数変調を行う周波数範囲内におけるＶＣＯ１２１の複数の発振周波数に対するＶＦ特性を計測できるとともに、計測結果が記録されたＬＵＴ１１２の内容で、ＬＵＴ１１１の内容を定期的に更新することが可能となる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００７−２９８３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来技術には、以下のような課題がある。
特許文献１で示されているＬＵＴ更新手法では、周波数制御電圧計測動作を実行するにあたり、周波数変調回路の周波数変調動作を一定時間止める必要がある。従って、この一定時間中は、ＦＭＣＷレーダが機能しないこととなる。
【００１８】
その一方で、周波数変調回路を含む車載装置の温度は、自動車が動いている間に大きく変化するため、その温度変化に伴い、周波数変調回路のＬＵＴを生成し更新する必要がある。従って、従来のＬＵＴ更新手法では、ＬＵＴ生成・更新時には周波数変調回路の周波数変調動作を止める必要があるため、自動車が動いている間にもかかわらず。ＦＭＣＷレーダが機能しない時間が生じてしまう。
【００１９】
本発明は、前記のような課題を解決するためになされたものであり、ＦＭＣＷレーダ装置の機能を止めることなく、周波数変調動作を実施しながらＶＣＯの周波数制御電圧計測動作を実行しＬＵＴを更新することを可能にするＦＭＣＷレーダ装置の周波数変調回路を得ることを目的とする。
【課題を解決するための手段】
【００２０】
本発明に係るＦＭＣＷレーダ装置の周波数変調回路は、周波数制御電圧に従って所望の周波数で発振するＶＦ特性を有し、ＶＣＯ出力信号を生成する電圧制御型発振器と、電圧制御型発振器に対して周波数制御電圧を設定するＤ／Ａ変換回路とを含んで構成される周波数変調部と、電圧制御型発振器のＶＦ特性を保存したルックアップテーブルを有し、ルックアップテーブルに基づいてＤ／Ａ変換回路から出力される周波数制御電圧を制御する変調制御回路とを備えたＦＭＣＷレーダ装置の周波数変調回路において、連続波信号のローカル信号を生成するローカル信号生成回路と、電圧制御型発振器で生成されたＶＣＯ出力信号と、ローカル信号生成回路で生成されたローカル信号とを入力して差周波成分であるＩＦ信号を出力する差周波信号生成回路と、差周波信号生成回路から出力されたＩＦ信号が、ある特定の周波数以下になったときにＩＦ検出信号を出力するＩＦ検出回路とをさらに備え、変調制御回路は、ローカル信号生成回路で生成されるローカル信号の周波数を設定するとともに、ＩＦ検出回路がＩＦ検出信号を出力したタイミングにおいて、電圧制御型発振器で生成されるＶＣＯ出力信号に対応する周波数制御電圧と、ローカル信号生成回路に対する周波数の設定内容との組み合わせを元に電圧制御型発振器のＶＦ特性を導出し、導出したＶＦ特性を用いてルックアップテーブルの内容を更新するものである。
【発明の効果】
【００２１】
本発明に係るＦＭＣＷレーダ装置の周波数変調回路によれば、ローカル信号生成回路、差周波信号生成回路、およびＩＦ検出回路を備えた構成により、周波数変調動作を実施しながらＶＣＯのＶＦ特性を導出することを可能とすることにより、ＦＭＣＷレーダ装置の機能を止めることなく、周波数変調動作を実施しながらＶＣＯの周波数制御電圧計測動作を実行しＬＵＴを更新することを可能にするＦＭＣＷレーダ装置の周波数変調回路を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態１におけるＦＭＣＷレーダ装置の周波数変調回路の構成図である。
【図２】本発明の実施の形態１のＦＭＣＷレーダ装置の周波数変調回路における各信号の時間変化を示した図である。
【図３】本発明の実施の形態２におけるＦＭＣＷレーダ装置の周波数変調回路の構成図である。
【図４】本発明の実施の形態２のＦＭＣＷレーダ装置の周波数変調回路における各信号の時間変化を示した図である。
【図５】本発明の実施の形態３におけるＩＦ検出回路の具体的な構成図である。
【図６】本発明の実施の形態４におけるＩＦ検出回路の具体的な構成図である。
【図７】本発明の実施の形態５におけるＩＦ検出回路の具体的な構成図である。
【図８】本発明の実施の形態６における差周波信号生成回路の具体的な構成図である。
【図９】本発明の実施の形態７における差周波信号生成回路の具体的な構成図である。
【図１０】本発明の実施の形態８における差周波信号生成回路の具体的な構成図である。
【図１１】本発明の実施の形態９におけるＦＭＣＷレーダ装置の周波数変調回路の構成図である。
【図１２】本発明の実施の形態１０におけるＦＭＣＷレーダ装置の周波数変調回路の構成図である。
【図１３】従来のＦＭＣＷレーダ装置の周波数変調回路の構成図である。
【図１４】特許文献１における周波数変調回路の構成図である。
【図１５】図１４に示した周波数変調回路において、周波数変調動作を行う場合と周波数制御電圧計測動作を行う場合の、ＶＣＯの発振周波数の時間変化を示した図である。
【発明を実施するための形態】
【００２３】
以下、本発明のＦＭＣＷレーダ装置の周波数変調回路の好適な実施の形態につき図面を用いて説明する。
【００２４】
実施の形態１．
図１は、本発明の実施の形態１におけるＦＭＣＷレーダ装置の周波数変調回路の構成図である。本周波数変調回路は、ＶＣＯ１、ＤＡＣ２、ＬＰＦ３、ＡＤＣ４、ローカル信号生成回路５、差周波信号生成回路６、ＩＦ検出回路７、および変調制御回路１０を備えて構成されている。ここで、変調制御回路１０は、ＶＣＯ１のＶＦ特性を記録するＬＵＴ１１と、定期的に計測されたＶＣＯのＶＦ特性の結果を記録するＬＵＴ１２とを有している。
【００２５】
図１に示した本実施の形態１の周波数変調回路におけるＶＣＯ１、ＤＡＣ２、ＬＰＦ３、ＡＤＣ４、およびＬＵＴ１１とＬＵＴ１２を有する変調制御回路１０に関しては、先の図１４におけるＶＣＯ１２１、ＤＡＣ１０２、ＬＰＦ１０３、ＡＤＣ１０４、およびＬＵＴ１１１とＬＵＴ１１２を有する変調制御回路１１０と同様である。そこで、本実施の形態１の周波数変調回路における新たな構成であるローカル信号生成回路５、差周波信号生成回路６、およびＩＦ検出回路７を中心に、以下に説明する。
【００２６】
なお、図１において、ｖ１は、ＶＣＯ１の周波数制御電圧を示し、ｆ１は、ＶＣＯ１が発振する周波数を示し、ｆ２は、ローカル信号の周波数を示し、さらに、ｆ３は、ＩＦ信号の周波数を示しており、
ｆ３＝｜ｆ１−ｆ２｜
の関係にある。
【００２７】
ローカル信号生成回路５は、ＣＷのローカル信号を生成する。また、差周波信号生成回路６は、ＶＣＯ１が出力するＶＣＯ出力信号と、ローカル信号生成回路５で生成されたローカル信号とを入力し、ＶＣＯ出力信号とローカル信号の差周波成分であるＩＦ信号を出力する。さらに、ＩＦ検出回路７は、差周波信号生成回路６が出力したＩＦ信号を入力し、ＩＦ信号がある特定のＩＦ検出周波数（ｆ３ｄｅｔ）以下になった時にＩＦ検出信号を出力する。
【００２８】
そして、ＡＤＣ４は、ＩＦ検出回路７がＩＦ検出信号を出力したタイミングで、ＶＣＯ１に印加している周波数制御電圧ｖ１を計測する。
【００２９】
また、本実施の形態１における変調制御回路１０は、次の機能を有している。
［機能１］ＬＵＴ１１に基づき、ＤＡＣ２の出力電圧を制御する機能
［機能２］ローカル信号生成回路５が生成するローカル信号の周波数を設定する機能
［機能３］ＡＤＣ４が計測した周波数制御電圧値を読み取る機能
［機能４］ＡＤＣ４から読み取った周波数制御電圧値と、ローカル信号の設定内容から、ＶＣＯ１のＶＦ特性を導出する機能
［機能５］導出したＶＦ特性をＬＵＴ１２に保存する機能と、ＬＵＴ１１の内容を、ＬＵＴ１２の内容で定期的に置き換える機能
【００３０】
次に、図１に示す本実施の形態１における周波数変調回路の動作原理について説明する。ＦＭＣＷレーダ装置が動作中であるとき、周波数変調回路が出力する周波数変調信号の周波数は、ある一定の周波数範囲内でチャープ動作する。このとき、周波数を徐々に増加させるアップチャープ動作と、周波数を徐々に減少させるダウンチャープ動作を、交互に繰り返し行う。
【００３１】
まずは、アップチャープ動作を行う場合の周波数変調回路の動作について説明する。差周波信号生成回路６は、アップチャープ動作するＶＣＯ１のＶＣＯ出力信号を入力する。その一方で、差周波信号生成回路６は、ＶＣＯ１がチャープ動作する周波数範囲のある特定の周波数のローカル信号としてローカル信号生成回路５で生成された信号を入力する。
【００３２】
そして、差周波信号生成回路６は、ＶＣＯ１が出力するＶＣＯ出力信号と、ローカル信号生成回路５で生成されたローカル信号との差周波成分であるＩＦ信号を出力する。その結果、差周波信号生成回路６が出力するＩＦ信号は、ＤＣを含むチャープ信号となる。
【００３３】
ＩＦ信号がｆ３ｄｅｔ以下の周波数である場合、ＩＦ検出回路７からＩＦ検出信号が出力される。一方、ＩＦ信号がｆ３ｄｅｔを超える周波数である場合、ＩＦ検出回路７からＩＦ検出信号が出力されない。
【００３４】
図２は、本発明の実施の形態１のＦＭＣＷレーダ装置の周波数変調回路における各信号の時間変化を示した図である。具体的には、図２（ａ）〜図２（ｄ）は、以下の内容を示している。
図２（ａ）：ＶＣＯ１出力信号およびローカル信号の周波数の時間変化
図２（ｂ）：ＩＦ信号の周波数の時間変化
図２（ｃ）：ＩＦ検出信号の時間変化
図２（ｄ）：ＶＣＯ１の周波数制御電圧の時間変化
【００３５】
ＶＣＯ１の発振周波数をチャープ動作する周波数範囲の最小周波数から徐々に増加させる過程において、ＶＣＯ１の発振周波数は、ローカル信号の周波数に徐々に近づき、ＩＦ信号の周波数は、徐々に低くなる（図２（ａ）、（ｂ）参照）。そして、ＩＦ信号の周波数がｆ３ｄｅｔ以下の周波数になった時に、ＩＦ検出信号が初めて出力される（図２（ｂ）、（ｃ）参照）。
【００３６】
ＡＤＣ４は、最初に出力されるＩＦ検出信号をトリガとして、ＶＣＯ１の周波数制御電圧を計測する周波数制御電圧計測動作を実行する。この時に得る電圧（ｖ１ｕ）は、ＶＣＯ１の発振周波数がｆ２−ｆ３ｄｅｔになるときの周波数制御電圧に相当する（図２（ｃ）、（ｄ）参照）。変調制御回路１０は、ＡＤＣ４で検出した周波数制御電圧値（ｖ１ｕ）を保存する。
【００３７】
続いて、ダウンチャープ動作を行う場合の周波数変調回路の動作について説明する。差周波信号生成回路６は、ダウンチャープ動作するＶＣＯ１のＶＣＯ出力信号を入力する。その一方で、差周波信号生成回路６は、アップチャープ動作時と同じように、ＶＣＯ１がチャープ動作する周波数範囲のある特定の周波数のローカル信号としてローカル信号生成回路５で生成された信号を入力する。
【００３８】
そして、差周波信号生成回路６は、ＶＣＯ１が出力するＶＣＯ出力信号と、ローカル信号生成回路５で生成されたローカル信号との差周波成分であるＩＦ信号を出力する。その結果、差周波信号生成回路６が出力するＩＦ信号は、ＤＣを含むチャープ信号となる。
【００３９】
ＩＦ信号がｆ３ｄｅｔ以下の周波数である場合、ＩＦ検出回路７からＩＦ検出信号が出力される。一方、ＩＦ信号がｆ３ｄｅｔを超える周波数である場合、ＩＦ検出回路７からＩＦ検出信号が出力されない。
【００４０】
ＶＣＯ１の発振周波数をチャープ動作する周波数範囲の最大周波数から徐々に減少させる過程において、ＶＣＯ１の発振周波数は、ローカル信号の周波数に徐々に近づき、ＩＦ信号の周波数は、徐々に低くなる（図２（ａ）、（ｂ）参照）。そして、ＩＦ信号の周波数がｆ３ｄｅｔ以下の周波数になった時に、ＩＦ検出信号が初めて出力される（図２（ｂ）、（ｃ）参照）。
【００４１】
ＡＤＣ４は、最初に出力されるＩＦ検出信号をトリガとして、ＶＣＯ１の周波数制御電圧を計測する周波数制御電圧計測動作を実行する。この時に得る電圧（ｖ１ｄ）は、ＶＣＯ１の発振周波数がｆ２＋ｆ３ｄｅｔになるときの周波数制御電圧に相当する（図２（ｃ）、（ｄ）参照）。変調制御回路１０は、ＡＤＣ４で検出した周波数制御電圧値（ｖ１ｄ）を保存する。
【００４２】
アップチャープ動作時に用いた周波数ｆ２−ｆ３ｄｅｔと、ダウンチャープ動作時に用いた周波数ｆ２＋ｆ３ｄｅｔの中点は、下式（１）に示すように、ローカル信号周波数ｆ２である。
（（ｆ２−ｆ３ｄｅｔ）＋（ｆ２＋ｆ３ｄｅｔ））／２＝ｆ２              （１）
【００４３】
ここで、ＩＦ検出回路７で設定する周波数ｆ３ｄｅｔが、周波数変調幅に対して充分小さく、ｆ２−ｆ３ｄｅｔからｆ２＋ｆ３ｄｅｔの周波数範囲におけるＶＣＯ１の周波数制御電圧感度の非線形性が充分小さいとする。この場合、ＶＣＯ１の発振周波数がｆ２のときの周波数制御電圧ｖ１は、下式（２）に示すように、アップチャープ動作時に得たｖ１ｕとダウンチャープ動作時に得たｖ１ｄの平均値で近似できる。
（ｖ１ｕ＋ｖ１ｄ）／２≒ｖ１                                          （２）
【００４４】
この上式（１）（２）によるｆ２とｖ１の計算結果から、ＶＣＯ１のＶＦ特性を導出できる。
【００４５】
本実施の形態１の周波数変調回路において、周波数変調回路が周波数変調を行う周波数範囲内で、ローカル信号の周波数を定期的に複数変えて、ＶＣＯ１の複数の発振周波数に対して周波数制御電圧計測動作を実行する。その結果、周波数変調を行う周波数範囲内におけるＶＣＯ１の複数の発振周波数に対するＶＦ特性を計測できる。それを元に、変調制御回路１０は、ＬＵＴ１２の内容を更新するとともに、定期的にＬＵＴ１１の内容をＬＵＴ１２の内容で置き換える。
【００４６】
以上のように、実施の形態１によれば、ローカル信号生成回路、差周波信号生成回路、およびＩＦ検出回路を備えた構成により、周波数変調動作を実施しながらＶＣＯのＶＦ特性を導出することを可能としている。従って、ＦＭＣＷレーダが機能した状態のままで、周波数変調動作を実施しながらＶＣＯの周波数制御電圧計測動作を実行し、ＬＵＴを生成し更新できる。この結果、ＦＭＣＷレーダ装置の周波数変調回路の性能向上を実現できる。
【００４７】
さらに、このような周波数制御電圧の計測方法においては、アップチャープ動作時に得たｖ１ｕと、ダウンチャープ動作時に得たｖ１ｄとの平均値を用いている。この結果、周波数変調回路を構成する各回路内で遅延が生じた場合にも、その影響をキャンセルすることができる。さらに、ＩＦ検出周波数ｆ３ｄｅｔが、回路の温度特性や製造ばらつきの影響で初期設計値から変動した場合であっても、その影響をキャンセルすることができる。すなわち、実施の形態１における周波数制御電圧の計測方法は、回路の寄生成分、温度特性、製造ばらつきに対し、高い耐性を持つ。
【００４８】
実施の形態２．
先の実施の形態１では、ＶＣＯのＶＦ特性を導出するにあたり、ＬＰＦ３出力の周波数制御電圧ｖ１をＡＤＣ４で計測する場合について説明した。これに対して、本実施の形態２では、周波数制御電圧の情報を、ＬＵＴ１１に基づいてＤＡＣ２に入力する制御ビットから得る場合について説明する。
【００４９】
図３は、本発明の実施の形態２におけるＦＭＣＷレーダ装置の周波数変調回路の構成図である。本周波数変調回路は、ＶＣＯ１、ＤＡＣ２、ＬＰＦ３、ローカル信号生成回路５、差周波信号生成回路６、ＩＦ検出回路７、および変調制御回路１０を備えて構成されている。ここで、変調制御回路１０は、ＶＣＯ１のＶＦ特性を記録するＬＵＴ１１と、定期的に計測されたＶＣＯのＶＦ特性の結果を記録するＬＵＴ１３とを有している。
【００５０】
本実施の形態２における図３の構成を備えた周波数変調回路は、先の実施の形態１における図１の構成を備えた周波数変調回路と比較すると、変調制御回路１０内のＬＵＴ１２の代わりにＬＵＴ１３を備えるとともに、ＡＤＣ４を取り除いた点が異なっている。そこで、この相違点を中心に、以下に説明する。
【００５１】
なお、図３において、ｖ１は、ＶＣＯ１の周波数制御電圧を示し、Ｖｃｎｔは、ＬＵＴ１１からＤＡＣ２に入力する制御ビットを示し、ｆ１は、ＶＣＯ１が発振する周波数を示し、ｆ２は、ローカル信号の周波数を示し、さらに、ｆ３は、ＩＦ信号の周波数を示しており、
ｆ３＝｜ｆ１−ｆ２｜
の関係にある。
【００５２】
本実施の形態２における変調制御回路１０は、次の機能を有している。
［機能１］ＬＵＴ１１に基づき、ＤＡＣ２の出力電圧を制御する機能
［機能２］ローカル信号生成回路５が生成するローカル信号の周波数を設定する機能
［機能３］ＩＦ検出回路７によるＩＦ検出信号をトリガとして、ＤＡＣ２に入力する制御ビットを検出する機能
［機能４］検出した制御ビットと、ローカル信号の設定内容から、ＶＣＯ１のＶＦ特性を導出する機能
［機能５］導出した結果をＬＵＴ１３に保存する機能と、ＬＵＴ１１の内容をＬＵＴ１３の内容で定期的に置き換える機能
【００５３】
図４は、本発明の実施の形態２のＦＭＣＷレーダ装置の周波数変調回路における各信号の時間変化を示した図である。具体的には、図４（ａ）〜図４（ｄ）は、以下の内容を示している。
図４（ａ）：ＶＣＯ１出力信号およびローカル信号の周波数の時間変化
図４（ｂ）：ＩＦ信号の周波数の時間変化
図４（ｃ）：ＩＦ検出信号の時間変化
図４（ｄ）：ＶＣＯ１の周波数制御電圧とＤＡＣ２の制御ビットの時間変化
【００５４】
まずは、アップチャープ動作を行う場合の周波数変調回路の動作について説明する。ＶＣＯ１の発振周波数をチャープ動作する周波数範囲の最小周波数から徐々に増加させるアップチャープの過程において、ＶＣＯ１の発振周波数は、ローカル信号の周波数に徐々に近づき、ＩＦ信号の周波数は、徐々に低くなる（図４（ａ）、（ｂ）参照）。そして、ＩＦ信号の周波数がｆ３ｄｅｔ以下の周波数になった時に、ＩＦ検出信号が初めて出力される（図４（ｂ）、（ｃ）参照）。
【００５５】
変調制御回路１０は、最初に出力されるＩＦ検出信号をトリガとして、周波数制御電圧（ｖ１ｕ）を設定するＤＡＣ２の制御ビット（Ｃｏｄｅ＿ｖ１ｕ）を検出する。この時に得る制御ビット（Ｃｏｄｅ＿ｖ１ｕ）は、ＶＣＯ１の発振周波数がｆ２−ｆ３ｄｅｔになるときの制御ビットに相当する（図４（ｃ）、（ｄ）参照）。変調制御回路１０は、制御ビット（Ｃｏｄｅ＿ｖ１ｕ）から導出した周波数制御電圧値（ｖ１ｕ）を保存する。この結果、本実施の形態２における変調制御回路１０は、先の実施の形態１における周波数制御電圧（ｖ１ｕ）に相当する電圧値を、制御ビットから導出できる。
【００５６】
続いて、ダウンチャープ動作を行う場合の周波数変調回路の動作について説明する。ＶＣＯ１の発振周波数をチャープ動作する周波数範囲の最大周波数から徐々に減少させるダウンチャープの過程において、ＶＣＯ１の発振周波数は、ローカル信号の周波数に徐々に近づき、ＩＦ信号の周波数は、徐々に低くなる（図４（ａ）、（ｂ）参照）。そして、ＩＦ信号の周波数がｆ３ｄｅｔ以下の周波数になった時に、ＩＦ検出信号が初めて出力される（図４（ｂ）、（ｃ）参照）。
【００５７】
変調制御回路１０は、最初に出力されるＩＦ検出信号をトリガとして、周波数制御電圧（ｖ１ｄ）を設定するＤＡＣ２の制御ビット（Ｃｏｄｅ＿ｖ１ｄ）を検出する。この時に得る制御ビット（Ｃｏｄｅ＿ｖ１ｄ）は、ＶＣＯ１の発振周波数がｆ２＋ｆ３ｄｅｔになるときの制御ビットに相当する（図４（ｃ）、（ｄ）参照）。変調制御回路１０は、制御ビット（Ｃｏｄｅ＿ｖ１ｄ）から導出した周波数制御電圧値（ｖ１ｄ）を保存する。この結果、本実施の形態２における変調制御回路１０は、先の実施の形態１における周波数制御電圧（ｖ１ｄ）に相当する電圧値を、制御ビットから導出できる。その他の機能は、先の実施の形態１と同様である。
【００５８】
以上のように、実施の形態２によれば、周波数制御電圧ｖ１ｕと周波数制御電圧ｖ１ｄを得るにあたり、ＶＣＯに印加するアナログ電圧値を検出する代わりに、ＶＣＯの周波数制御電圧を生成するＤＡＣの制御ビットを検出している。これにより、先の実施の形態１と同様の効果を得ることができるとともに、アナログ電圧値をデジタル値に変換するＡＤＣが不要となり、低コスト化できる。
【００５９】
実施の形態３．
先の実施の形態１および実施の形態２では、ＩＦ信号がある特定のＩＦ検出周波数（ｆ３ｄｅｔ）以下になった時にＩＦ検出信号を出力するＩＦ検出回路７を用いた周波数変調回路の構成について説明した。そこで、本実施の形態３では、このＩＦ検出回路７の具体的な構成について説明する。
【００６０】
図５は、本発明の実施の形態３におけるＩＦ検出回路７の具体的な構成図である。この図５に示したＩＦ検出回路７は、ＩＦ信号が、ある特定のＩＦ検出周波数（ｆ３ｄｅｔ）以下になった時にＩＦ検出信号を出力するために、ｆ３ｄｅｔを超える周波数の信号を減衰するフィルタ回路（ＦＩＬ）７１で構成されている。
【００６１】
このように、ＩＦ検出回路７をＦＩＬ７１で構成するとき、ｆ３ｄｅｔ以下の周波数であるＩＦ信号をＦＩＬ７１に入力した場合は、ＦＩＬ７１からＩＦ検出信号が出力される。一方、ｆ３ｄｅｔを超える周波数であるＩＦ信号をＦＩＬ７１に入力した場合は、ＦＩＬ７１からＩＦ検出信号は出力されない。
【００６２】
以上のように、実施の形態３によれば、フィルタ回路を用いることで、ＩＦ検出回路を容易に実現することができる。
【００６３】
実施の形態４．
先の実施の形態３では、ＩＦ検出回路７として、ＩＦ信号を直接フィルタ回路７１に入力する構成について説明した。これに対して、本実施の形態４では、ＩＦ信号の電圧振幅の周波数特性を補正する機能を持つＩＦ検出回路７の構成について説明する。
【００６４】
図６は、本発明の実施の形態４におけるＩＦ検出回路７の具体的な構成図であり、ＩＦ信号の電圧振幅の周波数特性を補正する機能を持つＩＦ検出回路７の回路構成の一例を示す図である。本実施の形態４におけるＩＦ検出回路７は、ＩＦ信号を入力しＩＦ信号の電圧振幅によらず定振幅のリミッタ信号を出力するリミッタ７２と、ｆ３ｄｅｔを超える周波数であるリミッタ信号を減衰するＦＩＬ７１とで構成されている。
【００６５】
このように、ＩＦ検出回路７をＦＩＬ７１とリミッタ７２で構成するとき、電圧振幅に周波数特性があるＩＦ信号がリミッタ７２に入力され、リミッタ７２は、定振幅のリミッタ信号を出力する。そして、リミッタ７２から出力される信号は、ＦＩＬ７１に入力され、ＦＩＬ７１が有する減衰量の周波数特性に応じた電圧振幅を持つＩＦ検出信号が、ＦＩＬ７１から出力される。
【００６６】
本実施の形態４のＩＦ検出回路７において、ｆ３ｄｅｔ以下の周波数であるＩＦ信号を入力したときにＩＦ検出信号が出力されるようにするためには、ＦＩＬ７１を通過した信号においてｆ３ｄｅｔを超える周波数である信号よりも、ｆ３ｄｅｔ以下の周波数である信号の電圧振幅のほうが高くなくてはならない。ＦＩＬ７１のみでＩＦ検出回路７を構成する際に、ＩＦ信号の電圧振幅に周波数特性がある場合には、ＦＩＬ７１の周波数特性のみでＩＦ検出信号の電圧振幅を定めることができない。
【００６７】
そこで、本実施の形態４による図６の構成では、ＩＦ信号の電圧振幅に周波数特性がある場合でも、リミッタ７２により周波数特性を補正することで、ＦＩＬ７１の周波数特性のみで、ＩＦ検出信号の電圧振幅を定めることができる。なお、その他の効果については、先の実施の形態３と同等である。
【００６８】
以上のように、実施の形態４によれば、フィルタ回路およびリミッタを用いることで、ＩＦ信号の電圧振幅に周波数特性がある場合にも、ＩＦ検出回路を容易に実現することができる。
【００６９】
実施の形態５．
先の実施の形態３では、ＩＦ検出回路７からのＩＦ検出信号として、アナログ信号を出力する場合について説明した。これに対して、本実施の形態５では、ＩＦ検出回路７からのＩＦ検出信号として、矩形波信号を出力する機能を持つ構成について説明する。
【００７０】
図７は、本発明の実施の形態５におけるＩＦ検出回路７の具体的な構成図であり、ＩＦ検出回路７から矩形波のデジタル信号を出力する場合の回路構成の一例を示す図である。本実施の形態５におけるＩＦ検出回路７は、ｆ３ｄｅｔを超える周波数であるＩＦ信号を減衰するＦＩＬ７１と、ある比較基準電圧Ｖｒｅｆを超える電圧が入力されたときにＨｉｇｈのデジタル信号を出力するコンパレータ７３とで構成されている。
【００７１】
このように、ＩＦ検出回路７をＦＩＬ７１とコンパレータ７３とで構成するとき、ＩＦ信号がｆ３ｄｅｔ以下の周波数である場合には、ＦＩＬ７１から高い電圧振幅を持つアナログのフィルタ出力信号が出力される。そして、フィルタ出力信号の電圧振幅が、ある比較基準電圧Ｖｒｅｆを超える場合には、コンパレータ７３は、矩形波のＩＦ検出信号を出力する。
【００７２】
先の図１におけるＡＤＣ４は、ＩＦ検出信号をトリガとして、ＶＣＯ１に印加している周波数制御電圧（ｖ１ｄ）を計測する周波数制御電圧計測動作を実行する。このため、ＩＦ検出信号は、ＡＤＣ４がもつトリガ検出回路を駆動するのに充分な電圧振幅を持つ必要がある。これに対して、本実施の形態５におけるＩＦ検出回路７を用いることで、ＩＦ検出信号として矩形波信号を出力できるため、ＡＤＣ４のトリガ検出回路を駆動するのに充分な電圧振幅を確保ができる。なお、その他の効果については、先の実施の形態３と同等である。
【００７３】
以上のように、実施の形態５によれば、フィルタ回路およびコンパレータを用いることで、ＩＦ検出信号として矩形波信号を出力でき、ＡＤＣのトリガ検出回路を駆動するのに充分な電圧振幅を確保できるＩＦ検出回路を容易に実現することができる。
【００７４】
なお、先の実施の形態４によるＦＩＬ７１とリミッタ７２を設けた構成に対しても、ＦＩＬ７１の出力側に本実施の形態５で説明したコンパレータ７３を適用することが可能であり、同様の効果を得ることができる。
【００７５】
実施の形態６．
先の実施の形態１および実施の形態２では、ＶＣＯ出力信号とローカル信号とを入力し、ＩＦ信号を出力する差周波信号生成回路６を用いた周波数変調回路の構成について説明した。そこで、本実施の形態６では、この差周波信号生成回路６の具体的な構成について説明する。
【００７６】
図８は、本発明の実施の形態６における差周波信号生成回路６の具体的な構成図である。なお、図８において、ｆ１は、ＶＣＯ出力信号の周波数を示し、ｆ２は、ローカル信号の周波数を示し、さらに、ｆ３は、ＩＦ信号の周波数を示しており、
ｆ３＝｜ｆ１−ｆ２｜
の関係にある。
【００７７】
この図８に示した差周波信号生成回路６は、ＶＣＯ出力信号とローカル信号を入力し、ＶＣＯ出力信号とローカル信号の差周波のＩＦ信号を出力するために、ＶＣＯ出力信号をローカル信号によりダウンコンバートするミクサ回路６１で構成されている。
【００７８】
このように、差周波信号生成回路６をミクサ回路６１で構成するとき、ＶＣＯ出力信号をローカル信号によりダウンコンバートすることで、差周波数ｆ３をもつＩＦ信号を得ることができる。
【００７９】
以上のように、実施の形態６によれば、ミクサ回路を用いることで、差周波信号生成回路を容易に実現することができる。
【００８０】
実施の形態７．
先の実施の形態６では、差周波信号生成回路６をミクサ回路６１で構成し、ＶＣＯ出力信号をローカル信号によりダウンコンバートすることで、ＩＦ信号を得る場合について説明した。しかしながら、この場合には、ＩＦ信号がＤＣを含むチャープ信号となるためには、ローカル信号の周波数ｆ２は、ＶＣＯ１がチャープ動作する周波数範囲に限定される。そこで、本実施の形態７では、分周回路を用いることで、ローカル信号の周波数ｆ２をＶＣＯ１がチャープ動作する周波数範囲に限定しない場合の差周波信号生成回路６の構成について説明する。
【００８１】
図９は、本発明の実施の形態７における差周波信号生成回路６の具体的な構成図であり、ローカル信号の周波数ｆ２をＶＣＯ１がチャープ動作する周波数範囲に限定しない場合の差周波信号生成回路６の構成の一例を示す図である。なお、図９において、Ｎは、任意の正の数を示し、ｆ１は、ＶＣＯ出力信号の周波数を示し、ｆ１ｂは、ＤＩＶ出力信号の周波数を示し、ｆ２は、ローカル信号の周波数を示し、さらに、ｆ３は、ＩＦ信号の周波数を示しており、
ｆ３＝｜ｆ１−ｆ２｜
の関係にある。
【００８２】
本実施の形態７における差周波信号生成回路６は、ＶＣＯ１のＶＣＯ出力信号をＮ分周する分周回路（ＤＩＶ）６２と、ＤＩＶ６２から出力されるＤＩＶ出力信号をローカル信号によりダウンコンバートするミクサ回路６１とで構成されている。
【００８３】
この図９に示した差周波信号生成回路６は、ＶＣＯ１のＶＣＯ出力信号をＤＩＶ６２によりＮ分周し、Ｎ分周後のＤＩＶ出力信号をミクサ回路６１に入力し、ローカル信号によりダウンコンバートしてＩＦ信号を出力する。
【００８４】
このように、差周波信号生成回路６をミクサ回路６１とＤＩＶ６２とで構成するとき、ＤＩＶ６２によりＶＣＯ１のＶＣＯ出力信号をＮ分周することで、ローカル信号の周波数ｆ２は、先の実施の形態６で示した場合に比べて、１／Ｎに低減できる。このため、ローカル信号生成回路５の回路規模および消費電流を低減することができる。
【００８５】
さらに、ローカル信号の周波数ｆ２は、ＶＣＯ１がチャープ動作する周波数範囲でなくなる。このため、周波数変調回路の出力端にローカル信号が漏れこむことを防ぐことができるとともに、ＶＣＯ１とローカル信号生成回路５との間で生じるインジェクションロックによる特性劣化も防ぐことができる。なお、その他の効果については、先の実施の形態６と同等である。
【００８６】
以上のように、実施の形態７によれば、ミクサ回路とともに分周回路を用いることで、ローカル信号の周波数ｆ２をＶＣＯがチャープ動作する周波数範囲に限定することなしに、差周波信号生成回路を容易に実現することができる。
【００８７】
実施の形態８．
先の実施の形態６では、差周波信号生成回路６をミクサ回路６１で構成し、ＶＣＯ出力信号をローカル信号によりダウンコンバートすることで、ＩＦ信号を得る場合について説明した。しかしながら、この場合には、ＩＦ信号がＤＣを含むチャープ信号となるためには、ローカル信号の周波数ｆ２は、ＶＣＯ１がチャープ動作する周波数範囲に限定される。そこで、本実施の形態８では、先の実施の形態７とは異なる構成として、複数のローカル信号を用いることで、ローカル信号の周波数をＶＣＯ１がチャープ動作する周波数範囲に限定しない場合の差周波信号生成回路６の構成について説明する。
【００８８】
図１０は、本発明の実施の形態８における差周波信号生成回路６の具体的な構成図であり、ローカル信号の周波数をＶＣＯ１がチャープ動作する周波数範囲に限定しない場合の差周波信号生成回路６の構成の一例を示す図である。なお、図１０において、ｆ１は、ＶＣＯ出力信号の周波数を示し、ｆ２は、ローカル信号の周波数を示し、ｆ３ａは、ＲＦミクサ出力信号の周波数を示し、ｆ４は、ＩＦローカル信号の周波数を示し、さらに、ｆ３は、ＩＦ信号の周波数を示す。
【００８９】
本実施の形態８における差周波信号生成回路６は、ＲＦミクサ回路６３、イメージ除去用フィルタ（ＦＩＬ）６４、ＩＦローカル信号生成回路６５、ＩＦミクサ回路６６、およびイメージ除去用フィルタ（ＦＩＬ）６７で構成されている。
【００９０】
ＲＦミクサ回路６３は、ＶＣＯ１の出力信号をローカル信号によりダウンコンバートする。イメージ除去用フィルタ（ＦＩＬ）６４は、ＲＦミクサ回路６３でダウンコンバートすることで得られるＲＦミクサ出力信号のイメージ成分を除去する。ＩＦローカル信号生成回路６５は、ＦＩＬ６４出力信号をダウンコンバートするために用いられる。
【００９１】
ＩＦミクサ回路６６は、ＦＩＬ６４出力信号をＩＦローカル信号生成回路６５が生成するＩＦローカル信号でダウンコンバートする。さらに、イメージ除去用フィルタ（ＦＩＬ）６７は、ＩＦミクサ回路６６でダウンコンバートすることで得られるＩＦミクサ出力信号のイメージ成分を除去する。
【００９２】
この図１０に示した差周波信号生成回路６は、ＲＦミクサ回路６３にてＶＣＯ１の出力信号をローカル信号によりダウンコンバートしてＲＦミクサ出力信号を得る。そして、ＦＩＬ６４にてＲＦミクサ出力信号のイメージ成分を除去してＦＩＬ６４出力信号を得て、ＦＩＬ６４出力信号をＩＦミクサ回路６６にてＩＦローカル信号によりダウンコンバートしてＩＦミクサ出力信号を得る。そして、最終的に、ＦＩＬ４７にて、ＩＦミクサ出力信号のイメージ成分を除去してＩＦ信号を得ている。
【００９３】
このように、本実施の形態８による図１０で示す構成を備えた差周波信号生成回路６の場合には、ローカル信号生成回路５で生成するローカル信号の周波数は、先の実施の形態６で示した場合と異なり、ローカル信号の周波数を、ＶＣＯ１がチャープ動作する周波数範囲に限定する必要がない。この結果、周波数変調回路の出力端にローカル信号が漏れ込むことを防ぐことができるとともに、ＶＣＯ１とローカル信号生成回路５との間で生じるインジェクションロックによる特性劣化も防ぐことができる。なお、その他の効果については、先の実施の形態６と同等である。
【００９４】
以上のように、実施の形態８によれば、先の実施の形態７の構成とは異なる構成を用いることでも、ローカル信号の周波数ｆ２をＶＣＯがチャープ動作する周波数範囲に限定することなしに、差周波信号生成回路を容易に実現することができる。
【００９５】
実施の形態９．
先の実施の形態１では、１個の周波数変調回路においてＬＵＴを更新する回路構成について説明した。これに対して、本実施の形態９では、先の実施の形態１の構成を、ｎ個の周波数変調回路においてＬＵＴを更新する回路構成に拡張した場合について説明する。なお、ここでのｎは、２以上の任意の整数であり、２系統以上を並列に用いる場合について説明する。
【００９６】
図１１は、本発明の実施の形態９におけるＦＭＣＷレーダ装置の周波数変調回路の構成図であり、ｎ個の周波数変調回路においてそれぞれＬＵＴを更新する場合の回路構成の一例を示す図である。基本構成は、先の実施の形態１と同じであり、実施の形態１で示したＶＣＯ１、ＤＡＣ２、ＬＰＦ３を用いて構成された周波数変調部をｎ系統並列に配置して構成されている。
【００９７】
図１１に示すように、１番目の周波数変調部１系は、ＶＣＯ１（１）、ＤＡＣ２（１）、ＬＰＦ３（１）で構成され、ｍ番目の周波数変調部ｍ系は、ＶＣＯ１（ｍ）、ＤＡＣ２（ｍ）、ＬＰＦ３（ｍ）で構成され、ｎ番目の周波数変調部ｎ系は、ＶＣＯ１（ｎ）、ＤＡＣ２（ｎ）、ＬＰＦ３（ｎ）で構成されている。
【００９８】
さらに、本実施の形態９における周波数変調回路は、ＡＤＣ４、ローカル信号生成回路５、差周波信号生成回路６、ＩＦ検出回路７、スイッチ（ＳＷ＿Ａ）８、スイッチ（ＳＷ＿Ｂ）９、および変調制御回路１０を有している。
【００９９】
ここで、スイッチ（ＳＷ＿Ａ）８は、各周波数変調部１系〜ｎ系がもつＶＣＯ１（１）〜１（ｎ）から出力されるＶＣＯ出力信号を入力し、あるＶＣＯを選択して、そのＶＣＯ出力信号を出力するスイッチである。また、スイッチ（ＳＷ＿Ｂ）９は、各周波数変調部１系〜ｎ系がもつＶＣＯ１（１）〜１（ｎ）の周波数制御電圧を入力し、あるＶＣＯを選択して、そのＶＣＯの周波数制御電圧を出力するスイッチである。
【０１００】
また、ＡＤＣ４、ローカル信号生成回路５、差周波信号生成回路６、およびＩＦ検出回路７は、先の実施の形態１における図１で示したものと同じであり、各周波数変調部１系〜ｎ系に対して共有化した構成としている。さらに、本実施の形態９における変調制御回路１０は、各周波数変調部１系〜ｎ系に対応するＬＵＴ１１（１）〜１１（ｎ）と、各周波数変調部１系〜ｎ系に共有化されたＬＵＴ１２を有している。
【０１０１】
なお、図１１において、ｍは、ｎ以下の任意の整数であり、ｆ１＿１〜ｆ１＿ｎは、ＶＣＯ１（１）〜１（ｎ）のＶＣＯ出力信号の周波数を示し、ｖ１＿１〜ｖ１＿ｎは、ＶＣＯ１（１）〜１（ｎ）の周波数制御電圧を示し、ｆ２は、ローカル信号の周波数を示し、さらに、ｆ３は、ＩＦ信号の周波数を示している。
【０１０２】
そして、図１１における変調制御回路１０は、次の機能を有している。
［機能１］各周波数変調部１系〜ｎ系のＶＣＯ１（１）〜１（ｎ）のＶＦ特性を保存するＬＵＴ１１（１）〜１１（ｎ）に基づき、ＤＡＣ２（１）〜２（ｎ）の出力電圧を制御する機能
［機能２］ローカル信号生成回路５が生成するローカル信号の周波数を設定する機能
［機能３］ＬＵＴ１１（１）〜１１（ｎ）までのｎ個のＬＵＴの中で更新対象とするＬＵＴを決めて、それを元にＳＷ＿Ａ８およびＳＷ＿Ｂ９を制御する機能
［機能４］ＡＤＣ４が計測した周波数制御電圧値を読み取る機能
［機能５］ＡＤＣ４から読み取った周波数制御電圧値と、ローカル信号の設定内容から、ＶＣＯ１（１）〜１（ｎ）のＶＦ特性を導出する機能
［機能６］導出したＶＦ特性をＬＵＴ１２に保存する機能と、ＬＵＴ１１（１）〜１１（ｎ）の内容を、ＬＵＴ１２の内容で定期的に置き換える機能
【０１０３】
次に、図１１に示す周波数変調回路の動作の一例として、ＶＣＯ１（ｍ）のＶＦ特性を記録するＬＵＴ１１（ｍ）を更新する場合について説明する。ＬＵＴ１１（ｍ）を更新する場合、変調制御回路１０は、ＳＷ＿Ａ８がＶＣＯ１（ｍ）を選択し、ＶＣＯ１（ｍ）のＶＣＯ出力信号を出力するように設定し、ＳＷ＿Ｂ９がＶＣＯ１（ｍ）を選択し、ＶＣＯ１（ｍ）の周波数制御電圧を出力するように設定する。
【０１０４】
そして、本実施の形態９における変調制御回路１０は、ＳＷ＿Ａ８とＳＷ＿Ｂ９の設定が済んだ後、先の実施の形態１で示した方法にて、ＬＵＴ１２の内容を更新し、ＬＵＴ１１（ｍ）の内容を、ＬＵＴ１２の内容で置き換える。
【０１０５】
図１１に示す周波数変調回路の構成では、ｎ個の周波数変調回路のＬＵＴ１１（１）〜１１（ｎ）を更新する場合において、ＡＤＣ４、ローカル信号生成回路５、差周波信号生成回路６、ＩＦ検出回路７、およびＬＵＴ１２を共用することができる。この結果、先の実施の形態１で示した周波数変調回路を単純にｎ個並べる場合に比べて、回路規模および消費電流を低減することができる。なお、その他の効果については、先の実施の形態１と同等である。
【０１０６】
以上のように、実施の形態９によれば、ｎ個の周波数変調回路においてＬＵＴを更新する回路構成に拡張した場合にも、先の実施の形態１と同様の効果を得ることができるとともに、一部の構成をｎ個の系統で共有化して切り替えて使用することで、回路規模および消費電流の低減を実現できる。
【０１０７】
実施の形態１０．
先の実施の形態２では、１個の周波数変調回路においてＬＵＴを更新する回路構成について説明した。これに対して、本実施の形態１０では、先の実施の形態２の構成を、ｎ個の周波数変調回路においてＬＵＴを更新する回路構成に拡張した場合について説明する。なお、ここでのｎは、２以上の任意の整数であり、２系統以上を並列に用いる場合について説明する。
【０１０８】
図１２は、本発明の実施の形態１０におけるＦＭＣＷレーダ装置の周波数変調回路の構成図であり、ＶＣＯ１の周波数制御電圧の情報を、ＬＵＴ１１（１）〜１１（ｎ）に基づきＤＡＣ２（１）〜２（ｎ）に入力する制御ビットから得る場合の、ｎ個の周波数変調回路の構成の一例を示す図である。基本構成は、先の実施の形態２と同じであり、実施の形態２で示したＶＣＯ１、ＤＡＣ２、ＬＰＦ３を用いて構成された周波数変調部をｎ系統並列に配置して構成されている。
【０１０９】
図１２に示すように、１番目の周波数変調部１系は、ＶＣＯ１（１）、ＤＡＣ２（１）、ＬＰＦ３（１）で構成され、ｍ番目の周波数変調部ｍ系は、ＶＣＯ１（ｍ）、ＤＡＣ２（ｍ）、ＬＰＦ３（ｍ）で構成され、ｎ番目の周波数変調部ｎ系は、ＶＣＯ１（ｎ）、ＤＡＣ２（ｎ）、ＬＰＦ３（ｎ）で構成されている。
【０１１０】
さらに、本実施の形態１０における周波数変調回路は、ローカル信号生成回路５、差周波信号生成回路６、ＩＦ検出回路７、スイッチ（ＳＷ＿Ａ）８、および変調制御回路１０を有している。ここで、スイッチ（ＳＷ＿Ａ）８は、各周波数変調部１系〜ｎ系がもつＶＣＯ１（１）〜１（ｎ）から出力されるＶＣＯ出力信号を入力し、あるＶＣＯを選択して、そのＶＣＯ出力信号を出力するスイッチである。
【０１１１】
また、ローカル信号生成回路５、差周波信号生成回路６、およびＩＦ検出回路７は、先の実施の形態２における図３で示したものと同じであり、各周波数変調部１系〜ｎ系に対して共有化した構成としている。さらに、本実施の形態１０における変調制御回路１０は、各周波数変調部１系〜ｎ系に対応するＬＵＴ１１（１）〜１１（ｎ）と、各周波数変調部１系〜ｎ系に共有化されたＬＵＴ１３を有している。
【０１１２】
なお、図１２において、ｍは、ｎ以下の任意の整数であり、Ｖｃｎｔ＿１〜Ｖｃｎｔ＿ｎは、ＤＡＣ２（１）〜２（ｎ）に入力する制御ビットを示し、ｆ１＿１〜ｆ１＿ｎは、ＶＣＯ１（１）〜１（ｎ）のＶＣＯ出力信号の周波数を示し、ｖ１＿１〜ｖ１＿ｎは、ＶＣＯ１（１）〜１（ｎ）の周波数制御電圧を示し、ｆ２は、ローカル信号の周波数を示し、さらに、ｆ３は、ＩＦ信号の周波数を示している。
【０１１３】
そして、図１２における変調制御回路１０は、次の機能を有している。
［機能１］各周波数変調部１系〜ｎ系のＶＣＯ１（１）〜１（ｎ）のＶＦ特性を保存するＬＵＴ１１（１）〜１１（ｎ）に基づき、ＤＡＣ２（１）〜２（ｎ）の出力電圧を制御する機能
［機能２］ローカル信号生成回路５が生成するローカル信号の周波数を設定する機能
［機能３］ＬＵＴ１１（１）〜１１（ｎ）までのｎ個のＬＵＴの中で更新対象とするＬＵＴを決めて、それを元にＳＷ＿Ａ８を制御する機能
［機能４］ＩＦ検出信号をトリガとし更新対象とするＬＵＴからＤＡＣに入力される制御ビットを検出する機能
［機能５］検出した制御ビットとローカル信号の設定内容から、更新対象とするＬＵＴが制御するＶＣＯのＶＦ特性を導出する機能
［機能６］導出したＶＦ特性をＬＵＴ１３に保存する機能と、ＬＵＴ１１（１）〜１１（ｎ）の内容を、ＬＵＴ１２の内容で定期的に置き換える機能
【０１１４】
次に、図１２に示す周波数変調回路の動作の一例として、ＶＣＯ１（ｍ）のＶＦ特性を記録するＬＵＴ１１（ｍ）を更新する場合について説明する。ＬＵＴ１１（ｍ）を更新する場合、変調制御回路１０は、ＳＷ＿Ａ８がＶＣＯ１（ｍ）を選択し、ＶＣＯ１（ｍ）のＶＣＯ出力信号を出力するように設定する。そして、本実施の形態１０における変調制御回路１０は、ＳＷ＿Ａ８の設定が済んだ後、先の実施の形態２で示した方法にて、ＬＵＴ１３の内容を更新し、ＬＵＴ１１（ｍ）の内容を、ＬＵＴ１３の内容で置き換える。
【０１１５】
図１２に示す周波数変調回路の構成では、ｎ個の周波数変調回路のＬＵＴ１１（１）〜１１（ｎ）を更新する場合において、ローカル信号生成回路５、差周波信号生成回路６、ＩＦ検出回路７、ＬＵＴ１３を共用することができる。この結果、先の実施の形態２で示した周波数変調回路を単純にｎ個並べる場合に比べて、回路規模および消費電流を低減することができる。なお、その他の効果については、先の実施の形態２と同等である。
【０１１６】
以上のように、実施の形態１０によれば、ｎ個の周波数変調回路においてＬＵＴを更新する回路構成に拡張した場合にも、先の実施の形態２と同様の効果を得ることができるとともに、一部の構成をｎ個の系統で共有化して切り替えて使用することで、回路規模および消費電流の低減を実現できる。
【０１１７】
なお、上述した実施の形態１〜１０では、ＤＡＣの制御に使用するＬＵＴ１１と、ＶＣＯのＶＦ特性を導出した結果を保存するＬＵＴ１２またはＬＵＴ１３とを、独立して設ける場合について説明した。そして、ＬＵＴ１２またはＬＵＴ１３を更新しておき、定期的にＬＵＴ１１の内容をＬＵＴ１２の内容で置き換える場合について説明した。しかしながら、ＬＵＴの内容の更新、置き換えは、これに限定されるものではない。
【０１１８】
例えば、ＶＦ特性の導出結果を逐次記憶しておき、所定のデータ数が取得されるたびにそれらの平均をとることで、ＬＵＴの内容の更新、置き換えを行うことができる。また、ＶＦ特性の導出結果を逐次記憶しておき、直近の所定データ数の移動平均を順次求めることで、ＬＵＴの内容の更新、置き換えを行うことができる。
【０１１９】
あるいは、ＶＦ特性の導出を行うごとに、逐次その導出結果を用いて、ＬＵＴの内容の更新、置き換えを行うこともできる。このような逐次処理を行う場合には、ＬＵＴを１つにまとめることも可能である。すなわち、ＶＣＯのＶＦ特性を導出した結果を、ＤＡＣの制御に使用するＬＵＴ１１に直接保存することで、ＬＵＴを１つにまとめることができる。
【０１２０】
これにより、ＶＣＯのＶＦ特性を導出した結果を保存するＬＵＴを削減することができるため、周波数変調回路においてＬＵＴを記録するためのメモリ等の装置を削減できる。
【符号の説明】
【０１２１】
１、１（１）〜１（ｎ）  電圧制御型発振器、２、２（１）〜２（ｎ）  デジタル−アナログ変換回路（ＤＡＣ）、３、３（１）〜３（ｎ）  低域通過フィルタ（ＬＰＦ）、４  アナログ−デジタル変換回路（ＡＤＣ）、５  ローカル信号生成回路、６  差周波信号生成回路、７  ＩＦ検出回路、８  スイッチ（ＳＷ＿Ａ）、９  スイッチ（ＳＷ＿Ｂ）、１０  変調制御回路、１１、１１（１）〜１１（ｎ）、１２、１３  ルックアップテーブル（ＬＵＴ）、６１  ミクサ回路、６２  分周回路（ＤＩＶ）、６３  ミクサ回路、６４  イメージ除去用フィルタ（ＦＩＬ）、６５  ローカル信号生成回路、６６  ミクサ回路、６７  イメージ除去用フィルタ（ＦＩＬ）、７１  フィルタ回路（ＦＩＬ）、７２  リミッタ、７３  コンパレータ。
【図１】
0005436332.tif 000002
【図２】
0005436332.tif 000003
【図３】
0005436332.tif 000004
【図４】
0005436332.tif 000005
【図５】
0005436332.tif 000006
【図６】
0005436332.tif 000007
【図７】
0005436332.tif 000008
【図８】
0005436332.tif 000009
【図９】
0005436332.tif 000010
【図１０】
0005436332.tif 000011
【図１１】
0005436332.tif 000012
【図１２】
0005436332.tif 000013
【図１３】
0005436332.tif 000014
【図１４】
0005436332.tif 000015
【図１５】
0005436332.tif 000016