(57)【特許請求の範囲】
【請求項１】
センサーデバイスを駆動する駆動回路と、
前記駆動回路からの信号が第１の信号として入力され、前記第１の信号に基づくクロック信号を出力する位相調整回路と、
前記センサーデバイスからの出力信号を電荷電圧変換する電荷電圧変換回路と、
前記電荷電圧変換回路からの出力信号を前記クロック信号に基づいてサンプリングし、Ａ／Ｄ変換するＡ／Ｄ変換回路と、
を含み、
前記位相調整回路は、
周波数ｆｉｎの前記第１の信号が入力され、前記周波数ｆｉｎにおける位相遅れ角度がＸ度となる周波数特性を有する位相主調整用のローパスフィルターと、
前記ローパスフィルターからの出力信号に基づく第２の信号が入力され、前記周波数ｆｉｎにおける位相進み角度がＹ度となる周波数特性を有し、前記Ｙ度が前記Ｘ度よりも小さい値に設定される位相微調整用のハイパスフィルターと、
を有し、
前記Ｘ度は、
８０度以上で９０度以下の角度であり、
前記Ｙ度は、
０度以上で１０度以下の角度であることを特徴とする検出装置。
【請求項２】
請求項１において、
前記位相調整回路は、
前記ローパスフィルターからの出力信号を増幅し、増幅後の信号を前記第２の信号として前記ハイパスフィルターに対して出力する増幅回路を含み、
前記ローパスフィルターは、
パッシブフィルターであることを特徴とする検出装置。
【請求項３】
請求項２において、
前記位相調整回路は、
前記ハイパスフィルターからの出力信号を遅延させる複数の遅延素子を有するディレイ調整回路を含むことを特徴とする検出装置。
【請求項４】
請求項３において、
前記ディレイ調整回路は、
前記ハイパスフィルターからの出力信号の遅延時間を調整して、前記第１の信号に対する前記位相調整回路の出力信号の位相を調整することを特徴とする検出装置。
【請求項５】
請求項４において、
前記ローパスフィルターは、
抵抗素子とキャパシターにより構成されるパッシブフィルターであり、
前記増幅回路は、
演算増幅器と抵抗素子により構成される正転増幅回路であり、
前記ハイパスフィルターは、
抵抗素子とキャパシターにより構成されるパッシブフィルターであり、
前記ディレイ調整回路は、
前記複数の遅延回路の各遅延回路の出力信号のいずれかを選択して出力することで、位相調整を行うことを特徴とする検出装置。
【請求項６】
請求項３乃至５のいずれかにおいて、
前記ディレイ調整回路における位相調整角度は、
前記Ｙ度以下の角度であることを特徴とする検出装置。
【請求項７】
センサーデバイスを駆動する駆動回路と、
前記駆動回路からの信号が第１の信号として入力され、前記第１の信号に基づくクロック信号を出力する位相調整回路と、
前記センサーデバイスからの出力信号を電荷電圧変換する電荷電圧変換回路と、
前記電荷電圧変換回路からの出力信号を前記クロック信号に基づいてサンプリングし、Ａ／Ｄ変換するＡ／Ｄ変換回路と、
を含み、
前記位相調整回路は、
周波数ｆｉｎの第１の信号が入力され、前記周波数ｆｉｎにおける位相進み角度がＸ２度となる周波数特性を有する位相主調整用の第１のハイパスフィルターと、
前記第１のハイパスフィルターからの出力信号に基づく第２の信号が入力され、前記周波数ｆｉｎにおける位相進み角度がＹ２度となる周波数特性を有し、前記Ｙ２度が前記Ｘ２度よりも小さい値に設定される位相微調整用の第２のハイパスフィルターと、
を有し、
前記Ｘ２度は、
８０度以上で９０度以下の角度であり、
前記Ｙ２度は、
０度以上で２０度以下の角度であることを特徴とする検出装置。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記センサーデバイスは、
ジャイロセンサーであることを特徴とする検出装置。
【請求項９】
請求項１乃至８のいずれかに記載の検出装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出装置及び電子機器等に関する。
【背景技術】
【０００２】
携帯電話機やカーナビゲーションシステム等の電子機器には、角速度等の物理量を検出するためのジャイロセンサーが組み込まれている。このジャイロセンサーは、例えば手振れ補正や姿勢制御、ＧＰＳ自律航法等に用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−１８３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなセンサーの検出装置では、センサーからの信号を所望のタイミングで検出するために、センサーからの信号との位相関係を調整したクロック信号が必要となる場合があるという課題がある。
【０００５】
例えば、信号の位相調整は、ハイパスフィルター等を用いた位相調整回路（例えば、特許文献１）により行うことが可能である。しかしながら、ハイパスフィルター等を用いた位相調整回路では、大きな調整角度を得ようとするほどゲインが下がってしまったり、製造バラツキ等により高精度な調整角度を得ることが困難であるという課題がある。
【０００６】
本発明の幾つかの態様によれば、信号の位相を高精度に調整可能な位相調整回路、検出装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、周波数ｆｉｎの第１の信号が入力され、前記周波数ｆｉｎにおける位相遅れ角度がＸ度（Ｘ≧０）となる周波数特性を有する位相主調整用のローパスフィルターと、前記ローパスフィルターからの出力信号に基づく第２の信号が入力され、前記周波数ｆｉｎにおける位相進み角度がＹ度（Ｙ≧０）となる周波数特性を有し、前記Ｙ度が前記Ｘ度よりも小さい値に設定される位相微調整用のハイパスフィルターと、を含む位相調整回路に関係する。
【０００８】
本発明の一態様によれば、ローパスフィルターにより周波数ｆｉｎにおける位相が主調整される。そして、ハイパスフィルターの位相進み角度Ｙ度がローパスフィルターの位相遅れ角度Ｘ度よりも小さい値に設定されることで、ハイパスフィルターにより周波数ｆｉｎにおける位相が微調整される。これにより、信号の位相を高精度に調整可能になる。すなわち、ローパスフィルターやハイパスフィルターのカットオフ周波数の変化に対する位相調整角度の変化を抑制することが可能になる。
【０００９】
また、本発明の一態様では、前記ローパスフィルターからの出力信号を増幅し、増幅後の信号を前記第２の信号として前記ハイパスフィルターに対して出力する増幅回路を含み、前記ローパスフィルターは、パッシブフィルターであってもよい。
【００１０】
このようにすれば、パッシブのローパスフィルターが位相の主調整を行うことで振幅が小さくなった出力信号を、増幅回路により増幅することができる。これにより、例えば後述するディレイ調整回路等の後段の回路に対して入力される信号の振幅を適切な振幅に増幅可能になる。
【００１１】
また、本発明の一態様では、前記ハイパスフィルターからの出力信号を遅延させる複数の遅延素子を有するディレイ調整回路を含んでもよい。
【００１２】
また、本発明の一態様では、前記ディレイ調整回路は、前記ハイパスフィルターからの出力信号の遅延時間を調整して、前記第１の信号に対する前記位相調整回路の出力信号の位相を調整してもよい。
【００１３】
このようにすれば、ディレイ調整回路により、第１の信号に対する位相調整回路の出力信号の位相を調整できる。これにより、ローパスフィルターやハイパスフィルターによる位相調整角度が変化した場合であっても、ディレイ調整回路によりその変化分を吸収可能になる。
【００１４】
また、本発明の一態様では、前記ローパスフィルターは、抵抗素子とキャパシターにより構成されるパッシブフィルターであり、前記増幅回路は、演算増幅器と抵抗素子により構成される正転増幅回路であり、前記ハイパスフィルターは、抵抗素子とキャパシターにより構成されるパッシブフィルターであり、前記ディレイ調整回路は、前記複数の遅延回路の各遅延回路の出力信号のいずれかを選択して出力することで、位相調整を行ってもよい。
【００１５】
このようにすれば、位相主調整用のローパスフィルターや位相微調整用のハイパスフィルター２３０、ローパスフィルターからの出力信号を増幅する増幅回路、ハイパスフィルターからの出力信号の遅延時間を調整するディレイ調整回路を実現可能である。
【００１６】
また、本発明の一態様では、前記ディレイ調整回路における位相調整角度は、前記Ｙ度以下の角度であってもよい。
【００１７】
また、本発明の一態様では、前記Ｘ度は、８０度以上で９０度以下の角度であり、前記Ｙ度は、０度以上で１０度以下の角度であってもよい。
【００１８】
このようにすれば、ローパスフィルターやハイパスフィルターのカットオフ周波数の変化に対して位相調整角度の変化を小さくすることが可能になる。また、ディレイ調整回路における位相調整角度がＹ度以下に設定されることで、ディレイ調整回路のレイアウト面積を削減可能になる。
【００１９】
また、本発明の他の態様は、周波数ｆｉｎの第１の信号が入力され、前記周波数ｆｉｎにおける位相進み角度がＸ２度（Ｘ２≧０）となる周波数特性を有する位相主調整用の第１のハイパスフィルターと、前記第１のハイパスフィルターからの出力信号に基づく第２の信号が入力され、前記周波数ｆｉｎにおける位相進み角度がＹ２度（Ｙ２≧０）となる周波数特性を有し、前記Ｙ２度が前記Ｘ２度よりも小さい値に設定される位相微調整用の第２のハイパスフィルターと、を含んでもよい。
【００２０】
本発明の他の態様によれば、第１のハイパスフィルターにより周波数ｆｉｎにおける位相が主調整される。そして、第２のハイパスフィルターの位相進み角度Ｙ２度が第１のハイパスフィルターの位相進み角度Ｘ２度よりも小さい値に設定されることで、第２のハイパスフィルターにより周波数ｆｉｎにおける位相が微調整される。これにより、信号の位相を高精度に調整可能になる。すなわち、第１のハイパスフィルターや第２のハイパスフィルターのカットオフ周波数の変化に対する位相調整角度の変化を抑制することが可能になる。
【００２１】
また、本発明のさらに他の態様は、センサーデバイスを駆動する駆動回路と、前記センサーデバイスからの出力信号が入力される検出回路と、前記駆動回路からの信号が前記第１の信号として入力され、前記第１の信号に基づくクロック信号を前記検出回路に対して出力する上記のいずれかに記載の位相調整回路と、を含む検出装置に関係する。
【００２２】
また、本発明の他の態様では、前記検出回路は、前記センサーデバイスからの出力信号を電荷電圧変換する電荷電圧変換回路と、前記電荷電圧変換回路からの出力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、を有し、前記Ａ／Ｄ変換回路は、前記第１の信号に基づく前記クロック信号に基づいて、前記電荷電圧変換回路の出力信号に基づく信号をサンプリングしてもよい。
【００２３】
また、本発明の他の態様では、前記センサーデバイスは、ジャイロセンサーであってもよい。
【００２４】
また、本発明のさらに他の態様は、上記のいずれかに記載の検出装置を含む電子機器に関係する。
【図面の簡単な説明】
【００２５】
【図１】図１（Ａ）、図１（Ｂ）は、本実施形態の第１の比較例である。
【図２】図２（Ａ）、図２（Ｂ）は、本実施形態の第２の比較例である。
【図３】本実施形態の位相調整回路の構成例。
【図４】本実施形態の位相調整回路の詳細な構成例。
【図５】第１の構成例の位相調整角度についての説明図。
【図６】図６（Ａ）は、ローパスフィルターの周波数特性例である。図６（Ｂ）は、ハイパスフィルターの周波数特性例である。
【図７】本実施形態の位相調整回路の第２の構成例。
【図８】第２の構成例の位相調整角度についての説明図。
【図９】ディレイ調整回路の詳細な構成例。
【図１０】検出装置の構成例。
【図１１】図１１（Ａ）は、Ａ／Ｄ変換回路の信号波形例。図１１（Ｂ）は、位相調整回路の信号波形例。
【図１２】電子機器の構成例。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２７】
１．比較例
まず本実施形態の比較例について説明する。図１０〜図１１（Ｂ）で後述するように、センサーデバイス１０からの信号ＶＳ１，ＶＳ２に含まれる所望信号をＡ／Ｄ変換回路１００がサンプリングするために、所望信号に対して位相が９０度ずれたクロック信号ＣＫが必要となる。所望信号は、駆動回路４０内の信号ＶＤ２と同位相であるため、図１０の信号ＶＤ２から位相を９０度ずらしたクロック信号ＣＫを生成する必要がある。Ａ／Ｄ変換回路１００でのサンプリングのタイミングは検出感度に影響するため、高精度な位相調整が必要である。
【００２８】
しかしながら、９０度に近い大きな調整角度を得ようとするとゲインが下がってしまったり、製造バラツキ等により高精度な調整角度を得ることが困難であるという課題がある。この点について、図１（Ａ）〜図２（Ｂ）を用いて説明する。
【００２９】
図１（Ａ）に本実施形態の第１の比較例を示す。この位相調整回路は、ハイパスフィルターＨＡ、ディレイ回路ＤＡを含む。ハイパスフィルターＨＡは、１次のパッシブフィルターであり、ハイパスフィルターＨＡには、入力信号ＶＩとして周波数ｆｉｎの正弦波が入力される。ディレイ回路ＤＡは、インバーター等によるディレイバッファーで構成され、ハイパスフィルターＨＡの出力信号をクロック信号ＣＫに変換する。
【００３０】
図１（Ｂ）にハイパスフィルターＨＡの周波数特性を示す。図１（Ｂ）のＡ１に示すように、入力信号ＶＩの位相を９０度近く回すためには、カットオフ周波数ｆｃを周波数ｆｉｎよりも大きくする必要がある。そして、Ａ２に示すように、さらに９０度に近づけるためには、Ａ３に示すように、カットオフ周波数をさらに高い周波数ｆｃ’にする必要がある。
【００３１】
しかしながら、Ａ４に示すように、カットオフ周波数を高くするとハイパスフィルターＨＡのゲインが下がり、ディレイ回路ＤＡに十分な振幅の信号が入力されなくなる。そのため、クロック信号ＣＫが出力されなかったり、貫通電流が生じる等の課題がある。
【００３２】
一方、ゲインを下げすぎないために、ハイパスフィルターＨＡで位相を８５度程度ずらし、残りの５度をディレイ回路ＤＡにより調整する手法が考えられる。
【００３３】
しかしながら、この手法では、ディレイ回路ＤＡによるディレイの温度依存性が大きいため、温度変化により位相調整の精度が劣化してしまう。また、センサーデバイス１０からの信号ＶＳ１，ＶＳ２の周波数によっては、ディレイ回路ＤＡのレイアウト面積が増大するという課題もある。例えば、水晶振動型のジャイロセンサーの場合、信号ＶＳ１，ＶＳ２の周波数は５０ｋＨｚ程度が想定される。この場合、１度あたり５６ｎｓのディレイが必要であるため、非常に大きなサイズのディレイ回路が必要となってしまう。
【００３４】
図２（Ａ）に本実施形態の第２の比較例を示す。この位相調整回路は、ハイパスフィルターＨＢ１，ＨＢ２、コンパレーターＣＰＢを含む。ハイパスフィルターＨＢ１，ＨＢ２は、それぞれカットオフ周波数ｆｃ１，ｆｃ２の１次のハイパスフィルターである。コンパレーターＣＰＢは、ハイパスフィルターＨＡの出力信号ＨＡＱをクロック信号ＣＫに変換する。
【００３５】
図２（Ｂ）にハイパスフィルターＨＢ１，ＨＢ２の周波数特性を示す。図２（Ｂ）のＢ１に示すように、カットオフ周波数ｆｃ１，ｆｃ２を、入力信号ＶＩの周波数ｆｉｎと同じ周波数に設定したとする。そうすると、Ｂ２に示すように、上述の第１の比較例に比べてゲインを下げず、Ｂ３に示すように、位相を４５度＋４５度＝９０度回すことが可能である。
【００３６】
しかしながら、Ｂ４に示すように、カットオフ周波数ｆｃ１，ｆｃ２の変化に対して位相の変化が大きいため、カットオフ周波数ｆｃ１，ｆｃ２を決める抵抗素子やキャパシターの製造バラツキによって位相の調整角度が大きく変化してしまう。
【００３７】
２．位相調整回路
図３に、上記の課題を解決できる本実施形態の位相調整回路の構成例を示す。この位相調整回路は、ローパスフィルター２１０、増幅回路２２０（ゲイン調整回路）、ハイパスフィルター２３０、ディレイ調整回路２４０（遅延回路）を含む。この構成例では、ローパスフィルター２１０が位相を主に調整し、ハイパスフィルター２３０が位相を微調整することで、高精度な位相調整が可能になる。
【００３８】
なお本明細書では、位相遅れとは、出力信号の位相が入力信号の位相に対して時間的に遅れることを表し、位相進みとは、出力信号の位相が入力信号の位相に対して時間的に進むことを表す。図面においては、位相遅れ角度を負の角度で表記し、位相進み角度を正の角度で表記するものとする。
【００３９】
また本明細書では、位相の微調整とは、主調整における調整角度よりも小さい調整角度で位相を調整することを表す。例えば、４５度〜９０度の主調整に対して０度〜４５度の調整を行うことであり、あるいは、主調整における調整角度の１／５以下の調整角度で位相を調整することである。
【００４０】
ローパスフィルター２１０には、周波数ｆｉｎの正弦波の入力信号ＶＩ（広義には、ｆｉｎの正弦波信号を含む入力信号）が入力される。ローパスフィルター２１０は、周波数ｆｉｎにおける位相を遅らせ、位相調整回路が行う位相調整のうちの主調整を行う。具体的には、信号ＶＩ（電圧信号）に対してクロック信号ＣＫが９０度遅らされ、ローパスフィルター２１０は、そのうちの少なくとも４５度より大きい角度で位相を回転させる。望ましくは、ローパスフィルター２１０は、周波数ｆｉｎにおける位相を８０度〜９０度遅らせる。
【００４１】
増幅回路２２０は、ローパスフィルター２１０からの信号ＬＱの振幅を増幅する。すなわち、増幅回路２２０は、ローパスフィルター２１０のゲインにより振幅が小さくなった信号を増幅し、ディレイ調整回路２４０に入力される信号の振幅を調整する。
【００４２】
ハイパスフィルター２３０は、周波数ｆｉｎにおける位相を進ませ、位相調整回路が行う位相調整のうちの微調整を行う。具体的には、ハイパスフィルター２３０は、位相調整回路が目標の位相９０度に対して遅らせすぎた位相を、進ませることで調整を行う。あるいは、ハイパスフィルター２３０は、位相調整回路の前段の回路（例えば、図１０で後述するＩ／Ｖ変換回路４２）が遅らせた位相を含めて、目標の位相９０度となるように、位相を進ませる。望ましくは、ハイパスフィルター２３０は、周波数ｆｉｎにおける位相を０度〜１０度進ませる。
【００４３】
ディレイ調整回路２４０は、ハイパスフィルター２３０からの信号ＨＱの位相をさらに微調整し、周波数ｆｉｎのクロック信号ＣＫを出力する。具体的には、ディレイ調整回路２４０は、クロック信号ＣＫのエッジタイミングをディレイさせ、入力信号ＶＩに対するクロック信号ＣＫの位相を遅らせる。ディレイ調整回路２４０の位相調整角度は、あらかじめ固定された角度であってもよく、複数の調整角度から選択的に固定された角度であってもよく、選択可能な可変の角度であってもよい。
【００４４】
ここで、入力信号ＶＩに対するクロック信号ＣＫの位相とは、入力信号ＶＩにおいて定義した位相とクロック信号ＣＫにおいて定義した位相との位相差である。例えば、入力信号ＶＩの振幅をａとする場合に、ＶＩ＝ａ・ｓｉｎ（２πｆｉｎ＋θ）と表されるとする。また、クロック信号ＣＫの立ち上がりエッジを位相０度とし、１周期が位相２πに対応するとする。この場合、２πｆｉｎ＋θ＝０度においてクロック信号ＣＫの立ち上がりエッジがあれば位相差０度であり、２πｆｉｎ＋θ＝−９０度においてクロック信号ＣＫの立ち上がりエッジがあれば位相遅れ９０度である。
【００４５】
上記の構成例によれば、位相主調整用のローパスフィルター２１０と位相微調整用のハイパスフィルター２３０を設けたことで、図６（Ａ）等で後述するように製造バラツキの影響を抑制した高精度の位相調整が可能になる。また、増幅回路２２０を設けたことで、ディレイ調整回路２４０に入力される信号の振幅を確保可能になる。
【００４６】
３．位相調整回路の詳細な構成例
図４に、上述の位相調整回路の詳細な構成例を示す。この位相調整回路は、ローパスフィルター２１０、増幅回路２２０、ハイパスフィルター２３０、ディレイ調整回路２４０を含む。
【００４７】
ローパスフィルター２１０は、１次のパッシブローパスフィルターである。具体的には、ローパスフィルター２１０は、抵抗素子ＲＬ、キャパシターＣＬを含み、抵抗素子ＲＬの抵抗値とキャパシターＣＬの容量値によりカットオフ周波数が設定される。抵抗素子ＲＬは、入力ノードＮＩとノードＮＬＱとの間に設けられ、キャパシターＣＬは、ノードＮＬＱとグランドノード（広義には基準電圧ノード）との間に設けられる。
【００４８】
増幅回路２２０は、入力された信号ＬＱを正転増幅する正転増幅回路である。具体的には、増幅回路２２０は、演算増幅器ＯＰ、抵抗素子Ｒ１，Ｒ２を含み、抵抗素子Ｒ１，Ｒ２の抵抗値によりゲインが設定される。演算増幅器ＯＰの正極端子（第１端子）には、ローパスフィルター２１０からの信号ＬＱが供給される。抵抗素子Ｒ１は、演算増幅器ＯＰの負極端子（第２端子）とノードＮＧＱとの間に設けられ、抵抗素子Ｒ２は、ノードＮＧＱとグランドノードとの間に設けられる。演算増幅器ＯＰの出力端子は、ノードＮＧＱに対して信号ＧＱを出力する。
【００４９】
ハイパスフィルター２３０は、１次のパッシブハイパスフィルターである。具体的には、ハイパスフィルター２３０は、抵抗素子ＲＨ、キャパシターＣＨを含み、抵抗素子ＲＨの抵抗値とキャパシターＣＨの容量値によりカットオフ周波数が設定される。キャパシターＣＨは、ノードＮＧＱとノードＮＨＱとの間に設けられ、抵抗素子ＲＨは、ノードＮＨＱとグランドノードとの間に設けられる。
【００５０】
次に、図５〜図６（Ｂ）を用いて、上記の位相調整回路が行う位相調整について詳細に説明する。なお以下では、図１０で後述する検出装置３０に位相調整回路を適用した場合を例に説明し、駆動回路４０の入力信号ＩＦＤに対してクロック信号ＣＫの位相を９０度遅らせるものとする。
【００５１】
図５に示すように、例えばＩ／Ｖ変換回路４２により５度位相が遅れるとする。この場合、ローパスフィルター２１０が位相を８５度遅らせて主調整を行い、増幅回路２２０が位相を５度遅らせ、ハイパスフィルター２３０が位相を６．５度進ませて微調整を行い、ディレイ調整回路２４０が位相を１．５度遅らせる調整を行う。これらの調整により、位相調整回路はクロック信号ＣＫの位相を９０度遅らせる。
【００５２】
図６（Ａ）にローパスフィルター２１０の周波数特性例を示し、図６（Ｂ）にハイパスフィルター２３０の周波数特性例を示す。図６（Ａ）のＤ１に示すように、周波数ｆｉｎにおける位相遅れが８５度となるようにローパスフィルター２１０のカットオフ周波数ｆｃＬが設定される。このとき、Ｄ２に示すように、周波数ｆｉｎにおけるローパスフィルター２１０のゲインは、約−２０ｄＢとなる。増幅回路２２０のゲインは、例えば２０ｄＢに設定される。
【００５３】
図６（Ｂ）のＤ３に示すように、周波数ｆｉｎにおける位相進みが６度となるようにハイパスフィルター２３０のカットオフ周波数ｆｃＨが設定される。このとき、Ｄ４に示すように、周波数ｆｉｎにおけるハイパスフィルター２３０のゲインは、約−０．５ｄＢとなる。
【００５４】
上記の実施形態によれば、図６（Ａ）のＤ１に示すように、カットオフ周波数ｆｃＬの変化に対して位相の変化が小さい周波数範囲に周波数ｆｉｎが設定されている。そのため、抵抗素子ＲＬやキャパシターＣＬの製造バラツキによってカットオフ周波数ｆｃＬがバラついても、上述の第２の比較例に比べて位相調整角度の変化を小さくできる。また、図６（Ｂ）のＤ３に示すように、ハイパスフィルター２３０についても同様に、上述の第２の比較例に比べて位相調整角度の変化を小さくできる。
【００５５】
また、図５に示すように、上述の第１の比較例と比べてディレイ調整回路２４０による調整角度が小さいため、第１の比較例と比べて温度変化による遅延時間の変化を抑制できる。また、第１の比較例と比べてディレイ調整回路２４０のレイアウト面積を削減できる。また、上記のようにフィルターの位相調整角度の製造バラツキが小さくなることで、ディレイ調整回路２４０の位相調整範囲を小さくできる（例えば−１．５度を中心とする−３度〜０度）。そのため、ディレイ調整回路２４０のレイアウト面積を削減することが可能になる。
【００５６】
さて、比較例で上述のように、フィルター等を用いた位相調整では、大きな調整角度を得ようとするほどゲインが下がってしまったり、製造バラツキ等により高精度な調整角度を得ることが困難であるという課題がある。
【００５７】
この点、図３に示すように、本実施形態の位相調整回路５０は、位相主調整用のローパスフィルター２１０と、位相微調整用のハイパスフィルター２３０を含む。そして、ローパスフィルター２１０は、周波数ｆｉｎの第１の信号ＶＩが入力され、その周波数ｆｉｎにおける位相遅れ角度がＸ度（Ｘ≧０）となる周波数特性を有する。ハイパスフィルター２３０は、ローパスフィルター２１０からの出力信号ＬＱに基づく第２の信号ＧＱが入力され、周波数ｆｉｎにおける位相進み角度がＹ度（Ｙ≧０）となる周波数特性を有する。この位相進み角度Ｙ度は、ローパスフィルター２１０の位相遅れ角度Ｘ度よりも小さい値に設定される。
【００５８】
これにより、製造バラツキ等の影響を抑制した高精度の位相調整等が可能になる。すなわち、Ｘ度＞Ｙ度に設定されることで、ローパスフィルター２１０により位相主調整が行われ、ハイパスフィルター２３０により位相微調整が行われる。これにより、図６（Ａ）等で上述したように、カットオフ周波数のバラツキに対して位相調整角度の変化が小さくなり、位相を高精度に調整可能になる。
【００５９】
また、ローパスフィルター２１０を設けることで、入力信号ＶＩにヒゲ等の高周波成分が含まれる場合であっても、その高周波成分による不要パルスがクロック信号ＣＫに出力されることを抑制できる。例えば、図１０で後述する検出装置３０では、矩形波の駆動信号ＶＤによりセンサーデバイス１０を駆動するため、センサーデバイス１０からの信号ＩＳＰ，ＩＳＭには、その矩形波のエッジに起因するヒゲが含まれる場合がある。このような場合であっても、本実施形態ではそのヒゲを除去することが可能である。
【００６０】
また、ハイパスフィルター２３０を設けることで、入力信号ＶＩのＤＣ成分をカットできる。例えば、検出装置３０では、Ｉ／Ｖ変換回路４２からのＤＣオフセット電圧が位相調整回路５０に入力される場合がある。本実施形態では、そのＤＣオフセット電圧をカットした信号に基づいてディレイ調整回路２４０がクロック信号ＣＫを出力するため、ＤＣオフセット電圧によるクロック信号ＣＫのデューティーの変化を抑制できる。
【００６１】
本実施形態の位相調整回路は、図４に示すように増幅回路２２０を含む。この増幅回路２２０は、ローパスフィルター２１０からの出力信号ＬＱを増幅し、増幅後の信号を第２の信号ＧＱとしてハイパスフィルター２３０に対して出力する。ローパスフィルター２１０は、パッシブフィルターである。
【００６２】
このようにすれば、パッシブのローパスフィルター２１０が位相の主調整を行うことで出力信号ＬＱの振幅が小さくなっても、その信号ＬＱを増幅することができる。これにより、上述の第１の比較例と比べて、ディレイ調整回路２４０に十分な振幅の信号を供給可能になり、遅延素子に貫通電流が流れることを抑制できる。また、増幅回路２２０を設けることで、後段のハイパスフィルター２３０がパッシブフィルターであってもドライブ可能になるため、ハイパスフィルター２３０を簡素に構成可能になる。
【００６３】
また、本実施形態の位相調整回路は、図３に示すようにディレイ調整回路２４０を含む。このディレイ調整回路２４０は、図９で後述するように、ハイパスフィルター２３０からの出力信号ＨＱを遅延させる複数の遅延素子ＢＦ１〜ＢＦｊを有する。具体的には、ディレイ調整回路２４０は、ハイパスフィルター２３０からの出力信号ＨＱの遅延時間を調整して、第１の信号ＶＩに対する位相調整回路の出力信号ＣＫの位相を調整する。
【００６４】
このようにすれば、ローパスフィルター２１０やハイパスフィルター２３０による位相調整角度が製造バラツキ等によりバラついた場合であっても、ディレイ調整回路２４０によりそのバラツキを吸収して正確な位相調整を行うことができる。これにより、図１１（Ａ）等で後述するように、所望信号の検出タイミングを高精度に調整できるため、センサーデバイスによる角速度等のセンシングの精度を向上できる。また、図６（Ａ）等で上述のように、フィルターの位相調整角度の製造バラツキが小さくなることで、ディレイ調整回路２４０の位相調整範囲を小さくできる。そのため、ディレイ調整回路２４０のレイアウト面積を削減することが可能になる。
【００６５】
また、本実施形態では、図４に示すように、ローパスフィルター２１０は抵抗素子ＲＬとキャパシターＣＬにより構成されるパッシブフィルターである。増幅回路２２０は、演算増幅器ＯＰと抵抗素子Ｒ１，Ｒ２により構成される正転増幅回路である。ハイパスフィルター２３０は、抵抗素子ＲＨとキャパシターＣＨにより構成されるパッシブフィルターである。図９で後述するように、ディレイ調整回路２４０は、複数の遅延回路ＢＦ１〜ＢＦｊの各遅延回路の出力信号ＤＳ１〜ＤＳｊのいずれかを選択して出力することで、位相調整を行う。
【００６６】
このようにすれば、上述したような位相主調整用のローパスフィルター２１０や位相微調整用のハイパスフィルター２３０、信号ＬＱを増幅する増幅回路２２０、クロック信号ＣＫの遅延時間を調整するディレイ調整回路２４０を実現可能である。
【００６７】
また、本実施形態では、ディレイ調整回路２４０における位相調整角度は、Ｙ度以下の角度であることが望ましい。また、ローパスフィルター２１０の位相遅れ角度Ｘ度は、８０度以上で９０度以下の角度であることが望ましく、ハイパスフィルター２３０の位相進み角度Ｙ度は、０度以上で１０度以下の角度であることが望ましい。
【００６８】
このようにすれば、図６（Ａ）等で上述したように、ローパスフィルター２１０やハイパスフィルター２３０のカットオフ周波数の変化に対して位相調整角度の変化を小さくすることが可能になる。また、ディレイ調整回路２４０における位相調整角度がＹ度以下に設定されることで、遅延素子ＢＦ１〜ＢＦｊのレイアウト面積を削減可能になる。
【００６９】
４．位相調整回路の第２の構成例
上記の実施形態では、ローパスフィルターにより位相主調整を行ったが、本実施形態ではハイパスフィルターにより位相主調整を行ってもよい。図７に、この場合の位相調整回路の構成例として第２の構成例を示す。図７に示す位相調整回路は、第１のハイパスフィルター２５０、増幅回路２２０、第２のハイパスフィルター２３０、ディレイ調整回路２４０を含む。
【００７０】
ハイパスフィルター２５０には、周波数ｆｉｎの正弦波の入力信号ＶＩ（電圧信号）が入力される。ハイパスフィルター２５０は、周波数ｆｉｎにおける位相を進ませ、位相調整回路が行う位相調整のうちの主調整を行う。具体的には、ハイパスフィルター２５０は、位相調整回路が位相調整する９０度のうちの少なくとも４５度より大きい角度で位相を回転させる。望ましくは、ハイパスフィルター２５０は、周波数ｆｉｎにおける位相を８０度〜９０度進ませる。ハイパスフィルター２５０は、キャパシターＣＨ１、抵抗素子ＲＨ１を含む。
【００７１】
増幅回路２２０は、ハイパスフィルター２５０のゲインにより振幅が小さくなった信号を増幅し、ディレイ調整回路２４０に入力される信号の振幅を調整する。増幅回路２２０は、演算増幅器ＯＰ、抵抗素子Ｒ１，Ｒ２を含む。
【００７２】
ハイパスフィルター２３０は、周波数ｆｉｎにおける位相を進ませ、位相調整回路が行う位相調整のうちの微調整を行う。具体的には、ハイパスフィルター２３０は、位相調整回路が位相調整する９０度のうちの４５度より小さい角度で位相を回転させる。望ましくは、ハイパスフィルター２３０は、周波数ｆｉｎにおける位相を０度〜２０度進ませる。ハイパスフィルター２３０は、キャパシターＣＨ２、抵抗素子ＲＨ２を含む。
【００７３】
図８に第２の構成例における位相調整角度の例を示す。なお以下では、図１０で後述する検出装置３０に位相調整回路を適用した場合を例に説明し、駆動回路４０の入力信号ＩＦＤに対してクロック信号ＣＫの位相を９０度進ませるものとする。
【００７４】
図８に示すように、例えばＩ／Ｖ変換回路４２により５度位相が遅れるとする。この場合、ハイパスフィルター２５０が位相を８７度進ませて主調整を行い、増幅回路２２０が位相を５度遅らせ、ハイパスフィルター２３０が位相を１４．５度進ませて微調整を行い、ディレイ調整回路２４０が位相を１．５度遅らせる調整を行う。これらの調整により、位相調整回路はクロック信号ＣＫの位相を９０度進ませる。この例では、ハイパスフィルター２３０のゲインは約−３０ｄＢとなり、増幅回路２２０は２５〜３０ｄＢの増幅を行う。
【００７５】
上記の実施形態によれば、位相調整回路は、位相主調整用の第１のハイパスフィルター２５０と、位相微調整用の第２のハイパスフィルター２３０を含む。そして、ハイパスフィルター２５０は、周波数ｆｉｎの第１の信号ＶＩが入力され、その周波数ｆｉｎにおける位相進み角度がＸ２度（Ｘ２≧０）となる周波数特性を有する。ハイパスフィルター２３０は、ハイパスフィルター２５０からの出力信号ＨＱ１に基づく第２の信号ＧＱが入力され、周波数ｆｉｎにおける位相進み角度がＹ２度（Ｙ２≧０）となる周波数特性を有する。ハイパスフィルター２３０による位相進み角度Ｙ２度は、ハイパスフィルター２５０による位相進み角度Ｘ２度よりも小さい値に設定される。
【００７６】
このようにすれば、位相主調整用の第１のハイパスフィルター２５０と位相微調整用の第２のハイパスフィルター２３０を設けたことで、第１の構成例と同様に製造バラツキの影響を抑制した高精度の位相調整や、ディレイ調整回路のエリア削減が可能になる。
【００７７】
なお、以上の実施形態では、図４に示すローパスフィルター２１０や図７に示すハイパスフィルター２５０をパッシブフィルターで構成し、アクティブの増幅回路２２０を設ける構成としたが、本実施形態ではこれに限定されない。すなわち、増幅回路２２０を設けず、ローパスフィルター２１０やハイパスフィルター２５０を増幅可能なアクティブフィルターで構成してもよい。
【００７８】
５．ディレイ調整回路
図９に、上述のディレイ調整回路２４０の詳細な構成例を示す。ディレイ調整回路２４０は、遅延回路２４１、選択回路２４２を含む。
【００７９】
遅延回路２４１は、周波数ｆｉｎの正弦波の信号ＨＱをクロック信号に変換し、エッジタイミングが順次遅延された複数のクロック信号ＤＳ１〜ＤＳｊ（ｊは自然数）を出力する。具体的には、遅延回路２４１は、複数のバッファー回路ＢＦ１〜ＢＦｊを含む。そして、バッファー回路ＢＦ１〜ＢＦｊは、クロック信号のエッジタイミングを順次遅延させて、第１〜第ｊのノードＴＰ１〜ＴＰｊ（第１〜第ｊのタップ）にクロック信号ＤＳ１〜ＤＳｊを出力する。
【００８０】
選択回路２４２は、クロック信号ＤＳ１〜ＤＳｊのいずれかを選択し、選択したクロック信号をクロック信号ＣＫとして出力する。具体的には、選択回路２４２は、調整レジスター２４３からの設定値ＳＰＤに基づいてクロック信号ＤＳ１〜ＤＳｊを選択する。この調整レジスター２４３は、例えば図１０で後述する検出装置３０に含まれる。なお、本実施形態では、調整レジスター２４３による選択に限定されず、例えばレーザートリミング等により製造時にクロック信号ＤＳ１〜ＤＳｊが選択されてもよい。
【００８１】
６．検出装置
図１０に、上述の位相調整回路が適用された検出装置の構成例を示す。この検出装置３０は、駆動回路４０、位相調整回路５０、検出回路６０を含み、センサーデバイス１０からの信号に含まれる所望信号を検出する。ここで、検出装置３０は図１０の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００８２】
センサーデバイス１０は、ジャイロセンサー等の物理量トランスデューサーである。例えばジャイロセンサーとしては、圧電素子等の振動子が回転することによるコリオリ力から角速度を検出する振動型の角速度センサーや、静電容量の変化や慣性力の変化から角加速度を検出する角加速度センサー等を採用できる。なお以下では、センサーデバイス１０が振動型のジャイロセンサーである場合を例に説明するが、本実施形態ではこれに限定されない。
【００８３】
ここで、物理量トランスデューサーとは、物理量（物の性質の度合いを表す量であり、その単位が定義されているもの）を他の物理量に変換するための素子である。変換対象となる物理量としては、コリオリ力以外にも重力などの力や、加速度、質量などが考えられる。また変換により得られる物理量としては、電流以外にも電圧等であってもよい。
【００８４】
駆動回路４０は、駆動信号ＶＤ（駆動電圧、駆動電流）を出力してセンサーデバイス１０を駆動し、センサーデバイス１０からフィードバック信号ＩＦＤ（出力電流）を受ける。駆動回路４０は、このようにして発振ループを形成し、センサーデバイス１０を励振させる。
【００８５】
検出回路６０は、駆動信号ＶＤにより駆動されるセンサーデバイス１０からの検出信号ＩＳＰ、ＩＳＭ（差動電流信号）を受け、検出信号ＩＳＰ、ＩＳＭから所望信号を検出する。所望信号は、センサーデバイス１０の検出軸に対する回転方向と回転速度を表す信号であり、例えばセンサーデバイス１０の回転により発生するコリオリ力を表す信号である。
【００８６】
より具体的には、駆動回路４０は、Ｉ／Ｖ変換回路４２（電流電圧変換回路。広義には増幅回路）、ハイパスフィルター４４、コンパレーター４６を含む。
【００８７】
Ｉ／Ｖ変換回路４２は、センサーデバイス１０からのフィードバック信号ＩＦＤを増幅する。具体的には、Ｉ／Ｖ変換回路４２は、電流信号であるフィードバック信号ＩＦＤを増幅して電圧信号に変換し、変換後の信号ＶＤ２を出力する。
【００８８】
ハイパスフィルター４４は、Ｉ／Ｖ変換回路４２からの信号ＶＤ２のハイパスフィルター処理を行い、処理後の信号ＶＤ３を出力する。ハイパスフィルター４４は、信号ＶＤ２のＤＣオフセット成分をカットする。
【００８９】
コンパレーター４６は、正弦波であるハイパスフィルター４４からの信号ＶＤ３の２値化処理を行い、その２値化処理後の矩形波信号を駆動信号ＶＤとしてセンサーデバイス１０に対して供給する。
【００９０】
位相調整回路５０は、駆動回路４０のＩ／Ｖ変換回路４２からの信号ＶＤ２を受けて、その信号ＶＤ２の位相をずらし、クロック信号ＣＫを生成する。位相調整回路５０は、そのクロック信号ＣＫを検出回路６０のＡ／Ｄ変換回路１００に対して出力する。
【００９１】
検出回路６０は、Ｑ／Ｖ変換回路７０（電荷電圧変換回路。広義には増幅回路）、Ａ／Ｄ変換回路１００を含む。
【００９２】
Ｑ／Ｖ変換回路７０は、センサーデバイス１０からの電流信号である検出信号ＩＳＰ，ＩＳＭを差動アンプにより電荷電圧変換し、変換後の電圧信号ＶＳ１，ＶＳ２を差動出力としてＡ／Ｄ変換回路１００に対して出力する。例えば、Ｑ／Ｖ変換回路７０は、演算増幅器ＯＰＤ、キャパシターＣＦ１，ＣＦ２により構成される。
【００９３】
Ａ／Ｄ変換回路１００は、位相調整回路５０からのクロック信号ＣＫに基づいて、Ｑ／Ｖ変換回路７０からの信号ＶＳ１，ＶＳ２のＡ／Ｄ変換を行い、変換後のデジタル信号ＡＤＱを出力する。
【００９４】
次に、図１１（Ａ）、図１１（Ｂ）を用いて、位相調整回路５０による位相調整とＡ／Ｄ変換回路１００によるサンプリングタイミングの関係について説明する。
【００９５】
図１１（Ａ）に示すように、Ｑ／Ｖ変換回路７０からの差動信号（ＶＳ１−ＶＳ２）には、検出対象の信号である所望信号と非検出対象の信号である不要信号が含まれる。所望信号は、センサーデバイス１０によりセンシングされた角速度の情報を含む信号であり、その振幅が角速度の大きさを表している。そのため、Ｅ１に示すように、所望信号の正弦波のピーク値をサンプリングすることで角速度の検出が行われる。このサンプリングは、クロック信号ＣＫの立ち下がりエッジ（または立ち上がりエッジ）のタイミングで行われ、このエッジタイミングを調整するためにクロック信号ＣＫの位相調整が行われる。
【００９６】
また、Ｅ２に示すように、非検出対象の不要信号は、所望信号に対して位相が９０度ずれている（直交する）ため、クロック信号ＣＫの立ち下がりエッジでサンプリングされることで除去が可能である。この不要信号は、振動型ジャイロセンサーの機械振動漏れに起因するものであり、振動子の形状のアンバランス等に起因して発生するものである。
【００９７】
図１１（Ｂ）に示すように、位相調整回路５０への入力信号ＶＤ２の位相は、所望信号と同相（図５の例では位相差５度）の信号である。この位相関係は、例えば駆動信号ＶＤと検出信号ＩＳＰ，ＩＳＭの位相関係や、Ｉ／Ｖ変換回路４２の回路特性、Ｑ／Ｖ変換回路７０の回路特性等によって決まるものである。位相調整回路５０は、クロック信号ＣＫの位相を信号ＶＤ２の位相に対して９０度（上述の図５の例では８５度）ずらす調整を行い、Ａ／Ｄ変換回路１００により所望信号がサンプリングされるタイミングを調整する。
【００９８】
上記の実施形態によれば、検出装置３０は、センサーデバイス１０を駆動する駆動回路４０と、センサーデバイス１０からの出力信号ＩＳＰ，ＩＳＭが入力される検出回路６０と、位相調整回路５０を含む。そして、位相調整回路５０には、駆動回路４０からの信号ＶＤ２が第１の信号ＶＩとして入力され、位相調整回路５０は、その第１の信号ＶＩに基づくクロック信号ＣＫを検出回路６０に対して出力する。
【００９９】
より具体的には、検出回路６０は、センサーデバイスからの出力信号ＩＳＰ，ＩＳＭを電荷電圧変換する電荷電圧変換回路（Ｑ／Ｖ変換回路７０）と、その電荷電圧変換回路からの出力信号ＶＳ１，ＶＳ２をＡ／Ｄ変換するＡ／Ｄ変換回路１００を有する。そして、Ａ／Ｄ変換回路１００は、クロック信号ＣＫに基づいて、電荷電圧変換回路の出力信号ＶＳ１，ＶＳ２に基づく信号をサンプリングする。
【０１００】
このようにすれば、図１１（Ａ）等で上述のように、位相調整回路５０によりクロック信号ＣＫのエッジタイミングが調整されることで、信号（ＶＳ１−ＶＳ２）に含まれる所望信号のピーク値を正確にサンプリングすることが可能になる。これにより、所望信号の振幅により表される角速度の検出精度を向上できる。
【０１０１】
なお、上記の実施形態では、電荷電圧変換回路の出力信号ＶＳ１，ＶＳ２に基づく信号として信号ＶＳ１，ＶＳ２そのものがＡ／Ｄ変換される場合について説明したが、本実施形態はこれに限定されない。すなわち、本実施形態では、電荷電圧変換回路とＡ／Ｄ変換回路１００の間に他の回路を設け、電荷電圧変換回路の出力信号ＶＳ１，ＶＳ２に基づく信号として他の回路からの信号がＡ／Ｄ変換されてもよい。
【０１０２】
また、上記の実施形態では、位相調整されたクロック信号ＣＫにより所望信号をダイレクトにＡ／Ｄ変換する場合について説明したが、本実施形態はこれに限定されない。例えば、同期検波により所望信号を検波する場合に、所望信号との位相関係に応じて、本実施形態の位相調整回路５０を適用して同期検波用のクロック信号を位相調整してもよい。
【０１０３】
７．電子機器
図１２に、上記の検出装置３０が適用された電子機器の構成例を示す。この電子機器は、センサーデバイス１０、検出装置３０（広義には、集積回路装置）、処理部５１０、記憶部５２０、無線回路５３０、アンテナ５４０を含む。なお、本実施形態の電子機器は図１２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１０４】
この電子機器では、センサーデバイス１０が、各種の物理量（力、加速度、質量等）を検出する。そして、物理量を電流（電荷）や電圧等に変換して、検出信号として出力する。検出装置３０は、センサーデバイス１０からの検出信号を受けて、その検出信号の検波やＡ／Ｄ変換を行う。処理部５１０は、検出装置３０からのデジタルデータを受けて、そのデジタルデータに対する信号処理を行う。記憶部５２０は、検出装置３０からのデジタルデータや処理部５１０からのデジタルデータを記憶する。無線回路５３０は、検出装置３０や処理部５１０からのデジタルデータに対して変調処理などを行い、アンテナ５４０を用いて外部機器（相手側の電子機器）に送信する。またアンテナ５４０を用いて、外部機器からのデータを受信し、ＩＤ認証を行ったり、センサーデバイス１０の制御等を行ってもよい。
【０１０５】
上記の構成例によれば、煙センサー、光センサー、人感センサー、圧力センサー、生体センサー、ジャイロセンサー等を内蔵した様々な電子機器を実現できる。また、無線通信を利用して非接触でデータの書き込みと読み出しを行うＲＦＩＤ（Radio Frequency Identification）に用いられるＩＣタグ（ＲＦタグ）などの電子機器を実現できる。
【０１０６】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（増幅回路、遅延回路、センサーデバイス等）と共に記載された用語（ゲイン調整回路、ディレイ調整回路、ジャイロセンサー等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また位相調整回路、検出装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０７】
１０  センサーデバイス、３０  検出装置、４０  駆動回路、４２  Ｉ／Ｖ変換回路、
４４  ハイパスフィルター、４６  コンパレーター、５０  位相調整回路、
６０  検出回路、７０  Ｑ／Ｖ変換回路、１００  Ａ／Ｄ変換回路、
２１０  ローパスフィルター、２２０  増幅回路、２３０  ハイパスフィルター、
２４０  ディレイ調整回路、２４１  遅延回路、２４２  選択回路、
２４３  調整レジスター、２５０  ハイパスフィルター、５１０  処理部、
５２０  記憶部、５３０  無線回路、５４０  アンテナ、
ＡＤＱ  デジタル信号、ＢＦ１〜ＢＦｊ  第１〜第ｊのバッファー回路、
ＣＨ，ＣＬ，ＣＨ１，ＣＨ２  キャパシター、ＣＫ  クロック信号、
ＣＰＢ  コンパレーター、ＤＳ１〜ＤＳｊ  出力信号、
ＤＳ１〜ＤＳｊ  第１〜第ｊのクロック信号、ＩＦＤ  フィードバック信号、
ＩＳＰ，ＩＳＭ  検出信号、ＯＰ  演算増幅器、
Ｒ１，Ｒ２，ＲＨ，ＲＨ１，ＲＨ２，ＲＬ  抵抗素子、
ＴＰ１〜ＴＰｊ  第１〜第ｊのノード、ＶＤ  駆動信号、ＶＩ  入力信号、
Ｘ  位相遅れ角度、Ｙ  位相進み角度、
ｆｃ，ｆｃ１，ｆｃ２，ｆｃＨ，ｆｃＬ  カットオフ周波数、ｆｉｎ  周波数
【図１】
0005605142.tif 000002
【図２】
0005605142.tif 000003
【図３】
0005605142.tif 000004
【図４】
0005605142.tif 000005
【図５】
0005605142.tif 000006
【図６】
0005605142.tif 000007
【図７】
0005605142.tif 000008
【図８】
0005605142.tif 000009
【図９】
0005605142.tif 000010
【図１０】
0005605142.tif 000011
【図１１】
0005605142.tif 000012
【図１２】
0005605142.tif 000013