(57)【特許請求の範囲】
【請求項１】
半導体素子用の多層膜構造体を基板上に形成する多層膜構造体の形成方法であって、
前記基板上に、当該基板を構成する結晶の格子定数よりも大きな格子定数の結晶からなるとともに圧縮歪を有する圧縮歪半導体層を形成する工程と、
前記圧縮歪半導体層の上方に、当該圧縮歪半導体層を構成する結晶の格子定数よりも大きな格子定数の結晶からなるとともに無歪の無歪半導体層を積層する工程とを含み、
前記圧縮歪半導体層の圧縮歪を緩和させることにより、前記無歪半導体層に伸張歪を印加する工程を実行することを特徴とする多層膜構造体の形成方法。
【請求項２】
前記圧縮歪半導体層がシリコンゲルマニウム混晶層であり、
前記無歪半導体層がゲルマニウム層であることを特徴とする請求項１に記載の多層膜構造体の形成方法。
【請求項３】
前記圧縮歪半導体層の圧縮歪を緩和する工程は、
当該圧縮歪半導体層を微細加工する工程であることを特徴とする請求項１または２に記載の多層膜構造体の形成方法。
【請求項４】
前記圧縮歪半導体層を微細加工する工程は、
前記基板の面内方向における構造体の長さが２５０ｎｍ程度以下の大きさを有するように微細加工することを特徴とする請求項３に記載の多層膜構造体の形成方法。
【請求項５】
前記圧縮歪半導体層の圧縮歪を緩和する工程は、
当該圧縮歪半導体層に熱処理を加えることで圧縮歪を緩和する工程であることを特徴とする請求項１または２に記載の多層膜構造体の形成方法。
【請求項６】
前記シリコンゲルマニウム混晶層のゲルマニウム組成が、５％以上であって、かつ５０％以下であることを特徴とする請求項２に記載の多層膜構造体の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に歪半導体層を有する半導体装置の作製において、好適に用いることのできる、伸張歪を有する半導体薄膜の作製方法、伸張歪半導体薄膜、ならびに多層膜構造体に関する。
【背景技術】
【０００２】
現代の高度情報処理産業の根幹をなす、シリコン超大規模集積回路の性能向上は、その基本素子であるシリコン系ＭＯＳ型電界効果トランジスタの高性能化と高集積化によって支えられてきた。また、ＭＯＳ型電界効果トランジスタの性能向上は、トランジスタ構造の比例縮小（スケーリング）によってなされてきた。スケーリング則とは、ゲート絶縁膜に印加される電界を一定として、チャネル長の縮小化やゲート絶縁膜の薄膜化により電流駆動能力を向上させるものである。しかし、このスケーリング則に応じた素子性能向上は、ショートチャネル効果やゲート絶縁膜の薄膜化に伴うトンネルリーク電流の増大等によって、困難になってきている。
【０００３】
このような状況下において、デバイスのさらなる高速化および高機能化を継続的に達成するために、素子微細化に依存しない性能向上技術に注目が集まっている。その一つとして、ＭＯＳ型電界効果トランジスタのチャネル部分に高移動度の非シリコン材料を用いる技術が挙げられる。その中でもシリコンと同じＩＶ族元素であるゲルマニウム（Ｇｅ）に注目が集まっている。その理由として、ゲルマニウムが電子および正孔移動度の両方においてシリコンよりも高い移動度を有していることが挙げられる。近年、ゲルマニウムをチャネルとしたＭＯＳ型電界効果トランジスタに関する研究が活発に報告されている（例えば、非特許文献１、２、３）。
【０００４】
さらに、ゲルマニウムに対して歪を印加した場合においても、シリコンと同様に、バンド構造の変化によってキャリア移動度の向上が期待できることを、Ｆｉｓｃｈｅｔｔｉらは理論計算によって指摘した（非特許文献４）。ゲルマニウム（００１）面内に歪が印加された場合、圧縮歪に対して電子移動度は、歪量２．４％で急激に減少する。また、伸張歪に対して電子移動度は、歪量１．３％以下では、緩やかに増加し、歪量１．３％以上では、急激に増加する。一方、正孔移動度は、圧縮および伸張歪で増加する。その増加割合は、圧縮歪に対してのほうが大きい。なお、ここで述べる“歪量”とは、バルクのゲルマニウムにおける特定の格子面間隔を１００％とした場合に、歪ゲルマニウムの同じ面の間隔が何％伸張あるいは圧縮されるかで定義している。ここでは便宜上、伸張および圧縮歪をそれぞれ正および負の値として表現する。
【０００５】
実験的には、歪緩和シリコンゲルマニウム混晶（ゲルマニウム組成７０％、Ｓｉ０．３Ｇｅ０．７）バッファ層上に形成された面内に圧縮歪（圧縮歪量ε~−１．２０％）を有するゲルマニウムチャネルｐ型ＭＯＳＦＥＴで、従来のシリコンチャネルｐ型ＭＯＳ型電界効果トランジスタと比較して、正孔移動度が約２０倍になったという報告がある（非特許文献５）。
【０００６】
しかし、圧縮歪ゲルマニウムに関する報告がある一方で、伸張歪を有するゲルマニウム−ｎ型ＭＯＳ型電界効果トランジスタの電子および正孔移動度に関する報告例はほとんど無い。その理由の一つとして、大きな伸張歪を有するゲルマニウム層の形成手法が、確立されていないことが挙げられる。
【０００７】
以上のように、（００１）面内に伸張歪を有するゲルマニウムチャネルデバイスは、電子および正孔双方に対する高いキャリア移動度が期待できる点から、非常に魅力的なデバイスである。シリコンおよび歪シリコンデバイスに変わる、新しい世代の超高速デバイスに向けて、伸張歪ゲルマニウムチャネルの実現が非常に重要な課題である。
【非特許文献１】Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ  ２００２、ｐ．４３７（２００２）
【非特許文献２】Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ  ２００３、ｐ．４３３（２００３）
【非特許文献３】ＳｅｍｉｃｏｎＤｕｃｔｏｒｓ  Ｓｃｉｅｎｃｅ  ａｎＤ  Ｔｅｃｈｎｏｌｏｇｅｉｅｓ２２、ｐ．２２１ （２００７）
【非特許文献４】Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｉｓｉｃｓ  ８０、 ｐ．２２３４（１９９６）
【非特許文献５】Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ８１、ｐ．８４７（２００２）
【非特許文献６】Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、８２、ｐ．２０４４（２００３）
【非特許文献７】Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、８４、６６０ （２００４）
【非特許文献８】Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、８４、ｐ．９０６（２００４）
【非特許文献９】Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｂ、７０、ｐ．１５５３０９（２００４）
【非特許文献１０】Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｂ、７０、１５５３０９（２００４）
【特許文献１】特願２００７−１３２１８９、２００７年５月、発明者：竹内正太郎、酒井朗、中塚理、小川正毅、財満鎭明、“伸張歪ゲルマニウム薄膜の作製方法、伸張歪ゲルマニウム薄膜、及び多層膜構造体”．
【発明の開示】
【発明が解決しようとする課題】
【０００８】
＜従来の伸張歪ゲルマニウム膜の形成方法＞
対象を電子デバイスに限らなければ、面内に伸張歪を有するゲルマニウム層の形成に関しては、幾つかの報告がある。米国・マサチューセッツ工科大学のＫｉｍｅｒｌｉｎｇらのグループからは、光デバイス応用を目的として、０．２０％前後の伸張歪が印加されたゲルマニウム層の成長報告がなされている（非特許文献６〜１０）。ゲルマニウム層に印加される伸張歪量は、Ｘ線回折法による評価から、０．１５％から最大０．２１％であると見積もられている。
【０００９】
Ｋｉｍｅｒｌｉｎｇらの結果は、シリコン基板上に伸張歪ゲルマニウム層を用いたＩＶ族半導体光学デバイスの実現において、有益なものである。しかし、超高速デバイスへの応用を考えた場合、先述のＦｉｓｃｈｅｔｔｉらの理論計算を考慮すると、この歪量は、バルクゲルマニウムの移動度を電子に対して１．０２倍、正孔に対して１．０５倍にする程度でまだまだ小さい。また、この歪量を得るためには、１μｍの厚いゲルマニウム層、あるいはシリコン基板の裏面に３．８μｍの厚いチタンシリコン化合物（Ｃ５４−ＴｉＳｉ２）層を必要とするため、ＭＯＳ型電界効果トランジスタ作製プロセスの観点から見れば、非現実的でコスト面でも問題があった。
【００１０】
一方、名古屋大学の竹内らは、ゲルマニウムよりも大きな格子定数を有する歪緩和したゲルマニウム錫混晶層を、シリコン基板上にバッファ層として形成し、この上方にゲルマニウム錫混晶層の面内方向の格子定数に揃ったゲルマニウム層を形成することで、伸張歪を有するゲルマニウム層を実現している（特許文献１）。その結果、錫（Ｓｎ）組成５．５％の歪緩和ゲルマニウム錫混晶層の形成、および歪量０．６８％の伸張歪を有するゲルマニウム層の形成を報告している。
【００１１】
しかし、前述のようなゲルマニウム錫混晶をバッファ層として用いる場合、ゲルマニウム中への錫の平衡固溶限界（１％程度）を超える高い錫組成の実現が困難であることから、現在、実現可能な伸張歪量が０．７％程度に留まっている。また、錫の組成分布の均一化や、結晶性の高いバッファ層の形成が困難であることが問題であった。
【課題を解決するための手段】
【００１２】
本手法は、請求項１に記載の半導体素子用の多層膜構造体を基板上に形成する多層膜構造体の形成方法であって、前記基板上に、当該基板を構成する結晶の格子定数よりも大きな格子定数の結晶からなるとともに圧縮歪を有する圧縮歪半導体層を形成する工程と、前記圧縮歪半導体層の上方に、当該圧縮歪半導体層を構成する結晶の格子定数よりも大きな格子定数の結晶からなるとともに無歪の無歪半導体層を積層する工程とを含み、前記圧縮歪半導体層の圧縮歪を緩和させることにより、前記無歪半導体層に伸張歪を印加する工程を実行し、多層膜構造体を形成する。このとき、請求項２に記載の前記圧縮歪半導体層がシリコンゲルマニウム混晶層であり、前記無歪半導体層がゲルマニウム層であることを特徴として、請求項１に記載の多層膜構造体を形成する。
【００１３】
さらに、請求項３に記載の、前記圧縮歪半導体層の圧縮歪を緩和する工程は、当該圧縮歪半導体層を微細加工する工程であることを特徴とする請求項１または２に記載の多層膜構造体の形成方法である。このとき、請求項４に記載の、前記圧縮歪半導体層を微細加工する工程は、前記基板の面内方向における構造体の長さが２５０ｎｍ程度以下の大きさを有するように微細加工することを特徴とする請求項３に記載の多層膜構造体の形成方法である。
【００１４】
あるいは、請求項５に記載の、前記圧縮歪半導体層の圧縮歪を緩和する工程は、当該圧縮歪半導体層に熱処理を加えることで圧縮歪を緩和する工程であることを特徴とする請求項１または２に記載の多層膜構造体の形成方法である。
【００１５】
また、請求項６に記載の、前記シリコンゲルマニウム混晶層のゲルマニウム組成が、５％以上であって、かつ５０％以下であることを特徴とする請求項２に記載の多層膜構造体の形成方法である。
【００１７】
前記手法において、構造体を作製するにあたり、まず、任意の基板上に圧縮歪を内包した任意の歪んだ半導体層を形成する。その後、この半導体層上に任意の歪緩和した無歪の半導体層を形成する。さらに、これらの多層構造に、微細加工あるいは熱処理を施すことによって、歪んだ半導体層内の圧縮歪を緩和させる。その際、歪を印加したい上層の無歪の半導体層と下層の歪半導体層との間で歪の緩和が起こらなければ、結果として、下層の歪半導体層内部における圧縮歪の緩和によって、上層の半導体層に伸張歪が誘起される。
【００１８】
従来、ゲルマニウム層に伸張歪を印加する手法としては、前述のような方法が採られてきた。格子定数の大きなバッファ層としては、ゲルマニウム錫混晶層や（さんご）族系化合物半導体層が考えられるが、これらの材料は従来のシリコンプロセスと親和性に問題があり、さらにバッファ層内の組成の均一化や結晶の高品質化が困難であった。一方、ストレッサーや材料間の熱膨張係数差を利用する方法では、印加できる歪の上限に限界があった。例えばゲルマニウムとシリコンとの熱膨張係数差を利用する場合、ゲルマニウムの融点の限界から０．３％を超える伸張歪は原理的に印加できない。
【００１９】
一方、本手法を用いれば、原理的により大きな伸張歪を半導体層に印加できることが期待される。例えば、シリコンゲルマニウム混晶（Ｓｉ１−ｘＧｅｘ）層の歪緩和を利用して、ゲルマニウム層に伸張歪を印加する場合に期待できる伸張歪の大きさを、図１に示す。ここでは、以下のような４つの仮定に従って、ゲルマニウム層に印加され得る最大の伸張歪量を見積もった。（１）シリコン基板上に完全に歪んだシリコンゲルマニウム混晶層（以下、これを「ｐｓｅｕｄｏｍｏｒｐｈｉｃなシリコンゲルマニウム混晶層」と称する）を成長する。（２）このシリコンゲルマニウム混晶層上に完全に歪緩和したゲルマニウム層を成長する。（３）最終的には下地のシリコンゲルマニウム混晶層が完全に歪緩和される。（４）下地のシリコンゲルマニウム混晶層の歪緩和に伴う、格子定数の伸びを、ゲルマニウム層は完全に引き継ぐ。すなわち、シリコンゲルマニウム混晶層がシリコン基板に対して、歪緩和を起こす際に、ゲルマニウム層とシリコンゲルマニウム混晶層の間には歪緩和は生じない。
【００２０】
図１に従えば、例えば、ゲルマニウム組成３０％、４０％および５０％の場合、それぞれ１．２％、１．６％、および２．０％の伸張歪が期待できる。また、工業的にある程度の効果が期待される０．２％以上の歪を印加するためには、ゲルマニウム組成としては５％以上が望ましいこともわかる。これは、前述のいずれの手法と比較しても、非常に大きな歪量であり、本手法によって歪量が極めて大きな伸張歪を有するゲルマニウム層の実現が期待できる。また、前記のゲルマニウム錫混晶などを用いた手法とは異なり、従来のシリコンプロセスと親和性の高いシリコンとゲルマニウムのみを用いて、伸張歪ゲルマニウムを実現できるのも大きな優位点である。
【００２１】
さらに本発明の概念を用いれば、ゲルマニウムに限らず、（さんご）族化合物半導体なども含めた任意の半導体薄膜に伸張歪を印加する手法を実現できる。本手法は従来にはない新しい伸張歪印加の手法であり、この技術は半導体デバイスであるＭＯＳ型電界効果トランジスタのチャネル層のみに限らず、半導体光電子デバイスにおいて、歪印加によりエネルギーバンドギャップを制御した半導体層を形成する手法にも応用することができる。
【発明の効果】
【００２２】
本手法によって、半導体層に伸張歪を印加する従来の手法に比べて大きな伸張歪を印加することが可能となる。特に、ゲルマニムに伸張歪を加える手法としては、以下のような利点が挙げられる。（１）前述の従来の手法と比較して、大きな伸張歪を印加できる。（２）ゲルマニウムに伸張歪を加えるには、従来ゲルマニウムよりも大きな格子定数を有するバッファ層が必要とされてきたが、本手法では子のようなバッファ層を用いることなく、ゲルマニウム層に伸張歪を印加できる。（３）ゲルマニウムよりも大きな格子定数を有するバッファ層として、（さんご）族化合物半導体やゲルマニウム錫混晶層が挙げられるが、これらの材料は必ずしも従来のシリコン系デバイスプロセスに親和性のあるものではない。本手法によって、シリコン系プロセスに適用が容易なゲルマニウムのみを用いて、ゲルマニウム層に伸張歪を印加できることは大きな効用である。
【発明を実施するための最良の形態】
【００２３】
図２および図３は本発明の伸張歪ゲルマニウム／シリコンゲルマニウム混晶／シリコン構造の作製方法を説明するための図である。
【実施例１】
【００２４】
まず、はじめに図２および図３に沿って、伸張歪ゲルマニウム／シリコンゲルマニウム混晶／シリコン構造の作製方法について述べる。
【００２５】
＜無歪ゲルマニウム／歪シリコンゲルマニウム混晶／シリコン基板構造の作製＞
単結晶基板としてシリコンの単結晶基板たるシリコン（００１）基板よりなるシリコン基板１１を用意した。このシリコン基板表面を化学洗浄後、シリコン基板を超高真空装置内に導入し、８５０℃、１０分間の熱処理を施すことによって、清浄表面を形成した。このシリコン基板上に、電子銃蒸着法およびクヌーセンセルなどを用いて、基板温度３００℃において膜厚３５ｎｍ、ゲルマニウム組成４０％のシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層１２をエピタキシャル成長させた。さらに連続して、同真空装置内で基板温度２００℃において、膜厚３５ｎｍのゲルマニウム層１３をエピタキシャル成長させた。シリコンおよびゲルマニウムの成長には、それぞれ電子銃蒸着およびクヌーセンセルを用いたが、その他の一般的な成長手法である化学気相成長法、スパッタリング法などを用いても、もちろん構わない。続いて試料を大気中に取り出し、窒素雰囲気中で７００℃、１０分間の熱処理を施した。これによって、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層上のゲルマニウム層を完全に歪緩和させた。これによって、無歪ゲルマニウム／歪シリコンゲルマニウム混晶／シリコン基板構造１０を作製した。
【００２６】
これらの薄膜層の成長時および熱処理時において、各層がエピタキシャル成長するような温度を選択すること、シリコンゲルマニウム混晶層内部の圧縮歪が完全には緩和されないよう適切に、成長温度を低くおよび成長膜厚を薄く抑えることが重要である。また、ゲルマニウム層は歪緩和した状態でエピタキシャル成長するよう、適切に成長温度を高く、成長膜厚を厚くすることが重要である。
【００２７】
＜微細加工による伸張歪ゲルマニウム／歪緩和シリコンゲルマニウム混晶／シリコン基板構造の作製＞
前記の手法で作製した、無歪ゲルマニウム／歪シリコンゲルマニウム混晶／シリコン基板構造の多層構造部分を線幅２５０ｎｍ、長さ４０００ｎｍのストライプ細線状に微細加工することで、図３に示すような伸張歪ゲルマニウム／歪緩和シリコンゲルマニウム混晶／シリコン基板構造を作製した。今回、微細加工には電子線描画リソグラフィ、および反応性イオンエッチングを用いたが、光学リソグラフィおよび溶液によるエッチングなどの他の一般的な手法を用いてももちろん構わない。この微細加工によって、下地のシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層内の、特に細線端部における圧縮歪を弾性的に緩和できる。これによって歪緩和したシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層２２を形成し、その上層に伸張歪を印加したゲルマニウム層２３を作製した。加工後の試料の構造を走査電子顕微鏡によって観察した像を図５に示す。
【実施例２】
【００２８】
次に、図４に沿って、伸張歪ゲルマニウム／シリコンゲルマニウム混晶／シリコン構造の作製方法について述べる。
【００２９】
単結晶基板としてシリコンの単結晶基板たるシリコン（００１）基板よりなるシリコン基板３１を用意した。このシリコン基板表面を化学洗浄後、超高真空装置内に導入し、８５０℃、１０分間の熱処理を施すことによって、清浄表面を形成した。その後、同真空装置内おいて、膜厚２００ｎｍのシリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）層３２をエピタキシャル成長する。続いて、表面のラフニングを抑制するために、基板温度３００℃において膜厚５ｎｍのシリコン層３３をエピタキシャル成長した後に、基板温度２００℃において、膜厚３５ｎｍのゲルマニウム層３４をエピタキシャル成長する。その後、７００℃で１０分間の熱処理を加えることでシリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）層内の圧縮歪を歪緩和させて、伸張歪ゲルマニウム／歪緩和シリコンゲルマニウム混晶／シリコン基板構造３０を作製した。
【００３０】
＜微細加工によって形成した伸張歪ゲルマニウム／歪緩和シリコンゲルマニウム混晶／シリコン基板構造の歪構造の評価＞
図６（ａ）は、実施例１に従って作製した微細加工後の試料に対して、エックス線を１−１０方向から入射して測定した、シリコン、シリコンゲルマニウム混晶、およびゲルマニウム２−２４逆格子点近傍のエックス線回折逆格子空間マップ（ＸＲＤ  ２ＤＲＳＭ：Ｘ−ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ  ｔｗｏ  ｄｉｍｅｎｓｉｏｎａｌ  ｒｅｃｉｐｒｏｃａｌ  ｓｐａｃｅ  ｍａｐ）である。また、図６（ｂ）は、同試料に対して、エックス線を１１０方向から入射して測定した、シリコン、シリコンゲルマニウム混晶、およびゲルマニウム２２４逆格子点近傍のエックス線回折逆格子空間マップである。ここで、本文中の“−１”あるいは“−２”なる表記は、結晶学上において結晶面指数を表すに際に、指数の上に負号をつけて表す表記法と等価とする。すなわち、１−１０面とは、＜０１０＞方向の結晶軸に対して、原点に関して負の側で交わる、１１０面に等価な面を示す。ここで、エックス線の入射方向である１−１０方向および１１０方向を、図５に示すように定義した。すなわち、細線に対して垂直および平行な方向を、それぞれ［１−１０］および［１１０］としている。つまり、図６（ａ）および図６（ｂ）の横軸は、細線に対してそれぞれ垂直および平行な方向に並ぶ２２０面間隔の逆数に対応している。また、縦軸は００４面間隔の逆数に対応している。図６（ａ）および６（ｂ）中で、垂直の実線はシリコンの２２０面の逆数に等しい位置を示しており、この線上に回折点が観測された場合、シリコン（００１）基板上にｐｓｅｕｄｏｍｏｒｐｈｉｃな層がエピタキシャル成長していることを示している。また、図６（ａ）および６（ｂ）中で、斜めの実線はバルクのシリコンのそれぞれ２−２４および２２４逆格子点と原点とを結ぶ直線であり、この線上に回折点が観測された場合、無歪、すなわち完全に歪が緩和されたエピタキシャル層の成長を示す。さらに、図６（ａ）中の破線は、ｐｓｅｕｄｏｍｏｒｐｈｉｃなシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）およびゲルマニウムの２−２４逆格子点と完全歪緩和したそれぞれの２−２４逆格子点とを結ぶ線であり、エピタキシャル層の歪緩和の度合いに従って、回折点がこの線上に観測される。
【００３１】
図６（ａ）からは、シリコン、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）およびゲルマニウムの２−２４回折点が観察される。シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）２−２４逆格子点がｐｓｅｕｄｏｍｏｒｐｈｉｃなシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）の２−２４逆格子点と完全歪緩和したそれぞれの２−２４逆格子点とを結ぶ線上に観察されることから、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層は完全には歪緩和しておらず、微細加工後もある程度の圧縮歪みが層中に残留していることが示唆される。
【００３２】
一方、図６（ａ）中においてゲルマニウム２−２４回折点は完全歪緩和したゲルマニウムの２−２４逆格子点よりも、若干左側に観測されている。これに対して、図６（ｂ）中においてゲルマニウム２２４回折点は完全歪緩和したゲルマニウムの２２４逆格子点にほぼ重なる位置に観測されている。これをより詳細に示すため、図６（ａ）および６（ｂ）中のＡ−ＢおよびＣ−Ｄの点線上における、回折強度のプロファイルを、あわせて図７に示す。図７の横軸は図６（ａ）および６（ｂ）の横軸に対応しており、２２０面間隔の逆数を示している。図７中に、菱形および丸で示した点がそれぞれ図６（ａ）および６（ｂ）から得られた測定結果であり、曲線は測定結果をガウス関数によってフィッティングした結果である。また、図７中の垂直な点線はバルクゲルマニウムの２２０面間隔の逆数を示している。
【００３３】
図７より、［１−１０］方向からエックス線を入射した場合における測定結果の最大強度を示す値が、ゲルマニウム２２０面間隔の逆数よりも明らかに小さいことがわかる。これは、形成されたゲルマニウム層の２−２０面間隔がバルクゲルマニウムのそれよりも大きいことに対応しており、すなわちゲルマニウムの１−１０方向に伸張歪が加わっていることを示唆している。一方、［１１０］方向からエックス線を入射した場合における測定結果の最大強度を示す値は、バルクゲルマニウムの値とほぼ同じであることから、微細加工後もゲルマニウムの［１１０］方向には歪みが加わっていないことがわかる。以上の結果より、本手法に期待されたとおり、ゲルマニウム層には一軸性の伸張歪が印加されていることがわかる。
【００３４】
図８に実施例１に従った作製工程中の７００℃の熱処理後、および微細加工による作製後の試料に対するエックス線回折逆格子空間マップ測定から観測された、シリコンゲルマニウム混晶およびゲルマニウムの２２４および２−２４回折点のピーク位置を示す。微細加工後の試料に対しては、エックス線を［１１０］および［１−１０］の二つの異なる方向から入射した場合の結果を示す。シリコンゲルマニウム混晶およびゲルマニウムの回折点を、それぞれ白抜きおよび黒塗りで示してある。図中には、図６に準じてシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）およびゲルマニウムの、ｐｓｅｕｄｏｍｏｒｐｈｉｃおよび完全歪緩和した場合、における逆格子点位置などが示してある。
【００３５】
図９は図８に示したピーク位置より評価した、各プロセス工程におけるシリコンゲルマニウム混晶層およびゲルマニウム層の［１１０］および［１−１０］方向の歪量をまとめた結果である。図中の正および負の値はそれぞれ、伸張歪および圧縮歪を表している。
【００３６】
図８および図９より、熱処理後においてシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層は歪緩和が十分に進行せず面内に０．８３％の圧縮歪を内包しているのに対して、ゲルマニウム層内には歪が存在せず、完全に歪緩和していることがわかる。さらに微細加工後においては、熱処理前と比較して、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）の２−２４回折点が左側に観察されるのに対して、２２４回折点の位置はほとんど変わらない。微細加工後には、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）の［１−１０］方向の圧縮歪が０．３８％まで緩和しているのに対して、［１１０］方向の圧縮歪は０．８５％と微細加工前と比較してほとんど変化していない。これは微細加工によって、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層中の、特に細線端部における［１−１０］方向、すなわち細線の短軸方向の圧縮歪が弾性的に緩和したためである。一方、［１１０］方向、すなわち細線長軸方向のゲルマニウム層の歪は、加工寸法が４０００ｎｍと大きく、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層内の歪が弾性的に緩和されないため、微細加工後もほとんど変化しない。
【００３７】
また、前述したように、微細加工後においては、ゲルマニウム２−２４回折点が熱処理前と比較して左側に観測される。これは下地のシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層の［１−１０］方向の歪弾性的な歪緩和に伴ってゲルマニウム層に伸張歪が印加されることを示唆している。この時の伸張歪量は図９に示すように０．２５％と評価された。一方、前述のように、微細加工後もゲルマニウムの［１１０］方向には歪みが加わっておらず、ゲルマニウム層には一軸性の伸張歪が印加されていることがわかる。以上の結果より、請求項１に記載のような多層構造体を、請求項３に記載のような微細加工を施すことによって、微細加工を施した方向に前記圧縮歪半導体層であるシリコンゲルマニウム層内部の弾性的な歪緩和を促進でき、その結果、無歪半導体層であるゲルマニウム層に伸張歪を印加できることが明らかである。
【００３８】
ここで、微細加工のスケールが上層の歪に与える影響について、有限要素法を用いて考察する。ここでは、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層を連続的な弾性体として扱い、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層の最下面部に圧縮方向の一軸性の応力が印加されるものとして、各要素点における弾性的緩和後に残留する歪の大きさを有限要素法によって計算することで、シリコン基板上におけるｐｓｅｕｄｏｍｏｒｐｈｉｃな成長を表現した。このとき、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層のポアソン比およびヤング率は、Ｖｅｇａｒｄ則を仮定して、シリコンおよびゲルマニウムのヤング率から内分点を求めることにより、０．３６３２および１５６．３ＧＰａとした。
【００３９】
シリコン基板上に膜厚３５ｎｍのシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層をｐｓｅｕｄｏｍｏｒｐｈｉｃに成長させ、これを細線構造に加工した場合に、細線表面領域に残留している細線短軸方向の歪量を図１０に表す。各プロットは細線幅を変化させた場合の結果である。横軸は細線短軸方向における位置を表しており、比較のため全ての結果で細線幅を１として規格化してある。また、図中下部に、“Ｐｓｅｕｄｏｍｏｒｐｈｉｃ  Ｓｉ０．６Ｇｅ０．４”で表した点線は、微細加工前にシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層内に生じる歪量を表している。残留する歪量の大きさから、その上層に形成されるゲルマニウム層に印加される歪の大きさを推測できる。すなわち、微細加工によって歪緩和が促進され、残留する歪量が小さくなるほど、ゲルマニウム層には大きな歪が加わることが明らかである。
【００４０】
図１０より、いずれの細線幅の試料においても、細線両端部において歪が緩和され、歪量は０あるいは正の値をとる。これは、微細加工によって、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層内部の歪が細線両端部において優先的に弾性的歪緩和を起こしていることを示している。一方、細線中心領域において残留する歪の大きさは、細線幅が狭くなるに従って、小さくなることがわかる。これは、細線状に加工されたシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層の両端面における弾性的歪緩和の影響が、細線幅の縮小に伴って、細線全体に及んでいることを意味している。すなわち、細線幅が小さくなるほど、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層の弾性的歪緩和の度合いは大きくなり、結果的に上層のゲルマニウム層へ与える伸張歪も大きくなると言える。
【００４１】
これらの計算結果から、上層のゲルマニウム層へ均一に伸張歪を印加するために必要な細線構造のおよその寸法を評価できる。すなわち、微細加工の細線幅が１００００ｎｍ程度の場合には、細線中央領域においては弾性的歪緩和の効果がほとんど現れず、その上層に形成するゲルマニウム層にも伸張歪を加えることが難しいことがわかる。一方、細線幅が１０００ｎｍ程度にまで微細化されると、細線中央部においても元々のシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層の内部に存在した歪に対して２０％以上の弾性的歪緩和が生じ、上層に形成されるゲルマニウム層にも一定の伸張歪印加の効果が期待できる。さらに、細線幅を２５０ｎｍ程度に微細化することで、細線中央部においても５０％以上の歪緩和を誘起できる。したがって、細線幅は１０００ｎｍ程度とすることが好ましく、さらに２５０ｎｍ以下とすることがより好ましいことがわかる。
【００４２】
次に、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層の膜厚が弾性的歪緩和に与える効果を、同様に有限要素法を用いて評価した。図１１はシリコン基板上に膜厚の異なるシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層をｐｓｅｕｄｏｍｏｒｐｈｉｃに成長させ、これを細線幅２５０ｎｍの構造に加工した場合に、細線表面領域に残留している細線短軸方向の歪量を表したものである。各プロットはシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層膜厚を変化させた場合の結果である。横軸は細線短軸方向における位置を表している。また、図中下部に、“Ｐｓｅｕｄｏｍｏｒｐｈｉｃ  Ｓｉ０．６Ｇｅ０．４”で表した点線は、微細加工前にシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層内に生じる歪量を表している。
【００４３】
図１１より、いずれの試料においても、細線両端部において歪が緩和され、歪量は０あるいは正の値をとる。先述したとおり、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層内部の歪が微細加工によって弾性的歪緩和を起こしていることを示している。一方、細線中央領域において残留する歪の大きさは、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層膜厚が厚くなるに従って、より小さくなることがわかる。これは、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層膜厚が厚いほど、表面領域における弾性的歪緩和がより大きく生じるためであり、上層のゲルマニウム層へ与える伸張歪の大きさも大きくなると言える。
【００４４】
以上の結果から、上層のゲルマニウム層へ均一に伸張歪を印加するために必要なシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層のおよその膜厚を評価できる。シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層膜厚が３５ｎｍ程度の場合、細線中央部においては元々のシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層の内部に生じた歪に対して５０％以上の弾性的歪緩和が生じ、上層に形成されるゲルマニウム層にも一定の伸張歪印加の効果が期待できる。さらに、シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層膜厚を１００ｎｍ程度に厚くすると、細線中央部においても９０％以上の歪緩和を誘起できる。したがって、シリコンゲルマニウム混晶層膜厚は３５ｎｍ程度とすることが好ましく、さらに１００ｎｍ以上とすることがより好ましいことがわかる。
【００４５】
＜熱処理によって形成した伸張歪ゲルマニウム／歪緩和シリコンゲルマニウム混晶／シリコン基板構造の歪構造の評価＞
図１２（ａ）および１２（ｂ）に、それぞれ実施例２に従って作製中の試料の熱処理前、および熱処理後のゲルマニウム/シリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）／シリコン試料のシリコン−２−２４、およびゲルマニウム−２−２４回折ピーク近傍のエックス線回折逆格子空間マップ測定結果を示す。熱処理前、および熱処理後のゲルマニウム−２−２４回折点の形状を比較すると、熱処理後の形はエックス線の入射角オメガ（ω）方向に広がった形になっている。つまり、熱処理前と比較してゲルマニウム層のモザイシティが増加したと考えられる。
【００４６】
さらに、図１３にエックス線回折逆格子空間マップ測定結果から見積もられたシリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）−２−２４回折ピーク、およびゲルマニウム−２−２４回折ピークの位置を示す。図中には、ｐｓｅｕｄｏｍｏｒｐｈｉｃ−シリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）、完全歪緩和シリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）、ｐｓｅｕｄｏｍｏｒｐｈｉｃ−ゲルマニウム、および完全歪緩和ゲルマニウムの位置も、補助的に示す。
【００４７】
熱処理前では、シリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）−２−２４回折ピークがシリコン−２−２４回折ピークの真下に表れていることから、［１１０］方向のシリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）の格子定数がシリコンと等しく、ｐｓｅｕｄｏｍｏｒｐｈｉｃに成長していることがわかる。一方、ゲルマニウム−２−２４回折ピークの位置からは、ゲルマニウムはある程度歪緩和して成長している様子がわかる。熱処理により、シリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）およびゲルマニウムともに、歪緩和した状態を表す点に近づいていることが分かる。
【００４８】
より定量的な評価を行なうために、エックス線回折逆格子空間マップの測定結果から、熱処理前、および熱処理後のシリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）層およびゲルマニウム層の［１１０］方向における歪緩和率および歪量を求めた。その結果を図１４にまとめる。歪量の正および負の値は、それぞれ、伸張歪および圧縮歪を表している。
【００４９】
シリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）層の歪緩和については、成膜直後の状態では歪緩和率が０％であり、シリコンゲルマニウム混晶層はｐｓｅｕｄｏｍｏｒｐｈｉｃに成長しており、大きな圧縮歪が加わった状態である。一方、熱処理後においては、シリコンゲルマニウム混晶層の歪は６６％が緩和している。ゲルマニウムに着目すると、成膜直後の状態ではゲルマニウム層の歪はその８５％が緩和している。一方、熱処理後において、［１１０］方向の歪緩和率は１００％を超えて、１０２％に達している。これは、ゲルマニウム層の格子定数がバルクの値を超えて、ゲルマニウム層に伸張歪が印加されていることを示している。歪量に換算すると０．８％の伸張歪が加わっていることに対応する。これは、シリコン基板上にｐｓｅｕｄｏｍｏｒｐｈｉｃに成長したシリコンゲルマニウム混晶層上に大きく歪緩和したゲルマニウム層を成長した後に、熱処理によってシリコンゲルマニウム混晶層内の歪を緩和した効果によるものである。熱処理によってゲルマニウム層に残っていた歪が緩和されると同時に、下層のシリコンゲルマニウム混晶層の歪緩和によって、下地の＜１１０＞方向の格子定数が大きくなった結果、ゲルマニウム層に伸張歪が印加されたためである。以上の結果より、請求項１に記載のような圧縮歪半導体層であるシリコンゲルマニウム上形成した無歪ゲルマニウム層を有する多層構造体に対して、請求項５に記載のような熱処理を加えることによっても、圧縮歪半導体層であるシリコンゲルマニウム層の歪を緩和することで、上層の無歪半導体層であるゲルマニウム層に伸張歪を印加できることが明らかである。
【００５０】
＜まとめ＞
以上の結果より、実施例１および実施例２に示した手法によって、下層の歪んだ半導体層の歪を緩和した結果により、上層の半導体層に伸張歪を印加できることが明らかになった。一方で、今回、ゲルマニウム組成４０％の場合における伸張歪量が０．２５％と前記で期待した１．６％に到達しなかった理由としては、（１）ゲルマニウム表面のラフニングによる歪の緩和、（２）ゲルマニウム／シリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層界面における期待しない歪の緩和、などが推測される。
【００５１】
本実施例においては、半導体層として下層および上層に、それぞれシリコンゲルマニウム混晶層およびゲルマニウム層を用いたが、多層構造の構成はこれに限られたものではない。例えば、下層および上層に、それぞれＧａＡｓ層およびＩｎＡｓ層を用いるなど（さんご）族化合物半導体層の組み合わせや、ＺｎＯ、ＺｎＳｅなどの（にろく）族化合物半導体層を用いても構わないことは明らかである。
【図面の簡単な説明】
【００５２】
【図１】本手法によって期待できる伸張歪量の大きさ。シリコンゲルマニウム混晶層の歪緩和を利用して、ゲルマニウム層に伸張歪を印加する場合に期待できる伸張歪の大きさをシリコンゲルマニウム混晶層のゲルマニウム組成の関数として表す。
【図２】本発明の伸張歪半導体層を有する多層膜構造体を説明するための図。
【図３】本発明の伸張歪半導体層を有する多層膜構造体を説明するための図。
【図４】本発明の伸張歪半導体層を有する多層膜構造体を説明するための図。
【図５】実施例１に従って作製した試料の構造を走査電子顕微鏡によって観察した像。
【図６】実施例１に従って作製した微細加工後の試料のシリコン、シリコンゲルマニウム混晶、およびゲルマニウム２２４逆格子点近傍のエックス線回折逆格子空間マップ測定結果。（ａ）エックス線を１−１０方向から入射して測定。（ｂ）エックス線を１１０方向から入射して測定。
【図７】図６（ａ）および６（ｂ）中のＡ−ＢおよびＣ−Ｄの点線上における、回折強度のプロファイル。
【図８】実施例１に従った作製工程中の７００℃の熱処理後、および微細加工による作製後の試料に対するエックス線回折逆格子空間マップ測定から観測された、シリコンゲルマニウム混晶およびゲルマニウムの２２４および２−２４回折点のピーク位置。
【図９】図８に示したピーク位置より評価した、各プロセス工程におけるシリコンゲルマニウム混晶層およびゲルマニウム層の［１１０］および［１−１０］方向の歪量。
【図１０】シリコン基板上に膜厚３５ｎｍのシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層をｐｓｅｕｄｏｍｏｒｐｈｉｃに成長させ、これを異なる細線幅の細線構造に加工した場合に、細線表面領域に残留している細線短軸方向の歪量の計算結果。
【図１１】シリコン基板上に膜厚の異なるシリコンゲルマニウム混晶（Ｓｉ０．６Ｇｅ０．４）層をｐｓｅｕｄｏｍｏｒｐｈｉｃに成長させ、これを細線幅２５０ｎｍの構造に加工した場合に、細線表面領域に残留している細線短軸方向の歪量の計算結果。
【図１２】実施例２に従って作製中の試料の（ａ）熱処理前、および（ｂ）熱処理後のゲルマニウム/シリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）/シリコン試料のシリコン−２−２４、およびゲルマニウム−２−２４回折ピーク近傍のエックス線回折逆格子空間マップ測定結果。
【図１３】エックス線回折逆格子空間マップ測定結果から見積もられたシリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）−２−２４回折ピーク、およびゲルマニウム−２−２４回折ピークの位置。
【図１４】エックス線回折逆格子空間マップの測定結果から評価した、熱処理前、および熱処理後のシリコンゲルマニウム混晶（Ｓｉ０．７Ｇｅ０．３）層およびゲルマニウム層の［１１０］方向における歪緩和率および歪量。
【符号の説明】
【００５３】
１０：多層膜構造体
１１：シリコン基板
１２：圧縮歪を有するシリコンゲルマニウム混晶層
１３：歪緩和したゲルマニウム層
２０：微細加工された多層膜構造体
２１：シリコン基板
２２：微細加工によって弾性的に歪緩和されたシリコンゲルマニウム混晶層
２３：伸張歪を有するゲルマニウム層
３０：多層膜構造体
３１：シリコン基板
３２：シリコンゲルマニウム混晶層
３３：シリコン層
３４：ゲルマニウム層
【図１】
0005553135.tif 000002
【図２】
0005553135.tif 000003
【図３】
0005553135.tif 000004
【図４】
0005553135.tif 000005
【図６】
0005553135.tif 000006
【図７】
0005553135.tif 000007
【図８】
0005553135.tif 000008
【図９】
0005553135.tif 000009
【図１０】
0005553135.tif 000010
【図１１】
0005553135.tif 000011
【図１２】
0005553135.tif 000012
【図１３】
0005553135.tif 000013
【図１４】
0005553135.tif 000014
【図５】
0005553135.tif 000015