(57)【特許請求の範囲】
【請求項１】
ドライエッチングして形成した素子分離溝の壁面にｐ型III族窒化物半導体とｎ型III族窒化物半導体が露出しており、
前記壁面に露出した前記ｐ型III族窒化物半導体と前記ｎ型III族窒化物半導体の表面が絶縁膜で被覆されており、
前記ｐ型III族窒化物半導体中に存在する正孔を前記絶縁膜と接する前記ｐ型III族窒化物半導体の表面に誘導する正孔誘導手段が付加されており、
前記正孔誘導手段は、前記ｐ型III族窒化物半導体のｎ型化したドライエッチング面に対面する位置に形成されており、少なくとも半導体装置が実際に作動する間は常に、前記のｎ型化したドライエッチング面をｐ型化する正孔を誘導することを特徴とするIII族窒化物半導体装置。
【請求項２】
前記絶縁膜に負電荷が常に帯電しており、その負電荷が常に帯電している前記絶縁膜が前記正孔誘導手段となる請求項１のIII族窒化物半導体装置。
【請求項３】
前記絶縁膜を介して前記ｐ型III族窒化物半導体と対面するとともに負電位に常に接続する電極が形成されており、負電位に常に接続される前記電極が前記正孔誘導手段となる請求項１のIII族窒化物半導体装置。
【請求項４】
前記絶縁膜を介して前記ｐ型III族窒化物半導体と対面するともに前記ｐ型III族窒化物半導体の仕事関数よりも大きな仕事関数をもつ金属膜が形成されており、その金属膜が前記正孔誘導手段となる請求項１のIII族窒化物半導体装置。
【請求項５】
前記ｎ型III族窒化物半導体の上面に前記ｐ型III族窒化物半導体が積層されており、
前記ｐ型III族窒化物半導体の上面から前記ｎ型III族窒化物半導体に到達する素子分離溝が形成されていることを特徴とする請求項１から４のいずれかの一項に記載のIII族窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般式がAlｘGaｙInｚN１−（ｘ＋ｙ＋ｚ）（0≦x＜１，0≦ｙ＜１，0≦ｚ＜１，ｘ＋ｙ＋ｚ＜１）で示されるIII族窒化物半導体で構成されている半導体装置に関する。
【背景技術】
【０００２】
GaNで代表されるIII族窒化物半導体は、高耐圧低損失のパワー半導体装置を実現する有望な材料として大いに期待されている。III族窒化物半導体装置の実用化のためには、リーク電流が流れることを防止する技術が必要とされている。
【０００３】
図１は、ｎ型III族窒化物半導体４の上面にｐ型III族窒化物半導体２が積層されているウェハ１０を利用して、複数個の縦型ダイオードを製造する過程を示している。（ｄ）に示すように、（ａ）の状態から直接ダイシングして複数個のダイオードに分離することも可能であるが、そのようにすると、分離後に個々のダイオードを検査しなければならず、検査工程が煩雑化する。そこで通常は、（ｂ）に示すように、ｐ型III族窒化物半導体２の上面からｎ型III族窒化物半導体４に達する素子分離溝１４ａ，１４ｂを形成し、電気的には複数個のダイオードに分離する。この段階で検査すれば、アノード電極６ａ，６ｂ，６ｃに対応するダイオード群がウェハ上で整列している状態で、アノード電極６ａ，６ｂ，６ｃに対応するダイオード毎に検査することができる。（ｃ）に示すように、その後にダイシングすれば、検査工程を効率化することができる。なお、１２ａ、１２ｂはダイシングラインであり、８ａ、８ｂ、８ｃはカソード電極であり、２ａ、２ｂ、２ｃは素子分離溝１４ａ，１４ｂで分離されたアノード領域である。
【０００４】
素子分離溝１４ａ，１４ｂを形成するために、通常はｐ型III族窒化物半導体２の上面からドライエッチングする。この場合、素子分離溝１４ａ，１４ｂを画定する面、すなわち、ｐ型III族窒化物半導体２をドライエッチングした結果生じた露出面（以下ではドライエッチング面と略称することがある）には、ドライエッチング用のイオンが衝撃を与えており、ｐ型III族窒化物半導体２の露出面には多数の欠陥が生じている。特に、窒素が抜けてしまった欠陥が多く発生している。窒素が抜けてしまった欠陥は、ドナーの性質を示す。この結果、ｐ型III族窒化物半導体２のドライエッチング面は、ｎ型化しやすい。
【０００５】
ドライエッチングして形成した素子分離溝１４ａ，１４ｂを画定するｐ型III族窒化物半導体２の露出面がｎ型化すると、アノード電極６とカソード電極８の間が、ｎ型化したIII族窒化物半導体２の表面とｎ型III族窒化物半導体４で接続されてしまい、図１（ｃ）の矢印１６に示すように、アノード電極６とカソード電極８の間をリーク電流が流れてしまう。ここで、ａ，ｂ，ｃ等の添え字を省略して説明する事項は、ａ，ｂ，ｃ等の添え字で示される部分に共通する事項であることを示す。III族窒化物半導体２の露出面を絶縁膜で被覆しても、III族窒化物半導体２の露出面がｎ型化してしまえば、リーク電流が流れることを防止することができない。ｐ型III族窒化物半導体をドライエッチングした結果生じた露出面がｎ型化することを防止する技術が必要とされている。
【０００６】
図２は、III族窒化物半導体で構成した横型トランジスタの構造を立体視した模式的図であり、２２はp型のGaN層を示し、２４はｎ型のGaN層を示し、２６は絶縁膜を示し、２８はドレイン電極を示し、３０はゲート電極を示し、３２はソース電極を示し、３４はアース電極を示している。ｎ型のGaN層の上部に、図示しない横型のトランジスタ構造が作りこまれている。アース電極３４は、正孔を引き抜く。
図２では、p型GaN層２２とｎ型GaN層２４がドライエッチングされ、p型GaN層２２の側面とｎ型GaN層２４の側面が素子分離溝に露出している様子を示している。実際には、p型GaN層２２の側面とｎ型GaN層２４の側面は絶縁膜で被覆されるが、図２ではその絶縁膜の図示が省略されている。p型GaN層２２の側面とｎ型GaN層２４の側面が絶縁膜で被覆されていても、ドライエッチングによって露出したp型GaN層２２の側面がドライエッチングによってｎ型化すると、破線３６で示すように、ｎ型化したGaN層２２の側面に沿ってリーク電流が流れ、ドレイン電極２８とアース電極３４の間にリーク電流が流れてしまう。この例の場合も、ｐ型III族窒化物半導体のドライエッチング面がｎ型化することを防止する技術が必要とされている。
【０００７】
図３は、III族窒化物半導体で構成した縦型トランジスタを断面視した模式的図であり、特許文献１に類似の構造が開示されている。図示４８はドレイン電極、４６はｎ型GaN領域、４４はｎ型GaN領域、４２ａと４２ｂはｐ型GaN領域、５２はｎ型GaN領域、５４はｉ型のAlGaN領域、５８はゲート絶縁膜、６０はゲート電極、５０ａと５０ｂはアース電極、５４ａと５４ｂはソース領域、５６ａと５６ｂはソース電極を示している。
図３の場合、ゲート電極６０にゲートオン電圧を印加しないと、ｐ型GaN領域４２ａとｎ型GaN領域４４の界面からｎ型GaN領域４４内を伸びる空乏層と、ｐ型GaN領域４２ｂとｎ型GaN領域４４の界面からｎ型GaN領域４４内を伸びる空乏層が連続し、ｐ型GaN領域４２ａとｐ型GaN領域４２ｂの間に存在するｎ型GaN領域４４を空乏化して耐圧を高めている。しかしながら、ｐ型GaN領域４２ａとｐ型GaN領域４２ｂをドライエッチングして素子分離溝を形成する際に、ｐ型GaN領域４２ａの側面とｐ型GaN領域４２ｂの側面がｎ型化してしまうと、アース電極５０ａとドレイン電極４８の間ならびにアース電極５０ｂとドレイン電極４８の間をリーク電流が流れてしまう。ｐ型III族窒化物半導体のドライエッチング面がｎ型化することを防止する技術がここでも必要とされている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−２６０１４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記したように、III族窒化物半導体で半導体装置を構成する場合、ｐ型のIII族窒化物半導体のドライエッチング面がｎ型化することを防止する技術が必要とされている。
【課題を解決するための手段】
【００１０】
本発明では、ｐ型III族窒化物半導体をドライエッチングした時点では、ドライエッチング面がｎ型化する現象を甘受する一方において、半導体装置が実際に作動する際には、ｐ型III族窒化物半導体のドライエッチング面がｎ型化することを防止する技術を採用する。
【００１１】
本発明のIII族窒化物半導体装置では、ｐ型III族窒化物半導体とｎ型III族窒化物半導体をドライエッチングして素子分離溝を形成する。その結果、素子分離溝の壁面に、ｐ型III族窒化物半導体とｎ型III族窒化物半導体が露出している。ここでいう「露出」とは、ドライエッチングして素子分離溝を形成したときに露出していることをいう。実際には、その後に露出面に絶縁膜を形成するので、絶縁膜形成後も露出しているわけでない。ドライエッチングして素子分離溝を形成したときには素子分離溝に露出していたｐ型III族窒化物半導体とｎ型III族窒化物半導体の表面は絶縁膜で被覆される。本発明のIII族窒化物半導体装置は、ｐ型III族窒化物半導体中に存在する正孔を絶縁膜と接するｐ型III族窒化物半導体の表面に誘導する正孔誘導手段を備えている。その正孔誘導手段は、ｐ型III族窒化物半導体のｎ型化したドライエッチング面に対面する位置に形成されており、少なくとも半導体装置が実際に作動する間は常に、ｎ型化したドライエッチング面をｐ型化する正孔を誘導する。
正孔誘導手段を備えていれば、たとえ加工直後のｐ型III族窒化物半導体の表面がｎ型化していても、半導体装置が実際に作動する際には常に、ｐ型III族窒化物半導体の表面に正孔が誘導されてｐ型化されており、ｎ型化した表面に沿ってリーク電流が流れることを防止できる。
【００１２】
例えば絶縁膜に負電荷が常に帯電していれば、負電荷が常に帯電している絶縁膜を正孔誘導手段とすることができる。
あるいは絶縁膜を介してｐ型III族窒化物半導体と対面するとともに負電位に常に接続する電極を付加すれば、負電位に常に接続される電極を正孔誘導手段とすることができる。
さらに絶縁膜を介してｐ型III族窒化物半導体と対面するともにｐ型III族窒化物半導体の仕事関数よりも大きな仕事関数をもつ金属膜を付加すれば、その金属膜を正孔誘導手段とすることができる。
いずれの構成によっても、少なくとも半導体装置が実際に作動する間は常に、ｐ型III族窒化物半導体の表面に正孔が誘導されてｐ型化される。ｎ型化した表面に沿ってリーク電流が流れることを防止できる。
【００１３】
本発明は、ｎ型III族窒化物半導体の上面にｐ型III族窒化物半導体が積層されており、そのｐ型III族窒化物半導体の上面からドライエッチングしてｎ型III族窒化物半導体に到達する素子分離溝を形成する場合に特に有用である。素子分離溝の側面を提供するｐ型III族窒化物半導体の側面は絶縁膜で被覆されている。その絶縁膜に負電荷が常に帯電しているか、絶縁膜を介してｐ型III族窒化物半導体と対面するとともに負電位に常に接続する電極が付加されているか、あるいは、絶縁膜を介してｐ型III族窒化物半導体と対面するともにｐ型III族窒化物半導体の仕事関数よりも大きな仕事関数をもつ金属膜が付加されている。
上記構成を備えているIII族窒化物半導体装置は、ｐ型III族窒化物半導体をドライエッチングして形成した素子分離溝を画定するｐ型III族窒化物半導体の側面がｎ型化していても、少なくとも半導体装置が実際に作動する間は常に、その側面に正孔が誘導されてｐ型化した状態で作動する。素子分離溝を画定する側面に沿ってリーク電流が流れるのを防止することができる。
【発明の効果】
【００１４】
本明細書に開示されている技術によると、ｐ型III族窒化物半導体の表面がｎ型化しても、半導体装置が実際に作動する際には、ｐ型III族窒化物半導体の表面に正孔が誘導されてｐ型化した状態で作動する。ｎ型化した表面に沿ってリーク電流が流れることを防止することができる。ｐ型III族窒化物半導体をドライエッチングして製造する半導体装置の特性が低下することを防止することができる。
【図面の簡単な説明】
【００１５】
【図１】ｎ型III族窒化物半導体の上面にｐ型III族窒化物半導体が積層されているウェハを利用して複数個の縦型ダイオードを製造する過程を示す図。
【図２】III族窒化物半導体で製造した横型トランジスタを立体的・模式的に示す図。
【図３】III族窒化物半導体で製造した縦型トランジスタの断面を模式的に示す図。
【図４】第１実施例のｐ型III族窒化物半導体に対面する部分の断面図。
【図５】第２実施例のｐ型III族窒化物半導体に対面する部分の断面図。
【図６】第３実施例のｐ型III族窒化物半導体に対面する部分の断面図。
【図７】第４実施例のｐ型III族窒化物半導体に対面する部分の断面図。
【図８】第５実施例のｐ型III族窒化物半導体に対面する部分の断面図。
【発明を実施するための形態】
【００１６】
下記で説明する実施例の主要な特長を以下に例示する。
（特長１）正孔誘導手段が、ｐ型III族窒化物半導体のドライエッチング面の全域に向かい合っている。
（特長２）正孔誘導手段が、ｐ型III族窒化物半導体のドライエッチング面よりも広範囲に拡がっている。
（特長３）正孔誘導手段が、ｐ型III族窒化物半導体のドライエッチング面の一部に向かい合っている。
【実施例】
【００１７】
図４〜図８を参照して説明する実施例１〜実施例５に共通する事象を最初に説明する。図４〜図８に図示されているように、ｎ型III族窒化物半導体（本実施例ではｎ型GaN）６４の上面にｐ型III族窒化物半導体（本実施例ではp型GaN）６２が積層されている積層構造を製造し、ｐ型III族窒化物半導体６２の上面からドライエッチングして素子分離溝を形成し、ドライエッチングすることで露出したｐ型III族窒化物半導体６２の側面６２ａを被覆する絶縁膜を形成した。ドライエッチングすることで露出したときのｐ型III族窒化物半導体６２の側面６２ａはｎ型化している。後記する各実施例では、ｐ型III族窒化物半導体６２の露出した側面６２ａに向かい合う層によって、半導体装置が実際に作動する際には、ｐ型III族窒化物半導体６２の側面６２ａに正孔が誘導されてｐ型化した状態で作動するようにしている。後記する各実施例によると、ｎ型化した露出面に沿ってリーク電流が流れることを防止することができる。ｐ型III族窒化物半導体６２をドライエッチングして製造する半導体装置の特性が低下することを防止することができる。
【００１８】
（実施例１）  図４に示すように、ｐ型III族窒化物半導体６２の側面６２ａを被覆する絶縁膜６６（本実施例ではSiO2）内に、負に帯電した粒子を注入する。本実施例では、絶縁膜６６のうち、膜厚の中央部分であり、側面６２ａの全体に向かい合う領域６８に、負に帯電した粒子を注入している。負に帯電した粒子には、電子または負イオンを利用することができる。側面６２ａに向かい合う領域６８が負に帯電してると、ｐ型III族窒化物半導体６２内に存在している多数キャリアである正孔が側面６２ａに沿った範囲に誘導され、側面６２ａに沿って正孔蓄積層が形成される。その正孔蓄積層が側面６２ａをｐ型化する。ドライエッチングした段階ではｐ型III族窒化物半導体６２の側面６２ａはｎ型化しているものの、実際に作動する際には、側面６２ａに沿って正孔蓄積層が形成されて側面６２ａをｐ型化している状態で作動する。絶縁層６６に負に帯電した粒子を注入することによって、ｎ型化した側面に沿ってリーク電流が流れることを防止できる。
【００１９】
（実施例２）  図５に示すように、ｐ型III族窒化物半導体６２の側面６２ａを被覆する絶縁膜を、内側絶縁膜７０と外側絶縁膜７２で構成する。本実施例ではいずれもSiO2で形成する。外側絶縁膜７２の外側から負に帯電した粒子を注入する。本実施例では、側面６２ａの全体に向かい合う領域７４に、負に帯電した粒子を注入する。負に帯電した粒子には、電子または負イオンを利用することができる。内側絶縁膜７０と外側絶縁膜７２の界面には、多数のトラップが形成されている。注入された帯電粒子は、内側絶縁膜７０と外側絶縁膜７２の界面に沿って形成されているトラップに補足され、その位置が固定される。実施例２によると実施例１よりも、安定した負電荷帯電領域を形成することができる。
【００２０】
（実施例３）  図６に示すように、ｐ型III族窒化物半導体６２の側面６２ａを被覆する絶縁膜７６内に、電極７８を形成する。電極７８は絶縁膜７６で周囲から絶縁されており、フローティング電極となっている。フローティング電極７８は、側面６２ａの全体に向かい合う範囲に形成されている。フローティング電極７８には、負に帯電した粒子８０が注入されている。負に帯電した粒子には、電子または負イオンを利用することができる。フローティング電極７８を利用すると、実施例１と２よりも多量の負電荷を注入することができる。実施例３によると、安定した正孔蓄積層が形成される。
【００２１】
（実施例４)  図７に示すように、ｐ型III族窒化物半導体６２の側面６２ａを被覆する絶縁膜８２の外側表面に、電極８４を形成する。電極８４は、側面６２ａの全体に向かい合う範囲に形成されている。電極８４は、直流電源８６の負電位に接続して用いる。負に帯電した電極８４によって、側面６２ａに沿って正孔蓄積層を設けることができる。実施例４によっても、安定した正孔蓄積層が形成される。
【００２２】
（実施例５)  図８に示すように、ｐ型III族窒化物半導体６２の側面６２ａを被覆する絶縁膜８８の外側表面に、金属膜９０を形成する。金属膜９０に用いる金属には、ｐ型III族窒化物半導体６２の仕事関数よりも大きな仕事関数をもつ金属を用いる。例えば、Au, Pt, Pd, Ni, Se, Co, Ir, Rh, Teまたはこれらの合金あるいはITOを利用することができる。側面６２ａに絶縁膜８８を介して向かい合うとともに、ｐ型III族窒化物半導体６２の仕事関数よりも大きな仕事関数をもつ金属からなる金属膜９０を設けると、側面６２ａに沿って正孔蓄積層を設けることができる。実施例５によっても、安定した正孔蓄積層が形成される。
【００２３】
上記では、ｐ型III族窒化物半導体６２を貫通する深さの溝を作成した場合の実施例を示した。この場合、正孔蓄積層を誘導する層を、ｎ型III族窒化物半導体６４の側面に向かい合う範囲にまで伸ばしてもよく、ｐ型III族窒化物半導体６２の上面に向かい合う範囲にまで伸ばしてもよい。また、ｐ型III族窒化物半導体６４の側面の一部に向かい範囲にだけ正孔蓄積層が形成されるようにしてもよい。例えば、ｐ型III族窒化物半導体の側面のうちの一部の深さにだけ形成された正孔蓄積層でリーク電流を遮断することができる場合には、ｐ型III族窒化物半導体６４の露出面の一部に向かい合う範囲に正孔誘導手段を形成すればよい。また、ｐ型III族窒化物半導体６２の上面から形成した溝がｐ型III族窒化物半導体６２の中間深さで終了している場合にも有効である。この場合、溝の底面がｐ型III族窒化物半導体６２の上面で画定され、溝の側面がｐ型III族窒化物半導体６２の側面で画定される。溝の底面と側面を画定するｐ型III族窒化物半導体６２の露出面に向いあう範囲に、正孔蓄積層を誘導する層を設けることによって、III族窒化物半導体６２の露出面に沿ってリーク電流が流れることを防止することができる。
【００２４】
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また下記に記載する特許請求の範囲の技術的範囲は、実施例に限定されない。実施例はあくまで例示である。
【符号の説明】
【００２５】
２：ｐ型III族窒化物半導体
４：ｎ型III族窒化物半導体
６：アノード電極
８：カソード電極
１０：ウェハ
１２：ダイシングライン
１４：素子分離溝
２２：ｐ型III族窒化物半導体
２４：ｎ型III族窒化物半導体
２６：絶縁膜
２８：ドレイン電極
３０：ゲート電極
３２：ソース電極
３４：アース電極
４８：ドレイン電極
４６：ｎ型GaN領域
４４：ｎ型GaN領域、
４２ａと４２ｂ：ｐ型GaN領域、
５２：ｎ型GaN領域
５４：ｉ型のAlGaN領域
５８：ゲート絶縁膜
６０：ゲート電極
５０ａと５０ｂ：アース電極
５４ａと５４ｂ：ソース領域
５６ａと５６ｂ：ソース電極
６２：ｐ型III族窒化物半導体
６４：ｎ型III族窒化物半導体
６６：絶縁膜
６８：負電荷蓄積領域
７０：内側絶縁膜
７２：外側絶縁膜
７８：フローティング電極
８０：負電荷帯電粒子
８４：電極
９０：金属膜
【図１】
0005636269.tif 000002
【図２】
0005636269.tif 000003
【図３】
0005636269.tif 000004
【図４】
0005636269.tif 000005
【図５】
0005636269.tif 000006
【図６】
0005636269.tif 000007
【図７】
0005636269.tif 000008
【図８】
0005636269.tif 000009