(57)【特許請求の範囲】
【請求項１】
３レベルインバータ及び単相インバータの交流側発生電圧の合計電圧を交流側に発生する階調制御インバータと、上記階調制御インバータを制御する制御装置とを備えた電力変換装置であって、
上記３レベルインバータは、第１及び第２の分圧コンデンサにて分圧された直流電源に接続され直流電力を交流電力に変換するものであり、
上記単相インバータは、コンデンサと単相インバータ回路とを有し、上記単相インバータ回路の直流側が上記コンデンサに接続され交流側が上記３レベルインバータの交流側に直列に接続されたものであり、
上記制御装置は、上記３レベルインバータの出力する電力と上記第１及び第２の分圧コンデンサの電圧とに基づき、上記第１及び第２の分圧コンデンサの電圧分担が等しくなるように、上記３レベルインバータへスイッチング指令を発するものである
電力変換装置。
【請求項２】
上記制御装置は、上記単相インバータの上記コンデンサの電圧に基づき上記スイッチング指令の立ち上がり及び立ち下がりのタイミングを調整するものである請求項１に記載の電力変換装置。
【請求項３】
上記第１及び第２の分圧コンデンサに接続され、上記第１及び第２の分圧コンデンサを放電させることにより、上記第１及び第２の分圧コンデンサの電圧分担が等しくなるようにするバランス回路と、
上記３レベルインバータへのスイッチング指令の調整において、上記スイッチング指令の調整可能範囲を越える場合に、上記バランス回路を動作させるバランス回路制御部と
を設けたものである請求項２に記載の電力変換装置。
【請求項４】
上記バランス回路制御部は、上記３レベルインバータの停止時または異常発生時に上記バランス回路に上記第１及び第２の分圧コンデンサの放電を行わせるものである請求項３に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置、特に３レベル方式のインバータの交流端子にさらに単相インバータを直列に接続する構成を有する電力変換装置に関するものである。
【背景技術】
【０００２】
３レベル方式のインバータは、２レベル方式のインバータよりも交流端子側に出力できる電圧レベル数が増加する。このためスイッチング周波数を上げることなく出力電圧に含まれる高調波成分を抑制できるなどの特徴を持ち、大容量インバータの主回路方式として多く採用されている。３レベルインバータは正・零・負の電圧パルスを出力するため、直流母線側の電圧Ｖｄｃを分圧するための分圧コンデンサが２個直列に接続される。上記分圧コンデンサによって分圧された電圧Ｖｃ０は上記電圧Ｖｄｃに対して０．５Ｖｄｃとなる。この分圧された電圧０．５Ｖｄｃを基準（零）に取ると、Ｖｄｃ出力時に正、０出力時に負の電圧が出力されることになる。
【０００３】
ところで、交流端子側に正・零・負の電圧パルスを発生させる３レベル方式のインバータを含み、さらに交流側出力電圧のレベル数を増加させるように、３レベル方式のインバータの交流側出力端子にさらに単相インバータを接続する構成を有するインバータ装置（以後、３レベル階調制御インバータと記載する）が知られている。このような３レベル階調制御インバータにおいては、３レベルインバータでは１パルスや３パルスといった低いパルスモードのスイッチングを行い、単相インバータでは、電圧指令と３レベルインバータ出力電圧との差分を出力すべく高速スイッチングを行い、インバータ装置全体として比較的精度の良い出力電圧を出力することができる。
【０００４】
またその構成としては、３レベルインバータでは高耐圧のスイッチング素子を用い、単相インバータでは耐圧が低いもののスイッチング損失が少なく高速スイッチング可能なスイッチング素子を用いる。高耐圧のスイッチング素子は比較的スイッチング損失が大きいため、１パルス、３パルスといった低いパルスモードのパルス指令で動作させ、正弦波状の電圧指令との差分を単相インバータに出力させることで、主回路部全体での損失低減と、交流側出力電圧の精度及び更新速度の向上が可能である。単純な３レベルインバータでは交流側出力電圧精度向上のためには、スイッチング周波数を上げる必要があるため、３レベル階調制御インバータでは、同一容量でかつ同一の出力電圧精度の３レベルインバータと比較すると電力の変換効率が高いと言った特徴を持つ。
【０００５】
以後、分圧コンデンサによって分圧された電位を中性点電圧Ｖｃ０と記載する。この分圧コンデンサ同士の接続点（中性点）の電圧は、スイッチングパルスのアンバランスや分圧コンデンサ容量のバラつきなど様々な要因により、両コンデンサの電圧バランスが崩れ中性点電圧Ｖｃ０の変動が発生する。これによりインバータ装置の出力電圧に歪みが生じる。また分圧コンデンサやスイッチング素子の耐圧を越えた電圧が印加されることになるなど望ましいものではなく、両方の分圧コンデンサの電圧が均等化するような対策がとられる。これは単純な３レベルインバータのみならず、３レベル階調制御インバータも同様である。この対策として例えばこの具体的な方式として、３レベルインバータの出力電流の極性を検出し、分圧コンデンサ電圧の差電圧情報と合わせて、３レベルインバータへの１パルス指令を調整し、その中性点電圧（零電圧パルス）出力区間を調整することで、中性点電圧Ｖｃ０の制御を行い、分圧コンデンサの電圧負担を均等化するものがある（例えば、特許文献１参照）。
【０００６】
また、同様に３レベルインバータの中性点電圧制御を目的とするものとして、各分圧コンデンサと並列にスイッチと放電抵抗とからなるバランス回路を接続し、両分圧コンデンサのうち、電圧負担が大きい側のバランス回路のスイッチをオンして放電を行い、電圧負担の均等化を図るものがある。この技術では、３レベルインバータへの１パルス指令とは独立に中性点電圧制御が実施でき、分圧コンデンサの電圧負担の均等化を速やかに達成できる（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−７５３４５号公報
【特許文献２】特開平５−２４４７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の特許文献１が示されたものは以上のように構成され、３レベルインバータの出力電流の極性を検出し、分圧コンデンサ電圧の差電圧情報と合わせて、３レベルインバータへのスイッチング指令を調整することにより中性点電圧の制御を行うものであるので、分圧コンデンサの電圧分担が均等化され、３レベルインバータの出力電圧の歪みの抑制や、スイッチング素子に耐圧以上の電圧の印加防止を実現できる。しかし、３レベルインバータの出力電流の極性を検出する方式を３レベル階調制御インバータに適用すると以下に述べるような問題があった。例えば出力電流の極性を基準とすると検出電流に含まれるノイズにより電流極性の判別を誤り、３レベルインバータへのパルス指令を乱してしまい、中性点電圧制御が良好になされない場合があった。従って、分圧コンデンサの電圧分担が等しくなるように安定して制御できず、電力変換装置が安定して動作しない場合があった。特に３レベル階調制御インバータでは単相インバータにおいて高速スイッチング動作を行うため、スイッチングノイズが顕著となり影響が大きくなる。
【０００９】
また、上記特許文献２に示す分圧コンデンサと並列にスイッチと放電抵抗とからなるバランス回路を接続し、両分圧コンデンサのうち、電圧負担が大きい側のバランス回路のスイッチをオンして放電を行うものを３レベル階調制御インバータに適用した場合は、上述した電流制御系やその応答特性に関わらず、安定して中性点電圧制御が実現できるが、中性点電圧制御用のバランス回路において放電抵抗による損失が発生し、３レベル階調制御インバータのメリットである電力変換効率の高さが損なわれてしまうという問題があった。
【００１０】
この発明は上記のような問題点を解決するためになされたものであり、分圧コンデンサの電圧分担が等しくなるよう安定して制御でき、電力損失が少なくかつ安定して動作する電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る電力変換装置においては、
３レベルインバータ及び単相インバータの交流側発生電圧の合計電圧を交流側に発生する階調制御インバータと、上記階調制御インバータを制御する制御装置とを備えた電力変換装置であって、
上記３レベルインバータは、第１及び第２の分圧コンデンサにて分圧された直流電源に接続され直流電力を交流電力に変換するものであり、
上記単相インバータは、コンデンサと単相インバータ回路とを有し、上記単相インバータ回路の直流側が上記コンデンサに接続され交流側が上記３レベルインバータの交流側に直列に接続されたものであり、
上記制御装置は、上記３レベルインバータの出力する電力と上記第１及び第２の分圧コンデンサの電圧とに基づき、上記第１及び第２の分圧コンデンサの電圧分担が等しくなるように、上記３レベルインバータへスイッチング指令を発するものである。
【発明の効果】
【００１２】
この発明は、
３レベルインバータ及び単相インバータの交流側発生電圧の合計電圧を交流側に発生する階調制御インバータと、上記階調制御インバータを制御する制御装置とを備えた電力変換装置であって、
上記３レベルインバータは、第１及び第２の分圧コンデンサにて分圧された直流電源に接続され直流電力を交流電力に変換するものであり、
上記単相インバータは、コンデンサと単相インバータ回路とを有し、上記単相インバータ回路の直流側が上記コンデンサに接続され交流側が上記３レベルインバータの交流側に直列に接続されたものであり、
上記制御装置は、上記３レベルインバータの出力する電力と上記第１及び第２の分圧コンデンサの電圧とに基づき、上記第１及び第２の分圧コンデンサの電圧分担が等しくなるように、上記３レベルインバータへスイッチング指令を発するものであるので、
電力損失が少なく安定して動作する電力変換装置を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１である３レベル階調制御インバータの構成を示す構成図である。
【図２】図１の３レベルインバータの１相分の詳細構成を示す構成図である。
【図３】図１の単相インバータの詳細構成を示す構成図である。
【図４】中性点電圧制御部の構成を示すブロック図である。
【図５】１パルススイッチング制御部の構成を示すブロック図である。
【図６】１パルス指令を生成する過程を説明するための説明図である。
【図７】３レベルインバータと単相インバータとの出力電圧分担を説明するための説明図である。
【図８】３レベルインバータと単相インバータとの出力電圧分担を説明するための説明図である。
【図９】パルス幅制御とパルス位相制御を説明するための説明図である。
【図１０】実施の形態２である３レベル階調制御インバータの構成を示す構成図である。
【図１１】バランス回路制御部の構成を示す構成図である。
【図１２】バランス回路の構成を示す構成図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
図１〜図９は、この発明を実施するための実施の形態１を示すものであり、図１は３レベル階調制御インバータの構成を示す構成図、図２は３レベルインバータの１相分の詳細構成詳細構成を示す構成図である。図３は単相インバータの詳細構成を示す構成図、図４は中性点電圧制御部の構成を示すブロック図、図５は１パルススイッチング制御部の構成を示すブロック図である。図６は１パルス指令を生成する過程を説明するための説明図である。図７及び図８は３レベルインバータと単相インバータとの出力電圧分担を説明するための説明図、図９はパルス幅制御とパルス位相制御を説明するための説明図である。図１において、電力変換装置としての３レベル階調制御インバータ１００は、次のように構成されている。３レベル階調制御インバータ１００は、大きく分けて電力変換動作を司る主回路部２００と制御装置としてのインバータ制御部３００とで構成される。主回路部２００は３レベルインバータ１と、単相インバータ２と、分圧コンデンサ装置３を有する。３レベル階調制御インバータ１００は、３レベルインバータ１および単相インバータ２の交流側発生電圧の合計電圧を交流側に発生する。分圧コンデンサ装置３は、容量等の仕様が同じ第１及び第２の分圧コンデンサとしてのＰ側及びＮ側コンデンサ３ａ，３ｂが接続点３ｃ（以下、中性点３ｃと呼ぶ場合もある）において直列に接続されて構成されている。直列接続されたＰ側及びＮ側コンデンサ３ａ，３ｂは直流母線３９を介して直流電源４に並列に接続され、直流電源４の直流電圧を接続点３ｃとの間で約１／２ずつに分圧する。なお、プラス側の直流母線３９に「＋」の符号を、マイナス側の直流母線３９に「−」の符号を付している。
【００１５】
３レベルインバータ１は、１アーム分が例えば図２（ａ）や図２（ｂ）に示すような回路構成を有し（図は１相分を示している）、半導体開閉素子にて構成された各スイッチＡ〜Ｄが図示のように接続されている。すなわち、図２（ａ）においてはスイッチＡ〜Ｄの直列回路が分圧コンデンサ装置３に並列に接続され、直流側端子１ａが分圧コンデンサ装置３を構成するコンデンサ３ａ，３ｂの接続点３ｃに接続されている。スイッチＢとスイッチＣとの直列回路に並列にダイオードＤ１とＤ２との直列回路が接続されている。また、ダイオードＤ１とＤ２との接続点が直流側端子１ａに接続され、スイッチＢとスイッチＣとの接続点が交流側端子１ｂに接続されている。
【００１６】
図２（ｂ）においては、スイッチＡとスイッチＢとの直列回路が分圧コンデンサ装置３に並列に接続され、スイッチＡとスイッチＢとの接続点が交流側端子１ｂに接続されている。また、スイッチＡとスイッチＢとの接続点がスイッチＣとスイッチＤとの直列回路を介して直流側端子１ａに接続されている。直流側端子１ａは、分圧コンデンサ装置３を構成するＰ側及びＮ側コンデンサ３ａ，３ｂ同士の接続点３ｃに接続されている。ここで、直流母線３９の電圧をＶｄｃとすると、正（Ｖｄｃ）、零（０．５Ｖｄｃ）、負（０）の電圧を出力するための各スイッチＡ〜Ｄを図２（ａ）の回路の場合は図２（ｃ）のようにオン・オフし、図２（ｂ）の回路の場合は図２（ｄ）のようにオン・オフする。この３レベルインバータ１の零電圧出力時の電流で中性点電圧（接続点３ｃと負極側の直流母線３９との間の電圧）Ｖｃ０が変動する。例えば図２（ａ）に示すように交流側端子１ｂから電流が出力される場合は、図２（ａ）中の矢印の経路で電流が流れ中性点電圧Ｖｃ０が下降する。電流の極性が逆になると中性点電圧Ｖｃ０は上昇する。
【００１７】
３レベルインバータ１の３つの交流側端子１ｂ（図２）には単相インバータ２の一方の交流端子２ａ（図３）が接続され、単相インバータ２は３レベルインバータ１の出力電圧を補償するべく動作する（詳細後述）。各単相インバータ２の他方の交流端子２ｂに負荷としての３相交流電源８が接続される。なお、直流電源４はバッテリやキャパシタユニット、太陽電池などの蓄電・発電装置と、それらを接続するために電圧レベルを調整するＤＣ／ＤＣコンバータからなる。また、接続用のトランスやリアクトルなどその他機器が設けられているが図示を省略する。単相インバータ２は、図１に示す例では１相あたり１台接続するので３相で合計３台となるが、交流側出力電圧の精度向上及び出力電圧範囲の拡大を目的に１相あたり複数台の単相インバータを直列接続する場合もある。単相インバータ２は図３に示すように構成されている。すなわち、単相インバータ２は、半導体開閉素子にて構成された４個のスイッチング素子Ａ〜Ｄが図示のように単相フルブリッジに接続された単相インバータ回路およびコンデンサとしての内蔵コンデンサ２ｃによって構成されている。単相インバータ回路の直流側に内蔵コンデンサ２ｃが接続され、単相インバータ回路の交流側が交流端子２ａ及び交流端子２ｂに接続されている。内蔵コンデンサ２ｃが図３に示すような極性（図の上側が＋極性）で充電されているとすると、単相インバータ２への出力電圧指令が正の場合に図３のスイッチング素子Ａをオン、スイッチング素子Ｂをオフし、スイッチング素子ＣとＤとはＰＷＭにより高速にオン・オフを繰り返す。出力電圧指令が負の場合には、スイッチング素子ＡとＢのオン・オフの関係が反転する。
【００１８】
なお、単相インバータ２への出力電圧指令とは、単相インバータ２が出力すべき電圧指令Ｖ２（図６のＶ２参照）のことであり、後述の３レベル階調制御インバータ１００の出力すべき電圧Ｖｒｅｆ（電圧指令Ｓ１４）から、３レベルインバータ１が出力する１パルス波形Ｖ１（後述の１パルス指令Ｓ１６に等しい）を差し引いた値である。主回路部２００にはその他に、３レベル階調制御インバータ１００の出力電流を検出する電流検出部５、Ｐ側及びＮ側コンデンサ３ａ，３ｂの電圧ＶｃＰ及び電圧ＶｃＮを検出する電圧検出部６が設けられている。また、図示しないが単相インバータ２の内蔵の内蔵コンデンサ２ｃ（図３）の電圧を検出する電圧検出部も設けられている。このような３レベル階調制御インバータ１００の制御には３相交流電源８の電圧検出なども必要となるが、図示を省略する。
【００１９】
次に、図１に戻ってインバータ制御部３００の構成について説明する。図１において、インバータ制御部３００は、電流制御部１１、電流指令部１２、１パルススイッチング制御部１５、単相インバータスイッチング制御部１７、スイッチング指令調整部としての中性点電圧制御部２１、リミット値計算部２３を有する。電流制御部１１では、３レベル階調制御インバータ１００の入出力電流が電流指令部１２から出力される電流指令Ｓ１３と一致するよう、検出電流信号Ｓ１０も用いて処理がなされ、電圧指令Ｓ１４（Ｖｒｅｆ）が出力される。本実施の形態では３レベルインバータ１は１パルススイッチングを行うものとするが、他のパルスモードにおいても本質的には同じである。１パルススイッチング制御部１５は、電圧指令Ｓ１４と電圧信号Ｓ１９（Ｐ側及びＮ側コンデンサ３ａ，３ｂの電圧）に基づいて３レベルインバータ１へのスイッチング指令としての３レベルインバータ１パルス指令Ｓ１６（以下、１パルス指令Ｓ１６と称する）を生成し３レベルインバータ１へ出力する。
【００２０】
１パルス指令Ｓ１６は、図６に示すように電圧がＶ１であって、タイミング（時間）ｔ１において立ち上がり、タイミングｔ２において立ち下がり、タイミングｔ３において立ち上がり、タイミングｔ４において立ち下がる、半サイクルごとに出力される１パルスであり、この１パルス指令Ｓ１６により３レベルインバータ１のスイッチＡ〜Ｄがオン・オフ制御される。すなわち、正弦波の交流出力電圧指令である電圧指令Ｓ１４（Ｖｒｅｆ）が所定値よりも大きくなったとき立ち上がり電圧指令Ｓ１４が上記所定値以下になったとき立ち下がる１パルスの電圧を上記交流出力電圧指令の半周期毎に１電圧パルスとして出力するように１パルス指令Ｓ１６が発信され上記３レベルインバータ１が制御される。この１パルス指令Ｓ１６は、期間Ｔ１において正、期間Ｔ２において負となる電圧パルスである。電圧Ｖ１については、後述する。なお、詳細は後述するが実際の１パルス指令Ｓ１６の生成においては前述のような振幅比較ではなく、タイミングの参照によって実施する。
【００２１】
また、単相インバータスイッチング制御部１７においては、図６に示すように電圧指令Ｓ１４と１パルス指令Ｓ１６との差ΔＶｒｅｆを求め、差ΔＶｒｅｆに基づいて単相インバータ２に対する電圧指令Ｖ２（＝ΔＶｒｅｆ）を計算し、さらにキャリア比較によるＰＷＭ処理によってＰＷＭ制御信号を生成し、単相インバータスイッチング指令Ｓ１８として出力する。３レベルインバータ１の出力電圧と単相インバータ２の出力電圧Ｖ２（ΔＶｒｅｆ）とを加算することにより、電圧指令Ｓ１４に対応した正弦波の出力電圧Ｖｏｕｔ（＝Ｖｒｅｆ）が３レベル階調制御インバータ１００から出力される。３レベル階調制御インバータ１００では単相インバータ２の内蔵コンデンサ２ｃの電圧は、３レベルインバータ１より供給される電力で維持される。このため３相交流電源８とやり取りする有効電力と単相インバータ２が必要とする電力との合計値が、３レベルインバータの入力あるいは出力電力と等しくなるよう１パルススイッチング制御部１５から出力する１パルス指令Ｓ１６の幅が決定される。
【００２２】
さらに、中性点電圧制御部２１について図４を用いて説明する。図４において、中性点電圧制御部２１は、減算器２１ａ、ＬＰＦ（ローパスフィルタ）２１ｂ、増幅器２１ｃを有する。Ｐ側コンデンサ３ａの電圧ＶｃＰとＮ側コンデンサ３ｂの電圧ＶｃＮとが電圧信号Ｓ１９として減算器２１ａに入力され差分を取り、ＬＰＦ２１ｂを経て増幅器２１ｃにて比例制御により１パルス指令調整信号Ｓ２２が１パルススイッチング制御部１５（図１）へ出力され、１パルススイッチング制御部１５はこの１パルス指令調整信号Ｓ２２に基づき１パルス指令Ｓ１６を調整する（詳細後述）。中性点電圧Ｖｃ０が母線電圧Ｖｄｃの１／２より低い場合には１パルス指令調整信号Ｓ２２は正となる。なお、中性点電圧Ｖｃ０は平均的には一定値となっているが瞬時値としては脈動しており、ＬＰＦ２１ｂはこの脈動を除去する働きをもつ。この脈動は、３レベルインバータ１の出力電流に同期する場合が多く、電流の極性反転や相ごとの大小反転のタイミングでサンプルホールドを行ってもよい。分圧コンデンサ装置３の電圧はそのＰ側及びＮ側コンデンサ３ａ，３ｂの通過電流に対し積分相当の特性となる。３レベルインバータ１への１パルス指令Ｓ１６を１パルス指令調整信号Ｓ２２にて調整することにより３レベルインバータ１のスイッチＡ〜Ｄの中性点電圧Ｖｃ０の変化に寄与する通電期間を変更する。
【００２３】
３レベルインバータ１の制御上、中性点電圧Ｖｃ０の変化に寄与しない区間も存在するため純粋な積分特性とは言えないが、Ｐ側及びＮ側コンデンサ３ａ，３ｂの差電圧は積分相当の特性を有すると見做すことができる。このため中性点電圧制御部２１にて比例制御を行うと、中性点電圧制御系の閉ループ伝達関数は一次遅れ系となり安定した制御が達成できる。またＰ側及びＮ側コンデンサ３ａ，３ｂの電圧変化はその通電電流が大きいほど大きくなる。このため電流の大きさにより比例制御のゲインを変化させることで、この中性点電圧制御の制御応答の変動を抑制できる。具体的には通電電流が大きいほど上記ゲインを小さく設定する。このため、電流指令部１２からの電流指令Ｓ１３（図１）を中性点電圧制御部２１の増幅器２１ｃ（図４）へ入力し、電流指令Ｓ１３の大きさに応じてゲインを調整するようにしている。
【００２４】
次にリミット値計算部２３（図１）の動作について図７を用いて説明する。電圧指令Ｓ１４が正で、３レベルインバータ１への１パルス指令Ｓ１６の正電圧立ち上がり部を例にとり説明を行う。スイッチＡ〜Ｄでの電圧降下を無視すると、３レベルインバータ１の出力電圧パルス（正）の電圧の振幅Ｖ１ｐ（電圧信号Ｓ１９に相当）はＰ側コンデンサ３ａの電圧ＶｃＰとなる。単相インバータ２の出力電圧の振幅Ｖ２ｐ（電圧信号Ｓ２０に相当）が３レベルインバータの出力電圧（正）の振幅Ｖ１ｐに対して加算されることとなる。すなわち３レベル階調制御インバータ１００として出力可能な電圧範囲は３レベルインバータ１の零電圧０に対して単相インバータ２の出力電圧の振幅Ｖ２ｐを加算または減算した範囲、あるいは３レベルインバータ１の正の電圧の振幅Ｖ１ｐに対して単相インバータ２の出力電圧の振幅Ｖ２ｐを加算または減算した範囲となる。電圧指令Ｓ１４を満たすためには、図７に示したタイミングｔａとタイミングｔｂ（後述）との範囲Ｔ１１内にて１パルス指令Ｓ１６を立ち上げる。なお、リミット値計算部２３において、電圧（振幅）Ｖ２ｐと電圧指令Ｓ１４（Ｖｒｅｆ）との交点におけるタイミングをタイミングｔａ、電圧（振幅）Ｖ１ｐから電圧Ｖ２ｐを減算した電圧と電圧指令Ｓ１４（Ｖｒｅｆ）との交点におけるタイミングをタイミングｔｂとして求め、リミット信号Ｓ２４として出力する。
【００２５】
次に１パルススイッチング制御部１５について図５によって説明する。１パルススイッチング制御部１５は、電力計算部１５ａ、１パルス位相タイミング制御部１５ｂ、各Ｒ，Ｓ，Ｔ相のパルス生成部１５ｃを有する。各パルス生成部１５ｃは、それぞれリミッタ１５ｅと１パルススイッチング波形生成部１５ｆとを有する。電力計算部１５ａでは電流指令部１２からの電流指令Ｓ１３（図１）と電流制御部１１からの電圧指令Ｓ１４とを入力して、３レベルインバータ１が入出力する有効電力と無効電力を求める。１パルス位相タイミング制御部１５ｂでは上記のように、単相インバータ２が必要とする電力と３相交流電源８とやり取りする有効電力との合計値が３レベルインバータ１の入力あるいは出力電力と等しくなるように、Ｐ側及びＮ側コンデンサ３ａ，３ｂの電圧信号Ｓ１９（ＶｃＰ，ＶｃＮ）から１パルス指令Ｓ１６の立ち上げ、立ち下げタイミングとなる１パルススイッチング基準タイミングＳ３３（ｔ１，ｔ２等）を出力する。
【００２６】
これは電流指令Ｓ１３と１パルスの出力電圧Ｖ１（１パルス指令Ｓ１６）との積を電圧指令一周期にわたり積分して平均値を計算した結果が、３レベルインバータ１が入力あるいは出力する有効電力に等しいという原理に基づいている。このため１パルス位相タイミング制御部１５ｂへは電流指令Ｓ１３やＰ側及びＮ側コンデンサ３ａ，３ｂの電圧信号Ｓ１９（ＶｃＰ，ＶｃＮ）、有効電力を入力とする。中性点電圧Ｖｃ０が０．５Ｖｄｃである場合には後に示す１パルス指令Ｓ１６の調整は不要であり、上記１パルススイッチング基準タイミングＳ３３（ｔ１，ｔ２等）をそのまま用いて制御がなされる。中性点電圧制御が必要な場合、１パルス位相タイミング制御部１５ｂではさらに１パルス指令Ｓ１６のパルス幅あるいはパルス位相を変更するよう、上記の１パルススイッチング基準タイミングＳ３３（ｔ１，ｔ２等）を調整する。
【００２７】
図９を用いてこれを説明する。なお、図９では矢印Ｆや矢印Ｇで示した調整方向は中性点電圧Ｖｃ０を上昇させる方向に記載している。図９（ａ）は力率１の場合における１パルス指令Ｓ１６により制御される３レベルインバータ１の出力電圧波形Ｖ１ｏｕｔである。上記の電力の釣り合いで導出された元々の１パルス指令Ｓ１６に対してパルス幅の調整を行った場合の中性点電圧Ｖｃ０の変化を折線Ｖｃ１１で、調整しないときの変化を折線Ｖｃ１０で、パルス位相の調整を行った場合の中性点電圧Ｖｃ０の変化を折線Ｖｃ１２で示している。なお、パルス幅の調整を行った場合は、図９（ａ）に示すように元のタイミングが矢印Ｆの方向に移動し、タイミングｔ１がｔ１１に、ｔ２がｔ２１に、ｔ３がｔ３１に、ｔ４がｔ４１に変化する。また、パルス位相の調整を行った場合は、元のタイミングが矢印Ｇの方向に移動し、タイミングｔ１がｔ１２に、ｔ２がｔ２１に、ｔ３がｔ３２に、ｔ４がｔ４１に変化する。例えばこのパルス幅の矢印Ｆで示した調整方向への調整により電流が負極性かつ零電圧出力となる区間が増加し、中性点電圧Ｖｃ０が上昇する。図９（ｂ）も同様の図であるがここでは力率は０でありパルス位相の調整により中性点電圧Ｖｃ０の上昇が起こる。すなわち、力率によって中性点電圧Ｖｃ０の制御に有効な１パルス指令の調整方法が異なる。１パルス位相タイミング制御部１５ｂ（図５）では３レベルインバータ１の力率に応じて１パルス指令の調整方式を選択する。より簡易な方式として力率の代わりに有効電力と無効電力との比較によって判断を実施してもよい。具体的には有効電力が無効電力より大きい場合にはパルス幅制御を、逆の場合にはパルス位相制御を実施する。また、上記パルス幅あるいはパルス位相の調整量は１パルス指令調整信号Ｓ２２に従う。  
【００２８】
なお、単純にこれらのパルス幅あるいはパルス位相調整により１パルススイッチング基準タイミングを求めると元々の有効電力の釣り合いがとれなくなる。例えば３レベルインバータ１から出力する電力が不足される場合は、さらに正電圧パルスと負電圧パルスを広げるよう１パルススイッチング基準タイミングＳ３３を調整する。図９（ｂ）に示す力率０の条件では有効電力の授受はないため、上記の有効電力の釣り合いは無視でき、単にパルス位相制御のみとなる。なお力率が０でない場合には、すなわち有効電力の授受を行う場合には上記の有効電力の釣り合いを考慮する必要がある。１パルス位相タイミング制御部１５ｂでは以上の動作を行い、１パルススイッチング基準タイミングＳ３３（ｔ１，ｔ２等）を出力する。
【００２９】
またリミッタ１５ｅでは１パルス指令Ｓ１６の立ち上がりタイミングをリミット値計算部２３で計算されたリミット信号Ｓ２４内に制限を行う。すなわち１パルス指令Ｓ１６の立ち上げタイミングｔ１を図７に示すタイミングｔａ，ｔｂの範囲Ｔ１１内にあるように制限を行う。１パルス指令Ｓ１６の立ち下げタイミングｔ２についても図示しないが同様に所定のタイミングの範囲内にあるように制限を行う。以上の手順でリミッタ１５ｅにより調整・制限された１パルススイッチング基準タイミングＳ３３に基づいて、１パルススイッチング波形生成部１５ｆは１パルス指令の波形を生成し、１パルス指令Ｓ１６として出力する。また、図８に示すように、３レベルインバータ１の出力電圧の振幅Ｖ１ｐと単相インバータ２が出力可能な負方向の最大電圧（振幅）（−Ｖ２ｐ）とを加算した電圧（Ｖ１ｐ−Ｖ２ｐ）が３レベル階調制御インバータ１００が出力すべき指令電圧Ｓ１４（Ｖｒｅｆ）を越える場合（立ち上がりタイミングｔ１が図８におけるタイミングｔａよりも早い（小さい）場合）は、タイミングｔａよりも早くならないように立ち上げタイミングｔ１を制限する。あるいは、タイミングｔ１とタイミングｔａとの間（期間Ｔ１２）においては単相インバータ２の出力電圧Ｖ２を０とするとともに３レベルインバータ１の１パルス指令Ｓ１６を図８の期間Ｔ１２の間ＰＷＭ制御に変更し３レベルインバータ１の出力電圧が３レベル階調制御インバータ１００が出力すべき指令電圧Ｓ１４になるように制御する。また、このとき上記リミッタ１５ｅでは、制限が発生していることをリミット制限指示信号Ｓ２５として出力する。
【００３０】
なお、本実施例では３相の３レベルインバータを用いて説明したが、単相の３レベルインバータであっても同様の効果を奏する。なお相ごとに中性点電圧制御部を設けて中性点電圧制御を行っても同様の効果が得られるが、特に３相以上の多相インバータでは相間の短絡を防止する必要があり、また相の平衡のため線間電圧をバランスさせる必要があるため、全ての相で同じ１パルス指令調整信号Ｓ２２にて１パルス指令Ｓ１６の調整を行うことが望ましい。特に階調制御インバータでは、全ての相で同じ１パルス指令調整信号Ｓ２２にて１パルス指令Ｓ１６の調整を行い、１パルス指令調整信号Ｓ２２の更新を電圧指令一周期に１回に限定することで、結果として単相インバータの出力電圧負担が各相で均等化されるようにする。これは、単相インバータ２の内蔵コンデンサ２ｃの電圧の不均衡化を抑制する効果があり、これにより、３レベル階調制御インバータの出力電圧精度低下の抑制をより一層図ることが可能となる。
【００３１】
以上により、Ｐ側及びＮ側コンデンサ３ａ，３ｂの分担電圧が等しくなるように安定して制御することができ、３レベルインバータ１ひいては３レベル階調制御インバータ１００を安定して動作させることができる。３レベルインバータが出力する電力は、インバータ装置（例えば、特許文献１の電力変換装置）の出力電流の極性の変化と異なり、比較的緩やかに変化する。このため検出信号のノイズ除去にカットオフ周波数の低いフィルタを用いても、フィルタによる位相遅れは電流検出の場合と比較して相対的に小さくなる。この結果、検出ノイズの影響を受けにくい。このため３レベルインバータへの１パルス指令の調整を安定して実施でき、結果として安定かつ速やかな中性点電圧制御を行うことができる。特に、３レベル階調制御インバータにて電流制御系を構築した場合に顕在化する問題点である中性点電圧制御により電流に乱れが生じ、さらに中性点電圧制御が乱れると言った悪循環を回避することができ、インバータ装置全体の安定性及び信頼性を向上することができる。  
【００３２】
また、次のような問題点を解決することができる。３レベル階調制御インバータに限らず、インバータ装置を特に電気時定数の短い負荷に接続した場合は、スイッチングパルスによる電流リプルが顕著となる。３レベルインバータを低いパルスモード（例えば１パルスモード）で動作させ、特許文献１に記載されたような３レベルインバータの出力電流の極性を検出して中性点電圧Ｖｃ０の制御を行う場合、１パルス指令のオン・オフ切り替え近傍での電流極性を予想する必要があるが、上記の電流リプルの問題により、その予想が困難となり中性点電圧制御が良好になされなくなる場合がある。特に、３レベル階調制御インバータでは単相インバータにおいて、高速スイッチング動作を行うため、スイッチングノイズが顕著となり影響が大きくなる。また３レベル階調制御インバータでは単相インバータの動作により、同一出力で、同一の変換効率の単純な３レベルインバータと比較すると、背景技術の項にて述べたように出力電圧の精度と更新速度が向上し高応答の電流制御系の構築が可能となるが、３レベルインバータ１の比較的低いパルスモードのパルス指令に対して電流指令も比較的高速に変動する場合が多く、この場合、単純に当該電流指令を検出電流信号の代用としようとしても、前記と同じく３レベルインバータへの１パルス指令を乱すことになる。
【００３３】
その他の課題として、中性点電圧制御により３レベルインバータへの１パルス指令の調整を実施すると、条件によっては単相インバータが出力すべき電圧が、同単相インバータの出力可能範囲を越え、インバータ装置全体として交流側出力電圧精度が低下する問題があった。また３レベル階調制御インバータでは高応答の電流制御系の構築が可能となるが、このとき前記の中性点電圧制御に起因する出力電圧精度低下によりインバータ装置出力電流が乱れ、電流制御動作により電圧指令にも大きな乱れが生じる。その結果、３レベルインバータへの１パルス指令にも乱れが生じ、中性点電圧制御が良好になされないばかりか、電流制御性能も低下すると言う悪循環を生じる場合があった。この課題は電流制御系を持つ単純な３レベルインバータでも発生し得るが、より高い電流制御応答が実現可能な３レベル階調制御インバータでは、この問題が顕在化する。
【００３４】
以上説明したような構成とすることで、以上のよう問題点を解決することができる。そして、検出電流の極性判別を回避でき、検出電流に含まれるノイズやリプルに影響を抑制して、１パルス指令Ｓ１６を安定して出力可能であり、中性点電圧を安定して制御することができる。また１パルススイッチング制御部１５とリミット値計算部２３による制限動作とを組合わせて、１パルス指令Ｓ１６を調整するため、電圧指令に対して誤差の少ないインバータ出力電圧が確保できる。１パルス指令Ｓ１６の立ち上がり・立ち下がりタイミングを制限することで中性点電圧Ｖｃ０の制御応答は若干低下するが、３レベル階調制御インバータで特に顕著となる問題点であるインバータ出力電圧の誤差により電流の乱れを招き、電流制御系の動作により電圧指令が乱れるといった悪循環を抑制することができ、３レベル階調制御インバータ全体として安定性を向上することが可能となる。
【００３５】
また、文頭の背景技術の項でも説明したが、３レベル階調制御インバータは高い変換効率を特徴とするため、無停電電源装置や太陽光パワーコンディショナーといった運転時間が非常に長い装置へ適用すると省エネルギー量は莫大なものとなる。このような装置類は数ｋＷ〜数百ｋＷ以上の容量を持つものが多く、分圧コンデンサも大容量の種類のものが用いられる。このような大容量のコンデンサは実際の静電容量のばらつきが大きく、中性点電圧変動を生じやすい問題があり、部品の選別組合わせなどの手間やコストを生じていたが、本実施の形態に示した中性点電圧Ｖｃ０の制御により、そのばらつき許容値が緩和されるため、上記の部品の選別組合わせなど手間やコストの削減につながる。
【００３６】
実施の形態２．
図１０〜１２は、実施の形態２を示すものであり、図１０はレベル階調制御インバータの構成を示す構成図、図１１はバランス回路制御部の構成を示す構成図、図１２はバランス回路の構成を示す構成図である。図１０において、３レベル階調制御インバータ５００は主回路部６００とバランス回路動作判定部２６とバランス回路制御部２８とインバータ制御部３００とを有する。主回路部６００は、中性点電圧制御のため、分圧コンデンサ装置３に対して並列に接続されたバランス回路７を有する。バランス回路７は同じ仕様のＰ側及びＮ側バランス回路７ａ、７ｂにて構成され、それぞれＰ側及びＮ側コンデンサ３ａ，３ｂに並列に接続されている。Ｐ側及びＮ側バランス回路７ａ、７ｂは図１２（ａ）に示すように、放電抵抗７１とその放電抵抗７１をオン・オフするために放電抵抗７１と直列に接続された放電スイッチ７２とを有するが、その他の構成を含む詳細な構成は後述する。なお、インバータ制御部３００は、一部の構成の図示を省略しているが図１に示したものと同様のものである。その他の構成については、図１に示した実施の形態１と同様のものであるので、相当するものに同じ符号を付して説明を省略する。
【００３７】
一般に３レベル階調制御インバータでは中性点電圧制御のために３レベルインバータへの１パルス指令の調整を行う際に、その調整可能量は単相インバータの内蔵コンデンサ（例えば図３の内蔵コンデンサ２ｃ）の電圧により制約を受ける。本実施の形態２に説明するように１パルス指令Ｓ１６の調整可能範囲を越えた場合にのみバランス回路７（例えば図１２（ａ））を動作させる。このようにするとバランス回路７の動作が、必要な場合にのみに限定されるため、内蔵された放電抵抗７１での電力損失が低減でき、３レベル階調制御インバータの高効率な電力変換のメリットを損なうことがない。放電抵抗７１での損失削減によりインバータ装置の効率向上や冷却部の小型化などの効果があり、放電抵抗の電力容量も小さくできる。また実施の形態１にて説明したように、３レベルインバータ１への１パルス指令Ｓ１６の調整範囲を制限することで、中性点電圧制御の応答性が若干低下するが、バランス回路７やバランス回路制御部２８の付加により応答性の低下を抑制できる。
【００３８】
まず、図１０を用いて全体の動作を説明する。図１０において、バランス回路７は、主としてバランス回路制御部２８の動作による放電スイッチ指令Ｓ３１に従って動作する。インバータ制御部３００の１パルススイッチング制御部１５では、図７に示したように１パルス指令Ｓ１６の立ち上がりｔ１及び立下りタイミング（図示しない）に制限を行う。あるいは図８に示したように１パルス指令Ｓ１６の立ち上がりタイミングｔ１（あるいは立ち下がりタイミング）が制限を越える領域例えば図８のタイミングｔ１とタイミングｔａとの間においては単相インバータ２の出力電圧を０とするとともに３レベルインバータ１の１パルス指令Ｓ１６をＰＷＭ制御に変更し３レベルインバータ１の出力電圧Ｖ１がインバータが出力すべき電圧Ｖｏｕｔ（Ｖｒｅｆ）になるようにＰＷＭ制御制御する。また、このような制限動作の有無をリミット制限指示信号Ｓ２５として出力する。
【００３９】
バランス回路動作判定部２６ではリミット制限指示信号Ｓ２５が入力され、切替信号Ｓ２７を出力する。切替信号Ｓ２７は上記の制限動作が発生している場合はバランス回路制御部２８の動作を有効とする指示信号となる。またバランス回路動作判定部２６では、電流制御系の動作不良を検知して、バランス回路制御部２８の動作を有効とするよう切替信号Ｓ２７を出力する。電流制御系の動作不良としては次のような場合がある。電圧指令Ｓ１４の振幅は電流制御系の動作によって変化するが、３相交流電源８やその間のインピーダンスによって概ね決定され、電圧指令Ｓ１４の振幅が所定値以上あるいは所定値以下になった場合に何らかの異常と判定できる。またそれに伴い検出電流信号Ｓ１０の振幅や電流指令Ｓ１３との制御偏差によっても判定でき、これらの信号が所定値以上あるいは所定値以下となった場合は何らかの異常と判定でき、バランス回路動作判定部２６はバランス回路制御部２８の動作を有効とするように切替信号Ｓ２７を出力する。このバランス回路動作判定部２６により、発明が解決しようとする課題の項でも述べた中性点電圧制御により電流に乱れが生じ、さらに中性点電圧制御が乱れると言った悪循環の更なる抑制が実現できる。
【００４０】
次にバランス回路制御部２８について図１１を用いて詳細に説明する。バランス回路制御部２８は、放電スイッチ指令生成部２９とゲートブロック信号生成部３０とを有する。Ｐ側コンデンサ３ａの電圧ＶｃＰからＮ側コンデンサ３ｂの電圧ＶｃＮを減算して差分ΔＶｃを求め、上記差分ΔＶｃが正ならばＰ側のＰ側コンデンサ３ａに並列接続されたＰ側バランス回路７ａの放電動作を行うよう放電スイッチ指令Ｓ３１を出力する。逆に上記差分ΔＶｃが負ならばＮ側コンデンサ３ｂの放電動作を行うよう放電スイッチ指令Ｓ３１を出力する。すなわち、電圧が高い方のコンデンサにて放電動作を行うよう構成する。これにより、Ｐ側及びＮ側コンデンサ３ａ，３ｂの電圧分担が等しくなるようにできる。Ｐ側バランス回路７ａ及びＮ側バランス回路７ｂで同時に放電抵抗７１に通電を行っても中性点電圧制御は可能であるが、Ｐ側バランス回路７ａに内蔵の放電抵抗７１によって分圧された直流母線３９の電圧が、放電を妨げる向きに働くため放電速度が低下する。上記のように相補的な動作とすることで、高速なコンデンサ放電動作、すなわち中性点電圧制御が実現できる。
【００４１】
なお、放電スイッチ指令生成部２９は、不要なスイッチングやチャタリングを避けるため、閾値Ｖｔｈ１を設け、ヒステリシス特性を持たせて放電スイッチ指令Ｓ３１を出力する。ヒステリシス特性を持たせた放電スイッチ指令Ｓ３１により、閾値Ｖｔｈ１を基準にして所定幅の電圧ΔＶすなわち電圧Ｖｔｈ１＋ΔＶでＰ側バランス回路７ａの放電スイッチ７２（図１１では、Ｐ側スイッチと略記している）がオンし、電圧Ｖｔｈ１−ΔＶでＰ側の放電スイッチ７２がオフする。Ｎ側バランス回路の放電スイッチ（図１１では、Ｎ側スイッチと略記している）についても同様である。放電スイッチ指令生成部２９は、３レベルインバータ１のスイッチＡ〜Ｄ（図３）や分圧コンデンサ装置３の許容電圧、Ｐ側及びＮ側コンデンサ３ａ，３ｂの放電スイッチ７２（図１２）の電力負担などを考慮し上記閾値Ｖｔｈ１を決定する。また３レベル階調制御インバータ５００の出力電圧の出力可能な最大振幅は、Ｐ側及びＮ側コンデンサ３ａ，３ｂの電圧Ｖｃｐ，ＶｃＮと単相インバータ２の内蔵コンデンサ２ｃの電圧Ｖｃ２（図３参照）の加算で決定される。このインバータ装置全体（３レベル階調制御インバータ５００）として出力可能な最大振幅が電圧指令Ｓ１４の最大振幅Ｖｄｃを下回り電圧指令Ｓ１４に追随する電圧を出力できなくなることがないように、中性点電圧制御を行う必要がある。従って電圧指令Ｓ１４の最大振幅Ｖｄｃから単相インバータの内蔵コンデンサ２ｃの電圧Ｖｃ２を減算して得られる３レベルインバータ１の出力電圧の下限許容振幅をＶＬとすると閾値Ｖｔｈ１は「Ｖｄｃ−ＶＬ×２」となる。これらの値を予め見積もり、閾値Ｖｔｈ１を決定する。あるいは、実運転中に上記閾値ＶＴｈ１の計算を行いオンラインで閾値Ｖｔｈ１を調整することによりバランス回路によって中性点電圧制御の動作を限定することができ、放電抵抗７１による損失の抑制が可能となる。
【００４２】
さらにバランス回路制御部２８は、バランス回路動作判定部２６からの切替信号Ｓ２７を受けて、バランス回路動作が不要な場合は、Ｐ側及びＮ側バランス回路７ａ，７ｂの各放電スイッチ７２がオフとなるように指令内容切替スイッチ３５にて放電スイッチ指令Ｓ３１の内容を切り替えて出力する。またＰ側及びＮ側コンデンサ３ａ，３ｂの両電圧ＶｃＰ，ＶｃＮの偏りが顕著となった場合には、何らかの異常な状態を示すと想定されるため、３レベル階調制御インバータ装置全体の動作を停止する必要がある。このため、Ｐ側及びＮ側コンデンサ３ａ，３ｂの電圧ＶｃＰと電圧ＶｃＮの差分ΔＶｃがある閾値Ｖｔｈ２を越えた場合には、ゲートブロック信号を出力して、３レベルインバータ１と単相インバータ２の動作を停止する。この動作を行うのが、ゲートブロック信号生成部３０であり、ゲートブロック信号Ｓ３２を３レベルインバータ１と単相インバータ２へ出力し、その動作を停止させる。また上記の閾値Ｖｔｈ２は閾値Ｖｔｈ１より大きな値となる。放電スイッチ指令生成部２９と異なりゲートブロック信号生成部３０では、一度でも閾値Ｖｔｈ２を越えた場合には状態を保持してゲートブロック状態を継続すべくゲートブロック信号Ｓ３２を出力し続ける。３レベル階調制御インバータ装置保護のため３レベルインバータ１と単相インバータ２では、それぞれの１パルス指令Ｓ１６または単相インバータスイッチング指令Ｓ１８よりゲートブロック信号Ｓ３２を優先して動作を行う。
【００４３】
次にバランス回路７の詳細を図１２により説明する。図１２（ａ）ではＰ側コンデンサ３ａとＰ側バランス回路７ａを示しているが、Ｎ側についても同様の構成である。Ｐ側バランス回路７ａは前述したように放電抵抗７１とその放電をオン・オフするための放電スイッチ７２とを有する。放電スイッチ７２はＩＧＢＴやＭＯＳＦＥＴなどの半導体素子であり、放電スイッチ指令Ｓ３１を受けて開閉動作する。また、放電スイッチ７２にはセルフドライブ回路７３が接続されている。このセルフドライブ回路７３は、３レベル階調制御インバータ５００を例えば停止させたときあるいは異常発生時に、Ｐ側コンデンサ３ａを例えば２０［Ｖ］と言った人間が触れても安全な電圧まで速やかに放電させるための回路である。分圧抵抗７３ａと分圧抵抗７３ｂとは放電停止時のＰ側コンデンサ３ａの電圧を規定する。例えば、上記の２０［Ｖ］まで放電させ、放電スイッチ７２の駆動電圧が１５［Ｖ］の場合、分圧抵抗７３ａと分圧抵抗７３ｂとの抵抗値の比率を１：３とすると、分圧コンデンサの電圧が２０［Ｖ］以上では放電スイッチ７２のゲート部に１５［Ｖ］以上が印加され放電スイッチ７２がオンし続ける。Ｐ側コンデンサ３ａの電圧が２０［Ｖ］を下回ると放電スイッチ７２のゲート部に十分な電圧が印加されず放電スイッチ７２はオフとなる。なお、このときは直流電源４からＰ側及びＮ側コンデンサ３ａ，３ｂへの電力の供給は停止されている。
【００４４】
この分圧抵抗７３ａ，７３ｂでの電力消費を防ぐため、直流母線３９の電圧を考慮し、また放電抵抗７１の抵抗値に対して十分大きな抵抗値例えば１０倍の抵抗値を設定する。分圧抵抗７３ｂに並列接続されたツェナーダイオード７３ｃは、放電スイッチ７２の駆動電圧以上かつ放電スイッチ７２のゲート部許容電圧以下の降伏電圧を持つものが選定され、放電スイッチ７２のゲート部に過大な電圧が印加されるのを防ぐ。フォトカプラ７４は放電スイッチ指令Ｓ３１に従って動作する。放電スイッチ指令Ｓ３１がオン指令の場合は、フォトカプラ７４は動作せず、上記のセルフドライブ回路７３により放電スイッチ７２がオンする。逆に放電スイッチ指令Ｓ３１がオフ指令の場合にはフォトカプラ７４が動作し分圧抵抗７３ｂの両端は短絡に近い状態となり、放電スイッチ７２のゲート部には十分な電圧が印加されず放電スイッチ７２はオフとなる。インバータ装置停止時や何らかの異常により制御電源が停止した際にはフォトカプラ７４の動作は停止し、上記のセルフドライブ回路７３により放電スイッチ７２がオンして放電動作が行われる。このような回路構成とすると放電スイッチ７２に対しＰＷＭ制御のような高速動作は望めないが図１１に示すような放電スイッチ７２の開閉のヒステリシス動作を行うには十分である。
【００４５】
あるいは、バランス回路は図１２（ｂ）のように構成することもできる。図１２（ｂ）において、Ｐ側コンデンサ３ａとＰ側バランス回路８７ａを示しているが、Ｎ側についても同様の構成である。Ｐ側バランス回路８７ａは図１２（ａ）のＰ側バランス回路７ａと同様の放電抵抗７１とその放電をオン・オフするための放電スイッチ７２を有する。放電スイッチ７２のゲートにゲートドライブ回路８１を接続して放電スイッチ７２を動作させる。セルフドライブ回路８３は、分圧抵抗８３ａ、ダイオード８３ｂ、分圧抵抗８３ｃ，ツェナーダイオード８３ｄ、フォトモスリレーなどのｂ接点リレー８３ｅを有する。分圧抵抗８３ａとダイオード８３ｂと分圧抵抗８３ｃとが直列に接続され、分圧抵抗８３ｃにツェナーダイオード８３ｄが並列に接続されている。ダイオード８３ｂと分圧抵抗８３ｃとの接続点がｂ接点リレー８３ｅを介して放電スイッチ７２のゲートに接続されている。セルフドライブ回路８３は、ｂ接点リレー８３ｅを介して放電スイッチ７２のゲートに接続され、セルフドライブ回路８３中のダイオード８３ｂはインバータ装置起動時などＰ側及びＮ側コンデンサ３ａ，３ｂへの充電が十分でない場合にゲートドライブ回路８１などからＰ側及びＮ側コンデンサ３ａ，３ｂへの電流流入を阻止する。分圧抵抗８３ａ、分圧抵抗８３ｃ、ツェナーダイオード８３ｄの動作は図１２（ａ）に示したＰ側バランス回路７ａの分圧抵抗７３ａ、分圧抵抗７３ｂ、ツェナーダイオード７３ｃと同様である。
【００４６】
以上のように、Ｐ側及びＮ側コンデンサ３ａ，３ｂと並列にＰ側及びＮ側バランス回路７ａ，７ｂを設け、電圧指令Ｓ１４が３レベルインバータ１の１パルス指令の調整可能範囲を越えた場合にＰ側及びＮ側バランス回路７ａ，７ｂを動作させることで、上記実施の形態１における１パルス指令調整信号Ｓ２２と合わせて、より高精度かつ高応答の中性点電圧制御を達成できるとともに、Ｐ側及びＮ側バランス回路７ａ，７ｂの放電抵抗７１の動作を必要最小限に抑えることで電力変換効率の低下を抑制できる。セルフドライブ回路７３あるいはセルフドライブ回路８３を接続することで、３レベル階調制御インバータの停止時や何らかの異常により制御電源が停電した際に、速やかにＰ側及びＮ側コンデンサ３ａ，３ｂの放電を行うことができる。また中性点電圧制御用の放電抵抗７１と放電スイッチ７２を、上記のような放電用に兼用できるため、３レベル階調制御インバータの部品点数の削減が可能となる。すなわち、３レベル階調制御インバータの中性点電圧制御を安定して行うことができるとともに、バランス回路での損失を抑制して高効率な電力変換装置としての３レベル階調制御インバータを得ることができる。
【符号の説明】
【００４７】
１  ３レベルインバータ、１ａ  直流側端子、１ｂ  交流側端子、
２  単相インバータ、２ａ，２ｂ  交流端子、２ｃ  内蔵コンデンサ、
３  分圧コンデンサ、３ａ，３ｂ  Ｐ側及びＮ側コンデンサ、４  直流電源、
５  電流検出部、６  電圧検出部、７  バランス回路、７ａ  Ｐ側バランス回路、
７ｂ  Ｎ側バランス回路、８  ３相交流電源、１２  電流指令部、
１５  １パルススイッチング制御部、１５ａ  電力計算部、
１５ｂ  １パルス位相タイミング制御部、１５ｃ  パルス生成部、１５ｅ  リミッタ、
１５ｆ  １パルススイッチング波形生成部、１７  単相インバータスイッチング制御部、２１  中性点電圧制御部、２１ａ  減算器、２１ｂ  ＬＰＦ、２１ｃ  増幅器、
２３  リミット値計算部、２６  バランス回路動作判定部、２８  バランス回路制御部、２９  放電スイッチ指令生成部、３０  ゲートブロック信号生成部、３９  直流母線、
３ａ  Ｐ側コンデンサ、３ｂ  Ｎ側コンデンサ、７１  放電抵抗、
７２  放電スイッチ、７３  セルフドライブ回路、７３ａ  分圧抵抗、
７３ｂ  分圧抵抗、７３ｃ  ツェナーダイオード、８１  ゲートドライブ回路、
８３  セルフドライブ回路、８７ａ  Ｐ側バランス回路、
１００  ３レベル階調制御インバータ、２００  主回路部、３００  インバータ制御部、５００  ３レベル階調制御インバータ、６００  主回路部。
【図１】
0005591188.tif 000002
【図２】
0005591188.tif 000003
【図３】
0005591188.tif 000004
【図４】
0005591188.tif 000005
【図５】
0005591188.tif 000006
【図６】
0005591188.tif 000007
【図７】
0005591188.tif 000008
【図８】
0005591188.tif 000009
【図９】
0005591188.tif 000010
【図１０】
0005591188.tif 000011
【図１１】
0005591188.tif 000012
【図１２】
0005591188.tif 000013