(57)【特許請求の範囲】
【請求項１】
第１メモリセルを有する第１磁気ランダムアクセスメモリと、
前記第１メモリセルと比較して高速で動作する第２メモリセルを有し、前記第１磁気ランダムアクセスメモリと同一チップ内に設けられた第２磁気ランダムアクセスメモリとを具備し、
前記第１磁気ランダムアクセスメモリは、電流誘起磁壁移動型磁気ランダムアクセスメモリであり、
前記第２磁気ランダムアクセスメモリは、電流誘起磁界書き込み型磁気ランダムアクセスメモリであり、
前記第１メモリセルは、
磁化方向が固定された第１磁化固定層と、
磁化方向が反転可能な第１磁化自由層と、
前記第１磁化固定層と前記第１磁化自由層とに挟まれた第１非磁性層とを備え、
前記第１磁化自由層及び前記第１磁化固定層は、強磁性体から構成され、
書き込み電流が、少なくとも前記第１磁化自由層を流れ、
前記第２メモリセルは、
第２磁化自由層と、
第２磁化固定層と、
前記第２磁化自由層と前記第２磁化固定層との間に設けられた第２非磁性層とを備え、
書き込み電流が、前記第２磁化自由層を流れず、
前記第２磁化自由層及び前記第２磁化固定層は、強磁性体から構成されている
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１磁化自由層と前記第２磁化自由層とは、同一のレイヤーに設けられ、
前記第１磁化固定層と前記第２磁化固定層とは、別の同一のレイヤーに設けられている
半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記第１磁化自由層は、
磁化が固定される第１磁化固定領域と
磁化が固定される第２磁化固定領域と
前記第１磁化固定領域と前記第２磁化固定領域とに接続され、磁化が反転可能な磁化自由領域とを含み、
前記第１非磁性層は、前記磁化自由領域と前記第１磁化固定層との間に設けられ、
前記書き込み電流が、前記第１磁化固定領域と前記磁化自由領域と前記第２磁化固定領域とを流れる
半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記第１磁化固定領域が前記磁化自由領域の一方の端部に隣接して設けられ、
前記第２磁化固定領域が前記磁化自由領域の他方の端部に隣接して設けられ、
前記第１磁化固定領域と前記第２磁化固定領域と前記磁化自由領域とが、略Ｕ字型を形成する
半導体装置。
【請求項５】
請求項３に記載の半導体装置であって、
前記第１磁化固定領域が前記磁化自由領域の一方の端部に隣接して設けられ、
前記第２磁化固定領域が前記磁化自由領域の前記一方の端部に隣接して設けられ、
前記第１磁化固定領域と前記第２磁化固定領域と前記磁化自由領域とが、略Ｙ字型を形成する
半導体装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の半導体装置であって、
前記第１磁化固定層及び前記第１磁化自由層は、面内磁気異方性及び垂直磁気異方性のいずれか一方を有する
半導体装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の半導体装置であって、
前記第２メモリセルは、前記第２磁化固定層に書き込み電流が流れる
半導体装置。
【請求項８】
請求項１乃至６のいずれか一項に記載の半導体装置であって、
前記第２メモリセルは、前記第２磁化自由層の近傍に設けられ、書き込み電流が流れる書き込み配線を更に含む
半導体装置。
【請求項９】
請求項１乃至６のいずれか一項に記載の半導体装置であって、
前記第２メモリセルは、
前記第２磁化自由層を挟んで前記第２非磁性層とは反対側に設けられる導電層と、
前記導電層を挟んで前記第２磁化自由層とは反対側に設けられる下部磁化自由層とを更に含み、
前記導電層に書き込み電流が流れる
半導体装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の半導体装置であって、
前記第１メモリセルは、前記第１非磁性層がＭｇＯを含有する
半導体装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の半導体装置であって、
前記第１メモリセルは、前記第１磁化自由層と前記第１磁化固定層のうちの少なくとも一方がＣｏ−Ｆｅ−Ｂを含有する
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、半導体装置に関し、特に、磁気抵抗効果素子をメモリセルに用いる半導体装置に関する。
【背景技術】
【０００２】  磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ；ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、開発が盛んに行われている。ＭＲＡＭではメモリセルに磁気抵抗効果素子が集積化され、磁気抵抗効果素子の強磁性層の磁化の向きとしてデータが記憶される。この強磁性層の磁化をスイッチングさせる方法に対応していくつかの種類のＭＲＡＭが提案されている。【０００３】  最も一般的なＭＲＡＭとしては、電流誘起磁界書き込み型のＭＲＡＭがある。このＭＲＡＭでは、磁気抵抗効果素子の周辺に書き込み電流を流すための配線を配置し、書き込み電流を流すことで発生する電流磁界によって磁気抵抗効果素子の強磁性層の磁化の方向をスイッチングさせる。このＭＲＡＭでは、原理的には１ナノ秒以下での書き込みが可能であり、高速ＭＲＡＭとして好適である。例えば、２５０ＭＨｚでの動作実証に成功した報告がある（Ｎ．Ｓａｋｉｍｕｒａ  ｅｔ  ａｌ．，“Ａ  ２５０−ＭＨｚ  １−Ｍｂｉｔ  Ｅｍｂｅｄｄｅｄ  ＭＲＡＭ  Ｍａｃｒｏ  Ｕｓｉｎｇ  ２Ｔ１ＭＴＪ  Ｃｅｌｌ  ｗｉｔｈ  Ｂｉｔｌｉｎｅ  Ｓｅｐａｒａｔｉｏｎ  ａｎｄ  Ｈａｌｆ−Ｐｉｔｃｈ  Ｓｈｉｆｔ  Ａｒｃｈｉｔｅｃｔｕｒｅ”，Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，２００７．ＡＳＳＣＣ’０７．ＩＥＥＥ  Ａｓｉａｎ．ｐ．２１６．）。更に、５００ＭＨｚでの動作に適した回路構成も提案されている（Ｎ．Ｓａｋｉｍｕｒａ  ｅｔ  ａｌ．，“ＭＲＡＭ  Ｃｅｌｌ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｏｖｅｒ  ５００−ＭＨｚ  ＳｏＣ”，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４２，２００７，ｐｐ．８３０．）。【０００４】  しかし、熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数１０［Ｏｅ］程度となる。このような磁界を発生させるためには数ｍＡ程度の大きな書き込み電流が必要となる。報告されている書き込み電流の中で最も低いものでも１ｍＡ程度である（Ｈ．Ｈｏｎｊｏ  ｅｔ  ａｌ．，“Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ｗｒｉｔｅ−ｌｉｎｅ−ｉｎｓｅｒｔｅｄ  ＭＴＪ  ｆｏｒ  ｌｏｗ−ｗｒｉｔｅ−ｃｕｒｒｅｎｔ  ＭＲＡＭ  ｃｅｌｌ”，５２ｎｄ  Ｍａｇｎｅｔｉｓｍ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｍａｔｅｒｉａｌｓ  Ｃｏｎｆｅｒｅｎｃｅ  ２００７（ＭＭＭ  ２００７）．ｐ．４８１．）。書き込み電流が大きいと、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大する。これに加えて、メモリセルが微細化されると、書き込み電流はさらに増大し、スケーリングしない。【０００５】  他のＭＲＡＭとしては、スピン偏極電流書き込み型のＭＲＡＭがある。このＭＲＡＭでは、磁気抵抗効果素子の強磁性導体にスピン偏極電流（ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ  ｃｕｒｒｅｎｔ）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｍａｇｎｅｔｉｚａｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ」と参照される）。スピン注入磁化反転の発生の��無は、（電流の絶対値ではなく）電流密度に依存する。したがって、スピン注入磁化反転をデータ書き込みに利用する場合、メモリセルのサイズが小さくなれば、書き込み電流も低減される。すなわち、スピン注入磁化反転方式はスケーリング性に優れている。書き込み電流が小さいと、チップ面積が小さくなり、高集積化や大規模化が可能となる。ただし、電流誘起磁界書き込み型のＭＲＡＭに比較して、書き込み時間が長い傾向（例示：１ｎｓｅｃ．以上）にある。
【発明の開示】
【０００６】  システムＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）のようなロジックとメモリを搭載した半導体装置（以下、「メモリ混載型半導体装置」とも参照される）では、高速動作が必要な領域と、大容量・高集積（つまり低書き込み電流）が必要な領域とがあり、それぞれの領域にはメモリが設けられている。例えば、高速動作が必要な領域のメモリとしてはレジスタやキャッシュが設けられ、大容量・高集積が必要な領域のメモリとしては主記憶装置や補助記憶装置が設けられている。各メモリに要求される性能や機能は互いに異なるため、一種類のメモリで対応することは出来ない。したがって、これまで、複数の種類のメモリ（ＦＦ（Ｆｌｉｐ−Ｆｌｏｐ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、フラッシュメモリなど）のうちから選択した少なくとも一つを高速動作が必要な領域に、他の少なくとも一つを大容量・高集積の領域にそれぞれ用いていた。しかし、その場合、各メモリで使用する材料やプロセスが互いに異なるため、プロセス数が増加してしまう。その結果、製造コストの増加や製造期間の長期化、製造歩留まりの低下等の問題を招くおそれがある。
【０００７】  したがって、本発明の目的は、内部のメモリにおける高速処理と大容量処理とを両立させることが可能なメモリ混載型の半導体装置を提供することにある。
【０００８】  本発明の半導体装置は、第１メモリセルを有する第１磁気ランダムアクセスメモリと、第１メモリセルと比較して高速で動作する第２メモリセルを有し、前記第１磁気ランダムアクセスメモリと同一チップ内に設けられた第２磁気ランダムアクセスメモリとを具備する。第１メモリセルは、磁化方向が固定された第１磁化固定層と、磁化方向が反転可能な第１磁化自由層と、第１磁化固定層と第１磁化自由層とに挟まれた第１非磁性層とを備える。第１磁化自由層及び第１磁化固定層は、強磁性体から構成されている。書き込み電流が、少なくとも第１磁化自由層を流れる。第２メモリセルは、第２磁化自由層と、第２磁化固定層と、第２磁化自由層と第２磁化固定層との間に設けられた第２非磁性層とを備える。書き込み電流が、第２磁化自由層を流れない。第２磁化自由層及び第２磁化固定層は、強磁性体から構成されている。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施例に係る半導体装置の構成を示す模式図である。
【図２Ａ】図２Ａは、本発明の実施例に係る電流誘起磁壁移動型の磁気抵抗効果素子の構成を示す模式図である。
【図２Ｂ】図２Ｂは、本発明の実施例に係る電流誘起磁壁移動型の磁気抵抗効果素子の構成を示す模式図である。
【図２Ｃ】図２Ｃは、本発明の実施例に係る電流誘起磁壁移動型の磁気抵抗効果素子の構成を示す模式図である。
【図２Ｄ】図２Ｄは、本発明の実施例に係る電流誘起磁壁移動型の磁気抵抗効果素子の構成を示す模式図である。
【図３Ａ】図３Ａは、本発明の実施例に係るスピン注入磁化反転型の磁気抵抗効果素子の構成を示す模式図である。
【図３Ｂ】図３Ｂは、本発明の実施例に係るスピン注入磁化反転型の磁気抵抗効果素子の構成を示す模式図である。
【図４Ａ】図４Ａは、本発明の実施例に係る、電流誘起磁界書き込み型の磁気抵抗効果素子の構成を示す模式図である。
【図４Ｂ】図４Ｂは、本発明の実施例に係る、電流誘起磁界書き込み型の磁気抵抗効果素子の構成を示す模式図である。
【図４Ｃ】図４Ｃは、本発明の実施例に係る、電流誘起磁界書き込み型の磁気抵抗効果素子の構成を示す模式図である。
【図５Ａ】図５Ａは、本実施例の磁気抵抗効果素子が集積化されたメモリセルの構成例を示す回路図である。
【図５Ｂ】図５Ｂは、本実施例のメモリセルが集積化されたＭＲＡＭの構成例を示すブロック図である。
【図６】図６は、本実施例の磁気抵抗効果素子が集積化されたメモリセルの他の構成例を示す回路図である。
【図７Ａ】図７Ａは、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成を示す斜視図である。
【図７Ｂ】図７Ｂは、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成を示す平面図である。
【図７Ｃ】図７Ｃは、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成を示す平面図である。
【図７Ｄ】図７Ｄは、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成を示す平面図である。
【図８】図８は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第２変形例の構成を示す斜視図である。
【図９】図９は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第３変形例の構成を示す斜視図である。
【図１０】図１０は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第４変形例の構成を示す斜視図である。
【図１１Ａ】図１１Ａは、本実施例に係る磁気抵抗効果素子の第５変形例の構成を模式的に示す斜視図である。
【図１１Ｂ】図１１Ｂは、本実施例に係る磁気抵抗効果素子の第５変形例の構成を模式的に示す平面図である。
【図１１Ｃ】図１１Ｃは、本実施例に係る磁気抵抗効果素子の第５変形例の構成を模式的に示す平面図である。
【図１２Ａ】図１２Ａは、本実施例の磁気抵抗効果素子の第５変形例が集積化されたメモリセルの構成例を示す回路図である。
【図１２Ｂ】図１２Ｂは、本実施例の磁気抵抗効果素子の第５変形例が集積化されたメモリセルの他の構成例を示す回路図である。
【発明を実施するための最良の形態】
【００１０】  以下、本発明の半導体装置の実施例について説明する。図１は、本発明の実施例に係る半導体装置の構成を示す模式図である。本実施例の半導体装置１は、メモリ混載型の半導体装置である。その半導体装置１は、一つのチップ上に形成されたメモリ混載型のＬＳＩに例示され、ロジック部２とメモリ部３とを具備する。【００１１】  ロジック部２は、高速動作が必要な領域であり、論理演算を行う論理回路を有している。ロジック部２は、更に、高速動作が可能なＭＲＡＭ４−１〜４−４を含んでいる。ＭＲＡＭ４−１〜４−４は、電流誘起磁界書き込み型のＭＲＡＭに例示され、レジスタやＬ１キャッシュ（１次キャッシュ）やＬ２キャッシュ（２次キャッシュ）として用いられている。以下、特に区別する必要がない場合、単にＭＲＡＭ４と省略して表記する。【００１２】  電流誘起磁界書き込み型のＭＲＡＭは、既述のように原理的には１ｎｓｅｃ．以下での書き込みが可能であり、高速動作（動作周波数は２００ＭＨｚ以上であることが望ましい）が可能なＭＲＡＭとして好適である。また、一般的には、書き込み電流が大きいため本ＭＲＡＭの面積は相対的に大きくなるが、レジスタやＬ１キャッシュやＬ２キャッシュのような相対的に容量が小さいメモリとして用いられるため、チップ全体の面積に対する影響は極めて小さい。【００１３】  メモリ部３は、大容量・高集積（つまり低書き込み電流）が必要な領域であり、データを記憶する記憶回路を有している。その記憶回路として、大容量・高集積のＭＲＡＭ５−１〜５−３を含んでいる。ＭＲＡＭ５−１〜５−３は、スピン偏極電流書き込み型のＭＲＡＭに例示され、主記憶装置や補助記憶装置として用いられている。以下、特に区別する必要がない場合、単にＭＲＡＭ５と省略して表記する。【００１４】  スピン偏極電流書き込み型のＭＲＡＭ（書き込み電流が０．５ｍＡ以下であることが望ましい）は、電流誘起磁壁移動型のＭＲＡＭ及びスピン注入磁化反転型のＭＲＡＭに例示される。  スピン注入磁化反転型のＭＲＡＭでは、磁気抵抗効果素子が、反転可能な磁化を有する第１の強磁性層（しばしば、磁化自由層と呼ばれる）と、磁化が固定された第２の強磁性層（しばしば、磁化固定層と呼ばれる）と、これらの強磁性層の間に設けられたトンネルバリア層を備える積層体で構成される。このようなＭＲＡＭのデータ書き込みでは、磁化自由層と磁化固定層の間で電流を流したときのスピン偏極した伝導電子の磁化自由層中の局在電子との間の相互作用を利用して磁化自由層の磁化が反転される。この場合、磁気抵抗効果素子は、磁化自由層に接続される端子と磁化固定層に接続される端子とを有する２端子の素子となる。そのため、このＭＲＡＭは、小面積化に有効である。【００１５】  電流誘起磁壁移動型のＭＲＡＭでは、磁気抵抗効果素子は、一般的には、データを保持する第１の強磁性層（しばしば、磁気記録層と呼ばれる）と、磁化が固定された第２の強磁性層（しばしば、磁化固定層と呼ばれる）と、これらの強磁性層の間に設けられたトンネルバリア層を備える積層体で構成される。そして、磁気記録層が、反転可能な磁化を有する磁化反転部と、その両端に接続された、固定された磁化を有する２つの磁化固定部���を有している。データは、磁化反転部の磁化として記憶される。２つの磁化固定部の磁化は、互いに略反平行となるように固定されている。磁化がこのように配置されると、磁気記録層に磁壁（ｄｏｍａｉｎ  ｗａｌｌ）が導入される。磁壁を貫通する方向に電流を流すと磁壁はスピン偏極した伝導電子の方向に移動（Ｄｏｍａｉｎ  Ｗａｌｌ  Ｍｏｔｉｏｎ）することから、磁気記録層に電流を流すことによりデータ書き込みが可能となる。この場合、磁気抵抗効果素子は、磁気記録層の両端に接続される２つの端子と磁化固定層に接続される端子とを有する３端子の素子となる。このＭＲＡＭは、トンネルバリア層に書き込み電流が通らない分、耐久性、寿命、信頼性が向上する。【００１６】  書き込み電流の低減に関し、例えば、スピン注入磁化反転型のＭＲＡＭでは０．２ｍＡでの書き込みを実証した報告がある（Ｔ．Ｋａｗａｈａｒａ  ｅｔ  ａｌ．，“２Ｍｂ  Ｓｐｉｎ−Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  ＲＡＭ  （ＳＰＲＡＭ）  ｗｉｔｈ  Ｂｉｔ−ｂｙ−Ｂｉｔ  Ｂｉｄｉｒｅｃｔｉｏｎａｌ  Ｃｕｒｒｅｎｔ  Ｗｒｉｔｅ  ａｎｄ  Ｐａｒａｌｌｅｌｉｚｉｎｇ−Ｄｉｒｅｃｔｉｏｎ  Ｃｕｒｒｅｎｔ  Ｒｅａｄ”，Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，２００７．ＩＳＳＣＣ  ２００７．Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ．ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ．ｐ．４８０．）。ただし、書き込み電流は、原理的にナノ秒領域で急激に増加するとの報告がある（Ｔ．Ａｏｋｉ  ｅｔ  ａｌ．，“Ｓｐｉｎ  ｔｒａｎｓｆｅｒ  ｓｗｉｔｃｈｉｎｇ  ｉｎ  ｎａｎｏ  ｓｅｃｏｎｄ  ｓｗｉｔｃｈｉｎｇ  ｓｐｅｅｄ  ｒｅｇｉｏｎ  ｆｏｒ  ＭｇＯ  ｂａｓｅｄ  ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎｓ”，Ｔｈｅ  ３１ｓｔ  Ａｎｎｕａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  ＭＡＧＮＥＴＩＣＳ  ｉｎ  Ｊａｐａｎ（２００７），Ｔｈｅ  Ｍａｇｎｅｔｉｃｓ  Ｓｏｃｉｅｔｙ  ｏｆ  Ｊａｐａｎ  ．ｐ．３４０．）。また、低電流化のためには、垂直磁気異方性を有するタイプが面内磁気異方性を有するタイプと比較して有利との報告がある（Ｍ．Ｎａｋａｙａｍａ  ｅｔ  ａｌ．，“ＴｂＣｏＦｅ／ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ／ＴｂＣｏＦｅ  ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ｔｕｎｎｅｌｉｎｇ  ｊｕｎｃｔｉｏｎｓ  ｗｉｔｈ  ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｍａｇｎｅｔｉｃ  ａｎｉｓｏｔｒｏｐｙ”，５２ｎｄ  Ｍａｇｎｅｔｉｓｍ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｍａｔｅｒｉａｌｓ  Ｃｏｎｆｅｒｅｎｃｅ  ２００７（ＭＭＭ  ２００７）．ｐ．８０．）。【００１７】  また、例えば、電流誘起磁壁移動型のＭＲＡＭでは０．０５ｍＡでの磁壁移動が可能であることを示した報告がある（Ｓ．Ｆｕｋａｍｉ  ｅｔ  ａｌ．，“Ｍｉｃｒｏｍａｇｎｅｔｉｃ  ａｎａｌｙｓｉｓ  ｏｆ  ｃｕｒｒｅｎｔ  ｄｒｉｖｅｎ  ｄｏｍａｉｎ  ｗａｌｌ  ｍｏｔｉｏｎ  ｉｎ  ｎａｎｏ−ｓｔｒｉｐｓ  ｗｉｔｈ  ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｍａｇｎｅｔｉｃ  ａｎｉｓｏｔｒｏｐｙ．”，５２ｎｄ  Ｍａｇｎｅｔｉｓｍ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｍａｔｅｒｉａｌｓ  Ｃｏｎｆｅｒｅｎｃｅ  ２００７（ＭＭＭ  ２００７）．ｐ．３５２．）。また、磁壁移���速度は、電流密度に比例し、最大で約１００ｍ／ｓとした報告がある（Ｍ．Ｈａｙａｓｈｉ  ｅｔ  ａｌ．，“Ｃｕｒｒｅｎｔ  Ｄｒｉｖｅｎ  Ｄｏｍａｉｎ  Ｗａｌｌ  Ｖｅｌｏｃｉｔｉｅｓ  Ｅｘｃｅｅｄｉｎｇ  ｔｈｅ  Ｓｐｉｎ  Ａｎｇｕｌａｒ  Ｍｏｍｅｎｔｕｍ  Ｔｒａｎｓｆｅｒ  Ｒａｔｅ  ｉｎ  Ｐｅｒｍａｌｌｏｙ  Ｎａｎｏｗｉｒｅｓ”，Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔｅｒｓ，  ｖｏｌ．９８，ｐ．０３７２０４（２００７）．）。この場合、１００ｎｍの移動には１ｎｓかかることになる。【００１８】  電流誘起磁壁移動型のＭＲＡＭ及びスピン注入磁化反転型のＭＲＡＭは、既述のようにスケーリング性に優れており、高集積化や大規模化が可能なＭＲＡＭとして好適である。また、動作速度は相対的に小さいが、主記憶装置や補助記憶装置のようなレジスタ等と比較して高速動作を要求されないメモリとして用いられるため、その影響は極めて小さい。【００１９】  上記半導体装置１において、ロジック部２及びメモリ部３の記憶素子を全て不揮発性メモリのＭＲＡＭとした場合、電源オフの状態においても、それらＭＲＡＭにおいてデータを保持し続けることが出来、好ましい。その場合、電源オフを基本の状態（インスタントオン）とすることができる。それにより、消費電力を低下させることが出来る。【００２０】  更に、上記半導体装置１において、ロジック部２及びメモリ部３の記憶素子を不揮発性メモリのＭＲＡＭとした場合、後述されるように記憶素子を同一プロセスで製造することが出来、好ましい。このように、異なる種類のＭＲＡＭを同一プロセスで製造することで、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【００２１】  なお、本発明の半導体装置は、図１に例示される構成に限定されるものではない。すなわち、ロジック部２及びメモリ部３の形状や配置等、各部でのＭＲＡＭの数や形状や配置等は、本発明の技術的思想の範囲内で自由に変形することが可能である。【００２２】  次に、スピン偏極電流書き込み型のＭＲＡＭ５に用いられる磁気抵抗効果素子について詳細に説明する。まず、電流誘起磁壁移動型の磁気抵抗効果素子について説明する。図２Ａ〜図２Ｄは、本発明の実施例に係る電流誘起磁壁移動型の磁気抵抗効果素子の構成を示す模式図である。ここで、図２Ａ及び図２Ｂは磁壁が移動する磁化自由層が直線的に伸びる構成を示し、図２Ｃ及び図２Ｄはその磁化自由層が略Ｕ字型形状の構成を示している。【００２３】  図２Ａ及び図２Ｂに示すように、この電流誘起磁壁移動型の磁気抵抗効果素子は、磁化自由層１０、磁化固定層３０、及び磁化自由層１０と磁化固定層３０との間に設けられた非磁性層２０を具備する。磁化自由層１０は、磁化が固定される第１磁化固定領域１１ａと、磁化が固定される第２磁化固定領域１１ｂと、第１磁化固定領域１１ａと第２磁化固定領域１１ｂとに接続され磁化が反転可能な磁化自由領域１２とを含んでいる。磁化自由領域１２は、磁化固定層３０とオーバーラップしている。第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂは、その上部又は下部に設けられた磁化固定層（図示されず）により磁化が固定されても良い。第１磁化固定領域１１ａと第２磁化固定領域１１ｂと��、磁化固定領域１２と共に略直線に延びるように形成されており、その磁化の向きは磁化固定領域１２に対して互いに逆方向に固定されている。図の例では、第１磁化固定領域１１ａの磁化方向が＋ｘ方向、第２磁化固定領域１１ｂの磁化方向が−ｘ方向である。一方、磁化自由領域１２は、既述のように反転可能な磁化を有している。従って、磁壁が、第１磁化固定領域１１ａと磁化自由領域１２との境界、あるいは、第２磁化固定領域１１ｂと磁化自由領域１２との境界に形成される。【００２４】  図２Ｃ及び図２Ｄに示される電流誘起磁壁移動型の磁気抵抗効果素子も、基本的に図２Ａ及び図２Ｂの電流誘起磁壁移動型の磁気抵抗効果素子と同じである。ただし、磁化自由層１０が略Ｕ字型の形状を有している点で異なる。具体的には、磁化自由層１０は、磁化が固定される第１磁化固定領域１１ａと、磁化が固定される第２磁化固定領域１１ｂと、第１磁化固定領域１１ａと第２磁化固定領域１１ｂとに接続され磁化が反転可能な磁化自由領域１２とを含んでいる。磁化自由領域１２は、磁化固定層３０とオーバーラップしている。第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂは、その上部又は下部に設けられた磁化固定層（図示されず）により磁化が固定されても良い。第１磁化固定領域１１ａと第２磁化固定領域１１ｂとは、磁化固定領域１２（ｘ方向に伸びる）に対して略直角に延びる（ｙ方向）ように形成されており、その磁化の向きは磁化固定領域１２に対して同じ方向（＋ｙ方向）に固定されている。一方、磁化自由領域１２は、既述のように反転可能な磁化を有している。従って、磁壁が、第１磁化固定領域１１ａと磁化自由領域１２との境界Ｂ１、あるいは、第２磁化固定領域１１ｂと磁化自由領域１２との境界Ｂ２に形成される。【００２５】  磁化自由層１０、及び磁化固定層３０は強磁性体により構成される。図２Ａ及び図２Ｃの場合、磁化自由層１０、及び磁化固定層３０は、面内磁気異方性（ｉｎ−ｐｌａｎｅ  ｍａｇｎｅｔｉｃ  ａｎｉｓｏｔｒｏｐｙ）を有する面内磁化膜（ｉｎ−ｐｌａｎｅ  ｍａｇｎｅｔｉｚａｔｉｏｎ  ｆｉｌｍ）である。つまり、磁化自由層１０及び磁化固定層３０は、膜面内方向の磁気異方性を有している。なお、図２Ａ及び図２Ｃでは、各層の磁化方向として、図の左右方向（第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂの一方から他方へ向かう方向）の面内磁気異方性が示されている。しかし、この方向と略直角な他の面内方向を有していても良い。一方、図２Ｂ及び図２Ｄの場合、磁化自由層１０、及び磁化固定層３０は、垂直磁気異方性（ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｍａｇｎｅｔｉｃ  ａｎｉｓｏｔｒｏｐｙ）を有する垂直磁化膜（ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｍａｇｎｅｔｉｚａｔｉｏｎ  ｆｉｌｍ）である。つまり、磁化自由層１０及び磁化固定層３０は、膜厚方向の磁気異方性を有している。図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄのいずれも、磁化自由層１０、非磁性層２０、及び磁化固定層３０で磁気トンネル接合（ＭＴＪ）が形成されている。【００２６】  以下では各層の材料について例示する。なお、ここで示される材料は全て例であり、実際には前述のような磁化状態が実現できればいかなる材料を用いても構わない。【���０２７】  まず、磁化自由層１０は、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが望ましい。さらにＰｔやＰｄを含むことで垂直磁気異方性を安定化することができる。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的にはＣｏ、Ｃｏ−Ｐｔ、Ｃｏ−Ｐｄ、Ｃｏ−Ｃｒ、Ｃｏ−Ｐｔ−Ｃｒ、Ｃｏ−Ｃｒ−Ｔａ、Ｃｏ−Ｃｒ−Ｂ、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ−Ｂ、Ｃｏ−Ｖ、Ｃｏ−Ｍｏ、Ｃｏ−Ｗ、Ｃｏ−Ｔｉ、Ｃｏ−Ｒｕ、Ｃｏ−Ｒｈ、Ｆｅ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｃｏ−Ｐｔ、Ｆｅ−Ｃｏ−Ｐｄ、Ｓｍ−Ｃｏ、Ｇｄ−Ｆｅ−Ｃｏ、Ｔｂ−Ｆｅ−Ｃｏ、Ｇｄ−Ｔｂ−Ｆｅ−Ｃｏなどが例示される。この他、Ｆｅ、Ｃｏ、Ｎｉのうちから選択されるいずれか一つの材料を含む層を、異なる層と積層させることにより垂直方向の磁気異方性を発現させることもできる。具体的にはＣｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉ、Ｆｅ／Ａｕの積層膜などが例示される。【００２８】  非磁性層２０は絶縁体から構成されることが望ましい。非磁性層２０として好適な材料としては、具体的にはＭｇ−Ｏ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｎｉ−Ｏ、Ｈｆ−Ｏなどが挙げられる。ただし、この他に、非磁性層２０として半導体や金属材料を用いても本発明は実施できる。具体的には、非磁性層２０として使用可能な材料としては、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎなどが挙げられる。【００２９】  なお、磁化自由層１０、非磁性層２０、磁化固定層３０には、読み出し信号のＳＮ比に相当する磁気抵抗効果比が大きくなるような材料が選択されることが好ましい。例えばＣｏ−Ｆｅ−Ｂ／Ｍｇ−Ｏ／Ｃｏ−Ｆｅ−Ｂ系のＭＴＪにおいては近年５００％級の非常に大きな磁気抵抗効果比が報告されている。この観点では、磁化自由層１０、磁化固定層３０をＣｏ−Ｆｅ−Ｂ系の材料とし、非磁性層２をＭｇ−Ｏ系とすることが望ましい。【００３０】  上記のように、電流誘起磁壁移動型の磁気抵抗効果素子の各層の磁化方向には任意性がある。ただし、書き込み電流を小さくしたい場合には、垂直磁気異方性を有する図２Ｂや図２Ｄの場合の磁気抵抗効果素子を用いることが好ましい。一方、高いＭＲ比を得たい場合には、面内磁気異方性を有する図２Ａや図２Ｃの場合の磁気抵抗効果素子を用いることが好ましい。【００３１】  次に、電流誘起磁壁移動型の磁気抵抗効果素子の動作方法、具体的には、書き込み方法及び読み出し方法について説明する。【００３２】  まず、データの書き込み方法について説明する。電流誘起磁壁移動型の磁気抵抗効果素子へのデータの書き込みは、磁化自由層１０内に形成される磁壁を移動させることによって行われる。前述のように、磁化自由層１０は磁化が互いに略反平行に固定された第１磁化固定領域１１ａと第２磁化固定領域１１ｂと、それらに電気的に接続された磁化自由領域１２を具備し、磁化自由領域１２の磁化は第１磁化固定領域１１ａか第２磁化固定領域１１ｂのいずれかと略平行方向となる。このような磁化状態の制約によっ���、第１磁化自由層１０内には磁壁が導入される。例えば、磁化自由領域１２の磁化が第１磁化固定領域１１ａの磁化と略平行であり、第２磁化固定領域１１ｂの磁化とは略反平行にあるとき、磁化自由領域１２と第２磁化固定領域１１ｂの境界付近に磁壁が形成される。また、磁化自由領域１２の磁化が第２磁化固定領域１１ｂの磁化と略平行であり、第１磁化固定領域１１ａの磁化とは略反平行にあるとき、磁化自由領域１２と第１磁化固定領域１１ａの境界付近に磁壁が形成される。【００３３】  形成された磁壁は、第１磁化自由層１０内に直接電流を流すことによってその位置を移動させることができる。例えば、磁化自由領域１２と第１磁化固定領域１１ａの境界付近に磁壁が形成されている場合、磁化自由領域１２から第１磁化固定領域１１ａへ向かう方向に電流を流すことによって、第１磁化固定領域１１ａから磁化自由領域１２へと伝導電子が流れ、伝導電子の流れと同方向に磁壁が移動する。磁壁の移動により、磁化自由領域１２の磁化は第１磁化固定領域１１ａと平行方向になる。また、磁化自由領域１２と第２磁化固定領域１１ｂの境界付近に磁壁が形成されている場合、磁化自由領域１２から第２磁化固定領域１１ｂへ向かう方向に電流を流すことによって、第２磁化固定領域１１ｂから磁化自由領域１２へと伝導電子が流れ、伝導電子の流れと同方向に磁壁が移動する。磁壁の移動により、磁化自由領域１２の磁化は第２磁化固定領域１１ｂと平行方向になる。このようにして“０”状態と“１”状態との間での情報の書き換えが可能である。  【００３４】  このようにして、“０”状態からの“１”書き込み、及び、“１”状態からの“０”書き込みが実現される。また、図示されていないが、“０”状態からの“０”書き込み、及び、“１”状態からの“１”書き込み、すなわちオーバーライトも可能である。【００３５】  実際には、上述のような書き込み電流を導入するために、第１磁化固定領域１１ａと第２磁化固定領域１１ｂに、外部の配線に接続される端子が設けられることが望ましい。このとき書き込み電流は、第１磁化固定領域１１ａに接続される第１端子と第２磁化固定領域１１ｂに接続される第２端子の間で流される。但し、本実施例の磁気抵抗効果素子にデータを書き込むための書き込み電流の経路はこの限りではない。【００３６】  次に、データの読み出し方法について説明する。電流誘起磁壁移動型の磁気抵抗効果素子からのデータの読み出しには、磁気抵抗効果が利用される。具体的には、非磁性層２０を介して磁化固定層３０と磁化自由層１０の磁化自由領域１２との間で電流を流し、磁化固定層３０の磁化と磁化自由領域１２の磁化との相対角に応じた抵抗の変化を検出することでデータを読み出す。例えば、磁壁が磁化自由領域１２と第１磁化固定領域１１ａの境界付近にある場合、磁化固定層３０の磁化と磁化自由領域１２の磁化とが平行（例示：“０”を記憶）であるから、低抵抗状態が実現される。一方、磁壁が磁化自由領域１２と第２磁化固定領域１１ｂの境界付近にある場合、磁化固定層３０の磁化と磁化自由領域１２の磁化が反平行（例示：“１”を記憶）であるから、高抵抗状態が実現される。磁気抵抗効果素子の抵抗の変化が、電圧信号、又は電流信号として検知され、その電圧信号、又は電流信号を用いて磁気抵抗効果素子に記憶されているデータが判別される。【００３７】  なお、各層の面内平面における形状は各図の例に限られず、円形、楕円形、長方形、ひし形、その他の多角形などであってもよい。また、適切な特性が得られるように、各層の表面に適宜凹凸を設けることも可能である。また、各層の面積についても任意性がある。【００３８】  次に、スピン注入磁化反転型の磁気抵抗効果素子について説明する。図３Ａ〜図３Ｂは、本発明の実施例に係るスピン注入磁化反転型の磁気抵抗効果素子の構成を示す模式図である。【００３９】  図３Ａ及び図３Ｂに示すように、このスピン注入磁化反転型の磁気抵抗効果素子は、磁化自由層１０、磁化固定層３０、及び磁化自由層１０と磁化固定層３０との間に設けられた非磁性層２０を具備する。磁化自由層１０は、反転可能な磁化を有している。磁化固定層３０は、磁化が固定されている。【００４０】  磁化自由層１０、及び磁化固定層３０は強磁性体により構成される。図３Ａの場合、磁化自由層１０、及び磁化固定層３０は、面内磁気異方性を有する面内磁化膜である。つまり、磁化自由層１０及び磁化固定層３０は、膜面内方向の磁気異方性を有している。なお、図３Ａでは、各層の磁化方向として、図の左右方向の面内磁気異方性が示されている。しかし、この方向と略直角な他の面内方向を有していても良い。一方、図３Ｂの場合、磁化自由層１０、及び磁化固定層３０は、垂直磁気異方性を有する垂直磁化膜である。つまり、磁化自由層１０及び磁化固定層３０は、膜厚方向の磁気異方性を有している。図３Ａ及び図３Ｂのいずれも、磁化自由層１０、非磁性層２０、及び磁化固定層３０で磁気トンネル接合（ＭＴＪ）が形成されている。【００４１】  以下では各層の材料については、図２Ａ〜図２Ｄのような電流誘起磁壁移動型の磁気抵抗効果素子の場合と同様である。【００４２】  上記のように、スピン注入磁化反転型の磁気抵抗効果素子の各層の磁化方向には任意性がある。ただし、書き込み電流を小さくしたい場合には、垂直磁気異方性を有する図３Ｂの場合の磁気抵抗効果素子を用いることが好ましい。一方、高いＭＲ比を得たい場合には、一般的には、面内磁気異方性を有する図３Ａの場合の磁気抵抗効果素子を用いることが好ましい。【００４３】  次に、スピン注入磁化反転型の磁気抵抗効果素子の動作方法、具体的には、書き込み方法及び読み出し方法について説明する。【００４４】  まず、データ書き込み方法について説明する。スピン注入磁化反転型の磁気抵抗効果素子へのデータの書き込みは、スピン注入磁化反転方式により実現される。具体的には、第１磁化固定層１０と第１磁化自由層３０との間に書き込み電流が流される。ここで、磁化自由層１０の磁化と磁化固定層３０の磁化方向とが反平行の状態にある場合を、“１”状態（データ“１”が記録された状態）とし、平行の状態にある場合を“０”状態（データ  “０”が記録された状態）とする。【００４５】  書き込み電流が磁化固定層３０から非磁性層２０を通して磁化自由層１０へ流れた場合、伝導電子は磁化自由層１０から非磁性層２０を通して磁化固定層３０へと流れる。例えば、磁化固定層３���の磁化方向が第１方向に固定されていると、第１方向とは逆の第２方向のスピン角運動量を有する伝導電子は、第１方向のスピン角運動量を有する伝導電子に比べると、磁化固定層３０の界面でより多く反射される。結果として、磁化自由層１０内では、第２方向のスピン角運動量を有する電子がマジョリティとなり、第２方向への磁化反転が誘起される。磁化自由層１０の磁化が第２方向であり、磁化固定層３０の磁化方向が第１方向であるから、両磁化は反平行の状態にある。したがって、“１”状態（データ  “１”が記録された状態）が書き込まれることになる。【００４６】  一方、書き込み電流が磁化自由層１０から非磁性層２０を通して磁化固定層３０へ流れた場合、伝導電子は、磁化固定層３０から第１非磁性層２０を通して磁化自由層１０へと流れる。例えば、磁化固定層３０の磁化方向が第１方向に固定されていると、第１方向のスピン角運動量を有する多くの伝導電子が磁化自由層１０へ流れ込む。結果として、磁化自由層１０内では、第１方向のスピン角運動量を有する電子がマジョリティとなり、第１方向への磁化反転が誘起される。磁化自由層１０の磁化が第１方向であり、磁化固定層３０の磁化方向が第１方向であるから、両磁化は平行の状態にある。したがって、“０”状態（データ“０”が記録された状態）が書き込まれることになる。【００４７】  上記方法により、“０”書き込み、及び、“１”書き込みが実現される。このとき、“１”状態からの“０”書き込み、及び、“０”状態からの“１”書き込みだけでなく、“０”状態からの“０”書き込み、及び、“１”状態からの“１”書き込みのようなオーバーライトも可能である。【００４８】  次に、データの読み出し方法について説明する。スピン注入磁化反転型の磁気抵抗効果素子からのデータ読み出しについては、磁気抵抗効果が利用される。具体的には、電流誘起磁壁移動型の磁気抵抗効果素子の場合と同様である。【００４９】  以上のように、ＭＲＡＭ５に用いられる磁気抵抗効果素子について、上記図２Ａ〜図２Ｄ及び図３Ａ〜図３Ｂに示されるスピン偏極電流書き込み型の磁気抵抗効果素子のいずれかを用いることができる。【００５０】  なお、各層の面内平面における形状は各図の例に限られず、円形、楕円形、長方形、ひし形、その他の多角形などであってもよい。また、適切な特性が得られるように、各層の表面に適宜凹凸を設けることも可能である。また、各層の面積についても任意性がある。【００５１】  次に、電流誘起磁界書き込み型のＭＲＡＭ４に用いられる磁気抵抗効果素子について説明する。図４Ａ〜図４Ｃは、本発明の実施例に係る、電流誘起磁界書き込み型の磁気抵抗効果素子の構成を示す模式図である。【００５２】  図４Ａの磁気抵抗効果素子は、磁化自由層２１０、磁化固定層２３０、磁化自由層２１０と磁化固定層２２０との間に設けられた非磁性層２２０を備えている。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【００５３】  磁化自由層２１０及び磁化固定層２３０は、強磁性体から構成されている。磁化自由層２１０及び磁化固定層２３０は、面内磁気異方性を有する面内磁化膜である。すなわち、磁化自由���２１０及び磁化固定層２３０は、面内方向（ｘｙ面内方向）に磁気異方性を有する。本実施例では、非磁性層２２０は絶縁体により構成されており、磁化自由層２１０、非磁性層２２０、及び磁化固定層２３０で磁気トンネル接合（ＭＴＪ）が形成されている。非磁性層２２０は、絶縁体により構成されることが望ましいが、半導体や導体から構成されてもよい。磁化自由層２１０、非磁性層２２０及び磁化固定層２３０の具体的な材料については、スピン偏極電流書込み型の磁気抵抗効果素子における磁化自由層１０、非磁性層２０及び磁化固定層３０と同じものを使用することができる。【００５４】  磁化固定層２３０は固定された磁化を有する。この固定磁化は、磁化固定層２３０の長手方向（ｘ方向）と垂直方向とするか、または垂直方向成分を有するようにする。一方、磁化自由層２１０は反転可能な磁化を有する。また磁化自由層２１０の磁化容易軸は磁化固定層２３０の長手方向（ｘ方向）と垂直方向とするか、または垂直方向成分を有するようにする。このような磁気異方性は形状磁気異方性によって付与することができる。【００５５】  磁化固定層２３０の固定磁化、及び磁化自由層２１０の磁化容易軸が上述の通りであるとき、磁化自由層２１０の磁化は磁化固定層２３０の磁化に対して、平行成分か反平行成分のうちのいずれかを持ちうる。図４Ａの磁気抵抗効果素子においては、磁化自由層２１０の磁化の方向が記憶されるデータに対応する。【００５６】  次に、図４Ａの電流誘起磁界書き込み型の磁気抵抗効果素子の動作方法、具体的には、書き込み方法及び読み出し方法について説明する。【００５７】  データの書き込み方法について説明する。まず、磁化固定層２３０に書き込み電流を流す。その書き込み電流により発生する電流誘起磁界により、磁化自由層２１０の磁化を反転させる。そのとき、書き込み電流の向きで発生する電流誘起磁界の向きを制御して、磁化自由層２１０の磁化を所望の向きに変化させることが出来る。それにより、磁化自由層２１０に所望のデータを記録する。磁化固定層２３０はその役割からベース電極と参照されることもある。そして、磁化固定層２３０、すなわちベース電極に書き込み電流を流すこのような書き込み方式をベース書き込み型とも言うことができる。この方式では、磁気抵抗効果素子に直接書き込み電流を流すので、電流誘起磁界の大きさが相対的に大きくなる。そのため、書き込み電流を小さくすることが出来る。また、磁化固定層２３０は書き込み電流を導入することから、電気抵抗が比較的小さいことが望ましい。そのために、磁化固定層２３０に導電層を隣接させて電気抵抗を下げてもよい。【００５８】  次に、データの読み出し方法について説明する。まず、非磁性層２２０を介して磁化固定層２３０と磁化自由層２１０との間で読み出し電流を流す。そして、磁化固定層２３０の磁化と磁化自由層２１０の磁化との間の相対角に応じた抵抗の変化を検出することでデータを読み出す。たとえば、磁化固定層２３０の磁化と磁化自由層２１０の磁化とが平行の場合（例示：“０”を記憶）、低抵抗状態が実現され、磁化固定層２３０の磁化と磁化自由層２１０の磁化とが反平行の場合（例示：“１”を記憶）、高抵抗状態が実現される。磁気抵抗効果素子の抵抗の変化が、電圧信号、又は電流信号として検知され、その電圧信号、又は電流信号を用いて磁気抵抗効果素子に記憶されているデータが判別される。【００５９】  図４Ｂの磁気抵抗効果素子は、磁化自由層２１０、磁化固定層２３０ａ、磁化自由層２１０と磁化固定層２３０ａとの間に設けられた非磁性層２２０、及び磁化自由層２１０の近傍に設けられた導電層２５０を備えている。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【００６０】  図４Ｂの磁化自由層２１０、磁化固定層２３０ａ、非磁性層２２０は、図４Ａの磁化自由層２１０、磁化固定層２３０、非磁性層２２０と同じである。ただし、磁化固定層２３０ａには書き込み電流が流されない点で、図４Ａの磁化固定層２３０と異なる。【００６１】  導電層２５０は、データ書き込み用の配線層であり、導電体で形成されている。導電層２５０内部を流れる書き込み電流が発生する電流誘起磁界により、磁化自由層２１０の磁化が向きが制御される。すなわち、当該電流誘起磁界により、磁気抵抗効果素子はデータが書き込まれる。書き込み電流を磁化固定層（強磁性体）ではなく、銅（Ｃｕ）やアルミニウム（Ａｌ）のような高導電率の導電体で形成された導電層２５０に流すので、書き込み配線抵抗をより低くすることが出来る。導電層２５０は、磁化固定層２３０ａ（又は導電層２５０により近い場合には磁化自由層）とコンタクトを介して電気的に接続されていても良い。  その他の構成は、図４Ａの場合と同様であるのでその説明を省略する。【００６２】  次に、図４Ｂの電流誘起磁界書き込み型の磁気抵抗効果素子の動作方法、具体的には、書き込み方法及び読み出し方法について説明する。【００６３】  データの書き込み方法について説明する。まず、導電層９０の一端から他端へ書き込み電流を流す。その書き込み電流により発生する電流誘起磁界により、磁化自由層２１０の磁化を反転させる。そのとき、書き込み電流の向きで発生する電流誘起磁界の向きを制御して、磁化自由層２１０の磁化を所望の向きに変化させることが出来る。それにより、磁化自由層２１０に所望のデータを記録する。導電層２５０に書き込み電流を流すこのような書き込み方式は書き込み専用の配線を設けることから、配線層書き込み型とも言うことができる。【００６４】  次に、データの読み出し方法について説明する。まず、磁化自由層２１０、非磁性層２２０及び磁化固定層２３０ａの経路で読み出し電流を流す。そして、磁化固定層２３０ａの磁化と磁化自由層２１０の磁化との間の相対角に応じた抵抗の変化を検出することでデータを読み出す。たとえば、磁化固定層２３０ａの磁化と磁化自由層２１０の磁化とが平行の場合（例示：“０”を記憶）、低抵抗状態が実現され、磁化固定層２３０ａの磁化と磁化自由層２１０の磁化とが反平行の場合（例示：“１”を記憶）、高抵抗状態が実現される。磁気抵抗効果素子の抵抗の変化が、電圧信号、又は電流信号として検知され、その電圧信号、又は電流信号を用いて磁気抵抗効果素子に記憶されているデータが判別される。【００６５】  図４Ｃの磁気抵抗効果素子は、磁化固定層２３０ｂ、磁化自由層��１０、磁化固定層２３０ｂと磁化自由層２１０との間に設けられた非磁性層２２０、磁化自由層２１０を挟んで非磁性層２２０と反対側に設けられた導電層２５０、及び導電層２５０を挟んで磁化自由層２１０と反対側に設けられた磁化自由層２１０ａを備えている。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【００６６】  磁化自由層２１０、磁化固定層２３０ｂ、非磁性層２２０は、図４Ｂの磁化自由層２１０、磁化固定層２３０ａ、非磁性層２２０と同じである。ただし、磁化自由層が磁化自由層２１０と磁化自由層２１０ａと２層ある点、導電層２５０が磁化自由層２１０と磁化自由層２１０ａとの間にある点で、図４Ｂの磁気抵抗効果素子と異なる。【００６７】  磁化自由層２１０ａは、好適には磁化自由層２１０と同じ強磁性体の材料で形成され、同じ面内磁気異方性を有し、反転可能な逆方向の磁化を有している。磁化自由層２１０ａは、磁化自由層２１０と反強磁性的に磁気結合し、互いの磁化を安定化させている。また、導電層２５０を挟んで両側に位置する磁化自由層２１０ａと磁化自由層２１０は、書込み動作時に、導電層２５０を流れる書き込み電流により発生する電流誘起磁界を増幅する機能を有している。なお、磁化自由層２１０、非磁性層２２０、磁化固定層２３０ｂ及び磁化自由層２１０ａをこの順に積層し、磁化固定層２３０ｂに導電層２５０の機能を兼ねさせる構成とすることも可能である。ただし、この場合には磁化固定層２３０ｂと磁化自由層２１０ａの間に非磁性層が挿入され、磁化固定層２３０ｂと磁化自由層２１０ａの間での磁気結合が切られる。  その他の構成は、図４Ｂの場合と同様であるのでその説明を省略する。【００６８】  次に、本実施例の磁気抵抗効果素子８ｂのデータの書き込み方法については、導電層２５０を流れる書き込み電流による電流誘起磁界が磁化自由層２１０ａと磁化自由層２１０によって増幅させる点や、その電流誘起磁界により磁化自由層２１０ａが磁化自由層２１０と逆向きに磁化される点を除けば、図４Ｂの場合と同様であるのでその説明を省略する。磁化自由層２１０ａと磁化自由層２１０との中間に書き込み配線層となる導電層２５０が位置し、ここに書き込み電流を流すこのような書き込み方式を中間配線層書き込み型とも言う。  また、この磁気抵抗効果素子からのデータの読み出し方法については、図４Ｂの場合と同様であるのでその説明を省略する。【００６９】  また、図４Ｃでは磁化自由層２１０と磁化自由層２１０ａはほぼ同じ形状であるものとして描かれているが、この２層の形状は異なってもよい。例えば磁化自由層２１０ａは導電層２５０と同形状をしていてもよい。この場合には磁化自由層２１０ａの磁化は定常状態ではその長手方向であるｘ方向を向き、導電層２５０に電流が導入されたときに、電流誘起磁界の方向に回転し、磁化自由層２１０に効率的に磁界を印加することができる。このような役割を有する磁化自由層２１０ａはしばしばクラッド層、またはヨーク層などと参照される。【００７０】  上記説明において、図４Ａ〜図４Ｃの電流誘起磁界書き込み型の磁気抵抗効果素子は、すべて磁化自由層や磁化固定層が面内磁気異方性を有する面内磁化膜で構成された例を示している。しかし、本発明はそれに限定されるものではなく、磁化自由層や磁化固定層が垂直磁気異方性を有する垂直磁化膜で構成されていても良い。【００７１】  以上のように、ＭＲＡＭ４に用いられる磁気抵抗効果素子について、上記図４Ａ〜図４Ｃに示される電流誘起磁界書き込み型の磁気抵抗効果素子のいずれかを用いることができる。【００７２】  なお、各層の面内平面における形状は各図の例に限られず、円形、楕円形、長方形、ひし形、その他の多角形などであってもよい。また、適切な特性が得られるように、各層の表面に適宜凹凸を設けることも可能である。また、各層の面積についても任意性がある。【００７３】  本発明では、メモリ搭載型の半導体装置において、要求される機能に応じて適切な種類のＭＲＡＭを選択し配置する。例えば、高速動作が要求される論理回路用のメモリとしては、図４Ａ〜図４Ｃに示される高速動作が可能な電流誘起磁界書き込み型の磁気抵抗効果素子を用いたＭＲＡＭを用いる。一方、低電流（大容量・高集積）が要求される主記憶装置や補助記憶装置用のメモリとして、図２Ａ〜図２Ｄ及び図３Ａ及び図３Ｂに示される低電流化（大容量化・高集積化）が可能なスピン偏極電流書込み型の磁気抵抗効果素子を用いたＭＲＡＭを用いる。このように、高速動作用のメモリと低電流（大容量・高集積）用のメモリについて、２種類のＭＲＡＭを組み合わせて用いることで、高速処理と大容量処理とを両立させた不揮発性メモリ混載システム（メモリ搭載型半導体装置）を得ることができる。【００７４】  次に、本実施例のＭＲＡＭ４、５におけるメモリセル３０１の回路構成について、図５Ａ及び図５Ｂを用いて説明する。図５Ａ及び図５Ｂにおいて、メモリセル３０１の記憶そしとして、上記スピン偏極電流書き込み型の電流誘起磁壁移動型及びスピン注入磁化反転型、及び、電流誘起磁界書き込み型のいずれの磁気抵抗効果素子に対しても用いることができる。【００７５】  図５Ａは、本実施例の磁気抵抗効果素子が集積化されたメモリセルの構成例を示す回路図である。図５Ａには、単一のメモリセル３０１の回路構成が図示されているが、実際には複数のメモリセル３０１がアレイ状に配置されてＭＲＡＭ４、５に集積化されていることは、当業者には理解されよう。【００７６】  図５Ａにおいて、電流誘起磁壁移動型の磁気抵抗効果素子（図２Ａ〜図２Ｄ）の場合、磁化固定層３０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ３を介して接続される。磁化自由層１０に接続される２つの端子は、一方がＭＯＳトランジスタＭ１の一方のソース／ドレインにノードＮ１を介して接続され、他方がＭＯＳトランジスタＭ２の一方のソース／ドレインにノードＮ２を介して接続される。また、ＭＯＳトランジスタＭ１、Ｍ２の他方のソース／ドレインは、それぞれ書き込みのためのビット線ＢＬ１、ＢＬ２に接続される。更に、ＭＯＳトランジスタＭ１、Ｍ２のゲート電極はワード線ＷＬに接続される。すなわち、図中の３１０は第１磁化自由層１０に対応する。【００７７】  スピン注入磁化反転型の磁気抵抗効果素子（図３Ａ〜図３Ｂ）の場合、磁化固定層３０及び第１磁化自由層１０のいずれか一���はＭＯＳトランジスタＭ１の一方のソース／ドレインにノードＮ１を介して接続され、他方はＭＯＳトランジスタＭ２の一方のソース／ドレインにノードＮ２を介して接続される。また、ＭＯＳトランジスタＭ１、Ｍ２の他方のソース／ドレインは、それぞれビット線ＢＬ１、ＢＬ２に接続される。更に、ＭＯＳトランジスタＭ１、Ｍ２のゲート電極はワード線ＷＬに接続される。図中の３１０は磁化固定層３０、非磁性層２０及び第１磁化自由層１０に対応する。この場合、図示されないが、磁化固定層３０及び第１磁化自由層１０のいずれか一方が、（ノードＮ３ではなく）ノードＮ１を介してグラウンド線ＧＮＤに接続される。【００７８】  電流誘起磁界書き込み型の磁気抵抗効果素子（図４Ａ）の場合、磁化固定層２３０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１の一方のソース／ドレインにノードＮ１を介して接続され、他方がＭＯＳトランジスタＭ２の一方のソース／ドレインにノードＮ２を介して接続される。磁化自由層２１０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ３を介して接続される。図中の３１０は磁化固定層２３０に対応する。【００７９】  電流誘起磁界書き込み型の磁気抵抗効果素子（図４Ｂ）の場合、導電層２５０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１の一方のソース／ドレインにノードＮ１を介して接続され、他方がＭＯＳトランジスタＭ２の一方のソース／ドレインにノードＮ２を介して接続される。磁化自由層２１０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ３を介して接続される。ただし、この場合、磁化固定層２３０ａと導電層２５０とは電気的に接続されている。図中の３１０は導電層２５０に対応する。【００８０】  電流誘起磁界書き込み型の磁気抵抗効果素子（図４Ｃ）の場合、導電層２５０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１の一方のソース／ドレインにノードＮ１を介して接続され、他方がＭＯＳトランジスタＭ２の一方のソース／ドレインにノードＮ２を介して接続される。磁化固定層２３０ｂに接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ３を介して接続される。図中の３１０は導電層２５０に対応する。【００８１】  図５Ｂは、本実施例のメモリセルが集積化されたＭＲＡＭの構成例を示すブロック図である。図５Ｂにおいて、ＭＲＡＭ３６０は、複数のメモリセル３０１がマトリックス状に配置されたメモリセルアレイ３６１を有している。このメモリセルアレイ３６１は、図５Ａで説明されたデータの記録に用いられるメモリセル３０１と共に、データ読み出しの際に参照されるリファレンスセル３０１ｒを含んでいる。リファレンスセル３０１ｒの構造は、メモリセル３０１と同じである。【００８２】  ワード線ＷＬは、Ｘセレクタ３６２に接続されている。Ｘセレクタ３６２は、データの書込み動作時、及び読出し動作時において、対象メモリセル３０１ｓにつながるワード線ＷＬを選択ワード線ＷＬｓとして選択する。ビット線ＢＬ１はＹ側電流終端回路３６４に接続されており、ビット線ＢＬ２はＹセレクタ３６３に接続されている。Ｙセレクタ３６３は、データの書込み動作時、及び読出し動作時において、対象メモリセル３０１ｓにつながるビット線ＢＬ２を選択ビット線ＢＬ２ｓとして選択する。Ｙ側電流終端回路３６４は、対象メモリセル３０１ｓにつながるビット線ＢＬ１を選択ビット線ＢＬ１ｓとして選択する。【００８３】  Ｙ側電流源回路３６５は、データ書込み動作時、選択ビット線ＢＬ２ｓに対し、所定の書き込み電流（Ｉｗｒｉｔｅ）の供給又は引き込みを行う。Ｙ側電源回路３６６は、データ書き込み動作時、Ｙ側電流終端回路３６４に所定の電圧を供給する。その結果、書き込み電流（Ｉｗｒｉｔｅ）は、Ｙセレクタ３６３へ流れ込む、あるいは、Ｙセレクタ３６３から流れ出す。これらＸセレクタ３６２、Ｙセレクタ３６３、Ｙ側電流終端回路３６４、Ｙ側電流源回路３６５、及びＹ側電源回路３６６は、メモリセル３０１に書き込み電流（Ｉｗｒｉｔｅ）を供給するための「書き込み電流供給回路」を構成している。【００８４】  読み出し電流付加回路３６７は、データ読み出し動作時、選択第２ビット線ＢＬ２ｓに所定の読み出し電流（Ｉｒｅａｄ）を流す。Ｙ側電流終端回路３６４は、ビット線ＢＬ１を“Ｏｐｅｎ”に設定する。また、読み出し電流負荷回路３６７は、リファレンスセル３０１ｒにつながるリファレンスビット線ＢＬ２ｒに所定の読み出し電流（Ｉｒｅａｄ）を流す。センスアンプ３６８は、リファレンスビット線ＢＬ２ｒの電位と選択ビット線ＢＬ２ｓの電位の差に基づいて、対象メモリセル３０１ｓからデータを読み出し、そのデータを出力する。これらＸセレクタ３６２、Ｙセレクタ３６３、Ｙ側電流終端回路３６４、読み出し電流付加回路３６７、及びセンスアンプ３６８は、メモリセル３０１に読み出し電流（Ｉｒｅａｄ）を供給するための「読み出し電流供給回路」を構成している。【００８５】  次に、図５Ａ及び図５Ｂに示されるＭＲＡＭにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合、ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１、Ｍ２が“ＯＮ”にされる。また、ビット線ＢＬ１、ＢＬ２のいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｌｏｗ”レベルにプルダウンされる。ビット線ＢＬ１、ＢＬ２のどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“ｌｏｗ”レベルにプルダウンするかは、当該磁気抵抗効果素子に書き込まれるべきデータにより決定される。以上により、データ“０”と“１”を書き分けることができる。【００８６】  一方、読み出しを行う場合、ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１、Ｍ２が“ＯＮ”にされる。また、ビット線ＢＬ１、ＢＬ２のいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｏｐｅｎ”（フローティング）に設定される。このときビット線ＢＬ１、ＢＬ２の一方から、磁気抵抗効果素子を貫通する読み出し電流がグラウンド線ＧＮＤへと流れる。読み出し電流が流されるビット線の電位、又は、読み出し電流の大きさは、磁気抵抗効果による磁気抵抗効果素子の抵抗の変化に依存する。この抵抗の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。【００８７】  ただし、図５Ａ及び図５Ｂに示され��回路構成、及び、ここで述べられた回路動作は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。【００８８】  電流誘起磁界書込み型の磁気抵抗効果素子（図４Ａ〜図４Ｃ）に対して、図５Ａの回路構成を適用した場合、２００ＭＨｚ以上での動作が可能となることが報告されている（Ｎ．Ｓａｋｉｍｕｒａ  ｅｔ  ａｌ．，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４２，２００７，ｐｐ．８３０．）。ただし、より高速な動作を行うために、図６に示されるような他の回路構成を用いることも可能である。【００８９】  図６は、本実施例の磁気抵抗効果素子が集積化されたメモリセルの他の構成例を示す回路図である。図６には、単一のメモリセル３０２の回路構成が図示されているが、実際には複数のメモリセル３０２がアレイ状に配置されてＭＲＡＭに集積化されていることは、当業者には理解されよう。電流誘起磁界書込み型の磁気抵抗効果素子（図４Ａ〜図４Ｃ）に対して、図６の回路構成を適用した場合、５００ＭＨｚ以上での動作が可能となることが報告されている（Ｎ．Ｓａｋｉｍｕｒａ  ｅｔ  ａｌ．，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４２，２００７，ｐｐ．８３０．）。【００９０】  なお、図６は、一つのメモリセル３０２に２つのＭＴＪ１とＭＴＪ２が用いられている。ＭＴＪ１とＭＴＪ２には相補なデータ（“０”と“１”又は“１”と“０”）が記憶される。加えて、メモリセル３０２内で、ＭＯＳトランジスタＭ１３、Ｍ１４により読み出し信号が増幅される。【００９１】  ＭＴＪ１及びＭＴＪ２として図４Ａの第１及び第２の磁気抵抗効果素子を用いる場合、第２の磁気抵抗効果素子（ＭＴＪ２）では、磁化固定層２３０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１１の一方のソース／ドレインにノードＮ１１を介して接続され、他方が第１の磁気抵抗効果素子（ＭＴＪ１）の磁化固定層２３０の一方の端子にノードＮ１２を介して接続される。磁化自由層２１０に接続される端子は、読み出し電流を供給する配線ＳＰＬにノードＮ１４を介して接続される。第１の磁気抵抗効果素子（ＭＴＪ１）では、磁化固定層２３０の両端に接続される２つの端子は、一方が第２の磁気抵抗効果素子（ＭＴＪ２）の磁化固定層２３０の他方の端子にノードＮ１２を介して接続され、他方がＭＯＳトランジスタＭ１２の一方のソース／ドレインにノードＮ１３を介して接続される。磁化自由層２１０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ１５を介して接続される。すなわち、図中の３１１、３１２は、それぞれ第２及び第１の磁気抵抗効果素子の磁化固定層２３０に対応する。【００９２】  ＭＴＪ１及びＭＴＪ２として図４Ｂの第１及び第２の磁気抵抗効果素子を用いる場合、第２の磁気抵抗効果素子（ＭＴＪ２）では、導電層２５０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１１の一方のソース／ドレインにノードＮ１１を介して接続され、他方が第１の磁気抵抗効果素子（ＭＴＪ１）の導電層２５０の一方の端子にノードＮ１２を介して接続される。磁化自由層２１０に接続される端子は、���み出し電流を供給する配線ＳＰＬにノードＮ１４を介して接続される。第１の磁気抵抗効果素子（ＭＴＪ１）では、導電層２５０の両端に接続される２つの端子は、一方が第２の磁気抵抗効果素子（ＭＴＪ２）の導電層２５０の他方の端子にノードＮ１２を介して接続され、他方がＭＯＳトランジスタＭ１２の一方のソース／ドレインにノードＮ１３を介して接続される。磁化自由層２１０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ１５を介して接続される。すなわち、図中の３１１、３１２は、それぞれ第２及び第１の磁気抵抗効果素子の導電層２５０に対応する。【００９３】  ＭＴＪ１及びＭＴＪ２として図４Ｃの第１及び第２の磁気抵抗効果素子を用いる場合、第２の磁気抵抗効果素子（ＭＴＪ２）では、導電層２５０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１１の一方のソース／ドレインにノードＮ１１を介して接続され、他方が第１の磁気抵抗効果素子（ＭＴＪ１）の導電層２５０の一方の端子にノードＮ１２を介して接続される。磁化固定層２３０ｂに接続される端子は、読み出し電流を供給する配線ＳＰＬにノードＮ１４を介して接続される。第１の磁気抵抗効果素子（ＭＴＪ１）では、導電層２５０の両端に接続される２つの端子は、一方が第２の磁気抵抗効果素子（ＭＴＪ２）の導電層２５０の他方の端子にノードＮ１２を介して接続され、他方がＭＯＳトランジスタＭ１２の一方のソース／ドレインにノードＮ１３を介して接続される。磁化固定層２３０ｂに接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ１５を介して接続される。すなわち、図中の３１１、３１２は、それぞれ第２及び第１の磁気抵抗効果素子の導電層２５０に対応する。【００９４】  ＭＴＪ１及びＭＴＪ２として図２Ａ〜図２Ｄの第１及び第２の磁気抵抗効果素子９を用いる場合、第２の磁気抵抗効果素子（ＭＴＪ２）では、磁化固定層３０に接続される端子は、読み出し電流を供給する配線ＳＰＬに接続される。磁化自由層１０に接続される２つの端子は、一方がＭＯＳトランジスタＭ１１の一方のソース／ドレインにノードＮ１１を介して接続され、他方が第１の磁気抵抗効果素子（ＭＴＪ１）の磁化自由層１０の一端にノードＮ１２を介して接続される。第１の磁気抵抗効果素子（ＭＴＪ１）では、磁化固定層３０に接続される端子は、読み出しのためのグラウンド線ＧＮＤに接続される。磁化自由層１０に接続される２つの端子は、一方が第２の磁気抵抗効果素子（ＭＴＪ２）の磁化自由層１０の他端にノードＮ１２を介して接続され、他方がＭＯＳトランジスタＭ１２の一方のソース／ドレインにノードＮ１３を介して接続される。すなわち、図中の３１１、３１２は、それぞれ第２及び第１の磁気抵抗効果素子の磁化自由層１０に対応する。【００９５】  ＭＴＪ１及びＭＴＪ２として図３Ａ〜図３Ｂの第１及び第２の磁気抵抗効果素子を用いる場合、第２の磁気抵抗効果素子（ＭＴＪ２）では、磁化自由層１０及び磁化固定層３０のいずれか一方は、一方がＭＯＳトランジスタＭ１１の一方のソース／ドレインにノードＮ１１を介して接続され、他方が第１の磁気抵抗効果素子（ＭＴＪ１）における磁化自由層１０及び磁化固定層３０のうちの同���方の端子にノードＮ１２を介して接続される。第１の磁気抵抗効果素子（ＭＴＪ１）では、磁化自由層１０及び磁化固定層３０のうちのノードＮ１２に接続された第２の磁気抵抗効果素子（ＭＴＪ２）と同じ方が、第２の磁気抵抗効果素子（ＭＴＪ２）にノードＮ１２を介して接続され、磁化自由層１０及び磁化固定層３０のうちの残りが、ＭＯＳトランジスタＭ１２の一方のソース／ドレインにノードＮ１３を介して接続される。図示されないが、読み出し電流を供給する配線ＳＰＬのノードＮ１４はノードＮ１１に接続され、グラウンド線ＧＮＤのノードＮ１５はノードＮ１３に接続される。図中の３１１、３１２は、それぞれ第２及び第１の磁気抵抗効果素子に対応する。【００９６】  次に、図６に示されるＭＲＡＭにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合、ワード線ＷＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１１、Ｍ１２が“ＯＮ”にされる。また、ビット線ＷＢＬａ、ＷＢＬｂのいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｌｏｗ”レベルにプルダウンされる。ビット線ＷＢＬａ、ＷＢＬｂのどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“ｌｏｗ”レベルにプルダウンするかは、ＭＴＪ１及びＭＴＪ２に書き込まれるべきデータにより決定される。これにより、ＭＴＪ２とＭＴＪ１には相補なデータ（“０”と“１”又は“１”と“０”）が記憶される。【００９７】  一方、読み出しを行う場合、ワード線ＲＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１５が“ＯＮ”にされる。また、読出し電圧供給線ＳＰＬが“ｈｉｇｈ”レベルにプルアップされる。このとき読出し電圧供給線ＳＰＬから、ノードＮ１４、ノードＮ１１、ＭＴＪ２、ノードＮ１２、ＭＴＪ１、ノードＮ１３、ノードＮ１５の経路を通る読み出し電流がＭＴＪ１及びＭＴＪ２を経由してグラウンド線ＧＮＤへと流れる。このとき、ＭＴＪ２とＭＴＪ１との間のノードＮ１２の電位は、ＭＴＪ２とＭＴＪ１に記憶された相補的なデータに依存する。したがって、ノードＮ１２の電位をＭＯＳトランジスタＭ１３、Ｍ１４で増幅して、ビット線ＲＢＬで検知することにより高速での読み出しが可能となる。【００９８】  ただし、図６に示された回路構成、及び、ここで述べられた回路動作は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。【００９９】  （第１変形例）  次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成について説明する。図７Ａ〜図７Ｄは、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成を示す概略図である。本発明の実施例に係る磁気抵抗効果素子８と磁気抵抗効果素子９とは同一のチップ上に形成されている。ただし、図中の各構成内の白抜き矢印は、磁化の向きを示している（以下同じ）。【０１００】  図７Ａに示すように、磁気抵抗効果素子９は、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書込み型の電流誘起磁壁移動型の磁気抵抗効果素子である。磁気抵抗効果素子９は、磁化自由層１０、磁化固定層３０、磁化自由層１０と磁化固定層���０との間に設けられた非磁性層２０を備えている。磁気抵抗効果素子９は、図２Ｂに記載の磁気抵抗効果素子と同じである。磁化自由層１０の端子として、コンタクト４１が第１磁化固定領域１１ａに接続され、コンタクト４２が第２磁化固定領域１１ｂに接続されている。各コンタクトは、例えば、メモリセルのＭＯＳトランジスタ（図５Ａ参照）に接続される。磁化固定層３０は、例えば、グランド線ＧＮＤ（図５Ａ参照）に接続される。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【０１０１】  磁気抵抗効果素子９において、書き込み電流は、コンタクト４１、第１磁化固定領域１１ａ、磁化自由領域１２、第２磁化固定領域１１ｂ及びコンタクト４２の経路を流れる。これにより、磁化自由層１０の磁壁がその書き込み電流に応じて移動する。また、読み出し電流は、磁化固定層３０、非磁性層２０及び磁化自由層１０（磁化自由領域１２）で構成される磁気トンネル接合（ＭＴＪ）を流れる。その他の構成及び動作については、図２Ｂの磁気抵抗効果素子に関連して記載されたとおりである。なお、磁化自由層１０の形状は、図２Ａ〜図２Ｄのいずれであっても良い。【０１０２】  磁気抵抗効果素子８は、高速動作向けのＭＲＡＭ４のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。特に、磁気抵抗効果素子８は前述の配線層書込み型である。磁気抵抗効果素子８は、磁化自由層２１０、非磁性層２２０、磁化固定層２３０ａ、及び磁化自由層２１０の近傍に設けられた導電層２５０を備えている。磁気抵抗効果素子８は、垂直磁化膜を用いているほかは図４Ｂに記載の磁気抵抗効果素子と同じである。磁化自由層２１０はメタル層２５７を介して導電層２５０に接続されている。導電層２５０は、一端がコンタクト２５５に接続され、他端がコンタクト２５６にそれぞれ接続されている。各コンタクトは、例えば、メモリセルのＭＯＳトランジスタ（図５Ａ参照）に接続される。磁化固定層２３０ａは、例えば、グランド線ＧＮＤ（図５Ａ参照）に接続される。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【０１０３】  図７Ａの例では、導電層２５０は、磁化自由層２１０、非磁性層２２０及び磁化固定層２３０ａと同じ材料の積層体から構成されている。書き込み電流はどの材料の層を流れても良い。【０１０４】  磁気抵抗効果素子８において、書き込み電流は、コンタクト２５５、導電層２５０、コンタクト２５６の経路を流れる。これにより、導電層２５０の周囲（磁化自由層２１０を含む範囲）に磁界が誘起される。また、読み出し電流は、磁化固定層２３０ａ、非磁性層２２０及び磁化自由層２１０で構成される磁気トンネル接合（ＭＴＪ）の経路を流れる。その他の構成及び動作については、図４Ｂの磁気抵抗効果素子に関連して記載されたとおりである。【０１０５】  導電層２５０の形状は、そこを流れる書き込み電流が磁化自由層２１０を含む範囲に所望の磁界を誘起可能であれば、特に制限は無い。例えば、図７Ｂは図７Ａの磁気抵抗効果素子８をｚ方向から見た平面図であるが、導電層２５０は、磁気トンネル接合（磁化自由層２１０、非磁性層２２０及び磁化固定層２３０）を囲むような略Ｃ字型の形状であっても良い。また、図７Ｃに示されるように、導電層２５０は、磁気トンネル接合の横を直線的に伸びる略Ｉ字型の形状の導電層２５０ａであっても良い。更に、図７Ｄに示されるように、導電層２５０は、磁気トンネル接合の横を屈曲しながら通るような略Ｌ字型の形状の導電層２５０ｂであっても良い。【０１０６】  本変形例の場合、既述の効果に加えて、以下の効果を有する。  発明の実施例に係る磁気抵抗効果素子８と磁気抵抗効果素子９とは同一のチップ上に形成されている。そして、磁気抵抗効果素子８の磁化自由層２１０、非磁性層２２０及び磁化固定層２３０ａは、それぞれ磁気抵抗効果素子９の磁化自由層１０、非磁性層２０及び磁化固定層３０と同一レイヤーに同一材料で同時に形成することができる。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。また、図７Ａ〜図７Ｄの場合、導電層２５０も、磁化自由層２１０、非磁性層２２０及び磁化固定層２３０ａと同じ材料の積層体から構成されているので、同様に同一のプロセスでの形成が可能であり、より低コスト且つ短時間で半導体装置１を製造することが可能となる。【０１０７】（第２変形例）  次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第２変形例の構成について説明する。図８は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第２変形例の構成を示す斜視図である。本発明の実施例の第２変形例に係る磁気抵抗効果素子８ａと磁気抵抗効果素子９ａとは同一のチップ上に形成されている。【０１０８】  図８に示すように、磁気抵抗効果素子９ａは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書込み型の電流誘起磁壁移動型の磁気抵抗効果素子である。磁気抵抗効果素子９ａは、磁化自由層１０、磁化固定層３０、磁化自由層１０と磁化固定層３０との間に設けられた非磁性層２０を備えている。磁気抵抗効果素子９ａは、図２Ａに記載の磁気抵抗効果素子と同じである。磁化自由層１０の端子として、コンタクト４１が第１磁化固定領域１１ａに接続され、コンタクト４２が第２磁化固定領域１１ｂに接続されている。各コンタクトは、例えば、メモリセルのＭＯＳトランジスタ（図５Ａ参照）に接続される。磁化固定層３０は、例えば、グランド線ＧＮＤ（図５Ａ参照）に接続される。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【０１０９】  磁気抵抗効果素子９ａにおいて、書き込み電流は、コンタクト４１（＋４１ａ）、第１磁化固定領域１１ａ、磁化自由領域１２、第２磁化固定領域１１ｂ及びコンタクト４２（＋４２ａ）の経路を流れる。これにより、磁化自由層１０の磁壁がその書き込み電流に応じて移動する。また、読み出し電流は、磁化固定層３０、非磁性層２０及び磁化自由層１０（磁化自由領域１２）で構成される磁気トンネル接合（ＭＴＪ）を流れる。その他の構成及び動作については、図２Ａの磁気抵抗効果素子に関連して��載されたとおりである。なお、磁化自由層１０の形状は、図２Ａ〜図２Ｄのいずれであっても良い。【０１１０】  磁気抵抗効果素子８ａは、高速動作向けのＭＲＡＭ４のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。特に、磁気抵抗効果素子８ａは前述の中間層配線書き込み型である。磁気抵抗効果素子８ａは、磁化固定層２３０ｂ、非磁性層２２０、磁化自由層２１０、導電層２５０及び磁化自由層２１０ｂを備えている。磁気抵抗効果素子８ａは、図４Ｃに記載の磁気抵抗効果素子と同じである。導電層２５０は、両端の端子が、例えば、２つのメモリセルのＭＯＳトランジスタ（図５Ａ参照）に接続される。磁化固定層２３０ｂは、例えば、グランド線ＧＮＤ（図５Ａ参照）に接続される。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【０１１１】  磁気抵抗効果素子８ａにおいて、書き込み電流は、導電層２５０を流れる。これにより、導電層２５０の周囲（磁化自由層２１０及び磁化自由層２１０ａを含む範囲）に磁界が誘起される。また、読み出し電流は、磁化固定層２３０ｂ、非磁性層２２０及び磁化自由層２１０で構成される磁気トンネル接合（ＭＴＪ）の経路を流れる。その他の構成及び動作については、図４Ｃの磁気抵抗効果素子に関連して記載されたとおりである。【０１１２】  本変形例の場合、既述の効果に加えて、以下の効果を有する。  発明の実施例に係る磁気抵抗効果素子８ａと磁気抵抗効果素子９ａとは同一のチップ上に形成されている。そして、磁気抵抗効果素子８ａの磁化自由層２１０ａ、導電層２５０ａ、磁化自由層２１０、非磁性層２２０及び磁化固定層２３０ｂは、それぞれ磁気抵抗効果素子９ａのコンタクト４１ａ、４２ａ、コンタクト４１、４２、磁化自由層１０、非磁性層２０及び磁化固定層３０と同一レイヤーに同一材料で同時に形成することができる。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【０１１３】（第３変形例）  次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第３変形例の構成について説明する。図９は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第３変形例の構成を示す斜視図である。本発明の実施例の第３変形例に係る磁気抵抗効果素子８ｂと磁気抵抗効果素子９ｂとは同一のチップ上に形成されている。【０１１４】  図９に示すように、磁気抵抗効果素子９ｂは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書込み型のスピン注入磁化反転型の磁気抵抗効果素子である。磁気抵抗効果素子９ｂは、磁化自由層１０、磁化固定層３０、磁化自由層１０と磁化固定層３０との間に設けられた非磁性層２０を備えている。磁気抵抗効果素子９ｂは、図３Ａに記載の磁気抵抗効果素子と同じである。磁化自由層１０の端子としてコンタクト９４、配線層９５が接続され、磁化固定層３０にコンタクト９１、配線層９２が接続されている。各コンタクト、配線層は、例えば、メモリセルのＭＯＳトランジスタ（図５Ａ参��）に接続される。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【０１１５】  磁気抵抗効果素子９ｂにおいて、書き込み電流は、コンタクト９１、磁化固定層３０、非磁性層２０、磁化自由層１０及びコンタクト９４の経路を流れる。これにより、磁化自由層１０の磁化方向がその書き込み電流に応じて変化する。また、読み出し電流は、磁化固定層３０、非磁性層２０及び磁化自由層１０で構成される磁気トンネル接合（ＭＴＪ）を流れる。その他の構成及び動作については、図３Ａの磁気抵抗効果素子に関連して記載されたとおりである。【０１１６】  磁気抵抗効果素子８ｂは、高速動作向けのＭＲＡＭ４のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。特に、磁気抵抗効果素子８ｂは前述のベース書き込み型である。磁気抵抗効果素子８ｂは、磁化固定層２３０、非磁性層２２０、及び磁化自由層２１０を備えている。磁気抵抗効果素子８ｂは、図４Ａに記載の磁気抵抗効果素子と同じである。磁化自由層２１０の端子としてコンタクト２５８、配線層２５９が接続されている。また、磁化固定層２３０の一方の端子としてコンタクト２６０、配線層２６１が接続され、他方の端子としてコンタクト２６２、配線層２６３が接続されている。磁化固定層２３０は、両端の端子が、例えば、２つのメモリセルのＭＯＳトランジスタ（図５Ａ参照）に接続される。磁化自由層２１０は、例えば、グランド線ＧＮＤ（図５Ａ参照）に接続される。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【０１１７】  磁気抵抗効果素子８ｂにおいて、書き込み電流は、磁化固定層２３０を流れる。これにより、磁化固定層２３０の周囲（磁化自由層２１０を含む範囲）に磁界が誘起される。また、読み出し電流は、磁化固定層２３０、非磁性層２２０及び磁化自由層２１０で構成される磁気トンネル接合（ＭＴＪ）の経路を流れる。その他の構成及び動作については、図４Ａの磁気抵抗効果素子に関連して記載されたとおりである。【０１１８】  本変形例の場合、既述の効果に加えて、以下の効果を有する。  発明の実施例に係る磁気抵抗効果素子８ｂと磁気抵抗効果素子９ｂとは同一のチップ上に形成されている。そして、磁気抵抗効果素子８ｂの磁化自由層２１０、非磁性層２２０及び磁化固定層２３０は、それぞれ磁気抵抗効果素子９ｂの磁化自由層１０、非磁性層２０及び磁化固定層３０と同一レイヤーに同一材料で同時に形成することができる。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【０１１９】（第４変形例）  次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第４変形例の構成について説明する。図１０は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第４変形例の構成を示す斜視図である。本発明の実施例の第４変形例に係る磁気抵抗効果素子８ｃと磁気抵抗効果素子９ｃとは同一のチップ上に形成されている。【０１２０】  図１０に示すように、磁気抵抗効果素子９ｃは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書込み型のスピン注入磁化反転型の磁気抵抗効果素子である。磁気抵抗効果素子９ｃは、磁化自由層１０、磁化固定層３０、磁化自由層１０と磁化固定層３０との間に設けられた非磁性層２０を備えている。磁気抵抗効果素子９ｃは、図３Ｂに記載の磁気抵抗効果素子と同じである。磁化自由層１０の端子としてコンタクト９４、配線層９５が接続され、磁化固定層３０にコンタクト９１、配線層９２が接続されている。各コンタクト、配線層は、例えば、メモリセルのＭＯＳトランジスタ（図５Ａ参照）に接続される。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【０１２１】  磁気抵抗効果素子９ｃにおいて、書き込み電流は、コンタクト９１、磁化固定層３０、非磁性層２０、磁化自由層１０及びコンタクト９４の経路を流れる。これにより、磁化自由層１０の磁化方向がその書き込み電流に応じて変化する。また、読み出し電流は、磁化固定層３０、非磁性層２０及び磁化自由層１０で構成される磁気トンネル接合（ＭＴＪ）を流れる。その他の構成及び動作については、図３Ｂの磁気抵抗効果素子に関連して記載されたとおりである。【０１２２】  磁気抵抗効果素子８ｃは、高速動作向けのＭＲＡＭ４のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。特に、磁気抵抗効果素子８ｃは前述の配線層書き込み型である。磁気抵抗効果素子８ｃは、磁化自由層２１０、非磁性層２２０、磁化固定層２３０ａ、及び磁化自由層２１０の近傍に設けられた導電層２５０ａを備えている。磁気抵抗効果素子８ｃは、垂直磁化膜を用いているほかは図４Ｂに記載の磁気抵抗効果素子と同じである。導電層２５０ａは、図７Ｃの導電層２５０ａと同じである。磁化固定層２３０ａはコンタクト２６７、メタル層２６８、コンタクト２６９を介して導電層２５０ａに接続されている。導電層２５０ａは、一端がコンタクト２７０、配線層２７１に接続され、他端がコンタクト２７２、配線層２７３にそれぞれ接続されている。コンタクト２７０、２７２は、例えば、メモリセルのＭＯＳトランジスタ（図５Ａ参照）に接続される。磁化自由層２１０は、例えば、グランド線ＧＮＤ（図５Ａ参照）に接続される。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。【０１２３】  図１０の例では、導電層２５０ａは、磁化自由層２１０、非磁性層２２０及び磁化固定層２３０ａと同じ材料の積層体から構成されている。書き込み電流はどの材料の層を流れても良い。【０１２４】  磁気抵抗効果素子８ｃにおいて、書き込み電流は、コンタクト２７０、導電層２５０ａ、コンタクト２７２の経路を流れる。これにより、導電層２５０ａの周囲（磁化自由層２１０を含む範囲）に磁界が誘起される。また、読み出し電流は、磁化固定層２３０ａ、非磁性層２２０及び磁化自由層２１０で構成される磁気トンネル接合（ＭＴＪ）の経路を流れる。その他の構成及び動作については、図４Ｂの磁気抵抗効果素子に関連して記載されたとおりである。【０１２５】  本変形例の場合、既��の効果に加えて、以下の効果を有する。  発明の実施例に係る磁気抵抗効果素子８ｃと磁気抵抗効果素子９ｃとは同一のチップ上に形成されている。そして、磁気抵抗効果素子８ｃの磁化自由層２１０、非磁性層２２０及び磁化固定層２３０ａは、それぞれ磁気抵抗効果素子９ｃの磁化自由層１０、非磁性層２０及び磁化固定層３０と同一レイヤーに同一材料で同時に形成することができる。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。また、図１０の場合、導電層２５０ａも、磁化自由層２１０、非磁性層２２０及び磁化固定層２３０ａと同じ材料の積層体から構成されているので、同様に同一のプロセスでの形成が可能であり、より低コスト且つ短時間で半導体装置１を製造することが可能となる。【０１２６】（第５変形例）  次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第５変形例の構成について説明する。図１１Ａ〜図１１Ｃは、本実施例に係る磁気抵抗効果素子の第５変形例の構成を模式的に示す概略図である。図１１Ａはその斜視図を、図１１Ｂ及び図１１Ｃはｘｙ平面図をそれぞれ示している。ただし、図１１Ａ及び図１１Ｂの組み合わせは垂直磁気異方性を有する場合を示し、図１１Ａ及び図１１Ｃの組み合わせは面内磁気異方性を有する場合を示している。【０１２７】  磁気抵抗効果素子９ｄは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書込み型の電流誘起磁壁移動型の磁気抵抗効果素子である。【０１２８】  図１１Ａ及び図１１Ｂ、又は、図１１Ａ及び図１１Ｃの構造を有する電流誘起磁壁移動型の磁気抵抗効果素子９ｄにおいて、第１磁化自由層１０は、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、磁化自由領域１２から構成される。ただし、図２Ａ〜図２Ｄに示されるような磁化自由領域１２の一方の端部に第１磁化固定領域１１ａが接続して設けられ、他方の端部に第２磁化固定領域１１ｂが接続して設けられるのではなく、磁化自由領域１２の一方の端部に第１磁化固定領域１１ａ、及び第２磁化固定領域１１ｂが接続して設けられる。すなわち、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２は三叉路（三叉、略Ｙ字型）を形成する。磁気固定層３０、非磁性層２０及び磁化自由領域２０が磁気トンネル接合（ＭＴＪ）を構成している。【０１２９】  図１１Ｂの場合、磁気抵抗効果素子９ｄにおいて、第１磁化自由層１０及び磁化固定層３０は膜厚方向に磁気異方性を有する（垂直磁気異方性）。そして、第１磁化自由層１０を構成する第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化は膜厚方向で互いに反平行方向に固定されている。磁化自由領域１２は、第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂの磁化のいずれかに平行な磁化を取り得る。磁化固定層３０の磁化は膜厚方向で固定されている。例えば、第１磁化固定領域１１ａは＋ｚ方向に磁化が固定され、第２磁化固定領域１１ｂは−ｚ方向に磁化が固定されている。磁化自由領域１２は、＋ｚ方向及び−ｚ方向のいずれかの磁化を取り得る。磁化固定層���０は、−ｚ方向に磁化が固定されている。【０１３０】  図１１Ｃの場合、磁気抵抗効果素子９ｄにおいて、第１磁化自由層１０及び磁化固定層３０は面内方向に磁気異方性を有する（面内磁気異方性）。そして、第１磁化自由層１０を構成する第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化は面内方向で、一方は、磁化自由領域１２へ向かう方向、他方は磁化自由領域１２から離れる方向に固定されている。磁化自由領域１２は、第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂとの接続部分に向かう方向又はその逆方向の磁化を取り得る。磁化固定層３０の磁化は磁化自由領域１２の磁化と略平行な面内方向で固定されている。例えば、第１磁化固定領域１１ａは磁化自由領域１２へ向かう方向に磁化が固定され、第２磁化固定領域１１ｂは磁化自由領域１２から離れる方向に磁化が固定されている。磁化自由領域１２は、＋ｘ方向及び−ｘ方向のいずれかの磁化を取り得る。磁化固定層３０は、＋ｘ方向に磁化が固定されている。【０１３１】  図１１Ａ及び図１１Ｂ、又は、図１１Ａ及び図１１Ｃの構造の磁気抵抗効果素子９ｄは４端子素子である。４つの端子のうちの１つは磁化固定層３０に設けられ、他の２つの端子は第１磁化固定領域１１ａと第２磁化固定領域１１ｂに設けられ、残りの１つの端子は磁化自由領域１２に設けられる。磁気抵抗効果素子９ｄにおいて、第１磁化固定領域１１ａと磁化自由領域１２の境界付近、または第２磁化固定領域１１ｂと磁化自由領域１２の境界付近のいずれか一方に磁壁が形成される。また、磁気抵抗効果素子９ｄにおいて、第１磁化固定領域１１ａと磁化自由領域１２の間、若しくは第２磁化固定領域１１ｂと磁化自由領域１２の間で電流を流すことにより書き込みを行う。この場合には、磁壁は第１磁化固定領域１１ａ、または第２磁化固定領域１１ｂと磁化自由領域１２の境界から出発して、磁化自由領域１２のもう一方の端部から抜けることで書き込みが行われる。【０１３２】  図１２Ａ〜図１２Ｂは、本実施例の磁気抵抗効果素子の第５変形例が集積化されたメモリセルの構成例を示す回路図である。これらは、磁気抵抗効果素子９ｄが図１１Ａ及び図１１Ｂ、又は、図１１Ａ及び図１１Ｃの構成を有している場合に採用される回路構成の二つの例を示している。  図１２Ａでは、１つのメモリセル３０３に対して２つのＭＯＳトランジスタＭ２１、Ｍ２２が設けられている。ＭＯＳトランジスタＭ２１のソース／ドレインの一方がグラウンド線ＧＮＤに接続されており、他方が第１磁化固定領域１１ａの一端（磁化自由領域１２との境界とは反対側）に接続されている。また、ＭＯＳトランジスタＭ２２のソース／ドレインの一方がグラウンド線ＧＮＤに接続されており、他方が第２磁化固定領域１１ｂの一端（磁化自由領域１２との境界とは反対側）に接続されている。ＭＯＳトランジスタＭ２１のゲートは、ワード線ＷＬａに接続されており、ＭＯＳトランジスタＭ２２のゲートは、ワード線ＷＬｂに接続されている。【０１３３】  また、磁化自由領域１２の端部（第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂとの境界とは反対側）には、ビット線ＢＬａが接続されている。このビット線ＢＬａは、書き込み電流を磁化自由層１０に供給するための書き込み配線である。また、磁気トンネル接合（ＭＴＪ）の一端である磁化固定層３０には、ビット線ＢＬｂが接続されている。このビット線ＢＬｂは、磁気トンネル接合（ＭＴＪ）に読み出し電流を供給するための読み出し配線である。【０１３４】  図１２Ａのような回路構成におけるデータの書き込み動作及び読出し動作について説明する。  データの書き込みは、ワード線ＷＬａ、ワード線ＷＬｂのどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“ｌｏｗ”レベルにプルダウンするかでデータの書き分けができる。例えば、ワード線ＷＬａが“ｌｏｗ”レベルに、ワード線ＷＬｂが“ｈｉｇｈ”レベルに、ビット線ＢＬａが“ｈｉｇｈ”レベルに、グラウンド線ＧＮＤが“ｌｏｗ”レベルに設定された場合、ＭＯＳトランジスタＭ２１は“ＯＦＦ”となる一方、ＭＯＳトランジスタＭ２２は“ＯＮ”となる。結果として、ビット線ＢＬａから磁化自由領域１２、第２磁化固定領域１１ｂ、ＭＯＳトランジスタＭ２２を経由して、グラウンド線ＧＮＤへと書き込み電流が流れる。また、ワード線ＷＬｂが“ｌｏｗ”レベルに、ワード線ＷＬａが  “ｈｉｇｈ”に、ビット線ＢＬａが“ｈｉｇｈ”に、グラウンド線ＧＮＤが“ｌｏｗ”レベルに設定された場合、ＭＯＳトランジスタＭ２２が“ＯＦＦ”となり、一方、ＭＯＳトランジスタＭ２１は“ＯＮ”となる。結果として、ビット線ＢＬａから磁化自由領域１２、第１磁化固定領域１１ａ、ＭＯＳトランジスタＭ２１を経由して、グラウンド線ＧＮＤへと書き込み電流が流れる。このようにしてデータの書き分けが可能である。【０１３５】  また、データの読み出しは、例えば以下で述べる第１の方法によって行うことができる。第１の方法においては、ワード線ＷＬａ、ワード線ＷＬｂは“Ｌｏｗ”に、ビット線ＢＬｂは“Ｈｉｇｈ”に、ビット線ＢＬａは“Ｇｒｏｕｎｄ”に設定される。このときＭＯＳトランジスタＭ２１，Ｍ２２は“ＯＦＦ”となり、電流はビット線ＢＬｂからＭＴＪを貫通し、ビット線ＢＬａへと流れる。これによって磁気トンネル接合（ＭＴＪ）の抵抗を読み出すことができ、磁気抵抗効果素子のデータの読み出しが可能となる。この場合にはビット線ＢＬａとビット線ＢＬｂの交点のメモリセル３０３の情報が読み出され、すなわちクロスポイント読み出しとなる。【０１３６】  また、図１２Ａに示されるメモリセル３０３からのデータの読み出しには、以下に述べるような第２の方法を用いてもよい。まず、ワード線ＷＬａが“ｈｉｇｈ”レベルに、ワード線ＷＬｂが“ｌｏｗ”レベルに設定され、これにより、ＭＯＳトランジスタＭ２１が  “ＯＮ”に、ＭＯＳトランジスタＭ２２が“ＯＦＦ”にされる。またグラウンド線ＧＮＤが“ｌｏｗ”レベルに設定され、ビット線ＢＬｂは“ｈｉｇｈ”レベルに設定される。さらにビット線ＢＬａが適切な電位に設定される。このとき、読み出し電流はビット線ＢＬｂからＭＴＪを貫通し、ビット線ＢＬａに流れることなく、ＭＯＳトランジスタＭ２１を経由してグラウンド線ＧＮＤへと流れる。これによっても磁気トンネル接合（ＭＴＪ）の抵抗値を読み出すことができる。第２の方法は、第１の方法で用いられている読み出しとは異なり、ＭＯＳトランジスタＭ２１によって一つのメモリセル３０３が選択されるため、高速での読み出しが可能となる。【０１３７】  本実施例では、図１２Ｂに示されるような他の回路構成が適用されてもよい。図１２Ａと図１２Ｂとの違いは、図１２Ｂのメモリセル３０４に３つのＭＯＳトランジスタが設けられることにある。具体的には、磁化自由領域１２の端部（第１磁化固定領域１１ａ、及び第２磁化固定領域１１ｂとは反対側）にＭＯＳトランジスタＭ２３のソース／ドレインの一方が接続され、ＭＯＳトランジスタＭ２３の他方のソース／ドレインはビット線ＢＬｃに接続される。またＭＯＳトランジスタＭ２３のゲートはワード線ＷＬｃに接続される。【０１３８】  図１２Ｂのような回路構成におけるデータの書き込み動作及び読出し動作について説明する。  データの書き込みは、第１ワード線ＷＬａ、ワード線ＷＬｂのどちらを“ｌｏｗ”レベルにし、どちらを“ｈｉｇｈ”レベルにするかでデータの書き分けができる。例えば、ワード線ＷＬａが“ｌｏｗ”レベルに、ワード線ＷＬｂが“ｈｉｇｈ”レベルに、ワード線ＷＬｃが“ｈｉｇｈ”レベルに設定された場合、ＭＯＳトランジスタＭ２１は“ＯＦＦ”に、ＭＯＳトランジスタＭ２２は“ＯＮ”に、ＭＯＳトランジスタＭ２３は“ＯＮ”になる。ここでビット線ＢＬｃを“ｈｉｇｈ”レベルにし、グラウンド線ＧＮＤを“ｌｏｗ”レベルにした場合、ビット線ＢＬｃからＭＯＳトランジスタＭ２３、磁化自由領域１２、第２磁化固定領域１１ｂ、ＭＯＳトランジスタＭ２２を経由して、グラウンド線ＧＮＤへと書き込み電流が流れる。またワード線ＷＬｂが“ｌｏｗ”レベルに、ワード線ＷＬａが  “ｈｉｇｈ”に、ワード線ＷＬｃが“ｈｉｇｈ”に設定された場合、ＭＯＳトランジスタＭ２２は“ＯＦＦ”に、ＭＯＳトランジスタＭ２１は“ＯＮ”に、ＭＯＳトランジスタＭ２３は“ＯＮ”になる。ここでビット線ＢＬｃを“ｈｉｇｈ”レベルにし、グラウンド線ＧＮＤを“ｌｏｗ”レベルにした場合、ビット線ＢＬｃからＭＯＳトランジスタＭ２３、磁化自由領域１２、第１磁化固定領域１１ａ、ＭＯＳトランジスタＭ２１を経由して、グラウンド線ＧＮＤへと書き込み電流が流れる。このようにしてデータの書き分けが可能である。【０１３９】  また、データの読み出しは例えば以下のようにして行うことができる。まずワード線ＷＬａが“ｌｏｗ”レベルに、ワード線ＷＬｂが“ｌｏｗ”レベルに、ワード線ＷＬｃが“ｈｉｇｈ”レベルに設定される。このときＭＯＳトランジスタＭ２１、Ｍ２２は“ＯＦＦ”に、ＭＯＳトランジスタＭ２３は“ＯＮ”になる。ここでビット線ＢＬｂを“ｈｉｇｈ”レベルにしてビット線ＢＬｃを“ｌｏｗ”にすることで、読み出し電流はビット線ＢｌｂからＭＴＪを貫通し、ＭＯＳトランジスタＭ２３を経由し、ビット線ＢＬｃへと流れる。これによってデータの読み出しを行うことができる。【０１４０】  なお、ここで述べた回路構成、及び回路の動作は、一つの例に過ぎず、他の回路構成、及び回路設定を用いても図１１Ａ、図１１Ｂの構造の磁気抵抗効果素子９ｄをメモリセルに集積化することができる。【０１４１】  図１１Ｂの構造を有する磁気抵抗効果素子９ｄは、図７Ａの磁気抵抗効果素子９の替わりに用いることが出来る。その場���、磁気抵抗効果素子９ｄと磁気抵抗効果素子８とは同一のプロセスで同一の材料で同時に形成することができる。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【０１４２】  また、図１１Ｃの構造を有する磁気抵抗効果素子９ｄは、図８の磁気抵抗効果素子９ａの替わりに用いることが出来る。その場合、磁気抵抗効果素子９ｄと磁気抵抗効果素子８ａとは同一のプロセスで同一の材料で同時に形成することができる。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。【０１４３】  なお、以上には本発明の実施例、及びその様々な変形例が記載されているが、本発明は、上述の実施例及び変形例に限定して解釈されてはならない。上述の変形例は、矛盾しない限り、その複数が組み合わせて適用可能であることは、当業者には容易に理解されよう。【０１４４】  以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。【０１４５】  本発明の半導体装置は、メモリ混載型の半導体装置として、内部のメモリにおける高速処理と大容量処理とを両立させることができる。【０１４６】  この出願は、２００８年３月７日に出願された特許出願番号２００８−０５８７９２号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。
【図１】
0005488833.tif 000002
【図２Ａ】
0005488833.tif 000003
【図２Ｂ】
0005488833.tif 000004
【図２Ｃ】
0005488833.tif 000005
【図２Ｄ】
0005488833.tif 000006
【図３Ａ】
0005488833.tif 000007
【図３Ｂ】
0005488833.tif 000008
【図４Ａ】
0005488833.tif 000009
【図４Ｂ】
0005488833.tif 000010
【図４Ｃ】
0005488833.tif 000011
【図５Ａ】
0005488833.tif 000012
【図５Ｂ】
0005488833.tif 000013
【図６】
0005488833.tif 000014
【図７Ａ】
0005488833.tif 000015
【図７Ｂ】
0005488833.tif 000016
【図７Ｃ】
0005488833.tif 000017
【図７Ｄ】
0005488833.tif 000018
【図８】
0005488833.tif 000019
【図９】
0005488833.tif 000020
【図１０】
0005488833.tif 000021
【図１１Ａ】
0005488833.tif 000022
【図１１Ｂ】
0005488833.tif 000023
【図１１Ｃ】
0005488833.tif 000024
【図１２Ａ】
0005488833.tif 000025
【図１２Ｂ】
0005488833.tif 000026