(57)【特許請求の範囲】
【請求項１】
半導体ウェーハ上に形成され、それぞれが複数のパッド電極を有する複数の半導体チップを一括に検査するプローブカードであって、
前記半導体ウェーハと対向する第１の面上で、且つ前記各パッド電極と対向する位置に設けられた複数の突起電極及び容量性結合又は誘導性結合により前記パッド電極と電気的に接続される非接触電極、並びに前記第１の面の反対側の面である第２の面上に設けられ前記各突起電極及び非接触電極と電気的に接続された複数の第１の電極とを有する薄膜基板と、
前記薄膜基板における前記半導体ウェーハの反対側に配置され、前記第１の電極と対向する位置に設けられた複数の第２の電極を有する配線基板とを備え、
前記配線基板と前記薄膜基板とは第１の密閉空間を形成し、且つ前記薄膜基板と前記半導体ウェーハとは第２の密閉空間を形成し、
前記第１の密閉空間及び前記第２の密閉空間が減圧されることにより、前記第１の電極と前記第２の電極とが密着されると共に前記パッド電極と前記突起電極とが密着され、
前記第１の密閉空間及び第２の密閉空間は、それぞれの圧力が独立して調整できることを特徴とするプローブカード。
【請求項２】
前記第１の密閉空間は、前記第２の密閉空間の圧力よりも高く設定されることを特徴とする請求項１に記載のプローブカード。
【請求項３】
前記配線基板と前記薄膜基板との間に設けられ、前記第１の電極と前記第２の電極との間で互いの圧着方向に導通する弾性体からなる異方性導電シートをさらに備えていることを特徴とする請求項１又は２に記載のプローブカード。
【請求項４】
前記配線基板と前記薄膜基板との間に設けられ、前記配線基板と前記薄膜基板との互いの圧着方向に導通する弾性体からなる第１の異方性導電シートと、
前記配線基板と前記第１の異方性導電シートとの間に設けられ、前記薄膜基板と対向する側に前記第１の電極と対向する電極を有し、且つ前記配線基板と対向する側に前記第２の電極と対向する電極を有するピッチ変換基板と、
前記配線基板と前記ピッチ変換基板との間に設けられ、前記配線基板と前記ピッチ変換基板との互いの圧着方向に導通する弾性体からなる第２の異方性導電シートとをさらに備えていることを特徴とする請求項１又は２に記載のプローブカード。
【請求項５】
前記非接触電極は、前記薄膜基板の前記第１の面又は前記第２の面上で、且つ前記複数の第１の電極のうちの最も近い第１の電極に対して、前記薄膜基板の膜厚の１０倍以上離れた位置に形成されており、
前記薄膜基板の前記第２の面上には、前記非接触電極と直接に接続される薄膜裏面電極が形成されていることを特徴とする請求項１又は２に記載のプローブカード。
【請求項６】
前記配線基板と前記薄膜基板との間に設けられ、前記第１の電極及び薄膜裏面電極と前記第２の電極との間で互いの圧着方向に導通する弾性体からなる異方性導電シートをさらに備え、
前記異方性導電シートにおける前記薄膜裏面電極との接触面積は、前記異方性導電シートにおける前記突起電極と接続された前記第１の電極との接触面積よりも小さいことを特徴とする請求項５に記載のプローブカード。
【請求項７】
前記非接触電極はプロービング用インダクタであり、且つ前記各半導体チップは送受信用インダクタを有しており、
前記ピッチ変換基板は、前記半導体ウェーハ側に形成された第１のインダクタと、前記配線基板側に形成され且つ前記第１のインダクタと電気的に接続された第２のインダクタとを有し、
前記第１のインダクタは、前記送受信用インダクタと対向する位置に設けられ、
前記第２のインダクタは、前記プロービング用インダクタと対向する位置に設けられていることを特徴とする請求項４に記載のプローブカード。
【請求項８】
前記第１のインダクタと前記第２のインダクタとは、互いの電流の向きが逆方向となるように接続されていることを特徴とする請求項７に記載のプローブカード。
【請求項９】
前記第１のインダクタと前記第２のインダクタとは、前記ピッチ変換基板の表裏方向において、互いの中心位置が異なるように配置されていることを特徴とする請求項７又は８に記載のプローブカード。
【請求項１０】
前記ピッチ変換基板は、少なくとも前記送受信用インダクタと対向する領域に磁性体層を含むことを特徴とする請求項７〜９のいずれか１項に記載のプローブカード。
【請求項１１】
前記非接触電極はプロービング用インダクタであり、且つ前記各半導体チップは送受信用インダクタを有し、
前記プロービング用インダクタと前記送受信用インダクタとは互いに対向しており、
前記ピッチ変換基板には、前記送受信用インダクタと前記プロービング用インダクタとの間に、前記ピッチ変換基板を貫通する方向に、磁性体からなるビアが形成されていることを特徴とする請求項４に記載のプローブカード。
【請求項１２】
前記非接触電極はプロービング用インダクタであり、且つ前記各半導体チップは送受信用インダクタを有し、
前記プロービング用インダクタと前記送受信用インダクタとは互いに対向しており、
前記薄膜基板における前記第１の面上には、前記プロービング用インダクタの形成領域を貫通するように、磁性体からなるバンプ電極が形成されていることを特徴とする請求項１又は２に記載のプローブカード。
【請求項１３】
前記配線基板における前記薄膜基板と対向する領域に形成され、前記非接触電極を介して前記各半導体チップとの間で通信を行うプローブチップをさらに備えていることを特徴とする請求項１〜１２のいずれか１項に記載のプローブカード。
【請求項１４】
前記プローブチップは、前記薄膜基板と対向する領域に形成された凹部に配置されていることを特徴とする請求項１３に記載のプローブカード。
【請求項１５】
前記プローブチップは、前記薄膜基板と対向する領域の内部に埋め込まれて配置されていることを特徴とする請求項１３に記載のプローブカード。
【請求項１６】
請求項１〜１５のいずれか１項に記載のプローブカードを用いた半導体ウェーハの検査方法であって、
前記配線基板と前記薄膜基板との間で前記第１の密閉空間を形成して保持されたプローブカードを用意する工程と、
ウェーハ載置台の上に、検査対象となる半導体ウェーハを載置する工程と、
前記半導体ウェーハにおける各半導体チップのパッド電極と、前記第１の密閉空間が形成された前記プローブカードの突起電極とを位置合わせする工程と、
位置合わせされた状態で、前記プローブカードと前記ウェーハ載置台との間で減圧して、前記第２の密閉空間を形成する工程とを備え、
前記第２の密閉空間を形成する工程において、前記第２の密閉空間は、前記第１の密閉空間が前記第２の密閉空間の圧力よりも高くなるように維持しながら減圧することを特徴とする半導体ウェーハの検査方法。
【請求項１７】
請求項１〜１５のいずれか１項に記載のプローブカードを用いた半導体ウェーハの検査方法であって、
前記配線基板と前記薄膜基板との間で前記第１の密閉空間を形成して保持されたプローブカードを用意する工程と、
ウェーハ載置台の上に、検査対象となる半導体ウェーハを載置する工程と、
前記半導体ウェーハにおける各半導体チップのパッド電極と、前記第１の密閉空間が形成された前記プローブカードの突起電極とを位置合わせする工程と、
位置合わせされた状態で、前記プローブカードと前記ウェーハ載置台との間で減圧して、前記第２の密閉空間を形成する工程とを備え、
前記第２の密閉空間を形成する工程において、前記第２の密閉空間は、前記第１の密閉空間の圧力と同一にしながら減圧し、
その後、前記第１の密閉空間の圧力を、前記第２の密閉空間の圧力よりも高くなるように加圧する工程を備えていることを特徴とする半導体ウェーハの検査方法。
【請求項１８】
前記第１の密閉空間と前記第２の密閉空間との圧力の差は、１ｋＰａから３０ｋＰａであることを特徴とする請求項１６又は１７に記載の半導体ウェーハの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップをウェーハ状態で一括に検査するプローブカード及びそれを用いた半導体ウェーハの検査方法に関し、特に、誘導結合又は容量結合等の非接触結合による信号の授受により検査を行うプローブカード及びそれを用いた半導体ウェーハの検査方法に関する。
【背景技術】
【０００２】
半導体集積回路は、製造時には、半導体ウェーハ上に拡散プロセスを経て、複数個の半導体集積デバイス（チップ）が同時に形成される。しかしながら、製造工程においてはダスト等の種々の要因により、同時に製造された複数のチップの全てを良品とすることは通常困難である。このため、製造されたチップは、個々に良品か否かを検査する必要がある。この検査には、実際にデバイスを動作させて不良を取り除く検査と、市場で一定期間使用された際にも、デバイスの信頼性に問題がないかを確認するバーンイン選別の大きく２種類の選別がある。
【０００３】
また、近年、注目されている技術である、複数のチップを１つのパッケージに実装したり、３次元的に積み上げて相互のチップを接続して実装密度を高めたデバイスを製造したりするには、個々のチップが予め良品であることを確かめる必要がある。そうしないと、複数のチップを集積して得られた製品は、各チップの良品率の積でトータルの良品率が決まるため、より多くのチップを集積すればするほど、その良品率が低下してしまうからである。
【０００４】
このため、個々のチップが実装される前に、ウェーハ状態でこれらの検査及び選別を行う必要があり、その方法として下記の特許文献４に開示されているようなウェーハ一括コンタクトを行うプローブカードを用い、また、下記の特許文献３に開示されているような方法で、このプローブカードを半導体ウェーハと接触させて検査及びバーンインを行うことができる。また、その際、検査温度の変化に追従し、ウェーハと同等の熱膨張量にコントロールされたバンプ付薄膜基板を用いたプローブカードの構造が下記の特許文献４に開示されている。
【０００５】
ところで、チップの各パッド電極に対して電気的な接続を取るには、特許文献３の方法を用いたとしても、加重値の制限から接触できる端子の数に制限がある。このため、トータル加重値の制限を受けない容量性結合又は誘導性結合を用いて、非接触状態で信号の授受を行う方法が下記の特許文献１、特許文献２、非特許文献１及び非特許文献２等に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−８５７２０号公報
【特許文献２】国際公開第２００６／０６９３０９号パンフレット
【特許文献３】特開平８−００５６６６号公報
【特許文献４】特開平７−２３１０１９号公報
【非特許文献】
【０００７】
【非特許文献１】Y. Yoshida, K. Nose, Y. Nakagawa, K. Noguchi, Y. Morita, M. Tago, T. Kuroda, and M. Mizuno, “Wireless DC Voltage Transmission Using Inductive-Coupling Channel for Highly-Parallel Wafer-Level Testing,”IEEE International Solid-State Circuits Conference (ISSCC'09), Dig. Tech. Papers, pp.470-472, Feb. 2009.
【非特許文献２】S. Kawai, H. Ishikuro and T. Kuroda, "A 4.7 Gb/s Inductive Coupling Interposer with Dual Mode Modem," IEEE Symposium on VLSI Circuits, Dig. Tech. Papers, pp. 92-93, Jun. 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の非接触状態で信号の授受を行う構成においては、容量性結合を用いる場合は、その結合パッドの距離に反比例して信号強度が減衰する。また、誘導性結合を用いる場合は、そのインダクタ径と同等程度の距離以上離れると、信号強度が顕著に減衰すると共に、隣接する電極からの信号同士が混信を起こす等の問題がある。
【０００９】
従って、非接触型のプロープカード等を用いて通信を行う際には、非接触プローブをできるだけ被検査チップに近接させる必要がある。
【００１０】
本発明の目的は、前記従来の問題に鑑み、半導体ウェーハに対して非接触状態の容量性結合又は誘導性結合により信号の授受を行う際に、これらの電磁的結合をより大きくして、信号の授受を安定して行えるようにすることにある。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、本発明は、プロープカードを、配線基板とバンプ電極等を有する薄膜基板とによって大気圧より減圧された第１の密閉空間を形成し、薄膜基板と検査対象の半導体ウェーハとによって大気圧より減圧された第２の密閉空間を形成し、第１の密閉空間の圧力を第２の密閉空間の圧力よりも高くする構成とする。
【００１２】
具体的に、本発明に係るプローブカードは、半導体ウェーハ上に形成され、それぞれが複数のパッド電極を有する複数の半導体チップを一括に検査するプローブカードであって、半導体ウェーハと対向する第１の面上で、且つ各パッド電極と対向する位置に設けられた複数の突起電極及び容量性結合又は誘導性結合によりパッド電極と電気的に接続される非接触電極、並びに第１の面の反対側の面である第２の面上に設けられ各突起電極及び非接触電極と電気的に接続された複数の第１の電極とを有する薄膜基板と、薄膜基板における半導体ウェーハの反対側に配置され、第１の電極と対向する位置に設けられた複数の第２の電極を有する配線基板とを備え、配線基板と薄膜基板とは第１の密閉空間を形成し、且つ薄膜基板と半導体ウェーハとは第２の密閉空間を形成し、第１の密閉空間及び第２の密閉空間が減圧されることにより、第１の電極と第２の電極とが密着されると共にパッド電極と突起電極とが密着され、第１の密閉空間及び第２の密閉空間はそれぞれの圧力が独立して調整できることを特徴とする。
【００１３】
本発明のプローブカードによると、配線基板と薄膜基板とは第１の密閉空間を形成し、且つ薄膜基板と半導体ウェーハとは第２の密閉空間を形成し、第１の密閉空間及び第２の密閉空間が減圧されることにより、第１の電極と第２の電極とが密着されると共にパッド電極と突起電極とが密着され、第１の密閉空間及び第２の密閉空間はそれぞれの圧力が独立して調整できる。これにより、第１の密閉空間の圧力を第２の密閉空間の圧力よりも高く設定することにより、第１の密閉空間と第２の密閉空間との双方に接する薄膜基板は、半導体ウェーハ側に膨らむことになる。その結果、薄膜基板に設けられた非接触電極は、半導体チップに形成されたパッド電極とより近接するようになるため、非接触である電磁的結合が大きくなって信号の授受を安定して行えるようになる。
【００１４】
本発明のプローブカードにおいて、第１の密閉空間は、第２の密閉空間の圧力よりも高く設定されることが好ましい。
【００１５】
本発明のプローブカードにおいて、配線基板と薄膜基板との間に設けられ、第１の電極と第２の電極との間で互いの圧着方向に導通する弾性体からなる異方性導電シートをさらに備えていてもよい。
【００１６】
このようにすると、半導体ウェーハに形成された各パッド電極の高さが一様でない場合であっても、パッド電極と突起電極との接触をより確実に行うことができる。
【００１７】
本発明のプローブカードは、配線基板と薄膜基板との間に設けられ、配線基板と薄膜基板との互いの圧着方向に導通する弾性体からなる第１の異方性導電シートと、配線基板と第１の異方性導電シートとの間に設けられ、薄膜基板と対向する側に第１の電極と対向する電極を有し、且つ配線基板と対向する側に第２の電極と対向する電極を有するピッチ変換基板と、配線基板とピッチ変換基板との間に設けられ、配線基板とピッチ変換基板との互いの圧着方向に導通する弾性体からなる第２の異方性導電シートとをさらに備えていてもよい。
【００１８】
このようにすると、検査対象である半導体ウェーハの品種が異なる場合であっても、ピッチ変換基板と第２の異方性導電シートと薄膜基板とを新たな品種に合わせれば良く、本発明のプローブカード（特に配線基板）の汎用性を高めることができる。
【００１９】
本発明のプローブカードにおいて、非接触電極は、薄膜基板の第１の面に形成されており、薄膜基板の第２の面上には、非接触電極と電気的に接続される薄膜裏面電極が形成されており、薄膜裏面電極は、非接触電極に対して、薄膜基板の膜厚の１０倍以上離れた位置に形成されていてもよい。
【００２０】
このようにすると、薄膜基板における非接触電極の周辺領域が十分に伸びることができるため、非接触電極の半導体ウェーハとの距離を確実に小さくすることができる。
【００２１】
この場合に、薄膜裏面電極の面積は、突起電極と接続された第１の電極の面積よりも小さくてもよい。
【００２２】
このようにすると、非接触電極の半導体ウェーハとの接触圧力を抑制できるため、薄膜基板に形成された突起電極と半導体チップに形成されたパッド電極との接触圧力を高めることができる。
【００２３】
また、本発明のプローブカードにおいて、非接触電極は、薄膜基板の第１の面又は第２の面上で、且つ複数の第１の電極のうちの最も近い第１の電極に対して、薄膜基板の膜厚の１０倍以上離れた位置に形成されており、薄膜基板の第２の面上には、非接触電極と直接に接続される薄膜裏面電極が形成されていてもよい。
【００２４】
このようにしても、薄膜基板における非接触電極の周辺領域が十分に伸びるため、非接触電極の半導体ウェーハとの距離を確実に小さくすることができる。
【００２５】
この場合に、本発明のプローブカードは、配線基板と薄膜基板との間に設けられ、第１の電極及び薄膜裏面電極と第２の電極との間で互いの圧着方向に導通する弾性体からなる異方性導電シートをさらに備え、異方性導電シートにおける薄膜裏面電極との接触面積は、異方性導電シートにおける突起電極と接続された第１の電極との接触面積よりも小さくてもよい。
【００２６】
本発明のプローブカードは、ピッチ変換基板を備えている場合に、非接触電極はプロービング用インダクタであり、且つ各半導体チップは送受信用インダクタを有しており、ピッチ変換基板は、半導体ウェーハ側に形成された第１のインダクタと、配線基板側に形成され且つ第１のインダクタと電気的に接続された第２のインダクタとを有し、第１のインダクタは、送受信用インダクタと対向する位置に設けられ、第２のインダクタは、プロービング用インダクタと対向する位置に設けられていてもよい。
【００２７】
このようにすると、ピッチ変換基板を備えている場合であっても、半導体チップと配線基板との信号の授受を確実に行うことができる。
【００２８】
この場合に、第１のインダクタと第２のインダクタとは、互いの電流の向きが逆方向となるように接続されていてもよい。
【００２９】
また、この場合に、第１のインダクタと第２のインダクタとは、ピッチ変換基板の表裏方向において、互いの中心位置が異なるように配置されていてもよい。
【００３０】
また、この場合に、ピッチ変換基板は、少なくとも送受信用インダクタと対向する領域に磁性体層を含んでいてもよい。
【００３１】
このようにすると、隣接する他のインダクタからの信号の混信を防止することができる。
【００３２】
本発明のプローブカードは、ピッチ変換基板を備えている場合に、非接触電極はプロービング用インダクタであり、且つ各半導体チップは送受信用インダクタを有し、プロービング用インダクタと送受信用インダクタとは互いに対向しており、ピッチ変換基板には、送受信用インダクタとプロービング用インダクタとの間に、ピッチ変換基板を貫通する方向に、磁性体からなるビアが形成されていてもよい。
【００３３】
このようにすると、磁場の拡散を防止できるため、プロービング用インダクタに効率良く磁束を導いて電磁的結合を強められるので、安定した検査を行うことができる。
【００３４】
また、本発明のプローブカードにおいて、非接触電極はプロービング用インダクタであり、且つ各半導体チップは送受信用インダクタを有し、プロービング用インダクタと送受信用インダクタとは互いに対向しており、薄膜基板における第１の面上には、プロービング用インダクタの形成領域を貫通するように、磁性体からなるバンプ電極が形成されていてもよい。
【００３５】
このようにしても、磁場の拡散を防止できるため、プロービング用インダクタに効率良く磁束を導いて電磁的結合を強められるので、安定した検査を行うことができる。
【００３６】
本発明のプローブカードは、配線基板における薄膜基板と対向する領域に形成され、非接触電極を介して各半導体チップとの間で通信を行うプローブチップをさらに備えていてもよい。
【００３７】
このようにすると、特に容量性結合の際に問題となる寄生容量を小さく抑えることができるため、薄膜基板の非接触電極からの信号を確実に送受信できる。
【００３８】
この場合に、プローブチップは、薄膜基板と対向する領域に形成された凹部に配置されていてもよい。
【００３９】
また、この場合に、プローブチップは、薄膜基板と対向する領域の内部に埋め込まれて配置されていてもよい。
【００４０】
本発明に係るプローブカードを用いた第１の半導体ウェーハの検査方法は、配線基板と薄膜基板との間で第１の密閉空間を形成して保持されたプローブカードを用意する工程と、ウェーハ載置台の上に、検査対象となる半導体ウェーハを載置する工程と、半導体ウェーハにおける各半導体チップのパッド電極と、第１の密閉空間が形成されたプローブカードの突起電極とを位置合わせする工程と、位置合わせされた状態で、プローブカードとウェーハ載置台との間で減圧して、第２の密閉空間を形成する工程とを備え、第２の密閉空間を形成する工程において、第２の密閉空間は、第１の密閉空間が第２の密閉空間の圧力よりも高くなるように維持しながら減圧することを特徴とする。
【００４１】
第１の半導体ウェーハの検査方法によると、第１の密閉空間が形成された配線基板及び薄膜基板を、ウェーハ載置台（ウェーハチャック）に載置された半導体ウェーハとの間で位置合わせした後に第２の密閉空間を形成する。さらに、第２の密閉空間を形成する工程において、第２の密閉空間を、第１の密閉空間が第２の密閉空間の圧力よりも高くなるように維持しながら減圧することにより、第１の密閉空間と第２の密閉空間との双方に接する薄膜基板は、半導体ウェーハ側に膨らむことになる。その結果、薄膜基板に設けられた非接触電極は、半導体チップに形成されたパッド電極とより近接するようになるため、非接触である電磁的結合が大きくなって信号の授受を安定して行えるようになる。
【００４２】
本発明に係るプローブカードを用いた第２の半導体ウェーハの検査方法は、配線基板と前記薄膜基板との間で前記第１の密閉空間を形成して保持されたプローブカードを用意する工程と、ウェーハ載置台の上に、検査対象となる半導体ウェーハを載置する工程と、半導体ウェーハにおける各半導体チップのパッド電極と、第１の密閉空間が形成されたプローブカードの突起電極とを位置合わせする工程と、位置合わせされた状態で、プローブカードとウェーハ載置台との間で減圧して、第２の密閉空間を形成する工程とを備え、第２の密閉空間を形成する工程において、第２の密閉空間は、第１の密閉空間の圧力と同一にしながら減圧し、その後、第１の密閉空間の圧力を、第２の密閉空間の圧力よりも高くなるように加圧する工程を備えていることを特徴とする。
【００４３】
第２の半導体ウェーハの検査方法によると、第１の半導体ウェーハの検査方法と同様の効果を得られる上に、第２の密閉空間を減圧する際に第１の密閉空間の圧力と同一にしながら減圧するため、薄膜基板の伸びを抑制できるので、突起電極及び非接触電極とパッド電極との位置ずれを防止することができる。
【００４４】
第１及び第２の半導体ウェーハの検査方法において、第１の密閉空間と第２の密閉空間との圧力の差は１ｋＰａから３０ｋＰａであることが好ましい。
【発明の効果】
【００４５】
本発明に係るプローブカード及びそれを用いた半導体ウェーハの検査方法によると、半導体ウェーハに対して非接触状態の容量性結合又は誘導性結合により信号の授受を行う際に、これらの電磁的結合がより大きくなるため、信号の授受を安定して行えるようになる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係る薄膜基板と配線基板とからなるプローブカードを示す部分的な模式断面図である。
【図２】本発明の第２の実施形態に係る薄膜基板と異方性導電シートと配線基板とからなるプローブカードを示す部分的な模式断面図である。
【図３】本発明の第３の実施形態に係る薄膜基板、異方性導電シート、ピッチ変換基板及び配線基板とからなるプローブカードを示す部分的な模式断面図である。
【図４】（ａ）及び（ｂ）は本発明の各実施形態に係るプローブカードに用いる薄膜基板の非接触パターンの一例であって、（ａ）は部分的な模式平面図であり、（ｂ）は部分的な模式断面図である。
【図５】本発明に係るプローブカードに用いる薄膜配板の膜厚ごとの圧力によるたわみ具合の計算結果を示すグラフである。
【図６】（ａ）及び（ｂ）は本発明の各実施形態に係るプローブカードに用いる薄膜基板の非接触パターンの第１変形例であって、（ａ）は部分的な模式平面図であり、（ｂ）は部分的な模式断面図である。
【図７】（ａ）及び（ｂ）は本発明の各実施形態に係るプローブカードに用いる薄膜基板の非接触パターンの第２変形例であって、（ａ）は部分的な模式平面図であり、（ｂ）は部分的な模式断面図である。
【図８】本発明の各実施形態に係るプローブカードを用いた半導体ウェーハの第１の検査方法を示すフロー図である。
【図９】本発明の各実施形態に係るプローブカードを用いた半導体ウェーハの第２の検査方法を示すフロー図である。
【図１０】（ａ）は本発明の第４の実施形態に係るプローブカードであって、ピッチ変換基板の一例を示す模式的な斜視図である。（ｂ）はインダクタ同士の結線方向を説明する図である。
【図１１】本発明の第４の実施形態に係るプローブカードであって、ピッチ変換基板の第１変形例を示す模式的な斜視図である。
【図１２】本発明の第４の実施形態に係るプローブカードであって、ピッチ変換基板の第２変形例を示す模式的な斜視図である。
【図１３】本発明の第４の実施形態に係るプローブカードであって、ピッチ変換基板の第３変形例を示す模式的な斜視図である。
【図１４】（ａ）は本発明の第５の実施形態に係るプローブカードであって、薄膜基板の一例を示す模式的な断面図である。（ｂ）は（ａ）の拡大断面図である。
【図１５】本発明の第６の実施形態に係るプローブカードであって、配線基板及び薄膜基板の一例を示す模式的な斜視図である。
【図１６】本発明の第６の実施形態に係るプローブカードであって、配線基板の第１変形例を示す模式的な斜視図である。
【図１７】本発明の第６の実施形態に係るプローブカードであって、配線基板の第２変形例を示す模式的な斜視図である。
【発明を実施するための形態】
【００４７】
（第１の実施形態）
本発明の第１の実施形態に係るプローブカードについて図１を参照しながら説明する。
【００４８】
図１に示すように、第１の実施形態に係るプローブカード１は、配線基板２及び薄膜基板３により構成されている。配線基板２における薄膜基板３と対向する面には、電極２１ａ及び電極２１ｂが形成されている。電極２１ａは、検査対象であるウェーハ４に対して電力を主に供給し、電極２１ｂは、ウェーハ４に対する検査信号の授受を行う。ここで、電極２１ａはめっき等によって、電極２１ｂよりも厚くなるように形成されていることが好ましい。
【００４９】
薄膜基板３は、例えばポリイミドからなる薄膜と銅薄との２層基材、又は銅薄を接着剤によって張り合わせた３層基材を用いて製作される。ポリイミド側の面からレーザ光等を照射して銅薄を露出する貫通孔を形成する。さらに、電界めっき法又は無電解めっき法等により、貫通孔を通して例えばニッケル又は銅若しくはその合金からなるバンプ電極３ａを形成して作製する。薄膜基板３における各バンプ電極３ａの裏側部分には、各バンプ電極３ａと電気的に接続されるバンプ裏面電極３ａ２がそれぞれ形成されている。
【００５０】
薄膜基板３に設ける容量性結合又は誘導性結合を得るための非接触パターン３ｂは、薄膜基板３自体の銅薄をエッチングして形成してもよい。また、銅箔における非接触パターン３ｂの形成領域を一旦除去した後に、再度スパッタ法等により薄膜金属層を形成し、その後、形成した薄膜金属層をエッチングして形成してもよい。スパッタ法等により薄膜金属層を形成すると、金属層をより薄く形成できるため、微細加工が可能になる等のメリットがある。また、薄膜金属層の場合は、レーザ光等による加工でさらに微細なパターンを形成することも可能となるため、誘導性結合パターンを形成するインダクタ（コイル）等を形成する際に適している。
【００５１】
バンプ電極３ａは、配線基板２の電極２１ａとウェーハ４の検査用のパッド電極４ａとにそれぞれ対向する位置に設けられる。また、非接触パターン３ｂは、配線基板２の電極２１ｂとウェーハ４の検査用の非接触パッド４ｂとにそれぞれ対向する位置に設けられる。さらに、非接触パターン３ｂは、柔軟性又は弾性を有する導電性部材２３により配線基板２の電極２１ｂと接続されている。弾性を有する導電性部材２３には、図示したような、例えばリング状で中空の金属部材により構成してもよく、また、シリコーンゴムに導電粒子又は導電性ワイヤを混入させる構成でもよい。さらに、導電性部材２３は、その弾性により薄膜基板３をウェーハ４側に押し出すように取り付けられていてもよく、また、薄膜基板３はウェーハ４の主面に対してほぼ平行を維持するように取り付けられていてもよい。なお、配線基板２の電極２１ｂと電気的に接続される部分及び非接触パターン３ｂと電気的に接続される部分は、導電性を持つ接着剤又は半田材等によって固着されていることが好ましい。特に、柔軟性を有する導電性部材２３によって接続する場合には固着されている必要がある。
【００５２】
図１においては、非接触パターン３ｂは、容量性結合パターンとしており、１つの非接触パターン３ｂからは、その直上に弾性を有する導電性部材２３により引き出されている。これに代えて、誘導性結合パターン（インダクタ）を用いる場合には、信号電流を該インダクタに流す必要があるため、信号電流はインダクタの一方の端子から入力し、他方の端子から出力する必要がある。このため、電流の入力側と出力側にはそれぞれに電極２１ｂを設けることとなる。但し、誘導性結合する複数の非接触パターン３ｂが隣接して形成されている場合には、それぞれのインダクタの一方の電極を共有することができるため、誘導性結合パターンの数より１つだけ多い電極２１ｂがあればよい。このとき、１つの誘導性結合を形成する非接触パターン３ｂと接続された一対の電極２１ｂは、共に非接触パターン３ｂの直上にあることが好ましい。但し、加工技術上の制約及びパターン形状の関係により、共に直上に配置することが困難な場合には、この限りではないが、できる限り近傍に配置されていることが好ましい。
【００５３】
配線基板２と薄膜基板３とによって挟まれた空間は、外周部で密閉されて（図示せず）第１の密閉空間５を形成する。第１の実施形態においては、第１の密閉空間５の空気圧を任意に調整できるように、配線基板２には貫通孔２４が設けられている。貫通孔２４には、配管２４ａが接続され、その先には圧力調整弁（図示せず）が接続されている。
【００５４】
また、薄膜基板３とウェーハ４とによって挟まれた空間は、外周部で密閉されて（図示せず）第２の密閉空間５１を形成する。
【００５５】
上記のように構成されたプローブカード１は、アライメント装置によりウェーハ４とアライメント（位置合わせ）され、パッド電極４ａ及び非接触パッド４ｂは、それぞれプローブカード１のバンプ電極３ａと接続する共に非接触パターン３ｂと近接する。さらに、貫通孔２４を通して第１の密閉空間５の圧力をウェーハ４上の第２の密閉空間５１の圧力よりも高くすることにより、薄膜基板３をウェーハ４側に膨張させる。これにより、薄膜基板３に設けられた非接触パターン３ｂは、ウェーハ４上の非接触パッド４ｂと密着する。
【００５６】
配線基板２には、ウェーハ４を検査するための複数の配線２２が設けられ、電源、信号発生器及び各信号を判定するコンパレータ等に接続されている。また、ウェーハ４に設けられた非接触パッド４ｂと非接触結合を通して検査信号の授受が行われる結果、電気的な検査を実施できる。非接触結合を通して送受信される信号は極めて微弱な場合が多く、ウェーハ４側への送信信号は、ウェーハ４内でセンス、増幅及び成形されて、ウェーハ４内の各半導体チップの検査に用いられる。また、ウェーハ４からの信号はプローブカード１に実装されたプローブチップ（図示せず）でセンス、増幅及び成形されて検査結果の判定に用いられる。このプローブチップは、信号が微弱であるため、第６の実施形態で詳述するように、プローブカード１（配線基板２）のできる限り非接触パターン３ｂに近い位置に配置することが好ましい。
【００５７】
このように、第１の実施形態によると、信号線のデータ量が多くても、実質的に荷重をほとんど必要とせずにウェーハ４との信号の送受信を行えるため、より複雑な検査が可能となるばかりでなく、ウェーハ４に対して一括に行う検査も容易となる。
【００５８】
（第２の実施形態）
以下、本発明の第２の実施形態について図２を参照しながら説明する。図２において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００５９】
図２に示すように、第１の実施形態との相違点は、配線基板２と薄膜基板３との間に、バンプ電極３ａと電極２１ａ、及び非接触パターン３ｂと電極２１ｂとをそれぞれ圧着方向にのみ導通させる弾性体からなる異方性導電シート６を設けている点である。
【００６０】
異方性導電シート６は、弾性を有しながら配線基板２と薄膜基板３を接続する部材であって、シートの面内方向には絶縁性を有し、シートの主面に垂直な方向には導電性を有する材料からなる。
【００６１】
このような特性を持った材料及び構成としては、
１）シリコーンゴムのような弾性材に導電粒子を局在化して分散させ、圧縮されることでこれらの導電粒子が互いに接触することによって圧縮方向にのみ導通する構成
２）シリコーンゴムのような弾性材に導電性ワイヤを主面に垂直な方向に埋め込み、且つ両端部を露出させる構成、
３）弾性を有するテフロン等からなる多孔質樹脂材に選択的に貫通孔を設け、貫通孔の内壁を、導電性材料によりその弾性を残す程度に覆う構成等がある。
【００６２】
このような弾性を有する異方性導電シート６を配線基板２と薄膜基板３との間に配することにより、薄膜基板３に設けたバンプ電極３ａ同士の高さのばらつき、並びに配線基板２の反り及び凹凸等が吸収されるため、半導体ウェーハ４と配線基板２との間の電気的な接続を安定して実現することができる。
【００６３】
なお、図２に示した第２の実施形態においては、上述の１）に記載した構成の異方性導電シート６を用いている。この１）の構成に代えて、他の２）及び３）の構成、さらには、１）等の異方性導電シート６と同様の特性を示す材料であれば、同様の効果を得られることはいうまでもない。
【００６４】
さらに、図２に示す異方性導電シート６は、導電性粒子を局在配置して、バンプ電極３ａ等と対向する導通部６１ａ及び６１ｂが設けられ、該導通部６１ａ及び６１ｂは、線膨脹係数を例えばシリコン（Ｓｉ）の線膨脹係数に近づけるように調整された剛性材からなるフレーム６２に保持されている。これにより、初期の位置精度が確保されるだけでなく、検査の測定時の測定温度に対しても、位置精度を高く維持することができる。なお、異方性導電シート６に局在配置された導通部６１ａ及び６２ｂは、フレーム６２の主面から突起して形成されていることが好ましい。このようにすると、導通部６１ａ及び６２ｂを構成する粒子同士の接触を確実にするための、より強い押圧力を確保することができる。
【００６５】
また、押圧時には、導通部６１ａは薄膜基板３のバンプ電極３ａと電気的に接続され、導通部６１ｂは薄膜基板３の非接触パターン３ｂと電気的に接続される。ここで、非接触パターン３ｂと接続される導通部６１ｂの断面積は、バンプ電極３ａと接続される導通部６１ａの断面積よりも小さいことが好ましい。これは、非接触パターン３ｂが接触による電気的接続を要しないことに起因しており、薄膜基板３におけるバンプ電極３ａを設けない部分と接するため大きな押圧力を要しないことと、電源等と異なり大きな電流を流す必要がないためである。
【００６６】
（第３の実施形態）
以下、本発明の第３の実施形態について図３を参照しながら説明する。図３において、図１及び図２と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００６７】
図３に示すように、第２の実施形態との相違点は、配線基板２と弾性体からなる異方性導電シート６（ここでは第１の異方性導電シート６と呼ぶ。）との間に、ピッチ変換基板７及び弾性体からなる第２の異方性導電シート８を配している点である。
【００６８】
この構成により、検査対象であるウェーハ４の品種が変わり、それに伴いパッド電極４ａ及び非接触パッド４ｂの配置が異なる場合であっても、配線基板２をその都度変更する必要はなく、新たな品種と対応する薄膜基板３、第１の異方性導電シート６及びピッチ変換基板７のみを交換することにより対応することが可能となる。すなわち、ウェーハ４の品種の切り替えを容易に且つ安価に行うことができる。その上、配線基板２においてもウェーハ４における電極パッド４ａ及び非接触パッド４ｂ等と対応する電極２１ａ、２１ｂの微細加工が不要となるため、この点においてもプローブカード１を安価に作製することができる。
【００６９】
ピッチ変換基板７の構成を詳細に説明すると、例えば、ウェーハ４と対向する面上には、該ウェーハ４のパッド電極４ａと対向する複数のピッチ変換電極７１ａが形成され、その裏面であって配線基板２と対向する面上には、ピッチを広げた複数の裏面電極７１ｂが形成されている。これらピッチ変換電極７１ａ及び裏面電極７１ｂはそれぞれ内部配線７２により電気的に接続されている。
【００７０】
また、図３に示すように、ピッチ変換基板７の両面の空間５ａ、５ｂは、外周部で密閉され（図示せず）て、第１の密封空間５を形成する。なお、ピッチ変換基板７には、空間５ａ、５ｂを繋ぐ貫通孔７４が選択的に設けられていることが好ましい。これにより、第１の密閉空間５の空気圧は配線基板２に設けられた貫通孔２４を通して外部から任意に調整可能となる。但し、ピッチ変換基板７に設ける貫通孔７４は必須ではなく、空間５ａ、５ｂ同士は、ピッチ変換基板７の周縁部で通じていてもよい。ピッチ変換基板７に貫通孔７４を設ける利点は、ピッチ変換基板７の両面の空間５ａ、５ｂにおける圧力差を速やかに解消させることにある。
【００７１】
なお、第２の異方性導電シート８の構成材料には、第１の異方性導電シートと同一の材料及び構成を用いることができる。但し、第２の異方性導電シート８に局在配置された各導通部８１ａは、配線基板２側において各電極２１ａ、２１ｂと接触し、また、ピッチ変換基板７側においてその裏面電極７１ｂと接触するように配置されている。
【００７２】
以下、図４（ａ）及び図４（ｂ）を参照しながら薄膜基板３における非接触パターン３ｂの構成とその最適な配置とについて説明する。
【００７３】
図４（ａ）は薄膜基板３の平面構成（バンプ電極３ａの裏面から見た図）を示し、図４（ｂ）は第１の密閉空間５と第２の密閉空間５１とに差圧が加えられた際の薄膜基板３の断面構成をそれぞれ模式的に表している。
【００７４】
バンプ電極３ａは、薄膜基板３に設けられた貫通孔３ａ１を通してバンプ裏面電極３ａ２と接続されている。
【００７５】
これに対し、非接触パターン３ｂは、よりウェーハに近くなるよう薄膜基板３のウェーハ側（バンプ電極３側）に形成されており、非接触パターン配線３ｂ４を経由してバンプ電極３ａの近傍にまで引き出されている。非接触パターン配線３ｂ４と接続された表面電極３ｂ３は、薄膜基板３に設けられた貫通孔３ｂ１を通し、裏面電極３ｂ２と接続されている。また、非接触パターン３ｂと接続された裏面電極３ｂ２は、図１に示す導電性部材２３、又は図２に示す異方性導電シート６における非接触パターン３ｂ用の導通部６１ｂと接触する。
【００７６】
図４（ｂ）に示すように、薄膜基板３の上側の第１の密閉空間５及び該薄膜基板３の下側の第２の密閉空間５１の内圧に差圧を加えることにより、非接触パターン３ｂをウェーハ（図示せず）に近接させることができる。このため、非接触パターン３ｂはバンプ電極３ａがなすバンプ列から、薄膜基板３を構成する基材の厚さｔの１０倍以上離して配置されることが好ましい。例えば、薄膜基板３の基材として、厚さｔが２５μｍのポリイミドを用いる際には、間隔ｃを２５０μｍ以上取ることになる。この程度の間隔を取ると、バンプ電極３ａの高さを、例えば２０μｍに設定した場合でも、薄膜基板３が十分にたわむことができる。このため、非接触パターン３ｂは、ウェーハの非接触パッドとほとんど位置ずれを起こすことなく、ウェーハと接触させることができる。
【００７７】
さらに、この間隔ｃは、薄膜基板３の厚さｔだけでなく、薄膜基材の剛性（ヤング率）と、薄膜基板３が張力を内在している場合にはその張力及び第１の密閉空間５と第２の密閉空間との差圧等にも影響される。また、非接触パターン３ｂに容量性結合を用いる場合は、結合容量と比べて配線が持つ容量が寄生容量として信号のレベルを減衰することになるため、配線はできるだけ短くすることが好ましい。また、非接触パターン配線３ｂ４の線幅も同様に、寄生容量を小さくする観点から細くすることが好ましい。
【００７８】
図５は薄膜配板３の基材として、膜厚が２５μｍのポリイミド（宇部興産社製ユーピレックス）を用いた場合と、膜厚が５μｍのポリイミド（東洋紡社製ゼノマックス）とを用いた場合の、第１の密閉空間と第２の密閉空間とに付与する差圧と、ポリイミド膜のたわみ具合の計算結果を示す。図５からは、バンプ電極の高さを２５μｍで膜厚が２５μｍのポリイミド膜に約３０ｋＰａの差圧を加えると、バンプ電極から約７００μｍだけ離れた位置で該ポリイミド膜はウェーハと密着することが分かる。このときのポリイミド膜の伸びは約０．５４μｍである。
【００７９】
また、バンプ高さが２０μｍで膜厚が５μｍのポリイミド膜の場合は、約６ｋＰａの差圧を加えると、バンプ電極から約３００μｍだけ離れた位置で該ポリイミド膜はウェーハと密着することが分かる。このときのポリイミド膜の伸びは約０．８９μｍである。
【００８０】
このように、非接触パターン３ｂは最悪条件（非接触パターンのバンプ側と裏面とにバンプ電極が存在せず、ウェーハに近接するために曲がった分だけ位置ずれを起こす場合）で０．８９μｍ程度の位置ずれとなる。従って、ほとんど位置ずれを考慮する必要なく、薄膜基板３を設計及び製作することができる。
【００８１】
ところで、非接触パターン用の裏面電極３ｂ２は、その面積がバンプ裏面電極３ａ２と比べて小さく形成されていることが好ましい。このようにすると、裏面電極３ｂ２における異方性導電シート６と接触する面積が小さくなり、薄膜基板３を強く押圧することなく接続が可能となるからである。これは、バンプ電極３ａにより押圧されて接触するウェーハ上のパッド電極４ａは通常アルミニウム等で形成されており、ある程度の荷重がないと電気的導通を果たせないのと比べて、非接触パターン用の裏面電極３ｂ２は、金めっきを施す等により、低い荷重で安定した電気的接続を行えるためである。
【００８２】
以下、図６（ａ）及び図６（ｂ）を参照しながら非接触パターン３ｂの第１変形例を説明する。
【００８３】
図６（ａ）及び図６（ｂ）に示すように、第１変形例に係る非接触パターン３ｂの図４に示す非接触パターン３ｂとの構成の相違点は、表面電極３ｂ３が省略されて裏面電極３ｂ２と共有されている点である。これにより、非接触パターン配線３ｂ４及び貫通孔３ｂ１が不要となる。なお、裏面電極３ｂ２は、図１に示す導電性部材２３、又は図２に示す異方性導電シート６における非接触パターン３ｂ用の導通部６１ｂと接触する。
【００８４】
本変形例によると、非接触パターン配線３ｂ４を設けないため、その分の寄生容量を小さく抑えることができる。
【００８５】
以下、図７（ａ）及び図７（ｂ）を参照しながら非接触パターン３ｂの第２変形例を説明する。
【００８６】
図７（ａ）及び図７（ｂ）に示すように、第２変形例に係る非接触パターン３ｂの図４に示す非接触パターン３ｂとの構成の相違点は、非接触パターン３ｂ（表面電極３ｂ３）自体に、貫通孔３ｂ１を通して裏面電極３ｂ２が形成されていることにある。従って、非接触パターン配線３ｂ４は不要となる。また、裏面電極３ｂ２は、図１に示す導電性部材２３、又は図２に示す異方性導電シート６における非接触パターン３ｂ用の導通部６１ｂと接触する。
【００８７】
なお、第２変形例においては、非接触パターン３ｂに容量性結合を用いる場合には、ウェーハ上のキャパシタとの距離が薄膜基板３の膜厚の分だけ大きくなるため、結合容量が小さくなることが懸念される。従って、薄膜基板３は誘電率が大きく、膜厚が小さい薄膜基材を用いることが好ましい。なお、貫通孔３ｂ１を形成するには、薄膜基材をバンプ電極３の裏面側から、化学的なエッチングを行うか、又はレーザ光を含む機械的物理的な方法により加工すればよい。
【００８８】
図６及び図７を用いて説明した変形例のさらに効果的な形態として、非接触パターン３ｂの裏面電極３ｂ２と接続される異方性導電シート６における非接触パターン用の導通部６１ｂは、該シートの主面から突起していることが好ましい。さらには、この突起部分はバンプ裏面電極３ａ２と接続される部分の突起面積よりも小さいことが好ましい。このようにすると、低い荷重で非接触パターン３ｂとの導通を実現することができる。
【００８９】
（半導体ウェーハの第１の検査方法）
以下、第１〜第３の実施形態及びその変形例に係るプローブカードを用いた半導体ウェーハの第１の検査方法について図８を参照しながら説明する。
【００９０】
図８に示すように、工程Ｓ０１において、ウェーハ載置台（ウェーハチャック）の上に、それぞれが検査対象の半導体集積回路を含む複数の半導体チップが形成されたウェーハ４をロードする。
【００９１】
これと並行して、工程Ｓ０２において、配線基板２と薄膜基板３との間で第１の密閉空間５を形成して保持されたプローブカード１を用意する。
【００９２】
次に、工程Ｓ０３において、ウェーハ４における各半導体チップのパッド電極４ａ及び非接触パッド４ｂと、第１の密閉空間５が形成されたプローブカード１のバンプ電極３ａ及び非接触パターン３ｂとを位置合わせ（アライメント）する。その後、互いに近接させて、プローブカード１と半導体ウェーハ４とを密着する。このとき、ウェーハ載置台におけるウェーハ４の周囲に設けられたシールリングが、プローブカード１と接触することにより、ウェーハ４（ウェーハ載置台）とプローブカード１との間に第２の密閉空間５１が形成される。
【００９３】
次に、工程Ｓ０４において、第１の密閉空間５の圧力（内圧）が第２の密閉空間５１の圧力（内圧）よりも常に１ｋＰａから３０ｋＰａ程度高い状態の差圧を維持しながら、該第２の密閉空間５１の圧力を減圧する。第２の密閉空間５１の減圧が完了すると、薄膜基板３のバンプ電極３ａは、ウェーハ４のパッド電極４ａと接触して電気的導通を得ると共に、薄膜基板３の非接触パターン３ｂは、非接触パッド４ｂと近接して非接触結合を形成する。
【００９４】
このようにして、互いにアライメントされて接触されたプローブカード１とウェーハ４とは、該プローブカード１上に設けられた検査機能を有するテスタチップ、非接触信号を送受信するプローブチップ、又はプローブカード１の外部に置かれたテスタと接続されて所望の検査が行われる。
【００９５】
このとき、薄膜基板３のバンプ電極３ａは、外界の圧力（通常は大気圧）と第２の密閉空間５１との圧力差と、外界の圧力（通常は大気圧）と第１の密閉空間５の圧力差との間の圧力差によって、ウェーハ４のパッド電極４ａに押圧されることになる。さらに、薄膜基板３の非接触パターン３ｂは、ウェーハ４上の第２の密閉空間５１の圧力とプローブカード１内の第１の密閉空間５の圧力のと差によって、ウェーハ４に近接する。
【００９６】
このように、第１の検査方法においては、第１の密閉空間５と第２の密閉空間５１との間に常に差圧を付与しながら第２の密閉空間５１の減圧を行うため、減圧完了時には非接触パターン３ｂもウェーハ４の非接触パッド４ｂと近接している。従って、この後、直ちに所定の検査を始めることが可能となる。
【００９７】
（半導体ウェーハの第２の検査方法）
以下、第１〜第３の実施形態及びその変形例に係るプローブカードを用いた半導体ウェーハの第２の検査方法について図９を参照しながら説明する。
【００９８】
図８に示した第１の検査方法と異なる工程のみを説明する。
【００９９】
まず、工程Ｓ０３において、第１の検査方法と同様に、ウェーハ４とプローブカード１との間にアライメントが完了した第２の密閉空間５１を形成する。
【０１００】
続いて、工程Ｓ１４において、第１の密閉空間５の圧力が第２の密閉空間５１の圧力と常に等しくなるように圧力を維持しながら第２の密閉空間５１の圧力を減圧する。これにより、薄膜基板３のバンプ電極３ａは、ウェーハ４のパッド電極４ａと接触して電気的導通を得る。
【０１０１】
次に、工程Ｓ１５において、第１の密閉空間５及び第２の密閉空間５１の減圧が完了した後、第１の密閉空間５の圧力が第２の密閉空間５１の圧力よりも１ｋＰａから３０ｋＰａ程度高い状態となるよう第１の密閉空間５に差圧を付与する。この差圧により、薄膜基板３の非接触パターン３ｂはウェーハ４の非接触パッド４ｂと近接して、非接触結合を形成する。
【０１０２】
このように、第２の検査方法においても、互いにアライメントされて接触されたプローブカード１とウェーハ４とは、該プローブカード１上に設けられた検査機能を有するテスタチップ、非接触信号を送受信するプローブチップ、又はプローブカード１の外部に置かれたテスタと接続されて所望の検査が行われる。
【０１０３】
さらに、第２の検査方法においては、バンプ電極３ａのパッド電極４ａとの押圧が完了した後に、非接触パターン３ｂと非接触パッド４ｂとが互いに近接するため、アライメントの精度を非常に高く維持することが可能となる。
【０１０４】
（第４の実施形態）
以下、本発明の第４の実施形態に係るプローブカードであって、第３の実施形態で用いたピッチ変換基板の一例を図１０に基づいて説明する。ここでは、ピッチ変換電極７１ａ及び裏面電極７１ｂは省略している。
【０１０５】
図３に示した第３の実施形態で説明したように、プローブチップを配線基板に形成し、ピッチ変換基板７を用いて、半導体ウェーハ（半導体チップ）の品種切り替えを行う際に高価なプローブチップを実装した配線基板２を再利用することは、コスト的にメリットが大きい。しかしながら、ピッチ変換基板７は、第１の異方性導電シート６及び第２の異方性導電シート８によって押圧されるため、ある程度の剛性を有する必要がある。このため、通常は１ｍｍ程度の厚さが必要である。一方、誘導性結合は、それを構成するインダクタコイルの直径程度以上に離れると、相互インダクタンスが急速に小さくなる。ウェーハ４との間の誘導性結合には１０μｍから２００μｍ程度のコイルを用いると想定される。この程度の大きさのコイルでは、厚さが１ｍｍ程度のピッチ変換基板７を超えて、通信用のプローブチップと結合させることは極めて困難である。
【０１０６】
そこで、本実施形態においては、図１０（ａ）に示すように、ピッチ変換基板７におけるウェーハ側と配線基板側との双方に第１のインダクタ７５ａ及び第２のインダクタ７５ｂを形成し、これらを相互結合することにより、両インダクタ７５ａ、７５ｂの間を一旦、電気信号により接続することが好ましい。
【０１０７】
この場合、図１０（ｂ）に示すように、両インダクタ７５ａ、７５ｂにおけるコイルの巻き方向は、電流が互いに逆方向に流れるように巻かれていることがより好ましい。このようにすると、第１のインダクタ７５ａで誘起された電流が作る磁界の向きがウェーハの非接触パッド４ｂが作る磁界の向きと同一となるため、互いに打ち消す現象を防ぐことができる。これは、プローブチップ側から磁界変化を与えてウェーハ側に信号を送る際も同様である。
【０１０８】
（第４の実施形態の第１変形例）
以下、本発明の第４の実施形態に係るプローブカードであって、ピッチ変換基板の第１変形例を図１１に基づいて説明する。ここでも、ピッチ変換電極７１ａ及び裏面電極７１ｂは省略している。
【０１０９】
図１１に示すように、第１変形例においては、ピッチ変換基板７の両面に設けられた第１のインダクタ７５ａと第２のインダクタ７５ｂとは、同軸上に形成されていない。すなわち、第１のインダクタ７５ａと第２のインダクタ７５ｂとの互いの中心位置が異なるように配置されている。
【０１１０】
このようにすると、ウェーハ４と対向する第１のインダクタ７５ａは、ウェーハ４における誘導性の非接触パッド４ｂと対向する位置に配置でき、また、配線基板と対向する第２のインダクタ７５ｂは、配線基板におけるプローブチップと対向する位置に配置でき、いずれも適当な位置に配置することができる。
【０１１１】
なお、第１変形例における第１のインダクタ７５ａ及び第２のインダクタ７５ｂの接続時の電流の向きは、ウェーハ４に形成された非接触パッド４ｂと配線基板に実装されたプローブチップ（図示せず）の非接触パターンとの位置関係に応じてそれぞれが作る磁場の関係に基づいて適宜決定すればよい。
【０１１２】
（第４の実施形態の第２変形例）
以下、本発明の第４の実施形態に係るプローブカードであって、ピッチ変換基板の第２変形例を図１２に基づいて説明する。ここでも、ピッチ変換電極７１ａ及び裏面電極７１ｂは省略している。
【０１１３】
図１２に示すように、第２変形例においては、ピッチ変換基板７の内部に主面に対して平行に磁性体層７６が設けられている。磁性体層７６は磁場を遮蔽する効果があり、ピッチ変換基板７の両面に設けられた非接触通信用の第１のインダクタ７５ａ及び第２のインダクタ７５ｂが、それぞれが対向する面側のウェーハ４又は配線基板上のプローブチップにおける非接触通信用の電極パターンが作る磁場の影響を遮蔽することが可能となる。ここで、磁性体層７６の一例として、インバー合金（ニッケルを３６％程度含む鉄合金）を用いることができる。
【０１１４】
第２変形例によると、非接触パッド４ｂの配置を全く考慮することなく、任意の位置にピッチ変換基板７の第１のインダクタ７５ａ及び第２のインダクタ７５ｂを配置し、且つ相互接続することが可能となる。また、この際、相互接続の向きも考慮する必要はほとんどなく、設計の自由度を大幅に向上することができる。
【０１１５】
なお、磁性体層７６は、ピッチ変換基板７の内部の全面に設ける必要はなく、ピッチ変換基板７の両面に設けられた各インダクタ７５ａ、７５ｂの平面積以上の領域を覆っていればよい。従って、磁性体の価格、磁性体の熱膨張率係数及び磁性体が導電性であることによる表裏導通のための貫通孔の形成等の制約により、ピッチ変換基板７の一部だけに形成してもその効果を得ることができる。
【０１１６】
また、磁性体層７６に用いる磁性体は、透磁率が大きく残留磁場が小さい軟磁性体であることが好ましい。このようにすると、高周波通信時のエネルギー損失をも抑えることができる。
【０１１７】
（第４の実施形態の第３変形例）
以下、本発明の第４の実施形態に係るプローブカードであって、配線基板及びピッチ変換基板の第３変形例を図１３に基づいて説明する。ここでは、配線基板２における電極２１ａ、２１ｂ及び配線２２、ピッチ変換基板７におけるピッチ変換電極７１ａ及び裏面電極７１ｂ、並びにピッチ変換基板７と配線基板２とを電気的に接続する第２の異方性導電シート８は省略している。
【０１１８】
図１３に示すように、第３変形例に係るピッチ変換基板７には、該ピッチ変換基板７を貫通する方向に、磁場を誘導するための磁性体からなるビア７７が埋め込まれている。このようにすると、配線基板２に設けられたプローブチップ２５とウェーハ４とに形成されたそれぞれ誘導性結合を得るための非接触パターン同士の間の磁場結合が、距離が大きくなることにより低下することを抑えることができる。
【０１１９】
この磁場結合の低下を抑える効果をより高めるには、磁性体からなるビア７７は、プローブカード１を構成するうちの支障がない範囲において、ピッチ変換基板７の表面から突出していることが好ましい。このようにすると、ビア７７が、ウェーハ４における非接触パッド４ｂ及び配線基板２におけるプローブチップ２５の非接触パターンとのそれぞれの近接が容易となる。
【０１２０】
また、磁性体としては、高周波通信を可能とするため、残留磁場が小さい軟磁性体を用いることが好ましい。
【０１２１】
（第５の実施形態）
以下、本発明の第５の実施形態に係るプローブカードであって、薄膜基板の一例を図１４に基づいて説明する。
【０１２２】
図１４（ａ）に示すように、比較用の薄膜基板３であって、薄膜基板３の上面（配線基板側）には、それぞれインダクタからなる２つの非接触パターン３ｂが形成され、そのうちの一方の非接触パターン３ｂには、薄膜基材を貫通する、磁性体からなるバンプ電極３１が形成されている。
【０１２３】
図１４（ｂ）に示すように、薄膜基板３とウェーハ４との間が空気の場合は、ウェーハ４に設けられた誘導性の非接触パッド４ｂに、信号によって発生した磁束は、ウェーハ４の表面から離れるに従って広がり、薄膜基板３に設けられた非接触パターン３ｂの内部を通過する磁束はウェーハ４との距離が大きくなるに従って少なくなる。
【０１２４】
しかしながら、第５の実施形態のように、例えばニッケル等の磁性体からなるバンプ電極３１を非接触パッド４ｂの軸上に配置することにより、磁場は磁性体からなるバンプ電極３１の内部を通過して磁束の広がりが抑えられるため、誘導性結合を高めることができる。これにより、ウェーハ４からの微弱な信号を検出して所望の通信を行うことが可能となる。
【０１２５】
（第６の実施形態）
以下、本発明の第６の実施形態に係るプローブカードであって、配線基板及び薄膜基板の一例を図１５に基づいて説明する。
【０１２６】
本発明に係るプローブカード１は、図１に示すように、配線基板２及び薄膜基板３からなり、配線基板２における薄膜基板３と対向する面上に、電極２１ａ、２１ｂが形成されている。
【０１２７】
第６の実施形態においては、配線基板２に実装される能動素子（チップ）を説明する。図１５に示すように、配線基板２におけるウェーハ４と対向する面には、プローブチップ２５が実装されている。また、配線基板２におけるウェーハ４と反対側の面上には、テスターチップ２６が実装されている。さらには、図示はしていないが、配線基板２のウェーハ４と対向する面上に、電源用のＤＣ／ＤＣコンバータ、抵抗器及びキャパシタ等の受動素子が搭載されていてもよい。
【０１２８】
薄膜基板３に形成された、例えばインダクタからなる非接触パターン３ｂと対向するプローブチップ２５は、ウェーハ４と非接触通信を行うためのドライバ回路又はウェーハ４から非接触で得られた信号のセンス、増幅及び波形整形等を行う回路が形成されている。プローブチップ２５は、１つのチップからなり、ウェーハ４上の半導体チップの１つと１本又は複数の信号線で繋がれていてもよい。また、１つのチップで複数の半導体チップと同時に通信する構成であってもよい。さらには、複数のプローブチップ２５が１つの半導体チップと通信する構成も可能である。また、プローブチップ２５は、非接触通信用に限られず、接触用の信号のドライバ回路を備えてもよい。さらには、コンパレータを備え、得られたウェーハ４からの信号をプローブチップ２５において比較検査を行うことも可能である。
【０１２９】
テスターチップ２６は、プローブチップ２５との信号の授受を行う。１つのテスターチップ２６は１つのプローブチップ２５と接続されていてもよく、また、１つのテスターチップ２６が複数のプローブチップ２５を制御し、信号の授受を行ってもよい。また、テスターチップ２６は、１つの配線基板２に設けられたＤＣ／ＤＣコンバータの電圧制御及び管理を行ってもよい。また、１つのプローブカード１に複数のテスターチップ２６を搭載する場合は、これらの複数のテスターチップ２６が同時に動作を行うために、相互に接続されてネットワークを構成していることが好ましい。
【０１３０】
このように、第６の実施形態においては、プローブチップ２５が、配線基板２のウェーハ４と対向する面に配置されることにより、配線基板２の複雑な内層を通過することなく、薄膜基板３の非接触パターン３ｂと接続することが可能となる。このため、クロストーク等のノイズの影響を受けるおそれを大幅に削減することができる。特に、非接触通信に容量性結合を用いる場合には、寄生容量成分を大幅に減らすことができるため、信号品質が高い非接触結合を実現できる。
【０１３１】
また、プローブチップ２５をもっぱら検査を行うテスターチップ２６と分離することにより、プローブカード１の裏面（ウェーハ４と反対側の面）の実装面積を有効に活用することができる。
【０１３２】
また、プローブチップ２５の機能を主に信号の送受信に限定することにより、該プローブチップ２５の消費電流を抑えることができる。このため、特段の放熱対策を講じる必要がなくなるので、プローブカード１の内面に実装することが可能となる。
【０１３３】
（第６の実施形態の第１変形例）
以下、本発明の第６の実施形態に係るプローブカードであって、配線基板の第１変形例を図１６に基づいて説明する。ここでは、配線基板２のみを図示している。
【０１３４】
図１６に示すように、第１変形例に係る配線基板２は、プローブチップ２５が配線基板２におけるウェーハと対向する面に設けられた凹部（窪み）２７に実装されていることを特徴とする。
【０１３５】
プローブチップ２５は、配線基板２に実装された状態では配線基板２のウェーハ側の面から突出していないことが好ましい。従って、第１変形例においては、配線基板２のウェーハ側の面に形成された凹部２７にプローブチップ２５を実装することにより、配線基板２のウェーハ側の面にプローブチップ２５を実装したことに伴う突起部分をなくすことができる。このため、第１〜第３の各実施形態を実現する際の、配線基板２に設ける電極２１ａの厚さ、第１の異方性導電シート６及び第２の異方性導電シート等の厚さの問題、並びに配線基板２に対して均一加圧を行う上での面内の均一性の懸念を小さくすることができる。
【０１３６】
（第６の実施形態の第２変形例）
以下、本発明の第６の実施形態に係るプローブカードであって、配線基板の第２変形例を図１７に基づいて説明する。ここでも、配線基板２のみを図示している。
【０１３７】
図１７に示すように、第２変形例に係る配線基板２は、プローブチップ２５が配線基板２の内部に実装されていることを特徴とする。
【０１３８】
図１５により第６の実施形態で説明したように、プローブチップ２５の実装位置はできるだけウェーハ側に近い位置に配置されることが好ましい。しかしながら、プローブカード１においては、配線基板２の裏面の実装面積が限られているという観点からは、必ずしもウェーハ側に近い位置に配置される必要はない。
【０１３９】
なお、配線基板２の内部には、他の機能素子、並びにキャパシタ、インダクタ及び抵抗器等の受動素子も埋め込まれていてもよい。
【０１４０】
このように、第２変形例においては、配線基板２に実装されるプローブチップ２５を該配線基板２の内部に埋め込んだことにより、配線基板２のウェーハ側の面にプローブチップ２５の実装に伴う突起をなくすことができる。このため、第１〜第３の各実施形態を実現する際の、配線基板２に設ける電極２１ａの厚さ、第１の異方性導電シート６及び第２の異方性導電シート等の厚さの問題、並びに配線基板２に対して均一加圧を行う上での面内の均一性の懸念を小さくすることができる。
【産業上の利用可能性】
【０１４１】
本発明に係るプローブカード及びそれを用いた半導体ウェーハの検査方法は、半導体ウェーハに対して非接触状態の容量性結合又は誘導性結合により信号の授受を行う際に、これらの電磁的結合がより大きくなるため、信号の授受を安定して行えるようになる。また、例えば、バーンインスクリーニングにも使用できるため、品質の確保も可能となり、ＳｉＰ（System in Package）又は三次元実装等の複数の半導体チップを１つのパッケージに組み込んだ高密度実装を行うために不可欠なＫＧＤ（Known Good Die）等にも有用である。
【符号の説明】
【０１４２】
１      プローブカード
２      配線基板
２１ａ  電極（第２の電極）
２１ｂ  電極
２２    配線
２３    導電部材
２４    貫通孔
２４ａ  配管
２５    プローブチップ
２６    テスターチップ
２７    凹部
３      薄膜基板
３ａ    バンプ電極（突起電極）
３ａ１  貫通孔
３ａ２  バンプ裏面電極（第１の電極）
３ｂ    非接触パターン
３ｂ１  貫通孔
３ｂ２  裏面電極（薄膜裏面電極）
３ｂ３  表面電極
３ｂ４  非接触パターン配線
３１    バンプ電極
４      ウェーハ
４ａ    パッド電極
４ｂ    非接触パッド
５      第１の密閉空間
５１    第２の密閉空間
６      （第１の）異方性導電シート
６１ａ  導通部
６１ｂ  導通部
６２    フレーム
７      ピッチ変換基板
７１ａ  ピッチ変換電極
７１ｂ  裏面電極
７２    内部配線
７４    貫通孔
７５ａ  第１のインダクタ
７５ｂ  第２のインダクタ
７６    磁性体層
７７    ビア
８      第２の異方性導電シート
８１ａ  導通部
【図１】
0005448675.tif 000002
【図２】
0005448675.tif 000003
【図３】
0005448675.tif 000004
【図４】
0005448675.tif 000005
【図５】
0005448675.tif 000006
【図６】
0005448675.tif 000007
【図７】
0005448675.tif 000008
【図８】
0005448675.tif 000009
【図９】
0005448675.tif 000010
【図１０】
0005448675.tif 000011
【図１１】
0005448675.tif 000012
【図１２】
0005448675.tif 000013
【図１３】
0005448675.tif 000014
【図１４】
0005448675.tif 000015
【図１５】
0005448675.tif 000016
【図１６】
0005448675.tif 000017
【図１７】
0005448675.tif 000018