(57)【特許請求の範囲】
【請求項１】
基板上にＮＭＯＳ活性領域及びＰＭＯＳ活性領域を形成する段階と、
前記基板上に前記ＮＭＯＳ活性領域及びＰＭＯＳ活性領域を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に第１仕事関数を有する金属膜を形成する段階と、
前記金属膜の選択された部分を、前記第１仕事関数を増加させるために炭素でドーピングして前記金属膜の前記選択された部分の仕事関数を調節する段階とを含み、その結果で前記選択された部分は前記第１仕事関数と異なる第２仕事関数を有することを特徴とする製造方法。
【請求項２】
前記第１仕事関数はＮＭＯＳ適合性であり、前記第２仕事関数をＰＭＯＳ適合性に形成するために前記選択された部分は炭素でドーピングされることを特徴とする請求項１記載の製造方法。
【請求項３】
前記金属膜はルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）、及びタンタル（Ｔａ）のうち少なくとも一つを含むことを特徴とする請求項２記載の製造方法。
【請求項４】
前記金属膜の前記選択された部分の仕事関数を調節する段階の前に、前記金属膜上に、続いて実行される工程の間、前記金属膜を保護するためのバッファ膜を形成する段階をさらに含むことを特徴とする請求項１記載の製造方法。
【請求項５】
前記バッファ膜はポリシリコン及びシリコン酸化膜（ＳｉＯ２）のうち少なくとも一つを含むことを特徴とする請求項４記載の製造方法。
【請求項６】
前記選択された部分の前記仕事関数を調節することは、
前記金属膜の前記選択された部分以外の部分の上にマスクパターンを形成する段階と、
前記選択された部分内に炭素原子をイオン注入する段階とを含むことを特徴とする請求項１記載の製造方法。
【請求項７】
前記金属膜の前記選択された部分の仕事関数を調節する段階の後に、前記金属膜上に追加の導電膜を形成する段階をさらに含むことを特徴とする請求項６記載の製造方法。
【請求項８】
前記追加の導電膜はポリシリコン、金属及び金属シリサイドのうち少なくとも一つを含むことを特徴とする請求項７記載の製造方法。
【請求項９】
前記ゲート絶縁膜、前記選択された部分を有する前記金属膜、及び前記追加の導電膜を選択的にパターニングして前記ＰＭＯＳ活性領域及び前記ＮＭＯＳ活性領域上にそれぞれのＰＭＯＳ金属ゲート構造体及びＮＭＯＳ金属ゲート構造体を形成する段階をさらに含むことを特徴とする請求項７記載の製造方法。
【請求項１０】
前記ＰＭＯＳ金属ゲート構造体及び前記ＮＭＯＳ金属ゲート構造体は側壁を含み、それぞれの前記側壁を注入マスクとして用いて前記ＰＭＯＳ及びＮＭＯＳ金属ゲート構造体に対する前記ＮＭＯＳ及びＰＭＯＳ活性領域のそれぞれにソース及びドレインを形成する段階をさらに含むことを特徴とする請求項９記載の製造方法。
【請求項１１】
前記金属膜に熱処理を実施する段階をさらに含むことを特徴とする請求項１記載の製造方法。
【請求項１２】
ＮＭＯＳ金属ゲート構造体及びＰＭＯＳ金属ゲート構造体を有する半導体素子を形成する方法において、
ゲート絶縁膜上に初期仕事関数を有する単一金属膜を形成する段階と、
前記金属膜の選択された部分を炭素でドーピングして前記選択された部分の前記仕事関数を選択的に調節する段階とを含み、
前記ＰＭＯＳ金属ゲート構造体は前記金属膜の前記選択された部分から形成された第１金属ゲート電極で形成され、前記ＮＭＯＳ金属ゲート構造体は前記金属膜の前記選択された部分以外の部分から形成された第２金属ゲート電極で形成されることを特徴とする製造方法。
【請求項１３】
基板に形成されたＮＭＯＳ及びＰＭＯＳ活性領域と、
前記基板上に前記ＮＭＯＳ及びＰＭＯＳ活性領域を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に前記ＰＭＯＳ活性領域を覆うように形成され、金属膜から形成されて第１仕事関数を有するために炭素でドーピングされた第１金属ゲート電極を含むＰＭＯＳ金属ゲート構造体と、
前記ゲート絶縁膜上に前記ＮＭＯＳ活性領域を覆うように形成され、前記金属膜から形成されて前記第１仕事関数よりも小さい第２仕事関数を有する第２金属ゲート電極を含むＮＭＯＳ金属ゲート構造体と、
を含むことを特徴とする半導体素子。
【請求項１４】
前記第１仕事関数は約４．７〜５．０ｅＶの範囲であり、前記第２仕事関数は約４．３〜４．５ｅＶの範囲であることを特徴とする請求項１３記載の半導体素子。
【請求項１５】
前記金属膜はルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）及びタンタル（Ｔａ）のうち少なくとも一つを含むことを特徴とする請求項１４記載の半導体素子。
【請求項１６】
前記金属膜は物理的気相蒸着（ＰＶＤ）工程、化学的気相蒸着（ＣＶＤ）工程または原子層蒸着（ＡＬＤ）工程を用いて形成されたことを特徴とする請求項１５記載の半導体素子。
【請求項１７】
前記ＰＭＯＳ及びＮＭＯＳ金属ゲート構造体は、前記金属膜上に配置されたプロファイルの高さを定義するための、前記金属膜上に形成された追加の導電膜をさらに含むことを特徴とする請求項１６記載の半導体素子。
【請求項１８】
前記ＮＭＯＳ及びＰＭＯＳ金属ゲート構造体は、順に積層された前記ゲート絶縁膜のパターン、前記金属膜のパターン、及び前記追加の導電膜のパターンを含む積層構造体及び前記積層構造体の側壁上に形成されたゲートスペーサを含むことを特徴とする請求項１７記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関し、さらに詳しくは、二重金属ゲート構造体を有する半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体記憶素子の容量増加に伴う高集積化された半導体素子に対する持続的な要求として半導体素子の構成要素のサイズを減少させようとする絶え間ない圧力が引き続いた。例えば、従来ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）素子のあらゆる構成要素の物理的な大きさは去る何年かの間に急激に減少した。これはＣＭＯＳ記憶素子の場合は特にそうである。しかしながら、その構成要素の物理的な大きさの持続的な減少に伴いＣＭＯＳ記憶素子はややこしい実行条件を有するようになる。
【０００３】
ＣＭＯＳ記憶素子のこのように偏在する「スケーリングダウン」は、さらに薄くて、実行条件に適したゲート絶縁膜（例えば、誘電膜）の使用を必要とする。ＣＭＯＳ記憶素子のデザインルールが去る１０年間１００ｎｍ以下にダウンされたことによって、従来用いられたポリシリコンゲートの構造が非常に薄くなったゲート絶縁膜では、もはや適用できそうにもないのは明らかである。
【０００４】
ポリシリコンゲート電極の使用は伝統的なものである。ポリシリコンは蒸着及びパターニングがし易い。それは引き継いで適用する高温工程が可能であり、その「仕事関数」は前記ポリシリコンを選択的にドーピングすることによって容易に変化できる。
【０００５】
半導体を含むあらゆる導電物質は、加えられるエネルギーに対する特定応答によって特徴付けられる。この応答はその物質の「仕事関数」と命名されて、一般的に電子ボルト（ｅＶ）の単位で示す。このような物質の性質は、真空内の物質のフェルミレベルから電子が飛び出すために要するエネルギーの最少の量として定義される。この物質はそれぞれ異なるフェルミレベル及び異なる電子配列を有しており、従って、電子を飛び出させるために加えるエネルギーの量は相違となる。
【０００６】
あらゆる物質において、電子は、高いエネルギーの状態よりも低いエネルギーの状態を先に満たすように配列される。特定物質に対するフェルミレベルは絶対零度（ｚｅｒｏ  ｔｅｍｐｅｒａｔｕｒｅ）で電子が最も高く満たされたエネルギー状態と関係する。
【０００７】
ポリシリコンのような多くのアンドープド半導体物質のフェルミレベルは、一般的にシリコンの場合、いわゆる伝導帯域（約４．１ｅＶ）と価電子帯域（約５．２ｅＶ）との間の中間領域に位置する。（このような仕事関数を「中間エネルギーバンドギャップ」という。）
【０００８】
一方、半導体物質はＮ型またはＰ型の半導体を製造するために選択的にドーピングされる。Ｎ型半導体物質は価電子帯域よりも伝導帯域に近いフェルミレベルを有する。Ｐ型半導体物質は反対の特徴を有する。
【０００９】
トランジスタのようなＰＭＯＳ及びＮＭＯＳタイプの素子は同時に形成される場合が多い。このような素子タイプはそれぞれＰ型及びＮ型の実行特徴を有するゲート電極によって決まる。よって、ポリシリコンを用いた従来のＣＭＯＳゲート電極は、ＰＭＯＳ及びＮＭＯＳ素子に適合するレベルにアンドープドポリシリコンの前記「中間エネルギーバンドギャップ」の仕事関数を調整するために、Ｐ型またはＮ型の不純物をいつも決まって注入しなければならない。
【００１０】
しかし、半導体素子の高集積化によってポリシリコン電極の使用と係わるいくつかの問題点が発生している。例えば、前記ポリシリコン電極は相対的に高い抵抗を有するので素子の動作速度を向上させるのに限界がある。また、ポリ空乏（ｄｅｐｌｅｔｉｏｎ）効果によるゲート絶縁膜の有効厚さの増加及び前記ポリシリコン電極から基板でのホウ素のような不純物浸透によってスレッショルド電圧が変動する可能性がある。前記ポリ空乏効果及び前記不純物浸透によるスレッショルド電圧の変動は前記ゲート絶縁膜の厚さが減少する場合にさらに深刻である。
【００１１】
よって、最近半導体素子の高集積化に対応するために低い抵抗を確保し、前記ポリ空乏効果及び前記不純物浸透を根本的に防止するために金属ゲート電極に対する研究が活発に進められている。
【００１２】
前記金属ゲート電極をＣＭＯＳ素子に適用するために解決しなければならない問題の中の一つは、前記金属ゲート電極がＮＭＯＳ及びＰＭＯＳトランジスタに相応しい仕事関数を有するようにすることである。すなわち、金属ゲート電極として提供される金属膜は、固有の単一仕事関数を有する一方、前記ＣＭＯＳ素子を構成するトランジスタはその形態に対応する仕事関数を有するゲート電極を必要とすることである。例えば、前記ＮＭＯＳトランジスタは、前記ゲート電極がシリコンの価電子帯域と類似の仕事関数を有する場合に最適化でき、前記ＰＭＯＳトランジスタは前記ゲート電極がシリコン伝導帯域と類似の仕事関数を有する場合に最適化できる。
【００１３】
しかし、金属膜を用いて前記ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタに相応しい仕事関数を有する二重仕事関数金属ゲート電極を形成することは複雑な工程段階を必要とし工程コストを増加させることになる。
【００１４】
特許文献１には、単一の金属膜から二重金属ゲート電極を形成する方法がリアングら（Ｌｉａｎｇ  ｅｔ  ａｌ．）によって開示されている。
【００１５】
特許文献２には、ＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｉｎｇ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の二重金属ゲート電極に用いられるチタン窒化膜の選択された部分に含まれた窒素の含有量を増加させる方法が、若林ら（Ｗａｋａｂａｙａｓｈｉ  ｅｔ  ａｌ．）によって提案された。これと同様に、特許文献３には金属膜の仕事関数を変化させるために窒素イオン注入を選択的に用いたものが開示されている。
【００１６】
特許文献４には、相違するＰＭＯＳ適合性仕事関数及びＮＭＯＳ適合性仕事関数を有する二重金属ゲート電極を製造するために分離された工程による分離した金属膜を形成する方法が、チャーら（Ｃｈａ  ｅｔ  ａｌ．）によって提案された。しかしながら、チャーらが提案した方法でも窒素の量を異なるようにして２つの金属膜が相違する仕事関数を有している。
【００１７】
特許文献５には、仕事関数を調節する方法として、蒸着された金属膜内に選択的な金属イオンを注入することが提案された。しかしながら、金属膜の仕事関数を変化させるために金属内に金属でドーピングすることはコストが増加して一貫性がない結果をもたらす。結論的に、従来技術による金属膜仕事関数の調節は窒素ドーピングによる方法が支配的であることが分かる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】米国特許第６，１３０，１２３号明細書
【特許文献２】米国特許第６，４８３，１５１号明細書
【特許文献３】米国特許第６，８１５，２８５号明細書
【特許文献４】米国特許第６，５３７，９０１号明細書
【特許文献５】特開２００４−１１１５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明は、金属膜の仕事関数を調節するための改善した方法及びそれに係わる半導体素子を提供することにある。
【課題を解決するための手段】
【００２０】
一実施形態で、半導体素子を製造する方法が提供される。前記方法は、第１仕事関数を有する金属膜を形成し、前記金属膜の少なくともいくつかの選択された部分をフッ素でドーピングして仕事関数を調節することを含む。フッ素でドーピングされたら、前記選択された部分は前記第１仕事関数より小さい第２仕事関数を有する。フッ素ドーピングはイオン注入を含む方法で実行することができる。イオン注入工程は、ガウシアン濃度ドーパントプロファイル（Ｇａｕｓｓｉａｎ  ｃｏｎｃｅｎｔｒａｔｉｏｎ  ｄｏｐａｎｔ  ｐｒｏｆｉｌｅ）が製造できるように用いられる。
【００２１】
前記金属膜は物理的気相蒸着（ＰＶＤ）工程、化学的気相蒸着（ＣＶＤ）工程、または原子層蒸着（ＡＬＤ）工程を含む方法によって形成することができる。
【００２２】
他の実施形態で、第１仕事関数を有する金属膜を形成し、前記金属膜の少なくともいくつかの選択された部分を炭素でドーピングして仕事関数を調節することを含む方法が提供される。炭素でドーピングされたら、前記選択された部分は前記第１仕事関数より大きい第２仕事関数を有する。
【００２３】
また、他の実施形態で、基板にＮＭＯＳ活性領域及びＰＭＯＳ活性領域を形成し、前記ＮＭＯＳ活性領域及びＰＭＯＳ活性領域上にゲート絶縁膜を形成することを含む方法が提供される。その後、前記ゲート絶縁膜上に第１仕事関数を有する金属膜が形成される。前記金属膜の選択された部分をフッ素または炭素でドーピングすることによって前記選択された部分の第１仕事関数が調節される。その結果、前記選択された部分は前記第１仕事関数と異なる第２仕事関数を有する。
【００２４】
前記第１仕事関数はＰＭＯＳ適合性であり、ＮＭＯＳ適合性の第２仕事関数を形成するために前記金属膜の前記選択された部分をフッ素でドーピングすることができる。それとは違って、前記第１仕事関数がＮＭＯＳ適合性であり、ＰＭＯＳ適合性の第２仕事関数を形成するために前記金属膜の前記選択された部分を炭素でドーピングすることができる。
【００２５】
また、他の実施形態で、ＮＭＯＳ金属ゲート構造体、及びＰＭＯＳ金属ゲート構造体を有する半導体素子を形成する方法が提供できる。この方法は、ゲート絶縁膜上に初期の仕事関数を有する単一金属膜を形成することを含む。前記金属膜の選択された部分をフッ素または炭素でドーピングして前記選択された部分の前記仕事関数を選択的に調節する。この際、前記ＰＭＯＳ金属ゲート構造体または前記ＮＭＯＳ金属ゲート構造体のうち一つは前記金属膜の前記選択された部分から形成された第１金属ゲート電極で形成されて、前記ＰＭＯＳ金属ゲート構造体または前記ＮＭＯＳ金属ゲート構造体のうち他の一つは前記金属膜の前記選択された部分の以外の部分から形成された第２金属ゲート電極で形成される。
【００２６】
また、他の実施形態で、基板にＮＭＯＳ活性領域及びＰＭＯＳ活性領域を形成し、前記基板上に前記ＮＭＯＳ活性領域及び前記ＰＭＯＳ活性領域を覆うゲート絶縁膜を形成することを含む方法が提供される。前記ゲート絶縁膜上に中間エネルギーバンドギャップ仕事関数を有する金属膜を形成する。前記ＮＭＯＳ活性領域上に形成された前記金属膜の第１選択された部分をフッ素でドーピングして前記第１選択された部分の前記仕事関数を調節する。前記第１選択された部分はＮＭＯＳ適合性の仕事関数を有する。前記ＰＭＯＳ活性領域上に形成された前記金属膜の第２選択された部分を炭素でドーピングして前記第２選択された部分の仕事関数を調節する。前記第２選択された部分はＰＭＯＳ適合性の仕事関数を有する。
【００２７】
また他の実施形態で、半導体素子が提供される。前記半導体素子は金属膜が第１仕事関数を有するように前記金属膜をフッ素でドーピングすることによって形成される第１金属ゲート電極を含むＮＭＯＳ金属ゲート構造体及び／または前記金属膜が第２仕事関数を有するように前記金属膜を炭素でドーピングすることによって形成される第２金属ゲート電極を含むＰＭＯＳ金属ゲート構造体を含む。
【発明の効果】
【００２８】
本発明によると、単純な工程によってＣＭＯＳ素子に適した仕事関数を有する二重仕事関数金属ゲート電極を有する半導体素子を製造することができる。
【図面の簡単な説明】
【００２９】
【図１】蒸着方法によるタンタル窒化膜の仕事関数を示すグラフである。
【図２Ａ】蒸着方法による不純物の濃度の変化を示すグラフである。
【図２Ｂ】蒸着方法による不純物の濃度の変化を示すグラフである。
【図３Ａ】熱処理のような工程条件による金属膜の初期仕事関数及び面抵抗の変化を示すグラフである。
【図３Ｂ】熱処理のような工程条件による金属膜の初期仕事関数及び面抵抗の変化を示すグラフである。
【図４】フッ素ドーピングの結果による金属膜の仕事関数の調節に関するグラフである。
【図５Ａ】本発明の一実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図５Ｂ】本発明の一実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図５Ｃ】本発明の一実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図５Ｄ】本発明の一実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図６Ａ】本発明の他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図６Ｂ】本発明の他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図６Ｃ】本発明の他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図７Ａ】本発明のさらに他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図７Ｂ】本発明のさらに他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図７Ｃ】本発明のさらに他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図７Ｄ】本発明のさらに他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【図７Ｅ】本発明のさらに他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。
【発明を実施するための形態】
【００３０】
本発明の実施形態を図面を参照しながら詳しく説明する。本発明の実質的な範囲は請求範囲によって定義される。多様な半導体膜及び領域の形成に対する説明において“上に”という表現は一つの膜／領域が他の膜／領域上に直接位置することを意味することもでき、一つの膜／領域と他の膜／領域との間にさらに他の膜／領域が介する可能性があることを意味する。
【００３１】
他の様態において、以下に記述される発明の実施形態は二重金属ゲート構造体及びこれを構成する金属ゲート電極の形成及び構造を説明する。ここで用いられる“二重”という表現は相違するトランジスタタイプに採用される分離したゲート構造体を意味する。半導体素子の形成に用いられるトランジスタはそれらのチャンネル領域を介して移動する複数のキャリアのタイプによってＮＭＯＳまたはＰＭＯＳで分類される。ＮＭＯＳトランジスタでは電子が複数のキャリアであり、ＰＭＯＳトランジスタでは正孔が複数のキャリアである。ＰＭＯＳトランジスタのＰＭＯＳゲート電極の仕事関数はＮＭＯＳトランジスタのＮＭＯＳゲート電極の仕事関数より大きい。
【００３２】
発明の概念の基礎を次に説明する。第一に、上述された従来技術は一般的に金属膜の仕事関数を選択的に調節するために窒素をドーピングする方法を用いる。金属膜の窒素ドーピングは（窒素雰囲気への露出、または窒素原子のイオン注入にしても）、制限された利用範囲を有する。窒素は通常、工程汚染物となり得るので、窒素ドーピングの工程及び効果はたびたび定義されにくい。
【００３３】
第二に、一般的に不純物による金属膜の仕事関数変化は、金属膜を構成する成分原子及び侵入型原子（ｉｎｔｅｒｓｔｉｔｉａｌ  ａｔｏｍ）として導入される不純物間の分極（ｐｏｌａｒｉｚａｔｉｏｎ）に因る。すなわち、金属膜内の不純物が大きい電気陰性度を有する場合に金属膜を構成する成分原子は正に帯電され、これによって金属膜の仕事関数は減少される。不純物の電気陰性度の差による金属膜の仕事関数変化はゴトウら（Ｇｏｔｏｈ  ｅｔ  ａｌ．）によって報告された論文（Ｙａｓｕｈｉｔｏ  Ｇｏｔｏｈ  ｅｔ  ａｌ．、Ｍｅａｓｕｒｅｍｅｎｔ  ｏｆ  ｗｏｒｋ  ｆｕｎｃｔｉｏｎ  ｏｆ  ｔｒａｎｓｉｔｉｏｎ  ｍｅｔａｌ  ｎｉｔｒｉｄｅ  ａｎｄ  ｃａｒｂｉｄｅ  ｔｈｉｎ  ｆｉｌｍｓ、Ｊ．Ｖａｃ．Ｓｃｉ、Ｂ２１（４）、Ｊｕｌ／Ａｕｇ２００３．）に開示されている。前記論文によれば、窒素より小さい電気陰性度を有する炭素を含むタンタルカーバイド膜の仕事関数がタンタル窒化膜の仕事関数より大きいこととして報告されている。
【００３４】
第三に、前述の報告は間違って解釈されたものもある。例えば、米国特許出願公開第２００４／０２２２４７４号明細書によると、“相対的に高い電気陰性度を有する不純物が金属膜に含まれる場合、前記金属膜の仕事関数を高めることができる。一方、相対的に低い電気陰性度を有する不純物の追加は金属膜の仕事関数を低めることができる”としているが、これは誤った結論である。前記米国特許出願では、アルミニウム（Ａｌｕｍｉｎｕｍ）及びセリウム（Ｃｅｒｉｕｍ）は金属膜の仕事関数を減少させる物質として提示され、窒素、塩素、酸素、フッ素及び臭素は金属膜の仕事関数を増加させる物質として提示された。
【００３５】
第四、金属膜の仕事関数は、単純にドーパントを選択することで決定できない。むしろ、金属膜を形成するのに用いられた金属の種類、金属膜を形成する方法、及び金属膜形成の工程条件が窮極的に仕事関数を決定するのに関係する。
【００３６】
図１は、蒸着方法によるタンタル窒化膜（ＴａＮ）の仕事関数を示すグラフである。図１で、前記タンタル窒化膜はそれぞれ物理的気相蒸着（ＰＶＤ）工程、原子層蒸着（ＡＬＤ）工程、及び化学的気相蒸着（ＣＶＤ）工程によって形成された。この実験データはタンタル窒化膜に対するものであるが、タンタル窒化膜は可能である金属膜のうちの一つの例である。既に述べたように、あらゆる金属膜が可能であり、それぞれの金属膜はそれらを形成する方法によって初期仕事関数が異なるであろう。“初期仕事関数”は金属膜を形成した後、前記金属膜の仕事関数を変化させるためのドーピング工程前の仕事関数を意味する。
【００３７】
図１で、前記タンタル窒化膜の前記初期仕事関数は、物理的気相蒸着（ＰＶＤ）工程が用いられた場合は約４．３ｅＶである。ＰＶＤは最小限、そしてよく調節された不純物を有する金属膜からなっている場合が好ましい工程である。すなわち、ＰＶＤで蒸着された金属膜内の不純物は相対的に均一で低い濃度を有する傾向がある。よって、引き続いて実行するドーピング工程で前記金属膜の仕事関数を調節しようとする場合に有効である。しかし、厚さの調節は、多くのＰＶＤ工程において問題とされており、薄くて正確な厚さを有する金属膜を得ることは難しいことである。
【００３８】
図１で示すように、前記タンタル窒化膜の前記初期仕事関数は、原子層蒸着（ＡＬＤ）の形成方法が用いられた場合は約４．５ｅＶである。ＡＬＤ工程は、立派で、そして非常によく調節され、薄い金属膜を提供することができるが、蒸着速度が非常に遅い。このように遅い蒸着速度は、大きい規模の半導体素子の製造において実質的な問題となることがある。
【００３９】
前記タンタル窒化膜の前記初期仕事関数は、化学気相蒸着（ＣＶＤ）形成方法が用いられた場合は約４．８ｅＶである。ＣＶＤ工程は廉価で早くて便利である。厚さ調節も簡単である。しかし、蒸着された金属膜内の不純物蓄積を注意深く考慮しなければならない。
【００４０】
上述した例で示されたように、金属膜における形成方法の選択は前記金属膜の初期仕事関数を決定することと関係がある。係わる工程条件の選択とも関係する。図２Ａ及び２Ｂは工程時間の期間範囲による２つの異なる金属膜の形成方法であるＡＥＳ（Ａｕｇｅｒ  Ｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析結果を示すグラフである。図２Ａ及び２Ｂを参照すると、特定不純物の原子濃度がスパッタ時間、すなわち、工程時間に対する関数として表現される。図２Ａはタンタル窒化膜をＡＬＤ工程で形成した場合の不純物濃度を示す。図２Ｂはタンタル窒化膜をＣＶＤ工程で形成した場合の不純物濃度を示す。
【００４１】
図２Ａ及び図２Ｂを参照すると、スパッタ時間が３分後、ＡＬＤ方法による場合に炭素（Ｃ）は４．２％の原子濃度であり、酸素（Ｏ）は１４。２％原子濃度である。一方、ＣＶＤ工程による場合、３分後の炭素及び酸素の原子濃度はそれぞれ８．７％及び１．２％である。
【００４２】
以下の詳細な説明で示すように、蒸着された金属膜内の特定不純物の濃度は仕事関数を決定するのに注意深く考慮しなければならない。この際、前記不純物濃度は金属膜の初期仕事関数を決定する一つの要因として理解しなければならない。
【００４３】
引き続く前記金属膜の熱処理のような熱工程は特定不純物を金属膜から追い出すことができる。そうすることによって、それらの面抵抗（Ｒｓ）だけでなくそれらの仕事関数を変化させることができる。図３Ａ及び図３Ｂのグラフで示す実施データは前述したＣＶＤ工程を用いて形成されたタンタル窒化膜の仕事関数及び面抵抗を示すデータである。
【００４４】
図３Ａ及び図３Ｂで示すように、前記タンタル窒化膜の熱処理は前記金属膜から酸素原子を追い出す傾向があり、そうすることによって、仕事関数を増加させ面抵抗を減少させる。ここで、二重金属ゲート電極を形成するのに用いられる金属膜は工程温度が１０００℃まで上がっても耐えることができる金属膜であることが好ましい。
【００４５】
金属膜の形成方法及び工程条件による仕事関数の変化を示す前述した例は、多くの他の金属膜種類、形成方法、及び工程条件の範囲によって変化が容易に推定できる。このような要素の複雑な調和で得られる前記初期仕事関数の正確な理解は本発明のドーピング濃度が効果的に用いられる前に要求される。
【００４６】
多くの実施形態で、本発明は二重金属ゲート電極を形成することにおいて単一の薄い金属膜を用いることを追い求める。単一の金属膜の使用は工程の複雑さを減少させる。
【００４７】
実施形態で、本発明は侵入型原子の電気陰性度と蒸着された金属膜の仕事関数との間の相関関係に対する前記の観察を利用し拡大する。
【００４８】
本発明で窒素及び酸素は、蒸着された金属膜に一般的に現われる不純物である。特に窒素は、大気に多く含有されていて、導電物質及び半導体物質のうちドナーとして抱き込まれやすい性質によって、金属膜内に不純物として多く存在する。結果的に、金属膜の仕事関数を調節するために金属膜をさらに多い窒素で選択的にドーピングする伝統的な接近は、言わば、もう金属膜内に窒素が多く含有されていて、窒素をさらに注入することになる危険性をもたらす。
【００４９】
上述のように、本発明の実施形態は前記金属膜の前記初期仕事関数を調節するために多様に炭素（Ｃ）またはフッ素（Ｆ）が選択的にドーピングされた金属膜を提供する。このような実施形態で、金属膜を炭素（相対的に低い電気陰性度を有する）でドーピングすることは金属膜の仕事関数を増加させる傾向があって、フッ素（相対的に高い電気陰性度を有する）でドーピングすることは金属膜の仕事関数を減少させる傾向があるという結論による。
【００５０】
例えば、図４のグラフに示す実験データでは、図１ないし図３の例として用いた前記ＣＶＤ工程により蒸着されたタンタル窒化膜が使用された。特に、４０Å厚さのタンタル窒化膜は１×１０１５のフッ素原子濃度でイオン注入（“ＩＩＰ”）される。前記タンタル窒化膜の仕事関数（ＷＦ）は、式ＷＦ＝ＶＦＢ＋５．０ｅＶによって定義される。この際、ＶＦＢは平坦帯域電圧（ｆｌａｔ  ｂａｎｄｅｄ  ｖｏｌｔａｇｅ）を意味する。そうすることで、フッ素原子でイオン注入する前に、前記タンタル窒化膜の仕事関数は約４．７５ｅＶ（ＰＭＯＳ適合性の仕事関数）である。フッ素原子でイオン注入した後には、前記タンタル窒化膜の仕事関数は約４．３５ｅＶ（ＮＭＯＳ適合性の仕事関数）である。
【００５１】
フッ素は４．０の相対電気陰性度を有し、フッ素原子でドーピングされた金属膜は減少された仕事関数を示す。一方、炭素は２．５の相対電気陰性度を有し、炭素原子でドーピングされた金属膜は増加された仕事関数を示す。これによって、初期ＰＭＯＳ適合性の仕事関数（約４．７〜５．０ｅＶの範囲の仕事関数）を有する金属膜は選択された部分をＮＭＯＳ適合性の仕事関数（約４．３〜４．５ｅＶの範囲の仕事関数）を形成するために前記選択された部分をフッ素でドーピングすることによって調節することができる。これとは違って、初期ＮＭＯＳ適合性の仕事関数を有する金属膜はＰＭＯＳ適合性仕事関数を有する前記金属膜の部分を形成するために前記金属膜を炭素でドーピングすることで選択的に調節することができる。このような方法で、二重仕事関数金属ゲート電極は単一の金属膜から単一のドーピング工程のみを用いて形成することができる。
【００５２】
図５Ａ、５Ｂ、５Ｃ及び５Ｄは、本発明の一実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。図５Ａによれば、素子分離領域１０２が基板１００内に選択的に形成される。前記基板１００はバルクシリコンまたはＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）で形成することができる。前記基板１００は、またゲルマニウム（Ｇｅ）、ガリウム（Ｇａ）、ガリウムアセナイド（ＧａＡｓ）、ガリウムアンチモナイド（ＧａＳｂ）、インジウムアンチモナイド（ＩｎＳｂ）、インジウムアセナイド（ＩｎＡｓ）及びインジウムポスファイド（ＩｎＰ）のうちから選択されたもの（これに限定されず）でドーピングされた領域を一つ以上含むことができる。素子分離領域１０２は伝統的にできるだけ多くの技術のうちから一つを用いて形成することができる。
【００５３】
前記素子分離領域１０２を形成し、前記基板１００内にＮＭＯＳ活性領域１０４Ｎ及びＰＭＯＳ活性領域１０４Ｐが形成される。その後、ゲート絶縁膜１０６が前記基板１００上に形成される。前記ゲート絶縁膜１０６はｈｉｇｈ−ｋゲート誘電膜とすることができる。
【００５４】
金属膜１０８が前記ゲート絶縁膜１０６上に形成される。“金属膜”という用語は金属ゲート電極を成すことができるあらゆる導電物質をも意味する。前述したように、“金属”という用語は具体的に複合金属、金属合金、金属窒化膜、金属シリサイド、金属酸化膜及びこれらのすべての可能な組合せを備える。
【００５５】
図５（５Ａ、５Ｂ、５Ｃ及び５Ｄ）に示す実施形態では、前記金属膜１０８はＰＭＯＳ適合性の仕事関数を有することができる。このＰＭＯＳ適合性金属膜の形成によく適用される具体的な金属は、例えば、ニッケル（Ｎｉ）、ルテニウム酸化膜（ＲｕＯ）、モリブデニウム窒化膜（ＭｏＮ）、タンタル窒化膜（ＴａＮ）、モリブデニウムシリサイド（ＭｏＳｉ２）、及び／またはタンタルシリサイド（ＴａＳｉ２）を含む。
【００５６】
例えば、ポリシリコン及び／またはシリコン酸化膜（ＳｉＯ２）から形成されたバッファ膜１１０が前記金属膜１０８上に提供できる。前記バッファ膜１１０は続いて実行される工程の間、前記金属膜１０８を保護するために提供することができる。
【００５７】
伝統的な技術を用いて、フォトレジストパターンのようなマスクパターン１１２が前記金属膜１０８上に形成される。適当なマスクパターン１１２を適切に配置して前記金属膜１０８の選択された部分にフッ素（Ｆ）原子１１４が注入される。この工程のための前記注入条件（エネルギー、温度、圧力など）だけでなくフッ素原子の濃度は物質の組成、初期仕事関数（用いられた蒸着工程及び蒸着条件によって決まる）、及び前記金属膜１０８の厚さによって異なるであろう。しかし、一実施形態では、前記選択されたイオン注入工程はガウシアン濃度ドーパントプロファイルを提供するために採用される。
【００５８】
前記金属膜１０８のフッ素でドーピングされた選択された部分１０９が前記ＮＭＯＳ活性領域１０４Ｎ上に形成される。前記フッ素原子の注入後にマスクパターン１１２が除去できる。
【００５９】
前記金属膜１０８は相対的にエッチングしにくいので、少なくともいくつかの実施形態では相対的に薄い厚さ（例えば、１００Åより小さい）で形成することが好ましい。この厚さは一般的にゲート電極を外部信号ラインと接続させるには不十分である。この相対的に薄い厚さは、またゲート電極構造体周りのソース及びドレイン領域の形成に採用される工程の使用を排除させる可能性がある。よって、完成されたゲート電極の厚さ（高さプロファイル）は増加されなければならない場合もある。これは図５Ｃで示したように、一実施形態でフッ素ドーピングされた前記選択された部分１０９を備える前記金属膜１０８上に追加の導電膜１１６を形成することによって解決できる。前記追加の導電膜１１６は１０００Åより大きい厚さで形成される。前記追加の導電膜１１６はポリシリコン、耐火金属膜（ｒｅｆｒａｃｔｏｒｙ  ｍｅｔａｌ  ｌａｙｅｒ）及び／または耐火金属シリサイドを含むことができる。
【００６０】
図５Ｄを参照すると、伝統的でよく理解された技術及び工程を用いてフッ素ドーピングされた前記選択された部分１０９を備える前記金属膜１０８及び前記追加の導電膜１１６がパターニングされて完成されたＮＭＯＳ及びＰＭＯＳゲート電極構造体１３０Ｎ、１３０Ｐを形成する。図示されたように、前記ＮＭＯＳゲート電極構造体１３０Ｎは，一般的にゲート絶縁膜１０６のパターン、選択された部分のパターン１０９’、追加の導電膜のパターン１１６’を含む積層構造及び前記積層構造の側壁上に形成されたゲートスペーサ１１８を含む。図示されたように、ＰＭＯＳゲート電極構造体１３０Ｐはゲート絶縁膜１０６のパターン、前記金属膜の選択されてない部分のパターン１０８’、追加の導電膜のパターン１１６’を含む積層構造及び前記積層構造の側壁上に形成されたゲートスペーサ１１８を含む。前記ＮＭＯＳ及びＰＭＯＳゲート電極構造体１３０Ｎ、１３０Ｐを形成した後、前記基板１００内にそれぞれのソース／ドレイン１２０Ｎ、１２０Ｐが形成される。
【００６１】
図６Ａ、６Ｂ及び６Ｃは、本発明の他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。図６Ａに示すように、基板１００、素子分離領域１０２、ＮＭＯＳ活性領域１０４Ｎ、ＰＭＯＳ活性領域１０４Ｐ及びゲート絶縁膜１０６が図５を参照して説明されたように形成される。前記ゲート絶縁膜１０６上に金属膜２０８が形成される。
【００６２】
図６（図６Ａ、６Ｂ及び６Ｃ）に示す実施形態では、前記金属膜２０８はＮＭＯＳ適合性の仕事関数を有することができる。このＮＭＯＳ適合性の金属膜の形成によく適用される具体的な金属は、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）及びニオビウム（Ｎｂ）を含む。
【００６３】
前記金属膜２０８上にバッファ膜１１０を再び提供することができ、その次に前記バッファ膜１１０上にマスクパターン２１２が形成される。適切に配置されたマスクパターンで、前記金属膜２０８の選択された部分に炭素原子２１４を注入する。注入条件（エネルギー、温度、圧力など）及び炭素原子の濃度は物質組成、初期仕事関数（用いられた蒸着工程及び蒸着条件によって決まる）、及び前記金属膜２０８の厚さによって異なる。
【００６４】
図６Ｂで、前記金属膜２０８の炭素でドーピングされた選択された部分２０９が前記ＰＭＯＳ活性領域１０４Ｐ上に形成される。炭素原子を注入した後、マスクパターン２１２は除去できる。ゲート電極を成す前記金属膜２０８の高さが小さい場合、すなわち、もっと高いことが好ましい場合、上述した実施形態のように追加の導電膜１１６が再び形成される。
【００６５】
図６Ｃに示すように、ＮＭＯＳ及びＰＭＯＳゲート電極構造体２３０Ｎ、２３０Ｐの完成を準備する過程で、前記追加の導電膜１１６（提供された場合）、前記炭素ドーピングされた前記選択された部分２０９を備える前記金属膜２０８及びゲート絶縁膜１０６がパターニングされる。そうすることで、前記ＮＭＯＳゲート電極構造体２３０Ｎは、図示された例のようにゲート絶縁膜１０６のパターン、金属膜のパターン２０８’及び追加の導電膜のパターン１１６’を含む。ＰＭＯＳゲート電極構造体２３０Ｐは、図示された例のように、ゲート絶縁膜１０６のパターン、選択された部分のパターン２０９’及び追加の導電膜のパターン１１６’を含む。
【００６６】
図７Ａ、７Ｂ、７Ｃ、７Ｄ及び７Ｅは、本発明のさらに他の実施形態による二重仕事関数金属ゲート構造体を有する半導体素子の製造方法を示す断面図である。図７Ａで示すように、基板１００、素子分離領域１０２、ＮＭＯＳ活性領域１０４Ｎ、ＰＭＯＳ活性領域１０４Ｐ、及びゲート絶縁膜１０６が図５で説明されたように形成される。そして、前記ゲート絶縁膜１０６上に金属膜３０８が形成される。
【００６７】
図７（図７Ａ、７Ｂ、７Ｃ、７Ｄ及び７Ｅ）に示す実施形態では、単一の金属膜３０８がドーピングされてないシリコン、すなわち、アンドープドシリコンの真性フェルミレベルに一致した仕事関数を有することができる。この“中間エネルギーバンドギャップ適合性”の仕事関数は一般的に４．４〜４．７ｅＶの範囲である。中間エネルギーバンドギャップ適合性の金属膜に適用される具体的な金属は、例えば、タングステン窒化膜（ＷＮ）及びチタン窒化膜（ＴｉＮ）を含むことができる。
【００６８】
前記金属膜３０８上にバッファ膜１１０が再び提供できる。前記バッファ膜１１０の追加があってもなくても、第１マスクパターン３１２がＮＭＯＳ活性領域１０４に係わる前記金属膜３０８の部分、またはＰＭＯＳ活性領域１０４Ｐと係わる前記金属膜３０８の他の部分上に形成される。例えば、図７Ｂで示すように、前記ＰＭＯＳ活性領域１０４Ｐは第１マスク膜３１２によって覆われる。その次、前記ＮＭＯＳ活性領域１０４Ｎ上の前記金属膜３０８の第１選択された部分３０９内にフッ素原子３１４を注入する。上述した内容の一貫性があるように、フッ素ドーピングされた第１選択された部分３０９はＮＭＯＳ適合性の仕事関数を有する。
【００６９】
前記金属膜３０８で前記第１選択された部分３０９が形成された後、第１マスク膜３１２は除去される。そして、図７Ｃによれば、第２マスクパターン３１３が前記基板１００上に前記ＮＭＯＳ活性領域１０４Ｎを覆うように形成される。その次に、前記露出された前記ＰＭＯＳ活性領域１０４Ｐ上の前記金属膜３０８の第２選択された部分３１０内に炭素原子３１５が注入される。炭素ドーピングされた第２選択された部分３１０はＰＭＯＳ適合性の仕事関数を有する。
【００７０】
図７Ｄ及び７Ｅで示すように、前記金属膜３０８の選択されたフッ素ドーピングされた部分、すなわち第１選択された部分３０９及び炭素ドーピングされた部分、すなわち第２選択された部分３１０が形成された後に、ＮＭＯＳ及びＰＭＯＳゲート電極構造体が伝統的なパターニング及び注入技術を用いて形成される。図７Ｄで示すように、前記ＮＭＯＳ及びＰＭＯＳゲート電極構造体はゲート絶縁膜１０６、前記金属膜のフッ素ドーピングされた第１選択された部分３０９、及び前記金属膜の炭素ドーピングされた第２選択された部分３１０、及び追加の導電膜１１６がパターニングされる。よって、前記ＮＭＯＳゲート電極構造体はゲート絶縁膜１０６のパターン、前記第１選択された部分のパターン３０９’及び前記追加の導電膜のパターン１１６’を含む。前記ＰＭＯＳゲート電極構造体はゲート絶縁膜１０６のパターン、前記第２選択された部分のパターン３１０’及び前記追加の導電膜のパターン１１６’を含む。
【００７１】
図７Ｅで、ＮＭＯＳ及びＰＭＯＳトランジスタのためのゲート電極構造体スペーサ１１８、及びそれぞれのソース／ドレイン領域１２０Ｎ、１２０Ｐが前記基板１００に形成される。
【００７２】
前記スペーサ１１８及び前記ソース／ドレイン領域１２０Ｎ、１２０Ｐの形成は伝統的な方法で形成することができる。事実、十分な高さを有するゲート電極構造体を形成するための一つの理由は、次に形成される十分な厚さを有するスペーサの形成のためである。トランジスタのソース／ドレイン領域を形成するために用いられる伝統的なイオン注入技術はイオン注入領域を適した所に配置するためにスペーサの厚さに依存する。そうすることで、本発明のいくつかの実施形態では厚い金属膜、または薄い金属膜の場合はその上に形成された一つ以上の追加の導電膜が提供される。このような二つの可能性のうちでは後者の方が好ましい。何故ならば、金属は一般的にポリシリコンで形成されることができる追加の導電膜よりエッチングするのがもっとも難しいからである。
【００７３】
前述のように、本発明による二重金属ゲート電極は、単一の金属膜から合理的な仕事関数を有するように形成される可能性があるものと見られ、多重の金属膜蒸着及びパターニングは要求されない。結果的に、本発明によって製造された二重金属ゲート構造体を含む半導体素子は生産するのに採用される全般的な製造工程がさらに簡単であり、最も安いコストで製造することができる。炭素原子は窒素よりも小さい電気陰性度を有し、フッ素原子は窒素よりも高い電気陰性度を有するので、このようなドーパントの１つあるいは２つの選択的な使用は、窒素一つを用いた金属膜の仕事関数を増加させたり減少させる強化された能力を提供する。
【００７４】
ただ、金属膜を炭素及び／またはフッ素で戦略的にドーピングすることは、金属膜の仕事関数を決める最後、または最後に近いステップである。金属膜の仕事関数を決める一番目の実質的なステップは特定な金属の選択である。この選択はできれば金属の広い範囲で行われることができる。いくつかの応用、素子、または費用及び／または工程の制約は金属に対する選択を制限する。他の応用及び設計が相変らず金属の選択において大きい範囲を許容している。
【００７５】
特定金属が選択されたら、係わる工程条件（例えば、熱処理のような）だけでなく、その金属の蒸着によく適用される形成方法も考慮しなければならない。すなわち、金属膜の初期仕事関数を定義するにあって、このような要素がバランスよく調節されなければならない。前記初期仕事関数はＮＭＯＳ適合性、ＰＭＯＳ適合性、または中間エネルギーバンドギャップ適合性とすることができる。
【００７６】
上述したように、金属膜の厚さはもう１つの重要な設計条件である。それは前記金属膜をパターニングするのに採用されるエッチング工程の選択に影響を与えることもある。それはまた追加の導電膜の使用可否に影響を与えることもある。前記金属膜の厚さは、また炭素及び／またはフッ素注入工程の性質及び質を定義することができる。例えば、異なる金属膜の厚さは異なるドーパント濃度及び異なる注入エネルギーを要求する。
【００７７】
この点において、上述した実施形態は、炭素及びフッ素の注入工程の内容で説明した。イオン注入は現在の金属膜をドーピングさせる方法として好ましい。何故ならば、それはドーパント原子の精緻な配置を提供し、ドーパント濃度の精緻な調節が可能であるからである。しかし、蒸着工程中のインサイチュ金属膜ドーピングまたはドーパント豊富な雰囲気への露出などのような他のドーピング方法が代案的に、または追加的に用いられうる。
【００７８】
一般的なトランジスタはＮＭＯＳ及びＰＭＯＳ適合性の実行特徴を有するゲート電極を有する二重金属ゲート構造体を含む。その技術分野において用いられることができる基板種類及びゲート絶縁膜上に形成された具体的なトランジスタタイプは多様ではあるが、本発明から理解することのできる示唆は拡張されるものである。
【００７９】
上述では、本発明の好ましい実施形態を参照しながら説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しなし範囲で、本発明を多様に修正及び変更させることができる。
【００８０】
図面において、同じ参照番号は同じ構成要素またはステップを示す。それぞれの領域及び多様な膜の相対的な厚さは明確性をあたえるために誇張されたものである。
【符号の説明】
【００８１】
１００  基板
１０２  素子分離領域
１０６  ゲート絶縁膜
１０８、２０８、３０８  金属膜
１０９、３０９  選択された部分
１１０  バッファ膜
１１２、２１２  マスクパターン
１１４フッ素原子
１１６  追加の導電膜
１１８  ゲートスペーサ
１０４Ｎ、１０４Ｐ  ＮＭＯＳ及びＰＭＯＳ活性領域
１２０Ｎ、１２０Ｐ  ソース／ドレイン
１３０Ｎ、２３０Ｎ、１３０Ｐ、２３０Ｐ  ＮＭＯＳ及びＰＭＯＳゲート電極構造体
２１４  炭素原子
【図１】
0005490188.tif 000002
【図２Ａ】
0005490188.tif 000003
【図２Ｂ】
0005490188.tif 000004
【図３Ａ】
0005490188.tif 000005
【図３Ｂ】
0005490188.tif 000006
【図４】
0005490188.tif 000007
【図５Ａ】
0005490188.tif 000008
【図５Ｂ】
0005490188.tif 000009
【図５Ｃ】
0005490188.tif 000010
【図５Ｄ】
0005490188.tif 000011
【図６Ａ】
0005490188.tif 000012
【図６Ｂ】
0005490188.tif 000013
【図６Ｃ】
0005490188.tif 000014
【図７Ａ】
0005490188.tif 000015
【図７Ｂ】
0005490188.tif 000016
【図７Ｃ】
0005490188.tif 000017
【図７Ｄ】
0005490188.tif 000018
【図７Ｅ】
0005490188.tif 000019