(57)【特許請求の範囲】
【請求項１】
割り込みの発生を示す割込発生信号を受信する割込信号受信部と、
前記割込信号受信部によって前記割込発生信号が受信されたとき、割り込みの発生を示す割込発生情報を記憶する割込記憶部と、
前記割り込みに対応する処理である割込処理の実行を許可することを示すハイレベルの割込許可信号、又は、前記割込処理の実行を許可しないことを示すローレベルの割込許可信号を受信する許可信号受信部と、
前記許可信号受信部によって前記ハイレベルの割込許可信号が受信され、かつ前記割込記憶部に前記割込発生情報が記憶されているとき、前記割込処理の実行を要求する割込処理要求信号を出力する割込処理要求部と、
前記割込記憶部に前記割込発生情報が記憶されている状態で、更に新たな前記割込発生信号が前記割込信号受信部によって受信されたとき、前記新たな割込発生信号の紛失を検知する割込紛失検知部と、
前記割込紛失検知部によって前記新たな割込発生信号の紛失が検知されたとき、前記新たな割込発生信号の紛失を示す情報を記憶し、前記新たな割込発生信号の紛失を示す情報を記憶している期間、前記新たな割込発生信号の紛失を示すハイレベルの信号を出力する紛失記憶部と、
前記許可信号受信部によって受信された前記割込許可信号が一端に入力され、前記一端に入力された前記割込許可信号と他端に入力された信号との論理積に対応する第一論理積信号を出力する第一論理積回路と、
前記紛失記憶部から出力された信号と前記第一論理積回路から出力された前記第一論理積信号との論理積に対応する第二論理積信号を出力する論理積回路であり、前記第二論理積信号がローレベルのときは、前記第二論理積信号を前記新たな割込発生信号の紛失がないことを示す割込紛失信号として出力し、前記第二論理積信号がハイレベルのときは、前記第二論理積信号を前記新たな割込発生信号の紛失を示す割込紛失信号として出力する第二論理積回路と、
を備える割り込み制御回路。
【請求項２】
前記割込発生信号の紛失の検知を禁止することを示すハイレベルの紛失検知禁止信号、又は、前記割込発生信号の紛失の検知を許可することを示すローレベルの紛失検知禁止信号を受信し、受信した前記紛失検知禁止信号の論理否定を示す信号を、前記第一論理積回路の前記他端へ出力する検知禁止受信部を更に備える請求項１に記載の割り込み制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、割り込み制御回路に関する。
【背景技術】
【０００２】
従来から、ＳｏＣ（System On Chip）ＩＣの内部に配置されるＩＲＱＣ（Interrupt ReQuest Controller）に用いられる割り込み制御回路として、例えば下記特許文献１に記載のように、割り込み供給側に設けたパルス発生回路と、複数のパルス発生回路を排他制御するためのコントロール信号線と、ＣＰＵ側に設けた割り込み認識回路、とを備え、ＣＰＵと複数の割り込み供給源の間を２本の信号線で接続した割り込み制御回路が知られている。
【０００３】
このような割り込み制御回路は、割り込み供給源の１つから割り込みが発生すると、ＣＰＵに割り込みを発生させる。また、その割り込み供給源の１つからその供給源独自のパルスが発生し、ＣＰＵで当該パルスをカウント、ラッチすることにより、それをＣＰＵが取り込んで何れの供給源からの割り込みであるかを認識する。
【０００４】
また、１箇所の割り込み供給源から割り込みが発生した場合に、当該割り込みとは異なる別の割り込みが割り込み供給源で発生したとしても、当該先に発生した割り込みに対応する割込処理が終了するまでの間、ＣＰＵに割り込みを発生させないように排他制御が行われている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平３−７５８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の割り込み制御回路では、上記のように排他制御が行われているため、１箇所で割り込みが発生して当該割り込みに対応する割込処理が終了するまでの間に、新たな割り込みが発生したとしても、当該新たな割り込みの発生を検知することができず、また、当該新たな割り込みの発生を検知できなかったことを知ることもできなかった。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、ある割り込みに対応する割込処理が終了するまでの間に新たな割り込みが発生した場合に、当該新たな割り込みが発生したことを検知することができる割り込み制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る割り込み制御回路は、割り込みの発生を示す割込発生信号を受信する割込信号受信部と、前記割込信号受信部によって前記割込発生信号が受信されたとき、割り込みの発生を示す割込発生情報を記憶する割込記憶部と、前記割り込みに対応する処理である割込処理の実行を許可することを示すハイレベルの割込許可信号、又は、前記割込処理の実行を許可しないことを示すローレベルの割込許可信号を受信する許可信号受信部と、前記許可信号受信部によって前記ハイレベルの割込許可信号が受信され、かつ前記割込記憶部に前記割込発生情報が記憶されているとき、前記割込処理の実行を要求する割込処理要求信号を出力する割込処理要求部と、前記割込記憶部に前記割込発生情報が記憶されている状態で、更に新たな前記割込発生信号が前記割込信号受信部によって受信されたとき、前記新たな割込発生信号の紛失を検知する割込紛失検知部と、前記割込紛失検知部によって前記新たな割込発生信号の紛失が検知されたとき、前記新たな割込発生信号の紛失を示す情報を記憶し、前記新たな割込発生信号の紛失を示す情報を記憶している期間、前記新たな割込発生信号の紛失を示すハイレベルの信号を出力する紛失記憶部と、前記許可信号受信部によって受信された前記割込許可信号が一端に入力され、前記一端に入力された前記割込許可信号と他端に入力された信号との論理積に対応する第一論理積信号を出力する第一論理積回路と、前記紛失記憶部から出力された信号と前記第一論理積回路から出力された前記第一論理積信号との論理積に対応する第二論理積信号を出力する論理積回路であり、前記第二論理積信号がローレベルのときは、前記第二論理積信号を前記新たな割込発生信号の紛失がないことを示す割込紛失信号として出力し、前記第二論理積信号がハイレベルのときは、前記第二論理積信号を前記新たな割込発生信号の紛失を示す割込紛失信号として出力する第二論理積回路と、を備える。
【０００９】
この構成によれば、割込記憶部に割込発生情報が記憶されている状態で、更に新たな割込発生信号が割込信号受信部によって受信されたとき、割込紛失検知部によって当該新たな割込発生信号の紛失が検知される。そして、割込紛失検知部によって当該新たな割込発生信号の紛失が検知されたとき、紛失記憶部によって新たな割込発生信号の紛失を示す情報が記憶されている期間、紛失記憶部によって当該新たな割込発生信号の紛失を示すハイレベルの信号が出力される。
【００１０】
このため、当該出力されたハイレベルの信号によって紛失したことが示された新たな割込発生信号に対応する割り込みが、ある割り込みに対応する割込処理が終了するまでの間に発生していたことを検知することができ、当該ハイレベルの信号に対する対処を当該期間における任意のタイミングで実施することができる。
許可信号受信部によって受信された割込許可信号が割込処理の実行を許可しないことを示す場合、割込処理要求部が割込処理の実行を要求することはない。つまり、この場合、割込処理が実行されないので、割込処理が終了するまでの間に新たな割り込みが発生することはない。
この構成によれば、割込許可信号が割込処理の実行を許可しないことを示す場合に、割込処理が終了するまでの間に新たな割り込みが発生することがないことに合わせて、新たな割込発生信号の紛失を示すハイレベルの割込紛失信号の出力を禁止することができる。
【００１３】
また、前記割込発生信号の紛失の検知を禁止することを示すハイレベルの紛失検知禁止信号、又は、前記割込発生信号の紛失の検知を許可することを示すローレベルの紛失検知禁止信号を受信し、受信した前記紛失検知禁止信号の論理否定を示す信号を、前記第一論理積回路の前記他端へ出力する検知禁止受信部を更に備えることが好ましい。
【００１４】
この構成によれば、検知禁止受信部にハイレベルの紛失検知禁止信号を受信させるか否かによって、第二論理積回路によるハイレベルの割込紛失信号の出力を禁止するか否かを切り替えることができる。
【発明の効果】
【００１８】
本発明によれば、ある割り込みに対応する割込処理が終了するまでの間に新たな割り込みが発生した場合に、当該新たな割り込みが発生したことを検知することができる割り込み制御回路を提供することが可能になる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る割り込み制御回路を備えた複合機の構成の一例を示す構成図。
【図２】複合機の電気的構成の一例を示すブロック図。
【図３】割り込み制御回路の一例を示す回路図。
【発明を実施するための形態】
【００２０】
以下、本発明に係る割り込み制御回路を備えた、例えば、コピー、プリンタ、スキャナ及びファクシミリの機能を有する複合機を図面に基づいて説明する。
【００２１】
図１に示すように、複合機１は、本体部１００、原稿読取部２００、原稿給送部３００、操作部４００、及び用紙後処理部５００を備えている。
【００２２】
原稿給送部３００は、原稿載置部３０１、給紙ローラ３０３、原稿搬送部３０５及び原稿排出部３０７を備えている。
【００２３】
給紙ローラ３０３は、原稿載置部３０１にセットされた原稿を１枚ずつ繰り出す。原稿搬送部３０５は、繰り出された原稿を原稿読取部２００に搬送する。原稿は、原稿読取部２００で読み取られて原稿排出部３０７に排出される。
【００２４】
原稿読取部２００は、ＣＣＤ（Charge Coupled Device）センサ及び露光ランプ等を搭載したキャリッジ２０１、ガラス等の透明部材により構成された原稿台２０３、及び原稿読取スリット２０５を備えている。
【００２５】
原稿台２０３に載置された原稿を読み取る場合、キャリッジ２０１を原稿台２０３の長手方向に移動させながらＣＣＤセンサにより原稿を読み取る。これに対して、原稿給送部３００から給送された原稿を読み取る場合、キャリッジ２０１を原稿読取スリット２０５と対向する位置に移動させて、原稿給送部３００から送られてきた原稿を、原稿読取スリット２０５を通してＣＣＤセンサにより読み取る。ＣＣＤセンサは読み取った原稿を画像データとして出力する。
【００２６】
本体部１００は、用紙貯留部１０１、画像形成部１０３及び定着部１０５を備えている。
【００２７】
用紙貯留部１０１は、本体部１００の最下部に配置され、用紙の束を貯留する用紙トレイ１０７を備えている。用紙トレイ１０７に貯留された用紙の束において、最上位の用紙がピックアップローラ１０９の駆動により、用紙搬送部１１１へ向けて繰り出される。用紙は、用紙搬送部１１１を通って、画像形成部１０３へ搬送される。
【００２８】
画像形成部１０３は、搬送されてきた用紙にトナー画像を形成する。画像形成部１０３は、感光体ドラム１１３、露光部１１５、現像部１１７及び転写部１１９を備えている。
【００２９】
露光部１１５は、画像データ（原稿読取部２００から出力された画像データ、パソコンから送信された画像データ、ファクシミリ受信の画像データ等）に対応する光を生成し、一様に帯電された感光体ドラム１１３の周面に照射する。これにより、感光体ドラム１１３の周面には画像データに対応する静電潜像が形成される。
【００３０】
この状態で感光体ドラム１１３の周面に現像部１１７からトナーを供給することにより、感光体ドラム１１３の周面には、画像データに対応するトナー画像が形成される。このトナー画像は、転写部１１９によって上記の用紙貯留部１０１から搬送されてきた用紙に転写される。
【００３１】
トナー画像が転写された用紙は、定着部１０５に送られる。定着部１０５において、トナー画像と用紙に熱と圧力が加えられて、トナー画像を用紙に定着させる。これにより、用紙への画像の印刷が完了する。この印刷済用紙に対して後処理がされる場合、印刷済用紙は本体部１００の用紙排出口１２１から用紙後処理部５００へ送られる。これに対して後処理がされない場合、印刷済用紙は排紙トレイ１２３に排紙される。
【００３２】
用紙後処理部５００では、印刷済用紙に対して、ソート、ステープル、パンチ、中綴じ等の後処理がされる。用紙後処理部５００は、用紙搬入口５０１、用紙搬送部５０３、用紙搬出口５０５及びスタックトレイ５０７等を備える。用紙搬送部５０３は用紙排出口１２１から用紙搬入口５０１に搬入された印刷済用紙を順次搬送し、後処理がされた印刷済用紙を用紙搬出口５０５からスタックトレイ５０７へ搬出する。スタックトレイ５０７は用紙搬出口５０５から搬出された上記用紙の集積枚数に応じて矢印方向に上下動可能な構成を有する。
【００３３】
操作部４００は、操作キー部４０１と表示部４０３を備える。表示部４０３はタッチパネル機能を有しており、ソフトキーを含む画面が表示される。ユーザは画面を見ながらソフトキーを操作することによって、コピー等の機能の実行に必要な設定等をする。
【００３４】
操作キー部４０１は、ハードキーからなる操作キーを備えており、具体的にはヘルプキー４０５、スタートキー４０７、テンキー４０９及び機能切換キー４１１等を備える。
【００３５】
ヘルプキー４０５は、ヘルプ画面を表示部４０３に表示させるキーである。ヘルプ画面とはスキャナ、ファクシミリ、プリンタ、コピー等の機能に関する操作方法が表示された画面である。スタートキー４０７は、コピー、ファクシミリ送信等の動作を開始させるキーである。テンキー４０９は、コピー部数、ファクシミリ番号等の数字を入力するキーである。機能切換キー４１１は、コピーキー及び送信キー等を備えており、コピー機能、送信機能等を相互に切り替えるキーである。コピーキーを操作すれば、コピーの初期画面が表示部４０３に表示される。送信キーを操作すれば、ファクシミリ送信及びメール送信の初期画面が表示部４０３に表示される。
【００３６】
続いて、複合機１の電気的構成について説明する。図２に示すように、複合機１は、本体部１００、原稿読取部２００、原稿給送部３００、操作部４００、用紙後処理部５００、ＵＳＢメモリー等の記憶媒体６を複合機１に接続するための外部インターフェイス（外部Ｉ／Ｆ）６００、通信部７００、及び制御部２が、バスによって接続された構成を有する。
【００３７】
制御部２は、ＲＯＭ（Read Only Memory）２１、ＲＡＭ（Random Access Memory）２２、ＣＰＵ（Central Processing Unit）２３、及び、割り込み制御回路２４がバスによって接続されたマイクロコンピュータとして構成されている。
【００３８】
ＣＰＵ２３は、ＲＡＭ２２を作業領域として利用しつつ、ＲＯＭ２１に記憶されている制御プログラムを実行することによって、装置各部１００，２００，３００，４００，５００，６００，７００に必要な制御を行う。
【００３９】
割り込み制御回路２４は、装置各部１００，２００，３００，４００，５００，６００，７００から割り込みの発生を示す割込信号を受信し、当該割込信号によって示される割り込みに対応する処理（割込処理）の実行要求を、ＣＰＵ２３に向けて出力する制御を行う。
【００４０】
続いて、割り込み制御回路２４の構成について詳述する。例えば、図３に示すように、割り込み制御回路２４は、割込信号受信部３１、割込記憶部３２、許可信号受信部３３、割込処理要求部３４、割込紛失検知部３５、検知禁止受信部３６、及び紛失信号出力部３７を備えている。
【００４１】
また、割り込み制御回路２４は、割込クリア信号受信部４１、及び紛失クリア信号受信部４２を備えている。割込クリア信号受信部４１は、後述のＤフリップフロップ回路３２２に記憶されている割込発生フラグの値を「０」に設定（クリア）させるか否かの指示を示す割込クリア信号を受信するための入力端子である。紛失クリア信号受信部４２は、後述のＤフリップフロップ回路３８２に記憶されている割込紛失フラグの値を「０」に設定（クリア）させるか否かの指示を示す紛失クリア信号を受信するための入力端子である。尚、割込クリア信号受信部４１及び紛失クリア信号受信部４２は、コネクタや、ＩＣの信号ピン、又は、配線パターンであってもよい。
【００４２】
割込信号受信部３１は、装置各部１００，２００，３００，４００，５００，６００，７００から出力された割込発生信号を受信するための入力端子である。尚、以下では、割込発生信号は、ハイレベル又はローレベルの２つのレベルを示す信号であり、ハイレベルの場合に割り込みの発生を示し、ローレベルの場合に割り込みが発生していないことを示すものとして説明する。また、割込信号受信部３１は、コネクタや、ＩＣの信号ピン、又は、配線パターンであってもよい。
【００４３】
割込記憶部３２は、割込信号受信部３１によって受信された割込発生信号のレベルに応じた、割り込みが発生したか否かを示す割込発生フラグ（割込発生情報）を記憶し、記憶している割込発生フラグの値に対応するレベルの信号を割込紛失検知部３５に向けて出力する。
【００４４】
例えば、割込信号受信部３１によって受信された割込発生信号がハイレベルである場合、割込記憶部３２は、ハイレベルに応じた、割り込みの発生を示す例えば値が「１」の割込発生フラグを記憶し、記憶している割込発生フラグの値「１」に対応するハイレベルの信号を割込紛失検知部３５に向けて出力する。尚、以下では、割込発生フラグは、値が「１」の場合に割り込みの発生を示すものとし、値が「０」の場合に割り込みが発生していないことを示すものとする。
【００４５】
具体的には、割込記憶部３２は、例えば、図３に示すように、論理和回路３２１、及びＤフリップフロップ回路３２２を備えている。
【００４６】
論理和回路３２１は、割込信号受信部３１によって受信された割込発生信号がハイレベルである場合、Ｄフリップフロップ回路３２２のＤ端子に向けてハイレベルの信号を出力する。
【００４７】
Ｄフリップフロップ回路３２２のクロック端子には、例えば図略の発振回路によって生成されたクロック信号ＣＬＫが入力される。尚、クロック信号ＣＬＫの周期は、割込発生信号のパルス幅よりも短くされている。Ｄフリップフロップ回路３２２は、論理和回路３２１から入力された信号のレベルに応じた値を、クロック信号ＣＬＫのポジティブエッジ（立ち上がりエッジ）と同期して、割込発生フラグとして記憶する。Ｄフリップフロップ回路３２２は、当該記憶している割込発生フラグの値に対応するレベルの信号を割込紛失検知部３５、論理和回路３２１及び後述の割込処理要求部３４に向けて出力する。
【００４８】
Ｄフリップフロップ回路３２２の出力信号は、論理和回路３２１を介してフィードバックされてＤフリップフロップ回路３２２のＤ端子に入力される。その結果、Ｄフリップフロップ回路３２２の割込発生フラグの値が一旦「１」になると、割込発生信号のレベルにかかわらず、割込発生フラグの値が「１」に保持される。
【００４９】
Ｄフリップフロップ回路３２２には、記憶している割込発生フラグの値を「０」に設定（クリア）するためのクリア端子が設けられている。具体的には、ＣＰＵ２３によって割込処理の実行が終了した場合等に、割込クリア信号受信部４１によって、割込発生フラグの削除を指示することを示すローレベルの割込クリア信号が受信され、当該ローレベルの割込クリア信号が当該クリア端子に入力されると、Ｄフリップフロップ回路３２２は、記憶している割込発生フラグの値を「０」に設定する。
【００５０】
許可信号受信部３３は、割込処理の実行を許可するか否かを示す割込許可信号を受信するための入力端子である。尚、以下では、割込許可信号は、ハイレベル又はローレベルの２つのレベルを示す信号であり、ハイレベルの場合に割込処理の実行を許可することを示し、ローレベルの場合に割込処理の実行を禁止することを示すものとして説明する。また、許可信号受信部３３は、コネクタや、ＩＣの信号ピン、又は、配線パターンであってもよい。
【００５１】
割込処理要求部３４は、許可信号受信部３３によって割込処理の実行を許可することを示すハイレベルの割込許可信号が受信され、かつ割込記憶部３２に割り込みの発生を示す値が「１」の割込発生フラグが記憶されているときに、割込処理の実行を要求するハイレベルの割込処理要求信号を出力する。
【００５２】
尚、以下では、割込処理要求信号は、ハイレベル又はローレベルの２つのレベルを示す信号であり、ハイレベルの場合に割込処理の実行を要求することを示し、ローレベルの場合に割込処理の実行を要求しないことを示すものとして説明する。
【００５３】
具体的には、割込処理要求部３４は、許可信号受信部３３によって受信された割込許可信号と、割込記憶部３２から出力された信号、つまり、割込記憶部３２に記憶されている割込発生フラグの値に対応するレベルの信号と、の論理積に対応する信号を、割込処理要求信号として出力する論理積回路によって構成されている。
【００５４】
例えば、割込処理要求部３４は、許可信号受信部３３によって受信された割込許可信号がハイレベルの信号であり、かつ、割込記憶部３２に値が「１」の割込発生フラグが記憶されており、割込記憶部３２から出力された信号が当該割込発生フラグの値に対応したハイレベルの信号である場合に、当該２つの信号の論理積に対応するハイレベルの信号を、割込処理要求信号として出力する。
【００５５】
一方、割込処理要求部３４は、許可信号受信部３３によって受信された割込許可信号と割込記憶部３２から出力された信号のうちの、少なくとも何れか一つの信号がローレベルである場合は、当該２つの信号の論理積に対応するローレベルの信号を、割込処理要求信号として出力する。
【００５６】
割込紛失検知部３５は、割込記憶部３２に割り込みの発生を示す値が「１」の割込発生フラグが記憶されている状態で、更に新たな割込発生信号が割込信号受信部３１によって受信されたとき、当該新たな割込発生信号の紛失を検知したことを示すハイレベルの紛失検知信号を紛失信号出力部３７に向けて出力する。
【００５７】
尚、以下では、紛失検知信号は、ハイレベル又はローレベルの２つのレベルを示す信号であり、ハイレベルの場合に新たな割込発生信号の紛失を検知したことを示し、ローレベルの場合に新たな割込発生信号の紛失を検知していないことを示すものとして説明する。
【００５８】
具体的には、割込紛失検知部３５は、割込信号受信部３１によって受信された割込発生信号と、割込記憶部３２から出力された信号、つまり、割込記憶部３２に記憶されている割込発生フラグの値に対応するレベルの信号と、の論理積に対応する信号を、紛失検知信号として出力する論理積回路によって構成されている。
【００５９】
例えば、割込紛失検知部３５は、割込記憶部３２に値が「１」の割込発生フラグが記憶されており、割込記憶部３２から出力された信号が当該割込発生フラグの値に対応したハイレベルの信号である場合に、割込信号受信部３１によってハイレベルの割込発生信号が受信されると、当該２つの信号の論理積に対応するハイレベルの信号を、紛失検知信号として出力する。
【００６０】
一方、割込紛失検知部３５は、割込記憶部３２から出力された信号と割込信号受信部３１によって受信された割込発生信号のうちの、少なくとも何れか一つの信号がローレベルである場合は、当該２つの信号の論理積に対応するローレベルの信号を、紛失検知信号として出力する。
【００６１】
検知禁止受信部３６は、割込発生信号の紛失の検知を禁止するか否かを示す紛失検知禁止信号を受信する。尚、以下では、紛失検知禁止信号は、ハイレベル又はローレベルの２つのレベルを示す信号であり、ハイレベルの場合に割込発生信号の紛失の検知を禁止することを示し、ローレベルの場合に割込発生信号の紛失の検知を許可することを示すものとして説明する。
【００６２】
具体的には、検知禁止受信部３６は、紛失検知禁止信号を受信するための入力端子３６１、及び、入力端子３６１で受信した信号の論理否定を示す信号を出力する論理否定回路３６２を備えている。
【００６３】
つまり、検知禁止受信部３６は、入力端子３６１によってハイレベルを示す紛失検知禁止信号が受信された場合には、論理否定回路３６２によってローレベルを示す信号を紛失信号出力禁止部３９に向けて出力し、入力端子３６１によってローレベルを示す紛失検知禁止信号が受信された場合には、論理否定回路３６２によってハイレベルを示す信号を紛失信号出力禁止部３９に向けて出力する。尚、入力端子３６１は、コネクタや、ＩＣの信号ピン、又は、配線パターンであってもよい。
【００６４】
紛失信号出力部３７は、割込紛失検知部３５から出力された紛失検知信号、許可信号受信部３３によって受信された割込許可信号、及び、検知禁止受信部３６から出力された紛失検知禁止信号の論理否定を示す信号のレベルに応じて、新たな割込発生信号の紛失を示すか否かを示す割込紛失信号を出力する。
【００６５】
尚、以下では、割込紛失信号は、ハイレベル又はローレベルの２つのレベルを示す信号であり、ハイレベルの場合に新たな割込発生信号の紛失を示し、ローレベルの場合に新たな割込発生信号の紛失がないことを示すものとして説明する。
【００６６】
具体的には、紛失信号出力部３７は、紛失記憶部３８、及び紛失信号出力禁止部３９を備えている。
【００６７】
紛失記憶部３８は、割込紛失検知部３５によって出力された紛失検知信号のレベルに応じた、新たな割込発生信号を紛失したか否かを示す割込紛失フラグ（新たな割込発生信号の紛失を示す情報）を記憶し、記憶している割込紛失フラグに対応するレベルの信号を紛失信号出力禁止部３９に向けて出力する。
【００６８】
例えば、割込紛失検知部３５によって出力された紛失検知信号がハイレベルである場合、紛失記憶部３８は、ハイレベルに応じた、新たな割込発生信号の紛失を示す例えば値が「１」の割込紛失フラグを記憶し、記憶している割込紛失フラグの値「１」に対応するハイレベルの信号を紛失信号出力禁止部３９に向けて出力する。尚、以下では、割込紛失フラグは、値が「１」の場合に新たな割込発生信号の紛失を示すものとし、値が「０」の場合に新たな割込発生信号を紛失していないことを示すものとする。
【００６９】
具体的には、紛失記憶部３８は、例えば、図３に示すように、論理和回路３８１、Ｄフリップフロップ回路３８２を備えている。
【００７０】
論理和回路３８１は、割込紛失検知部３５によって出力された紛失検知信号がハイレベルである場合、Ｄフリップフロップ回路３８２のＤ端子に向けてハイレベルの信号を出力する。
【００７１】
Ｄフリップフロップ回路３８２のクロック端子には、例えば図略の発振回路によって生成されたクロック信号ＣＬＫが入力される。尚、クロック信号ＣＬＫの周期は、割込発生信号のパルス幅よりも短くされている。Ｄフリップフロップ回路３８２は、論理和回路３８１から入力された信号のレベルに応じた値を、クロック信号ＣＬＫのポジティブエッジ（立ち上がりエッジ）と同期して、割込紛失フラグとして記憶する。Ｄフリップフロップ回路３８２は、当該記憶している割込紛失フラグの値に対応するレベルの信号を紛失信号出力禁止部３９、及び論理和回路３８１に向けて出力する。
【００７２】
Ｄフリップフロップ回路３８２の出力信号は、論理和回路３８１を介してフィードバックされてＤフリップフロップ回路３８２のＤ端子に入力される。その結果、Ｄフリップフロップ回路３８２の割込紛失フラグの値が一旦「１」になると、紛失検知信号のレベルにかかわらず、割込紛失フラグの値が「１」に保持される。
【００７３】
Ｄフリップフロップ回路３８２には、記憶している割込紛失フラグの値を「０」に設定（クリア）するためのクリア端子が設けられている。具体的には、ＣＰＵ２３によって割込処理の実行が終了した場合等に、紛失クリア信号受信部４２によって、割込紛失フラグの削除を指示することを示すローレベルの紛失クリア信号が受信され、当該ローレベルの紛失クリア信号が当該クリア端子に入力されると、Ｄフリップフロップ回路３８２は、記憶している割込発生フラグの値を「０」に設定する。
【００７４】
紛失信号出力禁止部３９は、検知禁止受信部３６によって割込発生信号の紛失の検知を禁止することを示すハイレベルの紛失検知禁止信号が受信されたとき、割込紛失信号をローレベルにして出力する。これにより、紛失信号出力部３７から新たな割込発生信号の紛失を示すハイレベルの割込紛失信号が出力されることを禁止する。また、紛失信号出力禁止部３９は、許可信号受信部３３によって割込処理の実行を許可しないことを示すローレベルの割込許可信号が受信されたときも、割込紛失信号をローレベルにして出力する。これにより、紛失信号出力部３７からハイレベルの割込紛失信号が出力されることを禁止する。
【００７５】
具体的には、紛失信号出力禁止部３９は、２つの論理積回路３９１，３９２を備えて構成されている。
【００７６】
論理積回路３９１は、許可信号受信部３３によって受信された割込許可信号と、検知禁止受信部３６から出力された信号と、の論理積に対応する信号を、論理積回路３９２に向けて出力する。
【００７７】
論理積回路３９２は、紛失記憶部３８から出力された信号と、論理積回路３９１から出力された信号と、の論理積に対応する信号を、割込紛失信号として出力する。
【００７８】
例えば、論理積回路３９１は、許可信号受信部３３によって受信された割込許可信号がハイレベルの信号であり、検知禁止受信部３６の入力端子３６１にハイレベルの紛失検知禁止信号が入力されることによって、論理否定回路３６２からローレベルを示す信号が出力された場合に、当該２つの信号の論理積に対応するローレベルの信号を、論理積回路３９２に向けて出力する。
【００７９】
また、論理積回路３９１は、許可信号受信部３３によって受信された割込許可信号がローレベルの信号である場合には、検知禁止受信部３６から出力された信号がハイレベルであるかローレベルであるかによらず、当該２つの信号の論理積に対応するローレベルの信号を、論理積回路３９２に向けて出力する。
【００８０】
このように、論理積回路３９１からローレベルの信号が出力されると、論理積回路３９２は、紛失記憶部３８から出力された信号のレベルがハイレベルであるかローレベルであるかによらず、当該２つの信号の論理積に対応するローレベルの信号を、割込紛失信号として出力する。
【００８１】
つまり、本実施形態の構成によれば、検知禁止受信部３６にハイレベルの紛失検知禁止信号を受信させるか否かによって、紛失信号出力部３７による割込紛失信号の出力を禁止するか否かを切り替えることができる。また、許可信号受信部３３にローレベルの割込許可信号を受信させるか否かによっても、紛失信号出力部３７による割込紛失信号の出力を禁止するか否かを切り替えることができる。
【００８２】
許可信号受信部３３によって受信された割込許可信号が割込処理の実行を許可しないことを示すローレベルである場合は、割込処理要求部３４が割込処理の実行を要求することを示すハイレベルの割込処理要求信号を出力しない。つまり、この場合、割込処理が実行されないので、割込処理が終了するまでの間に新たな割り込みが発生することはない。
【００８３】
したがって、本実施形態の構成によれば、割込許可信号が割込処理の実行を許可しないことを示す場合に、割込処理が終了するまでの間に新たな割り込みが発生することがないことに合わせて、紛失信号出力部３７によって新たな割込発生信号の紛失を示すハイレベルの割込紛失信号が出力されることを禁止することができる。
【００８４】
尚、紛失信号出力禁止部３９は、論理積回路３９１を備えることなく、論理積回路３９２のみを備えるように構成し、当該論理積回路３９２には、紛失記憶部３８から出力された信号と、検知禁止受信部３６から出力された信号と、が入力されるように構成してもよい。当該構成であっても、検知禁止受信部３６にローレベルの紛失検知禁止信号を受信させるか否かによって、紛失信号出力部３７による割込紛失信号の出力を禁止するか否かを切り替えることができる。
【００８５】
また、紛失信号出力部３７は、紛失信号出力禁止部３９を備えることなく、紛失記憶部３８のみを備えるように構成し、当該紛失記憶部３８から出力される割込紛失フラグの値に対応するレベルの信号をそのまま、紛失信号出力部３７から出力される割込紛失信号として出力するように構成してもよい。
【００８６】
当該構成では、割込紛失検知部３５によって新たな割込発生信号の紛失が検知され、紛失記憶部３８によって新たな割込発生信号の紛失を示す値が「１」の割込紛失フラグが記憶されている期間、紛失信号出力部３７によって新たな割込発生信号の紛失を示すハイレベルの割込紛失信号が出力される。このため、当該割込紛失信号に対する対処を、ＣＰＵ２３は、当該期間における任意のタイミングで実施することができる。
【００８７】
更に、紛失信号出力部３７は、紛失記憶部３８及び紛失信号出力禁止部３９を備えることなく、割込紛失検知部３５から出力された紛失検知信号をそのまま、紛失信号出力部３７から出力される割込紛失信号として出力するように構成してもよい。
【００８８】
当該構成では、割込記憶部３２に割り込みの発生を示す値が「１」の割込発生フラグが記憶されている状態で、更に新たな割込発生信号が割込信号受信部３１によって受信されたとき、割込紛失検知部３５によって当該新たな割込発生信号の紛失が検知される。そして、割込紛失検知部３５によって当該新たな割込発生信号の紛失の検知を示すハイレベルの紛失検知信号が出力されたとき、当該ハイレベルの信号が新たな割込発生信号の紛失を示すハイレベルの割込紛失信号として、そのまま出力される。
【００８９】
このため、当該出力された割込紛失信号によって紛失したことが示された新たな割込発生信号に対応する割り込みが、ある割り込みに対応する割込処理が終了するまでの間に発生していたことを検知することができる。
【００９０】
尚、本発明は上記実施の形態の構成に限られず種々の変形が可能である。例えば、上記実施形態では、本発明に係る制御装置を複合機１に適用する例について説明したが、これに限らず、本発明に係る割り込み制御回路は、カラー画像形成用のカラープリンタや、スキャナ装置、ファクシミリ装置、プリンタ装置及びコピー装置等の画像形成装置に適用してもよい。
【００９１】
また、上記実施形態において図１乃至図３に示した構成及び設定は単なる一例に過ぎず、本発明を当該実施形態に限定する趣旨ではない。例えば、各種信号がハイレベル又はローレベルである場合に示される情報が、上記実施形態とは反対の意味を示すように構成してもよい。そして、各種信号の論理レベルの意味付けに応じて、割り込み制御回路２４と同様の機能が得られるように、割り込み制御回路２４の構成を変更してもよい。
【００９２】
具体的には、例えば、紛失信号出力禁止部３９に入力される紛失検知禁止信号がハイレベルの場合に割込発生信号の紛失の検知を許可することを示し、ローレベルの場合に割込発生信号の紛失の検知を禁止することを示すように構成してもよい。そして、これに合わせて、当該紛失検知禁止信号の論理否定を示す信号を出力する論理否定回路（ＮＯＴ回路）を論理否定回路３６２（図３）と入力端子３６１（図３）との間に設けるように構成する、又は、これと等価な構成として、論理否定回路３６２（図３）を削除するように構成してもよい。
【符号の説明】
【００９３】
１      複合機
２      制御部
２１    ＲＯＭ
２２    ＲＡＭ
２３    ＣＰＵ
２４    割り込み制御回路
３１    割込信号受信部
３２    割込記憶部
３２１  論理和回路
３２２  Ｄフリップフロップ回路
３３    許可信号受信部
３４    割込処理要求部
３５    割込紛失検知部
３６    検知禁止受信部
３６１  入力端子
３６２  論理否定回路
３７    紛失信号出力部
３８    紛失記憶部
３８１  論理和回路
３８２  Ｄフリップフロップ回路
３９    紛失信号出力禁止部
３９１  論理積回路
３９２  論理積回路
４１    割込クリア信号受信部
４２    紛失クリア信号受信部
【図１】
0005588951.tif 000002
【図２】
0005588951.tif 000003
【図３】
0005588951.tif 000004