(57)【特許請求の範囲】
【請求項１】
メインのビデオデータフローおよびセカンダリのビデオデータフローを処理するためのビデオ処理装置であって、前記セカンダリのビデオデータフローは、前記メインのビデオデータフローをスケーリングしたバージョンを構成し、
−  前記メインのビデオデータフローを受信する入力端、および各々が前記入力端に対応する少なくとも第１および第２の出力端を有するタップオフユニットと、
−  前記タップオフユニットの前記第１の出力端に結合されて、前記メインのビデオフローに第１のＨおよびＶスケーリングを行う、第１のＨおよびＶスケーリングユニットと、
−  前記タップオフユニットの前記第２の出力端に結合されて、前記セカンダリのビデオフローに第２のＨおよびＶスケーリングを行って、スケーリングしたセカンダリのビデオフローを供給する、第２のＨおよびＶスケーリングユニットと、
を具え、
−  メモリをさらに具え、
前記第２のＨおよびＶスケーリングユニットの出力が、前記セカンダリのビデオフローの出力端に出力される前に、前記メモリにバッファされるようにし、
−  空間的なノイズの低減を行う空間ノイズ低減ユニットと、
−  時間的なノイズの低減を行う時間ノイズ低減ユニット、および／または、前記メインのビデオフローをデインタレースするデインタレースユニットと、
をさらに具え、
前記タップオフユニットを前記デインタレースユニットの出力端に結合させ、
前記第１のＨおよびＶスケーリングユニットは、前記タップオフユニットの前記第１の出力端から供給された全てのフレームに第１のＨおよびＶスケーリングを行い、得られた全てのフレームを奇数フレームまたは偶数フレームの一方とし、
前記第２のＨおよびＶスケーリングユニットは、前記タップオフユニットの前記第２の出力端から供給された全てのフレームにＨおよびＶ方向のダウンスケーリングを行って出力バッファにバッファし、前記出力バッファ内のダウンスケーリングされたフレームを前記第１のＨおよびＶスケーリングユニットに転送し、
前記第１のＨおよびＶスケーリングユニットは、前記第２のＨおよびＶスケーリングユニットにおけるダウンスケーリングに対応するアップスケーリングを行い、得られた全てのフレームを偶数フレームまたは奇数フレームの他方とする、ビデオ処理装置。
【請求項２】
メインのビデオフローおよびセカンダリのビデオフローを処理することによりビデオデータを処理する方法であって、前記セカンダリのビデオフローは前記メインのビデオフローをスケーリングしたバージョンを構成し、
−  第１および第２のタップオフした出力を供給するために、前記メインのビデオフローをタップオフするステップと、
−  前記メインのビデオフローのＨおよびＶスケーリングを行うために、前記第１のタップオフした出力に第１のＨおよびＶスケーリングを行うステップと、
−  前記セカンダリのビデオフローのＨおよびＶスケーリングを行うために、前記第２のタップオフした出力に第２のＨおよびＶスケーリングを行うステップと、
前記第２のＨおよびＶスケーリングの出力をバッファするステップと、
−  空間的なノイズの低減を行うステップと、
−  時間的なノイズの低減を行うステップ、および／または、前記メインのビデオフローをデインタレースするステップと、
を含むビデオデータ処理方法であって、
前記タップオフするステップにおいては、前記デインタレースするステップにおける出力が供給され、
前記第１のＨおよびＶスケーリングを行うステップにおいて、前記タップオフするステップで前記第１のタップオフした出力が供給された全てのフレームに第１のＨおよびＶスケーリングを行い、得られた全てのフレームを奇数フレームまたは偶数フレームの一方とし、
前記第２のＨおよびＶスケーリングを行うステップにおいて、前記タップオフするステップで前記第２のタップオフした出力が供給された全てのフレームにＨおよびＶ方向のダウンスケーリングを行って出力バッファにバッファし、前記出力バッファ内のダウンスケーリングされたフレームに前記第１のＨおよびＶスケーリングを行い、
前記第１のＨおよびＶスケーリングを行うステップにおいて、前記第２のＨおよびＶスケーリングを行うステップにおけるダウンスケーリングに対応するアップスケーリングを行い、得られた全てのフレームを偶数フレームまたは奇数フレームの他方とする、ビデオデータ処理方法。
【請求項３】
請求項１に記載の前記ビデオ処理装置を備えているビデオ処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ処理装置およびビデオデータを処理する方法に関するものである。
【０００２】
高精細度のテレビジョン（ＨＤＴＶ）システムや、再生および記録装置においては、解像度の点ではＨＤＴＶ信号に対応しないが、ダウンスケールしたＨＤＴＶ信号に対応するクリアビジョンＴＶ（ＥＤＴＶ(Enhanced Definition TV)）または標準精細度のテレビジョン（ＳＤＴＶ）信号に関連するセカンダリの出力を供給することができる。このようなＥＤＴＶまたはＳＤＴＶのセカンダリの出力は、記録または表示用に用いることができる。
【背景技術】
【０００３】
ＵＳ２００４／００９１２４８  Ａ１は、ビデオ信号を記録媒体に記録する装置を開示している。この装置は、ストリーム信号をビデオ信号の出力にデコードするデコーダと、サムネイル画像の所望サイズに応えて、デコーダからのビデオ信号の表示スケールを変更するスケーラユニットとを具えている。
【０００４】
図１６は、従来技術による、ＨＤＴＶ標準によるビデオ処理装置のブロック図を示している。入力ビデオ信号は、ビデオキャプチャユニットＶＩＰによってキャプチャされて、メモリＭＥＭ（好適にはユニファイドメモリ）にバッファされる。ビデオ処理装置は、空間ノイズ低減ユニットＳＮＲと、時間ノイズ低減ユニットＴＮＲと、デインタレースユニットＤＥＩと、第１のＨ＆ＶスケーリングユニットＨＶＳ１と、を具えている。メインのビデオフローは、メモリＭＥＭに格納されているようなビデオ信号を読み出し、空間ノイズ低減ユニットＳＮＲおよび時間ノイズ低減ユニットＴＮＲにて空間的および／または時間的なノイズ低減が行われる。その後、デインタレースユニットＤＥＩによって好適には４フィールドまでのデインタレースが行われ（すなわち、次の、現在の、前の、前の前のフレームに対して、４つのバッファｎｘｔ、ｃｒｔ、ｐｒｅ‐ｐｒｅ‐ｐｒｅがそれぞれ用いられる）、そして、ＨＶスケーラＨＶＳ１によって第１のＨ＆Ｖ（水平方向および垂直方向の）スケーリングが行われる。セカンダリの出力を供給するためには、ビデオデータのセカンダリのフローが必要である。そこで、メモリＭＥＭのバッファｎｘｔにバッファされているビデオデータを抽出するか、または読み出してから、第２のＨ＆ＶスケーラＨＶＳ２によってＨ＆Ｖスケーリングを行い、必要であれば、リインタレースを行う。その後、ビデオフローは、モニタ出力のためのコンポジションパイプＣＰＩＰＥＭへと進む。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このようなビデオデータ処理装置においては、このようなセカンダリのダウンスケールしたビデオ出力に必要とされるメモリ帯域幅が、まだかなり大きなものである。
【０００６】
したがって、本発明の目的は、処理するのにメモリ帯域幅が少なくて済む、セカンダリの（ダウン）スケールしたビデオ出力を有するビデオ処理装置を提供することにある。
【課題を解決するための手段】
【０００７】
この目的は、請求項１に記載のビデオ処理装置によって、そして請求項６に記載のビデオデータ処理方法によって解決される。
【０００８】
したがって、メインのビデオデータフローおよびセカンダリのビデオデータフローを処理するビデオ処理装置が提供される。セカンダリのビデオデータフローは、メインのビデオデータフローの拡大・縮小バージョンを構成する。ビデオ処理装置は、メインのビデオデータフローを受信するための入力端を有するタップオフユニットを具えている。タップオフユニットは少なくとも第１および第２の出力端を具え、これらの出力端の各々はタップオフユニットの入力端に対応する。第１のＨおよびＶスケーリングユニットは、メインのビデオフローに第１のＨおよびＶスケーリングを施すために、タップオフユニットの第１の出力端に結合される。第２のＨおよびＶスケーリングユニットは、第２のビデオフローに第２のＨおよびＶスケーリングを施して、拡大・縮小された第２のビデオフローを供給するために、タップオフユニットの第２の出力端に結合される。メインのビデオフローをタップオフすることによって、メインのビデオフローからビデオデータを抽出して、セカンダリのビデオフローを供給するのに、当該装置はメモリにアクセスしなくて済む。
【０００９】
本発明の一実施態様では、ビデオ処理装置がさらに、メモリを具えるようにする。第２のＨおよびＶスケーリングユニットの出力は、それを第２のビデオフローの出力端に出力する前に、このメモリにバッファする。第２のＨおよびＶスケーリングユニットの出力をバッファすることによって、セカンダリのビデオフローの出力を、第２のＨおよびＶスケーリングユニットの処理から減結合することができる。
【００１０】
本発明の他の実施態様では、ビデオ処理装置は、空間ノイズ低減ユニット、時間ノイズ低減ユニット、および／またはデインタレースユニットを具えることができる。
【００１１】
本発明の好適な実施態様では、デインタレースユニットの出力端にタップオフユニットを結合させる。
【００１２】
本発明は、メインのビデオフローおよびセカンダリのビデオフローを処理することによってビデオデータを処理する方法にも関する。セカンダリのビデオフローは、メインのビデオフローの拡大・縮小バージョンを構成する。メインのビデオフローはタップオフされて、第１および第２のタップオフ出力を供給する。メインのビデオフローのＨおよびＶスケーリングを行うために、第１のタップオフ出力に第１のＨおよびＶスケーリングを施す。セカンダリのビデオフローのＨおよびＶスケーリングを行うために、第２のタップオフ出力に第２のＨおよびＶスケーリングを施す。
【００１３】
本発明は、ＨＤＴＶ能力があるビデオ処理装置内で、セカンダリのビデオ出力を（ダウン）スケールするという着想に関する。従来の技術によれば、セカンダリのビデオ出力のダウンスケーリングは、ユニファイドメモリに格納されているビデオデータに第２のＨおよびＶスケーリングを施すことによって実現され、つまり、ビデオデータに時間ノイズ低減を行う前に行われる。言い換えれば、メインのビデオフローもセカンダリのビデオフローも、ビデオチャプチャユニットによって入力ビデオが格納されるメモリからビデオデータにアクセスする必要がある。しかしながら、本発明によれば、好ましくはメインのビデオフローのデインタレーサの後に第２のスケーラを設けることによって、セカンダリの（ダウン）スケールのビデオ出力に対するセカンダリのビデオフローを得ることができる。セカンダリのダウンスケーリングは、メインのビデオフローからタップオフすることによって行われる。セカンダリのダウンスケールしたビデオフローは、セカンダリの出力を減結合するために、メモリにバッファするのが好適である。したがって、ＨＤＴＶ出力をダウンスケールしたレプリカを構成することができる極めて高画質のＳＤＴＶ出力を、ＨＤＴＶコンパチブルのビデオ処理システム内に用立てることができる。
【００１４】
本発明の他の実施態様は、従属請求項に記載した通りのものである。
【００１５】
以下、本発明の実施例を、それらの利点とともに、図面を参照して詳細に説明する。
【発明を実施するための最良の形態】
【００１６】
本発明の実施例は、ＨＤＴＶビデオを処理することができるビデオ処理装置またはビデオ処理システムに関する。メインのコンポーネントは、ノイズ低減ユニット、デインタレーサ、およびＨＶスケーラを有する、メモリベースのビデオ処理ＭＢＶＰに関するものとするのが好適である。
【００１７】
図１は、第１の実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。入力ビデオ信号Ｉは、ビデオキャプチャユニットＶＩＰによってキャプチャされる。ビデオキャプチャユニットＶＩＰはタップオフユニットＴに直接結合されて、ビデオキャプチャユニットＶＩＰからの入力に従って２つの出力を供給する。タップオフするとは、以下のように定義される。入力ｘが２つの出力ｙおよびｚを供給し、ここに、ｙはｘまたはｘの遅延バージョンに等しく、ｚはｘまたはｘの遅延バージョンに等しく、そして双方の出力は入力から出力まで必ずしも同じ遅延を有する必要はない。タップオフユニットＴの第１の出力端は第１のＨおよびＶスケーリングユニットＨＶＳ１に結合され、これはコンポジションパイプ表示出力部ＣＰＩＰＥＤに結合される。タップオフユニットＴの第２の出力端は第２のＨおよびＶスケーリングユニットＨＶＳ２に結合される。第２のＨＶスケーリングユニットＨＶＳ２の出力は、メモリＭＥＭの出力バッファＯＢにバッファされる。このメモリは、ユニファイドメモリとして実装することができる。コンポジションパイプモニタ出力部ＣＰＩＰＥＭが、出力バッファＯＢの出力端に結合される。
【００１８】
メインのビデオフローは、ビデオキャプチャユニットＶＩＰ、タップオフユニットＴ、第１のＨおよびＶスケーリングユニットＨＶＳ１、およびコンポジションパイプ表示出力部ＣＰＩＰＥＤによって実装されるかまたは処理される。セカンダリのビデオフローは、ビデオキャプチャユニットＶＩＰ、タップオフユニットＴの第２の出力端、第２のＨおよびＶスケーリングユニットＨＶＳ２、出力バッファＯＢ、およびコンポジションパイプモニタ出力部ＣＰＩＰＥＭによって供給される。メインのビデオフローをタップオフすることによって、セカンダリのビデオフローをスケールダウンするための独立したＨおよびＶスケーリングユニットＨＶＳ２によってセカンダリのビデオフローをスケールダウンして、メインのビデオフローの出力をスケーリングしたレプリカである、スケールダウンした出力を供給するようにできる。したがって、メインのビデオフローをタップオフすることによって、セカンダリのビデオフローがユニファイドメモリＭＥＭにアクセスする必要はなくなる。フレームバッファリングすることによって、すなわちユニファイドメモリＭＥＭの出力バッファＯＢを用いることによって、モニタ出力Ｏ２を、第２のＨおよびＶスケーリングユニットＨＶＳ２の出力から減結合することができる。
【００１９】
図２は、第２実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。この第２実施例によるビデオ処理装置のアーキテクチャは、第１実施例によるビデオ処理装置のアーキテクチャにほぼ対応している。しかしながら、この例では、ビデオキャプチャユニットＶＩＰの出力を、メモリＭＥＭの入力バッファＩＢにバッファする。したがって、タップオフユニットＴは、ユニファイドメモリＭＥＭの入力バッファＩＢにアクセスしなければならない。入力バッファＩＢを設けることにより、入力ビデオ信号をその後のビデオ処理から減結合することができるので、有利である。
【００２０】
図３は、第３実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。この第３実施例によるビデオ処理装置のアーキテクチャは、第１実施例によるビデオ処理装置のアーキテクチャにほぼ対応している。唯一異なるのは、第１のＨおよびＶスケーリングユニットＨＶＳ１の出力も、ユニファイドメモリＭＥＭのバッファＢ１にフレームバッファすることである。第１のＨおよびＶスケーリングユニットＨＶＳ１の出力をバッファすることによって、表示出力端Ｏ１を、第１のＨおよびＶスケーリングユニットＨＶＳ１の処理から減結合することができる。
【００２１】
図４は、第４実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。この第４実施例によるＨＤＴＶビデオ処理装置のアーキテクチャは、第１実施例によるビデオ処理装置のアーキテクチャにほぼ対応している。ここでは、タップオフユニットＴ１の第１の出力を、第１のＨおよびＶスケーリングユニットＨＶＳ１によってＨＶスケーリングする前に、ユニファイドメモリＭＥＭのバッファＢ１にフレームバッファする。したがって、入力ビデオ信号と表示出力Ｏ１とを減結合することができる。
【００２２】
図５は、第５実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。入力ビデオ信号Ｉは、ビデオキャプチャユニットＶＩＰによってキャプチャされ、第１のタップオフユニットＴ１に転送される。タップオフユニットＴ１の第１の出力（ｎｘｔ）は、デインタレースユニットＤＥＩに転送される。タップオフユニットＴ１の第２の出力は、ユニファイドメモリＭＥＭ内のバッファｎｘｔにバッファされる。ユニファイドメモリはさらに、現在のフレームのためのバッファｃｒｔと、前のフレームのためのバッファｐｒｅと、前の前のフレームのためのバッファｐｒｅ‐ｐｒｅとを具えている。バッファｃｒｔ、ｐｒｅ、およびｐｒｅ‐ｐｒｅからの各フレームは、次のフレームｎｘｔとともに、デインタレースユニットＤＥＩに入力される。デインタレースユニットＤＥＩの出力端は、第２のタップオフユニットＴ２に結合される。第２のタップオフユニットＴ２の第１の出力端は、第１のＨおよびＶスケーリングユニットＨＶＳ１に結合される。第１のＨおよびＶスケーリングユニットＨＶＳ１の出力端は、ここでも、表示出力のコンポジションパイプＣＰＩＰＥＤに結合される。タップオフユニットＴ２の第２の出力端は、第２のＨおよびＶスケーリングユニットＨＶＳ２に結合される。第２のＨおよびＶスケーリングユニットＨＶＳ２は、ユニファイドメモリＭＥＭの出力バッファＯＢによって、コンポジションパイプＣＰＩＰＥＭのモニタ出力から減結合される。
【００２３】
デインタレースユニットＤＥＩは、４つのバッファｎｘｔ、ｃｒｔ、ｐｒｅ、ｐｒｅ‐ｐｒｅを用いて、時間的な４フィールドのデインタレーシングを行う。しかしながら、このデインタレーシングは、入力ビデオ信号Ｉがプログレッシブのビデオ信号である場合、および／またはデインタレーサがエッジ方向のデインタレーシングを強化することができる空間デインタレーサである場合には、行わないようにすることができる。
【００２４】
図６は、第６実施例によるビデオ処理装置のブロック図を示す。この第６の実施例によるビデオ処理装置のアーキテクチャは、第５実施例によるビデオ処理装置のアーキテクチャにほぼ対応する。唯一異なるのは、ビデオキャプチャユニットＶＩＰの出力を、ユニファイドメモリＭＥＭのバッファｎｘｔに直ぐにバッファするので、図５の第１のタップオフユニットＴ１が不要になるところである。
【００２５】
図７は、第７実施例によるビデオ処理装置のブロック図を示す。この第７実施例によるビデオ処理装置のアーキテクチャは、第５実施例によるビデオ処理装置のアーキテクチャにほぼ対応する。唯一異なるのは、第１のＨおよびＶスケーリングユニットＨＶＳ１の出力をメモリＭＥＭのバッファＢ１にバッファするので、表示出力Ｏ１を入力ビデオ信号Ｉに対して減結合させることができることである。
【００２６】
図８は、第８実施例によるビデオ処理装置のブロック図を示す。この第８実施例によるビデオ処理装置は第７実施例によるビデオ処理装置にほぼ対応するも、この例では、バッファＢ１を、タップオフユニットＴ２と、第１のＨおよびＶスケーリングユニットＨＶＳ１との間に結合させる。
【００２７】
図９は、第９実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。バッファｎｘｔによってソースとシンクとを減結合するために、フィールドバッファリングは入力端にて直接行うようにするのが好適である。入力ビデオ信号Ｉは、ビデオキャプチャユニットＶＩＰによってキャプチャされ、メモリＭＥＭ（好適にはユニファイドメモリ）にバッファされる。ビデオ処理装置は、空間ノイズ低減ユニットＳＮＲと、時間ノイズ低減ユニットＴＮＲと、デインタレースユニットＤＥＩと、第１のＨ＆ＶスケーリングユニットＨＶＳ１とを具えている。メインのビデオフローは、メモリＭＥＭのバッファｎｘｔに格納されているようなビデオ信号を読み出し、空間ノイズ低減ユニットＳＮＲおよび時間ノイズ低減ユニットＴＮＲにて空間的および／または時間的なノイズの低減を行う。デインタレースユニットＤＥＩは、Gerard de HaanおよびErwin B. Bellersによる、参考までに本願明細書に取り込む"De-interlacing - An Overview," Proceedings of the IEEE, Vol. 86, No. 9, September 1998に記載されているような、高品質のデインタレースを行うことができる。
【００２８】
セカンダリの出力を供給するために、タップオフユニットＴ２によって、デインタレースユニットＤＥＩの出力からビデオデータのセカンダリフローをタップオフ、すなわち、デインタレーサからのタップオフしたビデオ信号を、セカンダリのビデオ出力として用いる。デインタレーサからの出力は、第２のＨＶスケーラＨＶＳ２によって、ＳＤＴＶの解像度にＨおよびＶスケーリングが行われる。第２のＨＶスケーラＨＶＳ２からの出力は、（ユニファイド）メモリＭＥＭにバッファすることができる（バッファＢＯ）。したがって、第２のＨＶスケーラの出力は、セカンダリのビデオフローをバッファすることによって、モニタ出力から減結合される。
【００２９】
第２のＨＶスケーラＨＶＳ２の出力をフィールドバッファする場合には、記録装置およびディスプレイへのモニタ出力のフィールド／フレームレートを独立したものとすることができる。しかしながら、メインのビデオフローがフレームレートの変換を必要とする場合には、フレームバッファリングを行わなければならない。フレームレートの変換の一例は、５０Ｈｚから６０Ｈｚへの変換とすることができ、これはフレームの反復により行うことができる。このようなフレームレートの変換を行って、画像のフリッカを低減させることができる。フレームレート変換の他の例は、３：２（６０Ｈｚ）または２：２（５０Ｈｚ）のプルダウンのフィルムモードを受信する場合の、２４Ｈｚから７２Ｈｚ、または２５Ｈｚから７５Ｈｚへのそれぞれの変換とすることができる。例えば高速ＬＣＤパネル用の動的なフレーム挿入（ＤＦＩ）に関連する変換は、５０Ｈｚから１００Ｈｚ、および６０Ｈｚから１２０Ｈｚへの変換とすることができる。
【００３０】
図１０は、第１０実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。この第１０実施例によるビデオ処理装置は、ソースとシンクとを減結合するフレームバッファリング（バッファＢ１）をデインタレーサＤＥＩと第１のＨおよびＶスケーリングユニットＨＶＳ１との間に配置している点で第９実施例によるビデオ処理装置と異なる。したがって、メインのビデオフローの第１のＨＶスケーラＨＶＳ１は、フレームバッファ（好適にはユニファイドメモリ内の）からビデオデータを読み出し、一方、セカンダリのビデオフローの第２のＨＶスケーラＨＶＳ２は、デインタレーサの出力を入力として、すなわち第１実施例による場合のように使用する。
【００３１】
第１０実施例によるビデオ処理装置は、フレームレートのアップ変換に対して、および、ディスプレイの解像度が入力ビデオの解像度よりも大きい場合に、特に有利である。
【００３２】
図１１は、第１１実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。この第１１実施例によるビデオ処理装置は、第１０実施例によるビデオ処理装置にほぼ対応するが、ディスプレイの解像度が入力ビデオの解像度よりも低い場合のために設計されている。したがって、第２実施例とは対照的に、メインのビデオフローに対するフレームバッファリング（バッファＢ１）は、第１のＨＶスケーラＨＶＳ１の後で行われる。セカンダリのビデオフローの処置は、第１または第２の実施例のセカンダリのビデオフローに対応する。
【００３３】
図１２は、第１２実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。この第１２実施例によるビデオ処理装置は、ビデオキャプチャユニットＶＩＰの代わりに、デマルチプレクサＤＥＭＵＸおよびＭＰＥＧまたはＨ２６４デコーダＤＥＣを使用する。ビデオ処理装置の他のコンポーネントは、第１０実施例によるコンポーネントに対応する。
【００３４】
例えばＭＰＥＧまたはＨ２６４のような圧縮ビデオ入力、または少なくとも一度圧縮してから解凍した非圧縮ビデオ入力に関連して、ビデオの処理フローに空間ノイズ低減ＳＮＲの機能を持たせることの利点は、このユニットがＭＰＥＧのアーチファクトを著しく低減させることができるということにある。ＭＰＥＧのアーチファクトは、通常、マクロブロックごとに僅かに異なるＤＣレベルに起因するブロッキングアーチファクト、ビデオの特に高い空間周波数での量子化誤差に起因するモスキートノイズ、およびリンギングまたはハロー効果として感知される。
【００３５】
図１３は、第１３実施例によるＨＤＴＶビデオ処理装置のブロック図を示す。この第１３実施例によるビデオ処理装置は、第１２実施例によるビデオ処理装置にほぼ対応する。唯一異なるのは、第２のＨＶスケーラＨＶＳ２が、その入力端にて、デインタレーサおよびバッファしたフレームまたはフィールドの出力を受信することができることである。これにより、第２のスケーラＨＶＳ２のフレキシビリティを大きくすることができる。モニタ出力が必要でない場合には、第２のＨＶスケーラＨＶＳ２を減結合させることができ、処理を完全にメモリベースとすることができる。
【００３６】
第２のスケーラＨＶＳ２の出力をバッファすることによって、モニタ出力を減結合させることができる。したがって、例えばＭＰＥＧのビデオフローに対して、フレームドロッピングを行うことができる。第２のスケーラＨＶＳ２の出力を減結合することによって、第１のスケーラを経る画素レートを支配するメインのビデオフローと、モニタ出力との間のフレームレートとを相違させることができる。
【００３７】
デインタレーサの出力を第２のＨＶスケーラＨＶＳ２への入力にすると、デインタレーサの出力は既にノイズ低減とともにデインタレーシングも済んでいるため、有利である。したがって、メインのビデオフローの縮小レプリカを、モニタ出力端にて得ることができる。
【００３８】
図１４は、奇数フレームに対する第１４実施例によるビデオ処理装置のブロック図を示す。この第１４実施例によるビデオ処理は、動的フレーム挿入ＤＦＩ技法、すなわち、フリッカは大きな領域で発生するが、ブラーは画像の細部に発生するという認識に基づくものである。したがって、画像の細部に対しては短いホールド時間を用い、一方、画像の細部でない部分に対しては長いホールド時間を用いる。これは、画像を高い空間周波数ＨＰと低い空間周波数ＬＰとに分けることによって行うことができるが、フレームの反復は低い空間周波数に対してのみ行う。増幅された高い空間周波数は、フレームのうちの１つだけに現れる。ＤＦＩは、静的（動きのない）入力画像で出力に感知されるシャープネスが、周波数を分割しないフレーム反復のシャープネスに等しくなるように適用するのが好適である。フレーム挿入についての更なる詳細は、Han-Feng Chen等による、参考までに本願明細書に取り込む“P-44:Smooth frame insertion method for motion-blur reduction in LCDs” Euro display 2005, page 359に記載されている。
【００３９】
第１４実施例によるビデオ処理装置は、入力ビデオ信号ＩをキャプチャするビデオキャプチャユニットＶＩＰと、キャプチャしたビデオデータをメモリＭＥＭ（好適にはユニファイドメモリ）にバッファする入力バッファＢ１０とを具えている。このビデオ処理装置はさらに、メモリベースのビデオ処理ユニットＭＢＶＰを具えている。このユニットは、空間ノイズ低減ユニットＳＮＲ、時間ノイズ低減ユニットＴＮＲ、デインタレースユニットＤＥＩ、および第１のＨＶスケーラＨＶＳ１を備えている。したがって、第１４実施例によるメモリベースのビデオ処理装置のメインコンポーネントは、前述の実施例によるコンポーネントにほぼ対応する。第１のＨＶスケーラＨＳＶ１の出力は、コンポジションパイプ表示出力部ＣＰＩＰＥＤに入力される。その出力は、表示出力端子Ｏ１に転送される。
【００４０】
デインタレースユニットＤＥＩの出力端は、タップオフユニットＴ２に結合される。タップオフユニットＴ２の第１の出力端は、第１のＨＶスケーラＨＶＳ１に結合され、一方タップオフユニットの第２の出力端はデインタレーサＤＥＩの出力をダウンスケールするための第２のＨＶスケーラＨＶＳ２に結合される。ダウンスケールされたビデオデータは、ユニファイドメモリにバッファされる。ビデオフローのダウンスケールは、例えばＨ／８×Ｖ／８とすることができる。しかしながら、他のダウンスケーリングも可能であることに留意すべきである。ＨＶスケーラＨＶＳ２の出力は、ユニファイドメモリＭＥＭの出力バッファＯＢにバッファされる。
【００４１】
図１５は、偶数フレームに対する第１４実施例によるビデオ処理装置のブロック図を示す。ここでは、ビデオ処理装置の、次のフレームの処理に必要な部分のみを記す。必要でない接続は点線によって示してある。したがって、次のフレームに対して、すなわち偶数フレーム（２Ｎ番目のフレーム）に対して、出力バッファＯＢにバッファされるダウンスケールしたビデオデータは、第２の出力端には出力されないが、読み出されて、空間ノイズ低減ユニットＳＮＲ、時間ノイズ低減ユニットＴＮＲおよびデインタレーサＤＥＩをバイパスすることによって、ＨＶスケーラＨＶＳ１に転送される。バイパスする理由は、奇数フレーム（（２Ｎ−１）番目のフレーム）を処理するときに、ビデオデータにこの機能の全てを適用したからである。ＨＶアップスケーリング、ならびに空間画素およびサブ画素の位置合わせは、ＨＶスケーラＨＶＳ１内で行われる。アップスケーリングは、第２のＨＶスケーラＨＶＳ２で行われるダウンスケーリングに対応する。したがって、偶数フレームの出力は、細部がある量欠けたものとなり、水平および垂直の両方向にてぼやけて見え、動的フレーム挿入ＤＦＩに必要とされる空間周波数部分が低くなる。
【００４２】
したがって、全ての第２フレームは、第１フレームのぼやけたレプリカにほぼ対応する。このぼやけたレプリカは、第２のＨＶダウンスケーラによって生成される。奇数フレームは完全な細部およびブーストされた高い空間周波数を有する一方、偶数フレームは奇数フレームのぼやけたレプリカに対応する。まずフレームをダウンスケールしてから当該フレームをアップスケーリングすることによって、フレームはぼやけるようになる。ビデオ処理は、例えば動き補償技術によってフレームを補間する処理能力を有していないので、偶数フレームへのぼやけの導入にはトレードオフを要する。第１のフレームをシャープに、すなわち十分詳細にするも、次のフレームはぼやけるようにすることによって、フリッカのような運動のアーチファクトを回避することができる。
【００４３】
動的なフレームの挿入は、セカンダリの出力なしで行うことができる。ここで、セカンダリのスケーラは、デインタレーサの出力をダウンスケールすることによって、動的フレームの挿入を可能にするのに用いて、ダウンスケールしたビデオデータは再びアップスケールして、ぼやけたフレームを供給するようにできる。
【００４４】
また、セカンダリの出力、すなわちモニタ出力は、第２のＨＶダウンスケーラのバッファされた出力に結合させることもできる。あるいは、第１実施例に記載したように、更なるスケーラを、デインタレーサＤＥＩの出力端に導入することもできる。
【００４５】
奇数および偶数フレームを一緒にする場合には、概して、これらを入力ビデオ信号に等しくしなければならない。第１のフレームでは、高周波をブーストする。第１および第２のフレームを一緒にする場合には、振幅応答を等しくしておく。
【００４６】
本発明の上記した原理は、ＴＶのＩＣ等における、スケーラ集積回路ＩＣに実装することができる。
【００４７】
本発明は、例えばＳＤＴＶ信号をＨＤＴＶ信号から得るように、メインのビデオフローをスケーリングした（ダウンスケーリングした）レプリカを提供する着想にも関するものである。本発明は、セカンダリのビデオフローを処理するのに必要な帯域幅を低減するのに用いることができる。これは、メインのビデオフローをタップオフすることによって、セカンダリのビデオフローを供給するようにして行う。
【００４８】
メインのビデオフローからのタップオフは、画素フェッチングユニットの後で行うこともできる。したがって、メインのビデオフローからのタップオフは、ノイズ低減ユニットＳＮＲ、ＴＮＲと、セカンダリの出力Ｏ２との間のシステムにおけるいずれかの箇所、すなわち、空間ノイズ低減ユニットＳＮＲの後、時間ノイズ低減ユニットＴＮＲの後、デインタレーサＤＥＩの後で行うことができる。これは、メモリへの追加のアクセスを要しないので、特に有利である。
【００４９】
本発明は、メインのビデオフローを極めて高品質にダウンサイズしたバージョンを提供することにも関する。特に、タップオフをデインタレーサの後で行う場合には、メインのビデオフローを高品質にダウンサイズしたレプリカを得ることができる。セカンダリのビデオフローの出力は、セカンダリのモニタ出力として用いられ、これはＶＣＲまたはＤＶＤレコーダ、またはＨＤＴＶを表示できない別のモニタ用に用いることができる。
【００５０】
本実施例における、ＭＰＥＧデコーディングに関する空間ノイズの低減は、ＭＰＥＧコーディングおよびデコーディングによって導入される効果およびアーチファクトを低減するのに有利である。
【００５１】
なお、上述した実施例は、本発明を例証したものであり、本発明は、これらの例に限定されるものではないことに留意すべきである。また、当業者であれば、添付の特許請求の範囲内において、幾多の他の実施例を設計することができることにも留意すべきである。「具える」という用語は、請求項に列挙した以外の要素またはステップの存在を排除するものではない。いくつかの手段を列挙している装置の請求項において、これらの手段のいくつかは、同一のハードウェアによって実現することができる。特定の手段が互いに異なる従属請求項において繰り返し記載されている場合でも、これらの手段を有効に組み合せて用いることができないことを示すものではない。
【図面の簡単な説明】
【００５２】
【図１】第１実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図２】第２実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図３】第３実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図４】第４実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図５】第５実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図６】第６実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図７】第７実施例によるビデオ処理装置のブロック図である。
【図８】第８実施例によるビデオ処理装置のブロック図である。
【図９】第９実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図１０】第１０実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図１１】第１１実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図１２】第１２実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図１３】第１３実施例によるＨＤＴＶビデオ処理装置のブロック図である。
【図１４】第１４実施例によるビデオ処理装置のブロック図である。
【図１５】第１４実施例によるビデオ処理装置のブロック図である。
【図１６】従来の技術によるＨＤＴＶビデオ処理装置のブロック図である。
【図１】
0005448457.tif 000002
【図２】
0005448457.tif 000003
【図３】
0005448457.tif 000004
【図４】
0005448457.tif 000005
【図５】
0005448457.tif 000006
【図６】
0005448457.tif 000007
【図７】
0005448457.tif 000008
【図８】
0005448457.tif 000009
【図９】
0005448457.tif 000010
【図１０】
0005448457.tif 000011
【図１１】
0005448457.tif 000012
【図１２】
0005448457.tif 000013
【図１３】
0005448457.tif 000014
【図１４】
0005448457.tif 000015
【図１５】
0005448457.tif 000016
【図１６】
0005448457.tif 000017