(57)【特許請求の範囲】
【請求項１】
増幅用トランジスタと、
前記増幅用トランジスタにバイアス電流を供給するバイアス回路と、
前記増幅用トランジスタのコレクタに接続されたコレクタ電圧端子とを備え、
前記バイアス回路は、
参照電圧が入力される参照電圧端子と、
電源に接続される電源端子と、
前記参照電圧端子に接続された制御端子と、前記電源端子に接続された第１端子と、接地された第２端子とを持ち、前記増幅用トランジスタに前記参照電圧に応じたバイアス電流を供給するトランジスタと、
前記トランジスタの前記第１端子と接地点との間に接続された可変容量と、
前記可変容量の容量値を制御するロジック回路とを有し、
前記ロジック回路は、前記コレクタ電圧端子に印加されたコレクタ電圧が所定電圧より高い場合に、前記コレクタ電圧が所定電圧以下の場合よりも前記可変容量の容量値を大きくすることを特徴とする電力増幅器。
【請求項２】
前記ロジック回路は、前記コレクタ電圧端子に印加されたコレクタ電圧が所定電圧より高い場合にＨｉｇｈ電圧を出力し、前記コレクタ電圧が所定電圧以下の場合にＬｏｗ電圧を出力し、
前記可変容量は、接地されたアノードと、前記ロジック回路の出力及び前記トランジスタの前記第１端子に接続されたカソードとを持つダイオードを有することを特徴とする請求項１に記載の電力増幅器。
【請求項３】
増幅用トランジスタと、
前記増幅用トランジスタにバイアス電流を供給するバイアス回路と、
前記増幅用トランジスタのコレクタに接続されたコレクタ電圧端子とを備え、
前記バイアス回路は、
参照電圧が入力される参照電圧端子と、
電源に接続される電源端子と、
前記参照電圧端子に接続された制御端子と、前記電源端子に接続された第１端子と、接地された第２端子とを持ち、前記増幅用トランジスタに前記参照電圧に応じたバイアス電流を供給するトランジスタと、
前記電源端子と前記トランジスタの前記第１端子との間に接続された可変抵抗と、
前記可変抵抗の抵抗値を制御するロジック回路とを有し、
前記ロジック回路は、前記コレクタ電圧端子に印加されたコレクタ電圧が所定電圧より高い場合に、前記コレクタ電圧が所定電圧以下の場合よりも前記可変抵抗の抵抗値を高くすることを特徴とする電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コレクタ電圧昇圧型携帯端末用送信電力増幅器に関し、特に線形動作領域での歪特性を改善することができる電力増幅器に関する。
【背景技術】
【０００２】
ＣＤＭＡ（Code Division Multiple Access）などの携帯端末において、送信信号を増幅する電力増幅器が用いられる（例えば、特許文献１参照）。電力増幅器は、増幅用トランジスタと、増幅用トランジスタの前後でインピーダンス変換を行う整合回路と、増幅用トランジスタのバイアス点を設定するバイアス回路とを備える。
【０００３】
整合回路及びバイアス回路は、通話等で使用する基本変調に対して調整されている。従来は、基本変調以外の高速データ通信で使用するピークパワーの高い変調に対して、整合回路やバイアス回路を変更せず、増幅用トランジスタのコレクタ電圧を昇圧するだけであった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−８１５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
コレクタ電圧を昇圧するだけでは、非線形動作領域での歪特性は改善するが、線形動作領域では効果が無いか又は劣化傾向を示すという問題がある。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は線形動作領域での歪特性を改善することができる電力増幅器を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る電力増幅器は、増幅用トランジスタと、前記増幅用トランジスタにバイアス電流を供給するバイアス回路と、前記増幅用トランジスタのコレクタに接続されたコレクタ電圧端子とを備え、前記バイアス回路は、参照電圧が入力される参照電圧端子と、電源に接続される電源端子と、前記参照電圧端子に接続された制御端子と、前記電源端子に接続された第１端子と、接地された第２端子とを持ち、前記増幅用トランジスタに前記参照電圧に応じたバイアス電流を供給するトランジスタと、前記トランジスタの前記第１端子と接地点との間に接続された可変容量と、前記可変容量の容量値を制御するロジック回路とを有し、前記ロジック回路は、前記コレクタ電圧端子に印加されたコレクタ電圧が所定電圧より高い場合に、前記コレクタ電圧が所定電圧以下の場合よりも前記可変容量の容量値を大きくする。
【発明の効果】
【０００８】
本発明により、線形動作領域での歪特性を改善することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る電力増幅器を示す図である。
【図２】本発明の実施の形態１に係るバイアス回路を示す図である。
【図３】比較例に係る電力増幅器を示す図である。
【図４】比較例に係るバイアス回路を示す図である。
【図５】本発明の実施の形態２に係るバイアス回路を示す図である。
【図６】本発明の実施の形態３に係る電力増幅器を示す図である。
【図７】本発明の実施の形態３に係る可変容量及びロジック回路を示す図である。
【図８】本発明の実施の形態４に係る電力増幅器を示す図である。
【図９】本発明の実施の形態４に係る可変容量及びロジック回路を示す図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器を示す図である。増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２は、電力増幅用のヘテロ接合バイポーラトランジスタであり、それぞれ初段、終段トランジスタである。バイアス回路１０は、増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２にバイアス電流を供給する。増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２のコレクタは、それぞれインダクタＬ１，Ｌ２を介してコレクタ電圧端子Ｖｃに接続されている。
【００１２】
入力端子ＩＮと増幅用トランジスタＲＦＴｒ１との間に入力整合回路１２が接続されている。入力整合回路１２は、直列接続された容量Ｃ１，Ｃ２と、容量Ｃ１と容量Ｃ２の接続点と接地点との間に接続されたインダクタＬ３とを有する。増幅用トランジスタＲＦＴｒ１と増幅用トランジスタＲＦＴｒ２との間に段間整合回路１４が接続されている。段間整合回路１４は、容量Ｃ３と、容量Ｃ３と接地点との間に接続された容量Ｃ４とを有する。増幅用トランジスタＲＦＴｒ２と出力端子ＯＵＴとの間に出力整合回路１６が接続されている。出力整合回路１６は、直列接続されたインダクタＬ４及び容量Ｃ５と、インダクタＬ４と接地点との間に接続された容量Ｃ６とを有する。これらの整合回路は、増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２の前後でインピーダンス変換を行う。
【００１３】
図２は、本発明の実施の形態１に係るバイアス回路を示す図である。参照電圧端子Ｖｒｅｆは参照電圧が入力され、電源端子Ｖｃｂは電源に接続される。トランジスタＴｒ１のベース（制御端子）は抵抗Ｒ１を介して参照電圧端子Ｖｒｅｆに接続され、コレクタ（第１端子）は抵抗Ｒ２を介して電源端子Ｖｃｂに接続され、エミッタ（第２端子）は抵抗Ｒ３を介して接地されている。トランジスタＴｒ１は、増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２に参照電圧に応じたバイアス電流を供給する。
【００１４】
トランジスタＴｒ１のコレクタと接地点との間に可変容量１８が接続されている。ロジック回路２０が可変容量１８の容量値を制御する。可変容量１８は、ダイオードＤ１、容量Ｃ７，Ｃ８、及び抵抗Ｒ４を有する。ダイオードＤ１のアノードは接地され、カソードは抵抗Ｒ４を介してロジック回路２０の出力に接続され、かつ容量Ｃ７及び抵抗Ｒ２を介してトランジスタＴｒ１のコレクタに接続されている。容量Ｃ８は抵抗Ｒ２と接地点との間に接続されている。
【００１５】
ロジック回路２０は、トランジスタＴｒ２，Ｔｒ３及び抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８を有する。トランジスタＴｒ２のベースは抵抗Ｒ５を介してコレクタ電圧端子Ｖｃに接続され、コレクタは抵抗Ｒ６を介して電源端子Ｖｃｂに接続され、エミッタは接地されている。トランジスタＴｒ２のベースと接地点との間に抵抗Ｒ７が接続されている。トランジスタＴｒ３のベースはトランジスタＴｒ２のコレクタに接続され、コレクタは抵抗Ｒ８を介して電源端子Ｖｃｂに接続され、エミッタは接地されている。
【００１６】
次に、実施の形態１に係る電力増幅器の動作について説明する。コレクタ電圧端子Ｖｃから入力されるコレクタ電圧は、変調に応じて切り替えられる。具体的には、コレクタ電流は、通話等で使用する基本変調では３．５Ｖ、高速データ通信で使用するピークパワーの高い変調では４．０Ｖに設定される。これにより、非線形動作領域での歪特性を改善することができる。
【００１７】
ロジック回路２０は、コレクタ電圧の切り替えをモニタし、Ｈｉｇｈ／Ｌｏｗ電圧を出力する。コレクタ電圧が通常電圧（所定電圧）以下の場合にトランジスタＴｒ２のベース電圧がその閾値電圧以下になるように、抵抗Ｒ５，Ｒ７の抵抗値が設定されている。従って、コレクタ電圧が通常電圧以下の場合に、トランジスタＴｒ２のコレクタ電流はゼロとなる。抵抗Ｒ６による電圧降下が小さくなり、トランジスタＴｒ３のベース電圧がその閾値電圧以上になる。よって、トランジスタＴｒ３がＯＮし、ロジック回路２０はＬｏｗ電圧を出力する。このＬｏｗ電圧がダイオードＤ１のカソードに印加されると、ダイオードＤ１による容量が小さくなる。
【００１８】
逆に、コレクタ電圧が通常電圧より高い場合には、ロジック回路２０はＨｉｇｈ電圧を出力する。このＨｉｇｈ電圧がダイオードＤ１のカソードに印加されると、ダイオードＤ１による容量が大きくなる。
【００１９】
このように、ロジック回路２０は、コレクタ電圧端子Ｖｃに印加されたコレクタ電圧が所定電圧より高い場合に、コレクタ電圧が所定電圧以下の場合よりも可変容量１８の容量値を大きくする。
【００２０】
可変容量１８の容量値が大きくなると、トランジスタＴｒ１のコレクタ容量が大きくなるため、増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２から見たバイアス回路１０側のインピーダンスが低くなる。逆に、可変容量１８の容量値が小さくなると、トランジスタＴｒ１のコレクタ容量が小さくなるため、増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２から見たバイアス回路１０側のインピーダンスが高くなる。
【００２１】
次に、実施の形態１の効果について比較例と比較して説明する。図３は、比較例に係る電力増幅器を示す図である。図４は、比較例に係るバイアス回路を示す図である。実施の形態１のバイアス回路に比べて可変容量１８やロジック回路２０が省略されている。比較例では、コレクタ電圧に対してバイアス回路を変更しない。変調に応じてコレクタ電圧を切り替えることで非線形動作領域での歪特性は改善するが、線形動作領域では効果が無いか又は劣化傾向を示す。
【００２２】
一方、実施の形態１では、コレクタ電圧に応じてトランジスタＴｒ１のコレクタ容量を変更してバイアス回路側のインピーダンスを最適化する。これにより、非線形動作領域（高出力動作）での歪特性だけでなく、線形動作領域（中低出力動作）での歪特性も改善することができる。
【００２３】
実施の形態２．
本発明の実施の形態２に係る電力増幅器は、実施の形態１とはバイアス回路の構成が異なる。図５は、本発明の実施の形態２に係るバイアス回路を示す図である。実施の形態２のバイアス回路では、実施の形態１の可変容量１８及び抵抗Ｒ２の代わりに、電源端子ＶｃｂとトランジスタＴｒ１のコレクタとの間に可変抵抗２２が接続されている。可変抵抗２２は、並列接続された抵抗Ｒ９，Ｒ１０と、抵抗Ｒ１０に直列接続されたトランジスタＦＥＴ１とを有する。また、実施の形態２のロジック回路２０には、実施の形態１のトランジスタＴｒ３及び抵抗Ｒ８が無い。
【００２４】
次に、実施の形態２に係るバイアス回路の動作について説明する。コレクタ電圧端子Ｖｃに印加されたコレクタ電圧が通常電圧（所定電圧）以下の場合に、ロジック回路２０はＨｉｇｈ電圧を出力する。このＨｉｇｈ電圧（閾値電圧以上）がトランジスタＦＥＴ１のゲートに印加されると、トランジスタＦＥＴ１が動作して、可変抵抗２２の抵抗値が小さくなる。
【００２５】
逆に、コレクタ電圧が通常電圧より高い場合には、ロジック回路２０はＬｏｗ電圧を出力する。このＬｏｗ電圧（閾値電圧未満）がトランジスタＦＥＴ１のゲートに印加されると、トランジスタＦＥＴ１が動作せず、可変抵抗２２の抵抗値が大きくなる。
【００２６】
このように、ロジック回路２０は、可変抵抗２２の抵抗値を制御し、コレクタ電圧が通常電圧より高い場合に、コレクタ電圧が通常電圧以下の場合よりも可変抵抗２２の抵抗値を高くする。
【００２７】
可変抵抗２２の抵抗値が小さくなると、増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２のバイアス点が高くなる。逆に、可変抵抗２２の抵抗値が大きくなると、増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２のバイアス点が低くなる。
【００２８】
以上説明したように、実施の形態２では、コレクタ電圧に応じてトランジスタＴｒ１のコレクタ抵抗を変更して増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２のバイアス点を最適化する。これにより、非線形動作領域（高出力動作）での歪特性だけでなく、線形動作領域（中低出力動作）での歪特性も改善することができる。
【００２９】
実施の形態３．
図６は、本発明の実施の形態３に係る電力増幅器を示す図である。実施の形態１の段間整合回路１４の代わりに増幅用トランジスタＲＦＴｒ１と増幅用トランジスタＲＦＴｒ２との間に可変容量２４が設けられ、この可変容量２４の容量値を制御するロジック回路２０が設けられている。
【００３０】
図７は、本発明の実施の形態３に係る可変容量及びロジック回路を示す図である。ロジック回路２０の構造は実施の形態２と同様である。増幅用トランジスタＲＦＴｒ１の出力と接地点との間に可変容量２４が接続されている。可変容量２４は、並列接続された容量Ｃ９，Ｃ１０と、容量Ｃ１０に直列に接続された抵抗Ｒ１１及びトランジスタＦＥＴ２とを有する。
【００３１】
次に、実施の形態２に係る電力増幅器の動作について説明する。コレクタ電圧端子Ｖｃに印加されたコレクタ電圧が通常電圧（所定電圧）以下の場合に、ロジック回路２０はＨｉｇｈ電圧を出力する。このＨｉｇｈ電圧（閾値電圧以上）がトランジスタＦＥＴ２のゲートに印加されると、トランジスタＦＥＴ２が動作して、可変容量２４の容量値が大きくなる。
【００３２】
逆に、コレクタ電圧が通常電圧より高い場合には、ロジック回路２０はＬｏｗ電圧を出力する。このＬｏｗ電圧（閾値電圧未満）がトランジスタＦＥＴ２のゲートに印加されると、トランジスタＦＥＴ２が動作せず、可変容量２４の容量値が小さくなる。
【００３３】
このように、ロジック回路２０は、可変容量２４の容量値を制御し、コレクタ電圧が通常電圧より高い場合に、コレクタ電圧が通常電圧以下の場合よりも可変容量２４の容量値を小さくする。
【００３４】
可変容量２４の容量値が大きくなると、増幅用トランジスタＲＦＴｒ１の出力負荷インピーダンスが低くなる。逆に、可変容量２４の容量値が小さくなると、増幅用トランジスタＲＦＴｒ１の出力負荷インピーダンスが高くなる。
【００３５】
以上説明したように、実施の形態３では、コレクタ電圧に応じて可変容量２４の容量値を変更して増幅用トランジスタＲＦＴｒ１の出力負荷インピーダンスを最適化する。これにより、非線形動作領域（高出力動作）での歪特性だけでなく、線形動作領域（中低出力動作）での歪特性も改善することができる。
【００３６】
実施の形態４．
図８は、本発明の実施の形態４に係る電力増幅器を示す図である。実施の形態１の出力整合回路１６の代わりに増幅用トランジスタＲＦＴｒ２と出力端子ＯＵＴとの間に可変容量２４が設けられ、この可変容量２４の容量値を制御するロジック回路２０が設けられている。
【００３７】
図９は、本発明の実施の形態４に係る可変容量及びロジック回路を示す図である。ロジック回路２０の構造は実施の形態２と同様である。増幅用トランジスタＲＦＴｒ２の出力と接地点との間に可変容量２４が接続されている。可変容量２４の構造は実施の形態３と同様である。ロジック回路２０及び可変容量２４の動作は実施の形態３と同様である。
【００３８】
以上説明したように、実施の形態４では、コレクタ電圧に応じて可変容量２４の容量値を変更して増幅用トランジスタＲＦＴｒ２の出力負荷インピーダンスを最適化する。これにより、非線形動作領域（高出力動作）での歪特性だけでなく、線形動作領域（中低出力動作）での歪特性も改善することができる。
【符号の説明】
【００３９】
１０  バイアス回路
１８，２４  可変容量
２０  ロジック回路
２２  可変抵抗
Ｄ１  ダイオード
ＲＦＴｒ１，ＲＦＴｒ２  増幅用トランジスタ
Ｔｒ１  トランジスタ
Ｖｃ  コレクタ電圧端子
Ｖｃｂ  電源端子
Ｖｒｅｆ  参照電圧端子
【図１】
0005488319.tif 000002
【図２】
0005488319.tif 000003
【図３】
0005488319.tif 000004
【図４】
0005488319.tif 000005
【図５】
0005488319.tif 000006
【図６】
0005488319.tif 000007
【図７】
0005488319.tif 000008
【図８】
0005488319.tif 000009
【図９】
0005488319.tif 000010