(57)【特許請求の範囲】
【請求項１】
入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路と、
前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換して前記アナログ電圧値に応じたパルスを出力する複数個のＶ−Ｆ変換器で構成される低周波数用Ｖ−Ｆ変換器と、複数個のＶ−Ｆ変換器で構成される高周波数用Ｖ−Ｆ変換器と、
前記低周波数用Ｖ−Ｆ変換器、および高周波数用Ｖ−Ｆ変換器から入力する複数のパルスをフィルタリングし、このフィルタリングされた結果をパルスカウントする演算手段と、を備えたＶ−Ｆ変換装置であって、
前記低周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスを一定時間毎に蓄積する第１のバッファと、前記高周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスを一定時間毎に蓄積する第２のバッファとを有するとともに、
前記アナログ電圧出力回路が出力するアナログ電圧値に応じて、前記低周波数用Ｖ−Ｆ変換器、あるいは高周波数用Ｖ−Ｆ変換器のいずれかを選択して、
前記低周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスの数と前記第１のバッファに一定時間の間蓄積されているパルスの数の平均値、あるいは前記高周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスの数と前記第２のバッファに一定時間の間蓄積されているパルスの数の平均値を出力することを特徴とするＶ−Ｆ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数個の「電圧（Ｖ）を周波数（Ｆ）に変換するＶ−Ｆ変換器」を用いたＶ−Ｆ変換装置に係わり、特に、粒子線治療装置などへの使用に好適な「広い周波数帯域で高精度な性能」が要求されるＶ−Ｆ変換装置に関する。
【背景技術】
【０００２】
一般的に、Ｖ−Ｆ変換装置に用いられるＶ−Ｆ変換器（電圧−周波数変換器）は、汎用のＩＣ、ＯＰアンプ、トランジスタ、コンデンサなどを用いて実現することが多いので、Ｖ−Ｆ変換の高精度化を実現することが困難である。
更に、用いられるＶ−Ｆ変換器の得意な周波数帯域（即ち、Ｖ−Ｆ変換器のＶ−Ｆ変換精度がよい周波数帯域）は、Ｖ−Ｆ変換器毎に異なっている場合が多いので、広い周波数帯域において精度のよいＶ−Ｆ変換機能を有した装置（Ｖ−Ｆ変換装置）を実現することは困難である。
【０００３】
Ｖ−Ｆ変換器を用いた例ではないが、Ａ／Ｄ変換器を用いる場合では、細かい分解能を有するＡ／Ｄ変換器と粗い分解能を有するＡ／Ｄ変換器とを実装し、両者の動作を柔軟に切り替えることによって高精度化を実現する手法が、例えば、特開平６−２４１８７９号公報（特許文献１）にて考案されている。
しかし、低周波数用Ｖ−Ｆ変換器と高周波数用Ｖ−Ｆ変換器を用いて、高精度且つ広帯域化を図ったＶ−Ｆ変換装置は、過去の文献には開示されていない。
【０００４】
従来では、Ｖ−Ｆ変換器を用いた場合には、Ｖ−Ｆ変換器の変換精度がよい周波数領域は限られているため、装置として要求される製品仕様に対して、十分な周波数帯域を確保出来ない場合がある。
図９は、本発明の基本となるＶ−Ｆ変換装置の構成を示す図（即ち、本発明の従来技術に相当するＶ−Ｆ変換装置の構成を示す図）である。
【０００５】
図９において、アナログ電圧出力回路１は、入力する信号量（例えば、照射される粒子線量）に応じて出力するアナログ電圧値が変化するものである。
そして、アナログ電圧出力回路１からアナログ電圧が出力された際に、Ｖ−Ｆ変換器２は、アナログ電圧出力回路１から出力するアナログ電圧値に応じた周波数信号を出力し、上位計算機（演算手段）３は、Ｖ−Ｆ変換器２から出力する周波数信号のパルスの立ち上がりや立ち下がりカウントする。（即ち、パルス数をカウントする。）
【０００６】
この動作を繰り返し行うことで、上位計算機３は、アナログ信号出力の総量（アナログ信号出力×時間）をカウントしている。例えば、アナログ電圧出力回路１への入力信号が粒子線量の場合は、上位計算機３は、アナログ電圧出力回路１に照射された粒子線エネルギーをカウントすることになる。
上位計算機3はカウントするパルス数に制限があるので、カウントしたパルス数が制限数以上になると、アナログ電圧出力回路１への入力を止めさせる。例えば、アナログ電圧出力回路１への入力信号が粒子線量の場合は、粒子線の照射を止めさせる。
【０００７】
図９に示した従来のＶ−Ｆ変換装置では、上位計算機3は、単に１個のＶ−Ｆ変換器２から出力するパルスの数をカウントしているだけであるので、汎用のＩＣ、ＯＰアンプなどで構成されるＶ−Ｆ変換器２の性能上（変換精度や周波数帯域など）の影響を直接的に受ける。
従って、図９に示した従来のＶ−Ｆ変換装置は、Ｖ−Ｆ変換精度が悪く、また、周波数帯域も広くないので、例えば粒子線治療装置などの中でも広い周波数帯域で高精度が要求される場合に問題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−２４１８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前述したように、従来のＶ−Ｆ変換装置では、上位計算機3は、単に１個のＶ−Ｆ変換器２から出力するパルスの数をカウントしているだけであり、汎用のＩＣ、ＯＰアンプなどで構成されるＶ−Ｆ変換器２の変換精度や周波数帯域の影響を直接的に受ける。
従って、従来のＶ−Ｆ変換装置は、Ｖ−Ｆ変換精度が悪く、使用される周波数帯域も広くない。
従って、広い周波数帯域においても高精度な変換性能が要求される粒子線治療装置などには用いることはできなかった。
この発明は、このような問題点を解決するためになされたものであり、広い周波数帯域においてもＶ−Ｆ変換精度が高いＶ−Ｆ変換装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明に係るＶ−Ｆ変換装置は、
入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路と、
前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換して前記アナログ電圧値に応じたパルスを出力する複数個のＶ−Ｆ変換器で構成される低周波数用Ｖ−Ｆ変換器と、複数個のＶ−Ｆ変換器で構成される高周波数用Ｖ−Ｆ変換器と、
前記低周波数用Ｖ−Ｆ変換器、および高周波数用Ｖ−Ｆ変換器から入力する複数のパルス
をフィルタリングし、このフィルタリングされた結果をパルスカウントする演算手段と、を備えたＶ−Ｆ変換装置であって、
前記低周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスを一定時間毎に蓄積する第１のバッファと、前記高周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスを一定時間毎に蓄積する第２のバッファとを有するとともに、
前記アナログ電圧出力回路が出力するアナログ電圧値に応じて、前記低周波数用Ｖ−Ｆ変換器、あるいは高周波数用Ｖ−Ｆ変換器のいずれかを選択して、
前記低周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスの数と前記第１のバッファに一定時間の間蓄積されているパルスの数の平均値、あるいは前記高周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスの数と前記第２のバッファに一定時間の間蓄積されているパルスの数の平均値を出力するものである。
【発明の効果】
【００１２】
この発明によれば、
入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路と、
前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換して前記アナログ電圧値に応じたパルスを出力する複数個のＶ−Ｆ変換器で構成される低周波数用Ｖ−Ｆ変換器と、複数個のＶ−Ｆ変換器で構成される高周波数用Ｖ−Ｆ変換器と、
前記低周波数用Ｖ−Ｆ変換器、および高周波数用Ｖ−Ｆ変換器から入力する複数のパルスをフィルタリングし、このフィルタリングされた結果をパルスカウントする演算手段（上位計算機）を備え、
前記低周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスを一定時間毎に蓄積する第１のバッファと、前記高周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスを一定時間毎に蓄積する第２のバッファとを有するとともに、
前記アナログ電圧出力回路が出力するアナログ電圧値に応じて、前記低周波数用Ｖ−Ｆ変換器、あるいは高周波数用Ｖ−Ｆ変換器のいずれかを選択して、
前記低周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスの数と前記第１のバッファに一定時間の間蓄積されているパルスの数の平均値、あるいは前記高周波数用Ｖ−Ｆ変換器から前記演算手段に入力されたパルスの数と前記第２のバッファに一定時間の間蓄積されているパルスの数の平均値を出力したことにより、入力するアナログ電圧値に応じた高精度なパルスカウントができるＶ−Ｆ変換装置を提供できる。更に、精度が良く周波数範囲が異なる複数種類のＶ−Ｆ変換器を用いることで、広い周波数帯域においても高精度なパルスカウントができるＶ−Ｆ変換装置を提供できる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
【図２】実施の形態２に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
【図３】実施の形態２に係るＶ−Ｆ変換装置の動作を説明するための図である。
【図４】実施の形態３に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
【図５】実施の形態４に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
【図６】実施の形態５に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
【図７】実施の形態６に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
【図８】実施の形態６に係るＶ−Ｆ変換装置の動作を説明するための図である。
【図９】従来のＶ−Ｆ変換装置の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面に基づいて本発明の一実施の形態例について説明する。
なお、各図間において、同一符号は同一あるいは相当のものであることを表す。
実施の形態１．
図１は、実施の形態１に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
図１に示すように、本実施の形態では、アナログ電圧出力回路1から出力される電圧値は、ｎ個のＶ−Ｆ変換器(即ち、Ｖ−Ｆ変換器２１ａ、Ｖ−Ｆ変換器２１ｂ、・・・、Ｖ−Ｆ変換器２１ｎ)に入力される。
即ち、ｎ個のＶ−Ｆ変換器のそれぞれは、アナログ電圧出力回路1から出力された同一の電圧値が入力され、入力された電圧値に応じた周波数信号（パルス）に変換する。
これらｎ個のＶ−Ｆ変換器は、それぞれが他のＶ−Ｆ変換器に関係なく、独立して上位計算機（演算手段）３１に変換された周波数信号（パルス信号）を出力する。
ｎ個のＶ−Ｆ変換器は、これらを構成する部材（汎用のＩＣ、ＯＰアンプなど）の特性・精度のばらつきのために、性能（変換精度）がばらついている。
【００１５】
そのため、これらのｎ個のデータ（即ち、ｎ個のＶ−Ｆ変換器からそれぞれ出力するｎ個のパルス信号）は上位計算機（演算手段）３１に入力され、上位計算機３１において、ｎ個のデータはフィルタリング（平均化）される。
これにより、ｎ個のＶ−Ｆ変換器の特性・精度のばらつきが平均化され、上位計算機３１は、平均化された高精度なパルスカウントを実現することが出来る。
なお、フィルタリングの方法としては、以下のようなものがある。
（１）全てのパルス数を平均化する。
（２）全てのパルス数の中から最小値と最大値を除去し、残りの値を平均化する。
（３）全てのパルス数の中からパルス数順に順番を付け、ちょうど真ん中あるいは真ん
中周辺のパルス数を平均化する。
【００１６】
以上説明したように、本実施の形態によるＶ−Ｆ変換装置は、入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路１と、アナログ電圧出力回路１が出力するアナログ電圧値を周波数に変換して周波数に応じたパルスを出力する複数のＶ−Ｆ変換器(Ｖ−Ｆ変換器２１ａ、Ｖ−Ｆ変換器２１ｂ、・・・Ｖ−Ｆ変換器２１ｎ)と、複数のＶ−Ｆ変換器から入力する複数のパルスをフィルタリングし、このフィルタリングされた結果をパルスカウントする演算手段（上位計算機）３１とを備えている。
本実施の形態によれば、演算手段（上位計算機）３１は、複数のＶ−Ｆ変換器から入力する複数のパルスをフィルタリングし、このフィルタリングされた結果をパルスカウントするので、用いる汎用のＶ−Ｆ変換器の特性・精度のばらつきの影響が軽減され、高精度なパルスカウントを実現できる。
【００１７】
実施の形態２．
図２は、実施の形態２に係るＶ−Ｆ変換装置の構成を概念的に示す図である。図３は、実施の形態２に係るＶ−Ｆ変換装置の動作を説明するための図である。なお、図３には、実施の形態２によるＶ−Ｆ変換装置の各部の出力信号波形を示している。
前述した実施の形態1では、特定の周波数帯域に対して同一機能と精度を有したｎ個のＶ−Ｆ変換器（Ｖ−Ｆ変換器２１ａ、Ｖ−Ｆ変換器２１ｂ、・・・Ｖ−Ｆ変換器２１ｎ）の出力値を上位計算機３１でフィルタリングすることで、上位計算機（演算手段）３１によるパルスカウントの高精度化を実現していた。
しかし、この方法では、上位計算機３１は、変換器を構成する部品よって定まる特定の周波数帯域しか高精度なパルスカウントが出来ない。（即ち、上位計算機３１は、広い周波数帯域における周波数信号（パルス）の高精度なパルスカウントはできない。）
【００１８】
そこで、実施の形態２では、図２に示すように、低周波で高精度なＶ−Ｆ変換を行う低周波数用Ｖ−Ｆ変換器２２aと高周波で高精度なＶ−Ｆ変換を行う高周波数用Ｖ−Ｆ変換器２２bを用いる。
これにより、上位計算機（演算手段）３２には２種類のパルス信号（即ち、低周波数用Ｖ−Ｆ変換器２２aの出力パルス信号および高周波数用Ｖ−Ｆ変換器２２ｂの出力パルス信号）が入力されることになる。
しかし、アナログ電圧出力回路1の出力電圧値の変化に応じて、いずれか1つのＶ−Ｆ変換器から入力するパルス信号のみを上位計算機（演算手段）３２にカウントさせる必要がある。
【００１９】
したがって、「どちらのＶ−Ｆ変換器から入力するパルス信号をカウントするのか」を選択するための選択情報（即ち、Ｖ−Ｆ変換器選択情報）を上位計算機３２に別途入力させる必要がある。
そのため、コンパレータ４０を設け、アナログ電圧出力回路1の電圧値をコンパレータ４０にも入力させている。
そして、上位計算機３２は、コンパレータ４０の出力値（即ち、Ｖ−Ｆ変換器選択情報）に応じて、２つのパルス信号（即ち、低周波数用Ｖ−Ｆ変換器２２aあるいは高周波数用Ｖ−Ｆ変換器２２b）の中からいずれかのＶ−Ｆ変換器の出力パルスを選択する。
なお、コンパレータ４０の具体的な動作については後述する。
【００２０】
次に、図３を用いて、図２に示した実施の形態２によるＶ−Ｆ変換装置の具体的な動作を説明する。
アナログ電圧出力回路１が、図３（ａ）に示した波形のような電圧値を出力しているとする。
なお、図３（ａ）において、横軸（時間軸）方向に一直線で示している線は、後述するリファレンス電圧（閾値）であり、一方、段階的に変化している線（波形）は、アナログ電圧出力回路１の出力電圧値の変化を示している。
【００２１】
なお、アナログ電圧出力回路１の出力電圧値が閾値より低い領域Ａ（図３（ａ）参照）では、低周波数用Ｖ−Ｆ変換器２２aを使用した方が良く、アナログ電圧出力回路１の出力電圧値が閾値より高い領域Ｂ（図３（ａ）参照）では高周波数用Ｖ−Ｆ変換器２２ｂを使用した方が良い。
波形に示したアナログ電圧出力回路１の出力電圧は、低周波数用Ｖ−Ｆ変換器２２a、高周波数用Ｖ−Ｆ変換器２２bおよびコンパレータ４０に入力する。
ところで、「領域Ａでは低周波数用Ｖ−Ｆ変換器を使用した方が良く、領域Ｂでは高周波数用Ｖ−Ｆ変換器を使用した方が良い」理由は、広い周波数帯域において高精度が得られるためである。
Ｖ−Ｆ変換器の精度仕様は、データシートで「○○％Ｆ．Ｓ」と記載されているが、同じ精度仕様の高周波数用Ｖ−Ｆ変換器と低周波数用Ｖ−Ｆ変換器の誤差を比較すると、高周波数用Ｖ−Ｆ変換器の誤差の方が誤差の値が大きいため、誤差が大きくなってしまうからである。例えば、精度仕様０．５％Ｆ．Ｓの高周波数用Ｖ−Ｆ変換器（４ＭＨｚ）と低周波数用Ｖ−Ｆ変換器（１ＭＨｚ）を比較すると、１ＭＨｚ以下のパルス出力する場合の誤差は以下のようになる。
高周波数用Ｖ−Ｆ変換器（４ＭＨｚ）：誤差±２０ｋＨｚ（＝4MHz×0.5％／100）
低周波数用Ｖ−Ｆ変換器（１ＭＨｚ）：誤差±５ｋＨｚ（＝１MHz×0.5％／100）
つまり、Ｖ−Ｆ変換器の誤差仕様はＦ．Ｓで規定されているため、高周波数用Ｖ−Ｆ変換器と低周波数用Ｖ−Ｆ変換器で誤差仕様値が似たような値であっても計算（演算）結果は異なることに起因する。
【００２２】
アナログ電圧出力回路１の出力電圧値（波形）の変化に応じて、低周波数用Ｖ−Ｆ変換器２２aからは図３（ｂ）に示した波形ＩＩのようなパルスが出力し、高周波数用Ｖ−Ｆ変換器２２ｂからは図３（ｃ）に示した波形ＩＩＩのようなパルスが出力し、それぞれ上位計算機（演算手段）３２に入力される。
なお、図３（ｂ）において、楕円で囲った領域（即ち、アナログ電圧出力回路１の出力電圧値が閾値よりも小さい場合の低周波数用Ｖ−Ｆ変換器２２aの出力パルスを示している領域）は、低周波数用Ｖ−Ｆ変換器２２aの出力が高精度なエリアであり、楕円で囲っていない領域（即ち、アナログ電圧出力回路１の出力電圧値が閾値よりも大きい場合の低周波数用Ｖ−Ｆ変換器２２ａの出力パルスを示している領域）は、低周波数用Ｖ−Ｆ変換器２２aの出力が低精度なエリアである。
【００２３】
また、図３（ｃ）において、楕円で囲った領域（即ち、アナログ電圧出力回路１の出力電圧値が閾値よりも大きい場合の高周波数用Ｖ−Ｆ変換器２２ｂの出力パルスを示している領域）は、高周波数用Ｖ−Ｆ変換器２２ｂの出力が高精度なエリアであり、楕円で囲っていない領域（即ち、アナログ電圧出力回路１の出力電圧値が閾値よりも小さい場合の高周波数用Ｖ−Ｆ変換器２２ｂの出力パルスを示している領域）は、高周波数用Ｖ−Ｆ変換器２２ｂの出力が低精度なエリアである。
【００２４】
図２において、コンパレータ４０は、アナログ電圧出力回路１の出力電圧値（波形）と所定の基準値である閾値（リファレンス５０）が入力され、入力された閾値とアナログ電圧出力回路１の出力電圧値を比較し、アナログ電圧出力回路１の出力電圧値の振幅（変化）に応じてＬｏｗまたはＨｉｇｈのいずれかの信号を出力する。
コンパレータ４０の出力は、図３（ｄ）に示した波形ＩＶのように、アナログ電圧出力回路１の出力電圧値が閾値より小さい場合にＬｏｗ、アナログ電圧出力回路１の出力電圧値が閾値より大きい場合にＨｉｇｈとなる。
コンパレータ４０が入力電圧のＬｏｗ／Ｈｉｇｈを識別する閾値は、リファレンス５０の設定により決まるが、リファレンス５０をトリマ回路等で実現すると、ユーザは閾値を任意に調整可能である。
図２に示すように、コンパレータ４０の出力（波形ＩＶ）も上位計算機（演算手段）３２に入力される。
【００２５】
このように、上位計算機（演算手段）３２には、低周波数用Ｖ−Ｆ変換器２２aの出力（波形ＩＩ）、高周波数用Ｖ−Ｆ変換器２２ｂの出力（波形ＩＩＩ）およびコンパレータ４０の出力（波形ＩＶ）の３種類の信号が入力される。
そして、図３（ｂ）に示した波形ＩＩ（低周波数用Ｖ−Ｆ変換器２２aの出力）と図３（ｃ）に示した波形ＩＩＩ（高周波数用Ｖ−Ｆ変換器２２ｂの出力）を比較すると、波形（アナログ電圧出力回路１の出力）の電圧が閾値より小さければ、波形ＩＩ（低周波数用Ｖ−Ｆ変換器２２のパルス出力）は高精度なパルス出力信号となり、これと対照的に波形ＩＩＩ（高周波数用Ｖ−Ｆ変換器２２ｂの出力）は低精度なパルス出力となる。
これに対して、波形（アナログ電圧出力回路１の出力）の電圧が閾値より大きければ、波形ＩＩは低精度なパルス出力となり、波形ＩＩＩは高精度なパルス出力となる。
【００２６】
更に、アナログ電圧出力回路１の出力電圧（波形）が閾値より小さければコンパレータ４０の出力波形である波形ＩＶはＬｏｗとなり、アナログ電圧出力回路１の出力電圧（波形）が閾値より大きければ波形ＩＶはＨｉｇｈとなる。
このように、波形ＩＶがＬｏｗの時（即ち、コンパレータ４０の出力がＬｏｗの時）は、波形ＩＩ（低周波数用Ｖ−Ｆ変換器２２aの出力）が高精度、波形ＩＩＩ（高周波数用Ｖ−Ｆ変換器２２ｂの出力）は低精度となる。
逆に、波形ＩＶがＨｉｇｈの時（即ち、コンパレータ４０の出力がＨｉｇｈの時）は、波形ＩＩ（低周波数用Ｖ−Ｆ変換器２２aの出力）が低精度で波形ＩＩＩ（高周波数用Ｖ−Ｆ変換器２２ｂの出力）は高精度となる。
【００２７】
上位計算機（運算手段）３２において、コンパレータ４０の出力がＬｏｗかＨｉｇｈかによって、「低周波数用Ｖ−Ｆ変換器２２aの出力」あるいは「高周波数用Ｖ−Ｆ変換器２２ｂの出力」のいずれかが選択されるので、コンパレータ４０の出力は「Ｖ−Ｆ変換器選択情報」ということになる。
なお、図３（ｅ）の波形Ｖは、上位計算機（演算手段）３２によって認識されるパルス出力を示している。
【００２８】
本実施の形態では、波形ＩＶがＨｉｇｈの時（即ち、コンパレータ４０の出力がＨｉｇｈの時）は、上位計算機（演算手段）３２は、波形ＩＩ（低周波数用Ｖ−Ｆ変換器２２aの出力）のパルスをカウントし、波形ＩＩＩ（高周波数用Ｖ−Ｆ変換器２２ｂの出力）のパルスは無視してカウントしない。
逆に、波形ＩＶがＬｏｗの時（コンパレータ４０の出力がＬｏｗの時）は、上位計算機（演算手段）３２は、波形ＩＩＩ（高周波数用Ｖ−Ｆ変換器２２ｂの出力）のパルスをカウントし、波形ＩＩ（低周波数用Ｖ−Ｆ変換器２２aの出力）のパルスは無視してカウントしない。
上位計算機（演算手段）３２が上記のような動作をすることにより、低周波から高周波にいたる広い周波数帯域において高精度なパルスカウントが可能となる。
なお、上記では、コンパレータ４０の出力であるＶ−Ｆ変換器選択情報がＬｏｗの時は低周波数用Ｖ−Ｆ変換器２２aが選択され、Ｖ−Ｆ変換器選択情報がＨｉｇｈの時は高周波数用Ｖ−Ｆ変換器２２ｂが選択される例になっているが、逆であっても良い。
【００２９】
以上説明したように、本実施の形態によるＶ−Ｆ変換装置は、入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路１と、アナログ電圧出力回路１が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する低周波数用Ｖ−Ｆ変換器２２ａと、アナログ電圧出力回路１が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する高周波数用Ｖ−Ｆ変換器２２ｂと、アナログ電圧出力回路１が出力するアナログ電圧値と所定のリファレンス電圧値とを比較し、比較結果に基づいて低周波数用Ｖ−Ｆ変換器２２ａあるいは高周波数用Ｖ−Ｆ変換器２２ｂのいずれを選択するのかのＶ−Ｆ変換器選択情報を出力するコンパレータ４０と、コンパレータ４０から出力するＶ−Ｆ変換器選択情報に基づいて、選択された低周波数用Ｖ−Ｆ変換器２２ａから出力するパルスの数および高周波数用Ｖ−Ｆ変換器２２ｂから出力するパルスの数をカウントする演算手段３２とを備えている。
従って、本実施の形態によれば、用いる汎用のＶ−Ｆ変換器の特性・精度のばらつきの影響が軽減され、広い周波数帯域においても高精度なパルスカウントができる。
【００３０】
実施の形態３．
図４は、実施の形態３に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
前述した実施の形態２では、低周波で高精度な低周波数用Ｖ−Ｆ変換器と高周波で高精度な高周波数用Ｖ−Ｆ変換器を並列に設け、更に、「アナログ電圧出力回路が出力するアナログ電圧値と所定のリファレンス電圧値とを比較し、比較結果に基づいて低周波数用Ｖ−Ｆ変換器あるいは高周波数用Ｖ−Ｆ変換器のいずれを選択するのかのＶ−Ｆ変換器選択情報を出力するコンパレータ」と「コンパレータから出力するＶ−Ｆ変換器選択情報に基づいて、選択された低周波数用Ｖ−Ｆ変換器および高周波数用Ｖ−Ｆ変換器から出力するパルスの数をカウントする演算手段」を備えたことによって、広い周波数帯域においても高精度なパルスカウントができることについて述べた。
【００３１】
これに対して、実施の形態３では、「複数のＶ−Ｆ変換器（即ち、低周波数用Ｖ−Ｆ変換器と高周波数用Ｖ−Ｆ変換器）のいずれを選択すべきか」が予め既知である場合についてのＶ−Ｆ変換装置について説明する。
Ｖ−Ｆ変換装置の使用方法によっては、アナログ電圧出力回路１の出力電圧値が事前に決まる場合（例えば、実際にユーザーが使用する「アナログ電圧出力回路への入力範囲」よりも十分に少ない場合）がある。
その場合は、低周波数用Ｖ−Ｆ変換器２３ａと高周波数用Ｖ−Ｆ変換器２３ｂのいずれを使用するかは、必然的な決まるため、実施の形態２で述べたようなコンバレータは不要である。
【００３２】
しかし、コンパレータを使用しない代わりに、低周波数用Ｖ−Ｆ変換器２３ａあるいは高周波数用Ｖ−Ｆ変換器２３ｂのいずれのＶ−Ｆ変換器から出力するパルスの数をカウントするのかのＶ−Ｆ変換器選択情報を上位計算機（演算手段）３３に対して設定する必要がある。
そのため、本実施の形態では、Ｖ−Ｆ変換器選択情報設定装置（Ｖ−Ｆ変換器選択情報設定手段）６０を設けている。
Ｖ−Ｆ変換器選択情報設定装置６０は、ＤＩＰスイッチなどの簡単な構造の電気部品やＦ／Ｗ設定等によって実現可能である。
【００３３】
以上説明したように、本実施の形態によるＶ−Ｆ変換装置は、入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路１と、アナログ電圧出力回路１が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する低周波数用Ｖ−Ｆ変換器２３ａと、アナログ電圧出力回路１が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する高周波数用Ｖ−Ｆ変換器２３ｂと、アナログ電圧出力回路１が出力するアナログ電圧値が既知である場合に、低周波数用Ｖ−Ｆ変換器２３ａの出力パルスあるいは高周波数用Ｖ−Ｆ変換器２３ｂの出力パルスのいずれを選択するかの情報（Ｖ−Ｆ変換器選択情報）を予め設定するＶ−Ｆ変換器選択情報設定手段６０と、低周波数用Ｖ−Ｆ変換器２３ａの出力パルス、高周波数用Ｖ−Ｆ変換器２３ｂの出力パルスおよびＶ−Ｆ変換器選択情報設定手段６０で設定されたＶ−Ｆ変換器選択情報が入力され、Ｖ−Ｆ変換器選択情報に基づいて選択された低周波数用Ｖ−Ｆ変換器２３ａの出力パルスあるいは高周波数用Ｖ−Ｆ変換器２３ｂの出力パルスのいずれかのパルス数をカウンとする上位計算機（演算手段）３３とを備えている。
本実施の形態によれば、低周波数用Ｖ−Ｆ変換器あるいは高周波数用Ｖ−Ｆ変換器のいずれのＶ−Ｆ変換器を選択すべきかが既知である場合には、上位計算機（演算手段）３３は、ＤＩＰスイッチなどの簡単な構成のＶ−Ｆ変換器選択情報設定手段６０によって所望のＶ−Ｆ変換器からの出力パルスを選択してパルスカウントすることができる。
【００３４】
実施の形態４．
図５は、実施の形態４に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
前述した実施の形態２では、低周波数のパルス出力時に高精度となる低周波数用Ｖ−Ｆ変換器と高周波数のパルス出力時に高精度となる高周波数用Ｖ−Ｆ変換器とを1個ずつ用いることによって、広い周波数領域で高精度出力となるＶ−Ｆ変換装置の実現を図るものであった。
しかし、一般的にＶ−Ｆ変換器は部品のバラつきが大きいため、特に多量のＶ−Ｆ変換器を製造した場合、製品であるＶ−Ｆ変換装置毎に安定したスペックを満足させることは困難である。
【００３５】
そこで、図５に示すように、低周波数のパルス出力時に高精度となるｎ１個の低周波数用Ｖ−Ｆ変換器（低周波数用Ｖ−Ｆ変換器２４ａ−１、低周波数用Ｖ−Ｆ変換器２４ａ−２、・・・・低周波数用Ｖ−Ｆ変換器２４ａ−ｎ１）を用い、更に、高周波数のパルス出力時に高精度となるｎ２個の高周波数用Ｖ−Ｆ変換器（高周波数用Ｖ−Ｆ変換器２４ｂ−１、高周波数用Ｖ−Ｆ変換器２４ｂ−２、・・・・高周波数用Ｖ−Ｆ変換器２４ｂ−ｎ２）を用いる。
本実施の形態によるＶ−Ｆ変換装置は、前述した実施の形態２（図２）における１個の低周波数用Ｖ−Ｆ変換器２２ａに代えて、並列に接続されたｎ１個の低周波数用Ｖ−Ｆ変換器（低周波数用Ｖ−Ｆ変換器２４ａ−１、低周波数用Ｖ−Ｆ変換器２４ａ−２、・・・低周波数用Ｖ−Ｆ変換器２４ａ−ｎ１）を設けている。
また、実施の形態２の１個の高周波数用Ｖ−Ｆ変換器２２ｂに代えて、並列に接続されたｎ２個の高周波数用Ｖ−Ｆ変換器（高周波数用Ｖ−Ｆ変換器２４ｂ−１、高周波数用Ｖ−Ｆ変換器２４ｂ−２、・・・高周波数用Ｖ−Ｆ変換器２４ｂ−ｎ２）を設けている。
【００３６】
そして、これら並列に接続されたｎ１個の低周波数用Ｖ−Ｆ変換器およびｎ２個の低周波数用Ｖ−Ｆ変換器の出力パルスは、上位計算機（演算手段）３４に入力される。
また、実施の形態２と同様に、コンパレータ４０は、アナログ電圧出力回路１が出力するアナログ電圧値と所定のリファレンス電圧値とを比較し、比較結果に基づいて低周波数用Ｖ−Ｆ変換器あるいは高周波数用Ｖ−Ｆ変換器のいずれを選択するのかのＶ−Ｆ変換器選択情報を出力する。
また、上位計算機（演算手段）３４は、入力したｎ１個の低周波数用Ｖ−Ｆ変換器からの出力パルスおよびｎ２個の高周波数用Ｖ−Ｆ変換器からの出力パルスをフィルタリングし、フィルタリングされた結果のパルス値をカウントする。
【００３７】
説明が重複するが、本実施の形態においては、アナログ電圧出力回路１の出力電圧値に応じて、ｎ１個の低周波数用Ｖ−Ｆ変換器とｎ２個の高周波数用Ｖ−Ｆ変換器がそれぞれパルスを出力している。
また、コンパレータ４０を設け、アナログ電圧出力回路１の出力電圧値とリファレンス電圧値を比較し、アナログ電圧出力回路１の出力電圧値が大きい場合は、コンパレータ４０はＨｉｇｈを出力し、アナログ電圧出力回路１の出力電圧値が小さい場合は、コンパレータ４０はＬｏｗを出力する。
コンパレータ４０の出力がＬｏｗの場合は、上位計算機（演算手段）３４は、ｎ１個の低周波数用Ｖ−Ｆ変換器の出力パルスをフィルタリング（平均化）し、フィルタリングされた結果をパルスカウントする。
【００３８】
これに対して、コンパレータ４０の出力がＨｉｇｈの場合は、上位計算機（演算手段）３４は、ｎ２個の高周波数用Ｖ−Ｆ変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントする。
フィルタリングの方法としては、前述したように、以下のようなものがある。
（１）全てのパルス数を平均化する。
（２）全てのパルス数の中から最小値と最大値を除去し、残りの値を平均化する。
（３）全てのパルス数の中からパルス数順に順番を付け、ちょうど真ん中あるいは真ん
中周辺のパルス数を平均化する。
【００３９】
本実施の形態では、前述した実施の形態２におけるＶ−Ｆ変換装置において、低周波数用Ｖ−Ｆ変換器２２ａを複数のｎ１個の低周波数用Ｖ−Ｆ変換器（低周波数用Ｖ−Ｆ変換器２４ａ−１、低周波数用Ｖ−Ｆ変換器２４ａ−２、・・・低周波数用Ｖ−Ｆ変換器２４ａ−ｎ１）で構成し、高周波数用Ｖ−Ｆ変換器２２ｂを複数のｎ２個の高周波数用Ｖ−Ｆ変換器（高周波数用Ｖ−Ｆ変換器２４ｂ−１、高周波数用Ｖ−Ｆ変換器２４ｂ−２、・・・高周波数用Ｖ−Ｆ変換器２４ｂ−ｎ１）で構成されており、上位計算機（演算手段）３４は、コンパレータ４０の出力がＬｏｗの場合は、ｎ１個の低周波数用Ｖ−Ｆ変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントし、コンパレータ４０の出力がＨｉｇｈの場合は、ｎ２個の高周波数用Ｖ−Ｆ変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントする。
【００４０】
以上説明したように、本実施の形態によるＶ−Ｆ変換装置は、低周波数用Ｖ−Ｆ変換器は複数の低周波数用Ｖ−Ｆ変換器（低周波数用Ｖ−Ｆ変換器２４ａ−１、２４ａ−２、・・・２４ａ−ｎ１）で構成され、高周波数用Ｖ−Ｆ変換器は複数の高周波数用Ｖ−Ｆ変換器（高周波数用Ｖ−Ｆ変換器２４ｂ−１、２４ｂ−２、・・・２４ｂ−ｎ１）で構成されており、
演算手段（上位計算機）３４は、コンパレータ４０から出力するＶ−Ｆ変換器選択情報に基づいて選択された複数の低周波数用Ｖ−Ｆ変換器の出力パルスおよび複数の高周波数用Ｖ−Ｆ変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントすることを特徴とする。
本実施の形態によれば、演算手段（上位計算機）３４は、Ｖ−Ｆ変換器の出力パルスをフィルタリングしているので、広い周波数帯域においても、用いる汎用のＶ−Ｆ変換器の特性や精度のばらつきによる影響をなくし、更に高精度なパルスカウントを行うことが可能となる。
【００４１】
実施の形態５
図６は、実施の形態５に係るＶ−Ｆ変換装置の構成を概念的に示す図である。
本実施の形態は、前述した実施の形態３に係るＶ−Ｆ変換装置（図４）において、低周波数用Ｖ−Ｆ変換器２３ａは、並列に接続された複数のｎ１個の低周波数用Ｖ−Ｆ変換器（低周波数用Ｖ−Ｆ変換器２５ａ−１、低周波数用Ｖ−Ｆ変換器２５ａ−２、・・・低周波数用Ｖ−Ｆ変換器２５ａ−ｎ１）で構成され、高周波数用Ｖ−Ｆ変換器２３ｂは、並列に接続された複数のｎ２個の高周波数用Ｖ−Ｆ変換器（高周波数用Ｖ−Ｆ変換器２５ｂ−１、高周波数用Ｖ−Ｆ変換器２５ｂ−２、・・・高周波数用Ｖ−Ｆ変換器２５ｂ−ｎ２）で構成されており、更に、「低周波数用Ｖ−Ｆ変換器あるいは高周波数用Ｖ−Ｆ変換器のいずれを選択すべきか」が予め既知である場合の例である。
【００４２】
実施の形態３の場合と同様に、「低周波数用Ｖ−Ｆ変換器あるいは高周波数用Ｖ−Ｆ変換器のいずれを選択すべきか」が予め既知である場合は、Ｖ−Ｆ変換器選択情報を上位計算機（演算手段）に出力する必要はなく、コンパレータは不要であるが、その代替としてＶ−Ｆ変換器選択情報設定装置が必要である。
そのため、本実施の形態でも、Ｖ−Ｆ変換器選択情報設定装置（Ｖ−Ｆ変換器選択情報設定手段）６０を設けている。
前述した実施の形態３の場合と同様に、Ｖ−Ｆ変換器選択情報設定装置６０は、「低周波数用Ｖ−Ｆ変換器あるいは高周波数用Ｖ−Ｆ変換器のいずれを選択すべきか」を設定するものであり、簡単な構造のＤＩＰスイッチなどの電気部品やＦ／Ｗ設定等によって実現可能である。
【００４３】
本実施の形態によるＶ−Ｆ変換装置は、図６に示すように、低周波数用Ｖ−Ｆ変換器は複数（ｎ１個）の低周波数用Ｖ−Ｆ変換器（低周波数用Ｖ−Ｆ変換器２５ａ−１、２５ａ−２、・・・２５ａ−ｎ１）で構成され、高周波数用Ｖ−Ｆ変換器は複数（ｎ２個）の高周波数用Ｖ−Ｆ変換器（高周波数用Ｖ−Ｆ変換器２４５−１、２５ｂ−２、・・・２５ｂ−ｎ１）で構成され、演算手段（上位計算機）３５は、Ｖ−Ｆ変換器選択情報設定手段６０で設定されて入力する複数（ｎ１個）の低周波数用Ｖ−Ｆ変換器の出力パルスあるいは複数（ｎ２個）の高周波数用Ｖ−Ｆ変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントする。
本実施の形態は、実施の形態３における低周波数用Ｖ−Ｆ変換器２３ａを複数の低周波数用Ｖ−Ｆ変換器で構成し、実施の形態３における広周波数用Ｖ−Ｆ変換器２３ｂを複数の高周波数用Ｖ−Ｆ変換器で構成しており、Ｖ−Ｆ変換器選択情報設定手段６０の設定に基づいて、コンパレータを使用することなく、複数のＶ−Ｆ変換器の出力パルスをフィルタリングしてからカウントする。
【００４４】
以上説明したように、本実施の形態によるＶ−Ｆ変換装置は、前述した実施の形態３における低周波数用Ｖ−Ｆ変換器を、複数の低周波数用Ｖ−Ｆ変換器（低周波数用Ｖ−Ｆ変換器２５ａ−１、低周波数用Ｖ−Ｆ変換器２５ａ−２、・・・低周波数用Ｖ−Ｆ変換器２５ａ−ｎ１）で構成し、実施の形態３における高周波数用Ｖ−Ｆ変換器を、複数の高周波数用Ｖ−Ｆ変換器（高周波数用Ｖ−Ｆ変換器２５ｂ−１、高周波数用Ｖ−Ｆ変換器２５ｂ−２、・・・高周波数用Ｖ−Ｆ変換器２５ｂ−ｎ２）で構成していることを特徴とする。  従って、本実施の形態によれば、「低周波数用Ｖ−Ｆ変換器あるいは高周波数用Ｖ−Ｆ変換器のいずれを選択すべきか」が既知である場合は、コンパレータを使用することなく、複数の低周波数用Ｖ−Ｆ変換器および複数の高周波数用Ｖ−Ｆ変換器の出力パルスをそれぞれフィルタリングしてからカウントするので、実施の形態３の場合よりも更に高精度なパルスカウントを行える。
【００４５】
実施の形態６
図７は、実施の形態６に係るＶ−Ｆ変換装置の構成を概念的に示す図である。また、図８は、実施の形態６に係るＶ−Ｆ変換装置の動作を説明するための図である。
前述した実施の形態２や実施の形態４では、低周波数用Ｖ−Ｆ変換器と高周波数用Ｖ−Ｆ変換器とをＶ−Ｆ変換器選択情報を用いて上位計算機がパルスカウントする信号を選択可能としている。
しかし、この方法を用いた場合には、Ｖ−Ｆ変換器の切り替えが発生する際に入力するパルスをリアルタイムでカンントすると、変換精度不良が発生しやすい。
そこで、本実施の形態では、上位計算機は、入力されるパルス信号に対してリアルタイムでパルスをカウントするのではなく、上位計算機に設けたバッファにて、一定時間の間、低周波数用と高周波数用Ｖ−Ｆ変換器から出力する出力パルスのＬｏｗ／Ｈｉｇｈ状態を保存する。
【００４６】
図７は、前述した実施の形態２によるＶ−Ｆ変換装置において、上位計算機（演算手段）３６に低周波数用Ｖ−Ｆ変換器２６ａから入力される出力パルス信号（波形）を一定時間保存（蓄積）する波形用バッファ７０ａと高周波数用Ｖ−Ｆ変換器２６ｂから入力される出力パルス信号（波形ＩＩ）を一定時間保存（蓄積）する波形ＩＩ用バッファ７０ｂを設けた場合の図を示している。
なお、図７は、本実施の形態によるＶ−Ｆ変換装置の動作説明を簡単にするために、低周波数用Ｖ−Ｆ変換器および高周波数用Ｖ−Ｆ変換器をそれぞれ１個ずつ用いた場合を示している。
【００４７】
次に、図８に基づいて本実施の形態によるＶ−Ｆ変換装置の特徴的な動作について説明する。
アナログ電圧出力回路、低周波数用Ｖ−Ｆ変換器、高周波数用Ｖ−Ｆ変換器およびコンパレータの動作は、実施の形態２の場合と同様であるので、これらについては説明を省略する。
前述した実施の形態２の場合と同様に、アナログ電圧出力回路１の出力電圧値の変化（波形図は省略）に応じて、低周波数用Ｖ−Ｆ変換器２６aから図８（ａ）に示した波形のようなパルスが出力し、高周波数用Ｖ−Ｆ変換器２６ｂから図８（ｂ）に示した波形ＩＩのようなパルスが出力し、それぞれ上位計算機（演算手段）３６に入力される。
【００４８】
コンパレータ４０は、アナログ電圧出力回路１の出力電圧値と所定の基準値である閾値（リファレンス）が入力され、入力された閾値とアナログ電圧出力回路１の出力電圧値を比較し、アナログ電圧出力回路１の出力電圧値の変化に応じてＬｏｗあるいはＨｉｇｈのいずれかの信号を出力する。
コンパレータ４０の出力は、図８（ｃ）に示した波形ＩＩＩように、アナログ電圧出力回路１の出力電圧値が閾値より小さい場合にＬｏｗ、アナログ電圧出力回路１の出力電圧値が閾値より大きい場合にＨｉｇｈとなる。
図７に示すように、コンパレータ４０の出力（波形ＩＩＩ）も上位計算機（演算手段）３６に入力される。
以上の動作説明は、実施の形態２の場合と同様である。
【００４９】
本実施の形態では、低周波数用Ｖ−Ｆ変換器２６aから上位計算機（演算手段）３６に入力されたパルス（図７または図８の波形）を一定時間毎に蓄積する波形用バッフア７０ａと、高周波数用Ｖ−Ｆ変換器２６ｂから上位計算機（演算手段）３６に入力されたパルス（図７または図８の波形ＩＩ）を一定時間毎に蓄積する波形ＩＩ用バッフア７０ｂとを備えている。
まず、この一定時間の間に、図８（ｃ）に示したコンパレータ４０の出力（波形ＩＩＩ）に「立ち上がり」や「立ち下がり」が発生しない場合の動作について説明する。
この場合はパルスカウントの精度が悪化する恐れはないので、コンパレータ４０の出力（波形ＩＩＩ）がＬｏｗの時は低周波数用Ｖ−Ｆ変換器２６aから上位計算機（演算手段）３６に入力されたパルス（図７または図８の波形）をカウントし、コンパレータ４０の出力（波形ＩＩＩ）がＨｉｇｈの時は高周波数用Ｖ−Ｆ変換器２６ｂから上位計算機（演算手段）３６に入力されたパルス（図７または図８の波形）をカウントする。
【００５０】
次に、前記した一定時間の間に図８（ｃ）に示したコンパレータ４０の出力（波形ＩＩＩ）に「立ち上がり」や「立ち下がり」が発生した場合の動作について説明する。
この場合はパルスカウントの精度が悪化する恐れがあるので、以下のような動作（処理）を行う。
図８に示した“Ｓ”の領域は、例えば、コンパレータ４０の出力（波形ＩＩＩ）が「立ち上がり」時の「精度不良になりやすい領域」を示している。
コンパレータ４０の出力（波形ＩＩＩ）にて「立ち上がり」を検出すると、上位計算機（演算手段）３６は、高周波数用Ｖ−Ｆ変換器２６ｂから上位計算機（演算手段）３６に入力されたパルス（図７または図８の波形ＩＩ）の数をカウントするとともに、波形ＩＩ用バッファ７０ｂに一定時間の間蓄積されているパルスの数もカウントする。
【００５１】
そして、上位計算機（演算手段）３６は、「高周波数用Ｖ−Ｆ変換器２６ｂから上位計算機（演算手段）３６に入力されたパルスの数」と「波形ＩＩ用バッファ７０ｂに一定時間の間蓄積されているパルスの数」の平均値を、本実施の形態によるＶ−Ｆ変換装置から出力する出力パルスの数としてカウントする。
これにより、コンパレータ４０の出力（波形ＩＩＩ）が「立ち上がり」時の「精度不良になりやすい領域」が発生した場合でも、上位計算機（演算手段）３６は、安定して精度よくパルスカウントを行うことが可能となり、高精度なＶ−Ｆ変換装置を実現できる。
前記した一定時間の間にコンパレータ４０の出力に「立ち下がり」が発生した場合も、同様の動作（処理）を行うことによって、上位計算機（演算手段）３６は、安定して精度よくパルスカウントを行うことが可能となる。
【００５２】
コンパレータ４０の出力に立ち下がりが発生した場合は、上位計算機（演算手段）３６は、「低周波数用Ｖ−Ｆ変換器２６ａから上位計算機（演算手段）３６に入力されたパルスの数」と「波形用バッファ７０ａに一定時間の間蓄積されているパルスの数」の平均値を、Ｖ−Ｆ変換装置から出力する出力パルスの数としてカウントする。
なお、図８（ｄ）の波形ＩＶは、実施の形態２によるＶ−Ｆ変換装置の上位計算機が認識するパルス出力を示しており、図８（ｅ）の波形Ｖは、本実施の形態によるＶ−Ｆ変換装置の上位計算機３６が認識するパルス出力を示している。
【００５３】
本実施の形態によるＶ−Ｆ変換装置は、前述した実施の形態２によるＶ−Ｆ変換装置において、更に、低周波数用Ｖ−Ｆ変換器２６aから上位計算機（演算手段）３６に入力さ
れたパルス）を一定時間毎に蓄積する第１のバッファ（即ち、波形用バッフア）７０ａと、高周波数用Ｖ−Ｆ変換器２６ｂから上位計算機（演算手段）３６に入力されたパルスを一定時間毎に蓄積する第２のバッファ（即ち、波形ＩＩ用バッフア）７０ｂを備えたものである。
そして、上位計算機（演算手段）３６は、「低高周波数用Ｖ−Ｆ変換器２６ａから上位計算機３６に入力されたパルスの数と第１のバッファ（即ち、波形用バッファ）７０ａに一定時間の間蓄積されているパルスの数の平均値」あるいは「高周波数用Ｖ−Ｆ変換器２６ｂから上位計算機３６に入力されたパルスの数と第２のバッファ（即ち、波形ＩＩ用バッファ）７０ｂに一定時間の間蓄積されているパルスの数の平均値を、Ｖ−Ｆ変換装置から出力する出力パルスの数としてカウントする。
【００５４】
これにより、コンパレータ４０の出力（波形ＩＩＩ）に、立ち上がり時あるいは立ち下がり時の「精度不良になりやすい領域」が発生した場合でも、上位計算機（演算手段）３６は、安定して精度よくパルスカウントを行うことができる。
なお、前述した実施の形態４によるＶ−Ｆ変換装置において、更に低周波数用Ｖ−Ｆ変換器から上位計算機に入力されたパルスを一定時間毎に蓄積する第１のバッファと、高周波数用Ｖ−Ｆ変換器から上位計算機に入力されたパルスを一定時間毎に蓄積する第２のバッファを備えても、上位計算機は、安定して精度よくパルスカウントを行うことが可能である。
【００５５】
以上説明したように、本実施の形態によるＶ−Ｆ変換装置は、実施の形態２あるいは実施の形態４によるＶ−Ｆ変換装置において、更に低周波数用Ｖ−Ｆ変換器２６ａから演算手段３６に入力されたパルスを一定時間毎に蓄積する第１のバッファ７０ａと、高周波数用Ｖ−Ｆ変換器２６ｂから演算手段３６に入力されたパルスを一定時間毎に蓄積する第２のバッファ７０ｂとを備え、演算手段３６は、コンパレータ４０の出力電圧の立ち上がりあるいは立ち下がりを検出すると、「低高周波数用Ｖ−Ｆ変換器２６ａから上位計算機３６に入力されたパルスの数と第１のバッファ７０ａに一定時間の間蓄積されているパルスの数の平均値」あるいは「高周波数用Ｖ−Ｆ変換器２６ｂから上位計算機３６に入力されたパルスの数と第２のバッファ７０ｂに一定時間の間蓄積されているパルスの数の平均値」を出力する。
これにより、コンパレータ４０の出力が「立ち上がり」あるいは「立ち下がり」時の「精度不良になりやすい領域」が発生した場合でも、上位計算機（演算手段）３６は、安定して精度よくパルスカウントを行うことができる。
【産業上の利用可能性】
【００５６】
本発明は、広い周波数帯域において精度の高いＶ−Ｆ変換性能が要求される装置（例えば粒子線治療装置など）に好適なＶ−Ｆ変換装置の実現に有用である。
【符号の説明】
【００５７】
１  アナログ電圧出力回路
２、２１ａ 、２１ｂ、２１ｎ  Ｖ−Ｆ変換器
２２ａ、２３ａ  低周波数用Ｖ−Ｆ変換器
２２ｂ、２３ｂ  高周波数用Ｖ−Ｆ変換器
２４ａ−１、２４ａ−２、２４ａ−ｎ１  低周波数用Ｖ−Ｆ変換器
２４ｂ−１、２４ｂ−２、２４ｂ−ｎ２  高周波数用Ｖ−Ｆ変換器
２５ａ−１、２５ａ−２、２５ａ−ｎ１  低周波数用Ｖ−Ｆ変換器
２５ｂ−１、２５ｂ−２、２５ｂ−ｎ２  高周波数用Ｖ−Ｆ変換器
２６ａ  低周波数用Ｖ−Ｆ変換器
２６ｂ  高周波数用Ｖ−Ｆ変換器
３、３１、３２、３３、３４、３５、３６  上位計算機（演算手段）
４０  コンパレータ
５０  リファレンス
６０  Ｖ−Ｆ変換器選択情報設定手段
７０ａ  第１のバッファ
７０ｂ  第２のバッファ
【図１】
0005634316.tif 000002
【図２】
0005634316.tif 000003
【図３】
0005634316.tif 000004
【図４】
0005634316.tif 000005
【図５】
0005634316.tif 000006
【図６】
0005634316.tif 000007
【図７】
0005634316.tif 000008
【図８】
0005634316.tif 000009
【図９】
0005634316.tif 000010