(57)【特許請求の範囲】
【請求項１】
（１００）面方位を持つＳＯＩ基板を用意する工程、ＳＯＩ層を構成するシリコン結晶を加工して断面矩形の起立した板状体とする工程、結晶異方性エッチングにより該シリコン結晶を、２個の三角柱状体がその稜線を介して互いに離隔して対向するように上下に配置された形状に加工する工程及び該２個の三角柱状体を水素アニール或いは熱酸化しナノワイヤを構成する円柱状体とする工程を含むナノワイヤ電界効果トランジスタの作製方法。
【請求項２】
（１００）面方位を持ち２層以上のＳＯＩ層と埋め込み酸化膜を有するＳＯＩ基板を用意する工程、ＳＯＩ層を構成するシリコン結晶を加工して断面矩形の起立した板状体とする工程、結晶異方性エッチングにより該シリコン結晶を、２個の三角柱状体の組がその稜線を介して互いに離隔して対向するように上下に配置された形状に加工する工程及び該２個の三角柱状体の組を水素アニール或いは熱酸化しナノワイヤを構成する円柱状体とする工程を含むナノワイヤ電界効果トランジスタの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノワイヤ電界効果トランジスタの作製方法に関するものである。
【背景技術】
【０００２】
シリコン集積回路は、これまでＭｏｏｒｅの法則に従って大規模化・高性能化され、高度情報通信 (ＩＴ) 社会をハードウエアの面で支えてきた。今後とも、そのトレンドを続けることが期待されているが、通常のバルクＣＭＯＳ集積回路では、近い将来での微細化限界が危惧され始めている。
【０００３】
その主な原因として、トランジスタの微細化に伴う漏れ電流の増大とトランジスタのスイッチング特性劣化（サブスレッショルド係数の増大）などが挙げられる。つまり、テクノロジーノードが進むほど、動作電力よりも漏れ電流による無効電力の割合が増加していくところに問題の深刻さがある。
【０００４】
この本質的な困難を打破するために、ＩＴＲＳロードマップにおいても、極薄ボディ完全空乏型ＳＯＩ (Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ) デバイスやダブルゲート／マルチゲートＭＯＳＦＥＴなどを２０１０年代初頭に導入すると表明されている。その中でも、起立横方向チャネルを持つＦｉｎ型ダブルゲートＭＯＳＦＥＴ (ＦｉｎＦＥＴ) （非特許文献１参照）が、３２ｎｍノード以降の有望なデバイス候補として世界から注目されている。しかしながら、このダブルゲートＭＯＳＦＥＴにおいても、デバイスのゲート長を２０ｎｍ以下 (３２ｎｍノード以降に相当) までに縮小すると、短チャネル効果による漏れ電流とサブスレッショル係数の増大を完全に抑制することは容易ではない。また、短チャネル化に伴い、チャネル寸法も微細化する必要があるが、その微細なチャネル形成が困難となっている。
【０００５】
上記ＦｉｎＦＥＴのしきい値電圧は、固定値であるため、ダイナミックな電力制御などの応用には使えない。このような欠点を改良するための提案も既になされている。例えば、特許文献１、２では、縦型チャネルを挟んだゲート電極を物理的に分離・電気的に絶縁して、片方のゲート電極に固定バイアスを印加して置き、もう片方のゲート電極でトランジスタを駆動することで、しきい値電圧制御を実現している。その固定バイアスの値を変えるとトランジスタのドレイン電流―ゲート電圧 (Ｉｄ−Ｖｇ) 特性が左右にシフトすることになり、しきい値電圧の制御が可能となる。
【０００６】
しかし、片方のゲート電圧でしきい値電圧を制御する場合、サブスレッショルド係数がどうしても理想値のＳ＝６０ｍＶ／ｄｅｃａｄｅより大幅に増加することになり、デバイスのスイッチング特性の劣化を招く。また、片方のゲートに電圧を加えてしきい値電圧を制御する際に、その片方のチャネルは閉じる方向に動作することとなり、ドレイン電流も大幅に落ちる問題点がある。
【０００７】
近年、上述のようなＦｉｎＦＥＴにおける短チャネル効果、駆動電流低下、微細チャネル形成の困難点などを克服するために、チャネル微細化限界を打破するデバイス構造として、シリコンナノワイヤ電界効果トランジスタが積極的に研究・開発されている。
【０００８】
例えば図２９、図３０及び図３１に示すようなシリコンナノワイヤ電界効果トランジスタが提案されている（非特許文献２、３参照）。
【０００９】
このようなデバイス構造の特徴としては、チャネルがナノサイズの円形断面形状を持つことと、ゲート電極がチャネルの周囲を覆っていることである。
【００１０】
したがって、ＦｉｎＦＥＴに比べ、ゲートによるチャネルポテンシャル制御性が強く、短チャネル効果の抑制にもっと効果的である。また、チャネルの微細化に余裕をもたらした。つまり、チャネルの寸法をゲート長より大きくしてもよいという点が魅力的である。これは、ＦｉｎＦＥＴではゲート電極がチャネルの両サイドしか覆われていないのに対して、ナノワイヤ電界効果トランジスタではゲート電極がチャネルの周りをしっかり覆っている (Ｇａｔｅ−Ａｌｌ−Ａｒｏｕｎｄ：ＧＡＡ) ことに起因する。
【００１１】
しかしながら、これまで提案されたナノワイヤ電界効果トランジスタでは、駆動電流を高めるためには、例えば図３２、図３３及び図３４に示すような円形断面形状のナノワイヤを横方向に並べることになるので、デバイス面積の増大を招く。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−２７０８５０号公報
【特許文献２】特開２００５−１６７１６３号公報
【非特許文献】
【００１３】
【非特許文献１】ＩＥＥＥ  Ｔｒａｎｓ．ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ，Ｖｏｌ．４７．Ｎｏ．１２，ｐｐ．２３２０−２３２５，２０００．
【非特許文献２】Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  ２００４，ｐｐ．１９６−１９７．
【非特許文献３】Ｓｕｎｇ  Ｄａｅ  Ｓｕｋ，ｅｔ  ａｌ．，ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇ．, ｐｐ．７３５−７３８，２００５．
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上述のような従来のナノワイヤ電界効果トランジスタの問題点を解決し、デバイス面積の増大を招くことなく駆動電流を高めることを課題とする。
【課題を解決するための手段】
【００１５】
上記課題は次のような手段により解決される。
【００１６】
〔１〕ナノワイヤ電界効果トランジスタの作製方法において、（１００）面方位を持つＳＯＩ基板を用意する工程、ＳＯＩ層を構成するシリコン結晶を加工して断面矩形の起立した板状体とする工程、結晶異方性エッチングにより該シリコン結晶を、２個の三角柱状体がその稜線を介して互いに離隔して対向するように上下に配置された形状に加工する工程及び該２個の三角柱状体を水素アニール或いは熱酸化しナノワイヤを構成する円柱状体とする工程を含む。
【００１７】
〔２〕ナノワイヤ電界効果トランジスタの作製方法において、（１００）面方位を持ち２層以上のＳＯＩ層と埋め込み酸化膜を有するＳＯＩ基板を用意する工程、ＳＯＩ層を構成するシリコン結晶を加工して断面矩形の起立した板状体とする工程、結晶異方性エッチングにより該シリコン結晶を、２個の三角柱状体の組がその稜線を介して互いに離隔して対向するように上下に配置された形状に加工する工程及び該２個の三角柱状体の組を水素アニール或いは熱酸化しナノワイヤを構成する円柱状体とする工程を含む。
【００１８】
なお上記「ナノワイヤ電界効果トランジスタ」は、円形断面形状のみならず、多角断面形状のナノワイヤを有するナノワイヤ電界効果トランジスタも含む。
【発明の効果】
【００１９】
本発明での（１００）面方位を持つＳＯＩ基板上に作製するナノワイヤは、上下に二つ配置されるので、同じデバイス面積で、従来のナノワイヤ電界効果トランジスタと比較すると、駆動電流は２倍となる。
【００２０】
また、ナノワイヤは結晶異方性ウェットエッチングで作製するので、チャネル表面は原子層オーダに平坦で、そのサイズの再現性、均一性に優れている。
【００２１】
したがって、本発明は、従来のＲＩＥにより加工した不均一なシリコン細線を高温水素アニール或いは熱酸化などで形成した円形断面形状のナノワイヤの寸法バラツキ、特性バラツキを改善できる。
【発明を実施するための最良の形態】
【００２２】
本発明のナノワイヤ電界効果トランジスタの作製方法は、（１００）面方位を持つＳＯＩ基板を用意する工程、ＳＯＩ層を構成するシリコン結晶を加工して断面矩形の起立した板状体とする工程、結晶異方性エッチングにより該シリコン結晶を、２個の三角柱状体がその稜線を介して互いに離隔して対向するように上下に配置された形状に加工する工程及び該２個の三角柱状体を水素アニール或いは熱酸化しナノワイヤを構成する円柱状体とする工程を含む。
【実施例】
【００２３】
本発明に係る電界効果トランジスタについて、以下実施例を例示して詳細に説明する。
【００２４】
ここでは、便宜上（１００）面方位を持つ、故意に不純物を導入していない (Ｎｏｎ−ｄｏｐｅｄ) ＳＯＩ (Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ) 基板を用いて、反応性イオンエッチング (Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：  ＲＩＥ) 、結晶異方性ウェットエッチング及び高温水素アニール或いは熱酸化を用いて、上下に２つの対称的な円形断面形状を持つナノワイヤを同時に形成、ゲートラスト (Ｇａｔｅ−Ｌａｓｔ) プロセスによるデバイス作製の場合を述べるが、ゲートファースト (Ｇａｔｅ−Ｆｉｒｓｔ) プロセスでも、同様なデバイスが作製できる。ゲートファーストプロセスにおいては、ゲートパターン加工後に、ソース・ドレイン領域にイオン注入により、不純物を導入することになる。
（第１実施例）
図１、図２及び図３に本発明の第１実施例を示す。図１は本発明に係る（１００）ＳＯＩ基板上に形成する、上下に一対の円形断面形状のナノワイヤを持つナノワイヤ電界効果トランジスタの平面図であり、図２はＡ−Ａ’断面図であり、図３はＢ−Ｂ’断面図である。図１〜図３において、１は基板、２は埋め込み酸化膜、３はゲート電極、５−１と５−２は縦方向に同時に形成した円形断面形状のナノワイヤ、６−１と６−２はゲート絶縁膜、７−１と７−２は、それぞれソース領域とドレイン領域である。
【００２５】
図４〜図１９に、本発明の第１実施例に係る、上下に一対の円形断面形状のナノワイヤを持つナノワイヤ電界効果トランジスタの製造工程例を示す。なお図４〜図１９において、（Ａ）図はＡ−Ａ’断面図であり、（Ｂ）図はＢ−Ｂ’断面図である。
【００２６】
まず、図４に示すように、シリコン基板１上に、埋め込み酸化膜２と（１００）面方位のシリコン結晶層９からなるＳＯＩウエハを用意する。
【００２７】
次に、図５に示すように、熱酸化を利用して酸化膜１０を形成する。
【００２８】
次に、図６に示すように、電子ビーム描画でレジストパターン２０を形成する。
【００２９】
次に、図７に示すように、反応性イオンエッチング (Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：  ＲＩＥ) で、レジストパターン２０を酸化膜１０に転写して、ハードマスク１０−１を形成する。
【００３０】
次に、図８に示すように、レジストパターン２０とハードマスク１０−１を保護膜として、イオン注入を行い、ソース領域７−１とドレイン領域７−２を形成する。その後に、レジストパターンは、酸素にプラズマと硫酸・過酸化水素溶液などで除去、酸化膜ハードマスク１０−１はフッ酸で除去する。この工程は、２回に分けて行い、それぞれ、ＰＭＯＳとＮＯＭＳのソース・ドレイン領域を形成する。イオン注入の際に、ＮＭＯＳに関しては、イオン種としてはＰ或いはＡｓ、ＰＭＯＳに関してはＢ或いはＢＦ2 + を用いる。
【００３１】
次に、図９に示すように、新たにＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）酸化膜１１を堆積する。ＣＶＤ酸化膜の希フッ酸によるエチング速度が大きいため、窒素雰囲気中で、Ｔ＝８５０℃、２分間のアニールを行うことが望ましい。
【００３２】
次に、図１０に示すように、電子ビーム描画で、ナノサイズのレジストパターン２１を形成する。
【００３３】
次に、図１１に示すように、ＲＩＥでレジストパターン２１をＣＶＤ酸化膜１１に転写して、ハードマスク１１−１を形成する。
【００３４】
次に、レジストパターン２１は、酸素プラズマと硫酸・過酸化水素溶液などで除去する。
【００３５】
次に、図１２に示すように、ハードマスク１１−１を利用して、ＲＩＥで、（１００）ＳＯＩ層９を垂直にエッチングし、矩形断面を持つシリコンナノワイヤ９−１を形成する。その後に、酸素プラズマでＲＩＥによる反応生成物を除去し、硫酸・過酸化水素溶液で洗浄する。
【００３６】
次に、図１３に示すように、希フッ酸を用いて、ハードマスク１１−１の幅の微調整を行う。その後に、アルカリ水溶液、例えばＴＭＡＨ (Ｔｅｔｒａｍｅｔｈｙ  ｌａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ) を用いて、矩形シリコンチャネル９−１を側面から結晶異方性エッチングをすることで、上下対称な一対の三角断面形状のナノワイヤ４０−１と４０−２を形成する。三角断面形状のナノワイヤの両側面の面方位は（１１１）面となるので、ＴＭＡＨによるエッチング速度が（１１０）面に比べ、１／４０ほど小さいので、ほぼ自己整合的に三角断面形状のナノワイヤが形成できる。なお、エッチング時間を精密に制御して、三角断面形状のナノワイヤがオーバエッチングされないようにする必要がある。上下の三角断面形状のナノワイヤの間に隙間２２が形成されるか、されないかは、ハードマスク１１−１の幅ＷとＳＯＩ厚Ｈによって決まる。つまり、Ｗ＜Ｈ／ｔａｎ５５°の場合隙間２２が形成されるが、Ｗ＞Ｈ／ｔａｎ５５°の場合は隙間２２が形成されない。ここでは、前者の場合を採用している。しかし、熱酸化の方法で上下の三角断面形状のナノワイヤを分離する場合は、後者の場合を採用する。
【００３７】
次に、図１４に示すように、フッ酸で、ハードマスク１１−１と三角断面形状のナノワイヤ４０−２下の埋め込み酸化膜２をエッチングして、隙間２３を形成する。
【００３８】
次に、図１５に示すように、高温水素アニールを行い、三角断面形状のナノワイヤ４０−１と４０−２を、円形断面形状のナノワイヤ５−１と５−２に加工する。
【００３９】
次に、図１６に示すように、熱酸化を利用して、ゲート酸化膜６−１と６−２を形成する。なお、この工程で、酸化膜の代わりに、高誘電率 (Ｈｉｇｈ−ｋ) 材料をＣＶＤ法で堆積して、ゲート絶縁膜として用いることもできる。
【００４０】
次に、図１７に示すように、ゲート電極材料３０を堆積する。ゲート電極材料としては、ポリシリコン、或いは高融点金属を用いる。例えば、ＴｉＮ、Ｍｏ、Ｔａ／Ｍｏアロイなどをゲート電極材料として用いる。
【００４１】
次に、図１８に示すように、電子ビーム描画を用いて、ゲートパターン２４を形成する。
【００４２】
次に、図１９に示すように、ゲート電極材料３０をＲＩＥで加工し、ゲート電極３を形成する。
【００４３】
次に、ＣＶＤ酸化膜を堆積し、コンタクトホール形成後、Ａｌ電極を形成するが、これらの工程は通常の集積回路作製プロセスと同様であるため、ここでは省略する。ここで、本発明の上下に一対の円形断面形状のナノワイヤを持つナノワイヤ電界効果トランジスタの作製が完了する。
（第２実施例）
図２０、図２１、図２２に本発明の第２実施例を示す。図２０は、本発明に係る２個の円形断面形状のナノワイヤを複数組並列に配置したナノワイヤ電界効果トランジスタの平面図である。図２１はそのＡ−Ａ’断面図、図２２はそのＢ−Ｂ’断面図である。
【００４４】
図２０〜図２２において、１は基板、２は埋め込み酸化膜、３はゲート電極、５−５、５−６、５−７、５−８、５−９、５−１０は円形断面形状のナノワイヤ、６−５、６−６、６−７、６−８、６−９、６−１０はゲート絶縁膜、７−１と７−２はソース・ドレイン領域である。
【００４５】
第２実施例の作製工程は、基本的に第１実施例と同様である。異なる点は、上記段落００１３での電子ビーム描画の際に、２個の円形断面形状のナノワイヤを複数組配置できるようにナノワイヤのパターンを形成すればよい。その他の工程は、第１実施例の工程と同様である。
（第３実施例）
図２３、図２４、図２５に本発明の第３実施例を示す。図２３は、本発明に係わる、上下一対の円形断面形状のナノワイヤを有するナノワイヤ電界効果トランジスタをＰＭＯＳに、上部円形断面形状のナノワイヤをエッチングで無くした円形断面形状のナノワイヤを有するナノワイヤ電界効果トランジスタをＮＭＯＳに用いた集積回路の平面図である。図２４はそれぞれそのＡ１−Ａ１’及びＡ２−Ａ２’断面図、図２５はそのＢ−Ｂ’断面図である。
【００４６】
図２３〜図２５において、１は基板、２は埋め込み酸化膜、３はゲート電極、５−１、５−２、５−４は円形断面形状のナノワイヤ、６−１、６−２、６−３、６−４はゲート絶縁膜、７−１、７−２、７−３、７−４はソース・ドレイン領域である。
【００４７】
第３実施例の作製工程は、基本的に第１実施例と同様である。異なる点は、下記の２点である。
（１）上記段落００１４でのイオン注入の際に、上下一対の円形断面形状のナノワイヤを有するナノワイヤ電界効果トランジスタのソース・ドレイン領域７−１と７−２には、Ｂ或いはＢＦ2 + を注入し、上の円形断面形状ナノワイヤが欠如したナノワイヤ電界効果トランジスタのソース・ドレイン領域７−３と７−４には、Ｐ、或いはＡｓを注入する。
（２）上記段落００１８のゲート電極形成後に、上下一対の円形断面形状のナノワイヤを有するナノワイヤ電界効果トランジスタの領域は、厚膜レジストで保護して置き、粘度の低いレジストを高速で塗布する。酸素プラズマでレジストをエッチバックして行き、凸となっているナノワイヤとゲート電極の交差する部分の頭部が露出するようにする。次に、ＲＩＥで、エッチング用ガス種を変えながら、上部のゲート電極、酸化膜、ナノワイヤの順にエッチングする。
【００４８】
最後に、硫酸・過酸化水素で、レジストを除去し、保護膜としてＣＶＤ酸化膜を堆積する。これで、上部のナノワイヤをエッチングして除去し、下部ナノワイヤのみを残した、円形断面形状のナノワイヤ電界効果トランジスタが形成される。その他の工程は、第１実施例の工程と同様である。
（第４実施例）
図２６、図２７、図２８に本発明の第４実施例を示す。図２６は、本発明に係る、上下一対の円形断面形状のナノワイヤを有するナノワイヤ電界効果トランジスタと、２個の円形断面形状ナノワイヤを複数組配置したナノワイヤ電界効果トランジスタを混載した集積回路の平面図である。図２７はそれぞれそのＡ１−Ａ１’及びＡ２−Ａ２’断面図、図２８はそのＢ−Ｂ’断面図である。
【００４９】
図２６〜図２８において、１は基板、２は埋め込み酸化膜、３はゲート電極、５−１、５−２、５−５、５−６、５−７、５−８、５−９、５−１０は円形断面形状のナノワイヤ、６−１、６−２、６−５、６−６、６−７、６−８、６−９、６−１０はゲート絶縁膜、７−１、７−２、７−３、７−４はソース・ドレイン領域である。
【００５０】
第４実施例の作製工程は、基本的に第１実施例と同様である。異なる点は、上記段落００１３の電子ビーム描画の際に、上記２種類のナノワイヤ電界効果トランジスタのレジストパターンを同時に描画することである。その他の工程は、第１実施例の工程と同様である。
【００５１】
以上第１〜第４実施例では、２個のナノワイヤを有するナノワイヤ電界効果トランジスタ並びにこれを含む集積回路を例示したが、表面に２層以上のＳＯＩ層と埋め込み酸化膜を有するＳＯＩ基板を用いることにより、上下方向に４個以上偶数個のナノワイヤを有するナノワイヤ電界効果トランジスタ又はこれを含む集積回路を作製することができる。この場合には更なる電流駆動力向上が実現できる。
【産業上の利用可能性】
【００５２】
本発明のナノワイヤ電界効果トランジスタの作製方法は、デバイス面積の増大を招くことなく駆動電流を高めることができる、ナノワイヤ電界効果トランジスタの作製方法として利用することができる。
【符号の説明】
【００５３】
１  基板
２  埋め込み酸化膜
３、３−１、３−２  ゲート電極
４  絶縁膜
５、５−１、５−２、５−４、５−５、５−６、５−７、５−８、５−９、５−１０  円形断面形状のナノワイヤ
６−１、６−２、６−４、６−５、６−６、６−７、６−８、６−９、６−１０  ゲート絶縁膜
７−１、７−２、７−３、７−４  ソース・ドレイン領域
９  （１００）結晶シリコン層
１０  酸化膜
１１  酸化膜
１１−１  ハードマスク
１３−１、１３−２  絶縁膜
２０、２１  レジストパターン
２２、２３  隙間
２４  レジストパターン
３０  ゲート電極材料
４０−１、４０−２  三角断面形状のナノワイヤ
５０  矩形断面形状Ｆｉｎチャネル
５０−１、５０−２、５０−３  円形断面形状のナノワイヤ
６０−１、６０−２、６０−３  ゲート絶縁膜
【図面の簡単な説明】
【００５４】
【図１】本発明の第１実施例であるナノワイヤ電界効果トランジスタの平面図。
【図２】図２のＡ−Ａ’断面図。
【図３】図１のＢ−Ｂ’断面図。
【図４】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図５】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図６】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図７】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図８】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図９】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１０】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１１】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１２】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１３】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１４】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１５】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１６】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１７】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１８】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図１９】本発明の第１実施例であるナノワイヤ電界効果トランジスタの作製工程図。
【図２０】本発明の第３実施例であるナノワイヤ電界効果トランジスタの平面図。
【図２１】図２０のＡ−Ａ’断面図。
【図２２】図２０のＢ−Ｂ’断面図。
【図２３】本発明の第４実施例であるナノワイヤ電界効果トランジスタを含む集積回路の平面図。
【図２４】図２３のＡ１−Ａ１’及びＡ２−Ａ２’断面図。
【図２５】図２３のＢ−Ｂ’断面図。
【図２６】本発明の第５実施例であるナノワイヤ電界効果トランジスタを含む集積回路の平面図。
【図２７】図２６のＡ１−Ａ１’及びＡ２−Ａ２’断面図。
【図２８】図２６のＢ−Ｂ’断面図。
【図２９】従来のナノワイヤ電界効果トランジスタの平面図。
【図３０】図２９のＡ−Ａ’断面図。
【図３１】図２９のＢ−Ｂ’断面図。
【図３２】従来の２本のナノワイヤを横方向に配置したナノワイヤ電界効果トランジスタの平面図。
【図３３】図３２のＡ−Ａ’断面図。
【図３４】図３２のＢ−Ｂ’断面図。
【図１】
0005553266.tif 000002
【図２】
0005553266.tif 000003
【図３】
0005553266.tif 000004
【図４】
0005553266.tif 000005
【図５】
0005553266.tif 000006
【図６】
0005553266.tif 000007
【図７】
0005553266.tif 000008
【図８】
0005553266.tif 000009
【図９】
0005553266.tif 000010
【図１０】
0005553266.tif 000011
【図１１】
0005553266.tif 000012
【図１２】
0005553266.tif 000013
【図１３】
0005553266.tif 000014
【図１４】
0005553266.tif 000015
【図１５】
0005553266.tif 000016
【図１６】
0005553266.tif 000017
【図１７】
0005553266.tif 000018
【図１８】
0005553266.tif 000019
【図１９】
0005553266.tif 000020
【図２０】
0005553266.tif 000021
【図２１】
0005553266.tif 000022
【図２２】
0005553266.tif 000023
【図２３】
0005553266.tif 000024
【図２４】
0005553266.tif 000025
【図２５】
0005553266.tif 000026
【図２６】
0005553266.tif 000027
【図２７】
0005553266.tif 000028
【図２８】
0005553266.tif 000029
【図２９】
0005553266.tif 000030
【図３０】
0005553266.tif 000031
【図３１】
0005553266.tif 000032
【図３２】
0005553266.tif 000033
【図３３】
0005553266.tif 000034
【図３４】
0005553266.tif 000035