(57)【特許請求の範囲】
【請求項１】
メイン電圧を受け取るための、入力端子と、
ランプを受け取るための、ランプコネクタ端子と、
前記ランプコネクタ端子と直列に接続されるインピーダンスであって、前記インピーダンスは、少なくともインダクタを有しているインピーダンスと、
前記ランプコネクタ端子と並列接続される入力端子を持つ電子スイッチング回路と、
を有する、ガス放電ランプのための電磁バラストであって、
電子スイッチング回路は、
前記ランプのコネクタ端子上の電圧を、ランプ点火電圧よりも低い所定の基準電圧にクランプする切換可能な電圧クランピング及びエネルギ損失手段と、
前記電圧クランピング及びエネルギ損失手段を制御する制御回路と、
を有し、
前記電子スイッチング回路は、前記入力端子に接続されていると共に正の出力端子及び負の出力端子を有する整流器を有しており、前記切換可能な電圧クランピング及びエネルギ損失手段は、前記正の出力端子と前記負の出力端子との間に接続されており、
前記切換可能な電圧クランピング及びエネルギ損失手段は、制御可能なスイッチと、前記正の出力端子と前記負の出力端子との間に接続された電流センサとの直列配置を有しており、ツェナーダイオードと、前記スイッチの制御入力端子と前記出力端子の一方との間に接続されている抵抗との直列配置を更に有している、ガス放電ランプのための電磁バラスト。
【請求項２】
前記制御回路は、前記スイッチが非導通状態である通常モードにおいて動作することができ、前記制御回路は、前記制御回路が、前記ランプがオンである状況において、一時的に前記スイッチを導通状態にする制御信号を生成する、ランプ消灯モードにおいて動作することができる、請求項１に記載の電磁バラスト。
【請求項３】
前記インピーダンスは、コンデンサ及びインダクタの直列配置を有し、前記制御回路は、コンデンサの前記電圧のゼロ交差と一致して、又は前記ゼロ交差より僅かに早い時点において制御信号を終了させる、請求項２に記載の電磁バラスト。
【請求項４】
前記制御回路は、「ゼロアプローチ」時間において制御信号を終了させる、請求項３に記載の電磁バラスト。
【請求項５】
前記ツェナーダイオードは、前記ランプの点火電圧よりも低いツェナー電圧を有する、請求項２に記載の電磁バラスト。
【請求項６】
前記ツェナーダイオードは、ツェナー電圧よりも高い前記出力端子間の電圧差が、前記スイッチを導通状態にするように取り付けられている、請求項２に記載の電磁バラスト。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、放電ランプのスイッチングに関する。
【背景技術】
【０００２】
例えば、良く知られているＴＬ―ランプのような、ガス放電ランプは、電磁バラスト（ＥＭバラスト）によって駆動されることが一般に知られている。図１は、模式的なブロック図であり、ランプ２のためのこのような従来のＥＭバラスト１を示している。この例のこのバラスト１は、駆動されるべきランプ２と直列のインダクタＬ及びコンデンサＣと、（典型的にはバイメタル設計の）前記ランプと並列の機械的スイッチＳとを有している。このバラスト１は、更に、本線（典型的には、欧州における２３０Ｖ、５０Ｈｚ電圧）への接続のための入力端子３を更に有する。ランプコネクタ端子は、４において示されている。このような従来のバラストの場合、前記ランプは、前記メインを切替えることによって、オン及びオフに切り替えられることができるのみである。
【０００３】
更に精巧な設計において、前記機械的スイッチは、例えば、コントローラのような、インテリジェント制御装置によって動作される、制御可能な半導体スイッチと置き換えられる。図２は、模式的なブロック図であり、このようなバラスト１０を示している。図１の例と比較して、機械的スイッチＳは、電子スイッチング回路２０と置換されている。この電子スイッチング回路２０は、ランプ２と並列に接続されている入力端子２２、２３を有すると共に、正の出力端子２４及び負の出力端子２５を有する全波整流器２１（４ダイオードブリッジとして示される）を有する。この電子スイッチング回路２０は、正負の端子２４、２５間に接続されている電子スイッチ２６（ＭＯＳＦＥＴとして示されている）を更に有している。
【０００４】
この電子スイッチング回路２０は、スイッチ２６の制御端子に接続されている制御出力を有する制御装置２８を更に有する。制御装置２８は、自身の電力を端子２４、２５から得ても良く、又は自身の電力を外部回路（図示略）から得ても良い。制御装置２８は、有線又は無線リンク（例えばＲＦ）を介して、外部回路（図示略）を通じて送信される外部命令信号に応答的なものであっても良い。
【０００５】
通常の動作において、スイッチ２６は、非導通状態であり、ランプ２は、前記メインから電力を供給される。ユーザが、前記メインを切り替えることによってランプ２のスイッチをオフに切り替えることはできるままである。制御装置２８が、前記メインの接続を外すことなく、ランプ２をオフに切り替えることを望む場合、制御回路２８は、スイッチ２６を導通状態にするような、スイッチ２６のための制御信号を生成する。結果として、前記電流は、ランプ２を通過する代わりにスイッチ２６を通過するように、前記ランプを効果的に短絡させ、ランプ２を消灯させる。しばらくして、前記ランプ内のプラズマは消え、この結果、前記ランプはもはや導通状態ではない。次いで、この制御装置２８は、例えば、スイッチに２６を再び非導通状態にするための、スイッチ２６のための制御信号を生成し、この結果、前記電流の流れは停止する。この制御装置２８は、スイッチ２６を導通状態にして固定された遅延期間の後に、再びスイッチ２６を非導通状態にすることもできるが、この遅延時間も、適応性のあるものであっても良い。
【０００６】
ランプの点火を達成するために、制御装置２８を一時的に閉じ、スイッチ２６を再開することも可能である。ランプ点火とランプ消灯とのこの差異は、当業者にとって明らかであるように、英国特許第２．１５５．２５８号に開示されるように、タイミング、即ちスイッチ２６の開閉の、相対的な位相によって主に決定される。制御装置２８が正しいタイミングを実施化するのを可能にするために、制御装置２８は、特に、電流センサから瞬間的な電流の大きさを示している信号を受け取る。図２の例において、このような電流センサは、スイッチ２６と直列に結合されるダイオード２７として実施化される。この測定信号、即ち前記ダイオードの両端に生成される電圧は、簡単さのために図示されていない信号線を介して、制御デバイス２８に通信される。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
基本的に、バラストの２つの区別された種類（即ち誘導型及び容量型）が、存在し得る。前記誘導型のバラストにおいて、前記バラストのインピーダンスは、メイン周波数において誘導性であり、例えば、コンデンサＣは、無くても良い。このような場合、上述の装置は、満足感に機能する。上述の文献、英国特許第２．１５５．２５８号は、誘導型のバラストのみを開示しており、このような場合、スイッチは、電流のゼロ交差で、再び非導通状態にされることに留意されたい。
【０００８】
容量型のバラストにおいて、前記メイン周波数における前記バラストのインピーダンスは、主に容量性である。上述の文献、英国特許第２．１５５．２５８号は、前記ランプが容量型のバラストの場合に、前記ランプがオフに切り替えられる方法に関して、如何なる示唆も与えていないことに留意されたい。誘導性バラストに関するこの教示を使用することは、単純に可能ではなく、電流がゼロである場合、前記コンデンサ電圧は最大であり、これは、容易に数百ボルトのオーダーであり得て、従って、前記スイッチが前記電流のゼロ交差において再び非導通状態にされる場合、前記ランプは、前記コンデンサ電圧に付加される前記メイン電圧を受け取り、この組合せが、前記ランプの再点火電圧を超えることもあり得て、この場合、前記ランプは再びオンに切り替わる。
【０００９】
このことは、望ましくない。
【００１０】
本発明の目的は、上述の問題が解決されている電子スイッチング回路を備えるバラストを提供することにある。
【課題を解決するための手段】
【００１１】
一つの見地において、本発明は、前記電子スイッチング回路の前記正の出力端子と前記負の出力端子との間に接続されている切替可能なエネルギ損失手段と、前記エネルギ損失手段を制御する制御回路とを提供する。
【００１２】
更に有利な詳細は、添付の従属クレームに記載されている。
【図面の簡単な説明】
【００１３】
【図１】機械的スイッチを備える従来のＥＭバラストを示している模式的なブロック図である。
【図２】制御可能な半導体スイッチを備えるＥＭバラストを示している模式的なブロック図である。
【図３】本発明によるバラストの第１の実施例を示している模式的なブロック図である。
【図４】本発明によるバラストの第２の実施例を示している模式的なブロック図である。
【図５】本発明によるスイッチングの際の、電流及び電圧の振る舞いを示しているグラフである。
【発明を実施するための形態】
【００１４】
本発明のこれら及び他の見地、フィーチャ及び有利な点は、添付図面を参照して、以下の１つ以上の好ましい実施例の記載によって更に説明される。この添付図面において、同一の符号は、同一又は類似の部分を示している。
【００１５】
図３は、本発明によるバラストの第１の実施例を模式的に示しているブロック図である。当該バラストは、全体的に符号１１０で示されており、電子スイッチング回路１２０を有しており、上述の回路２０の全ての要素と、更に、正負の端子２４、２５間の第１のスイッチ２６と並列接続されている第２の制御可能なスイッチ１２６とを有する。この制御装置２８は、第２のスイッチ１２６の制御端子に接続されている第２の制御出力を有する。ツェナーダイオード１２７は、第２のスイッチ１２６と直列に接続される。このツェナーダイオード１２７は、メイン電圧の振幅よりも高く前記ランプの点火電圧よりも低いツェナー電圧を有するように選択されており、適切な例において、前記ツェナー電圧は、約３６０―４００Ｖである。必須ではないが、ツェナーダイオード１２７は、第２のスイッチ１２６と正の端子２４との間に位置されているのが好ましい。
【００１６】
この制御デバイス２８は、ランプ消灯モードにおいて動作することができる。この動作は、以下の通りである。制御装置２８は、おそらく、ユーザの命令に応答して、ランプ２をオフに切り替えることを決定すると仮定する。この目的のために、時間ｔ０の第１の段階において、制御装置２８は、第１のスイッチ２６を導通状態にするように、第１のスイッチ２６のための第１の制御信号Ｓ１を生成する。時間ｔ１と同時に又は幾分か後に、制御装置２８は、第２のスイッチ１２６を導通状態にするように、第２のスイッチ１２６のための第２の制御信号Ｓ２を生成する。従って、少なくとも時間ｔ１から、スイッチ２６及び１２６は、両方とも導通状態になる。しかしながら、前記ツェナーダイオード１２７は導通状態でなく、上述で説明したように、前記電流は第１のスイッチ２６のみによって伝導される。前記ランプは、上述したように、消灯する。
【００１７】
後の第２の時間ｔ２における第２のステップにおいて、制御装置２８は、第１のスイッチに２６を再び非導通状態にするように、第１のスイッチ２６のための自身の第１の制御信号Ｓ１を変化させるが、第２のスイッチ１２６を導通状態に保持するように、第２のスイッチ１２６のための第２の制御信号Ｓ２を維持する。制御装置２８は、コンデンサＣの両端の電圧に関してタイミングｔ２を設定するようにプログラムされている。
正しいタイミングを設定することができるように、制御装置２８は、当該回路の振る舞いに関連する情報を含んでいるメモリに関連付けられており、当業者にとって明らかであるように、瞬間的な電流の位相（即ちダイオード２７からの出力信号）又は電圧の位相を示している信号を受け取る。
【００１８】
実施例において、制御装置２８は、時間ｔ２におけるコンデンサＣの両端の電圧がゼロに等しいように、タイミングｔ２を設定することができる。この場合、インダクタＬを通る電流は、時間ｔ２において最大値を有し、即ちインダクタＬは、エネルギを含んでおり、この量は、特に、時間ｔ２における前記電流の振幅に依存する。インダクタＬ内の電流は、流れ続けるが減少し、コンデンサＣ上に増大している電圧を生じる。
【００１９】
前記ランプ電極間の電圧は、前記メイン電圧とコンデンサＣの両端の電圧との和に等しい。
【００２０】
前記ランプの端子間の整流された電圧がツェナー電圧より低く（従って、前記ランプ点火電圧よりも低く）留まっている限り、電流は、第２のスイッチ１２６を通って流れない。前記ランプの端子間の整流された電圧が前記ツェナー電圧を常に超える傾向にある場合、前記ツェナーダイオードは、第２のスイッチ１２６が導通状態であることを考慮すると、この電圧にさらされ、導通状態になり、電流は、第２のスイッチ１２６を流れ、前記ランプ電圧が、前記ツェナー電圧に効果的にクランプされるように、前記ツェナーダイオードにおいて消失する。従って、前記ランプ端子間の整流された電圧は、前記ランプの点火電圧よりも低く留まり、即ちランプ点火が防止される。更に、効果的には、コンデンサから排出され、前記ツェナーダイオード１２７によって損失されるエネルギが存在する。
【００２１】
更に後の時間ｔ３の第３のステップにおいて、制御装置２８は、第２のスイッチ１２６を再び非導通状態にするために、第２のスイッチ１２６のための第２の制御信号Ｓ２を変化させる。ｔ３に関する適切な値は、時間ｔ２における電流の振幅に依存し得えて、従って時間ｔ２の正確な選択に依存し得る。設計者は、ｔ３が後で選択されるように、安全限界を組み入れても良い。このように、ｔ３の正確な値は、本発明に関して決定的なものではない。実際、他の理由のために望ましくないにもかかわらず、第２のスイッチ１２６は、前記ランプを再びオンに切替えることが望まれるまで導通状態に保持されることさえも可能である。
【００２２】
上述の実施例において、時間ｔ２は、コンデンサ電圧のゼロ交差と一致するように選択される。しかしながら、インダクタＬ内を流れ、最大値からゼロに減少する（インダクタは、完全に放電される）電流は、コンデンサＣを、例えば、容易に、１５０Ｖよりも大きい電圧であり得る電圧まで再び充電する。上述したように、このコンデンサ電圧は、メイン電圧を増大させる。
【００２３】
好ましい変形において、時間ｔ２は、前記コンデンサ電圧のゼロ交差よりも僅かに早く選択される。この場合、インダクタＬを通る増大する電流は、時間ｔ２において自身の最大値にまだ到達しせず、減少するコンデンサ電圧は、まだゼロに到達していない。時間ｔ２から、継続しているインダクタ電流は、減少し始め、前記コンデンサ電圧は、減少する前記インダクタ電流からみて減少する割合において、減少し続ける。前記インダクタ電流がゼロに到達する正確な瞬間において、前記コンデンサ電圧が更にゼロに到達するような最適値にｔ２を選択することが可能である。この瞬間から前方へ、前記ランプの端子間の電圧は、ちょうど、前記メイン電圧である。ｔ２のこの最適な値は、前記コンデンサ電圧がゼロに交差するというよりもむしろゼロに近付くので、「ゼロアプローチ」時間として示される。
【００２４】
図５は、前記ゼロアプローチ時間におけるスイッチングを示しているグラフである。この水平軸は、時間を表している。
【００２５】
曲線５１は、制御信号Ｓ１を表しており、時間ｔ２において、スイッチ２６は、開かれる。
【００２６】
曲線５２は、インダクタ電流を表しており、時間ｔ２において、ゼロを通過し、最大値に到達するように上昇し、ｔ２より、時間ｔｘにおいてゼロに到達するように減少する。
【００２７】
曲線５３は、コンデンサ電圧を表しており、ｔ２において最大値を通過し、ゼロまで減少し、ｔ２から、時間ｔｘにおいてもゼロに到達するための減少率において減少し続ける。
【００２８】
曲線５４は、（整流された）ランプ電圧を表しており、ｔ２において、前記ランプ電圧は、ゼロから非常により高い値まで進み、前記ツェナーによってクランプされる。ｔｘより、前記ランプ電圧は、前記メイン電圧に等しく、前記ツェナー電圧よりも低い最大値を有する。
【００２９】
制御デバイス２８は、ランプ開始モードにおいて動作することもできることに留意されたい。この目的のために、前記ランプがオフである場合、制御装置２８は、簡単に、第１のスイッチ２６を導通状態にし、次いで、このスイッチを再び非導通状態にするのに対し、第２のスイッチ１２６を非導通状態に保持する。
【００３０】
図４は、本発明によるバラストの第２の実施例を模式的に示しているブロック図であり、前記バラストは、全体的に符号２１０によって示されており、上述のような回路２０の全ての要素を有すると共に、正の端子２４とスイッチ２６の制御端子との間に接続されているツェナーダイオード２２７及び抵抗２３０の直列配置を付加的に有する電子スイッチング回路２２０を有する。このツェナーダイオード２２７は、上述のツェナーダイオード１２７と同一であっても良い。
【００３１】
第１の実施例１１０と比較したこの第２の実施例２１０の有利な点は、１つのスイッチが必要とされるということにあり、この唯一のスイッチ２６は、バラスト１１０の２つのスイッチ２６及び１２６の機能を効果的に実施する。
【００３２】
この制御デバイス２８は、再び、ランプ消灯モードにおいて動作することができる。制御装置２８のこの操作は、図２に示される回路２０の制御装置の動作に相当するが、回路２２０の動作は、図３に示されている回路１２０の動作に相当している。スイッチ２６を導通状態にすることにより、前記ランプ電流は、前記ランプから逸脱し、スイッチ２６を通過する。制御装置２８が、再びスイッチ２６を非導通状態にすることにより、端子２４と端子２５との間の高圧ピークは、ツェナー電圧を超える場合、スイッチ２６の制御端子に適切なバイアス信号を供給することによってスイッチ２６を再び導通状態にすることができる。より詳細には、前記ランプの両端の電圧が、前記ツェナー電圧を超える場合、ツェナーダイオード２２７は導通状態になり、スイッチ２６のゲートにおける電圧は上昇する。前記ゲート電圧がＭＯＳＦＥＴ２６のしきい値電圧に到達する場合、これは導通状態になる。次いで、このＭＯＳＦＥＴ２６は、自身の線形モードにおいて動作し、自身のコンダクタンス（及び、従って自身の電流）は、前記ゲート電圧に比例している。上昇する電流によって、端子２４と端子２５と間の電圧は、より低くなる傾向がある。端子２４と端子２５との間のほぼ一定の電圧と、ＭＯＳＦＥＴ２６を通るほぼ一定の電流とに関する釣合いの状況が生じ、ここで、前記ＭＯＳＦＥＴは、多くのエネルギを損失させる。
【００３３】
従って、図３の実施例において、エネルギは、パワーツェナーである必要があるツェナーダイオード内で損失される。図４の実施例において、エネルギは、ＭＯＳＦＥＴ内で損失され、前記ツェナーダイオードは、前記ＭＯＳＦＥＴが導通状態になるときの電圧基準を規定する機能を有する小さい信号ダイオードのみであり得る。
【００３４】
図４の実施例において、制御回路２８の制御出力を高い電圧に対して保護することは必要ではないので、この制御出力における電圧レベルは、ＭＯＳＦＥＴ２６のしきい値ゲート電圧よりも大幅に高くなり得ないことに留意されたい。
【００３５】
上述の実施例において、整流器２１は、一方向のみに電流を導くように動作されるべきである比較的安価なＭＯＳＦＥＴの使用を可能にすることに留意されたい。この代わりに、原則として、２つの方向の電流によって動作されることができる他の種類の制御可能なスイッチも可能であり、この場合、前記整流器が省略されることができる。同様に、前記ツェナーダイオードは、他の如何なる電子的構成要素又は回路とも置き換えられることができ、所定のしきい値よりも低い電圧にさらされる場合、高いインピーダンスを維持することができ、前記所定の電圧を超える電圧にさらされる場合、破壊、即ち低いインピーダンス状態へ切り替わることができ、このような構成要素は、一般的な言い回し「ツェナー装置」によって示される。
【００３６】
要約すると、本発明は、
メイン電圧を受け取るための、入力端子３と、
ランプを収容するための、ランプコネクタ端子４と、
前記ランプコネクタ端子と直列に接続されるインピーダンスであって、少なくともインダクタＬを有しており、好ましくはコンデンサＣ及びインダクタＬの直列配置を有するインピーダンスと、
前記ランプコネクタ端子と並列に接続されている入力端子２２、２３を有する電子スイッチング回路１２０；２２０と、
を有するガス放電ランプ２のための電磁バラスト１１０；２１０であって、
電子スイッチング回路１２０は、
入力端子２２、２３に接続されていると共に、正の出力端子２４及び負の出力端子２５を有する整流器２１と、
正の出力端子２４と負の出力端子２５との間に接続されている、切換可能な電圧クランピング及びエネルギ損失手段１２６、１２７；２６、２７、２２７、２３０と、
電圧クランピング及びエネルギ損失手段を制御する制御回路２８と、
を有する、ガス放電ランプ２のための電磁バラスト１１０；２１０を提供する。
【００３７】
本発明は、添付図面及び上述の記載において、詳細に説明及び記載されたが、当業者であれば、このような図及び記載は、説明的又は例示的なものであるとみなされるべきであり、限定的なものとみなされるべきではないことは明らかである。本発明は、開示されている実施例に限定されるものではなく、むしろ、幾つかの変形及び変更は、添付の請求項に規定されている本発明の保護範囲内で可能である。
【００３８】
例えば、前記電子スイッチング回路は、例えば、通常の機械的なスタータに置き換わることができるような、通常のスタータソケットと整合するように、１つの端面における２つの端子を有する円筒形ハウジングとして実施化されることができることに留意されたい。
【００３９】
更に、本発明は、容量性バラスト（ＬＣバラスト）と共に使用することも考えられ意図されているにもかかわらず、この使用は、このようなバラストの種類に限定されるものではなく、本発明は、誘導的なバラスト（Ｌバラスト）の場合において使用されることもできる。この場合、このタイミングは、従来技術のタイミングと同じでもよい。
【００４０】
開示された実施例に対する他の変形は、添付図面、開示及び添付請求項を研究することによって、添付請求項に記載の本発明の実施において当業者によって理解され、達成されることができる。添付請求項において、「有する」なる語は、他の構成要素又はステップの存在を排除するものではなく、単数形の構成要素は、複数のこのような構成要素を排除するものではない。単一の要素又は他のユニットが、前記請求項に列挙されている幾つかの項目の機能を実現しても良い。特定の手段が、相互に異なる従属請求項において引用されているという単なる事実は、これらの手段の組み合わせが有利になるように使用されることができないと示すものではない。コンピュータプログラムは、例えば、ハードウェアと一緒に又はハードウェアの一部として供給される光記憶装置媒体又はソリッドステート媒体のような、適切な媒体において記憶されている／配布されても良いが、例えば、インターネット又は他の有線若しくは無線通信システムを介するような、他の形態において配布されても良い。前記請求項における如何なる符号も、この範囲を制限するものとして解釈されてはならない。
【００４１】
上述において、本発明は、本発明による装置の機能的ブロックを示しているブロック図を参照して説明された。これらの機能的ブロックのうちの１つ以上が、ハードウェアにおいて実施化されても良いことを理解すべきであり、このような機能的ブロックの機能が、個々のハードウェアの構成要素によって実施されるが、これらの機能的ブロックの１つ以上が、ソフトウェアにおいて実施化され、この結果、このような機能的ブロックの機能が、コンピュータプログラム又はプログラム可能な装置（例えば、マイクロプロセッサ、マイクロコントローラ、又はデジタル信号プロセッサ等）の１つ以上のプログラム線によって実施される。
【図１】
0005591124.tif 000002
【図２】
0005591124.tif 000003
【図３】
0005591124.tif 000004
【図４】
0005591124.tif 000005
【図５】
0005591124.tif 000006