(57)【特許請求の範囲】
【請求項１】
第１の主電極と第２の主電極の間に双方向に流れる電流を制御する半導体双方向スイッチング装置において、
第１の主電極に出入りする電流を制御する第１の電流制御部、及び第２の主電極に出入りする電流を制御する第２の電流制御部を、第１の主電極と第２の主電極の間に有し、
第１の電流制御部と第２の電流制御部の両方がそれぞれ、電子電流とホール電流の両者を制御する構造を有し、
第１の電流制御部が、第１の電子電流制御部と第１のホール電流制御部から構成されており、第１の電子電流制御部と第１のホール電流制御部が両者とも電極により制御する構造であり、第１の電子電流制御部と第２の電流制御部の間にｎ形半導体層を有し、第１のホール電流制御部と第２の電流制御部の間にｐ形半導体層を有し、第２の電流制御部が第１のホール電流制御部から該ｐ形半導体層を通してのホール電流の注入により電子電流をオンにするｐｎ接合構造を有し、第２の電流制御部が第１の電子電流制御部から該ｎ形半導体層を通しての電子電流の注入によりホール電流をオンにするｐｎ接合構造を有し、
該ｎ形半導体層と該ｐ形半導体層がスーパージャンクション構造を構成していることを特徴とする半導体双方向スイッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は双方向スイッチングが可能な半導体デバイスに関し、さらにはダイオード等による拡散電位による電圧降下がない双方向スイッチング装置に関する。
【背景技術】
【０００２】
家電製品や産業用機器の高性能化と低消費電力化が進み、パワーエレクトロニクスの分野では、マトリックスコンバータ等の高性能な電力変換装置に対する需要が大きくなっている。そのため電力変換装置で用いる双方向スイッチの高性能化が必要不可欠である。
【０００３】
従来の双方向スイッチは、ＭＯＳＦＥＴや、ＩＧＢＴ、ダイオードなどの組み合わせにより作られてきた。ダイオードには、ファーストリカバリーダイオードなどが用いられてきた。主に四つの方法がある。
【０００４】
第１の方法は、二つのＭＯＳ−ＦＥＴを逆方向に直列に接続する方法である。ＭＯＳ−ＦＥＴは双方向に電流が流せるが、耐圧は一方向にしかない。そのため二つのＭＯＳ−ＦＥＴを逆向きに直列に接続すれば双方向スイッチが実現できる。しかし抵抗が上がる欠点がある。
【０００５】
第２の方法は、第１の方法の欠点を補う方法である。ＭＯＳ−ＦＥＴは逆方向に電流を流すと抵抗が高い。そのため第１の方法の二つのＭＯＳ−ＦＥＴに各々逆並列にダイオードを接続し、逆方向に流すときはダイオードにも流れるようにする方法である。この方法でもやはりダイオードを電流が通る場合には、ダイオードの立ち上がり電圧による損失が発生する。
【０００６】
第３の方法は、ダイオードが逆並列に接続されたＩＧＢＴを用いる方法である。この方法は第２の方法のＭＯＳ−ＦＥＴの代わりにＩＧＢＴを用いる方法である。ＩＧＢＴはＭＯＳ−ＦＥＴよりも順方向に電流を流すときには、伝導度変調があるため抵抗が低い。しかし逆方向に電流を流すときには抵抗が高い。そのため逆方向に電流を流す経路として、ダイオードを逆並列にＩＧＢＴに接続し、逆方向に電流を流す場合はダイオードに流す。
【０００７】
この方法も、ダイオードを通して電流を流すので、ダイオードの立上り電圧、つまり拡散電位に応じた損失が発生する。
【０００８】
第４の方法は、逆阻止ＩＧＢＴを用いる方法である。逆阻止ＩＧＢＴは逆方向に電流を流すことはできないが、逆方向に耐圧を有する。これを２個用いて逆並列に接続すれば双方向スイッチができる。しかし、逆阻止特性を実現させるために、素子抵抗が高いなどの問題点がある。
【０００９】
このように、双方向スイッチをＭＯＳＦＥＴや、ＩＧＢＴ、ダイオードなどの半導体素子の組み合わせによって実現することは可能であるが、いずれの場合においても、抵抗が高いなどの問題点があった。
【００１０】
半導体素子の組み合わせによる方法ではなく、双方向スイッチを単一の素子で実現させる例もある。非特許文献１に示すように、N. Luther-King等によるシリコン材料を用いた縦形半導体素子で、上下に二つのゲートを有するＭＯＳＦＥＴの報告例がある。
【００１１】
しかしながら、この素子は、ヒートシンクの問題がある。通常の縦形のＭＯＳＦＥＴならばドレイン側は一面ドレイン電極だけなので、ドレイン側に放熱機構を設ければよい。しかしこの素子は、上下にゲートを有するため、放熱板などのヒートシンクを取り付けるのが容易ではない。
【００１２】
また、上部の構造と、下部の構造をウエハボンディングにより貼り付けている。このウエハを貼り付ける工程が素子構造を作成した後であるため、容易ではない。またボンディングにより貼り付けた界面には、結晶欠陥などが存在する。
【００１３】
また、電界マネージメントの機能がないため耐圧を高くするためにはゲートとドレイン間を長くする必要があり、その結果素子抵抗が高くなる。さらに、横形素子ではないため、集積化が困難である。
【００１４】
今後ますます電力変換装置の高効率化が求められる状況において、半導体スイッチング素子の低損失化が必要である。その為素子設計では、特許文献１から特許文献５、および非特許文献２から非特許文献４に示すように、電界マネージメントを行うスーパージャンクション構造や、ＩＧＢＴなどの低抵抗化に用いられている電子とホールの両方の注入による伝導度変調を起こす構造が必要である。
【００１５】
スーパージャンクション構造は、ｎ形半導体層とｐ形半導体層を交互に積層もしくは並べた構造である。これについて説明する。
【００１６】
スーパージャンクション構造を有してないＭＯＳＦＥＴは、ゲートがオフで電流を阻止した場合は、加わっている電圧に応じて、ゲートからドレインに向かった部分に空乏層ができる。この空乏層は電子もしくはホールなどのキャリアが排出されたところであり、ドーピング濃度に応じた空間電荷を持っている。
【００１７】
たとえば、通常のｎｐｎ構造のＭＯＳＦＥＴでは、ソースとゲート間はｎ形半導体、ゲート部分がｐ形半導体、ゲートとドレイン間はｎ形半導体である。空乏層が出来るゲートとドレイン間はｎ形半導体であるため、外部から加わる電圧により電子が排出されて空乏化した空乏層は、プラスの空間電荷を持っている。
【００１８】
この空乏化してプラスの空間電荷を持っている領域内の電界強度は一様ではない。これは、空間電荷から発生する電気力線が電界に加わるためである。詳細には空乏層内の電界強度はポアソンの方程式を解く事により得られるが、一般的にはゲートの近くほど電界が強くドレイン側ほど弱い。外部から加わる電圧が大きくなっていき、ゲート近辺の電界が、材料がもつ絶縁破壊電界よりも大きくなったときに、素子が絶縁破壊を起こし電流が流れる。
【００１９】
一方、ｎ形半導体層とｐ形半導体層が交互に並んでいる構造の場合、つまりスーパージャンクション構造の場合は、ｎ形半導体層とｐ形半導体層の両方が空乏化する。ｎ形半導体層が空乏化するとマイナスの空間電荷を持つ領域になり、ｐ形半導体層が空乏化するとプラスの空間電荷を持つ領域になる。
【００２０】
そしてこの場合は、マイナスとプラスの空間電荷から発生する電気力線が打ち消しあう。そのため、空乏化して空間電荷を持つ部分から発生した電気力線が電界強度を大きく変化させることがないため、空乏化した部分の電界の強度を均一にすることが可能である。通常のＭＯＳＦＥＴと比較してみると、スーパージャンクション構造を用いれば、ゲート近辺だけの電界が強くなるような局所的に電界が強くなる部分が発生しない。よってスーパージャンクション構造を用いた方が、素子の絶縁破壊電圧を高くすることが可能である。
【００２１】
このようなスーパージャンクション構造を用いた素子において、逆方向の耐圧を有して、双方向スイッチング機能を持つものはない。また、電子とホールの両方の注入による伝導度変調を起こす構造を採用するのも、低抵抗化には有効な方法である。これは、ＩＧＢＴなどで用いられている構造である。しかし、双方向スイッチングが可能なＩＧＢＴはない。
【００２２】
非特許文献３に見られるように、ＩＧＢＴでゲートを二つ有するものはある。従来の素子ではカソード側にのみゲートを有しているが、この素子ではカソード側とアノード側の両方にゲートを有している。しかしながらアノード側のゲートは、逆方向にホール電流を流す場合に抵抗を低くするようにするためのものである。またこのアノード側のゲートはアノード側から電子が流れ込むのを制御する機能を持っておらず、この素子は逆阻止特性を持っていない。
【００２３】
以上シリコン材料を用いた場合について述べたが、ワイドギャップ半導体材料を用いた双方向スイッチも報告されている。
【００２４】
非特許文献５に見られるように、ワイドギャップ半導体材料を用いた双方向スイッチングが可能な従来の素子としては、二つのゲートを有するＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタがある。これは、二つの主電極間に二つのゲートを有しており、ゲート部においてのみＡｌＧａＮ／ＧａＮヘテロ接合上にｐドーピングされたＡｌＧａＮキャップ層を有している。このＡｌＧａＮキャップ層があるためノーマリオフ動作が可能である。
【００２５】
またＡｌＧａＮ／ＧａＮヘテロ接合界面に形成される二次元電子ガスをチャンネルとして用いており、低抵抗化が可能、高速動作が可能などの特徴がある。しかしながら、３００Ｖから４００Ｖ以上のスイッチングを行う場合には、ＡｌＧａＮバリアー層の厚さが２０ｎｍから４０ｎｍと薄いためＡｌＧａＮバリアー層表面にチャンネルから放出された電子がトラップされたり、ヘテロ接合を形成するＧａＮ層中に電子がトラップされるなどにより電流コラプスが生じ、実際には低抵抗にならない。
【００２６】
またシリコン材料ではないため、低価格化が容易ではない。さらにシリコン材料をベースとする他の素子との集積化などが容易ではない。
【００２７】
【特許文献１】特開２００３−２７３３５５号公報
【特許文献２】特開２００４−６７３１号公報
【特許文献３】特開２００５−１７５４１６号公報
【特許文献４】特開２００５−３３３０６８号公報
【特許文献５】特開２００７−９６３３６号公報
【非特許文献１】Ngwendson Luther-King, Mark Sweet, Oana Spulber, Konstantin V. Vershinin, M. M. De Souza, and E. M. Sankara Narayanan, 'MOS Control Device Concepts for AC-AC MatrixConverter Applications: The HCD Concept for High-Efficiency Anode-Gated Devices,' IEEE Transactions on Electron Devices, vol. 52, No. 9, pp. 2075-2080, Sep. 2005.
【非特許文献２】YuChen, Kavitha D. Buddharaju, Yung C. Liang, Ganesh S. Samudra and Han Hua Feng, 'Superjunction Power LDMOS on Partial SOI Platform,' Proceedings of the 19th International Symposium on Power Semiconductor Devices & ICs, pp. 177-179, May 27-30, 2007, Jeju, Korea.
【非特許文献３】F. Udrea, U. N. K. Udugampola, T. Trajkovic and G. A. J. Amaratunga, 'Reverse Conducting Double Gate Lateral Insulated Gate Bipolar Transistor in SOI Based Technology,'Proceedings of the 19th International Symposium on Power Semiconductor Devices & ICs, pp. 221-224, May 27-30, 2007, Jeju, Korea.
【非特許文献４】Tatsuhiko Fujihira, 'Theory of Semiconductor Superjunction Devices,' Jpn. J. Appl. Phys. Part 1, vol. 36, No. 10, pp. 6254-6262, 1997.
【非特許文献５】Tatsuo Morita, Manabu Yanagihara, Hidetoshi Ishida, Masahiro Hikita, Kazuhiro Kaibara, Hisayoshi Matsuo, Yasuhiro Uemoto, Tetsuzo Ueda, Tsuyoshi Tanaka and DaisukeUeda, '650V 3.1mΩcm2 GaN-based Monolithic Bidirectional Switch Using Normally-off Gate Injection Transistor,' International Electron Devices Meeting (IEDM), 2007.
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明は、双方向に電流を制御することが可能であり、かつダブルインジェクションによる低抵抗動作やスーパージャンクション構造による電界マネージメントが可能な双方向スイッチを提供することを目的としている。
【課題を解決するための手段】
【００２９】
本発明の半導体双方向スイッチング装置は、第１の主電極と第２の主電極の間に双方向に流れる電流を制御する。この半導体双方向スイッチング装置は、第１の主電極に出入りする電流を制御する第１の電流制御部、及び第２の主電極に出入りする電流を制御する第２の電流制御部を、第１の主電極と第２の主電極の間に有し、第１の電流制御部と第２の電流制御部の両方がそれぞれ、電子電流とホール電流の両者を制御する構造を有する。
【００３０】
本発明の半導体双方向スイッチング装置は、Ｓｉ、ＳｉＣ、ＧａＮ、ダイヤモンド、ＧａＡｓ等の材料を用いて製作できる。しかし、現在の半導体の集積技術や、供給される基板の大きさ、プロセス技術を考えて、低価格で高性能な双方向スイッチを作成するための材料は現在広く用いられているシリコン材料である。そして、低損失に動作させるには、ホールと電子の両方の注入により、つまりダブルインジェクションにより低抵抗化させたり、あるいはスーパージャンクション構造により電界マネージメントを行い素子内の電界強度を均一にする必要がある。
【００３１】
しかし、ダブルインジェクションはホールと電子が両方ともがキャリアとして関与している。また、スーパージャンクション構造は、ｎ形半導体層とｐ形半導体層が交互に並ぶ構造であり、やはりホールと電子が両方とも関与している。そのため、これらの構造の特性を生かし、かつ双方向スイッチの機能を可能とする素子構造は、スイッチングさせる電流が出入りする二つの主電極に電子の流れとホールの流れの両方を制御する構造を持つ素子構造である。
【００３２】
具体的には、スーパージャンクション構造を構成するｎ形半導体層中の電子の流れ、つまり電子電流を制御する制御構造を、スイッチングさせる電流が出入りする二つの主電極に設けた素子構造である。また同時に、スーパージャンクションを構成するｐ形半導体中のホールの流れ、つまりホール電流を制御する制御構造を、スイッチングさせる電流が出入りする二つの主電極に設けた素子構造である。
【００３３】
ダブルインジェクションの効果を双方向に持たせるには、二つの主電極にｐｎ接合を利用した電子とホールの流れを制御する構造を設ける。電子電流の制御とホール電流の制御には、バイポーラトランジスタの制御と同様な電流注入による制御や、ＭＯＳ−ＦＥＴの制御と同様な電界効果による制御が可能である。しかし両者を同じ主電極に備えるには、絶縁体などにより隔離する。あるいは、ｐ形半導体層とｎ形半導体層の位置関係を工夫する。
【００３４】
また、主電極に電子とホールの流れを制御する機能を設けた場合、各々別々の電極で制御することも可能であるが、素子のプロセス等の関係から、短絡して一つの電極で制御する方が良い場合がある。ＭＯＳ構造を用いる場合には、しきい電圧を制御することにより、ダイオードとしても動作させることが可能となる。
【００３５】
また、二つの主電極の両方に制御電極があると、縦型デバイスには不利である。そこで、ｐｎ接合を利用し、片方の主電極の制御電極で双方向スイッチを可能にする。片方の主電極側からの電子の注入により、もう片方からのホールの流れをオンにする。あるいは、片方の主電極側からのホールの注入により、もう片方からの電子の流れをオンにする。
【発明の効果】
【００３６】
二つの主電極に電子とホールの流れを制御する構造を設けることにより、スーパージャンクション構造を持ち、その耐圧特性の利点を有する双方向スイッチが可能となる。
【００３７】
また、二つの主電極の電子の制御を両方ともオンにすれば、拡散電位なしでオン動作、つまり通電でき、電圧の低い用途に有効なスイッチング素子が可能である。ホールの制御についても同様である。
【００３８】
さらに、二つの主電極で電子とホールの制御を行えば、スーパージャンクション構造においてダブルインジェクションの効果が得ることが可能となる。これは、双方向の電流に対して可能である。これは従来の素子ではなかった効果である。
【００３９】
またしきい電圧を制御することにより、双方向に耐圧を持ちながらも、通常時つまり制御回路がオフであったり、主電源が停止した場合において、ダイオードとして機能することが可能である。
【００４０】
また主電極に電子とホールの制御構造をもち、スーパージャンクション構造を持ち、ｐｎ接合によるダブルインジェクションを利用した素子では、片方の主電極の制御電極だけで双方向スイッチが可能となる。
【図面の簡単な説明】
【００４１】
【図１】電流注入形制御部を持つ双方向スイッチ
【図２】電流注入形制御部を持つ双方向スイッチの半導体表面図
【図３】図２のＡ−Ｂ方向の素子断面図
【図４】図２のＣ−Ｄ方向の素子断面図
【図５】電界制御形制御部を持つ双方向スイッチ
【図６】電界制御形制御部を持つ双方向スイッチの半導体表面図
【図７】図６のＡ−Ｂ方向の素子断面図
【図８】図６のＣ−Ｄ方向の素子断面図
【図９】しきい制御が可能な電界効果形双方向スイッチの半導体構造図
【図１０】しきい制御が可能な電界効果形双方向スイッチの断面図
【図１１】しきい制御が可能な電界効果形双方向スイッチの断面図
【図１２】ラッチアップしにくい電界効果形双方向スイッチ
【図１３】ラッチアップしにくい電界効果形双方向スイッチの半導体表面
【図１４】図１３のＡ−Ｂ方向の断面図
【図１５】図１３のＣ−Ｄ方向の断面図
【図１６】絶縁体のない電界効果形双方向スイッチ
【図１７】絶縁体のない電界効果形双方向スイッチの半導体表面
【図１８】図１７のＡ−Ｂ方向の断面図
【図１９】図１７のＣ−Ｄ方向の断面図
【図２０】電界効果形双方向スイッチの半導体構造図
【図２１】電界効果形双方向スイッチの半導体構造図
【図２２】ｎ形基板を用いた双方向スイッチ
【図２３】ｎ形基板を用いた双方向スイッチの素子断面図
【図２４】ｎ形基板を用いた双方向スイッチの素子断面図
【図２５】積層構造のスーパージャンクション構造を持つ双方向スイッチ
【図２６】ｐｎ接合を利用した双方向スイッチ
【図２７】ｐｎ接合を利用した双方向スイッチの半導体構造図
【図２８】ｐｎ接合を利用した双方向スイッチの半導体表面
【図２９】図２８のＡ−Ｂ方向の断面図
【図３０】図２８のＣ−Ｄ方向の断面図
【図３１】一つの電極で制御可能な双方向スイッチ
【図３２】一つの電極で制御可能な双方向スイッチの素子断面図
【図３３】一つの電極で制御可能な双方向スイッチの素子断面図
【図３４】一つの電極で制御可能な縦型双方向スイッチ
【発明を実施するための形態】
【００４２】
二つの主電極の間を流れる電子の流れとホールの流れを制御する方法としては、大きく分けて二つの方法がある。一つ目の方法は電流制御を全て直接制御電極により行う方法である。電界効果形もしく電流注入形である。二つ目の方法は反対側の主電極から流れてくる電流により制御する方法である。たとえば、第１の主電極側から流れてくる電子の流れにより、第２の主電極側から流れ出るホールの流れをオンにする方法である。この場合には、制御電極の数が減ることになる。
【００４３】
電流を制御する一つ目の方法、つまり電流制御を全て直接制御電極により行う方法についてまず述べる。制御電極により行う電子電流制御部とホール電流制御部での電流制御の基本的な方法は二通りある。一つ目が、ｎｐｎトランジスタやｐｎｐトランジスタなどのバイポーラトランジスタで用いられている電流注入で制御する方法である。二つ目が電界効果形トランジスタで用いられているＭＯＳゲート構造などを用いる方法である。
【００４４】
（実施形態１）
まず、バイポーラトランジスタと同じ方法で電流を制御する双方向スイッチについて述べる。図１に、第１の主電極２１と第２の主電極２２の両方に、絶縁体を挟んで隣り合う電子電流制御部とホール電流制御部が接続されている構造を示す。各々の主電極にある電子電流制御部とホール電流制御部は交互に並んでいる。
【００４５】
また、図１に示す構造は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極に接続されている構造である。同じ主電極側にある電子電流制御部とホール電流制御部を異なる制御電極で制御することも可能である。異なる制御電極で制御する場合には、主電極２１側と主電極２２側の両方に、電子電流を制御する電極とホール電流を制御する電極を一つづつ備え、合計４つの制御電極で双方向スイッチを制御することが可能である。
【００４６】
しかしながら、プロセスが複雑になる、制御電極間での容量が問題になる、制御回路を簡単にする必要がある、などの場合は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極で行える構造が良い。
【００４７】
この双方向スイッチは集積化が可能なように、絶縁基板１の上に形成されている。絶縁基板１として、例えばｐ形や、ｎ形、高抵抗のシリコン半導体層２の上に埋め込み酸化膜３が形成されたものを用いることが可能である。
【００４８】
図１の素子表面を図２に示す。ｎ形半導体層１１、ｐ形半導体層１２、ｎ形半導体層１３、ｐ形半導体層１４、ｎ形半導体層１５の並ぶ部分の断面構造、すなわち図２でＡ−Ｂに沿った断面を図３に示す。ｐ形半導体層１６、ｎ形半導体層１７、ｐ形半導体層１８、ｎ形半導体層１９、ｐ形半導体層２０の並ぶ部分の断面構造、すなわち図２でＣ−Ｄに沿った断面を図４に示す。
【００４９】
図３および図４に示すように、絶縁基板１上の半導体層の位置関係は、厚さ方向に変化せず一様である。絶縁体４は電子電流制御部とホール電流制御部の間にあり、電子電流制御部とホール電流制御部の間で電子又はホールが流れることを防いでいる。絶縁体４の形成には、絶縁膜３に到達するまで穴を開けたあと、穴の側面を酸化すれば良い。その後必要に応じて穴を埋める。
【００５０】
第１の主電極２１側の第１の電流制御部と、第２の主電極２２側の第２の電流制御部の間にはスーパージャンクション構造が形成されている。スーパージャンクション構造を形成しているｎ形半導体層１３とｐ形半導体層１８は素子中央では直接接している。電流が流れる方向に対して垂直の方向に、周期的かつ交互に、ｎ形半導体層１３とｐ形半導体層１８が並ぶ。ｎ形半導体層１３とｐ形半導体層１８の幅とドーピング濃度は制御する必要がある。これは従来のスーパージャンクションの設計方法を用いればよい。
【００５１】
第１の主電極２１と第２の主電極２２の電子電流制御部とホール電流制御部も、スーパージャンクションの周期と同じ周期で並んで形成する。第１の主電極２１に出入りする電子電流を制御する第１の電子電流制御部は、主電極２１に電気的に接続するｎ形半導体層１１、ｐ形半導体層１２、およびｐ形半導体層１２に接続する第１の制御電極２３からなる。制御電極２３の電位を主電極２１の電位よりも高くして、制御電極２３からホールを注入することにより電子電流制御部はオンになり、ｎ形半導体層１１とｎ形半導体層１３の間を電子電流が流れる。
【００５２】
第２の主電極２２に出入りする電子電流を制御する第２の電子電流制御部は、主電極２２に電気的に接続するｎ形半導体層１５、ｐ形半導体層１４、およびｐ形半導体層１４に接続する第２の制御電極２４からなる。制御電極２４の電位を主電極２２の電位よりも高くして、制御電極２４からホールを注入することにより電子電流制御部はオンになり、ｎ形半導体層１５とｎ形半導体層１３の間を電子電流が流れる。
【００５３】
ｐ形半導体層１２とｐ形半導体層１４は、ｎｐｎ形のバイポーラトランジスタのベース層に相当する。ベース電流により制御するバイポーラトランジスタと同じ原理で動作する。オン状態の電子電流制御部は、主電極側からもスーパージャンクション側からも電子が流れる。オフ状態の電子電流制御部は、主電極側から電子が流れることはない。
【００５４】
しかし、オフ状態の電子電流制御部は、スーパージャンクション側から主電極側へは、ｐｎダイオードが順方向に流すのと同じなので、流れる。例えば、スーパージャンクションを構成するｎ形半導体層１３からｎ形半導体層１１へ流れる場合は、ｎ形半導体層１３にある電子は、ｎ形半導体層１３とｐ形半導体層１２の間にある拡散電位を乗り越えてからｐ形半導体層１２を通り、ｎ形半導体層１１へ流れることになる。
【００５５】
第１の主電極２１に出入りするホール電流を制御する第１のホール電流制御部は、主電極２１に電気的に接続するｐ形半導体層１６、ｎ形半導体層１７、およびｎ形半導体層１７に接続する第１の制御電極２３からなる。制御電極２３の電位を主電極２１の電位よりも低くして、制御電極２３から電子を注入することによりホール電流制御部はオンになり、ｐ形半導体層１６とｐ形半導体層１８の間をホール電流が流れる。
【００５６】
第２の主電極２２に出入りするホール電流を制御する第２のホール電流制御部は、主電極２２に電気的に接続するｐ形半導体層２０、ｎ形半導体層１９、およびｎ形半導体層１９に接続する第２の制御電極２４からなる。制御電極２４の電位を主電極２２の電位よりも低くして、制御電極２４から電子を注入することによりホール電流制御部はオンになり、ｐ形半導体層２０とｐ形半導体層１８の間をホール電流が流れる。
【００５７】
ｎ形半導体層１７とｎ形半導体１９は、ｐｎｐ形のバイポーラトランジスタのベース層に相当する。ベース電流により制御するバイポーラトランジスタと同じ原理で動作する。オン状態のホール電流制御部は、主電極側からもスーパージャンクション側からもホールが流れる。オフ状態のホール電流制御部は、主電極側からホールが流れることはない。
【００５８】
しかし、オフ状態のホール電流制御部は、スーパージャンクション側からは、ｐｎダイオードが順方向に流すのと同じなので、流れる。例えば、スーパージャンクションを構成するｐ形半導体層１８からｐ形半導体層２０へ流れる場合は、ｐ形半導体層１８にあるホールは、ｐ形半導体層１８とｎ形半導体層１９の間にある拡散電位を乗り越えてからｎ形半導体層１９を通り、ｐ形半導体層２０へ流れることになる。
【００５９】
また、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極に接続されている。そのため、片方をオンにすると、もう片方はオフになる。例えば電子電流制御部をオンにした場合には、ホール電流制御部はオフになる。また、制御電極と主電極を同電位にすると、電子電流制御部とホール電流制御部は、両方ともオフである。
【００６０】
半導体の層構造の形成方法や、主電極の形成方法、制御電極の形成方法などは、公知のバイポーラトランジスタの制作方法を用いれば良い。主電極２１および主電極２２の各々に電気的に接続するｎ形半導体層１１とｎ形半導体層１５の電極との接合部には、必要に応じてオーミック抵抗を下げるために高濃度のｎ形半導体層を設けても良い。あるいはドーピングの濃度を調整する。
【００６１】
同様に、主電極２１および主電極２２の各々に電気的に接続するｐ形半導体層１６とｐ形半導体層２０の電極との接合部には、必要に応じてオーミック抵抗を下げるために高濃度のｐ形半導体層を設けても良い。あるいはドーピングの濃度を調整する。ｎ形半導体層もしくはｐ形半導体層へのオーミック抵抗を下げるための高濃度層については、他の実施形態についても同様であり、必要に応じて電極部へ形成する。
【００６２】
この素子を用いて双方向スイッチングさせる場合には、制御電極２３と制御電極２４の電圧を制御する必要がある。制御方法は以下の通りである。まず素子をオフにする場合について述べる。主電極２１の電位が主電極２２の電位よりも高い時に、主電極２１から主電極２２に向かって電流が流れるのを防ぐためには、主電極２１からホールが流れ込むのと、主電極２２から電子が流れ込むのを同時に防ぐ必要がある。そのためには、制御電極２３の電位を主電極２１と同電位かあるいは高くし、制御電極２４の電位を主電極２２と同電位かあるいは低くすれば良い。
【００６３】
また、主電極２２の電位が主電極２１の電位よりも高い時に、主電極２２から主電極２１に向かって電流が流れるのを防ぐためには、制御電極２３の電位を主電極２１と同電位かあるいは低くし、制御電極２４の電位を主電極２２と同電位かあるいは高くすれば良い。制御電極２３の電位を主電極２１と同電位にし、制御電極２４の電位を主電極２２と同電位にすると、双方向の電流を阻止することになる。
【００６４】
次に、主電極２１から主電極２２に向かって電流を流す場合を説明する。電流を流す方法は３通りある。第１の方法は、制御電極２３の電位を主電極２１の電位よりも高くし、制御電極２４の電位を主電極２２の電位よりも高くする方法である。主電極２１と主電極２２の両方の電子電流制御部がオンになる。また主電極２１と主電極２２の両方のホール電流制御部はオフである。この場合には、電子がキャリアとなる。ホールは流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。スイッチングする電力の電圧が低い場合に有効な方法である。
【００６５】
第２の方法は、制御電極２３の電位を主電極２１の電位よりも低くし、制御電極２４の電位を主電極２２の電位よりも低くする方法である。主電極２１と主電極２２の両方のホール電流制御部がオンになる。また主電極２１と主電極２２の両方の電子電流制御部はオフである。この場合には、ホールがキャリアとなる。電子は流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。
【００６６】
第３の方法は、主電極２１側のホール電流制御部をオンにし、主電極２２側の電子電流制御をオンにする方法である。そのためには、制御電極２３の電位を主電極２１の電位よりも低くし、制御電極２４の電位を主電極２２の電位よりも高くする。主電２１側からのホールは、ｐ形半導体層１６からｎ形半導体層１７、ｐ形半導体層１８へ流れる。主電極２２側からの電子は、ｎ形半導体層１５からｐ形半導体層１４、ｎ形半導体層１３へ流れる。
【００６７】
しかし、主電極２１側の電子電流制御部のｐ形半導体層１２の電極と、ホール電流制御部のｎ形半導体層１７の電極はともに同じ制御電極２３に接続されている。そのため、主電極２１側のホール電流制御部をオンにした場合には、電子電流制御部はオンにならない。
【００６８】
同様に、主電極２２側の電子電流制御部のｐ形半導体層１４の電極と、ホール電流制御部のｎ形半導体層１９の電極はともに同じ制御電極２４に接続されている。そのため、主電極２２側の電子電流制御部をオンにした場合には、ホール電流制御部はオンにならない。
【００６９】
そのため第３の方法では、主電極２１側から主電極２２側に向かってｐ形半導体層１８を流れてきたホールは、ｐ形半導体層１８とｎ形半導体層１９の間にある拡散電位を乗り越えてからｎ形半導体層１９へ通り抜けることになる。同様に主電極２２側から主電極２１側に向かってｎ形半導体層１３を流れてきた電子は、ｎ形半導体層１３とｐ形半導体層１２の間にある拡散電位を乗り越えてからｐ形半導体層１２へ通り抜けることになる。
【００７０】
このように拡散電位による電圧降下があるが、ホールと電子が両方とも注入されるため、ＩＧＢＴと同様な伝導度変調が生じる。これは、主に、隣合って並ぶｎ形半導体層１３とｐ形半導体層１８で構成されるスーパージャンクション構造の部分で起こる。具体的には、ｎ形半導体層１３にｐ形半導体層１８からホールが供給され、さらに、ｐ形半導体層１８にｎ形半導体層１３から供給され、ホールと電子が共存して、電流の担い手であるキャリア数が増えることにより抵抗が下がる。この効果は、これらの層の幅が狭いほど起こりやすくなる。また長さが長いほど起こりやすくなる。
【００７１】
スイッチングする電力の電圧が高く、耐圧を高く設計する場合には、素子長が長くなり抵抗が増加するが、伝導度変調により抵抗の大きな増加を抑えることが可能である。その結果拡散電位による電圧降下があっても、伝導度変調により拡散電位による電圧降下を上回る素子抵抗の減少が可能となる。よって、この方法は高い耐圧を必要とする用途に使用する場合に素子をオンする方法として有効である。
【００７２】
このようにスーパージャンクションを構成するｎ形半導体層に流れる電子電流と、同じくスーパージャンクションを構成するｐ形半導体層に流れるホール電流を、両方ともオン状態で流すように制御することにより、ダブルインジェクションによる低抵抗化の効果も得られる。このように、スーパージャンクション構造においてダブルインジェクションによる低抵抗化の効果を得ることは、従来のスーパージャンクション構造のトランジスタでは不可能であった。
【００７３】
以上において、主電極２１から主電極２２に向かって電流を流す場合を説明したが、主電極２２から主電極２１に流す場合も同様である。対称的な構造であるため、対称的に動作させれば良い。
【００７４】
次に、双方向スイッチをダイオードとして用いる場合について述べる。電流を流す第３の方法は、逆方向の電流を阻止する方法でもある。たとえば、制御電極２３の電位を主電極２１より低くし、制御電極２４の電位を主電極２２よりも高くすると、主電極２１側から主電極２２側へ電流は流れるが、主電極２２側から主電極２１側へ電流は流れない。制御電極をこのような状態にすると、双方向スイッチはダイオードとして動作する。
【００７５】
また４つある電流制御部のどれか一つだけでもオンにするとダイオード動作する。例えば、主電極２１側の電子電流制御部をオンにすれば、主電極２１側から主電極２２側へ電流は流れず、主電極２２側から主電極２１側へ電流は流れる。別の例としては、主電極２１側のホール電流制御部をオンにすれば、主電極２１側から主電極２２側へ電流は流れ、主電極２２側から主電極２１側へ電流は流れない。
【００７６】
この特性を利用して双方向スイッチを、帰還ダイオードまたは還流ダイオードとして用いることが可能である。つまり、コイルなどのリアクトルや漏れインダクタンスがある回路で完全に電流を止めることが出来ない場合にダイオードが用いられているが、その場合のダイオードと同様に用いることが可能である。またダイオード特性を用いてエネルギーを回生する必要がある場合にも用いることが可能である。
【００７７】
次にラッチアップについて述べる。本発明の双方向スイッチは、ダブルインジェクションによる伝導度変調がスーパージャンクション構造で起こると、制御電極による制御が不可能になり常にオンになる場合がある。つまりラッチアップが起こる可能性がある。これは以下のように起こる。
【００７８】
たとえば、主電極２１の電位の方が主電極２２の電位よりも高く、電流が主電極２１側から主電極２２側へ流れているとする。伝導度変調が起こるとスーパージャンクション構造を構成するｎ形半導体層１３にもホールが流れるようになる。そのホールが主電極２２側の電子電流制御部に入り、電子電流制御部のｐ形半導体層１４に流れ、その結果電子電流制御部をオフに出来なくなる。
【００７９】
また、伝導度変調が起こるとスーパージャンクションを構成するｐ形半導体層１８にも電子が流れるようになる。その電子が主電極２１側のホール電流制御部に入り、ホール電流制御部のｎ形半導体層１７に流れ、その結果ホール電流制御をオフに出来なくなる。その結果、主電極２１側のホール電流制御部と、主電極２２側の電子電流制御部の両方がオフに出来ないため、ラッチアップが起こる。
【００８０】
このとき双方向スイッチをオフにするには、電子とホールの流れを制御すればよい。電子については、スーパージャンクション構造部分から主電極２１側のホール電流制御部へ流れ込んでいた電子を主電極２１側の電子電流制御部へ流れ込ませれば良い。ホールについては、スーパージャンクション構造部分から主電極２２側の電子電流制御部へ流れ込んでいたホールを主電極２２側のホール電流制御部へ流れ込ませれば良い。
【００８１】
つまり、電圧の高い主電極側についてはホール電流制御部をオフにし電子電流制御をオンにする。電圧の低い主電極側についてはホール電流制御部をオンにし電子電流制御部をオフにする。具体的に、この場合には、制御電極２３の電位を主電極２１よりも大きく高くし、制御電極２４の電位を主電極２２よりも大きく低くすればよい。
【００８２】
このとき、主電極２１側のホール電流制御部では電子がｎ形半導体層１７から制御電極２３を通って排出される。そのためｐ形半導体層１６からｎ形半導体層１７へホールが入りづらくなり、スーパージャンクション構造側へ入るホールの量が減る。そのため、スーパージャンクション構造での伝導度変調が弱まり、抵抗が高くなる。抵抗が上がったため、スーパージャンクション構造を通ってｎ形半導体層１７へ入る電子の量が減る。
【００８３】
一方で主電極２１側の電子電流制御部ではホールが制御電極２３よりｐ形半導体層１２へ注入されるため、スーパージャンクション側よりｐ形半導体層１２へ電子が入りやすくなる。その結果、主電極２１側に抜ける電子電流は主に電子電流制御部を通ることになる。
【００８４】
また、主電極２２側の電子電流制御部ではホールがｐ形半導体層１４から制御電極２４を通って排出される。そのためｎ形半導体層１５からｐ形半導体層１４へ電子が入りづらくなり、スーパージャンクション構造側へ入る電子の量が減る。そのため、スーパージャンクション構造での伝導度変調が弱まり、抵抗が高くなる。抵抗が上がったため、スーパージャンクション構造を通ってｐ形半導体層１４へ入るホールの量が減る。
【００８５】
一方で主電極２２側のホール電流制御部では電子が制御電極２４よりｎ形半導体層１９へ注入されるため、スーパージャンクション側よりｎ形半導体層１９へホールが入りやすくなる。その結果、主電極２２側に抜けるホール電流は主にホール電流制御部を通ることになる。これにより、主電極２１側のホール電流制御部と、主電極２２側の電子電流制御部がオフになり、双方向スイッチがオフになる。
【００８６】
以上の実施形態１において絶縁基板上に形成された横形双方向スイッチを述べた。しかしこの層構造を持つ縦形デバイスも可能である。電子電流制御部とホール電流制御部はトレンチ構造などを用いて絶縁する。イオン注入やエピ成長を用いてｎ形とｐ形の層構造を形成すればよい。
【００８７】
（実施形態２）
つぎに、電界効果形の制御電極を用いた双方向スイッチを図５に示す。これは酸化物を絶縁体として用いたＭＯＳゲート構造である。しかし必要に応じて、高誘電率材料（Ｈｉｇｈ−Ｋ材料）などの絶縁体を用いた電界効果形のゲート構造が使用可能である。この双方向スイッチは集積化が可能なように、絶縁基板１の上の形成されている。また、第１の主電極４１と第２の主電極４２には絶縁体を挟んで交互に並ぶ電子電流制御部とホール電流制御部が接続されている。
【００８８】
図５に示す構造は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極に接続されている構造である。同じ主電極側にある電子電流制御部とホール電流制御部を異なる制御電極で制御することも可能である。異なる制御電極で制御する場合には、主電極４１側と主電極４２側の両方に、電子電流を制御する電極とホール電流を制御する電極を一つづつ備え、合計４つの制御電極で双方向スイッチを制御することが可能である。
【００８９】
しかしながら、プロセスが複雑になる、制御電極間での容量が問題になる、制御回路を簡単にする必要がある、などの場合は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極で行える構造が良い。
【００９０】
素子の半導体構造の説明のため、第１の主電極４１、第２の主電極４２、第１の制御電極４３、第２の制御電極４４、絶縁層４５、絶縁層４６を取り除いた半導体の表面構造を図６に示す。
【００９１】
ｎ形半導体層３１、ｐ形半導体層３２、ｎ形半導体層３３、ｐ形半導体層３４、ｎ形半導体層３５の並ぶ部分の断面構造、つまり図６でＡ−Ｂ方向に沿った断面構造を図７に示す。ｐ形半導体層３６、ｎ形半導体層３７、ｐ形半導体層３８、ｎ形半導体層３９、ｐ形半導体層４０の並ぶ部分の断面構造、つまり図６でＣ−Ｄ方向に沿った断面構造を図８に示す。
【００９２】
電子電流制御部とホール電流制御部の間にある絶縁体４は、素子表面から絶縁基板まであり、電子電流制御部とホール電流制御部の間で電子又はホールが流れることを防いでいる。第１の主電極４１側の第１の電流制御部と、第２の主電極４２側の第２の電流制御部の間にはスーパージャンクション構造が形成されている。スーパージャンクション構造を形成しているｎ形半導体層３３とｐ形半導体層３８は素子中央では直接接している。電流が流れる方向に対して垂直の方向に、周期的かつ交互に、ｎ形半導体層３３とｐ形半導体層３８が並ぶ。ｎ形半導体層３３とｐ形半導体層３８の幅と、ドーピング濃度は制御する必要がある。これは従来のスーパージャンクションの設計方法を用いればよい。
【００９３】
つぎに電子電流制御部について説明する。第１の主電極４１に出入りする電子電流を制御する第１の電子電流制御部は、主電極４１に電気的に接続するｎ形半導体層３１、主電極４１に電気的に接続するｐ形半導体層３２、およびｐ形半導体層３２上に設けた酸化膜４５と第１の制御電極４３からなる。ｐ形半導体層３２と酸化膜４５の界面にチャンネルが形成される。制御電極４３に加える電圧によりチャンネル内の電子密度を制御する。
【００９４】
制御電極４３の電位と主電極４１の電位を等しくすると、チャンネルが形成される部分には電子がなく、電子電流制御部はオフである。制御電極４３の電位を主電極４１の電位よりも高くすると、チャンネル部分に電子が存在しｎ形半導体層３１とｎ形半導体層３３の間を電子電流が流れる。
【００９５】
第２の主電極４２に出入りする電子電流を制御する第２の電子電流制御部は、主電極４２に電気的に接続するｎ形半導体層３５、主電極４２に電気的に接続するｐ形半導体層３４、およびｐ形半導体層３４上に設けた酸化膜４６と第２の制御電極４４からなる。ｐ形半導体層３４と酸化膜４６の界面にチャンネルが形成される。制御電極４４に加える電圧によりチャンネル内の電子密度を制御する。
【００９６】
制御電極４４の電位と主電極４２の電位を等しくすると、チャンネルが形成される部分には電子がなく、電子電流制御部はオフである。制御電極４４の電位を主電極４２の電位よりも高くすると、チャンネル部分に電子が存在しｎ形半導体層３５とｎ形半導体層３３の間を電子電流が流れる。電流制御の原理は、ｎチャンネルのＭＯＳトランジスタと同じである。ｐ形半導体層３２とｐ形半導体３４は、ＭＯＳのベース層またはボディに相当する。
【００９７】
電子電流制御部がオフの時は、主電極側からスーパージャンクション側へは電子は流れない。しかしスーパージャンクション側から主電極側へは、ｐｎダイオードの順方向に流れる場合と同じなので流れる。この特性を説明するために、例えば、制御電極４３の電位が主電極４１の電位と同じか低く、ｐ形半導体層３２と酸化膜４５の界面には電子のチャンネルが形成されておらず、主電極４１側の電子電流制御部がオフの場合を考える。また主電極４２側の電子電流制御部はオンであり、主電極４２側からはスーパージャンクションを構成するｎ形半導体層３３へ電子が流れる事が可能な場合とする。
【００９８】
この場合に、スーパージャンクションを構成するｎ形半導体層３３からｐ形半導体層３２へ電子が流れるには、ｎ形半導体層３３とｐ形半導体層３２の間の拡散電位を乗り越える必要がある。ｎ形半導体層３３とｐ形半導体層３２はｐｎダイオードと見なすことができ、この場合の電子が流れる方向は、このｐｎダイオードの順方向である。そのため、ｐｎダイオードと同様に、ｎ形半導体層３３とｐ形半導体層３２の間の拡散電位で決まる立ち上がり電圧を有する電流電圧特性にしたがって流れる。
【００９９】
つぎにホール電流制御部について説明する。第１の主電極４１に出入りするホール電流を制御する第１のホール電流制御部は、主電極４１に電気的に接続するｐ形半導体層３６、主電極４１に電気的に接続するｎ形半導体層３７、およびｎ形半導体層３７上に設けた酸化膜４５と第１の制御電極４３からなる。ｎ形半導体層３７と酸化膜４５の界面にチャンネルが形成される。制御電極４３に加える電圧によりチャンネル内のホール密度を制御する。
【０１００】
制御電極４３の電位と主電極４１の電位を等しくすると、チャンネルが形成される部分にはホールがなく、ホール電流制御部はオフである。制御電極４３の電位を主電極４１の電位よりも低くすると、チャンネル部分にホールが存在しｐ形半導体層３６とｐ形半導体層３８の間をホール電流が流れる。
【０１０１】
第２の主電極４２に出入りするホール電流を制御する第２のホール電流制御部は、主電極４２に電気的に接続するｐ形半導体層４０、主電極４２に電気的に接続するｎ形半導体層３９、およびｎ形半導体層３９上に設けた酸化膜４６と第２の制御電極４４からなる。ｎ形半導体層３９と酸化膜４６の界面にチャンネルが形成される。制御電極４４に加える電圧によりチャンネル内のホール密度を制御する。
【０１０２】
制御電極４４の電位と主電極４２の電位を等しくすると、チャンネルが形成される部分にはホールがなく、ホール電流制御部はオフである。制御電極４４の電位を主電極４２の電位よりも低くすると、チャンネル部分にホールが存在しｐ形半導体層４０とｐ形半導体層３８の間をホール電流が流れる。電流制御の原理は、ｐチャンネルのＭＯＳトランジスタと同じである。ｎ形半導体層３７とｎ形半導体３９は、ＭＯＳのベース層またはボディに相当する。
【０１０３】
ホール電流制御部がオフの時は、主電極側からスーパージャンクション側へはホールは流れない。しかしスーパージャンクション側から主電極側へは、ｐｎダイオードの順方向に流れる場合と同じなので流れる。この特性を説明するために、例えば、制御電極４３の電位が主電極４１の電位と同じか高く、ｎ形半導体層３７と酸化膜４５の界面にはホールのチャンネルが形成されておらず、主電極４１側のホール電流制御部がオフの場合を考える。また主電極４２側のホール電流制御部はオンであり、主電極４２側からはスーパージャンクションを構成するｐ形半導体層３８へホールが流れる事が可能な場合とする。
【０１０４】
この場合に、スーパージャンクションを構成するｐ形半導体層３８からｎ形半導体層３７へホールが流れるには、ｐ形半導体層３８とｎ形半導体層３７の間の拡散電位を乗り越える必要がある。ｐ形半導体層３８とｎ形半導体層３７はｐｎダイオードと見なすことができ、この場合のホールが流れる方向は、このｐｎダイオードの順方向である。そのため、ｐｎダイオードと同様に、ｐ形半導体層３８とｎ形半導体層３７の間の拡散電位で決まる立ち上がり電圧を有する電流電圧特性にしたがって流れる。
【０１０５】
ホール電流制御部の電極と電子電流制御部の電極は同一の制御電極に接続されている。そのため、ホール電流制御部と電子電流制御部を同時にオンにできない。片方づつオンにできる。また図５に示す構造は、ノーマリオフの制御電極である。
【０１０６】
制御電極４３と主電極４１を同じ電位にすれば、電子電流制御部とホール電流制御部は両方ともオフである。制御電極４３の電位を主電極４１の電位よりも高くすれば、電子電流制御部はオンになり、ホール電流制御部はオフになる。逆に制御電極４３の電位を主電極４１の電位よりも低くすれば、電子電流制御部はオフになり、ホール電流制御部はオンになる。
【０１０７】
同様に、制御電極４４と主電極４２を同じ電位にすれば、電子電流制御部とホール電流制御部は両方ともオフである。制御電極４４の電位を主電極４２の電位よりも高くすれば、電子電流制御部はオンになり、ホール電流制御部はオフになる。逆に制御電極４４の電位を主電極４２の電位よりも低くすれば、電子電流制御部はオフになり、ホール電流制御部はオンになる。
【０１０８】
以上、双方向スイッチの構造と機能の一部を述べた。半導体層構造や、主電極に用いるオーミック電極、電流制御部のＭＯＳ構造などの作成方法は、公知のＭＯＳトランジスタでの作成方法と同様である。
【０１０９】
この素子を用いて双方向スイッチングさせる場合には、制御電極４３と制御電極４４の電圧を制御する必要がある。制御方法は以下の通りである。まず双方向スイッチをオフにする場合について述べる。
【０１１０】
外部から加わった電圧が高い側の主電極からホールが流れ込むのと、外部から加わった電圧が低い側の主電極から電子が流れ込むのを止めればよい。電圧が高い側の制御電極の電位を主電極と同じかそれより高くし、電圧の低い側の制御電極の電位を主電極と同じかそれより低くすれば良い。
【０１１１】
具体的には、主電極４１の電位が主電極４２の電位よりも高い場合に、主電極４１から主電極４２に向かって電流が流れるのを防ぐためには、制御電極４３の電位を主電極４１より高くし、制御電極４４の電位を主電極４２より低くすれば良い。
【０１１２】
同様に、主電極４２の電位が主電極４１の電位よりも高い場合に、主電極４２から主電極４１に向かって電流が流れるのを防ぐためには、制御電極４３の電位を主電極４１より低くし、制御電極４４の電位を主電極４２より高くすれば良い。
【０１１３】
また図５に示す構造はノーマリオフの構造であるため、制御電極４３の電位を主電極４１と同じ電位にし、制御電極４４の電位を主電極４２と同じ電位にすればどちらの方向に対しても電流は流れない。そのため制御電極を制御する回路設計を、制御回路の電源がオフなどの通常時（ノーマル）な状態の時に、制御電極４３の電位を主電極４１と同じ電位になり、制御電極４４の電位を主電極４２と同じ電位になるようにすれば、ノーマリオフの双方向スイッチとなる。
【０１１４】
次に電流を流す方法、つまり双方向スイッチをオンにする方法について述べる。主電極４１の電位の方が主電極４２の電位よりも高く、主電極４１から主電極４２に向かって電流を流す場合を説明する。また逆方向に電流を流す方法は素子が対称であるため、対称に動作させればよい。電流を流す方法は３通りある。
【０１１５】
第１の方法は、主に電子を流す方法である。この場合には、主電極４１と主電極４２の両方の電子電流制御部をオンにする。つまり制御電極４３の電位を主電極４１の電位よりも高くし、制御電極４４の電位を主電極４２の電位よりも高くする。この場合には、電子がキャリアとなる。ホールは流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。スイッチングする電力の電圧が低い場合に有効な方法である。
【０１１６】
第２の方法は、主にホールを流す方法である。この場合には、主電極４１と主電極４２の両方のホール電流制御部をオンにする。つまり制御電極４３の電位を主電極４１の電位よりも低くし、制御電極４４の電位を主電極４２の電位よりも低くする。この場合には、ホールがキャリアとなる。電子は流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。
【０１１７】
第３の方法は、主電極４１側のホール電流制御部をオンにし、主電極４２側の電子電流制御部をオンにする方法である。そのためには、制御電極４３の電位を主電極４１の電位よりも低くし、ｎ形半導体層３７と酸化膜４５の界面にホールのチャンネルを形成させる。また、制御電極４４の電位を主電極４２の電位よりも高くし、ｐ形半導体層３４と酸化膜４６の界面に電子のチャンネルを形成させる。これにより主電極４１側からのホールは、ｐ形半導体層３６から、ｎ形半導体層３７と酸化膜４５の界面のホールのチャンネルを通って、ｐ形半導体層３８へ流れる。主電極４２側からの電子は、ｎ形半導体層３５から、ｐ形半導体層３４と酸化膜４６の界面の電子のチャンネルを通って、ｎ形半導体層３３へ流れる。
【０１１８】
この第３の方法では、ｎ形半導体層３３を主電極４２側から主電極４１側に向かって流れる電子は、ｐ形半導体層３２を通り抜ける場合に拡散電位を乗り越えることになる。同様にｐ形半導体層３８を主電極４１側から主電極４２側に向かって流れるホールは、ｎ形半導体層３９を通り抜ける場合に拡散電位を乗り越えることになる。
【０１１９】
また、ｎ形半導体層３３を流れる電子はｐ形半導体層３８へ流れ、ｐ形半導体層３８を流れるホールはｎ形半導体層３３へ流れることも可能であり、この場合にはダブルインジェクションによる伝導度変調が起き、抵抗が低くなる。このように、ホールと電子が両方とも注入されるため、ＩＧＢＴと同様な伝導度変調が生じる。そのため、耐圧が高い用途に使用する場合には、有効である。
【０１２０】
以上において、主電極４１から主電極４２に向かって電流を流す場合を説明したが、主電極４２から主電極４１に流す場合も同様である。また、この双方向スイッチをダイオードのように動作させることも可能である。
【０１２１】
この実施形態における電流を流す第３の方法は、逆方向に対しては電流を阻止する方法であり、逆方向には電流は流れない。そのためダイオードとして機能する。
【０１２２】
また、他の方法としては、４つの電流制御部のうちどれか一つだけオンにすれば、ダイオードとして機能する。例えば、主電極４１側の電子電流制御部をオンにすれば、主電極４１側から主電極４２側へ電流は流さないが、主電極４２側から主電極４１側へ電流は流す。別の例としては、主電極４１側のホール電流制御部をオンにすれば、主電極４１側から主電極４２側へ電流は流すが、主電極４２側から主電極４１側へ電流は流さない。
【０１２３】
この特性は、帰還ダイオードまたは還流ダイオードとして用いることが可能である。またコイルなどのリアクトルや漏れインダクタンスがある回路で完全に電流を止めることが出来ない場合にダイオードが用いられているが、その場合のダイオードと同様に用いることが可能である。またダイオード特性を用いてエネルギーを回生する必要がある場合にも用いることが可能である。
【０１２４】
以上で絶縁基板上に形成された電界効果形の電流制御部を持つ横形双方向スイッチを述べた。しかしこの層構造を持つ縦形デバイスも可能である。電子電流制御部とホール電流制御部はトレンチ構造などを用いて絶縁する。またこのトレンチ構造にゲート部を形成すれば、スーパージャンクションを構成するｎ形半導体層とｐ形半導体層が繰り返す周期を短くすることが可能である。またイオン注入やエピ成長を用いてｎ形とｐ形の層構造を形成すればよい。
【０１２５】
（実施形態３）
制御電極を制御する制御回路の電源が入っていない場合、つまり通常時（ノーマル）の場合の電源装置の設計は重要である。モーター等の制御では、主電源が切れた時や停電時などにゲート制御回路が動作しなくなった時、電流を帰還させてエネルギーの回生を行ったり、回路を保護する必要がある。
【０１２６】
現状では、そのためのダイオードクランプ回路などを別に用いている。しかし、ゲート回路が機能しない場合に双方向スイッチが帰還ダイオードとして機能することが可能であれば、電流を帰還させる回路が不必要になる。
【０１２７】
そのためには、図５に示す電界効果形の電流制御部を用いた双方向スイッチにおいて、電流制御部のしきい電圧を制御すれば良い。双方向スイッチを通常時（ノーマル）の時にダイオード動作させたり、拡散電位なしにオンにさせたりすることが可能になる。しきい制御のためには、図９に示すようにしきい制御のための層を設ければ良い。
【０１２８】
図９では、主電極、制御電極、およびＭＯＳ構造部の酸化膜は示してないが、図５と同じである。図９に示す構造は、図５に示す構造において、電流制御部の制御電極下の絶縁体もしくは酸化膜と、その下の半導体との界面のチャンネルを形成する部分に、しきい電圧を制御するための層を作成したものである。
【０１２９】
ｎ形半導体層３１、ｐ形半導体層３２、しきい電圧制御層４７、ｎ形半導体層３３、しきい電圧制御層４８、ｐ形半導体層３４、ｎ形半導体層３５の並ぶ部分の断面構造を図１０に示す。ｐ形半導体層３６、ｎ形半導体層３７、しきい電圧制御層４９、ｐ形半導体層３８、しきい電圧制御層５０、ｎ形半導体層３９、ｐ形半導体層４０の並ぶ部分の断面構造を図１１に示す。
【０１３０】
しきい電圧制御層４７は主電極４１側の電子電流制御部のしきい電圧を制御する。しきい電圧制御層４８は主電極４２側の電子電流制御部のしきい電圧を制御する。しきい電圧制御層４９は主電極４１側のホール電流制御部のしきい電圧を制御する。しきい電圧制御層５０は主電極４２側のホール電流制御部のしきい電圧を制御する。
【０１３１】
しきい電圧の制御は、しきい電圧制御層のドーピング濃度を変化させれば良い。またしきい電圧は、制御電極との間にある酸化膜などの絶縁膜の厚さにも依存する。これは、従来からの設計方法を用いればよい。
【０１３２】
電子電流制御部をノーマリオンにするには、電子のチャンネルが形成されるｐ形半導体層と酸化膜の界面、つまりｐ形半導体層の表面に、ｎ形のしきい電圧制御層があればよい。イオン注入や拡散などにより薄いｎ形半導体層を形成する。イオン注入量と厚さは、制御電極の電位が主電極の電位と等しいならば、このｎ形半導体層が、電子を流すチャンネルとして機能するように設計する。しきい電圧が−３から−５Ｖ程度になるように設計しておけばよい。
【０１３３】
しきい電圧制御層のやや高めの濃度にｎ形にドーピングしておけば、しきい電圧をより低く、例えば−１０Ｖ以下にすることも可能である。一方で、ｐ形にすれば、＋５Ｖ程度にできる。同様に高めの濃度にｐ形にしておけば、＋１０Ｖ以上にもできる。
【０１３４】
同様にホール電流制御部をノーマリオンにするには、ホールのチャンネルが形成されるｎ形半導体層と酸化膜の界面、つまりｎ形半導体層の表面に、ｐ形のしきい電圧制御層があればよい。イオン注入や拡散などにより薄いｐ形半導体層を形成する。イオン注入量と厚さは、制御電極の電位が主電極の電位と等しいならば、このｐ形半導体層が、ホールを流すチャンネルとして機能するように設計する。しきい電圧が３から５Ｖ程度になるように設計しておけばよい。
【０１３５】
しきい電圧制御層のやや高めの濃度にｐ形にドーピングしておけば、しきい電圧をより高く例えば１０Ｖ以上にすることも可能である。一方で、ｎ形にすれば、−５Ｖ程度にできる。同様に高めの濃度にｎ形にしておけば、−１０Ｖ以下にもできる。
【０１３６】
以下にしきい電圧制御を行い、ノーマルな状態でダイオードとして機能させる場合について述べる。第１の方法は、ダイオードとして機能させたい場合の順方向の下流側、つまり電流を流す場合の下流側の主電極の電子電流制御部をノーマリオンにする。その他の３つの電流制御はノーマリオフにしておく。例えば、主電極４１の電位が主電極４２の電位より高いときに電流を流し、主電極４１の電位が主電極４２の電位より低いときに電流を阻止するダイオードとして機能させるには、主電極４２側の電子電流制御部をノーマリオンにしておく。
【０１３７】
また、通常時（ノーマル）において、言い換えれば主電源が切れた時や停電時において、制御電極４３の電位と主電極４１の電位を等しくするように、制御電極４３を駆動する制御電源回路を設計しておけば、制御電極４３によって制御する電子電流制御部とホール電流制御部はノーマリオフ構造となる。
【０１３８】
同様に、通常時（ノーマル）において、制御電極４４の電位と主電極４２の電位を等しくするように、制御電極４４を駆動する制御電源回路を設計しておく。こうしておけば、制御電極４４によって制御する電子電流制御部はノーマリオン構造となる。またホール電流制御部はノーマリオフ構造となる。このような構造と制御方法により双方向スイッチは通常時（ノーマル）においては、ダイオードとして機能する。また、この構造では電子電流だけが流れる。
【０１３９】
第２の方法は、ダイオードとして機能させたい場合の順方向の上流側、つまり電流を流す場合の上流側の主電極のホール電流制御部をノーマリオンにする。その他の３つの電流制御はノーマリオフにしておく。例えば、主電極４１の電位が主電極４２の電位より高いときに電流を流し、主電極４１の電位が主電極４２の電位より低いときに電流を阻止するダイオードとして機能させるには、主電極４１側のホール電流制御部をノーマリオンにしておく。
【０１４０】
制御電極の制御方法を第１の方法と同様に行えば、この構造の双方向スイッチは通常時つまりノーマルにおいては、ダイオードとして機能する。また、この構造ではホール電流だけが流れる。
【０１４１】
以上、ノーマルな状態でダイオードとして機能する第１の方法と第２の方法を述べたが、両方とも組み合わせれば、順方向に電流が流れる時にスーパージャンクション構造部に電子とホールの両方が流れるため、低抵抗のダイオードとなる。
【０１４２】
（実施形態４）
以上、ノーマルな状態に、ダイオードとして動作させる方法について述べたが、ノーマリオンの双方向スイッチを作成することも可能である。主電極４１の電位をＶ１、主電極４２の電位をＶ２とする。また、制御電極４３の電位をＶｃ１、制御電極４４の電位をＶｃ２とする。またしきい電圧は、通常主電極の電位に対する制御電極の電位として定義される。例えば、ＦＥＴではソース電位に対するゲート電位である。
【０１４３】
主電極１側の電子電流制御部のしきい電圧をＶｎ１、ホール電流制御部のしきい電圧をＶｐ１とする。Ｖｃ１−Ｖ１  ＞  Ｖｎ１ならば、電子電流制御部はオンである。そうでないならば、オフである。同様に、Ｖｃ１−Ｖ１  ＜  Ｖｐ１ならば、ホール電流制御部はオンである。そうでないならば、オフである。
【０１４４】
同様に主電極２側の電子電流制御部のしきい電圧をＶｎ２、ホール電流制御部のしきい電圧をＶｐ２とする。Ｖｃ２−Ｖ２  ＞  Ｖｎ２ならば、電子電流制御部はオンである。そうでないならば、オフである。同様に、Ｖｃ２−Ｖ２  ＜  Ｖｐ２ならば、ホール電流制御部はオンである。そうでないならば、オフである。
【０１４５】
また制御電極を制御する回路は、ノーマルな状態において、Ｖ１＝Ｖｃ１、Ｖ２＝Ｖｃ２となるように、設計する。この場合に、しきい電圧制御層を、Ｖｎ１  ＜  ０  ＜  Ｖｐ１、かつ、Ｖｎ２  ＜  ０  ＜  Ｖｐ２、となるように設計しておけば、ノーマリオンの双方向スイッチになる。
【０１４６】
（実施形態５）
またノーマルな状態で、ダイオードとして作用し、オンの場合には、電子電流もホール電流も両方とも拡散電位なしに流れるようにすることが可能である。例えば、ノーマルで、主電極１から主電極２に電流が流れるダイオードとして用いる場合については、０  ＜  Ｖｎ１  ＜  Ｖｐ１  かつ、Ｖｎ２  ＜  Ｖｐ２  ＜  ０  の条件を満たすように、しきい電圧を制御する。
【０１４７】
このようにしておけば、主電極２１側は、Ｖｃ１−Ｖ１  ＜  Ｖｎ１  の時、ホール電流制御部のみオン。Ｖｎ１  ＜  Ｖｃ１−Ｖ１  ＜  Ｖｐ１  の時、ホール電流制御部と電子電流制御部の両方がオン。Ｖｐ１  ＜  Ｖｃ１−Ｖ１  の時、電子電流制御部のみオンとなる。
【０１４８】
また、主電極４２側は、次のようになる。Ｖｃ２−Ｖ２  ＜  Ｖｎ２  の時、ホール電流制御部のみオン。Ｖｎ２  ＜  Ｖｃ２−Ｖ２  ＜  Ｖｐ２  の時、ホール電流制御部と電子電流制御部の両方がオン。Ｖｐ２  ＜  Ｖｃ２−Ｖ２  の時、電子電流制御部のみオンとなる。具体的には、例えば、Ｖｎ１＝５Ｖ、Ｖｐ１＝１５Ｖ、Ｖｎ２＝−１５Ｖ，Ｖｐ２＝−５Ｖとする。
【０１４９】
そして、電流制御電極の回路設計は以下のようにする。ノーマルの場合には、制御電極と主電極の電位が等しい、つまり、Ｖｃ１−Ｖ１＝０、かつＶｃ２−Ｖ２＝０になるようにする。このときに、Ｖｃ１−Ｖ１は、０Ｖ、＋１０Ｖ、＋２０Ｖの３レベルで制御する。また、Ｖｃ２−Ｖ２は、−２０Ｖ、−１０Ｖ、０Ｖの３レベルで制御する。
【０１５０】
ノーマルの時、つまりＶｃ１−Ｖ１＝０、かつＶｃ２−Ｖ２＝０の時は、主電極４１から主電極４２へは電流を流し、主電極４２から主電極４１へは電流を阻止するダイオードとして動作する。また、Ｖｃ１−Ｖ１＝１０Ｖ，Ｖｃ２−Ｖ２＝−１０Ｖにすると、拡散電位なしに、ホール電流と電子電流を流すことが可能となる。Ｖｃ１−Ｖ１＝２０Ｖ，Ｖｃ２−Ｖ２＝−２０Ｖにすると、主電極４１から主電極４２へは電流を阻止し、主電極４２から主電極４１へは電流を流すダイオードとして動作する。
【０１５１】
（実施形態６）
つぎに、ラッチアップを止める方法について述べる。実施形態２では、主電極４１はｎ形半導体層３７に接続しており、主電極４２はｎ形半導体層３９に接続している。また、ｎ形半導体層３３とｐ形半導体層３８の間には、絶縁膜はない。そのため、やはり素子の形状にも依存するが、たとえば主電極４１の電位を主電極４２の電位よりも高い場合には、ｎ形半導体層３９から制御電極４４の近辺のｐ形半導体層３８の一部を通りすぐにｎ形半導体層３３へ抜け、ｎ形半導体層３３を通って制御電極４３の近辺でｐ形半導体層３８の一部を通りすぐにｎ形半導体層３７へ抜ける電子の流れる通路がある。これを電子の流れのパスＡとする。このパスＡを通る電子の流れは、何回もｐｎ接合を通るため、単独では考えられない。
【０１５２】
また、同様に、主電極４１はｐ形半導体層３２に接続しており、主電極４２はｐ形半導体層３４に接続している。また、ｎ形半導体層３３とｐ形半導体層３８の間には、絶縁膜はない。そのため、素子の形状にも依存するが、たとえば主電極４１の電位を主電極４２の電位よりも高い場合には、ｐ形半導体層３２から制御電極４３の近辺のｎ形半導体層３３の一部を通りすぐにｐ形半導体層３８へ抜け、ｐ形半導体層３８を通って制御電極４４の近辺でｎ形半導体層３３の一部を通りすぐにｐ形半導体層３４へ抜けるホールの流れる通路がある。これをホールの流れのパスＢとする。このパスＢを通るホールの流れは、何回もｐｎ接合を通るため、単独では考えられない。
【０１５３】
しかしながら、素子に流れる電流量が多く、パスＡの電子の流れと、パスＢのホールの流れが両方存在する時について考える。電子とホールの流れが一致する部分においては、伝導度変調が起こり抵抗が小さくなる。制御電極４３の近辺においては、電子とホールの両方の流れがあるため、抵抗が小さくなる。制御電極４４の近辺においても、電子とホールの両方の流れがあるため、抵抗が小さくなる。そのため、ｐｎ接合があっても流れ続けることになる。
【０１５４】
このような電流を阻止するためには、電圧の高い主電極側のホール電流制御部をオフにして電子電流制御部をオンにし、電圧の低い主電極側の電子電流制御部をオフにしてホール電流制御部をオンにする。たとえば、主電極４１の電位が主電極４２の電位よりも高い状態で流れるこのような電流を阻止する場合、制御電極４３の電位を主電極４１よりも高くし、制御電極４４の電位を主電極４２よりも低くする。
【０１５５】
この時、主電極４１側では、制御電極４３の電位により、酸化膜４５とｐ形半導体層３２の界面に電子のチャンネルが形成される。そのため、ｎ形半導体層３３を通って主電極４１へ向かう電子は、拡散電位を乗り越える必要がなく、酸化膜４５とｐ形半導体層３２の界面のチャンネルを通って、ｎ形半導体層３１へ通りぬける。
【０１５６】
この電子の流れはｐ形半導体層３２の表面のチャンネルを通過するため、ｎ形半導体層３３を通って制御電極４３の近辺でｐ形半導体層３８の一部を通りすぐにｎ形半導体層３７へ抜ける電子の流れよりも、障壁が小さい。
【０１５７】
ホールの流れについても同様である。主電極４２側では、制御電極４４の電位により、酸化膜４６とｎ形半導体層３９の界面にホールのチャンネルが形成される。そのため、ｐ形半導体層３８を通って主電極４２へ向かうホールは、拡散電位を乗り越える必要がなく、酸化膜４６とｎ形半導体層３９の界面のチャンネルを通って、ｐ形半導体層４０へ通りぬける。
【０１５８】
このホールの流れはｎ形半導体層３９の表面のチャンネルを通過するため、ｐ形半導体層３８を通って制御電極４４の近辺でｎ形半導体層３３の一部を通りすぐにｐ形半導体層３４へ抜けるホールの流れよりも、障壁が小さい。
【０１５９】
そのため、以上述べたように、電圧の高い主電極側のホール電流制御部をオフにして電子電流制御部をオンにし、電圧の低い主電極側の電子電流制御部をオフにしてホール電流制御部をオンにする方法を用いれば、電子の流れとホールの流れを切り分けられ、ラッチアップをせずに、素子を安定に止めることが可能である。
【０１６０】
（実施形態７）
しかしながら、制御電極での制御では阻止できない場合には、構造を変える必要がある。ラッチアップが起こるのは、電子の流れのパスＡとホールの流れのパスＢが両方存在する場合である。
【０１６１】
そのような電流パスを防ぐために、図５及び図９の構造において、ベース層に相当し、制御電極のＭＯＳ構造があるｐ形半導体層３２やｐ形半導体層３４、ｎ形半導体層３７やｎ形半導体層３９を各々二つに分ける構造が有効である。例えば、ｐ形半導体層３２においては、主電極４１にコンタクトする部分と、ＭＯＳ構造がある部分の二つに分ける。ＭＯＳ構造のあるベース層はフローティングになるので、必要に応じて、例えば電子電流制御部においては、制御電極４３の制御により主電極４１にコンタクトするｐ形半導体層の部分から、ＭＯＳ構造がある部分へのホールの供給を行うのが有効である。
【０１６２】
図１２に構造を示す。またこの構造の主電極、制御電極、絶縁膜を取り去った半導体構造の表面を図１３に示す。また、ｐ形半導体層６７、ｎ形半導体層５１、ｐ形半導体層５２、ｎ形半導体層５３、ｐ形半導体層５４、ｎ形半導体層５５、ｐ形半導体層６８の並ぶ部分の断面構造、つまり図１３でＡ−Ｂ方向に沿った断面構造を図１４に示す。ｎ形半導体層６９、ｐ形半導体層５６、ｎ形半導体層５７、ｐ形半導体層５８、ｎ形半導体層５９、ｐ形半導体層６０、ｎ形半導体層７０の並ぶ部分の断面構造、つまり図１３でＣ−Ｄ方向に沿った断面構造を図１５に示す。
【０１６３】
この構造では、ｐ形半導体層５２が直接第１の主電極６１とコンタクトしないようにしてあり、新たに主電極６１にコンタクトするｐ形半導体層６７を設けている。そしてｐ形半導体層５２とｐ形半導体層６７の間のホールの流れを第１の制御電極６３で制御ができるようになっている。ｐ形半導体５４についても直接第２の主電極６２とコンタクトしないようにしてあり、新たに主電極６２にコンタクトするｐ形半導体層６８を設けている。そしてｐ形半導体層５４とｐ形半導体層６８の間のホールの流れを第２の制御電極６４で制御ができるようになっている。
【０１６４】
また、ｎ形半導体層５７が直接第１の主電極６１とコンタクトしないようにしてあり、新たに主電極６１にコンタクトするｎ形半導体層６９を設けている。そしてｎ形半導体層５７とｎ形半導体層６９の間の電子の流れを、第１の制御電極６３で制御ができるようになっている。ｎ形半導体５９についても直接第２の主電極６２とコンタクトしないようにしてあり、新たに主電極６２にコンタクトするｎ形半導体層７０を設けている。そしてｎ形半導体層５９とｎ形半導体層７０の間の電子の流れを、第２の制御電極６４で制御ができるようになっている。
【０１６５】
この構造においては、ゲートがオフの場合には、ｐ形半導体層５２やｐ形半導体層５４、ｎ形半導体層５７、ｎ形半導体層５９に、電子やホールが供給されないため、問題が発生しない。
【０１６６】
（実施形態８）
主電極の電流を制御する電子電流制御部とホール電流制御部を絶縁層を用いて電気的に絶縁すると、絶縁層の幅だけ電流の流れる領域が狭くなる。また、絶縁基板上の素子が厚いと、垂直な絶縁層を作成する工程は困難になる。そのため、絶縁層を用いない実施形態を示す。
【０１６７】
この双方向スイッチは集積化が可能なように、ｐ形又はｎ形のシリコン半導体上に形成された埋め込み酸化膜上に形成されている。この構造を図１６に示す。また半導体の構造を示すために、主電極と制御電極、および酸化膜を取り去った半導体表面構造を図１７に示す。
【０１６８】
また、ｎ形半導体層７１、ｐ形半導体層７６、ｎ形半導体層７３、ｐ形半導体層８０、ｎ形半導体層７５の並ぶ部分の断面構造、つまり図１７でＡ−Ｂ方向に沿った断面構造を図１８に示す。ｐ形半導体層７６、ｎ形半導体層７３、ｐ形半導体層７８、ｎ形半導体層７３、ｐ形半導体層８０の並ぶ部分の断面構造、つまり図１７でＣ−Ｄ方向に沿った断面構造を図１９に示す。
【０１６９】
この素子の半導体の構造は、第１の主電極８１に電気的に接続したｎ形半導体層７１とｐ形半導体層７６、二つの主電極の電流制御部の間にあるｎ形半導体層７３とｐ形半導体層７８、及び第２の主電極８２に電気的に接続したｎ形半導体層７５とｐ形半導体層８０からなる。
【０１７０】
第１の主電極８１に出入りする電子電流を制御する第１の電子電流制御部は、主電極８１に電気的に接続するｎ形半導体層７１と、第１の制御電極８３と、制御電極８３の下部にある酸化膜８５と、酸化膜８５の下部にあるｐ形半導体層７６からなる。ｐ形半導体層７６と酸化膜８５の界面にはチャンネルが形成される。制御電極８３に加えた電圧によりチャンネル内の電子密度が制御され、ｎ形半導体層７１とｎ形半導体層７３の間を流れる電子電流が制御される。
【０１７１】
第２の主電極８２に出入りする電子電流を制御する第２の電子電流制御部は、主電極８２に電気的に接続するｎ形半導体層７５と、第２の制御電極８４と、制御電極８４の下部にある酸化膜８６と、酸化膜８６の下部にあるｐ形半導体層８０からなる。ｐ形半導体層８０と酸化膜８６の界面にはチャンネルが形成される。制御電極８４に加えた電圧によりチャンネル内の電子密度が制御され、ｎ形半導体層７５とｎ形半導体層７３の間を流れる電子電流が制御される。
【０１７２】
第１の主電極８１に出入りするホール電流を制御する第１のホール電流制御部は、主電極８１に電気的に接続するｐ形半導体層７６と、第１の制御電極８３と、制御電極８３の下部にある酸化膜８５と、酸化膜８５の下部にあるｎ形半導体層７３からなる。ｎ形半導体層７３と酸化膜８５の界面にはチャンネルが形成される。制御電極８３に加えた電圧によりチャンネル内のホール密度が制御され、ｐ形半導体層７６とｐ形半導体層７８の間を流れるホール電流が制御される。
【０１７３】
第２の主電極８２に出入りするホール電流を制御する第２のホール電流制御部は、主電極８２に電気的に接続するｐ形半導体層８０と、第２の制御電極８４と、制御電極８４の下部にある酸化膜８６と、酸化膜８６の下部にあるｎ形半導体層７３からなる。ｎ形半導体層７３と酸化膜８６の界面にはチャンネルが形成される。制御電極８４に加えた電圧によりチャンネル内のホール密度が制御され、ｐ形半導体層８０とｐ形半導体層７８の間を流れるホール電流が制御される。
【０１７４】
通常のトランジスタでは、ゲート電圧によりチャンネルを形成するベース層のドーピング濃度はドリフト層よりも高くし、オフ時にベース層に空乏層が伸びないようにする。一方、図１６に示す素子では、ホール電流制御部のベース層に相当するｎ形半導体層７３は、スーパージャンクションの設計で決まるドーピング濃度であり、それほど高くない。それは、スーパージャンクション構造で電界マネージメントが行われるため、ホール電流制御部の制御電極下に空乏層が伸びにくいためである。
【０１７５】
しかしながら、スーパージャンクション構造を形成するｎ形半導体層７３の幅が広い場合は十分とはいえない。その時は、このホール電流制御部の酸化膜の下部のみ、ドーピング濃度の高い層を設けると良い。
【０１７６】
（実施形態９）
この構造を図２０に示す。主電極、制御電極、酸化膜は取り除いた構造である。これは、図１６の素子において、ホール電流を制御する部分の酸化膜の下の部分にのみ、ドーピング濃度の高いｎ形半導体層を用いる構造である。主電極８１側のホール電流制御には、ｎ形半導体層７７を形成してある。主電極８２側のホール電流制御には、ｎ形半導体層７９を形成してある。これにより、空乏層が酸化膜下に伸びるのを防ぐことが可能となる。  
【０１７７】
（実施形態１０）
図１６および図２０に示す構造においては、半導体の属性であるｎ形およびｐ形をそのまま逆転させても素子は動作することがわかる。また、主電極１側と主電極２側で対称である必要はない。その構造を図２１に示す。主電極、制御電極、酸化膜は取り除いた構造である。また絶縁基板上の素子を構成する半導体層は、膜厚方向に均一である。このような構造でも動作可能である。
【０１７８】
（実施形態１１）
さらに半導体層を厚くできる構造の実施形態を図２２に示す。図２２では、やはり半導体構造がわかるように主電極や制御電極、絶縁膜は取り除いてある。主電極や制御電極絶縁膜の位置は、図１６と同様である。これは絶縁基板１上に形成してある。しかし、絶縁基板は必要ではなく、高抵抗基板やｐ形基板などに作成することが可能である。
【０１７９】
図２２において、ｎ形半導体層９１、ｎ形半導体層９３、ｎ形半導体層９５が半導体表面に並ぶ位置での断面図を、図２３に示す。同じく図２２において、ｐ形半導体層９６、ｐ形半導体層９８、ｐ形半導体層１００が半導体表面に並ぶ位置での断面図を、図２４に示す。
【０１８０】
この素子の半導体の構造は、第１の主電極１０１に電気的に接続したｎ形半導体層９１とｐ形半導体層９６、二つの電流制御部の間にありスーパージャンクションを構成するｎ形半導体層９３とｐ形半導体層９８、及び第２の主電極１０２に電気的に接続したｎ形半導体層９５とｐ形半導体層１００からなる。
【０１８１】
第１の主電極１０１に出入りする電子電流を制御する第１の電子電流制御部は、主電極１０１に電気的に接続するｎ形半導体層９１と、第１の制御電極１０３と、制御電極１０３の下部にある酸化膜１０５と、酸化膜１０５の下部にあるｐ形半導体層９６からなる。ｐ形半導体層９６と酸化膜１０５の界面にはチャンネルが形成される。制御電極１０３に加えた電圧によりチャンネル内の電子密度が制御され、ｎ形半導体層９１とｎ形半導体層９３の間を流れる電子電流が制御される。
【０１８２】
第２の主電極１０２に出入りする電子電流を制御する第２の電子電流制御部は、主電極１０２に電気的に接続するｎ形半導体層９５と、第２の制御電極１０４と、制御電極１０４の下部にある酸化膜１０６と、酸化膜１０６の下部にあるｐ形半導体層１００からなる。ｐ形半導体層１００と酸化膜１０６の界面にはチャンネルが形成される。制御電極１０４に加えた電圧によりチャンネル内の電子密度が制御され、ｎ形半導体層９５とｎ形半導体層９３の間を流れる電子電流が制御される。
【０１８３】
第１の主電極１０１に出入りするホール電流を制御する第１のホール電流制御部は、主電極１０１に電気的に接続するｐ形半導体層９６と、第１の制御電極１０３と、制御電極１０３の下部にある酸化膜１０５と、酸化膜１０５の下部にあるｎ形半導体層９３からなる。ｎ形半導体層９３と酸化膜１０５の界面にはチャンネルが形成される。制御電極１０３に加えた電圧によりチャンネル内のホール密度が制御され、ｐ形半導体層９６とｐ形半導体層９８の間を流れるホール電流が制御される。
【０１８４】
第２の主電極１０２に出入りするホール電流を制御する第２のホール電流制御部は、主電極１０２に電気的に接続するｐ形半導体層１００と、第２の制御電極１０４と、制御電極１０４の下部にある酸化膜１０６と、酸化膜１０６の下部にあるｎ形半導体層９３からなる。ｎ形半導体層９３と酸化膜１０６の界面にはチャンネルが形成される。制御電極１０４に加えた電圧によりチャンネル内のホール密度が制御され、ｐ形半導体層１００とｐ形半導体層９８の間を流れるホール電流が制御される。
【０１８５】
図２２に示す構造において、半導体の属性であるｎ形およびｐ形をそのまま逆転させても素子は動作することがわかる。
【０１８６】
（実施形態１２）
図２５は、電子電流制御とホール電流制御を同じ構造が兼ねている双方向スイッチである。この双方向スイッチは、ｐ形又はｎ形のシリコン半導体上に形成された埋め込み酸化膜上に形成されている。
【０１８７】
ｎ形半導体層１１１とｐ形半導体層１１６は主電極１２１に電気的に接続する。ｐ形半導体層１２０とｎ形半導体層１１５は主電極１２２に電気的に接続する。ｐ形半導体層１１６とｐ形半導体層１２０の間には、ｎ形半導体層１１７がある。ｎ形半導体層１１７の下には、ｐ形半導体層１１８とｎ形半導体層１１３が周期的に積層されている。ｎ形半導体層１１７と、周期的に積層されたｐ形半導体層１１８とｎ形半導体層１１３はスーパージャンクション構造を構成している。
【０１８８】
ｎ形半導体層１１１とｐ形半導体層１１６、ｎ形半導体層１１７、周期的に積層されたｐ形半導体層１１８とｎ形半導体層１１３の側面には、酸化膜１２５と制御電極１２３が形成されている。ｎ形半導体層１１５とｐ形半導体層１２０、ｎ形半導体層１１７、周期的に積層されたｐ形半導体層１１８とｎ形半導体層１１３の側面には、酸化膜１２６と制御電極１２４が形成されている。
【０１８９】
第１の主電極１２１に出入りする電子電流の制御は、ｐ形半導体層１１６と酸化膜１２５の界面に形成されるチャンネルと、ｐ形半導体層１１８と酸化膜１２５の界面に形成されるチャンネルを第１の制御電極１２３の電位で制御することにより行われる。制御電極１２３の電位を主電極１２１の電位よりも高くすることにより、ｐ形半導体層１１６と酸化膜１２５の界面と、ｐ形半導体層１１８と酸化膜１２５の界面に電子のチャンネルが形成される。その結果、主電極１２１に電気的に接続するｎ形半導体層１１１からｎ形半導体層１１７やｎ形半導体層１１３に電子が流れることが可能になる。また逆方向にも流れることが可能になる。
【０１９０】
第１の主電極１２１に出入りするホール電流の制御は、ｎ形半導体層１１７と酸化膜１２５の界面に形成されるチャンネルと、ｎ形半導体層１１３と酸化膜１２５の界面に形成されるチャンネルを第１の制御電極１２３の電位で制御することにより行われる。制御電極１２３の電位を主電極１２１の電位よりも低くすることにより、ｎ形半導体層１１７と酸化膜１２５の界面と、ｎ形半導体層１１３と酸化膜１２５の界面にホールのチャンネルが形成される。その結果、主電極１２１に電気的に接続するｐ形半導体層１１６からｐ形半導体層１１８にホールが流れることが可能になる。また逆方向にも流れることが可能になる。
【０１９１】
第２の主電極１２２側の電子電流の制御、およびホール電流の制御も同様である。また、電流の阻止やダイオード動作もＭＯＳ構造を用いた他の実施形態と同様である。
【０１９２】
以上において、電流制御を全て直接制御電極により行う方法について述べた。それ以外の方法として反対側の主電極から流れてくる電流により制御する方法である。たとえば、第１の主電極側から流れてくる電子の流れにより、第２の主電極側から流れ出るホールの流れをオンにする方法である。この場合には、制御電極の数が減ることになる。以下この方法について述べる。
【０１９３】
この方法は、反対側の主電極からの電子の流れによりホールの流れをオンにするか、あるいは、反対側の主電極からのホールの流れにより電子の流れをオンにする。そのため双方向にスイッチする場合には、３通りの方法がある。
【０１９４】
第１の方法は、二つの主電極のホール電流の制御を、両方とも反対側からの電子電流によりオンにする方法である。第２の方法は、二つの主電極の電子電流の制御を、両方とも反対側からのホール電流によりオンにする方法である。第３の方法は、片方の主電極の電子電流とホール電流の制御を、両方とも反対側からのホール電流と電子電流により各々オンにする方法である。
【０１９５】
第１の方法について述べる。第１の主電極に制御電極により制御する第１の電子電流制御部を形成し、第２の主電極に制御電極により制御する第２の電子電流制御部を形成する。また第１の主電極に第２の主電極側からの電子電流によりホール電流をオンにする第１のホール電流制御部を形成し、第２の主電極に第１の主電極側からの電子電流によりホール電流をオンにする第２のホール電流制御部を形成する。
【０１９６】
第１の電子電流制御部と第２のホール電流制御部の間は第１のｎ形半導体層を形成を形成する。また、第２の電子電流制御部と第１のホール電流制御部の間は第２のｎ形半導体層を形成する。
【０１９７】
スーパージャンクション構造を用いない場合には、第１の主電極側の電流制御部と第２の主電極側の電流制御部の間は、ｎ形半導体層だけになるので、第１のｎ形半導体層と第２のｎ形半導体層は同じものになる。また第１のｎ形半導体層と第２のｎ形半導体層は同じであっても良い。
【０１９８】
（実施形態１３）
この電子電流制御部にＭＯＳ構造を用いた場合の構造の実施形態を図２６に示す。この場合には、主電極がＭＯＳ構造のｐ形ベース層にも電気的に接続しているため、このｐ形ベース層を通してホールの電流を流すことが可能になる。そのため簡単な構造になる。
【０１９９】
この双方向スイッチは集積化が可能なように、ｐ形又はｎ形のシリコン半導体上に形成された埋め込み酸化膜を用いた絶縁基板１上に形成されている。また半導体の構造を示すために、主電極と制御電極、および酸化膜を取り去った構造を図２７に示す。絶縁基板１上の半導体の層構造は、電子電流制御部を除き、厚さ方向に一様である。また半導体の表面構造を図２８に示す。
【０２００】
図２８のＡ―Ｂに沿った断面構造、つまりｎ形半導体層１３１、ｐ形半導体層１３２、ｎ形半導体層１３３、ｐ形半導体層１３４、ｎ形半導体層１３５が半導体表面に並ぶ位置での断面図を図２９に示す。
【０２０１】
同じく図２８のＣ―Ｄに沿った断面構造、つまりｎ形半導体層１３７、ｐ形半導体層１３８、ｎ形半導体層１３９が半導体表面に並ぶ位置での断面図を、図３０に示す。
【０２０２】
第１の主電極１４１に出入りする電子電流を制御する第１の電子電流制御部は、主電極１４１に電気的に接続するｎ形半導体層１３１と、第１の制御電極１４３と、制御電極１４３の下部にある酸化膜１４５と、酸化膜１４５の下部にあり主電極１４１に電気的に接続するｐ形半導体層１３２からなる。ｐ形半導体層１３２と酸化膜１４５の界面にはチャンネルが形成される。制御電極１４３に加えた電圧によりチャンネル内の電子密度が制御され、ｎ形半導体層１３１とｎ形半導体層１３３の間を流れる電子電流が制御される。これは通常のＭＯＳゲート構造である。
【０２０３】
第１の主電極１４１に出入りするホール電流は、主電極１４１に電気的に接続するｐ形半導体層１３２を通して流れる。主電極１４２側よりｎ形半導体層１３３を通ってきた電子によりオンになる。主電極１４２側よりｎ形半導体層１３３を通ってきた電子は、ｎ形半導体層１３３とｐ形半導体層１３２の間に存在する拡散電位を乗り越えてｐ形半導体層１３２へ流れる。このとき同時に、ｐ形半導体層１３２からｎ形半導体層１３３へホールが流れる。これはｐｎダイオードの順方向と同じ動作である。ｐ形半導体層１３２とｎ形半導体層１３３が形成するｐｎ接合が、第１のホール電流制御部として動作する。
【０２０４】
ｐ形半導体層１３２からｎ形半導体層１３３へホールが流れたホールは、その後ｐ形半導体層１３８にも流れる。ｐ形半導体層１３８中を主電極１４２側へ流れるホールは、ｐ形半導体層１３８とｎ形半導体層１３９の形成する拡散電位を乗り越えて、ｎ形半導体層１３９へ流れる。これは、ｐｎダイオードの順方向と同じ動作である。そのため、ｎ形半導体層１３９より電子が供給される。
【０２０５】
第２の主電極１４２に出入りする電子電流を制御する第２の電子電流制御部は、主電極１４２に電気的に接続するｎ形半導体層１３５と、第２の制御電極１４４と、制御電極１４４の下部にある酸化膜１４６と、酸化膜１４６の下部にあり主電極１４２に電気的に接続するｐ形半導体層１３４からなる。ｐ形半導体層１３４と酸化膜１４６の界面にはチャンネルが形成される。制御電極１４４に加えた電圧によりチャンネル内の電子密度が制御され、ｎ形半導体層１３５とｎ形半導体層１３３の間を流れる電子電流が制御される。これは通常のＭＯＳゲート構造である。
【０２０６】
第２の主電極１４２に出入りするホール電流は、主電極１４２に電気的に接続するｐ形半導体層１３４を通して流れる。主電極１４１側よりｎ形半導体層１３３を通ってきた電子によりオンになる。主電極１４１側よりｎ形半導体層１３３を通ってきた電子は、ｎ形半導体層１３３とｐ形半導体層１３４の間に存在する拡散電位を乗り越えてｐ形半導体層１３４へ流れる。このとき同時に、ｐ形半導体層１３４からｎ形半導体層１３３へホールが流れる。これはｐｎダイオードの順方向と同じ動作である。ｐ形半導体層１３４とｎ形半導体層１３３が形成するｐｎ接合が、第２のホール電流制御部として動作する。
【０２０７】
ｐ形半導体層１３４からｎ形半導体層１３３へホールが流れたホールは、その後ｐ形半導体層１３８にも流れる。ｐ形半導体層１３８中を主電極１４１側へ流れるホールは、ｐ形半導体層１３８とｎ形半導体層１３７の形成する拡散電位を乗り越えて、ｎ形半導体層１３７へ流れる。これは、ｐｎダイオードの順方向と同じ動作である。そのため、ｎ形半導体層１３７より電子が供給される。
【０２０８】
まず、ｎ形半導体層１３１、ｐ形半導体層１３２、ｎ形半導体層１３３、ｐ形半導体層１３４、ｎ形半導体層１３５、および主電極１４１と主電極１４２、制御電極１４３と制御電極１４４、酸化膜１４５と酸化膜１４６からなる構造だけを見てみる。
【０２０９】
この構造は、ＩＧＢＴにおいて、ｐ形コレクタ層側に、電子の注入構造つまりｎチャンネルのＭＯＳ構造を形成したのと同じである。そのためこの構造だけで動作が可能である。また、両方に電子電流の制御機能があるため、安全動作領域を広げることが可能である。つまりオフ動作が確実に行うことが可能である。
【０２１０】
ＩＧＢＴでコレクタ側にプラスの電圧が加わっている時にオフさせる場合を考える。この時、素子内の電子の排出はｐ形コレクタ層を通って行われる。そのため、ｐ形コレクタ層を通るため、再びホールが注入されることになる。よってラッチアップが起こる要因になる。
【０２１１】
しかし、主電極に電子電流制御部があれば、ｐ形半導体層を通らずに電子が主電極へ抜ける。つまり、図２９の構造において、主電極１４２の方が主電極１４１の電位よりも高く、電子が主電極１４１から主電極１４２へ流れている時にオフする場合に、主電極１４２側の電子電流制御部をオンにしておけば、電子は、ｐ形半導体層１３４を通らずに、電子電流制御部に形成されたｎチャンネルを通って排出することができる。その結果、主電極１４２に接続するｐ形半導体層１３４からのホールの注入が抑えられ、ラッチアップの原因を減らすことが可能となる。
【０２１２】
図２６の素子の安全なオフの方法は、電圧の高い側の主電極側の電子電流の制御をオンにし、電圧の低い側の電子電流の制御をオフにすればよい。また、図２６の素子で、ｎ形半導体層１３３とｐ形半導体層１３８がスーパージャンクション構造を形成している。また、ｎ形半導体層１３７とｐ形半導体層１３８、およびｎ形半導体層１３９とｐ形半導体１３８がｐｎ接合を形成しており、ホールにより電子の注入が起こる。そのため、スーパージャンクション構造であり、かつダブルインジェクションの効果があるため低抵抗化が可能である。
【０２１３】
第２の方法は、二つの主電極の電子電流の制御を、両方とも反対側からのホール電流によりオンにする方法である。これについても、図２５の構造をそのままｎ形とｐ形を反転させれば良い。
【０２１４】
図２６において制御電極は、ｎ形半導体層１３７やｎ形半導体層１３９上にもあるが、この部分は制御にかかわっていない。そのため、この部分は不要であり、取り去るか、この部分だけ酸化膜を厚くすると良い。そして、ｐ形半導体層１３２やｐ形半導体層１３４の表面に形成されるチャンネルだけ制御すればよい。この場合には、ゲート容量が小さくなるという利点がある。
【０２１５】
（実施形態１４）
第３の方法は、片方の主電極の電子電流とホール電流の制御を、両方とも反対側からのホール電流と電子電流により各々オンにする方法である。この構造を図３１に示す。また、図３１において、電子電流制御部分、ｎ形半導体層１５３、ｐ形半導体層１５４が半導体表面に並ぶ位置での断面図を、図３２に示す。同じく図３１において、ホール電流制御部分、ｐ形半導体層１５８、ｐ形半導体層１５９が半導体表面に並ぶ位置での断面図を、図３３に示す。
【０２１６】
第１の主電極１６１側の電子電流制御部とホール電流制御部は、図５の構造と同様である。この構造では、第１の主電極１６１側に第１の電子電流制御部と第１のホール電流制御部がある。第１の電子電流制御部は、ｎ形半導体層１５１とｐ形半導体層１５２などから構成される。第１のホール電流制御部は、ｐ形半導体層１５６とｎ形半導体層１５７などから構成される。
【０２１７】
第１の電子電流制御部と第１のホール電流制御部は別々の電極で制御することも可能である。しかし同じ制御電極により制御した方が、制御回路もプロセスも簡単になる。図３１の構造は、同じ制御電極で制御する構造である。
【０２１８】
第１の電子電流制御部に出入りする電子電流が流れるｎ形半導体層１５３と、第１のホール電流制御部に出入りするホール電流が流れるｐ形半導体層１５８は、スーパージャンクション構造を構成している。
【０２１９】
第２の主電極１６２側の第２の電子電流制御部と第２のホール電流制御部は、ｐｎ接合である。絶縁体４により隔離されている。主電極１６２側のｎ形半導体層１５９より電子が流れる。主電極１６２側のｐ形半導体層１５４よりホールが流れる。
【０２２０】
主電極１６１の電位が主電極１６２の電位よりも高く、主電極１６１から主電極１６２へ電流を流す場合には、制御電極１６３の電位を主電極１６１の電位よりも低くし、第１のホール電流制御部をオンにすれば良い。
【０２２１】
この時、第１のホール電流制御部よりｐ形半導体層１５８を通って流れてきたホール電流は、ｐ形半導体層１５８とｎ形半導体層１５９が形成するｐｎ接合の拡散電位を乗り越えて、主電極１６２へ流れる。これは、ｐｎダイオードの順方向に電流を流すのと同じである。
【０２２２】
よって、同時に電子もｎ形半導体層１５９よりｐ形半導体層１５８へ流れる。つまりｐ形半導体層１５８とｎ形半導体層１５９が形成するｐｎ接合は、主電極１６２側の第２の電子電流制御部として作用する。ｐ形半導体層１５８へ流れる電子は、そのままｐ形半導体層１５８を通ってｎ形半導体層１５７へ到達するか、ｎ形半導体層１５３へ通り抜ける。
【０２２３】
ｎ形半導体層１５３を通った電子は、ｎ形半導体層１５３とｐ形半導体層１５２の間に存在する拡散電位を乗り越えてｐ形半導体層１５２へ流れる。この時同時に、ｐ形半導体層１５２からｎ形半導体層１５３へホールが流れる。これはｐｎダイオードと同じ動作である。これによりダブルインジェクションが起こり低抵抗になる。
【０２２４】
一方オフにする場合は、制御電極１６３の電位を主電極１６１の電位よりも高くし、第１のホール電流制御部をオフにし、第１の電子電流制御部をオンにすれば良い。ｎ形半導体層１５３を通って電子は、ｐ形半導体層１５２と絶縁膜１６５の間に形成されているｎチャンネルを通って、ｎ形半導体層１５１へ流れる。その結果、ｐ形半導体層１５２からホールが供給されることはなくなり、安全にオフ動作する。
【０２２５】
主電極１６２の電位が主電極１６１の電位よりも高く、主電極１６２から主電極１６１へ電流を流す場合には、制御電極１６３の電位を主電極１６１の電位よりも高くし、第１の電子電流制御部をオンにすれば良い。
【０２２６】
この時、第１の電子電流制御部よりｎ形半導体層１５３を通って流れてきた電子電流は、ｎ形半導体層１５３とｐ形半導体層１５４が形成するｐｎ接合の拡散電位を乗り越えて、主電極１６２へ流れる。これは、ｐｎダイオードの順方向に電流を流すのと同じである。
【０２２７】
よって、同時にホールもｐ形半導体層１５４よりｎ形半導体層１５３へ流れる。つまりｐ形半導体層１５４とｎ形半導体層１５３が形成するｐｎ接合は、主電極１６２側の第２のホール電流制御部として作用する。ｎ形半導体層１５３へ流れるホールは、そのままｎ形半導体層１５３を通ってｐ形半導体層１５２へ到達するか、ｐ形半導体層１５８へ通り抜ける。
【０２２８】
ｐ形半導体層１５８を通ったホールは、ｐ形半導体層１５８とｎ形半導体層１５７の間に存在する拡散電位を乗り越えてｎ形半導体層１５７へ流れる。この時同時に、ｎ形半導体層１５７からｐ形半導体層１５８へ電子が流れる。これはｐｎダイオードと同じ動作である。これによりダブルインジェクションが起こり低抵抗になる。
【０２２９】
一方オフにする場合は、制御電極１６３の電位を主電極１６１の電位よりも低くし、第１の電子電流制御部をオフにし、第１のホール電流制御部をオンにすれば良い。ｐ形半導体層１５８を通ってホールは、ｎ形半導体層１５７と絶縁膜１６５の間に形成されているｐチャンネルを通って、ｐ形半導体層１５６へ流れる。その結果、ｎ形半導体層１５７から電子が供給されることはなくなり、安全にオフ動作する。
【０２３０】
この構造で、主電極１６１側の電流制御部にしきい電圧制御層を設けて、通常時においてダイオードとして動作させることも可能である。例えば、第１の電子電流制御部をノーマリオンにしておけば、通常時に主電極１６２の電位が主電極１６１の電位よりも高い時に電流を流すダイオードとして動作する。
【０２３１】
また縦形デバイス構造にすることも可能である。その構造を図３４に示す。この場合には、主電極１６２側にヒートシンクが形成可能であり、大電流用に適している。
【０２３２】
（実施形態１５）
この構造は図３１に示す横型素子をそのまま縦型にしたものである。第１の主電極１６１側の電流制御部には、トレンチ構造を用いている。この電流制御部は、同時に第１の電子電流制御部と第１のホール電流制御部を隔離している。
【０２３３】
第１の主電極１６１側の第１の電子電流制御部は、ｎ形半導体層１５１とｐ形半導体層１５２、制御電極１６３、制御電極１６３とｐ形半導体層１５２の間にある酸化膜１６５からなる。第１の主電極１６１側の第１のホール電流制御部は、ｐ形半導体層１５６とｎ形半導体層１５７、制御電極１６３、制御電極１６３とｎ形半導体層１５７の間にある酸化膜１６５からなる。
【０２３４】
主電極１６１は、ｎ形半導体層１５１、ｐ形半導体層１５２、ｎ形半導体層１５７、ｐ形半導体層１５６に電気的に接続している。ｎ形半導体層１５３とｐ形半導体層１５８は、スーパージャンクション構造を形成している。ｎ形半導体層１５３はｐ形半導体層１５４を介して、第２の主電極に電気的に接続している。ｐ形半導体層１５８はｎ形半導体層１５９を介して、第２の主電極に電気的に接続している。ｐ形半導体層１５４とｎ形半導体層１５９は絶縁体４により隔離されている。第２の主電極は素子の底面に形成されている。図３４の素子の動作原理は、図２７の素子の動作原理と同様である。
【産業上の利用可能性】
【０２３５】
小型モーターなどの駆動用のマトリックスコンバータとして使用できる。また集積化が可能なため、安価で高機能なマトリックスコンバータが実現できる。また、家庭用電源のインバータ、コンバータ等に使用可能である。他の電子部品との集積化も可能であり、家庭用ＤＣ電源のＡＣ−ＤＣ変換部等を小形化できる。また、高速動作が可能であり、省エネルギー化にも効果がある。
【符号の説明】
【０２３６】
１：絶縁基板
２：半導体基板
３：埋め込み絶縁膜
４：絶縁体
１１、３１、５１、６９、７１、９１、１１１、１３１、１３７、１５１、：第１の主電極に接続するｎ形半導体層
１２、３２、５２、１３２、１５２、：第１の電子電流制御部のｐ形半導体ベース層
１３、３３、５３、７３、９３、１１３、１３３、１５３、：スーパージャンクションを構成するｎ形半導体層
１４、３４、５４、１３４、：第２の電子電流制御部のｐ形半導体ベース層
１５、３５、５５、７０、７５、９５、１１５、１３５、１３９、１５９、：第２の主電極に接続するｎ形半導体層
１６、３６、５６、６７、７６、９６、１１６、１５６、：第１の主電極に接続するｐ形半導体層
１７、３７、５７、７７、１１７、１５７、：第１のホール電流制御部のｎ形半導体ベース層
１８、３８、５８、７８、９８、１１８、１３８、１５８、：スーパージャンクションを構成するｐ形半導体層
１９、３９、５９、７９、：第２のホール電流制御部のｎ形半導体ベース層
２０、４０、６０、６８、８０、１００、１２０、１５４、：第２の主電極に接続するｐ形半導体層
２１、４１、６１、８１、１０１、１２１、１４１、１６１：第１の主電極
２２、４２、６２、８２、１０２、１２２、１４２、１６２：第２の主電極
２３、４３、６３、８３、１０３、１２３、１４３、１６３：第１の制御電極
２４、４４、６４、８４、１０４、１２４、１４４：第２の制御電極
４５、６５、８５、１０５、１２５、１４５、１６５：第１の電流制御部の酸化膜
４６、６６、８６、１０６、１２６、１４６：第２の電流制御部の酸化膜
４７、４８、４９、５０：しきい電圧制御層
【図１】
0005605664.tif 000002
【図２】
0005605664.tif 000003
【図３】
0005605664.tif 000004
【図４】
0005605664.tif 000005
【図５】
0005605664.tif 000006
【図６】
0005605664.tif 000007
【図７】
0005605664.tif 000008
【図８】
0005605664.tif 000009
【図９】
0005605664.tif 000010
【図１０】
0005605664.tif 000011
【図１１】
0005605664.tif 000012
【図１２】
0005605664.tif 000013
【図１３】
0005605664.tif 000014
【図１４】
0005605664.tif 000015
【図１５】
0005605664.tif 000016
【図１６】
0005605664.tif 000017
【図１７】
0005605664.tif 000018
【図１８】
0005605664.tif 000019
【図１９】
0005605664.tif 000020
【図２０】
0005605664.tif 000021
【図２１】
0005605664.tif 000022
【図２２】
0005605664.tif 000023
【図２３】
0005605664.tif 000024
【図２４】
0005605664.tif 000025
【図２５】
0005605664.tif 000026
【図２６】
0005605664.tif 000027
【図２７】
0005605664.tif 000028
【図２８】
0005605664.tif 000029
【図２９】
0005605664.tif 000030
【図３０】
0005605664.tif 000031
【図３１】
0005605664.tif 000032
【図３２】
0005605664.tif 000033
【図３３】
0005605664.tif 000034
【図３４】
0005605664.tif 000035