(57)【特許請求の範囲】
【請求項１】
オンチップで測定する電圧測定装置であって、複数の電圧測定回路部と、処理部と、集計回路部を有し、
前記処理部は前記複数の電圧測定回路部が出力する一の電圧信号を取得し、
前記集計回路部は前記処理部を制御し、前記電圧信号の所定の抽出期間における合計値を、前記抽出期間を変化させてそれぞれ求める
電圧測定装置。
【請求項２】
セレクタ部をさらに備え、前記セレクタ部は、前記複数の電圧測定回路部の出力から選択した一の電圧信号を前記処理部に送出する
請求項１に記載の電圧測定装置。
【請求項３】
前記複数の電圧測定回路部は互いに接続され、前記複数の電圧測定回路部のうち前記処理部に接続された一の電圧測定回路部が前記電圧信号を前記処理部に送出する
請求項１に記載の電圧測定装置。
【請求項４】
前記処理部は対数ベースカウンタを備え、前記対数ベースカウンタはクロック信号の分周比から定まるクロック周波数が対数軸上で等間隔となる分周クロック信号を発生し、
前記抽出期間は、前記分周クロック信号のクロック間隔である
請求項１から３のいずれか一項に記載の電圧測定装置。
【請求項５】
前記処理部は、比較器と、前記比較器に接続されたセレクタ回路と、加算器と、前記加算器に接続されたレジスタと、前記比較器と前記セレクタ回路に接続された記憶部とを備え、
前記加算器と前記レジスタは、前記電圧信号を前記分周クロック信号のクロック間隔にわたり合計して前記合計値を算出し、
前記比較器は、前記合計値と前記記憶部に記憶された内容とを比較した結果を出力し、
前記セレクタ回路は、前記比較器の出力結果に応じて前記合計値を書き換えることによって前記合計値の集計値を算出して前記記憶部に出力し、
前記記憶部は、前記集計値を前記集計回路部に送出する
請求項４に記載の電圧測定装置。
【請求項６】
前記集計値は、前記合計値の最大値、最小値、または最大変化量である請求項５に記載の電圧測定装置。
【請求項７】
前記対数ベースカウンタは、複数のトグルフリップフロップと、クロックセレクタと、カウンタと、クロック比較器とを有し、
前記複数のトグルフリップフロップは直列に接続され、
前記クロックセレクタは、前記トグルフリップフロップが直列接続された構成の複数個所からの出力を入力とし、前記集計回路部が送出する制御信号に基づいて、そのうちの一を選択して出力し、
前記カウンタは、前記クロックセレクタの出力を入力とし、
前記クロック比較器は、前記カウンタの出力と前記集計回路部が送出する制御信号が指定する値を比較し、一致する場合に単位クロック信号を出力する
請求項４から６のいずれか一項に記載の電圧測定装置。
【請求項８】
オンチップで測定する電圧測定方法であって、複数の測定対象における電圧を測定して複数の電圧信号を取得し、前記複数の電圧信号から一の電圧信号を選択し、前記一の電圧信号の所定の抽出期間における合計値を、前記抽出期間を変化させてそれぞれ求める
電圧測定方法。
【請求項９】
クロック信号を取得し、前記クロック信号の分周比から定まるクロック周波数が対数軸上で等間隔となる分周クロック信号を生成し、前記分周クロック信号のクロック間隔を前記抽出期間とする
請求項８に記載の電圧測定方法。
【請求項１０】
前記電圧信号を前記分周クロック信号のクロック間隔にわたり合計して前記合計値を算出し、
前記合計値と、直前のクロック間隔における値とを比較した結果に応じて前記合計値を書き換えることによって前記合計値の集計値を算出する
請求項９に記載の電圧測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧測定装置および電圧測定方法に関し、特に、半導体集積回路（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ：ＬＳＩ）またはプリント基板等に電圧測定回路部を搭載した電圧測定装置および電圧測定方法に関する。
【背景技術】
【０００２】
位相同期回路（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：ＰＬＬ）のランダムジッタなどを測定する場合、対数的にほぼ等間隔な周波数に対して位相ノイズを測定する方法が用いられている。これは、対数軸上で表わされるような広いダイナミックレンジ（例えば、１万倍から１億倍）の周波数に対して各種ノイズを測定できれば、ノイズの起源を予想し対策を施すことによって回路の特性を改善することが可能となるからである。
【０００３】
このような測定装置の一例が特許文献１に記載されている。特許文献１に記載された測定装置は、第１のＰＬＬブロックと、第２のＰＬＬブロックと、第１のＰＬＬブロックの出力信号と第２のＰＬＬブロックの出力信号とのクロススペクトラムを求める相関装置と、平均装置とを備える。そして平均装置では、周波数方向のベクトル平均処理を用いて、線形的に等間隔な周波数に対応するクロススペクトラムを、対数的に等間隔な周波数に対応させることとしている。
【０００４】
また特許文献２には、ローカル信号発生部と、乗算部と、バンドパスフィルタと、ＡＤ変換部と、スペクトラム生成部と、除去部とを備えたスペクトラムアナライザが記載されている。ここでスペクトラム生成部は、ローカル信号発生部から発生されるローカル信号のローカル周波数を制御して、入力信号の測定周波数範囲の信号成分をバンドパスフィルタにより通過させる。この通過させた信号成分から得られたデジタル出力信号に基づき第１周波数スペクトラムを生成する。そして、ローカル周波数を変化させることにより、異なる周波数スペクトラムを生成することとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３０８５１２号公報（段落「００２２」〜「００６０」）
【特許文献２】特開２００８−１１１８３２号公報（段落「００１３」〜「００３６」）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した特許文献１に記載された測定装置においては、相関装置はアナログ・ディジタル変換器と、高速フーリエ変換器（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍａｔｉｏｎ：ＦＦＴ）と、乗算器とを備える。そして、ＦＦＴ処理を行うことによって被測定信号の周波数成分を求める構成としている。そのため例えば、ダイナミックレンジが１０万倍である周波数範囲にわたって測定を行う場合には、１０万〜１０００万個の連続するデータを採集し、浮動小数点演算を行う必要がある。
【０００７】
ここで、ＬＳＩまたはプリント基板等に測定装置を搭載しオンチップで電圧測定する場合、サンプリング速度が高速になると測定と同時に測定データをＬＳＩの外部に送信することは困難になる。そこで、測定データをＬＳＩの内部に保存するために、大量のメモリをＬＳＩに搭載する必要が生じる。しかし、これはＬＳＩ面積の増大、製造コストの増加等を招くため実現が困難である。そのため特許文献１に記載された測定装置には、電圧変化の周波数成分を広い周波数範囲にわたってオンチップで測定することは困難であるという問題点があった。
【０００８】
また、上述した特許文献２に記載されたスペクトラムアナライザにおいては、フィルタ周波数が可変であるバンドパスフィルタを備えた構成としている。ここで複数点において測定を行う場合には、測定点とフィルタを近接配置させるため、測定点と同数のフィルタを搭載する必要がある。しかし、フィルタはアナログ部品であり大きな面積を占有するので製造コストの増加等を招く。そのため、特許文献２に記載されたスペクトラムアナライザには、複数の測定点における電圧変化をオンチップで測定することは困難であるという問題点があった。
【０００９】
このように、関連する電圧測定装置においては、複数の測定点における電圧変化の周波数成分を広い周波数範囲にわたってオンチップで測定することは困難であるという問題点があった。
【００１０】
本発明の目的は、上述した課題である、複数の測定点における電圧変化の周波数成分を広い周波数範囲にわたってオンチップで測定することは困難である、という課題を解決する電圧測定装置および電圧測定方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の電圧測定装置は、複数の電圧測定回路部と、処理部と、集計回路部を有し、処理部は複数の電圧測定回路部が出力する一の電圧信号を取得し、集計回路部は処理部を制御し、電圧信号の所定の抽出期間における合計値を、抽出期間を変化させてそれぞれ求める。
【００１２】
本発明の電圧測定方法は、複数の測定対象における電圧を測定して複数の電圧信号を取得し、複数の電圧信号から一の電圧信号を選択し、一の電圧信号の所定の抽出期間における合計値を、抽出期間を変化させてそれぞれ求める。
【発明の効果】
【００１３】
本発明の電圧測定装置および電圧測定方法によれば、複数の測定点における電圧変化の周波数成分を広い周波数範囲にわたってオンチップで測定することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る電圧測定装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る電圧測定装置が備えるセンサヘッド部の構成を示すブロック図である。
【図３】本発明の第１の実施形態に係る電圧測定装置の動作を説明するためのタイミング図である。
【図４】本発明の第１の実施形態に係る電圧測定装置の動作を説明するための模式的な電圧特性図である。
【図５】本発明の第１の実施形態に係る電圧測定装置が備える処理部の構成を示すブロック図である。
【図６】本発明の第１の実施形態に係る電圧測定装置が備える対数ベースカウンタの構成を示すブロック図である。
【図７】本発明の第１の実施形態に係る電圧測定装置が備える対数ベースカウンタの特性を示す図である。
【図８】本発明の第２の実施形態に係る電圧測定装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下に、図面を参照しながら、本発明の実施形態について説明する。
【００１６】
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係る電圧測定装置１０００の構成を示すブロック図である。電圧測定装置１０００は、複数の電圧測定回路部としてのセンサヘッド部１００と、セレクタ部２００と、処理部３００と、集計回路部４００を有する。処理部３００は演算回路部５００と記憶装置６００を備える。各センサヘッド部１００はセレクタ部２００を介して処理部３００に接続され、処理部３００は集計回路部４００に接続される。これら各部は集計回路部４００からの制御信号５１〜５３により制御され、センサヘッド部１００および処理部３００にはクロック信号１０が入力される。図１では４個のセンサヘッド部１００を備えた場合について示したが、センサヘッド部１００の個数はこれに限られない。
【００１７】
センサヘッド部１００はＬＳＩの内部またはプリント基板に搭載され、ＬＳＩ内部またはプリント基板上の測定対象９００における信号電圧または電源電圧の電圧値を読み取り、デジタル値に変換して出力する。図２に、センサヘッド部１００の構成の一例を示す。センサヘッド部１００はサンプルホールド回路１１０とアナログ−デジタル変換器１２０を備えた構成とすることができる。サンプルホールド回路１１０に測定対象９００における被測定信号１２が入力され、アナログ−デジタル変換器１２０からデジタル電圧値２０が出力される。ここでサンプルホールド回路１１０は観測信号の電圧に与える影響を最小化しつつ、アナログ−デジタル変換器１２０が必要とする時間だけ電圧を保持する。
【００１８】
集計回路部４００は一または複数のセンサヘッド部１００を活性化し、セレクタ部２００を制御することによって複数のセンサヘッド部１００の出力から一つを選択して処理部３００に入力する。また集計回路部４００は処理部３００を制御し、センサヘッド部１００からの一定期間の出力の合計値を求め、これらの値の最大値、最小値、および直前の値との差分の絶対値の最大値などの集計値を算出する。
【００１９】
次に、電圧測定装置１０００の動作について説明する。集計回路部４００からの制御信号５１によって活性化された各センサヘッド部１００は各測定対象９００における電圧をそれぞれ測定し、各測定値をデジタル化したデジタル電圧値２０をセレクタ部２００に送出する。集計回路部４００はセレクタ部２００を制御（制御信号５２）してデジタル電圧値２０の一つを選択し、電圧信号３０として処理部３００に出力する。このとき集計回路部４００が動作していないセンサヘッド部を停止状態にすることとしてもよい。
【００２０】
処理部３００は集計回路部４００からの制御信号５３に応じて内部でｎ分周クロック信号を発生し、電圧信号３０の所定の抽出期間における合計値として、電圧信号３０のｎ回の合計値を求める。そして、この合計値の最大値、最小値、および最大変化量などの集計値４０をそれぞれ算出し、集計回路部４００に出力する。ここで、最大値、最小値、および最大変化量を求めることとしたのは、ＬＳＩの誤動作がノイズのこれらの特性によって引き起こされるからである。なお、ノイズの波形がサイン波形であることがあらかじめ判明している場合は、最大値と最小値だけ求めればよい。ただし、ノイズの種類が不明な場合や非周期的なノイズが存在する場合には、最大変化量も求めることが必要となる。
【００２１】
図３に、電圧測定装置１０００の動作を説明するためのタイミング図を示す。センサヘッド部１００は、クロック信号１０の立ち上がり毎に測定対象９００における被測定信号１２を測定し、デジタル電圧値２０に変換する。
【００２２】
処理部３００では、集計回路部４００が制御信号５３によって指定した数ｎに従ってクロック信号１０を分周し、ｎサイクル毎にパルスを生成する（ｎ分周クロック信号３２）。処理部３００は電圧信号３０のｎサイクルにわたる合計であるｎサイクル合計値３３を求め、その平均値、最大値、最小値、最大変化量（直前の値と測定値合計の差分の絶対値の最大値）等の集計値を算出する。そしてｎの値を変化させながら同様にこれらの集計値を求める。図３には、ｎ＝５の場合（ａ）とｎ＝８の場合（ｂ）を示す。
【００２３】
続いて、図４に模式的に示すように、ｎの値を例えば１から１０００まで変化させ（図４（ａ））、集計値を周波数軸上にプロットすることによって電圧変化の周波数特性を求めることができる（図４（ｂ））。この結果から、どの周波数で電圧変化（ノイズ）が発生しているかを知ることができる。
【００２４】
ここで具体例として、振幅Aの高速なノイズ（例えば１００ＭＨｚ）と振幅Ｂの低速なノイズ（例えば１ＫＨｚ）が同時に発生している場合について説明する。
【００２５】
同一の波形が繰り返すノイズに対して、ｎの値を変化させながら測定を行う。まず、２００ＭＨｚで連続して１００点の測定を行うことによって、１０ＭＨｚ〜１００ＭＨｚの高周波ノイズが測定される。次に、２００ＭＨｚで１０個単位の平均を求めて１００点の測定を行う。これは２０ＭＨｚで１００点の測定を行うことと等価であるので、１ＭＨｚ〜１０ＭＨｚのノイズが観測される。このとき、１０ＭＨｚ以下のノイズは正しく測定されるが、１０ＭＨｚ以上のノイズは１０ＭＨｚ以下に折り返される。しかし、１０ＭＨｚ以上のノイズは上述した２００ＭＨｚでの連続した１００点の測定によって得られているので、その結果を減算することができる。以下、繰り返し測定を行うことにより、ノイズ（電圧変化）の周波数特性を求めることができる。
【００２６】
なお、繰り返しのない波形に対しては、折り返し成分の減算処理において不具合が発生する場合があるが、その場合は再度測定を行い、再現性を確認しながら有効データを収集することとすればよい。
【００２７】
このように、本実施形態の電圧測定装置１０００によれば、関連する測定装置が備える大容量メモリまたはフィルタの搭載が不要となり、複数の測定点における電圧変化の周波数成分を広い周波数範囲にわたってオンチップで測定することが可能となる。
【００２８】
図５に、処理部３００の具体的構成の一例を示す。処理部３００は演算回路部５００と記憶装置６００を備える。演算回路部５００は、第１の比較器５１１、第２の比較器５１２、および第３の比較器５１３と、これらの比較器にそれぞれ接続された第１のセレクタ回路５２１、第２のセレクタ回路５２２、および第３のセレクタ回路５２３を有する。また加算器５３０と、加算器５３０に接続されたレジスタ５３２および第４のセレクタ５３４とを備え、レジスタ５３２は第１から第３の比較器５１１〜５１３および第１から第３のセレクタ５２１〜５２３にそれぞれ接続されている。さらに、演算回路部５００には分周比が対数ベースとなる対数ベースカウンタ５４０と、プログラマブルカウンタ５５０と、対数ベースカウンタ５４０およびプログラマブルカウンタ５５０に接続された第５のセレクタ５５２と、パルスカウンタ５６０が含まれる。
【００２９】
記憶装置６００は、第１から第３のセレクタ５２１〜５２３にそれぞれ接続された第１の記憶部６１１、第２の記憶部６１２、第３の記憶部６１３と、第３の比較器５１３に接続された第４の記憶部６１４を備える。
【００３０】
集計回路部４００が出力する制御信号５３に基づいて、対数ベースカウンタ５４０とプログラムカウンタ５５０と第５のセレクタ５５２は、クロック信号１０をｎ分周したｎ分周クロック信号３２を作成する。具体的には、対数ベースカウンタ５４０は後述する構成によりｎ分周されたクロック信号を出力する。一方、プログラマブルカウンタ５５０は集計回路部４００が出力する制御信号５３に基づいてクロック信号１０をｎ分周した信号を作成する。第５のセレクタ５５２は対数ベースカウンタ５４０とプログラマブルカウンタ５５０の出力を選択し、ｎ分周クロック信号３２として出力する。パルスカウンタ５６０はｎ分周クロック信号３２のパルス数をカウントして集計回路部４００に出力し（カウント数４１）、制御信号５３によってリセットされる。
【００３１】
加算器５３０はセレクタ部２００が出力する電圧信号３０と第４のセレクタ５３４の出力を加算する。レジスタ５３２は加算器５３０の出力を記憶し、加算結果である合計値を集計回路部４００へ出力（合計値４２）する。同時に、ｎサイクル合計値３３として第１から第３の比較器５１１〜５１３、第１から第３のセレクタ５２１〜５２３、第４のセレクタ５３４、および第４の記憶部６１４にそれぞれ出力する。第４のセレクタ５３４は制御信号５３に基づいて、レジスタ５３２の出力であるｎサイクル合計値３３または全ビットがゼロである第１の基準信号９１のうちいずれかを出力する。
【００３２】
第１の比較器５１１はｎサイクル合計値３３と第１の記憶部６１１の出力値６１を比較し、第１の比較信号７１を出力する。第１のセレクタ回路５２１は第１の比較信号７１と制御信号５３に基づいて、出力値６１、ｎサイクル合計値３３、および第２の基準信号９２のいずれかを出力する。ここで第２の基準信号９２は正の最大値であり、信号パタン「０１１１１・・・１１」で表わされる。
【００３３】
また、第２の比較器５１２はｎサイクル合計値３３と第２の記憶部６１２の出力値６２を比較し、第２の比較信号７２を出力する。第２のセレクタ回路５２２は第２の比較信号７２と制御信号５３に基づいて、出力値６２、ｎサイクル合計値３３、および第３の基準信号９３のいずれかを出力する。ここで第３の基準信号９３は負の最小値であり、信号パタン「１０００・・・００」で表わされる。
【００３４】
一方、第３の比較器５１３はｎサイクル合計値３３と第４の記憶部６１４の出力値６４を比較し、その絶対値と第３の記憶部６１３の出力値６３を比較し、第３の比較信号７３を出力する。第３のセレクタ回路５２３は第３の比較信号７３と制御信号５３に基づいて、出力値６３、ｎサイクル合計値３３、および第４の基準信号９４のいずれかを出力する。ここで第４の基準信号９４は全ての信号が「０」となる信号パタンである。
【００３５】
第１の記憶部６１１は第１のセレクタ回路５２１の出力値を記憶し、センサヘッド部１００の出力の最大値を集計値４０として集計回路部４００に出力する。また第２の記憶部６１２は第２のセレクタ回路５２２の出力値を記憶し、センサヘッド部１００の出力の最小値を集計値４０として集計回路部４００に出力する。さらに第３の記憶部６１３は第３のセレクタ回路５２３の出力値を記憶し、センサヘッド部１００の出力の最大変化量を集計値４０として集計回路部４００に出力する。
【００３６】
このように図５に示した処理部３００の構成によれば、センサヘッド部１００の出力の合計値４２、および集計値４０として最大値、最小値、最大変化量を求めることができる。すなわち、制御信号５３に応じて対数ベースカウンタ５４０とプログラムカウンタ５５０がクロック信号１０のｎ分周クロック信号３２を作成し、加算器５３０とレジスタ５３２は電圧信号３０をｎ回合計し、ｎサイクル合計値３３を作成する。第１から第４の記憶部６１１〜６１４の内容とｎサイクル合計値３３を比較することによって最大値、最小値、最大変化量を求めることができる。ここで第１および第２のセレクタ５２１、５２２は、第１および第２の記憶部６１１、６１２を初期化し、第１および第２の比較器５１１、５１２の出力結果に応じて第１および第２の記憶部６１１、６１２の内容を新しいｎサイクル合計値３３に書き換える。また第３のセレクタ回路５２３は、第３の記憶部６１３を初期化し、第３の比較器５１３の出力結果に応じて第３の記憶部６１３の出力値６３の内容を第３の比較器５１３の出力に書き換える。
【００３７】
図６に、対数ベースカウンタ５４０の具体的構成の一例を示す。対数ベースカウンタ５４０は、トグルフリップフロップ５４１、クロックセレクタ５４２、カウンタ５４３、およびクロック比較器５４４を有する。トグルフリップフロップ５４１は直列に接続され、クロック信号１０がトグルフリップフロップ５４１を１段通過する毎に２分周される。トグルフリップフロップ５４１から３段毎にフリップフロップ出力８１〜８３が引き出されているので、分周比は８倍ずつ変化する。なお、トグルフリップフロップ５４１は必要な段数だけ追加することが可能であり、３段追加するごとに分周比の最大値は８倍になる。
【００３８】
クロックセレクタ５４２は制御信号５３に基づいてフリップフロップ出力８１〜８３のうちの１つを選択する。またカウンタ５４３はフリップフロップ５４５と「１」を加算する加算回路５４６を備える。フリップフロップ５４５を３段構成とすることによりカウンタ５４３は最大７までカウントすることが可能である。
【００３９】
クロック比較器５４４は、カウンタ５４３の出力と制御信号５３が指定する値（ｎ）を比較し、一致する場合には比較器出力８４として単位クロック信号となる「１」を出力する。このとき、カウンタ５４３は論理ゲート５４７を介してリセットされる。また論理ゲート５４７に入力された制御信号５３によってもカウンタ５４３をリセットすることができる。
【００４０】
この構成により、比較器出力８４は制御信号５３が指定する値（ｎ）毎に単位クロック信号を送出するので、対数ベースカウンタ５４０の出力としてｎ分周されたクロック信号（ｎ分周クロック信号３２）が得られる。
【００４１】
図７に、対数ベースカウンタ５４０が作成するｎ分周クロック信号３２の分周比ｎと周波数の関係を示す。縦軸は分周比ｎ、横軸はクロック信号１０の周波数を「１」とした場合の周波数を示す。同図から、分周比ｎ＝２，３，４，５，６，７，８、およびｎ＝８，１６，２４の範囲で、クロック信号の周波数が対数軸上でほぼ均等に配列していることがわかる。
【００４２】
〔第２の実施形態〕
次に、本発明の第２の実施形態について説明する。図８は、本発明の第２の実施形態に係る電圧測定装置２０００の構成を示すブロック図である。第１の実施形態による電圧測定装置１０００においては、各センサヘッド部１００がセレクタ部２００に接続され、集計回路部４００からの制御信号５１によって制御される構成とした。それに対して、本実施形態による電圧測定装置２０００は、複数の電圧測定回路部としてのセンサヘッド部１００を互いに接続し、集計回路部４００からの制御信号５１およびセンサ制御信号５５により制御する構成とした点において、第１の実施形態と異なる。他の構成は電圧測定装置１０００の構成と同様であるので、説明を省略する。なお、第１の実施形態による電圧測定装置１０００が備えるセレクタ部２００は、本実施形態の電圧測定装置２０００では不要となる。
【００４３】
各センサヘッド部１００は各測定対象９００における電圧をそれぞれ測定し、各測定値をデジタル化したデジタル電圧値２５を出力する。処理部３００に接続された一のセンサヘッド部１００は、集計回路部４００からの制御信号５１に基づいて各センサヘッド部１００からデジタル電圧値２５を取得する。つまり、処理部３００に接続された一のセンサヘッド部１００は、センサ制御信号５５を用いて他のセンサヘッド部１００からデジタル電圧値２５を取得し、電圧信号３５として処理部３００に出力する。処理部３００および集計回路部４００の構成および動作は、第１の実施形態の場合と同様である。
【００４４】
本実施形態によれば、セレクタ部が不要となり、また各センサヘッド部と集計回路部との接続を削減することができるので、電圧測定装置の簡素化を図ることができる。
【００４５】
本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
【符号の説明】
【００４６】
１０００、２０００    電圧測定装置
１００    センサヘッド部
１１０    サンプルホールド回路
１２０    アナログ−デジタル変換器
２００    セレクタ部
３００    処理部
４００    集計回路部
５００    演算回路部
５１１    第１の比較器
５１２    第２の比較器
５１３    第３の比較器
５２１    第１のセレクタ回路
５２２    第２のセレクタ回路
５２３    第３のセレクタ回路
５３０    加算器
５３２    レジスタ
５３４    第４のセレクタ
５４０    対数ベースカウンタ
５４１    トグルフリップフロップ
５４２    クロックセレクタ
５４３    カウンタ
５４４    クロック比較器
５４５    フリップフロップ
５４６    加算回路
５４７    論理ゲート
５５０    プログラマブルカウンタ
５５２    第５のセレクタ
５６０    パルスカウンタ
６００    記憶装置
６１１    第１の記憶部
６１２    第２の記憶部
６１３    第３の記憶部
６１４    第４の記憶部
９００    測定対象
１０    クロック信号
１２    被測定信号
２０、２５    デジタル電圧値
３０、３５    電圧信号
３２    ｎ分周クロック信号
３３    ｎサイクル合計値
４０    集計値
４１    カウント数
４２    合計値
５１、５２、５３    制御信号
５５    センサ制御信号
６１、６２、６３、６４    出力値
７１    第１の比較信号
７２    第２の比較信号
７３    第３の比較信号
８１、８２、８３    フリップフロップ出力
８４    比較器出力
９１    第１の基準信号
９２    第２の基準信号
９３    第３の基準信号
９４    第４の基準信号
【図１】
0005593857.tif 000002
【図２】
0005593857.tif 000003
【図３】
0005593857.tif 000004
【図４】
0005593857.tif 000005
【図５】
0005593857.tif 000006
【図６】
0005593857.tif 000007
【図７】
0005593857.tif 000008
【図８】
0005593857.tif 000009