(57)【特許請求の範囲】
【請求項１】
第１のモードで入力信号を受取って増幅し増幅信号を提供するための増幅器と、
前記増幅器の出力に結合され、第２のモードで前記増幅器をバイパスしバイパス信号を提供するためのスイッチと、
前記増幅器および前記スイッチに結合された出力回路と、ここにおいて前記出力回路は前記第１のモードで前記増幅器のための出力インピーダンス整合を行うもので、前記第１のモードで前記増幅信号を受取って出力信号を提供し、前記第２のモードで前記バイパス信号を受取って前記出力信号を提供する、
前記第１のモードで前記入力信号を受取って増幅し第２の増幅信号を提供するための第２の増幅器と、
前記第２の増幅器の出力に結合され、前記第２のモードで前記第２の増幅器をバイパスし前記バイパス信号を提供するための第２のスイッチと 
を備え、
前記出力回路は、さらに、前記第２の増幅器および前記第２のスイッチに結合され、前記第１のモードで前記増幅器および前記第２の増幅器のための出力インピーダンス整合および信号合成を行い、前記第１のモードで前記増幅信号および前記第２の増幅信号を受取って前記出力信号を提供し、前記第２のモードで前記バイパス信号を受取って前記出力信号を提供し、前記増幅器および前記第２の増幅器が前記第１のモードでイネーブルされ前記第２のモードでディセーブルされる、装置。
【請求項２】
前記第２の増幅器は、前記第１のモードでの前記第１の整合回路と同等なターゲット出力インピーダンスを、前記第２のモードでの前記第２の整合回路から得させる請求項１に記載の装置。
【請求項３】
前記出力回路は、
前記増幅器の出力に結合された第１の出力ステージと、
前記第２の増幅器の出力に結合された第２の入力ステージと、
前記第１および第２の入力ステージに結合された出力ステージとを備える、請求項１に記載の装置。
【請求項４】
前記第１の入力ステージは前記増幅器のための出力インピーダンス整合を行い、前記第２の入力ステージは前記第２の増幅のための出力インにピーダンス整合を行い、前記出力ステージはターゲット中間インピーダンスからターゲット出力インピーダンスへのインピーダンス整合を行う、請求項３に記載の装置。
【請求項５】
前記ターゲット中間インピーダンスは前記ターゲット出力インピーダンスをＮで割ったものに等しく、Ｎは前記出力回路に結合された増幅器の数である、請求項４に記載の装置。
【請求項６】
前記増幅器および前記第２の増幅器の入力に結合され、前記第１のモードで前記増幅器および前記第２の増幅器ための入力インピーダンス整合を行うための第１の整合回路と、
前記スイッチおよび前記第２のスイッチに結合され、前記第２のモードでインピーダンス整合を行うための第２の整合回路とをさらに備える、請求項１に記載の装置。
【請求項７】
第２の入力信号を受取って増幅し第３の増幅信号を提供するための第３の増幅器と、
前記第３の増幅器と前記１の整合回路との間に結合され、前記第１のモードで前記第３の増幅信号を前記第１の整合回路にルーティングするための第３のスイッチと、
前記第３の増幅器と前記第２の整合回路との間に結合され、前記第２のモードで前記第３の増幅信号を前記第２の整合回路にルーティングするための第４のスイッチとをさらに備える、請求項６に記載の装置。
【請求項８】
前記増幅器はスタックに結合された複数の金属酸化膜半導体（ＭＯＳ）トランジスタを備え、前記複数のＭＯＳトランジスタのうちの１つは前記入力信号を受取り、前記複数のＭＯＳトランジスタのうちの他の１つは前記増幅信号を提供する、請求項１に記載の装置。
【請求項９】
前記スイッチは、
スタックに結合された複数の金属酸化膜半導体（ＭＯＳ）トランジスタと、
前記複数のＭＯＳトランジスタに結合され、前記スイッチを開閉するための制御信号を受取る複数の抵抗とを備える、請求項１に記載の装置。
【請求項１０】
第１のモードで入力信号を受取って増幅し増幅信号を提供するための電力増幅器と、
前記電力増幅器の出力に結合され、第２のモードで前記電力増幅器をバイパスしバイパス信号を提供するためのスイッチと、
前記電力増幅器および前記スイッチに結合された出力回路と、ここにおいて前記出力回路は前記第１のモードで前記電力増幅器のための出力インピーダンス整合を行い、前記第１のモードで前記増幅信号を受取って出力信号を提供し、前記第２のモードで前記バイパス信号を受取って前記出力信号を提供する、
前記第１のモードで前記入力信号を受取って増幅し第２の増幅信号を提供するための第２の電力増幅器と、
前記第２の電力増幅器の出力に結合され、前記第２のモードで前記第２の電力増幅器をバイパスして前記バイパス信号を提供するための第２のスイッチと
を備え、
前記出力回路は、さらに、前記第２の電力増幅器および前記第２のスイッチに結合され、前記第１のモードで前記電力増幅器および前記第２の電力増幅器のための出力インピーダンス整合および信号合成を行い、前記第１のモードで前記増幅信号および前記第２の増幅信号を受取って前記出力信号を提供し、前記第２のモードで前記バイパス信号を受取って前記出力信号を提供する、集積回路。
【請求項１１】
前記電力増幅器および前記第２の電力増幅器の入力に結合され、前記第１のモードで前記電力増幅器および前記第２の電力増幅器のための入力インピーダンス整合を行うための第１の整合回路と、
前記スイッチおよび前記第２のスイッチに結合され、前記第２のモードでインピーダンス整合を行うための第２の整合回路とをさらに備える、請求項１０に記載の集積回路。
【請求項１２】
第２の入力信号を受取って増幅し第３の増幅信号を提供するためのドライバ増幅器と、
前記ドライバ増幅器と前記第１の整合回路との間に結合され、前記第１のモードで前記第３の増幅信号を前記第１の整合回路にルーティングするための第２のスイッチと、
前記ドライバ増幅器と前記第２の整合回路との間に結合され、前記第２のモードで前記第３の増幅信号を前記第２の整合回路にルーティングするための第４のスイッチとをさらに備える、請求項１１に記載の集積回路。
【請求項１３】
前記出力回路は、
前記電力増幅器の前記出力に結合され、前記電力増幅器のための出力インピーダンス整合を行うための第１の入力ステージと、
前記第２の電力増幅器の前記出力に結合され、前記第２の電力増幅器のための出力インピーダンス整合を行う第２の入力ステージと、
前記第１および第２の入力ステージに結合され、ターゲット中間インピーダンスからターゲット出力インピーダンスへのインピーダンス整合を行うための出力ステージと備える、請求項１０に記載の集積回路。
【請求項１４】
信号増幅を行うための方法であって、
第１のモードで増幅器で入力信号を増幅して増幅信号を得ることと、
第２のモードで前記増幅器の出力に結合されたスイッチを用いて前記増幅器をバイパスして前記スイッチを介してバイパス信号を提供することと、
前記第１のモードで出力回路を伴う前記増幅器のための出力インピーダンス整合を行うことと、
前記第１のモードで前記増幅信号に基づき、前記第２のモードで前記バイパス信号に基づいて出力信号を提供すること、
前記第１のモードで前記入力信号を第２の増幅器で増幅して第２の増幅信号を得ることと、
前記第２のモードで前記第２の増幅器の出力に結合された第２のスイッチを用いて前記第２の増幅器をバイパスし前記第２のスイッチを介してバイパス信号を提供することと、
前記第１のモードで前記第２の増幅器のための出力インピーダンス整合を前記出力回路で行うことと、
前記第１のモードで前記増幅信号および前記第２の増幅信号に基づいて前記出力信号を提供することと、を備える方法。
【請求項１５】
前記第１のモードで第１の整合回路を用いて前記増幅器のための入力インピーダンス整合を行うことと、
前記第２のモードで前記スイッチに結合された第２の整合回路を用いてインピーダンス整合を行うことと
をさらに備える、請求項１４に記載の方法。
【請求項１６】
第３の増幅器を用いて第２の入力信号を増幅して、第３の増幅信号を得ることと、
前記第３の増幅信号を前記第１のモードで前記第１の整合回路に、前記第２のモードで第２の整合回路にルーティングすることとをさらに備える、請求項１５に記載の方法。
【発明の詳細な説明】
【米国特許法１１９条に基づく優先権の主張】
【０００１】
本出願は、本出願の譲受人に譲渡され、参照により本明細書に組み込まれる、２００９年８月４日に出願された「PA BYPASS ARCHITECTURE AVOIDING THE USE OF SERIES SWITCHES」と題する米国仮出願61/231,248号の優先権を主張する。
【技術分野】
【０００２】
本開示は一般に電子回路に関し、さらに詳細には、増幅器モジュールに関する。
【背景技術】
【０００３】
増幅器は、一般に様々な電子デバイスにおいて信号増幅を提供するために用いられる。異なるタイプの増幅器が異なる用途のために利用可能である。例えば、セルラ電話のような無線通信デバイスは双方向通信のために送信機および受信機を含むことができる。送信機はドライバ増幅器（ＤＡ）および電力増幅器（ＰＡ）を含み、受信機は低ノイズ増幅器（ＬＮＡ）を含み、送信機および受信機は可変利得増幅器（ＶＧＡ）を含むことができる。
【０００４】
送信機は、例えばドライバ増幅器および電力増幅器などである１または複数の増幅器を含みうる増幅器モジュールを持つことができる。増幅器モジュールは複数の動作モードをサポートできる。各動作モードは異なる出力電力レベル、異なる総合利得などに対応できる。増幅器モジュールのための複数の動作モードを効率的に実現することが望ましいはずである。
【図面の簡単な説明】
【０００５】
【図１】図１は、無線通信デバイスのブロック図を示す。
【図２】図２は、直列出力スイッチを伴うＰＡモジュールのブロック図を示す。
【図３】図３は、シャント(shunt)出力スイッチを伴うＰＡモジュールの例示的な設計のブロック図を示す。
【図４】図４は、２つの電力増幅器よびシャント出力スイッチを伴うＰＡモジュールの例示的な設計のブロック図を示す。
【図５Ａ】図５Ａは、高電力モードにおける図４のＰＡモジュールの動作を示す。
【図５Ｂ】図５Ｂは、バイパスモードにおける図４のＰＡモジュールの動作を示す。
【図６】図６は、並列に結合された複数の電力増幅器を伴うＰＡモジュールの例示的な設計のブロック図を示す。
【図７】図７は、電力増幅器の例示的な設計の概略図を示す。
【図８】図８は、スイッチの例示的な設計の概略図を示す。
【図９Ａ】図９Ａは、出力回路の例示的な設計のブロック図を示す。
【図９Ｂ】図９Ｂは、出力回路の例示的な設計のブロック図を示す。
【図１０】図１０は、信号増幅を行うためのプロセスを示す。
【発明を実施するための形態】
【０００６】
以下に示される詳細な説明は、本開示の例示的な設計の説明であることを意図するもので、本開示が実施されうる唯一の設計を表すことを意図しない。「例示的（exemplary）」という用語は、本明細書において、「実例、事例、例証としての役割を果たすこと」を意味するために使用される。「例示的」として本明細書に記述される任意の設計は、他の設計より好ましいとか有利であると必ずしも解釈されない。発明を実施するための形態は、本開示の例示的な設計の完全な理解を提供するという目的のために特定の詳細を含む。本明細書に記述される例示的な設計がこれらの特定の詳細なしに実施されうることは、当業者には明白となるであろう。いくつかの場合において、周知の構造およびデバイスは、本明細書に示される例示的な設計の新規性を不明瞭にしないために、ブロック図の形で示される。
【０００７】
改善されたパフォーマンスを有し複数の動作モードを伴う増幅器モジュール（例えば、ＰＡモジュール）の様々な例示的な設計が本明細書に記述される。増幅器モジュールは、無線通信デバイス、セルラ電話、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、無線モデム、ラップトップコンピュータ、コードレス電話、ブルートゥースデバイス、消費者電子デバイスのような様々な電子デバイスで使用されうる。明確さのために、無線通信デバイスにおける増幅器モジュールの用途が以下に記述される。
【０００８】
図１は、無線通信デバイス１００の例示的な設計のブロック図を示す。この例示的な設計において、無線デバイス１００は、データプロセッサ１１０およびトランシーバ１２０を含む。トランシーバ１２０は、双方向無線通信をサポートする送信機１３０および受信機１５０を含む。一般に、無線デバイス１００は、任意数の通信システムおよび任意数の周波数帯域のために任意数の送信機および任意数の受信機を含むことができる。
【０００９】
送信経路において、データプロセッサ１１０は送信されるべきデータを処理して、アナログ出力信号を送信機１３０に提供できる。送信機１３０内では、このアナログ出力信号が増幅器（Ａｍｐ）１３２によって増幅され、デジタル／アナログ変換によって生じた画像を取り除くためにローパスフィルタ１３４によってフィルタリングされ、ＶＧＡ １３６によって増幅され、ミキサ１３８によってベースバンドから無線周波数（ＲＦ）にアップコンバートされる。アップコンバートされた信号はフィルタ１４０によってフィルタリングされ、ドライバ増幅器１４２および電力増幅器１４４によってさらに増幅され、スイッチ／送受切換器(switches/duplexers)１４６を通してルーティングされ、アンテナ１４８を介して送信される。
【００１０】
受信経路において、アンテナ１４８は基地局および／または他の送信機局から信号を受信して、受信信号を提供し、これがスイッチ／送受切換器１４６を通してルーティングされ、受信機１５０に提供される。受信機１５０内では、受信信号がＬＮＡ １５２によって増幅され、バンドパスフィルタ１５４によってフィルタリングされ、ミキサ１５６によってＲＦからベースバンドにダウンコンバートされる。ダウンコンバート信号は、データプロセッサ１１０に提供されるアナログ入力信号を得るためにＶＧＡ １５８によって増幅され、ローパスフィルタ１６０によってフィルタリングされ、増幅器１６２によって増幅される。
【００１１】
図１は、１つのステージにおいてＲＦとベースバンドとの間で信号を周波数変換する直接変換アーキテクチャ（direct-conversion architecture）を実現する送信機１３０および受信機１５０を示す。送信機１３０および／または受信機１５０は、複数のステージにおいて、ＲＦとベースバンドとの間で信号を周波数変換するスーパーヘテロダインアーキテクチャ（super-heterodyne architecture）も実現できる。局部発振器（ＬＯ）ジェネレータ１７０は送信および受信ＬＯ信号を生成してミキサ１３８および１５６にそれぞれ提供する。フェーズロックドループ（ＰＬＬ）１７２はデータプロセッサ１１０から制御情報を受信し、制御信号をＬＯジェネレータ１７０に提供して送信および受信ＬＯ信号を適切な周波数で生成する。
【００１２】
図１は、例示的なトランシーバ設計を示す。一般的に、送信機１３０および受信機１５０における信号の調整は、増幅器、フィルタ、ミキサ、その他といった１または複数のステージによって行われうる。これら回路は、図１に示される構成とは異なって配列されうる。さらに、図１に示されない他の回路も、送信機および受信機で使用されうる。例えば、整合回路が図１の様々なアクティブ回路を整合させるために使用されうる。さらに、図１のいくつかの回路は省略されうる。トランシーバ１２０は、１または複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどで実現されうる。例えば、送信機１３０における増幅器１３２から電力増幅器１４４までは、ＲＦＩＣ上で実現されうる。ドライバ増幅器１４２および電力増幅器１４４は、また、ＲＦＩＣの外部にある他のＩＣ上で実現されうる。
【００１３】
データプロセッサ１１０は、例えば、送信および受信データのための処理などである、無線デバイス１００ための様々な機能を行いうる。メモリ１１２は、データプロセッサ１１０のための複数のプログラムコードおよびデータを記憶できる。データプロセッサ１１０は、１または複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上で実現されうる。
【００１４】
図１に示されるように、送信機および受信機は様々な増幅器を含みうる。ＲＦでの各増幅器は、簡潔さのために図１に示されていない、入力インピーダンス整合および出力インピーダンス整合を有しうる。
【００１５】
図２は、直列出力スイッチを伴うＰＡモジュール２００のブロック図を示す。ＰＡモジュール２００は、図１におけるドライバ増幅器１４２および電力増幅器１４４に使用されうる。ＰＡモジュール２００内では、入力整合回路２１０が入力ＲＦ信号（ＲＦｉｎ）を受取り、ドライバ増幅器２２０の入力に結合された出力を有する。ドライバ増幅器２２０の出力はスイッチ２２２および２２４の一端に結合される。スイッチ２２２の他端はステージ間整合回路２３０の入力に結合される。電力増幅器２４０は、ステージ間整合回路２３０の出力に結合された入力、および出力制御回路２６０の入力に結合された出力を有する。出力整合回路２６０は、直列に結合された第１のステージ２６２、スイッチ２６６、第２のステージ２６４を含む。スイッチ２２４の他端は第２のステージ２６４の入力に結合される。出力整合回路２６０は出力ＲＦ信号（ＲＦｏｕｔ）を提供する。
【００１６】
ＰＡモジュール２００は高電力モードおよびバイパスモードをサポートする。高電力モードでは、スイッチ２２２および２６６が閉じられ、スイッチ２４４が開かれ、ドライバ増幅器２２０および電力増幅器２４０が共にイネーブルされる（enabled）。増幅器２２０および２４０は信号増幅並びに高出力電力をＲＦｏｕｔ信号のために提供する。整合回路２１０はドライバ増幅器２２０のための入力インピーダンス整合を行う。整合回路２３０はドライバ増幅器２２０の出力と電力増幅器２４０の入力との間におけるインピーダンス整合を行う。第１のステージ２６２および第２のステージ２６４は電力増幅器２４０のための出力インピーダンス整合を行う。バイパスモードでは、スイッチ２２２および２６６が開かれ、スイッチ２２４が閉じられ、ドライバ増幅器２２０がイネーブルされ、電力増幅器２４０がディセーブル（disabled）される。ドライバ増幅器２２０は信号増幅並びに低から中間の出力電力をＲＦｏｕｔ信号のために提供する。ドライバ増幅器２２０からの増幅信号は第２のステージ２６４を通してルーティングされ、ＲＦｏｕｔ信号として提供される。第２のステージ２６４はドライバ増幅器２２０のための出力インピーダンス整合を行う。
【００１７】
ＰＡモジュール２００は複数の動作モードをサポートできる。高電力モードが高出力電力を得るために選択され、バイパスモードが低出力電力または中間出力電力を得るために選択されうる。高電力モードでは、電力増幅器２４０がイネーブルされ、その出力をインピーダンス整合ステージ２６２および２６４、並びにスイッチ２６６を介して提供する。スイッチ２６６は電力増幅器２４０の後の出力経路に直列に結合された出力スイッチである。スイッチ２６６はオンにされたときにある抵抗値を有し、このオン抵抗値（on resistance）が出力経路においてある信号／挿入損失をもたらす。この信号損失は、特に、高出力電力において望ましくない。
【００１８】
図３は、シャント出力スイッチを備えるＰＡモジュール３００の例示的な設計のブロック図を示す。ＰＡモジュール３００は、また、図１のドライバ増幅器１４２および電力増幅器１４４のために使用されうる。ＰＡモジュール３００では、入力整合回路３１０がＲＦｉｎ信号を受取り、ドライバ増幅器３２０の入力に結合された出力を有する。ドライバ増幅器３２０の出力はスイッチ３２２および３２４の一端に結合される。スイッチ３２２および３２４は整合回路３３０および３３２の入力にそれぞれ結合された他端を有する。電力増幅器３４０が整合回路３３０の出力に結合された入力、および出力回路３６０の入力に結合された出力を有する。出力回路３６０はＲＦｏｕｔ信号を提供する。スイッチ３５０が電力増幅器３４０の出力に結合された一端、および整合回路３３２の出力に結合された他端を有する。
【００１９】
電力増幅器３４０はオン／オフ制御信号に基づいてイネーブルまたはディセーブルされうる。例えば、このオン／オフ信号は、電力増幅器３４０がイネーブルされたときにこの電力増幅器３４０における１または複数のトランジスタをオンさせ、電力増幅器３４０がディセーブルされたときにこの１または複数のトランジスタをオフさせる。
【００２０】
ＰＡモジュール３００は高電力モードおよびバイパスモードをサポートする。高電力モードでは、スイッチ３２２が閉じられ、スイッチ３２４および３５０が開かれ、ドライバ増幅器３２０および電力増幅器３４０の両方がイネーブルされる。増幅器３２０および３４０は信号増幅並びに高出力電力をＲＦｏｕｔ信号のために提供する。整合回路３１０はドライバ増幅器３２０のための入力インピーダンス整合を行う。整合回路３３０は、ドライバ増幅器３２０の出力（Ｚｏｕｔ＿ＤＡ）と電力増幅器３４０の入力（Ｚｉｎ＿ＰＡ）との間におけるインピーダンス整合を行う。出力回路３６０は電力増幅器３４０のための出力インピーダンス整合を行い、電力増幅器３４０の低出力インピーダンス（Ｚｏｕｔ＿ＰＡ）をターゲット出力インピーダンス（Ｚｏｕｔ）に整合させうる。例えば、Ｚｏｕｔ＿ＰＡは２〜４オームであり、Ｚｏｕｔは５０オームでありうる。
【００２１】
バイパスモードでは、スイッチ３２２が開かれ、スイッチ３２４および３５０が閉じられ、ドライバ増幅器３２０がイネーブルされ、電力増幅器３４０がディセーブルされる。ドライバ増幅器３２０は信号増幅並びに低から中間の出力電力をＲＦｏｕｔ信号のために提供する。ドライバ増幅器３２０からの増幅信号は整合回路３３２、スイッチ３５０、出力回路３６０を通してルーティングされ、ＲＦｏｕｔ信号として提供される。整合回路３３２は、ドライバ増幅器３２０の出力と出力回路３６０の入力との間におけるインピーダンス整合を行う。出力回路３６０は電力増幅器３４０のための出力インピーダンス整合を行うように設計され、低入力インピーダンスを有しうる。整合回路３３２は、ドライバ増幅器３２０の中間出力インピーダンス（例えば、２０〜３０オーム）を出力回路３６０の低入力インピーダンスに整合させうる。
【００２２】
ＰＡモジュール３００はマルチ動作モードをサポートできる。高電力モードが高出力電力を得るために選択され、バイパスモードが低出力電力または中間出力電力を得るために選択されうる。高電力モードでは、電力増幅器３４０がイネーブルされ、その出力を出力回路３６０を介して提供できる。電力増幅器３４０の後の出力経路には、直列スイッチが存在しない。これは、直列スイッチによる出力経路での信号損失を回避する。直列スイッチ３２２はドライバ増幅器３２０から電力増幅器３４０までの信号経路に存在する。しかしながら、ドライバ増幅器３２０の出力における信号レベルは、電力増幅器３４０の出力における信号レベルよりも小さいはずである。よって、スイッチ３２２による信号損失はごく少量である。シャントスイッチ３５０は、高電力モードで開かれ、整合回路３２２を電力増幅器３４０の出力から切り離す。
【００２３】
バイパスモードでは、ドライバ増幅器３２０がその出力を整合回路３３２および出力回路３６０を介して提供する。整合回路３３２は、ドライバ増幅器３２０が高電力モードとバイパスモードとの両方で類似の出力インピーダンスに従う(observe)ことができるようにインピーダンス整合を行える。さらに、整合回路３３２は、とりわけ高電力モードのために設計されうる出力回路３６０を再利用しながら、バイパスモードで独立なインピーダンス整合を可能にする。シャントスイッチ３５０はバイパスモードで閉じられ、バイパスモードにおける劣化を減らすのに十分な大きさであるべきである。
【００２４】
図４は、シャント出力スイッチを伴うＰＡモジュール３０２の例示的な設計のブロック図を示す。ＰＡモジュール３０２は、図３におけるＰＡモジュール３００について上で記述されたように結合される、ドライバ増幅器３２０、電力増幅器３４０、整合回路３１０、３３０、および３３２、並びにスイッチ３２２および３２４を含む。ＰＡモジュール３０２は、さらに、電力増幅器３４２、シャントスイッチ３５０および３５２、並びに出力回路３６２（図３の出力回路３６０に代わる）を含む。電力増幅器３４２は、整合回路３３２の出力に結合された入力と、出力回路３６２の入力に結合された出力を有する。スイッチ３５０は、電力増幅器３４０の出力に結合された一端、並びに整合回路３３２の出力に結合された他端を有する。同様に、スイッチ３５２は、電力増幅器３４２の出力に結合された一端、並びに整合回路３３２の出力に結合された他端を有する。出力回路３６２は、電力増幅器３４０および３４２の出力に結合された２つの入力、並びにＲＦｏｕｔ信号を提供する出力を有する。
【００２５】
ＰＡモジュール３０２は、高電力モードおよびバイパスモードをサポートする。図４の例示的な設計において、電力増幅器３４０および３４２は、高電力モードで共通オン／オフ制御信号によって両方ともイネーブルされ、バイパスモードでオン／オフ制御信号によって両方ともディセーブルされる。
【００２６】
図５Ａは、高電力モードにおけるＰＡモジュール３０２の動作を示す。このモードでは、スイッチ３２２が閉じられ、スイッチ３２４、３５０、および３５２が開かれ、ドライバ増幅器３２０並びに電力増幅器３４０および３４２が全てイネーブルされる。増幅器３２０、３４０、および３４２は信号増幅並びに高出力電力をＲＦｏｕｔ信号のために提供する。整合回路３１０は、ドライバ増幅器３２０のための入力インピーダンス整合を行う。整合回路３３０は、ドライバ増幅器３２０の出力と電力増幅器３４０および３４２の入力との間におけるインピーダンス整合を行う。例えば、整合回路３３０は、ドライバ増幅器３２０の中間出力インピーダンス（例えば、２０〜３０オーム）を電力増幅器３４０および３４２の低入力インピーダンス（Ｚｉｎ＿ＰＡ）に整合させうる。入力インピーダンスは、次のように表される：
【数１】
0005591929.tif 000002
【００２７】
ここで、Ｚｉｎ＿ＰＡ１は、電力増幅器３４０の入力インピーダンスであり、Ｚｉｎ＿ＰＡ２は、電力増幅器３４２の入力インピーダンスであり、「||」は、並列結合を表す。
【００２８】
出力回路３６２は、出力インピーダンス整合および信号合成（signal combining）を電力増幅器３４０および３４２のために行う。出力回路３６２は、各電力増幅器のためのターゲット出力インピーダンス（Ｚｏｕｔ＿ＰＡｎ）を提供し、これら２つの電力増幅器の出力を合成し、ターゲット出力インピーダンス（Ｚｏｕｔ）を提供する。出力回路３６２は、次に記述されるように実現されうる。
【００２９】
図５Ａに示されるように、電力増幅器３４０および３４２の後の出力経路には、直列スイッチが存在しない。これは、直列スイッチによる出力経路の信号損失を回避する。シャントスイッチ３５０および３５２は、高電力モードで開かれ、整合回路３３２を電力増幅器３４０および３４２の出力から切り離す。
【００３０】
図５Ｂは、バイパスモードにおけるＰＡモジュール３０２の動作を示す。このモードでは、スイッチ３２２が開かれ、スイッチ３２４、３５０、および３５２が閉じられ、ドライバ増幅器３２０がイネーブルされ、電力増幅器３４０および３４２がディセーブルされる。ドライバ増幅器３２０は信号増幅並びに低から中間の出力電力をＲＦｏｕｔ信号のために提供する。ドライバ増幅器３２０からの増幅信号は整合回路３３２および出力回路３６２を通してルーティングされ、ＲＦｏｕｔ信号として提供される。整合回路３３２は、ドライバ増幅器３２０の出力と出力回路３６２の２つの入力との間におけるインピーダンス整合を行う。出力回路３６２は、電力増幅器３４０および３４２のための出力インピーダンス整合を行うように設計され、２つの入力の各々において低入力インピーダンスを有しうる。整合回路３３２は、ドライバ増幅器３２０の中間出力インピーダンス（例えば、２０〜３０オーム）を出力回路３６２の低入力インピーダンスに整合させうる。簡潔さのために図５Ｂでは示されないが、出力回路３６２の入力インピーダンスは、たとえ電力増幅器３４０および３４２がバイパスモードでディセーブルされても、これらの電力増幅器の負荷インダクタに依存しうる。
【００３１】
整合回路３３２は、ドライバ増幅器３２０が高電力モードおよびバイパスモードの両方で類似の出力インピーダンスに従う(observe)ことができるようにインピーダンス整合を行える。さらに、整合回路３３２は、とりわけ高電力モードのために設計されうる出力回路３６２を再使用しながら、バイパスモードで独立なインピーダンス整合を可能にする。シャントスイッチ３５０および３５２はバイパスモードで閉じられ、バイパスモードにおける劣化を減少させるのに十分な大きさであるべきである。
【００３２】
図６は、並列に結合された複数（Ｎ個）の電力増幅器を有するＰＡモジュール６００の例示的な設計を示す。ここで、Ｎは任意の整数値でありうる。ＰＡモジュール６００は、入力整合回路６１０、整合回路６１０の出力に結合されたドライバ増幅器６２０、ドライバ増幅器６２０の出力に結合された一端を有するスイッチ６２２および６２４、スイッチ６２２および６２４の他端にそれぞれ結合された整合回路６３０および６３２を含む。Ｎ個の電力増幅器６４０a〜６４０ｎは、整合回路６３０の出力に結合された複数の入力、並びに出力回路６６２のＮ個の入力に結合された複数の出力を備える。Ｎ個のシャントスイッチ６５０ａ〜６５０ｎは、それぞれ、Ｎ個の電力増幅器６４０ａ〜６４０ｎのために使用される。各シャントスイッチ６５０は、関連の電力増幅器６４０の出力と整合回路６３２の出力との間に結合される。整合回路６３０は、ドライバ増幅器６２０の出力とＮ個の電力増幅器６４０a〜６４０ｎの入力との間におけるインピーダンス整合を行う。Ｎ個の電力増幅器６４０の入力インピーダンスは、次のように与えられる：
【数２】
0005591929.tif 000003
【００３３】
ここで、Ｚｉｎ＿ＰＡｎは、第ｎ（ｎ＝１，．．．，Ｎ）の電力増幅器６４０の入力インピーダンスである。出力回路６６２は、各電力増幅器６４０のための出力インピーダンス整合を行い、Ｎ個の電力増幅器の出力を合成し、ターゲット出力インピーダンス（Ｚｏｕｔ）を提供する。整合回路６３２は、ドライバ増幅器６２０の出力と出力回路６６２のＮ個の入力との間におけるインピーダンス整合を行う。
【００３４】
図３、４、６におけるＰＡモジュールは、高出力電力が必要とされない場合に、１または複数の電力増幅器がバイパスされることを可能にする。各電力増幅器は、出力インピーダンス整合の前にその出力でバイパスされうる。直列スイッチは高電力モードにおける電力増幅器の後の出力経路で使用されず、これによってスイッチのオン抵抗による信号損失を回避する。改善された効率が高電力モードで電力増幅器のために直列スイッチなしに達成されうる。これは、最大出力電力での効率が電力増幅器のための重要なパフォーマンス尺度なので望ましい。
【００３５】
図７は、図３、４、６における電力増幅器のどれにでも使用できる電力増幅器７００の例示的な設計の概略図を示す。電力増幅器７００は、スタックに結合されたＫ個のＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ７１０ａ〜７１０ｋを含む。ここで、Ｋは任意の整数値でありうる。ＮＭＯＳトランジスタ７１０ａは、回路グランドに結合されたソース、並びにＡＣ結合キャパシタ７２２を介して入力信号（ＰＡｉｎ）を受取るゲートを有する。スタックにおいてより上にあるＮＭＯＳトランジスタ７１０の各々は、スタックにおいて下にある他のＮＭＯＳトランジスタのドレインに結合されたソースを有する。最も上のＮＭＯＳトランジスタ７１０ｋは、出力信号（ＰＡｏｕｔ）を提供するドレインを有する。負荷インダクタ７１２は、電力供給（Ｖｄｄ）と最も上のＮＭＯＳトランジスタ７１０ｋのドレインとの間に結合され、ＤＣバイアス電流を電力増幅器７００に提供できる。負荷インダクタ７１２は、電力増幅器７００に結合された出力回路の一部でありうる。ＮＭＯＳトランジスタ７１０ａ〜７１０ｋのゲートは、それぞれ、Ｋ個の抵抗７２０ａ〜７２０ｋを介して、Ｋ個のバイアス電圧Ｖｂｉａｓ１〜ＶｂｉａｓＫを受取る。
【００３６】
バイアスジェネレータ７３０はオン／オフ制御信号を受取り、ＮＭＯＳトランジスタ７１０ａ〜７１０ｋのためにＫ個のバイアス電圧を生成する。バイアスジェネレータ７３０は、オン／オフ信号が、第１の論理レベル（例えば、「１」）にある場合に、公称バイアス電圧を提供して電力増幅器７００をオンにする。バイアスジェネレータ７３０は、オン／オフ信号が第２の論理レベル（例えば、「０」）にある場合に、低バイアス電圧を提供して電力増幅器７００をオフにする。
【００３７】
ＰＡｏｕｔ信号は、大きな電圧スイング(voltage swing)を有し、それは、各ＮＭＯＳトランジスタ７１０の降伏電圧を越えうる。ＰＡｏｕｔｔ信号の大きな電圧スイングは、Ｋ個のＮＭＯＳトランジスタ７１０ａ〜７１０ｋに亘ってほぼ等しく分離または分散されうる。次に、ＮＭＯＳトランジスタ７１０の各々は、高い信頼性を達成するために、各ＮＭＯＳトランジスタの降伏電圧よりも低くあるべき電圧スイングのフラクション(fraction)のみに従う(observe)ことができる。スタックされたトランジスタの使用は、ディープサブミクロンＩＣプロセスを用いて組み立てられ、低い降伏電圧を有するトランジスタで実現される高い周波数電力増幅器のために特に望ましいはずである。Ｋ個のバイアス電圧Ｖｂｉａｓ１〜ＶｂｉａｓＫは、例えば、ＮＭＯＳトランジスタの各々が、約１／Ｋの電圧スイングに従う(observe)ように、ＰＡｏｕｔ信号の所望の電圧分配を提供するように選択されうる。
【００３８】
図７は、他の方法でも実現されうる電力増幅器の例示的な設計を示す。例えば、電力増幅器は、他のタイプのトランジスタ、または、他の回路接続形態（circuit topologies）等で実現されうる。図７に示される例示的な設計は、また、図３、４、６におけるドライバ増幅器のどれにでも使用できる。スタックされたＮＭＯＳトランジスタの数、トランジスタサイズ、負荷インダクタ、バイアス電圧、および／または、他の回路特性は、ドライバ増幅器および電力増幅器について異なりうる。
【００３９】
図８は、図３、４、６におけるシャントスイッチのうちのどれにでも使用できるスイッチ８００の概略図を示す。スイッチ８００について、Ｍ個のＮＭＯＳトランジスタ８１０ａ〜８１０ｍはスタックに結合されうる。ここで、Ｍは任意の整数値でありうる。各ＮＭＯＳトランジスタ８１０（最も下のＮＭＯＳトランジスタ８１０ａを除く）は、スタックにおいて次のＮＭＯＳトランジスタのドレインに結合されたソースを有する。最も上のＮＭＯＳトランジスタ８１０ｍは入力信号（Ｖｉｎ）を受取るドレインを有し、最も下のＮＭＯＳトランジスタ８１０ａは出力信号（Ｖｏｕｔ）を提供するソースを有する。Ｎ各ＭＯＳトランジスタ８１０は対照的な構造で実現され、各ＮＭＯＳトランジスタのソースおよびドレインは入替可能でありうる。Ｍ個の抵抗８２０ａ〜８２０ｋは、ノードＡに結合された一端、並びにＮＭＯＳトランジスタ８１０ａ〜８１０ｋのゲートにそれぞれ結合された他端を有する。モード制御信号（Ｍｏｄｅ）はノードＡに提供される。
【００４０】
抵抗８２０ａ〜８２０ｍは、例えば、キロオームの範囲の比較的大きな抵抗値を有する。ＮＭＯＳトランジスタ８１０がオンされると、抵抗８２０が各ＮＭＯＳトランジスタのゲート−ソースおよびゲート−ドレインのキャパシタンスを通る漏れ経路において大きい抵抗値をＶｉｎ信号に提示することによって信号損失を減らせる。ＮＭＯＳトランジスタ８１０がオフされると、抵抗８２０がＶｉｎ信号の電圧スイングをスタックのＭ個のＮＭＯＳトランジスタ８１０相互でほぼ等しく分配する助けとなりうる。ＮＭＯＳトランジスタ８１０は、スイッチ８００がオンにされた場合にオン抵抗値を減少させるのに十分に大きなサイズで設計されうる。
【００４１】
図８は、他の方法でも実現されうるスイッチの例示的な設計を示す。例えば、スイッチは、他のタイプのトランジスタで、あるいは、他の回路接続形態で実現されうる。スイッチは、また、ＭＥＭＳ（micro-electro-mechanical system）で実現されうる。
【００４２】
図９Ａは、図４の出力回路３６２または図６の出力回路６６２に使用されうる、出力回路９００の例示的な設計のブロック図を示す。図９Ａに示される例示的な設計において、出力回路９００は、Ｎ個の入力ステージ９１０ａ〜９１０ｎ、並びに出力ステージ９２０を含む。ここで、Ｎは任意の整数値でありうる。各入力ステージ９１０は、ＰＡｏｕｔ信号を関連電力増幅器から受取る入力、並びにノードＢに結合された出力を有する。出力ステージ９２０は、ノードＢに結合された入力、並びにＲＦｏｕｔ信号を提供する出力を有する。
【００４３】
例示的な設計において、各入力ステージ９１０は、関連の電力増幅器の出力インピーダンス（Ｚｏｕｔ＿ＰＡｎ）とターゲット出力インピーダンス（Ｚｏｕｔ）との間におけるインピーダンス整合を行う。ノードＢでのターゲット中間インピーダンス（Ｚｉｎｔ）はここでＺｉｎｔ＝Ｚｏｕｔ/Ｎと表されうる。入力ステージ９１０ａ〜９１０ｎは、入力ステージに結合された電力増幅器のターゲット出力インピーダンスに依存し、同一のまたは異なる入力インピーダンスを有する。出力ステージ９２０は、ノードＢでのターゲット中間インピーダンスとターゲット出力インピーダンスとの間におけるインピーダンス整合を行う。
【００４４】
図９Ｂは、図４における出力回路３６２または図６における出力回路６６２にも使用できる出力回路９５０の例示的な設計のブロック図を示す。図９Ｂに示される例示的な設計において、出力回路９５０は、Ｎ個の整合回路９６０ａ〜９６０ｎを含む。各整合回路９６０は、ＰＡｏｕｔ信号を関連電力増幅器から受取る入力、並びにノードＣに結合された出力を有する。ノードＣはＲＦｏｕｔ信号を提供する。
【００４５】
例示的な設計において、各整合回路９６０は、関連の電力増幅器の出力インピーダンス（Ｚｏｕｔ＿ＰＡｎ）と高出力インピーンダンスＺｏ＝Ｎ×Ｚｏｕｔとの間におけるインピーダンス整合を行う。整合回路９６０ａ〜９６０ｎは、整合回路９６０に結合された電力増幅器のターゲット出力インピーダンスに依存し、同一のまたは異なる入力インピーダンスを有しうる。これら整合回路９６０は並列に結合されるため、ターゲット出力インピーダンスはＺｏｕｔ＝Ｚｏ／Ｎとして与えられうる。
【００４６】
整合回路またはステージは、様々な接続形態で実現されうる。例えば、整合回路またはステージは、（ｉ）入力および回路グランド間のシャントキャパシタ並びに入力および出力間の直列インダクタ、（ｉｉ）入力および回路グランド間のシャントインダクタ並びに入力および出力間の直列キャパシタ、（iii）入力および出力間の直列インダクタ並びに出力および回路グランド間のシャントキャパシタ、（ｉｖ）入力および回路グランド間のシャントキャパシタ、入力および出力間の直列インダクタ、並びに出力および回路グランド間の他のシャントキャパシタ、あるいは（ｖ）ある他の回路接続形態で実現されうる。整合回路またはステージが任意数のセクションで実現されたり、各セクションが上述されたように実現されたりもできる。整合回路またはステージは固定であり、公称入力インピーダンスおよび公称出力インピーダンスを有しうる。整合回路またはステージは、また、調整可能であり、インピーダンス整合を調整するために変化できる少なくとも１つのリアクタンス成分（例えば、キャパシタ）を含みうる。
【００４７】
例示的な設計では、装置が、例えば図３に示されるように第１の増幅器、第１のスイッチ、および出力回路を備えうる。第１の増幅器（例えば、電力増幅器３４０）は、入力信号を受取って増幅し、増幅信号を第１のモード（例えば、高電力モード）で提供できる。第１のスイッチ（例えば、スイッチ３５０）は第１の増幅器の出力に結合され、第１の増幅器をバイパスして、バイパス信号を第２のモード（例えば、バイパスモード）で提供できる。出力回路（例えば、出力回路３６０）は、第１の増幅器および第１のスイッチに結合されうる。出力回路は、第１のモードで第１の増幅器のための出力インピーダンス整合を行いうる。出力回路は、また、（i）増幅信号を受取って出力信号を第１のモードで提供し、（ｉｉ）バイパス信号を受取って出力信号を第２のモードで提供する。第１の増幅器は、第１のモードでイネーブルされ、第２のモードでディセーブルされることができる電力増幅器を備えうる。
【００４８】
例示的な設計において、装置は、例えば図３に示されるように第１および第２の整合回路をさらに備える。第１の整合回路（例えば、整合回路３３０）は、第１の増幅器の入力に結合され、第１のモードで第１の増幅器ための入力インピーダンス整合を行いうる。第２の整合回路（例えば、整合回路３３２）は、第１のスイッチに結合され、第２のモードでインピーダンス整合を行いうる。例示的な設計において、装置は、例えば、図３に示されるように、第２の増幅器、並びに第２および第３のスイッチをさらに備える。第２の増幅器（例えば、ドライバ増幅器３２０）は第２の入力信号を受取って増幅し、第２の増幅信号を提供できる。第２のスイッチは第２の増幅器と第１の整合回路との間に結合され、第１のモードで第２の増幅信号を第１の整合回路にルーティングできる。第３のスイッチは第２の増幅器と第２の整合回路との間に結合され、第２のモードで第２の増幅信号を第２の整合回路にルーティングできる。第２の増幅器は、第１のモードで第１の整合回路からのターゲット出力インピーダンスに、第２のモードで第２の整合回路からのターゲット出力インピーダンスに従う(observe)ことができる。第１のモードでは、第１および第２の増幅器がイネーブルされうる。第２のモードでは、第１の増幅器がディセーブルされ、第２の増幅器がイネーブルされうる。
【００４９】
例示的な設計において、装置は、例えば図４で示されるように第２の増幅器および第２のスイッチをさらに備えうる。第２の増幅器（例えば、電力増幅器３４２）は第１のモードで、入力信号を受取って増幅し、第２の増幅信号を提供できる。第２のスイッチ（例えば、スイッチ３５２）は第２の増幅器の出力に結合され、第２のモードで、第２の増幅器をバイパスしてバイパス信号を提供する。出力回路（例えば、出力回路３６２）は、さらに、第２の増幅器および第２のスイッチに結合されうる。出力回路は、第１のモードで第１および第２の増幅器のための出力インピーダンス整合および信号合成を行いうる。出力回路は第１のモードで２つの増幅信号を受取って出力信号を提供できる。出力回路は、第２のモードでバイパス信号を受取って出力信号を提供できる。第１および第２の増幅器は第１のモードでイネーブルされ、第２のモードでディセーブルされうる。
【００５０】
例示的な設計において、装置は、例えば、図４に示されるように、第１および第２の整合回路をさらに備える。第１の整合回路（例えば、整合回路３３０）は、第１および第２の増幅器の入力に結合され、第１のモードで第１および第２の増幅器のための入力インピーダンス整合を行いうる。第２の整合回路（例えば、整合回路３３２）は、第１および第２のスイッチに結合され、第２のモードでインピーダンス整合を行いうる。装置は、例えば、図４に示されるように、第３の増幅器、並びに第３および第４のスイッチをさらに備えうる。第３の増幅器（例えば、ドライバ増幅器３２０）は、第２の入力信号を受取って増幅し、第３の増幅信号を提供する。第３のスイッチ（例えば、スイッチ３２２）は、第３の増幅器と第１の整合回路との間に結合され、第１のモードで第３の増幅信号を第１の整合回路にルーティングできる。第４のスイッチ（例えば、スイッチ３２４）は、第３の増幅器と第２の整合回路との間に結合され、第２のモードで第３の増幅信号を第２の整合回路にルーティングできる。
【００５１】
例示的な設計において、出力回路は、例えば、図９Ａに示されるように、第１および第２の入力ステージ、並びに出力ステージを備えうる。第１の入力ステージ（例えば、入力ステージ９１０ａ）は第１の増幅器の出力に結合され、第１の増幅器のための出力インピーダンス整合を行いうる。第２の入力ステージ（例えば、入力ステージ９１０ｎ）は第２の増幅器の出力に結合され、第２の増幅器のための出力インピーダンス整合を行いうる。出力ステージ（例えば、出力ステージ９２０）は第１および第２の入力ステージに結合され、ターゲット中間インピーダンス（Ｚｉｎｔ）からターゲット出力インピーダンス（Ｚｏｕｔ）へのインピーダンス整合を行いうる。ターゲット中間インピーダンスはＮで割ったターゲット出力インピーダンスに等しいものでありうる。ここで、Ｎは、出力回路に結合された増幅器の数でありうる。
【００５２】
例示的な設計において、第１の増幅器は、例えば図７に示されるように、スタックに結合された複数のＭＯＳトランジスタを備えうる。これらＭＯＳトランジスタのうちの１つは入力信号を受取り、これらＭＯＳトランジスタのうちの他の１つは増幅信号を提供できる。
【００５３】
例示的な設計において、第１のスイッチは、例えば図８に示されるように、スタックに結合された複数のＭＯＳトランジスタを備えうる。複数の抵抗は複数のＭＯＳトランジスタに結合され、スイッチを開閉するための制御信号を受取れる。
【００５４】
他の例示的な設計では、集積回路が、例えば図３に示されるように、電力増幅器、第１のスイッチ、および、出力回路を備えうる。電力増幅器（例えば、電力増幅器３４０）は、第１のモードで入力信号を受取って増幅し、増幅信号を提供できる。第１のスイッチ（例えば、スイッチ３５０）は電力増幅器の出力に結合され、第２のモードで電力増幅器をバイパスして、バイパス信号を提供できる。出力回路（例えば、出力回路３６０）は、電力増幅器および第１のスイッチに結合されうる。出力回路は、第１のモードで電力増幅器のための出力インピーダンス整合を行いうる。出力回路は（i）第１のモードで増幅信号を受取って出力信号を提供し、（ii）第２のモードでバイパス信号を受取って、出力信号を提供できる。
【００５５】
例示的な設計において、集積回路は、例えば図３に示されるように、第１および第２の整合回路をさらに備えうる。第１の整合回路（例えば、整合回路３３０）は電力増幅器の入力に結合され、第１のモードで電力増幅器のための入力インピーダンス整合を行いうる。第２の整合回路は第１のスイッチに結合され、第２のモードでインピーダンス整合を行いうる。集積回路は、ドライバ増幅器、並びに第２および第３のスイッチをさらに備えうる。ドライバ増幅器（例えば、ドライバ増幅器３２０）は、第２の入力信号を受取って増幅し、第２の増幅信号を提供できる。第２のスイッチ（例えば、スイッチ３２２）はドライバ増幅器と第１の整合回路との間に結合され、第１のモードで第２の増幅信号を第１の整合回路にルーティングできる。第３のスイッチ（例えば、スイッチ３２４）はドライバ増幅器と第２の整合回路との間に結合され、第２のモードで第２の増幅信号を第２の整合回路にルーティングできる。
【００５６】
例示的な設計において、集積回路は、例えば図４で示されるように、第２の電力増幅器および第２のスイッチをさらに備えうる。第２の電力増幅器（例えば、電力増幅器３４２）は第１のモードで入力信号を受取って増幅し、第２の増幅信号を提供できる。第２のスイッチ（例えば、スイッチ３５２）は第２の電力増幅器の出力に結合され、第２のモードで第２の電力増幅器をバイパスして、バイパス信号を提供できる。出力回路（例えば、出力回路３６２）は第２の電力増幅器および第２のスイッチにさらに結合されうる。出力回路は第１のモードで２つの電力増幅器のための出力インピーダンス整合および信号合成を行いうる。出力回路は（ｉ）第１のモードで２つの増幅信号を受取って出力信号を提供し、（ｉｉ）第２のモードでバイパス信号を受取って出力信号を提供できる。
【００５７】
例示的な設計において、出力回路は、例えば図９Ａに示されるように、第１および第２の入力ステージ、並びに出力ステージを備えうる。第１の入力ステージ（例えば、入力ステージ９１０ａ）は電力増幅器の出力に結合され、電力増幅器のための出力インピーダンス整合を行いうる。第２の入力ステージ（例えば、入力ステージ９１０ｎ）は第２の電力増幅器の出力に結合され、第２の電力増幅器のための出力インピーダンス整合を行いうる。出力ステージ（例えば、出力ステージ９２０）は第１および第２の入力ステージに結合され、ターゲット中間インピーダンス（Ｚｉｎｔ）からターゲット出力インピーダンス（Ｚｏｕｔ）へのインピーダンス整合を行いうる。
【００５８】
図１０は、信号増幅を行うためのプロセス１０００の例示的な設計を示す。入力信号は第１のモードで増幅信号を得るために増幅器（例えば、電力増幅器）で増幅されうる（ブロック１０１２）。第２のモードにおいて、この増幅器が増幅器の出力に結合されたスイッチを用いてバイパスされ、バイパス信号がこのスイッチを介して提供されうる（ブロック１０１４）。第１のモードにおいて、出力インピーダンス整合が出力回路で増幅器のために行われうる（ブロック１０１６）。出力信号が出力回路によって、第１のモードで増幅信号に基づき、第２のモードでバイパス信号に基づいて提供されうる（ブロック１０１８）。
【００５９】
例示的な設計では、入力インピーダンス整合が第１のモードにおいて第１の整合回路で増幅器のために行われうる。インピーダンス整合は、また、第２のモードにおいてスイッチに結合された第２の整合回路で行われうる。例示的な設計では、第２の入力信号が第２の増幅信号を得るために第２の増幅器（例えば、ドライバ増幅器）で増幅されうる。第２の増幅信号は、第１のモードで第１の整合回路に、第２のモードで第２の整合回路にルーティングされうる。
【００６０】
例示的な設計において、入力信号は、第１のモードにおいて第２の増幅信号を得るために第２の増幅器（例えば、他の電力増幅器）で増幅されうる。第２の増幅器は、第２のモードにおいて第２の増幅器の出力に結合された第２のスイッチでバイパスされ、バイパス信号がこの第２のスイッチを介して提供されうる。出力インピーダンス整合は、第１のモードにおいて出力回路で第２の増幅器のために行われうる。出力信号は、第１のモードにおいて２つの増幅信号に基づいて出力回路によって提供されうる。
【００６１】
本明細書に記述された増幅器モジュールは、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイスなどに実現されうる。増幅器モジュールは、また、相補型金属酸化膜半導体（ＣＭＯＳ）、ＮＭＯＳ、Ｐ型ＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）、ヘテロ接合バイポーラートランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、絶縁体上シリコン（ＳＯＩ）、その他など、様々なＩＣプロセステクノロジで製造されうる。
【００６２】
本明細書に記述された増幅器モジュールを実現する装置は、独立型デバイスでありうるか、あるいは、より大きなデバイスの一部でありうる。デバイスは、（i）独立型ＩＣ、（ii）データおよび／または命令を記憶するためのメモリＩＣを含みうる１または複数のＩＣのセット、（ｉｉｉ）ＲＦトランシーバ（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）モバイル局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイスに組み込まれうるモジュール、（ｖｉ）受信機、セルラ電話、無線デバイス、ハンドセット、または他のモバイルユニット、（ｖｉｉ）その他でありうる。
【００６３】
１または複数の例示的な設計において、記述された機能は、ハードウェア、ソフトウェア、ファームウェア、または、これらの任意の組み合わせで実現されうる。ソフトウェアで実現された場合、機能は１または複数の命令またはコードとしてコンピュータ可読媒体に記憶または送信されうる。コンピュータ可読媒体は、コンピュータ記憶媒体、並びにある箇所から他の箇所へのコンピュータプログラムの移送を容易にする任意の媒体を含む通信媒体を含む。記憶媒体は、コンピュータによりアクセスできる任意の利用可能媒体でありうる。限定ではなく、例として、こうしたコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、あるいは、他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶装置、あるいは、コンピュータによりアクセス可能であり、命令またはデータの構造系で所望のプログラムコードを搬送または記憶するために使用されうる任意の他の媒体を備えうる。さらに、任意の接続は、適切に、コンピュータ可読媒体と称されうる。例えば、同軸ケーブル、光ファイバーケーブル、撚線対、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、マイクロ波などの無線テクノロジを使用してウェブサイト、サーバ、または他のリモートソースからソフトウェアが送信されると、この同軸ケーブル、光ファイバーケーブル、撚線対、ＤＳＬ、または赤外線、無線、マイクロ派などの無線テクノロジは媒体の定義に含まれる。ディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、本明細書で使用される場合、コンパクトディスク（ＣＤ）、レーザディスク、光ディスク、デジタルビデオディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、ブルーレイ（登録商標）ディスクを含む。ディスク（ｄｉｓｋ）は通常磁気作用によってデータを再生し、ディスク（ｄｉｓｃ）はレーザーで光学的にデータを再生する。上記の組み合わせもコンピュータ可読媒体の範囲内に含まれるべきである。
【００６４】
当業者が本開示を実施および使用することを可能にするために本開示の以上の記述が提供される。本開示に対する様々な変更は当業者には容易に明らかであり、本明細書において定義された包括的な原理は、本開示の精神または範囲を逸脱することなく他の実施形態に適用可能である。従って、本開示は本明細書に記載の例および設計に制限されるものではなく、本明細書で開示された原理および新規な特徴と合致する最も広い範囲が与えられるべきである。
以下に本願出願当初の特許請求の範囲を付記する。
[Ｃ１]  第１のモードで入力信号を受取って増幅し増幅信号を提供するための増幅器と、
前記増幅器の出力に結合され、第２のモードで前記増幅器をバイパスしバイパス信号を提供するためのスイッチと、
前記増幅器および前記スイッチに結合された出力回路とを備え、
前記出力回路は前記第１のモードで前記増幅器のための出力インピーダンス整合を行うもので、前記第１のモードで前記増幅信号を受取って出力信号を提供し、前記第２のモードで前記バイパス信号を受取って前記出力信号を提供する装置。
[Ｃ２]  前記増幅器は、前記第１のモードでイネーブルされ前記第２のモードでディセーブルされる電力増幅器を備える、Ｃ１に記載の装置。
[Ｃ３]  前記増幅器の入力に結合され、前記第１のモードで前記増幅器のための入力インピーダンス整合を行うための第１の整合回路と、
前記スイッチに結合され、前記第２のモードでインピーダンス整合を行うための第２の整合回路とをさらに備える、Ｃ１に記載の装置。
[Ｃ４]  第２の入力信号を受取って増幅し第２の増幅信号を提供するための第２の増幅器と、
前記第２の増幅器と前記第１の整合回路との間に結合され、前記第１のモードで前記第２の増幅信号を前記第１の整合回路にルーティングするための第２のスイッチと、
前記第２の増幅器と前記第２の整合回路との間に結合され、前記第２のモードで前記第２の増幅信号を前記第２の整合回路にルーティングするための第３のスイッチとをさらに備える、Ｃ３に記載の装置。
[Ｃ５]  前記第１のモードで前記増幅器および前記第２の増幅器がイネーブルされ、前記第２のモードで前記増幅器がディセーブルされ前記第２の増幅器がイネーブルされる、Ｃ４に記載の装置。
[Ｃ６]  前記第２の増幅器は、前記第１のモードで前記第１の整合回路からの、前記第２のモードで前記第２の整合回路からのターゲット出力インピーダンスに従う(observe)、Ｃ４に記載の装置。
[Ｃ７]  前記第１のモードで前記入力信号を受取って増幅し第２の増幅信号を提供するための第２の増幅器と、
前記第２の増幅器の出力に結合され、前記第２のモードで前記第２の増幅器をバイパスし前記バイパス信号を提供するための第２のスイッチとをさらに備え、
前記出力回路は、さらに、前記第２の増幅器および前記第２のスイッチに結合され、前記第１のモードで前記増幅器および前記第２の増幅器のための出力インピーダンス整合および信号合成を行い、前記第１のモードで前記増幅信号および前記第２の増幅信号を受取って前記出力信号を提供し、前記第２のモードで前記バイパス信号を受取って前記出力信号を提供する、Ｃ１に記載の装置。
[Ｃ８]  前記増幅器および前記第２の増幅器が、前記第１のモードでイネーブルされ、前記第２のモードでディセーブルされる、Ｃ７に記載の装置。
[Ｃ９]  前記出力回路は、
前記増幅器の出力に結合された第１の出力ステージと、
前記第２の増幅器の出力に結合された第２の入力ステージと、
前記第１および第２の入力ステージに結合された出力ステージとを備える、Ｃ７に記載の装置。
[Ｃ１０]  前記第１の入力ステージは前記増幅器のための出力インピーダンス整合を行い、前記第２の入力ステージは前記第２の増幅のための出力インにピーダンス整合を行い、前記出力ステージはターゲット中間インピーダンスからターゲット出力インピーダンスへのインピーダンス整合を行う、Ｃ９に記載の装置。
[Ｃ１１]  前記ターゲット中間インピーダンスは前記ターゲット出力インピーダンスをＮで割ったものに等しく、Ｎは前記出力回路に結合された増幅器の数である、Ｃ１０に記載の装置。
[Ｃ１２]  前記増幅器および前記第２の増幅器の入力に結合され、前記第１のモードで前記増幅器および前記第２の増幅器ための入力インピーダンス整合を行うための第１の整合回路と、
前記スイッチおよび前記第２のスイッチに結合され、前記第２のモードでインピーダンス整合を行うための第２の整合回路とをさらに備える、Ｃ７に記載の装置。
[Ｃ１３]  第２の入力信号を受取って増幅し第３の増幅信号を提供するための第３の増幅器と、
前記第３の増幅器と前記１の整合回路との間に結合され、前記第１のモードで前記第３の増幅信号を前記第１の整合回路にルーティングするための第３のスイッチと、
前記第３の増幅器と前記第２の整合回路との間に結合され、前記第２のモードで前記第３の増幅信号を前記第２の整合回路にルーティングするための第４のスイッチとをさらに備える、Ｃ１２に記載の装置。
[Ｃ１４]  前記増幅器はスタックに結合された複数の金属酸化膜半導体（ＭＯＳ）トランジスタを備え、前記複数のＭＯＳトランジスタのうちの１つは前記入力信号を受取り、前記複数のＭＯＳトランジスタのうちの他の１つは前記増幅信号を提供する、Ｃ１に記載の装置。
[Ｃ１５]  前記スイッチは、
スタックに結合された複数の金属酸化膜半導体（ＭＯＳ）トランジスタと、
前記複数のＭＯＳトランジスタに結合され、前記スイッチを開閉するための制御信号を受取る複数の抵抗とを備える、Ｃ１に記載の装置。
[Ｃ１６]  第１のモードで入力信号を受取って増幅し増幅信号を提供するための電力増幅器と、
前記電力増幅器の出力に結合され、第２のモードで前記電力増幅器をバイパスしバイパス信号を提供するためのスイッチと、
前記電力増幅器および前記スイッチに結合され、前記第１のモードで前記電力増幅器のための出力インピーダンス整合を行い、前記第１のモードで前記増幅信号を受取って出力信号を提供し、前記第２のモードで前記バイパス信号を受取って前記出力信号を提供する出力回路とを備える、集積回路。
[Ｃ１７]  前記電力増幅器の入力に結合され、前記第１のモードで前記電力増幅器のための入力インピーダンス整合を行うための第１の整合回路と、
前記スイッチに結合され、前記第２のモードでインピーダンス整合を行うための第２の整合回路とをさらに備える、Ｃ１６に記載の集積回路。
[Ｃ１８]  第２の入力信号を受取って増幅し第２の増幅信号を提供するためのドライバ増幅器と、
前記ドライバ増幅器と前記第１の整合回路との間に結合され、前記第１のモードで前記第２の増幅信号を前記第１の整合回路にルーティングするための第２のスイッチと、
前記ドライバ増幅器と前記第２の整合回路との間に結合され、前記第２のモードで前記第２の増幅信号を前記第２の整合回路にルーティングするための第３のスイッチとをさらに備える、Ｃ１７に記載の集積回路。
[Ｃ１９]  前記第１のモードで前記入力信号を受取って増幅し第２の増幅信号を提供するための第２の電力増幅器と、
前記第２の電力増幅器の出力に結合され、前記第２のモードで前記第２の電力増幅器をバイパスしてバイパス信号を提供するための第２のスイッチとをさらに備え、
前記出力回路は、さらに、前記第２の電力増幅器および前記第２のスイッチに結合され、前記第１のモードで前記電力増幅器および前記第２の電力増幅器のための出力インピーダンス整合および信号合成を行い、前記第１のモードで前記増幅信号および前記第２の増幅信号を受取って前記出力信号を提供し、前記第２のモードで前記バイパス信号を受取って前記出力信号を提供する、Ｃ１６に記載の集積回路。
[Ｃ２０]  前記出力回路は、
前記電力増幅器の前記出力に結合され、前記電力増幅器のための出力インピーダンス整合を行うための第１の入力ステージと、
前記第２の電力増幅器の前記出力に結合され、前記第２の電力増幅器のための出力インピーダンス整合を行う第２の入力ステージと、
前記第１および第２の入力ステージに結合され、ターゲット中間インピーダンスからターゲット出力インピーダンスへのインピーダンス整合を行うための出力ステージと備える、Ｃ１９に記載の集積回路。
[Ｃ２１]  信号増幅を行うための方法であって、
第１のモードで増幅器で入力信号を増幅して増幅信号を得ることと、
第２のモードで前記増幅器の出力に結合されたスイッチを用いて前記増幅器をバイパスして前記スイッチを介してバイパス信号を提供することと、
前記第１のモードで出力回路を伴う前記増幅器のための出力インピーダンス整合を行うことと、
前記第１のモードで前記増幅信号に基づき、前記第２のモードで前記バイパス信号に基づいて出力信号を提供することとを備える方法。
[Ｃ２２]  前記第１のモードで第１の整合回路を用いて前記増幅器のための入力インピーダンス整合を行うことと、
前記第２のモードで前記スイッチに結合された第２の整合回路を用いてインピーダンス整合を行うこととをさらに備える、Ｃ２１に記載の方法。
[Ｃ２３]  第２の増幅器を用いて第２の入力信号を増幅して、第２の増幅された信号を得ることと、
前記第２の増幅信号を前記第１のモードで前記第１の整合回路に、前記第２のモードで第２の整合回路にルーティングすることとをさらに備える、Ｃ２２に記載の方法。
[Ｃ２４]  前記第１のモードで前記入力信号を第２の増幅器で増幅して第２の増幅信号を得ることと、
前記第２のモードで前記第２の増幅器の出力に結合された第２のスイッチを用いて前記第２の増幅器をバイパスし前記第２のスイッチを介してバイパス信号を提供することと、
前記第１のモードで前記第２の増幅器のための出力インピーダンス整合を前記出力回路で行うことと、
前記第１のモードで前記増幅信号および前記第２の増幅信号に基づいて前記出力信号を提供することとをさらに備える、Ｃ２１に記載の方法。
[Ｃ２５]  第１のモードで入力信号を増幅して増幅信号を得るための手段と、
第２のモードで前記増幅するための手段をバイパスしバイパス信号を提供するための手段と、
前記第１のモードで前記増幅するための手段のための出力インピーダンス整合を行うための手段と、
前記第１のモードで前記増幅信号に基づき、前記第２のモードで前記バイパス信号に基づいて出力信号を提供するための手段とを備える装置。
【図１】
0005591929.tif 000004
【図２】
0005591929.tif 000005
【図３】
0005591929.tif 000006
【図４】
0005591929.tif 000007
【図５Ａ】
0005591929.tif 000008
【図５Ｂ】
0005591929.tif 000009
【図６】
0005591929.tif 000010
【図７】
0005591929.tif 000011
【図８】
0005591929.tif 000012
【図９Ａ】
0005591929.tif 000013
【図９Ｂ】
0005591929.tif 000014
【図１０】
0005591929.tif 000015