(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子であって、
前記抵抗変化層は、第１の抵抗変化層と第２の抵抗変化層との少なくとも２層から構成され、
前記第１の抵抗変化層の第１の面は、前記第１の電極と接続され、
前記第１の抵抗変化層の第２の面は、前記第２の抵抗変化層の第１の面と接続され、
前記第１の抵抗変化層は、第１の遷移金属酸化物から構成され、
前記第２の抵抗変化層は、第２の遷移金属酸化物と第３の遷移金属酸化物とから構成され、
前記第２の遷移金属酸化物の酸素不足度は、前記第１の遷移金属酸化物の酸素不足度及び前記第３の遷移金属酸化物の酸素不足度のいずれよりも高く、
前記第２の遷移金属酸化物の抵抗率は、前記第１の遷移金属酸化物の抵抗率及び前記第３の遷移金属酸化物の抵抗率のいずれよりも低く、
前記第３の遷移金属酸化物は、前記第１の抵抗変化層の前記第２の面の少なくとも一部と接し、
前記第２の遷移金属酸化物は、前記第１の抵抗変化層の前記第２の面の残りの部分と接し、
前記不揮発性記憶素子は、製造後の状態から、印加する電圧に応じて高抵抗状態と低抵抗状態とを可逆的に遷移できる状態に変化させる処理である初期化時に、前記第２の抵抗変化層を構成する前記第２の遷移金属酸化物に電流が流れ、前記第１の抵抗変化層内に導電パスが形成される
不揮発性記憶素子。
【請求項２】
前記第３の遷移金属酸化物の抵抗率は、１Ｅ７ｍΩ・ｃｍ以上である
請求項１に記載の不揮発性記憶素子。
【請求項３】
前記第２の遷移金属酸化物の抵抗率は、１〜５０ｍΩ・ｃｍである
請求項１又は２のいずれかに記載の不揮発性記憶素子。
【請求項４】
前記第１の遷移金属酸化物の抵抗率は、１Ｅ７ｍΩ・ｃｍ以上である
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項５】
前記第２の遷移金属酸化物と前記第３の遷移金属酸化物とは、同じ遷移金属で構成される
請求項１に記載の不揮発性記憶素子。
【請求項６】
前記第２の遷移金属酸化物は、前記第２の抵抗変化層の中心側に配置され、
前記第３の遷移金属酸化物は、前記第２の抵抗変化層の周縁側に配置される
請求項１に記載の不揮発性記憶素子。
【請求項７】
前記第２の遷移金属酸化物は、前記第２の抵抗変化層の周縁側に配置され、
前記第３の遷移金属酸化物は、前記第２の抵抗変化層の中心側に配置され、
前記第３の遷移金属酸化物は、前記第１の抵抗変化層と接する前記第２の抵抗変化層の表面の一部に配置され、前記第１の抵抗変化層と前記第２の遷移金属酸化物とに挟まれている
請求項１に記載の不揮発性記憶素子。
【請求項８】
さらに、前記第２の抵抗変化層と前記第１電極又は前記第２電極との間に介在された電流制御層を備え、
前記電流制御層は、前記第３の遷移金属酸化物と接する高抵抗領域と、前記第２の遷移金属酸化物と接する低抵抗領域とから構成され、
前記電流制御層の低抵抗領域と前記第２の遷移金属酸化物とが接する面積は、前記第２の遷移金属酸化物と前記第１の遷移金属酸化物とが接する面積より小さい
請求項１に記載の不揮発性記憶素子。
【請求項９】
前記第１の遷移金属酸化物、前記第２の遷移金属酸化物、前記第３の遷移金属酸化物及び前記電流制御層は、同種の遷移金属酸化物で構成され、
前記高抵抗領域は、第４の遷移金属酸化物で構成され、
前記低抵抗領域は、第５の遷移金属酸化物で構成され、
前記第４の遷移金属酸化物の酸素不足度は、前記第２の遷移金属酸化物の酸素不足度より低く、
前記第５の遷移金属酸化物の酸素不足度は、前記第２の遷移金属酸化物の酸素不足度より高い
請求項８に記載の不揮発性記憶素子。
【請求項１０】
請求項１〜９のいずれか１項に記載の不揮発性記憶素子とスイッチ素子とが直列に接続されて構成されるメモリセルを複数個具備するメモリセルアレイと、
前記メモリセルアレイが具備する複数のメモリセルの中から少なくとも一つのメモリセルを構成するスイッチ素子をＯＮさせることで、少なくとも一つのメモリセルを選択する選択回路と、
前記選択回路で選択されたメモリセルを構成する不揮発性記憶素子に書き込み用の電圧パルスを印加する書き込み回路と、
前記選択回路で選択されたメモリセルを構成する不揮発性記憶素子に流れる電流量を検出することで、当該不揮発性記憶素子に記憶されていたデータの判別を行うセンスアンプと
を備える不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶素子およびその製造方法等に関し、特に、電気パルスの印加によってその抵抗値が変化し前記変化した抵抗値を維持する抵抗変化層を備えた抵抗変化型の不揮発性記憶素子およびその製造方法等に関するものである。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。
【０００３】
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。一方、抵抗変化層を記憶部の材料として用いる不揮発性記憶素子（抵抗変化型メモリ）の場合、２端子の抵抗変化記憶素子で構成される単純な構造の記憶素子で構成することができるため、さらなる微細化、高速化および低消費電力化が期待されている。
【０００４】
抵抗変化層を記憶部の材料として用いる場合、例えば、電気的パルスの入力などによって、その抵抗値を高抵抗から低抵抗へ、または低抵抗から高抵抗へと変化させることになる。この場合、低抵抗および高抵抗の２値を明確に区別し、また低抵抗と高抵抗との間を高速に安定して変化させ、これら２値が不揮発的に保持されることが必要である。この抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化層に用いた不揮発性記憶素子が提案されている。酸素含有率の高い抵抗変化層と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化することが開示されている（例えば、特許文献１参照）。
【０００５】
図１８に、従来の抵抗変化素子５５を搭載した抵抗変化型の不揮発性記憶素子５０を示す。基板１００上に第１の配線１０１が形成され、この第１の配線１０１を被覆して、第１の層間絶縁層１０２が形成されている。第１の層間絶縁層１０２を貫通して、第１の配線１０１に接続される第１のコンタクトプラグ１０４が形成されている。第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に下部電極１０５、抵抗変化層１０６、上部電極１０７で構成される抵抗変化素子５５が形成されている。この抵抗変化素子５５を被覆して、第２の層間絶縁層１０８が形成され、第２の層間絶縁層１０８を貫通した第２のコンタクトプラグ１１０は上部電極１０７と第２の配線１１１を接続している。抵抗変化層１０６は第１の抵抗変化層１０６ｘと第２の抵抗変化層１０６ｙの積層構造からなり、かつ抵抗変化層は同種の遷移金属酸化物からなり、第１の抵抗変化層１０６ｘを形成する遷移金属酸化物の酸素含有率は、第２の抵抗変化層１０６ｙを形成する遷移金属酸化物の酸素含有率より高い。
【０００６】
このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第１の抵抗変化層１０６ｘにほとんどの電圧が印加されることになる。また、この界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極１０７と第１の抵抗変化層１０６ｘとの界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
【０００７】
非特許文献１では、遷移金属酸化物を抵抗変化素子として用いた１Ｔ１Ｒ（１トランジスタ１抵抗）型メモリセルで構成された不揮発性メモリが開示されている。遷移金属酸化物の薄膜は、通常絶縁体であり、抵抗値をパルス変化させるためには、初期化を行い、高抵抗状態と低抵抗状態を切り替え可能な導電パスを形成ができることが示されている。なお、「初期化」とは、製造後の抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子を、印加する電圧（あるいは、印加する電圧の極性）に応じて高抵抗状態と低抵抗状態とを可逆的に遷移できる状態に変化させる処理であり、具体的には、極めて高い抵抗値をもつ製造後の抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子に対して、書き込み電圧よりも大きな電圧を印加することである。この初期化により、抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子は、高抵抗状態と低抵抗状態とを可逆的に遷移できる状態になるとともに、その抵抗値は下がる。
【０００８】
図１９は、非特許文献１で示されている初期化電圧の遷移金属酸化物膜厚依存を示す特性図である。遷移金属酸化物としては、ＮｉＯ、ＴｉＯ2、ＨｆＯ2、ＺｒＯ2の４種類の特性が示されており、必要な初期化電圧は、遷移金属酸化物の種類に依存し、遷移金属酸化物膜厚が厚くなるほど、高くなる。このため、初期化電圧を低減させるためには、遷移金属酸化物膜厚を薄膜化することが好ましい。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Ｉ．  Ｇ．  Ｂａｅｋ  ｅｔ  ａｌ．，ＩＥＤＭ２００４，ｐ．５８７
【特許文献】
【００１０】
【特許文献１】国際公開第２００８／１４９４８４号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
抵抗変化型メモリの製造プロセスにおいては、銅やアルミニウム等で構成される電極配線の形成などに約４００℃の加熱工程が存在する。このような加熱工程は、上部及び下部の電極から抵抗変化層側に向かって電極材料の小さな突起（ｈｉｌｌｏｃｋ）を発生させることが、発明者らの実験によって判明している。電極材料に小さな突起が発生した場合、抵抗変化層に生じる導電パスは、突起を起点として発生する。これは、抵抗変化層側へ発生する突起によって、遷移金属酸化物の膜厚が部分的に薄くなっているためである。また、抵抗変化素子の初期の絶縁状態は、遷移金属酸化物の膜厚だけでなく、突起の形状、サイズ、密度によって変動し、且つ、ばらつきも増加する。更に、突起の形状、サイズ、密度は、電極材料や膜ストレス、温度等のプロセス要因に強く依存する為、その制御は非常に困難と言える。以上のことから、抵抗変化素子の初期抵抗値（初期化前の抵抗値）を安定させる為には、電極に小さな突起を発生させない事が望ましい。
【００１２】
抵抗変化素子の電極材料には、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）等が用いられている。特に、Ｉｒは熱膨張係数（ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  ｔｈｅｒｍａｌ  ｅｘｐａｎｓｉｏｎ）が６．４Ｅ−６（℃-1）とＰｔの熱膨張係数８．８Ｅ−６（℃-1）より小さい。また、Ｉｒのヤング率は５２９Ｅ＋９（Ｎ／ｍ2）とＰｔのヤング率１５２Ｅ＋９（Ｎ／ｍ2）より大きい。なお、「Ｅ＋ｎ」は「×１０+n」を意味する。これらの物理特性からＩｒはＰｔに比べ、ストレスによる塑性変形が生じ難いため、突起の発生がない。図１（ａ）及び（ｂ）は、発明者らの実験によって得られた、このような突起に関するＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）像を示す図である。図１（ａ）にＰｔを電極材料に用いた場合の抵抗変化素子の断面のＴＥＭ像を示す。下部電極３０１ａ上に第１の抵抗変化層３０２ａ及び第２の抵抗変化層３０３ａ、上部電極３０４ａが積層されている。上部電極の小さな突起によって、第２の抵抗変化層３０３ａが部分的に薄くなっていることが明らかである。一方、図１（ｂ）は、Ｉｒを電極材料に用いた場合の抵抗変化素子の断面のＴＥＭ像を示す。下部電極３０１ｂ上に第１の抵抗変化層３０２ｂ及び第２の抵抗変化層３０３ｂ、上部電極３０４ｂが積層されている。第２の抵抗変化層の膜厚は均一であり、上部電極に小さな突起が発生していない事がわかる。電極に小さな突起が発生しない場合、初期抵抗値は、遷移金属酸化物の膜厚で制御が可能となり、且つ、ばらつきも大幅に改善される。しかしながら、電極に小さな突起が無いため、遷移金属酸化物の膜厚が部分的に薄くなる箇所が存在しない。このため、製造直後の抵抗変化素子の遷移金属酸化物（抵抗変化層）に導電パスを形成する際に、１回乃至複数回、通常の抵抗変化に用いる駆動電圧より絶対値が高い電圧を抵抗変化層に印加して行う初期化においては、電極に小さな突起がある場合より初期化の電圧（初期化電圧）を高くする必要があり、抵抗変化素子における低電圧での初期化の妨げとなる。また、第２の抵抗変化層の膜厚を薄くすれば、初期化電圧を低下できるが、抵抗変化素子の抵抗値がばらつき、信頼性の観点から望ましくない。
【００１３】
本発明の目的は、上記の課題を解決するものであり、電極と抵抗変化層の界面に小さな突起を形成することなく、低電圧での初期化が可能な不揮発性記憶素子等を提供する事である。
【課題を解決するための手段】
【００１４】
図１８に示すように、抵抗変化層１０６が高濃度に酸素を含有している第１の抵抗変化層１０６ｘ（高抵抗層）と低濃度に酸素を含有している第２の抵抗変化層１０６ｙ（低抵抗層）の積層構造で構成される場合には、最初に電気信号を印加する時の初期抵抗値は、初期状態の高抵抗層により通常の抵抗変化時の高抵抗状態の抵抗値よりも高くなっており、そのままでは、電気信号（通常の電気的パルス）を与えても抵抗変化しないので抵抗変化特性を得ることはできない。
【００１５】
抵抗変化特性を得るためには、初期状態の抵抗変化層に高電圧の電気的パルスを印加して、電気的な導電パスを高抵抗層内に形成する（高抵抗層をブレイクダウンさせる）必要がある。このような処理は、「初期化」、あるいは、「初期ブレイクダウン」と呼ばれている。この高電圧の電気的パルスの電圧（初期化電圧）は、メモリとして抵抗変化層を低抵抗状態から高抵抗状態へ、あるいは高抵抗状態から低抵抗状態へ変化させるために必要な通常の電気的パルスの電圧に比べて高い。したがって、このような高電圧の電気的パルスを発生させるための特別な回路が必要である。つまり、高電圧の電気的パルスを発生させるための特別な回路が、メモリとしての通常駆動時に印加する電気的パルスを発生させるための回路とは別に必要になるという問題がある。
【００１６】
また、この問題に対して、抵抗変化層の高抵抗層の膜厚を薄くすることで初期ブレイクダウンに必要な電気的パルス電圧を低下させることも可能ではあるが、抵抗変化層の高抵抗層の膜厚を薄くすることは不揮発性記憶素子およびそれを用いたデバイスの信頼性の観点から望ましくない。つまり、初期ブレイクダウンに必要な電気的パルス電圧を小さくするために抵抗変化層の高抵抗層の膜厚を薄くすると抵抗変化素子の抵抗値がばらつき、信頼性が低下するという問題がある。
【００１７】
本発明は、上述した問題に対して鋭意検討を行うことによって、積層構造の抵抗変化層を有した不揮発性記憶素子において、初期ブレイクダウンに必要な高電圧の電気的パルスを発生させる特別な回路を設けることなく、抵抗変化素子の抵抗値のばらつきを抑制した不揮発性記憶素子を提供するものである。
【００１８】
そこで、本発明に係る不揮発性記憶素子は、半導体基板上に形成された第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子であって、前記抵抗変化層は、第１の抵抗変化層と第２の抵抗変化層との少なくとも２層から構成され、前記第１の抵抗変化層の第１の面は、前記第１の電極と接続され、前記第１の抵抗変化層の第２の面は、前記第２の抵抗変化層の第１の面と接続され、前記第１の抵抗変化層は、第１の遷移金属酸化物から構成され、前記第２の抵抗変化層は、第２の遷移金属酸化物と第３の遷移金属酸化物とから構成され、前記第２の遷移金属酸化物の酸素不足度は、前記第１の遷移金属酸化物の酸素不足度及び前記第３の遷移金属酸化物の酸素不足度のいずれよりも高く、前記第２の遷移金属酸化物の抵抗率は、前記第１の遷移金属酸化物の抵抗率及び前記第３の遷移金属酸化物の抵抗率のいずれよりも低く、前記第３の遷移金属酸化物は、前記第１の抵抗変化層の前記第２の面の少なくとも一部と接し、前記第２の遷移金属酸化物は、前記第１の抵抗変化層の前記第２の面の残りの部分と接し、前記不揮発性記憶素子は、製造後の状態から、印加する電圧に応じて高抵抗状態と低抵抗状態とを可逆的に遷移できる状態に変化させる処理である初期化時に、前記第２の抵抗変化層を構成する前記第２の遷移金属酸化物に電流が流れ、前記第１の抵抗変化層内に導電パスが形成される。
【００１９】
これにより、前記第２の遷移金属酸化物の平面方向における最大面積を縮小させることにより、前記抵抗変化層のリーク電流を減少させ、前記第１の遷移金属酸化物を流れる電流の密度が増加することから、前記第１の遷移金属酸化物の導電パスを容易に形成でき、初期化電圧を低減されることから、素子の低電圧での初期化が可能となる。
【００２０】
つまり、第１の抵抗変化層と接触する第２の抵抗変化層は、酸素不足度の高い、つまり、抵抗値の小さい第２の遷移金属酸化物と、酸素不足度の低い、つまり、抵抗値の大きい第３の遷移金属酸化物とから構成されるので、第２の抵抗変化層を流れる電流のうち、大部分の電流が抵抗値の小さい第２の遷移金属酸化物を流れ、その後に第１の抵抗変化層を流れる。よって、第２の抵抗変化層が単一の遷移金属酸化物で構成されている場合に比べ、本発明の第２の抵抗変化層から第１の抵抗変化層に流れる電流の密度が増加する。よって、本発明に係る抵抗変化素子、ひいては、不揮発性記憶素子の初期化電圧が低減される。
【００２１】
なお、前記第２の遷移金属酸化物と前記第３の遷移金属酸化物とは、同じ遷移金属で構成されていてもよい。
【００２２】
また、前記第２の遷移金属酸化物は、前記第２の抵抗変化層の中心側に配置され、前記第３の遷移金属酸化物は、前記第２の抵抗変化層の周縁側に配置されていてもよい。
【００２３】
これにより、前記第２の抵抗変化層のリーク電流の主要経路である側面部に、前記第３の遷移金属酸化物を配置することにより、前記第２の抵抗変化層のリーク電流を低減し、前記第１の遷移金属酸化物を流れる電流の密度を増加させ、前記第１の遷移金属酸化物の導電パスを容易に形成し、初期化電圧を低減されるため、素子の低電圧での初期化が可能となる。
【００２４】
また、逆に、前記第２の遷移金属酸化物は、前記第２の抵抗変化層の周縁側に配置され、前記第３の遷移金属酸化物は、前記第２の抵抗変化層の中心側に配置され、前記第３の遷移金属酸化物は、前記第１の抵抗変化層と接する前記第２の抵抗変化層の表面の一部に配置され、前記第１の抵抗変化層と前記第２の遷移金属酸化物とに挟まれていてもよい。
【００２５】
これにより、前記第２の遷移金属酸化物の平面方向の最大面積を前記第３の遷移金属酸化物の平面方向の面積で縮小できることから、周縁側と中心側とを入れ替えた構造に比べ、前記第３の遷移金属酸化物の膜厚を薄くでき、前記第３の遷移金属酸化物の形成にかかる熱履歴を低減できることから、酸素不足度の低い前記第１の遷移金属酸化物から酸素不足度の高い前記第２の遷移金属酸化物へ酸素が拡散する現象を抑制できる。
【００２６】
また、さらに、前記第２の抵抗変化層と前記第１電極又は前記第２電極との間に介在された電流制御層を備え、前記電流制御層は、前記第３の遷移金属酸化物と接する高抵抗領域と、前記第２の遷移金属酸化物と接する低抵抗領域とから構成され、前記電流制御層の低抵抗領域と前記第２の遷移金属酸化物とが接する面積は、前記第２の遷移金属酸化物と前記第１の遷移金属酸化物とが接する面積より小さいのが好ましい。
【００２７】
これにより、前記電流制御層の低抵抗領域と前記第２の遷移金属酸化物との面積差により、電流制御層の低抵抗領域から第２の遷移金属酸化物へ流入した電流には、平面方向に電流の密度差が生じ、前記第２の遷移金属酸化物の平面方向の中心ほど電流密度が高くなるため、前記第１の遷移金属酸化物の導電パスがより容易に形成でき、初期化電圧を減少できることから、低電圧での初期化が可能となる。
【００２８】
ここで、前記第１の遷移金属酸化物、前記第２の遷移金属酸化物、前記第３の遷移金属酸化物及び前記電流制御層は、同種の遷移金属酸化物で構成され、前記高抵抗領域は、第４の遷移金属酸化物で構成され、前記低抵抗領域は、第５の遷移金属酸化物で構成され、前記第４の遷移金属酸化物の酸素不足度は、前記第２の遷移金属酸化物の酸素不足度より低く、前記第５の遷移金属酸化物の酸素不足度は、前記第２の遷移金属酸化物の酸素不足度より高いのがさらに好ましい。
【００２９】
これにより、前記抵抗変化層と前記電流制御層とが同種の遷移金属酸化物で構成され、かつ第５の遷移金属酸化物の酸素濃度が第２の遷移金属酸化物の酸素濃度に比べ低いことから、前記第２の抵抗変化層と前記第１の電極又は第２の電極との間での発生する抵抗変化動作を抑制でき、素子の安定性が向上する。
【００３０】
また、上記課題を解決するために、本発明に係る不揮発性記憶素子の製造方法は、半導体基板上に形成された第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法であって、半導体基板上に、下部電極を形成する工程と、前記下部電極上に第２の遷移金属酸化物を形成する工程と、前記第２の遷移金属酸化物上に第１の遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に上部電極を形成する工程と、前記第２の遷移金属酸化物の一部を酸化することで第３の遷移金属酸化物を形成することにより、前記第１の抵抗変化層に接する前記第２の遷移金属酸化物と前記第１の抵抗変化層に接する前記第３の遷移金属酸化物とで構成される第２の抵抗変化層を形成する工程とを有する。
【００３１】
これにより、前記上部電極と前記第１の抵抗変化層との界面で、酸化・還元の反応が起こり、上記不揮発性記憶素子が実現される。
【００３２】
また、上記課題を解決するために、本発明に係る不揮発性記憶素子の製造方法は、半導体基板上に形成された第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備える不揮発性記憶素子の製造方法であって、半導体基板上に、下部電極を形成する工程と、前記下部電極上に第１の遷移金属酸化物で構成される第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に第２の遷移金属酸化物を形成する工程と、前記第２の遷移金属酸化物上に上部電極を形成する工程と、前記第２の遷移金属酸化物の一部を酸化することで第３の遷移金属酸化物を形成することにより、前記第１の抵抗変化層に接する前記第２の遷移金属酸化物と前記第１の抵抗変化層に接する前記第３の遷移金属酸化物とで構成される第２の抵抗変化層を形成する工程とを有する。
【００３３】
これにより、前記第１の遷移金属酸化物を形成後に素子を大気に暴露しても、酸素不足度の低い前記第１の遷移金属酸化の表面には自然酸化が発生しないことから、洗浄等の表面処理を用いることなく、前記第１の遷移金属酸化物と前記第２の遷移金属酸化物の接する面において自然酸化膜による影響を排除でき、前記第１の遷移金属酸化物の導電パスの形成が安定する。
【００３４】
ここで、上記製造方法において、前記第２の遷移金属酸化物を酸化する工程では、前記第２の遷移金属酸化物の露出した側面部を酸化することで、前記第２の抵抗変化層の中心側に前記第２の遷移金属酸化物を形成するとともに前記第２の抵抗変化層の周縁側に前記第３の遷移金属酸化物を形成するのが好ましい。
【００３５】
これにより、前記第２の抵抗変化層の側面部を酸化し、前記第３の遷移金属酸化物を形成することにより、加工時に生じた側面部のダメージを除去でき、前記第２の遷移金属酸化物の主要なリーク電流を低減することができ、前記第１の遷移金属酸化物に流れる電流が増加することから、初期化電圧が低減でき、低電圧での初期化が可能となる。
【００３６】
また、前記第２の遷移金属酸化物を酸化する工程では、前記第１の抵抗変化層に被覆された前記第２の遷移金属酸化物の表面の一部を前記第１の抵抗変化層と共に酸化することで、前記第２の抵抗変化層の中心側に前記第３の遷移金属酸化物を形成するとともに前記第２の抵抗変化層の周縁側に前記第２の遷移金属酸化物を形成してもよい。
【００３７】
これにより、前記第１の抵抗変化層を加工することなく、前記第２の抵抗変化層の表面の一部に前記第３の遷移金属酸化物を形成できることから、前記第１の抵抗変化層への加工ダメージを低減することができる。
【００３８】
なお、本発明は、このような不揮発性記憶素子及びその製造方法として実現できるだけでなく、不揮発性記憶素子を構成する中核部品である抵抗変化素子として実現したり、不揮発性記憶素子をアレイ状に備える不揮発性記憶装置として実現したり、それら抵抗変化素子及び不揮発性記憶装置の製造方法として実現したり、不揮発性記憶素子の設計支援方法として実現したり、その設計支援方法をコンピュータに実行させるプログラムとして実現したり、そのプログラムが記録されたＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体として実現することもできる。
【発明の効果】
【００３９】
本発明によれば、第２の遷移金属酸化物の平面方向の最大面積を縮小することにより、抵抗変化層のリーク電流が減少し、第１の抵抗変化層へ流れる電流の密度が増加することから、抵抗変化素子の初期化のための初期化電圧が低減され、また、第１の抵抗変化層中の導電パスが容易に形成でき、不揮発性記憶素子の低電圧での初期化が可能となる効果が奏される。
【００４０】
また、本発明に係る不揮発性記憶素子の製造方法によれば、不揮発性記憶素子の側面部の酸化によってダメージ層が回復されるとともに、不揮発性記憶素子を流れ得る電流の電流密度が増加するので、不揮発性記憶素子の初期化電圧が低減される。
【００４１】
よって、本発明により、より低電圧での初期化が可能な不揮発性記憶素子等が実現され、低電圧で動作するメモリが必要とされる携帯型情報機器等の電子機器が普及してきた今日における本発明の実用的価値はきわめて高い。
【図面の簡単な説明】
【００４２】
【図１】図１（ａ）はＰｔを電極材料とする抵抗変化素子の断面のＴＥＭ像を示す図、図１（ｂ）はＩｒを電極材料とする抵抗変化素子の断面のＴＥＭ像を示す図である。
【図２】図２（ａ）は本発明の実施の形態１の不揮発性記憶素子の断面図であり、図２（ｂ）は図２（ａ）におけるＡＡ´断面図である。
【図３】図３（ａ）は第２の遷移金属酸化物の平面方向の寸法と初期化電圧との依存性を示す特性図であり、図３（ｂ）は第２の遷移金属酸化物を流れる電流の電流密度を初期化電圧との依存性を示す特性図である。
【図４】図４は、本発明の実施の形態１の不揮発性記憶素子の製造方法を示す工程図である。
【図５】図５は、実施の形態１の不揮発性記憶素子の歩留率を示す図である。
【図６】図６（ａ）は本発明の実施の形態２の不揮発性記憶素子の断面図であり、図６（ｂ）は図６（ａ）におけるＢＢ´断面図である。
【図７】図７は、本発明の実施の形態２の不揮発性記憶素子の製造方法を示す工程図である。
【図８】図８（ａ）は本発明の実施の形態３の不揮発性記憶素子の断面図であり、図（８ｂ）は図８（ａ）におけるＣＣ´断面図である。
【図９】図９は、本発明の実施の形態３の不揮発性記憶素子を流れる電流の模式図である。
【図１０】図１０は、本発明の実施の形態３の不揮発性記憶素子の製造方法を示す工程図である。
【図１１】図１１は、プラズマ酸化により形成される第３の遷移金属酸化物のレート曲線を示す特性図である。
【図１２】図１２は、本発明の実施の形態４の不揮発性記憶素子の断面図である。
【図１３】図１３は、本発明の実施の形態４の不揮発性記憶素子の製造方法を示す工程図である。
【図１４】図１４は、本発明の実施の形態５における不揮発性記憶装置の構成を示すブロック図である。
【図１５】図１５（ａ）は本発明に係る不揮発性記憶装置による情報「０」書き込みサイクルにおける動作を示すタイミングチャートであり、図１５（ｂ）は本発明に係る不揮発性記憶装置による情報「１」書き込みサイクルにおける動作を示すタイミングチャートであり、図１５（ｃ）は本発明に係る不揮発性記憶装置による情報の読み出しサイクルにおける動作を示すタイミングチャートである。
【図１６】図１６は、本発明の実施の形態６における不揮発性記憶素子の設計支援方法に関する全体的な手順を示すフローチャートである。
【図１７】図１７は、図１６におけるステップ１０の詳細な手順を示すフローチャートである。
【図１８】図１８は、従来の抵抗変化型の不揮発性記憶素子の断面図である。
【図１９】図１９は、従来の不揮発性記憶素子における初期化電圧の遷移金属酸化物膜厚依存を示す特性図である。
【図２０】図２０（ａ）は、従来の側壁酸化を施さない抵抗変化素子の断面ＳＥＭ像を示す図であり、図２０（ｂ）は、本発明に係る側壁酸化を施した抵抗変化素子の断面ＳＥＭ像を示す図である。
【発明を実施するための形態】
【００４３】
以下、本発明に係る不揮発性記憶素子、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法について、図面を用いて詳細に説明する。
【００４４】
（実施の形態１）
まず、本発明の実施の形態１における不揮発性記憶素子について説明する。
【００４５】
［構成］
図２（ａ）は、本発明の実施の形態１における不揮発性記憶素子１０の断面図である。図２（ｂ）は、図２（ａ）におけるＡＡ´線の断面図である。図２（ａ）に示すように、本実施の形態１の不揮発性記憶素子１０は、抵抗変化型の不揮発性記憶素子であり、基板１００、第１の配線１０１、第１の層間絶縁層１０２、第１のコンタクトプラグ１０４、抵抗変化素子１５、第２の層間絶縁層１０８、第２のコンタクトプラグ１１０及び第２の配線１１１を備える。なお、本実施の形態の不揮発性記憶素子を用いて実際のメモリセルを構成する場合、前記第１の配線１０１及び前記第２の配線１１１のいずれか一方はスイッチ素子（ダイオードまたはトランジスタ）と接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、コンタクトプラグ（１０４または１１０）や配線（１０１または１１１）を介さず直接に不揮発性記憶素子の電極（１０５または１０７）と接続するような構成も可能である。
【００４６】
基板１００は、シリコン（Ｓｉ）等の半導体基板である。第１の配線１０１は、基板１００上に形成された配線である。第１の層間絶縁層１０２は、この基板１００上の第１の配線１０１を覆う５００〜１０００ｎｍ厚のシリコン酸化膜等で構成される層間絶縁層である。第１のコンタクトホール１０３は、この第１の層間絶縁層１０２を貫通して第１の配線１０１と電気的に接続するコンタクトプラグ１０４のための５０〜３００ｎｍφのコンタクトホールである。コンタクトプラグ１０４は、第１のコンタクトホール１０３の内部にタングステンを主成分として埋め込まれた導体である。
【００４７】
そして、抵抗変化素子１５は、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に形成された窒化タンタル等で構成される５〜１００ｎｍ厚の下部電極１０５、２０〜１００ｎｍ厚の抵抗変化層１１６、貴金属（Ｐｔ、Ｉｒ、Ｐｄ等）等で構成される５〜１００ｎｍ厚の上部電極１０７で構成される。第２の層間絶縁層１０８は、この抵抗変化素子１５を被覆する、５００〜１０００ｎｍ厚のシリコン酸化膜等で構成される層間絶縁層である。第２のコンタクトホール１０９は、この第２の層間絶縁層１０８を貫通して、上部電極１０７と電気的に接続する第２のコンタクトプラグ１１０のための５０〜３００ｎｍφのコンタクトホールである。第２のコンタクトプラグ１１０は、第２のコンタクトホール１０９の内部にタングステンを主成分とした導体である。第２の配線１１１は、第２のコンタクトプラグ１１０を被覆するように、第２の層間絶縁層１０８上に形成された配線である。
【００４８】
なお、本発明に係る不揮発性記憶素子１０は、少なくとも抵抗変化素子１５を備えるものであればよく、他の構成要素（基板１００、第１の配線１０１、第１の層間絶縁層１０２、第１のコンタクトホール１０３、第１のコンタクトプラグ１０４、第２の層間絶縁層１０８、第２のコンタクトホール１０９、第２のコンタクトプラグ１１０、第２の配線１１１）は必須ではない。このことは、後述する他の実施の形態についても同様である。
【００４９】
ここで、抵抗変化層１１６は、上部電極（第１の電極の一例）１０７と下部電極（第２の電極の一例）１０５との間に介在され、両電極１０５及び１０７間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する（より具体的には、両電極１０５及び１０７間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する）層であり、第１の遷移金属酸化物１１６ｂで構成される第１の抵抗変化層１１６１と、第２の遷移金属酸化物１１６ａと第３の遷移金属酸化物１１６ｃとで構成される第２の抵抗変化層１１６２の少なくとも２層で構成される。この抵抗変化層１１６（つまり、第１の遷移金属酸化物１１６ｂ、第２の遷移金属酸化物１１６ａ及び第３の遷移金属酸化物１１６ｃ）は、例えば、酸化タンタル（ＴａＯx）を主成分とした遷移金属酸化物で構成される。ここで、第１の抵抗変化層１１６１の第１の面（ここでは、上面）は第１の電極（ここでは、上部電極１０７）と接続され、第１の抵抗変化層１１６１の第２の面（ここでは、底面）は第２の抵抗変化層１１６２の第１の面（ここでは、上面）と接続されている。
【００５０】
第２の遷移金属酸化物１１６ａの酸素含有率は、第１の遷移金属酸化物１１６ｂの酸素含有率及び第３の遷移金属酸化物１１６ｃの酸素含有率のいずれよりも低い。つまり、第２の遷移金属酸化物１１６ａの抵抗値は、第１の遷移金属酸化物１１６ｂの抵抗値及び第３の遷移金属酸化物１１６ｃの抵抗値のいずれよりも低い。
【００５１】
図２（ａ）及び（ｂ）に示される第２の抵抗変化層１１６２の構造から分かるように、本実施の形態の第２の抵抗変化層１１６２では、抵抗値が低い第２の遷移金属酸化物１１６ａは第２の抵抗変化層１１６２の中心側に配置され、抵抗値が高い第３の遷移金属酸化物１１６ｃは第２の抵抗変化層１１６２の周縁側に配置されている。そして、第３の遷移金属酸化物１１６ｃは、第１の抵抗変化層１１６１の第２の面（ここでは、底面）の少なくとも一部と接し、第２の遷移金属酸化物１１６ａは、第１の抵抗変化層１１６１の第２の面（ここでは、底面）の残りの部分と接している。かかる構成によれば、抵抗値が高い第３の遷移金属酸化物１１６ｃが、抵抗値が低い第２の遷移金属酸化物１１６ａの側面部に配置されるため、抵抗値が低い第２の遷移金属酸化物１１６ａの平面方向の領域Ｓ２（あるいは、抵抗値が低い第２の遷移金属酸化物１１６ａと第１の抵抗変化層１１６１との接触領域）の面積が上部電極１０７の電極領域Ｓ１の面積に比べ小さくなり、その結果、第２の遷移金属酸化物１１６ａから第１の遷移金属酸化物１１６ｂ（第１の抵抗変化層１１６１）へ流れる電流の密度が増加し、第１の遷移金属酸化物１１６ｂの導電パスが容易に形成され、これにより、抵抗変化素子１５の初期化電圧が減少し、抵抗変化素子１５の低電圧での初期化が可能となる。
【００５２】
つまり、第２の遷移金属酸化物１１６ａ及び第３の遷移金属酸化物１１６ｃから構成される第２の抵抗変化層１１６２を流れる電流のうち、大部分の電流が抵抗値の低い第２の遷移金属酸化物１１６ａ（即ち、第２の抵抗変化層１１６２の中心部）を流れることになり、第２の抵抗変化層１１６２から第１の抵抗変化層１１６１へ流れる電流の密度が増加し、より小さな電圧で抵抗変化素子１５を初期化することが可能となる。なお、ここでは、第２の抵抗変化層１１６２から第１の抵抗変化層１１６１へ流れる電流の密度が増加するしくみについて説明したが、その逆方向に流れる電流（第１の抵抗変化層１１６１から第２の抵抗変化層１１６２への電流）についても、同様のことが言える。
【００５３】
上述のように、第２の遷移金属酸化物１１６ａの酸素含有率は、第１の遷移金属酸化物１１６ｂの酸素含有率及び第３の遷移金属酸化物１１６ｃの酸素含有率のいずれよりも低い。言い換えると、第２の遷移金属酸化物１１６ａの酸素不足度は、第１の遷移金属酸化物１１６ｂの酸素不足度及び第３の遷移金属酸化物１１６ｃの酸素不足度のいずれよりも高い。酸素不足度とは、遷移金属酸化物において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタル（Ｔａ）の場合、化学量論的な酸化物の組成はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できることから、ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。また、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。
【００５４】
抵抗変化層１１６を構成する金属は、タンタル以外の遷移金属を用いてもよい。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。例えば、ハフニウム酸化物を用いる場合、第２の遷移金属酸化物１１６ａの組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、且つ、第１の遷移金属酸化物１１６ｂ及び第３の遷移金属酸化物１１６ｃの組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１１６の抵抗値を安定して高速に変化させることが確認できている。この場合、第１の遷移金属酸化物１１６ｂの膜厚は、３〜４ｎｍが好ましい。また、ジルコニウム酸化物を用いる場合、第２の遷移金属酸化物１１６ａの組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、且つ、第１の遷移金属酸化物１１６ｂ及び第３の遷移金属酸化物１１６ｃの組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１１６の抵抗値を安定して高速に変化させることが確認できている。この場合、第１の遷移金属酸化物１１６ｂの膜厚は、１〜５ｎｍが好ましい。
【００５５】
なお、第１の遷移金属酸化物１１６ｂを構成する第１の遷移金属と、第２の遷移金属酸化物１１６ａ及び第３の遷移金属酸化物１１６ｃを構成する第２の遷移金属とは、異なる遷移金属を用いてもよい。この場合、第１の遷移金属酸化物１１６ｂは、第２の遷移金属酸化物１１６ａよりも酸素不足度が小さい、つまり抵抗が高い方が好ましい。このような構成とすることにより、抵抗変化時に下部電極１０５及び上部電極１０７間に印加された電圧は、第１の遷移金属酸化物１１６ｂに、より多くの電圧が分配され、第１の遷移金属酸化物１１６ｂ中で発生する酸化還元反応をより起こしやすくすることができる。また、第１の遷移金属と第２の遷移金属とが互いに異なる材料を用いる場合、第１の遷移金属の標準電極電位は、第２の遷移金属の標準電極電位より低い方が好ましい。抵抗変化現象は、抵抗が高い第１の遷移金属酸化物１１６ｂ中に形成された微小なフィラメント（導電パス）中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。例えば、第２の遷移金属酸化物１１６ａ及び第３の遷移金属酸化物１１６ｃに酸素不足型のタンタル酸化物を用い、第１の遷移金属酸化物１１６ｂにチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。標準電極電位は、その値が高いほど酸化しにくい特性を表す。第１の遷移金属酸化物１１６ｂに第２の遷移金属酸化物１１６ａ及び第３の遷移金属酸化物１１６ｃより標準電極電位が低い金属の酸化物を配置することにより、第１の遷移金属酸化物１１６ｂ中でより酸化還元反応が発生しやすくなる。
【００５６】
上記の各材料の積層構造の抵抗変化層における抵抗変化現象は、いずれも抵抗が高い第１の遷移金属酸化物１１６ｂ中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。つまり、第１の遷移金属酸化物１１６ｂ側の上部電極１０７に、下部電極１０５を基準にして正の電圧を印加したとき、抵抗変化層１１６中の酸素イオンが第１の遷移金属酸化物１１６ｂ側に引き寄せられる。これによって、第１の遷移金属酸化物１１６ｂ中に形成された微小なフィラメント中で酸化反応が発生し、微小なフィラメントの抵抗が増大すると考えられる。逆に、第１の遷移金属酸化物１１６ｂ側の上部電極１０７に、下部電極１０５を基準にして負の電圧を印加したとき、第１の遷移金属酸化物１１６ｂ中の酸素イオンが第２の遷移金属酸化物１１６ａ側に押しやられる。これによって、第１の遷移金属酸化物１１６ｂ中に形成された微小なフィラメント中で還元反応が発生し、微小なフィラメントの抵抗が減少すると考えられる。
【００５７】
酸素不足度がより小さい第１の遷移金属酸化物１１６ｂに接続されている上部電極１０７は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第１の遷移金属酸化物１１６ｂを構成する遷移金属及び下部電極１０５を構成する材料と比べて標準電極電位がより高い材料で構成する。標準電極電位は、その値が高いほど酸化しにくい特性を表すので、上記の構成とすることにより、上部電極１０７と第１の遷移金属酸化物１１６ｂの界面近傍の第１の遷移金属酸化物１１６ｂ中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
【００５８】
図３（ａ）に、実施の形態１の不揮発性記憶素子における、第２の遷移金属酸化物１１６ａの平面方向の寸法（より正確には、第２の遷移金属酸化物１１６ａと第１の抵抗変化層１１６１との接触面における最大幅、その接触面が円形の場合にはその円形の直径）と初期化電圧との関係を示す。本図から分かるように、第２の遷移金属酸化物１１６ａの平面方向の寸法を縮小することにより、初期化電圧が減少することは明らかであり、低電圧での初期化が可能な不揮発性記憶素子が実現される。なお、本図に示されるカーブの右端部から分かるように、第２の遷移金属酸化物１１６ａの平面方向の寸法が０．４５μｍ以上では、初期化電圧は急激に増加する。
【００５９】
図３（ｂ）は、実施の形態１の不揮発性記憶素子における、第２の遷移金属酸化物１１６ａの電流密度と初期化電圧との関係を示す図であり、図３（ａ）に示されたデータを基に作成されている。本図から分かるように、第２の遷移金属酸化物１１６ａを流れる電流の電流密度が２Ｅ＋５（Ａ／ｃｍ2）以上であれば、比較的低い初期化電圧（４Ｖ以下）が実現される。
【００６０】
［製造方法］
図４（ａ）から（ｊ）は本発明の実施の形態１における不揮発性記憶素子１０の要部の製造方法を示す断面図である。これらを用いて、本実施の形態１の不揮発性記憶素子１０の要部の製造方法について説明する。
【００６１】
図４（ａ）に示すように、第１の配線１０１を形成する工程において、トランジスタや下層配線などが形成されている基板１００上に、アルミ等で構成される４００〜６００ｎｍ厚の導電層を形成し、これをパターニングすることで第１の配線１０１を形成する。
【００６２】
次に、図４（ｂ）に示すように、第１の層間絶縁層１０２を形成する工程において、第１の配線１０１を被覆して基板１００上に絶縁層を形成した後に表面を平坦化することで５００〜１０００ｎｍ厚の第１の層間絶縁層１０２を形成する。第１の層間絶縁層１０２については、プラズマＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）膜や、配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ（Ｆｌｕｏｒｉｎａｔｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ））やｌｏｗ−ｋ材料を用いてもよい。
【００６３】
次に、図４（ｃ）に示すように、第１のコンタクトホール１０３を形成する工程において、所望のマスクを用いてパターニングして、第１の層間絶縁層１０２を貫通して第１の配線１０１に至る一辺が５０〜３００ｎｍの第１のコンタクトホール１０３を形成する。ここで、第１の配線１０１の幅が第１のコンタクトホール１０３より小さい場合には、マスク合わせずれの影響により第１の配線１０１と第１のコンタクトプラグ１０４の接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、本実施の形態では、第１の配線１０１の幅は第１のコンタクトホール１０３より大きな外形としている。
【００６４】
次に、図４（ｄ）に示すように、第１のコンタクトプラグ１０４を形成する工程において、まず下層に密着層及び拡散バリアとして機能する各々５〜３０ｎｍ厚のＴｉ／ＴｉＮ層をスパッタ法で成膜した後、上層にコンタクトプラグの主たる構成要素となる２００〜４００ｎｍ厚のタングステン（Ｗ）をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｔｉｏｎ）法で成膜する。このとき、第１のコンタクトホール１０３は後に第１のコンタクトプラグ１０４となる積層構造の導電層（Ｗ／Ｔｉ／ＴｉＮ構造）で充填される。
【００６５】
次に、図４（ｅ）に示すように、第１のコンタクトプラグ１０４を形成する工程において、化学的機械研磨法（ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法）を用いてウエハ全面を平坦化研磨し、第１の層間絶縁層１０２上の不要な導電層を除去して、第１のコンタクトホール１０３の内部に第１のコンタクトプラグ１０４を形成する。
【００６６】
次に、図４（ｆ）に示すように、下部電極１０５及び抵抗変化層１１６を形成する工程において、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、後に下部電極１０５となるタンタル窒化物等で構成される２０〜１００ｎｍ厚の導電層をスパッタ法で形成する。ここでは、スパッタ法のみで導電層を形成したが、その導電層の形成後に追加のＣＭＰ法を用いた下部電極の平坦化を行ってもかまわない。続いて、下部電極１０５上に、第２の遷移金属酸化物１１６ａを形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法（ｒｅａｃｔｉｖｅ  ｓｐｕｔｔｅｒｉｎｇ）で第２の遷移金属酸化物１１６ａであるＴａＯx2を形成した。その時、抵抗変化を起こすのに有効な酸素含有率としては、５５〜６５ａｔｍ％（この時ｘ２の値は、１．２２〜１．８６）、その抵抗率は１〜５０ｍΩ・ｃｍ、膜厚は２０〜１００ｎｍである。続いて、第２の遷移金属酸化物１１６ａ上に、第１の遷移金属酸化物１１６ｂで構成される第１の抵抗変化層１１６１を形成する。第２の遷移金属酸化物１１６ａと同様に、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第１の遷移金属酸化物１１６ｂであるＴａＯx1を形成した。その時、第２の抵抗変化層１１６２と積層して抵抗変化を起こすのに有効な酸素含有率は、６８〜７１ａｔｍ％（この時ｘ１の値は、２．１〜２．５）、その抵抗率は１Ｅ７ｍΩ・ｃｍ以上、膜厚は３〜１０ｎｍである。ここでは、反応性スパッタ法を用いて形成したが、プラズマ酸化を用いて第２の遷移金属酸化物１１６ａの表層を酸化し、酸素含有率の高い第１の遷移金属酸化物１１６ｂを形成してもかまわない。スパッタ法では、ストイキオメトリーな組成以上の酸素を含有させることは困難であるが、プラズマ酸化処理を行うと、酸素がタンタル酸化物の粒界、欠陥などに注入され、より高い酸素含有率を有する遷移金属酸化物を形成することができるので、リーク電流の抑制に効果がある。また、第１の抵抗変化層１１６１を形成するには、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよい。
【００６７】
次に、図４（ｇ）に示すように、上部電極１０７を形成する工程において、第１の抵抗変化層１１６１上に、パターニング後に上部電極１０７となる貴金属（Ｐｔ、Ｉｒ、Ｐａなど）等で構成される導電層を形成する。
【００６８】
次に、図４（ｈ）に示すように、抵抗変化素子１５を形成する工程において、マスクを用いて、下部電極１０５、第２の遷移金属酸化物１１６ａ、第１の抵抗変化層１１６１及び上部電極１０７をパターニングし、第２の遷移金属酸化物１１６ａ、第１の抵抗変化層１１６１を下部電極１０５、上部電極１０７で挟持した構造を形成する。標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、そのような貴金属を上部電極に用いた場合に、これをハードマスクとして抵抗変化素子１５を形成することもできる。本工程では、同じマスクを用いて、一括してパターニングを行ったが、工程ごとにパターニングを行ってもかまわない。
【００６９】
次に、図４（ｉ）に示すように、第３の遷移金属酸化物１１６ｃを形成する工程において、上記パターニング後に露出した第２の遷移金属酸化物１１６ａの側面に酸素含有率の高い第３の遷移金属酸化物１１６ｃをプラズマ酸化法（Ｐｌａｓｍａ  Ｏｘｉｄａｔｉｏｎ）あるいはＲＴＯ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ）法により形成する。つまり、第２の遷移金属酸化物１１６ａの露出した側面部を酸化することで、第２の抵抗変化層１１６２の中心側に第２の遷移金属酸化物１１６ａを形成するとともに第２の抵抗変化層１１６２の周縁側に第３の遷移金属酸化物１１６ｃを形成する。このようにして形成される第３の遷移金属酸化物１１６ｃは、例えば、第１の遷移金属酸化物１１６ｂと同様の特性、つまり、ＴａＯx3であり、その酸素含有率は６８〜７５ａｔｍ％（この時ｘ３の値は、２．１〜３．０）であり、その抵抗率は１Ｅ７ｍΩ・ｃｍ以上である。また、第３の遷移金属酸化物１１６ｃの膜厚は、抵抗変化素子１５の寸法の半分より少ない範囲である。このように、抵抗率の低い第２の遷移金属酸化物１１６ａの側面部に抵抗率の高い第３の遷移金属酸化物１１６ｃを形成することにより、第２の遷移金属酸化物１１６ａのリーク電流を抑制できる。ここで用いた、プラズマ酸化法あるいはＲＴＯ法は、酸素雰囲気中で３５０℃〜５００℃の温度範囲とした。５００℃以上の温度領域では、第１の遷移金属酸化物１１６ｂ内の酸素が第２の遷移金属酸化物１１６ａへ拡散する為、素子の抵抗変化特性へ与える影響が大きい。
【００７０】
図２０（ａ）及び（ｂ）に、側壁酸化を施さない場合（ａ）と側壁酸化を施した場合（ｂ）の断面ＳＥＭ写真を示す。図２０（ｂ）において、側壁酸化された領域を破線で示す。図２０（ｂ）の側壁酸化はプラズマ酸化を用い、条件は、ＲＦパワー：２００Ｗ、Ｏ2ガス流量：３００ｓｃｃｍ、圧力：１０Ｐａ、ウエハ温度：４００℃、酸化時間：６０ｓの酸化工程を比抵抗２ｍΩ・ｃｍのＴａＯx膜に施した。
【００７１】
最後に、図４（ｊ）に示す様に、抵抗変化層１１６を被覆して、５００〜１０００ｎｍ厚の第２の層間絶縁層１０８を形成し、図４（ｂ）、図４（ｃ）と同様の製造方法で、その第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶素子１０が完成する。
【００７２】
以上の製造方法とすることにより、第２の抵抗変化層１１６２の側面部（周縁部）に抵抗率の高い第３の遷移金属酸化物１１６ｃを形成することができる。それにより、第２の抵抗変化層１１６２の中心部に位置する、抵抗率の低い第２の遷移金属酸化物１１６ａと第１の抵抗変化層１１６１との接触領域Ｓ２の面積を上部電極１０７の領域Ｓ１の面積より小さくすることができることから、第１の遷移金属酸化物１１６ｂに流れる電流密度が増加し、第１の遷移金属酸化物１１６ｂの導電パスが容易に形成できる。これにより、抵抗変化素子１５の初期化電圧を減少できることから、低電圧での初期化が可能な不揮発性記憶素子が実現される。
【００７３】
図５は、実施の形態１の不揮発性記憶素子の歩留率を示す図である。縦軸は、２５６ｋｂｉｔ（２５６ｋ個）の不揮発性記憶素子で構成される記憶装置を初期化した場合に、正常な抵抗変化特性（高抵抗状態と低抵抗状態とを可逆的に遷移する特性）をもつ良品として動作し得る率（歩留率）を示す。横軸は、側壁酸化膜厚を表し、一番左の「無し」は側壁酸化を行わないサンプル（図１８に示される従来の不揮発性記憶素子５０）を示す。横軸のその他は、実施の形態１の不揮発性記憶素子１０のように、第２の遷移金属酸化物１１６ａの側壁を酸化することで第３の遷移金属酸化物１１６ｃを形成するプロセスを施して製作した不揮発性記憶素子１０について、側壁の酸化膜厚を５０ｎｍ、７５ｎｍ、１００ｎｍと変化させた場合のデータである。
【００７４】
本図から分かるように、側壁酸化無しの場合は２５６ｋｂｉｔメモリアレイの歩留がゼロであるのに対して、本実施形態のように、不揮発性記憶素子（あるいは、抵抗変化素子）の加工後に、その側面部（より正確には、第２の抵抗変化層の側面部）をより多く酸化することで、抵抗変化特性の歩留が改善される。これは、不揮発性記憶素子（あるいは、抵抗変化素子）を加工する際に発生した側面部（より正確には、第２の抵抗変化層の側面部）のダメージ層を酸化によって回復し、これによって側面部を流れるリーク電流が抑制されたためと、電流が素子中央部に集中し、電流が効率よくフィラメント形成に寄与できたためと考えられる。
【００７５】
なお、図５では、側壁酸化膜厚が大きいほど２５６ｋｂｉｔメモリアレイの歩留がおおきくなっているが、これは、使用した抵抗変化素子の一辺が５００ｎｍと側壁酸化膜厚に比べて十分大きいためと考えられ、抵抗変化素子寸法を微細化していくと、側壁酸化膜厚は最適値を有すると考えられる。
【００７６】
（実施の形態２）
次に、本発明の実施の形態２における不揮発性記憶素子について説明する。
【００７７】
［構成］
図６（ａ）は、本発明の実施の形態２における不揮発性記憶素子２０の断面図である。図６（ｂ）は、図６（ａ）におけるＢＢ´線の断面を矢印方向に見た断面図である。図６（ａ）に示すように、本実施の形態２の不揮発性記憶素子２０は、抵抗変化型の不揮発性記憶素子であり、シリコン（Ｓｉ）等の基板１００、第１の配線１０１、第１の層間絶縁層１０２、第１のコンタクトプラグ１０４、抵抗変化素子２５、第２の層間絶縁層１０８、第２のコンタクトプラグ１１０及び第２の配線１１１を備える。抵抗変化素子２５は、下部電極１０５、抵抗変化層１２６及び上部電極１０７で構成される。抵抗変化層１２６は、下部電極１０５と上部電極１０７との間に介在され、両電極１０５及び１０７間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する（より具体的には、両電極１０５及び１０７間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する）層であり、第１の遷移金属酸化物１１６ｂで構成される第１の抵抗変化層１１６１と第２の遷移金属酸化物１２６ａと第３の遷移金属酸化物１２６ｃとで構成される第２の抵抗変化層１２６２の少なくとも２層で構成される。図６（ａ）において、図２（ａ）と同じ構成要素については同じ符号を用い、説明を省略する。なお、本実施の形態の不揮発性記憶素子を用いて実際のメモリセルを構成する場合、第１の配線１０１及び第２の配線１１１のいずれか一方はスイッチ素子（ダイオードまたはトランジスタ）と接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、コンタクトプラグ（１０４または１１０）や配線（１０１または１１１）を介さず直接に不揮発性記憶素子の電極（１０５または１０７）と接続するような構成も可能である。
【００７８】
図６（ａ）に示すように、本実施の形態２の不揮発性記憶素子２０と、本実施の形態１の不揮発性記憶素子１０とは、第２の抵抗変化層１２６２（第２の遷移金属酸化物１２６ａ及び第３の遷移金属酸化物１２６ｃ）の構成に違いがある。本実施の形態の不揮発性記憶素子２０においては、第３の遷移金属酸化物１２６ｃは、第１の抵抗変化層１１６１と接する第２の抵抗変化層１２６２の表面の一部に配置され、第１の抵抗変化層１１６１と第２の遷移金属酸化物１２６ａとに挟まれている。つまり、図６（ａ）及び（ｂ）に示される第２の抵抗変化層１２６２の構造から分かるように、本実施の形態の第２の抵抗変化層１２６２では、抵抗値が低い第２の遷移金属酸化物１２６ａは第２の抵抗変化層１２６２の周縁側に配置され、抵抗値が高い第３の遷移金属酸化物１２６ｃは第２の抵抗変化層１２６２の表面の中心側に配置されている。そして、第３の遷移金属酸化物１２６ｃは、第１の抵抗変化層１１６１の第２の面（ここでは、底面）の少なくとも一部と接し、第２の遷移金属酸化物１２６ａは、第１の抵抗変化層１１６１の第２の面（ここでは、底面）の残りの部分と接している。
【００７９】
かかる構成によれば、第２の抵抗変化層１２６２の表面の第３の遷移金属酸化物１２６ｃが配置されていないＳ２ａ及びＳ２ｂの領域（実際はリング状につながった領域）では、第１の抵抗変化層１１６１と第２の遷移金属酸化物１２６ａが上部電極１０７及び下部電極１０５に挟まれ、第２の抵抗変化層１２６２の表面に第３の遷移金属酸化物１２６ｃが配置されたＳ３の領域は、第１の抵抗変化層１１６１と第２の遷移金属酸化物１２６ａと第３の遷移金属酸化物１２６ｃで構成される第２の抵抗変化層１２６２とが上部電極１０７及び下部電極１０５に挟まれた構成となる。Ｓ３の領域では、酸素含有率が高い第１の遷移金属酸化物１１６ｂと第３の遷移金属酸化物１２６ｃとが積層されて配置され、Ｓ２ａ及びＳ２ｂの領域と比べ酸素含有率の高い遷移金属酸化物の膜厚が厚いことから、高抵抗となり、電流がほとんど流れない。従って、抵抗変化素子２５内の電流の大部分は、Ｓ２ａ及びＳ２ｂの領域を通過し、第１の遷移金属酸化物１１６ｂへ流れるため、この領域において第１の遷移金属酸化物１１６ｂの電流密度が増加し、初期化電圧を減少させることができ、素子の低電圧での初期化が可能となる。つまり、第２の遷移金属酸化物１２６ａ及び第３の遷移金属酸化物１２６ｃから構成される第２の抵抗変化層１２６２を流れる電流のうち、大部分の電流が抵抗値の低い第２の遷移金属酸化物１２６ａ（即ち、第２の抵抗変化層１２６２の周縁部）を流れることになり、第２の抵抗変化層１２６２から第１の抵抗変化層１１６１へ流れる電流の密度が増加し、より小さな電圧で抵抗変化素子２５を初期化することが可能となる。なお、ここでは、第２の抵抗変化層１２６２から第１の抵抗変化層１１６１へ流れる電流の密度が増加するしくみについて説明したが、その逆方向に流れる電流（第１の抵抗変化層１１６１から第２の抵抗変化層１２６２への電流）についても、同様のことが言える。
【００８０】
また、本実施の形態２において、領域Ｓ２ａ及びＳ２ｂの面積は、第３の遷移金属酸化物１２６ｃの膜厚ではなく、その平面方向の領域Ｓ３の面積によって縮小する。従って、実施の形態１に比べ、実施の形態２の第３の遷移金属酸化物１２６ｃの膜厚を薄くできることから、第３の遷移金属酸化物１２６ｃの形成にかかる熱履歴を低減でき、酸素含有率の高い第１の遷移金属酸化物１１６ｂから酸素含有率の低い第２の遷移金属酸化物１２６ａへ酸素が拡散する現象を抑制できる。
【００８１】
［製造方法］
図７（ａ）から（ｅ）は本発明の実施の形態２における不揮発性記憶素子２０の要部の製造方法を示す断面図である。これらを用いて、本実施の形態２の不揮発性記憶素子２０の主要部の製造方法について説明する。また、図７（ａ）以前の工程は、図４（ａ）〜（ｇ）と同様であるので、説明を省略する。なお、本実施の形態では、上部電極１０７は、製造上、２つの層（第１の上部電極１０７ａ及び第２の上部電極１０７ｂ）から構成されるので、図４（ｇ）に示される実施の形態１における上部電極１０７の製造は、製造工程上、本実施の形態における第１の上部電極１０７ａの製造に相当する。
【００８２】
図７（ａ）に示すように、第１の上部電極１０７ａを開口する工程において、パターニングによって第１の上部電極１０７ａを開口し、抵抗変化層１２６を露出させる。ここでは、第１の抵抗変化層１１６１（つまり、第１の遷移金属酸化物１１６ｂ）が露出しているが、第１の抵抗変化層１１６１（つまり、第１の遷移金属酸化物１１６ｂ）を突き抜けて、第２の抵抗変化層１２６２（ここでは、第２の遷移金属酸化物１２６ａ）が露出してもかまわない。
【００８３】
図７（ｂ）に示すように、第３の遷移金属酸化物１２６ｃを形成する工程において、プラズマ酸化法あるいはＲＴＯ法で素子を酸化することにより、第１の上部電極１０７ａの開口領域１０７ｘから酸素が進入し、第１の抵抗変化層１１６１（つまり、第１の遷移金属酸化物１１６ｂ）を透過し、第２の抵抗変化層１２６２（ここでは、第２の遷移金属酸化物１２６ａ）の表面の一部を酸化し、第３の遷移金属酸化物１２６ｃを形成する。つまり、第１の抵抗変化層１１６１に被覆された第２の遷移金属酸化物１２６ａの表面の一部を第１の抵抗変化層１１６１と共に酸化することで、第２の抵抗変化層１２６２の中心側に第３の遷移金属酸化物１２６ｃを形成するとともに第２の抵抗変化層１２６２の周縁側に第２の遷移金属酸化物１２６ａを形成する。
【００８４】
これにより、第３の遷移金属酸化物１２６ｃは第１の抵抗変化層１１６１と第２の遷移金属酸化物１２６ａとに挟まれる配置となる。ここで用いたプラズマ酸化法あるいはＲＴＯ法は、酸素雰囲気中で３５０℃〜５００℃の温度範囲内を使用した。５００℃以上の温度では、第１の遷移金属酸化物１１６ｂ中の酸素が第２の遷移金属酸化物１２６ａへ拡散するため、素子の抵抗変化特性へあたえる影響が大きい。第１の上部電極１０７ａの電極材料であるＰｔやＩｒ等の貴金属は、５００℃以下の温度では、酸化されず、且つ、酸素を透過させにくい。従って、第３の遷移金属酸化物１２６ｃを形成する際には、ハードマスクとしての役割を有する。このようにして形成される第３の遷移金属酸化物１２６ｃの特性（素材、酸素含有率及び抵抗率）は、実施の形態１における第３の遷移金属酸化物１１６ｃと同様である。第３の遷移金属酸化物１２６ｃの膜厚は、領域Ｓ３に高抵抗な領域を形成し、電流が流れにくくすることが目的であるため、１ｎｍ以上、さらに望ましくは５ｎｍ以上であれば良い。図７（ｃ）に示すように、第２の上部電極１０７ｂを再度形成する工程において、第１の上部電極１０７ａと同じ貴金属をスパッタ法により堆積し、開口領域１０７ｘを被覆する。ここでは、第１の上部電極１０７ａと同じ貴金属を第２の上部電極１０７ｂとして堆積させたが、異なる金属（ＴｉＮ、Ｔａ，ＴｉＡｌＮ等）でも構わない。
【００８５】
次に、図７（ｄ）に示すように、抵抗変化素子２５を形成する工程において、パターニングを行い、抵抗変化素子２５を所望の寸法に加工する。
【００８６】
最後に、図７（ｅ）に示す様に、抵抗変化層１２６を被覆して、５００〜１０００ｎｍ厚の第２の層間絶縁層１０８を形成し、図４（ｂ）、図４（ｃ）と同様の製造方法で、その第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶素子２０が完成する。
【００８７】
以上の製造方法とすることにより、第２の抵抗変化層１２６２の周縁部に位置する第２の遷移金属酸化物１２６ａの領域Ｓ２ａ及びＳ２ｂ（つまり、第２の遷移金属酸化物１２６ａと第１の抵抗変化層１１６１との接触領域）は、第２の抵抗変化層１２６２の中心部に位置する第３の遷移金属酸化物１２６ｃが配置されている領域Ｓ３（第３の遷移金属酸化物１２６ｃと第１の抵抗変化層１１６１との接触領域）に比べ、酸素含有率の高い（つまり、酸素不足度の低い）遷移金属酸化物の膜厚が薄く、低抵抗となるため、電流が流れ易くなり、電流密度が増加することから第１の遷移金属酸化物１１６ｂの導電パスの形成が容易となり、抵抗変化素子２５の初期化電圧を減少でき、低電圧での初期化が可能な不揮発性記憶素子が実現される。
【００８８】
（実施の形態３）
次に、本発明の実施の形態３における不揮発性記憶素子について説明する。
【００８９】
［構成］
図８（ａ）は、本発明の実施の形態３における不揮発性記憶素子３０の断面図である。図８（ｂ）は、図８（ａ）におけるＣＣ´線の断面を矢印方向から見た断面図である。図８（ａ）に示すように、本実施の形態３の不揮発性記憶素子３０は、抵抗変化型の不揮発性記憶素子であり、基板２００、第１の配線２０１、第１の層間絶縁層２０２、第１のコンタクトプラグ２０４、抵抗変化素子３５、第２の層間絶縁層２０９、第２のコンタクトプラグ２１１及び第２の配線２１２を備える。なお、本実施の形態の不揮発性記憶素子を用いて実際のメモリセルを構成する場合、第１の配線２０１及び第２の配線２１２のいずれか一方はスイッチ素子（ダイオードまたはトランジスタ）と接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、コンタクトプラグ（２０４または２１１）や配線（２０１または２１２）を介さず直接に不揮発性記憶素子の電極（２０５または２０８）と接続するような構成も可能である。
【００９０】
基板２００は、シリコン（Ｓｉ）等の半導体基板である。第１の配線２０１は、基板２００上に形成された配線である。第１の層間絶縁層２０２は、この基板２００上の第１の配線２０１を覆う５００〜１０００ｎｍ厚のシリコン酸化膜等で構成される層間絶縁層である。第１のコンタクトホール２０３は、この第１の層間絶縁層２０２を貫通して第１の配線２０１と電気的に接続する第１のコンタクトプラグ２０４のための５０〜３００ｎｍφのコンタクトホールである。第１のコンタクトプラグ２０４は、第１のコンタクトホール２０３の内部にタングステンを主成分として埋め込まれた導体である。
【００９１】
そして、抵抗変化素子３５は、第１のコンタクトプラグ２０４を被覆して、第１の層間絶縁層２０２上に形成された窒化タンタル等で構成される５〜１００ｎｍ厚の下部電極２０５、５〜３０ｎｍ厚の電流制御層２０６(低抵抗領域２０６ａと高抵抗領域２０６ｂを含む)、２０〜１００ｎｍ厚の抵抗変化層２０７、貴金属（Ｐｔ、Ｉｒ、Ｐｄなど）等で構成される５〜１００ｎｍ厚の上部電極２０８で構成される。第２の層間絶縁層２０９は、この抵抗変化素子３５を被覆する、５００〜１０００ｎｍ厚のシリコン酸化膜等で構成される層間絶縁層である。第２のコンタクトホール２１０は、この第２の層間絶縁層２０９を貫通して、上部電極２０８と電気的に接続する第２のコンタクトプラグ２１１のための５０〜３００ｎｍφのコンタクトホールである。第２のコンタクトプラグ２１１は、第２のコンタクトホール２１０の内部にタングステンを主成分とした導体である。第２の配線２１２は、第２のコンタクトプラグ２１１を被覆するように、第２の層間絶縁層２０９上に形成された配線である。
【００９２】
ここで、抵抗変化層２０７は、下部電極２０５と上部電極２０８との間に介在され、両電極２０５及び２０８間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する（より具体的には、両電極２０５及び２０８間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する）層であり、第１の遷移金属酸化物２０７ｂで構成される第１の抵抗変化層２０７１と、第２の遷移金属酸化物２０７ａと第３の遷移金属酸化物２０７ｃとで構成される第２の抵抗変化層２０７２の少なくとも２層で構成される。この抵抗変化層２０７（つまり、第１の遷移金属酸化物２０７ｂ、第２の遷移金属酸化物２０７ａ及び第３の遷移金属酸化物２０７ｃで構成）は、タンタル等の遷移金属を主成分とした遷移金属酸化物で構成される。第２の遷移金属酸化物２０７ａの酸素含有率は、第１の遷移金属酸化物２０７ｂの酸素含有率及び第３の遷移金属酸化物２０７ｃの酸素含有率のいずれよりも低い。つまり、第２の遷移金属酸化物２０７ａの抵抗値は、第１の遷移金属酸化物２０７ｂの抵抗値及び第３の遷移金属酸化物２０７ｃの抵抗値のいずれよりも低い。
【００９３】
電流制御層２０６は、周縁側に配置された第４の遷移金属酸化物で構成される高抵抗領域２０６ｂと、中心側に配置された第５の遷移金属酸化物で構成される低抵抗領域２０６ａとで構成される。この電流制御層２０６は、抵抗変化層２０７と同じく、タンタル等の遷移金属を主成分とした遷移金属酸化物で構成されていてもよい。電流制御層２０６を抵抗変化層２０７と同じ遷移金属の酸化物で構成する場合、第５の遷移金属酸化物（低抵抗領域２０６ａ）の酸素含有率は、第２の遷移金属酸化物２０７ａの酸素含有率より低く、第４の遷移金属酸化物（高抵抗領域２０６ｂ）の酸素含有率は、第２の遷移金属酸化物２０７ａの酸素含有率より高い。つまり、第５の遷移金属酸化物（低抵抗領域２０６ａ）の酸素不足度は、第２の遷移金属酸化物２０７ａの酸素不足度より高く、第４の遷移金属酸化物（高抵抗領域２０６ｂ）の酸素不足度は、第２の遷移金属酸化物２０７ａの酸素不足度より低い。
【００９４】
かかる構成によれば、電流制御層の低抵抗領域２０６ａの平面方向の領域Ｓ５の面積（つまり、低抵抗領域２０６ａと第２の遷移金属酸化物２０７ａとが接する面積）が、抵抗変化層２０７内の第２の遷移金属酸化物２０７ａの平面方向の領域Ｓ４の面積（つまり、第２の遷移金属酸化物２０７ａと第１の遷移金属酸化物２０７ｂとが接する面積）に比べ小さいため、下部電極２０５から電流制御層２０６を通過した電流は、図９で示すように、第２の遷移金属酸化物２０７ａの平面方向に密度分布が生じ、第２の遷移金属酸化物２０７ａの平面方向の中心部で電流密度が増加し、実施の形態１に比べ、第１の遷移金属酸化物２０７ｂの導電パスが容易に形成できることから、抵抗変化素子３５の初期化電圧を減少でき、抵抗変化素子３５の低電圧での初期化が可能となる。
【００９５】
［製造方法］
図１０（ａ）から（ｌ）は本発明の実施の形態３における不揮発性記憶素子３０の要部の製造方法を示す断面図である。これらを用いて、本実施の形態３の不揮発性記憶素子３０の要部の製造方法について説明する。
【００９６】
図１０（ａ）に示すように、第１の配線２０１を形成する工程において、トランジスタや下層配線などが形成されている基板２００上に、アルミ等で構成される４００〜６００ｎｍ厚の導電層を形成し、これをパターニングすることで第１の配線２０１を形成する。
【００９７】
次に、図１０（ｂ）に示すように、第１の層間絶縁層２０２を形成する工程において、第１の配線２０１を被覆して基板２００上に絶縁層を形成した後に表面を平坦化することで５００〜１０００ｎｍ厚の第１の層間絶縁層２０２を形成する。第１の層間絶縁層２０２については、プラズマＴＥＯＳ膜や、配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ）等のｌｏｗ−ｋ材料が用いられる。
【００９８】
次に、図１０（ｃ）に示すように、第１のコンタクトホール２０３を形成する工程において、所望のマスクを用いてパターニングして、第１の層間絶縁層２０２を貫通して第１の配線２０１に至る５０〜３００ｎｍφ厚の第１のコンタクトホール２０３を形成する。ここで、第１の配線２０１の幅が第１のコンタクトホール２０３より小さい場合には、マスク合わせずれの影響により第１の配線２０１と第１のコンタクトプラグ２０４の接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、本実施の形態では、実施例として第１の配線２０１の幅は第１のコンタクトホール２０３より大きな外形としているが、本発明はこれに限定されるものではない。
【００９９】
次に、図１０（ｄ）に示すように、第１のコンタクトプラグ２０４を形成する工程において、まず下層に密着層、拡散バリアとして機能する各々５〜３０ｎｍ厚のＴｉＮ／Ｔｉ層をスパッタ法で、上層に主成分となる２００〜４００ｎｍ厚のタングステンをＣＶＤ法で成膜する。このとき、第１のコンタクトホール２０３は後に第１のコンタクトプラグ２０４となる積層構造の導電層で充填される。
【０１００】
次に、図１０（ｅ）に示すように、第１のコンタクトプラグ２０４を形成する工程において、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、第１の層間絶縁層２０２上の不要な導電層を除去して、第１のコンタクトホール２０３の内部に第１のコンタクトプラグ２０４を形成する。
【０１０１】
次に、図１０（ｆ）に示すように、第１のコンタクトプラグ２０４を被覆して、第１の層間絶縁層２０２上に、後に下部電極２０５としてタンタル窒化物等で構成される２０〜１００ｎｍ厚の導電層をスパッタ法で形成する。ここでは、スパッタ法のみで下部電極２０５を形成したが、下部電極２０５の形成後にＣＭＰ法を用いた下部電極の平坦化を行ってもかまわない。続いて、下部電極２０５上に、第５の遷移金属酸化物（つまり、低抵抗領域２０６ａ）で構成される電流制御層２０６を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第５の遷移金属酸化物（低抵抗領域２０６ａ）であるＴａＯx5を形成した。その酸素含有率としては３３〜５５ａｔｍ％（この時ｘ５の値は、０．４９〜１．２２）、その抵抗率は０．３〜１ｍΩ・ｃｍ、膜厚は５〜２０ｎｍである。続いて、第５の遷移金属酸化物（低抵抗領域２０６ａ）上に第２の遷移金属酸化物２０７ａを形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第２の遷移金属酸化物２０７ａであるＴａＯx2を形成した。その酸素含有率としては５５〜６５ａｔｍ％（この時ｘ２の値は、１．２２〜１．８６）、その抵抗率は１〜５０ｍΩ・ｃｍ、膜厚は２０〜１００ｎｍである。続いて、第２の遷移金属酸化物２０７ａ上に、酸素含有率が第２の遷移金属酸化物２０７ａより高い第１の遷移金属酸化物２０７ｂを形成する。ここでは、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法にて第１の遷移金属酸化物２０７ｂであるＴａＯx1の形成を行った。その酸素含有率は、６８〜７１ａｔｍ％（この時ｘ１の値は、２．１〜２．５）、その抵抗率は１Ｅ７ｍΩ・ｃｍ以上、膜厚は３〜１０ｎｍである。ここで第１の遷移金属酸化物２０７ｂは反応性スパッタを用いて形成したが、プラズマ酸化で第２の遷移金属酸化物２０７ａの表層を酸化して、酸素含有率が高い遷移金属酸化物を形成してもかまわない。スパッタ法では、ストイキオメトリーな組成以上の酸素を含有させることは困難であるが、プラズマ酸化処理を行うと、酸素がタンタル酸化物の粒界、欠陥などに注入され、より高い酸素含有率を有する遷移金属酸化物を形成することができるので、リーク電流の抑制に効果がある。また、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよい。続いて、第１の遷移金属酸化物２０７ｂ上に上部電極２０８となる貴金属（Ｐｔ、Ｉｒ、Ｐａなど）等で構成される導電層を形成する。
【０１０２】
次に、図１０（ｊ）に示すように、抵抗変化素子３５を形成する工程において、所望のマスクを用いて、下部電極２０５、第５の遷移金属酸化物（低抵抗領域２０６ａ）、第２の遷移金属酸化物２０７ａ、第１の遷移金属酸化物２０７ｂ及び上部電極２０８をパターニングし、第５の遷移金属酸化物（低抵抗領域２０６ａ）で構成される電流制御層２０６と第２の遷移金属酸化物２０７ａ、第１の遷移金属酸化物２０７ｂで構成される抵抗変化層２０７を下部電極２０５、上部電極２０８で挟持した抵抗変化素子３５を形成する。標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるため、そのような貴金属を上部電極に用いた場合に、これをハードマスクにして抵抗変化素子３５を形成することもできる。本工程では、同じマスクを用いて、一括してパターニングを行ったが、工程ごとにパターニングを行ってもかまわない。
【０１０３】
次に、図１０（ｋ）に示すように、第４の遷移金属酸化物（高抵抗領域２０６ｂ）及び第３の遷移金属酸化物２０７ｃを形成する工程において、上記パターニング後に露出した第５の遷移金属酸化物（低抵抗領域２０６ａ）及び第２の遷移金属酸化物２０７ａの側面部に、酸素含有率が第５の遷移金属酸化物（低抵抗領域２０６ａ）及び第２の遷移金属酸化物２０７ａより高い第４の遷移金属酸化物（高抵抗領域２０６ｂ）と第３の遷移金属酸化物２０７ｃとをプラズマ酸化によって同時に形成する。ここで、第５の遷移金属酸化物の酸化レートは、第２の遷移金属酸化物の酸化レートより大きいほうが望ましい。そのような材料を選ぶことにより、１回の酸化工程で図８及び図９に示す構造の抵抗変化層２０７および電流制御層２０６が形成できる。また、本実施形態では、抵抗変化層２０７および電流制御層２０６に同じ遷移金属の酸化物を用いたが、第５の遷移金属酸化物（低抵抗領域２０６ａ）の酸化レートが、第２の遷移金属酸化物２０７ａの酸化レートより大きく、酸化後の第４の遷移金属酸化物（高抵抗領域２０６ｂ）の抵抗値が第２の遷移金属酸化物２０７ａの抵抗値より大きくなるような材料であればよい。
【０１０４】
図１１に、プラズマ酸化で形成される第３の遷移金属酸化物２０７ｃ及び第４の遷移金属酸化物（高抵抗領域２０６ｂ）のレート曲線を示す。酸化される母体の第２の遷移金属酸化物２０７ａの比抵抗は、２ｍΩ・ｃｍである。ここでは、３種類の酸素含有率（４５ａｔｍ％、５６ａｔｍ％、５９ａｔｍ％）の遷移金属酸化物に対する酸化時間（秒；図１１の横軸）と、その酸化によって形成される、より酸素含有率の高い遷移金属酸化物の側壁膜厚（ｎｍ；図１１の縦軸）の関係が示されている。本図に示される３種類の曲線から分かるように、プラズマ酸化によって形成される酸素含有率の高い遷移金属酸化物の膜厚（図１１の縦軸）は、遷移金属酸化物の酸素含有率に依存する。例えば、酸素含有率が４５ａｔｍ％の遷移金属酸化物の場合は、酸素含有率が５９ａｔｍ％の遷移金属酸化物の場合に比べ、遷移金属酸化物の酸化膜厚が約１．５倍程度厚く形成される。つまり、本実施の形態では、酸化のターゲットとなる第５の遷移金属酸化物（低抵抗領域２０６ａ）及び第２の遷移金属酸化物２０７ａの酸素含有率が、それぞれ、３３〜５５ａｔｍ％、５５〜６５ａｔｍ％であることから、同一の酸化時間であっても、第５の遷移金属酸化物（低抵抗領域２０６ａ）の側面部に形成される第４の遷移金属酸化物（高抵抗領域２０６ｂ）の膜厚は、第２の遷移金属酸化物２０７ａの側面部に形成される第３の遷移金属酸化物２０７ｃに比べ厚くなる。このため、第５の遷移金属酸化物（低抵抗領域２０６ａ）の平面方向の領域Ｓ５の面積（つまり、低抵抗領域２０６ａと第２の遷移金属酸化物２０７ａとが接する面積）は、第２の遷移金属酸化物２０７ａの平面方向の領域Ｓ４の面積（つまり、第２の遷移金属酸化物２０７ａと第１の遷移金属酸化物２０７ｂとが接する面積）に比べ小さくなる。
【０１０５】
なお、このようにして形成される第４の遷移金属酸化物（高抵抗領域２０６ｂ）及び第３の遷移金属酸化物２０７ｃは、例えば、第１の遷移金属酸化物２０７ｂと同様の特性、つまり、ＴａＯx3であり、その酸素含有率は６８〜７５ａｔｍ％（この時ｘ３の値は、２．１〜３．０）であり、その抵抗率は１Ｅ７ｍΩ・ｃｍ以上である。つまり、第４の遷移金属酸化物（高抵抗領域２０６ｂ）の酸素含有率（６８〜７５ａｔｍ％）は、第２の遷移金属酸化物２０７ａの酸素含有率（５５〜６５ａｔｍ％）より高く、第５の遷移金属酸化物（低抵抗領域２０６ａ）の酸素含有率（３３〜５５ａｔｍ％）は、第２の遷移金属酸化物２０７ａの酸素含有率（５５〜６５ａｔｍ％）より低くするほうが望ましい。
【０１０６】
最後に、図１０（ｌ）に示す様に、上部電極２０８と下部電極２０５で挟持された抵抗変化層２０７及び電流制御層２０６を被覆し、５００〜１０００ｎｍ厚の第２の層間絶縁層２０９形成し、図４（ｂ）、図４（ｃ）と同様の製造方法で、その第２のコンタクトホール２１０及び第２のコンタクトプラグ２１１を形成する。その後第２のコンタクトプラグ２１１を被覆して、第２の配線２１２を形成して、不揮発性記憶素子３０が完成する。
【０１０７】
以上の製造方法とすることにより、第５の遷移金属酸化物（低抵抗領域２０６ａ）の平面方向の最大面積Ｓ５（つまり、低抵抗領域２０６ａと第２の遷移金属酸化物２０７ａとが接する面積）が第２の遷移金属酸化物２０７ａの平面方向の最大面積Ｓ４（つまり、第２の遷移金属酸化物２０７ａと第１の遷移金属酸化物２０７ｂとが接する面積）に比べ小さくなり、電流制御層２０６を通過し、第２の遷移金属酸化物２０７ａの平面方向に電流密度が生じ、第２の遷移金属酸化物２０７ａの中心部で電流密度が増加することから、第１の遷移金属酸化物２０７ｂに導電パスが容易に形成され、抵抗変化素子３５の初期化電圧を低減することができ、低電圧での初期化が可能な不揮発性記憶素子が実現される。
【０１０８】
（実施の形態４）
次に、本発明の実施の形態４における不揮発性記憶素子について説明する。
【０１０９】
［構成］
図１２は、本発明の実施の形態４における不揮発性記憶素子４０の断面図である。図１２に示すように、本実施の形態２の不揮発性記憶素子４０は、抵抗変化型の不揮発性記憶素子であり、シリコン（Ｓｉ）等の基板１００、第１の配線１０１、第１の層間絶縁層１０２、第１のコンタクトプラグ１０４、抵抗変化素子４５、第２の層間絶縁層１０８、第２のコンタクトプラグ１１０及び第２の配線１１１を備える。抵抗変化素子４５は、下部電極１０５、抵抗変化層１３６及び上部電極１０７で構成される。抵抗変化層１３６は、下部電極１０５と上部電極１０７との間に介在され、両電極１０５及び１０７間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する（より具体的には、両電極１０５及び１０７間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する）層であり、第１の遷移金属酸化物１１６ｂで構成される第１の抵抗変化層１１６１と第２の遷移金属酸化物１１６ａと第３の遷移金属酸化物１１６ｃとで構成される第２の抵抗変化層１１６２の少なくとも２層で構成される。図１２において、図２（ａ）と同じ構成要素については同じ符号を用い、説明を省略する。なお、本実施の形態の不揮発性記憶素子を用いて実際のメモリセルを構成する場合、前記第１の配線１０１及び前記第２の配線１１１のいずれか一方はスイッチ素子（ダイオードまたはトランジスタ）と接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、コンタクトプラグ（１０４または１１０）や配線（１０１または１１１）を介さず直接に不揮発性記憶素子の電極（１０５または１０７）と接続するような構成も可能である。
【０１１０】
図１２に示すように、本実施の形態４の不揮発性記憶素子４０と、本実施の形態１の不揮発性記憶素子１０とは、第１の遷移金属酸化物１１６ｂで構成される第１の抵抗変化層１１６１と第２の遷移金属酸化物１１６ａ及び第３の遷移金属酸化物１１６ｃとから構成される第２の抵抗変化層１１６２の配置の違いにある。不揮発性記憶素子４０においては、第１の抵抗変化層１１６１の上に、第２の抵抗変化層１１６２が配置され、抵抗変化層１３６を構成している。つまり、第３の遷移金属酸化物１１６ｃは、第１の抵抗変化層１１６１の第２の面（ここでは、上面）の少なくとも一部と接し、第２の遷移金属酸化物１１６ａは、第１の抵抗変化層１１６１の第２の面（ここでは、上面）の残りの部分と接している。
【０１１１】
かかる構成によれば、酸素含有率の高い第１の遷移金属酸化物１１６ｂ上に酸素含有率の低い第２の遷移金属酸化物１１６ａを形成するため、第１の遷移金属酸化物１１６ｂの形成後に素子を大気に暴露しても、酸素含有率の高い第１の遷移金属酸化物１１６ｂの表面には自然酸化膜が形成されず、第１の遷移金属酸化物１１６ｂと第２の遷移金属酸化物１１６ａとの接する面において自然酸化膜の影響を排除でき、第１の遷移金属酸化物１１６ｂの導電パスの形成を安定させることが可能となる。
【０１１２】
［製造方法］
図１３（ａ）から（ｄ）は本発明の実施の形態４における不揮発性記憶素子４０の要部の製造方法を示す断面図である。これらを用いて、本実施の形態４の不揮発性記憶素子４０の主要部の製造方法について説明する。また、図１３（ａ）以前の工程は、図４（ａ）〜（ｅ）と同様であるので、説明を省略する。
【０１１３】
次に、図１３（ａ）に示すように、下部電極１０５及び抵抗変化層１３６を形成する工程において、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、後に下部電極１０５となる貴金属（Ｐｔ、Ｉｒ、Ｐａなど）等で構成される導電層を形成する。続いて、下部電極１０５上に、第１の遷移金属酸化物１１６ｂで構成される第１の抵抗変化層１１６１を形成する。ここでは、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第１の遷移金属酸化物１１６ｂであるＴａＯx1を形成した。その酸素含有率は、６８〜７１ａｔｍ％（この時ｘ１の値は、２．１〜２．５）、その抵抗率は１Ｅ７ｍΩ・ｃｍ以上、膜厚は３〜１０ｎｍである。第１の遷移金属酸化物１１６ｂの酸素含有率が高いことから、形成後に大気へ暴露しても自然酸化膜が形成されない。続いて、第１の遷移金属酸化物１１６ｂ上に、第２の遷移金属酸化物１１６ａを形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第２の遷移金属酸化物１１６ａであるＴａＯx2を形成した。その酸素含有率としては、５５〜６５ａｔｍ％（この時ｘ２の値は、１．２２〜１．８６）、その抵抗率は１〜５０ｍΩ・ｃｍ、膜厚は２０〜１００ｎｍである。続いて、第２の遷移金属酸化物１１６ａ上に上部電極１０７となるタンタル窒化物等で構成される２０〜１００ｎｍ厚の導電層をスパッタ法で形成する。
【０１１４】
次に、図１３（ｂ）に示すように、抵抗変化素子４５を形成する工程において、マスクを用いて、下部電極１０５、第１の抵抗変化層１１６１、第２の遷移金属酸化物１１６ａ及び上部電極１０７をパターニングし、第２の遷移金属酸化物１１６ａ、第１の抵抗変化層１１６１を下部電極１０５、上部電極１０７で挟持した構造を形成する。ここでは、同じマスクを用いて、一括してパターニングを行ったが、工程ごとにパターニングを行ってもかまわない。
【０１１５】
次に、図１３（ｃ）に示すように、第３の遷移金属酸化物１１６ｃを形成する工程において、パターニング後に露出した第２の遷移金属酸化物１１６ａの側面に酸素含有率の高い第３の遷移金属酸化物１１６ｃをプラズマ酸化法あるいはＲＴＯ法により形成する。このようにして形成される第３の遷移金属酸化物１１６ｃは、例えば、第１の遷移金属酸化物１１６ｂと同様の特性、つまり、ＴａＯx3であり、その酸素含有率は６８〜７５ａｔｍ％（この時ｘ３の値は、２．１〜３．０）であり、その抵抗率は１Ｅ７ｍΩ・ｃｍ以上である。また、第３の遷移金属酸化物１１６ｃの膜厚は、抵抗変化素子４５の寸法の半分より少ない範囲である。このように、抵抗率の低い第２の遷移金属酸化物１１６ａの側面部に抵抗率の高い第３の遷移金属酸化物１１６ｃを形成することにより、第２の遷移金属酸化物１１６ａのリーク電流を抑制できる。ここで用いた、プラズマ酸化法あるいはＲＴＯ法は、酸素雰囲気中で３５０℃〜５００℃の温度範囲とした。５００℃以上の温度領域では、第１の遷移金属酸化物１１６ｂ内の酸素が第２の遷移金属酸化物１１６ａへ拡散する為、素子の抵抗変化特性へ与える影響が大きい。
【０１１６】
最後に、図１３（ｄ）に示す様に、抵抗変化層１３６を被覆して、５００〜１０００ｎｍ厚の第２の層間絶縁層１０８を形成し、図４（ｂ）、図４（ｃ）と同様の製造方法で、その第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶素子４０が完成する。
【０１１７】
以上の製造方法とすることにより、第１の遷移金属酸化物１１６ｂ上に第２の遷移金属酸化物１１６ａを形成できるため、第１の遷移金属酸化物１１６ｂを形成後に素子を大気に暴露しても、酸素含有率の高い（つまり、酸素不足度の低い）第１の遷移金属酸化物１１６ｂの表面には自然酸化膜が形成されず、第１の遷移金属酸化物１１６ｂと第２の遷移金属酸化物１１６ａとの接する面において自然酸化膜の影響を排除でき、第１の遷移金属酸化物１１６ｂの導電パスの形成を安定させることが可能となる。
【０１１８】
（実施の形態５）
次に、本発明に係る不揮発性記憶装置の実施の形態について説明する。
【０１１９】
［構成］
図１４は、本発明の実施の形態５における不揮発性記憶装置４００の構成を示すブロック図である。この不揮発性記憶装置４００は、実施の形態１〜４のいずれかにおける不揮発性記憶素子（本図では可変抵抗の記号で表現されている）を記憶素子として有する記憶装置であり、半導体基板上にメモリ本体部４０１を備えている。このメモリ本体部４０１は、マトリクス状に配置された複数の１Ｔ１Ｒ型のメモリセルを有するメモリセルアレイ４０２と、行選択回路４０８、ワード線ドライバＷＬＤ及びソース線ドライバＳＬＤから構成される行ドライバ４０７と、列選択回路４０３と、情報の書き込みを行うための書き込み回路４０６と、選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行うセンスアンプ４０４と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路４０５とを具備している。
【０１２０】
また、この不揮発性記憶装置４００は、書き込み用電源４１１として低抵抗（ＬＲ）化用電源４１２及び高抵抗（ＨＲ）化用電源４１３を備えている。ここで低抵抗（ＬＲ）化とは、不揮発性記憶素子（より厳密には、不揮発性記憶素子が有する抵抗変化素子）を高抵抗状態から低抵抗状態へ移行させることを意味し、高抵抗（ＨＲ）化とは、不揮発性記憶素子（より厳密には、不揮発性記憶素子が有する抵抗変化素子）を低抵抗状態から高抵抗状態へ移行させることを意味している。ＬＲ化用電源４１２の出力Ｖ２は行ドライバ４０７に供給され、ＨＲ化用電源４１３の出力Ｖ１は書き込み回路４０６に供給される。
【０１２１】
さらに、この不揮発性記憶装置４００は、外部から入力されるアドレス信号を受け取るアドレス入力回路４０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部４０１の動作を制御する制御回路４１０とを備えている。
【０１２２】
メモリセルアレイ４０２は、不揮発性記憶素子とスイッチ素子の一例であるトランジスタとが直列に接続されて構成される１Ｔ１Ｒ型メモリセルが複数個、２次元状に配置されてなるものであり、本実施の形態では、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…間に設けられたソース線ＳＬ０，ＳＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のＮＭＯＳトランジスタＮ１１，Ｎ１２，Ｎ１３，Ｎ２１，Ｎ２２，Ｎ２３，Ｎ３１，Ｎ３２，Ｎ３３，…（以下、「トランジスタＮ１１，Ｎ１２，…」と表す）と、トランジスタＮ１１，Ｎ１２，…と１対１に直列接続された複数の不揮発性記憶素子Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ３１，Ｒ３２，Ｒ３３、・・・（以下、「不揮発性記憶素子Ｒ１１，Ｒ１２，…」と表す）とを備えている。これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…、ビット線ＢＬ０，ＢＬ１，ＢＬ２，…、ソース線ＳＬ０，ＳＬ０２，…、トランジスタＮ１１，Ｎ１２，…、及び不揮発性記憶素子Ｒ１１，Ｒ１２，…のそれぞれによって、マトリクス状に配置された複数の１Ｔ１Ｒ型のメモリセルＭ１１，Ｍ１２，Ｍ１３，Ｍ２１，Ｍ２２，Ｍ２３，Ｍ３１，Ｍ３２，Ｍ３３，…（以下、「メモリセルＭ１１，Ｍ１２，…」と表す）が構成されている。
【０１２３】
図１４に示すように、トランジスタＮ１１，Ｎ２１，Ｎ３１，…のゲートはワード線ＷＬ０に、トランジスタＮ１２，Ｎ２２，Ｎ３２，…のゲートはワード線ＷＬ１に、トランジスタＮ１３，Ｎ２３，Ｎ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。また、トランジスタＮ１１，Ｎ２１，Ｎ３１，…及びトランジスタＮ１２，Ｎ２２，Ｎ３２，…は互いに共通接続されてソース線ＳＬ０に接続され、トランジスタＮ１３，Ｎ２３，Ｎ３３，…及びトランジスタＮ１４，Ｎ２４，Ｎ３４，…は同じくソース線ＳＬ２に接続されている。
【０１２４】
また、不揮発性記憶素子Ｒ１１，Ｒ１２，Ｒ１３，…の一方の端子はビット線ＢＬ０に、不揮発性記憶素子Ｒ２１，Ｒ２２，Ｒ２３，…の一方の端子はビット線ＢＬ１にそれぞれ接続されている。同様にして、不揮発性記憶素子Ｒ３１，Ｒ３２，Ｒ３３，…の一方の端子はビット線ＢＬ２に接続されている。
【０１２５】
なお、図１４では、不揮発性記憶素子は、可変抵抗の記号で表現されている。その可変抵抗の記号における矢印の向きは、その向きに（矢印の後端を基準に矢印の先端に）正の電圧が印加されたときに、その不揮発性記憶素子が低抵抗状態から高抵抗状態に変化することを示している。上記実施の形態における不揮発性記憶素子では、第２の抵抗変化層１１６２、１２６２及び２０７２（矢印の後端）を基準に第１の抵抗変化層１１６１及び２０７１（矢印の先端）に対して正の電圧が印加されたときに、その不揮発性記憶素子が低抵抗状態から高抵抗状態に変化する。
【０１２６】
アドレス入力回路４０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路４０８へ出力するとともに、列アドレス信号を列選択回路４０３へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１，Ｍ１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じく列のアドレスを示す信号である。なお、これら行選択回路４０８及び列選択回路４０３は、メモリセルアレイ４０２が具備する複数のメモリセルＭ１１等の中から少なくとも一つのメモリセルを構成するトランジスタＮ１１等のゲートに電圧パルスを印加することで、少なくとも一つのメモリセルを選択する本発明に係る選択回路の一例である。
【０１２７】
制御回路４１０は、情報の書き込みサイクルにおいては、データ入出力回路４０５に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路４０６へ出力する。他方、情報の読み出しサイクルにおいて、制御回路４１０は、読み出し動作を指示する読み出し信号をセンスアンプ４０４へ出力する。
【０１２８】
行選択回路４０８は、アドレス入力回路４０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択する。行ドライバ４０７は、行選択回路４０８の出力信号に基づいて、行選択回路４０８によって選択されたワード線に対して、所定の電圧を印加する。
【０１２９】
同様に、行選択回路４０８は、アドレス入力回路４０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のソース線ＳＬ０，ＳＬ２，…のうちの何れかを選択する。行ドライバ４０７は、行選択回路４０８の出力信号に基づいて、行選択回路４０８によって選択されたソース線に対して、所定の電圧を印加する。
【０１３０】
また、列選択回路４０３は、アドレス入力回路４０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
【０１３１】
書き込み回路４０６は、本発明に係る選択回路で選択されたメモリセルを構成するトランジスタを介して当該メモリセルを構成する不揮発性記憶素子に書き込み用の電圧パルスを印加する回路であり、本実施の形態では、制御回路４１０から出力された書き込み信号を受け取った場合、列選択回路４０３に対し、選択されたビット線に対する書き込み用電圧の印加を指示する信号を出力する。なお、「書き込み」には、不揮発性記憶素子を高抵抗状態から低抵抗状態に変化させる低抵抗化（ＬＲ化）書き込み（「０」書き込み）と、その逆に、不揮発性記憶素子を低抵抗状態から高抵抗状態に変化させる高抵抗化（ＨＲ化）書き込み（「１」書き込み）とが含まれる。
【０１３２】
また、センスアンプ４０４は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行う。その結果得られた出力データＤＯは、データ入出力回路４０５を介して、外部回路へ出力される。
【０１３３】
［動作］
次に、以上のように構成された不揮発性記憶装置４００の動作について、情報を書き込む場合の書き込みサイクルと情報を読み出す場合の読み出しサイクルとに分けて説明する。
【０１３４】
図１５（ａ）〜（ｃ）は、本発明の実施の形態における不揮発性記憶装置４００の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層が高抵抗状態の場合を情報「１」に、低抵抗状態の場合を情報「０」にそれぞれ割り当てると定義して、その動作例を説明する。また、以下の説明では、図１４におけるメモリセルＭ１１が選択されたものとし、当該選択されたメモリセルＭ１１について情報の書き込み及び読み出しをする場合のみについて示す。
【０１３５】
なお、以下において、電圧Ｖ１及びＶ２はそれぞれＨＲ化用電源４１３及びＬＲ化用電源４１２で発生される電圧であり、また、電圧Ｖｒｅａｄはセンスアンプ４０４で発生される読み出し用電圧、電圧ＶＤＤは不揮発性記憶装置４００に供給される電源電圧である。
【０１３６】
図１５（ａ）に示すメモリセルＭ１１に対する情報「０」書き込みサイクルにおいては、最初に、列選択回路４０３及び行選択回路４０８は（行選択回路４０８は行ドライバ４０７を介して）、それぞれ、選択ビット線ＢＬ０及びソース線ＳＬ０を電圧Ｖ２（例えば２．２Ｖ）に設定する。そして、行選択回路４０８は、行ドライバ４０７を介して、選択するワード線ＷＬ０を電圧ＶＤＤ（例えば２．２Ｖ）に設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。次に、書き込み回路４０６は、列選択回路４０３を介して、選択ビット線ＢＬ０を所定期間だけ電圧０Ｖに設定し、その後再度電圧Ｖ２に設定することで、書き込み用の電圧パルスを出力する。この段階で、不揮発性記憶素子の下部電極と上部電極との間に書き込み用電圧が印加され、不揮発性記憶素子Ｒ１１が高抵抗状態から低抵抗状態へ移行する。その後、行選択回路４０８は、行ドライバ４０７を介して、ワード線ＷＬ０を電圧０Ｖに設定し、ＮＭＯＳトランジスタＮ１１をオフして、情報「０」の書き込みが完了する。
【０１３７】
また、図１５（ｂ）に示すメモリセルＭ１１に対する情報「１」書き込みサイクルにおいては、最初に、列選択回路４０３及び行選択回路４０８は（行選択回路４０８は行ドライバ４０７を介して）、それぞれ、選択ビット線ＢＬ０及びソース線ＳＬ０を電圧０Ｖに設定する。そして、行選択回路４０８は、行ドライバ４０７を介して、選択するワード線ＷＬ０を電圧ＶＤＤ（例えば２．２Ｖ）に設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。次に、書き込み回路４０６は、列選択回路４０３を介して、選択ビット線ＢＬ０を所定期間だけ電圧Ｖ１（例えば２．２Ｖ）に設定し、再度電圧０Ｖに設定する。この段階で、不揮発性記憶素子の下部電極と上部電極との間に書き込み用電圧が印加され、不揮発性記憶素子Ｒ１１が低抵抗状態から高抵抗状態へ移行する。その後、行選択回路４０８は、行ドライバ４０７を介して、ワード線ＷＬ０を電圧０Ｖに設定し、ＮＭＯＳトランジスタＮ１１をオフして、情報「１」の書き込みが完了する。
【０１３８】
図１５（ｃ）に示すメモリセルＭ１１に対する情報の読み出しサイクルにおいては、最初に、列選択回路４０３及び行選択回路４０８は（行選択回路４０８は行ドライバ４０７を介して）、それぞれ、選択ビット線ＢＬ０及びソース線ＳＬ０を電圧０Ｖに設定する。次に、行選択回路４０８は、行ドライバ４０７を介して、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。次に、センスアンプ４０４は、列選択回路４０３を介して、選択ビット線ＢＬ０を所定期間だけ読出し電圧Ｖｒｅａｄに設定し、選択メモリセルＭ１１に流れる電流値を検出することで、情報「０」または情報「１」の判別を行う。その後、行選択回路４０８は、行ドライバ４０７を介して、ワード線ＷＬ０を電圧０Ｖに設定し、ＮＭＯＳトランジスタＮ１１をオフして、情報の読み出し動作を完了する。
【０１３９】
（実施の形態６）
次に、本発明に係る不揮発性記憶素子の設計支援方法の実施の形態について説明する。
【０１４０】
図１６は、本発明の実施の形態６における不揮発性記憶素子の設計支援方法に関する全体的な手順を示すフローチャートであり、図１７は、図１６におけるステップ１０の詳細な手順を示すフローチャートである。
【０１４１】
この設計支援方法では、実施の形態１〜４で開示された不揮発性記憶素子の設計を支援する方法であり、より詳しくは、設計の対象となる不揮発性記憶素子に要求される初期化電圧が入力として与えられると、その要求を満たす第２の遷移金属酸化物の平面方向の寸法（より詳しくは、第２の遷移金属酸化物と第１の抵抗変化層との接触面積）を決定する方法である。
【０１４２】
図１６に示されるように、予め、図３（ａ）に示されるような依存関係、つまり、第２の遷移金属酸化物の平面方向の寸法（あるいは面積）と、そのような第２の遷移金属酸化物を有する不揮発性記憶素子の初期化電圧との依存関係を算出しておく（Ｓ１０）。次に、設計の対象となる不揮発性記憶素子に要求される初期化電圧を受け付ける（Ｓ１１）。そして、ステップＳ１０で算出された依存関係を参照することで、いま受け付けた初期化電圧に対応する第２の遷移金属酸化物の平面方向の寸法を特定する（Ｓ１２）。最後に、いま特定された寸法を出力する（Ｓ１３）。
【０１４３】
ここで、上記依存関係の算出（Ｓ１０）は、より詳しくは、図１７に示される手順で実現される。つまり、予め、第２の遷移金属酸化物の平面方向の寸法が異なる複数の不揮発性記憶素子を製造しておく（Ｓ２０）。次に、製造された複数の不揮発性記憶素子を初期化することで、各不揮発性記憶素子の初期化電圧を計測する（Ｓ２１）。最後に、それら複数の不揮発性記憶素子について、第２の遷移金属酸化物の平面方向の寸法と初期化電圧とを対応づけてプロットすることで、第２の遷移金属酸化物の平面方向の寸法と、そのような第２の遷移金属酸化物を有する不揮発性記憶素子の初期化電圧との依存関係を決定する（Ｓ２２）。
【０１４４】
なお、このような設計支援方法は、コンピュータで実行されるプログラムとして実現することもできる。具体的には、コンピュータに備えられたプロセッサは、設計支援用プログラムを実行することによって、複数の不揮発性記憶素子について、第２の遷移金属酸化物の平面方向の寸法と初期化電圧との対をキーボード等の入力装置を介してユーザから取得し、取得したデータを上記依存関係としてハードディスク等の記憶装置に格納しておいたうえで（Ｓ１０）、設計の対象となる不揮発性記憶素子に要求される初期化電圧を、キーボード等の入力装置を介してユーザから受け付け（Ｓ１１）、記憶装置に格納されている依存関係を参照することで、いま受け付けた初期化電圧に対応する第２の遷移金属酸化物の平面方向の寸法を特定し（Ｓ１２）、特定した寸法をディスプレイ等に出力する（Ｓ１３）。なお、依存関係については、プロセッサは、ユーザから入力された第２の遷移金属酸化物の平面方向の寸法と初期化電圧との対を用いて最小２乗法等で算出した近似曲線を上記依存関係として記憶装置に格納してもよい。
【０１４５】
以上、本発明に係る不揮発性記憶素子、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。こられの実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、これらの実施の形態における構成要素を任意に組み合わせて実現される形態も本発明に含まれる。
【０１４６】
たとえば、実施の形態３では、実施の形態１における不揮発性記憶素子１０に電流制御層２０６を付加した不揮発性記憶素子３０が示されたが、電流制御層を付加した不揮発性記憶素子の構造としては、この構造に限られない。本発明は、実施の形態２における不揮発性記憶素子２０に電流制御層を付加した構造であってもよい。その場合には、電流制御層の構造として、その中心側に高抵抗領域を配置し、その周縁側に低抵抗領域を配置すればよい。
【０１４７】
また、本発明に係る不揮発性記憶素子が有する抵抗変化素子の断面（電流が流れる向きと直交する断面）における形状は、正方形であったが、本発明は、この形状に限られず、長方形、円形、楕円等のいかなる形状であってもよい。第２〜第４の遷移金属酸化物の断面についても同様である。第２の抵抗変化層の一部（中心側又は周縁側）が酸化されている限り、そうでない場合に比べて、第２の抵抗変化層から第１の抵抗変化層に流れる電流の電流密度が増加するので、本発明の効果が発揮されるからである。
【０１４８】
また、本発明に係る不揮発性記憶素子では、第２の遷移金属酸化物及び第３の遷移金属酸化物は、第１の抵抗変化層の底面に接していたが、第１の抵抗変化層の上面又は下面のいずれに接していてもよい。ここでいう、第１の抵抗変化層の底面とは、第１の抵抗変化層の上面及び下面のうち、第２の抵抗変化層と接する面のことである。
【０１４９】
また、本発明に係る不揮発性記憶素子を構成する遷移金属酸化物としては、ＴａＯに限られず、ＮｉＯ、ＴｉＯ2、ＨｆＯ2、ＺｒＯ2等のいずれの遷移金属酸化物であってもよい。
【産業上の利用可能性】
【０１５０】
本発明の不揮発性記憶素子は、電極に小さな突起が存在しない抵抗変化型の不揮発性記憶素子であって、遷移金属酸化物の導電パスを容易に形成し、初期化電圧が低減できることから、素子が低電圧で動作するという効果を有し、抵抗変化型不揮発性記憶素子を用いたＲｅＲＡＭ等の記憶装置として、例えば、携帯型情報機器および情報家電などの電子機器等のメモリ素子として、有効である。
【符号の説明】
【０１５１】
１０、２０、３０、４０    不揮発性記憶素子
１５、２５、３５、４５    抵抗変化素子
１００、２００    基板
１０１、２０１    第１の配線
１０２、２０２    第１の層間絶縁層
１０３、２０３    第１のコンタクトホール
１０４、２０４    第１のコンタクトプラグ
１０５、２０５    下部電極
１０６、１１６、１２６、１３６、２０７    抵抗変化層
１０６ｘ、１１６１、２０７１    第１の抵抗変化層
１０６ｙ、１１６２、１２６２、２０７２    第２の抵抗変化層
１１６ａ、２０７ａ    第２の遷移金属酸化物
１１６ｂ、２０７ｂ    第１の遷移金属酸化物
１１６ｃ、２０７ｃ    第３の遷移金属酸化物
１０７、２０８    上部電極
１０７ａ    第１の上部電極
１０７ｂ    第２の上部電極
１０８、２０９    第２の層間絶縁層
１０９、２１０    第２のコンタクトホール
１１０、２１１    第２のコンタクトプラグ
１１１、２１２    第２の配線
２０６  電流制御層
２０６ａ  低抵抗領域
２０６ｂ  高抵抗領域
４００    不揮発性記憶装置
４０１    メモリ本体部
４０２    メモリセルアレイ
４０３    列選択回路
４０４    センスアンプ
４０５    データ入出力回路
４０６    書き込み回路
４０７    行ドライバ
４０８    行選択回路
４０９    アドレス入力回路
４１０    制御回路
４１１    書き込み用電源
４１２    ＬＲ化用電源
４１３    ＨＲ化用電源
Ｓ１    上部電極及び下部電極の面積
Ｓ２、Ｓ４    第２の遷移金属酸化物の平面方向の最大面積
Ｓ２ａ、Ｓ２ｂ  第２の遷移金属酸化物の平面方向の面積
Ｓ３    第３の遷移金属酸化物の平面方向の最大面積
Ｓ５    第５の遷移金属酸化物の平面方向の最大面積
【図１】
0005436603.tif 000002
【図２】
0005436603.tif 000003
【図３】
0005436603.tif 000004
【図４】
0005436603.tif 000005
【図５】
0005436603.tif 000006
【図６】
0005436603.tif 000007
【図７】
0005436603.tif 000008
【図８】
0005436603.tif 000009
【図９】
0005436603.tif 000010
【図１０】
0005436603.tif 000011
【図１１】
0005436603.tif 000012
【図１２】
0005436603.tif 000013
【図１３】
0005436603.tif 000014
【図１４】
0005436603.tif 000015
【図１５】
0005436603.tif 000016
【図１６】
0005436603.tif 000017
【図１７】
0005436603.tif 000018
【図１８】
0005436603.tif 000019
【図１９】
0005436603.tif 000020
【図２０】
0005436603.tif 000021