(57)【特許請求の範囲】
【請求項１】
無線装置においてアナログフィルタ（１３２）の所望帯域幅を得るための帯域幅制御方法であって、前記アナログフィルタ（１３２）はフィルタ入力（１３０）、フィルタ出力（１３１）、帯域幅決定構成要素、および品質係数を有し、前記帯域幅制御方法は、
ａ）  第１周波数における前記アナログフィルタ（１３２）の振幅応答の振幅と、前記第１周波数よりも高い第２周波数における同アナログフィルタ（１３２）の振幅応答の振幅との差を、同アナログフィルタ（１３２）の設計から算出した前記各周波数における同アナログフィルタ（１３２）の理想応答に基づき、予め決定するステップと；
ｂ）  ノーマルＱ値から高Ｑ値に前記アナログフィルタ（１３２）の前記品質係数を増大させることによって、前記第１周波数と前記第２周波数との間のピーク周波数においてピーク応答を生成するステップと；
ｃ）  前記帯域幅決定構成要素の値を複数の値の１つに順次設定し、前記帯域幅決定構成要素が各値に設定される間に、
ｃ１）  前記第１周波数の第１入力信号と、前記第２周波数の第２入力信号とを同時に前記アナログフィルタ（１３２）の前記フィルタ入力（１３０）に印加することによって、前記アナログフィルタ（１３２）の前記フィルタ出力（１３１）において振幅応答を生成するステップと；
ｃ２）  前記第１周波数の振幅応答の振幅及び前記第２周波数の振幅応答の振幅を離散フーリエ変換検波回路によって検出するステップと、
ｃ３）  検出された前記第１周波数の振幅応答の振幅と、検出された前記第２周波数の振幅応答の振幅との間の差を計算するステップと；
ｄ）  前記ステップｃ３）で計算した差を前記予め決定した差と比較することによって、複数の誤差を得るステップであって、各誤差は、前記帯域幅決定構成要素の同一の値に対するステップｃ３）で計算した差と前記予め決定された差との数的差異を表す前記ステップと；
ｅ）  前記複数の誤差に基づき、前記複数の値から１つを前記帯域幅決定構成要素の最適値として選択するステップであって、前記選択された１つの値は、最小誤差と関連する前記帯域幅決定構成要素の値である前記ステップと；
ｆ）  前記品質係数が前記ノーマルＱ値の場合の前記アナログフィルタ（１３２）の前
記所望帯域幅を得るために、前記帯域幅決定構成要素の値を前記選択された１つの値に設定するステップとを含み、
周波数に対する振幅応答の変化を表す曲線において、前記第１周波数における振幅応答の曲線の傾きと前記第２周波数における振幅応答の曲線の傾きとが、前記品質係数が高Ｑ値の場合に前記ノーマルＱ値の場合よりも大きい、ことを特徴とする、帯域幅制御方法。
【請求項２】
アナログフィルタ（１３２）、アナログ−デジタル相互変換器（１３４）、およびデジタルチューニングシステム（２５０）を有する帯域幅制御装置であって、
前記アナログフィルタ（１３２）は、アナログ入力信号を受信するフィルタ入力（１３０）と；フィルタリングした出力信号を提供するフィルタ出力（１３１）と；前記アナログフィルタ（１３２）の帯域幅を所定帯域幅に調整するための制御信号を受信するフィルタ制御入力とを有し、
前記アナログ−デジタル相互変換器（１３４）は、前記フィルタ出力（１３１）に結合された変換器入力と；変換器出力とを有し、
前記デジタルチューニングシステム（２５０）は、前記アナログフィルタ（１３２）の品質係数を、ノーマルＱ値と高Ｑ値の何れかに切換えるＱ値切換手段（３０４，３０６）と；前記変換器出力に結合されたチューニング入力と；離散フーリエ変換検波回路（２５３，２５４）と；較正信号を生成する較正信号シンセサイザと；前記フィルタ入力（１３０）に結合された較正信号出力と；前記フィルタ制御入力に結合された制御出力とを有し、前記較正信号は高周波数トーンと前記高周波数トーンよりも低い低周波数トーンを含み、前記品質係数が高Ｑ値の場合に、前記高周波数トーンと前記低周波数トーンとの間のピーク周波数においてピーク応答を生成し、
前記デジタルチューニングシステム（２５０）は、前記低周波数トーンでの前記フィルタ出力（１３１）の振幅である低周波数振幅と、前記高周波数トーンでの前記フィルタ出力（１３１）の振幅である高周波数振幅とを前記離散フーリエ変換検波回路（２５３，２５４）によって検出し、前記低周波数振幅と前記高周波数振幅の間の差を、前記アナログフィルタ（１３２）の設計から算出した前記各周波数トーンにおける同アナログフィルタ（１３２）の理想応答に基づき予め決定した差と比較することによって、前記制御信号を生成し、
周波数に対する振幅応答の変化を表す曲線において、前記高周波数トーンにおける振幅応答の曲線の傾きと前記低周波数トーンにおける振幅応答の曲線の傾きとが、前記品質係数が高Ｑ値の場合に前記ノーマルＱ値の場合よりも大きい、ことを特徴とする、帯域幅制御装置。
【請求項３】
アナログフィルタ（１３２）とデジタルチューニング回路（２５０）を備える集積回路であって、前記デジタルチューニング回路（２５０）は前記アナログフィルタ（１３２）に結合され、
前記アナログフィルタ（１３２）はフィルタ入力（１３０）を有し、
前記デジタルチューニング回路（２５０）は、
前記アナログフィルタ（１３２）の品質係数を、ノーマルＱ値と高Ｑ値の何れかに切換えるＱ値切換手段（３０４，３０６）と；
高周波数トーンと前記高周波数トーンよりも低い低周波数トーンとを生成するトーン生成手段であって、前記品質係数が高Ｑ値の場合に、前記高周波数トーンと前記低周波数トーンとの間のピーク周波数においてピーク応答を生成する、トーン生成手段と；
前記品質係数が高Ｑ値の場合に、前記フィルタ入力（１３０）に前記２つのトーンを同時に印加するトーン印加手段と；
前記２つのトーンそれぞれについて、前記アナログフィルタ（１３２）の振幅応答を検出する、離散フーリエ変換検波回路からなる応答検出手段と；
前記高周波数トーンについて検出された振幅応答の振幅と、前記低周波数トーンについて検出された振幅応答の振幅との差を、前記アナログフィルタ（１３２）の設計から算出
した前記各周波数トーンにおける同アナログフィルタ（１３２）の理想応答に基づき予め決定した差と比較する比較手段と；
前記比較に応答して、前記アナログフィルタ（１３２）の帯域幅を変更する帯域幅変更手段とを含み、
周波数に対する振幅応答の変化を表す曲線において、前記高周波数トーンにおける振幅応答の曲線の傾きと前記低周波数トーンにおける振幅応答の曲線の傾きとが、前記品質係数が高Ｑ値の場合に前記ノーマルＱ値の場合よりも大きい、ことを特徴とする、集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してアナログフィルタに関し、特にデジタル回路を用いたアナログフィルタの同調（チューニング）に関する。
【背景技術】
【０００２】
連続時間すなわちアナログについてのフィルタは、多くの場合、携帯電話などの無線装置に使用される。通常、アナログフィルタおよび受信機または送信機を備える他の回路は、相補型金属酸化膜半導体（ＣＭＯＳ）技術を用いて製造される単一の集積回路上にある。アナログフィルタは、アナログフィルタの帯域幅に影響する抵抗およびコンデンサを含む構成要素を備える。
【０００３】
集積回路製造または製造プロセスによって、そのような構成要素の実測値は、公称値から３０％も変動することがあり、その結果、帯域幅は５０％も変動する場合がある。この帯域幅の変動は、温度または電圧の変化によっても引き起こされることがある。アナログフィルタの帯域幅の変動によって、無線装置の受信信号経路と送信信号経路の両方の性能が大幅に低下することがある。
【０００４】
受信信号経路では、ベースバンド・アナログフィルタの帯域幅の変動は、静電感度、干渉源がある場合の感度、受信機の３次インターセプト・ポイント、アンチエイリアシング性能、およびエラーベクトル度（ＥＶＭ：ｅｒｒｏｒ  ｖｅｃｔｏｒ  ｍａｇｎｉｔｕｄｅ）の性能低下を引き起こす。また送信信号経路では、ベースバンド・アナログフィルタの帯域幅の変動は、エラーベクトル度の性能低下、隣接チャネル漏洩率、および静電／過渡電力マスク性能の性能低下を引き起こす。
【０００５】
帯域幅トラッキング精度および性能は、広帯域符号分割多元接続（ＷＣＤＭＡすなわち第３世代）と高速ダウンリンク・パケットアクセス（ＨＳＤＰＡすなわち第３．５世代）受信機で必要な、０．１％のビット誤り率（ＢＥＲ）、５％のエラーベクトル度、干渉源除去、およびアナログ−デジタル（Ａ／Ｄ）アンチエイリアシング保護を維持するために必須である。周知の第３世代および第３．５世代送受信機では、０．１％のビット誤り率感度は０．５デシベル（ｄＢ）だけ劣化し、エラーベクトル度は、最大１２．５％の大きな受信機帯域幅トラッキング・エラーのために２％から８．４％まで劣化する。
【０００６】
アナログフィルタのＲ／Ｃフィルタ・パラメータを変更するためには、一般にトラッキング・ループが用いられる。トラッキング・ループは、発生する可能性がある構成要素の値の変化を追跡する。幾つかの周知の方法のトラッキング精度は、疑似ランダム較正信号の変化と、トラッキング・ループが収束するために必要な長期平均とのために、限界がある。疑似ランダム較正信号を用いる周知の方法の総較正時間は、約１０ｍｓｅｃであり、長過ぎる。周知の方法の長い較正時間にもかかわらず、疑似ランダム信号の変化のため、周知の方法は高い較正精度を達成するのが困難である。
【０００７】
他の周知の帯域幅トラッキング技術は、マスター・スレーブ・トラッキングの概念に的を絞る。そのような技術は、メインフィルタの各部で使用される回路と同じトポロジーを有する発振器として構成された、フィルタ段を使用する。いかなる製造工程および／または温度の変動も、メインフィルタとスレーブ回路に同じ量だけ影響しなければならない。この技術は、本質的にスレーブの周囲に位相ロックループを確立し、メインフィルタのすべての抵抗（またはコンデンサ）の同調（チューニング）をとることによって、発振器の発振（またはフィルタの位相差）を常に安定した値に近接させて維持する。そのような技術は、メインフィルタとスレーブ回路の種々の部分間の整合に依存する。しかし、精度の良い整合は、常に可能なわけではない。何故ならメインフィルタは、発振器とは異なるダイ部分（不感部分）を占めているため、整合が得られないとトラッキング精度の性能劣化が生じるからである。
【０００８】
他の周知の設計では、インバンド・トーン（ｉｎ-Ｂａｎｄ ｔｏｎｅ）とバンドエッジ・トーン（Ｂａｎｄ-ｅｄｇｅ ｔｏｎｅ）を用いてフィルタを同調させる。そのような設計では、インバンド・トーンは、バンドエッジ・トーンの測定基準を提供する。しかし、そのような設計は、信号が複合フォーマットで提示されないことによって別の非同時測定が必要であるため、追加時間を必要とする。更に、フィルタの振幅応答が低いため、補正精度が失われる。更にフィルタは、周波数の低いほうへ同調するため、バンドエッジ較正信号の振幅が低下し、分解能は更に低下する。
【０００９】
幾つかの周知の抵抗／コンデンサ・チューニングシステム（Ｒ／Ｃチューニングシステム）は、同調を必要とするＲ／Ｃ時定数段（バイクワッドとミキサ極）をトラッキングする専用のアナログ発振器を使用する。発振器のＲ／Ｃ時定数は、チューニングシステムの制御論理においてデジタルタイマ値をチェックし、発振器のＲ／Ｃ時定数が最適に同調するか否か判定するコンパレータ出力を用いて測定される。Ｒ／Ｃ時定数が遅すぎる場合、速すぎる場合、あるいは許容値範囲内の場合であるかに基づき、デジタルアキュムレータはそれぞれカウントダウンされるか、カウントアップされるか、または変化されない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第６，５６０，４４７号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
不利なことに、Ｒ／Ｃ時定数の測定を実行するためには、専用のアナログ回路が必要である。更に、必要なアナログ回路の複雑さは、デジタル回路の複雑さを凌駕してしまう。アナログ回路を増設すると、不利なことに、設計時間、不感領域（ダイ領域）、および消費電流が増えてしまう。
【００１２】
周知のデジタルトラッキング方法は、電力検波のために高速フーリエ変換（ＦＦＴ）方法を使用する。しかし不利なことに、ＦＦＴ方法は、膨大なハードウェアコストと消費電流を必要としてしまう。
【００１３】
更に、周知のすべての方法では、トラッキング性能向上のための能動フィルタの品質係数（Ｑ値）の動的制御ができない。
【課題を解決するための手段】
【００１４】
本発明によれば、アナログフィルタの好適な帯域幅制御方法、帯域幅制御装置、および集積回路が提供される。
【図面の簡単な説明】
【００１５】
【図１】受信機アナログフィルタを備えた受信機を含む送受信機の一部と、受信機アナログフィルタを同調させる受信機デジタルチューニングシステムとを示す、簡略化した機能ブロック図。
【図２】図１の受信機デジタルチューニングシステムの、簡略化した機能ブロック図。
【図３】図１の受信機アナログフィルタの、概略図。
【図４】図１の受信機アナログフィルタの、Ｒ／Ｃ較正動作時と通常動作時それぞれの振幅応答のグラフ。
【図５】図１の受信機アナログフィルタの、振幅応答曲線群のグラフ。
【図６】図１の受信機デジタルチューニングシステムの、稼働方法のフローチャート。
【図７】図１の受信機デジタルチューニングシステムの、例示的なシミュレーション結果。
【図８】送信機アナログフィルタを含む送信機の一部の簡略化した機能ブロック図と、送信機アナログフィルタを同調させる送信機デジタルチューニングシステムとの簡略化した機能ブロック図。
【発明を実施するための形態】
【００１６】
図１は、送受信機１００の簡略化した機能ブロック図である。送受信機１００は、ゼロ中間周波数受信機（ゼロＩＦ受信機）またはベースバンド受信機としての受信機１０１の一部を含む。本実施形態では、送受信機１００は、移動体または無線電話機である。
【００１７】
受信機１０１は、受信機アンテナスイッチ１１３を介して受信機アンテナ１０４に結合された第１低雑音増幅器（ＬＮＡ）１０２と、第１低雑音増幅器１０２に結合された受信機バンドパスフィルタ１０６と、受信機バンドパスフィルタ１０６に結合された第２低雑音増幅器１０８と、局部発振器１１２と第２低雑音増幅器１０８の両方に結合された受信機ミキサ１１０と、受信機ミキサ１１０に結合された受信機ミキサ極１１４とを含む。受信機ミキサ極１１４の出力であるミキサ極出力１１６は、中間周波数スイッチ１２２を介して、ベースバンドまたは中間周波数増幅器（ＩＦＡ）１２０への入力である中間周波数入力１１８に結合される。中間周波数増幅器１２０は、出力としての中間周波数出力１２３を有する。
【００１８】
デジタルＤＣ補正値としてのＤＣ補正値１２４は、５ビットの第１結合回路１２７を介して、ＤＣオフセット補正Ｄ／Ａ変換器１２６の入力に挿入される。ＤＣオフセットは直流オフセット（ＤＣＯＣ）であり、Ｄ／Ａ変換器は、デジタル−アナログ相互変換器のうちの、デジタルからアナログへの変換器である。ＤＣオフセット補正Ｄ／Ａ変換器１２６の出力信号は、直流オフセットＤ／Ａ変換出力１２８（ｄｃｏｃ＿ｄａｃ＿ｏｕｔ）である。以下に詳細に述べるように、ＤＣ補正値１２４は、本発明に従って２トーン・トレーニングすなわち２トーン較正信号１９６に結合する。
【００１９】
中間周波数出力１２３と、直流オフセットＤ／Ａ変換出力１２８とは、第１加算器１２１で結合し、ベースバンド連続時間すなわち受信機アナログフィルタ１３２の入力である受信機フィルタ入力１３０に供給される。受信機アナログフィルタ１３２はローパスフィルタであり、少なくとも１つの帯域幅決定Ｒ／Ｃ回路を含む。受信機アナログフィルタ１３２の出力である受信機フィルタ出力１３１は、本実施形態では９６ＭＨｚのサンプリング周波数を有する連続時間シグマデルタＡ／Ｄ変換器としての受信機Ａ／Ｄ変換器１３４に結合される。Ａ／Ｄ変換器は、デジタル−アナログ相互変換器のうちの、アナログからデジタルへの変換器である。
【００２０】
受信機Ａ／Ｄ変換器１３４は、低サンプリング周波数のエイリアスを除去する受信機デシメーションフィルタ１３６に結合される。本実施形態の低サンプリング周波数は、８ＭＨｚである。受信機デシメーションフィルタ１３６は、受信機チャネルフィルタ１３８に結合される。受信機チャネルフィルタ１３８は、復調器（図示略）に結合される。また、送信機８００は、受信機アンテナスイッチ１１３に結合される。
【００２１】
受信機デジタルチューニング回路としての受信機デジタルチューニングシステム２５０は、受信機１０１に結合される。受信機デジタルチューニングシステム２５０は、受信機アナログフィルタ１３２の帯域幅周波数を制御すなわち同調するデジタルトラッキングを行なう。受信機デジタルチューニングシステム２５０は、第２結合回路１０３，第３結合回路１０５，第４結合回路１０７，第５結合回路１０９，第６結合回路１１１，第７結合回路１２９，第８結合回路１３５，第９結合回路１３７，第１０結合回路１７５，第１１結合回路１７９，および第１２結合回路１９７をそれぞれ介して、受信機１０１に結合される。
【００２２】
図２は、受信機デジタルチューニングシステム２５０の簡略化した機能ブロック図を示す。受信機デジタルチューニングシステム２５０は、受信機１０１から信号を受信するデジタルゲイン正規化回路としての正規化回路２５２を備える。受信機１０１からの信号は、受信機デシメーションフィルタ１３６の出力としてのコンデンサ同調デジタル入力１３９（ｃａｐ＿ｔｕｎｅ＿ｄｉｎ）である。受信機デシメーションフィルタ１３６は、１５ビットの第９結合回路１３７を介して、正規化回路２５２に結合される。正規化回路２５２は、８ビットの結合回路を介して、２００ｋＨｚＤＦＴ検波回路２５３と４００ｋＨｚＤＦＴ検波回路２５４とに並列に結合される。
【００２３】
２００ｋＨｚＤＦＴ検波回路２５３は、２００ｋＨｚ離散フーリエ変換（ＤＦＴ）単一周波数バイナリ電力検波回路であり、４００ｋＨｚＤＦＴ検波回路２５４は、４００ｋＨｚ離散フーリエ変換（ＤＦＴ）単一周波数バイナリ電力検波回路である。２００ｋＨｚＤＦＴ検波回路２５３は、第１線形−ｄＢスケール変換回路２５５に結合され、４００ｋＨｚＤＦＴ検波回路２５４は、第２線形−ｄＢスケール変換回路２５６に結合される。第２線形−ｄＢスケール変換回路２５６の出力と、固定ゲイン２５８とは、第２加算器２６０に結合される。第２加算器２６０の出力は、入力よりも大きな大ゲイン信号２６２である。大ゲイン信号２６２と、第１線形−ｄＢスケール変換回路２５５の出力とは、第３加算器２６４に供給される。大ゲイン信号２６２は、第３加算器２６４の入力に供給される前に、負の値にされる。
【００２４】
第３加算器２６４の出力信号は、コンデンサ同調電力差分信号２６６（ｃａｐ＿ｔｕｎｅ＿ｐｏｗ＿ｄｉｆｆ）である。コンデンサ同調電力差分信号２６６は、２００ｋＨｚ応答の電力推定値と、４００ｋＨｚ応答の電力推定値との間の差である。コンデンサ同調電力差分信号２６６は、デシベル単位の測定値である。第３加算器２６４の出力は、振幅回路２６８の入力に結合される。振幅回路２６８の出力は、振幅回路２６８の入力の絶対値としてのエラー値２７０である。振幅回路２６８の出力は、最小エラー・サーチ制御ユニット２７２の入力に結合される。  最小エラー・サーチ制御ユニット２７２は、結合されたシステム制御装置としてのシステムコントローラ２７４の制御の下での組合せでシーケンシャル論理回路を備える。本実施形態では、システムコントローラ２７４はマイクロプロセッサである。最小エラー・サーチ制御ユニット２７２の出力は、４ビットの第１３結合回路２７１を介して、受信機マルチプレクサ２７６の第１入力２６５に結合される。最小エラー・サーチ制御ユニット２７２は、受信機アナログフィルタ１３２の少なくとも１つのＲ／Ｃ回路の最適静電容量設定を表す４ビット値を出力する。受信機マルチプレクサ２７６の第２入力２６７には、４ビットの第１４結合回路２７３を介して、掃引発振器２７８が結合される。
【００２５】
閉ループトレーニングすなわち較正期間中、掃引発振器２７８は、受信機アナログフィルタ１３２のそれぞれ可能なＲ／Ｃ設定に可変するが、受信機Ａ／Ｄ変換器１３４のＲ／Ｃ設定は公称設定に保持される。本実施形態では、受信機Ａ／Ｄ変換器１３４の公称設定は、受信機Ａ／Ｄ変換器１３４がクリッピングしないように最大静電容量になっている。掃引発振器２７８は、バイナリ「００００」からバイナリ「１０１１」までの一連の４ビット値を出力する。受信機マルチプレクサ２７６の出力であるマルチプレクサ出力２６９は、４ビットの第１５結合回路２７５を介して、温度計符号化回路２８１に結合される。
【００２６】
受信機マルチプレクサ２７６は、結合されたシステムコントローラ２７４によって制御される。閉ループ較正期間中、受信機マルチプレクサ２７６の出力信号は、掃引発振器２７８の出力信号である。本発明の受信機デジタルチューニングシステム２５０による最適静電容量設定の決定後は、受信機マルチプレクサ２７６の出力信号は、最小エラー・サーチ制御ユニット２７２の出力である。
【００２７】
受信機マルチプレクサ２７６の出力信号を、コンデンサ同調設定信号２８０（ｃａｐ＿ｔｕｎｅ＿ｓｅｔｔｉｎｇ）と称する。コンデンサ同調設定信号２８０は、バイナリ「００００」からバイナリ「１０１１」までの４ビット値である。コンデンサ同調設定信号２８０の各々の値は、受信機アナログフィルタ１３２のＲ／Ｃ回路の静電容量設定を表す。
【００２８】
温度計符号化回路２８１の出力である温度符号出力２７７は、１１ビットの第１１結合回路１７９を介して、受信機アナログフィルタ１３２のコンデンサ同調入力１８２（Ｃ＿ｔｕｎｅ入力）に結合される。温度計符号化回路２８１は、４ビットのコンデンサ同調設定信号２８０を、１１ビットの第１１結合回路１７９上の制御信号に、マッピングすなわち変換する。
【００２９】
システムコントローラ２７４は、第１０結合回路１７５を介して、受信機アナログフィルタ１３２のＱ値同調入力１８３（Ｑ＿ｔｕｎｅ入力）に結合される。更にシステムコントローラ２７４は、第２結合回路１０３を介して受信機アンテナスイッチ１１３に結合され、第３結合回路１０５を介して第１低雑音増幅器１０２に結合され、第４結合回路１０７を介して第２低雑音増幅器１０８に結合され、第５結合回路１０９を介して受信機ミキサ極１１４に結合され、第６結合回路１１１を介して中間周波数スイッチ１２２に結合され、そして第７結合回路１２９を介して中間周波数増幅器１２０に結合される。
【００３０】
受信機デジタルチューニングシステム２５０は、２００ｋＨｚシンセサイザ２９２と、４００ｋＨｚシンセサイザ２９４を備える。２００ｋＨｚシンセサイザ２９２は、２００ｋＨｚトーン４０５（図４を参照）を生成する２００ｋＨｚトーンデジタルシンセサイザであり、４００ｋＨｚシンセサイザ２９４は、４００ｋＨｚトーン４０７（図４を参照）を生成する４００ｋＨｚトーンデジタルシンセサイザである。システムコントローラ２７４は、第１６結合回路１１７を介して２００ｋＨｚシンセサイザ２９２に結合され、また第１７結合回路１１９を介して４００ｋＨｚシンセサイザ２９４に結合される。２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７は、第４加算器２９５において結合される。第４加算器２９５の出力信号は、２トーン較正信号１９６である。第４加算器２９５の出力は、５ビットの第１２結合回路１９７を介して、第５加算器１９８の入力に結合される。
【００３１】
２トーン較正信号１９６は、第５加算器１９８内において、ＤＣ補正値１２４と結合される。任意選択で、２トーン較正信号１９６は、ＤＣ補正値１２４との結合前にスケーリングされる。受信機デジタルチューニングシステム２５０は、ＤＣオフセット補正Ｄ／Ａ変換器１２６を通過することによって、受信機フィルタ入力１３０に２トーン較正信号１９６を印加する。つまり２トーン較正信号１９６は、受信機１０１内に既に存在するＤＣオフセット補正Ｄ／Ａ変換器１２６を通過することによって受信機１０１内に印加されるため、追加のＤ／Ａ変換器は不要である。受信機デジタルチューニングシステム２５０は、受信機１０１の電源投入中に動作する。別の方法としては、受信機デジタルチューニングシステム２５０は、受信機１０１が信号受信中ではない信号非受信期間において動作する。
【００３２】
本実施形態では、帯域幅周波数に影響する受信機アナログフィルタ１３２、抵抗とコンデンサを含む受信機１０１の全体、および受信機デジタルチューニングシステム２５０の全体は、相補型金属酸化膜半導体（ＣＭＯＳ）技術を用いて製造された単一の集積回路上にある。本実施形態では、受信機１０１の動作周波数範囲は、約８００ＭＨｚ〜２０００ＭＨｚである。
【００３３】
図３は、受信機アナログフィルタ１３２の概略図である。受信機アナログフィルタ１３２は、受信機アナログフィルタ１３２の品質係数すなわちＱ値を切換えるＱ値切換手段を含む。Ｑ値切換手段は、低抵抗３０４、高抵抗３０６、および抵抗切換手段を含む。抵抗切換手段は、低抵抗３０４と高抵抗３０６のうちの何れか１つを、少なくとも１つのＲ／Ｃ回路に切換える。本実施形態では、受信機アナログフィルタ１３２は、バイクワッド段３０２（ｂｉｑｕａｄ  ｓｔａｇｅ、双２次段）を備える能動フィルタである。バイクワッド段３０２は、少なくとも１つの演算増幅器を備える。本実施形態では、能動フィルタは、２次Ｔｏｗ−Ｔｈｏｍａｓフィルタである。Ｔｏｗ−Ｔｈｏｍａｓ能動フィルタの動作と、バイクワッド段３０２の動作は、能動フィルタの当業者には周知であるため、詳述しない。
【００３４】
受信機アナログフィルタ１３２の少なくとも１つのＲ／Ｃ回路の各々は、複数の帯域幅決定構成要素を備える。本実施形態では、帯域幅決定構成要素は、第１コンデンサアレイ３０８と第２コンデンサアレイ３１０を備える。第１コンデンサアレイ３０８は、切換可能な複数の第１コンデンサ３０９を備え、第２コンデンサアレイ３１０は、切換可能な複数の第２コンデンサ３１１を備える。第１コンデンサアレイ３０８は、第１時定数を有する第１Ｒ／Ｃ回路に関連し、第２コンデンサアレイ３１０は、第２時定数を有する第２Ｒ／Ｃ回路に関連する。つまり第１Ｒ／Ｃ回路は、切換不能な複数の第１コンデンサ３０９を含み、第２Ｒ／Ｃ回路は、切換不能な複数の第２コンデンサ３１１を含む。
【００３５】
任意の時点で、低抵抗３０４と高抵抗３０６のうちの１つが、受信機アナログフィルタ１３２において使用される。低抵抗３０４を使用すると、ローパスフィルタはノーマルＱ値としての低Ｑ値（ｌｏｗ−Ｑ値）、すなわち通常モードで動作する。高抵抗３０６を使用すると、ローパスフィルタは高Ｑ値（ｈｉｇｈ−Ｑ値）、すなわち同調モードで動作する。本実施形態では、低Ｑ値モードの低Ｑ値は１．０であり、高Ｑ値モードの高Ｑ値は１．７である。アナログ回路で使用するように選択された抵抗（低抵抗３０４と高抵抗３０６の何れか）は、Ｑ値同調入力１８３（Ｑ＿ｔｕｎｅ入力）の信号によって制御される。
【００３６】
本実施形態では、第１コンデンサアレイ３０８は、１１個のコンデンサＣ１＿０〜Ｃ１＿１０を備え、各コンデンサは、互いに等しい第１基準静電容量値と、コンデンサＣ１＿０〜Ｃ１＿１０をそれぞれ受信機アナログフィルタ１３２の第１Ｒ／Ｃ回路に接続する１１個のスイッチＳ１＿０〜Ｓ１＿１０とを有する。本実施形態では、第２コンデンサアレイ３１０は、１１個のコンデンサＣ２＿０〜Ｃ２＿１０を備え、各コンデンサは、互いに等しい第２基準静電容量値と、コンデンサＣ２＿０〜Ｃ２＿１０をそれぞれ受信機アナログフィルタ１３２の第２Ｒ／Ｃ回路に接続する１１個のスイッチＳ２＿０〜Ｓ２＿１０とを有する。
【００３７】
第１コンデンサアレイ３０８において選択された第１静電容量は、Ｃ１＿０，Ｃ１＿０＋Ｃ１＿１，Ｃ１＿０＋Ｃ１＿１＋Ｃ１＿２，Ｃ１＿０＋Ｃ１＿１＋Ｃ１＿２＋Ｃ１＿３，．．．，のうちの何れか１つである。同様に、第２コンデンサアレイ３１０において選択された第２静電容量は、Ｃ２＿０，Ｃ２＿０＋Ｃ２＿１，Ｃ２＿０＋Ｃ２＿１＋Ｃ２＿２，Ｃ２＿０＋Ｃ２＿１＋Ｃ２＿２＋Ｃ２＿３，．．．，のうちの何れか１つである。第１コンデンサアレイ３０８において選択された第１静電容量は、第２コンデンサアレイ３１０において選択された第２静電容量に関連する。
【００３８】
コンデンサ同調設定信号２８０（ｃａｐ＿ｔｕｎｅ＿ｓｅｔｔｉｎｇ）は、コンデンサ同調入力１８２（Ｃ＿ｔｕｎｅ入力）の単一の信号である。コンデンサ同調設定信号２８０が、受信機アナログフィルタ１３２のＲ／Ｃ回路で使用する第１コンデンサアレイ３０８の選択された第１静電容量と、第２コンデンサアレイ３１０の選択された第２静電容量との両方を選択できるように、第１コンデンサアレイ３０８と第２コンデンサアレイ３１０は連動する。１１ビットの第１１結合回路１７９の各ビットは、第１コンデンサアレイ３０８と第２コンデンサアレイ３１０の各コンデンサに関連するスイッチの１つを起動する。
【００３９】
図４は、振幅応答（デシベル単位）と周波数（ヘルツ単位）との関係を示す第１グラフ４０１である。図４は、Ｒ／Ｃ較正時の受信機アナログフィルタ１３２の代表的な振幅応答である高Ｑ値応答４０２と、通常受信動作時の受信機アナログフィルタ１３２の代表的な振幅応答である低Ｑ値応答４０３とを示す。受信機アナログフィルタ１３２は、更に位相応答（図示略）を有する。振幅は、電力の平方根である。以下、「応答」という用語は、「振幅応答」を意味する。図４は、受信機アナログフィルタ１３２が低Ｑ値モードではなく、高Ｑ値モードの場合の受信機アナログフィルタ１３２の同調の利点を示すグラフである。
【００４０】
受信機アナログフィルタ１３２を高Ｑ値モードにすると、有利なことに、高Ｑ値応答４０２の曲線に高いピークが生まれる。高Ｑ値応答４０２において、高いピーク付近の周波数の曲線の傾きは、同じ周波数の低Ｑ値応答４０３の曲線の傾きよりも遥かに大きい。２トーン較正信号１９６は、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７とを含む。２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７は、受信機アナログフィルタ１３２のカットオフ周波数よりも低周波数領域か高周波数領域かにそれぞれ位置するように選択される。
【００４１】
本実施形態では、通常動作モード時つまり低Ｑ値応答４０３の受信機アナログフィルタ１３２の−３ｄＢ帯域幅（マイナス３ｄＢ帯域幅）は、３５０ｋＨｚである。較正モード時つまり高Ｑ値応答４０２の受信機アナログフィルタ１３２の−３ｄＢ帯域幅は、約４６０ｋＨｚである。
【００４２】
本実施形態では、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７の正確な周波数は、システムクロックの１つに関連する整数によって分割できる周波数である。しかし、一般に、較正モード時に４６０ｋＨｚのカットオフ周波数を有する受信機アナログフィルタ１３２と一緒に使用する低周波数のトーン（２００ｋＨｚトーン４０５）は、１５０ｋＨｚ以上且つ２５０ｋＨｚ以下であればよく、高周波数のトーン（４００ｋＨｚトーン４０７）は、３５０ｋＨｚ以上且つ４５０ｋＨｚ以下であればよい。
【００４３】
図４の２本の垂直線は、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７を示す。２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７は、高Ｑ値モードの受信機アナログフィルタ１３２において、高Ｑ値応答４０２の高ピークの低周波数領域と高周波数領域それぞれに均等に配置される。
【００４４】
受信機アナログフィルタ１３２の高Ｑ値モード同調時には、２つの効果がある。第１効果は、同調ステップごとの高Ｑ値応答４０２の大きな変化量である。高Ｑ値応答４０２は、電力として測定される。受信機アナログフィルタ１３２を高Ｑ値モードにする結果、周波数の所与の変化について、有利なこととしては、大きな電力変化が起こる。周波数の所与の変化に対して大きな電力変化が起こる理由は、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７の周波数が高Ｑ値応答４０２の曲線の急勾配部分、すなわち急峻部分に位置するからである。他方、受信機アナログフィルタ１３２の低Ｑ値モード時には、周波数の所与の変化について小さい電力変化が起こる。
【００４５】
第２効果としては、受信機アナログフィルタ１３２が同調すると、２００ｋＨｚトーン４０５への応答である２００ｋＨｚ応答４０９の電力変化が、４００ｋＨｚトーン４０７への応答である４００ｋＨｚ応答４１１の電力変化に対して、逆方向に動き、従って両方の応答の差が各同調ステップで強調されることである。これら第１効果と第２効果の影響は、有利にはそれぞれ２００ｋＨｚ応答４０９と４００ｋＨｚ４１１の間の曖昧さを解決するのに貢献する。
【００４６】
受信機デジタルチューニングシステム２５０は、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７の間の複数の絶対差のうちから、１つの絶対差を選択する。更に受信機デジタルチューニングシステム２５０が、１つのトーンだけではなく、２つのトーン（２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７）を使用することによって、受信機アナログフィルタ１３２内にあるゲイン変動は除去される。ゲイン変動は、部分変動および／または温度などの環境によって生じる。いかなるゲイン変動も、２００ｋＨｚ応答４０９と４００ｋＨｚ応答４１１にそれぞれほぼ同じ量だけ影響する。従って、ゲインの存在もゲイン量も、それぞれ２００ｋＨｚ応答４０９と４００ｋＨｚ応答４１１の差すなわち絶対差には、寄与しない。
【００４７】
図１と図４を参照すると、閉ループ較正工程を起動する前に、中間周波数入力１１８の信号は、受信機デジタルチューニングシステム２５０の性能に干渉しないように十分に減衰させられる。この減衰は、受信機アンテナスイッチ１１３、第１低雑音増幅器１０２、第２低雑音増幅器１０８、受信機ミキサ１１０、および受信機ミキサ極１１４を最小ゲイン状態にすることによって、中間周波数入力１１８を遮断すると達成される。一方、閉ループ較正工程中には、システムコントローラ２７４は、中間周波数増幅器１２０を最大ゲインに固定設定にする（本実施形態では、１２ｄＢ固定ゲインに設定）。
【００４８】
更に、受信機アナログフィルタ１３２は、高Ｑ値応答４０２を生成する高Ｑ値モードにされる。高Ｑ値モードでは、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７が、高Ｑ値応答４０２の高いピークから生まれる急峻な勾配の両側の周波数に同時に印加される。２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７が同時に印加されることによって、トラッキング性能は一層高速で正確になる。なお、通常の受信機動作時には、低Ｑ値を表す低Ｑ値応答４０３を用いて、フラッタ帯域内応答と帯域外選択性能の改善が達成される。
【００４９】
閉ループ較正期間では、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７は結合され、任意選択でスケーリングされ、ＤＣ補正値１２４に追加され、そして所与のＩ／Ｑ直交チャネルのＤＣオフセット補正Ｄ／Ａ変換器１２６に印加される。次に、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７は、高Ｑ値モードの受信機アナログフィルタ１３２を通過する。
【００５０】
２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７が受信機アナログフィルタ１３２を通過することによってフィルタリングされた後、２トーン較正信号１９６は、受信機Ａ／Ｄ変換器１３４を通過することによって処理され、受信機デシメーションフィルタ１３６によって低サンプリングレートまでデシメートされる。次に、低サンプリングレート信号は、正規化回路２５２によって適切に正規化される。
【００５１】
正規化回路２５２への入力信号は、１５ビットのダイナミックレンジを有するコンデンサ同調デジタル入力１３９（ｃａｐ＿ｔｕｎｅ＿ｄｉｎ）である。デジタルゲイン正規化後に、正規化回路２５２の出力信号は、８ビットのダイナミックレンジを有する。このようなダイナミックレンジ低減によって、受信機デジタルチューニングシステム２５０に必要なハードウェアは、最小限になる。
【００５２】
正規化回路２５２の出力信号は、２つの単一周波数バイナリＤＦＴ電力検波回路、すなわち２００ｋＨｚＤＦＴ検波回路２５３と、４００ｋＨｚＤＦＴ検波回路２５４とに供給され、従って２００ｋＨｚトーン４０５の振幅と、４００ｋＨｚトーン４０７の振幅とが検出される。振幅検出に続いて、検出結果がデシベルスケールに変換される。従って、高コストの分割動作は無しで、得られた振幅結果が比較される。
【００５３】
デシベル単位の固定ゲイン２５８は、４００ｋＨｚトーン４０７の測定振幅に追加される。従って理想的なケースでは、４００ｋＨｚトーン４０７の測定振幅は、２００ｋＨｚトーン４０５の測定振幅に等しい値に、すなわち受信機アナログフィルタ１３２の応答の帯域幅エラー無しに正規化される。設計者は、受信機アナログフィルタ１３２の極と周波数応答の既存の知識を有する。従って、設計者は、受信機アナログフィルタ１３２が理想的に動作する場合の、２００ｋＨｚトーン４０５への受信機アナログフィルタ１３２の応答に対する、４００ｋＨｚトーン４０７への受信機アナログフィルタ１３２の応答の予想差（デシベル単位）を認識する。
【００５４】
本実施形態では、設計者は、４００ｋＨｚトーン４０７への受信機アナログフィルタ１３２の理想的な応答は、２００ｋＨｚトーン４０５へのアナログフィルタの応答よりも２．５ｄＢだけ小さいことを認識する。従って、本実施形態では、受信機デジタルチューニングシステム２５０は、４００ｋＨｚＤＦＴ検波回路２５４の出力である４００ｋＨｚ検波出力２５７に、固定ゲイン２．５ｄＢを追加する。一般に、他の実施形態では、異なる量の固定ゲインが追加される。
【００５５】
図４に示す４００ｋＨｚ応答４１１は、２００ｋＨｚ応答４０９よりも２．５ｄＢだけ小さい。従って、高Ｑ値応答４０２は最適応答である。４００ｋＨｚ応答４１１は、４００ｋＨｚトーン４０７への受信機アナログフィルタ１３２の応答であり、２００ｋＨｚ応答４０９は、２００ｋＨｚトーン４０５への受信機アナログフィルタ１３２の応答である。
【００５６】
正規化に続いて、２つのＤＦＴ単一周波数バイナリの測定振幅は、第３加算器２６４を用いて比較され、エラー信号の振幅が計算される。振幅回路２６８の出力は、受信機デジタルチューニングシステム２５０のエラー信号である。理想的なケースでは、エラー信号の振幅はゼロである。従って、閉ループ較正工程は、そのすべての可能な抵抗および／またはコンデンサ設定について受信機アナログフィルタ１３２に段を設けるステップと、最小のエラー測定を反映するコンデンサ同調設定信号２８０（ｃａｐ＿ｔｕｎｅ＿ｓｅｔｔｉｎｇ）を選択するステップとを含む。
【００５７】
閉ループ較正工程の目的は、受信機アナログフィルタ１３２の複数のコンデンサ値のうち、どのコンデンサ値が本実施形態の受信機アナログフィルタ１３２の理想的な性能に予想される２．５ｄＢの差を提供するかを決定することにある。別の方法としては、閉ループ較正工程の目的は、本実施形態の受信機アナログフィルタ１３２の理想的な性能に予測される２．５ｄＢの差に最も近い差を提供するコンデンサ値を、受信機アナログフィルタ１３２の複数のコンデンサ値のうちから決定することである。
【００５８】
図５は、振幅応答（デシベル単位）と、周波数の対数（ヘルツ単位）との関係を示す第２グラフ５００である。図５は、受信機アナログフィルタ１３２の１２個の典型的な高Ｑ値応答曲線群５０１と、１２個の典型的な低Ｑ値応答曲線群５０３とを示す。各応答の形状は、コンデンサ同調設定信号２８０（ｃａｐ＿ｔｕｎｅ＿ｓｅｔｔｉｎｇ）の値に依存する。本実施形態では、高Ｑ値応答曲線群５０１と低Ｑ値応答曲線群５０３の応答の数は、受信機アナログフィルタ１３２の各Ｒ／Ｃ回路内のコンデンサの数に等しい。一般に、高Ｑ値応答曲線群５０１と低Ｑ値応答曲線群５０３の応答の数は、受信機デジタルチューニングシステム２５０によって制御可能な受信機アナログフィルタ１３２の周波数決定構成要素の数に等しい。
【００５９】
図６は、本発明の受信機デジタルチューニングシステム２５０の、稼働方法のフローチャート６００である。この方法は、以下のステップを含む。ステップＳ６０１で、閉ループＤＣ補正アルゴリズムが実行され、ＤＣ補正値が保持される。受信機１０１と一緒に使用できるＤＣ補正アルゴリズムの一例が、「無線受信機のＤＣオフセット補正方法」（ＤＣ  ＯＦＦＳＥＴ  ＣＯＲＲＥＣＴＩＯＮ  ＳＣＨＥＭＥ  ＦＯＲ  ＷＩＲＥＬＥＳＳ  ＲＥＣＥＩＶＥＲＳ）と題されたＲａｈｍａｎ他の、本願の譲受人に譲渡される２００３年５月６日付けの特許文献１に記載される。その内容全体は、参照によって本明細書に組込まれる。
【００６０】
ステップＳ６０２では、システムコントローラ２７４は以下の制御を行なう。すなわち受信機アンテナスイッチ１１３、第１低雑音増幅器１０２、第２低雑音増幅器１０８、およびミキサ段を最小ゲイン状態にするステップと；中間周波数入力１１８を遮断することによってミキサ極出力１１６を無効にするステップと；受信機アナログフィルタ１３２を高Ｑ値モードに設定するステップと；受信機Ａ／Ｄ変換器１３４のＲ／Ｃ設定を公称設定にし、公称設定を閉ループ較正期間中維持するステップとが実行される。
【００６１】
ステップＳ６０３では、エラー値２７０が最大設定に設定される。ステップＳ６０４では、システムコントローラ２７４は、２００ｋＨｚシンセサイザ２９２と、４００ｋＨｚシンセサイザ２９４とを起動する。ステップＳ６０５では、Ｒ／Ｃ設定が適用される。ステップＳ６０６では、ホールドオフ期間２４０が使用され、受信機アナログフィルタ１３２の新しいフィルタ帯域幅設定に関連する過渡事象が安定化される。本実施形態では、ホールドオフ期間２４０は１０μｓｅｃである。
【００６２】
ステップＳ６０７では、ホールドオフ期間２４０後のプログラマブル積分期間２４２（蓄積期間）において、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７の間の電力差が測定される。通常、プログラマブル積分期間２４２は、２００ｋＨｚトーン４０５と４００ｋＨｚトーン４０７それぞれのサイクル期間の公倍数になるように選択される。一般に、プログラマブル積分期間２４２は、２トーン較正信号１９６のうちの低いトーンの約１０サイクル分である。本実施形態では、プログラマブル積分期間２４２は、５０μｓｅｃである。有利には、総較正時間、すなわち閉ループＲ／Ｃ同調アルゴリズムの完了時間は、約７２０μｓｅｃに過ぎない。
【００６３】
ステップＳ６０８において、最小エラー・サーチ制御ユニット２７２は、現在の測定エラー振幅を、以前のエラー振幅と比較する。現在のエラー振幅が以前に格納されたエラー振幅よりも小さい場合（Ｓ６０８においてＹＥＳ）、更にステップＳ６０９において最終Ｒ／Ｃ設定状態でなければ（Ｓ６０９においてＮＯ）、ステップＳ６１０において、最小エラー・サーチ制御ユニット２７２は、現在の測定エラー振幅によって以前のエラー振幅を更新し、更に現在のＲ／Ｃ設定を、最適Ｒ／Ｃ設定として保存する。
【００６４】
他方、ステップＳ６０９において最終Ｒ／Ｃ設定状態になっている場合、ステップＳ６１１において、システムコントローラ２７４は、較正シンセサイザとしての２００ｋＨｚ２９２と４００ｋＨｚシンセサイザ２９４を、両方とも非活動状態にする。
【００６５】
ステップＳ６０８を再度参照して、現在のエラー振幅が、以前に格納したエラー振幅よりも大きい場合（Ｓ６０８においてＮＯ）、ステップＳ６１５においてＲ／Ｃ設定を更新し、フローはステップＳ６０５に戻る。これら工程は、最終Ｒ／Ｃ設定ステップが完了するまで、各々の可能なＲ／Ｃ設定について繰返す。
【００６６】
ステップＳ６１２において、最小エラー・サーチ制御ユニット２７２は、受信機アナログフィルタ１３２に、最適Ｒ／Ｃ設定を適用する。ステップＳ６１３では、残りの受信機段と、受信機Ａ／Ｄ変換器１３４のＲ／Ｃ設定とを、最適Ｒ／Ｃ設定に従属させる。最後にステップＳ６１４では、通常の受信機動作中に、受信機アナログフィルタ１３２のＱ値は、低Ｑ値モードに設定され、帯域外選択性を最大限にしながら帯域内ピークを最小限にする。
【００６７】
受信機アナログフィルタ１３２について最適Ｒ／Ｃ設定を達成すると、受信機Ａ／Ｄ変換器１３４と、他の受動または能動フィルタ段を含む他のベースバンド受信機ブロックとは、最適Ｒ／Ｃ設定に従属させられる。本実施形態では、受信機Ａ／Ｄ変換器１３４は、第８結合回路１３５を介して最適Ｒ／Ｃ設定に従属するコンデンサの、１つまたは複数のアレイ（図示略）を有する。
【００６８】
受信機Ａ／Ｄ変換器１３４の各アレイ内のコンデンサの数は、受信機アナログフィルタ１３２の第１コンデンサアレイ３０８または第２コンデンサアレイ３１０のコンデンサ数に等しくなくてもよい。受信機アナログフィルタ１３２の最適静電容量設定に従属する値である、残りの受信機ブロック内の従属コンデンサの静電容量は、受信機アナログフィルタ１３２内のコンデンサの最適静電容量値と必ずしも同じでなくてもよい。しかし、残りの受信機ブロック内の従属コンデンサの静電容量は、コンデンサ同調設定信号２８０（ｃａｐ＿ｔｕｎｅ＿ｓｅｔｔｉｎｇ）が変化するたびに起こる受信機アナログフィルタ１３２内のコンデンサ値の変化率と同じ値の変化率を有する。更に、残りの受信機ブロックでは、静電容量ではなく、抵抗を従属させることもできる。
【００６９】
何れにせよ、システムコントローラ２７４は、残りの受信機ブロック内の従属構成要素（抵抗および／または静電容量）の適切値を選択すべく、事前にプログラミングされる。別の実施形態（図示略）では、受信機１０１の最適設定が、送信機８００の構成要素ではなく、受信機１０１の構成要素に基づくにもかかわらず、送信機８００内のＲ／Ｃ構成要素の値も、受信機１０１内の受信機アナログフィルタ１３２から引出された最適設定に従属させ得る。
【００７０】
図７は、受信機デジタルチューニングシステム２５０の例示的なシミュレーション結果を示す。図７の第１プロットＳ１は、アナログ信号である直流オフセットＤ／Ａ変換出力１２８（ｄｃｏｃ＿ｄａｃ＿ｏｕｔ）のタイムドメイン・プロットを示す。第１プロットＳ１の縦軸は電圧（ミリボルト）を表し、横軸は時間を表す。図７の第２プロットＳ２は、コンデンサ同調デジタル入力１３９（デジタル信号ｃａｐ＿ｔｕｎｅ＿ｄｉｎ）のタイムドメイン・プロットを示す。第２プロットＳ２の縦軸は、全範囲が＋／−１の符号付小数デジタル値を表し、横軸は時間を表す。コンデンサ同調デジタル入力１３９（ｃａｐ＿ｔｕｎｅ＿ｄｉｎ）は、受信機デジタルチューニングシステム２５０へのデジタル入力信号である。
【００７１】
図７の第３プロットＳ３は、コンデンサ同調電力差分信号２６６（デジタル信号ｃａｐ＿ｔｕｎｅ＿ｐｏｗ＿ｄｉｆｆ）のタイムドメイン・プロットを示す。第３プロットＳ３の縦軸はデシベルを表し、横軸は時間を表す。第３プロットＳ３は、本発明の方法における、各ステップのエラー信号の振幅（デシベル単位）を表す。上記方法の第８ステップにおいて発生する最小エラー信号を、左から８番目の設定として、第３プロットＳ３上に示す。
【００７２】
図７の第４プロットＳ４は、上記方法の各ステップのデジタル信号である、コンデンサ同調設定信号２８０（ｃａｐ＿ｔｕｎｅ＿ｓｅｔｔｉｎｇ）のタイムドメイン・プロットを示す。第４プロットＳ４の縦軸はコンデンサアレイ設定を表し、横軸は時間を表す。本実施形態では、設定の最大数は１２である。本発明によれば、８番目の設定が、図７に示す例示的なシミュレーションの最適設定として選択される。何故なら、８番目の設定において、受信機デジタルチューニングシステム２５０は、最小エラー振幅を反映する状態に安定するからである。
【００７３】
設定の数は、同調する受信機アナログフィルタ１３２のＲ／Ｃ回路内の帯域幅決定コンデンサまたは抵抗の数、集合的には「構成要素」の数に等しい。帯域幅決定構成要素の数は、各要素の製造誤差と、受信機アナログフィルタ１３２を同調可能な絶対精度とによって決定される。本実施形態では、帯域幅決定構成要素の数は１２個であり、そのうち１１個は切換可能である。しかし、本発明は、１２個よりも大きいかまたは小さい数の帯域幅決定構成要素を用いても、同様に適用可能である。
【００７４】
本発明の受信機デジタルチューニングシステム２５０は、専用のアナログ回路を使用せずに、如何なる周知のトラッキング方法の実行時間よりも短い実行時間を達成する、一層正確なＲ／Ｃトラッキング・アルゴリズムを含む。本発明の利点は、受信機アナログフィルタ１３２のＱ値の動的制御と、２トーン較正信号１９６に２つのトーンを使用することと、Ｒ／Ｃトラッキングデジタル測定および制御にＤＦＴ方法を使用することとを含む。
【００７５】
本発明のＤＦＴ方法は、性能を改善し、すなわち不一致を発生させずに、高集積度ＣＭＯＳ工程における不感領域を最小限にする。本発明によって不感領域を小さくすると、製造コストを低減できる。その結果、たとえば高速フーリエ変換（ＦＦＴ）を用いて平均電力を計算する方法によって不感領域が大きくなるような場合と比較して、消費電力を大幅に少なくできる。
【００７６】
本発明の受信機デジタルチューニングシステム２５０では、２００ｋＨｚＤＦＴ検波回路２５３と４００ｋＨｚＤＦＴ検波回路２５４のそれぞれが、ゲルツェルフィルタ（Ｇｏｅｒｔｚｅｌ ｆｉｌｔｅｒ）によって実施される。本発明で使用されるゲルツェルフィルタは、３回の乗算のみ必要とする。しかし、周知のＦＦＴ方法は、不利なことにＮ／２×ｌｏｇ２Ｎ回の複素乗算を必要とする。つまり本発明の２ポイントＤＦＴ方法では、振幅は２バイナリまでのみ計算されるが、周知のＮポイントＦＦＴ方法では、振幅はＮ（Ｎは２よりも大きな数）まで計算する必要がある。よって、本発明の受信機デジタルチューニングシステム２５０は、ＤＦＴ方法を使用することによって、周知のトラッキング方法よりも迅速に平均電力を計算できる。
【００７７】
有利には、本発明の受信機デジタルチューニングシステム２５０は、高集積度ＣＭＯＳタイプの技術における不感領域の増大と、消費電流の増大とを抑制する。たとえばアナログ回路を使用するような幾つかの周知のトラッキング回路とは異なり、本発明の受信機デジタルチューニングシステム２５０は、デジタルハードウェアを使用する。つまり、本発明に必要なデジタル回路の複雑さは、周知の方法で使用するアナログ回路の複雑さよりも決定的ではない。アナログ回路の削減によって、有利には、設計時間、不感領域、および消費電流を低減できる。
【００７８】
幾つかの周知のトラッキング回路とは異なり、本発明の受信機デジタルチューニングシステム２５０は、疑似ランダム信号を使用しない。つまり本発明の受信機デジタルチューニングシステム２５０は、有利なことに、変動しない２つの固定周波数トーン（２００ｋＨｚトーンおよび４００ｋＨｚトーン）を使用する。トラッキング達成時間は、周知のトラッキング回路によって大幅に低減される。何故なら、受信機デジタルチューニングシステム２５０は、平均電力を計算するたびに、固定周波数を備える一層小さい帯域幅についての計算を実行するからである。  本発明は、低コスト且つ実用的なデジタル方法を用いてコンデンサアレイを同調（チューニング）させることによって、高度な帯域幅トラッキングを達成する。本発明は、相補型金属酸化膜半導体（ＣＭＯＳ）技術によって、不感領域と消費電流とを最小限にしながら、高度なデジタル測定および制御方法を用いて６％未満の補正精度で、受信機帯域幅エラーをトラッキングできる。補正精度は、０．１％のビット誤り率感度レベルを劣化させずに、第３世代および第３．５世代動作モードの両方について５％未満のエラーベクトル度を達成できる。本発明は、高データ速度の高速ダウンリンク・パケットアクセス（ＨＳＤＰＡ）をサポートするために望ましい、５％未満の受信機エラーベクトル度性能を提供する手助けをし、本発明は受信機感度の要件を維持する。
【００７９】
受信機デジタルチューニングシステム２５０は、受信機アナログフィルタ１３２の理想的な目標カットオフ周波数の４％以内のバイクワッドおよびミキサ極段の同調後の精度を提供する。受信機デジタルチューニングシステム２５０によって、温度および電圧変動（受信機１０１の指定電圧および指定温度動作範囲内）において引き起こされる受信機アナログフィルタ１３２のカットオフ周波数の変化は、１．５％以下である。
【００８０】
図８は、送信機アナログフィルタ８３２を含む送信機８００と、送信機アナログフィルタ８３２の帯域幅周波数を制御する送信機デジタルチューニングシステム８５０との簡略化した機能ブロック図である。送信機８００は、ベースバンド送信機、すなわち直接起動送信機である。送信機８００は、送信機Ｄ／Ａ変換器８３０と、送信機アナログフィルタ８３２と、送信機ミキサ８３５と、送信機局部発振器８４０とを備える。
【００８１】
送信機アナログフィルタ８３２の出力信号は、送信機ミキサ８３５において、送信機局部発振器８４０からの信号と結合される。送信機ミキサ８３５の出力信号は、可変ゲイン増幅器（ＶＧＡ）８６０に供給される。可変ゲイン増幅器８６０の出力は、電力増幅器（ＰＡ）８７０に供給される。電力増幅器８７０の出力は、受信機アンテナスイッチ１１３または直接に受信機アンテナ１０４に結合される。
【００８２】
送信機８００は、送信機マルチプレクサ８２０を含むことによって、送信機デジタルチューニングシステム８５０を収容するように修正される。送信機マルチプレクサ８２０は、選択ライン８１７によって、送信機デジタルチューニングシステム８５０に結合される。通常のデータ送信動作中、送信機マルチプレクサ８２０の第１入力８５１には、送信データ８１０が供給される。送信機マルチプレクサ８２０の第２入力８５２には、２トーン較正信号１９６が供給される。
【００８３】
送信閉ループ較正工程の実行前に、可変ゲイン増幅器８６０と電力増幅器８７０は最小ゲイン状態にされ、２トーン較正信号１９６は送信されないように設定する。何故なら、その場合の２トーン較正信号１９６の送信は、他の装置にとって干渉源になるからである。送信閉ループ較正工程では、
送信機デジタルチューニングシステム８５０のシステムコントローラ（図示略）は、送信機アナログフィルタ８３２を高Ｑ値モードにする。更に送信機Ｄ／Ａ変換器８３０に２トーン較正信号１９６を供給すべく、送信機マルチプレクサ８２０の第２入力８５２を選択する。送信機Ｄ／Ａ変換器８３０の出力信号は、送信機アナログフィルタ８３２のフィルタ入力に供給される。
【００８４】
次に、送信機デジタルチューニングシステム８５０のシステムコントローラは、閉ループＲ／Ｃ同調工程を起動する。送信機デジタルチューニングシステム８５０は、送信機アナログフィルタ８３２の出力であるアナログ信号８７１を、デジタル形式に変換する帰還Ａ／Ｄ変換器８４５を含む。なお、別の方法として、たとえば半二重送受信機（図示略）では、半二重送受信機の受信機が使用した受信機Ａ／Ｄ変換器１３４などが、半二重送受信機の送信機内において帰還Ａ／Ｄ変換器８４５として再使用される。
【００８５】
送信機８００内のＲ／Ｃ構成要素の値は、受信機アナログフィルタ１３２の最適設定から引出された最適設定ではなく、送信機アナログフィルタ８３２の最適設定から引出された最適設定に従属する。なお、送信機デジタルチューニングシステム８５０の構成と制御方法は、受信機デジタルチューニングシステム２５０の構成と受信機１０１の制御方法にほぼ同様である。従って、送信機デジタルチューニングシステム８５０の構成と制御方法は、本明細書では詳述しない。
【００８６】
以上、本発明の原理について、特定の装置に関連して説明してきた。しかし、この説明は例示的なものに過ぎず、本発明の範囲を限定するものではないことをはっきりと理解されたい。例えば、本実施形態は互いに同じ値のコンデンサのアレイを用いてフィルタのカットオフ周波数を制御するが、本発明では代替的に、互いに異なる値のコンデンサのアレイを用いてフィルタのカットオフ周波数を制御してもよい。
【００８７】
また本実施形態は、コンデンサのアレイを用いてフィルタのカットオフ周波数を制御するが、本発明では代替的に抵抗の回路網またはコンデンサと抵抗の組合せを用いてフィルタのカットオフ周波数を制御してもよい。本実施形態はバイクワッド段を有する能動フィルタと一緒に使用するように示すが、本発明はバイクワッド段を備えていない能動フィルタと一緒に使用する場合にも同様に適用できる。本実施形態は能動フィルタと一緒に使用するように示すが、本発明は受動フィルタと一緒に使用する場合にも同様に適用できる。
【００８８】
本実施形態は２次ローパスフィルタの例示的実施形態であるが、本発明は別の次数のローパスフィルタにも同様に適用できる。本実施形態はローパスフィルタと一緒に使用するように示すが、本発明はハイパスまたはバンドパスフィルタと一緒に使用する場合にも同様に適用できる。その場合、２トーン較正信号の周波数はそれに応じて調整される。本実施形態では、本発明をゼロ中間周波数受信機すなわちベースバンド受信機と一緒に使用するが、本発明は超低周波の中間周波数受信機でも使用でき、その場合、アナログフィルタは、ローパスフィルタではなくバンドパスフィルタである。
【００８９】
本実施形態は、相補型金属酸化膜半導体（ＣＭＯＳ）技術を用いて製造された単一の集積回路上に示すが、本発明は他の製造技術を用いて製造した単一の集積回路上でも使用できる。本実施形態では、同じ単一の集積回路上にアナログフィルタとデジタルチューニングシステムの両方を示すが、本発明は別々の集積回路上のアナログフィルタとデジタルチューニングシステムにも同様に適用可能である。
【図１】
0005634713.tif 000002
【図２】
0005634713.tif 000003
【図３】
0005634713.tif 000004
【図４】
0005634713.tif 000005
【図５】
0005634713.tif 000006
【図６】
0005634713.tif 000007
【図７】
0005634713.tif 000008
【図８】
0005634713.tif 000009