(57)【特許請求の範囲】
【請求項１】
第１入力信号をデジタル化して該第１入力信号を表す第１デジタル化信号を発生する第１デジタイザと、第２入力信号をデジタル化して該第２入力信号を表す第２デジタル化信号を発生する第２デジタイザとを含む複数のデジタイザと、
該デジタイザから上記第１及び第２デジタル化信号を受けて、少なくとも該第１及び第２デジタル化信号を実質的にリアルタイムで組合せ信号に数学的演算により組合せる信号プロセッサと、
上記組合せ信号を受けて上記組合せ信号の特性に応じて信号取込み処理をトリガするトリガ回路と
を具えた試験測定機器。
【請求項２】
上記組合せ信号を受けて蓄積する取込みメモリを更に具える請求項１記載の試験測定機器。
【請求項３】
上記信号プロセッサによる数学的演算による組合わせ処理は、上記第１及び第２デジタル化信号を演算することによって行われ、上記組合せ信号が第１及び第２デジタル化信号の積、差又は和であることを特徴とする請求項１又は２記載の試験測定機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験測定機器に関し、特に、数学的演算による組合せ信号を用いる試験測定機器に関する。
【背景技術】
【０００２】
オシロスコープ、ロジック・アナライザなどの試験測定機器は、入力信号をデジタル化してデータを取り込むことができる。かかる入力信号は、電圧、電流、温度、圧力などを表す。デジタル化された入力信号（デジタル化入力信号）は、取込みメモリ内に蓄積される。取込みがトリガされると、取込みメモリからデータが取込みデータとして読み出される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３１８１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
種々の波形演算機能を用いて、かかる取込みデータを更に処理する。さらに、ある波形を別の波形から減算もできる。しかし、データの取込み、異なるメモリの間での転送などの完了後に、かかる波形の数学処理を実行する。
【０００５】
そこで、データの取込み、異なるメモリの間での転送などが完了しなくても、波形の数学処理を実行できる試験測定機器が望まれている。
【課題を解決するための手段】
【０００６】
上述の本発明の態様は、次の通りである。
（１）夫々が入力信号をデジタル化してデジタル化信号を発生する複数のデジタイザと；該デジタイザからの少なくとも２つのデジタル化信号を組合せ信号に組合せる信号プロセッサと；上記組合せ信号を受ける回路とを具えた試験測定機器。
（２）上記回路は、少なくとも１つの上記デジタル化信号を受ける態様１の試験測定機器。
（３）上記組合せ信号を蓄積する取込みメモリをさらに具える態様１の試験測定機器。
（４）上記取込みメモリが上記デジタル化信号を更に蓄積する態様１の試験測定機器。
（５）上記組合せ信号を第１組合せ信号とし；上記デジタル化信号及び上記取込みメモリに蓄積された上記第１組合せ信号の少なくとも２つの信号を第２組合せ信号に組合せ、上記第２組合せ信号を上記取込みメモリからの信号として供給する第２信号プロセッサを更に具える態様４の試験測定機器。
（６）上記組合せ信号に応答して取込みをトリガするトリガ回路を更に具える態様１の試験測定機器。
（７）上記組合せ信号及び少なくとも１つの上記デジタル化信号を蓄積する取込みメモリを更に具える態様６の試験測定機器。
（８）上記信号プロセッサは、対応する入力信号のデジタル化とほぼ同時に、少なくとも２つの上記デジタル化信号を上記組合せ信号に組合せる態様１の試験測定機器。
（９）上記デジタル化信号及び上記組合せ信号を時間的にほぼ整列させる遅延回路を更に具え；上記回路が上記時間的に整列された組合せ信号及び少なくとも２つの上記デジタル化信号を受ける態様１の試験測定機器。
（１０）複数の入力信号を複数のデジタル化信号にデジタル化する手段と；少なくとも２つの上記デジタル化信号を組合せ信号に組合せる手段と；上記組合せ信号に応答してデータを取り込む手段とを具えた試験測定機器。
（１１）上記組合せ信号に応答して取込みをトリガする手段を更に具えた態様１０の試験測定機器。
（１２）上記組合せ信号に応答して上記取込みをトリガする手段は、上記組合せ信号及び少なくとも１つの上記デジタル化信号に応答して上記取込みをトリガする手段を更に具える態様１１の試験測定機器。
（１３）上記組合せ信号及び少なくとも１つの上記デジタル化信号を蓄積する手段を更に具える態様１０の試験測定機器。
（１４）上記組合せ信号の少なくとも２つの信号と、蓄積する上記手段に蓄積された少なくとも１つの上記デジタル化信号とを組合せる手段を更に具える態様１３の試験測定機器。
（１５）複数の入力信号を複数のデジタル化信号にデジタル化するステップと；少なくとも２つの上記デジタル化信号を組合せ信号に組合せるステップと；取込みに際して、上記デジタル化信号及び上記組合せ信号から選択をするステップとを具えた試験測定方法。
（１６）上記組合せ信号に応答して取込みを開始するステップを更に具えた態様１５の方法。
（１７）上記取込み信号を取込みメモリに蓄積するステップを更に具えた態様１５の方法。
（１８）上記入力信号をほぼ連続的にデジタル化するステップを更に具えた態様１５の方法。
（１９）上記入力信号をデジタル化するステップと、少なくとも２つの上記デジタル信号を組合せるステップとがほぼ同時に生じる態様１５の方法。
（２０）上記デジタル化信号及び上記組合せ信号から選択を行う前に、上記デジタル化信号及び上記組合せ信号を時間的に整列させるステップを更に具えた態様１５の方法。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施例により、組合せ信号を用いる試験測定機器のブロック図である。
【図２】本発明の他の実施例により、組合せ信号を取り込みメモリに蓄積する試験測定機器のブロック図である。
【図３】本発明の別の実施例により、組合せ信号を用いる試験測定機器のブロック図である。
【図４】本発明の他の実施例により、組合せ信号を蓄積し、この組合せ信号をトリガとして用いる試験測定機器のブロック図である。
【図５】本発明の他の実施例により、取込みメモリに蓄積されたデータから組合せ信号を発生する試験測定機器のブロック図である。
【発明を実施するための形態】
【０００８】
本発明の実施例では、試験測定機器は、デジタル化信号を組合せ信号に組合せる。一実施例においては、デジタル化信号源とほぼ同様に組合せ信号を用いる。
【０００９】
図１は、本発明の一実施例により、組合せ信号を用いる試験測定機器のブロック図である。この実施例において、試験測定機器１０は、複数のデジタイザ１２を具えている。この実施例では、３個以上のデジタイザ１２が示されている。しかし、実施例においては、１個以上の任意の数のデジタイザを用いることができる。
【００１０】
各デジタイザ１２は、入力信号１４をデジタル化して、対応するデジタル化信号１６を発生する。例えば、入力信号１４は、デジタル化できる任意の種類の信号である。例えば、入力信号１４は、電圧、電流、温度、圧力、又は任意の他のパラメータを表す信号である。さらに、入力信号１４は、かかるパラメータを表す異なる形式の信号でもよい。例えば、電圧は、トランスジューサにより変換された電流を表す。これに係わらず、デジタイザ１２は、かかる信号をデジタル化する適切なデジタイザである。例えば、デジタイザ１２は、多ビット出力のアナログ・デジタル変換器（ＡＤＣ）である。かかるアナログ・デジタル変換器は、電圧入力端、電流入力端などを有する。他の例においては、デジタイザ１２は、１ビット出力を発生する比較器である。
【００１１】
試験測定機器１０は、信号プロセッサ１８を有する。この信号プロセッサ１８は、デジタイザからの少なくとも２つのデジタル化信号１６を組合せ信号２０に組合せる。例えば、信号プロセッサ１８は、デジタイザ１２の各々に結合しており、デジタル化信号１６の各々を受ける。しかし、他の実施例において、信号プロセッサは、異なる方法でデジタイザ１２に結合することができる。例えば、信号プロセッサ１８が受けるデジタル化信号１６を、スイッチ又は他の信号路回路により、デジタル化信号１６の中から選択することができる。これに関係なく、信号プロセッサ１８は、少なくとも２つのデジタル化信号１６にアクセスする。
【００１２】
信号プロセッサ１８は、種々の方法で、デジタル化信号１６を組合せる。一例として、信号プロセッサ１６は、デジタル化信号１６を互いに乗算する。この場合、一方のデジタル化信号１６が電圧を表し、他方のデジタル化信号１６が電流を表すと、組合せ信号が対応する電力を表す。他の例では、一方のデジタル化信号１６は、他方のデジタル化信号１６の望まない部分をゲートするために用いるゲート信号でもよい。
【００１３】
他の実施例において、信号プロセッサ１８は、一方のデジタル化信号１６を他方のデジタル化信号１６から減算する。よって、組合せ信号２０は、差動信号を表す。同様に、信号プロセッサ１８は、一方のデジタル化信号１６を他方のデジタル化信号１６に加算することもでき、この加算による組合せ信号が共通モード信号を表す。
【００１４】
乗算、加算及び減算の如き動作について説明したが、任意の数学的組合せを利用できる。例えば、１つ以上のデジタル化信号１６をフィルタ処理でき、あるデジタル化信号１６を用いて他のデジタル化信号１６を変調又は復調することもでき、線形又は非線形技法を用いてデジタル化信号１６を組み合わせることなどもできる。よって、信号プロセッサ１８は、複数のデジタル化信号１６を所望な組合せ信号２０に組み合わせることができる。
【００１５】
信号プロセッサ１８は、任意の種々な回路でよい。例えば、信号プロセッサ１８は、デジタル信号プロセッサ、プログラマブル・ゲート・アレイ、用途特定集積回路、ディスクリート・ロジック回路、これらの回路の組合せなどでもよい。
【００１６】
実施例において、信号プロセッサ１８は、対応する入力信号１４をデジタル化するのとほぼ同時に、少なくとも２つのデジタル化信号１６を組合せ信号２０に組み合わせることができる。すなわち、デジタル化信号１６のデジタル化データが対応するデジタイザ１２から出力するので、デジタル化データが信号プロセッサ１８に入力する。電力を測定するのに乗算の例を用いるが、一方のデジタイザ１２は、瞬時電圧を示す値を出力し、他のデジタイザ１２は、瞬時電流を示す値を出力する。これら２つの値が信号プロセッサ１８にて乗算されると、組合せ信号２０の出力値が瞬時電力となる。信号プロセッサ１８による伝搬遅延が、基になるデジタル化信号１６に対して組合せ信号２０を時間的にオフセットするが、回路２２は、かかる遅延に適応できる。例えば、デジタル化信号１６及び組合せ信号２０が時間的に整列するように、遅延をデジタル化信号１６に導入できる。
【００１７】
実施例において、試験測定機器１０は、遅延回路２４を含むことができる。遅延回路２４は、デジタル化信号１６を組合せ信号２０に時間的に整列（一致）させることができる。よって、これら信号が回路２２に入力する際に、これら信号は、ほぼ時間的に整列している。
【００１８】
遅延回路２４は、デジタル化信号１６に対して作用するように図示しているが、この遅延回路が信号プロセッサ１８の部分を含んで、これら回路を組み合わせるようにしてもよい。デジタル化信号１６及び組合せ信号２０の間の相対的時間的オフセットを導入する任意の回路を遅延回路２４として用いることができる。
【００１９】
実施例において、信号プロセッサ１８の処理は、後処理方式では実行されない。すなわち、デジタル化信号１６のセットの全てを取り込んだ後に組合せ信号２０を発生するのではなく、取込みとほぼ同時点に組合せ信号２０を発生できる。組合せ信号２０がデジタル化信号１６とほぼ同時に生じるような方法で、回路２２が組合せ信号２０を利用できる。
【００２０】
実施例において、回路２２は、デジタル化信号１６を処理できる任意の種々の回路でよい。さらに詳細に説明するように、回路２２は、他のデジタル化信号１６を用いるのと同じに組合せ信号２０を用いることができる。特に、取込みに関連して、デジタル化信号１６及び組合せ信号２０からの選択を行える。
【００２１】
実施例において、試験測定機器１０は、複数の入力信号を複数のデジタル化信号にデジタル化する手段と、少なくとも２つのデジタル化信号を組合せ信号に組合せる手段と、組合せ信号に応答してデータを取込む手段とを具えている。
【００２２】
入力信号をデジタル化信号１６にデジタル化する手段は、上述の種々のデジタイザ１２とすることができる。少なくとも２つのデジタル化信号を組合せ信号２０に組合せる手段は、上述の種々の信号プロセッサ１８とすることができる。組合せ信号２０に応答して取り込む手段は、上述の回路２２のようにデータの取込みに用いるためのトリガ回路、取込みメモリ、信号コンディション回路（振幅やオフセットなどの信号状態を調整する回路）、関連の制御器、その他の任意の回路を含む。
【００２３】
実施例において、デジタイザ１２は、入力信号１４をほぼ連続的にデジタル化できる。よって、デジタル化信号１６が回路２２にほぼ連続的に現れる。同様に、信号プロセッサ１８は、所望のデジタル化信号１６をほぼ連続的に組み合わせることができる。よって、組合せ信号２０もほぼ連続的に回路２２に現れる。回路２２は、デジタル化信号１６及び組合せ信号２０をほぼ連続の信号として用いることができる。
【００２４】
図２は、本発明の別の実施例により、組合せ信号を蓄積する試験測定機器のブロック図である。この実施例において、試験測定機器３０は、回路２２の一部としての取込みメモリ３２を含んでいる。すなわち、取込みメモリ３２は、デジタル化信号１６及び組合せ信号２０を受けることができる。
【００２５】
ここでは、取込みメモリ３２は、入力デジタル・データをバッファする構造のメモリである。例えば、取込みメモリ３２は、新たな値が古い値を重ね書きする循環バッファとして構成できる。よって、データのウィンドウ（指定された特定範囲）を取込みメモリ３２に蓄積できる。特に、デジタル化信号及び組合せ信号のデータ・ウィンドウを蓄積できる。
【００２６】
よって、トリガが発生するか又はデータが取り込まれるべき時、データ３４により示されるように、蓄積データが読み出される。特に、組合せ信号２０は、取り込まれるべき他の信号として扱われる。例えば、実施例において、トリガを受ける。これに応答して、取込みメモリ３２でのデジタル化信号１６及び組合せ信号２０の蓄積を停止し、特定時間などにわたって蓄積を持続する。
【００２７】
取込みメモリ３２は、種々のメモリでよい。例えば、取込みメモリは、ダイナミック・メモリ、スタティク・メモリ、揮発性又は不揮発性メモリ、大容量蓄積装置などでよい。さらに、単一のメモリとして図示したが、任意の数のメモリを用いることができる。例えば、各デジタル化信号１６及び各組合せ信号２０に専用の取込みメモリ３２を用いてもよい。
【００２８】
実施例において、試験測定機器３０は、組合せ信号２０及び少なくとも１つのデジタル化信号１６を蓄積する手段を含んでいる。この蓄積する手段は、上述の種々の取込みメモリ３２でよい。
【００２９】
図３は、本発明の他の実施例により、組合せ信号をトリガ信号として用いる試験測定機器のブロック図である。この実施例において、試験測定機器４０は、トリガ回路４２を含んでいる。トリガ回路４２は、少なくとも１つの組合せ信号２０及び／又は少なくとも１つのデジタル化信号１６に応答して取込みをトリガできる。
【００３０】
すなわち、トリガ回路４２は、組合せ信号２０及び１つ以上のデジタル化信号１６を受ける。１つ以上のかかる信号を用いて、取込みをトリガできる。例えば、組合せ信号２０を単独で用いて、取込みをトリガすることもできる。他の実施例において、デジタル化信号１６を用いて取込みをトリガすることもできる。さらに他の例において、組合せ信号２０を１つ以上のデジタル化信号１６と共に用いて、取込みをトリガすることもできる。
【００３１】
特に、上述の如く、組合せ信号２０は、電力、差動信号、共通モード信号などの種々の信号を表すことができる。かかる信号を表す組合せ信号２０がトリガ回路４２に現れるので、トリガ回路４２は、かかる信号に応答してトリガ信号４４を発生できる。例えば、電力の変動に応答して、取込みをトリガできる。よって、１つのデジタル化信号１６と比較して、異なる形式、特性、応答などを有する信号に応答して、取込みをトリガできる。
【００３２】
トリガ回路４２は、デジタル化信号１６及び組合せ信号２０の如きデジタル信号に応答してトリガ信号を発生する任意の回路でよい。例えば、トリガ回路４２は、デジタル信号プロセッサ、プログラマブル・ゲート・アレイ、用途特定集積回路、ディスクリート・ロジック回路、これら回路の組合せなどでよい。
【００３３】
実施例において、試験測定機器４０は、組合せ信号に応答して取込みをトリガする手段を含んでいる。特に、試験測定機器４０は、組合せ信号及び少なくとも１つのデジタル化信号に応答して取込みをトリガする手段を含んでいる。トリガを行うかかる手段は、上述のように種々のトリガ回路４２を含むことができる。
【００３４】
図４は、本発明の別の実施例により、組合せ信号を蓄積すると共に、この組合せ信号をトリガとして用いる試験測定機器のブロック図である。この実施例において、試験測定機器５０は、取込みメモリ３２及びトリガ回路４２の両方を含んでいる。特に、取込みメモリ３２及びトリガ回路４２の両方が組合せ信号２０を受ける。この実施例において、図を明瞭にするため、複数のデジタイザ１２、入力信号１４及びデジタル化信号１６を夫々ひとまとめにしてＮ個の要素として示す。
【００３５】
取込みメモリ３２は、トリガ回路４２からのトリガ信号４４に応答する。特に、組合せ信号２０に応答して発生するトリガ信号４４に応答して、取込みメモリ３２が組合せ信号２０の取込みをトリガされる。
【００３６】
取込みメモリ３２は、デジタル化信号１６及び組合せ信号２０の両方を蓄積する。よって、任意の又は全てのかかる信号が取込み信号５２として取込みメモリ３２から出力される。また、１つの組合せ信号２０を例として用いたが、任意の数Ｍ個の組合せ信号２０を１個以上の信号プロセッサ１８から取込みメモリ３２に入力してもよい。よって、Ｎ＋Ｍ個の取込み信号５２が取込みメモリ３２から出力できる。
【００３７】
組合せ信号２０として上述した組合せ信号２０の取込みメモリ３２におけるトリガ及び蓄積動作を元のデジタル化信号１６とほぼ同じ時間に利用可能であるが、組合せ信号２０をデジタル化信号１６として任意の目的に利用できる。
【００３８】
図５は、本発明の更に別の実施例により、取込みメモリに蓄積されたデータから組合せ信号を発生する試験測定機器のブロック図である。この実施例において、試験測定機器６０は、上述の信号プロセッサ１８と類似の別の信号プロセッサ６２を含んでいる。しかし、信号プロセッサ６２は、取込みメモリ３２からの取込み信号５２を組合せる。すなわち、取込み信号５２及び別の組合せ信号５４を後段の処理回路５６にほぼ同時に供給できる。
【００３９】
図示の如く、Ｎ＋Ｍ個の取込み信号５２を信号プロセッサ６２が受ける。すなわち、取込みメモリ３２に蓄積されたＮ個のデジタル化信号１６を組合せるばかりではなく、Ｍ個の組合せ信号２０も信号プロセッサ６２にて組み合わせることができる。
【００４０】
さらに、実施例において、上述の如く組合せ信号２０を蓄積するのに、取込みメモリ３２を必要としなくてもよい。すなわち、実施例において、信号プロセッサ６２は、デジタル化信号が互いに出会ったデジタル化信号を組み合わせる第１信号プロセッサとすることができる。しかし、デジタル化信号５２が取込みメモリ３２から出力されるのとほぼ同時にデジタル化信号５２を信号プロセッサ６２が組合せるので、その後、この組合せ信号５４をデジタル化信号５２として用いることができる。
【００４１】
しかし、実施例において、試験測定機器は、かかる信号プロセッサ１８及び６２の両方を含むことができる。例えば、信号プロセッサ１８は、取込みメモリ３２の前にデジタル化信号１６を任意の用途に用いるための組合せ信号２０を発生することができる。組合せ信号２０が取込みメモリ３２に蓄積されないと、他の取込み信号用に別のメモリを利用可能である。この信号プロセッサ６２は、取込みメモリに蓄積された信号から第２の組合せ信号５４を生成できる。実施例において、組合せ信号５４は、信号プロセッサ１８が発生した組合せ信号２０とほぼ同じであるが、他の実施例においては、この組合せ信号５４は異なる。
【００４２】
本発明の特定実施例について説明したが、本発明の要旨は、これら実施例に限定されるものではない。本発明の要旨を逸脱することなく、種々の変形変更が可能である。
【符号の説明】
【００４３】
１０、３０、４０、５０、６０  試験測定機器
１２  アナログ・デジタル変換器
１４  入力信号
１６  デジタル化信号
１８、６２  信号プロセッサ
２０、５４  組合せ信号
２２、５６  回路
２４  遅延回路
３２  取込みメモリ
３４  データ
４２  トリガ回路
５２  取込み信号
【図１】
0005605834.tif 000002
【図２】
0005605834.tif 000003
【図３】
0005605834.tif 000004
【図４】
0005605834.tif 000005
【図５】
0005605834.tif 000006