(57)【特許請求の範囲】
【請求項１】
電圧形の３レベル電力変換装置に適用するパワー半導体モジュールであって、直流回路の正側電位にコレクタが接続されるダイオードが逆並列接続された第１のＩＧＢＴと、直流回路の負側電位にエミッタが接続されるダイオードが逆並列接続された第２のＩＧＢＴと、第１のＩＧＢＴのエミッタと第２のＩＧＢＴのコレクタとの接続点に一端が接続される第3のＩＧＢＴと第4のＩＧＢＴとの逆並列接続回路からなる双方向スイッチ素子とを内蔵し、前記第３のＩＧＢＴのエミッタ電位と前記第４のＩＧＢＴのコレクタ電位となる第１の銅はくパターンを絶縁基板上の概ね中央部に配置し、前記第１のパターンを３方又は４方から囲むように、前記第１のＩＧＢＴのコレクタ電位となる第２の銅はくパターンと、前記第１のＩＧＢＴのエミッタ電位と前記第２のＩＧＢＴのコレクタ電位となる第３の銅はくパターンと、前記第２のＩＧＢＴのエミッタ電位となる第４の銅はくパターンとを前記絶縁基板上に配置し、さらに前記第３の銅はくパターンはＵ字形又はＪ字形の形状とすることを特徴とするパワー半導体モジュール。
【請求項２】
電圧形の３レベル電力変換装置に適用するパワー半導体モジュールであって、直流回路の正側電位にコレクタが接続されるダイオードが逆並列接続された第１のＩＧＢＴと、直流回路の負側電位にエミッタが接続されるダイオードが逆並列接続された第２のＩＧＢＴと、第１のＩＧＢＴのエミッタと第２のＩＧＢＴのコレクタとの接続点に一端が接続される第3のＩＧＢＴと第4のＩＧＢＴとの逆並列接続回路からなる双方向スイッチ素子とを内蔵し、前記第３のＩＧＢＴのエミッタ電位と前記第４のＩＧＢＴのコレクタ電位となる第１の銅はくパターンを絶縁基板上の概ね中央部に配置し、前記第１のパターンを３方または４方から囲むように、前記第１のＩＧＢＴのエミッタ電位と前記第２のＩＧＢＴのコレクタ電位となる第３の銅はくパターンと、前記第２のＩＧＢＴのエミッタ電位となる第４の銅はくパターンとを前記絶縁基板上に配置し、前記第１のＩＧＢＴのコレクタ電位となる第２の銅はくパターンは、前記第１の銅はくパターンと前記第３の銅はくパターンが隣接している箇所に設置し、前記第３の銅はくパターンからみて前記第１の銅はくパターンの反対側に配置し、さらに前記第３の銅はくパターンはＵ字形又はＪ字形の形状とすることを特徴とするパワー半導体モジュール。
【請求項３】
前記パワー半導体モジュールの各外部出力端子と各銅はくパターンとの接続位置を、前記第１のＩＧＢＴのコレクタ電位用第２の銅はくパターンと、前記第３のＩＧＢＴのエミッタ電位と前記第４のＩＧＢＴのコレクタ電位用第１の銅はくパターンと、前記第２のＩＧＢＴのエミッタ電位用第４の銅はくパターンとし、概ねモジュールの同一辺上に配置することを特徴とする請求項1又は２に記載のパワー半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベルの電力用変換器に適用するパワー半導体モジュール内部の絶縁基板構成に関する。
【背景技術】
【０００２】
図６に直流から交流に変換する電力変換回路である３レベルインバータの回路例を示す。Ｃ１、Ｃ２が直列に接続された直流電源で、正側電位をＣｐ１、負側電位をＣｎ２、中点電位をＣｍ（Ｃｍ１、Ｃｍ２）としている。一般に本直流電源を交流電源システムより構成する場合は、整流器と大容量の電解コンデンサなどを適用することで構成することが可能である。
【０００３】
ＭＪ０は、特許文献１に記載された３レベル用パワー半導体モジュールで、内部は、直流電源のＣｐ１側電位に接続されるＩＧＢＴＴ１とダイオードＤ１、直流電源のＣｎ２側電位に接続されるＩＧＢＴＴ２とダイオードＤ２、逆阻止型ＩＧＢＴＴ３、Ｔ４を逆並列接続して構成した双方向スイッチ素子で構成される。このモジュールを３個用いて３相分を構成する。双方向スイッチ素子はＩＧＢＴＴ３とＩＧＢＴＴ４の代わりにダイオードを逆並列接続したＩＧＢＴを逆並列接続した回路でも構成できる。
【０００４】
Ｌｏがフィルタ用のリアクトル、２がモータなどの負荷である。本回路構成とすることで、外部出力端子Ｕは、Ｃｐ１電位、Ｃｎ２電位、およびＣｍ電位を出力することが可能となるため、３レベルのインバータとなる。図７に出力電圧Ｖｏｕｔの波形例を示す。一般的な２レベルタイプのインバータに対して、低次の高調波成分が少ないことが特徴であり、出力フィルタＬｏの小型化や、ＩＧＢＴのスイッチング損失の低減が可能となる。
【０００５】
本３レベルインバータを構成する専用のＩＧＢＴモジュールとその適用例が、特許文献１に示されている。図８にそのモジュール（１相分）の外形構造を示す。端子Ｐが直流電源のＣｐ１電位に、端子Ｍが直流電源のＣｍ電位に、端子Ｎが直流電源のＣｎ２電位に、各々接続され、端子Ｕが交流出力となる。本モジュールを３個使用することで３相のインバータやコンバータを構成することが可能であり、さらに大容量化を図る場合は、本モジュールを並列接続することで実現可能である。
【０００６】
また、一般的なパワー半導体モジュールの内部構成が、非特許文献１に示されている。一般的な絶縁形のパワー半導体モジュールは、パワー半導体チップをモジュールのベースプレートと絶縁するために、ベースプレート上に絶縁基板（絶縁材＋銅はくパターン）を設ける。ここで絶縁基板上の銅はくパターンは、パワー半導体チップを半田付けにより固定、電流を流すための通電パターン、各銅はくパターン間やチップとの配線（ワイヤボンディング）を固定、およびモジュールの外部出力端子へ配線するための導体を接続などの目的のために形成される。
【０００７】
図９に、図８の１相分のモジュールの内部配線インダクタンス（Ｌ１〜Ｌ６）に着目して描いた等価回路を示す。各インダクタンスはモジュール外部出力端子と絶縁基板の銅はくパターン間の配線、絶縁基板上の銅はくパターン自身によるもの、銅はくパターン間や半導体チップとの配線（ワイヤボンディング）によるものである。各配線の総配線長は通常数ｃｍ程度あるため、各インダクタンス値は１０ｎＨ〜数１０ｎＨ程度となる。
【０００８】
図１０はスイッチング動作を説明するための回路図である。本図において、ＩＧＢＴＴ１がオン状態の場合（点線で示す、電源コンデンサＣ１→ＩＧＢＴＴ１→フィルタリアクトルＬｏを通る経路で、電流Ｉａが流れている状態）から、ＩＧＢＴＴ１がターンオフすると、事前にオンさせておいたＩＧＢＴＴ４が導通し、電流経路Ｉｂに転流する。その際過渡的に、インダクタンスＬ１、Ｌ２、Ｌ３にはＩＧＢＴの電流変化率（ｄｉ／ｄｔ）に応じて、図中の矢印の向きに電圧が発生する。
【０００９】
その結果、外部配線の配線インダクタンスを無視すると、ＩＧＢＴ３Ｔ１のコレクタ−エミッタ間には最大で式（１）で示される電圧が印加される。図１１にＩＧＢＴＴ１がターンオフする時のコレクタ電流（ｉｃ）とコレクタ−エミッタ間電圧（ＶＣＥ）の波形を示す。
ＶＣＥ（ｐｅａｋ）＝Ｅｄｐ＋（Ｌ１＋Ｌ２＋Ｌ３）・ｄｉ／ｄｔ  ・・・（１）
サージ電圧ΔＶ＝（Ｌ１＋Ｌ２＋Ｌ３）・ｄｉ／ｄｔ  ・・・（２）
Ｅｄｐ  ：直流電源１の直流電圧
ｄｉ／ｄｔ  ：ＩＧＢＴターンオフ時のＩＧＢＴの電流変化率
Ｌ１、Ｌ２、Ｌ３  ： 各配線のインダクタンス値
一例として１００ＡクラスのＩＧＢＴの場合、そのｄｉ/ｄｔは最大で２０００Ａ/μｓ程度となるため、Ｌ１＋Ｌ２＋Ｌ３＝３０ｎＨとすると、（１）式によるサージ分（（Ｌ１＋Ｌ２＋Ｌ３）・ｄｉ／ｄｔ）は６０Ｖとなる。
【００１０】
よって、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５の存在によって、ＩＧＢＴターンオフ時のＩＧＢＴに印加されるピーク電圧値は、直流電圧（Ｅｄｐ）に対して上記（２）式のサージ電圧分高くなるため、スイッチング損失が増加し、さらにＩＧＢＴチップ及び並列に接続されているチップは電圧耐量が高いものが必要となる。通常、電圧耐量が高いチップは、概ね電圧耐量比例でチップ面積が広くなるため、モジュールの大型化及びコストアップに繋がる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−１９３７７９号公報
【非特許文献】
【００１２】
【非特許文献１】「絶縁型パワー半導体モジュール、ＪＥＣ−２４０７」、２００７年版、電気学会、電気規格調査会標準規格（１１頁、図２、図３）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述のように、従来のモジュールを使用すると配線インダクタンスＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５の存在によって、ＩＧＢＴターンオフ時のＩＧＢＴに印加されるピーク電圧値は、直流電圧（Ｅｄｐ）に対して上記（２）式のサージ電圧分高くなる。このため、スイッチング損失が増加し、さらにＩＧＢＴチップ及び並列に接続されているチップは電圧耐量が高いものが必要となる。電圧耐量が高いチップは、概ね電圧耐量に比例して広いチップ面積が必要となるため、モジュールの大型化及びコストアップに繋がる。
従って、本発明は、配線インダクタンスを小さくできる３レベル用パワー半導体モジュールを提供することを課題とする。
【課題を解決するための手段】
【００１４】
上述の課題を解決するために、第1の発明においては、電圧形の３レベル電力変換装置に適用するパワー半導体モジュールであって、直流回路の正側電位にコレクタが接続されるダイオードが逆並列接続された第１のＩＧＢＴと、直流回路の負側電位にエミッタが接続されるダイオードが逆並列接続された第２のＩＧＢＴと、第１のＩＧＢＴのエミッタと第２のＩＧＢＴのコレクタとの接続点に一端が接続される第3のＩＧＢＴと第4のＩＧＢＴとの逆並列接続回路からなる双方向スイッチ素子とを内蔵し、前記第３のＩＧＢＴのエミッタ電位と前記第４のＩＧＢＴのコレクタ電位となる第１の銅はくパターンを絶縁基板上の概ね中央部に配置し、前記第１のパターンを３方又は４方から囲むように、前記第１のＩＧＢＴのコレクタ電位となる第２の銅はくパターンと、前記第１のＩＧＢＴのエミッタ電位と前記第２のＩＧＢＴのコレクタ電位となる第３の銅はくパターンと、前記第２のＩＧＢＴのエミッタ電位となる第４の銅はくパターンとを前記絶縁基板上に配置し、さらに前記第３の銅はくパターンはＵ字形又はＪ字形の形状とする。
【００１５】
第２の発明においては、電圧形の３レベル電力変換装置に適用するパワー半導体モジュールであって、直流回路の正側電位にコレクタが接続されるダイオードが逆並列接続された第１のＩＧＢＴと、直流回路の負側電位にエミッタが接続されるダイオードが逆並列接続された第２のＩＧＢＴと、第１のＩＧＢＴのエミッタと第２のＩＧＢＴのコレクタとの接続点に一端が接続される第3のＩＧＢＴと第4のＩＧＢＴとの逆並列接続回路からなる双方向スイッチ素子とを内蔵し、前記第３のＩＧＢＴのエミッタ電位と前記第４のＩＧＢＴのコレクタ電位となる第１の銅はくパターンを絶縁基板上の概ね中央部に配置し、前記第１のパターンを３方または４方から囲むように、前記第１のＩＧＢＴのエミッタ電位と前記第２のＩＧＢＴのコレクタ電位となる第３の銅はくパターンと、前記第２のＩＧＢＴのエミッタ電位となる第４の銅はくパターンとを前記絶縁基板上に配置し、前記第１のＩＧＢＴのコレクタ電位となる第２の銅はくパターンは、前記第１の銅はくパターンと前記第３の銅はくパターンが隣接している箇所に設置し、前記第３の銅はくパターンからみて前記第１の銅はくパターンの反対側に配置し、さらに前記第３の銅はくパターンはＵ字形又はＪ字形の形状とする。
【００１６】
第３の発明においては、第１又は第２の発明における前記パワー半導体モジュールの各外部出力端子と各銅はくパターンとの接続位置を、前記第１のＩＧＢＴのコレクタ電位用第２の銅はくパターンと、前記第３のＩＧＢＴのエミッタ電位と前記第４のＩＧＢＴのコレクタ電位用第１の銅はくパターンと、前記第２のＩＧＢＴのエミッタ電位用第４の銅はくパターンとし、概ねモジュールの同一辺上に配置する。
【発明の効果】
【００１７】
本発明では、双方向スイッチを構成する第３のＩＧＢＴのエミッタ電位と第４のＩＧＢＴのコレクタ電位となる第１の銅はくパターンを絶縁基板上の概ね中央部に配置し、前記第１のパターンを３方又は４方から囲むように、他の銅はくパターンを配置し、さらに前記第３の銅はくパターンはＵ字形又はＪ字形の形状とする。
【００１８】
さらに、外部出力端子と銅はくパターンとの接続位置を概ねモジュールの同一辺上に配置する。これらの結果、配線インダクタンスが小さくすることができ、各動作モードにおけるサージ電圧を低く抑えることが可能となる。従って、電圧耐量の小さな半導体チップを適用でき、モジュールの小型化と低コスト化が可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施例を示すモジュール内部の配置図である。
【図２】本発明の第１の実施例を示すモジュール内部の配置図である。
【図３】本発明のスイッチ動作時の動作例１を示す。
【図４】本発明のスイッチ動作時の動作例２を示す。
【図５】本発明のスイッチ動作時の動作例３を示す。
【図６】３レベルインバータ主回路構成図を示す。
【図７】図６の出力電圧波形例を示す。
【図８】従来の３レベルインバータ用モジュールの外観を示す。
【図９】図８の内部インダクタンスの等価回路を示す。
【図１０】ＩＧＢＴＴ１ターンオフ時の転流動作図である。
【図１１】ＩＧＢＴＴ１ターンオフ時の電圧、電流波形を示す。
【発明を実施するための形態】
【００２０】
本発明の要点は、双方向スイッチを構成する第３のＩＧＢＴのエミッタ電位と第４のＩＧＢＴのコレクタ電位となる第１の銅はくパターンを絶縁基板上の概ね中央部に配置し、前記第１のパターンを３方又は４方から囲むように、他の銅はくパターンを配置し、前記第３の銅はくパターンはＵ字形又はＪ字形の形状とする点で、さらに、外部出力端子と銅はくパターンとの接続位置を概ねモジュールの同一辺上に配置する点である。
【実施例１】
【００２１】
図１に、本発明の第1の実施例を示す。１８が絶縁基板上のＭ端子用銅はくパターン（第１の銅はくパターン）、１９がＰ端子用銅はくパターン（第２の銅はくパターン）、２０がＵ端子用銅はくパターン（第３の銅はくパターン）、２１がＮ端子用銅はくパターン（第４の銅はくパターン）で、銅はくパターン１８にはＩＧＢＴＴ４の半導体チップが、銅はくパターン１９にはＩＧＢＴＴ１とダイオードＤ１の半導体チップが、銅はくパターン２０にはＩＧＢＴＴ２、Ｔ３、ダイオードＤ２の半導体チップが各々実装され、半導体チップ間又は銅はくパターンと半導体チップ間はボンディング線で配線されている。ここで、各半導体チップは各々２個並列接続された構成である。
【００２２】
各銅はくパターンの配置と形状は、長方形状のＭ端子用銅はくパターンを絶縁基板上のほぼ中央に配置し、その周りにＰ端子用銅はくパターン、Ｕ端子用銅はくパターン、Ｎ端子用銅はくパターンで囲んだ配置で、かつＵ端子用銅はくパターンは、Ｊ字形の形状としている。
【００２３】
各銅はくパターンを本配置及び形状とした場合において、ＩＧＢＴＴ１がターンオフした場合の電流の転流動作を図３に示す。
図３（ａ）、（ｄ）がＩＧＢＴＴ１がオンしている状態の電流経路図で、端子Ｐ→ＩＧＢＴＴ１→端子Ｕの経路で電流が流れている。次にＩＧＢＴＴ１がターンオフすると、電流は端子Ｍ→ＩＧＢＴＴ４を通る経路に転流する。その転流中は、図３（ｂ）、（ｅ）に示すようにＩＧＢＴＴ１の電流は急峻なｄｉ／ｄｔで減少し、ＩＧＢＴＴ４の電流は急峻なｄｉ/ｄｔで増加する。このため、図９におけるＬ１、Ｌ２、Ｌ３に電圧が発生し、ＩＧＢＴＴ１には図１１に示すようなサージ電圧が印加される。図３（ｂ）において、Ｐ端子用銅はくパターン、Ｍ端子用銅はくパターン、及びＵ端子用銅はくパターンは近接しているため、Ｌ１とＬ２とＬ３には相互インダクタンスが発生し、Ｌ１＋Ｌ２＋Ｌ３のトータルのインダクタンスは従来のモジュールに比べて減少する。その結果、図１１に示すサージ電圧も減少する。図３（ｃ）、（ｆ）はターンオフ後の電流経路図で、端子Ｍ→ＩＧＢＴＴ４→端子Ｕの経路となる。
【００２４】
図４も同様で、図４（ａ）、（ｄ）がＩＧＢＴＴ２がオンしている状態の電流経路図で、端子Ｕ→ＩＧＢＴＴ２→端子Ｎの経路で電流が流れている。次にＩＧＢＴＴ２がターンオフすると、電流はＩＧＢＴＴ３→端子Ｍを通る経路に転流する。その転流中は、図４（ｂ）、（ｅ）に示すようにＩＧＢＴＴ２の電流は急峻なｄｉ／ｄｔで減少し、ＩＧＢＴＴ３の電流は急峻なｄｉ/ｄｔで電流が増加する。このため、図９におけるＬ２、Ｌ４、Ｌ５に電圧が発生し、ＩＧＢＴＴ２には図１１に示すようなサージ電圧が印加される。図４（ｂ）において、Ｎ端子用銅はくパターン、Ｍ端子用銅はくパターン及びＵ端子用銅はくパターンは近接しているため、Ｌ２とＬ４とＬ５には相互インダクタンスが発生し、Ｌ２＋Ｌ４＋Ｌ５のトータルのインダクタンスは従来のモジュールに比べて減少する。その結果、図１１に示すサージ電圧も減少する。図４（ｃ）、（ｆ）はターンオフ後の電流経路図で、端子Ｕ→ＩＧＢＴＴ３→端子Ｍの経路となる。
【００２５】
また、図１において、モジュールの外部出力端子（端子Ｐ、端子Ｍ、端子Ｎ）と各銅はくパターン１９、１８、２１とを接続する導体の絶縁基板側の接続位置を、図１では上辺側に配置し、さらに近接させることで、モジュールの外部出力端子と銅はくパターンとを接続する導体の、各導体間の距離を短くすることが可能となり、その箇所での低インダクタンス配線が容易に実現できる。
【実施例２】
【００２６】
図２に、本発明の第２の実施例を示す。図1と同様に、１８が絶縁基板上のＭ端子用銅はくパターン（第１の銅はくパターン）、１９がＰ端子用銅はくパターン（第２の銅はくパターン）、２０がＵ端子用銅はくパターン（第３の銅はくパターン）、２１がＮ端子用銅はくパターン（第４の銅はくパターン）で、銅はくパターン１８にはＩＧＢＴＴ４の半導体チップが、銅はくパターン１９にはＩＧＢＴＴ１とダイオードＤ１の半導体チップが、銅はくパターン２０にはＩＧＢＴＴ２、Ｔ３、ダイオードＤ２の半導体チップが各々実装され、半導体チップ間又は銅はくパターンと半導体チップ間はボンディング線で配線されている。ここで、各半導体チップは各々２個並列接続された構成である。
【００２７】
各銅はくパターンの配置と形状は、長方形状のＭ端子用銅はくパターンを絶縁基板上のほぼ中央に配置し、その周りにＵ端子用銅はくパターンとＮ端子用銅はくパターンで囲んだ配置で、かつＵ端子用銅はくパターンは、Ｕ字形の形状としている。またＰ端子用銅はくパターンは、Ｕ端子用銅はくパターンを挟むように、Ｍ端子用銅はくパターンと反対側に配置している。
【００２８】
図３と同様、図５（ａ）、（ｄ）がＩＧＢＴＴ１がオンしている状態の電流経路図で、端子Ｐ→ＩＧＢＴＴ１→端子Ｕの経路で電流が流れている。ＩＧＢＴＴ１がターンオフすると、図５（ｂ）、（ｅ）に示すようにＩＧＢＴＴ１の電流は急峻なｄｉ／ｄｔで減少し、ＩＧＢＴＴ４の電流は急峻なｄｉ/ｄｔで増加する。この時、図９におけるＬ１、Ｌ２、Ｌ３に電圧が発生し、ＩＧＢＴＴ１には図１１に示すようなサージ電圧が印加される。図５（ｂ）において、Ｐ端子用銅はくパターンを流れる電流のパターン長（ｘ１）と、Ｍ端子用銅はくパターンを流れる電流のパターン長（ｘ２）とを短くすることが可能であるため、Ｌ１＋Ｌ２＋Ｌ３のトータルのインダクタンスは減少する。その結果、図１１のサージ電圧も減少する。図５（ｃ）、（ｆ）はターンオフ後の電流経路図で、端子Ｍ→ＩＧＢＴＴ４→端子Ｕの経路となる。ＩＧＢＴＴ２のターンオフについては、実施例１の図４と等しくなるため省略する。
【００２９】
また、図２において、モジュールの外部出力端子（端子Ｐ、端子Ｍ、端子Ｎ）と各銅はくパターン１９、１８、２１とを接続する導体の絶縁基板側の接続位置を、図２では上辺側に配置し、さらに近接させることで、モジュールの外部出力端子と銅はくパターンとを接続する導体の、各導体間の距離を短くすることが可能となり、その箇所での低インダクタンス配線が容易に実現できる。
【００３０】
尚、本実施例ではＩＧＢＴＴ３とＩＧＢＴＴ４とは逆耐圧を有するＩＧＢＴとしたが、逆耐圧を有しないＩＧＢＴとダイオードとの直列接続回路構成でも同様に実現できる。
またスイッチング素子としてＩＧＢＴを使用した例を示したが、ＭＯＳＦＥＴやＧＴＯなどの自己消弧機能を有するパワー半導体でも同様に実現できる。
【符号の説明】
【００３１】
Ｃ１、Ｃ２；直流電源コンデンサ          ＭＪ０；半導体モジュール
Ｌｏ；フィルタリアクトル          ＬＤ；負荷
Ｔ１、Ｔ２；ＩＧＢＴ          Ｔ３、Ｔ４；逆阻止型ＩＧＢＴ
Ｄ１、Ｄ２；ダイオード          Ｐ、Ｍ、Ｎ、Ｕ；外部出力端子
１８、１９、２０、２１；銅はくパターン
Ｌ１〜Ｌ６；配線インダクタンス
【図１】
0005488244.tif 000002
【図２】
0005488244.tif 000003
【図３】
0005488244.tif 000004
【図４】
0005488244.tif 000005
【図５】
0005488244.tif 000006
【図６】
0005488244.tif 000007
【図８】
0005488244.tif 000008
【図９】
0005488244.tif 000009
【図１０】
0005488244.tif 000010
【図１１】
0005488244.tif 000011
【図７】
0005488244.tif 000012