(57)【特許請求の範囲】
【請求項１】
基板上に接合された第１光学素子及び第２光学素子を含む光モジュールの製造方法において、
前記基板上に金属から構成される接合用バンプを形成する工程と、
前記第１光学素子を前記基板に接合させる工程と、
前記接合用バンプを介して前記基板上に前記第２光学素子を接合させる工程と、を有し、
前記第２光学素子を接合させる工程では、
前記第１光学素子から前記第２光学素子を介して出射された光を検出する光検出器を利用して、前記第２光学素子に印加する荷重を増加させながら、前記第１光学素子と前記第２光学素子とが最も効率良く光結合する位置を検出し、
前記最も効率良く光結合する荷重より大きな荷重を前記第２光学素子に印加し、荷重を解放した後に最も効率良く光結合する最終荷重を予め求め、
前記最終荷重を前記第２光学素子に印加する、
ことを特徴とする光モジュールの製造方法。
【請求項２】
前記第２光学素子は、前記接合用バンプを介して表面活性化結合で前記基板上に接合される、請求項１に記載の光モジュールの製造方法。
【請求項３】
前記第２光学素子は、接着材で前記基板上に接合される、請求項１又は２に記載の光モジュールの製造方法。
【請求項４】
前記接合用バンプは、複数の突起を含む、請求項１〜３の何れか一項に記載の光モジュールの製造方法。
【請求項５】
前記接合用バンプは、Ａｕから構成される、請求項１〜４の何れか一項に記載の光モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光モジュールの製造方法に関し、特に接合用バンプを利用して接合された複数の光学素子を含む光モジュールの製造方法に関する。
【背景技術】
【０００２】
半導体レーザ素子を実装後、接合用バンプによってフォトダイオードを銅ヒートシンクに接合して、半導体レーザ素子とフォトダイオードとの光学的位置合わせを高精度に行う方法が知られている（例えば、特許文献１参照）。
【０００３】
上記の方法において、接合用バンプによってフォトダイオードを接合する場合には、接合用バンプに印加される加圧力と、加圧力に応じて変形する接合用バンプの高さとの関係を調べておき、前記関係に応じて適正な加圧力を選択している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２０８２６９号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、接合用バンプを潰すことによって光学素子の高さ方向の位置決めをサブミクロンオーダで行うものは存在しなかった。
【０００６】
さらに、接合用バンプに荷重を与えて変形させた後に荷重を開放すると、変形された接合用バンプには、接合用バンプの弾性によって変形された位置から元の位置に戻ろうとする力が働く。したがって、接合用バンプに荷重を与えた状態で、光学素子間の位置合わせを行っても、その後荷重を開放すると（印加されていた荷重を取り除くと）、接合用バンプが変形前の状態に戻ろうと再度変形するので、光学素子間の相対位置が変化してしまうという不具合があった。
【０００７】
なお、荷重を開放した後に接合用バンプが変形前の状態戻ろうと再度変形することを「接合用バンプの弾性戻り」と言い、その変形量を「弾性戻り量」と言う。なお、「弾性戻り量」は、印加される荷重量、接合用バンプの材質、接合用バンプの形状等に対応して変化する。
【０００８】
そこで、本発明は、上記の課題を解決するための光モジュールの製造方法を提供することを目的とする。
また、本発明は、接合用バンプの弾性戻りに拘わらず、光学素子間の光学的位置合わせを高精度に行うことを可能とする光モジュールの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る光モジュールの製造方法では、基板上に金属から構成される接合用バンプを形成し、第１光学素子と第２光学素子とが最も効率良く光結合する位置よりも所定量だけ接合用バンプがより変形するような荷重を印加後、荷重を開放することによって、接合用バンプ上に第２光学素子を接合する工程を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、接合用バンプの弾性戻り量を考慮して、接合用バンプに第２光学素子を接合するため、荷重を開放した状態においても、第１光学素子と第２光学素子の光学的位置合わせを高精度に行うことが可能となった。
【図面の簡単な説明】
【００１１】
【図１】半導体レーザモジュール１を示す図である。
【図２】半導体レーザモジュール１の製造過程を説明するためのフロー図である。
【図３】半導体レーザモジュール１の製造過程示す図（１）である。
【図４】半導体レーザモジュール１の製造過程示す図（２）である。
【図５】半導体レーザモジュール１の製造過程示す図（３）である。
【図６】ＬＤ素子２０とＰＰＬＮ素子３０との位置関係を示す図である。
【図７】検出器１０２の出力電圧と調芯実装器１０３によって印加される荷重との関係を示したグラフである。
【図８】半導体レーザモジュール１の製造過程の他の例を示す図である。
【図９】他のマイクロバンプを説明するための図である。
【図１０】他の半導体レーザモジュール２の製造過程を説明するためのフロー図である。
【図１１】他の半導体レーザモジュール２の製造過程示す図である。
【図１２】基板１０とサブ基板４０との接合を説明するための図である。
【図１３】ＰＰＬＮ素子３０とファイバ５０との位置関係を示す図である。
【図１４】半導体レーザモジュール１の製造過程を示す図（４）である。
【発明を実施するための形態】
【００１２】
以下図面を参照して、本発明に係る光モジュールの製造方法について説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。
【００１３】
図１（ａ）は光モジュールの一例として示す半導体レーザモジュール１の斜視図であり、図１（ｂ）は半導体レーザモジュール１のＹ軸方向の側面図である。
【００１４】
半導体レーザモジュール１は、シリコン基板１０、ＬＤ（レーザ・ダイオード）素子２０、ＬＤ素子２０から出射された光の波長変換を行うためのＰＰＬＮ（Periodicaly Poled Lithium Niobate）素子３０、シリコン又はガラスから構成されるサブ基板４０及び光ファイバ５０を含んで構成されている。例えば、半導体レーザモジュール１は、ＬＤ素子２０から出射される波長１０６４ｎｍのシングルモードレーザ近赤外光を、ＰＰＬＮ素子３０において５３２ｎｍの緑色レーザに波長変換して、出射するように機能する。なお、ＰＰＬＮ素子３０から出射された光はサブ基板４０を介してシリコン基板１０に接合されたシングルモード（ＳＭＦ）光ファイバ５０で伝播されるように構成される。
【００１５】
半導体レーザモジュール１では、ＬＤ素子２０から出射された光を効率良くＰＰＬＮ素子に入射できるように光結合されているが、光結合効率を高めるためには、両素子間に非常に高精度位置合わせが求められる。図１（ａ）におけるシリコン基板１０上の平面方向（ＸＹ平面）の位置精度はアライメントマーク等の基準マークをシリコン基板１０上に設けることによって実装する際に、実装装置によって調整を行っている。
【００１６】
しかしながら、通常では、図１（ａ）における高さ方向（Ｚ方向）の精度は、そのままでは、シリコン基板１０とＬＤ素子２０及びＰＰＬＮ素子３０との間の接触ポイントで実装高さが決まってしまう。そこで、シリコン基板１０上に後述する接合用バンプとしてのマイクロバンプを形成し、マイクロバンプ上にＰＰＬＮ素子３０を実装する際に所定の荷重を加えて、マイクロバンプを変形させることによって、高さ方向（Ｚ方向）の精度を保てるような処理を実施している。
【００１７】
なお、シリコン基板１０に対してＬＤ素子２０及びＰＰＬＮ素子３０を実装する場合には、樹脂、ＡｕＳｎ又は半田といった接合材料を用いることも可能である。しかしながら、そのような接合材料が液状化している最中には、素子を上下に移動して位置の調整を行うことも可能であるが、冷却して固化すると、接合材料が予測不能に縮小・変形してしまうため、高精度な高さ方向（Ｚ方向）の位置調整を行うことは難しい。
【００１８】
半導体レーザモジュール１は、本発明に係る光モジュールの一例を示すものであって、光モジュールは半導体レーザモジュール１に限定して解釈されるものではない。本発明に係る光モジュールは、光結合する２つ以上の光学素子を有する他のモジュールにも好適に適用することが可能である。例えば、後述するように、ＬＤ素子２０とＰＰＬＮ素子３０との間の光結合、又はＰＰＬＮ素子３０とサブ基板４０に固定された光ファイバ５０との間の光結合にも利用することができる。なお、光結合とは、一方の光学素子から出力された光を直接他方の光学素子に入射できるように、相互に位置関係が定められているという意味である。
【００１９】
図２〜図５を用いて、光モジュールの一例である半導体レーザモジュール１の製造過程の内、ＬＤ素子２０及びＰＬＬＮ素子３０の接合に係る部分について説明する。図２は、半導体レーザモジュール１の製造過程を説明するためのフロー図であり、図３〜図５は、図２に示す半導体レーザモジュール１の製造過程をより詳しく説明するための図である。
【００２０】
最初に、シリコン基板１０を用意する。図３（ａ）は、シリコン基板１０の断面図である。
【００２１】
次に、シリコン基板１０全体を酸化性雰囲気中で加熱して、シリコン基板１０上にＳｉＯ2（二酸化ケイ素）薄膜１１を形成する。また、ＳｉＯ2薄膜１１上に蒸着によってＴｉ（チタン）薄膜１２を形成する。さらに、Ｔｉ薄膜１２上に蒸着によって厚さ３μｍのＡｕ層１３を成膜する（Ｓ１０）（図３（ｂ）参照）。Ａｕ層１３は、蒸着の他に、スパッタリング又は電気メッキ法等によって形成しても良い。なお、ＳｉＯ2薄膜１１は、シリコン基板１０と後述するマイクロバンプ１８との間を絶縁する絶縁層として機能する。また、Ｔｉ薄膜１２は、ＳｉＯ2薄膜１１とＡｕ層１３との密着性を高めるために形成されている。
【００２２】
次に、Ａｕ層１３上に、フォトレジスト層１４を形成し、マスク層１５を配置して、マスク層１５に対応したフォトレジスト１４´が形成されるように紫外線の照射を行う（Ｓ１１）（図３（ｃ）参照）。
【００２３】
次に、ドライエッチングによりフォトレジスト１４´が形成された部分以外のＡｕ層１３及びＴｉ薄膜１２をエッチングして、Ａｕ層パターン１３´を形成する（Ｓ１２）（図３（ｄ）参照）。なお、ドライエッチングの代わりに、ウエットエッチングによりＡｕ層パターン１３´を形成しても良い。
【００２４】
次に、フォトレジスト１４´を除去したのち、再度フォトレジスト層１５を形成し、マスク層１６を配置して、マスク層１６に対応したフォトレジスト１５´が形成されるように紫外線の照射を行う（Ｓ１３）（図４（ａ）参照）。
【００２５】
次に、ドライエッチングによりフォトレジスト１５´が形成された部分以外のＡｕ層パターン１３´をハーフエッチングして、マイクロバンプ１８及び１９を形成する（Ｓ１４）（図４（ｂ）参照）。なお、ドライエッチングの代わりに、ウエットエッチングによりマイクロバンプ１８及び１９を形成しても良い。なお、ハーフエッチングとは、フォトレジスト１５´が形成された部分以外を全て除去するのではなく、一部が残るようにエッチングを行うことを言う。本例では、フォトレジスト１５´が形成された部分以外では、Ａｕ層パターン１３´の厚さが１μｍになるまでエッチングを行っている。
【００２６】
次に、フォトレジスト１５´を除去して、シリコン基板上にマイクロバンプ１８及び１９の形成を完了する（Ｓ１５）（図４（ｃ）参照）。マイクロバンプ１８及び１９は、複数の高さ２μｍで直径５μｍの円柱状の突起が１０〜２５μｍピッチで左右均等に配置されたものである。なお、突起の形状、高さ、幅、ピッチ等は一例であって、上記に限定されるものではない。マイクロバンプ１８及び１９は、スパッタリングによって形成されたＡｕ層１３に基づいており（Ｓ１０）、且つハーフエッチングによって成形されているため（Ｓ１４）、マイクロバンプ１８及び１９に含まれる全ての突起の高さは高精度に均一化されている。
【００２７】
次に、マイクロバンプ１８及び１９の表面を覆っている酸化膜又はコンタミ等の不活性層を、プラズマ洗浄処理することによって表面活性化を行う（Ｓ１６）。表面活性化によって、表面エネルギーの高い原子同士を接触させることができるので、原子間の凝着力を利用して常温で強固に接合することが可能となる。本接合方法は、特別な加熱を要しないことから、熱膨張係数差の残留応力による各部品の位置ずれが発生しにくいことから、高精度の位置決め実装をすることができる。また、熱膨張係数差の残留応力による部品破壊が発生しにくい、部品に対するストレスがなく機能劣化が少ない、等の利点も備えている。
【００２８】
次に、ＬＤ素子２０を表面活性化されたマイクロバンプ１８上に実装する（Ｓ１７）（図５（ａ）参照）。ＬＤ素子２０の接合面にも、Ａｕ層が形成され、その表面は活性化処理が施されている。したがって、マイクロバンプ１８の上部に所定の荷重を加えてＬＤ素子２０を実装するだけで、ＬＤ素子２０はマイクロバンプ１８上に表面活性化結合して固定される。また、ＬＤ素子２０は、マイクロバンプ１８を介して駆動電流の供給を受けるように構成することができる。その際には、マイクロバンプ１８を形成するためのＡｕ層パターン１３´に駆動電流を供給用の所定のパターンニングが施されるようにすれば良い。
【００２９】
ＬＤ素子２０の実装は、不図示の電子部品を回路基板上に装着する実装器により行う。なお、ＬＤ素子２０の実装を、後述するＳ１８で利用する調芯実装器１０３を利用して行っても良い。
【００３０】
次に、ＰＰＬＮ素子３０を表面活性化されたマイクロバンプ１９上に調芯実装して（Ｓ１８）（図５（ｂ）参照）、一連の処理を終了する。ＰＰＬＮ素子３０の接合面にも、Ａｕ層が形成され、その表面は活性化処理が施されている。したがって、マイクロバンプ１９の上部に所定の荷重を加えてＰＰＬＮ素子３０を実装するだけで、ＰＰＬＮ素子３０はマイクロバンプ１９上に表面活性化結合して固定される。
【００３１】
Ｓ１８における調芯実装は、調芯実装装置１００を用いて行う。調芯実装装置１００は、ＣＰＵ及び所定のメモリ等を含むＰＣ等から構成される制御部１０１、ＰＰＬＮ素子３０から出力される波長変換されたレーザ光の強度を検出し、強度に応じた検出出力電圧Ｖ（ｍＶ）を出力する検出部１０２、電子部品をシリコン基板２０上の所定の位置に実装し且つ実装時に制御量に応じた荷重（Ｎ）を加えることが可能な調芯実装器１０３、及びＬＤ素子２０を駆動させてレーザ光を出射させるための駆動部１０４等を含んで構成されている。
【００３２】
制御部１０１は、駆動部１０４を制御してＬＤ素子２０を駆動させてレーザ光をＰＰＬＮ素子３０に入射させ、ＰＰＬＮ素子３０から出射される波長変換されたレーザ光の強度を検出部１０２で検出する。さらに、制御部１０１は、検出部１０２で検出された検出出力電圧Ｖをモニタしながら、調芯実装器１０３を制御してＰＰＬＮ素子３０に印加する荷重を制御する。
【００３３】
図６は、ＬＤ素子２０とＰＰＬＮ素子３０との位置関係を示す図である。
【００３４】
ＬＤ素子２０の発光中心２１から出射された波長λ１のレーザ光が、ＰＰＬＮ素子３０の入射位置３１から入射され、ＰＰＬＮ素子３０の出射中心３２から波長λ２のレーザ光となって出射する。図６に示す様に、ＬＤ素子２０及びＰＰＬＮ素子３０は、調芯実装器１０３によってシリコン基板１０上に実装されるので、ＬＤ素子２０の発光中心２１とＰＰＬＮ素子３０の入射位置３１との平面上の位置関係（Ｘ−Ｙ軸方向の位置関係）は精度良く位置決めされている。しかしながら、シリコン基板１０の高さ方向（Ｚ軸方向）の位置関係を精度良く定める必要がある。なお、図６において、矢印Ａは、調芯実装器１０３によってＰＰＬＮ素子３０に荷重が印加される方向を示している。
【００３５】
図７は、検出器１０２の出力電圧と調芯実装器１０３によって印加される荷重との関係を示したグラフである。
【００３６】
図７において、曲線Ｂは、荷重を印加している状態における、検出器１０２の出力電圧（ｍＶ）と調芯実装器１０３によって印加される荷重（Ｎ）との関係を示している。また、曲線Ｃは、荷重を開放した後における、検出器１０２の出力電圧（ｍＶ）と調芯実装器１０３による最終荷重（Ｎ）との関係を示している。図７の例では、荷重を印加している状態では、荷重が４００（Ｎ）の場合に、検出器１０２の出力電圧（ｍＶ）が最大値となる（点Ｄ参照）。しかしながら、荷重を開放した後では、最終荷重が４００（Ｎ）の場合には、検出器１０２の出力電圧（ｍＶ）が最大値とはならない（点Ｅ参照）。
【００３７】
点Ｄは、例えば、ＰＰＬＮ素子３０に荷重を印加することによって、マイクロバンプ１９を変形させ、ＰＰＬＮ素子３０の入射位置３１を、ＬＤ素子２０の発光中心２１と最も効率良く光結合するような位置（図６の位置Ｐ２参照）とした状態で、荷重を開放した場合に対応する。マイクロバンプ１９は、荷重がかかると変形して（潰れて）縮むが、弾性反発によって、荷重が開放されると、元の状態の戻ろうとする力が働き、弾性戻り量分だけ戻るという特性を有している。即ち、点Ｅは、点Ｄの状態において荷重を開放すると、弾性戻りによって、ＰＰＬＮ素子３０の入射位置３１が、他の位置（例えば、図６の位置Ｐ１参照）に移動してしまった場合に対応する。
【００３８】
荷重を開放した状態（実際に半導体レーザモジュール１が利用される状態）において、ＰＰＬＮ素子３０の入射位置３１を、ＬＤ素子２０の発光中心２１と最も効率良く光結合する位置（図６のＰ２参照）とする必要がある。そこで、Ｓ１８の調芯実装において、制御部１０１は、ＰＰＬＮ素子３０をマイクロバンプ１９の所定位置に配置した後に、印加する過重を増加させながら、検出部１０２からの出力電圧Ｖが最大値となった後、マイクロバンプ１９を更に変形させるように所定の荷重量を印加してから、荷重を開放するように調芯実装器１０３を制御している。
【００３９】
即ち、制御部１０１は、検出部１０２からの出力電圧Ｖが最大値となった後（点Ｄ参照）、更に所定の荷重量（Ｆ：２００（Ｎ））を更に印加し、その後荷重を開放している。ＰＰＬＮ素子３０の入射位置３１が、ＬＤ素子２０の発光中心２１よりも、図６に示す距離Ｗ１分だけ、更に深く押し込まれた位置（図６の位置Ｐ３参照）となるように、所定の荷重Ｆを更に印加している。その後、荷重が開放されることによって、ＰＰＬＮ素子３０の入射位置３１が、ＬＤ素子２０の発光中心２１と最も効率良く光結合する位置（図６のＰ２参照）に弾性戻りによって戻る（図５（ｃ）参照）。
【００４０】
上述した所定の荷重量（Ｆ：２００（Ｎ））は、調芯実装器１０３、荷重を印加するＰＰＬＮ素子３０の形状、マイクロバンプ１９の材質及び形状等によって異なるので、図７に示す曲線Ｂ及びＣを求める実験を行うことによって、算出することが可能である。また、Ｓ１８の調芯実装においては、制御部１０１が、検出部１０２からの出力電圧Ｖが最大値となった後に、所定の荷重を印加するように調芯実装器１０３を制御した。しかしながら、ユーザが、検出部１０２からの出力電圧Ｖをモニタで観測しながら、調芯実装器１０３の制御を行うようにしても良い。
【００４１】
図８は、半導体レーザモジュール１の製造過程の他の例を示す図である。
【００４２】
図８を用いて、他のＰＰＬＮ素子３０の芯調実装について説明する。図５（ｂ）（図２のＳ１８）の例では、制御部１０１が、検出部１０２からの出力電圧Ｖが最大値となった後に、所定の荷重を印加するように調芯実装器１０３を制御した。しかしながら、一定の基準で製造されたマイクロバンプ１８及び１９、ＬＤ素子２０、及びＰＰＬＮ素子３０であれば、個別にＬＤ素子２０を発光させて検出部１０２からの出力電圧Ｖに応じた調芯実装を行う必要は必ずしもない。
【００４３】
そこで、図８の例では、検出部１０２からの出力電圧Ｖが最大値となる荷重（図７の点Ｄ参照）を予め予想して、その荷重（例えば、４００（Ｎ））に更に上述した所定の荷重量（Ｆ：２００（Ｎ））を印加する（全体で、例えば、６００（Ｎ））。それによって、ＰＰＬＮ素子３０の入射位置３１が、ＬＤ素子２０の発光中心２１よりも、図６に示す距離Ｗ１分だけ、更に深く押し込まれた位置（図６の位置Ｐ３参照）となった後に、荷重が開放する。すると、ＰＰＬＮ素子３０の入射位置３１が、ＬＤ素子２０の発光中心２１と最も効率良く光結合する位置（図６のＰ２参照）に弾性戻りによって戻る。即ち、図８の例では、図５（ｂ）に示した、制御部１０１、検出部１０２、駆動部１０４を用いずに、調芯実装器１０３のみを用いて、ＰＰＬＮ素子３０とＬＤ素子２０との間の高さ方向（Ｚ軸方向）位置関係を設定している。
【００４４】
図８に示す方法において、芯調実装工程（図２のＳ１８）で制御部１０１、検出部１０２、駆動部１０４を用いずに、調芯実装器１０３のみを用いて行う点のみが、図２に示した半導体レーザモジュール１の製造過程と異なる。他の点、特に、マイクロバンプ１８及び１９の製造過程、ＬＤ素子２０及びＰＰＬＮ素子３０とマイクロバンプ１８及び１９との接合方法については全く同じであるので、その説明を省略する。
【００４５】
図９は、他のマイクロバンプを説明するための図である。
【００４６】
図４及び５に示したマイクロバンプ１８及び１９は、高さ２μｍ且つ直径５μｍの円柱状で１０〜２５μｍピッチで左右均等に配置された突起を複数含むものである。しかしながら、図９に示す他のマイクロバンプ１８´及び１９´は、切頭円錐型の突起を複数含んでいる。図９（ａ）は図４（ｃ）に対応するマイクロバンプ１８´及び１９´を含んだ断面図であり、図９（ｂ）はマイクロバンプ１８´及び１９´に含まれる突起部分６０の断面図であり、図９（ｃ）はマイクロバンプ１８´及び１９´に含まれる潰された突起部分６１の一例を示す図である。
【００４７】
図９（ｂ）に示すように、切頭円錐型の突起部分６０は、底面が直径Ｓ１（例えば、２μｍ）の円形、上面が直径Ｓ２（例えば、１μｍ）の円形、高さＴ１（例えば、２μｍ）である。また、マイクロバンプ１８´及び１９´は、２μｍピッチで左右均等に配置された突起部分６０を含むものとする。
【００４８】
図９（ｃ）は、ＰＰＬＮ素子３０を調芯実装した場合に潰れた突起部分６１の一例を示している。切頭円錐型の突起部分６１は、底面が直径Ｓ１（例えば、２μｍ）の円形、高さＴ２（例えば、１μｍ）である。したがって、この場合、調芯実装によって距離Ｗ２（例えば、１μｍ）分だけ、切頭円錐型の突起部分が潰されたこととなる。
【００４９】
図４及び５に示す、円柱状の突起を有するマイクロバンプ１８及び１９より、上面が少し小さい切頭円錐型の突起を有するマイクロバンプ１８´及び１９´の方が、同じ荷重を印加した場合に、容易に潰れ易く、したがって、調芯のための制御がし易い（調芯実装器１０３が高い荷重を印加しなくとも良いので）という効果を有する。
【００５０】
図１０及び図１１を用いて、光モジュールの一例である半導体レーザモジュール１の製造過程の内、ＬＤ素子２０及びＰＬＬＮ素子３０の接合に係る部分の他の方法について説明する。図１０は、半導体レーザモジュール２の製造過程を説明するためのフロー図であり、図１１は、図１０に示す半導体レーザモジュール２の製造過程をより詳しく説明するための図である。
【００５１】
半導体レーザモジュール２と前述した半導体レーザモジュール１との相違点は、半導体レーザモジュール２では、ＰＰＬＮ素子３０はマイクロバンプ１９とは熱硬化性の接合用樹脂によって固定されている点である。したがって、ＰＰＬＮ素子３０のマイクロバンプ側の基板には、Ａｕ層は形成されていない。半導体レーザモジュール２では、ＰＰＬＮ素子３０には電流を供給する必要が無いことから、コストのかかるＡｕ層を用いずに、熱硬化性の接合用樹脂によってマイクロバンプ１９上に固定している。半導体レーザモジュール２において、他の点は、全て半導体レーザモジュール１と同様である。したがって、図１０に示す半導体レーザモジュール２の製造過程におけるＳ２０〜Ｓ２５及びＳ２７は、図２に示す半導体レーザモジュール１の製造過程におけるＳ１０〜Ｓ１５及びＳ１７と全く同じであるので、説明を省略する。
【００５２】
図１０に示す半導体レーザモジュール２の製造過程では、Ｓ２６において、マイクロバンプ１８の表面のみ、洗浄及び／又はプラズマを利用した処理を施して、表面活性化が行われる。なお、マイクロバンプ１９についても、表面活性化処理を行っても良い。
【００５３】
Ｓ２７において、図２のＳ１７と同様にＬＤ素子２０の実装を行った後、マイクロバンプ１９上に、接合用樹脂７０を塗布する（図１１（ａ）参照）。接合用樹脂７０としては、光学部品用の熱硬化性樹脂又はＵＶ硬化性樹脂等を利用することができる。
【００５４】
次に、接合用樹脂７０上に、ＰＰＬＮ素子３０の加熱調芯実装を行う（Ｓ２９）（図１１（ｂ）参照）。Ｓ２９における調芯実装の方法は、図２のＳ１８及び図５（ｂ）で示した調芯実装と全く同じである。したがって、制御部１０１は、マイクロバンプ１９の弾性戻り量を予め考慮して、ＰＰＬＮ素子３０を、検出部１０２からの出力電圧Ｖが最大値となった後（点Ｄ参照）、更に所定の荷重量（Ｆ：２００（Ｎ））を更に印加する。即ち、ＰＰＬＮ素子３０の入射位置３１が、ＬＤ素子２０の発光中心２１よりも、図１１（ｂ）に示す距離Ｗ３分だけ、更に深く押し込まれた位置となるように、所定の荷重を更に印加する。しかしながら、加熱調芯実装では、さらに荷重を加えた状態で加熱を行い、接合用樹脂７０を硬化させている。
【００５５】
次に、荷重を開放すると、ＰＰＬＮ素子３０の入射位置３１が、ＬＤ素子２０の発光中心２１と最も効率良く光結合する位置に弾性戻りによって戻るので（図１１（ｃ）参照）、一連の工程を終了する。
【００５６】
上述したように、図１０及び図１１を用いて、接合用接着材７０を利用したＰＰＬＮ素子３０とシリコン基板１０との接合について説明した。しかしながら、接合用接着材７０を用いてＬＤ素子２０とシリコン基板１０とを接合するようにしても良い。なお、ＬＤ素子２０とシリコン基板１０との導通をマイクロバンプ１８によって取る必要がある場合には、接合用接着材７０をマイクロバンプ１８が突き破るような構成とすれば良い。さらに、ＬＤ素子２０とシリコン基板１０との導通を接着剤により取る必要がある場合には、導電性接着材を利用してＬＤ素子２０とシリコン基板１０とを接合するようにすれば良い。
【００５７】
さらに、接着材を利用して、ＬＤ素子２０又はＰＰＬＮ素子３０とシリコン基板１０とを接合する場合でも、図８を用いて説明したように、芯調実装工程（図２のＳ１８）において、制御部１０１、検出部１０２、駆動部１０４を用いずに、調芯実装器１０３のみを用いて行うようにしても良い。
【００５８】
図１２〜図１４を用いて、光モジュールの一例である半導体レーザモジュール１の製造過程の内、サブ基板４０の接合について説明する。図１２は、基板１０とサブ基板４０との接合を説明するための図であり、図１３は、ＰＰＬＮ素子３０とファイバ５０との位置関係を示す図であり、図１４は、サブ基板４０の調芯実装を説明するための図である。
【００５９】
図１２に示すように、サブ基板４０には、凹溝５１が形成されており、凹溝５１に光ファイバ５０の先端部５８が嵌め込まれ、接着材５７によって固定されている。凹溝５１のかわりにＶ溝をサブ基板４０に形成し、このＶ溝に光ファイバ５０の先端部５８を嵌め込み、固定しても良い。サブ基板４０の接合面には、金薄膜５４及びアライメントマーク５６が設けられている。また、シリコン基板１０のサブ基板４０に対応する部分には、ファイバ逃がし溝５２、マイクロバンプ５３、及びアライメントマーク５５が設けられている。
【００６０】
サブ基板４０は、後述するように調芯実装加重実装器１０３によってシリコン基板１０上に実装される。サブ基板４０が実装される際には、アライメントマーク５５及び５６によって大まかな位置が決定され、その後光ファイバ５０からの出力を検知器１０２で検知しながら、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の位置がサブミクロンオーダで決定されて、シリコン基１０上に接合される。サブ基板４０の接合面及びシリコン基板１０上に形成されたマイクロバンプ５３は、プラズマ洗浄処理が施された後、調芯実装加重実装器１０３から加わる加重によって、表面活性化接合される。なお、シリコン基板１０上に形成された金により構成されるマイクロバンプ５３は、前述したマイクロバンプ１８及び１９と同様の方法によってシリコン基板１０上に形成される。
【００６１】
図１３（ａ）は、図１のＢＢ´断面図である。図１３（ａ）に示すように、サブ基板４０の凹溝５１に接着材５７で固定された光ファイバ５０は、調芯実装加重実装器１０３がサブ基板４０をＸ軸及びＹ軸方向に移動させることによって、シリコン基板１０に設けられたファイバ逃がし溝５２内で移動可能となる。即ち、ファイバ逃がし溝５２の幅Ｗ４の範囲内で、Ｘ軸及びＹ軸方向の位置調整が可能となる。なお、図１３（ａ）では、マイクロバンプ５２等は省略している。
【００６２】
図１３（ｂ）は、図１のＣＣ´断面図である。図１３（ｂ）に示すように、サブ基板４０に固定された光ファイバ５０の先端部５８は、ＰＰＬＮ素子３０の出射中心３２と精度よく光結合され、ＰＰＬＮ素子３０の出射中心３２から出射される波長変換された５３２ｎｍの緑色レーザを受光する。光ファイバ５０の先端部５８で受光された５３２ｎｍの緑色レーザは、光ファイバ５０で伝播される。図１３（ｂ）では、マイクロバンプ５３等は省略して記載しているが、Ｚ方向のおけるＰＰＬＮ素子３０の出射中心３２と光ファイバ５０の先端部５８の位置合わせは、マイクロバンプ５３によって制御される。
【００６３】
図１４を用いて、サブ基板４０の芯調実装について説明する。図５（ｂ）（図２のＳ１８）の例では、ＰＰＬＮ素子３０の調芯実装について説明したが、図１４では、同様に方法によって、ＰＰＬＮ素子３０の出射中心３２と光ファイバ５０の先端部５８とが精度よく光結合されるようにサブ基板４０の芯調実装が行われる。図１４に示す調芯実装を行う前に、サブ基板４０の接合面側の金薄膜５４及びシリコン基板１０のマイクロバンプ５３の表面にはプラズマ洗浄処理が施されているものとする。
【００６４】
図１４における調芯実装は、図５（ｂ）の場合と同様に調芯実装装置１００を用いて行う。制御部１０１は、駆動部１０４を制御してＬＤ素子２０を駆動させてレーザ光をＰＰＬＮ素子３０に入射させ、ＰＰＬＮ素子３０から出射され、光ファイバ５０で伝播されたレーザ光の強度を検出部１０２で検出する。
【００６５】
最初に、制御部１０１は、検出部１０２で検出された検出出力電圧Ｖをモニタしながら、調芯実装器１０３を制御し、サブ基板４０をＸ軸及びＹ軸方向に移動ながら、最も出力電圧Ｖが高い位置を決定する（第１段階）。前述したように、光ファイバ５０は、光ファイバ逃がし溝５２の幅Ｗ４内の範囲内で移動可能であるので、この範囲で調芯実装器１０３はサブ基板４０をＸ軸及びＹ軸方向に移動させることとなる。
【００６６】
次に、制御部１０１は、調芯実装器１０３を制御し、第１段階で最も出力電圧Ｖが高い位置でサブ基板４０をマイクロバンプ５３に配置する。
【００６７】
次に、制御部１０１は、検出部１０２で検出された検出出力電圧Ｖをモニタしながら、調芯実装器１０３を制御してサブ基板４０に印加する荷重を制御して、サブ基板４０のＺ方向の位置決めを行う（第２段階）。ここで、制御部１０１は、検出部１０２からの出力電圧Ｖが最大値となった後、更に所定の荷重量を更に印加し、その後荷重を開放する。サブ基板４０に固定されている光ファイバ５０の先端部５８が、ＰＰＬＮ素子３０の出射中心３２よりも、所定距離だけ、更に深く押し込まれた位置となるように、所定の荷重を更に印加する。その後、荷重が開放されることによって、サブ基板４０に固定されている光ファイバ５０の先端部５８が、ＰＰＬＮ素子３０の出射中心３２と最も効率良く光結合する位置に弾性戻りによって戻る。なお、上記の点は、図５〜図７を用いて説明したＰＰＬＮ素子３０とＬＤ素子２０との光結合を行うための調芯実装と同様の理論に基づく。このように、サブ基板４０は、第１段階でＸ軸及びＹ軸方向の位置決めがさされ、第２段階としてＺ軸方向の位置決めがなされることとなる。
【００６８】
なお、図１２〜図１４を用いて説明したサブ基板４０の接合方法において、図８を用いて説明したように、芯調実装工程（図１４）において、制御部１０１、検出部１０２、駆動部１０４を用いずに、調芯実装器１０３のみを用いて、予め定められた荷重の印加のみを行うようにしても良い。また、図１２〜図１４を用いて説明したサブ基板４０の接合方法において、図９に示した異なったマイクロバンプ１８´及び１９´と同様なマイクロバンプを利用して、サブ基板４０をシリコン基板１０と接合しても良い。さらに、図１２〜図１４を用いて説明したサブ基板４０の接合方法において、図１０及び１１で説明したように、接着材を利用して、サブ基板４０をシリコン基板１０とを接合しても良い。
【００６９】
上記の例では、接合用バンプの例として、Ａｕから成形された円柱状の突起を有するマイクロバンプ１８、１９及び５３（図４（ｃ）参照）、及びＡｕから成形された切頭円錐形状の突起を有するマイクロバンプ１８´及び１９´（図９参照）を説明した。しかしながら、精度良く形成された形状を有する金属から構成される接合用バンプであれば、他の接合用バンプを利用することも可能である。接合用バンプに求められる条件は、一定の荷重を印加した場合の変形量と、一定の荷重を印加後に荷重を開放した場合の弾性戻り量が、常にほぼ一定となるような材質及び形状を有することである。
【００７０】
上記の例では、光モジュール１は、ＬＤ素子２０、ＰＰＬＮ素子３０、光ファイバ５０が固定されたサブ基板４０がマイクロバンプを利用して表面活性化接合によりシリコン基板１０に接合されている。しかしながら、ＬＤ素子２０及びＰＰＬＮ素子３０のみ、又はＰＰＬＮ素子３０及び光ファイバ５０が固定されたサブ基板４０のみが、良好に光結合するようにマイクロバンプを利用して表面活性化接合によりシリコン基板１０に接合さてれも良い。
【符号の説明】
【００７１】
１０    シリコン基板
１８、１８´、１９、１９´、５３    マイクロバンプ
２０    ＬＤ素子
３０    ＰＰＬＮ素子
４０    サブ基板
５０    光ファイバ
７０    接合用樹脂
１００    調芯実装装置
１０１    制御部
１０２    検出部
１０３    調芯実装器
１０４    駆動部
【図１】
0005636319.tif 000002
【図２】
0005636319.tif 000003
【図３】
0005636319.tif 000004
【図４】
0005636319.tif 000005
【図５】
0005636319.tif 000006
【図６】
0005636319.tif 000007
【図７】
0005636319.tif 000008
【図８】
0005636319.tif 000009
【図９】
0005636319.tif 000010
【図１０】
0005636319.tif 000011
【図１１】
0005636319.tif 000012
【図１２】
0005636319.tif 000013
【図１３】
0005636319.tif 000014
【図１４】
0005636319.tif 000015