(57)【特許請求の範囲】
【請求項１】
基板上に第１絶縁層を形成する工程と、
前記第１絶縁層上にＭＴＪ（Magnetic Tunnel Junction）素子を形成する工程と、
前記ＭＴＪ素子上に、前記ＭＴＪ素子に接続する第１配線を形成する工程と、
前記第１配線上に第２絶縁層を形成する工程と、
前記第２絶縁層の表層に第２配線を形成する工程と、
前記第２配線を、光照射により熱処理する工程と、
を備え、
前記第１配線を形成する工程、又は前記第２配線を形成する工程において、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域を形成し、
前記遮蔽導体領域は、前記第２配線を形成する工程において、前記第２配線と同一層に形成され、
前記遮蔽導体領域は、電気的にフローティングとなっている半導体装置の製造方法。
【請求項２】
基板上に第１絶縁層を形成する工程と、
前記第１絶縁層上にＭＴＪ（Magnetic Tunnel Junction）素子を形成する工程と、
前記ＭＴＪ素子上に、前記ＭＴＪ素子に接続する第１配線を形成する工程と、
前記第１配線上に第２絶縁層を形成する工程と、
前記第２絶縁層の表層に第２配線を形成する工程と、
前記第２配線を、光照射により熱処理する工程と、
を備え、
前記第１配線を形成する工程、又は前記第２配線を形成する工程において、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域を形成し、
前記遮蔽導体領域は、前記第２配線を形成する工程において、前記第２配線と同一層に形成され、
前記遮蔽導体領域はグラウンド電位が与えられる半導体装置の製造方法。
【請求項３】
基板上に第１絶縁層を形成する工程と、
前記第１絶縁層上にＭＴＪ（Magnetic Tunnel Junction）素子を形成する工程と、
前記ＭＴＪ素子上に、前記ＭＴＪ素子に接続する第１配線を形成する工程と、
前記第１配線上に第２絶縁層を形成する工程と、
前記第２絶縁層の表層に第２配線を形成する工程と、
前記第２配線を、光照射により熱処理する工程と、
を備え、
前記第１配線を形成する工程、又は前記第２配線を形成する工程において、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域を形成し、
前記遮蔽導体領域は、前記第１配線を形成する工程において前記第１配線の一部として形成され、
前記第１配線の前記一部の幅は、前記配線のうち前記一部と隣接する部分の幅よりも広い半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記第１配線及び前記遮蔽導体領域は、Ｃｕ、ＴｉＮ、又はＷにより形成される半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、
前記第２配線を形成する工程の後に、
前記第２絶縁層上に少なくとも一つの配線層を形成する工程を備え、
前記少なくとも一つの配線層を形成する工程において、前記配線層を形成するたびに、光照射による熱処理を行う半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置の製造方法において、
前記第２配線はＣｕにより形成される半導体装置の製造方法。
【請求項７】
基板と、
前記基板上に形成された多層配線層と、
前記多層配線層のうち最上層より下の層に形成されたＭＴＪ（Magnetic Tunnel Junction）素子と、
前記ＭＴＪ素子の一つ上に層に形成され、前記ＭＴＪ素子に接続している配線と、
前記配線、又は前記配線より一層上に位置する配線層に設けられ、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域と、
を備え、
前記遮蔽導体領域は、前記配線より一層上に位置する前記配線層に形成されている導体であり、
前記遮蔽導体領域は、電気的にフローティングとなっている半導体装置。
【請求項８】
基板と、
前記基板上に形成された多層配線層と、
前記多層配線層のうち最上層より下の層に形成されたＭＴＪ（Magnetic Tunnel Junction）素子と、
前記ＭＴＪ素子の一つ上に層に形成され、前記ＭＴＪ素子に接続している配線と、
前記配線、又は前記配線より一層上に位置する配線層に設けられ、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域と、
を備え、
前記遮蔽導体領域は、前記配線より一層上に位置する前記配線層に形成されている導体であり、
前記遮蔽導体領域はグラウンド電位が与えられる半導体装置。
【請求項９】
基板と、
前記基板上に形成された多層配線層と、
前記多層配線層のうち最上層より下の層に形成されたＭＴＪ（Magnetic Tunnel Junction）素子と、
前記ＭＴＪ素子の一つ上に層に形成され、前記ＭＴＪ素子に接続している配線と、
前記配線、又は前記配線より一層上に位置する配線層に設けられ、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域と、
を備え、
前記遮蔽導体領域は、前記配線と同一層に設けられており、
前記遮蔽導体領域は前記配線の一部であって、前記一部の幅は、前記配線のうち前記一部と隣接する部分の幅よりも広い半導体装置。
【請求項１０】
請求項７〜９のいずれか一項に記載の半導体装置において、
複数の前記ＭＴＪ素子を有しており、
前記遮蔽導体領域は、前記複数のＭＴＪ素子それぞれに設けられている半導体装置。
【請求項１１】
請求項７〜１０のいずれか一項に記載の半導体装置において、
前記配線より一層上に位置する前記配線層は、Ｃｕ配線を有している半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＴＪ（Magnetic Tunnel Junction）素子を有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
不揮発メモリの一つに、ＭＴＪ素子を有するＭＲＡＭ（Magnetic Random Access Memory）がある。このＭＲＡＭは、ＭＴＪ素子が有する磁性体層の磁化方向を変更することにより、情報の書き換えを行うものである。そして特許文献１〜３に示すように、ＭＴＪ素子の上には少なくとも一つの配線層が形成されることがある。
【０００３】
また特許文献４には、ＭＴＪ素子に熱を加えるとＭＴＪ素子が劣化することが記載されている。特許文献４に記載の技術は、この劣化を抑制するために、製造条件のパラメータの一つである昇温速度や背圧を所定の条件に制御する、というものである。
【０００４】
なお特許文献５には、所定のマスクパターンが形成されたマスクを光源と基板の間に配置することにより、基板の所定の領域に熱処理用の光が照射しないようにすることが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２９７０４９号公報
【特許文献２】特開２００４−３６３４１１号公報
【特許文献３】特開２００４−２２８１８７号公報
【特許文献４】特開２００８−９１４８４号公報
【特許文献５】特開平１−２２０８４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
配線層をＣｕ配線で形成する場合、配線形成工程で熱処理が行われるのが一般的である。しかし、上記したように、ＭＴＪ素子に熱を加えるとＭＴＪ素子が劣化する。このＭＴＪ素子の劣化を避ける方法の一つとして、ＭＴＪ素子を最上層の配線層に形成することが考えられる。しかし、最上層の配線層は一般的に電源ラインやグラウンドラインを有している。最上層の配線層では、電源ライン間の短絡を避け、また配線を流れる電流密度を抑制する観点から、下層の信号配線に用いられるローカル配線と比較して配線幅や配線間隔を広く設計している。このため、この配線層にＭＴＪ素子を形成するとＭＴＪ素子を微細化することができない。
【０００７】
従って、下層の配線層にＭＴＪ素子を形成しつつ、ＭＴＪ素子に熱が加わることを抑制できるようにすることが望まれる。
【課題を解決するための手段】
【０００８】
本発明によれば、基板上に第１絶縁層を形成する工程と、
前記第１絶縁層上にＭＴＪ素子を形成する工程と、
前記ＭＴＪ素子上に、前記ＭＴＪ素子に接続する第１配線を形成する工程と、
前記第１配線上に第２絶縁層を形成する工程と、
前記第２絶縁層の表層に第２配線を形成する工程と、
前記第２配線を、光照射により熱処理する工程と、
を備え、
前記第１配線を形成する工程、又は前記第２配線を形成する工程において、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域を形成する半導体装置の製造方法が提供される。
【０００９】
本発明によれば、ＭＴＪ素子上には遮蔽導体領域が形成される。遮蔽導体領域は平面視でＭＴＪ素子の全面を覆っている。このため、光照射により第２配線を熱処理するときに、熱処理用の光がＭＴＪ素子に照射されることが抑制される。従って、ＭＴＪ素子が配線形成工程における熱処理によって劣化することが抑制される。
【００１０】
本発明によれば、基板と、
前記基板上に形成された多層配線層と、
前記多層配線層のうち最上層より下の層に形成されたＭＴＪ素子と、
前記ＭＴＪ素子の一つ上に層に形成され、前記ＭＴＪ素子に接続している配線と、
前記配線、又は前記配線より一層上に位置する配線層に設けられ、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域と、
を備える半導体装置が提供される。
【発明の効果】
【００１１】
本発明によれば、下層の配線層にＭＴＪ素子を形成しつつ、ＭＴＪ素子に熱が加わることを抑制できる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】ＭＴＪ素子、配線、及び遮蔽導体の平面レイアウトを示す平面図である。
【図３】図１に示した半導体装置の製造方法を示す断面図である。
【図４】図１に示した半導体装置の製造方法を示す断面図である。
【図５】図１に示した半導体装置の製造方法を示す断面図である。
【図６】第２の実施形態に係る半導体装置の構成を示す平面図である。
【図７】第３の実施形態に係る半導体装置の構成を示す断面図である。
【図８】第４の実施形態に係る半導体装置の構成を示す断面図である。
【図９】図８に示した半導体装置における遮蔽領域のレイアウトを示す平面図である。
【図１０】第５の実施形態に係る半導体装置の構成を示す断面図である
【図１１】図１０に示した半導体装置におけるＭＴＪ素子と遮蔽導体の位置関係を示す平面図である。
【図１２】第６の実施形態に係る半導体装置の構成を示す断面図である。
【図１３】図１２に示した半導体装置におけるＭＴＪ素子と遮蔽領域の位置関係を示す平面図である
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、基板１０、多層配線層２００、ＭＴＪ素子１００、配線（第１配線）２４２、及び遮蔽導体（遮蔽導体領域）２５４を有している。基板１０は、例えばシリコン基板などの半導体基板であるが、これに限定されない。多層配線層２００は基板１０上に形成されている。ＭＴＪ素子１００は、多層配線層２００のうち最上層より下の層に形成されている。配線２４２はＭＴＪ素子１００の一つ上の層に形成され、ＭＴＪ素子１００に接続している。遮蔽導体２５４は、配線２４２より一層上に位置する配線層に設けられており、平面視でＭＴＪ素子１００の全面を覆っている。
【００１５】
本実施形態においてＭＴＪ素子１００は、磁壁移動型の素子であり、スピン吸収層１１２，１１４、磁壁移動層１２０、トンネルバリア層１３０、及びピン層１４０をこの順に積層した構造を有している。磁壁移動層１２０は、平面形状が長方形である。スピン吸収層１１２の上面は磁壁移動層１２０の下面の一端に接続しており、スピン吸収層１１４の上面は磁壁移動層１２０の下面の他端に接続している。トンネルバリア層１３０及びピン層１４０は、磁壁移動層１２０の上面の中央部に接続している。スピン吸収層１１２，１１４、磁壁移動層１２０、及びピン層１４０は磁性体層、例えばＣｏＦｅにより形成されており、トンネルバリア層１３０は薄い絶縁層、例えばＡｌ２Ｏ３又はＭｇＯにより形成されている。
【００１６】
またスピン吸収層１１２の下面は、ビア２１２を介してトランジスタ３０のソース又はドレインとなる拡散層に接続しており、スピン吸収層１１４の下面は、ビア２１４を介してトランジスタ４０のソース又はドレインとなる拡散層に接続している。トランジスタ３０，４０は基板１０に形成されており、ＭＴＪ素子１００に対する書き込み処理、及びＭＴＪ素子１００からの読み出し処理を行う。
【００１７】
ビア２１２，２１４は絶縁層２１０に埋め込まれており、絶縁層２２０に埋め込まれた導体パターンを介してスピン吸収層１１２，１１４に接続している。スピン吸収層１１２，１１４は絶縁層２３０に埋め込まれている。また磁壁移動層１２０、トンネルバリア層１３０、及びピン層１４０は絶縁層２４０に埋め込まれている。そして配線２４２は絶縁層２４０上に形成されている。ピン層１４０の上面は絶縁層２４０に被覆されておらず、配線２４２に接続している。配線２４２は例えばＷ又はＴｉＮである。配線２４２には、グラウンド電位が与えられている。
【００１８】
ただし配線２４２はＣｕであってもよい。この場合、配線２４２はダマシン法により形成され、絶縁層２４０に埋め込まれる。このため、配線２４２の上面と絶縁層２４０の上面は同一平面を形成する。
【００１９】
配線２４２及び絶縁層２４０の上には、絶縁層２５０が形成されている。絶縁層２５０の表層には、遮蔽導体２５４及び配線２５２（第２配線）がダマシン法を用いて埋め込まれている。遮蔽導体２５４及び配線２５２は、Ｃｕにより形成されている。遮蔽導体２５４は電気的にフローティングになっており、いずれの配線及びビアにも接続していない。
【００２０】
配線２５２、遮蔽導体２５４、及び絶縁層２５０上には、絶縁層２６０，２７０，２８０がこの順に積層されている。絶縁層２６０の表層には配線２６２が埋め込まれており、絶縁層２７０の表層には配線２７２が埋め込まれており、絶縁層２８０には配線２８２が形成されている。配線２６２，２７２，２８２は、例えばダマシン法を用いて形成されており、Ｃｕにより形成されている。本図に示す例において、最上層の配線層を構成する絶縁層２８０は、他の配線層を形成する絶縁層より厚く形成されており、また絶縁層２８０に形成された配線２８２は、少なくとも配線２５２よりも幅及び配置間隔が広い。配線２８２は、例えばグラウンドライン又は電源ラインである。
【００２１】
なお上述した各絶縁層は、単層構造であってもよいし、複数の層を積層した積層構造であってもよい。また多層配線層２００の層構造は、図１に示す例に限定されない。
【００２２】
図２は、ＭＴＪ素子１００、配線２４２、及び遮蔽導体２５４の平面レイアウトを示す平面図である。図１及び図２に示すように、ＭＴＪ素子１００のうち最も平面形状が大きいのは磁壁移動層１２０である。本図に示すように、平面視において遮蔽導体２５４は、磁壁移動層１２０の全体、すなわちＭＴＪ素子１００の全体を内側に含んでいる。このため、平面視においてＭＴＪ素子１００は全体が遮蔽導体２５４によって覆われる。
【００２３】
図３、図４、及び図５は、図１に示した半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、以下の工程を有している。まず基板１０上に絶縁層２１０及び絶縁層２２０（第１絶縁層）を形成する。次いで絶縁層２２０上にＭＴＪ素子１００を形成する。次いで、ＭＴＪ素子１００上に配線２４２を形成する。次いで配線２４２上に絶縁層（第２絶縁層）２５０を形成する。次いで絶縁層２５０の表層に配線２５２を形成する。そして配線２５２を光照射により熱処理する。そして配線２５２を形成する工程において遮蔽導体２５４を形成する。以下、詳細に説明する。
【００２４】
まず図３に示すように、基板１０に素子分離領域２０及びトランジスタ３０，４０を形成する。次いで素子分離領域２０及びトランジスタ３０，４０上に絶縁層２１０，２２０を形成するとともに、絶縁層２１０，２２０にビア２１２，２１４、及び導体パターンを埋め込む。
【００２５】
次いで絶縁層２２０上に磁性体層をスパッタリング法により形成し、この磁性体層を選択的に除去する。これにより、スピン吸収層１１２，１１４が形成される。次いで、絶縁層２２０上及びスピン吸収層１１２，１１４上に絶縁層２３０を形成する。この工程において、絶縁層２３０はスピン吸収層１１２，１１４も覆う。その後、絶縁層２３０の表層をＣＭＰ法により研磨除去する。この工程により、絶縁層２３０からはスピン吸収層１１２，１１４の上面が露出する。
【００２６】
次いで、絶縁層２３０上及びスピン吸収層１１２，１１４上に、磁性体層をスパッタリング法により成膜し、この磁性体層の不要部分をドライエッチング等で除去する。これにより、磁壁移動層１２０が形成される。
【００２７】
次いで、磁壁移動層１２０上及び絶縁層２３０上に、絶縁層を形成し、さらにこの絶縁層上に磁性体層をスパッタリング法により成膜する。ついで、この絶縁層と磁性体層の積層膜の不要部分をドライエッチング等で除去する。これにより、トンネルバリア層１３０及びピン層１４０が形成される。
【００２８】
次いで、絶縁層２３０上及び磁壁移動層１２０上に絶縁層２４０を形成する。この工程において、絶縁層２４０はピン層１４０も覆う。その後、絶縁層２４０の表面をＣＭＰ法により研削する。この工程により、絶縁層２４０からはピン層１４０の上面が露出する。
【００２９】
次いで、絶縁層２４０及びピン層１４０上に、導電膜をスパッタリング法により形成し、この導電膜が所定の形状となるように不要部分を除去する。これにより、絶縁層２４０上及びピン層１４０上には配線２４２が形成される。
【００３０】
次いで、絶縁層２４０上、ピン層１４０上、及び配線２４２上に絶縁層２５０を形成する。次いで絶縁層２５０に、配線２５２を埋め込むための溝、及び遮蔽導体２５４を埋め込むための溝を形成する。次いでこれらの溝の内壁、底面、及び絶縁層２５０の表層に、めっきシード膜をスパッタリング法により形成する。ついでこのめっきシード膜をシードとしためっきを行う。これにより、配線２５２及び遮蔽導体２５４となるめっき膜２５５が形成される。めっき膜２５５は、Ｃｕにより形成される。
【００３１】
次いでめっき膜２５５に光を照射することにより熱処理する。この熱処理は、たとえばランプアニール処理である。この工程において、めっき膜２５５は全面に形成されているため、ＭＴＪ素子１００には熱処理用の光は届かない。従ってＭＴＪ素子１００に熱が加わることが抑制される。
【００３２】
次いで図４に示すように、絶縁層２５０上に位置するめっき膜２５５をＣＭＰ法により研磨除去する。これにより、絶縁層２５０の表層に配線２５２及び遮蔽導体２５４が埋め込まれる。次いで配線２５２及び遮蔽導体２５４に光を照射することにより熱処理する。この熱処理は、たとえばランプアニール処理である。上記したように、平面視においてＭＴＪ素子１００は全体が遮蔽導体２５４によって覆われている。このため、この工程においてＭＴＪ素子１００には熱処理用の光は届かない。従ってＭＴＪ素子１００に熱が加わることが抑制される。
【００３３】
次いで図５に示すように、絶縁層２５０上、配線２５２上、及び遮蔽導体２５４上に絶縁層２６０を形成する。次いで絶縁層２６０の表層に配線２６２を埋め込む。この工程は、絶縁層２５０の表層に配線２５２及び遮蔽導体２５４を埋め込む工程と同様である。そして絶縁層２６０の表層に配線２６２を埋め込んだ後、配線２６２に光を照射することにより熱処理する。上記したように、平面視においてＭＴＪ素子１００は遮蔽導体２５４によって覆われている。このため、この工程においてＭＴＪ素子１００には熱処理用の光は届かない。従ってＭＴＪ素子１００に熱が加わることが抑制される。
【００３４】
その後、図１に示すように、絶縁層２７０及び配線２７２を形成する。この工程は、絶縁層２５０の表層に配線２５２及び遮蔽導体２５４を埋め込む工程と同様である。そして絶縁層２７０の表層に配線２７２を埋め込んだ後、配線２７２に光を照射することにより熱処理する。この工程においても、ＭＴＪ素子１００には熱処理用の光は届かない。
【００３５】
次いで、絶縁層２８０及び配線２８２を形成する。この工程は、絶縁層２５０の表層に配線２５２及び遮蔽導体２５４を埋め込む工程と同様である。そして絶縁層２８０の表層に配線２８２を埋め込んだ後、配線２８２に光を照射することにより熱処理する。この工程においても、ＭＴＪ素子１００には熱処理用の光は届かない。
【００３６】
次に、本実施形態の作用及び効果について説明する。本実施形態において、配線を熱処理する工程は、光照射、例えばランプアニールによって行われる。一方、ＭＴＪ素子１００に接続する配線２４２の一つ上の層には、遮蔽導体２５４が形成されている。遮蔽導体２５４は、平面視でＭＴＪ素子１００の全体を覆っている。このため、熱処理用の光は遮蔽導体２５４により遮蔽され、ＭＴＪ素子１００には届かない。従って、ＭＴＪ素子１００が熱により劣化することを抑制できる。
【００３７】
特に本実施形態では、遮蔽導体２５４はＭＴＪ素子１００の一つ上の絶縁層２５０の表層に形成されているため、遮蔽導体２５４とＭＴＪ素子１００の間隔を狭くすることができる。このため、熱処理用の光が回り込んでＭＴＪ素子１００に照射することも抑制できる。
【００３８】
また遮蔽導体２５４は、配線２５２と同一工程で形成される。このため、遮蔽導体２５４を形成するための工程を追加する必要がないため、半導体装置の製造コストが増加することを抑制できる。
【００３９】
図６は、第２の実施形態に係る半導体装置の構成を示す平面図であり、第１の実施形態における図２に相当している。本図に示す半導体装置は、ＭＴＪ素子１００を複数備えている。そして遮蔽導体２５４は、複数のＭＴＪ素子１００それぞれに設けられている。
【００４０】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００４１】
図７は、第３の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、遮蔽導体２５４がビア２５３を介して配線２４２に接続している点を除いて、第１又は第２の実施形態に係る半導体装置と同様の構成である。ビア２５３は絶縁層２５０に埋め込まれており、配線２５２を下層の配線層に接続するビア（図示せず）を形成する工程と同一工程で形成される。
【００４２】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また配線２４２にはグラウンド電位が与えられているため、遮蔽導体２５４にもグラウンド電位が与えられる。このため、遮蔽導体２５４により、ＭＴＪ素子１００を外部ノイズから保護することができる。なお、遮蔽導体２５４にグラウンド電位を与える構造は、本実施形態の構造に限定されない。
【００４３】
図８は、第４の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図１に相当している。本実施形態に係る半導体装置は、以下の点を除いて第１又は第２の実施形態に係る半導体装置と同様の構成である。
【００４４】
まず、遮蔽導体２５４を有していない。そして遮蔽導体２５４が設けられている領域、すなわち絶縁層２５０のうち平面視でＭＴＪ素子１００と重なる領域には配線２５２が設けられている。
【００４５】
また配線２４２には遮蔽領域２４４が設けられている。遮蔽領域２４４は、遮蔽導体領域の一例であり、ＭＴＪ素子１００に熱処理用の光が照射することを抑制するために設けられている。すなわち本実施形態では、遮蔽導体領域である遮蔽領域２４４は、配線２４２を形成する工程において配線２４２の一部として形成される。
【００４６】
図９は、図８に示した半導体装置における遮蔽領域２４４のレイアウトを示す平面図である。遮蔽領域２４４は配線２４２の他の領域と比較して幅広になっており、平面視でＭＴＪ素子１００の全体を覆っている。
【００４７】
なお本実施形態に係る半導体装置の製造方法は、第１の実施形態と同様である。
【００４８】
本実施形態によっても、遮蔽領域２４４が熱処理用の光を遮断するため、ＭＴＪ素子１００には熱処理用の光が届かない。従って、第１の実施形態と同様の効果を得ることができる。
【００４９】
また遮蔽導体２５４を設けていないため、絶縁層２５０のうち平面視でＭＴＪ素子１００と重なる領域に配線２５２を配置することができる。従って、絶縁層２５０の表層における配線２５２のレイアウトの自由度が高くなる。
【００５０】
また、配線２４２及び遮蔽領域２４４にはグラウンド電位が与えられているため、遮蔽領域２４４により、ＭＴＪ素子１００を外部ノイズから保護することができる。
【００５１】
図１０は、第５の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ＭＴＪ素子１００の代わりにＭＴＪ素子１０２を有している点、及びトランジスタ４０を有していない点を除いて、第１又は第２の実施形態に係る半導体装置と同様の構成である。
【００５２】
ＭＴＪ素子１０２はスピントルク注入方式のＭＴＪ素子であり、ピン層１２２、トンネルバリア層１３２、及びスピン可変層１４２をこの順位に積層した構成である。ピン層１２２及びスピン可変層１４２は磁性体層、例えばＣｏＦｅにより形成され、トンネルバリア層１３２は薄い絶縁層、例えばＡｌ２Ｏ３やＭｇＯにより形成される。ピン層１２２はビア２１２を介してトランジスタ３０のソース又はドレインとなる拡散層に接続しており、スピン可変層１４２の上面は配線２４２に接続している。
【００５３】
ＭＴＪ素子１０２は、例えば以下のようにして形成される。まず絶縁層２２０上に磁性体層、絶縁層、及び磁性体層を積層する。次いでこの積層膜を選択的に除去する。これにより、ＭＴＪ素子１０２が形成される。
【００５４】
図１１は、図１０に示した半導体装置におけるＭＴＪ素子１０２と遮蔽導体２５４の位置関係を示す平面図である。本図に示すように、ＭＴＪ素子１０２も、平面視において全体が遮蔽導体２５４によって覆われている。
【００５５】
このため、本実施形態によっても第１の実施形態と同様の効果を得ることができる。なお本実施形態において、第３の実施形態と同様にビア２５３を設けてもよい。この場合は、第３の実施形態と同様の効果を得ることができる。
【００５６】
図１２は、第６の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、以下の点を除いて、第５の実施形態と同様である。
【００５７】
まず、遮蔽導体２５４を有していない。そして第５の実施形態において遮蔽導体２５４が設けられている領域、すなわち絶縁層２５０のうち平面視でＭＴＪ素子１０２と重なる領域も、本実施形態では配線２５２が設けられている。
【００５８】
また配線２４２には遮蔽領域２４４が設けられている。遮蔽領域２４４は、ＭＴＪ素子１００に熱処理用の光が照射することを抑制するために設けられている。
【００５９】
図１３は、図１２に示した半導体装置におけるＭＴＪ素子１０２と遮蔽領域２４４の位置関係を示す平面図である。本図に示すように、遮蔽領域２４４は、平面視においてＭＴＪ素子１０２の全体を覆っている。
【００６０】
このため、本実施形態によっても第５の実施形態と同様の効果を得ることができる。
【００６１】
また遮蔽導体２５４を設けていないため、絶縁層２５０のうち平面視でＭＴＪ素子１０２と重なる領域に配線２５２を配置することができる。従って、絶縁層２５０の表層における配線２５２のレイアウトの自由度が高くなる。
【００６２】
また、配線２４２及び遮蔽領域２４４にはグラウンド電位が与えられているため、遮蔽領域２４４により、ＭＴＪ素子１００を外部ノイズから保護することができる。
【００６３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えばＭＴＪ素子１００，１０２の製造方法は上記した例に限定されない。
以下、参考形態の例を付記する。
１．基板上に第１絶縁層を形成する工程と、
前記第１絶縁層上にＭＴＪ（Magnetic Tunnel Junction）素子を形成する工程と、
前記ＭＴＪ素子上に、前記ＭＴＪ素子に接続する第１配線を形成する工程と、
前記第１配線上に第２絶縁層を形成する工程と、
前記第２絶縁層の表層に第２配線を形成する工程と、
前記第２配線を、光照射により熱処理する工程と、
を備え、
前記第１配線を形成する工程、又は前記第２配線を形成する工程において、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域を形成する半導体装置の製造方法。
２．１．に記載の半導体装置の製造方法において、
前記第２配線を形成する工程の後に、
前記第２絶縁層上に少なくとも一つの配線層を形成する工程を備え、
前記少なくとも一つの配線層を形成する工程において、前記配線層を形成するたびに、光照射による熱処理を行う半導体装置の製造方法。
３．１．又は２．に記載の半導体装置の製造方法において、
前記遮蔽導体領域は、前記第１配線を形成する工程において前記第１配線の一部として形成される半導体装置の製造方法。
４．３．に記載の半導体装置の製造方法において、
前記第１配線及び前記遮蔽導体領域は、Ｃｕ、ＴｉＮ、又はＷにより形成される半導体装置の製造方法。
５．１．又は２．に記載の半導体装置において、
前記遮蔽導体領域は、前記第２配線を形成する工程において、前記第２配線と同一層に形成される半導体装置の製造方法。
６．１．〜５．のいずれか一つに記載の半導体装置の製造方法において、
前記第２配線はＣｕにより形成される半導体装置の製造方法。
７．基板と、
前記基板上に形成された多層配線層と、
前記多層配線層のうち最上層より下の層に形成されたＭＴＪ（Magnetic Tunnel Junction）素子と、
前記ＭＴＪ素子の一つ上に層に形成され、前記ＭＴＪ素子に接続している配線と、
前記配線、又は前記配線より一層上に位置する配線層に設けられ、平面視で前記ＭＴＪ素子の全面を覆う遮蔽導体領域と、
を備える半導体装置。
８．７．に記載の半導体装置において、
複数の前記ＭＴＪ素子を有しており、
前記遮蔽導体領域は、前記複数のＭＴＪ素子それぞれに設けられている半導体装置。
９．７．又は８．に記載の半導体装置において、
前記配線より一層上に位置する前記配線層は、Ｃｕ配線を有している半導体装置。
１０．７．〜９．のいずれか一つに記載の半導体装置において、
前記遮蔽導体領域は、前記配線より一層上に位置する前記配線層に形成されている導体である半導体装置。
１１．１０．に記載の半導体装置において、
前記遮蔽導体領域は、電気的にフローティングとなっている半導体装置。
１２．１０．に記載の半導体装置において、
前記遮蔽導体領域はグラウンド電位が与えられる半導体装置。
１３．７．〜９．のいずれか一つに記載の半導体装置において、
前記遮蔽導体領域は、前記配線と同一層に設けられている半導体装置。
【符号の説明】
【００６４】
１０ 基板
３０ トランジスタ
４０ トランジスタ
１００ ＭＴＪ素子
１０２ ＭＴＪ素子
１１２ スピン吸収層
１１４ スピン吸収層
１２０ 磁壁移動層
１２２ ピン層
１３０ トンネルバリア層
１３２ トンネルバリア層
１４０ ピン層
１４２ スピン可変層
２００ 多層配線層
２１０ 絶縁層
２１２ ビア
２１４ ビア
２２０ 絶縁層
２３０ 絶縁層
２４０ 絶縁層
２４２ 配線
２４４ 遮蔽領域
２５０ 絶縁層
２５２ 配線
２５３ ビア
２５４ 遮蔽導体
２６０ 絶縁層
２６２ 配線
２７０ 絶縁層
２７２ 配線
２８０ 絶縁層
２８２ 配線
【図１】
0005476185.tif 000002
【図２】
0005476185.tif 000003
【図３】
0005476185.tif 000004
【図４】
0005476185.tif 000005
【図５】
0005476185.tif 000006
【図６】
0005476185.tif 000007
【図７】
0005476185.tif 000008
【図８】
0005476185.tif 000009
【図９】
0005476185.tif 000010
【図１０】
0005476185.tif 000011
【図１１】
0005476185.tif 000012
【図１２】
0005476185.tif 000013
【図１３】
0005476185.tif 000014