(57)【特許請求の範囲】
【請求項１】
第１の半導体層の上方に第２の半導体層を形成する第１の工程と、
前記第２の半導体層の上方に第３の半導体層を形成する第２の工程と、
前記第３の半導体層の上方に、少なくとも第１の領域と第２の領域と第３の領域とを有する第１のフォトレジスト層を形成する第３の工程と、
前記第１の領域と前記第２の領域とにマスクが重なり、前記第３の領域に前記マスクが重ならないように、前記マスクを配置した状態で、前記第１のフォトレジスト層に対して第１の光を照射する第４の工程と、
前記第１の領域と前記第３の領域とに前記マスクが重なり、前記第２の領域に前記マスクが重ならないように、前記マスクを配置した状態で、前記第１のフォトレジスト層に対して第２の光を照射する第５の工程と、
前記第１のフォトレジスト層に対して第１の現像を行うことによって、前記第１の光及び前記第２の光が照射されていない箇所に、第１のレジストマスクを形成する第６の工程と、
前記第３の半導体層をエッチングして第３の島状半導体層を形成する第７の工程と、
前記第１のレジストマスクを除去する第８の工程と、
前記第３の島状半導体層の上方に第２のフォトレジスト層を形成する第９の工程と、
前記マスクの外周よりも内側に前記第３の島状半導体層の外周が位置するように前記マスクを配置した状態で、前記第２のフォトレジスト層に対して第３の光を照射する第１０の工程と、
前記第２のフォトレジスト層に対して第２の現像を行うことによって、前記第３の光が照射されていない箇所に第２のレジストマスクを形成する第１１の工程と、
前記第２の半導体層をエッチングして第２の島状半導体層を形成し、前記第１の半導体層をエッチングして第１の島状半導体層を形成する第１２の工程と、
前記第２のレジストマスクを除去する第１３の工程と、を少なくとも有し、
前記第１の半導体層は、少なくとも第１の元素を有し、
前記第３の半導体層は、少なくとも第２の元素を有し、
前記第１の元素は、前記第１の半導体層にｎ型又はｐ型の一方の導電型を付与することができる元素であり、
前記第２の元素は、前記第３の半導体層にｎ型又はｐ型の他方の導電型を付与することができる元素であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
フォトダイオードを有する光電変換装置の作製方法、及びダイオードを有する半導体装置の作製方法に関する。
【背景技術】
【０００２】
フォトダイオードは、半導体の接合部に光があたると電流が発生する性質を有するダイオードであり、受光素子の中でも特に応答時間が短い、受光感度が高い、光の強度に対する電流の直線性が良好であるという特性を有する。さらに、ｐｉｎ接合を有するフォトダイオードは接合容量が低いので、ｐｎ接合を有するフォトダイオードよりも、応答時間が短いというメリットを有する。フォトダイオードは、受光時に得られる電流が非常に小さいため、通常は電流を増幅させる増幅回路と組み合わせて用いられている。増幅回路、定電圧回路、シュミットトリガ回路等の集積回路を構成するトランジスタと、フォトダイオードとを１つのチップ上に作ったものが、フォトＩＣと呼ばれている。
【０００３】
ｐｉｎ接合を有するフォトダイオードなどのダイオードには、ｐ型の導電性を有する半導体膜（ｐ層）、ｉ型の導電性を有する半導体膜（ｉ層）、及びｎ型の導電性を有する半導体膜（ｎ層）が積層された縦型接合タイプと、連続した一つの半導体膜内にｐ型の導電性を有する領域と、ｉ型の導電性を有する領域と、ｎ型の導電性を有する領域とが形成された横型接合タイプとに分類できる。縦型接合タイプのダイオードは、横型接合タイプのダイオードに比べて広い接合面を確保することができるため、サージ電流によって流れ込む電荷を接合面全体に分散させることで電界集中を防ぐことができる。また、縦型接合タイプのダイオードは、各層の膜厚を横型接合タイプのダイオードよりも厚くすることができるため、耐圧が高い。そのため、劣化しにくく、絶縁破壊が起こりにくい。
【０００４】
下記の特許文献には、ｐｉｎ接合を有する縦型接合タイプのダイオードの構造について、記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１０７２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、縦型接合タイプのｐｉｎ接合を有するダイオード（ｐｉｎダイオード）は、通常、ｐ層、ｉ層、ｎ層の半導体膜を順に積層した後、或いはｎ層、ｉ層、ｐ層の半導体膜を順に積層した後、これら積層された半導体膜をエッチング等により島状に加工することで、作製することができる。しかし、上記作製方法で得られるｐｉｎダイオードは、半導体膜を島状に加工した際に形成される、絶縁体であるはずのｉ層の側面において、欠陥や、導電性を有する不純物の付着などにより電流の経路が形成されやすい。そして、ｉ層の側面において電流の経路が形成されると、ブレークダウン電圧の絶対値が小さくなるため、ダイオードの整流性が低くなってしまう。
【０００７】
特に、ｐｉｎダイオードをフォトダイオードとして用いる場合、上記ｉ層の側面に形成される電流の経路は、入射光のない場合に発生する暗電流の経路となる。暗電流によりもたらされる光の強度の誤差は、校正により補正可能であるが、照度が低い場合だと、補正により光の強度に対する電流の直線性が得られにくくなる。よって、本来、暗電流は低い方が望ましい。
【０００８】
上記問題を回避するために、最上層に位置するｐ層或いはｎ層を、その下層に位置するｉ層よりもひとまわり小さく形成することは、有効な方法の一つである。最上層に位置するｐ層或いはｎ層の端部とｉ層の端部との間に距離を設けることで、ダイオードの側面における最上層と最下層の距離を稼ぐことができ、ｉ層の側面に電流の経路が形成されるのを防ぐことができるからである。
【０００９】
しかし、この場合、ｉ層の形状と、最上層に位置するｐ層或いはｎ層の形状が異なる。そのため、フォトリソグラフィ法を用いて各層の形状を加工する際に、形状の異なるマスクが少なくとも２枚必要となり、ダイオードの作製に要するコストを抑えにくい。
【００１０】
上述の課題に鑑み、本発明は、高い整流性が得られるダイオードを用いた半導体装置を、マスクの枚数を増やすことなく作製できる方法の提供を、目的の一とする。または、本発明は、暗電流を抑えることができるフォトダイオードを用いた光電変換装置を、マスクの枚数を増やすことなく作製できる方法の提供を、目的の一とする。
【課題を解決するための手段】
【００１１】
本発明の一態様では、同一の形状を有するマスクを用いた露光を、一のフォトレジスト層に対して複数回行い、なおかつ、各露光により上記フォトレジスト層において形成される像を、部分的に重ね合わせる。そして、上記像が重ね合わされた領域に、最上層のｐ層或いはｎ層の形状を加工するためのレジストマスクを選択的に形成する。また、ｉ層の形状を加工するためのレジストマスクも、上記マスクと同一の形状を有するマスクを用いた露光により、形成する。
【００１２】
さらに、本発明の一態様では、最上層のｐ層或いはｎ層の形状を加工するためのレジストマスクが形成される領域と、ｉ層の形状を加工するためのレジストマスクが形成される領域とが、重なるように、フォトレジスト層に対するマスクの相対的な位置を調整して露光を行う。
【００１３】
上記構成により、同一の形状を有するマスクを用いながらも、最上層のｐ層或いはｎ層の形状を加工するためのレジストマスクのパターンを、ｉ層の形状を加工するためのレジストマスクのパターンよりも、１回り小さく形成することができる。よって、最上層のｐ層或いはｎ層のパターンが、その下層に位置するｉ層のパターンよりも１回り小さいダイオードを、形成することができる。
【００１４】
具体的に、本発明の一態様では、積層タイプのフォトダイオードの作製方法において、一の導電性を有する第１の半導体膜と、第２の半導体膜と、前記一の導電性とは異なる導電性を有する第３の半導体膜とを順に積層し、マスクを用いた第１の露光を行うことで、前記第３の半導体膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いた第１のエッチングにより、前記第１の半導体膜、前記第２の半導体膜、及び前記第３の半導体膜の形状を加工することで、島状の第１の半導体膜、島状の第２の半導体膜、及び島状の第３の半導体膜を形成し、前記マスクを用いた第２の露光を複数回行うことで、前記島状の第３の半導体膜上に、第２のレジストマスクを形成し、前記島状の第３の半導体膜の外周部を、前記第２のレジストマスクを用いた第２のエッチングにより除去し、前記外周部が除去された前記島状の第３の半導体膜が形成されている第１の領域は、前記島状の第２の半導体膜が形成されている第２の領域と重なっており、なおかつ、前記第１の領域の周縁部と前記第２の領域の周縁部は部分的に、或いは完全に離れている。
【００１５】
また、本発明の一態様では、積層タイプのフォトダイオードの作製方法において、一の導電性を有する第１の半導体膜と、第２の半導体膜と、前記一の導電性とは異なる導電性を有する第３の半導体膜とを順に積層し、マスクを用いた第１の露光を複数回行うことで、前記第３の半導体膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いた第１のエッチングにより、前記第３の半導体膜を部分的に除去することで、島状の第３の半導体膜を形成し、前記マスクを用いた第２の露光を行うことで、前記第１の半導体膜、前記第２の半導体膜及び前記島状の第３の半導体膜上に、第２のレジストマスクを形成し、前記第２のレジストマスクを用いた第２のエッチングにより、前記第１の半導体膜及び前記第２の半導体膜を部分的に除去することで、島状の第１の半導体膜及び島状の第２の半導体膜を形成し、前記島状の第３の半導体膜が形成されている第１の領域は、前記島状の第２の半導体膜が形成されている第２の領域と重なっており、なおかつ、前記第１の領域の周縁部と前記第２の領域の周縁部は部分的に、或いは完全に離れている。
【発明の効果】
【００１６】
上記構成により、同一の形状を有するマスクを用いながらも、最上層のｐ層或いはｎ層の形状を加工するためのレジストマスクのパターンを、ｉ層の形状を加工するためのレジストマスクのパターンよりも、１回り小さく形成することができる。よって、最上層のｐ層或いはｎ層のパターンが、その下層に位置するｉ層のパターンよりも１回り小さいダイオードを、形成することができる。
【００１７】
よって、マスクの枚数を増やすことなく、高い整流性が得られるダイオードを用いた半導体装置の作製方法を提供することができる。或いは、マスクの枚数を増やすことなく、暗電流を抑えることができるフォトダイオードを用いた光電変換装置の作製方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】半導体装置の作製方法を示す図。
【図２】半導体装置の作製方法を示す図。
【図３】フォトレジスト層の露光の様子を示す図。
【図４】フォトレジスト層の露光の様子を示す図。
【図５】ダイオードの斜視図。
【図６】未露光領域の形状を示す図。
【図７】未露光領域の形状を示す図。
【図８】太陽電池の作製方法を示す図。
【図９】フォトＩＣの回路図。
【図１０】フォトＩＣの上面図。
【図１１】半導体装置の作製方法を示す図。
【図１２】半導体装置の作製方法を示す図。
【図１３】半導体装置の作製方法を示す図。
【図１４】フォトＩＣの斜視図。
【図１５】フォトＩＣのブロック図。
【図１６】電子機器の図。
【図１７】ダイオードの断面を走査透過電子顕微鏡により撮影したＳＴＥＭ像と、ダイオードの上面を光学顕微鏡により撮影した写真。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
なお、本発明は、太陽電池、フォトＩＣ、タッチパネルなどの光電変換装置の他に、マイクロプロセッサ、画像処理回路などの集積回路や、ＲＦタグ、半導体表示装置等、ダイオードを用いたありとあらゆる半導体装置の作製に用いることができる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含まれる。
【００２１】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置、或いは光電変換装置が有するダイオードの作製方法について説明する。
【００２２】
まず、図１（Ａ）に示すように、基板１００上に、ｐ層１０１、ｉ層１０２、ｎ層１０３を順に積層するように形成する。
【００２３】
なお、本実施の形態では、ダイオードの作製方法に焦点を絞って説明を行う。実際の半導体装置或いは光電変換装置の作製においては、絶縁膜や、ダイオードと他の回路素子との接続を行うための導電膜などを、ｐ層１０１、ｉ層１０２、ｎ層１０３の形成前に形成する。
【００２４】
ｐ層１０１、ｉ層１０２、ｎ層１０３は、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により形成された、非晶質半導体膜、多結晶半導体膜、微結晶半導体膜などを用いて形成することができる。これらの作製方法を用いる場合、ｐ層１０１、ｉ層１０２、ｎ層１０３は、その界面にゴミなどが付着するのを防ぐために、大気に曝さずに連続して形成することが望ましい。
【００２５】
または、ＳＯＩ法で形成された単結晶半導体膜を、ｐ層１０１、ｉ層１０２、ｎ層１０３として用いても良い。単結晶半導体膜を用いる場合、ダイオード内において、キャリアの移動を阻害する要因となる結晶欠陥が少ない。よって、ダイオードのより高速でのスイッチング特性を確保することができる。或いは、フォトダイオードの光電変換効率を高めることが出来る。
【００２６】
また、ｐ層１０１、ｉ層１０２、ｎ層１０３に用いられる半導体の材料として、珪素、炭化シリコンを含む珪素、ゲルマニウム、シリコンゲルマニウムなどを用いることができる。
【００２７】
例えば、非晶質珪素を用いたｐ層１０１、ｉ層１０２、ｎ層１０３は、モノシラン、ジシランなどの珪素を含む成膜ガスを、グロー放電分解することにより形成することができる。具体的には、例えば、プラズマＣＶＤ法を用いる場合、モノシランと水素の流量をそれぞれ２５ｓｃｃｍ、反応圧力を４０Ｐａ、基板温度２５０℃、高周波（６０ＭＨｚ）とすれば良い。
【００２８】
また、ｐ層１０１は、例えばｐ型を付与する不純物元素としてボロンを用いる場合、ボラン、ジボラン、三フッ化ホウ素などを、成膜ガスに加えることで形成することができる。ｎ層１０３は、例えばｎ型を付与する不純物元素として例えばリンを用いる場合、ホスフィンなどを、成膜ガスに加えることで形成することができる。
【００２９】
なお、ｉ層１０２に用いられる半導体は、含まれるｐ型若しくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。ｉ層１０２には、周期表第１３族若しくは第１５族の不純物元素を有するものも、その範疇に含む。すなわち、ｉ型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ｉ型の半導体は、ｐ型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。
【００３０】
また、炭化珪素を有する非晶質珪素を用いたｐ層１０１、ｉ層１０２、ｎ層１０３は、炭素を含む気体と珪素を含む気体とを成膜ガスとして用い、該成膜ガスをグロー放電分解することにより形成することができる。炭素を含む気体としては、メタン、エタンなどが挙げられる。珪素を含む気体としては、シラン、ジシランが挙げられる。珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【００３１】
また、珪素を有する微結晶半導体を用いたｐ層１０１、ｉ層１０２、ｎ層１０３は、珪素を含む気体を水素で希釈したガスを用い、周波数が数十ＭＨｚ乃至数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いることで形成できる。珪素を含む気体は、シラン、ジシランなどの水素化シリコン、フッ化シリコンまたは塩化シリコンを用いればよい。また、水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガスで希釈してもよい。
【００３２】
また、多結晶半導体を用いたｐ層１０１、ｉ層１０２、ｎ層１０３は、非晶質半導体または微結晶半導体を、レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する触媒元素を用いた熱結晶化法等を単独で、或いは複数組み合わせて実施することで、形成することができる。また、多結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などを用いて、直接形成しても良い。
【００３３】
なお、ｉ層１０２を形成する前に、ｐ層１０１の表面に水素を用いてプラズマ処理を施すことで、ｐ層１０１とｉ層１０２の界面における結晶欠陥の数を減らすことが出来る。具体的には、例えば、水素の流量を１７５ｓｃｃｎとし、反応圧力６７Ｐａ、基板温度２５０℃、高周波（１３．５６ＭＨｚ）とし、ｐ層１０１の表面にプラズマ処理を行う。上記プラズマ処理において、水素にアルゴンを加えても良い。アルゴンを加える場合、その流量を、例えば６０ｓｃｃｍとすれば良い。
【００３４】
なお、本実施の形態では、ｐ層１０１、ｉ層１０２、ｎ層１０３を順に積層することでｐｉｎ接合を形成する場合を例示しているが、本発明はこの構成に限定されない。ｎ層１０３、ｉ層１０２、ｐ層１０１の順に積層することで、ｐｉｎ接合を形成するようにしても良い。
【００３５】
次いで、図１（Ｂ）に示すように、最上層のｎ層１０３上にフォトレジスト層１０４を形成する。フォトレジスト層１０４は、ポジ型のレジストを用い、塗布法などにより形成することができる。例えば、本実施の形態では、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）と、ノボラック樹脂と、感光剤の混合物を、レジストとして用いる。そして、具体的には、レジストを塗布した後、例えば、１１０℃、１５０秒の加熱処理（プリべーク）を施すことで、フォトレジスト層１０４を形成することができる。
【００３６】
次いで、図１（Ｃ）に示すように、フォトレジスト層１０４に対して露光を複数回行った後、露光後のフォトレジスト層１０４を現像することで、ｎ層１０３上にレジストマスク１０５を選択的に形成する。そして、該レジストマスク１０５を用いてｎ層１０３をエッチングすることで、所望の形状に加工（パターニング）された島状のｎ層１０６が形成される。
【００３７】
本発明の一態様では、ｎ層１０３の形状を加工するためのレジストマスク１０５を形成する際、フォトレジスト層１０４の露光は、同一の形状を有するマスクを用いて、複数回に渡って行われる。さらに、本発明の一態様では、各露光により上記フォトレジスト層１０４において形成される像、すなわち、露光されていない未露光領域からなる像を、部分的に重ね合わせる。上記像が重ね合わされた領域は、１回も露光されていない未露光領域となり、それ以外の領域は、少なくとも１回は露光された露光領域となる。
【００３８】
そして、フォトレジスト層１０４はポジ型のレジストを用いているので、露光後の現像により、露光領域が選択的に除去され、未露光領域が残存する。この、フォトレジスト層１０４のうち、現像後において残存した部分が、ｎ層１０３の形状を加工するためのレジストマスク１０５となる。
【００３９】
例えば、フォトレジスト層１０４に対して露光を２回行う場合について考察する。図３（Ａ）に示すように、１回目の露光では、マスク２００により露光装置からの光が部分的に遮蔽され、フォトレジスト層１０４に未露光領域２０１が形成される。次いで、図３（Ｂ）に示すように、マスク２００に対するフォトレジスト層１０４の相対的な位置を移動させた後、２回目の露光を行う。２回目の露光でも、マスク２００により露光装置からの光が部分的に遮蔽され、フォトレジスト層１０４に未露光領域２０２が形成される。
【００４０】
そして、１回目の露光による未露光領域２０１と、２回目の露光による未露光領域２０２とは部分的に重なっている。この、未露光領域２０１と未露光領域２０２が重なることで得られる領域は、１回も露光がなされていない未露光領域２０３となる。また、未露光領域２０３以外の領域は、上記２回の露光により、露光装置からの光が少なくとも１回は照射されたことになるので、露光領域２０４となる。
【００４１】
なお、本発明の一態様では、複数回の露光によりフォトレジスト層１０４において形成される未露光領域の像は、多角形であることが望ましく、三角形または四角形であることがさらに望ましい。そして、複数回の露光によりフォトレジスト層１０４において形成される未露光領域の各像は、ほぼ互いに平行関係にあることが望ましい。上記構成により、少ない露光回数であっても、重なり合う領域を、上記各像の形状に対して、内側に一定のオフセットをかけた形状にすることができる。すなわち、未露光領域の各像の周縁部と、重なり合う領域の周縁部とが、一定の間隔を有し、なおかつ、未露光領域の各像よりも重なり合う領域の方を一回り小さくすることができる。そのため、後に形成される最上層のｐ層或いはｎ層の周縁部と、その下層に位置するｉ層の周縁部とを、互いに重なることなく離隔させることができる。さらには、後に形成される最上層のｐ層或いはｎ層の周縁部と、その下層に位置するｉ層の周縁部とを、互いに重なることなく、一定の間隔を有するように離隔させることができる。
【００４２】
具体的に、図３では、未露光領域２０１と未露光領域２０２とが、マスク２００の形状を反映し、矩形状を有している場合を例示している。そして、未露光領域２０１と未露光領域２０２とが重なり合うことで形成される未露光領域２０３の形状も矩形である。すなわち、未露光領域２０３は、未露光領域２０１及び未露光領域２０２に対して、内側に一定のオフセットをかけた形状を有している。
【００４３】
上記複数回の露光により、１回の露光により形成されるレジストマスクよりも、１回り小さい形状を有するレジストマスク１０５を形成することができる。レジストマスク１０５を現像により形成した後は、例えば、１１５℃、２００秒の加熱処理（ポストベーク）を施し、レジストマスク１０５内の溶媒、水分を除去しておくことが望ましい。
【００４４】
そして、ｎ層１０３のエッチングは、レジストマスク１０５を用いたドライエッチング、ウェットエッチングを用いることができる。
【００４５】
ドライエッチングで行う場合、エッチングガスには、塩素、塩化硼素、塩化珪素または四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄または弗化窒素などのフッ素系ガス、酸素などを適宜用いることができる。また、ドライエッチングは、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等を用いれば良い。
【００４６】
例えば、ＩＣＰエッチング法を用いる場合、塩素の流量１２０ｓｃｃｍ、六フッ化硫黄の流量３６０ｓｃｃｍ、酸素の流量８０ｓｃｃｍ、反応圧力１．０Ｐａ、コイル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力５０００Ｗ、下部電極（バイアス側）に投入する電力５００Ｗとすれば良い。
【００４７】
なお、ｎ層１０３のエッチングにより、ｎ層１０３の下層に位置するｉ層１０２の露出した領域が、オーバーエッチングされても良い。ただし、ｉ層１０２のオーバーエッチングにより、最下層に位置するｐ層１０１が露出することのないように、ｎ層１０３のエッチングを行うようにする。
【００４８】
なお、ドライエッチングを用いる場合、ｎ層１０３とｉ層１０２の選択比を確保することが難しいので、ｎ層１０３のパターニングは時間で制御する。例えば、上記条件を用いたＩＣＰエッチング法で、膜厚が８０ｎｍのｎ層１０３をパターニングし、なおかつ、ｉ層１０２を膜厚２００ｎｍ分だけオーバーエッチさせる場合、エッチング時間を３５ｓｅｃとすれば良い。
【００４９】
また、ウェットエッチングを用いる場合、エッチング液には、水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ、略称：ＴＭＡＨ）溶液を用いることができる。ウェットエッチングの場合も、ｎ層１０３とｉ層１０２の選択比を確保することが難しいので、ｎ層１０３のパターニングは時間で制御することが望ましい。
【００５０】
エッチングによりｎ層１０６を形成した後は、アッシング等によりレジストマスク１０５を除去する。
【００５１】
次いで、図１（Ｄ）に示すように、最上層のｎ層１０６及びｉ層１０２上にフォトレジスト層１０７を形成する。フォトレジスト層１０７は、フォトレジスト層１０４と同様に、ポジ型のレジストを用い、塗布法などにより形成することができる。具体的なレジストの材料及びその作製方法については、フォトレジスト層１０４と同じであるので、ここでは説明を省略する。
【００５２】
次いで、図１（Ｅ）に示すように、フォトレジスト層１０７に対して露光を行った後、露光後のフォトレジスト層１０７を現像することで、ｎ層１０６及びｉ層１０２上にレジストマスク１０８を選択的に形成する。そして、該レジストマスク１０８を用いてｉ層１０２及びｐ層１０１をエッチングすることで、所望の形状に加工（パターニング）されたｉ層１０９及びｐ層１１０が形成される。
【００５３】
本発明の一態様では、ｉ層１０２及びｐ層１０１の形状を加工するためのレジストマスク１０８を形成する際、フォトレジスト層１０７の露光は、レジストマスク１０５を形成する際に用いたマスクと、同一の形状を有するマスクを用いる。そして、露光により上記フォトレジスト層１０７において形成される像、すなわち、露光されていない未露光領域からなる像がｎ層１０６と重なるように、露光を行う。
【００５４】
例えば、図４に、フォトレジスト層１０４に対して露光を２回行うことで形成される未露光領域２０３と、フォトレジスト層１０７に対して露光を行うことで形成される未露光領域２０５の位置関係を、模式的に示す。
【００５５】
図４に示すように、フォトレジスト層１０７に対する露光では、マスク２００により露光装置からの光が部分的に遮蔽されることで、フォトレジスト層１０７に未露光領域２０５と露光領域２０６が形成される。未露光領域２０５の一部は、フォトレジスト層１０４に形成される未露光領域２０３と重なっている。
【００５６】
なお、未露光領域２０５の周縁部と、未露光領域２０３の周縁部は、部分的に重なっていても良いが、離隔していることが望ましい。前者の構成の場合、ｎ層１０６の周縁部と、ｉ層１０９の周縁部とを部分的に離隔させることができ、ｉ層１０９の側面にｎ層１０６とｐ層１１０を結ぶ電流の経路が形成されるのを防ぐことができる。後者の場合、ｎ層１０６の周縁部と、ｉ層１０９の周縁部とを完全に離隔させることができ、ｉ層１０９の側面にｎ層１０６とｐ層１１０を結ぶ電流の経路が形成されるのを、前者の場合よりもさらに防ぐことができる。そして、電流の経路が形成されるのを防ぐことで、ｎ層１０６、ｉ層１０９、ｐ層１１０で形成されるダイオードの、ブレークダウン電圧の絶対値が小さくなるのを防ぐことができ、整流性を高めることができる。また、電流の経路が形成されるのを防ぐことで、ｎ層１０６、ｉ層１０９、ｐ層１１０で形成されるフォトダイオードの、暗電流を抑えることができる。
【００５７】
また、フォトレジスト層１０４に対する露光の場合と同様に、本発明の一態様では、露光によりフォトレジスト層１０７において形成される未露光領域の像は、多角形であることが望ましく、三角形または四角形であることがさらに望ましい。そして、露光によりフォトレジスト層１０７において形成される未露光領域は、複数回の露光によりフォトレジスト層１０４において形成される未露光領域の形状に対して、外側に一定のオフセットをかけた形状であることが望ましい。
【００５８】
具体的に、図４では、未露光領域２０５が、マスク２００の形状を反映し、矩形状を有している場合を例示している。そして、未露光領域２０５は、未露光領域２０３に対して、外側に一定のオフセットをかけた形状を有している。上記構成により、図４に示すように、未露光領域２０５の周縁部と、未露光領域２０３の周縁部とを、ほぼ一定の間隔で離隔させることができる。そのため、間隔の狭い箇所においてｎ層１０６とｐ層１１０を結ぶ電流の経路が形成されるのを防ぐことができる。したがって、ｎ層１０６、ｉ層１０９、ｐ層１１０で形成されるダイオードの、ブレークダウン電圧の絶対値が小さくなるのを、さらに効果的に防ぐことができ、整流性を高めることができる。また、ｎ層１０６、ｉ層１０９、ｐ層１１０で形成されるフォトダイオードの、暗電流をさらに抑えることができる。
【００５９】
なお、図３、図４では、マスクの形状と、当該マスクを用いた１回の露光により形成される未露光領域の形状とが、等倍の関係である場合を例示しているが、本発明はこの構成に限定されない。未露光領域の形状が、マスクの形状を縮小させたものであっても良い。
【００６０】
フォトレジスト層１０４、フォトレジスト層１０７の露光は、例えば、プロキシミティ露光方式、ミラープロジェクション露光方式、ステッパ露光方式などの公知の露光方式を採用した露光装置を用いることができる。
【００６１】
そして、フォトレジスト層１０７はポジ型のレジストを用いているので、露光後の現像により、露光領域が選択的に除去され、未露光領域が残存する。この、フォトレジスト層１０７のうち、現像後において残存した部分が、ｉ層１０２及びｐ層１０１の形状を加工するためのレジストマスク１０８となる。
【００６２】
レジストマスク１０８を現像により形成した後は、レジストマスク１０５の場合と同様に、ポストベークを施し、レジストマスク１０８内の溶媒、水分を除去しておくことが望ましい。
【００６３】
そして、ｉ層１０２及びｐ層１０１のエッチングは、ｎ層１０３のエッチングの場合と同様に、レジストマスク１０８を用いたドライエッチング、ウェットエッチングを用いることができる。
【００６４】
例えば、オーバーエッチ後の膜厚が２００ｎｍのｉ層１０２及び膜厚が６０ｎｍのｐ層１０１を、ＩＣＰエッチング法を用いたドライエッチングでパターニングする場合、四フッ化メタンの流量４００ｓｃｃｍ、酸素の流量４００ｓｃｃｍ、反応圧力１０．０Ｐａ、コイル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力５０００Ｗ、下部電極（バイアス側）に投入する電力５００Ｗとし、エッチング時間を２００ｓｅｃとすれば良い。
【００６５】
エッチングにより島状のｉ層１０９及びｐ層１１０を形成した後は、図１（Ｆ）に示すように、アッシング等によりレジストマスク１０８を除去する。上記工程により、ｐ層１１０、ｉ層１０９、ｎ層１０６が積層された構成を有するダイオードを形成することができる。
【００６６】
図５に、図１（Ｆ）に示すダイオードの斜視図を示す。本発明の一態様では、同一の形状を有するマスクを用いながらも、ｎ層１０６を形成するためのレジストマスク１０５のパターンを、ｉ層１０９及びｐ層１１０を形成するためのレジストマスク１０８のパターンよりも、１回り小さく形成することができる。そのため、図５に示すように、マスクの枚数を増やすことなく、ｉ層１０９及びｐ層１１０よりも１回り小さいパターンを有するｎ層１０６を、形成することができる。
【００６７】
よって、マスクの枚数を増やすことなく、高い整流性が得られるダイオードを用いた半導体装置を作製することができる。或いは、マスクの枚数を増やすことなく、暗電流を抑えることができるフォトダイオードを用いた光電変換装置を作製することができる。
【００６８】
次いで、図１７（Ａ）に、本実施の形態に示した作製方法を用いて形成されたダイオードの断面を、走査透過電子顕微鏡により撮影したＳＴＥＭ像を示す。図１７（Ａ）では、ｐ層１７０１、ｉ層１７０２、ｎ層１７０３が、下から順に積層されているダイオードの断面を観察することができる。なお、図１７（Ａ）に示すダイオードは、ｐ層１７０１とｎ層１７０３が微結晶の珪素を用いて形成されており、ｉ層１７０２は非晶質の珪素を用いて形成されている。
【００６９】
そして、図１７（Ａ）に示すダイオードでは、最上層に位置するｎ層１７０３の周縁部１７０４と、その下層に位置するｉ層１７０２の周縁部１７０５の間には、約３．１μｍの間隔ｄが設けられている。この様に、ｎ層１７０３の周縁部１７０４と、その下層に位置するｉ層１７０２の周縁部１７０５の間に距離が設けられることで、ｉ層１７０２の側面にｎ層１７０３とｐ層１７０１を結ぶ電流の経路が形成されるのを防ぐことができる。
【００７０】
また、図１７（Ｂ）に、図１７（Ａ）に示すダイオードの上面を光学顕微鏡により撮影した、倍率５００倍の写真を示す。図１７（Ｂ）の写真から、ｎ層１７０３の周縁部とｉ層１７０２の周縁部の間に、一定の間隔ｄが設けられているのが分かる。
【００７１】
なお、一のレジストマスクを用いて、積層されたｐ層、ｉ層、ｎ層を一括でエッチングする場合、ｉ層の膜厚やエッチングの条件にもよるが、エッチング時にレジストマスクが後退することで、エッチング後のｉ層の端部に傾斜が形成されることがある。この場合も、最上層のｎ層の周縁部と、その下層に位置するｉ層の周縁部の間に距離が設けられる。しかし、レジストマスクの後退を利用して上記周縁部間に意図的に距離を設ける場合には、ｉ層の膜厚、レジストマスクの膜厚、エッチング条件など、全てを最適化せねばならず、周縁部間の距離を精密に制御するのが容易ではない。本発明の一態様に係る作製方法では、露光領域をずらすだけで良いので、複雑なプロセスを伴うことなく、上記周縁部間の距離を任意に設定することができる。
【００７２】
また、ネガ型のレジストを用いてフォトレジスト層を作製する場合だと、複数の露光領域が重なり合う領域を、レジストマスクが形成される領域にする必要がある。そのため、全ての露光領域が重なり合う領域のみ適切な露光量とし、それ以外の領域では露光量不足となるように、各露光における露光量をレジストの感度に合わせて設定し直す必要がある。しかし、本発明の一態様に係る作製方法では、ポジ型のレジストを用いてフォトレジスト層を作製しているため、１回の露光によりレジストマスクを形成する場合でも、複数回の露光によりレジストマスクを形成する場合でも、各露光によりフォトレジスト層に照射される露光量は同じで良い。よって、露光装置における露光量の設定が煩雑になることがない。
【００７３】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる、半導体装置、或いは光電変換装置が有するダイオードの作製方法について説明する。
【００７４】
まず、図２（Ａ）に示すように、基板３００上に、ｐ層３０１、ｉ層３０２、ｎ層３０３を順に積層するように形成する。
【００７５】
なお、本実施の形態においても、実施の形態１と同様に、ダイオードの作製方法に焦点を絞って説明を行う。実際の半導体装置或いは光電変換装置の作製においては、絶縁膜や、ダイオードと他の回路素子との接続を行うための導電膜などを、ｐ層３０１、ｉ層３０２、ｎ層３０３の形成前に形成する。
【００７６】
また、ｐ層３０１、ｉ層３０２、ｎ層３０３に用いられる半導体材料、半導体材料の結晶構造、及び作製方法については、実施の形態１に示したｐ層１０１、ｉ層１０２、ｎ層１０３と同様であるので、本実施の形態では説明を省略する。
【００７７】
なお、本実施の形態では、ｐ層３０１、ｉ層３０２、ｎ層３０３を順に積層することでｐｉｎ接合を形成する場合を例示しているが、本発明はこの構成に限定されない。ｎ層３０３、ｉ層３０２、ｐ層３０１の順に積層することで、ｐｉｎ接合を形成するようにしても良い。
【００７８】
次いで、図２（Ｂ）に示すように、最上層のｎ層３０３上にフォトレジスト層３０４を形成する。フォトレジスト層３０４は、ポジ型のレジストを用い、塗布法などにより形成することができる。フォトレジスト層３０４の具体的な材料、及びその作製方法については、実施の形態１に示したフォトレジスト層１０４と同様であるので、本実施の形態では説明を省略する。
【００７９】
次いで、図２（Ｃ）に示すように、フォトレジスト層３０４に対して露光を行った後、露光後のフォトレジスト層３０４を現像することで、ｎ層３０３上にレジストマスク３０５を選択的に形成する。そして、該レジストマスク３０５を用いてｐ層３０１、ｉ層３０２及びｎ層３０３をエッチングすることで、所望の形状に加工（パターニング）された島状のｐ層３０６、ｉ層３０７及びｎ層３０８が形成される。
【００８０】
フォトレジスト層３０４はポジ型のレジストを用いているので、露光後の現像により、露光領域が選択的に除去され、未露光領域が残存する。この、フォトレジスト層３０４のうち、現像後において残存した部分がレジストマスク３０５となる。
【００８１】
レジストマスク３０５を現像により形成した後は、実施の形態１に示したレジストマスク１０５の場合と同様に、ポストベークを施し、レジストマスク３０５内の溶媒、水分を除去しておくことが望ましい。
【００８２】
そして、ｐ層３０１、ｉ層３０２及びｎ層３０３のエッチングは、レジストマスク３０５を用いたドライエッチング、ウェットエッチングにより行うことができる。エッチングの詳細については、実施の形態１において示したｎ層１０３のエッチング、またはｉ層１０２、ｐ層１０１のエッチングについての記載を参照することができる。
【００８３】
エッチングによりｐ層３０６、ｉ層３０７及びｎ層３０８を形成した後は、アッシング等によりレジストマスク３０５を除去する。
【００８４】
次いで、図２（Ｄ）に示すように、ｐ層３０６、ｉ層３０７及びｎ層３０８を覆うように、フォトレジスト層３０９を形成する。フォトレジスト層３０９は、フォトレジスト層３０４と同様に、ポジ型のレジストを用い、塗布法などにより形成することができる。具体的なレジストの材料及びその作製方法については、実施の形態１に示したフォトレジスト層１０４と同様であるので、本実施の形態では説明を省略する。
【００８５】
次いで、図２（Ｅ）に示すように、フォトレジスト層３０９に対して露光を複数回行った後、露光後のフォトレジスト層３０９を現像することで、ｎ層３０８上にレジストマスク３１０を選択的に形成する。そして、該レジストマスク３１０を用いてｎ層３０８をエッチングすることで、所望の形状に加工（パターニング）されたｎ層３１１が形成される。
【００８６】
本発明の一態様では、ｎ層３０８の形状を加工するためのレジストマスク３１０を形成する際、フォトレジスト層３０９の露光は、レジストマスク３０５を形成する際に用いたマスクと同一の形状を有するマスクを用いて、複数回に渡って行われる。さらに、各露光により上記フォトレジスト層３０９において形成される像、すなわち、露光されていない未露光領域からなる像を、部分的に重ね合わせる。上記像が重ね合わされた領域は、最終的に１回も露光されていない未露光領域となり、それ以外の領域は、少なくとも１回は露光された露光領域となる。上記複数回の露光により、１回の露光により形成されるレジストマスク３０５よりも、１回り小さい形状を有するレジストマスク３１０を形成することができる。
【００８７】
さらに、本実施の形態では、複数回の露光により形成される上記未露光領域が、ｎ層３０８と重なるように、露光を行う。
【００８８】
なお、複数回の露光によりフォトレジスト層３０９に形成される未露光領域の周縁部と、先に行われた露光によりフォトレジスト層３０４に形成される未露光領域の周縁部とは、部分的に重なっていても良いが、離隔していることが望ましい。前者の構成の場合、ｎ層３１１の周縁部と、ｉ層３０７の周縁部とを部分的に離隔させることができ、ｉ層３０７の側面にｎ層３１１とｐ層３０６を結ぶ電流の経路が形成されるのを防ぐことができる。後者の場合、ｎ層３１１の周縁部と、ｉ層３０７の周縁部とを完全に離隔させることができ、ｉ層３０７の側面にｎ層３１１とｐ層３０６を結ぶ電流の経路が形成されるのを、前者の場合よりもさらに防ぐことができる。そして、電流の経路が形成されるのを防ぐことで、ｎ層３１１、ｉ層３０７、ｐ層３０６で形成されるダイオードの、ブレークダウン電圧の絶対値が小さくなるのを防ぐことができ、整流性を高めることができる。また、電流の経路が形成されるのを防ぐことで、ｎ層３１１、ｉ層３０７、ｐ層３０６で形成されるフォトダイオードの、暗電流を抑えることができる。
【００８９】
また、フォトレジスト層３０４に形成される未露光領域と、フォトレジスト層３０９に形成される未露光領域は、多角形であることが望ましく、三角形または四角形であることがさらに望ましい。そして、複数回の露光によりフォトレジスト層３０９において形成される未露光領域は、露光によりフォトレジスト層３０４において形成される未露光領域の形状に対して、内側に一定のオフセットをかけた形状を有していることが望ましい。
【００９０】
上記構成により、上記２つの未露光領域をほぼ一定の間隔で離隔させることができるため、間隔の狭い箇所においてｎ層３１１とｐ層３０６を結ぶ電流の経路が形成されるのを防ぐことができる。したがって、ｎ層３１１、ｉ層３０７、ｐ層３０６で形成されるダイオードの、ブレークダウン電圧の絶対値が小さくなるのを、さらに効果的に防ぐことができ、整流性を高めることができる。また、ｎ層３１１、ｉ層３０７、ｐ層３０６で形成されるフォトダイオードの、暗電流をさらに抑えることができる。
【００９１】
なお、フォトレジスト層３０４、フォトレジスト層３０９の露光は、実施の形態１に示した露光方式を採用した露光装置を、用いることができる。
【００９２】
そして、フォトレジスト層３０９はポジ型のレジストを用いているので、露光後の現像により、露光領域が選択的に除去され、未露光領域が残存する。この、フォトレジスト層３０９のうち、現像後において残存した部分が、ｎ層３０８の形状を加工するためのレジストマスク３１０となる。
【００９３】
レジストマスク３１０を現像により形成した後は、実施の形態１に示したレジストマスク１０５の場合と同様に、ポストベークを施し、レジストマスク３１０内の溶媒、水分を除去しておくことが望ましい。
【００９４】
そして、ｎ層３０８のエッチングは、実施の形態１に示したｎ層１０３のエッチング、またはｉ層１０２、ｐ層１０１のエッチングの場合と同様に、レジストマスク３１０を用いたドライエッチング、またはウェットエッチングにより行うことができる。
【００９５】
なお、ｎ層３０８のエッチングにより、ｎ層３０８の下層に位置するｉ層３０７の露出した領域が、オーバーエッチングされても良い。ただし、ｉ層３０７のオーバーエッチングにより、最下層に位置するｐ層３０６が露出することのないように、ｎ層３０８のエッチングを行うようにする。
【００９６】
エッチングによりｉ層３０７及びｐ層３０６を形成した後は、図２（Ｆ）に示すように、アッシング等によりレジストマスク３１０を除去する。上記工程により、ｐ層３０６、ｉ層３０７、ｎ層３１１が積層された構成を有するダイオードを形成することができる。
【００９７】
本発明の一態様では、同一の形状を有するマスクを用いながらも、ｎ層３１１を形成するためのレジストマスク３１０のパターンを、ｉ層３０７及びｐ層３０６を形成するためのレジストマスク３０５のパターンよりも、１回り小さく形成することができる。そのため、マスクの枚数を増やすことなく、ｉ層３０７及びｐ層３０６よりも１回り小さいパターンを有するｎ層３１１を、形成することができる。
【００９８】
よって、マスクの枚数を増やすことなく、高い整流性が得られるダイオードを用いた半導体装置を作製することができる。或いは、マスクの枚数を増やすことなく、暗電流を抑えることができるフォトダイオードを用いた光電変換装置を作製することができる。
【００９９】
また、本発明の一態様に係る作製方法では、複雑なプロセスを伴うことなく、露光領域をずらすだけで、ｎ層３１１の周縁部とｉ層３０７の周縁部間の距離を任意に設定することができる。
【０１００】
また、実施の形態１でも説明したように、本発明の一態様に係る作製方法では、ポジ型のレジストを用いてフォトレジスト層を作製している。そのため、１回の露光によりレジストマスクを形成する場合でも、複数回の露光によりレジストマスクを形成する場合でも、１回の露光によりフォトレジスト層に照射される露光量は同じで良く、露光装置における露光量の設定が煩雑になることがない。
【０１０１】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１０２】
（実施の形態３）
本実施の形態では、マスクにより光が遮蔽されることで形成される、未露光領域の形状について説明する。
【０１０３】
本発明の一態様では、１回の露光によりフォトレジスト層に形成される未露光領域の像が、三角形または四角形などの多角形であることが望ましい。上記形状を有するマスクを用いることで、少ない露光回数で、最上層のｐ層或いはｎ層の周縁部と、その下層に位置するｉ層の周縁部とを、互いに重なることなく離隔させることができる。さらには、最上層のｐ層或いはｎ層の周縁部と、その下層に位置するｉ層の周縁部とを、互いに重なることなく、一定の間隔を有するように離隔させることができる。
【０１０４】
図６（Ａ）に、矩形状の未露光領域４０１と未露光領域４０２とが重なり合う領域に、１回り小さい矩形状の未露光領域４０３が形成されている様子を示す。
【０１０５】
未露光領域４０１と未露光領域４０２は、矩形状であり、なおかつ、ほぼ互いに平行関係にある。上記構成により、未露光領域４０３を、未露光領域４０１または未露光領域４０２の形状に対して、内側に一定のオフセットをかけた形状にすることができる。
【０１０６】
図６（Ｂ）に、未露光領域４０４と、未露光領域４０３とが、重なり合っている様子を示す。未露光領域４０４は、未露光領域４０１及び未露光領域４０２と同一の形状を有する。そして、未露光領域４０４には、ダイオードのｉ層と、最下層の半導体膜（ｎ層またはｐ層）が形成される。また、未露光領域４０３には、ダイオードの最上層の半導体膜（ｎ層またはｐ層）が形成される。
【０１０７】
未露光領域４０３は、未露光領域４０４の形状に対して、内側に一定のオフセットをかけた形状を有している。そのため、未露光領域４０４と未露光領域４０３とを、対応する辺どうしがほぼ一定の間隔を有するように、配置することができる。すなわち、間隔Ｄ１、間隔Ｄ２、間隔Ｄ３、間隔Ｄ４が全て等しくなるように、未露光領域４０３と未露光領域４０４とを配置することができる。
【０１０８】
上記構成により、間隔の狭い箇所において、ｎ層とｐ層を結ぶ電流の経路がｉ層の側面に形成されるのを防ぐことができる。よって、ダイオードのブレークダウン電圧の絶対値が小さくなるのを防ぐことができ、整流性を高めることができる。また、ｎ層、ｉ層、ｐ層で形成されるフォトダイオードの、暗電流をさらに抑えることができる。
【０１０９】
また、本発明の一態様に係る作製方法では、発明を実施する者が、間隔Ｄ１、間隔Ｄ２、間隔Ｄ３、間隔Ｄ４の値を、複雑なプロセスを伴うことなく、任意に設定することができる。
【０１１０】
なお、未露光領域４０４と未露光領域４０３は、必ずしも、その周縁部が重なることなく離隔している必要はなく、部分的に周縁部が重なっていても良い。周縁部が重なることなく離隔していることで、ｎ層とｐ層を結ぶ電流の経路がｉ層の側面に形成されるのを防ぐという効果を最も高くすることができるが、部分的に周縁部が重なっていても、上記効果を得ることはできる。
【０１１１】
次いで、図７（Ａ）に、三角形状の未露光領域４１１と未露光領域４１２とが重なり合う領域に、１回り小さい三角形状の未露光領域４１３が形成されている様子を示す。
【０１１２】
未露光領域４１１と未露光領域４１２は、三角形状であり、なおかつ、ほぼ互いに平行関係にある。上記構成により、未露光領域４１３を、未露光領域４１１または未露光領域４１２の形状に対して、内側に一定のオフセットをかけた形状にすることができる。
【０１１３】
図７（Ｂ）に、未露光領域４１４と、未露光領域４１３とが、重なり合っている様子を示す。未露光領域４１４は、未露光領域４１１及び未露光領域４１２と同一の形状を有する。そして、未露光領域４１４には、ダイオードのｉ層と、最下層の半導体膜（ｎ層またはｐ層）が形成される。また、未露光領域４１３には、ダイオードの最上層の半導体膜（ｎ層またはｐ層）が形成される。
【０１１４】
未露光領域４１３は、未露光領域４１４の形状に対して、内側に一定のオフセットをかけた形状を有している。そのため、未露光領域４１４と未露光領域４１３とを、対応する辺どうしがほぼ一定の間隔を有するように、配置することができる。すなわち、間隔Ｅ１、間隔Ｅ２、間隔Ｅ３が全て等しくなるように、未露光領域４１３と未露光領域４１４とを配置することができる。
【０１１５】
上記構成により、間隔の狭い箇所において、ｎ層とｐ層を結ぶ電流の経路がｉ層の側面に形成されるのを防ぐことができる。よって、ダイオードのブレークダウン電圧の絶対値が小さくなるのを防ぐことができ、整流性を高めることができる。また、ｎ層、ｉ層、ｐ層で形成されるフォトダイオードの、暗電流をさらに抑えることができる。
【０１１６】
また、本発明の一態様に係る作製方法では、発明を実施する者が、間隔Ｅ１、間隔Ｅ２、間隔Ｅ３の値を、複雑なプロセスを伴うことなく、任意に設定することができる。
【０１１７】
なお、未露光領域４１４と未露光領域４１３は、必ずしも、その周縁部が重なることなく離隔している必要はなく、部分的に周縁部が重なっていても良い。周縁部が重なることなく離隔していることで、ｎ層とｐ層を結ぶ電流の経路がｉ層の側面に形成されるのを防ぐという効果を最も高くすることができるが、部分的に周縁部が重なっていても、上記効果を得ることはできる。
【０１１８】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１１９】
（実施の形態４）
本実施の形態では、光電変換装置の一つである太陽電池の作製方法について説明する。
【０１２０】
図８（Ａ）に示すように、基板５００上にパターニング（所定の形状に加工）された導電膜５０１を形成する。本実施の形態では、基板５００側から光が入射することを想定した光電変換装置を例にあげて説明しているので、基板５００は可視光に対して透光性を有していることが望ましい。例えば、基板５００として、青板ガラス、白板ガラス、鉛ガラス、強化ガラス、セラミックガラスなど市販されている様々なガラス板を用いることができる。また、アルミノシリケート酸ガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラス基板、石英基板、セラミック基板を用いることができる。プラスチック等の可撓性を有する合成樹脂からなる基板（プラスチック基板）は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１２１】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリアミド系合成繊維、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１２２】
また、本実施の形態では、基板５００側から光が入射することを想定した光電変換装置を例にあげて説明しているので、導電膜５０１は、可視光に対して透光性を有する導電材料、例えば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、酸化亜鉛を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ））、ガリウム（Ｇａ）をドープしたＺｎＯ、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いて形成することができる。また、透光性を有する導電材料として、導電性高分子材料（導電性ポリマーともいう）を用いることができる。導電性高分子材料としては、π電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及び又はその誘導体、ポリピロール及び又はその誘導体、ポリチオフェン及び又はその誘導体、これらの２種以上の共重合体などがあげられる。
【０１２３】
導電膜５０１は、４０ｎｍ乃至８００ｎｍ、好ましくは４００ｎｍ乃至７００ｎｍの膜厚となるように形成する。また、導電膜５０１のシート抵抗は、２０Ω／□乃至２００Ω／□程度とすれば良い。
【０１２４】
本実施の形態では、厚さ１．１ｍｍのソーダガラスの基板５００上に、膜厚１５０ｎｍの酸化珪素膜、表面に凹凸を有する膜厚約６００ｎｍの酸化スズを用いたベタの導電膜が順に積層された旭硝子社製の基板（商品名：Ａｓａｈｉ−Ｕ）を用いる。そして、上記ベタの導電膜をパターニングすることで、導電膜５０１を形成することが出来る。なお、導電膜５０１は、ベタの導電膜をエッチングやレーザ等でパターニングする方法の他にも、メタルマスクを用いた蒸着法、液滴吐出法などを用いて形成することができる。なお、液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１２５】
また、導電膜５０１のうち、後に形成される光電変換層５０８側の面に凹凸を形成しておくことで、導電膜５０１において光が屈折または乱反射するため、光電変換層５０８内における光の吸収率を高め、光電変換効率を高めることが出来る。
【０１２６】
次に、図８（Ｂ）に示すように、導電膜５０１上に、ｐ層５０２、ｉ層５０３、ｎ層５０４を、順に積層するように形成する。なお、最下層のｐ層５０２を形成する前に、導電膜５０１の表面における清浄度を向上させるため、ブラシ洗浄、ＰＶＡ（ポリビニルアルコール）系の多孔質体を用いた洗浄、薬液を用いた洗浄などを行い、異物を除去しておいても良い。本実施の形態では、上記ＰＶＡ（ポリビニルアルコール）系の多孔質体を用いて導電膜５０１の表面を洗浄した後、０．５％のフッ化水素水溶液を用いて導電膜５０１の表面を洗浄する。
【０１２７】
なお、ｐ層５０２、ｉ層５０３、ｎ層５０４に用いることができる半導体材料、半導体材料の結晶構造、及び作製方法については、実施の形態１に示したｐ層１０１、ｉ層１０２、ｎ層１０３と同様であるので、本実施の形態では説明を省略する。
【０１２８】
本実施の形態では、ｐ層５０２に炭化珪素を含む非晶質珪素、ｉ層５０３に非晶質珪素、ｎ層５０４に微結晶珪素を用いる場合について説明する。
【０１２９】
具体的に、炭化珪素を含むｐ型の非晶質珪素を用いたｐ層５０２は、メタン、モノシラン、水素、ジボランを、それぞれ１８ｓｃｃｍ、６ｓｃｃｍ、１５０ｓｃｃｍ、４０ｓｃｃｍの流量とし、反応圧力６７Ｐａ、基板温度２５０℃、高周波（１３．５６ＭＨｚ）として、プラズマＣＶＤ法で形成することができる。そして、ｐ層５０２の膜厚は１０ｎｍとする。
【０１３０】
また、非晶質珪素を有するｉ層５０３は、モノシラン、水素を、それぞれ２５ｓｃｃｍ、２５ｓｃｃｍの流量とし、反応圧力４０Ｐａ、基板温度２５０℃、高周波（６０ＭＨｚ）として、プラズマＣＶＤ法で形成することができる。そして、ｉ層５０３の膜厚は６０ｎｍとする。
【０１３１】
なお、ｉ層５０３を形成する前に、ｐ層５０２の表面に水素を用いてプラズマ処理を施すことで、ｐ層５０２とｉ層５０３の界面における結晶欠陥の数を減らし、光電変換効率を高めることが出来る。具体的に、本実施の形態では、水素の流量を１７５ｓｃｃｎとし、反応圧力６７Ｐａ、基板温度２５０℃、高周波（１３．５６ＭＨｚ）とし、ｐ層５０２の表面にプラズマ処理を行う。上記プラズマ処理において、水素にアルゴンを加えても良い。アルゴンを加える場合、その流量を、例えば６０ｓｃｃｍとすることができる。
【０１３２】
また、微結晶珪素を有するｎ層５０４は、モノシラン、水素、ホスフィンを、それぞれ５ｓｃｃｍ、９５０ｓｃｃｍ、４０ｓｃｃｍの流量とし、反応圧力１３３Ｐａ、基板温度２５０℃、高周波（１３．５６ＭＨｚ）として、プラズマＣＶＤ法で形成することができる。そして、ｎ層５０４の膜厚は６０ｎｍとする。
【０１３３】
なお、導電膜５０１にインジウム錫酸化物を用いる場合、導電膜５０１上に直接非晶質半導体であるｐ層５０２を形成すると、ｐ層５０２形成の際に水素が導電膜５０１中のインジウム錫酸化物を還元してしまうため、導電膜５０１の膜質が劣化することがある。インジウム錫酸化物を導電膜５０１に用いる場合、インジウム錫酸化物が還元されるのを防ぐために、インジウム錫酸化物を用いた導電膜上に、酸化スズを用いた導電膜、または、酸化亜鉛と窒化アルミニウムとの混合材料を含む導電性材料を用いた導電膜を、数十ｎｍの膜厚で積層したものを、導電膜５０１として用いることが好ましい。
【０１３４】
なお、本実施の形態では、ｐ層５０２、ｉ層５０３、ｎ層５０４を順に積層することでｐｉｎ接合を形成する場合を例示しているが、本発明はこの構成に限定されない。ｎ層５０４、ｉ層５０３、ｐ層５０２の順に積層することで、ｐｉｎ接合を形成するようにしても良い。
【０１３５】
次いで、図８（Ｃ）に示すように、ｐ層５０２、ｉ層５０３、ｎ層５０４をエッチングすることで、所望の形状に加工された島状のｐ層５０５、ｉ層５０６、ｎ層５０７を形成する。ｐ層５０２、ｉ層５０３、ｎ層５０４のエッチング方法については、実施の形態１または実施の形態２に示す方法に従って行うことができる。上記エッチングにより、ｐ層５０５、ｉ層５０６、ｎ層５０７により構成されている、複数の光電変換層５０８が形成される。
【０１３６】
次に、図８（Ｄ）に示すように、光電変換層５０８上に、パターニングされた導電膜５０９を形成する。本実施の形態では、基板５００側から光が入射することを想定した光電変換装置を例にあげて説明しているので、導電膜５０９は、光を反射しやすい導電材料、具体的にはアルミニウム、銀、チタン、タンタルなどを用いる。
【０１３７】
導電膜５０９は、４０ｎｍ乃至８００ｎｍ、好ましくは４００ｎｍ乃至７００ｎｍの膜厚となるように形成する。また、導電膜５０９のシート抵抗は、２０Ω／□乃至２００Ω／□程度とすれば良い。具体的に本実施の形態では、スパッタ法で、アルミニウムを用いた膜厚３００ｎｍの導電膜と、銀を用いた膜厚１００ｎｍの導電膜と、アルミニウムを含む酸化亜鉛を用いた膜厚６０ｎｍの導電膜とを積層し、導電膜５０９として用いる。
【０１３８】
導電膜５０９は、導電膜５０１と同様に、ベタの導電膜をエッチングやレーザ等でパターニングする方法の他にも、メタルマスクを用いた蒸着法、液滴吐出法などを用いて形成することができる。
【０１３９】
なお、基板５００上には、複数の導電膜５０１と、複数の光電変換層５０８と、複数の導電膜５０９とが形成されている。そして、導電膜５０９の１つは、光電変換層５０８の少なくとも１つと、ｎ層５０７側において電気的に接続されている。そして、上記光電変換層５０８の、ｐ層５０２側において電気的に接続されている導電膜５０１は、上記光電変換層５０８とは異なる光電変換層５０８の、ｎ層５０７側において電気的に接続されている導電膜５０９と、電気的に接続されている。すなわち、導電膜５０１と導電膜５０９により、複数の光電変換層５０８が直列に接続された構成を有している。
【０１４０】
上記作製方法を用いることで、太陽電池を作製することが出来る。
【０１４１】
本発明の一態様に係る作製方法で形成された太陽電池は、同一の形状を有するマスクを用いながらも、光電変換層５０８の最上層に位置するｎ層５０７が、その下層に位置するｉ層５０６に比べて１回り小さくパターニングされている。そのため、ｉ層５０６の側面に、ｎ層５０７とｐ層５０２とを結ぶ電流の経路が形成されるのを防ぐことができる。よって、上記電流によって開放電圧が下がり、光電変換効率が低下するのを防ぐことができる。
【０１４２】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１４３】
（実施の形態５）
本実施の形態では、本発明の一態様に係る作製方法により形成された、フォトＩＣの構成について説明する。
【０１４４】
図９に示すフォトＩＣは、フォトダイオード８０１と、フォトダイオード８０１に光が照射されることにより、該フォトダイオード８０１で生成された電流を増幅する増幅回路８０２とを有する。
【０１４５】
図９では、増幅回路８０２に、トランジスタ８０３及びトランジスタ８０４を有するカレントミラーを用いた場合を例示している。具体的に、トランジスタ８０３とトランジスタ８０４は、ゲートが互いに接続されている。また、トランジスタ８０３のソースまたはドレインのいずれか一方は、トランジスタ８０３のゲートと接続されている。そして、トランジスタ８０３は、端子１と端子２の間において、フォトダイオード８０１と直列に接続されている。また、トランジスタ８０４は、端子１と端子２の間において、フォトダイオード８０１と並列になるように接続されている。
【０１４６】
上記増幅回路８０２では、光の照射によりフォトダイオード８０１において生成した電流がトランジスタ８０３のソースとドレイン間に流れると、トランジスタ８０４のソースとドレイン間にも電流が生じる。トランジスタ８０４のソースとドレインの間に生じる電流は、トランジスタ８０３のチャネル長とチャネル幅の比と、トランジスタ８０４のチャネル長とチャネル幅の比によって制御することができる。より好ましくは、トランジスタ８０３のチャネル幅と、トランジスタ８０４のチャネル幅の比でトランジスタ８０４のソースとドレイン間に生じる電流を制御する方が、該制御をより正確に行うことができるので、望ましい。
【０１４７】
次いで、図９に示したフォトＩＣの上面図の一例を、図１０に示す。
【０１４８】
図１０に示すフォトダイオード８０１は、アノードとして機能する最下層のｐ層と、ｐ層上のｉ層８１９と、ｉ層８１９上にあり、カソードとして機能する最上層のｎ層８２０とを有する。ｎ層８２０の周縁部はｉ層８１９の周縁部よりも１回り小さい。従って、ｎ層８２０の周縁部とｉ層８１９の周縁部には距離が設けられているため、ｉ層８１９の側面においてｎ層８２０とｐ層とを結ぶ電流の経路が形成されるのを防ぐことができる。すなわち、フォトダイオード８０１における暗電流の発生を防ぐことができる。
【０１４９】
フォトダイオード８０１のアノードは、導電膜８１０に接続されている。導電膜８１０は、導電膜８１１に接続されており、導電膜８１１は、その一部がトランジスタ８０３のゲート及びトランジスタ８０４のゲートとして機能している。また、導電膜８１１は導電膜８１２に接続されており、導電膜８１２はトランジスタ８０３のソースまたはドレインの一方に接続されている。導電膜８１３は、トランジスタ８０３のソースまたはドレインの他方と、トランジスタ８０４のソースまたはドレインの一方と接続されている。また、導電膜８１３は、導電膜８１４に接続されており、導電膜８１４は領域８１５において端子２に接続される。
【０１５０】
導電膜８１６は、トランジスタ８０４のソースまたはドレインの他方と接続されている。また、導電膜８１６は導電膜８１７に接続されており、導電膜８１７は領域８１８において端子１に接続される。そして、導電膜８１７は、フォトダイオード８０１のカソードと接続されている。
【０１５１】
なお、導電膜８１０、導電膜８１２、導電膜８１３、導電膜８１６は、一の絶縁膜上に形成された導電膜を所望の形状に加工（パターニング）することで、形成することができる。また、導電膜８１４、導電膜８１７は、一の絶縁膜上に形成された導電膜を所望の形状に加工（パターニング）することで、形成することができる。
【０１５２】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１５３】
（実施の形態６）
次に、本発明の半導体装置の作製方法について詳しく述べる。なお、本実施の形態では、トランジスタと、縦型接合タイプのフォトダイオードとを半導体素子の一例として示すが、光電変換装置に用いられるフォトダイオード以外の半導体素子は、トランジスタだけに限定されない。例えば、フォトダイオードの他に、記憶素子、抵抗、ダイオード、容量、インダクタなどを用いることができる。
【０１５４】
まず、図１１（Ａ）に示すように、透光性を有する基板６００上に、絶縁膜６０１、半導体膜６０２を順に形成する。絶縁膜６０１及び半導体膜６０２は、大気に触れることなく連続して形成することが可能である。
【０１５５】
基板６００は、透光性を有し、後の作製工程における加熱処理に耐えうる基板であれば良い。例えば、基板６００には、フュージョン法やフロート法で作製されるガラス基板を用いることができる。ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いることができる。なお、一般に、ホウ酸（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。また、プラスチック等の合成樹脂を含む、可撓性を有する基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。本実施の形態では、基板６００として、厚さ０．５ｍｍの、無アルカリガラスであるアルミノ珪酸塩ガラス基板（旭硝子社製  商品名ＡＮ１００）を用いる。
【０１５６】
絶縁膜６０１は、基板６００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜６０２中に拡散し、トランジスタなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よって、アルカリ金属やアルカリ土類金属の半導体膜６０２への拡散を抑えることができるバリア性の高い絶縁材料を用いて、絶縁膜６０１を形成するのが望ましい。なお、ガラス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から基板６００と半導体膜６０２との間に絶縁膜６０１を設けることは有効である。しかし、石英基板など不純物の拡散がさして問題とならない基板６００の場合は、必ずしも設ける必要はない。
【０１５７】
絶縁膜６０１は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム等の絶縁性を有する材料を用いて形成する。
【０１５８】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
【０１５９】
絶縁膜６０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施の形態では、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１４０ｎｍの酸化窒化珪素膜を順に積層して絶縁膜６０１を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。
【０１６０】
半導体膜６０２は、絶縁膜６０１を形成した後、大気に曝さずに形成することが望ましい。半導体膜６０２の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお、半導体膜６０２は、非晶質半導体、多結晶半導体、微結晶（セミアモルファス若しくはマイクロクリスタル）半導体などを用いることができる。半導体膜６０２は、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により形成することができる。
【０１６１】
透光性のＳＯＩ基板が有する単結晶半導体膜を、半導体膜６０２として用いてもよい。上記構成により、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０１６２】
また、半導体膜６０２に用いられる半導体の材料として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などを用いることができる。
【０１６３】
非晶質半導体膜は、例えば半導体として珪素を用いる場合、珪素を含む気体をグロー放電分解することにより形成することができる。珪素を含む気体としては、モノシラン、ジシランが挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【０１６４】
微結晶半導体膜は、水素で希釈したモノシラン、ジシランなどの珪素を含む気体を用い、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。
【０１６５】
多結晶半導体は、非晶質半導体膜または微結晶半導体膜を、レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する触媒元素を用いた熱結晶化法等を単独で、或いは複数組み合わせて実施することで、形成することができる。また、多結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などを用いて、直接形成しても良い。
【０１６６】
半導体膜６０２を形成した後、半導体膜６０２に対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素を低濃度に添加するチャネルドープを行っても良い。
【０１６７】
次に、半導体膜６０２をエッチングにより所望の形状に加工（パターニング）することで、図１１（Ｂ）に示すように、島状に分離された半導体膜６０３、半導体膜６０４を形成する。なお、上述したチャネルドープは、半導体膜６０２に対して行うのではなく、パターニング後の半導体膜６０３、半導体膜６０４に対して行うようにしても良い。
【０１６８】
次に、図１１（Ｃ）に示すように、半導体膜６０３、半導体膜６０４を用いて、トランジスタ６０５、トランジスタ６０６を形成する。トランジスタ６０５、トランジスタ６０６は、公知の作製方法を用いて形成することができる。例えば、半導体膜６０３、半導体膜６０４を覆うようにゲート絶縁膜６０７を形成する。そして、ゲート絶縁膜６０７上に、所望の形状に加工（パターニング）された導電膜６０８及び導電膜６０９を形成する。導電膜６０８と、導電膜６０９とは、順にゲート絶縁膜６０７上に積層されている。半導体膜６０３と重なる導電膜６０８及び導電膜６０９が、トランジスタ６０５のゲート電極６１０として機能する。半導体膜６０４と重なる導電膜６０８及び導電膜６０９が、トランジスタ６０６のゲート電極６１１として機能する。
【０１６９】
そして、導電膜６０８、導電膜６０９をマスクとして用いて、あるいはレジストマスクを用いて、半導体膜６０３、半導体膜６０４にｎ型またはｐ型を付与する不純物を添加し、ソース領域、ドレイン領域、さらにはＬＤＤ領域として機能する不純物領域等を形成する。なお、図１１（Ｃ）では、トランジスタ６０５及びトランジスタ６０６がｎ型の場合を例示しているが、トランジスタ６０５とトランジスタ６０６は、いずれか一方がｐ型であっても良いし、共にｐ型であっても良い。
【０１７０】
ゲート絶縁膜６０７として、例えば、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜等を単層で、または積層させて用いることができる。また、ゲート絶縁膜６０７は、プラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ法などを用いて形成することができる。
【０１７１】
また、導電膜６０８、導電膜６０９の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。本実施の形態では積層された２つの導電膜６０８、導電膜６０９を用いて、ゲート電極６１０、ゲート電極６１１を形成しているが、本発明はこの構成に限定されない。導電膜６０８、導電膜６０９の代わりに、単層の導電膜を用いてゲート電極６１０及びゲート電極６１１を形成しても良いし、積層した３つ以上の導電膜を用いてゲート電極６１０及びゲート電極６１１を形成しても良い。
【０１７２】
ゲート電極６１０、ゲート電極６１１を形成するための導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。
【０１７３】
また、ゲート電極６１０、ゲート電極６１１を形成するための導電膜として、可視光に対して透光性を有する導電材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、ゲート電極６１０、ゲート電極６１１を形成するための導電膜として、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）をドープしたＺｎＯ、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いてもよい。
【０１７４】
なお、マスクを用いずに、液滴吐出法を用いてゲート電極６１０、ゲート電極６１１を形成しても良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１７５】
次に、半導体膜６０３、半導体膜６０４への一導電型を付与する不純物の導入を行い、トランジスタ６０５、トランジスタ６０６の不純物領域を形成する。本実施の形態ではｎチャネル型トランジスタを形成するので、ｎ型を付与する不純物、例えばリン（Ｐ）、砒素（Ａｓ）などを半導体膜６０３、半導体膜６０４に導入する。ｐチャネル型トランジスタを形成する場合は、ｐ型を付与する不純物、例えばボロン（Ｂ）を半導体膜６０３、半導体膜６０４に導入すればよい。
【０１７６】
上記一連の工程によって、トランジスタ６０５と、トランジスタ６０６とを形成することができる。なお、トランジスタの作製方法は、上述した工程に限定されない。
【０１７７】
なお、本実施の形態では、シングルゲート構造のトランジスタについて例示しているが、ダブルゲート構造などのマルチゲート構造でもよい。
【０１７８】
次に、図１２（Ａ）に示すように、トランジスタ６０５、トランジスタ６０６を覆うように、絶縁膜６１２を形成する。絶縁膜６１２は必ずしも設ける必要はないが、絶縁膜６１２を形成することで、アルカリ金属やアルカリ土類金属などの不純物が、トランジスタ６０５、トランジスタ６０６へ侵入するのを防ぐことが出来る。具体的に絶縁膜６１２として、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。
【０１７９】
次に、絶縁膜６１２上に、絶縁膜６１４を形成する。絶縁膜６１４は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、水素の他、フッ素、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有したものでも良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜６１４を形成しても良い。
【０１８０】
絶縁膜６１４の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１８１】
本実施の形態では、絶縁膜６１４としてＣＶＤ法で形成した酸化窒化珪素膜を用いる。
【０１８２】
なお、本実施の形態では、絶縁膜６１２及び絶縁膜６１４が層間絶縁膜として機能しているが、単層の絶縁膜を層間絶縁膜として用いても良いし、積層させた３層以上の絶縁膜を、層間絶縁膜として用いても良い。
【０１８３】
次に、半導体膜６０３、半導体膜６０４がそれぞれ一部露出するように、ゲート絶縁膜６０７、絶縁膜６１２、絶縁膜６１４にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体膜６０３に接する導電膜６１５及び導電膜６１６と、該コンタクトホールを介して半導体膜６０４に接する導電膜６１７及び導電膜６１８と、導電膜６１９と、導電膜６２０とを形成する。なお、導電膜６１６は、半導体膜６０３のみならず、ゲート電極６１０にも接している。
【０１８４】
導電膜６１５〜導電膜６２０は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜６１５〜導電膜６２０として、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜６１５〜導電膜６２０は、上記金属を有する単数の膜を、または上記金属を有する積層された複数の膜を、用いることが出来る。
【０１８５】
特に、チタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモリブデンを含む化合物は、耐熱性が高く、後に形成されるフォトダイオードの半導体膜と接する部分が電蝕されにくく、半導体膜内への導電膜材料の拡散が抑えられるので、導電膜６１８として用いるのに適している。本実施の形態では、膜厚４００ｎｍのチタン膜を絶縁膜６１４上に形成し、該チタン膜を所望の形状に加工することで、導電膜６１５〜導電膜６２０を形成する。
【０１８６】
次に、図１２（Ｂ）に示すように、絶縁膜６１４上に、ｐ層６２２と、ｉ層６２３と、ｎ層６２４とを、順に積層するように形成し、これらの積層された半導体膜をエッチングにより所望の形状に加工することで、フォトダイオード６２５を形成する。なお、ｐ層６２２、ｉ層６２３、ｎ層６２４のエッチングは、実施の形態１または実施の形態２に示す方法に従って行うことができる。上記エッチングにより、ｐ層６２２、ｉ層６２３、ｎ層６２４により構成されている、フォトダイオード６２５が形成される。フォトダイオード６２５が有するｐ層６２２は、導電膜６１８に接している。
【０１８７】
本発明の一態様では、同一の形状を有するマスクを用いながらも、フォトダイオード６２５の最上層に位置するｎ層６２４が、その下層に位置するｉ層６２３に比べて１回り小さくパターニングされる。そのため、ｉ層６２３の側面に、ｎ層６２４とｐ層６２２を結ぶ電流の経路が形成されるのを防ぐことができる。よって、フォトダイオード６２５の暗電流を低く抑えることができる。
【０１８８】
なお、本実施の形態では、ｐ層６２２、ｉ層６２３、ｎ層６２４を順に積層することでｐｉｎ接合を形成する場合を例示しているが、本発明はこの構成に限定されない。ｎ層６２４、ｉ層６２３、ｐ層６２２の順に積層することで、ｐｉｎ接合を形成するようにしても良い。
【０１８９】
次に、図１２（Ｃ）に示すように、導電膜６１５〜導電膜６２０及びフォトダイオード６２５を覆うように、絶縁膜６１４上に絶縁膜６２８を形成する。絶縁膜６２８は、フォトダイオード６２５、またはトランジスタ６０５、トランジスタ６０６への、水分または有機物等の不純物の混入を防ぐことができる、バリア性の高い絶縁性の材料で形成するのが望ましい。例えば、絶縁膜６２８は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）等の材料を用いれば良い。本実施の形態では、ＣＶＤ法により形成した膜厚１００ｎｍの窒化珪素膜を、絶縁膜６２８として用いる。
【０１９０】
次に、絶縁膜６２８上に絶縁膜６２９を形成する。絶縁膜６２９として、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。
【０１９１】
本実施の形態では、有機シランガスを用いて化学気相成長法により形成される、膜厚８００ｎｍの酸化珪素膜を、絶縁膜６２９として用いる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【０１９２】
次に、導電膜６１９、導電膜６２０、フォトダイオード６２５が有するｎ層６２４が、それぞれ一部露出するように、絶縁膜６２８及び絶縁膜６２９にコンタクトホールを形成する。そして、該コンタクトホールを介して、フォトダイオード６２５のｎ層６２４及び導電膜６１９に接する導電膜６３０と、導電膜６２０に接する導電膜６３１とを、絶縁膜６２９上に形成する。
【０１９３】
導電膜６３０、導電膜６３１は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に、導電膜６３０、導電膜６３１として、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜６３０、導電膜６３１は、上記金属を有する単数の膜を、または上記金属を有する積層された複数の膜を、用いることが出来る。
【０１９４】
特にチタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモリブデンを含む化合物は、耐熱性が高く、ｎ層６２４と接する部分が電蝕されにくく、ｎ層６２４、ｉ層６２３、ｐ層６２２内への導電膜材料の拡散が抑えられるので、導電膜６３０、導電膜６３１として用いるのに適している。本実施の形態では、スパッタ法を用いて膜厚２００ｎｍのチタン膜を絶縁膜６２９上に形成し、該チタン膜を所望の形状に加工することで、導電膜６３０、導電膜６３１を形成する。
【０１９５】
次に、図１３（Ａ）に示すように、導電膜６３０、導電膜６３１を覆うように、絶縁膜６２９上に絶縁膜６３３を形成する。絶縁膜６３３は、フォトダイオード６２５、またはトランジスタ６０５、トランジスタ６０６への、水分または有機物等の不純物の混入を防ぐことができる、バリア性の高い絶縁性の材料で形成するのが望ましい。例えば、絶縁膜６３３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）等の材料を用いれば良い。本実施の形態では、ＣＶＤ法により形成した膜厚１００ｎｍの窒化珪素膜を、絶縁膜６３３として用いる。
【０１９６】
なお、フォトダイオード６２５を形成した後、絶縁膜６２８を形成する前に、光電変換装置の外周部分において、絶縁膜６１４をエッチングにより部分的に除去しておいても良い。この場合、絶縁膜６１４の端部と、絶縁膜６１２のうち光電変換装置の外周部分において露出する部分とが、後に形成される絶縁膜６２８によって、覆われる。さらに、導電膜６３０、導電膜６３１を形成した後、絶縁膜６３３を形成する前に、絶縁膜６１４が除去された光電変換装置の外周部分において、絶縁膜６２９、絶縁膜６２８、絶縁膜６１２及びゲート絶縁膜６０７をエッチングにより部分的に除去しておいても良い。この場合、絶縁膜６２９、絶縁膜６２８、絶縁膜６１２及びゲート絶縁膜６０７の端部と、絶縁膜６０１のうち光電変換装置の外周部分において露出する部分とが、後に形成される絶縁膜６３３によって、覆われる。上記構成により、フォトダイオード６２５、トランジスタ６０５、トランジスタ６０６を、バリア性の高い絶縁膜６２８及び絶縁膜６３３によって囲むことができる。従って、フォトダイオード６２５、またはトランジスタ６０５、トランジスタ６０６への、水分または有機物等の不純物の混入を、より防ぐことができる。
【０１９７】
次に、絶縁膜６３３上に、膜厚が１μｍ乃至３０μｍ程度の封止膜６３４を形成する。封止膜６３４を形成することで、外部ストレスからフォトダイオード６２５、トランジスタ６０５、トランジスタ６０６などの半導体素子を保護することができる。本実施の形態では、感光性のエポキシ−フェノール系樹脂であるオームコート１０１２Ｂ（ナミックス株式会社製）を用い、２５μｍの厚さで封止膜６３４を形成する。
【０１９８】
次に、図１３（Ｂ）に示すように、封止膜６３４を部分的に除去した後、導電膜６３０及び導電膜６３１が部分的に露出するように、絶縁膜６３３にコンタクトホールを形成する。そして、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを用い、コンタクトホールを介して導電膜６３０に接続された導電膜６３５と、コンタクトホールを介して導電膜６３１に接続された導電膜６３６とを、封止膜６３４上に形成する。導電膜６３５と導電膜６３６とは、スクリーン印刷法などの印刷法を用い、１μｍ〜数十μｍの膜厚、好ましくは１０〜２０μｍの膜厚となるように形成する。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂には、例えば、エポキシ樹脂、シリコーン樹脂等の有機樹脂を用いることができる。また、導電膜６３５及び導電膜６３６を形成する際、導電性のペーストを印刷した後に、該ペーストを焼成することが好ましい。本実施の形態では、ニッケルを導電体粒子として用いたペーストで、膜厚１５μｍ程度になるように、導電膜６３５と導電膜６３６とを形成する。
【０１９９】
なお、上記封止膜６３４に用いられる樹脂や、導電膜６３５及び導電膜６３６に用いられる導電性のペーストは、無機の絶縁膜に比べて比較的多く水分を含んでいる。上述したように、バリア性の高い絶縁膜６２８及び絶縁膜６３３によって、フォトダイオード６２５、トランジスタ６０５、トランジスタ６０６を囲むことで、上記樹脂やペーストに含まれる水分または有機物等の不純物が、フォトダイオード６２５、またはトランジスタ６０５、トランジスタ６０６に混入するのを防ぐことができるので、好ましい。
【０２００】
なお、導電膜６３５と導電膜６３６とは、樹脂を用いているので平坦性は高いが、ハンダとの密着性に乏しい。よって、ハンダとの密着性が高い導電材料で形成された導電膜６４０を導電膜６３５上に、同じくハンダとの密着性が高い導電材料で形成された導電膜６４１を導電膜６３６上に、それぞれ形成する。本実施の形態では、スパッタ法で、膜厚１５０ｎｍのチタン膜６３７、膜厚７５０ｎｍのニッケル膜６３８、膜厚５０ｎｍの金膜６３９を順に積層した導電膜６４０と、導電膜６４１とを、導電膜６３５と導電膜６３６との上に、それぞれ形成する。
【０２０１】
本実施の形態では、導電膜６３５及び導電膜６４０が端子１として機能し、導電膜６３６及び導電膜６４１が端子２として機能する。
【０２０２】
上記一連の工程によって、光電変換装置を形成することができる。
【０２０３】
なお、実際には、大面積を有する基板上に複数の光電変換装置が形成されるので、上記一連の工程が終了した後に、各光電変換装置を分離するように、ダイシング法またはレーザカット法などを用いて、基板を分断する。
【０２０４】
基板６００を分断する前に、半導体素子が形成されている面とは反対の面（裏面）側から、ガラス研磨機、ガラス研削機などで基板６００を研磨または研削し、薄くしておいても良い。基板６００を薄くしておくことで、基板６００を分断するのに用いる切削工具の消耗を低減することが可能となる。また、基板６００を薄くすることで、光電変換装置の薄型化を実現することができる。なお、化学的機械研磨を行うことで、基板６００を薄くするようにしても良い。基板６００を薄くする工程は、例えば導電膜６３５及び導電膜６３６を形成した後、導電膜６４０及び導電膜６４１を形成する前に行うことができる。
【０２０５】
また、基板６００の裏面に、カラーフィルタとして機能する着色層を形成しても良い。着色層は、特定の波長領域の可視光を優先的に透過することができる層であればよく、例えば顔料を分散させた樹脂などを用いることができる。
【０２０６】
図１４（Ａ）に、分断後の光電変換装置の外観を示す斜視図を、一例として示す。図１４（Ａ）に示す光電変換装置は、分断後の基板１５０１上に、フォトダイオード及び集積回路を含む素子層１５０２と、該素子層１５０２に電気的に接続された端子１  １５０３及び端子２  １５０４とが形成されている。基板１５０１が透光性を有しているので、矢印で示すように、基板１５０１の裏面側からの光を、素子層１５０２内のフォトダイオードにおいて受光することができる。
【０２０７】
なお、図１４（Ａ）では、光電変換装置を１つずつに切り分けるよう、基板を分断した場合を例示しているが、光電変換装置を複数ずつ切り分けるよう、基板を分断しても良い。図１４（Ｂ）に、３つずつに切り分けた光電変換装置の外観を示す斜視図を、一例として示す。図１４（Ｂ）に示す光電変換装置は、分断後の基板１５０１上に、フォトダイオード及び集積回路を含む素子層１５０２ａ、素子層１５０２ｂ、素子層１５０２ｃと、該素子層１５０２ａに電気的に接続された端子１  １５０３ａ及び端子２  １５０４ａと、該素子層１５０２ｂに電気的に接続された端子１  １５０３ｂ及び端子２  １５０４ｂと、該素子層１５０２ｃに電気的に接続された端子１  １５０３ｃ及び端子２  １５０４ｃとが形成されている。基板１５０１が透光性を有しているので、矢印で示すように、基板１５０１の裏面側からの光を、素子層１５０２ａ、素子層１５０２ｂ、素子層１５０２ｃ内のフォトダイオードにおいて受光することができる。
【０２０８】
また、上記方法を用いて作製される半導体素子を、プラスチックなどの可撓性を有する基板上に転写することで、光電変換装置を形成しても良い。転写は、基板と半導体素子の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して半導体素子を剥離し、転写する方法、基板と半導体素子の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去することで基板と半導体素子とを剥離し、転写する方法、半導体素子が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで半導体素子を基板から切り離し、転写する方法等、様々な方法を用いることができる。なお転写は、発光素子を作製する前に行なうことが望ましい。
【０２０９】
光電変換装置は、所定の機能を実現させるために必要な回路の全てが、１つの基板に形成されていてもよいし、機能によって別々の基板上に設けられ、実装によって電気的に接続されていてもよい。
【０２１０】
なお、集積回路に用いられるトランジスタは、酸化物半導体を半導体材料として用いたトランジスタであっても良い。酸化物半導体を用いたトランジスタは、高耐圧、大電流を制御することができる。また、上記トランジスタは、温度によって特性に変化が生じにくいので、光電変換装置などの半導体装置が使用可能な温度範囲を広げることができる。また、上記トランジスタは、同一基板上に形成された素子間における特性のばらつきが小さいので、カレントミラーのようなトランジスタ間の特性のばらつきによって出力される電流値が大きく左右されやすい増幅回路に用いることで、光電変換装置などの半導体装置の性能を均一にすることができる。
【０２１１】
また、酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能であり、量産性に優れるといった利点がある。また、酸化物半導体の成膜温度は、３００〜５００℃（最大でも７００℃）程度であるので、単結晶シリコン等の半導体材料を用いた集積回路上に、酸化物半導体を用いたトランジスタを積層させることも可能である。
【０２１２】
そして、電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、特にオフ電流またはリーク電流が著しく低いという特性を有する。具体的に、高純度化された酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３未満とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上とする。水分または水素などの不純物濃度が十分に低減されて高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流、リーク電流を下げることができる。
【０２１３】
ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜の存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
【０２１４】
具体的に、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタ（ゲート絶縁膜の厚さは１００ｎｍ）とを接続して、容量素子に流入または流出する電荷を当該トランジスタで制御する回路を用いた実験において、当該トランジスタとして高純度化された酸化物半導体膜をチャネル形成領域に用いた場合、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定したところ、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、１０ｚＡ／μｍ乃至１００ｚＡ／μｍという、さらに低いオフ電流が得られることが分かった。したがって、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下、更に好ましくは１ｚＡ／μｍ以下にすることができる。このように、高純度化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【０２１５】
また、高純度化された酸化物半導体を用いたトランジスタは、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体中で電子供与体（ドナー）となる不純物を除去して、酸化物半導体が高純度化することによって、導電型が限りなく真性型に近づき、フェルミ準位が禁制帯の中央に位置するためと言える。また、これは、酸化物半導体のエネルギーギャップが３ｅＶ以上であり、熱励起キャリアが極めて少ないことにも起因する。また、ソース電極及びドレイン電極が縮退した状態にあることも、温度依存性が現れない要因となっている。トランジスタの動作は、縮退したソース電極から酸化物半導体に注入されたキャリアによるものがほとんどであり、キャリア密度には温度依存性がないことから、オフ電流の温度依存性がみられないことを説明することができる。
【０２１６】
なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する金属酸化物、という意味であり、その化学量論比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。
【０２１７】
また、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。
【０２１８】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０２１９】
（実施の形態７）
本実施の形態では、本発明の一態様に係る作製方法を用いて形成された、光電変換装置の構成について説明する。
【０２２０】
光電変換装置は、フォトダイオードが感知した光の強度を含む情報を、デジタル信号で出力するデジタル出力タイプであっても良いし、アナログ信号で出力するアナログ出力タイプであっても良い。本実施の形態では、デジタル出力タイプの光電変換装置を例に挙げて、その構成について説明する。
【０２２１】
図１５に、光電変換装置のブロック図を一例として示す。図１５に示す光電変換装置は、フォトダイオード１４０１と、増幅回路１４０２と、ＡＤコンバータ（アナログデジタルコンバータ）１４０３と、レギュレータ１４０４と、オシレータ１４０５と、インターフェース１４０６とを有する。
【０２２２】
フォトダイオード１４０１に光が照射されると、該光の強度に見合った大きさの電流が、フォトダイオード１４０１において生成される。増幅回路１４０２は、フォトダイオード１４０１において生成された電流を増幅する。ＡＤコンバータ１４０３では、増幅回路１４０２において増幅された電流の値を、アナログからデジタルに変換し、該電流の値を情報として含むデジタル信号を生成する。
【０２２３】
インターフェース１４０６は、光電変換装置の外部から与えられる基準となるクロック信号の、オシレータ１４０５への入力を制御する。また、インターフェース１４０６は、光電変換装置の外部から与えられる電源電圧の、レギュレータ１４０４への入力を制御する。そして、例えば、ＣＰＵ等から光電変換装置に光の強度を含む情報を要求する命令が出されると、インターフェース１４０６は、ＡＤコンバータ１４０３から出力されるデジタル信号に信号処理を施し、所定の規格を満たすデジタル信号に変換し、出力する。
【０２２４】
オシレータ１４０５は、インターフェース１４０６を介して入力された基準となるクロック信号を用いて、ＡＤコンバータ１４０３の動作を制御するためのクロック信号を生成する。また、レギュレータ１４０４は、インターフェース１４０６を介して入力された電源電圧を安定化させるか、またはその高さを調整した後、増幅回路１４０２、ＡＤコンバータ１４０３、オシレータ１４０５に供給する。
【０２２５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０２２６】
本発明の一態様に係る作製方法を用いることで、マスクの枚数を抑えつつ、暗電流を低く抑えることができる光電変換装置を形成することができる。すなわち、高性能のフォトダイオードを備えた光電変換装置を安価で提供することができる。よって、上記光電変換装置を用いることで、電子機器の生産コストの上昇を抑えることができる。また、上記光電変換装置を用いることで、電子機器を高性能にすることができる。光電変換装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、光電変換装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙げられる。これら電子機器の具体例を図１６に示す。
【０２２７】
図１６（Ａ）は表示装置であり、筐体５００１、表示部５００２、センサ部５００３等を有する。光電変換装置は、センサ部５００３に用いることができる。センサ部５００３は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、表示部５００２の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５００２の輝度のコントロールすることで、表示装置の消費電力を抑えることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２２８】
図１６（Ｂ）は携帯電話であり、本体５１０１、表示部５１０２、音声入力部５１０３、音声出力部５１０４、操作キー５１０５、センサ部５１０６等を有する。光電変換装置は、センサ部５１０６に用いることができ、センサ部５１０６により外光の強度を検知することができる。携帯電話は、検知した外光の強度に合わせて、表示部５１０２または操作キー５１０５の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５１０２または操作キー５１０５の輝度のコントロールすることで、携帯電話の消費電力を抑えることができる。
【０２２９】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２３０】
１００    基板
１０１    ｐ層
１０２    ｉ層
１０３    ｎ層
１０４    フォトレジスト層
１０５    レジストマスク
１０６    ｎ層
１０７    フォトレジスト層
１０８    レジストマスク
１０９    ｉ層
１１０    ｐ層
１１３    ｐ層
２００    マスク
２０１    未露光領域
２０２    未露光領域
２０３    未露光領域
２０４    露光領域
２０５    未露光領域
２０６    露光領域
３００    基板
３０１    ｐ層
３０２    ｉ層
３０３    ｎ層
３０４    フォトレジスト層
３０５    レジストマスク
３０６    ｐ層
３０７    ｉ層
３０８    ｎ層
３０９    フォトレジスト層
３１０    レジストマスク
３１１    ｎ層
４０１    未露光領域
４０２    未露光領域
４０３    未露光領域
４０４    未露光領域
４１１    未露光領域
４１２    未露光領域
４１３    未露光領域
４１４    未露光領域
５００    基板
５０１    導電膜
５０２    ｐ層
５０３    ｉ層
５０４    ｎ層
５０５    ｐ層
５０６    ｉ層
５０７    ｎ層
５０８    光電変換層
５０９    導電膜
６００    基板
６０１    絶縁膜
６０２    半導体膜
６０３    半導体膜
６０４    半導体膜
６０５    トランジスタ
６０６    トランジスタ
６０７    ゲート絶縁膜
６０８    導電膜
６０９    導電膜
６１０    ゲート電極
６１１    ゲート電極
６１２    絶縁膜
６１４    絶縁膜
６１５    導電膜
６１６    導電膜
６１７    導電膜
６１８    導電膜
６１９    導電膜
６２０    導電膜
６２２    ｐ層
６２３    ｉ層
６２４    ｎ層
６２５    フォトダイオード
６２８    絶縁膜
６２９    絶縁膜
６３０    導電膜
６３１    導電膜
６３３    絶縁膜
６３４    封止膜
６３５    導電膜
６３６    導電膜
６３７    チタン膜
６３８    ニッケル膜
６３９    金膜
６４０    導電膜
６４１    導電膜
８０１    フォトダイオード
８０２    増幅回路
８０３    トランジスタ
８０４    トランジスタ
８１０    導電膜
８１１    導電膜
８１２    導電膜
８１３    導電膜
８１４    導電膜
８１５    領域
８１６    導電膜
８１７    導電膜
８１８    領域
８１９    ｉ層
８２０    ｎ層
１４０１    フォトダイオード
１４０２    増幅回路
１４０３    ＡＤコンバータ
１４０４    レギュレータ
１４０５    オシレータ
１４０６    インターフェース
１５０１    基板
１５０２    素子層
１５０２ａ    素子層
１５０２ｂ    素子層
１５０２ｃ    素子層
１５０３ａ    端子１
１５０３ｂ    端子１
１５０３ｃ    端子１
１５０４ａ    端子２
１５０４ｂ    端子２
１５０４ｃ    端子２
１５０３      
１５０４      
１７０１    ｐ層
１７０２    ｉ層
１７０３    ｎ層
１７０４    周縁部
１７０５    周縁部
５００１    筐体
５００２    表示部
５００３    センサ部
５１０１    本体
５１０２    表示部
５１０３    音声入力部
５１０４    音声出力部
５１０５    操作キー
５１０６    センサ部
【図１】
0005490569.tif 000002
【図２】
0005490569.tif 000003
【図３】
0005490569.tif 000004
【図４】
0005490569.tif 000005
【図５】
0005490569.tif 000006
【図６】
0005490569.tif 000007
【図７】
0005490569.tif 000008
【図８】
0005490569.tif 000009
【図９】
0005490569.tif 000010
【図１０】
0005490569.tif 000011
【図１１】
0005490569.tif 000012
【図１２】
0005490569.tif 000013
【図１３】
0005490569.tif 000014
【図１４】
0005490569.tif 000015
【図１５】
0005490569.tif 000016
【図１６】
0005490569.tif 000017
【図１７】
0005490569.tif 000018