(57)【特許請求の範囲】
【請求項１】
原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
原子精度での操作が可能な走査型トンネル顕微鏡（ＳＴＭ）のチップ又はマイクロ−ナノ精度での操作が可能な走査型電子顕微鏡（ＳＥＭ）を使用して半導体の表面上に、一つ以上のマスクの領域を開けるステップ、
該領域を処理して、前記半導体の表面上に、前記装置の同一平面上の要素を形成するステップ、
前記装置の要素を更なる半導体によりカプセル化するステップ、
前記カプセル化された装置の表面上で、該表面の下にカプセル化された前記装置の選択された要素上の位置を確認するために、電子顕微鏡を使用して該表面下の前記カプセル化された装置の前記要素を映像化するステップ、
前記確認された位置において前記カプセル化された装置の表面上に、前記装置の要素と導電性の素子とが整列するように、前記導電性の素子を形成するステップ、及び、
前記カプセル化された装置の前記表面上の導電性の素子と、前記表面下のカプセル化された装置の前記要素との間で電気的な接続を行うステップ、
から構成されることを特徴とする方法。
【請求項２】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、前記装置の要素は、前記製造ステップが完了する前に電気的にアクティブに作られることを特徴とする方法。
【請求項３】
請求項２記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、前記装置の前記電気的にアクティブな要素は、該装置と電気的に接続する抵抗性接点又は、装置調整用の一つ以上のゲート、又はその両方であることを特徴とする方法。
【請求項４】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、該方法は更に、
前記表面下にカプセル化された装置の、埋め込まれた電気的にアクティブな要素の端部を（ex situ）で映像化するステップを有することを特徴とする方法。
【請求項５】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、該方法は更に、
前記表面の下のカプセル化された装置の前記埋め込まれた電気的にアクティブな要素の端部を、電子顕微鏡を用いて（ex situ）で映像化するステップを有することを特徴とする方法。
【請求項６】
請求項５記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
前記電子顕微鏡は、走査型電子顕微鏡（ＳＥＭ）であることを特徴とする方法。
【請求項７】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
前記マスクの領域を開けるステップは、ＳＴＭチップの単独操作で行うことを特徴とする方法。
【請求項８】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
該装置の電気的にアクティブな要素を半導体でカプセル化するステップは、ＳＥＭを用いて、少なくとも前記装置の前記電気的にアクティブな要素の端部の幾つかの位置を（ex situ）で見ることが出来る程度の厚さでカプセル化することを特徴とする方法。
【請求項９】
請求項８記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
前記導電性の素子を形成するステップは、ＳＥＭの管理の下で、前記カプセル化された装置表面上に導電性の素子を、前記明らかになった位置に向けて配置することを特徴とする方法。
【請求項１０】
請求項８記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
前記半導体はシリコンであり、前記カプセル化のステップは、エピタキシャルシリコン層を過成長させて前記装置の上に、５から数百ｎｍの厚さで結晶性シリコンを生成させることを特徴とする方法。
【請求項１１】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
前記表面上に形成される導電性の素子は、ＳＥＭ及びＥＢＬ技術を用いてパターニングされた接点及びゲートを含むことを特徴とする方法。
【請求項１２】
請求項１１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
前記電気的な接続を行うステップは、ＳＥＭ及びＥＢＬ技術を用いて、直径が１０から５００ｎｍの間の一つ以上の穴を、前記カプセル化された部位を通って少なくとも前記装置層まで達するようにエッチングすることを特徴とする方法。
【請求項１３】
請求項１２記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、該方法は更に、
前記一つ以上の穴に金属化を施すステップを有することを特徴とする方法。
【請求項１４】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、該方法は更に、
前記装置を横方向又は多くの垂直方向の層に何度も複写するステップを有することを特徴とする方法。
【請求項１５】
請求項１４記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
前記複写された装置は、ピッチが２０ｎｍ以上で互いに隣り合う形で配置されていることを特徴とする方法。
【請求項１６】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、該方法は更に、
第２の異なる装置を第１の装置の側方に又は第１の装置の上に構築するステップを有することを特徴とする方法。
【請求項１７】
請求項１６記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
多数の異なる装置が２０ｎｍ以上のピッチで互いに隣り合う形で配置されたことを特徴とする方法。
【請求項１８】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、該方法は更に、
ＳＴＭ又はＳＥＭを用いて、カプセル化の前又は後に、前記半導体基板に、構成が見えるようにプリパターニングするステップを有することを特徴とする方法。
【請求項１９】
請求項１８記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
前記構成は、段差のない、原子的に平坦な平面を内部に有する、リング状の境界であることを特徴とする方法。
【請求項２０】
請求項１９記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、
前記リンク状の境界は、直径が数ミクロン以下の原子的に平坦な平面を取り巻く、５０ｎｍから２００ｎｍの深さを有する円形の溝からなる境界であることを特徴とする方法。
【請求項２１】
請求項１８記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、該方法は更に、
前記ＳＴＭの位置決め及び誘導を補助するためのミクロンサイズのマークをパターニングするステップを有することを特徴とする方法。
【請求項２２】
請求項１記載の、原子スケール規模の複数の端子を持った電気装置を製造する方法であって、該方法は更に、
前記装置の全ての電気的にアクティブな部品が前記表面に形成されるまで、必要に応じて前記マスクの領域を開けるステップ及び要素を形成するステップを繰り返すステップを有することを特徴とする方法。
【請求項２３】
原子スケール規模の複数のターミナルを有する装置であり、該装置は、
半導体基板上で、ナノから原子精度で規定された電気的にアクティブな、同一平面上に配置された複数の要素を有し、該要素は、表面下にカプセル化された装置の前記要素を映像化することが出来るように、更なる半導体でカプセル化されており、また、
前記カプセル化された半導体表面上に設けられ、前記表面下にカプセル化された電気的にアクティブなそれぞれの前記要素に対して整列させられた導電性の素子を有し、更に、
前記半導体表面上の前記導電性の素子と、前記表面下でカプセル化され、前記導電性の素子と整列した電気的にアクティブな前記要素との間の電気的な接続を有する、ことを特徴とする装置。
【請求項２４】
請求項２３記載の、原子スケール規模の複数のターミナルを有する装置であって、
前記装置のカプセル化された電気的にアクティブな要素は、抵抗性接点又はゲート、又はその両方を含むことを特徴とする装置。
【請求項２５】
原子スケール規模の複数のターミナルを有する装置であって、
前記装置の電気的にアクティブな要素の少なくとも幾つかは、シリコン基板上の単一の原子平面に原子精度で規定されており、エピタキシャルシリコンでカプセル化されていることを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、原子レベルの精度で製造される電子装置である、原子スケール規模の装置の製造に関する。また、更には、その装置そのものに関する。
【背景技術】
【０００２】
電子ビームリソグラフィ（ＥＢＬ）は、電子ビームを用いて電子装置をパタニングするためのよく知られた技術である。走査型電子顕微鏡（ＳＥＭ）は、産業的にドーパントを配置する用途に主に使用される装置である。ＳＥＭは、ＭＯＳＦＥＴを始め、ＰＮ接合や規則格子にドーピング層を形成するために使用されている。
【０００３】
走査型トンネル顕微鏡（ＳＴＭ）は、超高真空（ＵＨＶ）で運転されるので、産業規模での運用にはあまり適していない。しかし、ＳＴＭは、原子スケール規模で画像を形成するだけでなく、原子スケール規模で物質を操作する為にも使用されて来ている。例えば、ＳＴＭを使用して、シリコン内に原子の精度で個々のリンドナーを配置することが出来る。
【０００４】
原子力顕微鏡（ＡＦＭ）は、ナノスケールでの物質の像の形成、測定及び操作に使用される、ＳＴＭの一種である。本明細書では、ＳＴＭとＡＦＭは区別しないで使用することが出来る。
【０００５】
十分に実用的な装置を製造するためには、巨視的なリード線をＳＴＭを使用して作られた原子スケール規模の装置に、それがＵＨＶ環境から取り出された後に、即ち“ｅｘ ｓｉｔｕ”で接続する必要がある。世界中で、多くの者が、個々の埋め込まれたＳＴＭにより組み立てられた構造の上面に、巨視的な電気的接点と制御用ゲート電極を正確に作成するための、機能的な位置決め方法を開発せんと試みてきた。
【０００６】
出願人の先の特許出願である、ＰＣＴ／ＡＵ２００４／００１１１８では、以下のステップからなる、原子スケール規模の装置を製造する方法が述べられている。即ち、
一つ以上の可視的な位置決めマークを清浄シリコン表面上に生成するステップ。
ＳＥＭを使用して、少なくとも一つの前記位置決めマークと該位置決めマークの近傍のＳＴＭの先端の画像を形成するステップ。
該画像を利用して、ＳＴＭ先端をナノメータ又はミクロンの解像度で前記マークに対して位置決め及び再位置決めさせて、前記シリコン表面に前記装置構造のアクティブ領域を描くステップ。
前記表面上に前記装置を形成し、それをシリコンで、一つ以上の前記位置決めマークがシリコン表面上から（ex situ）でＳＥＭで視認出来るように、カプセル化するステップ。
光学的又は電子ビームリソグラフィを用いて、前記シリコン表面に金属層を配置して、前記可視的な位置決めマークに対して相対的に位置決めされた一つ以上の位置に、一つ以上の巨視的な抵抗又はゲート電極を形成するステップ。
【０００７】
この技術で製造された装置は、基板を分割又はＦＩＢミーリングし、次いで断面を写すことで（こうしてドーパントは表面に出る）、映像化することが出来る。画像のコントラストは、ドープ領域内の異なるイオン化エネルギによって引き起こされる静電気による表面効果に起因する。装置は、また、シリコン原子の幾つかの層が配置され、電子的にアクティブなドーパントがカプセル化した後に、ＳＴＭチップにより（ex situ）で映像化することも出来る。これにより。ドーパントが適切な場所に配置され、移動していないことが確かめられる。
【０００８】
（ＵＨＶ）でパターニングされた原子スケール規模の装置の電気的な特性は、試料がＵＨＶ環境から取り出された後、埋め込まれた装置層に対する（ex situ）での巨視的な接点の整列状態に左右される。
【０００９】
最初にシリコン基板に位置決めマークをパターニングすることで、（ex situ）で接点を配列させる為に使用することのできる構成を提供することは出来るが、ＳＴＭの画像化に必要な、ＵＨＶで原子的に平滑なシリコン表面を準備するために必要な高温でのアニール（約１１００℃）は、マークとして使用することの出来る種類に厳しい制約が果たされる。また、表面汚染による装置部分の表面品質の劣化により、現実的に位置決めマークの使用が出来なくなることもある。
【００１０】
それにもかかわらず、ＳＴＭリソグラフィのステップの前に、シリコン基板に３００ナノメートル（ｎｍ）の深さでエッチングされた位置決めマークは、全ての必要な化学洗浄や高温でのステップを耐え抜いて、装置のパターニング及び成長のあとで、光学顕微鏡で、５００ナノメートル（ｎｍ）の整列精度を持って映像化することが出来た。
【００１１】
しかしながら、多数のゲート及び抵抗接点を、埋め込まれたＳＴＭでパターン化された（描かれた）ドーパントに対して長期間にわたって整列させるためには、より高い精度が求められ、より複雑な、ゲートを持った（gated）ナノ及び原子スケール規模の装置に対する鍵となる挑戦が必要となる。
発明の開示
【００１２】
本発明は、原子スケール規模の多数の端子を有する電子装置を製造する方法であり、以下のステップから構成される。
原子精度での操作が可能な走査型トンネル顕微鏡（ＳＴＭ）のチップ又はマイクロ−ナノ精度での操作が可能な走査型電子顕微鏡（ＳＥＭ）を使用して半導体の表面上に、一つ以上のマスクの領域を開けるステップ、
該領域を処理して、前記半導体の表面上に、前記装置の同一平面上の要素（coplanar components）を形成するステップ、
前記装置の要素を更なる半導体によりカプセル化するステップ、
前記カプセル化された装置の表面上で、該表面の下にカプセル化された前記装置の、選択された要素の位置を確認するために、光学又は電子顕微鏡を使用するステップ、
前記確認された位置において前記カプセル化された装置の表面上に導電性の素子を形成するステップ、
前記カプセル化された装置の前記表面上の導電性の素子と、前記表面下のカプセル化された装置の整列させられた素子との間で電気的な接続を行うステップ。
【００１３】
本発明は、表面の導電性の素子を、埋め込まれた原子スケール規模の装置に対して整列させる困難性を取り扱っている。本発明は、ＳＥＭ又はＳＴＭチップを用いて、電気的にアクティブとなる、接点やゲート要素などを含む前記装置の領域をパターニングすることである。前記装置の要素は、こうして先駆物質、金属、磁気材料又は有機材料のいずれかを含んだドーパントを、パターン化された領域に配置することで形成され、該装置はその後カプセル化される。或る場合には、該装置の要素はカプセル化した後にのみ電気的にアクティブとなる。表面の導電性の素子の位置を、前記装置の機能的な要素よりも通常はとても大きい埋め込まれた接点及びゲート要素に対して整列させるため、整列の問題は従って少なくなる。
【００１４】
全てのパターンについて原子レベルでの正確性を維持することは、例えば、全ての操作を制御する単一の連続的なプログラムを用いて、ＳＴＭチップの一つの操作で全部のパターンをパターニングすることで達成可能である。しかしながら、例えば、ＰＣＴ／ＡＵ２００４／００１１１８で述べられた技術を用いて、該操作を中断させ、適当な場所から再開することも可能である。
【００１５】
本発明は、表面下にカプセル化された装置のＳＴＭでパターン化された領域の端部を示す画像を、光学又は電子顕微鏡、特にＳＥＭを用いて（ex situ）で捕らえる。これにより、カプセル化された領域と表面の接点やゲート間の整列精度を、５０ｎｍ以上に改善することが可能となる。
【００１６】
本技術は、カプセル化の工程を含むものである。特に、該装置の領域の端部の少なくとも幾つかの部分が、ＳＥＭ又は光学顕微鏡を用いて（ex situ）で見ることが出来る厚さで、該装置をシリコンでカプセル化する工程である。
【００１７】
ＳＥＭ又は光学顕微鏡を用いてカプセル化された装置構造を（ex situ）で映像化する能力は、驚くべきものであり、予想が出来ないものである。ＳＥＭ又は光学顕微鏡による導電性領域及び絶縁領域との間で見られるコントラストは、バルクＳｉ（１００）基板と導電性領域上のＳｉによりカプセル化された層の異なる表面粗さによるものと思われる。埋め込まれた装置のＳＥＭ及びＳＴＭ画像からの幾つかの発見がこの仮定を支持している。
【００１８】
こうして、前記平面上方での、カプセル化されたシリコン表面上への表面電気伝導層の配置は、ＳＥＭ又は光学技術を用いた管理のもとで、該ゲート領域の可視的な端部に対して相対的に位置決めすることで行われる。
【００１９】
ＳＥＭ画像に好都合な他の技術は、先行する仕事としてのＰＣＴ／ＡＵ２００４／００１１１８で確立されており、そこでは、シリコン基板を、例えば、ＥＢＬで規定し、ウエットエッチングされたリング状の領域でプレパターニングすることが含まれている。これにより、カプセル化の後にＳＴＭ（及びＡＦＭ）で構成を見ることが出来るようになる。
【００２０】
リング状の境界が清浄なシリコン表面領域を取り囲んでいてもよい。適切な段差に関するエンジニアリング技術が有れば、該境界内において、段差の無い、従って、原子レベルで平坦、滑らかな平面を生成することが出来る。このことは、表面抵抗の位置を埋め込まれた非−アクティブな領域に対して整列させる助けとなる。特に、直径がミクロン単位までの、原子的に平坦な平面を囲む、５０ｎｍから２００ｎｍの間の深さの円形溝による境界を用いると、とても有効である。数百ｎｍの原子的に平坦な平面は、各ゲートの少なくとも一部ばかりかナノ構造物の全てのアクティブな領域を制作するのに十分な大きさを持っている。各ゲートの残りの部分は、該平面から周囲の溝の中に伸延させるようにしてもよい。
【００２１】
追加的にミクロンサイズのマークをシリコン上に前もってパターニングしておき、カプセル化された部分の上に、ＥＢＬでパターニングする表面抵抗の位置を整列させるために使用することが出来る。ＳＴＭ又はＡＦＭを、整列の正確性をチェックするために使用することが出来る。
【００２２】
これらの又は他の技術を用いて、本発明は、高度に平坦な装置を製造することが出来る。この装置は、アクティブな領域及びゲート又は接点領域が、シリコン表面の段差部分上又は一つの原子平面上にパターニングされている。
【００２３】
いずれにせよ、全ての製造工程は、ＳＴＭ及び／又は電子ビームリソグラフィ（ＥＢＬ）の組み合わせを用いて行うことが出来る。結果的に、ＳＴＭで直接映像化することの出来る、数百ｎｍの深さを持った、又はより浅い約１００ｎｍの深さのマークを持った多数のマーク構造物を製造することが出来る。ＳＥＭ又は光学顕微鏡を用いた（ex situ）での映像化を組み合わせたこれらの技術は、５０ｎｍ以上の全ての整列精度を向上させることか出来る。
【００２４】
出来た装置は、ＳＴＭでパターニングされたδ−ドープされたリンドープシリコン（１００）の単一層を有し、パターンは全て原子レベルの精度である。該装置は、該装置の上方に結晶シリコンを生成させたエピタキシャルシリコン層で過成長させたものでもよい。約２５ｎｍのカプセル化の厚さはＳＥＭで透過することが出来ることが判明した。シリコンクリスタルの過成長層のパラメータは、カプセル化された装置をＳＥＭを用いて（ex situ）で見る際の視認性を左右する。この埋め込まれたドーパントのＳＥＭによる画像の取得には、カプセル化した層の排除は不要であり、また非破壊的である点を認識すべきである。
【００２５】
結晶化シリコンクリスタルの成長は、装置内の極めて小さな構造物の伝導性の能力に影響を与えるかもしれない。例えば、リンがドープされたシリコンからなるゲートやリードで、寸法が２ｎｍ幅以下にサイズダウンされたものは、該装置内で導通することが判明した。
【００２６】
装置内のアクティブな部分は、一般的にはシリコン内の平坦なドープされたアクティブな（電気的に処理可能な）ナノ構造物から構成される。このナノ構造物は、該装置に必要な導電性リード及びゲートを構成するアクティブな領域を有していてもよい。
【００２７】
表面ゲート及び抵抗性接点はＳＥＭ及びＥＢＬ技術を用いて製造されるが、これはとても大きな利益をもたらすものと期待される。
【００２８】
カプセル化されたアクティブな領域と表面の導電性素子との間の電気的な導通は、光学、ＳＥＭ及び／又はＥＢＬ技術を使用して、例えば直径が１０及び５００ｎｍの間の小さな穴の列を、カプセル化層を通って少なくとも該装置の層にまでエッチングすることで達成することが出来る。次いで、これらの穴を金属化することで良好な電気的な導通を計ることが出来る。電気的に接触された装置の導電効率は約１０％から約７０％となることが期待される。この工程は、（ex situ）での抵抗性接点の金属化に伴うアニールを不要とする追加的な利点がある。従って、信頼性の高い接点を形成するばかりか、装置製造時の熱予算を最小化し、ＳＴＭでパターニングされた領域からの種の拡散を最小化することが出来る。
【００２９】
埋め込まれたドーパント構造の全体は、ＳＥＭを使用して映像化して記録し、ＳＥＭ制御ソフトウエア用のパターンファイルを生成することが出来、埋め込まれたドーパントに対して、ＥＢＬにより規定された接点について、より大規模な整列動作を行うことが出来る。これにより、登録マークについての厳しい要求は不要となり、抵抗性接点とトップゲートのパターニングのように、（ex situ）での処理に対するより高いオーバーレイの精度及び整列精度を実現することが出来る。
【００３０】
埋め込まれたドーパント構造は制御ソフトウエアを用いて横又は縦方向に位置する層に、何時でも複写することが出来る。複写（クローン）は２０ｎｍ以上のピッチで互いに隣り合わせるように配置することが出来る。
【００３１】
ＳＴＭチップを使用して清浄なシリコン表面にドーピング領域をパターニングするステップは、該表面上の登録マークと関連させることが出来る。これは、単一のパターニングステップであっても、また、引き続くパターンを、ＳＴＭ画像を用いてパターニングステップ間で整列させるような複数のステップにおいても同様である。
【００３２】
また、第１の装置の上、即ちシリコンのカプセル化された層の上に、第２の装置を構築することも可能である。更に、異なる装置を第１の装置の上に製造することも出来る。こうして、多数層の装置が製造される。
【００３３】
本発明の第２の観点は、原子スケール規模の複数のターミナルを有する装置であり、該装置は、
半導体基板上に同一平面上に配置され、半導体でさらにカプセル化された、原子精度で規定された電気的にアクティブな複数の要素、
前記カプセル化された半導体表面上に設けられ、前記表面下にカプセル化された電気的にアクティブなそれぞれの要素に対して整列された導電性の素子、及び、
前記半導体表面上の前記導電性の素子と、前記表面下でカプセル化され、前記導電性の素子と整列させられた電気的にアクティブな要素との間の電気的な接続、
から構成される。前記装置の、カプセル化された電気的にアクティブな要素には、抵抗性接点又はゲート又はその両方を含むことが出来る。
【００３４】
本発明の第３の観点は、原子スケール規模の複数のターミナルを有する装置であり、前記装置の電気的にアクティブな要素の少なくとも幾つかは、シリコン基板上の単一の原子平面に原子精度で規定されており、エピタキシャルシリコンでカプセル化されている。
【図面の簡単な説明】
【００３５】
発明の一例を添付した図面を参照して説明する。
【００３６】
【図１】図１（ａ）から（ｏ）は、製造体系の概観を示す一連の模式図である。特に、 図１（ａ）及び（ｂ）は、位置決めマークの列をエッチングする前後を示す図。 図１（ｃ）は、該初期のマーク列のＳＥＭ画像を示す図。 図１（ｄ）は、該マーク構造に１１００℃でアニールした効果を示す図。 図１（ｅ）は、該マーク構造に１１００℃でアニールした効果を示すＳＴＭ画像を示す図。 図１（ｆ）は、段差のないＳｉ（１００）表面を示す図。 図１（ｇ）は、該段差のない表面の３次元ＳＴＭ画像を示す図。 図１（ｈ）は、水素原子を脱着してＨレジストを形成する状態を示す図。 図１（ｉ）は、該レジストにテーパ状のワイヤパターンを描いたＳＴＭ画像を示す図。 図１（ｋ）は、Ｐ（リン）ドナー原子の導入を示す図。 図１（ｌ）は、エピタキシャルＳｉ（シリコン）でカプセル化した装置を示す図。 図１（ｍ）は、カプセル化された装置のＳＴＭ画像を示す図。 図１（ｎ）は、抵抗接点と上端ゲートの（ex situ）での配列を示す図。 図１（ｏ）は、円形の段差部に接合された接点の配列と埋め込まれたパターン層を示す、最終的なナノワイヤ装置のＳＥＭ画像を示す図。
【００３７】
【図２】図２は、装置の中央領域で、Ｖｂ＝−２Ｖ、Ｉ＝０．１ｎＡの定電流状態で取られた一連のＳＴＭ画像（ｚ微分）を示す図である。 特に、 図２（ａ）は、装置領域のＳＴＭ画像（ｚ微分）を示す図。 図２（ｂ）は、カプセル化された後の同領域のＡＦＭ画像を示す図。 図２（ｃ）は、リソグラフィ中に得られた全てのＳＴＭスキャン画像を互いに繋ぐことで得られた、接続が得られた装置の合成画像を示す図。
【００３８】
【図３】図３は、４．２Ｋで、５０×２４０ｎｍ２のワイヤの磁気抵抗曲線を示す図。実線はヒカミ（Ｈｉｋａｍｉ）の２Ｄ弱局在理論に一致する曲線を呈している。 特に、 図３（ａ）は、中央の段差のない高い部分に描かれたワイヤのＳＴＭ画像を示す図。 図３（ｂ）は、異なるゲート電圧に対する４．２Ｋでの該装置のｄｃ Ｉ−Ｖ特性を示す図。
【００３９】
【図４】図４は、量子ドット装置の平面図。
【図５】図５は、図４の装置に、トンネルバリア領域の原子解像度を示す挿入図を付した平面図。
【００４０】
【図６】図６（ａ）は、Ｖｔ１での電流ＩＤＣを示す図。 図６（ｂ）は、Ｖｔ２での電流ＩＤＣを示す図。 図６（ｃ）は、Ｖｐｇでの電流ＩＤＣを示す図。
【００４１】
【図７】図７（ａ）は、異なるＶｐｇに対してＶｓｏｕｒｃｅからＶｄｒａｉｎへ、該装置を介して流れる電流を示す図。 図７（ｂ）は、０．５ｍＶのバイアス電圧を掛けた状態でのＶｐｇに対する電流を示す別の図。
【００４２】
【図８】図８は、Ｖｔ１とＶｔ２を変化させた際の、装置のコンダクタンスを示すグレィスケールでのプロットを示す図。
【００４３】
【図９】図９は、０．１Ｋでのコンダクタンスを示す図。
【００４４】
【図１０】図１０（ａ）は、図１（ｍ）のカプセル化された装置の（ex situ）でのＳＥＭ画像であり、埋め込まれたＳＴＭによるパターン層がカプセル化され超高真空システムから移動された後に、どのように見えるのかを示す図である。 図１０（ｂ）は、図１０（ａ）の拡大図。
【００４５】
【図１１】図１１（ａ）は、表面接点の配列が形成される前の、シリコンによるカプセル化が行われた後の埋め込まれたドーパント層のＳＥＭ画像であり、中央の高い部分の周囲の暗い領域は、埋め込まれたドナー層との対比を示している。 図１１（ｂ）は、この画像をＥＢＬパターニングを制御するために使用されるＮＰＧＳソフトウェアにインポートし、埋め込まれたドナー層と表面接点パターンとが重なっていることを確認する様子を示す図。 図１１（ｃ）は、中央部に図１１（ｄ）の装置が設けられた金属抵抗接点の複合ＳＥＭ画像を示す図。 図１１（ｄ）は、図１１（ｃ）の中央部の装置と抵抗ゲート及び接続用リードのＡＥＭ画像を示す図。 図１１（ｅ）は、Ｐドナーと金属抵抗接点用にエッチングされた穴の領域を示す、図１１（ｄ）の断面図。
【図１２】図１２（ａ）は、温度１００ｍＫにおける、プランジャーゲート電圧の関数としてのクーロン閉塞振動を示す図。 図１２（ｂ）は、温度１００ｍＫにおける、バリアゲート電圧Ｖｔ２の関数としてのクーロン閉塞振動を示す図。 図１２（ｃ）は、金属上部ゲートと適用する電圧の関数としてのクーロン閉塞振動を示す図であり、かなり不安定な挙動を示す。
【発明を実施するための最良の形態】
【００４６】
低温処理
図１（ａ）に、ｎタイプのリンがドープされた２インチのＳｉ（１００）ウエハを示す。このウエハは、ミスカット角が±０．１゜でバルク抵抗率が１−１０オームのものである。最初のウエット・ケミカルクリーニング処理を、硫酸と過酸化水素（Ｈ２ＳＯ４：Ｈ２Ｏ２）が３：１の溶液、５％ のＨＦ、及び６：１：１の Ｈ２Ｏ：ＨＣｌ：Ｈ２Ｏ２溶液で行った後、５０ｎｍのドライ酸化物層１２を、１１００℃で該ウエハ上に成長させる。このＳｉＯ２層が引き続く処理工程中における汚染からＳｉ表面を防護し、マーク構造物用のリソグラフ用マスクとして作用する。
【００４７】
特に、位置決めマークの階層的な配列は、該酸化層内に、標準的なポリメチルメタクリレート・レジストを使用する適宜なＥＢＬシステムの電子ビームリソグラフィにより形成される。この配列は二つのタイプのマークから構成され、それらは異なる目的を有し、従って、異なるエッチング深さで二つの連続したＥＢＬ／ウエットエッチング・サイクルでパターン化される。
【００４８】
外側のより深い構造（５０μｍ２の正方形）で、そのうちの一つは番号１４として示されているが、これらは単独で整列用マークとして使用される。これらの構造は、試料がＵＨＶシステムから取り出された後、ＥＢＬ処理ステップが行われる間、（２μｍ２の正方形の２×２の配列を用いる）高精度の整列用に使用されるばかりか、ＵＨＶチャンバ内での光学顕微鏡を用いたＳＴＭチップの粗い整列用にも使用される。
【００４９】
内側の円形のマーク（直径５．１μｍ）１６は、高分解能ＳＴＭリソグラフィ用に、装置中央部を規定するマーク配列の中央部に、正確に段差のないＳｉ（１００）のテラスを形成するために使用される。これらのマークはＳＴＭで画像化するに足るだけの深さで十分であり、これによりより高い整列（配列）性能を発揮することが出来る。
【００５０】
図１（ｃ）は、深さの深い、２×２で正方形に配列されたマーク１４（ＤＭ）とそれらマーク配列の中央部の、深さの浅い円形の溝１６（ＣＴ）が設けられた、位置決めマークが付された試料のＳＥＭ画像であり、ＵＨＶでの高温アニール（flashing・フラッシング）以前の状態である（なお、最も外側の光学的マークは示していない）。
【００５１】
パターントランスファー（転写）処理３を、３０℃の、混合比が１５：１ のＮＨ４Ｆ：ＨＦのバファードＨＦ（フッ酸）内で、ＳｉＯ２マスクをエッチングし、露出したシリコン層に、２５％の水溶性テトラメチルアンモニウムヒドロキシド溶液内で、室温でウエットケミカルエッチングすることで行なう。図１（ｂ）参照。最初のＥＢＬステップで規定された深いマーク１４は、４００ｎｍの深さでエッチングされ、フラッシング後のＳＥＭで良好なコントラストを示す。浅いマーク１６は２番目のＥＢＬステップで規定されており、深いマークに対して整列させられている。浅いマーク１６は、１００ｎｍの深さでエッチングされる。
【００５２】
該マークの配列をウエットエッチングした後に、保護酸化膜１２が、バッファードＨＦ腐食液内で除去され、最初のウエハ洗浄に似た最終的な洗浄サイクルで有機物や金属残滓が除去される。
【００５３】
アニール
次いで試料は、基準ベース圧力が１×１０−１１ｍｂｒのシリコン昇華セルが設けられたＵＨＶ−ＳＴＭシステムに導入される。抵抗ヒータを使用して約４５０℃で数時間、試料をガス抜きた後、試料は１１００℃まで１分間、直流により加熱され、微量の残留炭素及び自然酸化層を除去する。また、アニールによりＳｉ（１００）−２×１に表面が再構成される。アニール中の表面シリコンの拡散によりエッチングされた整列されたマークの完全性は損なわれ、シリコンの移動によりエッチングされた穴は満たされ、最初は鋭い角を持っていた穴は丸くなる。以前の報告３，１６にあるとおり、フラッシング中に、浅いマークは深さが約６０ｎｍに減少し、また深いマークは深さが約１２０ｎｍに減少する。図１（ｅ）に、１１００℃でのアニーリングステップ後、約２５ｎｍのエピタキシャルＳｉでカプセル化した後のマーク試料のＳＥＭ画像を示す。
【００５４】
中央部の段差のない（step-free）テラスの形成
位置決めマーク配列の原点に正確に大きな段差のないテラスを形成することは、われわれの整列方式にとって極めて重要である。
【００５５】
高温アニーリング中に、シリコン基板の表面形態に変化を生じさせ、Ｓｉ（１００）とＳｉ（１１１）上に大きな段差のない領域を生成させる運動工程の正確な性質については、いまだ議論１２のあるところである。高温のアニーリングが、ステップフロウ（step-flow）による蒸発工程により、テラスを横断する原子の段差（ステップ）に動きを生じさせるものと考えられる。この段差は結果的に、ミクロンサイズの周期的な格子１２又は尾根構造９，１０、又は我々の場合には、エッチングされた円形の溝などの境界に集められ、該境界間は段差のない領域となる。
【００５６】
十分な高温状態で、段差の端部の原子は該段差から離れ、吸着原子としてテラス上に拡散し、結果的に蒸気中に取り除かれる７。もし吸着原子が段差から本当に引き出されたのなら、いくつかの吸着電子−空格子点のペアがテラスに形成され、大きなテラスの、境界部分（bounding）の段差の端部位置毎の蒸発速度は、小さなテラスのそれよりも大きくなり、これにより大きな間隔の開いた段差が小さな間隔の段差より早く動くようになる。エッチングされた溝の側壁などの高い段差密度の領域は、段差の動き（step flow）に対する境界を形成するので、一旦、段差が動く（step flow）ことで全ての段差が境界に向けて解消されると、溝に囲まれた領域上に大きなテラスが形成される。図１（ｆ）及び図１（ｇ）参照。
【００５７】
同時に、表面拡散により溝はシリコンにより満たされ、その角は丸くなる。このエッチング構造の劣化は溝の深さと幅に依存する１６（我々の場合、これらはエッチング工程の非等方性により独立したパラメータとはなっていない）。アニーリングのステップの後にＳＥＭ内で解析することの出来る、最も小さな４００ｎｍの深さの周期的な格子の形態（periodic grating features）は、約１．５μｍのピッチを持っていることが判明した。
【００５８】
我々は、段差のない領域を生成する機能について、中央の浅いマーク構造に関して、平行線、ドット列及び異なる直径の円形の溝など、幾つかの異なる形状をテストした。概してエッチング構造の全てのタイプにおいて、フラッシング中にある程度の段差のない領域を生成することが出来たが、閉じた円形の溝が我々の位置決め目的に有効であることが判明した。それはこの溝が想定した位置、この場合、円形の溝の中央に正確に段差のないテラスを形成することが出来たからである。
【００５９】
我々の場合、これらの円形溝の最適な直径は５．１μｍで溝幅は約１μｍと決定した。より小さな直径では、円形の溝により囲まれた小山はアニール後にはその十分な高さに達せず、大きなテラスを形成することが出来ず、また、より大きな直径では、テラスの中央部に小穴が形成されているのが見つかった。小穴の形成は以前から観察されており１０，１１、これは大きな段差のないテラスによるものである。結局、大きなテラスは、テラスが吸着原子が取り除かれる前の平均吸着原子拡散長を超える幅を持つと、段差端部からある程度の距離における結晶格子欠落点を持ったクラスタの生成に対して不安定なものとなる。
【００６０】
我々は、テラスの幅が浅い円形の溝のエッチング深さでどう変わるかを調べ、フラッシング前の初期深さが約１００ｎｍの場合、最も大きな段差のない領域が形成されることを発見した。なお、ＳＴＭリソグラフィ中にこれらの領域をスキャニングする困難性により、我々は様々に深さ変えて調査を行うことに限界があったことも言及しておく。溝が深すぎると（フラッシング前で、＞２００ｎｍ）、小山のスロープに大きな表面しわが生じ、ＳＴＭチップの大きな減衰（advanced decay）を生じさせ、より高い段差密度により吸着原子が取り除かれる領域の鮮明度が減少し、コンタクトパッチを整列させることが困難なものとなる。溝が浅すぎると（フラッシング前で、＞５０ｎｍ）、フラッシング後の表面の凹凸が小さすぎて中央テラスの位置を検出することが極めて困難になる。
【００６１】
我々は、ＳＴＭで映像化し、リソグラフィでのパターン化が可能な、原子的に平坦な円形の溝を作成する方法を、最適なものとした。一般的に我々の方法で作られたテラスは、ミクロンの幅（microns across）を有するが、我々は、直径が数百ナノメートルの段差のない領域をもったテラスを確実に製造することが出来、ナノ−スケールから原子−スケール規模の装置の活性領域を、単一原子表面（a single atomic plane）上にパターン化することが出来る。
装置の製造
【００６２】
シリコン表面を約１１００℃で１分間アニーリングしてシリコンをＳｉ（１００）２ｘ１に自動的に再構成した後、シリコンを、ＳＴＭリソグラフィ用のモノハイドライド（monohydride）レジストを形成する、サーマルクラッカーソース（a thermal cracker source）を使用して原子水素で処理する。図１（ｈ）参照。
【００６３】
ミクロンサイズのスキャンフレームで、図２（ａ）に示すように、開始し、中央テラス２０は、ＳＴＭを用いて映像モードで、基準サンプルバイアス Ｖｂ＝−２Ｖ、トンネリング電流 Ｉ＝０．１ｎＡで、得られる。点線の白い円は中央の原子的に平坦な台地２０の位置を示しており、それは円形の溝１６（破線で示す）により囲まれている。
【００６４】
Ｈレジストを選択的に離脱させて必要な装置パターンを形成することは、ＳＴＭチップを用いて、Ｖｂ＝＋７Ｖ及び Ｉ＝３ｎＡで行われる。ナノワイヤ６，ドットアレイ７，トンネリングギャップ８及びナノドット４などの、我々の装置の活性領域は、通常、４００ｘ４００ｎｍ２のＳＴＭスキャンフレーム内にパターン化することが出来、中央の段差のないテラス上に配置される。図１（ｉ）に、ＳＴＭで約３００ｎｍの幅のテラス上にパターン化された、下向きに約５ｎｍの厚さのテーパ状のワイヤ装置の例を示す。こうしたＳＴＭでパターン化された装置の抵抗接点の形成を助けるために、約３．５ｘ１．５μｍ２の大きさの大きな四角形の接点領域３２，３４がＳＴＭにより連続してパターン化され、円形の溝１６の両側にそれぞれ整列され、脱着（desorbed）される。図２（ｃ）の最終装置のＳＴＭ及びＳＥＭ合成画像を参照。
【００６５】
図２（ｃ）は、リソグラフィ中に得られた全てのＳＴＭスキャンフレームを示している、接続された装置の合成画像であり、４００ｘ４００ｎｍ２のスキャンフレム内にパターン化された中央テラス及び、４００ｘ４００ｎｍ２、８００ｘ８００ｎｍ２及び３．５ｘ１．５μｍ２の、それぞれ３枚のそれに引き続く両側の接続片を互いにつなぎ合わせている。点線の溝１６は、大きな接続片によるＳＴＭ画像内で明瞭に認識することが出来、背後の４つのターミナル抵抗接点のＳＥＭ画像と整列するようになっている。
【００６６】
円形の溝１６は、図２（ｂ）に示す、ＡＦＭによる（ex situ）での画像及び、図２（ｃ）に示す、リソグラフィ中に得られたＳＴＭ画像においても、明瞭に認識することが出来る。その結果、溝１６の形成の最初において、ＥＢＬで設定された抵抗接点の整列性（アライメント）を、金属化する前に、約１００ｎｍの精度でチェックすることが出来る。更に、ＳＥＭによる（ex situ）での処理中に、カプセル化されたドナーを直接画像化することが出来るので、整列（アライメント）の精度を＜５０ｎｍ以上のレベルにまですることが出来る。
【００６７】
ホスフィン（ＰＨ３）分子が、脱着（desorbed）領域に選択的に吸収される。引き続き、３５０℃で１分間アニールすることで、図１（ｋ）に示すように、ＰＨ３前駆体分子から１７個のＰドーパント原子をＳｉ表面に導入する。我々は、Ｓｉの表面の特定の位置にＰ原子を原子精度で導入することをすでに示している１７。図１（ｌ）に示すように、装置全体上に、シリコンの昇華組織を用いて、２５０℃で２５ｎｍのエピタキシャルＳｉのカプセル化層を成長させ、ＳＴＭでパターン化された領域からドーパントの拡散が生じることを最小限にすることで、Ｓｉ：Ｐ装置の構造的な完全性を保持する１８。これはまた、約１ｘ１０１４ｃｍ−２の担体密度をもたらすＰドナーの十分な電気な活性化を保証する５。
【００６８】
Ｓｉのカプセル化の後、試料はＵＨＶシステムから取り出され、図１（ｃ）の（ＤＭ）及び図１（ｂ）の番号１４に示すように、ミクロンサイズでエッチングされた四角形の配列を、１００ｎｍの精度でＳＴＭでパターニングされた装置に整列させる目印として使用して、抵抗接点が基板上にＥＢＬでパターン化される。後述するように、ＳＥＭで、カプセル化した装置を直接画像化することでより高い精度を達成することが出来る。同時に、引き続くＥＢＬステップにおいて整列用のマークとして使用する、通常の十字形のマークがパターニングされる。図２（ｂ）に示すように、ＡＦＭでは、円形の溝及びその中央部の６０ｎｍの高さの小山を見ることが出来るので、金属化（metallization）する前に、抵抗接点の整列度の正確性をＡＦＭを使用してチェックすることが出来る。原子レベルでの平坦さ及び小山の上端の中央テラスはＡＦＭでは乱されることはないので、我々はこのＡＦＭによる整列度のチェックの精度を、円形の溝を用いて、１００ｎｍの精度で見積もることが出来る。これは、ＥＢＬステップでの精度と匹敵するものである。
【００６９】
抵抗接点の金属化の後、３５０℃で３０分のコンタクトアニールを行って、埋め込まれたリン（Ｐ）ドープされた領域への電気的な接点を確立する。トップゲート構造は、良く形付けられた金属マークの十字形を基準にして整列させる形で、引き続くＥＢＬステップで描かれる。ナノスケール装置を上手く製造するためにとても重要な、これらのゲート構造の整列精度は、こうして最後から２番目のＥＢＬステップの正確性に左右される。
【００７０】
最後のステップで、試料は切り分けられ、標準のチップパッケージに接着され、アルミニウムウエッジボンダを用いて接続される。ＳＴＭリソグラフィは原子レベルの精度で行うことが出来るので、カプセル化された装置に対する外部抵抗接点及びゲートの（ex situ）での整列は、マーク構造物の熱劣化があるので、我々の整列作業においてとても重要なステップである。我々は、全体的な整列精度は１００ｎｍと見積もっており、これはＡＦＭを用いた時の測定精度に対応しており、円形溝に対してＥＢＬでパターン化された抵抗接点の正確な整列性を示している。最近の方法では、ＳＥＭにより。埋め込まれたドナーを画像表示させて、この画像に対して直接整列させるように使用することが出来、この場合、整列精度を約５０ｎｍ以下にまで上げることが出来る。
【００７１】
最近、装置が、ＵＨＶから取り出された後にＳＥＭにより画像化されるので、円形のマークは必要がないことが判明した。更に、接点の３５０℃でのアニーリングももはや不要である。装置表面までの小さな穴をエッチングし、金属化するだけで該装置に対する電気的な接触には十分である。
ＳＩ：Ｐ ナノワイヤ装置
【００７２】
上述した技術を用いて、我々は５０×２４０ｎｍ２のナノワイヤ装置を、位置決めマーク列の中央テラス上にパターン化した。図３（ａ）にＰＨ３の添加前の装置のＳＴＭ画像を示す。Ｈ（水素）が取り除かれた領域は、Ｓｉ表面からの付加的なトンネル電流が流れていることにより明るく見える。段差のないテラスは明瞭に見ることが出来、その直径は約２８０ｎｍである。約２５ｎｍのエピタキシャルＳｉ層によるカプセル化の後、図１（ｃ）及び図１（ｅ）に示すように、２μｍ２の正方形の２ｘ２の列からなる整列用マークを用いて、４個ターミナルとしてのＡｌの抵抗接点をＥＢＬでパターン化した。可能なコンダクタンスの調整を調べるために、Ａｌのトップゲート（２３０ｎｍ）が引き続くＥＢＬステップで、本来のＳｉＯ２層をバリヤとして用いてナノワイヤ上にパターン化された。図１（ｏ）は、最終的な装置のＳＥＭ画像を示す。
【００７３】
装置は温度が４．２Ｋで標準的な直流モード及びｌｏｃｋ−ｉｎアンプを用いて測定された。ワイヤは全ての接点で１kOhm以下の比較的低い接点抵抗（contact resistances）を示したが、これはＥＢＬマークを使用して達成された高精度の配列によるものである。金属化の後の最終的な装置のＳＥＭ画像と、接続用片のＨリソグラフィ中に得られたＳＴＭ画像を比較すると、金属リードとＰがドープされた領域の間の重なり合ったエリアは約２−３μｍ２であると見積もられる。図３（ｂ）に、４．２Ｋで、３つの異なるゲート電圧Ｖｇ＝０，±４００ｍＶでの、ワイヤの直流Ｉ−Ｖ特性を示す。非縮退のｎタイプＳｉ基板におけるキャリアはこの温度ではフリーズアウトしているので、電子の伝導は完全にＰドナーのナノワイヤに限定される。装置は、４．９kOhmの抵抗でオーム性の挙動を示している。
【００７４】
我々のグループの以前のＳＴＭの研究では１８、２５０℃でＳｉが過成長する間にＰが偏析してしまうことから、初めの平面的なＳｉ−Ｐ装置の効果的な厚さは、〜６Åであると見積もっている。この値と、ワイヤの横の寸法を用いて、同様な規模の装置６と同等な、約６ｘ１０−７Ohm ｃｍの抵抗率を得ることが出来た。なお、たとえ表面ゲートを本来の酸化層上にパターン化したとしても、リーケージ（leakage）（約±４００ｍＶ）前の電圧レンジ内ではゲート効果は観測されなかった。ゲート動作を生じさせるほどの大きなゲート電圧レンジを我々は持っていないようであり、将来的な仕事として、これらの装置をゲートコントロールするために、ＳＴＭパターン化及びカプセル化された構造の上に、厚い、低温ＵＨＶ酸化物を導入することとなるだろう。
【００７５】
３端子定電流磁気抵抗トレース（three-terminal constant current magnetoresistance traces）が垂直な磁場で、４．２Ｋで−１．５から１．５Ｔ測定された。負の磁気抵抗のピークは高い拡散性を持った金属性のＳｉ：Ｐシステムにおけるキャリアの弱い局在の結果として観察される１９。図３に、ヒカミの式（the Hikami formula）２０を用いた２次元的な２Ｄ局在理論に沿った、４．２Ｋにおける、測定データを示す。ヒカミのモデルから、我々はフェーズのコヒーランス長さが約４７ｎｍであることを引き出したが、これはワイヤの幅にほぼ対応している。この結果は、ワイヤ幅がフェーズのコヒーランス長さ以下に減少すると、１次元及び２Ｄの弱い局在間にクロスオーバが観測されるという、最近のＳｉ：Ｐナノワイヤの結果６と一致する。
量子ドット装置
【００７６】
より複雑な量子ドット装置４０を図４を参照しつつ述べる。この装置では、量子ドット４２が、リンがドープされたシリコンのアイランドにより形成されている。ドット４２はリンがドープされたソース４５及びドレイン４６領域からギャップ４３，４４によって離れており、ここでは、真性シリコンの小さなセクションが二つのトンネル接合を形成している。ドット４２と同じ平面であるがドット４２の軸に垂直な方向に伸びる、３つのリン領域４８，５０及び５２は、ソース４５からドレイン４６への伝導を調整するゲートとして使用されている。これは、単一電子トランジスタ又は量子ドットと言われる。下の二つのゲート５０，５２はそれぞれのトンネルバリア４３及び４４を横切る伝導を主に制御する。また、プランジャーゲート４８はドット４２の電子密度を調整する。
【００７７】
図５は、装置４０のＳＴＭ画像である。明るい領域は、リンが付着して伝導性のδ層を形成することのできる、露出したレジストを示す。ドット領域は、約４０ｎｍｘ約５０ｎｍに相当する。二つのトンネル接合間の間隔は約１５０ｎｍである。ドットからプランジャーゲートまでの距離は、約３６ｎｍである。トンネル接合とバリアゲートの間の距離は約１８ｎｍであり、トンネルバリアの幅は８ｎｍである。バリアのリードの幅は、約３−４ｎｍであり、約５つの二量体の列を構成しているように見ることが出来る。
【００７８】
この装置の構成の重要な特徴は、量子ドット、電極及びゲートが全て同じ平面に有り、図１（ｇ）の中央の段差のないテラス２０上に制作されているということである。
【００７９】
この装置の性能は図６、７，８及び９を参照して説明する。これらの結果の重要な点の一つは、非常に狭いドープされたシリコンゲートのリードが伝導していることである。これは、それらがエピタキシャル工程により純シリコン内にカプセル化されていることで可能となる。
【００８０】
同様に４．２Ｋで、ドット上の電子数Ｎが、ゲートｔ１，ｔ２及びＰＧのそれぞれを用いて調整される。これにより、ソースからドレインへの電流に、よく知られたクーロン閉鎖が生じる。
【００８１】
図６（ａ）は、Ｖｔ１の関数としての電流ＩＤＣを示す図。
図６（ｂ）は、Ｖｔ２の関数としての電流ＩＤＣを示す図。
図６（ｃ）は、Ｖｐｇの関数としての電流ＩＤＣを示す図。
グラフは、測定がこの温度で安定しているこを示し、またグラフが理論的な結果と合致していることを示している。特に振動の周期が、中央のドット領域からのゲートの距離を反映しており、これはドナーパターンから期待できるように装置の正確な機能性を裏付けている。
【００８２】
０．１Ｋで測定された、図７及び９に示す電流のグラフは、電子数が大幅に変動しても装置の高い安定性を示している。
【００８３】
図８のグラフは、二つのバリアゲート５０及び５２に供給された電圧を関数として、０．１Ｋにおけるクーロン閉鎖振動の低温での伝導（コンダクタンス）量（conductance measurements）を示す。二つのゲートがほぼ同様に動作することが、その形状（配置）から予想され、ＳＴＭパターンと装置が対応していることを示している。加えてこれらの測定には数時間を要し、このことがまた、装置の安定性を強調している。
ＵＨＶ環境の外での装置の可視性
【００８４】
図１の完成された装置を、カプセル化後にＳＴＭで、図１（ｍ）に示すように画像化する。過成長したＳｉ：Ｐ装置の画像において、ドープされた領域と真性基板との間の境界を見ることが出来、この境界は引き続く登録に使用することが出来る。該境界は点線で示される。カプセル化された層の、ＳＴＭによる粗さ分析では、Ｐがドープされた領域上に僅かな表面粗さの相違が見られる。そしてこれは該装置をＳＴＭで見ることが出来る理由であると思われる。
【００８５】
驚いたことに、装置をＵＨＶ環境から取り出した後の、カプセル化された装置のＳＥＭ画像がドープされた領域とドープされていない領域の境界を示していることである。図１０（ａ）において、Ｐがドープされた領域は、淡い長方形のパッチ（複数）として明瞭に見ることが出来る。二つの大きなパッチを繋ぐ断続的な線（殆ど見えない）は僅か５０ｎｍの幅であり、解像することができる。コントラストはより低い電子ビームエネルギーで表面効果を触発させることで増加する。Ｐがドープされていない領域は、異なる粗さを示すより粒子の粗い（粒状の）状態で現れ、視認することが出来る。図１０（ｂ）は、（ａ）の部分拡大図である。成長した装置のコントラストはその画像条件に強く依存する。概して、より低い電子ビームエネルギがより高いコントラストを生じさせる。２次電子用のインレンズ ディテクタを使用して、我々は、２ｋＶのビームエネルギが最良の画像を生み出すことを見いだした。
チップ表面への接続
【００８６】
量子ドット装置の例を参照して、試料をＵＨＶから取り出した後、接点及びゲートを（ex situ）で整列させ、パターニングする工程を、図１１に示す。図の（ａ）は、装置チップの異なる領域の高解像度ＳＥＭ画像から複合した複合画像である。３ｘ３の四角なマーク構造（複数）が、抵抗性接点のＥＢＬパターニングにおける整列マーク（複数）として作用する。図１１（ａ）の中央に、線と後述する円などの幾つかの奥行きのないマーク構造物を見ることが出来る。最も重要なことは、図５の量子ドット装置のゲート（複数）に繋がる５つのカプセル化された抵抗リード５０が、２５ｎｍのエピタキシャルＳｉでカプセル化された層の下に埋め込まれているにも拘わらず、明瞭に見ることが出来ることである。これらのリードが見えることで、適切な位置に表面接点を蒸着（沈着）させ、引き続くゲートリードに対する接続も行うことが出来る。
【００８７】
図１１（ｂ）は、抵抗性接点のＥＢＬパターニング中の実際の整列工程を示す、複合画像である。破線は、我々のＥＢＬパターニングジェネレータＮＰＧＳのＣＡＤソフトウエア内での接点構造を示す。中央部に（ａ）のＳＥＭ画像をオーバーレイし、（ex situ）で抵抗性リードを、埋め込まれた装置の画像に対して直接整列させる。整列精度は、カプセル化された装置の画像解像度により制限される。我々は、接点とトップゲートをほぼ１００ｎｍの精度でパターン化することが出来る。
【００８８】
図１１（ｃ）は、原子スケール規模の装置にＳＥＭ技術を用いて（ex situ）で整列させて、金属抵抗性接点（番号付けされている）を配置した後の、同装置を示す。図１１（ｄ）は、金属配置後の、当該量子ドット装置のＳＴＭによりパターン化された５本の抵抗リードの拡大図である（図１１（ｃ）及び（ｄ）は、図５に対して反転している点に注意）。抵抗性接点をパターニングした後であってもＰがドープされた構造を映像化することが出来ることとコンタクトアニールにより、正確な工程の制御が可能となり、また整列作業の正確性が維持される。
【００８９】
図１１（ｅ）は、Ｐドナーの埋め込まれた層６０と抵抗接点６２を示す、最終的な装置の模式的な断面図である。興味有ることに、仮に、カプセル化された量子ドット装置の上の、本来のＳｉＯ２バリア上に金属トップゲートをパターン化すると、０．１Ｋでの低温伝導（コンダクタンス）のピーク値は、より不安定なものとなることが判明した。
【００９０】
図１２に、同じ条件で、異なるゲートを用いて電子数を調整した際のクローン閉鎖振動の比較を示す。図１２（ａ）及び（ｂ）のテラスは再現性が高く安定しているが、図１２（ｃ）は、より多くのノイズとピーク位置のシフトが観測され、これは、例えば、金属ゲートと埋め込まれたドナー装置との間のインターフェースにおいて、ドット上の電子数が電荷の移動により影響を受けていることを示している。このことは、金属製のトップゲートよりもむしろアクティブな装置の面内のゲートを使用するほうに別の利点があることを示している。
【００９１】
図１１に戻り、抵抗性ゲート５０と金属表面ゲート及びコントラクト（contracts）６２間の接続は、ＳＥＭを用いてゲートリード上に直径が１０及び５００ｎｍの間の小さな穴７０の列を整列させ、エッチングすることで得られる。これらの穴の上にリソグラフィでパターン化された接点を金属化することで、埋め込まれたドーパント構造に対する良好な電気的な接続を得ることが出来る。これらの穴の配列を図１１（ｂ）に見ることが出来る。この技術の利点の一つは、整列ミスの生じた穴が、問題を生じないことである。アーキテクチャは同一の層内の二つのゲート間を接続することはない。このために、各層上のゲートの端部間には最小限の距離が必要になる。これらの穴は、表面の金属接点を直接埋め込まれた装置と整列させることが出来る。このことは、埋め込まれた層に対して良好な電気的接触を行わせるために表面金属をアニールする必要が無くなることを意味する。ドーパントを活性化するための最初の組み込みアニール（incorporation anneal）以後、装置は約２５０℃以上の温度に曝されることはない。
大量生産
【００９２】
図１１（ａ）のＳＥＭ画像は走査して、埋め込みドーパント構造のＳＴＭパターニング及び抵抗性接点及びゲートのＳＥＭパターニング用のソフトウエア制御プログラムを構築するために使用することが出来る。これらの技術により、埋め込まれた装置間隔が約２０ｎｍ以上の、多様なＳＴＭでパターン化された装置に対して接点をパターニングすることが可能となる。
【先行技術文献】
【非特許文献】
【００９３】
以下の文献を、参照記号により導入する。
1. J. W. Lyding, T.-C. Shen, J. S. Hubacek,
J. R. Tucker, and G. C. Abeln, Appl.
Phys. Lett. 64, 2010 (1994).
2. T. C. Shen, J. S. Kline, T. Schenkel, S.
J. Robinson, J.-Y. Ji, C. Yang, R.-R. Du,and J. R. Tucker, J. Vac. Sci.
Technol. B 22, 3182 (2004).
3. F. J. Rue&szlig;, L. Oberbeck, K. E. J. Goh, M. J.
Butcher, E. Gauja, A. R. Hamilton,and M. Y. Simmons, Nanotechnology 16, 2446(2005).
4. F. J. Rue&szlig; et al., Small 3, 563(2007).
5. F. J. Rue&szlig;, L. Oberbeck, M. Y. Simmons, K. E.
J. Goh, A. R. Hamilton, T. Hallam,N. J. Curson, and R. G. Clark, Nano Lett. 4,1969 (2004).
6. F. J. Rue&szlig;, K. E. J. Goh, M. J. Butcher, T.
C. G. Reusch, L. Oberbeck, B. Weber,A. R. Hamilton, and M. Y. Simmons,
Nanotechnology 18, 044023 (2007).
7. W. Pok, T .C. G. Reusch, G. Scappucci,
F. J. Rue&szlig;, A.
R. Hamilton, and M. Y. Simmons, IEEE Trans. Nanotechnol. 6, 231 (2007).
8. F. J. Rue&szlig;, W. Pok, K. E. J. Goh, A. R.
Hamilton, and M. Y. Simmons, Phys. Rev.
9. S. Tanaka, C .C. Umbach, J. M. Blakely,
R. M. Tromp, and M. Mankos,
Appl. Phys. Lett. 69, 1235 (1996).
10. D. Lee and J. Blakely, Surf. Sci. 445,
32 (2000).
11. Y. Homma, N. Aizawa, and T. Ogino, Jpn.
J. Appl. Phys., Part 2 35, L241
(1996).
12. K.-C. Chang and J.M. Blakely, Surf.
Sci. 591, 133 (2005).
13. T. Ohmi, K. Kotani, A. Teramoto, and M.
Miyashita, IEEE Electron Device Lett.
12, 652 (1991).
14. B. Koiller, X. Hu, and S. Das Sarma,
Phys. Rev. B 66, 115201 (2002).
15. O. Tabata, R. Asahi, H. Funabshi, K.
Shimaoka, and S. Sugiyama, Sens.
Actuators, A A34, 51 (1992).
16. M. E. Keeffe, C. C. Umbach, and J. M.
Blakely, J. Phys. Chem. Solids 55, 965(1994).
17. S. R. Schofield, N. J. Curson, M. Y.
Simmons, F. J. Rue&szlig;, T. Hallam, L.Oberbeck, and R. G. Clark, Phys. Rev. Lett. 91,
136104 (2003).
18. L. Oberbeck, N. J. Curson, T. Hallam,
M. Y. Simmons, G. Bilger, and R. G. Clark, Appl. Phys. Lett. 85, 1359 (2004).
19. See, for example, C. W. J. Beenakker
and H. van Houten, Solid State Phys.(Tokyo) 44, 1 (1991).
20. S. Hikami, A. I. Larkin, and Y.
Nagaoka, Prog. Theor. Phys. 63, 707 (1980).
21. A. Moel, E. E. Moon, R. Frankel, and H.
I. Smith, J. Vac. Sci. Technol. B 11,
2191 (1993).
22. P. Zhang et al., Nature (London) 439,
703 (2006).
【００９４】
本発明を特定な例に基づいて説明したが、本発明は多様な他の形で示すことが出来、上記しなかった他の特徴と組み合わせることも出来ることを認識すべきである。例えば、我々は現在この整列精度を改良するために、モアレタイプ格子２１（Moire-type gratings）のような先進的なマーク構造を前述した整列スキームに導入することを研究している。同時に、我々は、エッチングされたマーク構造物の損傷を劇的に減少する、９００℃の低温表面前処理技術を研究している。
【図１】
0005588355.tif 000002
【図２】
0005588355.tif 000003
【図３】
0005588355.tif 000004
【図４】
0005588355.tif 000005
【図５】
0005588355.tif 000006
【図６（ａ）】
0005588355.tif 000007
【図６（ｂ）】
0005588355.tif 000008
【図６（ｃ）】
0005588355.tif 000009
【図７（ａ）】
0005588355.tif 000010
【図７（ｂ）】
0005588355.tif 000011
【図８】
0005588355.tif 000012
【図９】
0005588355.tif 000013
【図１０】
0005588355.tif 000014
【図１１】
0005588355.tif 000015
【図１２（ａ）】
0005588355.tif 000016
【図１２（ｂ）】
0005588355.tif 000017
【図１２（ｃ）】
0005588355.tif 000018