(57)【特許請求の範囲】
【請求項１】
樹脂フィルムと、
前記樹脂フィルム上に設けられており、圧縮応力性の層と引張応力性の層とが少なくとも３層交互に積層され、最下層及び最上層が前記圧縮応力性の層である積層構造を有するバッファ層と、
前記バッファ層上に設けられている薄膜トランジスタと、
を含む薄膜トランジスタ基板。
【請求項２】
前記バッファ層を構成する全ての層が無機材料から構成されている請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記バッファ層を構成する層が、ＳｉxＯy、ＳｉxＮy、ＳｉxＯyＮz、ＡｌxＯy、ＴｉxＯy、ＺｒxＯy、及びＨｆxＯyからなる群から選択される少なくとも１種の材料から構成されている請求項１又は請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記バッファ層を構成する全ての層が同種の材料から構成されている請求項１〜請求項３のいずれか一項に記載の薄膜トランジスタ基板。
【請求項５】
前記バッファ層の厚みが５００ｎｍ以上である請求項１〜請求項４のいずれか一項に記載の薄膜トランジスタ基板。
【請求項６】
前記樹脂フィルムのヤング率が４ＧＰａ以下である請求項１〜請求項５のいずれか一項に記載の薄膜トランジスタ基板。
【請求項７】
請求項１〜請求項６のいずれか一項に記載の薄膜トランジスタ基板を備えた表示装置。
【請求項８】
請求項１〜請求項６のいずれか一項に記載の薄膜トランジスタ基板を備えた電磁波センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサに関する。
【背景技術】
【０００２】
液晶ディスプレイ、有機電界発光（有機ＥＬ）ディスプレイなどの表示装置の製造では、薄型トランジスタ（ＴＦＴ）を形成する基板として主にガラス基板が使用されているが、軽量化、薄型化への要求に応えるためにガラス基板の厚さを薄くした製品の開発が進んでいる。例えばガラス基板をフッ酸によりエッチングすることで基板の厚みを薄くする手法が開示されている（特許文献１参照）。
しかし、ガラス基板を薄型化するには限界があり、より軽量化、薄型化を実現するため樹脂フィルムを基板として利用しようという動きがある。樹脂フィルムを用いれば、軽量化、薄型化を実現するだけでなく、可撓性を有し、衝撃に強い製品にすることが可能となり、外装ケースの軽量化なども同時に実現することができるといった利点もある。
【０００３】
その反面、樹脂フィルムを用いると、ガラス基板では起こりえない様々な問題が発生する。これは、樹脂フィルムは、ガラスとは異なる下記に示すような物性を有することに起因している。
（１）熱膨張係数がガラスに比べ大きい。
（２）不可逆的な熱収縮が起きる。
（３）吸水、吸湿、乾燥などによりフィルムが伸縮する。
（４）耐熱温度が低い。
（５）表面の凹凸が大きい。
【０００４】
これらの物性に起因する問題を解決すべく、様々な手法が提案されている。例えば、上記（１）、（２）に関し、フィルムの伸縮をあらかじめ考慮した素子設計や製造プロセスが提案されている（例えば特許文献２〜４参照。）。また、（５）に関し、樹脂フィルムの表面に樹脂を塗布して樹脂層を形成することで平坦化し、この樹脂層上にＴＦＴを形成することが提案されている（特許文献５参照。）。
【０００５】
また、上記（１）、（２）に起因して樹脂フィルム上に作製したＴＦＴを構成する電極や半導体層にクラックが生じ易い。このようなクラックの発生を防ぐため、樹脂フィルム上に圧縮応力性の無機膜を形成することが提案されている（特許文献６参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３９７４７４９号公報
【特許文献２】特開２００２−１５１５２２号公報
【特許文献３】特許第４２８０７３６号公報
【特許文献４】特開２００６−１６５５５５号公報
【特許文献５】特許第２９００２２９号公報
【特許文献６】特開２００８−１４７２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、樹脂フィルム上に形成した薄膜トランジスタにクラックが発生し難い薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明では以下の薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサが提供される。
＜１＞  樹脂フィルムと、前記樹脂フィルム上に設けられており、圧縮応力性の層と引張応力性の層とが少なくとも３層交互に積層され、最下層及び最上層が前記圧縮応力性の層である積層構造を有するバッファ層と、前記バッファ層上に設けられている薄膜トランジスタと、を含む薄膜トランジスタ基板。
＜２＞  前記バッファ層を構成する全ての層が無機材料から構成されている＜１＞に記載の薄膜トランジスタ基板。
＜３＞  前記バッファ層を構成する層が、ＳｉxＯy、ＳｉxＮy、ＳｉxＯyＮz、ＡｌxＯy、ＴｉxＯy、ＺｒxＯy、及びＨｆxＯyからなる群から選択される少なくとも１種の材料から構成されている＜１＞又は＜２＞に記載の薄膜トランジスタ基板。
＜４＞  前記バッファ層を構成する全ての層が同種の材料から構成されている＜１＞〜＜３＞のいずれかに記載の薄膜トランジスタ基板。
＜５＞  前記樹脂フィルムのヤング率が４ＧＰａ以下である＜１＞〜＜４＞のいずれかに記載の薄膜トランジスタ基板。
＜６＞  ＜１＞〜＜５＞のいずれかに記載の薄膜トランジスタ基板を備えた表示装置。
＜７＞  ＜１＞〜＜５＞のいずれかに記載の薄膜トランジスタ基板を備えた電磁波センサ。
【発明の効果】
【０００９】
本発明によれば、樹脂フィルム上に形成した薄膜トランジスタにクラックが発生し難い薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサが提供される。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る薄膜トランジスタ基板の構成の一例を示す概略図である。
【図２】第２の実施形態に係る薄膜トランジスタ基板の構成の一例を示す概略図である。
【図３】バッファ層を構成する各層の厚さと応力強度の関係を示す図である。
【図４】第１の実施形態に係る薄膜トランジスタ基板を用いた有機ＥＬディスプレイの構成の一例を示す概略図である。
【図５】第１の実施形態に係る薄膜トランジスタ基板を用いたＸ線フラットパネルディテクタの構成の一例を示す概略図である。
【発明を実施するための形態】
【００１１】
以下、添付の図面を参照しながら、本発明に係る薄膜トランジスタ基板、並びに、それを備えた表示装置及び電磁波センサとしてそれぞれ有機ＥＬディスプレイ及びＸ線ディテクタについて説明する。なお、本発明に係る薄膜トランジスタ基板を備えた表示装置及び電磁波センサはこれらに限定されず、ＴＦＴを備えた他の電子デバイスにも適用することができる。また、各構成の材料、厚み、成膜方法等を適宜限定して説明するが、本発明はこれらに限定されず、目的とする電子デバイスの構成に応じて適宜選択すればよい。
【００１２】
ＴＦＴを構成する電極層や半導体層には引張応力が内在していることが多い。一般的に物質は圧縮性の応力には強いが引張性の応力には弱く、結合が切れやすい。そのため、樹脂フィルム上にＴＦＴを形成する場合、基板となる樹脂フィルムには伸縮に耐えられるような高い剛性が必要であり、その手段として無機層によるバッファ層を設けることが考えられる。
【００１３】
しかし、本発明者の実験によれば、樹脂フィルムの表面に圧縮応力性の無機層（例えば厚さ２００ｎｍのＳｉＯ２）を形成し、この無機層上にＴＦＴを形成しても、ＴＦＴの構造（材質や層構成）によっては電極層等にクラックが発生してしまうことが確認された。例えば、電極材料にモリブデンのような引張応力の強い材料を使用すると、成膜後もしくは製造工程中の昇温又は降温過程でクラックが入り易い。ＴＦＴを構成する電極層や半導体層にクラックが生じると、トランジスタ性能の劣化、断線等の電気特性に大きく影響してしまう。
例えば、圧縮応力性の無機層を５μｍ程度に厚く形成すればＴＦＴにおけるクラックの発生をより確実に抑制できる。しかし、このような極めて厚い無機層を形成するとなると、成膜時間が長くなり、製造コストが著しく上昇するほか、樹脂フィルム本来の可撓性（フレキシブル性）が損なわれてしまう。
【００１４】
さらに本発明者が研究を重ねたところ次のような知見を得た。引張応力が内在する電極層や半導体層等にクラックが生じる理由は、樹脂フィルムが膨張することではなく、樹脂フィルムがガラス基板等に比べて柔らかいことが主な原因であると考えられる。具体的には、電極層や半導体層が、内在する引張応力のため縮もうとしているところに基板である樹脂フィルムが容易に変形してしまうことで結果的にクラックが入ると考えられる。つまり、樹脂フィルムの膨張はクラックの発生に与える影響は小さく、樹脂フィルムはガラスやシリコンに比べてヤング率が小さく変形しやすい特性を有していることの方が電極層や半導体層にクラックをもたらす主な原因と考えられる。
【００１５】
そして、本発明者は樹脂フィルム上に形成したＴＦＴのクラックの発生を抑制すべく、研究を重ねた結果、樹脂フィルム上に、強度及び剛性を有する特定の積層構造のバッファ層を設け、このようなバッファ層上にＴＦＴを形成すれば、ＴＦＴを構成する電極層や半導体層にクラックが発生することを効果的に抑制することができることを見出した。
【００１６】
＜薄膜トランジスタ基板＞
本発明に係る薄膜トランジスタ基板は、樹脂フィルムと、前記樹脂フィルム上に設けられており、圧縮応力性の層と引張応力性の層とが少なくとも３層交互に積層され、最下層及び最上層が前記圧縮応力性の層である積層構造を有するバッファ層と、前記バッファ層上に設けられている薄膜トランジスタと、を含む。上記のような積層構造を有するバッファ層であれば、５μｍ以上の厚膜にしなくても剛性をもたせることができる。基板となる樹脂フィルムの厚みが薄い場合や柔らかい樹脂で構成されている場合、フィルムはより変形し易くなる。そのため、例えば、半導体層の引張応力の影響がより強くなり、クラックが入りやすくなるが、そのような場合においてもバッファ層が高い剛性を有することでＴＦＴにおけるクラックの発生を効果的に抑制することができる。
【００１７】
図１は、第１の実施形態に係る薄膜トランジスタ基板の構成の一例を示す概略図である。本実施形態に係る薄膜トランジスタ基板１００は、樹脂フィルム１０上に、圧縮応力性の層１２Ａ，１２Ｂと引張応力性の層１４が交互に形成された３層構造のバッファ層１６が設けられ、バッファ層１６上に薄膜トランジスタ２１が設けられている。
【００１８】
（樹脂フィルム）
樹脂フィルム１０としては、バッファ層１６及びＴＦＴ２１を形成することができ、電子デバイスを構成する他の部材を支持することができる樹脂フィルムであれば特に限定されない。樹脂フィルム１０を構成する材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンフタレート、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルサルホン、ポリアリレート、アラミド、ポリアミド、アクリル、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の有機材料が挙げられる。
【００１９】
樹脂フィルム１０が柔らかいほどＴＦＴ２１にクラックが生じやすいが、本発明に係るバッファ層１６は薄い厚みで樹脂フィルム１０に比較的高い剛性を付与することができるため、樹脂フィルム１０のヤング率が小さければ小さいほど本発明の効果がより有効に発揮される。代表的な樹脂フィルムのヤング率は下記の通りである。
【００２０】
ＰＥＴ  ５ＧＰａ
ＰＥＮ  ６ＧＰａ
アラミド  １０ＧＰａ
ポリアミド  １０ＧＰａ
ポリイミド  ２〜３ＧＰａ
ポリエステル  ６ＧＰａ
ポリエーテルサルホン  ２〜３ＧＰａ
アクリル  ０．５〜２ＧＰａ
ポリカーボネート  ２ＧＰａ
ポリアリレート  ３〜４ＧＰａ
【００２１】
ポリイミド、ポリエーテルサルホン、アクリル、ポリカーボネート、ポリアリレートのような比較的柔らかい樹脂フィルムを用いた場合には、ＰＥＴやＰＥＮの様に比較的硬い基材を用いる場合に比べ、ＴＦＴ２１にクラックが発生し易いが、樹脂フィルム１０とＴＦＴ２１との間にバッファ層１６を設けることで剛性が付与され、基板のたわみや変形が生じ難くなるため、ＴＦＴ２１におけるクラックの発生を効果的に抑制することができる。樹脂フィルムのヤング率が小さく柔らかいもの、特に、ヤング率が４ＧＰａ以下の樹脂フィルムを用いたときに、本発明の効果がより有効に発揮される。
【００２２】
樹脂フィルム１０の厚みは、支持体としての強度を有し、フィルム１０上にＴＦＴ２１等を作製するプロセスや電子デバイスを製造した後でフィルム１０が大きく変形したり、破断することを効果的に抑制することができる一方、可撓性や光透過性を保つ厚さとすることが好ましい。このような観点から、樹脂フィルム１０の厚みは３μｍ以上５００μｍ以下であることが好ましく、１０μｍ以上５０μｍ以下であることがより好ましい。
【００２３】
（バッファ層）
バッファ層１６は、圧縮応力性の層１２Ａ，１２Ｂと引張応力性の層１４とが交互に積層され、最下層１２Ａ及び最上層１２Ｂが圧縮応力性の層である積層構造を有する。すなわち、引張応力性の層（適宜「引張応力層」と略称する。）を圧縮応力性の層（適宜「圧縮応力層」と略称する。）で挟み込んだ積層構造を有するバッファ層１６を樹脂フィルム１０上に設けることで剛性の向上を図ることができ、このバッファ層１６上にＴＦＴ２１を形成することで電極層、半導体層等におけるクラックの発生を効果的に抑制することができる。
【００２４】
‐圧縮応力性の層‐
バッファ層１６を構成する圧縮応力層１２Ａ，１２Ｂは、形成された層が面方向に伸びようとする力が内在する層である。圧縮応力層１２Ａ，１２Ｂを構成する材料は、有機材料でも無機材料でも良いが、有機材料は一般にヤング率が小さく、変形し易いため剛性向上に寄与し難い観点から、無機膜であることが好ましい。
圧縮応力層１２Ａ，１２Ｂを構成する材料として、具体的には、ＳｉxＯy、ＳｉxＮy、ＳｉxＯyＮz、ＡｌxＯy、ＴｉxＯy、ＺｒxＯy、ＨｆxＯy等が挙げられ、スパッタリング法、ＣＶＤ法、等によって成膜することができる。
圧縮応力層１２Ａ，１２Ｂのトータルの厚みは、材料、バッファ層１６を構成する層数、引張応力層１４の厚みなどにもよるが、バッファ層全体の剛性を確保する観点から、２５０ｎｍ以上２．５μｍ以下であることが好ましい。
【００２５】
‐引張応力性の層‐
バッファ層１６を構成する引張応力層１４は、形成された層が面方向に縮もうとする力が内在する層である。引張応力層１４を構成する材料は、有機材料でも無機材料でも良いが、有機材料は一般にヤング率が小さく、変形し易いため剛性向上に寄与し難い観点から、無機膜であることが好ましい。引張応力層１４を構成する材料として、具体的には、ＳｉxＯy、ＳｉxＮy、ＳｉxＯyＮz、ＡｌxＯy、ＴｉxＯy、ＺｒxＯy、ＨｆxＯy等が挙げられ、スパッタリング法、ＣＶＤ法、等によって成膜することができる。
引張応力層１４のトータルの厚みは、材料、バッファ層１６を構成する層数、圧縮応力層１２Ａ，１２Ｂの厚みなどにもよるが、バッファ層全体の剛性を確保する観点から、２５０ｎｍ以上２．５μｍ以下であることが好ましい。
【００２６】
圧縮応力層と引張応力層を併せたバッファ層全体の厚みは、材料、バッファ層１６を構成する層数、各層の応力と厚みにもよるが、バッファ層全体の剛性を確保する観点から、５００ｎｍ以上５μｍ以下であることが好ましい。
バッファ層１６を構成する全ての層が同種の材料から構成されていることが好ましい。ここで、同種の材料とは、各層１２Ａ，１４，１２Ｂを構成する材料の元素が同じであることを意味する。例えば、圧縮応力層１２Ａ，１２Ｂと引張応力層１４がそれぞれＳｉｘＮｙにより構成され、圧縮応力層１２Ａ，１２Ｂと引張応力層１４とでｘ、ｙが異なる（組成比が異なる）場合が同種の材料に含まれる。
バッファ層１６を構成する全ての層を同種の材料で構成し、各層をスパッタリング法で成膜する場合には、１つのターゲットを用いるだけで全ての成膜を行うことができる。１つのターゲットを用いてスパッタリング法により成膜する際、成膜条件を調整することで圧縮応力層１２Ａ，１２Ｂと引張応力層１４をそれぞれ形成することができる。具体的には、スパッタリング法により成膜する場合を想定すると、ターゲットに印加する電圧を高くして高励起状態にし、真空度を上げること、基板温度を上げること、等により緻密な膜が形成されるために結果的に圧縮応力層１２Ａ，１２Ｂを形成することができる。
また逆にターゲットへの印加電圧を低くし、真空度を下げること、基板温度を下げること、等でポーラスな膜質にすることでき結果的に引張応力層１４を形成することができる。
【００２７】
なお、バッファ層１６を構成する各層の応力は、光学的手法を用いたたわみ測定により定量化が可能である。例えばフラットな基板（例えばシリコン）に成膜した場合を想定すると、成膜した材料に内部応力が内在すると基板には反りが生じる。この反りをレーザを用いて精密に測定して曲率半径を求めることができればＳｔｏｎｅｙの式より内部応力σを下記のように求めることができるのである。
【００２８】
【数１】
0005448960.tif 000002
ここで、Es：基板のヤング率、vs：基板のポアソン比、ts：基板の厚さ、tF：薄膜の厚さ、R：基板の反りの曲率半径、を示す。
【００２９】
バッファ層１６を構成する各層を同種の材料により形成すれば、圧縮応力層１２Ａ，１２Ｂと引張応力層１４をそれぞれ異種材料で形成する場合よりも装置コストの抑制や成膜時間の短縮を図ることができる。例えば、液晶ディスプレイは近年大型化し、基板サイズも大型化している。そして、基板の大型化に伴って製造装置も大型化して設備投資が膨れ上がるが、１つの装置でバッファ層１６を形成することができれば設備コストを抑制することができる。
【００３０】
バッファ層１６は３層以上で構成するが、層数が多過ぎるとバッファ層１６の形成に時間を要して生産性が低下するおそれがある。また、バッファ層全体の厚みが大き過ぎると、バッファ層１６の形成に時間を要するほか、剛性が高くなり過ぎて、樹脂フィルム１０が本来有する可撓性が低下し、可撓性を有する電子デバイスを製造する場合に不適となるおそれもある。このような観点から、バッファ層１６を構成する層の総数としては３層から９層程度にしておくことが好ましい。
例えばバッファ層１６を５層構造とする場合には、樹脂フィルム側から、圧縮応力性の層（最下層）、引張応力性の層、圧縮応力性の層、引張応力性の層、及び圧縮応力性の層（最上層）の順序で積層された構造とすればよい。
【００３１】
（薄膜トランジスタ）
薄膜トランジスタ２１は、ゲート電極１８、ゲート絶縁層２０、活性層２６、及びソース・ドレイン電極２２，２４を有し、バッファ層１６上に設けられている。なお、本実施形態では、ボトムゲート型のＴＦＴ２１が設けられているが、ＴＦＴの形態は特に限定されない。以下では、ＴＦＴを構成する部材の材料、厚み、形成方法などについて具体的に説明するがこれらに限定されるものではない。
【００３２】
‐ゲート電極‐
バッファ層１６上に、例えば、スパッタリング法により０．０５μｍの厚みでモリブデン（Ｍｏ）膜を形成した後、フォトリソグラフィ法及びエッチング法によってパターニングすることによりゲート電極１８を形成する。
なお、ゲート電極１８の材質はＭｏに限定されず、他の公知の導電性材料を用いることができる。例えば、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。
【００３３】
また、ゲート電極１８の成膜方法やパターニング方法も使用する材料等に応じて適宜選択すればよく、成膜方法としては、スパッタリング法のほかに、例えば、真空蒸着法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、印刷方式、コーティング方式等の湿式方式が挙げられる。
また、パターニング方法としては、リフトオフ法によりパターニングしてもよいし、形成すべきゲート電極１８のパターンに応じた開口部を有するメタルマスク（シャドーマスク）を用いてもよい。
【００３４】
‐ゲート絶縁層‐
ゲート電極１８を形成した後、ゲート絶縁層２０としてＳｉＯ２層（厚み：０．２μｍ）、活性層２６としてＩｎＧａＺｎＯ４層（厚み：０．０５μｍ）、活性層２６を保護する保護層（不図示）としてＧａ２Ｏ３層（厚み：０．１μｍ）を順次形成する。これらの層もゲート電極の形成と同様、それぞれスパッタリング法等によって順次成膜を行い、各層の形状に応じてパターニングする。
なお、各層の材料は適宜選択すればよい。例えば、ゲート絶縁層２０としては、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体から構成され、それらの化合物を２種以上含む絶縁層としてもよい。また、ポリイミドのような高分子絶縁体を用いてもよい。
【００３５】
‐活性層‐
活性層２６は、低温で成膜可能な非晶質酸化物半導体が好ましく、具体的には、Ｉｎ、Ｇａ及びＺｎの少なくとも一種を含む酸化物、例えば、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、及びＩｎ、Ｇａ及びＺｎを含む酸化物が挙げられ、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましい。これらは、キャリアが電子のｎ型半導体である。なお、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層に用いてもよいし、特開２００６−１６５５２９号公報に開示されている酸化物半導体を用いてもよい。
【００３６】
‐ソース・ドレイン電極‐
例えば、フォトリソグラフィ法及びエッチング法によって活性層をパターニングした後、ソース・ドレイン電極２２，２４となるＡｌＮｄ（厚み：０．１μｍ）をスパッタリング法により成膜してソース・ドレイン電極２２，２４にパターニングする。なお、ソース・ドレイン電極２２，２４の形成もゲート電極１８の形成で例示した材料、成膜方法、パターニング方法等から適宜採用することができる。
【００３７】
これにより、バッファ層１６上に、ボトムゲート型であって、活性層２６をソース・ドレイン電極２２，２４よりも先に形成したトップコンタクト型のＴＦＴ２１が形成される。なお、ＴＦＴの構造は上記のものに限定されず、適宜選択すればよい。例えば、ソース・ドレイン電極２２，２４の後に活性層２６を形成したボトムコンタクト型のＴＦＴでもよいし、ソース・ドレイン電極２２，２４をゲート電極１８よりも先に形成したトップゲート型のＴＦＴでもよい。
【００３８】
図２は第２の実施形態に係る薄膜トランジスタ基板を概略的に示している。ＴＦＴ２１については第１の実施形態と同様であるため、説明を省略する。
本実施形態に係る薄膜トランジスタ基板２００は、バッファ層１７が５層からなり、樹脂フィルム側から順に圧縮応力層１２Ａ，１２Ｂ，１２Ｃと引張応力層１４Ａ，１４Ｂとが交互に重ねられた積層構造を有している。成膜時の条件を変えることで圧縮性と引張性を制御することができるため、バッファ層１７を構成する全ての層１２Ａ，１４Ａ，１２Ｂ，１４Ｂ，１２Ｃを例えばＳｉＮにより形成することができる。
【００３９】
図３はバッファ層１７を構成する各層の厚さと応力強度（内部応力）の関係を示している。圧縮性応力と引張性応力のそれぞれの大きさと層厚に基づき、互いの応力を相殺するように設計することで、バッファ層全体での応力をほぼゼロ(応力フリー)に近づけることができる。また、バッファ層１７を構成する圧縮応力層１２Ａ，１２Ｂ，１２Ｃと引張応力層１４Ａ，１４Ｂとが互いの応力を相殺するように設計にすることでバッファ層１７の剛性を更に向上させる効果が得られる。これにより、バッファ層１７上に形成されるＴＦＴ２１へのクラックの発生を一層抑制することができる。
【００４０】
＜有機ＥＬディスプレイ＞
図４は、第１の実施形態に係る薄膜トランジスタ基板を用いた有機ＥＬディスプレイ３００の構成を概略的に示している。ＴＦＴ２１上に平坦化層２８とこの平坦化層２８にソース電極２２の一部を露出させるスルーホール（不図示）を形成した後、スルーホールを介してソース電極２２の一部と接続し、陽極又は陰極となる画素電極３０を形成し、その上に有機ＥＬ層３２（例えば、ホール注入層、発光層、電子輸送層）、及び上部電極３４を形成、最後に封止フィルム３６を貼り付けた構成となっている。以下、第１の実施形態に係る薄膜トランジスタ基板を用いて有機ＥＬ素子を形成する方法について説明する。
【００４１】
‐平坦化層‐
ソース・ドレイン電極２２，２４を形成した後、ＴＦＴ２１を形成した側の基板全面に平坦化層（層間絶縁層）２８を形成して平坦化する。例えば、アクリル樹脂を用いてスピンコーティングにより平坦化層２８（厚み：１．５μｍ）を形成する。
【００４２】
‐画素電極‐
次いで、平坦化層２８にソース電極２２の一部を露出させるスルーホール（不図示）を形成した後、スルーホールを介してソース電極２２の一部と接続し、陽極又は陰極となる画素電極３０を形成する。画素電極３０としては、例えば、スパッタリング法によりＡｌ、Ｍｏ、ＩＺＯ、ＩＴＯなどの導電膜を成膜した後、フォトリソグラフィ法及びエッチング法によってパターニングする。また、形成すべき画素電極３０のパターンに応じたメタルマスクを用いて画素電極３０を形成してもよい。
【００４３】
‐有機ＥＬ層‐
画素電極３０を形成した後、有機ＥＬ層３２を形成する。有機ＥＬ層３２は少なくとも発光層を含む層とし、必要に応じて、正孔注入層、正孔輸送層、電子注入層、電子輸送層、ブロック層などを形成する。陽極及び陰極を含めた有機ＥＬ素子の構成としては、例えば以下のような層構成を採用することができるが、これらの層構成に限定されず、目的等に応じて適宜決めればよい。
【００４４】
・陽極／発光層／陰極
・陽極／正孔輸送層／発光層／電子輸送層／陰極
・陽極／正孔輸送層／発光層／ブロック層／電子輸送層／陰極
・陽極／正孔輸送層／発光層／ブロック層／電子輸送層／電子注入層／陰極
・陽極／正孔注入層／正孔輸送層／発光層／ブロック層／電子輸送層／陰極
・陽極／正孔注入層／正孔輸送層／発光層／ブロック層／電子輸送層／電子注入層／陰極
・陽極／正孔輸送層／ブロック層／発光層／電子輸送層／陰極
・陽極／正孔輸送層／ブロック層／発光層／電子輸送層／電子注入層／陰極
・陽極／正孔注入層／正孔輸送層／ブロック層／発光層／電子輸送層／陰極
・陽極／正孔注入層／正孔輸送層／ブロック層／発光層／電子輸送層／電子注入層／陰極
【００４５】
例えば、フルカラー表示の有機ＥＬディスプレイを製造する場合は、赤、青、緑に応じた有機発光材料を用い、各色の画素が規則的に配列するように、それぞれメタルマスクを用いて蒸着法により選択的に成膜して発光層を形成する。
【００４６】
‐共通電極‐
有機ＥＬ層３２の形成に続き、光を取り出す側の電極としてＩＴＯを全面に成膜して光透過性を有する共通電極３４を形成する。光取り出し側の電極３４は画素ごとに分割されている必要はなく、スパッタリング法により有機ＥＬ層３２上の全面に成膜して共通電極３４とすればよい。
【００４７】
共通電極３４を形成した後、封止のため、接着剤等を介してバリア性を有する透明の封止フィルム３６を貼り付ける。封止フィルム３６を構成する材料としては、ポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の有機材料が挙げられる。
また、水分や酸素の透過を防ぐためのバリア層としては、窒化珪素、酸化珪素、酸窒化珪素、酸化アルミニウムなどの無機物が挙げられる。
【００４８】
＜Ｘ線フラットパネルディテクタ＞
図５は第１の実施形態に係る薄膜トランジスタ基板を用いたＸ線フラットパネルディテクタ４００（適宜「ＦＰＤ」と略称する。）の構成の一例を示す概略図である。
本実施形態では、ＰＥＴフィルム１０上にバッファ層１６とＴＦＴ２１が形成されている。ＴＦＴ２１上には平坦化層２８とこの平坦化層２８にソース電極２２の一部を露出させるスルーホール（不図示）を形成した後、スルーホールを介してソース電極２２の一部と接続し、陽極又は陰極となる画素電極４０を形成し、その上にシリコン、もしくは有機材料によるフォトディテクタ層４２、ＩＴＯ透明電極４４を形成し、接着剤を介してシンチレータフィルム４６を貼り付け、最後に封止用のフィルム４８を貼り付けた構成となっている。
【００４９】
このような構成のＦＰＤ４００を製造する場合、ＰＥＴフィルム１０上に第１実施形態と同様にバッファ層１６を形成した後、ゲート電極（Ｍｏ）１８、ゲート絶縁層（ＳｉＯ２）２０、活性層（ＩｎＧａＺｎＯ４）２６、保護層（Ｇａ２Ｏ３）、及びソース・ドレイン電極（ＡｌＮｄ）２２，２４を順次形成してＴＦＴ２１を作製する。
【００５０】
次いで、スパッタリング法により全面にＳｉＯ２絶縁層３８を成膜する。さらに、ＳｉＯ２絶縁層３８にフォトリソグラフィ法及びエッチング法によりソース電極２２の取り出し用のスルーホール（不図示）を形成した後、Ｔｉ／Ａｕ電極４０、主に電荷輸送材層及び電荷発生材層により構成される有機感光体層４２、及びＩＴＯ透明電極４４をそれぞれ成膜してパターニングする。
次いで、接着剤等を介してシート状のシンチレータ４６を貼り付け、さらに封止用フィルム４８を貼り付ける。なお、シンチレータ４６を構成する材料としては、Ｇｄ２Ｏ２Ｓに限らず、ＣａＷＯ４、ＣｓＩ、等が選択可能である。
これにより、Ｘ線フラットパネルディテクタ４００が得られる。
【００５１】
本実施形態でも、バッファ層１６上にＴＦＴ２１を形成するため、ゲート電極１８等にクラックが発生することが効果的に抑制される。また、バッファ層１６の厚みを抑えて剛性を付与することができるため、樹脂フィルム本来の可撓性も有し、信頼性の高いＸ線フラットパネルディテクタ４００を高い生産性で製造することができる。
【００５２】
なお、本実施形態に係るＦＰＤではフォトディテクタとして有機材料を用いる例を示したが、これに限定されるものではなく、例えば一般的に用いられるＳｉを用いたディテクタを採用してもよい。
本実施形態に係るＦＰＤは、支持体としてガラス板を用いたものに比べ、（ａ）軽量である、（ｂ）フレキシブル性が高いことから壊れにくい（曲げや衝撃に強い）、（ｃ）高感度である（樹脂フィルムを用いることでＸ線の吸収ロスが低減）、等の利点を有する。特に（ｃ）の高感度化は最終的には患者に照射するＸ線量を低減することになり、侵襲性が低減される重要な効果となる。
【実施例】
【００５３】
以下、実施例を説明するが、本発明はこれらに限定されるものではない。
【００５４】
＜実施例１＞
図１に示す構成を有する薄膜トランジスタ基板を製造した。
支持体となる樹脂フィルムとしてポリイミド（厚さ２５μｍ）を用い、このフィルム上に以下のバッファ層とＴＦＴを順に形成した。
【００５５】
‐バッファ層‐
バッファ層は、圧縮応力層、引張応力層、圧縮応力層を順に３層積層して構成されている。圧縮応力層としてはＳｉＮを厚さ１５０ｎｍで形成し、引張応力層としてはＳｉＯ２を厚さ２００ｎｍで形成した。
圧縮応力層と引張応力層それぞれの応力絶対値は０．５ＧＰａとした。各層の応力は成膜時の条件（スパッタリング法における、ターゲット印加電圧、真空度、基板温度、等）を変えることにより制御した。
圧縮応力層であるＳｉＮの成膜は以下の条件により行った。
印加電圧：１ｋＶ
圧力：０．１Ｐａ
基板温度：１２０℃
引張応力層であるＳｉＯ２の成膜は以下の条件により行った。
印加電圧：０．５ｋＶ
圧力：１Ｐａ
基板温度：２５℃
【００５６】
‐薄膜トランジスタ‐
バッファ層上にボトムゲート構造の薄膜トランジスタ（ＴＦＴ）を形成した。
具体的には、モリブデンからなるゲート電極（厚さ５０ｎｍ）、ＳｉＯ２からなる絶縁膜（厚さ２００ｎｍ）、アモルファスＩｎＧａＺｎＯからなるチャネル層（厚さ３０ｎｍ）、ＧａＯからなるチャネル保護層（厚さ１００ｎｍ）、モリブデンからなるソース／ドレイン電極（厚さ８０ｎｍ）を、順次スッパタリングによる成膜及びフォトリソグラフィによるパターニングにより形成した。
【００５７】
＜比較例１＞
バッファ層を形成しなかったこと以外は実施例１と同様にして樹脂フィルム上に薄膜トランジスタを形成した。
【００５８】
＜比較例２＞
実施例１で形成したバッファ層に代えて、圧縮応力層を形成したこと以外は実施例１と同様にして薄膜トランジスタを形成した。
【００５９】
＜比較例３＞
実施例１で形成したバッファ層に代えて、引張応力層を形成したこと以外は実施例１と同様にして薄膜トランジスタを形成した。
【００６０】
＜実施例２＞
実施例１で形成したバッファ層と比較して、圧縮応力層を各々５０ｎｍ、引張応力層を１００ｎｍ積層したこと以外は実施例１と同様にして薄膜トランジスタを形成した。
【００６１】
＜実施例３＞
実施例１で形成したバッファ層と比較して、圧縮応力層を各々１００ｎｍ、引張応力層を１５０ｎｍ積層したこと以外は実施例１と同様にして薄膜トランジスタを形成した。
【００６２】
‐クラックの発生評価‐
実施例１〜３及び比較例１〜３で作製したＴＦＴについてクラック発生の有無を以下の方法により調べた。
ＴＦＴ作製後顕微鏡にて観察し、視野内（５００μｍφの円形）内に存在するクラックの本数を数えることで密度評価を行った。
結果を下記表１に示す。
【００６３】
【表１】
0005448960.tif 000003
【００６４】
実施例１でバッファ層上に形成したＴＦＴのゲート電極にはクラックは認められなかった。また、半導体層及びソース・ドレイン電極にもクラックの発生は認められなかった。
一方、比較例１〜３で製造したＴＦＴには、いずれもゲートもしくはソース・ドレイン電極に微小なクラックが入っていた。電極に用いているモリブデンを成膜した際に、もしくはパターニングする際のレジストのベーク工程においてクラックが生じたと考えられる。
【００６５】
＜比較実験例１＞
図１に示す構成を有する薄膜トランジスタ基板を作製した。
支持体となる樹脂フィルムにはアクリル、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリアリレート（ＰＡＲ）、ＰＥＴ、ＰＥＮ、アラミドを用い、厚さは全て２５μｍのフィルムを用いた。このフィルム上に以下のバッファ層とＴＦＴを順に形成した。
【００６６】
‐バッファ層‐
バッファ層は、ＳｉＮ圧縮応力層、ＳｉＯ２引張応力層、ＳｉＮ圧縮応力層、ＳｉＯ２引張応力層、ＳｉＮ圧縮応力層の順で合計５層積層して構成し、全バッファ層の厚み（ｔ）としては２００ｎｍ、５００ｎｍ、１０００ｎｍ、の３種類を作製し、比較例としてバッファ層なしのサンプルも作製した。圧縮応力層と引張応力層それぞれの応力絶対値は０．５ＧＰａとした。
‐ＴＦＴ‐
ＴＦＴは実施例１と同様な構造とした。作製したＴＦＴについては、顕微鏡観察によりクラック密度を評価した。結果を下記表２に示す。
【００６７】
【表２】
0005448960.tif 000004
【００６８】
上記結果によれば、バッファ層厚を５００ｎｍ以上にすることでほとんどの樹脂フィルム上でクラックフリーなＴＦＴを製造できる。特にこのバッファ層の挿入効果についてはフィルムのヤング率が小さい時に有効であり、特にヤング率が４ＧＰａ以下の柔らかい樹脂を用いた際に効果が大きい。
【００６９】
＜実施例４〜６、比較例４〜６＞
図１に示す構成を有する薄膜トランジスタ基板を作製した。
支持体となる樹脂フィルムにはポリイミド（ＰＩ）を用い、厚さは２５μｍとし、このフィルム上に以下のバッファ層とＴＦＴを順に形成した。
【００７０】
‐バッファ層‐
バッファ層は、圧縮応力層１５０ｎｍ、引張応力層２００ｎｍ、圧縮応力層１５０ｎｍを順に３層積層して構成し、それぞれの層の内部応力を変えて６種類の試料を作製した。トータルの厚さについては５００ｎｍとしている。応力については圧縮性に関してはプラス（＋）で、引張性に関してはマイナス（−）で示している。各層の厚みは段差計（例えばアルファステップ）、もしくは電子顕微鏡（例えば日立電界放出形走査電子顕微鏡Ｓ−４８００）による断面写真、等によって求め、応力は薄膜応力測定装置ＦＬＸ−２３２０−Ｓ（東朋テクノロジー社製）によって求めた。
各層の層厚と応力の積を足しあわせてバッファ層全体に残量する内部応力値を換算し、クラック密度との関係を調べた。作製したＴＦＴについては、先の実施例と同様に顕微鏡観察によりクラック密度を評価した。結果を下記表３に示す。
【００７１】
【表３】
0005448960.tif 000005
【００７２】
本結果が示すように、第１層及び第３層が圧縮応力層となり、第２層が引張応力層となるように積層したバッファ層を形成し、バッファ層上にＴＦＴを形成すればＴＦＴにクラックが生じなかったが、圧縮応力層（第１層及び第３層）もしくは引張応力層（第２層）の一方の内部応力をゼロ、すなわち応力フリーの層にすると、その上に形成したＴＦＴにクラックが生じることが分かった。またバッファ層全体における残留内部応力についてはその値が大きいほどクラック密度は高くなる傾向にあることが分かった。本結果はバッファ層全体における残留内部応力をできるだけ小さくしておくことで、クラックがより発生し難くなるようにすることができることを示唆している。
【００７３】
以上、本発明に係る薄膜トランジスタ基板を用いて有機ＥＬディスプレイ及びＸ線ディテクタを製造する場合について説明したが、本発明は上記実施形態に限定されるものではない。本発明に係る薄膜トランジスタ基板を用いて製造する電子デバイスは目的に応じて選択すればよい。例えば電子ペーパーや液晶ディスプレイの製造にも本発明を好適に適用することができる。
また、Ｘ線ディテクタに関しても、Ｘ線を直接電荷に変換する直接変換方式でもよいし、Ｘ線を一度可視光に変換し、変換した光を電荷に変換する間接変換方式でもよい。
【符号の説明】
【００７４】
１０  樹脂フィルム
１２Ａ，１２Ｂ，１２Ｃ  圧縮応力層
１４，１４Ａ，１４Ｂ  引張応力層
１６，１７  バッファ層
１８  ゲート電極
２０  ゲート絶縁層
２１  薄膜トランジスタ（ＴＦＴ）
２２，２４  ソース・ドレイン電極
２６  活性層
２８  平坦化層
３０  画素電極
３２  有機ＥＬ層
３４  上部電極（共通電極）
３６  封止フィルム
３８  絶縁層
４０  画素電極
４２  光吸収層
４４  透明電極（共通電極）
４６  シンチレータ
４８  封止用フィルム
１００，２００  薄膜トランジスタ基板
３００  有機ＥＬディスプレイ
４００  Ｘ線フラットパネルディテクタ
【図１】
0005448960.tif 000006
【図２】
0005448960.tif 000007
【図３】
0005448960.tif 000008
【図４】
0005448960.tif 000009
【図５】
0005448960.tif 000010