(57)【特許請求の範囲】
【請求項１】
ハイブリッド基板を製造する方法であって、
ａ）電気絶縁連続下位層を有する混合層を含む第１の基板を準備し、電気絶縁連続下位層は混合層に沿って延在し、混合層は、少なくとも第１の結晶材料の第１の単結晶ゾーンおよびアモルファス形態で第２の材料の第２の隣接ゾーンから形成され、それら第２の隣接ゾーンは、その第１の基板の自由表面の少なくとも一部を形成することと、
ｂ）第１の基板に、疎水性分子結合によって、少なくともそれらのアモルファスゾーンにわたって、所定の結晶配向を有する表面基準層を含む第２の基板を結合することと、
ｃ）少なくとも混合層に、基準層の結晶配向に従うアモルファスゾーンの少なくとも一部の固相で再結晶を引き起こすためになされる熱処理を適用し、基準層は、結合界面を介して再結晶種の役割をすることと、
ｄ）分子結合界面で、第２の基板の基準層と第１の基板の少なくとも部分的に再結晶されたゾーンとの間の分離を引き起こすこととを含み、
結合することｂ）の前に、分子結合によって結合されるようになされた面の少なくとも１つの粗面化を引き起こすことをさらに含み、熱処理の適用ｃ）の間に生じる強化にもかかわらず結合エネルギーを低減するために、得られる粗さが、０．１ｎｍのＲＭＳと１ｎｍのＲＭＳとの間に含まれるように粗面化を引き起こすことが実行されることを特徴とする、方法。
【請求項２】
基準層を構成する材料が、アモルファスゾーンの材料と同一であることを特徴とする、請求項１に記載の方法。
【請求項３】
基準層を構成する材料およびアモルファスゾーンの材料が、共通の元素を含むことを特徴とする、請求項１に記載の方法。
【請求項４】
混合層が、ゾーンに従って所定の結晶配向を有する単一材料から形成されることを特徴とする、請求項１から３のいずれか一項に記載の方法。
【請求項５】
第２のゾーンが、第１のゾーンの結晶配向を最初に有する単結晶層のアモルファス化によって得られることを特徴とする、請求項４に記載の方法。
【請求項６】
第１のゾーンの結晶配向を最初に有する単結晶層にキャビティを開け、そうして開けられたキャビティ内にアモルファス形態で第２の材料を堆積させることによって、第２のゾーンが形成されることを特徴とする、請求項１から３のいずれか一項に記載の方法。
【請求項７】
第１のゾーンを被覆する層が形成されるまで、アモルファス材料の堆積が実行されることを特徴とする、請求項６に記載の方法。
【請求項８】
第１および第２のゾーンはシリコンからなり、電気絶縁連続層は、酸化シリコンからなることを特徴とする、請求項１から７のいずれか一項に記載の方法。
【請求項９】
再結晶のための熱処理は、アモルファスゾーンの一部のみの再結晶を引き起こすようになされ、分離後に、第２の熱処理が、それらのアモルファスゾーンの再結晶を達成するようになされて適用されることを特徴とする、請求項１から８のいずれか一項に記載の方法。
【請求項１０】
第１の基板の少なくとも部分的に再結晶されたゾーンから基準層の分離は、結合界面によって構成された少なくとも脆弱ゾーン内で、ツールの機械的挿入によってまたは流体あるいは音波によって実行される、請求項１から９のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイブリッド基板、すなわち、構成材料または少なくとも結晶配向について、異なるゾーンの族から形成された混合層を含むミクロ技術的な構造を形成する方法に関する。そのような基板は、同じ層内のゾーンの混合により、「混合基板」とも呼ばれる場合がある。より詳細には、本発明は、混合層が延在する連続絶縁層を含むハイブリッド基板の製造に関する。
【背景技術】
【０００２】
混合層の厚みは、典型的には、１ｎｍと１μｍとの間に含まれることに留意されたい。
【０００３】
マイクロテクノロジーの分野では、電子部品、光学または光電子部品、またはさらにマイクロメカニカル部品（例えば、ミクロ加速器）を製造する場合、シリコン基板が多くの場合使用されるが、他の材料も使用されてもよく、他の半導体は、多くの場合、元素周期表のＩＶ族の元素（ゲルマニウム、特に、シリコンを備えたその合金）、およびＩＩＩ−Ｖ族（特に、ＧａＡｓまたはＩｎＰ）、またはさらにその元素周期表のＩＩ−ＶＩ族、さらにＬｉＮｂＯ３、ＳｉＣ、ダイヤモンド等から形成されていることは明らかに理解されるに違いない。
【０００４】
そのようなハイブリッド基板の使用、詳細には形成、混合層が埋め込まれているまたは表面にあるかどうかが、種々の用途、特に、ＭＯＳ型のデバイスにとって関心の的となっている。
【０００５】
性能に関して、ＭＯＳＦＥＴデバイスによって直面される制限を鑑みて、使用される基板（ほとんどＳｉ）の表面の結晶配向の変化が、トランジスタの電導チャンネルの方向の変化と同じ方法で、簡単で有効な解決法として現れる。より詳細には、ホールおよび電子のそれぞれの移動性への自由表面の配向および電導チャンネルの方向の影響を多くの研究が実証した。このように、Ｙａｎｇらによって最近報告されるように、キャリア（ホール）の移動性の改善は、タイプ＜１００＞の通常の自由表面と比較して、配向＜１１０＞の自由表面の使用によって得られる（下記参考文献１参照）。しかしながら、ＣＭＯＳ技術は、ｎ−ＭＯＳ型トランジスタ（電子による電導）およびｐ−ＭＯＳ型トランジスタ（ホールによる電導）の同時の使用に基づく。さらに、表面の配向の変化は、電子およびホールに相反する効果を有し、このように、２つの自由表面配向を必要とし、これらの２つのタイプのキャリアによって異なる。このように、同じ基板上に２つのタイプの配向を生成するとともに、共存させることができることが望ましい。
【０００６】
ハイブリッド構造を製造するための技術が既に公知である。
例えば、文献の国際公開第２００４／０５９７１１または対応する米国特許出願公開第２００６／０１６６４６１号が参照されてもよく、２つの基板の分子結合によって混合またはハイブリッド構造の形成を提供し、２つの基板の１つは、その表面上に、それらの構成材料の点で異なる２つのタイプのゾーンを含む。その文献では、これらの２つのタイプのゾーンは、熱酸化物がエッチングされた領域にのみ残されるように、リソグラフィ、エッチング、表面での熱酸化、および研磨の技術によって得られる。この技術の改良は、欧州特許第１９２３９１２号または対応する米国特許出願公開第２００８／００７９１２３号で提案されており、最終的に露出した表面の平坦性を確実にする犠牲層の形成を教示している。
【０００７】
さらに、Ｙａｎｇらの上記文献（参考文献１）は、熱酸化を使用する代わりに、エッチングされたゾーンを満たし、ＳＯＩ基板（このように、埋め込み電気絶縁層上に半導体層を備えた）にエッチングによって絶縁層を介してキャビティを開け、これらのエッチングされたゾーンの底からエピタキシーによってこれらのキャビティが満たされることを提案しており、その底は、エッチングされていないゾーンとは異なる結晶特性を有するように選択された材料（その絶縁層下）によって構成されている。この技術は、参考文献２により詳細に意見が述べられている。この技術は、エッチングされた各ゾーンの向かい側に間隔を置いて貫通されなければばらない酸化層の使用を必要とし、エピタキシーによってゾーンの成長を可能にするので、連続的である埋め込み電気絶縁層を有する要望と矛盾していることが留意されるべきである。
【０００８】
他の製造技術は、Ｙｉｎらによって記載されている（参考文献３参照）。この技術は、ＤＳＢ（ダイレクトシリコンボンディング）構造、すなわち、異なる結晶配向を備えた２つのシリコン基板のダイレクトボンディングによって得られたものを使用することに基づく。リソグラフィおよびイオン注入によって、基板の１つのゾーンは、その十分な厚みを介して選択的にアモルファスとされて、２つの基板間の界面に到着し、アモルファスとされたゾーンは、他方の基板の結晶特性に従って再結晶するように誘導される。再結晶前に、アモルファスとされたゾーンとアモルファスとされていないゾーンとの間にトレンチが形成されていないなら、下位基板（第１の結晶配向に従う）からスタートするとともに、隣接ゾーン（第２の結晶方向に従う）からスタートする２つの矛盾する再結晶現象が観察されることを述べている。この技術は、異なる結晶配向のゾーンに沿った埋め込み電気絶縁層の存在と適合しないことが留意されるべきである（そのゾーンは、下位基板の結晶配向に従う結晶を防ぐ）。
【０００９】
Ｙａｎｇら（参考文献４参照）は、シミュレーションによって、異なる配向のゾーン下で、そのような連続埋め込み絶縁体を堆積する重要性を実証し、埋め込み電気絶縁層の中断の最小化を目指したそれらの製造方法（参考文献２で定義されるように）への変更を提案している。この変更は、その絶縁層上に位置する層内に開けられたキャビティより小さい部分にわたって、埋め込み電気絶縁層を介してのエッチングを行うことからなる。それにもかかわらず、この改善された技術は、連続的である埋め込み電気絶縁層を有する要望とまだ適合していないことが理解され得る。
【００１０】
このように、埋め込み電気絶縁層に隣接して、所定の結晶配向を有するゾーンから形成された混合層を含むハイブリッド基板を製造することができる必要がある（実際には、２つの異なる配向であるが、ある場合には、そのような層に所定の方法で３つ（以上）の異なる配向の１つを有するゾーンを含ませることが可能であることが有益である可能性があることが理解される。
【００１１】
上記技術は、混合層が表面にあるハイブリッド基板の製造に関係することが留意されてもよいが、実際には結晶である他の層の下に、混合層が埋め込まれたハイブリッド基板を製造することができることが有用である可能性があることも理解される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国際公開第２００４／０５９７１１号
【特許文献２】欧州特許第１９２３９１２号明細書
【非特許文献】
【００１３】
【非特許文献１】「Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  ＣＭＯＳ  Ｆａｂｒｉｃａｔｅｄ  ｏｎ  Ｈｙｂｒｉｄ  Ｓｕｂｓｔｒａｔｅ  Ｗｉｔｈ  Ｄｉｆｆｅｒｅｎｔ  Ｃｒｙｓｔａｌ  Ｏｒｉｅｎｔａｔｉｏｎｓ」，ＩＥＤＭ０３−２００３，４５３−４５６頁
【非特許文献２】「Ｈｙｂｒｉｄ−Ｏｒｉｅｎｔａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ（ＨＯＴ）：Ｏｐｐｏｒｔｕｎｉｔｉｅｓ  ａｎｄ  Ｃｈａｌｌｅｎｇｅｓ」，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，Ｖｏｌ．５３，Ｎｏ．５，２００６年５月，９６５−９７８頁
【非特許文献３】「Ｄｉｒｅｃｔ  Ｓｉｌｉｃｏｎ  Ｂｏｎｄｅｄ（ＤＳＢ）Ｓｕｂｓｔｒａｔｅ  Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ（ＳＰＥ）Ｉｎｔｅｇｒａｔｉｏｎ  Ｓｃｈｅｍｅ  Ｓｔｕｄｙ  ｆｏｒ  Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｂｕｌｋ  ＣＭＯＳ」，１−４２４４−０４３９−８／０６／＄２０．００（Ｃ），２００６，ＩＥＥＥ
【非特許文献４】「Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｓｏｌａｔｏｒ  ＭＯＳＦＥＴｓ  ｗｉｔｈ  Ｈｙｂｒｉｄ  Ｃｒｙｓｔａｌ  Ｏｒｉｅｎｔａｔｉｏｎｓ」，Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，２００６
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、簡単で確実にハイブリッド基板が製造され得る方法を対象とし、ハイブリッド基板は、電気絶縁連続層を支える下位基板と、その電気絶縁連続層に隣接し、材料またはその下位基板の結晶特性に関するいかなる条件を示唆することなく、結晶特性（結晶配向の視点および／または格子定数の視点から）の特定のセットを有しながら、所定の材料によって各族のゾーンが構成されるように単結晶ゾーンの族から形成された混合層とを含む。
【課題を解決するための手段】
【００１５】
本発明は、このようにして、ハイブリッド基板を製造する方法を提供し、本方法は、
電気絶縁連続下位層を有する混合層を含む第１の基板を準備し、電気絶縁連続下位層は混合層に沿って延在し、混合層は、少なくとも第１の結晶材料の第１の単結晶ゾーンおよびアモルファス形態で第２の材料の第２の隣接ゾーンから形成され、それら第２のゾーンは、その第１の基板の自由表面の少なくとも一部を形成することと、
第１の基板に、疎水性分子結合によって、少なくともそれらのアモルファスゾーンにわたって、所定の結晶配向を有する表面基準層を含む第２の基板を結合することと、
少なくとも混合層に、基準層の結晶配向に従うアモルファスゾーンの少なくとも一部の固相で再結晶を引き起こすためになされる熱処理を適用し、その基準層は、結合界面を介して再結晶種の役割をすることと、
第２の基板の基準層と第１の基板の少なくとも部分的に再結晶されたゾーンの間の結合界面において分離を引き起こすことと
を含む。
【００１６】
このように、分子結合によって一時的にのみ設けられる基準層に基づいて、アモルファスゾーンの再結晶を引き起こすことを本発明は教示することが留意されてもよい。電気絶縁連続層および下位基板については、このように、基準層の分離後に、Ｙｉｎら（参考文献２）の教示に従うことによって得られたものに完全に相当する特性の混合層を有しながら、いかなる材料および結晶特性を選択することは可能である。しかしながら、絶縁層内でのいずれの中断にも備える必要はない。
【００１７】
ハイブリッド基板から種形成基準層の分離が実行されるので、その基準層は、新しいハイブリッド基板形成サイクルに使用されてもよいことに留意することに関心を引く（場合により、分離によって露出した表面を平滑化処理、または反対に粗面化した後、以下参照）。
【００１８】
一時的にのみ取り付けられる種形成層については、結合界面での未結合によって、または結合界面に隣接する破壊によって、再結晶後に、混合層からその層の分離を可能とすることが有利であることが理解され得る。これが、有利には、界面の機械的強度が意図的に下げられる、または種形成層の機械的強度がその結合界面に隣接して意図的に下げられる理由である（これらの選択が組み合わせられてもよい）。しかしながら、心配され得たものに反して、そのような低下または脆弱は、界面を介して基準層が効率的に再結晶種のその役割を担うことを妨げないことは明らかである。
【００１９】
結合界面のそのような低下は、再結晶処理などの熱処理の理由で通常生じる強化にもかかわらず、結合エネルギーを低減することを目指しており、特に、分子結合によって結合される予定の面の一方および／または他方の粗面化処理によってもたらされてもよい。実際上の理由で、少なくとも基準層の自由表面を粗面化することは有利である。
【００２０】
そのように得られた粗さは、有利には、０．１ｎｍのＲＭＳと、１ｎｍのＲＭＳとの間に含まれ、例えば、約０．２ｎｍのＲＭＳのオーダーである（ＡＦＭ測定によって、すなわち、例えば、５ミクロン×５ミクロンの表面にわたる原子間力による測定によって）。この粗面化は、有利には、例えば、少なくとも単結晶のシリコンの場合には、１５分間、７０℃で、水、水酸化アンモニウムおよび過酸化水素（Ｈ２Ｏ、ＮＨ４＋／ＯＨ−およびＨ２Ｏ２）の比率が１：１：５である溶液内でのエッチングによって得られる（彫るための各材料用の適切な溶液を選択することは、当業者の能力内である）。
【００２１】
結合される予定の層の粗さを変更する代わりに、伝播する結晶情報を維持し、それによって種形成層が再結晶におけるその役割を果たすことを可能にするという条件で、犠牲層がこれらの２つの表面間で設けられてもよい。一例として、この犠牲層は、アモルファスゾーンおよび種形成層を構成する材料の合金であってもよく、その合金は、シリコンまたはゲルマニウムの種形成層に結合されたシリコンの混合層の場合には、種形成層、例えば、ＳｉｘＧｅ（１−ｘ）上にエピタキシーによって形成される。単結晶シリコン種によってシリコンのアモルファス部分を再結晶することが望まれる場合、種上にＳｉＧｅの犠牲薄膜を堆積することが可能である。その層は、臨界厚みより小さな厚みでなければならない（ＳｉＧｅが下層シリコンの格子定数で成長するまでの厚みであり、それによって、シリコンの結晶情報を保存する）。Ｓｉ上のＳｉ０．８Ｇｅ０．２について、典型的には、５ｎｍの厚みに限定がされる。結合および再結晶のためのアニール後に、分離を得るために、次いで、例えば、機械研削または種基板で予め形成された埋め込み脆弱ゾーンに位置する破壊によって、種基板の大部分を取り除き、次いで、種基板の残りの部分を除去するために任意の適切な公知のタイプの１つまたは複数の選択的アタック溶液、もしあれば、次いで、ＳｉＧｅの犠牲層（例えば、シリコンに対してＳｉＧｅを選択的に彫るための公知の溶液は、ＨＦ／ＨＮＯ３である）を採用することで十分である。
【００２２】
未結合を促進するために、再結晶のサーマルバジェットを制限することも可能である（同時に、結合界面を強化する傾向がある）。例えば、結合界面から始めて、アモルファスゾーンの小さい部分のみ、実際には、その厚みの一部を再結晶して、再結晶処理の適用の期間を制限し、次いで、未結合を実行し（結合界面が適度な強度を有するという条件で）、次いで、補足的なサーマルバジェットの適用によってアモルファスゾーンの再結晶を継続し達成することがされてもよい。これは、結合界面の「他の側から」結晶情報を移動する間に、事前未結合サーマルバジェットが制限される（このようにして、構造が結合可能でなくなることを確実にする）ことを可能にする。サーマルバジェットの概念は、処理の温度およびその期間の両方を含むことが思い起こされることになる。
【００２３】
アモルファスゾーンの一部のみ（実際には、厚みの一部）の再結晶を引き起こすようになされた第１の処理、および分離後に、アモルファスゾーンの再結晶を継続し達成するようになされた第２の熱処理（またはさらにいくつかの熱処理）の適用を備えた２つの処理工程におけるそのような再結晶は、補足的な熱処理が種形成層に適用される必要はないので、分離がなされる位置と無関係に、エネルギー利点も有する。
【００２４】
たとえそれが有利でも、それらの厚みの同一部分にわたって再結晶するゾーンの至る所で再結晶が得られる必要がないことが容易に理解され得る。再結晶されるそれらの層の一部が、分離後の熱処理の時に、ゾーンの残りのための種となるのに十分に大きいことで十分である。
【００２５】
基準層の機械的強度を下げる１つの方法は、その層の少なくとも一部を多孔性形態で形成すること、またはその界面の近くにおいて、形成後に、その層の少なくとも一部を多孔性にすることからなる。実際、界面に非常に接近する破壊を可能にすることが有利であっても、その多孔性ゾーンは、正確に隣接するその界面である必要はない。分離が界面から離れた位置で生じる場合、機械的および／または化学的および／または熱研磨の従来の処理が、多孔質層の破壊後に膜に結合されたままの基準層から残留物が取り除かれることを可能にすることは確かに理解され得る。
【００２６】
変形例として、基準層の脆弱は、名称「Ｓｍａｒｔ  Ｃｕｔ（ＴＭ）」で公知の技術によって、非常に小さな所定の深さに、イオンの注入によってなされてもよい。そのような注入は、有利には、結合前に実行され、その結果、注入に起因する脆弱は、再結晶のための熱処理の間に成長することができる。分離は、次いで、結合界面のすぐ近くで、その脆弱層内で生じる。
【００２７】
その基準層は、厚みが、数ナノメートルと、数百ミクロンとの間に含まれていることが好ましい。その基準層を構成する材料は、有利には、アモルファスゾーンと同一であり、その影響は、アモルファスゾーンが、その材料に合う格子サイズで再結晶するということである。しかしながら、その基準層に関して、アモルファスゾーンと異なる材料が、例えば、応力状態でそれらアモルファスゾーンを再結晶することが望まれる場合に選択されてもよい。アモルファスゾーンの材料がシリコンである場合、基準層の材料は、有利には、所望の状態の制約を引き起こすように選択されたシリコンの合金（例えば、ゲルマニウムとの）である（一例として、基準層のための緩和Ｓｉ０．８Ｇｅ０．２の使用は、引張で圧力を加えられたシリコンのアモルファスゾーンを再結晶することに寄与する）ように、基準層の材料およびアモルファスゾーンの材料は、有利には、共通の元素を含む。
【００２８】
混合層は、有利には、ゾーンに従って、所定の結晶配向の一方または他方を有する単一材料から形成される。それは、有利には、シリコンの混合層であり、例えば、ゾーンに従って、＜１００＞または＜１１０＞で置かれている。しかしながら、必要に応じて、混合層が形成されてもよく、ゲルマニウムまたはシリコンとの合金、ＳｉＣなどのシリコンの他の合金、または元素周期表のＩＩＩ族およびＶ族の元素間の合金、または炭素、または石英、またはＬｉＴａＯ３、ＬｉＮｂＯ３などの任意の他の半導体材料であってもよいことが容易に理解され得る。
【００２９】
混合層が、様々なゾーンで単一材料から形成される場合、アモルファスゾーンの形成は、基準層（つまり、第１のゾーンが混合層の生成の最後に有するもの）の１つでない結晶配向の１つを有する単結晶層内でゾーンをアモルファスとすることによって得られてもよい。
【００３０】
しかしながら、アモルファスゾーンの形成は、単結晶層（将来の第１のゾーンの結晶特性を有する）にキャビティを開け、次いでキャビティを新しい材料で満たすことによってなされてもよく、特に、ゾーンが異なる結晶配向だけでなく、異なる構成材料を有する混合層を得ることを可能にする利点を有することが分かる。堆積によってアモルファスゾーンを形成することは、アモルファスゾーンが混合層の残りと同じ材料から生成される場合でさえ、堆積によるアモルファスゾーンの形成が、アモルファス化が実行される場合よりもそれら隣接ゾーンとの相当に低い結晶適合性を引き起こすので、隣接ゾーンからスタートするアモルファスゾーンのより少ない再結晶をもたらす利点を有する。
【００３１】
アモルファス材料の堆積は、炉内で、いくつかの基板上で実行されてもよいことに留意されたい（そのために、用語ウェハは、数十センチメートルの直径、例えば、３０ｃｍのディスクである場合使用される場合がある）。これは、このように、公知の集合的処理であり、適度なコストで信頼できて速い生成をもたらす。
【００３２】
混合層のゾーンは、有利には、第１の基板の自由表面がそれ自体混合されるように、厚みがその層の厚みと等しい状態で、アモルファス化またはアモルファス材料の堆積によって形成される。変形例として、混合層の第１のゾーンのみが、その混合層の厚みの一部にわたって電気絶縁連続層からスタートして延在し、アモルファス材料は、それらの第１のゾーンに隣接するだけでなく、それらの上に位置している。アモルファス材料は、このように、第１のゾーンおよび第２のゾーン上に延在するので、アモルファス材料は、第１の基板の全自由表面に沿って連続的に延在する。そのような構成は、第１のゾーンの材料から形成された第１の層から第１の基板が形成される場合に相当し、ここで、その第１の層の厚み全体にわたってキャビティが開けられ、アモルファス材料が、第２のゾーンを形成するためにそれらのキャビティ内および第１および第２のゾーンのセット上に所定の厚みにわたって堆積される。
【００３３】
有利には、下位電気絶縁連続層は、酸化物、好ましくは、混合層の材料の酸化物、例えば、アモルファスゾーンを構成する材料の酸化物である。それは、下位基板上に堆積された酸化物だけでなく、下位基板から形成された熱酸化物であってもよい。このように、この層は、有利には、酸化シリコンからなる。一般的には、この電気絶縁連続層の材料は、再結晶工程（酸化物、またはさらに窒化物、ＨｆＯ２など）と適合するというという条件で、広範囲のミクロ技術材料から選択されてもよい。電気絶縁連続層は、均質層または複数の基本層（同一または異なっている）であってもよい。
【００３４】
この電気絶縁連続層は、有利には、数ナノメートルと、数ミクロンとの間に含まれた厚みである。その層が十分に厚い場合、その層は、下位基板によって支持される必要をなくすことができ、それ自体では混合層用のキャリア基板を構成してもよいことが容易に理解され得る。
【００３５】
分子結合が疎水性的に実行されることが記載されていた。これは、確かに、結合界面にわたって結晶情報の良好で十分な伝播を得る最良の方法（またはさらに唯一の方法）である。しかしながら、表面の１つが親水性である場合、界面に存在する酸化物が、その結晶情報の良好な伝播を防ぐことが分かった。
【００３６】
有利には、再結晶のための熱処理は、採用される材料に従って、２００℃と１３００℃との間、好ましくは３５０℃と１２００℃との間に含まれる温度で実行される。それらの材料に従って、処理の期間は、典型的には、数秒と数時間との間に含まれる（特に、アモルファスシリコンの場合）。
【００３７】
少なくとも部分的に再結晶された混合層からの種形成基準層の分離は、種形成層（それが少なくとも部分的に多孔性の場合に、またはイオンがそこに注入された場合に）、または結合界面（その結合エネルギーが低い場合に）によって（または内に）構成された、少なくとも脆弱ゾーン内で、ツール（例えば、ブレード）の機械的挿入によって、または流体（特に、ガスまたは水）、または音波によって実行されてもよい。
【００３８】
部分的に再結晶された混合層と種形成層との間の分離後、熱アニールは、有利には、まだ存在する考えられる結晶欠陥をそこから除去するために、その混合層に適用される（このアニールは、有利には、再結晶が実行された温度より一般的に高い温度で実行される）。
【００３９】
仕上げ工程は、特に、例えば、粗さに関して良好な表面状態を得るために、そのように得られた構造に役立ってもよい。それら仕上げ工程は、このようにして、還元雰囲気、真空下などで、化学機械研磨、アニール操作などの工程であってもよい。
【００４０】
上記において、種形成層が連続的で均質だったことが非明示的に示された。これは、本発明の実行に必要ではない。このように、本発明は、また、ナノワイヤ（すなわち、ナノメートルまたは数ナノメートル、典型的には、５ナノメートル未満の大きさの直径のワイヤ）、例えば、酸化シリコン、あるいはＳｉｘＧｅ（１−ｘ）に囲まれたシリコンのナノワイヤからなる不連続層によって構成された種形成層で実行されてもよい。
【００４１】
一例として、シリコンから形成された層の場合には、シリコンナノワイヤは、有利には、シリコンナノワイヤがすべて同じ結晶情報を有するように、単結晶シリコン基板上に生成される（「Ｋｕｉｑｉｎｇ  Ｐｅｎｇ，Ｙｉｎｇ  Ｘｕ，Ｙｉｎ  Ｗｕ，Ｙｕｎｊｉｅ  Ｙａｎ，Ｓｈｕｉｔ−Ｔｏｎｇ  Ｌｅｅ  ａｎｄ  Ｊｉｎｇ  Ｚｈｕ，ｓｍａｌｌ  ２００５，１，Ｎｏ．１１，１０６２−１０６７頁」参照）。実行された方法は、例えば、以下に記載されたものである：
Ａｌｌｏｎ  Ｉ．Ｈｏｃｈｂａｕｍ，Ｒｏｎｇ  Ｆａｎ，Ｒｏｎｇｒｕｉ  Ｈｅ  ａｎｄ  Ｐｅｉｄｏｎｇ  Ｙａｎｇ，ＮＡＮＯ  ＬＥＴＴＥＲＳ  ２００５，Ｖｏｌ５，Ｎｏ．３，４５７−４６０頁
Ｋｕｉｑｉｎｇ  Ｐｅｎｇ，Ｊｕｅｊｕｎ  Ｈｕ，Ｙｕｎｊｉｅ  Ｙａｎ，Ｙｉｎ  Ｗｕ，Ｈｕｉ  Ｆａｎｇ，Ｙｉｎｇ  Ｘｕ，Ｓｈｕｉｔ−Ｔｏｎｇ  Ｌｅｅ  ａｎｄ  Ｊｉｎｇ  Ｚｈｕ，Ａｄｖ．Ｆｕｎｃｔ．Ｍａｔｅｒ．２００６，１６，３８７−３９４頁
【００４２】
好ましくは、酸化物の層は、次いで、ナノワイヤのセット上に堆積され、化学機械研磨の工程後に、「Ｖｏｌｋｅｒ  Ｓｃｈｍｉｄｔ，Ｈｅｉｋｅ  Ｒｉｅｌ，Ｓｔｅｐｈａｎ  Ｓｅｎｚ，Ｓｉｅｇｆｒｉｅｄ  Ｋａｒｇ，Ｗａｌｔｅｒ  Ｒｉｅｓｓ  ａｎｄ  Ｕｌｒｉｃｈ  Ｇｏｓｅｌｅ，ｓｍａｌｌ  ２００６，２，Ｎｏ．１，８５−８８頁」で説明されるように、酸化物および結晶シリコンからなる表面が得られる。次に、層上で疎水結合が実行され、それは、例えば、シリコンからなり、少なくとも部分的にアモルファスであり、次いで、再結晶のためのアニールが実行される。分離は、次いで、複合酸化物／ナノワイヤ層内で、好ましくは、機械的および／または化学的に（例えば、ＨＦ中での酸化物の分解）なされる。分離を促進するために、低い機械的強度を有する層、例えば、ＨｆＯ２、またはＨｆＯ２および酸化シリコンからなる双晶層（分子結合に必要な平面を得るために、化学機械研磨が促進されることを可能にする酸化シリコンの上側層）で、ナノワイヤのまわりにある酸化シリコンを置換することが可能である。
【００４３】
種形成層に関して前に述べられたように、ナノワイヤは、ゲルマニウムを再結晶することが望まれる場合（ゲルマニウムの通常の結晶形態による）、シリコンではなく、ゲルマニウムなどの他の材料であってもよい。
【００４４】
シリコンナノワイヤ上にＳｉ（１−ｘ）Ｇｅｘ（例えば、ｘ＝０．２）を成長させることが可能もあり、その利点は、特に、緩和格子定数を備え、ナノワイヤ内に応力のないＳｉ（１−ｘ）Ｇｅｘを得ることである。アモルファスゾーン（例えば、シリコンの）の再結晶においては、それは、種になるナノワイヤのパラメーターであり、再結晶後、および分離後に、Ｓｉ（１−ｘ）Ｇｅｘに対応する格子定数を備え、従って内部応力を備えたシリコンが得られることを可能にする。
【００４５】
均質層よりはむしろナノワイヤを使用して種形成層を形成する際の関心は、いくつかの材料の存在が分離を促進する可能性があるということであることが理解され得る。ナノワイヤは、緩和材料を容易に得ることも可能にする。
【００４６】
本発明の目的、特徴および利点が、添付図面を参照して限定しない説明として与えられた次の記載から明らかとなる。
【図面の簡単な説明】
【００４７】
【図１】本発明によるハイブリッド基板の製造のためになされる第１の基板の断面図である。
【図２】第１の実施形態による、第１の準備工程後の断面図である。
【図３】第１の実施形態による、第２の準備工程後の断面図である。
【図４】第１の実施形態によるその第１の基板と、第２の基板との一時的組立品の断面図である。
【図５】再結晶の工程および第１の基板を第２の基板から分離する工程後の組立品の断面図である。
【図６】第２の実施形態による第１の準備工程後の図１に類似する第１の基板の断面図である。
【図７】第２の実施形態による第２の準備工程後の断面図である。
【図８】第２の実施形態による第１の基板と、第２の基板との一時的組立品の断面図である。
【図９】再結晶工程および分離工程後のその断面図である。
【図１０】第３の実施形態による第１の準備工程後のさらに他の第１の基板の断面図である。
【図１１】第３の実施形態による第２の準備工程後の断面図である。
【図１２】第３の実施形態による第３の準備工程後の断面図である。
【図１３】第３の実施形態による第１の基板と、第２の基板との組立品の断面図である。
【図１４】再結晶工程および分離工程後の組立品の断面図である。
【図１５】選択薄層化工程後の断面図である。
【図１６】変形実施形態による他の組立品の断面図である。
【図１７】他の実施形態による分離工程後の図である。
【発明を実施するための形態】
【００４８】
第１の例の実施形態
図１から図５は、本発明の第１の実施形態を示し、特に簡単である。
【００４９】
所定の配向に従って置かれた電気絶縁連続層１１および単結晶層１２を含む（図１参照）スタート基板１０が開始される。
【００５０】
ここで、単結晶層１２は、ミクロン未満の厚み、例えば、約６０ｎｍのオーダーである。
【００５１】
連続層１１は、また、ここで検討される例では、１ミクロン（約６００ｎｍのオーダー）未満の厚みである場合、連続層１１は、キャリア（または下位）基板１３によってそれ自体支持される。
【００５２】
検討される例において、キャリア基板は、シリコンからなり、それは多結晶である（しかしながら、そのキャリア基板を構成する材料は、本発明の実行に役割を有さず、その結晶特性を示さないことが以下に明らかとなる）。さらに、連続層１１は、例えば、キャリア基板１３の熱酸化によって形成された酸化シリコンからなる。層１２に関して、それは、ここではシリコンからなり、所定の配向、つまり＜１００＞を備えている。
【００５３】
そのような第１の基板１０は、ＳＯＩ型の構造であるとして分析されてもよい。最初に、この略称は、絶縁体（シリコンオンインシュレーター）上にシリコンを含む構造を指定したが、マイクロ技術において他の材料の使用の開発を考えると、この略称は、今では、一般的に、絶縁体（セミコンダクターオンインシュレーター）上の半導体を指す。
【００５４】
その基板の準備の第１の工程は、不連続マスク１４の堆積が、層１２内で第１のマスクゾーン１２Ａおよび第２の非マスクゾーン１２Ｂの範囲を定めるためになされた状態で図２に図式化されている。
【００５５】
図３は、図２の非マスクゾーン１２Ｂをイオンの局部注入によってアモルファス化することからなる基板１０を準備する第２の工程を図式化する。
【００５６】
完全に当業者の能力内で、いくつかの基本工程でマスク１４の形成が実行されてもよいことが理解され得る。一般的に、このマスクの形成が、それ自体公知のマイクロリソグラフィー技術によって得られるといってもよい。マイクロリソグラフィー技術は、有利には、フォトリソグラフィによるマスク操作である。
【００５７】
マスク１４の除去後（図３参照）、基板１０は、混合層１２を含み、混合層１２は、混合層１２に沿って延在する電気絶縁連続下位層１１を有し、少なくとも第１の結晶材料の第１の単結晶ゾーン１２Ａおよびアモルファス形態の第２の材料の第２の隣接ゾーン１２Ｂから形成されており、これら第２のゾーンは、その第１の基板の自由表面の少なくとも一部を形成する。検討される例において、第１および第２のゾーンは、同じ材料、つまり、シリコンからなる。
【００５８】
実際、ゾーン１２Ａおよび１２Ｂは、層１２の全体厚みにわたって延在するので、同じ混合は、ここでは、下位層との界面、および表面で観察されてもよい。
【００５９】
次に（図４参照）、第１の基板１０は、少なくともそれらのアモルファスゾーン上での疎水性分子結合によって第２の基板２０に取り付けられ、第２の基板は、所定の結晶配向を有する表面に基準層を含む。ここで検討される例では、基板２０は、全体として、基板２０が所定の結晶配向を有する基準層を形成するように均質で単結晶である。しかしながら、表されない変形例として、基準層は、厚みにおいて、自由表面（図４で下向きに置かれた）に沿って延在するその基板の一部に限定され、基板２０の残りは、任意の結晶配向の単結晶または多結晶の任意の材料からなることができる。
【００６０】
その層は、有利には、アモルファスゾーン１２Ｂと同じ材料、ここでは、シリコンから構成される。より一般的には、層は、アモルファス材料の考えられる結晶構造と適合する結晶パラメーター（特に、配向および格子サイズの観点から）を有する材料からなる。ほとんどの場合、元素およびその酸化物は、特に、シリコンの場合、適合する結晶特性を有さない。
【００６１】
記載された例の実施形態では、基準層は、基板（典型的には、７２５μｍの厚み）である。この基準層は、ゾーン１２Ａとは異なる結晶配向を有し、検討される例では、＜１１０＞に相当する。
【００６２】
次に、少なくとも基準層に、および混合層に（実際には、組立品１０＋２０の全体に）、ゾーン１２Ｂ（図５参照）を構成するアモルファス材料の再結晶を引き起こすのにふさわしい熱処理が適用される。アモルファスゾーンと基準層との間の界面で確立された分子結合によって、この再結晶は、酸化物の下位層のものとよりはむしろ、基準層の結晶パラメーターに従ってなされる。実際には、結晶のままであったゾーン１２Ａとの界面から始まるアモルファスゾーンの再結晶と同時に起こる現象がある可能性があるが、それは、アモルファスゾーンの実際の寸法を鑑みて一般的に適度である（それらの厚みは、図面において、連続層に平行なそれらの幅に対して非常に誇張されている）。
【００６３】
このように、ゾーン１２Ｂは、基準層の配向に従って、つまり、配向＜１１０＞に従って再結晶し、隣接ゾーンは、＜１１０＞の元の配向を維持した。
【００６４】
このアニールは、例えば、２００℃と１２００℃との間で０．５℃／分の温度傾斜からなっていてもよい。
【００６５】
最後に、任意の公知の適切な手段によって、第２の基板から第１の基板の分離が引き起こされ、そのゾーン１２Ｂは、再結晶されている（図５も参照）。
【００６６】
この分離は、ここで、結合界面の未結合により生成され、それは、基準層が熱処理の時に再結晶種の役割をすることを確実にするための十分な機械的強度に結びつく方法で実行されることを結合に要求するが、基板、特に、混合層１２を低下させることなく、その再結晶後に分離を可能にするのに十分に脆弱である。再結晶処理は、分子結合の実現の状態における妥協を決定するために、その注意がされなければならないように、分子結合を強化する傾向があるために実際には十分に高温である熱処理であることが、ここで思い出されるべきである。
【００６７】
いくつかのタイプの処理（化学、熱、プラズマ、機械的など）は、「取り外し可能な」界面をもたらす疎水性分子結合のそのような工程で、平坦度、粗さおよび化学的性質の観点から、基準層の表面および混合層の表面を準備してそれらを適合するために当業者の能力内にある。
【００６８】
次に、選択的に、表面処理（化学および／または熱および／または機械的など）が実行されて、界面の取り外しによってさらされた表面を、ハイブリッド基板が適用される予定である処理にさらに適応する。
【００６９】
この表面処理は、表されない変形例として、混合層の厚みまたはキャリア基板の厚みを低減することを目標とする薄層化処理と置き替えられる。
【００７０】
アモルファス化の前または後に（または再結晶前または後であっても）、ゾーン１２Ａ、１２Ｂ間のトレンチ（参照記号３参照）の形成などの他の選択操作が、適用されてもよい。
【００７１】
図１の基板１０は、このようにハイブリッド基板になり、特に、ｎＦＥＴタイプ（配向＜１００＞を備えたゾーン上）およびｐＦＥＴ（配向＜１１０＞のゾーン上）の電界効果トランジスタの同時生成を可能にする。
【００７２】
２つの族のゾーンを有さないが、３つ（以上）の族のゾーンを有し、各ゾーンは、所定の結晶配向を有するハイブリッド基板を、同様の方法で準備することが可能であることが容易に理解され得る。
【００７３】
再結晶のための熱アニールは、変形例として、２つの工程（またはさらに多い）で実行されてもよく、その第１の工程は、界面からスタートするアモルファスゾーンの厚みの一部の再結晶を引き起こすのに十分であり、それは場合により小さい可能性がある。分離後に、アモルファス層の残りの再結晶は、種としての再結晶される部分をアモルファスゾーンの残りに使用して、１つまたは複数の工程で得られてもよい。第１の工程は、例えば、上記のものより速い立ち上がりである。
【００７４】
さらに他の変形例によれば、種形成層は、将来の分離を局部にとどめるように、イオンの適切な注入によって予め弱められる。
【００７５】
第２の例の実施形態
図６から図９は、本発明の方法の第２の例の実施形態を図式化する。
【００７６】
これらの図では、図１から図５のものに類似する要素は、番号１００を付加することによってそれらの図１から図５で使用されるものから推定され得る参照符号で示される。
【００７７】
第１の例のように、ＳＯＩ型の基板１１０が開始され、キャリア基板１１３上に電気絶縁連続層１１１および単結晶層１１２から形成される。この基板１１０は、基板１０と同じ寸法および同じ性質の層を有する。このように、基板１１０は、シリコン、例えば、多結晶シリコンのキャリア基板から形成され、ＳｉＯ２の層で被覆され、それ自体、配向＜１００＞のシリコンの単結晶層によって被覆されている。
【００７８】
図２とは対照的に、図６で図式化された第１の準備工程は、結晶特性を変えるためになされるゾーン１１２Ｂを被覆する第１の不連続マスク１１４の形成を含む。さらに、この第１の工程は、非マスクゾーン１１２Ａの薄層化を含む。もちろん、この薄層化は、図６において、層１１２の初期の厚みのおよそ半分の低減に相当し、より適度であってもよい。
【００７９】
図７は、図２および図３のもの、すなわち、１工程に相当する第２の準備工程を図式化し、それによって、マスク１１４の除去と組み合わせて、第２の不連続マスク１１５が、それらの結晶配向を維持する予定のゾーン１１２Ａを覆って形成され、非マスクゾーンがアモルファスにされる。図６の第１の工程を鑑みて、アモルファス化は、マスクゾーン１１２Ａの厚みより大きな厚み（層１１２の初期の厚み）に実行される。マスク１１５は、次いで、取り除かれる。マイクロリソグラフィーのこれらの様々な工程は、それ自体、当業者に公知である。
【００８０】
この段階で、第１の基板は、アモルファス化ゾーン１１２Ｂを含み、それは、ゾーン１１２Ａに対して突出しており、結晶の観点から元の状態のままであった。
【００８１】
このように、第２の基板１２０（配向＜１１０＞の）と第１の基板１１０を接触して置くことは、ここでは、本発明の第１の例の実施形態と同一であり、それらのアモルファス化ゾーンの自由表面を介してなされるだけであることが理解され得る（図８参照）。考えられる外部からの反応は、このようにして、第１のゾーン１１２Ａおよび基準層１２０の接面で回避される。
【００８２】
アモルファス化ゾーンの再結晶を引き起こすのにふさわしいアニール処理の適用後、この第２の例による本発明の方法の実行は、任意の適切な手段によって、第１の基板から第２の基板を分離する工程を含む（図９参照）。
【００８３】
第１の例のような同じ選択操作が、次いで実行されてもよい。実際には、ゾーン１１２Ａおよび１１２Ｂの自由表面間のレベル差を構成することを目的とした研磨（または任意の他の平滑化処理、例えば、Ｈ２下のアニール、真空下のアニールなど）を実行することが推奨される。それにもかかわらず、この差は、例えば、全体または一部で部品を生成するために利用されることが可能である。
【００８４】
このように、本発明のこの第２の例の実施形態は、疎水性分子結合が再結晶するゾーンに限定されるということによって、第１の例と区別され、それらの結晶特性を保存しなければならないゾーンを保護する傾向がある。
【００８５】
第１の例のように、再結晶のためのアニールは、分離工程によって分離された２工程で実行されてもよい。
【００８６】
第３の例の実施形態
第１および第２の実施形態の例によれば、ＳＯＩ型の第１の基板が開始され、その上側層は、混合層内で形成することが望まれるゾーンの族の１つの結晶特性を有し、アモルファスゾーンの形成は、その上側層の一部のアモルファス化によってその中で実行されることが留意されてもよい。図１０から図１４は、アモルファスゾーンの他のタイプの形成を実行する本発明の第３の例の実施形態を表す。
【００８７】
この第３の実施形態の例において、第１の例に関して使用されるものに類似する要素は、番号２００を付加することによって、その第１の例から推定される参照符号によって指定される。
【００８８】
従って、この第３の例の実施形態では、スタート基板２１０が開始され、キャリア基板２１３によって運ばれ、単結晶層２１２の上にある電気絶縁連続層２１１を含む。それは、有利には、第１および第２の例で使用されたものと同一のＳＯＩ型の基板である。
【００８９】
図１０は、図２に類似し、層２１２は、不連続マスク２１４によって被覆されている。
【００９０】
第１および第２の例とは対照的に、マスク２１４は、非マスクゾーン２１２Ｂの位置で、元の層のゾーンを選択的にアモルファス化するのではなく、その層にキャビティを開けるために使用されて、任意の適切な公知のタイプの溶液でエッチングすることによって、連続層２１１（図１１参照）に達する。
【００９１】
このエッチング工程後に、キャビティ２１２Ｂを満たすように、アモルファス材料を堆積する工程（図１２参照）が続く。ここで図式化された例において、図１１の工程で形成されたキャビティが満たされるまでだけでなく、初期層２１２の全体を被覆して連続的な膜２１６が形成されるまで、アモルファス材料の堆積が継続される。第１の基板の自由表面は、次いで、アモルファス材料によって完全に構成される。
【００９２】
アモルファスゾーンが材料の堆積によって形成される場合、その材料は、第１および第２の例とは異なり、元の層２１２とは異なっていてもよい。しかしながら、ここで検討される例において、前の例のように、その材料はシリコンである。
【００９３】
第２の基板２２０が、少なくとも表面に、アモルファス材料の再結晶のための後の処理（その図１３参照）で再結晶種を形成するためになされる参照材料を含む状態で、上記のように、第１の基板のその自由表面が、取り外し可能な疎水性分子結合と適合するように（図１３参照）、任意の適切なタイプ（化学、熱、プラズマ、機械的など）の第１の基板の自由表面を準備する選択工程が行われる。
【００９４】
この結合界面では、第１の基板が単一の均質材料から完全に形成されるということによって、２つの基板間の界面の機械的強度の良好な制御を得ることがここで容易になることが理解され得る。
【００９５】
上記のように、結合界面を取り外すことは、次に、任意の適切な手段によって行われる（図１４参照）。次いで、前の例のように、考えられる工程の仕上げ工程が行われてもよい。
【００９６】
前の例とは対照的に、この第３の例の実行は、電気絶縁連続層に沿って、異なる結晶配向を有する単結晶ゾーンを交互にすることを含む、混合層の形成をもたらし、一方、分離によって露出した表面に沿って単一の結晶配向がある。言いかえれば、混合層は、異なる厚みのゾーンの族を含み、ここで、それぞれは、元の層２１２の厚みによって、およびアモルファス材料の堆積の最大厚みによって決まる。
【００９７】
必要に応じて、任意の薄層化工程は、異なる結晶配向のゾーンが同じ厚みにわたって延在する混合層をもたらすために実行されてもよい（図１５参照）。
【００９８】
この第３の例の実施形態の変形例として、典型的には、イオン衝撃（例えば、「Ｓｍａｒｔ  Ｃｕｔ（ＴＭ）」技術による）による脆弱化工程が、初期のゾーン２１２Ａ上にある連続層２１６内で実行されてもよく、研磨によってその連続層を取り除かなければならないことを回避することを可能にすることが留意されるべきである。
【００９９】
上記のように、再結晶は、数工程で実行されてもよい。
【０１００】
分離変形例
前の例は、再結晶に必要なアニール処理がもたらす強化にもかかわらず、取り外し可能な結合、このように、分離されることが可能に制御される機械的強度を実行する。
【０１０１】
図１６および図１７は、分離工程（および、つまりは第２の基板の準備）の変形例を示す。
【０１０２】
図１６は、第１の基板に結合される予定のその自由表面のすぐ近くで第２の基板３２０を脆弱にすることからなる工程を示し、参照記号３１０（それは、前の例の第１の基板の任意の１つであってもよい）で表される。この脆弱化の結果は、その自由表面に沿って延在する層３２１によって図式化される。それは、有利には多孔質層である。
【０１０３】
その多孔質層は、例えば、外部分極下でＨＦ系電解質への露出によって、その自由表面からスタートする第２の基板の所定の厚みに形成されてもよい。この処理は、有利には、接触して置くことおよび第１の基板と第２の基板の疎水性分子結合の前に実行される。
【０１０４】
再結晶（その気孔率を変更してもよい）のためのアニール後、例えば、ブレードなどのツールの挿入、または高圧下での流体の注入によってその多孔質層内で分離が引き起こされる。
【０１０５】
図１７の構造は、次いで得られて、さらに、任意の適切な公知のタイプの研磨処理が、結合界面が露出されることを可能にする。しかしながら、用途によれば、多孔質層の一部を維持する、または反対に混合層が薄くなるまで研磨を続けることは許容できてもよい。
【０１０６】
当然のことながら、第２の基板は、再結晶の新しいサイクルに再度使用されてもよい。これは、小さな厚みのみが各再結晶サイクルで消費されるので、分離が結合界面でなされる第１および第２の例においてだけでなく、第３の例においても当てはまる。
【０１０７】
参考文献
参考文献１：Ｙａｎｇ，Ｉｅｏｎｇ，Ｓｈｉ，Ｃｈａｎ，Ｃｈａｎ，Ｃｈｏｕ，Ｇｕｓｅｖ，Ｊｅｎｋｉｎｓ，Ｂｏｙｄ，Ｎｉｎｏｍｉｙａ，Ｐｅｎｄｌｅｔｏｎ，Ｓｕｒｐｒｉｓ，Ｈｅｅｎａｎ，Ｏｔｔ，Ｇｕａｒｉｎｉ，Ｄ’Ｅｍｉｃ，Ｃｏｂｂ，Ｍｏｏｎｅｙ，Ｔｏ，Ｒｏｖｅｄｏ，Ｂｅｎｅｄｉｃｔ，Ｍｏ，Ｎｇによる「Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  ＣＭＯＳ  Ｆａｂｒｉｃａｔｅｄ  ｏｎ  Ｈｙｂｒｉｄ  Ｓｕｂｓｔｒａｔｅ  Ｗｉｔｈ  Ｄｉｆｆｅｒｅｎｔ  Ｃｒｙｓｔａｌ  Ｏｒｉｅｎｔａｔｉｏｎｓ」，ＩＥＤＭ０３−２００３，４５３−４５６頁に掲載
参考文献２：Ｙａｎｇ，Ｃｈａｎ，Ｃｈａｎ，Ｓｈｉ，Ｆｒｉｅｄ，Ｓｔａｔｈｉｓ，Ｃｈｏｕ，Ｇｕｓｅｖ，Ｏｔｔ，Ｂｕｒｎｓ，Ｆｉｓｃｈｅｔｔｉ，Ｉｅｏｎｇによる「Ｈｙｂｒｉｄ−Ｏｒｉｅｎｔａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ（ＨＯＴ）：Ｏｐｐｏｒｔｕｎｉｔｉｅｓ  ａｎｄ  Ｃｈａｌｌｅｎｇｅｓ」，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，Ｖｏｌ．５３，Ｎｏ．５，２００６年５月，９６５−９７８頁に掲載
参考文献３：Ｙｉｎ，Ｓｕｎｇ，Ｎｇ，Ｓａｅｎｇｅｒ，Ｃｈａｎ，Ｃｒｏｗｄｅｒ，Ｚｈａｎｇ，Ｌｉ，Ｏｔｔ，Ｐｆｅｉｆｆｅｒ，Ｂｅｎｄｅｒｎａｇｅｌ，Ｋｏ，Ｒｅｎ，Ｃｈｅｎ，Ｗａｎｇ，Ｌｉｕ，Ｃｈｅｎｇ，Ｍｅｓｆｉｎ，Ｋｅｌｌｙ，Ｋｕ，Ｌｕｏ，Ｒｏｖｅｄｏ，Ｆｏｇｅｌ，Ｓａｄａｎａ，Ｋｈａｒｅ，Ｓｈａｈｉｄｉによる「Ｄｉｒｅｃｔ  Ｓｉｌｉｃｏｎ  Ｂｏｎｄｅｄ（ＤＳＢ）Ｓｕｂｓｔｒａｔｅ  Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ（ＳＰＥ）Ｉｎｔｅｇｒａｔｉｏｎ  Ｓｃｈｅｍｅ  Ｓｔｕｄｙ  ｆｏｒ  Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｂｕｌｋ  ＣＭＯＳ」，１−４２４４−０４３９−８／０６／＄２０．００（Ｃ），２００６，ＩＥＥＥに掲載
参考文献４：Ｙａｎｇ，Ｃｈａｎ，Ｋｕｍａｒ，Ｌｏ，Ｓｌｅｉｇｈｔ，Ｃｈａｎｇ，Ｒａｏ，Ｂｅｄｅｌｌ，Ｒａｙ，Ｏｔｔ，Ｐａｔｅｌ，Ｄ’Ｅｍｉｃ，Ｒｕｂｉｎｏ，Ｚｈａｎｇ，Ｓｈｉ，Ｓｔｅｅｎ，Ｓｉｋｏｒｓｋｉ，Ｎｅｗｂｕｒｙ，Ｍｅｙｅｒ，Ｔｏ  Ｋｏｚｌｏｗｓｋｉ，Ｇｒａｈａｍ，Ｍａｕｒｅｒ，Ｍｅｄｄ，Ｃａｎａｐｅｒｉ，Ｄｅｌｉｇｉａｎｎｉ，Ｔｏｒｎｅｌｌｏ，Ｇｉｂｓｏｎ，Ｄａｌｔｏｎ，Ｉｅｏｎｇ，Ｓｈａｂｉｄｉによる「Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｓｏｌａｔｏｒ  ＭＯＳＦＥＴｓ  ｗｉｔｈ  Ｈｙｂｒｉｄ  Ｃｒｙｓｔａｌ  Ｏｒｉｅｎｔａｔｉｏｎｓ」，Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，２００６に掲載
【図１】
0005588448.tif 000002
【図２】
0005588448.tif 000003
【図３】
0005588448.tif 000004
【図４】
0005588448.tif 000005
【図５】
0005588448.tif 000006
【図６】
0005588448.tif 000007
【図７】
0005588448.tif 000008
【図８】
0005588448.tif 000009
【図９】
0005588448.tif 000010
【図１０】
0005588448.tif 000011
【図１１】
0005588448.tif 000012
【図１２】
0005588448.tif 000013
【図１３】
0005588448.tif 000014
【図１４】
0005588448.tif 000015
【図１５】
0005588448.tif 000016
【図１６】
0005588448.tif 000017
【図１７】
0005588448.tif 000018