(57)【特許請求の範囲】
【請求項１】
直線的に延出した画素電極を備えた第１基板と、
絶縁基板と、前記絶縁基板の前記第１基板と対向する内面に配置されたシールド電極と、前記画素電極を挟んだ両側で前記画素電極と略平行に延出した共通電極と、前記シールド電極と前記共通電極との間に配置された誘電体層と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備え、
前記シールド電極の膜厚は、前記共通電極の膜厚よりも薄く、
前記シールド電極の表面抵抗は、前記共通電極の表面抵抗よりも大きいことを特徴とする液晶表示装置。
【請求項２】
前記シールド電極は、前記絶縁基板の内面全体に亘って配置されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記誘電体層は、前記共通電極と略平行に延出したブラックマトリクスと、前記ブラックマトリクスに乗り上げたカラーフィルタと、前記カラーフィルタを覆うオーバーコート層と、を含むことを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
直線的に延出した画素電極を備えた第１基板と、
絶縁基板と、前記絶縁基板の前記第１基板と対向する内面に配置され前記画素電極と対向する開口部を形成するブラックマトリクスと、前記絶縁基板の内面における前記開口部に配置されたシールド電極と、前記画素電極を挟んだ両側で前記画素電極と略平行に延出した共通電極と、前記ブラックマトリクス及び前記シールド電極と前記共通電極との間に配置された誘電体層と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備え、
前記シールド電極の膜厚は、前記共通電極の膜厚よりも薄く、
前記シールド電極の表面抵抗は、前記共通電極の表面抵抗よりも大きいことを特徴とする液晶表示装置。
【請求項５】
前記誘電体層は、前記シールド電極を覆うとともに前記ブラックマトリクスに乗り上げたカラーフィルタと、前記カラーフィルタを覆うオーバーコート層と、を含むことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
互いに略平行に延出した第１ソース配線及び第２ソース配線と、前記第１ソース配線と前記第２ソース配線との間において直線的に延出した画素電極と、を備えた第１基板と、
絶縁基板と、前記絶縁基板の前記第１基板と対向する内面に配置されたシールド電極と、前記第１ソース配線及び前記第２ソース配線とそれぞれ対向し前記画素電極と略平行に延出した共通電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備え、
前記シールド電極の膜厚は、前記共通電極の膜厚よりも薄く、
前記シールド電極の表面抵抗は、前記共通電極の表面抵抗よりも大きいことを特徴とする液晶表示装置。
【請求項７】
前記シールド電極は、前記絶縁基板の内面全体に亘って配置されたことを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
さらに、前記絶縁基板の内面に配置され前記画素電極と対向する開口部を形成するブラックマトリクスを備え、
前記シールド電極は、前記絶縁基板の内面における前記開口部に配置されたことを特徴とする請求項６に記載の液晶表示装置。
【請求項９】
さらに、前記シールド電極を覆うカラーフィルタと、前記カラーフィルタを覆うオーバーコート層と、を含むことを特徴とする請求項６乃至８のいずれか１項に記載の液晶表示装置。
【請求項１０】
前記シールド電極と前記共通電極とが電気的に接続されたことを特徴とする請求項１乃至９のいずれか１項に記載の液晶表示装置。
【請求項１１】
さらに、前記第１基板に備えられ前記共通電極に電圧を印加するための給電部と、
前記給電部と前記共通電極とを電気的に接続する導電部材と、を備えたことを特徴とする請求項１乃至１０のいずれか１項に記載の液晶表示装置。
【請求項１２】
さらに、前記第１基板と前記第２基板とを貼り合わせるシール材を備え、
前記絶縁基板と前記シール材との間には、前記絶縁基板の内面に配置されたブラックマトリクスと、前記ブラックマトリクスを覆うオーバーコート層とが配置されたことを特徴とする請求項１乃至１１のいずれか１項に記載の液晶表示装置。
【請求項１３】
前記画素電極と前記共通電極との間に電界が形成されていない状態で、前記液晶層の液晶分子の初期配向方向は、前記画素電極の延出方向に対して０°乃至２０°の範囲内の方向と略平行であることを特徴とする請求項１乃至１２のいずれか１項に記載の液晶表示装置。
【請求項１４】
前記液晶分子は、前記画素電極と前記共通電極との間に電界が形成されていない状態で、前記第１基板と前記第２基板との間においてスプレイ配向またはホモジニアス配向していることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
さらに、前記第１基板の外面に配置された第１偏光板及び第２基板の外面に配置された第２偏光板を備え、前記第１偏光板の第１偏光軸と前記第２偏光板の第２偏光軸とが直交し、前記第１偏光板の第１偏光軸が前記液晶層の液晶分子の初期配向方向と直交する或いは平行であることを特徴とする請求項１乃至１４のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【特許文献２】特開２００９−１８６５１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
直線的に延出した画素電極を備えた第１基板と、絶縁基板と、前記絶縁基板の前記第１基板と対向する内面に配置されたシールド電極と、前記画素電極を挟んだ両側で前記画素電極と略平行に延出した共通電極と、前記シールド電極と前記共通電極との間に配置された誘電体層と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
直線的に延出した画素電極を備えた第１基板と、絶縁基板と、前記絶縁基板の前記第１基板と対向する内面に配置され前記画素電極と対向する開口部を形成するブラックマトリクスと、前記絶縁基板の内面における前記開口部に配置されたシールド電極と、前記画素電極を挟んだ両側で前記画素電極と略平行に延出した共通電極と、前記ブラックマトリクス及び前記シールド電極と前記共通電極との間に配置された誘電体層と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【０００８】
本実施形態によれば、
互いに略平行に延出した第１ソース配線及び第２ソース配線と、前記第１ソース配線と前記第２ソース配線との間において直線的に延出した画素電極と、を備えた第１基板と、絶縁基板と、前記絶縁基板の前記第１基板と対向する内面に配置されたシールド電極と、前記第１ソース配線及び前記第２ソース配線とそれぞれ対向し前記画素電極と略平行に延出した共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。
【図４】図４は、図２に示した液晶表示パネルにおける画素電極と共通電極との間に形成される電界、及び、この電界による液晶分子のダイレクタと透過率との関係を説明するための図である。
【図５】図５は、シールド電極と共通電極とを電気的に接続するための構造を概略的に示す断面図である。
【図６】図６は、シールド電極と共通電極とを電気的に接続するための他の構造を概略的に示す断面図である。
【図７】図７は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。
【図８】図８は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。
【図９】図９は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。
【図１０】図１０は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図１１】図１１は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図１２】図１２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１３】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１４】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１５】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１６】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１７】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１８】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１９】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００２０】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２１】
図示した画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。
【００２２】
図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素の略中央部に配置されている。
【００２３】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１の交点に設けられ、そのドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２４】
画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及びコンタクト部ＰＣを備えている。主画素電極ＰＡは、コンタクト部ＰＣから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。コンタクト部ＰＣは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。このコンタクト部ＰＣは、主画素電極ＰＡよりも幅広に形成されている。
【００２５】
このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。ソース配線Ｓ１と画素電極ＰＥとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と画素電極ＰＥとの第１方向Ｘに沿った間隔と略同等である。
【００２６】
共通電極ＣＥは、主共通電極ＣＡを備えている。この主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００２７】
図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。
【００２８】
画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００２９】
画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。
【００３０】
すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＥ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。
【００３１】
これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００３２】
図３は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００３３】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３４】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓは、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。画素電極ＰＥは、第２層間絶縁膜１２の上に形成されている。この画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。
【００３５】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００３６】
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００３７】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、シールド電極ＳＥ、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００３８】
シールド電極ＳＥは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。図示した例では、シールド電極ＳＥは、第２絶縁基板２０の内面２０Ａの全体に亘って配置され、アクティブエリアＡＣＴのみならず、その周辺にも延在している。また、このシールド電極ＳＥは、比較的薄い膜厚Ｔ１を有している。このようなシールド電極ＳＥは、共通電極ＣＥと同様に、ＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。
【００３９】
対向基板ＣＴにおいて、シールド電極ＳＥと共通電極ＣＥは異なる層に配置されている。画素の第１方向において、共通電極ＣＥ間の間隔は液晶層ＬＱの厚みよりも大きく、また、シールド電極ＳＥはこれら共通電極ＣＥ間に配置されている。したがって、１画素におけるシールド電極ＳＥの占める割合は共通電極ＣＥの占める割合よりも大きい構造になる。
【００４０】
シールド電極ＳＥは、外部から液晶層ＬＱへの不所望な電界の侵入を抑制するものであり、比較的高抵抗であっても、導電性を有していれば、面内で電荷を拡散することが可能となり、電界シールド効果を発揮できる。逆に、シールド電極ＳＥが厚い膜厚Ｔ１を有している場合あるいは比較的低抵抗である場合、本来、液晶層ＬＱに印加すべき電界に対して影響を及ぼすおそれがあり、望ましくない。
【００４１】
また、上述の構造の場合には、１画素におけるシールド電極ＳＥの占める割合が共通電極ＣＥの占める割合よりも小さい構造と比較して、シールド電極ＳＥから生じる電界が液晶層ＬＱに及ぼす影響は大きい。
【００４２】
このことから、シールド電極ＳＥの表面抵抗が共通電極ＣＥの表面抵抗と同等あるいはより低い抵抗である場合には、シールド電極ＳＥからの電界が液晶層ＬＱに作用し液晶分子の配向を乱す虞がある。
【００４３】
したがって、液晶層ＬＱに対するシールド電極ＳＥによる電界の影響を考慮すると、シールド電極ＳＥの表面抵抗（Ω／□）は、共通電極ＣＥの表面抵抗（Ω／□）より大きいことが望ましい。
【００４４】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、シールド電極ＳＥのアレイ基板ＡＲと対向する側に形成されている。開口部ＡＰに重なるシールド電極ＳＥは、ブラックマトリクスＢＭから露出している。
【００４５】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、開口部ＡＰに重なるシールド電極ＳＥを覆うとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００４６】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００４７】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。この共通電極ＣＥ（主共通電極ＣＡ）は、比較的厚い膜厚Ｔ２を有している。このような共通電極ＣＥは、アクティブエリアＡＣＴの各画素ＰＸにおいて略均一な電圧を印加するため、面内での電圧降下（電圧勾配）を低減する必要があり、低抵抗であることが望ましい。
【００４８】
このように、対向基板ＣＴにおいて、アクティブエリアＡＣＴに配置されたシールド電極ＳＥと共通電極ＣＥとではそれらの役割が異なり、シールド電極ＳＥの膜厚Ｔ１は共通電極ＣＥの膜厚Ｔ２よりも薄い、あるいは、シールド電極ＳＥが共通電極ＣＥよりも高抵抗であることが望ましい。
【００４９】
図示した断面においては、共通電極ＣＥの主共通電極ＣＡは、ブラックマトリクスＢＭと対向している。また、主共通電極ＣＡは、ソース配線Ｓと対向している。つまり、ブラックマトリクスＢＭ及び主共通電極ＣＡは、ソース配線Ｓの直上に位置している。主共通電極ＣＡは、対向するブラックマトリクスＢＭの幅と同等以下の幅を有している。シールド電極ＳＥと主共通電極ＣＡとの間には、誘電体層として、主共通電極ＣＡと同様に第２方向Ｙに延出したブラックマトリクスＢＭ、ブラックマトリクスＢＭに乗り上げたカラーフィルタＣＦ、及び、カラーフィルタＣＦを覆うオーバーコート層ＯＣが配置されている。
【００５０】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００５１】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、ともに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。
【００５２】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材ＳＢによって貼り合わせられている。
【００５３】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００５４】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。
【００５５】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。
【００５６】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｙと平行、あるいは、第１方向Ｘと平行である。
【００５７】
図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００５８】
また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００５９】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２及び図３を参照しながら説明する。
【００６０】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００６１】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００６２】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００６３】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００６４】
バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００６５】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００６６】
図２に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。
【００６７】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００６８】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００６９】
図４は、図２に示した液晶表示パネルＬＰＮにおける画素電極ＰＥと共通電極ＣＥとの間に形成される電界、及び、この電界による液晶分子ＬＭのダイレクタと透過率との関係を説明するための図である。
【００７０】
ＯＦＦ状態では、液晶分子ＬＭは、第２方向Ｙに略平行な方向に初期配向している。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタ（あるいは液晶分子ＬＭの長軸方向）が、Ｘ−Ｙ平面内で、第１偏光板ＰＬ１の第１偏光軸ＡＸ１及び第２偏光板ＰＬ２の第２偏光軸ＡＸ２に対して概ね４５°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる（つまり、開口部での透過率が最大となる）。
【００７１】
図示した例では、ＯＮ状態となったとき、主共通電極ＣＡＬと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で４５°−２２５°の方位と略平行となり、主共通電極ＣＡＲと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で１３５°−３１５°の方位と略平行となり、ピーク透過率が得られる。
【００７２】
このとき、一画素あたりの透過率分布に着目すると、画素電極ＰＥ上及び共通電極ＣＥ上においては透過率が略ゼロとなる一方で、画素電極ＰＥと共通電極ＣＥとの間の電極間隙では、略全域に亘って高い透過率が得られる。より具体的には、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬ及びソース配線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともに、ブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくはソース配線Ｓ１とソース配線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域に相当する。
【００７３】
このような本実施形態によれば、対向基板ＣＴは、第２絶縁基板２０の内面２０Ａにシールド電極ＳＥを備えている。このため、たとえ対向基板ＣＴの外面が帯電したとしても、対向基板ＣＴの外面に帯電した電荷によって生じうる不所望な電界をシールドすることが可能である。したがって、対向基板ＣＴの外面が帯電しても、液晶層ＬＱが不所望な電界の影響を受けにくくなり、液晶層ＬＱには、画素電極ＰＥと共通電極ＣＥとの間に形成される所望の電界を印加することが可能となる。
【００７４】
特に、共通電極ＣＥが形成されていない領域、すなわち、開口部ＡＰが形成されている領域において、帯電の影響による不所望な電界によって液晶分子が動作することに起因した液晶分子の配向不良を抑制することが可能となる。これにより、表示品位の劣化を抑制することが可能となる。
【００７５】
図３に示した構成の液晶表示装置を製造し、第２光学素子ＯＤ２の表面を布で擦り、帯電の影響を調べたが、帯電の影響による表示ムラは発生しなかった。
【００７６】
また、近年、液晶表示装置の薄型化が要求されており、基板を研磨するケースが増えている。第２絶縁基板２０の外面２０Ｂにシールド電極ＳＥを設けた場合には、研磨ができない、あるいは、研磨の過程でシールド電極が除去されてしまうといった不都合が生じる。一方、本実施形態では、第２絶縁基板２０の内面２０Ａにシールド電極ＳＥを設ける構成を採用したことにより、基板を研磨する前後の製造過程を通して対向基板ＣＴの不所望な帯電を抑制することが可能となる。
【００７７】
また、シールド電極ＳＥは、液晶表示パネルＬＰＮの内部で電気的な導通を容易にとることが可能である。すなわち、第２絶縁基板２０の外面２０Ｂにシールド電極ＳＥを設けた場合には、このシールド電極ＳＥにアース線を半田付けするなどの作業を必要とするが、第２絶縁基板２０の内面２０Ａにシールド電極ＳＥを設けた場合には、例えば、シールド電極ＳＥと対向するアレイ基板ＡＲに接地電位の接地配線を設け、導電スペーサや銀ペーストなどの導電部材を介して接地配線とシールド電極ＳＥとを電気的に接続することにより、シールド電極ＳＥを接地電位に設定することが可能である。
【００７８】
さらに、シールド電極ＳＥを第２絶縁基板２０の内面２０Ａの全体に亘って配置する構成では、シールド電極ＳＥのパターニングが不要であり、製造工程の簡素化や、製造コストの削減が可能となる。
【００７９】
また、シールド電極ＳＥは、比較的薄い膜厚Ｔ１を有しているため、開口部ＡＰと重なる領域において、外部からの電界の侵入を抑制しつつ、開口部ＡＰを透過する光の吸収を抑制することが可能となる。シールド電極ＳＥは、略透明な導電材料によって形成されているが、膜厚Ｔ１が増加すると、入射した光を吸収する割合が増加する傾向にあり、膜厚Ｔ１を薄く設定することによって、透過率の低減を抑制することが可能となる。
【００８０】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、図４に示したような透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
【００８１】
また、本実施形態によれば、図４に示したように、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８２】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８３】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【００８４】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【００８５】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【００８６】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。
【００８７】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。
【００８８】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。
【００８９】
次に、本実施形態のバリエーションについて説明する。
【００９０】
図５は、シールド電極ＳＥと共通電極ＣＥとを電気的に接続するための構造を概略的に示す断面図である。
【００９１】
すなわち、シールド電極ＳＥは、フローティング状態であっても良いが、ここに示した例では、主共通電極ＣＡを含む共通電極ＣＥと電気的に接続されている。共通電極ＣＥは、ブラックマトリクスＢＭ及びオーバーコート層ＯＣに形成されたコンタクトホールを介して、シールド電極ＳＥと電気的に接続されている。このようにシールド電極ＳＥと共通電極ＣＥとを電気的に接続させることによって、シールド電極ＳＥは、常に共通電極ＣＥと同電位（コモン電位）に設定される。
【００９２】
このような構成においては、シールド電極ＳＥがフローティング状態である場合と比較して、シールド電極ＳＥが常に共通電極ＣＥと同電位に設定されるため、帯電に対してより高い耐性を得ることが可能となる。なお、シールド電極ＳＥと共通電極ＣＥとを電気的に接続する位置については、アクティブエリア内であっても良いし、アクティブエリア外であっても良いし、シール材ＳＢによって囲まれた内側であっても良いし、シール材ＳＢの外側であっても良い。
【００９３】
図６は、シールド電極ＳＥと共通電極ＣＥとを電気的に接続するための他の構造を概略的に示す断面図である。
【００９４】
すなわち、アレイ基板ＡＲは、共通電極ＣＥに印加すべき電圧が供給される給電線ＦＷを備えている。アレイ基板ＡＲの給電部ＶＳは、アクティブエリア外において、第２層間絶縁膜１２の上に形成され、給電線ＦＷと電気的に接続されている。導電部材ＣＭは、給電部ＶＳと共通電極ＣＥとの間に配置されており、両者を電気的に接続している。
【００９５】
また、図示した例では、図５に示した例と同様に、共通電極ＣＥとシールド電極ＳＥとが電気的に接続されている。また、共通電極ＣＥとシールド電極ＳＥとを電気的に接続する位置は、導電部材ＣＭを介して共通電極ＣＥと給電部ＶＳとを電気的に接続する位置と一致している。なお、共通電極ＣＥと給電部ＶＳとを電気的に接続する位置については、シール材ＳＢによって囲まれた内側であっても良いし、シール材ＳＢの外側であっても良い。
【００９６】
このような構成においても、図５に示した例と同様に、シールド電極ＳＥが常に共通電極ＣＥと同電位に設定されるため、帯電に対してより高い耐性を得ることが可能となる。
【００９７】
図７は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示しており、また、図３に示した例と同一構成については同一の参照符号を付して詳細な説明を省略する。
【００９８】
図７に示した構成は、図３に示した構成と比較して、ブラックマトリクスＢＭが第２絶縁基板２０の内面２０Ａに配置され開口部ＡＰを形成する点、及び、シールド電極ＳＥが第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置された点で相違している。
【００９９】
このようなシールド電極ＳＥは、例えば、第２絶縁基板２０の内面２０Ａの全体に亘って透明な導電材料を形成した後に、フォトリソグラフィプロセスを経たパターニングを施すことによって形成可能である。なお、シールド電極ＳＥを形成するプロセスと、ブラックマトリクスＢＭを形成するプロセスのどちらを先行して行っても図７に示したような断面構造を得ることは可能である。
【０１００】
ブラックマトリクスＢＭ及びシールド電極ＳＥと、主共通電極ＣＡとの間には、誘電体層として、シールド電極ＳＥを覆うとともにブラックマトリクスＢＭに乗り上げたカラーフィルタＣＦ、及び、カラーフィルタＣＦを覆うオーバーコート層ＯＣが配置されている。
【０１０１】
このような構成によれば、ブラックマトリクスＢＭとシールド電極ＳＥとはほとんど重ならない。このため、図３に示した例では、ブラックマトリクスＢＭとシールド電極ＳＥとの間にブラックマトリクスＢＭの膜厚分の段差が形成されていたが、この図７に示した例では、ブラックマトリクスＢＭとシールド電極ＳＥとの間の段差を低減することが可能となる。したがって、実質的に表示に寄与する開口部ＡＰにおいて、液晶層ＬＱの厚さを均一化することが可能となり、液晶層ＬＱのリタデーションΔｎ・ｄ（Δｎは屈折率異方性であり、ｄは液晶層ＬＱの厚さである）のバラツキを低減することが可能となる。これにより、開口部ＡＰを透過する光に対するリタデーションΔｎ・ｄのバラツキに起因した表示の不具合を改善することが可能となる。
【０１０２】
また、図７に示した構成は、図３に示した構成と比較して、対向基板ＣＴの第２絶縁基板２０とシール材ＳＢとの間には、第２絶縁基板２０の内面２０Ａに配置されたブラックマトリクスＢＭと、ブラックマトリクスＢＭを覆うオーバーコート層ＯＣとが配置された点で相違している。
【０１０３】
すなわち、液晶表示パネルＬＰＮに対して応力が加わった際、シール材ＳＢによってアレイ基板ＡＲと対向基板ＣＴとを貼り合わせている部分には、比較的大きな負荷がかかる。このため、積層された部材が剥離するおそれがある。図３に示した構成では、第２絶縁基板２０とシール材ＳＢとの間には、シールド電極ＳＥ、ブラックマトリクス、及び、オーバーコート層ＯＣが介在していたのに対して、図７に示した構成では、ブラックマトリクス及びオーバーコート層ＯＣが介在しており、部材間の界面を低減することが可能となる。したがって、シール材ＳＢによって貼り合わせている部分に大きな負荷がかかっても、積層部材の剥離を抑制することが可能となる。
【０１０４】
シールド電極ＳＥは導電性を有しているため、シールド電極ＳＥが画素電極ＰＥと共通電極ＣＥとの間に形成される電界に影響を与えないようにするためには、シールド電極ＳＥは、共通電極ＣＥあるいは液晶層ＬＱから離れた位置に配置されることが望ましい。図３及び図７に示したように、共通電極ＣＥがオーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成される一方で、シールド電極ＳＥが第２絶縁基板２０の内面２０Ａに形成され、共通電極ＣＥとシールド電極ＳＥとの間に誘電体層として少なくともカラーフィルタＣＦ及びオーバーコート層ＯＣが介在する構成は、シールド電極ＳＥを共通電極ＣＥあるいは液晶層ＬＱから離すといった観点からも有効である。
【０１０５】
なお、シールド電極ＳＥを配置する位置については、上記の例に限定されるものではない。
【０１０６】
図８は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。
【０１０７】
図８に示した構成では、図３に示した構成と比較して、ブラックマトリクスＢＭが第２絶縁基板２０の内面２０Ａに配置され開口部ＡＰを形成する点、及び、シールド電極ＳＥが第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともにブラックマトリクスＢＭを覆っている点で相違している。その他については、図３に示した例と同様である。このような構成においても、図３に示した例と同様の効果が得られる。
【０１０８】
図９は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。
【０１０９】
図９に示した構成では、図３に示した構成と比較して、ブラックマトリクスＢＭが第２絶縁基板２０の内面２０Ａに配置され開口部ＡＰを形成する点、カラーフィルタＣＦが第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともにブラックマトリクスＢＭに乗り上げている点、及び、シールド電極ＳＥがカラーフィルタＣＦを覆っている点で相違している。その他については、図３に示した例と同様である。このような構成においても、図３に示した例と同様の効果が得られる。
【０１１０】
本実施形態において、画素ＰＸの構造は、図２に示した例に限定されるものではない。
【０１１１】
図１０は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１２】
この構造例は、図２に示した構造例と比較して、補助容量線Ｃ１が画素ＰＸの上側端部に配置され、補助容量線Ｃ２が画素ＰＸの下側端部に配置され、ゲート配線Ｇ１が画素ＰＸの略中央部に配置されている点で相違している。
【０１１３】
すなわち、補助容量線Ｃ１及び補助容量線Ｃ２は、第１方向Ｘに沿って延出している。ゲート配線Ｇは、隣接する補助容量線Ｃ１と補助容量線Ｃ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延出している。なお、画素ＰＸにおいて、ソース配線Ｓ１が左側端部に配置されている点、ソース配線Ｓ２が右側端部に配置されている点、スイッチング素子ＳＷがゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続され且つソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に形成されている点については、図２に示した構造例と同様である。
【０１１４】
画素電極ＰＥは、画素ＰＸの上側端部において補助容量線Ｃ１と重なるコンタクト部ＰＣと、コンタクト部ＰＣから画素ＰＸの下側端部付近に亘って第２方向Ｙに沿って延出した主画素電極ＰＡとを備えている。このような画素電極ＰＥは、コンタクト部ＰＣにおいて、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。
【０１１５】
共通電極ＣＥは、図２に示した構造例と同様に、Ｘ−Ｙ平面において、画素電極ＰＥを挟んで両側に配置されている。
【０１１６】
このような構造例においても、図２に示した構造例と同様の効果が得られる。
【０１１７】
図１１は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１８】
この構造例は、図２に示した構造例と比較して、共通電極ＣＥが一画素ＰＸを取り囲むように格子状に形成された点で相違している。
【０１１９】
すなわち、共通電極ＣＥは、上記した主共通電極ＣＡの他に、第１方向Ｘに沿って延出した副共通電極ＣＢを含んでいる。これらの主共通電極ＣＡ及び副共通電極ＣＢは、一体的あるいは連続的に形成されている。
【０１２０】
副共通電極ＣＢは、ゲート配線Ｇの各々と対向している。図示した例では、副共通電極ＣＢは第１方向Ｘに沿って２本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をＣＢＵと称し、図中の下側の副共通電極をＣＢＢと称する。副共通電極ＣＢＵは、画素ＰＸの上側端部に配置され、ゲート配線Ｇ１と対向している。つまり、副共通電極ＣＢＵは、当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極ＣＢＢは、画素ＰＸの下側端部に配置され、ゲート配線Ｇ２と対向している。つまり、副共通電極ＣＢＢは、当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【０１２１】
このような構造例においても、図２に示した構造例と同様の効果が得られる。
【０１２２】
図１２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１２３】
この構造例は、図１０に示した構造例と比較して、共通電極ＣＥが一画素ＰＸを取り囲むように格子状に形成された点で相違している。
【０１２４】
すなわち、共通電極ＣＥは、上記した主共通電極ＣＡの他に、第１方向Ｘに沿って延出した副共通電極ＣＢを含んでいる。これらの主共通電極ＣＡ及び副共通電極ＣＢは、一体的あるいは連続的に形成されている。副共通電極ＣＢは、補助容量線Ｃの各々と対向している。画素ＰＸの上側端部に配置された副共通電極ＣＢＵは、補助容量線Ｃ１と対向している。また、画素ＰＸの下側端部に配置された副共通電極ＣＢＢは、補助容量線Ｃ２と対向している。
【０１２５】
このような構造例においても、図２に示した構造例と同様の効果が得られる。
【０１２６】
なお、本実施形態においては、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられ主共通電極ＣＡと対向する（あるいはソース配線Ｓと対向する）第２主共通電極を備えていても良い。この第２主共通電極は、主共通電極ＣＡと略平行に延出し、しかも、主共通電極ＣＡと同電位である。このような第２主共通電極を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。また、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極を備えていても良い。この第２副共通電極は、主共通電極ＣＡと交差する方向に延出し、しかも、主共通電極ＣＡと同電位である。このような第２副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。このような第２主共通電極や第２副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。
【０１２７】
また、本実施形態においては、画素電極ＰＥは、主画素電極ＰＡと交差する方向に延出した副画素電極を備えていても良い。この副画素電極は、コンタクトホールを介してスイッチング素子ＳＷと電気的に接続されるコンタクト部ＰＣの機能を有していても良い。副画素電極を画素ＰＸの略中央に設けた場合、画素電極ＰＥは、十字状となる。このような副画素電極を設けたことにより、一画素ＰＸにおいてより多くのドメインを形成することが可能となり、視野角を拡大することが可能となる。
【０１２８】
また、本実施形態においては、画素電極ＰＥは、第１方向Ｘに間隔をおいて略平行に並んだ複数の主画素電極ＰＡを備えていても良い。この場合、隣接する主画素電極ＰＡの間には主共通電極ＣＥが配置され、主画素電極ＰＡと主共通電極ＣＡとを第１方向Ｘに沿って交互に配置する関係を維持する。
【０１２９】
以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。
【０１３０】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３１】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極  ＰＡ…主画素電極  ＰＣ…コンタクト部
ＣＥ…共通電極  ＣＡ…主共通電極  ＣＢ…副共通電極
ＳＥ…シールド電極
【図１】
0005636342.tif 000002
【図２】
0005636342.tif 000003
【図３】
0005636342.tif 000004
【図４】
0005636342.tif 000005
【図５】
0005636342.tif 000006
【図６】
0005636342.tif 000007
【図７】
0005636342.tif 000008
【図８】
0005636342.tif 000009
【図９】
0005636342.tif 000010
【図１０】
0005636342.tif 000011
【図１１】
0005636342.tif 000012
【図１２】
0005636342.tif 000013