(57)【特許請求の範囲】
【請求項１】
基本電子素子が３次元構造のＭＯＳ−ＦＥＴであって、それぞれ電極とシリサイド領域を有し、複数の異なる結晶面で構成されているソース領域・ドレイン領域を有する構造を備え、該ソース領域・ドレイン領域のシリサイド領域の層厚が異なる結晶面で異なることを特徴とする半導体装置。
【請求項２】
基本電子素子が３次元構造のＭＯＳ−ＦＥＴであって、異なる複数の結晶面を有するチャネル領域と、該チャネル領域の複数の結晶面に対面して設けられているゲート電極と、該ゲート電極と前記チャネル領域の間に設けてあるゲート絶縁膜と、前記チャネル領域の電流を流す方向に対面し該チャネル領域を挟むように設けられた第一、第二の半導体不純物の高濃度領域と、を備え、各高濃度領域は、異なる複数の結晶面を有すると共に各結晶面上に直接設けられたシリサイド領域を有し、該シリサイド領域の層厚が異なる結晶面で異なることを特徴とする半導体装置。
【請求項３】
基本電子素子が３次元構造のＭＯＳ−ＦＥＴであって、それぞれ電極とシリサイド領域を有し、複数の異なる結晶面で構成されているソース領域・ドレイン領域を有する構造を備える半導体装置の製造方法であって、
前記ソース領域・ドレイン領域を形成する工程と、
前記ソース領域・ドレイン領域の異なる結晶面にシリサイド形成用の金属層を異なる厚さとなるように設ける工程と、
熱処理により前記ソース領域・ドレイン領域と前記金属層との界面にシリサイド領域を形成する工程と、
を有することを特徴とする、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３次元構造のＭＯＳＦＥＴ及びその製造方法に関するものである。
【背景技術】
【０００２】
ＩＣ（集積回路）やＬＳＩ（大規模集積回路）のような半導体装置の開発の歴史の殆どは、微細化と高集積化によって進展してきた。【０００３】
半導体装置の構成要素の一つである、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のような基本電子素子の寸法（特にゲート長）は縮小の一途を辿り、所謂、スケーリング則に沿う形で基本電子素子の微細化が進められてきた。しかも、スケーリングによる高性能化の維持も図られてきている。【０００４】
しかし、基本電子素子の微細化の世代が進むごとに種々の課題が生じ、その都度、解決策が施されてきてはいるが、基本電子素子の本来の特性を確保しながら微細化を図って集積度を高めるのに基本電子素子の２次元構造（プレナー構造）・２次元配列では、その限界が見え始めてきている。【０００５】
最近は、多層配線技術による多層化による３次元配列構造の採用で集積度を更に高め、或いは、ＦｉｎＦＥＴに代表されるような立体構造の基本電子素子の採用で、微細化による素子の耐特性低下を図ってより一層の微細化・高集積化が図られている。【０００６】
他方、トランジスタのような基本電子素子、例えばＭＯＳトランジスタの場合でいえば、ソース・ドレイン領域と対応の各電極との間の電気的接触がオーミックコンタクトであることが理想とされる。そのために、一般的にはシリサイド化の技術が採用されている。【０００７】
より微細化を進めながら微細化による素子特性の低下を避けて高機能を達成することが出来る、例えば、ＦｉｎＦＥＴのような３次元構造の基本電子素子の場合、ソース・ドレイン領域の構造は多結晶面構成であり、複数の異なる結晶面で構成されている。この異なる結晶面のそれぞれに電極が付設されるが、この電極とソース・ドレイン領域との間にシリサイド領域が設けられる。【０００８】
異なる結晶面のそれぞれにおいて設けられるシリサイド領域は、電極・シリサイド領域・ソース領域及び電極・シリサイド領域・ドレイン領域を流れる電流のパスの電気抵抗をできるだけ小さくし、形成されるトランジスタの特性を高める役目を担う。【０００９】
基本電子素子のサイズがこれまでのようにある程度の大きさを有している場合は、前記の電流のパスの電気抵抗はそれ程問題視される必要はなかったが、微細化による集積度の向上が高まり基本電子素子のサイズが小さくなるにつれ前記の電流のパスの電気抵抗の問題が顕在化してきた。【００１０】
電流パスの電気抵抗は、電極とシリサイド領域の間、シリサイド領域とソース領域・ドレイン領域との間の接触抵抗と、シリサイド領域及びソース領域・ドレイン領域の内部抵抗とに大別される。【００１１】
半導体基板にシリコンウェハー若しくはＳＯＩ基板を利用する場合、ソース・ドレイン領域は、例えばボロン（Ｂ）若しくはリン（Ｐ）などの不純物をＳｉ層に高濃度にドープして形成された高濃度領域であり、シリサイド領域は、この高濃度領域と適当な金属とをシリサイド化反応させて形成した領域である。ソース領域・ドレイン領域の内部抵抗の低減は、ドープする不純物の材料選択を適切にしてそのドープ量を最適化することでなされる。接触抵抗の低減は、金属の適切な選択と適切なシリサイド化処理によって実現される。【００１２】
この素子設計プロトコールは、ＦｉｎＦＥＴのような複数の異なる結晶面で構成されているソース領域・ドレイン領域を有する基本電子素子群で構成されている半導体装置の場合にも適用されてきている。【００１３】
しかも、これまでは、ＦｉｎＦＥＴのような複数の異なる結晶面で構成されているソース領域・ドレイン領域を有する基本電子素子の場合であっても、ソース領域・ドレイン領域が一つの結晶面に形成されている２次元構造の基本電子素子の場合と同様に、結晶面によらず一様にシリサイド領域を形成していた。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、本発明者等が鋭意研究した結果、基本電子素子のサイズがある程度以下になるとシリサイド領域には結晶面依存性が顕在化し、基本電子素子の微細化が高まるに連れその結晶面依存性も高まり、微細化をより高めるには上記のような従来法若しくはその延長にある方法では、基本電子素子の性能向上、如いては多数の基本電子素子を集積して構成する高集積化半導体装置の高性能化を図ることが難しいという知見を得た。【００１５】
本発明の解決しようとする課題の一つは、サイズがより小さくなってもそのサイズ設計に基づく本質的素子性能を有する基本電子素子及びその基本電子素子を集積して構成した集積化半導体装置を提供することである。【００１６】
本発明の他の課題は、サイズがより小さくなってもそのサイズ設計に基づく本質的素子性能を有する基本電子素子及びその基本電子素子を集積して構成する集積化半導体装置の製造法を提供することである。【００１７】
本発明の更にもう一つの課題は、複数の異なる結晶面で構成されているソース領域・ドレイン領域を有する構造の基本電子素子及びその基本電子素子を集積して構成した集積化半導体装置を提供することである。【００１８】
これらの課題は、結晶面毎に最適なシリサイド領域を形成することによって達成される。
【課題を解決するための手段】
【００１９】
本発明の半導体装置の一つの側面は、基本電子素子が３次元構造のＭＯＳ−ＦＥＴであって、それぞれ電極とシリサイド領域を有し、複数の異なる結晶面で構成されているソース領域・ドレイン領域を有する構造を備え、該ソース領域・ドレイン領域のシリサイド領域の層厚が異なる結晶面で異なることを特徴とする（本発明の「第一の半導体装置」）。【００２０】
本発明の半導体装置のもう一つの側面は、基本電子素子が３次元構造のＭＯＳ−ＦＥＴであって、異なる複数の結晶面を有するチャネル領域と、該チャネル領域の複数の結晶面に対面して設けられているゲート電極と、該ゲート電極と前記チャネル領域の間に設けてあるゲート絶縁膜と、前記チャネル領域の電流を流す方向に対面し該チャネル領域を挟むように設けられた第一、第二の半導体不純物の高濃度領域と、を備え、各高濃度領域は、異なる複数の結晶面を有すると共に各結晶面上に直接設けられたシリサイド領域を有し、該シリサイド領域の層厚が異なる結晶面で異なることを特徴とする（本発明の「第二の半導体装置」）。【００２１】
以後、本発明においては、特別に断ることなければ、「半導体装置」の語は、上記の基本電子素子及びその基本電子素子を集積して構成した集積化半導体装置の両者若しくは何れか一つを意味するものとする。
【発明の効果】
【００２２】
本発明によれば、サイズがより小さくなってもそのサイズ設計に基づく本質的素子性能を有する基本電子素子及びその基本電子素子を集積して構成した集積化半導体装置を得ることができる。【００２３】
本発明のその他の特徴及び利点は、添付図面を参照とした以下の説明により明らかになるであろう。なお、添付図面においては、同じ若しくは同様の構成には、同じ参照番号を付す。
【図面の簡単な説明】
【００２４】
添付図面は明細書に含まれ、その一部を構成し、本発明の実施の形態を示し、その記述と共に本発明の原理を説明するために用いられる。【００２５】
【図１】図１は、本発明の３次元構造のＭＯＳＦＥＴの典型例の一つを示す模式的斜視図である。
【図２】図２は、図１に示す線ＡＡでの模式的切断面図である。
【図３】図３は、図２に示す線ＢＢでの模式的切断面図である。
【図４】図４は、本発明の３次元構造のＭＯＳ−ＦＥＴの一つの例の具体的製法の工程例の前工程を示す第一の模式的工程概略説明図である。
【図５】図５は、本発明の３次元構造のＭＯＳ−ＦＥＴの一つの例の具体的製法の工程例の中工程を示す第二の模式的工程概略説明図である。
【図６】図６は、本発明の３次元構造のＭＯＳ−ＦＥＴの一つの例の具体的製法の工程例の後工程を示す第三の模式的工程概略説明図である。
【図７】図７は、本発明に係るシリサイド領域の形成の典型例の一つを模式的に説明するための工程図である。・
【図８】図８は、本発明に係るシリサイド領域の形成のもう一つの典型例を模式的に説明するための工程図である。
【図９】図９は、本発明の３次元構造のＭＯＳＦＥＴのもう一つの典型例を説明するための模式的切断面である。
【発明を実施するための形態】
【００２６】
以下、本発明を具体的に説明するが、本発明はそれらの例に限定されるものでない。
【００２７】
図１，２，３に本発明の３次元構造のＭＯＳＦＥＴ１００の典型例の一つが示される。図１は、その模式的斜視図、図２は、図１に示す線ＡＡでの模式的切断面図、図３は、図２に示す線ＢＢでの模式的切断面図である。
【００２８】
ＭＯＳＦＥＴ１００は、チャネル領域（図示されてない）が形成されるＳＯＩ層領域２０１、該ＳＯＩ層領域２０１の外側サイドには、ソース領域（ｎ＋領域）２０２、ドレイン領域（ｎ＋領域）２０３がそれぞれ設けられている。
【００２９】
前記ＳＯＩ層領域２０１の上面にはゲート絶縁膜領域２０７、ゲート電極層領域２０８がそれぞれ設けられている。
【００３０】
前記ソース領域２０２、前記ドレイン領域２０３の外側のそれぞれには、シリサイド領域２０４ａ，２０４ｂがそれぞれ設けてある。
【００３１】
前記シリサイド領域２０４ａには、ソース電極２０５が、前記シリサイド領域２０４ｂには、ドレイン電極２０６が、それぞれ電気的に直接接触する状態に設けてある。
【００３２】
前記ゲート絶縁膜領域２０７、前記ゲート電極層領域２０８のそれぞれは、前記ＳＯＩ層領域２０１の上面だけでなく前記ＳＯＩ層領域２０１に形成されるチャネル領域内を流れる電流の流れ方向に沿う前記ＳＯＩ層領域２０１の側面にも延在して設けてある。即ち、前記ゲート絶縁膜領域２０７、前記ゲート電極層領域２０８のそれぞれは、前記ＳＯＩ層領域２０１内を流れる電流の流れ方向に沿う前記ＳＯＩ層領域２０１の外面の中の３面に前記ＳＯＩ層領域２０１を囲うように設けられている。
【００３３】
前記シリサイド領域２０４ａ，２０４ｂは、それぞれ、前記ＳＯＩ層領域２０１の側面であって、前記ＳＯＩ層領域２０１内を流れる電流の流れ方向に対して垂直乃至は略垂直な２つの側面の中の対応する側面の全域若しくは実質上の全域に、電気的に直接接触する状態で設けられてある。
【００３４】
このように前記シリサイド領域２０４ａ，２０４ｂを設けることにより、前記ＳＯＩ層領域２０１に形成されるチャネル領域を前記ＳＯＩ層領域２０１の略あるいは実質上の全域に形成することが出来る。
【実施例１】
【００３５】
図４は、本発明の３次元構造のＭＯＳ−ＦＥＴの一つの例の具体的製法の工程例の前工程を示す第一の模式的工程概略説明図、図５は、その中工程を示す第二の模式的工程概略説明図、図６は、その後工程を示す第三の模式的工程概略説明図、である。図４，５，６は、シリサイド領域２０４を形成する前までの工程を説明するものである。尚、各所定の結晶面にシリサイド領域２０４を形成する好適な例は、図７，８に示される。【００３６】
先ず、本発明の３次元構造のＭＯＳ−ＦＥＴを形成するための基体４００を用意し、その上にＳＯＩ層４０１を形成する（図４の「工程（４ａ）」）。基体４００は、シリコン基板１０１とその上に設けたＢＯＸ層１０２とで構成されている。【００３７】
次いで、ドライエッチングなどでＳＯＩ層４０１の除去部分をエッチングしＳＯＩ層領域ａ４０２を形成する（図４の「工程（４ｂ）」）。【００３８】
その後、スパッタ法での成膜と通常のパターニングにより前記ＳＯＩ層領域ａ４０２上にＳｉＯ２などの絶縁材料でゲート絶縁膜（不図示）とゲート電極層層４０４を形成する。ゲート電極層４０４は、例えば、Ｐｏｌｙ−Ｓｉなどで構成される（図５の「工程（５ｃ）」）。【００３９】
その後、レジスト塗布、パターン露光、エッチング、洗浄などを施すことでパターニングして、ゲート絶縁膜領域ａ４０３、ゲート電極層領域２０８を形成する（図５の「工程（５ｄ）」）。【００４０】
ＳＯＩ層領域ａ４０２のソース・ドレインの形成領域に、ボロン（Ｂ）などの不純物を高濃度にイオン注入することで、高濃度のｎ＋領域であるソース領域層４０５、ドレイン領域層４０６を形成する（図６の「工程（６ｅ）」）。【００４１】
次に、ＳｉＯ２などの絶縁材料をスパッタ法などで堆積させた後、ドライエッチング法で異方性エッチングし、サイドウォール２０９ａ，２０９ｂをそれぞれ図示のように形成する（図６の「工程（６ｆ）」）。【００４２】
以上説明した工程（図４乃至５）の要点を以下にまとめて記す。【００４３】
工程（４ａ）ＳＯＩウェハの準備
・ＳＯＩ層の膜厚を所定通りに調整する。【００４４】
工程（４ｂ）ＳＯＩ層素子分離
・ドライエッチングで素子分離部のパターン形成【００４５】
工程（５ｃ）ゲート絶縁膜の形成、ゲート電極の成膜
・ＳｉＯ２などの絶縁材料でゲート絶縁膜を形成する。
・ゲート電極用Ｐｏｌｙ−Ｓｉのデポジッション【００４６】
工程（５ｄ）ゲート電極のエッチング、ゲート絶縁膜のエッチング
・ゲート電極用Ｐｏｌｙ−Ｓｉ（ゲート電極層４０４）をドライエッチング処理して、ゲート電極層領域２０８を形成する。
・ゲート絶縁膜をエッチング（ドライエッチング又はウェットエッチング）処理して、ゲート絶縁膜領域ａ４０３を形成する。【００４７】
工程（６ｅ）ソース・ドレイン領域層にイオン注入する
・ソース・ドレイン領域層へボロン（Ｂ）又は燐（Ｐ）等の半導体不純物をイオン注入して不純物の高濃度領域層（ソース領域層４０５，ドレイン領域層４０６）を形成する。【００４８】
工程（６ｆ）サイドウォール２０９の形成
・サイドウォール形成用薄膜のデポジッション
・サイドウォール形成用薄膜をドライエッチング（異方性エッチング）処理【００４９】
［シリサイド領域の形成例１］
次に、シリサイド領域を設ける例を図７に従って説明する。図７の工程（７ｃ）乃至（７ｅ）において、シリサイド形成用の金属（メタル）層ｂ７０５を二度に分けて蒸着法により図示のごとく設ける。この際、各結晶面に最適なシリサイド領域の層厚になるように蒸着条件を選択して蒸着する。【００５０】
図の例の場合、（５５１）面７０１上のメタル層ｂ７０５の層厚に比べ（１００）面７０２上のメタル層ｂ７０５の層厚の方が厚くなっている。従って、後で適用されるシリサイド化処理により形成されるシリサイド領域の層厚も（１００）面７０２上の方が厚い。【００５１】
本発明に於いては、（５５１）面７０１に形成するシリサイド領域ａ７０８の層厚は、シリサイド化に使用される金属にもよるが、例えば、ユーロビウム（Ｅｒ）の場合だと、好ましくは、４ｎｍ以下であるのが望ましい。【００５２】
次いで、熱処理して、メタル層ｂ７０５とソース領域層４０５およびドレイン領域層４０６との各界面領域にシリサイド領域ａ７０８、シリサイド領域７０９ａ，７０９ｂをそれぞれ形成する（図７の「工程（７ｆ）、（７ｇ）」）。同時に、ソース領域２０２、ドレイン領域２０３がそれぞれ形成される（図２参照）。【００５３】
次いで、上記のシリサイド化処理で、シリサイドされてない不要メタル層７０７ａ，７０７ｂ（未反応メタル層）を除去する（図７の「工程（７ｇ）」）。【００５４】
その後、電気的コンタクト形成用の金属を蒸着してコンタクト形成用の金属層を形成し、次いで、パターニングにより該金属層の不要な部分を除去して、ソース電極２０５、ドレイン電極２０６を形成する（図２参照）。【００５５】
以上説明した工程の中、シリサイド領域を形成する要点の形成条件の一例を以下にまとめて記す。【００５６】
（ａ）３次元構造のソース・ドレイン領域を形成する（図７の工程７ａ）。【００５７】
（ｂ）スピンコータでレジストを塗布する（図７の工程７ｂ）。【００５８】
（ｃ）メタル成膜を行ってメタル層ａ７０４を形成する（図７の工程７ｃ）。
・スパッタ法で、Ｅｒ（ユーロビウム）を成膜する。
・スパッタリング条件：Ａｒガス流量・・・２０ sccm,
圧力・・・１３３ Pa(１ Torr),
膜厚・・・８ nm【００５９】
（ｄ）レジストおよびレジスト上のメタルの除去（図７の工程７ｄ）。
例えば、有機溶剤でレジストを剥離しながら、メタル膜をリフトオフする。【００６０】
（ｅ）メタル成膜を行って、メタル層ｂ７０５を形成する（図７の工程７ｅ）。
・スパッタ法で、Ｅｒ（ユーロビウム）を成膜する。
・スパッタリング条件：Ａｒガス流量・・・２０ sccm,
圧力・・・１３３ Pa(１ Torr),
膜厚・・・２ nm【００６１】
（ｆ）シリサイド化処理する（図７の工程７ｆ）。
６００℃で２min間、ランプアニールする。【００６２】
（ｇ）未反応メタルを除去する（図７の工程７ｇ）。
ＳＰＭ(H2SO4:H2O2=4:1)を３０sec間適用する。【００６３】
［シリサイド領域の形成例２］
次に、シリサイド領域を設けるもう一つの例を図８に従って説明する。煩雑さを避けるために、以下にまとめ書きして置くことにする。【００６４】
（ａ）３次元構造ソース・ドレイン領域を形成する（図８の工程８ａ）。【００６５】
（ｂ）以下の条件で、基体を傾け、かつ異方的な成膜を行うことでメタル成膜を行って図７の場合と同様にメタル層を形成する（図８の工程８ｂ）。
・スパッタ法でＥｒ膜を形成する。
・スパッタリング条件：Ａｒガスの流量・・・２０ sccm,
圧力・・・０．６７ Pa(５ mTorr),
・（１００）面上に５ nm、（５５１）面上に１ nm、Ｅｒ膜を形成する。【００６６】
（ｃ）以下の条件で、基体を傾け、かつ異方的な成膜を行うことでメタル成膜を行って図７の場合と同様にメタル層を形成する（図８の工程８ｃ）。
・スパッタリング条件：Ａｒガスの流量・・・２０ sccm,
圧力・・・０．６７ Pa(５ mTorr),
・（１００）面上に５ nm、（５５１）面上に１ nm、Ｅｒ膜を形成する。【００６７】
この２回の成膜で、（１００）面上に１０ nm、（５５１）面上に２ nm、Ｅｒ膜が形成される。【００６８】
（ｄ）シリサイド化処理
６００℃で２min間、ランプアニールする。【００６９】
（ｅ）未反応メタル除去
ＳＰＭ(H2SO4:H2O2=4:1)を３０sec間適用する。【００７０】
以下に、ソース電極２０５、ドレイン電極２０６を形成する場合の一例を記す。【００７１】
（１）コンタクト形成用の金属（タングステン：Ｗ）層を形成する。
・スパッタ法に依り、タングステン（Ｗ）膜を形成する。
・スパッタリング条件：Ａｒガスの流量・・・・２０ sccm,
圧力・・・・１．３３ Pa(１０ mTorr),
膜厚・・・・１００ nm【００７２】
（２）コンタクト形成用の金属（タングステン：Ｗ）層の不要部分をドライエッチングで除去する。
・Ｗのドライエッチング条件：Ａｒガスの流量・・・・１００ sccm,
ＳＦ６ガスの流量・・・・２０ sccm,
圧力・・・・１．３３ Pa(１０ mTorr),
ＲＦパワー・・・・３０Ｗ【００７３】
図９には、シリサイド領域を、立体構造のソ−ス・ドレイン領域の４つの面に設けた例が示される。図９の例は、図２の例の変形例である。即ち、図２の例の場合は、３つの面にシリサイド領域が設けてあるが、図９の例の場合は、加えて、シリサイド領域９０１ａ、９０１ｂが夫々設けてある。このような構造とすることで、電流路の確保がより確実になる。【００７４】
本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために、以下の請求項を添付する。
【符号の説明】
【００７５】
１００    ＦＥＴ
１０１    シリコン基板
１０２    ＢＯＸ層
２０１    ＳＯＩ層領域
２０２    ソース領域
２０３    ドレイン領域
２０４    シリサイド領域
２０５    ソース電極
２０６    ドレイン電極
２０７    ゲート絶縁膜領域
２０８    ゲート電極層領域
２０９    サイドウォール
４００    基体
４０１    ＳＯＩ層
４０２    ＳＯＩ層領域ａ
４０３    ゲート絶縁膜領域ａ
４０４    ゲート電極層
４０５    ソース領域層
４０６    ドレイン領域層
４０７    上面ウォール
７０１    （５５１）面
７０２    （１００）面
７０３    レジスト膜
７０４    メタル層ａ（シリサイド形成用の金属層）
７０５    メタル層ｂ（シリサイド形成用の金属層）
７０６    シリサイド化領域
７０７    不要（未反応）メタル層
７０８    シリサイド領域ａ
７０９    シリサイド領域
８０１    （５５１）面
８０２    （１００）面
８０３    シリサイド化領域
８０４    シリサイド領域ａ
８０５    シリサイド領域
８０６    不要（未反応）メタル層
９０１    シリサイド領域
【図１】
0005553256.tif 000002
【図２】
0005553256.tif 000003
【図３】
0005553256.tif 000004
【図４】
0005553256.tif 000005
【図５】
0005553256.tif 000006
【図６】
0005553256.tif 000007
【図７】
0005553256.tif 000008
【図８】
0005553256.tif 000009
【図９】
0005553256.tif 000010