(57)【特許請求の範囲】
【請求項１】
フレームを分割した複数のセグメントデータを前記フレームの宛先へそれぞれスイッチングする複数のスイッチへ、前記複数のセグメントデータをそれぞれ分配するセグメントデータ処理回路であって、
前記セグメントデータがそれぞれ属するグループ毎に前記複数のスイッチ間の優先度を記憶する優先度記憶部と、
受信した前記セグメントデータが属するグループを識別するグループ識別部と、
前記セグメントデータのグループについて記憶される優先度が所定条件以上のスイッチを、前記セグメントデータの分配先として選択するスイッチ選択部と、
選択された前記スイッチの前記セグメントデータのグループについて記憶された優先度を下げる優先度制御部と、
を備えるセグメントデータ処理回路。
【請求項２】
前記優先度制御部は、選択された前記スイッチの前記セグメントデータのグループについて記憶された優先度を最低の優先度にする請求項１に記載のセグメントデータ処理回路。
【請求項３】
前記セグメントデータを分配できるスイッチを前記グループ毎に指定する指定信号に従って、前記セグメントデータを分配できる前記スイッチを判定する分配先スイッチ判定部を備え、
前記スイッチ選択部は、前記セグメントデータの分配先として選択するスイッチを、前記セグメントデータを分配できるスイッチから選択する請求項１又は２に記載のセグメントデータ処理回路。
【請求項４】
請求項１〜３のいずれか一項に記載のセグメントデータ処理回路と、
前記フレームを受信する受信部と、
受信された前記フレームを分割して前記複数のセグメントデータを生成するフレーム分割部と、を備え、
前記セグメントデータ処理回路は、前記フレーム分割部により生成された前記複数のセグメントデータのそれぞれをスイッチングさせるスイッチを選択するインタフェースユニット。
【請求項５】
請求項４に記載のインタフェースユニットとしての第１インタフェースユニットと、
前記複数のスイッチと、
第２インタフェースユニットと、を備え、
前記第２インタフェースユニットは、前記スイッチから受信した前記セグメントデータをフレームに組み立てるフレーム組立部と、組み立てた前記フレームを送信する送信部と、を有するフレーム伝送装置。
【請求項６】
フレームを分割した複数のセグメントデータを前記フレームの宛先へそれぞれスイッチングする複数のスイッチへ、前記複数のセグメントデータをそれぞれ分配するセグメントデータの分配方法であって、
前記セグメントデータがそれぞれ属するグループ毎に前記複数のスイッチ間の優先度を所定の優先度記憶部に記憶し、
受信した前記セグメントデータが属するグループを識別し、
前記セグメントデータのグループについて記憶される優先度が所定条件以上のスイッチを、前記セグメントデータの分配先として選択し、
選択された前記スイッチの前記セグメントデータのグループについて記憶された優先度を下げる、セグメントデータの分配方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレームデータのスイッチングに関する。
【背景技術】
【０００２】
受信したパケットデータ（以下、単に「パケット」と記す）を複数のセグメントデータに分割し、元のパケットの宛先に応じて各セグメントデータをそれぞれ複数のスイッチでスイッチングするパケット中継装置が提案されている。
【０００３】
図１は、複数のスイッチを備えるパケット中継装置の概略構成図である。参照符号２００はパケット中継装置を示し、参照符号２１０−１〜２１０−ｎ及び２３０−１〜２３０−ｎはインタフェース（ＩＦ）カードを示し、参照符号２２０はスイッチカードを示す。参照符号２１１−１〜２１１−ｎは受信部を示し、参照符号２１２−１〜２１２−ｎはセグメントデータ分割部を示し、参照符号２２１−１〜２２１−ｍはスイッチを示す。参照符号２３１−１〜２３１−ｎはパケット組立部を示し、２３２−１〜２３２−ｎは送信部を示す。
【０００４】
パケット中継装置２００は、ｎ個のインタフェースカード２１０−１〜２１０−ｎと、ｎ個のインタフェースカード２３０−１〜２３０−ｎと、スイッチカード２２０を備える。各インタフェースカード２１０−１〜２１０−ｎでは、それぞれ、受信部２１１−１〜２１１−ｎがパケットを受信し、セグメントデータ分割部２１２−１〜２１２−ｎがパケットを複数のセグメントデータへ分割する。セグメントデータ分割部２１２−１〜２１２−ｎは、各セグメントデータを、スイッチカード２２０が備えるｍ個のスイッチ２２１−１〜２２１−ｍへ分配する。
【０００５】
各スイッチ２２１−１〜２２１−ｍは、インタフェースカード２３０−１〜２３０−ｎのうち、元のパケットの宛先アドレスに応じて定まるいずれかのインタフェースカードへ、セグメントデータを転送するスイッチング処理を行う。
【０００６】
セグメントデータを受信したインタフェースカード２３０−１〜２３０−ｎでは、パケット組立部２３１−１〜２３１−ｎがセグメントデータをパケットへ組み立てる。送信部２３２−１〜２３２−ｎはパケットを送信する。
【０００７】
なお、受信したパケットの優先度に関する判定を行い、引続いてその後、判定された優先度に応じてパケットの制御処理を行うパケット通信制御方法が提案されている。この方法では、パケットの制御処理に引き続き、パケットが出力バッファに一時蓄積され、パケットの高優先度の順に、かつ、蓄積された順に送信される。
【０００８】
また、入力回線から受信した可変長パケットを各入力回線インタフェースで固定長のセルに変換し、スイッチ部においてセル単位でスイッチングし、上記スイッチ部からの出力セルを各出力回線インタフェースで元の可変長パケットに変換して出力回線に送出するパケットスイッチが提案されている。このパケットスイッチは、各入力回線インタフェースに、固定長セルを出力回線毎に優先度別にキューイングし、各キューの蓄積セルを優先度に応じて選択的に出力するための制御手段を有する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１６０５７０号公報
【特許文献２】特開２００１−６９１６６号公報
【特許文献３】特開２０００−１５１６３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
フレームデータ（以下、単に「フレーム」と記す）やパケットをセグメントデータへ分割して複数のスイッチによりスイッチングすると、スイッチの通過に要する時間がセグメントデータの間で相違することがある。この場合、宛先のインタフェースカードへセグメントデータが到着するまでの遅延量がセグメントデータ間で相違する。
【００１１】
本件開示の装置及び方法は、フレームを複数のセグメントデータへ分割し、各セグメントデータを複数のスイッチによりスイッチングするとき、スイッチの通過に要するセグメントデータの遅延量のバラツキを低減することを目的とする。
【課題を解決するための手段】
【００１２】
実施例の一形態によれば、フレームを分割した複数のセグメントデータをフレームの宛先へそれぞれスイッチングする複数のスイッチへ、複数のセグメントデータをそれぞれ分配するセグメントデータ処理回路が与えられる。このセグメントデータ処理回路は、セグメントデータがそれぞれ属するグループ毎に複数のスイッチ間の優先度を記憶する優先度記憶部と、受信したセグメントデータが属するグループを識別するグループ識別部と、セグメントデータのグループについて記憶される優先度が所定条件以上のスイッチを、セグメントデータの分配先として選択するスイッチ選択部と、選択されたスイッチのセグメントデータのグループについて記憶された優先度を下げる優先度制御部を備える。
【発明の効果】
【００１３】
本件開示の装置及び方法によれば、スイッチの通過に要するセグメントデータの遅延量の、セグメントデータ間におけるバラツキが低減される。
【図面の簡単な説明】
【００１４】
【図１】複数のスイッチを備えるパケット中継装置の概略構成図である。
【図２】複数のスイッチを備えるフレーム伝送装置の概略構成図である。
【図３】スイッチインタフェースの概略構成図である。
【図４】セグメント分配処理制御部の概略構成図である。
【図５】セグメントデータの分配方法の説明図である。
【図６】セグメントデータの分配状態を説明するタイムチャート（その１）である。
【図７】セグメントデータの分配状態を説明するタイムチャート（その２）である。
【図８】（Ａ）及び（Ｂ）はセグメントデータの分配処理の説明図（その１）及び（その２）である。
【図９】（Ａ）及び（Ｂ）はセグメントデータの分配処理の説明図（その３）及び（その４）である。
【図１０】（Ａ）及び（Ｂ）はセグメントデータの分配処理の説明図（その５）及び（その６）である。
【図１１】（Ａ）及び（Ｂ）はセグメントデータの分配処理の説明図（その７）及び（その８）である。
【図１２】（Ａ）及び（Ｂ）はセグメントデータの分配処理の説明図（その９）及び（その１０）である。
【図１３】（Ａ）及び（Ｂ）はセグメントデータの分配処理の説明図（その１１）及び（その１２）である。
【図１４】本実施例に係るスイッチインタフェースの概略構成図である。
【図１５】本実施例に係るセグメント分配処理部の第１例の概略構成図である。
【図１６】レーン決定部の概略構成図である。
【図１７】本実施例に係るセグメントデータの分配方法の説明図（その１）である。
【図１８】本実施例に係るセグメントデータの分配方法の説明図（その２）である。
【図１９】本実施例に係るセグメントデータの分配状態を説明するタイムチャート（その１）である。
【図２０】本実施例に係るセグメントデータの分配状態を説明するタイムチャート（その２）である。
【図２１】図４のセグメント分配処理制御部によるセグメントデータの分配状態のシミュレーション結果である。
【図２２】図４のセグメント分配処理制御部によるセグメントデータの遅延時間のバラツキのシミュレーション結果である。
【図２３】図１５のセグメント分配処理制御部によるセグメントデータの分配状態のシミュレーション結果である。
【図２４】図１５のセグメント分配処理制御部によるセグメントデータの遅延時間のバラツキのシミュレーション結果である。
【図２５】本実施例に係るセグメント分配処理制御部の第２例の概略構成図である。
【発明を実施するための形態】
【００１５】
上述の通り、フレームをセグメントデータへ分割して複数のスイッチによりスイッチングすると、宛先のインタフェースカードへセグメントデータが到着するまでの遅延量がセグメントデータ間で相違する。
【００１６】
そこで、複数のスイッチ間の順序を予め定め、この順序に従ってセグメントデータを順次分配することによって、各スイッチに均等にセグメントデータを分配し、遅延量の相違を低減することが考えられる。このような分配方法を実施するフレーム伝送装置を図２に示す。
【００１７】
図２は、複数のスイッチを備えるフレーム伝送装置の概略構成図である。フレーム伝送装置１は、受信したフレームを複数のセグメントデータに分割し、複数のスイッチによって、元のフレームの宛先に応じて各セグメントデータをそれぞれスイッチングする。
【００１８】
参照符号２は制御部を示し、参照符号１０−１〜１０−ｎ及び３０−１〜３０−ｎはインタフェースカードを示し、参照符号２０はスイッチカードを示す。参照符号１１−１〜１１−ｎはフレーム分割部を示し、参照符号１２−１〜１２−ｎ及び３１−１〜３１−ｎはスイッチインタフェース（ＳＷ−ＩＦ）を示し、参照符号３２−１〜３２−ｎはフレーム組立部を示し、参照符号２１−１〜２１−ｍはスイッチを示す。
【００１９】
フレーム伝送装置１は、制御部２と、ｎ個のインタフェースカード１０−１〜１０−ｎ（以下、インタフェースカード１０と総称することがある）と、スイッチカード２０と、ｎ個のインタフェースカード３０−１〜３０−ｎ（以下、インタフェースカード３０と総称することがある）を備える。
【００２０】
インタフェースカード１０−１〜１０−ｎは、それぞれ、フレーム分割部１１−１〜１１−ｎ（以下、フレーム分割部１１と総称することがある）と、スイッチインタフェース１２−１〜１２−ｎ（以下、スイッチインタフェース１２と総称することがある）を備える。またインタフェースカード３０−１〜３０−ｎは、それぞれ、スイッチインタフェース３１−１〜３１−ｎ（以下、スイッチインタフェース３１と総称することがある）と、フレーム組立部３２−１〜３２−ｎ（以下、フレーム組立部３２と総称することがある）を備える。スイッチカード２０は、ｍ個のスイッチ２１−１〜２１−ｍ（以下、スイッチ２１と総称することがある）を備える。
【００２１】
なお、インタフェースカード１０−１及び３０−１は一体のカードとして構成されてもよい。インタフェースカード１０−２及び３０−２、…インタフェースカード１０−ｎ及び３０−ｎについても同様である。このとき、スイッチインタフェース１２−１及び３１−１は同じユニットに搭載されてよい。例えば、スイッチインタフェース１２−１及び３１−１は同じ回路チップに搭載されてよい。スイッチインタフェース１２−２及び３１−２、…１２−ｎ及び３１−ｎについても同様である。
【００２２】
フレーム分割部１１は、受信されたフレームを複数のセグメントデータへ分割する。フレーム伝送装置１によりスイッチングされるフレームは、例えば、時分割多重通信において、所定のタイムスロット上において固定された伝送レートで伝送される同期フレームであってよい。このような同期フレームとして、例えばＯＴＮ（Optical Transport Network）で転送されるＯＤＵ（Optical Data Unit）フレームがある。受信フレームが上記のような同期フレームであるとき、フレームをセグメントデータへ分割するフレーム分割部１１の機能は、例えば、受信信号から同期フレームをデマッピングするフレーマに搭載されてよい。
【００２３】
スイッチインタフェース１２は、セグメントデータにヘッダ情報を付加する。ヘッダ情報は、分割前のフレームの宛先に応じて定まる転送先のインタフェースカード３０の指定情報を含む。スイッチインタフェース１２は、例えば、制御部２によって予め設定された設定情報に従い、分割前のフレームの宛先に応じて、転送先のインタフェースカード３０を指定する指定情報を生成してよい。
【００２４】
スイッチインタフェース１２は、ヘッダ情報を付したセグメントデータを、スイッチ２１−１〜２１−ｍへ分配する。参照符号ｓ１１〜ｓ１ｍ、ｓ２１〜ｓ２ｍ及びｓｎ１〜ｓｎｍは、スイッチインタフェース１２からスイッチ２１へセグメントデータを伝送する信号線である。以下の説明では、これらの信号線の各々を「レーン」と記すことがある。レーンｓｉｊは、スイッチインタフェース１２−ｉからスイッチ２１−ｊへセグメントデータを伝送するレーンである（記号ｉ及びｊは添え字である）。
【００２５】
なお、１つのスイッチインタフェース１２からスイッチ２１へ接続されるレーン数は、スイッチ２１の総数より多くてもよい。すなわち、１つのスイッチインタフェース１２から１つのスイッチ２１へセグメントデータを送信するために、複数本のレーンを使用してもよい。
【００２６】
スイッチ２１は、セグメントデータに付加されたヘッダ情報に基づいてセグメントデータをスイッチングする。すなわち、スイッチ２１は、ヘッダ情報にて指定される転送先のインタフェースカード３０へセグメントデータを転送する。
【００２７】
スイッチインタフェース３１は、受信したセグメントデータのヘッダ情報の終端処理を行う。参照符号ｒ１１〜ｒｍ１、ｒ１２〜ｒｍ２及びｒ１ｎ〜ｒｍｎは、スイッチ２１からスイッチインタフェース３１へセグメントデータを伝送する信号線である。信号線ｒｉｊは、スイッチ２１−ｉからスイッチインタフェース３１−ｊへセグメントデータを伝送する信号線である（記号ｉ及びｊは添え字である）。
【００２８】
フレーム組立部３２は、セグメントデータをフレームへ組み立てる。組み立てられたフレームは次の伝送装置へ向けて送信される。受信フレームが上記の同期フレームであるとき、セグメントデータをフレームへ組み立てるフレーム組立部３２の機能は、例えば、同期フレームを送信信号へマッピングするフレーマに搭載されてよい。
【００２９】
フレームから分割された各セグメントデータは、複数のグループのうちのいずれかに属するようにグループ分けされていることがある。例えばセグメントデータは、分割前のフレームによって情報が伝送されるチャネル毎にグループ分けされていてよい。この場合、複数のチャネルが、上記複数のグループの一例として挙げられる。
【００３０】
以下の説明では、各セグメントデータが属するグループを「チャネル」と記載することがある。スイッチインタフェース１２は、制御部２によって予め設定された設定情報に従って定めた、各セグメントデータが属するチャネルの指定情報をヘッダ情報に含める。ただし、セグメントデータをグループ分けする基準は、上記チャネルに限定されるものではなく、他の基準が採用されてもよい。
【００３１】
図３は、スイッチインタフェース１２−ｉの概略構成図である。ｉは１〜ｎのいずれかの値を持つ添え字である。参照符号４０はＦｉＦｏ（先入れ先出し：First In First Out）メモリを示し、参照符号４１はチャネル識別部を示し、参照符号４２は、セグメント分配処理制御部を示し、参照符号４３はフリップフロップを示す。参照符号４４−１〜４４−ｍはＦｉＦｏメモリを示す（以下、総称してＦｉＦｏメモリ４４と記載することがある）。スイッチインタフェース１２−ｉは、ＦｉＦｏメモリ４０と、チャネル識別部４１と、セグメント分配処理制御部４２と、フリップフロップ４３と、ＦｉＦｏメモリ４４を備える。
【００３２】
ＦｉＦｏメモリ４０には、フレーム分割部１１から出力されたセグメントデータが格納される。チャネル識別部４１は、セグメントデータ開始信号ＳＯＳ（Start Of Segment）のタイミングを基準にしてセグメントデータのヘッダ情報を読み取り、各セグメントデータのチャネルを識別する。セグメントデータ開始信号ＳＯＳは、各セグメントデータをＦｉＦｏメモリ４０から読み出す処理の開始を指示する信号である。チャネル識別部４１は、各セグメントデータのチャネルを示すチャネル信号ｓ−ＣＨ−Ｎｕｍを、セグメント分配処理制御部４２へ出力する。
【００３３】
セグメント分配処理制御部４２は、セグメントデータ開始信号ＳＯＳと、チャネル信号ｓ−ＣＨ−Ｎｕｍと、ＦｉＦｏメモリ４４−１〜４４−ｍからのバックプレッシャ信号ＢＰ［１：ｍ］を入力する。バックプレッシャ信号ＢＰ［１：ｍ］は、ＦｉＦｏメモリ４４−１〜４４−ｍへの書き込みの禁止及び許可をそれぞれ示すバックプレッシャ信号ＢＰ［１］〜ＢＰ［ｍ］の集合であってよい。
【００３４】
セグメント分配処理制御部４２は、セグメントデータ開始信号ＳＯＳと、チャネル信号ｓ−ＣＨ−Ｎｕｍと、バックプレッシャ信号ＢＰ［１：ｍ］と、予め設定された設定情報に基づく設定信号に応じて、セグメントデータを出力すべきレーンを、レーンｓｉ１〜ｓｉｍのいずれかから選択する。セグメント分配処理制御部４２によって、セグメントデータの分配先の各レーンを決定することにより、セグメントデータを分配するスイッチ２１が決定される。
【００３５】
セグメント分配処理制御部４２は、選択したレーンへ送信するセグメントデータを格納するＦｉＦｏへの書き込みを指示する書込指示信号ｅｎ［１：ｍ］を出力する。書込指示信号ｅｎ［１：ｍ］は、ＦｉＦｏメモリ４４−１〜４４−ｍへの書き込みをそれぞれ指示する書込指示信号ｅｎ［１］〜ｅｎ［ｍ］の集合であってよい。
【００３６】
フリップフロップ４３は、セグメント分配処理制御部４２による書込指示信号ｅｎ［１：ｍ］の生成処理の間、セグメントデータを保持する。
【００３７】
ＦｉＦｏメモリ４４−１〜４４−ｍは、それぞれ書込指示信号ｅｎ［１］〜ｅｎ［ｍ］によってセグメントデータの書き込みが指示されたとき、フリップフロップ４３から出力されるセグメントデータを格納する。ＦｉＦｏメモリ４４−１〜４４−ｍは、格納したセグメントデータを、各レーンｓｉ１〜ｓｉｍを経由してスイッチ２１−１〜２１−ｍへそれぞれ送信する。
【００３８】
図４は、セグメント分配処理制御部４２の概略構成図である。参照符号５１−１〜５１−ｋはレーン番号保持部を示し、参照符号５２はレーン番号管理部を示し、参照符号５３はレーン決定部を示す。セグメント分配処理制御部４２は、レーン番号保持部５１−１〜５１−ｋと、レーン番号管理部５２と、レーン決定部５３を備える。
【００３９】
レーン番号保持部５１−１〜５１−ｋは、ｋ個のチャネルＣＨ１〜ＣＨｋのそれぞれについて、各チャネルにぞれぞれ属するセグメントデータを出力すべきレーンの候補のレーン番号を保持する。レーン番号保持部５１−１〜５１−ｋのことを総称してレーン番号保持部５１と記すことがある。
【００４０】
レーン番号管理部５２は、チャネル信号ｓ−ＣＨ−Ｎｕｍが示すチャネルについてレーン番号を保持するレーン番号保持部５１から、保持されているレーン番号を読み出す。信号ＣＨ１−ＳＴ、ＣＨ２−ＳＴ、ＣＨ３−ＳＴ…ＣＨｋ−ＳＴは、それぞれレーン番号保持部５１−１、５１−２、５１−３…５１−ｋに保持されているレーン番号を指示する信号である。レーン番号管理部５２は、読み出したレーン番号を示す信号ＳＴをレーン決定部へ出力する。
【００４１】
レーン番号管理部５２は、チャネル信号ｓ−ＣＨ−Ｎｕｍが示すチャネルのセグメントデータを、次回出力すべきレーンのレーン番号を示すＮＥＸＴ−ＶＡＬ信号と、ＮＥＸＴ−ＶＡＬ信号が設定されたことを示すＮＥＸＴ−ＥＮ信号を、レーン決定部５２から受信する。
【００４２】
レーン番号管理部５２は、レーン番号保持部５１へＮＥＸＴ−ＶＡＬ信号を出力する。またレーン番号管理部５２は、ＮＥＸＴ−ＶＡＬ信号の値の書き込みを指示する書込指示信号を、チャネル信号ｓ−ＣＨ−Ｎｕｍが示すチャネルのレーン番号保持部５１へ出力する。信号ＣＨ１−ＥＮ、ＣＨ２−ＥＮ、ＣＨ３−ＥＮ…ＣＨｋ−ＥＮは、それぞれ、レーン番号保持部５１−１、５１−２、５１−３…５１−ｋへ、ＮＥＸＴ−ＶＡＬ信号の値の書き込みを指示する書込指示信号である。
【００４３】
レーン決定部５３は、予め設定されている設定情報に基づく設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：ｍ］と、バックプレッシャ信号ＢＰ［１：ｍ］に基づいて、信号ＳＴにて指示されるレーンへ出力できるか否かを判定する。設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：ｍ］は、各レーンｓｉ１〜ｓｉｍのそれぞれについて使用可否を指定する信号である。
【００４４】
レーン決定部５３は、信号ＳＴが示すレーン番号から順に、バックプレッシャ信号ＢＰ［１：ｍ］によって書き込み禁止されておらず、かつ設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：ｍ］によって使用可能に設定されているレーンを検索する。レーンを検索する順序は、例えばレーン番号の降順や昇順といった予め設定された順序である。
【００４５】
検索中に、レーン番号の範囲の一方の端まで判定し終わった場合には、レーン決定部５３は、レーン番号の範囲の他方の端からまた検索を始め、信号ＳＴが示すレーンの１つ前の順序の番号まで検索したら検索を終了する。以下の説明では、レーン決定部５３は、レーン番号の昇順でレーンの検索を行う。
【００４６】
レーン決定部５３は、バックプレッシャ信号で書き込み禁止されておらず、かつ設定信号によって使用可能に設定されるレーンを発見したとき、このレーンへ送信するセグメントデータを格納するＦｉＦｏへの書き込みを指示する信号ｅｎ［１：ｍ］を出力する。またレーン決定部５３は、上記予め設定された順序において、発見されたレーンのレーン番号の次の順序のレーン番号を指示するＮＥＸＴ−ＶＡＬ信号を、レーン番号管理部５２へ出力する。
【００４７】
図５は、図４のセグメント分配処理制御部４２により制御されるセグメントデータの分配方法の説明図である。別な実施の態様においては、下記のアクティビティＡＡ〜ＡＦの各アクティビティはステップであってもよい。また、符号ＦｏｒｋとＪｏｉｎとの間にある並列する複数のアクティビティの列は、どれを先に実行してもよく、また同時に実行してもよい。
【００４８】
アクティビティＡＡにおいては、チャネル識別部４１は、入力されたセグメントデータが属するチャネルを識別し、チャネル信号ｓ−ＣＨ−Ｎｕｍを、セグメント分配処理制御部４２へ出力する。
【００４９】
アクティビティＡＢにおいてセグメント分配処理制御部４２のレーン番号管理部５２は、チャネル信号ｓ−ＣＨ−Ｎｕｍに指示されるチャネルについてレーン番号保持部５１に保持されたレーン番号を読み出す。セグメント分配処理制御部４２は読み出したレーン番号を指示する信号ＳＴをレーン決定部５３へ出力する。
【００５０】
アクティビティＡＣにおいてレーン決定部５３は、信号ＳＴが示すレーン番号から順に、アクティブ状態にあるレーンを検索する。図４に示すレーン決定部５３の説明において、アクティブ状態にあるレーンとは、現在、セグメントデータを送信できる状態にあるレーンをいう。レーン決定部５３は、バックプレッシャ信号ＢＰ［１：ｍ］によって書き込み禁止されておらず、かつ設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：ｍ］によって使用可能に設定されているレーンを、アクティブ状態にあるレーンと判定する。
【００５１】
アクティビティＡＤにおいてレーン決定部５３は、アクティブ状態にあるレーンを決定すると、このレーンへ送信するセグメントデータを格納するＦｉＦｏへの書き込みを指示する信号ｅｎ［１：ｍ］を出力する。
【００５２】
アクティビティＡＥにおいてレーン決定部５３は、アクティビティＡＤで決定されたレーンの次のレーン番号を指示するＮＥＸＴ−ＶＡＬ信号を、レーン番号管理部５２へ出力する。レーン番号管理部５２は、チャネル信号ｓ−ＣＨ−Ｎｕｍに指示されるチャネルについてレーン番号を保持するレーン番号保持部５１に、ＮＥＸＴ−ＶＡＬ信号の値を書き込む。
【００５３】
信号ｅｎ［１：ｍ］により書き込みを指示されたＦＩＦＯには、アクティビティＡＦにおいてセグメントデータを格納する。
【００５４】
図６及び図７は、セグメント分配処理制御部４２により分配されるセグメントデータの分配状態を説明するタイムチャートである。図６は、図示された時刻ｔ４より前の状態の説明に使用され、図７は、図示された時刻ｔ４以降の状態の説明に使用される。
【００５５】
本例では、インタフェースカード１０の数が４個であり、インタフェースカード３０の数が４個である場合を想定する。また本例では、スイッチ２１の数は４個であり、１つのスイッチインタフェース１２からスイッチ２１へ接続されるレーン数は４本であり、セグメントデータが４つのチャネルにグループ化されている場合を想定する。また、本例では、設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：４］が、４本のレーン全てについて使用できると指定していると想定する。
【００５６】
信号Ａは、入力されたセグメントデータを示す。各矩形内の説明「ＣＨｘ（ｙ）」は、それぞれ矩形で示される個々のセグメントデータが、チャネルＣＨｘに属する第ｙ番目のセグメントデータであることを示す（記号ｘ及びｙを添え字である）。また無地、梨地ハッチング、横線ハッチング及び斜め線ハッチングの矩形は、このセグメントデータが、それぞれインタフェース３０−１、３０−２、３０−３及び３０−４へ転送されるセグメントであることを示す。
【００５７】
信号Ｂ〜Ｅは、それぞれレーン番号保持部５１−１〜５１−４に保持されるレーン番号を示す。時刻ｔ１では、レーン番号保持部５１−１〜５１−４に、レーン番号「１」が格納されていると想定する。信号Ｆ〜Ｉは、各ＦｉＦｏメモリ４４−１〜４４−４への書き込みをそれぞれ指示する書込指示信号ｅｎ［１］〜ｅｎ［４］を示す。チャートＪ〜Ｍは、セグメントデータによる各ＦｉＦｏメモリ４４−１〜４４−４の使用状態を示す。
【００５８】
例えば、時刻ｔ１において、チャネルＣＨ１の１番目のセグメントデータの処理が行われる。チャネルＣＨ１についてセグメントデータを送信するレーンの候補を保持するレーン番号保持部５１−１には、レーン番号「１」が格納されている。
【００５９】
レーン決定部５３は、レーン番号保持部５１−１から読み出されたレーン番号「１」から昇順に、バックプレッシャ信号ＢＰ［１：４］によって禁止されていないレーン番号を検索する。時刻ｔ１では、ＦｉＦｏメモリ４４−１〜４４−４には他のセグメントデータが格納されておらず、バックプレッシャ信号ＢＰ［１］は、ＦｉＦｏメモリ４４−１への書き込みを許可する。
【００６０】
このため、レーン決定部５３は、セグメントデータを送信するレーンとしてレーン「１」を決定する。レーン決定部５３は、ＦｉＦｏメモリ４４−１へのセグメントデータの書き込みを指示する書込指示信号ｅｎ［１］の値を、「書き込みしない」ことを示す「０」から「書き込みを行う」ことを示す「１」へ変更する。
【００６１】
この結果、チャネルＣＨ１の１番目のセグメントデータは、ＦｉＦｏメモリ４４−１へ書き込まれる。セグメントデータがあるＦｉＦｏメモリ４４へ格納されている間、バックプレッシャ信号ＢＰ［１：４］は、このＦｉＦｏへの書き込みを禁止する。
【００６２】
説明の簡単のため、便宜上、以下の説明において、ＦｉＦｏへの書き込みを禁止するバックプレッシャ信号ＢＰ［１：４］は、ＦｉＦｏメモリ４４に未送信のセグメントデータが１個でも格納されている場合に生成される。但し、バックプレッシャ信号ＢＰ［１：４］の生成条件は、この条件に限定されるものではなく、例えば、２個以上である所定個の未送信のセグメントデータが格納されているときに生成されてもよい。
【００６３】
また、レーン番号保持部５１−１の値は、セグメントデータが送信されるレーン番号「１」の次の番号である「２」に更新される。
【００６４】
また、例えば時刻ｔ２において、チャネルＣＨ３の１番目のセグメントデータの処理が行われる。チャネルＣＨ３についてセグメントデータを送信するレーンの候補を保持するレーン番号保持部５１−３には、レーン番号「１」が格納されている。
【００６５】
レーン決定部５３は、レーン番号保持部５１−３から読み出されたレーン番号「１」から昇順に、バックプレッシャ信号ＢＰ［１：４］によって禁止されていないレーン番号を検索する。時刻ｔ２では、ＦｉＦｏメモリ４４−１及び４４−２に他のセグメントデータが格納されており、バックプレッシャ信号ＢＰ［１］及びＢＰ［２］により、ＦｉＦｏメモリ４４−１及び４４−２への書き込みが禁止される。
【００６６】
このためレーン決定部５３は、レーン「１」及びレーン「２」をスキップして、セグメントデータを送信するレーンとしてレーン「３」を決定する。レーン決定部５３は、ＦｉＦｏメモリ４４−３へのセグメントデータの書き込みを指示する書込指示信号ｅｎ［３］の値を、「０」から「１」へ変更する。
【００６７】
この結果、チャネルＣＨ３の１番目のセグメントデータは、ＦｉＦｏメモリ４４−３へ書き込まれる。レーン番号保持部５１−３の値は、セグメントデータが送信されるレーン番号「３」の次の番号である「４」に更新される。
【００６８】
また例えば時刻ｔ３において、チャネルＣＨ３の２番目のセグメントデータの処理が行われる。チャネルＣＨ３についてセグメントデータを送信するレーンの候補を保持するレーン番号保持部５１−３には、レーン番号「４」が格納されている。
【００６９】
レーン決定部５３は、レーン番号「４」から昇順に、バックプレッシャ信号ＢＰ［１：４］によって禁止されていないレーン番号を検索する。時刻ｔ３では、ＦｉＦｏメモリ４４−４に格納されたチャネルＣＨ４の１番目のセグメントデータの送信が完了しており、ＦｉＦｏメモリ４４−４が空になる。
【００７０】
このためレーン決定部５３は、セグメントデータを送信するレーンとしてレーン「４」を決定する。レーン決定部５３は、書込指示信号ｅｎ［４］の値を、「０」から「１」へ変更する。この結果、チャネルＣＨ３の２番目のセグメントデータは、ＦｉＦｏメモリ４４−４へ書き込まれる。レーン番号保持部５１−３の値は、セグメントデータが送信されるレーン番号「４」の次の番号である「１」に更新される。
【００７１】
また例えば時刻ｔ５において、チャネルＣＨ３の３番目のセグメントデータの処理が行われる。チャネルＣＨ３についてセグメントデータを送信するレーンの候補を保持するレーン番号保持部５１−３には、レーン番号「１」が格納されている。
【００７２】
レーン決定部５３は、レーン番号「１」から昇順に、バックプレッシャ信号ＢＰ［１：４］によって禁止されていないレーン番号を検索する。時刻ｔ５では、ＦｉＦｏメモリ４４−１、４４−３及び４４−４には他のセグメントが格納されている。
【００７３】
このためレーン決定部５３は、レーン「１」をスキップして、セグメントデータを送信するレーンとしてレーン「２」を決定する。レーン決定部５３は、書込指示信号ｅｎ［２］の値を、「０」から「１」へ変更する。この結果、チャネルＣＨ３の３番目のセグメントデータは、ＦｉＦｏメモリ４４−２へ書き込まれる。レーン番号保持部５１−３の値は、セグメントデータが送信されるレーン番号「２」の次の番号である「３」に更新される。
【００７４】
また例えば時刻ｔ６において、チャネルＣＨ３の４番目のセグメントデータの処理が行われる。チャネルＣＨ３についてセグメントデータを送信するレーンの候補を保持するレーン番号保持部５１−３には、レーン番号「３」が格納されている。
【００７５】
レーン決定部５３は、レーン番号「３」から昇順に、バックプレッシャ信号ＢＰ［１：ｍ］によって禁止されていないレーン番号を検索する。時刻ｔ６では、ＦｉＦｏメモリ４４−３が空いている。
【００７６】
このためレーン決定部５３は、セグメントデータを送信するレーンとしてレーン「３」を決定する。レーン決定部５３は、書込指示信号ｅｎ［３］の値を、「０」から「１」へ変更する。この結果、チャネルＣＨ３の４番目のセグメントデータは、ＦｉＦｏメモリ４４−３へ書き込まれる。レーン番号保持部５１−３の値は、セグメントデータが送信されるレーン番号「３」の次の番号である「４」に更新される。
【００７７】
図６及び図７に示す順序で処理されるチャネルＣＨ１の第２〜５番目のセグメントデータ、並びにチャネルＣＨ２及びＣＨ４の第１〜４番目のセグメントデータも、同様に分配する。この結果、ＦｉＦｏメモリ４４−１〜４４−４がそれぞれ設けられる４つのレーンｓ１〜ｓ４に分配される各チャネルＣＨ１〜ＣＨ４毎のセグメントデータ数は以下の通りとなる。
【００７８】
レーンｓ１に分配されるＣＨ１〜ＣＨ４のセグメントデータの数は、それぞれ２個、１個、０個及び１個である。レーンｓ２に分配されるＣＨ１〜ＣＨ４のセグメントデータの数は、それぞれ１個、２個、１個及び０個である。レーンｓ３に分配されるＣＨ１〜ＣＨ４のセグメントデータの数は、それぞれ１個、１個、２個及び０個である。レーンｓ４に分配されるＣＨ１〜ＣＨ４のセグメントデータの数は、それぞれ１個、０個、１個及び２個である。
【００７９】
このように、図４のセグメント分配処理制御部４２によるセグメントデータの分配方法によれば、各レーンに分配される各チャネルＣＨ１〜ＣＨ４毎のセグメントデータ数が、各レーンによって偏ることになる。このセグメントデータの分配数の偏りによって、以下の説明のとおり、同一チャネル内のセグメントデータ同士の間における、スイッチカード２０の通過に要する遅延時間のバラツキが生じることがある。
【００８０】
図８の（Ａ）、図８の（Ｂ）、図９の（Ａ）、図９の（Ｂ）、図１０の（Ａ）、図１０の（Ｂ）、図１１の（Ａ）、図１１の（Ｂ）、図１２の（Ａ）、図１２の（Ｂ）、図１３の（Ａ）及び図１３の（Ｂ）は、セグメントデータの分配処理の説明図である。これらの図は、図６及び図７による説明と同じ前提でセグメントデータを処理した場合に、各セグメントデータが通過する経路を示す。
【００８１】
図８の（Ａ）、図８の（Ｂ）、図９の（Ａ）及び図９の（Ｂ）は、スイッチインタフェース１２−１〜１２−４における各セグメントデータの分配状態を示す。各矩形が１つのセグメントデータを示し、矩形内の数字は、個々のセグメントデータが、各チャネルＣＨの何番目のセグメントデータであることを示す。
【００８２】
また無地、梨地ハッチング、横線ハッチング及び斜め線ハッチングの矩形は、このセグメントデータが、それぞれインタフェース３０−１、３０−２、３０−３及び３０−４へ転送されるセグメントであることを示す。また実線、破線、一点鎖線及び二点鎖線の矩形は、このセグメントデータが、それぞれインタフェース１０−１、１０−２、１０−３及び１０−４から送信されるセグメントであることを示す。
【００８３】
説明の簡単のため、各セグメントデータが属するチャネルに関する表記を、これらの図から省略した。各セグメントデータの順序は図６及び図７に示す順序と同じ順序であり、各セグメントデータが属するチャネルは、図６及び図７を参照して説明した各セグメントデータと同様である。セグメントデータに関する上記の表記法は、図１０の（Ａ）、図１０の（Ｂ）、図１１の（Ａ）、図１１の（Ｂ）、図１２の（Ａ）、図１２の（Ｂ）、図１３の（Ａ）及び図１３の（Ｂ）においても同様である。
【００８４】
図面の理解の容易のため、便宜上、図８の（Ａ）〜図１３の（Ｂ）による下記の説明では、送信インタフェースカード１０と受信インタフェースカード３０の組み合わせが同じセグメントデータは、同じチャネルに属するセグメントデータとして説明を行う。すなわち、矩形の線パターン及びハッチングパターンの組み合わせが同じセグメントデータが、同じチャネルに属するとして以下の説明を行う。
【００８５】
また、図８の（Ａ）〜図１３の（Ｂ）の各図において、図面の右側にあるセグメントデータほど、より早い時期に処理、送受信、各ＦｉＦｏやバッファに格納されるセグメントデータを示す。図面の左側にあるセグメントデータほど、遅い時期に処理、送受信又は格納されるセグメントデータを示す。
【００８６】
各スイッチインタフェース１２−１〜１２−４は、図６及び図７に示す順序と同じ順序でセグメントデータ列６０〜６３を処理し、各セグメントデータは、各スイッチインタフェース１２の各ＦｉＦｏメモリ４４−１〜４４−４へ分配される。各ＦｉＦｏメモリ４４−１〜４４−４へ分配されるセグメントデータのチャネル、宛先インタフェースカード３０及び順番は、図６及び図７を参照して説明したものと同様である。
【００８７】
図１０の（Ａ）、図１０の（Ｂ）、図１１の（Ａ）及び図１１の（Ｂ）は、スイッチ２１−１〜２１−４において、スイッチング後に出力バッファ２２−１〜２２−４に格納されるセグメントデータの順序を示す。参照符号２２−１〜２２−４は、それぞれスイッチインタフェース３１−１〜３１−４へ出力するセグメントデータを格納する出力バッファである。
【００８８】
参照符号６４は、スイッチ２１−１の出力バッファ２２−１へ格納されるセグメントデータ列を示し、参照符号６５は、スイッチ２１−１の出力バッファ２２−２へ格納されるセグメントデータ列を示す。参照符号６６は、スイッチ２１−１の出力バッファ２２−４へ格納されるセグメントデータ列を示す。
【００８９】
参照符号６７は、スイッチ２１−２の出力バッファ２２−１へ格納されるセグメントデータ列を示し、参照符号６８は、スイッチ２１−２の出力バッファ２２−２へ格納されるセグメントデータ列を示す。参照符号６９は、スイッチ２１−２の出力バッファ２２−３へ格納されるセグメントデータ列を示す。
【００９０】
参照符号７０は、スイッチ２１−３の出力バッファ２２−１へ格納されるセグメントデータ列を示し、参照符号７１は、スイッチ２１−３の出力バッファ２２−２へ格納されるセグメントデータ列を示す。参照符号７２は、スイッチ２１−３の出力バッファ２２−３へ格納されるセグメントデータ列を示す。
【００９１】
参照符号７３は、スイッチ２１−４の出力バッファ２２−１へ格納されるセグメントデータ列を示し、参照符号７４は、スイッチ２１−４の出力バッファ２２−３へ格納されるセグメントデータ列を示す。参照符号７５は、スイッチ２１−４の出力バッファ２２−４へ格納されるセグメントデータ列を示す。
【００９２】
各レーンに分配される各チャネル毎のセグメントデータ数が各レーンによって偏ると、、各スイッチを経由するチャネル毎のセグメントデータの数が偏る。また、同じチャネルのセグメントデータは、同じインタフェースカード３０へ送信される。したがって、チャネル毎のセグメントデータの数の偏りによって、出力バッファ２２−１〜２２−４に格納されるセグメントデータ数に偏りが生じる。図１０の（Ａ）〜図１１の（Ｂ）の例では、スイッチ２１−１のバッファ２２−１、スイッチ２１−２のバッファ２２−２、スイッチ２１−３のバッファ２２−３、スイッチ２１−４のバッファ２２−４にデータが集中している。一方で、スイッチ２１−１のバッファ２２−３、スイッチ２１−２のバッファ２２−４、スイッチ２１−３のバッファ２２−４、スイッチ２１−４のバッファ２２−２に格納されるデータは少ない。
【００９３】
図１２の（Ａ）、図１２の（Ｂ）、図１３の（Ａ）及び図１３の（Ｂ）は、スイッチインタフェース３１−１〜３１−４へ到着する各セグメントデータの到着順序を示す。参照符号７６は、スイッチ２１−１からスイッチインタフェース３１−１へ到着するセグメントデータ列を示し、参照符号７７は、スイッチ２１−２からスイッチインタフェース３１−１へ到着するセグメントデータ列を示す。参照符号７８は、スイッチ２１−３からスイッチインタフェース３１−１へ到着するセグメントデータ列を示し、参照符号７９は、スイッチ２１−４からスイッチインタフェース３１−１へ到着するセグメントデータ列を示す。
【００９４】
参照符号８０は、スイッチ２１−１からスイッチインタフェース３１−２へ到着するセグメントデータ列を示し、参照符号８１は、スイッチ２１−２からスイッチインタフェース３１−２へ到着するセグメントデータ列を示す。参照符号８２は、スイッチ２１−３からスイッチインタフェース３１−２へ到着するセグメントデータ列を示す。
【００９５】
参照符号８３は、スイッチ２１−２からスイッチインタフェース３１−３へ到着するセグメントデータ列を示し、参照符号８４は、スイッチ２１−３からスイッチインタフェース３１−３へ到着するセグメントデータ列を示す。参照符号８５は、スイッチ２１−４からスイッチインタフェース３１−３へ到着するセグメントデータ列を示す。
【００９６】
参照符号８６は、スイッチ２１−１からスイッチインタフェース３１−４へ到着するセグメントデータ列を示し、参照符号８７は、スイッチ２１−４からスイッチインタフェース３１−４へ到着するセグメントデータ列を示す。
【００９７】
図１０の（Ｂ）に示すとおり、スイッチインタフェース３１−２へ送信される４番目のセグメントデータは、セグメントデータの通過量が多い出力バッファ２２−２を通過する。このため図１２の（Ｂ）に示す通り、スイッチインタフェース３１−２へ到着する時刻が、他の順番１〜３のセグメントデータよりも遅延量が大きくなる。
【００９８】
また、図１１の（Ａ）に示すとおり、スイッチインタフェース３１−３へ送信される４番目のセグメントデータは、セグメントデータの通過量が多い出力バッファ２２−３を通過する。このため図１３の（Ａ）に示す通り、スイッチインタフェース３１−３へ到着する時刻が、他の順番１〜３のセグメントデータよりも遅延量が大きくなる。
【００９９】
また、図１１の（Ｂ）に示すとおり、スイッチインタフェース３１−４へ送信される３番目のセグメントデータは、セグメントデータの通過量が多い出力バッファ２２−４を通過する。このため図１３の（Ｂ）に示す通り、スイッチインタフェース３１−４へ到着する時刻が、他の順番１及び２のセグメントデータよりも遅延量が大きくなる。
【０１００】
上記の分配方法では、複数のスイッチ間の順序を予め定め、この順序にしたがって、前回セグメントデータを分配した次の順位のスイッチを、セグメントデータを分配すべきスイッチとして選択する。もし、選択されたスイッチへセグメントデータを分配できないときは、選択されたスイッチをスキップし、次の順位のスイッチをセグメントデータを分配すべきスイッチとして選択する。このような方法によって、上記の分配方法は、各スイッチに均等にセグメントデータを分配することを意図する。
【０１０１】
しかしながら、この方法によれば、各セグメントデータが複数のグループにグループ分けされている場合には、仮にグループ毎に上記分配方法を実施したとしても、上述のように、各グループのセグメントデータが各スイッチに均等に分配されない。図６及び図７の説明のように、実際には、他のグループのセグメントデータの処理に起因してスイッチの選択順番のスキップが生じるからである。図８の（Ａ）〜図１３の（Ｂ）にて説明したように、チャネル毎の分配先スイッチの不均等に起因して、同一グループ内のセグメントデータ同士の間において、スイッチカード２０内での滞留時間のバラツキが生じる。このため、同一グループ内のセグメントデータ同士の間において、インタフェースカード３０へ到着するまでの遅延時間にバラツキが生じる。
【０１０２】
図２を参照する。インタフェースカード３０へ到着するセグメントデータの遅延量にバラツキがあると、遅延の大きさによっては、フレーム組立部３２がフレームを組み立てる際にセグメントデータのアンダーフローが生じる恐れがある。例えば、時分割多重通信で固定レートで伝送される同期フレームには、フレームの空きが許されないものがある。このような同期フレームには上述のＯＤＵフレームがある。
【０１０３】
以下に説明する本件開示の装置及び方法は、同一グループ内のセグメントデータ同士の分配先スイッチの不均等を低減する。図１４は、本実施例に係るスイッチインタフェースの概略構成図である。スイッチインタフェース１２−ｉ（ｉは１〜ｎのいずれかの値である添え字である）は、図２に示すフレーム伝送装置１のインタフェースカード１０−ｉに設けられる。
【０１０４】
参照符号４０はＦｉＦｏメモリを示し、参照符号４１はチャネル識別部を示し、参照符号４２は、セグメント分配処理制御部を示し、参照符号４３はフリップフロップを示し、参照符号１００はセグメント分配部を示す。参照符号４４−１〜４４−ｍはＦｉＦｏメモリを示す。スイッチインタフェース１２−ｉは、ＦｉＦｏメモリ４０と、チャネル識別部４１と、セグメント分配処理制御部４２と、フリップフロップ４３と、セグメント分配部１００を備える。ＦｉＦｏメモリ４０、チャネル識別部４１及びフリップフロップ４３の動作は、図３を参照して説明したそれぞれの動作と同様である。
【０１０５】
セグメント分配処理制御部４２は、セグメントデータ開始信号ＳＯＳと、チャネル信号ｓ−ＣＨ−Ｎｕｍと、バックプレッシャ信号ＢＰ［１：ｍ］を入力する。バックプレッシャ信号ＢＰ［１：ｍ］は、各レーンｓｉ１〜ｓｉｍへのセグメントデータの分配の禁止及び許可をそれぞれ示すバックプレッシャ信号ＢＰ［１］〜ＢＰ［ｍ］の集合であってよい。
【０１０６】
セグメント分配処理制御部４２は、セグメントデータ開始信号ＳＯＳと、チャネル信号ｓ−ＣＨ−Ｎｕｍと、バックプレッシャ信号ＢＰ［１：ｍ］と、予め設定された設定情報に基づく設定信号に応じて、セグメントデータを出力すべきレーンを、レーンｓｉ１〜ｓｉｍのいずれかから選択する。セグメント分配処理制御部４２によって、セグメントデータの分配先の各レーンを決定することにより、セグメントデータを分配するスイッチ２１が決定される。セグメント分配処理制御部４２は、セグメントデータを分配するレーンを指示する指示信号ｅｎ［１：ｍ］を、セグメント分配部１００へ出力する。
【０１０７】
セグメント分配部１００は、セグメント分配処理制御部４２から出力される指示信号ｅｎ［１：ｍ］により指定されるレーンへ、フリップフロップ４３から読み出したセグメントデータを出力する。
【０１０８】
例えば、セグメント分配部１００は、ＦｉＦｏメモリ４４−１〜４４−ｍを備えていてよい。このとき、指示信号ｅｎ［１：ｍ］は、ＦｉＦｏメモリ４４−１〜４４−ｍへの書き込みをそれぞれ指示する書込指示信号ｅｎ［１］〜ｅｎ［ｍ］の集合であってよい。この場合、上記バックプレッシャ信号ＢＰ［１：ｍ］は、ＦｉＦｏメモリ４４−１〜４４−ｍへの書き込みの禁止及び許可をそれぞれ示すバックプレッシャ信号ＢＰ［１］〜ＢＰ［ｍ］の集合であってよい。
【０１０９】
ＦｉＦｏメモリ４４−１〜４４−ｍは、それぞれ書込指示信号ｅｎ［１］〜ｅｎ［ｍ］によってセグメントデータの書き込みが指示されたとき、セグメントデータを格納する。ＦｉＦｏメモリ４４−１〜４４−ｍは、格納したセグメントデータを、各レーンｓｉ１〜ｓｉｍを経由してスイッチ２１−１〜２１−ｍへそれぞれ送信する。
【０１１０】
図１５は、本実施例に係るセグメント分配処理部の第１例の概略構成図である。参照符号１０１−１〜１０１−ｋはアクティブレーン判定部を示し、参照符号１０２−１〜１０２−ｋはレーン決定部を示し、参照符号１０３は指示信号生成部を示す。
【０１１１】
セグメント分配処理部４２は、アクティブレーン判定部１０１−１〜１０１−ｋ（以下、アクティブレーン判定部１０１と総称することがある）と、レーン決定部１０２−１〜１０２−ｋ（以下、レーン決定部１０２と総称することがある）と、指示信号生成部１０３を備える。アクティブレーン判定部１０１及びレーン決定部１０２は、セグメントデータが属するｋ個のチャネルＣＨ１〜ＣＨｋ毎に、セグメント分配処理部４２に設けられている。
【０１１２】
アクティブレーン判定部１０１は、レーンｓｉ１〜ｓｉｍのいずれのレーンがアクティブ状態にあるか否かを判定する。実施例に関する以下の説明において、アクティブ状態のレーンとは、送信対象のセグメントデータを送信できるレーンをいう。
【０１１３】
アクティブレーン判定部１０１は、バックプレッシャ信号ＢＰ［１：ｍ］によって分配を禁止されておらず、かつ設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：ｍ］によって使用可能に設定されているレーンを、アクティブ状態のレーンと判定する。設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：ｍ］は、予め設定されている設定情報に基づき、各レーンｓｉ１〜ｓｉｍのそれぞれについて使用可否を指定する信号である。
【０１１４】
各アクティブレーン判定部１０１−１〜１０１−ｋは、アクティブ状態のレーンを指示するアクティブレーン指示信号ＣＨ１−Ａｃｔｉｖｅ［１：ｍ］〜ＣＨｋ−Ａｃｔｉｖｅ［１：ｍ］を出力する。アクティブレーン指示信号ＣＨｊ−Ａｃｔｉｖｅ［１：ｍ］は（記号ｊは添え字である）、レーンｓｉ１〜ｓｉｍ毎に、各レーンを経由するセグメントデータの送信の可否をそれぞれ指示する各信号の集合であってよい。
【０１１５】
各チャネルＣＨ１〜ＣＨｋ用のレーン決定部１０２−１〜１０２−ｋは、アクティブレーン指示信号ＣＨ１−Ａｃｔｉｖｅ［１：ｍ］〜ＣＨｋ−Ａｃｔｉｖｅ［１：ｍ］をそれぞれ受信する。チャネル信号ｓ−ＣＨ−Ｎｕｍによって示されるチャネルがＣＨｘであるとき（記号ｘは添え字である）、レーン決定部１０２−ｘがアクティブ状態となる。レーン決定部１０２−ｘは、アクティブ状態にあるレーンの中からセグメントデータを送出するレーンを選択する。レーン決定部１０２−ｘは、セグメントデータを送出するレーンを示すレーン番号指示信号ＣＨｘ−ＳＴを出力する。
【０１１６】
指示信号生成部１０３は、チャネル信号ｓ−ＣＨ−Ｎｕｍが示すチャネルＣＨｘのレーン決定部１０２−ｘから出力されるレーン番号指示信号ＣＨｘ−ＳＴを入力する。指示信号生成部１０３は、レーン番号指示信号ＣＨｘ−ＳＴにより指示されるレーンを指示する指示信号ｅｎ［１：ｍ］を生成する。
【０１１７】
図１６は、レーン決定部１０２−１の概略構成図である。他のレーン決定部１０２−２〜１０２−ｋも同様の構成を有する。参照符号１１０−１〜１１０−ｍはレーン番号保持部を示し、参照符号１１１はフリップフロップを示し、参照符号１１２はアクティブレーン指示信号保持部を示し、参照符号１１３はレーン選択部を示し、参照符号１１４は優先度制御部を示す。
【０１１８】
レーン決定部１０２−１は、レーン番号保持部１１０−１〜１１０−ｍ（以下、総称してレーン番号保持部１１０と記すことがある）と、フリップフロップ１１１と、アクティブレーン指示信号保持部１１２と、レーン選択部１１３と、優先度制御部１１４を備える。
【０１１９】
レーン番号保持部１１０−１〜１１０−ｍは、それぞれ、ｍ個の各レーンｓｉ１〜ｓｉｍのいずれかのレーン番号を保持する。各レーン番号保持部１１０−１〜１１０−ｍが保持するレーン番号は、それぞれ、スイッチインタフェース１２によりセグメントデータを分配される優先順位がそれぞれ第１位〜第ｍ位であるレーンのレーン番号である。すなわち、レーン番号保持部１１０−１に保持されるレーンの優先順位は第１位で優先度が最も高く、レーン番号保持部１１０−ｍに保持されるレーンの優先順位は第ｍ位で優先度が最も低い。
【０１２０】
各レーン番号保持部１１０−１〜１１０−ｍは、それぞれが保持しているレーン番号を示す信号ＤＴ［１］〜ＤＴ［ｍ］をレーン選択部１１３及び優先度制御部１１４へ出力する。
【０１２１】
フリップフロップ１１１は、クロック信号の立ち上がりによってラッチしたセグメントデータ開始信号ＳＯＳの値を、次のクロック信号の立ち上がりまで保持する。フリップフロップ１１１により保持された信号ＳＯＳがセグメントデータの開始を示すとき、アクティブレーン指示信号保持部１１２は、現在入力されているアクティブレーン指示信号ＣＨ１−Ａｃｔｉｖｅ［１：ｍ］をラッチする。アクティブレーン指示信号保持部１１２によりラッチされているアクティブレーン指示信号をＬａｔｃｈ−Ａｃｔｉｖｅ［１：ｍ］と記す。
【０１２２】
チャネル信号ｓ−ＣＨ−Ｎｕｍによってレーン決定部１０２−１がアクティブ状態になったとき、レーン選択部１１３は、信号Ｌａｔｃｈ−Ａｃｔｉｖｅ［１：ｍ］によりアクティブ状態にあると指示されるレーンの中のいずれかのレーンを選択する。このときレーン選択部１１３は、アクティブ状態にあるレーンのうち、レーン番号保持部１１０に保持される優先順位が所定条件以上のレーンのいずれかを選択する。
【０１２３】
例えば、レーン選択部１１３は、アクティブ状態にあるレーンのうち、最も優先順位が高いレーンを選択する。他の実施例では、レーン選択部１１３は、アクティブ状態にあるレーンのうち２番目や３番目の順位のレーンを選択してもよい。さらに他の実施例では、レーン選択部１１３は、アクティブ状態にあるレーンのうち、優先順位が所定順位よりも高い複数のレーンを選び、この中から他の基準によっていずれかのレーンを選択してもよい。以下に説明する例では、便宜上、レーン選択部１１３は、アクティブ状態にあるレーンのうち、最も優先順位が高いレーンを選択する。
【０１２４】
レーン選択部１１３は、選択したレーンのレーン番号を示すレーン番号指示信号ＣＨ１−ＳＴを指示信号生成部１０３へ出力する。レーン選択部１１３は、レーン番号指示信号ＣＨ１−ＳＴを出力したとき、入れ替えトリガ信号を優先度制御部１１４に出力する。
【０１２５】
優先度制御部１１４は、入れ替えトリガ信号を受信したとき、レーン番号指示信号ＣＨ１−ＳＴで指示したレーンの優先順位を下げるように、レーン番号保持部１１０−１〜１１０−ｍによって保持される優先順位を変更する。このとき、優先度制御部１１４は、レーン番号指示信号ＣＨ１−ＳＴで指示したレーンよりも高い優先順位のレーンの優先順位が維持されるように、優先順位を変更する。また、優先度制御部１１４は、レーン番号指示信号ＣＨ１−ＳＴで指示したレーンよりも低い優先順位のレーンの優先順位を繰り上げる。
【０１２６】
以下に説明する例では、便宜上、優先度制御部１１４は、レーン番号指示信号ＣＨ１−ＳＴで指示したレーンの優先順位が最低になるように優先順位を変更する。しかし、本件開示の装置及び方法はこのような例に限定されるものではない。レーン番号指示信号ＣＨ１−ＳＴで指示したレーンの優先順位が下がることにより、後述する本件開示の装置及び方法の効果が生じる。
【０１２７】
優先度制御部１１４は、新規レーン番号信号ＮＬ［１］〜ＮＬ［ｍ］及びレーン番号書き込み信号ＥＮ［１］〜ＥＮ［ｍ］を、各レーン番号保持部１１０−１〜１１０−ｍへ出力する。新規レーン番号信号ＮＬ［１］〜ＮＬ［ｍ］は、優先順位の変更後に各レーン番号保持部１１０−１〜１１０−ｍへそれぞれ書き込むべき、新たなレーン番号を指示する。レーン番号書き込み信号ＥＮ［１］〜ＥＮ［ｍ］は、各レーン番号保持部１１０−１〜１１０−ｍへ、新規レーン番号信号ＮＬ［１］〜ＮＬ［ｍ］の値の書き込みを指示する信号である。
【０１２８】
図１７及び図１８は、本実施例に係るセグメントデータの分配方法の説明図である。別な実施の態様においては、下記のアクティビティＢＡ〜ＢＢ及びＣＡ〜ＣＦの各アクティビティはステップであってもよい。また、符号ＦｏｒｋとＪｏｉｎとの間にある並列する複数のアクティビティの列は、どれを先に実行してもよく、また同時に実行してもよい。
【０１２９】
図１７は、各アクティブレーン判定部１０１−１〜１０１−ｋによる、アクティブレーン指示信号ＣＨ１−Ａｃｔｉｖｅ［１：ｍ］〜ＣＨｋ−Ａｃｔｉｖｅ［１：ｍ］の生成処理を示す。いま、記号ｘをｋ個のチャネルＣＨ１〜ＣＨｋのいずれかを指定する添え字（ｘ＝１〜ｋ）とする。
【０１３０】
アクティビティＢＡにおいてアクティブレーン判定部１０１−ｘは、バックプレッシャ信号ＢＰ［１：ｍ］及び、予め設定されている設定情報に基づく設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：ｍ］を監視する。
【０１３１】
アクティビティＢＢにおいてアクティブレーン判定部１０１−ｘは、バックプレッシャ信号ＢＰ［１：ｍ］及び設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：ｍ］に基づいて、レーンｓｉ１〜ｓｉｍのいずれのレーンがアクティブ状態にあるかを判定する。アクティブレーン判定部１０１−ｘは、アクティブ状態のレーンを指示するアクティブレーン指示信号ＣＨｘ−Ａｃｔｉｖｅ［１：ｍ］を生成し、レーン決定部１０２−ｘへ出力する。
【０１３２】
続いて図１８を参照する。アクティビティＣＡにおいてチャネル識別部４１は、入力されたセグメントデータが属するチャネルを識別し、チャネル信号ｓ−ＣＨ−Ｎｕｍを、セグメント分配処理制御部４２へ出力する。チャネル識別部４１により識別されたチャネルをＣＨｘと示す。記号ｘは、チャネルＣＨ１〜ＣＨｋのいずれかを指定する添え字である。
【０１３３】
アクティビティＣＢにおいて、チャネル信号ｓ−ＣＨ−Ｎｕｍによって示されるチャネルがＣＨｘのために設けられたレーン決定部１０２−ｘがアクティブ状態となる。アクティビティＣＣにおいてレーン決定部１０２−ｘのレーン選択部１１３は、アクティブレーン指示信号ＣＨｘ−Ａｃｔｉｖｅ［１：ｍ］によってアクティブ状態であると示されるレーンのうち、最も優先順位が高いレーンを選択する。レーン選択部１１３は、選択したレーンのレーン番号を示すレーン番号指示信号ＣＨｘ−ＳＴを指示信号生成部１０３へ出力する。
【０１３４】
アクティビティＣＤにおいて指示信号生成部１０３は、レーン番号指示信号ＣＨｘ−ＳＴにより指示されるレーンを指示する指示信号ｅｎ［１：ｍ］を生成する。アクティビティＣＥにおいてセグメント分配部１００は、指示信号ｅｎ［１：ｍ］により指定されるレーンへ、セグメントデータを出力する。
【０１３５】
アクティビティＣＦにおいて優先度制御部１１４は、アクティビティＣＣにおいて選択したレーンの優先順位を下げるように、レーン番号保持部１１０−１〜１１０−ｍによって保持される優先順位を変更する。このとき優先度制御部１１４は、アクティビティＣＣにおいて選択したレーンの優先順位が最低になるように優先順位を変更してよい。
【０１３６】
図１９及び図２０は、本実施例に係るセグメントデータの分配状態を説明するタイムチャートである。図１９は、図示された時刻ｔ４より前の状態の説明に使用され、図２０は、図示された時刻ｔ４以降の状態の説明に使用される。
【０１３７】
図６及び図７における説明と同様に、インタフェースカード１０の数が４個であり、インタフェースカード３０の数が４個である場合を想定する。また、スイッチ２１の数は４個であり、１つのスイッチインタフェース１２からスイッチ２１へ接続されるレーンは４本のレーンｓｉ１〜ｓｉ４であり、セグメントデータが４つのチャネルにグループ化されている場合を想定する。また、設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：４］が、４本のレーンｓｉ１〜ｓｉ４全てについて使用できると指定していると想定する。
【０１３８】
信号Ａは、入力されたセグメントデータを示す。セグメントデータを示す矩形の表記法は、図６及び図７と同様である。信号Ｂは、チャネルＣＨ１について設けられたレーン決定部１０２−１のレーン番号保持部１１０−１〜１１０−４にそれぞれ保持されるレーン番号を示す。より上位の段から順にレーン番号保持部１１０−１〜１１０−４に保持されるレーン番号が表される。すなわち、より上位の段にあるレーンほどセグメントデータを分配する優先順位が高い。
【０１３９】
信号Ｃ〜Ｅも同様に、チャネルＣＨ２〜４について設けられたレーン決定部１０２−２〜１０２−４のレーン番号保持部１１０−１〜１１０−４にそれぞれ保持されるレーン番号を示す。時刻ｔ１では、いずれのチャネルＣＨ１〜ＣＨ４についても、レーン番号保持部１１０−１〜１１０−４にはそれぞれレーン番号「１」〜「４」が格納されていると想定する。
【０１４０】
信号Ｆ〜Ｉは、セグメントデータを分配するレーンを指示する指示信号ｅｎ［１］〜ｅｎ［４］を示す。チャートＪ〜Ｍは、セグメントデータによる各レーンｓｉ１〜ｓｉｍの使用状態を示す。
【０１４１】
図１４において例示するように、セグメント分配部１００がＦｉＦｏメモリ４４−１〜４４−ｍを備えるとき、信号Ｆ〜Ｉは、各ＦｉＦｏメモリ４４−１〜４４−４への書き込みをそれぞれ指示する書込指示信号ｅｎ［１］〜ｅｎ［４］であってよい。このとき、チャートＪ〜Ｍは、セグメントデータによる各ＦｉＦｏメモリ４４−１〜４４−４の使用状態を示す。
【０１４２】
例えば、時刻ｔ１において、チャネルＣＨ１の１番目のセグメントデータの処理が行われる。チャネルＣＨ１についてレーンの優先順位を保持するレーン番号保持部１１０には、レーン番号「１」、「２」、「３」、「４」の順番の優先度が格納されている。
【０１４３】
レーン選択部１１３は、アクティブ状態にあるレーンのうち、レーン番号保持部１１０に保持される優先順位が最も高いレーンを選択する。時刻ｔ１では、レーンｓｉ１〜ｓｉ４はまだ他のセグメントデータに使用されていないため、全てのレーンがアクティブ状態にある。
【０１４４】
このため、レーン選択部１１３は、セグメントデータを送信するレーンとしてレーン「１」を決定する。指示信号生成部１０３は、レーンｓｉ１へのセグメントデータの分配を指示する指示信号ｅｎ［１］の値を、「分配しない」ことを示す「０」から「分配する」ことを示す「１」へ変更する。
【０１４５】
この結果、チャネルＣＨ１の１番目のセグメントデータはｓｉ１へ分配される。セグメントデータがレーンｓｉ１を使用する間、バックプレッシャ信号ＢＰ［１：４］は、このレーンへのセグメントデータの分配を禁止する。
【０１４６】
説明の簡単のため、便宜上、以下の説明において、あるレーンへのセグメントデータの分配を禁止するバックプレッシャ信号ＢＰ［１：４］は、このレーンへ分配され未だスイッチ２１への送信処理が完了していないセグメントデータが１個あれば生成される。例えば、セグメント分配部１００がＦｉＦｏメモリ４４を備える場合は、あるＦｉＦｏメモリ４４に未送信のセグメントデータが１個でも格納されていれば、このＦｉＦｏメモリ４４への書き込みを禁止するバックプレッシャ信号ＢＰが生成される。
【０１４７】
しかし、バックプレッシャ信号ＢＰ［１：４］の生成条件は、この条件に限定されるものではなく、例えば、スイッチ２１への送信処理が完了していないセグメントデータが２個以上である所定個になったとき、バックプレッシャ信号ＢＰ［１：ｍ］を生成してよい。例えば、２個以上である所定個の未送信のセグメントデータがあるＦｉＦｏメモリ４４に格納されている場合に、このＦｉＦｏメモリ４４への書き込みを禁止するバックプレッシャ信号ＢＰが生成されてもよい。
【０１４８】
優先度制御部１１４は、レーン番号「１」の優先順位が最低になるように、レーン番号保持部１１０に格納される優先順位を変更する。また優先度制御部１１４は、他のレーン番号の優先順位を繰り上げる。この結果、レーン番号保持部１１０に格納される各レーンの優先順位は、レーン番号「２」、「３」、「４」、「１」の順で高い優先順位となる。
【０１４９】
また、例えば時刻ｔ２において、チャネルＣＨ３の１番目のセグメントデータの処理が行われる。チャネルＣＨ３についてレーンの優先順位を保持するレーン番号保持部１１０には、レーン番号「１」、「２」、「３」、「４」の順番の優先度が格納されている。
【０１５０】
レーン選択部１１３は、アクティブ状態にあるレーンのうち、レーン番号保持部１１０に保持される優先順位が最も高いレーンを選択する。時刻ｔ２では、レーンｓｉ１及びｓｉ２が他のセグメントデータに使用されているため、バックプレッシャ信号ＢＰ［１］及びＢＰ［２］により、レーンｓｉ１及びｓｉ２への分配が禁止される。
【０１５１】
このため、レーン選択部１１３は、セグメントデータを送信するレーンとしてレーン「３」を決定する。指示信号生成部１０３は、レーンｓｉ３へのセグメントデータの分配を指示する指示信号ｅｎ［３］の値を、「分配しない」ことを示す「０」から「分配する」ことを示す「１」へ変更する。
【０１５２】
この結果、チャネルＣＨ３の１番目のセグメントデータはｓｉ３へ分配される。優先度制御部１１４は、レーン番号「３」の優先順位が最低になるように、レーン番号保持部１１０に格納される優先順位を変更する。また優先度制御部１１４は、他のレーン番号の優先順位を繰り上げる。この結果、レーン番号保持部１１０に格納される各レーンの優先順位は、レーン番号「１」、「２」、「４」、「３」の順で高い優先順位となる。
【０１５３】
また、例えば時刻ｔ３において、チャネルＣＨ３の２番目のセグメントデータの処理が行われる。レーン番号保持部１１０には、レーン番号「１」、「２」、「４」、「３」の順番の優先度が格納されている。時刻ｔ３では、レーンｓｉ１が他のセグメントデータに使用されているため、レーンｓｉ１への分配が禁止される。
【０１５４】
このため、レーン選択部１１３は、セグメントデータを送信するレーンとしてレーン「２」を決定する。指示信号生成部１０３は、指示信号ｅｎ［２］の値を、「分配しない」ことを示す「０」から「分配する」ことを示す「１」へ変更する。
【０１５５】
この結果、チャネルＣＨ３の２番目のセグメントデータはｓｉ２へ分配される。優先度制御部１１４は、レーン番号「２」の優先順位が最低になるように、レーン番号保持部１１０に格納される優先順位を変更し、また他のレーン番号の優先順位を繰り上げる。この結果、レーン番号保持部１１０に格納される各レーンの優先順位は、レーン番号「１」、「４」、「３」、「２」の順で高い優先順位となる。
【０１５６】
また、例えば時刻ｔ５において、チャネルＣＨ３の３番目のセグメントデータの処理が行われる。レーン番号保持部１１０には、レーン番号「１」、「４」、「３」、「２」の順番の優先度が格納されている。時刻ｔ５では、レーンｓｉ１〜ｓｉ３が他のセグメントデータに使用されているため、レーンｓｉ１〜ｓｉ３への分配が禁止される。
【０１５７】
このため、レーン選択部１１３は、セグメントデータを送信するレーンとしてレーン「４」を決定する。指示信号生成部１０３は、指示信号ｅｎ［４］の値を、「分配しない」ことを示す「０」から「分配する」ことを示す「１」へ変更する。
【０１５８】
この結果、チャネルＣＨ３の３番目のセグメントデータはｓｉ４へ分配される。優先度制御部１１４は、レーン番号「４」の優先順位が最低になるように、レーン番号保持部１１０に格納される優先順位を変更し、また他のレーン番号の優先順位を繰り上げる。この結果、レーン番号保持部１１０に格納される各レーンの優先順位は、レーン番号「１」、「３」、「２」、「４」の順で高い優先順位となる。
【０１５９】
また、例えば時刻ｔ６において、チャネルＣＨ３の４番目のセグメントデータの処理が行われる。レーン番号保持部１１０には、レーン番号「１」、「３」、「２」、「４」の順番の優先度が格納されている。時刻ｔ６では、レーンｓｉ４が他のセグメントデータに使用されているため、レーンｓｉ４への分配が禁止される。
【０１６０】
このため、レーン選択部１１３は、セグメントデータを送信するレーンとしてレーン「１」を決定する。指示信号生成部１０３は、指示信号ｅｎ［１］の値を、「分配しない」ことを示す「０」から「分配する」ことを示す「１」へ変更する。
【０１６１】
この結果、チャネルＣＨ３の４番目のセグメントデータはｓｉ１へ分配される。優先度制御部１１４は、レーン番号「１」の優先順位が最低になるように、レーン番号保持部１１０に格納される優先順位を変更し、また他のレーン番号の優先順位を繰り上げる。この結果、レーン番号保持部１１０に格納される各レーンの優先順位は、レーン番号「３」、「２」、「４」、「１」の順で高い優先順位となる。
【０１６２】
図１９及び図２０に示す順序で処理されるチャネルＣＨ１の第２〜５番目のセグメントデータ、並びにチャネルＣＨ２及びＣＨ４の第１〜４番目のセグメントデータも、同様に分配する。この結果、レーンｓｉ１〜ｓｉ４へ分配される各チャネルＣＨ１〜ＣＨ４毎のセグメントデータ数は以下の通りとなる。
【０１６３】
レーンｓｉ１に分配されるＣＨ１〜ＣＨ４のセグメントデータの数は、全て１個である。レーンｓｉ２に分配されるＣＨ１〜ＣＨ４のセグメントデータの数は、全て１個である。レーンｓｉ３に分配されるＣＨ１〜ＣＨ４のセグメントデータの数は、それぞれ２個、１個、１個及び０個である。レーンｓｉ４に分配されるＣＨ１〜ＣＨ４のセグメントデータの数は、全て１個である。
【０１６４】
このように、本実施例による図１５のセグメント分配処理制御部４２によるセグメントデータの分配方法によれば、図４のセグメント分配処理制御部４２の場合と比べて、各レーンに分配されるチャネル毎のセグメントデータ数の偏りが低減される。
【０１６５】
このため、本実施例によれば、上記偏りに起因して発生していた、同一チャネル内のセグメントデータ同士の間におけるスイッチ２１の滞留時間のバラツキが低減される。この結果、同一チャネル内のセグメントデータ同士の間におけるインタフェースカード３０へ到着するまでの遅延時間のバラツキが低減される。
【０１６６】
図２１及び２２は、図４のセグメント分配処理制御部によるセグメントデータの分配状態及び遅延時間のバラツキのシミュレーション結果である。また、図２３及び図２４は、図１５のセグメント分配処理制御部によるセグメントデータの分配状態及び遅延時間のバラツキのシミュレーション結果である。
【０１６７】
このシミュレーションでは、１つのスイッチインタフェース１２からスイッチ２１へ接続されるレーン数は８本であり、セグメントデータが８つのチャネルにグループ化されている場合を想定した。各チャネルのトラヒック量、セグメントデータ長、各ＦｉＦｏメモリ４４−１〜ＦｉＦｏメモリ４４−８がバックプレッシャ信号を出力する条件は、どちらの場合も同じである。
【０１６８】
図２１及び図２３において、８つの各プロットは、８つのチャンネルｃｈ０〜ｃｈ７に属するセグメントデータが、レーン１〜８へそれぞれ分配された数を示す。図２１及び図２３を比較すると明らかなように、図４のセグメント分配処理制御部に比べて、図１５のセグメント分配処理制御部によるシミュレーション結果の方が、各レーンに分配されるチャネル毎の分配数の偏りが低減されている。
【０１６９】
図２２及び図２４において、３つの各プロットは、各セグメントデータに生じた遅延時間の最大値、最小値及び平均値を示す。図２２と図２４との間において、縦軸の同じ指標値は同じ遅延量を示す。図２２及び図２４を比較すると明らかなように、図１５のセグメント分配処理制御部によるシミュレーション結果の方が、遅延量の最大値が低減され、遅延量のバラツキが低減されていることが分かる。
【０１７０】
図２５は、本実施例に係るセグメント分配処理制御部の第２例の概略構成図である。図１５に示す構成要素と同様の構成要素には、図１５で使用した参照符号と同じ参照符号を付する。本例のセグメント分配処理制御部４２のアクティブレーン判定部１０１−１〜１０１−ｋは、予め設定されている設定情報として、設定信号ＣＨ１−Ｌａｎｅ−ｅＮ［１：ｍ］〜ＣＨｋ−Ｌａｎｅ−ｅＮ［１：ｍ］を入力する。設定信号ＣＨ１−Ｌａｎｅ−ｅＮ［１：ｍ］〜ＣＨｋ−Ｌａｎｅ−ｅＮ［１：ｍ］を総称して設定信号ＣＨ−Ｌａｎｅ−ｅＮ［１：ｍ］と記載することがある。
【０１７１】
設定信号ＣＨ−Ｌａｎｅ−ｅＮ［１：ｍ］は、使用可能なレーンをチャネル毎に指定する信号である。アクティブレーン判定部１０１は、バックプレッシャ信号ＢＰ［１：ｍ］が分配を禁止しておらず、かつ設定信号Ｌｏａｄ  Ｓｈａｒｅ  ＥＮ［１：ｍ］及びＣＨ−Ｌａｎｅ−ｅＮ［１：ｍ］の双方が使用可と設定するレーンを、アクティブ状態のレーンと判定する。
【０１７２】
本実施例によれば、セグメントデータを分配できるレーンを、チャネル毎に指定することが可能となる。この結果、各チャネルのセグメントデータがそれぞれ使用するレーンを分離することが可能となる。
【０１７３】
図１０の（Ｂ）の参照符号６８に示す様な、出力バッファ２２−２におけるセグメントの輻輳は、複数のチャネルのセグメントデータが同じスイッチ２１の同じ出力バッファ２２−２に格納されることによっても発生する。本実施例によれば、各チャネルのセグメントデータがそれぞれ使用するレーン、すなわちスイッチ２１を分離することが可能となるため、スイッチ２１の出力バッファ２２−１〜２２−４における輻輳が低減される。これによって、スイッチ２１における滞在時間のバラツキが低減される。
【０１７４】
なお、使用するスイッチ２１を、インタフェースカード１０によって分離するように設定信号ＣＨ−Ｌａｎｅ−ｅＮ［１：ｍ］の値を設定してもよい。
【０１７５】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
【０１７６】
（付記１）
フレームを分割した複数のセグメントデータを前記フレームの宛先へそれぞれスイッチングする複数のスイッチへ、前記複数のセグメントデータをそれぞれ分配するセグメントデータ処理回路であって、
前記セグメントデータがそれぞれ属するグループ毎に前記複数のスイッチ間の優先度を記憶する優先度記憶部と、
受信した前記セグメントデータが属するグループを識別するグループ識別部と、
前記セグメントデータのグループについて記憶される優先度が所定条件以上のスイッチを、前記セグメントデータの分配先として選択するスイッチ選択部と、
選択された前記スイッチの前記セグメントデータのグループについて記憶された優先度を下げる優先度制御部と、
を備えるセグメントデータ処理回路。
【０１７７】
（付記２）
前記優先度制御部は、選択された前記スイッチの前記セグメントデータのグループについて記憶された優先度を最低の優先度にする付記１に記載のセグメントデータ処理回路。
【０１７８】
（付記３）
前記セグメントデータを分配できるスイッチを前記グループ毎に指定する指定信号に従って、前記セグメントデータを分配できる前記スイッチを判定する分配先スイッチ判定部を備え、
前記スイッチ選択部は、前記セグメントデータの分配先として選択するスイッチを、前記セグメントデータを分配できるスイッチから選択する付記１又は２に記載のセグメントデータ処理回路。
【０１７９】
（付記４）
前記フレームは、時分割多重通信において伝送される同期フレームである付記１〜３のいずれか一項に記載のセグメントデータ処理回路。
【０１８０】
（付記５）
付記１〜４のいずれか一項に記載のセグメントデータ処理回路と、
前記フレームを受信する受信部と、
受信された前記フレームを分割して前記複数のセグメントデータを生成するフレーム分割部と、を備え、
前記セグメントデータ処理回路は、前記フレーム分割部により生成された前記複数のセグメントデータのそれぞれをスイッチングさせるスイッチを選択するインタフェースユニット。
【０１８１】
（付記６）
付記４に記載のインタフェースユニットとしての第１インタフェースユニットと、
前記複数のスイッチと、
第２インタフェースユニットと、を備え、
前記第２インタフェースユニットは、前記スイッチから受信した前記セグメントデータをフレームに組み立てるフレーム組立部と、組み立てた前記フレームを送信する送信部と、を有するフレーム伝送装置。
【０１８２】
（付記７）
フレームを分割した複数のセグメントデータを前記フレームの宛先へそれぞれスイッチングする複数のスイッチへ、前記複数のセグメントデータをそれぞれ分配するセグメントデータの分配方法であって、
前記セグメントデータがそれぞれ属するグループ毎に前記複数のスイッチ間の優先度を所定の優先度記憶部に記憶し、
受信した前記セグメントデータが属するグループを識別し、
前記セグメントデータのグループについて記憶される優先度が所定条件以上のスイッチを、前記セグメントデータの分配先として選択し、
選択された前記スイッチの前記セグメントデータのグループについて記憶された優先度を下げる、セグメントデータの分配方法。
【符号の説明】
【０１８３】
１    フレーム伝送装置
１０、１０−１〜１０−ｎ、３０、３０−１〜３０−ｎ    インタフェースカード
１２、１２−１〜１２−ｎ    スイッチインタフェース
２０    スイッチカード
２１、２１−１〜２１−ｍ    スイッチ
４１    チャネル識別部
１１０−１〜１１０−ｍ    レーン番号保持部
１１３    レーン選択部
１１４    優先度制御部
【図１】
0005509733.tif 000002
【図２】
0005509733.tif 000003
【図３】
0005509733.tif 000004
【図４】
0005509733.tif 000005
【図５】
0005509733.tif 000006
【図６】
0005509733.tif 000007
【図７】
0005509733.tif 000008
【図８】
0005509733.tif 000009
【図９】
0005509733.tif 000010
【図１０】
0005509733.tif 000011
【図１１】
0005509733.tif 000012
【図１２】
0005509733.tif 000013
【図１３】
0005509733.tif 000014
【図１４】
0005509733.tif 000015
【図１５】
0005509733.tif 000016
【図１６】
0005509733.tif 000017
【図１７】
0005509733.tif 000018
【図１８】
0005509733.tif 000019
【図１９】
0005509733.tif 000020
【図２０】
0005509733.tif 000021
【図２１】
0005509733.tif 000022
【図２２】
0005509733.tif 000023
【図２３】
0005509733.tif 000024
【図２４】
0005509733.tif 000025
【図２５】
0005509733.tif 000026