(57)【特許請求の範囲】
【請求項１】
論理回路と、
電源回路と、
を含み、
第１のモードでは、前記電源回路は、第１のクロックに基づく周波数の非直流の電源電圧を前記論理回路に供給し、前記論理回路は、前記非直流の電源電圧が供給されると共に前記第１のクロックが入力されることで断熱的回路動作を行い、
第２のモードでは、前記電源回路は、直流の電源電圧を前記論理回路に供給し、前記論理回路は、前記直流の電源電圧が供給されると共に前記第１のクロックよりも周波数が高い第２のクロックが入力されることで非断熱的回路動作を行うことを特徴とする回路装置。
【請求項２】
請求項１において、
前記論理回路のテストにおいて前記断熱的回路動作のテストを行う場合には前記第１のモードに設定され、前記論理回路のテストにおいて通常のテストを行う場合には前記第２のモードに設定されることを特徴とする回路装置。
【請求項３】
請求項２において、
前記第２のモードにおける前記通常のテストは、
前記論理回路をクロック停止状態に設定して行われるＤＣテストを含むことを特徴とする回路装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記論理回路は、
通常動作において前記第１のモードに設定された場合には、前記断熱的回路動作により前記第２のモードでの消費電力よりも低消費電力で動作し、
通常動作において前記第２のモードに設定された場合には、前記非断熱的回路動作により前記第１のモードでの動作速度よりも高速で動作することを特徴とする回路装置。
【請求項５】
請求項４において、
前記論理回路には、
前記第２のモードでは、前記第１のモードにおいて入力される第１のクロックより高周波数の第２のクロックが入力されることを特徴とする回路装置。
【請求項６】
請求項４または５において、
前記論理回路は、
前記通常動作においてクロック停止状態に設定される場合には、前記第２のモードに設定されることを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第１のモードから前記第２のモードに切り替える場合には、前記論理回路に入力されるクロックが停止されてから前記第２のモードに切り替えられることを特徴とする回路装置。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第２のモードから前記第１のモードに切り替える場合には、前記第１のモードに切り替えられた後に、前記電源回路が供給する前記非直流の電源電圧が定常状態となるまで前記論理回路に入力されるクロックが停止されることを特徴とする回路装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記電源回路は、
前記第１のモードでは、共振により生成された第１の電源電圧と第２の電源電圧を前記非直流の電源電圧として前記論理回路に供給することを特徴とする回路装置。
【請求項１０】
請求項９において、
前記第１の電源電圧と前記第２の電源電圧は、１つの共振回路の共振により生成され、
前記１つの共振回路は、キャパシターと、第１のインダクターと、第２のインダクターと、により構成され、
前記電源回路は、
前記１つの共振回路の第１の出力ノードから前記第１の電源電圧を出力し、第２の出力ノードから前記第２の電源電圧を出力し、
前記キャパシターは、
前記第１の出力ノードと前記第２の出力ノードの間に設けられ、
前記第１のインダクターの一端は、
前記第１の出力ノードに接続され、
前記第２のインダクターの一端は、
前記第２の出力ノードに接続されることを特徴とする回路装置。
【請求項１１】
請求項９において、
前記第１の電源電圧は、第１の共振回路の共振により生成され、
前記第２の電源電圧は、第２の共振回路の共振により生成され、
前記第１の共振回路は、第１のキャパシターと、第１のインダクターと、により構成され、
前記第２の共振回路は、第２のキャパシターと、第２のインダクターと、により構成され、
前記電源回路は、
前記第１の共振回路の第１の出力ノードから前記第１の電源電圧を出力し、
前記第２の共振回路の第２の出力ノードから前記第２の電源電圧を出力し、
前記第１のキャパシターは、
前記第１の出力ノードと接地ノードとの間に設けられ、
前記第１のインダクターの一端は、
前記第１の出力ノードに接続され、
前記第２のキャパシターは、
前記第２の出力ノードと前記接地ノードとの間に設けられ、
前記第２のインダクターの一端は、
前記第２の出力ノードに接続されることを特徴とする回路装置。
【請求項１２】
請求項１０または１１において、
前記電源回路は、
前記第２のモードでは、前記直流の電源電圧として、前記第１のノードから第１の直流電圧を出力し、前記第２のノードから第２の直流電圧を出力することを特徴とする回路装置。
【請求項１３】
請求項１２において、
前記電源回路は、
第１の基準電圧生成回路と、
第２の基準電圧生成回路と、
を有し、
前記第１のモードでは、前記第１の基準電圧生成回路は、前記第１のインダクターの他端に対して前記第１の電源電圧の基準電圧を供給し、前記第２の基準電圧生成回路は、前記第２のインダクターの他端に対して前記第２の電源電圧の基準電圧を供給し、
前記第２のモードでは、前記第１の基準電圧生成回路は、前記第１のインダクターの他端を非駆動状態にし、前記第２の基準電圧生成回路は、前記第２のインダクターの他端を非駆動状態にすることを特徴とする回路装置。
【請求項１４】
請求項１３において、
前記電源回路は、
前記第１の出力ノードと第１の直流電源との間に設けられた第１のトランジスターと、
前記第２の出力ノードと第２の直流電源との間に設けられた第２のトランジスターと、
を有し、
前記第１のモードでは、前記第１のトランジスターと前記第２のトランジスターはオフし、
前記第２のモードでは、前記第１のトランジスターと前記第２のトランジスターはオンし、前記第１の出力ノードは前記第１の直流電圧に設定され、前記第２の出力ノードは前記第２の直流電圧に設定されることを特徴とする回路装置。
【請求項１５】
請求項１乃至１４のいずれかに記載の回路装置を含むことを特徴とする電子機器。
【請求項１６】
論理回路に電源電圧を供給する電源供給方法であって、
第１のモードでは、第１のクロックに基づく周波数の非直流の電源電圧を前記論理回路に供給し、前記論理回路は、前記非直流の電源電圧が供給されると共に前記第１のクロックが入力されることで断熱的回路動作を行い、
第２のモードでは、直流の電源電圧を前記論理回路に供給し、前記論理回路は、前記直流の電源電圧が供給されると共に前記第１のクロックよりも周波数が高い第２のクロックが入力されることで非断熱的回路動作を行うことを特徴とする電源供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、電子機器及び電源供給方法等に関する。
【背景技術】
【０００２】
論理回路の消費電力を抑制する技術として、断熱的論理回路が知られている（例えば、特許文献１に記載の技術）。この断熱的論理回路では、電源電圧を変化させることでトランジスターのドレイン損失での電力消費を抑制する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３２５０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、断熱的論理回路では、直流電源を用いた非断熱的回路動作（ＣＭＯＳ動作）に切り替えて動作させたい場合がある。例えば、断熱的論理回路のテスト手法が確立されていないという課題がある。具体的には、ＣＭＯＳ論理回路の場合、ＤＣテスト法等のロバストなテスト手法が確立されている。ＣＭＯＳ論理回路におけるＤＣテストとしては、例えばＤＣテスト法故障モードに基づく故障シミュレーションやテストベクタの自動生成法、ＩＤＤＱテスト（動作停止時のＩＤＤテスト）等がある。一方、断熱的論理回路では、このようなテスト手法がまだ開発されておらず、断熱的回路動作のみではロバストなテストを行うことが困難である。
【０００５】
また、断熱的論理回路では、信号の伝播が電源電圧が増加しつつある期間に限られるため、一般的にＣＭＯＳ論理回路と比べて動作が遅くなるという課題がある。また、断熱的論理回路では、動作停止状態における電力削減が困難であるという課題がある。すなわち、ＣＭＯＳ論理回路ではクロックを止めて回路をスリープ状態にすることが容易である。一方、断熱的論理回路では、動作時においてＣＭＯＳ論理回路より低電力化が可能であるが、動作停止時においてＣＭＯＳ論理回路のスリープ状態ほどの電力削減が困難であるという課題がある。
【０００６】
また、断熱的回路動作と非断熱的回路動作（ＣＭＯＳ動作）の切り替えにおいて、電源電圧が不安定となるという課題がある。すなわち、切り替え時に共振回路の起動・停止が必要になり、共振回路の出力が安定になるまでの間、電源電圧が不安定となってしまう。この電源電圧が不安定な期間のもたらす問題を避けるには、切り替えを電源の再投入として扱い初期リセットから回路動作を再開する方法もあると考えられるが、モードの切り替えによっても論理回路動作が継続できることが望ましい。
【０００７】
また、共振回路と断熱的論理回路の間での電力回生の効率低下を抑止するという課題がある。すなわち、断熱的回路動作と非断熱的回路動作の切り替えでは、電源回路に何らかの切り替えの要素を必要とする。そのため、切り替え要素を加えたとしても、共振回路と断熱的論理回路の間での電力回生の効率が低下しないようにする必要がある。そのためには、共振回路と断熱的論理回路の間に入る電力損失の原因となる要素が少ないことが望ましい。
【０００８】
本発明の幾つかの態様によれば、断熱的回路動作と非断熱的回路動作を切り替え可能である回路装置、電子機器及び電源供給方法等を提供できる。例えば、本発明の幾つかの態様によれば、非断熱的回路動作（ＣＭＯＳ動作）では、高速性やスリープ状態での電力削減、テスト性向上が実現でき、断熱的回路動作では、低電力動作が実現できる回路装置、電子機器及び電源供給方法等を提供できる。
【課題を解決するための手段】
【０００９】
本発明の一態様は、論理回路と、電源回路と、を含み、第１のモードでは、前記電源回路は、非直流の電源電圧を前記論理回路に供給し、前記論理回路は、前記非直流の電源電圧が供給されることで断熱的回路動作を行い、第２のモードでは、前記電源回路は、直流の電源電圧を前記論理回路に供給し、前記論理回路は、前記直流の電源電圧が供給されることで非断熱的回路動作を行う回路装置に関係する。
【００１０】
本発明の一態様によれば、第１のモードでは、非直流の電源電圧が論理回路に供給されることで、論理回路の断熱的回路動作が行われる。第２のモードでは、直流の電源電圧が論理回路に供給されることで、論理回路の非断熱的回路動作が行われる。これにより、断熱的回路動作と非断熱的回路動作の切り替え等が可能になる。
【００１１】
また、本発明の一態様では、前記論理回路のテストにおいて前記断熱的回路動作のテストを行う場合には前記第１のモードに設定され、前記論理回路のテストにおいて通常のテストを行う場合には前記第２のモードに設定されてもよい。
【００１２】
このようにすれば、断熱的回路動作が行われる第１のモードにおいて、論理回路の断熱的回路動作のテストを行うことができる。また、非断熱的回路動作が行われる第２のモードにおいて、通常のテストにより論理回路のテストを行うことができる。例えば、第２のモードにおいて、通常のＣＭＯＳ論理回路のテスト手法によるロバストなテストを行うことで、第１のモードでは、断熱的回路動作のテストを断熱的動作に限って簡単に行うことができる。
【００１３】
また、本発明の一態様では、前記第２のモードにおける前記通常のテストは、前記論理回路をクロック停止状態に設定して行われるＤＣテストを含んでもよい。
【００１４】
このようにすれば、第２のモードにおける通常のテストにおいて、論理回路をクロック停止状態に設定して行われるＤＣテストを行うことができる。例えば、第２のモードでは、通常のＣＭＯＳ論理回路におけるＩＤＤＱテストを含むＤＣテストを行うことができる。
【００１５】
また、本発明の一態様では、前記論理回路は、通常動作において前記第１のモードに設定された場合には、前記断熱的回路動作により前記第２のモードでの消費電力よりも低消費電力で動作し、通常動作において前記第２のモードに設定された場合には、前記非断熱的回路動作により前記第１のモードでの動作速度よりも高速で動作してもよい。
【００１６】
このようにすれば、通常動作において第１のモードに設定されることで、断熱的回路動作により第２のモードでの消費電力よりも低消費電力で動作できる。また、通常動作において第２のモードに設定されることで、非断熱的回路動作により第１のモードでの動作速度よりも高速で動作できる。例えば、非断熱的回路動作としてＣＭＯＳ動作を行う場合、第１のモードに設定し通常動作状態にすれば、断熱的回路動作により、ＣＭＯＳ動作よりも低消費電力にできる。
【００１７】
また、本発明の一態様では、前記論理回路には、前記第２のモードでは、前記第１のモードにおいて入力される第１のクロックより高周波数の第２のクロックが入力されてもよい。
【００１８】
このようにすれば、第２のモードに設定された場合に、第１のモードでの動作速度よりも高速で動作できる。例えば、第２のモードに設定すれば、第１のモードでの動作速度よりも高速なＣＭＯＳ回路と同様の高速動作が可能になる。
【００１９】
また、本発明の一態様では、前記論理回路は、前記通常動作においてクロック停止状態に設定される場合には、前記第２のモードに設定されてもよい。
【００２０】
このようにすれば、論理回路に直流の電源電圧が供給される第２のモードにおいて、論理回路をスリープ状態に設定することもできる。
【００２１】
また、本発明の一態様では、前記第１のモードから前記第２のモードに切り替える場合には、前記論理回路に入力されるクロックが停止されてから前記第２のモードに切り替えてもよい。
【００２２】
このようにすれば、第１のモードから第２のモードに切り替える場合に、論理回路に入力されるクロックが停止されてから第２のモードに切り替えることができる。クロックが停止されることで論理回路の動作が止まるため、例えば、電源の不安定による誤動作を無くし、第２のモードに切り替えた後も動作を継続することが可能になる。
【００２３】
また、本発明の一態様では、前記第２のモードから前記第１のモードに切り替える場合には、前記第１のモードに切り替えられた後に、前記電源回路が供給する前記非直流の電源電圧が定常状態となるまで前記論理回路に入力されるクロックが停止されてもよい。
【００２４】
このようにすれば、第２のモードから第１のモードに切り替える場合に、第１のモードに切り替えられた後に、非直流の電源電圧が定常状態となるまで論理回路に入力されるクロックを停止できる。クロックが停止されることで論理回路の動作が止まるため、例えば、電源の不安定による誤動作を無くし、第１のモードに切り替えた後も動作を継続することが可能になる。
【００２５】
また、本発明の一態様では、前記電源回路は、前記第１のモードでは、共振により生成された第１の電源電圧と第２の電源電圧を前記非直流の電源電圧として前記論理回路に供給してもよい。
【００２６】
このようにすれば、第１のモードにおいて、共振により第１の電源電圧と第２の電源電圧を生成できる。そして、その第１の電源電圧と第２の電源電圧を非直流の電源電圧として論理回路に供給できる。
【００２７】
また、本発明の一態様では、前記第１の電源電圧と前記第２の電源電圧は、１つの共振回路の共振により生成され、前記１つの共振回路は、キャパシターと、第１のインダクターと、第２のインダクターと、により構成され、前記電源回路は、前記１つの共振回路の第１の出力ノードから前記第１の電源電圧を出力し、第２の出力ノードから前記第２の電源電圧を出力し、前記キャパシターは、前記第１の出力ノードと前記第２の出力ノードの間に設けられ、前記第１のインダクターの一端は、前記第１の出力ノードに接続され、前記第２のインダクターの一端は、前記第２の出力ノードに接続されてもよい。
【００２８】
また、本発明の一態様では、前記第１の電源電圧は、第１の共振回路の共振により生成され、前記第２の電源電圧は、第２の共振回路の共振により生成され、前記第１の共振回路は、第１のキャパシターと、第１のインダクターと、により構成され、前記第２の共振回路は、第２のキャパシターと、第２のインダクターと、により構成され、前記電源回路は、前記第１の共振回路の第１の出力ノードから前記第１の電源電圧を出力し、前記第２の共振回路の第２の出力ノードから前記第２の電源電圧を出力し、前記第１のキャパシターは、前記第１の出力ノードと接地ノードとの間に設けられ、前記第１のインダクターの一端は、前記第１の出力ノードに接続され、前記第２のキャパシターは、前記第２の出力ノードと前記接地ノードとの間に設けられ、前記第２のインダクターの一端は、前記第２の出力ノードに接続されてもよい。
【００２９】
これらの本発明の一態様によれば、共振により第１の電源電圧と第２の電源電圧を生成する共振回路を構成できる。
【００３０】
また、本発明の一態様では、前記電源回路は、前記第２のモードでは、前記直流の電源電圧として、前記第１のノードから第１の直流電圧を出力し、前記第２のノードから第２の直流電圧を出力してもよい。
【００３１】
このようにすれば、第１のモードにおいて、非直流の電源電圧として第１の電源電圧と第２の電源電圧を出力し、第２のモードにおいて、直流の電源電圧として第１の直流電圧と第２の直流電圧を出力できる。
【００３２】
また、本発明の一態様では、前記電源回路は、第１の基準電圧生成回路と、第２の基準電圧生成回路と、を有し、前記第１のモードでは、前記第１の基準電圧生成回路は、前記第１のインダクターの他端に対して前記第１の電源電圧の基準電圧を供給し、前記第２の基準電圧生成回路は、前記第２のインダクターの他端に対して前記第２の電源電圧の基準電圧を供給し、前記第２のモードでは、前記第１の基準電圧生成回路は、前記第１のインダクターの他端を非駆動状態にし、前記第２の基準電圧生成回路は、前記第２のインダクターの他端を非駆動状態にしてもよい。
【００３３】
このようにすれば、第１のモードにおいて、第１のインダクターの他端に第１の基準電圧を供給し、第２のインダクターの他端に第２の基準電圧を供給できる。また、第２のモードにおいて、第１のインダクターの他端と第２のインダクターの他端を非駆動状態にできる。
【００３４】
また、本発明の一態様では、前記電源回路は、前記第１の出力ノードと第１の直流電源との間に設けられた第１のトランジスターと、前記第２の出力ノードと第２の直流電源との間に設けられた第２のトランジスターと、を有し、前記第１のモードでは、前記第１のトランジスターと前記第２のトランジスターはオフし、前記第２のモードでは、前記第１のトランジスターと前記第２のトランジスターはオンし、前記第１の出力ノードは前記第１の直流電圧に設定され、前記第２の出力ノードは前記第２の直流電圧に設定されてもよい。
【００３５】
このようにすれば、第２のモードにおいて、第１のトランジスターと第２のトランジスターはオンすることで、第１の出力ノードを第１の直流電圧に設定し、第２の出力ノードは第２の直流電圧に設定できる。
【００３６】
また、本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。
【００３７】
また、本発明の他の態様は、論理回路に電源電圧を供給する電源供給方法であって、第１のモードでは、非直流の電源電圧を前記論理回路に供給し、前記論理回路は、前記非直流の電源電圧が供給されることで断熱的回路動作を行い、第２のモードでは、直流の電源電圧を前記論理回路に供給し、前記論理回路は、前記直流の電源電圧が供給されることで非断熱的回路動作を行う電源供給方法に関係する。
【図面の簡単な説明】
【００３８】
【図１】本実施形態の回路装置の構成例。
【図２】断熱的論理回路の構成例。
【図３】断熱的回路動作の電圧波形例。
【図４】電源回路の構成例。
【図５】本実施形態の動作説明図。
【図６】本実施形態の第１の動作波形例。
【図７】電源回路の第１の詳細な構成例。
【図８】ＳＣレギュレーターの第１の詳細な構成例。
【図９】電源回路の第２の詳細な構成例。
【図１０】ＳＣレギュレーターの第２の詳細な構成例。
【図１１】本実施形態の第２の動作波形例。
【図１２】単共振回路の第１の詳細な構成例。
【図１３】単共振回路の第１の詳細な構成例の電圧波形例。
【図１４】単共振回路の第２の詳細な構成例。
【図１５】単共振回路の第３の詳細な構成例。
【図１６】単共振回路の第４の詳細な構成例。
【図１７】二共振回路の第１の詳細な構成例。
【図１８】二共振回路の第２の詳細な構成例。
【図１９】二共振回路の第３の詳細な構成例。
【図２０】二共振回路の第４の詳細な構成例。
【図２１】二共振回路の第５の詳細な構成例。
【図２２】二共振回路の第６の詳細な構成例。
【図２３】カップリングされた二共振回路の第１の詳細な構成例。
【図２４】カップリングされた二共振回路の第２の詳細な構成例。
【図２５】カップリングされた二共振回路の第３の詳細な構成例。
【図２６】基準電圧生成回路の第４の詳細な構成例。
【図２７】基準電圧生成回路の第３の詳細な構成例。
【図２８】カップリングされた二共振回路の第４の詳細な構成例。
【図２９】カップリングされた二共振回路の第５の詳細な構成例。
【図３０】自励発振する共振回路の構成例。
【図３１】電子機器の構成例。
【発明を実施するための形態】
【００３９】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４０】
１．断熱的論理回路
上述のように、断熱的論理回路であっても、ＣＭＯＳ論理回路に選択的に切り替え可能にできれば、テストの容易化等を図れる。この点、本実施形態の断熱的論理回路（広義には、論理回路）は、直流電源で動作させれば通常のＣＭＯＳ論理回路と同じ構成である。そのため、本実施形態では、非直流電源を供給する断熱モード（第１のモード）と直流電源を供給する非断熱モード（第２のモード）を切り替えることで、断熱的回路動作と非断熱的回路動作を容易に切り替えることができる。
【００４１】
まず、図１〜図３を用いて、本実施形態の断熱的回路動作（断熱モード）について説明し、断熱的論理回路を通常の論理回路で構成可能であることについて説明する。図１には、本実施形態の回路装置の構成例を示す。この構成例は、電源回路１００、断熱的論理回路２００（断熱回路）を含む。なお、本実施形態はこの構成例に限定されず、その構成要素の一部を省略したり、他の構成要素を追加する等の種々の変形実施が可能である。
【００４２】
電源回路１００は、第１の電源電圧ＶＰ（第１の出力電圧）と第２の電源電圧ＶＭ（第２の出力電圧）を断熱的論理回路に対して供給する。断熱モードでは、電源電圧ＶＰ、ＶＭは、時間的に変化する非直流の電圧（周期的に変化する電圧、交流電圧）である。
【００４３】
より具体的には、非直流の電源電圧ＶＰ、ＶＭは、異なる基準電圧を基準として周期的に電圧が変化する電圧である。例えば、電源回路１００は、共振回路（例えばＬＣ共振回路）で構成され、クロックＣＫに基づく周波数（例えばＣＫと同一周波数）の電源電圧ＶＰ、ＶＭを生成する。ここで、クロックＣＫは、図示しない制御回路等から入力される。あるいは、電源回路１００が図示しないクロック生成回路を含み、そのクロック生成回路からクロックＣＫが供給されてもよい。自励発振回路（例えばＬＣ共振回路）により電源電圧ＶＰ、ＶＭが生成される場合には、その自励発振回路がクロックＣＫを生成してもよい。例えば、このクロックＣＫは、図１２等で後述する共振回路の励振用クロックに用いられる。
【００４４】
断熱的論理回路２００は、電源回路１００からの電源電圧ＶＰ、ＶＭを受けて、断熱的回路動作または非断熱的回路動作を行う。具体的には、断熱モードでは、断熱的論理回路２００は、論理回路のトランジスターのオン抵抗と負荷容量によって決まる時定数よりも十分長い周期（傾き）で変化する電源電圧を用い、論理回路における熱損失を抑制する断熱的充放電を行う。また、断熱的論理回路２００は、論理回路の負荷容量（例えばゲート容量や配線容量）に充放電するチャージを、電力を蓄積して回生できる電源回路を用いることで低消費電力化を行う。
【００４５】
より具体的には、断熱的論理回路２００の論理回路には、電源電圧ＶＰ、ＶＭに同期（例えば周波数同期、位相同期）した入力信号が入力される。例えば、断熱的論理回路２００には、上述のクロックＣＫが入力される。そして、論理回路の入力信号としてクロックＣＫに同期した信号が入力されることで、電源電圧ＶＰ、ＶＭに同期した入力信号が論理回路に入力される。この入力信号の周波数は、例えばクロックＣＫと同一の周波数や、クロックＣＫの周波数の整数分の１の周波数であり、例えば１０ｋＨｚ〜１ＭＨｚの範囲内の周波数である。
【００４６】
例えば、断熱的論理回路２００は、インバーターやＡＮＤ回路、ＯＲ回路等の論理ゲート（組み合わせ論理回路）により構成される。また、断熱的論理回路２００は、フリップフロップ回路やラッチ回路等の保持回路（記憶回路）を含んでもよい。そして、論理ゲートと保持回路により順序回路が構成されてもよい。なお、断熱的論理回路２００は、断熱的回路動作を行う回路のみで構成されてもよく、断熱的回路動作を行う回路と非断熱的回路動作（通常の論理回路動作、ＣＭＯＳ回路動作）を行う回路が混在して構成されてもよい。
【００４７】
図２に、断熱的論理回路２００の詳細な構成例を示す。この構成例は、ＰＭＯＳトランジスターＰＭ１、ＰＭ２（広義には第１導電型トランジスター）、ＮＭＯＳトランジスターＮＭ１、ＮＭ２（広義には第２導電型トランジスター）を含む。なお、以下では、断熱的論理回路２００に含まれることができる論理回路のうち、２段のインバーターを例に説明する。但し、本実施形態では、断熱的論理回路２００が他の論理回路を含んでもよい。
【００４８】
具体的には、トランジスターＰＭ１とＮＭ１は前段のインバーターを構成し、トランジスターＰＭ２とＮＭ２は後段のインバーターを構成する。すなわち、トランジスターＰＭ１、ＰＭ２のソース端子には、第１の電源供給ノードＮＶＰが接続され、トランジスターＮＭ１、ＮＭ２のソース端子には、第２の電源供給ノードＮＶＭが接続される。トランジスターＰＭ１、ＮＭ１のゲート端子には、入力ノードＮＶＩが接続され、ドレイン端子には、出力ノードＮＱ１が接続される。トランジスターＰＭ２、ＮＭ２のゲート端子には、出力ノードＮＱ１が接続され、ドレイン端子には、出力ノードＮＱ２が接続される。そして、電源供給ノードＮＶＰ、ＮＶＭには、電源回路１００からの電源電圧ＶＰ、ＶＭが供給される。入力ノードＮＶＩには、入力信号ＶＩＮが供給される。
【００４９】
なお、図２に示すように、トランジスターＰＭ１、ＰＭ２のウェル（または、サブストレート）には、直流電圧ＶＤＤが供給され、トランジスターＮＭ１、ＮＭ２のサブストレート（ウェル）には、グランド電圧ＶＳＳが供給される。あるいは、トランジスターＰＭ１、ＰＭ２のウェルには、電源電圧ＶＰが供給されてもよく、トランジスターＮＭ１、ＮＭ２のサブストレートには、電源電圧ＶＭが供給されてもよい。
【００５０】
図３に、本実施形態の断熱的回路動作の電圧波形例を示す。なお以下では、説明を簡単にするために、電源電圧ＶＰの基準電圧ＶＲ１（第１の基準電圧）が３／４・ＶＤＤであり、電源電圧ＶＭの基準電圧ＶＲ２（第２の基準電圧）が１／４・ＶＤＤであり、ＶＰとＶＭが正弦波であり、断熱的論理回路２００が２段のインバーターである場合を例に説明する。
【００５１】
図３のＨ１に示すように、電源電圧ＶＰとして、３／４・ＶＤＤを基準（中心電圧）とする振幅１／４・ＶＤＤの正弦波が供給される。Ｈ２に示すように、電源電圧ＶＭとして、１／４・ＶＤＤを基準とする振幅１／４・ＶＤＤの正弦波が供給される。この電源電圧ＶＰの正弦波とＶＭの正弦波は、位相が１８０°異なっている。そして、Ｈ３に示すように、入力電圧ＶＩＮとしてローレベル（ＶＳＳ）が入力された場合には、Ｈ４に示すように、前段のインバーターの出力電圧ＶＱ１として電源電圧ＶＰが出力され、Ｈ５に示すように、後段のインバーターの出力電圧ＶＱ２として電源電圧ＶＭが出力される。一方、Ｈ６に示すように、入力電圧ＶＩＮとしてハイレベル（ＶＤＤ）が入力された場合には、Ｈ７に示すように、出力電圧ＶＱ１として電源電圧ＶＭが出力され、Ｈ８に示すように、出力電圧ＶＱ２として電源電圧ＶＰが出力される。
【００５２】
このように本実施形態では、正弦波（非直流）の電源電圧ＶＰ、ＶＭが供給されることで、通常のインバーター等で構成される断熱的論理回路２００の断熱的回路動作が可能になる。そのため、本実施形態では、電源電圧ＶＰ、ＶＭを正弦波と直流で切り替えることで、断熱的回路動作と非断熱的回路動作を切り替えることができる。
【００５３】
２．構成例
図４に、非直流の電源電圧と直流の電源電圧を切り替えることができる電源回路の構成例を示す。この構成例は、基準電圧生成回路１１０、共振回路１２０、セレクター１５０、制御回路１６０を含む。なお以下では、断熱的回路動作に用いる電源電圧を共振回路により生成する場合を例に説明するが、本実施形態では、他の手法により断熱的回路動作に用いる電源電圧を生成してもよい。ここで、本実施形態の電源回路はこの構成例に限定されず、その構成要素の一部（例えば基準電圧生成回路、制御回路）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【００５４】
図４に示す電源回路１００は、断熱的論理回路２００に対して非直流の電源電圧ＶＰ、ＶＭを供給する断熱モード（第１のモード）、及び断熱的論理回路２００に対して直流の電源電圧ＶＰ、ＶＭを供給する非断熱モード（第２のモード）で動作する。
【００５５】
具体的には、基準電圧生成回路１１０は、第１の基準電圧ＶＲ１と、第１の基準電圧ＶＲ１とは電圧の異なる第２の基準電圧ＶＲ２を出力する。この基準電圧ＶＲ１、ＶＲ２は、共振回路１２０が出力する非直流の電圧ＶＰＫ、ＶＭＫの基準となる電圧である。例えば、基準電圧生成回路１１０はチャージポンプ回路で構成できる。あるいは、基準電圧生成回路１１０はドライバーで構成されてもよく、そのドライバーが、基準電圧ＶＲ１、ＶＲ２に対応するデューティーでハイレベル（ＶＤＤ）とローレベル（ＶＳＳ）を高い周波数（例えば、電源電圧の周波数よりも高い周波数）で出力することで、後段の共振回路のフィルター特性とあいまって実効的に（実効値として）基準電圧ＶＲ１、ＶＲ２を生成してもよい。
【００５６】
共振回路１２０は、第１の電源電圧ＶＰＫ及び第２の電源電圧ＶＭＫを出力する。上述のように、共振回路１２０が生成する電源電圧ＶＰＫ、ＶＭＫは、基準電圧ＶＲ１、ＶＲ２を基準として周期的に変化する電源電圧である。具体的には、電源電圧ＶＰＫ、ＶＭＫは、正弦波、矩形波、台形波、三角波等が周期的に繰り返される電圧波形を有する。そして、電源電圧ＶＰ、ＶＭは、第３の基準電圧（例えば（ＶＲ１＋ＶＲ２）／２）を基準として線対称な電圧波形を有する。あるいは、電源電圧ＶＰＫ、ＶＭＫは、逆相の電圧波形を有してもよい。例えば、共振回路１２０は、図１２等で後述するように１つの共振回路（単共振回路）で構成されてもよく、図１７等で後述するように２つの共振回路（二共振回路）で構成されてもよい。例えば、共振回路１２０は、ＬＣ電流励振回路やＬＣ電圧励振回路、ＬＣ双安定発振回路、水晶振動子やセラミック振動子のような電気機械的共振を使った発振回路等によって構成できる。
【００５７】
セレクター１５０は、断熱モードでは、非直流の電源電圧ＶＰＫ、ＶＭＫを電源電圧ＶＰ、ＶＭ（第１、第２の出力電圧）として出力する。非断熱モードでは、直流の電源電圧ＶＤＤ、ＶＳＳ（第１、第２の直流電圧）を電源電圧ＶＰ、ＶＭとして出力する。具体的には、セレクター１５０には、制御回路１６０からの選択信号ＳＥＬが入力され、セレクター１５０は、この選択信号ＳＥＬに基づいて電源電圧ＶＰ、ＶＭを選択する。例えば、セレクター１５０は、電源電圧ＶＰ、ＶＭを選択する第１、第２のスイッチ素子ＳＷ１、ＳＷ２（第１、第２のスイッチ回路）を含む。
【００５８】
制御回路１６０は、電源回路１００の各構成要素の制御や、モード切り替え制御、断熱的論理回路２００へのクロックＣＫの供給を行う。具体的には、制御回路１６０は、基準電圧生成回路１１０へのクロック（例えばクロックＣＫとは異なるクロック）の供給・停止を制御したり、共振回路の発振開始・停止を制御したりする。また、制御回路１６０は、例えばマイクロコントローラー（外部のホスト）等からのレジスター設定に基づいてモード切り替え制御を行う。より具体的には、制御回路１６０は、クロック生成回路ＫＧＮ、クロック選択回路ＫＳＬを含む。クロック生成回路ＫＧＮは、クロックＣＫＬ（励振用クロック）と、ＣＫＬよりも高周波数のクロックＣＫＨを出力する。クロックＣＫＬは、共振回路１２０に供給される。そして、クロック選択回路ＫＳＬは、断熱モードではクロックＣＫＬを断熱的論理回路２００に供給し、非断熱モードではクロックＣＫＨを断熱的論理回路２００に供給する。
【００５９】
３．動作例
図５に、本実施形態の各モードにおける動作例を示す。図５に示すように、各モードにおいて通常動作状態（通常モード、通常動作、非テスト状態）及びテスト状態（テストモード、テスト動作）に設定される。この通常動作とテスト動作の切り替えは、例えば上述の制御回路１６０のレジスター設定やテスト端子の設定等により行われる。
【００６０】
より具体的には、断熱モードにおいて、通常動作状態では断熱的回路動作が行われ、テスト状態では断熱的回路動作のテストが行われる。例えば、この断熱的回路動作のテストでは、電源電圧波形のテストや、短いテストベクタによる簡略化したファンクションテストを行い、断熱的回路動作の確認を行う。
【００６１】
一方、非断熱モードにおいて、通常動作状態ではクロックの有無により通常のＣＭＯＳ論理動作またはスリープ状態が選ばれる。ＣＭＯＳ論理動作では、通常の論理回路動作が行われ、例えば図２においてＶＰ、ＶＭにＶＤＤ、ＶＳＳが供給された場合に、インバーターが入力電圧ＶＤＤ、ＶＳＳに対して出力電圧ＶＳＳ、ＶＤＤを出力する。スリープ状態は、回路装置の動作停止状態であり、例えばレジスター値は保持され、クロックを含め各ノードがＶＤＤまたはＶＳＳになっている状態である。この状態で電源に流れる電流はリーク電流によるものとなる。非断熱モードにおけるテスト状態では、通常の論理回路ＩＣで行われるファンクションテストやＤＣテストが行われる。例えば、大量のテストベクタによるファンクションテストや、ＩＤＤＱテスト等が行われる。
【００６２】
図６に、本実施形態の第１の動作波形例を模式的に示す。この例は通常動作状態で、断熱モードと非断熱モードの間を遷移し、途中スリープ状態になる場合の例である。図６のＡ１に示すように、断熱モードでは、非直流電源が選択され、Ａ２に示すように、低周波数のクロックＣＫＬが断熱的論理回路２００に供給される。Ａ３に示すように、基準電圧生成回路１１０が基準電圧を供給し、Ａ４に示すように、共振回路１２０が発振を行う。断熱モードから非断熱モードに切り替える場合、Ａ５に示すように、断熱的論理回路２００へのクロックＣＫが停止され、Ａ６に示すように、発振が過渡的に減衰する。発振停止までの遷移期間（過渡期間）をＴＡ１とすると、Ａ７に示すように、クロックＣＫの停止から期間ＴＡ１経過後に直流電源が選択される。
【００６３】
Ａ８に示すように、非断熱モードでは、直流電源が選択され、Ａ９に示すように、高周波数のクロックＣＫＨが断熱的論理回路２００に供給される。Ａ１０に示すように、基準電圧生成回路１１０が停止され、非出力状態（例えばハイインピーダンス出力状態）にされ、Ａ１１に示すように、共振回路１２０が発振停止に設定される。この状態で断熱的論理回路２００は通常のＣＭＯＳ論理回路動作をする。次に、Ａ１２に示すように、断熱的論理回路２００へのクロックＣＫが停止されることでスリープ状態になる。Ａ１３に示すように、断熱的論理回路へのクロックＣＫＨが供給再開されることで非断熱モードの通常動作に復帰する。次に、Ａ１５に示すように、非断熱モードから断熱モードに切り替える場合、断熱的論理回路２００へのクロックＣＫが停止される。Ａ１６に示すように、基準電圧生成回路１１０が起動され、Ａ１７に示すように、発振回路１２０の発振が開始され、発振停止状態から発振状態に過渡的に遷移する。この遷移時間をＴＡ２とすると、Ａ１８に示すように、発振開始（クロックＣＫ停止）から期間ＴＡ２経過後に非直流電源が選択される。
【００６４】
さて、断熱的論理回路では、断熱的回路動作と非断熱的回路動作を切り替えることによって解決できる課題がある。すなわち、断熱的回路動作による低消費電力化と、非断熱的回路動作による高速動作やスリープ状態、また、テスト容易化およびテストの品質向上を行うという課題である。
【００６５】
この点、本実施形態によれば、断熱モード（第１のモード）では、非直流の電源電圧ＶＰＫ、ＶＭＫが断熱的論理回路２００に供給され、その非直流の電源電圧ＶＰＫ、ＶＭＫが供給されることで断熱的論理回路２００の断熱的回路動作が行われる。一方、非断熱モード（第２のモード）では、直流の電源電圧ＶＤＤ、ＶＳＳが断熱的論理回路２００に供給され、その直流の電源電圧ＶＤＤ、ＶＳＳが供給されることで断熱的論理回路２００の非断熱的回路動作が行われる。
【００６６】
このように、断熱的回路動作と非断熱的回路動作の切り替えが可能になる。具体的には、断熱モードに設定することで、トランジスターのドレイン損失等による電力消費を抑制できる。また、非断熱モードに設定することで、断熱的回路動作よりもゲート遅延が小さくなり、より高速なクロックによるＣＭＯＳ動作が可能になる。また、クロックを停止してスリープ状態にすることができる。
【００６７】
また、本実施形態では、断熱的論理回路２００のテストにおいて断熱的回路動作のテストを行う場合には、断熱モードに設定し、ＣＭＯＳ論理回路で確立されたロバストなテストを行う場合には、非断熱モードに設定すればよい。
【００６８】
また、本実施形態では、非断熱モードでは、断熱モードにおいて入力されるクロックＣＫＬより高周波数のクロックＣＫＨが断熱的論理回路２００に入力される。
【００６９】
このようにすれば、非断熱モードに設定された場合に、断熱モードでの動作速度よりも高速で動作できる。断熱的論理回路２００の処理速度はそのクロック周波数に比例するので、非断熱モードにおいてクロックＣＫＨが入力されることで処理速度を高速化できる。
【００７０】
また、本実施形態では、非断熱モードにおいて、スリープ状態に設定できる。これにより、断熱的論理２００の電力消費を抑制できる。電源回路１００が発振停止することで、電源回路１００の電力消費も抑制できる。
【００７１】
また、本実施形態では、断熱モードから非断熱モードに切り替える場合には、断熱的論理回路２００に入力されるクロックＣＫが停止されてから非断熱モードに切り替えられる。
【００７２】
このようにすれば、断熱モードから非断熱モードに切り替える場合に、電源切り替えによる回路の過渡応答等によって断熱的論理回路２００が誤動作することを防止できる。
【００７３】
具体的には、非断熱モードから断熱モードに切り替える場合には、断熱モードに切り替えられた後に、電源回路１００が供給する非直流の電源電圧ＶＰＫ、ＶＭＫが定常状態となるまで、断熱的論理回路２００に入力されるクロックＣＫが停止される。
【００７４】
このようにすれば、非直流の電源電圧ＶＰＫ、ＶＭＫが定常状態となるまでクロックＣＫが停止されることで、断熱的論理回路２００の動作を停止できる。これにより、非直流から直流に過渡的に変化する電源電圧によって断熱的論理回路２００が誤動作することを抑止できる。
【００７５】
また、本実施形態では、断熱モードにおいて、共振回路１２０の共振により生成された第１の電源電圧ＶＰＫと第２の電源電圧ＶＭＫが、非直流の電源電圧ＶＰ、ＶＭとして断熱的論理回路２００に供給される。
【００７６】
このようにすれば、共振により生成された電源電圧ＶＰＫ、ＶＭＫを非直流の電源電圧ＶＰ、ＶＭとして断熱的論理回路２００に供給できる。これにより、共振回路による電力回生が可能になり、低消費電力化を図ることができる。例えば、後述するように、ＬＣ共振回路の共振により電源電圧ＶＰＫ、ＶＭＫを生成することで、ＬＣ共振による電力回生が可能になる。
【００７７】
具体的には、本実施形態では、第１の電源電圧ＶＰＫは、第１の基準電圧ＶＲ１を基準電圧として周期的に変化し、第２の電源電圧ＶＭＫは、第２の基準電圧ＶＲ２を基準電圧として周期的に変化する。そして、第１の電源電圧ＶＰと第２の電源電圧ＶＭは、その電圧差が小さくなっていく（小さくなる）第１の期間と大きくなっていく（大きくなる）第２の期間を繰り返す。
【００７８】
このようにすれば、電圧差が小さくなっていく第１の期間（例えば、上述の図３に示す期間Ｔ１）と大きくなっていく第２の期間（例えば、上述の図３に示す期間Ｔ２）を周期的に繰り返す電源電圧ＶＰＫ、ＶＭＫが供給されることで、断熱的論理回路２００の断熱的回路動作を実現できる。また、異なる基準電圧ＶＲ１、ＶＲ２を基準とする電源電圧ＶＰＫ、ＶＭＫが供給されることで、断熱的論理回路２００の電源供給ノードのダイオード（能動素子）を省略できる。すなわち、論理回路の出力ノードには、基準電圧ＶＲ１またはＶＲ２を基準とする電源電圧が出力されるため、ダイオードが無くとも出力論理レベルを確定できる。
【００７９】
より具体的には、電源電圧ＶＭは、電源電圧ＶＰの第１極大値と第１極大値に続く第２極大値の間の期間（例えば図３に示す期間Ｔ３）に極大値となり、第１の電源電圧の第１極小値と第１極小値に続く第２極小値の間の期間（例えば図３に示す期間Ｔ４）に極小値となる。
【００８０】
このようにすれば、電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す電源電圧ＶＰ、ＶＭを供給できる。これにより、断熱的論理回路の断熱的回路動作を実現できる。
【００８１】
また、本実施形態では、断熱的論理回路２００には、電源電圧ＶＰＫ、ＶＭＫの電圧差が最小となるタイミングにエッジを有する入力信号を入力できる。
【００８２】
このようにすれば、入力信号の論理レベルが変化した際に出力電圧が急激に変化しないため、断熱的論理回路の断熱的回路動作を実現できる。例えば、図３で上述のように、電源電圧ＶＰはＶＤＤ〜ＶＤＤ／２の電圧範囲の正弦波である。また、電源電圧ＶＭは、ＶＤＤ／２〜ＶＳＳの電圧範囲であり、電源電圧ＶＰと逆相の正弦波である。そして、図３のＨ９に示すように、電源電圧ＶＰとＶＭの電圧差が最小（ＶＰ＝ＶＭ＝ＶＤＤ／２）となるタイミングで、Ｈ１０に示すように、入力電圧ＶＩＡが変化する。そのため、Ｈ１１に示すように、出力ノードＮＱ１の電圧が滑らかに変化し、インバーターは断熱的に動作できる。
【００８３】
また、本実施形態では、第１の電源電圧ＶＰと第２の電源電圧ＶＭの最小電圧差は、第１の導電型トランジスターの閾値電圧及び第２の導電型トランジスターの閾値電圧より小さい電圧であってもよい。
【００８４】
このようにすれば、断熱的論理回路において、入力信号が変化するときに流れる貫通電流を抑止できる。
【００８５】
４．電源回路の詳細な構成例
図７〜図１１を用いて、非直流電源と直流電源を切り替え可能な電源回路の詳細な構成例について説明する。図７には、電源回路の第１の詳細な構成例を示す。この構成例は、ＳＣレギュレーター１１０（スイッチドキャパシターレギュレーター）、共振回路１２０、セレクター１５０、制御回路１６０を含む。
【００８６】
この電源回路は、非断熱モードにおいてＳＣレギュレーターがハイインピーダンス出力状態となり、セレクター１５０に含まれるトランジスターがオンすることで、直流電源に切り替わるものである。
【００８７】
ＳＣレギュレーター１１０は、例えば図８で後述するスイッチドキャパシター回路により構成され、基準電圧ＶＲ１、ＶＲ２を生成する。非断熱モードでは、制御回路１６０からのＳＣ用クロックが停止されることで、出力状態がハイインピーダンス状態に設定される。
【００８８】
共振回路１２０は、インダクターＬ１、Ｌ２、キャパシターＣを含む。そして、このインダクターＬ１、Ｌ２とキャパシターＣの１つの共振回路（単共振回路）により非直流の電源電圧ＶＰＫ、ＶＭＫを生成する。但し、本実施形態では、電源電圧ＶＰＫ、ＶＭＫが、それぞれ別個の共振回路（二共振回路）により供給されてもよい。
【００８９】
セレクター１５０は、ＰＭＯＳトランジスターＭＳ１（第１のトランジスター）、ＮＭＯＳトランジスターＭＳ２（第２のトランジスター）を含む。トランジスターＭＳ１は、第１の出力ノードＮＶＭと直流電源ＶＤＤ（第１の直流電源）との間に設けられ、制御回路１６０からの信号ＳＥＬによりオン・オフ制御される。トランジスターＭＳ２は、第２の出力ノードＮＶＰとグランドＶＳＳ（第２の直流電源）との間に設けられ、制御回路１６０からの信号ＳＥＬＮによりオン・オフ制御される。断熱モードでは、トランジスターＭＳ１、ＭＳ２がオフし、出力ノードＮＶＰ、ＮＶＭには電圧ＶＰＫ、ＶＭＫが出力される。非断熱モードでは、トランジスターＭＳ１、ＭＳ２がオンし、出力ノードＮＶＰ、ＮＶＭには電圧ＶＤＤ、ＶＳＳが出力される。なお、トランジスターＭＳ１、ＭＳ２は、図１２等で後述する共振回路の励振トランジスターと共用されてもよい。
【００９０】
さて、共振回路１２０と出力ノードＮＶＰ、ＮＶＭの間にトランジスター等の回路素子（スイッチ素子）がある場合には、その回路素子の抵抗によって電力が無駄に消費される。この点、本実施形態によれば、非断熱モードにおいてＳＣレギュレーター１１０がハイインピーダンス出力状態となる。これにより、共振回路１２０を出力ノードＮＶＰ、ＮＶＭに接続したままで直流電圧ＶＤＤ、ＶＳＳを出力できる。そのため、断熱モードにおいて、共振回路１２０の出力電圧を何も（回路素子を）介さずに出力できる。
【００９１】
図８に、ＳＣレギュレーター（基準電圧生成回路）の第１の詳細な構成例を示す。この構成例は、ＰＭＯＳトランジスターＰＭＤ１〜ＰＭＤ９（広義には第１導電型トランジスター）、ＮＭＯＳトランジスターＮＭＤ１〜ＮＭＤ６（広義には第２導電型トランジスター）、キャパシターＣＤ１〜ＣＤ６、ＣＱ１〜ＣＱ３を含む。なお以下では、説明を簡単にするために、キャパシターの容量値がＣＤ１＝ＣＤ２、ＣＤ３＝ＣＤ４、ＣＤ５＝ＣＤ６である場合を例に説明する。
【００９２】
このＳＣレギュレーターには、制御回路１６０からのクロックＰ１、Ｐ２、Ｎ１、Ｎ２が供給される。クロックＰ１とＰ２は逆相の（論理レベルが反転した）クロックである。また、クロックＮ１、Ｎ２は、例えばクロックＰ２、Ｐ１と同一のクロックである。
【００９３】
そして、クロックＰ１がローレベルのときトランジスターＰＭＤ１、ＰＭＤ２がオンされ、トランジスターＰＭＤ３、ＰＭＤ４、ＮＭＤ１がオフされる。このとき、キャパシターＣＤ１、ＣＤ２は、ＶＤＤとＶＳＳの間でチャージされる。クロックＰ１がハイレベルのとき、ＰＭＤ１、ＰＭＤ２がオフされ、ＰＭＤ３、ＰＭＤ４、ＮＭＤ１がオンされ、キャパシターＣＤ１、ＣＤ２とＣＱ１との間でチャージ分配される。そして、ノードＮＱＤ１に電圧ＶＱＤ１＝１／２・ＶＤＤが出力される。
【００９４】
同様に、キャパシターＣＤ３とＣＤ４が、ＶＤＤと１／２・ＶＤＤの間でチャージされ、キャパシターＣＤ３、ＣＤ４とＣＱ２との間でチャージ分配されることで、ノードＮＱＤ２に基準電圧ＶＱＤ２＝３／４・ＶＤＤが出力される。また、キャパシターＣＤ５とＣＤ６が、１／２・ＶＤＤとＶＳＳの間でチャージされ、キャパシターＣＤ５、ＣＤ６とＣＱ３との間でチャージ分配されることで、ノードＮＱＤ３に基準電圧ＶＱＤ３＝１／４・ＶＤＤが出力される。
【００９５】
断熱モードでは、制御回路１６０からのクロックＰ１、Ｐ２、Ｎ１、Ｎ２が停止される。例えば、クロックＰ１がハイレベルに固定され、クロックＮ１がローレベルに固定される。そうすると、トランジスターＰＭＤ９、ＮＭＤ６がオフとなり、出力ノードＮＱＤ２、ＮＱＤ３はハイインピーダンス状態となる。
【００９６】
図９に、電源回路の第２の詳細な構成例を示す。この構成例は、ＳＣレギュレーター１１０、共振回路１２０、制御回路１６０を含む。ＳＣレギュレーター１１０は、セレクター１５０を含む。
【００９７】
この電源回路は、上述の第１の詳細な構成例と異なり、ＳＣレギュレーター１１０がセレクター１５０を含む。すなわち、共振回路１２０の前段にセレクター１５０が設けられ、非断熱モードにおいて共振回路１２０の前段から直流電圧ＶＤＤ、ＶＳＳが供給されることで、直流電圧ＶＤＤ、ＶＳＳを出力する。
【００９８】
図１０に、セレクターを含むＳＣレギュレーター（基準電圧生成回路）の第２の詳細な構成例を示す。この構成例は、ＰＭＯＳトランジスターＰＭＤ１〜ＰＭＤ９、ＭＳ１、ＮＭＯＳトランジスターＮＭＤ１〜ＮＭＤ６、ＭＳ２、キャパシターＣＤ１〜ＣＤ６、ＣＱ１〜ＣＱ３、論理和回路ＯＲＤ、論理積回路ＡＮＤを含む。セレクター１５０は、トランジスターＭＳ１、ＭＳ２、論理和回路ＯＲＤ、論理積回路ＡＮＤにより構成される。
【００９９】
このＳＣレギュレーターは、上述の第１の詳細な構成例と同様の動作を行って、基準電圧ＶＱＤ２＝３／４・ＶＤＤ、ＶＱＤ３＝１／４・ＶＤＤを生成する。すなわち、キャパシターのチャージ分配により、ＶＤＤとＶＳＳから１／２・ＶＤＤを生成し、ＶＤＤと１／２・ＶＤＤから３／４・ＶＤＤを生成し、１／２・ＶＤＤとＶＳＳから１／４・ＶＤＤを生成する。但し、上述の第１の詳細な構成例では、キャパシターＣＱ２のチャージがＶＳＳを基準に保持され、第２の詳細な構成例では、キャパシターＣＱ２のチャージがＶＤＤを基準に保持されることが異なる。
【０１００】
断熱モードでは、信号ＳＥＬがハイレベル（広義には第１の論理レベル）にされることで、トランジスターＭＳ１、ＭＳ２がオフする。そして、ノードＮＱＤ２、ＮＱＤ３に基準電圧３／４・ＶＤＤ、１／４・ＶＤＤが出力される。非断熱モードでは、信号ＳＥＬがローレベル（広義には第２の論理レベル）にされ、クロックＰ２がローレベルにされ、クロックＮ２がハイレベルにされることで、トランジスターＭＳ１、ＭＳ２がオンする。そして、ノードＮＱＤ２、ＮＱＤ３に直流電圧ＶＤＤ、ＶＳＳが出力される。
【０１０１】
図１１に、本実施形態の第２の動作波形例を模式的に示す。この動作波形例は、上述の電源回路の第２の詳細な構成例が適用された場合の動作波形例である。断熱モードから非断熱モードに切り替える場合、図１１のＢ１に示すように、共振回路の発振が停止され、Ｂ２に示すように、断熱的論理回路２００へのクロックＣＫ供給が停止される。そうすると、Ｂ３に示すように、共振回路の共振が過渡的に減衰し、電源回路が基準電圧３／４・ＶＤＤ、１／４・ＶＤＤに収束する。そして、Ｂ４に示すように、収束まで（定常状態となるまで）の遷移期間ＴＢ１経過後に直流電源が選択される。
【０１０２】
非断熱モードから断熱モードに切り替える場合、Ｂ５に示すように、共振回路の発振が開始され、Ｂ６に示すように、断熱的論理回路２００へのクロックＣＫ供給が停止され、Ｂ７に示すように、非直流電源が選択される。そして、Ｂ８に示すように、共振が定常状態に遷移する。Ｂ９に示すように、共振が定常状態になるまでの遷移期間ＴＢ２経過後に、断熱的論理回路２００へのクロックＣＫＬ供給が開始される。
【０１０３】
５．単共振回路
図１２〜図３０を用いて、共振により非直流の電源電圧を生成する共振回路について詳細に説明する。図１２〜図１６には、１つの共振回路により共振を行う単共振回路の詳細な構成例を示す。なお以下では、基準電圧ＶＲ１＝３／４・ＶＤＤ、ＶＲ２＝１／４・ＶＤＤである場合を例に説明する。
【０１０４】
図１２には、単共振回路の第１の詳細な構成例を示す。この構成例は、第１の基準電圧供給ノードＮＧ１、第２の基準電圧供給ノードＮＧ２、第１のインダクターＬ１、第２のインダクターＬ２、キャパシターＣ、第１の励振トランジスターＭ１、第２の励振トランジスターＭ２、第１の励振用クロック生成回路ＶＧ１、第２の励振用クロック生成回路ＶＧ２を含む。なお、本実施形態の共振回路はこの構成に限定されず、その構成要素の一部（例えばクロック生成回路ＶＧ１、ＶＧ２）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【０１０５】
インダクターＬ１は、第１の基準電圧供給ノードＮＧ１と第１の出力ノードＮＶＰとの間に設けられる。インダクターＬ２（例えばＬ２＝Ｌ１）は、第２の基準電圧供給ノードＮＧ２と第２の出力ノードＮＶＭとの間に設けられる。キャパシターＣは、出力ノードＮＶＰとＮＶＭとの間に設けられる。励振トランジスターＭ１のドレイン端子（ソース端子。広義にはＭ１の一端）は、出力ノードＮＶＰに接続される。Ｍ１のソース端子（ドレイン端子）には、グランド電圧（ＶＳＳ。広義には第２の直流電圧）が供給され、ゲート端子には、励振用クロック生成回路ＶＧ１からの第１の励振用クロックＣＫ１が入力される。励振トランジスターＭ２のドレイン端子（広義にはＭ２の一端）は、出力ノードＮＶＭに接続される。Ｍ２のソース端子には、グランド電圧が供給され、ゲート端子には、励振用クロック生成回路ＶＧ２からの第２の励振用クロックＣＫ２が入力される。
【０１０６】
例えば、励振トランジスターＭ１、Ｍ２は、ＮＭＯＳトランジスターで構成される。励振用クロック生成回路ＶＧ１、ＶＧ２は、例えば論理回路により構成され、図４等で上述のクロックＣＫに基づいて励振用クロックＣＫ１、ＣＫ２を生成する。あるいは、リングオシレーター等の発振回路により構成され、その発振回路により励振用クロックＣＫ１、ＣＫ２を生成してもよい。あるいは励振用クロック生成回路ＶＧ１、ＶＧ２は共振回路出力ＶＰ、ＶＭを帰還する回路でもよい。この場合は発振回路は自励発振する。
【０１０７】
基準電圧生成回路ＲＧ１は、基準電圧供給ノードＮＧ１に基準電圧３／４・ＶＤＤを出力し、基準電圧生成回路ＲＧ２は、基準電圧供給ノードＮＧ２に基準電圧１／４・ＶＤＤを出力する。この基準電圧生成回路ＲＧ１、ＲＧ２は、図４等で上述した基準電圧発生回路の機能を表している。励振トランジスターＭ１、Ｍ２は、励振用クロックＣＫ１、ＣＫ２に基づいてオン・オフすることで、共振回路を電流励振する。共振回路の共振は、インダクターＬ１、Ｌ２とキャパシターＣの間でエネルギーをやりとりすることで行われる。そして、３／４・ＶＤＤを基準とする電源電圧ＶＰと、１／４・ＶＤＤを基準とする電源電圧ＶＭが出力される。
【０１０８】
このとき、電源電圧ＶＰ、ＶＭは、断熱的論理回路の負荷容量（例えば図２のＰＭ２、ＮＭ２のゲート容量）を駆動する。この負荷容量は、断熱的論理回路のトランジスター（例えば図２のＰＭ１、ＮＭ１）のオン抵抗を介して駆動される。断熱的回路動作では、トランジスターのオン抵抗と負荷容量による時定数より長い周期で変化する電源電圧を用いるため、トランジスターのオン抵抗による電圧ドロップを無視できる程に小さくできる（ＶＰ、ＶＭと負荷容量の印加電圧が等しい）と考えられる。そのため、断熱的論理回路の負荷容量も含めて共振が行われていると考えられ、その共振によって負荷容量のチャージが回生される。このようにして、共振回路により電源回路を構成することで、電力回生を行うことができる。
【０１０９】
図１３に、第１の詳細な構成例の電圧波形例を示す。図１３のＥ１に示すように、励振用クロックＣＫ１として、例えばハイレベル（ＶＤＤ）とローレベル（ＶＳＳ）のデューティーが等しいクロックが入力される。Ｅ２に示すように、ＣＫ１がハイレベルの期間において、共振回路は基準電圧３／４・ＶＤＤ以下の電圧範囲の電源電圧ＶＰを出力する。一方、Ｅ３に示すように、励振用クロックＣＫ２として、ＣＫ１と逆相の（位相が１８０°異なる）クロックが入力される。Ｅ４に示すように、ＣＫ２がハイレベルの期間において、共振回路は基準電圧１／４・ＶＤＤ以下の電圧範囲の電源電圧ＶＭを出力する。例えば、ＣＫ１、ＣＫ２の周波数は、１０ｋＨｚ〜１ＭＨｚであり、共振回路の共振周波数と同一（略同一を含む）の周波数である。
【０１１０】
図１４に、単共振回路の第２の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ、励振トランジスターＭＰ１、Ｍ２、励振用クロック生成回路ＶＧＰ１、ＶＧ２を含む。なお、以下では、図１１等で上述した構成要素と同一の構成要素には、同一の符号を付し、適宜説明を省略する。
【０１１１】
第２の詳細な構成例では、第１の詳細な構成例とは異なり、第１の励振トランジスターＭＰ１が直流電源（ＶＤＤ）と出力ノードＮＶＰとの間に設けられる。すなわち、励振トランジスターＭＰ１のドレイン電極は、出力ノードＮＶＰに接続される。ＭＰ１のソース電極には、直流電源電圧（ＶＤＤ。第１の直流電圧）が供給され、ゲート電極には、第１の励振用クロック生成回路ＶＧＰ１からの第１の励振用クロックＣＫＰ１が入力される。例えば、ＭＰ１は、ＰＭＯＳトランジスターにより構成される。また、励振用クロックＣＫＰ１は、図１３等で上述の励振用クロックＣＫ２と同一のクロックにより実現できる。
【０１１２】
図１５に、単共振回路の第３の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ、励振トランジスターＭＭ、励振用クロック生成回路ＶＧＭを含む。
【０１１３】
第３の詳細な構成例では、第１の詳細な構成例とは異なり、励振トランジスターＭＭが出力ノードＮＶＰとＮＶＭの間に設けられる。すなわち、励振トランジスターＭＭのソース電極（ドレイン電極）は、出力ノードＮＶＰに接続され、ＭＭのドレイン電極（ソース電極）は、出力ノードＮＶＭに接続される。ＭＭのゲート電極には、励振用クロック生成回路ＶＧＭからの励振用クロックＣＫＭが入力される。例えば、ＭＭは、ＮＭＯＳトランジスターにより構成される。また、励振用クロックＣＫＭは、図１３等で上述の励振用クロックＣＫ１と同一のクロックにより実現できる。
【０１１４】
図１６に、単共振回路の第４の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣを含む。
【０１１５】
基準電圧供給ノードＮＧ１には、基準電圧生成回路ＲＧ１と第１の励振用電圧生成回路ＶＦ１からの電圧が供給され、基準電圧供給ノードＮＧ２には、基準電圧生成回路ＲＧ２と第２の励振用電圧生成回路ＶＦ２からの電圧が供給される。励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧発生回路に含むことができる。
【０１１６】
第４の詳細な構成例では、第１の詳細な構成例とは異なり、励振用電圧生成回路ＶＦ１、ＶＦ２による電圧励振を行う。すなわち、励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧ＶＲ１、ＶＲ２を基準とする励振用電圧ＶＶＦ１、ＶＶＦ２をインダクターＬ１、Ｌ２に印加することで、共振回路を電圧励振する。
【０１１７】
６．二共振回路
図１７〜図２２には、２つの共振回路がそれぞれ共振を行う二共振回路の詳細な構成例を示す。図１７には、二共振回路の第１の詳細な構成例を示す。この構成例は、第１の基準電圧供給ノードＮＧ１、第２の基準電圧供給ノードＮＧ２、第１のインダクターＬ１、第２のインダクターＬ２、第１のキャパシターＣ１、第２のキャパシターＣ２、第１の励振トランジスターＭ１、第２の励振トランジスターＭ２、第１の励振用クロック生成回路ＶＧ１、第２の励振用クロック生成回路ＶＧ２を含む。なお、本実施形態の共振回路はこの構成に限定されず、その構成要素の一部（例えばクロック生成回路ＶＧ１、ＶＧ２）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【０１１８】
インダクターＬ１は、第１の基準電圧供給ノードＮＧ１と第１の出力ノードＮＶＰとの間に設けられる。キャパシターＣ１は、出力ノードＮＶＰとグランド（接地ノード。広義には第２の直流電源）との間に設けられる。励振トランジスターＭ１のドレイン端子は、出力ノードＮＶＰに接続される。Ｍ１のソース端子には、グランド電圧が供給され、ゲート端子には、励振用クロック生成回路ＶＧ１からの第１の励振用クロックＣＫ１が入力される。また、インダクターＬ２（例えばＬ２＝Ｌ１）は、第２の基準電圧供給ノードＮＧ２と第２の出力ノードＮＶＭとの間に設けられる。キャパシターＣ２（例えばＣ２＝Ｃ１）は、出力ノードＮＶＭとグランド（接地ノード）との間に設けられる。励振トランジスターＭ２のドレイン端子は、出力ノードＮＶＭに接続される。Ｍ２のソース端子には、グランド電圧が供給され、ゲート端子には、励振用クロック生成回路ＶＧ２からの第２の励振用クロックＣＫ２が入力される。例えば、励振トランジスターＭ１、Ｍ２は、ＮＭＯＳトランジスターで構成される。
【０１１９】
この第１の詳細な構成例の二共振回路は、例えば図１３で上述した電圧波形例と同様の電圧波形で動作し、電流励振により電源電圧ＶＰ、ＶＭを出力する。このような二共振回路によれば、上述の単共振回路と同様に、ＬＣ共振による電力回生が可能である。
【０１２０】
図１８に、二共振回路の第２の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２、励振トランジスターＭＰ１、Ｍ２、励振用クロック生成回路ＶＧＰ１、ＶＧ２を含む。なお、第２の詳細な構成例では、基準電圧供給ノードＮＧ２、インダクターＬ２、キャパシターＣ２、励振トランジスターＭ２、励振用クロック生成回路ＶＧ２は上述の第１の詳細な構成例と同様に構成されるため、図示を省略する。ここで、以下では、図１７等で上述した構成要素と同一の構成要素には、同一の符号を付し、適宜説明を省略する。
【０１２１】
第２の詳細な構成例では、第１の詳細な構成例とは異なり、第１の励振トランジスターＭＰ１が直流電源（ＶＤＤ）と出力ノードＮＶＰとの間に設けられる。すなわち、励振トランジスターＭＰ１のドレイン電極は、出力ノードＮＶＰに接続される。ＭＰ１のソース電極には、直流電源電圧ＶＤＤが供給され、ゲート電極には、第１の励振用クロック生成回路ＶＧＰ１からの第１の励振用クロックＣＫＰ１が入力される。例えば、ＭＰ１は、ＰＭＯＳトランジスターにより構成される。また、励振用クロックＣＫＰ１は、図１３等で上述の励振用クロックＣＫ２と同一のクロックにより実現できる。
【０１２２】
図１９に、二共振回路の第３の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２、励振トランジスターＭ１、Ｍ２、励振用クロック生成回路ＶＧ１、ＶＧ２を含む。
【０１２３】
第３の詳細な構成例では、第１の詳細な構成例とは異なり、キャパシターＣ１、Ｃ２が出力ノードＮＶＰ、ＮＶＭと基準電圧供給ノードＮＧ１、ＮＧ２との間に設けられる。この第３の詳細な構成例の二共振回路は、例えば図１３等で上述した電圧波形と同一の電圧波形により動作し、電流励振により電源電圧ＶＰ、ＶＭを出力する。
【０１２４】
図２０に、二共振回路の第４の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２、励振トランジスターＭＰ１、Ｍ２、励振用クロック生成回路ＶＧＰ１、ＶＧ２を含む。なお、第４の詳細な構成例では、基準電圧供給ノードＮＧ２、インダクターＬ２、キャパシターＣ２、励振トランジスターＭ２、励振用クロック生成回路ＶＧ２は上述の第３の詳細な構成例と同様に構成されるため、図示を省略する。
【０１２５】
第４の詳細な構成例では、第３の詳細な構成例とは異なり、第１の励振トランジスターＭＰ１が直流電源（ＶＤＤ）と出力ノードＮＶＰとの間に設けられる。そして、励振用クロックＣＫＰ１によりＭＰ１がオン・オフ制御され、共振回路を電流励振する。励振用クロックＣＫＰ１は、図１２等で上述の励振用クロックＣＫ２と同一のクロックにより実現できる。
【０１２６】
図２１に、二共振回路の第５の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２を含む。
【０１２７】
基準電圧供給ノードＮＧ１には、基準電圧生成回路ＲＧ１と第１の励振用電圧生成回路ＶＦ１からの電圧が供給され、基準電圧供給ノードＮＧ２には、基準電圧生成回路ＲＧ２と第２の励振用電圧生成回路ＶＦ２からの電圧が供給される。励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧発生回路に含むことができる。
【０１２８】
第５の詳細な構成例では、上述した単共振回路の第４の詳細な構成例と同様に、励振用電圧生成回路ＶＦ１、ＶＦ２による電圧励振を行う。すなわち、励振用電圧生成回路ＶＦ１、ＶＦ２が励振用電圧ＶＶＦ１、ＶＶＦ２を出力し、共振回路を電圧励振することで、電源電圧ＶＰ、ＶＭが生成される。
【０１２９】
図２２に、二共振回路の第６の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣＡ１、ＣＢ１、ＣＡ２、ＣＢ２、励振用電圧生成回路ＶＦ１、ＶＦ２を含む。
【０１３０】
第５の構成例のように、基準電圧ノードＮＧ１には、基準電圧生成回路ＲＧ１と第１の励振用電圧生成回路ＶＦ１からの電圧が供給され、基準電圧供給ノードＮＧ２には、基準電圧生成回路ＲＧ２と第２の励振用電圧生成回路ＶＦ２からの電圧が供給される。励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧発生回路に含むことができる。
【０１３１】
第６の詳細な構成例では、第５の詳細な構成例とは異なり、キャパシターＣＡ１、ＣＡ２が、励振用電圧供給ノードＮＧ１、ＮＧ２と出力ノードＮＶＰ、ＮＶＭとの間に設けられる。また、キャパシターＣＢ１、ＣＢ２が、グランド（ＶＳＳ）と出力ノードＮＶＰ、ＮＶＭとの間に設けられる。そして、インダクターＬ１とキャパシターＣＡ１、ＣＢ１の間で共振が行われ、インダクターＬ２とキャパシターＣＡ２、ＣＢ２の間で共振が行われる。
【０１３２】
７．カップリングされた二共振回路
図２３〜図２９を用いて、カップリングされた二共振回路について詳細に説明する。カップリングされた二共振回路は、上述の二共振回路の電源電圧をキャパシターでカップリングした共振回路である。
【０１３３】
図２３には、カップリングされた二共振回路の第１の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、第１〜第３のキャパシターＣ１〜Ｃ３、励振トランジスターＭ１、Ｍ２、励振用クロック生成回路ＶＧ１、ＶＧ２を含む。
【０１３４】
第１の詳細な構成例では、インダクターＬ１、Ｌ２とキャパシターＣ１、Ｃ２、基準電圧供給ノードＮＧ１、ＮＧ２、励振トランジスターＭ１、Ｍ２、励振用クロック生成回路ＶＧ１、ＶＧ２により、上述の二共振回路の第１の詳細な構成例と同様の共振回路が構成される。そして、出力ノードＮＶＰとＮＶＭの間に、キャパシターＣ３（例えば、Ｃ３＝Ｃ１／２＝Ｃ２／２）が設けられる。この第１の詳細な構成例は、励振トランジスターＭ１、Ｍ２による電流励振を行い、インダクターＬ１、Ｌ２とキャパシターＣ１〜Ｃ３の間の共振により電源電圧ＶＰ、ＶＭを生成する。
【０１３５】
このようなカップリングされた二共振回路によれば、キャパシターＣ３により出力ノードＮＶＰ、ＮＶＭがカップリングされることで、非直流の電源電圧を高精度に出力できる。例えば、電源電圧ＶＰ、ＶＭとして逆相の正弦波が出力される場合、ＶＰの最小電圧（谷）の出力タイミングと、ＶＭの最大電圧（山）の出力タイミングを、二共振回路よりも接近させることができる。これにより、論理レベルの変化時にＶＰ、ＶＭにギャップが生じることを抑止し、そのギャップによる非断熱的回路動作を抑止できる。
【０１３６】
図２４に、カップリングされた二共振回路の第２の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１〜Ｃ３、励振トランジスターＭ１、Ｍ２、励振用クロック生成回路ＶＧ１、ＶＧ２を含む。
【０１３７】
第２の詳細な構成例では、第１の詳細な構成例とは異なり、キャパシターＣ１、Ｃ２が、出力ノードＮＶＰ、ＮＶＭと基準電圧供給ノードＮＧ１、ＮＧ２との間に設けられる。そして、励振トランジスターＭ１、Ｍ２により電流励振が行われる。
【０１３８】
図２５に、カップリングされた二共振回路の第３の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、インダクターＬ１、Ｌ２、キャパシターＣ１〜Ｃ３、励振トランジスターＭ２、励振用クロック生成回路ＶＧ２を含む。
【０１３９】
第３の詳細な構成例では、上述の励振トランジスターＭ１が設けられず、励振トランジスターＭ２のみにより電流励振が行われる。そして、キャパシターＣ３により出力ノードＮＶＰとＮＶＭがカップリングされていることで、共振回路全体が励振される。
【０１４０】
図２８に、カップリングされた二共振回路の第４の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、励振用電圧生成回路ＶＦ１、ＶＦ２、インダクターＬ１、Ｌ２、キャパシターＣ１〜Ｃ３、を含む。
【０１４１】
基準電圧供給ノードＮＧ１には、基準電圧生成回路ＲＧ１と第１の励振用電圧生成回路ＶＦ１からの電圧が供給され、基準電圧供給ノードＮＧ２には、基準電圧生成回路ＲＧ２と第２の励振用電圧生成回路ＶＦ２からの電圧が供給される。励振用電圧生成回路ＶＦ１、ＶＦ２は、基準電圧発生回路に含むことができる。
【０１４２】
第４の詳細な構成例は、励振用電圧生成回路ＶＦ１、ＶＦ２による電圧励振を行う。具体的には、上述した単共振回路の電圧励振と同様に、励振用電圧生成回路ＶＦ１、ＶＦ２が、基準電圧３／４・ＶＤＤ、１／４・ＶＤＤを基準として励振用電圧ＶＶＦ１、ＶＶＦ２を出力することで、共振回路を電圧励振する。
【０１４３】
図２９に、カップリングされた二共振回路の第５の詳細な構成例を示す。この構成例は、基準電圧供給ノードＮＧ１、ＮＧ２、励振用電圧生成回路ＶＦ１、ＶＦ２、インダクターＬ１、Ｌ２、キャパシターＣＡ１、ＣＡ２、ＣＢ１、ＣＢ２、Ｃ３を含む。
【０１４４】
第５の詳細な構成例では、キャパシターＣＡ１、ＣＡ２が、ノードＮＧ１と出力ノードＮＶＰ、ＮＶＭの間に設けられる。キャパシターＣＢ１、ＣＢ２が、出力ノードＮＶＰ、ＮＶＭとグランドの間に設けられる。そして、上述の第４の詳細な構成例と同様に、励振用電圧生成回路ＶＦ１、ＶＦ２による電圧励振を行う。
【０１４５】
なお、図１２〜図２９で説明したＬＣ共振回路は、上記の構成に限定されず、種々の変形実施が可能である。例えば、単共振・二共振・カップリングされた二共振等の回路形式と、電流励振・電圧励振等の励振手法の種々の組み合わせが可能である。
【０１４６】
８．他の共振回路
本実施形態では、上記のＬＣ共振回路以外の自励発振する共振回路により電源電圧ＶＰ、ＶＭを供給することもできる。図３０に、その発振回路の詳細な構成例を示す。
【０１４７】
この構成例は、インバーターＩＮ１、ＩＮ２（広義には、オシレーター）、インダクターＬ、キャパシターＣＣ１〜ＣＣ４、抵抗素子Ｒ１、Ｒ２、基準電圧供給ノードＮＧ１、ＮＧ２、を含む。
【０１４８】
基準電圧生成回路ＲＧ１、ＲＧ２は、基準電圧供給ノードＮＧ１、ＮＧ２、抵抗素子Ｒ１、Ｒ２を介して、基準電圧３／４・ＶＤＤ、１／４・ＶＤＤを出力ノードＮＶＰ、ＮＶＭに供給する。インバーターＩＮ１、ＩＮ２は、共振回路を励振するオシレーターを構成する。そして、そのオシレーターがノードＮＳ１、ＮＳ２を駆動することで、共振回路が電源電圧ＶＰ、ＶＭを出力する。
【０１４９】
なお、本実施形態の回路装置は、電源回路１００と断熱的論理回路２００が別チップ（別ＩＣ）で構成されてもよく、共振回路のインダクターＬ及びキャパシターＣが電源回路１００のチップに外付けされてもよい。あるいは、本実施形態では、Ｌ及びＣの少なくとも一方が電源回路１００のチップに内蔵されてもよい。また、本実施形態では、電源回路１００が断熱的論理回路２００のチップに内蔵され、回路装置が１チップで構成されてもよい。そして、共振回路のインダクターＬ及びキャパシターＣがそのチップに外付けされてもよい。あるいは、本実施形態では、共振回路のインダクターＬ及びキャパシターＣがその１チップの回路装置に内蔵されてもよい。
【０１５０】
９．基準電圧生成回路
図２７に、基準電圧３／４・ＶＤＤ（ＲＧ１）、１／４・ＶＤＤ（ＲＧ２）を出力する基準電圧生成回路の第３の詳細な構成例を示す。この構成例は、ドライバーＢＦ１、ＢＦ２、インダクターＬＡ１、ＬＡ２、キャパシターＣ１，Ｃ２、基準電圧供給ノードＮＧ１，ＮＧ２、からなる。図２７にはインダクターＬＢ１、ＬＢ２、キャパシターＣ３からなる共振回路も図示している。
【０１５１】
ドライバーＢＦ１が第１の出力電圧ＶＢＦ１を出力し、ドライバーＢＦ２が第２の出力電圧ＶＢＦ２を出力することで、基準電圧を生成する。例えば、ドライバーＢＦ１は、ＶＤＤで駆動する期間とＶＳＳで駆動する期間のデューティーが３：１（第１のデューティー）の矩形波を出力する。またＧ２に示すように、ドライバーＢＦ２は、ＶＤＤで駆動する期間とＶＳＳで駆動する期間のデューティーが１：３（第２のデューティー）の矩形波を出力する。この出力電圧ＶＢＦ１、ＶＢＦ２は、インダクターＬＡ１とキャパシターＣ１、インダクターＬＡ２とキャパシターＣ２で平滑化され基準電圧３／４・ＶＤＤ、１／４・ＶＤＤをノードＮＧ１とＮＧ２に出力する。
【０１５２】
図２６に、基準電圧３／４・ＶＤＤ（ＲＧ１）、１／４・ＶＤＤ（ＲＧ２）を生成する基準電圧生成回路の第４の詳細な構成例を示す。この構成例は、ドライバーＢＦ１、ＢＦ２、インダクターＬ１、Ｌ２、キャパシターＣ１，Ｃ２、からなる。この構成例ではインダクターＬ１、Ｌ２、キャパシターＣ１、Ｃ２、Ｃ３は共振回路にもなっている。つまり上記の第３の詳細な構成例からインダクターとキャパシター部品（ＬＡ１、ＬＡ２等）の削減がされている。ドライバーＢＦ１、ＢＦ２を駆動する信号は第３の詳細な構成例と同じである。
上記の第３の詳細な構成例と第４の詳細な構成例では、ドライバーＢＦ１、ＢＦ２をそれぞれデューティー３／４と１／４を中心に共振回路の共振周波数に同期してデューティーを振ることにより、共振回路を励振することもできる。
【０１５３】
１０．電子機器
図３１に、本実施形態の回路装置が適用できる電子機器の構成例を示す。この電子機器は、集積回路装置４００、マイクロコントローラー４１０（回路装置）、アンテナ４３０、センサー４４０、検出回路４５０、Ａ／Ｄ変換器４６０（Ａ／Ｄ変換回路）、記憶部４７０、操作部４８０を含む。本実施形態の電子機器の適用例としては、例えば、温度・湿度計、脈拍計、歩数計等を想定できる。
【０１５４】
センサー３１０は、例えば温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等の電子機器の用途に応じたセンサーで構成される。検出回路４５０は、センサー４４０からの出力信号（センサー信号）を増幅し、フィルターによりノイズを除去する。Ａ／Ｄ変換器４６０は、増幅された信号をデジタル信号に変換して集積回路装置４００へ出力する。集積回路装置４００は、センサー４４０からの出力信号を処理し、処理後の信号をアンテナ４３０から無線送信する。マイクロコントローラー４１０は、電源回路を内蔵した断熱的論理回路等で構成され、デジタル信号処理を行ったり、記憶部４７０に記憶された設定情報や操作部４８０からの信号に基づいて電子機器の制御処理を行う。記憶部４７０は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部４８０は、例えばキーパッド等で構成され、ユーザーが電子機器を操作するために用いられる。
【０１５５】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（第１の直流電圧、第２の直流電圧等）と共に記載された用語（ＶＤＤ、ＶＳＳ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また電源回路、断熱的論理回路、回路装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１５６】
１００  電源回路、１１０  基準電圧生成回路、１２０  共振回路、
１５０  セレクター、１６０  制御回路、２００  断熱的論理回路、
４００  集積回路装置、４１０  マイクロコントローラー、４４０  センサー、
４５０  検出回路、４６０  Ａ／Ｄ変換器、４７０  記憶部、４８０  操作部、
ＶＰＫ  第１の電源電圧、ＶＭＫ  第２の電源電圧、ＶＤＤ  第１の直流電圧、
ＶＳＳ  第２の直流電圧、ＶＩＮ  入力電圧、ＰＭ１  第１導電型トランジスター、
ＮＭ１  第２導電型トランジスター、Ｔ１  第１の期間、Ｔ２  第２の期間、
Ｌ１  第１のインダクター、Ｌ２  第２のインダクター、Ｃ  キャパシター、
Ｍ１  第１の励振トランジスター、Ｍ２  第２の励振トランジスター、
Ｃ１  第１のキャパシター、Ｃ２  第２のキャパシター、ＢＦ１  第１のドライバー、
ＢＦ２  第２のドライバー、ＶＢＦ１  第１の出力電圧、ＶＢＦ２  第２の出力電圧、
ＫＧＮ  クロック生成回路、ＫＳＬ  クロック選択回路、ＣＫＬ  第１のクロック、
ＣＫＨ  第２のクロック、ＭＳ１  第１のトランジスター、
ＭＳ２  第２のトランジスター
【図１】
0005476958.tif 000002
【図２】
0005476958.tif 000003
【図３】
0005476958.tif 000004
【図４】
0005476958.tif 000005
【図５】
0005476958.tif 000006
【図６】
0005476958.tif 000007
【図７】
0005476958.tif 000008
【図８】
0005476958.tif 000009
【図９】
0005476958.tif 000010
【図１０】
0005476958.tif 000011
【図１１】
0005476958.tif 000012
【図１２】
0005476958.tif 000013
【図１３】
0005476958.tif 000014
【図１４】
0005476958.tif 000015
【図１５】
0005476958.tif 000016
【図１６】
0005476958.tif 000017
【図１７】
0005476958.tif 000018
【図１８】
0005476958.tif 000019
【図１９】
0005476958.tif 000020
【図２０】
0005476958.tif 000021
【図２１】
0005476958.tif 000022
【図２２】
0005476958.tif 000023
【図２３】
0005476958.tif 000024
【図２４】
0005476958.tif 000025
【図２５】
0005476958.tif 000026
【図２６】
0005476958.tif 000027
【図２７】
0005476958.tif 000028
【図２８】
0005476958.tif 000029
【図２９】
0005476958.tif 000030
【図３０】
0005476958.tif 000031
【図３１】
0005476958.tif 000032