(57)【特許請求の範囲】
【請求項１】
プラス側の基準電圧信号と、マイナス側の基準電圧信号とを受ける第1端子と、
前記第1端子で受信された前記プラス側の基準電圧信号と前記マイナス側の基準電圧信号とが参照電圧信号として与えられるとともに、変換対象の第1入力信号として与えられ、前記第1入力信号として与えられた前記プラス側の基準電圧信号と、前記マイナス側の基準電圧信号を、前記参照電圧信号に基づき単相差動変換して第1差動信号を得る単相差動変換回路と、
前記参照電圧信号に基づき、前記第1差動信号をAD変換して第1デジタル信号を得るAD変換器と、
前記第1デジタル信号と、所定コードを表すデジタル信号との差分であるDCオフセットを検出するデジタル回路と、
第2入力信号を受ける第2端子と、を備え、
前記単相差動変換回路は、前記参照電圧信号に基づき、前記第2端子で受信された前記第2入力信号を単相差動変換して第2差動信号を取得し、
前記AD変換器は、前記参照電圧信号に基づき、前記第2差動信号をAD変換して第2デジタル信号を取得し、
前記デジタル回路は、前記第2デジタル信号から前記DCオフセットを減算して第3デジタル信号とし、前記第3デジタル信号を出力する、AD変換装置。
【請求項２】
前記第1端子は、前記プラス側の基準電圧信号と、前記マイナス側の基準電圧信号との中間値である基準電圧信号をさらに受け取り、
前記単相差動変換回路および前記AD変換器で用いられる前記参照電圧信号は、前記プラス側の基準電圧信号と前記マイナス側の基準電圧信号に加えて、前記中間値である基準電圧信号も含む
請求項1に記載のAD変換装置。
【請求項３】
前記単相差動変換回路への前記第1入力信号および前記第2入力信号を、インピーダンス変換するアンプをさらに備え、
前記単相差動変換回路は、前記アンプによりインピーダンス変換された前記第1入力信号および前記第2入力信号を単相差動変換する
ことを特徴とする請求項1に記載のAD変換装置。
【請求項４】
プラス側の基準電圧信号と、マイナス側の基準電圧信号とを受ける第1端子と、
前記第1端子で受信された前記プラス側の基準電圧信号と前記マイナス側の基準電圧信号とが参照電圧信号として与えられるとともに、変換対象の第1入力信号として与えられ、前記第1入力信号として与えられた前記プラス側の基準電圧信号と、前記マイナス側の基準電圧信号とを、前記参照電圧信号に基づき単相差動変換して第1差動信号を得る単相差動変換回路と、
前記参照電圧信号に基づき、前記第1差動信号をAD変換して第1デジタル信号を得るAD変換器と、
前記第1デジタル信号と、所定コードを表すデジタル信号との差分であるDCオフセットを検出するデジタル回路と、
第2入力信号を受ける第2端子と、
前記DCオフセットをDA変換する変換回路と、
前記第2端子で受けた前記第2入力信号から、DA変換されたDCオフセットを減算する減算回路と、
を備え、
前記単相差動変換回路は、前記減算回路による減算後の信号を単相差動変換して第3差動信号を取得し、
前記AD変換器は、前記参照電圧信号に基づき、前記第3差動信号をAD変換して第4デジタル信号を取得し、
前記デジタル回路は、前記第4デジタル信号を出力する、
AD変換装置。
【請求項５】
前記第1端子は、前記プラス側の基準電圧信号と、前記マイナス側の基準電圧信号との中間値である基準電圧信号をさらに受け取り、
前記単相差動変換回路および前記AD変換器で用いられる前記参照電圧信号は、前記プラス側の基準電圧信号と前記マイナス側の基準電圧信号に加えて、前記中間値である基準電圧信号も含む
請求項4に記載のAD変換装置。
【請求項６】
入力電圧をこれとは異なる出力電圧に変換するDC-DC変換装置であって、
オン・オフが制御されるハイサイドスイッチと、オン・オフが制御されるローサイドスイッチとを交互に切り換えて、前記入力電圧を前記出力電圧へ変換するパワー段と、
前記出力電圧を表す信号を前記第2端子で受ける前記第2入力信号として、単相差動変換およびAD変換して前記3デジタル信号または前記第4デジタル信号を取得する、請求項1ないし5のいずれか一項に記載のAD変換装置と、
前記第3デジタル信号または前記第4デジタル信号に基づいて、前記ハイサイドスイッチおよび前記ローサイドスイッチを制御する制御部と
を備えたDC-DC変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、AD変換装置および当該AD変換装置を搭載したDC-DC変換装置に関し、たとえばデジタル電源ICの出力DC電圧のような単相信号を差動信号に変換してAD変換を行うAD変換装置に関する。
【背景技術】
【０００２】
従来のAD変換器におけるDCオフセットのキャンセルは、基準となるアナログ信号を二つ入力して、DCオフセット誤差と、AD変換のゲイン誤差を検出し、後段のデジタル処理によって、誤差をキャンセルすることで行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2000-295102号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の従来技術においては、二つの異なる基準のアナログ信号が必要となる問題があり、また二つの異なる基準のアナログ信号の精度が求められる。さらに、入力信号を単相差動変換する場合に、単相差動変換を含むAD変換器の誤差の問題などがあった。
【０００５】
この発明の一側面は、上記問題を解決するためになされたものであり、基準となる二つのアナログ信号を必要とせずに、単相差動変換を含むAD変換装置におけるDCオフセットをキャンセルすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様としてのAD変換装置は、第1端子と、単相差動変換回路と、AD変換器と、デジタル回路と、第2端子とを備える。
【０００７】
前記第1端子は、参照電圧信号を受ける。
【０００８】
前記単相差動変換回路は、前記参照電圧信号を単相差動変換して第1差動信号を得る。
【０００９】
前記AD変換器は、前記参照電圧信号に基づき、前記第1差動信号をAD変換して第1デジタル信号を得る。
【００１０】
前記デジタル回路は、前記第1デジタル信号と、所定コードを表すデジタル信号との差分であるDCオフセットを検出する。
【００１１】
前記第2端子は、入力信号を受ける。
【００１２】
前記単相差動変換回路は、前記入力信号を単相差動変換して第2差動信号を取得する。
【００１３】
前記AD変換器は、前記参照電圧信号に基づき、前記第2差動信号をAD変換して第2デジタル信号を取得する。
【００１４】
前記デジタル回路は、前記第2デジタル信号から前記DCオフセットを減算して第3デジタル信号とし、前記第3デジタル信号を出力する。
【図面の簡単な説明】
【００１５】
【図１】第一の実施形態に係るAD変換装置の構成を示すブロック図
【図２】第二の実施形態に係るAD変換装置の構成を示すブロック図。
【図３】第三の実施形態に係るAD変換装置の構成を示すブロック図。
【図４】第一〜第三の実施形態のいずれかに係るAD変換装置を搭載したDC-DC変換装置の構成を示すブロック図。
【発明を実施するための形態】
【００１６】
以下、図面を参照しながら、本実施形態について詳細に説明する。
【００１７】
図1に、第一の実施形態に係るAD変換装置の構成を示す。
【００１８】
このAD変換装置100は、単相差動変換器110と、AD変換器120と、デジタル回路130と、スイッチSw1、Sw2、Sw3、Sw4と、端子101,102,103,104,105,106,107を含む。端子103〜105は、第1端子に相当する。端子101,102は、第2端子に相当する。
【００１９】
アナログ信号である単相電圧信号（入力信号）Vinsが、端子101で受信され、スイッチSw1を介して単相差動変換回路110に入力される。
【００２０】
グラウンド信号（入力信号）GNDが端子102で受信され、スイッチSw2を介して単相差動変換回路110に入力される。
【００２１】
プラス側の基準電圧信号（基準信号）Vrpが、端子103で受信される。Vrpは、ADC120に入力されるとともに、スイッチSw3を介して、単相差動変換回路110に入力される。
【００２２】
マイナス側の基準電圧信号（基準信号）Vrmが端子104で受信される。Vrmは、ADC120に入力されるとともに、スイッチSw4を介して、単相差動変換回路110に入力される。
【００２３】
基準電圧信号Vcomが端子105で受信され、単相差動変換回路110とADC 120に入力される。
【００２４】
基準電圧信号Vrp、Vrm、Vcomは、外部の参照電圧源（後述する図4参照）から与えられる。
【００２５】
デジタル信号であるモード信号Dcntが端子106で受信され、デジタル回路130に入力される。またモード信号Dcntは、スイッチSw1、Sw2、Sw3、Sw4にそれぞれの制御信号として与えられる。モード信号は、AD変換装置の動作モードを設定する。
【００２６】
動作モードとして、オフセット検出モードと、オフセットキャンセルモードがある。オフセット検出モードでは、通常動作の前に、AD変換装置におけるDCオフセットを検出する。オフセットキャンセルモードでは、通常動作時に、DCオフセットがキャンセルされたAD変換を行う。
【００２７】
オフセット検出モードでは、スイッチSw1、Sw2がオフ、スイッチSw3、Sw4がオンにされる。この結果、信号Vrp、Vrmが、単相差動変換回路110に入力される。
【００２８】
オフセットキャンセルモードでは、スイッチSw1、Sw2がオン、スイッチSw3、Sw4がオフにされる。この結果、信号Vins、GNDが、単相差動変換回路110に入力される。
【００２９】
なおここではモード信号Dcntが、各スイッチに直接入力されているが、モード信号に基づき、各スイッチの制御信号を生成して、各スイッチに出力する制御回路を設けても良い。
【００３０】
単相差動変換回路110は、入力される2つの信号の差を、基準電圧信号Vrp,Vrm,Vcomを基準に、差動信号へ変換し、出力する。
【００３１】
これらの信号の差をV1とすると、この信号V1（単相信号）を、差動信号VinpとVinmに変換する式は、下記の式(1)および式(2)により表される。Vcomは、式(3)で示すように、VrpとVrmの中間値である。
【数１】
0005588407.tif 000002
【００３２】
差動信号VinpとVinmは、単相差動変換回路110から出力されて、ADC120に入力される。
【００３３】
ADC120は、入力される差動信号VinpとVinmを、基準電圧信号による電圧範囲でAD変換する。ADC120は、AD変換の結果であるデジタル信号Dout1を出力する。デジタル信号Dout1は、デジタル回路130に入力される。
【００３４】
デジタル回路130は、デジタル信号Dout1に所定のデジタル処理を行い、処理結果であるデジタル信号Dout2を出力する。デジタル回路130の動作は、モード信号Dcntに応じて異なる。オフセット検出モードでは、後述する方法により、オフセット量を検出し、デジタル値Dofsとして保存する。オフセットキャンセルモードでは、検出したオフセット量を示すデジタル値Dofsを、ADC120からのデジタル信号Dout1から引くことにより、DCオフセットキャンセルを行う。オフセットキャンセルの結果（AD変換結果）を、デジタル信号Dout2として出力する。
【００３５】
ここで、AD変換装置100におけるDCオフセットを検出する方法について説明する。
【００３６】
AD変換装置100では、単相差動変換回路110やADC120において、アナログ回路の素子ばらつきなどにより、DCオフセットが存在する。そのDCオフセットを、入力に換算したアナログ電圧（入力換算電圧）をVofsとする。
【００３７】
入力換算電圧Vofsが含まれるAD変換装置100によって、単相電圧信号VinsがそのままAD変換されると、デジタル信号Dout1は、DCオフセットがないとしたときのデジタル値にDofsを加算した信号（DCオフセットがないときのデジタル値+Dofs）となる。したがって、Dofsに応じたAD変換誤差が、生じる。
【００３８】
DCオフセットDofsを検出するためには、単相差動変換回路110へ入力する電圧信号として、参照電圧信号VrpとVrmを用いる。
【００３９】
単相差動変換回路110に、スイッチSw3を介して、参照電圧信号Vrpを入力し、スイッチSw4を介して、参照電圧信号Vrmを入力する。なお、この際は、オフセット検出モードのモード信号Dcntが端子106に入力され、スイッチSw3,Sw4がオンにされ、スイッチSw1、Sw2がオフにされる。
【００４０】
DCオフセットDofsが存在しない場合、参照電圧信号VrpとVrmの差が単相信号として処理されて、単相変換回路の出力信号（差動信号）VinpとVinmは、式(4)および式(5)のように示される。
【数２】
0005588407.tif 000003
【００４１】
ここで、ADCは、入力される差動信号の値が同じで、かつそれらがVcomに等しいとき、常に中間コードを出力する。中間コードとは、最上位ビットだけが1で、他ビットは0になるコードである（5ビット信号なら10000）。ここで、中間コードを、Dcenと記述する。
【００４２】
したがって、単相差動変換回路110に、参照電圧信号VrpとVrmが入力された場合に、Vinp=Vinm=Vcom となるから、ADC120のデジタル出力値は、中間コードDcenとなる。
【００４３】
DCオフセットDofsが存在する場合は、DCオフセットVofsが入力に加算されるため、差動信号VinpとVinmは、式(6)および式(7)のように示される。
【数３】
0005588407.tif 000004
【００４４】
よって、入力換算電圧Vofs（誤差）であるDCオフセットDofsが加わることで、ADC120によるAD変換されたデジタル出力は、中間コードDcen＋DCオフセットDofsとなる。したがって、当該デジタル出力から、中間コードDcenを引くことで、DCオフセットDofsが検出できる。
【００４５】
たとえば、ADC120の出力Dout1 として“10011”が出力された場合、10011-10000=00011であるから、DCオフセットDofsは“00011”となる。また、ADC120の出力として、“01101”が出力された場合、01101-10000=11101であるから、DCオフセットDofsは“11101”となる。デジタル回路130では、検出したDCオフセットDofs（デジタル値）を内部に保持する。
【００４６】
通常動作時では、オフセットキャンセルモードを示すモード信号Dcntが入力される。これにより、スイッチSw1、Sw2はオンに、スイッチSw3,Sw4はオフにされ、デジタル回路130はオフセットキャンセル動作を行う。スイッチSw1、Sw2がオンにされたことにより、VinsとGNDが、単相差動変換回路110に入力されて、差動信号が得られる。当該差動信号がADC120でAD変換され、Dout1が出力される。デジタル回路130では、DCオフセットDofsを、Dout1から減算することで、DCオフセットがキャンセルされたデジタル信号Dout2を、端子107から出力する。
【００４７】
次に具体例を使って、DCオフセットの検出例を、説明する。
【００４８】
6ビットのADCを例にする。Vinsのフルスケールを1Vとして、Vrp=0.75V、Vrm=0.25V、Vcom＝0.5Vとする。また、Vofs=0.07Vとする。ADCへの入力フルスケールは1Vであるため、6ビットのLSBの電圧は、Vlsb=0.03125Vである。
【００４９】
このとき、DCオフセットは、以下のように、検出される。
【００５０】
オフセット検出時には、モード信号Dcntとしてオフセット検出モード信号が端子106で受信され、スイッチSw1,Sw2をオフに、スイッチSw3,Sw4をオンにする。単相差動変換回路110には、VrpとVrmが入力される。0.5Vの単相入力に、DCオフセットが0．07V加わり、DCオフセットを含んだ入力は0.57Vとなる。これが単相差動変換され、その結果である差動信号（第1差動信号）は、Vinp=0.535V、Vinm=0.465Vとなる。この差動信号のAD変換結果（第1デジタル信号）は、Dout1＝10010となる。デジタル回路130で、Dout1=10010から中間コードVcen=10000を減算して、Dofs=00010を、DCオフセット（オフセット）として検出する。検出したDCオフセットは、デジタル回路103内部に保持する。
【００５１】
通常動作時では、モード信号Dcntとして、オフセットキャンセルモード信号が端子106で受信され、スイッチSw1,Sw2をオンに、スイッチSw3,Sw4をオフにする。次に、単相差動変換回路110に、VinsとGNDが入力される。単相差動変換回路110では、VinsとGNDによる単相信号を、差動信号（第2差動信号）へ変換する。この差動信号は、ADC120でAD変換される。デジタル回路103では、AD変換の結果Dout1（第2デジタル信号）から、内部に保持しているオフセット値を減算する。これにより、DCオフセットVoftがキャンセルされた出力値Dout2（第3デジタル信号）が得られる。出力値Dout2は、端子107から出力される。
【００５２】
図2に、第二の実施形態に係るAD変換装置の構成を示す。
【００５３】
スイッチSw1と単相差動変換回路210の間にバッファアンプ240が配置されている。図2の構成は、アナログ信号である単相信号をインピーダンス変換してサンプルした後に、AD変換するための構成である。バッファアンプ240は、単相差動変換回路210内の容量を駆動するバッファである。
【００５４】
端子201、202、203、204、205、206、207は、図1の端子101、102、103、104、105、106、107と同じ構成であり、単相差動変換回路210、ADC220、デジタル回路230は、図1の単相差動変換回路110、ADC120、デジタル回路130と同じ構成である。
【００５５】
図2のように入力単相のラインにバッファアンプが配置された構成の場合、バッファアンプ自体がDCオフセットを持つ。このDCオフセットも含んだ値に、入力電圧が換算されるため、この構成では、バッファアンプ240のDCオフセットも含めたDCオフセットDofsを検出できる。
【００５６】
上記以外の動作は、第一の実施形態と同様であるため、重複する説明を省略する。
【００５７】
図3に、第三の実施形態として、検出したDCオフセット値をアナログに変換し、アナログオフセット値を、入力信号からキャンセルする構成を示す。
【００５８】
AD変換装置100から、ADC120のオフセット電圧を示すデジタル値Dofsを出力し、変換回路300の端子101に入力される。なおこのとき、オフセット検出のモード信号が、AD変換装置100に入力されている。変換回路300は、デジタル値Dofsを、対応するアナログ電圧Vofs（アナログオフセット）にDA変換して出力する。
【００５９】
通常動作時、減算回路301ではVinsからアナログ電圧Vofsが減算され、Vins-Vofsの電圧が、AD変換装置100に入力される。このVins-Vofsは、Vinsからオフセット電圧を引いたものであるので、オフセットを予めキャンセルすることができる。
【００６０】
つまり、端子101からの入力電圧（Vins−Vofs）に、ADC120の内部でオフセット電圧Vofsが加算されることで、（Vins-Vofs)+Vofs=Vinsに対応するコードDoutが、ADC120から出力される。デジタル回路130は、当該コードDoutをそのまま出力する、あるいは、任意のデジタル処理を施して、出力する。なお、このときオフセットキャンセルのモード信号がAD変換装置100に入力されている。
【００６１】
本実施形態において、上記減算後の電圧を単相差動変換回路110で変換して得た差動信号は、第3差動信号に相当する。また当該第3差動信号をADC120でAD変換して得たデジタル信号は、第4デジタル信号に相当する。
【００６２】
このように、アナログ領域でオフセット電圧を減算することで、オフセット電圧をデジタル値で減算する必要がなくなった。よって、オフセット電圧分のデジタル出力コード幅を減少させることなく、オフセットキャンセルが可能になる。
【００６３】
図4に、第四の実施形態に係る、デジタル制御を伴うDC-DC変換器の構成を示す。
【００６４】
このDC-DC変換器は、入力電圧VBATを、所望電圧VREFへ降圧して、出力電圧Voutを出力する。Voutは、単相信号であり、キャパシタ301直下のGNDとVoutとの差が、DC-DC変換器の出力である。DC-DC変換器の出力は、GND中心の単相信号である。DC-DC変換器は、図1に示した第一の実施形態に係るAD変換装置100を備えている。図2に示した第二の実施形態に係るAD変換装置、または図3に示した第三の実施形態に係るAD変換装置を備えてもよい。
【００６５】
出力電圧VoutとGNDによる単相信号を、AD変換装置100によりデジタル信号に変換して端子107からフィードバックする。第一または第二の実施形態に係るAD変換装置を用いる場合、当該フィードバックされるデジタル信号は第3デジタル信号に相当する。第三の実施形態に係るAD変換装置を用いる場合は、当該フィードバックされるデジタル信号は、第4デジタル信号に相当する。
【００６６】
制御部304は、当該フィードバックされたデジタル信号と、所望電圧VREFとの差分に基づいて、ハイサイドスイッチ402およびローサイドスイッチ403のオン／オフを制御する。これにより、入力電圧VBATを降圧する。参照電圧源405は、基準電圧信号Vrp、Vrm、Vcomを生成して、AD変換装置100の端子103、104、105に与える。端子106は、外部からデジタル信号であるモード信号を受ける。ハイサイドスイッチ402、ローサイドスイッチ403およびコイル406は、入力電圧を出力電圧に降圧するパワー段407を構成する。
【００６７】
DC-DC変換器のGNDには、大電流が時変で流れるため、そのノイズの影響されないように単相差動変換回路によって、単相信号を差動信号に変換する必要がある。また、ADCのDCオフセット値誤差を含んだ出力値Dout＋DoftがVoutの値となるため、Doftを取り除く必要がある。そのため、第一の実施形態と同様の方法でDCオフセットを検出し、キャンセルする。
【００６８】
さらにVoutを抵抗分圧などした場合に単相差動変換するときにインピーダンス変換をするバッファアンプが必要になる場合がある。GND信号は非常に低インピーダンスであるため、バッファアンプは必要ない。その際のオフセットキャンセルも第二の実施形態と同様の方法で可能となる。
【００６９】
本実施形態では入力電圧を降圧する場合を示したが、入力電圧を昇圧する構成も可能である。
【００７０】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図１】
0005588407.tif 000005
【図２】
0005588407.tif 000006
【図３】
0005588407.tif 000007
【図４】
0005588407.tif 000008