(57)【特許請求の範囲】
【請求項１】
データを並行に読み取るカラムアドレス及び読み取ったデータに対しロウ交差を行う各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてコードブロック（ＣＢ）マトリックスユニットに入力し、前記カラムアドレスを遅延させてから書込みアドレスとして前記ＣＢマトリックスユニットに入力し、各ロウの前記ロウアドレスを転換出力ユニットに入力し、各ロウの前記ロウアドレスを遅延させてから転換入力ユニットに入力するように構成される交差ユニットと、
前記ＣＢマトリックスユニットから出力される、前記ＣＢマトリックスユニットが前記読取アドレスに従って読み取った各ロウデータを受信し、各ロウの前記ロウアドレスに基づいて、読み取った各ロウデータに対してロウ間交差を行って、交差後のデータを一致する並行ＭＡＰユニットに入力してＭＡＰ計算を行うように構成される転換出力ユニットと、
前記交差ユニットからの遅延された各ロウの前記ロウアドレスを受信し、遅延されたロウアドレスに基づいて、前記並行ＭＡＰユニットがＭＡＰ計算後に出力した各ロウデータに対してロウ間交差を行って、交差後の各ロウデータを先験情報として前記書込みアドレスに従って前記ＣＢマトリックスユニットに書き込むように構成される転換入力ユニットと、
を含むことを特徴とするＴｕｒｂｏ符号並行インターリーバ。
【請求項２】
前記交差ユニットが、
式
【数１】
0005490320.tif 000034
に従って、それぞれ正方向と逆方向から基本インターリーブアドレスΠ（ｉ）を再帰するように構成される基本インターリーブアドレス再帰ブロックであって、ここで、ｆ１、ｆ２はインターリーブパラメーターであり、ｓｔｕはコードブロック内の正方向からの再帰の初始位置であり、且つ０≦ｓｔｕ≦Ｋ−１であり、ｓｔｄはコードブロック内の逆方向からの再帰の初始位置であり、且つ０≦ｓｔｄ≦Ｋ−１であり、ｗは基本インターリーブアドレスを再帰するウィンドウ長さであり、Ｋは前記ＣＢマトリックスユニットにおけるコードブロック長さである、基本インターリーブアドレス再帰ブロックと、
前記基本インターリーブアドレス再帰ブロックにより再帰して得た基本インターリーブアドレスΠ（ｉ）のＬに対する剰余計算を行って、カラムアドレスｃｏｌ＿ａｄｄｒ（ｉ）を得るように構成される剰余計算ブロックであって、ここで、Ｌは前記ＣＢマトリックスユニットにおけるマトリックスのカラム数である、剰余計算ブロックと、
前記基本インターリーブアドレス再帰ブロックにより再帰して得た前記基本インターリーブアドレスΠ（ｉ）のＬに対する商を求め、第１番目のロウのロウアドレスｒｏｗ＿ａｄｄｒ（０，ｉ），０≦ｉ≦Ｌ−１を得るように構成される商計算ブロックと、
式
【数２】
0005490320.tif 000035
に従ってそれぞれ、正方向と逆方向から隣接する２つのロウ間のロウアドレス増量Δ（ｉ）を再帰するように構成される隣接ロウアドレス計算ブロックであって、ここで、Ｒは前記ＣＢマトリックスユニットにおけるマトリックスのロウ数である、隣接ロウアドレス計算ブロックと、
式
【数３】
0005490320.tif 000036
に従って全てのロウのロウアドレスｒｏｗ＿ａｄｄｒ（ｒ，ｉ）を計算するように構成されるロウアドレス生成ブロックと、
を含み、
前記基本インターリーブアドレス再帰ブロック又は前記隣接ロウアドレス計算ブロックの正方向からの再帰において、ｉ≧Ｌであると、ｉ＝ｉ ｍｏｄ Ｌであり、前記基本インターリーブアドレス再帰ブロック又は前記隣接ロウアドレス計算ブロックの逆方向からの再帰において、ｉ＜０であると、ｉ＝Ｌ＋ｉであることを特徴とする請求項１に記載のＴｕｒｂｏ符号並行インターリーバ。
【請求項３】
前記隣接ロウアドレス計算ブロックが、式
【数４】
0005490320.tif 000037
に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量Δ（ｓｔｕ）とΔ（ｓｔｄ）を得ることを特徴とする請求項２に記載のＴｕｒｂｏ符号並行インターリーバ。
【請求項４】
前記基本インターリーブアドレス再帰ブロックが、式
【数５】
0005490320.tif 000038
に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠ（ｓｔｕ）とΠ（ｓｔｄ）を得ることを特徴とする請求項２に記載のＴｕｒｂｏ符号並行インターリーバ。
【請求項５】
前記並行ＭＡＰユニットの現在のＭＡＰ演算回数のパリティに基づいて、ｉ又は前記基本インターリーブアドレス再帰ブロックが得た前記再帰基本インターリーブアドレスΠ（ｉ）を選択して前記剰余計算ブロックと前記商計算ブロックに出力するように構成される第１の二者択一ブロックと、
前記並行ＭＡＰユニットの現在のＭＡＰ演算回数のパリティに基づいて、１又は前記隣接ロウアドレス計算ブロックが得たロウアドレス増量Δ（ｉ）を選択して前記ロウアドレス生成ブロックに出力するように構成される第２の二者択一ブロックと、
をさらに含むことを特徴とする請求項２乃至４のいずれか１項に記載のＴｕｒｂｏ符号並行インターリーバ。
【請求項６】
前記転換出力ユニットが、前記交差ユニットから入力された前記ロウアドレスに基づいて、読み取ったＲロウデータから１パスのデータを選択して出力するように構成されるＲ個のＲ択１ブロックを含み、ここで、Ｒは前記ＣＢマトリックスユニットにおけるマトリックスのロウ数である、ことを特徴とする請求項１に記載のＴｕｒｂｏ符号並行インターリーバ。
【請求項７】
前記転換入力ユニットが、前記交差ユニットから入力された遅延後の前記ロウアドレスに基づいて、前記並行ＭＡＰユニットから入力されたＲロウデータから１ロウデータを選択して出力するように構成されるＲ個のＲ択１ブロックを含み、ここで、Ｒは前記ＣＢマトリックスユニットにおけるマトリックスのロウ数である、ことを特徴とする請求項１に記載のＴｕｒｂｏ符号並行インターリーバ。
【請求項８】
Ｔｕｒｂｏ符号並行インターリーバの並行インターリーブ方法であって、
交差ユニットがデータを並行に読み取るカラムアドレス及び読み取ったデータに対してロウ交差を行う各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてコードブロックＣＢマトリックスユニットに入力し、前記カラムアドレスを遅延させてから書込みアドレスとして前記ＣＢマトリックスユニットに入力し、各ロウの前記ロウアドレスを転換出力ユニットに入力し、各ロウの前記ロウアドレスを遅延させてから転換入力ユニットに入力し、
前記ＣＢマトリックスユニットが前記読取アドレスに従って前記カラムアドレスに対応する各ロウデータを読み取って、読み取った各ロウデータを前記転換出力ユニットに入力し、前記転換出力ユニットが前記交差ユニットから出力される各ロウの前記ロウアドレスに基づいて読み取った各ロウデータに対してロウ間交差を行って、交差後のデータを並行ＭＡＰユニットに入力してＭＡＰ計算を行い、
前記転換入力ユニットが前記交差ユニットからの遅延された各ロウの前記ロウアドレスを受信し、遅延されたロウアドレスに基づいて、前記並行ＭＡＰユニットがＭＡＰ計算を行って出力した各ロウデータに対してロウ間交差を行い、交差後のデータを先験情報として前記書込みアドレスに従って前記ＣＢマトリックスユニットに書き込むステップを含むことを特徴とする方法。
【請求項９】
前記交差ユニットが前記カラムアドレス及び各ロウの前記ロウアドレスを生成するステップが、
前記交差ユニットが、式
【数６】
0005490320.tif 000039
に従って、それぞれ正方向と逆方向から基本インターリーブアドレスΠ（ｉ）を再帰し、ここで、ｆ１、ｆ２はインターリーブパラメーターであり、ｓｔｕはコードブロック内の正方向からの再帰の初始位置であり、且つ０≦ｓｔｕ≦Ｋ−１であり、ｓｔｄはコードブロック内の逆方向からの再帰の初始位置であり、且つ０≦ｓｔｄ≦Ｋ−１であり、Ｋは前記ＣＢマトリックスユニットにおけるコードブロック長さであり、
前記交差ユニットが、再帰して得た基本インターリーブアドレスΠ（ｉ）のＬに対する剰余計算を行ってカラムアドレスｃｏｌ＿ａｄｄｒ（ｉ）を得て、ここで、Ｌは、前記ＣＢマトリックスユニットにおけるマトリックスのカラム数であり、
前記交差ユニットが再帰して得た前記基本インターリーブアドレスΠ（ｉ）のＬに対する商を計算し、第１ロウ番目のロウアドレスｒｏｗ＿ａｄｄｒ（０，ｉ），０≦ｉ≦Ｌ−１を得て、
前記交差ユニットが、式
【数７】
0005490320.tif 000040
に従ってそれぞれ正方向と逆方向から隣接する２つのロウ間のロウアドレス増量Δ（ｉ）を再帰し、ここで、Ｒは前記ＣＢマトリックスユニットにおけるマトリックスのロウ数であり、
前記交差ユニットが、式
【数８】
0005490320.tif 000041
に従って全てのロウのロウアドレスｒｏｗ＿ａｄｄｒ（ｒ，ｉ）を計算するステップを含み、
前記基本インターリーブアドレス又は前記ロウアドレス増量の正方向からの再帰中に、ｉ≧Ｌであると、ｉ＝ｉ ｍｏｄ Ｌであり、前記基本インターリーブアドレス又は前記ロウアドレス増量の逆方向からの再帰中に、ｉ＜０であると、ｉ＝Ｌ＋ｉである
ことを特徴とする請求項８に記載の方法。
【請求項１０】
前記交差ユニットは、前記基本インターリーブアドレスを再帰する際、式
【数９】
0005490320.tif 000042
に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠ（ｓｔｕ）とΠ（ｓｔｄ）を得ることを特徴とする請求項９に記載の方法。
【請求項１１】
前記交差ユニットは、前記ロウアドレス増量を再帰する際、式
【数１０】
0005490320.tif 000043
に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量Δ（ｓｔｕ）とΔ（ｓｔｄ）を得ることを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信分野におけるＴｕｒｂｏデコーディング処理技術に関し、具体的に、Ｔｕｒｂｏ符号並行インターリーバ及びその並行インターリーブ方法に関する。
【背景技術】
【０００２】
Ｔｕｒｂｏ符号は、ＬＴＥにおける重要なチャネルコーディング形態であり、コーディング・デコーディングの複雑度が高く、遅延が大きく、エラーコード性能に優れていて、データ量の多い長コードブロック及び遅延に対する要求が高くないデータ伝送に適用する。Ｔｕｒｂｏ符号は、シャノンチャネルコーディング理論におけるランダム性条件を満たし、反復的デコーディングの形態でコーディングゲインを得るので、シャノン限界に近い極限性能を得られる点で理想的である。
【０００３】
Ｔｕｒｂｏデコーダーの構成は、図１で示し、インターリーバとデインターリーバを介して接続される２つの軟入力軟出力（ＳＩＳＯ）のＲＳＣコードコンポーネントデコーディングユニットから構成され、反復的デコーディングを行う。デコーディングユニット１により出力される外来情報ａｐｒｉ１をデコーディングユニット２の先験情報として、デコーディングを補助し、同様に、デコーディングユニット２により出力される外来情報ａｐｒｉ２をデコーディングユニット１の先験情報とし、このように、デコーディングを繰り返す。デコーディングユニット１とデコーディングユニット２のハードウェア構成は完全に同じであって、ハードウェア実現時に、時分割多重化を用いてハードウェアリソースを節約することができる。デコーディングユニット１とデコーディングユニット２において、主に、対数領域のＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズムを実現し、このとき、乗法と指数関数を加法と最大値取得の演算に簡易化し、計算の複雑度を低減し、ハードウェアによる実現に有利である。並行するＴｕｒｂｏデコーダーの場合、そのキーポイントはデコーディングユニット１とデコーディングユニット２に複数の並行するＭａｘ−Ｌｏｇ−Ｍａｐ計算ユニットを設けて、同時に同一のコードブロックデータについてセグメンテーションデコーディングを行うことにある。
【０００４】
インターリーバは、Ｔｕｒｂｏデコーダーに重要な作用を果たし、Ｔｕｒｂｏデコーダーの性能に直接影響を与える。ＬＴＥは、二次置換多項式（Quadratic Permutation Polynomial，ＱＰＰ）インターリーバを用い、該インターリーバは無競合（Contention-free，ＣＦ）インターリーバの１つであり、表現式は、
【数１】
0005490320.tif 000002
であり、ここで、ｉとΠ（ｉ）はそれぞれ、インターリーブ前とインターリーブ後の番号であり、Ｋはコードブロックの長さであり、ｆ１とｆ２は２つのパラメーターであり、具体的にはコードブロックの長さＫに基づいて確定することができる。即ち、長さがＫのビットストリーム
【数２】
0005490320.tif 000003
で、インターリーバの出力が
【数３】
0005490320.tif 000004
であると、
【数４】
0005490320.tif 000005
を
【数５】
0005490320.tif 000006
と表すことができる。
【０００５】
ＬＴＥシステムは、１００Ｍｂｐｓ以上のピークデータレートをサポートすることが要求され、これに対してチャネルのコーディング・デコーディング速度についてさらに高い要求を出していて、当該要求を満たすため、ＬＴＥにおけるＴｕｒｂｏ符号は、並行するデコーディングアルゴリズムを利用しなければならない。Ｔｕｒｂｏ符号の並行デコーディングの場合、インターリーバの設計もその並行デコーディングの要求に適応しなければならなく、本願発明者は、関連技術において並行インターリーブを有効に行われるＴｕｒｂｏ符号のインターリーバ及びその方法が開示されていないことを発見した。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、並行インターリーブを有効に行うことができない問題を解決できるＴｕｒｂｏ符号の並行インターリーバ及びその並行インターリーブ方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様によると、データを並行に読み取るカラムアドレス及び読み取ったデータに対してロウ交差を行う各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてコードブロックＣＢマトリックスユニットに入力し、前記カラムアドレスを遅延させてから書込みアドレスとして前記ＣＢマトリックスユニットに入力し、各ロウの前記ロウアドレスを転換出力ユニットに入力し、各ロウの前記ロウアドレスを遅延させてから転換入力ユニットに入力するように構成される交差ユニットと、前記ＣＢマトリックスユニットから出力される、前記ＣＢマトリックスユニットが前記読取アドレスに従って読み取った各ロウデータを受信し、各ロウの前記ロウアドレスに基づいて、読み取った各ロウデータに対してロウ間交差を行って、交差後のデータを一致する並行最大事後確率推定（Maximum A Posteriori，ＭＡＰ）ユニットに入力してＭＡＰ計算を行うように構成される転換出力ユニットと、前記交差ユニットからの遅延された各ロウの前記ロウアドレスを受信し、遅延されたロウアドレスに基づいて、前記並行ＭＡＰユニットがＭＡＰ計算後に出力した各ロウデータに対してロウ間交差を行って、交差後の各ロウデータを先験情報として前記書込みアドレスに従って前記ＣＢマトリックスユニットに書き込むように構成される転換入力ユニットと、を含むＴｕｒｂｏ符号並行インターリーバが提供される。
【０００８】
このとき、前記交差ユニットは、下式に従って、それぞれ正方向と逆方向から基本インターリーブアドレスΠ（ｉ）を再帰する基本インターリーブアドレス再帰ブロックと、
【数６】
0005490320.tif 000007
前記基本インターリーブアドレス再帰ブロックにより再帰して得た基本インターリーブアドレスΠ（ｉ）のＬに対する剰余計算を行って、カラムアドレスｃｏｌ＿ａｄｄｒ（ｉ）を得る剰余計算ブロックと、
前記基本インターリーブアドレス再帰ブロックにより再帰して得た前記基本インターリーブアドレスΠ（ｉ）のＬに対する商を求め、第１番目のロウのロウアドレスｒｏｗ＿ａｄｄｒ（０，ｉ），０≦ｉ≦Ｌ−１を得る商計算ブロックと、
下式に従ってそれぞれ、正方向と逆方向から隣接する２つのロウ間のロウアドレス増量Δ（ｉ）を再帰する隣接ロウアドレス計算ブロックと、
【数７】
0005490320.tif 000008
下式に従って全てのロウのロウアドレスｒｏｗ＿ａｄｄｒ（ｒ，ｉ）を計算するロウアドレス生成ブロックと、
【数８】
0005490320.tif 000009
を含み、
前記基本インターリーブアドレス再帰ブロック又は前記隣接ロウアドレス計算ブロックの正方向からの再帰において、ｉ≧Ｌであると、ｉ＝ｉ ｍｏｄ Ｌであり、前記基本インターリーブアドレス再帰ブロック又は前記隣接ロウアドレス計算ブロックの逆方向からの再帰において、ｉ＜０であると、ｉ＝Ｌ＋ｉであって、
ｆ１、ｆ２はインターリーブパラメーターであり、ｓｔｕはコードブロック内の正方向からの再帰の初始位置であり、且つ０≦ｓｔｕ≦Ｋ−１であり、ｓｔｄはコードブロック内の逆方向からの再帰の初始位置であり、且つ０≦ｓｔｄ≦Ｋ−１であり、Ｌは前記ＣＢマトリックスユニットにおけるマトリックスのカラム数であり、ｗは基本インターリーブアドレスを再帰するウィンドウ長さであり、Ｒは前記ＣＢマトリックスユニットにおけるマトリックスのロウ数であり、Ｋは前記ＣＢマトリックスユニットにおけるコードブロック長さである。
【０００９】
このとき、隣接ロウアドレス計算ブロックは、式
【数９】
0005490320.tif 000010
に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量Δ（ｓｔｕ）とΔ（ｓｔｄ）を得る。
【００１０】
このとき、前記基本インターリーブアドレス再帰ブロックは、式
【数１０】
0005490320.tif 000011
に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠ（ｓｔｕ）とΠ（ｓｔｄ）を得る。
【００１１】
このとき、当該インターリーバは、前記並行ＭＡＰユニットの現在のＭＡＰ演算回数のパリティに基づいて、ｉ又は前記基本インターリーブアドレス再帰ブロックが得た前記再帰基本インターリーブアドレスΠ（ｉ）を選択して前記剰余計算ブロックと前記商計算ブロックに出力する第１の二者択一ブロックと、前記並行ＭＡＰユニットの現在のＭＡＰ演算回数のパリティに基づいて、１又は前記隣接ロウアドレス計算ブロックが得たロウアドレス増量Δ（ｉ）を選択して前記ロウアドレス生成ブロックに出力する第２の二者択一ブロックと、をさらに含む。
【００１２】
このとき、前記転換出力ユニットは、前記交差ユニットから入力された前記ロウアドレスに基づいて、読み取ったＲ（Ｒは前記ＣＢマトリックスユニットにおけるマトリックスのロウ数である）ロウデータから１パスのデータを選択して出力するＲ個のＲ択１ブロックを含む。
【００１３】
このとき、前記転換入力ユニットは、前記交差ユニットから入力された遅延後の前記ロウアドレスに基づいて、前記並行ＭＡＰユニットから入力されたＲ（Ｒは前記ＣＢマトリックスユニットにおけるマトリックスのロウ数である）ロウデータから１ロウデータを選択して出力するＲ個のＲ択１ブロックを含む。
【００１４】
本発明の別の一態様によると、交差ユニットがデータを並行に読み取るカラムアドレス及び読み取ったデータに対してロウ交差を行う各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてコードブロックＣＢマトリックスユニットに入力し、前記カラムアドレスを遅延させてから書込みアドレスとして前記ＣＢマトリックスユニットに入力し、各ロウの前記ロウアドレスを転換出力ユニットに入力し、各ロウの前記ロウアドレスを遅延させてから転換入力ユニットに入力し、ＣＢマトリックスユニットが前記読取アドレスに従って前記カラムアドレスに対応する各ロウデータを読み取って、読み取った各ロウデータを前記転換出力ユニットに入力し、前記転換出力ユニットが前記交差ユニットから出力される各ロウの前記ロウアドレスに基づいて読み取った各ロウデータに対してロウ間交差を行って、交差後のデータを並行ＭＡＰユニットに入力してＭＡＰ計算を行い、転換入力ユニットが前記交差ユニットからの遅延された各ロウの前記ロウアドレスを受信し、遅延されたロウアドレスに基づいて前記並行ＭＡＰユニットがＭＡＰ計算を行って出力した各ロウデータに対してロウ間交差を行い、交差後のデータを先験情報として前記書込みアドレスに従って前記ＣＢマトリックスユニットに書き込むＴｕｒｂｏ符号並行インターリーバの並行インターリーブ方法が提供される。
【００１５】
このとき、前記交差ユニットが前記カラムアドレス及び各ロウの前記ロウアドレスを生成するステップは、前記交差ユニットが下式に従ってそれぞれ、正方向と逆方向から基本インターリーブアドレスΠ（ｉ）を再帰し、
【数１１】
0005490320.tif 000012
前記交差ユニットは、再帰して得た基本インターリーブアドレスΠ（ｉ）のＬに対する剰余計算を行ってカラムアドレスｃｏｌ＿ａｄｄｒ（ｉ）を得て、前記交差ユニットが再帰して得た前記基本インターリーブアドレスΠ（ｉ）のＬに対する商を計算し、第１番目ロウのロウアドレスｒｏｗ＿ａｄｄｒ（０，ｉ），０≦ｉ≦Ｌ−１を得て、前記交差ユニットが下式に従ってそれぞれ正方向と逆方向から隣接する２つのロウ間のロウアドレス増量Δ（ｉ）を再帰し、
【数１２】
0005490320.tif 000013
前記交差ユニットが下式に従って全てのロウのロウアドレスｒｏｗ＿ａｄｄｒ（ｒ，ｉ）を計算するステップを含み、
【数１３】
0005490320.tif 000014
このとき、前記基本インターリーブアドレス又は前記ロウアドレス増量の正方向からの再帰中に、ｉ≧Ｌであると、ｉ＝ｉ ｍｏｄ Ｌであり、前記基本インターリーブアドレス又は前記ロウアドレス増量の逆方向からの再帰中に、ｉ＜０であると、ｉ＝Ｌ＋ｉであって、ｆ１、ｆ２はインターリーブパラメーターであり、ｓｔｕはコードブロック内の正方向からの再帰の初始位置であり、且つ０≦ｓｔｕ≦Ｋ−１であり、ｓｔｄはコードブロック内の逆方向からの再帰の初始位置であり、且つ０≦ｓｔｄ≦Ｋ−１であり、Ｌは前記ＣＢマトリックスユニットにおけるマトリックスのカラム数であり、Ｒは前記ＣＢマトリックスユニットにおけるマトリックスのロウ数であり、Ｋは前記ＣＢマトリックスユニットにおけるコードブロック長さである。
【００１６】
このとき、前記交差ユニットは、前記基本インターリーブアドレスを再帰する際、式
【数１４】
0005490320.tif 000015
に従って正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠ（ｓｔｕ）とΠ（ｓｔｄ）を得る。
【００１７】
このとき、前記交差ユニットは、前記ロウアドレス増量を再帰する際、式
【数１５】
0005490320.tif 000016
に従って正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量Δ（ｓｔｕ）とΔ（ｓｔｄ）を得る。
【発明の効果】
【００１８】
本発明によると、Ｔｕｒｂｏ符号並行インターリーバの交差ユニットが生成したカラムアドレスに基づいて、１カラムデータを並行に読み取って、交差ユニットが生成した各ロウのロウアドレスに従って読み取ったデータにロウ交差を行うことによって、データのロウ内のインターリーブとロウ間のインターリーブを実現し、また、転換入力ユニットは交差ユニットが生成した遅延後の各ロウのロウアドレスに従って、ＭＡＰ計算後の各ロウデータにロウ交差を行って、交差後のデータを先験情報としてＣＢマトリックス中の交差ユニットが生成したカラムアドレスに対応する位置に書込むことによって、並行のデインターリーブを有効に行って、インターリーブとデインターリーブの効率を向上できる。
【００１９】
ここで説明する図面は本発明を理解させるために、本発明の一部を構成し、本発明における実施形態と共に本発明を解釈するためのものであり、本発明を不当に限定するのではない。
【図面の簡単な説明】
【００２０】
【図１】は、関連技術に係わるＴｕｒｂｏデコーダーの構成を示す図である。
【図２】は、本発明の実施形態に係わるＴｕｒｂｏ符号インターリーバの構成を示す図である。
【図３】は、本発明の実施形態に係わるＣＢマトリックスに記憶されたマトリックスの構成を示す図である。
【図４】は、本発明の好適な実施形態に係わる交差ユニットの構成を示す図である。
【図５】は、本発明の他の好適な実施形態に係わる交差ユニットの構成を示す図である。
【図６】は、本発明の実施形態に係わるＴｕｒｂｏ符号並行インターリーブ方法を示すフローチャートである。
【発明を実施するための形態】
【００２１】
以下、図面を参照しつつ実施形態と結び付けて本発明を詳しく説明する。ここで、互いに衝突しない限り、本願に記載の実施形態及び実施形態に記載の特徴を互いに組み合わせることができる。
【００２２】
図１におけるインターリーバとデインターリーバは、相反するプロセスで、即ち、１つの入力シーケンスが前後、インターリーブとデインターリーブを経て最初の順番に回復するが、１つの入力シーケンスが２回のインターリーブを経て同じ効果を得られる。従って、本発明の実施形態において、ハードウェアにてインターリーバとデインターリーバを１つにし、このとき、デインターリーバの計算結果はインターリーバの計算結果より幾つかのクロック周期遅延し、即ち、デコーディングユニット２の遅延である。
【００２３】
図２は、本発明の実施形態に係わるＴｕｒｂｏ符号の並行インターリーバの構成を示す図であり、図２に示すように、当該Ｔｕｒｂｏ符号インターリーバは主に、交差ユニット（interleave）１０と、転換出力（switch_out）ユニット２０と、転換入力（switch_in）ユニット３０と、を備える。ここで、図２に示すように、交差ユニット１０は、データを並行に読み取ったカラムアドレスと読み取ったデータにロウ交差を行った各ロウのロウアドレスを生成し、当該カラムアドレスを読取アドレスとしてコードブロック（code block、以下ＣＢと略称）マトリックスユニットに入力し、当該カラムアドレスを遅延させた後書込みアドレスとしてＣＢマトリックスユニットに入力し、各ロウのロウアドレスを転換出力ユニット２０に入力し、各ロウのロウアドレスを遅延させた後転換入力ユニット３０に入力するように設けられ、転換出力ユニット２０は、ＣＢマトリックスユニットから出力される各ロウのデータ（ここで、ＣＢマトリックスユニットは上記読取アドレスに基づき１カラムのデータを読み取って、読み取ったデータを転換出力ユニット２０に出力する）を受信し、交差ユニット１０により出力される各ロウのロウアドレスに基づき、並行に読み取った各ロウのデータにロウ間の交差を行って、交差後のデータを並行匹配（ＭＡＰ）ユニットに入力しＭａｘ−Ｌｏｇ−Ｍａｐ演算（ＭＡＰ演算と略称）を行い、転換入力ユニット３０は、交差ユニット１０からの遅延された各ロウのロウアドレスを受信し、転換入力ユニット３０に入力される各ロウのロウアドレスが遅延されたので、転換入力ユニット３０が受信した各ロウのロウアドレスは並行ＭＡＰユニットの計算遅延と同期するように保持され、転換入力ユニット３０は遅延されたロウアドレスに基づいて、並行ＭＡＰユニットがＭＡＰ計算後に出力した各ロウのデータにロウ間の交差を行って、交差後の各ロウデータを先験情報として上記書込みアドレスに基づきＣＢマトリックスユニットに書き込む。
【００２４】
本発明の実施形態において、デコーディング対象のコードブロック（code block，ＣＢ）のソフトビット情報及びデコーディング中に用いる先験情報をＲ×Ｌマトリックスフォーマットで記憶し、ここで、Ｒはマトリックスのロウ数を、Ｌはマトリックスのカラム数を表する。並行デコーディングは、マトリックスから同時に１カラムのＲロウのデータを読み取って、該Ｒ個のデータを一定のマッピング規則に従って並行ＭＡＰユニット（parallel map units）に供給してＲパスの並行ＭＡＰ演算を行うことである。
【００２５】
このとき、ＣＢマトリックスユニットは、４つのＲ×Ｌマトリックスを含み、それぞれ、コードブロックに対応するシステムビットｓｂと、チェックビットｐ０と、チェックビットｐ１と、先験情報ａｐｒｉと、を記憶する。ここで、マトリックスのロウ数Ｒはコードブロック長さＫに応じて決められ、下式に従ってＲを決めることが好ましい。
【数１６】
0005490320.tif 000017
マトリックスのカラム数Ｌ＝Ｋ／Ｒである。
【００２６】
例えば、Ｋ＝６１４４で、当該コードブロック（ＣＢ）のビット順が
【数１７】
0005490320.tif 000018
であると、当該シーケンスのＲ×Ｌマトリックスにおける配列順は図３に示すとおりである。
【００２７】
このとき、チェックビットｐ０とチェックビットｐ１は、インターリーブを行う必要がなく、チェックビットｐ０とｐ１から１つのみを選択して並行ＭＡＰユニットに入力し、現在のＭＡＰ演算の回数が奇数であると、チェックビットｐ０を並行ＭＡＰユニットに入力され、現在のＭＡＰ演算の回数が偶数であると、チェックビットｐ１を並行ＭＡＰユニットに入力される。そして、システムビットｓｂと先験情報ａｐｉの場合、ＣＢマトリックスユニットは交差ユニット１０が生成したカラムアドレスに従って１カラムデータをそれぞれ読み取って転換出力ユニット２０に入力した後、転換出力ユニット２０は交差ユニット１０が生成した各ロウのロウアドレスに従って入力された各ロウデータにロウ交差を行ってから、並行ＭＡＰユニットに入力し、並行ＭＡＰユニットは入力された各ロウのチェックビット、システムビットｓｂ、先験情報ａｐｉに基づいてＭＡＰ演算を行って、１カラムの先験情報を得て、当該カラムの先験情報を転換入力ユニット３０に入力し、転換入力ユニット３０は遅延された各ロウのロウアドレスに従って、入力された各ロウのデータを交差した後、当該カラムデータを上記カラムアドレスに対応するデータとしてＣＢマトリックスユニットにおける先験情報ａｐｉマトリックスの対応位置に書き込む。
【００２８】
本発明の実施形態に提供される上記Ｔｕｒｂｏ符号の並行インターリーバによると、Ｔｕｒｂｏ符号の並行インターリーバの交差ユニットが生成したカラムアドレスに従って、１カラムデータを並行に読み取って、読み取ったデータを交差ユニットにより生成された各ロウのロウアドレスに従ってロウ交差を行うことによって、データのロウ内でのインターリーブ及びロウ間でのインターリーブを実現できる。また、転換入力ユニットは交差ユニットが生成した遅延後の各ロウのロウアドレスに従って、ＭＡＰ計算後の各ロウデータにロウ交差を行って、交差後のデータを先験情報としてＣＢマトリックスにおける交差ユニットが生成したカラムアドレスに対応する位置に書き込む。
【００２９】
本発明の好適な実施形態において、交差ユニット１０は図４に示す構成を有することができ、図４に示すように、当該好適な実施形態において、交差ユニット１０は、基本インターリーブアドレス再帰ブロック１００と、モデル取得ブロック１０２と、商計算ブロック１０４と、隣接ロウアドレス計算ブロック１０６と、ロウアドレス生成ブロック１０８と、を含むことができる。このとき、
基本インターリーブアドレス再帰ブロック１００は、式（１−２）と式（１−３）に従って、それぞれ、正方向と逆方向から基本インターリーブアドレスΠ（ｉ）を再帰し、正方向からの再帰の範囲はΠ（ｓｔｕ）からΠ（ｓｔｕ＋ｗ）まで即ち、ｓｔｕ≦ｉ≦ｓｔｕ＋ｗであり、逆方向からの再帰はΠ（ｓｔｄ）からΠ（ｓｔｄ−ｗ）まで即ち、ｓｔｄ≧ｉ≧ｓｔｄ−ｗであって、ここで、ｓｔｕはコードブロックにおける正方向からの再帰の初始位置であり、ｓｔｄはコードブロックにおける逆方向からの再帰の初始位置であり、ＬはＣＢ  ｍａｔｒｉｘのカラム数であり、ｗは基本インターリーブアドレスを再帰するウィンドウの長さである。
【００３０】
【数１８】
0005490320.tif 000019
【００３１】
基本インターリーブアドレス再帰ブロックによる正方向からの再帰において、ｉ≧Ｌであると、ｉ＝ｉ ｍｏｄ Ｌであり、即ち、正方向からの再帰中に、ｉを初始位置ｓｔｕから逓増し始め、逓増中にカラム境界に当面すると、即ち、ｉ＝Ｌであると、ｉをゼロにリセットして継続して逓増し、即ち、ｉ値が必ず第１のロウの範囲内にマッピングされるようにｉの逓増値のＬに対するモデルを計算し、基本インターリーブアドレス再帰ブロックの逆方向からの再帰中に、ｉ＜０であると、ｉ＝Ｌ＋ｉであり、即ち、逆方向からの再帰中に、ｉは初始位置ｓｔｄから逓減し始め、逓減中にカラムの境界に当面すると、即ち、ｉ＝０であるとｉをＬにセットし継続して逓減し、即ち、ｉ値が必ず第１のロウの範囲内にマッピングされるようにｉの逓減のＬに対するモデルを求めなければならない。
【００３２】
ここで、ＲはＣＢ  ｍａｔｒｉｘにおけるマトリックスのロウ数を表し、ＬはＣＢ  ｍａｔｒｉｘにおけるマトリックスのカラム数を表し、ｆ１、ｆ２はＴｕｒｂｏ符号インターリーバのインターリーブのパラメーターであり、ｆ１、ｆ２はコードブロックの長さＫに逐一対応し、具体的に、ＬＴＥシステムにおいて、表１に基づいてパラメーターｆ１、ｆ２を決めることができる。
【００３３】
基本インターリーブアドレス再帰ブロック１００が、（式１−６）と（式１−２）に従って再帰に必要な初期値Π（ｓｔｕ）とΠ（ｓｔｄ）を得ることが好ましい。
【００３４】
【数１９】
0005490320.tif 000020
【００３５】
上記（式１−２）、（式１−３）、（式１−４）、（式１−５）、（式１−６）において、
【数２０】
0005490320.tif 000021
は常数であり、予め算出することができ、モデル取得演算は比較及び減法によって行うことができ、また、毎回のモデル取得演算後の結果がいずれもＫ未満であるので、インターリーブアドレスの再帰を比較と加法、減法演算に完全に簡略化することができる。
【００３６】
モデル取得計算ブロック１０２は、基本インターリーブアドレス再帰ブロック１００が再帰されて得た基本インターリーブアドレスΠ（ｉ）のＬに対するモデル取得を計算し、カラムアドレスｃｏｌ＿ａｄｄｒ（ｉ）を得る。
【００３７】
【表１】
0005490320.tif 000022
【００３８】
商計算ブロック１０４は、基本インターリーブアドレス再帰ブロック１００が再帰して得た基本インターリーブアドレスΠ（ｉ）のＬに対する商を求め、第１ロウのロウアドレスｒｏｗ＿ａｄｄｒ（０，ｉ），０≦ｉ≦Ｌ−１を得る。
【００３９】
隣接ロウアドレス計算ブロック１０６は、（式１−７）と（式１−８）に従って、それぞれ、正方向と逆方向から隣接する２つのロウの間のロウアドレス増量Δ（ｉ）を再帰し、正方向からの再帰の範囲はΔ（ｓｔｕ）からΔ（ｓｔｕ＋ｗ）まで再帰し、即ち、ｓｔｕ≦ｉ≦ｓｔｕ＋ｗであり、逆方向からの再帰はΔ（ｓｔｄ）からΔ（ｓｔｄ−ｗ）まで再帰し、即ち、ｓｔｄ≧ｉ≧ｓｔｄ−ｗであって、ここで、ｓｔｕはコードブロックにおける正方向からの再帰の初始位置であり、ｓｔｄはコードブロックにおける逆方向からの再帰の初始位置であり、ＬはＣＢ  ｍａｔｒｉｘのカラム数である。
【００４０】
【数２１】
0005490320.tif 000023
【００４１】
隣接ロウアドレス計算ブロック１０６が、（式１−７）と（式１−５）に従って再帰に必要な初期値Δ（ｓｔｕ）とΔ（ｓｔｄ）を予め得ることが好ましい。
【００４２】
【数２２】
0005490320.tif 000024
【００４３】
隣接ロウアドレス計算ブロックの正方向からの再帰において、ｉ≧Ｌであると、ｉ＝ｉ ｍｏｄ Ｌであり、隣接ロウアドレス計算ブロックの逆方向からの再帰において、ｉ＜０であると、ｉ＝Ｌ＋ｉである。
【００４４】
ここで、（式１−７）、（式１−８）、（式１−９）におけるΔ（ｉ）はＣＢマトリックスユニットにおけるマトリックス内部の第ｉカラムのインターリーブ（又は非インターリーブ）アドレスに対応する隣接する２つのロウ間のロウアドレス増量を示す。
【００４５】
【数２３】
0005490320.tif 000025
【００４６】
（式１−９）において、ｆ２は偶数であり、Ｌは４の倍数であり、且つＲは１５以下の２の冪乗であるので、ｆ２・Ｌを
【数２４】
0005490320.tif 000026
と簡略化し、また、Ｒは１５以下の２の冪乗であるので、（式１−７）、（式１−８）、（式１−９）、（式１−１０）の剰余計算を打切り演算に簡略化することができる。上述のように、上記各式を比較演算、加法減法演算、シフト演算及び打切り演算、又は簡単な乗法演算に簡略化し、ハードウェアによる実現において簡単にレジスタを挿入する形態で肝心な経路を簡略化し、回路の性能を向上し、ライン処理方式を結合してインターリーブアドレスの再帰計算がクロックリズム毎に１つの結果を出力するように保証できる。
【００４７】
ロウアドレス生成ブロック１０８は、（式１−１０）に従って全てのロウのロウアドレスｒｏｗ＿ａｄｄｒ（ｒ，ｉ）を計算するように設けられる。
【００４８】
【数２５】
0005490320.tif 000027
【００４９】
ここで、（式１−１０）における乗法は、４×４の乗算器であるので、ハードウェアで簡単に実現することを保証できる。
【００５０】
図５は、本発明の実施形態に係わる交差ユニット１０の他の実施形態の構成を示す図であり、図５に示すように、当該実施形態による交差ユニット１０は、図４に示す交差ユニット１０に比べ、第１の二者択一ブロック１０１と、第２の二者択一ブロック１０３の２つの二者択一ブロックが追加された。その中、第１の二者択一ブロック１０１は、現在のＭＡＰ演算のカウンタ（ＭＡＰ＿ｃｎｔ）値に基づいて、そのパリティを判定し、ＭＡＰ＿ｃｎｔが偶数であると、現在のＭＡＰ演算はインターリーブする必要がなく、そのため、第１の二者択一ブロック１０１は直接ｉを選択して剰余計算ブロック１０２と商計算ブロック１０４に出力し、第２の二者択一ブロック１０３は直接１を隣接するロウのロウアドレス増量としてロウアドレス生成ブロック１０８に出力する。ＭＡＰ＿ｃｎｔが奇数であると、現在のＭＡＰ演算はインターリーブする必要があるため、第１の二者択一ブロック１０１は基本インターリーブアドレス再帰ブロック１００が得た基本インターリーブアドレスΠ（ｉ）を剰余計算ブロック１０２と商計算ブロック１０４に出力し、第２の二者択一ブロック１０３は隣接ロウアドレス計算ブロック１０６の出力を隣接するロウのロウアドレス増量としてロウアドレス生成ブロック１０８に出力する。
【００５１】
ここで、上記２つの二者択一ブロックにより処理されるインターリーブと非インターリーブのパラメーターの二者択一処理プロセスは、ＣＢ  ｍａｔｒｉｘユニット中の４つのマトリックスにおけるシステムビットｓｂと先験情報ａｐｒｉを記憶するための２つのマトリックスのみに対するものであり、ｐ０のマトリックスにおける記憶順（即ち、入力順）自体はインターリーブされていないものであり、ｐ１のマトリックスにおける記憶順（即ち、入力順）自体はインターリーブされたものであって、ＭＡＰ＿ｃｎｔが偶数である時に選択されるのはｐ０であり、ＭＡＰ＿ｃｎｔが奇数である時に選択されるのはｐ１であるので、その他の２つのチェック情報ｐ０とｐ１を記憶するためのマトリックスは、インターリーブする必要がないものである。従って、ｐ０とｐ１を記憶する２つのマトリックスの場合、ＣＢマトリックスから１つを選択して読み出した後、並行ＭＡＰユニットに入力し、ＣＢマトリックスからｐ０、ｐ１を読み出しに用いられる読取アドレスは上記カラムアドレスを用いて読み取る必要がなく、非インターリーブアドレス（即ち、図５におけるｉ値）に従って読み取る。
【００５２】
転換出力ユニット２０は、Ｒ×Ｒの交差アレイであり、即ち、Ｒパスの入力とＲパスの出力を含み、転換出力ユニット２０はＲ個のＲ択１ブロック（Ｒ択１回路であることが好ましい）から構成され、各Ｒ択１ブロックの出力は、いずれも、対応する交差ユニット１０からのロウアドレスに基づいてＲパスの入力から１つを選択したものである。同様に、転換入力ユニット３０も、Ｒ×Ｒの交差アレイであり、Ｒパスの入力とＲパスの出力と、Ｒ個のＲ択１回路とを含む。転換入力ユニット３０に入力されるロウアドレスは、交差ユニット１０から出力されたロウアドレスを一定に遅延させた結果であり、ＭＡＰ演算の遅延との同期を実現するために遅延させている。ここで、Ｒ択１回路はＲ択Ｒ／２、Ｒ／２択Ｒ／４、…，Ｒ／２ｎ択１のツリー構成であることで、処理の遅延を減少でき、例えば、１６パスの入出力の場合、１６択８、８択４、４択２、２択１のツリー構成を用いることができる。
【００５３】
図６は、本発明の実施形態に係わるＴｕｒｂｏ符号の並行インターリーバの並行インターリーブ方法を示すフローチャートであり、当該方法を上記のＴｕｒｂｏ符号のインターリーバによって実現でき、具体的な実施中において、上記の並行インターリーブを行うことができる。図６に示すように、当該方法は以下のステップを含む。
【００５４】
交差ユニット１０は、並行に読み取るデータのカラムアドレスと、読み取ったデータに対してロウ交差を行った各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてＣＢマトリックスユニットに入力し、当該カラムアドレスを遅延させてから書込みアドレスとしてＣＢマトリックスユニットに入力し、各ロウのロウアドレスを転換出力ユニット２０に入力し、各ロウのロウアドレスを遅延させてから転換入力ユニット３０に入力する（ステップＳ６０２）。
【００５５】
例えば、交差ユニット１０は、以下のステップに従って各ロウのロウアドレスを生成することができる。
交差ユニット１０は、下式に従ってそれぞれ、正方向と逆方向から基本インターリーブアドレスΠ（ｉ）を再帰する（ステップ１）。
【数２６】
0005490320.tif 000028
このとき、正方向からの再帰中において、ｉ≧Ｌであると、ｉ＝ｉ ｍｏｄ Ｌである。
【数２７】
0005490320.tif 000029
このとき、逆方向からの再帰中において、ｉ＜０であると、ｉ＝Ｌ＋ｉである。
ここで、ｆ１、ｆ２はインターリーブパラメーターであり、ｓｔｕはコードブロック内の正方向からの再帰の初始位置であり、且つ０≦ｓつ≦Ｋ−１であり、ｓｔｄはコードブロック内の逆方向からの再帰の初始位置であり、且つ０≦ｓｔｄ≦Ｋ−１であり、ｗは基本インターリーブアドレスを再帰するウィンドウ長さであり、ＬはＣＢマトリックスユニットにおけるマトリックスのカラム数であり、ＲはＣＢマトリックスユニットにおけるマトリックスのロウ数であり、ＫはＣＢマトリックスユニットにおけるコードブロック長さである。
【００５６】
交差ユニット１０が、基本インターリーブアドレスを再帰する際、下式に従って正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠ（ｓｔｕ）とΠ（ｓｔｄ）を得ることが好ましい。
【数２８】
0005490320.tif 000030
【００５７】
交差ユニット１０は、再帰して得た基本インターリーブアドレスΠ（ｉ）のＬに対する剰余計算を行って、カラムアドレスｃｏｌ＿ａｄｄｒ（ｉ）を得る（ステップ２）。
【００５８】
交差ユニット１０は、再帰して得た基本インターリーブアドレスΠ（ｉ）のＬに対する商を計算し、第１番目のロウのロウアドレスｒｏｗ＿ａｄｄｒ（０，ｉ），０≦ｉ≦Ｌ−１を得る（ステップ３）。
【００５９】
交差ユニット１０は、下式に従ってそれぞれ、正方向と逆方向から隣接する２つのロウ間のロウアドレス増量Δ（ｉ）を再帰する（ステップ４）。
【数２９】
0005490320.tif 000031
【００６０】
交差ユニット１０が、前記ロウアドレス増量を再帰する際、下式に従って正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量Δ（ｓｔｕ）とΔ（ｓｔｄ）を確定することが好ましい。
【数３０】
0005490320.tif 000032
【００６１】
交差ユニットは、下式に従って全てのロウのロウアドレスｒｏｗ＿ａｄｄｒ（ｒ，ｉ）を計算する（ステップ５）。
【数３１】
0005490320.tif 000033
【００６２】
ＣＢマトリックスユニットは、上記読取アドレスに従って、上記カラムアドレスに対応する各ロウデータを読み取って、読み取った各ロウデータを転換出力ユニット２０に入力し、転換出力ユニット２０は交差ユニット１０から入力された各ロウのロウアドレスに基づいて、読み取った各ロウデータに対してロウ間の交差を行って、交差後のデータを並行ＭＡＰユニットに入力してＭＡＰ計算を行う（ステップＳ６０４）。
【００６３】
転換出力ユニット３０は、交差ユニット１０からの遅延後の各ロウのロウアドレスを受信し、遅延されたロウアドレスに基づいて、並行ＭＡＰユニットによりＭＡＰ計算後に出力される各ロウデータにロウ間の交差を行って、交差後のデータを先験情報として上記書込みアドレスに従ってＣＢマトリックスユニットに書き込む（ステップＳ６０６）。
【００６４】
本発明の実施形態により提供される上記Ｔｕｒｂｏ符号のインターリーバの並行インターリーブ方法によると、Ｔｕｒｂｏ符号並行インターリーバの交差ユニットが生成したカラムアドレスに基づいて、１カラムのデータを並行に読み取り、読み取ったデータを交差ユニットが生成した各ロウのロウアドレスに従ってロウ交差を行うことで、データのロウ内のインターリーブとロウ間のインターリーブを実現し、また、転換入力ユニットは交差ユニットが生成した遅延後の各ロウのロウアドレスに従って、ＭＡＰ計算を経た各ロウデータに対してロウ交差を行って、交差後のデータを先験情報としてＣＢマトリックス中の交差ユニットが生成したカラムアドレスに対応する位置に書込むことで、並行デインターリーブを有効に行って、インターリーブとデインターリーブの効率を向上することができる。
【００６５】
実際の応用において、上記各Ｔｕｒｂｏ符号インターリーバを用いて本発明の実施形態により提供される上記Ｔｕｒｂｏ符号インターリーバの並行インターリーブ方法を実現することができ、上記Ｔｕｒｂｏ符号インターリーバの実施形態に対応する技術効果を生じることができ、具体的な説明は省略する。
【００６６】
上述のように、本発明によると、１．Ｔｕｒｂｏ並行デコーディングをサポートし、デコーディング速度を向上できることと、２．ロウ・カラムアドレスを計算・インターリーブするプロセスがいずれも再帰の方式を利用するので、如何なるバッファ及びテーブル調査操作を行う必要がなく、ハードウェアリソースを節約できることと、３．ロウ・カラムアドレスをインターリーブする再帰に係わる複雑な乗法と剰余演算をいずれも簡単な加法と比較演算に簡略化し、肝心な経路を簡略化し、ハードウェア性能を向上させることと、４．組立てライン処理の方式を結合して、インターリーブアドレス（ロウアドレスとカラムアドレス）の計算が１リズムに１結果を出力でき、デコーダのデータストリームのラインレートを保証できることを実現できる。
【００６７】
当業者にとって、上記の本発明の各ブロック又は各ステップが、共通の計算装置によって実現することができ、独立の計算装置に集中させることができ、複数の計算装置から構成されるネットワークに分布させることもでき、さらに計算装置が実行可能なプログラムのコードによって実現することもできるので、それらを記憶装置に記憶させて計算装置によって実行することができ、又はある場合、上記に記載の順と異なる順で示したステップや述べたステップを実行でき、夫々集積回路ブロックに製作し、又はそれらにおける複数のブロック又はステップを単独の集積回路ブロックに製作して実現することができることは明らかなことである。このように、本発明は如何なる特定のハードウェアとソフトウェアの結合にも限定されない。
【００６８】
以上は、本発明の好適な実施形態に過ぎず、本発明を限定するものではない。当業者であれば本発明に様々な修正や変形が可能である。本発明の精神や原則内での如何なる修正、置換、改良などは本発明の保護範囲内に含まれる。
【符号の説明】
【００６９】
１００  基本インターリーブアドレス再帰ブロック
１０１  第１の二者択一ブロック
１０２  モデル取得剰余計算ブロック
２０２  剰余計算ブロック
１０３  第２の二者択一ブロック
１０４，２０４  商計算ブロック
１０６，２０６  隣接ロウアドレス計算ブロック
１０８  ロウアドレス生成ブロック
２０８  ロウアドレス再帰ブロック
【図１】
0005490320.tif 000044
【図２】
0005490320.tif 000045
【図３】
0005490320.tif 000046
【図４】
0005490320.tif 000047
【図５】
0005490320.tif 000048
【図６】
0005490320.tif 000049