(57)【特許請求の範囲】
【請求項１】
基板に設けられた固定電極と、
前記基板に設けられた第１支持体に一端が直接固定された第１可動部と、前記基板に設けられた第２支持体に一端が直接固定された第２可動部と、前記第１可動部と前記第２可動部の間に設けられ前記第１可動部および前記第２可動部より伸縮しやすい弾性部とを有し、前記固定電極との間に印加される電圧に応じて、前記固定電極との間隔が変化する可動電極とを備えた
可変容量素子。
【請求項２】
請求項１に記載の可変容量素子において、
前記第１可動部および前記第２可動部は、それぞれ前記固定電極に対向する領域を有することを、
特徴とする可変容量素子。
【請求項３】
請求項１又は２の可変容量素子において、
前記弾性部は、屈折部または屈曲部を有する帯状領域を備えることを、
特徴とする可変容量素子。
【請求項４】
請求項１乃至３のいずれか１項に記載の可変容量素子において、
前記可動電極は、一の導電膜から形成されていることを、
特徴とする可変容量素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の可変容量素子において、
更に、前記弾性部を前記固定電極に固定する固定部を有することを、
特徴とする可変容量素子。
【請求項６】
請求項１に記載の可変容量素子において、さらに、
前記電圧を、前記可動電極と前記固定電極との間に供給する直流電源を有することを、
特徴とする可変容量素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量素子に関する。
【背景技術】
【０００２】
可変容量素子は、マイクロ波帯で動作する電気回路（例えば、インピーダンス整合回路、可変フィルタ、移相器など）への適用が期待される回路素子である。このような可変容量素子には、広い可変容量幅、高いＱ値（quality factor）等の特長が望まれる。これらの特長を有する可変容量素子として、ＭＥＭＳ（Micro Electro Mechanical Systems）可変容量素子が注目されている。
【０００３】
ＭＥＭＳ可変容量素子は、絶縁膜で表面が覆われた固定電極と、この固定電極に対向し両端が支持体に支持された可動電極とを有している。この固定電極と可動電極の間に電圧が印加されると、可動電極が固定電極に引き寄せられて、両電極間の間隔が狭くなる。その結果、両電極間の容量が変化して、可変容量動作が実現される。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】G. Goldsmith, D. Forehand, D. Scarbrough, I. Johnston, S. Sampath, A. Dattaa, Z. Peng, C. Palego, and J.C M. Hwang, "Performance of Molybdenum as a Mechanical Membrane for RF MEMS Switches", IEEE IMS, pp.1229-1232, 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、ＭＥＭＳ可変容量素子の可動電極は、種々の要因により基板とは反対側に反っている。このような可動電極と固定電極の間隔が印加電圧により変化することで、可変容量が得られる。
【０００６】
ところで、ＭＥＭＳ可変容量素子の基板は誘電体であり、可動電極は金属である。このため、可動電極と基板の熱膨張係数は１桁程度異なっている。このため、素子温度が変化すると、可動電極の反りの大きさが変化して、所定の可変容量特性が得られなくなる。このような問題を解決するため、固定電極に対向する電極と、この電極の両端を支持体に取り付ける一対のサスペンションを有する可動電極とを備えたＭＥＭＳ可変容量素子が提案されている。しかし、このＭＥＭＳ可変容量素子には、サスペンションの抵抗によりＱ値が低下してしまうという問題がある。
【０００７】
そこで、本発明の目的は、可変容量特性の温度変化およびＱ値の低下を抑制する可変容量素子を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本素子の第１の観点によれば、基板に設けられた固定電極と、前記基板に設けられた第１支持体および第２支持体に支持され、前記固定電極との間に印加される電圧に応じて、前記固定電極との間隔が変化する可動電極とを有し、前記可動電極は、前記第１支持体に支持された第１可動部と、前記第２支持体に支持された第２可動部と、前記第１可動部と前記第２可動部の間に設けられ前記第１可動部および前記第２可動部より伸縮しやすい弾性部とを有する可変容量素子可変容量素子が提供される。
【発明の効果】
【０００９】
本可変容量素子によれば、その可変容量特性の温度変化およびＱ値の低下を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１のＭＥＭＳ可変容量素子の平面図である。
【図２】図１のII-II線に沿った断面図である。
【図３】一般的な可変容量素子の平面図である。
【図４】図３のIV-IV線の沿った、可動電極の高さ変化の一例を示す図である。
【図５】一般的な可変容量素子の伝達係数Ｓ２１と印加電圧の関係の一例を説明する図である。
【図６】最大可変容量Ｃｍａｘおよび最小可変容量Ｃｍｉｎの温度変化を示す図である。
【図７】固定電極に対向する電極と、この電極を支持体に取り付ける一対のサスペンションとを有する可変容量素子の平面図である。
【図８】外バネ型可変容量素子と実施の形態１の可変容量素子の等価回路である。
【図９】実施の形態１の可変容量素子の製造方法を説明する工程断面図である（その１）。
【図１０】実施の形態１の可変容量素子の製造方法を説明する工程断面図である（その２）。
【図１１】実施の形態１の可変容量素子の製造方法を説明する工程断面図である（その３）。
【図１２】実施の形態１の可変容量素子の製造方法を説明する工程断面図である（その４）。
【図１３】パッケージに収納された状態の可変容量素子を説明する断面図である。
【図１４】実施の形態２の可変容量素子の断面図である。
【図１５】実施の形態２の可動電極の高さ変化の一例を示す図である。
【図１６】実施の形態２の可変容量素子の製造方法を説明する工程断面図である。
【図１７】実施の形態３の可変容量素子の平面図である。
【図１８】実施の形態４の可変容量素子の平面図である。
【図１９】実施の形態４の可変容量素子の等価回路である。
【図２０】実施の形態５の可変容量素子を含む集積化高周波回路の平面図である。
【図２１】実施の形態５の高周波集積回路の等価回路である。
【発明を実施するための形態】
【００１１】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。
【００１２】
（実施の形態１）
図１は、本実施の形態のＭＥＭＳ可変容量素子（以下、可変容量素子と呼ぶ）の平面図である。図２は、図１のII-II線に沿った断面図である。図１には、本可変容量素子の動作説明を容易にするため、バイアス回路１０も図示されている。
【００１３】
本可変容量素子２は、図１及び２に示すように、基板１２に設けられた固定電極１４と、固定電極１４との間に印加される電圧Ｖに応じて、固定電極１４との間隔Ｇ（図２参照）が変化する可動電極１６を有している。
【００１４】
また、本可変容量素子２は、図２に示すように、基板１２に設けられ可動電極１６を支持する第１支持体２０と、同じく基板１２に設けられ可動電極１６を支持する第２支持体２４を有している。
【００１５】
図１及び２に示すように、可動電極１６は、第１支持体２０に支持された導電性の第１可動部２２と、第２支持体２４に支持された導電性の第２可動部２６を有している。更に、可動電極１６は、第１可動部２２と第２可動部２６の間に設けられ、第１可動部２２および第２可動部２６より伸縮しやすい導電性の弾性部２８を有している。この可動電極１６は、後述するように一の導電膜により形成されている。
【００１６】
図１に示すように、第１可動部２２および第２可動部２６は、複数の開口部２７を有している。この開口部２７により、第１可動部２２および第２可動部２６が運動する時に発生する空気抵抗が抑制される。
【００１７】
図２に示すように、第１可動部２２は、弾性部２８に接し固定電極１４に対向する領域３２を有している。また、第２可動部２６は、弾性部２８に接し固定電極１４に対向する領域３４を有している。この領域３２,３４により、所定の容量が確保される。
【００１８】
図１に示すように、弾性部２８は、屈折部を有する一つ又は複数の帯状領域３０を有している。この屈折部が変形することにより、弾性部２８は伸縮する。帯状領域３０は、例えば、第１可動部２２と第２可動部２６とを連結するバネ状の領域である（図１参照）。図１に示すように、本実施の形態の帯状領域３０は、鋭く折れ曲がった屈折部を有している。しかし、帯状領域３０は、滑らかに湾曲した屈曲部を有してもよい。尚、図２には、説明が容易になるように、基板１２に垂直な面内で屈折する弾性部２８が示されている。しかし、本実施の形態の弾性部２８は、図１に示すように、基板１２に略平行な面内で屈折する屈折部を有している。
【００１９】
図２に示すように、固定電極１４の可動電極１６に対向する面は、絶縁膜１８で覆われている。この絶縁膜１８は、可動電極１６と固定電極１４が接触して短絡することを防止するためのものである。
【００２０】
また、図２に示すように、第１支持体２０および第２支持体２４は、それぞれ導電層３６ａ,３６bと誘電体層３８ａ,３８bとを有している。この第１支持体２０および第２支持体２４は、それぞれ基板表面に設けられた第１接地面４０ａおよび第２接地面４０ｂに接続されている。この接地面４０ａ,４０ｂを介して、第１支持体２０および第２支持体２４は、基板１２に固定される。そして、この第１支持体２０と第２支持体２４の間に、固定電極１４が設けられている。尚、誘電体層３８ａ,３８ｂは省略することができる。
【００２１】
図１に示すように、第１接地面４０ａおよび第２接地面４０ｂは、信号線４２を有するコプレナー線路の接地導体である。この信号線４２の可動電極１６に対向する領域が、固定電極１４である。尚、コプレナー線路の特性インピーダンスは、５０Ωである。
【００２２】
また、図１に示すように、信号線４２、第１接地面４０ａ、および第２接地面４０ｂには、それぞれ１つまたは複数の電極パッド４４ａ,４４ｂ,４４ｃ,４４ｄ,４４ｅ,４４ｆが設けられている。また、第１可動部２２および第２可動部２６には、図２に示すように、それぞれ電極パッド４６ａ,４６ｂが設けられている。
【００２３】
上述したように、第１支持体２０は、誘電体層３８ａを有している。この誘電体層３８ａは、第１支持体２０の導伝層３６ａと第１可動部２２を電極層とする固定容量（以下、第１固定容量と呼ぶ）を形成している。同様に、第２支持体２４の誘電体層３８ｂは、第２支持体２４の導伝層３６ｂと第２可動部２６を電極層とする固定容量（以下、第２固定容量と呼ぶ）を形成している。この第１固定容量および第２固定容量は、可動電極１６を高周波に対して接地面４０ａ,４０ｂに短絡する。尚、誘電体層３８ａ又は/及び誘電体層３８ｂを省略する場合には、バイアス回路１０に固定容量を設けることが好ましい。
【００２４】
バイアス回路１０は、図１に示すように、直流電源４（又は、低周波電源）と第１ＲＦ（Radio Frequency）ブロック素子（例えば、１０kΩの抵抗）６と第２ＲＦブロック素子（例えば、１００ｎH程度のインダクタ）８とを有している。第２可動部２６に設けられた電極パッド４６ｂは、この第１ＲＦブロック素子６を介して、直流電源４の一方の端子に接続される。また、信号線４２の電極パッド４４ｂは、第２ＲＦブロック素子８を介して、直流電源４の他方の端子に接続される。これにより、可動電極１６と信号線４２（すなわち、固定電極１４）の間には、直流電源４が供給する電圧Ｖが印加される。この印加電圧で発生する静電気力により、可動電極１６が、固定電極１４に引き寄せられる。この時、固定電極１４と可動電極１６との間隔Ｇが変化し、両電極間の容量（以下、可変容量と呼ぶ）が変化する。従って、信号線４２の一端に設けられたパッド４４ａ（入力端子）から入射した高周波信号は、信号線４２を伝搬して固定電極１４に達し、そこで固定電極１４と可動電極１６との間に発生する可変容量の作用を受ける。その後、高周波信号は、信号線４２の他端に達し、パッド４４ｂ（出力端子）から出射する。
【００２５】
図１に示すように、弾性部２８は帯状領域３０により形成されている。従って、弾性部２８の面積は狭い。このため、弾性部２８と固定電極１４の間に発生する可変容量は小さい。しかし、第１可動部２２および第２可動部２６はそれぞれ固定電極１４に対向する領域３２,３４を有しているので、可動電極１６と固定電極１４の間には、十分に大きな可変容量が発生する。可動電極１６と固定電極１４の間に発生する静電気力についても、同様である。
【００２６】
―可変容量の温度特性―
図３は、一般的な可変容量素子４８の平面図である。可動電極１６ａが弾性部２８を有していない点を除き、一般的な可変容量素子４８の構造は、本可変容量素子２と略同じである。
【００２７】
図４は、図３のIV-IV線に沿った、可動電極１６ａの高さ変化の一例を示す図である。図４には、異なる温度で測定した複数の高さ変化が示されている。縦軸は、基板１２の表面を基準とした可動電極１６ａの高さである。横軸は、IV-IV線に沿った測定点の番号（測定点番号）である。
【００２８】
図４に示すように、可動電極１６ａは、通常、基板１２とは反対側に反っている。そして、この反りは、図４に示すように、素子温度と共に大きく変化する。一般的に、可動電極１６ａの材料は金属であり、基板１２の材料は誘電体である。従って、可動電極１６ａと基板１２の熱膨張係数は１桁程度異なっている。この熱膨張係数の違いにより、素子温度が変化すると可変電極１６ａの反りも変化する。この可動電極１６ａの形状変化は、印加電圧の大きさによらず起きる。従って、素子温度が変化すると、可動電極１６ａと固定電極１４の間隔が変化して、所望の可変容量特性が得られなくなる。尚、図４には高さが周期的に１μｍ程度になる複数の領域が示されている。この領域は、開口部２７に対応している。また、鋭い髭状の部分は測定時のノイズである。
【００２９】
図５は、一般的な可変容量素子４８の伝達係数Ｓ２１（Ｓパラメータ）と印加電圧の関係の一例を説明する図である。縦軸は、伝達係数Ｓ２１である。横軸は、固定電極１４と可動電極１６ａの間に印加される電圧Ｖである。図５に示したパラメータは、素子温度である。測定周波数は、８ＧＨｚである。
【００３０】
印加電圧Ｖ（正確には、その絶対値。以下、同様）が増加すると可動電極１６ａに作用する静電気力が大きくなり、固定電極１４と可動電極１６ａの間隔Ｇが漸減する。その結果、可変容量は漸増し、高周波信号の反射も漸増する。このため、図５に示すように伝達係数Ｓ２１は漸減する。
【００３１】
印加電圧Ｖがプルイン電圧Ｖｉｎ（オン電圧とも呼ばれる）を超えると、可動電極１６ａは静電気力に耐えられなくり、固定電極１４に吸い付けられる。その結果、可変容量が急激に増加し、伝達係数Ｓ２１は急激に減少する。その後は、印加電圧Ｖを増加させても、伝達係数Ｓ２１は殆ど変化しない。
【００３２】
このような状態になると、印加電圧Ｖがプルイン電圧Ｖｉｎ以下になっても、可変容量は直ちには元に戻らない。従って、伝達係数Ｓ２１も小さいままである。しかし、印加電圧Ｖがプルアウト電圧Ｖｏｕｔ（オフ電圧とも呼ばれる）より小さくなると、固定電極１４と可動電極１６ａの間隔が急激に増加する。その結果、可変容量は急激に減少し、伝達係数Ｓ２１は元の値に戻る。
【００３３】
図５に示すように、印加電圧が０Ｖの場合の伝達係数Ｓｍａｘおよび印加電圧がプルイン電圧Ｖｉｎを超えた時の伝達係数Ｓｍｉｎは、素子温度により変化する。これは、印加電圧が０Ｖの場合の最大可変容量Ｃｍａｘおよび印加電圧がプルイン電圧Ｖｉｎを超えた時の最小可変容量Ｃｍｉｎも、素子温度により変化することを示している。
【００３４】
図６は、最大可変容量Ｃｍａｘおよび最小可変容量Ｃｍｉｎの温度変化を示す図である。横軸は素子温度であり、縦軸は容量である。また、実線５０および実線５２は、それぞれ本実施の形態の可変容量素子２の最大容量Ｃｍａｘおよび最小容量Ｃｍｉｎである。一方、破線５４および破線５６は、それぞれ一般的な可変容量素子４８の最大容量Ｃｍａｘおよび最小容量Ｃｍｉｎである。これら最大容量Ｃｍａｘおよび最小容量Ｃｍｉｎは、伝達係数Ｓ２１または反射係数Ｓ１１の周波数特性から求めた。測定周波数は、０.５〜８ＧＨｚである。
【００３５】
図６に示すように、一般的な可変容量素子４８の最大容量Ｃｍａｘ（破線５４）および最小容量Ｃｍｉｎ（破線５６）は、素子温度により大きく変化する。この容量変化は、可動電極１６ａと基板１２の熱膨張係数の相違に起因している。素子温度が変化すると、可動電極１６ａと基板１２の熱膨張係数の相違により、可動電極１６ａの内部応力が変化する。その結果、可動電極１６ａの形状が変化して、最大容量Ｃｍａｘおよび最小容量Ｃｍｉｎが変化する。
【００３６】
一方、本可変容量素子２では素子温度が変化しても弾性部２８が伸縮して熱膨張量の違いを吸収するので、最大容量Ｃｍａｘ（破線５０）および最小容量Ｃｍｉｎ（破線５２）は殆ど変化しない。同様に、本可変容量素子２ではプルイン電圧Ｖｉｎ及びプルアウト電圧Ｖｏｕｔ（オフ電圧）も、殆ど変化しない。例えば、一般的な可変容量素子４８のプルイン電圧Ｖｉｎの温度変化率は０.１３〜０.５０Ｖ/℃である。一方、本可変容量素子２のプルイン電圧Ｖｉｎの温度変率は、例えば−０.０５〜０.００Ｖ/℃である。このように、本可変容量素子２によれば、可変容量特性の温度変化を抑制することができる。
【００３７】
図７は、固定電極１４と可動電極１６ｂとを有する可変容量素子６２（以下、外バネ型可変容量素子と呼ぶ）の平面図である。図７に示すように、この外バネ型可変容量素子６２の可動電極１６ｂは、固定電極１４に対向する電極５８と、この電極５８の両端を第１支持体２０および第２支持体２４に取り付ける一対のサスペンション６０ａ,６０ｂとを有している。ここで、サスペンション６０ａ,６０ｂの構造は、本可変容量素子２の弾性部２８と略同じである。
【００３８】
【表１】
0005593903.tif 000002
【００３９】
表１は、本実施の形態の可変容量素子２、外バネ型可変容量素子６２、および一般的な可変容量素子４８（以下、バネなし型可変容量素子と呼ぶ）のＱ値をまとめた表である。表１のＱ値は、後述する１ポート型可変容量素子で可変容量を１.２ｐＦに設定した時の反射係数Ｓ１１から求めた。すなわち、反射係数Ｓ１１から可変容量素子のインピーダンスを求め、その抵抗成分Ｒとリアクタンス成分ＸからＱ値（＝Ｘ／Ｒ）を導出した。尚、表１に示した値は、周波数２.５ＧＨｚにおけるＱ値である。
【００４０】
表１に示すように、本可変容量素子２のＱ値（＝８１）は、バネなし型可変容量素子４８のＱ値（＝１０５）よりは小さい。しかし、本可変容量素子２のＱ値（＝８１）は、外バネ型可変容量素子６２のＱ値（＝４０）よりは格段に大きい。
【００４１】
図８（ａ）は、外バネ型可変容量素子６２の等価回路である。図８（ｂ）は、本実施の形態の可変容量素子２の等価回路である。図１に示すように、本可変容量素子２の第１可動部２２および第２可動部２６は、平板状の導電膜である。従って、その抵抗は無視することができる。しかし、屈折または屈曲した帯状領域を有する弾性部２８の抵抗は、無視することはできない。これは、外バネ型可変容量素子６２のサスペンション６０ａ,６０ｂについても同じである（図７参照）。
【００４２】
図８（ａ）に示すように、外バネ型可変容量素子６２の等価回路は、固定電極１４と電極５８の間の可変容量Ｃ１と、片側のサスペンション６０ａの第１抵抗Ｒ１ａおよび反対側のサスペンション６０ｂの第２抵抗Ｒ１ｂとを有している。可変容量Ｃ１の一端は、端子Ｔ１に直接されている。一方、可変容量Ｃ１の他端は、第１抵抗Ｒ１ａおよび第２抵抗Ｒ１ｂを介して、第２端子Ｔ２および第３端子Ｔ３に接続されている。ここで、第１端子Ｔ１、第２端子Ｔ２、および第３端子Ｔ３は、それぞれ信号線４２の電極パッド４４ａ（及び／又は、電極パッド４４ｂ）、第１支持体２０の電極パッド４６ａ、および第２支持体２４の電極パッド４６ｂに対応している（図７参照）。従って、第１端子Ｔ１から入射した高周波信号は、第１抵抗Ｒ１ａおよび第２抵抗Ｒ１ｂによる損失を受ける。その結果、外バネ型可変容量素子６２のＱ値は小さくなる。
【００４３】
一方、図８（ｂ）に示すように、本可変容量素子２は、固定電極１４と第１可動部２２の間の第１可変容量Ｃ２ａと、固定電極１４と第２可動部２６の間の第２可変容量Ｃ２ｂとを有している（図２参照）。更に、本可変容量素子２は、弾性部２８に対応する抵抗Ｒ２と、固定電極１４と弾性部２８の間の第３可変容量Ｃ３を有している。このように、本可変容量素子２も、外バネ型可変容量素子６２と同様、抵抗Ｒ２を有している。しかし、第１端子Ｔ１から入射した高周波信号は、主に、第２端子Ｔ２に直接接続された第１可変容量Ｃ２ａおよび第３端子Ｔ３に直接接続された第２可変容量Ｃ２ｂに流れる。従って、抵抗Ｒ２によって失われる高周波信号は僅かである。このため、本可変容量素子２のＱ値低下も僅かである。尚、第１端子Ｔ１、第２端子Ｔ２、および第３端子Ｔ３は、それぞれ信号線４２の電極パッド４４ａ（及び／又は、電極パッド４４ｂ）、第１支持体２０の電極パッド４６ａ、および第２支持体２４の電極パッド４６ｂに対応している（図１参照）。すなわち、本可変容量素子２によれば、Ｑ値の低下を抑制することができる。
【００４４】
―製造方法―
図９乃至１２は、本可変容量素子２の製造方法を説明する工程断面図である。本可変容量素子２を製造するには、まず図９（ａ）に示すように、アルミナケイ酸ガラス等の誘電体基板６４に、第１導電膜６６（例えば、厚さ０．５〜１．５μｍのＡｌ合金膜）を堆積する。
【００４５】
次に、図９（ｂ）に示すように、固定電極１４、接地面４０ａ,４０ｂ、および信号線４２に対応するフォトレジスト膜６８を形成する。その後、このフォトレジスト膜６８をエッチングマスクとしてドライエッチングにより導電膜６６をエッチングして、固定電極１４、接地面４０ａ,４０ｂ、および信号線４２を形成する。
【００４６】
次に、図９（ｃ）に示しように、フォトレジスト膜６８を残したまま、誘電体基板６４の全面に第１シリコン膜７０,７０ａを堆積する。その後、図９（ｄ）に示すように、リフトオフによりフォトレジスト膜６８の上の第１シリコン膜７０ａを除去して、第１犠牲膜７２を形成する。その後、図１０（ａ）に示すように、誘電体基板６４の全面に、第２シリコン膜７４を堆積する。
【００４７】
次に、図１０（ｂ）に示すように、固定電極１４に対応する開口部を有するフォトレジスト膜７６を誘電体基板６４の全面に形成する。その後、誘電体基板６４の全面に、絶縁膜７８（例えば、厚さ０．０５〜０．１５μｍのＡｌ２Ｏ３膜やＳｉＯ２膜）を堆積する。その後、図１０（ｃ）に示すように、フォトレジスト膜７６の上の絶縁膜７８をリフトオフにより除去して、固定電極１４の表面を覆う絶縁膜１８を形成する。その後、図１０（ｄ）に示すように、誘電体基板６４の全面に第３シリコン膜８０を堆積する。
【００４８】
次に、第１支持体２０および第２支持体２４に対応する開口部を有するフォトレジスト膜８２を、誘電体基板６４の全面に形成する。その後、図１１（ａ）に示すように、ドライエッチングにより上記開口部内の第３シリコン膜８０および第２シリコン膜７４（図１０（ｄ）参照）を除去する。このドライエッチングにより、第２犠牲膜８４および第３犠牲膜８６が形成される。その後、誘電体基板６４の全面に、第２導電膜８８（例えば、厚さ１．０〜２．０μｍのＡｌ合金膜）を堆積する。その後、この導電膜８８の表面に、誘電体膜９０（例えば、厚さ０．０５〜０．１５μｍのＳｉＯ２膜）を堆積する。
【００４９】
次に、図１１（ｂ）に示すように、フォトレジスト膜８２の上の第２導電膜８８および誘電体膜９０をリフトオフにより除去する。これにより、導電層３６ａと誘電体層３８ａが積層された第１支持体２０と、導電層３６ｂと誘電体層３８ｂが積層された第２支持体２４が形成される。
【００５０】
次に、図１１（ｃ）に示すように、誘電体基板６４の全面に、第３導電膜９２（例えば、厚さ０．５〜１．５μｍのＡｌ合金膜）を堆積する。その後、可動電極１６に対応するフォトレジスト膜９４を、第３導電膜９２の表面に形成する。
【００５１】
次に、図１２（ａ）に示すように、フォトレジスト膜９４をエッチングマスクとして第３導電膜９２をドライエッチングし、可動電極１６を形成する。すなわち、可動電極１６は、一つの導電膜９２から形成される。ここで、可動電極１６は、例えば一辺が２００〜３００μｍの矩形電極である。また、その弾性部２８は、例えば、幅２０〜３０μｍの領域である。
【００５２】
次に、図１２（ｂ）に示すように、可動電極１６の両端にリフトオフ法により、電極パッド４６ａおよび電極パッド４６ｂを形成する。次に、図１２（ｃ）に示すように、ドライエッチングにより、第１乃至第３犠牲膜７２,８４,８６を除去する。その後、リフトオフ等により、信号線４２および接地面４０ａ,４０ｂの電極パッドを形成する。次に、誘電体基板６４を個々の可変容量素子２に分割し、所定のパッケージに格納する。
【００５３】
図１３は、パッケージ１１０に収納された状態の可変容量素子２を説明する断面図である。パッケージ１１０は、可変容量素子２が実装されるセラミック基板９８と、可変容量素子２を囲う枠体１０６と、枠体１０６の上部を覆うリッド１０８とを有している。
【００５４】
図１３に示すように、セラミック基板９８は、その裏面に設けられた裏面電極９６と、表面電極１０２とを有している。表面電極１０２は、基板内配線１０４により裏面電極９６に接続されている。
【００５５】
表面電極１０２は、可変容量素子２の電極パッド４４ａ〜４６ｂに対応し、可変容量素子２の電極パッド４４ａ〜４６ｂにはんだバンプ１００により接続されている。従って、裏面電極９６を介して、可変容量素子２に電圧Ｖを印加し、且つ可変容量素子２に高周波信号を入力し出力させることができる。
【００５６】
（実施の形態２）
図１４は、本実施の形態の可変容量素子２ａの断面図である。本可変容量素子２ａは、図１４に示すように、可動電極１６ａの弾性部２８ａを固定電極１４に固定する絶縁性の固定部１１２を有している。固定部１１２は、例えば直径１０μｍ、厚さ１.０〜２．０μｍのＳｉＯ２膜である。以上の点を除き、本可変容量素子２ａの構造は、実施の形態１の可変容量素子２と略同じである。
【００５７】
図１５は、本実施の形態の可動電極１６ａの高さ変化の一例を示す図である。測定温度は、室温（２５℃）である。縦軸は、基板１２の表面を基準とした可動電極１６ａの高さである。横軸は、第１支持体２０からの距離である。距離０μｍの近傍が第１支持体２０の位置であり、距離３００μｍの近傍が第２支持体２４の位置である。
【００５８】
図１５の実線１１４は、本可動電極１６ａの高さである。破線１１６は、実施の形態１の可動電極１６の高さである。図１５に示すように、弾性部２８ａすなわち可動電極１６ａの中央部を固定することにより、可動電極１６ａの反りが大きく低減されている。これにより、可動電極１６ａの反りの温度変化も大幅（例えば、１/３程度）に抑制される。従って、本実施の形態によれば、可変容量の温度変化を、実施の形態１より抑制することができる。
【００５９】
図１６は、本可変容量素子２ａの製造方法を説明する工程断面図である。第１支持体２０と第２支持体２４とを形成するまでの工程（図９（ａ）〜図１１（ｂ））は、実施の形態１の製造方法と同じである。その後、図１６（ａ）に示すように、第３犠牲膜８６の中央に固定電極１４に達する開口部を開ける。次に、例えばリフトオフ法により、この開口部にＳｉＯ２１１８を形成する。
【００６０】
次に、図１６（ｂ）に示すように、誘電体基板６４の全面に、第３導電膜９２を堆積する。この時、第３導電膜９２とＳｉＯ２１１８が密着して、固定部１１２が形成される。次に、図１６（ｃ）に示すように、第３導電膜９２をエッチングして可動電極１６ａを形成する。その後、第１乃至第３犠牲膜７２,８４,８６を除去する。その後の工程は、実施の形態１の製造法と同じである。
【００６１】
（実施の形態３）
図１７は、本実施の形態の可変容量素子２ｂの平面図である。実施の形態１の可変容量素子２は、図１に示すように、一の入力端子（電極パッド４４ａ）と一の出力端子（電極パッド４４ｂ）を有する２ポートタイプの可変容量素子である。
【００６２】
一方、本可変容量素子２ｂは、図１７に示すように、出力端子を有さない１ポートタイプの可変容量素子である。本可変容量素子２ｂの信号線４２ａの一端には、実施の形態１の可変容量素子２と同様に、一の入力端子（電極パッド４４ａ）が設けられている。しかし、信号線４２ａの他端は固定電極１４を過ぎた所で終端し、接地面４０ｃにより囲われている。すなわち、本可変容量素子２ｂは、出力端子を有していない。
【００６３】
入力端子（電極パッド４４ａ）に入射した高周波信号は信号線４２ａを伝搬し、固定電極１４に入射し、固定電極１４と可動電極１６の間に発生する可変容量の値に応じて反射される。従って、本可変容量素子２ｂは、例えば高周波線路の終端素子として用いることができる。以上の点を除き、本可変容量素子２ｂの構成および動作は、実施の形態１の可変容量素子２と略同じである。
【００６４】
（実施の形態４）
図１から明らかなように、実施の形態１の可変容量素子２は、一の可動電極１４と一の固定電極１６を有している。一方、本実施の形態の可変容量素子は、複数の可動電極と複数の固定電極を有している。
【００６５】
図１８は、本実施の形態の可変容量素子２ｃの平面図である。本可変容量素子２ｃは、図１８に示すように、信号線４２ｂに沿って設けられ、信号線４２ｂとの間に印加される電圧に応じて信号線４２ｂとの間隔が変化する複数の可動電極１６ｂ,１６ｃ,１６ｄを有している。ここで、信号線４２ｂの可動電極１６ｂ,１６ｃ,１６ｄに対向する領域は、絶縁膜１８ｂ,１８ｃ,１８ｄで覆われている。
【００６６】
すなわち、本可変容量素子２ｃは、複数の固定電極１４ｂ,１４ｃ,１４ｄ（信号線４２ｂの可動電極に対向する領域）夫々との間に印加される電圧に応じて、夫々の固定電極との間隔が変化する複数の可動電極１６ｂ,１６ｃ,１６ｄとを有している。ここで、可動電極１６ｂ,１６ｃ,１６ｄおよび固定電極１４ｂ,１４ｃ,１４ｄの構造は、実施の形態１の可動電極１６および固定電極１４と略同じである。
【００６７】
また、図１８に示すように、本可変容量素子２ｃは、各可動電極１６ｂ,１６ｃ,１６ｄを支持する第１支持体２０ｂ,２０ｃ,２０ｄと第２支持体２４ｂ,２４ｃ,２４ｄを有している。これら支持体の構造は、実施の形態１の支持体２０および第２支持体２４と基本的には同じである。但し、図１８に示すように、第１支持体および第２支持体の面積は、信号線４２ｂに沿って変化している。これにより、第１支持体２０ｂ,２０ｃ,２０ｄの誘電体層が形成する固定容量（以下、第１固定容量と呼ぶ）も、信号４２ｂに沿って変化する。同様に、第２支持体２４ｂ,２４ｃ,２４ｄの誘電体層が形成する固定容量（以下、第２固定容量と呼ぶ）も、信号線４２ｂに沿って変化する。
【００６８】
従って、本実施の形態の複数の可動電極１６ｂ、１６ｃ、１６ｄは、それぞれ対応する固定電極１４ｂ、１４ｃ、１４ｄと共に、略同じ電圧容量特性を有する複数の可変容量ＣＶ１、ＣＶ２、ＣＶ３を発生させる。一方、第１支持体２０ｂ,２０ｃ,２０ｄおよび第２支持体２４ｂ,２４c,２４ｄの誘電体層に対応する第１固定容量と第２固定容量は、異なる大きさの並列合成容量（以下、固定容量と呼ぶ）ＣＦ１、ＣＦ２、ＣＦ３を発生させる。
【００６９】
図１９は、本可変容量素子２ｃの等価回路である。上述したように、本可変容量素子２ｃは、信号線４２ｂに接続された複数の可変容量ＣＶ１、ＣＶ２、ＣＶ３と、この可変容量を接地面に接続する複数の固定容量ＣＦ１、ＣＦ２、ＣＦ３を有している。ここで、固定容量ＣＦ２は固定容量ＣＦ１より大きく、固定容量ＣＦ３は固定容量ＣＦ２より大きい。
【００７０】
従って、可変容量ＣＶ２と固定容量ＣＦ２の最大合成容量Ｃｍａｘ２は、可変容量ＣＶ１と固定容量ＣＦ１の最大合成容量Ｃｍａｘ１より大きい。また、可変容量ＣＶ３と固定容量ＣＦ３の最大合成容量Ｃｍａｘ３は、最大合成容量Ｃｍａｘ２より大きい。例えば、最大合成容量Ｃｍａｘ２は、最大合成容量Ｃｍａｘ１の２倍である。また、最大合成容量Ｃｍａｘ３は、最大合成容量Ｃｍａｘ１の２倍である。尚、最大合成容量とは、オン電圧（プルイン電圧）以上の電圧が印加された場合の可変容量と固定容量の直列合成容量である。
【００７１】
一方、それぞれ可変容量ＣＶ１、ＣＶ２、ＣＶ３と、当該可変容量に対応する固定容量ＣＦ１、ＣＦ２、ＣＦ３の最小合成容量Ｃｍｉｎ１,Ｃｍｉｎ２,Ｃｍｉｎ３は、いずれの最大合成容量Ｃｍａｘ1,Ｃｍａｘ２,Ｃｍａｘ３より十分に小さい。ここで、最小合成容量とは、オフ電圧（プルアウト電圧）以下の電圧（例えば、０Ｖ）が印加された場合の可変容量と各固定容量の直列合成容量である。
【００７２】
従って、各可変容量ＣＶ１、ＣＶ２、ＣＶ３の大きさを個別に制御することにより、可変容量素子全体の容量を３ビットのデジタル容量（その容量値が２進数に対応して変化する容量）として制御することができる。
【００７３】
このように、実施の形態１乃至３の可変容量素子を複数集積化することで、可変幅の広い可変容量素子を形成することができる。
【００７４】
（実施の形態５）
実施の形態１乃至４の可変容量素子は、基板上に可変容量素子のみが設けられた個別素子である。一方、本実施の形態の可変容量素子は、同一基板上に複数の種類の素子が設けられた高周波集積回路の一部である。
【００７５】
図２０は、本可変容量素子２ｄ,２ｅを含む集積化高周波回路１２０の平面図である。本集積化高周波回路１２０は、第１可変容量素子２ｄと、第２可変容量素子２ｅと、第１可変容量素子２ｄと第２可変容量素子２ｅを接続するインダクタ１２２を有している。ここで、第１可変容量素子２ｄおよび第２可変容量素子２ｅは、実施の形態４の３ビットデジタル可変容量素子である。
【００７６】
図２１は、本集積化高周波回路１２０の等価回路である。図２１に示すように、本集積化高周波回路１２０は、第１可変容量素子２ｄに対応する第１デジタル可変容量ＣＤ１と、第２可変容量素子２ｅに対応する第２デジタル可変容量ＣＤ２と、インダクタ１２２に対応するインダクタンスＬとを有している。
【００７７】
図２１に示すように、第１デジタル可変容量ＣＤ１の一端は接地され、他端はインダクタンスＬの第１端子１２４に接続されている。一方、第２デジタル可変容量ＣＤ２の一端は接地され、他端はインダクタンスＬの第２端子１２６に接続されている。
【００７８】
この集積化高周波回路１２０は、例えばインピーダンス整合回路として用いることができる。すなわち、本集積化高周波回路１２０によれば、第１デジタル可変容量ＣＤ１および第２デジタル可変容量ＣＤ２の大きさを制御することで、出力端子１２８に負荷ＺＲを接続した状態で、入力端子１３０から見たインピーダンス（以下、入力インピーダンスＺｉｎと呼ぶ）を、所望の値に調整することができる。従って、入力インピーダンスＺｉｎを、入力端子１３０に接続される伝送線路の特性インピーダンスに整合させることができる。
【００７９】
このように、実施の形態１乃至４の可変容量素子を他の素子と集積化することにより、高機能かつ小型の高周波回路を形成することができる。
【００８０】
ところで、実施の形態１乃至５の可動電極１６ａ〜１６ｄは、Ａｌ−１％Ｃｕ合金膜で形成されている。しかし、可動電極１６ａ〜１６ｄは、他の導電膜で形成することもできる。例えば、可動電極１６ａ〜１６ｄを、Ａｌ膜、Ｃｕ膜、およびＡｕ膜から選択した金属膜で形成してもよい。或いは、可動電極１６ａ〜１６ｄを、少なくてもＡｌ、Ｃｕ、及びＡｕのいずれか一つの金属を含む合金膜（例えば、Ａｌ−Ｍｇ合金膜、Ａｌ−Ｓｉ合金膜、Ａｌ−Ｐｄ合金膜、Ａｌ−Ｔｉ合金膜）で形成することもできる。
【００８１】
また、実施の形態１乃至５の可動電極１６ａ〜１６ｄは、一の導電膜から形成されている。しかし、可動電極１６ａ〜１６ｄを、複数の導電膜から形成してもよい。例えば、可動電極の弾性部を、第１可動部および第２可動部とは別の導電膜から形成してもよい。
【００８２】
また、実施の形態１乃至５の基板は、アルミナケイ酸ガラス基板である。しかし、他の基板を用いてもよい。例えば、パイレックガラス基板、石英基板、またはシリコン基板を用いることもできる。
【００８３】
また、実施の形態１乃至５の可変容量素子は、印加電圧に応じて容量が、最小容量または最大容量に変化するデジタル可変容量素子である。しかし、実施の形態１乃至５の可変容量素子は、プルイン電圧以下の印加電圧（絶対値がプルイン電圧以下）に応じて、その容量が連続的に変化するアナログ可変容量素子であってもよい。この場合には、可動電極が固定電極に吸い付けられることは無いので、固定電極を覆う絶縁膜を省略することができる。
【符号の説明】
【００８４】
２・・・可変容量素子
１４・・・固定電極
１６・・・可動電極
１８・・・絶縁膜
２０・・・第１支持体
２２・・・第１可動部
２４・・・第２支持体
２６・・・第２可動部
２８・・・弾性部
３０・・・帯状領域
１１２・・・固定部
【図１】
0005593903.tif 000003
【図２】
0005593903.tif 000004
【図３】
0005593903.tif 000005
【図４】
0005593903.tif 000006
【図５】
0005593903.tif 000007
【図６】
0005593903.tif 000008
【図７】
0005593903.tif 000009
【図８】
0005593903.tif 000010
【図９】
0005593903.tif 000011
【図１０】
0005593903.tif 000012
【図１１】
0005593903.tif 000013
【図１２】
0005593903.tif 000014
【図１３】
0005593903.tif 000015
【図１４】
0005593903.tif 000016
【図１５】
0005593903.tif 000017
【図１６】
0005593903.tif 000018
【図１７】
0005593903.tif 000019
【図１８】
0005593903.tif 000020
【図１９】
0005593903.tif 000021
【図２０】
0005593903.tif 000022
【図２１】
0005593903.tif 000023