(57)【特許請求の範囲】
【請求項１】
（ａ）基板にゲート金属層と、ゲート絶縁層と、半導体層と、オーミック接触層を順次積層し、ゲートラインとゲート電極のパターンを形成するように前記積層に対してパターニングを行い、パターニング後の積層パターンの断面形状を台形状とするステップと、
（ｂ）前記基板に、厚さがゲート金属層と、ゲート絶縁層と、半導体層と、オーミック接触層との総計厚さよりも大きく、材料がペンタセーンである絶縁層をスピンコート法により形成し、前記オーミック接触層を露出させるように、酸素イオン反応エッチング処理であり、更にエッチング終点検出設備の使用を結合するエッチング処理により絶縁層の一部を除去するステップと、
（ｃ）前記基板にソース・ドレイン金属層を形成し、データライン及び第１、第２のソース・ドレイン電極を形成するように前記ソース・ドレイン金属層に対してパターニングを行い、更に前記オーミック接触層を分断する分断溝を形成するように前記オーミック接触層に対してパターニングを行い、前記第１と第２のソース・ドレイン電極を前記分断溝を介して相互に対向させるステップと、
（ｄ）前記基板にパッシベーション層を形成し、第２のソース・ドレイン電極上方に位置するビアーホールを形成するように前記パッシベーション層に対してパターニングを行うステップと、
（ｅ）前記基板に画素電極層を形成し、前記ビアーホールを介して第２のソース・ドレイン電極に接続する画素電極を形成するように画素電極層に対してパターニングを行うステップと、
を含むことを特徴とするＴＦＴアレイ基板の製造方法。
【請求項２】
前記ステップ（ｂ）において、オーミック接触層を露出させるように絶縁層の一部を除去した後、前記絶縁層の上面と前記オーミック接触層の上面とは共面となり、略平坦な表面を形成することを特徴とする請求項１に記載のＴＦＴアレイ基板の製造方法。
【請求項３】
前記ステップ（ａ）において、ゲート金属層、絶縁層、半導体層、オーミック接触層を順次形成する方法は連続堆積であることを特徴とする請求項１又は２に記載のＴＦＴアレイ基板の製造方法。
【請求項４】
前記ステップ（ａ）において、エッチングによりゲートラインとゲート電極を形成するのは、ゲート金属層と、絶縁層と、半導体層と、オーミック接触層に対して数回のエッチングにより実現することを特徴とする請求項１乃至３のうちのいずれか一項に記載のＴＦＴアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタディスプレイ（TFT―LCD）のアレイ基板およびその製造方法に関する。
【背景技術】
【０００２】
TFT−LCDの価格を効果的に低減させ、歩留まりを向上させるために、新たに開発されたパワー駆動TFTアレイ基板の製造工程が段々簡易化され、例えば最初は7回又は6回のフォトリソグラフィ処理を採用していたが、現在、一般的に5回のフォトリソグラフィ処理を採用している。更に近来、スリットフォトリソグラフィ（グレートンフォトリソグラフィ）技術による4回のフォトリソグラフィ処理がTFT―LCD製造領域に応用され始めている。該4回フォトリソグラフィ処理の核心工程は、従来の5回フォトリソグラフィ処理における2回目のフォトリソグラフィ（活性層フォトリソグラフィ）と3回目のフォトリソグラフィ（ソース・ドレイン金属層フォトリソグラフィ）の代わりに、スリットフォトリソグラフィを採用することである。その具体的な処理過程は以下のように簡単に述べる。
【０００３】
即ち、まず、基板にゲート金属層を堆積し、第1回のフォトリソグラフィによりゲートラインとゲート電極を形成し、そして、ゲートラインとゲート電極にゲート絶縁層、活性層、オーミック接触層、ソース・ドレイン金属層を連続に堆積する。
【０００４】
次に、スリットフォトリソグラフィ処理後、ソース・ドレイン金属層のウェットエッチング、数回のエッチング（活性層エッチング―アッシング―ドライエッチング―オーミック接触層エッチング）によりデータライン、活性層、ソース・ドレイン電極、TFTチャンネルパターンを形成する。
【０００５】
その後、パッシベーション層を堆積し、第3回のフォトリソグラフィによりパッシベーション層にビアホールを形成する。
【０００６】
最後、透明導電層を堆積し、第4回のフォトリソグラフィにより画素電極を形成する。
【０００７】
従来の5回フォトリソグラフィと比較すると、この4回フォトリソグラフィ処理の最大の特徴は、スリットフォトリソグラフィ処理により活性層とソース・ドレイン金属層パターンを形成し、TFTの生産周期を短縮し、生産コストを減少することにある。しかし、スリットフォトリソグラフィ処理を採用するので、マスクの製造精度に対する要求が非常に厳しくなり、且つ、工程開発の難度及びコストも著しく高められ、歩留まりの向上が難しくなる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は従来技術の欠陥に対して、TFTアレイ基板の製造工程を更に簡易化し、コストを更に安くできる、スリットフォトリソグラフィを使用しないTFTアレイ基板の製造方法を提供する。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明の1つの態様では、基板を備えるTFTアレイ基板を提供する。このTFTアレイ基板は、ゲートラインと、それと一体となるゲート電極が基板に形成され、該ゲートラインとゲート電極の上方に順次ゲート絶縁層、半導体層、オーミック接触層が被覆している。絶縁層は基板に形成され、ゲートライン及びゲート電極、ゲート絶縁層、半導体層、オーミック接触層の両側に位置する。分断溝は前記オーミック接触層に形成され、前記半導体層の上方で前記オーミック接触層を分断する。データラインと、それと一体となる第1のソース・ドレイン電極は前記絶縁層及びオーミック接触層の上方に形成され、第2のソース・ドレイン電極は前記絶縁層及びオーミック接触層の上方に形成されるとともに、前記分断溝を介して前記第1のソース・ドレイン電極と対向する。パッシベーション層は前記データライン、第1と第2のソース・ドレイン電極の上方に形成され、第2のソース・ドレイン電極の上方にビアホールを有する。画素電極は前記パッシベーション層に形成され、前記ビアホールを介して前記第2のソース・ドレイン電極に接続される。
【００１０】
本発明の実施例では、前記絶縁層は有機絶縁層であることが望ましい。該有機絶縁層の材料はエポキシ樹脂、ウレタン、ペンタセーン、ポリビニルピロリドン、ポリイミド、又はアクリル樹脂であることが望ましい。
【００１１】
本発明の実施例では、前記絶縁層の上表面と前記オーミック接触層の上表面とは共面となり、略平坦な表面に形成することが望ましい。
【００１２】
本発明の実施例では、前記ゲートライン、ゲート電極、ソース電極、データライン、ドレイン電極は、Cr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の単層膜であり、或いはCr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の任意組み合わせにより形成された複層膜である。
【００１３】
本発明の実施例では、前記ゲート絶縁層、又はパッシベーション層の材料が酸化物、窒化物、又は酸窒化合物である。
【００１４】
前記目的を達成するために、本発明のもう1つの態様では、TFTアレイ基板の製造方法が提供され、以下のステップを含んでいる。即ち、基板に順次ゲート金属層と、ゲート絶縁層と、半導体層と、オーミック接触層との積層を形成し、ゲートラインとゲート電極を形成するように前記積層に対してパターニングを行う。基板に、ゲート金属層と、ゲート絶縁層と、半導体層と、オーミック接触層との総計厚さよりも大きい厚さを有する絶縁層を形成し、前記オーミック接触層を露出させるように絶縁層の一部を除去する。前記基板にソース・ドレイン金属層を形成し、データライン及び第1と第2のソース・ドレイン電極を形成するように前記ソース・ドレイン金属層に対してパターニングを行い、更に前記オーミック接触層を分断する分断溝を形成するように前記オーミック接触層に対してパターニングを行い、前記第1と第2のソース・ドレイン電極を、前記分断溝を介して相互に対向させる。前記基板にパッシベーション層を形成し、第2のソース・ドレイン電極上方に位置するビアホールを形成するようにパッシベーション層に対してパターニングを行う。前記基板に画素電極層を堆積し、前記ビアホールを介して第2のソース・ドレイン電極と接続する画素電極を形成するように画素電極層に対してパターニングを行う。
【００１５】
本発明の実施例では、連続的にゲート金属層、絶縁層、半導体層、オーミック接触層を順次堆積するのが望ましい。
【００１６】
本発明の実施例では、エッチングによるゲートラインとゲート電極パターンの形成は、ゲート金属層、絶縁層、半導体層、オーミック接触層の数回のエッチングによる形成が望ましい。
【００１７】
本発明の実施例において、該絶縁層は有機絶縁層であることが望ましい。該有機絶縁層の材料は、エポキシ樹脂、ウレタン、ペンタセーン、ポリビニルピロリドン、ポリイミド、又はアクリル樹脂であることが望ましい。また、回転塗布方法で該有機絶縁層を塗布してもよい。
【００１８】
本発明の実施例において、絶縁層に対するエッチング処理は酸素イオン反応エッチング処理を採用するのが望ましく、更にエッチング終点検出設備の使用を組み合わせてもよい。絶縁層に対するエッチング処理により、オーミック接触層を露出させるように有機絶縁層の一部を除去した後、前記有機絶縁層の上表面と前記オーミック接触層の上表面とは共面となり、略平坦な表面を形成することが望ましい。
【発明の効果】
【００１９】
従来技術と比較すると、本発明により提出されたTFTアレイ基板構造及びその製造方法は以下のメリットを有する。即ち、4回のフォトリソグラフィ処理によりTFTアレイ基板を形成でき、且つスリットフォトリソグラフィ処理を用いないため、技術開発の難度とコストが大幅に低減されると共に、高い歩留まりも保証できる。有機物絶縁層の使用により、ソース・ドレイン金属電極パターンが平坦化された表面に形成され、金属断線の発生とパッシベーション層における内部応力の蓄積を減少し、歩留まりの向上に寄与する。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例にかかるTFTアレイ基板の画素ユニットの平面図である。
【図２】図1のA-A線断面図である。
【図３】本発明の具体的実施例において、ゲート金属層、ゲート絶縁層、半導体層、オーミック接触層を透明基板に連続に堆積した状態を示す断面図である。
【図４】本発明の具体的実施例において、数回のエッチングを行った後の状態を示す断面図である。
【図５】本発明の具体的実施例において、数回のエッチングを行った後の状態を示す平面図である。
【図６】本発明の具体的実施例において、数回のエッチングを行った後に有機物絶縁層をスピンコートした状態を示す断面図である。
【図７】本発明の具体的実施例において、有機物絶縁層の酸素イオン反応エッチング処理後の状態を示す断面図である。
【図８】本発明の具体的実施例において、ソース・ドレイン金属電極が形成された後の状態を示す断面図である。
【図９】本発明の具体的実施例において、ソース・ドレイン金属電極が形成された後の状態を示す平面図である。
【図１０】本発明の具体的実施例において、パッシベーション層パターン（ビアホール）が形成された後の状態を示す断面図である。
【発明を実施するための形態】
【００２１】
添付図面を参照しながら本発明の例示的な実施例を説明する。しかし、本発明は異なる形式で実現でき、ここで説明する実施例に限ると解釈してはならない。本文において、素子又は層は他の素子又は層にある、或いは、他の素子又は層に連結すると記載する場合、該素子又は層は他の素子又は層上に直接位置し、或いは、他の素子又は層に直接連結しても良く、中間の素子又は層が介在しても良い。
【実施例１】
【００２２】
図1は本発明の実施例にかかるTFTアレイ基板の画素ユニットの平面図であり、図2は図1のA−A線断面図である。
【００２３】
本発明の実施例にかかるTFTアレイ基板の平面構造は図1に示す。該TFT−LCDアレイ基板上に、例えば相互に平行して延在する複数のゲートライン12bと相互に平行して延在する複数のデータライン17cがあり、これらのゲートライン12bとデータライン17cとは相互に交差して複数の画素領域を画成している。各画素領域は薄膜トランジスタと画素電極19aを含む。
【００２４】
該画素ユニットの具体的な構造は以下の通りである。即ち、透明ガラス基板11に順次ゲート金属層12（ゲート電極12a及びゲートライン12bが含まれる）、ゲート絶縁層13、半導体層14（例えば、アモルファスシリコン（a-Si）層）、オーミック接触層15（例えば、n+ a-Si層）が形成されている。絶縁層となる有機物絶縁層16はゲート金属層12（ゲート電極12a及びゲートライン12bが含まれる）、ゲート絶縁層13、半導体層14、オーミック接触層15両側の透明基板11に形成され、且つその厚さは、ゲート金属層12（ゲート電極12a及びゲートライン12bが含まれる）と、ゲート絶縁層13と、半導体層14と、オーミック接触層15との総計厚さに等しい。即ち、有機絶縁層16の上表面とオーミック接触層15の上表面とは略平坦な表面を形成するように揃っている。
【００２５】
オーミック接触層15は、半導体層14に、半導体層14両側上のソース領域とドレイン領域に位置し、更に半導体層14のチャンネル領域を露出するように、中部に該オーミック接触層15をソース領域とドレイン領域との対応する両部分に分断する分断溝15aを形成する。ソース金属電極17a、ドレイン金属電極17bは、有機物絶縁層16とオーミック接触層15に形成される。パッシベーション層18は有機物絶縁層16、ソース金属電極17a、ドレイン金属電極17b及び半導体層14の露出した分断溝15aにそれぞれ形成される。また、例えばドレイン金属電極17bの上方のパッシベーション層18にビアホール18aが形成されている。画素電極19aはパッシベーション層18に形成され、ビアホール18aを介してドレイン金属電極17bに接続している。
ゲート電極12aとゲートライン12bは一体となり、ゲート電極12aはゲートライン12bから画素ユニットに突出している。
【００２６】
前記本発明の実施例によるTFT-LCDのアレイ基板に、有機絶縁層16を使用し、且つ、有機絶縁層16の上表面とオーミック接触層15の上表面とは揃っているため、ソース金属電極17aとドレイン金属電極17bのパターンは相対的に平坦化された表面に形成され、金属ラインの断裂の発生とパッシベーション層内部応力の蓄積の可能性が減少し、歩留まりの向上に寄与できる。本発明の実施例において、有機絶縁層16は1種の絶縁層であり、その材料は、重合体、例えばエポキシ樹脂、ウレタン等であってもよく、その代わりに、他の有機絶縁層、例えばペンタセーン、ポリビニルピロリドン、ポリイミド、アクリル樹脂等であってもよい。
【００２７】
次に、図3〜図9を参考しながら、本発明の望ましい実施例の4回フォトリソグラフィを採用するTFTアレイ基板の製造方法を説明する。
【００２８】
まず、例えば石英基板、又は透明ガラス基板11に、スパッタリング、又は熱蒸発法により、厚さが約500〜4000Aのゲート金属層12を形成する。該ゲート金属層12の材料は、Cr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の単層膜であり、或いは、Cr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の任意組み合わせにより形成された複層膜であってもよい。
【００２９】
そして、プラズマ化学気相蒸着法（PECVD）によりゲート金属層12に連続して厚さが約1000〜4000Aのゲート絶縁層13、厚さが約1000〜2500Aの半導体層14、厚さが約300〜600Aのオーミック接触層15を堆積する。これで得た積層構造は図3の断面図に示すようなものである。ゲート絶縁層13の材料は、例えばシリコン酸化物、シリコン窒化物、又はシリコン酸窒化物のような酸化物、窒化物、又は酸窒化合物にしてもよく、対応する反応ガスは、SiH4、NH3とN2、又はSiH2Cl2、NH3とN2であってもよい。半導体14とオーミック接触層15に対応する反応ガスは、SiH4とH2、又はSiH2Cl2とH2であってもよく、更に、オーミック接触層15を形成する時、不純物となるP系ガス、例えばPH3の導入も必要である。
【００３０】
第1回のフォトリソグラフィにより望ましいゲートラインとゲート電極のパターンが形成され、前記積層にフォトレジストパターンを形成し、数回のエッチングによりゲート金属層12、ゲート絶縁層13、半導体層14、オーミック接触層15のフォトレジストに被覆されていない部分をエッチングする。これにより得られた構成の断面図は図4に示される。ゲート金属層12のパターニングされた後の平面図は図5に示すように、ゲート電極12aはゲートライン12bから突出する。ゲート金属層12のエッチングガスはSF6/O2、又はCl2/O2等を選択して使用してもよく、ゲート絶縁層13のエッチングガスはSF6/O2、Cl2/O2、又はHCl/O2を選択して使用してもよく、半導体層14とオーミック接触層15のエッチングガスはSF6/Cl2、又はSF6/HCl等を選択して使用してもよい。最後、化学溶液によりフォトレジストを剥離する。前記数回のエッチングは連続的に行える。
【００３１】
ゲート金属層12と、ゲート絶縁層13と、半導体層14のパターンが形成された後、スピンコート法によって、有機絶縁層16を透明ガラス基板11とオーミック接触層15に均一に回転して塗布し、更に例えば紫外線で照射し、又は加熱して硬化させる。これにより得られた構成の断面図は図6に示す。図6に示すように、塗布される有機絶縁層16の厚さは、ゲート金属層12と、ゲート絶縁層13と、半導体層14と、オーミック層15との総計厚さよりも大きい。図7に示すように、有機絶縁層16が硬化された後、酸素反応イオンエッチング（RIE）処理とエッチング終点検出（EPD）設備により、オーミック接触層15を完全に露出させるように有機絶縁層16を所定の厚さまで除去し、有機絶縁層16の上表面とオーミック接触層15の上表面とを略平坦な表面を形成するように揃わせる。特に、有機絶縁層16の上表面とオーミック接触層15の上表面とは一定の高度差があるとしても、本発明の実施に影響しない。
【００３２】
前記得られた平坦化された表面に、例えばスパッタリング、又は熱蒸発法により、厚さが約500〜2500Aのソース・ドレイン金属電極層17を堆積する。該ソース・ドレイン金属電極層17の材料は、Cr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の単層膜であり、或いはCr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の任意組み合わせにより形成された複層膜であってもよい。
【００３３】
第2回のフォトリソグラフィとエッチング処理により、データライン17c（図９参照）及びソース金属電極17a、ドレイン金属電極17bを形成する。エッチング方法は、ドライエッチングであってもよく、又はウェットエッチングであってもよい。これにより得られたソース金属電極17aとドレイン金属電極17bの一部は、有機絶縁層16上に被覆され、一部はオーミック接触層15上に被覆される。チャンネル領域を露出するように、オーミック接触層15の中部において、半導体層14の中間部分に、オーミック接触層15を分断する分断溝15aを形成する。すなわち、該第2回のフォトリソグラフィとエッチング処理において、ソース・ドレイン金属電極層17にフォトレジストパターンを形成し、被覆されていないソース・ドレイン金属電極層17をエッチングすることにより、ソース金属電極17a、ドレイン金属電極17bを形成する。その後、ドライエッチングにより、露出されたオーミック接触層15をエッチングし、それによって、TFTのチャンネルを露出させるように中部の分断溝15aを形成する。これにより得られた構成の断面図は図8に示す。オーミック接触層15のエッチングガスはSF6/Cl2、又はSF6/HCl等を選択して使用してもよい。最後、化学溶液によりフォトレジストを剥離し、図9に示す平面構造を形成する。
【００３４】
ソース金属電極17a、ドレイン金属電極17bが形成された後、PECVD法により厚さが約700〜2000Aのパッシベーション層18を堆積する。パッシベーション層18の材料は酸化物、窒化物、又は酸窒化合物を選択して使用してもよく、対応する反応ガスはSiH4、NH3とN2、又はSiH2Cl2、NH3とN2であってもよい。そして、第3回のフォトリソグラフィとエッチング処理によりビアホール18aを形成する。これにより得られた構成の断面図は図10に示す。エッチングガスはSF6/O2、Cl2/O2、又はHCl/O2等を選択して使用してもよい。
【００３５】
ビアホール18aが形成された後、スパッタリング、又は熱蒸発法により、基板に厚さが約300〜600Aの透明導電層19を堆積する。該透明導電層19の材料は、一般に酸化インジウムスズ（ITO）、酸化インジウム亜鉛（IZO）、酸化亜鉛（ZnO）等である。図2の断面図に示すように、第4回のフォトリソグラフィとエッチング処理により画素電極19aを形成する。最後、化学溶液によりフォトレジストを剥離し、図1に示す平面構造を形成する。
【００３６】
本発明の実施例にかかる前記4回フォトリソグラフィ処理において、スリットフォトリソグラフィ処理を応用しないため、TFTアレイ基板の製造工程開発の難度とコストが大きく低減されたと共に、高い歩留まりも保証できる。
【００３７】
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者にとって、必要に応じて異なる材料や設備などをもって本発明を実現できる。即ち、その要旨を逸脱しない範囲内において種々の形態で実施しえるものである。
【００３８】
本願は2007年1月4日に中国国家知識産権局に提出した第200710063236.X号特許出願の優先権を主張し、前記出願の全ての内容をここで援用した。
【符号の説明】
【００３９】
11  透明ガラス基板、  12  ゲート金属層、  12a  ゲート金属電極、  12b  ゲートライン、  13  ゲート絶縁層、  14  半導体層、  15  オーミック接触層、  15a  分断溝、  16  有機物絶縁層、  17  ソース・ドレイン金属電極層、  17a  ソース金属電極、  17b  ドレイン金属電極、  17c  データライン、  18  パッシベーション層、  18a  ビアホール、  19  透明導電層、  19a  画素電極。
【図１】
0005634976.tif 000002
【図２】
0005634976.tif 000003
【図３】
0005634976.tif 000004
【図４】
0005634976.tif 000005
【図５】
0005634976.tif 000006
【図６】
0005634976.tif 000007
【図７】
0005634976.tif 000008
【図８】
0005634976.tif 000009
【図９】
0005634976.tif 000010
【図１０】
0005634976.tif 000011