(57)【特許請求の範囲】
【請求項１】
転移駆動後に通常の表示動作を行うＯＣＢモードの液晶表示装置であって、
マトリクス状に配置された複数の画素電極と、
前記画素電極の行に沿って延びたゲート線と、
前記画素電極の列に沿って延びた信号線と、
前記画素電極の行に沿って延び、前記画素電極へ容量結合による電圧を重畳する補助容量線と、
前記ゲート線に印加される電圧により前記信号線と対応する前記画素電極との接続を切替える画素スイッチと、
液晶層を介して前記複数の画素電極と対向した対向電極と、
前記ゲート線、前記信号線、および前記補助容量線を駆動する駆動部と、
前記駆動部を制御する制御回路と、を備え、
前記制御回路は、前記転移駆動において、前記ゲート線を順次駆動して信号線から画素電極への書き込みを行うと共に、前記信号線から前記画素電極への書き込み後に前記補助容量線の電位を変化させ容量結合による電圧を前記画素電極へ重畳するＯＣＢモードの液晶表示装置。
【請求項２】
制御回路は、前記ゲート線を順次駆動する期間の前後において、前記ゲート線の全てを選択駆動する移行期間を設け、前記移行期間において前記対向電極に印加する電圧を切替える請求項１記載の液晶表示装置。
【請求項３】
前記ゲート線が順次駆動される期間は、前記対向電極に負の電圧を印加するとともにソース出力電圧範囲の最大の電圧を前記信号線に印加する転移負期間と、前記対向電極に正の電圧を印加するとともにソース出力電圧範囲の最小の電圧を前記信号線に印加する転移正期間とを含む請求項１又は請求項２記載の液晶表示装置。
【請求項４】
前記画素電極は、その外周のうち前記信号線と略平行な辺の中央部に設けられた凹部を備え、
前記信号線は、前記凹部と重なる凸部を備える請求項１乃至請求項３のいずれか１項記載の液晶表示装置。
【請求項５】
マトリクス状に配置された複数の画素電極と、
前記画素電極の行に沿って延びたゲート線と、
前記画素電極の列に沿って延びた信号線と、
前記画素電極の行に沿って延び、前記画素電極へ容量結合による電圧を重畳する補助容量線と、
前記ゲート線に印加される電圧により前記信号線と対応する前記画素電極との接続を切替える画素スイッチと、
液晶層を介して前記複数の画素電極と対向した対向電極と、
前記ゲート線、前記信号線、および前記補助容量線を駆動する駆動部と、
前記駆動部を制御する制御回路と、を備え、転移駆動後に通常の表示動作を行うＯＣＢモードの液晶表示装置の駆動方法であって、
前記転移駆動において、前記制御回路は、前記駆動部を制御して前記ゲート線の全てを選択駆動するとともに前記対向電極に印加する電圧を切り替え、
前記ゲート線を順次駆動して信号線から画素電極への書き込みを行うと共に、前記信号線から前記画素電極への書き込み後に前記補助容量線の電位を変化させ容量結合による電圧を前記画素電極へ重畳するＯＣＢモードの液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置および液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
ＯＣＢoptically compensated bend）液晶は高速応答という特長を持つことで知られており、高速な応答が要求されるディスプレイ、例えば、３次元表示を行う時分割方式のディスプレイに最も適した液晶モードとして注目されている。
【０００３】
ＯＣＢ液晶は一般に電圧無印加時にはスプレイ配向と呼ばれる配向状態にあるが、上述のような高速応答性を発揮させるためにはベンド配向と呼ばれる配向状態のもとで動作させる必要がある。そのため、液晶ディスプレイの電源投入直後に短時間でスプレイ配向からベンド配向に遷移させた後、通常の表示動作を行うことが求められる。このとき、スプレイ配向からベンド配向に遷移させるための駆動を転移駆動と呼ぶ。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１８６９１２号公報
【非特許文献】
【０００５】
【非特許文献１】T. Higano他、Proc. IDW’10, pp.597-600（2010）, “A Full-Resolution and Glasses-Free 3D Display Using the OCB-III with a Light Directional Backlight”
【非特許文献２】D. Suzuki他、SID’09 Digest, pp.428-431（2009）, “Crosstalk-Free 3D Display with Time-Sequential OCB LCDs”
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態によれば、転移駆動後に通常の表示動作を行うＯＣＢモードの液晶表示装置であって、マトリクス状に配置された複数の画素電極と、前記画素電極の行に沿って延びたゲート線と、前記画素電極の列に沿って延びた信号線と、前記画素電極の行に沿って延び、前記画素電極へ容量結合による電圧を重畳する補助容量線と、前記ゲート線に印加される電圧により前記信号線と対応する前記画素電極との接続を切替える画素スイッチと、液晶層を介して前記複数の画素電極と対向した対向電極と、前記ゲート線、前記信号線、および前記補助容量線を駆動する駆動部と、前記駆動部を制御する制御回路と、を備え、前記制御回路は、前記転移駆動において、前記ゲート線を順次駆動して信号線から画素電極への書き込みを行うと共に、前記信号線から前記画素電極への書き込み後に前記補助容量線の電位を変化させ容量結合による電圧を前記画素電極へ重畳するＯＣＢモードの液晶表示装置が提供される。
【課題を解決するための手段】
【０００７】
実施形態によれば、マトリクス状に配置された複数の画素電極と、前記画素電極の行に沿って延びたゲート線と、前記画素電極の列に沿って延びた信号線と、前記画素電極の行に沿って延び、前記画素電極へ容量結合による電圧を重畳する補助容量線と、前記ゲート線に印加される電圧により前記信号線と対応する前記画素電極との接続を切替える画素スイッチと、液晶層を介して前記複数の画素電極と対向した対向電極と、前記ゲート線、前記信号線、および前記補助容量線を駆動する駆動部と、前記駆動部を制御する制御回路と、を備え、前記制御回路は、通常表示期間前において、前記ゲート線を順次駆動して信号線から画素電極への書き込みを行うと共に、前記信号線から前記画素電極への書き込み後に前記補助容量線の電位を変化させ容量結合による電圧を前記画素電極へ重畳する液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、一実施形態の液晶表示装置の一構成例を概略的に示す図である。
【図２】図２は、一実施形態の液晶表示装置の画素レイアウトの一例を示す図である。
【図３】図３は、図２の線ＩＩＩ−ＩＩＩにおける液晶表示パネルの断面の一例を概略的に示す図である。
【図４】図４は、図２の線ＩＶ−ＩＶにおける液晶表示パネルの断面の一例を概略的に示す図である。
【図５】図５は、図２の線Ｖ−Ｖにおける液晶表示パネルの断面の一例を概略的に示す図である。
【図６】図６は、一実施形態の液晶表示装置における転移駆動波形の一例を示す図である。
【図７】図７は、図６の転移負期間および転移正期間における、ゲート線駆動波形および補助容量線駆動波形の一例を示す図である。
【図８】図８は、図６に示す転移負期間における画素電位の変化の一例を説明するための図である。
【図９】図９は、図６に示す転移正期間における画素電位の変化の一例を説明するための図である。
【図１０】図１０は、転移負期間および転移正期間における、信号線電位、画素に書き込まれる電位、補助容量重畳後の画素保持電位、対向電極電位、縦電圧の絶対値、および、横電圧の絶対値の一例を示す図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について、図面を参照して説明する。  
図１は、一実施形態の液晶表示装置の一構成例を概略的に示す図である。本実施形態に係る液晶表示装置は、複数の表示画素ＰＸからなる表示部ＤＹＰを備えた液晶表示パネルとＬＰＮ、液晶表示パネルＬＰＮの表示部ＤＹＰを照明するように配置されたバックライトＢＬと、液晶表示パネルＬＰＮとバックライトＢＬとを制御する制御回路ＣＴＲと、を備えている。
【００１０】
液晶表示パネルＬＰＮは、一対の基板、すなわち、アレイ基板ＡＲ（図３乃至図５に示す）および対向基板ＣＴ（図３乃至図５に示す）と、アレイ基板ＡＲおよび対向基板ＣＴ間に挟持された液晶層ＬＱ（図３乃至図５に示す）と、を有している。
【００１１】
本実施形態に係る液晶表示装置はカラー表示タイプの液晶表示装置であって、複数の表示画素ＰＸは、複数の色表示画素を含んでいる。図１に示す液晶表示装置は、赤色を表示する赤色表示画素ＰＸＲ、緑色を表示する緑色表示画素ＰＸＧ、および、青色を表示する青色表示画素ＰＸＢを含む。各色表示画素は、信号線Ｓが延びる方向と略平行に並んで配置されている。
【００１２】
アレイ基板ＡＲは、例えばガラス等の透明絶縁基板を有している。この透明絶縁基板上には、各表示画素ＰＸにおいて画素電極ＰＥが配置されている。さらに、アレイ基板ＡＲは、複数の画素電極ＰＥが配列する行に沿って配置された複数のゲート線Ｇ（Ｇ（１）〜Ｇ（Ｍ））、複数の画素電極ＰＥ間を複数の画素電極ＰＥが配列する列に沿って延びる複数の信号線Ｓ（Ｓ（１）〜Ｓ（Ｎ））、ゲート線Ｇと略平行に延びる補助容量線Ｃｓ（Ｃｓ（１）〜Ｃｓ（Ｍ＋１））および、これらゲート線Ｇおよび信号線Ｓの交差位置近傍に配置された複数の画素スイッチＳＷを有している。
【００１３】
各画素スイッチＳＷは、例えば、スイッチング素子として薄膜トランジスタ（ＴＦＴ）を含む。画素スイッチＳＷのゲートはゲート線Ｇと電気的に接続され（あるいは一体に形成され）ている。画素スイッチＳＷのソースは信号線Ｓと電気的に接続され（あるいは一体に形成され）ている。画素スイッチＳＷのドレインは画素電極ＰＥと電気的に接続され（あるいは一体に形成されている）。すなわち、画素スイッチＳＷのソース−ドレインパスは信号線Ｓおよび画素電極ＰＥ間に接続されている。各画素スイッチＳＷは、各々対応ゲート線Ｇを介して駆動されたときに対応信号線Ｓおよび対応画素電極ＰＥ間で導通する。
【００１４】
液晶表示パネルＬＰＮは、複数の画素スイッチＳＷを例えば行単位に導通させるように複数のゲート線Ｇ（１）〜Ｇ（Ｍ）を順次駆動するとともに複数の補助容量線Ｃｓ（１）〜Ｃｓ（Ｍ＋１）も駆動する第１ドライバ（ゲート／Ｃｓドライバ）１０、および各行の画素スイッチＳＷが対応ゲート線Ｇの駆動によって導通する期間において映像信号あるいは非映像信号を複数の信号線Ｓ（１）〜Ｓ（Ｎ）にそれぞれ出力する第２ドライバ（ソースドライバ）２０を備えている。第１ドライバ１０および第２ドライバ２０は、ゲート線Ｇ、信号線Ｓ、および補助容量線Ｃｓを駆動する駆動部である。
【００１５】
第１ドライバ１０および第２ドライバ２０は、外付けのＩＣ形状にする場合や、アレイ基板ＡＲ上に内蔵回路として造りこむ場合がある。本実施形態に係る液晶表示装置では、第１ドライバ１０および第２ドライバ２０は表示部ＤＹＰの周囲に配置され、制御回路ＣＴＲにより制御される。
【００１６】
なお図１では、第１ドライバ１０が紙面に向かって表示部ＤＹＰの左側に配置されているが、場合によっては右側に配置されていることもある。あるいは同一の機能をもつ２つの第１ドライバ１０が左右両側に対称な形で配置されていることもある。あるいは、ゲート線を駆動する機能と補助容量線Ｃｓを駆動する機能に分離してそれぞれ左右に分けて配置されていることもある。
【００１７】
対向基板ＣＴは、例えば、ガラス等の透明絶縁基板上に配置された赤、緑、青の着色層からなるカラーフィルタ（図示せず）、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される対向電極（図示せず）等を有している。
【００１８】
各画素電極ＰＥおよび対向電極ＣＥは例えばＩＴＯ等の透明電極材料からなるとともに、互いに平行な方向にラビング処理される一対の配向膜（図示せず）でそれぞれ覆われている。各画素電極ＰＥおよび対向電極ＣＥは、画素電極ＰＥおよび対向電極ＣＥからの電界に対応した液晶分子配列に制御される液晶層ＬＱの一部である画素領域と共に表示画素ＰＸを構成する。
【００１９】
複数の色表示画素は、それぞれに配置された着色層の色に応じて分類される。赤色表示画素は赤の着色層を含む。緑色表示画素は緑の着色層を含む。青色表示画素は青の着色層を含む。
【００２０】
複数の表示画素ＰＸは各々画素電極ＰＥおよび対向電極ＣＥ間に保持される液晶層ＬＱによって構成される液晶容量（図示せず）を有する。液晶容量は、液晶材料の比誘電率、画素電極面積、液晶セルギャップによって決まる。
【００２１】
第２ドライバ２０によって信号線Ｓに印加された電圧（以下、ソース電圧という）は、対応する画素スイッチＳＷを介して選択行の表示画素ＰＸの画素電極ＰＥに印加される。画素電極ＰＥに印加された電圧（画素電位）と対向電極ＣＥに印加された対向電圧Ｖｃｏｍとの電位差が液晶容量に保持される。
【００２２】
また、絶縁膜を介して積層される画素電極ＰＥ（あるいはスイッチング素子の半導体層）の一部と、ゲート線Ｇと略平行に延びるように配置された補助容量線Ｃｓ（Ｃｓ（１）〜Ｃｓ（Ｍ＋１））とによって、補助容量Ｃｓｔが構成される。画素電極ＰＥへの信号書き込み後の保持期間において、補助容量Ｃｓｔは液晶容量に結合する。
【００２３】
なお、補助容量Ｃｓｔが画素電極ＰＥに対して上側（信号線Ｓが延びる方向の一方側）の補助容量線Ｃｓに接続される場合と、画素電極ＰＥに対して下側（信号線Ｓが延びる方向の他方側）の補助容量線Ｃｓに接続される場合とがあるが、補助容量Ｃｓｔの出力する補助容量線Ｃｓは、補助容量線Ｃｓの負荷が各行で概ね均一になるように適宜配分されている。
【００２４】
制御回路ＣＴＲは、通常の表示動作において、外部信号源から入力される同期信号に基づいて発生される制御信号を第１ドライバ１０に出力し、外部信号源から入力される同期信号に基づいて発生される制御信号、および外部信号源から入力される映像信号または黒挿入用の逆転移防止信号を第２ドライバ２０に出力する。さらに、制御回路は、対向電極に印加される対向電圧Ｖｃｏｍを対向基板ＣＴの対向電極ＣＥに対して出力する。
【００２５】
また、制御回路ＣＴＲは、電源投入後の立ち上げ時に、表示に先立って行われる転移駆動においても、それを行うために必要な制御信号を第１ドライバ１０に出力し、転移用の電圧信号を第２ドライバ２０に出力する。さらに、対向基板ＣＴの対向電極ＣＥに対しても、転移駆動を行うために必要な電圧波形を出力する。この転移駆動に関しては、後に詳述する。
【００２６】
制御回路ＣＴＲから第１ドライバ１０に対して出力される制御信号には、第１ドライバ１０のシフトレジスタの動作を制御するためのスタートパルス信号およびクロック信号や、容量結合カップリングによる重畳電圧の極性を制御するためのＣｓ極性制御信号などが含まれる。
【００２７】
次に、図２乃至図５を用いて液晶表示装置の画素レイアウトについて説明する。  
図２は、本実施形態の液晶表示装置の画素レイアウトの一例を示す図であり、図１の画素配列において破線で囲んだ２画素（画素Ａ、画素Ｂ）に対応する部分を描いたものである。
【００２８】
画素電極ＰＥは、信号線Ｓと補助容量線Ｃｓとに囲まれた領域に配置され、信号線Ｓおよび補助容量線Ｃｓの一部と重複して配置されている。
【００２９】
画素スイッチＳＷは、信号線Ｓの下層においてゲート線Ｇと交差するように補助容量線Ｃｓの下層まで延びるとともに、補助容量線Ｃｓの下層において補助容量線Ｃｓが延びる方向に延びたＴ字形状の半導体層ＰＳを備えている。半導体層ＰＳは、ゲート線Ｇと交差する部分の一方側に設けられたコンタクトホールＨＬ２において信号線Ｓと電気的に接続している。半導体層ＰＳは、ゲート線と交差する部分の他方側において補助容量線Ｃｓ側に延び、半導体層ＰＳと画素電極ＰＥとが重なる部分に設けられたコンタクトホールＨＬ１において画素電極ＰＥと電気的に接続している。本実施形態では画素スイッチＳＷは半導体層ＰＳとしてポリシリコン層を備えているがアモルファスシリコン層であってもよい。
【００３０】
半導体層ＰＳは、信号線Ｓの下層から、対応する表示画素ＰＸの補助容量Ｃｓｔが接続する補助容量線Ｃｓ側へ延びている。したがって、画素Ａの画素電極ＰＥと信号線Ｓとの接続を切替える画素スイッチＳＷの半導体層ＰＳは、信号線Ｓの下層から上側の補助容量線Ｃｓに向かって延び、上側の補助容量線Ｃｓの下層において補助容量線Ｃｓが延びる方向に延びている。画素Ｂの画素電極ＰＥと信号線Ｓとの接続を切替える画素スイッチＳＷの半導体層ＰＳは、信号線Ｓの下層から下側の補助容量線Ｃｓに向かって延び、下側の補助容量線Ｃｓの下層において補助容量線Ｃｓが延びる方向に延びている。
【００３１】
画素電極ＰＥは、その長手方向（信号線Ｓが延びる方向）における略中央部に設けられた凹部ＰＥＡを有している。凹部ＰＥＡは、ゲート線Ｇが延びる方向における画素電極ＰＥの両端部に設けられている。従って、ゲート線Ｇが延びる方向において隣接して配置された画素電極ＰＥの凹部ＰＥＡは対向する位置に配置されている。
【００３２】
信号線Ｓは、画素電極ＰＥの凹部ＰＥＡと重なる位置に設けられた凸部ＳＡを有している。信号線Ｓの凸部ＳＡは画素電極ＰＥの凹部ＰＥＡ全体と重なるように配置されている。
【００３３】
ゲート線Ｇは、画素電極ＰＥの長手方向における略中央部において信号線Ｓと交差するように延びている。ゲート線Ｇは、画素電極ＰＥの凹部ＰＥＡおよび信号線Ｓの凸部ＳＡと重なる位置に配置されている。
【００３４】
図２および図３にあるように、補助容量Ｃｓｔは、半導体層（例えばポリシリコン（ｐ−Ｓｉ）層）ＰＳの電極（半導体層電極）と補助容量線Ｃｓとの間で、絶縁層（ゲート絶縁膜）を挟んで形成されている。補助容量Ｃｓｔの半導体層電極は、コンタクトホールＨＬ１において画素電極ＰＥに電気的に接続され、画素電極ＰＥと同電位となる。
【００３５】
また、半導体層ＰＳは、Ｔ字型の半導体層ＰＳの縦棒に相当する部分でゲート絶縁膜を挟んでゲート線と交差し、この部分で画素スイッチＳＷが形成されている。画素スイッチＳＷのソース側はコンタクトホールＨＬ２において信号線Ｓと電気的に接続し、ドレイン側は補助容量Ｃｓｔの半導体層電極と一体に形成されている。なお、ゲート線Ｇは、画素スイッチＳＷのゲート電極として機能する。
【００３６】
図３は、図２に示す線ＩＩＩ−ＩＩＩにおける液晶表示パネルの断面構造の一例を示す図である。図３は、信号線Ｓが延びる方向に並ぶ２つの表示画素ＰＸの境界部分の断面構造の一例である。
【００３７】
アレイ基板ＡＲの透明絶縁基板上には、半導体層ＰＳ（半導体電極）が配置されている。この断面では、補助容量線Ｃｓが延びる方向と略直交する方向に２つの半導体層ＰＳが並んで配置されている。
【００３８】
半導体層ＰＳの上層にはゲート絶縁膜Ｌ１を介して補助容量線Ｃｓが配置されている。補助容量線Ｃｓは、一方の半導体層ＰＳの一部と、他方の半導体層ＰＳの全体とに重なるように配置されている。補助容量線Ｃｓは一方の半導体層ＰＳと重なる部分に凹部が形成されている。
【００３９】
補助容量線Ｃｓの上層には、層間絶縁膜Ｌ２および有機絶縁膜Ｌ３を介して画素電極ＰＥが配置されている。画素電極ＰＥは、補助容量線Ｃｓが延びる方向と略直交する方向に２つ並んで配置されている。
【００４０】
一方の画素電極ＰＥと一方の半導体層ＰＳとが重なる部分おいて、補助容量線Ｃｓの凹部が配置され、ゲート絶縁膜Ｌ１、層間絶縁膜Ｌ２、および、有機絶縁膜Ｌ３を貫通するコンタクトホールＨＬ１が設けられている。コンタクトホールＨＬ１において、一方の画素電極ＰＥと一方の半導体層ＰＳとが電気的に接続している。
【００４１】
画素電極ＰＥの上には図示しない配向膜が配置されている。配向膜の表面は所定の方向にラビング処理や光学配向処理等の配向処理が成されている。
【００４２】
対向基板ＣＴは、ガラス等の透明絶縁基板上に配置されたカラーフィルタ（図示せず）および対向電極ＣＥを有している。対向電極ＣＥは複数の画素電極ＰＥと対向するように配置されている。対向電極ＣＥ上には図示しない配向膜が配置され、その表面は所定の方向にラビング処理や光学配向処理等の配向処理が成されている。
【００４３】
図４は、図２に示す線ＩＶ−ＩＶにおける液晶表示パネルの断面構造の一例を示す図である。図４は、ゲート線Ｇと信号線Ｓとが交差する位置の信号線Ｓと略平行な線ＩＶ−ＩＶにおける断面構造の一例である。
【００４４】
アレイ基板ＡＲは透明絶縁基板上には半導体層ＰＳが配置されている。半導体層ＰＳの上層にはゲート絶縁膜Ｌ１を介してゲート線Ｇが配置されている。ゲート線Ｇの上層には層間絶縁膜Ｌ２を介して信号線Ｓが配置されている。信号線Ｓ上には有機絶縁膜Ｌ３が配置されている。
【００４５】
半導体層ＰＳが延びた端部上において、ゲート絶縁膜Ｌ１および層間絶縁膜Ｌ２にコンタクトホールＨＬ２が設けられている。コンタクトホールＨＬ２において、信号線Ｓと半導体層ＰＳとが電気的に接続している。  
対向基板ＣＴの構成は図３に示す場合と同様であるのでここでは説明を省略する。
【００４６】
図５は、図２に示す線Ｖ−Ｖにおける液晶表示パネルの断面構造の一例を示す図である。図５は、ゲート線Ｇと信号線Ｓとが交差する位置のゲート線Ｇと略平行な線Ｖ−Ｖにおける断面構造の一例である。
【００４７】
アレイ基板ＡＲの透明絶縁基板上には半導体層ＰＳが配置され、半導体層ＰＳの上層にはゲート絶縁膜Ｌ１を介してゲート線Ｇが配置されている。ゲート線Ｇの上層には層間絶縁膜Ｌ２を介して信号線Ｓが配置されている。信号線Ｓの上層には有機絶縁膜Ｌ３を介して画素電極ＰＥが配置されている。
【００４８】
信号線Ｓは線Ｖ−Ｖに沿って突出した凸部ＳＡを有している。凸部ＳＡに配置された画素電極ＰＥはその一部が除去されて凹部ＰＥＡが形成されている。凸部ＳＡは画素電極ＰＥの一部と重なるように配置されている。凸部ＳＡと凹部ＰＥＡとが重なる部分は転移駆動の際に転移核形成部となる。
【００４９】
画素電極ＰＥの上には図示しない配向膜が配置されている。配向膜の表面は所定の方向にラビング処理や光学配向処理等の配向処理が成されている。  
対向基板ＣＴの構成は図３に示す場合と同様であるのでここでは説明を省略する。
【００５０】
上記のように、画素電極ＰＥのうち信号線Ｓに平行な辺に、転移核形成部が作りこまれている。転移駆動のときに、この特異な形状の部分に所定の電圧を印加して図５の矢印で示した縦電圧あるいは横電圧を発生させることで、液晶のスプレイ状態からベンド状態への遷移を速やかに行うことができる。
【００５１】
ここで、転移核形成部を形成する適当な位置について説明する。  
第一条件として、転移核形成部は画素電極ＰＥの外周部にあることが望ましい。画素電極ＰＥの内部に形成すると、転移核形成部により表示に寄与する領域が減少して開口率低下による輝度低下などの不都合が生じるためである。
【００５２】
第二条件として、転移核形成部の位置はベンド配向への転移の伝播を考慮する必要がある。上記のように転移核形成部近傍を核にして発生したスプレイ配向からベンド配向への転移は、画素電極ＰＥ上で概ね同心円状に一定の速さで伝播し、最終的に表示画素ＰＸ全体がベンド状態になる（本実施形態では概ね１〜２秒以内）。従って、転移をできるだけ短時間で完了するためには、画素電極ＰＥ上で転移核形成部からの距離が最大になる箇所までの距離ができるだけ小さくなるように転移核形成部を配置することが望ましい。言い換えれば、転移核形成部を中心として１つの画素電極ＰＥを含むような最小半径の円を描いたときに、その円の半径がなるべく小さくなることが望ましい。
【００５３】
本実施形態の場合、画素電極ＰＥが信号線Ｓと略平行な長辺を有する略矩形状である。そのため、図２のように信号線Ｓに平行な画素電極ＰＥの辺の概ね中央付近に配置する場合、第一条件および第二条件に最もよく適合し、最適な位置であるといえる。
【００５４】
なお、上記のように転移核形成部を配置する場合、図２において転移核形成部と画素スイッチＳＷとが重なるが、図５からわかるように転移核形成部と重なるのは画素スイッチＳＷのゲート線Ｇとゲート線Ｇより下層の半導体層ＰＳとであり、転移核形成部は信号線Ｓと信号線Ｓより上層の画素電極ＰＥにより形成されるため、完全に分離され問題は無い。むしろ、表示に寄与しない転移核形成部と画素スイッチＳＷとを重ねることで開口率を増大することができるため、望ましい。
【００５５】
次に、本実施形態の液晶表示装置における転移駆動の詳細について説明する。
【００５６】
図６は、本実施形態の液晶表示装置の転移駆動波形の一例を示す図である。図６の転移駆動波形は、移行期間と転移負期間と転移正期間とにおける駆動波形の一例を示している。この中でスプレイ配向からベンド配向への転移に特に大きく寄与するのが転移負期間および転移正期間である。
【００５７】
Ｓｏｕｒｃｅは、制御回路ＣＴＲが第２ドライバ２０を制御して、全信号線Ｓに一括して印加する電圧波形であり、ＶＣＯＭは対向電極ＣＥに印加する電圧波形である。
【００５８】
また制御回路ＣＴＲは、ゲート全ＯＮ制御信号を第１ドライバ１０に送信し、ゲート全ＯＮ制御信号を切替え、Ｓｏｕｒｃｅ波形の上に示されるように、ゲート線Ｇに対して全ＯＮおよび通常走査等の駆動を行う。ここで全ＯＮとは全行のゲート線Ｇを選択状態にしてこれらに繋がる画素スイッチＳＷをすべて導通状態にすることを示す。また、通常走査とは全ゲート線Ｇのうち１本または数本のみを選択状態にし、その選択箇所を順次上から下へ、あるいは下から上へとシフトさせることを示す（一般には、上から下あるいは下から上へと１通り走査する工程が、複数回繰り返して行われる）。
【００５９】
なお、上記のように転移負期間と転移正期間の２つの工程を実施するのは、画素電極ＰＥと対向電極ＣＥとの間に生じる縦電圧の極性を交流化することで液晶層のチャージアップを防ぐためである。
【００６０】
また、移行期間は、転移負期間の直前、転移負期間と転移正期間との間、および転移正期間の直後に設定されている。移行期間では、ゲート線Ｇが全ＯＮされるようになっているが、移行期間においてゲート線Ｇを順次オンし、所定期間全ＯＮとした後、順次オフしてもよい。いずれの場合もＶＣＯＭ電位が変化するタイミングにてゲート線Ｇを全ＯＮとして画素電位を信号線電位に固定することで、対向電極ＣＥ−画素電極ＰＥ間の液晶容量を介したカップリングで画素電位が不用意に変動することを抑制し、画素スイッチＳＷにストレスがかかることを抑制することができる。
【００６１】
図７は、図６の転移負期間および転移正期間における、ゲート線Ｇ駆動波形および補助容量線Ｃｓ駆動波形（図６のＡ１又はＡ２に相当）の一例を示す図である。
【００６２】
本実施形態の液晶表示装置では、転移負期間および転移正期間においてゲート線Ｇの走査に合わせて補助容量線Ｃｓの電位も順次走査させている。すなわち、図７中の１フレームで示される単位期間に着目すると、ゲート線はＧ（１）、Ｇ（２）、…、Ｇ（Ｍ）と順番に走査され、補助容量線Ｃｓはその上下のゲート線Ｇの選択が終了した後に電位が変化している。例えば補助容量線Ｃｓ（２）に着目すると、その上のゲート線Ｇ（１）と下のゲート線Ｇ（２）の選択が終了した後に電位が変化している。
【００６３】
ここで、補助容量線Ｃｓの電位はＶＣｓＨ（Ｈｉｇｈ電位）とＶＣｓＬ（Ｌｏｗ電位）との２値いずれかをとるものとし、電位変化は１フレーム毎にＶＣｓＨからＶＣｓＬへの変化とＶＣｓＬからＶＣｓＨへの変化とが交互に繰り返されるものとする。
【００６４】
また、同一フレーム内では、１行ごとに補助容量線Ｃｓの電位変化が逆向きとなっている。例えば奇数番目の行の補助容量線ＣｓがＶＣｓＨからＶＣｓＬへの電位変化であれば、偶数番目の行の補助容量線ＣｓはＶＣｓＬからＶＣｓＨへの電位変化となっている。
【００６５】
図８は、転移負期間における画素電位の変化の一例を説明するための図である。図８では、図７のゲート線Ｇ（ｍ）（１≦ｍ≦Ｍ）とその上下の補助容量線Ｃｓ（ｍ）、Ｃｓ（ｍ＋１）との駆動波形に加えて、信号線電位と、ゲート線Ｇ（ｍ）にて選択される画素Ａおよび画素Ｂの電位変化の一例を示している。
【００６６】
まず１フレームの期間ａ〜ｂでゲート線Ｇ（ｍ）が選択され、画素スイッチＳＷが導通して画素Ａおよび画素Ｂの画素電極ＰＥの電位（画素電位）はＡＶＤＤ［Ｖ］となる。
【００６７】
そして、ゲート線Ｇ（ｍ）選択後の期間ｂ〜ｃもこの画素電極ＰＥの電位ＡＶＤＤ［Ｖ］が保持される。なお、厳密にはゲート線Ｇ（ｍ）の選択を終了するときに画素スイッチＳＷのゲート-ドレイン間容量によるカップリングの影響で画素電位が僅かにシフトするが、微小のためここでは無視することとする。
【００６８】
そして、タイミングｃにおいて補助容量線Ｃｓ（ｍ）の電位がＶＣｓＨからＶＣｓＬへと変化することで、補助容量線Ｃｓ（ｍ）との間にＣｓ容量を有する画素Ａの電位が容量結合により変化する。
【００６９】
このとき、画素Ａの電位変化量は、補助容量をＣｓ、液晶容量をＣｌｃとしそれ以外の寄生容量等は無視するものとすると、概略−Ｃｓ／（Ｃｓ＋Ｃｌｃ）×（ＶＣｓＨ−ＶＣｓＬ）（＝−ΔＶｃｃとおく）で与えられる。すなわち、画素Ａの画素電位はＡＶＤＤ−ΔＶｃｃとなる。
【００７０】
次に、タイミングｄにおいて補助容量線Ｃｓ（ｍ＋１）の電位がＶＣｓＬからＶＣＨＬへと変化することで、補助容量線Ｃｓ（ｍ＋１）との間に補助容量Ｃｓｔを有する画素Ｂの電位が容量結合により変化する。
【００７１】
このとき、画素Ｂの電位変化量は、補助容量をＣｓ、液晶容量をＣｌｃとしそれ以外の寄生容量等は無視するものとすると、概略Ｃｓ／（Ｃｓ＋Ｃｌｃ）×（ＶＣｓＨ−ＶＣｓＬ）（＝ΔＶｃｃ）で与えられる。すなわち画素Ｂの画素電位はＡＶＤＤ＋ΔＶｃｃとなる。
【００７２】
その後、タイミングｄから次フレームにおいてゲートＧ（ｍ）が選択されるタイミングｅまでは、画素Ａおよび画素Ｂには上記の画素電位が保持される。
【００７３】
次のフレームにおける期間ｅ〜ｉの動作は、容量結合による電位変化量の符号が逆になることを除けば、期間ａ〜ｅの動作と全く同じである。
【００７４】
図９は、転移正期間における画素電位の変化の一例を説明するための図である。図９では、図７のゲート線Ｇ（ｍ）（１≦ｍ≦Ｍ）とその上下の補助容量線Ｃｓ（ｍ）、Ｃｓ（ｍ＋１）との駆動波形に加えて、信号線電位と、ゲート線Ｇ（ｍ）にて選択される画素Ａおよび画素Ｂの電位変化の一例を示している。ゲート線Ｇ（ｍ）および補助容量線Ｃｓ（ｍ）、Ｃｓ（Ｍ＋１）の電位波形は図８と同じであるが、信号線電位が０Ｖである点が図８と異なっている。
【００７５】
まず１フレームの期間ａ〜ｂでゲート線Ｇ（ｍ）が選択され、画素スイッチＳＷが導通して画素Ａおよび画素Ｂの画素電極の電位（画素電位）は０［Ｖ］となる。そして、ゲート線Ｇ（ｍ）選択後の期間ｂ〜ｃもこの画素電位０［Ｖ］が保持される。
【００７６】
そして、タイミングｃにおいて補助容量線Ｃｓ（ｍ）の電位がＶＣｓＨからＶＣｓＬへと変化することで、補助容量線Ｃｓ（ｍ）との間にＣｓ容量を有する画素Ａの電位が容量結合により変化する。
【００７７】
このとき、画素Ａの電位変化量は、補助容量をＣｓ、液晶容量をＣｌｃとしそれ以外の寄生容量等は無視するものとすると、概略−Ｃｓ／（Ｃｓ＋Ｃｌｃ）×（ＶＣｓＨ−ＶＣｓＬ）（＝−ΔＶｃｃとおく）で与えられる。すなわち、画素Ａの画素電位は０−ΔＶｃｃとなる。
【００７８】
次に、タイミングｄにおいて補助容量線Ｃｓ（ｍ＋１）の電位がＶＣｓＬからＶＣＨＬへと変化することで、補助容量線Ｃｓ（ｍ＋１）との間に補助容量Ｃｓｔを有する画素Ｂの電位が容量結合により変化する。
【００７９】
このとき、画素Ｂの電位変化量は、補助容量をＣｓ、液晶容量をＣｌｃとしそれ以外の寄生容量等は無視するものとすると、概略Ｃｓ／（Ｃｓ＋Ｃｌｃ）×（ＶＣｓＨ−ＶＣｓＬ）（＝ΔＶｃｃ）で与えられる。すなわち画素Ｂの画素電位は０＋ΔＶｃｃとなる。
【００８０】
その後、タイミングｄから次フレームにおいてゲートＧ（ｍ）が選択されるタイミングｅまでは、画素Ａおよび画素Ｂには上記の画素電位が保持される。
【００８１】
次のフレームにおける期間ｅ〜ｉの動作は、容量結合による電位変化量の符号が逆になることを除けば、期間ａ〜ｅの動作と全く同じである。
【００８２】
図１０は、転移負期間および転移正期間における、信号線電位、画素に書き込まれる電位、補助容量重畳後の画素保持電位、対向電極電位、縦電圧の絶対値、および、横電圧の絶対値の一例を示す図である。
【００８３】
この駆動方法においては、保持期間において信号線Ｓと画素電位との間に±ΔＶｃｃの電位差が発生することが大きな特徴である。この電位差（±ΔＶｃｃ）は、図５に示す転移核形成部の横電圧に対応する。
【００８４】
このように、本実施形態によれば、転移駆動中において縦電圧に加えて横電圧を印加することで、スプレイ配向からベンド配向への転移が促進され、転移駆動を短時間でかつ低電圧で、効率的に行う液晶表示装置およびその駆動方法を提供することができる。
【００８５】
典型例としてＣｓ／Ｃｌｃ＝４、ＶＣｓＨ＝５［Ｖ］、ＶＣｓＬ＝０［Ｖ］とすると、横電圧の大きさはΔＶｃｃ＝４／（４＋１）×（５Ｖ−０Ｖ）＝４［Ｖ］となる。なお、一般に、ΔＶｃｃは０．５Ｖ〜１０Ｖ程度の範囲になることが望ましい。
【００８６】
ここで、本実施形態の液晶表示装置の駆動方法と、比較例の液晶表示装置の駆動方法とについて比較してみる。比較例の液晶表示装置では、転移負期間および転移正期間のそれぞれにおいて、全ての補助容量線Ｃｓに同じ電圧を印加する転移駆動を行うものであって、その他は本実施形態の液晶表示装置と同様である。
【００８７】
比較例の液晶表示装置では、制御回路ＣＴＲは、第１ドライバ１０を制御して、転移負期間において全ての補助容量線ＣｓにＶＣｓＬを印加し、転移正期間において全ての補助容量線ＣｓにＶＣｓＨを印加する。比較例の液晶表示装置はこの点以外は本実施形態の液晶表示装置と同様である。
【００８８】
転移負期間では、信号線電位を第２ドライバ２０の出力可能電圧範囲の最大値（ＡＶＤＤ［Ｖ］）に設定するとともに、対向電極に負の電圧（Ｖｃｏｍ（ｎ））を印加している。このときゲート線Ｇを通常走査すると、ゲート線Ｇが選択される行にて画素スイッチＳＷが導通して画素電極ＰＥに信号線電位（ＡＶＤＤ［Ｖ］）が書き込まれ、選択が終了した後もこの電位が概ね保持される。なお、このときに厳密にはゲート線Ｇの選択を終了するときに画素スイッチＳＷのゲート-ドレイン間容量によるカップリングの影響で画素電位が僅かにシフトするが、ここでは微小のため無視する。
【００８９】
従って、画素電極ＰＥと対向電極ＣＥとの間にはＡＶＤＤ［Ｖ］とＶｃｏｍ（ｎ）［Ｖ］との差に相当する電圧が印加され、この電圧が図５にて矢印で示した縦電圧となって、スプレイ配向からベンド配向への転移が行われる。
【００９０】
ここで、対向電極ＣＥに印加する負電圧の値が予め決まっているものとして、信号線電位を最大値にしておくことで縦電圧の絶対値を最大化することができ、転移核形成部でスプレイ配向からベンド配向への転移の核が形成されるまでの時間や、画素電極内でベンド転移領域が伝播する時間を短縮することができ、転移を短時間かつ低電圧で行うことができる。
【００９１】
転移正期間においては、信号線電位を第２ドライバ２０の出力可能電圧範囲の最小値（０［Ｖ］）に設定するとともに、対向電極に正の電圧（Ｖｃｏｍ（ｐ）［Ｖ］）を印加している。ゲートを通常走査すると、ゲートが選択される行にて画素スイッチＳＷが導通して画素電極ＰＥに信号線電位（０［Ｖ］）が書き込まれ、選択が終了した後もこの電位が概ね保持される。
【００９２】
従って、画素電極ＰＥと対向電極ＣＥとの間には０［Ｖ］とＶｃｏｍ（ｐ）［Ｖ］との差に相当する電圧が印加され、この電圧が図５にて矢印で示した縦電圧となって、スプレイ配向からベンド配向への転移が行われる。
【００９３】
ここで、対向電極ＣＥに印加する正電圧の値が予め決まっているものとして、信号線電位を最小値にしておくことで縦電圧の絶対値を最大化することができ、転移核形成部でスプレイ配向からベンド配向への転移の核が形成されるまでの時間や、画素電極内でベンド転移領域が伝播する時間を短縮することができ、転移を短時間かつ低電圧で行うことができる。
【００９４】
本実施形態の液晶表示装置の駆動方法においては、転移負期間および転移正期間における縦電圧の絶対値は、図１０にあるようにそれぞれ（ＡＶＤＤ±ΔＶｃｃ）−Ｖｃｏｍ（ｎ）およびＶｃｏｍ（ｐ）−（０±ΔＶｃｃ）で与えられるが、±ΔＶｃｃに関して平均化すると、それぞれＡＶＤＤ−Ｖｃｏｍ（ｎ）およびＶｃｏｍ（ｐ）であるとみなせる。横電圧の絶対値は、転移負期間および転移正期間ともにΔＶｃｃである。
【００９５】
一方、比較例の液晶表示装置の転移駆動においては、転移負期間内および転移正期間内における縦電圧の絶対値は、それぞれＡＶＤＤ−Ｖｃｏｍ（ｎ）およびＶｃｏｍ（ｐ）であるとみなせる。また、横電圧の絶対値は、保持期間における画素電位と信号線電位はほぼ等電位であるから、０［Ｖ］とみなせる。
【００９６】
以上より、第２ドライバ２０の出力電圧範囲と対向電極ＣＥの正側および負側の電位が一定である条件で、本実施形態と比較例との駆動方法を比較すると、縦電圧の絶対値は時間平均として両者で同一であるのに対し、横電圧の絶対値は本実施形態の駆動方法の方が大きくなる。
【００９７】
従って、本実施形態の駆動方法のほうが、スプレイ配向からベンド配向への転移がより迅速に、より確実に行われ、転移時間の短縮化あるいは転移電圧の低減をはかることが可能となる。
【００９８】
なお、本実施形態の液晶表示装置の説明において転移負期間と転移正期間とにおいてそれぞれ第２ドライバ２０の出力可能電圧範囲の最大値および最小値を印加するとして説明したが、必ずしも厳密に最大あるいは最小に限定されるわけではなく、最大値を含む所定の電圧範囲および最小値を含む所定の電圧範囲であればよい。
【００９９】
なお、図７の補助容量線Ｃｓの電圧の変化は１フレーム毎、および１行ごとにその符号が反転しているが、必ずしもそうである必要は無く、例えば２フレーム毎、２行ごとの符号反転でもかまわない。その場合であっても上述の実施形態と同様の効果を得ることができる。
【０１００】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］マトリクス状に配置された複数の画素電極と、
前記画素電極の行に沿って延びたゲート線と、
前記画素電極の列に沿って延びた信号線と、
前記画素電極の行に沿って延び、前記画素電極へ容量結合による電圧を重畳する補助容量線と、
前記ゲート線に印加される電圧により前記信号線と対応する前記画素電極との接続を切替える画素スイッチと、
液晶層を介して前記複数の画素電極と対向した対向電極と、
前記ゲート線、前記信号線、および前記補助容量線を駆動する駆動部と、
前記駆動部を制御する制御回路と、を備え、
前記制御回路は、通常表示期間前において、前記ゲート線を順次駆動して信号線から画素電極への書き込みを行うと共に、前記信号線から前記画素電極への書き込み後に前記補助容量線の電位を変化させ容量結合による電圧を前記画素電極へ重畳する液晶表示装置。
［２］液晶モードはＯＣＢである［１］記載の液晶表示装置。
［３］制御回路は、前記転移駆動において、前記ゲート線を順次駆動する期間の前後において、前記ゲート線の全てを選択駆動する移行期間を設け、前記移行期間において前記対向電極に印加する電圧を切替える［１］又は［２］記載の液晶表示装置。
［４］前記転移駆動において、前記ゲート線が順次駆動される期間は、前記対向電極に負の電圧を印加するとともにソース出力電圧範囲の最大の電圧を前記信号線に印加する転移負期間と、前記対向電極に正の電圧を印加するとともにソース出力電圧範囲の最小の電圧を前記信号線に印加する転移正期間とを含む［１］乃至［３］のいずれか１記載の液晶表示装置。
［５］前記画素電極は、その外周のうち前記信号線と略平行な辺の中央部に設けられた凹部を備え、
前記信号線は、前記凹部と重なる凸部を備える［１］乃至［４］のいずれか１記載の液晶表示装置。
［６］マトリクス状に配置された複数の画素電極と、
前記画素電極の行に沿って延びたゲート線と、
前記画素電極の列に沿って延びた信号線と、
前記画素電極の行に沿って延び、前記画素電極へ容量結合による電圧を重畳する補助容量線と、
前記ゲート線に印加される電圧により前記信号線と対応する前記画素電極との接続を切替える画素スイッチと、
液晶層を介して前記複数の画素電極と対向した対向電極と、
前記ゲート線、前記信号線、および前記補助容量線を駆動する駆動部と、
前記駆動部を制御する制御回路と、を備えた液晶表示装置の駆動方法であって、
通常表示期間前において、前記制御回路は、前記駆動部を制御して前記ゲート線の全てを選択駆動するとともに前記対向電極に印加する電圧を切り替え、
前記ゲート線を順次駆動して信号線から画素電極への書き込みを行うと共に、前記信号線から前記画素電極への書き込み後に前記補助容量線の電位を変化させ容量結合による電圧を前記画素電極へ重畳する液晶表示装置の駆動方法。
【符号の説明】
【０１０１】
ＰＸ…表示画素、ＤＹＰ…表示部、ＬＰＮ…液晶表示パネル、ＣＴＲ…制御回路、ＡＲ…アレイ基板、ＣＴ…対向基板、Ｓ…信号線、ＳＡ…凸部、ＰＥ…画素電極、ＰＥＡ…凹部、Ｇ…ゲート線、Ｃｓ…補助容量線、ＳＷ…画素スイッチ、ＣＥ…対向電極、ＬＱ…液晶層、Ｃｓｔ…補助容量、ＰＳ…半導体層。
【図１】
0005588958.tif 000002
【図２】
0005588958.tif 000003
【図３】
0005588958.tif 000004
【図４】
0005588958.tif 000005
【図５】
0005588958.tif 000006
【図６】
0005588958.tif 000007
【図７】
0005588958.tif 000008
【図８】
0005588958.tif 000009
【図９】
0005588958.tif 000010
【図１０】
0005588958.tif 000011