(57)【特許請求の範囲】
【請求項１】
半導体スイッチング素子を備え、当該半導体スイッチング素子のゲート電極をオン／オフ制御することによって、当該半導体スイッチング素子を介して負荷に供給される電力を制御する電源保護装置であって、
前記半導体スイッチング素子が実装された第１導電体層と前記半導体スイッチング素子の温度を検出するためのサーミスタ素子が実装された第２導電体層とをそれぞれ表面側及び裏面側に有する絶縁体層と、
前記第１導電体層、前記第２導電体層、及び前記絶縁体層を貫通する貫通孔と、
前記貫通孔内に形成され、前記第１導電体層と前記第２導電体層とを接続する熱伝達層と、を備え、
前記絶縁体層は、導電性材料により形成された内層を有し、当該内層は前記熱伝達層に接続されていることを特徴とする電源保護装置。
【請求項２】
前記第２導電体層は、切り欠き部を備え、前記サーミスタ素子は、当該切り欠き部内に配設されていることを特徴とする請求項１に記載の電源保護装置。
【請求項３】
前記第２導電体層及び前記内層は、前記半導体スイッチング素子の下方位置に形成されていることを特徴とする請求項１又は請求項２に記載の電源保護装置。
【請求項４】
前記負荷は、車両に搭載されている電装品であることを特徴とする請求項１乃至請求項
３のうち、いずれか１項に記載の電源保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両に搭載されている電装品を過電流や過熱から保護するための電源保護装置に関する。
【背景技術】
【０００２】
車両に搭載されているエンジン制御ユニット等の電装品に電力を供給する回路には、過電流や過熱から電装品を保護するために、ヒューズやリレーを用いた電源保護装置が配設されている。しかしながら、ヒューズやリレーを用いた電源保護装置では、過電流や過熱が生じた場合、溶断したヒューズの交換やリレーのリセット等の整備を行う必要がある。また、ヒューズやリレーを整備する必要性があることから、電源保護装置の設置場所が限定され、レイアウトの自由度が低くなる。
【０００３】
このような背景から、近年、ヒューズやリレーの代わりにＦＥＴ等の半導体スイッチング素子を用いた電源保護装置が提案されている。この電源保護装置は、半導体スイッチング素子の電流や接合温度に基づいて半導体スイッチング素子のゲート電極をオン／オフ制御することによって、半導体スイッチング素子に接続されている電装品を過電流や過熱から保護する。この電源保護装置によれば、半導体スイッチング素子を整備する必要がなく、レイアウトの自由度を高くすることができる。
【先行技術文献】
【非特許文献】
【０００４】
【特許文献１】特開２００３−６１３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体スイッチング素子のオン抵抗は、周囲温度に応じて１〜２倍程度変化する。このため、半導体スイッチング素子の動作を精度高く制御するためには、半導体スイッチング素子の温度を精度高く測定し、測定結果に基づいて温度補償を行う必要がある。
【０００６】
本発明は、上記課題に鑑みてなされたものであって、その目的は、半導体スイッチング素子の温度を精度高く測定可能な電源保護装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決し、目的を達成するために、本発明に係る電源保護装置は、半導体スイッチング素子が実装された第１導電体層と半導体スイッチング素子の温度を検出するためのサーミスタ素子が実装された第２導電体層とをそれぞれ表面側及び裏面側に有する絶縁体層と、第１導電体層、第２導電体層、及び絶縁体層を貫通する貫通孔と、貫通孔内に形成され、第１導電体層と第２導電体層とを接続する熱伝達層とを備える。
【発明の効果】
【０００８】
本発明に係る電源保護装置によれば、サーミスタ素子は半導体スイッチング素子の裏面側に配設され、熱伝達層を介して半導体スイッチング素子の熱をサーミスタ素子に伝達するので、半導体スイッチング素子の温度を精度高く測定することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の一実施形態である電源保護装置の構成を示す平面図である。
【図２】図２は、本発明の一実施形態である電源保護装置の構成を示す底面図である。
【図３】図３は、図１に示す電源保護装置のＡ−Ａ線断面図である。
【図４】図４は、図３に示す導電体層Ｌ３の構成を示す平面図である。
【図５】図５は、図３に示す導電体層Ｌ５の構成を示す底面図である。
【図６】図６は、比較例１の電源保護装置の構成を示す平面図である。
【図７】図７は、図６に示す電源保護装置の熱特性評価結果を示す図である。
【図８】図８は、比較例２の電源保護装置の構成を示す斜視図である。
【図９】図９は、図８に示す電源保護装置の熱特性評価結果を示す図である。
【図１０】図１０は、本発明の一実施形態である電源保護装置の（ａ）表面側及び（ｂ）裏面側の熱特性評価結果を示す図である。
【発明を実施するための形態】
【００１０】
以下、図１乃至図５を参照して、本発明の一実施形態である電源保護装置の構成について説明する。図１は、本発明の一実施形態である電源保護装置の構成を示す平面図である。図２は、本発明の一実施形態である電源保護装置の構成を示す底面図である。図３は、図１に示す電源保護装置のＡ−Ａ線断面図である。図４は、図３に示す導電体層Ｌ３の構成を示す平面図である。図５は、図３に示す導電体層Ｌ５の構成を示す底面図である。
【００１１】
本発明の一実施形態である電源保護装置１は、図１に示すように、半導体スイッチング素子２の電流や接合温度に基づいて半導体スイッチング素子２のゲート電極Ｇをオン／オフ制御することによって、半導体スイッチング素子２を介して図示しない負荷に供給される電力を制御するものである。なお、図示しない負荷としては、車両に搭載されているエンジン制御ユニット等の電装品を例示することができる。
【００１２】
電源保護装置１は、図３に示すように、両面配線基板Ｓ１の下面側と両面配線基板Ｓ２の上面側とを接着層Ｌ４によって接着した構造を有する。両面配線基板Ｓ１は、導電体層Ｌ１と導電体層Ｌ３とによって絶縁体層Ｌ２を挟持した構造を有する。両面配線基板Ｓ２は、導電体層Ｌ５と導電体層Ｌ７とによって絶縁体層Ｌ６を挟持した構造を有する。接着層Ｌ４は、ガラス布にエポキシ樹脂を含浸させたプリプレグやポリイミドフィルム等の絶縁性材料によって形成され、１０００［μｍ］程度の厚さを有する。
【００１３】
導電体層Ｌ１，Ｌ３，Ｌ５，Ｌ７は、銅等の導電性材料によって形成され、７０［μｍ］程度の厚さを有する。絶縁体層Ｌ２，Ｌ６は、樹脂材料等の絶縁性材料によって形成され、２００［μｍ］程度の厚さを有する。導電体層Ｌ１及び導電体層Ｌ７はそれぞれ、本発明に係る第１導電体層及び第２導電体層として機能する。絶縁体層Ｌ２，接着層Ｌ４，及び絶縁体層Ｌ６は、本発明に係る絶縁体層として機能する。導電体層Ｌ５は、本発明に係る内層として機能する。
【００１４】
導電体層Ｌ１は、図１に示すように、導電体層Ｌ１１，Ｌ１２，Ｌ１３にパターンニングされている。導電体層Ｌ１１には、半導体スイッチング素子２が実装され、半導体スイッチング素子２のドレイン端子Ｄが接続されている。導電体層Ｌ１２には、半導体スイッチング素子２からの電力が供給される図示しない負荷が接続され、半導体スイッチング素子２のソース端子Ｓが接続されている。導電体層Ｌ１３には、半導体スイッチング素子２のゲート端子Ｇが接続されている。半導体スイッチング素子２は、図示しない負荷や配線を過電流や過熱から保護する。
【００１５】
導電体層Ｌ７は、図２に示すように、切り欠き部Ｌ７ａを有し、切り欠き部Ｌ７ａ内にサーミスタ素子３が配設されている。すなわち、サーミスタ素子３は、導電体層Ｌ７に囲われた状態で電源保護装置１の下面に配設されている。サーミスタ素子３は、サーミスタ薄膜３ａと、サーミスタ薄膜３ａの上面側に配設された電極端子３ｂ，３ｃとを備える。電極端子３ｂ，３ｃによってサーミスタ薄膜３ａの抵抗値を測定することによって、サーミスタ素子３の配置位置における温度を測定することができる。なお、導電体層Ｌ７は、半導体スイッチング素子２の下面側にのみ形成するようにしてもよい。
【００１６】
導電体層Ｌ３，Ｌ５，Ｌ７は、図２，図４，及び図５に示すように、半導体スイッチング素子２の下方位置に形成されている。両面配線基板Ｓ１，Ｓ２には、図１乃至図５に示すように、φ０．６ｍｍ程度の大きさの貫通孔ＴＨが形成され、貫通孔ＴＨ内は下地導電体層４と導電体層５とによって充填されている。すなわち、導電体層Ｌ１，Ｌ５，Ｌ７は下地導電体層４と導電体層５とを介して熱伝達が可能なように接続されている。導電体層Ｌ３は、接地層として機能する。下地導電体層４は、Ｎｉ等の導電性材料によって形成され、３５［μｍ］程度の厚さを有する。導電体層５は、Ｃｕ等の導電性材料によって形成されている。下地導電体層４及び導電体層５は、本発明に係る熱伝達層として機能する。
【００１７】
このような構成を有する電源保護装置１では、半導体スイッチング素子２が発する熱は、導電体層Ｌ１と下地導電体層４及び導電体層５とを介して導電体層Ｌ７に伝達され、導電体層Ｌ７の切り欠き部Ｌ７ａ内に配設されたサーミスタ素子３によって測定される。すなわち、この電源保護装置１では、半導体スイッチング素子２の温度を測定するためのサーミスタ素子３が半導体スイッチング素子２の裏面側に配設され、半導体スイッチング素子２が発する熱は下地導電体層４及び導電体層５を介してサーミスタ素子３に伝達される。
【００１８】
従って、この電源保護装置１によれば、半導体スイッチング素子２の周囲に複数の半導体スイッチング素子が配設されている場合であっても、周囲の半導体スイッチング素子が発する熱の影響を受けることなく、半導体スイッチング素子２の温度を精度高く測定することができる。また、この電源保護装置１では、半導体スイッチング素子２の下方位置に形成された導電体層Ｌ５も下地導電体層４及び導電体層５に接続されているので、半導体スイッチング素子２の下面側から発せられる熱を導電体層Ｌ７に伝達し、半導体スイッチング素子２の温度をより精度高く測定できる。さらに、半導体スイッチング素子２の下方位置に形成された導電体層Ｌ７に切り欠き部Ｌ７ａを形成し、切り欠き部Ｌ７ａ内にサーミスタ素子を配置することで、半導体スイッチング素子２の温度をより精度高く測定できる。
【００１９】
最後に、図６乃至図１０を参照して、本発明の一実施形態である電源保護装置１の技術的効果を確認するために比較例の電源保護装置と実施例の電源保護装置とについて実施した、熱特性評価の結果について説明する。
【００２０】
〔比較例１〕
始めに、図６，図７を参照して、比較例１の電源保護装置について実施した熱特性評価の結果について説明する。
【００２１】
図６は、比較例１の電源保護装置の構成を示す平面図である。図７は、図６に示す電源保護装置の熱特性評価結果を示す図である。図６に示すように、比較例１の電源保護装置では、ＦＥＴの温度を測定するためのサーミスタＲＴ１〜ＲＴ３はＦＥＴの実装面に配置されている。しかしながら、ＦＥＴの実装面にサーミスタＲＴ１〜ＲＴ３を配置した場合には、図７に示すように、ＦＥＴの実温度（約４５．６９［℃］）とサーミスタＲＴ１〜ＲＴ３の測定温度（約３２〜３４［℃］）との間の差が約１０［℃］以上と大きく、ＦＥＴの温度を精度高く測定できないことがわかる。
【００２２】
〔比較例２〕
次に、図８，図９を参照して、比較例２の電源保護装置について実施した熱特性評価の結果について説明する。
【００２３】
図８は、比較例２の電源保護装置の構成を示す平面図である。図９は、図８に示す電源保護装置の熱特性評価結果を示す図である。図８に示すように、比較例２の電源保護装置では、半導体スイッチング素子２が実装されている導電体層Ｌ１１に形成された切り欠き部にサーミスタ素子の電極端子３ｂ，３ｃが配置されている。また、電極端子３ｂ，３ｃは、スルーホールＴＨを介して電源保護装置の最下層にある導電体層Ｌ７１に配置された図示しないサーミスタ素子に接続されている。但し、比較例２では、スルーホールＴＨの形状を四角形形状としている。また、導電体層Ｌ１１と導電体層Ｌ７１との間には、図１乃至図５に示した電源保護装置１と同様、導電体層Ｌ３１と導電体層Ｌ５１とが介在している。この比較例２の電源保護装置によれば、図９に示すように、半導体スイッチング素子２の実温度（約４１．２［℃］）とサーミスタ素子の測定温度（約３７．８［℃］）との間の差が約３．４［℃］程度と小さく、比較例１の電源保護装置と比較して、半導体スイッチング素子２の温度を精度高く測定できることがわかる。
【００２４】
〔実施例１〕
次に、図１０（ａ），（ｂ）を参照して、実施例１の電源保護装置について実施した熱特性評価の結果について説明する。
【００２５】
図１０（ａ），（ｂ）はそれぞれ、実施例１の電源保護装置の表面側及び裏面側の熱特性評価結果を示す図である。なお、実施例１の電源保護装置は、図１乃至図５に示した電源保護装置１と同じ構成を有する。図１０に示すように、実施例１の電源保護装置によれば、図１０に示すように、半導体スイッチング素子２の実温度（約６５．９［℃］）とサーミスタ素子の測定温度（約６３．１［℃］）との間の差が約２．８［℃］程度と小さく、比較例１，２の電源保護装置と比較して、半導体スイッチング素子２の温度を精度高く測定できることがわかる。以上のことから、本発明の一実施形態となる電源保護装置１によれば、半導体スイッチング素子２の温度を精度高く測定できることが確認された。
【００２６】
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、本実施形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。例えば、本実施形態では、導電体層Ｌ７の切り欠き部Ｌ７ａ内にサーミスタ素子３を配設したが、本発明は本実施形態に限定されることはなく、導電体層Ｌ７からサーミスタ素子３に効率よく熱が伝達される構造であればどのような形態であってもよい。具体的には、導電体層Ｌ７に矩形形状の枠を形成し、この枠内にサーミスタ素子３を配設してもよい。また、本実施形態では、電極端子３ｂ，３ｃと同一平面内にサーミスタ薄膜３ａを配設したが、電極端子３ｂ，３ｃとサーミスタ薄膜３ａとを異なる平面内に配設するようにしてもよい。このように、本実施形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれる。
【符号の説明】
【００２７】
１  電源保護装置
２  半導体スイッチング素子
３  サーミスタ素子
３ａ  サーミスタ薄膜
３ｂ，３ｃ  電極端子
４  下地導電体層
５，Ｌ１，Ｌ３，Ｌ５，Ｌ７，Ｌ１１，Ｌ１２，Ｌ１３  導電体層
Ｌ２，Ｌ６  絶縁体層
Ｌ４  接着層
Ｓ１，Ｓ２  両面配線基板
ＴＨ  貫通孔
【図１】
0005448861.tif 000002
【図２】
0005448861.tif 000003
【図３】
0005448861.tif 000004
【図４】
0005448861.tif 000005
【図５】
0005448861.tif 000006
【図８】
0005448861.tif 000007
【図６】
0005448861.tif 000008
【図７】
0005448861.tif 000009
【図９】
0005448861.tif 000010
【図１０】
0005448861.tif 000011