(57)【特許請求の範囲】
【請求項１】
トランジスタをスイッチング制御することにより、入力電圧を出力電圧に変換するスイッチングレギュレータであって、
前記出力電圧をフィードバックした電圧である帰還電圧と、前記スイッチング制御により生じる電流であり、ＡＣ成分およびＤＣ成分を含む電流を電圧変換した変換電圧とを加算した加算電圧を導出する加算手段と、
前記加算電圧と基準電圧とを比較した比較結果に応じて、前記スイッチング制御を行う制御手段と、
前記スイッチング制御により生じる電流のＤＣ成分に応じて、前記基準電圧を変更する変更手段と、
を備えることを特徴とするスイッチングレギュレータ。
【請求項２】
トランジスタをスイッチング制御することにより、入力電圧を出力電圧に変換するスイッチングレギュレータであって、
前記出力電圧をフィードバックした電圧である帰還電圧と、前記スイッチング制御により生じる電流であり、ＡＣ成分およびＤＣ成分を含む電流を電圧変換した変換電圧とを加算した加算電圧を導出する加算手段と、
前記加算電圧と基準電圧とを比較した比較結果に応じて、前記スイッチング制御を行う制御手段と、
前記変換電圧のＤＣ成分に応じて、前記基準電圧を変更する変更手段と、
を備えることを特徴とするスイッチングレギュレータ。
【請求項３】
トランジスタをスイッチング制御することにより、入力電圧を出力電圧に変換するスイッチングレギュレータであって、
前記出力電圧をフィードバックした電圧である帰還電圧と、前記スイッチング制御により生じる電流であり、ＡＣ成分およびＤＣ成分を含む電流を電圧変換した変換電圧とを加算した加算電圧を導出する加算手段と、
前記加算電圧と基準電圧とを比較した比較結果に応じて、前記スイッチング制御を行う制御手段と、
前記変換電圧のＤＣ成分に応じて、前記帰還電圧を変更する変更手段と、
を備えることを特徴とするスイッチングレギュレータ。
【請求項４】
請求項１ないし３のいずれかに記載のスイッチングレギュレータと、
前記スイッチングレギュレータの電圧を受けて動作する制御装置と、
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧を降圧する電源回路に関する。
【背景技術】
【０００２】
従来、出力電圧ＶｏｕｔをフィードバックしてＭＯＳトランジスタのＯＮ／ＯＦＦの切替えにより、出力電圧Ｖｏｕｔを目標電圧Ｖｔａｒとなるように制御するスイッチングレギュレータを備えた電源回路が一般的に用いられている。具体的には、次のようなスイッチングレギュレータが用いられている。スイッチングレギュレータに対して外部から入力されるマイコンのクロックの立ち上がり信号に応じて、スイッチングレギュレータ内に設けられたＭＯＳトランジスタがＯＮ状態となる。このＭＯＳトランジスタは、バッテリからの入力電圧Ｖｉｎに応じた入力電流Ｉｉｎを出力側に流す経路上に設けられ、ＯＮ状態となるとＭＯＳトランジスタに接続されているコイルにコイル電流ＩＬが流れる。そして、コイルに接続されているコンデンサにコイル電流ＩＬが流れ込むことでコンデンサに電荷が溜まり、出力電圧Ｖｏｕｔの電圧値が上昇する。そして、出力電圧Ｖｏｕｔの上昇に伴い出力側に接続された負荷の負荷抵抗Ｒｄの抵抗値に応じて、コイル電流ＩＬのＤＣ成分である出力電流Ｉｏｕｔが負荷に流れる。
【０００３】
また、スイッチングレギュレータには、出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒに対して差の小さい電圧となるように、フィードバックループを設けている。そして、フィードバックループの経路上には、出力電圧Ｖｏｕｔをフィードバックして抵抗分圧した帰還電圧Ｖｆｂを一方の入力端子の入力信号とする差動増幅器が設けられている。また、差動増幅器の他方の入力端子には、基準電圧Ｖｒｅｆａが入力され、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆａとの差の電圧値が差動増幅器で所定倍されて差動出力電圧Ｖｄとして出力端子から出力される。この差動出力電圧Ｖｄはコンパレータの反転入力端子に入力される。
【０００４】
また、スイッチングレギュレータには、入力電流Ｉｉｎを検出する電流センスアンプが設けられ、入力電流Ｉｉｎを電圧変換した入力変換電圧Ｖｉｎａがコンパレータの非反転入力端子に入力される。その結果、入力変換電圧Ｖｉｎａと差動出力電圧Ｖｄとがコンパレータで比較され、両方の電圧差が0Vの場合に、ＭＯＳトランジスタがＯＦＦ状態となる。このように出力電圧Ｖｏｕｔに基づいてＭＯＳトランジスタのスイッチング制御を繰り返し行うことで、出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒとなるよう制御するスイッチングレギュレータが用いられていた。
【０００５】
さらに、従来のスイッチングレギュレータでは、差動増幅器で所定倍された差動出力電圧Ｖｄのゲインを下げ、回路内の信号のゲインと位相との関係を調整するために、コンデンサ等を備えた位相補償回路を設ける場合がある。位相補償回路を設けることで、差動出力電圧Ｖｄと入力変換電圧Ｖｉｎａとがコンパレータに入力されて比較される場合に、コンパレータから出力される信号の発振を防止できる。
【０００６】
しかし、回路内に位相補償回路を設ける場合、位相補償回路内のコンデンサ等の素子の選定に多くの時間を要する場合がある。また、コンデンサの容量の大きさに応じて出力電圧Ｖｏｕｔの電圧値の変動に対するＭＯＳトランジスタのＯＮ／ＯＦＦ制御の応答が遅れる場合があった。このような課題を解決する手段として、回路内に差動増幅器と位相補償回路とを設けることなく、出力電圧Ｖｏｕｔを目標電圧Ｖｔａｒとなるように制御するＤＣ−ＤＣコンバータ制御回路が先行技術文献に開示されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１７４７７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、差動増幅器のように回路全体のゲインを増加させる要素（以下、「ゲイン増加要素」という。）を設けない場合、次のような課題がある。つまり、回路内にゲイン増加要素が設けられている場合にその回路全体のＤＣゲインを例えば1,000倍とすると、出力電流Ｉｏｕｔの増加により回路全体のＤＣゲインが低下する。例えば、出力電流Ｉｏｕｔの増加によりゲインが1/2低下し、1,000倍のゲインが500倍となる。これにより、回路内のコンパレータの非反転入力端子と反転入力端子との電圧差は、電圧差の式(電圧差＝１／Ａ、Ａ：ゲイン)より具体的には次のようになる。コンパレータの非反転入力端子に入力される電圧が1Vで、反転入力端子に入力される電圧が1Vの場合、両方の電圧差は0Vとなり差は生じないが、実際には各端子の特性の違い等から入力される電圧に差がない場合でも両方の端子に電圧差が生じる。例えば、電圧差の式よりＡ＝1,000のときの電圧差は1mVとなり、Ａ＝500のときの電圧差は2mVとなる。ここで、出力電流Ｉｏｕｔが増加した場合に回路全体のＤＣゲインが低下するのは次の理由による。出力電圧Ｖｏｕｔが略一定のとき、出力電流Ｉｏｕｔの増加によりオームの法則から負荷抵抗Ｒｄの抵抗値が低下する。そして、負荷抵抗Ｒｄの抵抗値が低下した場合、ゲインの関係式（Ａ＝Ｇｍ×Ｒ、Ｇｍ：コンダクタンス、Ｒ：抵抗）により、ＤＣゲインも低下する。
【０００９】
そして、このようにコンパレータの２つの入力端子が電圧差を有する場合に、コンパレータの非反転入力端子に入力される電圧と、反転入力端子に入力される基準電圧とを比較して、両方の電圧値の差が0Vになったときでも、ゲインの低下によるコンパレータの２つの入力端子の電圧差が出力電圧Ｖｏｕｔに対する目標電圧Ｖｔａｒの電圧差として現れる。ただし、上述のようにある程度回路全体のＤＣゲインが高い場合は、出力電流Ｉｏｕｔの増加によりＤＣゲインが低下しても、コンパレータの２つの入力端子の電圧差は比較的小さいものとなり、目標電圧Ｖｔａｒに対する出力電圧Ｖｏｕｔの電圧差も小さいものとなる。
【００１０】
そして、出力電流Ｉｏｕｔの増加により回路全体のＤＣゲインが低下することで、ＤＣゲインの低下前よりもコンパレータの２つの入力端子の電圧差が大きくなり、この電圧差が出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差として生じる。
【００１１】
ここで、回路内からゲイン増加要素を取り除いた場合は、回路全体のゲインは更に低下する。例えば、回路内からゲイン増加要素を取り除いた場合の回路全体のＤＣゲインは取り除く前の1,000倍から100倍に低下する。このような場合に、出力電流Ｉｏｕｔが増加して、ＤＣゲインが更に低下したとき（例えば、100倍から50倍に低下したとき）、ＤＣゲインがＡ＝100のときの電圧差が10mVとなり、Ａ＝50のときの電圧差は20mVとなる。
【００１２】
そして、回路内にゲイン増加要素が設けられている場合の出力電流Ｉｏｕｔの増加によるコンパレータの２つの入力端子の電圧差（2−1＝1mV）と、回路内にゲイン増加要素が設けられていない場合の電圧差（20−10＝10mV）とでは、回路内にゲイン増加要素が設けられていない場合の電圧差のほうが大きくなる。そのため、回路内にゲイン増加要素が設けられていない場合の出力電圧Ｖｏｕｔの目標電圧Ｖｔａｒに対する電圧差は、ゲイン増加要素が設けられている場合と比べて大きくなり、負荷に対する安定した電力供給が行えないことがあった。
【００１３】
本発明は、出力電圧の電圧値の安定性を確保することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明は、トランジスタをスイッチング制御することにより、入力電圧を出力電圧に変換するスイッチングレギュレータであって、前記出力電圧をフィードバックした電圧である帰還電圧と、前記スイッチング制御により生じる電流であり、ＡＣ成分およびＤＣ成分を含む電流を電圧変換した変換電圧とを加算した加算電圧を導出する加算手段と、前記加算電圧と基準電圧とを比較した比較結果に応じて、前記スイッチング制御を行う制御手段と、前記スイッチング制御により生じる電流のＤＣ成分に応じて、前記基準電圧を変更する変更手段と、を備える。
【００１５】
また、本発明は、トランジスタをスイッチング制御することにより、入力電圧を出力電圧に変換するスイッチングレギュレータであって、前記出力電圧をフィードバックした電圧である帰還電圧と、前記スイッチング制御により生じる電流であり、ＡＣ成分およびＤＣ成分を含む電流を電圧変換した変換電圧とを加算した加算電圧を導出する加算手段と、前記加算電圧と基準電圧とを比較した比較結果に応じて、前記スイッチング制御を行う制御手段と、前記変換電圧のＤＣ成分に応じて、前記基準電圧を変更する変更手段と、を備える。
【００１６】
また、本発明は、トランジスタをスイッチング制御することにより、入力電圧を出力電圧に変換するスイッチングレギュレータであって、前記出力電圧をフィードバックした電圧である帰還電圧と、前記スイッチング制御により生じる電流であり、ＡＣ成分およびＤＣ成分を含む電流を電圧変換した変換電圧とを加算した加算電圧を導出する加算手段と、前記加算電圧と基準電圧とを比較した比較結果に応じて、前記スイッチング制御を行う制御手段と、前記変換電圧のＤＣ成分に応じて、前記帰還電圧を変更する変更手段と、を備える。
【００１７】
また、本発明は、請求項１ないし３のいずれかに記載のスイッチングレギュレータと、前記スイッチングレギュレータの電圧を受けて動作する制御装置と、を備える。
【発明の効果】
【００１９】
本発明によれば、出力電流に対応する電流の値に応じて基準電圧を変更することで、回路全体のゲイン低下による出力電圧の変化を抑制し、目標電圧に対する出力電圧の差を小さくでき、負荷に対して安定した電力を供給できる。
【００２０】
また、本発明によれば、変更手段による前記基準電圧の変更は、変換電圧のＤＣ成分の増加に応じて基準電圧を増加させることで、変換電圧の周期的な電圧値の変動を除去した状態で、基準電圧を増加させられる。
【００２１】
また、本発明によれば、出力電流に対応する電流に応じて出力電流に対応する電流の一部を異なる経路に流すことで、回路全体のゲイン低下による出力電圧の変化を抑制し、目標電圧に対する出力電圧の差を小さくでき、負荷に対して安定した電力を供給できる。
【００２２】
また、本発明によれば、出力電流に対応する電流の一部は、電圧変換された変換電圧のＤＣ成分の増加分であることで、変換電圧のＤＣ成分の増加分に対応する電流を分流させられる。
【００２３】
また、本発明によれば、出力電流に対応する電流は、スイッチング制御により電流値が変化するコイルに流れる電流であることで、電流値の変化に応じた電圧の制御が行える。
回路全体のゲイン低下による出力電圧の変化を抑制し、目標電圧に対する出力電圧の差を小さくでき、負荷に対して安定した電力を供給できる。
【００２４】
さらに、本発明によれば、変換電圧のＤＣ成分に応じて前記出力電流に対応する電流の一部を異なる経路に流すことで、回路全体のＤＣゲインの変化による出力電圧の変化を抑制し、目標電圧に対する出力電圧の差を小さくできる。
【図面の簡単な説明】
【００２５】
【図１】図１は、第１の実施の形態のスイッチングレギュレータの回路構成を主に示す図である。
【図２】図２は、スイッチングレギュレータに関する各信号の時間ごとの推移を示したものである。
【図３】図３は、基準電圧に対する調整電源の電圧値の加算の有無による出力電圧の変化を示す図である。
【図４】図４は、第２の実施の形態のスイッチングレギュレータの回路構成を主に示す図である。
【図５】図５は、スイッチングレギュレータに関する各信号の時間ごとの推移を示したものである。
【発明を実施するための形態】
【００２６】
以下、図面を参照しつつ本発明の実施の形態について説明する。以下に示す実施の形態は例示であり、本願発明の技術的範囲をこれらに限定するものではない。
【００２７】
＜第１の実施の形態＞
＜１．スイッチングレギュレータの構成＞
最初にスイッチングレギュレータ１の回路構成について説明する。図１は、第１の実施の形態のスイッチングレギュレータ１の回路構成を主に示す図である。スイッチングレギュレータ１は、後述する制御部１０に含まれるＭＯＳトランジスタ１０１のスイッチング制御により、端子Ｔａを介してバッテリ２から入力される入力電圧Ｖｉｎ（例えば理想値：14V）を目標電圧Ｖｔａｒ(例えば、理想値：5V)となるように降圧して出力電圧Ｖｏｕｔを出力する。そして、出力電圧Ｖｏｕｔに基づく出力電流Ｉｏｕｔが端子Ｔｂを介して負荷３（例えば、ＥＣＵ（Electronic Control Unit）のマイクロコンピュータ）に流れる。なお、ＥＣＵは例えばエンジンの駆動を制御するエンジン制御ＥＣＵであり、当該ＥＣＵのマイクロコンピュータへ一定の電力を供給するためにスイッチングレギュレータ１が用いられる。
【００２８】
スイッチングレギュレータ１の端子Ｔａから端子Ｔｂの間には、スイッチング制御により入力電圧Ｖｉｎを降圧するＮチャンネルのＭＯＳトランジスタ１０１が設けられている。具体的には、ＭＯＳトランジスタ１０１のドレインが端子Ｔａに接続され、ソースが端子Ｔｂ側に接続されている。そして、ゲートは、ＭＯＳトランジスタ１０１のＯＮ／ＯＦＦの状態を制御するドライバ１０２と接続されている。ＭＯＳトランジスタ１０１のソースにはＭＯＳトランジスタ１０１のスイッチング制御に応じて流れる電流（コイル電流ＩＬ）の電流量（電流値）が変化するコイル２１が接続されており、このコイル２１にはコイル電流ＩＬの電流量を検出する抵抗２２が直列接続されている。そして、抵抗２２には端子Ｔｂを介して負荷３が接続され、負荷３の他端はグランドに接続されている。
【００２９】
また、コイル２１と抵抗２２との接続点は、電流センスアンプ２４の非反転入力端子に接続されている。電流センスアンプ２４は、コイル電流ＩＬを電圧変換して出力する。抵抗２２と端子Ｔｂとの接続点は端子Ｔａ側および端子Ｔｂ側の２つがあり、端子Ｔｂ側の接続点にはコンデンサ２３が接続されている。コンデンサ２３は、コイル電流ＩＬのＡＣ成分を取り除いたＤＣ成分である出力電流Ｉｏｕｔに対応する電荷を溜める。そして、コンデンサ２３の他端は、ショットキーダイオード１１１のアノードに接続されている。ショットキーダイオード１１１は、ＭＯＳトランジスタ１０１がＯＦＦ状態の場合に、コイル電流ＩＬをアノードからカソードに流す。また、ショットキーダイオード１１１のアノードはグランドとも接続されている。
【００３０】
次に、抵抗２２と端子Ｔｂとの端子Ｔａ側の接続点は、電流センスアンプ２４の反転入力端子に接続されている。また、この接続点は、出力電圧Ｖｏｕｔをフィードバックして分圧する抵抗の一つである抵抗２５に接続されている。この抵抗２５の他端は出力電圧Ｖｏｕｔを分圧する他の抵抗である抵抗２６の一端に接続され、抵抗２６の他端はグランドに接続されている。抵抗２５と抵抗２６との接続点は加算回路３０に接続されている。また、抵抗２５と抵抗２６との接続点の電圧は、帰還電圧Ｖｆｂとして加算回路３０に入力される。
【００３１】
加算回路３０は、電流センスアンプ２４の出力端子と後述するＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）４０との接続点に接続され、加算電圧Ｖａｄと基準電圧Ｖｒｅｆとの比較結果の信号を出力するコンパレータ１０３の非反転入力端子に接続され、電流センスアンプ２４の出力である変換電圧ＶＬと出力電圧Ｖｏｕｔを分圧する抵抗２５、および、抵抗２６から出力される帰還電圧Ｖｆｂとを加算した加算電圧Ｖａｄをコンパレータ１０３の非反転入力端子に出力する。
【００３２】
次に、スイッチングレギュレータ１の制御部１０の回路構成について説明する。この制御部１０は、ＭＯＳトランジスタ１０１のスイッチング制御に関連する素子を含むものである。制御部１０の発振回路１０４は端子Ｔｃに接続され、スイッチングレギュレータ１の外部に設けられたマイコンのクロック信号が入力される。そして、発振回路１０４の他端は、入力される信号に応じて出力信号の状態を切替えるフリップフロップ１０５のセット端子（Ｓ）に接続されている。
【００３３】
コンパレータ１０３の非反転入力端子は、加算回路３０に接続されている。コンパレータ１０３の反転入力端子は、調整電源１０６に接続されている。この調整電源１０６は、基準電圧Ｖｒｅｆの電圧値を変更するものであり、変換電圧ＶＬのＤＣ成分の電圧値に応じて基準電圧Ｖｒｅｆの値が変更される。また、調整電源１０６の他端は基準電圧Ｖｒｅｆの一定の電圧を確保する基準電源１０７が接続されており、基準電源１０７の他端はグランドに接続されている。コンパレータ１０３の出力端子は、フリップフロップ１０５のリセット端子（Ｒ）に接続されている。そして、フリップフロップ１０５の出力端子（Ｑ）は、ドライバ１０２に接続されている。
【００３４】
また、所定の電圧（例えば5Ｖ）を出力する定電圧源１０８は、ダイオード１０９のアノードと接続され、ダイオード１０９のカソードは主に定電圧源１０８から流れる電流の電荷を溜めるコンデンサ１１０と接続されている。またコンデンサ１１０の他端は、コイル２１とショットキーダイオード１１１のアノードとの接続点で接続されている。さらに、ダイオード１０９とコンデンサ１１０との接続点は、ドライバ１０２と接続されている。
【００３５】
＜２．スイッチングレギュレータの動作＞
次に、スイッチングレギュレータ１の動作について説明する。この動作の説明は主に図２を用いて説明する。図２は、スイッチングレギュレータ１に関する各信号の時間ごとの推移を示したものである。図２の各グラフを説明する。なお、以下の各グラフの横軸は、時間（ｍｓｅｃ）を示す。
【００３６】
＜２−１．クロック信号推移グラフ＞
クロック信号推移グラフは、スイッチングレギュレータ１の外部に設けられたマイコンから入力されるクロックの信号波形を「クロック信号ＣＬ」として示したものである。クロック信号ＣＬは、所定周期で立ち上がりと立ち下がりの信号を繰り返し出力する。
【００３７】
具体的には、クロック信号ＣＬは、端子Ｔｃを介して発振回路１０４に入力され、発振回路１０４からフリップフロップ１０５のセット端子（Ｓ）に出力される。クロック信号ＣＬが入力されたフリップフロップ１０５は、例えば、時刻ｔ１のクロック信号ＣＬの立ち上り信号に応じて、出力端子（Ｑ）からＨｉｇｈ信号（以下、「Ｈ信号」という。）をドライバ１０２に出力する。Ｈ信号が入力されたドライバ１０２は、ＭＯＳトランジスタ１０１のゲートに印加される電圧をソースの電圧よりも高い電圧として、時刻ｔ１と略同時刻にＭＯＳトランジスタ１０１をＯＮ状態とする。
【００３８】
つまり、定電圧源１０８からダイオード１０９を介して流れた電流の電荷と、入力電圧Ｖｉｎに応じて流れる入力電流Ｉｉｎの電荷とがコンデンサ１１０に溜まることで、ＭＯＳトランジスタ１０１のゲートは、コンデンサ１１０と同電位となる。その結果、ゲートの電圧はソースの電圧（入力電圧Ｖｉｎ）と所定の電圧差が生じ、ＭＯＳトランジスタ１０１がＯＮ状態となる。なお、ＭＯＳトランジスタがＯＦＦ状態となる場合は、ドライバ１０２の動作によりゲートの電圧とソースの電圧とが同電位となる。
【００３９】
＜２−２．ＭＯＳトランジスタ制御グラフ＞
ＭＯＳトランジスタ制御グラフは、ＭＯＳトランジスタ１０１の制御状態を「制御信号ＴＬ１」として示したものである。言い換えるとＭＯＳトランジスタ１０１のＯＮ状態の時間とＯＦＦ状態の時間を示したものである。ここで、例えば、ＭＯＳトランジスタ１０１のＯＮ状態とＯＦＦ状態とが同じ時間の場合、制御信号ＴＬ１におけるＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙの比率は50％ずつとなり等しくなる。しかし、ＯＮ状態とＯＦＦ状態との時間が異なる場合は各Ｄｕｔｙの比率は異なる。例えば、負荷３の抵抗値が低下した場合、出力電流Ｉｏｕｔに対応する電流であるコイル電流ＩＬの電流値が増加することに伴い、ＯＮ時間はＯＦＦ時間と比べて長くなる。つまり、ＯＮ−Ｄｕｔｙの比率がＯＦＦ−Ｄｕｔｙに比べて大きくなる。
【００４０】
具体的には、制御信号ＴＬ１のＯＮ／ＯＦＦの時間で考えると、時刻ｔ１〜ｔ５までは、負荷３の抵抗値が一定であることから、ＭＯＳトランジスタ１０１のＯＮ-ＤｕｔｙとＯＦＦ−Ｄｕｔｙとの比率が等しくなる。そして、時刻ｔ５からｔ７の間に負荷３の抵抗値が低下したことによりコイル電流ＩＬの電流値が増加することに伴い、ＭＯＳトランジスタ１０１のＯＮ時間がＯＦＦ時間よりも長くなる。つまり、ＯＮ−Ｄｕｔｙの比率がＯＦＦ−Ｄｕｔｙの比率よりも大きくなる。なお、時刻ｔ７以降は、例えば、負荷３の抵抗値が一定の抵抗値となり、ＭＯＳトランジスタ１０１のＯＮ時間とＯＦＦ時間が同じ時間となり、ＯＮ-ＤｕｔｙとＯＦＦ−Ｄｕｔｙとの比率が等しくなる。
【００４１】
＜２−３．コイル電流推移グラフ＞
コイル電流推移グラフは、コイル２１に流れるコイル電流ＩＬの電流値の推移を「電流グラフ線Ｌ１」として示したものである。このグラフの縦軸は電流値［Ａ]を示す。コイル電流ＩＬは、ＭＯＳトランジスタ１０１のスイッチング制御によりコイル２１に流れる電流であり、ＭＯＳトランジスタ１０１がＯＮ状態の場合、コイル電流ＩＬは、バッテリから端子Ｔａを介してコイル２１に流れる。また、ＭＯＳトランジスタ１０１がＯＦＦ状態の場合、コイル電流ＩＬは、ショットキーダイオード１１１のアノードからカソードを介してコイル２１に流れる。なお、コイル電流ＩＬは抵抗２２で検出され、電流センスアンプ２４で電圧変換され、変換電圧ＶＬとして電流センスアンプ２４から出力される。
【００４２】
つまり、コイル電流ＩＬが抵抗２２に流れることで、抵抗２２の一端の電圧が電流センスアンプ２４の非反転入力端子に入力され、抵抗２２の他端の電圧が電流センスアンプ２４の反転入力端子に入力される。そして、電流センスアンプ２４の２つの入力端子の電圧差が変換電圧ＶＬとして、電流センスアンプ２４の出力端子から出力される。出力端子から出力される変換電圧ＶＬは、加算回路３０で帰還電圧Ｖｆｂと加算される。
【００４３】
図２のコイル電流推移グラフでは、電流グラフ線Ｌ１に示すように、コイル電流ＩＬが時刻ｔ１で電流値Ｉ１となる。そして、時刻ｔ１でＭＯＳトランジスタ１０１がＯＮ状態となることで電流値が増加し、ＭＯＳトランジスタ１０１がＯＦＦ状態となる時刻ｔ２までの間にコイル電流ＩＬは、電流値Ｉ１から電流値Ｉ３まで増加する。そして、時刻ｔ２にＭＯＳトランジスタ１０１がＯＦＦ状態となった後に、コイル電流ＩＬの電流値が減少し、次にＭＯＳトランジスタ１０１がＯＮ状態となるまで時刻ｔ３までの間にコイル電流ＩＬは電流値Ｉ３から電流値Ｉ１まで低下する。
【００４４】
そして、時刻ｔ１〜ｔ５の間は、負荷３の抵抗値が一定であることから、ＭＯＳトランジスタ１０１のＯＮ時間とＯＦＦ時間とが同じ時間となり、コイル電流ＩＬの電流値が電流値Ｉ１〜Ｉ３の間で推移する。また、時刻ｔ５からｔ６の間は、負荷３の抵抗値の低下により、負荷３に流れる電流を増加させるために、ＭＯＳトランジスタ１０１がＯＮ状態となる。なお、時刻ｔ５からｔ６のＯＮ状態の時間は、時刻ｔ１からｔ２や時刻ｔ３からｔ４のＯＮ状態の時間よりも長くなる。これにより、コイル電流ＩＬの電流値が電流値Ｉ１（時刻ｔ５）から電流値Ｉ３よりも大きい電流値Ｉ４（時刻ｔ６）まで増加する。さらに、時刻ｔ６からｔ７の間は、ＭＯＳトランジスタがＯＦＦ状態となり、コイル電流ＩＬの電流値が電流値Ｉ４（時刻ｔ６）から電流値Ｉ１よりも大きく電流値Ｉ３よりも小さい電流値Ｉ２（時刻ｔ７）となる。
【００４５】
その後、時刻ｔ７以降において時刻ｔ７〜ｔ８の間は、ＭＯＳトランジスタ１０１がＯＮ状態となり、コイル電流ＩＬが電流値Ｉ２から電流値Ｉ４まで増加する。そして、時刻ｔ８〜ｔ９の間は、ＭＯＳトランジスタ１０１がＯＦＦ状態となり、コイル電流ＩＬが電流値Ｉ４から電流値Ｉ２まで減少し、それ以降は同様の変化が繰り返し行われる。なお、時刻ｔ７以降、コイル電流ＩＬは時刻ｔ５の時点で低下した後、低下後の負荷３の抵抗値を基準に一定の変化を継続して繰り返す。言い換えると、負荷３の抵抗値の低下に伴い、コイル電流推移グラフにおいて斜線で示した領域ＡＲ１に対応するコイル電流ＩＬのＤＣ成分が増加する。
【００４６】
＜２−４．加算電圧推移グラフ＞
加算電圧推移グラフは、帰還電圧Ｖｆｂと、コイル電流ＩＬが電圧変換された変換電圧ＶＬとが加算された加算電圧Ｖａｄの電圧値の推移を「加算グラフ線Ａｄ１」として示したものである。また、加算電圧Ｖａｄに含まれる帰還電圧Ｖｆｂの推移を「帰還グラフ線Ｆｂ１」として示したものである。さらに、加算電圧Ｖａｄに対する基準電圧Ｖｒｅｆの電圧値の推移を「基準グラフ線Ｒｅ１」として示したものである。このグラフの縦軸は電圧値[Ｖ]を示す。
【００４７】
帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔをフィードバックループによりフィードバックして、抵抗２５および抵抗２６で分圧した電圧であり、加算回路３０においてコイル電流ＩＬを電圧変換した変換電圧ＶＬに加算される。
【００４８】
図２では、加算電圧推移グラフの帰還グラフ線Ｆｂ１、加算グラフ線Ａｄ１、および、基準グラフ線Ｒｅ１に示すように、時刻ｔ１では帰還電圧Ｖｆｂが電圧値Ｖ０、加算電圧Ｖａｄが電圧値Ｖ１、基準電圧Ｖｒｅｆが電圧値Ｖ３となっている。そして時刻ｔ１でＭＯＳトランジスタ１０１がＯＮ状態となり、時刻ｔ２までの間に加算電圧Ｖａｄの電圧値が増加する。そして、時刻ｔ２で基準電圧Ｖｒｅｆと同じ電圧値Ｖ３となる。これは、コイル電流ＩＬ電流値の変化に伴うものである。このように加算電圧Ｖａｄと基準電圧Ｖｒｅｆとが同じ電圧となった場合に、ＭＯＳトランジスタ１０１がＯＦＦ状態となる。
【００４９】
具体的には、図１のスイッチングレギュレータ１において、加算電圧Ｖａｄは、コンパレータ１０３の非反転入力端子に入力され、反転入力端子に入力される基準電圧Ｖｒｅｆと比較される。なお、基準電圧Ｖｒｅｆは、基準電源１０７の電圧値と調整電源１０６の電圧値との合計の電圧値である。コンパレータ１０３において加算電圧Ｖａｄと基準電圧Ｖｒｅｆとが比較された結果、両方の電圧差がない（０Ｖの）場合、コンパレータ１０３の出力端子からフリップフロップ１０５のリセット端子（Ｒ）にＨ信号が出力される。そして、フリップフロップ１０５は、出力端子（Ｑ）からＬｏｗ信号（以下、「Ｌ信号」という。）をドライバ１０２に出力する。これにより、ＭＯＳトランジスタ１０１の制御がＯＮ状態からＯＦＦ状態に切替えられる。
【００５０】
なお、加算電圧Ｖａｄと基準電圧Ｖｒｅｆとの電圧差がある場合（０Ｖではない場合）は、コンパレータ１０３の出力端子からフリップフロップ１０５のリセット端子（Ｒ）にＬ信号が出力され、フリップフロップ１０５のセット端子（Ｓ）のクロック信号の立ち上がり信号が入力されている場合に、フリップフロップ１０５の出力端子（Ｑ）から、Ｈ信号がドライバ１０２に出力される。
【００５１】
そして、ＭＯＳトランジスタ１０１がＯＦＦ状態となった後、加算電圧Ｖａｄの電圧値は減少し、次にＭＯＳトランジスタ１０１がＯＮ状態となる時刻ｔ３までの間に加算電圧Ｖａｄは電圧値Ｖ３から電圧値Ｖ１まで低下する。
【００５２】
そして、時刻ｔ１〜ｔ５の間は、負荷３の抵抗値が一定であることから、コイル電流ＩＬの電流値は一定の変化を繰り返し、加算電圧Ｖａｄは電圧値Ｖ１〜Ｖ３の間で推移する。なお、帰還電圧Ｖｆｂは、時刻ｔ１〜ｔ５の間は、大きな変化はなく略一定の電圧値Ｖ０の状態が継続する。そして、時刻ｔ５〜ｔ６の間は、ＭＯＳトランジスタ１０１がＯＮ状態となり、加算電圧Ｖａｄの電圧値が電圧値Ｖ１（時刻ｔ５）から電圧値Ｖ３よりも大きい電圧値Ｖ４（時刻ｔ６）まで増加する。
【００５３】
ここで、加算電圧Ｖａｄが電圧値Ｖ４まで増加するのは、基準電圧Ｖｒｅｆが電圧値Ｖ３からＶ４まで増加したためである。具体的には、基準電源１０７の電圧値に調整電源１０６の電圧値を加えているためである。この調整電源１０６の電圧値は、図１に示すように電流センスアンプ２４の出力端子から出力される変換電圧ＶＬをＬＰＦ４０を介して出力した電圧値である。
【００５４】
具体的には、図２のコイル電流推移グラフの領域ＡＲ１に示したコイル電流ＩＬのＤＣ成分の増加分が、加算電圧推移グラフの領域ＡＲ２に示す調整電源１０６の電圧値として基準電圧Ｖｒｅｆに加えられることで、基準電圧Ｖｒｅｆが電圧値Ｖ３から電圧値Ｖ４に増加する。なお、領域ＡＲ１に示すコイル電流ＩＬのＤＣ成分の増加分は、電流センスアンプ２４で電圧変換されて変換電圧ＶＬのＤＣ成分となるため、このＤＣ成分が領域ＡＲ３に示すように加算電圧ＶａｄのＤＣ成分の増加分（電圧値Ｖ１から電圧値Ｖ２への増加分）となる。また、加算電圧Ｖａｄの増加に伴い、帰還電圧Ｖｆｂの電圧も、帰還グラフ線Ｆｂ１に示すように時刻ｔ５から時刻ｔ６の間に電圧値Ｖ０から電圧値Ｖａへと増加する。
【００５５】
そして、時刻ｔ６からｔ７の間は、ＭＯＳトランジスタがＯＦＦ状態となり、加算電圧Ｖａｄが電圧値Ｖ４（時刻ｔ６）から電圧値Ｖ１よりも大きく電圧値Ｖ３よりも小さい電圧値Ｖ２（時刻ｔ７）となる。その後、時刻ｔ７以降において時刻ｔ７〜ｔ８の間は、ＭＯＳトランジスタ１０１がＯＮ状態となり、加算電圧Ｖａｄが電圧値Ｖ２から電圧値Ｖ４まで増加する。そして、ＭＯＳトランジスタ１０１がＯＦＦ状態となり、加算電圧Ｖａｄが電圧値Ｖ４から電圧値Ｖ２まで減少し、それ以降は同様の変化が繰り返し行われる。このようにコイル電流ＩＬの電流値の変化に伴い、加算電圧Ｖａｄの電圧値が変化する。言い換えると、コイル電流ＩＬのＤＣ成分の増加（領域ＡＲ１）により、基準電圧Ｖｒｅｆの電圧値が増加（領域ＡＲ２）し、変換電圧ＶＬのＤＣ成分に対応する加算電圧ＶａｄのＤＣ成分の電圧値が増加（領域ＡＲ３）する。
【００５６】
＜２−５．出力電圧推移グラフ＞
出力電圧推移グラフは、出力電圧Ｖｏｕｔの電圧値の推移を「出力グラフ線Ｏｕ１」として示したものである。このグラフの縦軸は電圧値[Ｖ]を示す。これまで説明したＭＯＳトランジスタ１０１のスイッチング制御により出力グラフ線Ｏｕ１に示すように、出力電圧Ｖｏｕｔは、目標電圧Ｖｔａｒに対して、時刻ｔ１〜ｔ１０までの間、ほとんど電圧差が生じないように推移する。
【００５７】
つまり、これまで述べたように出力電流Ｉｏｕｔに対応する電流であるコイル電流の値に応じて基準電圧Ｖｒｅｆを変更することで、回路全体のゲインの低下による出力電圧Ｖｏｕｔの変化を抑制し、目標電圧Ｖｔａｒに対する出力電圧Ｖｏｕｔの差を小さくできる。より詳細には、変換電圧ＶＬのＤＣ成分の増加に応じて基準電圧Ｖｒｅｆを増加させることで、変換電圧ＶＬの周期的な電圧値の変動を除去した状態で、基準電圧Ｖｒｅｆの電圧値を増加させられる。
【００５８】
＜２−６．基準電圧調整の有無による出力電圧の変化＞
ここで、図３を用いて、調整電源１０６の電圧値により基準電圧Ｖｒｅｆの電圧値を変更した場合の効果について説明する。つまり、調整電源１０６の電圧値を加えることなく一定の電圧値の基準電圧Ｖｒｅｆとした場合の出力電圧Ｖｏｕｔの変化と、調整電源１０６の電圧値を加えて基準電圧Ｖｒｅｆを増加させた場合の出力電圧Ｖｏｕｔの変化とを図３により説明する。図３は、基準電圧Ｖｒｅｆに対する調整電源１０６の電圧値の加算の有無による出力電圧Ｖｏｕｔの変化を示す図である。図３のグラフは、横軸が電流値［Ａ］、縦軸が電圧値［Ｖ］を示す。図３の上段のグラフは、基準電圧Ｖｒｅｆ（電圧値Ｖ１０）に対して調整電源１０６の電圧値が加えられない場合の出力電圧Ｖｏｕｔの推移を主に示している。このグラフの出力グラフ線Ｏｕａは出力電圧Ｖｏｕｔの推移であり、基準グラフ線Ｒｅａは、基準電圧Ｖｒｅｆの推移である。
【００５９】
そして、差動増幅器などのゲイン増加要素が設けられていない本実施の形態のスイッチングレギュレータ１において、図２で説明した時刻ｔ５からｔ６の間のコイル電流ＩＬに対応する出力電流Ｉｏｕｔが電流値Ｉａ〜Ｉｃへと増加することで、スイッチングレギュレータ１の回路全体のＤＣゲインは更に低下する。その結果、目標電圧Ｖｔａｒ（電圧値Ｖ１４）に対する出力電圧Ｖｏｕｔの電圧値は、目標電圧Ｖｔａｒよりも低い電圧値となる。つまり、出力電流Ｉｏｕｔが電流値Ｉａ〜Ｉｃへと増加することに伴い、出力電圧Ｖｏｕｔは電圧値Ｖ１３〜Ｖ１１へと低下する。そのため、負荷３に対して安定した電力の供給が困難となる。
【００６０】
これに対して、図３の下段のグラフは、基準電圧Ｖｒｅｆに対する調整電源１０６の電圧値が加えられた場合を示している。つまり、上段のグラフと異なる点は、上段のグラフでは一定であった基準電圧Ｖｒｅｆの電圧値Ｖ１０が、下段のグラフでは出力電流Ｉｏｕｔの増加に伴い増加することである。
【００６１】
具体的には、出力電流Ｉｏｕｔが電流値０Ａよりも大きい電流値Ｉａに変化すると、基準電源１０７の電圧値に調整電源１０６の電圧値（変換電圧ＶＬのＤ
Ｃ成分の増加分）が加えられて、基準電圧Ｖｒｅｆは電圧値Ｖ１０から電圧値Ｖ１０よりも大きい電圧値Ｖ２０に変更される。また、出力電流Ｉｏｕｔが電流値Ｉａよりも大きい電流値Ｉｂに変化すると、基準電源１０７の電圧値に調整電源１０６の電圧値（変換電圧ＶＬのＤＣ成分の増加分）が加えられて、基準電圧Ｖｒｅｆは電圧値Ｖ２０から電圧値Ｖ２０よりも大きい電圧値Ｖ２１に変更される。さらに、出力電流Ｉｏｕｔが電流値Ｉｂよりも大きい電流値Ｉｃに変化すると、基準電源１０７の電圧値に調整電源１０６の電圧値（変換電圧ＶＬのＤＣ成分の増加分）を加えられて、基準電圧Ｖｒｅｆを電圧値Ｖ２１から電圧値Ｖ２１よりも大きい電圧値Ｖ２２に変更される。
【００６２】
つまり、出力電流Ｉｏｕｔの電流値の増加に伴い基準電圧Ｖｒｅｆの電圧値を増加させることで、出力電流Ｉｏｕｔの電流値の増加前と比べて、ＭＯＳトランジスタ１０１のＯＮ時間（ＯＮ−Ｄｕｔｙ）を長くする。その結果、図３の下段のグラフに示すように出力電圧Ｖｏｕｔの推移を示すグラフ線Ｏｕｂは目標電圧Ｖｔａｒに対応する電圧値Ｖ１４と略同じ電圧値を示すこととなる。このように、本実施の形態のスイッチングレギュレータ１では、回路全体のゲインの変化による出力電圧Ｖｏｕｔの変化を抑制し、目標電圧に対する出力電圧の差を小さくでき、出力電圧Ｖｏｕｔの電圧値の安定性を確保できる。
【００６３】
＜第２の実施の形態＞
次に、第２の実施の形態について説明する。第２の実施の形態のスイッチングレギュレータ１ａは、第１の実施の形態のスイッチングレギュレータ１の一部の構成を変更したものである。具体的には、第１の実施の形態では、負荷３の抵抗値の変化に伴うコイル電流ＩＬに対応する出力電流Ｉｏｕｔの増加に伴い、出力電圧Ｖｏｕｔの低下を抑制するために基準電圧Ｖｒｅｆの電圧値を増加させる構成について説明した。これに対して第２の実施の形態では、基準電圧Ｖｒｅｆの電圧値を増加させることなく、出力電圧Ｖｏｕｔの低下を抑制する構成について説明する。
【００６４】
第２の実施の形態のスイッチングレギュレータ１の構成および処理は、第１の実施の形態とほぼ同様であるが、一部の構成が異なる。以下、図４〜図５を用いて相違点を中心に説明する。
【００６５】
＜３．スイッチングレギュレータの構成＞
図４は、第２の実施の形態のスイッチングレギュレータ１ａの回路構成を主に示す図である。図４のスイッチングレギュレータ１ａのＬＰＦ４０は、第１の実施の形態では、調整電源１０６に接続されていたが、第２の実施の形態では、基準電圧Ｖｒｅｆの電圧値は一定となるため、調整電源１０６が不要となる。そして、ＬＰＦ４０は調整電源１０６に接続されることなく、第２の実施の形態で新たに設けられた定電流源５０に接続されている。なお、この定電流源５０は、抵抗２５と抵抗２６との接続点に接続されており、他端はグランドに接続されている。
【００６６】
＜４．スイッチングレギュレータの動作＞
図５は、スイッチングレギュレータ１ａに関する各信号の時間ごとの推移を示したものである。図５は時刻ｔ１〜ｔ５までが第１の実施の形態で説明した図２の各信号の時間ごとの推移と同一であり、時刻ｔ５以降の各信号の推移が異なる。
【００６７】
具体的には、時刻ｔ５において、負荷３の抵抗値が低下したことにより、出力電流Ｉｏｕｔに対応するコイル電流ＩＬは、時刻ｔ５からｔ６ａの間にコイル電流推移グラフの電流グラフ線Ｌ２に示すように電流値Ｉ１からＩ４まで増加する。ここで、第１の実施の形態では、コイル電流ＩＬの増加に伴い、加算電圧Ｖａｄが増加し、加算電圧Ｖａｄに含まれる変換電圧ＶＬのＤＣ成分の増加分が調整電源１０６の電圧値となる。そして、調整電源１０６の電圧値により基準電圧Ｖｒｅｆの電圧値が増加することで、ＭＯＳトランジスタ１０１のＯＮ−Ｄｕｔｙ時間が長くなる。その結果、コイル電流ＩＬが電流値Ｉ３よりも大きい電流値Ｉ４への増加に伴い、加算電圧Ｖａｄが電圧値Ｖ３よりも大きい電圧値Ｖ４に増加する。
【００６８】
これに対して、第２の実施の形態のスイッチングレギュレータ１ａは、基準電圧Ｖｒｅｆが一定の電圧値であるため、コイル電流ＩＬが増加しても、加算グラフ線Ａｄ２に示すように加算電圧Ｖａｄは、基準グラフ線Ｒｅ２に示す基準電圧Ｖｒｅｆの電圧値Ｖ３までしか増加しない。言い換えると、加算電圧Ｖａｄが基準電圧Ｖｒｅｆの電圧値Ｖ３と同じ電圧になると、ＭＯＳトランジスタ１０１がＯＮ状態からＯＦＦ状態に切り替わる。このように、時刻ｔ５でＭＯＳトランジスタ１０１がＯＮ状態となり、第１の実施の形態で示した時刻ｔ６よりも早いタイミングの時刻ｔ６ａでＭＯＳトランジスタ１０１がＯＦＦ状態となる。そして、時刻ｔ７ａで再びＭＯＳトランジスタ１０１がＯＮ状態となる。
【００６９】
なお、時刻ｔ５からｔ６ａの間は、負荷の抵抗値の低下に伴うコイル電流ＩＬの増加（時刻ｔ１からｔ２や時刻ｔ３からｔ４の負荷３の抵抗値と比べて、時刻ｔ５からｔ６ａの間の負荷３の抵抗値が低下することで、時刻ｔ１からｔ２や時刻ｔ３からｔ４のコイル電流ＩＬの電流値と比べて、時刻ｔ５からｔ６ａの電流値が大きくなること）により、コイル電流ＩＬのＤＣ成分が増加（電流値Ｉ１から電流値Ｉ２に増加）する。また、コイル電流ＩＬのＤＣ増加に伴い変換電圧ＶＬのＤＣ成分も増加し、加算電圧ＶａｄのＤＣ成分が増加（電圧値Ｖ１から電圧値Ｖ２に増加）する。ただし、基準グラフ線Ｒｅ２に示す基準電圧Ｖｒｅｆの電圧値は電圧値Ｖ３で一定であるため、加算電圧Ｖａｄの電圧値は電圧値Ｖ３までしか上昇しない。その結果、変換電圧ＶＬのＤＣ成分の増加は、加算電圧Ｖａｄの増加に対応した増加となり、帰還電圧Ｖｆｂの電圧は、帰還グラフ線Ｆｂ２に示すように電圧値Ｖ０から電圧値Ｖｂへと低下する。
【００７０】
そして、時刻ｔ７ａでＭＯＳトランジスタ１０１がＯＮ状態となり、時刻ｔ８ａまでＯＮ状態が継続する。また、時刻ｔ８ａでＭＯＳトランジスタ１０１がＯＦＦ状態となり、時刻ｔ９ａまでＯＦＦ状態が継続する。
【００７１】
ここで、時刻ｔ７ａから時刻ｔ８ａまでのＭＯＳトランジスタ１０１のＯＮ時間は、コイル電流ＩＬが増加する時間（例えば、時刻ｔ５〜ｔ６ａのＯＮ時間）と比べると短い時間となる。また、時刻ｔ８ａから時刻ｔ９ａまでのＭＯＳトランジスタ１０１のＯＦＦ時間は、コイル電流ＩＬが減少する時間（例えば、時刻ｔ６ａ〜ｔ７ａのＯＦＦ時間）と比べると長い時間となる。
【００７２】
これは、負荷３の抵抗値の低下に伴いコイル電流ＩＬの電流値が増加することで、加算電圧Ｖａｄに含まれる変換電圧ＶＬのＤＣ成分が増加するものの、基準グラフ線Ｒｅ２に示すように基準電圧Ｖｒｅｆの電圧値Ｖ３は一定で変化しないため、コイル電流ＩＬの電流値を示す電流グラフ線Ｌ２の傾きよりも、加算電圧Ｖａｄの電圧値を示す加算グラフ線Ａｄ２のグラフ線の傾きのほうがが小さくなるためである。なお、時刻ｔ８ａにおいて、変換電圧ＶＬのＤＣ成分が低下することに伴い、帰還電圧Ｖｆｂの電圧は、帰還グラフ線Ｆｂ２に示すように電圧値Ｖｂから電圧値Ｖ０へと増加する。
【００７３】
そして、図４のスイッチングレギュレータ１ａの定電流源５０から変換電圧ＶＬのＤＣ成分の増加分に対応する電流が流れる。言い換えると、ＡＣ成分とＤＣ成分とを含む変換電圧ＶＬがＬＰＦ４０を通過することで、変換電圧ＶＬのＤＣ成分のみが定電流源５０に流れる。そして、この変換電圧ＶＬのＤＣ成分の増加分に応じて、コイル２１から流れるコイル電流ＩＬのＤＣ成分の増加分が抵抗２２とコンデンサ２３との接続点で分流され、フィードバックループを介してグランドに流れる。このように変換電圧ＶＬのＤＣ成分の増加分に対応する電流を分流させられる。なお、コイル電流ＩＬのＤＣ成分の増加分が取り除かれた残りの電流はコンデンサ２３に流れ、出力電流Ｉｏｕｔに対応する電荷がコンデンサ２３に溜まる。
【００７４】
その結果、出力グラフ線Ｏｕ２に示すように、出力電圧Ｖｏｕｔが、目標電圧Ｖｔａｒに対して、時刻ｔ１〜ｔ１０までの間、ほとんど電圧差が生じないよう推移する。このように、出力電流Ｉｏｕｔに対応する電流に応じて出力電流Ｉｏｕｔに対応するコイル電流ＩＬの一部を異なる経路に分流することで、回路全体のゲイン低下による出力電圧Ｖｏｕｔの変化を抑制し、目標電圧Ｖｔａｒに対する出力電圧Ｖｏｕｔの差を小さくできる。
【００７５】
より詳細には、変換電圧ＶＬのＤＣ成分に応じて出力電流Ｉｏｕｔに対応する電流の一部（コイル電流ＩＬのＤＣ電流に比例する電流）を異なる経路に分流することで、回路全体のＤＣゲインの変化による出力電圧Ｖｏｕｔの変化を抑制し、目標電圧Ｖｔａｒに対する出力電圧Ｖｏｕｔの差を小さくできる。
＜変形例＞
以上、本発明の実施の形態について説明してきたが、この発明は上記実施の形態に限定されるものではなく様々な変形が可能である。以下では、このような変形例について説明する。なお、上記実施の形態で説明した形態、および、以下で説明する形態を含む全ての形態は、適宜に組み合わせ可能である。
【００７６】
上記実施の形態において、スイッチングレギュレータの構成は一例として示したものであり、実施の形態で説明した以外の要素を含んでもよい。
【００７７】
上記実施の形態において、スイッチングレギュレータの構成は、一例を示したものであり、スイッチングレギュレータ内の素子を外部に設けてもよい。
【００７８】
また、上記実施の形態において、ＮチャンネルのＭＯＳトランジスタ１０１はスイッチング素子の一例を示したものであり、回路構成を変更して他のスイッチング素子（例えば、ＰチャンネルのＭＯＳトランジスタ）に変更してもよい。
【符号の説明】
【００７９】
１・・・・スイッチングレギュレータ
１０・・・制御部
２１・・・コイル
２２・・・抵抗
２３・・・コンデンサ
【要約】
【課題】出力電圧の電圧値の安定性を確保する技術を提供する。
【解決手段】
出力電圧をフィードバックした電圧である帰還電圧と、出力電流を電圧変換した変換電圧とを加算した加算電圧を導出して、加算電圧と基準電圧とを比較した比較結果に応じて、スイッチング制御を行う。そして、出力電流の値に応じて基準電圧を変更する。これにより、回路全体のゲインの変化による出力電圧の変化を抑制し、目標電圧に対する出力電圧の差を小さくできる。
【選択図】図１【図１】
0005591975.tif 000002
【図２】
0005591975.tif 000003
【図３】
0005591975.tif 000004
【図４】
0005591975.tif 000005
【図５】
0005591975.tif 000006