(57)【特許請求の範囲】
【請求項１】
ＲＦ入力及びマルチチャンネルデジタル入力の少なくとも一つを受信するデジタルモジュールであって、前記ＲＦ入力はダウンコンバータ又はＡＱＤＭを含むインターフェイスを介して受信され、前記デジタルモジュールは、デジタルフィールドプログラマブルゲートアレイ、複数のデジタルアナログコンバータ、複数のアナログデジタルコンバータ、及び位相ロックループを含み、前記デジタルフィールドプログラマブルゲートアレイは、複数の多項式生成ブロックを含むプリディストータを含むデジタルモジュールと、
前記デジタルモジュールの出力を表す信号に応答する電力増幅器部分と、
前記電力増幅器部分の出力を表す信号を前記デジタルモジュールにフィードバックするフィードバック部分であって、隣接チャンネル電力を表す信号をモニタするべく適合されたフィードバック部分と
を含み、
基地局アプリケーションのために構成され、
前記デジタルモジュールは、隣接チャンネル電力を低減するべく前記フィードバック部分に応じて前記デジタルモジュールの出力を、少なくとも前記多項式生成ブロックを使用して変更し、
前記デジタルフィールドプログラマブルゲートアレイは、前記ＲＦ入力が使用される場合のデジタル直交復調器、前記マルチチャンネルデジタル入力が使用される場合のデジタルアップコンバータ、波高因子低減器、及びデジタル直交変調器をさらに含み、
前記デジタル直交復調器及び前記デジタル直交変調器はそれぞれ、前記ＡＱＤＭが前記ＲＦ入力のインターフェイスとして使用される場合にアナログ直交復調器コレクタ及びアナログ直交変調器コレクタと置換可能であるデジタルハイブリッドモード電力増幅器システム。
【請求項２】
前記電力増幅器部分は、実信号のためのアップコンバータ並びに実信号及び複素信号のためのアナログ直交変調器と、多段駆動増幅器を備える高電力増幅器と、温度センサとの一つ以上を含む、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
【請求項３】
前記フィードバック部分は、方向性カプラと、ミキサと、ローパスフィルタと、ゲイン増幅器と、バンドパスフィルタと、検出器との少なくとも一つを含む、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
【請求項４】
前記電力増幅器部分は、ドハティと、エンベロープエリミネーション及びレストレーションと、エンベロープトラッキングと、エンベロープフォローイングと、非線形コンポーネント使用線形増幅との少なくとも一つを含む効率ブースト手法を用いる、請求項２に記載のデジタルハイブリッドモード電力増幅器システム。
【請求項５】
波高因子低減によって前記電力増幅器部分の出力においてクリッピングされた信号から生じた帯域内ひずみが、前記デジタルモジュールに応答するＤＡＣ及びＵＰＣにより補償される、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
【請求項６】
前記多項式生成ブロックは、前記モニタされた信号に基づいて動的に調整される、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
【請求項７】
前記フィードバック部分は、前記電力増幅器部分の出力の線形性の変化を少なくとも部分的にモニタすることによって、前記隣接チャンネル電力を表す信号をモニタするべく適合される、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
【請求項８】
前記フィードバック部分は、前記電力増幅器部分の出力の非対称ひずみを少なくとも部分的にモニタすることによって、前記隣接チャンネル電力を表す信号をモニタするべく適合される、請求項１に記載のデジタルハイブリッドモード電力増幅システム。
【請求項９】
前記電力増幅器部分の温度をモニタするべく適合された温度センサをさらに含み、
前記デジタルモジュールは、前記モニタされた温度に少なくとも部分的に基づいて前記電力増幅器部分のゲートバイアスを制御する、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
【請求項１０】
前記プリディストータは、ベースバンドの同相又は直交相のチャンネル信号を受信しない、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
【請求項１１】
前記電力増幅器は変調アグノスティックである、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、複合変調技術を使用する無線通信システムに関する。本発明は詳しくは、無線通信のための電力増幅器システムに関する。
【０００２】
関連出願
本願は、２００８年１月２８日出願の「Power Amplifier Time-Delay Invariant Predistortion Methods and Apparatus」という名称の米国特許出願第１２／０２１，２４１号の一部継続出願である。この米国特許出願第１２／０２１，２４１号は、２００７年４月３０日出願の「High Efficiency Linearization Power Amplifier For Wireless Communication」という名称の米国特許出願第１１／７９９，２３９号の一部継続出願である。この米国特許出願第１１／７９９，２３９号は、２００５年１０月２７日出願の「System and Method for Digital Memorized Predistortion for Wireless Communication」という名称の米国特許出願第１０／１３７，５５６号であって現在は「System and Method for Digital Memorized Predistortion for Wireless Communication」という名称の米国特許第６，９８５，７０４号の継続出願である。これらのすべては本明細書に参照として組み込まれる。本願は、２００７年１２月２０日出願の「A Method for Baseband Predistortion Linearization in Multi-Channel Wideband Communication Systems」という名称の米国特許出願第１１／９６１，９６９号の利益を主張する。本願は、Dali Yangを除いて発明者が本件と同じである２００７年４月２３日出願の米国仮特許出願第６０／９２５，６０３号の利益を主張し、２００８年３月３１日出願の「An Efficient Peak Cancellation Method For Reducing The Peak-To-Average Power Ratio In Wideband Communication Systems」という名称の米国仮特許出願第６１／０４１，１６４号の利益も主張する。また、２００７年１２月８日出願の「Baseband Derived RF Digital Predistortion」という名称の米国仮特許出願第６１／０１２，４１６号の利益も主張し、２００７年４月２３日出願の「N-Way Doherty Distributed Power Amplifier」という名称の米国仮特許出願第６０／９２５，５７７号の利益も主張する。さらに、本願は、２００７年１２月２０日出願の「Power Amplifier Predistortion Methods and Apparatus」という名称の米国特許出願第１１／９６２，０２５号、２００７年８月３０日出願の「Analog Power Amplifier Predistortion Methods and Apparaturs」という名称の米国仮特許出願第６０／９６９，１２７号、及び「Power Amplifier Predistortion Methods and Apparatus Using Envelope and Phase Detector」という名称の米国仮特許出願第６０／９６９，１３１号の利益を主張する。上述のすべては、本明細書に参照として組み込まれる。
【背景技術】
【０００３】
広帯域符号分割アクセス（ＷＣＤＭＡ）及び直交周波数分割多重（ＯＦＤＭ）のような複合変調技術を使用する広帯域移動体通信システムは、大きなピーク対平均電力比（ＰＡＰＲ）の仕様を有するので、そのＲＦ伝送のための線形性の高い電力増幅器が必要となる。従来型フィードフォワード線形電力増幅器（ＦＦＬＰＡ）が、貧弱な電力効率にもかかわらず、その優れた線形性の性能ゆえに広く使用されている。
【０００４】
従来型ＦＦＬＰＡは主に、誤差減算、及び専用ハードウェア回路との電力マッチングの原理に基づいてＰＡに対する非線形補正を実現する。かかるアプローチは、伝送電力バランス、時間遅延、及びメインＰＡにより生成された誤差を正確にマッチングさせるべく補助ＰＡ及び複雑なハードウェア回路を使用する必要がある。完全なマッチングが得られた後に、メインＰＡからの非線形ひずみ誤差が、補助ＰＡからのかかるひずみ誤差によってキャンセルされる。多くの変数及びパラメータをとりわけ含む非線形プリディストーション回路の複雑性ゆえに、ＦＦＬＰＡは著しく繊細なチューニング及び他の較正努力を必要とする。さらに、かかる伝統的なＦＦＬＰＡスキームは、メインＰＡの信号と補助ＰＡの信号とを完全に整合させることが必須なので、温度及び湿度の変化のような変動する環境条件に対して脆弱である。その結果、伝統的なプリディストーションスキームは実装にコストがかかり、商業的な無線システム環境におけるプリディストーションの精度及び安定性が限られる。
【０００５】
ＦＦＬＰＡの貧弱な効率を克服するべく、デジタル信号処理（ＤＳＰ）技術の近年の進歩によってデジタルベースバンドプリディストーション（ＰＤ）が実証されている。さらに、電力効率を改善するべく、かかる線形化システムに対してドハティ電力増幅器（ＤＰＡ）も適用されている。しかしながら、さらに安価なアーキテクチャによる、さらに良好な線形性及び効率のような電力増幅器のさらなる高性能が依然必要とされている。
【０００６】
従来型ＤＳＰ系ＰＤスキームは、ＰＡの非線形性をコンピューティング、計算、及び補正するべくデジタルマイクロプロセッサを使用する。デジタルマイクロプロセッサは、ＰＡシステム中の信号を迅速にトラッキングかつ調整する。しかし、従来型ＤＳＰ系ＰＤスキームは、温度のような環境変化による増幅器の線形性能の変化、及びメモリ効果から生じるＰＡの出力信号の非対称ひずみに見舞われる。かかる変化及びひずみは補償する必要がある。従来型ＰＤアルゴリズムは、広帯域フィードバック信号に基づくので、処理に必要な情報を可能な限りキャプチャするべく電力大量消費型かつ高価な高速アナログデジタルコンバータ（ＡＤＣ）を必要とする。さらに、参照信号とひずみ信号との誤差信号をキャプチャするべく時刻同期も不可欠である。この時刻マッチング処理は、従来型ＰＤスキームの線形化性能にさらに影響を及ぼし得る小さな同期誤差を生じる場合がある。
【０００７】
さらに、従来型ＰＤスキームは、ベースバンドにおいて、符号化された同相（Ｉ）及び直交（Ｑ）チャンネル信号を必要な理想又は参照信号として要求する。その結果、従来型ＰＤスキームは、スタンダード又は変調特定的になることが多く、各ベースバンドシステムに精密に合うように仕立てる必要がある。したがって、従来型ＰＤスキームを基地局にディプロイするべく、基地局のベースバンドアーキテクチャにＰＤエンジンを組み込む必要がある。この組み込みは、現実的な実装上の課題となる。既存の基地局又は基地局設計のベースバンドアーキテクチャを変更することはしばしば不都合又は不可能だからである。ＰＤスキームが特定の基地局設計に対してセットアップされると、リコンフィギュラブルとはならないことが多く、スタンダード又は変調の将来の変更に対してアップグレードすることができない。さらに、伝統的なＰＤアプローチは、ベースバンドＩ−Ｑ信号源を動作させる必要があるので、リピータ及びインドア信号カバリッジサブシステムのようなベースバンドＩ−Ｑ信号源をなんら所有しない所定のＲＦシステムに対しては適用不可能である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第２００４／０２１２４２８（Ａ１）号明細書
【特許文献２】米国特許出願公開第２００５／００５９３６０（Ａ１）号明細書
【特許文献３】米国特許第６，５５２，６０９（Ｂ２）号明細書
【特許文献４】米国特許第６，７９４，９３１（Ｂ２）号明細書
【特許文献５】米国特許第６，１４１，３９０（Ｂ１）号明細書
【発明の概要】
【０００９】
したがって、上記問題に鑑み本発明がなされた。本発明の目的は、広帯域通信システムアプリケーションに対して高線形性及び高効率を有する電力増幅器システムの高性能かつ高コスト効率な方法を与えることにある。本開示により、電力増幅器システムは、フィールドリコンフィギュラブルとなり、マルチ変調スキーム（変調アグノスティック）、マルチキャリア、及びマルチチャンネルをサポートすることができる。
【００１０】
上記目的を達成するべく、本発明による技術は一般に、アダプティブデジタルプリディストーションでＲＦドメインの電力増幅器を線形化する方法に基づく。本発明の様々な実施例が開示される。一実施例において、波高因子低減、ＰＤ、電力効率ブースト技術、及びスペクトルモニタリングを有する簡単なアルゴリズムの組み合わせがＰＡシステム内で使用される。他実施例において、性能を高めるべくアナログ直交変調器補償構造も使用される。
【００１１】
本発明のいくつかの実施例もまた、電力増幅器特性の変動をモニタして、自己適応アルゴリズムにより自己調整することができる。ここに開示する自己適応アルゴリズムの一つは、多方向性サーチ（ＭＤＳ）アルゴリズムと称し、デジタルドメインに実装される。
【００１２】
本発明のアプリケーションは、すべての無線基地局、アクセスポイント、移動体機器及び無線ターミナル、携帯無線デバイス、並びにマイクロ波及び衛星通信のような他の無線通信システムでの使用に適用することができる。
【００１３】
別表Ｉは、本明細書で使用される用語（頭文字語も含む）の用語集である。
【００１４】
添付図面とともに以下の詳細な説明を考慮することにより本発明のさらなる目的及び利点よりよく理解することができる。
【図面の簡単な説明】
【００１５】
【図１】デジタルハイブリッドモード電力増幅器システムの基本形を示すブロック図である。
【図２】本発明の一実施例に係る簡単なデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図３】本発明のデジタルハイブリッドモード電力増幅器システムにおける多項式系プリディストーションを示すブロック図である。
【図４】本発明のデジタルハイブリッドモード電力増幅器システムにおける自己適応プリディストーションに適用される多方向性サーチアルゴリズムのフローチャートである。
【図５】本発明の他実施例に係るオプション又は代替のマルチチャンネルデジタル入力、ＤＱＭ及びＵＰＣ系クリッピングレストレーション経路が実装されたデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図６】本発明の他実施例に係るＤＱＭが実装されたデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図７】本発明の他実施例に係るＡＱＭが実装されたデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図８】本発明の他実施例に係るＤＵＣ及びＵＰＣ系クリッピング誤差レストレーション経路が実装されたデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図９】本発明の他実施例に係るＡＱＭ及びＡＱＭ系クリッピング誤差レストレーション経路が実装されたデジタルハイブリッドモード電力増幅器システムを示すブロック図である。
【図１０】アナログ直交変調器補償構造を示すブロック図である。
【発明を実施するための形態】
【００１６】
本発明は新規な、アダプティブデジタルプリディストーションアルゴリズムを使用するＲＦイン／ＲＦアウトＰＡシステムである。本発明は、デジタルモジュールとアナログモジュールとのハイブリッドシステムである。当該ハイブリッドシステムのデジタルモジュールとアナログモジュールとの相互作用は、広帯域幅を維持又は増加しつつスペクトル再生の線形化とＰＡの電力効率の向上との双方を行う。したがって、本発明は、広帯域複合変調キャリアに対して高効率及び高線形性を実現する。
【００１７】
図１は、デジタルモジュール及びアナログモジュール並びにフィードバック経路を含む少なくともいくつかの実施例として考え得る基本システムアーキテクチャを示す高レベルブロック図である。デジタルモジュールは、ＰＤアルゴリズム、他の補助ＤＳＰアルゴリズム、及び関連デジタル回路を含むデジタルプリディストーションコントローラ１４である。アナログモジュールは、メイン電力増幅器１２、ＤＰＡ、及びシステム全体の関連周辺アナログ回路のような他の補助アナログ回路である。本発明は「ブラックボックス」プラグアンドプレイ型システムである。これは、入力としてＲＦ変調信号１０を受け入れ、実質的に同じではあるが増幅されたＲＦ信号１３を出力として与えるＲＦイン／ＲＦアウトだからである。フィードバック経路は実質的に、プリディストーションコントローラ１４に出力信号の一表現を与える。本発明は以下において、デジタルハイブリッドモード電力増幅器（ＤＨＭＰＡ）システムと称する場合がある。
【００１８】
図２は、本発明の一実施例に係る簡単なデジタルハイブリッドモード電力増幅器システムを示すブロック図である。図２の実施例は、本明細書に参照として組み込まれる米国特許出願第１１／７９９，２３９号に開示されたアーキテクチャに酷似するが以下の点が異なる。すなわち、（ｉ）ＲＦ変調信号１０、ＶＲＦがダウンコンバータ２０を介してのみ流れる点、（ｉｉ）デジタル乗算器３１がアナログ乗算器の代わりに使用される点、及び（ｉｉｉ）プリディストーション信号ＶＰがＩＦ帯域にアップコンバートされてからＤＡＣ３０によりアナログＩＦ信号に変換され、最終的にミキサ３１１によりＶｉｎＲＦ信号に変調され、その後無線伝送のためにＰＡ１２に入力として与えられる点である。
【００１９】
図５から図９は、ＤＨＭＰＡシステムのより洗練された実施例を示すブロック図である。ここで、同じ要素には同じ番号が付されている。図５から図９の５つの実施例は、一デジタルプロセッサに適応アルゴリズムを有するＰＤよりも前に波高因子低減（ＣＦＲ）を適用する。これにより、ＰＡＰＲ、ＥＶＭ、及びＡＣＰＲが低減されて、ＰＡの温度変化に起因するメモリ効果及び線形性の変化が補償される。デジタルプロセッサは、ほぼ任意の形態を取ることができる。便宜上ＦＰＧＡ実装を例示するが、多くの実施例において汎用プロセッサも受け入れることができる。実施例のデジタルモジュールに実装されたＣＦＲは、本明細書に参照として組み込まれた２００８年３月３１日出願の「An Efficient Peak Cancellation Method For Reducing The Peak-To-Average Power Ratio In Wideband Communication Systems」という名称の米国特許出願第６１／０４１，１６４号に表現されたスケールド反復パルスキャンセレーションに基づく。ＣＦＲは、性能を向上させるべく含まれているのでオプションである。ＣＦＲは、全体的な機能に影響を与えることなく実施例から除去することができる。
【００２０】
図５は、本発明の一実施例に係るＤＨＭＰＡシステムを示すブロック図である（「図５のシステム」）。図５のシステムは、ＲＦ５００及び／又はマルチキャリアデジタル信号５０５のデュアルモードを入力に、ＲＦ信号を出力５１０に有する。デュアルモードの入力信号により、最大限の柔軟性が得られる。すなわちＲＦイン（「ＲＦインモード」）又はベースバンドデジタルイン（「ベースバンドインモード」）である。図５のシステムは、３つの要部を含む。すなわち、リコンフィギュラブルデジタル（以下「ＦＰＧＡ系デジタル」と称する）モジュール５１５、電力増幅器モジュール５２０、及びフィードバック経路５２５である。
【００２１】
ＦＰＧＡ系デジタル部分は、デジタルプロセッサ５３０（例えばＦＰＧＡ）、複数のデジタルアナログコンバータ５３５（ＤＡＣ）、複数のアナログデジタルコンバータ５４０（ＡＤＣ）、及び位相ロックループ（ＰＬＬ）５４５を含む。図５のシステムはデュアル入力モードを有するので、デジタルプロセッサは２つの信号処理経路を有する。ＲＦ信号入力経路に対して、デジタルプロセッサにはデジタル直交復調器（ＤＱＤＭ）、ＣＦＲ、ＰＤ、及びデジタル直交変調器（ＤＱＭ）が実装される。ベースバンドデジタル入力経路に対して、デジタルアップコンバータ（ＤＵＣ）、ＣＦＲ、ＰＤ、及びＤＱＭが実装される。
【００２２】
図５のシステムのＲＦインモードには、ＦＰＧＡ系デジタル部分の前にダウンコンバータ−（ＤＮＣ）５５０が、ＦＰＧＡの前にＡＤＣ５４０が実装される。アナログダウンコンバートされた信号が、ＦＰＧＡ系デジタルモジュールに与えられてＡＤＣ５４０によりデジタル信号に変換される。デジタル変換された信号は、ＤＱＤＭにより復調されて、実信号と虚信号との双方が生成される。その後、ＣＦＲにより信号のＰＡＰＲが低減される。ピークが低減された信号は増幅器を線形化するべくプリディストーションを受ける。そして、ＤＱＭを通過して実信号が生成される。その後、ＦＰＧＡ系デジタル部分のＤＡＣにより中間周波数（ＩＦ）アナログ信号に変換される。しかし、すべての実施例においてＤＱＤＭ及びＤＱＭのＦＰＧＡへの実装が必要とされるわけではない。図７及び図９に示されるように、変調器及び復調器が使用されない場合、ＦＰＧＡの前の２つのＡＤＣ７００及び７０５、並びにＦＰＧＡフィーディングＡＱＭモジュール７２０の後の２つのＤＡＣ７１０及び７１５を使用して実信号及び虚信号それぞれを生成することができる（「ＡＱＭ実装」）。図９の実施例は、クリッピング誤差レストレーション経路が追加されている点で図７の実施例とは異なる。これは、図５に示されるのと同様にＲＦアウト信号を供給する第２ＡＱＭロジック９１０とともに、ＤＡＣ９００及び９０５によって示される。
【００２３】
図５のベースバンドインモードの動作はＲＦインモードとはわずかに異なる。マルチチャンネルからのＩ−Ｑ信号としてのデジタルデータストリームはＦＰＧＡ系デジタルモジュールに流れて、ＤＵＣによりデジタルＩＦ信号にデジタルアップコンバートされる。この上記点より、ベースバンドインモード及びＲＦインモードは同様に進行する。その後、かかるＩＦ信号はＣＦＲブロックを通過し、信号のＰＡＰＲが低減される。このＰＡＰＲ抑制信号は、デジタルプリディストーションを受ける。これにより、電力増幅器の非線形ひずみが事前に補償される。
【００２４】
いずれかの入力モードにおいて、アクティブデバイスの自己発熱、バイアスネットワーク、及び周波数依存性に起因するメモリ効果は、ＰＤの適応アルゴリズムによっても補償される。ＰＤ係数は、フィードバック部分の簡単な電力検出器を使用して狭帯域フィードバックによって適応される。これは、極めて高速のＡＤＣを必要とする広帯域フィードバックを使用する従来技術のプリディストーション技術とは対照的である。プリディストーションを受けた信号はＤＱＭを通過して実信号を生成し、図示のＤＡＣ５３５によってＩＦアナログ信号に変換される。上述のように、ＤＱＭはすべての実施例のＦＰＧＡに又は全く実装される必要はない。ＦＰＧＡにおいてＤＱＭが使用されない場合、ＡＱＭ実装には２つのＤＡＣが実装されて実信号及び虚信号のそれぞれが生成される。電力増幅器のゲートバイアス電圧５５０は、適応アルゴリズムによって決定された後、ＤＡＣ５３５を介して調整される。これにより、電力増幅器における温度変化に起因する線形性の変動が安定化される。ＰＬＬは、フィードバック部分のための局所発振信号をスイープする。これによりまずチャンネルロケーションが見つけられ、その後隣接チャンネル電力レベル又は隣接チャンネル電力比（ＡＣＰＲ）が検出される。
【００２５】
電力増幅器部分は、ＦＰＧＡ系デジタルモジュールからの実信号のためのＵＰＣ（図５、図６、及び図８に示される実施例参照）、又は実信号及び複素信号のためのＡＱＭ（図７及び図９に示される実施例参照）と、多段駆動増幅器を備える高電力増幅器と、温度センサとを含む。プリディストーションを受けたベースバンド信号は、ＵＰＣ５５５によりアップコンバートされてＰＡ５６０により増幅される。ＤＨＭＰＡシステムの効率性能を向上させるべく実施例に応じて、ドハティ、エンベロープエリミネーション及びレストレーション（ＥＥＲ）、エンベロープトラッキング（ＥＴ）、エンベロープフォローイング（ＥＦ）、並びに非線形コンポーネント使用線形増幅（ＬＩＮＣ）のような効率ブースト技術を使用することができる。かかる電力効率技術は、ミックス及びマッチさせることができる。また、基本的なＤＨＭＰＡシステムに対するオプション機能である。かかるドハティ電力増幅器技術の一つは、本明細書に参照として組み込まれる、共願に係る２００７年４月２３日出願の「N-Way Doherty Distributed Power Amplifier」という名称の米国仮特許出願第６０／９２５，５７７号に表されている。増幅器の線形性能を安定化させるべく、増幅器の温度が温度センサによりモニタされ、ＦＰＧＡ系デジタル部分により増幅器のゲートバイアスが制御される。
【００２６】
フィードバック部分は、方向性カプラ、ミキサ、ローパスフィルタ（ＬＰＦ）、ゲイン増幅器、バンドパスフィルタ（ＢＰＦ）、及び複数の検出器（ＤＥＴ）を含む。実施例に応じて、かかるアナログコンポーネントを他のアナログコンポーネントとミックス及びマッチすることができる。増幅器のＲＦ出力信号部分は、方向性カプラによりサンプリングされ、ミキサの局所発振信号によりＩＦアナログ信号にダウンコンバートされる。ＩＦアナログ信号は、帯域外ひずみの異なる周波数部分をキャプチャすることができるＬＰＦ、ゲイン増幅器、及びＢＰＦ（例えば表面弾性波フィルタ）を通過する。ＢＰＦの出力が、検出器に、その後ＦＰＧＡ系デジタルモジュールのＡＤＣに与えられる。これにより、ＰＤの動的パラメータが、出力電力レベル及びメモリ効果に起因する非対称ひずみに応じて決定される。さらに、線形性の変化を計算するべくＤＥＴ５８０によっても温度が検出され、ＰＡのゲートバイアス電圧が調整される。ＰＤアルゴリズム及び自己適応フィードバックアルゴリズムの詳細は図３及び図４からわかる。図３は、多項式系プリディストーションアルゴリズムを示す。図４は、ステップ４０１から４１０のフローチャートに、本発明のいくつかの実施例にて使用され得る多方向性サーチアルゴリズムを示す。
【００２７】
ＷｉＭＡＸ又は他のＯＦＤＭ系スキームのようなブロードバンド無線アクセスに対する厳格なＥＶＭ要求の場合（ＥＶＭ＜２．５％）、ＦＰＧＡ系デジタル部分のＣＦＲは、厳格なＥＶＭ仕様を満たすべくＰＡＰＲの小さな低減しか達成できない。一般的な状況では、これは、ＣＦＲの電力効率向上能力が制限されることを意味する。本発明のいくつかの実施例では、ＣＦＲからの帯域内ひずみを「クリッピング誤差レストレーション経路」５９０を使用して補償する新規な技術が含まれる。これにより、ＤＨＭＰＡシステム電力効率が、かかる厳格なＥＶＭ環境において最大にされる。上述のように、クリッピング誤差レストレーション経路は、付加的なＤＡＣ５２０をＦＰＧＡ系デジタル部分に、余分のＵＰＣを電力増幅器部分に有する（図４及び図８参照）。クリッピング誤差レストレーション経路により、電力増幅器の出力におけるＣＦＲから生じる帯域内ひずみを補償することができる。さらに、メイン経路とクリッピング誤差レストレーション経路との任意の遅延ミスマッチを、ＦＰＧＡにおけるデジタル遅延を使用して整合させることができる。
【００２８】
図６は、本発明の他実施例に係るＤＱＭが実装されたＤＨＭＰＡシステム（「図６のシステム」）を示すブロック図であるベースバンドインモード及びクリッピング誤差レストレーション経路がないことを除けば図５のシステムと同じである。
【００２９】
図７は、本発明の他実施例に係るＡＱＭが実装されたＤＨＭＰＡシステム（「図７のシステム」）を示すブロック図である。図７のシステムは、前述のＡＱＭ実装オプションを有することを除けば図６のシステムと類似する。さらに、図７のシステムのデジタルプロセッサには、アナログ直交復調器コレクタ（ＡＱＤＭＣ）、ＣＦＲ、ＰＤ、及びアナログ直交変調器コレクタ（ＡＱＭＣ）が実装されている。
【００３０】
図７のシステムにおいて、ＲＦ入力信号はまずベースバンドデジタル信号にダウンコンバートされて、デジタルＩＦ信号にデジタルアップコンバートされる（−７．５ＭＨｚ、−２．５ＭＨｚ、２．５ＭＨｚ、７．５ＭＨｚ）。図７のシステムがベースバンドインモードを有する場合、マルチチャンネルからのデジタルデータストリームは、デジタルプロセッサに入るときに直接デジタルＩＦ信号にデジタルアップコンバートされる（−７．５ＭＨｚ、−２．５ＭＨｚ、２．５ＭＨｚ、７．５ＭＨｚ）。その後、ＣＦＲはＰＡＰＲを低減する。ピークが低減された信号はＤＰＡを線形化するべくプリディストーションを受け、実信号及び虚信号を目的として２つのＤＡＣを通過し、最終的にＡＱＭを通過する。
【００３１】
図１０は、アナログ直交変調器補償構造を示すブロック図である。入力信号は、分離された入力すなわち同相成分ＸＩ及び直交成分ＸＱである。アナログ直交変調器補償構造は、４つの実フィルタ｛ｇ１１，ｇ１２，ｇ２１，ｇ２２｝及び２つのＤＣオフセット補償パラメータｃ１、ｃ２を含む。ＡＱＭにおけるＤＣオフセットが、パラメータｃ１、ｃ２によって補償される。ＡＱＭの周波数依存性が、フィルタ｛ｇ１１，ｇ１２，ｇ２１，ｇ２２｝によって補償される。実フィルタの順番は、必要な補償レベルによる。出力信号ＹＩ及びＹＱが、ＡＱＭの同相ポート及び直交ポートに与えられる。
【００３２】
図７のシステムの電力増幅器部分及びフィードバック部分の構成は、図６のシステムと同じである。
【００３３】
図８は、本発明の他実施例に係るＤＵＣ及びクリッピング誤差レストレーション経路が実装されたＤＨＭＰＡシステム（「図８のシステム」）を示すブロック図である。図８のシステムは、クリッピング誤差レストレーション経路を有することを除けば図６のシステムと類似する。さらに、図８のシステムのデジタルプロセッサには、デジタルダウンコンバータ（ＤＤＣ）、ＣＦＲ、ＰＤ、及びＤＵＣが実装される。
【００３４】
図８のシステムにおいて、ＤＮＣ周波数がＲＦ信号を低ＩＦ信号に変換する。当該ＩＦ信号はその後ＡＤＣに与えられる。するとすぐに、ＣＦＲ及びＰＤが従うベースバンドにデジタルダウンコンバートされる。ＰＤの出力は、ベースバンド信号である。その後、ベースバンド信号はＩＦ周波数までデジタルアップコンバートされてＤＡＣに与えられる。その後、ＤＡＣの出力はさらに、ＵＰＣを介してＲＦ周波数まで周波数変換される。図８のシステムの電力増幅器部分及びフィードバック部分の構成は、図５のシステムと同じである。
【００３５】
図９は、本発明の他実施例に係るＡＱＭ及びＡＱＭ系クリッピング誤差レストレーション経路が実装されたデジタルハイブリッドモード電力増幅器システム（「図９のシステム」）を示すブロック図である。図９のシステムは、クリッピング誤差レストレーション経路を有することを除けば図６のシステムと同一である。図９のシステムにおけるクリッピング誤差レストレーション経路は、２つのＤＡＣをＦＰＧＡ系デジタル部分に、ＵＰＣの代わりのＡＱＭを電力増幅器部分に有する（図５及び図８参照）。
【００３６】
図３は、本発明のＤＨＭＰＡシステムにおけるプリディストーション（ＰＤ）部分を示すブロック図である。本発明におけるＰＤは一般に、適応ＬＵＴ系デジタルプリディストーションシステムを使用する。さらに具体的には、図３に示され、かつ、図５から図９に開示される実施例に示されるＰＤは、「A Method for Baseband Predistortion Linearization in Multi-Channel Wideband Communication Systems」という名称の米国特許出願第１１／９６１，９６９号に示される適応アルゴリズムによりデジタルプロセッサ中で処理される。図３のＤＨＭＰＡシステムのためのＰＤは、複数の有限インパルス応答（ＦＩＲ）フィルタすなわちＦＩＲ１  ３０１、ＦＩＲ２  ３０３、ＦＩＲ３  ３０５、及びＦＩＲ４  ３０７を有する。ＰＤはまた、３次積生成ブロック３０２、５次積生成ブロック３０４、及び７次積生成ブロック３０６も含む。ＦＩＲフィルタからの出力信号は加算ブロック３０８において結合される。複数のＦＩＲフィルタに対する係数は、評価関数としての隣接チャンネル電力レベル又はＡＣＲＰに基づくＭＤＳアルゴリズムにより更新される。
【００３７】
図４は、本発明のＤＨＭＰＡシステムにおけるＰＤを補償する方法のフローチャートである。ＭＤＳアルゴリズムを使用するのは、ＤＨＭＰＡシステムの自己適応フィードバック部分である。このフローチャートを参照して、図３のプリディストーション補償装置の動作を説明する。
【００３８】
限定の意味ではなく簡便を目的として、自己適応フィードバック部分及びＭＤＳアルゴリズムを説明するための例としてＷＣＤＭＡが使用される。本発明は、スタンダードかつ変調アグノスティックなので、決してＷＣＤＭＡに限定されない。ＷＣＤＭＡアプリケーションにおいて、まず、アクティベートチャンネル及び非アクティベートチャンネルをサーチするべくフィードバック部分のＰＬＬをスイープすることにより（４０１）、１２のＷＣＤＭＡチャンネルが検出される。チャンネルロケーションがサーチされると（４０２）、フィードバック部分は再びＰＬＬをスイープすることにより（４０３）、隣接チャンネル電力レベル又はＡＣＰＲ（特に５ＭＨｚオフセット成分）を検出する。次に、以下のようにプリディストーションをイニシャライズしてＭＤＳアルゴリズムを適用する。
【００３９】
任意の反復ｋにおいて、各係数セットを評価した後に最適セットａ０ｋを発見する（４０４）。
【００４０】
回転４０５：ａ０ｋを回転して評価する。ｍｉｎ｛ｆ（ａｒｉｋ），ｉ＝１，．．．，ｎ｝＜ｆ（ａ０ｋ）が達成されると（４０６）、伸張４０７へ進むか又は収縮４０９へ進む。
【００４１】
伸張４０７：ａｒｉｋを伸張して評価する。ｍｉｎ｛ｆ（ａｅｉｋ），ｉ＝１，．．．，ｎ｝＜ｍｉｎ｛ｆ（ａｒｉｋ），ｉ＝１，．．．，ｎ｝が達成されると（４０８）、ａ０ｋ＝ａｅｉｋをセットするか又はａ０ｋ＝ａｒｉｋをセットして（１）へ進む。
【００４２】
収縮４０９：ａ０ｋを収縮、評価、及びａ０ｋ＝ａｃｉｋをセットした後（１）へ進む。
【００４３】
ここで、ａは、複数のＦＩＲフィルタの係数ベクトルである。ｆは評価関数である。評価関数は、隣接チャンネル電力レベル又はＡＣＰＲである。
【００４４】
アルゴリズムは、評価関数が最小目標値よりも低くなるとストップする（４１０）。このＭＤＳアルゴリズムは、あざやかなほど簡単に実装できる。
【００４５】
まとめると、本発明のＤＨＭＰＡシステムは、効率及び線形性の性能を有効に向上させることができる。これは、本ＤＨＭＰＡシステムが、ＣＦＲ、ＤＰＤ、及び適応アルゴリズムを一つのデジタルプロセッサに実装することができるからである。これにより、ハードウェア資源及び処理時間が節約される。本ＤＨＭＰＡシステムはまた、アルゴリズム及び電力効率向上機能がデジタルプロセッサ中のソフトウェアのようにいつでも調整することができるので、リコンフィギュラブルかつフィールドプログラマブルである。
【００４６】
さらに、本ＤＨＭＰＡシステムはＲＦ変調信号を入力として受け入れるので、ベースバンドにおける符号化Ｉ及びＱチャンネル信号を使用する必要がない。したがって、無線基地局システムの性能を、既存のＰＡモジュールを本ＤＨＭＰＡに置換することにより容易に向上させることができる。本発明により、「プラグアンドプレイ」ＰＡシステムソリューションが可能となるので、既存の基地局システムは、高効率かつ高線形性のＰＡシステム性能から利益を得るべく構造を変更及び／又は信号チャンネルの新たなセットを再構築する必要がない。
【００４７】
さらに、本ＤＨＭＰＡシステムは、ＣＤＭＡ、ＧＳＭ、ＷＣＤＭＡ、ＣＤＭＡ２０００、及び無線ＬＡＮシステムにおけるＱＰＳＫ、ＱＡＭ、ＯＦＤＭ等のような変調スキームに対してアグノスティックである。すなわち、本ＤＨＭＰＡシステムは、マルチ変調スキーム、マルチキャリア、及びマルチチャンネルをサポートすることができる。本ＤＨＭＰＡシステムの他の利点には、必須ベースバンド信号情報を容易に利用できないリピータ又はインドアカバリッジシステムにおけるＰＡ非線形性の補正が含まれる。
【００４８】
本発明が好ましい実施例を参照して説明されたが、本発明はその詳細な説明に限定されるわけではない。上述において様々な代替例及び変形例が提案されている。また、当業者には他の例が想到されよう。したがって、かかる代替例及び変形例のすべては、添付の特許請求の範囲に規定された本発明の範囲内に包含されるはずである。
【００４９】
［請求項１］
ＲＦ入力及びマルチチャンネルデジタル入力の少なくとも一つを受信するデジタルモジュールと、
前記デジタルモジュールの出力を表す信号に応答する電力増幅器部分と、
前記電力増幅器部分の出力を表す信号を前記デジタルモジュールにフィードバックするフィードバック部分と
を含むデジタルハイブリッドモード電力増幅器システム。
［請求項２］
前記デジタルモジュールは、デジタルフィールドプログラマブルゲートアレイと、デジタルアナログコンバータと、アナログデジタルコンバータと、位相ロックループとの一つ以上を含む、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
［請求項３］
前記電力増幅器部分は、実信号のためのアップコンバータ並びに実信号及び複素信号のためのアナログ直交変調器と、多段駆動増幅器を備える高電力増幅器と、温度センサとの一つ以上を含む、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
［請求項４］
前記フィードバック部分は、方向性カプラと、ミキサと、ローパスフィルタと、ゲイン増幅器と、バンドパスフィルタと、検出器との少なくとも一つを含む、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
［請求項５］
基地局アプリケーションのために構成され、
前記デジタルフィールドプログラマブルゲートアレイは、デジタルアップコンバータと、波高因子低減器と、プリディストータと、デジタル直交変調器との一つ以上を含む、請求項２に記載のデジタルハイブリッドモード電力増幅器システム。
［請求項６］
リピータアプリケーションのために構成され、
前記デジタルフィールドプログラマブルゲートアレイは、デジタル直交復調器と、波高因子低減器と、プリディストータと、デジタル直交変調器との一つ以上を含む、請求項２に記載のデジタルハイブリッドモード電力増幅器システム。
［請求項７］
前記デジタルフィールドプログラマブルゲートアレイは、前記電力増幅器の非対称ひずみを生成することにより前記電力増幅器部分の非線形性及びメモリ効果の双方をアダプティブに補償するプリディストーションを与える、請求項２に記載のデジタルハイブリッドモード電力増幅器システム。
［請求項８］
前記デジタルフィールドプログラマブルゲートアレイは、前記電力増幅器の温度変化に起因する線形性変動を安定化させるべく前記電力増幅器の最適ゲートバイアス電圧を決定する適応アルゴリズムを含む、請求項２に記載のデジタルハイブリッドモード電力増幅器システム。
［請求項９］
前記電力増幅器部分は、前記ＤＨＭＡシステムの効率を最大にするべく、ドハティと、エンベロープエリミネーション及びレストレーションと、エンベロープトラッキングと、エンベロープフォローイングと、非線形コンポーネント使用線形増幅とを含む効率ブースト手法のグループのうちの少なくとも一つを用いる、請求項３に記載のデジタルハイブリッドモード電力増幅器システム。
［請求項１０］
波高因子低減によって前記電力増幅器部分の出力においてクリッピングされた信号から生じた帯域内ひずみが、前記デジタル部分に応答するＤＡＣ及びＵＰＣにより補償される、請求項１に記載のデジタルハイブリッドモード電力増幅器システム。
［請求項１１］
隣接チャンネル電力を検出するべくメインチャンネル信号のロケーションをサーチすることと、
評価関数として隣接チャンネル電力値又は隣接チャンネル電力比を使用することによる評価、回転、伸張、及び収縮を含む多方向性サーチアルゴリズムに基づいて係数を抽出することと
を含む、本発明のＤＨＭＰＡシステムにおいてプリディストーションの係数を更新する方法。
別表Ｉ
用語集
ＡＣＬＲ  隣接チャンネル漏洩比（Adjacent Channel Leakage Ratio）
ＡＣＰＲ  隣接チャンネル電力比（Adjacent Channel Power Ratio）
ＡＤＣ  アナログデジタルコンバータ（Analog to Digital Converter）
ＡＱＤＭ  アナログ直交復調器（Analog Quadrature Demodulator）
ＡＱＭ  アナログ直交変調器（Analog Quadrature Modulator）
ＡＱＤＭＣ  アナログ直交復調器コレクタ（Analog Quadrature Demodulator Corrector）
ＡＱＭＣ  アナログ直交変調器コレクタ（Analog Quadrature Modulator Corrector）
ＢＰＦ  バンドパスフィルタ（Bandpass Filter）
ＣＤＭＡ  符号分割多重アクセス（Code Division Multiple Access）
ＣＦＲ  波高因子低減（Crest Factor Reduction）
ＤＡＣ  デジタルアナログコンバータ（Digital to Analog Converter）
ＤＥＴ  検出器（Detector）
ＤＨＭＰＡ  デジタルハイブリッドモード電力増幅器（Digital Hybrid Mode Power Amplifier）
ＤＤＣ  デジタルダウンコンバータ（Digital Down Converter）
ＤＮＣ  ダウンコンバータ（Down Converter）
ＤＰＡ  ドハティ電力増幅器（Doherty Power Amplifier）
ＤＱＤＭ  デジタル直交復調器（Digital Quadrature Demodulator）
ＤＱＭ  デジタル直交変調器（Digital Quadrature Modulator）
ＤＳＰ  デジタル信号処理（Digital Signal Processing）
ＤＵＣ  デジタルアップコンバータ（Digital Up Converter）
ＥＥＲ  エンベロープエリミネーション及びレストレーション（Envelope Elimination and Restoration）
ＥＦ  エンベロープフォローイング（Envelope Following）
ＥＴ  エンベロープトラッキング（Envelope Tracking）
ＥＶＭ  誤差ベクトル振幅（Error Vector Magnitude）
ＦＦＬＰＡ  フィードフォワード線形電力増幅器（Feedforward Linear Power Amplifier）
ＦＩＲ  有限インパルス応答（Finite Impulse Response）
ＦＰＧＡ  フィールドプログラマブルゲートアレイ（Field-Programmable Gate Array）
ＧＳＭ（登録商標）  移動体通信用グローバルシステム（Global System for Mobile communications）
Ｉ−Ｑ  同相／直交（In-phase/Quadrature）
ＩＦ  中間周波数（Intermediate Frequency）
ＬＩＮＣ  非線形コンポーネント使用線形増幅（Linear Amplification using Nonlinear Components）
ＬＯ  局所発振器（Local Oscillator）
ＬＰＦ  ローパスフィルタ（Low Pass Filter）
ＭＣＰＡ  マルチキャリア電力増幅器（Multi-Carrier Power Amplifier）
ＭＤＳ  多方向性サーチ（Multi-Directional Search）
ＯＦＤＭ  直交周波数分割多重（Orthogonal Frequency Division Multiplexing）
ＰＡ  電力増幅器（Power Amplifier）
ＰＡＰＲ  ピーク対平均電力比（Peak-to-Average Power Ratio）
ＰＤ  デジタルベースバンドプリディストーション（Digital Baseband Predistortion）
ＰＬＬ  位相ロックループ（Phase Locked Loop）
ＱＡＭ  直交振幅変調（Quadrature Amplitude Modulation）
ＱＰＳＫ  直交位相シフトキーイング（Quadrature Phase Shift Keying）
ＲＦ  高周波数（Radio Frequency）
ＳＡＷ  表面弾性波フィルタ（Surface Acoustic Wave Filter）
ＵＭＴＳ  ユニバーサル移動体通信システム（Universal Mobile Telecommunications System）
ＵＰＣ  アップコンバータ（Up Converter）
ＷＣＤＭＡ  広帯域符号分割多重アクセス（Wideband Code Division Multiple Access）
ＷＬＡＮ  無線ローカルエリアネットワーク（Wireless Local Area Network）
【図１】
0005591106.tif 000002
【図２】
0005591106.tif 000003
【図３】
0005591106.tif 000004
【図４】
0005591106.tif 000005
【図５】
0005591106.tif 000006
【図６】
0005591106.tif 000007
【図７】
0005591106.tif 000008
【図８】
0005591106.tif 000009
【図９】
0005591106.tif 000010
【図１０】
0005591106.tif 000011