(57)【特許請求の範囲】
【請求項１】
ウエハ上にアレイ状に配列されたスパイラルコイルと、前記スパイラルコイルの外周端部から延出した外部電極と、前記外部電極に並列に配置され前記スパイラルコイルに接続される接続配線と、を有するスパイラル型のインダクタであって、
前記接続配線は、
一のインダクタの接続配線と、一のインダクタから前記外部電極の延出した方向に対して垂直方向にある他のインダクタの外部電極と、の間隔と、
前記インダクタの電気的特性を検査するシグナル端子と、前記シグナル端子から前記垂直方向に一定の間隔を置いて配置されたグランド端子と、の間隔と、が互いに等しくなる位置に配置されたことを特徴とするスパイラル型のインダクタ。
【請求項２】
前記スパイラルコイルの中心端部には中心電極を有し、
前記インダクタの前記垂直方向の配列は、
前記シグナル端子を前記一のインダクタの中心電極に接触したときに前記グランド端子が前記他のインダクタのスパイラルコイルと接触可能な位置となる間隔を有することを特徴とする請求項１に記載のスパイラル型のインダクタ。
【請求項３】
前記インダクタを、前記シグナル端子及び前記グランド端子の接触位置を残して樹脂封止したことを特徴とする請求項１または２に記載のスパイラル型のインダクタ。
【請求項４】
ウエハ上にアレイ状に配列されたスパイラルコイルと、前記スパイラルコイルの外周端部から延出した外部電極と、を有するスパイラル型のインダクタを、
検査用のシグナル端子と、前記シグナル端子から前記外部電極の延出した方向に対して垂直方向に一定の間隔を置いて配置されたグランド端子によりその電気的特性を検査する方法であって、
前記ウエハ上に、前記外部電極に並列に配置され、前記スパイラルコイルに接続する接続配線を形成し、
前記接続配線は、
一のインダクタの接続配線と、一のインダクタから前記外部電極の延出した方向に対して垂直方向にある他のインダクタの外部電極と、の間隔と、
前記インダクタの電気的特性を検査するシグナル端子と、前記グランド端子と、の間隔と、が互いに等しくなる位置に配置し、
前記シグナル端子は、
前記一のインダクタの外部電極に接触させ、
前記グランド端子は、
前記他のインダクタの接続配線に接触させることを特徴とするスパイラル型のインダクタの電気的特性の測定方法。
【請求項５】
前記スパイラルコイルの中心端部に中心電極を形成し、
前記インダクタは、
前記シグナル端子を前記一のインダクタの中心電極に接触したときに前記グランド端子が前記他のインダクタのスパイラルコイルと接触可能な位置となる間隔で前記垂直方向に配列したことを特徴とする請求項４に記載のスパイラル型のインダクタの電気的特性の検査方法。
【請求項６】
前記インダクタを、前記シグナル端子及び前記グランド端子の接触位置を残して樹脂封止したのちに、前記シグナル端子及び前記グランド端子をそれぞれ前記インダクタに接触させることを特徴とする請求項４または５に記載のスパイラル型のインダクタの電気的特性の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップに一体型に形成されるスパイラル型のインダクタにおいてウエハから
のチップの個片化数を増大させ、かつ個片化前のインダクタの電気的特性の検査を可能と
する技術に関する。
【背景技術】
【０００２】
近年、ウエハレベルチップサイズパッケージ（ＷＣＳＰ）と呼ばれる半導体チップの能
動面上に樹脂層を形成し、その上に配線を形成し、配線上に外部端子を形成したパッケー
ジが開発されている。
【０００３】
図４に従来技術に係るＷＣＳＰ構造１００を製造するための基本工程について示す。Ｗ
ＣＳＰ構造１００を製造するための基本工程は、まず（１）Ｓｉ等の半導体基板１０２上
にＳｉＯ２やＳｉＮ等で保護膜１０４（パッシベーション膜）を積層し、（２）保護膜１
０４の上にポリイミド等の絶縁樹脂層１０６をパターニングし、（３）絶縁樹脂層１０６
上にＴｉＷ等を材料としたスパッタリングによりシード層１０８を積層し、（４）シード
層１０８上にＣｕ等を材料としたスパッタリングにより配線の基層１１０を積層し、（５
）配線１１４の配置に対応した位置において配線１１４を形成するためのメッキレジスト
１１２をパターニングし、（６）Ｃｕ等を材料として配線の基層１１０上に電界メッキに
より配線１１４を積層し、（７）メッキレジスト１１２を剥離して配線の基層１１０の露
出した部分をエッチングにより除去し、（８）シード層１０８の露出した部分をエッチン
グにより除去し、（９）ポリイミド樹脂等を用いた絶縁樹脂層１１６（ソルダーレジスト
層）を積層する。なお１層目の上に２層目を積層する場合は、（９）のソルダーレジスト
層上において（３）から（９）までの工程を繰り返せばよい。
【０００４】
図５に従来技術に係るＷＣＳＰ構造１００を示す。ＷＣＳＰ構造１００は半導体チップ
１１８の能動面１２０上に積層され、能動面１２０上の電極１２２を再配置して半導体チ
ップ１１８を実装する実装基板（不図示）上の電極（不図示）との電気的接続を行うもの
である。ＷＣＳＰ構造１００は半導体チップ１１８の能動面１２０において、ＳｉＯ２や
ＳｉＮ等で形成され電極１２２を露出するようにパターニングされたパッシベーション膜
１２４、ポリイミド等で形成され電極１２２を露出するようにパターニングされた１層目
の絶縁層１２６、Ｃｕ等の材料を用いてスパッタリング等により形成し能動面１２０上の
電極１２２と接続する１層目の配線１２８、ポリイミド等で形成され１層目の配線の一部
を露出するようにパターニングされた２層目の絶縁層１３０、１層目の配線１２８と電気
的に接続し能動面１２０上の電極１２２の再配置を行う２層目の配線１３２、の順に積層
される。またフェースダウンボンディングを行う場合は、２層目の配線１３２上の適当な
位置に半田ボール１３４を接続し、また必要に応じて２層目の配線１３２を樹脂封止する
ためのソルダーレジスト層１３８を積層している。
【０００５】
ここで、２層目の絶縁層１３０を形成する場合は、１層目の配線１２８の一部を露出さ
せるようにパターニングし、２層目の絶縁層１３０に凹部１３０ａを形成する。そして２
層目の配線１３２を形成すると同時に、凹部１３０ａの内壁に形成され第１層の配線１２
８及び第２層の配線１３２に接続する貫通配線１３６を形成している。
【０００６】
このような構成を有することにより、能動面１２０上の電極１２２は、１層目の配線１
２８、貫通配線１３６、２層目の配線１３２（半田ボール１３４）を介して、実装基板上
の電極（不図示）の配置に対応した再配置を行いつつ実装基板上の電極（不図示）と電気
的に接続することができる。
【０００７】
このようなＷＣＳＰ構造のもと、特許文献１乃至３においては樹脂層の配線と干渉しな
い位置にスパイラル状の配線からなるスパイラル型のインダクタを有する構造が開示され
ている。ここで、インダクタを有するＷＣＳＰ構造のチップを量産する場合、一つのウエ
ハ上にＷＣＳＰ構造をアレイ状に並べた態様で複数形成し、ダイシングしてＷＣＳＰ構造
のチップを個片化している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１０５４６２号公報
【特許文献２】特開２００２−２１６０９３号公報
【特許文献３】特許第３２５３９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このようなＷＣＳＰ構造の技術を応用して基板上にインダクタを形成し、このインダク
タをチップ部品として提供することが可能である。一方、インダクタをチップ部品として
提供する場合、出荷に際しては、その部品に係るインダクタの電気的特性を計測、保証し
て出荷する必要がある。しかし、１００ＭＨｚ以上の高周波で、保証のための計測を行う
ためには別途計測のためのパターンをウエハ上に形成する必要があり、このようなパター
ンによりインダクタ部品を肥大化させる原因となる。
【００１０】
そこで本発明は、インダクタ部品を肥大化することなくインダクタの電気的特性の検査
を可能とするスパイラル型のインダクタ、およびその電気的特性の検査方法を提供するこ
とを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の
適用例として実現することが可能である。
［適用例１］ウエハ上にアレイ状に配列されたスパイラルコイルと、前記スパイラルコ
イルの外周端部から延出した外部電極と、前記外部電極に並列に配置され前記スパイラル
コイルに接続される接続配線と、を有するスパイラル型のインダクタであって、前記接続
配線は、一のインダクタの接続配線と、一のインダクタから前記外部電極の延出した方向
に対して垂直方向にある他のインダクタの外部電極と、の間隔と、前記インダクタの電気
的特性を検査するシグナル端子と、前記シグナル端子から前記垂直方向に一定の間隔を置
いて配置され前記シグナル端子に接続されたグランド端子と、の間隔と、が互いに等しく
なる位置に配置されたことを特徴とするスパイラル型のインダクタ。
【００１２】
上記構成により、一のインダクタの電気的特性の検査において他のインダクタをグラン
ドパターンとして用いることができる。さらに、接続配線の長手方向に対して垂直方向の
インダクタの配列間には接続配線は配置されないので、前記垂直方向のインダクタの配列
間隔を狭めることが可能となり、ウエハ上の個片化数を増大させたスパイラル型のインダ
クタとなる。
【００１３】
［適用例２］前記スパイラルコイルの中心端部には中心電極を有し、前記インダクタの
前記垂直方向の配列は、前記シグナル端子を前記一のインダクタの中心電極に接触したと
きに前記グランド端子が前記他のインダクタのスパイラルコイルと接触可能な位置となる
間隔を有することを特徴とする適用例１に記載のスパイラル型のインダクタ。
【００１４】
上記構成により、シグナル端子とグランド端子をそれぞれ有する一対のプローブを用い
、一方のプローブを外部電極及び接続配線に、他方のプローブを中心電極及びスパイラル
配線に、同時に接触させることができ、各プローブのグランド端子の電位を一致させるこ
とができる。したがって電気的特性の測定誤差が抑制されたスパイラル型のインダクタと
なる。さらに前記一対のプローブは互いに同一の規格のものを用いることができるのでコ
ストを抑制することができる。
【００１５】
［適用例３］前記インダクタを、前記シグナル端子及び前記グランド端子の接触位置を
残して樹脂封止したことを特徴とする適用例１または２に記載のスパイラル型のインダク
タ。
上記構成により、個片化直前のインダクタの電気的特性を測定することができるので、
電気的特性の測定誤差がさらに抑制されたスパイラル型のインダクタとなる。
【００１６】
［適用例４］ウエハ上にアレイ状に配列されたスパイラルコイルと、前記スパイラルコ
イルの外周端部から延出した外部電極と、を有するスパイラル型のインダクタを、検査用
のシグナル端子と、前記シグナル端子から前記外部電極の延出した方向に対して垂直方向
に一定の間隔を置いて配置され前記シグナル端子に接続するグランド端子によりその電気
的特性を検査する方法であって、前記ウエハ上に、前記外部電極に並列に配置され、前記
スパイラルコイルに接続する接続配線を形成し、前記接続配線は、一のインダクタの接続
配線と、一のインダクタから前記外部電極の延出した方向に対して垂直方向にある他のイ
ンダクタの外部電極と、の間隔と、前記インダクタの電気的特性を検査するシグナル端子
と、前記グランド端子と、の間隔と、が互いに等しくなる位置に配置し、前記シグナル端
子は、前記一のインダクタの外部電極に接触させ、前記グランド端子は、前記他のインダ
クタの接続配線に接触させることを特徴とするスパイラル型のインダクタの電気的特性の
測定方法。
【００１７】
上記方法により、一のインダクタの電気的特性の検査において他のインダクタをグラン
ドパターンとして用いることができる。さらに、接続配線の長手方向に対して垂直方向の
インダクタの配列間には接続配線は配置されないので、前記垂直方向のインダクタの配列
間隔を狭めることが可能となり、ウエハ上の個片化数を増大させることができる。
【００１８】
［適用例５］前記スパイラルコイルの中心端部に中心電極を形成し、前記インダクタは
、前記シグナル端子を前記一のインダクタの中心電極に接触したときに前記グランド端子
が前記他のインダクタのスパイラルコイルと接触可能な位置となる間隔で前記垂直方向に
配列したことを特徴とする請求項４に記載のスパイラル型のインダクタの電気的特性の検
査方法。
【００１９】
上記方法により、シグナル端子とグランド端子をそれぞれ有する一対のプローブを用い
、一方のプローブを外部電極及び接続配線に、他方のプローブを中心電極及びスパイラル
配線に、同時に接触させることができ、各プローブのグランド端子の電位を一致させるこ
とができる。したがって電気的特性の測定誤差を抑制することができる。さらに前記一対
のプローブは互いに同一の規格のものを用いることができるのでコストを抑制することが
できる。
【００２０】
［適用例６］前記インダクタを、前記シグナル端子及び前記グランド端子の接触位置を
残して樹脂封止したのちに、前記シグナル端子及び前記グランド端子をそれぞれ前記イン
ダクタに接触させることを特徴とする請求項４または５に記載のインダクタの電気的特性
の測定方法。
上記方法により、個片化直前のインダクタの電気的特性を測定することができるので、
インダクタの電気的特性の測定誤差をさらに抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本実施形態に係るインダクタの模式図である。
【図２】本実施形態に係るインダクタの電気的特性の検査の模式図である。
【図３】本実施形態に係るインダクタと従来技術に係るインダクタの配列パターンの比較を示す模式図である。
【図４】従来技術に係るＷＣＳＰ構造を製造するための基本工程を示す模式図である。
【図５】従来技術に係るＷＣＳＰ構造を示す模式図である。
【発明を実施するための形態】
【００２２】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記
載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限
り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【００２３】
図１に本実施形態のスパイラル型のインダクタの模式図を示す。図１（ａ）は平面図、
図１（ｂ）は図１（ａ）のＡ´−Ａ線断面図である。本実施形態に係るスパイラル型のイ
ンダクタは、ウエハ１２上にアレイ状に配列されたスパイラルコイル１６と、前記スパイ
ラルコイル１６の外周端部から延出した外部電極２０と、前記外部電極２０に並列に配置
され前記スパイラルコイル１６に接続される接続配線２２と、を有するスパイラル型のイ
ンダクタ１０であって、前記接続配線２２は、一のインダクタ１０ａの接続配線２２と、
一のインダクタ１０ａから前記外部電極２０の延出した方向に対して垂直方向にある他の
インダクタ１０ｂの外部電極２０と、の間隔と、前記インダクタ１０の電気的特性を検査
するシグナル端子２６と、前記シグナル端子２６から前記垂直方向に一定の間隔を置いて
配置され前記シグナル端子２６に接続されたグランド端子２８と、の間隔と、が互いに等
しくなる位置に配置されたものである。
【００２４】
さらに、前記スパイラルコイル１６の中心端部には中心電極１８を有し、前記インダク
タ１０の前記垂直方向の配列は、前記シグナル端子２６を前記一のインダクタ１０ａの中
心電極１８に接触したときに前記グランド端子２８が前記他のインダクタ１０ｂのスパイ
ラルコイル１６と接触可能な位置となる間隔を有するものである。
【００２５】
よって上記構成による、本実施形態に係るスパイラル型のインダクタ１０の電気的特性
の検査方法は、ウエハ１２上にアレイ状に配列されたスパイラルコイル１６と、前記スパ
イラルコイル１６の外周端部から延出した外部電極２０と、を有するスパイラル型のイン
ダクタ１０を、検査用のシグナル端子２６と、前記シグナル端子２６から前記外部電極２
０の延出した方向に対して垂直方向に一定の間隔を置いて配置され前記シグナル端子２６
に接続するグランド端子２８によりその電気的特性を検査する方法であって、前記ウエハ
１２上に、前記外部電極２０に並列に配置され、前記スパイラルコイル１６に接続する接
続配線２２を形成し、前記接続配線２２は、一のインダクタ１０ａの接続配線２２と、一
のインダクタ１０ａから前記外部電極２０の延出した方向に対して垂直方向にある他のイ
ンダクタ１０ｂの外部電極２０と、の間隔と、前記インダクタ１０の電気的特性を検査す
るシグナル端子２６と、前記グランド端子２８と、の間隔と、が互いに等しくなる位置に
配置し、前記シグナル端子２６は、前記一のインダクタ１０ａの外部電極２０に接触させ
、前記グランド端子２８は、前記他のインダクタ１０ｂの接続配線２２に接触させるもの
である。
【００２６】
さらに、前記スパイラルコイル１６の中心端部に中心電極１８を形成し、前記インダク
タ１０は、前記シグナル端子２６を前記一のインダクタ１０ａの中心電極１８に接触した
ときに前記グランド端子２８が前記他のインダクタ１０ｂのスパイラルコイル１６と接触
可能な位置となる間隔で前記垂直方向に配列したものである。
【００２７】
ウエハ１２は、Ｓｉ等で形成されたベアな板材、または集積回路（不図示）がパターニ
ングされたものが用いられる。集積回路（不図示）を有するウエハ１２においては、集積
回路（不図示）の電極が形成された能動面にＳｉＯ２やＳｉＮ等でパッシベーション膜（
不図示）が形成され、前記パッシベーション膜上にポリイミド等で形成された絶縁層１４
が形成され、そして前記絶縁層上にスパイラル型のインダクタ１０が形成される。
【００２８】
ウエハ１２は、インダクタ１０の配列単位ごとにダイシングして個片化されて半導体チ
ップとなり、インダクタ１０は半導体チップと一体化して形成される。なお本実施形態に
おいては能動面に形成された電極、実装基板に接続する配線等は従来技術で述べたＷＣＳ
Ｐ構造の場合と同様なので、説明および図面での記載を省略する。
【００２９】
インダクタ１０を構成するスパイラルコイル１６は絶縁層上に形成され、すなわち上述
のパッシベーション膜（不図示）及び絶縁層１４を介してウエハ１２上にアレイ状に形成
され、インダクタンスを発生させるものである。スパイラルコイル１６は、スパイラルコ
イル１６の中心端部に形成された中心電極１８、スパイラルコイル１６の外周端部から延
出した外部電極２０、外部電極２０と並列に配置されスパイラルコイル１６に接続する接
続配線２２と一体に形成され、これらは主にＣｕ等のメッキのパターニングにより形成さ
れる。スパイラルコイル１６は矩形（円形でもよい）の渦巻き形状を有しており、その中
心端部には中心電極１８が形成され、また外周端部からスパイラルコイル１６の配列方向
（Ｘ方向）に延出した外部電極２０が形成されている。そして中心電極１８と外部電極２
０は配列方向（Ｘ方向）上で一直線上に並んで配置される。またインダクタ１０は、個片
化前に後述の第１プローブ２４、第２プローブ３０を用いて、インダクタンスやＱ値等の
電気的特性が検査される。
【００３０】
図２に本実施形態に係るインダクタの電気的特性の検査の模式図を示す。図２（ａ）は
側面図、図２（ｂ）は斜視図である。インダクタ１０の電気的特性の検査は、インダクタ
１０がアレイ上に形成されたウエハ１２をＸＹＺステージ３６上に配置し、その位置が固
定台３８により固定された第１プローブ２４及び第２プローブ３０を用いて検査する。ま
た各プローブは測定器（不図示）に接続され、測定器（不図示）はインダクタ１０からの
インダクタンスやＱ値を検査するための信号をインダクタ１０に出力するとともに、イン
ダクタ１０からの応答信号が入力される。
【００３１】
ＸＹＺステージ３６によりウエハ１２をＸＹ方向に移動させるときは、各プローブの高
さ位置から低い方向（−Ｚ方向）にウエハ１２を移動させた上で行い、所定の位置に移動
させたのち各プローブの高さ位置の方向（＋Ｚ方向）に移動させ、各プローブを配列され
たインダクタ１０のいずれかに接触させる。ＸＹ方向の移動はインダクタ１０の配列方向
にその配列間隔で順次移動させることより行う。そして、本実施形態においては一のイン
ダクタ１０ａ（図１参照）の電気的特性を測定する際に接続配線２２の長手方向に垂直な
方向（Ｙ方向）にある他のインダクタ１０ｂ（図１参照）をグランドパターンとして用い
る。
【００３２】
図１に示すように、第１プローブ２４、第２プローブ３０は、それぞれシグナル端子２
６、３２と、前記シグナル端子２６、３２と一定の間隔を有して配置され前記シグナル端
子２６、３２と接続されるグランド端子２８、３４とを有する。第１プローブ２４及び第
２プローブ３０は、それぞれ外部電極２０の延出方向、すなわち接続配線２２の長手方向
（Ｘ方向）に垂直な方向（Ｙ方向）にシグナル端子２６、３２とグランド端子２８、３４
との間に一定の間隔を設けてあり、その間隔は互いに等しく設計されている。また第１プ
ローブ２４のシグナル端子２６、第２プローブ３０のシグナル端子３２は、接続配線２２
の長手方向（Ｘ方向）に互いに一直線上に並ぶ位置に配置され、同様に第１プローブ２４
のグランド端子２８、第２プローブ３０のグランド端子３４は、接続配線２２の長手方向
（Ｘ方向）に互いに一直線上に並ぶ位置に配置される。
【００３３】
また検査時において第１プローブ２４のシグナル端子２６は一のインダクタ１０ａの外
部電極２０に接触する。よって、接続配線２２は、一のインダクタ１０ａの接続配線２２
と、一のインダクタ１０ａから前記外部電極２０の延出した方向（Ｘ方向）に対して垂直
方向（Ｙ方向）にある他のインダクタ１０ｂの外部電極２０と、の間隔と、インダクタ１
０の電気的特性を検査するシグナル端子２６と、前記シグナル端子２６から前記垂直方向
に一定の間隔を置いて配置され前記シグナル端子２６に接続されたグランド端子２８と、
の間隔と、が互いに等しくなる位置に配置される。これにより第１プローブ２４のシグナ
ル端子２６を一のインダクタ１０ａの外部電極２０に接触させると、第１プローブ２４の
グランド端子２８は他のインダクタ１０ｂの接続配線２２に接触することができる。
【００３４】
さらに、第２プローブ３０のシグナル端子３２は一のインダクタ１０ａの中心電極１８
に接触する。よってインダクタ１０の垂直方向（Ｙ方向）の配列は、シグナル端子３２を
一のインダクタ１０ａの中心電極１８に接触したときにグランド端子３４が他のインダク
タ１０ｂのスパイラルコイル１６と接触可能な位置となる間隔を有する必要がある。これ
により第２プローブ３０のシグナル端子３２を一のインダクタ１０ａの中心電極１８に接
触させると、第２プローブ３０のスパイラルコイル１６の接続配線２２の長手方向（Ｘ方
向）に平行な成分のいずれかに接触させることができる。
【００３５】
よって第１プローブ２４及び第２プローブ３０を一のインダクタ１０ａ及び他のインダ
クタ１０ｂにともに接触させると、第１プローブ２４のグランド端子２６、及び第２プロ
ーブ３０のグランド端子３４は接続配線２２及びスパイラルコイル１６を介して電気的に
接続され互いに同一の電位となる。そして第１プローブ２４のシグナル端子２６は一のイ
ンダクタ１０ａの外部電極２０に接触し、第２プローブ３０のシグナル端子３２は一のイ
ンダクタ１０ａの中心電極１８に接触するため一のインダクタ１０ａの電気的特性を検査
することができる。本実施形態では、インダクタ１０の中心電極１８及び外部電極２０は
Ｘ方向で互いに一直線上に並ぶように配置したので、接続配線２２の長手方向（Ｘ方向）
と、スパイラルコイル１６の接続配線２２の長手方向に平行な成分とが一直線上に並ぶよ
うに配置される。通常、接続配線２２はスパイラルコイル１６に対して一本接続すれば充
分であるが、プローブのシグナル端子とグランド端子との間隔の規格が変わった場合を考
慮して、図１（ａ）に示すようにスパイラルコイル１６のＸ方向の成分と一直線上に並ぶ
位置においてそれぞれ設けてもよい。
【００３６】
このように、シグナル端子２６、３２とグランド端子２８、３４をそれぞれ有する一対
のプローブ（第１プローブ２４、第２プローブ３０）を用い、一方のプローブ（第１プロ
ーブ２４）を一のインダクタ１０ａの外部電極及び他のインダクタ１０ｂの接続配線２２
に、他方のプローブ（第２プローブ３０）を一のインダクタ１０ａの中心電極１８及び他
のインダクタ１０ｂのスパイラルコイル１６に、同時に接触させることができ、各プロー
ブのグランド端子の電位を一致させることができる。したがって電気的特性の測定誤差が
抑制されたスパイラル型のインダクタとなる。さらに前記一対のプローブは互いに同一の
規格のものを用いることができるのでコストを抑制することができる。なお、第１プロー
ブ２４と第２プローブ３０は同じ間隔を有するため、第１プローブ２４のシグナル端子２
６を一のインダクタ１０ａの中心電極１８に接触したとき、第１プローブ２４のグランド
端子２８は他のインダクタ１０ｂのスパイラルコイル１６と接触可能である。
【００３７】
なお本実施形態においては、他のインダクタ１０ｂとして、一のインダクタ１０ａに隣
接したものを用いているが、各プローブのシグナル端子とグランド端子との間隔が大きい
場合、もしくは前記間隔の間にインダクタ１０がＹ方向で複数段有する場合には、Ｙ方向
において複数段離れた配列位置にあるインダクタ１０を用いてもよい。
【００３８】
ところで、図１（ｂ）に示すように、インダクタ１０の個片化前に配線の保護のため、
インダクタ１０を、シグナル端子２６、３２及びグランド端子２８、３４の接触位置を残
してソルダーレジスト層４０により樹脂封止している。よってこのようなインダクタ１０
の電気的特性の検査は、樹脂封止したのち、個片化前にシグナル端子２６、３２及びグラ
ンド端子２８、３４をそれぞれインダクタ１０に接触させることにより行う。これにより
個片化直前のインダクタ１０の電気的特性を測定することができるので、インダクタ１０
の電気的特性の測定誤差をさらに抑制することができる。
【００３９】
図３に本実施形態に係るインダクタと従来技術に係るインダクタの配列パターンの比較
を示す模式図である。図３（ａ）が本実施形態のインダクタ１０、図３（ｂ）が従来技術
のインダクタ４２である。図３（ａ）（ｂ）において破線で囲まれた領域の面積及び寸法
は互いに等しいものとする。従来技術におけるスパイラル型のインダクタ４２においては
、インダクタ４２のみならずプローブ用のグランドパターン４４を必要とするため、図３
（ｂ）に示すように、Ｙ方向の配列においてグランドパターン４４の厚みに相当する余分
な長さを必要とする。一方、本実施形態ではグランドパターン４４を必要としないので、
同一個数のインダクタを形成する場合においても従来技術の場合より少ない面積で形成す
ることが可能であり、また同一面積のウエハからは従来技術の場合より、より多くのイン
ダクタを配列させ、個片化することができる。
【符号の説明】
【００４０】
１０………インダクタ、１２………ウエハ、１４………絶縁層、１６………スパイラルコ
イル、１８………中心電極、２０………外部電極、２２………接続配線、２４………第１
プローブ、２６………シグナル端子、２８………グランド端子、３０………第２プローブ
、３２………シグナル端子、３４………グランド端子、３６………ＸＹＺステージ、３８
………固定台、４０………ソルダーレジスト層、４２………インダクタ、４４………グラ
ンドパターン、１００………ＷＣＳＰ構造、１０２………半導体基板、１０４………保護
膜、１０６………絶縁樹脂層、１０８………シード層、１１０………配線の基層、１１２
………メッキレジスト、１１４………配線、１１６………絶縁樹脂層、１１８………半導
体チップ、１２０………能動面、１２２………電極、１２４………パッシベーション膜、
１２６………１層目の絶縁層、１２８………１層目の配線、１３０………２層目の絶縁層
、１３２………２層目の配線、１３４………半田ボール、１３６………貫通配線、１３８
………ソルダーレジスト層。
【図２】
0005509746.tif 000002
【図１】
0005509746.tif 000003
【図３】
0005509746.tif 000004
【図４】
0005509746.tif 000005
【図５】
0005509746.tif 000006