(57)【特許請求の範囲】
【請求項１】
マトリックスに配置されたエレクトロクロミック画素デバイスを含んでなるディスプレイ配置を製造するための方法であって、
プラスチックを含んでなる連続した絶縁層（３０８）を備える工程であって、該層が該ディスプレイ配置のための担体を形成する、工程；並びに
任意の順序で：
該絶縁層内に通路（３１２）を備える工程；
該通路内に電子伝導体（３０７）を備える工程；
上記絶縁層の第１の面に第１の制御層（３０９）を備える工程；
該第１の制御層とイオン接触している、固化電解質の第３の制御層（３１０）を設ける工程；
上記絶縁層の第２の面に第１の画素層（３０６）を備える工程；
該第１の画素層とイオン接触している、固化電解質の第３の画素層（３０５）を設ける工程；
上記第３の制御層とイオン接触している第２の制御層（３１１）を配置する工程であって、第１及び第２の制御層の一方が、電子伝導性及び電気化学的にアクティブであり、他
方が、そのレドックス状態の変化を通じて、その電子伝導率を電気化学的に変える能力を有する、電気化学的にアクティブな有機材料のものが配置される、工程；
上記第３の画素層とイオン接触している第２の画素層（３０４）を配置する工程であって、第１及び第２の画素層の一方が、電子伝導性及び電気化学的にアクティブであり、他方の画素層が、エレクトロクロミックな及び電気化学的にアクティブな有機材料のものが配置される、工程、
を含み、
それにより上記通路内の電子伝導体が、該第１の制御層及び第１の画素層と電子接触し、そして
上記連続した絶縁層が、上記画素デバイスの各々１つの絶縁層を形成する、
上記方法。
【請求項２】
前記絶縁層内に通路を備える前記工程が、レーザー技術によって、好ましくはレーザー・ドリリングによって、行われる、請求項１に記載の方法。
【請求項３】
ディスプレイ配置を製造するための前記方法が、印刷可能ディスプレイ配置を製造するための方法であり、
プラスチックを含んでなる連続した絶縁層を備える前記工程が、プラスチックを含んでなる、可撓性の連続した絶縁層を備えることを含み、そして
電子伝導体を備える前記工程、第１の制御層を備える前記工程、及び第１の画素層を備える前記工程が、印刷技術によって行われる、
請求項１又は２に記載の方法。
【請求項４】
第３の制御層を備える前記工程、及び第３の画素層を備える前記工程が、印刷技術によって行われる、請求項３に記載の方法。
【請求項５】
前記第３の制御層とイオン接触している第２の制御層を配置する前記工程、及び前記第３の画素層とイオン接触している第２の画素層を配置する前記工程が、積層プロセスによって行われる、請求項１〜４のいずれか１項に記載の方法。
【請求項６】
前記担体が、自己支持型である、請求項１〜５のいずれか１項に記載の方法。
【請求項７】
マトリックスに配置された、複数のエレクトロクロミック画素デバイス（１０１）を含んでなるディスプレイ配置であって、各画素デバイス（１０１）が：
・画素素子（１０２）であって：
−エレクトロクロミックな及び電気化学的にアクティブな有機材料のものが配置される、第１の画素層（１０４）、
−該第１の画素層（１０４）に面し、かつ電気伝導性で及び電気化学的にアクティブな材料のものが配置される、第２の画素層（１０６）、
−空間的に該第１及び第２の画素層（１０４，１０６）の間に、かつ該第１及び第２の画素層（１０４，１０６）とイオン接触して配置される、固化電解質のものが配置される、第３の画素層（１０５）、
を含んでなる、画素素子、
・制御素子（１０３）であって：
−そのレドックス状態の変化を通じて、その電子伝導率を電気化学的に変える能力を有する、電気化学的にアクティブな有機材料のものが配置される、第１の制御層（１０９）、
−電気伝導性で及び電気化学的にアクティブな材料のものが配置される、第２の制御層（１１１）、
−空間的に該第１及び第２の制御層（１０９，１１１）の間に、かつ該第１及び第
２の制御層（１０９，１１１）とイオン接触をして配置される、固化電解質のものが配置される、第３の制御層（１１０）、
を含んでなり、
ここで、該第１の画素層に垂直な観察方向に沿って見ると、該制御素子（１０３）は、上記第１の画素層（１０４）の後に配置される、制御素子、
・上記画素素子（１０２）及び該制御素子（１０３）の間に配置される、絶縁層（１０８）であって、上記絶縁層が、通路（１１２）及び上記通路内に配置された電子伝導体（１０７）を含み、上記電子伝導体が、上記絶縁層に最も隣接し上記第１の制御層（１０９）と電子接触をしている上記第１又は第２の画素層（１０４，１０６）のそれと、電子接触をしている、絶縁層、
を含んでなり、
ここで、上記ディスプレイ配置が、少なくとも１０μｍの厚さを有し、上記複数のエレクトロクロミック画素デバイスの各々の上記絶縁層を形成する、プラスチックを含んでなる絶縁材料の連続した層を含む、上記ディスプレイ配置。
【請求項８】
絶縁材料の前記連続した層が、自己支持型である、請求項７に記載のディスプレイ配置。
【請求項９】
絶縁材料の前記連続した層が、連続したプラスチック層である、請求項７又は８に記載のディスプレイ配置。
【請求項１０】
絶縁材料の前記連続した層が、可撓性である、請求項７〜９のいずれか１項に記載のディスプレイ配置。
【請求項１１】
絶縁材料の前記連続した層の厚さが少なくとも２０μｍである、請求項７〜１０のいずれか１項に記載のディスプレイ配置。
【請求項１２】
絶縁材料の前記連続した層の厚さが少なくとも５０μｍである、請求項７〜１０のいずれか１項に記載のディスプレイ配置。
【請求項１３】
絶縁材料の前記連続した層の厚さが、最大２００μｍである、請求項７〜１０のいずれか１項に記載のディスプレイ配置。
【請求項１４】
絶縁材料の前記連続した層の厚さが、最大１５０μｍである、請求項７〜１３のいずれか１項に記載のディスプレイ配置。
【請求項１５】
絶縁材料の前記連続した層の厚さが、最大１００μｍである、請求項７〜１３のいずれか１項に記載のディスプレイ配置。
【請求項１６】
前記画素素子（１０２）と前記制御素子（１０３）の層が、実質的に平行に配置される、請求項７〜１５のいずれか１項に記載のディスプレイ配置。
【請求項１７】
前記第１の制御層（１０９）に垂直な観察方向から見て、前記通路（１０７）が、該第１の制御層（１０９）の前に配置される、請求項７〜１６のいずれか１項に記載のディスプレイ配置。
【請求項１８】
各々が、前記第３の制御層（１１０）とイオン接触している、前記第１の制御層の表面と前記第２の制御層の表面（１０９，１１１）が、同一方向を向いている、請求項７〜１７のいずれか１項に記載のディスプレイ配置。
【請求項１９】
前記第１の制御層（１０９）の少なくとも一部分が、前記第２の制御層（１１１）の方を向いている、請求項７〜１７のいずれか１項に記載のディスプレイ配置。
【請求項２０】
前記通路（１１２）が、１０μｍ2と２ｍｍ2の間の断面積を有する、請求項７〜１９のいずれか１項に記載のディスプレイ配置。
【請求項２１】
前記第３の画素層（１０５）の断面積が、前記第３の制御層（１１０）の断面積より少なくとも５倍大きい、請求項７〜２０のいずれか１項に記載のディスプレイ配置。
【請求項２２】
前記第２の画素層（１０６）の断面積が、前記第３の制御層（１１０）の断面積より少なくとも５倍大きい、請求項７〜２１のいずれか１項に記載のディスプレイ配置。
【請求項２３】
前記第３の制御層（１１０）の断面積が、前記第３の制御層（１１０）に隣接した、前記通路（１１２）の開口部面積に等しいか、又はより大きい、請求項７〜２２のいずれか１項に記載のディスプレイ配置。
【請求項２４】
前記電子伝導体（１０７）が、印刷によって、前記通路（１１２）内に配置可能な材料のものが配置される、請求項７〜２３のいずれか１項に記載のディスプレイ配置。
【請求項２５】
前記電子伝導性材料が、電子伝導性ポリマー、炭素、不活性金属、及びこれらの組み合わせ、を含んでなるグループから選択される、請求項７〜２４のいずれか１項に記載のディスプレイ配置。
【請求項２６】
前記第１の制御層（１０９）の厚さが、０.０１〜０.５μｍの間である、請求項７〜２５のいずれか１項に記載のディスプレイ配置。
【請求項２７】
前記第１の制御層（１０９）の厚さが、０.１〜７μｍの間である、請求項７〜２５の
いずれか１項に記載のディスプレイ配置。
【請求項２８】
前記絶縁層（１０８）がプラスチック・フィルムから形成される、請求項７〜２７のいずれか１項に記載のディスプレイ配置。
【請求項２９】
前記絶縁層（１０８）がプラスチック・ホイルから形成される、請求項７〜２８のいずれか１項に記載のディスプレイ配置。
【請求項３０】
前記第１の画素層（１０４）、第２の画素層（１０６）、第１の制御層（１０９）、及び第２の制御層（１１１）の少なくとも１つが、電気伝導性ポリマーから形成される、請求項７〜２９のいずれか１項に記載のディスプレイ配置。
【請求項３１】
前記第１の画素層（１０４）、第２の画素層（１０６）、第１の制御層（１０９）、及び第２の制御層（１１１）のすべてが、電気伝導性ポリマーから形成される、請求項７〜２９のいずれか１項に記載のディスプレイ配置。
【請求項３２】
前記第１の制御層（３０９）と前記第２の制御層（３１１）の間に配置された分離層（３１３，３１４）を含んでなり、該分離層が、上記第１の制御層（３０９）と前記第３の制御層（３１０）の間の接触エリアを画成している開口部分を有する、請求項７〜３１のいずれか１項に記載のディスプレイ配置。
【請求項３３】
前記複数のエレクトロクロミック画素デバイスの各々の前記画素層の１つを形成する、電子伝導性材料の連続した層を含んでなる、請求項７〜３２のいずれか１項に記載のディ
スプレイ配置。
【請求項３４】
前記ディスプレイ配置が、アクティブにアドレスされる、請求項７〜３３のいずれか１項に記載のディスプレイ配置。
【請求項３５】
マトリックスに配置されたエレクトロクロミック画素デバイス（１０１）であって、各画素デバイスが以下：
・画素素子（１０２）であって：
−エレクトロクロミックな及び電気化学的にアクティブな有機材料のものが配置される、第１の画素層（１０４）、
−該第１の画素層（１０４）に面し、かつ電気伝導性であり、電気化学的にアクティブな材料のものが配置される、第２の画素層（１０６）、
−空間的に該第１及び第２の画素層（１０４，１０６）の間に、かつ該第１及び第２の画素層（１０４，１０６）とイオン接触をして配置される、固化電解質から成る第３の画素層（１０５）、
を含んでなる、画素素子、
・制御素子（１０３）であって：
−そのレドックス状態の変化を通じて、その電子伝導率を電気化学的に変える能力を有する、電気化学的にアクティブな有機材料のものが配置される、第１の制御層（１０９）、
−電気伝導性及び電気化学的にアクティブな材料のものが配置される、第２の制御層（１１１）、
−該第１と第２の制御層（１０９，１１１）の間に、かつ該第１及び第２の制御層（１０９，１１１）とイオン接触をして配置される、固化電解質のものが配置される、第３の制御層（１１０）、
を含んでなり、
ここで、前記第１の画素層に垂直な観察方向に沿って見ると、該制御素子（１０３）が、上記第１の画素層（１０４）の後に配置される、制御素子、
・上記画素素子（１０２）及び該制御素子（１０３）の間に配置される、絶縁層（１０８）であって、上記絶縁層が、通路（１１２）及び上記通路内に配置された電子伝導体（１０７）を含み、上記電子伝導体が、上記絶縁層に最も隣接し上記第１の制御層（１０９）と電子接触をしている上記第１または第２の画素層（１０４，１０６）のそれと、電子接触をしている、絶縁層、
を含んでなる、エレクトロクロミック画素デバイス。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気化学的にアクティブな有機画素デバイスに、及び、特に、エレクトロクロミック材料に基づいた、印刷可能な、電気化学的にアクティブな画素デバイスに関わる。
【背景技術】
【０００２】
有機の、及び、電気化学的にアクティブな材料に基づいた、電気化学的画素デバイスが、例えば、一般文献１に記述されている。画素デバイスが、エレクトロクロミック・ディスプレイ・セルを備えた電気化学トランジスタを、横並びの配置に、組み合わせることにより、形成される。なおその上、電気化学トランジスタ、及び、エレクトロクロミック・ディスプレイ・セルは、ロール・ツー・ロール製造（roll-to-roll）方法で、製造が極めて費用効率が高く、簡易であるディスプレイを、横並び（side by side）の配置の組み合わせで、可能にする、同一の有機、及び、電気化学的にアクティブな材料から形成される。同様に、製造プロセスのコストと複雑さは、少ない印刷工程数と少ない材料の数のみが必要とされることによって、減少する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】P.Andersson et al., “Printable All-Organic Electrochromic Active-Matrix Displayes”, Advanced Functional Materials, volume 17, number 16, pp. 3074-3082(2007)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
記述されたディスプレイ・デバイスの欠点は、電気化学トランジスタに関わる。各画素デバイスの制御に関連するスイッチンング操作の間、電気化学トランジスタ素子は、色を変えるので、結果として、数多い画素デバイスで形成されたディスプレイの認識は、トランジスタからのエレクトロクロミック干渉によって乱されることがある。ディスプレイ配置内の各画素デバイスの、視認可能な全色変化部分は、電気化学トランジスタにより占められたエリアが、画素デバイスの色変化部分の使用可能エリアを制約しているということにより、同様に影響される。
【０００５】
上記の欠点に対処するため、電気化学的、及び、エレクトロクロミック材料の複数の積層からなる縦構造の製造を含む、代替の構築構成（architectural configuration）が提案された。しかし、その種の代替の構造設計は、さらになお、欠点を含む。最終製品において、確実に、異なった層を、互いに正しく配置するため、提案された構築構成が製造プロセスに必要とする、精度と安定性の要求を考慮した結果、実現には複雑過ぎる、及び、高すぎる製品となってしまうとして、その提案は退けられた。提案された構造は、質が悪く、機能信頼性が低いデバイスをもたらす、貧弱な構造安定性によっても、同様に退けられた。
【課題を解決するための手段】
【０００６】
本発明の目的は、上述の欠点を除去、又は、少なくとも、軽減すること、及び、画素デバイスの改善、及び、大量生産に適した画素デバイス構造を提供することである。
【０００７】
これらの、及び、他の目的は、独立クレームに提供された内容によって、満たされる。
本発明の好適な実施態様が、独立クレームに提示されている。
【０００８】
その第１の態様によると、本発明は、マトリックスに配置された、エレクトロクロミック画素デバイスを含んでなるディスプレイ配置を製作する方法に関わる。より詳細には、その方法は、
前記ディスプレイ配置のための、担体、又は、中間ユニット担体（middle unit carrier）を形成する、プラスチックを含んでなる、連続絶縁層を備えること、
及び、任意の順序で：
上記絶縁層内の通路を提供すること、
上記通路内の電気伝導体を提供すること、
上記絶縁層の第１の面に、第１の制御層を提供すること、及び／又は、取り付けること、
上記第１の制御層にイオン接触している固化電解質の電解質制御層を設けること、
上記絶縁層の第２の面に、第１の画素層を提供すること、及び／又は、取り付けること、
上記第１の画素層にイオン接触している固化電解質の電解質画素層を設けること；
上記電解質制御層にイオン接触している第２の制御層を配置することを含み、
ここで、上記第１と第２の制御層の一方が、導電性及び電気化学的にアクティブであり、他方が、そのレドックス状態の変化により、その電子伝導性を電気化学的に変える能力を有する、電気化学的にアクティブな有機材料からなり（arranged of）；
上記電解質画素層にイオン接触している第２の画素層を配置することを含み、
ここで、上記第１と第２の画素層の一方が、導電性及び電気化学的にアクティブであり、他方の画素層が、エレクトロクロミックな電気化学的にアクティブな有機材料からなっており、そして
上記通路内電子伝導体が、上記第１の制御層及び第１の画素層に電子接触し、上記連続絶縁層が、上記画素デバイスの１つ１つの絶縁層を形成するようになっている。
【０００９】
その第２の態様によると、本発明は、マトリックスに配置された、複数のエレクトロクロミック画素デバイスを含んでなる、ディスプレイ配置に関わり、画素デバイスの各々が、以下を含んでなり：
・−エレクトロクロミックな及び電気化学的にアクティブな有機材料から成る第１の画素層、
・−前記第１の画素層に面しており、電気的導電性のある、及び、電気化学的にアクティブな材料から成る第２の画素層、
・−前記第１と第２の画素層の間に、空間的に、イオン接触して、配置される固化電解質から成る、第３の画素層、を含んでなる、
・画素素子：
・−そのレドックス状態の変化により、その電子伝導度を電気化学的変える能力を有する、電気化学的にアクティブな、有機材料から成る第１の制御層、
・−電気的に伝導性で、電気化学的にアクティブな材料から成る、第２の制御層、
・−前記第１と第２の制御層の間に、イオン接触をして、配置される固化電解質から成る、第３の制御層、を含んでなり、
ここで、前記第１の画素層に垂直な観察方向に沿った前記制御素子は、前記第１の画素層の後ろに配置される、
・制御素子；
・前記画素素子及び前記制御素子の間に配置され、通路を含んでいる、絶縁層、及び
上記通路内に配置され、前記絶縁層とすぐ隣にあり、前記第１の制御層と電子接触している、前記第１の、又は、第２の画素層のそれと電子接触をしている、電子伝導体、
ここで、前記ディスプレイ配置は、少なくとも１０μｍの厚さを有し、前記複数のエレクトロクロミック画素デバイスの各々の前記絶縁層を形成する、プラスチックを含んでなる、絶縁材料から成る連続層を含む。
【００１０】
それの第３の態様によると、本発明は、
−エレクトロクロミックな及び電気化学的にアクティブな有機材料から成る第１の画素層、
−前記第１の画素層に面しており、電気的導電性のある、及び、電気化学的にアクティブな材料から成る第２の画素層、
−上記第１と第２の画素層の間に、空間的に、イオン接触して、配置される固化電解質から成る、第３の画素層、を含んでなる
・画素素子：
−そのレドックス状態の変化により、その電子伝導度を電気化学的変える能力を有する、電気化学的にアクティブな、有機材料から成る第１の制御層、
−電気的に伝導性のある、電気化学的にアクティブな材料から成る、第２の制御層、
−上記第１と第２の制御層の間に、空間的に、イオン接触をして、配置される固化電解質から成る、第３の制御層、を含んでなる、
・制御素子；
ここで、上記第１の画素層に垂直な観察方向に沿った前記制御素子が、上記第１の画素層の後ろに配置される；
・前記画素素子と前記制御素子との間に配置され、通路を含んでいる絶縁層、そして
上記通路内に配置され、前記絶縁層とすぐ隣にあり、前記第１の制御層と電子接触している、前記第１の、又は、第２の画素層のそれと電子接触をしている、電子伝導体、
を含んでなる、エレクトロクロミック画素デバイスに関わる。
【００１１】
その第４の態様によると、本発明は、エレクトロクロミック画素デバイスを製作する方法に関わり、エレクトロクロミック画素デバイスは、任意の、又は、以下の順序で：
絶縁層を提供すること、
上記絶縁層内の通路を提供すること、
上記通路内に電気伝導体を提供すること；
上記絶縁層の第１の面に第１の制御層を取り付けること、
前記、本発明の第１の態様に関連して導入された、第３の制御層に対応する、上記第１の制御層にイオン接触している固化電解質の電解質制御層を提供すること；
上記絶縁層の第２の面に、第１の画素層を取り付けること、
前記、本発明の第１の態様に関連して導入された、第３の画素層に対応する、上記第１の画素層とイオン接触している固化電解質の電解質画素層を提供すること；
第２の制御層を提供すること、
上記第２の制御層を、上記電解質制御層にイオン接触しているように配置すること、
ここで、上記第１と第２の制御層の一方が、電子伝導率及び電気化学的にアクティブであり、他方が、そのレドックス状態の変化により、その電子伝導率を電気化学的変える能力を有する、電気化学的にアクティブである、有機材料からなり；
第２の画素層を提供すること、
上記第２の画素層を、上記電解質画素層にイオン接触しているように配置すること、
ここで、上記第１と第２の画素層の一方は、電子伝導率及び電気化学的にアクティブであり、他方の画素層は、エレクトロクロミックであり、電気化学的にアクティブである、有機材料からなり；
及び、上記通路内の電子伝導体が、上記第１の制御層と第１の画素層とイオン接触するように、
含んでなる、エレクトロクロミック画素デバイスを製作する方法に関わる。
【００１２】
この出願において、術語、電解質制御層と第３の制御層とは、同一の技術的特性を表わすため、この出願において、交換可能に使用される。
【００１３】
この出願において、術語、電解質画素層と第３の画素層とは、同一の技術的特性を表わすため、この出願において、交換可能に使用される。
【００１４】
基本的に、本発明は、電子伝導体が備えられた通路を有する、担体層を提供することにより、層状デバイスを製造するために、印刷技術を使用することが出来るという見識に基づいている。それ故に、ずらりと並んだ画素デバイスの層状構造を製造するプロセスが、既知の方法と比較して、大幅に容易となる。
【００１５】
換言するならば、本発明は、層状構成において、重なり合って配置されている、制御素子、及び、エレクトロクロミック画素素子を含んでなる、エレクトロクロミック・デバイスの新規の構築構成の研究成果に基づいている。それ故に、本発明は、それが、画素デバイスのコンパクトな、安定した構造設計を提供すると言う点において、及び、画素デバイスの製造の間、簡素な、従来の印刷技術をも使用可能にすると言う点において、好都合である。また、製造上の複雑さを減らし、製造速度を増すことが出来る、構築構成によって、製造プロセスの位置合わせの要求を緩めることが出来る。
【００１６】
別の表現をするならば、１つの例によると、マトリックスに配置された、複数のエレクトロクロミック画素デバイスを含む、ディスプレイ・デバイス配置を製造する方法が開示されている。まず、電気伝導体のための通路を含んでなる、プラスチック絶縁層が提供される。この後、任意の順番で、電気伝導体が通路内に提供され、画素層が絶縁層の片面上に、配置、又は、印刷され、制御層が、絶縁層の残りの面上に配置、又は、印刷される。この方法によって、マトリックスに配置された、印刷エレクトロクロミック画素デバイスの製造が改善される。
【００１７】
本発明に関連して、術語「観察方向」は、画素デバイスに対する、観察者の眼からの、最上部画素層に垂直である、方向である。
【００１８】
本発明の画素素子に関して、画素素子は、画素の色を表わす、色変化層、及び、色変化層の電気化学反応に必要な、カウンター画素層を含む。当業者には明白なように、当業者は、当業者自身の希望に従って、色変化層を、上記カウンター画素層の前に、又は、上記カウンター画素層の後ろに、前記観察方向に沿って置くことを、例えば、選択することが出来る。明らかに、もし、色変化層をカウンター画素層の後ろに置くならば、カウンター画素層は、色変化材料の色変化が見えるように、好ましくは、透明、又は、半透明である。
【００１９】
上述の態様の実施態様が、より詳細に以下に述べられる。
【００２０】
一つの実施態様によると、画素素子の層と制御素子の層は、実質的に平行に配置される、例えば、デバイスの断面で測定された層間の傾きは、０°〜２°の間、又は、０°〜１°の間、又は、０°〜０．５°の間である。より詳細には、基材上に重なり合って配置されている、２つの完全に平らな層間の傾きは、層の表面に垂直な軸周りの、層の固有回転に関わらずに、いつも０°である。この配置は、エレクトロクロミック画素デバイスの堅牢な構造を提供し、それが、層状製造を含んでなる製造プロセスの使用を可能にするので、画素デバイスの製造において、好都合でもある。
【００２１】
一つの例によると、通路が、第１の制御層に垂直な前記観察方向に沿った、制御素子の前記第１の制御層の前に配置され、これにより、普通は、コンパクトな画素デバイスの構成が容易になる。通路が、代わりに、前記第１の制御層の側面に配置されている、他の実施態様では、例えば、絶縁層の第１の表面に平行な、伝導体、又は、電極を、上記第１の制御層を接続するために使用することが出来る。他の、伝導体の配置も可能である。制御素子が通路の側面に配置されている時、前記電子伝導体と前記第１の制御層との間、及び、上記電子伝導体と前記第１の画素層との間の電子接触を、上記第１の制御層、上記第１の画素層、及び／又は、上記電子伝導体と対照すると、異なった材料からなる電極、又は、伝導体によって提供することが出来る。
【００２２】
制御素子は横方向配置を有してよく、即ち、前記第３の制御層とイオン接触している、前記第１の制御層の表面と、上記第３の制御層とイオン接触している、前記第２の制御層の表面の双方が、同一の方向を向いている。換言するならば、前記第１の制御層と前記第２の制御層は、お互いの側面に配置されてよいが、しかし、必ずしも同一平面内ではない。なおその上、前記第１と第２の制御層は、前記電解質によって、橋渡しされている。横方向配置の一つの例によると、上記第１と第２の制御層は、共通平面内で、並んで配置されている。
【００２３】
制御素子は縦方向配置を有してよく、即ち、前記第３の制御層とイオン接触している、前記第１の制御層の表面と、上記第３の制御層とイオン接触している、前記第２の制御層の表面が、互いに向き合っている。換言するならば、前記第３の制御層は、前記第１の制御層と前記第２の制御層との間に、通常は、入れられているが、しかし、電解質によって、層がイオン的に接続されている限り、制御層は、縦方向配置で、互いの側面に配置されてもよい。
【００２４】
横方向配置と比較して、縦方向配置は、電解質のイオン輸送断面エリアが通常、より大きいので、例えば、第１の制御層のより短いスイッチング時間を提供し、よりコンパクトな設計を提供する。この本発明に関して、イオン輸送断面積は、カソードの特定部分からアノードへ、又は、その逆に、移動する時、実質的に全ての電荷担体が通過する、電解質内の断面積である。一般的に、縦方向配置において、断面積は、電気化学的にアクティブな素子の層に平行であり、横方向配置においては、断面積は、電気化学的にアクティブな素子の層に、通常、直交している。横方向、又は、縦方向配置のどちらかにおいて、２つの電子伝導体をイオン的に接続する、電解質の３次元層のため、層の厚さは、電解質と電子伝導体との間の接触面に垂直に測定される。横方向配置において、電解質の断面積は、通常、電解質の幅と電解質の厚さとの積であり、ここで、電解質の幅は、電解質の厚さに垂直に、また、電極間の中途でとられた、電解質と電極間の、正味の正、又は、負の電荷の流れ方向に実質的に垂直の方向に、測定される。電解質の３次元層のため、縦方向コンポーネントにおける、電解質の断面積は、通常、電解質の幅と電解質の長さとの積、即ち、通常は、電解質の表面積である。
【００２５】
当然のことながら、スイッチング時間は、例えば、
−電解質内のイオンの移動度、移動度が高ければ高いほど、スイッチング時間は短い；
−電解質内のイオン移動度、及び、電解質体積の大きさの双方によって決まる、電解質内イオン電流の大きさ；
−電気化学的にアクティブな材料の選択、
−電気化学的に層がスイッチされる前の、即ち、電子的伝導度が十分に変えられる前の、反応させる必要がある、電気化学的にアクティブな材料の大きさ、
−印加電圧の振幅、電圧が高ければ、高いほど、スイッチング時間は短い
などによって、一般に、決定される。
【００２６】
実施態様において、画素デバイスの通路の断面積は、例えば、１０μｍ2と２ｍｍ2との間であってよい。別の実施態様によると、断面積は１００μｍ2と０．５ｍｍ2との間である。さらに別の例によると、断面積は、５００μｍ2と０．２ｍｍ2とのとの間である。さらに別の例によると、断面積は１０００μｍ2と０．１ｍｍ2との間である。断面積は、前記通路の延長部分に直交して測定され、即ち、通路が、底面半径ｒを有する、従来の中空円筒の形状であるならば、通路の断面積は、ｐｉ*ｒ2である。当業者には明白なように、通路の比較的大きな断面積が、伝導度のより高いレベルを提供するという点において、好都合である。
【００２７】
より大きい断面積を使用して、例えば、電子伝導体と第１の制御層との間の電子接触を得ることは、通常、より容易である。一方、通路の断面積の減少は、画素デバイスの制御素子、及び／又は、画素素子のスイッチング特性を改善する。通路の断面積の減少は、例えば、上述のように、スイッチング時間を減少する、電解質体積の減少を可能にする。
【００２８】
前記第３の画素層の断面積は、前記第３の制御層の断面積より大きくてよく、及び／又は、上記第３の画素層は、上記第３の制御層を覆うように配置されてよい。一つの実施態様によると、前記第３の画素層の断面積は、少なくとも、前記第３の制御層の断面積の２倍の大きさであり、又は、上記第３の制御層の断面積の、少なくとも、５倍、又は、少なくとも１０倍、又は、少なくとも５０倍の大きさである。
【００２９】
前記第３の画素層と前記第３の制御層との間の空間的関係に無関係に、前記第１の、及び／又は、第２の画素層は、上記第３の制御層の断面積より大きくてよく、又は、上記第１の、及び／又は、第２の画素層は、上記第３の制御層を覆うように配置されてもよい。一つの実施態様によると、前記第１の、及び／又は、第２の画素層の断面積は、前記第３の制御層の断面積の２倍の大きさである；又は、上記第３の制御層の断面積の、少なくとも、５倍大きい、又は、少なくとも１０倍大きい、又は、少なくとも２０倍大きい、又は、少なくとも５０倍大きい。
【００３０】
より大きい第１の、第２の、又は、第３の画素層は、前記制御素子が前記画素素子によって隠されるように、上記画素素子の後の制御素子の配置を容易にする。トランジスタと画素セル素子の、従来の、横に並んだ構築構成は、トランジスタ素子が全使用可能エリアのいくらかを占有しているので、フィルファクター（fill factor）の制約の意味を含む。画素素子により、制御素子を覆うことによって、製造における精密さの要求を下げる、絶縁層が提供されるので、製造が容易であることを保ちつつ、画素デバイスのフィルファクターは増える。さらになお、フィルファクターの改善は、ディスプレイ認知、及び、ディスプレイ解像度などの他のディスプレイ・パラメーターの改善の意味を含む。
【００３１】
電荷の望ましくない流れを防ぐため、前記第３の制御層の断面積は、上記第３の制御層が前記通路を覆うように、好ましくは、上記通路の断面積に、少なくとも等しいか、又は、その断面積より、わずかにより大きい。好ましくは、前記電子伝導体の周囲長は、漏れ電流の存在が最小になるように、前記第３の制御層の周囲長よりわずかに短い。前記通路の開口部面積より、ある程度、大きい、前記第３の制御層の断面積により、さらになお、製造中の位置合わせの要求を緩和することが可能である。例えば、前記通路に関する、前記第３の制御層をもたらす製造印刷工程において、比較的小さい、横方向寸法変動に対する許容差を実現出来る。
【００３２】
実施態様によると、前記第３の制御層の断面積は、前記通路の断面積に等しい。あるいは、前記第３の制御層の断面積は、上記第３の制御層に面している面上の上記通路の断面積より、少なくとも大きい、又は、少なくとも２倍大きい、又は、少なくとも１０倍大きい。
【００３３】
ある製造技術のため、前記通路内に備えられた電気伝導体は、電気伝導体が、少なくとも外周が上記通路の周に対応している、内周と外周を有する、中空、又は、環状の形状を有することを意味している、上記通路内の内面上のみに配置されている。伝導体が、前記電気化学的にアクティブな層間の電子接触を提供する限り、前記通路内の電気伝導体の他の配置が可能である。
【００３４】
画素デバイスの実施態様において、通路内に、及び／又は、前記第１の、第２の、及び／若しくは、第３の画素層内に、及び／若しくは、前記第１の、第２の、及び／若しくは、第３の制御層内に配置された、電子伝導体は、印刷技術を用いて、それぞれの担体、又は、層の上に備えられる。より詳細には、前記通路内電気伝導体と絶縁層の第１の面の上に、又は、対して、第１の制御層を備える時、及び／又は、上記絶縁層の第２の面の上に、又は、対して、第１の画素層を備える時、これは、印刷技術を用いて実施することが出来る。
【００３５】
さらに、第１の制御層とイオン接触している電解質制御層、及び／又は、第１の画素層とイオン接触している電解質画素層を備えることも、印刷技術を用いて実施することが出来る。
【００３６】
それ故に、画素デバイスの制御素子と画素素子間の電子的リンク（link）を提供する、電子伝導体は、好ましくは、印刷材料、即ち、印刷可能であるように、適切なレオロジー特性を有する材料、を含んでなる材料から成っていてよい。導電性ポリマーを含むインクは、かかる印刷可能材料の一つの例である。同様に、電子伝導体は、製造を容易にするため、印刷可能材料から形成されて、又は、部分的に形成されてよい。画素デバイスの製造中、導電性材料を、バー・コーティング、スクリーン印刷、インクジェット印刷、スピン・コーティングなどの、数多くの、様々な印刷技術によって、又は、前記通路と交わるように、スクイジーを引くことによって、材料を通路に加え、上記通路内に押し込むことによって、前記通路内に配置することが出来る。当然のことながら、電子伝導体を備えた通路を有する絶縁層は、プレハブ（prefacricated）されても、又は、部分的にプレハブされてもよい。例えば、通路、及び、電子伝導体は、製造前プロセスの間に、適用されても、又は、配置されてもよい。
【００３７】
なおその上、本発明の一つの実施態様によると、第２の制御層は、ラミネーション・プロセスを用いて、電解質制御層とイオン接触をして配置される。換言するならば、第２の制御層は、第１の担体上に配置され、電解質制御層は、上記第１の担体とは異なる、第２の担体上に配置される。従って、前記第１と第２の担体は、２つの層が、互いに、接合するように、例えば、ロール・ツー・ロール・プロセスにおいて、自動的に、接合される。その上、又は、あるいは、第２の画素層は、２つの層を互いに接合する、類似のラミネーション・プロセスを用いて、電解質画素層とイオン接触をして配置されてもよい。一般的に、２つの層はどれも、上述したものに類似のラミネーション・プロセスを用いて、互いにイオン接触をして配置されてよい。
【００３８】
画素デバイスの任意の実施態様において、電子伝導体は、導電性ＰＥＤＯＴ：ＰＳＳ（ポリ（３，４−エチレンジオキシチオフェン）ポリ（スチレンスルフォネート））などのポリマー、炭素、金などの、不活性金属、若しくは電気化学的不活性金属、又は、電気化学的にアクティブな層との接触に適している、他の伝導性材料、又は、かかる電子伝導率材料の組み合わせなどの、電子伝導性材料を含んでよい。通常、電気化学的にアクティブな層との接触に適している伝導性材料は、実質的電気化学反応を起こさないように、不活性である。これらの材料は、製造の、又は、製造前のプロセスの間に、例えば、通路内に配置されたインク、又は、ペーストとして提供されてよい。
【００３９】
さらにその上、実施態様において、画素デバイスの前記第１の制御層の厚さは、層の厚さがより薄いことは、通常、画素デバイスのスイッチングがより短いことと等しいので、０．１μｍと７μｍの間、又は、０．３μｍと１μｍの間、又は、０．０１μｍと０．５μｍの間であってよい。さらになお、厚さは、０．０１μｍと７μｍの間、又は、０．１μｍと１μｍの間、又は、０．３μｍと０．５μｍの間であってよい。前記制御層の厚さは、前記第１の画素層に垂直な、観察方向に沿って測定される。第１の制御層を提供する任意の方法によると、その層は、スピン・コーティング、インクジェット印刷、スクリーン印刷、イオン自己集合マルチレイヤー、エアロゾルジェット印刷、又は、バー・コーティングなどの、数多くの従来の印刷技術によって提供されてよい。
【００４０】
本発明の別の実施態様によると、絶縁層は、プラスチックを含み、又は、プラスチックを含んでなる層、プラスチック絶縁層、プラスチック・フィルム、若しくは、ポリエステル・ホイルなどの、プラスチック・ホイルから形成される。プラスチック絶縁層、又は、プラスチックを含んでなる絶縁層に関しては、それは、例えば、ポリエチレン、ポリプロピレンなどのポリマーオレフィン；ポリエチレン・テレフタレート、ポリエチレン・ナフタレートポリブチレン・テレフタレートなどのポリエステル；ポリビニール・クロライド、ポリスチレン、ポリウレタン、ポリカーボネート、ポリアミド、ポリイミド、ポリメチルメタクリレート、ポリマーブテン、ポリマーブタジエン、ポリメチルペンテン、エチレン−ビニール・アセテート共重合体、エチレン（メタ）アクリル共重合体、エチレン（メタ）アクリレート共重合体、ＡＢＳ樹脂、アイオノマー樹脂などを含んでなる、例えば、フィルム、発泡フィルム、又は、ラミネート・フィルムを含んでよいが、これらの例に限定されるものではない。同様に、層に関しては、市販のフィルムを使用することが出来、プロセス材料を使用するキャスト・フィルム・プロセスによって成形されたフィルムも同様に使用することが出来る。
【００４１】
一つの実施態様によると、絶縁層、又は、プラスチック絶縁層は、前記デバイスのための、担体、又は、中間ユニットの担体（middle unit carrier）を形成する。換言するならば、プラスチック絶縁層の特性は、制御層、及び／又は、画素層が、自動プロセスにおける、印刷技術を用いて、それの面の、それぞれの１つの面上に配置することが出来るように、選択される。担体は、例えば、均質な材料で形成されても、又は、層状材料で形成されてもよい。好ましくは、絶縁層、又は、プラスチック絶縁層は可撓性である。一つの実施態様によると、画素デバイス、又は、ディスプレイ配置を形成するすべての材料、又は、すべての層は、結果として生じる画素デバイス、又は、ディスプレイ配置も可撓性であるように、可撓性である。換言するならば、それは、破壊することなく、繰り返して、曲げ、又は、丸めることが可能である。デバイスを曲げる、又は、丸める時、曲率半径は、例えば、ディスプレイ配置の長さの半分より小さい。
【００４２】
一つの例によると、前記絶縁層内に通路を備える工程は、レーザー技術を用いて、好ましくは、レーザー・ドリリング（drilling）を用いて、実施される。絶縁層内の通路が、ドリリング、又は、レーザー・ドリリングを用いて製造される時、通路周辺のエリアが、ドリリングによって損傷されないように、十分融点が高い材料が、好ましくは、選択される。
【００４３】
本発明の一つの実施態様によると、絶縁層の厚さは、２０μｍと１５０μｍの間である。ある例によると、絶縁層の厚さは、少なくとも１０μｍ、又は、少なくとも２０μｍ、又は、少なくとも５０μｍである。さらになお、絶縁層の厚さは、せいぜい２００μｍ、又は、せいぜい１５０μｍ、又は、せいぜい１００μｍである。その上、絶縁層の厚さは、１０μｍ〜１５０μｍ、又は、５０μｍ〜１５０μｍなどの、上限と下限の間隔の範囲内であってよい。
【００４４】
一つの実施態様によると、前記第１の画素層、第２の画素層、第１の制御層、及び、第２の制御層の、少なくとも１つは、導電性ポリマーから形成される。なおその上、一つの実施態様によると、前記の層のすべては、同一材料からなっていてよい。これは、同一材料がすべての層に使用される時、製造プロセスが容易になるので、好都合である。
【００４５】
あるデバイスにおいて、絶縁層は、前記第１の制御層と前記第２の制御層との間に配置され、ここで、絶縁層には、前記第３の制御層と前記第１の制御層との間の接触エリアを画成するように、オープニングが設けられる。絶縁層は、漏れ電流を、又は、漏れ電流の危険性を最小にするため、並びに、画素デバイスのスイッチング時間を短くするために、例えば、設けられてよい。絶縁層は、画素デバイスの製造中の安定性と位置合わせの要求を改善するためにも、設けられてよい。
【００４６】
数個の、別々にアドレス可能な画素を有するディスプレイは、各々が前記の実施態様のいずれか１つによって配置されている、複数のエレクトロクロミック画素デバイスを配置することによって、提供することが出来る。有利なことに、画素デバイスは、活発にアドレスされるマトリックス配置を可能にする、マトリックス配置にて、配置される。
【００４７】
数個の画素を備えたディスプレイは、前記複数のエレクトロクロミック画素デバイスの少なくともいくつかの、前記第１の、又は、第２の画素層の１つを形成する、導電性材料の連続層を含んでよい。換言するならば、数個の画素の最上部画素層は、各々、連続層の離れた部分であってよい。
【００４８】
その上、数個の画素を備えたディスプレイは、前記複数のエレクトロクロミック画素デバイスの少なくともいくつかの、前記絶縁層を形成する、絶縁材料から成る連続層を含んでよい。換言するならば、数個の画素の絶縁層は、各々、連続層の離れた部分であってよい。
【００４９】
一般的に、本発明による画素デバイスの縦構築構成によって、従来の印刷技術を含んでなる製造プロセスが可能になる。かかる印刷技術は、印刷、バー・コーティング、スクリーン印刷、スピン・コーティング、インクジェット印刷、エアロゾルジェット印刷、又は、他のかかる印刷方式を包含してよい。画素デバイスの構造によって、大規模な製造へ容易に拡張することが出来る、製造手法を使用することが可能になり、従って、高速で廉価な製造が可能になる。例えば、本発明による、複数の画素デバイスを含んでなるディスプレイ配置を、ロール・ツー・ロール製造方式において、製造することが出来る。
【００５０】
〔定義〕
電気化学的にアクティブ：本発明に記載の「電気化学的にアクティブ」な素子は、材料のレドックス状態の変化を通じて、電気化学的に変えることが出来る、電子伝導性を有する材料片である。通常は、電気化学的にアクティブな素子の、少なくとも一部分は、電解質とイオン接触をしており、電気化学的にアクティブな素子は、なおその上、電極と一体化されており、同一、又は、異なった材料から成っている。電極は、前記電気化学的にアクティブな材料の最上部に配置されてもよい。
【００５１】
エレクトロクロミック素子：本発明との関連で「エレクトロクロミック素子」は、様々な形状に模様をつけることが出来る、連続した、幾何学的物体であり、１つの材料、又は、材料の組合せから成る。１つ、又は、複数の材料は、有機、又は、無機の、低分子物、又は、重合体であってよい。かかるエレクトロクロミック素子は、１つの材料から成っていようが、１つより多くの材料の組合せから成っていようが、以下の特性を兼ね備えている：少なくとも１つの材料は、少なくとも１つの酸化状態において、電気的に伝導性であり、少なくとも１つの材料はエレクトロクロミックである、即ち、材料内部の電気化学的レドックス反応の結果として、色変化を示す。場合により、エレクトロクロミック素子は、電気化学的にアクティブな材料を含んでよい。
【００５２】
エレクトロクロミック・ディスプレイ：「エレクトロクロミック・ディスプレイ」は、本発明との関連で、エレクトロクロミック素子の色変化が、反射、及び／又は、透過において、視覚的に検出可能であるように、デバイスが配置されている、少なくとも１つのエレクトロクロミック画素素子を含んでなるデバイスである。
【００５３】
固化電解質：本発明の目的のため、「固化電解質」は、使用される温度で、十分にその内部のバルク（bulk）内の粒子／薄片が、電解質の高い粘性／剛性によって、実質的に固定化されていて、それが、流れる、又は、漏れることがない電解質を意味する。好ましい場合には、かかる電解質は、例えば、従来の印刷方法によって、この材料を、一体シートの、又は、型紙の、サポート上に塗布することが出来る、適切なレオロジー特性を有す。付着後、電解質配合物は、溶剤が蒸発すると、又は、付加的化学試薬、若しくは、紫外線の、赤外線の、若しくは、マイクロ波の放射による照射、冷却、若しくは、その他の物理的影響によってもたらされる、化学的架橋反応のために、固化する。固化電解質は、例えば、ゼラチン、又は、高分子ゲルなどの、水性、若しくは、有機溶剤含有ゲルを含んでよい。しかしながら、固形高分子電解質も検討され、本発明の範囲内である。なおその上、定義は、紙、繊維、若しくは、多孔質ポリマーなどの、適切なマトリクス材内に浸された、又は、他の方法で構成された、液体電解質溶液をも包含する。本発明のある実施態様においては、実際に、この材料は、サポートがエレクトロクロミック・デバイスの働きの不可欠の部分を形成するように、エレクトロクロミック・デバイスが、その上に配置されるサポートである。
【００５４】
電極：本発明に記載のデバイスにおける「電極」は、導電性材料から成る構造であり、電極の一つの例は、前記通路内に配置された電子伝導体である。電極は、例えば、今度は電解質と直接接触をすることが出来る、電気化学的にアクティブな画素層、又は、制御層の一部と接続されてよい。例えば、第１の画素層部分に最も近い、電極、又は、ワイヤ内に、第１の電位を、第２の画素層内に異なった電位を誘導することにより、固化電解質層内部の電界が作られ、好ましくは、望ましい色変化が起きるのに十分な時間の間、持続される。なおその上、例えば、電極が電気化学的にアクティブな材料と接触をしている時、好ましくは、電極は、電気化学的にアクティブな材料に関連して適切な伝導性材料から形成されている。電極は、金属、伝導性炭素、チタニウム、白金、グラファイト、グラフェン、貴金属、及び／又は、不活性金属などの電子伝導性材料を含んでよい。
【００５５】
層：一つの実施態様によると、画素デバイスは、積層構造を有し、様々な材料の「複数の層」から成る。これらの層は、連続であっても、又は、パターン形成されていてもよく、互いに（自立型デバイス）、又は、サポート、若しくは、キャリアー（サポート付きデバイス）に、貼り付けられてよい。これらの術語、自立型／サポート付き、は分離した層にも使用することが出来る。自立型の層は、ぐしゃぐしゃにならず、別のサポート層の必要性なしに、それ自体で取り扱うことが出来、例えば、印刷機械に取り付けできる層である。さらにその上、この材料が、平面内に不連続な「複数の島」を形成する様な方法で、パターン形成されている、又は、割り込まれているかどうかに関わらずに、術語、層は、同一平面内の同一材料のすべてを包含してよい。
【００５６】
直接電気接触：接触面を通じて、電荷の交換を可能にする、２相（例えば、電気化学的にアクティブな有機材料と電解質との間）間の直接物理的接触（共通接触面）。接触面を通じての電荷の交換は、例えば、対素子と電解質との、又は、電解質とエレクトロクロミック素子との間の接触面での電気化学による、又は、かかる接触面でのヘルムホルツ（Helmholtz）層の帯電に起因する、容電性電流の発生による、電気伝導相の間の電子の移動、イオン伝導相間のイオンの移動、又は、電子電流とイオン電流との間の転換を含むことが出来る。
【００５７】
本明細書に記述のように、例えば、第３の材料を経由して、２つの材料が互いにイオン接触をすることが出来る。２つの素子間のイオン接触は、２つの素子間のイオンの輸送が可能である、少なくとも１つの材料によってもたらされる。第１と電気化学的にアクティブな層と直接接触（共通接触面）をしている電解質は、２層間のイオン接触をもたらすことが出来る材料の一つの例である。電解質は、それ故に、イオン導電体といわれてもよい。
【００５８】
本明細書に記述のように、例えば、第３の材料を経由して、２つの材料が互いに電子接触をすることが出来る。２つの素子間の電子接触は、２つの素子間の電子の輸送が可能である、少なくとも１つの材料によってもたらされる。第１と第２の電気化学的にアクティブな層と直接接触（共通接触面）をしている、炭素の層は、２層間の電子接触をもたらすことが出来る材料の一つの例である。炭素の層は、それ故に、電子伝導体といわれてもよい。
【００５９】
本明細書に記述のように、例えば、第３の材料を経由して、２つの材料が互いに電気接触をすることが出来る。２つの素子間の電気接触は、２つの素子間の電子の、及び／又は、イオンの輸送が可能である、１つの、又は、一連の材料によってもたらされる。
【００６０】
ダイナミック・ディスプレイ：本発明のある実施態様において、「ダイナミック・ディスプレイ」が提供されている。かかるディスプレイにおいて、１つ、又は、複数のエレクトロクロミック素子における色変化の効果は、エネルギ源を除去した後、反転される。これは、例えば、上記エレクトロクロミック素子と並行にキャパシターを配置することにより、実現可能である。
【００６１】
双安定ディスプレイ：本発明のある実施態様において、「双安定ディスプレイ」が提供されている。かかるディスプレイにおいて、１つ、又は、複数のエレクトロクロミック素子における色変化の効果は、外部電圧を除去した後、残る。
【００６２】
色変化：「色変化」について述べる時、これは、光学濃度、又は、反射率の変化をも含むことになっているので、「色変化」は、例えば、青から赤、青から無色、無色から青、濃い緑から薄い緑、グレーから白、又は、ダークグレーからライトグレーへなどの変化を考慮にいれている。
【００６３】
〔材料〕
例えば、固化電解質はバインダー（binder）を含む。このバインダーが、ゲル化特性を有することは好適である。バインダーは、好ましくは、ゼラチン、ゼラチン誘導体、ポリアクリル酸、ポリメタクリル酸、ポリ（ポリビニルピロリドン）、多糖類、ポリアクリルアミド、ポリウレタン、ポリプロピレンオキシド、ポリエチレンオキシド、ポリ（スチレンスルホン酸）、及び、それらの塩、並びに、共重合体からなる基から選択され；場合により、架橋されてもよい。固化電解質は、好ましくは、さらになお、使用されるバインダーがゼラチンならば、イオン性塩を、好ましくは、硫酸マグネシウムを含んでよい。固化電解質はさらに、内部に水分を維持するために、好ましくは、塩化マグネシウムなどの吸湿性の塩を含有してよい。電解質は、上記の材料の１つによって、又は、これらの材料の２つ、又は、それ以上の組み合わせによって、形成されてよい。
【００６４】
実施態様において、電気化学的画素デバイスは、エレクトロクロミック材料、及び／又は、電気化学的にアクティブな材料として、少なくとも一酸化状態において、導電性のある、エレクトロクロミックなポリマーを含み、場合により、ポリアニオン化合物をも含む。
【００６５】
本発明のエレクトロクロミック画素デバイスに使用される、エレクトロクロミック・ポリマーは、J C Gustafsson et al in Solid State Ionics, 69, 145-152 (1994 ); Handbook of Oligo- and Polythiophenes, Ch 10.8, Ed D Fichou, Wiley-VCH, Weinhem (1999); by P Schottland et al in Macromolecules, 33, 7051-7061 (2000 ); by M Onoda in Journal of the Electrochemical Society, 141, 338-341 (1994 ); by M Chandrasekar in Conducting Polymers, Fundamentals and Applications, a Practical Approach, Kluwer Academic Publishers, Boston (1999 ); and by A J Epstein et al in Macromol Chem, Macromol Symp, 51, 217-234 (1991 )）によって述べられているような、例えば、エレクトロクロミック・ポリチオフェン、エレクトロクロミック・ポリピロール、エレクトロクロミック・ポリアニリン、エレクトロクロミック・ポリイソチアナフタレン、エレクトロクロミック・ポリフェニレンビニレン、及び、それらの共重合体から成るグループから選択される。実施態様において、エレクトロクロミック・ポリマーは、前記２つのアルコキシ基が同一、若しくは、異なっている、又は、場合により置換されたオキシーアルキレンーオキシ・ブリッジを共に示す、３，４−ジアルコキシチオフェンのホモポリマー、又は、共重合体である。別の実施態様において、エレクトロクロミック・ポリマーは、ポリ（３，４−メチレンジオキシチオフェン）、ポリ（３，４−メチレンジオキシチオフェン）誘導体、ポリ（３，４−エチレンジオキシチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）誘導体、ポリ（３，４−プロピレンジオキシチオフェン）、ポリ（３，４−プロピレンジオキシチオフェン）誘導体、ポリ（３，４−ブチレンジオキシチオフェン）、ポリ（３，４−ブチレンジオキシチオフェン）誘導体、及び、それらとの共重合体からなるグループから選択された、３，４−ジアルコキシチオフェンのホモポリマー、又は、共重合体である。ポリアニオン化合物は、この時、好ましくは、ポリ（スチレン・スルホン酸塩）である。当業者には容易にわかるように、本発明の別の実施態様において、電気化学的材料は、少なくとも１つの酸化状態、並びに、エレクトロクロミック挙動を示し得る、如何なる非ポリマー材料、異なった、非ポリマー材料の組み合わせ、又は、ポリマーと非ポリマー材料との組み合わせを含む。例えば、ポリアニリン、ポリピロール、ポリチオフェン、酸化ニッケル、ポリビニールフェロセンス、ポリビオロゲン、酸化タングステン、酸化イリジウム、酸化モリブデン、及び、プルシアンブルー（フェロシアン化鉄）などの、ポリマー、又は、非ポリマーのエレクトロクロミック材料を有する、酸化スズ、ＩＴＯ、又は、ＡＴＯ粒子などの導電性粒子などの、導電性材料とエレクトロクロミック材料の複合材料を使用することが出来る。本発明のデバイスに使用される、エレクトロクロミック素子の、非限定的例として、言及できるのは：電導性でもあり、エレクトロクロミックでもある、ＤＥＰＯＴ−ＰＳＳ要素；ＤＥＰＯＴ−ＰＳＳが電導性とエレクトロクロミックであり、Ｆｅ＜２＋＞／ＳＣＮ＜−＞が付加的なエレクトロクロミック成分である、Ｆｅ＜２＋＞／ＳＣＮ＜−＞を備えたＤＥＰＯＴ-ＰＳＳ要素（下記参照）；エレクトロクロミックなＷＯ３−コーティングと直接電気接触をしている、絶縁ポリマー・マトリックス内の、導電性ＩＴＯ粒子の連続網状組織から成る要素；電解質に溶けている、エレクトロクロミック成分と接触をしている、絶縁ポマー・マトリックス内の、導電性ＩＴＯ粒子の連続網状組織から成る要素である。上述のように、エレクトロクロミック画素デバイスは、１つより多くのカラーを有するディスプレイの実現のため、別のエレクトロクロミック材料を含んでよい。この別のエレクトロクロミック材料を、次に、例えば、一方では無色のＦｅ＜２＋＞とＳＣＮ−イオンの、及び他方では赤色Ｆｅ＜３＋＞（ＳＣＮ）（Ｈ２Ｏ）５複合体の、レドックス対などの、エレクトロクロミック・レドックス・システムを含む、エレクトロクロミック画素要素、又は、固化電解質内部に供することが出来る。さらなる非限定的例として、かかる材料は、ＴＭＰＤ−Ｎ，Ｎ，Ｎ’，Ｎ’−テトラメチルフェニレンジアミン、ＴＭＢＺ−Ｎ，Ｎ，Ｎ’，Ｎ’−テトラメチルベンジジン、ＴＴＦ−テトラアフルバレン、フェナンスロリン−鉄複合体、エリオグラウシンＡ、ジフェニルアミン、ｐ−エトキシクリソイジン、メチレンブルー、種々のインディゴ、及び、フェノサフラニン、並びに、これらの混合物からの、ＤＭＰＡ−５、１０−ジヒドロ−５，１０−ジメチルフェナジン、ＤＥＰＡ−５，１０−ジヒドロ−５，１０−ジエチルフェナジン、及び、ＤＯＰＡ−５，１０−ジオクチルフェナジンなどの、種々のフェナジンから選択されてよい。
【００６６】
一般的に、本発明の、他の目的、特徴、及び、効果は、以下の詳細な開示によって、添付の従属請求項によって、並びに、図面によって明らかになる。本発明の実施態様が、例を用いて、添付図面を参照して、ここに記述される。図面は、縮尺が正しくはないことに注意が必要であり、当業者には容易に理解されるように、図面に記されている以外の寸法も、本発明の範囲内で、同様に可能である。
【図面の簡単な説明】
【００６７】
【図１】エレクトロクロミック画素デバイスの実施態様の概略的な透視・部分的断面図である。
【図２】マトリックス配置内に配置された数多くのエレクトロクロミック画素デバイスから形成されたディスプレイの概略的透視図である。
【図３−１】１つの最上部ユニット、２つの別の中間ユニット、及び、１つの底部ユニットに分かれた、それぞれ、図３ａ、３ｂ、又は、３ｃ、及び、３ｄと称される、画素デバイスの層状実施態様の概略的断面図である。
【図３−２】１つの最上部ユニット、２つの別の中間ユニット、及び、１つの底部ユニットに分かれた、それぞれ、図３ａ、３ｂ、又は、３ｃ、及び、３ｄと称される、画素デバイスの層状実施態様の概略的断面図である。
【図４】図３ｃの線III−IIIに沿った概略的断面図である。
【図５】画素デバイスの実施態様の概略的な透視・分解図である。
【図６】画素デバイスのマトリックス回路図の実施態様の概略図である。
【図７】画素デバイスのマトリックス回路図の実施態様の概略図である。
【図８】画素デバイスの制御素子上で行われた測定結果を表わす図表である。
【図９】図８に示す図表の一部の切り抜きである。
【図１０】画素デバイス上で行われたスイッチ・テストの、即ち、画素が非着色状態から着色状態に切り替わるときの、測定結果を表わす図表である。
【図１１】画素デバイス上でなされた、即ち、画素が着色状態から非着色状態に切り替わる時の、測定結果を表わす図表である。
【図１２】制御素子の第３の層が、絶縁層内通路の面に配置されている、画素デバイスの実施態様の概略的断面図である。
【発明を実施するための形態】
【００６８】
本発明の実施態様によるエレクトロクロミック画素デバイスが図１に示されている。エレクトロクロミック画素デバイス１０１は、縦構造を有し、デバイスは２つの主素子を含む。これらは、複数の層を含む、画素素子１０２と制御素子１０３である。絶縁層１０８は、画素素子と制御素子を分離していて、制御層は、画素デバイスに関連する観察方向Ｄに沿って規定された、画素デバイス内画素素子の後に配置されている。
【００６９】
画素素子１０２は、エレクトロクロミック素子であり、電気化学的にアクティブな有機材料であってよい、電気化学的にアクティブな材料を、双方が含んでなる、第１の画素層１０４と第２の画素層１０６を含む。固化電解質から成るイオン伝導層である、第３の画素層、又は、電解質画素層１０５は、第１と第２の画素層間にイオン接触を実現するように、前記第１と第２の画素層との間に入れられている。画素素子は、色を変えることが出来、反射、及び／又は、透過において、それが視覚的に検知可能であるように、少なくとも１つの画素層が色を変えるように、配置されている。実施態様において、第１の画素層１０４は、電気化学の影響を受けた時、色を変え、画素デバイスの観察方向Ｄに沿って、第２の画素層に関して、最初に配置されてよい。前記第１と第２の画素層１０４，１０６間の空間的関係は、第２の画素層が、方向Ｄに沿って第１の画素層の前にあるように、逆にされてもよい。一般的に、画素素子の色変化層の前の層は、画素デバイスの色変化が見えるように、好ましくは、透明、又は、半透明である。
【００７０】
制御素子１０３は、画素素子の色変化を制御し、電気化学的にアクティブな素子１０９を含む。より詳細には、制御素子１０３は、電気化学的にアクティブな有機材料であってよい、電気化学的にアクティブな材料を含む、第１の活性層１０９と第２の活性層１１１を含む。固化電解質から成るイオン伝導層である、第３の制御素層、又は、電解質制御層１１０は、第１と第２の制御層１０９，１１１間にイオン接触を実現するように、前記第１と第２の制御層との間に入れられている。
【００７１】
図１に示すように、画素素子１０２と制御素子１０３は、それぞれ縦構成で各々配置されていて、ここで各素子に含まれる層は、積層された、重ねられた配置で配置されている。
【００７２】
画素デバイスの絶縁層１０８は、絶縁層内に形成され、絶縁層１０８を通って、絶縁層の１つの表面側から、残りの表面側に伸び、それにより、画素素子１０２と制御素子１０３を接続している通路を形成している、通路１１２を含む。通路には、通路内に配置され、画素素子１０２と制御素子１０３と電気、又は、電子接触している、電気伝導体１０７、又は、電子接触を意味するが、が備えられている。それ故に、絶縁層内の通路１１２は、画素素子１０２と制御素子１０３との間の電気的伝導リンクを形成する。電気伝導体は電子伝導材料で、例えば、従来の印刷技術によって通路内に備えることが容易である、カーボン・ペーストなどの、炭素を含んでなる材料で、形成される。
【００７３】
実施態様によると、画素素子の前記第１と第２の画素層１０４，１０６は、エレクトロクロミックなポリマー材料から形成される。上述のように、かかるエレクトロクロミックなポリマーは、ＰＥＤＯＴ：ＰＳＳ、又は、電気化学的にアクティブな特性を備えた他のポリマー材料であってよい。画素素子１０２に関連して、ディスプレイ機能性を発揮するために、層の１つがエレクトロクロミック特性を有すれば十分である。第３の画素層は、好ましくは、十分に高電圧が、電解質にわたって印加された時、電気化学が起こり、今度は、画素素子の色を変えるように、配置される。通常は、第１の、又は、第２の画素層の１つが、電気化学プロセスにおいて、反電極として機能するように、配置されてよく、ここで、他の層は、画素素子の活性色変化層を形成する。図１にて、画素デバイスの層が、実質的に、お互いに、平行に配置されている。
【００７４】
制御素子１０３に関連して、第１の制御層１０９は、絶縁層１０８の制御面の上に配置され、絶縁層１０８内の通路１１２内電気伝導体１０７と接触しており、上述のように、ＤＥＰＯＴ：ＰＳＳなどの導電性ポリマー材料、又は、電気化学的にアクティブな特性を備えた別の材料から形成されてよい。図１に示す様に、制御素子の第１の制御層１０９は、画素素子１０２に対して、絶縁層の反対面の上にある、絶縁層１０８の表面上に、接触をして、配置されている。第３の制御層１１０は、第１の制御層１０９と第２の制御層１１１との間に、イオン接触をして配置されている、固化電解質から形成されている。第３の制御電解質層１１０の部分と第１の制御層１０９の部分は、第２の制御層１１１と一緒に、画素素子１０２のエレクトロクロミック効果を制御する活性制御素子を、その結果、形成する。電解質層１１０は、電位差が、例えば、第１と第２の制御層１０９、１１１間に印加された時、電気化学反応が起きるように、配置される。電気化学反応は、今度は、通路１１２内電気伝導体１０７によって、画素素子のエレクトロクロミック効果を制御する、第１の制御層１０９の伝導性を制御する。より詳細には、１０９と１０４の間に電位差を印加することにより、活性色変化層の色を変える実現性は、第１の制御層１０９を、電子伝導性から電子絶縁状態に電気化学的に反応させることにより、可能から不能に切り替えられる。従って、第１の制御層１０９を、逆の作用により、電子絶縁から電子伝導性状態へ切り替えることが出来る。
【００７５】
実施態様において、第１と第２の画素層１０４，１０６、及び、第１と第２の制御層１０９，１１１は、バー・コーティング、スピン・コーティング、インクジェット印刷することが出来る、又は、イオン自己組織化多分子層として配置された、有機ポリマー材料を含んでよい。実施態様において、第１の、又は、第２の画素層を、均一にバー・コーティングし、画素デバイス１０１の層状構築構成の平面方向に一致している平面方向に画素エリアを画成し、境界を定める、境界決定工程（delimitation step）に続けることが出来る。その限定を、複数の画素デバイスを含んでなるディスプレイ配置において、異なった画素を互いに分離するために使用することが出来る。これにより、各画素デバイスの少なくとも１つの層が材料の連続体から形成することが出来る、画素設計が可能になる。限定を、ディスプレイ配置内の画素デバイス間クロストークの防止のために、及び、ディスプレイ配置内の画素デバイスの個別アドレッシングを可能にするために使用することが出来る。
【００７６】
図２は、本発明による画素デバイスの実施態様から形成された、数個に分離された画素を有する、概略的ディスプレイ２００を示す。複数の画素部分２０１が、マトリックス構成に配置されていて、ここで、各画素部分が本発明による画素デバイスを画成する。ディスプレイを評価する、一般的特性が、フィルファクターと関係している。フィルファクターは、全ディスプレイの所定のエリアと比較すると、各画素の効果エリアに関連している。フィルファクターは、図示の寸法ＡとＢから導くことが出来る。距離Ａは、２つの離れた画素部分間距離に対応し、２つの画素がどのくらい近くに置かれているか、又は、ディスプレイ内にどれほど大きな無効エリアがあるかを表わす。寸法Ｂは、図１に示す、画素素子の断面積に対応する、画素部分２０１の代表的寸法を示す。一般的に、距離Ａの相対的減少は、フィルファクターの増加を意味し、距離Ｂの相対的増加は、フィルファクターの増加を意味する。実施態様において、本発明による画素デバイスを含んでなるディスプレイのフィルファクターは９０％であってよい。
【００７７】
一つの実施態様において、図２を参照して、各画素デバイスの幾何学的形状は、丸い角を備えた正方形である。あるいは、ディスプレイ配置における各画素デバイスの幾何学的形状は、画素ごとに個別であってよく、正方形、円形、楕円形、多角形などの任意形状を、又は、イメージを示す、又は、イメージの一部である、自由な幾何学的形状を有してよい。
【００７８】
本発明によると、通路を有する絶縁層を含んでなる、現在の画素デバイスの構造設計によって、画素素子の後の電気化学的制御素子の縦配置が可能になり、これにより、今度は、ディスプレイ２００によって示されるように、横方向設計と比較して、フィルファクターが改善されている、ディスプレイ配置が可能になる。
【００７９】
実施態様において、例えば、基材上に均一にバー・コーティングすることが出来る、伝導性ポリマーのより大きな層内の単一画素デバイスの層を確定し、限定するため、第１の画素層１０４、又は、第２の画素層１０６を、加算法、又は、減法の方法によって、画素素子部分２０１に対応するエリアに、より大きい層内に製造することが出来る。減法の方法の例は、対象の層を除去するように、より大きい層を、切断する、又は、削りとる、又は、エッチングすることである。加算法の例は、限定媒体を漂白する、限定する、又は、他の手段により、対象の層の伝導性、又は、電気化学的特性を変えることである。
【００８０】
本発明によって、限定は、固化電解質によって、覆うことを意図している層を限定するためにも、使用される。実施態様において、電解質の限定は、ポリテトラフルオロエチレンなどの、表面エネルギーが低い限定媒体を使用することにより、実現される。表面エネルギーの低い材料のボーダー（boarder）に印刷することにより、電解質は、ボーダー内側の表面に限定することが出来る。
【００８１】
意図された、層のパターニングを実現するように、加算法、若しくは、減法を、又は、限定媒体を使用することなく、画素デバイスの層を、所定のエリア、又は、部分内にだけ、印刷、又は、塗布することも出来る。例えば、印刷、又は、製造中に、直接パターンを、層に形成することが出来る。
【００８２】
絶縁層１０８に関して、実施態様にいて、通路は、レーザー技術によって実現されてよい。例えば、単発、又は、反復ショット（shot）技術を使用することにより、通路に、適切な寸法の穴を開けるために、レーザーマシンを使用することが出来る。絶縁層内通路の寸法は、通路１１２が制御素子とエレクトロクロミック画素素子との間の操作上の制御リンクを形成するので、画素デバイスのスイッチング時間もたらす。
【００８３】
図３ａ〜ｄは、４つの異なったユニット：図３ａに１つの最上部ユニット、図３ｂと図３ｃに２つの別の中間ユニット、及び、図３ｄに１つの底部ユニット、に分かれている、代表的エレクトロクロミック画素デバイスの実施態様を示す。画素デバイスは、最上部ユニット、２つの統合された中間ユニットの１つと、底部ユニットを組み合わせることにより形成することが出来、これはラミネートネーション・プロセスにて実現することが出来る。画素デバイスの電気化学的、及び、エレクトロクロミック層は、この実施態様において、電気化学的、及び、エレクトロクロミック・ポリマーＰＥＤＯＴ：ＰＳＳから形成されるが、上述のように、別の材料を使用することが出来る。図３ａ〜ｄは、同様に、各ユニットが別個のプロセスにて製造され、この後、後続の製造段階にて、配置され、一直線に並べられ、結合される、画素デバイスの製造プロセスの実施態様の説明でもある。当然のことながら、本発明による画素デバイスは、別の順序で製造し、組み立てることが出来、このことは、当業者には明らかなことである。例えば、画素デバイスを、最初に、絶縁層上に印刷することにより製造することが出来、又は、画素デバイスを、画素、又は、制御素子のいずれかの層から開始され、後続の手順において、積層することが出来る。
【００８４】
図３ａを参照して、画素デバイスの最上部ユニットの実施態様の概略的断面図が示されている。最上部ユニットは、１つの表面上にＰＥＤＯＴ：ＰＳＳ層３０４が配置されている、透明、又は、半透明の基材、又は、担体３６０を含む。複数の画素デバイスを含んでなる、通常の画素デバイス配置において、基材、及び、ＰＥＤＯＴ：ＰＳＳ層は、複数の画素デバイスのために一般的な構造を構成し、ここで、各画素デバイスは、ＰＥＤＯＴ：ＰＳＳ層内画素素子部分を形成するエリアと関係がある。実施態様において、画素素子部分は、ＰＥＤＯＴ：ＰＳＳ層上に印刷技術によって付着される、表面エネルギーの低い材料などの、限定媒体３１９によって、画成、又は、パターン形成される。複数の画素素子部分を画成する、グリッド・パターンをもたらすように、限定媒体が付着され、ここで、電解質層３０５は、ＰＥＤＯＴ：ＰＳＳ層３０４の各々分離した、画素素子部分に配置される。
【００８５】
図３ｂを参照して、画素デバイスの中間ユニットの実施態様の概略的断面図が示されている。中間ユニットは、通路３１２と共に配置されている絶縁層３０８を含む。通路は貫通穴であり、絶縁層をレーザー・ドリリングによって実現することが出来る。例えば、ＰＥＤＯＴ：ＰＳＳ、又は、炭素から形成されている、電気伝導体３０７は、絶縁層の１つの面から、絶縁層の他の面に操作上の電気接続を得るように、通路内に配置されている。ディスプレイ配置内の各画素デバイスは、最上部ユニットの上述と同じように、対応する通路を有し、複数の通路を、通路のマトリックスを実現するように、中間ユニット基材、又は、中間ユニット担体に配置することが出来る。図３ｂを参照して、中間基材の画素面の表面に、基材上の画素素子部分を画成する限定媒体３１９を配置する。画素素子部分において、ＰＥＤＯＴ：ＰＳＳ層３０６が、基材上に、通路内電気伝導体と接触して配置されている。中間ユニットの実施態様において、上部表面ＰＥＤＯＴ：ＰＳＳ層は、画素素子部分内にのみ供給され、従って、となりの画素デバイスの類似のＰＥＤＯＴ：ＰＳＳ層から分離される。画素面表面上のＰＥＤＯＴ：ＰＳＳ層３０６は、適切な印刷方法で配置される、固化電解質３０５の層で覆われている。
固化電解質層は、限定媒体によって画成される画素素子部分にのみ供給され、電解質は、従って、この領域に限定される。
【００８６】
中間ユニット基材の制御面表面には、ＰＥＤＯＴ：ＰＳＳ層３０９とも呼ばれる、第１の制御層が付けられる、この層は画素デバイスの制御素子を形成する。ＰＥＤＯＴ：ＰＳＳ層３０９は、適切なパターニング、又は、印刷技術を用いて基材上に配置することが出来、通路内の電気伝導体３０７と電気接触している。通路のすぐ近くのＰＥＤＯＴ：ＰＳＳ層３０９に電圧を供給ことが可能であるように、制御面表面上のＰＥＤＯＴ：ＰＳＳ層には、適切な電極材料で形成された、中間ユニット電極３３０が配置される。中間層電極に加えて、ＰＥＤＯＴ：ＰＳＳ層３０９には、伝導性を増すために、通路に向かう方向に電極から伸びている、電極延長部分（extension）３３１が配置されている。ＰＥＤＯＴ：ＰＳＳ層、及び、中間基材、又は、担体の制御面表面上電極は、絶縁材料である分離層３１４で絶縁されている。分離層３１４には、オープン・チャンネル、又は、オープン部分が配置され、このオープン・チャンネル、又は、オープン部分内で、固化電解質３１０の層は、ＰＥＤＯＴ：ＰＳＳ層と接触して配置されている。換言するならば、前記分離層３１４のオープン・チャンネル、又は、オープン部分は、電解質とＰＥＤＯＴ：ＰＳＳ層との間の接触面の延長部分を画成する。
【００８７】
第２の別の実施態様の画素デバイスの中間ユニットが図３ｃに示されている。この実施態様の中間ユニットは、画素面上のＰＥＤＯＴ：ＰＳＳ層３０６が連続した、コーティングされた層で形成されているという点を除いて、図３ｂに関連して記述されたように配置されていて、ここで、となりの画素デバイスのパターニングと限定は、エッチングのような減法、又は、ＮａＯＣｌなどの漂白剤３２１で漂白するような、加算法によって実現される。図３ｂに関連して述べられたように、固化電解質３０５にて覆われた、画素面上のＰＥＤＯＴ：ＰＳＳの部分を画成するため、限定媒体３２０を使用することが出来る。制御面上で、ＰＥＤＯＴ：ＰＳＳ層３０９は、同様に、減法を用いてパターン形成され、限定されている、連続層から形成されている。電極ライン３３０と電極延長部分３３１は、ＰＥＤＯＴ：ＰＳＳ層３０９と電子伝導体３０７に電位の印加を容易にするため備えられている。電子伝導体３０７には、しかし、電極３３０、３３１を使用することなく、ＰＥＤＯＴ：ＰＳＳ層へ、又は、ＰＥＤＯＴ：ＰＳＳ層を通って、同様に、電位が印加される。制御面表面上のＰＥＤＯＴ：ＰＳＳ層３０９には、オープン・チャネル、又は、部分を有する絶縁材料からなる分離層３１３が備えられている。この実施態様において、分離層は、電極ライン３３０と電極延長部分３３１を含んでいる画素デバイスの全延長部分を覆うため、配置されていて、分離層は、複数の画素デバイスのための、一般的分離構造を、同様に、形成することが出来る。
【００８８】
図３ｄを参照して、実施態様の画素デバイスの底部ユニットの概略的断面図が示されている。画素デバイスの底部層は、基材上にバー・コーティングされてよいＰＥＤＯＴ：ＰＳＳ層３１１が、上部表面上に配置されている、基材３６１を含む。ＰＥＤＯＴ：ＰＳＳ層には、例えば、ＰＥＤＯＴ：ＰＳＳ層を切断、エッチング、又は、漂白することにより、形成される、２つの分離ライン３２２が配置されている。分離ラインは、となりの画素デバイスの類似の層からＰＥＤＯＴ：ＰＳＳ層を分離し、底部ユニット上の１つの画素デバイスの延長部分を画成する。ＰＥＤＯＴ：ＰＳＳ層は、底部ユニットが中間ユニットと隣接して配置された時、図３ｂと３ｃに示される、中間ユニットの分離層のオープン・チャンネル、又は、部分内の固化電解質３１０と一致するように置かれている固化電解質３１０の層にて、配置され、又は、覆われている。加えて、底部層には、ＰＥＤＯＴ：ＰＳＳ層への電圧の印加を可能にする、電極３２３が配置される。電極は、ライン内に配置された伝導性材料から形成される。
【００８９】
一般的に、画素デバイスは、絶縁層上に印刷にて製造することが出来、又は、画素デバイスは、例えば、画素、又は、制御素子のいずれかの層から始まる順番で、印刷することが出来る。画素デバイスは、同様に、画素素子と制御素子を絶縁層上に配置することにより、製造することができ、ここで、製造前工程において、画素素子と制御素子とは、別のユニットとして作成される。ユニットが作成された後、それらは、絶縁層のそれぞれの面上に配置される。
【００９０】
図４は、マトリックス構成に配置された、複数の画素デバイスの、図３ｃにおけるIII−IIIに沿った、概略的平面図を示す。電極ライン３３０は、各画素デバイスの制御素子に列方向電位を印加できるように、備えられている。電極ライン３３０は、適切な伝導性材料から形成され、複数の炭素電極延長部分３３１が、各画素デバイスに対して１つ備えられている。炭素電極延長部分は、各画素デバイスの制御素子の電気化学的にアクティブなエリアへの電位の印加を容易にし、電極延長部分は、電極ラインから、第３の電極制御層３１０の方向に伸びている。第３の制御層３１０は、第１の制御層、図示されていない、上に正しく配置され、周囲の分離材料３１３によって限定される。
【００９１】
図５は、複数の画素デバイスのディスプレイ配置の一部分の概略的分解図であり、例示目的のため、図３ａ、図３ｂ、及び、図３ｄに関して上述されたように、３つの：最上部ユニット、中間ユニット、及び、底部ユニット、異なったユニットにお分かれている。
【００９２】
最上部ユニットは、基材、又は、担体５６０の画素面上に付着されている、均一にコーティングされたＰＥＤＯＴ：ＰＳＳ層５０４から形成されている。画素パターニングを実現するため、ＰＥＤＯＴ：ＰＳＳ層５０４は、各画素デバイスの画素部分エリアを画成するために使用される、ポリテトラフルオロエチレンなどの、表面エネルギーの低い材料５１９からなる、グリッド配置でパターン形成される。電解質層５０５は、画成された、各画素部分エリア内のＰＥＤＯＴ：ＰＳＳ層５０４上に配置され、ここで、表面エネルギーの低い材料５１９を、電解質層５０５を、各画素部分エリア内に分けるために使用することが出来る。
【００９３】
中間ユニットは、電子伝導体５０７を保持している、通路を有する絶縁層５０８を含む。画素面上で、絶縁層５０８は、各画素デバイスエリアを画成するため、グリッド配置で、ポリテトラフルオロエチレンなどの表面エネルギーの低い材料でパターン形成される。各画素デバイスエリアは、ＰＥＤＯＴ：ＰＳＳ層５０６と電解質層５０５で印刷される。中間ユニットの電解質層５０５は、各画素内に１つの電解質層を形成するために、最上部層の電解質層５０５と一致するように、配置される。マトリックス内それぞれの画素の電解質層はイオン的にお互いに絶縁されている。ＰＥＤＯＴ：ＰＳＳ層５０６は、画素デバイスの画素素子の制御を可能にする電子伝導体５０７と電子接触をして、配置されている。なお、中間ユニットの、いくつかのＰＥＤＯＴ：ＰＳＳ層５０６部分と電解質層５０５部分は、例示のため、図５において略されている。
【００９４】
絶縁層５０８の制御素子面上で、各電子伝導体は、別個にパターン形成された部分に印刷されている、別個のＰＥＤＯＴ：ＰＳＳ層５０９と接触しており、ここで、各部分は、対応する電子伝導体５０７を覆う。ＰＥＤＯＴ：ＰＳＳ層５０９への電位の印加、及び、各画素デバイスのマトリックス・アドレッシングを容易にするために、絶縁層の制御面には、さらになお、列方向に配置された、銀電極ラインなどの、電極ライン５３０が備えられている。各画素デバイスのために、電極ライン５３０は、炭素から形成され、電子伝導体５０７の方向に伸びている、電極延長部分５３１と電子接触をしている。電極延長部分５３１は、電子伝導体５０７に近い領域内のＰＥＤＯＴ：ＰＳＳ層５０９に電位を印加するのを容易にするために利用される。ＰＥＤＯＴ：ＰＳＳ層には、さらになお、ＰＥＤＯＴ：ＰＳＳ層５０９上に配置される、ラッカー、又は、絶縁材料５１４が備えられ、オープニング、又は、チャネルが備えられる。オープニング、又は、チャネルは、電解質５１０を囲み、ここで、絶縁層５１４のオープニング、又は、チャネルは、ＰＥＤＯＴ：ＰＳＳ層５０９と電解質５１０との間の接触エリアを画成する。なおその上、絶縁材料は、例えば、電極と電解質との間の絶縁を容易にするために使用することが出来る。
【００９５】
底部ユニットは、例えば、エッチングにより、行配置にパターン形成されている、均一にコーティングされたＰＥＤＯＴ：ＰＳＳ層５１１を備えた、基材、又は、担体５６１を含み、ここで、パターン形成されたライン５２２は、ＰＥＤＯＴ：ＰＳＳ層５１１の各行を分離している。ＰＥＤＯＴ：ＰＳＳ層５１１には、電位の印加、及び、各画素デバイスのマトリックス・アドレッシングを容易にするために、電極ライン５２３の行配置が備えられている。さらになお、電解質５１０の液滴が、底部層上に、絶縁層の制御面上の電解質５１０の位置に対応する位置に、備えられている。
【００９６】
図５を参照して、最終製品において、最上部、中間、及び、底部ユニットは１つのユニットを形成するように配置される。これは、例えば、最上部、及び、中間ユニットの電解質層５０５、並びに、中間、及び、底部ユニットの電解質層５１０は統合され、１つの電解質層５０５、及び、１つの電解質層５１０にそれぞれなることを意味している。最終製品において、画素デバイスのマトリックス・アドレッシングの間、異なった電極間のクロストークは、望ましくは、最小にされる。例えば、列方向電極ライン５３０と行方向電極ライン５２３とは、絶縁コーティング、又は、フィルムを用いて、互いに絶縁される。あるいは、行電極ラインと列電極ラインは、行と列電極ライン間の、各交点のみで、絶縁される。
【００９７】
例示のために、本発明による画素デバイスは、電気化学的にアクティブな材料に基づいたトランジスタ・タイプ・デバイスによって制御される、エレクトロクロミック素子として、記述することが出来る。第１の制御層の部分は、それの電子伝導性を、電気化学的に変える能力を有する、トランジスタ・チャネルを形成する。トランジスタ・チャネルは、前記電解質とその表面が接触している、電気化学的にアクティブな材料の体積によって、主として、画成される。しかし、電子伝導性を制御する、一部の電気化学反応は、上記のように画成された体積のやや外部でも起きることがあることを注意する必要がある。トランジスタ・チャネルは、ソース、ドレイン、及び、ゲート電極に関係しており、ここで、ゲート電極により、トランジスタ・チャネルの伝導性の制御が可能になる。実施態様において、ゲート電極は、第２の制御層３１１に対応する。ソース、及び、ドレイン電極は、通路３１２内電子伝導体３０７と組み合わせて、第１の制御層３０９に対応し、逆もまた同様である。第１の制御層と電子伝導体のどちらが、それぞれ、ソース、及び、ドレインであるかは、印加電圧の極性により、決定される。
【００９８】
本発明による画素素子のマトリックスの更新可能なディスプレイ・デバイスを提供するため、各画素素子は、例えば、図６、及び、図７に示すように、さまざまなマトリックス回路図に従って連結される。回路図の各々の例により、アクティブ・アドレッシングに基づいて、ディスプレイの更新が可能である。以下に記述の実施態様において、ソースが第１の制御層に対応し、ドレインが、前記通路内電子伝導体に対応するように、電位が印加される。
【００９９】
実施態様において、図６の概略図を参照すると、２ｘ２アクティブ・マトリックス・ディスプレイ配置を含んでなるディスプレイ・デバイス回路図は、電気化学トランジスタ６０３によって制御されるエレクトロクロミック素子６０２を有する。すべての画素デバイスの最上部画素層は、通常、共通電位Ｖ0、例えば、接地に接続され、従って、一定電位に保たれる。行ラインＶＲは、同一行内のすべてのトランジスタ・ゲート電極を接続し、列ラインＶＣは、同一列内のすべてのトランジスタのソース電極を接続する。この実施態様において、操作中、アドレスされていない行ラインは、前記共通電位より大きい、例えば、少なくとも３Ｖの第１の電位Ｖ1＞Ｖ0に保たれ、一方、アドレスされた行ラインは、例えば、２Ｖの第２の電位Ｖ2（Ｖ0＜Ｖ2＜Ｖ1）に置かれ、ここで上記第１の電位は、上記第２のと上記共通の電位の双方より大きい。換言するならば、前記第２の電位Ｖ2に置かれた、列ラインにより、アドレスされた行内の選択された画素デバイスの色変化が開始される。
【０１００】
別の回路図を持つ実施態様において、図７の概略図を参照して、すべてのトランジスタのソース電極は、Ｖ0、例えば、接地に接続され、従って、一定電位に保たれる。行ラインＶＲは、同一行内のすべてのトランジスタ・ゲート電極を接続し、列ラインＶＣは最上部画素層３０４を接続する。操作中、画素デバイスにアドレスし、更新するために、更新されることになっていない行ラインはＶ1＞Ｖ0、例えば、３Ｖの正電位、に保たれ、一方、アドレスされる行ラインには、電位Ｖ0が加えられる。なおその上、電位Ｖ2、（Ｖ2＜Ｖ0）例えば、−２Ｖの負電位に置かれた列ラインは、充電し、行と列ラインの交点に置かれた画素デバイスの色を変える。
【０１０１】
画素デバイスの脱色は、上述のように、マトリックス・アドレッシングを通じて各画素デバイスの操作中に印加される相対電位の制御により、実現することが出来る。より詳細には、画素デバイスの脱色、又は、放出は、まず、画素デバイスにアドレスし、ゼロ電位を印加し、又は、画素デバイスのエレクトロクロミック素子に印加される電位差を反転することにより実現することが出来る。なおその上、トランジスタが、ソース、及び、ドレイン電極を再画成するように、画素デバイスの、記述された電気化学トランジスタの極性の反転を、脱色のために使用することが出来る。例えば、図７の回路図を参照して、着色された画素デバイスを、対応する列ラインに電位０Ｖを印加することにより、脱色することが出来る。
【０１０２】
上記の電圧の大きさは、単なる例であり、同一の効果が得られる限り、他も使用で出来る。上述のように、アクティブ・アドレッシングは、アドレスされた、及び、アドレスされていない画素デバイスを同時に有することとして、記述することが出来る。アクティブ・アドレッシングは、オープン、又は、クローズド状態にセットされたトランジスタ・チャネルを有することとして、記述されてもよく、ここで、アドレスされた画素デバイスは、トランジスタ・チャネルのオープン状態に対応し、アドレスされていない画素デバイスは、トランジスタ・チャネルのクローズド状態に対応し、その逆もまた同様である。
【０１０３】
本発明の実施態様において、図３ａ〜ｄを参照して、第１と第２の画素層、及び、第１と第２の制御層のパターニングは、図６に示す概略図に基づいた画素デバイス操作とマトリックス・アドレッシングを可能にするように配置される。場合によっては、代わりに、第１と第２の画素層、及び、第１と第２の制御層は、図７に示す概略図に対応するマトリックス・アドレッシングを、画素デバイス操作中に、使用出来るように、行と列配置において、パターン形成され、限定されてもよい。例えば、最上部画素層は、列にて、パターン形成され、第１の制御層は、共通基準電位、又は、接地に接続されてもよい。ディスプレイ配置における、画素デバイスの画素、及び、制御層の、別の、列、又は、行設計パターンも考えられる。
【０１０４】
図８は、画素デバイスの制御素子に行われたテスト測定の結果を表わす。テスト測定の間、以下トランジスタ表記を参照して、制御素子のオンとオフのスイッチング特性がテストされ、測定された。以下、図１に示されたと類似の特性が、図１にて使用されたと同一の参照番号で示されている。
【０１０５】
５０μｍ厚さのＰＥＴホイル（DuPont Teijin films により製造されたMelinex454）である絶縁層１０８が提供され、その中に、レーザー照射により通路１１２が作られた。通路の入口直径は、絶縁層１０８の第１の面上で約３０μｍ、及び、層１０８の他の面上で約７０μｍであった。スクイジーを使って前記通路内部へと、カーボン・ペーストを押し込むことにより、カーボン・ペースト（DuPontにより製造された７１０２伝導体ペースト）から成る電子伝導体１０７を通路内に入れた。カーボン・ペーストを、１１０℃で５分間乾燥した。
【０１０６】
制御素子１０３を、前記絶縁層１０８の前記第１の面上にバー・コーティングで実現し、ＰＥＤＯＴ：ＰＳＳ（AGFA Gevaert によって提供されたICP-1010を、希釈により僅かに変更したもの）の１μｍ厚さの層である第１の制御層１０９を、第１の制御層１０９が電子伝導体１０７を覆うように、配置した。
【０１０７】
１ｍｍ2の面積を取り囲む、印刷されたラッカー層は、この後、前記第１の制御層上に配置された。次に、前記第３の制御層１１０が１ｍｍ2の面積に限定されるように、第３の制御層、又は、制御電解質層１１０が、上記印刷されたラッカー層内に配置された。第３の制御層１１０は、通常は、固化電解質、又は、イオン液体から成る。適切な固化電解質の一つの例は、４０ｗｔ．％脱イオン水、４０ｗｔ．％ＰＳＳ（ポリ（スチレンスルホン酸））、１０ｗｔ．％ソルビトール、及び、１０ｗｔ．％グリセロールからなる混合物である。電解質の固体化は、例えば、５０℃にて、いくらかの水分を蒸発することにより実現可能である。第２の制御層１１１、又は、ゲート電極は、部分的に、第３の制御層１１０の上に、部分的に前記第１の制御層の上に積層され、ＰＥＤＯＴ：ＰＳＳ（AGFA Gevaertにより提供されたOrgacon EL-350）約２００ｎｍ層厚さから成っている。より詳細には、第２の制御層は、それが前記第３の制御層の全体と前記第１の制御層の一部分を覆う様に、積層される。さらになお、第２の制御層は、前記第３の制御層と直接接触をしているが、前記第１の制御層とは、直接電子接触はしていない。場合によっては、前記第２の制御層上に配置されたラッカー層によって限定された、別の電解質層、又は、第３の制御層を、第１の制御層１０９と第２の制御層１１１との間のイオン接触を確実にするため、積層の前に、前記第２の制御層１１１の最上部に付着させることが可能である。換言するならば、前記第１の制御層１０９は、前記第１と第２の制御層上に備えられた、電解質制御層１１０がそれぞれ、互いに一体化し、ラッカー層の外側に伸びていかないように、前記第２の制御層１１１上に積層される。
【０１０８】
テスト測定の間、電子伝導体への電位の印加を容易にするため、液滴の中心が、上記基材の第２の面上の通路オープニングを覆うように、及び、カーボン・ペーストが前記電子伝導体と電子接触をするように、前記電子伝導体上のカーボン・ペーストの液滴を配置することにより、電子伝導体よりも大きな面積を有する電極が提供された。この特別のカーボン層は、トランジスタ注釈と同様に、以下、ドレイン電極と呼ばれる。カーボン・ペーストから成る拡大接触部分を提供する工程は、完全なエレクトロクロミック画素を作成する時は、省略することが出来る。
【０１０９】
画素素子１０２は、実験設定では、省略され、実験は、画素デバイスの制御素子によって実施された。
【０１１０】
測定の間、第１の制御層、又は、ソース接触、若しくは、ソース電極１０９は、一定なゼロ電位、Ｖｓ＝０Ｖ、に保たれる、ソース電位Ｖｓを受ける。ドレイン電極は、一定な負電位、Ｖｄ＝−１Ｖに保たれる、ドレイン電位Ｖｄを受ける。第２の制御層１１１、又は、ゲート接触層は、ゲート電位Ｖｇを受ける。伝導性と非伝導性の状態との間の制御素子のスイッチングは、ゲート接触、Ｖｇ、に印加する電位を、０Ｖと１Ｖとの間でスイッチングすることにより、実現される。Ｖｇを、０Ｖから１Ｖにスイッチングすることにより、トランジスタをそれのオフ状態に変え、即ち、ソース電極１０９とドレイン電極との間の電流は切られ、スイッチングＶｇを０Ｖに戻すことにより、トランジスタをそれのオン状態に変える。実験において、トランジスタは、最初は、それのオン状態、Ｖｇ＝０Ｖに保たれていて、その後、０．１５秒より少し長い時間後に、Ｖｇ＝１Ｖの電位を印加することにより、それのオフ状態へと切り替えられ、最後に、約０．３５秒後に、最初のオン状態に切り替えられる。図８は、ゲート電極電流、Ｉｇと共に、ドレイン電極電流、Ｉｄを示す。図８に示すように、トランジスタは第３の象限で作動するので、即ち、ドレイン電位Ｖｄが、ソース電位Ｖｓと比較して、負であるので、実験は、トランジスタのオン状態の間、負のＩｄ電流という結果である。Ｉｇ電流は、図８において、０Ｖと１Ｖとの間の、Ｖｇのスイッチングを示している。図に示すように、各スイッチング事象は、第２の制御層１１１と第１の制御層１０９との間の電気化学反応によって、充電／放電電流ピークという結果である。
【０１１１】
図９は、図８に関連して記述された実験結果の拡大図である。拡大図は、トランジスタがそれのオン状態から、それのオフ状態に切り替えられた時のＩｄ電流の変化を示す。示されているように、Ｉｄ電流は、トランジスタがそれのオフ状態に変えられた時、ゼロに向かって、急速に変化する。３桁を超える、オン／オフ比率が、図８のオン電流レベルを図９のオフ電流レベルと比較することにより、得られる。
【０１１２】
図１０は、エレクトロクロミック画素デバイスの一つの実施態様に関して実施されたテスト測定の結果を示す。測定は、画素デバイスのスイッチ・テストとして設計され、ここで画素デバイスは非着色状態から着色状態に切り替えられる。図８に関連して記述された測定と同様に、ソース、及び、ゲート接触などのトランジスタ専門用語がこの設定にも使用され、図１に準拠して、層は参照される。
【０１１３】
電子伝導体を含んでなる絶縁層１０８を最初に提供することにより、エレクトロクロミック画素デバイスは製作され、ここに、第１の制御素子が、図８に関連して記述されたように配置された。さらになお、画素デバイスの第２の画素層１０６が、前記ドレイン電極の最上部上の前記絶縁層１０８の第２の面上に、ＰＥＤＯＴ：ＰＳＳ（AGFA Gevaertにより供給されたICP-1010）の約１μｍの厚さの層をバー・コーティングすることにより、実現された。スクリーン、及び、インクジェット印刷が、画素層１０６の作成に利用することが出来る付着方法の他の例である。それを第２の画素層に塗布する前に、それを白く、不透明にする為に、ＴｉＯ2粒子も電解質に入れたということ以外は、図８に示す第３の制御層に関連して記述されたように、第３の画素層、又は、電解質画素層１０５を、前記第２の画素層上に配置した。図８に関連して、より詳細にその技術が記述されている、その内部に第３の画素層が配置されている、印刷ラッカー層を使用することにより、第３の画素層が、約１ｍｍ2の面積に限定された。さらになお、ＰＥＤＯＴ：ＰＳＳ（AGFA Gevaertにより供給されたOrgacon EL-350）の約２００ｎｍ厚さの層から成る、第１の画素層１０４を、第３の画素層１０５の上に積層した。場合によっては、ラッカー層によって限定された、別の電解質層、又は、第３の画素層を、第１の画素層１０４と第２の画素層１０６との間のイオン接触を確実にするため、積層の前に、前記第１の画素層１０４の最上部の上に付着することが可能である。換言するならば、前記第１の画素層１０４は、前記第１と第２の画素層上に、それぞれ、提供された電解質１０５が互いに一体化し、ラッカー層の外側に広がらないように、前記第２の画素層１０６上に積層される。
【０１１４】
実験設定において、第１の制御層、又は、ソース接触１０９は、ソース電位Ｖｓを受け、一定のゼロ電位、Ｖｓ＝０Ｖに保たれる。第１の画素層、又は、画素接触１０４は、一定の負電位、Ｖｐ＝−１Ｖに保たれる、画素電位Ｖｐを受ける。第２の制御層、又は、ゲート接触１１１は、ゲート電位Ｖｇを受ける。最初は、図１０に示すように、制御素子は、Ｖｇが１Ｖに保たれることによって、オフ状態である。約３０秒後、０Ｖ電位がＶｇに印加され、制御素子のスイッチングをもたらし、これにより、今度は、電流Ｉｐが、制御素子と画素素子を、即ち、第１の制御層１０９と第１の画素層１０４との間を、通過することが出来る。このようにして、画素素子は、画素素子内での電気化学反応によって、着色、又は、更新される。図１０に示すように、左の軸の読みである、Ｉｐ電流生成は、エレクトロクロミック画素素子が十分に反応する、又は、充電するまで続く、短い時間の間に、いかに画素デバイスが更新されるかを示している。測定により、ゲート電極に印加される電位が、画素素子の色の状態を制御することが証明され、ここで、ゲート電流Ｉｇは、図１０の右の軸の読みである。
【０１１５】
図１１は、図１０に関連して記述したように配置された、エレクトロクロミック画素デバイスにて実施されたテスト測定結果を示す。この測定の間、画素デバイスは、着色状態から非着色状態に切り替えられている。換言するならば、着色された第１の画素層の蓄積電荷は放出され、画素デバイスを非着色に導く。テストを行っている間、第１の画素層は、最初には、帯電、又は、着色され、Ｖｓ同様にＶｐは、絶えずゼロ電位、Ｖｐ＝０Ｖ、Ｖｓ＝０Ｖに保たれる。最初は、Ｖｇは陽電位Ｖｇ＝２Ｖに保たれ、これは、制御素子が、それのオフ状態であることを示す。それ故に、画素素子の色の変化が防止される。約１０秒後に、Ｖｇはゼロ電位Ｖｇ＝０Ｖに設定され、制御素子は、それのオン状態に切り替えられる。左の軸の読みである、図１１のＩｐ電流形成は、限られた時間の間に、画素デバイスの画素素子が、いかに放電の、又は、脱色のプロセスを受けるかを示している。測定結果は、制御素子は、着色画素素子内部に電荷を蓄えることが出来ることを証明している。ゲート電流Ｉｇは、図１１の右の軸の読みである。
【０１１６】
図１２は、エレクトロクロミック画素デバイスの一つの実施態様の概略的断面図である。前記第１の画素層に垂直な観察方向に沿って見えるように、第３の制御層１２１０が絶縁層１２０８内の通路１２１２の側面に配置されていること以外は、エレクトロクロミック画素デバイスは、図１に関連して記述されたように配置されている。換言するならば、エレクトロクロミック画素デバイスは、第３の画素層、又は、電解質画素層１２０５により、少なくとも部分的に覆われている、基材上に配置された、第１の画素層１２０４を含む。第２の画素層１２０６は、前記第３の画素層１２０５によって、前記第１の画素層１２０４にイオン的に接続されている。さらになお、通路１２１２を含んでなる絶縁層１２０８が備えられ、ここに、電子伝導体１２０７が配置されている。電子伝導体は、前記第２の画素層１２０６と第１の制御層１２０９との間に電子接触が備えられるように、前記第２の画素層１２０６と第１の制御層１２０９とに電子接触している。換言するならば、前記第２の画素層１２０６は、前記第１の制御層１２０９と比較すると前記絶縁層１０８の反対面上に配置されている、即ち、上記第２の画素層１２０６と第１の制御層１２０９は、前記絶縁層１２０８のそれぞれの面の上に、各々配置されている。さらになお、前記第１の制御層１２０９は、第３の制御層、又は、電解質制御層１２１０によって、少なくとも部分的に覆われている。第２の制御層１２１１は、前記第３の制御層１２１０によって、前記第１の制御層１２０９にイオン的に接続されている。より詳細には、前記第３の制御層は、前記電子伝導体の延長方向と一致している方向に沿って、前記絶縁層内の通路１２１２の面に配置されている。換言するならば、前記第３の制御層１２１０は、前記通路の、最も隣接しているオープニングの前部に配置されているのではなく、側面に配置されている。なおその上、前記第１の制御層は、前記第３の制御層と前記電子伝導体との間に電子接続を提供するように、前記電子伝導体１２０７から、上記第３の制御層へと、及び、第３の制御層を越えて伸びている。
【０１１７】
上の記述において、本発明が、多数の明確に開示された実施態様を参照して、主に記述された。しかし、当業者によって、容易にわかるように、上に開示されたもの以外の実施態様が、添付請求項により規定されているように、本発明の範囲内で可能である。例えば、図５の実施態様の電気化学的にアクティブな、エレクトロクロミック層が、ＰＥＤＯＴ：ＰＳＳから形成されていると記述されている。しかし、ＰＥＤＯＴ：ＰＳＳから形成されているもの以外の、電気化学的にアクティブな、及び／又は、エレクトロクロミックな層は、使用することが可能であり、本発明の範囲内である。  従って、上に開示された以外の印加電位の大きさは、本発明の範囲内で、同様に、可能である。
【図１】
0005593389.tif 000002
【図２】
0005593389.tif 000003
【図３−１】
0005593389.tif 000004
【図３−２】
0005593389.tif 000005
【図４】
0005593389.tif 000006
【図５】
0005593389.tif 000007
【図６】
0005593389.tif 000008
【図７】
0005593389.tif 000009
【図８】
0005593389.tif 000010
【図９】
0005593389.tif 000011
【図１０】
0005593389.tif 000012
【図１１】
0005593389.tif 000013
【図１２】
0005593389.tif 000014