(57)【特許請求の範囲】
【請求項１】
第１導電型半導体基板の半導体デバイス領域を取り巻く位置に、該第１導電型半導体基板を貫通する第２導電型貫通領域を、いずれか一方の主面または両主面から形成する工程と、複数枚の前記第１導電型半導体基板を鏡面加工し、前記第２導電型貫通領域の位置を合わせて真空中で貼り合わせる工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
第１導電型半導体基板の半導体デバイス領域を取り巻く位置に、該第１導電型半導体基板を貫通する第２導電型第１貫通領域を、いずれか一方の主面または両主面から形成する工程と、複数枚の前記第１導電型半導体基板を鏡面加工し、前記第２導電型第１貫通領域の位置を合わせて真空中で貼り合わせ、第２導電型第１貫通領域が重ねられた分離層を備える貼り合わせ半導体基板とし、該貼り合わせ半導体基板のいずれか一方の主面に前記分離層と接続される第２導電型半導体層を形成する工程と、前記貼り合わせ半導体基板と異なる第１導電型半導体基板の一方の主面に第２導電型第２貫通領域と活性部と耐圧構造を形成する工程と、前記貼り合わせ半導体基板と前記異なる第１導電型半導体基板のそれぞれの他方の主面を、第２導電型第１貫通領域と第２貫通領域の位置を合わせて真空中で貼り合わせる工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
第１導電型半導体基板の半導体デバイス領域を取り巻く位置に、該第１導電型半導体基板を貫通する第２導電型第１貫通領域を、いずれか一方の主面または両主面から形成する工程と、複数枚の前記第２導電型第１貫通領域を形成した第１導電型半導体基板と前記第２導電型第１貫通領域を形成していない第１導電型半導体基板とを鏡面加工し、複数枚の前記第２導電型第１貫通領域を形成した第１導電型半導体基板と前記第２導電型第１貫通領域を形成していない第１導電型半導体基板とを前記第２導電型第１貫通領域の位置を合わせて真空中で貼り合わせて貼り合わせ半導体基板とする工程と、該貼り合わせ半導体基板に形成された前記第２導電型第１貫通領域により取り巻かれる一方の主面に活性部と耐圧構造を形成する工程と、反対側の他方の主面に、底部が第２導電型第１貫通領域に達するテーパー溝を形成した後、該他方の主面に第２導電型半導体層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
第１導電型半導体基板の半導体デバイス領域を取り巻く位置に、該第１導電型半導体基板を貫通する第２導電型第１貫通領域を、いずれか一方の主面または両主面から形成する工程と、複数枚の前記第２導電型第１貫通領域を形成した第１導電型半導体基板と前記第２導電型第１貫通領域を形成していない第１導電型半導体基板とを鏡面加工し、複数枚の前記第２導電型第１貫通領域を形成した第１導電型半導体基板と前記第２導電型第１貫通領域を形成していない第１導電型半導体基板とを前記第２導電型第１貫通領域の位置を合わせて真空中で貼り合わせて貼り合わせ半導体基板とする工程と、該貼り合わせ半導体基板の前記第２導電型第１貫通領域が形成されていない側の一方の主面に、底部が第２導電型第１貫通領域に達するテーパー溝を形成した後、第２導電型半導体層を形成する工程と、該貼り合わせ半導体基板の他方の主面に、別途形成してなる第２導電型第２貫通領域と活性部と耐圧構造を一方の主面に有する第１導電型半導体基板の他方の主面を、前記第２導電型第１貫通領域と第２貫通領域の位置を合わせて真空中で貼り合わせる工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
第１導電型半導体基板の厚さが５０μｍ乃至２００μｍであることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
第２導電型半導体層がｐ型コレクタ層であり、前記活性部がＭＯＳゲート構造とエミッタ電極で構成される前記半導体装置が逆阻止型絶縁ゲート形バイポーラトランジスタであることを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置などに使用される絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）に関する。さらに詳しくは、逆阻止ＩＧＢＴデバイスの改良に関する。
【背景技術】
【０００２】
従来のプレーナ型ｐｎ接合構造を有するＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、主要な用途であるインバータ回路やチョッパー回路では、直流電源下で使用されるので、順方向の耐圧さえ確保できれば問題はなく、逆耐圧接合があるにもかかわらず、素子設計の段階から逆耐圧接合の接合終端面はチップ切断部側面に信頼性確保を考慮せずに露出したままの状態で作られていた。
【０００３】
しかし、最近、マトリクスコンバータ等の直接リンク形変換回路であるＡＣ（交流）／ＡＣ変換回路、電流型ＤＣ／ＡＣ変換回路、新３レベル回路と言った一部のＤＣ（直流）／ＡＣ変換回路では逆耐圧を有するスイッチング素子を使用して回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図ることが検討されている。そのため、高信頼性の逆耐圧を持ったＩＧＢＴが要望されるようになった。逆阻止型ＩＧＢＴでは、順阻止能力と同等の逆阻止能力が必要となる。この逆阻止能力を確保するために、逆耐圧を維持する裏面コレクタ側のｐｎ接合の接合終端面をチップ切断部側面ではなく、半導体チップの表面に延在させて信頼性の確保を図る構造とする必要がある。このように裏面コレクタ側のｐｎ接合の接合終端面を側面から表面に変更するための拡散層が分離層である。
【０００４】
図８は、従来の逆阻止型ＩＧＢＴの前記分離層を形成する方法を製造工程順に示す半導体基板の要部断面図である。この図８は分離層を塗布拡散によって形成する方法を示す。まず、半導体基板（以降、ウエハ１と記す）上に膜厚がおおよそ２．５μｍ程度の熱酸化膜２をドーパントマスクとして形成する（図８（ａ））。つぎに、この熱酸化膜２にパターニングとエッチングにより、分離層を形成するための開口部３を形成する（図８（ｂ））。つぎに、開口部３にボロンソース４を塗布し、その後、拡散炉により高温、長時間の熱処理を行い、おおよそ数百μｍ程度の深さのｐ型の拡散層を形成する（図８（ｃ））。その後、図８（ｃ）には図示されていないが、図９の断面図に示すように、ウエハ１の表面側にＭＯＳゲート構造１０、エミッタ電極８ａなどを形成した後、裏面から図８（ｃ）で破線に示すｐ型の拡散層に達する位置まで研削してウエハ１を薄くする。この研削面に、図９の要部断面図に示すｐコレクタ層７とコレクタ電極８で構成される裏面構造を形成すると、前記ｐ型の拡散層はｐコレクタ層７と接続され分離層５となる。その結果、コレクタ接合の接合終端面はｐ型の拡散層によって表面側に移動する。このｐ型の拡散層を以降分離層５と言うことにする。分離層５の中心部に位置するスクライブライン６でウエハ１を格子状に切断すると、逆阻止型ＩＧＢＴチップ１００ができる。
【０００５】
図１０は、従来の逆阻止型ＩＧＢＴの前記分離層を形成するための異なる方法を製造工程順に示す半導体基板の要部断面図である。この図１０は、前記図８で説明したようなｐ型の拡散層を形成するために必要な高温、長時間の熱処理を回避するため、半導体基板に高アスペクト比の深いトレンチを掘ってその側壁に拡散層を形成して分離層を形成する方法である。まず、ウエハ１の表面に数μｍの厚い酸化膜２を形成する（図１０（ａ））。つぎに、ウエハ１の表面から数百μｍ程度の深さのトレンチ１１をドライエッチングで形成する（図１０（ｂ））。つぎに、気相拡散にてトレンチの側壁へ不純物を導入し、熱拡散して分離層１２を形成する（図１０（ｃ））。トレンチ１１にポリシリコン、絶縁膜など補強材（図示せず）を充填した後、前記図９と同様の構造の表面側のＭＯＳゲート構造および金属電極を形成した後、図１１に示すスクライブライン６に沿ってダイシングしてウエハ１からＩＧＢＴチップを切り出すと、逆阻止型ＩＧＢＴ２００ができあがる。
【０００６】
このように、ウエハ１の表面にトレンチ１１を掘ってその側壁に分離層１２を形成する方法に関して、デバイス表面から下側ｐｎ接合まで活性部を取り囲むようにトレンチを形成し、このトレンチの側壁に拡散層を形成し、デバイスの下側にある逆阻止用ｐｎ接合の終端をデバイスの表面まで延在させて分離層を形成する方法が知られている（特許文献１）。同様に、デバイス表面から下側の逆阻止用ｐｎ接合に達するトレンチを形成し、このトレンチの側壁に拡散層を形成することで逆阻止能力のあるデバイスとしている方法の記載がある（特許文献２、３）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平２−２２８６９号公報
【特許文献２】特開２００１−１８５７２７号公報
【特許文献３】特開２００２−７６０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、半導体基板の表面から裏面に達する分離層を不純物の熱拡散によって形成する方法では、高耐圧の半導体装置とするために半導体基板の厚さを厚くすると、さらに、それに応じて厚い酸化膜形成および不純物拡散に高温およびまたは長時間拡散を必要とする。高温および拡散時間が長くなると、半導体特性および拡散炉に使用される部品等の品質に多大な悪影響を及ぼすという問題がある。
【０００９】
前記問題について、以下具体的に説明する。前述の図８に示す逆阻止型ＩＧＢＴの分離層の形成方法では、表面からボロンソース（ボロンの液状の拡散源）を塗布し熱処理によってボロンを拡散し、数百μｍ程度の拡散深さの分離層を形成する際には、高耐圧になればなるほど高温、長時間の拡散処理を必要とする。この結果、拡散炉を構成する石英ボード、石英管（石英チューブ）、石英ノズルなど石英治具のへたりや、ヒーターからの汚染、石英治具の失透現象による強度低下などを発生させる。さらに、この塗布拡散法による分離層の形成では、厚いマスク酸化膜の形成が必要となる。厚く、良質のマスク酸化膜が長時間のボロン拡散に耐えるようにするために欠かせない。この耐マスク性が高い、つまり良質なシリコン酸化膜を得る方法としては熱酸化の方法が最も好ましい。しかし、高温で長時間（例えば１５００℃、２００時間）のボロンによる分離層の拡散処理においてボロンがマスク酸化膜を突き抜けないためには、膜厚が約２．５μｍ以上の熱酸化膜を形成させる必要がある。この膜厚２．５μｍの熱酸化膜形成のためには、例えば１１５０℃の酸化温度において必要な酸化時間は、良質な酸化膜が得られるドライ（乾燥酸素雰囲気）酸化では、約２００時間必要である。膜質がやや劣るものの、ドライ酸化に比べて酸化時間が短くて済むウェットもしくはパイロジェニック酸化でも、約１５時間と長い酸化時間を必要とする。さらにこれらの酸化処理中には、大量の酸素がシリコンウエハ中に導入されるために、酸素析出物や酸化誘起積層欠陥などの結晶欠陥が導入されたり、酸素ドナーが発生したりすることによるデバイス特性劣化や信頼性低下の弊害が生じる。
【００１０】
またさらに、ボロンソース塗布後の熱拡散でも、通常は酸化雰囲気下で高温長時間の拡散処理が行われるため、ウエハ内に格子間酸素が導入され、この工程でも酸素析出物や酸素ドナー化現象、酸化誘起積層欠陥（ＯＳＦ：ＯｘｉｄａｔｉｏｎＩｎｄｕｃｅｄＳｔａｃｋｉｎｇＦａｕｌｔ）や、スリップ転位など結晶欠陥が導入される。これら結晶欠陥が導入されたウエハに形成されたｐｎ接合ではリーク電流が高くなる傾向がある。さらに、ウエハ上に熱酸化により形成される絶縁膜の耐圧、信頼性が大幅に劣化することが知られている。また、拡散中に取り込まれた酸素がドナー化し、耐圧が低下するという弊害を生じさせる。また、図８に示す分離層の形成方法では、ボロンによる拡散はマスク酸化膜の開口部から、シリコンバルクへとほぼ等方的に進行するため、深さ方向に２００μｍのボロン拡散を行う場合、必然的に横方向にもボロンは１６０μｍ拡散されるため、デバイスピッチやチップサイズの縮小に対する障害となる。
【００１１】
また、図１０に示すトレンチを利用して分離層を形成する場合についても問題がある。この方法では、異方性のドライエッチングにて高アスペクト比のトレンチ１１を形成し、形成したトレンチ１１側壁にボロンを導入して分離層１２を形成する。その後、トレンチ１１内を絶縁膜などの補強材で充填する。この図１０に示す分離層の形成方法は前述の図８の形成方法と比べて、デバイスピッチの縮小という目的に関しては、有利となる。しかし、深さ２００μｍ程度のエッチングに要する時間は、典型的なドライエッチング装置を用いた場合、１枚あたり、１００分程度の処理時間が必要であり、リードタイムの増加、エッチング装置のメンテナンス回数の増加などの問題は避けられない。また、ドライエッチングによって深いトレンチを形成する際に、マスクとしてシリコン酸化膜（ＳｉＯ２）を用いると、選択比が５０以下と小さいので、数μｍ程度の厚いシリコン酸化膜を必要とする。その結果、コストの上昇や酸化誘起積層欠陥や酸素析出物などのプロセス誘起結晶欠陥導入による良品率低下という問題が生じる。さらに、異方性ドライエッチングによる高アスペクト比の深堀りトレンチ１１を利用した分離層形成プロセスでは、図１２に示すように、トレンチ１１内で薬液残渣１３ａやレジスト残渣１３ｂなどが発生し、歩留まりの低下や信頼性の低下などの弊害を生じさせるという問題もある。
【００１２】
通常、トレンチ１１の側壁に対してリンやボロンなどのドーパントを導入する場合、トレンチ１１の側壁が垂直となっているので、ウエハ１を斜めにしてイオン注入することによりトレンチ１１の側壁へのドーパント導入を行っている。しかし、アスペクト比の高いトレンチ１１の側壁へのドーパント導入は、実効ドーズ量の低下（それに伴う注入時間の増加）、実効投影飛程の低下、スクリーン酸化膜によるドーズ量ロス、注入均一性の低下などの弊害を生じさせる。このため、アスペクト比の高いトレンチ１１内へ不純物を導入するための手法として、イオン注入の代わりにＰＨ３（ホスフィン）やＢ２Ｈ６（ジボラン）などのガス化させたドーパント零囲気中にウエハを暴露させる気相拡散法が用いられるが、ドーズ量の精密制御性において、イオン注入法に比べて劣る。またアスペクト比の高いトレンチ１１に絶縁膜を充填させる場合、トレンチ１１内にボイドと呼ばれる隙間ができてしまい、信頼性などの問題が発生する。また、前記の特許文献１〜３の製造方法では、トレンチ内に補強材を充填してウエハをスクライブラインで切断して半導体チップ化する工程が必要となることが想定され、製造コストが高くなる。
【００１３】
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、半導体特性または拡散炉に悪影響を及ぼすような高温、長時間の拡散をすることなく、また、トレンチ形成のような長時間プロセス加工による良品率低下が無く、高耐圧用の厚い半導体基板の表面から裏面に達する程度の深さの拡散分離層を備える逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明は、前記本発明の目的を達成するために、第１導電型半導体基板の半導体デバイス領域を取り巻く位置に、該第１導電型半導体基板を貫通する第２導電型貫通領域を、いずれか一方の主面または両主面から形成する工程と、複数枚の前記第１導電型半導体基板を鏡面加工し、前記第２導電型貫通領域の位置を合わせて真空中で貼り合わせる工程とを有する半導体装置の製造方法とする。
【００１５】
また、本発明は、第１導電型半導体基板の半導体デバイス領域を取り巻く位置に、該第１導電型半導体基板を貫通する第２導電型第１貫通領域を、いずれか一方の主面または両主面から形成する工程と、複数枚の前記第１導電型半導体基板を鏡面加工し、前記第２導電型第１貫通領域の位置を合わせて真空中で貼り合わせ、第２導電型第１貫通領域が重ねられた分離層を備える貼り合わせ半導体基板とし、該貼り合わせ半導体基板のいずれか一方の主面に前記分離層と接続される第２導電型半導体層を形成する工程と、前記貼り合わせ半導体基板と異なる第１導電型半導体基板の一方の主面に第２導電型第２貫通領域と活性部と耐圧構造を形成する工程と、前記貼り合わせ半導体基板と前記異なる第１導電型半導体基板のそれぞれの他方の主面を、第２導電型第１貫通領域と第２貫通領域の位置を合わせて真空中で貼り合わせる工程とを有する半導体装置の製造方法とすることによっても前記本発明の目的を達成できる。
【００１６】
また、本発明は、第１導電型半導体基板の半導体デバイス領域を取り巻く位置に、該第１導電型半導体基板を貫通する第２導電型第１貫通領域を、いずれか一方の主面または両主面から形成する工程と、複数枚の前記第２導電型第１貫通領域を形成した第１導電型半導体基板と前記第２導電型第１貫通領域を形成していない第１導電型半導体基板とを鏡面加工し、複数枚の前記第２導電型第１貫通領域を形成した第１導電型半導体基板と前記第２導電型第１貫通領域を形成していない第１導電型半導体基板とを前記第２導電型第１貫通領域の位置を合わせて真空中で貼り合わせて貼り合わせ半導体基板とする工程と、該貼り合わせ半導体基板に形成された前記第２導電型第１貫通領域により取り巻かれる一方の主面に活性部と耐圧構造を形成する工程と、反対側の他方の主面に、底部が第２導電型第１貫通領域に達するテーパー溝を形成した後、該他方の主面に第２導電型半導体層を形成する工程とを有する半導体装置の製造方法とすることによって、前記本発明の目的を達成できる。
【００１７】
さらにまた、本発明は、第１導電型半導体基板の半導体デバイス領域を取り巻く位置に、該第１導電型半導体基板を貫通する第２導電型第１貫通領域を、いずれか一方の主面または両主面から形成する工程と、複数枚の前記第２導電型第１貫通領域を形成した第１導電型半導体基板と前記第２導電型第１貫通領域を形成していない第１導電型半導体基板とを鏡面加工し、複数枚の前記第２導電型第１貫通領域を形成した第１導電型半導体基板と前記第２導電型第１貫通領域を形成していない第１導電型半導体基板とを前記第２導電型第１貫通領域の位置を合わせて真空中で貼り合わせて貼り合わせ半導体基板とする工程と、該貼り合わせ半導体基板の前記第２導電型第１貫通領域が形成されていない側の一方の主面に、底部が第２導電型第１貫通領域に達するテーパー溝を形成した後、第２導電型半導体層を形成する工程と、該貼り合わせ半導体基板の他方の主面に、別途形成してなる第２導電型第２貫通領域と活性部と耐圧構造を一方の主面に有する第１導電型半導体基板の他方の主面を、前記第２導電型第１貫通領域と第２貫通領域の位置を合わせて真空中で貼り合わせる工程とを有する半導体装置の製造方法とすることにより、前記本発明の目的を達成できる。
【００１８】
また、第１導電型半導体基板の厚さが５０μｍ乃至２００μｍである半導体装置の製造方法とすることが好ましい。さらにまた、第２導電型半導体層がｐ型コレクタ層であり、前記活性部がＭＯＳゲート構造とエミッタ電極で構成される前記半導体装置が逆阻止型絶縁ゲート形バイポーラトランジスタである半導体装置の製造方法とすることが望ましい。
【発明の効果】
【００１９】
本発明によれば、半導体特性または拡散炉に悪影響を及ぼすような高温、長時間の拡散をすることなく、また、トレンチ形成のような長時間プロセス加工による良品率低下が無く、高耐圧用の厚い半導体基板の表面から裏面に達する程度の深さの拡散分離層を備える逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明にかかる分離層を真空接合による貼り合わせで形成する製造工程を順に示す半導体基板の要部断面図である。
【図２】本発明にかかる前記図１で形成した貼り合わせウエハを用いた逆阻止型ＩＧＢＴの要部断面図である。
【図３】本発明にかかる分離層を真空接合による貼り合わせで形成する異なる製造方法を製造工程を順に示す半導体基板の要部断面図である。
【図４】本発明にかかる前記図３で形成した貼り合わせウエハを用いた逆阻止型ＩＧＢＴの要部断面図である。
【図５】本発明にかかる分離層を真空接合による貼り合わせで形成する製造方法を製造工程を順に示す半導体基板の要部断面図と、異なる貼り合わせウエハを用いた逆阻止型ＩＧＢＴの要部断面図である。
【図６】本発明にかかる分離層を真空接合による貼り合わせで形成する製造方法を製造工程を順に示す半導体基板の要部断面図と、異なる貼り合わせウエハを用いた逆阻止型ＩＧＢＴの要部断面図である。
【図７】本発明にかかる分離層を真空接合による貼り合わせで形成する製造方法を製造工程を順に示す半導体基板の要部断面図と、異なる貼り合わせウエハを用いた逆阻止型ＩＧＢＴの要部断面図である。
【図８】従来の逆阻止型ＩＧＢＴの前記分離層を塗布拡散法で形成する場合の製造工程を順に示す半導体基板の要部断面図である。
【図９】従来の塗布拡散法で形成した逆阻止ＩＧＢＴの要部断面図である。
【図１０】従来の逆阻止型ＩＧＢＴの前記分離層をトレンチ法で形成した場合の製造工程を順に示す半導体基板の要部断面図である。
【図１１】従来のトレンチ法で形成した逆阻止ＩＧＢＴの要部断面図である。
【図１２】従来の逆阻止型ＩＧＢＴの前記分離層をトレンチ法で形成した場合の問題点を説明するためのトレンチ部分の断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例１】
【００２２】
本発明の実施例１について以下説明する。１００μｍの厚さのシリコンウエハ１（以降単にウエハと略記する）の表面に形成した酸化膜２に図１（ａ）のように開口部３を設ける。図１（ｂ）で矢印で示すように、酸化膜２をマスクとして開口部３にボロンを加速電圧１００ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で選択的にイオン注入することで導入する。この酸化膜２の開口部３へのボロンの導入は図１（ｃ）に示すようにボロンソース４の塗布によってでもよい。ボロンを導入したウエハ１に１３００℃，１００時間の熱拡散処理を施し、図１（ｄ）のようにボロンをウエハ１の裏面に到達するまで熱拡散し、分離層５を形成する。そして、マスクとした酸化膜２を除去しウエハ１の両面を鏡面にする（図１（ｅ））。このウエハ１を１０−６Ｐａ程度の高真空槽に配置し、表面をアルゴンスパッタで清浄にした後、厚さ１００μｍのウエハ１を、ボロンが拡散した分離層５が重なるように、３枚重ねて真空中で接合させ、表から裏まで分離層５が繋がった厚さ３００μｍの貼り合わせウエハ１ａとする（図１（ｆ））。前述のように、ウエハ１間の接合は、高真空中でＡｒイオンをウエハ１に衝突させ、表面吸着物を離脱させ、表面のＳｉ原子を活性化させたウエハ面同士を接触させることにより行われる。この貼り合わせウエハ１ａの分離層５に囲まれたいずれか一方の表面にＭＯＳゲート構造１０、エミッタ電極８ａ、耐圧構造９などを形成し、裏面にコレクタ層７およびコレクタ電極８ｂを形成すると、図２（ａ）に示す逆阻止ＩＧＢＴ３００が完成する。図２（ｂ）は貼り合わせウエハ１ａの表と裏を逆にして、前記図２（ａ）と同様の表面構造を形成した逆阻止ＩＧＢＴ４００である。
【実施例２】
【００２３】
本発明の実施例２について以下説明する。２００μｍの厚さのウエハ１ｂの両面に図３（ａ）のように酸化膜２をマスクとする開口部３を形成し、図３（ｂ）のように両面の開口部３にそれぞれボロンを加速電圧１００ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で選択的イオン注入することで導入する。この酸化膜２の開口部３へのボロンの導入は図３（ｃ）に示すようにボロンソース４の塗布によってでもよい。１３００℃、１００時間の熱拡散処理を施して図３（ｄ）のように両面からのボロンの拡散領域が中央で重なる深さに熱拡散して分離層５ａとする。そして、酸化膜２を除去しウエハ１の両面を鏡面にする。図３（ｅ）のように表面を１０−６Ｐａ程度の高真空にし、アルゴンスパッタで清浄にした厚さ２００μｍのウエハ１ｂを、ボロンが拡散した領域が重なるように、３枚重ねて真空中で接合させ図３（ｆ）のような表から裏まで分離層５ａが繋がった厚さ６００μｍの１枚の貼り合わせウエハ１ｃとする。この３枚接合させた貼り合わせウエハ１ｃを用いて、いずれか一方の表面にＭＯＳゲート構造１０、エミッタ電極８ａ、耐圧構造９などを形成し、裏面にコレクタ層７およびコレクタ電極８ｂを形成すると、図４に示す逆阻止ＩＧＢＴ５００が完成する。実施例２では前記実施例１による逆阻止ＩＧＢＴの製造方法に比べて、貼り合わせ前のウエハの厚さが２００μｍと厚いので、ウエハプロセス中の割れなどに対するリスクが小さいというメリットがある。
【実施例３】
【００２４】
本発明の実施例３について以下説明する。前記実施例１または２で説明した方法で、表から裏まで分離層５ａが繋がったウエハ１ｃをまず作製する。図５（ａ）のようにその一方の面の全面にボロンイオン注入とアニールを行いコレクタ層７を形成する。アニールはレーザーで行うことも可能であるが、この段階では、まだ表面側に金属電極が形成されていないため赤外線のランプを用いるラピッドサーマルアニールによって１０００℃くらいまで加熱することも可能である。このコレクタ層７の表面にコレクタ電極８ｂ（図５（ｃ）に示す）を形成する。次に、従来の熱拡散の方法で図５（ｂ）に示すような逆阻止ＩＧＢＴの表面側ＭＯＳゲート構造およびエミッタ電極８ａおよび分離層５ａなどを一方の表面に形成した厚さ５０μｍ程度の薄ウエハ１ｄを別途作製する。この薄ウエハ１ｄの他方の面を、前記接合ウエハ１ｃの他方の面に、前述と同様の真空貼り合わせ方法でウエハ間を接合することで、図５（ｃ）に示す逆阻止ＩＧＢＴ６００が完成する。
【実施例４】
【００２５】
本発明の実施例４について以下説明する。前記実施例１または２で説明した方法で、表から裏までボロン拡散層（分離層５ａ）が繋がった厚さ１００μｍのウエハ２枚を作製し、この２枚とボロン拡散を全くしていない１枚の１００μｍのウエハとの３枚を接合して図６（ａ）のような、厚さ３００μｍの貼り合わせウエハ１ｅを作製する。この貼り合わせウエハ１ｅのボロン拡散層（分離層５ａ）に囲まれた領域の表面にＭＯＳゲート構造１０、エミッタ電極８ａ、耐圧構造９などを形成する。この接合ウエハの裏面側を、図６（ｂ）に示すように、エッチングによりテーパー溝１４を掘り、テーパー溝１４の底部がボロン拡散層（分離層５ａ）に達するようにする。そして裏面にボロンイオン注入、レーザーアニールで分離層５ａと接続されたコレクタ層７、コレクタ電極８ｂを形成することで、図６（ｃ）のような逆阻止ＩＧＢＴ７００が完成する。
【実施例５】
【００２６】
本発明の実施例５について以下説明する。前記実施例１または２で説明した方法で、表から裏までボロン拡散層（分離層５ａ）が繋がった厚さ１００μｍのウエハ２枚を作製し、この２枚とボロン拡散を全くしていない１枚の１００μｍのウエハとの３枚を接合して、前記図６（ａ）と同様の、厚さ３００μｍのウエハ１ｅを作製する。このウエハ１ｅで、ボロン拡散層のない側（裏面とする）の面から、図７（ａ）に示すようにテーパー溝１４を掘り、底部がボロン拡散層（分離層５ａ）に達するようにする。コレクタ層７と分離層５ａを接続するように、イオン注入とアニールによって図７（ｂ）のようにコレクタ層７を形成する。このウエハ１ｅのボロン拡散層（分離層５ａ）のある表面側に、前記図５（ｂ）に示す表側構造を持った薄ウエハ１ｄの裏面側を、分離層が重なるように接合させて貼り付けウエハ１ｆとする。この貼り付けウエハ１ｆの前記テーパー溝１４のある裏面側にコレクタ電極を被着することで、図７（ｃ）に示すような逆阻止ＩＧＢＴ８００を完成させることができる。
【００２７】
以上説明した実施例１〜５の説明では、使用するウエハ１として、厚さ５０μｍ〜１００μｍのものを用いたが、拡散時間が長くなるデメリットがあるが、厚さ２００μｍまでは本発明の半導体装置の製造方法とすることによるメリットが得られる。
【００２８】
以上説明したように、本発明にかかる実施例１〜５によれば、従来の高温、長時間の熱拡散では、半導体特性または拡散炉に及ぼす悪影響を考慮すると、限界のあった分離層の深さが、実質的に無制限に近くなるため、トータルのウエハ厚さがより厚くなる高耐圧の逆阻止ＩＧＢＴを容易に製造することができるようになる。
【符号の説明】
【００２９】
１ａ、１ｂ、１ｃ、１ｄ    ウエハ
２          酸化膜
３          開口部
４          ボロンソース
５、５ａ    分離層
６          スクライブライン
７          ｐコレクタ層
８ａ        エミッタ電極
８ｂ        コレクタ電極
９          耐圧構造
１０        ＭＯＳゲート構造
１１        トレンチ
１２        分離層
１３ａ        薬液残渣
１３ｂ        レジスト残渣
１４          テーパー溝
１００、２００、３００、４００、５００、６００、７００、８００        逆阻止ＩＧＢＴ
【図１】
0005636751.tif 000002
【図２】
0005636751.tif 000003
【図３】
0005636751.tif 000004
【図４】
0005636751.tif 000005
【図５】
0005636751.tif 000006
【図６】
0005636751.tif 000007
【図７】
0005636751.tif 000008
【図８】
0005636751.tif 000009
【図９】
0005636751.tif 000010
【図１０】
0005636751.tif 000011
【図１１】
0005636751.tif 000012
【図１２】
0005636751.tif 000013