(57)【特許請求の範囲】
【請求項１】
発光素子と、該発光素子に対して入力された映像信号電圧に応じた電流印加を行う駆動トランジスタを有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、信号線電圧として、少なくとも映像信号電圧及び基準電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各第１の書込制御線に、上記画素回路への上記信号線電圧の入力制御に用いられる第１の走査パルスを出力する第１の書込スキャナと、
上記画素アレイ上で列状に配設される各第２の書込制御線に、上記第１の走査パルスとともに上記画素回路への上記信号線電圧の入力制御に用いられる第２の走査パルスを出力する第２の書込スキャナとを備え、
上記画素回路は、上記駆動トランジスタが、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う構成とされ、上記駆動トランジスタのゲート・ソース間に接続され上記信号線から入力される上記映像信号電圧を保持する保持容量と、上記信号線と上記駆動トランジスタのゲートノードの間に直列接続される第１，第２のスイッチ素子とを有し、
上記第１のスイッチ素子は、上記第１の走査パルスによってオン／オフされ、
上記第２のスイッチ素子は、上記第２の走査パルスによってオン／オフされ、
上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記信号線電圧が上記駆動トランジスタのゲートノードに入力され、
上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、上記第２の走査パルスにより上記第２のスイッチ素子を上記第１のスイッチ素子より先にオンとし、その後上記第１の走査パルスにより上記第１のスイッチ素子をオンとすることにより移動度補正が開始され、上記第２の走査パルスによって上記第２のスイッチ素子をオフするタイミングで上記移動度補正が終了する
表示装置。
【請求項２】
上記各画素回路では、
上記信号線電圧が上記基準電圧されている期間に、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記基準電圧が上記駆動トランジスタのゲートノードに入力され、かつ上記駆動トランジスタへの駆動電圧の印加が行われることで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作が行われるとともに、
上記第２の走査パルスによって上記第２のスイッチ素子をオンとするタイミングは上記駆動トランジスタへの駆動電圧の印加が行われるタイミングより遅らせており、上記第１の走査パルスによる上記第１のスイッチ素子のオン期間に対して、上記第２の走査パルスによる上記第２のスイッチ素子のオン期間の長さを調整することで、上記閾値補正動作の実行期間を、画素回路毎に調整する
請求項１に記載の表示装置。
【請求項３】
上記各画素回路では、
上記信号線電圧が上記基準電圧されている期間に、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記基準電圧が上記駆動トランジスタのゲートノードに入力され、かつ上記駆動トランジスタへの駆動電圧の印加が行われることで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作が行われるとともに、
上記閾値補正動作の開始直前に、上記駆動トランジスタへの駆動電圧の印加が行われ、
上記第１の走査パルスにより上記第１のスイッチ素子がオンとされ、上記第２の走査パルスにより上記第２のスイッチ素子がオフとされる期間を設けることで、上記駆動トランジスタのソース電圧及びゲート電圧を上昇させる
請求項２に記載の表示装置。
【請求項４】
上記各画素回路では、
上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、
上記映像信号電圧の入力の際の上記第２の走査パルス波形は、上記第２のスイッチ素子がオフとなるタイミングが映像信号電圧値に応じて変動する波形とされている
請求項２に記載の表示装置。
【請求項５】
上記各画素回路では、
上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、
上記第１のスイッチ素子がオンとなるタイミングより、上記第２のスイッチ素子がオンとなるタイミングが先となるように、上記第１，第２の走査パルスのタイミングが設定されることで、上記第１のスイッチ素子がオンとなるタイミングから、上記映像信号電圧の入力が開始される請求項２に記載の表示装置。
【請求項６】
上記第２の走査パルスのローレベル電圧は、上記第１の走査パルスのローレベル電圧よりも低い電圧とされている請求項２に記載の表示装置。
【請求項７】
発光素子と、
該発光素子に対して、入力された映像信号電圧に応じた電流印加を行う駆動トランジスタと、
上記駆動トランジスタのゲート・ソース間に接続され信号線から入力される上記映像信号電圧を保持する保持容量と、
上記信号線と上記駆動トランジスタのゲートノードの間に直列接続されるスイッチ素子としての第１，第２のトランジスタとを備え、
上記第１のトランジスタのゲートノードは、行方向に隣接する画素回路の第１のトランジスタのゲートノードと接続され、
上記第２のトランジスタのゲートノードは、列方向に隣接する画素回路の第２のトランジスタのゲートノードと接続され、
上記駆動トランジスタのドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う構成とされ、
上記第１のトランジスタは、上記ゲートノードに入力される第１の走査パルスによってオン／オフされ、
上記第２のトランジスタは、上記ゲートノードに入力される第２の走査パルスによってオン／オフされ、
上記信号線の電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のトランジスタが共にオンとされることで、上記映像信号電圧が上記駆動トランジスタのゲートノードに入力されるとともに、上記第２の走査パルスにより上記第２のトランジスタを上記第１のトランジスタより先にオンとし、その後上記第１の走査パルスにより上記第１のトランジスタをオンとすることにより移動度補正が開始され、上記第２の走査パルスによって上記第２のスイッチ素子をオフするタイミングで上記移動度補正が終了する
画素回路。
【請求項８】
発光素子と、該発光素子に対して入力された映像信号電圧に応じた電流印加を行う駆動トランジスタを有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、信号線電圧として、少なくとも映像信号電圧及び基準電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各第１の書込制御線に、第１の走査パルスを出力する第１の書込スキャナと、
上記画素アレイ上で列状に配設される各第２の書込制御線に、第２の走査パルスを出力する第２の書込スキャナと、
を備えた表示装置の表示駆動方法として、
上記画素回路は、上記駆動トランジスタが、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う構成とされ、上記駆動トランジスタのゲート・ソース間に接続され上記信号線から入力される上記映像信号電圧を保持する保持容量と、上記信号線と上記駆動トランジスタのゲートノードの間に直列接続される第１，第２のスイッチ素子とを有し、
上記第１のスイッチ素子は、上記第１の走査パルスによってオン／オフされ、上記第２のスイッチ素子は、上記第２の走査パルスによってオン／オフされ、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記信号線電圧が上記駆動トランジスタのゲートノードに入力されるステップと、
上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるステップとを備え、
上記の上記映像信号電圧の入力が行われるステップは、上記信号線電圧が上記映像信号電圧とされている期間に、上記第２の走査パルスにより上記第２のスイッチ素子を上記第１のスイッチ素子より先にオンとし、その後上記第１の走査パルスにより上記第１のスイッチ素子をオンとすることにより移動度補正が開始され、上記第２の走査パルスによって上記第２のスイッチ素子をオフするタイミングで上記移動度補正が終了する
表示駆動方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その画素回路、及び表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００７−１３３２８２号公報
【特許文献２】特開２００３−２５５８５６号公報
【特許文献３】特開２００３−２７１０９５号公報
【特許文献４】特開２００８−９１９８号公報
【背景技術】
【０００３】
例えば上記各特許文献に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上が求められている。特に均一性（ユニフォミティ）の良い表示パネルの実現のためには、画素回路での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作が各種提案されている。
本発明では、例えば発光素子に電流印加を行う駆動トランジスタの移動度や閾値電圧のバラツキによるユニフォミティの悪化を、より適切に補正できる表示装置を実現することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、発光素子と、該発光素子に対して入力された映像信号電圧に応じた電流印加を行う駆動トランジスタを有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイ上で列状に配設される各信号線に、信号線電圧として、少なくとも映像信号電圧及び基準電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各第１の書込制御線に、上記画素回路への上記信号線電圧の入力制御に用いられる第１の走査パルスを出力する第１の書込スキャナと、上記画素アレイ上で列状に配設される各第２の書込制御線に、上記第１の走査パルスとともに上記画素回路への上記信号線電圧の入力制御に用いられる第２の走査パルスを出力する第２の書込スキャナとを備える。
また上記画素回路は、上記駆動トランジスタが、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う構成とされるとともに、上記駆動トランジスタのゲート・ソース間に接続され上記信号線から入力される上記映像信号電圧を保持する保持容量と、上記信号線と上記駆動トランジスタのゲートノードの間に直列接続される第１，第２のスイッチ素子とをさらに備える。そして上記第１のスイッチ素子は、上記第１の走査パルスによってオン／オフされ、上記第２のスイッチ素子は、上記第２の走査パルスによってオン／オフされる。
この場合、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記信号線電圧が上記駆動トランジスタのゲートノードに入力される。
【０００６】
さらに、上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、上記第２の走査パルスにより上記第２のスイッチ素子を上記第１のスイッチ素子より先にオンとし、その後上記第１の走査パルスにより上記第１のスイッチ素子をオンとすることにより移動度補正が開始され、上記第２の走査パルスによって上記第２のスイッチ素子をオフするタイミングで上記移動度補正が終了する。
【０００７】
また、上記各画素回路では、上記信号線電圧が上記基準電圧されている期間に、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記基準電圧が上記駆動トランジスタのゲートノードに入力され、かつ上記駆動トランジスタへの駆動電圧の印加が行われることで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作が行われるとともに、上記第２の走査パルスによって上記第２のスイッチ素子をオンとするタイミングは上記駆動トランジスタへの駆動電圧の印加が行われるタイミングより遅らせており、上記第１の走査パルスによる上記第１のスイッチ素子のオン期間に対して、上記第２の走査パルスによる上記第２のスイッチ素子のオン期間の長さを調整することで、上記閾値補正動作の実行期間を、画素回路毎に調整する。
【０００８】
また上記各画素回路では、上記信号線電圧が上記基準電圧されている期間に、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記基準電圧が上記駆動トランジスタのゲートノードに入力され、かつ上記駆動トランジスタへの駆動電圧の印加が行われることで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作が行われるとともに、上記閾値補正動作の開始直前に、上記駆動トランジスタへの駆動電圧の印加が行われ、上記第１の走査パルスにより上記第１のスイッチ素子がオンとされ、上記第２の走査パルスにより上記第２のスイッチ素子がオフとされる期間を設けることで、上記駆動トランジスタのソース電圧及びゲート電圧を上昇させる。
【０００９】
また上記各画素回路では、上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、上記映像信号電圧の入力の際の上記第２の走査パルス波形は、上記第２のスイッチ素子がオフとなるタイミングが映像信号電圧値に応じて変動する波形とされている。
また上記第２の走査パルスのローレベル電圧は、上記第１の走査パルスのローレベル電圧よりも低い電圧とされている。
また上記各画素回路では、上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、上記第１のスイッチ素子がオンとなるタイミングより、上記第２のスイッチ素子がオンとなるタイミングが先となるように、上記第１，第２の走査パルスのタイミングが設定されることで、上記第１のスイッチ素子がオンとなるタイミングから、上記映像信号電圧の入力が開始される。
【００１０】
本発明の画素回路は、発光素子と、該発光素子に対して、入力された映像信号電圧に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され信号線から入力される上記映像信号電圧を保持する保持容量と、上記信号線と上記駆動トランジスタのゲートノードの間に直列接続されるスイッチ素子としての第１，第２のトランジスタとを備える。そして上記第１のトランジスタのゲートノードは、行方向に隣接する画素回路の第１のトランジスタのゲートノードと接続され、上記第２のトランジスタのゲートノードは、列方向に隣接する画素回路の第２のトランジスタのゲートノードと接続される。上記駆動トランジスタのドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う構成とされ、上記第１のトランジスタは、上記ゲートノードに入力される第１の走査パルスによってオン／オフされ、上記第２のトランジスタは、上記ゲートノードに入力される第２の走査パルスによってオン／オフされ、上記信号線の電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のトランジスタが共にオンとされることで、上記映像信号電圧が上記駆動トランジスタのゲートノードに入力されるとともに、上記第２の走査パルスにより上記第２のトランジスタを上記第１のトランジスタより先にオンとし、その後上記第１の走査パルスにより上記第１のトランジスタをオンとすることにより移動度補正が開始され、上記第２の走査パルスによって上記第２のスイッチ素子をオフするタイミングで上記移動度補正が終了する。
【００１１】
本発明の表示駆動方法は、発光素子と、該発光素子に対して入力された映像信号電圧に応じた電流印加を行う駆動トランジスタを有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイ上で列状に配設される各信号線に、信号線電圧として、少なくとも映像信号電圧及び基準電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各第１の書込制御線に、第１の走査パルスを出力する第１の書込スキャナと、上記画素アレイ上で列状に配設される各第２の書込制御線に、第２の走査パルスを出力する第２の書込スキャナと、を備えた表示装置の表示駆動方法であり、上記画素回路は、上記駆動トランジスタが、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う構成とされ、上記駆動トランジスタのゲート・ソース間に接続され上記信号線から入力される上記映像信号電圧を保持する保持容量と、上記信号線と上記駆動トランジスタのゲートノードの間に直列接続される第１，第２のスイッチ素子とを有し、上記第１のスイッチ素子は、上記第１の走査パルスによってオン／オフされ、上記第２のスイッチ素子は、上記第２の走査パルスによってオン／オフされ、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記信号線電圧が上記駆動トランジスタのゲートノードに入力されるステップと、上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるステップとを備え、上記の上記映像信号電圧の入力が行われるステップは、上記信号線電圧が上記映像信号電圧とされている期間に、上記第２の走査パルスにより上記第２のスイッチ素子を上記第１のスイッチ素子より先にオンとし、その後上記第１の走査パルスにより上記第１のスイッチ素子をオンとすることにより移動度補正が開始され、上記第２の走査パルスによって上記第２のスイッチ素子をオフするタイミングで上記移動度補正が終了する。
【００１２】
このような本発明では、画素アレイ上で行状に配設される各第１の書込制御線と、列状に配設される各第２の書込制御線が設けられ、各画素回路に第１，第２の走査パルスが供給される。各画素回路に対して、第１，第２の走査パルスが連携して、信号線電圧の入力制御が行われる。例えば第１，第２の走査パルスによって第１，第２のスイッチ素子が共にオンとされたときに、信号線電圧が駆動トランジスタのゲートノードに印加される。
このように、各画素回路が、行方向の各画素回路に共通に供給されるパルス（第１の走査パルス）と、列方向の各画素回路に共通に供給されるパルス（第２の走査パルス）によって制御される。このことは、画素回路への信号線電圧の入力期間を、画素単位で制御できることを意味する。
これによって、画素回路単位で、移動度補正期間、閾値補正期間を調整することなどが可能となる。換言すれば、画素毎に、各画素の特性にあわせた最適な発光駆動動作が可能となる。
【発明の効果】
【００１３】
本発明によれば、全画素回路に対して最適な移動度補正時間や閾値補正動作期間を設定できる等により、画素回路単位で適切な発光駆動動作が可能となり、高ユニフォミティの表示を実現できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の画素回路の回路図である。
【図３】比較例の画素回路の回路図である。
【図４】比較例の画素回路動作の説明図である。
【図５】比較例の画素回路の１サイクルの発光動作の過程の等価回路図である。
【図６】比較例の画素回路の１サイクルの発光動作の過程の等価回路図である。
【図７】比較例の画素回路の１サイクルの発光動作の過程の等価回路図である。
【図８】比較例の補正例の説明図である。
【図９】第１の実施の形態の画素回路の動作の説明図である。
【図１０】第１の実施の形態の１サイクルの発光動作の過程の等価回路図である。
【図１１】第１の実施の形態の１サイクルの発光動作の過程の等価回路図である。
【図１２】第１の実施の形態の１サイクルの発光動作の過程の等価回路図である。
【図１３】第１の実施の形態の移動度補正時間の調整の説明図である。
【図１４】第２の実施の形態の画素回路の動作の説明図である。
【図１５】閾値補正量差とγカーブゼロ点の説明図である。
【図１６】第３の実施の形態の画素回路の動作の説明図である。
【図１７】第４の実施の形態の画素回路の動作の説明図である。
【図１８】第４の実施の形態の階調による最適補正時間の説明図である。
【図１９】第４の実施の形態の階調による補正時間の変化の説明図である。
【図２０】第５の実施の形態の画素回路の動作の説明図である。
【図２１】第６の実施の形態の画素回路の動作の説明図である。
【図２２】実施の形態の変形例の画素回路の回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について次の順序で説明する。
［１．実施の形態の表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作（比較例）］
［３．第１の実施の形態］
［４．第２の実施の形態］
［５．第３の実施の形態］
［６．第４の実施の形態］
［７．第５の実施の形態］
［８．第６の実施の形態］
［９．変形例］
【００１６】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１７】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、第１ライトスキャナ１３、第２ライトスキャナ１４を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００１８】
また画素アレイ２０上において、行方向に第１書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの第１書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００１９】
さらに画素アレイ２０上において、列方向に第２書込制御線ｖＷＳＬ１，ｖＷＳＬ２・・・ｖＷＳＬ（ｎ）が配されている。第２書込制御線ｖＷＳＬは、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００２０】
第１書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））は第１ライトスキャナ１３により駆動される。
第１ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各第１書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、第１走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００２１】
第２書込制御線ｖＷＳＬ（ｖＷＳＬ１〜ｖＷＳＬ（ｎ））は第２ライトスキャナ１４により駆動される。
第２ライトスキャナ１４は、設定された所定のタイミングで、列状に配設された各第２書込制御線ｖＷＳＬ１〜ｖＷＳＬ（ｎ）に、第２走査パルスｖＷＳ（ｖＷＳ１，ｖＷＳ２・・・ｖＷＳ（ｎ））を供給する。
各画素回路１０に対しては、第１走査パルスＷＳと第２走査パルスｖＷＳが連携して、信号線ＤＴＬの電圧の入力制御が行われる。
【００２２】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、第１ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，第１ライトスキャナ１３、第２ライトスキャナは、クロックｃｋ及びスタートパルスｓｐに基づいて、電源パルスＤＳ、第１走査パルスＷＳ、第２走査パルスｖＷＳのタイミングを設定する。
【００２３】
水平セレクタ１１は、第１ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。本実施の形態では、水平セレクタ１１は、各信号線に対し、信号線電圧として映像データによる階調に応じた電圧である映像信号電圧Ｖｓｉｇと、基準電圧Ｖｏｆｓを時分割で供給する。基準電圧Ｖｏｆｓは例えば閾値補正動作のために用いられる。
【００２４】
なお、本実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ１１であり、第１の書込スキャナの例が第１ライトスキャナ１３であり、第２の書込スキャナの例が第２ライトスキャナ１４となる。
【００２５】
図２に実施の形態の画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬ及び第２書込制御線ｖＷＳＬと、第１書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００２６】
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、第１，第２のサンプリングトランジスタＴｓ１，Ｔｓ２、駆動トランジスタＴｄを有して構成される。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
サンプリングトランジスタＴｓ１、Ｔｓ２、駆動トランジスタＴｄは、ｎチャネルの薄膜トランジスタ（ＴＦＴ）で構成されている。
【００２７】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
【００２８】
サンプリングトランジスタＴｓ１，Ｔｓ２は、そのソース・ドレインが信号線ＤＴＬと駆動トランジスタＴｄのゲート（ノードＮＤ１）の間で直列接続されている。
即ちサンプリングトランジスタＴｓ１は、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端がサンプリングトランジスタＴｓ２に接続される。サンプリングトランジスタＴｓ２のドレインとソースの一端はサンプリングトランジスタＴｓ１に接続され、他端は駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続される。
従って、サンプリングトランジスタＴｓ１，Ｔｓ２の双方が導通したときのみ、駆動トランジスタＴｄのゲートに信号線ＤＴＬの信号線電圧（映像信号電圧Ｖｓｉｇ／基準電圧Ｖｏｆｓ）が入力される構成となっている。
【００２９】
またサンプリングトランジスタＴｓ１のゲートは、当該画素回路１０の行に対応する第１書込制御線ＷＳＬに接続されている。
従ってサンプリングトランジスタＴｓ１のゲートノードは、図１に示した画素アレイ２０内で行方向に隣接する各画素回路１０のサンプリングトランジスタＴｓ１のゲートノードと接続されていることになる。
一方、サンプリングトランジスタＴｓ２のゲートは、当該画素回路１０の列に対応する第２書込制御線ｖＷＳＬに接続されている。
従ってサンプリングトランジスタＴｓ２のゲートノードは、画素アレイ２０内で列方向に隣接する各画素回路１０のサンプリングトランジスタＴｓ２のゲートノードと接続されていることになる。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【００３０】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓ１，Ｔｓ２が、第１書込制御線ＷＳＬ、第２書込制御線ｖＷＳＬを介して第１ライトスキャナ１３、第２ライトスキャナ１４から与えられる第１走査パルスＷＳ、第２走査パルスｖＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
【００３１】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００３２】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００３３】
このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００３４】
［２．本発明に至る過程で考慮された画素回路動作（比較例）］
ここで、本発明の理解のため、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。閾値補正動作としては１発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
【００３５】
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００３６】
ここでは図３に示す一般的な画素回路１０の動作として説明する。
上記図２の本実施の形態の画素回路１０と比べて、第２のサンプリングトランジスタＴｓ２が設けられていない。また、これに伴い、第２ライトスキャナ１４、第２書込制御線ｖＷＳＬは設けられていない。
駆動トランジスタＴｄからの有機ＥＬ素子１への電流印加による基本的な発光動作は同様である。
即ち信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、保持容量Ｃｓに書き込まれた映像信号電圧Ｖｓｉｇ（ゲート・ソース間電圧Ｖｇｓ）に応じた電流Ｉｄｓを有機ＥＬ素子１に流す。これにより映像信号の階調値に応じた輝度の発光が行われる。
【００３７】
図４に画素回路１０の１発光サイクル（１フレーム期間）の動作のタイミングチャートを示す。
図４では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、基準電圧Ｖｏｆｓ及び映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図４には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図４には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図４には、図３に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００３８】
図４のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前（期間ＬＴ０）は、前フレームの発光が行われている。期間ＬＴ０の等価回路を図５（ａ）に示す。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓ’は駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００３９】
時点ｔｓで今回のフレームの発光のための動作が開始される。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。図５（ｂ）に期間ＬＴ１の等価回路を示す。
このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
【００４０】
一定期間後、閾値補正のための準備が行われる（期間ＬＴ２ａ，ＬＴ２ｂ）。等価回路は図６（ａ）に示される。
即ち期間ＬＴ２ａ，ＬＴ２ｂでは、信号線ＤＴＬの電位が基準電圧Ｖｏｆｓとなった時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は基準電圧Ｖｏｆｓとなる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００４１】
続いて閾値補正（Ｖｔｈ補正）が行われる。ここでは期間ＬＴ３ａ〜ＬＴ３ｄとして４回の閾値補正が行われる例としている。
まず期間ＬＴ３ａとして１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、信号線電圧が基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、またドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。等価回路を図６（ｂ）に示すが、この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。有機ＥＬ素子１のアノード電位がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００４２】
この閾値補正は、基本的には、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作と言える。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇されればよい。
しかし、ゲートノードを基準電圧Ｖｏｆｓに固定できるのは、信号線電圧＝Ｖｏｆｓの期間のみである。するとフレームレート等によっては１回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Ｖｔｈに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
【００４３】
このため、信号線電圧＝映像信号電圧Ｖｓｉｇとなる前に、期間ＬＴ３ａとしての閾値補正を終了させる。即ち、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
【００４４】
次に期間ＬＴ３ｂとして、２回目の閾値補正を行う。即ち信号線電圧＝基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。これにより、駆動トランジスタＴｄのゲート電圧＝基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。
さらに閾値補正動作を休止する。なお、２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ３ｃで３回目の閾値補正を行い、さらに休止を経て、期間ＬＴ３ｄで４回目の閾値補正を行う。
そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（ノードＮＤ２：有機ＥＬ素子１のアノード電位）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
この図４の場合では、４回目の閾値補正の期間ＬＴ３ｄの後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００４５】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ４に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。このときの等価回路を図７（ａ）に示す。
【００４６】
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧Ｖｓ０となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり（Ｖｇｓ＝Ｖｓｉｇ−Ｖｓ０）、一定時間経過後に移動度を補正する電圧となる。
【００４７】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態（期間ＬＴ５）へと移行する。図７（ｂ）に等価回路を示す。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧ＶELまで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００４８】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって、各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電位Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００４９】
また１サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高速化（高周波数化）の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間（信号線電圧＝基準電圧Ｖｏｆｓの期間）を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈに収束させるものである。
【００５０】
ところで、以上の動作により、基本的には閾値電圧や移動度のバラツキに対する補正が行われるが、全画素において補正しきれない場合もある。
例えば移動度補正に関していえば、図４の期間ＬＴ４の期間長は走査パルスＷＳのパルス幅によって決まることになる。ところが、移動度補正のための最適な時間（期間ＬＴ４の期間長）は、移動度の大小によって異なる。このため、最も適切に移動度補正を行うには、画素毎に移動度補正時間を調整できるようにする必要がある。特にいえば、図４の駆動の場合、走査パルスＷＳのパルス幅による期間ＬＴ４の調整は行単位では可能であるが、画素単位ではできない。
【００５１】
パネル面内において画素毎の移動度の異なることに起因するスジムラが２箇所以上存在する場合を図８（ａ）に示している。
個々の画素においてスジムラが消える最適補正時間はあるが、或る移動度補正期間長の設定が全画素で補正可能な時間とはなっていないと、図示のようにスジムラが発生する。
ここで、スジムラ発生する画素の移動度が、スジＡよりスジＢの方が高いと仮定する。すると、スジＡを補正しようとして最適補正時間をスジＡに合わせると、移動度の高い画素のスジＢにとっては過補正となってしまい、図８（ｂ）のようにスジ明暗が反転しスジが消えきらない。逆に補正時間をスジＢに合わせると今度はスジＡにとって補正不足となってしまい図８（ｃ）のようにスジＡが消えきらない。
このようにパネル面内に複数のスジムラが存在し且つそれらの移動度ばらつきが大きい場合、全てのスジムラを同時に補正することが不可能になってしまう。
そこでこのような移動度の画素毎の大きなバラツキに対応するには、画素毎に最適補正時間を設定することが求められる。
閾値補正動作についても、画素毎の特性に合わせた補正時間設定が必要となる場合もある。
【００５２】
これらの画素毎の補正時間の設定を適切に行うため、本実施の形態では、第２ライトスキャナ１４、第２書込制御線ｖＷＳＬを設け、各画素回路１０には２つのサンプリングトランジスタＴｓ１，Ｔｓ２を設けている。
【００５３】
［３．第１の実施の形態］
第１の実施の形態は、上記図８で述べた移動度バラツキにも適切に対応して移動度補正をできるようにするものである。
図１，図２で述べたように本実施の形態の表示装置は、上記の比較例としての構成に加えて、画素回路１０には第２のサンプリングトランジスタＴｓ２が設けられ、また、サンプリングトランジスタＴｓ２のオン／オフ制御のため、第２ライトスキャナ１４、第２書込制御線ｖＷＳＬが設けられている。
【００５４】
図９は上述の図４と同様に或る画素回路１０での１サイクル（１フレーム期間）の動作のタイミングチャートを示している。ここでは図４と同様、信号線ＤＴＬの電圧、電源パルスＤＳ、ノードＮＤ１、ＮＤ２の電圧を示している。そして走査パルスに関しては、第１ライトスキャナ１３による第１走査パルスＷＳと、第２ライトスキャナ１４による第２走査パルスｖＷＳを示している。
信号線電圧及び電源パルスＤＳについては図４と同様である。
【００５５】
第１走査パルスＷＳは、第１書込制御線ＷＳＬを介して第１ライトスキャナ１３によってサンプリングトランジスタＴｓ１のゲートに与えられる。ｎチャネルのサンプリングトランジスタＴｓ１は、第１走査パルスＷＳがＨレベルとされることで導通され、第１走査パルスＷＳがＬレベルとされることで非導通となる。
第２走査パルスｖＷＳは、第２書込制御線ｖＷＳＬを介して第２ライトスキャナ１４によってサンプリングトランジスタＴｓ２のゲートに与えられる。ｎチャネルのサンプリングトランジスタＴｓ２は、第２走査パルスｖＷＳがＨレベルとされることで導通され、第２走査パルスｖＷＳがＬレベルとされることで非導通となる。
ここで、第２走査パルスｖＷＳとしては、図示のように、１Ｈ期間に、２つのＨレベルのパルスを持つものとされる。説明の便宜上、第２走査パルスｖＷＳにおいて、信号線電圧が基準電圧ＶｏｆｓのときにＨレベルとなるパルス部分をパルスＰ１、信号線電圧が映像信号電圧ＶｓｉｇのときにＨレベルとなるパルス部分をパルスＰ２と呼ぶこととする。
【００５６】
１サイクルの動作を説明する。
図９のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前（期間ＬＴ０）は、前フレームの発光が行われている。図１０（ａ）に等価回路を示す。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓ１がオフした状態である。なお、第２走査パルスｖＷＳとしては各水平期間にパルスＰ１、Ｐ２が出力されているため、サンプリングトランジスタＴｓ２は１水平期間内に２回づつオン／オフされる。しかしサンプリングトランジスタＴｓ１がオフであることで、ノードＮＤ１は信号線ＤＴＬから切り離されている。
この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓ’は駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００５７】
時点ｔｓで今回のフレームの発光のための動作が開始される。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。図１０（ｂ）に期間ＬＴ１の等価回路を示す。
このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
【００５８】
一定期間後、閾値補正のための準備が行われる（期間ＬＴ２ａ，ＬＴ２ｂ）。等価回路は図１１（ａ）に示される。
即ち期間ＬＴ２ａ，ＬＴ２ｂでは、信号線ＤＴＬの電位が基準電圧Ｖｏｆｓとなった時に、第１走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓ１がオンとされる。これと同期して第２走査パルスｖＷＳ（パルスＰ１）がＨレベルとなり、サンプリングトランジスタＴｓ２もオンとされる。
このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は基準電圧Ｖｏｆｓとなる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられる。
【００５９】
続いて閾値補正（Ｖｔｈ補正）が行われる。上述の比較例と同様、期間ＬＴ３ａ〜ＬＴ３ｄとして４回の閾値補正が行われる例とする。
まず期間ＬＴ３ａとして１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなるタイミングで、第１ライトスキャナ１３が第１走査パルスＷＳをＨレベルとする。また第２ライトスキャナ１４による第２走査パルスｖＷＳもＨレベルとなる（パルスＰ１）。またドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
等価回路を図１１（ｂ）に示すが、この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。有機ＥＬ素子１のアノード電位がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００６０】
次に信号線電圧＝映像信号電圧Ｖｓｉｇとなる前に、期間ＬＴ３ａとしての閾値補正を終了させる。即ち、第１ライトスキャナ１３が一旦、第１走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓ１をオフして閾値補正を休止する。第２走査パルスｖＷＳのパルスＰ１もＬレベルとなる。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。なお、この休止期間中、第２走査パルスｖＷＳのパルスＰ２によってサンプリングトランジスタＴｓ２はオンとなる期間があるが、サンプリングトランジスタＴｓ１がオフであることで、ノードＮＤ１のフローティング状態は保たれている。
【００６１】
次に期間ＬＴ３ｂとして、２回目の閾値補正を行う。即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときに、再び第１，第２走査パルスＷＳ、ｖＷＳがＨレベルとなり、サンプリングトランジスタＴｓ１，Ｔｓ２がオンとなる。これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。
さらに閾値補正動作を休止する。なお、２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ３ｃで３回目の閾値補正を行い、さらに休止を経て、期間ＬＴ３ｄで４回目の閾値補正を行う。
そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（ノードＮＤ２：有機ＥＬ素子１のアノード電位）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
この図９の場合では、４回目の閾値補正の期間ＬＴ３ｄの後、第１走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００６２】
なお、ここでは４回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作、フレームレート等に応じて適切に決められるものであり、例えば２回、３回、５回以上という例もある。もちろん分割しないで１回で行うこともある。
【００６３】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっているときに、第１ライトスキャナ１３が第１走査パルスＷＳをＨレベルとする。
この図９の場合は、この時点で図１２（ａ）のようになる。つまりサンプリングトランジスタＴｓ１はオンとされるが、サンプリングトランジスタＴｓ２はオフであり、まだ映像信号電圧Ｖｓｉｇの書込は開始されない。
その後、第２ライトスキャナ１４が第２走査パルスｖＷＳ（パルスＰ２）をＨレベルとする。これにより図１２（ｂ）のようにノードＮＤ１が信号線ＤＴＬと接続され、期間ＬＴ４としての映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。つまり、映像信号電圧Ｖｓｉｇの書込及び移動度補正を行う期間ＬＴ４は、第１走査パルスＷＳと、第２走査パルスｖＷＳのアンド条件で決まる。
【００６４】
この期間ＬＴ４に駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、期間ＬＴ４に駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、ソース電圧Ｖｓは移動度μを反映した電圧Ｖｓ０となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり（Ｖｇｓ＝Ｖｓｉｇ−Ｖｓ０）、一定時間経過後に完全に移動度を補正する電圧となる。
【００６５】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態（期間ＬＴ５）へと移行する。
即ち第１走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓ１をオフして書き込みが終了し、有機ＥＬ素子１を発光させる。この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧ＶELまで上昇し、有機ＥＬ素子１は発光する。サンプリングトランジスタＴｓ１がオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００６６】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
そして本実施の形態では、上述のように映像信号電圧Ｖｓｉｇの書込及び移動度補正を行う期間ＬＴ４は、第１走査パルスＷＳと、第２走査パルスｖＷＳのアンド条件で決まる。
このように第１走査パルスＷＳと第２走査パルスｖＷＳが連携して、ノードＮＤ１と信号線ＤＴＬの接続を制御することで、第２走査パルスｖＷＳのパルスＰ２（図９の矢印Ａで示すタイミングのパルスＰ２）のパルス幅により、画素単位で移動度補正時間を調整できるものである。
【００６７】
第１走査パルスＷＳは、行方向の書込制御線ＷＳＬを介して、行方向に並ぶ各画素回路１０に共通に供給される。従って、仮に第１走査パルスＷＳのパルス幅を調整して期間ＬＴ４の時間長を調整しようとしても、行方向の複数の画素回路１０で期間ＬＴ４が共通に変化してしまう。つまり画素単位での移動度補正時間の調整はできない。
これに対して本例では、第１走査パルスＷＳによる移動度補正のためのパルス幅は固定とする。その上で、列方向の各書込制御線ｖＷＳＬによって供給される第２走査パルスｖＷＳのパルス幅を調整すれば、画素毎に、期間ＬＴ４（移動度補正期間）の時間長を調整できることになる。
換言すれば、ある画素回路１０に対して、映像信号電圧Ｖｓｉｇを書き込む際にサンプリングトランジスタＴｓ２のオン時間を、サンプリングトランジスタＴｓ１のオン時間より短くすることで、選択的に移動度補正時間を変調することが可能ということになる。
つまり、矢印Ａで示すパルスＰ２のパルス幅ｔｕ１として、この図９の動作を行う画素回路１０に特化した移動度補正時間を設定できることになる。
【００６８】
なお、第２走査パルスｖＷＳは列方向の各画素回路１０に共通に供給されるものであるため、図９の矢印ＢのパルスＰ２は、この図９の動作を行う画素回路１０とは、同列の、１行前の画素回路の移動度補正時間を設定するものとなる。また矢印Ｃ、Ｄの各パルスＰ２は、２行前、３行前の画素回路の移動度補正時間を設定するものとなる。
例えばここでは、矢印Ｂ，Ｃ，Ｄの各パルスＰ２のパルス幅をｔｕ１，ｔｕ１，ｔｕ０としているが、これは、この図９の動作を行う画素回路１０と、１行前、２行前の画素回路１０に、同じ移動度補正時間を設定し、３行前の画素回路１０については異なる移動度補正時間を設定した場合となる。
【００６９】
移動度補正時間の設定は例えば次のように行われる。
例えばパネル面内における大半のスジムラの最適補正時間がｔ１とすると、その場合は、移動度補正のための第１走査パルスＷＳと第２走査パルスｖＷＳのＨレベル期間を共に時間ｔ１とすればよい。図１３に移動度補正時間と電流の特性を示すが、仮に全部の画素が、移動度小の画素として示す特性に近いものであった場合である。
ところが、図示するような移動度大の画素が存在する場合、その画素回路１０に対しては、第２走査パルスｖＷＳのパルスＰ２のパルス幅を短くし、サンプリングトランジスタＴｓ２のオン時間をｔ２とする。すると、移動度小の画素の電流値とそろえることが可能になる。
このように画素ごとの移動度補正時間を個別に且つアナログ的に変調することが出来、電流ばらつきを抑えることが可能となる。
例えば図８で述べたように、移動度の大きなバラツキに起因する複数のスジムラが存在するような場合でも、各画素に適した移動度補正時間を設定でき、複数のスジムラを解消できる。
【００７０】
［４．第２の実施の形態］
第２の実施の形態を図１４、図１５で説明する。図１４は上記図９と同様の各波形を示している。
この第２の実施の形態は、１回目の閾値補正期間の長さを画素単位で調整し、閾値補正動作の補正バラツキを解消する例である。
【００７１】
閾値補正動作は、駆動トランジスタＴｄの移動度が大きい画素ほど動作が早く、駆動トランジスタＴｄの移動度が小さい画素に比べて、ソース電位のＶｏｆｓ−Ｖｔｈ到達が早い。しかし厳密にはゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ付近に到達したとしても、電流Ｉｄｓは流れ続ける。
つまり画素毎の駆動トランジスタＴｄの移動度の特性バラつきが大きいと、閾値補正後の動作点がずれてしまい、結果、図１５に示すようにγカーブのゼロ点ずれを引き起こす。
【００７２】
このような移動度に起因する閾値補正バラツキを解消するには、移動度の小さい画素回路１０については、閾値補正動作を促進することが有効である。
そこで移動度の小さい画素回路１０については、図１４の様に、期間ＬＴ３ａの１回目の閾値補正時間が短くなるように、第２走査パルスｖＷＳのパルスＰ１の幅を短くする。
基本的に、１回目の閾値補正動作では、開始前の駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが最も大きく、ソース電圧Ｖｓの上昇も早い。
ここで、移動度小の画素回路について、１回目の閾値補正動作期間を短くするということは、移動度大の画素との関係でみれば、１回目の閾値補正終了時点の駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓの差を大きくすることを意味する。
【００７３】
調整を行わない移動度大の画素においては、上述の図９の期間ＬＴ３ａで示したように、第１走査パルスＷＳと第２走査パルスｖＷＳ（パルスＰ１）のパルス幅を同じとして、通常の時間長とする。
これに対して移動度小の画素に対しては図１４のように、第２走査パルスｖＷＳのパルスＰ１の幅を短くし、１回目の閾値補正時間（期間ＬＴ３ａ）を短くする。
すると、移動度大の画素では、ソース電圧Ｖｓの上昇が大きく、１回目の閾値補正終了時点でのゲート・ソース間電圧Ｖｇｓは比較的小さくなる。これに対して、移動度小の画素では、ソース電圧Ｖｓの上昇が比較的少ない時点で１回目の閾値補正が終了し、その時点でのゲート・ソース間電圧Ｖｇｓは比較的大きくなる。
１回目の閾値補正後に、休止期間となるが、このとき、ブートストラップによりソース電圧Ｖｓ、ゲート電圧Ｖｇが上昇する。このブートストラップ量は、ゲート・ソース間電圧が大きいほど多くなる。従って移動度小の画素ほど、ブートストラップが大きくなり、閾値補正動作を促進させることとなる。結果として、移動度の大小に関わらず各画素回路１０で、ソース電位のＶｏｆｓ−Ｖｔｈ到達を同等とすることができ、移動度大の画素と移動度小の画素の閾値補正後の電流Ｉｄｓを揃え、γカーブのゼロ点ズレを抑制することが可能となる。
【００７４】
［５．第３の実施の形態］
第３の実施の形態を図１６で説明する。図１６は上記図９、図１４と同様の各波形を示している。
この第３の実施の形態も、第２の実施の形態と同様に、移動度のバラツキに起因する閾値補正動作の補正バラツキを解消する例である。
【００７５】
これまでの説明からも理解されるように、１回目の閾値補正動作の期間ＬＴ３ａは、電源パルスＤＳ＝Ｖｃｃとされ、かつ第１走査パルスＷＳと、第２走査パルスｖＷＳが共にＨレベルとされる期間となる。
第３の実施の形態の場合、図１６に示すように、第２走査パルスｖＷＳの立ち上がりは、電源パルスＤＳ＝Ｖｃｃとなるタイミングより遅れるタイミングとされている。つまり１回目の閾値補正動作の期間ＬＴ３ａの直前に、電源パルスＤＳ＝Ｖｃｃとされるが、駆動トランジスタＴｄのゲートが信号線ＤＴＬに接続されていない期間（サンプリングトランジスタＴｓ２がオフの期間）を設けている。これをプリブート期間ＬＴ６としている。
【００７６】
このプリブート期間ＬＴ６では、ブートストラップによりソース電圧Ｖｓ、ゲート電圧Ｖｇが上昇する。そしてそのブートストラップの後、１回目の閾値補正が開始される。
【００７７】
このような調整を移動度小の画素に対して行う。
つまり、移動度大の画素については、図９のように通常に１回目の閾値補正を行うが、移動度小の画素については図１６のように、プリブート期間ＬＴ６を設けるよう、第２走査パルスｖＷＳの立ち上がりタイミングを遅らせる。
すると、移動度小の画素については、１回目の閾値補正を開始する時点で、既に多少、ソース電圧Ｖｓが上昇し、かつ１回目の閾値補正時間が短くなることとなる。この場合、１回目の閾値補正の開始時点でのゲート・ソース間電圧Ｖｇｓが多少低くなっていることと、閾値補正時間が短いことで、ソース電圧Ｖｓの上昇が比較的少ない状態で１回目の閾値補正が終了する。従って１回目の閾値補正終了時点でのゲート・ソース間電圧Ｖｇｓは比較的大きくなる。このため上記第２の実施の形態と同様、次の休止期間でのブートストラップが大きくなり、閾値補正動作を促進させる。
結果として、移動度の大小に関わらず、各画素回路１０でソース電位のＶｏｆｓ−Ｖｔｈ到達を同等とすることができ、移動度大の画素と移動度小の画素の閾値補正後の電流Ｉｄｓを揃え、γカーブのゼロ点ズレを抑制することが可能となる。
【００７８】
［６．第４の実施の形態］
第４の実施の形態を図１７、図１８、図１９で説明する。これは、映像信号電圧Ｖｓｉｇの書込のためのパルスを鈍らせることで、全ての映像信号電圧Ｖｓｉｇの値（階調）において最適な移動度補正を実現する例である。
【００７９】
図１７に示すように、第２走査パルスｖＷＳにおけるパルスＰ２の立ち下がりエッジを鈍らせた波形とする。
画素回路１０毎の移動度補正時間については、パルスＰ２のＨレベル幅、例えば図示する幅ｔｕ１で個別に調整可能である。この点は第１の実施の形態で述べたとおりである。
これに加えて、パルスＰ２の立ち下がり波形を鈍らせることで、映像信号電圧Ｖｓｉｇによる階調値毎に適切な移動度補正時間が自動的に得られるようにする。
【００８０】
最適な移動度補正時間ｔｕは画素の輝度レベル（映像信号電位Ｖｓｉｇ）によって異なる傾向がある。この点につき、図１８を参照して説明する。
図１８のグラフは、横軸に移動度補正時間ｔｕをとり、縦軸に輝度（信号電位）をとってある。高輝度（ホワイト階調）の場合、移動度大の駆動トランジスタＴｄと移動度小の駆動トランジスタＴｄとで、移動度補正時間をｔｕ１に取った時、ちょうど輝度レベルが等しくなる。
すなわち入力信号電位がホワイト階調の時は、移動度補正時間ｔｕ１が最適補正時間となる。一方信号電位が中間輝度（グレー階調）の時、移動度補正時間ｔｕ１では移動度大の駆動トランジスタＴｄと移動度小の駆動トランジスタＴｄで輝度に差があり、完全な補正はできない。時間ｔｕ１より長い補正時間ｔｕ２を確保すると、ちょうど移動度大と移動度小の駆動トランジスタＴｄで輝度が同レベルとなる。したがって信号電位がグレー階調のとき、最適補正時間ｔｕ２は、ホワイト階調の時の最適補正時間ｔｕ１よりも長くなる。
【００８１】
仮に輝度レベルによらず移動度補正時間ｔｕを固定すると、全階調で完全に移動度補正を行うことができなくなり、スジムラが生じる。たとえば移動度補正時間ｔｕを白階調の最適補正期間ｔｕ１にあわせると、入力映像信号がグレー階調の時スジが画面に残る。逆にグレー階調の最適補正期間ｔｕ２に固定すると、映像信号が白階調のとき画面にスジムラが現れる。すなわち移動度補正時間ｔｕを固定すると、白からグレー階調まですべての階調に渡って移動度ばらつきを同時に補正することはできない。
【００８２】
そこで本実施の形態では、上述のように第２走査パルスｖＷＳのパルスＰ２の立ち下がりを鈍らせることで、入力される映像信号電圧Ｖｓｉｇのレベルに応じて移動度補正期間を最適に自動調整可能とする。
この点につき、図１９を参照して詳細に説明する。図１９は第１走査パルスＷＳと、第２走査パルスｖＷＳ（パルスＰ２の部分）を示している。
第１走査パルスＷＳと第２走査パルスｖＷＳが共にＨレベルのときに、駆動トランジスタＴｄのゲートが信号線ＤＴＬに接続され、映像信号電圧Ｖｓｉｇの書込と移動度補正が行われる。
この図１９の例では、第１走査パルスＷＳと第２走査パルスｖＷＳが同時にＨレベルに立ち上がり、このタイミングで書込及び移動度補正が開始される。そして、第２走査パルスｖＷＳがＬレベルとなることによって移動度補正が終了される。
【００８３】
ここで、本例の場合、第２走査パルスｖＷＳの波形を立ち下げる際に、図示のように最初適当な電位まで急峻に波形を落とし、そこから最終電位までなまらせてパルスを落としている。これにより所望の電位で決まる階調を境として二以上の移動度補正期間を設けることができる。説明の都合上、急峻に落とした最初の電圧を１ｓｔ電圧、なまらせて落とした最終電位を２ｎｄ電圧と呼ぶことにする。ここでモデルとして、第２走査パルスｖＷＳの波形を、１ｓｔ電圧＝８Ｖ、２ｎｄ電圧＝４Ｖとして動作を考える。またサンプリングトランジスタＴｓ２の閾値電圧をＶｔｈ（Ｔｓ２）＝２Ｖとする。
【００８４】
白階調Ｖｓｉｇ１＝８Ｖを書き込んだ場合、サンプリングトランジスタＴｓ２は第２走査パルスｖＷＳがＶｓｉｇ１＋Ｖｔｈ（Ｔｓ２）＝１０Ｖまで下がった時点でカットオフする。即ちサンプリングトランジスタＴｓ２のソースに対して信号線ＤＴＬからＶｓｉｇ＝８Ｖが印加されたとき、サンプリングトランジスタＴｓ２のゲート電位がソース電位より閾値電圧２Ｖだけ高いところで、サンプリングトランジスタＴｓ２はカットオフする。このようにして白階調の場合、第２走査パルスｖＷＳの立ち上がりタイミングから１ｓｔ電圧まで急峻に立ち下がるまでのポイントまでで、移動度補正期間が決まる。
【００８５】
一方グレー階調Ｖｓｉｇ２＝４Ｖを書き込んだ場合、サンプリングトランジスタＴｓ２のカットオフ電圧はＶｓｉｇ２＋Ｖｔｈ（Ｔｓ２）＝６Ｖとなる。第２走査パルスｖＷＳがカットオフ電圧の６Ｖまで下がる時点は、鈍らせた波形が１ｓｔ電圧から２ｎｄ電圧に至る途中の或るタイミングとなる。すなわち白階調の時の移動度補正時間よりもグレー階調の時の移動度補正期間は長く取れることになる。
【００８６】
さらに低階調、たとえばＶｓｉｇ＝３Ｖとしたとき、同様にサンプリングトランジスタＴｓ２のカットオフ電圧は５Ｖとなり、波形がなまっているためカットオフタイミングはさらに後方にずれ、移動度補正時間が長くなる。
このように低階調になるほど移動度補正時間をより長く取ることができる。
【００８７】
このように本実施の形態では、まず第２走査パルスｖＷＳのＨレベル期間により、画素毎に移動度補正時間を調整できることに加え、第２走査パルスｖＷＳの立ち下がり波形を鈍らせることで、映像信号電圧Ｖｓｉｇの値（階調値）に応じた移動度補正時間の自動調整も行われる。これにより、スジムラの的確な補正が実現できる。
【００８８】
なお、駆動トランジスタＴｄのゲートと信号線ＤＴＬが接続されるのは、サンプリングトランジスタＴｓ１、Ｔｓ２が共にオンの場合であり、上記例では第２走査パルスｖＷＳを調整して画素毎に移動度補正時間を調整するものとした。これに対して、単に波形を鈍らせて階調毎に移動度補正時間を調整するという考え方は、第１走査パルスＷＳの立ち下がりを鈍らせることでも可能である。
但し、配線抵抗・容量が大きくトランジェントが大きな縦配線（書込制御線ｖＷＳＬ）で引き回している第２走査パルスｖＷＳを鈍らせることが好適といえる。
【００８９】
［７．第５の実施の形態］
図２０で第５の実施の形態を説明する。
これは映像信号電圧Ｖｓｉｇの書込及び移動度補正の期間ＬＴ４の開始タイミングを、第１走査パルスＷＳで決定する例である。
このため、映像信号電圧Ｖｓｉｇの書込の際に、まず第２走査パルスｖＷＳ（パルスＰ２）をＨレベルとし、その後、第１走査パルスＷＳをＨレベルとする。つまり第１走査パルスＷＳをＨレベルとする時点で、駆動トランジスタＴｄのゲートが信号線ＤＴＬに接続されるようにする。
移動度補正の終了タイミングは、第２走査パルスｖＷＳの立ち下がりタイミングとして調整すればよい。
【００９０】
全画素回路１０において、このように先に第２走査パルスｖＷＳを立ち上げるようにすることによれば、図中の期間Ｘ、つまり閾値補正終了タイミングから映像信号電圧Ｖｓｉｇの書込開始タイミングまでの時間長を、全画素で統一できる。
この期間Ｘには、各トランジスタのリーク電流により、各ノードの電圧に微少な変動が発生する。このため、期間Ｘが画素毎に不統一であることは、リーク電流による変動がバラツキ、結果としてパネル全体のユニフォミティの低下をもたらす。
これに対して本例では、期間Ｘを統一できるため、リーク電流の影響を各画素で均一化し、ユニフォミティの低下を抑制することが出来る。
【００９１】
［８．第６の実施の形態］
第６の実施の形態を図２１で説明する。
これは、サンプリングトランジスタＴｓ１、Ｔｓ２の特性変動バラツキを抑制するために、第２走査パルスｖＷＳのＬレベル電圧を、第１走査パルスＷＳのＬレベル電圧より低くする例である。
図２０は、例えば図９の第１の実施の形態と同様、期間ＬＴ４を第２走査パルスｖＷＳのパルス幅で調整する例を示している。ここで、第１走査パルスＷＳのＬレベル電圧をＶｗｓＬ１、第２走査パルスｖＷＳのＬレベル電圧をＶｗｓＬ２とすると、ＶｗｓＬ１＞ＶｗｓＬ２とするものである。
【００９２】
上記各実施の形態での波形からわかるように、第２走査パルスｖＷＳによって制御されるサンプリングトランジスタＴｓ２は、１水平期間ごとに２回づつオン／オフを繰り返す動作となる。即ちサンプリングトランジスタＴｓ２がオンとなっている時間は、サンプリングトランジスタＴｓ１のオンとなっている時間より長くなる。
一般にトランジスタはオン時間が長いほど、その閾値電圧Ｖｔｈはエンハンスにシフトしてしまい輝度低下などの不具合を引き起こしてしまう。
これを対策する為、サンプリングトランジスタＴｓ２のＬ電圧を下げ、マイナスバイアスをかけることでエンハンスシフトを抑制することが可能となる。
【００９３】
なお、このように第２走査パルスｖＷＳのＬレベルを下げることは、第２，第３，第４，第５の実施の形態の動作を行う場合も適用できることはいうまでもない。
【００９４】
［９．変形例］
以上、第１〜第６の実施の形態について説明したが、本発明は上記各例に限定されるものではない。
画素回路１０の構成は図２に限定されない。例えば図２２の構成でもよい。図２の場合は、信号線ＤＴＬ側にサンプリングトランジスタＴｓ１、ノードＮＤ１側にサンプリングトランジスタＴｓ２を接続した構成であるが、図２２は、逆に、信号線ＤＴＬ側にサンプリングトランジスタＴｓ２、ノードＮＤ１側にサンプリングトランジスタＴｓ１を接続した構成としている。この回路構成の場合も、上記各例の動作が同様に実現される。
但し、第２走査パルスｖＷＳに制御されるサンプリングトランジスタＴｓ２はオン／オフが頻繁に切り替わる。すると、図２のようにノードＮＤ１側にサンプリングトランジスタＴｓ２を接続すると、ノードＮＤ１にカップリングが入りやすく、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに影響を与えやすい。この点を考慮する場合は図２２の構成のほうが適切である。
【００９５】
また、画素回路１０の構成として、例えばサンプリングトランジスタＴｓ１，Ｔｓ２はｐチャネルでもよい。もちろんその場合は第１走査パルスＷＳ、第２走査パルスｖＷＳの制御論理は逆となる。
さらに、画素回路自体の構成は多様に考えられる。有機ＥＬ発光素子と、該有機ＥＬ発光素子に対して入力された映像信号電圧Ｖｓｉｇに応じた電流印加を行う駆動トランジスタＴｄを有する画素回路であればよい。
【００９６】
また画素回路構成によっては、移動度補正や閾値補正のタイミングを決定するスイッチ素子の配置は、実施の形態のサンプリングトランジスタＴｓ１、Ｔｓ２の構成以外にも多様に考えられる。
そして画素回路構成に関わらず、移動度補正や閾値補正のタイミングを決定するスイッチ部に本発明を適用することができる。即ち２つのスイッチ素子を設け、一方が行方向の走査パルス、他方が列方向の走査パルスによってオン／オフ制御されるようにすることで、上記各例の動作を実現できる。
【００９７】
また、第１〜第６の実施の形態の組み合わせも当然考えられる。
例えば第１，第２の実施の形態で述べた動作を適用し、画素回路毎に、移動度補正時間調整と閾値補正バラツキの調整を同時に実行することも可能である。
【符号の説明】
【００９８】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  第１ライトスキャナ、１４  第２ライトスキャナ、２０  画素アレイ部、Ｃｓ  保持容量、Ｔｓ１，Ｔｓ２  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ
【図１】
0005593880.tif 000002
【図２】
0005593880.tif 000003
【図３】
0005593880.tif 000004
【図４】
0005593880.tif 000005
【図５】
0005593880.tif 000006
【図６】
0005593880.tif 000007
【図７】
0005593880.tif 000008
【図９】
0005593880.tif 000009
【図１０】
0005593880.tif 000010
【図１１】
0005593880.tif 000011
【図１２】
0005593880.tif 000012
【図１３】
0005593880.tif 000013
【図１４】
0005593880.tif 000014
【図１５】
0005593880.tif 000015
【図１６】
0005593880.tif 000016
【図１７】
0005593880.tif 000017
【図１８】
0005593880.tif 000018
【図１９】
0005593880.tif 000019
【図２０】
0005593880.tif 000020
【図２１】
0005593880.tif 000021
【図２２】
0005593880.tif 000022
【図８】
0005593880.tif 000023