(57)【特許請求の範囲】
【請求項１】
同一構造の電力増幅素子が３つ以上並列に配置された増幅素子部と、
前記増幅素子部の入力側に設けられた入力側インピーダンス整合回路と、
前記増幅素子部の出力側に設けられた出力側インピーダンス整合回路と、
前記増幅素子部の各電力増幅素子を、前記入力側インピーダンス整合回路および前記出力側インピーダンス整合回路とそれぞれ接続する複数のボンディングワイヤと、を備えたマイクロ波電力増幅器であって、
前記ボンディングワイヤの自己インダクタンスと相互インダクタンスとの和が、全ての電力増幅素子について互いに等しくされ、
複数の前記電力増幅素子のうち、両端に配置された電力増幅素子に接続されたボンディングワイヤの本数を、両端を除く電力増幅素子に接続されたボンディングワイヤの本数よりも少なくする
ことを特徴とするマイクロ波電力増幅器。
【請求項２】
同一構造の電力増幅素子が３つ以上並列に配置された増幅素子部と、
前記増幅素子部の入力側に設けられた入力側インピーダンス整合回路と、
前記増幅素子部の出力側に設けられた出力側インピーダンス整合回路と、
前記増幅素子部の各電力増幅素子を、前記入力側インピーダンス整合回路および前記出力側インピーダンス整合回路とそれぞれ接続する複数のボンディングワイヤと、を備えたマイクロ波電力増幅器であって、
前記ボンディングワイヤの自己インダクタンスと相互インダクタンスとの和が、全ての電力増幅素子について互いに等しくされ、
複数の前記電力増幅素子のうち、両端に配置された電力増幅素子に接続されたボンディングワイヤの断面積を、両端を除く電力増幅素子に接続されたボンディングワイヤの断面積よりも小さくする
ことを特徴とするマイクロ波電力増幅器。
【請求項３】
同一構造の電力増幅素子が３つ以上並列に配置された増幅素子部と、
前記増幅素子部の入力側に設けられた入力側インピーダンス整合回路と、
前記増幅素子部の出力側に設けられた出力側インピーダンス整合回路と、
前記増幅素子部の各電力増幅素子を、前記入力側インピーダンス整合回路および前記出力側インピーダンス整合回路とそれぞれ接続する複数のボンディングワイヤと、を備えたマイクロ波電力増幅器であって、
前記ボンディングワイヤの自己インダクタンスと相互インダクタンスとの和が、全ての電力増幅素子について互いに等しくされ、
複数の前記電力増幅素子のうち、両端を除く電力増幅素子に接続されたボンディングワイヤの下部に、接地された金属を配置する
ことを特徴とするマイクロ波電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波帯およびミリ波帯で使用されるマイクロ波電力増幅器に関する。
【背景技術】
【０００２】
図７は、一般的なマイクロ波電力増幅器を示す構成図である。
図７において、このマイクロ波電力増幅器は、電力分配部６０と、トランジスタチップ７０（増幅素子部）と、電力合成部８０とを備えている。また、電力分配部６０とトランジスタチップ７０とは、ボンディングワイヤ９１ａ〜９１ｄで互いに接続され、トランジスタチップ７０と電力合成部８０とは、ボンディングワイヤ９２ａ〜９２ｄで互いに接続されている。
【０００３】
電力分配部６０は、誘電体基板６１と、誘電体基板６１上に形成されたマイクロストリップ線路によって構成される入力側インピーダンス整合回路６２とを有している。
電力合成部８０は、誘電体基板８１と、誘電体基板８１上に形成されたマイクロストリップ線路によって構成される出力側インピーダンス整合回路８２とを有している。
【０００４】
トランジスタチップ７０は、誘電体基板７１と、誘電体基板７１上に並列に配置された４つの同一構造の単位トランジスタ７２ａ〜７２ｄ（電力増幅素子）と、単位トランジスタ７２ａ〜７２ｄと電気的に接続されたチップパッド７３、７４とを有している。
単位トランジスタ７２ａ〜７２ｄは、チップパッド７３およびボンディングワイヤ９１ａ〜９１ｄを介して入力側インピーダンス整合回路６２と電気的に接続され、チップパッド７４およびボンディングワイヤ９２ａ〜９２ｄを介して出力側インピーダンス整合回路８２と電気的に接続されている。
【０００５】
ここで、単位トランジスタ７２ａ〜７２ｄとしては、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やバイポーラトランジスタが用いられる。単位トランジスタ７２ａ〜７２ｄをＦＥＴで構成する場合には、互いに等しいゲート幅を持つ複数個のＦＥＴを、チップ上に等間隔で並列に配置する。
【０００６】
上記構成のマイクロ波電力増幅器において、入力端子（図中のア）に入力されたマイクロ波は、入力側インピーダンス整合回路６２で分配および変成され、単位トランジスタ７２ａ〜７２ｄにそれぞれ入力される。単位トランジスタ７２ａ〜７２ｄに入力されて増幅されたマイクロ波は、出力側インピーダンス整合回路８２で合成および変成され、出力端子（図中のイ）から出力される。
【０００７】
しかしながら、このようなマイクロ波電力増幅器では、入力端子から単位トランジスタ７２ａ、７２ｄまでの電気長と、入力端子から単位トランジスタ７２ｂ、７２ｃまでの電気長とが互いに異なる。そのため、単位トランジスタ７２ａ、７２ｄで増幅されたマイクロ波出力と、単位トランジスタ７２ｂ、７２ｃで増幅されたマイクロ波出力との間に位相偏差および振幅偏差が生じ、信号の合成効率が低下するという問題があった。
【０００８】
そこで、上記の問題を解決するために、従来のマイクロ波電力増幅器は、誘電体基板、テーパ状導体パターン（入力側インピーダンス整合回路）およびグランドパターンを有する電力分配回路（電力分配部）と、誘電体基板、複数の単位ＦＥＴセルおよびグランドパターンを有するＦＥＴ（トランジスタチップ）と、誘電体基板、テーパ状導体パターン（出力側インピーダンス整合回路）およびグランドパターンを有する電力合成回路（電力合成部）とを備え、電力分配回路および電力合成回路の誘電体基板の厚さは、中央部に比べて掘り込みが形成された部分が薄くされている（例えば、特許文献１参照）。
これにより、電力分配回路および電力合成回路における位相偏差および振幅偏差が減少し、信号の合成効率が向上して出力電力が向上する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１２３９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来技術には、以下のような課題がある。
従来のマイクロ波電力増幅器では、インピーダンス整合回路（入力側、出力側）における位相偏差および振幅偏差を低減することはできるものの、各電力増幅素子から見込んだインピーダンス整合回路のインピーダンス偏差を低減することはできない。
【００１１】
ここで、各電力増幅素子から見込んだインピーダンス整合回路のインピーダンス偏差が受ける影響は、電力増幅素子に近い回路要素ほど大きくなることが知られている。すなわち、内部整合型のマイクロ波電力増幅器においては、電力増幅素子とインピーダンス整合回路とを電気的に接続するボンディングワイヤのインダクタンスが、インピーダンス偏差に大きく影響する回路要素となる。
【００１２】
一般的に、ボンディングワイヤは等間隔に配置され（例えば、図７参照）、両端を除く電力増幅素子に接続されたボンディングワイヤのインダクタンスＬｔｉは、自己インダクタンスＬｓと、両隣のボンディングワイヤの相互インダクタンス２Ｌｍとの和（Ｌｔｉ＝Ｌｓ＋２Ｌｍ）で表される。一方、両端の電力増幅素子に接続されたボンディングワイヤのインダクタンスＬｔｏは、自己インダクタンスＬｓと、片隣のボンディングワイヤの相互インダクタンスＬｍとの和（Ｌｔｏ＝Ｌｓ＋Ｌｍ）で表される。
【００１３】
そのため、両端を除く電力増幅素子と両端の電力増幅素子とで、ボンディングワイヤのインダクタンス値が異なり、各電力増幅素子から見込んだインピーダンス整合回路のインピーダンス偏差が生じる。
各電力増幅素子から見込んだインピーダンス整合回路のインピーダンス偏差が存在する場合には、各電力増幅素子の動作が不均一になり、マイクロ波電力増幅器全体としての信号の合成効率が低下し、出力電力が低下するという問題がある。
【００１４】
この発明は、上記のような課題を解決するためになされたものであり、各電力増幅素子から見込んだインピーダンス整合回路のインピーダンス偏差を低減して、信号の合成効率および出力電力を向上させることができるマイクロ波電力増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１５】
この発明に係るマイクロ波電力増幅器は、同一構造の電力増幅素子が３つ以上並列に配置された増幅素子部と、増幅素子部の入力側に設けられた入力側インピーダンス整合回路と、増幅素子部の出力側に設けられた出力側インピーダンス整合回路と、増幅素子部の各電力増幅素子を、入力側インピーダンス整合回路および出力側インピーダンス整合回路とそれぞれ接続する複数のボンディングワイヤと、を備えたマイクロ波電力増幅器であって、ボンディングワイヤの自己インダクタンスと相互インダクタンスとの和が、全ての電力増幅素子について互いに等しくされ、複数の電力増幅素子のうち、両端に配置された電力増幅素子に接続されたボンディングワイヤの本数を、両端を除く電力増幅素子に接続されたボンディングワイヤの本数よりも少なくするものである。
【発明の効果】
【００１６】
この発明に係るマイクロ波電力増幅器によれば、各電力増幅素子に接続されるボンディングワイヤの自己インダクタンスと相互インダクタンスとの和が、全ての電力増幅素子について互いに等しくされている。これにより、各電力増幅素子から見込んだボンディングワイヤのインピーダンスを、互いに等しくすることができる。
そのため、各電力増幅素子から見込んだインピーダンス整合回路（入力側、出力側）のインピーダンス偏差を低減して、信号の合成効率および出力電力を向上させることができるマイクロ波電力増幅器を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】この発明の実施の形態１に係るマイクロ波電力増幅器を示す構成図である。
【図２】この発明の実施の形態１に係るマイクロ波電力増幅器の各電力増幅素子から見込んだ出力側インピーダンス整合回路の虚数部のインピーダンスを、従来技術と比較して示す説明図である。
【図３】この発明の実施の形態１に係るマイクロ波電力増幅器を示す別の構成図である。
【図４】この発明の実施の形態１に係るマイクロ波電力増幅器を示す別の構成図である。
【図５】この発明の実施の形態１に係るマイクロ波電力増幅器を示す別の構成図である。
【図６】この発明の実施の形態１に係るマイクロ波電力増幅器を示す別の構成図である。
【図７】一般的なマイクロ波電力増幅器を示す構成図である。
【発明を実施するための形態】
【００１８】
以下、この発明のマイクロ波電力増幅器の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
なお、以下の実施の形態では、電力増幅素子が４つ配置されている場合について説明するが、これに限定されず、電力増幅素子は３つ以上であればいくつ設置されてもよい。
【００１９】
実施の形態１．
図１は、この発明の実施の形態１に係るマイクロ波電力増幅器を示す構成図である。
図１において、このマイクロ波電力増幅器は、電力分配部１０と、トランジスタチップ２０（増幅素子部）と、電力合成部３０とを備えている。また、電力分配部１０とトランジスタチップ２０とは、ボンディングワイヤ４１ａ〜４１ｄで互いに接続され、トランジスタチップ２０と電力合成部３０とは、ボンディングワイヤ４２ａ〜４２ｄで互いに接続されている。
【００２０】
電力分配部１０は、誘電体基板１１と、誘電体基板１１上に形成されたマイクロストリップ線路によって構成される入力側インピーダンス整合回路１２とを有している。
電力合成部３０は、誘電体基板３１と、誘電体基板３１上に形成されたマイクロストリップ線路によって構成される出力側インピーダンス整合回路３２とを有している。
【００２１】
トランジスタチップ２０は、誘電体基板２１と、誘電体基板２１上に並列に配置された４つの同一構造の単位トランジスタ２２ａ〜２２ｄ（電力増幅素子）と、単位トランジスタ２２ａ〜２２ｄと電気的に接続されたチップパッド２３、２４とを有している。
単位トランジスタ２２ａ〜２２ｄは、チップパッド２３およびボンディングワイヤ４１ａ〜４１ｄを介して入力側インピーダンス整合回路１２と電気的に接続され、チップパッド２４およびボンディングワイヤ４２ａ〜４２ｄを介して出力側インピーダンス整合回路３２と電気的に接続されている。
【００２２】
ここで、単位トランジスタ２２ａ〜２２ｄとしては、電界効果トランジスタ（ＦＥＴ）やバイポーラトランジスタが用いられる。
また、ボンディングワイヤ４１ａ〜４１ｄ、４２ａ〜４２ｄは、それぞれ互いに等間隔に配置されている。
【００２３】
さらに、トランジスタチップ２０の両端に配置された（外側）単位トランジスタ２２ａ、２２ｄに接続されたボンディングワイヤ４１ａ、４１ｄ、４２ａ、４２ｄの本数は、両端を除く（内側）単位トランジスタ２２ｂ、２２ｃに接続されたボンディングワイヤ４１ｂ、４１ｃ、４２ｂ、４２ｃの本数よりも少なくされている。これは、ボンディングワイヤ４１ａ〜４１ｄ、４２ａ〜４２ｄの自己インダクタンスと相互インダクタンスとの和を、全ての単位トランジスタ２２ａ〜２２ｄについて互いに等しくするためである。
【００２４】
上記構成のマイクロ波電力増幅器において、入力端子（図中のア）に入力されたマイクロ波は、入力側インピーダンス整合回路１２で分配および変成され、単位トランジスタ２２ａ〜２２ｄにそれぞれ入力される。単位トランジスタ２２ａ〜２２ｄに入力されて増幅されたマイクロ波は、出力側インピーダンス整合回路３２で合成および変成され、出力端子（図中のイ）から出力される。
【００２５】
ここで、上述したように、両端に配置された単位トランジスタ２２ａ、２２ｄに接続されたボンディングワイヤ４１ａ、４１ｄ、４２ａ、４２ｄの本数は、両端を除く単位トランジスタ２２ｂ、２２ｃに接続されたボンディングワイヤ４１ｂ、４１ｃ、４２ｂ、４２ｃの本数よりも少なくされている。
【００２６】
そのため、単位トランジスタ２２ａ、２２ｄに接続されたボンディングワイヤ４１ａ、４１ｄ、４２ａ、４２ｄの自己インダクタンスは、単位トランジスタ２２ｂ、２２ｃに接続されたボンディングワイヤ４１ｂ、４１ｃ、４２ｂ、４２ｃの自己インダクタンスよりも大きくなる。一方、単位トランジスタ２２ａ、２２ｄに接続されたボンディングワイヤ４１ａ、４１ｄ、４２ａ、４２ｄの相互インダクタンスは、単位トランジスタ２２ｂ、２２ｃに接続されたボンディングワイヤ４１ｂ、４１ｃ、４２ｂ、４２ｃの相互インダクタンスよりも小さくなる。
【００２７】
このような関係を用いて、ボンディングワイヤ４１ａ〜４１ｄ、４２ａ〜４２ｄの自己インダクタンスと相互インダクタンスとの和を、全ての単位トランジスタ２２ａ〜２２ｄについて互いに等しくすることにより、単位トランジスタ２２ａ〜２２ｄのそれぞれから見込んだボンディングワイヤ４１ａ〜４１ｄ、４２ａ〜４２ｄのインピーダンスを、互いに等しくすることができる。これにより、単位トランジスタ２２ａ〜２２ｄのそれぞれから見込んだ入力側インピーダンス整合回路１２および出力側インピーダンス整合回路３２のインピーダンス偏差を低減することができる。
【００２８】
この発明の実施の形態１に係るマイクロ波電力増幅器の単位トランジスタ２２ａ〜２２ｄのそれぞれから見込んだ出力側インピーダンス整合回路３２の虚数部のインピーダンスを、従来技術と比較して図２に示す。
図２より、単位トランジスタ２２ａ、２２ｄに接続されたボンディングワイヤ４２ａ、４２ｄの本数を、単位トランジスタ２２ｂ、２２ｃに接続されたボンディングワイヤ４２ｂ、４２ｃの本数よりも少なくすることで、単位トランジスタ２２ａ〜２２ｄのそれぞれから見込んだ出力側インピーダンス整合回路３２のインピーダンス偏差が低減されていることが分かる。
【００２９】
以上のように、実施の形態１によれば、増幅素子部の両端に配置された電力増幅素子に接続されたボンディングワイヤの本数が、両端を除く電力増幅素子に接続されたボンディングワイヤの本数よりも少なくされ、各電力増幅素子に接続されるボンディングワイヤの自己インダクタンスと相互インダクタンスとの和が、全ての電力増幅素子について互いに等しくされている。これにより、各電力増幅素子から見込んだボンディングワイヤのインピーダンスを、互いに等しくすることができる。
そのため、各電力増幅素子から見込んだインピーダンス整合回路（入力側、出力側）のインピーダンス偏差を低減して、信号の合成効率および出力電力を向上させることができるマイクロ波電力増幅器を得ることができる。
【００３０】
なお、上記実施の形態１では、ボンディングワイヤ４１ａ〜４１ｄ、４２ａ〜４２ｄの自己インダクタンスと相互インダクタンスとの和を、全ての単位トランジスタ２２ａ〜２２ｄについて互いに等しくするために、単位トランジスタ２２ａ、２２ｄに接続されたボンディングワイヤ４１ａ、４１ｄ、４２ａ、４２ｄの本数を、単位トランジスタ２２ｂ、２２ｃに接続されたボンディングワイヤ４１ｂ、４１ｃ、４２ｂ、４２ｃの本数よりも少なくすると説明した。
【００３１】
しかしながら、これに限定されず、図３に示すように、トランジスタチップ２０の両端に配置された単位トランジスタ２２ａ、２２ｄに接続されたボンディングワイヤ４３ａ、４３ｄ、４４ａ、４４ｄの長さを、両端を除く単位トランジスタ２２ｂ、２２ｃに接続されたボンディングワイヤ４３ｂ、４３ｃ、４４ｂ、４４ｃの長さよりも長くしてもよい。
これにより、ボンディングワイヤ４３ａ〜４３ｄ、４４ａ〜４４ｄの自己インダクタンスと相互インダクタンスとの和を、全ての単位トランジスタ２２ａ〜２２ｄについて互いに等しくすることができる。
【００３２】
また、図４に示すように、トランジスタチップ２０の両端に配置された単位トランジスタ２２ａ、２２ｄに接続されたボンディングワイヤ４５ａ、４５ｄ、４６ａ、４６ｄの断面積（径）を、両端を除く単位トランジスタ２２ｂ、２２ｃに接続されたボンディングワイヤ４５ｂ、４５ｃ、４６ｂ、４６ｃの断面積（径）よりも小さくしてもよい。
これにより、ボンディングワイヤ４５ａ〜４５ｄ、４６ａ〜４６ｄの自己インダクタンスと相互インダクタンスとの和を、全ての単位トランジスタ２２ａ〜２２ｄについて互いに等しくすることができる。
【００３３】
また、図５に示すように、両端を除く単位トランジスタ２２ｂ、２２ｃに接続されたボンディングワイヤ４７ｂ、４７ｃ、４８ｂ、４８ｃの下部に、接地された金属４９を配置して、ボンディングワイヤ４７ｂ、４７ｃ、４８ｂ、４８ｃの自己インダクタンスを小さくしてもよい。
これにより、ボンディングワイヤ４７ａ〜４７ｄ、４８ａ〜４８ｄの自己インダクタンスと相互インダクタンスとの和を、全ての単位トランジスタ２２ａ〜２２ｄについて互いに等しくすることができる。
【００３４】
また、図６に示すように、トランジスタチップ２０の両端に配置された単位トランジスタ２２ａ（２２ｄ）に接続されたボンディングワイヤ５０ａ、５１ａ（５０ｄ、５１ｄ）と、これに隣接するボンディングワイヤ５０ｂ、５１ｂ（５０ｃ、５１ｃ）との間隔を、両端を除く単位トランジスタ２２ｂ（２２ｃ）に接続されたボンディングワイヤ５０ｂ、５１ｂ（５０ｃ、５１ｃ）と、これに隣接し、かつ両端を除くボンディングワイヤ５０ｃ、５１ｃ（５０ｂ、５１ｂ）との間隔よりも小さくしてもよい。
このとき、両端に配置された単位トランジスタ２２ａ（２２ｄ）に接続されたボンディングワイヤ５０ａ、５１ａ（５０ｄ、５１ｄ）の相互インダクタンスを、両端を除く単位トランジスタ２２ｂ（２２ｃ）に接続されたボンディングワイヤ５０ｂ、５１ｂ（５０ｃ、５１ｃ）の相互インダクタンスと等しくすることができる。また、ボンディングワイヤ５０ａ〜５０ｄ、５１ａ〜５１ｄの自己インダクタンスは、互いに等しい。
これにより、ボンディングワイヤ５０ａ〜５０ｄ、５１ａ〜５１ｄの自己インダクタンスと相互インダクタンスとの和を、全ての単位トランジスタ２２ａ〜２２ｄについて互いに等しくすることができる。
【符号の説明】
【００３５】
１０  電力分配部、１２  入力側インピーダンス整合回路、２０  トランジスタチップ（増幅素子部）、２２ａ〜２２ｄ  単位トランジスタ（電力増幅素子）、３０  電力合成部、３２  出力側インピーダンス整合回路、４１ａ〜４１ｄ、４２ａ〜４２ｄ、４３ａ〜４３ｄ、４４ａ〜４４ｄ、４５ａ〜４５ｄ、４６ａ〜４６ｄ、４７ａ〜４７ｄ、４８ａ〜４８ｄ、５０ａ〜５０ｄ、５１ａ〜５１ｄ  ボンディングワイヤ、４９  金属。
【図１】
0005436063.tif 000002
【図２】
0005436063.tif 000003
【図３】
0005436063.tif 000004
【図４】
0005436063.tif 000005
【図５】
0005436063.tif 000006
【図６】
0005436063.tif 000007
【図７】
0005436063.tif 000008