(57)【特許請求の範囲】
【請求項１】
画素領域に、走査線及びデータ線と、前記走査線及び前記データ線の交差に対応して設けられた画素部とを備える電気光学装置を駆動するために用いられる電気光学装置用駆動回路であって、
転送信号を順次出力するシフトレジスタと、
前記画素領域に表示すべき画像を表示する表示期間では第１電位で一定であり、前記画素領域の表示をオフ状態するオフシーケンス期間では前記第１電位とは異なる第２電位で一定となるリセット信号を出力するリセット信号出力部と、
前記順次出力された転送信号と、前記出力されたリセット信号とが入力され、前記入力されたリセット信号が前記第１電位である場合には、前記入力された転送信号に応じてアクティブ電位となる信号を出力し、前記入力されたリセット信号が前記第２電位である場合には、前記アクティブ電位で一定の信号を出力する第１論理回路部と、
前記表示期間には、前記転送信号のパルス幅よりも狭い所定のパルス幅を有するパルス信号であるイネーブル信号を出力するイネーブル信号出力部と、
前記第１論理回路部から出力された信号と、前記イネーブル信号出力部から出力されたイネーブル信号との論理積に相当する信号を出力する第２論理回路部と
を備え、
前記イネーブル信号出力部は、前記オフシーケンス期間には、前記イネーブル信号を前記アクティブ電位で一定に維持する
ことを特徴とする電気光学装置用駆動回路。
【請求項２】
前記イネーブル信号出力部は、前記イネーブル信号として複数系列の信号を出力し、
前記リセット信号出力部は、前記出力された複数系列の信号の否定論理積を演算することにより、前記リセット信号を生成する
ことを特徴とする請求項１に記載の電気光学装置用駆動回路。
【請求項３】
請求項１又は２に記載の電気光学装置用駆動回路を備えることを特徴とする電気光学装置。
【請求項４】
請求項３に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置を駆動するための電気光学装置用駆動回路、該電気光学装置用駆動回路を備えた電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクター等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、基板上に走査線及びデータ線が互いに交差するように配線され、この交差に対応して画素電極を含む画素部が形成されることにより、複数の画素部がマトリクス状に平面配列される。各画素部には、例えば薄膜トランジスター（ＴＦＴ：Thin Film Transistor）からなる画素スイッチング素子が含まれる。電気光学装置の駆動時には、各画素部において、走査線駆動回路から走査線を介して走査信号が供給されることにより画素スイッチング素子がオン状態となると、データ線から画素スイッチング素子を介して画素電極に画像信号が供給される。
【０００３】
このような電気光学装置では、表示を止める（オフ状態にする）時に、例えば、電源停止（電源オフ）時に、複数の画素部に残留電荷が不均一に残ってしまうのを防ぐために、電源を停止する前に、全ての画素部に対して互いに同じ所定電位の信号（例えば黒色に係る画像信号）を供給するオフシーケンス動作が行われる（例えば特許文献１及び２参照）。このようなオフシーケンス動作が行われることで、電源が停止された後に、オフシーケンス動作の直前に画素領域に表示されていた画像に応じて複数の画素部に不均一に残り得る残留電荷を実践上均一にすることができ、画素領域に残像が表示されてしまうこと（即ち、所謂「焼き付き」の発生）を防ぐことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２１９６８２号公報
【特許文献２】特開２００８−１６４８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述したオフシーケンス動作を、例えば、走査線駆動回路から複数の走査線に対して走査信号を順次供給する（即ち、複数の走査線を順次走査する）ことで、複数の画素部の画素スイッチング素子をオン（ＯＮ）状態にするとともに、複数のデータ線に対して所定電位の信号を供給することにより行う場合には、複数の走査線の全てを順次走査するのに比較的長い時間を要するので、オフシーケンス動作に要する時間（以下「オフシーケンス時間」と適宜称する）が長くなってしまうおそれがあるという技術的問題点がある。特に、走査線の数が多くなるほど、オフシーケンス時間が長くなってしまうおそれがある。
【０００６】
本発明は、例えば前述した問題点に鑑みなされたものであり、オフシーケンス時間を短縮することが可能な電気光学装置用駆動回路、電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置用駆動回路は上記課題を解決するために、画素領域に、走査線及びデータ線と、前記走査線及び前記データ線の交差に対応して設けられた画素部とを備える電気光学装置を駆動するために用いられる電気光学装置用駆動回路であって、転送信号を順次出力するシフトレジスタと、前記画素領域に表示すべき画像を表示する表示期間では第１電位で一定であり、前記画素領域の表示をオフ状態するオフシーケンス期間では前記第１電位とは異なる第２電位で一定となるリセット信号を出力するリセット信号出力部と、前記順次出力された転送信号と、前記出力されたリセット信号とが入力され、前記入力されたリセット信号が前記第１電位である場合には、前記入力された転送信号に応じてアクティブ電位となる信号を出力し、前記入力されたリセット信号が前記第２電位である場合には、前記アクティブ電位で一定の信号を出力する第１論理回路部と、前記表示期間には、前記転送信号のパルス幅よりも狭い所定のパルス幅を有するパルス信号であるイネーブル信号を出力するイネーブル信号出力部と、前記第１論理回路部から出力された信号と、前記イネーブル信号出力部から出力されたイネーブル信号との論理積に相当する信号を出力する第２論理回路部とを備え、前記イネーブル信号出力部は、前記オフシーケンス期間には、前記イネーブル信号を前記アクティブ電位で一定に維持する。
【０００８】
本発明の電気光学装置用駆動回路によれば、電気光学装置の駆動時には、シフトレジスタは、外部回路から供給される各種タイミング信号に基づいて、転送信号を順次生成して出力する。
【０００９】
リセット信号出力部は、表示期間とオフシーケンス期間とで互いに異なる電位となるリセット信号を出力する。具体的には、リセット信号出力部は、表示期間には、電位が第１電位（例えばハイレベル電位或いは高電位）で一定である信号をリセット信号として出力し、オフシーケンス期間には、電位が第２電位（例えばローレベル電位或いは低電位）で一定である信号をリセット信号として出力する。ここで、「オフシーケンス期間」とは、表示期間中に表示を止める（オフ状態にする）旨の指示、例えば、電気光学装置の電源をオフ状態にすべき旨の指示が電気光学装置に入力されたタイミングに応じて表示期間に続いて開始される期間であり、電気光学装置の全ての画素部に対して互いに同じ所定電位の信号（例えば黒色に係る画像信号）を供給するオフシーケンス動作が行われるべき期間である。
【００１０】
シフトレジスタから順次出力された転送信号、及びリセット信号出力部から出力されたリセット信号は、第１論理回路部に入力される。第１論理回路部は、入力されたリセット信号が第１電位である場合には、入力された転送信号に応じてアクティブ電位となる信号を出力し、入力されたリセット信号が第２電位である場合には、アクティブ電位で一定の信号を出力する。よって、第１論理回路部は、表示期間では、転送信号に応じてアクティブ電位となる信号（即ち、転送信号が入力されている期間ではアクティブ電位であり、その他の期間では非アクティブ電位である信号）を出力でき、オフシーケンス期間では、転送信号によらず、アクティブ電位で一定の信号を出力する。ここで、「アクティブ電位」及び「非アクティブ電位」は、互いに異なる所定の電位であり、例えば、アクティブ電位は、画素部に設けられた画素スイッチング素子をオン状態にすることが可能な電位であり、非アクティブ電位は、画素部に設けられた画素スイッチング素子をオフ状態にすることが可能な電位である。第１論理回路部は、例えば、転送信号及びリセット信号を入力信号とするＮＡＮＤ回路を含んで構成される。
【００１１】
イネーブル信号出力部は、表示期間には、転送信号のパルス幅よりも狭い所定のパルス幅を有するパルス信号をイネーブル信号として出力する。
【００１２】
第２論理回路部は、第１論理回路部から出力された信号と、イネーブル信号出力部から出力されたイネーブル信号との論理積に相当する信号を例えば複数の走査線の各々に出力する。よって、例えば、第２論理回路部は、表示期間には、転送信号のパルス幅よりも狭い所定のパルス幅を有するイネーブル信号によって、第１論理回路部から転送信号に応じて出力された信号のパルス幅を制限し、このパルス幅が制限された信号を例えば走査信号として走査線に出力する。したがって、例えば、表示期間において、シフトレジスタから転送信号が出力されるタイミングに応じて、複数の走査線にアクティブ電位を順次供給することができる。第１論理回路部は、例えば、第１論理回路部から出力された信号及びイネーブル信号出力部から出力されたイネーブル信号を入力信号とするＡＮＤ回路を含んで構成される。
【００１３】
ここで本発明では特に、イネーブル信号出力部は、オフシーケンス期間には、イネーブル信号をアクティブ電位で一定に維持する。よって、第２論理回路部は、オフシーケンス期間において、第１論理回路部から出力された信号（即ち、アクティブ電位で一定の信号）と、イネーブル信号出力部から出力されたアクティブ電位で一定のイネーブル信号との論理積を演算することにより、アクティブ電位で一定の信号を出力することができる。したがって、オフシーケンス期間において、複数の走査線（或いは複数のデータ線）に対して同時に、アクティブ電位で一定の信号を出力することができる。これにより、オフシーケンス期間において、例えば全ての画素部の画素スイッチング素子を殆ど或いは実践上は完全に同時にオン状態とすることができる。したがって、例えば、仮に、オフシーケンス期間において、複数の走査線に対して走査信号を順次供給することにより、複数の画素部の画素スイッチング素子を走査線毎にオン状態とする場合と比較して、全ての画素部の画素電極に所定電位の信号を短い時間で供給することができる。この結果、オフシーケンス期間（言い換えれば、オフシーケンス時間）を短縮できる。
【００１４】
以上説明したように、本発明の電気光学装置用駆動回路によれば、オフシーケンス時間を短縮できる。
【００１５】
本発明の電気光学装置用駆動回路の一態様では、前記イネーブル信号出力部は、前記イネーブル信号として複数系列の信号を出力し、前記リセット信号出力部は、前記出力された複数系列の信号の否定論理積を演算することにより、前記リセット信号を生成する。
【００１６】
この態様によれば、イネーブル信号出力部は、例えば、表示期間には、複数系列のパルス信号をイネーブル信号として出力する。ここで、複数系列のパルス信号は、互いに異なる期間にアクティブ電位となる複数系列のパルス信号である。イネーブル信号出力部は、オフシーケンス期間には、イネーブル信号である複数系列の信号の各々をアクティブ電位で一定に維持する。リセット信号出力部は、イネーブル信号出力部からイネーブル信号として出力された複数系列の信号の否定論理積を演算することにより、リセット信号を生成する。即ち、リセット信号出力部は、表示期間において電位が第１電位で一定であり、オフシーケンス期間において電位が第２電位で一定であるリセット信号を、複数系列のイネーブル信号に基づいて生成する。よって、リセット信号出力部を、例えばＮＡＮＤ回路として構成することができ、比較的簡易な構成とすることができる。
【００１７】
本発明の電気光学装置は上記課題を解決するために、前述した本発明の電気光学装置用駆動回路（但し、その各種態様も含む）を備える。
【００１８】
本発明の電気光学装置によれば、前述した電気光学装置用駆動回路を備えるので、オフシーケンス時間を短縮できる。
【００１９】
本発明の電子機器は上記課題を解決するために、前述した本発明の電気光学装置（但し、その各種態様も含む）を備える。
【００２０】
本発明の電子機器によれば、前述した本発明の電気光学装置を具備してなるので、オフシーケンス時間が短く、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置等も実現することも可能である。
【００２１】
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’線断面図である。
【図３】第１実施形態に係る液晶装置の主要な回路構成を示すブロック図である。
【図４】画素部の電気的な構成を示す回路図である。
【図５】第１実施形態に係る走査線駆動回路の電気的な構成を示すブロック図である。
【図６】本実施形態に係る液晶装置の表示期間及びオフシーケンス期間における動作を説明するためのタイミングチャートである。
【図７】第２実施形態に係るリセット信号出力部の構成を示すブロック図である。
【図８】電気光学装置を適用した電子機器の一例たるプロジェクターの構成を示す平面図である。
【発明を実施するための形態】
【００２３】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例であるＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００２４】
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図６を参照して説明する。
【００２５】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００２６】
図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００２７】
図１及び図２において、本実施形態に係る液晶装置１００では、本発明に係る「基板」の一例としてのＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。
【００２８】
ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が散布されている。なお、ギャップ材を、シール材５２に混入されるものに加えて若しくは代えて、画像表示領域１０ａ又は画像表示領域１０ａの周辺に位置する周辺領域に、配置するようにしてもよい。
【００２９】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域５２ａの外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３０】
ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３１】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用のＴＦＴや走査線、データ線等の配線の上層に画素電極９がマトリクス状に設けられている。画素電極９は、透明導電材料であるＩＴＯから形成されている。画素電極９上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる対向電極２１が複数の画素電極９と対向してベタ状に形成されている。対向電極２１上には配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３２】
なお、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００３３】
次に、本実施形態に係る液晶装置の回路構成について、図３及び図４を参照して説明する。
【００３４】
図３は、本実施形態に係る液晶装置の主要な回路構成を示すブロック図である。図４は、画素部の電気的な構成を示す回路図である。
【００３５】
図３において、本実施形態に係る液晶装置１００は、ＴＦＴアレイ基板１０における画像表示領域１０ａに、複数の画素部７０と、互いに交差するように配線されたｎ本の走査線１１及びｍ本のデータ線６とを備えている。ここで、ｍ、ｎはそれぞれ自然数である。
【００３６】
画素部７０は、画像表示領域１０ａにｎ行×ｍ列のマトリックス状に２次元に配置されている。より具体的には、図３に示すように、画素部７０は、画像表示領域１０ａにおける左側から第１列、第２列、…、第ｍ列で、上側から第１行、第２行、…、第ｎ行のマトリック状に配置されている。即ち、ｍ本のデータ線６及びｎ本の走査線１１の交点に対応して単位表示素子である画素部７０が設けられている。
【００３７】
図４に示すように、画素部７０は、ＴＦＴ３０、液晶容量Ｃｌｃ及び付加容量Ｃｓを備えている。
【００３８】
液晶容量Ｃｌｃは、画素電極９、対向電極２１及び液晶層５０（図２参照）による容量である。
【００３９】
付加容量Ｃｓは、液晶容量Ｃｌｃに並列に電気的に接続されている。
【００４０】
ＴＦＴ３０は、ソース端子ｓがデータ線６に電気的に接続され、ゲート端子ｇが走査線１１に電気的に接続されている。ＴＦＴ３０は、走査線線駆動回路１０４から供給される走査信号によってオンオフが切り換えられる。
【００４１】
ＴＦＴ３０のドレインは、液晶容量Ｃｌｃ及び付加容量Ｃｓの各々の一端に電気的に接続され、付加容量Ｃｓの他端は、共通電位ＬＣＣＯＭに電気的に接続されている。ＴＦＴ３０のゲート端子ｇに走査信号が入力されてＴＦＴ３０がオンすると、データ線３に電気的に接続されたＴＦＴ３０のソース端子ｓに印加されている電圧が液晶容量Ｃｌｃ及び付加容量Ｃｓに印加され、供給されたデータ信号の電位が維持される。これにより、画像表示が行われる際に画素部７０に供給されたデータ信号の電位を長時間保持することが可能となっている。
【００４２】
再び図３において、データ線駆動回路１０１は、クロック信号ＣＬＸ（及びその反転信号ＣＬＸＢ）及びシフトレジスタスタート信号ＤＸに基づいて、サンプリング回路７を駆動するためのサンプリング回路駆動信号を出力するように構成されている。
【００４３】
サンプリング回路７は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチからなる。サンプリング回路７は、外部回路から入力される画像信号ＶＩＤを、基準クロック信号であるサンプリング回路駆動信号に応じてサンプリングし、夫々をデータ信号ｄｉ（ｉ＝１、２、３、…、ｍ）としてデータ線６に印加する。データ線６は、各列のｎ個の画素部７０に夫々電気的に接続されており、データ線６からのデータ信号は、画素部７０（より具体的には、各画素部７０が有する液晶容量Ｃｌｃ及び付加容量Ｃｓ）に書き込まれるようになっている。
【００４４】
走査線線駆動回路１０４は、走査信号印加の基準クロックであるクロック信号ＣＬＹ（及びその反転信号ＣＬＹＢ）及びシフトレジスタスタート信号ＤＹに基づいて走査信号Ｇｉ（ｉ＝１、…、ｎ）を生成して、複数の走査線１１に印加する。
【００４５】
次に、走査線駆動回路１０４について、図５を参照して詳細に説明する。
【００４６】
図５は、走査線駆動回路１０４の電気的な構成を示すブロック図である。
【００４７】
図５に示すように、走査線駆動回路１０４は、シフトレジスタ１０４１と、論理回路部１０４２及び１０４３と、リセット信号線２２０と、イネーブル信号線３２０（即ち、イネーブル信号線３２１及び３２２）とを備えている。
【００４８】
シフトレジスタ１０４１は、双方向シフトレジスタであり、外部回路から入力されるシフトレジスタスタート信号ＤＹを、外部回路から入力されるクロック信号ＣＬＹ（及びその反転信号ＣＬＹＢ）並びに方向制御信号ＤＩＲＹに基づいて、ｎ個の出力段から転送信号Ｐｉ（ｉ＝１、…、ｎ）を順次出力するように構成されている。なお、方向制御信号ＤＩＲＹは、シフトレジスタスタート信号ＤＹを転送する転送方向を制御する信号である。
【００４９】
論理回路部１０４２は、ｎ個のＮＡＮＤ回路１０４２ａを有している。ＮＡＮＤ回路１０４２ａは、シフトレジスタ１０４１から出力される転送信号Ｐｉが入力されるとともに、後述するリセット信号出力部２１０から出力されるリセット信号Ｒｅｓｅｔがリセット信号線２２０を介して入力されるように構成されている。ＮＡＮＤ回路１０４２ａは、転送信号Ｐｉとリセット信号Ｒｅｓｅｔとの否定論理積に相当する信号を出力する。即ち、論理回路１０４２は、入力されたリセット信号Ｒｅｓｅｔがハイレベル（Ｈ）電位である場合には、入力された転送信号Ｐｉに応じてハイレベル電位となる信号を出力し、入力されたリセット信号Ｒｅｓｅｔがローレベル（Ｌ）電位である場合には、ハイレベル電位で一定の信号を出力する。なお、ハイレベル電位は、ローレベル電位よりも高い所定の電位であり、本発明に係る「第１電位」の一例である。ローレベル電位は、本発明に係る「第２電位」の一例である。また、本実施形態では、ハイレベル電位は、画素部７０に設けられた画素スイッチング素子であるＴＦＴ３０をオン状態にすることが可能なアクティブ電位であり、ローレベル電位は、ＴＦＴ３０をオフ状態にすることが可能な非アクティブ電位である。
【００５０】
論理回路部１０４３は、ｎ個のＡＮＤ回路１０４３ａを有している。ＡＮＤ回路１０４３ａは、論理回路部１０４２（より具体的には、対応するＮＡＮＤ回路１０４２ａ）から出力される信号が入力されるとともに、後述するイネーブル信号出力部３１０から出力されるイネーブル信号ＥＮＢＹ１又はＥＮＢＹ２がイネーブル信号線３２０を介して入力されるように構成されている。ＡＮＤ回路１０４３ａは、論理回路１０４２から出力される信号と、イネーブル信号ＥＮＢＹ１又はＥＮＢＹ２との論理積に相当する信号を走査信号Ｇｉとして走査線１１に出力する。なお、図５に示すように、ＡＮＤ回路１０４３は、ＮＡＮＤ回路の出力端にＮＯＴ回路が接続されてなる。
【００５１】
リセット信号出力部２１０は、外部回路の一部として設けられており、リセット信号Ｒｅｓｅｔを生成して、該生成したリセット信号Ｒｅｓｅｔを、外部回路接続端子１０２（図１も参照）を介してリセット信号線２２０に出力する。
【００５２】
イネーブル信号出力部３１０は、リセット信号出力部２１０と同様に外部回路の一部として設けられており、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を生成して、該生成したイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を、外部回路接続端子１０２（図１も参照）を介してイネーブル信号線３２０に出力する。より具体的には、イネーブル信号出力部３１０は、イネーブル信号ＥＮＢＹ１をイネーブル信号線３２１に出力し、イネーブル信号ＥＮＢＹ２をイネーブル信号線３２２に出力する。
【００５３】
次に、表示期間及びオフシーケンス期間における走査線駆動回路１０４、リセット信号出力部２１０及びイネーブル信号出力部３１０の動作について、図５に加えて図６を参照して説明する。なお、表示期間とは、画像表示領域１０ａに表示すべき画像を表示する期間である。オフシーケンス期間とは、表示期間中に表示を止める（オフ状態にする）旨の指示、例えば、液晶装置１００の電源をオフ状態にすべき旨の指示が液晶装置１００に入力されたタイミングに応じて表示期間に続いて開始される期間であり、液晶装置１００の複数の画素部７０の全てに対して互いに同じ所定電位のデータ信号（例えば黒色に係る画像信号）を供給するオフシーケンス動作が行われる期間である。
【００５４】
図６は、本実施形態に係る液晶装置１００の表示期間及びオフシーケンス期間における動作を説明するためのタイミングチャートである。
【００５５】
図６は、表示期間及びオフシーケンス期間における、シフトレジスタスタート信号ＤＹ、クロック信号ＣＬＹ、転送信号Ｐｉ、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２、リセット信号Ｒｅｓｅｔ並びに走査信号Ｇｉを示している。
【００５６】
先ず、表示期間における走査線駆動回路１０４、リセット信号出力部２１０及びイネーブル信号出力部３１０の動作について説明する。
【００５７】
図５及び図６において、シフトレジスタ１０４１は、シフトレジスタスタート信号ＤＹ、クロック信号ＣＬＹ（及びその反転信号ＣＬＹＢ）並びに方向制御信号ＤＩＲＹに基づいて、ｎ個の出力段から転送信号Ｐｉ（ｉ＝１、…、ｎ）を順次出力する。図６に示すように、転送信号Ｐｉのパルス幅は、クロック信号ＣＬＹのパルス幅の半分である。
【００５８】
表示期間では、イネーブル信号出力部３１０は、イネーブル信号ＥＮＢＹ１として、クロック信号ＣＬＹの立ち上がり及び立下りに応じて立ち上がる（即ち、ローレベル電位からハイレベル電位へ切り替わる）、転送信号Ｐｉよりも狭いパルス幅を有するパルス信号を出力する。更に、表示期間では、イネーブル信号出力部３１０は、イネーブル信号ＥＮＢＹ２として、イネーブル信号ＥＮＢＹ１とは異なる期間にハイレベル電位となる、転送信号Ｐｉよりも狭いパルス幅を有するパルス信号を出力する。
【００５９】
表示期間では、リセット信号出力部２１０は、リセット信号Ｒｅｓｅｔとしてハイレベル電位で一定である信号をリセット信号線２２０に出力する。言い換えれば、リセット信号出力部２１０は、リセット信号Ｒｅｓｅｔをハイレベル電位で一定にしてリセット信号線２２０に出力する。つまり、リセット信号出力部２１０は、表示期間中、リセット信号Ｒｅｓｅｔの電位をハイレベル電位のまま維持する。これにより、論理回路部１０４２からは、入力された転送信号Ｐｉに応じてハイレベル電位となる信号が出力されることになる。言い換えれば、表示期間では、論理回路１０４２は、リセット信号Ｒｅｓｅｔがハイレベル電位であるのに応じて、入力された転送信号Ｐｉをそのまま出力する。このように論理回路１０４２から転送信号Ｐｉが論理回路１０４３に入力されると、論理回路１０４３は、転送信号Ｐｉとイネーブル信号ＥＮＢＹ１又はＥＮＢＹ２との論理積に相当する信号を走査信号Ｇｉとして走査線１１に出力する。
【００６０】
このように、表示期間では、ｎ本の走査線１１に対してパルス状の走査信号Ｇｉ（ｉ＝１、…ｎ）が順次供給される。
【００６１】
次に、オフシーケンス期間における走査線駆動回路１０４、リセット信号出力部２１０及びイネーブル信号出力部３１０の動作について説明する。
【００６２】
オフシーケンス期間では、リセット信号出力部２１０は、リセット信号Ｒｅｓｅｔとしてローレベル電位で一定である信号をリセット信号線２２０に出力する。言い換えれば、リセット信号出力部２１０は、リセット信号Ｒｅｓｅｔをローレベル電位で一定にしてリセット信号線２２０に出力する。つまり、リセット信号出力部２１０は、表示期間ではハイレベル電位としていたリセット信号Ｒｅｓｅｔの電位を、オフシーケンス期間ではローレベル電位に切り替えて、ローレベル電位のまま維持する。これにより、論理回路部１０４２からは、入力される転送信号Ｐｉによらず、ハイレベル電位で一定の信号が出力されることになる。言い換えれば、オフシーケンス期間では、論理回路１０４２は、リセット信号Ｒｅｓｅｔがローレベル電位であるのに応じて、ハイレベル電位で一定の信号を出力する。
【００６３】
一方、オフシーケンス期間では、イネーブル信号出力部３１０は、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２をハイレベル電位で一定に維持する。即ち、オフシーケンス期間では、イネーブル信号出力部３１０は、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２として、ハイレベル電位で一定である信号をイネーブル信号線３２０に出力する。
【００６４】
よって、オフシーケンス期間では、論理回路１０４３は、論理回路１０４２から入力される信号（即ち、ハイレベル電位で一定の信号）と、イネーブル信号ＥＮＢＹ１又はＥＮＢＹ２（即ち、ハイレベル電位で一定の信号）との論理積を演算することで、ハイレベル電位の信号をｎ本の走査線１１に対して同時に出力することができる。よって、オフシーケンス期間において、例えば全ての画素部７０の画素スイッチング素子であるＴＦＴ３０を殆ど或いは実践上は完全に同時にオン状態とすることができる。したがって、例えば、仮に、オフシーケンス期間において、ｎ本の走査線１１に対して走査信号を順次供給することにより、複数の画素部７０のＴＦＴ３０を走査線１１毎にオン状態とする場合と比較して、全ての画素部７０の画素電極９に所定電位の信号を短い時間で供給することが可能となる。この結果、オフシーケンス期間（言い換えれば、オフシーケンス時間）を短縮できる。
【００６５】
以上説明したように、本実施形態に液晶装置１００によれば、オフシーケンス時間を短縮できる。
【００６６】
＜第２実施形態＞
次に、第２実施形態に係る液晶装置について、図７を参照して説明する。
【００６７】
図７は、第２実施形態に係るリセット信号出力部の構成を示すブロック図である。尚、図７において、図１から図５に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００６８】
図７において、第２実施形態に係る液晶装置は、前述した第１実施形態におけるリセット信号出力部２１０に代えてリセット信号出力部２１０ｂを備える点で、前述した第１実施形態に係る液晶装置１００と異なり、その他の点については、前述した第１実施形態に係る液晶装置１００と概ね同様に構成されている。
【００６９】
図７に示すように、本実施形態では特に、リセット信号出力部２１０ｂは、ＴＦＴアレイ基板１０上に形成されたＮＡＮＤ回路２１１ｂを有しており、イネーブル信号出力部３１０から出力されるイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２の否定論理積を演算することにより、リセット信号Ｒｅｓｅｔを生成する。即ち、リセット信号出力部２１０ｂの出力は、表示期間において、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２が交互にハイレベル電位となるため、電位がハイレベル電位で一定であり、オフシーケンス期間において、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２の両方がハイレベル電位で一定に維持されるため、電位がローレベル電位で一定であるリセット信号Ｒｅｓｅｔ（図６参照）を、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２に基づいて生成する。よって、リセット信号出力部２１０ｂを、ＮＡＮＤ回路２１１ｂという比較的簡易な回路で構成することができ、ＴＦＴアレイ基板１０上の限られた領域に作り込むことが可能となる。また、リセット信号Ｒｅｓｅｔ用の外部回路接続端子と該外部回路接続端子から論理回路部１０４２にリセット信号Ｒｅｓｅｔを引き回す引回配線が不要になるので、基板サイズを小さくすることが可能になる。
【００７０】
＜電子機器＞
次に、前述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【００７１】
図８は、プロジェクターの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクターについて説明する。
【００７２】
図８に示されるように、プロジェクター１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００７３】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、前述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００７４】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００７５】
なお、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。
【００７６】
なお、図８を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピューターや、携帯電話、液晶テレビや、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００７７】
また、本発明は前述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【００７８】
本発明は、前述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用駆動回路、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【００７９】
６…データ線、７…サンプリング回路、９…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１…走査線、２０…対向基板、２１…対向電極、５０…液晶層、７０…画素部、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、２１０、２１０ｂ…リセット信号出力部、２２０…リセット信号線、３１０…イネーブル信号出力部、３２０、３２１、３２２…イネーブル信号線、１０４１…シフトレジスタ、１０４２、１０４３…論理回路部。
【図１】
0005553012.tif 000002
【図２】
0005553012.tif 000003
【図３】
0005553012.tif 000004
【図４】
0005553012.tif 000005
【図５】
0005553012.tif 000006
【図６】
0005553012.tif 000007
【図７】
0005553012.tif 000008
【図８】
0005553012.tif 000009