(57)【特許請求の範囲】
【請求項１】
酸化アルミニウム薄膜を用いた電界誘起型のスイッチング素子の製造方法であって、
真空チャンバー内にターゲットと基板とを所定距離を開けて置く工程であって、前記基板はＳｉＯ２薄膜を有し、
前記ターゲットを所定速度で回転させる工程であって、前記ターゲットは酸化アルミニウムとアルミニウムの２つのターゲットであり、
前記酸化アルミニウムとアルミニウムの２つのターゲットを用いて、同時にスパッタリングすることにより酸化アルミニウムとアルミニウムが混合した薄膜を前記基板に形成する工程と、
前記酸化アルミニウムとアルミニウムが混合した薄膜上に、上部電極を形成する工程とを有すると共に、
前記酸化アルミニウムとアルミニウムが混合した薄膜は、高抵抗状態と低抵抗状態がスイッチングするように構成されていることを特徴とするスイッチング素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子と抵抗とが回路により結合されてなる電子回路に関する。
【背景技術】
【０００２】
酸化アルミニウム薄膜は電界誘起のスイッチング素子として利用できることが知られている（非特許文献１）。スイッチング効果のある酸化アルミニウム薄膜の製造法として、１．陽極酸化による方法（非特許文献１）、２．酒石酸で酸化する方法（非特許文献４）、３．ＡＬＤ（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）法（非特許文献２）、４．プラズマを用いて酸化する方法（非特許文献３）、が知られている。このうちＡＬＤ法以外はまずアルミニウムの薄膜を作成した後に酸化する方法である。１及び２の方法は湿式課程を含むため現在の工業的半導体作成プロセスに簡単に追加することはできない。３，４の方法は真空チャンバー中でのガス反応を使ったものであるが、現在の半導体作成プロセスで用いられているスパッタリング法の装置とは異なる装置を用いざるを得ない。
前記３のＡＬＤ法は研究段階にあり量産志向の半導体技術として用いられるには、まだ一般化していない。また前記４の方法は、本発明のスパッタリング法に比べると薄膜の膜厚を精度良く制御できない。つまり従来は、スイッチング素子と回路形成とは別方法でしか形成できないとされていたので、そのスイッチング性能を期待されながら、半導体回路への組み込みは実現できていなかった。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、このような実情に鑑み、回路内への組み込みが容易なスイッチング素子とそれを組み込んだ電子回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明のスイッチング素子の製造方法は、酸化アルミニウム薄膜を用いた電界誘起型のスイッチング素子の製造方法であって、真空チャンバー内にターゲットと基板とを所定距離を開けて置く工程であって、前記基板はＳｉＯ２薄膜を有し、前記ターゲットを所定速度で回転させる工程であって、前記ターゲットは酸化アルミニウムとアルミニウムの２つのターゲットであり、前記酸化アルミニウムとアルミニウムの２つのターゲットを用いて、同時にスパッタリングすることにより酸化アルミニウムとアルミニウムが混合した薄膜を前記基板に形成する工程と、前記酸化アルミニウムとアルミニウムが混合した薄膜上に、上部電極を形成する工程とを有すると共に、前記酸化アルミニウムとアルミニウムが混合した薄膜は、高抵抗状態と低抵抗状態がスイッチングするように構成されていることを特徴とする。
【発明の効果】
【０００５】
本発明のスイッチング素子の製造方法はスパッタリング法によるものであり、現在の工場生産ラインに容易に追加することが可能である。また、そのスイッチング性能も、前述した公知のものと比較して遜色のないものが得られた。その理由は不明だが、スパッタリング法により本発明のようなスイッチング素子が得られるとする可能性を従来は予見できはしなかった。 
【図面の簡単な説明】
【０００６】
【図１】測定回路。
【図２】実施例１のＩ−Ｖ曲線。
【図３】実施例２のＩ−Ｖ曲線。
【図４】同時スパッタリング。
【図５】実施例３のＩ−Ｖ曲線。
【図６】実施例４のＲｅＲＡＭの回路を示す図面。
【実施例１】
【０００７】
本実施例では、スイッチング素子の一例を示す。  
チャンバー内にはターゲットと基板が８ｃｍの距離を開けて置かれている。ターゲットは１８．５ｒｐｍで回転する。真空度は８×１０−５Ｐａ程度まで到達する。
シリコンウエハー（１）上に２００ｎｍ厚さのＳｉＯ２薄膜（２）を有するものを基板とし、そこにまずアルミニウムをターゲットにしてスパッタリングにより５００ｎｍ厚さのアルミニウム薄膜（３）を形成した。さらに酸化アルミニウムをターゲットにスパッタリングを行い、３０ｎｍ厚さの酸化アルミニウム薄膜（４）を前記アルミニウム薄膜（３）上に形成した。
次に、その酸化アルミニウム薄膜（４）上に、銀ペーストで上部電極（５）を形成した。銀ペーストは一般に市販されているものを専用器具で直径約１ｍｍ２の円盤状に載せた。専用器具は細い針を有し、その先に付着されたペーストを目的の位置に接触させることによりペーストを付けるものである。
前記アルミニウム薄膜（３）と前記上部電極（５）との間のＩ−Ｖ特性を図１の測定回路を用いて測定した。
（６）は、プラス側測定時の回路に配置した定電流ダイオード（ＣＲＤ）であって、０．１０５ｍＡ以上の電流が流れないようにしている。
（７）は、切り替えスイッチであって、Ｉ−Ｖ測定中電圧がプラスのときは定電流ダイオードが回路に挿入され、マイナスのときははずされるようにする。
（８）は、電圧計であって、試料または試料と定電流ダイオードにかかる電圧を測定する。
（９）は、電流計であって、回路に流れる電流を測定する。
（１０）は、可変直流電源であって、Ｉ−Ｖ測定用の電源を供給する。
【０００８】
前記測定回路により、＋１０Ｖから−５Ｖの間を２往復測定した。
プラス側では約１０Ｖと２Ｖで高抵抗状態から低抵抗状態に、マイナス側では約−２Ｖで低抵抗状態から高抵抗状態に移行していることが見られる。なお、プラス側の測定では移行に伴い電流が急激に流れ素子を破壊することを防ぐために定電流ダイオード（６）をプラス側に挿入し、０．１０５ｍＡ以上の電流が流れないようにしている。
以上の測定結果を図２と表１に示す。
【表１】
0005476566.tif 000002
【実施例２】
【０００９】
実施例１と同様の方法で試料を作成した。ただし酸化アルミニウム薄膜（４）の厚さは５０ｎｍとした。実施例１と同じ測定回路と測定方法により、２０回の測定を行った結果を図３と表２〜表２３に示す。
図３（ａ）はプラス側、図３（ｂ）はマイナス側の結果を示している。電圧は毎回異なるが、いずれも高抵抗状態と低抵抗状態のスイッチングが見られる。
【表２】
0005476566.tif 000003
【表３】
0005476566.tif 000004
【表４】
0005476566.tif 000005
【表５】
0005476566.tif 000006
【表６】
0005476566.tif 000007
【表７】
0005476566.tif 000008
【表８】
0005476566.tif 000009
【表９】
0005476566.tif 000010
【表１０】
0005476566.tif 000011
【表１１】
0005476566.tif 000012
【表１２】
0005476566.tif 000013
【表１３】
0005476566.tif 000014
【表１４】
0005476566.tif 000015
【表１５】
0005476566.tif 000016
【表１６】
0005476566.tif 000017
【表１７】
0005476566.tif 000018
【表１８】
0005476566.tif 000019
【表１９】
0005476566.tif 000020
【表２０】
0005476566.tif 000021
【表２１】
0005476566.tif 000022
【表２２】
0005476566.tif 000023
【表２３】
0005476566.tif 000024
【実施例３】
【００１０】
実施例１と同様の方法で試料を作成した。ただしアルミニウム薄膜（３）の厚さは５００ｎｍとし、酸化アルミニウムとアルミニウムの２つのターゲットを用い、それらを同時にスパッタリングし、酸化アルミニウム薄膜（４）に代わり、酸化アルミニウムとアルミニウムが混合した薄膜を作成した（図４参照）。実施例１と同じ測定回路と測定方法により、Ｉ−Ｖ測定を行ったところ図５と表２４〜２７に示す結果を得た。
【表２４】
0005476566.tif 000025
【表２５】
0005476566.tif 000026
【表２６】
0005476566.tif 000027
【表２７】
0005476566.tif 000028
【実施例４】
【００１１】
本実施例は、前記実施例に示すスイッチング素子を有するＲｅＲＡＭの回路の例を示す。
本回路は、図６に示す構造を有し、以下のように作動するものである。
そのスイッチング素子は、（図６では抵抗変化型メモリ素子と記されている）、他の回路との要素とともにスパッタリングで作られたものである。
（１）ワード線の電位が高いとゲート・トランジスター回路がオンになる。
（２）ゲート・トランジスターがオン状態でビット線の書込み用電位を高くすると抵抗変化型メモリ素子の抵抗値が低くなり、ゲート・トランジスター回路をオフにするとその状態を保持する。
（３）メモリ素子の値を読出すには、ゲート・トランジスター回路をオン状態にし、ビット線の電位を読み取ることでメモリ素子が低抵抗状態か高抵抗状態が判る。
（４）メモリ素子を高抵抗状態にするには、ゲート回路をオン状態にして情報読出し・書込み信号ラインを負電位にすると、メモリ素子が高抵抗状態に戻る。その後、ゲート回路をオフにすると高抵抗状態を維持できる。
またこの回路はＤＲＡＭに類似したものであり、ＤＲＡＭの製造に広く用いられているスパッタリング装置で容易に作製することができる。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】Ｓ．  Ｋａｔｏ  ｅｔ  ａｌ．，  Ｊ．  Ｐｈｙｓ．  Ｃｏｎｆ．  Ｓｅｒｉｅｓ  １０９  （２００８）  ０１２０１７
【非特許文献２】Ｋ．  Ｍ．  Ｋｉｍ  ｅｔ  ａｌ．，  Ｅｌｅｃｔｒｏｃｈｅｍ．  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｌｅｔｔ．  ９  Ｇ３４３  （２００６）
【非特許文献３】Ｓ．  Ｋｉｍ  ｅｔ  ａｌ．，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ９２  ２２３５０８  （２００８）
【非特許文献４】Ｍ．  Ｔｏｍｉｚａｗａ  ｅｔ  ａｌ．，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  Ｖｏｌ．  １４  Ｎｏ．  １０  １６１５  （１９７５）
【図１】
0005476566.tif 000029
【図２】
0005476566.tif 000030
【図３】
0005476566.tif 000031
【図４】
0005476566.tif 000032
【図５】
0005476566.tif 000033
【図６】
0005476566.tif 000034