(57)【特許請求の範囲】
【請求項１】
センサ回路と、
信号処理回路と、
信号線に接続された入力及び出力を有する充電回路と
を備え、
前記センサ回路は、センサ内部抵抗が直列に接続されるセンサ電圧源を有し、
前記信号処理回路は、前記センサ電圧源が前記信号線及びスイッチを介して接続されるキャパシタを有し、
前記キャパシタは、前記キャパシタの充電時に、前記センサ電圧源に前記スイッチを介して接続され、前記キャパシタの電圧保持時に、前記スイッチにより前記センサ電圧源から切り離されて、前記キャパシタ上のセンサ電圧信号が前記信号処理回路から出力され、
前記充電回路は、前記信号線に接続された別のキャパシタと、前記別のキャパシタが入力側に接続され内部抵抗と等価な相互コンダクタンスを有する駆動回路を備え、
前記充電回路は、前記駆動回路の出力と前記駆動回路の入力を等電位とするリセットスイッチと、前記駆動回路の該出力と前記信号線を等電位とする出力スイッチとを備えるセンサ集積回路。
【請求項２】
前記信号線は寄生キャパシタCp（容量：Cp）を有し、前記キャパシタC1i（容量：Cs）、前記別のキャパシタC2i（容量：Ca）、前記センサ内部抵抗Rs、前記充電回路の前記内部抵抗R2において、
Cp＜Ca＜Csかつ、Ca×R2＜Cs×Rs
であることを特徴とする請求項１に記載されたセンサ集積回路。
【請求項３】
前記充電回路は、前記信号線の駆動のための第１駆動期間の始点の後に前記充電回路の前記入力の電位に応答して充電動作を開始すると共に、前記充電回路の前記出力に充電電荷を提供することを前記第１駆動期間の終点に先立って停止することを特徴とする請求項１又は請求項２に記載されたセンサ集積回路。
【請求項４】
センサ素子と該センサ素子のセンス値を示す第１信号を出力する出力とを含むセンサ回路と、
前記センサ回路からの前記第１信号を第１受信期間に受ける入力と前記第１信号を処理して生成された第２信号を出力する出力とを含む信号処理回路と、
前記第２信号を第２受信期間に受ける読み出し回路と、
信号線に接続された入力及び出力を有する充電回路と
を備え、
前記信号処理回路は増幅器及び積分器のいずれか一方を含み、
前記センサ回路の前記出力と前記信号処理回路の前記入力との間の接続、及び、前記信号処理回路の前記出力と前記読み出し回路の前記入力との間の接続のいずれか一方の接続は、前記信号線を介して成され、
前記センサ回路の前記出力と前記信号処理回路の前記入力との間の接続、及び、前記信号処理回路の前記出力と前記読み出し回路の前記入力との間の接続のいずれか他方の接続は、別の信号線を介して成され、
前記充電回路は、前記信号線の駆動のための第１駆動期間の始点の後に前記充電回路の前記入力の電位に応答して充電動作を開始すると共に、前記充電回路の前記出力に充電電荷を提供することを前記第１駆動期間の終点に先立って停止する、ことを特徴とするセンサ集積回路。
【請求項５】
前記信号処理回路は、前記増幅器を含み、
前記増幅器の入力は前記信号処理回路の前記入力からの信号を受け、
前記増幅器は、当該増幅器の増幅率を規定する第３及び第４のキャパシタと、前記第３及び第４のキャパシタと共に動作して当該増幅器の前記入力に受けた信号を増幅する演算増幅回路とを含む、ことを特徴とする請求項４に記載されたセンサ集積回路。
【請求項６】
前記信号処理回路は、前記積分器を含み、
前記積分器の入力は前記信号処理回路の前記入力からの信号を受け、
前記積分器は、当該積分器の前記入力からの信号を標本化する標本化回路と、前記標本化回路によって標本化された信号を積分する積分回路とを含む、ことを特徴とする請求項４に記載されたセンサ集積回路。
【請求項７】
前記信号線は、前記センサ回路の前記出力と前記信号処理回路の前記入力との間の接続を成しており、
前記信号処理回路の前記入力は第１の入力キャパシタンスを有し、
前記充電回路の前記入力は第２の入力キャパシタンスを有し、
前記第２の入力キャパシタンスは、前記第１の入力キャパシタンスより小さく、
前記センサ回路の前記出力は第１の出力抵抗を有し、
前記充電回路の前記出力は第２の出力抵抗を有し、
前記第２の出力抵抗は、前記充電回路の充電中において前記第１の出力抵抗より小さく、
前記信号線の電位における初期値から第１の駆動値への変化及び第２の駆動値から最終値への変化は、前記センサ回路によって行われ、
前記信号線の電位における前記第１の駆動値から前記第２の駆動値への変化は、前記充電回路及び前記センサ回路によって行われる、ことを特徴とする請求項４〜請求項６のいずれか一項に記載されたセンサ集積回路。
【請求項８】
前記信号線は、前記信号処理回路の前記出力と前記読み出し回路の前記入力との間の接続を成しており、
前記読み出し回路の前記入力は第３の入力キャパシタンスを有し、
前記充電回路の前記入力は第２の入力キャパシタンスを有し、
前記信号処理回路の出力は第３の出力抵抗を有し、
前記充電回路の前記出力は第２の出力抵抗を有し、
前記第２の入力キャパシタンスは、前記第３の入力キャパシタンスより小さく、
前記第２の出力抵抗は、前記充電回路の充電中において前記第３の出力抵抗より小さく、
前記信号線の電位における初期値から第３の駆動値への変化及び第４の駆動値から最終値への変化は、前記信号処理回路によって行われ、
前記信号線の電位における前記第３の駆動値から前記第４の駆動値への変化は、前記充電回路及び前記信号処理回路によって行われる、ことを特徴とする請求項４〜請求項６のいずれか一項に記載されたセンサ集積回路。
【請求項９】
前記充電回路は、前記充電回路の前記入力に接続された一端を有する入力キャパシタと、前記入力キャパシタの他端に接続された入力を有する駆動回路と、前記駆動回路の出力と前記充電回路の前記出力との間に接続され前記第１駆動期間より短い充電期間において導通するスイッチとを含み、
前記充電回路は、前記充電に先立って前記入力キャパシタに前記信号線の電位のサンプリングを行う、ことを特徴とする請求項４〜請求項８のいずれか一項に記載されたセンサ集積回路。
【請求項１０】
前記読み出し回路は、前記信号処理回路の出力に接続された相関二重サンプリング回路を含み、
前記相関二重サンプリング回路は、前記センサ回路におけるセンス値を示す第１のセンス信号を格納する第１のキャパシタと、前記第１のキャパシタと前記読み出し回路の前記入力との間に接続された第１のスイッチと、前記センサ回路におけるセンス値を示す第２のセンス信号を格納する第２のキャパシタと、前記第２のキャパシタと前記読み出し回路の前記入力との間に接続された第２のスイッチとを含む、ことを特徴とする請求項４〜請求項９のいずれか一項に記載されたセンサ集積回路。
【請求項１１】
前記センサ回路はイメージセンサの画素回路であり、
前記画素回路は、前記センサ素子として光電変換素子と、該光電変換素子からの信号を増幅する増幅回路とを含み、
前記第１のセンス信号は前記センサ回路のリセットレベルに対応する第１の画素信号を含むと共に、前記第２のセンス信号は前記センサ回路の信号レベルの成分を含む第２の画素信号を含む、ことを特徴とする請求項１０に記載されたセンサ集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ集積回路に関する。
【背景技術】
【０００２】
特許文献１には、高感度撮像装置が記載されている。イメージセンサのノイズレベルでは、アンプ等の回路によって発生されるノイズが支配的である。この高感度撮像装置は、カラムアンプ等の回路が発生するランダムノイズをディジタル領域での処理で低減する。特許文献２には、イメージセンサが記載されている。ＣＭＯＳイメージセンサのカラムにＡ／Ｄ変換器のアレイを設けてディジタル出力を生成する。ディジタル信号に変換された信号レベルとリセットレベルとのレベル差を生成することによって、高精度の固定パターン雑音除去とランダムノイズの低減が可能になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１５３０８５号公報
【特許文献２】特開２００６−２５１８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ある用途では、画素（例えば、ＣＭＯＳイメージセンサのセル）からその出力信号をより高速に標本化すると共にこの標本化信号の読み出し処理を行うことが望まれている。別の用途では、微弱な光信号または低照度の画像を受けるイメージセンサからの出力信号の読み出し処理をより短い時間内に行うことが望まれている。このために、画素から信号は信号処理回路によって処理される。これらの回路の応答速度は、様々な要因によって決定される。これらの要因としては、例えば、画素回路や増幅回路といった回路の出力インピーダンス、この回路からの信号を信号線を介して受ける標本化回路等の処理回路の入力キャパシタンス及びカラム線等の信号線の寄生キャパシタンス等である。【０００５】
一方、画素内の回路や画素の出力に接続された回路は、いわゆるアナログ信号を提供しており、駆動が完了するまで、その最終の電圧値を知ることはできない。また、駆動回路からの信号の最終値は、画素のセンサ素子ごとの受光量や増幅回路の入力信号の値に依存するので、正確な読み出しのためには、駆動回路の十分な駆動のための期間が必要である。【０００６】
センサ素子を含むセンサ回路は、該センサ回路からの読み出し信号を処理するための信号処理回路等と一緒に集積される。例えば、センス集積回路は、イメージセンサのための画素回路といったセンサ回路を含み、また該センサ回路からの信号を読み出す。このセンス集積回路は、センサ回路、信号処理回路及び読み出し回路を含む。センサ回路は、センサ素子のセンス値を示す信号を生成する共に駆動期間に信号線を駆動し、また信号処理回路は、信号線を介して該センサ回路からの信号を受けると共に該信号を処理して、読み出し回路に信号を提供する。【０００７】
本発明は、センサ回路及び信号処理回路を含むセンサ集積回路において、センサ回路から信号処理回路への信号伝達時間を、伝達される信号の最終値の正確さを損なうことなく、短縮可能なセンサ集積回路を提供することを目的とする。また、本発明は、センサ回路、信号処理回路及び読み出し回路を含むセンサ集積回路において、センサ回路から読み出し回路への信号伝達時間を、伝達される信号の最終値の正確さを損なうことなく、短縮可能なセンサ集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るセンサ集積回路は、センサ回路と、信号処理回路と、信号線に接続された入力及び出力を有する充電回路とを備える。このセンサ回路は、センサ内部抵抗ＲＳが直列に接続されるセンサ電圧源を有する。信号処理回路は、センサ電圧源が信号線及びスイッチを介して接続されるキャパシタを有する。キャパシタは、キャパシタの充電時に、センサ電圧源にスイッチを介して接続されると共に、キャパシタの電圧保持時に、スイッチによりセンサ電圧源から切り離されて、キャパシタ上のセンサ電圧信号が信号処理回路から出力される。充電回路は、信号線に接続された別のキャパシタと、別のキャパシタが入力側に接続され内部抵抗Ｒ２と等価な相互コンダクタンスを有する駆動回路を備える。充電回路は、駆動回路の出力と駆動回路の入力を等電位とするリセットスイッチと、駆動回路の該出力と信号線を等電位とする出力スイッチとを備える。【０００９】
本発明に係るセンサ集積回路では、信号線は寄生キャパシタCp（容量：Cp）を有する。キャパシタC1i（容量：Cs）、前記別のキャパシタC2i（容量：Ca）、センサ内部抵抗ＲＳ、充電回路の内部抵抗Ｒ２において、
Cp＜Ca＜Csかつ、Ca×R2＜Cs×Rs
である。【００１０】
本発明に係るセンサ集積回路では、充電回路は、信号線の駆動のための第１駆動期間の始点の後に充電回路の入力の電位に応答して充電動作を開始すると共に、充電回路の出力に充電電荷を提供することを第１駆動期間の終点に先立って停止する。【００１１】
本発明に係るセンサ集積回路は、（ａ）センサ素子と該センサ素子のセンス値を示す第１信号を出力する出力とを含むセンサ回路と、（ｂ）センサ回路からの第１信号を第１受信期間に受ける入力と第１信号を処理して生成された第２信号を出力する出力とを含む信号処理回路と、（ｃ）第２信号を第２受信期間に受ける読み出し回路と、（ｄ）信号線に接続された入力及び出力を有する充電回路とを備える。信号処理回路は増幅器及び積分器のいずれか一方を含む。信号線は、センサ回路の出力と信号処理回路の入力との間の接続、及び、信号処理回路の出力と読み出し回路の入力との間の接続のいずれか一方の接続を成す。別の信号線は、センサ回路の出力と信号処理回路の入力との間の接続、及び、信号処理回路の出力と読み出し回路の入力との間の接続のいずれか他方の接続を成す。充電回路は、信号線の駆動のための第１駆動期間の始点の後に、充電回路の入力の電位に応答して充電動作を開始すると共に、充電回路の出力に充電電荷を提供することを第１駆動期間の終点に先立って停止する。【００１２】
上記のセンサ集積回路によれば、充電回路は信号線に接続されると共に、センサ回路の出力及び信号処理回路の出力のいずれか一方の回路（以下「第１回路」として参照する）が信号線に接続されている。第１回路は、第１駆動期間において信号線を駆動する。充電回路は、その入力の電位に応答して第１駆動期間の始点の後に充電動作を開始するので、第１回路の動作に応じた動作を行う。また、充電回路は、充電回路の出力に充電電荷を提供することを第１駆動期間の終点に先立って停止するので、充電回路の動作は、信号線の駆動値の最終値に影響を与えない。充電回路の充電動作が終了した後には、第１回路が、信号線の電位を最終値に到達させる。【００１３】
本発明に係るセンサ集積回路では、信号線は、センサ回路の出力と信号処理回路の入力との間の接続を成しており、信号処理回路の入力は第１の入力キャパシタンスを有し、充電回路の入力は第２の入力キャパシタンスを有し、第２の入力キャパシタンスは、第１の入力キャパシタンスより小さく、センサ回路の出力は第１の出力抵抗を有し、充電回路の出力は第２の出力抵抗を有し、第２の出力抵抗は、充電回路の充電中において第１の出力抵抗より小さく、信号線の電位における初期値から第１の駆動値への変化及び第２の駆動値から最終値への変化は、センサ回路によって行われ、信号線の電位における第１の駆動値から第２の駆動値への変化は、充電回路及びセンサ回路によって行われる。【００１４】
上記のセンサ集積回路によれば、センサ回路が信号線の寄生キャパシタンス及び信号処理回路の入力の駆動を行う際に、まず、その駆動期間において、センサ回路が、受信期間の開始に先立って、信号線の寄生キャパシタ及び充電回路の入力キャパシタを駆動する。この後に、充電回路は、その入力における電位に応答して信号線への充電を開始する。センサ回路及び充電回路が、充電回路の入力キャパシタンスより大きい入力キャパシタンスを有する信号処理回路の入力を駆動する。充電回路の第２の出力抵抗はセンサ回路の第１の出力抵抗より小さいので、充電回路はセンサ回路による駆動を補助する。また、充電回路は、駆動期間の終点の前に充電を終了するので、最終値（アナログ値）への充電または駆動は、センサ回路によって行われる。故に、最終値の正確さを損なうことがない。充電回路の第２の入力キャパシタンスが第１の入力キャパシタンスより小さいので、センサ回路の出力に接続される容量性負荷は、充電回路の追加によりあまり増加しない。【００１５】
本発明に係るセンサ集積回路では、信号線は、信号処理回路の出力と読み出し回路の入力との間の接続を成しており、読み出し回路の入力は第３の入力キャパシタンスを有し、充電回路の入力は第２の入力キャパシタンスを有し、信号処理回路の出力は第３の出力抵抗を有し、充電回路の出力は第２の出力抵抗を有し、第２の入力キャパシタンスは、第３の入力キャパシタンスより小さく、第２の出力抵抗は、充電回路の充電中において第３の出力抵抗より小さく、信号線の電位における初期値から第３の駆動値への変化及び第４の駆動値から最終値への変化は、信号処理回路によって行われ、信号線の電位における第３の駆動値から第４の駆動値への変化は、充電回路及び信号処理回路によって行われる。【００１６】
上記のセンサ集積回路によれば、信号処理回路が信号線の寄生キャパシタンス及び読み出し回路の入力の駆動を行う際に、まず、その駆動期間において、信号処理回路が、受信期間の開始に先立って、信号線の寄生キャパシタ及び充電回路の入力キャパシタを駆動する。充電回路は、その入力における電位に応答して信号線への充電を開始する。充電回路及び信号処理回路は、大きい入力キャパシタンスを有する読み出し回路を駆動する。充電回路の第２の出力抵抗が第３の出力抵抗より小さいので、充電回路は信号処理回路による駆動を補助する。充電回路は、駆動期間の終点の前に充電を終了するので、最終値（アナログ値）への充電または駆動は、信号処理回路によって行われる。故に、最終値の正確さを損なうことがない。充電回路の第２の入力キャパシタンスが第３の入力キャパシタンスより小さいので、信号処理回路の出力に接続される容量性負荷は、充電回路の追加によりあまり増加しない。【００１７】
本発明に係るセンサ集積回路では、充電回路は、充電回路の入力に接続された一端を有する入力キャパシタと、入力キャパシタの他端に接続された入力を有する駆動回路と、駆動回路の出力と充電回路の出力との間に接続され駆動期間より短い充電期間において導通するスイッチとを含み、充電回路は、充電に先立って入力キャパシタに信号線の電位のサンプリングを行う。上記のセンサ集積回路によれば、入力キャパシタは、第２の入力キャパシタンスを実質的に規定する。駆動回路の出力及びスイッチの合成等価抵抗が第２の出力抵抗を実質的に規定する。この充電回路では、駆動回路の入力は、入力キャパシタを介して受けた信号線上の電位の変化に応答する。充電回路による充電期間の終点は、駆動期間の終点の前に非導通になるスイッチの動作により規定される。【００１８】
本発明に係るセンサ集積回路では、読み出し回路は、信号処理回路の出力に接続された相関二重サンプリング回路を含み、相関二重サンプリング回路は、センサ回路におけるセンス値を示す第１のセンス信号を格納する第１のキャパシタと、第１のキャパシタと読み出し回路の入力との間に接続された第１のスイッチと、センサ回路におけるセンス値を示す第２のセンス信号を格納する第２のキャパシタと、第２のキャパシタと読み出し回路の入力との間に接続された第２のスイッチとを含む。【００１９】
本発明に係るセンサ集積回路では、センサ回路はイメージセンサの画素回路であり、画素回路は、センサ素子として光電変換素子と、該光電変換素子からの信号を増幅する増幅回路とを含み、第１のセンス信号はセンサ回路のリセットレベルに対応する第１の画素信号を含むと共に、第２のセンス信号はセンサ回路の信号レベルの成分を含む第２の画素信号を含む。上記のセンサ集積回路によれば、充電回路は、画素回路の増幅回路による信号線の駆動を補助する。充電回路は、駆動期間の終点の前に充電を終了するので、最終値（アナログ値）への充電または駆動は、画素回路の増幅回路によって行われる。【００２０】
本発明に係るセンサ集積回路では、信号処理回路は、増幅器を含み、増幅器の入力は信号処理回路の入力からの信号を受け、増幅器は、当該増幅器の増幅率を規定する第３及び第４のキャパシタと、第３及び第４のキャパシタと共に動作して当該増幅器の入力に受けた信号を増幅する演算増幅回路とを含むことができる。上記のセンサ集積回路によれば、増幅器は、画素回路からの信号を増幅する。画素回路から増幅器への信号伝達時間は最終値の正確さを損なうことなく短縮される。増幅器のキャパシタは第２の入力キャパシタンスを規定する。また、増幅器における消費電流を増加させずに信号伝達時間を短縮できる。【００２１】
本発明に係るセンサ集積回路では、信号処理回路は、積分器を含み、積分器の入力は信号処理回路の入力からの信号を受け、積分器は、当該積分器の入力からの信号を標本化する標本化回路と、標本化回路によって標本化された信号を積分する積分回路とを含むことができる。上記のセンサ集積回路によれば、積分器は画素回路からの信号を処理する。画素回路から積分器への信号伝達時間は最終値の正確さを損なうことなく短縮される。標本化回路は第２の入力キャパシタンスを規定する。また、積分器における消費電流を増加させることをなく信号伝達時間を短縮できる。【００２２】
本発明に係るセンサ集積回路は、別の信号線に接続された入力及び出力を有する別の充電回路を更に備えることができる。別の充電回路は、別の充電回路の入力の電位に応答して第２駆動期間の始点の後に充電動作を開始すると共に、別の充電回路の出力に充電電荷を提供することを第２駆動期間の終点に先立って停止する。上記のセンサ集積回路によれば、別の充電回路は別の信号線に接続されていると共に、センサ回路及び信号処理回路のいずれか他方の回路（以下「第２回路」として参照する）が別の信号線に接続されている。第２回路は、第２駆動期間において別の信号線を駆動する。別の充電回路は、その入力の電位に応答して第２駆動期間の始点の後に充電動作を開始するので、第２回路の動作に応じた動作を行う。また、別の充電回路は、別の充電回路の出力に充電電荷を提供することを第２駆動期間の終点に先立って停止するので、別の充電回路の動作は、別の信号線の駆動値の最終値に影響を与えない。別の充電回路の充電動作が終了した後には、第２回路が、信号線の電位を最終値に到達させる。【００２３】
本発明に係るセンサ集積回路では、別の充電回路は、別の信号線に接続された一端を有する別の入力キャパシタと、入力キャパシタの他端に接続された入力を有する別の駆動回路と、別の駆動回路の出力と別の信号線との間に接続され第２駆動期間より短い充電期間において導通するスイッチとを含み、別の充電回路は、第２受信期間の始点の前において充電に先立って別の入力キャパシタに別の信号線の電位のサンプリングを行う。上記のセンサ集積回路によれば、入力キャパシタは、第４の入力キャパシタンスを実質的に規定する。駆動回路の出力及びスイッチの合成等価抵抗が第４の出力抵抗を実質的に規定する。この別の充電回路では、駆動回路の入力は、入力キャパシタを介して受けた別の信号線上の電位の変化に応答する。別の充電回路による充電期間の終点は、第２駆動期間の終点の前に非導通になるスイッチの動作により規定される。
【発明の効果】
【００２４】
本発明によれば、センサ回路及び信号処理回路を含むセンサ集積回路において、伝達される信号の最終値の正確さを損なうことなくセンサ回路から信号処理回路への信号伝達時間を短縮可能なセンサ集積回路が提供することを目的とする。また、本発明によれば、センサ回路、信号処理回路及び読み出し回路を含むセンサ集積回路において、伝達される信号の最終値の正確さを損なうことなく、センサ回路から読み出し回路への信号伝達時間を短縮可能なセンサ集積回路が提供される。
【図面の簡単な説明】
【００２５】
【図１】図１は、本実施の形態に係るセンサ集積回路及びイメージセンサ回路を概略的に示す図面である。
【図２】図２は、このセンサ集積回路の概略的なタイミングチャートを示す。
【図３】図３は、このセンサ集積回路の概略的なタイミングチャートを示す。
【図４】図４は、本実施の形態に係る一実施例による高速化のシミュレーションの結果を示す図面である。
【図５】図５は、本実施の形態に係るイメージセンサ回路の別の例を示す図面である。
【図６】図６は、図５に示されたイメージセンサ回路のためのタイミングチャートを示す。
【図７】図７は、本実施の形態に係るイメージセンサ回路のためのセンサ集積回路の別の例を示す図面である。
【図８】図８は、図７に示されたイメージセンサ回路のためのセンサ集積回路のタイミングチャートを示す図面である。
【発明を実施するための形態】
【００２６】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することにより容易に理解できる。引き続いて、添付図面を参照しながら、本発明のセンサ集積回路の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２７】
図１は、本実施の形態に係るセンサ集積回路を概略的に示す図面である。図２は、本実施の形態に係るセンサ集積回路の信号処理回路における概略的なタイミングチャートを示す図面である。図３は、本実施の形態に係るセンサ集積回路の読み出し回路における概略的なタイミングチャートを示す図面である。センサ集積回路１１は、センサ回路１３と、信号処理回路１５ａと、読み出し回路１５ｂと、第１充電回路１７と、第２充電回路１８とを備える。センサ回路１３は、信号線１９に接続された出力１３ａと、センサ素子を含む検知回路（例えば、画素２１）とを含み、また第１の出力抵抗Ｒｓを有する。センサ回路１３は、このセンサ素子のセンス値を示す信号ＶＳを生成し、この信号ＶＳはセンサ電圧源によって生成される。センサ電圧源には出力抵抗Ｒｓが直列に接続される。信号処理回路１５ａはキャパシタＣＳを有する。キャパシタＣＳは信号線１９を介して信号処理回路１５ａに接続される。また、センサ電圧源が信号処理回路１５ａのスイッチ及び信号線１９を介してキャパシタＣＳに接続される。
【００２８】
信号処理回路１５ａは、センサ回路１３の出力１３ａに信号線１９を介して接続されている。また、信号処理回路１５ａは、第１の入力キャパシタンスを有する入力１６ａを含み、信号線１９を介してセンサ回路１３から受けた信号を処理する。また、充電回路１７は、信号線１９に接続された出力１７ａ及び信号線１９に接続された入力１７ｂを含む。充電回路１７の出力１７ａは、充電回路１７の充電期間（図２における「ＴＣＨＧ１」）中において第１の出力抵抗Ｒｓより小さい第２の出力抵抗（例えば値Ｒ２）を有しており、その入力１７ｂは、信号処理回路１５ａの入力キャパシタンス（第１の入力キャパシタンス）より小さい第２の入力キャパシタンスを有する。
【００２９】
センサ回路１３は信号線１９の電位を初期値から第１の駆動値へ変化させる。信号線１９の電位が第１の駆動値に到達した後に、充電回路１７は入力１７ｂに受けた第１の駆動値に応答して、充電動作を開始する。充電回路１７が信号線１９を駆動する充電期間ＴＣＨＧ１中において、充電回路１７及びセンサ回路１３が、信号線１９の電位を充電開始時の電位から第２の駆動値へ変化させる。充電期間ＴＣＨＧ１が終了したとき、充電回路１７は充電動作を停止する。信号線１９の電位が第２の駆動値に到達した後に、センサ回路１３が信号線１９の電位を第２の駆動値から最終値へ変化させる。
【００３０】
読み出し回路１５ｂは、信号処理回路１５ａの出力１６ｂに信号線２０を介して接続されており、出力１６ｂは第３の出力抵抗（例えば値Ｒ３）を有する。また、読み出し回路１５ｂは、第３の入力キャパシタンスを有する入力１６ｃを含み、信号処理回路１５ａから信号線２０を介して受けた信号を処理する。充電回路１８は、信号線２０に接続された出力１８ａ及び信号線２０に接続された入力１８ｂを含む。充電回路１８の出力１８ａは、充電回路１８の充電期間（図３における「ＴＣＨＧ２」）中において、第３の出力抵抗（Ｒ３）より小さい第４の出力抵抗（例えば値Ｒ４）を有しており、その入力１８ｂは、読み出し回路１５ｂの入力キャパシタンス（第３の入力キャパシタンス）より小さい第４の入力キャパシタンスを有する。
【００３１】
また、信号処理回路１５ａは、信号線２０の電位を初期値から第３の駆動値へ変化させる。信号線２０の電位が第３の駆動値に到達した後に、充電期間ＴＣＨＧ２中において、充電回路１８及び信号処理回路１５ａが信号線２０の電位を充電開始時の電位から第４の駆動値へ変化させる。信号線２０の電位が第４の駆動値に到達した後に、信号処理回路１５ａが、信号線２０の電位を該第４の駆動値から最終値へ変化させる。
【００３２】
充電回路１７、１８の働きを説明する。図２に示されるように、充電回路１７は、この入力１７ｂにおける電位ＶＣＯＬに応答して出力１７ａを介して信号線１９への充電を開始すると共に駆動期間ＴＤＲＶ１の終点の時刻ｔ２の前の時刻ｔ３に充電を終了する。
【００３３】
センサ集積回路１１によれば、センサ回路１３が時刻ｔ０に信号線１９の寄生キャパシタンスＣＰ１及び信号処理回路１５ａの第１の入力キャパシタンスＣ１ｉ（＝ＣＳ）の駆動を開始する。この駆動の際に、充電回路１７は、時刻ｔ１に、その入力１７ｂにおける電位ＶＣＯＬの変化に応答して信号線１９への充電を開始する。この充電回路１７の第２の出力抵抗Ｒ２は第１の出力抵抗Ｒｓより小さいので、センサ回路１３のための駆動時間を短縮できる。充電回路１７は、駆動期間ＴＤＲＶ１の終点ｔ２の前の時刻ｔ３に充電を終了するので、信号線１９上の信号の最終値への充電または駆動は、充電回路１７のアシスト無しに、センサ回路１３によって時刻ｔ３〜ｔ２まで行われる。故に、充電回路１７の追加により最終値（アナログ値）の正確さを損なうことがない。充電回路１７の第２の入力キャパシタンスが第１の入力キャパシタンスより小さいので、センサ回路１３の出力に接続される容量性負荷は、充電回路１７の追加によりあまり増加しない。
【００３４】
次いで、図３に示されるように、センサ集積回路１１によれば、信号処理回路１５ａが、時刻ｓ０に、信号線２０の寄生キャパシタンスＣＰ２及び読み出し回路１５ｂの入力キャパシタンスＣ３ｉの駆動を開始する。この駆動の際に、充電回路１８は、時刻ｓ１に、その入力１８ｂにおける電位ＶＮＯＤ（図２における信号ＶＣＯＬに対応する）に応答して信号線２０への充電を開始する。この充電回路１８の第４の出力抵抗Ｒ４は第３の出力抵抗Ｒ３より小さいので、信号処理回路１５ａのための駆動時間を短縮できる。充電回路１８は、駆動期間ＴＤＲＶ２（図２における駆動時間にＴＤＲＶ１対応する）の終点ｓ２の前の時刻ｓ３に充電を終了するので、信号線２０上の信号の最終値への充電または駆動は、充電回路１８のアシスト無しに、信号処理回路１５ａによって時刻ｓ３〜ｓ２まで行われる。故に、最終値（アナログ値）の正確さを損なうことがない。充電回路１８の第４の入力キャパシタンスが第３の入力キャパシタンスより小さいので、信号処理回路１５ａの出力に接続される容量性負荷は、充電回路１８の追加によりあまり増加しない。
【００３５】
センサ集積回路１１は、センサ素子を含み高い出力抵抗を示す回路に好適に利用される。センサ集積回路の一例はイメージセンサ回路である。引き続く説明では、理解を容易にするために、センサ集積回路１１としてイメージセンサ回路を説明する。本発明はイメージセンサ回路に限定されるものではない。イメージセンサ回路１１は、センサ素子として画素２１を含む。画素２１は、例えばフォトダイオードといったセンサ素子を有する。センサ回路１３は、典型的な例では、イメージセンサのための画素回路である。具体例としては、画素回路は、ＭＯＳイメージセンサである。また、信号処理回路１５ａは、典型的な例では、読み出しのための増幅回路、及び読み出しのための積分回路、相関二重サンプリング回路等である。また、読み出し回路１５ｂは、典型的な例では、相関二重サンプリング回路、積分器等である。
【００３６】
好適な実施例では、充電回路１７、１８は以下の回路構成を有することができる。代表して、充電回路１７を説明する。充電回路１７は、入力キャパシタ２３と、駆動回路２５と、スイッチ２７とを含むことができる。入力キャパシタ２３の一端２３ａは信号線１９に接続されており、他端２３ｂは駆動回路２５の入力２５ａに接続されている。駆動回路２５は、例えば反転増幅器であることができる。スイッチ２７は、駆動回路２５の出力２５ｂと信号線１９との間に接続されている。スイッチ２７は、制御信号φＦ１に応答して動作しており、駆動期間ＴＤＲＶ１（時刻ｔ０〜ｔ２：（Ｔ１＋Ｔ２＋Ｔ３））より短い期間ＴＣＨＧ１（時刻ｔ１〜ｔ３：Ｔ２）において導通する。入力キャパシタ２３は、寄生キャパシタンスを除いて、充電回路１７においては第２の入力キャパシタンスＣ２ｉを有する。駆動回路２５の出力２５ｂ及びスイッチ２７の合成等価抵抗が第２の出力抵抗（Ｒ２）を規定する。この充電回路１７では、駆動回路２５の入力２５ａは、入力キャパシタ２３を介して受けた信号線１９上の電位ＶＣＯＬ１の変化に応答する。充電回路１７による充電期間の終点はスイッチ２７の動作により規定され、スイッチ２７は駆動期間ＴＤＲＶ１及び受信期間ＴＲＣＶ１の終点の前（期間ＴＣＨＧ１が満了したとき）に非導通になる。充電回路１７が、キャパシタ結合のアンプを含むので、キャパシタ２３を用いて信号線１９上の信号をサンプリングすることができる。キャパシタ２３（Ｃ２ｉ）のキャパシタンスがキャパシタＣｓより小さいので、高速に信号線１９が変化される。故に、充電回路１７は、駆動期間ＴＤＲＶ１の最初にあるサンプリング期間（Ｔ１）に、画素２１が提供する信号の値を標本化できる。
【００３７】
図２を参照しながら、センサ回路１３からの信号を受ける信号処理回路１５ａの動作を説明する。画素２１はＭＯＳイメージセンサの画素回路である。クロック生成回路３１は、図１及び図２に示された制御信号及びクロック信号を提供する。充電回路１７では、リセット信号φＲ１に応答してスイッチ２９が、駆動回路２５の入力２５ａと出力２５ｂを短絡して、駆動回路２５はリセット状態に置かれる。リセットのための期間ＴＲＳ１（Ｔ１）が経過した後に、クロックφＳ１によって規定される受信期間ＴＲＣＶ１（Ｔ２＋Ｔ３）が開始される。本実施例では、駆動期間ＴＤＲＶ１は、リセット期間ＴＲＳ１の終点の前に開始されている。このため、リセット期間ＴＲＳ１では、充電回路１７が非活性化されているけれども、センサ回路１３は動作している。受信期間ＴＲＣＶ１の始点ｔ１よりの前の期間（Ｔ１：ｔ０〜ｔ１）では、センサ回路１３が、充電回路１７の入力キャパシタンスＣ２ｉ及び信号線１９の寄生キャパシタンスＣＰ１を駆動する。これらの合成キャパシタのキャパシタンスは、第１の入力キャパシタンスＣＳよりも十分に小さいので、信号線１９の電位は速やかに変化する。リセット期間ＴＲＳ１の終点では、信号線１９の電位は、ほぼ目標値まで変化している。信号線１９のこの電位が充電回路１７の入力に印加されているので、充電回路１７の入力キャパシタ２３が信号線１９の電位をサンプリングできる。
【００３８】
受信期間ＴＲＣＶ１（ｔ１〜ｔ２）では、入力キャパシタＣＳを有する信号処理回路１５ａが、信号線１９に接続されている。第１の入力キャパシタンスＣＳは、充電回路１７の入力キャパシタンスＣ２ｉ及び信号線１９の寄生キャパシタンスＣＰ１の合成キャパシタンスよりも十分に大きいので、合成キャパシタから電荷が信号処理回路１５ａへ移動し電荷分配が生じて、信号線１９の電位は移動電荷量に応じて変化する。信号線１９におけるこの電位が、リセット状態が解除された充電回路１７の入力に印加される。好ましい実施例では、充電回路１７は、電荷分配により電位の変化に応答して、充電を開始する。期間Ｔ１に引き続く期間（Ｔ２：ｔ１〜ｔ３）では、充電回路１７及びセンサ回路１３の両方が、信号処理回路１５ａを駆動する。しかしながら、信号処理回路１５ａの容量性負荷（入力キャパシタＣＳ）が、合成キャパシタンスより大きいので、信号線１９の電位は、期間Ｔ１の変化速度よりも緩やかに変化する。時刻ｔ３では、充電回路１７のスイッチ２７が非導通になる。期間Ｔ２に引き続く期間（Ｔ３：ｔ３〜ｔ２）では、再び、センサ回路１３が信号処理回路１５ａを駆動して、信号線１９及び信号処理回路１５ａの入力キャパシタの電位に変化させて最終値にする。具体的なイメージセンサ回路では、容量比（Ｃ１ｉ／（Ｃ２ｉ＋ＣＰ１））は、例えば３〜５程度である。
【００３９】
センサ回路（例えば、画素２１）１３は、駆動期間ＴＤＲＶ１に信号線１９を駆動して信号線１９の電位ＶＣＯＬを初期値Ｖ１から最終値Ｖ２に変化させる。信号線１９の電位ＶＣＯＬに関して、初期値Ｖ１から駆動値Ｖ３１への変化及び第２の駆動値Ｖ４から最終値Ｖ２への変化は、センサ回路（例えば、画素２１）１３によって行われる一方で、駆動値Ｖ３２から第２の駆動値Ｖ４への変化は、充電回路１７及びセンサ回路（例えば、画素２１）１３によって行われる。
【００４０】
期間ＴＣＨＧ１では、充電回路１７が信号線１９の駆動または充電を補助しており、この結果として、信号処理回路１５ａの比較的大きなキャパシタ（第１のキャパシタンスＣ１ｉ）ＣＳへの充電の速度を上げることができる。故に、期間ＴＣＨＧ１では、充電回路１７は、キャパシタＣＰ１及びＣＳへ電荷を供給して、信号線１９の電位を駆動値Ｖ３２から第２の駆動値Ｖ４へ変化させることに加えて、信号処理回路１５ａのキャパシタＣＳ上の電位ＶＳＭＰＬ１も変化させる。充電回路１７の充電動作の開始に先立って、センサ回路（例えば、画素２１）１３は、キャパシタＣＰ１及びＣＳへ電荷を供給して、信号線１９の電位ＶＣＯＬを初期値Ｖ１から駆動値Ｖ３１へ変化させて、この値を充電回路１７は標本化することができる。充電回路１７の充電動作の終了した後に、センサ回路（例えば、画素２１）１３は、キャパシタＣＰ１及びＣＳへ電荷を供給して、信号線１９の電位ＶＣＯＬを第２の駆動値Ｖ４から最終値Ｖ２へ変化させることに加えて、信号処理回路１５ａのキャパシタＣＳ上の電位ＶＳＭＰＬ１も変化させて、正確な最終値（アナログ値）への駆動を達成する。
【００４１】
次いで、図３を参照しながら、信号処理回路１５ａからの信号を受ける読み出し回路１５ｂの動作を説明する。クロック生成回路３１は、図２及び図３に示された制御信号及びクロック信号を提供する。引き続く説明では、読み出し回路１５ｂのキャパシタＣ３ｉに信号を取り込む。充電回路１８では、リセット信号φＲ２に応答して、スイッチ２９が、駆動回路２５の入力２５ａと出力２５ｂを短絡して、駆動回路２５はリセット状態に置かれる。リセットのための期間ＳＲＳ２（Ｓ１）が経過した後に、クロックφＳ２によって規定される受信期間ＴＲＣＶ２（Ｓ２＋Ｓ３）が開始される。本実施例では、駆動期間ＴＤＲＶ２は、リセット期間ＴＲＳ２の終点の前に開始されている。このため、リセット期間ＴＲＳ２では、充電回路１８が非活性化されているけれども、信号処理回路１５ａは動作している。受信期間ＴＲＣＶ２の始点ｓ１よりの前の期間（Ｓ１：ｓ０〜ｓ１）では、信号処理回路１５ａが、充電回路１８の入力キャパシタンスＣ４ｉ及び信号線２０の寄生キャパシタンスＣＰ２を駆動する。これらの合成キャパシタのキャパシタンスは、第１の入力キャパシタンスＣ３ｉよりも十分に小さいので、信号線２０の電位は速やかに変化する。リセット期間ＴＲＳ２の終点では、信号線２０の電位は、ほぼ目標値まで変化している。信号線２０のこの電位が充電回路１８の入力に印加されているので、充電回路１８の入力キャパシタ２３が信号線２０の電位をサンプリングできる。
【００４２】
受信期間ＴＲＣＶ２（ｓ１〜ｓ２）では、入力キャパシタＣ３ｉを有する読み出し回路１５ｂが、信号線２０に接続されている。入力キャパシタンスＣ３ｉは、充電回路１８の入力キャパシタンス及び信号線２０の寄生キャパシタンスＣＰ２の合成キャパシタンスよりも十分に大きいので、合成キャパシタから電荷が読み出し回路１５ｂへ移動し電荷分配が生じて、信号線２０の電位は移動電荷量に応じて変化する。信号線２０におけるこの電位が、リセット状態が解除された充電回路１８が入力に印加される。好ましい実施例では、充電回路１８は、電荷分配により電位の変化に応答して、充電を開始する。期間Ｓ１に引き続く期間（Ｓ２：ｓ１〜ｓ３）では、充電回路１８及び信号処理回路１５ａの両方が、読み出し回路１５ｂを駆動する。しかしながら、読み出し回路１５ｂの容量性負荷（入力キャパシタＣ３ｉ）が合成キャパシタンスより大きいので、信号線２０の電位は、期間Ｓ１の変化速度よりも緩やかに変化する。時刻ｓ３では、充電回路１８のスイッチ２７が非導通になる。期間Ｓ２に引き続く期間（Ｓ３：ｓ３〜ｓ２）では、再び、信号処理回路１５ａが読み出し回路１５ｂを駆動して、信号線２０及び読み出し回路１５ｂの入力キャパシタの電位に変化させて最終値にする。
【００４３】
信号処理回路１５ａは、駆動期間ＴＤＲＶ２に信号線２０を駆動して信号線２０の電位ＶＮＯＤを初期値Ｕ１から最終値Ｕ２に変化させる。信号線２０の電位ＶＮＯＤに関して、初期値Ｕ１から駆動値Ｕ３１への変化及び駆動値Ｕ４から最終値Ｕ２への変化は、信号処理回路１５ａによって行われる一方で、駆動値Ｕ３２から駆動値Ｕ４への変化は、充電回路１８及び信号処理回路１５ａによって行われる。
【００４４】
期間ＴＣＨＧ２では、充電回路１８が信号線２０の駆動または充電を補助しており、この結果として、読み出し回路１５ｂの比較的大きなキャパシタンスＣ３ｉへの充電の速度を上げることができる。故に、期間ＴＣＨＧ２では、充電回路１８は、キャパシタＣＰ２及びＣ３ｉへ電荷を供給して、信号線２０の電位を駆動値Ｕ３２から駆動値Ｕ４へ変化させることに加えて、読み出し回路１５ｂのキャパシタＣ３ｉ上の電位ＶＳＭＰＬ２も変化させる。充電回路１８の充電動作の開始に先立って、信号処理回路１５ａは、キャパシタＣＰ２へ電荷を供給して、信号線２０の電位ＶＮＯＤを初期値Ｕ１から駆動値Ｕ３１へ変化させて、この値を充電回路１８が標本化することができる。充電回路１８の充電動作の終了した後に、信号処理回路１５ａは、キャパシタＣＰ２へ電荷を供給して、信号線２０の電位ＶＮＯＤを駆動値Ｕ４から最終値Ｕ２へ変化させることに加えて、読み出し回路１５ｂのキャパシタＣ３ｉ上の電位ＶＳＭＰＬ２も変化させて、正確な最終値（アナログ値）への駆動を達成する。
【００４５】
再び図２を参照すると、信号処理回路１５ａの電位ＶＳＭＰＬ１の変化特性線ＶＭＤＦＹ１は、充電回路１７を用いないイメージセンサ回路における信号処理回路１５ａのキャパシタＣＳ上の電位の変化特性線ＶＣＯＮＶ１よりも速やかに変化している。また、図３を参照すると、読み出し回路１５ｂの電位ＶＳＭＰＬ２の変化特性線ＶＭＤＦＹ２は、充電回路１８を用いないイメージセンサ回路における読み出し回路１５ｂの電位の変化特性線ＶＣＯＮＶ２よりも速やかに変化している。したがって、充電回路１７、１８により、最終値の正確さを損なうことなく、イメージセンサ回路における信号伝達時間が短縮されている。イメージセンサ回路の一例では、充電回路１７の入力キャパシタンスは、例えば0.5ピコファラッドであり、信号処理回路１５ａの入力キャパシタンスは、例えば5ピコファラッドであり、カラム線１９及び画素２１の寄生キャパシタンスは、例えば１ピコファラッドである。画素２１の出力抵抗Ｒｓは、例えば50キロオームであり、充電回路１７の出力抵抗Ｒ２は、例えば5キロオームである。
【００４６】
充電回路１７（充電回路１８）を用いないイメージセンサ回路のモデルでは、出力抵抗Ｒｓ（Ｒ３）でキャパシタＣｓを充電する。セットリング時間ｔｓｔは、誤差ｅｓｔ及び時定数τｓ（＝Ｃｓ×Ｒｓ）を用いて
ｔｓｔ＝−τｓｌｎ（ｅｓｔ）    （１）
であり、ｅｓｔ＝１０−３とするためには、ｔｓｔ＝６．９×τｓである。
サンプリングの高速化を実現する回路では、まず、信号処理回路の入力キャパシタンスＣ１ｉよりも小さいキャパシタＣａ（充電回路のサンプリング容量Ｃ２ｉ、ＣＰ１＜Ｃ２ｉ）にセンサ素子からの信号値をサンプルする。十分な駆動能力をもった充電回路１７（充電回路１８）の入出力に信号処理回路１５ａ（読み出し回路１５ｂ）を接続して、そのサンプリング値に応答した駆動によって、キャパシタＣｓをアナログ値の最終値に近い値まで充電する。正確な値に充電するために、最終的には、充電回路１７での駆動を停止し、画素２１のみによってキャパシタＣｓを充電する。このような駆動方法を用いることで、上記の３つの過程のセットリング時間は次式のように求められる。
ｔｓｔ＝−τａ１ｌｎ（ｅｓｔ）−τａ２ｌｎ（ｅｓｔ２）−τｓｌｎ（ｅｓｔ／ｅｓｔ２）  （２）
τａ１＝Ｃ２ｉ×Ｒｓ
τａ２＝Ｃｓ／ｇｍ
ｇｍ：充電回路の出力の相互コンダクタンス
充電回路１７は、その動作範囲において上記の相互コンダクタンスｇｍを有する。
ｔｓｔ＝−τｓ×（（Ｃ２ｉ／Ｃｓ）×ｌｎ（ｅｓｔ）
＋（１／（Ｒｓ×ｇｍ））×ｌｎ（ｅｓｔ２）
＋ｌｎ（ｅｓｔ／ｅｓｔ２））                                    （３）
式（３）の右辺第１項は、充電回路１７（充電回路１８）の入力キャパシタに画素の信号を充電する時間であり、第２項は、充電回路１７（充電回路１８）を用いてサンプリングキャパシタＣｓを充電する時間であり、第３項は、充電回路１７（充電回路１８）による値とアナログ値の最終値との差分を画素２１によりサンプリングキャパシタＣｓを充電する時間である。例えば、Ｃ２ｉ／Ｃｓ＝０．１,Ｒｓ×ｇｍ＝１０,ｅｓｔ２＝１０−２、ｅｓｔ＝１０−３とすると、ｔｓｔ＝３．４５×τｓであり、この回路を使わない場合（ｔｓｔ＝６．９×τｓ）に比べて2倍に高速化される。
この回路は、各種のセンサの出力に対して用いることができ、ＣＭＯＳイメージセンサのカラムに集積化するノイズキャンセル回路に適用した場合、画素の出力は、ソースフォロワ回路では、共通の垂直信号線に接続されるが、その寄生容量が、サンプリング容量であるキャパシタンスCS、CRに比べて十分小さくし、この充電を加速するアンプによって十分な高速化がなされる。この場合、本発明に係る一実施例による高速化のシミュレーションの結果を図４に示す。目標電圧値と駆動電圧とが0.1％の誤差の場合、充電回路を用いない従来回路は17.25msであったが、本実施例に係る充電回路は7.48msとなった。
【００４７】
このように、充電回路１７（充電回路１８）を用いることによって、駆動期間を短縮できる。以上説明したセンサ回路は、イメージセンサに限定されることなく、画素の他に半導体回路に一緒に集積可能な各種のセンサに適用することができる。適用可能なセンサとして、例えば距離センサ、磁気センサ、加速度センサ、圧力センサ等がある。引き続く実施の形態の説明では、センサ集積回路が、画素回路に替えて、画素と異なるセンサ素子を含む検知回路を含むとき、検知回路はセンサ素子及び増幅回路を含むことができる。
【００４８】
引き続き説明される実施の形態では、本回路をＭＯＳイメージセンサアレイのカラムに集積化するノイズキャンセル回路に適用する。図５は、本実施の形態に係るイメージセンサ回路の別の例を示す図面である。図６は、図５に示されたイメージセンサ回路のためのタイミングチャートを示す図面である。画素の出力回路は、ソースフォロワ回路であり、カラム線（共通の垂直信号線）に接続される。カラム線の寄生キャパシタＣＰ１及び入力キャパシタＣ２ｉが、信号処理回路の入力キャパシタＣｓに比べて十分小さいとすると、充電を加速する充電回路を用いて十分な高速化が得られる。
【００４９】
イメージセンサ回路１１ｂのセンサ回路１３として、画素回路３２が用いられる。画素回路３２はセンサ部３３と増幅部３５とを有し、センサ部３３はセンサ素子３３ａを含む。センサ素子３３ａは、光Ｌに応答して光電流を生成する光電変換素子を含み、例えばフォトダイオードである。増幅部３５は、センサ素子３３ａからの信号ＶＳＥＮに応答してカラム線１９ａを駆動する。増幅部３５は、信号出力３５ａ、制御入力３５ｂ及び電源端子３５ｃを含む。増幅部３５の信号出力３５ｃは第１の出力抵抗（Ｒｓ）を有する。
【００５０】
画素２１の一例として、ＣＭＯＳイメージセンサのセルがある。ＣＭＯＳイメージセンサのセルでは、図５のセンサ素子３３ａとして、例えば埋込型フォトダイオードが用いられる。センサ部３３は、センサ素子３３ａと増幅部３５の制御入力３５ｂとの間に接続された伝達トランジスタ３３ｂと、蓄積ノード３３ｃをリセットするためのリセットトランジスタ３３ｄとを含む。伝達トランジスタ３３ｂのゲートはＸ伝達制御信号ＴＸを受けて、リセットトランジスタ３３ｄのゲートはリセット信号Ｒを受ける。蓄積ノード３３ｃは、増幅用トランジスタ３５ｄのゲートに接続されている。増幅部３５は、増幅用トランジスタ３５ｄと直列に接続された選択トランジスタ３５ｅとを含み、増幅用トランジスタ３５ｄに流れる電流は、選択トランジスタ３５ｅに流れる。選択トランジスタ３５ｅのゲートは選択信号Ｓを受ける。画素回路３２は、リセット信号により設定されるリセットレベルを示す第１の信号を提供すると共に、センサ素子３３ａが受けた光信号Ｌの大きさに対応する信号レベルを示す第２の信号を提供する。
【００５１】
図１における信号処理回路１５ａとして、図５では増幅器１４ａが用いられ、カラム線１９ａが信号線（例えば信号線１９）として用いられる。図１における読み出し回路１５ｂとして、図５では相関二重サンプリング回路１５ｃが用いられ、信号線１９ｂが別の信号線（例えば信号線２０）として用いられる。増幅器１４ａの出力には、信号線１９ｂを介して相関二重サンプリング回路１５ｃが接続されている。カラム線１９ａは、イメージセンサの画素アレイ１２内の画素回路３２に接続されている。画素回路３２、増幅器１４ａ、充電回路１７及びバイアス回路３７が、カラム線１９ａを介して互いに接続されている。引き続く説明に現れる制御信号及びクロックは、例えばクロック生成回路３１によって提供される。
【００５２】
相関二重サンプリング回路１５ｃでは、第１のキャパシタ４１ａは、第１の信号（画素回路３２のリセットレベル）を格納する。第１のスイッチ３９ａは、第１のキャパシタ４１ａと信号線１９ｂとの間に接続されている。第２のキャパシタ４１ｂは、第２の信号（画素回路３２の信号レベル）を格納する。第２のスイッチ３９ｂは、第２のキャパシタ４１ｂと信号線１９ｂとの間に接続されている。相関二重サンプリング回路１５ｃの入力キャパシタンスは、充電回路１８の入力キャパシタンスよりも大きい。相関二重サンプリング回路１５ｃの入力キャパシタンスは、例えば５ピコファラッドである。
【００５３】
イメージセンサ回路１１ｂでは、増幅器１４ａがカラム線１９ａに接続されている。充電回路１７の入力キャパシタンスは、増幅器１４ａの入力キャパシタンスよりも小さい。増幅器１４ａの入力キャパシタンスは、例えば５ピコファラッドである。イメージセンサ回路１１ｂでも、カラム線１９ａには寄生キャパシタンスＣＰがあり、また充電回路１８の出力抵抗Ｒ４は、図１における信号処理回路１５ａ、図５における本実施例ではつまり増幅器１４ａの出力抵抗（図１におけるＲ３）より小さい。
【００５４】
増幅器１４ａは、第３及び第４のキャパシタ４３、４５と、演算増幅回路４７とを含むことができる。第３のキャパシタ４３の一端４３ａは、演算増幅回路４７の一方の入力（例えば反転入力）４７ａに接続されている。他端４３ｂは、スイッチ４６を介して増幅器１４ａの入力からの信号を受け、サンプリングキャパシタンス４９に接続されている。第４のキャパシタ４５は、演算増幅回路４７の入力４７ａと出力（例えば非反転出力）４７ｂとの間に接続され、演算増幅回路４７の他方の入力（例えば非反転入力）４７ｃは、コモン線ＶＣＯＭに接続される。第３及び第４のキャパシタ４３、４５のキャパシタンス（Ｃ１、Ｃ２）の比は、増幅器１４ａの増幅率を規定する。演算増幅回路４７は、第３及び第４のキャパシタ４３、４５と共に動作して増幅器１４ａの入力に受けた信号Ｖｐを増幅する。増幅器１４ａは、図５に示されたクロックφＲ１に応答して演算増幅回路４７の入力及び出力をリセットするスイッチ４８を含む。
【００５５】
イメージセンサ回路１１ｂの動作を説明する。図６に示されるように、全読み出し期間は、リセットレベルの読み出し期間ＴＲと信号レベルの読み出し期間ＴＳとを含む。画素回路３２の情報を読み出すために、バイアス回路３７が用いられる。読み出し期間ＴＲ、ＴＳのおいては、バイアス回路３７がアクティブになっている。トランジスタ３６のゲートにはバイアス電圧が印加されており、バイアス回路３７は電流Ｉ１を流す電流源として動作する。画素回路３２が選択されたとき、蓄積ノード３３ｃの電位に応じた電流が増幅部３５及びバイアス回路３７に流れ、カラム線１９ａが充電されていく。
【００５６】
期間ＴＲでは、選択信号Ｓに応答して、増幅部３５の選択トランジスタ３５ｅが導通する。図６における時刻ｔ０で駆動期間が開始する。また、画素回路３２にリセット信号Ｒを与えられ、拡散ノード３３ｃの電位ＶＦＤがリセットレベルに設定される。時刻ｔ１において、リセット信号Ｒが解除されて拡散ノード３３ｃにリセットノイズが生じる。このリセットレベルを読み出しにおいて、カラム線１９ａは、初期値Ｖ１Ｒから最終値Ｖ２Ｒに駆動されることになる。時刻ｔ０〜ｔ２の期間においては、本実施例では、図６に示されたクロックφＲに応答して充電回路１７の駆動回路２５の入力２５ａ及び出力２５ｂをリセットする。リセット期間の終点（例えば時刻ｔ２）辺りでは、カラム線１９ａの電位は、最終値、或いはほぼ最終値に到達している。時刻ｔ２までに、このカラム線電位を充電回路１７の入力が受けて、サンプリングを完了する。時刻ｔ２で充電回路１７がアクティブになる。
【００５７】
時刻ｔ２において、クロックφ１に応答してスイッチ４６が導通して、カラム線１９ａにキャパシタ４３、４９が接続される。時刻ｔ３に、スイッチ４６が非導通になる。また、増幅回路４７は、入力４７ａに受けた信号に応答して動作する。増幅された信号は、増幅器１４ａの信号線１９ｂに提供される。
【００５８】
スイッチ４６の導通により、カラム線１９ａに大きな保持用のキャパシタ４９が接続される。カラム線１９ａの寄生キャパシタＣｐ及び入力キャパシタ４９との電荷分配によって、カラム線１９ａの電位ＶＰは、時刻ｔ２で一旦大きく変化して値Ｖ３Ｒになる。充電回路１７が時刻ｔ２でアクティブになって、カラム線１９ａの電位の変化をアシストする。リセットが解除された充電回路１７が、カラム線１９ａの電位の一時的な変化に応答して、第２の出力抵抗（図１のＲ２）の出力を介して充電を開始する。時刻ｔ２の後で、画素回路３２の増幅部３５及び充電回路１７は、それぞれ、第１及び第２の出力抵抗の出力を介してカラム線１９ａ及び増幅器１４ａを駆動する。この駆動により、カラム線１９ａの電位は、電位Ｖ３Ｒから上昇する。充電回路１７による駆動のアシストは、時刻ｔ３の前の時刻ｔ４において終了する。時刻ｔ４において、カラム線１９ａは、電位Ｖ４Ｒに駆動されている。この後に、画素回路３２が、単独で、第１の出力抵抗（図１のＲｓ）を介してカラム線１９ａ及び増幅器１４ａを駆動して、最終値Ｖ２Ｒと現在値Ｖ４Ｒとの差分を充電する。期間満了の時刻ｔ３に先だって、最終値Ｖ２Ｒが、画素回路３２により達成されている。
【００５９】
期間ＴＳでは、時刻ｔ５において選択トランジスタ３５ｅが導通する。また、画素回路３２に伝達信号ＴＸを与えられ、伝達トランジスタ３３ｂが導通する。拡散ノード３３ｃにセンサ信号が伝達されて、電位ＶＦＤが信号レベルに設定される。時刻ｔ６において、伝達信号ＴＸが解除されて拡散ノード３３ｃに信号レベルが確定される。この信号レベルの値に対応して、カラム線１９ａは、初期値Ｖ１Ｓから最終値Ｖ２Ｓに駆動されることになる。画素回路３２は、初期電位Ｖ１Ｓのカラム線１９ａを第１の出力抵抗の出力を介して駆動する。増幅器１４ａのキャパシタはまだカラム線１９ａに接続されていない時刻ｔ５〜ｔ７の期間で、本実施例では、図６に示されたクロックφＲに応答して充電回路１７の駆動回路２５の入力２５ａ及び出力２５ｂを再びリセットする。リセット期間の終点（例えば時刻ｔ７）辺りでは、カラム線１９ａの電位は、最終値、或いはほぼ最終値に到達している。充電回路１７は、カラム線１９ａの電位を標本化する。時刻ｔ７以降の時間において、クロックφ１に応答して、増幅器１４ａのスイッチ４６が導通し、時刻ｔ８にスイッチ４６が非導通になる。スイッチ４６の導通により、カラム線に１９ａに大きな保持用のキャパシタ４９が接続される。カラム線１９ａの寄生キャパシタとキャパシタ４９との電荷分配によって、カラム線１９ａの電位ＶＰは、一旦大きく変化する。また、時刻ｔ７で充電回路１７がアクティブになる。カラム線１９ａが電位Ｖ３Ｓに到達したとき、充電回路１７の駆動が開始され、画素回路３２及び充電回路１７が、第１及び第２の出力抵抗を介してカラム線１９ａ及び増幅器１４ａを駆動する。充電回路１７による駆動のアシストは、時刻ｔ８の前の時刻ｔ１１において終了する。時刻ｔ１１において、カラム線１９ａは電位Ｖ４Ｓに駆動される。この後に、画素回路３２が、単独で、第１の出力抵抗を介してカラム線１９ａ及び増幅器１４ａを駆動して、現在値Ｖ４Ｓと最終値Ｖ２Ｓとの差分を充電する。最終値Ｖ２Ｓの到達は、時刻ｔ８に先だって画素回路３２により完了している。
【００６０】
イメージセンサ回路１１ｂによれば、大きな容量性の負荷の駆動時間を短縮できる。相関二重サンプリング回路１５ｃに格納された第１及び第２の信号は、信号ＨＳ（ｉ）に応答して導通するスイッチ３８ａ、３８ｂを介して次の回路３９に提供される。この回路３９は、これらの信号のＡ／Ｄ変換を行って、ディジタル信号ＳＤＩＧを生成する。また、回路３９は、カラムごとに設けられる。
【００６１】
信号処理回路が相関二重サンプリング回路１５ｃを含むので、リセットレベル及び信号レベルのいずれの駆動においても、格納用のキャパシタ（第１のキャパシタ３９ａ又は第２のキャパシタ３９ｂ）が信号線１９ｂに接続される。相関二重サンプリング回路１５ｃのキャパシタ３９ａ、３９ｂは、リセットレベル及び信号レベルに対応した第１及び第２の信号を確実に保持するために、比較的大きなキャパシタンスを有する。このイメージセンサ回路１１ｂによれば、充電回路１７は、画素回路３２の増幅部３５によるカラム線１９ａの駆動を補助する。充電回路１７は、駆動期間の終点の前に充電を終了するので、最終値への充電または駆動は、増幅部３３によって行われる。したがって、画素回路３２の増幅部３３を用いて、カラム線１９ａの寄生キャパシタンス及び相関二重サンプリング回路１５ｃのキャパシタを初期値から最終値まで充電する時間を短縮できる。
【００６２】
図５における充電回路１７は、図６におけるリセット信号φRによりリセット期間においてリセット状態にあり、この期間にカラム線１９ａの電位を標本化している。増幅器１４ａは、リセット期間の後にクロックφ１に応答してカラム線１９ａに接続される。このため、カラム線１９ａの電位は、増幅器１４ａのサンプリングキャパシタ４９（キャパシタンスCｓ）への電荷の移動により、一時的に大きく変動する。充電回路１７は、期間Ｔ２でアクティブになっているので、この変位に応答して充電を開始して、期間Ｔ３では、画素回路３２によってサンプリングキャパシタ４９が駆動される。このイメージセンサ回路１１ｂによれば、最終値の正確さを損なうことなく、画素回路３２から増幅器１４ａへの信号伝達時間は短縮される。増幅器１４ａは、画素回路３２からカラム線１９ａを介して受けた信号を処理する。サンプリングキャパシタ４９は、増幅器１４ａの入力キャパシタンスを実質的に規定する。また、信号伝達時間を短縮するために増幅器における消費電流の増加が不要になる。また、信号伝達時間の短縮よりも他の特性（例えば、増幅器の入力換算ノイズの低減効果）の向上のために、増幅器の設計ターゲットを設定できる。
【００６３】
イメージセンサ回路１１ｂでは、信号処理回路としての増幅器１４ａの出力は、信号線１９ｂを介して相関二重サンプリング回路１５ｃに接続されている。或いは、相関二重サンプリング回路１５ｃに替えて、積分器（例えば、実施の形態において説明される積分器）を使用できる。相関二重サンプリング回路１５ｃは、増幅器１４ａから信号線１９ｂを介して受けたリセットレベル及び信号レベルに対応した読み出し値を格納できる。増幅器１４ａの出力及び相関二重サンプリング回路１５ｃの入力は、信号線１９ｂを介して充電回路１８に接続される。充電回路１８は、例えば充電回路１７の同じ回路構成を有することができる。しかしながら、充電回路１８の回路構造は、特定の回路に限定されることない。例えば、充電回路１８の入力１８ｂは、相関二重サンプリング回路１５ｃの入力キャパシタンスより小さい入力キャパシタンスを有し、その出力１８ａは、増幅器１４ａの出力抵抗より小さい出力抵抗を有する。充電回路１８は、充電回路１８の入力１８ｂにおける電位に応答してその出力１８ａを介して信号線１９ｂへの充電を開始すると共に駆動期間の終点の前に充電を終了する。充電回路１８は、充電回路１７のクロックφＦ１に替えて、図６に示されたクロックφＦ２に応答して、期間（ｔ２〜ｔ１０、ｔ７〜ｔ９）に動作する。本実施例では、充電回路１８のアクティブ期間（ｔ２〜ｔ１０、ｔ７〜ｔ９）は、充電回路１７のアクティブ期間（ｔ２〜ｔ４、ｔ７〜ｔ１１）より長く、クロックφ１に応答して増幅回路１５ｂのサンプリングスイッチ４６が導通している期間（ｔ２〜ｔ３、ｔ７〜ｔ８）よりも短い。
【００６４】
引き続き、信号線１９ｂの電位の変化を説明する。図６に示されカラム線１９ａの駆動に用いた期間Ｔ１、Ｔ２、Ｔ３と同様な、図３に示された３つの期間Ｓ１、Ｓ２、Ｓ３において信号線１９ｂの電位が変化する。増幅器１４ａは、図６の駆動期間（ｔ０〜ｔ５、ｔ５〜ｔ１２）に対応する期間（Ｓ１、Ｓ２、Ｓ３）に信号線１９ｂの電位ＶＬＩＮＥを初期値（図３のＵ１）から最終値（図３のＵ２）に変化させる。図６の期間（ｔ０〜ｔ２、ｔ５〜ｔ７）では、充電回路１８はリセット状態にあり、その入力１８ｂは信号線１９ｂの電位を受けている。増幅器１４ａが信号線１９ｂ及び充電回路１８の入力１８ｂを駆動して、信号線１９ｂの電位が駆動値（図３のＵ３１）に変化する。図６の期間（ｔ２〜ｔ５、ｔ７〜ｔ１２）では、クロックφＳＨ１、φＳＨ２に応答して相関二重サンプリング回路１５ｃが信号線１９ｂに接続される。信号線１９ｂの電位の変化に応答して、充電回路１８が動作する。図６の充電期間（ｔ２〜ｔ１０、ｔ７〜ｔ９）では、充電回路１８が、信号線１９ｂの駆動または充電を補助して、信号線１９ｂの寄生キャパシタ及び相関二重サンプリング回路１５ｃの比較的大きなキャパシタ（図５のキャパシタンスＣＳＨ１又はＣＳＨ２）へ電荷を供給して、信号線１９ｂの電位を第１の駆動値（図３のＵ３２）から第２の駆動値（図３のＵ４）へ変化させることに加えて、相関二重サンプリング回路１５ｃのキャパシタ４１ａ（又はキャパシタ４１ｂ）上の電位ＶＳＭＰＬ２も変化させる。クロックφＦ２に応答して、充電回路１８のアシストが停止されるとき、信号線１９ｂは電位（図３のＵ４）である。図６の期間（ｔ１０〜ｔ５、ｔ９〜ｔ１２）では、増幅器１４ａは、信号線１９ｂの寄生キャパシタ及び相関二重サンプリング回路１５ｃのキャパシタ（キャパシタンスＣＳＨ１又はＣＳＨ２）へ電荷を供給して、信号線１９ｂの電位ＶＬＩＮＥを第２の駆動値（図３のＵ４）から最終値（図３のＵ２）へ変化させることに加えて、相関二重サンプリング回路１５ｃのキャパシタ（キャパシタンスＣＳＨ１又はＣＳＨ２）上の電位ＶＳＭＰＬ２も変化させて、正確な最終値（アナログ値）への駆動を達成する。つまり、信号線１９ｂの電位ＶＬＩＮＥに関して、初期値（図３のＵ１）から駆動値（図３のＵ３１）への変化は増幅器１４ａによって行われる。信号線１９ｂの電位ＶＬＩＮＥ及び読み出し回路の大きなキャパシタ上の電位ＶＳＭＰＬ２に関して、駆動値（図３のＵ４）から最終値（図３のＵ２）への変化は、増幅器１４ａによって行われる一方で、駆動値（図３のＵ３２）から駆動値（図３のＵ４）への変化は、充電回路１８及び増幅器１４ａによって行われる。
【００６５】
次に、図５に示されたイメージセンサ回路１１ｂの変形例を説明する。イメージセンサ回路１１ｂでは、増幅器１４ａが充電回路１７のアシストを利用して画素回路３２から信号を読み出しており、また相関二重サンプリング回路１５ｃが充電回路１８のアシストを利用して増幅器１４ａからの信号を標本化している。しかしながら、イメージセンサ回路１１ｂの変形例では、充電回路１７を用いること無く、充電回路１８を用いることができる。或いは、イメージセンサ回路１１ｂの変形例では、充電回路１８を用いること無く、充電回路１７を用いることができる。
【００６６】
図７は、本実施の形態に係るイメージセンサ回路の別の例を示す図面である。図８は、図７に示されたイメージセンサ回路のためのタイミングチャートを示す図面である。イメージセンサ回路１１ｃは、イメージセンサ回路１１ｂの増幅器１４ａに替えて積分器１４ｂを含む。イメージセンサ回路１１ｃでは、画素回路３２及びバイアス回路３７が用いられ、図１の信号処理回路１５ａとして積分器１４ｂが用いられ、カラム線１９ａが信号線（例えば信号線１９）として用いられ、信号線１９ｂが別の信号線（例えば信号線２０）として用いられる。積分器１４ｂの出力には、信号線１９ｂを介して相関二重サンプリング回路１５ｃが接続されている。画素回路３２、積分器１４ｂ、充電回路１７及びバイアス回路３７が、カラム線１９ａを介して互いに接続される。カラム線１９ａは、イメージセンサの画素アレイ内の画素を接続している。引き続く説明に現れる制御信号及びクロックは、例えばクロック生成回路３１ｃによって提供される。
【００６７】
イメージセンサ回路１１ｃでは、イメージセンサ回路１１ｂの増幅器１４ａに替えて積分器１４ｂがカラム線１９ａに接続されている。充電回路１７の入力キャパシタンスは、積分器１４ｂの入力キャパシタンスよりも小さい。積分器１４ｂの入力キャパシタンスは、例えば５ピコファラッドである。イメージセンサ回路１１ｃでも、イメージセンサ回路１１ｂと同様に、カラム線１９ａには寄生キャパシタンスＣＰがあり、また充電回路１７の出力抵抗Ｒ２は画素回路３２の出力抵抗Ｒｓより小さい。充電回路１７は、積分期間の開始の前にカラム線１９ａの電位を既に標本化している。
【００６８】
積分器１４ｂは、積分器１４ｂの入力からの信号ＶＰを標本化する標本化回路５２ａと、標本化回路５２ａによって標本化された信号ＶＳＭを積分する積分回路５２ｂとを含む。標本化回路５２ａは、保持キャパシタ５３と、スイッチ５６ａ〜５６ｄとを含む。スイッチ５６ａは、保持キャパシタ５３の一端とカラム線１９ａとの間に接続され、スイッチ５６ｂは、保持キャパシタ５３の一端とコモン線ＶＣＯＭとの間に接続され、スイッチ５６ｃは、保持キャパシタ５３の他端と積分回路５２ｂの入力との間に接続され、スイッチ５６ｄは、保持キャパシタ５３の他端とコモン線ＶＣＯＭとの間に接続される。積分回路５２ｂは、演算増幅回路５７及びキャパシタ５５を含む。キャパシタ５５は、演算増幅回路５７の入力（例えば反転入力）５７ａと出力（例えば非反転出力）５７ｂとの間に接続されている。演算増幅回路５７の別の入力（例えば非反転入力）５７ｃは、コモン線ＶＣＯＭからコモン信号を受ける。積分回路５２ｂは、図７及び図８のクロックφＲ１に応答して動作するリセット用のスイッチ５８を含み、演算増幅回路５７の入力５７ａと出力５７ｂとの間に接続される。
【００６９】
標本化回路５２ａでは、クロックφ１に応答して、スイッチ５６ａ、５６ｄが導通し、標本化のために信号ＶＰをカラム線１９ａからキャパシタ５３に受ける。また、クロックφ２に応答して、スイッチ５６ｂ、５６ｃが導通し、標本化した信号ＶＳＭを積分回路５２ｂのキャパシタ５５に蓄積する。
【００７０】
図８を参照すると、４つの積分期間ＴＩＮＴ１で画素回路３２のリセットレベルの積分が行われ、４つの積分期間ＴＩＮＴ２で画素回路３２の信号レベルの積分が行われる。各積分期間ＴＩＮＴ１、ＴＩＮＴ２毎に、カラム線１９ａは、クロックφ１に応答して、カラム線１９ａの寄生キャパシタンス及び充電回路１７の入力キャパシタンスより大きな保持キャパシタ５３に接続される。寄生キャパシタ及び入力キャパシタから保持キャパシタ５３への電荷移動が生じて、カラム線１９ｂの電位は一時的に大きく変化する。各積分期間ＴＩＮＴ１、ＴＩＮＴ２で、クロックφ１に応答してスイッチ５６ａ、５６ｄが導通するサンプリング期間より短い期間ＴＦ１に充電回路１７がアクティブである。サンプリング期間の始点以降に充電回路１７が充電動作を開始して、サンプリング期間の終点に先だって充電動作を停止する。各ＴＦ１期間で充電回路１７は、既に説明されたようにカラム線１９ａの電位に応じて充電を開始し、期間ＴＦ１の満了により非活性化される。クロックφ２に応答してスイッチ５６ｂ、５６ｃが導通する期間に、標本化された信号を積分回路５２ｂに転送する。充電回路１７を用いて、積分器１４ｂにおいて高速で正確な標本化が可能になる。好適な実施例では、一例の積分期間の前に、充電回路１７は、カラム線１９ａの電位のサンプリングを行い、カラム線１９ａの電位を積分期間毎にサンプリングしないことが良い。
【００７１】
イメージセンサ回路１１ｃでは、信号処理回路としての積分器１４ｂの出力は、信号線１９ｂを介して相関二重サンプリング回路１５ｃに接続されている。イメージセンサ回路１１ｃにおける充電回路１８の動作は、イメージセンサ回路１１ｂにおける説明から理解される。相関二重サンプリング回路１５ｃは、積分器１４ｂから信号線１９ｂを介して受けたリセットレベル及び信号レベルに対応した読み出し値を格納できる。
【００７２】
次に、図７に示されたイメージセンサ回路１１ｃの変形例を説明する。イメージセンサ回路１１ｃでは、積分器１４ｂが充電回路１７のアシストを利用して画素回路３２から信号を読み出しており、また相関二重サンプリング回路１５ｃが充電回路１８のアシストを利用して積分器１４ｂからの信号を標本化している。しかしながら、イメージセンサ回路１１ｃの変形例では、読み出しの際に充電回路１７を用いること無く、充電回路１８を用いることができる。或いは、イメージセンサ回路１１ｃの変形例では、充電回路１８を用いること無く、充電回路１７を用いることができる。
【００７３】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明はそのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正及び変更に権利を請求する。
【産業上の利用可能性】
【００７４】
本実施の形態によれば、センサ回路、信号処理回路及び読み出し回路を含むセンサ集積回路において、伝達される信号の最終値の正確さを損なうことなく、センサ回路から読み出し回路への信号伝達時間を短縮可能なセンサ集積回路が提供される。また、本実施の形態によれば、センサ回路及び信号処理回路を含むセンサ集積回路において、伝達される信号の最終値の正確さを損なうことなく、センサ回路から読み出し回路への信号伝達時間を短縮可能なセンサ集積回路が提供される。
【符号の説明】
【００７５】
１１…イメージセンサ回路（センサ集積回路）、１１ｂ、１１ｃ…イメージセンサ回路、１３…センサ回路、１４ａ…増幅器、１４ｂ…積分器、１５ａ…信号処理回路、１５ｂ…読み出し回路、１５ｃ…相関二重サンプリング回路、１７、１８…充電回路、１９…信号線、１９ａ…カラム線、１９ｂ…信号線、２１…画素、２３…入力キャパシタ、２５…駆動回路、２７…出力スイッチ、２９…リセットスイッチ、Ｃｐ…寄生キャパシタ、Ｃ１ｉ…入力キャパシタ、Ｃ２ｉ…入力キャパシタ、Cｓ…キャパシタ、３１、３１ａ、３１ｂ、３１ｃ…クロック生成回路、３２…画素回路、３３…増幅部、３５…増幅回路、３７…バイアス回路、３９ａ、３９ｂ…第１のスイッチ、４１ａ、４１ｂ…第１のキャパシタ、４３、４５…キャパシタ、４７…演算増幅回路、４９…キャパシタ、５２ａ…標本化回路、５２ｂ…積分回路、５３…保持キャパシタ、５５…キャパシタ、５６ａ〜５６ｄ…スイッチ、５７…演算増幅回路。
【図１】
0005605357.tif 000002
【図２】
0005605357.tif 000003
【図３】
0005605357.tif 000004
【図４】
0005605357.tif 000005
【図５】
0005605357.tif 000006
【図６】
0005605357.tif 000007
【図７】
0005605357.tif 000008
【図８】
0005605357.tif 000009