(57)【特許請求の範囲】
【請求項１】
第１信号ポートと接続された第１ノードと共通ポートと接続された共通ノードとの間に連結され、ローレベルまたはハイレベルを有する第１制御信号によって動作する第１スイッチ回路部と、
第２信号ポートと接続された第２ノードと前記共通ノードとの間に連結され、前記第１制御信号との逆位相を有する第２制御信号によって動作する第２スイッチ回路部と、
前記第２ノードと共通ソースノードとの間に連結され、前記第１制御信号によって動作する第１シャント回路部と、
前記第１ノードと共通ソースノードとの間に連結され、前記第２制御信号によって動作する第２シャント回路部と、
前記共通ソースノードに提供するソース電圧を生成するソース電圧生成部と、を含み、
前記ソース電圧生成部は、前記第１制御信号及び前記第２制御信号のうちローレベルである制御信号の電圧レベルを有し、接地電位を超過する前記ソース電圧を前記共通ソースノードに提供する、高周波スイッチ回路。
【請求項２】
第１信号ポートと接続された第１ノードと共通ポートと接続された共通ノードとの間に接続された少なくとも一つのスイッチングトランジスタを含み、第１制御信号によって動作する第１スイッチ回路部と、
第２信号ポートと接続された第２ノードと前記共通ノードとの間に接続された少なくとも一つのスイッチングトランジスタを含み、第２制御信号によって前記第１スイッチ回路部とは相補的にスイッチング動作を行う第２スイッチ回路部と、
前記第２ノードと共通ソースノードとの間に接続された少なくとも一つのシャントトランジスタを含み、前記第１制御信号によって動作する第１シャント回路部と、
前記第１ノードと共通ソースノードとの間に接続された少なくとも一つのシャントトランジスタを含み、前記第２制御信号によって前記第１シャント回路部とは相補的にスイッチング動作を行う第２シャント回路部と、
前記共通ソースノードに提供するソース電圧を生成するソース電圧生成部と、を含み、
前記ソース電圧は、前記シャントトランジスタの閾値電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）未満であり、前記シャントトランジスタのサブ閾値電圧（ｓｕｂーｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）以上である、高周波スイッチ回路。
【請求項３】
前記ソース電圧は、
前記第１制御信号及び前記第２制御信号のうちローレベルである制御信号の電圧レベルである、請求項２に記載の高周波スイッチ回路。
【請求項４】
前記ソース電圧生成部は、
前記第１制御信号及び前記第２制御信号のうちローレベルである制御信号の電圧レベルを有する前記ソース電圧を前記共通ソースノードに提供する、請求項２に記載の高周波スイッチ回路。
【請求項５】
前記ソース電圧生成部は、
前記第１制御信号がローレベルである場合は、前記第１制御信号の電圧レベルを有する前記ソース電圧を前記共通ソースノードに提供し、前記第２制御信号がローレベルの場合は、前記第２制御信号の電圧レベルを有する前記ソース電圧を前記共通ソースノードに提供する、請求項１または２に記載の高周波スイッチ回路。
【請求項６】
前記ソース電圧生成部は、
前記第２制御信号がハイレベルであるとき、前記第１制御信号を前記ソース電圧として前記共通ソースノードに提供する第１電圧選択部と、
前記第１制御信号がハイレベルであるとき、前記第２制御信号を前記ソース電圧として前記共通ソースノードに提供する第２電圧選択部と、
前記共通ソースノードの電圧を維持する電圧維持部と、を含む、請求項１または２に記載の高周波スイッチ回路。
【請求項７】
前記ソース電圧生成部は、
前記第２制御信号がハイレベルであるときにオン状態になって、前記第１制御信号を前記共通ソースノードに提供する少なくとも一つのトランジスタを含む第１電圧選択部と、
前記第１制御信号がハイレベルであるときにオン状態になって、前記第２制御信号を前記共通ソースノードに提供する少なくとも一つのトランジスタを含む第２電圧選択部と、
前記共通ソースノードと接地との間に連結され、前記ソース電圧を充電する電圧維持部と、を含む、請求項１または２に記載の高周波スイッチ回路。
【請求項８】
前記ソース電圧生成部は、
前記第１制御信号の入力端と前記共通ソースノードとの間に連結された第１トランジスタを含み、前記第１トランジスタは前記第２制御信号がハイレベルであるときにオン状態になる第１電圧選択部と、
前記第２制御信号の入力端と前記共通ソースノードとの間に連結された第２トランジスタを含み、前記第２トランジスタは前記第１制御信号がハイレベルであるときにオン状態になる第２電圧選択部と、
前記共通ソースノードと接地との間に連結され、前記ソース電圧を充電するキャパシタを含む電圧維持部と、を含む、請求項１または２に記載の高周波スイッチ回路。
【請求項９】
前記ソース電圧生成部は、
前記第１制御信号の入力端と前記共通ソースノードとの間に、スタック構造で配列された複数のトランジスタを有する第１トランジスタグループを含み、前記第１トランジスタグループは前記第２制御信号がハイレベルであるときにオン状態になる第１電圧選択部と、
前記第２制御信号の入力端と前記共通ソースノードとの間に、スタック構造で配列された複数のトランジスタを有する第２トランジスタグループを含み、前記第２トランジスタグループは前記第１制御信号がハイレベルであるときにオン状態になる第２電圧選択部と、
前記共通ソースノードと接地との間に連結され、前記ソース電圧を充電するキャパシタを含む電圧維持部と、を含む、請求項１または２に記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング制御信号の偏差電圧による影響を減らすことができる高周波スイッチ回路に関する。
【背景技術】
【０００２】
一般的に、携帯電話機などの無線通信機器に内蔵される半導体集積回路には、アンテナと送信／受信回路との間で高周波信号の伝達経路を制御する高周波半導体スイッチ（以下、高周波スイッチ回路と称する）が含まれる。
【０００３】
このような高周波スイッチ回路には、低い損失、高い隔離度、迅速なスイッチング速度が求められる。また、大信号の入力ときにも低い高調波歪み、即ち、高い線形性も求められる。
【０００４】
一般的な無線通信機器において、高周波スイッチ回路は、複数の送信／受信回路とそれぞれ接続される複数の高周波ポートと、アンテナと接続される共通ポートと、を備える。
【０００５】
このような高周波スイッチ回路が複数の高周波ポートと共通ポートとの間で高周波信号の伝達経路を制御することで、高周波スイッチ回路と接続された複数の送信／受信回路のうち一つが選択されてアンテナと電気的に接続される。
【０００６】
従来の高周波スイッチ回路は、各高周波ポートと共通ポートとの間の高周波信号の伝達経路を切り替えるために、各高周波ポートと共通ポートとの間に連結されたスイッチトランジスタと、各高周波ポートと接地との間に連結されたシャントトランジスタと、を含む。
【０００７】
このとき、上記スイッチトランジスタ及びシャントトランジスタそれぞれは、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板上におけるスイッチ素子としてＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）であることができる。
【０００８】
このような従来の高周波スイッチ回路では、複数のスイッチトランジスタ及びシャントトランジスタそれぞれのゲートには、オン状態またはオフ状態に制御することができるためのスイッチング制御信号が提供される。上記スイッチング制御信号は、ベースバンドチップセットから提供されることができる。
【０００９】
ところで、上記高周波スイッチ回路に含まれるスイッチ及びシャントトランジスタに提供されるスイッチング制御信号は、所望する電圧レベルを正確に有せず、所望する電圧レベルとは異なる偏差電圧を有し得る。このようにスイッチング制御信号が偏差電圧を有する場合は、これを補償することができないためにスイッチの特性が劣化する。
【００１０】
一例として、シャントトランジスタのターンオン（ｔｕｒｎ  ｏｎ）電圧が０．４５Ｖであると、ターンオフのためのローレベルとして０Ｖでない偏差電圧を有する制御信号がシャントトランジスタのゲートに提供される場合、上記シャントトランジスタがオフにならなければならないが、ターンオン電圧よりは低いが、サブ閾値電圧（ｓｕｂ―ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）以上（例；０．３Ｖ）である場合は、上記制御信号によって軽いターンオン（ｓｌｉｇｈｔｌｙ  ｔｕｒｎ  ｏｎ）状態になり得る。
【００１１】
これにより、シャントトランジスタによって高周波信号が損失されて高周波スイッチ回路のリターンロスやハーモニック特性などが悪くなるという問題点があった。
【００１２】
下記先行技術文献に記載の特許文献１は、高周波スイッチ回路及び半導体装置に関するものであり、スイッチング制御信号の偏差電圧による影響を減らすことができる技術的な事項は開示していない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】日本公開特許公報  第２００７ー２５９１１２号
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の課題は、上記した従来技術の問題点を解決するためのもので、本発明は、スイッチング制御信号の偏差電圧による影響を減らせることで、より正確なスイッチング動作を行うことができる高周波スイッチ回路を提供する。
【課題を解決するための手段】
【００１５】
本発明の第１技術的な側面として、本発明は、第１信号ポートと接続された第１ノードと共通ポートと接続された共通ノードとの間に連結され、ローレベルまたはハイレベルを有する第１制御信号によって動作する第１スイッチ回路部と、第２信号ポートと接続された第２ノードと上記共通ノードとの間に連結され、上記第１制御信号との逆位相を有する第２制御信号によって動作する第２スイッチ回路部と、上記第２ノードと共通ソースノードとの間に連結され、上記第１制御信号によって動作する第１シャント回路部と、上記第１ノードと共通ソースノードとの間に連結され、上記第２制御信号によって動作する第２シャント回路部と、上記共通ソースノードに提供するソース電圧を生成するソース電圧生成部と、を含み、上記ソース電圧は、上記第１制御信号のハイレベル未満であり、接地電位を超過する高周波スイッチ回路を提案する。
【００１６】
また、本発明の第２技術的な側面として、本発明は、第１信号ポートと接続された第１ノードと共通ポートと接続された共通ノードとの間に接続された少なくとも一つのスイッチングトランジスタを含み、第１制御信号によって動作する第１スイッチ回路部と、第２信号ポートと接続された第２ノードと上記共通ノードとの間に接続された少なくとも一つのスイッチングトランジスタを含み、第２制御信号によって上記第１スイッチ回路部とは相補的にスイッチング動作を行う第２スイッチ回路部と、上記第２ノードと共通ソースノードとの間に接続された少なくとも一つのシャントトランジスタを含み、上記第１制御信号によって動作する第１シャント回路部と、上記第１ノードと共通ソースノードとの間に接続された少なくとも一つのシャントトランジスタを含み、上記第２制御信号によって上記第１シャント回路部とは相補的にスイッチング動作を行う第２シャント回路部と、上記共通ソースノードに提供するソース電圧を生成するソース電圧生成部と、を含み、上記ソース電圧は、上記シャントトランジスタの閾値電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）未満であり、上記シャントトランジスタのサブ閾値電圧（ｓｕｂーｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）以上である高周波スイッチ回路を提案する。
【００１７】
本発明の第１及び第２技術的な側面において、上記ソース電圧は、上記第１制御信号及び第２制御信号のうちローレベルである制御信号の電圧レベルに該当することができる。
【００１８】
上記ソース電圧生成部は、上記第１制御信号及び第２制御信号のうちローレベルである制御信号の電圧レベルを有する上記ソース電圧を上記共通ソースノードに提供することができる。
【００１９】
上記ソース電圧生成部は、上記第１制御信号がローレベルである場合は、上記第１制御信号の電圧レベルを有する上記ソース電圧を上記共通ソースノードに提供し、上記第２制御信号がローレベルである場合は、上記第２制御信号の電圧レベルを有する上記ソース電圧を上記共通ソースノードに提供することができる。
【００２０】
上記ソース電圧生成部は、上記第２制御信号がハイレベルであるとき、上記第１制御信号を上記ソース電圧として上記共通ソースノードに提供する第１電圧選択部と、上記第１制御信号がハイレベルであるとき、上記第２制御信号を上記ソース電圧として上記共通ソースノードに提供する第２電圧選択部と、上記共通ソースノードの電圧を維持する電圧維持部と、を含むことができる。
【００２１】
一例として、上記ソース電圧生成部は、上記第２制御信号がハイレベルであるときにオン状態になって、上記第１制御信号を上記共通ソースノードに提供する少なくとも一つのトランジスタを含む第１電圧選択部と、上記第１制御信号がハイレベルであるときにオン状態になって、上記第２制御信号を上記共通ソースノードに提供する少なくとも一つのトランジスタを含む第２電圧選択部と、上記共通ソースノードと接地との間に連結され、上記ソース電圧を充電する電圧維持部と、を含むことができる。
【００２２】
他の一例として、上記ソース電圧生成部は、上記第１制御信号の入力端と上記共通ソースノードとの間に連結された第１トランジスタを含み、上記第１トランジスタは上記第２制御信号がハイレベルであるときにオン状態になる第１電圧選択部と、上記第２制御信号の入力端と上記共通ソースノードとの間に連結された第２トランジスタを含み、上記第２トランジスタは上記第１制御信号がハイレベルであるときにオン状態になる第２電圧選択部と、上記共通ソースノードと接地との間に連結され、上記ソース電圧を充電するキャパシタを含む電圧維持部と、を含むことができる。
【００２３】
さらに他の一例として、上記ソース電圧生成部は、上記第１制御信号の入力端と上記共通ソースノードとの間に、スタック構造で配列された複数のトランジスタを有する第１トランジスタグループを含み、上記第１トランジスタグループは上記第２制御信号がハイレベルであるときにオン状態になる第１電圧選択部と、上記第２制御信号の入力端と上記共通ソースノードとの間に、スタック構造で配列された複数のトランジスタを有する第２トランジスタグループを含み、上記第２トランジスタグループは上記第１制御信号がハイレベルであるときにオン状態になる第２電圧選択部と、上記共通ソースノードと接地との間に連結され、上記ソース電圧を充電するキャパシタを含む電圧維持部と、を含むことができる。
【発明の効果】
【００２４】
本発明によると、スイッチング制御信号の偏差電圧による影響を減らせることで、より正確なスイッチング動作を行うことができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態による高周波スイッチ回路を示す構成図である。
【図２】本発明の実施形態によるソース電圧生成部の内部構成図である。
【図３】本発明の実施形態によるソース電圧生成部の第１実現回路図である。
【図４】本発明の実施形態によるソース電圧生成部の第２実現回路図である。
【図５】本発明の実施形態による第１及び第２制御信号の例示図である。
【図６】本発明の実施形態による実際の第１または第２制御信号の例示図である。
【図７】本発明の実施形態による高周波スイッチ回路における漏れ信号発生の説明図である。
【図８】本発明の実施形態による高周波スイッチ回路における漏れ信号遮断の説明図である。
【図９】本発明の実施形態による高周波スイッチ回路のリターンロスを示すグラフである。
【発明を実施するための形態】
【００２６】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２７】
図１は、本発明の実施形態による高周波スイッチ回路を示す構成図である。
【００２８】
図１を参照すると、本発明の実施形態による高周波スイッチ回路は、第１スイッチ回路部１１０と、第２スイッチ回路部１２０と、第１シャント回路部２１０と、第２シャント回路部２２０と、ソース電圧生成部３００と、を含むことができる。
【００２９】
上記第１スイッチ回路部１１０は、第１信号ポートＰＴ１と接続された第１ノードＮ１と共通ポートＰＴｃｏｍと接続された共通ノードＮＣとの間に連結され、ローレベルまたはハイレベルを有する第１制御信号ＳＣ１０によって動作することができる。
【００３０】
上記第２スイッチ回路部１２０は、第２信号ポートＰＴ２と接続された第２ノードＮ２と上記共通ノードＮＣとの間に連結され、上記第１制御信号ＳＣ１０との逆位相を有する第２制御信号ＳＣ２０によって動作することができる。
【００３１】
このとき、上記第１信号ポートＰＴ１及び第２信号ポートＰＴ２は、ＲＦ信号を送信または受信するために、ＲＦ回路部と連結されるポートである。上記共通ポートＰＴｃｏｍは、アンテナと連結されるポートである。
【００３２】
上記第１シャント回路部２１０は、上記第２ノードＮ２と共通ソースノードＮＳとの間に連結され、上記第１制御信号ＳＣ１０によって動作することができる。
【００３３】
上記第２シャント回路部２２０は、上記第１ノードＮ１と共通ソースノードＮＳとの間に連結され、上記第２制御信号ＳＣ２０によって動作することができる。
【００３４】
上記第１スイッチ回路部１１０が上記第１制御信号ＳＣ１０によってイネーブル（オン状態）になると、上記第１シャント回路部２１０がイネーブルになり、第２スイッチ回路部１２０及び第２シャント回路部２２０それぞれはディセーブル（オフ状態）になる。
【００３５】
これとは異なり、上記第２スイッチ回路部１２０が上記第２制御信号ＳＣ２０によってイネーブルになると、上記第２シャント回路部２２０がイネーブルになり、第１スイッチ回路部１１０及び第１シャント回路部２１０それぞれはディセーブルになる。
【００３６】
上記ソース電圧生成部３００は、上記共通ソースノードＮＳに提供するソース電圧Ｖｓを生成することができる。このとき、上記ソース電圧Ｖｓは、上記第１制御信号ＳＣ１０のハイレベル未満であり、接地電位を超過することができる。
【００３７】
このように、上記共通ソースノードＮＳに上記ソース電圧Ｖｓを提供する理由は、上記第１及び第２制御信号ＳＣ１０、ＳＣ２０のうち一つはローレベルであるが、接地レベルではなく接地レベルより高い電圧レベルである場合に好ましく上記第１及び第２シャント回路部２１０、２２０がイネーブル状態（オン状態）になる可能性を未然に防止するためである。
【００３８】
具体的には、上記ソース電圧生成部３００は、上記第１制御信号ＳＣ１０及び第２制御信号ＳＣ２０のうちローレベルである制御信号の電圧レベルを有する上記ソース電圧Ｖｓを上記共通ソースノードＮＳに提供することができる。
【００３９】
より具体的には、上記ソース電圧生成部３００は、上記第１制御信号ＳＣ１０がローレベルである場合は、上記第１制御信号ＳＣ１０の電圧レベルを有する上記ソース電圧Ｖｓを上記共通ソースノードＮＳに提供することができる。また、上記第２制御信号ＳＣ２０がローレベルである場合は、上記第２制御信号ＳＣ２０の電圧レベルを有する上記ソース電圧Ｖｓを上記共通ソースノードＮＳに提供することができる。
【００４０】
図２は、本発明の実施形態によるソース電圧生成部の内部構成図である。
【００４１】
図２を参照すると、上記ソース電圧生成部３００は、第１電圧選択部３１０と、第２電圧選択部３２０と、電圧維持部３３０と、を含むことができる。
【００４２】
上記第１電圧選択部３１０は、上記第２制御信号ＳＣ２０がハイレベルであるとき、上記第１制御信号ＳＣ１０を上記ソース電圧Ｖｓとして上記共通ソースノードＮＳに提供することができる。
【００４３】
一例として、上記第１電圧選択部３１０が半導体スイッチからなる場合、上記第２制御信号ＳＣ２０がハイレベルであるときにオン状態になって、上記第１制御信号ＳＣ１０を上記共通ソースノードＮＳに提供することができる。
【００４４】
上記第２電圧選択部３２０は、上記第１制御信号ＳＣ１０がハイレベルであるとき、上記第２制御信号ＳＣ２０を上記ソース電圧Ｖｓとして上記共通ソースノードＮＳに提供することができる。
【００４５】
一例として、上記第２電圧選択部３２０が半導体スイッチからなる場合、上記第１制御信号ＳＣ１０がハイレベルであるときにオン状態になって、上記第２制御信号ＳＣ２０を上記共通ソースノードＮＳに提供することができる。
【００４６】
上記電圧維持部３３０は、上記共通ソースノードＮＳの電圧を維持することができる。
【００４７】
図３は、本発明の実施形態によるソース電圧生成部の第１実現回路図であり、図４は、本発明の実施形態によるソース電圧生成部の第２実現回路図である。
【００４８】
図３及び図４を参照すると、上記第１電圧選択部３１０は、上記第２制御信号ＳＣ２０がハイレベルであるときにオン状態になって、上記第１制御信号ＳＣ１０を上記共通ソースノードＮＳに提供する少なくとも一つのトランジスタを含むことができる。
【００４９】
上記第２電圧選択部３２０は、上記第１制御信号ＳＣ１０がハイレベルであるときにオン状態になって、上記第２制御信号ＳＣ２０を上記共通ソースノードＮＳに提供する少なくとも一つのトランジスタを含むことができる。
【００５０】
上記電圧維持部３３０は、上記共通ソースノードＮＳと接地との間に連結されたキャパシタを含むことができる。上記キャパシタは、上記ソース電圧Ｖｓを充電することができる。
【００５１】
図３を参照すると、上記第１電圧選択部３１０は、上記第１制御信号ＳＣ１０の入力端と上記共通ソースノードＮＳとの間に連結された第１トランジスタＭ１１を含むことができる。このとき、上記第１トランジスタＭ１１は、上記第２制御信号ＳＣ２０がハイレベルであるときにオン状態になり、上記第２制御信号ＳＣ２０がローレベルであるときにオフ状態になる。
【００５２】
上記第２電圧選択部３２０は、上記第２制御信号ＳＣ２０の入力端と上記共通ソースノードＮＳとの間に連結された第２トランジスタＭ２１を含むことができる。このとき、上記第２トランジスタＭ２１は、上記第１制御信号ＳＣ１０がハイレベルであるときにオン状態になり、上記第１制御信号ＳＣ１０がローレベルであるときにオフ状態になる。
【００５３】
図４を参照すると、上記第１電圧選択部３１０は、上記第１制御信号ＳＣ１０の入力端と上記共通ソースノードＮＳとの間に、スタック構造で配列された複数のトランジスタＭ１１〜Ｍ１ｎを有する第１トランジスタグループＴＧ１を含むことができる。このとき、上記第１トランジスタグループＴＧ１は、上記第２制御信号ＳＣ２０がハイレベルであるときにオン状態になり、上記第２制御信号ＳＣ２０がローレベルであるときにオフ状態になる。
【００５４】
上記第２電圧選択部３２０は、上記第２制御信号ＳＣ２０の入力端と上記共通ソースノードＮＳとの間に、スタック構造で配列された複数のトランジスタＭ２１〜Ｍ２ｎを有する第２トランジスタグループＴＧ２を含むことができる。このとき、上記第２トランジスタグループＴＧ２は、上記第１制御信号ＳＣ１０がハイレベルであるときにオン状態になり、上記第１制御信号ＳＣ１０がローレベルであるときにオフ状態になる。
【００５５】
一方、図１から図４を参照すると、上記第１スイッチ回路部１１０は、第１信号ポートＰＴ１と接続された第１ノードＮ１と共通ポートＰＴｃｏｍと接続された共通ノードＮＣとの間に接続された少なくとも一つのスイッチングトランジスタを含むことができる。このとき、上記第１スイッチ回路部１１０の一つのスイッチングトランジスタは、上記第１制御信号ＳＣ１０によって上記第１スイッチ回路部１１０とは相補的にスイッチング動作を行うことができる。
【００５６】
上記第２スイッチ回路部１２０は、第２信号ポートＰＴ２と接続された第２ノードＮ２と上記共通ノードＮＣとの間に接続された少なくとも一つのスイッチングトランジスタを含むことができる。このとき、上記第２スイッチ回路部１２０の少なくとも一つのスイッチングトランジスタは、上記第２制御信号ＳＣ２０によって上記第１スイッチ回路部１１０とは相補的にスイッチング動作を行うことができる。
【００５７】
上記第１シャント回路部２１０は、上記第２ノードＮ２と共通ソースノードＮＳとの間に接続された少なくとも一つのシャントトランジスタを含むことができる。このとき、上記第１シャント回路部２１０の少なくとも一つのシャントトランジスタは、上記第１制御信号ＳＣ１０によって動作することができる。
【００５８】
上記第２シャント回路部２２０は、上記第１ノードＮ１と共通ソースノードＮＳとの間に接続された少なくとも一つのシャントトランジスタを含むことができる。このとき、上記第２シャント回路部２２０の少なくとも一つのシャントトランジスタは、上記第２制御信号ＳＣ２０によって上記第１シャント回路部２１０とは相補的にスイッチング動作を行うことができる。
【００５９】
また、上記ソース電圧生成部３００は、事前に設定されたソース電圧Ｖｓを生成して、上記共通ソースノードＮＳに提供することができる。このとき、上記ソース電圧Ｖｓは、上記シャントトランジスタの閾値電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）未満であり、上記シャントトランジスタのサブ閾値電圧（ｓｕｂーｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）以上であることができる。
【００６０】
図５は、本発明の実施形態による第１及び第２制御信号の例示図である。
【００６１】
図５を参照すると、上記第１及び第２制御信号ＳＣ１０、ＳＣ２０それぞれは、事前に設定されたハイレベル及びローレベルを有するパルス信号であり、適切なデッドタイムを有しながら、位相が正反対の信号である。
【００６２】
理想的には、上記第１及び第２制御信号ＳＣ１０、ＳＣ２０それぞれのハイレベル及びローレベルが同一である場合、上記ハイレベルは３．０Ｖ、ローレベルは０Ｖになることができる。
【００６３】
図６は、本発明の実施形態による実際の第１または第２制御信号の例示図である。
【００６４】
図６を参照すると、上記第１制御信号ＳＣ１０または第２制御信号ＳＣ２０は、実際には、ローレベルが正確に０Ｖではなく、０Ｖより高い電圧になり得る。
【００６５】
例えば、上記第１制御信号ＳＣ１０または第２制御信号ＳＣ２０のローレベルは、一般に、トランジスタのサブ閾値電圧（ｓｕｂーｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）が０．１Ｖ以上である０．３Ｖになることを示している。
【００６６】
図７は、本発明の実施形態による高周波スイッチ回路における漏れ信号発生の説明図である。
【００６７】
図７を参照すると、上記ソース電圧生成部３００からソース電圧Ｖｓが提供されず、上記共通ソースノードＮＳに０Ｖがかかる状態において、上記第１シャント回路部２１０の少なくとも一つのシャントトランジスタにサブ閾値電圧（ｓｕｂーｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）である０．１Ｖ以上の電圧（例；０．３Ｖ）を有する第２制御信号ＳＣ２０が提供されると、上記第１シャント回路部２１０の少なくとも一つのシャントトランジスタがターンオンになって、漏れ信号が流れるようになる。
【００６８】
図８は、本発明の実施形態による高周波スイッチ回路における漏れ信号遮断の説明図である。
【００６９】
図８を参照すると、上記ソース電圧生成部３００からソース電圧Ｖｓが提供され、上記ソース電圧Ｖｓ（例；０．３Ｖ）が上記第２制御信号ＳＣ２０の電圧レベル（例；０．３Ｖ）と同等であると、上記第１シャント回路部２１０の少なくとも一つのシャントトランジスタは確実なオフ状態を維持するようになる。
【００７０】
これにより、オフ状態である上記第１シャント回路部２１０の少なくとも一つのシャントトランジスタにより、信号が遮断されるため、漏れ信号は流れなくなる。
【００７１】
図９は、本発明の実施形態による高周波スイッチ回路のリターンロスを示すグラフである。
【００７２】
図９を参照すると、Ｇ１は、ソース電圧生成部がない従来の高周波スイッチ回路におけるリターンロス（ｒｅｔｕｒｎ  ｌｏｓｓ）であり、Ｇ２は、ソース電圧生成部がある本発明の実施形態による高周波スイッチ回路におけるリターンロス（ｒｅｔｕｒｎ  ｌｏｓｓ）である。
【００７３】
図９のＧ１及びＧ２を参照すると、本発明によると、リターンロスが大幅改善されることが分かる。例えば、４ＧＨｚにおけるリターンロスを見ると、Ｇ１においては２．００ｄＢ程度であり、Ｇ２においては０．６０ｂＢ程度である。
【符号の説明】
【００７４】
１１０  第１スイッチ回路部
１２０  第２スイッチ回路部
２１０  第１シャント回路部
２２０  第２シャント回路部
３００  ソース電圧生成部
３１０  第１電圧選択部
３２０  第２電圧選択部
３３０  電圧維持部
ＰＴ１  第１信号ポート
Ｎ１  第１ノード
ＰＴｃｏｍ  共通ポート
ＳＣ１０  第１制御信号
ＳＣ２０  第２制御信号
【要約】
【課題】本発明は、高周波スイッチ回路に関する。
【解決手段】本発明は、第１信号ポートと接続された第１ノードと共通ポートと接続された共通ノードとの間に連結され、ローレベルまたはハイレベルを有する第１制御信号によって動作する第１スイッチ回路部と、第２信号ポートと接続された第２ノードと上記共通ノードとの間に連結され、上記第１制御信号との逆位相を有する第２制御信号によって動作する第２スイッチ回路部と、上記第２ノードと共通ソースノードとの間に連結され、上記第１制御信号によって動作する第１シャント回路部と、上記第１ノードと共通ソースノードとの間に連結され、上記第２制御信号によって動作する第２シャント回路部と、上記共通ソースノードに提供するソース電圧を生成するソース電圧生成部と、を含み、上記ソース電圧は、上記第１制御信号のハイレベル未満であり、接地電位を超過する。
【選択図】図１【図１】
0005509469.tif 000002
【図２】
0005509469.tif 000003
【図３】
0005509469.tif 000004
【図４】
0005509469.tif 000005
【図５】
0005509469.tif 000006
【図６】
0005509469.tif 000007
【図７】
0005509469.tif 000008
【図８】
0005509469.tif 000009
【図９】
0005509469.tif 000010