(57)【特許請求の範囲】
【請求項１】
第１のＣＰＵが実装された主基板と、
前記主基板に設けられ、第２のＣＰＵが実装された増設ＣＰＵ基板が接続可能な増設ＣＰＵ基板用コネクタと、
前記主基板に設けられ、外部装置が接続される外部装置コネクタと、
前記増設ＣＰＵ基板が前記増設ＣＰＵ基板用コネクタに装着されたことを検出する検出部と、を備え、
前記主基板は、前記第１のＣＰＵか前記第２のＣＰＵかのいずれかを前記外部装置に接続するスイッチと、前記増設ＣＰＵ基板が装着されたとき、前記スイッチを切り替えて前記第２のＣＰＵを前記増設ＣＰＵ基板用コネクタを介して前記外部装置に接続する構成切替部とを備え、
前記第１のＣＰＵは、前記検出部により前記増設ＣＰＵ基板が装着されたことが検出されたとき、前記外部装置に対する外部装置との信号制御を含むシステム制御の主体を自己から前記第２のＣＰＵへ移すように制御する
ことを特徴とする情報処理装置。
【請求項２】
前記第２のＣＰＵは、実時間による処理を行う基本ソフトと実時間によらない処理を行う基本ソフトとをそれぞれ実行し、前記主基板は、割り込み発生モジュールから受け付けた割り込みが実時間処理を要する割り込みかあるいは実時間処理を要さない割り込みかを判別する割り込み判別部を備え、前記第２のＣＰＵは前記割り込み判別部が判別した結果に応じて基本ソフトの種類を切り替えて基本ソフトを実行することを特徴とする請求項１に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置及び画像形成装置に関する。
【背景技術】
【０００２】
近年、プリンタの性能向上のために、ＣＰＵが実装された増設ＣＰＵ基板を増設することが行われている（例えば、特許文献１参照）。
【０００３】
特許文献１に開示されたプリンタは、ＣＰＵが実装された拡張ＣＰＵボードをコントローラボードに装着した場合、コントローラボード上のＣＰＵと拡張ＣＰＵボード上のＣＰＵの両方が処理の実行主体となり、高機能なプリンタとして動作する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２１０１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、増設ＣＰＵ基板が装着された場合に、外部装置との信号制御を含むシステム制御の実行主体を主基板上のＣＰＵから増設ＣＰＵ基板上のＣＰＵに移すことが可能な情報処理装置及び画像形成装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、上記目的を達成するため、以下の情報処理装置を提供する。
【０００７】
［１］第１のＣＰＵが実装された主基板と、
前記主基板に設けられ、第２のＣＰＵが実装された増設ＣＰＵ基板が接続可能な増設ＣＰＵ基板用コネクタと、
前記主基板に設けられ、外部装置が接続される外部装置コネクタと、
前記増設ＣＰＵ基板が前記増設ＣＰＵ基板用コネクタに装着されたことを検出する検出部と、を備え、
前記主基板は、前記第１のＣＰＵか前記第２のＣＰＵかのいずれかを前記外部装置に接続するスイッチと、前記増設ＣＰＵ基板が装着されたとき、前記スイッチを切り替えて前記第２のＣＰＵを前記増設ＣＰＵ基板用コネクタを介して前記外部装置に接続する構成切替部とを備え、
前記第１のＣＰＵは、前記検出部により前記増設ＣＰＵ基板が装着されたことが検出されたとき、前記外部装置に対する外部装置との信号制御を含むシステム制御の主体を自己から前記第２のＣＰＵへ移すように制御する
ことを特徴とする情報処理装置。
【０００９】
［２］前記第２のＣＰＵは、実時間による処理を行う基本ソフトと実時間によらない処理を行う基本ソフトとをそれぞれ実行し、前記主基板は、割り込み発生モジュールから受け
付けた割り込みが実時間処理を要する割り込みかあるいは実時間処理を要さない割り込みかを判別する割り込み判別部を備え、前記第２のＣＰＵは前記割り込み判別部が判別した結果に応じて基本ソフトの種類を切り替えて基本ソフトを実行することを特徴とする前記［１］に記載の情報処理装置。
【発明の効果】
【００１１】
請求項１に記載の発明によれば、システム全体の処理能力を向上させることができ、外部装置との信号制御の実行主体をスイッチにより切り替えることができる。
【００１３】
請求項２に記載の発明によれば、本構成を有しない場合と比べて割り込み処理が開始されるまでの遅延を少なくすることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の第１の実施の形態に係る画像形成装置の概略の構成例を示す図である。
【図２】図２は、本発明の第１の実施の形態に係るマザーボード及び増設ＣＰＵ基板の構成例を示す図である。
【図３】図３は、本発明の第１の実施の形態に係る構成切替部の構成例を示す図である。
【図４】図４は、本発明の第１の実施の形態に係る増設ＣＰＵ基板の装着前のマザーボードの動作を説明するための図である。
【図５】図５は、本発明の第１の実施の形態に係る画像形成装置の動作例を示すフローチャートである。
【図６】図６は、本発明の第２の実施の形態に係る構成切替部の構成例を示す図である。
【図７】図７は、本発明の第２の実施の形態に係る画像形成装置の動作例を示すフローチャートである。
【図８】図８は、本発明の第３の実施の形態に係るマザーボード及び増設ＣＰＵ基板の要部の構成例を示す図である。
【発明を実施するための形態】
【００１５】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る画像形成装置の概略の構成例を示す図である。
【００１６】
この画像形成装置１は、例えば、複写機又は複合機であり、本装置１全体を制御するコントローラ２と、ユーザが印刷条件の設定等の操作を行うタッチパネル等の操作部３と、コントローラ２等に電源を供給するシステム電源部４と、原稿から画像データを読み取って入力する画像入力部５と、画像データを用紙に印刷して出力する画像出力部６とを備えて構成されている。
【００１７】
コントローラ２は、第１のＣＰＵとしてのマザーボードＣＰＵ（中央処理装置）１１が実装された主基板の一例であるマザーボード１０を有し、マザーボード１０は、増設ＣＰＵ２１が実装された第２のＣＰＵとしての増設ＣＰＵ基板２０が装着可能となっている。
【００１８】
増設ＣＰＵ基板２０は、例えば、画像形成装置１の性能（例えば、毎分印刷枚数）を向上させたい場合や、新たな機能を追加したい場合等に装着される。
【００１９】
マザーボード１０は、上記マザーボードＣＰＵ１１と、増設ＣＰＵ基板２０が装着される増設ＣＰＵ基板２０用コネクタ１９と、上記操作部３、画像入力部５及び画像出力部６との間でデータを入出力するインタフェース７Ａ、７Ｂ、７Ｃと、ＬＡＮ（ローカル・エリア・ネットワーク）の一つであるイーサネット（登録商標）（Ｅ−ｎｅｔ）が接続されるＥ−ｎｅｔ用コネクタ１２Ａと、ファクシミリ、ＵＳＢメモリ等のＵＳＢデバイスが接続されるＵＳＢ用コネクタ１２Ｂとを備える。イーサネット（登録商標）には、クライアントＰＣ（パーソナルコンピュータ）等が接続される。ＵＳＢデバイス及びクライアントＰＣは、外部装置の一例である。Ｅ−ｎｅｔ用コネクタ１２Ａ及びＵＳＢ用コネクタ１２Ｂは、外部装置コネクタの一例である。
【００２０】
マザーボードＣＰＵ１１は、増設ＣＰＵ基板２０が装着されたことを検出する検出部としての機能を有し、検出部が増設ＣＰＵ基板２０が装着されたことを検出したとき、外部装置との信号制御を含むシステム制御の実行主体を増設ＣＰＵ２１に移すように制御する。マザーボードＣＰＵ１１は、例えばＣＰＵ内蔵のＡＳＩＣ（Application Specific Integrated  Circuit）によって構成される。
【００２１】
増設ＣＰＵ２１は、マザーボードＣＰＵ１１よりも高性能（動作周波数がより高い周波数）を有し、例えばＣＰＵ内蔵のＡＳＩＣによって構成される。
【００２２】
図２は、マザーボード１０及び増設ＣＰＵ基板２０の構成例を示す図である。なお、同図では、コネクタ１９、２５の図示を省略している。
【００２３】
（マザーボードの構成）
マザーボード１０は、上記マザーボードＣＰＵ１１、Ｅ−ｎｅｔ用コネクタ１２Ａ及びＵＳＢ用コネクタ１２Ｂと、マザーボードＣＰＵ１１か増設ＣＰＵ２１のいずれかをコネクタ１２Ａ，１２Ｂに接続する複数（ここでは２つ）のスイッチ１３Ａ，１３Ｂと、スイッチ１３Ａ，１３Ｂの切り替えを制御する構成切替部１４Ａと、マザーボードＣＰＵ１１が実行するプログラムを記憶するＲＯＭ（リード・オン・メモリ）１５と、画像データ等を記憶するＲＡＭ（ランダム・アクセス・メモリ）１６と、ＰＣＩ−Ｅｘｐｒｅｓｓ規格におけるエンドポイント（ＥＰ）１７と、複数（例えば、２つ）の周辺回路１８とを備える。
【００２４】
マザーボードＣＰＵ１１は、ＣＰＵコア１１０と、Ｅ−ｎｅｔコントローラ１１１Ａと、ＵＳＢコントローラ１１１Ｂと、アービタ１１２と、割り込みコントローラ１１３と、パラレルバスであるＰＣＩバス３０を制御するＰＣＩコントローラ１１４と、シリアルバスであるＰＣＩ−Ｅｘｐｒｅｓｓバス３１を制御するＰＣＩ−Ｅｘｐｒｅｓｓコントローラ１１５とを備える。
【００２５】
構成切替部１４Ａは、ブルダウン／アップにより環境設定（コンフィグレーション）の切り替えを行うように構成されている。その詳細は後述する。
【００２６】
ＲＯＭ１５は、プログラム等を何度も書き込み可能なフラッシュＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等を用いることができる。
【００２７】
複数の周辺回路１８は、入力した画像データに画像処理を施すものであり、例えば、入力した画像データを画像出力部６に適合したラスタ画像データに展開（レンダリング）する処理、ラスタ画像データを印刷処理に適した表色系（例えばＹＭＣＫ）に変換（色変換）する処理等を行う。
【００２８】
アービタ１１２は、周辺回路１８等がデータ転送を行うときのＰＣＩバス３０の使用権（アービトレーション）を調停する調停手段として機能する。
【００２９】
割り込みコントローラ１１３は、ＣＰＵコア１１０への割り込みアクセスを制御する。
【００３０】
（増設ＣＰＵ基板の構成）
増設ＣＰＵ基板２０は、増設ＣＰＵ２１と、構成切替部２２Ａと、フラッシュＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等のＲＯＭ２３と、ＲＡＭ２４とを備える。
【００３１】
増設ＣＰＵ２１は、ＣＰＵコア２１０と、Ｅ−ｎｅｔコントローラ２１１Ａと、ＵＳＢコントローラ２１１Ｂと、アービタ２１２と、割り込みコントローラ２１３と、ＰＣＩコントローラ２１４と、ＰＣＩ−Ｅｘｐｒｅｓｓコントローラ２１５とを備える。
【００３２】
構成切替部２２Ａは、ブルダウン／アップにより環境設定（コンフィグレーション）の切り替えを行うように構成されている。その詳細は後述する。
【００３３】
アービタ２１２は、周辺回路１８等がデータ転送を行うときのＰＣＩバス３０の使用権（アービトレーション）を調停する調停手段として機能する。
【００３４】
割り込みコントローラ２１３は、ＣＰＵコア２１０への割り込みアクセスを制御する。
【００３５】
図３は、構成切替部１４Ａ、２２Ａがプルダウン／アップによる切り替えを行う場合の構成例を示す図である。増設ＣＰＵ基板用コネクタ１９及びコネクタ２５は、ＰＣＩバス３０を接続する増設ＣＰＵ基板用コネクタ１９Ａ及びコネクタ２５Ａと、ＰＣＩ−Ｅｘｐｒｅｓｓバス３１を接続する増設ＣＰＵ基板用コネクタ１９Ｂ及び２５Ｂとが用いられている。
【００３６】
増設ＣＰＵ基板２０の構成切替部２２Ａは、接地点２２０から信号線１４０ａ、１４０ｄをコネクタ２５Ａに導出し、電源Ｖ１から信号線１４０ｂをコネクタ２５Ａに導出している。
【００３７】
マザーボード１０の構成切替部１４Ａは、コネクタ２５Ａからの信号線１４０ａ及び信号線１４０ｂをＣＰＵコア１１０に導出し、信号線１４０ｂから分岐した信号線１４０ｃをマザーボードＣＰＵ１１に導出し、コネクタ２５Ａからの信号線１４０ｄをＰＣＩ−Ｅｘｐｒｅｓｓコントローラ１１５に導出している。信号線１４０ａ、１４０ｂは、それぞれ抵抗Ｒ１、Ｒ２を介して接地されている。信号線１４０ｃは、スイッチ１４１が挿入されてプルダウン抵抗Ｒ４を介して接地されている。信号線１４０ｄには、電源Ｖ２がプルアップ抵抗Ｒ３を介して接続されている。
【００３８】
マザーボード１０への増設ＣＰＵ基板２０の装着前は、信号線１４０ｄの接続信号は、プルアップ抵抗Ｒ３によりハイレベルになる。マザーボード１０への増設ＣＰＵ基板２０の装着後は、信号線１４０ｄの接続信号は、接地点２２０によりローレベルになる。
【００３９】
スイッチ１４１を開操作すると、信号線１４０ｃの信号は、プルダウン抵抗Ｒ４によりローレベルになり、マザーボード１０側がルート（root）として機能する。スイッチ１４１を閉操作すると、信号線１４０ｃの信号は、電源Ｖ１によりハイレベルになり、増設ＣＰＵ基板２０側がルート（root）として機能する。
【００４０】
（画像形成装置の動作）
図４は、増設ＣＰＵ基板２０の装着前のマザーボード１０の動作を説明するための図である。図５は、画像形成装置１の動作例を示すフローチャートである。
【００４１】
（１）増設ＣＰＵ基板の装着前の動作
増設ＣＰＵ基板２０が装着される前は（Ｓ１：Ｎｏ）、マザーボードＣＰＵ１１への信号線１４０ｃの接続信号はハイレベルにある。また、スイッチ１４１は開状態にあり、マザーボード１０がルート（root）として機能する。マザーボードＣＰＵ１１は、図４に示すように、ＲＯＭ１５に書き込まれているプログラムＡ（図３参照）に従い、アービタ１１２、割り込みコントローラ１１３、ＰＣＩ−Ｅｘｐｒｅｓｓコントローラ１１５、及びＣＰＵコア１１０を制御する（Ｓ２）。
【００４２】
マザーボードＣＰＵ１１は、システム（マザーボード１０）全体のデバイス認識を行い（Ｓ３）、マザーボード１０で通常動作が実施される（Ｓ４）。
【００４３】
マザーボードＣＰＵ１１から各デバイスに対してアドレス（領域）の割り当てが実施され（Ｓ５）、指示された動作が終了すると（Ｓ６：Ｙｅｓ）、システム電源部４がオフされる。
【００４４】
（２）増設ＣＰＵ基板の装着後の動作
スイッチ１４１が閉操作され、増設ＣＰＵ基板２０のコネクタ２５がマザーボード１０の増設ＣＰＵ基板用コネクタ１９に接続して増設ＣＰＵ基板２０がマザーボード１０に装着されると（Ｓ１：Ｙｅｓ）、図３に示すように、マザーボードＣＰＵ１１への信号線１４０ｃの接続信号がローレベルになり、マザーボードＣＰＵ１１は、増設ＣＰＵ基板２０が装着されたことを検出する。
【００４５】
増設ＣＰＵ基板２０がマザーボード１０に装着されると、外部装置との信号制御を含むシステム制御の実行主体がマザーボードＣＰＵ１１から増設ＣＰＵ２１へ移る（Ｓ７）。
【００４６】
このとき、マザーボードＣＰＵ１１の動作に必要なプログラムＢ、Ｃ等（図３参照）が、増設ＣＰＵ基板２０のＲＯＭ２３からマザーボード１０のＲＯＭ１５にダウンロードされる。なお、マザーボードＣＰＵ１１の動作に必要なプログラムは、予めマザーボード１０のＲＯＭ１５が保持してもよい。
【００４７】
アービタ２１２及び割り込みコントローラ２１３は、増設ＣＰＵ基板２０側を使用し、マザーボード１０側のアービタ１１２及び割り込みコントローラ１１３は、未使用状態となる。また、ＰＣＩ−Ｅｘｐｒｅｓｓコントローラ２１５は、上記のスイッチ１４１の閉操作により増設ＣＰＵ基板２０側がルート（root）となり、マザーボード１０側のＰＣＩ−Ｅｘｐｒｅｓｓコントローラ１１５は、エンドポイント（EP）となる。図３に示すように、信号線１４０ｄがローレベルになると、マザーボード１０内のスイッチ１３Ａ，１３Ｂが増設ＣＰＵ２１側に動作し、外部装置に接続されたコネクタ１２Ａ，１２Ｂは、スイッチ１３Ａ,１３Ｂ及びコネクタ１９Ａ，２５Ａを介して増設ＣＰＵ２１に接続され、マザーボード１０側のＣＰＵコア１１０は未使用状態となる（Ｓ７）。
【００４８】
次に、マザーボードＣＰＵ１１は、選択されたプログラムで動作を開始する（Ｓ８）。
【００４９】
増設ＣＰＵ２１は、システム（マザーボード１０及び増設ＣＰＵ基板２０）全体のデバイス認識を行い（Ｓ９）、増設ＣＰＵ２１から各デバイスに対してアドレス（領域）の割り当てが実施される（Ｓ１０）。
【００５０】
エンドポイント側のマザーボード１０とルート側の増設ＣＰＵ基板２０により通常動作が実施され（Ｓ１１）、指示された動作が終了すると（Ｓ６：Ｙｅｓ）、システム電源部４がオフされる。
【００５１】
［第２の実施の形態］
本発明の第２の実施の形態に係る画像形成装置は、構成切替部の構成が異なり、他は第１の実施の形態と同様に構成されている。
【００５２】
図６は、第２の実施の形態に係る構成切替部の構成例を示す図である。本実施の形態の構成切替部１４Ｂ、２２Ｂは、プログラム可能な論理素子であるＣＰＬＤ（Complex Programmable Logic Device）により切り替えを行うように構成されている。
【００５３】
増設ＣＰＵ基板２０側の構成切替部２２Ｂは、ＣＰＬＤコンフィグダウンローダ２２１を備える。
【００５４】
マザーボード１０側の構成切替部１４Ｂは、ＣＰＬＤ１４２と、ＣＰＬＤ１４２と接地点１４３との間に挿入されたＣＰＬＤダウンロード開始ボタン１４４とを備え、ＣＰＬＤ１４２から信号線１４０ａ、１４０ｂをＣＰＵコア１１０に導出し、信号線１４０ｃをマザーボードＣＰＵ１１に導出し、信号線１４０ｄをＰＣＩ−Ｅｘｐｒｅｓｓコントローラ１１５に導出している。
【００５５】
マザーボード１０への増設ＣＰＵ基板２０の装着前は、マザーボード１０側のＣＰＬＤ１４２は、信号線１４０ｄの接続信号をハイレベルにし、信号線１４０ｃの信号をローレベルにし、これによりマザーボード１０側がルート（root）として機能する。
【００５６】
マザーボード１０に増設ＣＰＵ基板２０を装着し、ＣＰＬＤダウンロード開始ボタン１４４を押下すると、ＣＰＬＤ１４２は、その押下信号をＣＰＬＤコンフィグダウンローダ２２１に送信し、ＣＰＬＤコンフィグダウンローダ２２１は、ＲＯＭ２３からＣＰＬＤ１４２のコンフィグデータをＣＰＬＤ１４２にダウンロード（論理展開）する。マザーボード１０側のＣＰＬＤ１４２は、信号線１４０ｄの接続信号をローレベルにし、信号線１４０ｃの信号をハイレベルにし、これにより増設ＣＰＵ基板２０側がルート（root）として機能する。同図では、スイッチ１３Ａは増設ＣＰＵ２１側に動作し、スイッチ１３ＢはマザーボードＣＰＵ１１側に動作した場合を示しているが、スイッチ１３Ａ，１３Ｂをいずれの側に動作させるかは、ＣＰＬＤ１４２のコンフィグデータにより任意に定めることができる。
【００５７】
（画像形成装置の動作）
図７は、画像形成装置１の動作例を示すフローチャートである。
【００５８】
（１）増設ＣＰＵ基板の装着前の動作
増設ＣＰＵ２０が装着される前の動作は、第１の実施の形態と同様に動作する。すなわち、増設ＣＰＵ基板２０が装着される前は（Ｓ２１：Ｎｏ）、マザーボード１０のＣＰＬＤ１４２は、信号線１４０ｃの信号をローレベルにし、マザーボード１０側がルート（root）として機能する。また、ＣＰＬＤ１４２は、信号線１４０ｄの接続信号をハイレベルにする。マザーボードＣＰＵ１１は、図４に示すように、ＲＯＭ１５に書き込まれているプログラムＡ（図６参照）に従い、アービタ１１２、割り込みコントローラ１１３、ＰＣＩ−Ｅｘｐｒｅｓｓコントローラ１１５、及びＣＰＵコア１１０を制御する（Ｓ２２）。
【００５９】
マザーボードＣＰＵ１１は、システム（マザーボード１０）全体のデバイス認識を行い（Ｓ２３）、マザーボード１０で通常動作が実施される（Ｓ２４）。
【００６０】
マザーボードＣＰＵ１１から各デバイスに対してアドレス（領域）の割り当てが実施され（Ｓ２５）、指示された動作が終了すると（Ｓ２６：Ｙｅｓ）、システム電源部４がオフされる。
【００６１】
（２）増設ＣＰＵ基板の装着後の動作
ユーザは、増設ＣＰＵ基板２０のコネクタ２５をマザーボード１０の増設ＣＰＵ基板用コネクタ１９に接続して増設ＣＰＵ基板２０をマザーボード１０に装着し（Ｓ２１：Ｙｅｓ）、ＣＰＬＤダウンロード開始ボタン１４４を押下すると（Ｓ１３）、ＣＰＬＤ１４２のピンは、ハイレベルになり、マザーボード１０をリセットする（Ｓ１４）。
【００６２】
増設ＣＰＵ基板２０のＣＰＬＤコンフィグローダ２２１は、ＲＯＭ２３に格納されているＣＰＬＤ１４２のコンフィグデータをマザーボード１０側の構成切替部１４ＢのＣＰＬＤ１４２にダウンロード（論理展開）する（Ｓ１５）。
【００６３】
これにより、ＣＰＬＤ動作が開始され、新規にマザーボード１０内の割り込み経路、ＩＯ経路が決定し、マザーボード１０の使用プログラムが選択され（Ｓ１６）、マザーボード１０のリセットが解除される（Ｓ１７）。
【００６４】
一方、ＣＰＬＤ１４２は、マザーボードＣＰＵ１１への信号線１４０ｄの接続信号をローレベルにし、マザーボードＣＰＵ１１は、増設ＣＰＵ基板２０が装着されたことを検出する。
【００６５】
増設ＣＰＵ基板２０がマザーボード１０に装着されると、外部装置との信号制御を含むシステム制御の実行主体がマザーボードＣＰＵ１１から増設ＣＰＵ２１へ移る（Ｓ２７）。
【００６６】
すなわち、アービタ２１２は、増設ＣＰＵ基板２０側を使用し、マザーボード１０側のアービタ１１２は、未使用状態となる。割り込みコントローラ１１３、２１３は、マザーボード１０及び増設ＣＰＵ基板２０の両方を使用する。ＰＣＩ−Ｅｘｐｒｅｓｓコントローラ２１５は、増設ＣＰＵ基板２０側がルート（root）となり、マザーボード１０側のＰＣＩ−Ｅｘｐｒｅｓｓコントローラ１１５は、エンドポイント（EP）となる。Ｅ−ｎｅｔ用コネクタ１２Ａは、マザーボード１０内のスイッチ１３Ａによりコネクタ１９Ａ,２５Ａを介して増設ＣＰＵ２１に接続される。ＵＳＢ用コネクタ１２Ｂは、マザーボード１０内のスイッチ１３ＢによりマザーボードＣＰＵ１１のＵＳＢコントローラ１１１Ｂに接続される。
【００６７】
次に、マザーボードＣＰＵ１１は、選択されたプログラムで動作を開始する（Ｓ２８）。
【００６８】
増設ＣＰＵ２１は、システム（マザーボード１０及び増設ＣＰＵ基板２０）全体のデバイス認識を行い（Ｓ２９）、増設ＣＰＵ２１から各デバイスに対してアドレス（領域）の割り当てが実施される（Ｓ３０）。
【００６９】
エンドポイント側のマザーボード１０とルート側の増設ＣＰＵ基板２０により通常動作が実施され（Ｓ３１）、指示された動作が終了すると（Ｓ２６：Ｙｅｓ）、システム電源部４がオフされる。
【００７０】
［第３の実施の形態］
図８は、本発明の第３の実施の形態に係るマザーボード及び増設ＣＰＵ基板の要部の構成例を示す図である。
【００７１】
（マザーボードの構成）
マザーボード１０のマザーボードＣＰＵ１１への割り込み発生モジュールとしては、例えば、操作部３、画像入力部５、画像出力部６、ホットキー８、遠隔監視装置９等がある。
【００７２】
マザーボードＣＰＵ１１は、操作部３、ホットキー８及び遠隔監視装置９から割り込みを受け付けるジェネラルブロック１１６ａと、画像入力部５及び画像出力部６から割り込みを受け付けるスキャン／プリントブロック１１６ｂと、ジェネラルブロック１１６ａ及びスキャン／プリントブロック１１６ｂからの割り込みをＩＮＴ割り込み（リアルタイム系割り込み）であるかＭＳＩ（Message Signal Interrupt）割り込み（ノンリアルタイム系割り込み）であるかを判別する割り込み判別部１１７とを備える。
【００７３】
遠隔監視装置９は、画像形成装置１の状態を示す各情報を電話回線やＬＡＮ等の通信回線を介して、離れた場所に設置された中央監視装置に接続されるものであり、画像形成装置１の状態を中央監視装置により把握し管理することができる。
【００７４】
（増設ＣＰＵ基板の構成）
増設ＣＰＵ基板２０のＲＯＭ２３には、ＬＩＮＵＸ（登録商標）等のノンリアルタイム系ＯＳ２３０、ＯＳ共通の初期化カーネル２３１、ＶｘＷｏｒｋｓ（登録商標）等のリアルタイム系ＯＳ２３２等が記憶されている。
【００７５】
増設ＣＰＵ２１は、ＣＰＵコア２１０とＩＮＴ割り込みを受け付けるＩＮＴ割り込みコントローラ２１３ａと、ＭＳＩ割り込みを受け付けるＭＳＩ割り込みコントローラ２１３ｂとを備える。
【００７６】
ＣＰＵコア２１０は、ＩＮＴ割り込みコントローラ２１３ａが受け付けたＩＮＴ割り込みについては、リアルタイム系ＯＳにより割り込み処理を行い、ＭＳＩ割り込みコントローラ２１３ｂが受け付けたＩＮＴ割り込みについては、ノンリアルタイム系ＯＳにより割り込み処理を行う。
【００７７】
（画像形成装置の動作）
マザーボードＣＰＵ１１の割り込み判別部１１７は、割り込み発生モジュールからジェネラルブロック１１６ａ又はスキャン／プリントブロック１１６ｂを介して割り込みを受け付けると、その割り込みがＩＮＴ割り込みかＭＳＩ割り込みかを判別し、ＩＮＴ割り込みならＩＮＴ割り込みコントローラ２１６ａに通知し、ＭＳＩ割り込みならＭＳＩ割り込みコントローラ２１６ｂに通知する。ＣＰＵコア２１０は、ＩＮＴ割り込みコントローラ２１６ａが受け付けたＩＮＴ割り込みについては、リアルタイム系ＯＳにより割り込み処理を行い、ＭＳＩ割り込みコントローラ２１６ｂが受け付けたＩＮＴ割り込みについては、ノンリアルタイム系ＯＳにより割り込み処理を行う。例として、遠隔監視装置から画像データ転送時のパケット開始、終了割り込みはＰＣＩ Ｅｘｐｒｅｓｓ転送のほうが高速なのでＭＳＩ割り込みを使用する。従ってリアルタイム系ＯＳで処理を行う。一方、ユーザが認証行為を行う時などには大量のデータ転送ではなくユーザＩＤを認識するというだけで高速処理は必要ないのでノンリアルタイム系ＯＳでの処理になる。
【００７８】
（比較例）
増設ＣＰＵ基板において、ノンリアルタイム系ＯＳが一括して全ての割り込み発生元からの割り込みを受け付ける構成の場合、自己への割り込みなのか、リアルタイム系ＯＳへの割り込みなのかを判定し、リアルタイム系ＯＳヘの割り込みと判定したときは、割り込み通知をリアルタイム系ＯＳに対して行う比較例の場合、リアルタイム系ＯＳに割り込み通知が到達するまで２００ｍｓ程度を要する。第３の実施の形態によれば、リアルタイム系ＯＳに割り込み通知が到達するまでの時間を比較例よりも短縮することができる。
【００７９】
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々な変形が可能である。例えば、上記各実施の形態では、本発明を画像形成装置に適用した場合ついて説明したが、パーソナルコンピュータ、携帯電話機等の情報処理装置に適用してもよい。
【符号の説明】
【００８０】
１…画像形成装置、２…コントローラ、３…操作部、４…システム電源部、５…画像入力部、６…画像出力部、７Ａ〜７Ｃ…インタフェース、８…ホットキー、９…遠隔監視装置、１０…マザーボード、１２Ａ…Ｅ−ｎｅｔ用コネクタ、１２Ｂ…ＵＳＢ用コネクタ、１３Ａ，１３Ｂ…スイッチ、１４Ａ，１４Ｂ…構成切替部、１５…ＲＯＭ、１６…ＲＡＭ、１７…ＥＰ、１８…周辺回路、１９，１９Ａ，１９Ｂ…増設ＣＰＵ基板用コネクタ、２５…コネクタ、２０…増設ＣＰＵ基板、２１…増設ＣＰＵ、２２Ａ，２２Ｂ…構成切替部、２３…ＲＯＭ、２４…ＲＡＭ、２５，２５Ａ，２５Ｂ…コネクタ、３０…ＰＣＩバス、３１…ＰＣＩ−Ｅｘｐｒｅｓｓバス、１１０…ＣＰＵコア、１１１Ａ…Ｅ−ｎｅｔコントローラ、１１１Ｂ…ＵＳＢコントローラ、１１２…アービタ、１１３…割り込みコントローラ、１１４…ＰＣＩコントローラ、１１５…ＰＣＩ−Ｅｘｐｒｅｓｓコントローラ、１１６ａ…ジェネラルブロック、１１６ｂ…プリントブロック、１１７…割り込み判別部、１４０ａ〜１４０ｄ…信号線、１４１…スイッチ、１４２…ＣＰＬＤ、１４３…接地点、１４４…ダウンロード開始ボタン、２１０…ＣＰＵコア、２１１Ａ…Ｅ−ｎｅｔコントローラ、２１１Ｂ…ＵＳＢコントローラ、２１２…アービタ、２１３…割り込みコントローラ、２１４…ＰＣＩコントローラ、２１５…ＰＣＩ−Ｅｘｐｒｅｓｓｓコントローラ、２１６ａ…ＩＮＴ割り込みコントローラ、２１６ｂ…ＭＳＩ割り込みコントローラ、２２０…接地点、２２１…ＣＰＬＤコンフィグダウンローダ、２３０…ノンリアルタイム系ＯＳ、２３１…初期化カーネル、２３２…リアルタイム系ＯＳ
【図１】
0005476913.tif 000002
【図２】
0005476913.tif 000003
【図３】
0005476913.tif 000004
【図４】
0005476913.tif 000005
【図５】
0005476913.tif 000006
【図６】
0005476913.tif 000007
【図７】
0005476913.tif 000008
【図８】
0005476913.tif 000009